(57)【要約】【課題】たとえば１μｍ以下に誘電体層を薄く設計した場合においても、耐電圧性を低下させることなく、取得容量を増大することができる積層セラミック電子部品を提供することである。【解決手段】内部電極層１２の横断面では、一方の側に位置する誘電体層１０との第１境界部１２１に、第１凸部１２ａと第１凹部１２ｂの第１繰り返しパターンが表れ、他方の側に位置する誘電体層１０との第２境界部１２２に、第２凸部１２ｃと第２凹部１２ｄの第２繰り返しパターンが表れる。第１境界部１２１の第１凸部１２ａと第２境界部１２２の第２凸部１２ｃとが、内部電極層１２の厚み方向の相互に反対側に対応して表れる。第１境界部１２１の第１凹部１２ｂと第２境界部１２２の第２凹部１２ｄとが、内部電極層１２の厚み方向の相互に反対側に対応して表れる。第１凸部１２ａ相互間のピッチ間隔Ｐ１は、内部電極層１２の平均厚みＴ０の２倍以下である。【選択図】図２Ａ
2019087568.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と内部電極層とが交互に積層されて形成されたセラミック素体を有する積層セラミック電子部品であって、
前記内部電極層の横断面では、一方の側に位置する誘電体層との第１境界部に、第１凸部と第１凹部の第１繰り返しパターンが表れ、他方の側に位置する誘電体層との第２境界部に、第２凸部と第２凹部の第２繰り返しパターンが表れ、
前記第１境界部の前記第１凸部と前記第２境界部の前記第２凸部とが、前記内部電極層の厚み方向の相互に反対側に対応して表れ、
前記第１境界部の前記第１凹部と前記第２境界部の前記第２凹部とが、前記内部電極層の厚み方向の相互に反対側に対応して表れ、
前記第１繰り返しパターンにおける隣接する第１凸部相互間のピッチは、前記内部電極層の平均厚みの２倍以下である積層セラミック電子部品。
【請求項２】
前記内部電極層の平均厚みが２．０μｍ以下である請求項１に記載の積層セラミック電子部品。
【請求項３】
相互に対応する前記第１凸部と前記第２凸部との間の前記内部電極層の凸部厚みのばらつきが、前記凸部厚みの平均値の２０％以下である請求項１または２に記載の積層セラミック電子部品。
【請求項４】
前記第１繰り返しパターンにおける隣接する第１凸部相互間のピッチの平均値が、前記凸部厚みの平均値の８５％以下であり、
前記第１凸部相互間のピッチのばらつきが、前記凸部厚みの平均値の２０％以下である請求項３に記載の積層セラミック電子部品。
【請求項５】
前記第１繰り返しパターンにおける前記第１凸部と前記第１凹部の対の連続した繰り返しの数が、３つ以上である請求項１〜４のいずれかに記載の積層セラミック電子部品。
【請求項６】
前記第１凹部と前記第１凹部に対応する前記第２凹部との間の前記内部電極層の凹部厚みの平均値が、対応する前記第１凸部と前記第２凸部との間の前記内部電極層の凸部厚みの平均値の３０％〜８０％である請求項１〜５のいずれかに記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘電体層および内部電極層が極めて薄い積層セラミック電子部品に関する。
【背景技術】
【０００２】
電子機器の小型化および薄型化に伴い、その内部に収容される積層セラミック電子部品の小型化および薄型化が求められており、誘電体層および内部電極層を薄層化させることで、取得容量を増大させた積層セラミック電子部品が各種提案されている。
【０００３】
取得容量を増大させることが可能な構造として、たとえば特許文献１に示す電極層構造を有する積層セラミックコンデンサが提案されている。しかしながら、特許文献１に示す発明では、積層時に凹凸形状を有する金型でプレスし、電極層構造を得ているため、ショート率の増加を引き起こし易いという弊害がある。その傾向は、誘電体層の厚みを１μｍ以下と薄く設計した場合により顕著となる。
【０００４】
また、特許文献２では、耐電圧特性を向上させた積層セラミックコンデンサが提案されている。しかしながら、特許文献２に示す発明では、印刷時に電極膜厚の凹凸を形成しているため、凹凸の高低差が大きくなり、すなわち誘電体層の厚みバラつきが大きくなってしまう弊害がある。そのため、誘電体層の厚みを１μｍ以下と薄く設計した場合、耐電圧性の低下と、信頼性の低下を引き起こしてしまう弊害がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００４−９５６８７号公報
【特許文献２】特開２００５−１３６１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、このような実状に鑑みてなされ、その目的は、たとえば１μｍ以下に誘電体層を薄く設計した場合においても、耐電圧性を低下させることなく、取得容量を増大することができる積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る積層セラミック電子部品は、
誘電体層と内部電極層とが交互に積層されて形成されたセラミック素体を有する積層セラミック電子部品であって、
前記内部電極層の横断面では、一方の側に位置する誘電体層との第１境界部に、第１凸部と第１凹部の第１繰り返しパターンが表れ、他方の側に位置する誘電体層との第２境界部に、第２凸部と第２凹部の第２繰り返しパターンが表れ、
前記第１境界部の前記第１凸部と前記第２境界部の前記第２凸部とが、前記内部電極層の厚み方向の相互に反対側に対応して表れ、
前記第１境界部の前記第１凹部と前記第２境界部の前記第２凹部とが、前記内部電極層の厚み方向の相互に反対側に対応して表れ、
前記第１繰り返しパターンにおける隣接する第１凸部相互間のピッチは、前記内部電極層の平均厚みの２倍以下である。
【０００８】
本発明者等は、誘電体層の厚みが薄い積層セラミック電子部品において、鋭意検討した結果、内部電極層の断面形状を規則的な凹凸パターンにすることで、誘電体層の厚みを好ましくは２μｍ以下、さらに好ましくは１μｍ以下、特に好ましくは１μｍ未満と薄い場合でも、耐電圧性を低下させることなく、取得容量を増大することができることを見出し、本発明を完成させるに至った。
【０００９】
本発明では、前記内部電極層の平均厚みが、好ましくは２．０μｍ以下、さらに好ましくは、１μｍ以下、特に好ましくは１μｍ未満と薄い場合でも、耐電圧性を低下させることなく、取得容量を増大することができる。また、内部電極層の平均厚みを薄くすることで、規則的な凹凸パターンを作り易くなる。
【００１０】
好ましくは、相互に対応する前記第１凸部と前記第２凸部との間の前記内部電極層の凸部厚みのばらつきが、前記凸部厚みの平均値の２０％以下である。凸部厚みのばらつきを、所定範囲以内にすることで、耐電圧性を低下させることなく、取得容量を増大することができる共に、平均故障時間が延びるなどの信頼性も向上する。
【００１１】
好ましくは、前記第１繰り返しパターンにおける隣接する第１凸部相互間のピッチの平均値が、前記凸部厚みの平均値の８５％以下であり、
前記第１凸部相互間のピッチのばらつきが、前記凸部厚みの平均値の２０％以下である。このような範囲に設定することで、耐電圧性を低下させることなく、取得容量を増大することができる共に、平均故障時間が延びるなどの信頼性も向上する。
【００１２】
好ましくは、前記第１繰り返しパターンにおける前記第１凸部と前記第１凹部の対の連続した繰り返しの数が、３つ以上、さらに好ましくは、５つ以上、特に好ましくは１０以上である。繰り返しの数が多くなるほど、本発明の作用効果が高い。
【００１３】
好ましくは、前記第１凹部と前記第１凹部に対応する前記第２凹部との間の前記内部電極層の凹部厚みの平均値が、対応する前記第１凸部と前記第２凸部との間の前記内部電極層の凸部厚みの平均値の３０％〜８０％である。凹部厚みの平均値を特定範囲内にすることで、耐電圧性を低下させることなく、取得容量を増大させることができる。
【図面の簡単な説明】
【００１４】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの概略断面図である。
【図２Ａ】図２Ａは実施例に係るコンデンサの拡大断面写真を模式化した概略図である。
【図２Ｂ】図２Ｂは比較例に係るコンデンサの拡大断面写真を模式化した概略図である。
【発明を実施するための形態】
【００１５】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００１６】
積層セラミックコンデンサの全体構成
まず、本発明に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサの全体構成について説明する。
【００１７】
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、コンデンサ素体４と、第１端子電極６と第２端子電極８とを有する。コンデンサ素体４は、内側誘電体層１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２が交互に積層してある。
【００１８】
内側誘電体層１０と、内部電極層１２とが交互に積層される部分が内装領域である。コンデンサ素体４は、その積層方向Ｚ(Ｚ軸)の両端面に、外装領域を有する。外装領域は、内装領域を構成する内側誘電体層１０よりも厚い誘電体層で構成してある。
【００１９】
交互に積層される一方の内部電極層１２は、コンデンサ素体４のＸ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある。また、交互に積層される他方の内部電極層１２は、コンデンサ素体４のＸ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある。
【００２０】
内側誘電体層１０および外装領域を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえばＡＢＯ３  などのペロブスカイト構造の誘電体材料で構成される。ＡＢＯ３  において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ，Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。内部電極層１２の材質は、特に限定されないが、たとえばＮｉ、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｌなどの金属、またはそれらの金属を含む合金を用いることができる。
【００２１】
端子電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ，Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金、Ｉｎ−Ｇａ合金等が使用される。
【００２２】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、Ｘ軸方向寸法は、０．２〜５．７ｍｍであるが、本実施形態では、好ましくは０．３〜３．２ｍｍ、さらに好ましくは０．３８〜２．１ｍｍ、特に好ましくは０．３８〜１．６０ｍｍである。
【００２３】
積層セラミックコンデンサ２の高さ寸法（Ｚ軸方向寸法）は、内側誘電体層１０および内部電極層１２の積層数などにより変化するが、一般的には、０．１〜３．２ｍｍであるが、本実施形態では、好ましくは０．１〜１．６ｍｍである。また、積層セラミックコンデンサ２のＹ軸方向寸法は、一般的には、０．２〜５．０ｍｍであるが、本実施形態では、０．５９ｍｍ以下、好ましくは０．１０〜０．５９ｍｍ、さらに好ましくは０．１５〜０．５９ｍｍ、特に好ましくは０．１８５〜０．４７ｍｍである。
【００２４】
なお、図１では、図示の容易化のために、端子電極６および８の厚みを、実際よりも厚めに描いてあるが、実際には、それぞれ１０〜５０μｍ程度であり、Ｘ軸方向寸法に比較してきわめて薄い。また、図面において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｘ軸が、端子電極６および８の向き合う方向に一致する。
【００２５】
各内側誘電体層１０の厚みは、数μｍ〜数十μｍのものが一般的であるが、本実施形態では、好ましくは２μｍ以下、さらに好ましくは、１μｍ以下、最も好ましくは０．５μｍ以下である。
【００２６】
図２Ａに示すように、本実施形態では、図１に示すコンデンサ２の断面写真を撮像した場合に、たとえば（１０〜５０μｍ）×（１０〜５０）μｍの撮像範囲内で、内部電極層１２の横断面に、以下の特徴が表れる。すなわち、内部電極層１２の一方の側（Ｚ軸上側）に位置する誘電体層１０との第１境界部１２１に、第１凸部１２ａと第１凹部１２ｂの第１繰り返しパターンが内部電極層１２の長手方向に沿って表れる。また、内部電極層１２の他方の側（Ｚ軸方向下側）に位置する誘電体層１０との第２境界部１２２には、第２凸部１２ｃと第２凹部１２ｄの第２繰り返しパターンが表れる。
【００２７】
しかも、第１境界部１２１の第１凸部１２ａと第２境界部１２２の第２凸部１２ｃとが、内部電極層１２の厚み方向（Ｚ軸方向）の相互に反対側に対応して表れる。また、第１境界部１２１の第１凹部１２ｂと第２境界部１２２の第２凹部ｄとが、内部電極層１２の厚み方向の相互に反対側に対応して表れる。また、第１境界部１２１における第１繰り返しパターンにおける長手方向に沿って隣接する第１凸部１２ａ，１２ａ相互間のピッチ間隔Ｐ１は、内部電極層１２の平均厚みの２倍以下、好ましくは、１．２倍以下、さらに好ましくは１．０倍以下である。
【００２８】
本発明者等は、誘電体層１０の厚みが薄い積層セラミックコンデンサ２などの電子部品において、鋭意検討した結果、図２Ａに示すように、内部電極層１２の断面形状を規則的な凹凸パターンにすることで、誘電体層１０の厚みを好ましくは２μｍ以下、さらに好ましくは１μｍ以下、特に好ましくは０．５μｍ以下と薄い場合でも、耐電圧性を低下させることなく、取得容量を増大することができることを見出した。
【００２９】
内部電極層１２の平均厚みが、好ましくは２．０μｍ以下、さらに好ましくは、１μｍ以下、特に好ましくは０．５μｍ以下と薄い場合でも、耐電圧性を低下させることなく、取得容量を増大することができる。また、内部電極層１２の平均厚みを薄くすることで、規則的な凹凸パターンを作り易くなる。
【００３０】
好ましくは、相互に対応する第１凸部１２ａと第２凸部１２ｃとの間の内部電極層１２の凸部厚みＴ１のばらつきが、凸部厚みＴ１の平均値の２０％以下である。凸部厚みＴ１のばらつきを、所定範囲以内にすることで、耐電圧性を低下させることなく、取得容量を増大することができる共に、平均故障時間が延びるなどの信頼性も向上する。
【００３１】
好ましくは、第１繰り返しパターン（第１境界部１２１）における隣接する第１凸部１２ａ，１２ａ相互間のピッチ間隔Ｐ１の平均値が、凸部厚みＴ１の平均値の８５％以下である。また、第１凸部１２ａ，１２ｂ相互間のピッチ間隔Ｐ１のばらつきが、凸部厚みＴ１の平均値の２０％以下である。このような範囲に設定することで、耐電圧性を低下させることなく、取得容量を増大することができる共に、平均故障時間が延びるなどの信頼性も向上する。
【００３２】
好ましくは、第１繰り返しパターンにおける第１凸部１２ａと第１凹部１２ｂの対の連続した繰り返しの数が、３つ以上、さらに好ましくは、５つ以上、特に好ましくは１０以上である。繰り返しの数が多くなるほど、本実施形態の作用効果が高い。
【００３３】
なお、上述した実施形態では、第１繰り返しパターン（第１境界部１２１）における第１凸部１２ａと第１凹部１２ｂの関係について説明しているが、第２繰り返しパターン（第２境界部１２２）も、第１繰り返しパターンと同様なパターンになるので、同様なことが成り立つ。
【００３４】
好ましくは、第１凹部１２ｂと第１凹部１２ｂに対応する第２凹部１２ｄとの間の内部電極層１２の凹部厚みＴ２の平均値が、相互に対応する第１凸部１２ａと第２凸部１２ｃとの間の内部電極層１２の凸部厚みＴ１の平均値の３０％〜８０％である。凹部厚みＴ２の平均値を特定範囲内にすることで、耐電圧性を低下させることなく、取得容量を増大させることができる。
【００３５】
積層セラミックコンデンサの製造方法 
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。
【００３６】
まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシートおよび外装領域の外側誘電体層を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。
【００３７】
内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【００３８】
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉体の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【００３９】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。
【００４０】
また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、ターピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。
【００４１】
グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
【００４２】
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【００４３】
次いで、図１に示す内部電極層１２を形成するための内部電極パターン層用ペーストを準備する。内部電極パターン層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極パターン層用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。
【００４４】
上記にて調整した内側グリーンシート用ペーストおよび内部電極パターン層用ペーストを使用して、図１に示すように、焼成後に内側誘電体層１０となる内側グリーンシートと、焼成後に内部電極層１２となる内部電極パターン層と、を交互に積層し、焼成後に内装領域となる内部積層体を製造する。そして、内部積層体を製造した後に、または、その前に、外側グリーンシート用ペーストを使用して、焼成後に外装領域の外側誘電体層となる外側グリーンシートを形成する。
【００４５】
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。
【００４６】
次いで、上記にて形成した内側グリーンシートの表面に、内部電極パターン層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。そして、得られた内部電極パターン層を有する内側グリーンシートを交互に積層し、内部積層体を得る。なお、内部電極パターン層の形成方法としては、特に限定されないが、印刷法、転写法などが例示される。なお、接着層を介して内部電極パターン層を有する内側グリーンシートを積層してもよい。
【００４７】
外側グリーンシートは、内側グリーンシートと同様に、支持体としてのキャリアシート上に形成される。外側グリーンシートは、キャリアシート上に形成された後に乾燥される。なお、外側グリーンシートの厚みは、内側グリーンシートよりも十分に厚い。
【００４８】
なお、外側グリーンシートに内部積層体を積層するかわりに、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層してもよい。また、複数枚の内側グリーンシートと複数枚の内部電極パターン層とを交互に積層した積層体ユニットを予め作製しておき、それらを外側グリーンシートに所定数積層してもよい。
【００４９】
得られたグリーン積層体は、たとえば切断線に沿って所定の寸法に切断され、グリーンチップとする。グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、図１に示すコンデンサ素体４が得られる。
【００５０】
このようにして得られた焼結体（素子本体４）には、バレル研磨等にて端面研磨を施し、端子電極用ペーストを焼きつけて端子電極６，８が形成される。そして、必要に応じ、端子電極６，８上にめっき等を行うことによりパッド層を形成する。なお、端子電極用ペーストは、上記した内部電極パターン層用ペーストと同様にして調製すればよい。
【００５１】
このようにして製造された積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
【００５２】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００５３】
たとえば、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層型セラミック電子部品に適用することが可能である。その他の積層型セラミック電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。
【実施例】
【００５４】
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
【００５５】
実施例１ 
まず、主原料の原料紛体として平均粒子径が１００ｎｍの｛（Ｂａ１−ｘ−ｙ  Ｃａｘ  Ｓｒｙ  ）Ｏ｝ｕ  （Ｔｉ１−ｚ  Ｚｒｚ  ）ｖ  Ｏ３  粉末（ｘ＝０．０５、ｙ＝０、Ｚ＝０．０５、ｕ／ｖ＝１．００４）を準備し、次にＭｇＣＯ３  、ＭｎＣＯ３  、Ｙ２  Ｏ３  、ＳｉＯ２  を副成分として準備した。なお、副成分はあらかじめ予備解砕を行い、チタン酸バリウム原料の粒子径よりも小さい４０ｎｍ程度に加工した。
【００５６】
次に上記で準備した各原料粉末を主原料１００モルに対して、ＭｇＣＯ３  粉末を０．５モル、ＭｎＣＯ３  粉末を０．３モル、Ｙ２  Ｏ３  粉末を０．２モルおよびＳｉＯ２  粉末を２モル秤量した。これら各粉末をボールミルで２０時間湿式混合、乾燥して、容量部の誘電体原料を得た。このとき添加したＭｇＣＯ３  、ＭｎＣＯ３  は、焼成後にはそれぞれＭｇＯ、ＭｎＯとして誘電体磁器組成物中に含有されることとなる。
【００５７】
次いで、得られた誘電体原料：１００重量部と、ポリビニルブチラール樹脂：１０重量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５重量部と、溶媒としてのアルコール：１００重量部とをボールミルで混合してペースト化し、内側誘電体層用ペーストを得た。
【００５８】
また、上記とは別に、Ｎｉ粒子：４１．４重量部と、テルピネオール：４８．２重量部と、エチルセルロース：１０重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、ペースト化して内部電極層用ペーストを作製した。Ｎｉ粒子の平均粒径は、６００ｎｍであり、その粒径のばらつきは、１００ｎｍであった。狙いの電極厚みと同程度のＮｉ粒子を用い、かつエチルセルロースを増量することで、繰り返しパターン構成の内部電極層が得られると考えられる。
【００５９】
さらに、外装領域の誘電体原料として、平均粒子径が、容量領域１４の誘電体粒子と同じ１００ｎｍの主原料粉末を準備した。内装領域１３の誘電体原料と同様の手法で、副成分と湿式混合とペースト化を行い、外装領域の誘電体用ペーストを得た。
【００６０】
そして、上記にて作製した誘電体層用ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。次いで、外装領域を形成するための誘電体ペーストを用いて、ＰＥＴフィルム上にグリーンシートを形成した。外装領域を形成するためのグリーンシートの厚みは１０μｍとした。このとき、１００ｎｍの誘電体原料を使用したグリーンシートを用い、外装領域１１を形成するためのグリーンシートを形成した。
【００６１】
内部電極層を有する内装領域のためのグリーンシートと、外装領域のためのグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。
【００６２】
次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。
【００６３】
脱バインダ処理条件は、昇温速度２５℃／時間、保持温度：２３５℃、保持時間：８時間、雰囲気：空気中とした。
【００６４】
焼成条件は、昇温速度５０００〜１００００℃／時間、保持温度１１００〜１２００℃とし、保持時間を１〜１０分とした。降温速度は５０００℃／時間とした。なお、雰囲気ガスは、加湿したＮ２  ＋Ｈ２  混合ガスとし、酸素分圧が１０−１０ＭＰａとなるようにした。
【００６５】
アニール条件は、昇温速度：２００℃／時間、保持温度１０５０℃、保持時間：３時間、降温速度：２００℃／時間、雰囲気ガス：加湿したＮ２  ガス（酸素分圧：１０−７ＭＰａ）とした。
【００６６】
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。
【００６７】
次いで、得られた積層セラミック焼成体の端面をバレル研磨した後、外部電極としてＣｕペーストを塗布し、還元雰囲気にて焼き付け処理を行い、実施例１に係る複数の積層セラミックコンデンサ試料（以下、単に「コンデンサ試料」と表記する場合がある）を得た。実施例１に係るコンデンサ試料の断面写真の要部概略図を図２Ａに示す。
【００６８】
比較例１ 
コンデンサ試料の製造条件を、平均粒径が、１００ｎｍであり、その粒径のばらつきが、２０ｎｍであるＮｉ粒子を用い、Ｎｉ粒子：４４．６重量部と、テルピネオール：５２重量部と、エチルセルロース：３重量部と、ベンゾトリアゾール：０．４重量部とを、３本ロールにより混練し、ペースト化して内部電極層用ペーストを作製した。それ以外は、実施例１と同様にして、比較例１に係る複数のコンデンサ試料を作製した。
【００６９】
比較例１に係るコンデンサ試料の断面写真の要部概略図を図２Ｂに示す。図２Ｂに示すように、比較例１では、３つ以上の連続パターンを持つ規則的な断面パターンを持つ内部電極層１２は、観察できなかった。そのため内部電極層１２の凸部厚み、凹部厚み、凸部ピッチ間隔、およびそれらのばらつきなどは算出することができなかった。
【００７０】
実施例２〜１２ 
実施例１のコンデンサ試料の製造条件の内、内部電極層用ペーストの作製において、エチルセルロースの調合量、または用いるＮｉ粒子の平均粒径、及びそのばらつき、または共材として添加するセラミックス粉末の調合量を変化させた以外は、実施例１と同様にして、実施例２〜１２に係る複数のコンデンサ試料を作製した。
【００７１】
測定
比較例１および実施例１〜１２得られたコンデンサ試料について、以下の測定を行った。結果を表１に示す。
【００７２】
（内部電極層の凸部厚みおよび厚みバラつき）
コンデンサ試料の内部電極層の平面に対して垂直な面でコンデンサ試料を破断して、その破断面を走査型電子顕微鏡（ＳＥＭ）にて１０，０００倍で９視野、拡大観察した。１視野あたり１，０００ヶ所の電極層極大部（凸部）の厚みを測定して数値の平均値と、標準偏差（σ）とを算出し、９視野の平均値と、標準偏差の値とを、それぞれ平均した値を内部電極層の凸部厚みＴ１の平均値、および厚みバラつきΔＴ１として算出した。内部電極層の凹部厚みＴ２の平均値も、凸部厚みＴ１の平均値と同様にして算出した。
【００７３】
（内部電極層の凸部相互間のピッチ間隔の平均値およびピッチ間隔バラつき）
コンデンサ試料の内部電極層の平面に対して垂直な面で破断して、その破断面を走査型電子顕微鏡（ＳＥＭ）にて１０，０００倍で９視野、拡大観察した。隣り合う内部電極層の極大部（凸部）の間の距離を１視野あたり１，０００ヶ所測定して数値の平均値と標準偏差（σ）を算出し、９視野の平均値と、標準偏差の値をそれぞれ平均した値とを、凸部ピッチ間隔Ｐ１の平均値とバラつきとして算出した。
【００７４】
（内側誘電体層の平均厚みおよび厚みバラつき）
コンデンサ試料の内部電極層の平面に対して垂直な面で破断して、その破断面を走査型電子顕微鏡（ＳＥＭ）にて１０，０００倍で９視野、拡大観察した。１視野あたり１，０００ヶ所の誘電体層の厚みを測定して数値の平均値および標準偏差（σ）を算出し、９視野の平均値と標準偏差の値をそれぞれ平均した値を、誘電体層の平均厚みと厚みバラつきとして算出した。
【００７５】
（内部電極層の平均厚み）
内部電極層の平均厚みＴ０は、誘電体層の平均厚みと同様にして求めた。ただし、内部電極層の平均厚みＴ０は、内部電極層の凸部厚みＴ１および凹部厚みＴ２とは異なり、内部電極層における凹凸パターンとは関係なく、ランダムに内部電極層の厚みを求めて平均化した。
【００７６】
（容量増加率）
ＬＣＲメーターにて１ｋＨｚ、０．５Ｖｒｍｓの条件で、２０個のコンデンサ試料の静電容量を測定し、その試料の平均値を求めた。そして、比較例１に係る基準試料の静電容量平均値に対する各実施例の試料の静電容量の増加率を算出した。容量増加率が１．０％以上のものを良好、２．０％以上のものを非常に良好と判断した。
【００７７】
（絶縁破壊電圧）
破壊電圧測定機にて、コンデンサ試料に、１０Ｖ／ｓｅｃの速度で昇圧する電圧を連続的に印加して、１０ｍＡの電流が流れた電圧を破壊電圧とした。各２０個のコンデンサ試料にて破壊電圧を測定し、その平均値を求め、さらに、破壊電圧の平均値を、コンデンサ試料の誘電体層の平均厚みで割った値を絶縁破壊電圧［Ｖ／μｍ］として算出した。絶縁破壊電圧が６０Ｖ／μｍ以上のものを良好と判断した。
【００７８】
（平均故障時間（ＭＴＴＦ））
信頼性評価として、各コンデンサ試料に対し、１６０°Ｃにて、５Ｖ／μｍの直流電界に保持し、高温加速寿命を測定した。実施例および比較例においては、２０個のコンデンサ試料について、電圧印加開始から絶縁抵抗が一桁落ちるまでの時間を故障時間とし、これをワイブル解析することによりＭＴＴＦを算出した。ＭＴＴＦが２０時間以上のものを良好と判断した。
【００７９】
評価
表１に示すように、実施例では、内部電極層の平均厚みが、好ましくは２．０μｍ以下、さらに好ましくは、１μｍ以下、特に好ましくは１μｍ未満と薄い場合でも、耐電圧性を低下させることなく、取得容量を増大することができることが確認できた。また、内部電極層の平均厚みを薄くすることで、規則的な凹凸パターンを作り易くなることも確認できた。
【００８０】
また、相互に対応する第１凸部１２ａと第２凸部１２ｃとの間の内部電極層１２の凸部厚みＴ１のばらつきΔＴ１が、凸部厚みＴ１の平均値の２０％以下である場合に、耐電圧性を低下させることなく、取得容量を増大することができると共に、平均故障時間が延びるなどの信頼性も向上することが確認できた。
【００８１】
さらに、図２Ａに示す第１繰り返しパターン（第１境界部１２１）における隣接する第１凸部１２ａ相互間のピッチ間隔Ｐ１の平均値が、凸部厚みＴ１の平均値の８５％以下であり、第１凸部相互間のピッチ間隔Ｐ１のばらつきが、凸部厚みＴ１の平均値の２０％以下であることが好ましいことも確認できた。
【００８２】
さらにまた、全ての実施例において、第１繰り返しパターン（第１境界部１２１）における第１凸部１２ａと第１凹部１２ｂの対の連続した繰り返しの数が、好ましくは３つ以上、さらに好ましくは５つ以上、特に好ましくは１０以上で連続することが確認できた。比較例１では、第１凸部１２ａと第１凹部１２ｂの対の連続した繰り返しがほとんど観察されず、ＳＥＭ画像の９視野の内、１視野で２つ以下の繰り返しが観察されたが、平均化できる数ではなかった。
【００８３】
なお、第１凸部１２ａと第１凹部１２ｂの対の連続した繰り返しの数とは、長手方向に隣接する第１凸部１２ａ相互間のピッチ間隔Ｐ１が内部電極層１２の平均厚みＴ０の２倍以下となるパターンが崩れるまでの数を意味する。たとえば断面写真の観察視野内で内部電極層１２の長手方向に隣接する第１凸部１２ａ相互間のピッチ間隔Ｐ１が内部電極層１２の平均厚みＴ０の２倍以上となる場合や、電極途切れが生じている場合には、連続したパターンの繰り返し数が途切れる。
【００８４】
また、実施例では、第１凹部１２ｂと第１凹部１２ｂに対応する第２凹部１２ｄとの間の内部電極層１２の凹部厚みＴ２の平均値が、対応する第１凸部１２ａと第２凸部１２ｃとの間の内部電極層１２の凸部厚みＴ１の平均値の３０％〜８０％であることが確認できた。凹部厚みの平均値を特定範囲内にすることで、耐電圧性を低下させることなく、取得容量を増大させることができることが確認できた。
【００８５】
なお、凸部厚みＴ１のバラつきと、誘電体層の厚みバラつきとは、用いるＮｉ粉の粒度分布に対応することも確認できた。
【００８６】
【表１】
2019087568.tif 000003
【符号の説明】
【００８７】
２…  積層セラミックコンデンサ
４…  コンデンサ素体
６…  第１端子電極
８…  第２端子電極
１０…  内側誘電体層
１２…  内部電極層
１２１…  第１境界部
１２ａ…  第１凸部
１２ｂ…  第１凹部
１２２…  第２境界部
１２ｃ…  第２凸部
１２ｄ…  第２凹部
【図１】
2019087568.tif 000004
【図２Ａ】
2019087568.tif 000005
【図２Ｂ】
2019087568.tif 000006