(57)【要約】【課題】レーザ光の出力を向上できる半導体レーザ装置を提供する。【解決手段】半導体レーザ装置１は、ｎ型クラッド層６２と、ｎ型クラッド層６２の上に形成された活性層６３と、活性層６３の上に突出するように形成され、平面視において活性層６３の面積よりも小さい面積を有する頂部７１を含むｐ型電流狭窄層６６と、ｐ型電流狭窄層６６の頂部７１の一部を露出させるようにｐ型電流狭窄層６６の頂部７１の上に形成されたｐ型コンタクト層６７と、を含む。【選択図】図４
2019186387.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層と、
前記第１半導体層の上に形成された活性層と、
前記活性層の上に突出するように形成され、平面視において前記活性層の面積よりも小さい面積を有する頂部を含む第２導電型の電流狭窄層と、
前記電流狭窄層の前記頂部の一部を露出させるように前記電流狭窄層の前記頂部の上に形成されたコンタクト層と、を含む、半導体レーザ装置。
【請求項２】
前記コンタクト層は、前記電流狭窄層に供給される電流を狭窄する電流狭窄コンタクト層として機能する、請求項１に記載の半導体レーザ装置。
【請求項３】
前記電流狭窄層の前記頂部において前記コンタクト層から露出する部分を被覆する頂部絶縁層をさらに含む、請求項１または２に記載の半導体レーザ装置。
【請求項４】
前記頂部絶縁層は、前記コンタクト層の側壁を被覆している、請求項３に記載の半導体レーザ装置。
【請求項５】
前記電流狭窄層の側部を被覆する側部絶縁層をさらに含む、請求項１〜４のいずれか一項に記載の半導体レーザ装置。
【請求項６】
前記側部絶縁層は、前記電流狭窄層よりも上方に突出した突出部を有している、請求項５に記載の半導体レーザ装置。
【請求項７】
前記コンタクト層は、第２導電型の半導体層によって形成されている、請求項１〜６のいずれか一項に記載の半導体レーザ装置。
【請求項８】
前記コンタクト層は、前記電流狭窄層の前記頂部の周縁から内方領域に間隔を空けて形成されている、請求項１〜７のいずれか一項に記載の半導体レーザ装置。
【請求項９】
前記コンタクト層は、前記電流狭窄層の前記頂部よりも幅狭に形成されている、請求項１〜８のいずれか一項に記載の半導体レーザ装置。
【請求項１０】
前記電流狭窄層は、前記活性層の上に突出するように形成された第２導電型の上層半導体層を含み、
前記コンタクト層は、前記上層半導体層の上に形成されている、請求項１〜９のいずれか一項に記載の半導体レーザ装置。
【請求項１１】
前記電流狭窄層は、前記上層半導体層の上に形成され、バンド不連続を緩和するバンドオフセット緩衝層を含み、
前記コンタクト層は、前記バンドオフセット緩衝層の上に形成されている、請求項１０に記載の半導体レーザ装置。
【請求項１２】
前記活性層の上に形成された第２導電型の第２半導体層をさらに含み、
前記電流狭窄層は、前記第２半導体層の上に形成されている、請求項１〜１１のいずれか一項に記載の半導体レーザ装置。
【請求項１３】
前記第２半導体層および前記電流狭窄層の間に介在する第２導電型の保護層をさらに含む、請求項１２に記載の半導体レーザ装置。
【請求項１４】
前記保護層は、前記第２半導体層および前記電流狭窄層の間の領域から、前記第２半導体層を被覆した状態を保ちながら、前記電流狭窄層外の領域に引き出されている、請求項１３に記載の半導体レーザ装置。
【請求項１５】
前記保護層は、前記第２半導体層の全域を被覆している、請求項１４に記載の半導体レーザ装置。
【請求項１６】
一方側の第１面および他方側の第２面を有する金属製のステムベースと、
前記ステムベースの前記第２面側に設けられ、前記ステムベースに電気的に接続された第１端子と、
前記ステムベースの前記第２面側から前記ステムベースを貫通して前記第１面側に引き出された第２端子と、
前記ステムベースに電気的に接続されるように前記ステムベースの前記第１面の上に載置された、請求項１〜１５のいずれか一項に記載の半導体レーザ装置と、
前記第２端子および前記半導体レーザ装置を電気的に接続する第１導線と、を含む、半導体レーザ装置用ステム。
【請求項１７】
前記ステムベースおよび前記第２端子の間に介在し、前記第２端子を前記ステムベースから電気的に絶縁する第１絶縁体をさらに含む、請求項１６に記載の半導体レーザ装置用ステム。
【請求項１８】
前記ステムベースとの間で前記半導体レーザ装置を収容するように前記ステムベースの前記第１面の上に取り付けられ、前記半導体レーザ装置によって生成されたレーザ光を取り出す光取り出し窓を有するキャップをさらに含む、請求項１６または１７に記載の半導体レーザ装置用ステム。
【請求項１９】
前記光取り出し窓を閉塞するように前記キャップに取り付けられた透光性を有する閉塞部材をさらに含む、請求項１８に記載の半導体レーザ装置用ステム。
【請求項２０】
前記ステムベースの前記第２面側から前記ステムベースを貫通して前記第１面側に引き出された第３端子と、
前記ステムベースに電気的に接続されるように前記ステムベースの前記第１面の上に載置された半導体発光装置と、
前記第３端子および前記半導体発光装置を電気的に接続する第２導線と、をさらに含む、請求項１６〜１９のいずれか一項に記載の半導体レーザ装置用ステム。
【請求項２１】
前記ステムベースおよび前記第３端子の間に介在し、前記第３端子を前記ステムベースから電気的に絶縁する第２絶縁体をさらに含む、請求項２０に記載の半導体レーザ装置用ステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ装置に関する。
【背景技術】
【０００２】
特許文献１には、半導体レーザ装置が開示されている。この半導体レーザ装置は、ｎ型クラッド層、活性層およびｐ型クラッド層を有するダブルヘテロ構造を含む。ｐ型クラッド層の上には、ｐ型のクラッド層からなるリッジストライプが形成されている。ｐ型クラッド層の頂部にはコンタクト層が形成されている。このコンタクト層は、ｐ型クラッド層の頂部の全域を被覆している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０３７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一実施形態は、レーザ光の出力を向上できる半導体レーザ装置を提供することを一つの目的とする。
【課題を解決するための手段】
【０００５】
本発明の一実施形態は、第１導電型の第１半導体層と、前記第１半導体層の上に形成された活性層と、前記活性層の上に突出するように形成され、平面視において前記活性層の面積よりも小さい面積を有する頂部を含む第２導電型の電流狭窄層と、前記電流狭窄層の前記頂部の一部を露出させるように前記電流狭窄層の前記頂部の上に形成されたコンタクト層と、を含む、半導体レーザ装置を提供する。
【０００６】
この半導体レーザ装置によれば、コンタクト層は、電流狭窄層に供給される電流を狭窄する電流狭窄コンタクト層として機能する。これにより、コンタクト層による電流狭窄効果と、電流狭窄層による電流狭窄効果とを得ることができる。その結果、活性層を流れる電流の指向性を向上させることができるから、レーザ光の出力を向上できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の第１実施形態に係る半導体レーザ装置が搭載された半導体レーザ装置用ステムを示す分離斜視図である。
【図２】図２は、図１に示す半導体レーザ装置用ステムの電気的構造を示す回路図である。
【図３】図３は、図１に示す半導体レーザ装置の斜視図である。
【図４】図４は、図３に示す半導体レーザ装置の一部切欠き斜視図である。
【図５】図５は、図３に示す半導体レーザ装置の平面図である。
【図６ａ】図６ａは、図５に示すVIa-VIa線に沿う断面図である。
【図６ｂ】図６ｂは、図５に示すVIb-VIb線に沿う断面図である。
【図７】図７は、図５に示すVII-VII線に沿う断面図である。
【図８】図８は、図６ａに示す領域VIIIの拡大図である。
【図９】図９は、図３に示す半導体レーザ装置の製造方法の一例を示す工程図である。
【図１０Ａ】図１０Ａは、図３に示す半導体レーザ装置の製造方法の一例を説明するための断面図である。
【図１０Ｂ】図１０Ｂは、図１０Ａの後の工程を示す断面図である。
【図１０Ｃ】図１０Ｃは、図１０Ｂの後の工程を示す断面図である。
【図１０Ｄ】図１０Ｄは、図１０Ｃの後の工程を示す断面図である。
【図１０Ｅ】図１０Ｅは、図１０Ｄの後の工程を示す断面図である。
【図１０Ｆ】図１０Ｆは、図１０Ｅの後の工程を示す断面図である。
【図１０Ｇ】図１０Ｇは、図１０Ｆの後の工程を示す断面図である。
【図１０Ｈ】図１０Ｈは、図１０Ｇの後の工程を示す断面図である。
【図１０Ｉ】図１０Ｉは、図１０Ｈの後の工程を示す断面図である。
【図１１】図１１は、図３に示す半導体レーザ装置の特性を示すグラフである。
【図１２】図１２は、図３に示す半導体レーザ装置の特性を示すグラフである。
【図１３】図１３は、図３に示す半導体レーザ装置の特性を示すグラフである。
【図１４】図１４は、本発明の第２実施形態に係る半導体レーザ装置を示す断面図である。
【図１５】図１５は、図１４に示す半導体レーザ装置の製造方法の一例を示す工程図である。
【図１６Ａ】図１６Ａは、図１４に示す半導体レーザ装置の製造方法の一例を説明するための断面図である。
【図１６Ｂ】図１６Ｂは、図１６Ａの後の工程を示す断面図である。
【図１６Ｃ】図１６Ｃは、図１６Ｂの後の工程を示す断面図である。
【図１６Ｄ】図１６Ｄは、図１６Ｃの後の工程を示す断面図である。
【図１６Ｅ】図１６Ｅは、図１６Ｄの後の工程を示す断面図である。
【図１６Ｆ】図１６Ｆは、図１６Ｅの後の工程を示す断面図である。
【図１６Ｇ】図１６Ｇは、図１６Ｆの後の工程を示す断面図である。
【図１６Ｈ】図１６Ｈは、図１６Ｇの後の工程を示す断面図である。
【図１６Ｉ】図１６Ｉは、図１６Ｈの後の工程を示す断面図である。
【図１６Ｊ】図１６Ｊは、図１６Ｉの後の工程を示す断面図である。
【発明を実施するための形態】
【０００８】
以下では、添付図面を参照して、本発明の実施形態について具体的に説明する。
図１は、本発明の第１実施形態に係る半導体レーザ装置１が搭載された半導体レーザ装置用ステム２を示す分離斜視図である。
図１を参照して、半導体レーザ装置用ステム２は、ステムベース３、第１リード端子４、第２リード端子５、第３リード端子６、第１絶縁体７、第２絶縁体８、サブマウント９、半導体レーザ装置１、半導体発光装置１０、第１導線１２、第２導線１３、キャップ１４および集光レンズ１５を含む。
【０００９】
ステムベース３は、金属製（たとえば鉄製）の板状部材を含む。ステムベース３は、この形態では、円板状に形成されている。ステムベース３は、一方側の第１面１６、他方側の第２面１７、ならびに、第１面１６および第２面１７を接続する側面１８を有している。
ステムベース３の側面１８において任意の領域には、複数（この形態では３つ）の切欠部が間隔を空けて形成されている。複数の切欠部は、第１切欠部１９、第２切欠部２０および第３切欠部２１を含む。
【００１０】
第１切欠部１９は、ステムベース３の中央部に向かって凹状に窪んでいる。第２切欠部２０および第３切欠部２１は、それぞれ、ステムベース３の中央部に向かってＶ字状に窪んでいる。
第２切欠部２０および第３切欠部２１は、ステムベース３の中央部を挟んで互いに対向している。第１切欠部１９、第２切欠部２０および第３切欠部２１は、第１リード端子４、第２リード端子５および第３リード端子６の配置を示していてもよい。
【００１１】
第１リード端子４、第２リード端子５および第３リード端子６は、ステムベース３の第２面１７側において、互いに間隔を空けて設けられている。第１リード端子４、第２リード端子５および第３リード端子６は、それぞれ、第２面１７の法線方向に沿って棒状、柱状または軸状に延びている。
第１リード端子４は、ステムベース３の第２面１７に接続されている。これにより、第１リード端子４は、ステムベース３に電気的に接続されている。
【００１２】
第２リード端子５は、ステムベース３の第２面１７側からステムベース３の第１面１６側に引き出された引き出し部２２を含む。第２リード端子５の引き出し部２２は、ステムベース３に形成された第１貫通孔２３を介して引き出されている。
第３リード端子６は、ステムベース３の第２面１７側からステムベース３の第１面１６側に引き出された引き出し部２４を含む。第３リード端子６の引き出し部２４は、ステムベース３に形成された第２貫通孔２５を介して引き出されている。
【００１３】
第１絶縁体７は、第１貫通孔２３内において、第２リード端子５およびステムベース３の間に介在している。第１絶縁体７は、ステムベース３から第２リード端子５を電気的に絶縁させる。第１絶縁体７は、第２リード端子５を支持している。
第２絶縁体８は、第２貫通孔２５内において、第３リード端子６およびステムベース３の間に介在している。第２絶縁体８は、ステムベース３から第３リード端子６を電気的に絶縁させる。第２絶縁体８は、第３リード端子６を支持している。
【００１４】
サブマウント９は、ステムベース３の第１面１６に設けられている。サブマウント９は、シリコン製、窒化アルミニウム製または金属製（たとえば鉄製）のブロック状または板状の部材を含む。
サブマウント９は、ステムベース３の第１面１６に対して一体的に形成されていてもよい。サブマウント９は、ステムベース３の第１面１６の法線方向から見た平面視において、ステムベース３の中央部に対してステムベース３の周縁部側に配置されていてもよい。
【００１５】
サブマウント９は、半導体レーザ装置１が実装される第１実装面２６を有している。第１実装面２６は、ステムベース３の中央部に方向付けられている。第１実装面２６は、ステムベース３の第１面１６の法線方向に沿って延びている。
半導体レーザ装置１は、サブマウント９の第１実装面２６に実装されている。半導体レーザ装置１は、ステムベース３を介して第１リード端子４に電気的に接続されている。
【００１６】
半導体発光装置１０は、フォトダイオードを含んでいてもよい。半導体発光装置１０は、ステムベース３の第１面１６に実装されている。半導体発光装置１０は、ステムベース３の第１面１６において、ステムベース３の中央部を挟んでサブマウント９に対向する領域に実装されている。
半導体発光装置１０は、この形態では、ステムベース３の第１面１６を掘り下げたリセス部２７に実装されている。リセス部２７は、半導体発光装置１０が実装される第２実装面２８を有している。第２実装面２８は、リセス部２７の底部に形成されている。半導体発光装置１０は、ステムベース３を介して第１リード端子４に電気的に接続されている。
【００１７】
第１導線１２は、ボンディングワイヤであってもよい。第１導線１２は、半導体レーザ装置１および第２リード端子５を電気的に接続する。第１導線１２は、より具体的には、第２リード端子５の引き出し部２２に接続されている。これにより、半導体レーザ装置１は、第１導線１２を介して第２リード端子５に電気的に接続されている。
第２導線１３は、ボンディングワイヤであってもよい。第２導線１３は、半導体発光装置１０および第３リード端子６を電気的に接続する。第２導線１３は、より具体的には、第３リード端子６の引き出し部２４に接続されている。これにより、半導体発光装置１０は、第２導線１３を介して第３リード端子６に電気的に接続されている。
【００１８】
キャップ１４は、金属製（たとえば鉄製）の筒状部材を含む。キャップ１４は、ステムベース３の第１面１６の上に設けられている。キャップ１４は、サブマウント９、半導体レーザ装置１、半導体発光装置１０、第２リード端子５の引き出し部２２および第３リード端子６の引き出し部２４を覆っている。キャップ１４は、より具体的には、対向壁２９、側壁３０およびフランジ３１を含む。
【００１９】
キャップ１４の対向壁２９は、板状（この形態では円板状）に形成されている。キャップ１４の対向壁２９は、ステムベース３の第１面１６に対向している。キャップ１４の側壁３０は、筒状（この形態では円筒状）に形成されている。キャップ１４の側壁３０は、キャップ１４の対向壁２９とは反対側に開口３２が区画されるように、対向壁２９の外周縁に立設されている。
【００２０】
キャップ１４のフランジ３１は、開口３２の開口端から開口３２とは反対側に向かって突出している。キャップ１４のフランジ３１は、開口３２の開口端に沿って環状（この形態では円環状）に形成されている。キャップ１４は、フランジ３１がステムベース３の第１面１６に取り付けられることによって、ステムベース３に固定される。
キャップ１４には、光取り出し窓３３が形成されている。光取り出し窓３３は、半導体レーザ装置１が生成したレーザ光をキャップ１４内からキャップ１４外に取り出す。光取り出し窓３３は、この形態では、キャップ１４の対向壁２９に形成されている。
【００２１】
集光レンズ１５は、透光性を有し、光取り出し窓３３を閉塞する閉塞部材である。集光レンズ１５は、光取り出し窓３３を閉塞するようにキャップ１４に取り付けられている。集光レンズ１５は、この形態では、キャップ１４の内側から光取り出し窓３３を閉塞している。集光レンズ１５は、キャップ１４の外側から光取り出し窓３３を閉塞していてもよい。集光レンズ１５は、集光によって半導体レーザ装置１のレーザ光の指向性を高める。
【００２２】
図２は、半導体レーザ装置用ステム２の電気的構造を示す回路図である。
図２を参照して、半導体レーザ装置１は、この形態では、カソードが第１リード端子４に電気的に接続され、アノードが第２リード端子５に電気的に接続される態様でステムベース３の上に搭載されている。
半導体発光装置１０は、この形態では、カソードが第３リード端子６に電気的に接続され、アノードが第１リード端子４に電気的に接続される態様でステムベース３の上に搭載されている。
【００２３】
半導体レーザ装置１および半導体発光装置１０の接続態様は任意である。半導体レーザ装置１は、アノードが第１リード端子４に電気的に接続され、カソードが第２リード端子５に電気的に接続される態様で搭載されていてもよい。また、半導体発光装置１０は、アノードが第３リード端子６に電気的に接続され、カソードが第１リード端子４に電気的に接続される態様で搭載されていてもよい。
【００２４】
図３は、半導体レーザ装置１を示す斜視図である。図４は、半導体レーザ装置１を示す一部切欠き斜視図である。図５は、半導体レーザ装置１を示す平面図である。図６ａは、図５に示すVIa-VIa線に沿う断面図である。図６ｂは、図５に示すVIb-VIb線に沿う断面図である。図７は、図５に示すVII-VII線に沿う断面図である。図８は、図６ａに示す領域VIIIの拡大図である。
【００２５】
図３〜図７を参照して、半導体レーザ装置１は、基板４１、半導体積層構造４２、絶縁層４３、下地電極層４４、第１端子電極層４５および第２端子電極層４６を含む。
基板４１は、この形態では、直方体形状に形成された半導体基板からなる。半導体基板は、ＧａＡｓ（ガリウム−砒素）を含む。基板４１には、ｎ型不純物としてのＳｉ（シリコン）が添加されていてもよい。
【００２６】
基板４１は、一方側の第１主面４７、他方側の第２主面４８、ならびに、第１主面４７および第２主面４８を接続する基板側面４９を含む。基板側面４９は、この形態では切断面（より具体的には劈開面）である。
基板側面４９は、長手方向に沿って延びる一対の第１基板側面５１および短手方向に沿って延びる一対の第２基板側面５２を含む。基板４１の第１主面４７および第２主面４８は、この形態では、それらの法線方向から見た平面視（以下、単に「平面視」という。）において長方形状に形成されている。
【００２７】
以下では、基板４１の長手方向を単に「長手方向Ｘ」という。また、基板４１の短手方向を単に「短手方向Ｙ」という。また、基板４１の第１主面４７および第２主面４８の法線方向を単に「法線方向Ｚ」という。
第１基板側面５１の長さＬ１は、３００μｍ以上４００μｍ以下であってもよい。第２基板側面５２の長さＬ２は、１００μｍ以上２００μｍ以下であってもよい。基板４１の厚さは、５０μｍ以１５０μｍ以下であってもよい。
【００２８】
半導体積層構造４２は、基板４１の第１主面４７の上に形成されている。半導体積層構造４２は、光を生成する層である。半導体積層構造４２によって生成される光の波長は、６３０ｎｍ以上６８０ｎｍ以下である。半導体積層構造４２は、赤色領域の光を生成する。
半導体積層構造４２は、基板４１の基板側面４９に沿う半導体側面５３を有している。半導体側面５３は、この形態では切断面（より具体的には劈開面）である。半導体側面５３は、長手方向Ｘに沿って延びる一対の第１半導体側面５４および短手方向Ｙに沿って延びる一対の第２半導体側面５５を含む。
【００２９】
短手方向Ｙに沿って延びる一対の第２半導体側面５５によって、半導体積層構造４２の共振器端面が形成されている。半導体積層構造４２で生成された光は、一対の第２半導体側面５５の間を往復しながら、誘導放出によって増幅される。
増幅された光の一部は、一対の第２半導体側面５５からレーザ光として半導体積層構造４２外に取り出される。半導体レーザ装置１は、一対の第２半導体側面５５のいずれか一方を光取り出し窓３３に対向させた姿勢で、サブマウント９の第１実装面２６（図１参照）に実装される。
【００３０】
半導体積層構造４２は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ａｌ（アルミニウム）、Ｐ（リン）またはＡｓ（砒素）のうちの少なくとも１種を含む半導体層（化合物半導体層）が複数積層された積層構造を有している。複数の半導体層（化合物半導体層）は、それぞれ異なる組成を有している。
半導体積層構造４２は、この形態では、複数の半導体層（化合物半導体層）の一例として、ｎ型バッファ層６１、ｎ型クラッド層６２（第１半導体層）、活性層６３、ｐ型クラッド層６４（第２半導体層）、ｐ型保護層６５、ｐ型電流狭窄層６６およびｐ型コンタクト層６７を含む。
【００３１】
ｎ型バッファ層６１は、基板４１の第１主面４７の上に形成されている。ｎ型バッファ層６１は、ＧａＡｓ（ガリウム−砒素）を含む。ｎ型バッファ層６１には、ｎ型不純物としてのＳｉ（シリコン）が添加されていてもよい。
ｎ型バッファ層６１のｎ型不純物濃度は、１．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下（たとえば２．０×１０１８ｃｍ−３程度）であってもよい。ｎ型バッファ層６１の厚さは、５００Å以上２０００Å以下（たとえば１０００Å程度）であってもよい。
【００３２】
ｎ型クラッド層６２は、ｎ型バッファ層６１の上に形成されている。ｎ型クラッド層６２は、この形態では、ＩｎＧａＡｌＰ（インジウム−ガリウム−アルミニウム−リン）を含む。ｎ型クラッド層６２には、ｎ型不純物としてのＳｉ（シリコン）が添加されていてもよい。
ｎ型クラッド層６２のｎ型不純物濃度は、１．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下であってもよい。ｎ型クラッド層６２の厚さは、２００００Å以上４００００Å以下（たとえば３００００Å程度）であってもよい。
【００３３】
活性層６３は、ｎ型クラッド層６２の上に形成されている。活性層６３は、量子井戸層および障壁層を含む量子井戸構造を有していてもよい。活性層６３は、量子井戸層および障壁層が交互に複数周期積層された多重量子井戸構造を有していてもよい。
障壁層は、量子井戸層のバンドギャップよりも大きいバンドギャップを有している。量子井戸層は、ＩｎＧａＰ（インジウム−ガリウム−リン）を含んでいてもよい。障壁層は、ＩｎＧａＡｌＰ（インジウム−ガリウム−アルミニウム−リン）を含んでいてもよい。
【００３４】
ｐ型クラッド層６４は、活性層６３の上に形成されている。ｐ型クラッド層６４は、この形態では、ＩｎＧａＡｌＰ（インジウム−ガリウム−アルミニウム−リン）を含む。ｐ型クラッド層６４には、ｐ型不純物としてのＭｇ（マグネシウム）が添加されていてもよい。
ｐ型クラッド層６４のｐ型不純物濃度は、１．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下であってもよい。ｐ型クラッド層６４の厚さは、１０００Å以上４０００Å以下（たとえば２０００Å程度）であってもよい。
【００３５】
ｎ型クラッド層６２、活性層６３およびｐ型クラッド層６４によって、ダブルヘテロ構造層が形成されている。ｎ型クラッド層６２は、活性層６３に対して電子を供給する。ｐ型クラッド層６４は、活性層６３に対して正孔を供給する。ｎ型クラッド層６２からの電子およびｐ型クラッド層６４からの正孔は、活性層６３において再結合する。これによって、活性層６３において光が生成される。
【００３６】
ｐ型保護層６５は、ｐ型クラッド層６４の上に形成されている。ｐ型保護層６５は、ｐ型クラッド層６４を保護し、ｐ型クラッド層６４の厚さの変動を抑制する。ｐ型保護層６５は、より具体的には、エッチングストップ層として形成されており、ｐ型クラッド層６４に対するオーバエッチングを抑制する。ｐ型保護層６５は、ｐ型電流狭窄層６６とは異なる組成を有する半導体材料を含む。
【００３７】
ｐ型保護層６５は、この形態では、ＩｎＧａＰ（インジウム−ガリウム−リン）を含む。ｐ型保護層６５には、ｐ型不純物としてのＭｇ（マグネシウム）が添加されていてもよい。
ｐ型保護層６５のｐ型不純物濃度は、１．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下であってもよい。ｐ型保護層６５の厚さは、５０Å以上４００Å以下（たとえば１５０Å程度）であってもよい。
【００３８】
ｐ型電流狭窄層６６は、平面視において、ｐ型保護層６５の上において短手方向Ｙの中央部に形成されている。また、ｐ型電流狭窄層６６は、長手方向Ｘに沿って延びる帯状に形成されている。
ｐ型電流狭窄層６６は、法線方向Ｚに関して、ｐ型保護層６５の上に突出するように形成されている。ｐ型電流狭窄層６６は、台形状（メサ形状）に形成されている。ｐ型電流狭窄層６６は、頂部７１、基部７２、ならびに、頂部７１および基部７２を接続する側部７３を有している。
【００３９】
ｐ型電流狭窄層６６の頂部７１は、平面視において活性層６３の面積よりも小さい面積を有している。ｐ型電流狭窄層６６の頂部７１は、平面視において基部７２の面積よりも小さい面積を有している。ｐ型電流狭窄層６６の側部７３は、頂部７１から基部７２に向かって下り傾斜した傾斜面を有している。
ｐ型電流狭窄層６６は、この形態では、ｐ型保護層６５の上からこの順に積層されたｐ型リッジクラッド層７４（上層半導体層）およびｐ型バンドオフセット緩衝層７５を含む積層構造を有している。
【００４０】
ｐ型リッジクラッド層７４は、この形態では、ＩｎＧａＡｌＰ（インジウム−ガリウム−アルミニウム−リン）を含む。ｐ型リッジクラッド層７４には、ｐ型不純物としてのＭｇ（マグネシウム）が添加されていてもよい。
ｐ型リッジクラッド層７４のｐ型不純物濃度は、１．０×１０１７ｃｍ−３以上１．０×１０１９ｃｍ−３以下であってもよい。ｐ型リッジクラッド層７４の厚さは、８０００Å以上１２０００Å以下（たとえば１００００Å程度）であってもよい。
【００４１】
ｐ型バンドオフセット緩衝層７５は、この形態では、ＩｎＧａＰ（インジウム−ガリウム−リン）を含む。ｐ型バンドオフセット緩衝層７５には、ｐ型不純物としてのＭｇ（マグネシウム）が添加されていてもよい。
ｐ型バンドオフセット緩衝層７５のｐ型不純物濃度は、１．０×１０１８ｃｍ−３以上１．０×１０２０ｃｍ−３以下であってもよい。ｐ型リッジクラッド層７４の厚さは、１００Å以上５００Å以下（たとえば３００Å程度）であってもよい。
【００４２】
このような形態において、ｐ型保護層６５は、ｐ型クラッド層６４およびｐ型電流狭窄層６６の間の領域から、ｐ型クラッド層６４を被覆した状態を保ちながら、ｐ型電流狭窄層６６外の領域に引き出されている。ｐ型保護層６５は、ｐ型クラッド層６４の全域を被覆している。
ｐ型保護層６５の上面においてｐ型電流狭窄層６６によって被覆された部分およびｐ型電流狭窄層６６から露出する部分は、互いに連なっている。ｐ型電流狭窄層６６の傾斜面は、ｐ型電流狭窄層６６から露出するｐ型保護層６５の上面に対して連続的に形成されている。
【００４３】
ｐ型保護層６５においてｐ型電流狭窄層６６外の領域は、多くの場合、ｐ型電流狭窄層６６の形成工程時において消滅する。これは、ｐ型電流狭窄層６６の形成工程時において、ｐ型リッジクラッド層７４およびｐ型バンドオフセット緩衝層７５が、１回のウエットエッチング工程によって同時に除去されるためである。
すなわち、この場合、ｐ型リッジクラッド層７４およびｐ型バンドオフセット緩衝層７５を確実に除去するため、ｐ型リッジクラッド層７４からｐ型保護層６５が露出したと推定されるエッチング時間よりも長いエッチング時間が設定される。
【００４４】
そのため、エッチング液に対するｐ型保護層６５の曝露時間が長くなり、ｐ型リッジクラッド層７４およびｐ型バンドオフセット緩衝層７５に加えて、ｐ型保護層６５まで除去される。
その結果、ｐ型電流狭窄層６６外の領域から、ｐ型クラッド層６４が露出する。この場合、ダブルヘテロ構造層による光閉じ込め効果が変動するため、半導体積層構造４２から取り出されるレーザ光の出力（以下、単に「光出力」という。）が低下する。
【００４５】
特に、ｐ型保護層６５の膜厚は、ｐ型リッジクラッド層７４およびｐ型バンドオフセット緩衝層７５等と比較して極めて小さい。そのため、意図的にｐ型保護層６５を除去する場合を除き、ｐ型保護層６５が消滅したか否かまでは検証されず、光出力の低下を認識するに至らないという実情が存する。
これに対して、この形態では、ｐ型電流狭窄層６６の形成工程時において、ドライエッチング工程およびウエットエッチング工程を実施する。ドライエッチング工程は、異方性エッチング法によって実施されてもよい。異方性エッチング法は、ＲＩＥ（Reactive Ion Etching）法であってもよい。ウエットエッチング工程は、等方性エッチング法によって実施されてもよい。
【００４６】
ドライエッチング工程では、ｐ型電流狭窄層６６を形成すべき領域外においてｐ型リッジクラッド層７４の一部を残存させるように、ｐ型バンドオフセット緩衝層７５およびｐ型リッジクラッド層７４を除去する。そして、ウエットエッチング工程では、ｐ型電流狭窄層６６を形成すべき領域外に残存したｐ型リッジクラッド層７４の一部を除去する。
この場合、ウエットエッチング工程では、薄化したｐ型リッジクラッド層７４を除去すればよいので、エッチング時間の管理の難易度を低下させることができる。また、エッチング液に対するｐ型保護層６５の曝露時間を短縮できる。これにより、ｐ型保護層６５を残存させながら、薄化したｐ型リッジクラッド層７４を適切に除去できる。
【００４７】
その結果、ｐ型クラッド層６４をｐ型保護層６５によって適切に保護できるので、ｐ型クラッド層６４の膜厚の変動を抑制できる。よって、ｐ型クラッド層６４による光閉じ込め効果を適切に保持し、光出力の低下を抑制できる。
ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の上に形成されている。ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の上において、長手方向Ｘに沿って延びる帯状に形成されている。
【００４８】
ｐ型コンタクト層６７の側部は、ｐ型電流狭窄層６６の側部７３に対して異なる角度で形成されている。ｐ型コンタクト層６７の側部は、より具体的には、ｐ型電流狭窄層６６の頂部７１の法線方向に沿って延びている。
ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の一部を露出させている。ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の周縁から内方領域に間隔を空けて形成されている。
【００４９】
ｐ型コンタクト層６７は、平面視においてｐ型電流狭窄層６６の頂部７１の面積よりも小さい面積を有している。ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１よりも幅狭に形成されている。
ｐ型コンタクト層６７は、この形態では、ｐ型電流狭窄層６６の頂部７１において短手方向Ｙの一方側の縁部および他方側の縁部を露出させている。ｐ型コンタクト層６７は、この形態では、ｐ型電流狭窄層６６の頂部７１において長手方向Ｘの一方側の縁部および他方側の縁部を露出させている。ｐ型コンタクト層６７は、ｐ型電流狭窄層６６に供給される電流を狭窄する電流狭窄コンタクト層として機能している。
【００５０】
ｐ型コンタクト層６７は、この形態では、ＧａＡｓ（ガリウム−砒素）を含む。ｐ型コンタクト層６７には、ｐ型不純物としてのＣ（カーボン）またはＺｎ（亜鉛）が添加されていてもよい。
ｐ型コンタクト層６７のｐ型不純物濃度は、１．０×１０１８ｃｍ−３以上１．０×１０２０ｃｍ−３以下であってもよい。ｐ型コンタクト層６７の厚さは、１０００Å以上６０００Å以下（たとえば４０００Å程度）であってもよい。
【００５１】
図６ａ〜図８を参照して、絶縁層４３は、半導体積層構造４２の上に形成されている。絶縁層４３は、ｐ型電流狭窄層６６の頂部７１においてｐ型コンタクト層６７から露出する部分を被覆する頂部絶縁層８１を含む。絶縁層４３は、ｐ型電流狭窄層６６の側部７３を被覆する側部絶縁層８２を含む。絶縁層４３は、ｐ型保護層６５の上面を被覆する上面絶縁層８３を含む。
【００５２】
頂部絶縁層８１は、この形態では、ｐ型電流狭窄層６６の頂部７１においてｐ型コンタクト層６７から露出する長手方向Ｘの一方側の縁部および他方側の縁部を被覆している。頂部絶縁層８１は、この形態では、ｐ型電流狭窄層６６の頂部７１においてｐ型コンタクト層６７から露出する短手方向Ｙの一方側の縁部および他方側の縁部を被覆している。
頂部絶縁層８１は、ｐ型コンタクト層６７の上面を露出させている。頂部絶縁層８１（絶縁層４３）は、より具体的には、ｐ型コンタクト層６７の上面を被覆していない。頂部絶縁層８１は、ｐ型電流狭窄層６６の頂部７１においてｐ型コンタクト層６７から露出する部分を絶縁する。これにより、ｐ型コンタクト層６７による電流狭窄効果を適切に高めることができる。
【００５３】
頂部絶縁層８１は、ｐ型電流狭窄層６６の頂部７１（ｐ型バンドオフセット緩衝層７５）を被覆する第１被覆部８４、ｐ型コンタクト層６７の側部７３を被覆する第２被覆部８５、ならびに、第１被覆部８４および第２被覆部８５を接続する接続部８６を含む。
頂部絶縁層８１の第１被覆部８４は、この形態では、ｐ型電流狭窄層６６の頂部７１に対してほぼ平行にまたは平行に形成されている。頂部絶縁層８１の第２被覆部８５は、ｐ型コンタクト層６７の側部７３に沿って延びている。頂部絶縁層８１の第２被覆部８５は、この形態では、ｐ型コンタクト層６７の上面よりも上方に延びる延部を有している。
【００５４】
頂部絶縁層８１の接続部８６は、法線方向Ｚに関して、ｐ型コンタクト層６７の上面よりも上方に位置している。つまり、ｐ型コンタクト層６７の上面は、法線方向Ｚに関して、頂部絶縁層８１の接続部８６に対して、ｐ型電流狭窄層６６の頂部７１側に位置している。
頂部絶縁層８１の第１被覆部８４は、法線方向Ｚに関して、頂部絶縁層８１の接続部８６に対してｐ型電流狭窄層６６の頂部７１側に位置していてもよい。つまり、頂部絶縁層８１の第１被覆部８４は、法線方向Ｚに関して、接続部８６からｐ型電流狭窄層６６の頂部７１側に向かって窪んだリセスを形成していてもよい。
【００５５】
この場合、頂部絶縁層８１の第１被覆部８４は、法線方向Ｚに関して、ｐ型コンタクト層６７の上面に対して、ｐ型電流狭窄層６６の頂部７１側に位置していてもよい。つまり、第１被覆部８４が、法線方向Ｚに関して、ｐ型コンタクト層６７の上面に対してｐ型電流狭窄層６６の頂部７１側に位置している一方で、接続部８６が、法線方向Ｚに関して、ｐ型コンタクト層６７の上面よりも上方に突出していてもよい。
【００５６】
側部絶縁層８２は、ｐ型電流狭窄層６６の側部７３を被覆している。側部絶縁層８２は、ｐ型電流狭窄層６６の側部７３のほぼ全域をまたは全域を被覆している。側部絶縁層８２は、ｐ型電流狭窄層６６の頂部７１において、頂部絶縁層８１と一体を成している。
側部絶縁層８２は、法線方向Ｚに関して、ｐ型電流狭窄層６６の頂部７１よりも上方に突出した突出部８７を有している。側部絶縁層８２の突出部８７は、ｐ型電流狭窄層６６において頂部７１および側部７３を接続するエッジ部に沿う部分に形成されている。
【００５７】
側部絶縁層８２の突出部８７は、法線方向Ｚに関して、ｐ型コンタクト層６７よりも上方に突出している。側部絶縁層８２の突出部８７は、法線方向Ｚに関して、頂部絶縁層８１の第１被覆部８４および接続部８６よりも上方に突出している。
上面絶縁層８３は、ｐ型保護層６５の上面においてｐ型電流狭窄層６６外の領域のほぼ全面をまたは全面を被覆している。上面絶縁層８３は、ｐ型電流狭窄層６６の基部７２において、側部絶縁層８２と一体を成している。
【００５８】
下地電極層４４は、ｐ型コンタクト層６７の上に形成されている。下地電極層４４は、ｐ型コンタクト層６７の上から絶縁層４３の上に引き出されている。下地電極層４４は、ｐ型コンタクト層６７の上面および絶縁層４３の上面に沿って膜状に形成されている。
下地電極層４４は、絶縁層４３において頂部絶縁層８１、側部絶縁層８２および上面絶縁層８３を被覆している。下地電極層４４は、この形態では、ｐ型コンタクト層６７の上面および絶縁層４３の上面のほぼ全域をまたは全域を被覆している。
【００５９】
下地電極層４４は、この形態では、複数の電極層が積層された積層構造を有している。複数の電極層は、ｐ型コンタクト層６７側からこの順に積層された第１電極層９１および第２電極層９２を含む。
第１電極層９１は、Ｔｉ（チタン）を含んでいてもよい。第２電極層９２は、Ａｕ（金）を含んでいてもよい。第１電極層９１の厚さは、２５０Å以上２０００Å以下であってもよい。第２電極層９２の厚さは、１０００Å以上３０００Å以下であってもよい。
【００６０】
第１端子電極層４５は、アノード端子電極である。第１端子電極層４５は、サブマウント９に接続される（図１も併せて参照）。第１端子電極層４５は、第１導線１２を介して第１リード端子４に接続されてもよい（図１も併せて参照）。
第１端子電極層４５は、下地電極層４４を介してｐ型コンタクト層６７に電気的に接続されるように、下地電極層４４の上に形成されている。第１端子電極層４５は、長手方向Ｘに沿って延びる帯状に形成されている。
【００６１】
第１端子電極層４５は、基板４１の第１基板側面５１に沿って延びる一対の第１電極側面９３、および、基板４１の第２基板側面５２に沿って延びる一対の第２電極側面９４を含む。
第１電極側面９３および第２電極側面９４は、平面視において基板４１の基板側面４９から内方領域に間隔を空けた位置に形成されている。これにより、第１電極側面９３および基板側面４９の間領域、ならびに、第２電極側面９４および基板側面４９の間の領域に段部が形成されている。
【００６２】
図３〜図７を参照して、短手方向Ｙに関して、第１端子電極層４５の一対の第１電極側面９３は、ｐ型コンタクト層６７の端部に対して基板４１の第１電極側面９３側に位置している。
また、長手方向Ｘに関して、第１端子電極層４５の一対の第２電極側面９４は、ｐ型コンタクト層６７の端部に対して基板４１の第２基板側面５２側に位置している。このような態様によって、第１端子電極層４５は、平面視においてｐ型コンタクト層６７の全域を被覆している。
【００６３】
下地電極層４４においてｐ型電流狭窄層６６の長手方向Ｘの両端部を被覆する部分は、この形態では、第１端子電極層４５から露出している。つまり、第１端子電極層４５は、下地電極層４４を挟んでｐ型電流狭窄層６６の長手方向Ｘの両端部に対向していない。
第１端子電極層４５は、この形態では、単一の電極層からなる単層構造を有している。第１端子電極層４５は、Ａｕ（金）を含んでいてもよい。第１端子電極層４５は、Ａｕ（金）めっき層であってもよい。
【００６４】
第１電極側面９３の長さＬ３は、２５０μｍ以上３５０μｍ以下（たとえば２９０μｍ程度）であってもよい。第２電極側面９４の長さＬ４は、５０μｍ以上１５０μｍ以下（たとえば１００μｍ程度）であってもよい。第１端子電極層４５の厚さは、２．０μｍ以上１０．０μｍ以下（たとえば７．０μｍ程度）であってもよい。
第１端子電極層４５は、カソード端子電極である。第１端子電極層４５がサブマウント９に接続される場合、第２端子電極層４６は、第１導線１２を介して第１リード端子４に接続される（図１も併せて参照）。第１端子電極層４５が第１導線１２を介して第１リード端子４に接続される場合、第２端子電極層４６は、サブマウント９に接続される（図１も併せて参照）。
【００６５】
第２端子電極層４６は、基板４１の第２主面４８の上に形成されている。第２端子電極層４６は、この形態では、基板４１の第２主面４８のほぼ全面をまたは全面を被覆している。
第２端子電極層４６は、この形態では、複数の電極層を含む積層構造を有している。複数の電極層は、基板４１の第２主面４８側からこの順に積層された第１電極層９５、第２電極層９６および第３電極層９７を含む。
【００６６】
第１電極層９５は、Ｎｉ（ニッケル）および／またはＡｕＧｅ（金−ゲルマニウム合金）を含んでいてもよい。第２電極層９６は、Ｔｉ（チタン）を含んでいてもよい。第３電極層９７は、Ａｕ（金）を含んでいてもよい。
第１電極層９５の厚さは、１０００Å以上４０００Å以下であってもよい。第２電極層９６の厚さは、１００Å以上１０００Å以下であってもよい。第３電極層９７の厚さは、５００Å以上４０００Å以下であってもよい。
【００６７】
図９は、半導体レーザ装置１の製造方法の一例を示す工程図である。図１０Ａ〜図１０Ｉは、半導体レーザ装置１の製造方法の一例を説明するための断面図である。図１０Ａ〜図１０Ｉは、図６ａに対応する部分の断面図である。
図１０Ａを参照して、第１主面４７および第２主面４８を有する基板４１が用意される（図９のステップＳ１）。次に、基板４１の第１主面４７の上に半導体積層構造４２が形成される（図９のステップＳ２）。
【００６８】
この工程では、エピタキシャル成長法によって、ｎ型バッファ層６１、ｎ型クラッド層６２、活性層６３、ｐ型クラッド層６４、ｐ型保護層６５、ｐ型リッジクラッド層７４、ｐ型バンドオフセット緩衝層７５、ｐ型コンタクト層６７およびダメージ吸収層１０１が基板４１の第１主面４７の上からこの順に形成される。
ｐ型リッジクラッド層７４およびｐ型バンドオフセット緩衝層７５は、ここでは、ｐ型電流狭窄層６６のベースとなるベース半導体層として形成されている。
【００６９】
ダメージ吸収層１０１は、後のドライエッチング工程時に生じるダメージからｐ型コンタクト層６７を保護するための層である。ダメージ吸収層１０１の材料は、ｐ型コンタクト層６７を保護できれば如何なる材料も使用され得る。
この形態では、ｐ型コンタクト層６７と同一の材料によって、ダメージ吸収層１０１が形成されている。つまり、ｐ型コンタクト層６７の一部（表層部）が、ダメージ吸収層１０１として形成される。ダメージ吸収層１０１の厚さは、２００Å以上３０００Å以下であってもよい。ダメージ吸収層１０１の厚さは、５００Å以上２０００Å以下であることが好ましい。
【００７０】
ダメージ吸収層１０１の厚さを大きくすることによって、ｐ型コンタクト層６７に生じるダメージ量を低減できる。これにより、ｐ型コンタクト層６７に生じるダメージに起因する直列抵抗の増加を抑制できる。
ダメージ吸収層１０１の厚さの前記数値範囲は一例であり、ダメージ吸収層１０１の厚さは前記数値範囲に限定されない。ダメージ吸収層１０１の厚さは、ダメージ吸収層１０１の除去時のエッチング時間や、ダメージ吸収層１０１の厚さと直列抵抗値との関係等に基づいて、種々の値を取り得る。
【００７１】
次に、図１０Ｂを参照して、所定パターンを有するマスク１０２が半導体積層構造４２の上に形成される（図９のステップＳ３）。マスク１０２は、ｐ型電流狭窄層６６を形成すべき領域を被覆している。マスク１０２は、絶縁体によって形成されていてもよい。マスク１０２は、ＳｉＯ２（酸化シリコン）を含んでいてもよい。
次に、図１０Ｃを参照して、マスク１０２を介するドライエッチング法によって、ｐ型コンタクト層６７の不要な部分、ｐ型バンドオフセット緩衝層７５の不要な部分およびｐ型リッジクラッド層７４の不要な部分が除去される（図９のステップＳ４）。ドライエッチング法は、異方性エッチング法であってもよい。異方性エッチング法は、ＲＩＥ（Reactive Ion Etching）法であってもよい。
【００７２】
この工程では、ｐ型リッジクラッド層７４においてマスク１０２外の領域に位置する部分が残存するようにエッチング時間が設定される。したがって、ｐ型リッジクラッド層７４は、ｐ型保護層６５が露出しないように部分的に除去される。
ｐ型リッジクラッド層７４において、マスク１０２の直下の領域に位置する部分の厚さに対するマスク１０２外の領域に位置する部分の厚さの比は、０．０４以上０．１６以下であってもよい。ｐ型リッジクラッド層７４においてマスク１０２外の領域に位置する部分の厚さは、５００Å以上５０００Å以下（たとえば３０００Å程度）であってもよい。
【００７３】
また、この工程では、ｐ型コンタクト層６７においてマスク１０２の周縁部の直下の領域に位置する部分が除去される。これにより、ｐ型電流狭窄層６６の頂部７１となる領域が外部に露出する。
さらに、この工程では、ドライエッチングに起因するダメージがダメージ吸収層１０１によって吸収される。ダメージ吸収後のダメージ吸収層１０１は、明瞭化のため、クロスハッチングによって示されている。
【００７４】
次に、図１０Ｄを参照して、マスク１０２を介するウエットエッチング法によって、ｐ型リッジクラッド層７４においてマスク１０２外の領域に残存した部分が除去される（図９のステップＳ５）。ウエットエッチング法は、等方性エッチング法であってもよい。
エッチング液は、塩酸であってもよい。この工程では、ｐ型保護層６５が露出するまで、ｐ型リッジクラッド層７４の不要な部分が除去される。これにより、ｐ型電流狭窄層６６が形成される。
【００７５】
このように、ｐ型電流狭窄層６６の形成工程では、ドライエッチング工程およびウエットエッチング工程が実施される。ドライエッチング工程では、マスク１０２外においてｐ型リッジクラッド層７４の一部が残存するように、ｐ型バンドオフセット緩衝層７５およびｐ型リッジクラッド層７４が除去される。ウエットエッチング工程では、ｐ型リッジクラッド層７４においてマスク１０２外の領域に残存した部分が除去される。
【００７６】
この場合、ウエットエッチング工程では、薄化したｐ型リッジクラッド層７４を除去すればよいので、エッチング時間の管理の難易度を低下させることができる。また、エッチング液に対するｐ型保護層６５の曝露時間を短縮できる。これにより、ｐ型保護層６５を残存させながら、薄化したｐ型リッジクラッド層７４を適切に除去できる。
次に、図１０Ｅを参照して、半導体積層構造４２の上に絶縁層４３が形成される（図９のステップＳ６）。この工程では、エピタキシャル成長法によって、絶縁層４３が半導体積層構造４２の上に形成される。絶縁層４３は、ｐ型電流狭窄層６６の頂部７１および側部７３に加えて、ｐ型保護層６５の上面を起点に成長する。
【００７７】
絶縁層４３においてｐ型電流狭窄層６６の頂部７１から成長する部分は、マスク１０２に接するまで成長する。これにより、頂部絶縁層８１が形成される。絶縁層４３においてｐ型電流狭窄層６６の側部７３から成長する部分は、ｐ型電流狭窄層６６の側部７３に倣って成長する。これにより、側部絶縁層８２が形成される。
側部絶縁層８２は、ｐ型電流狭窄層６６において頂部７１および側部７３を接続するエッジ部において頂部絶縁層８１と重なり合う。側部絶縁層８２においてｐ型電流狭窄層６６の頂部７１よりも上方に位置する部分は、マスク１０２に倣って形成される。
【００７８】
これにより、側部絶縁層８２においてｐ型電流狭窄層６６のエッジ部に沿う部分に、ｐ型電流狭窄層６６の頂部７１よりも上方に突出した突出部８７が形成される。突出部８７は、この形態では、ｐ型コンタクト層６７よりも上方に突出する。
絶縁層４３においてｐ型保護層６５の上面から成長する部分は、ｐ型保護層６５の上面に倣って成長する。これにより、上面絶縁層８３が形成される。
【００７９】
次に、図１０Ｆを参照して、マスク１０２が除去される（図９のステップＳ７）。マスク１０２は、エッチング法によって除去される。マスク１０２は、ウエットエッチング法によって除去されてもよい。ウエットエッチング法は、等方性エッチング法であってもよい。エッチング液は、フッ酸を含んでいてもよい。
次に、ダメージ吸収層１０１（ｐ型コンタクト層６７の表層部）が除去される（図９のステップＳ８）。ダメージ吸収層１０１は、エッチング法によって除去される。ダメージ吸収層１０１は、ウエットエッチング法によって除去されてもよい。ウエットエッチング法は、等方性エッチング法であってもよい。
【００８０】
エッチング液は、硫酸および過酸化水素水の混合液を含んでいてもよい。これにより、ｐ型コンタクト層６７の上面が、頂部絶縁層８１の接続部８６に対してｐ型電流狭窄層６６側に位置するように形成される。
次に、図１０Ｇを参照して、下地電極層４４が、ｐ型コンタクト層６７の上に形成される（図９のステップＳ９）。この工程は、第１電極層９１および第２電極層９２を、ｐ型コンタクト層６７の上に積層する工程を含む。
【００８１】
第１電極層９１は、Ｔｉ（チタン）を含んでいてもよい。第２電極層９２は、Ａｕ（金）を含んでいてもよい。第１電極層９１および第２電極層９２は、それぞれ、スパッタ法または蒸着法によって形成されてもよい。
次に、図１０Ｈを参照して、所定パターンを有するマスク１０３が下地電極層４４の上に形成される（図９のステップＳ１０）。マスク１０３は、感光性樹脂を含んでいてもよい。マスク１０３は、第１端子電極層４５を形成すべき領域を露出させる開口１０４を有している。
【００８２】
次に、第１端子電極層４５が、下地電極層４４においてマスク１０３の開口１０４から露出する部分の上に形成される。第１端子電極層４５は、Ａｕ（金）を含んでいてもよい。第１端子電極層４５は、金めっき法によって形成されてもよい。第１端子電極層４５が形成された後、マスク１０３は、除去される。
次に、図１０Ｉを参照して、基板４１の第２主面４８の上に第２端子電極層４６が形成される（図９のステップＳ１１）。この工程は、第１電極層９５、第２電極層９６および第３電極層９７を、基板４１の第２主面４８側からこの順に積層する工程を含む。
【００８３】
第１電極層９５は、Ｎｉ（ニッケル）および／またはＡｕＧｅ（金−ゲルマニウム合金）を含んでいてもよい。第２電極層９６は、Ｔｉ（チタン）を含んでいてもよい。第３電極層９７は、Ａｕ（金）を含んでいてもよい。
第１電極層９５、第２電極層９６および第３電極層９７は、それぞれ、スパッタ法または蒸着法によって形成されてもよい。以上を含む工程を経て半導体レーザ装置１が製造される。
【００８４】
図１１は、半導体レーザ装置１の特性を示すグラフである。図１１において、左側縦軸は光出力［ｍＷ］を表しており、右側縦軸は動作電圧［Ｖ］を表しており、横軸は動作電流［ｍＡ］を表している。
図１１のグラフは、図９のステップＳ２においてダメージ吸収層１０１を形成せず、図９のステップＳ４およびステップＳ８を実施せずに作成した半導体レーザ装置１の特性を示している。
【００８５】
図１１には、第１光出力特性Ａ１および第２光出力特性Ａ２が示されている。第１光出力特性Ａ１は、常温（２５℃）時の特性を示している。第２光出力特性Ａ２は、高温（７５℃）時の特性を示している。
図１１には、第１電圧特性Ｂ１および第２電圧特性Ｂ２が示されている。第１電圧特性Ｂ１は、常温（２５℃）時の特性を示している。第２電圧特性Ｂ２は、高温（７５℃）時の特性を示している。
【００８６】
図１１に係る半導体レーザ装置１では、常温（２５℃）において光出力が５ｍＷの時、動作電流は３５ｍＡ以上であり、動作電圧は２．２Ｖ以上であった。また、図１１に係る半導体レーザ装置１では、高温（７５℃）において光出力が５ｍＷの時、動作電流は６５ｍＡ以上であり、動作電圧は２．２Ｖ以上であった。
図１２は、半導体レーザ装置１の特性を示すグラフである。図１２において、左側縦軸は光出力［ｍＷ］を表しており、右側縦軸は動作電圧［Ｖ］を表しており、横軸は動作電流［ｍＡ］を表している。
【００８７】
図１２のグラフは、図９のステップＳ８を実施せずに作成した半導体レーザ装置１の特性を示している。
図１２には、第１光出力特性Ａ３および第２光出力特性Ａ４が示されている。第１光出力特性Ａ３は、常温（２５℃）時の特性を示している。第２光出力特性Ａ４は、高温（７５℃）時の特性を示している。
【００８８】
また、図１２には、第１電圧特性Ｂ３および第２電圧特性Ｂ４が示されている。第１電圧特性Ｂ３は、常温（２５℃）時の特性を示している。第２電圧特性Ｂ４は、高温（７５℃）時の特性を示している。
図１２に係る半導体レーザ装置１では、常温（２５℃）において光出力が５ｍＷの時、動作電流は３０ｍＡ以下であり、動作電圧は２．６Ｖ程度であった。また、図１２に係る半導体レーザ装置１では、高温（７５℃）において光出力が５ｍＷの時、動作電流は４５ｍＡ以下であり、動作電圧は２．５Ｖ程度であった。
【００８９】
図１２に係る半導体レーザ装置１の動作電流は、図１１に係る半導体レーザ装置１と比較して、常温（２５℃）において２０％程度低下し、高温（７５℃）において３５％程度低下した。
一方、図１２に係る半導体レーザ装置１の動作電圧は、図１１に係る半導体レーザ装置１と比較して、常温（２５℃）において１８％程度増加し、高温（７５℃）において１２％程度増加した。
【００９０】
このように、図１２に係る半導体レーザ装置１によれば、動作電圧が増加したものの、動作電流の大幅な低下を図ることができた。動作電流が低下したのは、ｐ型保護層６５のオーバエッチングを回避することができ、高温特性が改善したためと考えられる。動作電圧が増加したのは、ダメージ吸収層１０１のダメージに起因して直列抵抗が増加したためと考えられる。
【００９１】
図１２に係る半導体レーザ装置１によれば、図１１に係る半導体レーザ装置１と比較して、同等の光出力を実現する上で必要な動作電流を低下できることが分かった。つまり、図１２に係る半導体レーザ装置１によれば、小さい動作電流によって、図１１に係る半導体レーザ装置１と同等の光出力を実現できることが分かった。
図１３は、半導体レーザ装置１の特性を示すグラフである。図１３において、左側縦軸は光出力［ｍＷ］を表しており、右側縦軸は動作電圧［Ｖ］を表しており、横軸は動作電流［ｍＡ］を表している。
【００９２】
図１３のグラフは、図９に示す工程を全て実施した場合の半導体レーザ装置１の特性を示している。
図１３には、第１光出力特性Ａ５および第２光出力特性Ａ６が示されている。第１光出力特性Ａ５は、常温（２５℃）時の特性を示している。第２光出力特性Ａ６は、高温（７５℃）時の特性を示している。
【００９３】
また、図１３には、第１電圧特性Ｂ５および第２電圧特性Ｂ６が示されている。第１電圧特性Ｂ５は、常温（２５℃）時の特性を示している。第２電圧特性Ｂ６は、高温（７５℃）時の特性を示している。
図１３に係る半導体レーザ装置１では、常温（２５℃）において光出力が５ｍＷの時、動作電流は３０ｍＡ以下であり、動作電圧は２．１Ｖ以下であった。また、図１３に係る半導体レーザ装置１では、高温（７５℃）において光出力が５ｍＷの時、動作電流は４５ｍＡ以下であり、動作電圧は２．１Ｖ以下であった。
【００９４】
図１３に係る半導体レーザ装置１の動作電流は、図１１に係る半導体レーザ装置１と比較して、常温（２５℃）において２０％程度低下し、高温（７５℃）において３５％程度低下した。
一方、図１３に係る半導体レーザ装置１の動作電圧は、図１１に係る半導体レーザ装置１と比較して、常温（２５℃）において５％程度低下し、高温（７５℃）において５％程度低下した。
【００９５】
図１３に係る半導体レーザ装置１によれば、図１１に係る半導体レーザ装置１と比較して、同等の光出力を実現する上で必要な動作電圧および動作電流を低下できることが分かった。
つまり、図１３に係る半導体レーザ装置１によれば、小さい動作電圧および小さい動作電流によって、図１１に係る半導体レーザ装置１と同等の光出力を実現できることが分かった。
【００９６】
以上、半導体レーザ装置１は、ｐ型コンタクト層６７を含む。ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の一部を露出させるようにｐ型電流狭窄層６６の頂部７１の上に形成されている。これにより、ｐ型コンタクト層６７をｐ型電流狭窄層６６に供給される電流を狭窄する電流狭窄コンタクト層として機能させることができる。
その結果、ｐ型コンタクト層６７による電流狭窄効果と、ｐ型電流狭窄層６６による電流狭窄効果とを得ることができる。よって、活性層６３を流れる電流の指向性を向上させることができるから、光出力を向上できる。
【００９７】
また、半導体レーザ装置１は、頂部絶縁層８１を含む。頂部絶縁層８１は、ｐ型電流狭窄層６６の頂部７１においてｐ型コンタクト層６７から露出する部分を被覆する。これにより、ｐ型電流狭窄層６６の頂部７１においてｐ型コンタクト層６７から露出する部分を絶縁できるので、ｐ型コンタクト層６７による電流狭窄効果を適切に高めることができる。
【００９８】
また、半導体レーザ装置１は、ｐ型保護層６５を含む。ｐ型保護層６５は、ｐ型クラッド層６４およびｐ型電流狭窄層６６の間に介在している。また、ｐ型保護層６５は、ｐ型クラッド層６４を被覆した状態を保ちながら、ｐ型電流狭窄層６６外の領域に引き出されている。
これにより、ｐ型クラッド層６４をｐ型保護層６５によって保護できるので、ｐ型クラッド層６４ｐ型の膜厚の変動を抑制できる。よって、ｐ型クラッド層６４による光閉じ込め効果を適切に保持し、光出力の低下を抑制できる。
【００９９】
また、半導体レーザ装置１の製造方法では、半導体積層構造４２の形成時（図９のステップＳ２）においてダメージ吸収層１０１が形成され、ｐ型コンタクト層６７の形成工程後、除去される。
これにより、ダメージ吸収層１０１に蓄積されたドライエッチング時のダメージを除去できるので、ｐ型コンタクト層６７に接続される直列抵抗の抵抗値の低減を図ることができる。これにより、光出力を効率的に増加させることができる。
【０１００】
また、半導体レーザ装置１の製造方法では、ｐ型コンタクト層６７の表層部をダメージ吸収層１０１として形成しているので、ダメージ吸収層１０１の形成工程を省略できる。
また、光出力が高められた半導体レーザ装置１を半導体レーザ装置用ステム２に搭載することによって、半導体レーザ装置１によって生成されたレーザ光を効率的に取り出し、利用することができる。
【０１０１】
図１４は、本発明の第２実施形態に係る半導体レーザ装置１１１を示す断面図である。図１４は、図６ａに対応する部分の断面図でもある。以下では、半導体レーザ装置１の構造と対応する構造については同一の参照符号を付して説明を省略する。
図１４を参照して、半導体レーザ装置１１１において、半導体積層構造４２は、ｐ型コンタクト層６７を含まない。絶縁層４３は、ｐ型電流狭窄層６６の頂部７１を露出させるように、半導体積層構造４２の上に形成されている。絶縁層４３は、より具体的には、側部絶縁層８２および上面絶縁層８３を含むが、頂部絶縁層８１を含まない。
【０１０２】
側部絶縁層８２の突出部８７は、ｐ型電流狭窄層６６の頂部７１および側部７３を接続するエッジ部から上方に向かって突出している。側部絶縁層８２の突出部８７は、ｐ型電流狭窄層６６の頂部７１との間において凹状の空間を形成している。
ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の上において、側部絶縁層８２の突出部８７によって区画された凹状の空間に形成されている。ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１のほぼ全域をまたは全域を被覆している。
【０１０３】
ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１の上から側部絶縁層８２の上に連続的に引き出された引き出し部１１２を有している。ｐ型コンタクト層６７の引き出し部１１２は、側部絶縁層８２の突出部８７を被覆している。
ｐ型コンタクト層６７の引き出し部１１２は、側部絶縁層８２の上からさらに上面絶縁層８３の上に連続的に引き出されている。ｐ型コンタクト層６７は、この形態では、絶縁層４３の上面のほぼ全面をまたは全面を被覆している。
【０１０４】
ｐ型コンタクト層６７の外面（上面）においてｐ型電流狭窄層６６の頂部７１の上方に位置する部分には、ｐ型電流狭窄層６６の頂部７１に向かったリセス１１３が形成されている。リセス１１３は、ｐ型電流狭窄層６６の頂部７１を被覆する部分および側部絶縁層８２の突出部８７を被覆する部分によって区画されている。
下地電極層４４は、ｐ型コンタクト層６７の上に形成されている。下地電極層４４は、ｐ型コンタクト層６７のリセス１１３に入り込んでいる。下地電極層４４においてリセス１１３を被覆する部分は、ｐ型コンタクト層６７を挟んでｐ型電流狭窄層６６の頂部７１に対向している。
【０１０５】
下地電極層４４は、ｐ型コンタクト層６７の上から絶縁層４３の上に引き出されている。下地電極層４４は、ｐ型コンタクト層６７の上面および絶縁層４３の上面に沿って膜状に形成されている。
下地電極層４４は、絶縁層４３において側部絶縁層８２および上面絶縁層８３を被覆している。下地電極層４４は、この形態では、ｐ型コンタクト層６７の上面および絶縁層４３の上面のほぼ全域をまたは全域を被覆している。
【０１０６】
図１５は、半導体レーザ装置１１１の製造方法の一例を示す工程図である。図１６Ａ〜図１６Ｊは、半導体レーザ装置１１１の製造方法の一例を説明するための断面図である。図１６Ａ〜図１６Ｊは、図１４に対応する部分の断面図である。
図１６Ａを参照して、第１主面４７および第２主面４８を有する基板４１が用意される（図１５のステップＳ１１）。次に、基板４１の第１主面４７の上に半導体積層構造４２が形成される（図１５のステップＳ１２）。
【０１０７】
この工程では、エピタキシャル成長法によって、ｎ型バッファ層６１、ｎ型クラッド層６２、活性層６３、ｐ型クラッド層６４、ｐ型保護層６５、ｐ型リッジクラッド層７４、ｐ型バンドオフセット緩衝層７５およびダメージ吸収層１１４が基板４１の第１主面４７の上からこの順に形成される。
ｐ型リッジクラッド層７４およびｐ型バンドオフセット緩衝層７５は、ここでは、ｐ型電流狭窄層６６のベースとなるベース半導体層として形成されている。
【０１０８】
ダメージ吸収層１１４は、後のドライエッチング工程時に生じるダメージからｐ型バンドオフセット緩衝層７５を保護するための層である。ダメージ吸収層１１４の材料は、ｐ型バンドオフセット緩衝層７５を保護できれば如何なる材料も使用され得る。
ダメージ吸収層１１４は、この形態では、ＧａＡｓ（ガリウム−砒素）を含む。ダメージ吸収層１１４の厚さは、２００Å以上３０００Å以下であってもよい。ダメージ吸収層１１４の厚さは、５００Å以上２０００Å以下であることが好ましい。
【０１０９】
ダメージ吸収層１１４の厚さを大きくすることによって、ｐ型電流狭窄層６６（ｐ型バンドオフセット緩衝層７５）に生じるダメージ量を低減できる。これにより、ｐ型電流狭窄層６６（ｐ型バンドオフセット緩衝層７５）に生じるダメージに起因する直列抵抗の増加を抑制できる。
ダメージ吸収層１１４の厚さの前記数値範囲は一例であり、ダメージ吸収層１１４の厚さは前記数値範囲に限定されない。ダメージ吸収層１１４の厚さは、ダメージ吸収層１１４の除去時のエッチング時間や、ダメージ吸収層１１４の厚さと直列抵抗値との関係等に基づいて、種々の値を取り得る。
【０１１０】
次に、図１６Ｂを参照して、所定パターンを有するマスク１０２が半導体積層構造４２の上に形成される（図１５のステップＳ１３）。マスク１０２は、ｐ型電流狭窄層６６を形成すべき領域を被覆している。マスク１０２は、絶縁層４３によって形成されていてもよい。マスク１０２は、ＳｉＯ２（酸化シリコン）を含んでいてもよい。
次に、図１６Ｃを参照して、マスク１０２を介するドライエッチング法によって、ダメージ吸収層１１４の不要な部分、ｐ型バンドオフセット緩衝層７５の不要な部分およびｐ型リッジクラッド層７４の不要な部分が除去される（図１５のステップＳ１４）。ドライエッチング法は、異方性エッチング法であってもよい。異方性エッチング法は、ＲＩＥ（Reactive Ion Etching）法であってもよい。
【０１１１】
この工程では、ｐ型リッジクラッド層７４においてマスク１０２外の領域に位置する部分が残存するようにエッチング時間が設定される。したがって、ｐ型リッジクラッド層７４は、ｐ型保護層６５が露出しないように部分的に除去される。
ｐ型リッジクラッド層７４において、マスク１０２の直下の領域に位置する部分の厚さに対するマスク１０２外の領域に位置する部分の厚さの比は、０．０４以上０．１６以下であってもよい。ｐ型リッジクラッド層７４においてマスク１０２外の領域に位置する部分の厚さは、５００Å以上５０００Å以下（たとえば３００Å程度）であってもよい。
【０１１２】
この工程では、ドライエッチングに起因するダメージがダメージ吸収層１１４によって吸収される。ダメージ吸収後のダメージ吸収層１１４は、明瞭化のため、クロスハッチングによって示されている。
次に、図１６Ｄを参照して、マスク１０２を介するウエットエッチング法によって、ｐ型リッジクラッド層７４においてマスク１０２外の領域に残存した部分が除去される（図１５のステップＳ１５）。ウエットエッチング法は、等方性エッチング法であってもよい。
【０１１３】
エッチング液は、塩酸であってもよい。この工程では、ｐ型保護層６５が露出するまで、ｐ型リッジクラッド層７４の不要な部分が除去される。これにより、ｐ型電流狭窄層６６が形成される。
この形態では、ｐ型電流狭窄層６６の形成工程時において、ドライエッチング工程およびウエットエッチング工程が実施される。ドライエッチング工程では、マスク１０２外においてｐ型リッジクラッド層７４の一部が残存するように、ｐ型バンドオフセット緩衝層７５およびｐ型リッジクラッド層７４が除去される。ウエットエッチング工程では、ｐ型リッジクラッド層７４においてマスク１０２外の領域に残存した部分が除去される。
【０１１４】
この場合、ウエットエッチング工程では、薄化したｐ型リッジクラッド層７４を除去すればよいので、エッチング時間の管理の難易度を低下させることができる。また、エッチング液に対するｐ型保護層６５の曝露時間を短縮できる。これにより、ｐ型保護層６５を残存させながら、薄化したｐ型リッジクラッド層７４を適切に除去できる。
次に、図１６Ｅを参照して、半導体積層構造４２の上に絶縁層４３が形成される（図１５のステップＳ１６）。この工程では、エピタキシャル成長法によって、絶縁層４３が半導体積層構造４２の上に形成される。絶縁層４３は、ｐ型電流狭窄層６６の側部７３に加えて、ｐ型保護層６５の上面を起点に成長する。
【０１１５】
絶縁層４３においてｐ型電流狭窄層６６の側部７３から成長する部分は、ｐ型電流狭窄層６６の側部７３に倣って成長する。これにより、側部絶縁層８２が形成される。側部絶縁層８２においてｐ型電流狭窄層６６の頂部７１よりも上方に位置する部分は、マスク１０２に倣って形成される。
これにより、側部絶縁層８２においてｐ型電流狭窄層６６のエッジ部に沿う部分に、ｐ型電流狭窄層６６の頂部７１よりも上方に突出した突出部８７が形成される。突出部８７は、この形態では、ｐ型コンタクト層６７よりも上方に突出する。
【０１１６】
絶縁層４３においてｐ型保護層６５の上面から成長する部分は、ｐ型保護層６５の上面に倣って成長する。これにより、上面絶縁層８３が形成される。
次に、図１６Ｆを参照して、マスク１０２が除去される（図１５のステップＳ１７）。マスク１０２は、エッチング法によって除去される。マスク１０２は、ウエットエッチング法によって除去されてもよい。ウエットエッチング法は、等方性エッチング法であってもよい。エッチング液は、フッ酸を含んでいてもよい。
【０１１７】
次に、ダメージ吸収層１１４が除去される（図１５のステップＳ１８）。ダメージ吸収層１１４は、エッチング法によって除去される。ダメージ吸収層１１４は、この工程では、ウエットエッチング法によって除去される。ウエットエッチング法は、等方性エッチング法であってもよい。エッチング液は、硫酸および過酸化水素水の混合液を含んでいてもよい。
【０１１８】
次に、図１６Ｇを参照して、ｐ型コンタクト層６７が、ｐ型電流狭窄層６６の頂部７１の上に形成される（図１５のステップＳ１９）。この工程では、エピタキシャル成長法によって、ｐ型コンタクト層６７がｐ型電流狭窄層６６の頂部７１の上および絶縁層４３の上面の上に形成される。これにより、ｐ型コンタクト層６７は、ｐ型電流狭窄層６６の頂部７１および絶縁層４３の上面を被覆するように形成される。
【０１１９】
次に、図１６Ｈを参照して、下地電極層４４が、ｐ型コンタクト層６７の上に形成される（図１５のステップＳ２０）。この工程は、第１電極層９１および第２電極層９２を、ｐ型コンタクト層６７の上に積層する工程を含む。
第１電極層９１は、Ｔｉ（チタン）を含んでいてもよい。第２電極層９２は、Ａｕ（金）を含んでいてもよい。第１電極層９１および第２電極層９２は、それぞれ、スパッタ法または蒸着法によって形成されてもよい。
【０１２０】
次に、図１６Ｉを参照して、所定パターンを有するマスク１０３が下地電極層４４の上に形成される（図１５のステップＳ２１）。マスク１０３は、感光性樹脂を含んでいてもよい。マスク１０３は、第１端子電極層４５を形成すべき領域を露出させる開口１０４を有している。
次に、第１端子電極層４５が、下地電極層４４においてマスク１０３の開口１０４から露出する部分の上に形成される。第１端子電極層４５は、Ａｕ（金）を含んでいてもよい。第１端子電極層４５は、金めっき法によって形成されてもよい。第１端子電極層４５が形成された後、マスク１０３は、除去される。
【０１２１】
次に、図１６Ｊを参照して、基板４１の第２主面４８の上に第２端子電極層４６が形成される（図１５のステップＳ２２）。この工程は、第１電極層９５、第２電極層９６および第３電極層９７を、基板４１の第２主面４８側からこの順に積層する工程を含む。
第１電極層９５は、Ｎｉ（ニッケル）および／またはＡｕＧｅ（金−ゲルマニウム合金）を含んでいてもよい。第２電極層９６は、Ｔｉ（チタン）を含んでいてもよい。第３電極層９７は、Ａｕ（金）を含んでいてもよい。第１電極層９５、第２電極層９６および第３電極層９７は、それぞれ、スパッタ法または蒸着法によって形成されてもよい。以上の工程を経て半導体レーザ装置１１１が製造される。
【０１２２】
以上、半導体レーザ装置１１１の製造工程では、ｐ型保護層６５が残存するように、ドライエッチング工程およびウエットエッチング工程が実施される（図１５のステップＳ１４およびステップＳ１５）。
また、半導体レーザ装置１１１の製造工程では、ドライエッチング工程時におけるダメージを吸収するためのダメージ吸収層１１４が形成されている（図１５のステップＳ１２）。ダメージ吸収層１１４は、ｐ型電流狭窄層６６の形成工程後、除去される（図１５のステップＳ１８）。
【０１２３】
したがって、半導体レーザ装置１１１によれば、ｐ型コンタクト層６７による電流狭窄効果を除いて、半導体レーザ装置１に対して述べた効果とほぼ同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明はさらに他の形態で実施することもできる。
【０１２４】
前述の各実施形態では、ｐ型電流狭窄層６６が、下り傾斜した傾斜面を有する側部７３を含む例について説明した。しかし、ｐ型電流狭窄層６６の側部７３は、基板４１の第１主面４７の法線方向Ｚに沿って延びていてもよい。
前述の各実施形態において、ｐ型バンドオフセット緩衝層７５を有さないｐ型電流狭窄層６６が採用されてもよい。この場合、ｐ型コンタクト層６７は、ｐ型リッジクラッド層７４に接するように、ｐ型リッジクラッド層７４の上に形成される。
【０１２５】
前述の各実施形態において、各半導体部分の導電型が反転された構造が採用されてもよい。つまり、ｐ型の部分がｎ型とされ、ｎ型の部分がｐ型とされてもよい。
この明細書および図面から抽出される特徴の例を以下に示す。
［項１］第１導電型の第１半導体層と、前記第１半導体層の上に形成された活性層と、前記活性層の上に形成された第２導電型の第２半導体層と、前記第２半導体層の上に突出するように形成され、前記活性層に供給される電流を狭窄する第２導電型の電流狭窄層と、前記第２半導体層および前記電流狭窄層の間に介在し、前記第２半導体層および前記電流狭窄層の間の領域から、前記第２半導体層を被覆した状態を保ちながら前記電流狭窄層外の領域に引き出された第２導電型の保護層と、を含む、半導体レーザ装置。
【０１２６】
この半導体レーザ装置によれば、第２半導体層を保護層によって保護できるので、第２半導体層の膜厚の変動を抑制できる。よって、第２半導体層による光閉じ込め効果を保持できるから、レーザ光の出力の低下を抑制できる。
［項２］前記保護層は、前記第２半導体層の全域を被覆している、項１に記載の半導体レーザ装置。
【０１２７】
［項３］前記保護層は、前記第２半導体層とは異なる組成を有する半導体材料を含む、項１または２に記載の半導体レーザ装置。
［項４］前記保護層において前記電流狭窄層によって被覆された部分および前記電流狭窄層から露出する部分は、連続的に形成されている、項１〜３のいずれか一項に記載の半導体レーザ装置。
【０１２８】
［項５］前記電流狭窄層の側部を被覆する側部絶縁層をさらに含む、項１〜４のいずれか一項に記載の半導体レーザ装置。
［項６］前記側部絶縁層は、前記電流狭窄層よりも上方に突出した突出部を有している、項５に記載の半導体レーザ装置。
［項７］前記電流狭窄層の頂部を被覆する頂部絶縁層をさらに含む、項１〜６のいずれか一項に記載の半導体レーザ装置。
【０１２９】
［項８］前記電流狭窄層は、前記第２半導体層の上に突出するように形成された第２導電型の上層半導体層を含む、項１〜７のいずれか一項に記載の半導体レーザ装置。
［項９］前記電流狭窄層は、前記上層半導体層の上に形成され、バンド不連続を緩和するバンドオフセット緩衝層を含む、項８に記載の半導体レーザ装置。
［項１０］一方側の第１面および他方側の第２面を有する金属製のステムベースと、前記ステムベースの前記第２面側に設けられ、前記ステムベースに電気的に接続された第１端子と、前記ステムベースの前記第２面側から前記ステムベースを貫通して前記第１面側に引き出された第２端子と、前記ステムベースに電気的に接続されるように前記ステムベースの前記第１面の上に載置された、項１〜９のいずれか一項に記載の半導体レーザ装置と、前記第２端子および前記半導体レーザ装置を電気的に接続する第１導線と、を含む、半導体レーザ装置用ステム。
【０１３０】
［項１１］前記ステムベースおよび前記第２端子の間に介在し、前記第２端子を前記ステムベースから電気的に絶縁する第１絶縁体をさらに含む、項１０に記載の半導体レーザ装置用ステム。
［項１２］前記ステムベースとの間で前記半導体レーザ装置を収容するように前記ステムベースの前記第１面の上に取り付けられ、前記半導体レーザ装置によって生成されたレーザ光を取り出す光取り出し窓を有するキャップをさらに含む、項１０または１１に記載の半導体レーザ装置用ステム。
【０１３１】
［項１３］前記光取り出し窓を閉塞するように前記キャップに取り付けられた透光性を有する閉塞部材をさらに含む、項１２に記載の半導体レーザ装置用ステム。
［項１４］前記ステムベースの前記第２面側から前記ステムベースを貫通して前記第１面側に引き出された第３端子と、前記ステムベースに電気的に接続されるように前記ステムベースの前記第１面の上に載置された半導体発光装置と、前記第３端子および前記半導体発光装置を電気的に接続する第２導線と、をさらに含む、項１０〜１３のいずれか一項に記載の半導体レーザ装置用ステム。
【０１３２】
［項１５］前記ステムベースおよび前記第３端子の間に介在し、前記第３端子を前記ステムベースから電気的に絶縁する第２絶縁体をさらに含む、項１４に記載の半導体レーザ装置用ステム。
［項１６］第１導電型の第１半導体層の上に活性層を形成する工程と、前記活性層の上に第２導電型の第２半導体層を形成する工程と、前記第２半導体層の上に第２導電型の保護層を形成する工程と、前記保護層の上に電流狭窄層となる第２導電型のベース半導体層を形成する工程と、前記ベース半導体層の上に前記電流狭窄層を形成すべき領域を被覆するマスクを形成する工程と、前記マスクを介するドライエッチング法によって前記ベース半導体層を部分的に除去した後、前記マスクを介するウエットエッチング法によって前記保護層が露出するまで前記ベース半導体層の残存部を除去することにより、前記活性層に供給される電流を狭窄する第２導電型の電流狭窄層を形成する工程と、を含む、半導体レーザ装置の製造方法。
【０１３３】
この工程では、保護層がエッチングストップ層として形成されている。保護層において電流狭窄層外の領域は、多くの場合、電流狭窄層の形成工程時において消滅する。これは、電流狭窄層の形成工程時において、１回のウエットエッチング工程によってベース半導体層が除去されるためである。
すなわち、この場合、ベース半導体層を確実に除去するために、ベース半導体層から保護層が露出したと推定されるエッチング時間よりも長いエッチング時間が設定される。そのため、エッチング液に対する保護層の曝露時間が長くなり、ベース半導体層に加えて、保護層まで除去される。
【０１３４】
その結果、電流狭窄層外の領域から、第２半導体層が露出する。この場合、第２半導体層の厚さの変動に起因して光閉じ込め効果が変動するため、活性層から取り出される光出力が低下する。
また、意図的に保護層を除去する場合を除き、保護層が消滅したか否かまでは合理的な理由がない限り検証されないため、保護層の消滅に起因する光出力の低下を認識するには至らないという実情が存する。
【０１３５】
これに対して、この半導体レーザ装置の製造方法では、電流狭窄層の形成工程時において、ドライエッチング工程およびウエットエッチング工程が実施される。ドライエッチング工程では、電流狭窄層を形成すべき領域外においてベース半導体層の一部を残存させるように、ベース半導体層が部分的に除去される。そして、ウエットエッチング工程では、残存したベース半導体層が、保護層が露出するまで除去される。
【０１３６】
ウエットエッチング工程では、薄化したベース半導体層を除去すればよいので、エッチング時間の管理の難易度を低下させることができる。また、エッチング液に対する保護層の曝露時間を短縮できる。これにより、保護層を残存させながら、薄化したベース半導体層を適切に除去できる。
その結果、第２半導体層を保護層によって適切に保護できるので、第２半導体層の膜厚の変動を抑制できる。よって、第２半導体層による光閉じ込め効果を保持し、レーザ光の出力の低下を抑制できる。
【０１３７】
［項１７］前記電流狭窄層を形成する工程において、前記保護層は、前記第２半導体層および前記電流狭窄層の間に介在し、前記第２半導体層および前記電流狭窄層の間の領域から、前記第２半導体層を被覆した状態を保ちながら、前記電流狭窄層外の領域に引き出されるように形成される、項１６に記載の半導体レーザ装置の製造方法。
［項１８］前記電流狭窄層を形成する工程において、前記保護層は、前記第２半導体層の全域を被覆するように形成される、項１６または１７に記載の半導体レーザ装置の製造方法。
【０１３８】
［項１９］前記保護層を形成する工程において、前記第２半導体層とは異なる組成を有する半導体材料を含む前記保護層が形成される、項１６〜１８のいずれか一項に記載の半導体レーザ装置の製造方法。
［項２０］前記電流狭窄層を形成する工程において、前記保護層において前記電流狭窄層によって被覆された部分および前記電流狭窄層から露出する部分は、互いに連続的に形成される、項１６〜１９のいずれか一項に記載の半導体レーザ装置の製造方法。
【０１３９】
［項２１］前記電流狭窄層を形成する工程の後、前記電流狭窄層の側部を被覆する側部絶縁層を形成する工程をさらに含む、項１６〜２０のいずれか一項に記載の半導体レーザ装置の製造方法。
［項２２］前記側部絶縁層を形成する工程において、前記側部絶縁層は、前記電流狭窄層よりも上方に突出するように形成される、項２１に記載の半導体レーザ装置の製造方法。
【０１４０】
［項２３］前記電流狭窄層を形成する工程の後、前記電流狭窄層の頂部を被覆する頂部絶縁層を形成する工程をさらに含む、項１６〜２２のいずれか一項に記載の半導体レーザ装置の製造方法。
［項２４］前記ベース半導体層を形成する工程は、前記活性層の上に第２導電型の上層半導体層を形成する工程を含む、項１６〜２３のいずれか一項に記載の半導体レーザ装置の製造方法。
【０１４１】
［項２５］前記ベース半導体層を形成する工程は、前記上層半導体層の上にバンド不連続を緩和する第２導電型のバンドオフセット緩衝層を形成する工程を含む、項２４に記載の半導体レーザ装置の製造方法。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１４２】
１      半導体レーザ装置
２      半導体レーザ装置用ステム
３      ステムベース
４      第１リード端子
５      第２リード端子
６      第３リード端子
７      第１絶縁体
８      第２絶縁体
１２    第１導線
１３    第２導線
１４    キャップ
１５    集光レンズ
１６    ステムベースの第１面
１７    ステムベースの第２面
３３    キャップの光取り出し窓
４３    絶縁層
６２    ｎ型クラッド層
６３    活性層
６４    ｐ型クラッド層
６５    ｐ型保護層
６６    ｐ型電流狭窄層
６７    ｐ型コンタクト層
７１    ｐ型電流狭窄層の頂部
７４    ｐ型リッジクラッド層
７５    ｐ型バンドオフセット緩衝層
８１    頂部絶縁層
８２    側部絶縁層
１１１  半導体レーザ装置
【図１】
2019186387.tif 000003
【図２】
2019186387.tif 000004
【図３】
2019186387.tif 000005
【図４】
2019186387.tif 000006
【図５】
2019186387.tif 000007
【図６ａ】
2019186387.tif 000008
【図６ｂ】
2019186387.tif 000009
【図７】
2019186387.tif 000010
【図８】
2019186387.tif 000011
【図９】
2019186387.tif 000012
【図１０Ａ】
2019186387.tif 000013
【図１０Ｂ】
2019186387.tif 000014
【図１０Ｃ】
2019186387.tif 000015
【図１０Ｄ】
2019186387.tif 000016
【図１０Ｅ】
2019186387.tif 000017
【図１０Ｆ】
2019186387.tif 000018
【図１０Ｇ】
2019186387.tif 000019
【図１０Ｈ】
2019186387.tif 000020
【図１０Ｉ】
2019186387.tif 000021
【図１１】
2019186387.tif 000022
【図１２】
2019186387.tif 000023
【図１３】
2019186387.tif 000024
【図１４】
2019186387.tif 000025
【図１５】
2019186387.tif 000026
【図１６Ａ】
2019186387.tif 000027
【図１６Ｂ】
2019186387.tif 000028
【図１６Ｃ】
2019186387.tif 000029
【図１６Ｄ】
2019186387.tif 000030
【図１６Ｅ】
2019186387.tif 000031
【図１６Ｆ】
2019186387.tif 000032
【図１６Ｇ】
2019186387.tif 000033
【図１６Ｈ】
2019186387.tif 000034
【図１６Ｉ】
2019186387.tif 000035
【図１６Ｊ】
2019186387.tif 000036