(57)【要約】【課題】  画像形成装置の起動時に、一部のプロセッサユニットが共有バスを占有すると、高圧制御プロセッサユニットによる負荷制御に遅延を及ぼし、初期設定に要する時間が伸びてしまう。【解決手段】  通信制御プロセッサユニットによる周辺回路の初期化設定が完了してから、高圧制御プロセッサユニットへの割込み出力を開始する。  これにより、高圧制御プロセッサユニットによる共有バスの占有が抑制され、周辺機能の初期設定を迅速に完了することができる。【選択図】図３
2019096199.tif 000002
【特許請求の範囲】
【請求項１】
信号処理部と、高圧電源部と、有する画像形成装置であって、
前記信号処理部は、
少なくとも、高圧制御プロセッサユニットを含む複数のプロセッサユニットと、
前記複数のプロセッサユニットの各々とのアクセスが可能な共有バスと、
前記高圧電源部の出力電圧を制御するために、前記高圧電源部に制御信号を出力する、周辺回路と、
周期的なタイミングが設定される周期タイマーと、を備え、
前記周期タイマーが、設定された前記周期的なタイミングに基づいて前記高圧制御プロセッサユニットを制御することを特徴とする画像形成装置。
【請求項２】
前記複数のプロセッサユニットは、通信制御を行うための通信制御プロセッサユニットを含むことを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記周期タイマーが設定した割込み周期に基づく前記高圧制御プロセッサユニットの制御は、前記通信制御プロセッサユニットによる前記周辺回路の初期化設定の完了後に開始することを特徴とする請求項２に記載の画像形成装置。
【請求項４】
前記信号処理部は、前記共有バスに接続される共有ＲＡＭを有することを特徴とする請求項１から３のいずれか１項に記載の画像形成装置。
【請求項５】
前記信号処理部との送受信を行う送受信手段を有するメインＣＰＵを有することを特徴とする請求項１から４のいずれか１項に記載の画像形成装置。
【請求項６】
感光体を有し、前記高圧電源部は前記感光体に帯電高圧を供給することを特徴とする請求項１から５のいずれか１項に記載の画像形成装置。
【請求項７】
前記周辺回路は、前記高圧電源部のＰＷＭ制御を行うことを特徴とする請求項１から６のいずれか１項に記載の画像形成装置。
【請求項８】
信号処理部と、高圧電源部と、有する画像形成装置の制御方法であって、
前記信号処理部は、
少なくとも、高圧制御プロセッサユニットを含む複数のプロセッサユニットと、
前記複数のプロセッサユニットの各々とのアクセスが可能な共有バスと、
前記高圧電源部の出力電圧を制御するために、前記高圧電源部に制御信号を出力する、周辺回路と、
周期的なタイミングが設定される周期タイマーと、を備え、
前記周期タイマーが、設定された前記周期的なタイミングに基づいて前記高圧制御プロセッサユニットを制御する工程を有することを特徴とする画像形成装置の制御方法。
【請求項９】
前記複数のプロセッサユニットは、通信制御を行うための通信制御プロセッサユニットを含み、
前記周期タイマーが設定した割込み周期に基づく前記高圧制御プロセッサユニットの制御は、前記通信制御プロセッサユニットによる前記周辺回路の初期化設定の完了後に開始することを特徴とする請求項８に記載の画像形成装置の制御方法。
【請求項１０】
請求項８または９の制御方法をコンピュータに実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像形成装置の起動時の制御方法に関するものである。
【背景技術】
【０００２】
従来、画像形成装置においてはモータやソレノイドといったアクチュエータや高圧電源など、画像形成に関わるモジュールの制御を負荷制御用のＡＳＩＣを用いて実現してきた。
近年、複数個のプロセッサユニットを一つのＡＳＩＣに搭載することが容易となっており、ＡＳＩＣに搭載したプロセッサユニットを用いて、一部の制御をプロセッサユニットによるソフトウェア制御に代替し、実現する構成が試みられている。
【０００３】
また、特許文献１に示されているように、複数のプロセッサユニットを一つのＡＳＩＣ内に搭載した構成において、各々のプロセッサユニットが他のプロセッサユニットに接続された周辺回路を操作する構成が提案なされてきた。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開２００２／０６１５９１号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像形成装置の起動時には、周辺機能の初期設定を迅速に完了することが求められる。
特に、複数のプロセッサユニットや周辺回路が一つのバスを共有している構成において、一部のプロセッサユニットが共有バスを占有すると、感光ドラムの帯電を行う高圧制御プロセッサユニットによる負荷制御などに遅延を及ぼしてしまう。ＡＳＩＣの周辺機能の設定を行う際にこのような遅延が発生すると、画像形成装置が動作を開始するまでの初期設定時間が伸びてしまい、起動速度が遅くなるという問題が生ずる。
【課題を解決するための手段】
【０００６】
本発明は、信号処理部と、高圧電源部と、有する画像形成装置であって、前記信号処理部は、少なくとも、高圧制御プロセッサユニットを含む複数のプロセッサユニットと、前記複数のプロセッサユニットの各々とのアクセスが可能な共有バスと、前記高圧電源部の出力電圧を制御するために、前記高圧電源部に制御信号を出力する、周辺回路と、周期的なタイミングが設定される周期タイマーと、を備え、前記周期タイマーが、設定された前記周期的なタイミングに基づいて前記高圧制御プロセッサユニットを制御することを特徴とする。
【発明の効果】
【０００７】
本発明により、周辺機能の設定を迅速に行うことができ、画像形成装置の初期設定を迅速に完了することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】画像形成装置を示す図である。
【図２】画像形成装置の制御構成を示すブロック図である。
【図３】起動動作を示すシーケンス図である。
【図４】動作を示すフローチャートである。
【図５】高圧制御プロセッサユニットの動作を示すフローチャートである。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施例を説明する。
【００１０】
図１は、本発明の電子写真方式でタンデム型の中間転写ベルト（中間転写手段）を有するカラー画像形成装置（カラープリンタ）の一例を示す概略構成図である。
【００１１】
この画像形成装置は、イエロー色の画像を形成する画像形成部１Ｙと、マゼンタ色の画像を形成する画像形成部１Ｍと、シアン色の画像を形成する画像形成部１Ｃと、ブラック色の画像を形成する画像形成部１Ｂｋの４つの画像形成部（画像形成ユニット）を備える。これら４つの画像形成部１Ｙ、１Ｍ、１Ｃ、１Ｂｋは一定の間隔をおいて一列に配置される。
【００１２】
さらに、その下方に給紙ユニット１７を配置し、記録媒体Ｐの搬送パス１８を縦に配置し、その上方に定着ユニット１６を備えている。この画像形成装置によって、記録紙上に形成された画像には、定着ユニット１６により画像の定着が行われる。
【００１３】
次に個々のユニットについて詳しく説明する。画像形成部として、取り外し可能なカートリッジ１Ｙ、１Ｍ、１Ｃ、１Ｂｋが装着されている。カートリッジ１Ｙ、１Ｍ、１Ｃ、１Ｂｋ内は、像担持体としてのドラム型の電子写真感光体（以下、感光ドラムという）２ａ、２ｂ、２ｃ、２ｄが設置されている。各感光ドラム２ａ、２ｂ、２ｃ、２ｄの周囲には、一次帯電器３ａ、３ｂ、３ｃ、３ｄ、現像装置４ａ、４ｂ、４ｃ、４ｄ、転写手段としての転写ローラ５ａ、５ｂ、５ｃ、５ｄ、ドラムクリーナ装置６ａ、６ｂ、６ｃ、６ｄがそれぞれ配置されている。ここでは、感光ドラム２，一次帯電器３、現像装置４、転写ローラ５、ドラムクリーナ装置６を一体として交換可能にしたものをカートリッジ１としている。
【００１４】
一次帯電器３ａ、３ｂ、３ｃ、３ｄと現像装置４ａ、４ｂ、４ｃ、４ｄの間の下方には、レーザ露光装置７が設置されている。各感光ドラム２ａ、２ｂ、２ｃ、２ｄは、負帯電のＯＰＣ感光体で、アルミニウム製のドラム基体上に光導電層が形成されており、駆動装置によって所定のプロセス速度で回転駆動される。一次帯電手段としての一次帯電器３ａ、３ｂ、３ｃ、３ｄは、帯電バイアスによって各感光ドラム２ａ、２ｂ、２ｃ、２ｄの表面を負極性の所定電位に均一に帯電する。
【００１５】
感光ドラム下方に配置されるレーザ露光装置７は、与えられる画像情報の時系列電気デジタル画素信号に対応した発光を行うレーザ発光手段、ポリゴンレンズ、反射ミラーなどで構成されている。各感光ドラム２ａ、２ｂ、２ｃ、２ｄに露光をすることによって、各一次帯電器３ａ、３ｂ、３ｃ、３ｄにより帯電された各感光ドラム２ａ、２ｂ、２ｃ、２ｄの表面に画像情報に応じた各色の静電潜像が形成される。
【００１６】
各現像装置４ａ、４ｂ、４ｃ、４ｄには、それぞれイエロートナー、シアントナー、マゼンタトナー、ブラックトナーが収納されている。各感光ドラム２ａ、２ｂ、２ｃ、２ｄ上に形成される各静電潜像に各色のトナーを付着させることで、各静電潜像がトナー像として現像（可視像化）される。
【００１７】
一次転写手段としての転写ローラ５ａ、５ｂ、５ｃ、５ｄは、各一次転写部３２ａ、３２ｂ、３２ｃ、３２ｄにて中間転写ベルト８を介して各感光ドラム２ａ、２ｂ、２ｃ、２ｄに当接可能に配置されている。各感光ドラム上のトナー像を順次中間転写ベルト８上に転写し重ね合わせていくことでトナー像は転写される。
【００１８】
ドラムクリーナ装置６ａ、６ｂ、６ｃ、６ｄは、クリーニングブレードなどで構成され、一次転写時に感光ドラム２上に残留した転写残トナーを、感光ドラム２から掻き落としドラムの表面を清掃する。
【００１９】
中間転写ベルト８は、各感光ドラム２ａ、２ｂ、２ｃ、２ｄの上面側に配置されて、二次転写対向ローラ１０とテンションローラ１１と中間転写駆動ローラ１３に張架されている。また、二次転写対向ローラ１０は、二次転写部３４において、中間転写ベルト８を介して二次転写ローラ１２と当接可能に配置されている。
中間転写ベルト８は、ポリカーボネート、ポリエチレンテレフタレート樹脂フィルム、ポリフッ化ビニリデン樹脂フィルムなどのような誘電体樹脂によって構成されている。中間転写ベルト８上に形成された画像は二次転写部３４において、給紙ユニット１７から搬送され記録媒体上に転写される。
【００２０】
以上に示したプロセスにより各トナーによる画像形成が行われる。
【００２１】
次に、図２に示す本実施例の制御部を示したブロック図で、本実施例における制御動作を詳細に説明する。
【００２２】
図２において、メインＣＰＵ２０１は、送信手段であるＵＡＲＴ２０１ａを介して、ＡＳＩＣ２０２と接続されており、シリアル通信によって通信の送受信を行う。そして、ＡＳＩＣ２０２に対して、画像形成動作に関わる各種の制御信号を送信し、プロセッサユニット２０３を制御する。
【００２３】
ＡＳＩＣ２０２は、シリアル通信による送受信を行う通信コントローラ２０７を備えており、メインＣＰＵ２０１から送信される各種の制御信号などを処理する信号処理部として機能する。通信コントローラ２０７は、ＣＰＵ２０１から読み出し命令と対象のアドレスを含むデータを受信することができる外部インターフェースである。また、ＡＳＩＣ２０２は、共有ＲＡＭ２１１を備え、シリアル通信によって受信した制御信号は共有ＲＡＭ２１１上に展開される。ＡＳＩＣ２０２は、データを受信すると、内部の共有バス２０５を介して、共有ＲＡＭ２１１や周辺回路２０４のデータを読み出すことができ、データをＣＰＵ２０１に対して送信する。
【００２４】
周辺回路２０４には、ＰＷＭ（パルス幅変調）出力用タイマー２０４ａとＡＤコンバータ２０４ｂが備えられている。ＰＷＭ出力用タイマー２０４ａは、高圧電源２０８の高圧出力を制御するため、高圧電源２０８に駆動ＰＷＭを出力する。ＡＤコンバータ２０４ｂは高圧電源２０８から出力された出力電圧をＡＤ変換する。
【００２５】
また、ＡＳＩＣ２０２は、ＣＰＵ２０１より書き込み命令と対象のアドレス／データを受信すると、読み出し命令と同様に、内部の共有バス２０５を介して、データの書き込みを行うことができる。これによって、ＡＳＩＣ２０２は内部のプロセッサユニット２０３を介すことなく、命令をメモリに展開することが可能なように構成されている。
【００２６】
また、ＡＳＩＣ２０２には、プロセッサユニット２０３として、通信制御プロセッサユニット２０３ａと高圧制御プロセッサユニット２０３ｂが備えられている。通信制御プロセッサユニット２０３ａや高圧制御プロセッサユニット２０３ｂの動作については、後述する。また、ＡＳＩＣ２０２には、高圧制御プロセッサユニット２０３ｂをＰＩＤフィードバック制御するための周期的なタイミングを設定するため、周期タイマー２０６が備えられている。
【００２７】
図２において、カートリッジ１内には感光ドラム２が設けられ、一次帯電器３を介して高圧電源２０８から感光ドラム２に帯電高圧が供給される。
【００２８】
高圧電源２０８は、ＡＳＩＣ２０２からの駆動信号によって高圧出力部２０９が駆動されることで、高圧出力を行う。ＡＳＩＣ２０２のＰＷＭ出力用タイマー２０４ａからは、高圧電源２０８に対して５０ＫＨｚの駆動ＰＷＭが出力されており、ＰＷＭのＯＮ／ＯＦＦ比率によって出力が変化する。高圧の出力電圧は高圧出力検出部２１０によって０〜３．３Ｖの検知電圧に変換され、周辺回路２０４に備えられたＡＤコンバータ２０４ｂによって、０００ｈ〜３ＦＦｈの１０ｂｉｔデジタルデータとして検出される。
【００２９】
一例において、出力電圧と検知電圧とＡＤコンバータの出力値（ＡＤ値）の関係は、出力−１０００Vのとき、検知電圧０．３Ｖ、ＡＤ値０５Ｃｈであり、出力０Ｖのとき、検知電圧２．８Ｖ、ＡＤ値３６８ｈである。このようにデジタルデータに変換された出力電圧が、ＡＳＩＣ２０２内部で決定した出力目標値と等しくなるように、高圧制御プロセッサユニット２０３ｂは周期タイマー２０６からの割込み周期に基づいてフィードバック演算を実行する。
【００３０】
次に、図３のシーケンス図を用いて、画像形成装置の起動時のシーケンスを説明する。
【００３１】
図３（ａ）は、第１の起動シーケンスを示した図である。
図３（ａ）において、装置の電源が投入され、各々の動作可能電圧に電源電圧に達すると、メインＣＰＵ２０１及びＡＳＩＣ２０２はリセットを解除する。リセットが解除されるとＡＳＩＣ２０２に内蔵された高圧制御プロセッサユニット２０３ｂは、周期タイマー２０６の設定を行う。周期タイマー２０６は、設定に基づいて、１０ＫＨｚ周期で高圧制御プロセッサユニット２０３ｂに割込み出力を開始する。
【００３２】
高圧制御プロセッサユニット２０３ｂは、割込みが入力されると、共有ＲＡＭ２１１にアクセスし、ＣＰＵ２０１からの制御設定に変更がないかを確認する。その結果、制御設定が変更されているときには、変更後の設定値を共有ＲＡＭ２１１から高圧制御プロセッサユニット２０３ｂ専用のＲＡＭ２１２へとコピーする。
【００３３】
このとき、共有ＲＡＭ２１１へのアクセスは共有バス２０５を介して行われる。そのため、高圧制御プロセッサユニット２０３ｂが共有ＲＡＭ２１１へアクセスを行っている間、通信制御プロセッサユニット２０３ａなどから周辺回路２０４へのアクセスは制限される。
【００３４】
また、通信制御プロセッサユニット２０３ａは、ＣＰＵ２０１からの設定値に基づいて、周辺回路２０４の動作初期設定を行う。しかしながら、通信制御プロセッサユニット２０３ａの初期設定中も高圧制御プロセッサユニット２０３ｂから共有バス２０５へのアクセスが発生するため、周辺回路２０４の設定時間が伸び、起動時間は遅くなる。
【００３５】
これに対して、図３（ｂ）は第２の起動シーケンスである。
ここでは、ＡＳＩＣ２０２のリセットが解除されても、その時点では高圧制御プロセッサユニット２０３ｂは周期タイマー２０６の設定を行わず、周期割込みの入力待機状態とする。これにより、高圧制御プロセッサユニット２０３ｂから共有ＲＡＭ２１１へのアクセスが発生しないため、高圧制御プロセッサユニット２０３ｂによる共有バス２０５の占有が発生していない状態となる。
【００３６】
この状態で、通信制御プロセッサユニット２０３ａは、ＣＰＵ２０１からの設定に基づいて、周辺回路２０４の動作初期設定を行う。このとき、高圧制御プロセッサユニット２０３ｂから共有バス２０５へのアクセスがない状態であるため、図３（ａ）のシーケンスに比べて、迅速に初期設定を完了することが可能である。初期設定の完了後、ＣＰＵ２０１は、周期タイマー２０６の設定を行い、高圧制御プロセッサユニット２０３ｂへの割込み出力を開始する。割込みが入力されると、図３（ａ）のシーケンス同様に、高圧制御プロセッサユニット２０３ｂはＣＰＵ２０１からの設定値検出を開始する。
【００３７】
このようなシーケンスで起動を行うことによって、迅速にＡＳＩＣ２０２を起動することが可能となる。
【００３８】
次に図４を用いて本実施例の初期化制御フローを説明する。
【００３９】
装置の電源がＯＮされると（S401）、ＣＰＵ２０１及びＡＳＩＣ２０２に動作のための電源が投入され、電源電圧が所定電圧以上になると各々のリセットが解除される（S402）。
リセットが解除されると、ＣＰＵ２０１はＡＳＩＣ２０２内部の周辺回路２０４の設定値をＡＳＩＣ２０２内部の通信制御プロセッサユニット２０３ａに送信する（S403）。
すべての設定送信が完了すると、ＣＰＵ２０１は高圧制御プロセッサユニット２０３ｂに周期割込みを出力するための周期タイマー２０６の設定を行い、周期タイマー２０６が割込み出力を開始する（S404）。
【００４０】
次に、ＣＰＵ２０１は高圧制御プロセッサユニット２０３ｂの高圧制御パラメータを変更するか否かの判定を行う（S405）。そして、変更する必要がある場合には、通信を介してＡＳＩＣ２０２内部の共有ＲＡＭ２１１に対して、高圧制御設定値を送信し、変更パラメータの書込を行う（S406）。さらに、高圧制御プロセッサユニット２０３ｂにパラメータ変更を伝えるために、共有ＲＡＭ２１１上にあらかじめ設置されたパラメータ更新フラグに１を書き込む（S407）。
【００４１】
そして、初期化の処理は終了する。なお、高圧制御プロセッサユニット２０３ｂの高圧制御パラメータの変更が不要であれば（S405：N）、その時点で初期化は終了となる。
以上の動作によって、ＣＰＵ２０１はＡＳＩＣ２０２の動作初期化を実施することができ来る。
【００４２】
次に、図５の高圧制御プロセッサユニット２０３ｂの動作フローを用いて、ＡＳＩＣ２０２側の動作を説明する。
【００４３】
高圧制御プロセッサユニット２０３ｂは、起動すると（S501）、周期タイマー２０６からの割込み入力を待機する（S502）。
【００４４】
そして、周期タイマー２０６より割込みが入力されると、高圧電源２０８内部の高圧出力検出部２１０によって、検知電圧がＡＳＩＣ２０２に内蔵されたＡＤコンバータ２０４ｂに入力される。この時、高圧制御プロセッサユニット２０３ｂは、ＡＤコンバータ２０４ｂのレジスタ値を読み込むことで、高圧電源の出力電圧の検知を行う（S503）。
【００４５】
次に、ＣＰＵ２０１は共有ＲＡＭ２１１に格納されたパラメータ更新フラグの確認を行う（S504）。更新フラグが１であるときは、共有ＲＡＭ２１１より高圧制御プロセッサユニット２０３ｂ専用のＲＡＭ２１２へと高圧制御パラメータのコピーを行う（S505）。そして、更新フラグを０にクリアする（S506）。
【００４６】
次に、ＣＰＵ２０１は、S503で取得したＡＤ値とS505で取得した高圧制御パラメータに基づいて、ＰＩＤフィードバック演算を実行する（S507）。そして、演算によって得られた新たな高圧制御信号のデューティ比に基づいてＰＷＭ出力変更を行う（S508）。その後、再び周期タイマー２０６からの割込み入力の待機状態へと遷移する。
【００４７】
以上の動作を繰り返すことで、高圧制御プロセッサユニット２０３ｂは高圧電源２０８から所望の高電圧を出力することが可能に構成されている
【００４８】
（その他の実施例）
本発明は、上述の実施例の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
また、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。
本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形(各実施例の有機的な組合せを含む)が可能であり、それらを本発明の範囲から除外するものではない。即ち、上述した各実施例及びその変形例を組み合わせた構成も全て本発明に含まれるものである。
【符号の説明】
【００４９】
２０１    メインＣＰＵ
２０２    ＡＳＩＣ
２０３    プロセッサユニット
２０３ａ  通信制御プロセッサユニット
２０３ｂ  高圧制御プロセッサユニット
２０４    周辺回路
２０５    共有バス
２０６    周期タイマー
２０８    高圧電源
２０９    高圧出力部
２１０    高圧出力検知部
２１１    共有ＲＡＭ
【図１】
2019096199.tif 000003
【図２】
2019096199.tif 000004
【図３】
2019096199.tif 000005
【図４】
2019096199.tif 000006
【図５】
2019096199.tif 000007