(57)【要約】【課題】  配線パターンがクロス配線となっても容量結合が発生しづらくコストアップとはならない水晶発振器を提供する。【解決手段】  セラミックベースの第１層部１０ａ上に出力配線１３のパターンを形成し、第２層部１０ｂ上にＸＴ配線１１のパターンとＸＴＮ配線１２のパターンを形成し、ＸＴＮ配線１２のパターンと出力配線１３のパターンとをクロス配線とした水晶発振器である。【選択図】        図３
2019186664.tif 000002
【特許請求の範囲】
【請求項１】
セラミックベース上に搭載される発振回路ＩＣと、前記発振器用ＩＣの上部に設けられる水晶振動子とを備える水晶発振器であって、
前記セラミックベースが、第１層部と、前記第１層部の上に積層される第２層部とを備え、
前記第１層部の前記発振器用ＩＣ搭載面に、外部へ発振周波数を出力する出力配線パターンが形成され、
前記第２層部は、前記発振器用ＩＣの搭載部分を除いて前記第１層部の外周部分に形成され、前記第２層部の上に前記水晶振動子が搭載され、
前記第２層部の前記水晶振動子搭載面に、ＸＴ配線パターンとＸＴＮ配線パターンが形成され、
前記第１層部の出力配線パターンと前記第２層部のＸＴＮ配線パターンとがクロス配線となる構成であることを特徴とする水晶発振器。
【請求項２】
出力配線パターンは、発振回路ＩＣの接続端子からセラミックベースの最短の角部に引き出されるよう形成され、
ＸＴＮ配線パターンは、水晶振動子の電極に導電性接着剤で接続する端子から前記水晶振動子に沿うように形成され、前記出力配線パターンの上部で前記出力配線パターンと交差することを特徴とする請求項１記載の水晶発振器。
【請求項３】
長さ２．５ｍｍ以下、幅２．０ｍｍ以下、高さ１．０ｍｍ以下のサイズで、発振周波数が１００ＭＨｚ以上であることを特徴とする請求項１又は２記載の水晶発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振器に係り、特に、配線パターンがクロス配線となっても容量結合が発生しづらくコストアップとはならない構造の水晶発振器に関する。
【背景技術】
【０００２】
［従来の技術］
従来の水晶発振器において、製品サイズが大きい場合には、上下のクロス配線があっても容量結合しにくいため、異常発振が発生しづらい。
また、発振周波数が低い場合も、容量結合しにくいため、異常発振は発生しづらい。
【０００３】
しかしながら、製品サイズが小型化し、低背化が進むと、上下方向が必然的に近接することになり、容量結合が起こりやすくなる。
また、発振周波数が高周波化した場合にも、容量結合が起こりやすく、異常発振が発生しやすくなる。
具体的には、容量結合により、発振回路の入力に出力信号がフィードバックされるため、異常発振が発生する。
【０００４】
上記問題を解決するために、パッケージ側でクロス配線とならないように、発振回路ＩＣのパッド配置を変更することが有効な手段であるが、発振回路ＩＣがカスタムとなってコストアップとなるものである。
【０００５】
また、クロス配線する母材の材料を誘電率の低いものにし、材質的に容量結合しづらい状態にすることも考えられるが、パッケージの配線に一般的な材料を使用できないため、やはりコストアップとなるものである。
【０００６】
［関連技術］
尚、関連する先行技術として、特開２０１３−１１５５１０号公報「圧電発振器および電子機器」（特許文献１）、特開２０１３−１７２４３８号公報「ＳＡＷ発振器および電子機器」（特許文献２）がある。
【０００７】
特許文献１，２には、パッケージ配線で出力線（ＯＵＴ）と水晶振動子のＸＴ配線とがクロス配線とならないように工夫されていることが示されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１３−１１５５１０号公報
【特許文献２】特開２０１３−１７２４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
従って、従来の水晶発振器では、製品サイズが小型化低背化して、発振周波数が高周波化した場合で、クロス配線の構造について、コストアップにならず、容量結合が発生しづらく、異常発振が発生しづらいものとすることが困難であるとの問題点があった。
【００１０】
尚、特許文献１，２では、いずれも構造を複雑にしてコストアップとなるものである。
【００１１】
本発明は上記実情に鑑みて為されたもので、配線パターンがクロス配線となっても容量結合が発生しづらくコストアップとはならない水晶発振器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記従来例の問題点を解決するための本発明は、セラミックベース上に搭載される発振回路ＩＣと、発振器用ＩＣの上部に設けられる水晶振動子とを備える水晶発振器であって、セラミックベースが、第１層部と、第１層部の上に積層される第２層部とを備え、第１層部の発振器用ＩＣ搭載面に、外部へ発振周波数を出力する出力配線パターンが形成され、第２層部が、発振器用ＩＣの搭載部分を除いて第１層部の外周部分に形成され、第２層部の上に水晶振動子が搭載され、第２層部の水晶振動子搭載面に、ＸＴ配線パターンとＸＴＮ配線パターンが形成され、第１層部の出力配線パターンと第２層部のＸＴＮ配線パターンとがクロス配線となる構成であることを特徴とする。
【００１３】
本発明は、上記水晶発振器において、出力配線パターンが、発振回路ＩＣの接続端子からセラミックベースの最短の角部に引き出されるよう形成され、ＸＴＮ配線パターンが、水晶振動子の電極に導電性接着剤で接続する端子から水晶振動子に沿うように形成され、出力配線パターンの上部で出力配線パターンと交差することを特徴とする。
【００１４】
本発明は、上記水晶発振器において、長さ２．５ｍｍ以下、幅２．０ｍｍ以下、高さ１．０ｍｍ以下のサイズで、発振周波数が１００ＭＨｚ以上であることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、第１層部の発振器用ＩＣ搭載面に、外部へ発振周波数を出力する出力配線パターンが形成され、第２層部が、発振器用ＩＣの搭載部分を除いて第１層部の外周部分に形成され、第２層部の上に水晶振動子が搭載され、第２層部の水晶振動子搭載面に、ＸＴ配線パターンとＸＴＮ配線パターンが形成され、第１層部の出力配線パターンと第２層部のＸＴＮ配線パターンとがクロス配線となる構成とした水晶発振器としているので、コストアップとはならず、配線パターンがクロス配線となっても容量結合が発生しづらく、異常発振を防止できるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本水晶発振器の回路構成図である。
【図２】本水晶発振器の断面説明図である。
【図３】本水晶発振器の平面説明図である。
【発明を実施するための形態】
【００１７】
本発明の実施の形態について図面を参照しながら説明する。
［実施の形態の概要］
本発明の実施の形態に係る水晶発振器（本水晶発振器）は、セラミックベースの第１層部上に出力配線パターンを形成し、第２層部上にＸＴ配線パターンとＸＴＮ配線パターンを形成し、ＸＴＮ配線パターンと出力配線パターンとをクロス配線としたものであり、コストアップとはならず、配線パターンがクロス配線となっても容量結合が発生しづらく異常発振を防止できるものである。
【００１８】
［本水晶発振器の回路：図１］
本水晶発振器の回路構成について図１を参照しながら説明する。図１は、本水晶発振器の回路構成図である。
本水晶発振器は、図１に示すように、水晶振動子１と、第１のインバータ回路２と、抵抗３と、分周器（DIVIDER）４と、第２のインバータ回路５とを基本的に有している。
【００１９】
［本水晶発振器の各部］
本水晶発振器の回路の各部について具体的に説明する。
水晶振動子１は、水晶片と、その両面に形成された電極とを有し、一方の電極にはＸＴ配線１１が接続され、他方の電極にはＸＴＮ配線１２が接続されている。
ＸＴ配線１１は、水晶振動子入力接続端子への配線であり、第１のインバータ回路２の入力側と抵抗３の一方の端子に接続し、第１のコンデンサに接続している。
ＸＴＮ配線１２は、水晶振動子出力接続端子への配線であり、第１のインバータ回路２の出力側と抵抗３の他方の端子に接続し、更に分周器４の入力側に接続して、第２のコンデンサに接続している。
【００２０】
第１のインバータ回路２は、水晶振動子１での振動を反転増幅して分周器４に出力する。
尚、第１のインバータ回路２には、電源電圧Ｖccが印加される。
抵抗３は、水晶振動子１及び第１のインバータ回路２の入出力間での電位差を発生させるものである。
【００２１】
分周器４は、第１のインバータ回路２から出力された振動周波数を１／２N で分周して、第２のインバータ回路５に出力する。分周器４にも電源電圧Ｖccが印加される。
第２のインバータ回路５は、分周器４からの分周信号を反転増幅し、出力端子（ＯＵＴ）に出力配線（ＯＵＴ配線）１３を介して出力する。第２のインバータ回路５にも電源電圧Ｖccが印加されている。
【００２２】
尚、第１のインバータ回路２、抵抗３、分周器４、第２のインバータ回路５、第１，２のコンデンサは１チップのＩＣとなっており、それを図２，３では「発振回路ＩＣ２０」としている。
【００２３】
ここで、本水晶発振器の特徴として、ＸＴＮ配線１２とＯＵＴ配線１３とが空間的に交差するクロス配線の構造となっており、ＸＴ配線１１とＯＵＴ配線１３とはクロス配線にならないような構造となっている。
ＸＴＮ配線１２とＯＵＴ配線１３とのクロス配線であれば、容量結合の影響が少なく、異常発振を防止できるものである。但し、ＮＴ配線１１とＯＵＴ配線１３とのクロス配線では、容量結合の影響が大きいため、クロス配線を避けるべきである。
【００２４】
［本水晶発振器の断面：図２］
次に、本水晶発振器の断面について図２を参照しながら説明する。図２は、本水晶発振器の断面説明図である。
本水晶発振器は、図２に示すように、セラミックベース１の第１層部１０ａ上に、出力配線（ＯＵＴ）１３のパターン（出力配線線パターン）が形成される。
出力配線パターンは、発振回路ＩＣ２０の出力端子に対応する端子から最短の角部に引き出されている。
【００２５】
第１層部１０ａ上に第２層部１０ｂが積層されている。
第２層部１０ｂは、発振回路ＩＣ２０が配置される部分が空洞となっており、周辺上部にＸＴ配線１１とＸＴＮ配線１２が形成されている。
ここで、出力配線１３とＸＴＮ配線１２のパターンがクロス配線となっている。各金属配線のパターンについては後述する。
【００２６】
第１層部１０ａ上に第２層部１０ｂが積層された状態で、発振回路ＩＣ２０が搭載され、発振回路ＩＣ２０の出力端子と出力配線１３が接続される。
そして、第２層部１０ｂ上に水晶振動子１が導電性接着剤で固定される。
【００２７】
［本水晶発振器の平面：図３］
次に、本水晶発振器の平面について図３を参照しながら説明する。図３は、本水晶発振器の平面説明図である。図３において、（ａ）がセラミックベースの第１層部の平面形状であり、（ｂ）がセラミックベースの第２層部の平面形状であり、（ｃ）が水晶振動子を搭載した状態の平面形状である。
【００２８】
［第１層部１０ａ：図３（ａ）］
セラミックベース１の第１層部１０ａには、図３（ａ）に示すように、必要な配線パターンが形成されているものであり、出力配線１３のパターンが、発振回路ＩＣ２０の出力端子に接続するよう対応する端子部分から最短の角部に引き出されている。図３（ａ）では、分かり易くするために発振回路ＩＣ２０を配置したが、実際の搭載は、第２層部１０ｂが形成された後になる。
【００２９】
［第２層部１０ｂ：図３（ｂ）］
セラミックベース１の第２層部１０ｂは、図３（ｂ）に示すように、発振回路ＩＣ２０が搭載される部分が空洞２１となっており、セラミックベース１の外周部分に形成された、ロの字形状となっている。図３（ｂ）における空洞２１は、発振回路ＩＣ２０が収納できる程度に、発振回路ＩＣ２０より広く形成されている。
【００３０】
第２層部１０ｂの上面には、ＸＴ配線１１のパターン（ＸＴ配線パターン）とＸＴＮ配線１２のパターン（ＸＴＮ配線パターン）が形成されている。
ＸＴ配線パターンは、水晶振動子１との接続端子１１ａから直近の第２層部１０ｂの短辺（図では縦方向の左側の辺）に接続するよう形成されている。
ＸＴＮ配線パターンは、水晶振動子１との接続端子１２ａから遠い方の第２層部１０ｂの短辺（図では縦方向の右側の辺）に向けて発振回路ＩＣ２０を迂回するように（水晶振動子１に沿うように）形成されている。
【００３１】
［水晶振動子を搭載した状態：図３（ｃ）］
図３（ｃ）では、図３（ａ）の第１層部１０ａの上に、図３（ｂ）の第２層部１０ｂを搭載し、発振回路ＩＣ２０を搭載して、水晶振動子１を配置した状態を示している。
図３（ｃ）に示すように、第１層部１０ａの出力配線１３のパターンと第２層部１０ｂのＸＴＮ配線１２のパターンが交差するクロス配線となっている。しかしながら、ＸＴ配線１１のパターンと出力配線１３のパターンはクロス配線にはなっていない。
【００３２】
本水晶発振器は、パッケージ化されたサイズが、長さ２．５ｍｍ以下、幅２．０ｍｍ以下、高さ１．０ｍｍ以下の場合でも、容量結合による異常発振を発生させるものではなく、また、発振周波数が１００ＭＨｚ以上の水晶発振器でも、容量結合による異常発振を発生させるものではない。
【００３３】
［実施の形態の効果］
本水晶発振器によれば、セラミックベースの第１層部１０ａ上に出力配線１３のパターンを形成し、第２層部１０ｂ上にＸＴ配線１１のパターンとＸＴＮ配線１２のパターンを形成し、ＸＴＮ配線１２のパターンと出力配線１３のパターンとをクロス配線とした構造としているので、従来の材料を使用し、特殊な構造とすることがないため、コストアップとはならず、配線パターンがクロス配線となっても容量結合が発生しづらく異常発振を防止できる効果がある。
【産業上の利用可能性】
【００３４】
本発明は、配線パターンがクロス配線となっても容量結合が発生しづらくコストアップとはならない水晶発振器に好適である。
【符号の説明】
【００３５】
１…水晶振動子、  ２…第１のインバータ回路、  ３…抵抗、  ４…分周器（DIVIDER）、  ５…第２のインバータ回路、  １０ａ…第１層部、  １０ｂ…第２層部、  １１…ＸＴ配線、  １２…ＸＴＮ配線、  １３…出力配線、  ２０…発振回路ＩＣ、  ２１…空洞
【図１】
2019186664.tif 000003
【図２】
2019186664.tif 000004
【図３】
2019186664.tif 000005