(57)【要約】      （修正有）【課題】記録アドレスのビット長の短いアドレス記憶法を用いたリング網を利用したパケット転送システムを提供する。【解決手段】記憶すべきMACアドレスから下位アドレスを採取し、その下位アドレスでアドレス記憶メモリをアドレス指定した位置に下位ビット列記憶有を示すビットを記憶することで、記憶すべきアドレス全体の記憶の代わりにする。但し、そのアドレス記憶法で起きるアドレス記憶の誤記憶に関して、そのアドレス記憶法を０系リング１と１系リング２を用いたリング網のパケットドロップ主導用下位アドレス記憶メモリ８に適用し、補助のパケット通過主導用アドレステーブル２１を用いることにより誤記憶を訂正する。【選択図】図１
2019080256.tif 000002
【特許請求の範囲】
【請求項１】
０系リングと前記リングと伝送方向が逆の１系リングからなる２つのリング伝送路と、前記２つのリング伝送路の途中に０系リングのパケット流を１系リングに折り返し、かつ、OAMパケット以外のパケットの通過を遮断するリング伝送路ポートを持つノードである頂点ノードと、複数のノードとを備えた２重リング網からなるパケット転送システムであって、
前記２重リング網は、ノードにリング外の伝送路経由でブロードキャストパケットが到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケットドロップ主導用アドレステーブルに記憶して、前記パケットをコピーして、片一方のパケットは０系リングにより前方ノードに向かわせ、もう片一方のパケットは、１系リングにより前方ノードに向かわせ、
０系リングにより転送された前記パケットがノードに到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケット通過主導用アドレステーブルに記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、前記パケットを０系リングにより前方ノードに向かわせ、頂点ノードの０系リングのパケット流を１系リングに折り返す点に前記パケットが到達した場合には、前記パケットを廃棄し、
１系リングにより転送された前記パケットがノードに到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケット通過主導用アドレステーブルに記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、前記パケットを１系リングにより前方ノードに向かわせる手段と、
ノードにリング外の伝送路経由でブロードキャストパケット以外のパケットが到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶し、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケットドロップ主導用アドレステーブルに記憶して、前記パケットの宛先MACアドレスがパケット１系リング向き主導用アドレステーブルにある場合には、前記パケットを１系リングにより前方ノードに向かわせ、前記パケットの宛先MACアドレスがパケット１系リング向き主導用アドレステーブルに無い場合には、前記パケットを０系リングにより前方ノードに向かわせ、
前記ブロードキャストパケット以外のパケットが０系リングよりノードに到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケット通過主導用アドレステーブルに記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに有る場合、または、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットを０系リングにより前方ノードに向かわせ、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルにある場合、または、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合に、前記パケットの送信元MACアドレスをパケット１系リング向き主導用アドレステーブルに記憶できる場合には、記憶して、記憶できない場合には、そのまま、前記パケットをリング外から接続している伝送路でリング外に送出し、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットを廃棄する手段と
１系リングを転送されるブロードキャストパケット以外のパケットがノードに到着した場合に、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに有る場合、または、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを１系リングにより下流ノードに送出し、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルにある場合、または、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットをリング外から接続している伝送路でリング外に送出し、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システム
【請求項２】
請求項１に記載のパケット転送システムに適用され、前記２重リング網が障害の場合で、障害リング伝送路の両端ノードでループバックした場合に、ループバックビットがセットされていないパケットがループバックした場合には、ループバックビットをセットし、ループバックビットがセットされているパケットがループバックした場合は、ループバックビットをリセットし、ループバックビットがセットされているパケットは、頂点ノードを含む全てのノードをスルーで通過させることを特徴とする２重リング網の障害復旧法
【請求項３】
請求項１に記載のパケット転送システムに適用され、前記２重リング網が障害の場合には、障害リング伝送路の両端ノードでループバックし、前記頂点ノードの０系リングのパケット流の１系リングへの折り返しを解除し、前記頂点ノードのOAMパケット以外のパケットの通過を遮断していたリング伝送路ポートのOAMパケット以外のパケットの通過の遮断を解除することを特徴とする２重リング網の障害復旧法
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、MACアドレスのようなアドレス記憶方法およびそれを用いたMACパケットを転送するリング網を利用したパケット転送システムに関する。
【背景技術】
【０００２】
アドレス記憶方法の従来例としては、特開２０００−１５１６１７「テーブル作成検索装置」がある。この従来例は、ＭＡＣアドレスの記憶回路に関するもので、行列アドレスとＭＡＣアドレスデータエリアとインデックスエリアを持つRAM等で構成される第１のテーブルと行列アドレスとＭＡＣアドレスデータエリアとインデックスエリアを持つRAM等で構成される第２のテーブルからなる。この従来例は、MACアドレスの下位アドレス（例えば１６ビット）で第１のテーブルのメモリを指定した位置AにMACアドレス４８ビット全体を記憶する。その位置Aに既に他のMACアドレスが記憶されていれば、第２のテーブルのメモリの空きアドレス位置Bに記録し、その記録したアドレス位置Bを前記第１テーブルのアドレス位置Aのインデックスエリアに記憶する。これは記録エリアをネスティングで指定する方法である。
【０００３】
また、アドレス記憶方法の従来技術としては、特開２００４−１５５９２「MACアドレスポインタ構造、MACアドレスの並べ替え方法」がある。この従来例は、MACアドレスの下位アドレスで指定されるエントリーテーブルの同じアドレス位置に複数のMACアドレスを記憶する方法である。もし、空きエリアが無ければ、MACアドレスの前記下位アドレスと違う下位アドレスで指定されるエントリーテーブルにMACアドレスを記憶する。
【０００４】
また、従来のリング網としては、IEEE802.17 RPR(Resilient Packet Ring)がある。このRPRは、特殊のRPRヘッダを用い、RPRヘッダには宛先リングノード番号が必要であり、その学習に時間がかかる。また、その変換テーブルFDB(ForwardIng Database)を作成後も端末から受信したパケットは、このテーブルを見て、宛先リングノードのMACアドレスを持つヘッダを付ける必要がり、変換に時間がかかる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０００−１５１６１７  号公報
【特許文献２】特開２００４−１５５９２  号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のアドレス記憶法としての従来例特開２０００−１５１６１７はネスティングでMACアドレスを記憶しているため、記憶アドレス先をたどるのに時間がかかる問題がある。また、本質的MACアドレス４８ビット全体を記憶しているので記憶エリアが大きくなる問題がある。
【０００７】
また、従来アドレス記憶方法としての従来例特開２００４−１５５９２は、MACアドレスの下位アドレスで指定されるMACアドレスのエントリーテーブル位置に空きが無ければ違う下位アドレスのエントリーテーブル位置にMACアドレスを記憶すると記載されているが、その場合には、MACアドレスを記憶する位置を選択する場合に、２つの下位アドレスで指定されるエントリーテーブル位置を検索しなければならないこと、および、同じエントリーテーブルの同じアドレス位置に、複数の記憶アドレスがあるので、それら複数のアドレス比較をする必要があり、検索に時間がかかる問題がある。
MACアドレスの下位アドレスによるＭＡＣアドレスの検索は高速になるが、基本的に下位アドレス位置にMACアドレス全体を記憶する方法は、正確記憶であるが、４８ビット全体を記憶しなければならないので、記憶アドレス数が少ない問題がある。
【０００８】
また、従来のリング網であるRPRは、RPRの入口でMACヘッダ変換を行っているため、高速動作できない問題がある。また、ヘッダ変換テーブルはMACアドレス４８ビット全体を記憶しなければならず、記憶できるアドレス数が少ない問題がある。
【課題を解決するための手段】
【０００９】
本発明は、上記従来技術の問題点を鑑みて成されたもので、その目的とする所は、記憶すべきMACアドレスから下位アドレスを採取し、その下位アドレスで下位アドレス記憶メモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶することで、記憶すべきアドレス全体の記憶の代わりにする。但し、そのアドレス記憶法で起きるアドレス記憶の誤記憶に関して、そのアドレス記憶法を０系リングと１系リングを用いたリング網のパケットドロップ主導用下位アドレス記憶メモリに適用し、アドレス全体を記憶するメモリであり、パケットドロップ接続の禁止を意味する補助のパケット通過主導用アドレステーブルを用いることで誤記憶を訂正することによって、高速で、収容端末数の多いリング網を提供することにある。
【００１０】
ここで、下位アドレス記憶メモリとは、パケットの送信元MACアドレスを下位アドレスと上位アドレスに分け、下位アドレス記憶メモリを前記下位アドレスでアドレス指定した位置にビット１を記憶し、宛先MACアドレスが下位アドレス記憶メモリに記憶されているか確認するためには、下位アドレス記憶メモリをその宛先MACアドレスの下位アドレスでアドレス指定した位置からビット１が読み出される場合には宛先MACアドレスの候補が記憶されていると判断し、それ以外の場合には、記憶されていないと判断するアドレス記憶法を用いるメモリである。
【００１１】
上記下位アドレス記憶メモリのアドレス記憶法は、アドレスの誤一致記憶が発生する。その誤一致記憶を解決するため、このアドレス記憶法を０系リングとそれと逆方向の１系リングからなる２重リング網の頂点ノードの０系リングのパケット流が１系リングに折り返される構成のパケット転送システムのリングのノードに使われるパケットドロップ主導用下位アドレス記憶メモリに適用し、０系リングまたは１系リングを転送されるパケットの宛先MACアドレスの下位アドレスでノードのパケットドロップ主導用下位アドレス記憶メモリをアドレス指定した場合に、ビット１が読み出される誤一致で、誤ってパケットがそのノードでリング外から接続している伝送路でリング外に送出されることを避けるため、リング外から接続している伝送路で端末からノードに到着するブロードキャストパケットをコピーして、両系リングに流し、それぞれのリングのノードにおいて、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットの送信元MACアドレスを、そのパケットの送信元MACアドレスを宛先MACアドレスとして持つパケットのドロップを禁止するパケット通過主導用アドレステーブルに記憶する。
【００１２】
これにより、０系リングまたは１系リングを転送されるパケットの宛先MACアドレスがパケット通過主導用アドレステーブルにある場合には、前記パケットをリング外から接続している伝送路でリング外に送出せずに、前記パケットを前方ノードに送出することで、前記誤記憶による誤動作を訂正できる。
【００１３】
上記方法を用いても、リング外からノードに新たにパケットが到着した場合には、誤動作が生じる。これを避けるため、リング外からノードに到着したパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶すると共に、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、そのパケットの送信元MACアドレスをパケットドロップ主導用アドレステーブルに記憶して、そのパケットを０系リングにより前方ノードに向かわせる。０系リングから前記パケットがノードに到着した場合に、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶する。
【００１４】
これにより、１系リングからノードにパケットが到着した場合に、そのパケットの宛先MACアドレスがパケット通過主導用アドレステーブルにある場合、または、そのパケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルに無い場合で、かつ、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットを１系リングにより下流ノードに送出し、そのパケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルにある場合、または、そのパケットの宛先MACアドレスがパケット通過主導用アドレステーブルに無い場合で、かつ、そのパケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットをリング外から接続している伝送路でリング外に送出することで、誤動作を回避できる。
【００１５】
本発明（１）によれば、０系リングと前記リングと伝送方向が逆の１系リングからなる２つのリング伝送路と、前記２つのリング伝送路の途中に０系リングのパケット流を１系リングに折り返し、かつ、OAMパケット以外のパケットの通過を遮断するリング伝送路ポートを持つノードである頂点ノードと、複数のノードとを備えた２重リング網からなるパケット転送システムであって、
前記２重リング網は、ノードにリング外の伝送路経由でブロードキャストパケットが到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケットドロップ主導用アドレステーブルに記憶して、前記パケットをコピーして、片一方のパケットは０系リングにより前方ノードに向かわせ、もう片一方のパケットは、１系リングにより前方ノードに向かわせ、
０系リングにより転送された前記パケットがノードに到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケット通過主導用アドレステーブルに記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、前記パケットを０系リングにより前方ノードに向かわせ、頂点ノードの０系リングのパケット流を１系リングに折り返す点に前記パケットが到達した場合には、前記パケットを廃棄し、
１系リングにより転送された前記パケットがノードに到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケット通過主導用アドレステーブルに記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、前記パケットを１系リングにより前方ノードに向かわせる手段と、
ノードにリング外の伝送路経由でブロードキャストパケット以外のパケットが到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶し、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケットドロップ主導用アドレステーブルに記憶して、前記パケットの宛先MACアドレスがパケット１系リング向き主導用アドレステーブルにある場合には、前記パケットを１系リングにより前方ノードに向かわせ、前記パケットの宛先MACアドレスがパケット１系リング向き主導用アドレステーブルに無い場合には、前記パケットを０系リングにより前方ノードに向かわせ、
前記ブロードキャストパケット以外のパケットが０系リングよりノードに到着した場合に、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットの送信元MACアドレスをパケット通過主導用アドレステーブルに記憶して、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに有る場合、または、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合には、前記パケットを０系リングにより前方ノードに向かわせ、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルにある場合、または、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出される場合に、前記パケットの送信元MACアドレスをパケット１系リング向き主導用アドレステーブルに記憶できる場合には、記憶して、記憶できない場合には、そのまま、前記パケットをリング外から接続している伝送路でリング外に送出し、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットを廃棄する手段と
１系リングを転送されるブロードキャストパケット以外のパケットがノードに到着した場合に、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに有る場合、または、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットを１系リングにより下流ノードに送出し、前記パケットの宛先MACアドレスがパケットドロップ主導用アドレステーブルにある場合、または、前記パケットの宛先MACアドレスがパケット通過主導用アドレステーブルに無い場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、前記パケットをリング外から接続している伝送路でリング外に送出し、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合で、かつ、前記パケットの宛先MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケット通過主導用下位アドレス記憶メモリである一つのメモリをアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されない場合には、前記パケットを廃棄する手段とを備えたことを特徴とするパケット転送システムを提供する。
【００１６】
また、本発明（２）によれば、本発明（１）に記載のパケット転送システムに適用され、前記２重リング網が障害の場合で、障害リング伝送路の両端ノードでループバックした場合に、ループバックビットがセットされていないパケットがループバックした場合には、ループバックビットをセットし、ループバックビットがセットされているパケットがループバックした場合は、ループバックビットをリセットし、ループバックビットがセットされているパケットは、頂点ノードを含む全てのノードをスルーで通過させることを特徴とする２重リング網の障害復旧法を提供する。
【００１７】
また、本発明（３）によれば、本発明（１）に記載のパケット転送システムに適用され、前記２重リング網が障害の場合には、障害リング伝送路の両端ノードでループバックし、前記頂点ノードの０系リングのパケット流の１系リングへの折り返しを解除し、前記頂点ノードのOAMパケット以外のパケットの通過を遮断していたリング伝送路ポートのOAMパケット以外のパケットの通過の遮断を解除することを特徴とする２重リング網の障害復旧法を提供する。
【発明の効果】
【００１８】
以上、説明したように、本発明によれば、高速で記憶ビット長が短く、記憶アドレス数の多いアドレス記憶法を得、その欠点を０系リングと１系リングからなる２重リング網の頂点ノードの０系リングのパケット流が１系リングに折り返す構成のパケット転送システムを用いることで解決し、このパケット転送システムでは主にMACアドレスの下位アドレスのみでパケットを転送できるため、コストを下げられる効果がある。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施例のパケット通過主導用アドレステーブルとパケット通過主導用下位アドレス記憶メモリとパケットドロップ主導用下位アドレス記憶メモリとパケットドロップ主導用アドレステーブルとパケット１系リング向き主導用アドレステーブルを用いたパケットを転送する専用線リング網からなるパケット転送システムの動作を説明するための図
【発明を実施するための形態】
【００２０】
本発明の第１実施例を図１により説明する。本実施例は、パケット通過主導用アドレステーブルとパケット通過主導用下位アドレス記憶メモリとパケットドロップ主導用下位アドレス記憶メモリとパケットドロップ主導用アドレステーブルとパケット１系リング向き主導用アドレステーブルを用いたパケットを転送する専用線リング網からなるパケット転送システムの動作を説明するための図である。２重リング網のノードに用いるパケット通過主導用アドレステーブルとパケット通過主導用下位アドレス記憶メモリとパケットドロップ主導用下位アドレス記憶メモリとパケットドロップ主導用アドレステーブルとパケット１系リング向き主導用アドレステーブルの記憶アドレスの保持時間のタイマー値は、端末のARPテーブルのタイマー値より長い値に設定する。
【００２１】
実施例１では、２重リング網のノードにブロードキャストパケットが到着した場合に、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリをアドレス指定した位置に下位アドレス記憶有を示すビット１を記憶して、そのパケットをコピーして、０系リングと１系リングに流し、そのパケットにより０系リングおよび１系リングのそのパケットがリング外から到着したノード以外のノードで、そのパケットの送信元MACアドレスを上位アドレスと下位アドレスに分けた場合の前記下位アドレスでパケットドロップ主導用下位アドレス記憶メモリをアドレス指定した位置から下位アドレス記憶有を示すビット１が読み出される場合には、パケット通過主導用アドレステーブルにそのパケットの送信元MACアドレスを記憶することにより、目的以外のノードでパケットがリング外に送出されないようにして経路を確保する。
【００２２】
図１において、１は０系リング、２は１系リング、３は頂点ノード、４，５，６はノード、７は０系リングのパケット流を１系リングに折り返す経路、８はパケットドロップ主導用下位アドレス記憶メモリ、９はパケットドロップ主導用アドレステーブル、１０、１１、１２，１３はL2スイッチ、１４、１５，１６，１７は端末、２１はパケット通過主導用アドレステーブル、２２はパケット通過主導用下位アドレス記憶メモリ、２３はパケット１系リング向き主導用アドレステーブルである。また、（１）〜（１８）はパケット、I1,I2,I3,I4はIPアドレスである。
なお、パケット通過主導用アドレステーブル２１、パケットドロップ主導用アドレステーブル９、パケット１系リング向き主導用アドレステーブル２３は従来のMACアドレステーブルと異なり、ポート番号を記憶しないアドレステーブルである。また、頂点ノード３の０系リングのパケット流を１系リングに折り返しているリング伝送路ポートはOAMパケット以外のパケットの通過を遮断している。
【００２３】
以下に、図１の動作を説明する。最初に、端末１４がブロードキャストパケットを端末１６に送り、その応答パケットを端末１６が端末１４に送出する例を示す。そのブロードキャストパケットは、L2スイッチ１０を介して、図１に示したパケット（１）MBa1a2（I4）（MはMACパケットを示し、Bはブロードキャストアドレスを示し、a1a2は端末１４のMACアドレスの上位ビット列a1と下位ビット列a2を示し、I4は宛先端末１６のIPアドレスである）がノード４に送られる。図に示す点線の矢印は説明用の記号である。
【００２４】
ノード４は、到着したブロードキャストパケットMBa1a2（I4）の送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置に下位アドレス記憶有を示す
ビットを記憶する。図１ではパケットドロップ主導用下位アドレス記憶メモリ８に便宜上下位ビット列a2を記している。そのパケットをコピーし、０系リングと１系リングで前方に送出する。片一方のパケットは（２）MBa1a2（I4）で図１に示されるように、１系リング２によりノード３に向かい、ノード３で廃棄される。もう片一方のパケットは、（３）MBa1a2（I4）で図１に示されるように０系リング１により転送されてノード５に到着する。
【００２５】
ノード５は、到着したそのパケットをコピーして、片一方のパケットは（４）MBa1a2（I4）で図１に示されるようにL2スイッチ１１に送出し、もう片一方のパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されないので、そのパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、そのパケットを０系リング１に送出する。そのパケットは、（５）MBa1a2（I4）で図１に示されるように転送されてノード６に到着する。
【００２６】
ノード６は、到着したそのパケットをコピーして、片一方のパケットは（６）MBa1a2（I4）で図１に示されるようにL2スイッチ１２を介して端末１６に送出し、もう片一方のパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置から、この時点で下位アドレス記憶有を示すビットが読み出されないので、そのパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置に下位ビット列記憶有を示すビットを記憶して、そのパケットを０系リング１に送出する。そのパケットは、（７）MBa1a2（I4）で図１に示されるように転送されてノード３に到着する。
【００２７】
ノード３は、到着したそのパケットをコピーして、片一方のパケットは（８）MBa1a2（I4）で図１に示されるようにL2スイッチ１３を介して端末１７に送出し、もう片一方のパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置から、下位アドレス記憶有を示すビットが読み出されないので、そのパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置に下位アドレス記憶有を示すビットを記憶して、そのパケットを０系リングのパケット流を１系リングに折り返す経路７に送り、そこで廃棄する。
【００２８】
次に、端末１６が前記ブロードキャストパケットの応答パケットMa1a2a3a2（MはMACパケットを示し、a1a2は宛先端末１４の宛先MACアドレスの上位ビット列a1と下位ビット列a2を示し、a3a2は送信元MACアドレスの上位ビット列a3と下位ビット列a2を示す）をL2スイッチ１２を介して、図に（９）Ma1a2a3a2で示されるように、ノード６に送った場合の動作を説明する。
【００２９】
ノード６は、到着したブロードキャストパケットの応答パケット（９）Ma1a2a3a2の送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置に下位アドレス記憶有を示すビットを記憶する。図２ではノード６のパケットドロップ主導用下位アドレス記憶メモリ８に便宜上a2が記憶されていることを示している。図示したa2は、メモリをa2でアドレス指定した位置にビット１を記憶したことを示す。次に、ノード６は、そのブロードキャストパケットの応答パケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置から下位ビット列記憶有を示すビットが読み出されるので、パケットドロップ主導用アドレステーブル９にそのパケットの送信元MACアドレスa3a2を記憶して、そのパケットを０系リング１に送出する。そのパケットは０系リング１により、図に（１０）Ma1a2a3a2で示されるように転送されてノード３に到着する。
【００３０】
ノード３は、到着したそのパケットの宛先MACアドレスの下位ビット列a2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置から下位アドレス記憶有を示すビットが読み出されず、そのパケットの宛先MACアドレスの下位ビット列a2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置から下位ビット列記憶有を示すビットが読み出されるので、そのパケットを０系リングのパケット流を１系リングに折り返す経路７に送り、折り返されたパケットを１系リング２に送出する。そのパケットは、図１に（１１）Ma1a2a3a2で示されるように１系リング２を転送されて、ノード６に到着する。
【００３１】
ノード６は、到着したそのパケットの宛先MACアドレスa1a2がパケットドロップ主導用アドレステーブル９に無く、そのパケットの宛先MACアドレスの下位ビット列a2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置から下位ビット列記憶有を示すビットが読み出されるので、そのパケットを１系リング２に送出する。そのパケットは、図１に（１２）Ma1a2a3a2で示されるように１系リング２を転送されて、ノード５に到着する。
【００３２】
ノード５は、到着したそのパケットの宛先MACアドレスの下位ビット列a2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置から下位ビット列記憶有を示すビットが読み出されず、そのパケットの宛先MACアドレスの下位ビット列a2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置から下位ビット列記憶有を示すビットが読み出されるので、そのパケットを１系リング２に送出する。そのパケットは、図１に（１３）Ma1a2a3a2で示されるように１系リング２を転送されて、ノード４に到着する。
【００３３】
ノード４は、到着したパケットの宛先MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置から下位ビット列記憶有を示すビットが読み出され、そのパケットの宛先MACアドレスa1a2がパケット通過主導用アドレステーブル９に記憶されていないので、そのパケットをリングからドロップして、L2スイッチ１０に送る。そのパケットは、図１に、（１４）Ma1a2a3a2で示されるようにL2スイッチ１０を介して、端末１４に到着する。
【００３４】
次に、端末１４が前記ブロードキャストパケットの応答パケットの応答パケットを端末１６に送る動作を説明する。端末１４から前記ブロードキャストパケットの応答パケットの応答パケットMa3a2a1a2（MはMACパケットであることを示し、a3a2は宛先端末１６のMACアドレスの上位ビット列a3と下位ビット列a2を示し、a1a2は送信元端末１４のMACアドレスの上位ビット列a1と下位ビット列a2を示す）がL2スイッチ１０を介して図に（１５）Ma3a2a1a2で示されるようにノード４に送られる。
【００３５】
ノード４は、到着したパケットの送信元MACアドレスのビット列を上位アドレスと下位アドレスに分けた場合の前記下位アドレスa2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置に下位ビット列記憶有を示すビットを記憶し、そのパケットを図に（１６）Ma3a2a1a2で示されるように０系リング１により転送してノード５に向かわせる。
【００３６】
ノード５では、到着したそのパケットMa3a2a1a2の送信元MACアドレスの下位ビット列a2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置に下位ビット列記憶有を示すビットが記憶されていないので、そのパケットの送信元MACアドレスの下位ビット列a2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置に下位ビット列記憶有を示すビットを記憶して、そのパケットの宛先MACアドレスa3a2がパケットドロップ主導用アドレステーブル９に無く、そのパケットの宛先MACアドレスa3a2の下位ビット列a2でパケット通過主導用下位アドレス記憶メモリ２２をアドレス指定した位置に下位ビット列記憶有を示すビットが記憶されているので、そのまま、そのパケットは０系リング１に送出する。そのパケットは、０系リング１により（１７）Ma3a2a1a2で図に示されるように転送されてノード６に到着する。
【００３７】
ノード６は、到着したそのパケットMa3a2a1a2の送信元MACアドレスa1a2の下位ビット列a2でパケットドロップ主導用下位アドレス記憶メモリ８をアドレス指定した位置に下位ビット列記憶有を示すビットが記憶されているので、そのパケットの送信元MACアドレスa1a2をパケット通過主導用アドレステーブル２１に記憶して、そのパケットの宛先MACアドレスa3a2がパケットドロップ主導用アドレステーブル９にあるので、そのパケットの送信元MACアドレスa1a2をパケット１系リング向き主導用アドレステーブル２３に記憶して、そのパケットをリングからドロップして、L2スイッチ１２に送出する。そのパケットは、（１８）Ma3a2a1a2で図に示されるようにL2スイッチ１２を介して、端末１６に到着する。
【００３８】
以後、端末１６から端末１４宛てのパケットがノード６に到着した場合には、前記パケット１系リング向き主導用アドレステーブル２３にそのパケットの宛先MACアドレスがあるので、そのパケットを直接、１系リング２に送出する。１系リング２に送出されたパケットは、前記説明した動作と同じように転送されて、端末１４に到達する。
【００３９】
なお、実施例１では、前記２重リング網が障害の場合には、障害リング伝送路の両端ノードでループバックし、前記頂点ノードの０系リングのパケット流の１系リングへの折り返しを解除し、前記頂点ノードのOAMパケット以外のパケットの通過を遮断していたリング伝送路ポートのOAMパケット以外のパケットの通過の遮断を解除することことにより２重リング網の障害復旧を行う。
【符号の説明】
【００４０】
１  ０系リング
２  １系リング
３  頂点ノード
４，５，６  ノード
７  ０系リングのパケット流を１系リングに折り返す経路
８  パケットドロップ主導用下位アドレス記憶メモリ
９  パケットドロップ主導用アドレステーブル
１０、１１、１２，１３  L2スイッチ
１４、１５，１６，１７  端末
２１  パケット通過主導用アドレステーブル
２２  パケット通過主導用下位アドレス記憶メモリ
２３  パケット１系リング向き主導用アドレステーブル
（１）〜（１８）  パケット
I1,I2,I3,I4  IPアドレス
【図１】
2019080256.tif 000003