(57)【要約】【課題】容量性負荷を接続したときでも正しく起動するスイッチ装置を提供する。【解決手段】スイッチ装置１（例えば、車載用のハイサイドスイッチＩＣまたはローサイドスイッチＩＣ）は、出力電流Ｉｏの流れる電流経路を導通／遮断するスイッチ素子１０と、外部制御信号Ｓｉがスイッチオン時の論理レベル（例えばハイレベル）であるときにパルス幅変調された内部制御信号ＥＮを生成する内部制御信号生成部２００と、内部制御信号ＥＮに応じてスイッチ素子１０のオン／オフ制御を行うゲート制御部３０と、を有する。なお、内部制御信号生成部２００は、外部端子に外付けされるディスクリート素子を用いて内部制御信号ＥＮの発振周波数ｆ及びオンデューティＤｏｎの少なくとも一方を調整するとよい。また、内部制御信号生成部２００は、スイッチ装置１の起動時に内部制御信号ＥＮのオンデューティＤｏｎを漸増させるとよい。【選択図】図１５
2019080131.tif 000002
【特許請求の範囲】
【請求項１】
出力電流の流れる電流経路を導通／遮断するスイッチ素子と、
外部制御信号がスイッチオン時の論理レベルであるときにパルス幅変調された内部制御信号を生成する内部制御信号生成部と、
前記内部制御信号に応じて前記スイッチ素子のオン／オフ制御を行うゲート制御部と、
を有すること特徴とするスイッチ装置。
【請求項２】
前記内部制御信号生成部は、外部端子に外付けされるディスクリート素子を用いて前記内部制御信号の発振周波数及びオンデューティの少なくとも一方を調整することを特徴とする請求項１に記載のスイッチ装置。
【請求項３】
前記内部制御信号生成部は、前記スイッチ装置の起動時に前記内部制御信号のオンデューティを漸増させることを特徴とする請求項１または請求項２に記載のスイッチ装置。
【請求項４】
前記内部制御信号生成部は、
三角波信号を生成する三角波信号生成部と、
スロープ信号を生成するスロープ信号生成部と、
前記三角波信号と前記スロープ信号を比較して前記内部制御信号を生成する比較部と、
を含むことを特徴とする請求項３に記載のスイッチ装置。
【請求項５】
前記三角波信号生成部は、第１キャパシタの充電電流を生成する第１電流源と、前記第１キャパシタの放電経路を導通／遮断する放電スイッチと、前記放電スイッチのオン／オフ制御を行う放電制御部と、を含み、前記第１キャパシタの充電電圧を前記三角波信号として出力することを特徴とする請求項４に記載のスイッチ装置。
【請求項６】
前記スロープ信号生成部は、第２キャパシタの充電電流を生成する第２電流源を含み、前記第２キャパシタの充電電圧を前記スロープ信号として出力することを特徴とする請求項５に記載のスイッチ装置。
【請求項７】
前記出力電流を監視して過電流保護信号を生成する過電流保護回路をさらに有し、
前記ゲート制御部は、前記過電流保護信号に応じて前記出力電流を制限するように前記スイッチ素子を制御することを特徴とする請求項３〜請求項６のいずれか一項に記載のスイッチ装置。
【請求項８】
前記過電流保護回路は、
閾値制御信号に応じて過電流検出閾値を第１設定値とするか前記第１設定値よりも低い第２設定値とするかを切り替える閾値生成部と、
前記過電流検出閾値が前記第１設定値とされているときに前記出力電流が前記第２設定値を上回ったままマスク期間が経過した時点で前記過電流検出閾値を前記第２設定値に切り替えるように前記閾値制御信号を生成する閾値制御部と、
を含むことを特徴とする請求項７に記載のスイッチ装置。
【請求項９】
前記内部制御信号のオンデューティが初期値から上限値に達するまでの所要時間は、前記過電流検出閾値が前記第１設定値に設定されてから前記第２設定値に切り替わるまでの所要時間以下とされていることを特徴とする請求項８に記載のスイッチ装置。
【請求項１０】
請求項１〜請求項９のいずれか一項に記載のスイッチ装置と、
前記スイッチ装置に接続される負荷と、
を有することを特徴とする電子機器。
【請求項１１】
前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータであることを特徴とする請求項１０に記載の電子機器。
【請求項１２】
請求項１０または請求項１１に記載の電子機器を有することを特徴とする車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書中に開示されている発明は、スイッチ装置に関する。
【背景技術】
【０００２】
従来より、外部制御信号に応じてオン／オフ制御されるスイッチ装置（ハイサイドスイッチＩＣやローサイドスイッチＩＣなど）が様々なアプリケーションで用いられている。
【０００３】
なお、上記に関連する従来技術の一例としては、特許文献１や特許文献２を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−３５９１４公報
【特許文献２】特開２０１６−２０８７６２公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のスイッチ装置は、バルブランプなどの容量性負荷を接続すると、起動時に大きな突入電流（＝容量成分をチャージするための充電電流）が流れて発熱する場合がある。特に、バルブランプが低温であるほど、そのインピーダンスが小さくなるので、より多くの電流を流す必要がある。このような場合において、突入電流の出力量や出力時間が大きいと、スイッチ装置が温度保護の検出と解除を繰り返す状態に陥り、正しく起動することができなくなる（例えばバルブランプが光らなくなる）おそれがあった。
【０００６】
本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、容量性負荷を接続したときでも正しく起動することのできるスイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されているスイッチ装置は、出力電流の流れる電流経路を導通／遮断するスイッチ素子と、外部制御信号がスイッチオン時の論理レベルであるときにパルス幅変調された内部制御信号を生成する内部制御信号生成部と、前記内部制御信号に応じて前記スイッチ素子のオン／オフ制御を行うゲート制御部と、を有する構成（第１の構成）とされている。
【０００８】
なお、上記第１の構成から成るスイッチ装置において、前記内部制御信号生成部は、外部端子に外付けされるディスクリート素子を用いて前記内部制御信号の発振周波数及びオンデューティの少なくとも一方を調整する構成（第２の構成）にするとよい。
【０００９】
また、上記第１または第２の構成から成るスイッチ装置において、前記内部制御信号生成部は、前記スイッチ装置の起動時に前記内部制御信号のオンデューティを漸増させる構成（第３の構成）にするとよい。
【００１０】
さらに、上記第３の構成から成るスイッチ装置において、前記内部制御信号生成部は、三角波信号を生成する三角波信号生成部と、スロープ信号を生成するスロープ信号生成部と、前記三角波信号と前記スロープ信号を比較して前記内部制御信号を生成する比較部とを含む構成（第４の構成）にするとよい。
【００１１】
また、上記第４の構成から成るスイッチ装置において、前記三角波信号生成部は、第１キャパシタの充電電流を生成する第１電流源と、前記第１キャパシタの放電経路を導通／遮断する放電スイッチと、前記放電スイッチのオン／オフ制御を行う放電制御部と、を含み、前記第１キャパシタの充電電圧を前記三角波信号として出力する構成（第５の構成）にするとよい。
【００１２】
また、上記第５の構成から成るスイッチ装置において、前記スロープ信号生成部は、第２キャパシタの充電電流を生成する第２電流源を含み、前記第２キャパシタの充電電圧を前記スロープ信号として出力する構成（第６の構成）にするとよい。
【００１３】
また、上記した第３〜第６いずれかの構成から成るスイッチ装置は、前記出力電流を監視して過電流保護信号を生成する過電流保護回路をさらに有し、前記ゲート制御部は、前記過電流保護信号に応じて前記出力電流を制限するように前記スイッチ素子を制御する構成（第７の構成）にするとよい。
【００１４】
また、上記第７の構成から成るスイッチ装置において、前記過電流保護回路は、閾値制御信号に応じて過電流検出閾値を第１設定値とするか前記第１設定値よりも低い第２設定値とするかを切り替える閾値生成部と、前記過電流検出閾値が前記第１設定値とされているときに前記出力電流が前記第２設定値を上回ったままマスク期間が経過した時点で前記過電流検出閾値を前記第２設定値に切り替えるように前記閾値制御信号を生成する閾値制御部と、を含む構成（第８の構成）にするとよい。
【００１５】
また、上記第８の構成から成るスイッチ装置において、前記内部制御信号のオンデューティが初期値から上限値に達するまでの所要時間は、前記過電流検出閾値が前記第１設定値に設定されてから前記第２設定値に切り替わるまでの所要時間以下である構成（第９の構成）にするとよい。
【００１６】
また、本明細書中に開示されている電子機器は、上記第１〜第９いずれかの構成から成るスイッチ装置と、前記スイッチ装置に接続される負荷とを有する構成（第１０の構成）とされている。
【００１７】
なお、上記第１０の構成から成る電子機器において、前記負荷は、バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータである構成（第１１の構成）にするとよい。
【００１８】
また、本明細書中に開示されている車両は、上記第１０または第１１の構成から成る電子機器を有する構成（第１２の構成）とされている。
【発明の効果】
【００１９】
本明細書中に開示されている発明によれば、容量性負荷を接続したときでも正しく起動することのできるスイッチ装置を提供することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】半導体集積回路装置の第１実施形態を示すブロック図
【図２】信号出力部の一構成例を示すブロック図
【図３】ゲート制御部の一構成例を示すブロック図
【図４】過電流保護回路の一構成例を示すブロック図
【図５】第１電流生成部の一構成例を示す回路図
【図６】第２電流生成部の一構成例を示す回路図
【図７】閾値電圧生成部と過電流検出部の一構成例を示す回路図
【図８】過電流検出閾値の一例を示す模式図
【図９】参照電圧生成部と比較部の一構成例を示す回路図
【図１０】閾値制御部の一構成例を示す回路図
【図１１】過電流保護動作の一例を示すタイミングチャート
【図１２】閾値切替動作の一例を示すフローチャート
【図１３】過電流保護回路の第１使用例を示す模式図
【図１４】過電流保護回路の第２使用例を示す模式図
【図１５】半導体集積回路装置の第２実施形態を示すブロック図
【図１６】セレクタの導入例を示すブロック図
【図１７】内部制御信号生成部の第１実施例を示す回路図
【図１８】第１実施例の内部制御信号生成動作を示すタイミングチャート
【図１９】内部制御信号生成部の第２実施例を示す回路図
【図２０】第２実施例の内部制御信号生成動作を示すタイミングチャート
【図２１】車両の一構成例を示す外観図
【発明を実施するための形態】
【００２１】
＜半導体集積回路装置（第１実施形態）＞
図１は、半導体集積回路装置の第１実施形態を示すブロック図である。本実施形態の半導体集積回路装置１は、ＥＣＵ［electronic control unit］２からの指示に応じて電源電圧ＶＢＢの印加端と負荷３との間を導通／遮断する車載用ハイサイドスイッチＩＣ（＝車載ＩＰＤ［intelligent power device］の一種）である。
【００２２】
なお、半導体集積回路装置１は、装置外部との電気的な接続を確立するための手段として、外部端子Ｔ１〜Ｔ４を備えている。外部端子Ｔ１は、不図示のバッテリから電源電圧ＶＢＢ（例えば１２Ｖ）の供給を受け付けるための電源端子（ＶＢＢピン）である。外部端子Ｔ２は、負荷３（バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど）を外部接続するための負荷接続端子（ＯＵＴピン）である。外部端子Ｔ３は、ＥＣＵ２から外部制御信号Ｓｉの外部入力を受け付けるための信号入力端子（ＩＮピン）である。外部端子Ｔ４は、ＥＣＵ２に状態報知信号Ｓｏを外部出力するための信号出力端子（ＳＥＮＳＥピン）である。なお、外部端子Ｔ４と接地端との間には、外部センス抵抗４が外付けされている。
【００２３】
また、半導体集積回路装置１は、ＮＭＯＳＦＥＴ１０と、出力電流監視部２０と、ゲート制御部３０と、制御ロジック部４０と、信号入力部５０と、内部電源部６０と、異常保護部７０と、出力電流検出部８０と、信号出力部９０と、を集積化して成る。
【００２４】
ＮＭＯＳＦＥＴ１０は、ドレインが外部端子Ｔ１に接続されてソースが外部端子Ｔ２に接続された高耐圧（例えば４２Ｖ耐圧）のパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ１０は、電源電圧ＶＢＢの印加端から負荷３を介して接地端に至る電流経路を導通／遮断するためのスイッチ素子（ハイサイドスイッチ）として機能する。なお、ＮＭＯＳＦＥＴ１０は、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート駆動信号Ｇ１がローレベルであるときにオフする。
【００２５】
なお、ＮＭＯＳＦＥＴ１０は、オン抵抗値が数十ｍΩとなるように設計すればよい。ただし、ＮＭＯＳＦＥＴ１０のオン抵抗値が低いほど、外部端子Ｔ２の地絡時（＝接地端ないしはこれに準ずる低電位端への短絡時）に過電流が流れやすくなり、異常発熱を生じやすくなる。従って、ＮＭＯＳＦＥＴ１０のオン抵抗値を下げるほど、後述する過電流保護回路７１や温度保護回路７３の重要性が高くなる。
【００２６】
出力電流監視部２０は、ＮＭＯＳＦＥＴ２１及び２１’とセンス抵抗２２を含み、ＮＭＯＳＦＥＴ１０に流れる出力電流Ｉｏに応じたセンス電圧Ｖｓ（＝センス信号に相当）を生成する。
【００２７】
ＮＭＯＳＦＥＴ２１及び２１’は、いずれもＮＭＯＳＦＥＴ１０に対して並列接続されたミラートランジスタであり、出力電流Ｉｏに応じたセンス電流Ｉｓ及びＩｓ’を生成する。ＮＭＯＳＦＥＴ１０とＮＭＯＳＦＥＴ２１及び２１’とのサイズ比は、ｍ：１（ただしｍ＞１）である。従って、センス電流Ｉｓ及びＩｓ’は、出力電流Ｉｏを１／ｍに減じた大きさとなる。なお、ＮＭＯＳＦＥＴ２１及び２１’は、ＮＭＯＳＦＥＴ１０と同様、ゲート駆動信号Ｇ１がハイレベルであるときにオンし、ゲート電圧Ｇ２がローレベルであるときにオフする。
【００２８】
センス抵抗２２（抵抗値：Ｒｓ）は、ＮＭＯＳＦＥＴ２１のソースと外部端子Ｔ２との間に接続されており、センス電流Ｉｓに応じたセンス電圧Ｖｓ（＝Ｉｓ×Ｒｓ＋Ｖｏ、ただし、Ｖｏは外部端子Ｔ２に現れる出力電圧）を生成する電流／電圧変換素子である。
【００２９】
ゲート制御部３０は、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成してＮＭＯＳＦＥＴ１０及び２１それぞれのゲートに出力することにより、ＮＭＯＳＦＥＴ１０及び２１のオン／オフ制御を行う。なお、ゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにＮＭＯＳＦＥＴ１０及び２１を制御する機能を備えている。
【００３０】
制御ロジック部４０は、内部電源電圧Ｖｒｅｇの供給を受けてゲート制御信号Ｓ１を生成する。例えば、外部制御信号Ｓｉがハイレベル（＝ＮＭＯＳＦＥＴ１０をオンさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されるので、制御ロジック部４０が動作状態となり、ゲート制御信号Ｓ１がハイレベル（＝Ｖｒｅｇ）となる。一方、外部制御信号Ｓｉがローレベル（＝ＮＭＯＳＦＥＴ１０をオフさせるときの論理レベル）であるときには、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されないので、制御ロジック部４０が非動作状態となり、ゲート制御信号Ｓ１がローレベル（＝ＧＮＤ）となる。また、制御ロジック部４０は、各種の異常保護信号（過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、温度保護信号Ｓ７３、及び、減電圧保護信号Ｓ７４）を監視している。なお、制御ロジック部４０は、上記した異常保護信号のうち、過電流保護信号Ｓ７１、オープン保護信号Ｓ７２、及び、温度保護信号Ｓ７３の監視結果に応じて出力切替信号Ｓ２を生成する機能も備えている。
【００３１】
信号入力部５０は、外部端子Ｔ３から外部制御信号Ｓｉの入力を受け付けて制御ロジック部４０や内部電源部６０に伝達するシュミットトリガである。なお、外部制御信号Ｓｉは、例えば、ＮＭＯＳＦＥＴ１０をオンさせるときにハイレベルとなり、ＮＭＯＳＦＥＴ１０をオフさせるときにローレベルとなる。
【００３２】
内部電源部６０は、電源電圧ＶＢＢから所定の内部電源電圧Ｖｒｅｇを生成して半導体集積回路装置１の各部に供給する。なお、内部電源部６０の動作可否は、外部制御信号Ｓｉに応じて制御される。より具体的に述べると、内部電源部６０は、外部制御信号Ｓｉがハイレベルであるときに動作状態となり、外部制御信号Ｓｉがローレベルであるときに非動作状態となる。
【００３３】
異常保護部７０は、半導体集積回路装置１の各種異常を検出する回路ブロックであり、過電流保護回路７１と、オープン保護回路７２と、温度保護回路７３と、減電圧保護回路７４と、を含む。
【００３４】
過電流保護回路７１は、センス電圧Ｖｓの監視結果（＝出力電流Ｉｏの過電流異常が生じているか否か）に応じた過電流保護信号Ｓ７１を生成する。なお、過電流保護信号Ｓ７１は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
【００３５】
オープン保護回路７２は、出力電圧Ｖｏの監視結果（＝負荷３のオープン異常が生じているか否か）に応じたオープン保護信号Ｓ７２を生成する。なお、オープン保護信号Ｓ７２は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
【００３６】
温度保護回路７３は、半導体集積回路装置１（特にＮＭＯＳＦＥＴ１０周辺）の異常発熱を検出する温度検出素子（不図示）を含み、その検出結果（＝異常発熱が生じているか否か）に応じた温度保護信号Ｓ７３を生成する。なお、温度保護信号Ｓ７３は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
【００３７】
減電圧保護回路７４は、電源電圧ＶＢＢないしは内部電源電圧Ｖｒｅｇの監視結果（＝減電圧異常が生じているか否か）に応じた減電圧保護信号Ｓ７４を生成する。なお、減電圧保護信号Ｓ７４は、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
【００３８】
出力電流検出部８０は、不図示のバイアス手段を用いてＮＭＯＳＦＥＴ２１’のソース電圧と出力電圧Ｖｏとを一致させることにより、出力電流Ｉｏに応じたセンス電流Ｉｓ’（＝Ｉｏ／ｍ）を生成して信号出力部９０に出力する。
【００３９】
信号出力部９０は、出力選択信号Ｓ２に基づいてセンス電流Ｉｓ’（＝出力電流Ｉｏの検出結果に相当）と固定電圧Ｖ９０（＝異常フラグに相当、本図では明示せず）の一方を外部端子Ｔ４に選択出力する。なお、センス電流Ｉｓ’が選択出力された場合には、状態報知信号Ｓｏとして、センス電流Ｉｓ’を外部センス抵抗４（抵抗値：Ｒ４）で電流／電圧変換した出力検出電圧Ｖ８０（＝Ｉｓ’×Ｒ４）がＥＣＵ２に伝達される。なお、出力検出電圧Ｖ８０は、出力電流Ｉｏが大きいほど高くなり、出力電流Ｉｏが小さいほど低くなる。一方、固定電圧Ｖ９０が選択出力された場合には、状態報知信号Ｓｏとして、固定電圧Ｖ９０がＥＣＵ２に伝達される。
【００４０】
＜信号出力部＞
図２は、信号出力部９０の一構成例を示すブロック図である。本構成例の信号出力部９０はセレクタ９１を含む。セレクタ９１は、出力選択信号Ｓ２が異常未検出時の論理レベル（例えばローレベル）であるときに、センス電流Ｉｓ’を外部端子Ｔ４に選択出力し、出力選択信号Ｓ２が異常検出時の論理レベル（例えばハイレベル）であるときに、固定電圧Ｖ９０を外部端子Ｔ４に選択出力する。なお、固定電圧Ｖ９０は、先述した出力検出電圧Ｖ８０の上限値よりも高い電圧値に設定されている。
【００４１】
このような信号出力部９０によれば、単一の状態報知信号Ｓｏを用いて出力電流Ｉｏの検出結果と異常フラグの双方をＥＣＵ２に伝達することができるので、外部端子数の削減に貢献することが可能となる。なお、状態報知信号Ｓｏから出力電流Ｉｏの電流値を読み取る場合には、状態報知信号ＳｏをＡ／Ｄ［analog-to-digital］変換してやればよい。一方、状態報知信号Ｓｏから異常フラグを読み取る場合には、固定電圧Ｖ９０よりもやや低い閾値を用いて状態報知信号Ｓｏの論理レベルを判定してやればよい。
【００４２】
＜ゲート制御部＞
図３は、ゲート制御部３０の一構成例を示すブロック図である。本構成例のゲート制御部３０は、ゲートドライバ３１と、オシレータ３２と、チャージポンプ３３と、クランパ３４と、ＮＭＯＳＦＥＴ３５と、抵抗３６（抵抗値：Ｒ３６）と、キャパシタ３７（容量値：Ｃ３７）と、を含む。
【００４３】
ゲートドライバ３１は、チャージポンプ３３の出力端（＝昇圧電圧ＶＧの印加端）と外部端子Ｔ２（＝出力電圧Ｖｏの印加端）との間に接続されており、ゲート制御信号Ｓ１の電流能力を高めたゲート駆動信号Ｇ１を生成する。なお、ゲート駆動信号Ｇ１は、ゲート制御信号Ｓ１がハイレベルであるときにハイレベル（＝ＶＧ）となり、ゲート制御信号Ｓ１がローレベルであるときにローレベル（＝Ｖｏ）となる。
【００４４】
オシレータ３２は、所定周波数のクロック信号ＣＬＫを生成してチャージポンプ３３に出力する。なお、オシレータ３２の動作可否は、制御ロジック部４０からのイネーブル信号Ｓａに応じて制御される。
【００４５】
チャージポンプ３３は、クロック信号ＣＬＫを用いてフライングキャパシタを駆動することにより、電源電圧ＶＢＢよりも高い昇圧電圧ＶＧを生成する。なお、チャージポンプ３３の動作可否は、制御ロジック部４０からのイネーブル信号Ｓｂに応じて制御される。
【００４６】
クランパ３４は、外部端子Ｔ１（＝電源電圧ＶＢＢの印加端）とＮＭＯＳＦＥＴ１０のゲートとの間に接続されている。外部端子Ｔ２に誘導性の負荷３が接続されるアプリケーションでは、ＮＭＯＳＦＥＴ１０をオンからオフへ切り替える際、負荷３の逆起電力により、出力電圧Ｖｏが負電圧（＜ＧＮＤ）となる。そのため、エネルギー吸収用にクランパ３４（いわゆるアクティブクランプ回路）が設けられている。
【００４７】
ＮＭＯＳＦＥＴ３５のドレインは、ＮＭＯＳＦＥＴ１０のゲートに接続されている。ＮＭＯＳＦＥＴ３５のソースは、外部端子Ｔ２に接続されている。ＮＭＯＳＦＥＴ３５のゲートは、過電流保護信号Ｓ７１の印加端に接続されている。また、ＮＭＯＳＦＥＴ３５のドレイン・ゲート間には、抵抗３６とキャパシタ３７が直列に接続されている。
【００４８】
本構成例のゲート制御部３０において、過電流保護信号Ｓ７１がハイレベルに立ち上げられると、ゲート駆動信号Ｇ１が定常時のハイレベル（＝ＶＧ）から所定の時定数τ（＝Ｒ３６×Ｃ３７）で引き下げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に低下していくので、出力電流Ｉｏに制限が掛けられる。一方、過電流保護信号Ｓ７１がローレベルに立ち下げられると、ゲート駆動信号Ｇ１が所定の時定数τで引き上げられていく。その結果、ＮＭＯＳＦＥＴ１０の導通度が徐々に上昇していくので、出力電流Ｉｏの制限が解除される。
【００４９】
このように、本構成例のゲート制御部３０は、過電流保護信号Ｓ７１に応じて出力電流Ｉｏを制限するようにゲート駆動信号Ｇ１を制御する機能を備えている。
【００５０】
＜過電流保護回路＞
図４は、過電流保護回路７１の一構成例を示すブロック図である。本構成例の過電流保護回路７１は、第１電流生成部１１０と、第２電流生成部１２０と、閾値電圧生成部１３０と、過電流検出部１４０と、参照電圧生成部１５０と、比較部１６０と、閾値制御部１７０と、を含む。
【００５１】
第１電流生成部１１０は、第１電流Ｉｒｅｆを生成して閾値電圧生成部１３０に出力する。第１電流Ｉｒｅｆの電流値は、半導体集積回路装置１の内部で固定されている。
【００５２】
第２電流生成部１２０は、第２電流Ｉｓｅｔを生成して閾値電圧生成部１３０に出力する。第２電流Ｉｓｅｔの電流値は、半導体集積回路装置１の外部から任意に調整することが可能である。
【００５３】
閾値電圧生成部１３０は、閾値制御信号Ｓ１７０に応じて閾値電圧Ｖｔｈ（＝過電流検出閾値に相当）を内部設定値ＶｔｈＨとするか外部設定値ＶｔｈＬ（ただしＶｔｈＨ＞ＶｔｈＬ）とするかを切り替える。なお、内部設定値ＶｔｈＨは、第１電流Ｉｒｅｆに応じて設定される固定値（＝第１設定値に相当）である。一方、外部設定値ＶｔｈＬは、第２電流Ｉｓｅｔに応じて設定される可変値（＝第２設定値に相当）である。
【００５４】
過電流検出部１４０は、センス電圧Ｖｓと閾値電圧Ｖｔｈとを比較して過電流保護信号Ｓ７１を生成する。
【００５５】
参照電圧生成部１５０は、第２電流Ｉｓｅｔに応じた参照電圧ＶＩｓｅｔ（＝参照値に相当）を生成する。
【００５６】
比較部１６０は、センス電圧Ｖｓと参照電圧ＶＩｓｅｔとを比較して比較信号ＶＣＭＰを生成する。
【００５７】
閾値制御部１７０は、比較信号ＶＣＭＰを監視して閾値制御信号Ｓ１７０を生成する。なお、閾値制御信号Ｓ１７０は、例えば、閾値電圧Ｖｔｈとして内部設定値ＶｔｈＨを選択すべきときにローレベルとなり、閾値電圧Ｖｔｈとして外部設定値ＶｔｈＬを選択すべきときにハイレベルとなる。
【００５８】
＜第１電流生成部＞
図５は、第１電流生成部１１０の一構成例を示す回路図である。本構成例の第１電流生成部１１０は、オペアンプ１１１と、ＮＭＯＳＦＥＴ１１２と、抵抗１１３（抵抗値：Ｒ１１３）と、を含む。
【００５９】
オペアンプ１１１の電源端は、内部電源電圧Ｖｒｅｇの印加端に接続されている。オペアンプ１１１の基準電位端は、接地端ＧＮＤに接続されている。オペアンプ１１１の非反転入力端（＋）は、基準電圧Ｖｒｅｆ（例えば、電源変動や温度変動などの影響を受けにくいバンドギャップ基準電圧）の印加端に接続されている。オペアンプ１１１の反転入力端（−）とＮＭＯＳＦＥＴ１１２のソースは、抵抗１１３の第１端に接続されている。抵抗１１３の第２端は、接地端ＧＮＤに接続されている。オペアンプ１１１の出力端は、ＮＭＯＳＦＥＴ１１２のゲートに接続されている。ＮＭＯＳＦＥＴ１１２のドレインは、第１電流Ｉｒｅｆの出力端に接続されている。
【００６０】
上記のように接続されたオペアンプ１１１は、非反転入力端（＋）と反転入力端（−）がイマジナリショートするように、トランジスタ１１２のゲート制御を行う。その結果、抵抗１１３には、固定値の第１電流Ｉｒｅｆ（＝Ｖｒｅｆ×Ｒ１１３）が流れる。
【００６１】
＜第２電流生成部＞
図６は、第２電流生成部１２０の一構成例を示す回路図である。本構成例の第２電流生成部１２０は、オペアンプ１２１と、ＮＭＯＳＦＥＴ１２２と、抵抗１２３（抵抗値：Ｒ１２３）と、外部端子ＳＥＴと、を含む。
【００６２】
オペアンプ１２１の電源端は、内部電源電圧Ｖｒｅｇの印加端に接続されている。オペアンプ１２１の基準電位端は、接地端ＧＮＤに接続されている。オペアンプ１２１の非反転入力端（＋）は、基準電圧Ｖｒｅｆの印加端に接続されている。オペアンプ１２１の反転入力端（−）とＮＭＯＳＦＥＴ１２２のソースは、外部端子ＳＥＴに接続されている。オペアンプ１２１の出力端は、ＮＭＯＳＦＥＴ１２２のゲートに接続されている。ＮＭＯＳＦＥＴ１２２のドレインは、第２電流Ｉｓｅｔの出力端に接続されている。抵抗１２３は、半導体集積回路装置１の外部において、外部端子ＳＥＴと接地端ＧＮＤとの間に接続されている。
【００６３】
上記のように接続されたオペアンプ１２１は、非反転入力端（＋）と反転入力端（−）がイマジナリショートするように、トランジスタ１２２のゲート制御を行う。その結果、抵抗１２３には、自身の抵抗値Ｒ１２３に応じた第２電流Ｉｓｅｔ（＝Ｖｒｅｆ×Ｒ１２３）が流れる。すなわち、第２電流Ｉｓｅｔは、抵抗値Ｒ１２３が高いほど大きくなり、逆に、抵抗値Ｒ１２３が低いほど小さくなる。従って、外付けの抵抗１２３を用いて第２電流Ｉｓｅｔを任意に調整することが可能となる。なお、オペアンプ１２１内部の差動段をカスコード回路とすれば、第２電流Ｉｓｅｔの設定精度を高めることが可能となる。
【００６４】
＜閾値電圧生成部・過電流検出部＞
図７は、閾値電圧生成部１３０と過電流検出部１４０の一構成例を示す回路図である。閾値電圧生成部１３０は、電流源１３１と、抵抗１３２と、カレントミラー１３３と、を含む。一方、過電流検出部１４０は、コンパレータ１４１を含む。
【００６５】
電流源１３１は、カレントミラー部１３３の電流入力端と定電圧ＶＢＢＭ５の印加端との間に接続されており、閾値制御信号Ｓ１７０に応じて第１電流Ｉｒｅｆと第２電流Ｉｓｅｔの一方を選択出力する。より具体的に述べると、電流源１３１は、閾値制御信号Ｓ１７０がローレベルであるときに第１電流Ｉｒｅｆを選択出力し、閾値制御信号Ｓ１７０がハイレベルであるときに第２電流Ｉｓｅｔを選択出力する。
【００６６】
抵抗１３２は、カレントミラー部１３３の電流出力端と出力電圧Ｖｏの印加端（＝外部端子Ｔ２）との間に接続されており、閾値制御信号Ｓ１７０に応じて、その抵抗値が第１抵抗値Ｒｒｅｆ１と第２抵抗値Ｒｒｅｆ２の一方に切り替えられる。より具体的に述べると、抵抗１３２の抵抗値は、閾値制御信号Ｓ１７０がローレベルであるときに第１抵抗値Ｒｒｅｆ１となり、閾値制御信号Ｓ１７０がハイレベルであるときに第２抵抗値Ｒｒｅｆ２となる。
【００６７】
カレントミラー部１３３は、定電圧ＶＢＢ＿ＲＥＦと昇圧電圧ＶＧの供給を受けて動作し、電流源１３１から入力される第１電流Ｉｒｅｆまたは第２電流Ｉｓｅｔをミラーして抵抗１３２に出力する。従って、カレントミラー部１３３の電流出力端（＝抵抗１３２の高電位端）には、閾値制御信号Ｓ１７０に応じてその電圧値が切り替わる閾値電圧Ｖｔｈが生成される。より具体的に述べると、閾値電圧Ｖｔｈは、閾値制御信号Ｓ１７０がローレベルであるときに内部設定値ＶｔｈＨ（＝Ｉｒｅｆ×Ｒｒｅｆ１）となり、閾値制御信号Ｓ１７０がハイレベルであるときに外部設定値ＶｔｈＬ（＝Ｉｓｅｔ×Ｒｒｅｆ２）となる。なお、カレントミラー部１３３は、第１電源系（ＶＢＢ＿ＲＥＦ−ＶＢＢＭ５系）から第２電源系（ＶＧ−Ｖｏ系）に第１電流Ｉｒｅｆまたは第２電流Ｉｓｅｔを受け渡すレベルシフタとしても機能する。
【００６８】
なお、定電圧ＶＢＢ＿ＲＥＦ及び定電圧ＶＢＢＭ５は、いずれも、半導体集積回路装置１の内部で生成される基準電圧であり、例えば、ＶＢＢ＿ＲＥＦ≒ＶＢＢ、ＶＢＢＭ５≒ＶＢＢ−５Ｖとなる。
【００６９】
コンパレータ１４１の電源端は、昇圧電圧ＶＧの印加端に接続されている。コンパレータ１４１の基準電位端は、出力電圧Ｖｏの印加端（外部端子Ｔ２）に接続されている。コンパレータ１４１の非反転入力端（＋）は、センス電圧Ｖｓの印加端に接続されている。コンパレータ１４１の反転入力端（−）は、閾値電圧Ｖｔｈの印加端に接続されている。このようにして接続されたコンパレータ１４１は、センス電圧Ｖｓと閾値電圧Ｖｔｈとを比較して過電流保護信号Ｓ７１を生成する。過電流保護信号Ｓ７１は、センス電圧Ｖｓが閾値電圧Ｖｔｈよりも低いときにローレベル（＝過電流未検出時の論理レベル）となり、センス電圧Ｖｓが閾値電圧Ｖｔｈよりも高いときにハイレベル（＝過電流検出時の論理レベル）となる。
【００７０】
図８は、過電流検出閾値の一例を示す模式図である。先にも述べたように、センス電圧Ｖｓと比較される閾値電圧Ｖｔｈは、閾値制御信号Ｓ１７０に応じて、内部設定値ＶｔｈＨと外部設定値ＶｔｈＬの一方に切り替えられる。これは、出力電流Ｉｏと比較される過電流検出閾値Ｉｏｃｐが内部設定値ＩｏｃｐＨと外部設定値ＩｏｃｐＬの一方に切り替えられることと等価である。
【００７１】
なお、内部設定値ＩｏｃｐＨは、負荷３のショート異常が生じた場合であっても半導体集積回路装置１が破壊されないように、ＮＭＯＳＦＥＴ１０のオン抵抗値や素子耐圧に応じた固定値（例えば１５Ａ程度）とすることが望ましい。このように、内部設定値ＩｏｃｐＨは、あくまで半導体集積回路装置１自体の保護を目的とするものであり、出力電流Ｉｏの定常値から大きく乖離することも多い。
【００７２】
一方、外部設定値ＩｏｃｐＬは、負荷３に応じて出力電流Ｉｏの異常値が異なることに鑑み、負荷３に応じた可変値（例えば１Ａ〜１０Ａ）とすることが望ましい。例えば、バルブランプ駆動時の出力電流Ｉｏは、ソレノイド駆動時の出力電流Ｉｏよりも一般的に大きい。これを鑑みると、バルブランプ駆動時には、ソレノイド駆動時よりも外部設定値ＩｏｃｐＬを高めに設定すればよい。逆に、発光ダイオード駆動時の出力電流Ｉｏは、ソレノイド駆動時の出力電流Ｉｏよりも一般的に小さい。これを鑑みると、発光ダイオード駆動時には、ソレノイド駆動時よりも外部設定値ＩｏｃｐＬを低めに設定すればよい。
【００７３】
ところで、半導体集積回路装置１の駆動対象となる負荷３には、その正常動作として瞬時的に大きな出力電流Ｉｏを流す必要のあるものも存在する。例えば、バルブランプの起動時には、定常動作時よりも大きな突入電流が瞬時的に流れる。負荷３によっては、起動時の出力電流Ｉｏと定常動作時の出力電流Ｉｏとの間で数十倍の差が生じることもある。
【００７４】
そのため、瞬時電流の確保と負荷３に応じた過電流保護とを両立するためには、出力電流Ｉｏと比較される過電流検出閾値Ｉｏｃｐ（延いては、センス電圧Ｖｓと比較される閾値電圧Ｖｔｈ）を適切なタイミングで切り替えてやる必要がある。
【００７５】
以下では、閾値電圧Ｖｔｈの適切な切替制御を実現するための手段（参照電圧生成部１５０、比較部１６０、及び、閾値制御部１７０）について、詳細な説明を行う。
【００７６】
＜参照電圧生成部・比較部＞
図９は、参照電圧生成部１５０と比較部１６０の一構成例を示す回路図である。参照電圧生成部１５０は、電流源１５１と抵抗１５２（抵抗値：Ｒ１５２）を含む。また、比較部１６０は、コンパレータ１６１を含む。
【００７７】
電流源１５１は、昇圧電圧ＶＧの印加端と抵抗１５２との間に接続されており、第２電流生成部１２０で生成される第２電流Ｉｓｅｔ（より正確には、第２電流Ｉｓｅｔと等価の可変電流）を出力する。
【００７８】
抵抗１５２は、電流源１５１と出力電圧Ｖｏの印加端（＝外部端子Ｔ２）との間に接続されており、第２電流Ｉｓｅｔに応じた参照電圧ＶＩｓｅｔ（＝Ｉｓｅｔ×Ｒ１５２）を生成する電流／電圧変換素子である。
【００７９】
コンパレータ１６１の電源端は、昇圧電圧ＶＧの印加端に接続されている。コンパレータ１６１の基準電位端は、出力電圧Ｖｏの印加端（外部端子Ｔ２）に接続されている。コンパレータ１６１の非反転入力端（＋）は、センス電圧Ｖｓの印加端に接続されている。コンパレータ１６１の反転入力端（−）は、参照電圧ＶＩｓｅｔの印加端に接続されている。このように接続されたコンパレータ１６１は、センス電圧Ｖｓと参照電圧ＶＩｓｅｔとを比較して比較信号ＶＣＭＰを生成する。比較信号ＶＣＭＰは、センス電圧Ｖｓが参照電圧ＶＩｓｅｔよりも低いときにローレベルとなり、センス電圧Ｖｓが参照電圧ＶＩｓｅｔよりも高いときにハイレベルとなる。
【００８０】
なお、抵抗１５２の抵抗値Ｒ１５２は、比較信号ＶＣＭＰに応じて第１抵抗値Ｒｄｅｔ１と第２抵抗値Ｒｄｅｔ２（ただしＲｄｅｔ１＞Ｒｄｅｔ２）の一方に切り替えられる。より具体的に述べると、抵抗１５２の抵抗値Ｒ１５２は、比較信号ＶＣＭＰがローレベルであるときに第１抵抗値Ｒｄｅｔ１となり、比較信号ＶＣＭＰがハイレベルであるときに第２抵抗値Ｒｄｅｔ２となる。このような抵抗値Ｒ１５２の切替制御により、比較部１６０にヒステリシス特性を付与することができる。
【００８１】
＜閾値制御部＞
図１０は、閾値制御部１７０の一構成例を示す回路図である。閾値制御部１７０は、コンパレータ１７１と、電流源１７２と、レベルシフタ１７３と、ＲＳフリップフロップ１７４と、放電制御部１７５と、ＮＭＯＳＦＥＴ１７６と、キャパシタ１７７と、外部端子ＤＬＹと、を含む。
【００８２】
コンパレータ１７１の電源端は、内部電源電圧Ｖｒｅｇの印加端に接続されている。コンパレータ１７１の基準電位端は、接地端ＧＮＤに接続されている。コンパレータ１７１の非反転入力端（＋）は、外部端子ＤＬＹ（充電電圧Ｖｄの印加端）に接続されている。コンパレータ１７１の反転入力端（−）は、マスク期間満了電圧Ｖｄｒｅｆの印加端に接続されている。このように接続されたコンパレータ１７１は、充電電圧Ｖｄとマスク期間満了電圧Ｖｄｒｅｆとを比較して内部信号Ｓｘを生成する。内部信号Ｓｘは、充電電圧Ｖｄがマスク期間満了電圧Ｖｄｒｅｆよりも高いときにハイレベルとなり、充電電圧Ｖｄがマスク期間満了電圧Ｖｄｒｅｆよりも低いときにローレベルとなる。
【００８３】
電流源１７２は、内部電源電圧Ｖｒｅｇの印加端と外部端子ＤＬＹとの間に接続されており、所定の充電電流Ｉｄを生成する。なお、電流源１７２の動作可否は、内部信号Ｓｙ（＝レベルシフト済みの比較信号ＶＣＭＰに相当）に応じて制御される。より具体的に述べると、電流源１７２は、内部信号Ｓｙがハイレベルであるときに動作状態となり、内部信号Ｓｙがローレベルであるときに非動作状態となる。
【００８４】
レベルシフタ１７３は、昇圧電圧ＶＧと出力電圧Ｖｏとの間でパルス駆動される比較信号ＶＣＭＰをレベルシフトさせることにより、内部電源電圧Ｖｒｅｇと接地電圧ＧＮＤとの間でパルス駆動される内部信号Ｓｙを生成する。従って、比較信号ＶＣＭＰがハイレベル（＝ＶＧ）であるときには、内部信号Ｓｙもハイレベル（＝Ｖｒｅｇ）となり、比較信号ＶＣＭＰがローレベル（＝Ｖｏ）であるときには、内部信号Ｓｙもローレベル（＝ＧＮＤ）となる。
【００８５】
ＲＳフリップフロップ１７４は、セット端（Ｓ）に入力される内部信号Ｓｘとリセット端（Ｒ）に入力される内部信号Ｓｙに応じて、出力端（Ｑ）から閾値制御信号Ｓ１７０を出力する。より具体的に述べると、ＲＳフリップフロップ１７４は、内部信号Ｓｘの立上りタイミングで閾値制御信号Ｓ１７０をハイレベルにセットする一方、内部信号Ｓｙの立下りタイミングで閾値制御信号Ｓ１７０をローレベルにリセットする。
【００８６】
放電制御部１７５は、内部信号Ｓｘに応じて、内部信号Ｓｚを生成する。より具体的に述べると、放電制御部１７５は、内部信号Ｓｘの立上りタイミングで内部信号Ｓｚを所定の放電期間Ｔｄｃｈｇに亘ってハイレベルとする。
【００８７】
ＮＭＯＳＦＥＴ１７６は、内部信号Ｓｚに応じて外部端子ＤＬＹと接地端ＧＮＤとの間（＝キャパシタ１７７の両端間）を導通／遮断する放電スイッチ素子である。なお、ＮＭＯＳＦＥＴ１７６は、内部信号Ｓｚがハイレベルであるときにオンし、内部信号Ｓｚがローレベルであるときにオフする。
【００８８】
キャパシタ１７７は、半導体集積回路装置１の外部において、外部端子ＤＬＹと接地端ＧＮＤとの間に接続されている。ＮＭＯＳＦＥＴ１７６がオフされているときに、電流源１７２から充電電流Ｉｄが供給されると、キャパシタ１７７の充電電圧Ｖｄが上昇する。一方、ＮＭＯＳＦＥＴ１７６がオンされているときには、キャパシタ１７７がＮＭＯＳＦＥＴ１７６を介して放電されるので、充電電圧Ｖｄが低下する。
【００８９】
＜過電流保護動作＞
図１１は、過電流保護動作の一例を示すタイミングチャートであり、上から順に、外部制御信号Ｓｉ、第１電流Ｉｒｅｆ、第２電流Ｉｓｅｔ、センス電圧Ｖｓ、比較信号ＶＣＭＰ、充電電圧Ｖｄ、内部信号Ｓｘ〜Ｓｚ、閾値制御信号Ｓ１７０、閾値電圧Ｖｔｈ、並びに、状態報知信号Ｓｏが描写されている。
【００９０】
時刻ｔ１１において、外部制御信号Ｓｉがハイレベルに立ち上げられると、第１電流Ｉｒｅｆの生成動作が遅滞なく開始される。ただし、時刻ｔ１１では、半導体集積回路装置１のシャットダウンが解除されておらず、ＮＭＯＳＦＥＴ１０がオフされたままなので、ＮＭＯＳＦＥＴ１０には出力電流Ｉｏが流れない。従って、センス電圧Ｖｓは０Ｖに維持されたままである。
【００９１】
時刻ｔ１２において、時刻ｔ１１から所定の起動遅延期間Ｔｄｌｙ（例えば５μｓ）が経過すると、半導体集積回路装置１のシャットダウンが解除される。その結果、ＮＭＯＳＦＥＴ１０がオンされて出力電流Ｉｏが流れ始めるのでセンス電圧Ｖｓが上昇し始める。また、時刻ｔ１２では、第２電流Ｉｓｅｔとこれに応じた参照電圧ＶＩｓｅｔ（本図ではＶＩｓｅｔ＝ＶｔｈＬ）の生成動作も開始される。なお、時刻ｔ１２では、センス電圧Ｖｓが参照電圧ＶＩｓｅｔよりも低いので比較信号ＶＣＭＰがローレベルとなる。従って、閾値制御信号Ｓ１７０がローレベルとなるので、閾値電圧Ｖｔｈとして内部設定値ＶｔｈＨが選択された状態となる。
【００９２】
時刻ｔ１３において、センス電圧Ｖｓが参照電圧ＶＩｓｅｔを上回ると、比較信号ＶＣＭＰがハイレベルとなる。その結果、内部信号Ｓｙがハイレベルとなるので、充電電圧Ｖｄが上昇し始める。なお、時刻ｔ１３では、充電電圧Ｖｄがマスク期間満了電圧Ｖｄｒｅｆよりも低いので、内部信号Ｓｘがローレベルのままとなる。従って、閾値制御信号Ｓ１７０がローレベルに維持されるので、閾値電圧Ｖｔｈとして内部設定値ＶｔｈＨが選択されたままとなる。そのため、センス電圧Ｖｓが外部設定値ＶｔｈＬ（＝ＶＩｓｅｔ）を上回っていても過電流保護は掛からない。
【００９３】
時刻ｔ１４において、充電電圧Ｖｄがマスク期間満了電圧Ｖｄｒｅｆを上回ると、内部信号Ｓｘがハイレベルとなる。従って、閾値制御信号Ｓ１７０がハイレベルにセットされるので、閾値電圧Ｖｔｈが外部設定値ＶｔｈＬに切り替わる。その結果、時刻ｔ１４以降は、センス電圧Ｖｓが外部設定値ＶｔｈＬを上回らないように過電流保護が掛かるようになる。また、内部信号Ｓｘがハイレベルに立ち上がると、内部信号Ｓｚも所定の放電期間Ｔｄｃｈｇに亘ってハイレベルとなるので、充電電圧Ｖｄが０Ｖまで放電される。なお、放電期間Ｔｄｃｈｇは、先述の起動遅延期間Ｔｄｌｙよりも短時間（例えば３μｓ）であることが望ましい。
【００９４】
このように、閾値電圧Ｖｔｈが内部設定値ＶｔｈＨとされているときには、センス電圧Ｖｓが参照電圧ＶＩｓｅｔを上回ったまま、所定のマスク期間Ｔｍａｓｋ（＝時刻ｔ１３〜ｔ１４）が経過した時点で、閾値電圧Ｖｔｈが外部設定値ＶｔｈＬに切り替えられる。従って、負荷３に応じた過電流保護を実現することが可能となる。
【００９５】
一方、本図では明示していないが、センス電圧Ｖｓが瞬時的に参照電圧ＶＩｓｅｔを上回ったとしても、マスク期間Ｔｍａｓｋの満了前に再び参照電圧ＶＩｓｅｔを下回れば、閾値電圧Ｖｔｈが内部設定値ＶｔｈＨに維持されたままとなる。従って、意図しない過電流保護が掛からないので、起動時の瞬時電流を確保することが可能となる。
【００９６】
また、当然のことながら、閾値電圧Ｖｔｈが内部設定値ＶｔｈＨとされているときに、センス電圧Ｖｓが内部設定値ＶｔｈＨを上回ると、その時点で遅滞なく過電流保護が掛かる。従って、負荷３のショート異常などが生じたときには、出力電流Ｉｏを速やかに制限することができるので、半導体集積回路装置１の破壊を未然に防ぐことが可能となる。
【００９７】
なお、上記のマスク期間Ｔｍａｓｋは、外付けのキャパシタ１７７を用いて任意に調整することのできる可変値である。より具体的に述べると、マスク期間Ｔｍａｓｋは、キャパシタ１７７の容量値が大きいほど長くなり、キャパシタ１７７の容量値が小さいほど短くなる。ただし、マスク期間Ｔｍａｓｋが長いほど、外部設定値ＶｔｈＬを用いた過電流保護の開始タイミングが遅れる。従って、マスク期間Ｔｍａｓｋは、起動時における瞬時電流の継続時間を考慮して、必要最小限の長さに設定しておくことが望ましい。
【００９８】
また、半導体集積回路装置１の用途（負荷３の種類）に応じて、マスク期間Ｔｍａｓｋを設けるか否かを任意に使い分けることも可能である。例えば、外部端子ＤＬＹをオープンとしておけば、マスク期間Ｔｍａｓｋが実質的にゼロとなるので、外部設定値ＶｔｈＬのみが設けられている場合と等価になる。また、例えば、外部端子ＤＬＹを接地端ＧＮＤとショートしておけば、マスク期間Ｔｍａｓｋが無限大となるので、内部設定値ＶｔｈＨのみが設けられている場合と等価になる。
【００９９】
時刻ｔ１５において、センス電圧Ｖｓが参照電圧ＶＩｓｅｔを下回ると、比較信号ＶＣＭＰがローレベルとなり、延いては、内部信号Ｓｙがローレベルとなる。その結果、閾値制御信号Ｓ１７０がローレベルにリセットされるので、閾値電圧Ｖｔｈが内部設定値ＶｔｈＨに切り替わる。
【０１００】
このように、閾値電圧Ｖｔｈが外部設定値ＶｔｈＬとされているときには、センス電圧Ｖｓが参照電圧ＶＩｓｅｔを下回った時点で、閾値電圧Ｖｔｈが内部設定値ＶｔｈＨに切り替えられる。すなわち、外部設定値ＶｔｈＬを用いた過電流保護動作が解除されると、過電流保護回路７１は、起動時の初期状態に戻される。
【０１０１】
時刻ｔ１６において、外部制御信号Ｓｉがローレベルに立ち上げられると、半導体集積回路装置１のシャットダウンされて上記一連の動作が終了する。
【０１０２】
なお、状態報知信号Ｓｏに着目すると、過電流未検出期間（時刻ｔ１４〜ｔ１５以外）には、出力電流Ｉｏの検出結果に相当する出力検出電圧Ｖ８０（図中の破線も参照）が選択出力されている。一方、過電流検出期間（時刻ｔ１４〜ｔ１５）には、出力検出電圧Ｖ８０に代えて、異常フラグに相当する定電圧Ｖ９０が選択出力されている。
【０１０３】
図１２は、閾値切替動作の一例を示すフローチャートである。フローが開始されると、まず、ステップＳ１０１において、閾値電圧Ｖｔｈが内部設定値ＶｔｈＨ（＝Ｉｒｅｆ×Ｒｒｅｆ１）に設定される（図１１の時刻ｔ１２に相当）。
【０１０４】
次に、ステップＳ１０２では、センス電圧Ｖｓが参照電圧ＶＩｓｅｔよりも高いか否かの判定が行われる。ここで、イエス判定が下された場合には、フローがステップＳ１０３に進められる。一方、ノー判定が下された場合には、フローがステップＳ１０２に戻されて本ステップでの判定が繰り返される（図１１の時刻ｔ１２〜ｔ１３に相当）。
【０１０５】
ステップＳ１０３では、ステップＳ１０２でのイエス判定を受けて、キャパシタ１７７の充電が開始される（図１１の時刻ｔ１３に相当）。
【０１０６】
次に、ステップＳ１０４では、充電電圧Ｖｄがマスク期間満了電圧Ｖｄｒｅｆよりも高いか否かの判定が行われる。ここで、イエス判定が下された場合には、フローがステップＳ１０５に進められる。一方、ノー判定が下された場合には、フローがステップＳ１０４に戻されて本ステップでの判定が繰り返される（図１１の時刻ｔ１３〜ｔ１４に相当）。
【０１０７】
ステップＳ１０５では、ステップＳ１０４でのイエス判定を受けて、キャパシタ１７７が放電される。また、ステップＳ１０６では、閾値電圧Ｖｔｈが外部設定値ＶｔｈＬ（＝Ｉｓｅｔ×Ｒｒｅｆ２）に切り替えられる。これらのステップＳ１０５及びＳ１０６は、図１１の時刻ｔ１４に相当する。
【０１０８】
次に、ステップＳ１０７では、センス電圧Ｖｓが参照電圧ＶＩｓｅｔよりも低いか否かの判定が行われる。ここで、イエス判定が下された場合には、フローがステップＳ１０１に戻されて、閾値電圧Ｖｔｈが再び内部設定値ＶｔｈＨ（＝Ｉｒｅｆ×Ｒｒｅｆ１）に切り替えられる（図１１の時刻ｔ１５に相当）。一方、ノー判定が下された場合には、フローがステップＳ１０７に戻されて本ステップでの判定が繰り返される（図１１の時刻ｔ１４〜ｔ１５に相当）。
【０１０９】
＜使用例＞
図１３は、過電流保護回路７１の第１使用例を示す模式図である。例えば、負荷３がバルブランプである場合には、本図中の実線で示したように、起動時の出力電流Ｉｏとして定常動作時よりも大きい瞬時電流が流れる。ただし、先述のマスク期間Ｔｍａｓｋを適切に設定しておけば、上記の瞬時電流を検出対象から除外することができるので、意図しない過電流保護が掛かることはない。すなわち、過大な瞬時電流が流れる起動時には、出力電流Ｉｏと内部設定値ＩｏｃｐＨとが比較されることになり、定常動作時には出力電流Ｉｏと外部設定値ＩｏｃｐＬとが比較されることになる。従って、出力電流Ｉｏの駆動エリアは、本図中のハッチングを付した領域として表すことができる。
【０１１０】
図１４は、過電流保護回路７１の第２使用例を示す模式図である。例えば、負荷３がモータである場合には、本図中の実線で示したように、ロック時の出力電流Ｉｏとして定常動作時よりも大きい瞬時電流が流れる。ただし、先述のマスク期間Ｔｍａｓｋを適切に設定しておけば、上記の瞬時電流を検出対象から除外することができるので、意図しない過電流保護が掛かることはない。すなわち、過大な瞬時電流が流れるロック時には、出力電流Ｉｏと内部設定値ＩｏｃｐＨとが比較されることになり、定常動作時には出力電流Ｉｏと外部設定値ＩｏｃｐＬとが比較されることになる。従って、出力電流Ｉｏの駆動エリアは、本図中のハッチングを付した領域として表すことができる。
【０１１１】
＜作用・効果＞
これまでに説明してきたように、過電流保護回路７１では、出力電流Ｉｏと比較される過電流検出閾値Ｉｏｃｐとして、２段階の内部設定値ＩｏｃｐＨと外部設定値ＩｏｃｐＬが用意されており、かつ、内部設定値ＩｏｃｐＨから外部設定値ＩｏｃｐＬに切り替えるまでの猶予期間として、所定のマスク期間Ｔｍａｓｋが設けられている。
【０１１２】
このような構成を採用することにより、瞬時電流の確保と負荷３に応じた過電流保護とを両立することが可能となる。特に、負荷３の定常動作時には、内部設定値ＩｏｃｐＨよりも十分に低い外部設定値ＩｏｃｐＬと出力電流Ｉｏとが比較されるので、負荷３の駆動電流からかけ離れた大電流が出力電流Ｉｏとして流れ続けることはない。従って、負荷３に接続されるハーネスを従来よりも細径化することが可能となる。
【０１１３】
また、過電流保護回路７１であれば、負荷３に応じた過電流保護をＥＣＵ２で行う必要がなくなるので、ＥＣＵ２の負担（＝出力電流Ｉｏの常時監視など）を軽減することが可能となり、延いては、ＥＣＵ２のマイコンレス化を実現することが可能となる。
【０１１４】
＜半導体装置（第２実施形態）＞
図１５は、半導体集積回路装置１の第２実施形態を示すブロック図である。本実施形態の半導体集積回路装置１は、第１実施形態（図１）をベースとしつつ、内部制御信号生成部２００が追加されている点に特徴を有する。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことにより重複した説明を割愛し、以下では、第２実施形態の特徴部分について重点的な説明を行う。
【０１１５】
内部制御信号生成部２００は、外部制御信号Ｓｉがハイレベル（＝スイッチオン時の論理レベル）とされて、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されている間、パルス幅変調された内部制御信号ＥＮを生成する。
【０１１６】
ゲート制御部３０では、内部制御信号生成部２００から入力される内部制御信号ＥＮに応じて、ゲート駆動信号Ｇ１の生成ないし出力が許可／禁止制御される。従って、ゲート制御部３０では、ゲート制御信号Ｓ１（延いては外部制御信号Ｓｉ）がハイレベルとされている間、内部制御信号ＥＮに応じてＮＭＯＳＦＥＴ１０のオン／オフ制御が行われる。
【０１１７】
このように、本実施形態の半導体集積回路装置１であれば、外部制御信号Ｓｉのパルス幅変調処理を要さずに、ＮＭＯＳＦＥＴ１０をＰＷＭ［pulse width modulation］駆動することができる。従って、第１実施形態（図１）のＤＣ駆動時よりも、負荷３への突入電流を減らすことができるので、半導体集積回路装置１の発熱を抑えることが可能となる。その結果、半導体集積回路装置１が温度保護の検出と解除を繰り返す状態に陥り難くなるので、容量性負荷を接続したときでも正しく起動することが可能となる。
【０１１８】
なお、ゲート駆動部３０以外の回路ブロックは、外部制御信号Ｓｉがハイレベルとされて、内部電源部６０から内部電源電圧Ｖｒｅｇが供給されている間、先述の第１実施形態と同様に動作する。
【０１１９】
また、本図では、内部制御信号生成部２００の存在を明示するために、これを独立の回路ブロックとして描写したが、半導体集積回路装置１の内部構成はこれに限定されるものではなく、例えば、内部制御信号生成部２００を制御ロジック部４０に内包させても構わない。その場合には、ゲート制御信号Ｓ１がＰＷＭ駆動されることになる。
【０１２０】
また、ゲート駆動部３０は、内部制御信号ＥＮに応じたＰＷＭ駆動と、ゲート制御信号Ｓ１に応じたＤＣ駆動を任意に切り替えることが可能な構成としても構わない。具体的には、図１６で示したように、内部制御信号ＥＮとゲート制御信号Ｓ１のいずれか一方を選択出力するセレクタ３００を設けるとよい。
【０１２１】
＜内部制御信号生成部＞
図１７は、内部制御信号生成部２００の第１実施例を示す回路図である。本実施例の内部制御信号生成部２００は、電流源２０１と、放電スイッチ２０２と、放電制御部２０３と、外部端子ＣＲ及びＤＩＳＣと、キャパシタＣ０と、抵抗Ｒ０と、を含む。
【０１２２】
電流源２０１は、電源端と外部端子ＣＲとの間に接続されており、キャパシタＣ０の充電電流Ｉ０を生成する。
【０１２３】
放電スイッチ２０２は、外部端子ＤＩＳＣと接地端との間に接続されたＮＭＯＳＦＥＴであり、キャパシタＣ０の放電経路を導通／遮断する。なお、放電スイッチ２０２は、放電制御信号Ｓｄｉｓｃ（＝内部制御信号ＥＮ）がハイレベルであるときにオンし、放電制御信号Ｓｄｉｓｃがローレベルであるときにオフする。すなわち、放電制御信号Ｓｄｉｃのハイレベル期間（＝放電スイッチ２０２のオン期間）は、キャパシタＣ０の放電期間に相当し、放電制御信号Ｓｄｉｓｃのローレベル期間（＝放電スイッチ２０２のオフ期間）は、キャパシタＣ０の充電期間に相当する。
【０１２４】
放電制御部２０３は、コンパレータ２０３ａ及び２０３ｂと、ＲＳフリップフロップ２０３ｃと、を含み、キャパシタＣ０の充電電圧Ｖ０を監視して内部制御信号ＥＮを生成するとともに、これを放電制御信号Ｓｄｉｓｃとして用いることにより、放電スイッチ２０２のオン／オフ制御を行う。
【０１２５】
コンパレータ２０３ａは、非反転入力端（＋）に入力される充電電圧Ｖ０と、反転入力端（−）に入力される上側閾値電圧ＶＨとを比較することにより、セット信号Ｓｓを生成する。セット信号Ｓｓは、Ｖ０＜ＶＨであるときにローレベルとなり、Ｖ０＞ＶＨであるときにハイレベルとなる。
【０１２６】
コンパレータ２０３ｂは、反転入力端（−）に入力される充電電圧Ｖ０と、非反転入力端（＋）に入力される下側閾値電圧ＶＬ（＜ＶＨ）とを比較することにより、リセット信号Ｓｒを生成する。リセット信号Ｓｒは、Ｖ０＞ＶＬであるときにローレベルとなり、Ｖ０＜ＶＬであるときにハイレベルとなる。
【０１２７】
ＲＳフリップフロップ２０３ｃは、セット端（Ｓ）に入力されるセット信号Ｓｓと、リセット端（Ｒ）に入力されるリセット信号Ｓｒの双方に応じて、出力端（Ｑ）から内部制御信号ＥＮを出力する。具体的に述べると、ＲＳフリップフロップ２０３ｃは、セット信号Ｓｓの立上りタイミングで内部制御信号ＥＮをハイレベルにセットし、リセット信号Ｓｒの立上りタイミングで内部制御信号ＥＮをローレベルにリセットする。
【０１２８】
外部端子ＣＲは、キャパシタＣ０及び抵抗Ｒ０それぞれの第１端を外部接続するための導電部材である。
【０１２９】
外部端子ＤＩＳＣは、抵抗Ｒ０の第２端を外部接続するための導電部材である。
【０１３０】
キャパシタＣ０は、外部端子ＣＲに外付けされるディスクリート部品である。具体的に述べると、キャパシタＣ０の第１端は、外部端子ＣＲに接続されている。キャパシタＣ０の第２端は、接地端に接続されている。
【０１３１】
抵抗Ｒ０は、外部端子ＣＲと外部端子ＤＩＳＣとの間に外付けされるディスクリート部品である。具体的に述べると、抵抗Ｒ０の第１端は、外部端子ＣＲに接続されている。抵抗Ｒ０の第２端は、外部端子ＤＩＳＣに接続されている。
【０１３２】
図１８は、第１実施例の内部制御信号生成動作を示すタイミングチャートであり、上から順に、外部制御信号Ｓｉ、充電電圧Ｖ０、及び、内部制御信号ＥＮが描写されている。本図で示すように、外部制御信号Ｓｉがハイレベルに立ち上げられると、キャパシタＣ０の充放電が開始されるので、充電電圧Ｖ０が上昇と低下を繰り返す。その結果、内部制御信号ＥＮは、充電電圧Ｖ０が上側閾値電圧ＶＨよりも高くなったときにハイレベルとなり、充電電圧Ｖ０が下側閾値電圧ＶＬよりも低くなったときローレベルとなる。なお、内部制御信号ＥＮの生成動作は、外部制御信号Ｓｉがハイレベルである限り継続される。
【０１３３】
ここで、上側閾値電圧ＶＨと下側閾値電圧ＶＬとの差分値をΔＶとし、放電スイッチ２１２のオン抵抗値をＲｏｎとすると、内部制御信号ＥＮのローレベル期間Ｔ１１及びハイレベル期間Ｔ１２は、それぞれ、次の（１ａ）式及び（１ｂ）式で表すことができる。
【０１３４】
【数１】
2019080131.tif 000003
【０１３５】
また、内部制御信号ＥＮの発振周波数ｆ及びオンデューティＤｏｎは、それぞれ、次の（２ａ）式及び（２ｂ）式で表すことができる。
【０１３６】
【数２】
2019080131.tif 000004
【０１３７】
上式から分かるように、内部制御信号生成部２００では、外部端子ＣＲ及びＤＩＳＣに外付けされるキャパシタＣ０及び抵抗Ｒ０を用いて、内部制御信号ＥＮの発振周波数ｆ及びオンデューティＤｏｎを任意に調整することが可能である。
【０１３８】
ただし、キャパシタＣ０及び抵抗Ｒ０の選定後には、内部制御信号ＥＮのオンデューティＤｏｎが固定値となる。そのため、負荷３に供給すべき出力電流Ｉｏの大きさを鑑みると、オンデューティＤｏｎを極端に小さく設定することはできず、発熱の抑制効果には限界がある。以下では、上記課題を解決することのできる第２実施例について提案する。
【０１３９】
図１９は、内部制御信号生成部２００の第２実施例を示す回路図である。本実施例の内部制御信号生成部２００は、三角波信号生成部２１０と、スロープ信号生成部２２０と、比較部２３０と、を含み、半導体集積回路装置１の起動時に内部制御信号ＥＮのオンデューティＤｏｎを漸増させる機能を備えている。
【０１４０】
三角波信号生成部２１０は、電流源２１１と、放電スイッチ２１２と、放電制御部２１３と、外部端子ＣＲ及びＤＩＳＣと、キャパシタＣ１と、抵抗Ｒ１と、を含み、所定の発振周波数で上昇と低下を繰り返す三角波形状の三角波信号Ｖ１を生成する。
【０１４１】
電流源２１１は、電源端と外部端子ＣＲとの間に接続されており、キャパシタＣ１の充電電流Ｉ１を生成する。外部端子ＣＲのノード電圧（＝キャパシタＣ１の充電電圧）は、先述の三角波信号Ｖ１として比較部２３０に出力されている。
【０１４２】
放電スイッチ２１２は、外部端子ＤＩＳＣと接地端との間に接続されたＮＭＯＳＦＥＴであり、キャパシタＣ１の放電経路を導通／遮断する。なお、放電スイッチ２１２は、放電制御信号Ｓｄｉｓｃがハイレベルであるときにオンし、放電制御信号Ｓｄｉｓｃがローレベルであるときにオフする。すなわち、放電制御信号Ｓｄｉｓｃのハイレベル期間（＝放電スイッチ２１２のオン期間）は、キャパシタＣ１の放電期間に相当し、放電制御信号Ｓｄｉｓｃのローレベル期間（＝放電スイッチ２１２のオフ期間）は、キャパシタＣ１の充電期間に相当する。
【０１４３】
放電制御部２１３は、三角波信号Ｖ１（＝キャパシタＣ１の充電電圧）と上側閾値電圧ＶＨ及び下側閾値電圧ＶＬ（＜ＶＨ）とをそれぞれ比較して、先述の放電制御信号Ｓｄｉｓｃを生成することにより、放電スイッチ２０２のオン／オフ制御を行う。より具体的に述べると、放電制御信号Ｓｄｉｓｃは、三角波信号Ｖ１が上側閾値電圧ＶＨよりも高くなったときにハイレベルとなり、三角波信号電圧Ｖ１が下側閾値電圧ＶＬよりも低くなったときローレベルとなる。なお、放電制御部２１３の内部構成は、先に説明した放電制御部２０３（図１７）のそれと同様なので、重複した説明は割愛する。
【０１４４】
外部端子ＣＲは、キャパシタＣ１及び抵抗Ｒ１それぞれの第１端を外部接続するための導電部材である。
【０１４５】
外部端子ＤＩＳＣは、抵抗Ｒ１の第２端を外部接続するための導電部材である。
【０１４６】
キャパシタＣ１は、外部端子ＣＲに外付けされるディスクリート部品である。具体的に述べると、キャパシタＣ１の第１端は、外部端子ＣＲに接続されている。キャパシタＣ１の第２端は、接地端に接続されている。
【０１４７】
抵抗Ｒ１は、外部端子ＣＲと外部端子ＤＩＳＣとの間に外付けされるディスクリート部品である。具体的に述べると、抵抗Ｒ１の第１端は、外部端子ＣＲに接続されている。抵抗Ｒ１の第２端は、外部端子ＤＩＳＣに接続されている。
【０１４８】
スロープ信号生成部２２０は、電流源２２１と、外部端子ＳＬＰと、キャパシタＣ２とを含み、所定の傾きで上昇するスロープ信号Ｖ２を生成する。
【０１４９】
電流源２２１は、電源端と外部端子ＳＬＰとの間に接続されており、キャパシタＣ２の充電電流Ｉ２を生成する。外部端子ＳＬＰのノード電圧（＝キャパシタＣ２の充電電圧）は、先述のスロープ信号Ｖ２として比較部２３０に出力されている。
【０１５０】
外部端子ＳＬＰは、キャパシタＣ２の第１端を外部接続するための導電部材である。
【０１５１】
キャパシタＣ２は、外部端子ＣＲに外付けされるディスクリート部品である。具体的に述べると、キャパシタＣ２の第１端は、外部端子ＳＬＰに接続されている。キャパシタＣ２の第２端は、接地端に接続されている。
【０１５２】
比較部２３０は、反転入力端（−）に入力される三角波信号Ｖ１と非反転入力端（−）に入力されるスロープ信号Ｖ２とを比較することにより、内部制御信号ＥＮを生成するコンパレータである。従って、内部制御信号ＥＮは、Ｖ１＞Ｖ２であるときにローレベルとなり、Ｖ１＜Ｖ２であるときにハイレベルとなる。
【０１５３】
図２０は、第２実施例の内部制御信号生成動作を示すタイミングチャートであり、上から順に、外部制御信号Ｓｉ、三角波信号Ｖ１（実線）及びスロープ信号Ｖ２（一点鎖線）、並びに、内部制御信号ＥＮが描写されている。本図で示すように、内部制御信号ＥＮのオンデューティＤｏｎは、外部制御信号Ｓｉがハイレベルに立ち上げられて半導体集積回路装置１が起動した後、所定の初期値（例えば０％）から上限値（例えば１００％）まで徐々に増大していく。
【０１５４】
すなわち、半導体集積回路装置１の起動直後には、オンデューティＤｏｎが極めて小さく絞られているので、ＮＭＯＳＦＥＴ１０の発熱を十分に抑制することが可能となる。従って、例えば、負荷３としてバルブランプが接続されている場合には、これを徐々に温めてそのインピーダンスを高めることができるので、過大な突入電流を生じにくくなる。
【０１５５】
また、半導体集積回路装置１の起動後、時間の経過と共に内部制御信号ＥＮのオンデューティＤｏｎが高められていくので、最終的には、負荷３に供給すべき出力電流Ｉｏを十分確保することが可能となる。
【０１５６】
このように、第２実施例の内部制御信号生成部２００によれば、第１実施例（図１７）と比べて、起動時の発熱をより効果的に抑制することができる。その結果、半導体集積回路装置１が温度保護の検出と解除を繰り返す状態に陥り難くなるので、容量性負荷を接続したときでも正しく起動することが可能となる。
【０１５７】
また、内部制御信号ＥＮのオンデューティＤｏｎが初期値から上限値に達するまでの所要時間は、例えば、先述の過電流保護回路７１において、過電流検出閾値Ｉｏｃｐが内部設定値ＩｏｃｐＨに設定されてから外部設定値ＩｏｃｐＬ（＜ＩｏｃｐＨ）に切り替わるまでの所要時間以下に設定しておくことが望ましい。
【０１５８】
なお、ＥＣＵ２において、外部制御信号ＳｉのＰＷＭ駆動を行いつつ、そのオンデューティＤｏｎを漸増させる構成としても、上記と同様の効果を享受することは可能である。しかしながら、ＥＣＵ２で様々な調整を行う必要が生じるので、その分だけセット工程が増加してしまう。一方、第２実施例の内部制御信号生成部２００を導入すれば、ＥＣＵ２での調整を何ら必要とせずに、半導体集積回路装置１の内部で適切なＰＷＭ駆動を実現することができるので、セット工程を増加させずに済む。
【０１５９】
＜車両への適用＞
図２１は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８とを搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
【０１６０】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【０１６１】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【０１６２】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【０１６３】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【０１６４】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【０１６５】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【０１６６】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【０１６７】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【０１６８】
なお、先に説明した半導体集積回路装置１、ＥＣＵ２、及び、負荷３は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。
【０１６９】
＜その他の変形例＞
また、上記の実施形態では、車載用ハイサイドスイッチＩＣを例に挙げて説明を行ったが、本明細書中に開示されている発明の適用対象は、これに限定されるものではなく、例えば、その他の車載用ＩＰＤ（車載用ローサイドスイッチＩＣや車載用電源ＩＣなど）はもちろん、車載用途以外の半導体集積回路装置にも広く適用することが可能である。
【０１７０】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【０１７１】
本明細書中に開示されている発明は、車載用ＩＰＤなどに利用することが可能である。
【符号の説明】
【０１７２】
１    半導体集積回路装置（スイッチ装置）
２    ＥＣＵ
３    負荷
４    外部センス抵抗
１０    ＮＭＯＳＦＥＴ
２０    出力電流監視部
２１、２１’    ＮＭＯＳＦＥＴ
２２    センス抵抗
３０    ゲート制御部
３１    ゲートドライバ
３２    オシレータ
３３    チャージポンプ
３４    クランパ
３５    ＮＭＯＳＦＥＴ
３６    抵抗
３７    キャパシタ
４０    制御ロジック部
５０    信号入力部
６０    内部電源部
７０    異常保護部
７１    過電流保護回路
７２    オープン保護回路
７３    温度保護回路
７４    減電圧保護回路
８０    出力電流検出部
９０    信号出力部
９１    セレクタ
１１０    第１電流生成部
１１１    オペアンプ
１１２    ＮＭＯＳＦＥＴ
１１３    抵抗
１２０    第２電流生成部
１２１    オペアンプ
１２２    ＮＭＯＳＦＥＴ
１２３    抵抗
１３０    閾値電圧生成部
１３１    電流源
１３２    抵抗
１３３    カレントミラー
１４０    過電流検出部
１４１    コンパレータ
１５０    参照電圧生成部
１５１    電流源
１５２    抵抗
１６０    比較部
１６１    コンパレータ
１７０    閾値制御部
１７１    コンパレータ
１７２    電流源
１７３    レベルシフタ
１７４    ＲＳフリップフロップ
１７５    放電制御部
１７６    ＮＭＯＳＦＥＴ
１７７    キャパシタ
２００    内部制御信号生成部
２０１、２１１、２２１    電流源
２０２、２１２    放電スイッチ
２０３、２１３    放電制御部
２０３ａ、２０３ｂ    コンパレータ
２０３ｃ    ＲＳフリップフロップ
２１０    三角波信号生成部
２２０    スロープ信号生成部
２３０    比較部
３００    セレクタ
Ｔ１〜Ｔ４、ＳＥＴ、ＤＬＹ、ＣＲ、ＤＩＳＣ、ＳＬＰ    外部端子
Ｃ０、Ｃ１、Ｃ２    キャパシタ
Ｒ０、Ｒ１    抵抗
Ｘ    車両
Ｘ１１〜Ｘ１８    電子機器
【図１】
2019080131.tif 000005
【図２】
2019080131.tif 000006
【図３】
2019080131.tif 000007
【図４】
2019080131.tif 000008
【図５】
2019080131.tif 000009
【図６】
2019080131.tif 000010
【図７】
2019080131.tif 000011
【図８】
2019080131.tif 000012
【図９】
2019080131.tif 000013
【図１０】
2019080131.tif 000014
【図１１】
2019080131.tif 000015
【図１２】
2019080131.tif 000016
【図１３】
2019080131.tif 000017
【図１４】
2019080131.tif 000018
【図１５】
2019080131.tif 000019
【図１６】
2019080131.tif 000020
【図１７】
2019080131.tif 000021
【図１８】
2019080131.tif 000022
【図１９】
2019080131.tif 000023
【図２０】
2019080131.tif 000024
【図２１】
2019080131.tif 000025