(57)【要約】【課題】半導体素子が安定して作動できる部品内蔵基板を提供することを課題とする。【解決手段】第１キャビティ８を有する第１絶縁体１と、第１キャビティ８内にあり第１対電極９を備えた第１コンデンサ２と、第１絶縁体１にあり第１対電極９の上面を底面とする第１ビアホール１０と、第１絶縁体１上にあり第１キャビティ８上に第２キャビティ１１を有する第２絶縁体３と、第２キャビティ１１内にあり第２対電極１２を備えた第２コンデンサ４と、第２絶縁体３にあり第２対電極１２の上面を底面とする第２ビアホール１３と、第１絶縁体１の上面および第２絶縁体３の上面の間に位置するスルーホール１４と、第１絶縁体１の上面およびスルーホール１４内に位置する配線導体５と、を有しており第１絶縁体１の上面の配線導体５は、第１対電極９とスルーホール１４内の配線導体５とを電気的に接続している電源用配線導体５Ｐおよび接地用配線導体５Ｇを含んでいる。【選択図】図１
2019096754.tif 000002
【特許請求の範囲】
【請求項１】
第１キャビティを有する平板状の第１絶縁体と、
前記第１キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第１対電極を備えた第１コンデンサと、
前記第１絶縁体に位置しており、前記第１対電極の上面を底面とする複数の第１ビアホールと、
前記第１絶縁体上に位置しており、前記第１キャビティ上に第２キャビティを有する第２絶縁体と、
前記第２キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第２対電極を備えた第２コンデンサと、
前記第２絶縁体に位置しており、前記第２対電極の上面を底面とする複数の第２ビアホールと、
少なくとも前記第１絶縁体の上面および前記第２絶縁体の上面の間に位置する複数のスルーホールと、
前記第１絶縁体の上面、前記第２絶縁体の上面、前記第１ビアホール内、前記第２ビアホール内、および前記スルーホール内に位置する配線導体と、を有しており
前記第１絶縁体の上面の前記配線導体は、前記第１対電極と前記スルーホール内の前記配線導体とを電気的に接続している電源用配線導体および接地用配線導体を含んでいることを特徴とする部品内蔵基板。
【請求項２】
平面視において、前記第１コンデンサと前記第２コンデンサとは、前記第１対電極および前記第２対電極における各電極の並びが同じになる方向で、それぞれの一部のみが重なっている状態で位置していることを特徴とする請求項１に記載の部品内蔵基板。
【請求項３】
前記第１絶縁体側の最表面に第３コンデンサをさらに有していることを特徴とする請求項１または請求項２に記載の部品内蔵基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、複数のコンデンサを有する部品内蔵基板に関するものである。
【背景技術】
【０００２】
携帯型のゲーム機や通信機器に代表される電子機器の小型化、高機能化が進むに伴い、高機能な半導体素子を搭載する部品内蔵基板の開発が進められている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３６３５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
高機能な半導体素子は、作動直後から多くの演算処理を行うことができる。演算処理には多くの電荷を要する。このため、半導体素子は、作動直後から速やかに十分な電荷の供給を受けることができないと、作動が不安定になってしまう虞がある。
【課題を解決するための手段】
【０００５】
本開示の部品内蔵基板は、第１キャビティを有する平板状の第１絶縁体と、第１キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第１対電極を備えた第１コンデンサと、第１絶縁体に位置しており、第１対電極の上面を底面とする複数の第１ビアホールと、第１絶縁体上に位置しており、第１キャビティ上に第２キャビティを有する第２絶縁体と、第２キャビティ内に位置しており、平面視においてそれぞれの上面が独立して位置する第２対電極を備えた第２コンデンサと、第２絶縁体に位置しており、第２対電極の上面を底面とする複数の第２ビアホールと、少なくとも第１絶縁体の上面および第２絶縁体の上面の間に位置する複数のスルーホールと、第１絶縁体の上面、第２絶縁体の上面、第１ビアホール内、第２ビアホール内、およびスルーホール内に位置する配線導体と、を有しており第１絶縁体の上面の配線導体は、第１対電極とスルーホール内の配線導体とを電気的に接続している電源用配線導体および接地用配線導体を含んでいることを特徴とするものである。
【発明の効果】
【０００６】
本開示の部品内蔵基板によれば、半導体素子が安定して作動することが可能な部品内蔵基板を提供することができる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本開示に係る部品内蔵基板の第１実施例を示す概略断面図である。
【図２】図２は、本開示に係る部品内蔵基板の第２実施例を示す概略断面図である。
【図３】図３は、本開示に係る部品内蔵基板の第３実施例を示す概略断面図である。
【発明を実施するための形態】
【０００８】
図１を基に、本開示の部品内蔵基板Ａの第１実施例を説明する。部品内蔵基板Ａは、第１絶縁体１と、第１コンデンサ２と、第２絶縁体３と、第２コンデンサ４と、配線導体５と、積層用絶縁層６と、ソルダーレジスト７とを備えている。部品内蔵基板Ａの上面には、半導体素子Ｓが搭載される。
【０００９】
第１絶縁体１は、第１コア用絶縁層１ａと、第１被覆用絶縁層１ｂとを含んでいる。第１コア用絶縁層１ａは、部品内蔵基板Ａの剛性を確保して平坦性を保持する機能を有している。第１被覆用絶縁層１ｂは、第１コンデンサ２を後述する第１キャビティ８内において被覆して固定する機能を有している。
【００１０】
第１コア用絶縁層１ａは、例えば剛性を有するガラスクロスにエポキシ樹脂、あるいはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁材料を含んでいる。このような第１コア用絶縁層１ａは、例えばガラスクロスにエポキシ樹脂を含浸した半硬化状態のプリプレグを、加熱しながら平坦にプレス加工することで形成される。
【００１１】
第１コア用絶縁層１ａは、第１キャビティ８を有している。第１キャビティ８は、平面視において、例えば第１コア用絶縁層１ａの上面から下面にかけて貫通している四角形状の開口を有している。第１キャビティ８内には、第１対電極９を備えた第１コンデンサ２が位置している。平面視における第１キャビティ８の寸法は、第１コンデンサ２の寸法よりも例えば１３０〜１５０μｍ大きく設定されている。１３０μｍ以上であれば、第１コンデンサ２の挿入が容易である。１５０μｍ以下であれば、ガラスクロスの存在しない領域が比較的小さいため、剛性向上に対して有利である。
【００１２】
第１キャビティ８は、例えば第１コア用絶縁層１ａの上下面における第１キャビティ８に対応する領域の周囲に金属層のマスクを形成しておき、マスク内に露出する第１コア用絶縁層１ａをレーザー加工により切断することで形成される。つまり、マスク内に露出していた第１コア用絶縁層１ａの一部を切断除去する孔あけ加工を行うことで形成される。
【００１３】
第１被覆用絶縁層１ｂは、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含んでいる。第１被覆用絶縁層１ｂは、第１コア用絶縁層１ａの上面、下面および第１キャビティ８内に位置している。このような第１被覆用絶縁層１ｂは、例えばエポキシ樹脂を含むフィルムを、真空下で第１コア用絶縁層１ａの上面および下面を覆うように貼着して熱硬化することで形成される。このときに、第１コンデンサ２の上面等も第１被覆用絶縁層１ｂで被覆する。
【００１４】
第１絶縁体１は、第１対電極９の上面を底面とする複数の第１ビアホール１０を有している。第１ビアホール１０の径は、例えば７０〜８０μｍに設定されている。このような第１ビアホール１０は、例えばレーザー加工により形成される。
【００１５】
第１コンデンサ２は、例えばチップタイプ積層セラミックコンデンサが挙げられ、搭載される半導体素子Ｓへの電荷の供給源になる静電容量を有している。第１コンデンサ２が半導体素子Ｓの近く（第２絶縁体３の厚み程度の距離）にあるので、第１コンデンサ２から半導体素子Ｓへの電荷の供給効率を高められる。第１コンデンサ２は、例えば直方体形状をしている。
【００１６】
第１コンデンサ２は、第１キャビティ８内に位置している。そして、第１被覆用絶縁層１ｂが、第１コンデンサ２と第１キャビティ８との隙間を充填するように位置することで第１コンデンサ２が第１キャビティ８内に封止して固定されている。第１被覆用絶縁層１ｂは、第１コンデンサ２の上面および下面も、第１ビアホール１０とつながっている部分を除いて、被覆している。
【００１７】
第１コンデンサ２は、長手方向における両端に、互いに電気的に独立した第１対電極９を有している。第１対電極９の内の一つは、電源用として機能する第１電源用電極９Ｐであり、もう一つは接地用として機能する第１接地用電極９Ｇである。それぞれの電極長さは、例えば２００〜３００μｍに設定されている。
【００１８】
第２絶縁体３は、第１絶縁体１上に位置しており、第２コア用絶縁層３ａと、第２被覆用絶縁層３ｂとを含んでいる。第２コア用絶縁層３ａは、部品内蔵基板Ａの剛性を確保して平坦性を保持する機能を有している。第２被覆用絶縁層３ｂは、第２コンデンサ４を後述する第２キャビティ１１内において被覆して固定する機能を有している。
【００１９】
第２コア用絶縁層３ａは、例えば剛性を有するガラスクロスにエポキシ樹脂、あるいはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁材料を含んでいる。このような第２コア用絶縁層３ａは、例えばガラスクロスにエポキシ樹脂を含浸した半硬化状態のプリプレグを、加熱しながら平坦にプレス加工することで形成される。
【００２０】
第２コア用絶縁層３ａは、第２キャビティ１１を有している。第２キャビティ１１内には、第２対電極１２を備えた第２コンデンサ４が位置している。平面視における第２キャビティ１１の寸法は、第２コンデンサ４の寸法よりも例えば１３０〜１５０μｍ大きく設定されている。１３０μｍ以上であれば、第２コンデンサ４の挿入が容易である。１５０μｍ以下であれば、ガラスクロスの存在しない領域が比較的小さいため、剛性向上に対して有利である。第２キャビティ１１は、例えばレーザー加工により形成される。
【００２１】
第２被覆用絶縁層３ｂは、例えばポリイミド樹脂、エポキシ樹脂またはビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含んでいる。第２被覆用絶縁層３ｂは、第２コア用絶縁層３ａの上面、下面および第２キャビティ１１内に位置している。
【００２２】
このような第２絶縁体３は、例えば次のように形成される。まず、粘着シート上に第２キャビティ１１が形成された第２コア用絶縁層３ａを載置する。次に第２コンデンサ４を第２キャビティ１１内に挿入して粘着シート上に仮置きする。次に、第２被覆用絶縁層３ｂ用のフィルムを第２コア用絶縁層３ａの上面に貼着して熱硬化する。このとき、第２被覆用絶縁層３ｂが、第２キャビティ１１内の一部に入り込み、第２コンデンサ４と接着する。次に、第２被覆用絶縁層３ｂ用のフィルムを第１絶縁体１上に貼着しておき、第２コア用絶縁層３ａの下面を第１絶縁体１上のフィルムに置いて、加熱しながら平坦にプレス加工する。これにより、第２被覆用絶縁層３ｂが、第２キャビティ１１内の残部に入り込み、第２コンデンサ４を封止して第１絶縁体１上に第２絶縁体３が形成される。
【００２３】
第２絶縁体３は、第２対電極１２の上面を底面とする複数の第２ビアホール１３を有している。第２ビアホール１３の径は、例えば７０〜８０μｍに設定されている。このような第２ビアホール１３は、例えばレーザー加工により形成される。
【００２４】
第２コンデンサ４は、例えばチップタイプ積層セラミックコンデンサが挙げられ、電荷の供給源になる静電容量を有している。第２コンデンサ４は、第１コンデンサ２よりも半導体素子Ｓからの距離が短いため電荷供給時の導通抵抗を小さくして、電荷供給をより容易に行うことができる。この第２コンデンサ４が第１コンデンサ２と併用されているので半導体素子Ｓへの電荷供給が容易であるとともに、供給できる静電容量の向上にも有利である。第２コンデンサ４は、例えば直方体形状をしている。
【００２５】
第２コンデンサ４は、第２キャビティ１１内に位置している。そして、第２被覆用絶縁層３ｂが、第２コンデンサ４と第２キャビティ１１との隙間を充填するように位置することで第２コンデンサ４が第２キャビティ１１内に封止して固定されている。
【００２６】
第２コンデンサ４は、長手方向における両端に、互いに電気的に独立した第２対電極１２を有している。第２対電極１２の内の一つは、電源用として機能する第２電源用電極１２Ｐであり、もう一つは接地用として機能する第２接地用電極１２Ｇである。それぞれの電極長さは、例えば２００〜３００μｍに設定されている。第２コンデンサ４は、第１コンデンサ２と比べて、平面視における外形は同じであるが、厚みは小さい。
【００２７】
第１絶縁体１および第２絶縁体３は、第２絶縁体３の上面から第１絶縁体１の下面にわたり複数のスルーホール１４を有している。スルーホール１４の径は、例えば１５０〜２５０μｍに設定されている。スルーホール１４は、例えばドリル加工、ブラスト加工あるいはレーザー加工により形成される。スルーホール１４は、後述する配線導体５の配置により、第２絶縁体３の上面と第１絶縁体１の下面との間を電気的に導通させる。
【００２８】
配線導体５は、例えばセミアディティブ法により、銅めっき等の良導電性金属により形成されている。配線導体５は、第１絶縁体１の上下面、第２絶縁体３の上面、第１ビアホール１０内、第２ビアホール１３内、スルーホール１４内、積層用絶縁層６の上下面、および積層用絶縁層６に位置する後述の第３ビアホール１５内に位置している。
【００２９】
第２絶縁体３上の積層用絶縁層６上面に位置する配線導体５の一部は、半導体素子等の電子部品と接続するための第１パッド１６として機能する。第１絶縁体１の下にある積層用絶縁層６下面に位置する配線導体５の一部は、マザーボード等の外部基板と接続するための第２パッド１７として機能する。
【００３０】
配線導体５は、電源用配線導体５Ｐ、接地用配線導体５Ｇ、および信号用配線導体５Ｓを含んでいる。また、第１パッド１６は、電源用第１パッド１６Ｐ、接地用第１パッド１６Ｇ、および信号用第１パッド１６Ｓを含んでいる。さらに、第２パッド１７は、電源用第２パッド１７Ｐ、接地用第２パッド１７Ｇ、および信号用第２パッド１７Ｓを含んでいる。
【００３１】
電源用第１パッド１６Ｐと電源用第２パッド１７Ｐとは、電源用配線導体５Ｐを介して電気的に接続されている。接地用第１パッド１６Ｇと接地用第２パッド１７Ｇとは、接地用配線導体５Ｇを介して電気的に接続されている。信号用第１パッド１６Ｓと信号用第２パッド１７Ｓとは、信号用配線導体５Ｓを介して電気的に接続されている。
【００３２】
電源用配線導体５Ｐおよび接地用配線導体５Ｇは、例えば部品内蔵基板Ａの上面に実装される半導体素子Ｓ等の電子部品に対して、電荷を供給する経路としての機能を有している。これらの電源用配線導体５Ｐおよび接地用配線導体５Ｇは、電荷を供給する便宜上、経路長を短く設定するのが良い。本開示では、この経路長の短縮（詳細は後述）が実現されている。これにより、電荷の移動時間の短縮および経路の抵抗値低減による電荷供給効率の向上に有利である。
【００３３】
電源用配線導体５Ｐは、例えば第２絶縁体３上面、スルーホール１４内、第１絶縁体１上下面、および第３ビアホール１５内に位置している。そして、第２絶縁体３上面の電源用配線導体５Ｐは、第２コンデンサ４の第２電源用電極１２Ｐと接続されている。さらに、第１絶縁体１上面の電源用配線導体５Ｐは、第１コンデンサ２の第１電源用電極９Ｐと接続されている。このように、第１電源用電極９Ｐと電源用配線導体５Ｐとが、半導体素子に近い第１絶縁体１の上面側で接続されており、電荷供給のための経路長の短縮を実現している。
【００３４】
接地用配線導体５Ｇは、第２絶縁体３上面、スルーホール１４内、第１絶縁体１上下面、および第３ビアホール１５内に位置している。そして、第２絶縁体３上面の接地用配線導体５Ｇは、第２コンデンサ４の第２接地用電極１２Ｇと接続されている。さらに、第１絶縁体１上面の接地用配線導体５Ｐは、第１コンデンサ２の第１接地用電極９Ｇと接続されている。このように、第１接地用電極９Ｇと接地用配線導体５Ｇとが、半導体素子Ｓに近い第１絶縁体１の上面側で接続されており、電荷供給のための経路長の短縮を実現している。したがって、第１コンデンサ２および第２コンデンサ４から、例えば従来よりも多くの電荷を、短い経路長の経路を介して、半導体素子Ｓに容易に供給できる。
【００３５】
第１絶縁体１上面の電源用配線導体５Ｐおよび接地用配線導体５Ｇは、例えばプレーン形状を有しており、第１コンデンサ２から半導体素子Ｓへの経路の抵抗値の低減に有利である。厚みは、例えば１０〜２５μｍに設定されている。
【００３６】
信号用配線導体５Ｓは、例えば半導体素子Ｓと外部基板との間で電気信号の伝播を行う機能を有している。信号用配線導体５Ｓは、積層用絶縁層６の上下面、第２絶縁体３上面、スルーホール１４内、第１絶縁体１下面、および第３ビアホール１５内に位置している。
【００３７】
積層用絶縁層６は、第１絶縁体１の下面および第２絶縁体３の上面に位置している。積層用絶縁層６は、配線導体５を配置する領域を確保する機能を有している。積層用絶縁層６は、配線導体５を底面とする複数の第３ビアホール１５を有している。積層用絶縁層６の上下に位置する配線導体５は、第３ビアホール１５内の配線導体５により電気的に接続される。
【００３８】
ソルダーレジスト７は、上側の積層用絶縁層６の上面および下側の積層用絶縁層６の下面に位置しており、配線導体５を外部環境から保護している。上側のソルダーレジスト７は、開口７ａを有しており、配線導体５の一部が第１パッド１６として開口７ａ内に露出している。下側のソルダーレジスト７は、開口７ｂを有しており、配線導体５の一部が第２パッド１７として開口７ｂ内に露出している。
【００３９】
このように、本開示に係る第１実施例の部品内蔵基板Ａによれば、第１絶縁体１上面の配線導体５は、第１コンデンサ２の第１対電極９とスルーホール１４内の配線導体５とを電気的に接続している電源用配線導体５Ｐおよび接地用配線導体５Ｇを含んでいる。このように、第１コンデンサ２と半導体素子Ｓとの間の電荷供給経路である電源用配線導体５Ｐおよび接地用配線導体５Ｇが、第１絶縁体１の上面側に位置しているため、半導体素子Ｓまでの経路長の短縮が可能になる。これにより、第２半導体素子４よりも半導体素子Ｓに遠い位置にある第１コンデンサ２からも、半導体素子Ｓが速やかに電荷の供給を受けることが可能になる。その結果、半導体素子が、作動直後から速やかに十分な電荷の供給を受けて安定した作動が可能な部品内蔵基板を提供することができる。
【００４０】
なお、本開示は、上述の実施形態の一例に限定されるものではなく、本開示の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の第１実施例においては、第２コンデンサ４が第１コンデンサ２の直上に位置している場合を示したが、図２に示す第２実施例のように、第１キャビティ８と第２キャビティ１１とが、第１対電極９および第２対電極１２の各電極の並びが同じになる方向で、それぞれの一部のみが重なるように位置していても構わない。
【００４１】
第１キャビティ８と第２キャビティ１１とが互いに重なり合う範囲は、例えば、最大値として、平面視における第１キャビティ８および第２キャビティの面積の５０％程度に設定される。第１キャビティ８と第２キャビティ１１とが互いに重なり合う位置は、例えば両者が長方形状であるときの互いの短辺側の端部分同士である。つまり、互いに長辺方向にずれている。このときに、長辺方向に加えて短辺方向にもずれていて構わない。また、短辺方向にのみずれていても構わない。
【００４２】
この場合には、平面視において、第１キャビティ８の開口と第２キャビティ１１の開口とが重なり合う領域を低減することができる。言い換えれば、平面視において剛性保持用のガラスクロスの存在しない領域を低減することができる。このため、部分的に剛性が弱い領域があることで生じる反りを低減するという点で有利である。これにより、部品内蔵基板Ｂと半導体素子Ｓとの接続性を向上させて、信頼性に優れた部品内蔵基板Ｂを提供することができる。
【００４３】
また、上述の第１実施例においては、部品内蔵基板Ａが、第１絶縁体１内の第１コンデンサ２、および第２絶縁体３内の第２コンデンサ４のみを有している場合を示したが、図３に示すように、部品内蔵基板Ｃが、下面に第３コンデンサ２０を有していても構わない。
【００４４】
この場合には、まず第１コンデンサ２および第２コンデンサ４により、作動直後の半導体素子に対して電荷が速やかに供給されるとともに、第３コンデンサ２０により継続して半導体素子に対して十分な電荷が供給される。これにより、半導体素子が継続的に十分な電荷を受けることが可能になり、半導体素子Ｓが安定して作動することが可能な部品内蔵基板Ｃを提供することができる。
【００４５】
また、第１コンデンサ２の静電容量を第２コンデンサ４の静電容量よりも大きくしても構わない。例えば、第２コンデンサ４の静電容量を１μＦ、第１コンデンサ２の静電容量を２．２〜１５μＦに設定した場合、作動直後の半導体素子Ｓに対して十分な電荷を供給する点でさらに有利である。
【符号の説明】
【００４６】
１          第１絶縁体
２          第１コンデンサ
３          第２絶縁体
４          第２コンデンサ
５          配線導体
５Ｇ        接地用配線導体
５Ｐ        電源用配線導体
８          第１キャビティ
９          第１対電極
１０        第１ビアホール
１１        第２キャビティ
１２        第２対電極
１３        第２ビアホール
１４        スルーホール
Ａ          部品内蔵基板
【図１】
2019096754.tif 000003
【図２】
2019096754.tif 000004
【図３】
2019096754.tif 000005