(57)【要約】【課題】半導体装置の性能を向上させる。【解決手段】半導体チップＣＨＰ１は、半導体基板ＳＢ、半導体基板ＳＢの上面上に形成された光導波路ＷＯ、および、光導波路ＷＯが形成された領域とは異なる領域の半導体基板ＳＢに形成された凹部ＧＲを有する。半導体チップＣＨＰ２は、化合物半導体基板ＧＳＢ、および、化合物半導体基板ＧＳＢの上面ＧＳＢａ上に形成され、且つ、レーザ光ＬＢを発光する発光部ＬＤを有する。半導体チップＣＨＰ２は、半導体チップＣＨＰ１の凹部ＧＲ内に搭載され、凹部ＧＲの底面と化合物半導体基板ＧＳＢの裏面ＧＳＢｂとの間には、絶縁膜である台座ＥＲが形成されている。【選択図】図２
2019186467.tif 000002
【特許請求の範囲】
【請求項１】
第１基板、前記第１基板の上面上に形成された光導波路、および、前記光導波路が形成された領域とは異なる領域の前記第１基板に形成された凹部を有する第１半導体チップと、
第２基板、および、前記第２基板の上面上に形成され、且つ、前記光導波路に向けて発光する発光部を有する第２半導体チップと、
を備え、
前記第２半導体チップは、前記凹部内に搭載され、
前記凹部の底面と、前記第２基板の前記上面と反対側の面である前記第２基板の裏面との間には、絶縁膜である台座が形成されている、半導体装置。
【請求項２】
請求項１記載の半導体装置において、
平面視において、前記光導波路は、第１方向に延在し、且つ、前記第１方向において第１端面を有し、
平面視において、前記発光部は、前記第１方向に延在し、且つ、前記第１方向において第２端面を有し、
前記発光部の前記第２端面は、前記光導波路の前記第１端面に対向している、半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記凹部の前記底面上には、第１電極が形成され、
前記第２基板の前記裏面には、第２電極が形成され、
前記第１電極は、バンプ電極を介して、前記第２電極に電気的に接続され、
平面視において、前記バンプ電極は、前記台座に重ならない位置に形成されている、半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記台座は、前記第２電極に接着されている、半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記台座は、３つ以上形成されている、半導体装置。
【請求項６】
請求項５記載の半導体装置において、
平面視において、３つ以上の前記台座の各々の中心を結ぶ３つ以上の仮想線を引いたとき、前記３つ以上の仮想線によって多角形が構成される、半導体装置。
【請求項７】
請求項６記載の半導体装置において、
平面視において、前記第２半導体チップは、第１方向で互いに対向する第１辺および第２辺と、前記第１方向と直交する第２方向で互いに対向する第３辺および第４辺と、を有し、
平面視において、前記第３辺の中点と前記第４辺の中点とを結ぶ第１中央線よりも前記第１辺に近い位置に、１つ以上の前記台座が配置され、且つ、前記第１中央線よりも前記第２辺に近い位置に、１つ以上の前記台座が配置されている、半導体装置。
【請求項８】
請求項７記載の半導体装置において、
平面視において、前記第１辺の中点と前記第２辺の中点とを結ぶ第２中央線よりも前記第３辺に近い位置に、１つ以上の前記台座が配置され、且つ、前記第２中央線よりも前記第４辺に近い位置に、１つ以上の前記台座が配置されている、半導体装置。
【請求項９】
請求項７記載の半導体装置において、
平面視において、前記第１中央線よりも前記第１辺に近い位置に配置された前記台座の数と、前記第１中央線よりも前記第２辺に近い位置に配置された前記台座の数とが異なる場合に、数の少ない前記台座の平面積は、数の多い前記台座の平面積よりも大きい、半導体装置。
【請求項１０】
請求項５記載の半導体装置において、
３つ以上の前記台座の各々の平面形状は、円形または楕円形である、半導体装置。
【請求項１１】
請求項５記載の半導体装置において、
３つ以上の前記台座の各々の平面形状は、正六角形である、半導体装置。
【請求項１２】
（ａ）第１基板、前記第１基板の上面上に形成された光導波路、および、前記光導波路が形成された領域とは異なる領域の前記第１基板に形成された凹部を有する第１半導体チップを準備する工程、
（ｂ）第２基板、および、前記第２基板の上面上に形成され、且つ、光を発光する発光部を有する第２半導体チップを準備する工程、
（ｃ）前記凹部の深さを測定する工程、
（ｄ）前記（ｃ）工程の測定結果に基づいて、前記第２基板の前記上面と反対側の面である前記第２基板の裏面に形成される台座の厚さを決定する工程、
（ｅ）前記（ｄ）工程後、前記第２基板の前記裏面に、絶縁膜である前記台座を形成する工程、
（ｆ）前記（ｅ）工程後、前記凹部の底面と前記第２基板の前記裏面との間に、前記台座が位置するように、前記凹部内に、前記第２半導体チップを搭載する工程、
を有する、半導体装置の製造方法。
【請求項１３】
請求項１２記載の半導体装置の製造方法において、
前記第１半導体チップは、前記凹部の前記底面上に形成された第１電極を更に有し、
前記第２半導体チップは、前記第２基板の前記裏面に形成された第２電極、および、前記発光部の上方に形成された第３電極を更に有し、
（ｇ）前記（ｆ）工程前に、前記第１電極上にバンプ電極を形成する工程、を更に有し、
前記（ｆ）工程において、前記第１電極は、前記バンプ電極を介して、前記第２電極に電気的に接続され、
平面視において、前記バンプ電極は、前記台座に重ならない位置に形成されている、半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
平面視において、前記光導波路は、第１方向に延在し、且つ、前記第１方向において第１端面を有し、
平面視において、前記発光部は、前記第１方向に延在し、且つ、前記第１方向において第２端面を有し、
（ｈ）前記（ｆ）工程後、前記発光部の前記第２端面が、前記光導波路の前記第１端面に対向するように、前記凹部内において、前記第２半導体チップの位置合わせを行う工程、を更に有する、半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
（ｉ）前記（ｆ）工程と前記（ｈ）工程の間に、前記第３電極上にボンディングワイヤを形成する工程、を更に有し、
前記（ｈ）工程は、前記発光部から光を発光させながら行われる、半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記第１半導体チップは、前記凹部の側面の一部に形成された注入口を更に有し、
（ｊ）前記（ｈ）工程後に、少なくとも前記台座の一部に接し、且つ、前記光導波路および前記発光部の各々の底面よりも低く位置するように、前記注入口から、熱硬化性樹脂膜を充填する工程、を更に有する、半導体装置の製造方法。
【請求項１７】
請求項１２記載の半導体装置の製造方法において、
前記（ｅ）工程は、
（ｅ１）前記第２基板の前記裏面に、感光性樹脂組成物を含む樹脂膜を形成する工程、
（ｅ２）前記樹脂膜に対して、選択的に露光処理および現像処理を行うことで、前記樹脂膜をパターニングする工程、
（ｅ３）前記（ｅ２）工程後、前記樹脂膜に対して熱処理を施すことで、前記台座を形成する工程、
を有する、半導体装置の製造方法。
【請求項１８】
請求項１７記載の半導体装置の製造方法において、
前記（ｅ１）工程は、塗布法によって行われる、半導体装置の製造方法。
【請求項１９】
請求項１８記載の半導体装置の製造方法において、
前記感光性樹脂組成物は、
分子内に少なくとも１個以上のエチレン性不飽和基とカルボキシル基とを有する光ラジカル反応性の樹脂と、
分子中に少なくとも１個以上のエチレン性不飽和基とトリシクロデカン構造とを有する光重合性モノマと、
光重合開始剤と、
エポキシ樹脂と、
シリカフィラーと、
を含む、半導体装置の製造方法。
【請求項２０】
化合物半導体基板と、
前記化合物半導体基板の上面上に形成され、且つ、光を発光する発光部と、
前記化合物半導体基板の裏面に形成され、且つ、絶縁膜である、３つ以上の台座と、
を有する、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、例えば、光デバイスを有する半導体装置およびその製造方法に好適に利用できるものである。
【背景技術】
【０００２】
近年、光通信を行う半導体装置として、シリコンフォトニクス技術が開発されている。このシリコンフォトニクス技術では、半導体基板上に、シリコンまたはゲルマニウムなどを材料とした光信号用の伝送線路を形成し、この光信号用の伝送線路により形成される種々の光デバイスと電子デバイスとを集積したフォトニクスチップが使用される。また、このフォトニクスチップに、発光源となるレーザダイオードチップ、および、光ファイバなどを搭載することにより、光通信用モジュールとしての半導体装置を実現することができる。
【０００３】
特許文献１には、フォトニクスチップの半導体基板上に、レーザダイオードチップおよび電子回路チップを搭載する技術が開示されている。
【０００４】
特許文献２および特許文献３には、フォトニクスチップの半導体基板の一部を加工して台座を設け、この台座上にレーザダイオードチップを搭載する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平８−７８６５７号公報
【特許文献２】国際公開第２０１５−１１１６００号
【特許文献３】米国特許出願公開第２０１６−０２５２６８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
シリコンフォトニクス技術において、その性能を向上させるためには、レーザダイオードチップ内から発光されるレーザ光が、シリコンフォトニクスチップ内の光導波路に精度良く入射されることが重要である。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態によれば、半導体装置は、第１基板、第１基板の上面上に形成された光導波路、および、第１基板に形成された凹部を有する第１半導体チップと、第２基板、および、第２基板の上面上に形成され、且つ、前記光導波路に向けて発光する発光部を有する第２半導体チップと、を備える。ここで、第２半導体チップは第１半導体チップの凹部内に搭載され、凹部の底面と第２基板の裏面との間には、絶縁膜である台座が形成されている。
【発明の効果】
【０００９】
一実施の形態によれば、半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１の半導体モジュールである半導体装置を示す平面図である。
【図２】実施の形態１の半導体モジュールである半導体装置を示す断面図である。
【図３】実施の形態１の半導体モジュールである半導体装置を示す断面図である。
【図４】実施の形態１のフォトニクスチップを示す平面図である。
【図５】実施の形態１のフォトニクスチップの製造工程を示す断面図である。
【図６】実施の形態１のフォトニクスチップの製造工程を示す断面図である。
【図７】図５に続く製造工程を示す断面図である。
【図８】図６に続く製造工程を示す断面図である。
【図９】図７に続く製造工程を示す断面図である。
【図１０】図８に続く製造工程を示す断面図である。
【図１１】図９に続く製造工程を示す断面図である。
【図１２】図１０に続く製造工程を示す断面図である。
【図１３】図１１に続く製造工程を示す断面図である。
【図１４】図１２に続く製造工程を示す断面図である。
【図１５】図１３に続く製造工程を示す断面図である。
【図１６】図１４に続く製造工程を示す断面図である。
【図１７】図１５に続く製造工程を示す断面図である。
【図１８】図１６に続く製造工程を示す断面図である。
【図１９】実施の形態１のレーザダイオードチップの製造工程を示す斜視図である。
【図２０】実施の形態１のレーザダイオードチップの製造工程を示す断面図である。
【図２１】図２０に続く製造工程を示す断面図である。
【図２２】図２１に続く製造工程を示す断面図である。
【図２３】図２２に続く製造工程を示す斜視図である。
【図２４】図２３に続く製造工程を示す斜視図である。
【図２５】図２４に続く製造工程を示す斜視図である。
【図２６】図２４に続く製造工程を示す断面図である。
【図２７】実施の形態１のレーザダイオードチップを示す平面図である。
【図２８】実施の形態１の半導体モジュールの製造工程を示す断面図である。
【図２９】実施の形態１の半導体モジュールの製造工程を示す断面図である。
【図３０】実施の形態１の変形例１の半導体装置を示す断面図である。
【図３１】実施の形態１の変形例２の半導体装置を示す平面図である。
【図３２】実施の形態１の変形例３の半導体装置を示す平面図である。
【図３３】実施の形態１の変形例４の半導体装置を示す平面図である。
【図３４】実施の形態１の変形例５の半導体装置を示す平面図である。
【図３５】実施の形態１の変形例６の半導体装置を示す平面図である。
【発明を実施するための形態】
【００１１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップなども含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合などを除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合などを除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。
【００１２】
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１３】
また、実施の形態で用いる図面においては、図面を見易くするためにハッチング等を省略する場合もある。例えば、説明等から明らかである場合等には、平面的に閉じた凹部であっても、断面図において背景の輪郭線を省略する場合がある。
【００１４】
（実施の形態１）
図１〜図３に示す半導体装置は、光導波路ＷＯを備えたフォトニクスチップである半導体チップＣＨＰ１と、発光源として発光部ＬＤを備えたレーザダイオードチップである半導体チップＣＨＰ２と、を有する半導体モジュールである。
【００１５】
図１は、半導体装置の平面図である。図２は、図１のＡ−Ａ線に沿った断面図であり、図３は、図１のＢ−Ｂ線に沿った断面図である。図１では、ボンディングワイヤＢＷの図示を省略し、半導体チップＣＨＰ１の光導波路ＷＯ、半導体チップＣＨＰ２の発光部ＬＤ、電極ＥＤ２および台座ＥＲ、並びに、バンプ電極ＢＰを破線で示している。図２では、半導体チップＣＨＰ１の光導波路ＷＯ、および、半導体チップＣＨＰ２の発光部ＬＤを破線で示している。また、図２７は図１の半導体チップＣＨＰ２を裏返した面に対応する平面図（底面図）である。
【００１６】
＜フォトニクスチップである半導体チップＣＨＰ１の構造＞
以下に、本実施の形態の半導体装置の一部である半導体チップＣＨＰ１を説明する。
【００１７】
半導体チップＣＨＰ１には、光信号の伝送線路である光導波路ＷＯ、電気信号を光信号に変換する光変調部、および、光信号を電気信号に変換する光電変換部などが備えられている。ここで、本実施の形態の特徴は、半導体装置における半導体チップＣＨＰ２の周辺構造に関連するため、光電変換部および光変調部など、他の構造については説明を省略する。光電変換部および光変調部などについては、例えば、シリコンフォトニクス技術において採用されている公知の構成を適用できる。
【００１８】
図２および図３に示されるように、半導体チップＣＨＰ１では、半導体基板（基板）ＳＢと、半導体基板ＳＢの上面上に形成された絶縁層ＣＬ１と、絶縁層ＣＬ１を介して半導体基板ＳＢの上面上に形成された半導体層ＳＬと、を有するＳＯＩ（Silicon on Insulator）基板が用いられる。半導体基板ＳＢは、例えば、ｐ型のシリコン単結晶基板からなる。なお、半導体基板ＳＢは、ＳＯＳ（Silicon on Sapphire）基板のように、支持基板として機能する絶縁層（サファイア）上に半導体層を設けた２層構造の基板であってもよい。絶縁層ＣＬ１は、例えば酸化シリコン膜であり、２〜３μｍ程度の厚さを有する。半導体層ＳＬは、ｐ型のシリコン層であり、１８０〜２５０ｎｍ程度の厚さを有する。
【００１９】
半導体層ＳＬは選択的にパターニングされており、絶縁層ＣＬ１上には、複数の半導体層ＳＬが存在している。本実施の形態では、複数の半導体層ＳＬのうち、光導波路ＷＯとなる半導体層ＳＬのみを図示している。絶縁層ＣＬ１上には、光導波路ＷＯを覆うように、層間絶縁膜ＣＬ２が形成されている。すなわち、層間絶縁膜ＣＬ２は、光導波路ＷＯの上面および側面に接するように形成されている。層間絶縁膜ＣＬ２は、例えば酸化シリコン膜であり、２〜３μｍ程度の厚さを有する。
【００２０】
シリコンフォトニクス技術において、光導波路ＷＯは、コア層として機能し、絶縁層ＣＬ１および層間絶縁膜ＣＬ２は、クラッド層として機能する。図１に示されるように、本実施の形態では、光導波路ＷＯは、Ｘ方向に延在しており、Ｘ方向において２つの端面を有する。この２つの端面のうち一方が、レーザ光ＬＢの入射面となる。光導波路ＷＯは、少なくとも、半導体チップＣＨＰ２の発光部ＬＤの延長線上に位置する部分を有する。光導波路ＷＯの当該部分は、半導体チップＣＨＰ２の発光部ＬＤと対向する受光面を有する。光導波路ＷＯの当該受光面は、半導体チップＣＨＰ２の出射面と対向するように形成されている。
【００２１】
また、本実施の形態では、半導体チップＣＨＰ１内に光導波路ＷＯが１つだけ形成されている場合を例示しているが、半導体チップＣＨＰ１内に複数の光導波路ＷＯが形成されていてもよい。
【００２２】
半導体チップＣＨＰ１のうち、光導波路ＷＯが形成されている領域と異なる領域には、層間絶縁膜ＣＬ２および絶縁層ＣＬ１を貫通し、半導体基板ＳＢ内に達する凹部ＧＲが形成されている。この凹部ＧＲは、主に、レーザダイオードチップである半導体チップＣＨＰ２を搭載するための領域として設けられている。図１における凹部ＧＲの平面寸法は、半導体チップＣＨＰ２が収まるように設計され、例えば、Ｙ方向の長さが１５０μｍより大きく、Ｘ方向の長さが２５０μｍより大きい。なお、本実施の形態において、Ｙ方向は、平面視でＸ方向と直交する方向である。
【００２３】
また、光導波路ＷＯの２つの端面のうち凹部ＧＲに近い端面は、レーザ光ＬＢの入射面となるが、凹部ＧＲと、光導波路ＷＯの入射面との間には、層間絶縁膜ＣＬ２が存在している。しかし、この領域に存在している層間絶縁膜ＣＬ２の厚さは、例えば１００〜１０００ｎｍ程度あるので、レーザ光ＬＢは、光導波路ＷＯの入射面に到達することができる。
【００２４】
また、凹部ＧＲの底面は、ほぼ平坦であり、凹部ＧＲ内に半導体チップＣＨＰ２を設置するための台座となる凹凸は形成されていない。従って、凹部ＧＲの底面において、後述の絶縁膜ＩＦ１および電極ＥＤ１の各々の上面も、ほぼ平坦である。
【００２５】
図１および図３に示されるように、凹部ＧＲの側面の一部には、注入口ＩＨが形成されている。注入口ＩＨは、主に、後述の封止材ＭＲを凹部ＧＲ内に注入するために設けられている。このため、注入口ＩＨの底面が、凹部ＧＲの底面から例えば３〜６μｍ程度の高さになるように、注入口ＩＨが形成されていればよい。なお、凹部ＧＲ内に封止材ＭＲを十分に注入できる場合には、注入口ＩＨは設けられていなくともよい。
【００２６】
凹部ＧＲの底面上および側面上、並びに、層間絶縁膜ＣＬ２上には、絶縁膜ＩＦ１が形成されている。絶縁膜ＩＦ１は、例えば酸化シリコン膜または窒化シリコン膜であり、例えば５０〜１００ｎｍ程度の厚さを有する。絶縁膜ＩＦ１は、主に、半導体チップＣＨＰ２の搭載時に、半導体チップＣＨＰ２の発光部ＬＤが損傷することを防止する目的で設けられている。
【００２７】
凹部ＧＲの底面上、および、凹部ＧＲの側面のうち光導波路ＷＯ側の側面とは反対側の側面上には、電極ＥＤ１が形成されている。電極ＥＤ１は、クロム（Ｃｒ）などの金属膜、および、この金属膜上に形成された銅（Ｃｕ）などの導電性膜により構成されている。電極ＥＤ１は、半導体チップＣＨＰ２の裏面電極である電極ＥＤ２に電気的に接続し、電極ＥＤ２に外部からの電位を供給する目的で設けられている。
【００２８】
＜レーザダイオードチップである半導体チップＣＨＰ２の構造＞
以下に、本実施の形態の半導体装置の一部である半導体チップＣＨＰ２を説明する。なお、以下の説明では、図１〜図３だけでなく、図１の半導体チップＣＨＰ２の平面図と反対側の平面図（すなわち底面図）である図２７も用いる。
【００２９】
図２および図３に示されるように、半導体チップＣＨＰ２では、上面ＧＳＢａ、および、上面ＧＳＢａと反対側の面である裏面ＧＳＢｂを有する化合物半導体基板（基板）ＧＳＢが、支持基板として用いられている。化合物半導体基板ＧＳＢは、例えばガリウム砒素（ＧａＡｓ）などの化合物半導体からなる。化合物半導体基板ＧＳＢの上面ＧＳＢａ上には、例えばＧａ１−ＸＡｌＸＡｓ層のような化合物半導体層が複数形成されており、これらの複数の化合物半導体層が、素子形成層ＥＦＬを構成している。そして、素子形成層ＥＦＬのうち一部は、Ｇａ１−ＹＡｌＹＡｓ層（Ｙ＞Ｘ）であり、レーザ光（光）ＬＢの発光部ＬＤである活性層を構成し、素子形成層ＥＦＬのその他の層がクラッド層を構成する。
【００３０】
なお、化合物半導体基板（基板）ＧＳＢおよび素子形成層ＥＦＬは、本実施の形態ではガリウム砒素（ＧａＡｓ）を基礎とした場合を例示するが、インジウム燐（ＩｎＰ）など他の化合物半導体を基礎としてもよい。
【００３１】
また、本実施の形態では、半導体チップＣＨＰ２内に発光部ＬＤが１つだけ形成されている場合を例示しているが、半導体チップＣＨＰ２内に複数の発光部ＬＤが形成されていてもよい。
【００３２】
発光部ＬＤの上方、すなわち素子形成層ＥＦＬ上には、半導体チップＣＨＰ２の上部電極である電極ＥＤ３が形成されている。電極ＥＤ３は、例えば金（Ａｕ）、ニッケル（Ｎｉ）または銅（Ｃｕ）を含む金属膜である。
【００３３】
化合物半導体基板ＧＳＢの裏面ＧＳＢｂには、半導体チップＣＨＰ２の下部電極である電極ＥＤ２が形成されている。電極ＥＤ２は、例えば金（Ａｕ）、ニッケル（Ｎｉ）または銅（Ｃｕ）を含む金属膜、および、この金属膜に含まれる金属と、化合物半導体基板ＧＳＢに含まれる材料との合金膜によって構成されている。
【００３４】
なお、半導体チップＣＨＰ２はレーザダイオードチップとしての機能を果たせればよく、半導体チップＣＨＰ２を構成する各材料は、上記の材料に限定されない。
【００３５】
図１、図２および図２７に示されるように、半導体チップＣＨＰ２の側面のうち、発光部ＬＤの延在方向に対して垂直な２つの側面には、低反射膜ＬＲＦおよび高反射膜ＨＲＦが形成されている。高反射膜ＨＲＦは、発光部ＬＤで発生するレーザ光ＬＢのほぼ全部を反射する役目を果たし、低反射膜ＬＲＦよりも高い反射率を有する膜である。低反射膜ＬＲＦは、発光部ＬＤで発生するレーザ光ＬＢの一部を、半導体チップＣＨＰ２の外部へ透過させる役目を果たし、高反射膜ＨＲＦよりも低い反射率を有する膜である。これにより、図１および図２に示されるように、レーザ光ＬＢが、低反射膜ＬＲＦを介して、半導体チップＣＨＰ２の発光部ＬＤから発せられ、更に、半導体チップＣＨＰ１の絶縁膜ＩＦ１および層間絶縁膜ＣＬ２を透過して、光導波路ＷＯ内に到達する。
【００３６】
すなわち、図１に示されるように、発光部ＬＤは、Ｘ方向に延在し、Ｘ方向において２つの端面を有する。この２つの端面のうち、低反射膜ＬＲＦが形成されている端面が、レーザ光ＬＢの出射面となり、高反射膜ＨＲＦが形成されている端面が、レーザ光ＬＢの反射面となる。
【００３７】
また、低反射膜ＬＲＦは、例えば、窒化シリコン膜、酸窒化シリコン膜または酸化アルミニウム膜の単層膜である。高反射膜ＨＲＦは、例えば、窒化シリコン膜、酸窒化シリコン膜、酸化シリコン膜または酸化アルミニウム膜の積層膜であり、低反射膜ＬＲＦよりも大きい厚さを有する。なお、低反射膜ＬＲＦおよび高反射膜ＨＲＦの材料および厚さは、各々の役目を達成できる範囲で、適宜変更可能である。
【００３８】
また、低反射膜ＬＲＦおよび高反射膜ＨＲＦは、半導体チップＣＨＰ２が半導体チップＣＨＰ１に搭載される際に、発光部ＬＤの各端面を保護する役目も果たす。
【００３９】
図１〜図３および図２７に示されるように、化合物半導体基板ＧＳＢの裏面ＧＳＢｂには、複数の台座ＥＲが形成されている。複数の台座ＥＲは、接着性を有する感光性樹脂膜であり、化合物半導体基板ＧＳＢに接着している。これらの台座ＥＲは、半導体チップＣＨＰ２が半導体チップＣＨＰ１に搭載される際に、半導体チップＣＨＰ２の発光部ＬＤの位置と、半導体チップＣＨＰ１の光導波路ＷＯの位置とを精度良く合わせるために設けられている。
【００４０】
複数の台座ＥＲは、半導体チップＣＨＰ２を半導体チップＣＨＰ１に安定して搭載させる目的から、３つ以上設けられていることが好ましく、本実施の形態では、４つの台座ＥＲを設けた場合を例示している。また、平面視において、４つの台座ＥＲの各々の中心を結ぶ仮想線を引いた時、これらの仮想線によって四角形が構成されることが好ましい。すなわち、３つ以上の複数の台座ＥＲを設け、平面視において、各台座ＥＲの中心を結ぶ仮想線を引いた時、これらの仮想線によって多角形が構成されることが好ましい。言い換えれば、３つ以上の複数の台座ＥＲが一直線上に並び、平面視において、各台座ＥＲの中心を結ぶ仮想線を引いた時、これらの仮想線が直線を構成したとすると、半導体チップＣＨＰ２は、半導体チップＣＨＰ１に安定して搭載されず、倒れてしまう可能性が高くなる。ただし、台座ＥＲの形状および大きさによっては、複数の台座ＥＲは、一直線上に配置されていてもよい。
【００４１】
また、同様の目的から、図１および図２７に示されるように、平面視において、半導体チップＣＨＰ２のＹ方向で対向する２辺のうち一方の辺に近い位置に、１つ以上の台座ＥＲが配置され、他方の辺に近い位置に、１つ以上の台座ＥＲが配置される。例えば、上記他方の辺に近い位置に、台座ＥＲが１つも配置されていない状態は、半導体チップＣＨＰ２が倒れてしまう可能性が高くなるため、好ましくない。
【００４２】
すなわち、半導体チップＣＨＰ２の平面視において、Ｘ方向で対向する２辺の各々の中点を結んだ第１中央線よりも、Ｙ方向で対向する２辺のうち一方の辺に近い位置に、１つ以上の台座ＥＲが配置され、上記第１中央線よりも他方の辺に近い位置に、１つ以上の台座ＥＲが配置される。同様の考え方から、半導体チップＣＨＰ２の平面視において、Ｙ方向で対向する２辺の各々の中点を結んだ第２中央線よりも、Ｘ方向で対向する２辺のうち一方の辺に近い位置に、１つ以上の台座ＥＲが配置され、上記第２中央線よりも他方の辺に近い位置に、１つ以上の台座ＥＲが配置される。
【００４３】
また、本実施の形態のように、各台座ＥＲの平面形状が四角形である場合に、各台座ＥＲの平面寸法は、Ｘ方向における長さが２０〜５０μｍ程度であり、Ｙ方向における長さが２０〜５０μｍである。また、各台座ＥＲの高さは、５〜１０μｍ程度である。
【００４４】
また、台座ＥＲは絶縁膜であり、より好ましくは、接着性を有する樹脂膜であり、感光性樹脂膜である。後で詳細に説明するが、このような樹脂膜は、永久レジスト膜ＥＲ０を基に形成される。永久レジスト膜ＥＲ０は、圧力センサなどに用いられるＭＥＭＳ（Micro Electro Mechanical Systems）にも使用されており、前工程においてイオン注入およびドライエッチング処理などに使用されるレジスト膜と比較して、十分に高い接着力および硬度を有する。従って、本実施の形態において、永久レジスト膜ＥＲ０は、発光部ＬＤと光導波路ＷＯとの位置合わせ用の台座ＥＲの素材として、十分に適用可能である。
【００４５】
＜半導体チップＣＨＰ１と半導体チップＣＨＰ２とを有する半導体モジュールの構造＞
図１〜図３に示されるように、半導体チップＣＨＰ１の凹部ＧＲ内に、半導体チップＣＨＰ２が搭載され、本実施の形態の半導体装置の一形態である半導体モジュールが構成されている。
【００４６】
半導体チップＣＨＰ１の凹部ＧＲの底面に形成されている電極ＥＤ１上には、半田などの導電性膜からなるバンプ電極ＢＰが形成されている。このバンプ電極ＢＰを介して、半導体チップＣＨＰ１の電極ＥＤ１と、半導体チップＣＨＰ２の電極ＥＤ２とが電気的に接続される。なお、バンプ電極ＢＰは、平面視において、台座ＥＲに重ならない位置に設けられている。すなわち、台座ＥＲは絶縁膜であるため、半導体チップＣＨＰ１と半導体チップＣＨＰ２とは、導電性を有するバンプ電極ＢＰによって、電気的に接続される。
【００４７】
また、半導体チップＣＨＰ２の電極ＥＤ３には、ボンディングワイヤＢＷが接続されている。このボンディングワイヤＢＷと、電極ＥＤ１とにより、半導体チップＣＨＰ２に電位が供給され、半導体チップＣＨＰ２内に電流を流すことができる。
【００４８】
半導体チップＣＨＰ２の複数の台座ＥＲは、凹部ＧＲ内において、電極ＥＤ１に接するように配置されている。ここで、半導体チップＣＨＰ２は、半導体チップＣＨＰ１の前記光導波路ＷＯに向けて発光する発光部ＬＤを有する。そして、半導体チップＣＨＰ２の発光部ＬＤの位置と、半導体チップＣＨＰ１の光導波路ＷＯの位置とは、主に、台座ＥＲの厚さを調整することで、精度良く合わせることができる。これらの位置合わせの詳細は、後で説明するが、台座ＥＲが上記の永久レジスト膜ＥＲ０からなる絶縁膜で形成されていることで、半導体チップＣＨＰ２の発光部ＬＤの位置を、半導体チップＣＨＰ１の光導波路ＷＯの位置に合わせることが容易となる。このため、図１および図２に示されるように、半導体チップＣＨＰ１の発光部ＬＤの端面（出射面）は、半導体チップＣＨＰ２の光導波路ＷＯの端面（入射面）に対向している。
【００４９】
また、この台座ＥＲは、凹部ＧＲの底面と化合物半導体基板ＧＳＢの裏面ＧＳＢｂとの間に位置しており、半導体チップＣＨＰ２を支持するために、十分な硬度を有している。例えば、先行技術文献では、半導体チップＣＨＰ１の半導体基板ＳＢの一部をエッチング加工することで、台座ＥＲに対応する構造を設けているが、本実施の形態の樹脂膜からなる台座ＥＲも、先行技術文献と同等の硬度を有している。
【００５０】
凹部ＧＲ内には、レーザ光ＬＢが通過する領域を遮らないように、封止材ＭＲが形成されている。すなわち、凹部ＧＲ内には、発光部ＬＤと光導波路ＷＯとを結ぶ領域以外の領域に、封止材ＭＲが形成されている。封止材ＭＲは、例えばエポキシ樹脂にシリカフィラーが添加された樹脂膜であり、熱硬化性樹脂膜である。図２および図３に示されるように、本実施の形態では、封止材ＭＲは、絶縁層ＣＬ１と半導体基板ＳＢとの境界付近まで充填されている。封止材ＭＲは、主に、半導体チップＣＨＰ２を凹部ＧＲ内で固定する目的で形成されている。封止材ＭＲは、少なくとも台座ＥＲの一部と接し、且つ、光導波路ＷＯおよび発光部ＬＤより低く位置するように、凹部ＧＲ内に充填されていればよい。
【００５１】
以下に、本実施の形態の半導体装置の製造方法を説明する。ここでは、半導体チップＣＨＰ１の製造方法、半導体チップＣＨＰ２の製造方法、および、半導体チップＣＨＰ１に半導体チップＣＨＰ２を搭載した半導体モジュールの製造方法の順番で説明を行う。
【００５２】
＜半導体チップＣＨＰ１の製造方法＞
本実施の形態における半導体装置の一部である半導体チップＣＨＰ１の製造方法を、図４〜図１１を用いて説明する。なお、図４は、図１の平面図から半導体チップＣＨＰ２を除外し、半導体チップＣＨＰ１のみを示した平面図である。図５、図７、図９、図１１、図１３、図１５および図１７は、図４のＡ−Ａ線に沿った断面図を示している。図６、図８、図１０、図１２、図１４、図１６および図１８は、図４のＢ−Ｂ線に沿った断面図を示している。
【００５３】
まず、図５および図６に示されるように、支持基板である半導体基板ＳＢと、半導体基板ＳＢ上に形成された絶縁層ＣＬ１と、絶縁層ＣＬ１を介して半導体基板ＳＢ上に形成された半導体層ＳＬと、を有するＳＯＩ基板を準備する。
【００５４】
このようなＳＯＩ基板を準備する工程の一例を以下に説明する。ＳＯＩ基板は、例えば、貼り合わせ法により形成できる。貼り合わせ法では、シリコンからなる第１半導体基板の表面を酸化することで絶縁層ＣＬ１を形成した後、その絶縁層ＣＬ１に、シリコンからなる第２半導体基板を高温下で圧着することにより貼り合わせる。その後、第２半導体基板を薄膜化する。この場合、絶縁層ＣＬ１上に残存する第２半導体基板の薄膜が半導体層ＳＬとなり、絶縁層ＣＬ１下の第１半導体基板が半導体基板ＳＢとなる。
【００５５】
図７および図８は、光導波路ＷＯの形成工程を示している。
【００５６】
まず、フォトリソグラフィ法およびイオン注入法によって、半導体層ＳＬに、ボロンまたはフッ化ボロンなどの不純物を導入する。次に、半導体層ＳＬ上に、半導体層ＳＬを選択的に覆うように、レジストパターンＲＰ１を形成する。次に、このレジストパターンＲＰ１をマスクとしてドライエッチング処理を行うことで、半導体層ＳＬを選択的にパターニングし、光導波路ＷＯを形成する。その後、レジストパターンＲＰ１をアッシング処理によって除去する。なお、本実施の形態では、先に半導体層ＳＬにイオン注入を行い、その後、半導体層ＳＬをパターニングしたが、これらの順番を逆にしてもよい。
【００５７】
また、図７のＡ−Ａ断面および図８のＢ−Ｂ断面では、実際には半導体層ＳＬが除去され、光導波路ＷＯは形成されていないが、発明の理解を容易にするため、光導波路ＷＯを破線で示している。すなわち、図７のＡ−Ａ断面および図８のＢ−Ｂ断面では、紙面方向に形成されている光導波路ＷＯが、破線で示されている。これは、以降のＡ−Ａ断面およびＢ−Ｂ断面でも同様である。
【００５８】
図９および図１０は、層間絶縁膜ＣＬ２の形成工程を示している。
【００５９】
まず、光導波路ＷＯ上および絶縁層ＣＬ１上に、例えばＣＶＤ（Chemical Vapor Deposition）法によって、例えば酸化シリコンからなる層間絶縁膜ＣＬ２を形成する。次に、ＣＭＰ（Chemical Mechanical Polishing）法によって、層間絶縁膜ＣＬ２を研磨することで、層間絶縁膜ＣＬ２の上面を平坦化する。層間絶縁膜ＣＬ２は、光導波路ＷＯを覆うように形成され、絶縁層ＣＬ１と共にクラッド層を構成する。
【００６０】
なお、実際には、光導波路ＷＯ上には、複数の配線層および複数の層間絶縁膜が形成されているが、本実施の形態では、それらの詳細な説明を省略し、それらを層間絶縁膜ＣＬ２として示している。
【００６１】
図１１および図１２は、凹部ＧＲの形成工程を示している。
【００６２】
まず、層間絶縁膜ＣＬ２上に、層間絶縁膜ＣＬ２を選択的に覆うように、レジストパターンＲＰ２を形成する。次に、このレジストパターンＲＰ２をマスクとしてドライエッチング処理を行うことで、層間絶縁膜ＣＬ２、絶縁層ＣＬ１および半導体基板ＳＢを順次エッチングして、凹部ＧＲを形成する。その後、レジストパターンＲＰ２をアッシング処理によって除去する。
【００６３】
Ａ−Ａ断面に示されるように、凹部ＧＲの形成工程において、光導波路ＷＯの横には、若干の層間絶縁膜ＣＬ２が残される。これは、光導波路ＷＯの受光面が、ドライエッチング処理によって傷けられることを抑制するためである。残された層間絶縁膜ＣＬ２の厚さは、図１に示すレーザ光ＬＢが透過できる程度の厚さであればよく、例えば１００〜１０００ｎｍ程度である。
【００６４】
図１３および図１４は、注入口ＩＨの形成工程を示している。
【００６５】
まず、凹部ＧＲ内のほぼ全体を埋め込むように、層間絶縁膜ＣＬ２上に、レジストパターンＲＰ３を形成する。次に、このレジストパターンＲＰ３をマスクとしてドライエッチング処理を行うことで、層間絶縁膜ＣＬ２および絶縁層ＣＬ１を順次エッチングし、注入口ＩＨを形成する。このエッチングでは、絶縁層ＣＬ１下の半導体基板ＳＢの一部もエッチングされてもよく、注入口ＩＨの底面が、凹部ＧＲの底面から３〜６μｍ程度の高さになるように調整する。なお、注入口ＩＨは、凹部ＧＲの側面に形成され、凹部ＧＲと一体化している。その後、レジストパターンＲＰ３をアッシング処理によって除去する。
【００６６】
なお、注入口ＩＨの形成工程は必須ではない。後の工程で、凹部ＧＲ内に封止材ＭＲを十分に注入できる場合には、注入口ＩＨを形成しなくてもよい。
【００６７】
図１５および図１６は、絶縁膜ＩＦ１の形成工程を示している。
【００６８】
層間絶縁膜ＣＬ２上、並びに、凹部ＧＲの側面上および底面上に、例えばＣＶＤ（Chemical Vapor Deposition）法によって、絶縁膜ＩＦ１を形成する。絶縁膜ＩＦ１は、例えば酸化シリコン膜または窒化シリコン膜であり、５０〜１００ｎｍ程度の厚さを有する。絶縁膜ＩＦ１は、図１に示すレーザ光ＬＢが透過できる程度の厚さであればよい。
【００６９】
図１７および図１８は、電極ＥＤ１の形成工程を示している。
【００７０】
まず、凹部ＧＲの底面上、および、凹部ＧＲの側面のうち光導波路ＷＯ側の側面と反対側の側面上に、スパッタリング法によって、クロム（Ｃｒ）などの金属膜、および、この金属膜上に銅（Ｃｕ）からなるシード層を順次形成する。このスパッタリング法は、図１７に示す矢印の方向から行われる。すなわち、このスパッタリング法は、図１７のＡ−Ａ断面において、矢印が鉛直方向に沿うように、半導体基板ＳＢを傾けることで行われる。これにより、上記金属膜および上記シード層を、凹部ＧＲの底面上、および、凹部ＧＲの側面のうち光導波路ＷＯ側の側面と反対側の側面上に、選択的に形成することができる。
【００７１】
次に、上記シード層上に、めっき法によって、銅膜を形成する。これにより、上記シード層は銅膜と一体化され、上記金属膜と銅膜とからなる電極ＥＤ１が形成される。
【００７２】
その後、必要に応じて半導体基板ＳＢの裏面を研磨し、ダイシング工程によって半導体基板ＳＢを個片化することで、複数の半導体チップＣＨＰ１が形成される。
【００７３】
以上のようにして、本実施の形態の半導体装置の一部である半導体チップＣＨＰ１が製造される。
【００７４】
なお、半導体基板ＳＢの個片化は、半導体チップＣＨＰ２を半導体チップＣＨＰ１に設置した後に行われてもよい。これにより、半導体装置の製造コストを低減することができる。
【００７５】
＜半導体チップＣＨＰ２の製造方法＞
本実施の形態における半導体装置の一部である半導体チップＣＨＰ２の製造方法を、図１９〜図２７を用いて説明する。
【００７６】
まず、上面ＧＳＢａと裏面ＧＳＢｂとを有する化合物半導体基板ＧＳＢと、化合物半導体基板ＧＳＢの上面ＧＳＢａ上に形成された素子形成層ＥＦＬと、素子形成層ＥＦＬ内に形成された発光部ＬＤと、素子形成層ＥＦＬ上に形成された電極ＥＤ３と、化合物半導体基板ＧＳＢの裏面ＧＳＢｂに形成された電極ＥＤ２と、を有するウェハＷＦを準備する。
【００７７】
図１９は、このようなウェハＷＦの構造を示す斜視図であり、図２０は、図１９のＣ−Ｃ線に沿った断面図である。図１９には、ウェハＷＦの要部を拡大した斜視図も示されており、ウェハ片ＷＦＰは、ウェハＷＦの一部であり、後述のへき開工程によって、分離される領域を示している。
【００７８】
また、図２０に示される素子形成層ＥＦＬは、例えばＧａ１−ＸＡｌＸＡｓ層のような複数の化合物半導体層からなり、この複数の化合物半導体層の一部には、レーザ光（光）ＬＢの発光部ＬＤである活性層としてＧａ１−ＹＡｌＹＡｓ層（Ｙ＞Ｘ）が形成されている。このような複数の化合物半導体層は、例えばＣＶＤ法を用いて、順次形成することができる。
【００７９】
半導体チップＣＨＰ２の上部電極である電極ＥＤ３は、例えばスパッタリング法によって形成され、例えば例えば金（Ａｕ）、ニッケル（Ｎｉ）または銅（Ｃｕ）を含む金属膜である。
【００８０】
半導体チップＣＨＰ２の下部電極である電極ＥＤ２は、例えばスパッタリング法によって形成され、例えば金（Ａｕ）、ニッケル（Ｎｉ）または銅（Ｃｕ）を含む金属膜、および、この金属膜に含まれる金属と、化合物半導体基板ＧＳＢに含まれる材料との合金膜によって構成されている。
【００８１】
図２１は、永久レジスト膜ＥＲ０の形成工程を示している。
【００８２】
化合物半導体基板ＧＳＢの裏面ＧＳＢｂ側において、電極ＥＤ２上および化合物半導体基板ＧＳＢ上に、永久レジスト膜ＥＲ０を形成する。永久レジスト膜ＥＲ０は、次工程において形成される、台座ＥＲの基となる樹脂膜である。
【００８３】
また、永久レジスト膜ＥＲ０には、感光性樹脂組成物を有し、接着性を有するものがある。液状タイプの永久レジスト材（塗布法を適用する永久レジスト材）としては、東京応化工業株式会社製のＴＭＭＲ−Ｓ２０００、または、日立化成株式会社製のＫＩ−１０００−Ｔ４などを例示できる。
【００８４】
このような永久レジスト膜ＥＲ０の材料の一例として、以下の成分Ａ，Ｂ，Ｃ，ＤおよびＥを含有する感光性樹脂組成物が挙げられる。
成分Ａ：分子内に少なくとも１個以上のエチレン性不飽和基とカルボキシル基とを有する光ラジカル反応性の樹脂。
成分Ｂ：分子中に少なくとも１個以上のエチレン性不飽和基とトリシクロデカン構造とを有する光重合性モノマ。
成分Ｃ：光重合開始剤。
成分Ｄ：エポキシ樹脂。
成分Ｅ：シリカフィラー。
【００８５】
また、永久レジスト膜ＥＲ０は、例えば塗布法（スピンコート法）により形成することができ、５〜１０μｍ程度の厚さを有する。
【００８６】
塗布法は、膜の形成材料（ここでは永久レジスト膜ＥＲ０の形成材料）である薬液を、回転するウェハＷＦ上に滴下して塗布する手法であり、平坦な膜を形成することができる成膜法である。また、塗布法では、ウェハＷＦの回転数によって、塗布膜の厚さを容易に調整できる。以上のようにして、化合物半導体基板ＧＳＢに永久レジスト膜ＥＲ０を形成することができる。
【００８７】
永久レジスト膜ＥＲ０の厚さは、図８で説明した凹部ＧＲの深さに従って決定することができる。すなわち、図８の凹部ＧＲの形成工程後、光導波路ＷＯの下面から凹部ＧＲの底面までの距離を測定し、その測定結果に基づいて、発光部ＬＤの位置が、光導波路ＷＯの位置と合うように、永久レジスト膜ＥＲ０の厚さを調整することができる。そして、上述のように、永久レジスト膜ＥＲ０は、塗布法で形成されるため、永久レジスト膜ＥＲ０の厚さを調整し易く、永久レジスト膜ＥＲ０の平坦性を確保し易い。従って、発光部ＬＤの位置と、光導波路ＷＯの位置とを精度良く合わせることが容易になる。
【００８８】
図２２は、台座ＥＲの形成工程を示している。
【００８９】
上述のように永久レジスト膜ＥＲ０を形成した後、永久レジスト膜ＥＲ０に対して、選択的に露光処理および現像処理を行うことで、永久レジスト膜ＥＲ０をパターニングする。上記現像処理の後、永久レジスト膜ＥＲ０に対して熱処理（ベーク処理）を施す。この熱処理により、永久レジスト膜ＥＲ０の硬度が高くなり、台座ＥＲが形成される。このようにして、化合物半導体基板ＧＳＢに複数の台座ＥＲが形成され、電極ＥＤ２は、台座ＥＲから露出される。台座ＥＲは絶縁膜であり、より好ましくは、接着性を有する樹脂膜であり、感光性樹脂膜である。
【００９０】
また、後述のダイシング工程において、ウェハ片ＷＦＰが複数の半導体チップＣＨＰ２に個片化されるが、各半導体チップＣＨＰ２の境界領域上には、台座ＥＲを形成しないようにしておく。
【００９１】
ここで、本実施の形態で永久レジスト膜ＥＲ０を用いて台座ＥＲを形成することの効果について記載する。
【００９２】
例えば、先行技術文献に開示されているように、半導体基板ＳＢの一部をエッチング加工して台座ＥＲを設け、この台座ＥＲ上にレーザダイオードチップＣＨＰ２を搭載する技術では、発光部ＬＤと光導波路ＷＯとの位置合わせは、半導体基板ＳＢのエッチング加工の精度に依存することになる。しかしながら、台座ＥＲの厚さは、本実施の形態では５〜１０μｍ程度であるため、このような厚さに精度良くエッチング加工することは、困難である。特に、半導体基板ＳＢ中にはエッチングストッパ膜となるような膜も存在しないため、半導体基板ＳＢのエッチング加工は、時間制御で行うことになるが、５〜１０μｍ程度のエッチング加工を精度良く行うことは難しい。更に、同一のウェハ内には、複数の半導体チップＣＨＰ１となる領域が存在しているため、エッチング加工によるこれらのエッチング量を、同一のウェハ内で合わせることは難しい。
【００９３】
このように、半導体基板ＳＢのエッチング加工によって台座ＥＲを形成する場合には、概ね、設定値の１０％以上のばらつきが生じることになる。また、このばらつきは、条件によっては、２０〜３０％程度になることもある。従って、先行技術文献に開示されている技術では、台座ＥＲの厚さが、発光部ＬＤと光導波路ＷＯとの位置合わせに適していなかった場合、その半導体チップＣＨＰ１を他の半導体チップＣＨＰ１に交換し、再び上記位置合わせを試みるなど、非常に効率の悪い手法を取らざるを得ない。
【００９４】
これに対して、本実施の形態では、発光部ＬＤと光導波路ＷＯとの位置合わせは、半導体基板ＳＢおよび化合物半導体基板ＧＳＢとは異なる材料からなる台座ＥＲを用い、台座ＥＲの厚さを調整することで行える。従って、例えば半導体チップＣＨＰ１の半導体基板ＳＢをエッチング加工することで形成される凹部ＧＲの深さに、多少のばらつきがあったとしても、凹部ＧＲの形成工程後、光導波路ＷＯの下面から凹部ＧＲの底面までの距離を測定し、その測定結果に基づいて、永久レジスト膜ＥＲ０の厚さ（台座ＥＲの厚さ）を調整することができる。すなわち、発光部ＬＤと光導波路ＷＯとの位置合わせが、半導体基板ＳＢのエッチング加工精度に依存しなくなる。そして、上述のように、永久レジスト膜ＥＲ０の厚さを、所望の厚さに制御することは、容易である。例えば、本実施の形態で形成される永久レジスト膜ＥＲ０の厚さのばらつきは、設定値の３％以下の範囲内で制御される。
【００９５】
このように、本実施の形態では、先行技術文献と比較して、発光部ＬＤと光導波路ＷＯとの位置合わせを精度良く行うことが可能であり、半導体チップＣＨＰ１を交換するなどの不具合もなく、効率的な半導体モジュールの形成を行うことができる。従って、本実施の形態では、先行技術文献と比較して、半導体装置の性能を向上させることができ、製造コストを抑制することができる。
【００９６】
図２３は、図２２に続く製造工程を示しており、ウェハＷＦのへき開工程を示している。
【００９７】
まず、化合物半導体基板ＧＳＢからなるウェハＷＦを、長方形に加工する。次に、ダイヤモンドカッターなどを用いて、へき開のきっかけとなる傷入れを行い、その後、ウェハＷＦに圧力をかけることで、ウェハＷＦが複数のウェハ片ＷＦＰに分離する。ウェハ片ＷＦＰは、例えば５個分の半導体チップＣＨＰ２が形成された棒状の片である。なお、ウェハ片ＷＦＰに形成される半導体チップＣＨＰ２の個数は、必要に応じて適宜変更可能である。また、このへき開工程によって、ウェハ片ＷＦＰの両側面から、複数の発光部ＬＤの端面が露出する。
【００９８】
図２４は、低反射膜ＬＲＦおよび高反射膜ＨＲＦの形成工程を示している。
【００９９】
まず、ウェハ片ＷＦＰの一方の側面を露出し、且つ、ウェハ片ＷＦＰの他の領域を覆うようなパターンを有する保護膜を形成する。この保護膜は、レジストパターンまたは銅板など、マスクとして機能する膜であればよい。次に、この保護膜をマスクとして、ＣＶＤ法を用いることで、ウェハ片ＷＦＰの一方の側面に、低反射膜ＬＲＦを形成する。次に、同様の手法によって、ウェハ片ＷＦＰの他方の側面に、高反射膜ＨＲＦを形成する。
【０１００】
これによって、ウェハ片ＷＦＰの側面から露出していた複数の発光部ＬＤの一方の端面が、低反射膜ＬＲＦによって覆われ、発光部ＬＤの他方の端面が、高反射膜ＨＲＦによって覆われる。
【０１０１】
低反射膜ＬＲＦは、例えば、窒化シリコン膜、酸窒化シリコン膜または酸化アルミニウム膜の単層膜である。高反射膜ＨＲＦは、例えば、窒化シリコン膜、酸窒化シリコン膜、酸化シリコン膜または酸化アルミニウム膜の積層膜であり、低反射膜ＬＲＦよりも大きい厚さを有する。低反射膜ＬＲＦの厚さは、５０ｎｍ程度であり、高反射膜ＬＲＦの厚さは、１００ｎｍ程度である。
【０１０２】
図２５および図２６は、ダイシング工程を示している。
【０１０３】
図２５は、図２４に続く製造工程を示した斜視図であり、図２６は、図２５に示されるＣ−Ｃ線に沿った断面図である。
【０１０４】
まず、ウェハ片ＷＦＰにおいて、電極ＥＤ３が形成されている面上に、接着用のテープを張り付ける。次に、ダイヤモンドカッターなどを用いて、ウェハ片ＷＦＰに傷入れを行い、その後、テープを引き延ばすことで、ウェハ片ＷＦＰが、複数の半導体チップＣＨＰ２に分離する。次に、ダイサーなどを用いて、半導体チップＣＨＰ２の側面を削りながらテープを分離する。その後、テープを半導体チップＣＨＰ２から剥離する。
【０１０５】
図２７は、図２５および図２６の製造工程後の半導体チップＣＨＰ２を示した図である。図２７は、図１で示した半導体チップＣＨＰ２を裏返した面が示されており、裏面電極である電極ＥＤ２側から見た平面図である。図２７には、図１との対応関係が判るように、便宜上、Ａ−Ａ線およびＢ−Ｂ線が記されている。従って、半導体チップＣＨＰ２におけるＡ−Ａ線およびＢ−Ｂ線に沿った断面図、並びに、平面図の説明は、図１〜図３での説明と同様であるので、ここでは省略する。
【０１０６】
以上のようにして、本実施の形態の半導体装置の一部である半導体チップＣＨＰ２が製造される。
【０１０７】
＜半導体チップＣＨＰ１と半導体チップＣＨＰ２とを有する半導体モジュールの製造方法＞
本実施の形態における半導体モジュールの製造方法を、図１、図２８および図２９を用いて説明する。図２８は、図１のＡ−Ａ線に沿った断面図であり、図２９は、図１のＢ−Ｂ線に沿った断面図である。
【０１０８】
図２８および図２９は、上述のように製造された半導体チップＣＨＰ２を、上述のように製造された半導体チップＣＨＰ１に搭載する工程を示している。
【０１０９】
まず、図２１および図２２において説明したように、半導体チップＣＨＰ１の凹部ＧＲの深さを測定する。具体的には、光導波路ＷＯの下面から凹部ＧＲの底面までの距離を測定する。次に、その測定結果に基づいて、発光部ＬＤの位置が、光導波路ＷＯの位置と合うように、半導体チップＣＨＰ２の永久レジスト膜ＥＲ０の厚さを調整し、半導体チップＣＨＰ２に、永久レジスト膜ＥＲ０からなる台座ＥＲを形成する。
【０１１０】
次に、半導体チップＣＨＰ１の凹部ＧＲの底面に形成されている電極ＥＤ１上に、例えば半田などの導電性膜からなるバンプ電極ＢＰを形成する。図１に示されるように、本実施の形態では、電極ＥＤ１上に、５つのバンプ電極ＢＰを形成しており、各バンプ電極ＢＰは、平面視において台座ＥＲと重ならない位置に形成される。
【０１１１】
次に、図２８および図２９において矢印で示すように、半導体チップＣＨＰ２を、半導体チップＣＨＰ１の凹部ＧＲ内に搭載する。これにより、半導体チップＣＨＰ２の電極ＥＤ２が、バンプ電極ＢＰを介して、半導体チップＣＨＰ１の電極ＥＤ１に電気的に接続される。ここで、上述のように台座ＥＲの厚さが既に調整されているので、発光部ＬＤの位置と、光導波路ＷＯの位置とは、比較的高い精度で一致している。すなわち、この段階で、既に、本実施の形態の位置合わせの精度は、先行技術文献の位置合わせの精度よりも高い。
【０１１２】
次に、半導体チップＣＨＰ１の注入口ＩＨからシリカフィラーが添加された樹脂膜を注入し、台座ＥＲの位置を仮止めする。このような樹脂膜は、後の工程の封止材ＭＲの一部であり、封止材ＭＲと一体化される。
【０１１３】
次に、半導体チップＣＨＰ２の電極ＥＤ３上に、ボンディングワイヤＷＢをボンディングする。これにより、半導体チップＣＨＰ２の外部から電位が供給される状態となるので、半導体チップＣＨＰ２内に電流を流し、発光部ＬＤからレーザ光ＬＢを発光させることが可能となる。なお、図２８および図２９では、ボンディングワイヤＷＢの図示を省略している。
【０１１４】
次に、発光部ＬＤからレーザ光ＬＢを発光させながら、Ｙ方向の位置合わせを行う。半導体チップＣＨＰ２の位置合わせは、半導体チップＣＨＰ２からのレーザ光ＬＢを光導波路ＷＯに入射させ、光導波路ＷＯの端部に形成されたテスト用の受光器（図示せず）により受光し、レーザ光ＬＢの受光量をモニターしつつ、行われる。より具体的には、半導体チップＣＨＰ２の高反射膜ＨＲＦを、凹部ＧＲの側面に形成されている絶縁膜ＩＦ１に接触させた状態で、図１のＹ方向に半導体チップＣＨＰ２を少しずつ移動させる。そして、光導波路ＷＯが受光するレーザ光ＬＢの光量が最大（極大）となる位置になった時に、半導体チップＣＨＰ２の移動を停止させる。これにより、発光部ＬＤの端面（出射面）は、光導波路ＷＯの端面（入射面）に対向するように配置される。
【０１１５】
なお、上記のＹ方向の位置合わせの別の手法として、半導体チップＣＨＰ２の低反射膜ＬＲＦを、凹部ＧＲの側面に形成されている絶縁膜ＩＦ１に接触させた状態で、図１のＹ方向に半導体チップＣＨＰ２を少しずつ移動させてもよい。その後、光導波路ＷＯが受光するレーザ光ＬＢが最大となる位置になった時に、半導体チップＣＨＰ２の移動を停止させる。
【０１１６】
他に、光軸合わせは、上記のようにレーザ光ＬＢの光量をモニターしながら半導体チップＣＨＰ１に対する半導体チップＣＨＰ２の相対位置を調整する方法に限定されない。例えば、あらかじめ凹部ＧＲおよび半導体チップＣＨＰ２の対向面のそれぞれに位置合わせ用の構造を設けておけばよい。これにより、半導体チップＣＨＰ２を半導体チップＣＨＰ１の凹部ＧＲ内に配置するだけで、上記の位置合わせ用の構造に基づいて光軸合わせが行われる。結果として、半導体装置の製造コストを低減することができる。
【０１１７】
次に、半導体チップＣＨＰ１の凹部ＧＲの側面に形成された注入口ＩＨから、封止材ＭＲとしてシリカフィラーが添加された樹脂膜を注入し、その後、２００〜３００℃程度の熱処理を施して、この封止材ＭＲを硬化させる。このように、封止材ＭＲは熱硬化性樹脂膜である。これにより、半導体チップＣＨＰ２が、凹部ＧＲ内に固定される。
【０１１８】
なお、封止材ＭＲは凹部ＧＲ内に十分に注入されればよい。上述のように、半導体チップＣＨＰ１には、注入口ＩＨが形成されていない場合もある。その場合には、例えば、凹部ＧＲ内に封止材ＭＲを十分に注入できる程度に、凹部ＧＲの寸法を半導体チップＣＨＰ２よりも十分に大きくしておく。
【０１１９】
本実施の形態では、封止材ＭＲが、発光部ＬＤと光導波路ＷＯとの間に形成されないように、封止材ＭＲは、光導波路ＷＯより低い位置まで充填された場合を例示している。すなわち、封止材ＭＲは、少なくとも台座ＥＲの一部と接し、且つ、光導波路ＷＯおよび発光部ＬＤより低く位置するように、凹部ＧＲ内に形成されていればよい。
【０１２０】
以上で、図１〜図３に示されるような、半導体チップＣＨＰ１および半導体チップＣＨＰ２を有し、本実施の形態の半導体装置の一形態である半導体モジュールが製造される。
【０１２１】
（変形例１）
以下に、実施の形態１の変形例１の半導体装置を、図３０を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図３０は、図２に対応する断面図であり、図１のＡ−Ａ線に沿った断面図である。
【０１２２】
実施の形態１では、図１〜図３に示されるように、台座ＥＲが形成される領域には、半導体チップＣＨＰ２の下部電極となる電極ＥＤ２が形成されていなかった。
【０１２３】
図３０に示されるように、変形例１では、化合物半導体基板ＧＳＢの裏面ＧＳＢｂのほぼ全面に、電極ＥＤ２が形成されている。そして、台座ＥＲが、電極ＥＤ２に接着している。言い換えれば、平面視において、台座ＥＲは、電極ＥＤ２に重なる位置に配置されている。変形例１によっても、実施の形態１と同様の効果を得ることができる。
【０１２４】
（変形例２）
以下に、実施の形態１の変形例２の半導体装置を、図３１を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図３１は、図２７に対応する半導体チップＣＨＰ２の平面図である。
【０１２５】
実施の形態１では、図２７に示されるように、４つの台座ＥＲを配置していたが、台座は３つ以上であればよく、図３１に示されるように、３つの台座ＥＲを配置してもよい。
【０１２６】
また、変形例２でも、実施の形態１と同様に、平面視において、３つの台座ＥＲの中心を結ぶ仮想線を引いた時、これらの仮想線によって三角形が構成されるように、各台座ＥＲを配置する。
【０１２７】
また、半導体チップＣＨＰ２の平面視において、Ｘ方向で対向する２辺の各々の中点を結んだ第１中央線よりも、Ｙ方向で対向する２辺のうち一方の辺に近い位置に、１つ以上の台座ＥＲが配置され、上記第１中央線よりも他方の辺に近い位置に、１つ以上の台座ＥＲが配置される。同様の考え方から、半導体チップＣＨＰ２の平面視において、Ｙ方向で対向する２辺の各々の中点を結んだ第２中央線よりも、Ｘ方向で対向する２辺のうち一方の辺に近い位置に、１つ以上の台座ＥＲが配置され、上記第２中央線よりも他方の辺に近い位置に、１つ以上の台座ＥＲが配置される。
【０１２８】
以上のように台座ＥＲが配置されることで、半導体チップＣＨＰ２は、半導体チップＣＨＰ１に安定して搭載される。
【０１２９】
また、変形例２の技術を、上述の変形例１に組み合わせて適用することができる。
【０１３０】
（変形例３）
以下に、実施の形態１の変形例３の半導体装置を、図３２を用いて説明する。なお、以下の説明では、変形例２との相違点を主に説明する。図３２は、図２７に対応する半導体チップＣＨＰ２の平面図である。
【０１３１】
図３２に示されるように、変形例３でも、変形例２と同様に、３つの台座ＥＲが配置されている。複数の台座ＥＲの大きさおよび形状は、互いに同じであってもよいし、異なっていてもよい。
【０１３２】
変形例２では、３つの台座ＥＲの各々の平面形状が同じであったが、変形例３では、上記他方の辺に近い位置に配置された１つの台座ＥＲのサイズが、他の２つの台座ＥＲのサイズよりも大きくなっている。具体的には、上記１つの台座ＥＲの平面形状は、Ｘ方向における長さが、Ｙ方向における長さよりも長い長方形状である。このため、上記１つの台座ＥＲの平面積は、上記２つの台座ＥＲの各々の平面積よりも大きく、上記２つの台座ＥＲの各々の平面積の約２倍である。
【０１３３】
これにより、Ｙ方向で対向する２辺のうち一方の辺に近い位置に配置された２つの台座ＥＲの合計の平面積が、他方の辺に近い位置に配置された１つの台座ＥＲの平面積とほぼ等しくなるので、半導体チップＣＨＰ２を半導体チップＣＨＰ１に搭載する際に、半導体チップＣＨＰ２を倒立させるためのバランスが良くなる。
【０１３４】
すなわち、上記一方の辺に近い位置に配置された台座ＥＲの数と、上記他方の辺に近い位置に配置された台座ＥＲの数とが異なっていた場合には、数が少ない台座ＥＲの平面積を、数が多い台座ＥＲの平面積よりも大きくする。このようにして、半導体チップＣＨＰ２を、半導体チップＣＨＰ１に、より安定して搭載させることができる。
【０１３５】
また、変形例３では、３つの台座ＥＲを配置した場合について説明したが、実施の形態１のように４つの台座ＥＲを配置した場合にも、平面積を大きくした台座ＥＲを適用できる。その場合、各台座ＥＲの平面積を大きくすることで、各台座ＥＲと半導体チップＣＨＰ１との接触面積を増やすことができるので、半導体チップＣＨＰ２を、半導体チップＣＨＰ１に、より安定して搭載させることができる。
【０１３６】
（変形例４）
以下に、実施の形態１の変形例４の半導体装置を、図３３を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図３３は、図２７に対応する半導体チップＣＨＰ２の平面図である。
【０１３７】
図３３に示されるように、変形例４における各台座ＥＲの平面形状は、円形であり、真円形である。
【０１３８】
上述の図２８および図２９で説明したように、発光部ＬＤと光導波路ＷＯとの位置合わせの際に、半導体チップＣＨＰ２をＹ方向に少しずつ移動させる工程が行われる。この時、各台座ＥＲの平面形状が円形である場合には、各台座ＥＲの平面形状が四角形（多角形）である場合と比較して、半導体チップＣＨＰ２を移動させ易い。このため、発光部ＬＤと光導波路ＷＯとの位置合わせの時間を短縮できるので、製造工程にかかる時間（ＴＡＴ：Turn Around Time）を短縮できる。
【０１３９】
また、変形例４の技術を、上述の変形例１〜３に組み合わせて適用することができる。
【０１４０】
（変形例５）
以下に、実施の形態１の変形例５の半導体装置を、図３４を用いて説明する。なお、以下の説明では、変形例４との相違点を主に説明する。図３４は、図２７に対応する半導体チップＣＨＰ２の平面図である。
【０１４１】
図３４に示されるように、変形例５における各台座ＥＲの平面形状は、楕円形である。このため、変形例５でも、変形例４と同様に、発光部ＬＤと光導波路ＷＯとの位置合わせの際に、半導体チップＣＨＰ２を移動させ易い。従って、変形例５でも、変形例４と同様の効果を得ることができる。
【０１４２】
また、変形例５の各台座ＥＲの平面積は、変形例４の各台座ＥＲの平面積よりも大きい。従って、各台座ＥＲと半導体チップＣＨＰ１との接触面積を増やすことができるので、半導体チップＣＨＰ２を、半導体チップＣＨＰ１に、より安定して搭載させることができる。
【０１４３】
（変形例６）
以下に、実施の形態１の変形例６の半導体装置を、図３５を用いて説明する。なお、以下の説明では、実施の形態１との相違点を主に説明する。図３５は、図２７に対応する半導体チップＣＨＰ２の平面図である。
【０１４４】
台座ＥＲの平面形状は、多角形状であってもよく、例えば正六角形であることが好ましい。図３５に示されるように、変形例６における各台座ＥＲの平面形状は、正六角形である。正六角形は、外部からの圧力に対して高い耐久性を有する。従って、例えば、発光部ＬＤと光導波路ＷＯとの位置合わせの際に、半導体チップＣＨＰ２を移動させた場合に、各台座ＥＲ自体が摩擦により受けるダメージを、最小限にすることができる。
【０１４５】
また、変形例６の技術を、上述の変形例１〜３に組み合わせて適用することができる。
【０１４６】
以上、本願発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【符号の説明】
【０１４７】
ＢＰ    バンプ電極
ＢＷ    ボンディングワイヤ
ＣＨＰ１、ＣＨＰ２    半導体チップ
ＣＬ１    絶縁層
ＣＬ２    層間絶縁膜
ＥＤ１〜ＥＤ３    電極
ＥＦＬ    素子形成層
ＥＲ    台座
ＥＲ０    永久レジスト膜
ＧＲ    凹部
ＧＳＢ    化合物半導体基板
ＧＳＢａ    上面
ＧＳＢｂ    裏面
ＨＲＦ    高反射膜
ＩＦ１    絶縁膜
ＩＨ    注入口
ＬＢ    レーザ光
ＬＤ    発光部
ＬＲＦ    低反射膜
ＭＲ    封止材
ＲＰ１〜ＲＰ３    レジストパターン
ＳＢ    半導体基板
ＷＦ    ウェハ
ＷＦＰ    ウェハ片
ＷＯ    光導波路
【図１】
2019186467.tif 000003
【図２】
2019186467.tif 000004
【図３】
2019186467.tif 000005
【図４】
2019186467.tif 000006
【図５】
2019186467.tif 000007
【図６】
2019186467.tif 000008
【図７】
2019186467.tif 000009
【図８】
2019186467.tif 000010
【図９】
2019186467.tif 000011
【図１０】
2019186467.tif 000012
【図１１】
2019186467.tif 000013
【図１２】
2019186467.tif 000014
【図１３】
2019186467.tif 000015
【図１４】
2019186467.tif 000016
【図１５】
2019186467.tif 000017
【図１６】
2019186467.tif 000018
【図１７】
2019186467.tif 000019
【図１８】
2019186467.tif 000020
【図１９】
2019186467.tif 000021
【図２０】
2019186467.tif 000022
【図２１】
2019186467.tif 000023
【図２２】
2019186467.tif 000024
【図２３】
2019186467.tif 000025
【図２４】
2019186467.tif 000026
【図２５】
2019186467.tif 000027
【図２６】
2019186467.tif 000028
【図２７】
2019186467.tif 000029
【図２８】
2019186467.tif 000030
【図２９】
2019186467.tif 000031
【図３０】
2019186467.tif 000032
【図３１】
2019186467.tif 000033
【図３２】
2019186467.tif 000034
【図３３】
2019186467.tif 000035
【図３４】
2019186467.tif 000036
【図３５】
2019186467.tif 000037