(57)【要約】【課題】外部記憶装置との間で接続を確立する場合に、複数のストレージ規格のそれぞれで外部記憶装置との間の接続経路及びコネクタを設ける構成と比較して、外部記憶装置との間で接続を確立するのに必要なコストを削減する。【解決手段】画像形成装置は、ＳＡＴＡに対応したＳＡＴＡコントローラ４２９Ａと、ＰＣＩｅに対応したＰＣＩｅコントローラ４３０Ａと、記憶装置４２１との間の接続に用いる設定情報として、ＳＡＴＡの設定情報とＰＣＩｅの設定情報とを切り替えるＳＥＲＤＥＳスイッチ４２４を備え、ＳＡＴＡコントローラ４２９Ａ及びＰＣＩｅコントローラ４３０ＡのうちＳＥＲＤＥＳスイッチ４２４により切り替えた設定情報に対応するコントローラと記憶装置４２１との間で接続を確立する処理を行う。【選択図】図５
2019096007.tif 000002
【特許請求の範囲】
【請求項１】
第１のストレージ規格に対応した第１制御手段と、
第２のストレージ規格に対応した第２制御手段と、
外部記憶装置との間の接続に用いる設定情報として、前記第１のストレージ規格の設定情報と前記第２のストレージ規格の設定情報とを切り替える切替手段と、
前記第１制御手段及び前記第２制御手段のうち前記切替手段により切り替えた設定情報に対応する制御手段と前記外部記憶装置との間で接続を確立する処理を行う接続確立手段と
を備える電子装置。
【請求項２】
前記切替手段は、最初に前記第１のストレージ規格の設定情報を用いて接続が確立されなかった場合には、前記第２のストレージ規格の設定情報に切り替えて、最初に当該第２のストレージ規格の設定情報を用いて接続が確立されなかった場合には、当該第１のストレージ規格の設定情報に切り替えること
を特徴とする請求項１に記載の電子装置。
【請求項３】
前記切替手段は、前記第１制御手段と前記外部記憶装置との間で接続が確立された後、次に当該外部記憶装置との間で接続を確立する場合には、最初から前記第１のストレージ規格の設定情報に切り替えた状態にして、前記第２制御手段と当該外部記憶装置との間で接続が確立された後、次に当該外部記憶装置との間で接続を確立する場合には、最初から前記第２のストレージ規格の設定情報に切り替えた状態にすること
を特徴とする請求項２に記載の電子装置。
【請求項４】
前記切替手段は、前記外部記憶装置から予め定められた信号が検知された場合には、最初から前記第１のストレージ規格の設定情報に切り替えた状態にすること
を特徴とする請求項２に記載の電子装置。
【請求項５】
前記第１のストレージ規格の設定情報と前記第２のストレージ規格の設定情報とは、データ転送に関する設定値が異なること
を特徴とする請求項１に記載の電子装置。
【請求項６】
前記データ転送に関する設定値は、データ信号の強度を調整する設定値であること
を特徴とする請求項５に記載の電子装置。
【請求項７】
前記接続確立手段によって前記外部記憶装置との接続が確立された制御手段に応じて、当該外部記憶装置との間のデータ転送を制御するデータ転送制御手段をさらに備えること
を特徴とする請求項１に記載の電子装置。
【請求項８】
前記データ転送制御手段は、前記接続確立手段が前記第２制御手段と前記外部記憶装置との間で接続を確立した場合には、当該外部記憶装置との間のデータ転送の速度が予め定められた上限値以下になるように制限すること
を特徴とする請求項７に記載の電子装置。
【請求項９】
前記データ転送制御手段は、前記接続確立手段が前記第２制御手段と前記外部記憶装置との間で接続を確立した場合には、当該接続確立手段が前記第１制御手段と当該外部記憶装置との間で接続を確立した場合よりも、当該外部記憶装置からデータを転送する際の転送タイミングを早くすること
を特徴とする請求項７に記載の電子装置。
【請求項１０】
画像データに基づいて記録材に画像を形成する画像形成手段をさらに備え、
前記データ転送制御手段は、前記接続確立手段が前記第２制御手段と前記外部記憶装置との間で接続を確立した場合には、当該接続確立手段が前記第１制御手段と当該外部記憶装置との間で接続を確立した場合よりも、当該外部記憶装置から前記画像形成手段へ画像データを転送する際の転送タイミングを早くすること
を特徴とする請求項９に記載の電子装置。
【請求項１１】
前記第１制御手段に接続され、前記第１のストレージ規格の設定情報を記憶する第１記憶手段と、
前記第２制御手段に接続され、前記第２のストレージ規格の設定情報を記憶する第２記憶手段とをさらに備え、
前記切替手段は、前記外部記憶装置との間の接続に用いる設定情報として、前記第１記憶手段に記憶された設定情報と前記第２記憶手段に記憶された設定情報とを切り替えること
を特徴とする請求項１に記載の電子装置。
【請求項１２】
前記切替手段は、前記第１記憶手段及び前記第２記憶手段に接続されており、当該第１記憶手段への接続経路と当該第２記憶手段への接続経路とを切り替えて、設定情報の切り替えを行うこと
を特徴とする請求項１１に記載の電子装置。
【請求項１３】
前記切替手段は、前記第１制御手段及び前記第２制御手段を有する基板の外部に設けられること
を特徴とする請求項１２に記載の電子装置。
【請求項１４】
前記切替手段は、前記第１制御手段及び前記第２制御手段を有する基板の内部に内蔵されること
を特徴とする請求項１に記載の電子装置。
【請求項１５】
前記切替手段は、前記第１のストレージ規格の設定情報又は前記第２のストレージ規格の設定情報を取得して、取得した設定情報を当該外部記憶装置との間の接続に用いる設定情報として設定すること
を特徴とする請求項１４に記載の電子装置。
【請求項１６】
画像データに基づいて記録材に画像を形成する画像形成手段と、
前記画像形成手段の画像形成に用いられる画像データを記憶する記憶装置と、
前記記憶装置に接続され、当該記憶装置に画像データを転送する処理及び当該記憶装置から出力された画像データを前記画像形成手段へ転送する処理を行う電子装置とを備え、
前記電子装置は、
第１のストレージ規格に対応した第１制御手段と、第２のストレージ規格に対応した第２制御手段と、前記記憶装置との間の接続に用いる設定情報として、当該第１のストレージ規格の設定情報と当該第２のストレージ規格の設定情報とを切り替える切替手段と、当該第１制御手段及び当該第２制御手段のうち当該切替手段により切り替えた設定情報に対応する制御手段と当該記憶装置との間で接続を確立する処理を行う接続確立手段とを備えること
を特徴とする画像形成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置及び画像形成システムに関する。
【背景技術】
【０００２】
例えば、特許文献１には、カートリッジ式ＨＤＤ２００が接続され、ＳＡＴＡ規格に準拠した形状を有する本体側コネクタ１３０と、本体側コネクタ１３０に設けられた本体側ＳＡＴＡ信号コネクタ部１２０を使用して、ＳＡＴＡ規格に準拠した通信をカートリッジ式ＨＤＤ２００と実行するＳＡＴＡコントローラ１４０と、本体側コネクタ１３０に設けられた本体側ＳＡＴＡパワーコネクタ部１１０のうちの３．３Ｖピンを使用して、ＵＳＢ規格に準拠した通信をカートリッジ式ＨＤＤ２００と実行するＵＳＢコントローラ１８０とを備える記憶装置本体１００が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−１３８４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、外部記憶装置との間で接続を確立するために、複数のストレージ規格のそれぞれで外部記憶装置への接続経路やコネクタを設ける場合があった。この場合、外部記憶装置との接続では、外部記憶装置が未対応のストレージ規格は使用されないが、このような使用されないストレージ規格についても接続経路やコネクタが設けられているため、余計なコストがかかることになる。
本発明の目的は、外部記憶装置との間で接続を確立する場合に、複数のストレージ規格のそれぞれで外部記憶装置との間の接続経路及びコネクタを設ける構成と比較して、外部記憶装置との間で接続を確立するのに必要なコストを削減することにある。
【課題を解決するための手段】
【０００５】
請求項１に記載の発明は、第１のストレージ規格に対応した第１制御手段と、第２のストレージ規格に対応した第２制御手段と、外部記憶装置との間の接続に用いる設定情報として、前記第１のストレージ規格の設定情報と前記第２のストレージ規格の設定情報とを切り替える切替手段と、前記第１制御手段及び前記第２制御手段のうち前記切替手段により切り替えた設定情報に対応する制御手段と前記外部記憶装置との間で接続を確立する処理を行う接続確立手段とを備える電子装置である。
請求項２に記載の発明は、前記切替手段は、最初に前記第１のストレージ規格の設定情報を用いて接続が確立されなかった場合には、前記第２のストレージ規格の設定情報に切り替えて、最初に当該第２のストレージ規格の設定情報を用いて接続が確立されなかった場合には、当該第１のストレージ規格の設定情報に切り替えることを特徴とする請求項１に記載の電子装置である。
請求項３に記載の発明は、前記切替手段は、前記第１制御手段と前記外部記憶装置との間で接続が確立された後、次に当該外部記憶装置との間で接続を確立する場合には、最初から前記第１のストレージ規格の設定情報に切り替えた状態にして、前記第２制御手段と当該外部記憶装置との間で接続が確立された後、次に当該外部記憶装置との間で接続を確立する場合には、最初から前記第２のストレージ規格の設定情報に切り替えた状態にすることを特徴とする請求項２に記載の電子装置である。
請求項４に記載の発明は、前記切替手段は、前記外部記憶装置から予め定められた信号が検知された場合には、最初から前記第１のストレージ規格の設定情報に切り替えた状態にすることを特徴とする請求項２に記載の電子装置である。
請求項５に記載の発明は、前記第１のストレージ規格の設定情報と前記第２のストレージ規格の設定情報とは、データ転送に関する設定値が異なることを特徴とする請求項１に記載の電子装置である。
請求項６に記載の発明は、前記データ転送に関する設定値は、データ信号の強度を調整する設定値であることを特徴とする請求項５に記載の電子装置である。
請求項７に記載の発明は、前記接続確立手段によって前記外部記憶装置との接続が確立された制御手段に応じて、当該外部記憶装置との間のデータ転送を制御するデータ転送制御手段をさらに備えることを特徴とする請求項１に記載の電子装置である。
請求項８に記載の発明は、前記データ転送制御手段は、前記接続確立手段が前記第２制御手段と前記外部記憶装置との間で接続を確立した場合には、当該外部記憶装置との間のデータ転送の速度が予め定められた上限値以下になるように制限することを特徴とする請求項７に記載の電子装置である。
請求項９に記載の発明は、前記データ転送制御手段は、前記接続確立手段が前記第２制御手段と前記外部記憶装置との間で接続を確立した場合には、当該接続確立手段が前記第１制御手段と当該外部記憶装置との間で接続を確立した場合よりも、当該外部記憶装置からデータを転送する際の転送タイミングを早くすることを特徴とする請求項７に記載の電子装置である。
請求項１０に記載の発明は、画像データに基づいて記録材に画像を形成する画像形成手段をさらに備え、前記データ転送制御手段は、前記接続確立手段が前記第２制御手段と前記外部記憶装置との間で接続を確立した場合には、当該接続確立手段が前記第１制御手段と当該外部記憶装置との間で接続を確立した場合よりも、当該外部記憶装置から前記画像形成手段へ画像データを転送する際の転送タイミングを早くすることを特徴とする請求項９に記載の電子装置である。
請求項１１に記載の発明は、前記第１制御手段に接続され、前記第１のストレージ規格の設定情報を記憶する第１記憶手段と、前記第２制御手段に接続され、前記第２のストレージ規格の設定情報を記憶する第２記憶手段とをさらに備え、前記切替手段は、前記外部記憶装置との間の接続に用いる設定情報として、前記第１記憶手段に記憶された設定情報と前記第２記憶手段に記憶された設定情報とを切り替えることを特徴とする請求項１に記載の電子装置である。
請求項１２に記載の発明は、前記切替手段は、前記第１記憶手段及び前記第２記憶手段に接続されており、当該第１記憶手段への接続経路と当該第２記憶手段への接続経路とを切り替えて、設定情報の切り替えを行うことを特徴とする請求項１１に記載の電子装置である。
請求項１３に記載の発明は、前記切替手段は、前記第１制御手段及び前記第２制御手段を有する基板の外部に設けられることを特徴とする請求項１２に記載の電子装置である。
請求項１４に記載の発明は、前記切替手段は、前記第１制御手段及び前記第２制御手段を有する基板の内部に内蔵されることを特徴とする請求項１に記載の電子装置である。
請求項１５に記載の発明は、前記切替手段は、前記第１のストレージ規格の設定情報又は前記第２のストレージ規格の設定情報を取得して、取得した設定情報を当該外部記憶装置との間の接続に用いる設定情報として設定することを特徴とする請求項１４に記載の電子装置である。
請求項１６に記載の発明は、画像データに基づいて記録材に画像を形成する画像形成手段と、前記画像形成手段の画像形成に用いられる画像データを記憶する記憶装置と、前記記憶装置に接続され、当該記憶装置に画像データを転送する処理及び当該記憶装置から出力された画像データを前記画像形成手段へ転送する処理を行う電子装置とを備え、前記電子装置は、第１のストレージ規格に対応した第１制御手段と、第２のストレージ規格に対応した第２制御手段と、前記記憶装置との間の接続に用いる設定情報として、当該第１のストレージ規格の設定情報と当該第２のストレージ規格の設定情報とを切り替える切替手段と、当該第１制御手段及び当該第２制御手段のうち当該切替手段により切り替えた設定情報に対応する制御手段と当該記憶装置との間で接続を確立する処理を行う接続確立手段とを備えることを特徴とする画像形成システムである。
【発明の効果】
【０００６】
請求項１記載の発明によれば、外部記憶装置との間で接続を確立する場合に、複数のストレージ規格のそれぞれで外部記憶装置との間の接続経路及びコネクタを設ける構成と比較して、外部記憶装置との間で接続を確立するのに必要なコストを削減することができる。
請求項２記載の発明によれば、外部記憶装置との間で接続が確立されなかった場合に、他のストレージ規格の設定情報に切り替えない構成と比較して、外部記憶装置との間で接続が確立される可能性を高めることができる。
請求項３記載の発明によれば、外部記憶装置との間で接続を確立する場合に、過去に接続が確立されたか否かにかかわらず設定情報を決定する構成と比較して、外部記憶装置との間で接続を確立するまでの時間を短縮する可能性を高めることができる。
請求項４記載の発明によれば、予め定められた信号が検知されたか否かにかかわらず設定情報を決定する構成と比較して、外部記憶装置との間で接続を確立するまでの時間を短縮する可能性を高めることができる。
請求項５記載の発明によれば、外部記憶装置との接続が確立されたストレージ規格に応じて、データ転送を制御することができる。
請求項６記載の発明によれば、外部記憶装置との接続が確立されたストレージ規格に応じて、データ信号の強度を調整することができる。
請求項７記載の発明によれば、外部記憶装置との接続が確立されたストレージ規格に応じて、データ転送を制御することができる。
請求項８記載の発明によれば、第２制御手段と外部記憶装置との間で接続が確立された場合に、データ転送の速度が予め定められた上限値を超えないように制御することができる。
請求項９記載の発明によれば、第２制御手段と外部記憶装置との間で接続を確立した場合に、第１制御手段と外部記憶装置との間で接続を確立した場合と同じタイミングでデータを転送する構成と比較して、データに対する処理が完了するまでの時間を短縮する可能性を高めることができる。
請求項１０記載の発明によれば、第２制御手段と外部記憶装置との間で接続を確立した場合に、第１制御手段と外部記憶装置との間で接続を確立した場合と同じタイミングで画像データを転送する構成と比較して、記録材に画像を形成する処理が完了するまでの時間を短縮する可能性を高めることができる。
請求項１１記載の発明によれば、第１のストレージ規格の設定情報及び第２のストレージ規格の設定情報の両方を記憶した記憶手段を設ける構成と比較して、設定情報の切り替えが容易になる。
請求項１２記載の発明によれば、第１記憶手段への接続経路と第２記憶手段への接続経路とを直結する構成と比較して、スタブによりデータ転送への障害が発生することを抑制することができる。
請求項１３記載の発明によれば、基板の回路構成を変えることなく切替手段を設けることができる。
請求項１４記載の発明によれば、切替手段を基板の外部に設ける構成と比較して、さらに、外部記憶装置との間で接続を確立するのに必要なコストを削減することができる。
請求項１５記載の発明によれば、第１のストレージ規格の設定情報を設定した設定部及び第２のストレージ規格の設定情報を設定した設定部の両方を設ける構成と比較して、外部記憶装置との間で接続を確立するのに必要なコストを削減することができる。
請求項１６記載の発明によれば、記憶装置との間で接続を確立する場合に、複数のストレージ規格のそれぞれで記憶装置との間の接続経路及びコネクタを設ける構成と比較して、記憶装置との間で接続を確立するのに必要なコストを削減することができる。
【図面の簡単な説明】
【０００７】
【図１】実施の形態１に係る画像形成装置の外観例を示す図である。
【図２】実施の形態１に係る画像形成装置の内部構造例を示す図である。
【図３】制御装置と他の構成部との接続関係を説明する図である。
【図４】画像形成装置において画像データを転送する処理の流れの一例を説明するための図である。
【図５】実施の形態１に係るＡＳＳＰと記憶装置との接続関係の一例を説明するための図である。
【図６】実施の形態１に係るＡＳＳＰの制御部の機能構成例を示したブロック図である。
【図７】実施の形態１に係るＡＳＳＰと記憶装置との間の接続経路を切り替える手順の一例を示したフローチャートである。
【図８】データ転送制御部を含むＡＳＳＰの構成例を示す図である。
【図９】実施の形態１の他の実施例におけるＡＳＳＰの制御部の機能構成例を示したブロック図である。
【図１０】実施の形態１の他の実施例におけるＡＳＳＰと記憶装置との間の接続経路を切り替える手順の一例を示したフローチャートである。
【図１１】実施の形態２に係るＡＳＳＰと記憶装置との接続関係の一例を説明するための図である。
【図１２】実施の形態２に係るＡＳＳＰの制御部の機能構成例を示したブロック図である。
【図１３】実施の形態２に係るＡＳＳＰと記憶装置との間の接続に使用するパラメータを切り替える手順の一例を示したフローチャートである。
【図１４】実施の形態２の他の実施例におけるＡＳＳＰの制御部の機能構成例を示したブロック図である。
【図１５】実施の形態２の他の実施例におけるＡＳＳＰと記憶装置との間の接続に使用するパラメータを切り替える手順の一例を示したフローチャートである。
【発明を実施するための形態】
【０００８】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
【０００９】
［実施の形態１］
ここでは、画像形成装置を例に説明する。実施の形態１で説明する画像形成装置は、記録材（以下「用紙」と記す場合もある。）に画像を形成する装置であり、コピー機能、スキャナ機能、ファックス送受信機能、プリント機能などを備えている。
もっとも、これら全ての機能を有する画像処理装置である必要はなく、いずれか１つの機能に特化した装置、例えば複写機、スキャナ（３次元スキャナを含む。）、ファックス送受信機、プリンタ（３次元プリンタを含む。）でもよい。
【００１０】
＜画像形成装置の概略構成＞
まず、画像形成装置１の概略構成について説明する。
図１は、実施の形態１に係る画像形成装置１の外観例を示す図である。図２は、実施の形態１に係る画像形成装置１の内部構造例を示す図である。
【００１１】
画像形成装置１は、原稿の画像を読み取る画像読取装置１００と、用紙上に画像を記録する画像記録装置２００と、を備えている。
また、画像形成装置１は、ユーザによる操作の受付やユーザに対する各種の情報の提示に使用するユーザインタフェース（ＵＩ）３００を備えている。さらに、画像形成装置１は、画像形成装置１の全体動作を制御する制御装置４００を備えている。
ここでの画像形成装置１は画像処理システムの一例である。
【００１２】
画像読取装置１００は、装置の本体部分を構成する画像記録装置２００の上に取り付けられている。画像読取装置１００は、原稿に形成されている画像を光学的に読み取る画像読取部１１０と、画像読取部１１０に原稿を搬送する原稿搬送部１２０とを備えている。原稿搬送部１２０は、原稿を収容する原稿収容部１２１と、原稿収容部１２１から引き出された原稿が排出される原稿排出部１２２とを有し、不図示の搬送機構を使用して原稿収容部１２１から原稿排出部１２２に原稿を搬送する。ここでの原稿搬送部１２０は、原稿自動送り装置（ＡＤＦ：Auto Document Feeder）とも呼ばれる。なお、原稿に対して読取光学系を相対的に移動させる方式により、原稿の画像を読み取ることもできる。
【００１３】
画像記録装置２００は、用紙の表面に画像を形成する機構部と用紙を搬送する機構部などを含んでいる。
画像記録装置２００は、用紙トレイ２５０から引き出された用紙Ｐに画像を形成する画像形成部２１０と、画像形成部２１０に対して用紙Ｐを供給する用紙供給部２２０と、画像形成部２１０によって画像が形成された用紙Ｐを排出する用紙排出部２３０と、画像形成部２１０から出力される用紙Ｐの表裏を反転させ、画像形成部２１０に向けて再度搬送する反転搬送部２４０とを備えている。
画像形成部２１０には、用紙Ｐの搬送経路に沿ってイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の各色に対応する記録ユニットが配置されている。本実施の形態では、画像データに基づいて記録材に画像を形成する画像形成手段の一例として、画像形成部２１０が用いられる。
【００１４】
個々の記録ユニットは、感光体ドラムと、感光体ドラムの表面を帯電する帯電器と、帯電後の感光体ドラムにレーザ光を照射して画像を描画する露光部と、描画された画像をトナー像として現像する現像器と、トナー像を転写ベルトに転写する転写部とを含む。転写ベルトに転写された各色に対応するトナー像は最終的に用紙Ｐの表面に転写され、定着ユニットにより定着される。ここでの色の種類及び色の組み合わせは一例である。
画像記録装置２００の下部には、用紙Ｐを収容するための用紙トレイ２５０が配置されている。また、画像記録装置２００の上部には、画像が形成された用紙Ｐを排出するための排出トレイ２６０が複数設けられている。
【００１５】
ユーザインタフェース３００は、その操作面が画像形成装置１を操作するユーザと対面するように、画像読取装置１００の手前側に配置されている。
ユーザインタフェース３００は、ユーザからの指示を受け付ける操作部とユーザに対して情報を提供する表示部とを有している。操作部は、例えばハードウェアキーやソフトウェアキーに対する操作を検知する機能などを有している。表示部は、操作用の画面としてソフトウェアキー等を表示する。
【００１６】
制御装置４００は、画像記録装置２００の筐体内部に設けられている。
図３は、制御装置４００と他の構成部との接続関係を説明する図である。
制御装置４００は、ＣＰＵ（Central Processing Unit）４１１と、ファームウェア（プログラム）やＢＩＯＳ（Basic Input/Output System）等が記憶されたＲＯＭ（Read Only Memory）４１２と、ＣＰＵ４１１のワークエリアとして用いられる揮発性の記憶手段であるシステムメモリ４１３とを有しており、これらは一般的なコンピュータを構成する。そして、ＣＰＵ４１１は、ファームウェア（プログラム）等の実行を通じてデータ処理部として機能する。
【００１７】
また、制御装置４００は、画像の形成に必要とされる各種の処理（例えば色補正や階調補正など）を実行する画像処理部４１４を有している。画像処理部４１４は、システムメモリ４１３等を使用して画像処理を実行する。
【００１８】
さらに、制御装置４００には、外部の装置とのデータの受け渡しに使用されるインタフェース（Ｉ／Ｆ）が設けられている。例えば外部の端末との通信に使用される通信インタフェース（通信Ｉ／Ｆ）４１５、表示部３１０に画像データを出力する表示部インタフェース（表示部Ｉ／Ｆ）４１６、操作部３２０から受け付けた操作に関するデータを入力する操作部インタフェース（操作部Ｉ／Ｆ）４１７、画像読取部１１０から画像データを入力する読取部インタフェース（読取部Ｉ／Ｆ）４１８、画像形成部２１０に画像データを出力する形成部インタフェース（形成部Ｉ／Ｆ）４１９、用紙搬送部２７０を駆動するデータを出力する搬送部インタフェース（搬送部Ｉ／Ｆ）４２０等が設けられている。
【００１９】
また、制御装置４００には、不揮発性の記憶装置４２１も設けられている。記憶装置４２１としては、例えば、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）等が例示される。記憶装置４２１には、例えば、画像形成部２１０の画像形成に用いられる画像データが記憶される。本実施の形態において、記憶装置４２１は、外部記憶装置の一例として用いられる。
【００２０】
さらに、制御装置４００には、記憶装置４２１とのデータの受け渡しに使用されるインタフェースとしての役割を果たすＡＳＳＰ（Application Specific Standard Produce）４２２が設けられる。このＡＳＳＰ４２２は、システムメモリ４１３とのデータの受け渡しに使用されるインタフェースとしても機能する。なお、ＡＳＳＰ４２２は、機能や目的を特化させた集積回路の基板であり、詳細は後述するが、記憶装置４２１との間の接続を確立する処理を行う。
【００２１】
また、制御装置４００には、画像データが記憶される揮発性の記憶手段であるページメモリ４２３も設けられている。このページメモリ４２３は、予め定められたサイズ毎に、言い換えると、ページ単位毎に、画像データを記憶する。ページメモリ４２３に記憶された画像データは順次出力され、出力された画像データを基に画像形成部２１０による画像形成等が行われる。
【００２２】
そして、ＣＰＵ４１１と各部は、バス４３３を通じて接続されている。ここでのバス４３３はブリッジを介して複数のバスが接続された構成でもよい。
【００２３】
なお、本実施の形態では、電子装置の一例として、ＡＳＳＰ４２２及び後述するＳＥＲＤＥＳスイッチ４２４が用いられる。ただし、記憶装置４２１を制御装置４００の外部に設けた場合には、制御装置４００を電子装置の一例として捉えることができる。
【００２４】
図４は、画像形成装置１において画像データを転送する処理の流れの一例を説明するための図である。ここでは、一例として、画像形成装置１がコピー機能を実行する場合について説明する。
【００２５】
まず、画像読取部１１０にて原稿に形成されている画像の読み取りが行われ、画像データが生成される。生成された画像データは、読取部Ｉ／Ｆ４１８を介して画像処理部４１４に入力され、必要に応じて画像処理部４１４にて処理が施される。そして、処理後の画像データは、ＡＳＳＰ４２２を介して、一旦システムメモリ４１３に格納される。
【００２６】
その後、画像データは、システムメモリ４１３からＡＳＳＰ４２２を介して、一時的に記憶装置４２１に格納される。記憶装置４２１に格納された画像データは、必要に応じて画像処理部４１４に処理されて、順次ページメモリ４２３に格納された後、形成部Ｉ／Ｆ４１９を介して画像形成部２１０に転送される。そして、画像形成部２１０は、画像データに基づいて用紙Ｐに画像を形成する。
【００２７】
＜ＡＳＳＰと記憶装置との接続関係＞
次に、ＡＳＳＰ４２２と記憶装置４２１との接続関係について説明する。図５は、実施の形態１に係るＡＳＳＰ４２２と記憶装置４２１との接続関係の一例を説明するための図である。
【００２８】
記憶装置４２１を接続するための接続規格（ストレージ規格）としては、ＳＡＴＡ（Serial Advanced Technology Attachment）、及びＰＣＩｅ（PCI Express）が用いられる。ＳＡＴＡは、半二重のシリアル転送方式のインタフェースであり、ＳＡＴＡの転送速度は、例えば、物理転送速度は６Ｇｂｐｓ、実際の実効転送速度は４．８Ｇｂｐｓである。一方、ＰＣＩｅは、全二重のシリアル転送方式のインタフェースであり、ＰＣＩｅの転送速度は、例えば、物理転送速度は１０Ｇｂｐｓ、実際の実効転送速度は８Ｇｂｐｓで、４レーン使用する場合には実効転送速度は３２Ｇｂｐｓである。このように、ＰＣＩｅはＳＡＴＡに比べて一般的に転送速度が速く、また全二重通信によって同時に双方向の通信が可能である。
【００２９】
従来、ＨＤＤやＳＳＤなどのインタフェースには、主にＳＡＴＡが使用されてきた。しかし、ＰＣＩｅを使用することで転送速度が向上する場合が多い。そこで、本実施の形態では、ＡＳＳＰ４２２がＳＡＴＡ及びＰＣＩｅの両方に対応しており、記憶装置４２１の接続規格に合わせて、ＳＡＴＡ又はＰＣＩｅの何れかに切り替えて、ＡＳＳＰ４２２と記憶装置４２１との接続を確立する。本実施の形態では、第１のストレージ規格の一例として、ＳＡＴＡが用いられる。また、第２のストレージ規格の一例として、ＰＣＩｅが用いられる。
【００３０】
ＡＳＳＰ４２２は、ＳＥＲＤＥＳ（SERializer/DESerializer）スイッチ４２４を介して、記憶装置４２１に接続される。ここで、ＡＳＳＰ４２２とＳＥＲＤＥＳスイッチ４２４との間の接続経路には、ＳＡＴＡで接続する場合に用いられるＳＡＴＡバス４２５と、ＰＣＩｅで接続する場合に用いられるＰＣＩｅバス４２６とが設けられる。そして、ＳＥＲＤＥＳスイッチ４２４は、ＡＳＳＰ４２２と記憶装置４２１との間の接続経路として、ＳＡＴＡバス４２５とＰＣＩｅバス４２６とを切り替える。本実施の形態では、切替手段の一例として、ＳＥＲＤＥＳスイッチ４２４が用いられる。
【００３１】
付言すると、ＳＥＲＤＥＳスイッチ４２４は、ＡＳＳＰ４２２と記憶装置４２１との間の接続に使用する規格として、ＳＡＴＡとＰＣＩｅとを切り替える。言い換えると、ＳＥＲＤＥＳスイッチ４２４は、記憶装置４２１に接続されるＡＳＳＰ４２２のインタフェースとして、後述するＳＡＴＡインタフェース４２９とＰＣＩｅインタフェース４３０とを切り替える。即ち、ＳＥＲＤＥＳスイッチ４２４は、ＡＳＳＰ４２２と記憶装置４２１との間の接続を制御するコントローラとして、後述するＳＡＴＡコントローラ４２９ＡとＰＣＩｅインタフェース４３０とを切り替える。また、ＳＥＲＤＥＳスイッチ４２４は、ＡＳＳＰ４２２と記憶装置４２１との間の接続に用いるパラメータ（設定情報）として、後述するＳＡＴＡ用パラメータとＰＣＩｅ用パラメータとを切り替える。
【００３２】
なお、本実施の形態では、ＳＡＴＡバス４２５とＰＣＩｅバス４２６とをＳＥＲＤＥＳスイッチ４２４により切り替えるが、仮に両方のバスを直結した場合には、スタブが形成される。スタブとは、信号線の枝分かれ部分である。一般に、スタブに入った信号がスタブの先端で反射して分岐点へ戻ることによって元の信号を打ち消してしまうため、スタブが形成されると、データの転送に支障が出る。本実施の形態では、ＳＡＴＡバス４２５とＰＣＩｅバス４２６とを切り替えることにより、スタブを形成することなくＳＡＴＡ又はＰＣＩｅによるデータ転送が実現される。
【００３３】
また、ＳＥＲＤＥＳスイッチ４２４には、ＡＳＳＰ４２２から送信される切替信号を受信するためのバス４２７が接続される。ＳＥＲＤＥＳスイッチ４２４は、バス４２７を介してＡＳＳＰ４２２から受信した切替信号に基づいて、接続経路の切り替え（即ち、接続規格の切り替え、インタフェースの切り替え、コントローラの切り替え、パラメータの切り替え）を行う。
【００３４】
なお、ＳＥＲＤＥＳスイッチ４２４は、記憶装置４２１との接続部であるコネクタ４２４Ａを有する。また、記憶装置４２１は、ＳＥＲＤＥＳスイッチ４２４との接続部であるコネクタ４２１Ａを有する。
【００３５】
次に、ＡＳＳＰ４２２の内部構造について説明する。ＡＳＳＰ４２２は、制御部４２８、ＳＡＴＡインタフェース４２９、ＰＣＩｅインタフェース４３０を備える。
【００３６】
制御部４２８は、ＡＳＳＰ４２２の全体動作を制御する。
ＳＡＴＡインタフェース４２９は、ＳＡＴＡに準拠したインタフェースである。このＳＡＴＡインタフェース４２９は、ＳＡＴＡによって記憶装置４２１との間の接続を確立するように制御するＳＡＴＡコントローラ４２９Ａと、ＳＡＴＡコントローラ４２９Ａと記憶装置４２１とを接続してシリアル‐パラレル変換などの処理を行うＰＨＹチップ４２９Ｂとを有する。
【００３７】
付言すると、ＰＨＹチップ４２９Ｂには、ＳＡＴＡによって記憶装置４２１との間の接続を確立するために用いられるパラメータ（以下、ＳＡＴＡ用パラメータと称する）が予め設定される。このＳＡＴＡ用パラメータを用いて、ＳＡＴＡコントローラ４２９Ａと記憶装置４２１との間の接続が確立される。本実施の形態では、第１制御手段の一例として、ＳＡＴＡコントローラ４２９Ａが用いられる。また、第１のストレージ規格の設定情報の一例として、ＳＡＴＡ用パラメータが用いられる。さらに、第１記憶手段の一例として、ＰＨＹチップ４２９Ｂが用いられる。
【００３８】
ＰＣＩｅインタフェース４３０は、ＰＣＩｅに準拠したインタフェースである。このＰＣＩｅインタフェース４３０は、ＰＣＩｅによって記憶装置４２１との間の接続を確立するように制御するＰＣＩｅコントローラ４３０Ａと、ＰＣＩｅコントローラ４３０Ａと記憶装置４２１とを接続してシリアル‐パラレル変換などの処理を行うＰＨＹチップ４３０Ｂとを有する。
【００３９】
付言すると、ＰＨＹチップ４３０Ｂには、ＰＣＩｅによって記憶装置４２１との間の接続を確立するために用いられるパラメータ（以下、ＰＣＩｅ用パラメータと称する）が予め設定される。このＰＣＩｅ用パラメータを用いて、ＰＣＩｅコントローラ４３０Ａと記憶装置４２１との間の接続が確立される。本実施の形態では、第２制御手段の一例として、ＰＣＩｅコントローラ４３０Ａが用いられる。また、第２のストレージ規格の設定情報の一例として、ＰＣＩｅ用パラメータが用いられる。さらに、第２記憶手段の一例として、ＰＨＹチップ４３０Ｂが用いられる。
【００４０】
＜ＡＳＳＰの制御部の機能構成＞
次に、ＡＳＳＰ４２２の制御部４２８の機能構成について説明する。図６は、実施の形態１に係るＡＳＳＰ４２２の制御部４２８の機能構成例を示したブロック図である。制御部４２８は、マシン情報取得部５０１、マシン情報判定部５０２、切替信号送信部５０３、接続確立部５０４を備える。
【００４１】
マシン情報取得部５０１は、例えば画像形成装置１の起動時に、ＡＳＳＰ４２２の内部又はＡＳＳＰ４２２の外部に設けられた不揮発性の記憶部（不図示）等に記憶されているマシン情報を取得する。このマシン情報は、接続経路の切り替えに用いられる情報であり、例えば、画像形成装置１の工場出荷の時点で記憶部に記憶される。マシン情報としては、例えば、「ＳＡＴＡ」、「ＰＣＩｅ」、「ストレージレス」等の値が設定される。例えば、ＳＡＴＡに対応した記憶装置４２１が画像形成装置１に搭載される場合に「ＳＡＴＡ」の値が設定されたり、記憶装置４２１のインタフェース種別にかかわらずデフォルトで「ＰＣＩｅ」の値が設定されたりする。
【００４２】
また、「ストレージレス」とは、記憶装置４２１が存在しない状態を示すものである。図３に示す構成は、画像形成装置１が記憶装置４２１を備える構成であるが、本実施の形態は、画像形成装置１が記憶装置４２１を備えない構成でも実現可能である。
なお、マシン情報は、具体的な値が設定されていない未設定の状態であってもよい。
【００４３】
マシン情報判定部５０２は、不図示の記憶部から取得されたマシン情報に設定されている値の判定を行う。より具体的には、マシン情報判定部５０２は、マシン情報が「ＳＡＴＡ」、「ＰＣＩｅ」、「ストレージレス」、又は未設定の何れに該当するかを判定する。
【００４４】
切替信号送信部５０３は、マシン情報判定部５０２による判定に基づいて、接続経路を切り替えることを指示する切替信号を、バス４２７を介してＳＥＲＤＥＳスイッチ４２４に送信する。
より具体的には、切替信号送信部５０３は、マシン情報判定部５０２によってマシン情報が「ＳＡＴＡ」と判定された場合、接続経路をＳＡＴＡ側（ＳＡＴＡバス４２５）に切り替えることを指示する切替信号（以下、ＳＡＴＡ切替信号と称する）を、バス４２７を介してＳＥＲＤＥＳスイッチ４２４に送信する。ＳＥＲＤＥＳスイッチ４２４は、ＳＡＴＡ切替信号を受信すると、接続経路をＳＡＴＡ側に切り替える。
【００４５】
また、切替信号送信部５０３は、マシン情報判定部５０２によってマシン情報が「ＰＣＩｅ」と判定された場合、言い換えると、マシン情報が「ＳＡＴＡ」でも「ストレージレス」でもないと判定された場合、接続経路をＰＣＩｅ側（ＰＣＩｅバス４２６）に切り替えることを指示する切替信号（以下、ＰＣＩｅ切替信号と称する）を、バス４２７を介してＳＥＲＤＥＳスイッチ４２４に送信する。ＳＥＲＤＥＳスイッチ４２４は、ＰＣＩｅ切替信号を受信すると、接続経路をＰＣＩｅ側に切り替える。
【００４６】
なお、切替信号送信部５０３は、マシン情報判定部５０２によってマシン情報が未設定と判定された場合には、ＳＡＴＡ切替信号又はＰＣＩｅ切替信号の何れかの予め決められた切替信号を、バス４２７を介してＳＥＲＤＥＳスイッチ４２４に送信する。
【００４７】
接続確立手段の一例としての接続確立部５０４は、マシン情報判定部５０２による判定に基づいて、ＡＳＳＰ４２２と記憶装置４２１との間の接続を確立する処理を行う。ここで、マシン情報判定部５０２によってマシン情報が「ＳＡＴＡ」と判定された場合、マシン情報が「ＰＣＩｅ」と判定された場合、マシン情報が「ストレージレス」と判定された場合で、接続確立部５０４の処理が異なる。
【００４８】
まず、マシン情報が「ＳＡＴＡ」と判定された場合について説明する。
接続確立部５０４は、マシン情報が「ＳＡＴＡ」と判定された場合、ＳＡＴＡコントローラ４２９Ａ、ＰＨＹチップ４２９Ｂを初期化する。ＳＡＴＡコントローラ４２９Ａ、ＰＨＹチップ４２９Ｂを初期化することにより、ＳＡＴＡコントローラ４２９Ａは記憶装置４２１との間で接続を確立する処理を行う。ここで、接続経路がＳＡＴＡ側に切り替えられており、且つＳＡＴＡコントローラ４２９Ａによる接続確立の処理が行われた場合に、記憶装置４２１がＳＡＴＡに対応した装置であれば、ＡＳＳＰ４２２と記憶装置４２１との接続がＳＡＴＡによって確立される。一方、記憶装置４２１がＳＡＴＡに対応した装置でなければ、接続は確立されない。
【００４９】
そして、接続確立部５０４は、ＡＳＳＰ４２２と記憶装置４２１との間の接続が確立されたか否かを判定する。接続確立部５０４は、接続が確立されたと判定した場合、記憶部に記憶されているマシン情報に「ＳＡＴＡ」をセットする。一方、接続確立部５０４は、接続が確立されていないと判定した場合、マシン情報を「ＳＡＴＡ」から「ＰＣＩｅ」に変更する。「ＰＣＩｅ」に変更した場合、まだＰＣＩｅで接続確立を試みる処理が行われていなければ、切替信号送信部５０３によってＰＣＩｅ切替信号を送信する処理が行われる。一方、すでにＰＣＩｅで接続確立を試みる処理が行われていれば、ＳＡＴＡ及びＰＣＩｅの両方で接続が確立されなかったこととなる。この場合、接続確立部５０４は、さらに、マシン情報を「ストレージレス」に変更し、記憶装置４２１が存在しないと認識する。
【００５０】
次に、マシン情報が「ＰＣＩｅ」と判定された場合について説明する。
接続確立部５０４は、マシン情報が「ＰＣＩｅ」と判定された場合、ＰＣＩｅコントローラ４３０Ａ、ＰＨＹチップ４３０Ｂを初期化する。ＰＣＩｅコントローラ４３０Ａ、ＰＨＹチップ４３０Ｂを初期化することにより、ＰＣＩｅコントローラ４３０Ａは記憶装置４２１との間で接続を確立する処理を行う。ここで、接続経路がＰＣＩｅ側に切り替えられており、且つＰＣＩｅコントローラ４３０Ａによる接続確立の処理が行われた場合に、記憶装置４２１がＰＣＩｅに対応した装置であれば、ＡＳＳＰ４２２と記憶装置４２１との接続がＰＣＩｅによって確立される。一方、記憶装置４２１がＰＣＩｅに対応した装置でなければ、接続は確立されない。
【００５１】
そして、接続確立部５０４は、ＡＳＳＰ４２２と記憶装置４２１との間の接続が確立されたか否かを判定する。接続確立部５０４は、接続が確立されたと判定した場合、記憶部に記憶されているマシン情報に「ＰＣＩｅ」をセットする。一方、接続確立部５０４は、接続が確立されていないと判定した場合、マシン情報を「ＰＣＩｅ」から「ＳＡＴＡ」に変更する。「ＳＡＴＡ」に変更した場合、まだＳＡＴＡで接続確立を試みる処理が行われていなければ、切替信号送信部５０３によってＳＡＴＡ切替信号を送信する処理が行われる。一方、すでにＳＡＴＡで接続確立を試みる処理が行われていれば、ＳＡＴＡ及びＰＣＩｅの両方で接続が確立されなかったこととなる。この場合、接続確立部５０４は、さらに、マシン情報を「ストレージレス」に変更し、記憶装置４２１が存在しないと認識する。
【００５２】
次に、マシン情報が「ストレージレス」と判定された場合について説明する。
接続確立部５０４は、マシン情報が「ストレージレス」と判定された場合、記憶装置４２１が存在しないと認識する。この場合、画像形成装置１はストレージレス構成として動作する。
なお、マシン情報が「ストレージレス」と判定された場合に限らず、接続確立部５０４によって記憶装置４２１が存在しないと認識された場合（例えば、ＳＡＴＡでもＰＣＩｅでも接続が確立しなかった場合）には、画像形成装置１は、ストレージレス構成として動作する。
【００５３】
＜接続確立に用いるパラメータの説明＞
次に、記憶装置４２１との間の接続を確立するために用いられるＳＡＴＡ用パラメータ及びＰＣＩｅ用パラメータについて説明する。ＳＡＴＡとＰＣＩｅとはシリアル転送の仕様が異なるため、それぞれの規格に対応する設定が必要であり、ＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータが用いられる。より具体的には、これらのパラメータは、データ転送に関する設定値が異なる。
【００５４】
例えば、ＳＡＴＡ用パラメータとＰＣＩｅ用パラメータとは、インピーダンス（又はドライブレングス）の設定が異なる。即ち、どのくらいの電流を流すかについての設定が異なる。例えば、ＳＡＴＡ用パラメータは１００オーム、ＰＣＩｅ用パラメータは８５オームとして設定される。
【００５５】
また、例えば、ＳＡＴＡ用パラメータとＰＣＩｅ用パラメータとは、プリエンファシスの設定が異なる。プリエンファシスとは、受信回路で受信された信号のＳＮ比や波形特性などを改善するために、データ信号の特定の成分を強調して、データ信号の強度を調整することをいう。例えば、ＡＳＳＰ４２２の基板の状態（基板のリビジョン、基板の版）に応じて、転送速度を落とす設定が行われる。例えば、ＳＡＴＡ用パラメータでは、インピーダンスが１００オームの場合、−６Ｇｂｐｓ、−３．５ｄｂ（３Ｇｂｐｓ）、０ｄｂ（１．５Ｇｂｐｓ）などのように、ＡＳＳＰ４２２の基板の状態に合わせて転送速度が変更される。また、例えば、ＰＣＩｅ用パラメータでは、インピーダンスが８５オームの場合、−６ｄｂ（８Ｇｂｐｓ）、−３．５ｄｂ（５Ｇｂｐｓ）などのように、ＡＳＳＰ４２２の基板の状態に合わせて転送速度が変更される。
【００５６】
さらに、ＳＡＴＡとＰＣＩｅとでは、電源制御の制御方法が異なるため、電源制御に関するパラメータも異なる値が設定される。
そして、ＳＡＴＡとＰＣＩｅとでは、シリアル転送のプロトコルが異なるため、ＳＡＴＡとＰＣＩｅとを切り替える場合には、プロトコルスタックの切り替えも必要であり、それぞれの規格に応じた処理によって接続が確立される。
【００５７】
＜接続経路を切り替える手順＞
次に、ＡＳＳＰ４２２と記憶装置４２１との間の接続経路を切り替える手順について説明する。図７は、実施の形態１に係るＡＳＳＰ４２２と記憶装置４２１との間の接続経路を切り替える手順の一例を示したフローチャートである。なお、図７に示す手順は、例えば、画像形成装置１の起動の際に行われるものであり、より具体的には、画像形成装置１の電源投入時や、画像形成装置１が休止状態から復帰する場合などに行われる。
【００５８】
まず、マシン情報取得部５０１は、不図示の記憶部に記憶されているマシン情報を取得する（ステップ１０１）。次に、接続確立部５０４は、カウント数を「０」とする（ステップ１０２）。このカウント数は、接続確立部５０４によって接続確立を試みる処理が行われた回数を表すものであり、この時点では０回であるため「０」がセットされる。
【００５９】
次に、マシン情報判定部５０２は、マシン情報が「ストレージレス」であるか否かを判定する（ステップ１０３）。ステップ１０３で肯定の判断（Ｙｅｓ）がされた場合、接続確立部５０４は、記憶装置４２１が存在しないと認識する（ステップ１０４）。この場合、画像形成装置１はストレージレス構成として動作する。そして、本処理フローは終了する。
【００６０】
また、ステップ１０３で否定の判断（Ｎｏ）がされた場合、接続確立部５０４は、カウント数が「２」であるか否かを判定する（ステップ１０５）。即ち、接続確立部５０４は、接続確立を試みる処理を２回行ったか否かを判定する。ここで、まだ接続確立を試みる処理が行われていない場合にはカウント数は「０」であり、否定の判断（Ｎｏ）がされる。また、後述するように、ＳＡＴＡで接続確立を試みる処理、及び、ＰＣＩｅで接続確立を試みる処理の何れかが行われた結果、接続が確立しなかった場合には、カウント数が「１」であり、否定の判断（Ｎｏ）がされる。一方、ＳＡＴＡで接続確立を試みる処理、及び、ＰＣＩｅで接続確立を試みる処理の両方が行われた結果、その両方で接続が確立しなかった場合には、カウント数は「２」であり、肯定の判断（Ｙｅｓ）がされる。
【００６１】
ステップ１０５で肯定の判断（Ｙｅｓ）がされた場合、ＳＡＴＡ及びＰＣＩｅの両方で接続が確立されなかったこととなる。この場合、接続確立部５０４は、記憶部に記憶されているマシン情報に「ストレージレス」をセットする（ステップ１０６）。そして、ステップ１０４に移行する。
【００６２】
一方、ステップ１０５で否定の判断（Ｎｏ）がされた場合、マシン情報判定部５０２は、マシン情報が「ＳＡＴＡ」であるか否かを判定する（ステップ１０７）。ステップ１０７で肯定の判断（Ｙｅｓ）がされた場合、切替信号送信部５０３は、ＳＡＴＡ切替信号をＳＥＲＤＥＳスイッチ４２４に送信する（ステップ１０８）。次に、接続確立部５０４は、ＳＡＴＡコントローラ４２９Ａを初期化する（ステップ１０９）。ステップ１０９の後、後述するステップ１１２に移行する。
【００６３】
また、ステップ１０７で否定の判断（Ｎｏ）がされた場合、即ち、マシン情報が「ＳＡＴＡ」でも「ストレージレス」でもないと判定された場合、マシン情報は「ＰＣＩｅ」又は未設定であり、切替信号送信部５０３は、ＰＣＩｅ切替信号をＳＥＲＤＥＳスイッチ４２４に送信する（ステップ１１０）。次に、接続確立部５０４は、ＰＣＩｅコントローラ４３０Ａを初期化する（ステップ１１１）。ステップ１１１の後、後述するステップ１１２に移行する。
【００６４】
ステップ１０９の後、又はステップ１１１の後、接続確立部５０４は、ＡＳＳＰ４２２と記憶装置４２１との接続が確立されたか否かを判定する（ステップ１１２）。
【００６５】
ステップ１１２で否定の判断（Ｎｏ）がされた場合、接続確立部５０４は、マシン情報に「ＳＡＴＡ」又は「ＰＣＩｅ」をセットする（ステップ１１３）。
さらに説明すると、ステップ１０８及び１０９の処理が行われた結果、即ち、ＳＡＴＡで接続確立を試みる処理が行われた結果、ステップ１１２において接続が確立されないと判定された場合、ステップ１１３で、接続確立部５０４は、マシン情報に「ＰＣＩｅ」をセットする。一方、ステップ１１０及び１１１の処理が行われた結果、即ち、ＰＣＩｅで接続確立を試みる処理が行われた結果、ステップ１１２において接続が確立されないと判定された場合、ステップ１１３で、接続確立部５０４は、マシン情報に「ＳＡＴＡ」をセットする。
次に、接続確立部５０４は、カウント数を「１」増やす（ステップ１１４）。そして、ステップ１０５に移行する。
【００６６】
また、ステップ１１２で肯定の判断（Ｙｅｓ）がされた場合、接続確立部５０４は、接続が確立された接続規格をマシン情報にセットする（ステップ１１５）。
さらに説明すると、ステップ１０８及び１０９の処理が行われた結果、即ち、ＳＡＴＡで接続確立を試みる処理が行われた結果、ステップ１１２において接続が確立されたと判定された場合、ステップ１１５で、接続確立部５０４は、マシン情報に「ＳＡＴＡ」をセットする。一方、ステップ１１０及び１１１の処理が行われた結果、即ち、ＰＣＩｅで接続確立を試みる処理が行われた結果、ステップ１１２において接続が確立されたと判定された場合、ステップ１１５で、接続確立部５０４は、マシン情報に「ＰＣＩｅ」をセットする。
【００６７】
次に、例えば接続確立部５０４が記憶装置４２１に対して初期化する指示を行うことにより、記憶装置４２１を初期化する処理が行われる（ステップ１１６）。そして、本処理フローは終了する。
このようにして、ステップ１０８及び１０９の処理が行われて接続が確立された場合にはＳＡＴＡにより、またステップ１１０及び１１１の処理が行われて接続が確立された場合にはＰＣＩｅにより、ＡＳＳＰ４２２と記憶装置４２１との間のデータのやり取りが行われる。
【００６８】
また、ステップ１１５では、接続が確立された接続規格がマシン情報にセットされる。よって、次回以降の処理では、マシン情報取得部５０１が取得するマシン情報には、過去に接続が確立された接続規格がセットされている。そのため、例えば、１度ＳＡＴＡで接続が確立された場合には、次回以降、ＰＣＩｅで接続確立を試みる処理（図７のステップ１１０及び１１１の処理）が行われることなく、ＳＡＴＡで接続が確立される。また、例えば、１度ＰＣＩｅで接続が確立された場合には、次回以降、ＳＡＴＡで接続確立を試みる処理（図７のステップ１０８及び１０９の処理）が行われることなく、ＰＣＩｅで接続が確立される。
【００６９】
付言すると、例えば、記憶装置４２１がＰＣＩｅに対応し、ＳＡＴＡに未対応の場合、ＳＡＴＡで接続確立を試みる処理を行ったとしても、接続は確立されない。この場合に、ＳＡＴＡで接続確立を試みる処理を行うと、タイムアウトするまで処理が実行され、予め定められた時間が経過するとタイムアウトして処理が終了する。そこで、マシン情報に「ＰＣＩｅ」をセットすることにより、次回以降の処理では、ＳＡＴＡで接続確立を試みる処理が行われなくなり、タイムアウトの時間まで待つことがなくなる。
【００７０】
なお、上述した例では、ステップ１０７において、マシン情報判定部５０２はマシン情報が「ＳＡＴＡ」であるか否かを判定したが、マシン情報が「ＰＣＩｅ」であるか否かを判定してもよい。この場合、マシン情報が未設定であれば、ＳＡＴＡ切替信号を送信する処理（ステップ１０８）が行われる。
【００７１】
＜インタフェースに応じたデータ転送制御＞
次に、記憶装置４２１との間で接続が確立されたインタフェースに応じて、画像形成装置１内のデータ転送を制御する場合について説明する。
本実施の形態において、画像形成装置１は、記憶装置４２１との間で接続確立されたインタフェースに応じて、自装置内のデータ転送を制御してもよい。より具体的には、画像形成装置１は、記憶装置４２１との間で接続確立されたインタフェースに応じて、ＡＳＳＰ４２２と記憶装置４２１との間のデータ転送を制御してもよい。
【００７２】
この場合、例えば、ＡＳＳＰ４２２にデータ転送制御部４３４が設けられる。図８は、データ転送制御部４３４を含むＡＳＳＰ４２２の構成例を示す図である。本実施の形態では、データ転送制御手段の一例として、データ転送制御部４３４が用いられる。なお、データ転送制御部４３４は、図８に示すようにＡＳＳＰ４２２に設ける構成に限られず、画像形成装置１内の他の部分に設けてもよい。
そして、データ転送制御部４３４は、記憶装置４２１との間で接続確立されたインタフェースに応じて、例えば、データ転送のタイミングや、データ転送の転送速度を制御する。
【００７３】
まず、データ転送のタイミングを制御する場合について説明する。
例えば、コピー機能を実行する場合には、図４に示したように、画像読取部１１０にて生成された画像データは、記憶装置４２１に一時的に格納され、順次、記憶装置４２１からページメモリ４２３、そして画像形成部２１０に転送され、画像形成部２１０にて画像形成が行われる。そのため、画像形成部２１０に転送される画像データが途中で途切れると、画像形成部２１０から出力される用紙Ｐに余白が発生してしまう。よって、通常、記憶装置４２１にて一定量の画像データを蓄積した後に、順次、記憶装置４２１からページメモリ４２３へ出力され、画像形成部２１０による画像形成が行われる。
【００７４】
ここで、ＰＣＩｅはＳＡＴＡに比べて転送速度が速く、また全二重通信によって同時に双方向の通信が可能である。付言すると、ＳＡＴＡ及びＰＣＩｅは、使用する世代によって転送速度が異なる。例えば、ＳＡＴＡ  Ｒｅｖｉｓｉｏｎ  １．０の物理転送速度は１．５Ｇｂｐｓ、Ｒｅｖｉｓｉｏｎ  ２．０の物理転送速度は３Ｇｂｐｓ、Ｒｅｖｉｓｉｏｎ  ３．０の物理転送速度は６Ｇｂｐｓである。他方、ＰＣＩｅでは、リンク幅毎の物理転送速度が、ＰＣＩｅ（ＧＥＮ１）で片方向２．５Ｇｂｐｓ、ＰＣＩｅ（ＧＥＮ２）で片方向５Ｇｂｐｓ、ＰＣＩｅ（ＧＥＮ３）で片方向８Ｇｂｐｓ、ＰＣＩｅ（ＧＥＮ４）で片方向１６Ｇｂｐｓであり、一般的にＰＣＩｅの方がＳＡＴＡよりも転送速度が速い。よって、ＡＳＳＰ４２２と記憶装置４２１とがＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合と比較して、記憶装置４２１からページメモリ４２３へ画像データを転送するタイミングを早くしたとしても、画像形成部２１０に転送される画像データが途中で途切れることなく画像形成が行われ易い。
【００７５】
例えば、ＳＡＴＡで接続された場合には、記憶装置４２１に１ページ分の画像データを蓄積した後に、順次、記憶装置４２１からページメモリ４２３へ転送される。一方で、例えば、ＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合と比較して、システムメモリ４１３から記憶装置４２１への画像データの転送、及び記憶装置４２１からページメモリ４２３への画像データの転送が同時に可能であるとともに、転送速度も速い。そのため、例えば、記憶装置４２１に２／３ページ分の画像データが蓄積されたタイミングで、記憶装置４２１からページメモリ４２３への転送を開始したとしても、画像データが途中で途切れることなく画像形成部２１０に転送される。
【００７６】
そこで、データ転送制御部４３４は、ＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合と比較して、記憶装置４２１からページメモリ４２３への転送を開始するタイミングを早くするように制御する。言い換えると、ＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合と比較して、画像形成部２１０に対して出力指示を行うタイミングを早くするように制御される。結果として、ＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合と比較して、コピー機能を開始してから１枚目の用紙Ｐが出力されるまでの時間が短縮される。また、転送開始のタイミングは１枚目の画像データも２枚目以降の画像データも同様であるため、用紙Ｐ毎に、用紙Ｐの出力時間が短縮されて、全体的にコピーの時間が短縮される。
【００７７】
同様に、例えば、プリント機能を実行する場合も、プリント対象の画像データは、記憶装置４２１に一時的に格納され、順次、記憶装置４２１からページメモリ４２３へ転送される。そこで、データ転送制御部４３４は、ＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合と比較して、記憶装置４２１からページメモリ４２３への転送を開始するタイミングを早くするように制御する。
【００７８】
さらに、例えば、プリント機能では、画像処理部４１４におけるバンド処理の一時的な蓄積用のメモリとして、記憶装置４２１が用いられる。バンド処理とは、バンド単位の画像データに対して行われる処理であり、バンド単位とは、画像データに対する一方向（例えば主走査方向）の１以上のライン単位（例えば、１ライン、２ライン等）である。ＰＣＩｅで接続された場合には、ＳＡＴＡで接続された場合よりも転送速度が速いため、その分、バンド処理の処理単位（バンド単位）を大きくして画像データをまとめて転送することにより、全体の転送回数が減ることになる。よって、転送のオーバーヘッド（転送に係る前処理等）が削減されて、全体的にプリントの時間が短縮される。
【００７９】
次に、データ転送の転送速度を制御する場合について説明する。
データ転送制御部４３４は、記憶装置４２１との間で接続確立されたインタフェースに応じて、例えば、ＡＳＳＰ４２２と記憶装置４２１との間のデータ転送の転送速度を制御する。ここで、ＰＣＩｅはＳＡＴＡに比べて転送速度が速いため、ＰＣＩｅで接続された場合、他の処理が追いつかなくなり、ＣＰＵ４１１の負荷が高くなってＣＰＵ４１１の動作が阻害されることが考えられる。そこで、データ転送制御部４３４は、例えば、ＡＳＳＰ４２２と記憶装置４２１との間がＰＣＩｅで接続された場合、ＡＳＳＰ４２２と記憶装置４２１との間のデータ転送の速度が予め定められた上限値以下になるように制御する。
【００８０】
なお、データ転送制御部４３４は、ＡＳＳＰ４２２と記憶装置４２１との間のデータ転送に限らず、他のインタフェースにおけるデータ転送を制御してもよい。
より具体的には、データ転送制御部４３４は、例えば、画像形成部２１０での画像形成や、ＡＣＫ（acknowledgement）による受信確認が必要な処理など、リアルタイム性のある処理については、優先的に画像データを転送するように、該当のインタフェースの転送速度や転送タイミングを制御する。一方、データ転送制御部４３４は、例えば、バンド処理などのリアルタイム性のない処理については、リアルタイム性のある処理に比べて優先度を低くして、該当のインタフェースの転送速度や転送タイミングを制御する。このように、データ転送制御部４３４は、画像形成装置１内のデータ転送について、プライオリティ制御、言い換えると、アービトレーション機能を実行し、各インタフェースにおける画像データの転送速度や転送タイミングを調整してもよい。
【００８１】
＜ストレージレス構成で動作する場合の説明＞
次に、画像形成装置１がストレージレス構成で動作する場合の処理について説明する。上述したように、画像形成装置１は、記憶装置４２１が存在しないと認識した場合、ストレージレス構成として動作する。
【００８２】
画像形成装置１は、ストレージレス構成として動作する場合、画像形成装置１に挿入されているＳＤメモリーカード等の他の記憶手段の有無を判断する。例えば、ＳＤメモリーカードが挿入されている場合には、ＳＤメモリーカードに画像データを記憶させて、コピー機能、スキャナ機能、ファックス送受信機能、プリント機能等を実行する。一方、例えば、ＳＤメモリーカードが挿入されていない場合には、ファックス送受信機能など、画像データを記憶する記憶領域が必要な機能がエラーとなる。
【００８３】
また、ＳＤメモリーカード等の容易に取り外し可能な記憶手段は、一般的に、ＨＤＤやＳＳＤ等に比べて記憶容量が小さい。そのため、ＳＤメモリーカード等の記憶手段を使用する場合は、記憶装置４２１を使用する場合と比較して、画像形成装置１内で記憶可能な画像データの量が少なくなり、一部の機能が制限される。
例えば、１部に含まれる全枚数分の画像データを記憶して、複数部数を部数単位で出力する電子ソート機能を実行する場合には、ＳＤメモリーカードを使用することにより、記憶装置４２１を使用する場合と比較して、電子ソートを実行可能な用紙Ｐの枚数が制限される。
【００８４】
また、プリント機能を実行する場合に、ＳＤメモリーカードを使用すると、例えば、画像データが格納（スプール）されることなく、画像形成装置１から用紙Ｐが出力される。よって、例えば、ＰＣ（Personal Computer）から画像形成装置１に対して印刷対象の画像データを送信する場合、画像形成装置１にて１枚分の画像データを印刷する処理が終了した後に、次の画像データがＰＣから画像形成装置１に送信される。
【００８５】
また、ＳＤメモリーカード等の記憶手段を使用する場合には、記憶装置４２１を使用する場合と比較して、インストールされるソフトウェアが制限される。例えば、ＳＤメモリーカードの空き容量を超えたソフトウェアはインストール不可となる。
さらに、画像データを送信する宛先を登録した電話帳やメールの宛先を登録した宛先リストの格納先は、記憶装置４２１からＳＤメモリーカードへ変更される。
【００８６】
なお、ＰＣにＨＤＤやＳＤＤ等の記憶装置が一切搭載されていなければ、ＰＣとしての処理を行うことができない。そのため、ＰＣの起動時にＰＣ内に記憶装置が存在しないと認識された場合には、通常、エラーで終了する。一方、本実施の形態に係る画像形成装置１は、記憶装置４２１が存在しないと認識した場合であっても、ストレージレス構成として動作し、一部の機能を制限して処理を行う。
【００８７】
以上説明したように、本実施の形態に係る画像形成装置１では、ＡＳＳＰ４２２がＳＡＴＡ及びＰＣＩｅの両方に対応しており、マシン情報を基に、ＳＥＲＤＥＳスイッチ４２４にてＳＡＴＡ又はＰＣＩｅの何れかに切り替えて、ＡＳＳＰ４２２と記憶装置４２１との間の接続を確立する。よって、本実施の形態に係る画像形成装置１を用いることにより、例えば、ＳＡＴＡ及びＰＣＩｅのそれぞれについて記憶装置４２１との間の接続経路及びコネクタを設ける構成と比較して、記憶装置４２１との間で接続を確立するのに必要なコストが削減される。
【００８８】
また、本実施の形態に係る画像形成装置１は、ＳＡＴＡ又はＰＣＩｅで接続が確立された後には、接続が確立された規格に合わせて、記憶装置４２１から画像データを転送する転送タイミングや画像データの転送速度、画像データの処理単位等を調整して、各種の画像処理機能を実行する。
さらに、画像形成装置１がストレージレス構成で動作する場合には、ＳＤメモリーカード等を用いることにより、記憶装置４２１を用いる場合と比較して、一部の機能を制限して処理が行われる。
【００８９】
なお、上述した例では、ＳＥＲＤＥＳスイッチ４２４をＡＳＳＰ４２２の外部に設けたが、ＳＥＲＤＥＳスイッチ４２４をＡＳＳＰ４２２の内部に設けてもよい。
【００９０】
＜ＡＳＳＰの制御部の他の実施例＞
次に、ＡＳＳＰ４２２の制御部４２８の機能構成の他の実施例について説明する。上述した例では、マシン情報を基に接続経路等の切り替えを行ったが、この例では、マシン情報を用いずに接続経路等の切り替えを行う。より具体的には、記憶装置４２１から送信される信号に基づいて、接続経路等の切り替えを行う。
【００９１】
さらに説明すると、ＳＡＴＡでは、データ転送を行う前にＯＯＢ（Out of Band）シーケンスと呼ばれるネゴシエーションが行われる。このＯＯＢシーケンスでは、初期化や転送速度のネゴシエーション等を行うための信号であるＯＯＢ信号がやり取りされる。そこで、本実施例では、記憶装置４２１から送信されるＯＯＢ信号に基づいて、言い換えると、記憶装置４２１からＯＯＢ信号を検知したか否かに基づいて、接続経路等の切り替えを行う。なお、本実施の形態では、予め定められた信号の一例として、ＯＯＢ信号が用いられる。
【００９２】
図９は、実施の形態１の他の実施例におけるＡＳＳＰ４２２の制御部４２８の機能構成例を示したブロック図である。制御部４２８は、接続先検知部５１１、ＯＯＢ信号検知部５１２、切替信号送信部５１３、接続確立部５１４を備える。ここで、初期状態では、ＳＥＲＤＥＳスイッチ４２４が接続経路をＳＡＴＡ側に切り替えているものとする。
【００９３】
接続先検知部５１１は、例えば画像形成装置１の起動時に、ＡＳＳＰ４２２に接続されている接続先の負荷（即ち、記憶装置４２１）を検知する。より具体的には、接続先検知部５１１は、ＳＥＲＤＥＳスイッチ４２４によって切り替えられている側（即ち、ＳＡＴＡ側）のＰＨＹチップ４２９Ｂに流れる電流の状態（例えば、電流が流れるタイミング等）を検知する。そして、接続先検知部５１１は、検知した電流の状態を基に、負荷がない場合の電流であるか、負荷がある場合の電流であるかを判定する。
【００９４】
ＯＯＢ信号検知部５１２は、記憶装置４２１からＡＳＳＰ４２２に送信されるＯＯＢ信号を検知する。より具体的には、ＯＯＢ信号検知部５１２は、ＰＨＹチップ４２９ＢがＯＯＢ信号を受信したか否かを判定する。
【００９５】
切替信号送信部５１３は、ＯＯＢ信号検知部５１２がＯＯＢ信号を検知したか否かに基づいて、接続経路を切り替えることを指示する切替信号を、バス４２７を介してＳＥＲＤＥＳスイッチ４２４に送信する。
より具体的には、切替信号送信部５１３は、ＯＯＢ信号検知部５１２がＯＯＢ信号を検知した場合、切替信号をＳＥＲＤＥＳスイッチ４２４に送信せずに、接続経路をＳＡＴＡ側のままにする。一方、切替信号送信部５１３は、ＯＯＢ信号検知部５１２がＯＯＢ信号を検知しない場合、ＰＣＩｅ切替信号を、バス４２７を介してＳＥＲＤＥＳスイッチ４２４に送信する。
【００９６】
接続確立部５１４は、ＯＯＢ信号検知部５１２がＯＯＢ信号を検知したか否かに基づいて、ＡＳＳＰ４２２と記憶装置４２１との間の接続を確立する処理を行う。ここで、ＯＯＢ信号検知部５１２がＯＯＢ信号を検知した場合とＯＯＢ信号検知部５１２がＯＯＢ信号を検知しない場合とで、接続確立部５１４の処理が異なる。
【００９７】
ＯＯＢ信号検知部５１２がＯＯＢ信号を検知した場合、接続確立部５１４は、ＳＡＴＡコントローラ４２９Ａ、ＰＨＹチップ４２９Ｂを初期化する。そして、接続確立部５１４は、ＡＳＳＰ４２２と記憶装置４２１との接続が確立されたか否かを判定する。接続確立部５１４によって接続が確立されたと判定された場合、記憶装置４２１の初期化等が行われる。一方、接続確立部５１４によって接続が確立されないと判定された場合、画像形成装置１はストレージレス構成として動作する。
【００９８】
また、ＯＯＢ信号検知部５１２がＯＯＢ信号を検知しない場合、接続確立部５１４は、ＰＣＩｅコントローラ４３０Ａ、ＰＨＹチップ４３０Ｂを初期化する。そして、接続確立部５１４は、ＡＳＳＰ４２２と記憶装置４２１との接続が確立されたか否かを判定する。接続確立部５１４によって接続が確立されたと判定された場合、記憶装置４２１の初期化等が行われる。一方、接続確立部５１４によって接続が確立されないと判定された場合、画像形成装置１はストレージレス構成として動作する。
【００９９】
図１０は、実施の形態１の他の実施例におけるＡＳＳＰ４２２と記憶装置４２１との間の接続経路を切り替える手順の一例を示したフローチャートである。なお、図１０に示す手順は、図７に示す手順と同様に、例えば、画像形成装置１の起動の際に行われる。
【０１００】
まず、接続先検知部５１１は、接続先の負荷があるか否かを判定する（ステップ２０１）。ステップ２０１で否定の判断（Ｎｏ）がされた場合、接続確立部５１４は、記憶装置４２１が存在しないと認識する（ステップ２０２）。この場合、画像形成装置１はストレージレス構成として動作する。そして、本処理フローは終了する。
【０１０１】
また、ステップ２０１で肯定の判断（Ｙｅｓ）がされた場合、ＯＯＢ信号検知部５１２は、ＰＨＹチップ４２９ＢがＯＯＢ信号を受信したか否かを判定する（ステップ２０３）。
ステップ２０３で肯定の判断（Ｙｅｓ）がされた場合、切替信号送信部５１３は、切替信号を送信せずに、ＳＥＲＤＥＳスイッチ４２４における接続経路をＳＡＴＡ側のままにする（ステップ２０４）。次に、接続確立部５１４は、ＳＡＴＡコントローラ４２９Ａを初期化する（ステップ２０５）。ステップ２０５の後、後述するステップ２０８に移行する。
【０１０２】
一方、ステップ２０３で否定の判断（Ｎｏ）がされた場合、切替信号送信部５１３は、ＰＣＩｅ切替信号をＳＥＲＤＥＳスイッチ４２４に送信する（ステップ２０６）。次に、接続確立部５１４は、ＰＣＩｅコントローラ４３０Ａを初期化する（ステップ２０７）。ステップ２０７の後、後述するステップ２０８に移行する。
【０１０３】
ステップ２０５の後、又はステップ２０７の後、接続確立部５１４は、ＡＳＳＰ４２２と記憶装置４２１との接続が確立されたか否かを判定する（ステップ２０８）。
【０１０４】
ステップ２０８で否定の判断（Ｎｏ）がされた場合、ステップ２０２に移行する。
一方、ステップ２０８で肯定の判断（Ｙｅｓ）がされた場合、例えば接続確立部５１４が記憶装置４２１に対して初期化する指示を行うことにより、記憶装置４２１を初期化する処理が行われる（ステップ２０９）。そして、本処理フローは終了する。
【０１０５】
このように、本実施例では、ＯＯＢ信号に基づいて、ＳＡＴＡとＰＣＩｅとの切り替えが行われ、ＡＳＳＰ４２２と記憶装置４２１との間の接続が確立される。
【０１０６】
また、本実施例では、ＯＯＢ信号に基づいて接続が確立された場合に、その接続規格をＡＳＳＰ４２２の内部又はＡＳＳＰ４２２の外部に設けられた不揮発性の記憶部（不図示）等にセットしてもよい。このような構成により、次回以降は、記憶部にセットされた接続規格に基づいて接続を確立することにより、１度ＳＡＴＡで接続が確立された場合には、ＰＣＩｅで接続確立を試みる処理を行わずにＳＡＴＡで接続が確立され、１度ＰＣＩｅで接続が確立された場合には、ＳＡＴＡで接続確立を試みる処理を行わずにＰＣＩｅで接続が確立される。
【０１０７】
さらに、上述した例では、制御部４２８のＯＯＢ信号検知部５１２が、ＰＨＹチップ４２９ＢがＯＯＢ信号を受信したか否かを判定することとしたが、この判定をＰＨＹチップ４２９Ｂが行うこととしてもよい。付言すると、図１０のステップ２０３の処理をＰＨＹチップ４２９Ｂが行ってもよい。
【０１０８】
［実施の形態２］
次に、実施の形態２について説明する。実施の形態１と実施の形態２とは、ＡＳＳＰ４２２と記憶装置４２１との間の接続関係が異なる。
付言すると、実施の形態１では、ＳＥＲＤＥＳスイッチ４２４が設けられ、ＳＥＲＤＥＳスイッチ４２４により接続経路等の切り替えが行われた。
一方、実施の形態２では、ＳＥＲＤＥＳスイッチ４２４は設けられず、ＡＳＳＰ４２２の基板の内部に新たにＳＥＲＤＥＳ-ＰＨＹ４３１が設けられる。
【０１０９】
なお、実施の形態２に係る画像形成装置１は、ＡＳＳＰ４２２と記憶装置４２１との間の接続関係を除く他の構成部分は、実施の形態１と同様である。
また、本実施の形態では、電子装置の一例として、ＡＳＳＰ４２２が用いられる。ただし、実施の形態１と同様に、記憶装置４２１を制御装置４００の外部に設けた場合には、制御装置４００を電子装置の一例として捉えることができる。
【０１１０】
＜ＡＳＳＰと記憶装置との接続関係＞
次に、ＡＳＳＰ４２２と記憶装置４２１との接続関係について説明する。図１１は、実施の形態２に係るＡＳＳＰ４２２と記憶装置４２１との接続関係の一例を説明するための図である。
【０１１１】
ＡＳＳＰ４２２は、ＳＥＲＤＥＳ-ＰＨＹ４３１、制御部４２８、ＳＡＴＡコントローラ４２９Ａ、ＰＣＩｅコントローラ４３０Ａを備える。
【０１１２】
ＳＥＲＤＥＳ-ＰＨＹ４３１は、バス４３２を介して、記憶装置４２１に接続される。また、ＳＥＲＤＥＳ-ＰＨＹ４３１は、ＡＳＳＰ４２２の内部でＳＡＴＡコントローラ４２９Ａ及びＰＣＩｅコントローラ４３０Ａに接続される。そして、ＳＥＲＤＥＳ-ＰＨＹ４３１には、接続する規格に応じて、ＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータの何れかが設定される。
【０１１３】
さらに説明すると、ＡＳＳＰ４２２と記憶装置４２１との間の接続をＳＡＴＡで行う場合には、ＳＥＲＤＥＳ-ＰＨＹ４３１にＳＡＴＡ用パラメータが設定される。他方、ＡＳＳＰ４２２と記憶装置４２１との間の接続をＰＣＩｅで行う場合には、ＳＥＲＤＥＳ-ＰＨＹ４３１にＰＣＩｅ用パラメータが設定される。なお、ＳＡＴＡ用パラメータ及びＰＣＩｅ用パラメータは、ＡＳＳＰ４２２の内部又はＡＳＳＰ４２２の外部に設けられた不揮発性の記憶部（不図示）等に予め記憶されており、ＳＥＲＤＥＳ-ＰＨＹ４３１がこの記憶部からＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータを取得する。本実施の形態では、切替手段の一例として、ＳＥＲＤＥＳ-ＰＨＹ４３１が用いられる。
【０１１４】
ＳＡＴＡコントローラ４２９Ａ、ＰＣＩｅコントローラ４３０Ａは、実施の形態１と同様であるので、ここでは説明を省略する。また、制御部４２８は、ＡＳＳＰ４２２の全体動作を制御する点で実施の形態１と同様であるが、機能構成は実施の形態１と異なる。制御部４２８の機能構成については後述する。さらに、図１１に示す例には、データ転送制御部４３４を示していないが、記憶装置４２１との間で接続確立されたインタフェースに応じてデータ転送を制御する場合には、データ転送制御部４３４が設けられる。
【０１１５】
＜ＡＳＳＰの制御部の機能構成＞
次に、ＡＳＳＰ４２２の制御部４２８の機能構成について説明する。図１２は、実施の形態２に係るＡＳＳＰ４２２の制御部４２８の機能構成例を示したブロック図である。制御部４２８は、マシン情報取得部５２１、マシン情報判定部５２２、パラメータ設定部５２３、接続確立部５２４を備える。
【０１１６】
マシン情報取得部５２１、マシン情報判定部５２２、接続確立部５２４は、実施の形態１と同様の処理を行うため、ここでは説明を省略する。
【０１１７】
パラメータ設定部５２３は、マシン情報判定部５２２による判定に基づいて、ＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたパラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する。
より具体的には、パラメータ設定部５２３は、マシン情報判定部５２２によってマシン情報が「ＳＡＴＡ」と判定された場合、不図示の記憶部からＳＡＴＡ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＳＡＴＡ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する。
【０１１８】
また、パラメータ設定部５２３は、マシン情報判定部５２２によってマシン情報が「ＰＣＩｅ」と判定された場合、言い換えると、マシン情報が「ＳＡＴＡ」でも「ストレージレス」でもないと判定された場合、不図示の記憶部からＰＣＩｅ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＰＣＩｅ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する。
【０１１９】
なお、パラメータ設定部５２３は、マシン情報判定部５２２によってマシン情報が未設定と判定された場合には、ＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータの何れかの予め決められたパラメータを取得するように、ＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。
【０１２０】
また、パラメータ設定部５２３がＳＥＲＤＥＳ-ＰＨＹ４３１に対して各種パラメータの取得指示を行うのではなく、パラメータ設定部５２３が不図示の記憶部からパラメータを取得して、取得したパラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定してもよい。この場合には、パラメータ設定部５２３を切替手段の一例として捉えることができる。
【０１２１】
＜パラメータを切り替える手順＞
次に、ＡＳＳＰ４２２と記憶装置４２１との間の接続に使用するパラメータを切り替える手順について説明する。図１３は、実施の形態２に係るＡＳＳＰ４２２と記憶装置４２１との間の接続に使用するパラメータを切り替える手順の一例を示したフローチャートである。
【０１２２】
まず、ステップ３０１〜ステップ３０７の処理は、図７のステップ１０１〜ステップ１０７の処理と同様であるため、ここでは説明を省略する。
そして、ステップ３０７で肯定の判断（Ｙｅｓ）がされた場合、即ち、マシン情報が「ＳＡＴＡ」と判定された場合、接続確立部５２４は、ＳＡＴＡコントローラ４２９Ａを初期化する（ステップ３０８）。次に、パラメータ設定部５２３は、不図示の記憶部からＳＡＴＡ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＳＡＴＡ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する（ステップ３０９）。ステップ３０９の後、後述するステップ３１２に移行する。
【０１２３】
一方、ステップ３０７で否定の判断（Ｎｏ）がされた場合、即ち、マシン情報が「ＳＡＴＡ」でも「ストレージレス」でもないと判定された場合、マシン情報は「ＰＣＩｅ」又は未設定であり、接続確立部５２４は、ＰＣＩｅコントローラ４３０Ａを初期化する（ステップ３１０）。次に、パラメータ設定部５２３は、不図示の記憶部からＰＣＩｅ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＰＣＩｅ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する（ステップ３１１）。ステップ３１１の後、後述するステップ３１２に移行する。
【０１２４】
ステップ３０９の後、又はステップ３１１の後、接続確立部５２４は、ＡＳＳＰ４２２と記憶装置４２１との接続が確立されたか否かを判定する（ステップ３１２）。ステップ３１２〜ステップ３１６の処理は、図７のステップ１１３〜ステップ１１６の処理と同様であるため、ここでは説明を省略する。
【０１２５】
このようにして、ステップ３０８及び３０９の処理が行われて接続が確立された場合にはＳＡＴＡにより、またステップ３１０及び３１１の処理が行われて接続が確立された場合にはＰＣＩｅにより、ＡＳＳＰ４２２と記憶装置４２１との間のデータのやり取りが行われる。
【０１２６】
なお、上述した例では、ステップ３０７において、マシン情報判定部５２２はマシン情報が「ＳＡＴＡ」であるか否かを判定したが、マシン情報が「ＰＣＩｅ」であるか否かを判定してもよい。この場合、マシン情報が未設定であれば、ＳＡＴＡコントローラを初期化する処理（ステップ３０８）が行われる。
【０１２７】
以上説明したように、本実施の形態に係る画像形成装置１では、ＳＥＲＤＥＳ-ＰＨＹ４３１に対してＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータを設定して、ＡＳＳＰ４２２と記憶装置４２１との間の接続を確立する。よって、本実施の形態に係る画像形成装置１を用いることにより、実施の形態１と同様に、ＳＡＴＡ及びＰＣＩｅのそれぞれについて記憶装置４２１との間の接続経路及びコネクタを設ける構成と比較して、記憶装置４２１との間で接続を確立するのに必要なコストが削減される。また、実施の形態２では、実施の形態１とは異なり、ＳＥＲＤＥＳスイッチ４２４やＳＡＴＡバス４２５、ＰＣＩｅバス４２６を設けることなく、ＳＡＴＡとＰＣＩｅとの切り替えが行われる。
【０１２８】
さらに、本実施の形態に係る画像形成装置１は、実施の形態１と同様に、ＳＡＴＡ又はＰＣＩｅで接続が確立された後には、接続が確立された規格に合わせて、記憶装置４２１から画像データを転送する転送タイミングや画像データの転送速度、画像データの処理単位等が調整される。また、画像形成装置１がストレージレス構成で動作する場合には、ＳＤメモリーカード等を用いることにより一部の機能が制限される。
【０１２９】
＜ＡＳＳＰの制御部の他の実施例＞
次に、ＡＳＳＰ４２２の制御部４２８の機能構成の他の実施例について説明する。上述した例では、マシン情報を基に接続経路等の切り替えを行ったが、この例では、実施の形態１の他の実施例と同様に、マシン情報を用いずに、記憶装置４２１から送信される信号に基づいて、接続経路等の切り替えを行う。
【０１３０】
図１４は、実施の形態２の他の実施例におけるＡＳＳＰ４２２の制御部４２８の機能構成例を示したブロック図である。制御部４２８は、接続先検知部５３１、ＯＯＢ信号検知部５３２、パラメータ設定部５３３、接続確立部５３４を備える。
【０１３１】
接続先検知部５３１、接続確立部５３４は、実施の形態１の他の実施例と同様の処理を行うため、ここでは説明を省略する。
【０１３２】
ＯＯＢ信号検知部５３２は、記憶装置４２１からＡＳＳＰ４２２に送信されるＯＯＢ信号を検知する。より具体的には、ＯＯＢ信号検知部５３２は、ＳＥＲＤＥＳ-ＰＨＹ４３１がＯＯＢ信号を受信したか否かを判定する。
【０１３３】
パラメータ設定部５３３は、ＯＯＢ信号検知部５３２がＯＯＢ信号を検知したか否かに基づいて、ＳＡＴＡ用パラメータ又はＰＣＩｅ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたパラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する。
より具体的には、パラメータ設定部５３３は、ＯＯＢ信号検知部５３２がＯＯＢ信号を検知した場合、不図示の記憶部からＳＡＴＡ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＳＡＴＡ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する。一方、パラメータ設定部５３３は、ＯＯＢ信号検知部５３２がＯＯＢ信号を検知しない場合、不図示の記憶部からＰＣＩｅ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＰＣＩｅ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する。
【０１３４】
図１５は、実施の形態２の他の実施例におけるＡＳＳＰ４２２と記憶装置４２１との間の接続に使用するパラメータを切り替える手順の一例を示したフローチャートである。
【０１３５】
まず、ステップ４０１及びステップ４０２の処理は、図１０のステップ２０１及びステップ２０２の処理と同様であるため、ここでは説明を省略する。
そして、ステップ４０１で肯定の判断（Ｙｅｓ）がされた場合、即ち、接続先の負荷が存在すると判定された場合、ＯＯＢ信号検知部５３２は、ＳＥＲＤＥＳ-ＰＨＹ４３１がＯＯＢ信号を受信したか否かを判定する（ステップ４０３）。
【０１３６】
ステップ４０３で肯定の判断（Ｙｅｓ）がされた場合、パラメータ設定部５３３は、不図示の記憶部からＳＡＴＡ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＳＡＴＡ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する（ステップ４０４）。次に、接続確立部５３４は、ＳＡＴＡコントローラ４２９Ａを初期化する（ステップ４０５）。ステップ４０５の後、後述するステップ４０８に移行する。
【０１３７】
一方、ステップ４０３で否定の判断（Ｎｏ）がされた場合、パラメータ設定部５３３は、不図示の記憶部からＰＣＩｅ用パラメータを取得するようにＳＥＲＤＥＳ-ＰＨＹ４３１に対して指示する。そして、取得されたＰＣＩｅ用パラメータをＳＥＲＤＥＳ-ＰＨＹ４３１に設定する（ステップ４０６）。次に、接続確立部５３４は、ＰＣＩｅコントローラ４３０Ａを初期化する（ステップ４０７）。ステップ４０７の後、後述するステップ４０８に移行する。
【０１３８】
ステップ４０５の後、又はステップ４０７の後、接続確立部５３４は、ＡＳＳＰ４２２と記憶装置４２１との接続が確立されたか否かを判定する（ステップ４０８）。ステップ４０８及びステップ４０９の処理は、図１０のステップ２０８及びステップ２０９の処理と同様であるため、ここでは説明を省略する。
【０１３９】
このように、本実施例では、ＯＯＢ信号に基づいて、ＳＡＴＡとＰＣＩｅとの切り替えが行われ、ＡＳＳＰ４２２と記憶装置４２１との間の接続が確立される。
【０１４０】
＜他の実施の形態＞
なお、上記では種々の実施形態および変形例を説明したが、これらの実施形態や変形例どうしを組み合わせて構成してももちろんよい。
また、本開示は上記の実施形態に何ら限定されるものではなく、本開示の要旨を逸脱しない範囲で種々の形態で実施することができる。
【０１４１】
例えば、実施の形態１及び２では、記憶装置４２１との接続を確立するための規格として、ＳＡＴＡとＰＣＩｅとを例にして説明したが、接続の規格としてはこの２つに限られない。接続の規格として、例えば、ＵＳＢ規格を用いてもよい。また、実施の形態１の他の実施例、実施の形態２の他の実施例では、ＳＡＴＡのＯＯＢ信号を検知することとしたが、他の接続規格においても検知することのできる信号があれば、その信号を基に、接続規格の切り替えを行ってもよい。
【０１４２】
また、実施の形態１及び２で用いられるＡＳＳＰ４２２は集積回路の一例であり、ＡＳＳＰ４２２の機能を実現する集積回路の基板であればどのようなものを用いてもよい。
さらに、実施の形態１及び２では、記憶装置４２１を画像形成装置１の内部に設けることとしたが、記憶装置４２１を画像形成装置１の外部に設けてもよい。
【０１４３】
そして、実施の形態１及び２では、画像形成装置１を例に説明したが、このような構成に限られない。ＳＡＴＡとＰＣＩｅとを切り替える処理を、画像を形成する装置ではない他の装置（例えば、ＰＣ）で実現してもよい。ただし、ＰＣの場合には、上述したように、記憶装置４２１が存在しないと認識すると、例えばエラーで終了する。
【０１４４】
また、本発明の実施の形態を実現するプログラムは、通信手段により提供することはもちろん、ＣＤ−ＲＯＭ等の記録媒体に格納して提供することも可能である。
【符号の説明】
【０１４５】
１…画像形成装置、４００…制御装置、４２１…記憶装置、４２２…ＡＳＳＰ、４２４…ＳＥＲＤＥＳスイッチ、４２５…ＳＡＴＡバス、４２６…ＰＣＩｅバス、４２８…制御部、４２９…ＳＡＴＡインタフェース、４２９Ａ…ＳＡＴＡコントローラ、４２９Ｂ…ＰＨＹチップ、４３０…ＰＣＩｅインタフェース、４３０Ａ…ＰＣＩｅコントローラ、４３０Ｂ…ＰＨＹチップ、４３１…ＳＥＲＤＥＳ-ＰＨＹ、４３４…データ転送制御部
【図１】
2019096007.tif 000003
【図２】
2019096007.tif 000004
【図３】
2019096007.tif 000005
【図４】
2019096007.tif 000006
【図５】
2019096007.tif 000007
【図６】
2019096007.tif 000008
【図７】
2019096007.tif 000009
【図８】
2019096007.tif 000010
【図９】
2019096007.tif 000011
【図１０】
2019096007.tif 000012
【図１１】
2019096007.tif 000013
【図１２】
2019096007.tif 000014
【図１３】
2019096007.tif 000015
【図１４】
2019096007.tif 000016
【図１５】
2019096007.tif 000017