(57)【要約】      （修正有）【課題】ＦＯＷＬＰに適用可能な配線基板、およびこれを含む半導体装置とその作製方法を提供する。【解決手段】配線基板１１０は、互いに電気的に接続された第１から第ｎの配線１１２−１〜１１２ｎ、第１から第ｎの配線を埋め込む絶縁膜１０２、第１から第ｎの配線と絶縁膜の上に位置し、第１から第ｎの配線と絶縁膜と接し、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む第１の保護膜１１４および第１の保護膜の上に位置し、第ｎの配線と電気的に接続された接続パッド１１６を有する。第１から第ｎの配線は、第１から第ｎの配線から選択される第（ｋ＋１）の配線が第ｋの配線上に位置するように積層される。ｎは１よりも大きい自然数であり、ｋはｎより小さい自然数である。【選択図】図１３
2019186352.tif 000002
【特許請求の範囲】
【請求項１】
互いに電気的に接続された第１から第ｎの配線、
前記第１から第ｎの配線を埋め込む絶縁膜、
前記絶縁膜の上に位置し、前記絶縁膜と接し、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む第１の保護膜、および
前記第１の保護膜の上に位置し、前記第ｎの配線と電気的に接続された接続パッドを有し、
前記第１から第ｎの配線は、前記第１から第ｎの配線から選択される第（ｋ＋１）の配線が第ｋの配線上に位置するように積層され、
ｎは１よりも大きい自然数であり、ｋはｎより小さい自然数である配線基板。
【請求項２】
前記第１から第ｎの配線はそれぞれ銅を含む、請求項１に記載の配線基板。
【請求項３】
前記絶縁膜は、１×１０-3以上１×１０-2以下の誘電正接を有する、請求項１に記載の配線基板。
【請求項４】
前記第１の保護膜は、
窒化ケイ素を含む第１の無機膜、
前記第１の無機膜上の酸化ケイ素を含む第２の無機膜、および
前記第２の無機膜上の窒化ケイ素を含む第３の無機膜を有する、請求項１に記載の配線基板。
【請求項５】
前記第３の無機膜の厚さは、前記第１の無機膜の厚さよりも大きく、前記第２の無機膜の厚さよりも小さい、請求項４に記載の配線基板。
【請求項６】
前記第１の保護膜は、前記第１から第ｎの配線上に位置する、請求項１に記載の配線基板。
【請求項７】
前記第ｎの配線は、前記第１の保護膜上に位置する、請求項１に記載の配線基板。
【請求項８】
前記第１の保護膜と前記第ｎの配線上に、第２の絶縁膜をさらに有する、請求項１に記載の配線基板。
【請求項９】
少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む第２の保護膜を前記絶縁膜の下にさらに有する、請求項１に記載の配線基板。
【請求項１０】
前記第２の保護膜は、
窒化ケイ素を含む第４の無機膜、
前記第４の無機膜の下の酸化ケイ素を含む第５の無機膜、および
前記第５の無機膜の下の窒化ケイ素を含む第６の無機膜を有する、請求項９に記載の配線基板。
【請求項１１】
前記第６の無機膜の厚さは、前記第４の無機膜の厚さよりも大きく、前記第５の無機膜の厚さよりも小さい、請求項１０に記載の配線基板。
【請求項１２】
前記第２の保護膜は、前記第１の配線下に位置する、請求項９に記載の配線基板。
【請求項１３】
前記第２の保護膜の少なくとも一部は、前記第１の配線と前記第２の配線に挟まれる、請求項９に記載の配線基板。
【請求項１４】
前記絶縁膜、および前記第２の保護膜の下に、第３の絶縁膜をさらに有する、請求項９に記載の配線基板。
【請求項１５】
前記第１の保護膜は、前記絶縁膜の側面を覆う、請求項１に記載の配線基板。
【請求項１６】
前記第１から第（ｎ−１）の配線の少なくとも一つの上に位置し、前記少なくとも一つの配線と接する第３の保護膜をさらに有する、請求項１に記載の配線基板。
【請求項１７】
前記第３の保護膜は、
窒化ケイ素を含む第７の無機膜、および
前記第７の無機膜上の酸化ケイ素を含む第８の無機膜を有する、請求項１６に記載の配線基板。
【請求項１８】
請求項１に記載の配線基板、および
前記第ｎの配線と電気的に接続される半導体チップを有する半導体装置。
【請求項１９】
前記第１の配線に電気的に接続されるメイン基板をさらに有する、請求項１８に記載の半導体装置。
【請求項２０】
前記半導体装置は、高周波装置として動作するように構成される、請求項１８に記載の半導体装置。
【請求項２１】
基板上に配線を形成すること、前記配線上に絶縁膜を形成すること、および前記絶縁膜に前記配線を露出する開口を形成することを順次繰り返すことにより、前記絶縁膜に埋め込まれ、互いに電気的に接続される第１から第ｎの配線を順次形成すること、
前記絶縁膜上に第１の保護膜を形成すること、
前記第ｎの配線上に、前記第ｎの配線と電気的に接続される接続パッドを形成すること、および
前記基板を前記第１の配線から分離することを含み、
前記第１の保護膜は、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む、半導体装置を作製する方法。
【請求項２２】
前記第１から第ｎの配線は、銅の電解めっきにより形成される、請求項２１に記載の方法。
【請求項２３】
前記絶縁膜は、１×１０-3以上１×１０-2以下の誘電正接を有する、請求項２１に記載の方法。
【請求項２４】
前記第１の保護膜の形成は、
窒化ケイ素を含む第１の無機膜をプラズマＣＶＤ法によって形成すること、
前記第１の無機膜上に、酸化ケイ素を含む第２の無機膜をプラズマＣＶＤ法によって形成すること、
前記第２の無機膜上に、窒化ケイ素を含む第３の無機膜をプラズマＣＶＤ法によって形成することを含む、請求項２１に記載の方法。
【請求項２５】
前記第１の保護膜は、前記第３の無機膜の厚さが前記第１の無機膜よりも大きく、前記第２の無機膜の厚さよりも小さくなるように形成される、請求項２４に記載の方法。
【請求項２６】
前記第１の保護膜は、前記第ｎの配線上に形成される、請求項２１に記載の方法。
【請求項２７】
前記第１の保護膜は、前記第（ｎ−１）の配線と前記第ｎの配線の間に位置するように形成される、請求項２１に記載の方法。
【請求項２８】
前記第１の保護膜と前記第ｎの配線上に、第２の絶縁膜を形成することをさらに含む、請求項２１に記載の方法。
【請求項２９】
前記絶縁膜の形成前に、前記基板上に第２の保護膜を形成することをさらに含み、
前記第２の保護膜は、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む請求項２１に記載の方法。
【請求項３０】
前記第２の保護膜の形成は、
窒化ケイ素を含む第４の無機膜をプラズマＣＶＤ法によって形成すること、
前記第４の無機膜上に、酸化ケイ素を含む第５の無機膜をプラズマＣＶＤ法によって形成すること、
前記第５の無機膜上に、窒化ケイ素を含む第６の無機膜をプラズマＣＶＤ法によって形成することを含む、請求項２９に記載の方法。
【請求項３１】
前記第２の保護膜は、前記第６の無機膜の厚さが前記第４の無機膜よりも大きく、前記第５の無機膜の厚さよりも小さくなるように形成される、請求項３０に記載の方法。
【請求項３２】
前記第２の保護膜は、前記第１の配線を形成した後、前記第２の配線を形成する前に形成される、請求項２９に記載の方法。
【請求項３３】
前記第２の保護膜は、前記第１の配線の形成前に形成される、請求項２９に記載の方法。
【請求項３４】
前記基板の分離後、第３の絶縁膜を、前記第２の保護膜の下に形成することをさらに含む、請求項２９に記載の方法。
【請求項３５】
前記第１の保護膜は、前記絶縁膜の側面を覆うように形成される、請求項２１に記載の方法。
【請求項３６】
前記第１から第（ｎ−１）の配線の少なくとも一つの上に、前記少なくとも一つの配線と接する第３の保護膜を形成することをさらに含み、
前記第３の保護膜は、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む、請求項２１に記載の方法。
【請求項３７】
前記第３の保護膜の形成は、
窒化ケイ素を含む第７の無機膜をプラズマＣＶＤ法によって形成すること、
前記第７の無機膜上に、酸化ケイ素を含む第８の無機膜をプラズマＣＶＤ法によって形成することを含む、請求項３６に記載の方法。
【請求項３８】
前記基板の分離前に、前記第ｎの配線に半導体チップを接続することをさらに含む、請求項２１に記載の方法。
【請求項３９】
前記第１の配線にメイン基板を接続することをさらに含む、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、インターポーザとして利用可能な配線基板、配線基板を有する半導体装置、ならびにこれらの作製方法に関する。
【背景技術】
【０００２】
シリコンなどの半導体基板を用いて作製された半導体チップは、ほぼすべての電子機器に搭載され、電子機器に様々な機能を提供している。半導体チップには、動作に必要な電源や信号を入力するための端子が設けられ、プリント配線基板などのメイン基板上に実装される。半導体チップの実装方法の一つとして、ファンアウト型ウェハレベルパッケージング（ＦＯＷＬＰ）と呼ばれる方法が知られている。この実装方法では、半導体チップよりも大きな面積にわたって形成される配線層が設けられた配線基板（以下、インターポーザとも記す）が用いられ、半導体チップはインターポーザを介してメイン基板に搭載される。例えば特許文献１には、ＦＯＷＬＰが適用された半導体装置とその作製方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−０８５０２８号公報
【非特許文献】
【０００４】
【非特許文献１】チエン−フ  ツェン（Ｃｈｉｅｎ−Ｆｕ  Ｔｓｅｎｇ）、チュン−シ  リュウ（Ｃｈｕｎｇ−Ｓｈｉ  Ｌｉｕ）、チヒ  ウー（Ｃｈｉ−Ｈｓｉ  Ｗｕ）、ダグラス  ユー（Ｄｏｕｇｌａｓ  Ｙｕ）、ＩｎＦＯ（ウエハーレベルの集積化されたファン−アウト）技術（ＩｎＦＯ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｉｎｔｅｇｒａｔｅｄ  Ｆａｎ−Ｏｕｔ）  Ｔｅｃｈｎｏｌｏｇｙ）、２０１６  ＩＥＥＥ  第６６回電子コンポーネントと技術会議（２０１６  ＩＥＥＥ  ６６ｔｈ  Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｍｐｏｎｅｎｔｓ  ａｎｄ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ）、アメリカ合衆国、２０１６年６月、ｐｐ１−６
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の課題の一つは、ＦＯＷＬＰに適用可能な配線基板、およびこれを含む半導体装置とその作製方法を提供することである。例えば本開示の課題の一つは、高速通信において利用されるような、高い動作周波数が要求される半導体装置にも適用可能な配線基板、配線基板を有する半導体装置、およびこれらの作製方法を提供することである。
【課題を解決するための手段】
【０００６】
本開示の実施形態の一つは、配線基板である。この配線基板は、互いに電気的に接続された第１から第ｎの配線、第１から第ｎの配線を埋め込む絶縁膜、絶縁膜の上に位置し、絶縁膜と接し、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む第１の保護膜、および第１の保護膜の上に位置し、第ｎの配線と電気的に接続された接続パッドを有する。第１から第ｎの配線は、第１から第ｎの配線から選択される第（ｋ＋１）の配線が第ｋの配線上に位置するように積層される。ｎは１よりも大きい自然数であり、ｋはｎより小さい自然数である。
【０００７】
本開示の実施形態の一つは、半導体装置を作製する方法である。この方法は、基板上に配線を形成すること、配線上に絶縁膜を形成すること、および絶縁膜に配線を露出する開口を形成することを順次繰り返すことにより、絶縁膜に埋め込まれ、互いに電気的に接続される第１から第ｎの配線を順次形成すること、絶縁膜上に第１の保護膜を形成すること、第ｎの配線上に、第ｎの配線を露出する開口を介して第ｎの配線と電気的に接続される接続パッドを形成すること、および基板を第１の配線から分離することを含む。第１の保護膜は、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む。
【図面の簡単な説明】
【０００８】
【図１】実施形態の一つに係る配線基板、および半導体装置の模式的上面図と底面図。
【図２】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図３】実施形態の一つに係る配線基板の配線の模式的上面図。
【図４】実施形態の一つに係る配線基板の配線の模式的上面図。
【図５】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図６】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図７】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図８】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図９】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図１０】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図１１】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図１２】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図１３】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図１４】実施形態の一つに係る配線基板、および半導体装置の模式的断面図。
【図１５】実施形態の一つに係る配線基板、および半導体装置の作製方法を示す模式的断面図。
【図１６】実施形態の一つに係る配線基板、および半導体装置の作製方法を示す模式的断面図。
【図１７】実施形態の一つに係る配線基板、および半導体装置の作製方法を示す模式的断面図。
【図１８】実施形態の一つに係る配線基板、および半導体装置の作製方法を示す模式的断面図。
【図１９】実施形態の一つに係る配線基板、および半導体装置の作製方法を示す模式的断面図。
【図２０】実施形態の一つに係る配線基板、および半導体装置の作製方法を示す模式的断面図。
【図２１】実施例で用いた配線基板、および半導体装置の模式的断面図。
【発明を実施するための形態】
【０００９】
以下、本開示の各実施形態について、図面等を参照しつつ説明する。但し、本開示は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１０】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省くことがある。
【００１１】
本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。
【００１２】
本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。
【００１３】
本明細書と図面において、複数の構成要素をそれぞれ区別して指す場合、符号の後にハイフンと自然数を用いて表記する。複数の構成要素の各々を区別せずに全体、あるいはそのうちの任意に選択される構成要素を表記する場合には、符号のみを用いる。
【００１４】
（第１実施形態）
１．基本構造
本開示の実施形態の一つに係る配線基板１１０、および配線基板１１０を有する半導体装置１００の模式的上面図と底面図をそれぞれ図１（Ａ）、図１（Ｂ）に、模式的断面図を図２（Ａ）に示す。図２（Ａ）に示すように、半導体装置１００は、配線基板１１０、および配線基板１１０と電気的に接続される半導体チップ２００を備える。任意の構成として、半導体装置１００はメイン基板１４０を備えてもよい。メイン基板１４０は接続パッド１４２を有しており、接続パッド１４２を介して配線基板１１０とメイン基板１４０が電気的に接続される。
【００１５】
配線基板１１０は、互いに積層され、かつ互いに電気的に接続される複数の配線（第１の配線１１２−１から第ｎの配線１１２−ｎ。ｎは１よりも大きい自然数）１１２を有する。配線１１２はそれぞれ、全体、あるいは一部が絶縁膜（ベースフィルムとも呼ばれる）１０２に内に埋め込まれる。配線１１２の層数（すなわち、ｎ）に制約はなく、半導体チップ２００の端子数やメイン基板１４０の接続パッド１４２の数などを考慮して任意に決定することができる。図２（Ａ）ではｎが５の例が示されており、配線基板１１０は複数の配線１１２として第１から第５の配線（１１２−１、１１２−２、１１２−３、１１２−４、１１２−５）を備える。第１の配線１１２−１は最も下に位置し、第ｎの配線１１２−５は最も上に位置する。すなわち、配線１１２は、第１から第ｎの配線から選択される第（ｋ＋１）の配線が第ｋの配線上に位置するように積層される（ｋはｎよりも小さい自然数）。また、図２（Ａ）に示すように、配線１１２は、ｎが大きくなるほど配置面積が小さくなるよう配置される。すなわち、第ｋの配線が配置される領域の面積は、第（ｋ＋１）の配線が配置される領域の面積よりも大きい。この構造により、メイン基板１４０との接続のための配線基板１１０の端子、すなわち第１の配線１１２−１を半導体チップ２００と重ならない位置にも配置することが可能となる。図２（Ａ）に示すように、第（ｋ＋１）の配線は、少なくとも一部が第ｋの配線に近づくほど細くなるように構成されることが好ましい。
【００１６】
配線基板１１０にはさらに、第ｎの配線１１２−ｎと（第１の絶縁膜）絶縁膜１０２の上に、これらに接する第１の保護膜１１４が設けられる。第１の保護膜１１４は一つ、あるいは複数の膜から構成され、少なくとも窒化ケイ素と酸化ケイ素のいずれか一つを含む。第１の保護膜１１４は、絶縁膜１０２に外部から水や酸素などの不純物が浸入することを防ぐ機能を有する。
【００１７】
第ｎの配線１１２−ｎはその側面の一部と上面が絶縁膜１０２から露出する。第ｎの配線１１２−ｎの、絶縁膜１０２よりも上の部分の厚さは０．５μｍ以上１０μｍ以下、１μｍ以上５μｍ以下、あるいは１μｍ以上３μｍ以下とすることができる。第ｎの配線１１２−ｎの上面の一部と側面は、第１の保護膜１１４によって覆われ、上面の他の一部は第１の保護膜１１４から露出され、第ｎの配線１１２−ｎの上に設けられる接続パッド１１６と電気的に接続される。配線１１２と同様、接続パッド１１６も、少なくとも一部が第ｎの配線１１２−ｎに近づくほど細くなるように構成されることが好ましい。
【００１８】
任意の構成であるバンプ２０２を介し、接続パッド１１６には半導体チップ２００が電気的に接続される。バンプ２０２を用いない場合には、例えば半導体チップ２００の端子と接続パッド１１６を固相接合によって接続してもよい。半導体チップ２００は任意の構成や機能を有することができ、例えば中央演算ユニット（ＣＰＵ）や特定用途向け集積回路（ＡＳＩＣ）、グラフィック処理ユニット（ＧＰＵ）、フィールド−プログラマブルゲートアレイ（ＦＰＧＡ）などのロジックＬＳＩ、ＤＲＡＭやフラッシュメモリなどのメモリなどから選択される。図１（Ａ）、図２（Ａ）に示した例では、ロジックＬＳＩ２００−１とメモリ２００−２が配線基板１１０上に配置される例が示されている。これらの半導体チップ２００は、エポキシ樹脂やアクリル樹脂、ノボラック樹脂、フェノール樹脂、ベンゾシクロブテン系樹脂などの樹脂（モールド樹脂）２０４によって封止される。
【００１９】
一方、第１の配線１１２−１はその底面が絶縁膜１０２から露出し、底面はバンプ１２０と電気的に接続される。バンプ１２０を介して配線基板１１０をメイン基板１４０の接続パッド１４２と接続することができ、これにより、半導体チップ２００をメイン基板１４０上に実装することができる。メイン基板１４０としては公知の印刷配線基板（プリント基板）などを用いることができる。
【００２０】
図１（Ｂ）や図２（Ａ）から理解されるように、第１の配線１１２−１が配置される面積は半導体チップ２００が占有する面積よりも大きい。このため、半導体チップ２００の外側まで端子を広げることができ、メイン基板１４０に設けられる多数の接続パッド１４２との接続が可能となるだけでなく、半導体チップ２００が微細化されてもメイン基板１４０との電気的接続を容易に行うことができる。
【００２１】
以下、個々の構成に関して説明する。
【００２２】
２．絶縁膜
絶縁膜１０２は有機化合物を含む。用いられる有機化合物は誘電率と誘電正接が低いことが好ましく、例えば誘電率が２．０以上４．０以下であり、誘電正接が１×１０-4以上１×１０-2以下、あるいは１×１０-3以上１×１０-2以下の有機化合物を絶縁膜１０２として使用することができる。このような有機化合物は典型的にはポリイミドを基本骨格とする高分子（以下、単にポリイミドと記す）であり、ポリイミドは鎖状でも良く、分子間で架橋していてもよい。絶縁膜１０２は可撓性を有してもよい。
【００２３】
３．配線
図２（Ｂ）に配線１１２の一部の断面模式図を示す。後述するように、配線１１２は電解めっき法を用いて形成することができる。この場合、図２（Ｂ）に示すように、各配線１１２はシード層１３６、およびシード層１３６上のめっき層１３７を有する。シード層１３６はチタン、ニッケル、クロム、銅、金などの金属、あるいはこれらの合金などを含み、典型的には銅を含む。めっき層１３７はチタン、アルミニウム、銅、ニッケル、タングステン、モリブデン、金、銀、鉄、クロムなどの金属やこれらの合金を含むことができ、典型的には銅を含む。図示していないが、それぞれのシード層１３６の下に、さらにバリア層を設けてもよい。バリア層に含まれる材料は、チタンやタンタル、モリブデン、タングステンなどの金属やその合金、あるいはこれらの窒化物から選択され、シード層１３６やめっき層１３７に含まれる金属よりも高い融点を有する導電性材料であることが好ましい。バリア層を設けることで、配線１１２に含まれる金属が絶縁膜１０２へ拡散することを防ぐことができる。
【００２４】
配線１１２の平面形状には制約が無く、要求される機能に基づいて決定される。例えば配線１１２は、図３（Ａ）に示すように、主として一つの方向に延伸するように設けることができる。この場合、配線１１２の幅Ｗは１０μｍ以上１０００μｍ以下の範囲で選択することができる。あるいは図３（Ｂ）に示すように、配線１１２はメッシュ状の形状を有してもよい。この場合、幅Ｗ（すなわち、メッシュ形状に設けられる隣接する開口間の距離）は５μｍ以上５００μｍ以下の範囲で選択することができる。あるいは図４に示すように、配線１１２は、１０００μｍよりも大きく、かつ７ｃｍ以下の範囲から選択される幅Ｗを有する矩形でもよい。この場合、配線１１２は、配線基板１１０の平面形状と同一、あるいはほぼ同一の形状を有してもよい。
【００２５】
４．保護膜
上述したように、第１の保護膜１１４は窒化ケイ素と酸化ケイ素のいずれか一つを含む。第１の保護膜１１４は、プラズマ存在下、化学気相堆積法（プラズマＣＶＤ法）によって形成することが好ましい。これにより、緻密な第１の保護膜１１４を絶縁膜１０２上に形成することができ、不純物に対して高いブロッキング性を付与することができる。
【００２６】
５．変形例
図５に示すように、配線基板１１０は、第１の保護膜１１４だけでなく、第２の保護膜１１８を絶縁膜１０２の下に設けてもよい。第２の保護膜１１８も窒化ケイ素と酸化ケイ素のいずれか一つを含み、プラズマＣＶＤ法によって形成することが好ましい。この場合、第１の配線１１２−１の底面の一部と絶縁膜１０２の下面が第２の保護膜１１８と接し、第１の配線１１２−１の底面の他の一部が第２の保護膜１１８から露出し、バンプ１２０と電気的に接続される。
【００２７】
第ｎの配線１１２−ｎと第１の保護膜１１４との上下関係に制約は無い。例えば第（ｎ−１）の配線１１２−（ｎ−１）と第ｎの配線１１２−ｎの断面図である図６（Ａ）に示すように、第ｎの配線１１２−ｎを第１の保護膜１１４の上に、第１の保護膜１１４に接するように設けてもよい。この場合、第１の保護膜１１４は、第（ｎ−１）の配線１１２−（ｎ−１）と第ｎの配線１１２−ｎの間に位置する。第１の保護膜１１４は、絶縁膜１０２に設けられ、第（ｎ−１）の配線１１２−（ｎ−１）の上面を露出する開口の側壁を覆ってもよく（図６（Ａ））、あるいは図６（Ｂ）に示すように、側壁は第ｎの配線１１２−ｎと接してもよい。あるいは図６（Ｃ）に示すように、第１の保護膜１１４の側面が絶縁膜１０２上において第ｎの配線１１２−ｎと接するよう、第１の保護膜１１４と第ｎの配線１１２−ｎを構成してもよい。
【００２８】
配線１１２に用いられる銅などの金属の熱膨張率は、第１の保護膜１１４に含まれる材料のそれと比較して大きい。例えば銅の熱膨張率は１６ｐｐｍ以上であり、窒化ケイ素や酸化ケイ素の熱膨張率は３ｐｐｍ、あるいはそれ以下である。このため、図５に示した構造、すなわち、第ｎの配線１１２−ｎ上に第１の保護膜１１４が設けられる場合、第１の保護膜１１４が第ｎの配線１１２−ｎと接し、かつ、屈曲した部分（例えば図５における領域１１４ａ）においてクラックが発生しやすい。しかしながら図６（Ａ）から図６（Ｃ）に示した構造を採用することで、第ｎの保護膜の熱膨張による第１の保護膜１１４に対するダメージが軽減されるため、クラックの発生を抑制することができる。
【００２９】
あるいは図７（Ａ）に示すように、第１の保護膜１１４上に第２の絶縁膜１０４を設けてもよい。第２の絶縁膜１０４は絶縁膜１０２で使用可能な材料を含むことができる。第２の絶縁膜１０４内の不純物濃度は絶縁膜１０２のそれよりも高くてもよく、このため、第２の絶縁膜１０４の誘電率や誘電正接は絶縁膜１０２のそれらよりも高くてもよい。第２の絶縁膜１０４には第ｎの配線１１２−ｎを露出する開口が設けられ、この開口において配線基板１１０と接続パッド１１６、バンプ２０２、あるいは半導体チップ２００との電気的接続が行われる。また、図７（Ｂ）に示すように、第１の保護膜１１４の側面がこの開口の側壁を形成してもよい。すなわち、第２の絶縁膜１０４の開口の側壁と第１の保護膜１１４の側面は同一平面上に位置することができる。このような構造を用いることで、開口においてバンプ２０２を安定的に保持することができるため、接続パッド１１６を用いなくても半導体チップ２００との安定な電気的接続が可能となり、半導体装置１００の信頼性を向上することができる。
【００３０】
なお、図７（Ｃ）に示すように、第２の絶縁膜１０４を設けず、第１の保護膜１１４に傾いた側面を付与することによってバンプ２０２を安定的に保持することが可能である。
【００３１】
同様の構成は第２の保護膜１１８にも適用することができる。例えば図８（Ａ）に示すように、第２の保護膜１１８は、第１の配線１１２−１の上に、第１の配線１１２−１と接するように設けてもよい。この場合、第２の保護膜１１８は第１の配線１１２−１と第２の配線１１２−２の間に位置する。第２の保護膜１１８には第１の配線１１２−１の上面を露出する開口が設けられ、この開口において第１の配線１１２−１と第２の配線１１２−２が電気的に接続される。さらに、図８（Ｂ）に示すように、第１の配線１１２−１、および絶縁膜１０２の下に第３の絶縁膜１０６を設けてもよい。第３の絶縁膜１０６にも第１の配線１１２−１の下面を露出する開口が設けられる。第２の絶縁膜１０４と同様、第３の絶縁膜１０６も絶縁膜１０２で使用可能な材料を含むことができ、その誘電率や誘電正接は絶縁膜１０２のそれらよりも高くてもよい。
【００３２】
このような構造では、図５に示した構造と比較し、第１の配線１１２−１と第２の保護膜１１８との界面の面積を増大することができるため、この界面を経由する水の侵入経路を長くすることができる。このため、外部から侵入する水による絶縁膜１０２の誘電率と誘電正接の増大を防止することができる。
【００３３】
あるいは図９（Ａ）に示すように、第３の絶縁膜１０６は、第１の配線１１２−１と絶縁膜１０２の下に設けてもよい。第２の保護膜１１８は第３の絶縁膜１０６に設けられる開口において露出してもよく、あるいは図９（Ｂ）に示すように、第３の絶縁膜１０６の開口の側壁と第２の保護膜１１８の側面が同一平面上に位置するよう、第３の絶縁膜１０６と第２の保護膜１１８を構成してもよい。図７（Ａ）から図７（Ｃ）に示した構造と同様、このような構造を適用することでバンプ１２０を安定的に保持することができ、メイン基板１４０との安定な電気的接続が可能となる。その結果、、半導体装置１００の信頼性を向上することができる。
【００３４】
第１の保護膜１１４や第２の保護膜１１８は多層構造を有してもよい。例えば図１０（Ａ）に示すように、第１の保護膜１１４は第１の無機膜１１４−１、第１の無機膜１１４−１の上に位置し、第１の無機膜１１４−１と接する第２の無機膜１１４−２、および第２の無機膜１１４−２の上に位置し、第２の無機膜１１４−２と接する第３の無機膜１１４−３を含む三層構造を有することができる。
【００３５】
第２の無機膜１１４−２の誘電率は、第１の無機膜１１４−１や第３の無機膜１１４−３のそれよりも小さいことが好ましい。より具体的には、第１の無機膜１１４−１と第３の無機膜１１４−３は窒化ケイ素、あるいは炭化ケイ素（シリコンカーバイド）を含む。すなわち、第１の無機膜１１４−１と第３の無機膜１１４−３は、ケイ素と窒素、あるいはケイ素と炭素を主な構成元素として含む。一方、第２の無機膜１１４−２は酸化ケイ素あるいは酸化窒化ケイ素を含む。すなわち、第２の無機膜１１４−２はケイ素と酸素を構成元素として含み、さらに窒素を含有してもよい。窒素を含む場合、その組成は酸素の組成よりも小さい。これらの第１の無機膜１１４−１、第２の無機膜１１４−２、第３の無機膜１１４−３は、プラズマＣＶＤ法によって形成される。
【００３６】
第１の無機膜１１４−１の厚さは、第２の無機膜１１４−２や第３の無機膜１１４−３の厚さよりも小さくてもよく、例えば０．０５μｍ以上０．３μｍ以下、典型的には０．２μｍとすることができる。第２の無機膜１１４−２の厚さは、第１の無機膜１１４−１や第３の無機膜１１４−３の厚さよりも大きてもよく、０．５μｍ以上１０μｍ以下、あるいは１μｍ以上５μｍ以下とすることができる。第３の無機膜１１４−３の厚さは０．２μｍ以上１μｍ以下、あるいは０．３μｍ以上０．７μｍ以下、典型的には０．５μｍとすることができる。すなわち、第１の無機膜１１４−１、第２の無機膜１１４−２、第３の無機膜１１４−３の厚さをそれぞれＴ1、Ｔ2、Ｔ3とすると、以下の関係が成立するよう、第１の保護膜１１４を構成することができる。
Ｔ1＜Ｔ3＜Ｔ2
【００３７】
図１０（Ｂ）に、第ｎの配線１１２―ｎ、および三層構造を有する第１の保護膜１１４の模式的断面図を示す。第２の無機膜１１４−２の厚さは、第ｎの配線１１２−ｎが絶縁膜１０２から露出する部分の厚さよりも小さくてもよく、あるいは図１０（Ｂ）に示すように、当該部分の厚さよりも大きくてもよい。この場合、複数の第ｎの配線１１２−ｎが近接しても、隣接する第ｎの配線１１２−ｎ間において、第３の無機膜１１４−３の底面は第ｎの配線１１２−ｎの上面よりも上に位置する。すなわち、断面において第３の無機膜１１４−３は隣接する第ｎの配線１１２−ｎによって挟持されない。このため、誘電率の比較的高い第３の無機膜１１４−３と隣接する第ｎの配線１１２−ｎによって容量（寄生容量）が形成されることを防ぐことができる。また、第１の無機膜１１４−１の厚さを第２の無機膜１１４−２の厚さより小さくすることで、第１の無機膜１１４−１と隣接する第ｎの配線１１２−ｎによって大きな容量が形成されることも同時に防ぐことができる。その結果、寄生容量の発生とこれに伴う信号伝送速度の低下を防止することができる。
【００３８】
このような三層構造を第２の保護膜１１８に適用することも可能である。具体的には図１１に示すように、第２の保護膜１１８は、絶縁膜１０２の下に位置し、絶縁膜１０２と接する第４の無機膜１１８−１、第４の無機膜１１８−１の下に位置し、第４の無機膜１１８−１と接する第５の無機膜１１８−２、および第５の無機膜１１８−２の下に位置し、第５の無機膜１１８−２と接する第６の無機膜１１８−３を含む三層構造を有することができる。第４の無機膜１１８−１、第５の無機膜１１８−２、第６の無機膜１１８−３はそれぞれ第１の無機膜１１４−１、第２の無機膜１１４−２、第３の無機膜１１４−３と対応し、それぞれの組成や厚さの関係、形成方法も第１の無機膜１１４−１、第２の無機膜１１４−２、第３の無機膜１１４−３のそれらと同様である。
【００３９】
図１２に示すように、第１の保護膜１１４は絶縁膜１０２の側面を覆うように形成してもよい。この場合、第２の保護膜１１８は第１の保護膜１１４と接するように設けることができる。このような構造を採用することにより、絶縁膜１０２への不純物の侵入をより効果的に防止することができる。
【００４０】
配線基板１１０はさらに、図１３に示すように、第１から第（ｎ−１）の配線１１２から選択される少なくとも一つの配線１１２上に位置し、この選択された配線１１２と接する第３の保護膜１２２を有してもよい。第３の保護膜１２２は絶縁膜１０２内に存在する。第３の保護膜１２２も単層構造、積層構造、いずれの構造を有していてもよい。積層構造を有する場合、第３の保護膜１２２は、例えば窒化ケイ素を含み、上記選択された配線１１２と接する第７の無機膜１２２−１、および第７の無機膜１２２−１の上に位置し、酸化ケイ素を含む第８の無機膜１２２−２を有することができる。これらの無機膜１２２もそれぞれ第１の無機膜１１４−１、第２の無機膜１１４−２に対応し、それぞれの組成や厚さの関係、形成方法も第１の無機膜１１４−１、第２の無機膜１１４−２のそれらと同様である。図示しないが、第３の保護膜１２２はさらに、第８の無機膜１２２−２の上に位置し、第８の無機膜１２２−２と接し、窒化ケイ素を含む第９の無機膜を有してもよい。
【００４１】
第１の保護膜１１４が絶縁膜１０２の側面を覆う場合、第１の無機膜１１４−１が第７の無機膜１２２−１や第８の無機膜１２２−２の側面と接するように第１の保護膜１１４を設けてもよい（図１４参照）。
【００４２】
このような構造を有する第３の保護膜１２２を形成することにより、配線１１２の積層数が増大して絶縁膜１０２の厚さが増大しても、絶縁膜１０２に不純物が浸入することを効果的に抑制することができる。
【００４３】
図２（Ａ）、図５、図１０（Ａ）、および図１１乃至図１４から理解されるように、第１の配線１１２−１に接続されるバンプ１２０はメイン基板１４０に接続され、第１の配線１１２−１や絶縁膜１０２とメイン基板１４０の間にはパッケージ基板などの他の基板が存在しない。このため、本実施形態の配線基板１１０は、薄型インターポーザ、あるいは可撓性インターポーザとして利用することができ、半導体装置１００の薄型化に寄与する。
【００４４】
また、配線基板１１０は、高周波素子などの高い動作周波数が要求される半導体装置のインターポーザとして利用することが可能である。高周波素子に配線基板を用いる場合、信号の伝送損失や遅延を防止するため、配線基板の配線を取り囲む絶縁膜には低い誘電率と誘電正接が求められる。このような性能を満足する材料を用いて絶縁膜（例えば、配線基板１１０における絶縁膜１０２）を形成した場合でも、配線基板の形成後、外部から水や酸素、金属イオンなどの不純物が絶縁膜に侵入し、絶縁膜の誘電率や誘電正接が徐々に増大する。その結果、信号の伝送損失や遅延が生じ、インターポーザに実装される半導体チップの特性に大きな影響を及ぼす。
【００４５】
しかしながら上述したように、本実施形態の配線基板１１０では、絶縁膜１０２と接する第１の保護膜１１４や第２の保護膜１１８、あるいは絶縁膜１０２内において複数の配線１１２の少なくとも一つを覆う第３の保護膜１２２などが設けられる。これにより、不純物の侵入に起因する絶縁膜１０２の誘電率や誘電正接の増大を効果的に抑制することができ、配線基板１１０に実装される半導体チップの信号の伝送損失や遅延を防止することが可能となる。
【００４６】
また、これらの保護膜が上述した三層構造をさらに有する場合、不純物の侵入をより効果的に抑制でき、以下に述べるように、半導体装置１００の信頼性を大幅に向上させることができる。第２の無機膜１１４−２に含まれる酸化ケイ素は比較的親水性が高いため、外部から水などの不純物が侵入すると不純物は第１の無機膜１１４−１内部へ拡散する。第１の無機膜１１４−１は親水性が低く、かつ、不純物に対するブロッキング性が高い窒化ケイ素を含有するものの、厚さを小さく形成した場合、不純物が一部透過する場合がある。絶縁膜１０２内に進入する不純物が浸入すると、水やそれに含まれる酸素や金属イオンなどによって配線１１２の表面が酸化され、その結果、第３の保護膜１２２とそれに覆われる配線１１２間の密着性が低下する。配線１１２と第３の保護膜１２２に含まれる第７の無機膜１２２−１の熱膨張率は大きく異なるため、これらの間に発生する膜応力に起因し、剥離に至る。
【００４７】
しかしながら、第１の保護膜１１４には、第２の無機膜１１４−２上に、第１の無機膜１１４−１よりも大きな厚さを有するように、窒化ケイ素を含有する第３の無機膜１１４−３が設けることができる。このため、第２の無機膜１１４−２を通して第１の無機膜１１４−１や絶縁膜１０２に不純物が浸入する速度を大幅に低下させることができ、配線１１２と第７の無機膜１２２−１間の剥離を効果的に防止することができる。このため、剥離に起因する不良の発生を防ぐことが可能となり、その結果、半導体装置１００の信頼性を向上させることができる。
【００４８】
（第２実施形態）
本実施形態では、図１１に示した配線基板１１０、およびこれを含む半導体装置１００の作製方法を述べる。第１実施形態と同様、あるいは類似する構成については説明を割愛することがある。
【００４９】
まず、支持基板１３０上に剥離層１３２を形成し、その上にさらに接合層１３４を形成する（図１５（Ａ））。支持基板１３０としてはガラスや石英などを含む基板を用いればよい。剥離層１３２は、例えばタングステンやモリブデンなどの金属を含む膜をＣＶＤ法やスパッタリング法を用いて形成することができる。あるいは、アクリル樹脂やシリコーン樹脂を基本構造とする感光性の有機剥離材料、もしくは機械的な剥離が可能な有機剥離材料を用いて剥離層１３２を形成してもよい。接合層１３４は、例えばポリシロキサン系の高分子化合物を用い、スピンコート法やディップコーティング法などを適用して形成することができる。
【００５０】
次に、第２の保護膜１１８を形成する（図１５（Ｂ））。具体的には、接合層１３４上に、窒化ケイ素を含む第６の無機膜１１８−３、酸化ケイ素を含む第５の無機膜１１８−２、および窒化ケイ素を含む第４の無機膜１１８−１をプラズマＣＶＤ法を用いて順次形成する。上述したように、第４の無機膜１１８−１、第５の無機膜１１８−２、第６の無機膜１１８−３はそれぞれ、第１の無機膜１１４−１、第２の無機膜１１４−２、第３の無機膜１１４−３に対応する。したがって、第６の無機膜１１８−３の厚さは０．２μｍ以上１μｍ以下、あるいは０．３μｍ以上０．７μｍ以下、典型的には０．５μｍに設定することができる。第５の無機膜１１８−２の厚さは、０．５μｍ以上１０μｍ以下、あるいは１μｍ以上５μｍ以下に設定することができる。第６の無機膜１１８−３の厚さは、０．０５μｍ以上０．２μｍ以下、典型的には０．１μｍに設定することができる。
【００５１】
次に、スパッタリング法やＣＶＤ法、無電解めっき、あるいは蒸着法などを適用してシード層１３６を第２の保護膜１１８上に形成する。特にスパッタリング法を適用することで、効率よくシード層１３６が形成される。図示していないが、シード層１３６を設ける前に、バリア層を形成してもよい。その後、第１の配線１１２−１を形成しない領域にレジストマスク１３８を形成する（図１５Ｃ））。レジストマスク１３８は、液体のレジストを塗布、硬化することで形成しても良いが、フィルム状のレジストをシード層１３６上に貼り付け、その後露光と現像を行うことで形成してもよい。その後、シード層１３６に給電して電解めっきを行い、レジストマスク１３８に覆われていないシード層１３６上に金属膜を成膜し、第１の配線１１２−１が形成される。その後、レジストマスク１３８をアッシングなどによって除去し、第１の配線１１２−１に覆われていないシード層１３６、およびバリア層をエッチングによって除去する。エッチャントとしては、硫酸などの酸を含むエッチャントを使用することができる。これにより、第１の配線１１２−１が形成される（図１６（Ａ））。
【００５２】
引き続き、第１の配線１１２−１を覆うように、絶縁膜１０２の一部を形成する。具体的には、第１実施形態で述べたポリイミドを基本骨格とする感光性高分子、あるいはその前駆体の溶液や懸濁液を支持基板１３０上に塗布し、その後フォトマスクを用いる露光、現像、焼成を行うことで、第１の配線１１２−１を露出する開口１４４を有する絶縁膜１０２の一部を形成する。あるいは上記高分子のフィルムを張り付け、フォトマスクを用いる露光、現像、焼成を行うことで、絶縁膜１０２の一部を形成してもよい。この段階で形成する絶縁膜１０２の厚さは０．５μｍから５μｍの範囲で適宜調整される。図１６（Ｂ）に示すように、開口１４４は、順テーパー構造を有するように形成することが好ましい。すなわち、第（ｋ＋１）の配線は、少なくとも一部が第ｋの配線に近づくほど細くなるよう形成することが好ましい。
【００５３】
引き続き、第１の配線１１２−１の形成と同様、バリア層やシード層１３６を絶縁膜１０２の開口や上面に形成し、レジストマスクを形成し、その後電解めっき、レジストマスクの除去、およびバリア層やシード層１３６の部分的な除去により、第２の配線１１２−２を形成する（図１６（Ｃ））。このプロセスを繰り返すことで、第２の配線１１２−２から第ｎの配線１１２−ｎが形成される（図１７（Ａ））。なお、明瞭化のため、図１６（Ｃ）においては第２の配線１１２−２のシード層１３６、図１７（Ａ）から図２０においてはすべてのシード層１３６は図示していない。
【００５４】
次に、第１の保護膜１１４を形成する（図１７（Ｂ））。第１の保護膜１１４は、プラズマＣＶＤ法を用い、第１の無機膜１１４−１、第２の無機膜１１４−２、第３の無機膜１１４−３を順次形成することで形成される。その後、プラズマエッチングを利用して第ｎの配線１１２−ｎと重なる開口を第１の保護膜１１４に設け、第ｎの配線１１２−ｎを露出させる（図１８（Ａ））。プラズマエッチングは、例えばＣＦ4やＣＨＦ4などのフッ素含アルカンやアルケンを用いて行えばよい。この開口も順テーパー構造を有することが好ましい。
【００５５】
その後、第１から第ｎの配線１１２の形成と同様の手法を用い、開口を覆うように接続パッド１１６を形成する（図１８（Ｂ））。順テーパー構造を有するように開口を形成した場合、接続パッドの一部は第ｎの配線１１２−ｎに近づくほど細い形状となる。
【００５６】
この後、はんだなどの導電性材料を含むバンプ２０２を用いて半導体チップ２００を接続パッド１１６と電気的に接続する。例えばキャピラリフロー法やサーマルコンプレッションボンディング法などを用いて形成されるはんだボールをバンプ２０２として形成し、これによって半導体チップ２００と配線基板１１０が電気的に接続される。この後、上述した樹脂２０４を用いて半導体チップ２００を封止する（図１９）。
【００５７】
引き続き、フラッシュランプやレーザなどの光源を用いて支持基板１３０側から光照射を行い、剥離層１３２と支持基板１３０間の界面、あるいは剥離層１３２と接合層１３４の界面における接着力を低下させる（図１９参照）。その後、物理的な力を用いて支持基板１３０を剥離する。さらに接合層１３４をアルカリ性の水溶液などの薬液を用いて溶解し、第２の保護膜１１８を露出させる。その後第２の保護膜１１８に対してエッチング加工を行い、第１の配線１１２−１を露出させるための開口を形成する（図２０）。図示しないが、この開口も順テーパー構造を有するように形成してもよい。すなわち、第１の配線１１２−１に近づくほど開口面積が小さくなるよう、開口を形成してもよい。半導体チップ２００と接続パッド１１６の接続と同様、キャピラリフロー法やサーマルコンプレッションボンディング法などを用いて形成されるはんだボールをバンプ１２０として用い、メイン基板１４０上に形成される接続パッド１４２と第１の配線１１２−１との電気的接続を行う（図１１）。以上の工程により、配線基板１５０、ならびにこれを含む半導体装置１００を作製することができる。
【００５８】
通常、ＦＯＷＬＰ法では、まず半導体チップを支持基板上に配置し、樹脂によって封止する。その後支持基板を剥離して疑似ウェハを形成する。引き続き、剥離によって露出する半導体チップの端子上に配線を積層することで配線基板を疑似ウェハ上に形成する。しかしながら配線基板を形成するには精密な配線パターニングが必要であるものの、疑似ウェハを用いた場合、パターニング精度は樹脂の特性に大きく左右されるため、必ずしも配線パターニングは容易ではない。
【００５９】
これに対して本実施形態で述べた作製方法では、高い平坦性と剛性を有する支持基板１３０を用いて配線パターニングを行うことができるため、精密な配線パターニングが可能である。このため、本実施形態を適用することにより、配線基板とそれに搭載される半導体チップを含む半導体装置を歩留まり良く製造することが可能となる。さらに第１実施形態で述べたように、得られる半導体装置１００は高い信頼性を有するとともに高速動作が可能であるため、高信頼性高周波装置として利用することが可能である。
【実施例】
【００６０】
本実施例では、本実施形態の配線基板１１０に対して信頼性試験を行った結果について述べる。図２１に、本実施例における実施例１としての配線基板１５０の断面模式図を示す。配線基板１５０は、配線１１２が４層（第１から第４の配線１１２）積層された点で図１３に示した配線基板１１０と異なる。
【００６１】
配線基板１５０は、第２実施形態で述べた方法により作製した。具体的には、図１５（Ａ）に示した接合層１３４上に、第６の無機膜１１８−３、第５の無機膜１１８−２、および第４の無機膜１１８−１をそれぞれ、０．４μｍ、０．５μｍ、０．１μｍの厚さで形成した後、チタンを含むバリア層（厚さ０．０５μｍ）、および銅を含むシード層１３６（厚さ０．２μｍ）をスパッタリング法を用いて順次形成した。その後、第２実施形態で述べた方法に従い、それぞれ厚さ３μｍの第１から第４の配線１１２を形成した。第１の無機膜１１４−１、第２の無機膜１１４−２、および第３の無機膜１１４−３の厚さはそれぞれ、０．４μｍ、０．５μｍ、０．１μｍであった。バンプ１２０はＳｎＡｇＣｕを無電解めっきにより成長させ、その後リフローさせてメイン基板１４０の接続パッド１４２との接続を行った。図示しないが、第１の保護膜１１４を有するものの第２の保護膜１１８を持たない配線基板、および第２の保護膜１１８を有するものの第１の保護膜１１４を持たない配線基板をそれぞれ実施例２、３として作製した。
【００６２】
作製した配線基板１５０を温度１３０℃、湿度８５％の条件下で９６時間静置し、その後走査型電子顕微鏡を用いて断面観察を行った。第１の配線１１２−１から第３の配線１１２−３は図３（Ａ）、図３（Ｂ）、あるいは図４に示すように種々の形状や幅を有するが、表１に示すように、実施例２と実施例３においてそれぞれ第１の配線１１２−１と第３の配線１１２−３の表面がわずかに酸化されているものの、形状や幅に依存することなく酸化はほとんど起こらないことが確認された。実施例１では絶縁膜１０２の誘電損失の変動は確認されず、実施例２、３では、実用上無視できる程度の変動が確認されるにとどまった。また、実施例１から実施例３のいずれにおいても、第２の配線１１２−２とその上に設けられる第３の保護膜１２２間の剥がれは観察されなかった。
【００６３】
【表１】
2019186352.tif 000003
【００６４】
これに対し、配線基板１５０と同様の構造を有するものの第１の保護膜１１４と第２の保護膜１１８を持たない配線基板（比較例１）を用いた場合、幅や形状にかかわらず、配線１１２が酸化されていることが確認された。また、絶縁膜１０２の誘電損失は変動（増加）し、伝送特性の大きな低下が確認された。さらに第２の配線１１２−２と第３の保護膜１２２間では、配線１１２の幅や形状にかかわらず剥離が生じていることが確認された。
【００６５】
このように、上述した実施形態を適用することにより、信頼性の高い配線基板を提供できることが確認された。
【００６６】
本開示の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったものも、本開示の要旨を備えている限り、本開示の範囲に含まれる。
【００６７】
また、上述した各実施形態によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本開示によりもたらされるものと理解される。
【符号の説明】
【００６８】
１００：半導体装置、１０２：絶縁膜、１０４：第２の絶縁膜、１０６：第３の絶縁膜、１１０：配線基板、１１２：配線、１１２−１：第１の配線、１１２−２：第２の配線、１１２−３：第３の配線、１１２−４：第４の配線、１１２−５：第５の配線、１１２−ｎ：第ｎの配線、１１４：第１の保護膜、１１４−１：第１の無機膜、１１４−２：第２の無機膜、１１４−３：第３の無機膜、１１６：接続パッド、１１８：第２の保護膜、１１８−１：第４の無機膜、１１８−２：第５の無機膜、１１８−３：第６の無機膜、１２０：バンプ、１２２：第３の保護膜、１２２−１：第７の無機膜、１２２−２：第８の無機膜、１３０：支持基板、１３２：剥離層、１３４：接合層、１３６：シード層、１３７：めっき層、１３８：レジストマスク、１４０：メイン基板、１４２：接続パッド、１４４：開口、１５０：配線基板、２００：半導体チップ、２００−１：ロジックＬＳＩ、２００−２：メモリ、２０２：バンプ、２０４：樹脂
【図１】
2019186352.tif 000004
【図２】
2019186352.tif 000005
【図３】
2019186352.tif 000006
【図４】
2019186352.tif 000007
【図５】
2019186352.tif 000008
【図６】
2019186352.tif 000009
【図７】
2019186352.tif 000010
【図８】
2019186352.tif 000011
【図９】
2019186352.tif 000012
【図１０】
2019186352.tif 000013
【図１１】
2019186352.tif 000014
【図１２】
2019186352.tif 000015
【図１３】
2019186352.tif 000016
【図１４】
2019186352.tif 000017
【図１５】
2019186352.tif 000018
【図１６】
2019186352.tif 000019
【図１７】
2019186352.tif 000020
【図１８】
2019186352.tif 000021
【図１９】
2019186352.tif 000022
【図２０】
2019186352.tif 000023
【図２１】
2019186352.tif 000024