(57)【要約】【課題】チップＩＤのマーキングにおいて特別な仕掛けまたは特別な装置を低減可能な技術を提供することを目的とする。【解決手段】チップＩＤのマーキング方法は、載置面に設けられた複数の微細孔で選択的に吸着圧力を生じさせる微細孔の配列パターンを制御する工程と、制御された配列パターンでの吸着圧力によって、半導体チップを載置面に吸着する工程と、載置面に吸着された半導体チップにおける背面と前面との間に予め定められた電圧を印加して、半導体チップの背面に、配列パターンでの吸着圧力による吸着痕をチップＩＤとして形成する工程とを備える。【選択図】図１
2019003985.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップにチップＩＤをマーキングするチップＩＤのマーキング方法であって、
（ａ）半導体テスト装置が備える検査ステージの載置面に、前記半導体チップを載置する工程と、
（ｂ）前記載置面に設けられた複数の微細孔で選択的に吸着圧力を生じさせる前記微細孔の配列パターンを制御する工程と、
（ｃ）前記工程（ｂ）において制御された前記配列パターンでの前記吸着圧力によって、前記半導体チップを前記載置面に吸着する工程と、
（ｄ）前記工程（ｃ）において前記載置面に吸着された前記半導体チップにおける、前記載置面側の背面と前記背面とは反対側の前面との間に予め定められた電圧を印加して、前記半導体チップの前記背面に、前記配列パターンでの前記吸着圧力による吸着痕を前記チップＩＤとして形成する工程と
を備える、チップＩＤのマーキング方法。
【請求項２】
請求項１に記載のチップＩＤのマーキング方法であって、
前記工程（ｄ）において、前記半導体チップにおける前記背面と前記前面との間に前記予め定められた電圧を印加することによって、前記吸着痕を形成するとともに前記半導体チップの電気的特性を評価する、チップＩＤのマーキング方法。
【請求項３】
請求項２に記載のチップＩＤのマーキング方法であって、
前記工程（ｄ）において、１ｋＶ以上の前記予め定められた電圧を、５００ｍｓｅｃ以上の予め定められた時間の間印加する、チップＩＤのマーキング方法。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載のチップＩＤのマーキング方法であって、
（ｅ）前記工程（ｃ）の前に、前記工程（ｃ）で前記吸着圧力を生じさせる前記微細孔よりも数が多い前記微細孔の配列パターンでの前記吸着圧力によって、前記半導体チップを前記載置面に吸着する工程をさらに備える、チップＩＤのマーキング方法。
【請求項５】
請求項１から請求項４のうちのいずれか１項に記載のチップＩＤのマーキング方法によって前記半導体チップに前記チップＩＤをマーキングする工程を備える、半導体チップの製造方法。
【請求項６】
半導体チップが載置される、複数の微細孔が設けられた載置面を有する検査ステージと、
前記複数の微細孔のそれぞれにおける吸着圧力を制御する複数の圧力制御弁と、
前記複数の圧力制御弁のそれぞれを制御し、前記複数の微細孔で選択的に前記吸着圧力を生じさせる前記微細孔の配列パターンを制御する制御部と、
前記吸着圧力によって前記載置面に吸着された前記半導体チップにおける、前記載置面側の背面と前記背面とは反対側の前面との間に予め定められた電圧を印加する電圧印加部と
を備え、
前記配列パターンでの前記吸着圧力によって前記載置面に吸着された前記半導体チップにおける、前記背面と前記前面との間に前記予め定められた電圧を印加して、前記半導体チップの前記背面に、前記配列パターンでの前記吸着圧力による吸着痕を前記チップＩＤとして形成する、半導体テスト装置。
【請求項７】
請求項６に記載の半導体テスト装置であって、
前記複数の微細孔は、前記載置面のうち載置される前記半導体チップの終端部に対応する部分に設けられている、半導体テスト装置。
【請求項８】
請求項６に記載の半導体テスト装置であって、
前記複数の微細孔は、非対称に前記載置面に設けられている、半導体テスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップにチップＩＤをマーキングする、チップＩＤのマーキング方法、半導体チップの製造方法、及び、半導体テスト装置に関する。
【背景技術】
【０００２】
従来、半導体チップ固有のチップＩＤをマーキングする方法では、ウェハの背面に樹脂を被覆して樹脂層を形成し、当該樹脂層のうち各デバイスに対応する領域にレーザー光を照射して、各デバイスのチップＩＤを印字する（例えば特許文献１）。または、半導体テスト装置に設けたマーキング用プローブを用いて、半導体チップ上に設けた識別用パッドに針跡をつけることで、チップＩＤを印字する（例えば特許文献２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−３３０３４号公報
【特許文献２】特開２００６−３５１９４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１のような技術では、ウェハの背面に樹脂を被覆する樹脂層形成工程が必要となるため、製造リードタイムが長大化する。また、レーザー光を制御するための光学系が必要であり、装置コストが高くなる。
【０００５】
一方、特許文献２のような技術では、半導体チップ上に識別用パッドを設ける必要がある。このため、ウェハ面内における半導体チップの位置を示す位置情報をマーキングする場合には、多数の識別用パッドが必要になる。この結果、チップＩＤが印字される領域、ひいては半導体チップの大型化が回避できず、半導体ウェハの１枚あたりから形成される半導体チップの数が減少し、生産能力が低下する。
【０００６】
そこで、本発明は、上記のような問題点を鑑みてなされたものであり、チップＩＤのマーキングにおいて特別な仕掛けまたは特別な装置を低減可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るチップＩＤのマーキング方法は、半導体チップにチップＩＤをマーキングするチップＩＤのマーキング方法であって、（ａ）半導体テスト装置が備える検査ステージの載置面に、前記半導体チップを載置する工程と、（ｂ）前記載置面に設けられた複数の微細孔で選択的に吸着圧力を生じさせる前記微細孔の配列パターンを制御する工程と、（ｃ）前記工程（ｂ）において制御された前記配列パターンでの前記吸着圧力によって、前記半導体チップを前記載置面に吸着する工程と、（ｄ）前記工程（ｃ）において前記載置面に吸着された前記半導体チップにおける、前記載置面側の背面と前記背面とは反対側の前面との間に予め定められた電圧を印加して、前記半導体チップの前記背面に、前記配列パターンでの前記吸着圧力による吸着痕を前記チップＩＤとして形成する工程とを備える。
【０００８】
本発明に係る半導体テスト装置は、半導体チップが載置される、複数の微細孔が設けられた載置面を有する検査ステージと、前記複数の微細孔のそれぞれにおける吸着圧力を制御する複数の圧力制御弁と、前記複数の圧力制御弁のそれぞれを制御し、前記複数の微細孔で選択的に前記吸着圧力を生じさせる前記微細孔の配列パターンを制御する制御部と、前記吸着圧力によって前記載置面に吸着された前記半導体チップにおける、前記載置面側の背面と前記背面とは反対側の前面との間に予め定められた電圧を印加する電圧印加部とを備え、前記配列パターンでの前記吸着圧力によって前記載置面に吸着された前記半導体チップにおける、前記背面と前記前面との間に前記予め定められた電圧を印加して、前記半導体チップの前記背面に、前記配列パターンでの前記吸着圧力による吸着痕を前記チップＩＤとして形成する。
【発明の効果】
【０００９】
本発明によれば、検査ステージの載置面に吸着された半導体チップにおける背面と前面との間に予め定められた電圧を印加して、半導体チップの背面に、微細孔の配列パターンでの吸着圧力による吸着痕をチップＩＤとして形成する。このような構成によれば、チップＩＤのマーキングにおいて特別な仕掛けまたは特別な装置を低減することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る半導体テスト装置の構成を模式的に示す断面図である。
【図２】実施の形態１に係る検査ステージの構成を示す上面図である。
【図３】実施の形態１に係る検査ステージの構成を示す分解斜視図である。
【図４】実施の形態１に係るマーキング方法を示すフローチャートである。
【図５】実施の形態１に係るマーキング方法によってマーキングされた半導体チップの背面を示す図である。
【図６】実施の形態２に係る検査ステージの構成を示す上面図である。
【図７】実施の形態２に係る検査ステージの構成を示す分解斜視図である。
【図８】実施の形態２に係る検査ステージの構成を示す分解斜視図である。
【図９】実施の形態２に係るマーキング方法を示すフローチャートである。
【図１０】実施の形態２に係るマーキング方法によってマーキングされた半導体チップの背面を示す図である。
【図１１】実施の形態３に係る検査ステージの構成を示す上面図である。
【図１２】実施の形態３に係る検査ステージの構成を示す断面図である。
【図１３】実施の形態３に係るマーキング方法を示すフローチャートである。
【図１４】実施の形態３に係るマーキング方法によってマーキングされた半導体チップの背面を示す図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
生産管理上の観点から、例えば、着目する半導体チップが属している製造ロット番号及びウェハ番号と、ウェハ面内における半導体チップの位置を示すＸ座標及びＹ座標と、製造に使用した半導体装置とを含むトレーサビリティ情報を確保する必要がある。そのため、半導体チップの製造において、半導体チップ固有のトレーサビリティ情報に対応するチップＩＤが、半導体チップにマーキングされる。
【００１２】
チップＩＤのマーキングには、半導体チップの外観からチップＩＤを容易に識別できること、半導体チップに特別な仕掛けを施す必要がないこと、チップＩＤのマーキングによって製造工程が増加しないことが求められる。従来のマーキング方法としては、特許文献１の技術のように、ウェハの背面に樹脂を被覆して樹脂層を形成し、当該樹脂層のうち各デバイスに対応する領域にレーザー光を照射して、各デバイスのチップＩＤを印字する方法がある。または特許文献２の技術のように、半導体テスト装置に設けたマーキング用プローブを用いて、半導体チップ上に設けた識別用パッドに針跡をつけることで、チップＩＤを印字する方法がある。
【００１３】
しかしながら、従来のチップＩＤマーキング方法には次のような問題があった。
【００１４】
まず、特許文献１のような技術では、ウェハの背面に樹脂を被覆する樹脂層形成工程が必要となるため、製造リードタイムが長大化する。また、レーザー光を制御するための光学系が必要であり、装置コストが高くなる。
【００１５】
一方、特許文献２のような技術では、半導体チップ上に識別用パッドを設ける必要がある。このため、ウェハ面内における半導体チップの位置を示す位置情報をマーキングする場合には、多数の識別用パッドが必要になる。この結果、チップＩＤが印字される領域、ひいては半導体チップの大型化が回避できず、半導体ウェハの１枚あたりから形成される半導体チップの数が減少し、生産能力が低下する。
【００１６】
これに対し、以下で説明する本発明の実施の形態１に係るマーキング方法、半導体チップの製造方法、及び、半導体テスト装置によれば、チップＩＤのマーキングにおいて特別な仕掛けまたは特別な装置を低減可能となっている。この結果、製造リードタイム、装置コスト、半導体チップのサイズを低減することが可能となっている。
【００１７】
なお、上記トレーサビリティ情報は、生産管理上必要な情報であるが、製造側が意図して各半導体チップにチップＩＤをマーキングしたり、各半導体チップ固有の画像データを取得したりしない限り、トレーサビリティ情報は生成されない。その一方で、多くの場合、トレーサビリティ情報の調査対象となる半導体チップは、複数個あたりに１個というように限定されることから、必ずしも全ての半導体チップのトレーサビリティ情報が必要になるわけではない。したがって、保存されるべきトレーサビリティ情報のデータ量、並びに、そのデータの保守及び管理は最小限に留めるなどして、データ処理を簡略化できることが求められる。これに対し、以下で説明する本実施の形態１によれば、トレーサビリティ情報の管理の簡略化も可能となっている。
【００１８】
＜全体構成＞
図１は、本実施の形態１に係る半導体テスト装置の構成を模式的に示す断面図である。なお、本実施の形態１では、半導体テスト装置がテストする半導体チップ１は、図示しないシリコン基板上に設けられた、耐電圧１．７ｋＶのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるものとする。この半導体チップ１の背面１ａにはドレイン電極が設けられ、当該ドレイン電極は、背面１ａとは反対側の前面１ｂ側から背面１ａ側に向かう方向に積層されたＮｉＳｉ／Ｎｉ／Ａｕの積層構造からなるものとする。なお、ドレイン電極の材料はこれに限ったものではなく、例えば、Ａｌ、Ｃｒ、Ｍｇ、Ｚｎなどを含む電極材料などのように、イオン化傾向の高い金属であればよい。
【００１９】
図１の半導体テスト装置は、検査ステージ２と、プローブカード４と、真空ユニット５と、テスト回路３１と、ステージ駆動機構３２とを備える。
【００２０】
検査ステージ２は、半導体チップ１が載置される載置面を有する。載置面は、導電性材料からなり、載置面には複数の微細孔３が設けられている。検査ステージ２内には複数の微細孔３と接続された複数の配管が設けられている。
【００２１】
真空ユニット５は、載置面に載置された半導体チップ１などによって塞がれた複数の微細孔３内の圧力、ひいては、検査ステージ２内の複数の配管内の圧力を、独立して制御可能な圧力機構を有している。このような圧力制御によって、半導体チップ１は検査ステージ２の載置面に吸着される。なお、以下の説明では、半導体チップ１を載置面に吸着させる圧力を「吸着圧力」と記す。
【００２２】
検査ステージ２は、ステージ駆動機構３２の駆動によって、プローブカード４直下の位置と、それ以外の位置との間を移動する。プローブカード４には、検査ステージ２の載置面に載置された半導体チップ１と電気的導通を得るための複数の検査用プローブ４ａが取り付けられている。
【００２３】
テスト回路３１は、半導体チップ１が載置面に載置された場合に、検査ステージ２を介して、半導体チップ１の載置面側の背面１ａと電気的に接続される。また、テスト回路３１は、半導体チップ１の前面１ｂと、プローブカード４の検査用プローブ４ａとが接続された場合に、プローブカード４を介して、半導体チップ１の前面１ｂと電気的に接続される。以上の接続が行われた場合、テスト回路３１及び半導体チップ１を含む閉回路が形成される。この閉回路が形成された場合に、電圧印加部であるテスト回路３１は、載置面に吸着された１半導体チップの背面１ａと前面１ｂとの間に予め定められた電圧を印加する。この電圧の印加によって、本実施の形態１に係る半導体テスト装置は、半導体チップ１の電気的特性をテストすることが可能となっている。
【００２４】
＜検査ステージ＞
図２は、本実施の形態１に係る検査ステージ２の構成を示す上面図である。図２の複数の微細孔３は、６×４に配列された状態で検査ステージ２に設けられている。図２には、検査ステージ２の載置面のうち、載置面に載置される半導体チップ１によって覆われる領域２１が想像線（二点鎖線）で示されている。複数の微細孔３はいずれも、検査ステージ２の領域２１内に設けられている。
【００２５】
微細孔３から検査ステージ２内部を通って継ぎ手７まで、空隙部である配管が設けられている。継ぎ手７に関して検査ステージ２の反対側にはチューブ８が取り付けられ、チューブ８は、真空ユニット５が有する圧力制御弁６に接続される。この圧力制御弁６は、チューブ８及び配管を介して、複数の微細孔３のそれぞれにおける吸着圧力を制御する圧力機構である。
【００２６】
図３は、本実施の形態１に係る検査ステージ２の構成を示す分解斜視図である。検査ステージ２は、鉛直方向に重ね合わされた金属ブロック２ａ〜２ｅを備える。
【００２７】
金属ブロック２ａには、複数の微細孔３と同様の配列で複数の微細孔３ａが設けられている。以下、複数の微細孔３，３ａの列のうち、継ぎ手７に最も近い列から第１列、第２列、第３列、第４列と記す。
【００２８】
金属ブロック２ｂには、第２〜第４列の微細孔３ａに対応する位置に微細孔３ｂが設けられている。また、金属ブロック２ｂには、第１列の微細孔３ａに対応する位置から金属ブロック２ｂの端までの間に溝９ｂが設けられている。金属ブロック２ａと金属ブロック２ｂとが重ね合わされた場合、第１列の微細孔３ａ及び溝９ｂによって、第１列の微細孔３及び第１配管が形成される。ここで、第１配管は、第１列の微細孔３と金属ブロック２ａ，２ｂ側部の開口とを接続する配管である。金属ブロック２ａ，２ｂ側部の開口には、継ぎ手７ａがネジ止めされる。圧力制御弁６（図２）は、各チューブ８ａを介して各継ぎ手７ａと接続されており、第１列の各微細孔３の吸着圧力を独立して制御可能となっている。
【００２９】
金属ブロック２ｃには、第３〜第４列の微細孔３ａに対応する位置に微細孔３ｃが設けられている。また、金属ブロック２ｃには、第２列の微細孔３ａに対応する位置から金属ブロック２ｃの端までの間に溝９ｃが設けられている。金属ブロック２ａ，２ｂと金属ブロック２ｃとが重ね合わされた場合、第２列の微細孔３ａ，３ｂ及び溝９ｃによって、第２列の微細孔３及び第２配管が形成される。ここで、第２配管は、第２列の微細孔３と金属ブロック２ｂ，２ｃ側部の開口とを接続する配管である。金属ブロック２ｂ，２ｃ側部の開口には、継ぎ手７ｂがネジ止めされる。圧力制御弁６（図２）は、各チューブ８ｂを介して各継ぎ手７ｂと接続されており、第２列の各微細孔３の吸着圧力を独立して制御可能となっている。
【００３０】
金属ブロック２ｄには、微細孔３ｃ及び溝９ｃに類似する微細孔３ｄ及び溝９ｄが設けられている。金属ブロック２ａ，２ｂ，２ｃと金属ブロック２ｄとが重ね合わされた場合、第３列の微細孔３ａ，３ｂ，３ｃ及び溝９ｄによって、第３列の微細孔３及び第３配管が形成される。ここで、第３配管は、第３列の微細孔３と金属ブロック２ｃ，２ｄ側部の開口とを接続する配管である。金属ブロック２ｃ，２ｄ側部の開口には、継ぎ手７ｃがネジ止めされる。圧力制御弁６（図２）は、各チューブ８ｃを介して各継ぎ手７ｃと接続されており、第３列の各微細孔３の吸着圧力を独立して制御可能となっている。
【００３１】
金属ブロック２ｅには、微細孔は設けられずに溝９ｅが設けられている。金属ブロック２ａ，２ｂ，２ｃ，２ｄと金属ブロック２ｅとが重ね合わされた場合、第４列の微細孔３ａ，３ｂ，３ｃ，３ｄ及び溝９ｅによって、第４列の微細孔３及び第４配管が形成される。ここで、第４配管は、第４列の微細孔３と金属ブロック２ｄ，２ｅ側部の開口とを接続する配管である。金属ブロック２ｄ，２ｅ側部の開口には、継ぎ手７ｄがネジ止めされる。圧力制御弁６（図２）は、各チューブ８ｄを介して各継ぎ手７ｄと接続されており、第４列の各微細孔３の吸着圧力を独立して制御可能となっている。
【００３２】
なお、微細孔３の各孔の直径、及び、溝９ｂ〜９ｅの幅は５００μｍとした。また、微細孔３の間隔を５００μｍとした。なお、微細孔３の間隔は１００μｍ以上７００μｍ以下であることが望ましい。なぜなら、微細孔３の間隔が１００μｍ未満である場合には、微細孔３の境界が不明瞭となるためであり、一方、７００μｍを超える場合には、微細孔３の密度が低下し、後述のチップＩＤの数が不足するためである。
【００３３】
＜動作＞
図４は、本実施の形態１に係るチップＩＤのマーキング方法を示すフローチャートである。なお、以下の工程は、本実施の形態１に係る半導体チップの製造方法に備えられる。
【００３４】
まずステップＳ１にて、真空ユニット５は、複数の微細孔３のそれぞれ吸着有無を決定する。つまり、制御部である真空ユニット５は、複数の圧力制御弁６のそれぞれを制御し、複数の微細孔３で選択的に吸着圧力を生じさせる微細孔の配列パターンを制御する。なお、真空ユニット５は、この配列パターンを、半導体チップ１によって一意となるように決定する。
【００３５】
ステップＳ２にて、半導体チップ１が検査ステージ２の載置面に載置される。なお、ステップＳ１とステップＳ２とは順序が逆であっても構わない。
【００３６】
ステップＳ３にて、複数の圧力制御弁６は、ステップＳ１で制御された配列パターンでの吸着圧力によって、半導体チップ１を載置面に吸着する。なお、吸着圧力を行うための吸引力が十分に弱い場合などには、吸着圧力を行うための吸引はステップＳ１とステップＳ２との間に行われてもよい。
【００３７】
ステップＳ４にて、検査ステージ２は、半導体チップ１を載置するための位置から、電気的特性をテストするための予め定められた位置まで、すなわちプローブカード４の直下の位置まで、ステージ駆動機構３２の駆動によって移動する。
【００３８】
ステップＳ５にて、プローブカード４が降下し、半導体チップ１と検査用プローブ４ａとが接触することにより、半導体チップをテストするための閉回路が形成される。
【００３９】
ステップＳ６にて、テスト回路３１は、配列パターンでの吸着圧力によって載置面に吸着された半導体チップ１における背面１ａと前面１ｂとの間に予め定められた電圧を印加して、半導体チップ１の電気的特性を評価するテストを実施する。ここでは、テスト回路３１は、１ｋＶ以上の予め定められた電圧である１．７ｋＶを、５００ｍｓｅｃ以上の予め定められた時間である５ｓｅｃの間印加する。
【００４０】
この際、半導体チップ１の例えば金属薄膜などの最背面の屈折率に関して、吸着圧力が生じている吸着部分の屈折率と、吸着圧力が生じていない非吸着部分の屈折率との間に僅かな差が生じる。この結果、図５に示すような吸着痕１２が形成される。この吸着痕１２は、吸着圧力によって半導体チップ１の吸着部が微細孔３に入り込む突形状に変化するような力が生じていることと、半導体チップ１の吸着部が大気によって腐食することとの相乗効果に起因して形成されると考えられる。このうち大気による腐食は、吸着圧力による大気の循環、及び、電圧の印加によって促進される効果があると考えられる。したがって、半導体チップ１のうち微細孔３を塞ぐ部分であっても、当該微細孔３において吸着圧力が生じていなければ、その部分に吸着痕は形成されない。
【００４１】
本実施の形態１では、上述した電圧を印加することによって、半導体チップ１の背面１ａに、配列パターンでの吸着圧力による吸着痕１２を、チップＩＤとして形成する。つまり、二次元コードのような吸着痕１２をチップＩＤとして形成する。チップＩＤはロット番号、ウェハ番号、ウェハ面内の座標情報などの情報と対応付けられる。ｎを微細孔３の個数とした場合、情報に対応付けられるチップＩＤの数は概ね２のｎ乗である。
【００４２】
なお、微細孔３の直径は５０μｍ以上７００μｍ以下とすることが望ましい。なぜならば、微細孔３の直径が小さすぎると圧力損失が高くなり、吸着及び印字の効果が得られなくなるためである。一方、微細孔３の直径が大きすぎると微細孔３の密度が低下し、チップＩＤの識別子の数が不足するためである。
【００４３】
ステップＳ６のテストが完了すると、ステップＳ７にて半導体チップ１と検査用プローブ４ａとが離間され、検査ステージ２が移動され、半導体チップ１が取り出される。
【００４４】
ステップＳ８にて、半導体テスト装置は、次にテストすべき別の半導体チップ１があるか否かを判定する。別の半導体チップ１があると判定された場合には処理がステップＳ１に戻って、別の半導体チップ１に対して上述と同様の処理が行われる。別の半導体チップ１がないと判定された場合には図４の処理が終了する。
【００４５】
このような半導体チップ１のチップＩＤマーキング方法によれば、半導体チップ１の背面１ａにマーキングしたチップＩＤを、画像データとして読み取ったり保存したりする必要がない。また、トレーサビリティ情報の調査対象になった半導体チップ１については、半導体チップ１上にマーキングされたチップＩＤによって、その個体を容易に識別可能となる。加えて、真空ユニット５を使って配管内の圧力を調整することにより、微細孔３による半導体チップ１の吸着強度を変化させることが可能である。また、前述した半導体チップ１の背面１ａへのチップＩＤのマーキング前後で、半導体チップ１の電気的特性が変化したり、半導体チップ１が破壊されたりすることが格別に増えることもない。
【００４６】
＜実施の形態１のまとめ＞
以上のような本実施の形態１によれば、半導体チップ１に樹脂層などを形成する必要がないので、製造リードタイムを短縮することができる。また、レーザー光を制御するための光学系などの特別な装置を必要としないので、装置コストを低減することができる。加えて、半導体チップ１上に識別用パッドなどの特別な仕掛けを設ける必要がないので、半導体チップ１の大型化を抑制できる。さらに、チップＩＤを再現するための画像データを取得したり管理したりする必要がないため、トレーサビリティ情報の管理を簡略化も期待できる。
【００４７】
また、本実施の形態１では、半導体チップ１における背面１ａと前面１ｂとの間に予め定められた電圧を印加することによって、吸着痕１２を形成するとともに半導体チップ１の電気的特性を評価する。つまり、吸着痕１２の形成と、半導体チップ１の電気的特性の評価とを並行して行うことができるので、製造リードタイムをさらに低減することができる。
【００４８】
また、本実施の形態１では、１ｋＶ以上の予め定められた電圧を、５００ｍｓｅｃ以上の予め定められた時間の間印加する。これにより、半導体チップ１にチップＩＤが印字される可能性を高めることができる。
【００４９】
＜実施の形態２＞
図６は、本発明の実施の形態２に係る半導体テスト装置が備える検査ステージ２の構成を示す上面図である。以下、本実施の形態２で説明する構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００５０】
なお、本実施の形態２では、半導体テスト装置がテストする半導体チップ１は、図示しない炭化珪素基板上に設けられた、耐電圧３．０ｋＶのダイオードであるものとする。なお、半導体チップ１の背面１ａに形成したカソード電極の構造は、実施の形態１に係る半導体チップ１のドレイン電極の構造と同一である。
【００５１】
図６には、検査ステージ２の載置面のうち、載置面に載置される半導体チップ１によって覆われる領域２１が想像線（二点鎖線）で示されている。図６の例では、複数の微細孔３として、２０個の微細孔３が、載置面のうち載置される半導体チップ１の終端部に対応する部分に設けられている。本実施の形態２では、終端部に対応する部分は、載置される半導体チップ１の端から内側に例えば５００μｍ進んだ部分である。また、微細孔３の間隔及び内径はいずれも６００μｍである。なお、微細孔３の数は、２０個に限ったものではなく１個以上あればよい。
【００５２】
図７は、本実施の形態２に係る検査ステージ２の構成を示す分解斜視図である。検査ステージ２は、鉛直方向に重ね合わされた金属ブロック２ｆ，２ｇを備える。
【００５３】
金属ブロック２ｆには、複数の微細孔３と同様の配列で複数の微細孔３ｆが設けられている。
【００５４】
金属ブロック２ｇには、微細孔３ｆに対応する位置から金属ブロック２ｂの端までの間に溝９ｇが設けられている。金属ブロック２ｆと金属ブロック２ｇとが重ね合わされた場合、微細孔３ｆ及び溝９ｇによって、微細孔３及び配管が形成される。なお、この配管は、微細孔３と金属ブロック２ｆ，２ｇ側部の開口とを接続する配管である。重ね合わされた金属ブロック２ｆ，２ｇは、それぞれに設けられたネジ穴２２にネジ２３を締結して固定される。金属ブロック２ｆ，２ｇ側部の開口には、継ぎ手７がネジ止めされる。圧力制御弁６（図６）は、各チューブ８を介して各継ぎ手７と接続されており、各微細孔３の吸着圧力を独立して制御可能となっている。本実施の形態２では、金属ブロック２ｆ，２ｇのそれぞれの厚みは５ｍｍとした。
【００５５】
なお、図７の検査ステージ２の本体は、半導体チップ１と通電するために、金属などの導電性材料から構成されている。しかし、半導体チップ１と通電できるのであれば、検査ステージ２の本体は導電性材料から構成されなくてもよい。例えば、図８に示すように、検査ステージ２の本体が、図７の金属ブロック２ｆ、２ｇと同様の形状を有し、樹脂やセラミックなどのような絶縁材料からなる絶縁ブロック２ｈ，２ｉから構成されてもよい。そして、検査ステージ２が、検査ステージ２の本体と、半導体チップ１が載置される場所に設けられて載置面となる金属プレート１５とから構成されてもよい。
【００５６】
＜動作＞
図９は、本実施の形態２に係るチップＩＤのマーキング方法を示すフローチャートである。なお、図９の動作は、図４の動作のうちステップＳ６をステップＳ２１に変更したものと同様である。そこで、以下ではステップＳ２１について主に説明する。
【００５７】
ステップＳ２１にて、テスト回路３１は、配列パターンでの吸着圧力によって載置面に吸着された半導体チップ１における背面１ａと前面１ｂとの間に予め定められた電圧を印加して、半導体チップ１の電気的特性を評価するテストを実施する。ここでは、テスト回路３１は、１ｋＶ以上の予め定められた電圧である３．０ｋＶを、５００ｍｓｅｃの間印加する。この電圧の印加などによって、図１０に示すように、本実施の形態２においても実施の形態１と同様に、半導体チップ１の背面１ａに、配列パターンでの吸着圧力による吸着痕１２が、チップＩＤとして形成される。
【００５８】
なお、吸着痕１２のコントラストは半導体チップ１に形成される電界に概ね比例する。また、電圧を印加した際の半導体チップ１中の電界は通常、チップ中心からチップ終端部に放射状に向かう。このため、本実施の形態２のように、複数の微細孔３が、検査ステージ２の載置面のうち載置される半導体チップ１の終端部に対応する部分に設けられた構成は好適である。また、印加時間は実施の形態１で説明した腐食を促進させるため、５００ｍｓｅｃ以上確保することが望ましい。これによりチップＩＤ印字後の識別子の視認性が高められる。
【００５９】
＜実施の形態２のまとめ＞
以上のような本実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、本実施の形態２では、複数の微細孔３が、検査ステージ２の載置面のうち載置される半導体チップ１の終端部に対応する部分に設けられているので、比較的高い電圧が印加されても、適切にチップＩＤをマーキングすることができる。
【００６０】
なお以上の説明では、半導体チップ１は、炭化珪素基板上に設けられているものとして説明したが、炭化珪素基板に限らず、例えば、シリコン、炭化珪素、窒化ガリウムなどの基板に設けられてもよい。
【００６１】
＜実施の形態３＞
図１１は、本発明の実施の形態３に係る半導体テスト装置が備える検査ステージ２の構成を示す上面図である。以下、本実施の形態３で説明する構成要素のうち、上述の構成要素と同じまたは類似する構成要素については同じ参照符号を付し、異なる構成要素について主に説明する。
【００６２】
なお、本実施の形態３では、半導体テスト装置がテストする半導体チップ１は、図示しない基板上に設けられた、電力用半導体装置である耐電圧３．０ｋＶの絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であるものとする。なお、半導体チップ１の背面１ａに形成したコレクタ電極の構造は、実施の形態１に係る半導体チップ１のドレイン電極の構造と同一である。
【００６３】
図１１には、検査ステージ２の載置面のうち、載置面に載置される半導体チップ１によって覆われる領域２１が想像線（二点鎖線）で示されている。図１１の例では、複数の微細孔３として、１５個の内径５００μｍの微細孔３が、領域２１よりも小さな範囲内に非対称に載置面に設けられている。この非対称は、左右非対称、上下非対称、及び、回転非対称の少なくともいずれか１つを含む。
【００６４】
ここで、半導体チップ１が対象性を有する構造であり、かつ、複数の微細孔３が対称性を有する配列で設けられている場合には、識別子の基準位置を特定することができない。これに対して、本実施の形態３では、複数の微細孔３が非対称に載置面に設けられているので、識別子の基準位置を特定することができる。
【００６５】
図１２は、図１１のＡ−Ａ’線に沿った、本実施の形態３に係る検査ステージ２の構成を示す断面図である。検査ステージ２は、金属ブロック２ｊを備える。金属ブロック２ｊの載置面には、微細孔３が設けられ、金属ブロック２ｊの側部には、スリーブ１８ａ，１８ｂ，１８ｃを含むスリーブ１８が設けられ、金属ブロック２ｊの内部には、スリーブ１８から貫通孔を形成して微細孔３と接続された配管が設けられている。なお、スリーブ１８は、例えば溶接によって形成され、スリーブ１８には、配管用チューブが取り付けられている。圧力制御弁６（図１１）は、各配管用チューブを介して各スリーブ１８と接続されており、各微細孔３の吸着圧力を独立して制御可能となっている。なお本実施の形態３では、金属ブロック２ｊの厚みは５ｍｍ、スリーブ１８の外径を１．５ｍｍ、スリーブ１８の内径を５００μｍとした。なお、スリーブ１８の内径及び外径の寸法は、これに限ったものではないが、独立して圧力を制御可能な配管を多く構成するために、可能な限り小さいほうが好ましい。
【００６６】
＜動作＞
図１３は、本実施の形態３に係るチップＩＤのマーキング方法を示すフローチャートである。なお、図１３の動作は、図４の動作のうちステップＳ１，Ｓ３，Ｓ６をステップＳ３１，Ｓ３２，Ｓ３４にそれぞれ変更し、ステップＳ５とステップＳ３４との間にステップＳ３３を追加したものと同様である。そこで、以下ではステップＳ３１，Ｓ３２，Ｓ３３，Ｓ３４について主に説明する。
【００６７】
まずステップＳ３１にて、真空ユニット５は、検査ステージ２の複数の微細孔３全てを吸着有りとして決定する制御を行う。
【００６８】
ステップＳ２の処理が行われた後、ステップＳ３２にて、複数の圧力制御弁６は、検査ステージ２の複数の微細孔３全ての吸着圧力によって、半導体チップ１を載置面に吸着する。
【００６９】
ステップＳ４，Ｓ５の処理が行われた後、ステップＳ３３にて、真空ユニット５は、複数の微細孔３のそれぞれ吸着有無を決定する。つまり、真空ユニット５は、複数の微細孔３で選択的に吸着圧力を生じさせる微細孔の配列パターンを制御する。なお、真空ユニット５は、この配列パターンを、半導体チップ１によって一意となるように決定する。この制御により、当該配列パターンでの吸着圧力によって、半導体チップ１が載置面に吸着されるように、半導体チップ１の吸着が変更される。
【００７０】
ステップＳ３４にて、テスト回路３１は、配列パターンでの吸着圧力によって載置面に吸着された半導体チップ１における背面１ａと前面１ｂとの間に予め定められた電圧を印加して、半導体チップ１の電気的特性を評価するテストを実施する。ここでは、テスト回路３１は、１ｋＶ以上の予め定められた電圧である３．０ｋＶを、５００ｍｓｅｃ以上の予め定められた時間である２０ｓｅｃの間印加する。この電圧の印加などによって、図１４に示すように、本実施の形態２においても実施の形態１と同様に、半導体チップ１の背面１ａに、配列パターンでの吸着圧力による吸着痕１２が、チップＩＤとして形成される。
【００７１】
その後、ステップＳ７，Ｓ８の処理が行われ、ステップＳ８にて別の半導体チップ１がないと判定された場合には図１３の処理が終了する。
【００７２】
＜実施の形態３のまとめ＞
以上のような本実施の形態３によれば、配列パターンでの吸着圧力によって半導体チップ１が載置面に吸着される前（ステップＳ３３の前）に、当該吸着圧力を生じさせる微細孔３よりも数が多い微細孔３の配列パターンでの吸着圧力によって、半導体チップ１が載置面に吸着される。このような構成によれば、チップＩＤを印字するための微細孔３の配列パターンの決定は、半導体チップ１の電気的特性のテストを開始する前の任意の時間に行うことができる。これにより、閉回路を形成するまでは、全ての微細孔３を使って吸着し、閉回路を形成してからは、制御された配列パターンでの吸着を行う、というような吸着変更シーケンスを行うことができる。この結果、チップＩＤの識別子が少ない場合、つまり吸着圧力を生じさせる微細孔３が少ない場合に、半導体チップ１がずれてしまうことを抑制することができる。
【００７３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００７４】
１  半導体チップ、１ａ  背面、１ｂ  前面、２  検査ステージ、３  微細孔、５  真空ユニット、６  圧力制御弁、１２  吸着痕、３１  テスト回路。
【図１】
2019003985.tif 000003
【図２】
2019003985.tif 000004
【図３】
2019003985.tif 000005
【図４】
2019003985.tif 000006
【図５】
2019003985.tif 000007
【図６】
2019003985.tif 000008
【図７】
2019003985.tif 000009
【図８】
2019003985.tif 000010
【図９】
2019003985.tif 000011
【図１０】
2019003985.tif 000012
【図１１】
2019003985.tif 000013
【図１２】
2019003985.tif 000014
【図１３】
2019003985.tif 000015
【図１４】
2019003985.tif 000016