(57)【要約】【課題】一層の小面積、低周波数、且つ低消費電力の集積回路用低周波数信号発生回路素子を提供する。【解決手段】ヒステリシスコンパレータＨは、第１リーク電流発生素子ＩＬ１の第１リーク電流Ｉｌｅａｋ１と第２リーク電流発生素子ＩＬ２の第２リーク電流Ｉｌｅａｋ２との差電流ΔＩｌｅａｋにより充電されるコンデンサＣｐｒｏｐの充電電圧が第１閾値に到達することに基づいて第１リーク電流発生素子ＩＬ１の電源電圧を遮断し、コンデンサＣｐｒｏｐの充電電圧が第１閾値よりも低い第２閾値へ低下すると第１リーク電流発生素子ＩＬ１に電圧を供給する。これにより、一層微弱な差電流ΔＩｌｅａｋにより、コンデンサＣｐｒｏｐが充電されるので、コンデンサＣｐｒｏｐの容量を小さくでき、一層の小面積、低周波数、且つ低消費電力の特性を有する集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐが得られる。【選択図】図１
2019186711.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成される半導体基板上に設けられて低周波数信号を発生させる集積回路用低周波数信号発生回路素子であって、
微弱な第１リーク電流を発生する第１リーク電流発生素子と、
前記第１リーク電流発生素子と直列に接続され、微弱な第２リーク電流を発生する第２リーク電流発生素子と、
前記第１リーク電流発生素子と前記第２リーク電流発生素子との接続点から得られる前記第１リーク電流発生素子の第１リーク電流と前記第２リーク電流発生素子の第２リーク電流との差電流により充電されるコンデンサと、
前記コンデンサの充電電圧が第１閾値に到達することに基づいて前記第１リーク電流発生素子に印加されていた電圧を遮断し、前記コンデンサの充電電圧が前記第１閾値よりも低い第２閾値へ低下すると前記第１リーク電流発生素子に電圧を印加するヒステリシスコンパレータとを、含む
ことを特徴とする集積回路用低周波数信号発生回路素子。
【請求項２】
前記第１リーク電流発生素子は、ドレインおよびソースからゲートへ第１リーク電流を発生させる第１ＭＯＳＦＥＴであり、
前記第２リーク電流発生素子は、ドレインおよびソースからゲートへ第２リーク電流を発生させる第２ＭＯＳＦＥＴである
ことを特徴とする請求項１に記載の集積回路用低周波数信号発生回路素子。
【請求項３】
前記コンデンサは、電源電位と接地電位との間に直列に接続され、相互のゲート間が接続された一対の第７ＭＯＳＦＥＴおよび第８ＭＯＳＦＥＴを有し、前記第８ＭＯＳＦＥＴのゲートとソースとドレインとの間に寄生キャパシタンスを有する少なくとも１つのインバータから構成されている
ことを特徴とする請求項１または２に記載の集積回路用低周波数信号発生回路素子。
【請求項４】
前記ヒステリシスコンパレータは、
相互のゲート間および相互のソース間が相互に接続された一対の第３ＭＯＳＦＥＴおよび第４ＭＯＳＦＥＴが電源電位と接地電位との間に直列に接続された第１直列ＭＯＳＦＥＴと、
相互のゲート間および相互のドレイン間が相互に接続された一対の第５ＭＯＳＦＥＴおよび第６ＭＯＳＦＥＴが電源電位と接地電位との間に直列に接続された第２直列ＭＯＳＦＥＴと、
前記第２直列ＭＯＳＦＥＴのドレインに接続された第１インバータとを、備え、
前記第２直列ＭＯＳＦＥＴのドレインは前記第１直列ＭＯＳＦＥＴのゲートに接続され、
前記第２直列ＭＯＳＦＥＴのゲートは前記第１直列ＭＯＳＦＥＴのソースに接続され、
前記第１直列ＭＯＳＦＥＴの各ゲートと前記第２直列ＭＯＳＦＥＴの各ドレインとが相互に接続され、
前記第１インバータの出力電圧が前記第１リーク電流発生素子に印加される
ことを特徴とする請求項１から請求項３のいずれか１に記載の集積回路用低周波数信号発生回路素子。
【請求項５】
前記第１インバータに直列に接続された第２インバータを備え、前記第２インバータから前記低周波数信号が出力される
ことを特徴とする請求項４に記載の集積回路用低周波数信号発生回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーク電流を用いて充電されるコンデンサの充電電圧に基づいて低周波数信号を繰り返し発生させる集積回路用低周波数信号発生回路素子に関し、特に一層の小面積化、低周波数化、および低消費電力化を図る技術に関するものである。
【背景技術】
【０００２】
ＩｏＴの高性能化に向けて、たとえばＭＯＳ集積回路が形成される半導体基板上で、比較的長周期で繰り返し発生する一定の低周波数のパルス信号を繰り返し出力する信号発生回路素子の小面積化、低周波数化、および低消費電力化が望まれている。この信号発生回路素子から出力される信号は、集積回路内でのタイミング信号として用いられる。一般に、上記信号発生回路素子は、コンデンサの充電により上昇する充電電圧が予め設定された閾値を超えることに基づいて信号出力すると同時にコンデンサを放電させることを繰り返す。出力信号を低周波数とするほどコンデンサの容量が必要とされ、半導体基板上での面積が必要となるので、集積回路中の占有面積が比較的大きく、消費電力も多く必要とされていた。すなわち、回路素子の面積および消費電力と低周波数化との間にトレードオフの関係が存在していた。
【０００３】
これに対して、たとえば、非特許文献１−５に記載された集積回路用低周波数信号発生回路素子が提案されている。図１０の□印は、低周波数信号発生回路素子の占有面積（μｍ２）／プロセス自乗値（ｎｍ２）で示される指標Ａｒｅａ／Ｐｒｏｃｅｓｓ２を示す横軸と出力信号の発生周波数（Ｈｚ）を示す縦軸との二次元座標においてそれら非特許文献１−５にて提案された低周波数信号発生回路素子の特性を示している。□印の添え字［１］−［５］は、非特許文献１−５に対応している。なお、上記の横軸は製造コストに比例している。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】ユシャン  リン（Yu-Shiang Lin）、デニス  シルベスター（Dennis Sylvester）、デービッド  ブラウ（David Blaauw）、「超低電力低周波数監視装置のための低電力タイマ−（A sub-pW timer using gate leakage for ultra low-power sub-Hz monitoring systems）」、カスタム  インテグレーテッド  サーキッツ  カンファレンス（Custom Integrated Circuits Conference）、（米国）、米国電気電子技術者協会（ＩＥＥＥ：Institute of Electrical and Electronic Engineers）、２００７年９月、ｐ．３９７−４００
【非特許文献２】ヨンミュン  リー（Yoonmyung Lee）、バーラン  グリドハァー（Bharan Giridhar）、ジヨン  フー（Zhiyoong Foo）、デニス  シルベスター（Dennis Sylvester）、デービッド  ブラウ（David Blaauw）、「超低電力センサノードのための低電力マルチステージ温度補償タイマ（A Sub-nW Multi-stage Temperature Compensated Timer for Ultra-Low-Power Sensor Nodes）」、ソリッド−ステート  サーキッツ（Solid-State Circuits）、（米国）、米国電気電子技術者協会（ＩＥＥＥ）、２０１３年１０月、ｐ．２５１１−２５２１
【非特許文献３】ヨンミュン  リー（Yoonmyung Lee）、バーラン  グリドハァー（Bharan Giridhar）、ジヨン  フー（Zhiyoong Foo）、デニス  シルベスター（Dennis Sylvester）、デービッド  ブラウ（David Blaauw）、「超低電力のワイヤレスセンサノードの同期のための低電力ア無線センサノードのための６６０ｐＷのマルチステージ温度補償タイマ（A 660pW multi-stage temperature-compensated timer for ultra-low-power wireless sensor node synchronization）」、ソリッド−ステート  サーキッツ  カンファレンス（Solid-State Circuits Conference）、（米国）、米国電気電子技術者協会（ＩＥＥＥ）、２０１１年２月、ｐ．４６−４７
【非特許文献４】リャン  チョウ（Liang Zhou）、シャンタヌ  キャラバトリー（Shantanu Chakrabartty）、「ＣＭＯＳフォウラ−ノードハイムトンネリングタイマを用いた、自己電源且つレアイベントの記録（Self-powered sensing and time-stamping of rare events using CMOS Fowler-Nordheim tunneling timers）」、サーキッツ  アンド  システムズ（Circuits and Systems）、（米国）、米国電気電子技術者協会（ＩＥＥＥ）、２０１６年５月、ｐ．２８３９−２８４２
【非特許文献５】ユシャン  リン（Yu-Shiang Lin）、デニス  シルベスター（Dennis Sylvester）、デービッド  ブラウ（David Blaauw）、「超低電力センサのための１５０ｐＷのプログラムおよび保持タイマ（A 150pW program-and-hold timer for ultra-low-power sensor platforms）」、ソリッド−ステート  サーキッツ  カンファレンス（Solid-State Circuits Conference）、（米国）、米国電気電子技術者協会（ＩＥＥＥ）、２００９年２月、ｐ．３２６−３２７
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、非特許文献１−５のうちで、最も低電力、低面積、低周波数の特性を有する低周波数信号発生回路素子は、非特許文献１に記載されたものである。この非特許文献１に提案された集積回路用低周波数信号発生回路素子によれば、たとえば図１１の低周波数信号発生回路素子ＳＧｃｏｎｖの概念図に記載のように、たとえばＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）で構成されるリーク電流発生素子ＩＬからのリーク電流ＩｌｅａｋをコンデンサＣｃｏｎｖに充電させ、コンデンサＣｃｏｎｖに充電電圧が第１閾値に到達することに基づいて前記リーク電流発生素子ＩＬの電源電圧を遮断し、コンデンサＣｃｏｎｖの充電電圧が前記第１閾値よりも低い第２閾値へ低下すると前記リーク電流発生素子ＩＬに電圧を供給するヒステリシスコンパレータＨが、用いられる。
【０００６】
この図１１に示す非特許文献１に記載の低周波数信号発生回路素子ＳＧｃｏｎｖにおける出力信号Ｓの周波数ｆｃｏｎｖは、式（１）に示すようにリーク電流Ｉｌｅａｋ／コンデンサ容量Ｃ（Ｃｃｏｎｖ）に比例するものとなる。
ｆｃｏｎｖ  ∽  Ｉｌｅａｋ／Ｃ（Ｃｃｏｎｖ）      ・・・  （１）
【０００７】
また、この低周波数信号発生回路素子ＳＧｃｏｎｖによれば、１２０ｐＷ程度の消費電力、２４０μｍ２程度のコンデンサ面積、周波数（Ｈｚ）×回路素子トータル面積（μｍ２）で示される指標ＦｏＭ（Ｔｏｔａｌ）が３３．６（Ｈｚ・μｍ２）程度、周波数（Ｈｚ）×回路素子トータル面積（μｍ２）／プロセス自乗値（ｎｍ２）で示される指標ＦｏＭ（Ｔｏｔａｌ＿Ｐｒｏｃ．）が０／００１９（Ｈｚ・μｍ２／ｎｍ２）程度、周波数（Ｈｚ）×コンデンサ面積（μｍ２）で示される指標ＦｏＭ（Ｃａｐ．）が１６．８（Ｈｚ・μｍ２）程度の特性が得られる。なお、上記プロセス（ｎｍ）とは、ＭＯＳトランジスタのゲート長（ゲート厚）であり、ＣＭＯＳ集積回路の製造技術レベルを示す指標値として用いられている。因みに、上記非特許文献１に提案された信号発生回路素子は、１３０ｎｍのプロセスにより製造されている。
【０００８】
ところで、上記非特許文献１に提案された集積回路用低周波数信号発生回路素子では、上記のように、ある程度の特性の改善が図られている。しかしながら、市場の要求は留まることを知らず、さらなる高集積化、低消費電力化、低周波数化のために、一層の小面積化、低周波数化、および低消費電力化が求められていた。
【０００９】
本発明は以上の事情を背景として為されたものであり、その目的とするところは、一層の小面積、低周波数、且つ低消費電力の集積回路用低周波数信号発生回路素子、すなわち図１０の☆印に示す特性を有する集積回路用低周波数信号発生回路素子を提供することにある。
【００１０】
本発明者は、以上の事情を背景として種々検討を重ねるうち、集積回路内において、コンデンサの充電電流として利用するリーク電流を発生する第１ＭＯＳＦＥＴに第２ＭＯＳＦＥＴを直列に接続して、その接続点から得られる第１ＭＯＳＦＥＴのリーク電流と第２ＭＯＳＦＥＴのリーク電流との差電流を用いてコンデンサを充電すると、充電電流が大幅に小電流となってコンデンサを小容量とすることができるので、一層の小面積化、低周波数化、および低消費電力化が可能となるという事実を見いだした。本発明は斯かる知見に基づいて成されたものである。
【課題を解決するための手段】
【００１１】
すなわち、第１発明の要旨とするところは、（ａ）集積回路が形成される半導体基板上に設けられて低周波数信号を発生させる集積回路用低周波数信号発生回路素子であって、（ｂ）微弱な第１リーク電流を発生する第１リーク電流発生素子と、（ｃ）前記第１リーク電流発生素子と直列に接続され、微弱な第２リーク電流を発生する第２リーク電流発生素子と、（ｄ）前記第１リーク電流発生素子と前記第２リーク電流発生素子との接続点から得られる前記第１リーク電流発生素子の第１リーク電流と前記第２リーク電流発生素子の第２リーク電流との差電流により充電されるコンデンサと、（ｅ）前記コンデンサの充電電圧が第１閾値に到達することに基づいて前記第１リーク電流発生素子に電圧を印加し、前記コンデンサの充電電圧が前記第１閾値よりも低い第２閾値へ低下すると前記第１リーク電流発生素子に印加されていた電圧を遮断するヒステリシスコンパレータとを、含むことにある。
【００１２】
第２発明の要旨とするところは、第１発明において、前記第１リーク電流発生素子は、ドレインおよびソースからゲートへ第１リーク電流を発生させる第１ＭＯＳＦＥＴであり、前記第２リーク電流発生素子は、ドレインおよびソースからゲートへ第２リーク電流を発生させる第２ＭＯＳＦＥＴであることにある。
【００１３】
第３発明の要旨とするところは、第１発明または第２発明において、前記コンデンサは、電源電位と接地電位との間に直列に接続され、相互のゲート間が接続された一対の第７ＭＯＳＦＥＴおよび第８ＭＯＳＦＥＴを有し、前記第８ＭＯＳＦＥＴのゲートとソースとドレインとの間に寄生キャパシタンスを有する少なくとも１つのインバータから構成されていることにある。
【００１４】
第４発明の要旨とするところは、第１発明から第３発明のいずれか１において、前記ヒステリシスコンパレータは、相互のゲート間および相互のソース間が相互に接続された一対の第３ＭＯＳＦＥＴおよび第４ＭＯＳＦＥＴが電源電位と接地電位との間に直列に接続された第１直列ＭＯＳＦＥＴと、相互のゲート間および相互のドレイン間が相互に接続された一対の第５ＭＯＳＦＥＴおよび第６ＭＯＳＦＥＴが電源電位と接地電位との間に直列に接続された第２直列ＭＯＳＦＥＴと、前記第２直列ＭＯＳＦＥＴのドレインに接続された第１インバータとを、備え、前記第２直列ＭＯＳＦＥＴのドレインは前記第１直列ＭＯＳＦＥＴのゲートに接続され、前記第２直列ＭＯＳＦＥＴのゲートは前記第１直列ＭＯＳＦＥＴのソースに接続され、前記第１直列ＭＯＳＦＥＴの各ゲートと前記第２直列ＭＯＳＦＥＴの各ドレインとが相互に接続され、前記第１インバータの電圧が前記第１リーク電流発生素子に印加されることにある。
【００１５】
第５発明の要旨とするところは、第４発明において、前記第１インバータに直列に接続された第２インバータを備え、前記第２インバータから前記低周波数信号が出力されることにある。
【発明の効果】
【００１６】
第１発明の、集積回路が形成される半導体基板上に設けられて低周波数信号を発生させる集積回路用低周波数信号発生回路素子によれば、微弱な第１リーク電流を発生する第１リーク電流発生素子と、前記第１リーク電流発生素子と直列に接続され、微弱な第２リーク電流を発生する第２リーク電流発生素子と、前記第１リーク電流発生素子と前記第２リーク電流発生素子との接続点から得られる前記第１リーク電流発生素子の第１リーク電流と前記第２リーク電流発生素子の第２リーク電流との差電流により充電されるコンデンサと、前記コンデンサの充電電圧が第１閾値に到達することに基づいて前記第１リーク電流発生素子に電圧を印加し、前記コンデンサの充電電圧が前記第１閾値よりも低い第２閾値へ低下すると前記第１リーク電流発生素子に印加されていた電圧を遮断するヒステリシスコンパレータとを、含むことから、一層微弱な第１リーク電流発生素子の第１リーク電流と第２リーク電流発生素子の第２リーク電流との差電流により、コンデンサが充電されるので、コンデンサの容量を小さくでき、一層の小面積、低周波数、且つ低消費電力の特性を有する集積回路用低周波数信号発生回路素子が得られる。
【００１７】
第２発明の集積回路用低周波数信号発生回路素子によれば、前記第１リーク電流発生素子は、ドレインおよびソースからゲートへ第１リーク電流を発生させる第１ＭＯＳＦＥＴであり、前記第２リーク電流発生素子は、ドレインおよびソースからゲートへ第２リーク電流を発生させる第２ＭＯＳＦＥＴであることから、一層の低消費電力の特性を有する集積回路用低周波数信号発生回路素子が得られる。
【００１８】
第３発明の集積回路用低周波数信号発生回路素子によれば、前記コンデンサは、電源電位と接地電位との間に直列に接続され、相互のゲート間が接続されて相補的に作動する一対の第７ＭＯＳＦＥＴおよび第８ＭＯＳＦＥＴを有し、前記第８ＭＯＳＦＥＴのゲートとソースとドレインとの間に寄生キャパシタンスを有する少なくとも１つのインバータから構成されていることから、コンデンサパターンを設ける場合に比較して、一層の小面積、且つ低消費電力となる。
【００１９】
第４発明の集積回路用低周波数信号発生回路素子によれば、前記ヒステリシスコンパレータは、相互のゲート間および相互のソース間が相互に接続された一対の第３ＭＯＳＦＥＴおよび第４ＭＯＳＦＥＴが電源電位と接地電位との間に直列に接続された第１直列ＭＯＳＦＥＴと、相互のゲート間および相互のドレイン間が相互に接続された一対の第５ＭＯＳＦＥＴおよび第６ＭＯＳＦＥＴが電源電位と接地電位との間に直列に接続された第２直列ＭＯＳＦＥＴと、前記第２直列ＭＯＳＦＥＴのドレインに接続された第１インバータとを備え、前記第２直列ＭＯＳＦＥＴのドレインは前記第１直列ＭＯＳＦＥＴのゲートに接続され、前記第２直列ＭＯＳＦＥＴのゲートは前記第１直列ＭＯＳＦＥＴのソースに接続され、前記第１直列ＭＯＳＦＥＴの各ゲートと前記第２直列ＭＯＳＦＥＴの各ドレインとが相互に接続され、前記第１インバータの電圧が前記第１リーク電流発生素子に印加される。これにより、第１直列ＭＯＳＦＥＴを構成する第３ＭＯＳＦＥＴおよび第４ＭＯＳＦＥＴ、および、第２直列ＭＯＳＦＥＴを構成する一対の第５ＭＯＳＦＥＴおよび第６ＭＯＳＦＥＴが相補的に作動することから、一層の低消費電力となる。
【００２０】
第５発明の集積回路用低周波数信号発生回路素子によれば、前記第１インバータに直列に接続された第２インバータを備え、前記第２インバータから前記低周波数信号が出力される。これにより、リーク電流を発生させるための第１リーク電流発生素子に電圧を供給する電圧パルスに対して位相が反転した低周波数信号が出力される。
【図面の簡単な説明】
【００２１】
【図１】本発明の一実施例の集積回路用低周波数信号発生回路素子を説明する概念図である。
【図２】図１の集積回路用低周波数信号発生回路素子を含むＣＭＯＳ集積回路を示す図である。
【図３】図２の集積回路用低周波数信号発生回路素子の構成を説明する回路図である。
【図４】図３の回路図に含まれるインバータの構成を詳しく示す回路図である。
【図５】図１の集積回路用低周波数信号発生回路素子の特性と、図１１の従来の集積回路用低周波数信号発生回路素子の特性とを対比して示す図表である。
【図６】図６は、半導体基板上においてＭＯＳ集積回路内の低周波数信号発生回路素子のトータル占有面積（μｍ２）を示す横軸と信号周波数（Ｈｚ）を示す縦軸とからなる二次元座標において、△印で示す図１１の低周波数信号発生回路素子の実際の関係と共に、図３の低周波数信号発生回路素子の関係を□印で示す図である。
【図７】正規化された差電流ΔＩｌｅａｋを示す横軸と正規化された周波数ｆｐｒｏｐを示す縦軸とからなる二次元座標において、図３に示す低周波数信号発生回路素子ＳＧｐｒｏｐの実際の関係を示している。
【図８】低周波数信号発生回路素子ＳＧｐｒｏｐの電源電圧（Ｖ）を示す横軸と周波数ｆｐｒｏｐを示す縦軸とからなる二次元座標において、図３の低周波数信号発生回路素子ＳＧｐｒｏｐの実際の関係を示している。
【図９】プロセス（ゲート長：ｎｍ）を示す横軸と、出力信号の周波数ｆｐｒｏｐ×回路素子トータル面積で示される指標ＦｏＭ（Ｔｏｔａｌ）（Ｈｚ・μｍ２）を示す縦軸との二次元座標において、△印で示す図１１の従来の低周波数信号発生回路素子の実際の関係と共に、図３の低周波数信号発生回路素子の実際の関係を□印で示している。
【図１０】非特許文献１−５に記載された従来の集積回路用低周波数信号発生回路素子、および図１の集積回路用低周波数信号発生回路素子の低電力および低面積性能を示すグラフである。
【図１１】非特許文献１に記載された従来の集積回路用低周波数信号発生回路素子の構成を説明する概念図である。
【発明を実施するための形態】
【００２２】
以下、本発明の一実施例の集積回路用低周波数信号発生回路素子を、図面に基づいて詳細に説明する。
【実施例】
【００２３】
図１は、本発明の一実施例の集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐの構成を説明する概念図であって、図１１に対応する図である。図１の低周波数信号発生回路素子ＳＧｐｒｏｐにおいて、第１リーク電流Ｉｌｅａｋ１を発生させる第１リーク電流発生素子ＩＬ１と、第１リーク電流発生素子ＩＬ１と同様にＭＯＳＦＥＴで構成され、第１リーク電流Ｉｌｅａｋ１よりも微弱な第２リーク電流Ｉｌｅａｋ２を発生させる第２リーク電流発生素子ＩＬ２とが直列に接続されており、第１リーク電流Ｉｌｅａｋ１と第２リーク電流Ｉｌｅａｋ２との差電流ΔＩｌｅａｋ（＝Ｉｌｅａｋ１−Ｉｌｅａｋ２）によりコンデンサＣｐｒｏｐが充電される。
【００２４】
以後は、従来の低周波数信号発生回路素子ＳＧｃｏｎｖと同様に、コンデンサＣｐｒｏｐの充電電圧が予め設定された第１閾値Ｖｔｈ１に到達すると、ヒステリシスコンパレータＨは、それまで第１リーク電流発生素子ＩＬ１に供給していた電圧を遮断してコンデンサＣｐｒｏｐの充電電圧を低下させる。次いで、コンデンサＣｐｒｏｐの充電電圧が第１閾値Ｖｔｈ１よりも低く設定された第２閾値Ｖｔｈ２まで低下すると、ヒステリシスコンパレータＨは、第１リーク電流発生素子ＩＬ１に電圧を供給する。そして、上記コンデンサＣｐｒｏｐの充電および放電作動が繰り替えされることにより、ヒステリシスコンパレータＨから低周波数の出力信号（低周波数信号）Ｓが出力される。
【００２５】
この図１の低周波数信号発生回路素子ＳＧｐｒｏｐにおける出力信号Ｓの周波数ｆｐｒｏｐは、式（２）に示すように差電流（Ｉｌｅａｋ１−Ｉｌｅａｋ２）／コンデンサＣｐｒｏｐの容量Ｃ（Ｃｐｒｏｐ）に比例するものとなる。
ｆｐｒｏｐ  ∽  ΔＩｌｅａｋ／Ｃ（Ｃｐｒｏｐ）  ・・・（２）
図１の低周波数信号発生回路素子ＳＧｐｒｏｐにおける出力信号Ｓの周波数ｆｐｒｏｐを、図１１の非特許文献１に記載の低周波数信号発生回路素子ＳＧｃｏｎｖにおける出力信号Ｓの周波数ｆｃｏｎｖと同じものとする場合、式（１）の右辺と式（２）の右辺とを等式にすれば、式（３）で示されるものとなる。
Ｃ（Ｃｐｒｏｐ）＝（ΔＩｌｅａｋ／Ｉｌｅａｋ）×Ｃ（Ｃｃｏｎｖ）  ・・・（３）
【００２６】
式（３）の右辺はコンデンサＣｃｏｎｖの容量Ｃ（Ｃｃｏｎｖ）に対して大幅に小さい値であることは明らかである。このようにコンデンサＣｐｒｏｐの容量Ｃ（Ｃｐｒｏｐ）が小さくできると、低周波数信号発生回路素子ＳＧｐｒｏｐは、ＣＭＯＳ集積回路内において一層小面積となるとともに、低周波数、且つ低消費電力の特性を有するものとなる。図１０の☆印は、この図１の低周波数信号発生回路素子ＳＧｐｒｏｐにおける値を示している。
【００２７】
図２は、本発明者が、半導体基板上にＤＤＣ（Ｄｅｅｐｌｙ  Ｄｅｐｌｅｔｅｄ  Ｃｈａｎｎｅｌ）技術、すなわちトランジスタのチャネル部分に不純物濃度の異なる複数の層を形成することにより閾値のばらつきの要因である不純物分布のゆらぎの影響を低減して電源電圧を下げる技術を用いて形成したＣＭＯＳ集積回路１０の回路パターンを示す写真と、そのＤＤＣ  ＣＭＯＳ集積回路１０に含まれる低周波数信号発生回路素子ＳＧｐｒｏｐを拡大して示す写真である。図３は、その低周波数信号発生回路素子ＳＧｐｒｏｐの具体的回路構成を説明する回路図である。
【００２８】
図３において、低周波数信号発生回路素子ＳＧｐｒｏｐは、第１ＭＯＳＦＥＴ１２と、第２ＭＯＳＦＥＴ１４と、コンデンサＣｐｒｏｐと、ヒステリシスコンパレータＨとを、備えている。第１ＭＯＳＦＥＴ１２は、相互に接続されたソースおよびドレインとゲートとの間に第１リーク電流Ｉｌｅａｋ１を発生するようにＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）で構成され、第１リーク電流発生素子ＩＬ１に対応する。第２ＭＯＳＦＥＴ１４は、第１リーク電流発生素子ＩＬ１と同様に相互に接続されたソースおよびドレインとゲートとの間に第２リーク電流Ｉｌｅａｋ２を発生するようにＭＯＳＦＥＴで構成され、第２リーク電流発生素子ＩＬ２に対応する。コンデンサＣｐｒｏｐは、第１ＭＯＳＦＥＴ１２と第２ＭＯＳＦＥＴ１４との間の接続点と接地電位との間に設けられ、第１リーク電流Ｉｌｅａｋ１と第２リーク電流Ｉｌｅａｋ２との差電流（Ｉｌｅａｋ１−Ｉｌｅａｋ２）により充電される。
【００２９】
ヒステリシスコンパレータＨは、コンデンサＣｐｒｏｐの充電電圧が予め設定された第１閾値Ｖｔｈ１に到達すると、それまで第１ＭＯＳＦＥＴ１２に供給していた電圧を遮断してコンデンサＣｐｒｏｐの充電電圧を低下させ、コンデンサＣｐｒｏｐの充電電圧が第１閾値Ｖｔｈ１よりも低く設定された第２閾値Ｖｔｈ２まで低下すると、第１リーク電流発生素子ＩＬ１に電圧を供給する。第２ＭＯＳＦＥＴ１４は、その第２リーク電流Ｉｌｅａｋ２が第１ＭＯＳＦＥＴ１２による第１リーク電流Ｉｌｅａｋ１よりも小さくなるように、ゲート等の構成が設定されている。
【００３０】
図３に示すように、本実施例のコンデンサＣｐｒｏｐは、少なくとも１つ（本実施例では直列接続された３個）のインバータＩＶから構成される。インバータＩＶは、たとえば図４に示すように、電源電位ＶＤＤと接地電位との間に直列に接続され、互いのゲートおよびドレインが相互に接続された一対の第７ＭＯＳＦＥＴ２４および第８ＭＯＳＦＥＴ２６から構成され、ゲートに入力された反転信号がドレインから出力される。このように構成されたインバータＩＶでは、負信号入力時には、特に第８ＭＯＳＦＥＴ２６のソースとゲートおよびドレインとの間に寄生キャパシタンス（浮遊容量）Ｃｋが形成されることから、その寄生キャパシタンスＣｋがコンデンサＣｐｒｏｐとして用いられる。このようにすれば、ＣＭＯＳ集積回路において、半導体基板上にて誘電体を挟むように設けた一対の電極パターン間に静電容量を形成する場合に比較して、占有面積が大幅に小さくされる。
【００３１】
図３に戻って、本実施例のヒステリシスコンパレータＨは、相互のゲート間および相互のソース間が相互に接続された一対の第３ＭＯＳＦＥＴ１６および第４ＭＯＳＦＥＴ１８が電源電位ＶＤＤと接地電位との間に直列に接続された第１直列ＭＯＳＦＥＴ３０と、相互のゲート間および相互のドレイン間が相互に接続された一対の第５ＭＯＳＦＥＴ２０および第６ＭＯＳＦＥＴ２２が電源電位ＶＤＤと接地電位との間に直列に接続された第２直列ＭＯＳＦＥＴ３２と、第２直列ＭＯＳＦＥＴ３２のドレインに接続された第１インバータＩＶ１とを備える。また、このように構成されたヒステリシスコンパレータＨは、第２直列ＭＯＳＦＥＴ３２のドレインは第１直列ＭＯＳＦＥＴ３０のゲートに接続され、第２直列ＭＯＳＦＥＴ３２のゲートは第１直列ＭＯＳＦＥＴ３０のソースに接続され、第１直列ＭＯＳＦＥＴ３０の各ゲートと第２直列ＭＯＳＦＥＴ３２の各ドレインとが相互に接続され、第２直列ＭＯＳＦＥＴ３２のドレインの信号を反転して出力する第１インバータＩＶ１からの電圧が第１ＭＯＳＦＥＴ１２に供給され、第１インバータＩＶ１からの信号を反転して出力する第２インバータＩＶ２の出力が、低周波数信号発生回路素子ＳＧｐｒｏｐの出力信号Ｓとして、出力端子ＯＵＴから出力されるようになっている。
【００３２】
このように構成されたヒステリシスコンパレータＨでは、コンデンサＣｐｒｏｐの充電電圧が予め設定された第１閾値Ｖｔｈ１に到達すると、第２直列ＭＯＳＦＥＴ３２のゲート電位が０Ｖとされて第５ＭＯＳＦＥＴ２０はオフ状態のまま第６ＭＯＳＦＥＴ２２がオン状態となり、第６ＭＯＳＦＥＴ２２のソース、ドレイン間が短絡状態となるので、第１インバータＩＶ１の入力電圧は接地電位（０Ｖ）となり、第１インバータＩＶ１は第１ＭＯＳＦＥＴ１２にリーク電流を発生させるための電圧を供給する。このとき、第１インバータＩＶ１からの信号を反転して出力する第２インバータＩＶ２の出力は接地電位となる。コンデンサＣｐｒｏｐの充電電圧が第１閾値Ｖｔｈ１よりも低く設定された第２閾値Ｖｔｈ２を下まわると、第４ＭＯＳＦＥＴ１８がオン状態となり、第１直列ＭＯＳＦＥＴ３０のソースおよびそれに接続された第２直列ＭＯＳＦＥＴ３２のドレインが接地電位となるので、第５ＭＯＳＦＥＴ２０はオン状態とされ、第６ＭＯＳＦＥＴ２２はオフ状態とされる。
【００３３】
これにより、第１インバータＩＶ１の入力電圧は電源電位ＶＤＤとなり、第１インバータＩＶ１は第１ＭＯＳＦＥＴ１２にリーク電流を発生させるための供給していた電圧を遮断する。このとき、第１インバータＩＶ１からの信号を反転して出力する第２インバータＩＶ２の出力が、低周波数信号発生回路素子ＳＧｐｒｏｐの出力信号Ｓとして、出力端子ＯＵＴから出力される。このような出力信号Ｓは、たとえば携帯型生体情報監視装置において心拍数、脈波形状、血圧、血糖値などの生体情報をサンプリングするサンプリング周期の基準に用いられる。
【００３４】
ここで、図３のヒステリシスコンパレータＨにおいて、第１直列ＭＯＳＦＥＴ３０を構成する第３ＭＯＳＦＥＴ１６と第４ＭＯＳＦＥＴ１８、および、第２直列ＭＯＳＦＥＴ３２を構成する一対の第５ＭＯＳＦＥＴ２０と第６ＭＯＳＦＥＴ２２が相補的に作動し、図４に示すインバータＩＶにおいて、電源電位と接地電位との間に直列に接続され、互いのゲートおよびドレインが相互に接続された一対の第７ＭＯＳＦＥＴ２４および第８ＭＯＳＦＥＴ２６も相補的に作動することから、一層の低消費電力となる。
【００３５】
図５は、ゲート長が１３０ｎｍレベルのプロセスを用いて製造した出力信号の周波数が０．０７Ｈｚである低周波数信号発生回路素子ＳＧｃｏｎｖの実際の特性値と、ゲート長が５５ｎｍレベルのプロセスを用いて製造した出力信号の周波数が０．１１Ｈｚである低周波数信号発生回路素子ＳＧｐｒｏｐの実際の特性値とを比較して示す図である。
【００３６】
図５において（）内に示す数字により明らかなように、低周波数信号発生回路素子ＳＧｐｒｏｐは、低周波数信号発生回路素子ＳＧｃｏｎｖに対して、消費電力（ｐＷ）は１／２６．６、トータル面積（μｍ２）は１／１７．１、コンデンサの面積（μｍ２）は１／３３３３、出力信号の周波数（Ｈｚ）×回路素子トータル面積（μｍ２）で示される指標ＦｏＭ（Ｔｏｔａｌ）が１／１１、周波数（Ｈｚ）×回路素子トータル面積（μｍ２）／プロセス（ｎｍ２）で示される指標ＦｏＭ（Ｔｏｔａｌ＿Ｐｒｏｃ．）が１／１．９５、周波数（Ｈｚ）×コンデンサ面積（μｍ２）で示される指標ＦｏＭ（Ｃａｐ．）が１／２１２１となり、低周波数信号発生回路素子ＳＧｐｒｏｐが、大幅に小面積、低周波数、且つ低消費電力となった。
【００３７】
図６は、半導体基板上においてＭＯＳ集積回路内の低周波数信号発生回路素子のトータル占有面積（μｍ２）を示す横軸と信号周波数（Ｈｚ）を示す縦軸とからなる二次元座標において、低周波数信号発生回路素子ＳＧｃｏｎｖの実際の関係を△印で示している。破線で示す曲線はΔ印のフィティングカーブであり、式（１）に示された関係が成り立つことが実証された。また、低周波数信号発生回路素子ＳＧｐｒｏｐの実際の関係が差電流ΔＩｌｅａｋ値毎に、□印で複数本示されている。これら□印で示された関係において、差電流ΔＩｌｅａｋは、低周波数信号発生回路素子ＳＧｐｒｏｐのトータル占有面積（μｍ２）に依存せず、低周波数信号発生回路素子ＳＧｐｒｏｐのトータル占有面積（μｍ２）が増加するに連れて傾きが緩やかとなっている。
【００３８】
図７は、正規化された差電流ΔＩｌｅａｋを示す横軸と正規化された周波数ｆｐｒｏｐを示す縦軸とからなる二次元座標において、低周波数信号発生回路素子ＳＧｐｒｏｐの実際の関係を示している。図７によれば、低周波数信号発生回路素子ＳＧｐｒｏｐにおいて、実際の差電流ΔＩｌｅａｋが増加するほど周波数ｆｐｒｏｐが増加するという、実際の差電流ΔＩｌｅａｋと周波数ｆｐｒｏｐとは、式（２）に示されるように比例関係にあることが実証された。
【００３９】
図８は、低周波数信号発生回路素子ＳＧｐｒｏｐの電源電圧（Ｖ）を示す横軸と周波数ｆｐｒｏｐを示す縦軸とからなる二次元座標において、低周波数信号発生回路素子ＳＧｐｒｏｐの実際の関係を示している。図８によれば、低周波数信号発生回路素子ＳＧｐｒｏｐにおいて、電源電圧（Ｖ）が増加するほど周波数ｆｐｒｏｐが増加するという、実際の電源電圧（Ｖ）と周波数ｆｐｒｏｐとは、比例関係にあることが実証された。
【００４０】
図９は、プロセス（ゲート長：ｎｍ）を示す横軸と、出力信号の周波数ｆｐｒｏｐ×回路素子トータル面積で示される指標ＦｏＭ（Ｔｏｔａｌ）（Ｈｚ・μｍ２）を示す縦軸との二次元座標において、低周波数信号発生回路素子ＳＧｃｏｎｖの実際の関係を△印で示し、低周波数信号発生回路素子ＳＧｐｒｏｐの実際の関係を□印で示している。図９によれば、低周波数信号発生回路素子ＳＧｃｏｎｖおよび低周波数信号発生回路素子ＳＧｐｒｏｐは、プロセス（ゲート長：ｎｍ）が低くなるほど、指標ＦｏＭ（Ｔｏｔａｌ）が低下するけれども、低周波数信号発生回路素子ＳＧｐｒｏｐは、指標ＦｏＭ（Ｔｏｔａｌ）に拘わらず低周波数信号発生回路素子ＳＧｃｏｎｖに対して１／１０以下を示している。
【００４１】
上述のように、本実施例のＣＭＯＳ集積回路１０に適用される低周波数信号発生回路素子ＳＧｐｒｏｐによれば、微弱な第１リーク電流Ｉｌｅａｋ１を発生する第１リーク電流発生素子ＩＬ１と、第１リーク電流発生素子ＩＬ１と直列に接続され、第１リーク電流Ｉｌｅａｋ１よりも微弱な第２リーク電流Ｉｌｅａｋ２を発生する第２リーク電流発生素子ＩＬ２と、第１リーク電流発生素子ＩＬ１と第２リーク電流発生素子ＩＬ２との接続点から得られる第１リーク電流発生素子ＩＬ１の第１リーク電流Ｉｌｅａｋ１と第２リーク電流発生素子ＩＬ２の第２リーク電流Ｉｌｅａｋ２との差電流ΔＩｌｅａｋにより充電されるコンデンサＣｐｒｏｐと、コンデンサＣｐｒｏｐの充電電圧が第１閾値Ｖｔｈ１に到達することに基づいて第１リーク電流発生素子ＩＬ１に印加されていた電圧を遮断し、コンデンサＣｐｒｏｐの充電電圧が第１閾値Ｖｔｈ１よりも低い第２閾値Ｖｔｈ２へ低下すると第１リーク電流発生素子ＩＬ１に電圧を印加するヒステリシスコンパレータＨとを、含むことから、一層微弱な第１リーク電流Ｉｌｅａｋ１と第２リーク電流Ｉｌｅａｋ２との差電流ΔＩｌｅａｋにより、コンデンサＣｐｒｏｐが充電されるので、コンデンサＣｐｒｏｐの容量を小さくでき、一層の小面積、低周波数、且つ低消費電力の特性を有する集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐが得られる。
【００４２】
また、本実施例の集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐによれば、第１リーク電流発生素子ＩＬ１は、そのドレインおよびソースからゲートへ第１リーク電流Ｉｌｅａｋ１を発生させる第１ＭＯＳＦＥＴ１２であり、第２リーク電流発生素子ＩＬ２は、そのドレインおよびソースからゲートへ第２リーク電流Ｉｌｅａｋ２を発生させる第２ＭＯＳＦＥＴ１４であることから、一層の低消費電力の特性が得られる。
【００４３】
また、本実施例の集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐによれば、コンデンサＣｐｒｏｐは、図４に示すように、電源電位ＶＤＤと接地電位との間に直列に接続され、相互のゲート間が接続されて相補的に作動する一対の第７ＭＯＳＦＥＴ２４および第８ＭＯＳＦＥＴ２６を有し、その第８ＭＯＳＦＥＴ２６のゲートとソースの間およびドレインとの間に浮遊容量（寄生キャパシタンス）Ｃｋを有する少なくとも１つのインバータから構成されていることから、コンデンサパターンを集積回路内に設ける場合に比較して、一層の小面積、且つ低消費電力となる。
【００４４】
また、本実施例の集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐによれば、ヒステリシスコンパレータＨは、相互のゲート間および相互のソース間が相互に接続された一対の第３ＭＯＳＦＥＴ１６および第４ＭＯＳＦＥＴ１８が電源電位ＶＤＤと接地電位との間に直列に接続された第１直列ＭＯＳＦＥＴ３０と、相互のゲート間および相互のドレイン間が相互に接続された一対の第５ＭＯＳＦＥＴ２０および第６ＭＯＳＦＥＴ２２が電源電位ＶＤＤと接地電位との間に直列に接続された第２直列ＭＯＳＦＥＴ３２と、第２直列ＭＯＳＦＥＴ３２のドレインに接続された第１インバータＩＶ１とを備え、第２直列ＭＯＳＦＥＴ３２のドレインは第１直列ＭＯＳＦＥＴ３０のゲートに接続され、第２直列ＭＯＳＦＥＴ３２のゲートは第１直列ＭＯＳＦＥＴ３０のソースに接続され、第１直列ＭＯＳＦＥＴ３０の各ゲートと第２直列ＭＯＳＦＥＴ３２の各ドレインとが相互に接続され、第１インバータＩＶ１の出力電圧が第１ＭＯＳＦＥＴ１２に印加される。これにより、第１直列ＭＯＳＦＥＴ３０を構成する第３ＭＯＳＦＥＴ１６および第４ＭＯＳＦＥＴ１８、および、第２直列ＭＯＳＦＥＴ３２を構成する一対の第５ＭＯＳＦＥＴ２０および第６ＭＯＳＦＥＴ２２が相補的に作動することから、一層の低消費電力となる。
【００４５】
また、本実施例の集積回路用低周波数信号発生回路素子ＳＧｐｒｏｐによれば、第１インバータＩＶ１に直列に接続された第２インバータＩＶ２を備え、第２インバータＩＶ２から第１インバータＩＶ１の出力を反転させた出力信号（低周波数信号）Ｓが出力される。これにより、第１リーク電流Ｉｌｅａｋ１を発生させるための第１リーク電流発生素子ＩＬ１に電圧を供給する電圧パルスに対して位相が反転した出力信号Ｓすなわち比較的長周期のパルス信号Ｓが周期的に出力される。
【００４６】
以上、本発明の実施例を説明したが、本発明はその他の態様においても適用される。
【００４７】
たとえば、前述の実施例での出力信号Ｓは、第２微弱な第１リーク電流Ｉｌｅａｋ１を発生させる第２リーク電流発生素子ＩＬ１、および微弱な第２リーク電流Ｉｌｅａｋを発生させる第２リーク電流発生素子ＩＬ２は、ソースおよびドレインが短絡させられたＭＯＳＦＥＴから構成されていたが、ＭＯＳＦＥＴと同様の材料から構成されたダイオードであってもよい。
【００４８】
また、前述の実施例の出力信号Ｓは、第２インバータＩＶ２から出力されていたが、第１インバータＩＶ１に並列に設けられた第３のインバータから出力されてもよい。
【００４９】
なお、上述したのはあくまでも本発明の一実施例であり、本発明はその主旨を逸脱しない範囲において種々変更が加えられ得るものである。
【符号の説明】
【００５０】
１２  ：第１ＭＯＳＦＥＴ
１４  ：第２ＭＯＳＦＥＴ
１６  ：第３ＭＯＳＦＥＴ
１８  ：第４ＭＯＳＦＥＴ
２０  ：第５ＭＯＳＦＥＴ
２２  ：第６ＭＯＳＦＥＴ
２４  ：第７ＭＯＳＦＥＴ
２６  ：第８ＭＯＳＦＥＴ
３０  ：第１直列ＭＯＳＦＥＴ
３２  ：第２直列ＭＯＳＦＥＴ
Ｃｐｒｏｐ：コンデンサ
Ｃｋ  ：寄生キャパシタンス
Ｈ    ：ヒステリシスコンパレータ
ＩＬ１：第１リーク電流発生素子
ＩＬ２：第２リーク電流発生素子
Ｉｌｅａｋ１：第１リーク電流
Ｉｌｅａｋ２：第２リーク電流
Δｌｅａｋ  ：差電流
ＩＶ  ：インバータ
ＩＶ１：第１インバータ
ＩＶ２：第２インバータ
Ｓ    ：出力信号（低周波数信号）
ＳＧｐｒｏｐ：低周波数信号発生回路素子
ＶＤＤ  ：電源電位
Ｖｔｈ１：第１閾値
Ｖｔｈ２：第２閾値
【図１】
2019186711.tif 000003
【図２】
2019186711.tif 000004
【図３】
2019186711.tif 000005
【図４】
2019186711.tif 000006
【図５】
2019186711.tif 000007
【図６】
2019186711.tif 000008
【図７】
2019186711.tif 000009
【図８】
2019186711.tif 000010
【図９】
2019186711.tif 000011
【図１０】
2019186711.tif 000012
【図１１】
2019186711.tif 000013