(57)【要約】      （修正有）【課題】電力損失を削減できるスイッチング電源装置を提供する。【解決手段】同期整流回路１５の遅延時間制御回路１５ｅは、トランジスタ１５ａのドレイン電圧Ｖｄ２に基づいて、ダイオード１５ｂがオンするオン期間ｔｄｏを検出し、オン期間ｔｄｏが長いほど、トランジスタ１３のスイッチング動作を制御する１次側制御ＩＣ１１とトランジスタ１３との間に設けられる遅延回路１２が制御電圧Ｖｇ１ａを遅らせる遅延時間が短くなるように制御する。【選択図】図１
2019080433.tif 000002
【特許請求の範囲】
【請求項１】
同期整流方式のスイッチング電源装置に含まれるトランスの２次巻き線の一端に接続された第１の端子と、基準電位となる第２の端子と、第１の制御電圧が印加される第３の端子とを有し、前記第１の制御電圧に基づいてスイッチング動作を行う第１のトランジスタと、
カソードが前記２次巻き線の一端に接続され、アノードが前記基準電位となるダイオードと、
前記第１の端子の第１の電圧に基づいて、前記第１のトランジスタのスイッチング動作を制御する第２の制御電圧を出力する第１の制御回路と、
前記トランスの１次巻き線の一端に接続される第２のトランジスタにおけるスイッチング動作を制御する第２の制御回路が出力する第３の制御電圧と、前記第２の制御電圧とに基づいて、前記第１の制御電圧を生成する制御電圧生成回路と、
前記第１の電圧に基づいて前記ダイオードがオンするオン期間を検出し、前記オン期間が長いほど、前記第２の制御回路と前記第２のトランジスタとの間に設けられる遅延回路が前記第３の制御電圧を遅らせる遅延時間が短くなるように制御する遅延時間制御回路と、
を有する同期整流回路。
【請求項２】
前記遅延時間制御回路は、前記第１の電圧に基づいて前記オン期間がパルス幅に反映された第１のパルス信号を生成し、前記第１のパルス信号を整流することで前記パルス幅に基づいた大きさの第１の直流電圧を生成し、前記第１の直流電圧に基づいて前記遅延時間を制御するための制御信号を生成する、
請求項１に記載の同期整流回路。
【請求項３】
前記遅延時間制御回路は、前記第１のトランジスタがオン状態のときの前記第１の電圧に比例する第２の電圧の極性を反転することで第３の電圧を生成し、前記第１のトランジスタがオン状態のときの前記第１のトランジスタに流れる電流と前記第１のトランジスタの抵抗との積に比例する参照電圧と、前記第３の電圧との比較結果である前記第１のパルス信号を生成する、
請求項２に記載の同期整流回路。
【請求項４】
前記遅延時間制御回路は、前記第１の直流電圧と、三角波である参照信号との比較結果に基づいて、第２のパルス信号を生成し、前記第２のパルス信号を整流した結果に基づいて前記制御信号を生成する、
請求項２または３に記載の同期整流回路。
【請求項５】
１次巻き線と２次巻き線とを含むトランスと、
前記１次巻き線の一端に接続される第１のトランジスタと、
前記第１のトランジスタにおけるスイッチング動作を制御する第１の制御電圧を出力する第１の制御回路と、
前記第１の制御電圧を、遅延して前記第１のトランジスタに供給する遅延回路と、
前記２次巻き線の一端に接続された第１の端子と、基準電位となる第２の端子と、第２の制御電圧が印加される第３の端子とを有し、前記第２の制御電圧に基づいてスイッチング動作を行う第２のトランジスタと、
カソードが前記２次巻き線の一端に接続され、アノードが前記基準電位となるダイオードと、
前記第１の端子の第１の電圧に基づいて、前記第２のトランジスタのスイッチング動作を制御する第３の制御電圧を出力する第２の制御回路と、
前記第１の制御電圧と、前記第３の制御電圧とに基づいて、前記第２の制御電圧を生成する制御電圧生成回路と、
前記第１の電圧に基づいて前記ダイオードがオンするオン期間を検出し、前記オン期間が長いほど、前記遅延回路が前記第１の制御電圧を遅らせる遅延時間が短くなるように制御する遅延時間制御回路と、
を有するスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流回路及びスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置は、ＡＣ（Alternating Current）／ＤＣ（Direct Current）コンバータまたは、ＤＣ／ＤＣコンバータとして用いられている。
従来、１次側回路部（ＡＣ／ＤＣコンバータではＡＣ電源から電力を受ける側の回路部）と、２次側回路部（ＡＣ／ＤＣコンバータではＤＣ電圧を出力する側の回路部）とを、トランスを用いて電気的に絶縁し磁気的に接続するスイッチング電源装置がある。また、トランスの２次巻き線に生じる電圧波形を整流する回路として、２次巻き線に接続されたトランジスタ（以下２次側スイッチという場合もある）を用い、電圧波形に基づいたタイミングで２次側スイッチをオンまたはオフして整流を行う同期整流回路がある。なお、近年では、２次側スイッチの制御を精度よく行い、より変換効率を向上させるために、専用の制御ＩＣ（Integrated Circuit）などの制御回路が用いられることが多い。
【０００３】
ところで、スイッチング電源装置の動作モードには、電流不連続モード、電流臨界モード及び電流連続モードがある。電流不連続モードは、１次側回路部に含まれるスイッチング用のトランジスタ（以下１次側スイッチという場合もある）と２次側スイッチに流れる電流が、電流波形の各周期における一定期間、両方同時に０Ａになるように、各スイッチを制御する動作モードである。電流臨界モードは、上記各スイッチに流れる電流が、電流波形の各周期における一点のタイミングで両方同時に０Ａになるように、各スイッチを制御する動作モードである。電流連続モードは、上記各スイッチに流れる電流が両方同時に０Ａになる期間やタイミングが存在しないように、各スイッチを制御する動作モードである。電流連続モードでは、他のモードよりも大きな出力電流が得られる。
【０００４】
しかし、電流連続モードでは、２次側スイッチを介して負荷方向に電流が流れている状態で、１次側スイッチがオンすると、トランスによる磁気的な結合によって、２次側スイッチの２次巻き線に接続される側の端子の電圧が大きな正の値になる場合がある。このとき、２次側スイッチの動作遅れによって２次側スイッチがオン状態のままであると、２次側スイッチを介して、基準電位側に大きな電流が流れ、大きな電力損失が生じる。
【０００５】
従来、１次側スイッチの動作を意図的に遅延させ、１次側スイッチと２次側スイッチとが同時にオンになることを避ける技術があった。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平９−２８５１１６号公報
【特許文献２】特開平１１−２３５０２９号公報
【特許文献３】特開２００３−３３３８４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
１次側スイッチの動作を意図的に遅延させる従来の技術では、１次側スイッチと２次側スイッチが両方オフになるデッドタイムが生じる。電流連続モードを実現するため、このデッドタイムにおいても負荷側に電流が流れるように、２次側スイッチと並列にダイオードを接続すればよい。また、２次側スイッチとして、Ｓｉ（シリコン）−ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）が用いられる場合、Ｓｉ−ＭＯＳＦＥＴ内に構造的に含まれるダイオード（ボディダイオード）がその機能を果たす。
【０００８】
ただ、ダイオードの順方向電圧は、オン時の２次側スイッチの両端電圧よりも大きいため、デッドタイムが長くなりダイオードに電流が流れる期間が長くなると、電力損失が大きくなる問題がある。
【０００９】
１つの側面では、本発明は、スイッチング電源装置の電力損失を削減する同期整流回路、及びスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
１つの実施態様では、同期整流方式のスイッチング電源装置に含まれるトランスの２次巻き線の一端に接続された第１の端子と、基準電位となる第２の端子と、第１の制御電圧が印加される第３の端子とを有し、前記第１の制御電圧に基づいてスイッチング動作を行う第１のトランジスタと、カソードが前記２次巻き線の一端に接続され、アノードが前記基準電位となるダイオードと、前記第１の端子の第１の電圧に基づいて、前記第１のトランジスタのスイッチング動作を制御する第２の制御電圧を出力する第１の制御回路と、前記トランスの１次巻き線の一端に接続される第２のトランジスタにおけるスイッチング動作を制御する第２の制御回路が出力する第３の制御電圧と、前記第２の制御電圧とに基づいて、前記第１の制御電圧を生成する制御電圧生成回路と、前記第１の電圧に基づいて前記ダイオードがオンするオン期間を検出し、前記オン期間が長いほど、前記第２の制御回路と前記第２のトランジスタとの間に設けられる遅延回路が前記第３の制御電圧を遅らせる遅延時間が短くなるように制御する遅延時間制御回路と、を有する同期整流回路が提供される。
【００１１】
また、１つの実施態様では、スイッチング電源装置が提供される。
【発明の効果】
【００１２】
１つの側面では、スイッチング電源装置の電力損失を削減できる。
【図面の簡単な説明】
【００１３】
【図１】第１の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。
【図２】３つの動作モードの電流波形の一例を示す図である。
【図３】遅延回路と制御電圧生成回路とを用いた場合のスイッチング電源装置の動作波形の一例を示す図である。
【図４】第２の実施の形態のスイッチング電源装置の一例を示す図である。
【図５】波形成形器の一例を示す図である。
【図６】波形成形器の他の例を示す図である。
【図７】波形成形器の入力波形と出力波形の一例を示す図である。
【図８】電圧反転器の出力信号と参照電圧と比較器の出力信号の一例を示すタイミングチャートである。
【図９】１つ目の整流回路が出力する直流電圧、参照信号（三角波）、比較器の出力信号及び２つ目の整流回路が出力する直流電圧の一例を示すタイミングチャートである。
【図１０】ダイオードのオン期間の短縮例を示す図である。
【図１１】フライバック方式のＡＣ／ＤＣコンバータの一例を示す図である。
【図１２】ＤＣ／ＤＣコンバータの一例を示す図である。
【発明を実施するための形態】
【００１４】
以下、発明を実施するための形態を、図面を参照しつつ説明する。
（第１の実施の形態）
図１は、第１の実施の形態のスイッチング電源装置及び同期整流回路の一例を示す図である。
【００１５】
スイッチング電源装置１０は、ＡＣ／ＤＣコンバータまたは、ＤＣ／ＤＣコンバータとして用いられる。また、スイッチング電源装置１０は、たとえば、ＰＯＬ（Point Of Load）電源として用いられ、数十〜数百アンペアの出力電流を流せるものである。
【００１６】
スイッチング電源装置１０は、１次側回路部に含まれる１次側制御回路（以下１次側制御ＩＣという）１１、遅延回路１２、トランジスタ１３を有する。なお、図１では、スイッチング電源装置１０の１次側回路部のその他の要素については、図示が省略されている。スイッチング電源装置１０がＡＣ／ＤＣコンバータとして用いられる場合には、交流電圧を整流する整流部などが１次側回路部に含まれる。
【００１７】
さらに、スイッチング電源装置１０は、１次側回路部と２次側回路部とを電気的に絶縁するとともに磁気的に結合するトランス１４を有する。トランス１４を有することで、スイッチング電源装置１０は、１次側回路部または２次側回路部の一方で電気的な短絡が生じた場合、その影響が他方に伝わることを防止できる。２次側回路部には、同期整流回路１５が含まれる。
【００１８】
なお、以下では、トランジスタ１３は、ｎチャネル型のＦＥＴ（Field effect transistor）であるものとする。ＦＥＴには、たとえば、Ｓｉ−ＭＯＳＦＥＴや、ＧａＮ（窒化ガリウム）を用いたＦＥＴ、ＧａＡｓ（ガリウムヒ素）を用いたＦＥＴなどがある。
【００１９】
１次側制御ＩＣ１１は、電源電圧（図示が省略されている）を受け、所定の周波数（以下スイッチング周波数という）でトランジスタ１３のスイッチング動作を制御するための制御電圧Ｖｇ１ａを出力する。たとえば、１次側制御ＩＣ１１は、スイッチング電源装置１０を前述した電流不連続モード、電流臨界モードまたは電流連続モードの何れで動作させるかによって、１周期におけるトランジスタ１３のオン時間の割合（以下デューティ比という）を変える。デューティ比は制御電圧Ｖｇ１ａのパルス幅を変えることで変更できる。
【００２０】
なお、１次側制御ＩＣ１１は、スイッチング電源装置１０の出力電圧（直流電圧）とその期待値との誤差を示す誤差信号を受け、その誤差信号に基づいて、デューティ比を適切な値へ調整するようにしてもよい。
【００２１】
また、１次側制御ＩＣ１１は、基準電位（以下では０Ｖとするが、特に０Ｖに限定されない）となる端子（以下ＧＮＤという）に接続される。
遅延回路１２は、制御電圧Ｖｇ１ａを遅延したゲート電圧Ｖｇ１を生成してトランジスタ１３のゲート端子に供給する。制御電圧Ｖｇ１ａを遅延する遅延時間は、同期整流回路１５が出力する制御信号ｃｎｔによって調整可能である。
【００２２】
トランジスタ１３は、トランス１４の１次巻き線１４ａの一端に接続されたドレイン端子と、ＧＮＤに接続されたソース端子と、遅延回路１２に接続されたゲート端子とを有する。トランジスタ１３は、ゲート電圧Ｖｇ１に基づいてスイッチング動作を行う。
【００２３】
トランス１４は、１次巻き線１４ａ、２次巻き線１４ｂ、コア１４ｄを有する。図１では模式的に図示されているが、１次巻き線１４ａ、２次巻き線１４ｂは、コア１４ｄに巻き付けられている。なお、各巻き線の一端の近傍に示されている黒丸は各巻き線の巻き始めの位置を示している。
【００２４】
１次巻き線１４ａの一端はトランジスタ１３のドレイン端子に接続される。１次巻き線１４ａの他端は、図示を省略しているが、スイッチング電源装置１０がＡＣ／ＤＣコンバータの場合、交流電圧を整流する整流部に接続され、スイッチング電源装置１０がＤＣ／ＤＣコンバータの場合には、直流電源に接続される。２次巻き線１４ｂの一端は、スイッチング電源装置１０の出力端子ＯＵＴに接続される。２次巻き線１４ｂの他端は、同期整流回路１５に接続される。
【００２５】
同期整流回路１５は、トランジスタ１５ａ、ダイオード１５ｂ、２次側制御回路（以下２次側制御ＩＣという）１５ｃ、制御電圧生成回路１５ｄ、遅延時間制御回路１５ｅ、抵抗素子１５ｆを有する。なお、トランジスタ１３と同様、以下では、トランジスタ１５ａは、ｎチャネル型のＦＥＴであるものとする。
【００２６】
トランジスタ１５ａは、２次巻き線１４ｂの一端に接続されたドレイン端子と、ＧＮＤに接続され基準電位となるソース端子と、制御電圧生成回路１５ｄから供給される制御電圧（以下ゲート電圧Ｖｇ２という）が印加されるゲート端子を有する。トランジスタ１５ａは、ゲート電圧Ｖｇ２に基づいて、スイッチング動作を行う。
【００２７】
ダイオード１５ｂは、１次側スイッチと２次側スイッチが両方オフになるデッドタイムにおいても負荷側に電流が流れるように設けられている。ダイオード１５ｂのカソードは、２次巻き線１４ｂの一端に接続され、アノードはＧＮＤに接続され基準電位となる。
【００２８】
なお、トランジスタ１５ａがＳｉ−ＭＯＳＦＥＴである場合には、ダイオード１５ｂは、Ｓｉ−ＭＯＳＦＥＴ内に形成されるボディダイオードであってもよい。
２次側制御ＩＣ１５ｃは、抵抗素子１５ｆを介してトランジスタ１５ａのドレイン端子に接続されており、ドレイン電流Ｉｄ２の変化に応じて変化するドレイン電圧Ｖｄ２を検出する。そして、２次側制御ＩＣ１５ｃは、ドレイン電圧Ｖｄ２に基づいて、トランジスタ１５ａのスイッチング動作を制御する制御電圧Ｖｇ２ａを出力する。
【００２９】
なお、２次側制御ＩＣ１５ｃは、ドレイン電圧Ｖｄ２を整流することで生成される電源電圧で動作する。電源電圧を生成する回路については、図１では図示が省略されている。また、２次側制御ＩＣ１５ｃは、ＧＮＤに接続される。
【００３０】
制御電圧生成回路１５ｄは、制御電圧Ｖｇ１ａと、制御電圧Ｖｇ２ａとに基づいて、ゲート電圧Ｖｇ２を生成する。
制御電圧生成回路１５ｄは、たとえば、図１に示すように、反転増幅器（インバータ）１５ｄ１、ＡＮＤ（論理積）回路１５ｄ２、増幅器１５ｄ３を有する。なお、図示を省略しているが、これらの各素子は、たとえば、出力端子ＯＵＴに接続されており、出力端子ＯＵＴにおける出力電圧を電源電圧として用いることができる。
【００３１】
反転増幅器１５ｄ１の入力端子には、制御電圧Ｖｇ１ａが供給され、制御電圧Ｖｇ１ａの論理レベルを反転した電圧を出力する。
ＡＮＤ回路１５ｄ２は、制御電圧Ｖｇ１ａの論理レベルを反転した電圧と、制御電圧Ｖｇ２ａとの論理積を演算する。
【００３２】
増幅器１５ｄ３は、ＡＮＤ回路１５ｄ２の出力電圧を、トランジスタ１５ａを駆動するために適した値に増幅することでゲート電圧Ｖｇ２を生成して出力する。
なお、増幅器１５ｄ３は、ＡＮＤ回路１５ｄ２の出力電圧が、トランジスタ１５ａを駆動するために適した値（トランジスタ１５ａの種類によってこの値は異なる）であれば、設けなくてもよい。
【００３３】
このような制御電圧生成回路１５ｄは、制御電圧Ｖｇ１ａがＨ（High）レベルとなるタイミングでは、ＡＮＤ回路１５ｄ２の出力電圧がＬ（Low）レベルとなる。これによりゲート電圧Ｖｇ２もＬレベルとなる。このため、制御電圧Ｖｇ２ａによらず、トランジスタ１５ａがオフする。
【００３４】
なお、Ｈレベルの電圧は、トランジスタ１３，１５ａがオンする閾値電圧よりも高い電圧であり、Ｌレベルの電圧は、トランジスタ１３，１５ａがオフする閾値電圧よりも低い電圧（たとえば、０Ｖ）である。トランジスタ１３，１５ａが異なる閾値電圧をもつ場合には、トランジスタ１３，１５ａのそれぞれにおいて、Ｈレベルの電圧やＬレベルの電圧はそれぞれ異なっていてもよい。
【００３５】
遅延時間制御回路１５ｅは、ドレイン電圧Ｖｄ２に基づいてダイオード１５ｂがオンするオン期間ｔｄｏを検出し、オン期間ｔｄｏが長いほど、遅延回路１２が、制御電圧Ｖｇ１ａを遅らせる遅延時間が短くなるように制御する。図１に示すように、ダイオード１５ｂがオンする際、ドレイン電圧Ｖｄ２は、ダイオード１５ｂの順方向電圧Ｖｆ分小さくなる（絶対値は大きくなる）。遅延時間制御回路１５ｅは、この変化を検出することで、オン期間ｔｄｏを検出する。
【００３６】
以下、スイッチング電源装置１０の動作を説明する前に、前述の電流不連続モード、電流臨界モード、電流連続モードについて説明する。
図２は、３つの動作モードの電流波形の一例を示す図である。
【００３７】
波形２０ａは、電流不連続モードにおける、１次側回路部のトランジスタ１３のドレイン電流Ｉｄ１の波形であり、波形２１ａは、電流不連続モードにおける、２次側回路部の同期整流回路１５のトランジスタ１５ａのドレイン電流Ｉｄ２の波形を示している。波形２０ｂは、電流臨界モードにおける、トランジスタ１３のドレイン電流Ｉｄ１の波形であり、波形２１ｂは、電流臨界モードにおける、トランジスタ１５ａのドレイン電流Ｉｄ２の波形を示している。波形２０ｃは、電流連続モードにおける、トランジスタ１３のドレイン電流Ｉｄ１の波形であり、波形２１ｃは、電流連続モードにおける、トランジスタ１５ａのドレイン電流Ｉｄ２の波形を示している。
【００３８】
ただし、図２では、電流連続モードの波形２１ｃは、図１に示した、遅延回路１２、制御電圧生成回路１５ｄ、及び遅延時間制御回路１５ｅを用いない場合の、ドレイン電流Ｉｄ２の波形を示している。つまり、制御電圧Ｖｇ１ａにより直接トランジスタ１３が駆動され、制御電圧Ｖｇ２ａにより直接トランジスタ１５ａが駆動される場合のドレイン電流Ｉｄ２の波形が示されている。後述する遅延回路１２、制御電圧生成回路１５ｄ、及び遅延時間制御回路１５ｅを用いた場合の動作と比較するためである。
【００３９】
なお、以下の説明では、トランジスタ１３のドレイン端子からソース端子（ＧＮＤに接続されている端子）の方向に流れるドレイン電流Ｉｄ１を正の値とする。一方、トランジスタ１５ａのソース端子からドレイン端子の方向に流れる（出力端子ＯＵＴの方向に向かって流れる）ドレイン電流Ｉｄ２を正の値とする。
【００４０】
電流不連続モードでは、トランジスタ１３，１５ａのドレイン電流Ｉｄ１，Ｉｄ２が両方同時に０Ａになる期間ｔｉ０ａがあり、電流臨界モードでは、トランジスタ１３，１５ａのドレイン電流Ｉｄ１，Ｉｄ２が両方同時に０Ａになるタイミングｔｉ０ｂがある。これに対し電流連続モードでは、トランジスタ１３，１５ａのドレイン電流Ｉｄ１，Ｉｄ２が両方同時に０Ａになる期間がない。
【００４１】
また、図２に示すように、１周期において、トランジスタ１５ａがオンする期間ｔｏｎａ，ｔｏｎｂ，ｔｏｎｃは、電流不連続モードの場合が最も短く、電流連続モードの場合が最も長い。
【００４２】
制御電圧Ｖｇ２ａにより直接トランジスタ１５ａを駆動した場合、図２に示すように、期間ｔｏｎｃの直後に逆方向電流（ドレイン端子からソース端子方向に流れる電流）が流れる可能性がある。その理由は、以下の通りである。
【００４３】
トランジスタ１３のゲート電圧Ｖｇ１がＬレベルからＨレベルに立ち上がると、トランジスタ１３がオンし、ドレイン端子からソース端子の方向にドレイン電流Ｉｄ１が流れ、トランス１４に磁気エネルギーが蓄えられる。このとき、ドレイン電圧Ｖｄ１は０Ｖである。ゲート電圧Ｖｇ１がＨレベルからＬレベルに立ち下がると、トランジスタ１３がオフし、ドレイン電流Ｉｄ１は０Ａになる。このとき、ドレイン電圧Ｖｄ１が０Ｖから上昇する。
【００４４】
また、トランジスタ１３がオフすると、トランス１４に蓄えられた磁気エネルギーにより、まず、ダイオード１５ｂがオンして、アノードからカソードの方向にダイオード電流Ｉｄが流れる。このときドレイン電圧Ｖｄ２は、負の値に変化し、その変化を２次側制御ＩＣ１５ｃが検出したとき、２次側制御ＩＣ１５ｃは、制御電圧Ｖｇ２ａをＬレベルからＨレベルに立ち上げる。
【００４５】
２次側制御ＩＣ１５ｃは、ドレイン電流Ｉｄ２の減少に伴いドレイン電圧Ｖｄ２が上昇し、ある閾値を超えたとき、制御電圧Ｖｇ２ａをＨレベルからＬレベルに立ち下げる。しかし、ドレイン電圧Ｖｄ２がその閾値を超える前に（蓄えられた磁気エネルギーが消滅しきらないうちに）、トランジスタ１３がオンすることによりドレイン電圧Ｖｄ１が０Ｖに下がる。これにより、２次側回路部では、制御電圧Ｖｇ２ａがＨレベルであるにもかかわらず（トランジスタ１５ａがオン状態であるにもかかわらず）、ドレイン電圧Ｖｄ２が大きな正の値に上昇する。このため、トランジスタ１５ａのドレイン端子からソース端子の方向に、大きな逆方向電流が流れる。つまり、負荷側（出力端子ＯＵＴ側）から、トランジスタ１５ａ側に大きく電流を引き込む状態となり、高いドレイン電圧と大きな逆方向電流により、大きな電力損失が生じることになる。
【００４６】
このような逆方向電流による電力損失を削減するために、図１に示すような、遅延回路１２と制御電圧生成回路１５ｄが設けられている。
図３は、遅延回路と制御電圧生成回路とを用いた場合のスイッチング電源装置の動作波形の一例を示す図である。上から、制御電圧Ｖｇ１ａ、遅延回路１２が出力するゲート電圧Ｖｇ１、ドレイン電圧Ｖｄ１，Ｖｄ２、ゲート電圧Ｖｇ２、ドレイン電流Ｉｄ２とダイオード電流Ｉｄの波形を示している。図３において、横軸は時間を表し、縦軸は、電圧波形を示すグラフでは電圧を表し、電流波形を示すグラフでは電流を表す。
【００４７】
なお、図３では、図１に示した、遅延時間制御回路１５ｅを用いない場合の、動作波形が示されている。後述する遅延時間制御回路１５ｅを用いた場合の動作と比較するためである。
【００４８】
制御電圧Ｖｇ１ａがＬレベルからＨレベルに立ち上がると（タイミングｔ１）、制御電圧生成回路１５ｄのＡＮＤ回路１５ｄ２の出力電圧がＬレベルとなる。これによりゲート電圧Ｖｇ２もＬレベルとなる。このため、トランジスタ１５ａがオフする。ゲート電圧Ｖｇ１がＬレベルからＨレベルに立ち上がって（タイミングｔ２）、トランジスタ１３が、オンする前に、トランジスタ１５ａがオフするため、波形２２ａで示されるトランジスタ１５ａのドレイン電流Ｉｄ２における、逆方向電流の発生が抑制される。
【００４９】
しかし、タイミングｔ１からタイミングｔ２まで、トランジスタ１３，１５ａが同時にオフするデッドタイムが生じることで、波形２２ｂで示されるダイオード電流Ｉｄが流れる。ダイオード電流Ｉｄが流れることで、ドレイン電圧Ｖｄ２が、ダイオード１５ｂの順方向電圧Ｖｆ分、降下する。
【００５０】
ダイオード１５ｂの順方向電圧Ｖｆ（絶対値が０．７Ｖ程度である）は、オン状態のトランジスタ１５ａのドレイン電圧Ｖｄ２（絶対値が数ミリＶ程度である）よりも大きい。そのため、トランジスタ１３，１５ａが両方オフとなるデッドタイムが長くなりダイオード電流Ｉｄが流れる期間が長くなると、電力損失が大きくなる。
【００５１】
第１の実施の形態のスイッチング電源装置１０は、このようなダイオード電流Ｉｄが流れる期間を以下のように短縮する。
図１に示すように、遅延時間制御回路１５ｅは、ドレイン電圧Ｖｄ２に基づいて、ダイオード１５ｂのオン期間ｔｄｏ（図３のタイミングｔ１からタイミングｔ２までの期間）を検出する。前述のように、ダイオード電流Ｉｄが流れることで、ドレイン電圧Ｖｄ２が、ダイオード１５ｂの順方向電圧Ｖｆ分、降下するため、遅延時間制御回路１５ｅは、ドレイン電圧Ｖｄ２に基づいて、オン期間ｔｄｏを検出することができる。オン期間ｔｄｏの検出の仕方の例については後述する。
【００５２】
そして、遅延時間制御回路１５ｅは、オン期間ｔｄｏが長いほど、遅延回路１２が制御電圧Ｖｇ１ａを遅らせる時間が短くなるように制御する。制御信号ｃｎｔの電圧値が大きいほど遅延時間が小さくなる遅延回路１２の場合、遅延時間制御回路１５ｅは、オン期間ｔｄｏが長いほど、大きな電圧値の制御信号ｃｎｔを出力する。
【００５３】
図３に示したように、制御電圧Ｖｇ１ａの遅延時間が短いほど、オン期間ｔｄｏが短くなる。そのため、遅延時間制御回路１５ｅは、オン期間ｔｄｏが長いほど、遅延時間が短くなるような制御を行うことで、トランジスタ１５ａのスイッチング動作の１サイクル当たりにおけるダイオード１５ｂのオン期間ｔｄｏが最小化されていく。これにより、ダイオード電流Ｉｄによる電力損失を削減できる。
【００５４】
また、デットタイムの間も、ダイオード電流Ｉｄが流れるため、トランジスタ１５ａのドレイン端子とソース端子間の電圧の上昇が抑えられ、トランジスタ１５ａが破壊されることを防げる。
【００５５】
なお、スイッチング電源装置１０がＰＯＬ電源として用いられる場合、数十〜数百アンペアの大出力電流に対応できるように、トランジスタ１５ａが大きくなり、その寄生容量も大きくなる。寄生容量が大きくなると、スイッチング動作時の寄生容量への電荷の充放電期間が長くなり、トランジスタ１３を駆動するタイミングを適切に制御しなければ、同期整流回路１５において逆方向電流が生じる可能性がある。第１の実施の形態のスイッチング電源装置１０では、遅延時間制御回路１５ｅが上記のように遅延回路１２の遅延時間を制御していくことで、デッドタイムを残しつつもその時間を最小化できる。これにより、逆方向電流の発生を防止して逆方向電流による電力損失をなくすことができるとともに、ダイオード電流Ｉｄによる電力損失も削減できる。
【００５６】
（第２の実施の形態）
図４は、第２の実施の形態のスイッチング電源装置の一例を示す図である。図４において、図１に示した要素と同じ要素については、同一符号が付されている。
【００５７】
スイッチング電源装置３０は、図１に示した遅延回路１２の一例である波形成形器３１を有する。
波形成形器３１は、制御信号ｃｎｔに基づいた度合いで、１次側制御ＩＣ１１が出力する矩形波である制御電圧Ｖｇ１ａの電圧波形を変形することで、制御電圧Ｖｇ１ａに対して立ち上がり時間、及び立ち下がり時間が遅延したゲート電圧Ｖｇ１を出力する。
【００５８】
図５は、波形成形器の一例を示す図である。
波形成形器３１は、可変容量素子３１ａ、抵抗素子３１ｂ、インダクタ素子３１ｃ、可変容量素子３１ｄ、抵抗素子３１ｅを有する。
【００５９】
可変容量素子３１ａと抵抗素子３１ｂによる並列回路の一端は、１次側制御ＩＣ１１に接続され、他端は、インダクタ素子３１ｃを介して、トランジスタ１３のゲート端子に接続される。
【００６０】
可変容量素子３１ｄと抵抗素子３１ｅによる並列回路の一端は、トランジスタ１３のゲート端子に接続され、他端はＧＮＤに接続される。
可変容量素子３１ａ，３１ｄは、たとえば、バラクタダイオードであり、制御信号ｃｎｔの電圧値に基づいて、容量値（キャパシタンス値）を変える。以下では、可変容量素子３１ａ，３１ｄは、制御信号ｃｎｔの電圧値が大きいほど、小さな容量値をもつものとして説明する。
【００６１】
このような波形成形器３１では、制御信号ｃｎｔの電圧値が大きくなるほど、制御電圧Ｖｇ１ａに対する立ち上がり時間、及び立ち上がり時間の遅延が小さいゲート電圧Ｖｇ１が生成される。
【００６２】
図６は、波形成形器の他の例を示す図である。
波形成形器３４は、可変容量素子３４ａ１〜３４ａｎ、抵抗素子３４ｂ１〜３４ｂｎ、インダクタ素子３４ｃ１〜３４ｃｎ、可変容量素子３４ｄ１〜３４ｄｎ、抵抗素子３４ｅ１〜３４ｅｎを有する。
【００６３】
波形成形器３４は、図５に示した波形成形器３１と同じ回路が、ｎ（ｎ≧２）段、１次側制御ＩＣ１１と、トランジスタ１３のゲート端子との間に直列に接続された回路である。
【００６４】
このような波形成形器３４を図５に示した波形成形器３１の代わりに用いることで、波形成形器３１よりも細かい分解能で遅延量の調整が可能になる。
図７は、波形成形器の入力波形と出力波形の一例を示す図である。図７において、横軸は時間を表し、縦軸は電圧を表す。
【００６５】
入力波形３５ａは、波形成形器３１または波形成形器３４に入力される制御電圧Ｖｇ１ａの時間変化を示している。出力波形３５ｂ，３５ｃ，３５ｄ，３５ｅは、制御信号ｃｎｔの電圧値を変化させていったときの、波形成形器３１または波形成形器３４が出力するゲート電圧Ｖｇ１の時間変化を示している。
【００６６】
たとえば、出力波形３５ｂは、波形成形器３１，３４において、制御信号ｃｎｔによる遅延時間の制御が行われない場合のゲート電圧Ｖｇ１の時間変化を示す。制御信号ｃｎｔによる遅延時間の制御が行われる場合、制御信号ｃｎｔの電圧値が増加していくと、たとえば、出力波形３５ｃ，３５ｄ，３５ｅのように、立ち上がり時間の遅延が減少していく。
【００６７】
図４の説明に戻る。
同期整流回路３２において、ダイオード３２ａ、抵抗素子３２ｂ、容量素子３２ｃは、２次側制御ＩＣ１５ｃを動作させるための直流電圧である電源電圧を生成する。
【００６８】
ダイオード３２ａのアノードは２次巻き線１４ｂに接続され、カソードは抵抗素子３２ｂの一端に接続される。抵抗素子３２ｂの他端は、容量素子３２ｃの一端及び２次側制御ＩＣ１５ｃの電源端子に接続される。容量素子３２ｃの他端はＧＮＤに接続される。
【００６９】
遅延時間制御回路３２ｄは、減衰器３２ｄ１、電圧反転器３２ｄ２、比較器３２ｄ３、整流回路３２ｄ４、比較器３２ｄ５、参照信号発生源３２ｄ６、結合器３２ｄ７、整流回路３２ｄ８、電圧反転器３２ｄ９を有する。
【００７０】
減衰器３２ｄ１は、ドレイン電圧Ｖｄ２を、電圧反転器３２ｄ２の入力に適した値に減衰する。減衰器３２ｄ１は、たとえば、抵抗素子を用いて実現できる。
電圧反転器３２ｄ２は、減衰器３２ｄ１の出力信号の電圧値の極性（正負）を反転する。電圧反転器３２ｄ２は、たとえば、反転増幅器である。
【００７１】
比較器３２ｄ３は、非反転入力端子に供給される電圧反転器３２ｄ２の出力信号の電圧値と、反転入力端子に印加される参照電圧Ｖｒｅｆとの比較結果を出力する。比較器３２ｄ３は、電圧反転器３２ｄ２の出力信号の電圧値が、参照電圧Ｖｒｅｆより大きい場合に、Ｈレベルの信号を出力し、参照電圧Ｖｒｅｆより小さい場合に、Ｌレベルの信号を出力する。
【００７２】
参照電圧Ｖｒｅｆは、トランジスタ１５ａがオン状態のときのドレイン電流Ｉｄ２と、トランジスタ１５ａのオン抵抗との積に、減衰器３２ｄ１での減衰率を乗じた値になるように、予め設定されている。
【００７３】
整流回路３２ｄ４は、比較器３２ｄ３の出力信号を整流して、直流電圧を出力する。整流回路３２ｄ４は、たとえば、図４に示されているように、ダイオード３２ｄ４１、容量素子３２ｄ４２、抵抗素子３２ｄ４３を有する。ダイオード３２ｄ４１のアノードには、比較器３２ｄ３の出力端子が接続され、ダイオード３２ｄ４１のカソードには、比較器３２ｄ５の反転入力端子が接続される。容量素子３２ｄ４２の一端と抵抗素子３２ｄ４３の一端は、ダイオード３２ｄ４１のカソードに接続され、容量素子３２ｄ４２の他端と抵抗素子３２ｄ４３の他端は、ＧＮＤに接続される。
【００７４】
比較器３２ｄ５は、反転入力端子に供給される直流電圧と、非反転入力端子に供給される参照信号の電圧値との比較結果を出力する。比較器３２ｄ５は、直流電圧が、参照信号の電圧値より大きい場合に、Ｌレベルの信号を出力し、参照信号の電圧値より小さい場合に、Ｈレベルの信号を出力する。
【００７５】
参照信号発生源３２ｄ６は、参照信号として、電圧波形が三角波となる信号（たとえば、鋸波状の信号）を発生する。参照信号発生源３２ｄ６は、１次側制御ＩＣ１１が出力する制御電圧Ｖｇ１ａの周波数に同期して、その周波数と同じ周波数の参照信号を発生してもよいし、制御電圧Ｖｇ１ａとは独立に、その周波数の１〜１０倍程度の周波数の参照信号を発生してもよい。参照信号の振幅は、たとえば、整流回路３２ｄ４が出力する直流電圧が０Ｖのときに、比較器３２ｄ５の出力信号のデューティ比が０．５になるように設定される。
【００７６】
結合器３２ｄ７は、比較器３２ｄ５の出力信号を、整流回路３２ｄ８に伝達する。ただし、結合器３２ｄ７は、比較器３２ｄ５の出力端子と、整流回路３２ｄ８の入力端子とを電気的に絶縁することで、１次側または２次側の一方で電気的な短絡が生じた場合、その影響が他方に伝わらないようにする。
【００７７】
結合器３２ｄ７は、たとえば、図４に示すようにトランスであり、巻き線３２ｄ７１，３２ｄ７２、コア３２ｄ７３を有する。巻き線３２ｄ７１の一端は、比較器３２ｄ５の出力端子に接続され、巻き線３２ｄ７２の一端は、整流回路３２ｄ８の入力端子に接続される。巻き線３２ｄ７１，３２ｄ７２の他端は、ＧＮＤに接続される。図４では模式的に図示されているが、巻き線３２ｄ７１，３２ｄ７２は、コア３２ｄ７３に巻き付けられている。なお、結合器３２ｄ７は、フォトカプラなどであってもよい。
【００７８】
整流回路３２ｄ８は、結合器３２ｄ７を介して伝達された比較器３２ｄ５の出力信号を整流して、直流電圧を出力する。整流回路３２ｄ８は、整流回路３２ｄ４と同じ回路で実現でき、ダイオード３２ｄ８１、容量素子３２ｄ８２、抵抗素子３２ｄ８３を有する。
【００７９】
電圧反転器３２ｄ９は、整流回路３２ｄ８が出力する直流電圧が大きいほど、小さい電圧値の制御信号ｃｎｔを出力する。電圧反転器３２ｄ９は、たとえば、反転増幅器である。
【００８０】
図１に示した同期整流回路１５の遅延時間制御回路１５ｅも、遅延時間制御回路３２ｄと同様の回路で実現できる。
スイッチング電源装置３０の容量素子３３は、リップル電圧を低減するために設けられている。容量素子３３の一端は出力端子ＯＵＴに接続され、他端はＧＮＤに接続される。
【００８１】
以下、上記のようなスイッチング電源装置３０の同期整流回路３２における遅延時間制御回路３２ｄの動作を説明する。他の動作については、第１の実施の形態のスイッチング電源装置１０の動作と同じである。
【００８２】
ドレイン電圧Ｖｄ２は、減衰器３２ｄ１によって減衰され、ドレイン電圧Ｖｄ２に比例した電圧として電圧反転器３２ｄ２に供給される。電圧反転器３２ｄ２の出力信号と、参照電圧Ｖｒｅｆと、比較器３２ｄ３の出力信号は、たとえば、以下のようになる。
【００８３】
図８は、電圧反転器の出力信号と参照電圧と比較器の出力信号の一例を示すタイミングチャートである。
電圧反転器３２ｄ２の出力信号の電圧値は、ダイオード１５ｂがオンするオン期間ｔｄｏでは、参照電圧Ｖｒｅｆよりも大きくなる。
【００８４】
したがって、比較器３２ｄ３の出力信号は、オン期間ｔｄｏの間（たとえば、図８のタイミングｔ１０からタイミングｔ１１までの期間）、Ｈレベルとなるパルス信号となる。このパルス信号のパルス幅は、オン期間ｔｄｏが長いほど、広くなる。つまり、パルス幅は、オン期間ｔｄｏを反映している。
【００８５】
整流回路３２ｄ４が出力する直流電圧は、パルス幅が長いほど（つまりオン期間ｔｄｏが長いほど）大きくなる。
図９は、１つ目の整流回路が出力する直流電圧、参照信号（三角波）、比較器の出力信号及び２つ目の整流回路が出力する直流電圧の一例を示すタイミングチャートである。
【００８６】
電圧Ｖ１は、オン期間ｔｄｏ＝ｔｄｏ１である場合に、整流回路３２ｄ４が出力する直流電圧を示し、電圧Ｖ２は、オン期間ｔｄｏ＝ｔｄｏ２（＜ｔｄｏ１）である場合に、整流回路３２ｄ４が出力する直流電圧を示している。
【００８７】
整流回路３２ｄ４が出力する直流電圧が小さいほど、参照信号より小さくなる期間が長くなる。そのため、比較器３２ｄ５の出力信号のパルス幅が長くなる。
たとえば、整流回路３２ｄ４が出力する直流電圧が電圧Ｖ２である場合のパルス幅ｐｗ１は、直流電圧が電圧Ｖ１である場合のパルス幅ｐｗ２よりも長い。
【００８８】
このような比較器３２ｄ５の出力信号を、結合器３２ｄ７を介して受ける整流回路３２ｄ８は、図９のように、比較器３２ｄ５の出力信号のパルス幅が短いほど小さい直流電圧を出力する。たとえば、整流回路３２ｄ８は、比較器３２ｄ５の出力信号が、パルス幅ｐｗ１のパルス信号である場合、直流電圧として電圧Ｖ２ａを出力し、比較器３２ｄ５の出力信号が、パルス幅ｐｗ２のパルス信号である場合、直流電圧として電圧Ｖ１ａを出力する。
【００８９】
電圧Ｖ１，Ｖ２は、ダイオード１５ｂのオン期間が現れる周期に依存した周波数である比較器３２ｄ３の出力信号（パルス信号）に基づいて生成され、図９に示すように時間によってやや変動し誤差が生じている。三角波の周波数を上げることで、比較器３２ｄ５が出力するパルス信号の周波数を上げることができ、そのパルス信号に基づいて整流回路３２ｄ８が出力する電圧Ｖ１ａ，Ｖ２ａの精度をあげることができる。
【００９０】
ただ、整流回路３２ｄ８が出力する直流電圧は、ダイオード１５ｂのオン期間ｔｄｏが長いほど小さくなるため、電圧反転器３２ｄ９は、整流回路３２ｄ８が出力する直流電圧が小さいほど、大きな電圧値の制御信号ｃｎｔが出力されるように電圧反転を行う。
【００９１】
これによって、オン期間ｔｄｏが長いほど、大きな電圧値の制御信号ｃｎｔが、波形成形器３１に供給される。前述のように制御信号ｃｎｔの電圧値が大きいほど、たとえば、図５に示した可変容量素子３１ａ，３１ｄの容量値が小さくなるため、１次側制御ＩＣ１１が出力する制御電圧Ｖｇ１ａに対する遅延時間が短くなる。この遅延時間が短くなると、ダイオード１５ｂのオン期間ｔｄｏが短くなる。
【００９２】
このように、オン期間ｔｄｏが長いほど、遅延時間が短くなるような制御を行うことで、トランジスタ１５ａのスイッチング動作の１サイクル当たりにおけるダイオード１５ｂのオン期間ｔｄｏが最小化される。
【００９３】
図１０は、ダイオードのオン期間の短縮例を示す図である。図１０には、ドレイン電流Ｉｄ２とダイオード電流Ｉｄの電流波形と、ゲート電圧Ｖｇ２の電圧波形が示されている。波形３６ａ，３７ａがトランジスタ１５ａのドレイン電流Ｉｄ２を示し、波形３６ｂ，３７ｂがダイオード電流Ｉｄを示す。
【００９４】
ダイオード１５ｂのオン期間を期間ｔｄｏａから期間ｔｄｏｂに短縮することで、波形３７ｂに示すように、ダイオード電流Ｉｄが流れる期間が短縮される。これにより、ダイオード電流Ｉｄによる電力損失を削減でき、第１の実施の形態のスイッチング電源装置１０と同様の効果が得られる。
【００９５】
（ＡＣ／ＤＣコンバータへの適用例）
上記のようなスイッチング電源装置３０は、ＡＣ／ＤＣコンバータとして用いることができる。
【００９６】
図１１は、フライバック方式のＡＣ／ＤＣコンバータの一例を示す図である。図１１において、図４に示した要素と同じ要素については同一符号が付されている。
ＡＣ／ＤＣコンバータ４０は、整流部４１を有している。整流部４１は、交流電圧を整流し、整流信号を出力する。整流部４１は、たとえば、交流電源４１ａにヒューズを介して接続されたコモンモードチョークフィルタ、コモンモードチョークフィルタが出力する交流電圧を整流するダイオードブリッジ、ダイオードブリッジが出力する整流信号を平滑化するキャパシタを有する。また、整流部４１は、整流信号に含まれる高周波信号をブロックするためのコイルを有していてもよい。
【００９７】
また、ＡＣ／ＤＣコンバータ４０は、１次側制御ＩＣ４３への給電用の容量素子４２を有する。容量素子４２の一端は、整流部４１の出力端子に接続され、他端はＧＮＤに接続される。
【００９８】
ＡＣ／ＤＣコンバータ４０の１次側制御ＩＣ４３は、トランジスタ１３のソース端子とＧＮＤとの間に接続された抵抗素子４４に印加される電圧を検出することで、トランジスタ１３のソース端子に流れる電流をモニタする。１次側制御ＩＣ４３は、検出した電流が異常値であるときには、たとえば、トランジスタ１３のスイッチング動作を停止する。
【００９９】
また、１次側制御ＩＣ４３には、出力端子ＯＵＴの電圧が、フォトカプラを介してフィードバックされ、フィードバックされた電圧に基づいて、ＡＣ／ＤＣコンバータ４０の出力電圧が一定に保たれるように、デューティ比を適切な値へ調整する。なお、フォトカプラ４５にはバイアスを安定化させるためのバイアス安定化回路４６が接続される。
【０１００】
また、図１１のＡＣ／ＤＣコンバータ４０の例では、１次側制御ＩＣ４３が出力する制御電圧Ｖｇ１ａが、結合器４７を介して同期整流回路４８の制御電圧生成回路４８ａに供給される。結合器４７は、たとえば、結合器３２ｄ７と同様のトランスである。
【０１０１】
制御電圧生成回路４８ａは、結合器４７を介して供給された制御電圧Ｖｇ１ａを、ＡＮＤ回路１５ｄ２の入力に適した値に減衰する減衰器４８ａ１を有している。また、制御電圧生成回路４８ａは、２次側制御ＩＣ１５ｃが出力する制御電圧Ｖｇ２ａを、ＡＮＤ回路１５ｄ２の入力に適した値に減衰する。減衰器４８ａ１，４８ａ２は、たとえば、抵抗素子を用いて実現できる。
【０１０２】
なお、減衰器４８ａ１，４８ａ２は、結合器４７を介して得られる制御電圧Ｖｇ１ａの大きさや、制御電圧Ｖｇ２ａの大きさによっては、設けなくてもよい。
以上のようなＡＣ／ＤＣコンバータ４０においても、図４に示したスイッチング電源装置３０と同様の効果が得られる。
【０１０３】
（ＤＣ／ＤＣコンバータへの適用例）
また、上記のようなスイッチング電源装置３０は、ＤＣ／ＤＣコンバータとして用いることもできる。
【０１０４】
図１２は、ＤＣ／ＤＣコンバータの一例を示す図である。図１２において、図１１に示した要素と同じ要素については同一符号が付されている。
ＤＣ／ＤＣコンバータ５０は、図１１に示した整流部４１がなく、容量素子４２の一端に、直流電流源５０ａが接続されている以外は、ＡＣ／ＤＣコンバータ４０と同じである。
【０１０５】
図１２に示すようなＤＣ／ＤＣコンバータ５０においても、図４に示したスイッチング電源装置３０と同様の効果が得られる。
以上、実施の形態に基づき、本発明の同期整流回路及びスイッチング電源装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【０１０６】
たとえば、図１のトランジスタ１３，１５ａなどはｎチャネル型のＦＥＴであるものとして説明したが、ｐチャネル型のＦＥＴであってもよい。
【符号の説明】
【０１０７】
１０  スイッチング電源装置
１１  １次側制御回路（制御ＩＣ）
１２  遅延回路
１３，１５ａ  トランジスタ
１４  トランス
１４ａ  １次巻き線
１４ｂ  ２次巻き線
１４ｄ  コア
１５  同期整流回路
１５ｂ  ダイオード
１５ｃ  ２次側制御回路（制御ＩＣ）
１５ｄ  制御電圧生成回路
１５ｄ１  反転増幅器
１５ｄ２  ＡＮＤ回路
１５ｄ３  増幅器
１５ｅ  遅延時間制御回路
１５ｆ  抵抗素子
ｃｎｔ  制御信号
Ｉｄ  ダイオード電流
Ｉｄ１，Ｉｄ２  ドレイン電流
ＯＵＴ  出力端子
ｔｄｏ  オン期間
Ｖｄ１，Ｖｄ２  ドレイン電圧
Ｖｆ  順方向電圧
Ｖｇ１，Ｖｇ２  ゲート電圧
Ｖｇ１ａ，Ｖｇ２ａ  制御電圧
【図１】
2019080433.tif 000003
【図２】
2019080433.tif 000004
【図３】
2019080433.tif 000005
【図４】
2019080433.tif 000006
【図５】
2019080433.tif 000007
【図６】
2019080433.tif 000008
【図７】
2019080433.tif 000009
【図８】
2019080433.tif 000010
【図９】
2019080433.tif 000011
【図１０】
2019080433.tif 000012
【図１１】
2019080433.tif 000013
【図１２】
2019080433.tif 000014