(57)【要約】【課題】積層セラミックキャパシタの本体に薄くて緻密な１次電極層を形成することにより、外部電極の厚さが薄くても、十分な耐湿信頼性を確保することができ、有効体積率を向上させることができる積層セラミックキャパシタを提供する。【解決手段】本発明の一実施形態に係る積層セラミックキャパシタは、誘電体層及び内部電極を含む本体と、該本体の一面に配置される外部電極と、を含み、上記外部電極は、上記本体の一面に配置され、上記内部電極と接触し窒化チタン（ＴｉＮ）を含む第１電極層と、該第１電極層上に配置される第２電極層と、を含む。【選択図】図２
2019096862.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層及び内部電極を含む本体と、該本体の一面に配置される外部電極と、を含み、
前記外部電極は、
前記本体の一面に配置され、前記内部電極と接触し窒化チタン（ＴｉＮ）を含む第１電極層と、該第１電極層上に配置される第２電極層と、を含む積層セラミックキャパシタ。
【請求項２】
前記第１電極層の厚さは１０〜５００ｎｍである、請求項１に記載の積層セラミックキャパシタ。
【請求項３】
前記本体は、互いに対向する第１及び第２面と、前記第１及び第２面と連結され、互いに対向する第３及び第４面と、前記第１及び第２面と連結され、かつ前記第３及び第４面と連結され、互いに対向する第５及び第６面と、を含み、
前記内部電極は、前記誘電体層を挟んで一端が前記第３及び第４面から交互に露出するように配置される第１及び第２内部電極を含み、
前記外部電極は、前記本体の第３及び第４面に配置され、前記第１及び第２内部電極とそれぞれ接続される第１及び第２外部電極を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項４】
前記第１及び第２外部電極は、前記本体の第３及び第４面にそれぞれ形成される接続部と、前記接続部から前記本体の第１、第２、第５、及び第６面の一部まで延びるように形成されるバンド部と、前記接続部及びバンド部が接する角部と、を含み、
前記第１電極層の接続部の厚さをｔ１、前記第１電極層の角部の厚さをｔ２としたとき、ｔ２／ｔ１が０．９以上である、請求項３に記載の積層セラミックキャパシタ。
【請求項５】
前記第２電極層は、導電性金属及びガラスを含む焼成電極である、請求項１に記載の積層セラミックキャパシタ。
【請求項６】
前記導電性金属はＣｕである、請求項５に記載の積層セラミックキャパシタ。
【請求項７】
前記第２電極層は、複数の金属粒子及びベース樹脂を含む樹脂系電極である、請求項１に記載の積層セラミックキャパシタ。
【請求項８】
前記金属粒子は、Ｃｕ、Ｎｉ、及びＡｇのいずれか１種以上である、請求項７に記載の積層セラミックキャパシタ。
【請求項９】
前記第２電極層は、複数の金属粒子と、該複数の金属粒子を取り囲む導電性連結部と、ベース樹脂と、前記第１電極層及び前記導電性連結部が接する界面に形成された金属間化合物と、を含む、請求項１に記載の積層セラミックキャパシタ。
【請求項１０】
前記金属粒子は、Ｃｕ、Ｎｉ、Ａｇ、ＡｇがコーティングされたＣｕ、及びＳｎがコーティングされたＣｕのいずれか１種以上である、請求項９に記載の積層セラミックキャパシタ。
【請求項１１】
前記外部電極は、前記第２電極層上に形成されためっき層をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項１２】
誘電体層及び内部電極を含む本体を準備する段階と、
前記本体の全面に原子層蒸着（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）工法によって窒化チタン（ＴｉＮ）を含む第１電極層を形成する段階と、
前記第１電極層が形成された本体において、第１及び第２外部電極が形成される部分の上部に第２電極層を形成する段階と、
前記第２電極層が形成された本体において、前記第１電極層の露出した部分をエッチングして除去する段階と、を含む積層型キャパシタの製造方法。
【請求項１３】
前記第２電極層は、導電性金属及びガラスを含むペーストを塗布及び焼成することによって形成される、請求項１２に記載の積層型キャパシタの製造方法。
【請求項１４】
前記第２電極層は、ベース樹脂に金属粒子が分散されたペーストを塗布した後、乾燥及び硬化することによって形成される、請求項１２に記載の積層型キャパシタの製造方法。
【請求項１５】
前記第２電極層は、ベース樹脂に金属粒子及びベース樹脂の硬化温度よりも低い融点を有する低融点金属が分散されたペーストを塗布した後、乾燥及び硬化することによって形成される、請求項１２に記載の積層型キャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックキャパシタ及びその製造方法に関するものである。
【背景技術】
【０００２】
積層セラミックキャパシタ（ＭＬＣＣ；Ｍｕｌｔｉｌａｙｅｒ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｒ）の小型化及び高容量化の傾向に伴い、積層セラミックキャパシタの有効体積率（全体の体積に比べ、容量に寄与する体積の割合）を増加させることに対する重要性が高まっている。
【０００３】
従来は、外部電極を形成する際に、導電性金属含まれたペーストを用いて、本体の内部電極が露出した面をペーストにディッピング（ｄｉｐｐｉｎｇ）する方法が主に使用されていた。
【０００４】
ところで、ディッピング工法によって形成された外部電極は、外部電極の厚さが均一でなく、本体の角部分には外部電極が過度に薄く形成される一方、残りの部分には外部電極が過度に厚く形成されていた。そのため、有効体積率を高く確保することが困難なだけでなく、積層セラミックキャパシタの連結性及び実装性を高めるために外部電極にめっき層を形成するとき、めっき液が本体の内側に浸透して、積層セラミックキャパシタの信頼性が減少するという問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の目的のうちの一つは、積層セラミックキャパシタの本体に薄くて緻密な１次電極層を形成することにより、外部電極の厚さが薄くても、十分な耐湿信頼性を確保することができ、有効体積率を向上させることができる積層セラミックキャパシタを提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は、誘電体層及び内部電極を含む本体と、該本体の一面に配置される外部電極と、を含み、上記外部電極は、上記本体の一面に配置され、上記内部電極と接触し窒化チタン（ＴｉＮ）を含む第１電極層と、該第１電極層上に配置される第２電極層と、を含む積層セラミックキャパシタを提供する。
【０００７】
本発明の他の実施形態は、誘電体層及び内部電極を含む本体を準備する段階と、上記本体の全面に原子層蒸着（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）工法によって窒化チタン（ＴｉＮ）を含む第１電極層を形成する段階と、上記第１電極層が形成された本体において、第１及び第２外部電極が形成される部分の上部に第２電極層を形成する段階と、上記第２電極層が形成された本体において、上記第１電極層の露出した部分をエッチングして除去する段階と、を含む積層型キャパシタの製造方法を提供する。
【発明の効果】
【０００８】
本発明の一実施例に係る積層セラミックキャパシタは、積層セラミックキャパシタの本体に薄くて緻密な１次電極層を形成することにより、外部電極の厚さが薄くても、十分な耐湿信頼性を確保することができ、有効体積率を向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の一実施例に係る積層セラミックキャパシタの斜視図を概略的に示したものである。
【図２】図１のＩ−Ｉ'による断面図を概略的に示したものである。
【図３】図２におけるＡ部分の拡大断面図を概略的に示したものである。
【図４】図２におけるＢ部分の拡大断面図を概略的に示したものである。
【図５】本発明の他の実施例に係る積層セラミックキャパシタのＢ部分の拡大断面図を概略的に示したものである。
【図６】本発明のさらに他の実施例に係る積層セラミックキャパシタのＢ部分の拡大断面図を概略的に示したものである。
【図７】本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。
【図８】本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。
【図９】本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。
【図１０】本発明の他の実施形態である積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。
【発明を実施するための形態】
【００１０】
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
【００１１】
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除去するのではなく、他の構成要素をさらに含むことができるということを意味する。
【００１２】
図面において、Ｘ方向は第１方向又は長さ方向、Ｙ方向は第２方向又は厚さ方向、Ｚ方向は第３方向、幅方向もしくは積層方向と定義することができるが、これに制限されるものではない。
【００１３】
積層セラミックキャパシタ
図１は本発明の一実施例に係る積層セラミックキャパシタの斜視図を概略的に示したものである。図２は図１のＩ−Ｉ'による断面図を概略的に示したものである。図３は図２におけるＡ部分の拡大断面図を概略的に示したものである。図４は図２におけるＢ部分の拡大断面図を概略的に示したものである。
【００１４】
以下、図１〜図４を参照して、本発明の一実施例に係る積層セラミックキャパシタ１００について説明する。
【００１５】
図１を参照すると、本発明の一実施例に係る積層セラミックキャパシタ１００は、本体１１０と、本体１１０の外側に配置された第１及び第２外部電極１３０、１４０と、を含む。
【００１６】
本体１１０は、厚さ方向（Ｚ方向）に互いに対向する第１及び第２面１、２と、上記第１及び第２面１、２と連結され、幅方向（Ｙ方向）に互いに対向する第３及び第４面３、４と、第１及び第２面１、２と連結され、かつ第３及び第４面３、４と連結され、長さ方向（Ｘ方向）に互いに対向する第５及び第６面５、６と、を有することができる。
【００１７】
図２を参照すると、本体１１０は、誘電体層１１１と、該誘電体層１１１を挟んで上記第３及び第４面３、４から交互に露出するように配置される内部電極１２１、１２２と、を含む。
【００１８】
本体１１０は、複数の誘電体層１１１を厚さ方向（Ｚ方向）に積層した後、焼成して形成されるが、かかる本体１１０の形状、寸法、及び誘電体層１１１の積層数は、本実施形態に図示したものに限定されない。
【００１９】
本体１１０を形成する複数の誘電体層１１１は、焼成された状態であり、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いなければ確認できない程度に一体化されていることができる。
【００２０】
誘電体層１１１を形成するための原料としては、十分な静電容量が得られるものであれば、特に制限されないが、例えば、チタン酸バリウム（ＢａＴｉＯ３）粉末であってもよい。誘電体層１１１を形成するための材料としては、チタン酸バリウム（ＢａＴｉＯ３）などの粉末に、本発明の目的に応じて多様なセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤などが添加されてもよい。
【００２１】
内部電極１２１、１２２は、第３面３から露出する第１内部電極１２１と、第４面４から露出する第２内部電極１２２と、を含むことができる。
【００２２】
第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する一対の電極であり、中間に配置された誘電体層１１１により互いに電気的に絶縁される。
【００２３】
第１及び第２内部電極１２１、１２２は、本体１１０の長さ方向（Ｘ方向）の第３及び第４面３、４から交互に露出することによって、本体１１０の外側に配置される第１及び第２外部電極１３０、１４０とそれぞれ連結される。
【００２４】
第１及び第２内部電極１２１、１２２の厚さは、用途に応じて決定されることができる。
【００２５】
例えば、第１及び第２内部電極１２１、１２２の幅は、本体１１０の大きさを考慮して、０．２から１．０μｍの範囲を満たすように形成してもよいが、必ずしもこれに限定されるものではない。
【００２６】
第１及び第２内部電極１２１、１２２は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）又は白金（Ｐｔ）などを単独で、あるいは、これらの合金からなる導電性金属を含むことができる。
【００２７】
本体１１０の上部及び下部のそれぞれには、内部電極が形成されていない誘電体層を積層して形成されるカバー層１１２を含むことができる。カバー層１１２は、外部衝撃に対して積層セラミックキャパシタの信頼性を維持する役割を果たすことができる。
【００２８】
外部電極１３０、１４０は、本体１１０の一面に配置され、内部電極１２１、１２２と接触し、ＴｉＮを含む第１電極層１３１、１４１と、該第１電極層１３１、１４１上に配置される第２電極層１３２、１４２と、を含む。
【００２９】
外部電極１３０、１４０は、第１及び第２内部電極１２１、１２２とそれぞれ接続される第１及び第２外部電極１３０、１４０を含むことができる。
【００３０】
このとき、第１及び第２外部電極１３０、１４０は、本体１１０の第３及び第４面３、４にそれぞれ形成される接続部と、該接続部から上記本体の第１、第２、第５、第６面１、２、５、６の一部まで延びるように形成されるバンド部と、上記接続部及びバンド部が接する角部と、を含むことができる。
【００３１】
図３及び図４を参照して、本発明の一実施例に係る積層セラミックキャパシタにおける第１及び第２外部電極１３０、１４０の構造についてさらに詳細に説明する。図３及び図４は第１外部電極１３０の拡大図であるが、これに対する説明は、第２外部電極１４０についても同様に適用されることができる。
【００３２】
第１電極層１３１は、ＴｉＮ（窒化チタン）を含む。また、ＴｉＮのみからなってもよい。
【００３３】
ＴｉＮは耐酸性及び耐久性に優れるため工程中に破損可能性が低く、セラミック及び金属などとの接着力（Ａｄｈｅｓｉｏｎ）にも優れるという長所がある。さらに、透湿率が低いため耐湿信頼性を向上させる役割を果たす。
【００３４】
第１電極層１３１は、原子層蒸着（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）工法により形成されることができる。
【００３５】
ＡＬＤ工法とは、半導体工程において基板の表面に薄膜や保護膜を蒸着させる技術で、化学的に薄膜をつける従来の蒸着技術とは異なり、原子層を一層ずつ積み上げて薄膜を成長させる技術のことをいう。ＡＬＤ工法は、段差被覆（Ｓｔｅｐ−ｃｏｖｅｒａｇｅ）に優れ、薄膜の厚さ調節が容易であり、かつ均一な薄膜を形成することができるという長所を有する。
【００３６】
また、ＴｉＮを用いてＡＬＤ工法で第１電極層を形成する場合、約５ｎｍの厚さでも内部電極と外部電極の連結性を十分に確保することができる。これによって、外部電極の厚さを減少させることができ、有効体積率を増加させることができる。
【００３７】
第１電極層１３１の厚さは１０〜５００ｎｍであってもよい。
【００３８】
第１電極層１３１の厚さが１０ｎｍ未満であると、十分な透湿防止効果が得られず、５００ｎｍを超えると、ＥＳＲが増加する恐れがあるためである。
【００３９】
下記表１は、原子層蒸着工法を用いてＴｉＮで第１電極層を形成し、樹脂系電極で２電極層を形成した後、第１電極層の最大厚さによる耐湿信頼性の変化を測定した結果である。
【００４０】
耐湿信頼性は、８５℃、８５％の条件で９．５Ｖ電圧を２０時間印加してテストし、サンプル毎に１００個をテストした結果、信頼性不良が発生しない個数を％で示した。
【００４１】
【表１】
2019096862.tif 000003
【００４２】
上記表１から分かるように、第１電極層の厚さが１０ｎｍ以上である場合は、耐湿信頼性が１００％であった。
【００４３】
図３を参照すると、第１電極層の接続部の厚さをｔ１、第１電極層の角部の厚さをｔ２としたとき、ｔ２／ｔ１は０．９以上であってもよい。ＡＬＤ工法を用いて第１電極層を形成するため、ｔ２／ｔ１が０．９以上になるように、第１電極層の厚さを全体的に均一に調節することができる。これにより、角部分まで十分な厚さに第１電極層を形成し、水分及びめっき液の浸透経路を遮断することができる。
【００４４】
また、第１電極層のバンド部の厚さをｔ３としたとき、ｔ３／ｔ１は０．９〜１．１であってもい。すなわち、接続部とバンド部の厚さバラツキも１０％以下であることができる。
【００４５】
上述したように、第１電極層により十分な耐湿信頼性及び電極連結性を確保することができるため、第２電極層については特に限定する必要はなく、より好ましい例として、第２電極層は図４〜図６に示すような形態を有することができる。
【００４６】
図４は図３におけるＢ部分の拡大断面図を概略的に示したものである。
【００４７】
図４を参照すると、第２電極層は、導電性金属１３２ａ及びガラス１３２ｂを含む焼成電極１３２であってもよい。ガラス１３２ｂ成分は、導電性金属１３２ａと第１電極層１３１間の合金形成を助けるバインダー（Ｂｉｎｄｅｒ）として機能し、シーリング（Ｓｅａｌｉｎｇ）させる役割を果たす。
【００４８】
この場合、焼成電極１３２を得るためには、例えば、導電性金属１３２ａ及びガラス１３２ｂを含むペーストを第１電極層上に塗布した後、焼成して焼成電極１３２を形成することができる。
【００４９】
このとき、導電性金属１３２ａはＣｕであってもよい。
【００５０】
図５は、本発明の他の実施例に係る積層セラミックキャパシタのＢ部分の拡大断面図を概略的に示したものである。
【００５１】
図５を参照すると、第２電極層は、複数の金属粒子１３２ａ'及びベース樹脂１３２ｂ'を含む樹脂系電極１３２'であってもよい。
【００５２】
樹脂系電極１３２'は、ベース樹脂１３２ｂ'に複数の金属粒子１３２ａ'が分散された形態である。この場合、樹脂系電極を得るためには、例えば、ベース樹脂に金属粒子が分散されたペーストを用いることができる。塗布されたペーストは、乾燥及び硬化工程を経て形成されるため、焼成により外部電極を形成していた従来の方法とは異なり、金属粒子が溶融せず粒子状に樹脂系電極内に存在することができる。
【００５３】
このとき、金属粒子１３２ａ'は、Ｃｕ、Ｎｉ、及びＡｇのいずれか１種以上であってもよい。
【００５４】
なお、金属粒子１３２ａ'は、球状だけでなく、必要に応じて、フレーク（Ｆｌａｋｅ）状からなってもよく、又は、球状とフレーク状の混合からなってもよい。
【００５５】
ベース樹脂１３２ｂ'は、熱硬化性樹脂を含むことができる。
【００５６】
このとき、上記熱硬化性樹脂は、例えば、エポキシ樹脂であってもよいが、本発明はこれに限定されるものではない。
【００５７】
ベース樹脂１３２ｂ'は、第１電極層１３１とめっき層（図示せず）との間を機械的に接合させる役割を果たす。
【００５８】
図６は本発明のさらに他の実施例に係る積層セラミックキャパシタのＢ部分の拡大断面図を概略的に示したものである。
【００５９】
図６を参照すると、第２電極層１３２''は、複数の金属粒子１３２ａ''と、該複数の金属粒子を取り囲む導電性連結部１３２ｃ''と、ベース樹脂１３２ｂ''と、上記第１電極層１３１及び上記導電性連結部１３２ｃ''と接触する金属間化合物１３２ｄ''と、を含む樹脂系電極１３２''であってもよい。
【００６０】
金属間化合物１３２ｄ''を含む樹脂系電極１３２''は、ベース樹脂１３２ｂ''に複数の金属粒子１３２ａ''が分散された形態である。
【００６１】
このとき、金属粒子１３２ａ''は、Ｃｕ、Ｎｉ、Ａｇ、ＡｇがコーティングされたＣｕ、及びＳｎがコーティングされたＣｕのいずれか１種以上であってもよい。
【００６２】
なお、金属粒子１３２ａ''は、球状だけでなく、必要に応じて、フレーク状からなってもよく、又は、球状とフレーク状の混合からなってもよい。
【００６３】
ベース樹脂１３２ｂ''は、熱硬化性樹脂を含むことができる。
【００６４】
このとき、上記熱硬化性樹脂は、例えば、エポキシ樹脂であってもよいが、本発明はこれに限定されるものではない。
【００６５】
ベース樹脂１３２ｂ''は、第１電極層１３１とめっき層（図示せず）との間を機械的に接合させる役割を果たす。
【００６６】
導電性連結部１３２ｃ''は、溶融状態で複数の金属粒子１３２ａ''を取り囲んで互いに連結する役割を果たし、これにより、本体１１０の内部応力を最小化させ、高温負荷と耐湿負荷特性を向上させることができる。
【００６７】
このとき、導電性連結部１３２ｃ''に含まれる金属は、ベース樹脂１３２ｂ''の硬化温度よりも低い融点を有することができる。
【００６８】
すなわち、導電性連結部１３２ｃ''は、ベース樹脂１３２ｂ''の硬化温度よりも低い融点を有するため、燥及び硬化工程を経る過程で溶融し、図５に示すように、導電性連結部１３２ｃ''は溶融状態で金属粒子１３２ａ''をカバーできるようになる。
【００６９】
このとき、導電性連結部の金属は、３００℃以下の低融点金属からなることが好ましい。例えば、２１３〜２２０℃の融点を有するＳｎを含むことができる。
【００７０】
金属間化合物１３２ｄ''は、第１電極層１３１上に接触するように配置され、樹脂系電極１３２''と第１電極層１３１との接触抵抗を減少させる役割を果たす。また、金属間化合物１３２ｄ''は、導電性連結部１３２ｃ''と接触し、第１電極層１３１と導電性連結部１３２ｃ''を連結する役割を果たす。
【００７１】
この場合、樹脂系電極１３２''を得るためには、例えば、ベース樹脂にＣｕ、Ｎｉ、Ａｇ、ＡｇがコーティングされたＣｕ、及びＳｎがコーティングされたＣｕのいずれか１種以上の金属粒子及びベース樹脂１３２ｂ''の硬化温度よりも低い融点を有する低融点金属が分散されたペーストを用いることができ、塗布されたペーストは、乾燥及び硬化工程を経て形成されるため、焼成により外部電極を形成していた従来の方法とは異なり、金属粒子が溶融せず粒子状に樹脂系電極内に存在することができる。
【００７２】
このとき、低融点金属は、Ｓｎ／Ｂｉ、Ｓｎ−Ｐｂ、Ｓｎ−Ｃｕ、Ｓｎ−Ａｇ、及びＳｎ−Ａｇ−Ｃｕのいずれか１種以上であってもよい。
【００７３】
なお、外部電極１３０、１４０は、第２電極層１３２、１４２上に形成されためっき層（図示せず）をさらに含むことができる。
【００７４】
また、めっき層は、多層構造からなってもよい。例えば、Ｎｉ／Ｓｎ、Ｓｎ／Ｎｉ／Ｓｎ、及びＣｕ／Ｎｉ／Ｓｎなどの多層構造でめっき層が構成されてもよい。
【００７５】
積層セラミックキャパシタの製造方法
図７〜図１０は、本発明の他の実施形態による積層セラミックキャパシタの製造方法の各段階を概略的に示した斜視図である。
【００７６】
本発明の他の実施形態による積層セラミックキャパシタの製造方法は、誘電体層及び内部電極を含む本体を準備する段階と、上記本体の全面に原子層蒸着工法によってＴｉＮ（チタン窒化物）を含む第１電極層を形成する段階と、上記第１電極層が形成された本体において、第１及び第２外部電極が形成される部分の上部に第２電極層を形成する段階と、上記第２電極層が形成された本体において、上記第１電極層の露出した部分をエッチングして除去する段階と、を含む。
【００７７】
先ず、図７を参照すると、誘電体層２１１及び内部電極２２１、２２２を含む本体を設ける段階が行われることができる。
【００７８】
チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーを、キャリヤフィルム（Ｃａｒｒｉｅｒ  Ｆｉｌｍ）上に塗布及び乾燥することで、複数のセラミックシートを設ける。
【００７９】
上記セラミックシートは、チタン酸バリウム（ＢａＴｉＯ３）などのセラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、該スラリーをドクターブレード法により数μｍの厚さを有するシート（Ｓｈｅｅｔ）状に  作製することができる。
【００８０】
次に、導電性金属を含む導電性ペーストを設けることができる。上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）又は白金（Ｐｔ）などの単独あるいは合金であってもよく、平均粒子径が０．１〜０．２μｍであってもよく、４０〜５０重量％の導電性金属を含む内部電極用導電性ペーストを設けてもよい。
【００８１】
上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などにより塗布して、内部電極パターンを形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。
【００８２】
上記内部電極パターンが印刷されたセラミックシートを積層し、その上部及び下部に内部電極パターンが印刷されていないセラミックシートを積層して、内部に内部電極２２１、２２２を含む積層体を形成することができる。このとき、内部電極パターンが印刷されたセラミックシートの積層数は、積層セラミックキャパシタの容量に応じて調節することができる。内部電極パターンが印刷されていないセラミックシートは、本体２１０の上部及び下部に配置されるカバー部２１２となる。
【００８３】
その後、上記積層体を圧着及び焼成して、本体２１０を形成することができる。
【００８４】
図８を参照すると、本体２１０を形成した後、本体２１０の全面に、ＡＬＤ工法によってＴｉＮを含む第１電極層２５０を形成する段階を行う。
【００８５】
次に、図９を参照すると、上記第１電極層２５０が形成された本体において、第１及び第２外部電極が形成される部分の上部に第２電極層２３２、２４２を形成する段階を行う。
【００８６】
例えば、導電性金属及びガラスを含むペーストを塗布及び焼成して、第２電極層を形成することができる。
【００８７】
また、ベース樹脂に金属粒子が分散されたペーストを塗布した後、乾燥及び硬化することによって、第２電極層を形成することができる。
【００８８】
さらに、ベース樹脂に金属粒子及びベース樹脂の硬化温度よりも低い融点を有する低融点金属が分散されたペーストを塗布した後、乾燥及び硬化することによって、第２電極層を形成することができる。
【００８９】
次いで、図１０を参照すると、上記第２電極層２３２、２４２が形成された本体において、第１電極層２５０の露出している部分をエッチングして除去する段階を行い、第１電極層２３１、２３２及び第２電極層２３２、２４２を含む第１及び第２外部電極２３０、２４０を形成することで、積層セラミックキャパシタを完成することができる。
【００９０】
ここで、第２電極層２３２、２４２は保護層（Ｐａｓｓｉｖａｔｉｏｎ）として機能するため、別途保護層を設ける必要がなく、第１電極層２５０の露出されている部分をエッチングして除去することができる。
【００９１】
また、エッチングは、乾式エッチング（Ｄｒｙ  ｅｔｃｈｉｎｇ）又は湿式エッチング（Ｗｅｔ  ｅｔｃｈｉｎｇ）であってもよい。
【００９２】
さらに、必要に応じて、第１及び第２外部電極２３０、２４０上にめっき層を形成する段階をさらに行うことができるが、これに制限されるものではない。
【００９３】
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
【符号の説明】
【００９４】
１００  積層セラミックキャパシタ
１１０  本体
１１１  誘電体層
１１２  カバー層
１２１、１２２  内部電極
１３０、１４０  外部電極
１３１  第１電極層
１３２  第２電極層
【図１】
2019096862.tif 000004
【図２】
2019096862.tif 000005
【図３】
2019096862.tif 000006
【図４】
2019096862.tif 000007
【図５】
2019096862.tif 000008
【図６】
2019096862.tif 000009
【図７】
2019096862.tif 000010
【図８】
2019096862.tif 000011
【図９】
2019096862.tif 000012
【図１０】
2019096862.tif 000013