(57)【要約】【課題】占有面積が小型化し、かつ、放熱性が向上した低コストな半導体装置の提供を目的とする。【解決手段】半導体装置は、プリント配線基板と、第１パッケージ本体と、第１パッケージ本体の一面に設けられる第１放熱面とを含み、第１放熱面に対面する別の一面がプリント配線基板の一方面に対面して配置される第１半導体モジュールと、第１放熱面に設けられる第１放熱装置と、第２パッケージ本体と、第２パッケージ本体の一面に設けられる第２放熱面とを含み、第２放熱面に対面する別の一面がプリント配線基板の他方面に対面して配置される第２半導体モジュールと、第２放熱面に設けられる第２放熱装置と、を備える。第１半導体モジュールと第２半導体モジュールとは平面視において重なって配置される。第２半導体モジュールは第１半導体モジュールに並列接続される。【選択図】図１
2019096718.tif 000002
【特許請求の範囲】
【請求項１】
プリント配線基板と、
第１半導体素子を内包する第１パッケージ本体と、前記第１パッケージ本体の一面に設けられ前記第１半導体素子にて発生する熱を放熱する第１放熱面とを含み、前記第１放熱面に対面する前記第１パッケージ本体の別の一面が前記プリント配線基板の一方面に対面して配置される第１半導体モジュールと、
前記第１半導体モジュールの前記第１放熱面に設けられる第１放熱装置と、
第２半導体素子を内包する第２パッケージ本体と、前記第２パッケージ本体の一面に設けられ前記第２半導体素子にて発生する熱を放熱する第２放熱面とを含み、前記第２放熱面に対面する前記第２パッケージ本体の別の一面が前記プリント配線基板の他方面に対面して配置される第２半導体モジュールと、
前記第２半導体モジュールの前記第２放熱面に設けられる第２放熱装置と、を備え、
前記第１半導体モジュールと前記第２半導体モジュールとは、平面視において重なって配置され、
前記第２半導体モジュールは、前記第１半導体モジュールに並列接続される半導体装置。
【請求項２】
前記プリント配線基板は、複数の端子部を含み、
前記第１半導体モジュールは、
各々が、前記第１パッケージ本体から突出して設けられ、かつ、前記第１半導体素子に接続される複数の第１外部接続端子を含み
各前記第１外部接続端子は、
前記第１パッケージ本体側に第１基端部と、前記第１基端部から突出する方向に第１先端部とを含み、
前記第２半導体モジュールは、
各々が、前記第２パッケージ本体から突出して設けられ、かつ、前記第２半導体素子に接続される複数の第２外部接続端子を含み
各前記第２外部接続端子は、
前記第２パッケージ本体側に第２基端部と、前記第２基端部から突出する方向に第２先端部とを含み、
各前記第１外部接続端子の前記第１基端部と各前記第２外部接続端子の前記第２基端部とは、鏡像な位置関係で配列され、
前記第２半導体モジュールは、各前記第２外部接続端子が前記プリント配線基板の各前記端子部を介して各前記第１外部接続端子に接続されることにより、または、各前記第２外部接続端子の前記第２先端部が前記プリント配線基板の各前記端子部を介して各前記第１外部接続端子の前記第１先端部に接続されることにより、前記第１半導体モジュールに並列接続される請求項１に記載の半導体装置。
【請求項３】
各前記第２外部接続端子の前記第２先端部は、各前記第１外部接続端子の前記第１先端部に対し、入れ子に配置される請求項２に記載の半導体装置。
【請求項４】
各前記第１外部接続端子または各前記第２外部接続端子の少なくとも一方は、プレスフィット端子を含む請求項２または請求項３に記載の半導体装置。
【請求項５】
各前記第１外部接続端子または各前記第２外部接続端子の少なくとも一方は、ばね端子を含む請求項２から請求項４のいずれか一項に記載の半導体装置。
【請求項６】
各前記第１外部接続端子または各前記第２外部接続端子の少なくとも一方は、前記プリント配線基板に対し平行に折り曲げられて各前記端子部に面接触する板状の端子を含む請求項２から請求項５のいずれか一項に記載の半導体装置。
【請求項７】
各前記第２外部接続端子は、前記第２半導体モジュールの内側に折り曲げられて前記プリント配線基板の各前記端子部に面接触する板状の端子を含み、
各前記第２外部接続端子の前記第２先端部は、各前記第１外部接続端子の前記第１先端部に対し、入れ子に配置される請求項６に記載の半導体装置。
【請求項８】
前記プリント配線基板は、各前記端子部に貫通孔を含み、
各前記第１外部接続端子および各前記第２外部接続端子の少なくとも一方が前記貫通孔を貫通し、
各前記第２外部接続端子の前記第２先端部は各前記第１外部接続端子の前記第１先端部に接続される請求項２から請求項７のいずれか一項に記載の半導体装置。
【請求項９】
各前記第２外部接続端子は、前記第２先端部に凹型形状を含み、
各前記第１外部接続端子は、前記第１先端部に、前記第２先端部の前記凹型形状に嵌合する凸型形状を含む請求項８に記載の半導体装置。
【請求項１０】
前記凹型形状は、孔または二股に分かれたスリットである請求項９に記載の半導体装置。
【請求項１１】
各前記第２外部接続端子は、前記第２先端部にＬ字型形状を含み、
各前記第１外部接続端子は、前記第１先端部が前記第２先端部の前記Ｌ字型形状の底面または側面に接触する請求項８または請求項９に記載の半導体装置。
【請求項１２】
各前記第２外部接続端子は、前記第２先端部にテーパ形状を含み、
各前記第１外部接続端子は、前記第１先端部に、前記第２先端部の前記テーパ形状に接触するテーパ形状を含む請求項８から請求項１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記プリント配線基板は、複数の端子部を含み、
前記第１半導体モジュールは、
各々が、前記第１パッケージ本体から突出して設けられ、かつ、前記第１半導体素子に接続される複数の第１外部接続端子を含み
各前記第１外部接続端子は、
前記第１パッケージ本体から突出する方向に第１先端部とを含み、
前記第２半導体モジュールは、
各々が、前記第２パッケージ本体から突出して設けられ、かつ、前記第２半導体素子に接続される複数の第２外部接続端子を含み
各前記第２外部接続端子は、
前記第２パッケージ本体から突出する方向に第２先端部とを含み、
各前記第２外部接続端子の前記第２先端部は、各前記第１外部接続端子の前記第１先端部の太さまたは厚さに対応して、前記プリント配線基板の面内に平行な方向にずらして配列され、
前記第２半導体モジュールは、前記第２先端部が前記プリント配線基板の各前記端子を介して各前記第１外部接続端子の前記第１先端部の側面に接触することにより、前記第１半導体モジュールに並列接続される請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
電力半導体モジュールには、できるだけ大きな電力を低損失にスイッチング制御することが求められており、電力半導体モジュール１個当たりの低損失化を図るだけでは、市場からの高まる要求に応えきれない。そのため、複数の電力半導体モジュールが並列接続された電力半導体装置が用いられ、各半導体モジュールで生じる損失を分散させている。しかし、そのような電力半導体装置においては、各電力半導体モジュールから損失によって生じる熱を放熱させる必要があるため、放熱面の面積を大きくしなければならない。すなわち、複数の電力半導体モジュールを含む電力半導体装置は、コスト増大および寸法の大型化を招く。
【０００３】
特許文献１には、第１パワーチップと第２パワーチップとが間隔を有して対向配置され、かつ、互いがワイヤによって配線される電力用半導体装置が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１８６２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の電力用半導体装置は、小型化が可能であるものの、特別な支持体（ケースまたはパッケージ）が必要であり、コストが増大する。
【０００６】
本発明は以上のような課題を解決するためになされたものであり、占有面積が小型化し、かつ、放熱性が向上した低コストな半導体装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置は、プリント配線基板と、第１半導体素子を内包する第１パッケージ本体と、第１パッケージ本体の一面に設けられ第１半導体素子にて発生する熱を放熱する第１放熱面とを含み、第１放熱面に対面する第１パッケージ本体の別の一面がプリント配線基板の一方面に対面して配置される第１半導体モジュールと、第１半導体モジュールの第１放熱面に設けられる第１放熱装置と、第２半導体素子を内包する第２パッケージ本体と、第２パッケージ本体の一面に設けられ第２半導体素子にて発生する熱を放熱する第２放熱面とを含み、第２放熱面に対面する第２パッケージ本体の別の一面がプリント配線基板の他方面に対面して配置される第２半導体モジュールと、第２半導体モジュールの第２放熱面に設けられる第２放熱装置と、を備える。第１半導体モジュールと第２半導体モジュールとは、平面視において重なって配置される。第２半導体モジュールは、第１半導体モジュールに並列接続される。
【発明の効果】
【０００８】
本発明によれば、占有面積が小型化し、かつ、放熱性が向上した低コストな半導体装置の提供が可能である。
【０００９】
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１における半導体装置の構成を示す断面図である。
【図２】実施の形態１における第１半導体モジュールの構成を示す断面図である。
【図３】実施の形態１における第１半導体モジュールの構成を示す平面図である。
【図４】実施の形態１における第２半導体モジュールの構成を示す断面図である。
【図５】実施の形態１における第２半導体モジュールの構成を示す平面図である。
【図６】前提技術における半導体装置の構成を示す断面図である。
【図７】前提技術における半導体装置の構成を示す平面図である。
【図８】前提技術における半導体装置の別の構成を示す平面図である。
【図９】前提技術における半導体装置のさらに別の構成を示す断面図である。
【図１０】図９に示される前提技術における半導体装置の構成を示す平面図である。
【図１１】実施の形態２における半導体装置の構成を示す断面図である。
【図１２】実施の形態２における半導体装置の構成を示す平面図である。
【図１３】実施の形態３における半導体装置の構成を示す断面図である。
【図１４】実施の形態３における第１半導体モジュールの構成を示す平面図である。
【図１５】実施の形態３における第２半導体モジュールの構成を示す平面図である。
【図１６】実施の形態４における半導体装置の構成を示す断面図である。
【図１７】実施の形態５における半導体装置の構成を示す断面図である。
【図１８】実施の形態６における半導体装置の構成を示す断面図である。
【図１９】実施の形態７における半導体装置の端子部付近の構成を拡大して示す側面図である。
【図２０】実施の形態８における半導体装置の端子部付近の構成を拡大して示す断面図である。
【図２１】実施の形態９における半導体装置の端子部付近の構成を拡大して示す断面図である。
【図２２】実施の形態９における半導体装置の端子部付近の別の構成を拡大して示す断面図である。
【図２３】実施の形態１０における半導体装置の端子部付近の構成を拡大して示す断面図である。
【図２４】実施の形態１１における半導体装置の端子部付近の構成を拡大して示す断面図である。
【発明を実施するための形態】
【００１１】
＜実施の形態１＞
実施の形態１における半導体装置を説明する。
【００１２】
（装置構成）
図１は、実施の形態１における半導体装置１００の構成を示す断面図である。半導体装置１００は、プリント配線基板１０、第１半導体モジュール２０、第１放熱装置４０、第２半導体モジュール３０および第２放熱装置５０で構成される。詳細は後述するが、実施の形態１において、半導体装置１００は、第１半導体モジュール２０および第２半導体モジュール３０として電力半導体モジュールを含む電力半導体装置である。
【００１３】
プリント配線基板１０には、第１半導体モジュール２０および第２半導体モジュール３０を並列接続するための複数の端子部１２または複数の配線（図示せず）が設けられている。
【００１４】
第１半導体モジュール２０は、第１パッケージ本体２２、第１放熱面２３および複数の第１外部接続端子２４を含む。
【００１５】
図２は、実施の形態１における第１半導体モジュール２０の構成を示す断面図である。第１パッケージ本体２２は、少なくとも１つの第１半導体素子２１を内包する。実施の形態１においては、第１パッケージ本体２２は、複数の第１半導体素子２１を内包する。複数の第１半導体素子２１は、スイッチング素子２１ａまたはダイオード等を含む。スイッチング素子２１ａは、電力半導体用のスイッチング素子であり、例えば、ＳｉＣなどのＷＢＧ（Wide Band Gap）半導体を含むＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）またはＳｉＣなどのＷＢＧ半導体を含むＩＧＢＴ（Insulated Gate Bipolar Transistor）である。つまり、実施の形態１において、第１半導体モジュール２０は、電力半導体モジュールである。
【００１６】
第１放熱面２３は、第１パッケージ本体２２の一面２２ａに設けられ、少なくとも１つの第１半導体素子２１にて発生する熱を放熱する。第１放熱面２３は、例えば、Ｃｕ等の金属からなる。
【００１７】
各第１外部接続端子２４は、第１パッケージ本体２２から突出して設けられる。ここでは、各第１外部接続端子２４は、長尺の棒状または板状の形状を有する。各第１外部接続端子２４は、第１パッケージ本体２２側に第１基端部２４ａと、第１基端部２４ａから突出する方向つまり先端方向に第１先端部２４ｂとを含む。各第１外部接続端子２４は、第１パッケージ本体２２の内部において少なくとも１つの第１半導体素子２１に接続されており、外部と少なくとも１つの第１半導体素子２１とを配線する。図３は、実施の形態１における第１半導体モジュール２０の構成を示す平面図であり、プリント配線基板１０の一方面１１ａから観察した状態を示す。実施の形態１において第１パッケージ本体２２は、デュアルインラインパッケージである。各第１外部接続端子２４は、デュアルインラインパッケージの外形を構成する４辺のうち対向する２辺に、第１基端部２４ａを含む。なお、これら第１パッケージ本体２２および各第１外部接続端子２４の形態は一例であり、上記に限られるものではない。
【００１８】
第１放熱装置４０は、図１に示されるように、第１半導体モジュール２０の第１放熱面２３に設けられる。第１放熱装置４０は、第１半導体モジュール２０にて発生する熱を第１放熱面２３と外部との間で熱交換する。実施の形態１において、第１放熱装置４０はヒートシンクであるが、熱交換の機能を有する装置であればこれに限られない。
【００１９】
第２半導体モジュール３０は、第２パッケージ本体３２、第２放熱面３３および複数の第２外部接続端子３４を含む。
【００２０】
図４は、実施の形態１における第２半導体モジュール３０の構成を示す断面図である。第２パッケージ本体３２は、少なくとも１つの第２半導体素子３１を内包する。実施の形態２においては、第２パッケージ本体３２は、複数の第２半導体素子３１を内包する。複数の第２半導体素子３１は、スイッチング素子３１ａまたはダイオード等を含む。スイッチング素子３１ａは、電力半導体用のスイッチング素子であり、例えば、ＳｉＣなどのＷＢＧ半導体を含むＭＯＳＦＥＴまたはＳｉＣなどのＷＢＧ半導体を含むＩＧＢＴである。つまり、実施の形態１において、第２半導体モジュール３０は、電力半導体モジュールである。
【００２１】
第２放熱面３３は、第２パッケージ本体３２の一面３２ａに設けられ、少なくとも１つの第２半導体素子３１にて発生する熱を放熱する。第２放熱面３３は、例えば、Ｃｕ等の金属からなる。
【００２２】
各第２外部接続端子３４は、第２パッケージ本体３２から突出して設けられる。ここでは、各第２外部接続端子３４は、長尺の棒状または板状の形状を有する。各第２外部接続端子３４は、第２パッケージ本体３２側に第２基端部３４ａと、第２基端部３４ａから突出する方向つまり先端方向に第２先端部３４ｂとを含む。各第２外部接続端子３４は、第２パッケージ本体３２の内部において少なくとも１つの第２半導体素子３１に接続されており、外部と少なくとも１つの第２半導体素子３１とを配線する。図５は、実施の形態１における第２半導体モジュール３０の構成を示す平面図であり、プリント配線基板１０の他方面１１ｂから観察した状態を示す。実施の形態１において第２パッケージ本体３２も、第１パッケージ本体２２と同様に、デュアルインラインパッケージである。各第２外部接続端子３４は、デュアルインラインパッケージの外形を構成する４辺のうち対向する２辺に、第２基端部３４ａを含む。なお、これら第２パッケージ本体３２および各第２外部接続端子３４の形態は一例であり、上記に限られるものではない。
【００２３】
図３および図５に示されるように、各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像な位置関係で配列される。第１先端部２４ｂと第２先端部３４ｂとも、鏡像な位置関係で配列されている。第１パッケージ本体２２の形状および第２パッケージ本体３２の形状も鏡像関係を有する。また、図２および図４に示されるように、例えば、第１パッケージ本体２２に内包される少なくとも１つの第１半導体素子２１と、第２パッケージ本体３２に内包される少なくとも１つの第２半導体素子３１とは、互いが鏡像な位置関係で配置されてもよい。このように、第１半導体モジュール２０の各構成と第２半導体モジュール３０の各構成とは、鏡像な関係を有する。さらに、第１半導体モジュール２０と第２半導体モジュール３０とは、互いに同じ機能を有する半導体モジュールである。
【００２４】
第２放熱装置５０は、図１に示されるように、第２半導体モジュール３０の第２放熱面３３に設けられる。第２放熱装置５０は、第２半導体モジュール３０にて発生する熱を第２放熱面３３と外部との間で熱交換する。実施の形態１において、第２放熱装置５０はヒートシンクであるが、熱交換の機能を有する装置であればこれに限られない。
【００２５】
第１半導体モジュール２０は、第１放熱面２３に対面する第１パッケージ本体２２の別の一面２２ｂがプリント配線基板１０の一方面１１ａに対面して配置される。第２半導体モジュール３０は、第２放熱面３３に対面する第２パッケージ本体３２の別の一面３２ｂがプリント配線基板１０の他方面１１ｂに対面して配置される。また、プリント配線基板１０の平面視において、第１半導体モジュール２０と第２半導体モジュール３０とは重なって配置される。ここでは、図１に示されるように、第１半導体モジュール２０と第２半導体モジュール３０とは、プリント配線基板１０に対し鏡像に配置される。
【００２６】
第１半導体モジュール２０の各第１外部接続端子２４は、プリント配線基板１０の一方面１１ａに設けられた各端子部１２に接続される。ここでは、プリント配線基板１０の各端子部１２は貫通孔（図示せず）を有しており、各第１外部接続端子２４はその貫通孔を貫通し、例えばはんだ（図示せず）を介して各端子部１２に接続されている。同様に、第２半導体モジュール３０の各第２外部接続端子３４は、プリント配線基板１０の他方面１１ｂに設けられた各端子部１２に接続される。ここでは、各第２外部接続端子３４は、各第１外部接続端子２４が貫通した貫通孔の隣に配置される別の貫通孔を貫通して、例えばはんだを介して各端子部１２に接続されている。各第１外部接続端子２４は、プリント配線基板１０の各端子部１２を介して各第２外部接続端子３４に電気的に接続されている。第２半導体モジュール３０は、各第２外部接続端子３４がプリント配線基板１０の各端子部１２を介して各第１外部接続端子２４に接続されることにより、第１半導体モジュール２０に並列接続される。
【００２７】
（前提技術）
実施の形態１にける半導体装置１００の作用効果を説明する前に、前提技術を説明する。図６は、前提技術における半導体装置９００の構成を示す断面図である。
【００２８】
前提技術においては、２つの半導体モジュール９２０（以下、一方を半導体モジュール９２０ａと、他方を半導体モジュール９２０ｂという。）が、プリント配線基板１０の一方面１１ａに並べて配置されている。一方の半導体モジュール９２０ａおよび他方の半導体モジュール９２０ｂのそれぞれの内部構成と各外部接続端子９２４とは、鏡像な構成ではなく、同じ構成を有する。また、一方の半導体モジュール９２０ａと他方の半導体モジュール９２０ｂとは、プリント配線基板１０に対し鏡像な位置関係で配置されてもいない。放熱装置９４０は、プリント配線基板１０の片面に取り付けられている。つまり放熱装置９４０は、一方面１１ａ側に配置される各半導体モジュール９２０の放熱面９２３に取り付けられている。以上のような構成を有する半導体装置９００の占有面積は、少なくとも２つの半導体モジュール９２０の寸法よりも大きくなる。
【００２９】
図７は、前提技術における半導体装置９００の構成を示す平面図である。一方の半導体モジュール９２０ａに対し、他方の半導体モジュール９２０ｂは、プリント配線基板１０の面内において１８０度回転して配置されている。一方の半導体モジュール９２０ａと他方の半導体モジュール９２０ｂとが並列接続される場合、プリント配線基板１０上には各外部接続端子９２４を接続するために交差する配線１３を設ける必要がある。図７においては、簡略化のため、一部の配線のみが図示されているが、他の外部接続端子間を接続するためにも多くの交差配線が必要であり、２つの半導体モジュール９２０を並列接続するための配線１３のパターンが複雑化する。
【００３０】
図８は、前提技術における半導体装置９０１の構成を示す平面図である。他方の半導体モジュール９２０ｂは、一方の半導体モジュール９２０ａと同じ向きに並べて配置されている。各外部接続端子９２４はジャンパー線を含む配線１３で接続されている。ジャンパー線が用いられることにより、図７の配線と比較して、プリント配線基板１０上の配線１３のパターンは複雑ではなくなるが、半導体装置９０１全体としての配線は複雑化する。
【００３１】
図９は、前提技術における半導体装置９０２の構成を示す断面図である。図１０は、図９に示される前提技術における半導体装置９０２の構成を示す平面図である。一方の半導体モジュール９２０ａは、プリント配線基板１０の一方面１１ａに配置され、他方の半導体モジュール９２０ｂは、プリント配線基板１０の他方面１１ｂに配置されている。他方の半導体モジュール９２０ｂは、一方の半導体モジュール９２０ａと重ならないように配置されている。一方の半導体モジュール９２０ａと他方の半導体モジュール９２０ｂとが並列接続される場合、近接する各外部接続端子９２４間を接続する一部の配線１３は、図７または図８に示される配線１３よりも短くかつ単純化される。しかし、半導体装置９０２の占有面積は、少なくとも２つの半導体モジュール９２０の寸法よりも大きくなる。また、短縮化される配線１３も、複数の外部接続端子９２４のうち一部の外部接続端子に限られる。よって、寸法削減の効果は小さい。
【００３２】
また、図示は省略するが、各外部接続端子がパッケージ本体の一辺に一列に並んでいる構成を有する半導体モジュールであれば、各外部接続端子がプリント配線基板の面内において対向するよう半導体モジュールを配置することにより各配線の短縮化が可能である。しかし、各外部接続端子がパッケージ本体の一辺に並んだ半導体モジュールは、半導体モジュール自身の寸法増大を招き、半導体装置の寸法小型化は困難である。
【００３３】
（効果）
実施の形態１における半導体装置１００においては、プリント配線基板１０の一方面１１ａに第１半導体モジュール２０が搭載され、他方面１１ｂに第２半導体モジュール３０が搭載されるにも関わらず、それら占有面積は、２つの半導体モジュールを合わせた面積よりも大きくなることがない。また、各半導体モジュールの放熱面に放熱装置が取り付けられるため、放熱性が向上する。実施の形態１における半導体装置１００は、特別なケース等が必要ないため、低コストである。
【００３４】
また、第１半導体モジュール２０と第２半導体モジュール３０とは、交差配線が必ずしも必要なく、最短距離で合理的に配線される。プリント配線基板１０における占有面積の最小化も可能である。
【００３５】
また、実施の形態１においては、第１半導体モジュール２０の第１パッケージ本体２２および第２半導体モジュール３０の第２パッケージ本体３２は、デュアルインラインパッケージである例が示された。パッケージおよび外部接続端子の形態は、上記に限られることはなく、例えば、外部接続端子が、千鳥格子状に配列されていてもよいし、３列以上の複数列に配列されていてもよい。または、パッケージの外形を構成する３辺以上の各辺に外部接続端子が設けられていてもよい。これらは、上記と同様の効果を奏する。
【００３６】
以上をまとめると、実施の形態１における半導体装置１００は、プリント配線基板１０と、少なくとも１つの第１半導体素子２１を内包する第１パッケージ本体２２と、第１パッケージ本体２２の一面２２ａに設けられ少なくとも１つの第１半導体素子２１にて発生する熱を放熱する第１放熱面２３とを含み、第１放熱面２３に対面する第１パッケージ本体２２の別の一面２２ｂがプリント配線基板１０の一方面１１ａに対面して配置される第１半導体モジュール２０と、第１半導体モジュール２０の第１放熱面２３に設けられる第１放熱装置４０と、少なくとも１つの第２半導体素子３１を内包する第２パッケージ本体３２と、第２パッケージ本体３２の一面３２ａに設けられ少なくとも１つの第２半導体素子３１にて発生する熱を放熱する第２放熱面３３とを含み、第２放熱面３３に対面する第２パッケージ本体３２の別の一面３２ｂがプリント配線基板１０の他方面１１ｂに対面して配置される第２半導体モジュール３０と、第２半導体モジュール３０の第２放熱面３３に設けられる第２放熱装置５０と、を含む。第１半導体モジュール２０と第２半導体モジュール３０とは、平面視において重なって配置される。第２半導体モジュール３０は、第１半導体モジュール２０に並列接続される。
【００３７】
以上の構成により、半導体装置１００の占有面積は小型化されながらも、放熱性が向上し、かつ低コスト化が可能である。プリント配線基板１０の一方面１１ａに第１半導体モジュール２０が搭載され、他方面１１ｂに第２半導体モジュール３０が搭載されるにも関わらず、それら占有面積は、２つの半導体モジュールを合わせた面積よりも大きくなることがない。また、第１半導体モジュール２０と第２半導体モジュール３０とは、簡潔な配線で並列接続される。つまり、交差配線が必ずしも必要なく、両者は最短距離で合理的に配線される。その結果、プリント配線基板１０における占有面積の最小化も可能である。また、各半導体モジュールの放熱面に放熱装置が取り付けられるため、半導体装置１００は両面から放熱が可能であり、放熱性が向上する。実施の形態１における半導体装置１００は、特別なケース等が必要ないため、低コストである。
【００３８】
また、実施の形態１における半導体装置１００のプリント配線基板１０は、複数の端子部１２を含む。第１半導体モジュール２０は、各々が、第１パッケージ本体２２から突出して設けられ、かつ、少なくとも１つの第１半導体素子２１に接続される複数の第１外部接続端子２４を含む。各第１外部接続端子２４は、第１パッケージ本体２２側に第１基端部２４ａと、第１基端部２４ａから突出する方向に第１先端部２４ｂとを含む。第２半導体モジュール３０は、各々が、第２パッケージ本体３２から突出して設けられ、かつ、少なくとも１つの第２半導体素子３１に接続される複数の第２外部接続端子３４を含む。各第２外部接続端子３４は、第２パッケージ本体３２側に第２基端部３４ａと、第２基端部３４ａから突出する方向に第２先端部３４ｂとを含む。各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像な位置関係で配列される。第２半導体モジュール３０は、各第２外部接続端子３４がプリント配線基板１０の各端子部１２を介して各第１外部接続端子２４に接続されることにより、第１半導体モジュール２０に並列接続される。
【００３９】
このような構成により、第１半導体モジュール２０と第２半導体モジュール３０とが並列接続される際、両者を最短距離で合理的に接続することができ、プリント配線基板１０における占有面積の最小化が可能である。
【００４０】
＜実施の形態２＞
実施の形態２における半導体装置を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。
【００４１】
図１１は、実施の形態２における半導体装置１０１の構成を示す断面図である。図１２は、実施の形態２における半導体装置１０１の構成を示す平面図であり、第１半導体モジュール２０が配置されるプリント配線基板１０の一方面１１ａ側から観察される構成を示す。つまり、図１２において、図面手前から第１半導体モジュール２０、プリント配線基板１０、第２半導体モジュール（各第２外部接続端子３４のみ図示）が順に配置されている。
【００４２】
プリント配線基板１０の各端子部１２は、貫通孔（図示せず）を有する。第１半導体モジュール２０の各第１外部接続端子２４および第２半導体モジュール３０の各第２外部接続端子３４は、それぞれ異なる貫通孔を貫通して、各端子部１２にはんだ（図示せず）で固定されている。第２半導体モジュール３０の各第２外部接続端子３４の第２先端部３４ｂは、第１半導体モジュール２０の各第１外部接続端子２４の第１先端部２４ｂに対し、入れ子に配置されている。ここでは、各第２外部接続端子３４の第２先端部３４ｂは、各第１外部接続端子２４の第１先端部２４ｂよりも、半導体装置１０１の内側に配置される。つまり、図１２に示されるように、第２パッケージ本体３２の外形を構成する一辺に設けられた各第２外部接続端子３４の第２先端部３４ｂから、その一辺に対向する他辺に設けられた各第２外部接続端子３４の第２先端部３４ｂまでの距離は、第１パッケージ本体２２の外形を構成する一辺に設けられた各第１外部接続端子２４の第１先端部２４ｂから、その一辺に対向する他辺に設けられた各第１外部接続端子２４の第１先端部２４ｂまでの距離よりも広い。ただし、各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像に配列されている。
【００４３】
このような構成を含む半導体装置１０１は、実施の形態１の効果に加えて以下の効果を奏する。半導体装置１０１の製造方法とともにその効果を説明する。まず、プリント配線基板１０の一方面１１ａに第１半導体モジュール２０が載置される。この際、プリント配線基板１０の各端子部１２の貫通孔に、第１半導体モジュール２０の各第１外部接続端子２４が挿入される。次に、各端子部１２と各第１外部接続端子２４とが、はんだ付けされる。そして、プリント配線基板１０の他方面１１ｂに第２半導体モジュール３０が載置される。この際、プリント配線基板１０の各端子部１２の貫通孔に、第２半導体モジュール３０の各第２外部接続端子３４が挿入される。次に、各端子部１２と各第２外部接続端子３４とが、はんだ付けされる。その各第２外部接続端子３４のはんだ付けの工程において、上述した実施の形態２の半導体装置１０１の構成によれば、第１半導体モジュール２０の各第１外部接続端子２４とはんだごてとの干渉を避けることができ、第２半導体モジュール３０の取り付け作業、特にはんだ付けが容易となる。例えば、はんだ付けの工程において、第１半導体モジュール２０の位置からずらして第２半導体モジュール３０を載置しはんだ付けする必要がない。つまり、第１パッケージ本体２２と第２パッケージ本体３２とをプリント配線基板１０に対して鏡像に配置することが容易となる。第１放熱装置４０と第２放熱装置５０とがねじ止め等により一括固定された構成の実現も可能となる。
【００４４】
また、各第１外部接続端子２４と各第２外部接続端子３４とが、プリント配線基板１０上にて近接して配置されるため、並列接続のためのプリント配線基板１０上の配線パターンは無駄なく効率よく配置される。したがって、プリント配線基板１０における第１半導体モジュール２０および第２半導体モジュール３０の搭載面積を小さくすることができる。
【００４５】
＜実施の形態３＞
実施の形態３における半導体装置を説明する。なお、実施の形態１または２と同様の構成および動作については説明を省略する。
【００４６】
図１３は、実施の形態３における半導体装置１０２の構成を示す断面図である。第１半導体モジュール２０の各第１外部接続端子２４または第２半導体モジュール３０の各第２外部接続端子３４の少なくとも一方は、プレスフィット端子を含む。実施の形態３においては、各第１外部接続端子２４および各第２外部接続端子３４の両方が、プレスフィット端子である。プレスフィット端子による配線には、必ずしもはんだ付け工程が必要でない。そのため、はんだごてによる作業スペース等が予め考慮された配線パターンの設計、例えば、各第１外部接続端子２４または各第２外部接続端子３４の配列ピッチを広げる、もしくは、互いの端子配列をずらす等の設計が必ずしも必要でない。
【００４７】
図１４は、実施の形態３における第１半導体モジュール２０の構成を示す平面図であり、図１３に示されるプリント配線基板１０の一方面１１ａに対面する一面２２ｂにおける構成を示す。図１５は、実施の形態３における第２半導体モジュール３０の構成を示す平面図であり、図１３に示されるプリント配線基板１０の他方面１１ｂに対面する一面３２ｂにおける構成を示す。第１半導体モジュール２０および第２半導体モジュール３０の構成は、各第１外部接続端子２４および各第２外部接続端子３４の配列を含め、完全な鏡像関係を有する。
【００４８】
このような構成により、第１パッケージ本体２２および第２パッケージ本体３２を成型する金型など、第１半導体モジュール２０および第２半導体モジュール３０の製造工程における設計資産並びに製造装置の流用性が高まる点において、実施の形態３の構成は有効である。
【００４９】
＜実施の形態４＞
実施の形態４における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００５０】
図１６は、実施の形態４における半導体装置１０３の構成を示す断面図である。第１半導体モジュール２０の各第１外部接続端子２４または第２半導体モジュール３０の各第２外部接続端子３４の少なくとも一方は、ばね端子を含む。実施の形態４においては、各第１外部接続端子２４および各第２外部接続端子３４の両方が、ばね端子である。各第１外部接続端子２４と各第２外部接続端子３４とは、鏡像な位置関係で配列される。
【００５１】
実施の形態３に示したプレスフィット端子と同様に、ばね端子による配線は、必ずしもはんだ付け工程が必要でない。そのため、はんだごてによる作業スペース等が予め考慮された配線パターンを設計する必要がない。各第１外部接続端子２４および各第２外部接続端子３４は、第１半導体モジュール２０、第２半導体モジュール３０およびプリント配線基板１０の並列配線パターンに応じて自由に配列可能である。
【００５２】
＜実施の形態５＞
実施の形態５における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００５３】
図１７は、実施の形態５における半導体装置１０４の構成を示す断面図である。第１半導体モジュール２０の各第１外部接続端子２４または第２半導体モジュール３０の各第２外部接続端子３４の少なくとも一方は、プリント配線基板１０に対し平行に折り曲げられて各端子部１２に面接触する板状の端子を含む。実施の形態４においては、各第１外部接続端子２４の第１先端部２４ｂおよび各第２外部接続端子３４の第２先端部３４ｂの両方が、外側に折り曲げられてプリント配線基板１０の各端子部１２に面接触する板状の端子である。各第１外部接続端子２４と各第２外部接続端子３４とは、鏡像な位置関係で配列される。
【００５４】
例えば、各第２外部接続端子３４の板状の端子がプリント配線基板１０の他方面１１ｂの各端子部１２に、はんだ付けされる際、一方面１１ａに接続された各第１外部接続端子２４が他方面１１ｂ側に突き出ておらず、はんだ付けの工程が容易に行われる。そのため、はんだごてによる作業スペース等が予め考慮された配線パターンを設計する必要がない。また、各第１外部接続端子２４および各第２外部接続端子３４は、第１半導体モジュール２０、第２半導体モジュール３０およびプリント配線基板１０の並列配線パターンに応じて自由に配列可能である。
【００５５】
＜実施の形態６＞
実施の形態６における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００５６】
図１８は、実施の形態６における半導体装置１０５の構成を示す断面図である。第１半導体モジュール２０の各第１外部接続端子２４は、長尺の棒状または板状の形状を有し、プリント配線基板１０の各端子部１２の貫通孔を貫通して、はんだにより固定されている。第２半導体モジュール３０の各第２外部接続端子３４は、第２半導体モジュール３０の内側に折り曲げられてプリント配線基板１０の各端子部１２に面接触する板状の端子である。各第２外部接続端子３４の第２先端部３４ｂは、各第１外部接続端子２４の第１先端部２４ｂに対し、入れ子に配置される。ここでは、各第２外部接続端子３４の第２先端部３４ｂは、各第１外部接続端子２４の第１先端部２４ｂよりも、半導体装置１０５の内側に配置される。ただし、各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像に配列されている。
【００５７】
このような構成を含む半導体装置１０５は、その製造方法において利点を有する。プリント配線基板１０の一方面１１ａに接続された第１半導体モジュール２０に対し鏡像に配置されるよう第２半導体モジュール３０が接続される場合でも、はんだごてと各第１外部接続端子２４とは干渉することなく、はんだ付け工程を行うことが可能である。つまり、第２半導体モジュール３０は、第１半導体モジュール２０に対するオフセットを設けなくとも、第１半導体モジュール２０と鏡像に対向配置される。電力配線および制御配線を含む各配線パターンは交差することなく、それぞれの端子間を接続する。プリント基板寸法が削減され、かつ、各半導体モジュールにて発生する熱は、効率よく半導体装置１０５の両面から放熱される。
【００５８】
＜実施の形態７＞
実施の形態７における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００５９】
図１９は、実施の形態７における半導体装置の端子部１２付近の構成を拡大して示す側面図である。プリント配線基板１０は、各端子部１２に貫通孔１４を含む。各第１外部接続端子２４および各第２外部接続端子３４の少なくとも一方が貫通孔１４を貫通する。実施の形態７において、各第１外部接続端子２４および各第２外部接続端子３４の両方が同じ貫通孔１４を貫通している。各第２外部接続端子３４は、第２先端部３４ｂに凹型形状を含み、各第１外部接続端子２４は、第１先端部２４ｂに、第２先端部３４ｂの凹型形状に嵌合する凸型形状を含む。実施の形態７においては、凹型形状は孔である。各第１外部接続端子２４の第１先端部２４ｂの凸型形状は、各第２外部接続端子３４の第２先端部３４ｂの凹型形状に挿入されて嵌合する。それにより、第２半導体モジュール３０は、第１半導体モジュール２０に並列接続される。第２先端部３４ｂの凹型形状と第１先端部２４ｂの凸型形状とは、プレスフィット端子であってもよい。以上のように、各第１外部接続端子２４の第１先端部２４ｂと各第２外部接続端子３４の第２先端部３４ｂとは、異なる形状を有するものの、各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像に配列されている。
【００６０】
このような構成により、第２半導体モジュール３０は、第１半導体モジュール２０に対するオフセットを設けなくとも、第１半導体モジュール２０と鏡像に対向配置される。各第１外部接続端子２４と各第２外部接続端子３４とは、プリント配線基板１０の貫通孔１４にてはんだ付けによって固定されてもよい。電力配線および制御配線を含む各配線パターンは交差することなく、それぞれの端子間を接続する。プリント基板寸法が削減され、かつ、各半導体モジュールにて発生する熱は、効率よく半導体装置の両面から放熱される。
【００６１】
＜実施の形態８＞
実施の形態８における半導体装置を説明する。なお、実施の形態７と同様の構成および動作については説明を省略する。
【００６２】
図２０は、実施の形態８における半導体装置の端子部１２付近の構成を拡大して示す側面図である。実施の形態８における半導体装置において、各第２外部接続端子３４の第２先端部３４ｂの凹型形状は、二股に分かれたスリットつまりＵ字形状を有する。各第１外部接続端子２４の第１先端部２４ｂの凸型形状は、各第２外部接続端子３４の第２先端部３４ｂの二股に分かれたスリットに挿入されて嵌合する。実施の形態７と同様に、各第１外部接続端子２４の第１先端部２４ｂと各第２外部接続端子３４の第２先端部３４ｂとは、異なる形状を有するものの、各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像に配列されている。
【００６３】
このような構成により、第２半導体モジュール３０は、第１半導体モジュール２０に対するオフセットを設けなくとも、第１半導体モジュール２０と鏡像に対向配置することが可能である。各第１外部接続端子２４と各第２外部接続端子３４とは、プリント配線基板１０の貫通孔１４にてはんだ付けによって固定されてもよい。電力配線および制御配線を含む各配線パターンは交差することなく、それぞれの端子間を接続する。プリント基板寸法が削減され、かつ、各半導体モジュールにて発生する熱は、効率よく半導体装置の両面から放熱される。
【００６４】
＜実施の形態９＞
実施の形態９における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００６５】
図２１は、実施の形態９における半導体装置の端子部１２付近の構成を拡大して示す断面図である。実施の形態７と同様に、各第１外部接続端子２４および各第２外部接続端子３４の両方が同じ貫通孔１４を貫通している。各第２外部接続端子３４は、第２先端部３４ｂにＬ字型形状を含む。つまり、第２先端部３４ｂはクランク状に曲がっている。各第１外部接続端子２４は、第１先端部２４ｂが第２先端部３４ｂのＬ字型形状の底面または側面に接触する。また、図２２は、実施の形態９における半導体装置の別の構成を示す断面図である。各第１外部接続端子２４および各第２外部接続端子３４は、それぞれ独立した貫通孔１４を貫通して接続されてもよい。以上のように、各第１外部接続端子２４の第１先端部２４ｂと各第２外部接続端子３４の第２先端部３４ｂとは、異なる形状を有するものの、各第１外部接続端子２４の第１基端部２４ａと各第２外部接続端子３４の第２基端部３４ａとは、鏡像に配列されている。
【００６６】
このような構成により、第２半導体モジュール３０は、第１半導体モジュール２０に対するオフセットを設けなくとも、第１半導体モジュール２０と鏡像に対向配置される。各第１外部接続端子２４と各第２外部接続端子３４とは、プリント配線基板１０の貫通孔１４にてはんだ付けによって固定されてもよい。電力配線および制御配線を含む各配線パターンは交差することなく、それぞれの端子間を接続する。プリント基板寸法が削減され、かつ、各半導体モジュールにて発生する熱は、効率よく半導体装置の両面から放熱される。
【００６７】
＜実施の形態１０＞
実施の形態１０における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００６８】
図２３は、実施の形態１０における半導体装置の端子部１２付近の構成を拡大して示す断面図である。実施の形態７と同様に、各第１外部接続端子２４および各第２外部接続端子３４の両方が同じ貫通孔１４を貫通している。各第２外部接続端子３４は、第２先端部３４ｂにテーパ形状を含む。ここでは、第２先端部３４ｂのテーパ形状は斜面を有する。また、各第１外部接続端子２４は、第１先端部２４ｂに、第２先端部３４ｂのテーパ形状に接触するテーパ形状を含む。ここでは、第１先端部２４ｂのテーパ形状は、第２先端部３４ｂのテーパ形状が有する斜面に接触可能な斜面を有する。図２３に示されるように、断面図において、各第１外部接続端子２４と各第２外部接続端子３４とは、２回対称の形状を有し、各第１外部接続端子２４と各第２外部接続端子３４とは、鏡像な位置関係で配列される。
【００６９】
半導体装置の製造工程において、第１半導体モジュール２０の各第１外部接続端子２４に、第２半導体モジュール３０の各第２外部接続端子３４が接続される際、第２先端部３４ｂの斜面が第１先端部２４ｂの斜面に沿って接続される。したがって、第２半導体モジュール３０は、第１半導体モジュール２０の位置に対し干渉することなく、配置される。
【００７０】
このような構成により、第２半導体モジュール３０は、第１半導体モジュール２０に対するオフセットを設けなくとも、第１半導体モジュール２０と鏡像に対向配置される。各第１外部接続端子２４と各第２外部接続端子３４とは、プリント配線基板１０の貫通孔１４にてはんだ付けによって固定されてもよい。電力配線および制御配線を含む各配線パターンは交差することなく、それぞれの端子間を接続する。プリント基板寸法が削減され、かつ、各半導体モジュールにて発生する熱は、効率よく半導体装置の両面から放熱される。
【００７１】
＜実施の形態１１＞
実施の形態１１における半導体装置を説明する。なお、他の実施の形態と同様の構成および動作については説明を省略する。
【００７２】
図２４は、実施の形態１１における半導体装置の端子部１２付近の構成を拡大して示す断面図である。各第２外部接続端子３４の第２先端部３４ｂは、各第１外部接続端子２４の第１先端部２４ｂの太さまたは厚さに対応して、プリント配線基板１０の面内に平行な方向にずらして配列される。さらに、実施の形態１１においては、各第２外部接続端子３４の第２基端部３４ａも、各第１外部接続端子２４の第１先端部２４ｂの太さまたは厚さに対応して、プリント配線基板１０の面内に平行な方向にずらして配列される。各第１外部接続端子２４および各第２外部接続端子３４の両方が同じ貫通孔１４を貫通し、各第２外部接続端子３４の第２先端部３４ｂの側面は、各第１外部接続端子２４の第１先端部２４ｂの側面に接触している。このように、第２半導体モジュール３０は、第２先端部３４ｂがプリント配線基板１０の各端子部１２を介して各第１外部接続端子２４の第１先端部２４ｂの側面に接触することにより、第１半導体モジュール２０に並列接続される。各第１外部接続端子２４および各第２外部接続端子３４は、それぞれ異なる別の貫通孔を貫通して接続されてもよい。
【００７３】
このような構成により、第２半導体モジュール３０は、第１半導体モジュール２０に対するオフセットを設けることなく、第１半導体モジュール２０に対向配置される。電力配線および制御配線を含む各配線パターンは交差することなく、それぞれの端子間を接続する。プリント基板寸法が削減され、かつ、各半導体モジュールにて発生する熱は、効率よく半導体装置の両面から放熱される。
【００７４】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。本発明は詳細に説明されたが、上記した説明は、すべての態様において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
【符号の説明】
【００７５】
１０  プリント配線基板、１１ａ  一方面、１１ｂ  他方面、１２  端子、１４  貫通孔、２０  第１半導体モジュール、２１  第１半導体素子、２２  第１パッケージ本体、２２ａ  一面、２２ｂ  一面、２３  第１放熱面、２４  第１外部接続端子、２４ａ  第１基端部、２４ｂ  第１先端部、３０  第２半導体モジュール、３１  第２半導体素子、３２  第２パッケージ本体、３２ａ  一面、３２ｂ  一面、３３  第２放熱面、３４  第２外部接続端子、３４ａ  第２基端部、３４ｂ  第２先端部、４０  第１放熱装置、５０  第２放熱装置、１００  半導体装置。
【図１】
2019096718.tif 000003
【図２】
2019096718.tif 000004
【図３】
2019096718.tif 000005
【図４】
2019096718.tif 000006
【図５】
2019096718.tif 000007
【図６】
2019096718.tif 000008
【図７】
2019096718.tif 000009
【図８】
2019096718.tif 000010
【図９】
2019096718.tif 000011
【図１０】
2019096718.tif 000012
【図１１】
2019096718.tif 000013
【図１２】
2019096718.tif 000014
【図１３】
2019096718.tif 000015
【図１４】
2019096718.tif 000016
【図１５】
2019096718.tif 000017
【図１６】
2019096718.tif 000018
【図１７】
2019096718.tif 000019
【図１８】
2019096718.tif 000020
【図１９】
2019096718.tif 000021
【図２０】
2019096718.tif 000022
【図２１】
2019096718.tif 000023
【図２２】
2019096718.tif 000024
【図２３】
2019096718.tif 000025
【図２４】
2019096718.tif 000026