(57)【要約】【課題】発光素子と同じ層構成の半導体素子と転送素子とを積層する場合に比べ、転送素子に供給する信号の電圧を低減した発光部品などを提供する。【解決手段】発光チップＣは、基板８０と、基板８０上に設けられた複数のレーザダイオードＬＤと、複数のレーザダイオードＬＤのそれぞれに積層され、オン状態になることで複数のレーザダイオードＬＤを発光、又は、発光量を増加させるように設定する複数の設定サイリスタＳと、複数のレーザダイオードＬＤの横方向の基板８０上に設けられ、複数の設定サイリスタＳのそれぞれと接続され、オン状態が順に転送されることで、接続された設定サイリスタＳをオン状態に移行可能にする複数の転送サイリスタＴとを備える。【選択図】図６
2019096682.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられた複数の発光素子と、
複数の前記発光素子のそれぞれに積層され、オン状態になることで複数の当該発光素子を発光、又は、発光量を増加させるように設定する複数の設定サイリスタと、
複数の前記発光素子の横方向の前記基板上に設けられ、複数の前記設定サイリスタのそれぞれと接続され、オン状態が順に転送されることで、接続された設定サイリスタをオン状態に移行可能にする複数の転送サイリスタと
を備える発光部品。
【請求項２】
前記設定サイリスタ及び前記転送サイリスタは、複数の半導体層が積層された、同じ層構成の積層半導体層で構成されていることを特徴とする請求項１に記載の発光部品。
【請求項３】
前記設定サイリスタ及び前記転送サイリスタを構成する前記積層半導体層は、当該設定サイリスタ及び当該転送サイリスタの立ち上がり電圧を低減する電圧低減層を備えることを特徴とする請求項２に記載の発光部品。
【請求項４】
前記発光素子は、複数の半導体層が積層された他の積層半導体層で構成され、前記電圧低減層は、当該他の積層半導体層を構成するいずれの半導体層よりもバンドギャップエネルギが小さいことを特徴とする請求項３に記載の発光部品。
【請求項５】
前記電圧低減層は、前記発光素子の発光層を構成する半導体層よりバンドギャップエネルギが小さいことを特徴とする請求項４に記載の発光部品。
【請求項６】
前記発光素子と前記設定サイリスタとは、トンネル接合層又は金属的な導電性を有するＩＩＩ−Ｖ族化合物層を介して直列接続されていることを特徴とする請求項１に記載の発光部品。
【請求項７】
直列接続された前記発光素子と前記設定サイリスタとに印加される電圧により、当該設定サイリスタがオン状態に移行することで、当該発光素子を発光、又は、発光量を増加させることを特徴とする請求項６に記載の発光部品。
【請求項８】
前記発光素子は、電流経路が狭窄されていることを特徴とする請求項１又は２に記載の発光部品。
【請求項９】
請求項１に記載の発光部品を含む発光手段と、
前記発光手段から出射される光を結像させる光学手段と、
を備えるプリントヘッド。
【請求項１０】
像保持体と、
前記像保持体を帯電する帯電手段と、
請求項１に記載の発光部品を含み、光学手段を介して前記像保持体を露光する露光手段と、
前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、
前記像保持体に現像された画像を被転写体に転写する転写手段と、
を備える画像形成装置。
【請求項１１】
基板上に、複数の発光素子を構成する、複数の半導体層を積層した第１積層半導体層を形成する第１積層半導体層形成工程と、
少なくとも複数の前記発光素子が形成される領域を除いて、前記基板上の前記第１積層半導体層をエッチングする第１積層半導体層エッチング工程と、
前記基板上及び当該基板上に残された第１積層半導体層上に、オン状態になることで複数の前記発光素子のそれぞれを発光又は発光量を増加させるように設定する複数の設定サイリスタ、及び、順にオン状態が転送されるとともに、オン状態になることでそれぞれ接続される当該設定サイリスタをオン状態に移行可能な状態にする複数の転送サイリスタを構成する、複数の半導体層を積層した第２積層半導体層を形成する第２積層半導体層形成工程と
を含む発光部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光部品、プリントヘッド、画像形成装置及び発光部品の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、しきい電圧もしくはしきい電流が外部から制御可能な発光素子多数個を、一次元、二次元、もしくは三次元的に配列し、各発光素子のしきい電圧もしくはしきい電流を制御する電極を互いに電気的手段にて接続し、各発光素子に、外部から電圧もしくは電流を印加させるクロックラインを接続した、発光素子アレイが記載されている。
【０００３】
特許文献２には、基板と基板上にアレイ状に配設された面発光型半導体レーザと基板上に配列され前記面発光型半導体レーザの発光を選択的にオン・オフさせるスイッチ素子としてのサイリスタとを備える自己走査型の光源ヘッドが記載されている。
【０００４】
特許文献３には、ｐｎｐｎｐｎ６層半導体構造の発光素子を構成し、両端のｐ型第１層とｎ型第６層、および中央のｐ型第３層およびｎ型第４層に電極を設け、ｐｎ層に発光ダイオード機能を担わせ、ｐｎｐｎ４層にサイリスタ機能を担わせた自己走査型発光装置が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平１−２３８９６２号公報
【特許文献２】特開２００９−２８６０４８号公報
【特許文献３】特開２００１−３０８３８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、例えば、発光部と駆動部とを備える自己走査型の発光素子アレイにおいて、発光部における発光素子と、駆動部における発光素子を順に駆動する転送素子とを同じ積層半導体層で構成すると、発光素子の発光特性と、転送素子の駆動特性とを独立に設定しにくかった。このため、発光素子を別の積層半導体層で構成し、発光特性と駆動特性とを独立して設定することが考えられる。このとき、発光部における発光素子と発光素子の発光を制御する素子とを積層するとともに、駆動部において発光素子と同じ層構成の半導体素子と転送素子とを積層すると、転送素子に供給する信号の電圧が高くなり消費電力が大きくなってしまう。
そこで本発明は、発光素子と同じ層構成の半導体素子と転送素子とを積層する場合に比べ、転送素子に供給する信号の電圧を低減した発光部品などを提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、基板と、前記基板上に設けられた複数の発光素子と、複数の前記発光素子のそれぞれに積層され、オン状態になることで複数の当該発光素子を発光、又は、発光量を増加させるように設定する複数の設定サイリスタと、複数の前記発光素子の横方向の前記基板上に設けられ、複数の前記設定サイリスタのそれぞれと接続され、オン状態が順に転送されることで、接続された設定サイリスタをオン状態に移行可能にする複数の転送サイリスタとを備える発光部品である。
請求項２に記載の発明は、前記設定サイリスタ及び前記転送サイリスタは、複数の半導体層が積層された、同じ層構成の積層半導体層で構成されていることを特徴とする請求項１に記載の発光部品である。
請求項３に記載の発明は、前記設定サイリスタ及び前記転送サイリスタを構成する前記積層半導体層は、当該設定サイリスタ及び当該転送サイリスタの立ち上がり電圧を低減する電圧低減層を備えることを特徴とする請求項２に記載の発光部品である。
請求項４に記載の発明は、前記発光素子は、複数の半導体層が積層された他の積層半導体層で構成され、前記電圧低減層は、当該他の積層半導体層を構成するいずれの半導体層よりもバンドギャップエネルギが小さいことを特徴とする請求項３に記載の発光部品である。
請求項５に記載の発明は、前記電圧低減層は、前記発光素子の発光層を構成する半導体層よりバンドギャップエネルギが小さいことを特徴とする請求項４に記載の発光部品である。
請求項６に記載の発明は、前記発光素子と前記設定サイリスタとは、トンネル接合層又は金属的な導電性を有するＩＩＩ−Ｖ族化合物層を介して直列接続されていることを特徴とする請求項１に記載の発光部品である。
請求項７に記載の発明は、直列接続された前記発光素子と前記設定サイリスタとに印加される電圧により、当該設定サイリスタがオン状態に移行することで、当該発光素子を発光、又は、発光量を増加させることを特徴とする請求項６に記載の発光部品である。
請求項８に記載の発明は、前記発光素子は、電流経路が狭窄されていることを特徴とする請求項１又は２に記載の発光部品である。
請求項９に記載の発明は、請求項１に記載の発光部品を含む発光手段と、前記発光手段から出射される光を結像させる光学手段と、を備えるプリントヘッドである。
請求項１０に記載の発明は、像保持体と、前記像保持体を帯電する帯電手段と、請求項１に記載の発光部品を含み、光学手段を介して前記像保持体を露光する露光手段と、前記露光手段により露光され前記像保持体に形成された静電潜像を現像する現像手段と、前記像保持体に現像された画像を被転写体に転写する転写手段と、を備える画像形成装置である。
請求項１１に記載の発明は、基板上に、複数の発光素子を構成する、複数の半導体層を積層した第１積層半導体層を形成する第１積層半導体層形成工程と、少なくとも複数の前記発光素子が形成される領域を除いて、前記基板上の前記第１積層半導体層をエッチングする第１積層半導体層エッチング工程と、前記基板上及び当該基板上に残された第１積層半導体層上に、オン状態になることで複数の前記発光素子のそれぞれを発光又は発光量を増加させるように設定する複数の設定サイリスタ、及び、順にオン状態が転送されるとともに、オン状態になることでそれぞれ接続される当該設定サイリスタをオン状態に移行可能な状態にする複数の転送サイリスタを構成する、複数の半導体層を積層した第２積層半導体層を形成する第２積層半導体層形成工程とを含む発光部品の製造方法である。
【発明の効果】
【０００８】
請求項１の発明によれば、発光素子と同じ層構成の半導体素子と転送素子とを積層する場合に比べ、転送素子に供給する信号の電圧が低減できる。
請求項２の発明によれば、同じ積層半導体層で構成しない場合に比べ、製造が容易になる。
請求項３の発明によれば、電圧低減層を備えない場合に比べ、駆動に用いる素子のオン状態における消費電力が低減する。
請求項４、５の発明によれば、電圧低減層をバンドギャップエネルギで設定しない場合に比べ、電圧低減層の選定が容易になる。
請求項６の発明によれば、トンネル接合層又は金属的な導電性を有するＩＩＩ−Ｖ族化合物層を介さない場合に比べ、発光のために供給する電圧が低減できる。
請求項７の発明によれば、直列接続に印加する電圧で制御しない場合に比べ、点灯制御が容易になる。
請求項８の発明によれば、電流経路を狭窄しない場合に比べ、低消費電力化ができる。
請求項９の発明によれば、発光素子と同じ層構成の半導体素子と転送素子とを積層する場合に比べ、プリントヘッドの消費電力が低減できる。
請求項１０の発明によれば、発光素子と同じ層構成の半導体素子と転送素子とを積層する場合に比べ、画像形成装置の消費電力が低減できる。
請求項１１の発明によれば、発光素子と同じ層構成の半導体素子と転送素子とを積層して製造する場合に比べ、転送素子に供給する信号の電圧が低減できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施の形態が適用される画像形成装置の全体構成の一例を示した図である。
【図２】プリントヘッドの構成の一例を示した断面図である。
【図３】発光装置の一例の上面図である。
【図４】発光チップの構成、発光装置の信号発生回路の構成及び回路基板上の配線（ライン）の構成の一例を示した図である。
【図５】第１の実施の形態に係る自己走査型発光素子アレイ（ＳＬＥＤ）が搭載された発光チップの回路構成を説明する等価回路図である。
【図６】第１の実施の形態に係る発光チップの平面レイアウト図及び断面図の一例である。（ａ）は、発光チップの平面レイアウト図、（ｂ）は（ａ）のＶＩＢ−ＶＩＢ線での断面図である。
【図７】第１の実施の形態に係る発光チップにおいて、レーザダイオード及び設定サイリスタが設けられたアイランド、転送サイリスタなどが設けられたアイランド及び電源線抵抗が設けられたアイランドの拡大断面図である。
【図８】レーザダイオードと設定サイリスタとの積層構造をさらに説明する図である。（ａ）は、レーザダイオードと設定サイリスタとの積層構造における模式的なエネルギーバンド図、（ｂ）は、トンネル接合層の逆バイアス状態におけるエネルギーバンド図、（ｃ）は、トンネル接合層の電流電圧特性を示す。
【図９】発光装置及び発光チップの動作を説明するタイミングチャートである。
【図１０】発光チップの製造方法を説明する図である。（ａ）は、第１積層半導体層形成工程、（ｂ）は、第１積層半導体層エッチング工程、（ｃ）は、第２積層半導体層形成である。
【図１１】発光チップの製造方法を説明する図である。（ｄ）は、カソード電極形成工程、（ｅ）は、カソード領域形成工程、（ｆ）は、アノード電極形成工程である。
【図１２】発光チップの製造方法を説明する図である。（ｇ）は、分離エッチング工程、（ｈ）は、電流阻止部形成工程、（ｉ）は、保護層形成工程である。
【図１３】発光チップの製造方法を説明する図である。（ｊ）は、配線形成工程、（ｋ）は、裏面電極形成工程、（ｌ）は、光出射面形成工程である。
【図１４】比較のために示す発光チップの断面図である。
【図１５】金属的導電性ＩＩＩ−Ｖ族化合物層を構成する材料を説明する図である。（ａ）は、ＩｎＮの組成比ｘに対するＩｎＮＡｓのバンドギャップ、（ｂ）は、ＩｎＮの組成比ｘに対するＩｎＮＳｂのバンドギャップ、（ｃ）は、ＶＩ族元素及びＩＩＩ−Ｖ族化合物の格子定数をバンドギャップに対して示す図である。
【図１６】レーザダイオードと電圧低減層を備えた設定サイリスタとが積層されたアイランドなどの拡大断面図である。
【図１７】サイリスタの構造とサイリスタの特性を説明する図である。（ａ）は、電圧低減層を備えるサイリスタの断面図、（ｂ）は、電圧低減層を備えないサイリスタの断面図、（ｃ）は、サイリスタ特性である。
【図１８】半導体層を構成する材料のバンドギャップエネルギを説明する図である。
【図１９】変形例１−１を説明するレーザダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２０】変形例１−２を説明するレーザダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２１】変形例１−３を説明するレーザダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２２】第２の実施の形態に係る発光チップにおける発光ダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２３】変形例２−１を説明する発光ダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２４】変形例２−２を説明する発光ダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２５】変形例２−３を説明する発光ダイオードと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２６】第３の実施の形態に係る発光チップの垂直共振器面発光レーザと設定サイリスタＳとが積層されたアイランドの拡大断面図である。
【図２７】変形例３−１を説明する垂直共振器面発光レーザと設定サイリスタとが積層されたアイランドの拡大断面図である。
【図２８】変形例３−２を説明する垂直共振器面発光レーザと設定サイリスタとが積層されたアイランドの拡大断面図である。
【発明を実施するための形態】
【００１０】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
なお、以下では、アルミニウムをＡｌとするなど、元素記号を用いて表記する。
【００１１】
［第１の実施の形態］
ここでは、発光部品の一例である発光チップＣを、一例として画像形成装置１に適用するとして説明する。
（画像形成装置１）
図１は、第１の実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。図１に示す画像形成装置１は、一般にタンデム型と呼ばれる画像形成装置である。この画像形成装置１は、各色の画像データに対応して画像形成を行なう画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、これらから受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備える。
【００１２】
画像形成プロセス部１０は、予め定められた間隔を置いて並列に配置される画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ（区別しない場合は、画像形成ユニット１１と表記する。）を備える。画像形成ユニット１１は、静電潜像を形成してトナー像を保持する像保持体の一例としての感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電手段の一例としての帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像手段の一例としての現像器１５を備える。各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。
また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を被転写体の一例としての記録用紙２５に多重転写させるために、この記録用紙２５を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させる駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙２５に転写させる転写手段の一例としての転写ロール２３と、記録用紙２５にトナー像を定着させる定着器２４とを備える。
【００１３】
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。そして、画像出力制御部３０による制御の下で、パーソナルコンピュータ（ＰＣ）２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印Ａ方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。
【００１４】
各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印Ｂ方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙２５に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙２５上に各色トナーが重畳された合成トナー像が形成される。
その後、合成トナー像が静電転写された記録用紙２５は、定着器２４まで搬送される。定着器２４に搬送された記録用紙２５上の合成トナー像は、定着器２４によって熱及び圧力による定着処理を受けて記録用紙２５上に定着され、画像形成装置１から排出される。
【００１５】
（プリントヘッド１４）
図２は、プリントヘッド１４の構成の一例を示した断面図である。露光手段の一例としてのプリントヘッド１４は、ハウジング６１、感光体ドラム１２を露光する複数の発光素子（第１の実施の形態では、発光素子はレーザダイオードＬＤ）を備える光源部６３を備えた発光手段の一例としての発光装置６５、光源部６３から出射された光を感光体ドラム１２の表面に結像させる光学手段の一例としてのロッドレンズアレイ６４を備える。
発光装置６５は、前述した光源部６３、光源部６３を駆動する信号発生回路１１０（後述の図３参照）等を搭載する回路基板６２を備える。
【００１６】
ハウジング６１は、例えば金属で形成され、回路基板６２及びロッドレンズアレイ６４を支持し、光源部６３の発光素子の発光面がロッドレンズアレイ６４の焦点面となるように設定されている。また、ロッドレンズアレイ６４は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４（ｂ）のＸ方向）に沿って配置されている。
【００１７】
（発光装置６５）
図３は、発光装置６５の一例の上面図である。
図３に例として示す発光装置６５では、光源部６３は、回路基板６２上に、４０個の発光部品の一例としての発光チップＣ１〜Ｃ４０（区別しない場合は、発光チップＣと表記する。）が、主走査方向であるＸ方向に二列に千鳥状に配置して構成されている。発光チップＣ１〜Ｃ４０の構成は同じであってよい。
本明細書では、「〜」は、番号によってそれぞれが区別された複数の構成要素を示すもので、「〜」の前後に記載されたもの及びその間の番号のものを含むことを意味する。例えば、発光チップＣ１〜Ｃ４０は、発光チップＣ１から番号順に発光チップＣ４０までを含む。
【００１８】
なお、第１の実施の形態では、発光チップＣの数として、合計４０個を用いたが、これに限定されない。
そして、発光装置６５は、光源部６３を駆動する信号発生回路１１０を搭載している。信号発生回路１１０は、例えば集積回路（ＩＣ）などで構成されている。なお、発光装置６５が信号発生回路１１０を搭載していなくともよい。このときは、信号発生回路１１０は、発光装置６５の外部に設けられ、発光チップＣを制御する制御信号などを、ケーブルなどを介して供給する。ここでは、発光装置６５は信号発生回路１１０を備えるとして説明する。
発光チップＣの配列についての詳細は後述する。
【００１９】
図４は、発光チップＣの構成、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成の一例を示した図である。図４（ａ）は発光チップＣの構成を示し、図４（ｂ）は発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を示す。なお、図４（ｂ）では、発光チップＣ１〜Ｃ４０の内、発光チップＣ１〜Ｃ９の部分を示している。
【００２０】
はじめに、図４（ａ）に示す発光チップＣの構成を説明する。
発光チップＣは、表面形状が矩形である基板８０の表面において、長辺の一辺に近い側に長辺に沿って列状に設けられた複数のレーザダイオードＬＤ１〜ＬＤ１２８（区別しない場合は、レーザダイオードＬＤと表記する。）を含んで構成される発光部１０２を備える。さらに、発光チップＣは、基板８０の表面の長辺方向の両端部に、各種の制御信号等を取り込むための複数のボンディングパッドである端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を備える。なお、これらの端子は、基板８０の一端部からφＩ端子、φ１端子の順に設けられ、基板８０の他端部からＶｇａ端子、φ２端子の順に設けられている。そして、発光部１０２は、φ１端子とφ２端子との間に設けられている。さらに、基板８０の裏面にはＶｓｕｂ端子として裏面電極９１（後述する図６参照）が設けられている。レーザダイオードＬＤは、発光素子（発光に用いる素子）の一例である。ここで、基板８０の表面において、レーザダイオードＬＤ１〜ＬＤ１２８の配列の方向をｘ方向、ｘ方向と直交する方向をｙ方向とする。
【００２１】
なお、「列状」とは、図４（ａ）に示したように複数の発光素子（第１の実施の形態ではレーザダイオードＬＤ）が一直線上に配置されている場合に限らず、複数の発光素子のそれぞれの発光素子が、列方向と直交する方向に対して、互いに異なるずれ量を有して配置されている状態でもよい。例えば、それぞれの発光素子が、列方向と直交する方向にずれ量をもって配置されていてもよい。また、隣接する発光素子間で交互に、又は複数の発光素子毎に、ジグザグに配置されていてもよい。
【００２２】
次に、図４（ｂ）により、発光装置６５の信号発生回路１１０の構成及び回路基板６２上の配線（ライン）の構成を説明する。
前述したように、発光装置６５の回路基板６２には、信号発生回路１１０及び発光チップＣ１〜Ｃ４０が搭載され、信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）が設けられている。
【００２３】
まず、信号発生回路１１０の構成について説明する。
信号発生回路１１０には、画像出力制御部３０及び画像処理部４０（図１参照）より、画像処理された画像データ及び各種の制御信号が入力される。信号発生回路１１０は、これらの画像データ及び各種の制御信号に基づいて、画像データの並び替えや光量の補正等を行う。
そして、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、第１転送信号φ１、第２転送信号φ２を送信する転送信号発生部１２０を備える。
そしてまた、信号発生回路１１０は、各種の制御信号に基づき、発光チップＣ１〜Ｃ４０に、点灯信号φＩ１〜φＩ４０（区別しない場合は、点灯信号φＩと表記する。）をそれぞれ送信する点灯信号発生部１４０を備える。
さらにまた、信号発生回路１１０は、発光チップＣ１〜Ｃ４０に電位の基準となる基準電位Ｖｓｕｂを供給する基準電位供給部１６０、発光チップＣ１〜Ｃ４０の駆動のための電源電位Ｖｇａを供給する電源電位供給部１７０を備える。
【００２４】
なお、基準電位Ｖｓｕｂ及び電源電位Ｖｇａは、必ずしも一定の固定値である必要はなく、発光チップＣが後述する動作を行う範囲において変動してもよい。第１転送信号φ１、第２転送信号φ２、点灯信号φＩ１〜φＩ４０についても同様である。
【００２５】
次に、発光チップＣ１〜Ｃ４０の配列について説明する。
奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…は、それぞれの基板８０の長辺方向に間隔を設けて一列に配列されている。偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…も、同様にそれぞれの基板８０の長辺の方向に間隔を設けて一列に配列されている。そして、奇数番号の発光チップＣ１、Ｃ３、Ｃ５、…と偶数番号の発光チップＣ２、Ｃ４、Ｃ６、…とは、発光チップＣに設けられた発光部１０２側の長辺が向かい合うように、互いに１８０°回転した状態で千鳥状に配列されている。そして、発光チップＣ間においてもレーザダイオードＬＤが主走査方向（Ｘ方向）に予め定められた間隔で並ぶように位置が設定されている。なお、図４（ｂ）に示す発光チップＣ１〜Ｃ４０に、図４（ａ）に示したレーザダイオードＬＤの並び順（レーザダイオードＬＤ１〜ＬＤ１２８の番号順）の方向を矢印で示している。
【００２６】
信号発生回路１１０と発光チップＣ１〜Ｃ４０とを接続する配線（ライン）について説明する。
回路基板６２には、信号発生回路１１０の基準電位供給部１６０から、発光チップＣの基板８０の裏面に設けられたＶｓｕｂ端子である裏面電極９１（後述の図６参照）に接続され、基準電位Ｖｓｕｂを供給する電源ライン２００ａが設けられている。
そして、回路基板６２には、信号発生回路１１０の電源電位供給部１７０から、発光チップＣに設けられたＶｇａ端子に接続され、駆動のための電源電位Ｖｇａを供給する電源ライン２００ｂが設けられている。
【００２７】
回路基板６２には、信号発生回路１１０の転送信号発生部１２０から、発光チップＣ１〜Ｃ４０のφ１端子に第１転送信号φ１を送信するための第１転送信号ライン２０１、発光チップＣ１〜Ｃ４０のφ２端子に第２転送信号φ２を送信するための第２転送信号ライン２０２が設けられている。第１転送信号φ１、第２転送信号φ２は、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。
【００２８】
そしてまた、回路基板６２には、信号発生回路１１０の点灯信号発生部１４０から、各発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子に、それぞれ電流制限抵抗ＲＩを介して、点灯信号φＩ１〜φＩ４０を送信する点灯信号ライン２０４−１〜２０４−４０（区別しない場合は、点灯信号ライン２０４と表記する。）が設けられている。
【００２９】
以上説明したように、回路基板６２上のすべての発光チップＣ１〜Ｃ４０に、基準電位Ｖｓｕｂ、電源電位Ｖｇａが共通に供給される。第１転送信号φ１、第２転送信号φ２も、発光チップＣ１〜Ｃ４０に共通（並列）に送信される。一方、点灯信号φＩ１〜φＩ４０は、発光チップＣ１〜Ｃ４０にそれぞれ個別に送信される。
【００３０】
（発光チップＣ）
図５は、第１の実施の形態に係る自己走査型発光素子アレイ（ＳＬＥＤ：Self-Scanning Light Emitting Device）が搭載された発光チップＣの回路構成を説明する等価回路図である。以下において説明する各素子は、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）を除き、発光チップＣ上のレイアウト（後述する図６参照）に基づいて配置されている。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、信号発生回路１１０との接続の関係の説明のため、図中左端に示している。そして、基板８０の裏面に設けられたＶｓｕｂ端子を、基板８０の外に引き出して示している。
ここでは、信号発生回路１１０との関係において発光チップＣ１を例に、発光チップＣを説明する。そこで、図５において、発光チップＣを発光チップＣ１（Ｃ）と表記する。他の発光チップＣ２〜Ｃ４０の構成は、発光チップＣ１と同じである。
【００３１】
発光チップＣ１（Ｃ）は、列状に配列されたレーザダイオードＬＤ１〜ＬＤ１２８で構成される発光部１０２（図４（ａ）参照）を備える。
そして、発光チップＣ１（Ｃ）は、レーザダイオードＬＤと同様に列状に配列された、設定サイリスタＳ１〜Ｓ１２８（区別しない場合は、設定サイリスタＳと表記する。）を備える。レーザダイオードＬＤ１〜ＬＤ１２８及び設定サイリスタＳ１〜Ｓ１２８は、同じ番号のレーザダイオードＬＤと設定サイリスタＳとが直列接続されている。ここでは、レーザダイオードＬＤのカソードと設定サイリスタＳのアノードとが接続されている。なお、後述する図６（ｂ）に示すように、設定サイリスタＳは、基板８０上に列状に配列されたレーザダイオードＬＤ上に積層されている。よって、設定サイリスタＳ１〜Ｓ１２８も列状に配列されている。
【００３２】
設定サイリスタＳは、後述するようにオン状態になることで、レーザダイオードＬＤを発光、又は、発光量を増加させる。つまり、設定サイリスタＳは、レーザダイオードＬＤを発光した状態、又は、発光量が増加した状態に設定する。よって、設定サイリスタＳと表記する。また、設定サイリスタＳを介して、レーザダイオードＬＤに電流が供給される。このことから、設定サイリスタＳをレーザダイオードＬＤの発光を制御する素子、又は、レーザダイオードＬＤを駆動する素子と呼ぶことがある。そして、設定サイリスタＳをサイリスタと表記することがある。
【００３３】
さらに、発光チップＣ１（Ｃ）は、レーザダイオードＬＤ１〜ＬＤ１２８、設定サイリスタＳ１〜Ｓ１２８と同様に列状に配列された転送サイリスタＴ１〜Ｔ１２８（区別しない場合は、転送サイリスタＴと表記する。）を備える。
【００３４】
なお、ここでは転送素子の一例として転送サイリスタＴを用いて説明するが、順にオン状態になる素子であれば他の回路素子であってもよく、例えば、シフトレジスタや複数のトランジスタを組み合わせた回路素子を用いてもよい。
また、発光チップＣ１（Ｃ）は、転送サイリスタＴ１〜Ｔ１２８をそれぞれ番号順に２つをペアにして、それぞれのペアの間に結合ダイオードＤ１〜Ｄ１２７（区別しない場合は、結合ダイオードＤと表記する。）を備える。
さらに、発光チップＣ１（Ｃ）は、電源線抵抗Ｒｇ１〜Ｒｇ１２８（区別しない場合は、電源線抵抗Ｒｇと表記する。）を備える。
【００３５】
また、発光チップＣ１（Ｃ）は、１個のスタートダイオードＳＤを備える。そして、後述する第１転送信号φ１が送信される第１転送信号線７２と第２転送信号φ２が送信される第２転送信号線７３とに過剰な電流が流れるのを防止するために設けられた電流制限抵抗Ｒ１、Ｒ２を備える。
ここでは、設定サイリスタＳ１〜Ｓ１２８、転送サイリスタＴ１〜Ｔ１２８、電源線抵抗Ｒｇ１〜Ｒｇ１２８、結合ダイオードＤ１〜Ｄ１２７、スタートダイオードＳＤ、電流制限抵抗Ｒ１、Ｒ２により駆動部１０１が構成される。
【００３６】
発光部１０２のレーザダイオードＬＤ１〜ＬＤ１２８、駆動部１０１の及び設定サイリスタＳ１〜Ｓ１２８、転送サイリスタＴ１〜Ｔ１２８は、図５中において、左側から番号順に配列されている。さらに、結合ダイオードＤ１〜Ｄ１２７、電源線抵抗Ｒｇ１〜Ｒｇ１２８も、図中左側から番号順に配列されている。
【００３７】
そして、発光チップＣは、電源電位Ｖｇａが供給される電源線７１、第１転送信号φ１が供給される第１転送信号線７２、第２転送信号φ２が供給される第２転送信号線７３、レーザダイオードＬＤに点灯のための電流を供給する点灯信号線７５を備える。
【００３８】
第１の実施の形態では、発光部１０２におけるレーザダイオードＬＤ、駆動部１０１における設定サイリスタＳ、転送サイリスタＴ及び電源線抵抗Ｒｇはそれぞれ１２８個とした。なお、結合ダイオードＤの数は、転送サイリスタＴの数より１個少ない１２７個である。
レーザダイオードＬＤなどの数は、上記に限らず、予め定められた個数とすればよい。そして、転送サイリスタＴの数は、レーザダイオードＬＤの数より多くてもよい。
【００３９】
上記のダイオード（レーザダイオードＬＤ、結合ダイオードＤ、スタートダイオードＳＤ）は、アノード端子（アノード）、カソード端子（カソード）を備える２端子の半導体素子、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は、アノード端子（アノード）、ゲート端子（ゲート）、カソード端子（カソード）の３端子を有する半導体素子である。
なお、後述するように、ダイオード（レーザダイオードＬＤ、結合ダイオードＤ、スタートダイオードＳＤ）、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は、電極として構成されたアノード端子、ゲート端子、カソード端子を必ずしも備えない場合がある。よって、以下では、端子を略して（  ）内で表記する場合がある。
【００４０】
では次に、発光チップＣ１（Ｃ）における各素子の電気的な接続について説明する。
レーザダイオードＬＤのそれぞれのアノードは、発光チップＣ１（Ｃ）の基板８０に接続される（アノードコモン）。これらのアノードは、基板８０の裏面に設けられたＶｓｕｂ端子である裏面電極９１（後述の図６（ｂ）参照）を介して電源ライン２００ａ（図４（ｂ）参照）に接続される。この電源ライン２００ａは、基準電位供給部１６０から基準電位Ｖｓｕｂが供給される。
なお、この接続はｐ型の基板８０を用いた際の構成であり、ｎ型の基板を用いる場合は極性が逆となり、不純物を添加していないイントリンシック（ｉ）型の基板を用いる場合には、基板の駆動部１０１及び発光部１０２が設けられる側に、基準電位Ｖｓｕｂを供給する電源ライン２００ａと接続される端子が設けられる。
【００４１】
そして、レーザダイオードＬＤのそれぞれのカソードは、設定サイリスタＳのアノードに接続されている。
設定サイリスタＳのそれぞれのカソードは、点灯信号線７５に接続されている。点灯信号線７５は、φＩ端子に接続されている。発光チップＣ１では、φＩ端子は、発光チップＣ１（Ｃ）の外側に設けられた電流制限抵抗ＲＩを介して点灯信号ライン２０４−１に接続され、点灯信号発生部１４０から点灯信号φＩ１が送信される（図４（ｂ）参照）。点灯信号φＩ１は、レーザダイオードＬＤ１〜ＬＤ１２８に点灯のための電流を供給する。なお、他の発光チップＣ２〜Ｃ４０のφＩ端子には、それぞれ電流制限抵抗ＲＩを介して点灯信号ライン２０４−２〜２０４−４０が接続され、点灯信号発生部１４０から点灯信号φＩ２〜φＩ４０が送信される（図４（ｂ）参照）。
【００４２】
転送サイリスタＴの配列に沿って、奇数番号の転送サイリスタＴ１、Ｔ３、…のカソードは、第１転送信号線７２に接続されている。そして、第１転送信号線７２は、電流制限抵抗Ｒ１を介してφ１端子に接続されている。このφ１端子には、第１転送信号ライン２０１（図４（ｂ）参照）が接続され、転送信号発生部１２０から第１転送信号φ１が送信される。
一方、転送サイリスタＴの配列に沿って、偶数番号の転送サイリスタＴ２、Ｔ４、…のカソードは、第２転送信号線７３に接続されている。そして、第２転送信号線７３は、電流制限抵抗Ｒ２を介してφ２端子に接続されている。このφ２端子には、第２転送信号ライン２０２（図４（ｂ）参照）が接続され、転送信号発生部１２０から第２転送信号φ２が送信される。
【００４３】
転送サイリスタＴ１〜Ｔ１２８のそれぞれのゲートＧｔ１〜Ｇｔ１２８（区別しない場合は、ゲートＧｔと表記する。）は、同じ番号の設定サイリスタＳ１〜Ｓ１２８のゲートＧｓ１〜Ｇｓ１２８（区別しない場合は、ゲートＧｓと表記する。）に、１対１で接続されている。よって、ゲートＧｔ１〜Ｇｔ１２８とゲートＧｓ１〜Ｇｓ１２８とは、同じ番号のものが電気的に同電位になっている。よって、例えばゲートＧｔ１（ゲートＧｓ１）と表記して、電位が同じであることを示す。
【００４４】
転送サイリスタＴ１〜Ｔ１２８のそれぞれのゲートＧｔ１〜Ｇｔ１２８を番号順に２個ずつペアとしたゲートＧｔ間に、結合ダイオードＤ１〜Ｄ１２７がそれぞれ接続されている。すなわち、結合ダイオードＤ１〜Ｄ１２７はそれぞれがゲートＧｔ１〜Ｇｔ１２８のそれぞれの間に挟まれるように直列接続されている。そして、結合ダイオードＤ１の向きは、ゲートＧｔ１からゲートＧｔ２に向かって電流が流れる方向に接続されている。他の結合ダイオードＤ２〜Ｄ１２７についても同様である。
【００４５】
転送サイリスタＴのゲートＧｔは、転送サイリスタＴのそれぞれに対応して設けられた電源線抵抗Ｒｇを介して、電源線７１に接続されている。電源線７１はＶｇａ端子に接続されている。Ｖｇａ端子には、電源ライン２００ｂ（図４（ｂ）参照）が接続され、電源電位供給部１７０から電源電位Ｖｇａが供給される。なお、設定サイリスタＳのゲートＧｓは、転送サイリスタＴのゲートＧｔに接続されているので、設定サイリスタＳのゲートＧｓも、電源線抵抗Ｒｇを介して、電源線７１に接続されている。
【００４６】
そして、転送サイリスタＴ１のゲートＧｔ１は、スタートダイオードＳＤのカソードに接続されている。一方、スタートダイオードＳＤのアノードは、第２転送信号線７３に接続されている。
【００４７】
図６は、第１の実施の形態に係る発光チップＣの平面レイアウト図及び断面図の一例である。図６（ａ）は、発光チップＣの平面レイアウト図、図６（ｂ）は、図６（ａ）のＶＩＢ−ＶＩＢ線での断面図である。ここでは、発光チップＣと信号発生回路１１０との接続関係を示さないので、発光チップＣ１を例とすることを要しない。よって、発光チップＣと表記する。
【００４８】
図６（ａ）では、レーザダイオードＬＤ１〜ＬＤ４、設定サイリスタＳ１〜Ｓ４及び転送サイリスタＴ１〜Ｔ４を中心とした部分を示している。なお、端子（φ１端子、φ２端子、Ｖｇａ端子、φＩ端子）の位置は、図４（ａ）と異なるが、説明の便宜上、図中左端部に示している。そして、基板８０の裏面に設けられたＶｓｕｂ端子（裏面電極９１）は、基板８０の外に引き出して示している。図４（ａ）に対応させて端子を設けるとすると、φ２端子、φＩ端子、電流制限抵抗Ｒ２は、基板８０の右端部に設けられる。また、スタートダイオードＳＤは基板８０の右端部に設けられてもよい。
【００４９】
そして、図６（ａ）では、矢印でレーザダイオードＬＤの光が出射する方向を示す。ここでは、レーザダイオードＬＤの光が出射する面を劈開面としている。レーザダイオードＬＤの光が出射する面を劈開面とする理由は後述する。
【００５０】
図６（ａ）のＶＩＢ−ＶＩＢ線での断面図である図６（ｂ）では、図中下より設定サイリスタＳ１／レーザダイオードＬＤ１、転送サイリスタＴ１、結合ダイオードＤ１、電源線抵抗Ｒｇ１が示されている。なお、レーザダイオードＬＤ１上に設定サイリスタＳ１が積層されている。
そして、図６（ａ）、（ｂ）の図中には、主要な素子や端子を名前により表記している。なお、基板８０の表面において、レーザダイオードＬＤ（レーザダイオードＬＤ１〜ＬＤ４）の配列の方向がｘ方向、ｘ方向と直交する方向がｙ方向である。そして、基板８０の裏面から表面に向かう方向をｚ方向とする。なお、ｘｙ平面に沿った方向を横方向、ｚ方向を上方、-ｚ方向を下方と呼ぶことがある。
【００５１】
発光チップＣの平面レイアウトを、図６（ａ）により説明する。発光チップＣには、複数のアイランド（島）（アイランド３０１〜アイランド３０６など）が構成されている。
アイランド３０１には、レーザダイオードＬＤ１及び設定サイリスタＳ１が設けられている。アイランド３０２には、転送サイリスタＴ１及び結合ダイオードＤ１が設けられている。アイランド３０３には、電源線抵抗Ｒｇ１が設けられている。アイランド３０４には、スタートダイオードＳＤが設けられている。アイランド３０５には電流制限抵抗Ｒ１が、アイランド３０６には電流制限抵抗Ｒ２が設けられている。
そして、発光チップＣには、アイランド３０１、３０２、３０３と同様なアイランドが、並列して複数形成されている。これらのアイランドには、レーザダイオードＬＤ２、ＬＤ３、ＬＤ４、…、設定サイリスタＳ２、Ｓ３、Ｓ４、…、転送サイリスタＴ２、Ｔ３、Ｔ４、…、結合ダイオードＤ２、Ｄ３、Ｄ４、…などが、アイランド３０１、３０２、３０３と同様に設けられている。
【００５２】
ここで、図６（ａ）、（ｂ）により、アイランド３０１〜アイランド３０６について詳細に説明する。
アイランド３０１は、図６（ｂ）に示すように、ｐ型の基板８０（基板８０）上に、ｐ型のアノード層８１（ｐアノード層８１）、発光層８２、ｎ型のカソード層８３（ｎカソード層８３）、トンネル接合（トンネルダイオード）層８４（トンネル接合層８４）、ｐ型のアノード層８５（ｐアノード層８５）、ｎ型のゲート層８６（ｎゲート層８６）、ｐ型のゲート層８７（ｐゲート層８７）、ｎ型のカソード層８８（ｎカソード層８８）が順に設けられて構成されている。
【００５３】
アイランド３０１に設けられたレーザダイオードＬＤ１は、ｐアノード層８１、発光層８２、ｎカソード層８３で構成され、同じくアイランド３０１に設けられた設定サイリスタＳ１は、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８で構成されている。そして、設定サイリスタＳ１は、ｎカソード層８８（領域３１１）上に設けられたｎ型のオーミック電極３２１（ｎオーミック電極３２１）をカソード電極とし、ｎカソード層８８を除去して露出させたｐゲート層８７上に設けられたｐ型のオーミック電極３３１（ｐオーミック電極３３１）をゲートＧｓ１の電極（ゲート端子Ｇｓ１と表記することがある。）とする。
【００５４】
なお、ｐアノード層８１には、電流狭窄層８１ｂ（後述する図７参照）が含まれている。電流狭窄層８１ｂは、レーザダイオードＬＤに流れる電流を、レーザダイオードＬＤの中央部に制限する（電流狭窄する）ために設けられている。すなわち、レーザダイオードＬＤの周辺部は、メサエッチングに起因して欠陥が多い。このため、非発光再結合が起こりやすい。そこで、レーザダイオードＬＤの中央部が電流の流れやすい電流通過部αとなり、周辺部が電流の流れにくい電流阻止部βとなるように、電流狭窄層８１ｂが設けられている。図６（ａ）のレーザダイオードＬＤ１に示すように、破線の内側が電流通過部α、破線の外側が電流阻止部βである。
【００５５】
レーザダイオードＬＤの光が出射する側に電流阻止部βがあると、損失が発生し、光量が低下するおそれがある。そこで、レーザダイオードＬＤの矢印で示す光が出射する光出射面（端面）は、電流阻止部βを除去するように劈開面としている。このため、レーザダイオードＬＤの光出射面側（図６（ａ）の−ｙ方向）には、電流阻止部βがない。なお、エッチングによりレーザダイオードＬＤの光が出射する面を形成してもよく、損失が小さい場合には、電流阻止部βの部分を除去することを要しない。また、電流阻止部βの部分を除去しないメリットとして、光が出射する部分に発光しない部分（窓構造）を設けることで、端面出射型において高光出力時に問題となるＣＯＤ（Catastrophic Optical Damage）を回避しうる。
【００５６】
電流狭窄層８１ｂを設けると非発光再結合に消費される電力が抑制されるので、低消費電力化が図れるとともに光取り出し効率が向上する。なお、光取り出し効率とは、電力当たりに取り出すことができる光量である。
【００５７】
電流阻止部βを、後述するように酸化により形成する場合には、アイランド３０１の周囲から等距離の領域が電流阻止部βとなるが、図６（ａ）では、電流阻止部βを模式的に示しており、アイランド３０１の周囲から等距離としてない。つまり、図６（ａ）のアイランド３０１のｙ方向の電流阻止部βの幅と、±ｘ方向の電流阻止部βの幅とが異なるように表記している。
なお、電流狭窄層８１ｂについては、後述する。
【００５８】
アイランド３０２は、ｐ型の基板８０上に、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が順に設けられて構成されている。なお、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８は、設定サイリスタＳ１を構成する積層半導体層と同じである。
アイランド３０２に設けられた転送サイリスタＴ１は、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８で構成されている。そして、ｎカソード層８８（領域３１３）上に設けられたｎオーミック電極３２３をカソード端子とし、ｎカソード層８８を除去して露出させたｐゲート層８７上に設けられたｐオーミック電極３３２をゲートＧｔ１の端子（ゲート端子Ｇｔ１と表記することがある。）とする。
【００５９】
同じく、アイランド３０２に設けられた結合ダイオードＤ１は、ｐゲート層８７、ｎカソード層８８で構成されている。そして、ｎカソード層８８（領域３１４）上に設けられたｎオーミック電極３２４をカソード端子とし、ｎカソード層８８を除去して露出させたｐゲート層８７上に設けられたｐオーミック電極３３２をアノード端子とする。つまり、結合ダイオードＤ１は、ｐゲート層８７をアノードとし、ｎカソード層８８をカソードとする。ここでは、結合ダイオードＤ１のアノード端子であるｐオーミック電極３３２は、ゲートＧｔ１（ゲート端子Ｇｔ１）と同じである。
【００６０】
アイランド３０３は、ｐ型の基板８０上に、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７が順に設けられて構成されている。なお、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７は、設定サイリスタＳ１を構成する積層半導体層と同じである。
アイランド３０３に設けられた電源線抵抗Ｒｇ１は、ｐゲート層８７で構成されている。つまり、電源線抵抗Ｒｇ１は、ｐゲート層８７上に設けられたｐオーミック電極３３３とｐオーミック電極３３４との間のｐゲート層８７を抵抗とする。
【００６１】
アイランド３０４は、アイランド３０２と同様にｐ型の基板８０上に、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が順に設けられて構成されている。そして、アイランド３０４に設けられたスタートダイオードＳＤは、ｐゲート層８７、ｎカソード層８８から構成される。つまり、スタートダイオードＳＤは、ｎカソード層８８（領域３１５）上に設けられたｎオーミック電極３２５をカソード端子とする。さらに、ｎカソード層８８を除去して露出させたｐゲート層８７上に設けられたｐオーミック電極３３５をアノード端子とする。つまり、スタートダイオードＳＤは、ｐゲート層８７をアノードとし、ｎカソード層８８をカソードとする。
【００６２】
アイランド３０５、３０６は、アイランド３０３と同様にｐ型の基板８０上に、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７が順に設けられて構成されている。そして、アイランド３０３に設けられた電流制限抵抗Ｒ１、アイランド３０６に設けられた電流制限抵抗Ｒ２は、アイランド３０３に設けられた電源線抵抗Ｒｇ１と同様に、それぞれが２個のｐオーミック電極（符号なし）間のｐゲート層８７を抵抗とする。
【００６３】
そして、発光チップＣには、図６（ｂ）に示すように、これらのアイランドの表面及び側面を覆うように設けられた絶縁材料で構成された保護層９０が設けられている。
図６（ａ）では、矢印でレーザダイオードＬＤの光が出射する方向を示している。レーザダイオードＬＤの光が出射する面は、前述したように劈開面となっている。このため、レーザダイオードＬＤの光が出射する面には、保護層９０は設けられていない。
なお、保護層９０を除去しないで、レーザダイオードＬＤの光を保護層９０を介して出射させる場合には、保護層９０は、レーザダイオードＬＤが出射する光に対して透光性であることがよい。
【００６４】
そして、これらのアイランドと電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５などの配線とが、保護層９０に設けられたスルーホール（図６（ａ）では○で示す。）を介して接続されている。以下の説明では、保護層９０及びスルーホールについての説明を省略する。
【００６５】
また、図６（ｂ）に示すように、基板８０の裏面にはＶｓｕｂ端子となる裏面電極９１が設けられている。
【００６６】
上記したｐアノード層８１、発光層８２、ｎカソード層８３、トンネル接合層８４、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８は、それぞれが半導体層であって、エピタキシャル成長によりモノリシックに積層される。
そして、相互に分離された複数のアイランド（アイランド３０１〜アイランド３０６など）になるように、アイランド間の半導体層がエッチング（メサエッチング）により除去されている。なお、ｐアノード層８１が基板８０を兼ねてもよい。
【００６７】
ここでは、ｐアノード層８１、ｎカソード層８３の表記は、レーザダイオードＬＤを構成する場合の機能（働き）に対応させている。すなわち、ｐアノード層８１はアノード、ｎカソード層８３はカソードとして機能する。なお、レーザダイオードＬＤでは、ｐアノード層８１、ｎカソード層８３のそれぞれはクラッドとして機能する。よって、ｐアノード（クラッド）層８１、ｎカソード（クラッド）層８３と表記することがある。
【００６８】
また、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８の表記は、設定サイリスタＳ及び転送サイリスタＴを構成する場合の機能（働き）に対応させている。すなわち、ｐアノード層８５はアノード、ｎゲート層８６、ｐゲート層８７はゲート、ｎカソード層８８はカソードとして機能する。
なお、結合ダイオードＤ、電源線抵抗Ｒｇを構成する場合には、前述したように異なる機能を有する。
【００６９】
図６（ａ）において、各素子間の接続関係を説明する。
点灯信号線７５は、幹部７５ａと複数の枝部７５ｂとを備える。幹部７５ａは設定サイリスタＳ／レーザダイオードＬＤの列方向に延びるように設けられている。枝部７５ｂは幹部７５ａから枝分かれして、アイランド３０１に設けられた設定サイリスタＳ１のカソード端子であるｎオーミック電極３２１と接続されている。他の設定サイリスタＳのカソード端子も同様に点灯信号線７５に接続されている。そして点灯信号線７５は、φＩ端子に接続されている。
【００７０】
第１転送信号線７２は、アイランド３０２に設けられた転送サイリスタＴ１のカソード端子であるｎオーミック電極３２３に接続されている。第１転送信号線７２には、アイランド３０２と同様なアイランドに設けられた他の奇数番号の転送サイリスタＴのカソード端子にも接続されている。第１転送信号線７２は、アイランド３０５に設けられた電流制限抵抗Ｒ１を介してφ１端子に接続されている。
一方、第２転送信号線７３は、符号を付さないアイランドに設けられた偶数番号の転送サイリスタＴのカソード端子であるｎオーミック電極（符号なし）に接続されている。第２転送信号線７３は、アイランド３０６に設けられた電流制限抵抗Ｒ２を介してφ２端子に接続されている。
【００７１】
電源線７１は、アイランド３０３に設けられた電源線抵抗Ｒｇ１の一方の端子であるｐオーミック電極３３４に接続されている。他の電源線抵抗Ｒｇの一方の端子も電源線７１に接続されている。電源線７１は、Ｖｇａ端子に接続されている。
【００７２】
そして、アイランド３０１に設けられた設定サイリスタＳ１のゲート端子Ｇｓ１であるｐオーミック電極３３１は、アイランド３０２に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐオーミック電極３３２に接続配線７６で接続されている。
【００７３】
そして、アイランド３０２に設けられた転送サイリスタＴ１のゲート端子Ｇｔ１であるｐオーミック電極３３２は、アイランド３０３の電源線抵抗Ｒｇ１の他方の端子であるｐオーミック電極３３３に接続配線７７で接続されている。
アイランド３０２に設けられた結合ダイオードＤ１のカソード端子であるｎオーミック電極３２４は、隣接する転送サイリスタＴ２のゲート端子Ｇｔ２であるｐ型オーミック電極（符号なし）に接続配線７９で接続されている。
ここでは説明を省略するが、他のレーザダイオードＬＤ、設定サイリスタＳ、転送サイリスタＴ、結合ダイオードＤ等についても同様である。
【００７４】
また、アイランド３０２の転送サイリスタＴ１のゲート端子Ｇｔ１であるｐオーミック電極３３２は、アイランド３０４に設けられたスタートダイオードＳＤのカソード端子であるｎオーミック電極３２５に接続配線７８で接続されている。スタートダイオードＳＤのアノード端子であるｐオーミック電極３３５は、第２転送信号線７３に接続されている。
なお、上記の接続及び構成は、ｐ型の基板８０を用いた際のものであり、ｎ型の基板を用いる場合は、極性が逆となる。また、ｉ型の基板を用いる場合は、基板の駆動部１０１及び発光部１０２が設けられる側に、基準電位Ｖｓｕｂを供給する電源ライン２００ａと接続される端子が設けられる。そして、接続及び構成は、ｐ型の基板を用いる場合、ｎ型の基板を用いる場合のどちらかと同様になる。
【００７５】
（発光チップＣの基本動作）
図７は、第１の実施の形態に係る発光チップＣにおいて、レーザダイオードＬＤ１及び設定サイリスタＳ１が設けられたアイランド３０１、転送サイリスタＴなどが設けられたアイランド３０２及び電源線抵抗Ｒｇ１が設けられたアイランド３０３の拡大断面図である。また、図７は、図６（ａ）のＶＩＢ−ＶＩＢ線での断面図であるが、図６（ｂ）とは逆の−ｘ方向から見た断面図である。
【００７６】
以下では、アイランド３０１におけるレーザダイオードＬＤ１と設定サイリスタＳ１との積層構造、及び、アイランド３０２における転送サイリスタＴ１について詳述する。
【００７７】
アイランド３０１に示すように、レーザダイオードＬＤ１は、クラッド層として働くｐアノード層８１、発光層８２、クラッド層として働くｎカソード層８３で構成されている。よって、ｐアノード層８１をｐアノード（クラッド）層８１、ｎカソード（クラッド）層８３と表記し、図７において、ｐアノード（クラッド）層８１をｐ（クラッド）、ｎカソード（クラッド）層８３をｎ（クラッド）と表記する。
【００７８】
ｐアノード（クラッド）層８１は、電流狭窄層８１ｂを含んで構成されている。すなわち、ｐアノード（クラッド）層８１は、下側ｐアノード（クラッド）層８１ａ、電流狭窄層８１ｂ、上側ｐアノード（クラッド）層８１ｃで構成されている。
【００７９】
発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構造である。なお、発光層８２は、不純物を添加していないイントリンシック（ｉ）層であってもよい。また、発光層８２は、量子井戸構造以外であってもよく、例えば、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。
【００８０】
発光層８２から出射する光がｐアノード（クラッド）層８１とｎカソード（クラッド）層８３との間に閉じ込められるとともに、発光層８２の側面（端面）間でレーザ発振するように、ｐアノード（クラッド）層８１、ｎカソード（クラッド）層８３、発光層８２が設定されている。この場合、光は、矢印で示すように、発光層８２の側面（端面）を光出射面として、基板８０に平行に出射する。
【００８１】
設定サイリスタＳ１は、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８から構成されている。図７では、ｐアノード層８５をｐアノード又はｐ、ｎゲート層８６をｎゲート又はｎ、ｐゲート層８７をｐゲート又はｐ、ｎカソード層８８をｎカソード又はｎと表記する。
【００８２】
一方、アイランド３０２に設けられた転送サイリスタＴ１は、設定サイリスタＳ１と同様にｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８から構成されている。つまり、設定サイリスタＳ及び転送サイリスタＴは、ｐｎｐｎの４層構造である。
【００８３】
前述したように、アイランド３０１におけるレーザダイオードＬＤ１と設定サイリスタＳ１とは、トンネル接合層８４を介して積層されている。つまり、レーザダイオードＬＤ１と設定サイリスタＳ１とは直列接続されている。そして、設定サイリスタＳ１のカソード端子であるｎオーミック電極３２１は、点灯信号φＩ１が供給される点灯信号線７５に接続され、レーザダイオードＬＤ１のアノードであるｐアノード（クラッド）層８１は、基準電位Ｖｓｕｂが供給されるｐ型の基板８０に接続されている。つまり、直列接続されたレーザダイオードＬＤ１と設定サイリスタＳ１とには、基準電位Ｖｓｕｂと点灯信号φＩ１の電位との間の電圧が印加される。
【００８４】
一方、アイランド３０２における転送サイリスタＴ１のカソード端子であるｎオーミック電極３２３は、第１転送信号φ１が供給される第１転送信号線７２に接続されている。転送サイリスタＴ１のアノードであるｐアノード層８５は、基準電位Ｖｓｕｂが供給されるｐ型の基板８０に接続されている。つまり、転送サイリスタＴ１には、基準電位Ｖｓｕｂと第１転送信号φ１の電位との間の電圧が印加される。
【００８５】
＜トンネル接合層８４＞
ここで、トンネル接合層８４を説明する。
図８は、レーザダイオードＬＤと設定サイリスタＳとの積層構造をさらに説明する図である。図８（ａ）は、レーザダイオードＬＤと設定サイリスタＳとの積層構造における模式的なエネルギーバンド図、図８（ｂ）は、トンネル接合層８４の逆バイアス状態におけるエネルギーバンド図、図８（ｃ）は、トンネル接合層８４の電流電圧特性を示す。
【００８６】
トンネル接合層８４は、ｎ型の不純物（ドーパント）を高濃度に添加（ドープ）したｎ＋＋層８４ａと、ｐ型の不純物を高濃度に添加したｐ＋＋層８４ｂとで構成されている。
図８（ａ）のエネルギーバンド図に示すように、図７のｎオーミック電極３２１と裏面電極９１との間に、レーザダイオードＬＤと設定サイリスタＳとが順バイアスになるように電圧を印加すると、トンネル接合層８４のｎ＋＋層８４ａとｐ＋＋層８４ｂとの間が逆バイアスになる。
【００８７】
トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ＋＋層８４ａと、ｐ型の不純物を高濃度に添加したｐ＋＋層８４ｂとの接合である。このため、空乏領域の幅が狭く、順バイアスされると、ｎ＋＋層８４ａ側の伝導帯（コンダクションバンド）からｐ＋＋層８４ｂ側の価電子帯（バレンスバンド）に電子がトンネルする。この際、負性抵抗特性が表れる。
一方、図８（ｂ）に示すように、トンネル接合層８４（トンネル接合）は、逆バイアス（−Ｖ）されると、ｐ＋＋層８４ｂ側の価電子帯（バレンスバンド）の電位Ｅｖが、ｎ＋＋層８４ａ側の伝導帯（コンダクションバンド）の電位Ｅｃより上になる。そして、ｐ＋＋層８４ｂの価電子帯（バレンスバンド）から、ｎ＋＋層８４ａ側の伝導帯（コンダクションバンド）に電子がトンネルする。そして、逆バイアス電圧（−Ｖ）が増加するほど、電子がトンネルしやすくなる。すなわち、図８（ｃ）に示すように、トンネル接合層８４（トンネル接合）は、逆バイアスにおいて、電流が流れやすい。
【００８８】
よって、図８（ａ）に示すように、設定サイリスタＳがターンオンすると、トンネル接合層８４が逆バイアスであっても、レーザダイオードＬＤと設定サイリスタＳとの間で電流が流れる。これにより、レーザダイオードＬＤが発光（点灯）する。
後述するように、設定サイリスタＳは、接続された転送サイリスタＴがターンオンしてオン状態になると、オン状態への移行が可能な状態（移行可能な状態）になる。そして、点灯信号φＩが後述するように「Ｌ」になると、設定サイリスタＳがターンオンしてオン状態になるとともに、レーザダイオードＬＤを点灯させる（点灯を設定する）。
【００８９】
＜サイリスタ＞
次に、サイリスタ（転送サイリスタＴ、設定サイリスタＳ）の基本的な動作を説明する。サイリスタは、前述したように、アノード端子（アノード）、カソード端子（カソード）、ゲート端子（ゲート）の３端子を有する半導体素子であって、例えば、ＧａＡｓ、ＧａＡｌＡｓ、ＡｌＡｓなどによるｐ型の半導体層（ｐアノード層８５、ｐゲート層８７）、ｎ型の半導体層（ｎゲート層８６、ｎカソード層８８）を基板８０上に積層して構成されている。つまり、サイリスタは、ｐｎｐｎ構造を成している。ここでは、ｐ型の半導体層とｎ型の半導体層とで構成されるｐｎ接合の順方向電位（拡散電位）Ｖｄを一例として１．５Ｖとして説明する。
【００９０】
以下では、一例として、Ｖｓｕｂ端子である裏面電極９１（図５、図６参照）に供給される基準電位Ｖｓｕｂをハイレベル電位（以下では「Ｈ」と表記する。）として０Ｖ（以下では「Ｈ」又は「Ｈ」（０Ｖ）と表記する。）、第１ローレベル電位として−３．３Ｖ（以下では「Ｌ１」（−３．３Ｖ）と表記する。）、第２ローレベル電位として−５Ｖ（以下では「Ｌ２」（−５Ｖ）と表記する。）とする。
Ｖｇａ端子に供給される電源電位Ｖｇａは、「Ｌ１」（−３．３Ｖ）である。また、第１転送信号φ１、第２転送信号φ２は、「Ｈ」（０Ｖ）と「Ｌ１」（−３．３Ｖ）とを有する信号である。そして、点灯信号φＩは、「Ｈ」（０Ｖ）と「Ｌ２」（−５Ｖ）とを有する信号である。
【００９１】
まず、サイリスタ単体の動作を説明する。ここでは、サイリスタのアノードは０Ｖであるとする。
アノードとカソードとの間に電流が流れていないオフ状態のサイリスタは、しきい電圧以下の電位（絶対値で以上となる負の電位）がアノードとカソードとの間に印加されるとオン状態に移行（ターンオン）する。ここで、サイリスタのしきい電圧は、ゲートの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値である。
オン状態になると、サイリスタのゲートは、アノード端子の電位に近い電位になる。ここでは、アノードは０Ｖであるので、ゲートは、０Ｖになるとする。また、オン状態のサイリスタのカソードは、アノードの電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた電位に近い電位となる。ここでは、アノードは０Ｖであるので、オン状態のサイリスタのカソードは、−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）となる。なお、カソードの電位は、オン状態のサイリスタに電流を供給する電源との関係で設定される。
【００９２】
オン状態のサイリスタは、カソードが、オン状態を維持するために必要な電位（上記の−１．５Ｖに近い電位）より高い電位（絶対値が小さい負の電位、０Ｖ又は正の電位）になると、オフ状態に移行（ターンオフ）する。
一方、オン状態のサイリスタのカソードに、オン状態を維持するために必要な電位以下の電位（絶対値で以上となる負の電位）が継続的に印加され、オン状態を維持しうる電流（維持電流）が供給されると、サイリスタはオン状態を維持する。
【００９３】
転送サイリスタＴ１の動作を具体的に説明する。転送サイリスタＴ１は、アノードに基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））、カソードに第１転送信号φ１の電位（「Ｈ」（０Ｖ）又は「Ｌ１」（−３．３Ｖ））が印加される。ここで、第１転送信号φ１が「Ｌ１」（−３．３Ｖ）であるとすると、転送サイリスタＴ１のアノードとカソードとの間に、−３．３Ｖが印加される。よって、転送サイリスタＴ１のしきい電圧が−３．３Ｖ以下の電位（絶対値で以上となる負の電位）の場合、つまりゲートＧｔ１が−１．８Ｖ以上の電位（絶対値で以下となる負の電位）の場合に、転送サイリスタＴ１がターンオンする。また、転送サイリスタＴ１のしきい電圧以下の電圧（絶対値で以上となる電圧）が、カソードとアノードとの間に印加されると、転送サイリスタＴ１がターンオンする。
なお、他の転送サイリスタＴも同様である。
【００９４】
次に、直列接続されたレーザダイオードＬＤ及び設定サイリスタＳの動作を、レーザダイオードＬＤ１と設定サイリスタＳ１とで説明する。
直列接続されたレーザダイオードＬＤ１と設定サイリスタＳ１とには、基準電位Ｖｓｕｂ（「Ｈ」（０Ｖ））と点灯信号φＩ１（「Ｈ」（０Ｖ）又は「Ｌ２」（−５Ｖ））の電位とが印加される。点灯信号φＩ１が「Ｌ２」（−５Ｖ）であるとすると、−５Ｖが、レーザダイオードＬＤ１と設定サイリスタＳ１とに分圧される。ここでは、レーザダイオードＬＤ１に印加される電圧を、仮に−１．７Ｖであるとして説明する。すると、設定サイリスタＳ１がオフ状態の場合、設定サイリスタＳ１に−３．３Ｖが印加される。上記した転送サイリスタＴ１と同様に、設定サイリスタＳ１のしきい電圧が、−３．３Ｖ以下の電位（絶対値で以上となる負の電位）の場合、つまりゲートＧｓ１が−１．８Ｖ以上の電位（絶対値で以下となる負の電位）の場合に、設定サイリスタＳ１がターンオンする。すると、直列接続されたレーザダイオードＬＤ１と設定サイリスタＳ１とに電流が流れて、レーザダイオードＬＤ１が点灯（発光）する。
【００９５】
一方、設定サイリスタＳ１のしきい電圧が−３．３Ｖより絶対値において大きい場合には、設定サイリスタＳ１はターンオンせず、オフ状態を維持する。よって、レーザダイオードＬＤ１も非点灯（非発光）を維持する。
なお、設定サイリスタＳ１がターンオンすると、直列接続されたレーザダイオードＬＤ１と設定サイリスタＳ１とに印加される電圧が絶対値において低下する。しかし、設定サイリスタＳ１に印加される電圧が、設定サイリスタＳ１のオン状態を維持する電圧であれば、設定サイリスタＳ１はオン状態を維持する。これによりレーザダイオードＬＤ１も点灯（発光）を継続する。
なお、他のレーザダイオードＬＤと設定サイリスタＳとでも同様である。
【００９６】
このようにすることで、レーザダイオードＬＤを駆動する設定サイリスタＳとレーザダイオードＬＤとの制御を点灯信号φＩで行えるため、点灯制御が容易になる。
【００９７】
なお、上記に示した電圧は一例であって、設定サイリスタＳ、転送サイリスタＴの特性、又は／及び、レーザダイオードＬＤの発光波長や光量によって変えることになる。その際は、「Ｌ１」又は／及び「Ｌ２」を調整すればよい。
【００９８】
サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は、ＧａＡｓなどの半導体で構成されるので、オン状態において、ｎゲート層８６とｐゲート層８７との間で発光することがある。なお、サイリスタが出射する光の量は、カソードの面積及びカソードとアノードとの間に流す電流によって決まる。よって、サイリスタからの発光を利用しない場合には、例えば、カソードの面積を小さくしたり、電極（設定サイリスタＳ１におけるｎオーミック電極３２１又は／及び転送サイリスタＴ１におけるｎオーミック電極３２３）や配線を構成する材料などによって遮光したりすることで、不要な光を抑制するようにしてもよい。
【００９９】
（発光装置６５の動作）
次に、発光装置６５の動作について説明する。
前述したように、発光装置６５は発光チップＣ１〜Ｃ４０を備える（図３、４参照）。
発光チップＣ１〜Ｃ４０は並列に駆動されるので、発光チップＣ１の動作を説明すれば足りる。
＜タイミングチャート＞
図９は、発光装置６５及び発光チップＣの動作を説明するタイミングチャートである。
図９では、発光チップＣ１のレーザダイオードＬＤ１〜ＬＤ５の５個のレーザダイオードＬＤの点灯（発光）又は非点灯（非発光）を制御（点灯制御と表記する。）する部分のタイミングチャートを示している。なお、図９では、発光チップＣ１のレーザダイオードＬＤ１、ＬＤ２、ＬＤ３、ＬＤ５を点灯させ、レーザダイオードＬＤ４を非点灯（非発光）としている。
【０１００】
図９において、時刻ａから時刻ｌへとアルファベット順に時刻が経過するとする。レーザダイオードＬＤ１は、期間Ｔ（１）において、レーザダイオードＬＤ２は、期間Ｔ（２）において、レーザダイオードＬＤ３は、期間Ｔ（３）において、レーザダイオードＬＤ４は、期間Ｔ（４）において点灯（発光）又は非点灯（非発光）の制御（点灯制御）がされる。以下、同様にして番号が５以上のレーザダイオードＬＤが点灯制御される。
ここでは、期間Ｔ（１）、Ｔ（２）、Ｔ（３）、…は同じ長さの期間とし、それぞれを区別しないときは期間Ｔと呼ぶ。
【０１０１】
φ１端子（図５、図６参照）に送信される第１転送信号φ１及びφ２端子（図５、図６参照）に送信される第２転送信号φ２は、「Ｈ」（０Ｖ）と「Ｌ１」（−３．３Ｖ）との２つの電位を有する信号である。そして、第１転送信号φ１及び第２転送信号φ２は、連続する２つの期間Ｔ（例えば、期間Ｔ（１）と期間Ｔ（２））を単位として波形が繰り返される。以下では、「Ｈ」（０Ｖ）及び「Ｌ１」（−３．３Ｖ）を、「Ｈ」及び「Ｌ１」と省略する場合がある。
【０１０２】
第１転送信号φ１は、期間Ｔ（１）の開始時刻ｂで「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行し、時刻ｆで「Ｌ１」から「Ｈ」に移行する。そして、期間Ｔ（２）の終了時刻ｉにおいて、「Ｈ」から「Ｌ１」に移行する。
第２転送信号φ２は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」（０Ｖ）であって、時刻ｅで「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行する。そして、期間Ｔ（２）の終了時刻ｉ後の時刻ｊにおいて「Ｌ１」から「Ｈ」に移行する。
第１転送信号φ１と第２転送信号φ２とを比較すると、第２転送信号φ２は、第１転送信号φ１を時間軸上で期間Ｔ後ろにずらしたものに当たる。一方、第２転送信号φ２は、期間Ｔ（１）において、破線で示す波形及び期間Ｔ（２）での波形が、期間Ｔ（３）以降において繰り返す。第２転送信号φ２の期間Ｔ（１）の波形が期間Ｔ（３）以降と異なるのは、期間Ｔ（１）は発光装置６５が動作を開始する期間であるためである。
【０１０３】
第１転送信号φ１と第２転送信号φ２との一組の転送信号は、後述するように、転送サイリスタＴのオン状態を番号順に転送（伝播）させることにより、オン状態の転送サイリスタＴと同じ番号のレーザダイオードＬＤを、点灯（発光）又は非点灯（非発光）の制御（点灯制御）の対象として指定する。
【０１０４】
次に、発光チップＣ１のφＩ端子に送信される点灯信号φＩ１について説明する。なお、他の発光チップＣ２〜Ｃ４０には、それぞれ点灯信号φＩ２〜φＩ４０が送信される。点灯信号φＩ１は、「Ｈ」（０Ｖ）と「Ｌ２」（−５Ｖ）との２つの電位を有する信号である。以下では、「Ｈ」（０Ｖ）及び「Ｌ２」（−５Ｖ）を、「Ｈ」及び「Ｌ２」と省略する場合がある。
ここでは、発光チップＣ１のレーザダイオードＬＤ１に対する点灯制御の期間Ｔ（１）において、点灯信号φＩ１を説明する。点灯信号φＩ１は、期間Ｔ（１）の開始時刻ｂにおいて「Ｈ」（０Ｖ）であって、時刻ｃで「Ｈ」（０Ｖ）から「Ｌ２」（−５Ｖ）に移行する。そして、時刻ｄで「Ｌ２」から「Ｈ」に移行し、時刻ｅにおいて「Ｈ」を維持する。
【０１０５】
図４、図５、図６、図７を参照しつつ、図９に示したタイミングチャートにしたがって、発光装置６５及び発光チップＣ１の動作を説明する。なお、以下では、レーザダイオードＬＤ１、ＬＤ２を点灯制御する期間Ｔ（１）、Ｔ（２）について説明する。
【０１０６】
（１）時刻ａ
＜発光装置６５＞
時刻ａにおいて、発光装置６５の信号発生回路１１０の基準電位供給部１６０は、基準電位Ｖｓｕｂを「Ｈ」（０Ｖ）に設定する。電源電位供給部１７０は、電源電位Ｖｇａを「Ｌ１」（−３．３Ｖ）に設定する。すると、発光装置６５の回路基板６２上の電源ライン２００ａは基準電位Ｖｓｕｂの「Ｈ」（０Ｖ）になり、発光チップＣ１〜Ｃ４０のそれぞれのＶｓｕｂ端子は「Ｈ」になる（図４参照）。
同様に、電源ライン２００ｂは電源電位Ｖｇａの「Ｌ１」（−３．３Ｖ）になり、発光チップＣ１〜Ｃ４０のそれぞれのＶｇａ端子は「Ｌ１」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれの電源線７１は「Ｌ１」になる（図５参照）。
【０１０７】
そして、信号発生回路１１０の転送信号発生部１２０は第１転送信号φ１、第２転送信号φ２をそれぞれ「Ｈ」（０Ｖ）に設定する。すると、第１転送信号ライン２０１及び第２転送信号ライン２０２が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφ１端子及びφ２端子が「Ｈ」になる。電流制限抵抗Ｒ１を介してφ１端子に接続されている第１転送信号線７２の電位も「Ｈ」になり、電流制限抵抗Ｒ２を介してφ１端子に接続されている第２転送信号線７３も「Ｈ」になる（図５参照）。
【０１０８】
さらに、信号発生回路１１０の点灯信号発生部１４０は、点灯信号φＩ１〜φＩ４０をそれぞれ「Ｈ」（０Ｖ）に設定する。すると、点灯信号ライン２０４−１〜２０４−４０が「Ｈ」になる（図４参照）。これにより、発光チップＣ１〜Ｃ４０のそれぞれのφＩ端子が、電流制限抵抗ＲＩを介して「Ｈ」になり、φＩ端子に接続された点灯信号線７５も「Ｈ」（０Ｖ）になる（図５参照）。
【０１０９】
＜発光チップＣ１＞
転送サイリスタＴのアノード（ｐアノード層８５）は、基板８０の裏面に設けられた裏面電極９１を介して、「Ｈ」（０Ｖ）に設定されたＶｓｕｂ端子に接続されている（図６参照）。
【０１１０】
奇数番号の転送サイリスタＴ１、Ｔ３、Ｔ５、…のそれぞれのカソード（ｎカソード層８８）は、ｎオーミック電極（転送サイリスタＴ１では、ｎオーミック電極３２３）を介して、第１転送信号線７２の「Ｈ」（０Ｖ）に設定されている。偶数番号の転送サイリスタＴ２、Ｔ４、Ｔ６、…のそれぞれのカソード（ｎカソード層８８）は、ｎオーミック電極を介して、第２転送信号線７３の「Ｈ」（０Ｖ）に設定されている。よって、転送サイリスタＴは、アノード及びカソードがともに「Ｈ」（０Ｖ）となり、オフ状態にある。
【０１１１】
レーザダイオードＬＤのアノード（ｐアノード（クラッド）層８１）は、基板８０の裏面に設けられた裏面電極９１を介して、「Ｈ」（０Ｖ）に設定されたＶｓｕｂ端子に接続されている（図６参照）。一方、設定サイリスタＳのカソード（ｎカソード層８８）は、ｎオーミック電極３２１を介して点灯信号線７５に接続され、「Ｈ」（０Ｖ）に設定されている。よって、直列接続されたレーザダイオードＬＤ及び設定サイリスタＳのそれぞれは、アノード及びカソードがともに「Ｈ」（０Ｖ）となり、オフ状態にある。
【０１１２】
ゲートＧｔ１は、前述したように、スタートダイオードＳＤのカソードに接続されている。ゲートＧｔ１は、電源線抵抗Ｒｇ１を介して、電源電位Ｖｇａ（「Ｌ１」（−３．３Ｖ））の電源線７１に接続されている。そして、スタートダイオードＳＤのアノードは、第２転送信号線７３の「Ｈ」（０Ｖ）に設定されている。よって、スタートダイオードＳＤは順バイアスとなり、スタートダイオードＳＤのカソード（ゲートＧｔ１）は、スタートダイオードＳＤのアノードの電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値（−１．５Ｖ）になる。また、ゲートＧｔ１が−１．５Ｖになると、結合ダイオードＤ１は、アノード（ゲートＧｔ１）が−１．５Ｖで、カソードが電源線抵抗Ｒｇ２を介して電源線７１（「Ｌ１」（−３．３Ｖ））に接続されているので、順バイアスになる。よって、ゲートＧｔ２の電位は、ゲートＧｔ１の電位（−１．５Ｖ）からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−３Ｖになる。さらに、結合ダイオードＤ２は、アノード（ゲートＧｔ１）が−３Ｖで、カソードが電源線抵抗Ｒｇ２を介して電源線７１（「Ｌ１」（−３．３Ｖ））に接続されている。しかし、電位差が−０．３Ｖと順方向電位Ｖｄ（１．５Ｖ）より絶対値において小さいので、ゲートＧｔ３の電位は、電源電位Ｖｇａ（「Ｌ１」（−３．３Ｖ））になる。つまり、３以上の番号のゲートＧｔには、スタートダイオードＳＤのアノードが「Ｈ」（０Ｖ）の第２転送信号線７３に接続されていることの影響は及ばず、これらのゲートＧｔの電位は、電源線７１の電位である電源電位Ｖｇａ（「Ｌ１」（−３．３Ｖ））になっている。
【０１１３】
なお、ゲートＧｔはゲートＧｓであるので、ゲートＧｓの電位は、ゲートＧｔの電位と同じである。よって、転送サイリスタＴ、設定サイリスタＳのしきい電圧は、ゲートＧｔ（ゲートＧｓ）の電位からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた値となる。すなわち、転送サイリスタＴ１、設定サイリスタＳ１のしきい電圧は−３Ｖ、転送サイリスタＴ２、設定サイリスタＳ２のしきい電圧は−４．５Ｖ、転送サイリスタＴ３、番号が３以上の転送サイリスタＴ、設定サイリスタＳのしきい電圧は−４．８Ｖとなっている。
【０１１４】
（２）時刻ｂ
図９に示す時刻ｂにおいて、第１転送信号φ１が、「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行する。これにより発光装置６５は、動作を開始する。
第１転送信号φ１が「Ｈ」から「Ｌ１」に移行すると、φ１端子及び電流制限抵抗Ｒ１を介して、第１転送信号線７２の電位が、「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行する。すると、転送サイリスタＴ１のカソードが「Ｌ１」となり、転送サイリスタＴ１のアノードとカソードとの間に−３．３Ｖが印加される。転送サイリスタＴ１は、しきい電圧が−３Ｖであるので、ターンオンする。転送サイリスタＴ１がターンオンすることで、第１転送信号線７２の電位は、転送サイリスタＴ１のアノードの電位（「Ｈ」（０Ｖ））からｐｎ接合の順方向電位Ｖｄ（１．５Ｖ）を引いた−１．５Ｖに近い電位（絶対値が１．５Ｖより大きい負の電位）になる。ここでは、第１転送信号線７２の電位は、−１．５Ｖになるとして説明する。
【０１１５】
なお、番号が３以上の奇数番号の転送サイリスタＴは、しきい電圧が−４．８Ｖである。番号が３以上の奇数番号の転送サイリスタＴに印加される電圧（第１転送信号線７２の電位）は、−１．５Ｖになるので、番号が３以上の奇数番号の転送サイリスタＴはターンオンしない。
一方、偶数番号の転送サイリスタＴは、第２転送信号φ２が「Ｈ」（０Ｖ）であって、カソードが接続された第２転送信号線７３が「Ｈ」（０Ｖ）であるのでターンオンできない。
【０１１６】
転送サイリスタＴ１がターンオンすると、ゲートＧｔ１（ゲートＧｓ１）の電位は、転送サイリスタＴ１のアノードの電位である「Ｈ」（０Ｖ）になる。そして、ゲートＧｔ２（ゲートＧｓ２）の電位が−１．５Ｖ、ゲートＧｔ３（ゲートＧｓ３）の電位が−３Ｖ、番号が４以上のゲートＧｔ（ゲートＧｓ）の電位が電源電位Ｖｇａの「Ｌ１」（−３．３Ｖ）になる。
ゲートＧｓ１の電位が「Ｈ」（０Ｖ）になると、設定サイリスタＳ１のしきい電圧が−１．５Ｖとなる。また、転送サイリスタＴ２、設定サイリスタＳ２のしきい電圧が−３Ｖ、転送サイリスタＴ３、設定サイリスタＳ３のしきい電圧が−４．５Ｖ、番号が４以上の転送サイリスタＴ、設定サイリスタＳのしきい電圧が−４．８Ｖになる。
【０１１７】
しかし、第１転送信号線７２は、オン状態の転送サイリスタＴ１により−１．５Ｖになっているので、オフ状態の奇数番号の転送サイリスタＴはターンオンしない。第２転送信号線７３は、「Ｈ」（０Ｖ）であるので、偶数番号の転送サイリスタＴはターンオンしない。点灯信号線７５は「Ｈ」（０Ｖ）であるので、いずれのレーザダイオードＬＤも点灯しない。
【０１１８】
時刻ｂの直後（ここでは、時刻ｂにおける信号の電位の変化によってサイリスタなどの変化が生じた後、定常状態になった時をいう。他の場合も同様である。）において、転送サイリスタＴ１がオン状態にあって、他の転送サイリスタＴ、設定サイリスタＳ、レーザダイオードＬＤはオフ状態にある。
【０１１９】
（３）時刻ｃ
時刻ｃにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ２」（−５Ｖ）に移行する。
点灯信号φＩ１が「Ｈ」から「Ｌ２」に移行すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５が「Ｈ」（０Ｖ）から「Ｌ２」（−５Ｖ）に移行する。すると、レーザダイオードＬＤに−１．７Ｖが印加されるため、設定サイリスタＳ１に−３．３Ｖが印加される。すると、しきい電圧が−１．５Ｖである設定サイリスタＳ１がターンオンする。これにより、設定サイリスタＳ１と直列接続されたレーザダイオードＬＤ１が点灯（発光）する。そして、点灯信号線７５の電位が−３．２Ｖに近い電位になる。ここでは、点灯信号線７５の電位が−３．２Ｖになるとする。なお、設定サイリスタＳ２はしきい電圧が−３Ｖである。しかし、レーザダイオードＬＤ２に−１．７Ｖが印加されるので、設定サイリスタＳ２に印加される電圧は−１．５Ｖになる。よって、設定サイリスタＳ２はターンオンしない。
時刻ｃの直後において、転送サイリスタＴ１、設定サイリスタＳ１がオン状態にあって、レーザダイオードＬＤ１が点灯（発光）している。
【０１２０】
（４）時刻ｄ
時刻ｄにおいて、点灯信号φＩ１が「Ｌ２」（−５Ｖ）から「Ｈ」（０Ｖ）に移行する。
点灯信号φＩ１が「Ｌ２」から「Ｈ」に移行すると、電流制限抵抗ＲＩ及びφＩ端子を介して、点灯信号線７５の電位が−３．２Ｖから「Ｈ」（０Ｖ）に移行する。すると、設定サイリスタＳ１及びレーザダイオードＬＤ１のそれぞれのカソード及びアノードが「Ｈ」（０Ｖ）になって、設定サイリスタＳ１がターンオフするとともに、レーザダイオードＬＤ１が消灯する（非点灯（非発光）になる）。レーザダイオードＬＤ１の点灯期間は、点灯信号φＩ１が「Ｈ」から「Ｌ２」に移行した時刻ｃから、点灯信号φＩ１が「Ｌ２」から「Ｈ」に移行する時刻ｄまでの、点灯信号φＩ１が「Ｌ２」である期間となる。
時刻ｄの直後において、転送サイリスタＴ１がオン状態にある。
【０１２１】
（５）時刻ｅ
時刻ｅにおいて、第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行する。ここで、レーザダイオードＬＤ１を点灯制御する期間Ｔ（１）が終了し、レーザダイオードＬＤ２を点灯制御する期間Ｔ（２）が開始する。
第２転送信号φ２が「Ｈ」から「Ｌ１」に移行すると、φ２端子を介して第２転送信号線７３の電位が「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行する。前述したように、転送サイリスタＴ２は、しきい電圧が−３Ｖであるので、ターンオンする。
これにより、ゲートＧｔ２（ゲートＧｓ２）の電位が「Ｈ」（０Ｖ）、ゲートＧｔ３（ゲートＧｓ３）の電位が−１．５Ｖ、ゲートＧｔ４（ゲートＧｓ４）の電位が−３Ｖ、番号が５以上のゲートＧｔ（ゲートＧｓ）の電位が「Ｌ１」（−３．３Ｖ）になる。
時刻ｅの直後において、転送サイリスタＴ１、Ｔ２がオン状態にある。
【０１２２】
（６）時刻ｆ
時刻ｆにおいて、第１転送信号φ１が「Ｌ１」（−３．３Ｖ）から「Ｈ」（０Ｖ）に移行する。
第１転送信号φ１が「Ｌ１」から「Ｈ」に移行すると、φ１端子を介して第１転送信号線７２の電位が「Ｌ１」から「Ｈ」に移行する。すると、オン状態の転送サイリスタＴ１は、アノード及びカソードがともに「Ｈ」（０Ｖ）になって、ターンオフする。
すると、ゲートＧｔ１（ゲートＧｓ１）の電位は、電源線抵抗Ｒｇ１を介して、電源線７１の電源電位Ｖｇａ（「Ｌ１」（−３．３Ｖ））に向かって変化する。これにより、結合ダイオードＤ１が電流の流れない方向に電位が加えられた状態（逆バイアス）になる。よって、ゲートＧｔ２（ゲートＧｓ２）が「Ｈ」（０Ｖ）である影響は、ゲートＧｔ１（ゲートＧｓ１）には及ばなくなる。すなわち、逆バイアスの結合ダイオードＤで接続されたゲートＧｔを有する転送サイリスタＴは、しきい電圧が−４．８Ｖになって、第１転送信号φ１又は第２転送信号φ２が「Ｌ１」（−３．３Ｖ）になっても、ターンオンしない。
時刻ｆの直後において、転送サイリスタＴ２がオン状態にある。
【０１２３】
（７）その他
時刻ｇにおいて、点灯信号φＩ１が「Ｈ」（０Ｖ）から「Ｌ２」（−５Ｖ）に移行すると、時刻ｃでのレーザダイオードＬＤ１及び設定サイリスタＳ１と同様に、設定サイリスタＳ２がターンオンして、レーザダイオードＬＤ２が点灯（発光）する。
そして、時刻ｈにおいて、点灯信号φＩ１が「Ｌ２」（−５Ｖ）から「Ｈ」（０Ｖ）に移行すると、時刻ｄでのレーザダイオードＬＤ１及び設定サイリスタＳ１と同様に、設定サイリスタＳ２がターンオフして、レーザダイオードＬＤ２が消灯する。
さらに、時刻ｉにおいて、第１転送信号φ１が「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行すると、時刻ｂでの転送サイリスタＴ１又は時刻ｅでの転送サイリスタＴ２と同様に、しきい電圧が−３Ｖの転送サイリスタＴ３がターンオンする。時刻ｉで、レーザダイオードＬＤ２を点灯制御する期間Ｔ（２）が終了し、レーザダイオードＬＤ３を点灯制御する期間Ｔ（３）が開始する。
以降は、これまで説明したことの繰り返しとなる。
【０１２４】
なお、レーザダイオードＬＤを点灯（発光）させないで、非点灯（非発光）のままとするときは、図９のレーザダイオードＬＤ４を点灯制御する期間Ｔ（４）における時刻ｋから時刻ｌに示す点灯信号φＩ１のように、点灯信号φＩを「Ｈ」（０Ｖ）のままとすればよい。このようにすることで、設定サイリスタＳ４のしきい電圧が−１．５Ｖであっても、設定サイリスタＳ４はターンオンせず、レーザダイオードＬＤ４は非点灯（非発光）のままとなる。
【０１２５】
以上説明したように、転送サイリスタＴのゲートＧｔは結合ダイオードＤによって相互に接続されている。よって、ゲートＧｔの電位が変化すると、電位が変化したゲートＧｔに、順バイアスの結合ダイオードＤを介して接続されたゲートＧｔの電位が変化する。これにより、電位が変化したゲートを有する転送サイリスタＴのしきい電圧が変化する。転送サイリスタＴは、しきい電圧が−３．３Ｖ以上（絶対値で以下である負の値）と、第１転送信号φ１又は第２転送信号φ２が「Ｈ」（０Ｖ）から「Ｌ１」（−３．３Ｖ）に移行するタイミングにおいてターンオンする。
そして、転送サイリスタＴがオン状態になると、ゲートＧｔの電位は０Ｖになる。これにより、ゲートＧｔにゲートＧｓが接続された設定サイリスタＳは、しきい電圧が−１．５Ｖとなる。よって、点灯信号φＩが「Ｈ」（０Ｖ）から「Ｌ２」（−５Ｖ）に移行すると、設定サイリスタＳは、アノードとカソード間に−３．３Ｖが印加されて、ターンオンする。そして、設定サイリスタＳに直列接続されたレーザダイオードＬＤが点灯（発光）する。
【０１２６】
すなわち、転送サイリスタＴはオン状態になることで、設定サイリスタＳをオン状態への移行が可能な状態にする。つまり、転送サイリスタＴはオン状態になることで、点灯制御の対象であるレーザダイオードＬＤを指定する。そして、点灯信号φＩが「Ｌ２」（−５Ｖ）となると、点灯制御の対象であるレーザダイオードＬＤに直列接続された設定サイリスタＳがターンオンするとともに、レーザダイオードＬＤが点灯（発光）する。
なお、点灯信号φＩが「Ｈ」（０Ｖ）に維持されると、設定サイリスタＳをオフ状態に維持するとともに、レーザダイオードＬＤを非点灯（非発光）に維持する。すなわち、点灯信号φＩは、レーザダイオードＬＤの点灯／非点灯を設定する。
このように、画像データに応じて点灯信号φＩを設定して、各レーザダイオードＬＤの点灯又は非点灯を制御する。
【０１２７】
（発光チップＣの製造方法）
発光チップＣの製造方法について説明する。
図１０、図１１、図１２及び図１３は、発光チップＣの製造方法を説明する図である。図１０（ａ）は、第１積層半導体層形成工程、図１０（ｂ）は、第１積層半導体層エッチング工程、図１０（ｃ）は、第２積層半導体層形成である。図１１（ｄ）は、カソード電極形成工程、図１１（ｅ）は、カソード領域形成工程、図１１（ｆ）は、アノード電極形成工程、図１２（ｇ）は、分離エッチング工程、図１２（ｈ）は、電流阻止部形成工程、図１２（ｉ）は、保護層形成工程である。図１３（ｊ）は、配線形成工程、図１３（ｋ）は、裏面電極形成工程、図１３（ｌ）は、光出射面形成工程である。
ここでは、図７に示したアイランド３０１、３０２の断面図で説明する。これらのアイランドの断面図は、図６（ａ）のＶＩＢ−ＶＩＢ線での断面図であるが、図６（ｂ）とは逆の−ｘ方向から見た断面図である。なお、アイランド３０３は、アイランド３０２と同様であるので省略する。また、不純物の導電型をｐ、ｎで表記する。
以下順に説明する。
【０１２８】
図１０（ａ）に示す第１積層半導体層形成工程では、ｐ型の基板８０上に、ｐアノード（クラッド）層８１、発光層８２、ｎカソード（クラッド）層８３、トンネル接合層８４及びｐアノード層８５の一部として機能するｐアノード層８５ｐを順にエピタキシャル成長させて、第１積層半導体層を形成する。なお、製造方法を説明する図では、ｐアノード（クラッド）層８１をｐ、ｎカソード（クラッド）層８３をｎと表記する。
【０１２９】
ここでは、基板８０は、ｐ型のＧａＡｓを例として説明するが、ｎ型のＧａＡｓ、不純物を添加していないイントリンシック（ｉ）のＧａＡｓでもよい。また、ＩｎＰ、ＧａＮ、ＩｎＡｓ、その他ＩＩＩ−Ｖ族、ＩＩ−ＶＩ材料からなる半導体基板、サファイア、Ｓｉ、Ｇｅなどでもよい。基板を変更した場合、基板上にモノリシックに積層される材料は、基板の格子定数に略整合（歪構造、歪緩和層、メタモルフィック成長を含む）する材料を用いる。一例として、ＩｎＡｓ基板上には、ＩｎＡｓ、ＩｎＡｓＳｂ、ＧａＩｎＡｓＳｂなどを使用し、ＩｎＰ基板上にはＩｎＰ、ＩｎＧａＡｓＰなどを使用し、ＧａＮ基板上又はサファイア基板上には、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮを使用し、Ｓｉ基板上にはＳｉ、ＳｉＧｅ、ＧａＰなどを使用すればよい。
【０１３０】
ここでは、電流阻止部β（図６（ａ）参照）は、Ａｌを含む層を酸化して形成するとする。よって、ｐアノード（クラッド）層８１は、下側ｐアノード（クラッド）層８１ａ、電流狭窄層８１ｂ、上側ｐアノード（クラッド）層８１ｃを順に積層して構成されている。
ｐアノード（クラッド）層８１の下側ｐアノード（クラッド）層８１ａ、上側ｐアノード（クラッド）層８１ｃは、例えば不純物濃度５×１０１７／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ここでは、電流狭窄層８１ｂは、例えばＡｌＡｓ又はＡｌの不純物濃度が高いｐ型のＡｌＧａＡｓである。Ａｌが酸化されてＡｌ２Ｏ３が形成されることにより、電気抵抗が高くなって、電流経路を狭窄するものであればよい。
【０１３１】
発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＧａＩｎＡｓＰ、ＧａＩｎＰなどであり、障壁層は、ＡｌＧａＡｓ、ＧａＡｓ、ＧａＩｎＰ、ＧａＩｎＡｓＰなどである。なお、発光層８２は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。
【０１３２】
ｎカソード（クラッド）層８３は、例えば不純物濃度５×１０１７／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
【０１３３】
トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ＋＋層８４ａとｎ型の不純物を高濃度に添加したｐ＋＋層８４ｂとの接合で構成されている。ｎ＋＋層８４ａ及びｐ＋＋層８４ｂは、例えば不純物濃度１×１０２０／ｃｍ３と高濃度である。なお、通常の接合の不純物濃度は、１０１７／ｃｍ３台〜１０１８／ｃｍ３台である。ｎ＋＋層８４ａとｐ＋＋層８４ｂとの組み合わせ（以下では、ｎ＋＋層８４ａ／ｐ＋＋層８４ｂで表記する。）は、例えばｎ＋＋ＧａＩｎＰ／ｐ＋＋ＧａＡｓ、ｎ＋＋ＧａＩｎＰ／ｐ＋＋ＡｌＧａＡｓ、ｎ＋＋ＧａＡｓ／ｐ＋＋ＧａＡｓ、ｎ＋＋ＡｌＧａＡｓ／ｐ＋＋ＡｌＧａＡｓ、ｎ＋＋ＩｎＧａＡｓ／ｐ＋＋ＩｎＧａＡｓ、ｎ＋＋ＧａＩｎＡｓＰ／ｐ＋＋ＧａＩｎＡｓＰ、ｎ＋＋ＧａＡｓＳｂ／ｐ＋＋ＧａＡｓＳｂである。なお、組み合わせを相互に変更したものでもよい。
【０１３４】
ｐアノード層８５の一部であるｐアノード層８５ｐは、空気などに触れることで不純物を高濃度に添加したトンネル接合層８４が劣化することを抑制するために設けられた保護（キャップ）層である。ここでは、キャップ層としてｐアノード層８５の一部を用いたが、トンネル接合層８４の劣化が抑制されれば、キャップ層を他の材料で構成してもよい。また、キャップ層であるｐアノード層８５ｐは、次にｐアノード層８５が形成される前に除去されてもよい。
ｐアノード層８５ｐは、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
【０１３５】
図１０（ｂ）に示す第１積層半導体層エッチング工程では、アイランド３０１（図６（ａ）、（ｂ）、図７参照）となる部分を残すように、第１積層半導体層を公知のフォトリソグラフィ技術を用いてレジストパターンを設けた後、第１積層半導体層をエッチングして、基板８０の表面を露出させる。なお、基板８０の表面を露出させないで、下側ｐアノード（クラッド）層８１ａの厚さ方向における一部が残っていてもよい。
このエッチングは、硫酸系のエッチング液（重量比において硫酸：過酸化水素水：水＝１：１０：３００）などを用いたウェットエッチングで行いうる。また、例えば塩化ホウ素などを用いた異方性ドライエッチング（ＲＩＥ）で行ってもよい。
【０１３６】
次に、図１０（ｃ）に示す第２積層半導体層形成工程では、第１積層半導体層エッチング工程で残された第１積層半導体層上及び第１積層半導体層のエッチングで露出させた基板８０の表面に、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８を順にエピタキシャル成長させて第２積層半導体層を形成する。なお、第１積層半導体層上では、キャップ層として機能するｐアノード層８５ｐ上にｐアノード層８５が形成される。そして、ｐアノード層８５ｐは、ｐアノード層８５と一体となってアノードとして機能する。以下では、ｐアノード層８５ｐを含めてｐアノード層８５と表記する。
【０１３７】
ｐアノード層８５は、この層のみでｐアノード層８５として作用する厚さを有している。ｐアノード層８５は、キャップ層であるｐアノード層８５ｐと同じく、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
【０１３８】
ｎゲート層８６は、例えば不純物濃度１×１０１７／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｐゲート層８７は、例えば不純物濃度１×１０１７／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｎカソード層８８は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
【０１３９】
第１積層半導体層及び第２積層半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）、分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）などによって積層される。
【０１４０】
図１１（ｄ）に示すカソード電極形成工程では、ｎカソード層８８上に、ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）が形成される。
ｎオーミック電極には、例えばｎカソード層８８のｎ型のＧａＡｓ系の半導体層とオーミックコンタクトが取りやすいＧｅを含むＡｕ（ＡｕＧｅ）などが用いられる。
そして、ｎオーミック電極は、例えばリフトオフ法などにより形成される。
【０１４１】
図１１（ｅ）に示すカソード領域形成工程では、アイランド３０１における領域３１１、アイランド３０２における領域３１３、３１４など（図６（ａ）参照）においてｎカソード層８８が残るようにｎカソード層８８をエッチングする。同様に、アイランド３０４（図６（ａ）参照）におけるスタートダイオードＳＤの領域３１５にもｎカソード層８８が残るようにする。これにより、ｎカソード層８８が除去された部分にｐゲート層８７が露出する（図６（ｂ）、図７参照）。
【０１４２】
図１１（ｆ）に示すアノード電極形成工程では、ｐゲート層８７上に、ｐオーミック電極（ｐオーミック電極３３１、３３２など）が形成される。
ｐオーミック電極には、例えばｐゲート層８７などｐ型のＧａＡｓ系の半導体層とオーミックコンタクトが取りやすいＺｎを含むＡｕ（ＡｕＺｎ）などが用いられる。
そして、ｐオーミック電極は、例えばリフトオフ法などにより形成される。
【０１４３】
図１２（ｇ）に示す分離エッチング工程では、第２積層半導体層を構成するｐアノード層８５、ｎゲート層８６、ｐゲート層８７及びｎカソード層８８をエッチングして、アイランド（図６（ａ）に示すアイランド３０１、３０２、３０３など）に分離する。このエッチングは、図１０（ｂ）の第１積層半導体層エッチング工程と同様に行えばよい。この分離エッチング工程におけるエッチングは、メサエッチング又はポストエッチングと呼ばれることがある。
【０１４４】
図１２（ｈ）における電流阻止部形成工程では、分離エッチング工程において露出した第１積層半導体層のｐアノード層８１における電流狭窄層８１ｂを側面から酸化して、電流を阻止する電流阻止部βを形成する。酸化されないで残った部分が電流通過部αとなる。
電流狭窄層８１ｂの酸化は、例えば、３００〜４００℃での水蒸気酸化により、ＡｌＡｓ、ＡｌＧａＡｓなどである電流狭窄層８１ｂのＡｌを酸化させることで行う。このとき、露出した側面から酸化が進行し、レーザダイオードＬＤが形成されるアイランド（アイランド３０１など）の周囲にＡｌの酸化物であるＡｌ２Ｏ３による電流阻止部βが形成される。そして、電流阻止部β以外の部分が電流通過部αとなる。
【０１４５】
なお、電流阻止部βは、ＡｌＡｓなどのＡｌ組成比が大きい半導体層を用いる代わりに、ＧａＡｓ、ＡｌＧａＡｓなどの半導体層に水素イオン（Ｈ＋）の打ち込むことで形成してもよい。（Ｈ＋イオン打ち込み）。つまり、電流狭窄層８１ｂを用いず、下側ｐアノード（クラッド）層８１ａと上側ｐアノード（クラッド）層８１ｃとを分割せずに一体化したｐアノード（クラッド）層８１を形成し、電流阻止部βとする部分にＨ＋を打ち込むことで、不純物が不活性化された電気抵抗の高い電流阻止部βが形成される。
【０１４６】
図１２（ｉ）における保護層形成工程では、例えばＳｉＯ２、ＳｉＯＮ、ＳｉＮなどの絶縁性材料によりアイランド（アイランド３０１、３０２など）の表面を覆うように、保護層９０が形成される。
そして、ｎオーミック電極（ｎオーミック電極３２１、３２２、３２３、２３４など）及びｐオーミック電極（ｐオーミック電極３３１、３３３など）上の保護層９０にスルーホール（開口）が形成される。
【０１４７】
図１３（ｊ）における配線形成工程では、保護層９０に設けられたスルーホールを介して、ｎオーミック電極（ｎオーミック電極３２１、３２３、３２４など）及びｐオーミック電極（ｐオーミック電極３３１、３３２など）を接続する配線（電源線７１、第１転送信号線７２、第２転送信号線７３、点灯信号線７５など）が形成される。
配線には、Ａｕ、Ａｌなどが用いられる。
【０１４８】
図１３（ｋ）における裏面電極形成工程では、ｐ型の基板８０の裏面に裏面電極９１が形成される。
裏面電極９１には、ｐ型のＧａＡｓ系の半導体層とオーミックコンタクトが取りやすいＺｎを含むＡｕ（ＡｕＺｎ）などが用いられる。
【０１４９】
図１３（ｌ）に示す光出射面形成工程では、レーザダイオードＬＤから光を出射させる光出射面を形成するため、レーザダイオードＬＤが形成されたアイランド３０１の部分で、第１積層半導体層及び第２積層半導体層が基板８０とともに劈開される。
このときの劈開は、レーザダイオードＬＤからの光の出射方向に電流阻止部βが含まれないように行われる。
【０１５０】
なお、前述したように、光出射面をエッチングで形成してもよい。また、光出射面形成工程を行わないで、発光層８２の側面から光を出射させてもよい。
【０１５１】
以上説明したように、第１の実施の形態に係る発光チップＣでは、レーザダイオードＬＤを構成する第１積層半導体層（ｐアノード層８１、発光層８２及びｎカソード層８３）と設定サイリスタＳ及び転送サイリスタＴを構成する第２積層半導体層（ｐアノード層８５、ｎゲート層８６、ｐゲート層８７及びｎカソード層８８）とが別に設けられている。そして、第１積層半導体層及び第２積層半導体層は、それぞれに求められる特性に応じて形成される。
【０１５２】
つまり、第１の実施の形態では、第１積層半導体層で構成されるレーザダイオードＬＤにより発光を行わせ、第２積層半導体層で構成される転送サイリスタＴ及び設定サイリスタＳにより駆動するため、発光特性と駆動特性とを別々に（独立して）設定しえる。
設定サイリスタＳ及び転送サイリスタＴは発光することを要しない。よって、レーザダイオードＬＤを量子井戸構造として発光特性などを向上させるとともに、設定サイリスタＳ及び転送サイリスタＴによる駆動特性などを向上させうる。すなわち、発光部１０２のレーザダイオードＬＤと、駆動部１０１の転送サイリスタＴ及び設定サイリスタＳとを別々に（独立して）設定しうる。これにより、駆動の高速化、光の高出力化、高効率化、低消費電力化、低コスト化などが図れる。
【０１５３】
これに対して、レーザダイオードＬＤ上に設定サイリスタＳを設けず、設定サイリスタＳをレーザサイリスタ（発光素子）として使用することがある。
この場合、発光特性と駆動特性とを別々に（独立して）設定しえない。
【０１５４】
なお、発光チップＣは、転送サイリスタＴと設定サイリスタＳとにより、レーザダイオードＬＤを順に点灯させる自己走査型である。これにより、発光チップＣに設けられる端子の数が少なくなり、発光チップＣ及び発光装置６５が小型になる。
【０１５５】
図１４は、比較のために示す発光チップＣ′の断面図である。図１４は、図７に示した発光チップＣの断面図と同様に、アイランド３０１、３０２、３０３を示している。
【０１５６】
発光チップＣ′では、転送サイリスタＴ１の下部にレーザダイオードＬＤと同じ第１積層半導体層で構成された半導体素子ＵＤが設けられている。このようにすると、図１０に示した発光チップＣの製造方法において、図１０（ａ）の第１積層半導体層形成工程と、図１０（ｃ）に示した第２積層半導体層形成工程とが連続で行え、図１０（ｂ）の第１積層半導体層エッチング工程が不要となる。
しかし、転送サイリスタＴの下部に半導体素子ＵＤが設けられているため、転送サイリスタＴに供給される第１転送信号φ１及び第２転送信号φ２には、点灯信号φＩと同じく、「Ｈ」（０Ｖ）と「Ｌ２」（−５Ｖ）とを有する信号とすることが必要になってしまう。
【０１５７】
すなわち、第１の実施の形態に係る発光チップＣでは、レーザダイオードＬＤと設定サイリスタＳとは積層して構成しているが、転送サイリスタＴは、他の素子と積層していない。これにより、積層されたレーザダイオードＬＤと設定サイリスタＳとに供給される点灯信号φＩは、「Ｈ」（０Ｖ）と「Ｌ２」（−５Ｖ）とを有する信号であるのに対し、転送サイリスタＴに供給される第１転送信号φ１及び第２転送信号φ２は、「Ｈ」（０Ｖ）と「Ｌ１」（−３．３Ｖ）とを有する信号でよい。つまり、第１転送信号φ１及び第２転送信号φ２を低電圧化でき、消費電力が低減できる。
【０１５８】
また、第１の実施の形態では、レーザダイオードＬＤと設定サイリスタＳとを、トンネル接合層８４を介して積層している。この場合、レーザダイオードＬＤがトンネル接合層８４において逆バイアスとなるが、トンネル接合層８４は、逆バイアス状態であっても、電流が流れる特性を有する。
なお、トンネル接合層８４を設けないと、レーザダイオードＬＤと設定サイリスタＳとの間の接合が逆バイアスになる。このため、レーザダイオードＬＤと設定サイリスタＳとに電流を流すためには、逆バイアスの接合が降伏する電圧を印加することになる。よって、点灯信号φＩの電圧が高くなってしまう。
すなわち、レーザダイオードＬＤと設定サイリスタＳとをトンネル接合層８４を介して積層することで、トンネル接合層８４を介さない場合に比べて、点灯信号φＩの電圧が低く抑えられる。
【０１５９】
さらに、トンネル接合層８４は、前述したように不純物濃度が高い。例えば、トンネル接合層８４の不純物濃度は、１０１９／ｃｍ３と、他の層の不純物濃度１０１７〜１０１８／ｃｍ３に比べて高い。不純物として用いられるＳｉは、ベースとなる半導体材料の一例であるＧａＡｓとは、格子定数、結合強度、最外殻電子数などが異なる。よって、トンネル接合層８４上に、例えばＧａＡｓなどの半導体層を成長させると欠陥が発生しやすい。欠陥は、不純物濃度が高くなればなるほど、発生確率が上昇する。そして、欠陥は、その上に形成される半導体層に伝播していく。
また、トンネル接合層８４のように、不純物濃度を他の層よりも高くするためには、低温成長せざるを得ない。すなわち、成長条件（温度、成長速度、比率）を変えねばならない。このため、トンネル接合層８４上に設けられる半導体層は、最適な成長条件からずれてしまう。
この結果、トンネル接合層８４上に設けられる半導体層は、欠陥が多く含まれることになる。
【０１６０】
特に、レーザダイオードＬＤなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は、ターンオンして、レーザダイオードＬＤや下部ダイオードに電流が供給できればよい。すなわち、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は、欠陥の影響を受けにくい。
【０１６１】
そこで、第１の実施の形態では、基板８０上に、レーザダイオードＬＤを設け、その上に、トンネル接合層８４を介して設定サイリスタＳを設けるようにしている。これにより、レーザダイオードＬＤにおける欠陥の発生を抑制し、発光特性が欠陥の影響を受けにくいようにしている。また、設定サイリスタＳをエピタキシャル成長させてモノリシックに積層するようにしている。
【０１６２】
＜金属的導電性ＩＩＩ−Ｖ族化合物層＞
上記の発光チップＣにおいては、トンネル接合層８４を介して、レーザダイオードＬＤ上に設定サイリスタＳを積層した。
トンネル接合層８４の代わりに、金属的な導電性を有し、ＩＩＩ−Ｖ族の化合物半導体層にエピタキシャル成長するＩＩＩ−Ｖ族化合物層を用いてもよい。この場合、上記の説明における「トンネル接合層８４」を以下に説明する「金属的導電性ＩＩＩ−Ｖ族化合物層８４」に置き換えればよい。
【０１６３】
図１５は、金属的導電性ＩＩＩ−Ｖ族化合物層を構成する材料を説明する図である。図１５（ａ）は、ＩｎＮの組成比ｘに対するＩｎＮＡｓのバンドギャップ、図１５（ｂ）は、ＩｎＮの組成比ｘに対するＩｎＮＳｂのバンドギャップ、図１５（ｃ）は、ＶＩ族元素及びＩＩＩ−Ｖ族化合物の格子定数をバンドギャップに対して示す図である。
図１５（ａ）は、組成比ｘ（ｘ＝０〜１）のＩｎＮと組成比（１−ｘ）のＩｎＡｓとの化合物であるＩｎＮＡｓに対するバンドギャップエネルギ（ｅＶ）を示す。
図１５（ｂ）は、組成比ｘ（ｘ＝０〜１）のＩｎＮと組成比（１−ｘ）のＩｎＳｂとの化合物であるＩｎＮＳｂに対するバンドギャップエネルギ（ｅＶ）を示す。
【０１６４】
金属的導電性ＩＩＩ−Ｖ族化合物層の材料の一例として説明するＩｎＮＡｓ及びＩｎＮＳｂは、図１５（ａ）、（ｂ）に示すように、ある組成比ｘの範囲において、バンドギャップエネルギが負になることが知られている。バンドギャップエネルギが負になることは、バンドギャップを持たないことを意味する。よって、金属と同様な導電特性（伝導特性）を示すことになる。すなわち、金属的な導電特性（導電性）とは、金属と同様に電位に勾配があれば電流が流れることをいう。
【０１６５】
図１５（ａ）に示すように、ＩｎＮＡｓは、例えばＩｎＮの組成比ｘが約０．１〜約０．８の範囲において、バンドギャップエネルギが負になる。
図１５（ｂ）に示すように、ＩｎＮＳｂは、例えばＩｎＮの組成比ｘが約０．２〜約０．７５の範囲において、バンドギャップエネルギが負になる。
すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、上記の範囲において、金属的な導電特性（導電性）を示すことになる。
【０１６６】
なお、上記の範囲外のバンドギャップエネルギが小さい領域では、熱エネルギによって電子がエネルギを有するため、わずかなバンドギャップを遷移することが可能であり、バンドギャップエネルギが負の場合や金属と同様に電位に勾配がある場合には電流が流れやすい特性を有している。
そして、ＩｎＮＡｓ及びＩｎＮＳｂに、Ａｌ、Ｇａ、Ａｇ、Ｐなどが含まれても、組成次第でバンドギャップエネルギを０近傍もしくは負に維持することができ、電位に勾配があれば電流が流れる。
【０１６７】
さらに、図１５（ｃ）に示すように、ＧａＡｓ、ＩｎＰなどのＩＩＩ−Ｖ族化合物（半導体）の格子定数は、５．６Å〜５．９Åの範囲にある。そして、この格子定数は、Ｓｉの格子定数の約５．４３Å、Ｇｅの格子定数の約５．６６Åに近い。
これに対して、同様にＩＩＩ−Ｖ族化合物であるＩｎＮの格子定数は、閃亜鉛鉱構造において約５．０Å、ＩｎＡｓの格子定数は、約６．０６Åである。よって、ＩｎＮとＩｎＡｓとの化合物であるＩｎＮＡｓの格子定数は、ＧａＡｓなどの５．６Å〜５．９Åに近い値になりうる。
また、ＩＩＩ−Ｖ族化合物であるＩｎＳｂの格子定数は、約６．４８Åである。よって、ＩｎＮの格子定数の約５．０Åであるので、ＩｎＳｂとＩｎＮとの化合物であるＩｎＮＳｂの格子定数を、ＧａＡｓなど５．６Å〜５．９Åに近い値になりうる。
【０１６８】
すなわち、ＩｎＮＡｓ及びＩｎＮＳｂは、ＧａＡｓなどのＩＩＩ−Ｖ族化合物（半導体）の層に対してモノリシックにエピタキシャル成長させうる。また、ＩｎＮＡｓ又はＩｎＮＳｂの層上に、ＧａＡｓなどのＩＩＩ−Ｖ族化合物（半導体）の層をエピタキシャル成長によりモノリシックに積層させうる。
【０１６９】
よって、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を介して、レーザダイオードＬＤと設定サイリスタＳとを直列接続されるように積層すれば、レーザダイオードＬＤのｎカソード（クラッド）層８３と設定サイリスタＳのｐアノード層８５とが逆バイアスになることが抑制される。
【０１７０】
なお、ＩｎＮＡｓやＩｎＮＳｂなどで構成される金属的導電性ＩＩＩ−Ｖ族化合物層は、理論的にバンドギャップがマイナスにあるが、ＧａＡｓ、ＩｎＰなどに比べると成長が難しく、品質が劣る。特に、Ｎ組成を大きくすると、成長の難易度が格段に上がる。よって、金属的導電性ＩＩＩ−Ｖ族化合物層上に、例えばＧａＡｓなどの半導体層を成長させると欠陥が発生しやすい。
前述したように、レーザダイオードＬＤなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、設定サイリスタＳは、ターンオンして、レーザダイオードＬＤに電流が供給できればよい。すなわち、設定サイリスタＳは、欠陥の影響を受けにくい。
【０１７１】
そこで、基板８０上に第１積層半導体層を形成する際に、トンネル接合層８４と同様に、レーザダイオードＬＤを設け、その上に、金属的導電性ＩＩＩ−Ｖ族化合物層を介して設定サイリスタＳを設けるようにすればよい。これにより、レーザダイオードＬＤにおける欠陥の発生を抑制し、発光特性が欠陥の影響を受けにくいようになる。また、設定サイリスタＳをモノリシックに積層しうる。
【０１７２】
＜電圧低減層８９＞
また、上記の発光チップＣにおいては、トンネル接合層８４を介して、レーザダイオードＬＤ上に、設定サイリスタＳを積層した。よって、点灯信号φＩに用いる電圧が絶対値において大きくなった。前述したように、「Ｌ２」（−５Ｖ）を用いていた。
そこで、点灯信号φＩに用いる電圧を絶対値において低減するために、設定サイリスタＳに印加される電圧を低減する電圧低減層８９を用いてもよい。
【０１７３】
図１６は、レーザダイオードＬＤと電圧低減層８９を備えた設定サイリスタＳとが積層されたアイランド３０１などの拡大断面図である。図１６は、図７のアイランド３０１、３０２、３０３に、電圧低減層８９を追加したものである。よって、図７と同様な部分は同じ符号を付して説明を省略し、異なる部分を説明する。
電圧低減層８９は、設定サイリスタＳのｐアノード層８５とｎゲート層８６との間に設けられている。このようにすることで、転送サイリスタＴに同様な構成となる。
電圧低減層８９は、ｐアノード層８５の一部として、ｐアノード層８５と同様の不純物濃度のｐ型であってもよく、ｎゲート層８６の一部として、ｎゲート層８６と同様の不純物濃度のｎ型であってもよい。また、電圧低減層８９はｉ層であってもよい。
【０１７４】
設定サイリスタＳや転送サイリスタＴにおける電圧低減層８９の役割を、一般化してサイリスタとして説明する。
図１７は、サイリスタの構造とサイリスタの特性を説明する図である。図１７（ａ）は、電圧低減層８９を備えるサイリスタＳＡの断面図、図１７（ｂ）は、電圧低減層８９を備えないサイリスタＳＢの断面図、図１７（ｃ）は、サイリスタ特性である。図１７（ａ）、（ｂ）は、例えば、レーザダイオードＬＤに積層されていない設定サイリスタＳの断面に相当する。よって、裏面電極９１は、ｐアノード層８５の裏面に設けられているとする。
図１７（ａ）に示すように、サイリスタＳＡは、ｐアノード層８５とｎゲート層８６との間に、電圧低減層８９を備える。なお、電圧低減層８９は、ｐアノード層８５と同様な不純物濃度のｐ型であれば、ｐアノード層８５の一部として働き、ｎゲート層８６と同様な不純物濃度のｎ型であれば、ｎゲート層８６の一部として働く。電圧低減層８９はｉ層であってもよい。
図１７（ｂ）に示すサイリスタＳＢは、電圧低減層８９を備えない。
【０１７５】
サイリスタにおける立ち上がり電圧Ｖｒ（図１７（ｃ）参照）は、サイリスタを構成する半導体層におけるもっとも小さいバンドギャップのエネルギ（バンドギャップエネルギ）によって決まる。なお、サイリスタにおける立ち上がり電圧Ｖｒとは、サイリスタのオン状態における電流を、電圧軸に外挿した際の電圧である。
図１７（ｃ）に示すように、サイリスタＳＡでは、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８に比べ、バンドギャップエネルギが小さい層である電圧低減層８９を設けている。よって、サイリスタＳＡの立ち上がり電圧Ｖｒ（Ａ）は、電圧低減層８９を備えないサイリスタＳＢの立ち上がり電圧Ｖｒ（Ｂ）に比べて低い。さらに、電圧低減層８９は、一例として、発光層８２のバンドギャップよりも小さいバンドギャップを有する層である。
【０１７６】
サイリスタ（設定サイリスタＳ、転送サイリスタＴ）は発光素子として利用されるものではなく、あくまでレーザダイオードＬＤなどの発光素子を駆動する駆動部１０１の一部として機能する。よって、実際に発光する発光素子の発光波長とは無関係にバンドギャップが決められる。そこで、発光層８２のバンドギャップよりも小さいバンドギャップを有する電圧低減層８９を設けることで、サイリスタの立ち上がり電圧Ｖｒを低減している。
これにより、サイリスタ及び発光素子がオンした状態で、サイリスタ及び発光素子に印加する電圧が低減される。
【０１７７】
図１８は、半導体層を構成する材料のバンドギャップエネルギを説明する図である。
ＧａＡｓの格子定数は、約５．６５Åである。ＡｌＡｓの格子定数は、約５．６６Åである。よって、この格子定数に近い材料は、ＧａＡｓ基板に対してエピタキシャル成長しうる。例えば、ＧａＡｓとＡｌＡｓとの化合物であるＡｌＧａＡｓやＧｅは、ＧａＡｓ基板に対してエピタキシャル成長しうる。
また、ＩｎＰの格子定数は、約５．８７Åである。この格子定数に近い材料は、ＩｎＰ基板に対してエピタキシャル成長しうる。
また、ＧａＮの格子定数は、成長面によって異なるが、ａ面が３．１９Å、ｃ面が５．１７Åである。この格子定数に近い材料はＧａＮ基板に対してエピタキシャル成長しうる。
【０１７８】
そして、ＧａＡｓ、ＩｎＰ及びＧａＮに対して、サイリスタの立ち上がり電圧Ｖｒが小さくなるバンドギャップエネルギは、図１８に網点で示す範囲の材料である。つまり、網点で示す範囲の材料を、サイリスタを構成する層として用いると、サイリスタの立ち上がり電圧Ｖｒが、網点で示す領域の材料のバンドギャップエネルギになる。
例えば、ＧａＡｓのバンドギャップエネルギは、約１．４３ｅＶである。よって、電圧低減層８９を用いないと、サイリスタの立ち上がり電圧Ｖｒは、約１．４３Ｖとなる。しかし、網点で示す範囲の材料を、サイリスタを構成する層とするか、又は、含むことで、サイリスタの立ち上がり電圧Ｖｒは、０Ｖ超且つ１．４３Ｖ未満としうる（０Ｖ＜Ｖｒ＜１．４３Ｖ）。
これにより、サイリスタがオン状態にある時の、電力消費が低減される。
【０１７９】
網点で示す範囲の材料としては、ＧａＡｓに対してバンドギャップエネルギが約０．６７ｅＶのＧｅがある。また、ＩｎＰに対してバンドギャップエネルギが約０．３６ｅＶのＩｎＡｓがある。また、ＧａＡｓ基板又はＩｎＰ基板に対して、ＧａＡｓとＩｎＰとの化合物、ＩｎＮとＩｎＳｂとの化合物、ＩｎＮとＩｎＡｓとの化合物などにおいて、バンドギャップエネルギが、小さい材料を用いうる。特に、ＧａＩｎＮＡｓをベースとした混合化合物が適している。これらに、Ａｌ、Ｇａ、Ａｓ、Ｐ、Ｓｂなどが含まれてもよい。また、ＧａＮに対してはＧａＮＰが電圧低減層８９となりうる。他にも、（１）メタモリフィック成長などによるＩｎＮ層、ＩｎＧａＮ層、（２）ＩｎＮ、ＩｎＧａＮ、ＩｎＮＡｓ、ＩｎＮＳｂからなる量子ドット、（３）ＧａＮの格子定数（ａ面）の２倍に相当するＩｎＡｓＳｂ層などを電圧低減層８９として導入しうる。これらに、Ａｌ、Ｇａ、Ｎ、Ａｓ、Ｐ、Ｓｂなどが含まれてよい。
【０１８０】
ここでは、サイリスタの立ち上がり電圧Ｖｒで説明したが、サイリスタがオン状態を維持する最小の電圧である保持電圧Ｖｈやオン状態のサイリスタに印加される電圧も同様である（図１７（ｃ）参照）。
【０１８１】
一方、サイリスタのスイッチング電圧Ｖｓ（図１７（ｃ）参照）は、逆バイアスになった半導体層の空乏層で決まる。よって、電圧低減層８９は、サイリスタのスイッチング電圧Ｖｓに及ぼす影響が小さい。
【０１８２】
すなわち、電圧低減層８９は、サイリスタのスイッチング電圧Ｖｓを維持しつつ、立ち上がり電圧Ｖｒを低下させる。これにより、オン状態のサイリスタに印加される電圧が低減され、消費電力が低減される。サイリスタのスイッチング電圧Ｖｓはｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８の材料や不純物濃度等を調整することで任意の値に設定される。ただし、電圧低減層８９の挿入位置によってスイッチング電圧Ｖｓは変化する。
【０１８３】
また、図１６では、電圧低減層８９を一つ設けた例を示しているが、複数設けてもよい。例えば、ｐアノード層８５とｎゲート層８６との間、及び、ｐゲート層８７とｎカソード層８８との間にそれぞれ電圧低減層８９を設けた場合や、ｎゲート層８６内に一つ、ｐゲート層８７内にもう一つ設けてもよい。その他にも、ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８の内から２、３層を選択し、それぞれの層内に設けてもよい。これらの電圧低減層の導電型は、電圧低減層を設けたアノード層、カソード層、ゲート層と合わせてもよいし、ｉ型であってもよい。
【０１８４】
電圧低減層８９として用いられる材料は、ＧａＡｓ、ＩｎＰなどに比べると成長が難しく、品質が劣る。よって、電圧低減層８９内部に欠陥が発生しやすく、その上に成長する例えばＧａＡｓなどの半導体内に欠陥が伸びていく。
前述したように、レーザダイオードＬＤなどの発光素子の発光特性は、半導体層に含まれる欠陥の影響を受けやすい。一方、サイリスタ（設定サイリスタＳ）は、ターンオンして、レーザダイオードＬＤに電流が供給できればよい。よって、電圧低減層８９を含むサイリスタを発光層として用いるのではなく、電圧低減のために用いるのであれば、サイリスタを構成する半導体層に欠陥が含まれてもよい。
【０１８５】
そこで、トンネル接合層８４や金属的導電性ＩＩＩ−Ｖ族化合物層と同様に、基板８０上に、レーザダイオードＬＤを設け、その上に、電圧低減層８９を含む設定サイリスタＳを設けるようにすればよい。これにより、レーザダイオードＬＤにおける欠陥の発生を抑制し、発光特性が欠陥の影響を受けにくいようになる。また、設定サイリスタＳをモノリシックに積層しうる。
【０１８６】
以下では、第１の実施の形態に係る発光チップＣの変形例を説明する。以下に示す変形例では、発光チップＣのアイランド３０１におけるレーザダイオードＬＤと設定サイリスタＳとが積層された部分で説明する。アイランド３０２、３０３は、アイランド３０１の設定サリスタＳと同じ構成となるので省略する。そして、これまで説明したアイランド３０１と同様の部分の説明を省略し、異なる部分を説明する。他の変形例及び他の実施の形態においても同様である。
【０１８７】
（第１の実施の形態に係る発光チップＣの変形例１−１）
図１９は、変形例１−１を説明するレーザダイオードＬＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。なお、保護層９０を省略している。また、図１９は、図６に示したアイランド３０１の断面図であるが、図６（ａ）の−ｙ方向から見た図である。この状態ではｐオーミック電極３３１が見えなくなるため、ｐオーミック電極３３１の部分は、図６（ａ）の−ｘ方向から見た図とした。以下同様である。
【０１８８】
変形例１−１では、電流狭窄層（変形例１−１では電流狭窄層８５ｂ）は、レーザダイオードＬＤのｐアノード（クラッド）層８１の代わりに、設定サイリスタＳのｐアノード層８５に設けられている。すなわち、ｐアノード層８５が下側ｐアノード層８５ａ、電流狭窄層８５ｂ、上側ｐアノード層８５ｃで構成されている。他の構成は、第１の実施の形態に係る発光チップＣと同様である。
【０１８９】
なお、変形例１−１は、図１０、図１１、図１２及び図１３に示した第１の実施の形態に係る発光チップＣの製造方法を変更することで製造される。すなわち、ｐアノード層８５を下側ｐアノード層８５ａ、電流狭窄層８５ｂ、上側ｐアノード層８５ｃとして、電流狭窄層８５ｂを側面から酸化すればよい。なお、アイランド３０２のｐアノード層８５の電流狭窄層８５ｂにも電流阻止部βが形成される。
【０１９０】
変形例１−１の発光チップＣにおいても、レーザダイオードＬＤの中央部における電流通過部αに電流の流れを制限するので、非発光再結合に消費される電力が抑制されて、低消費電力化及び光取り出し効率が向上する。
なお、電流狭窄層は、レーザダイオードＬＤのｎカソード（クラッド）層８３や設定サイリスタＳのｎカソード層８８に設けてもよい。
【０１９１】
（第１の実施の形態に係る発光チップＣの変形例１−２）
図２０は、変形例１−２を説明するレーザダイオードＬＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例１−２では、電流狭窄層８１ｂの代りに、電流通過部αに対応する部分にトンネル接合層８４が設けられている。他の構成は、第１の実施の形態に係る発光チップＣと同様である。
前述したように、トンネル接合層８４は、逆バイアス状態において電流が流れやすい。しかし、トンネル接合でないｎカソード（クラッド）層８３とｐアノード層８５との接合は、降伏を生じない逆バイアスの状態において電流が流れにくい。
よって、電流通過部αに対応する部分にトンネル接合層８４を設けると、レーザダイオードＬＤに流れる電流が中央部に制限される。
【０１９２】
なお、変形例１−２の発光チップＣは、図１０、図１１、図１２及び図１３に示した第１の実施の形態に係る発光チップＣの製造方法を変更することで製造される。すなわち、図１０（ａ）において、基板８０上に、ｐアノード（クラッド）層８１、発光層８２、ｎカソード（クラッド）層８３、トンネル接合層８４を順に積層する。その後、電流阻止部βとなる部分のトンネル接合層８４を除去し、電流通過部αとなる部分のトンネル接合層８４を残す。その後、残したトンネル接合層８４上及び周囲にｐアノード層８５ｐを積層すればよい。
【０１９３】
変形例１−２の発光チップＣにおけるトンネル接合層８４を電流狭窄に用いる方法は、水蒸気酸化が適用しづらい半導体材料を用いる場合に適用されてもよい。
【０１９４】
（第１の実施の形態に係る発光チップＣの変形例１−３）
図２１は、変形例１−３を説明するレーザダイオードＬＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例１−３では、ｎカソード（クラッド）層８３を分布ブラッグ反射層（ＤＢＲ：Distributed Bragg Reflector）（以下では、ＤＢＲ層と表記する。）としている。ＤＢＲ層は、屈折率差を設けた半導体層を複数積層して構成される。そして、ＤＢＲ層は、レーザダイオードＬＤの出射する光を反射するように構成されている。他の構成は、第１の実施の形態に係る発光チップＣと同様である。
【０１９５】
トンネル接合層８４に発光波長よりバンドギャップが小さい半導体材料を使用すると、トンネル接合層８４に達した光が、バンド端吸収されて損失になる。このため、変形例１−３では、発光層８２とトンネル接合層８４との間にＤＢＲ層を設け、ＤＢＲ層で発生する定在波の節に当たる位置にトンネル接合層８４を設けている。このようにすることで、トンネル接合層８４に用いる半導体材料によるバンド端吸収が大幅に抑制される。
【０１９６】
ＤＢＲ層は、例えばＡｌ０．９Ｇａ０．１Ａｓの高Ａｌ組成の低屈折率層と、例えばＡｌ０．２Ｇａ０．８Ａｓの低Ａｌ組成の高屈折率層との組み合わせで構成されている。低屈折率層及び高屈折率層のそれぞれの膜厚（光路長）は、例えば中心波長の０．２５（１／４）に設定されている。なお、低屈折率層と高屈折率層とのＡｌの組成比は、０〜１の範囲で変更してもよい。
【０１９７】
よって、変形例１−３の発光チップＣは、図１０、図１１、図１２及び図１３に示した第１の実施の形態に係る発光チップＣの製造方法において、ｎカソード（クラッド）層８３をＤＢＲ層に変更することで製造される。
【０１９８】
なお、変形例１−１〜１−３の発光チップＣにおいて、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよく、設定サイリスタＳ、転送サイリスタＴに、電圧低減層８９を加えてもよい。
【０１９９】
［第２の実施の形態］
第１の実施の形態に係る発光チップＣでは、発光素子をレーザダイオードＬＤとした。第２の実施の形態に係る発光チップＣでは、発光素子を発光ダイオードＬＥＤとしている。
発光チップＣにおける発光ダイオードＬＥＤと設定サイリスタＳとの積層された構成を除く他の構成は、第１の実施の形態と同様であって、レーザダイオードＬＤを発光ダイオードＬＥＤに置き換えればよい。よって、同様な部分の説明を省略し、異なる部分を説明する。
【０２００】
図２２は、第２の実施の形態に係る発光チップＣにおける発光ダイオードＬＥＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
第２の実施の形態に係る発光チップＣでは、ｐ型の基板８０上に、発光ダイオードＬＥＤを構成するｐアノード層８１、発光層８２、ｎカソード層８３が積層され、トンネル接合層８４を介して、設定サイリスタＳを構成するｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８が積層されている。
そして、ｐアノード層８１は、下側ｐアノード層８１ａ、電流狭窄層８１ｂ、上側ｐアノード層８１ｃで構成されている。
【０２０１】
下側ｐアノード層８１ａ、上側ｐアノード層８１ｃは、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
ｎカソード層８３は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＡｌ０．９ＧａＡｓである。Ａｌ組成は、０〜１の範囲で変更してもよい。なお、ＧａＩｎＰなどでもよい。
なお、他は、第１の実施の形態と同様である。
【０２０２】
発光ダイオードＬＥＤは、矢印で示すように、光を基板８０と直交する方向に出射する。よって、基板８０と直交する方向に出射された光を利用する場合に用い得る。なお、ｎオーミック電極３２１は、中央部が開口になっている。
この場合、光は、トンネル接合層８４を通過して出射する。トンネル接合層８４は、高濃度に不純物を含むため、光を吸収するおそれがある。この場合であっても、光量が小さくてもよい用途には用いうる。例えば、光量が放射エネルギでｎＷ又はμＷなどでもよい用途に使用しうる。他の変形例及び他の実施の形態でも同様である。
【０２０３】
なお、第１の実施の形態において説明したように、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよい。また、設定サイリスタＳ、転送サイリスタＴに、電圧低減層８９を加えてもよい。トンネル接合層８４と同様に、金属的導電性ＩＩＩ−Ｖ族化合物層及び電圧低減層８９も、発光ダイオードＬＥＤが出射する光を吸収するおそれがある。
【０２０４】
トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９での光の吸収を回避する方法として、ｎオーミック電極３２１の中央開口部の一部又は全部において、設定サイリスタＳのｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５、トンネル接合層８４の厚さ方向における一部又は全部をエッチングによって取り除いてもよい。トンネル接合層８４の代わりに金属的導電性ＩＩＩ−Ｖ族化合物層を用いる場合は、金属的導電性ＩＩＩ−Ｖ族化合物層の厚さ方向に一部もしくは全部をエッチングによって取り除けばよい。さらに、電圧低減層８９を用いる場合にも、同様に取り除けばよい。
【０２０５】
また、第１の実施の形態における変形例１−１と同様に、設定サイリスタＳのｐアノード層８５に、電流狭窄層を設けてもよい。また、発光ダイオードＬＥＤのｎカソード層８３、設定サイリスタＳのｎカソード層８８に、電流狭窄層を設けてもよい。
【０２０６】
さらに、第１の実施の形態における変形例１−２と同様に、水蒸気酸化による電流狭窄の代わりに、トンネル接合層８４を電流狭窄層として用いてもよい。
【０２０７】
（第２の実施の形態に係る発光チップＣの変形例２−１）
図２３は、変形例２−１を説明する発光ダイオードＬＥＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例２−１では、発光層８２を２つのＤＢＲ層で挟んでいる。すなわち、ｐアノード層８１及びｎカソード層８３がＤＢＲ層として構成されている。ｐアノード層８１は、電流狭窄層８１ｂを含んでいる。すなわち、ｐアノード層８１は、下側ｐアノード層８１ａ、電流狭窄層８１ｂ、上側ｐアノード層８１ｃの順で積層され、下側ｐアノード層８１ａ、上側ｐアノード層８１ｃがＤＢＲ層として構成されている。
なお、下側ｐアノード層８１ａ、上側ｐアノード層８１ｃ、ｎカソード層８３を、下側ｐアノード（ＤＢＲ）層８１ａ、上側ｐアノード（ＤＢＲ）層８１ｃ、ｎカソード（ＤＢＲ）層８３と表記することがある。
【０２０８】
ＤＢＲ層の構成は、第１の実施の形態における変形例１−３と同様である。なお、ｐアノード（ＤＢＲ）層８１における電流狭窄層８１ｂの膜厚（光路長）は、採用する構造によって決定される。取り出し効率やプロセス再現性を重要視する場合は、ＤＢＲ層を構成する低屈折率層及び高屈折率層の膜厚（光路長）の整数倍に設定されるのがよく、例えば中心波長の０．７５（３／４）に設定されている。なお、奇数倍の場合は、電流狭窄層８１ｂは、高屈折率層と高屈折率層とで挟まれるとよい。また、偶数倍の場合は、電流狭窄層８１ｂは、高屈折率層と低屈折率層とで挟まれるとよい。すなわち、電流狭窄層８１ｂは、ＤＢＲ層による屈折率の周期の乱れを抑制するように設けられるとよい。逆に、酸化された部分の影響（屈折率や歪）を低減したい場合は、電流狭窄層８１ｂの膜厚は、数十ｎｍが好ましく、ＤＢＲ層内に立つ定在波の節の部分に挿入されるのが好ましい。
【０２０９】
ｐアノード（ＤＢＲ）層８１及びｎカソード（ＤＢＲ）層８３は、発光ダイオードＬＥＤの発光層８２が出射する光を反射するように構成されている。すなわち、ｐアノード（ＤＢＲ）層８１とｎカソード（ＤＢＲ）層８３とは、共振器（キャビティ）を構成し、発光層８２が出射する光が共振により強められて出力される。すなわち、変形例２−１では、共振型の発光ダイオードＬＥＤ上に設定サイリスタＳが積層されている。
また、電流狭窄層８１ｂを設けているので、非発光再結合に消費される電力が抑制されて、低消費電力化及び光取り出し効率が向上する。
【０２１０】
変形例２−１の発光チップＣは、第１の実施の形態において図１０、図１１、図１２及び図１３に示した製造方法を一部変更することで製造される。すなわち、図１０（ａ）の第１積層半導体層形成工程において、ｐアノード層８１の下側ｐアノード層８１ａ、上側ｐアノード層８１ｃ、及び、ｎカソード層８３をＤＢＲ層として形成すればよい。
【０２１１】
電流狭窄層を設ける位置を変更してもよく、電流狭窄層としてトンネル接合層８４や金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよく、電圧低減層８９を設けてもよい。なお、発光ダイオードＬＥＤからの光が、トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９などにより吸収されて、出射する光量が低下することがある。この場合であっても、光量が小さくてもよい用途には用いうる。
【０２１２】
なお、発光ダイオードＬＥＤからの光が、トンネル接合層８４により吸収されて、出射する光量が低下する場合には、ｎオーミック電極３２１の中央開口部の一部又は全部において、設定サイリスタＳのｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５、トンネル接合層８４の厚さ方向における一部又は全部をエッチングによって取り除いてもよい。トンネル接合層８４の代わりに金属的導電性ＩＩＩ−Ｖ族化合物層を用いる場合は、金属的導電性ＩＩＩ−Ｖ族化合物層の厚さ方向に一部もしくは全部をエッチングによって取り除けばよい。さらに、電圧低減層８９を用いる場合にも、同様に取り除けばよい。
【０２１３】
このように構成することで、発光ダイオードＬＥＤから出射する光は、トンネル接合層８４に吸収されることが抑制される。金属的導電性ＩＩＩ−Ｖ族化合物層や電圧低減層８９を用いた場合においても、発光ダイオードＬＥＤから出射する光が、金属的導電性ＩＩＩ−Ｖ族化合物層や電圧低減層８９に吸収されることが抑制される。
【０２１４】
（第２の実施の形態に係る発光チップＣの変形例２−２）
図２４は、変形例２−２を説明する発光ダイオードＬＥＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例２−２では、図２３に示した発光チップＣのｎカソード（ＤＢＲ）層８３をＤＢＲ層としないｎカソード層８３とし、その代りｎカソード層８８をＤＢＲ層としている。よって、ｎカソード層８８をｎカソード（ＤＢＲ）層８８と表記する。他の構成は、第１の実施の形態に係る発光チップＣと同様である。
【０２１５】
変形例２−２では、ｎカソード（ＤＢＲ）層８３とｐアノード（ＤＢＲ）層８５とは、共振器（キャビティ）を構成し、発光層８２が出射する光が共振により強められて出力される。
【０２１６】
変形例２−２の発光チップＣは、第１の実施の形態において図１０、図１１、図１２及び図１３に示した発光チップＣの製造方法を一部変更することで製造される。すなわち、図１０（ａ）の第１積層半導体層形成工程において、ｐアノード層８１をｐアノード（ＤＢＲ）層８１として形成し、図１０（ｃ）の第２積層半導体層形成工程において、ｎアノード層８８をｎアノード（ＤＢＲ）層８８とすればよい。
【０２１７】
また、電流狭窄層を設ける位置を変更してもよく、電流狭窄層としてトンネル接合層８４や金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよく、電圧低減層８９を設けてもよい。
なお、発光ダイオードＬＥＤからの光が、トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９などにより吸収されて、出射する光量が低下することがある。この場合であっても、光量が小さくてもよい用途には用いうる。
【０２１８】
（第２の実施の形態に係る発光チップＣの変形例２−３）
図２５は、変形例２−３を説明する発光ダイオードＬＥＤと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例２−３では、図２３に示した発光チップＣのｎカソード（ＤＢＲ）層８３をＤＢＲ層としないｎカソード層８３としている。他の構成は、第１の実施の形態に係る発光チップＣと同じである。
【０２１９】
変形例２−３の発光チップＣでは、発光層８２の下（基板８０）側にｐアノード（ＤＢＲ）層８１を設けている。この場合、ｎカソード層８８と空気との界面で、反射率３０％が得られるので、発光層８２が出射する光が共振により強められて出力される。
また、発光層８２から出射した光の内、基板８０側に向う光が反射されて、出射口側に向かう。よって、ｐアノード層８１がＤＢＲ層でない場合に比べ、光利用効率が向上する。
【０２２０】
変形例２−３の発光チップＣは、第１の実施の形態において図１０、図１１、図１２及び図１３に示した製造方法を一部変更することで製造される。すなわち、図１０（ａ）の第１積層半導体層体形成工程において、ｐアノード層８１の下側ｐアノード層８１ａ及び上側ｐアノード層８１ｃをＤＢＲ層として形成すればよい。
【０２２１】
電流狭窄層を設ける位置を変更してもよく、電流狭窄層としてトンネル接合層８４や金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよく、電圧低減層８９を設けてもよい。なお、発光ダイオードＬＥＤからの光が、トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９などにより吸収されて、出射する光量が低下することがある。よって、光量が小さくてもよい用途に使用すればよい。
【０２２２】
［第３の実施の形態］
第１の実施の形態に係る発光チップＣでは、発光素子をレーザダイオードＬＤとし、第２の実施の形態に係る発光チップＣでは、発光素子を発光ダイオードＬＥＤとした。第３の実施の形態に係る発光チップＣでは、発光素子として垂直共振器面発光レーザＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）としている。
発光チップＣにおける垂直共振器面発光レーザＶＣＳＥＬと設定サイリスタＳ（転送サイリスタＴを含む）との積層された構成を除く他の構成は、第１の実施の形態と同様であって、レーザダイオードＬＤを垂直共振器面発光レーザＶＣＳＥＬに置き換えればよい。よって、同様な部分の説明を省略し、異なる部分を説明する。
【０２２３】
図２６は、第３の実施の形態に係る発光チップＣの垂直共振器面発光レーザＶＣＳＥＬと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
垂直共振器面発光レーザＶＣＳＥＬと設定サイリスタＳとが積層されている。
基本的な構成は、図２３に示した第２の実施の形態に係る発光チップＣと同様であるので説明を省略する。
垂直共振器面発光レーザＶＣＳＥＬは、２つのＤＢＲ層（ｐアノード（ＤＢＲ）層８１とｎカソード（ＤＢＲ）層８３）とで挟まれた発光層８２において、光を共振させてレーザ発振させている。２つのＤＢＲ層（ｐアノード（ＤＢＲ）層８１とｎカソード（ＤＢＲ）層８３）との反射率が例えば９９％以上になるとレーザ発振する。
【０２２４】
なお、第１の実施の形態において説明したように、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよい。また、設定サイリスタＳ、転送サイリスタＴに、電圧低減層８９を加えてもよい。トンネル接合層８４と同様に、金属的導電性ＩＩＩ−Ｖ族化合物層及び電圧低減層８９も、発光ダイオードＬＥＤが出射する光を吸収するおそれがある。
また、第１の実施の形態における変形例１−１と同様に、設定サイリスタＳのｐアノード層８５に、電流狭窄層を設けてもよい。また、発光ダイオードＬＥＤのｎカソード層８３、設定サイリスタＳのｎカソード層８８に、電流狭窄層を設けてもよい。
【０２２５】
垂直共振器面発光レーザＶＣＳＥＬからの光が、トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９などにより吸収されて、出射する光量が低下することがある。よって、光量が小さくてもよい用途に使用すればよい。
トンネル接合層８４での光の吸収を回避する方法として、ｎオーミック電極３２１の中央開口部の一部又は全部において、設定サイリスタＳのｎカソード層８８、ｐゲート層８７、ｎゲート層８６、ｐアノード層８５、トンネル接合層８４の厚さ方向における一部又は全部をエッチングによって取り除いてもよい。トンネル接合層８４の代わりに金属的導電性ＩＩＩ−Ｖ族化合物層を用いる場合は、金属的導電性ＩＩＩ−Ｖ族化合物層の厚さ方向に一部もしくは全部をエッチングによって取り除けばよい。さらに、電圧低減層８９を用いる場合にも、同様に取り除けばよい。
【０２２６】
以下では、第３の実施の形態に係る発光チップＣの変形例を説明する。以下に示す変形例では、発光チップＣのアイランド３０１における垂直共振器面発光レーザＶＣＳＥＬと設定サイリスタＳとが積層された部分で説明する。他の構成は、これまで説明した発光チップＣと同様であるので、異なる部分を説明し、同様な部分の説明を省略する。
【０２２７】
（第３の実施の形態に係る発光チップＣの変形例３−１）
図２７は、変形例３−１を説明する垂直共振器面発光レーザＶＣＳＥＬと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例３−１の基本的な構成は、図２４に示した第２の実施の形態に係る発光チップＣの変形例２−２と同様であるので説明を省略する。
垂直共振器面発光レーザＶＣＳＥＬは、２つのＤＢＲ層（ｐアノード（ＤＢＲ）層８１とｎカソード（ＤＢＲ）層８８）とで挟まれた発光層８２において、光を共振させてレーザ発振させている。
【０２２８】
電流狭窄層を設ける位置を変更してもよい。また、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよい。そして、電流狭窄層としてトンネル接合層８４や金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよい。さらに、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）に電圧低減層８９を設けてもよい。
【０２２９】
なお、発光ダイオードＬＥＤからの光が、トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９などにより吸収されて、出射する光量が低下することがある。この場合であっても、光量が小さくてもよい用途には用いうる。
【０２３０】
（第３の実施の形態に係る発光チップＣの変形例３−２）
図２８は、変形例３−２を説明する垂直共振器面発光レーザＶＣＳＥＬと設定サイリスタＳとが積層されたアイランド３０１の拡大断面図である。
変形例３−２の基本的な構成は、図２０に示した第１の実施の形態に係る発光チップＣの変形例１−２において、ｐアノード層８１とｐアノード層８５とをＤＢＲ層としている。他の構成は、変形例１−２と同様であるので説明を省略する。
垂直共振器面発光レーザＶＣＳＥＬは、発光層８２とｎカソード層８３とを挟む２つのＤＢＲ層（ｐアノード（ＤＢＲ）層８１とｐアノード（ＤＢＲ）層８５）において、光を共振させてレーザ発振させている。
【０２３１】
また、変形例３−２は、電流狭窄層８１ｂを用いないため、水蒸気酸化が適用しづらいＩｎＰ、ＧａＮ、サファイアなどの基板上の半導体材料に適用しやすい。
なお、トンネル接合層８４を電流狭窄に使用しているので、非発光再結合に消費される電力が抑制され、低消費電力化及び光取り出し効率が向上する。
【０２３２】
また、トンネル接合層８４の代わりに、金属的導電性ＩＩＩ−Ｖ族化合物層を用いてもよい。さらに、サイリスタ（設定サイリスタＳ、転送サイリスタＴ）に電圧低減層８９を設けてもよい。
【０２３３】
なお、発光ダイオードＬＥＤからの光が、トンネル接合層８４、金属的導電性ＩＩＩ−Ｖ族化合物層、電圧低減層８９などにより吸収されて、出射する光量が低下することがある。この場合であっても、光量が小さくてもよい用途には用いうる。
【０２３４】
第１の実施の形態から第３の実施の形態では、発光素子として、レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬを説明したが、例えば、レーザトランジスタなど、他の発光素子を用いてもよい。
【０２３５】
第１の実施の形態から第３の実施の形態における自己走査型発光素子アレイ（ＳＬＥＤ）は、発光素子（レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬ）を備える発光部１０２と、設定サイリスタＳ、転送サイリスタＴなどを備える駆動部１０１とで構成されていたが、駆動部１０１において、設定サイリスタＳと転送サイリスタＴとの間などに制御用のサイリスタなどを備えてもよい。さらに、ダイオード、抵抗などの他の部材を含んでもよい。
また、転送サイリスタＴの間を結合ダイオードＤで接続したが、抵抗など電位の変化を伝達できる部材で接続してもよい。
【０２３６】
また、転送サイリスタＴを用いず、積層された発光素子（レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬ）及び設定サイリスタＳにおいて、転送サイリスタＴに供給される第１転送信号φ１に点灯信号φＩを重畳した信号を奇数番号の設定サイリスタＳに供給し、第２転送信号φ２に点灯信号φＩを重畳させた信号を偶数番号の設定サイリスタＳに供給してもよい。このようにすることで、用いる素子数が少なくなり、発光チップＣのサイズが小さくなる。この場合、発光素子を除く、設定サイリスタＳなどが駆動部１０１を構成する。
【０２３７】
第１の実施の形態から第３の実施の形態において、発光素子（レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬ）、設定サイリスタＳ、転送サイリスタＴの導電型を逆にするとともに、回路の極性を変更してもよい。すなわち、アノードコモンをカソードコモンとし、カソードコモンをアノードコモンにしてもよい。
【０２３８】
なお、発光素子（レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬ）のターンオン時の発光遅延や緩和振動を抑制するため、予め発光素子に閾値電流以上の微小な電流を注入して僅かに発光状態又は発振状態としておいてもよい。すなわち、設定サイリスタＳがターンオンする前から発光素子を僅かに発光させておき、設定サイリスタＳがターンオンした時に、発光素子の発光量を増加させて、予め定められた光量にするように構成してもよい。このような構成としては、例えば、発光素子（レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬ）のアノード層に電極を形成し、この電極に電圧源又は電流源を接続しておき、設定サイリスタＳがターンオンする前から、この電圧源または電流源から発光素子に微弱な電流を注入するようにすればよい。
【０２３９】
また、各実施の形態における、転送サイリスタＴおよび設定サイリスタＳの構造としては、各実施の形態における転送サイリスタＴおよび設定サイリスタＳの機能を有する構造であればｐｎｐｎの４層構造以外であってもよい。例えば、サイリスタ特性を有するｐｉｎｉｎ構造、ｐｉｐｉｎ構造、ｎｐｉｐ構造、またはｐｎｉｎ構造などであってもよい。この場合、ｐｉｎｉｎ構造のｐとｎに挟まれた、ｉ層、ｎ層、ｉ層、ｐｎｉｎ構造のｐとｎとに挟まれた、ｎ層、ｉ層のいずれかがゲート層となり、ゲート層上に設けられたｎオーミック電極をゲートＧｔ（ゲートＧｓ）の端子とすればよい。もしくは、ｎｐｉｐ構造のｎとｐに挟まれた、ｉ層、ｐ層、ｉ層、ｎｐｉｐ構造のｎとｐとに挟まれた、ｐ層、ｉ層のいずれかがゲート層となり、ゲート層上に設けられたｐオーミック電極３３２をゲートＧｔ（ゲートＧｓ）の端子とすればよい。
【０２４０】
さらに、各実施の形態における、サイリスタを構成する複数の半導体層と発光素子を構成する複数の半導体層とが、トンネル接合を構成する半導体層を介して積層されている半導体構造は、自己走査型発光素子アレイ（ＳＬＥＤ）以外の用途にも使用できる。例えば、１個の発光素子（レーザダイオードＬＤ、発光ダイオードＬＥＤ、垂直共振器面発光レーザＶＣＳＥＬなど）とそれに積層された設定サイリスタＳとで構成され、外部からの電気信号や光信号などの入力によって点灯する単体の発光部品として使用できる。この場合、発光素子が発光部１０２、設定サイリスタＳが駆動部１０１を構成する。
【０２４１】
以上においては、主にｐ型のＧａＡｓを基板８０の例として説明した。他の基板を用いた場合における各半導体層（図１０（ａ）の第１積層半導体層形成工程で形成する第１積層半導体層（ｐアノード層８１、発光層８２、ｎカソード層８３、トンネル接合層８４）、及び、図１０（ｃ）で形成する第２積層半導体層形成工程で形成する第２積層半導体層（ｐアノード層８５、ｎゲート層８６、ｐゲート層８７、ｎカソード層８８））の例を説明する。
【０２４２】
まず、ＧａＮ基板を用いた場合における第１積層半導体層及び第２積層半導体層の一例は以下の通りである。
ｐアノード層８１は、例えば、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ＧａＮ基板上では酸化による狭窄層を電流狭窄層として使用することが困難であるため、トンネル接合層を電流狭窄に用いた構成（図２０、図２８）や金属的導電性ＩＩＩ−Ｖ族化合物層を電流狭窄に用いた構成が望ましい構造である。又は、イオン注入を電流狭窄方法として使用することも有効である。
【０２４３】
発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮなどであり、障壁層は、ＡｌＧａＮ、ＧａＮなどである。なお、発光層８２は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。
【０２４４】
ｎカソード層８３は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＡｌ０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
【０２４５】
トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ＋＋層８４ａとｎ型の不純物を高濃度に添加したｐ＋＋層８４ｂとの接合（図１０（ａ）参照。）で構成されている。ｎ＋＋層８４ａ及びｐ＋＋層８４ｂは、例えば不純物濃度１×１０２０／ｃｍ３と高濃度である。なお、通常の接合の不純物濃度は、１０１７／ｃｍ３台〜１０１８／ｃｍ３台である。ｎ＋＋層８４ａとｐ＋＋層８４ｂとの組み合わせ（以下では、ｎ＋＋層８４ａ／ｐ＋＋層８４ｂで表記する。）は、例えばｎ＋＋ＧａＮ／ｐ＋＋ＧａＮ、ｎ＋＋ＧａＩｎＮ／ｐ＋＋ＧａＩｎＮ、ｎ＋＋ＡｌＧａＮ／ｐ＋＋ＡｌＧａＮである。なお、組み合わせを相互に変更したものでもよい。
【０２４６】
ｐアノード層８５は、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＡｌ０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎゲート層８６は、例えば不純物濃度１×１０１７／ｃｍ３のｎ型のＡｌ０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｐゲート層８７は、例えば不純物濃度１×１０１７／ｃｍ３のｐ型のＡｌ０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎカソード層８８は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＡｌ０．９ＧａＮである。Ａｌ組成は、０〜１の範囲で変更してもよい。
【０２４７】
次に、ＩｎＰ基板を用いた場合における第１積層半導体層及び第２積層半導体層の一例は以下の通りである。
ｐアノード層８１は、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ＩｎＰ基板上では酸化による狭窄層を電流狭窄層として使用することが困難であるため、トンネル接合層を電流狭窄に用いた構成（図２０、図２８）や金属的導電性ＩＩＩ−Ｖ族化合物層を電流狭窄に用いた構成が望ましい構造である。又は、イオン注入を電流狭窄に使用することも有効である。
【０２４８】
発光層８２は、井戸（ウエル）層と障壁（バリア）層とが交互に積層された量子井戸構図である。井戸層は、例えばＩｎＡｓ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓ、ＧａＩｎＡｓＰＳｂなどであり、障壁層は、ＩｎＰ、ＩｎＡｓＰ、ＩｎＧａＡｓＰ、ＡｌＧａＩｎＡｓＰなどである。なお発光層８２は、量子線（量子ワイヤ）や量子箱（量子ドット）であってもよい。
【０２４９】
ｎカソード層８３は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
【０２５０】
トンネル接合層８４は、ｎ型の不純物を高濃度に添加したｎ＋＋層８４ａとｎ型の不純物を高濃度に添加したｐ＋＋層８４ｂとの接合（図１０（ｂ）参照。）で構成されている。ｎ＋＋層８４ａ及びｐ＋＋層８４ｂは、例えば不純物濃度１×１０２０／ｃｍ３と高濃度である。なお、通常の接合の不純物濃度は、１０１７／ｃｍ３台〜１０１８／ｃｍ３台である。ｎ＋＋層８４ａとｐ＋＋層８４ｂとの組み合わせ（以下では、ｎ＋＋層８４ａ／ｐ＋＋層８４ｂで表記する。）は、例えばｎ＋＋ＩｎＰ／ｐ＋＋ＩｎＰ、ｎ＋＋ＩｎＡｓＰ／ｐ＋＋ＩｎＡｓＰ、ｎ＋＋ＩｎＧａＡｓＰ／ｐ＋＋ＩｎＧａＡｓＰ、ｎ＋＋ＩｎＧａＡｓＰＳｂ／ｐ＋＋ＩｎＧａＡｓＰＳｂである。なお、組み合わせを相互に変更したものでもよい。
【０２５１】
ｐアノード層８５は、例えば不純物濃度１×１０１８／ｃｍ３のｐ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎゲート層８６は、例えば不純物濃度１×１０１７／ｃｍ３のｎ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ｐゲート層８７は、例えば不純物濃度１×１０１７／ｃｍ３のｐ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
ｎカソード層８８は、例えば不純物濃度１×１０１８／ｃｍ３のｎ型のＩｎＧａＡｓＰである。Ｇａ組成、Ａｌ組成は、０〜１の範囲で変更してもよい。
【０２５２】
これらの半導体層は、例えば有機金属気相成長法（ＭＯＣＶＤ）、分子線エピタキシー法（ＭＢＥ）などによって積層される。
【０２５３】
また、以上説明した実施の形態を、有機材料からなるｐ型・ｎ型・ｉ型層に適用することも可能である。
さらに、それぞれの実施の形態を、他の実施の形態と組み合わせて用いてもよい。
【符号の説明】
【０２５４】
１…画像形成装置、１０…画像形成プロセス部、１１…画像形成ユニット、１２…感光体ドラム、１４…プリントヘッド、３０…画像出力制御部、４０…画像処理部、６２…回路基板、６３…光源部、６４…ロッドレンズアレイ、６５…発光装置、８０…基板、８１…ｐアノード層、ｐアノード（クラッド）層、ｐアノード（ＤＢＲ）層、８１ｂ、８５ｂ…電流狭窄層、８２…発光層、８３…ｎカソード層、ｎカソード（クラッド）層、ｎカソード（ＤＢＲ）層、８４…トンネル接合層、８４ａ…ｎ＋＋層、８４ｂ…ｐ＋＋層、８５…ｐアノード層、８６…ｎゲート層、８７…ｐゲート層、８８…ｎカソード層、８９…電圧低減層、９０…保護層、９１…裏面電極、１０１…駆動部、１０２…発光部、１１０…信号発生回路、１２０…転送信号発生部、１４０…点灯信号発生部、１６０…基準電位供給部、１７０…電源電位供給部、３０１〜３０６…アイランド、φ１…第１転送信号、φ２…第２転送信号、φＩ（φＩ１〜φＩ４０）…点灯信号、α…電流通過部（領域）、β…電流阻止部（領域）、Ｃ（Ｃ１〜Ｃ４０）…発光チップ、Ｄ（Ｄ１〜Ｄ１２７）…結合ダイオード、ＬＥＤ（ＬＥＤ１〜ＬＥＤ１２８）…発光ダイオード、ＬＤ（ＬＤ１〜ＬＤ１２８）…レーザダイオード、ＳＤ…スタートダイオード、Ｔ（Ｔ１〜Ｔ１２８）…転送サイリスタ、ＶＣＳＥＬ（ＶＣＳＥＬ１〜ＶＣＳＥＬ１２８）…垂直共振器面発光レーザ、Ｖｇａ…電源電位、Ｖｓｕｂ…基準電位
【図１】
2019096682.tif 000003
【図２】
2019096682.tif 000004
【図３】
2019096682.tif 000005
【図４】
2019096682.tif 000006
【図５】
2019096682.tif 000007
【図６】
2019096682.tif 000008
【図７】
2019096682.tif 000009
【図８】
2019096682.tif 000010
【図９】
2019096682.tif 000011
【図１０】
2019096682.tif 000012
【図１１】
2019096682.tif 000013
【図１２】
2019096682.tif 000014
【図１３】
2019096682.tif 000015
【図１４】
2019096682.tif 000016
【図１５】
2019096682.tif 000017
【図１６】
2019096682.tif 000018
【図１７】
2019096682.tif 000019
【図１８】
2019096682.tif 000020
【図１９】
2019096682.tif 000021
【図２０】
2019096682.tif 000022
【図２１】
2019096682.tif 000023
【図２２】
2019096682.tif 000024
【図２３】
2019096682.tif 000025
【図２４】
2019096682.tif 000026
【図２５】
2019096682.tif 000027
【図２６】
2019096682.tif 000028
【図２７】
2019096682.tif 000029
【図２８】
2019096682.tif 000030