(57)【要約】【課題】  優れた電気的特性を有する垂直型メモリ装置及びその製造方法を提供する。【解決手段】  垂直型メモリ装置は、セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物、前記基板のセル領域上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された複数の第２ゲート電極、前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２ゲート電極のうちの少なくとも一部を貫通するチャンネル、及び前記基板の周辺回路領域上に形成されて前記ゲート構造物をカバーし、前記垂直方向に沿って前記ゲート構造物とオーバーラップされる上面部分の一方向への断面が多角形の一部形状を有する第１層間絶縁膜を含む。【選択図】      図１ａ
2019186540.tif 000002
【特許請求の範囲】
【請求項１】
セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物と、
前記基板のセル領域上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された複数の第２ゲート電極と、
前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２ゲート電極のうちの少なくとも一部を貫通するチャンネルと、
前記基板の周辺回路領域上に形成されて前記ゲート構造物をカバーし、前記垂直方向に沿って前記ゲート構造物とオーバーラップされる上面部分の一方向への断面が多角形の一部形状を有する第１層間絶縁膜と、を含む、垂直型メモリ装置。
【請求項２】
前記第１層間絶縁膜上に形成された第２層間絶縁膜をさらに含み、
前記第２層間絶縁膜の上面の前記方向への断面は、前記第１層間絶縁膜の上面の断面形状に対応する曲線形状を有する、請求項１に記載の垂直型メモリ装置。
【請求項３】
前記第２層間絶縁膜上に形成された第３層間絶縁膜をさらに含み、
前記第３層間絶縁膜は平坦な上面を有する、請求項２に記載の垂直型メモリ装置。
【請求項４】
前記第２及び第３層間絶縁膜は互いに同一な物質を含む、請求項３に記載の垂直型メモリ装置。
【請求項５】
前記第２ゲート電極は前記基板上に前記垂直方向に沿って順次に積層された第３乃至第５ゲート電極を含み、
前記第１層間絶縁膜は前記基板のセル領域上にも形成されて前記第３ゲート電極をカバーする、請求項１に記載の垂直型メモリ装置。
【請求項６】
前記第１層間絶縁膜と前記第３ゲート電極との間に形成された第２層間絶縁膜をさらに含む、請求項５に記載の垂直型メモリ装置。
【請求項７】
前記基板のセル領域上で前記第１及び第２層間絶縁膜の各々の上面の一部が部分的に凹む、請求項６に記載の垂直型メモリ装置。
【請求項８】
前記第１層間絶縁膜の上面の凹な部分は前記方向の断面が多角形の一部形状を有し、前記第２層間絶縁膜の上面の凹な部分は前記方向への断面が前記第１層間絶縁膜の上面の断面形状に対応する曲線形状を有する、請求項７に記載の垂直型メモリ装置。
【請求項９】
前記第４ゲート電極のうちの一部は凹な部分を有する、請求項７に記載の垂直型メモリ装置。
【請求項１０】
セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物と、
前記基板のセル領域上に形成された第２ゲート電極と、
前記基板のセル領域及び周辺回路領域上に形成されて前記ゲート構造物及び前記第２ゲート電極をカバーする第１層間絶縁膜と、
前記第１層間絶縁膜上の第２層間絶縁膜と、
前記基板のセル領域上の前記第２層間絶縁膜部分上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された第３及び第４ゲート電極と、
前記垂直方向に沿って延在されて前記第３及び第４ゲート電極を貫通するチャンネルとを含み、
前記基板の周辺回路領域上の前記第１層間絶縁膜部分の上面は少なくとも一部が角ばった凹凸形状を有する、垂直型メモリ装置。
【請求項１１】
前記基板の周辺回路領域上の前記第２層間絶縁膜部分の上面は前記第１層間絶縁膜部分の上面形状に対応するラウンド付けた凹凸形状を有する、請求項１０に記載の垂直型メモリ装置。
【請求項１２】
前記第２層間絶縁膜上に形成されて前記第３及び第４ゲート電極の側面をカバーする第３層間絶縁膜をさらに含み、
前記第３層間絶縁膜は平坦な上面を有する、請求項１０に記載の垂直型メモリ装置。
【請求項１３】
セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物と、
前記基板のセル領域上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された複数の第２ゲート電極と、
前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２ゲート電極のうちの少なくとも一部を貫通するチャンネルと、
前記基板の周辺回路領域上に順次に積層された第１乃至第３層間絶縁膜とを含み、
前記第１層間絶縁膜は前記ゲート構造物をカバーし、上面の少なくとも一部が角ばった凹凸形状を有し、前記第２層間絶縁膜の上面は前記第１層間絶縁膜上面に対応するラウンド付けた凹凸形状を有し、前記第３層間絶縁膜は平坦な上面を有する、垂直型メモリ装置。
【請求項１４】
前記第２及び第３層間絶縁膜は互いに同一な物質を含み、かつ前記第１層間絶縁膜とは異なる物質を含む、請求項１３に記載の垂直型メモリ装置。
【請求項１５】
前記第２ゲート電極は前記基板上に前記垂直方向に沿って順次に積層された第３乃至第５ゲート電極を含み、
前記第１及び第２層間絶縁膜は前記基板のセル領域上にも形成されて、前記第１層間絶縁膜は前記第３ゲート電極をカバーし、前記第２層間絶縁膜は前記第１層間絶縁膜と前記第４ゲート電極との間に形成されている、請求項１３に記載の垂直型メモリ装置。
【請求項１６】
前記第１及び第２層間絶縁膜は、それぞれ、高密度プラズマ（ＨＤＰ）酸化物及びＴＥＯＳを含む、請求項２、６、または１０に記載の垂直型メモリ装置。
【請求項１７】
前記第３、第４、及び第５ゲート電極は、それぞれ、グラウンド選択ライン（ＧＳＬ）、ワードライン、及びストリング選択ライン（ＳＳＬ）の役割を遂行する、請求項５、１０、または１５に記載の垂直型メモリ装置。
【請求項１８】
セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に第１ゲート電極を含むゲート構造物を形成し、
前記基板のセル領域上に第１犠牲パターンを形成し、
前記基板上に前記ゲート構造物及び前記第１犠牲パターンをカバーする第１層間絶縁膜を形成し、
前記第１層間絶縁膜上に第２層間絶縁膜を形成し、
前記第２層間絶縁膜の上面に湿式エッチング工程を遂行し、
前記基板のセル領域上の前記第２層間絶縁膜部分上に第２犠牲パターン及び絶縁パターンを前記基板の上面に垂直な垂直方向に沿って交互に反復的に積層し、
前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２犠牲パターン及び前記絶縁パターンを貫通するチャンネルを形成し、
前記第１及び第２犠牲パターンを第２ゲート電極に置換することを含む、垂直型メモリ装置の製造方法。
【請求項１９】
前記第２層間絶縁膜上に、前記第２犠牲パターン及び前記絶縁パターンを含むモールドの側面をカバーする第３層間絶縁膜を形成し、
前記第３層間絶縁膜の上部を平坦化することをさらに含む、請求項１８に記載の垂直型メモリ装置の製造方法。
【請求項２０】
前記第１及び第２層間絶縁膜は各々、前記垂直方向に沿って前記ゲート構造物とオーバーラップされる上面部分の一方向への断面が多角形の一部形状を有するように形成され、
前記第２層間絶縁膜の上面に前記湿式エッチング工程を遂行することによって、前記第２層間絶縁膜の上面の前記方向への断面が前記第１層間絶縁膜の上面の断面形状に対応する曲線形状を有するように変形される、請求項１８に記載の垂直型メモリ装置の製造方法。
【請求項２１】
前記第１及び第２層間絶縁膜は互いに異なる物質を含む、請求項１８に記載の垂直型メモリ装置の製造方法。
【請求項２２】
セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に第１ゲート電極を含むゲート構造物を形成し、
前記基板のセル領域上に第１犠牲パターンを形成し、
前記基板上に前記ゲート構造物及び前記第１犠牲パターンをカバーし、前記ゲート構造物の上部で角ばった凹凸形状の上面を有する第１層間絶縁膜を形成し、
前記第１層間絶縁膜の凹凸形状の上面に対応するラウンド付けた形状の上面を有する第２層間絶縁膜を前記第１層間絶縁膜上に形成し、
前記基板のセル領域上の前記第２層間絶縁膜部分上に前記基板の上面に垂直な垂直方向に沿って交互に反復的に積層された第２犠牲パターン及び絶縁パターンを含むモールドを形成し、
前記モールドの側面をカバーし、平坦な上面を有する第３層間絶縁膜を前記第２層間絶縁膜上に形成し、
前記第１及び第２犠牲パターンを第２ゲート電極に置換することを含む、垂直型メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、垂直型メモリ装置及びその製造方法に関するものである。
【背景技術】
【０００２】
セル領域及び周辺回路領域を含む基板上にＶＮＡＮＤフラッシュメモリ装置を製造する時、前記周辺回路領域にゲート構造物を形成し、これをカバーする層間絶縁膜を前記基板のセル領域及び周辺回路領域上に形成することができる。前記ゲート構造物により前記層間絶縁膜の上面に凹凸が形成されるので、これを除去するために平坦化工程を遂行することができるが、この際、前記セル領域の前記層間絶縁膜の上面にはむしろスクラッチが発生して前記ＶＮＡＮＤメモリ装置の特性を劣化させることがある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明の一課題は、優れる電気的特性を有する垂直型メモリ装置を提供することにある。
【０００４】
本発明の他の課題は、優れる電気的特性を有する垂直型メモリ装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
前述した本発明の一課題を達成するために、例示的な実施形態に従う垂直型メモリ装置はセル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物、前記基板のセル領域上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された複数の第２ゲート電極、前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２ゲート電極のうちの少なくとも一部を貫通するチャンネル、及び前記基板の周辺回路領域上に形成されて前記ゲート構造物をカバーし、前記垂直方向に沿って前記ゲート構造物とオーバーラップされる上面部分の一方向への断面が多角形の一部形状を有する第１層間絶縁膜を含むことができる。
【０００６】
前述した本発明の一課題を達成するために、他の例示的な実施形態に従う垂直型メモリ装置は、セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物、前記基板のセル領域上に形成された第２ゲート電極、前記基板のセル領域及び周辺回路領域上に形成されて前記ゲート構造物及び前記第２ゲート電極をカバーする第１層間絶縁膜、前記第１層間絶縁膜上の第２層間絶縁膜、前記基板のセル領域上の前記第２層間絶縁膜部分上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された第３及び第４ゲート電極、及び前記垂直方向に沿って延在されて前記第３及び第４ゲート電極を貫通するチャンネルを含むことができ、前記基板の周辺回路領域上の前記第１層間絶縁膜部分の上面は少なくとも一部が角ばった凹凸形状を有することができる。
【０００７】
前述した本発明の一課題を達成するために、更に他の例示的な実施形態に従う垂直型メモリ装置は、セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に形成された第１ゲート電極を含むゲート構造物、前記基板のセル領域上に前記基板の上面に垂直な垂直方向に沿って互いに離隔するように順次に積層された複数の第２ゲート電極、前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２ゲート電極のうちの少なくとも一部を貫通するチャンネル、及び前記基板の周辺回路領域上に順次に積層された第１乃至第３層間絶縁膜を含むことができ、前記第１層間絶縁膜は前記ゲート構造物をカバーし、上面の少なくとも一部が角ばった凹凸形状を有し、前記第２層間絶縁膜の上面は前記第１層間絶縁膜の上面に対応するラウンド付けた（rounded）凹凸形状を有し、前記第３層間絶縁膜は平坦な上面を有することができる。
【０００８】
前述した本発明の他の課題を達成するために、例示的な実施形態に従う垂直型メモリ装置の製造方法において、セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に第１ゲート電極を含むゲート構造物を形成することができる。前記基板のセル領域上に第１犠牲パターンを形成することができる。前記基板上に前記ゲート構造物及び前記第１犠牲パターンをカバーする第１層間絶縁膜を形成することができる。前記第１層間絶縁膜上に第２層間絶縁膜を形成することができる。前記第２層間絶縁膜の上面に湿式エッチング工程を遂行することができる。前記基板のセル領域上の前記第２層間絶縁膜部分上に第２犠牲パターン及び絶縁パターンを前記基板の上面に垂直な垂直方向に沿って交互に反復的に積層することができる。前記基板のセル領域上に前記垂直方向に沿って延在されて前記第２犠牲パターン及び前記絶縁パターンを貫通するチャンネルを形成することができる。前記第１及び第２犠牲パターンを第２ゲート電極に置換することができる。
【０００９】
前述した本発明の他の課題を達成するために、他の例示的な実施形態に従う垂直型メモリ装置の製造方法において、セル領域及び周辺回路領域を含む基板の前記周辺回路領域上に第１ゲート電極を含むゲート構造物を形成することができる。前記基板のセル領域上に第１犠牲パターンを形成することができる。前記基板上に前記ゲート構造物及び前記第１犠牲パターンをカバーし、前記ゲート構造物の上部で角ばった凹凸形状の上面を有する第１層間絶縁膜を形成することができる。前記第１層間絶縁膜の凹凸形状の上面に対応するラウンド付けた形状の上面を有する第２層間絶縁膜を前記第１層間絶縁膜上に形成することができる。前記基板のセル領域上の前記第２層間絶縁膜部分上に前記基板の上面に垂直な垂直方向に沿って交互に反復的に積層された第２犠牲パターン及び絶縁パターンを含むモールドを形成することができる。前記モールドの側面をカバーし、平坦な上面を有する第３層間絶縁膜を前記第２層間絶縁膜上に形成することができる。前記第１及び第２犠牲パターンを第２ゲート電極に置換することができる。
【発明の効果】
【００１０】
前述したように、例示的な実施形態に従う垂直型メモリ装置の製造工程において、ＧＳＬの上部に層間絶縁膜を形成した後、これに対する平坦化工程を直ぐ遂行しないので、前記平坦化工程による特性劣化を防止することができる。
【００１１】
一方、前記ＧＳＬ分離のために形成される開口により前記層間絶縁膜に形成される凹部に対しては湿式エッチング工程を遂行することによって、角ばった凹凸形状をラウンド付けた凹凸形状に変形させて、電場の集中による特性劣化を緩和させることができる。
【図面の簡単な説明】
【００１２】
【図１ａ】図１ａは例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【図１ｂ】図１ｂは図１ａのＸ領域に対する拡大断面図である。
【図２】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図３】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図４】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図５】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図６】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図７】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図８】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図９】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図１０】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図１１】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図１２】図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。
【図１３】例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【図１４】例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための断面図である。
【図１５】例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【図１６】例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【発明を実施するための形態】
【００１３】
以下、添付した図面を参照して本発明の好ましい実施形態に従う垂直型メモリ装置及びその製造方法に対して詳細に説明する。以下では、基板の上面に実質的に平行な水平方向のうち、互いに交差する２方向を各々第１及び第２方向と定義し、前記基板の上面に実質的に垂直な垂直方向を第３方向と定義する。例示的な実施形態において、前記第１及び第２方向は互いに直交することができる。
【００１４】
図１ａは例示的な実施形態に従う垂直型メモリ装置を説明するための断面図であり、図１ｂは図１ａのＸ領域に対する拡大断面図である。
【００１５】
図１ａ及び図１ｂを参照すると、前記垂直型メモリ装置は第１乃至第３領域（I、II、III）を含む基板１００の第１領域（I）上に形成されたセルゲート電極、前記セルゲート電極を貫通する第２構造物、基板１００の第２及び第３領域（II、III）上に各々形成された第１及び第２ゲート構造物１５２、１５４、第１乃至第３絶縁パターン１７２、１７４、３２５、エッチング阻止パターン１８４、及び第１乃至第６層間絶縁膜１９０、２００、３３０、４３０、４８０、５００を含むことができる。
【００１６】
また、前記垂直型メモリ装置は第１及び第２ゲートスペーサー１６２、１６４、第２ブロッキング膜４４０、共通ソースライン（Common  Source  Line：ＣＳＬ）（図示せず）、第１乃至第４コンタクトプラグ４９２、４９４、４９６、４９８、及び第１乃至第４配線５１２、５１４、５１６、５１８をさらに含むことができる。
【００１７】
基板１００は、シリコン、ゲルマニウム、シリコン−ゲルマニウムなどの半導体物質、またはＧａＰ、ＧａＡｓ、ＧａＳｂなどのＩＩＩ−Ｖ族化合物を含むことができる。一部の実施形態によれば、基板１００はシリコン−オン−インシュレーター（Silicon-On-Insulator：ＳＯＩ）基板またはゲルマニウム−オン−インシュレーター（Germanium-On-Insulator：ＧＯＩ）基板でありうる。
【００１８】
例示的な実施形態において、基板１００の第１領域（I）はメモリセルが形成されるセル領域であり、基板１００の第２及び第３領域（II、III）は、例えば、行デコーダ（X-decoder）、ページバッファ（page  buffer）、列デコーダ（Y-decoder）、駆動回路などが形成される周辺回路領域でありうる。但し、以下では、前記周辺回路領域のうち、ゲート構造物が相対的に稠密に形成される領域を第２領域（II）、ゲート構造物が相対的に粗く形成される領域を第３領域（III）と称することにする。
【００１９】
基板１００の第２領域（II）上に形成される第１ゲート構造物１５２は、順次に積層された第１ゲート絶縁パターン１１２、第１ポリシリコンパターン１２２、第１金属パターン１３２、及び第１ゲートマスク１４２を含むことができ、基板１００の第３領域（III）上に形成される第２ゲート構造物１５４は順次に積層された第２ゲート絶縁パターン１１４、第２ポリシリコンパターン１２４、第２金属パターン１３４、及び第２ゲートマスク１４４を含むことができる。この際、第１ポリシリコンパターン１２２及び第１金属パターン１３２は共に第１ゲート電極と称されることができ、第２ポリシリコンパターン１２４及び第２金属パターン１３４は共に第２ゲート電極と称されることができる。一方、第１及び第２ゲート構造物１５２、１５４の側壁には第１及び第２ゲートスペーサー１６２、１６４が各々形成できる。
【００２０】
第１及び第２ゲート絶縁パターン１１２、１１４は、例えば、シリコン酸化物のような酸化物を含むことができ、第１及び第２ポリシリコンパターン１２２、１２４はｐ型不純物またはｎ型不純物がドーピングされたポリシリコンを含むことができ、第１及び第２金属パターン１３２、１３４は、例えば、タングステン、タンタリウム、チタニウムなどの金属を含むことができ、第１及び第２ゲートマスク１４２、１４４は、例えば、シリコン酸化物のような酸化物を含むことができる。一方、第１及び第２ゲートスペーサー１６２、１６４は、例えば、シリコン酸化物のような酸化物を含むことができ、これによって第１及び第２ゲートマスク１４２、１４４に各々併合されることもできる。
【００２１】
例示的な実施形態において、第１絶縁パターン１７２は上部から見た時、基板１００の第１領域（I）上で矩形状を有することができ、第２絶縁パターン１７４及びエッチング阻止パターン１８４は上部から見た時、基板１００の第２及び第３領域（II、III）上で第１及び第２ゲート構造物１５２、１５４、及び第１及び第２ゲートスペーサー１６２、１６４をカバーすることができる。但し、前記セルゲート電極のうちの第３ゲート電極４７２及びその下部の第１絶縁パターン１７２を貫通して基板１００の上面を部分的に露出させる第１開口１８５が形成できる。例示的な実施形態において、第１開口１８５は前記第２方向に互いに離隔するように複数個に形成できる。
【００２２】
前記第１及び第２絶縁パターン１７２、１７４は、例えば、シリコン酸化物のような酸化物を含むことができ、これによって第２絶縁パターン１７４は第１及び第２ゲートマスク１４２、１４４、及び／又は第１及び第２ゲートスペーサー１６２、１６４に併合されることもできる。エッチング阻止パターン１８４は、例えば、シリコン窒化物のような窒化物を含むことができる。
【００２３】
第１層間絶縁膜１９０は基板１００の第１乃至第３領域（I、II、III）上に形成されて第１及び第２絶縁パターン１７２、１７４、第３ゲート電極４７２、及びエッチング阻止パターン１８４をカバーすることができ、第２層間絶縁膜２００は第１層間絶縁膜１９０上に形成できる。
【００２４】
各第１及び第２層間絶縁膜１９０、２００はシリコン酸化物を含むことができる。例示的な実施形態において、第１及び第２層間絶縁膜１９０、２００は互いに異なる物質を含むことができる。例えば、第１層間絶縁膜１９０は高密度プラズマ（ＨＤＰ）酸化物を含むことができ、第２層間絶縁膜２００はＴＥＯＳを含むことができる。
【００２５】
第１層間絶縁膜１９０は、基板１００の第２及び第３領域（II、III）上に各々形成された第１及び第２ゲート構造物１５２、１５４によリ、その上面に凹凸が形成されうる。即ち、第１層間絶縁膜１９０のうち、第１及び第２ゲート構造物１５２、１５４の上部に形成された部分は残りの部分に比べて相対的に上方に突出しうる。
【００２６】
例示的な実施形態において、第１層間絶縁膜１９０の上面は基板１００の第２及び第３領域（II、III）上で一方向、例えば前記第１方向への断面の少なくとも一部が角ばった凹凸形状を有しうる。
【００２７】
具体的に、第１層間絶縁膜１９０の第１及び第２ゲート構造物１５２、１５４上に形成された部分、即ち、前記第３方向に第１及び第２ゲート構造物１５２、１５４とそれぞれオーバーラップされる部分である第１及び第２部分１９２、１９４は、その上面の前記第１方向への断面が多角形の一部形状を有しうる。一実施形態において、相対的に稠密に配置される第１ゲート構造物１５２の各第１部分１９２の上面の前記第１方向への断面は、三角形の一部形状（互いに鈍角または鋭角をなして隣り合う２辺を含み）を有することができ、相対的に粗く配置される第２ゲート構造物１５４の第２部分１９４の上面の前記第１方向への断面は、四角形または六角形の一部形状（互いに鈍角をなして隣り合う３辺を含み）を有することができる。
【００２８】
一方、基板１００の第１領域（I）上に形成された第１層間絶縁膜１９０部分の上面には、第１絶縁パターン１７２及び第３ゲート電極４７２に含まれた第１開口１８５に対応して第１凹部１９６が形成されうる。即ち、基板１００の第１領域（I）上に形成された第１層間絶縁膜１９０部分の上面のうち、第１開口１８５の上部に形成された第１凹部１９６は残りの部分に比べて相対的に基板１００の上面からの距離が短くなりうる。
【００２９】
例示的な実施形態において、第１層間絶縁膜１９０の上面の第１凹部１９６は、例えば、前記第１方向への断面が多角形の一部形状（互いに鈍角をなして隣り合う３辺を含み）を有しうる。
【００３０】
第２層間絶縁膜２００の上面は、第１層間絶縁膜１９０の上面形状に対応する形状を有しうる。これによって、第２層間絶縁膜２００は基板１００の第２及び第３領域（II、III）上で第１及び第２ゲート構造物１５２、１５４の上部に形成された部分が残りの部分に比べて相対的に上方に突出しうる。但し、第２層間絶縁膜２００の上面は第１層間絶縁膜１９０の上面とは異なり、角ばった凹凸形状の代わりになだらかな曲面形状を有することができる。即ち、前記第３方向に第１及び第２ゲート構造物１５２、１５４とそれぞれオーバーラップされる第３及び第４部分２０２、２０４は、その上面の前記第１方向への断面が多角形の一部形状に対応するラウンド付けた曲線形状を有することができる。
【００３１】
一方、第２層間絶縁膜２００の上面はやはり、基板１００の第１領域（I）上に形成された第１絶縁パターン１７２及び第３ゲート電極４７２に含まれた第１開口１８５に対応して第２凹部２０６を有しうる。即ち、第２層間絶縁膜２００の上面の第２凹部２０６は、第１層間絶縁膜１９０の第１凹部１９６と前記第３方向にオーバーラップされるように形成され、かつこれに対応して前記第１方向への断面がラウンド付けた凹形状を有することができる。
【００３２】
基板１００の第１領域（I）上の第２層間絶縁膜２００上には前記セルゲート電極のうち、第４ゲート電極４７４または第５ゲート電極４７６と、その上部の第３絶縁パターン３２５で各々構成される複数個の階段を含む階段形状のモールドが形成されることができ、第３層間絶縁膜３３０は前記モールドの側面及び上面をカバーすることができる。
【００３３】
例示的な実施形態において、前記モールドに含まれた階段は下層から上層に行くほど一定の割合で減少する面積を有することができる。また、前記モールドの最下層階段は上部から見た時、第１絶縁パターン１７２及び第３ゲート電極４７２を含む階段よりは小さな面積を有することができる。
【００３４】
第３層間絶縁膜３３０の上面は第２層間絶縁膜２００の上面とは異なり、凹凸を有しないで平坦でありうる。第３層間絶縁膜３３０は、例えば、ＴＥＯＳのようなシリコン酸化物を含むことができ、これによって下部の第２層間絶縁膜２００と併合されることもできる。
【００３５】
前記各セルゲート電極は前記第１方向に延在されることができ、前記第２方向に沿って複数個に形成できる。即ち、前記第１方向に延在される前記各複数個のセルゲート電極は、前記第１方向に延在される第２開口（図示せず）により前記第２方向に互いに離隔できる。
【００３６】
前記セルゲート電極のうち、前記第１方向における各端部はパッド（pad）と称されることもできる。即ち、前記セルゲート電極は前記第３方向に沿って互いに離隔するように複数個に積層されることができ、また各層のセルゲート電極は基板１００の第１領域（I）上で前記第１方向に延在できる。この際、複数の層に形成された前記セルゲート電極の前記第１方向への長さは上部に行くほど徐々に小さくなることができ、これによって、これらは全体的に階段形状を有することができる。
【００３７】
前記セルゲート電極は前記第３方向に沿って順次に形成された第３から第５ゲート電極４７２、４７４、４７６を含むことができる。この際、第３ゲート電極４７２はグラウンド選択ライン（Ground  Selection  Line：ＧＳＬ）の役割を遂行することができ、第４ゲート電極４７４はワードラインの役割を遂行することができ、第５ゲート電極４７６はストリング選択ライン（String  Selection  Line：ＳＳＬ）の役割を遂行することができる。
【００３８】
この際、第３ゲート電極４７２は最下層に形成されて第１層間絶縁膜１９０によりカバーされることができ、第４及び第５ゲート電極４７４、４７６の各々は第２層間絶縁膜２００上で１つまたは複数個の層に形成できる。例示的な実施形態において、第５ゲート電極４７６は最上層及びその下部の１つの層に形成されることができ、第４ゲート電極４７４は第３ゲート電極４７２及び第５ゲート電極４７６の間で複数の層に形成できる。
【００３９】
例示的な実施形態において、第３ゲート電極４７２は前述した第１開口１８５により前記第２方向に互いに分離できる。一方、第１開口１８５に前記第３方向にオーバーラップされる第４及び第５ゲート電極４７４、４７６部分は上部に凹な形状を有しうる。しかしながら、第１開口１８５に前記第３方向にオーバーラップされる第１層間絶縁膜１９０部分の上面が有する第１凹部１９６が角ばった形状を有することに比べて、第１層間絶縁膜１９０上に形成される第２層間絶縁膜２００の前記第３方向に第１開口１８５にオーバーラップされる部分の上面が有する第２凹部２０６がラウンド付けた形状を有するので、第２層間絶縁膜２００上に形成される第４及び第５ゲート電極４７４、４７６の前記部分もやはり急激でなく、緩やかに凹な形状を有することができる。これによって、前記部分に電場が集中する現象が緩和できる。
【００４０】
第３ゲート電極４７２は第３ゲート導電パターン４６２及びその上下面及び側壁の一部をカバーする第３ゲートバリアパターン４５２を含むことができ、第４ゲート電極４７４は第４ゲート導電パターン４６４及びその上下面及び側壁の一部をカバーする第４ゲートバリアパターン４５４を含むことができ、第５ゲート電極４７６は第５ゲート導電パターン４６６及びその上下面及び側壁の一部をカバーする第５ゲートバリアパターン４５６を含むことができる。
【００４１】
各第３乃至第５ゲート導電パターン４６２、４６４、４６６は、例えば、タングステン、チタニウム、タンタリウム、白金などの電気抵抗の低い金属を含むことができ、各第３乃至第５ゲートバリアパターン４５２、４５４、４５６は、例えば、チタニウム窒化物、タンタリウム窒化物などの金属窒化物を含むことができる。これとは異なり、各第３乃至第５ゲート導電パターン４６２、４６４、４６６は金属を含む第１層及び金属窒化物を含む第２層で構成されることもできる。
【００４２】
前記第２構造物は、前記セルゲート電極を貫通することができる。前記第２構造物は基板１００の第１領域（I）上に順次に積層されたエピタキシャル層３５０、第１構造物、及びキャッピングパターン４２０を含むことができる。
【００４３】
エピタキシャル層３５０は、第１絶縁パターン１７２、第３ゲート電極４７２、第１及び第２層間絶縁膜１９０、２００、第４及び第５ゲート電極４７４、４７６、第３絶縁パターン３２５、及び第３層間絶縁膜３３０を貫通して基板１００の第１領域（I）を露出させるチャンネルホール（hole）３４０（図９参照）の下部を充たして基板１００の上面に接触することができる。この際、チャンネルホール３４０は基板１００の第１領域（I）上で前記第１及び第２方向の各々に沿って複数個に形成されてチャンネルホールアレイ（array）を形成することができる。
【００４４】
例示的な実施形態において、エピタキシャル層３５０は単結晶シリコンを含むことができ、その上面の高さが第１層間絶縁膜１９０の底面よりは高く、第２層間絶縁膜２００の上面よりは低くされうる。
【００４５】
前記第１構造物はチャンネルホール３４０内でエピタキシャル層３５０上に形成されることができ、チャンネル４００、チャンネル４００の外側壁をカバーする電荷貯蔵構造物３９０、及びチャンネル４００の内側壁が形成する空間を充たしてエピタキシャル層３５０の上面に接触する充填パターン４１０を含むことができる。
【００４６】
例示的な実施形態において、チャンネル４００はカップ形状を有することができ、電荷貯蔵構造物３９０は底面の中央部が開いたカップ形状を有することができ、充填パターン４１０はピラー（pillar）形状を有することができる。
【００４７】
チャンネル４００が形成されるチャンネルホール３４０が前記チャンネルホールアレイを形成することによって、チャンネル４００もやはりこれに対応してチャンネルアレイを形成することができる。一方、チャンネル４００の下部に形成されるエピタキシャル層３５０は下部チャンネル、チャンネル４００は上部チャンネルと各々称されることもできる。
【００４８】
チャンネル４００は不純物がドーピングされるか、またはドーピングされていないポリシリコンまたは単結晶シリコンを含むことができ、充填パターン４１０は、例えば、シリコン酸化物のような酸化物を含むことができる。
【００４９】
電荷貯蔵構造物３９０は、チャンネル４００の外側壁から水平方向に順次に積層されたトンネル絶縁パターン３８０、電荷貯蔵パターン３７０、及び第１ブロッキングパターン３６０を含むことができる。この際、各トンネル絶縁パターン３８０及び第１ブロッキングパターン３６０は、例えば、シリコン酸化物のような酸化物を含むことができ、電荷貯蔵パターン３７０は、例えば、シリコン窒化物のような窒化物を含むことができる。
【００５０】
キャッピングパターン４２０はチャンネルホール３４０内で前記第１構造物上に形成できる。キャッピングパターン４２０は、不純物がドーピングされるか、またはドーピングされていないポリシリコンまたは単結晶シリコンを含むことができる。
【００５１】
例示的な実施形態において、エピタキシャル層３５０は第３ゲート電極４７２を貫通することができ、チャンネル４００は第４及び第５ゲート電極４７４、４７６を貫通することができる。これによって、エピタキシャル層３５０は第３ゲート電極４７２を貫通して、これを含むグラウンド選択トランジスタ（ＧＳＴ）のチャンネルの役割を遂行することができ、チャンネル４００は第４及び第５ゲート電極４７４、４７６を貫通して、これを含むストリング選択トランジスタ（ＳＳＴ）のチャンネルの役割を各々遂行することができる。
【００５２】
第３絶縁パターン３２５は前記第３方向に配置された第４及び第５ゲート電極４７４、４７６の間、及び最上層第５ゲート電極４７６上に形成できる。第３絶縁パターン３２５は、例えば、ＴＥＯＳ、高密度プラズマ（ＨＤＰ）酸化物、またはＰＥＯＸなどのシリコン酸化物を含むことができる。
【００５３】
第４乃至第６層間絶縁膜４３０、４８０、５００は第３層間絶縁膜３３０上に形成されることができ、例えば、シリコン酸化物のような酸化物を含むことができる。これによって、これらは互いに併合されることもでき、また下に位置する第３層間絶縁膜３３０とも併合できる。
【００５４】
一方、各第３乃至第５ゲート電極４７２、４７４、４７６は第２ブロッキング膜４４０により囲まれることができる。これによって、電荷貯蔵構造物３９０の外側壁またはエピタキシャル層３５０の側壁は第２ブロッキング膜４４０と接触することができる。第２ブロッキング膜４４０は、例えば、アルミニウム酸化物、ハフニウム酸化物、ランタン酸化物、ランタンアルミニウム酸化物、ランタンハフニウム酸化物、ハフニウムアルミニウム酸化物、チタニウム酸化物、タンタリウム酸化物、ジルコニウム酸化物などの金属酸化物を含むことができる。
【００５５】
一方、前記第１方向に延在される前記複数個のセルゲート電極の各々を前記第２方向に互いに離隔させる前記第２開口内には共通ソースライン（ＣＳＬ）（図示せず）及びその側壁をカバーする第２スペーサー（図示せず）が形成できる。前記共通ソースラインは金属、金属窒化物などを含むことができ、前記第２スペーサーはシリコン酸化物、シリコン窒化物などの絶縁物質を含むことができる。
【００５６】
第１コンタクトプラグ４９２は第４及び第５層間絶縁膜４３０、４８０を貫通してキャッピングパターン４２０の上面に接触することができ、第２コンタクトプラグ４９４は第３乃至第５層間絶縁膜３３０、４３０、４８０、第３絶縁パターン３２５、第２ブロッキング膜４４０、及び第４及び第５ゲートバリアパターン４５４、４５６を各々貫通して第４及び第５ゲート導電パターン４６４、４６６の上面に各々接触するか、または第１乃至第５層間絶縁膜１９０、２００、３３０、４３０、４８０、第２ブロッキング膜４４０、及び第３ゲートバリアパターン４５２を貫通して第３ゲート導電パターン４６２の上面に接触することができる。この際、第２コンタクトプラグ４９４は前記階段形状の各パッド上に形成できる。即ち、第２コンタクトプラグ４９４は上層パッドによりカバーされない各パッド部分上に形成できる。
【００５７】
第３コンタクトプラグ４９６は、第１乃至第５層間絶縁膜１９０、２００、３３０、４３０、４８０、エッチング阻止パターン１８４、第２絶縁パターン１７４、及び第１ゲートマスク１４２を貫通して第１金属パターン１３２の上面に接触することができ、第４コンタクトプラグ４９８は第１乃至第５層間絶縁膜１９０、２００、３３０、４３０、４８０、エッチング阻止パターン１８４、及び第２絶縁パターン１７４を貫通して基板１００の上面に接触することができる。
【００５８】
第１乃至第４配線５１２、５１４、５１６、５１８は第６層間絶縁膜５００を貫通して、それぞれ、第１乃至第４コンタクトプラグ４９２、４９４、４９６、４９８の上面に接触することができる。例示的な実施形態において、第１配線５１２は前記第２方向に延在されることができ、前記垂直型メモリ装置のビットラインの役割を遂行することができる。
【００５９】
第１乃至第４コンタクトプラグ４９２、４９４、４９６、４９８及び第１乃至第４配線５１２、５１４、５１６、５１８は、例えば、タングステン、チタニウム、タンタリウム、銅、アルミニウムなどの金属及び／又はチタニウム窒化物、タンタリウム窒化物、タングステン窒化物などの金属窒化物を含むことができる。
【００６０】
前述したように、基板１００の第２及び第３領域（II、III）上に形成される第１及び第２層間絶縁膜１９０、２００は、第１及び第２ゲート構造物１５２、１５４をカバーするので、これらによりその上面が凹凸形状を有しうる一方で、第２層間絶縁膜２００上に形成される第３層間絶縁膜３３０は上面が平坦でありうる。一方、第１層間絶縁膜１９０の上面の凹凸形状は少なくとも部分的に角ばった多角形の一部形状であるが、第２層間絶縁膜２００の上面はラウンド付けた凹凸形状を有することができる。
【００６１】
一方、基板１００の第１領域（I）上に形成されてＧＳＬの役割を遂行する第３ゲート電極４７２とワードラインの役割を遂行する第４ゲート電極４７４との間には２つの層間絶縁膜１９０、２００が形成されることができ、これらは互いに異なる物質を含むことができる。
【００６２】
図２から図１２は、例示的な実施形態に従う垂直型メモリ装置の製造方法のステップを説明するための断面図である。図１１は、図１０のＸ領域に対する拡大断面図である。
【００６３】
図２を参照すると、第１乃至第３領域（I、II、III）を含む基板１００の第２及び第３領域（II、III）上に各々第１及び第２ゲート構造物１５２、１５４を形成することができる。
【００６４】
第１及び第２ゲート構造物１５２、１５４は、基板１００上にゲート絶縁膜、ポリシリコン膜、金属膜、及びゲートマスク膜を順次に積層し、これらをパターニングすることによって形成できる。これによって、第１ゲート構造物１５２は順次に積層された第１ゲート絶縁パターン１１２、第１ポリシリコンパターン１２２、第１金属パターン１３２、及び第１ゲートマスク１４２を含むことができ、第２ゲート構造物１５４は順次に積層された第２ゲート絶縁パターン１１４、第２ポリシリコンパターン１２４、第２金属パターン１３４、及び第２ゲートマスク１４４を含むことができる。
【００６５】
一方、第１及び第２ゲート構造物１５２、１５４の側壁には第１及び第２ゲートスペーサー１６２、１６４が各々形成できる。第１及び第２ゲートスペーサー１６２、１６４は、第１及び第２ゲート構造物１５２、１５４をカバーするゲートスペーサー膜を基板１００上に形成した後、これを異方性エッチングすることによって形成できる。第１及び第２ゲートスペーサー１６２、１６４は、例えば、シリコン酸化物のような酸化物を含むように形成されることができ、これによって第１及び第２ゲートマスク１４２、１４４に各々併合されることもできる。
【００６６】
図３を参照すると、基板１００上に第１及び第２ゲート構造物１５２、１５４及び第１及び第２ゲートスペーサー１６２、１６４をカバーする第１絶縁膜及びエッチング阻止膜を形成した後、これらをパターニングして、基板１００の第１領域（I）上に順次に積層された第１絶縁パターン１７２及び第１犠牲パターン１８２を形成し、基板１００の第２領域（II）上に順次に積層された第２絶縁パターン１７４及びエッチング阻止パターン１８４を形成することができる。
【００６７】
例示的な実施形態において、第１絶縁パターン１７２及び第１犠牲パターン１８２は上部から見た時、基板１００の第１領域（I）上に矩形状を有するように形成されることができ、第２絶縁パターン１７４及びエッチング阻止パターン１８４は上部から見た時、基板１００の第２及び第３領域（II、III）上で第１及び第２ゲート構造物１５２、１５４、及び第１及び第２ゲートスペーサー１６２、１６４をカバーするように形成できる。但し、第１絶縁パターン１７２及び第１犠牲パターン１８２には基板１００の上面を部分的に露出させる第１開口１８５が形成できる。例示的な実施形態において、第１開口１８５は前記第２方向に互いに離隔するように複数個に形成できる。
【００６８】
前記第１絶縁膜は、例えば、シリコン酸化物のような酸化物を含むように形成されることができ、これによって第１及び第２ゲートマスク１４２、１４４及び／又は第１及び第２ゲートスペーサー１６２、１６４に併合されることもできる。
【００６９】
図４を参照すると、基板１００上に第１及び第２絶縁パターン１７２、１７４、第１犠牲パターン１８２、及びエッチング阻止パターン１８４をカバーする第１層間絶縁膜１９０を形成することができ、第１層間絶縁膜１９０上に第２層間絶縁膜２００を形成することができる。
【００７０】
各第１及び第２層間絶縁膜１９０、２００はシリコン酸化物を含むように形成できる。例示的な実施形態において、第１及び第２層間絶縁膜１９０、２００は互いに異なる物質を含むように形成できる。例えば、第１層間絶縁膜１９０は高密度プラズマ（ＨＤＰ）酸化物を含むように形成されることができ、第２層間絶縁膜２００はＴＥＯＳを含むように形成できる。
【００７１】
第１層間絶縁膜１９０は基板１００の第２及び第３領域（II、III）上に各々形成された第１及び第２ゲート構造物１５２、１５４によりその上面に凹凸が形成できる。即ち、第１層間絶縁膜１９０で第１及び第２ゲート構造物１５２、１５４の上部に形成された部分は、残りの部分に比べて相対的に上方に突出した形状を有することができる。
【００７２】
例示的な実施形態において、第１層間絶縁膜１９０の上面は基板１００の第２及び第３領域（II、III）上で一方向、例えば前記第１方向への断面の少なくとも一部が角ばった凹凸形状を有することができる。
【００７３】
一方、第１層間絶縁膜１９０の上面には基板１００の第１領域（I）上に形成された第１絶縁パターン１７２及び第１犠牲パターン１８２に含まれた第１開口１８５に対応して第１凹部１９６が形成できる。例示的な実施形態において、第１層間絶縁膜１９０の上面の第１凹部１９６は、例えば、前記第１方向への断面が多角形の一部形状（互いに鈍角をなして隣り合う３辺を含み）を有することができる。
【００７４】
第２層間絶縁膜２００の上面は第１層間絶縁膜１９０の上面形状に対応する形状を有することができる。これによって、第２層間絶縁膜２００は基板１００の第２及び第３領域（II、III）上で第１及び第２ゲート構造物１５２、１５４の上部に形成された部分が残りの部分に比べて相対的に上方に突出した形状を有することができる。例示的な実施形態において、第２層間絶縁膜２００の上面は少なくとも一部が角ばった凹凸形状を有することができ、前記第３方向に第１及び第２ゲート構造物１５２、１５４とそれぞれオーバーラップされる第３及び第４部分２０２、２０４は、その上面の前記第１方向への断面が多角形の一部形状を有することができる。
【００７５】
一方、第２層間絶縁膜２００の上面はやはり基板１００の第１領域（I）上に形成された第１絶縁パターン１７２及び第１犠牲パターン１８２に含まれた第１開口１８５に対応して第２凹部２０６を含むことができる。即ち、第２層間絶縁膜２００の上面の第２凹部２０６は第１層間絶縁膜１９０の第１凹部１９６に前記第３方向に沿ってオーバーラップされるように形成され、これに対応して、例えば、前記第１方向への断面が多角形の一部形状（互いに鈍角をなして隣り合う３辺を含み）を有することができる。
【００７６】
図５を参照すると、第２層間絶縁膜２００の上面に湿式エッチング工程を遂行することによって、基板１００の第１領域（I）上に形成された第２凹部２０６がなだらかな曲面を有することができる。
【００７７】
即ち、第２層間絶縁膜２００の上面のうち、前記第１方向への断面が多角形の一部の形状を有する第２凹部２０６は、前記湿式エッチング工程により前記第１方向への断面がラウンド付けた凹な形状に変形できる。
【００７８】
一方、前記湿式エッチング工程により、基板１００の第２及び第３領域（II、III）上にそれぞれ形成された第２層間絶縁膜２００の第３及び第４部分２０２、２０４の上面の前記第１方向への断面もやはりラウンド付けた凸な形状に変形できる。
【００７９】
図６を参照すると、第２層間絶縁膜２００上に犠牲膜３１０及び第２絶縁膜３２０を交互に反復的に積層することができる。これによって、複数の犠牲膜３１０及び複数の第２絶縁膜３２０が前記第３方向に沿って交互に積層できる。図６には、例示的に、６個の層の犠牲膜３１０及び６個の層の第２絶縁膜３２０が交互に形成されたものが図示されているが、犠牲膜３１０及び第２絶縁膜３２０の個数はこれに限定されず、各々より多いか、またはより少ない個数に形成されることもできる。
【００８０】
各犠牲膜３１０及び第２絶縁膜３２０は、第２層間絶縁膜２００の上面が有する凹凸形状または第２凹部２０６に対応して部分的に湾曲した形状を有するように形成できる。
【００８１】
犠牲膜３１０及び第２絶縁膜３２０は、例えば、化学気相成長（Chemical  Vapor  Deposition：ＣＶＤ）工程、プラズマ化学気相成長（Plasma  Enhanced  Chemical  Vapor  Deposition：ＰＥＣＶＤ）工程、原子層成長（Atomic  Layer  Deposition：ＡＬＤ）工程などにより形成することができる。
【００８２】
第２絶縁膜３２０は、例えば、ＴＥＯＳ、高密度プラズマ（ＨＤＰ）酸化物、またはＰＥＯＸなどのシリコン酸化物を含むように形成されることができ、犠牲膜３１０は第２絶縁膜３２０に対してエッチング選択比を有する物質、例えば、シリコン窒化物を含むように形成できる。
【００８３】
図７を参照すると、最上層に形成された第２絶縁膜３２０を部分的にカバーするフォトレジストパターン（図示せず）を最上層第２絶縁膜３２０上に形成した後、これをエッチングマスクに使用して最上層第２絶縁膜３２０及びその下の最上層犠牲膜３１０をエッチングする。これによって、最上層犠牲膜３１０の下に形成された第２絶縁膜３２０の一部が露出できる。前記フォトレジストパターンの面積を一定の割合で縮小させた後、これをエッチングマスクに使用して最上層第２絶縁膜３２０、最上層犠牲膜３１０、前記露出した第２絶縁膜３２０、及びその下の犠牲膜３１０をまたエッチングするトリミング（trimming）工程を遂行する。前記トリミング工程を反復的に遂行することによって、基板１００の第１領域（I）上には順次に積層された第２犠牲パターン３１５及び第３絶縁パターン３２５で各々構成される複数個の階段を含む階段形状のモールドが形成されることができ、基板１００の第２領域（II）上には第２層間絶縁膜２００の上面が露出できる。
【００８４】
例示的な実施形態において、前記モールドに含まれた階段は下層から上層に行くほど一定の割合で減少する面積を有することができる。また、前記モールドの最下層階段は上部から見た時、第１絶縁パターン１７２及び第１犠牲パターン１８２を含む階段より小さな面積を有することができる。
【００８５】
前記モールドは、基板１００の第２及び第３領域（II、III）と第１領域（I）との間の境界領域上に前記モールドの残渣が残らないように、第２層間絶縁膜２００上に形成された犠牲膜３１０及び第２絶縁膜３２０をエッチングして形成されうる。
【００８６】
図８を参照すると、前記モールドをカバーする第３層間絶縁膜３３０を第２層間絶縁膜２００上に形成することができる。
【００８７】
この際、第２層間絶縁膜２００の上面の凹凸形状によって第３層間絶縁膜３３０もやはり、基板１００の第２及び第３領域（II、III）上に形成された部分の上面が凹凸形状を有することができる。第３層間絶縁膜３３０は、例えば、ＴＥＯＳのようなシリコン酸化物を含むことができ、これによって下部の第２層間絶縁膜２００と併合されることもできる。
【００８８】
図９を参照すると、第３層間絶縁膜３３０の上部に平坦化工程を遂行することができ、これによって、第３層間絶縁膜３３０は基板１００の第１乃至第３領域（I、II、III）上で平坦な上面を有することができる。
【００８９】
前記平坦化工程は、例えば、化学機械的研磨（Chemical  Mechanical  Polishing：ＣＭＰ）工程及び／又はエッチバック工程を含むことができ、最上層第３絶縁パターン３２５の上面が露出するまで遂行されることができ、またはこれより高い高さまで遂行されることもできる。
【００９０】
その後、第３層間絶縁膜３３０上に第１マスク（図示せず）を形成した後、これをエッチングマスクに使用して下に位置する第３層間絶縁膜３３０、第３絶縁パターン３２５、第２犠牲パターン３１５、第２層間絶縁膜２００、第１層間絶縁膜１９０、第１犠牲パターン１８２、及び第１絶縁パターン１７２をエッチングすることによって、これらを貫通して基板１００の第１領域（I）を露出させるチャンネルホール（hole）３４０を形成することができる。
【００９１】
チャンネルホール３４０は、前記第１及び第２方向の各々に沿って複数個に形成されてチャンネルホールアレイ（array）を形成することができる。
【００９２】
その後、選択的エピタキシャル成長（Selective  Epitaxial  Growth：ＳＥＧ）工程を遂行して、チャンネルホール３４０を部分的に充たすエピタキシャル層３５０を形成することができる。
【００９３】
例示的な実施形態において、前記選択的エピタキシャル成長（ＳＥＧ）工程は、シリコンソースガス、エッチングガス、及びキャリアガスを使用して遂行されることができ、これによってエピタキシャル層３５０として単結晶シリコン層が形成できる。
【００９４】
前記選択的エピタキシャル成長（ＳＥＧ）工程で、前記シリコンソースガスとして、例えば、シラン（ＳｉＨ４）ガス、ジシラン（Ｓｉ２Ｈ６）ガス、ジクロロシラン（ＳｉＨ２Ｃｌ２）ガスなどを使用することができ、前記エッチングガスとして、例えば、塩化水素（ＨＣｌ）ガスを使用することができ、前記キャリアガスとして、例えば、水素（Ｈ２）ガスを使用することができる。
【００９５】
例示的な実施形態において、エピタキシャル層３５０の上面の高さは第１層間絶縁膜１９０の底面よりは高く、第２層間絶縁膜２００の上面よりは低いとしうる。
【００９６】
図１０及び図１１を参照すると、前記第１マスクを除去した後、チャンネルホール３４０の側壁、エピタキシャル層３５０の上面、及び第３層間絶縁膜３３０の上面に第１ブロッキング膜、電荷貯蔵膜、トンネル絶縁膜、及び第１スペーサー膜（図示せず）を順次に形成し、前記第１スペーサー膜を異方性エッチングしてチャンネルホール３４０の側壁上のみに残留する第１スペーサー（図示せず）を形成した後、前記第１スペーサーをエッチングマスクに使用して、前記トンネル絶縁膜、前記電荷貯蔵膜、及び前記第１ブロッキング膜をエッチングすることによって、それぞれ、エピタキシャル層３５０及びチャンネルホール３４０の側壁上に底面の中央部が開いたカップ形状を有するトンネル絶縁パターン３８０、電荷貯蔵パターン３７０、及び第１ブロッキングパターン３６０を形成することができる。この際、エピタキシャル層３５０の上部も部分的に共に除去できる。一方、トンネル絶縁パターン３８０、電荷貯蔵パターン３７０、及び第１ブロッキングパターン３６０は、共に電荷貯蔵構造物３９０を形成することができる。
【００９７】
前記第１スペーサーを除去した後、露出したエピタキシャル層３５０、トンネル絶縁パターン３８０、及び第３層間絶縁膜３３０上にチャンネル膜を形成し、チャンネルホール３４０の残りの部分を十分に充たす充填膜を前記チャンネル膜上に形成する。
【００９８】
前記チャンネル膜は不純物がドーピングされるか、またはドーピングされていないポリシリコンまたは非晶質シリコンを含むように形成することができる。前記チャンネル膜が非晶質シリコンを含むように形成される場合、以後、レーザーエピタキシャル成長（Laser  Epitaxial  Growth：ＬＥＧ）工程または固相エピタキシー（Solid  Phase  Epitaxy：ＳＰＥ）工程を追加的に遂行して、これを結晶質シリコンに変換させることができる。
【００９９】
その後、第３層間絶縁膜３３０の上面が露出するまで前記充填膜及び前記チャンネル膜を平坦化することによって、各チャンネルホール３４０の残りの部分を充たす充填パターン４１０を形成することができ、前記チャンネル膜はチャンネル４００に変換できる。
【０１００】
これによって、各チャンネルホール３４０内のエピタキシャル層３５０上には電荷貯蔵構造物３９０、チャンネル４００、及び充填パターン４１０が順次に積層できる。この際、電荷貯蔵構造物３９０は底面の中央部が開いたカップ形状に形成されることができ、チャンネル４００はカップ形状に形成されることができ、充填パターン４１０はピラー（pillar）形状に形成できる。
【０１０１】
チャンネル４００が形成されるチャンネルホール３４０が前記チャンネルホールアレイを形成することによって、チャンネル４００もやはりこれに対応してチャンネルアレイを形成することができる。
【０１０２】
その後、充填パターン４１０、チャンネル４００、及び電荷貯蔵構造物３９０で構成される第１構造物の上部を除去してトレンチ（図示せず）を形成し、前記トレンチを充たすキャッピングパターン４２０を形成することができる。
【０１０３】
具体的に、前記第１構造物の上部をエッチバック工程により除去して前記トレンチを形成した後、前記トレンチを充たすキャッピング膜を前記第１構造物及び第３層間絶縁膜３３０上に形成し、第３層間絶縁膜３３０の上面が露出するまで前記キャッピング膜の上部を平坦化してキャッピングパターン４２０を形成することができる。例示的な実施形態において、前記キャッピング膜は不純物がドーピングされるか、またはドーピングされていないポリシリコンまたは非晶質シリコンを含むように形成されることができ、前記キャッピング膜が非晶質シリコンを含むように形成される場合、これを結晶化させる工程が追加的に遂行されることもできる。
【０１０４】
一方、各チャンネルホール３４０の内部に形成される前記第１構造物、エピタキシャル層３５０、及びキャッピングパターン４２０は、第２構造物を定義することができる。
【０１０５】
図１２を参照すると、第３層間絶縁膜３３０及びキャッピングパターン４２０上に第４層間絶縁膜４３０を形成する。第４層間絶縁膜４３０上に第２マスク（図示せず）を形成した後、これをエッチングマスクに使用して、下に位置する第４層間絶縁膜４３０、第３絶縁パターン３２５、第２犠牲パターン３１５、第２層間絶縁膜２００、第１層間絶縁膜１９０、第１犠牲パターン１８２、及び第１絶縁パターン１７２を貫通する第２開口（図示せず）を形成して基板１００の上面を露出させる。第４層間絶縁膜４３０は、例えば、シリコン酸化物のような酸化物を含むように形成されることができ、これによって、下部の第３層間絶縁膜３３０に併合されることもできる。
【０１０６】
例示的な実施形態において、前記第２開口は基板１００の第１領域（I）上で前記第１方向に沿って延在されるように形成されることができ、前記第２方向に沿って複数個に形成できる。
【０１０７】
前記第２マスクを除去した後、前記第２開口により露出した第１及び第２犠牲パターン１８２、３１５を除去して、各層の第３絶縁パターン３２５の間、第２層間絶縁膜２００と最下層第３絶縁パターン３２５の間、及び第１層間絶縁膜１９０と第１絶縁パターン１７２の間にギャップ（図示せず）を形成することができ、前記ギャップにより第１ブロッキングパターン３６０の外側壁の一部及びエピタキシャル層３５０の側壁の一部が露出できる。例示的な実施形態によれば、燐酸または硫酸を含むエッチング液を使用する湿式エッチング工程により前記第２開口により露出した第１及び第２犠牲パターン１８２、３１５を除去することができる。
【０１０８】
その後、露出した第１ブロッキングパターン３６０の外側壁、露出したエピタキシャル層３５０の側壁、前記ギャップの内壁、第１及び第３絶縁パターン１７２、３２５の表面、露出した基板１００の上面、及び第４層間絶縁膜４３０の上面に第２ブロッキング膜４４０を形成し、第２ブロッキング膜４４０上にゲートバリア膜を形成した後、前記ギャップの残りの部分を十分に充たすゲート導電膜を前記ゲートバリア膜上に形成する。
【０１０９】
その後、前記ゲート導電膜及び前記ゲートバリア膜を部分的に除去して、前記ギャップの内部に各々ゲート導電パターン及びゲートバリアパターンを形成することができ、これらは共にセルゲート電極を形成することができる。例示的な実施形態によれば、前記ゲート導電膜及び前記ゲートバリア膜は湿式エッチング工程により部分的に除去できる。
【０１１０】
例示的な実施形態において、前記セルゲート電極は前記第１方向に延在されることができ、前記第２方向に沿って複数個に形成できる。即ち、前記第１方向に延在される前記複数個のセルゲート電極の各々は前記第２開口により前記第２方向に互いに離隔できる。
【０１１１】
前記セルゲート電極は、前記第３方向に沿って順次に形成された第３乃至第５ゲート電極４７２、４７４、４７６を含むことができる。この際、第３ゲート電極４７２は最下層に形成されることができ、第４及び第５ゲート電極４７４の各々、４７６は第３ゲート電極４７２上で１つまたは複数個の層に形成できる。例示的な実施形態において、第５ゲート電極４７６は最上層及びその下の１つの層に形成されることができ、第４ゲート電極４７４は第３ゲート電極４７２及び第５ゲート電極４７６の間で複数個の層に形成できる。
【０１１２】
その後、前記第２開口により露出した基板１００の上部に不純物を注入して不純物領域（図示せず）を形成することができる。例示的な実施形態によれば、前記不純物は、燐、砒素のようなｎ型不純物を含むことができる。
【０１１３】
その後、前記第２開口により露出した基板１００の上面、前記第２開口の側壁、及び第４層間絶縁膜４３０の上面に第２スペーサー膜（図示せず）を形成した後、前記第２スペーサー膜を異方性エッチングすることによって、前記第２開口の側壁上に第２スペーサー（図示せず）を形成することができる。これによって、基板１００の上部に形成された前記不純物領域の一部が露出できる。
【０１１４】
以後、露出した前記不純物領域上に前記第２開口の残りの部分を充たす共通ソースライン（ＣＳＬ）（図示せず）を形成することができる。例示的な実施形態によれば、前記第２開口を充たす導電膜を前記露出した不純物領域の上面、前記第２スペーサー、及び第４層間絶縁膜４３０上に形成した後、第４層間絶縁膜４３０の上面が露出するまで前記導電膜の上部を平坦化することによって、前記共通ソースライン（ＣＳＬ）を形成することができる。この際、第４層間絶縁膜４３０の上面に形成された第２ブロッキング膜４４０部分も共に除去できる。前記共通ソースライン（ＣＳＬ）は、前記第２開口内に形成されて下に位置する前記不純物領域の上面に接触することができる。
【０１１５】
図１ａ及び図１ｂをまた参照すると、第４層間絶縁膜４３０、前記共通ソースライン（ＣＳＬ）、前記第２スペーサー、及び第２ブロッキング膜４４０上に第５層間絶縁膜４８０を形成した後、第４及び第５層間絶縁膜４３０、４８０を貫通してキャッピングパターン４２０の上面に各々接触する第１コンタクトプラグ４９２を形成することができ、第３乃至第５層間絶縁膜３３０、４３０、４８０、第３絶縁パターン３２５、第２ブロッキング膜４４０、及び第４及び第５ゲートバリアパターン４５４、４５６を各々貫通して第４及び第５ゲート導電パターン４６４、４６６の上面に各々接触するか、または第１乃至第５層間絶縁膜１９０、２００、３３０、４３０、４８０、第２ブロッキング膜４４０、及び第３ゲートバリアパターン４５２を貫通して第３ゲート導電パターン４６２の上面に接触する第２コンタクトプラグ４９４を形成することができる。
【０１１６】
また、第１乃至第５層間絶縁膜１９０、２００、３３０、４３０、４８０、エッチング阻止パターン１８４、第２絶縁パターン１７４、及び第１ゲートマスク１４２を貫通して第１金属パターン１３２の上面に接触する第３コンタクトプラグ４９６を形成することができ、第１乃至第５層間絶縁膜１９０、２００、３３０、４３０、４８０、エッチング阻止パターン１８４、及び第２絶縁パターン１７４を貫通して基板１００の上面に接触する第４コンタクトプラグ４９８を形成することができる。
【０１１７】
この際、各第２コンタクトプラグ４９４は前記階段形状の各パッド上に形成できる。即ち、各第２コンタクトプラグ４９４は上層パッドによりカバーされない各パッド部分上に形成できる。
【０１１８】
その後、第５層間絶縁膜４８０、及び第１乃至第４コンタクトプラグ４９２、４９４、４９６、４９８上に第６層間絶縁膜５００を形成し、これを貫通して第１乃至第４コンタクトプラグ４９２、４９４、４９６、４９８の上面にそれぞれ接触する第１乃至第４配線５１２、５１４、５１６、５１８を各々形成することによって、前記垂直型メモリ装置を完成することができる。例示的な実施形態において、第１配線５１２は前記第２方向に延在されることができ、前記垂直型メモリ装置のビットラインの役割を遂行することができる。
【０１１９】
前述したように、例示的な実施形態に従う垂直型メモリ装置の製造方法において、基板１００の第２及び第３領域（II、III）上に形成される第１及び第２ゲート構造物１５２、１５４により、これらをカバーする第１及び第２層間絶縁膜１９０、２００の上面に凹凸が発生しうるが、これを除去するための平坦化工程を直ぐ遂行せず、基板１００の第１領域（I）上に形成される前記モールドをカバーするように第２層間絶縁膜２００上に第３層間絶縁膜３３０を形成した後、これに平坦化工程を遂行することができる。
【０１２０】
これによって、前記セルゲート電極、即ち、第３乃至第５ゲート電極４７２、４７４、４７６を形成するために、前記モールドに含まれる第１及び第２犠牲パターン１８２、３１５を形成した以後に平坦化工程が遂行されるので、前記平坦化工程により基板１００の第１領域（I）上に形成された膜にスクラッチなどが発生して特性が低下することを防止することができる。
【０１２１】
一方、基板１００の第１領域（I）上に形成される第１開口１８５により、その上に形成される第２層間絶縁膜２００の上面が有する第２凹部２０６は、湿式エッチング工程により角ばった凹凸形状がラウンド付けた凹凸形状に変形されるので、電場の集中による特性劣化が緩和できる。
【０１２２】
図１３は、例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【０１２３】
この垂直型メモリ装置は、第１層間絶縁膜の上面形状を除いて、図１ａ及び１ｂに図示された垂直型メモリ装置と実質的に同一または類似する。これによって、同一な構成要素には同一な参照符号を与えて、これに対する詳細な説明は省略する。
【０１２４】
図１３を参照すると、第１層間絶縁膜１９０は基板１００の第２及び第３領域（II、III）上で第１及び第２ゲート構造物１５２、１５４の上に形成された部分が残りの部分に比べて相対的に上方に突出しうる。
【０１２５】
但し、図１ａに図示された第１層間絶縁膜１９０とは異なり、図１３に図示された第１層間絶縁膜１９０の上面は角ばった凹凸形状の代りになだらかな曲面形状を有することができる。具体的に、前記第３方向に第１及び第２ゲート構造物１５２、１５４とそれぞれオーバーラップされる第１層間絶縁膜１９０の部分である第１及び第２部分１９２、１９４は、その上面の前記第１方向への断面が多角形の一部形状に対応するラウンド付けた曲線形状を有することができる。
【０１２６】
一方、第１開口１８５に対応する第１層間絶縁膜１９０の上面の第１凹部１９６もやはり前記第１方向への断面が多角形の一部形状に対応するラウンド付けた曲線形状を有することができる。
【０１２７】
図１４は、例示的な実施形態に従う垂直型メモリ装置の製造方法を説明するための断面図である。
【０１２８】
この垂直型メモリ装置の製造方法は、図２から図１２及び図１を参照して説明した工程と実質的に同一または類似する工程を含むので、これらに対する詳細な説明は省略する。
【０１２９】
図１４を参照すると、図２から図４を参照にして説明した工程と実質的に同一または類似する工程を遂行することができる。
【０１３０】
但し、第１層間絶縁膜１９０上に第２層間絶縁膜２００を形成する前に、第１層間絶縁膜１９０の上面に追加的にエッチング工程を遂行することによって、角ばった凹凸形状をラウンド付けた形状に変更することができる。
【０１３１】
例示的な実施形態において、前記エッチング工程は湿式エッチング工程を含むことができる。
【０１３２】
その後、図５から図１２、図１ａ、及び１ｂを参照して説明した工程と実質的に同一または類似する工程を遂行することによって、半導体装置を完成することができる。
【０１３３】
図１５は、例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。
【０１３４】
この垂直型メモリ装置は、第１開口、及び第１及び第２凹部の位置を除いて、図１ａ及び１ｂに図示された垂直型メモリ装置と実質的に同一または類似している。これによって、同一な構成要素には同一な参照符号を与えて、これに対する詳細な説明は省略する。
【０１３５】
図１５を参照すると、第３ゲート電極４７２及びその下部の第１絶縁パターン１７２を貫通して基板１００の上面を部分的に露出させる第１開口１８５が図１ａに図示された第１開口１８５に比べて第１領域（I）の縁部から中央部にもっと隣接して形成できる。
【０１３６】
これによって、第１開口１８５に対応して第１及び第２層間絶縁膜１９０、２００にそれぞれ形成される第１及び第２凹部１９６、２０６もやはり第１領域（I）の中央部にもっと隣接するように形成されることができ、第２コンタクトプラグ４９４が接触する各パッドは平坦な上面を有することができる。
【０１３７】
図１６は、例示的な実施形態に従う垂直型メモリ装置を説明するための断面図である。この垂直型メモリ装置は、エピタキシャル層、チャンネル、及び電荷貯蔵構造物を除いて、図１ａ及び１ｂに図示された垂直型メモリ装置と実質的に同一または類似している。これによって、同一な構成要素には同一な参照符号を与えて、これに対する詳細な説明は省略する。
【０１３８】
図１６を参照すると、この垂直型メモリ装置は、図１ａ及び１ｂに図示されたエピタキシャル層３５０が形成されず、これによって、チャンネル４００は基板１００の上面に接触するカップ形状に形成されることができ、電荷貯蔵構造物３９０は基板１００の上面に接触しながらチャンネル４００の外側壁を囲む底面の中央部が開いたカップ形状に形成できる。
【０１３９】
前述したように、本発明の好ましい実施形態を参照して説明したが、該当技術分野で通常の知識を有する者であれば、特許請求範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解することができる。
【符号の説明】
【０１４０】
１００  基板
１５２、１５４  ゲート構造物
１８２  第１犠牲パターン
１９０  第１層間絶縁膜
１９６  第１層間絶縁膜の凹部
２００  第２層間絶縁膜
２０６  第２層間絶縁膜の凹部
３１５  第２犠牲パターン
３３０  第３層間絶縁膜
４００  チャンネル
４７２、４７４、４７６  ゲート電極
I  セル領域
II、III  周辺回路領域
【図１ａ】
2019186540.tif 000003
【図１ｂ】
2019186540.tif 000004
【図２】
2019186540.tif 000005
【図３】
2019186540.tif 000006
【図４】
2019186540.tif 000007
【図５】
2019186540.tif 000008
【図６】
2019186540.tif 000009
【図７】
2019186540.tif 000010
【図８】
2019186540.tif 000011
【図９】
2019186540.tif 000012
【図１０】
2019186540.tif 000013
【図１１】
2019186540.tif 000014
【図１２】
2019186540.tif 000015
【図１３】
2019186540.tif 000016
【図１４】
2019186540.tif 000017
【図１５】
2019186540.tif 000018
【図１６】
2019186540.tif 000019