(57)【要約】      （修正有）【課題】半導体素子と導体板との間を接合するはんだに、ボイドが形成されることを抑制できる半導体装置を提供する。【解決手段】半導体素子１２と導体板２０との間にはんだ３２´を配置した積層体５０を形成する工程と、積層体を加熱してはんだを溶融させ、その後に積層体から除熱してはんだを固化させる工程とを備える。半導体素子は、平面視したときに、第１領域Ａと、第１領域から半導体素子の周縁まで延びる第２領域Ｂとを有し、第２領域における半導体素子の厚みは、第１領域における半導体素子の厚みよりも大きい。【選択図】図２
2019087613.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と導体板との間にはんだを配置した積層体を形成する工程と、
前記積層体を加熱して前記はんだを溶融させ、その後に前記積層体から除熱して前記はんだを固化させる工程と、
を備えており、
前記半導体素子は、平面視したときに、第１領域と、前記第１領域から前記半導体素子の周縁まで延びる第２領域とを有し、
前記第２領域における前記半導体素子の厚みは、前記第１領域における前記半導体素子の厚みよりも大きい、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体装置が開示されている。この半導体装置では、半導体素子と導体板とがはんだを介して接合されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１８６８１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、上記のような半導体装置の製造工程では、半導体素子と導体板との間にはんだを配置し、その積層体を加熱してはんだを溶融させることによって、半導体素子と導体板とを互いに接合する。しかしながら、積層体を加熱してはんだを溶融させると、半導体素子（特に、その電極）等から発生するガスが、はんだの内部で凝集することによって、はんだの内部にボイドが形成されることがある。特に、半導体素子と導体板との間に位置するはんだの溶融は、温度の上昇しやすい半導体装置の周縁から中心に向かって進行していく。そのため、はんだによる接合（即ち、金属間化合物の形成）も、半導体装置の周縁から中心に向かって進行していくので、半導体装置の中心側ではんだの内部にボイドが生じやすく、はんだの外部に放出され難い。その結果、固化後のはんだの内部において、比較的大きなボイドが形成されることがある。そこで本明細書は、半導体素子と導体板との間を接合するはんだに、ボイドが形成されることを抑制する技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置の製造方法は、半導体素子と導体板との間にはんだを配置した積層体を形成する工程と、積層体を加熱してはんだを溶融させ、その後に積層体から除熱してはんだを固化させる工程とを備える。この半導体素子は、平面視したときに、第１領域と、第１領域から半導体素子の周縁まで延びる第２領域とを有し、第２領域における半導体素子の厚みは、第１領域における半導体素子の厚みよりも大きい。
【０００６】
上記の製造方法における半導体素子は、平面視したときに、第１領域と、第１領域から半導体素子の周縁まで延びる第２領域とを有し、第２領域における半導体素子の厚みは、第１領域における半導体素子の厚みよりも大きい。これにより、半導体素子の熱容量は、第１領域において小さく、第２領域において大きくなっている。このような構成によると、上記した積層体を加熱したときに、先ずは半導体素子の第１領域に隣接するはんだが溶融し、次いで半導体素子の第２領域に隣接するはんだが溶融する。はんだの溶融が第１領域から第２領域に向かって進行することで、第１領域よりも第２領域においてはんだの内部にボイドが発生しやすくなる。第２領域は、半導体素子の周縁まで延びているので、第２領域で発生したボイドは、はんだの外部へ放出されやすい。これにより、半導体素子と導体板との間を接合するはんだに、ボイドが形成されることが抑制される。
【０００７】
本技術の一実施形態において、第１領域における半導体素子の厚みは、第２領域に向かうほど大きくなり、第２領域における半導体素子の厚みは、半導体素子の周縁に向かうほど大きくなってもよい。この場合、第１領域と第２領域との境界では、第１領域と第２領域とが段差なく連続していてもよい。このような構成によると、はんだの溶融が第１領域から第２領域に向かって連続的に進行するので、はんだの内部にボイドが留まることを抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】実施例の半導体装置１０の内部構造を示す断面図である。
【図２】半導体装置１０の製造方法を説明する図であって、半導体素子１２と下面側導体板２０との間にはんだ３２’を配置した積層体５０を形成する工程を示す。
【図３】半導体装置１０の製造方法を説明する図であって、積層体５０を加熱して、はんだ３２’が溶融していく過程を示す。
【図４】半導体装置１０の製造方法を説明する図であって、積層体５０を加熱して、はんだ３２’が溶融していく過程を示す。
【図５】半導体装置１０の製造方法を説明する図であって、積層体５０を除熱して、はんだ３２が固化している態様を示す。
【図６】半導体素子１２の一変形例である半導体素子１１２の断面図を示す。
【発明を実施するための形態】
【０００９】
図面を参照して、一実施例として半導体装置１０の説明をする。図１に示すように、半導体装置１０は半導体素子１２、下面側導体板２０、上面側導体板２２、導体スペーサ２４、及びモールド樹脂２６を備える。半導体素子１２は、モールド樹脂２６内に封止されている。モールド樹脂２６は、絶縁性を有する材料で構成されている。特に限定されないが、モールド樹脂２６を構成する材料は、エポキシ樹脂といった熱硬化性の樹脂材料であってもよい。
【００１０】
半導体素子１２は、半導体基板１４と上面電極１６と下面電極１８とを有する。半導体素子１２は、一例ではあるがＩＧＢＴ（Insulated Gate Bipolar Transistor）素子を採用することができる。但し、半導体素子１２は、ＩＧＢＴ素子に特別に限定されず、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子などの他のパワー半導体素子であってもよい。半導体基板１４は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった各種の半導体材料を用いて構成されることができる。半導体基板１４の厚みは一定ではなく、一方側（図１中の右側）から他方側（図１中の左側）に向けて、徐々に厚くなっている。上面電極１６は半導体基板１４の上面１４ａに位置しており、下面電極１８は半導体基板１４の下面１４ｂに位置している。上面電極１６及び下面電極１８を構成する材料には、特に限定されないが、例えばアルミニウム系又はその他の金属を採用することができる。
【００１１】
導体スペーサ２４は、例えば銅又はその他の金属といった導電性を有する材料を用いて構成されることができる。導体スペーサ２４は、概して板形状あるいはブロック形状の部材であり、上面２４ａと、上面２４ａとは反対側に位置する下面２４ｂとを有する。導体スペーサ２４の下面２４ｂは半導体素子１２の上面電極１６に、はんだ３４を介して接合されている。導体スペーサ２４の上面２４ａは後述する上面側導体板２２の下面２２ｂに、はんだ３６を介して接合されている。これにより、導体スペーサ２４は半導体素子１２と電気的に接続されている。導体スペーサ２４は、必ずしも必要とされないが、信号端子（不図示）を半導体素子１２に接続する際のスペースを確保する。
【００１２】
下面側導体板２０及び上面側導体板２２は、例えば銅又はその他の金属といった、導電性を有する材料を用いて構成されることができる。下面側導体板２０は、例えば、概して板形状あるいは直方体形状の部材であり、上面２０ａとその上面２０ａの反対側に位置する下面２０ｂとを有する。下面側導体板２０の上面２０ａは、半導体素子１２の下面電極１８にはんだ３６を介して接続されている。これにより、下面側導体板２０は半導体素子１２と電気的に接続されている。本実施例においては、一例ではあるが、下面側導体板２０の下面２０ｂは、モールド樹脂２６の外部に露出している。
【００１３】
上面側導体板２２は、例えば、概して板形状あるいは直方体形状の部材であり、上面２２ａとその上面２２ａの反対側に位置する下面２２ｂとを有する。上面側導体板２２の下面２２ｂは、導体スペーサ２４の上面２４ａにはんだ３６を介して接続されている。これにより、上面側導体板２２は、導体スペーサ２４と電気的に接続され、導体スペーサ２４を介して半導体素子１２と電気的に接続されている。本実施例においては、一例ではあるが、上面側導体板２２の下面２２ｂは、モールド樹脂２６の外部に露出している。下面側導体板２０及び上面側導体板２２は、半導体素子１２と熱的にも接続されており、半導体素子１２で発生した熱を外部に放出する放熱板としても機能する。即ち、本実施例の半導体装置１０はモールド樹脂２６の両面に放熱板がそれぞれ露出する両面冷却構造を有する。但し、半導体装置１０は両面冷却構造に限定されず、例えば、下面側導体板２０の下面２０ｂ、又は、上面側導体板２２の上面２２ａのいずれか一方の面が、モールド樹脂２６の外部に露出している片面冷却構造を有していてもよい。
【００１４】
図２〜６を参照して、半導体装置１０の製造方法について説明する。先ず、図２に示すように、半導体素子１２と下面側導体板２０とを用意し、それらの間にはんだ３２’を配置した積層体５０を形成する。半導体素子１２と下面側導体板２０との間に配置するはんだ３２’には、一例ではあるが、シート形状のはんだを採用することができる。前述したように、半導体素子１２の半導体基板１４は、その厚みが一方側から他方側に向けて徐々に増大するプロファイルを有する。そのことから、半導体素子１２と下面側導体板２０との間に配置するはんだ３２’にも、それに応じた厚みのプロファイルを与えてもよい。
【００１５】
上記した半導体基板１４の厚みのプロファイルにより、半導体素子１２は、厚みの小さい第１領域（図中のＡ部分）と、厚みの小さい第２領域（図中のＢ部分）とに区分することができる。そして、第２領域（Ｂ）は、第１領域（Ａ）から半導体素子１２の周縁まで延びている。半導体素子１２がこのような厚みのプロファイルを有していると、後述するリフロー工程において、半導体素子１２と下面側導体板２０との間を接合するはんだ３２に、ボイドＸが形成されることが抑制される。加えて、第１領域（Ａ）における半導体素子１２の厚みは、第２領域（Ｂ）に向かうほど大きくなり、第２領域（Ｂ）における半導体素子１２の厚みは、半導体素子１２の周縁に向かうほど大きくなっている。また、第１領域（Ａ）と第２領域（Ｂ）との境界では、第１領域（Ａ）と第２領域（Ｂ）とが段差なく連続している。これらの特徴については、必ずしも必要とされないが、後述するように、ボイドＸの形成を抑制する効果をさらに向上させる。
【００１６】
図３〜５に示すように、次いで、半導体素子１２と下面側導体板２０との間をはんだ付けするリフロー工程を実施する。この工程では、積層体５０を例えばリフロー炉内に配置し、積層体５０を加熱してはんだ３２’を溶融させ、その後に積層体５０から除熱してはんだ３２’を固化させる。このリフロー工程では、例えばリフロー炉内を減圧することによって、積層体５０を減圧下において加熱してもよい。前述したように、半導体素子１２は、第１領域（Ａ）において厚みが小さく、第２領域（Ｂ）では厚みが大きい。即ち、第１領域（Ａ）の熱容量は小さく、第２領域（Ｂ）の熱容量は大きい。したがって、積層体５０を加熱したときに、先ずは半導体素子１２の第１領域（Ａ）に隣接するはんだ３２’が溶融し、次いで半導体素子１２の第２領域（Ｂ）に隣接するはんだ３２’が溶融する。その結果、図３、図４に示すように、はんだ３２’による接合（即ち、金属間化合物Ｋの形成）が、第１領域（Ａ）から第２領域（Ｂ）に向かって進行し、第１領域（Ａ）よりも第２領域（Ｂ）において、はんだ３２’の内部にボイドＸが形成されやすくなる。
【００１７】
図４、５に示すように、第２領域（Ｂ）は、半導体素子１２の周縁まで延びているので、第２領域（Ｂ）で発生したボイドＸは、はんだ３２’の外部へ放出されやすい。特に、本実施例のように第１領域（Ａ）と第２領域（Ｂ）との境界で、第１領域（Ａ）と第２領域（Ｂ）とが段差なく連続していると、はんだ３２’の溶融が第１領域（Ａ）から第２領域（Ｂ）に向かって連続的に進行する。はんだ３２による接合が連続的に進行することから、はんだ３２’の内部にボイドＸが留まることを抑制することができる。その後、リフロー炉内を復圧し、積層体５０が除熱されてはんだ３２’が固化していくと、残留する気泡やボイドＸについても消失し、又は無視できる程度まで縮小される。これにより、半導体素子１２と下面側導体板２０との間を接合するはんだ３２に、ボイドＸが形成されることが抑制される。
【００１８】
以上のように、本実施例で採用する半導体素子１２は、平面視したときに、第１領域（Ａ）と、第１領域（Ａ）から半導体素子１２の周縁まで延びる第２領域（Ｂ）とを有し、第２領域（Ｂ）における半導体素子１２の厚みが、第１領域（Ａ）における半導体素子１２の厚みよりも大きくなっている。このような構成により、半導体装置１０の製造工程において、半導体素子１２と下面側導体板２０との間を接合するはんだ３２に、ボイドＸが形成されることが抑制される。
【００１９】
その後、半導体素子１２の上面電極１６の上に、導体スペーサ２４、上面側導体板２２を積層し、それらの部品の間ははんだ３４、３６によってそれぞれ接合される。次いで、半導体素子１２、下面側導体板２０、上面側導体板２２及び導体スペーサ２４をモールド樹脂２６で封止する。但し、例えば封止後にこれら各部分の表面が露出していない場合はモールド樹脂２６の表面を研削して、各表面を露出する。最後に、例えば不要部の切除等、電気回路を独立させることで、半導体装置１０は完成する。
【００２０】
図面を参照して、半導体素子１２の一変形例である半導体素子１１２について説明をする。図６に示すように、この半導体素子１１２では、中心部と周縁部とで基板１１４の厚みが異なっている。この場合、半導体素子１１２は、中心部に位置する第１領域（Ａ）と、周縁部に位置する第２領域（Ｂ）とに区分することができる。平面視したときに、第２領域（Ｂ）は、第１領域（Ａ）から半導体素子１１２の周縁まで延びている。そして、第２領域（Ｂ）における半導体素子１１２の厚みが、第１領域（Ａ）における半導体素子１１２の厚みよりも大きくなっている。このような構成を有することで、前述した半導体素子１２の場合と同様に、半導体素子１１２と下面側導体板２０との間を接合するはんだ３２に、ボイドＸが形成されることが抑制される。
【００２１】
ここで、変形例の半導体素子１１２においても、第１領域（Ａ）における半導体素子１１２の厚みは、第２領域（Ｂ）に向かうほど大きくなり、第２領域（Ｂ）における半導体素子１１２の厚みは、半導体素子１１２の周縁に向かうほど大きくなっていてもよい。また、第１領域（Ａ）と第２領域（Ｂ）との境界では、第１領域（Ａ）と第２領域（Ｂ）とが段差なく連続していている。これにより、ボイドＸの形成を抑制する効果が高められている。
【００２２】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００２３】
１０：半導体装置
１２、１１２：半導体素子
１４、１１４：基板
１６、１１６：上面電極
１８、１１８：下面電極
２０：下面側導体板
２２：上面側導体板
２４：導体スペーサ
２６：モールド樹脂
３２、３２’、３４、３６：はんだ
５０：積層体
Ｋ：金属間化合物
Ｘ：ボイド
【図１】
2019087613.tif 000003
【図２】
2019087613.tif 000004
【図３】
2019087613.tif 000005
【図４】
2019087613.tif 000006
【図５】
2019087613.tif 000007
【図６】
2019087613.tif 000008