(57)【要約】【課題】高アスペクト比のギャップを容易に接続することが可能となるだけでなく、生産性の向上と、低コスト化を図ることのできる電力用半導体装置、電力用半導体装置の製造方法および電力変換装置を得ることを目的とする。【解決手段】絶縁基板１の表面に接合された電力用半導体素子２と、電力用半導体素子２の表面にはんだ層９を介して接合されたプリント基板５０とを備え、はんだ層９は、第一のはんだ層９ｂと第二のはんだ層９ａ、９ｃが積層され、第二のはんだ層９ａ、９ｃは、第一のはんだ層９ｂよりも低弾性である。【選択図】図８
2019087700.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板の表面に接合された半導体素子と、
前記半導体素子の表面にはんだ層を介して接合されたプリント基板とを備え、
前記はんだ層は、第一のはんだ層と第二のはんだ層を積層することによって構成され、前記第二のはんだ層は、前記第一のはんだ層よりも低弾性であることを特徴とする電力用半導体装置。
【請求項２】
前記はんだ層は、前記第一のはんだ層を前記第二のはんだ層で挟んで積層されたことを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
前記第一のはんだ層は、前記第二のはんだ層よりも高融点を有することを特徴とする請求項１または請求項２に記載の電力用半導体装置。
【請求項４】
前記第一のはんだ層は、前記はんだ層の総体積に対し、４０％以上、６０％以下であることを特徴とする請求項１から請求項３のいずれか１項に記載の電力用半導体装置。
【請求項５】
前記はんだ層は、はんだフィレットを形成し、前記半導体素子および前記プリント基板と接合する面積と、前記半導体素子と前記プリント基板とのギャップとで形成される空間に対して、前記はんだ層の総体積が、７０％以上、８０％以下であることを特徴とする請求項１から請求項４のいずれか１項に記載の電力用半導体装置。
【請求項６】
前記はんだ層は、前記プリント基板と接合する面積が、前記半導体素子と接合する面積よりも大きいことを特徴とする請求項１から請求項５のいずれか１項に記載の電力用半導体装置。
【請求項７】
前記第一のはんだ層には、Ｓｎ−Ｃｕ−Ｓｂ系のはんだを用い、前記第二のはんだ層には、Ｓｎ−Ａｇ−Ｃｕ系のはんだを用いることを特徴とする請求項１から請求項６のいずれか１項に記載の電力用半導体装置。
【請求項８】
絶縁基板の上に半導体素子を搭載し、前記半導体素子の上にプリント基板を搭載し、前記絶縁基板と前記半導体素子、および前記半導体素子と前記プリント基板のそれぞれをはんだを介して接合する工程を含み、
前記半導体素子と前記プリント基板の接合には、第一のはんだと第二のはんだを積層したはんだを用い、前記第二のはんだは、前記第一のはんだよりも低弾性であることを特徴とする電力用半導体装置の製造方法。
【請求項９】
前記第一のはんだと前記第二のはんだを積層したはんだは、前記第一のはんだを前記第二のはんだで挟んで積層したことを特徴とする請求項８に記載の電力用半導体装置の製造方法。
【請求項１０】
前記第一のはんだは、予め前記プリント基板の接合する領域にはんだバンプとして形成されていることを特徴とする請求項８に記載の電力用半導体装置の製造方法。
【請求項１１】
前記はんだバンプは、前記半導体素子に形成した前記第二のはんだと接触させた状態で接合することを特徴とする請求項１０に記載の電力用半導体装置の製造方法。
【請求項１２】
前記第一のはんだと前記第二のはんだを積層したはんだは、体積比が固形状の前記第一のはんだを６０％、ペースト状の前記第二のはんだを４０％とすることを特徴とする請求項８から請求項１１のいずれか１項に記載の電力用半導体装置。
【請求項１３】
請求項１から請求項７のいずれか１項に記載の電力用半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と
を備えた電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体装置、その電力用半導体装置を製造する製造方法、および、そ
の電力用半導体装置を用いた電力変換装置に関する。
【背景技術】
【０００２】
電力用半導体装置は、産業用機器、電気鉄道、家電など幅広い分野における機器の主電力（パワー）の制御に用いられ、特に産業用機器に搭載される電力用半導体装置に対しては、小型化、高放熱性、高信頼性が求められる。また、電力用半導体装置では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）及びＦｗＤｉ（Free-Wheeling Diode）などの電力用半導体素子を放熱性の高い絶縁基板に実装し、電力用半導体素子の表面電極へ、例えばアルミワイヤなどで配線して回路を構成する場合が多い。このような構造では、絶縁基板上で配線がなされるため、高価である絶縁基板の面積が大きくなりコストアップにつながると共に、電力用半導体装置の外形も大きくなるという課題がある。
【０００３】
よって、電力用半導体装置の小型化のため、特許文献１、特許文献２、および特許文献３では、半導体素子を実装した絶縁基板と両面配線されたプリント基板とを、はんだなどの導電性接着剤や、接続導体を用いて電気的に接続し、樹脂筐体内に収納された構造が提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−７４７３０号公報（段落００１３、図１）
【特許文献２】特開２０１４−１９９９５５号公報（段落００９１、図７）
【特許文献３】特許第４４９１２４４号公報（段落００１４、図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
半導体素子とプリント基板をはんだで接合して大電流を流す場合、半導体素子とプリント基板間を絶縁するために一定以上のギャップが必要となるが、面積の小さい半導体素子上の信号電極部に対してギャップが大きくなると、はんだ単体でギャップを埋めて接合するのが困難であるという問題があった。例えば、粘性のあるペースト状のはんだで供給する場合、形状を維持するのが困難であり、固形のはんだの場合、保持するための工夫が必要となる。このように、高アスペクト比で部材間を接合する方法が必要となる。
【０００６】
しかしながら、特許文献１では、はんだなどのスペーサー単体で接続された構造となっており、生産性が低いという問題があった。また、特許文献２では、プリント基板に取り付けられたポスト電極により信号電極とのギャップが狭くなり、はんだを高く供給する必要はないが、ポスト電極をプリント基板に取り付ける工程が追加で必要となり、加工費が高くなるという問題があった。特許文献３では、接続用の導体部品を設置することで接続しているが、部品と工程の増加によりコスト増になるという問題があった。
【０００７】
本発明は、上記のような課題を解決するためになされたもので、高アスペクト比のギャップを容易に接続することが可能となるだけでなく、生産性の向上と、低コスト化を図ることのできる電力用半導体装置、電力用半導体装置の製造方法および電力変換装置を得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明にかかる電力用半導体装置は、絶縁基板の表面に接合された半導体素子と、前記半導体素子の表面にはんだ層を介して接合されたプリント基板とを備え、前記はんだ層は、第一のはんだと第二のはんだを積層する構成を有し、前記第二のはんだは、前記第一のはんだよりも低弾性であることを特徴とする。
【０００９】
この発明にかかる電力用半導体装置の製造方法は、絶縁基板の上に半導体素子を搭載し、前記半導体素子の上にプリント基板を搭載し、前記絶縁基板と前記半導体素子、および前記半導体素子と前記プリント基板のそれぞれをはんだを介して接合する工程とを含み、前記半導体体素子と前記プリント基板の接合には、第一のはんだと第二のはんだを積層したはんだを用い、前記第二のはんだは、前記第一のはんだよりも低弾性であることを特徴とする。
【発明の効果】
【００１０】
この発明によれば、半導体素子とプリント基板との接合に、第一のはんだと、前記第一のはんだよりも低弾性である第二のはんだとを積層したはんだ層を用いることで、高アスペクト比のギャップを容易に接続することが可能となるだけでなく、生産性の向上と、低コスト化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】この発明の実施の形態１による電力用半導体装置の要部の構成を示す平面図である。
【図２】この発明の実施の形態１による電力用半導体装置の要部の構成を示す断面図である。
【図３】この発明の実施の形態１による電力用半導体装置の絶縁基板上の電力用半導体素子の配置を示す平面図である。
【図４】この発明の実施の形態１による電力用半導体装置のプリント基板の電力用半導体素子と接合される面を示す平面図である。
【図５】この発明の実施の形態１による電力用半導体装置の製造工程におけるリフロー前のはんだ層の状態を示す断面拡大図である。
【図６】この発明の実施の形態１による電力用半導体装置の製造工程におけるリフロー後のはんだ層の状態を示す断面拡大図である。
【図７】この発明の実施の形態１による他の電力用半導体装置の絶縁基板上の電力用半導体素子の配置を示す平面図である。
【図８】この発明の実施の形態１による他の電力用半導体装置の製造工程におけるリフロー後のはんだ層の状態を示す断面拡大図である。
【図９】この発明の実施の形態２による電力用半導体装置の要部の構成を示す断面拡大図である。
【図１０】この発明の実施の形態２による電力用半導体装置の製造工程におけるリフロー前のはんだ層の状態を示す断面拡大図である。
【図１１】この発明の実施の形態３による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【発明を実施するための形態】
【００１２】
実施の形態１．
図１は、この発明の実施の形態１における電力用半導体装置１００を上部から見た概略構造を示す平面図であり、図２は、図１のＡＡ矢視断面図である。図３は、絶縁基板上の電力用半導体素子の配置を示す平面図である。図４は、プリント基板の電力用半導体素子と接合される面を示す平面図である。
【００１３】
図１および図２に示すように、電力用半導体装置１００は、基本的構成部分として、電力用半導体素子２、３と、プリント基板５０とを有する。本実施の形態１の電力用半導体装置１００では、その他に、絶縁基板１、ケース７、封止樹脂６、電極端子８等を有する。
【００１４】
電力用半導体素子として、本実施形態では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）２及びダイオード（例えばＦｗＤｉ）３が相当する。ＩＧＢＴ２は、例えば８ｍｍ×８ｍｍで厚さが０．０８ｍｍの大きさを有し、ダイオード３は、例えば８ｍｍ×６ｍｍで厚さが０．０８ｍｍの大きさを有する。ＩＧＢＴ２の表面には、例えば２ｍｍ×１ｍｍの信号用の電極（ゲート電極）２１と、例えば６ｍｍ×５ｍｍの主電極（エミッタ電極）２２を有する。ＩＧＢＴ２およびダイオード３の表面の電極には、はんだが接合されるようにＡｕなどの金属膜が形成されている。
【００１５】
絶縁基板１は、例えば、厚さ０．１２５ｍｍの樹脂製の絶縁シート１ａと、絶縁シート１ａの表面と裏面にそれぞれ接着された、厚さ２ｍｍの銅導体層１ｂ及び厚さ０．５ｍｍの銅導体層１ｃとからなる。図２および図３に示すように、絶縁基板１の銅導体層１ｃには、ＩＧＢＴ２及びダイオード３が、より具体的にはＩＧＢＴ２及びダイオード３における各裏面側の電極が、各々はんだ層４１、４２によって電気的かつ機械的に接続される。はんだ層４１、４２は、厚みが約０．１ｍｍでＳｎ−Ａｇ−Ｃｕ系やＳｎ−Ｓｂ系のはんだが用いられる。このような絶縁基板１は、ＩＧＢＴ２及びダイオード３の放熱と、両半導体素子２、３の裏面側の各電極における配線とを兼ねている。
【００１６】
プリント基板５０は、図２に示すように、絶縁基板１に実装されたＩＧＢＴ２等の電力用半導体素子に対向して平行又は略平行に配置される。プリント基板５０は、例えば、厚さが０．５ｍｍでその材質がＦＲ−４（Flame Retardant Type 4）のコア材５１と、コア材５１の表面と裏面にそれぞれ形成された、表面側銅導体層５２及び裏面側銅導体層５３とからなる。表面側銅導体層５２及び裏面側銅導体層５３は、それぞれ厚さが例えば０．１ｍｍで、接着シート（図示せず）によってコア材５１に接着され、回路パターンを形成する。また、表面側銅導体層５２と裏面側銅導体層５３とはスルーホール５６を介して電気的に連結されている。
【００１７】
ここで、定格電圧が１２００Ｖ以下の電力用半導体装置の場合、互いに対向するプリント基板５０の裏面側銅導体層５３の表面と、ＩＧＢＴ２及びダイオード３の半導体素子の表面とが、封止樹脂６にエポキシ樹脂を用いた場合に、電気的絶縁を確保するために０．３ｍｍ以上の間隔をあける必要がある。
【００１８】
また、プリント基板５０の裏面側銅導体層５３は、図４に示すように、本実施形態において特徴的構成の一つである接合領域Ｓ（Ｓ１、Ｓ２、Ｓ３）を有する。接合領域Ｓ（Ｓ１、Ｓ２、Ｓ３）は、ＩＧＢＴ２及びダイオード３における各表面電極２１、２２、３１と裏面側銅導体層５３とを、図2に示す、はんだ層９、１０、１１によって電気的かつ機械的に接合する部分である。つまり、プリント基板５０の裏面側銅導体層５３は、接合領域Ｓ（Ｓ１、Ｓ２、Ｓ３）により、はんだ層９、１０、１１を介して、ＩＧＢＴ２及びダイオード３における各表面電極２１、２２、３１とが接続される。はんだ層９については、以下でさらに詳しく説明する。
【００１９】
電力用半導体装置１００のその他の構成として、絶縁基板１の外縁部分には、図２に示すように、主にＰＰＳ（ポリフェニレンサルファイド）からなるケース７がシリコーン接着剤（図示せず）で接着されている。プリント基板５０の外周に電極端子８が接合されており、電極端子８には、ＩＧＢＴ２及びダイオード３などの半導体素子のエミッタ電極２２及びゲート電極２１、３１が、プリント基板５０の裏面側銅導体層５３から表面側銅導体層５２を介し電気的に接続されている。ケース７には電極端子８が嵌るような溝が掘られており、ケース７に嵌めることで電極端子８が固定される。
【００２０】
また、ケース７の内側には、絶縁基板１とプリント基板５０との隙間からプリント基板５０の上面を覆うまでエポキシ樹脂製の封止樹脂６を注入し、真空脱泡して加熱して硬化される。これにて絶縁基板１に設置されたＩＧＢＴ２、ダイオード３、プリント基板５０等は、封止樹脂６にて封止される。
【００２１】
次に、ＩＧＢＴ２上のゲート電極２１とプリント基板５０の裏面側銅導体層５３とのはんだ層９について詳しく説明する。
【００２２】
図５は、この発明の実施の形態１における電力用半導体装置１００の製造工程において、リフロー前のはんだ層９の状態を示す断面拡大図であり、図６は、リフロー後のはんだ層９の状態を示す断面拡大図である。
【００２３】
図５に示すように、２ｍｍ×１ｍｍのゲート電極２１上に、粘性の高いペースト状はんだ９ａｅ、固形状はんだ９ｂｅ、ペースト状はんだ９ｃｅの順に積み上げられている。ペースト状はんだ９ａｅおよびペースト状はんだ９ｃｅはＳｎを主成分とした直径が数十μｍ程度の粉末状のはんだに粉末同士を繋ぎ止めて粘性を持たせるための溶剤が混ぜられたはんだであり、粘度は７０〜１１０Ｐａ・ｓである。固形状はんだ９ｂｅは所定の形状に固められた溶剤が含まれないはんだである。
【００２４】
固形状はんだ単体で供給した場合、はんだ自身にタック性がなく動き易いため、はんだの位置決めが困難であり、位置ずれや搭載ミスが課題となる。ペースト状はんだ単体の場合、ペースト状はんだには体積比で５０％程度のフラックスが含まれるため、リフロー後にフラックス分の体積が減少し、接合対象間を繋ぐためのはんだが不足しオープンとなる可能性がある。印刷で供給する場合、２ｍｍ×１ｍｍのゲート電極に安定して印刷できる高さの限界が０．２ｍｍ程度であり供給が困難である。また、ディスペンサーで供給する場合は、塗布量のばらつきを抑制するために低粘度の材料を用いるため、はんだの自重により供給直後の形状を維持できず、両者間を繋ぐことが困難である。
【００２５】
そこで、上記のように、３層で構成とすることにより、粘性が高いためタック性のあるペースト状はんだ９ａｅ、９ｃｅで固形状はんだ９ｂｅを固定でき、リフロー後の体積減少が少ない固形はんだの配分を多くすることで必要量を接合することが容易となる。
【００２６】
また、ＩＧＢＴ２を複数搭載する半導体装置では、プリント基板５０や絶縁基板１の反り状態によって各ＩＧＢＴ２上とプリント基板５０間のギャップにばらつきが生じるため、プリント基板５０の裏面側銅導体層５３に供給されたペースト状はんだ９ａｅ、９ｃｅの変形量でギャップのばらつきを吸収し、オープン不良を防止することができる。
【００２７】
各々のはんだの供給量は、ゲート電極の面積とギャップで形成される空間に対して、リフロー後の全はんだの量が７０〜８０％になることが望ましく、例えばペースト状はんだを４０％（リフロー後に２０％）、固形状はんだを６０％とする。空間に対してはんだ量を少なくすることで、接合される面の大きさは変わらないため、図６に示すように、リフロー後には、はんだ層の中央部が細くなり（はんだ層９ｂ）、はんだフィレットが形成され、温度サイクルによりはんだとゲート電極の界面付近で生じる熱ひずみを緩和することができる。空間の高さが０．３ｍｍの場合、供給時のペースト状はんだ９ａｅと９ｃｅの厚みがそれぞれ０．０６ｍｍ、固形状はんだ９ｂｅの厚みが０．１８ｍｍとすると、リフロー後の総体積が空間に対して８０％となる。
【００２８】
ここで、リフロー後の全はんだの量が、ゲート電極２１およびプリント基板５０の接合領域Ｓの面積と、ＩＧＢＴ２とプリント基板５０とのギャップとで形成される空間に対して、７０％未満のときは中央部が細くなり過ぎて温度サイクルによる接合強度が劣り、８０％を超えるとフィレットの接触角度が大きく温度サイクルによる接合強度が劣る。また、全はんだ層の総体積に対し、リフロー後のはんだ層９ｂが４０％未満のときは高アスペクト比のギャップを接続することが困難となる。６０％を超えると低弾性のはんだ層９ａ、９ｃが少なくなることで温度サイクル信頼性が低下する。
【００２９】
次に、それぞれのはんだの供給方法について説明する。ゲート電極２１上にディスペンサーなどを用いてペースト状はんだ９ａｅを供給し、その上に固形状はんだ９ｂｅをマウンタなどで搭載、裏面側銅導体層５３に印刷もしくはディスペンサーでペースト状はんだ９ｃｅを供給されたプリント基板を載せることで組み立てる。ホットプレートで絶縁基板側から加熱してはんだをリフローし、第一のはんだ層９ｂと、第二のはんだ層９ａ、９ｃからなる、はんだ層９が形成される。
【００３０】
ホットプレートで絶縁基板側から加熱してリフローする場合、はんだの融点が各はんだで同一だと、加熱される面に近いチップ側からはんだが溶けるため、はんだがチップ側に引っ張られて、プリント基板側に接合されずオープン不良となる可能性がある。そこで、ペースト状はんだ９ａｅ、９ｃｅに比べて固形状はんだ９ｂｅを融点が１０℃以上高い組成とすることで、リフロー時にホットプレートで絶縁基板側から加熱しても、固形状はんだよりもプリント基板側のペースト状はんだが溶融し、オープン不良を防止することができる。例えば、ペースト状はんだには融点が２２０℃程度のＳｎ−Ａｇ−Ｃｕ系のはんだを用い、固形状はんだには融点が２４０℃程度のＳｎ−Ｃｕ−Ｓｂ系のはんだを用いる。
【００３１】
また、電力用半導体装置１００の動作における温度サイクルにより、半導体素子の電極上の金属膜が破壊されるのを防止するため、電極上の金属膜と接するはんだが低弾性であることが望ましい。上記のように、電極側のペースト状はんだ９ａｅ、９ｃｅをＳｎ−Ａｇ−Ｃｕ系、中間層である固形状はんだ９ｂｅにＳｎ−Ｃｕ−Ｓｂ系を用いればよいが、更に低弾性の材料として、Ｓｎ−Ｃｕ系をペースト状はんだ９ａｅに用いることでチップ電極上の金属膜の破壊を更に抑制することができる。
【００３２】
また、プリント基板５０側のペースト状はんだ９ｃｅの固形状はんだ９ｂｅと接触する面、つまり接合領域Ｓ１の縦幅と横幅が、ゲート電極２１およびゲート電極２１上のペースト状はんだ９ａｅと固形状はんだ９ｂｅに対して、それぞれ０．５〜１．０ｍｍの範囲で大きいことが望ましい。例えば、２ｍｍ×１ｍｍのゲート電極２１に対して接合領域Ｓ１を３ｍｍ×２ｍｍとしてペースト状はんだ９ｃｅを供給する。これによりゲート電極とエミッタ電極とがショートすることなく、チップ側とプリント基板に供給されたはんだ同士が接触できる範囲が広がり、チップの搭載位置とプリント基板の搭載位置ずれ量の許容範囲が広くなり、オープン不良を防止することができる。
【００３３】
また、図７および図８に示すように、エミッタ電極２２でもゲート電極２１上と同様の接合部の構造としても良い。特に、電力用半導体装置１００の動作において、大電流が流れるエミッタ電極２２では熱応力の低減のため、エミッタ電極２２を分割し、それぞれのはんだ層１０に作用する熱応力を緩和することがある。しかしながら、はんだ層１０が分割されると接合される面積が縮小し、はんだなどの接合材の供給が困難となる。そこで、本実施の形態１のゲート電極２１上と同様にエミッタ電極２２上もペースト状はんだ、固形状はんだ、ペースト状はんだの順に積み上げて形成された、はんだ層１０ａ、はんだ層１０ｂ、および、はんだ層１０ｃにより構成とすることで、分割されて面積が縮小されたエミッタ電極上も安定して接続することが可能となる。エミッタ電極２２を分割する場合、ゲート電極と同じ大きさ（２ｍｍ×１ｍｍ）とすることで、供給する部材を統一することができる。
【００３４】
なお、本実施の形態１では、はんだ層９の構成については、ＩＧＢＴ２を用いて説明したが、これに限るものではない。ダイオード３のはんだ層においても同様の構成を適用でき、同様の効果を得ることができる。また、本実施の形態１では、絶縁基板１の材料として樹脂製の絶縁シート１ａを用いた金基板を用いたが、絶縁シート１ａにＡｌＮ、アルミナ、ＳｉＮなどのセラミック材料で形成されたセラミック基板を用いても同様の効果が得られる。また、ケース７の材料としてＰＰＳを用いたが、より耐熱性の高いＬＣＰ（液晶ポリマー）を用いても同様の効果が得られる。
【００３５】
また、本実施の形態１では、ダイオード３とＩＧＢＴ２とが一対の、１ｉｎ１でのモジュール構成であるが、二対の２ｉｎ１、あるいは六対の６ｉｎ１、さらには、コンバータとブレーキとなる電力用半導体素子も同時搭載された構成でも同様の効果が得られる。
【００３６】
さらに、本実施の形態１では、封止樹脂６にエポキシ樹脂を用いたが、流し込んで常温硬化させる種類のものでも同様の効果が得られる。また、ＩＧＢＴ２およびダイオード３と、絶縁基板１との接続にはんだ層４１、４２を用いたが、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤、又は、ナノ粒子を低温焼成させるＡｇナノパウダあるいはＣｕナノパウダなどを用いても同様の効果が得られる。また、ケース７を用いずに金型を用いてトランスファモールド封止樹脂によって封止するトランスファモールドパッケージにおいても、同様の効果が得られる。
【００３７】
以上のように、本発明の実施の形態１による電力用半導体装置１００によれば、絶縁基板１の表面に接合された電力用半導体素子２と、電力用半導体素子２の表面にはんだ層９を介して接合されたプリント基板５０とを備え、はんだ層９は、第一のはんだ層９ｂを第二のはんだ層９ａ、９ｃで挟み、第二のはんだ層９ａ、９ｃは、第一のはんだ層９ｂよりも低弾性であるようにしたので、高アスペクト比のギャップを容易に接続することが可能となるだけでなく、生産性の向上と、低コスト化を図ることができる。また、中間層をＳｎ−Ｃｕ−Ｓｂ系などの高融点のはんだ層、半導体素子の電極上のはんだ層をＳｎ−Ａｇ−Ｃｕ系などの低弾性のはんだ層とすることで、動作時に半導体素子とはんだとの界面作用する熱応力を緩和し、電極の金属膜の破壊を抑制できる。
【００３８】
また、電力用半導体装置１００の製造方法によれば、絶縁基板１の上に電力用半導体素子２を搭載し、電力用半導体素子２の上にプリント基板５０を搭載し、絶縁基板１と電力用半導体素子２、および電力用半導体素子２とプリント基板５０のそれぞれをはんだ４１とはんだ９ｅを介して接合する工程とを含み、電力用半導体素子２とプリント基板５０とは、固形状はんだ９ｂｅを、固形状はんだ９ｂｅよりも低弾性であるペースト状はんだ９ａｅ、９ｃｅで挟んだ状態でリフローすることにより、はんだ層９を形成して接合するようにしたので、複数のはんだからなるはんだ９ｅの内の大半をリフロー後に体積が収縮しない固形状はんだとすることで、高アスペクト比のギャップを容易に接続することが可能になる。また、電極上のはんだをペースト状とすることで固形状はんだを固定でき、安定して生産できる。さらに、中間層を挟むペースト状はんだを中間層よりも低融点とすることで、リフロー時にペースト状はんだが先に溶融し、オープン不良を防止することができる。
【００３９】
実施の形態２．
実施の形態１では、はんだ層は３層で構成されている場合について説明したが、実施の形態２では、はんだ層が２層で構成されている場合について説明する。
【００４０】
図９は、この発明の実施の形態２における電力用半導体装置１０１の要部の構成を示す断面拡大図であり、リフロー後のはんだ層の状態を説明するための図である。図９に示すように、電力用半導体装置１０１では、はんだ層１９、９０は、それぞれはんだ層１０ａとはんだ層１０ｄ、はんだ層９ａとはんだ層９ｄとで構成される。はんだ層１９、９０は、それぞれ第一のはんだ層９ｄ、１０ｄと第二のはんだ層９ａ、１０ａを積層した構成を有し、第二のはんだ層９ａ、１０ａは、第一のはんだ層９ｄ、１０ｄよりも低弾性である。電力用半導体装置１０１のその他の構成は、はんだ層１９、９０以外は実施の形態１の構成と同様であり、実施の形態１で用いた図を援用し、同様部分の説明は省略する。
【００４１】
次に、この実施の形態２による電力用半導体装置１０１の製造方法について説明する。図１０は、電力用半導体装置１０１の製造工程において、リフロー前のはんだ層１９、９０の状態を示す断面拡大図である。図１０に示すように、電力用半導体装置１０１においては、予めプリント基板の裏面側銅導体層５３のゲート電極２１および各エミッタ電極２２上（２ｍｍ×１ｍｍ）に、リフローではんだバンプ９ｄｅ、１０ｄｅを形成する。はんだバンプ９ｄｅ、１０ｄｅは、板状、ボール状、ペースト状等のはんだの供給量で高さを制御でき、はんだの表面張力により半球状となる。
【００４２】
続いて、はんだバンプ９ｄｅ、１０ｄｅが形成されたプリント基板５０と、ＩＧＢＴ２が搭載された絶縁基板１を組み合わせ、プリント基板５０側のはんだバンプ９ｄｅ、１０ｄｅが、ＩＧＢＴ２上に形成されているペースト状はんだ９ａｅ、１０ａｅと接触した状態でリフローし、お互いを接続することで、図９に示すような電力用半導体装置１０１を製造できる。
【００４３】
なお、ここでも、はんだ層１９、９０の製造方法について、ＩＧＢＴ２を用いて説明したが、これに限るものではない。ダイオード３のはんだ層においても同様の製造方法を適用でき、同様の効果を得ることができる。
【００４４】
このように、予めプリント基板側にはんだが接合されているため、プリント基板側のはんだの未接続が防止でき、オープン不良を抑制できる。なお、はんだバンプのみでも電力ＩＧＢＴ２、ダイオード３の電極とプリント基板５０側の裏面側銅導体層５３と接合することは可能であるが、電力用半導体素子２、３上にペースト状はんだ９ａｅ、１０ａｅを形成しておくことで、はんだバンプの高さや絶縁基板の反りによる半導体素子の高さ位置のばらつきを、粘性のあるペースト状はんだで吸収することで、オープン不良を防止し、安定して生産することが可能となる。
【００４５】
また、はんだバンプ９ｄｅ、１０ｄｅと電力半導体体素子に形成したペースト状はんだ９ａｅ、１０ａｅとがそれぞれ接触した状態で接合し、電極とは接触しないので、はんだバンプの高さや絶縁基板の反りによる半導体素子の高さ位置のばらつきを、粘性のあるペースト状はんだで吸収することでオープン不良を防止し、安定して生産することが可能となる。
【００４６】
また、実施の形態１と同様に、リフロー後に体積が収縮しないはんだバンプ９ｄｅ、１０ｄｅの体積を６０％、電極側のペースト状はんだ９ａｅ、１０ａｅを４０％で構成することで、リフロー後にはんだの体積が空間に対して８０％となり、はんだフィレットが形成され、温度サイクルにおけるはんだとゲート電極の界面付近で生じる熱応力を緩和することができる。
【００４７】
さらに、実施の形態１のように、リフロー後にはんだ層１９、９０の大半を占めることとなるプリント基板５０の裏面側銅導体層５３側のはんだバンプ９ｄｅ、１０ｄｅをＳｎ−Ｃｕ−Ｓｂ系の高融点のはんだで形成し、ＩＧＢＴ２側の電極２１、２２上のペースト状はんだ９ａｅ、１０ａｅに低弾性のＳｎ−Ｃｕ系を用いることで、電極上の金属膜にかかる熱応力が低減し温度サイクル信頼性が向上する。
【００４８】
なお、プリント基板５０の裏面側銅導体層５３側のはんだバンプ９ｄｅ、１０ｄｅは、ペースト状はんだをディスペンスや印刷で供給する方法や、ボールやブロック状の固形はんだを供給する方法や、一般的なはんだ付けロボットを用いて供給することで形成できる。
【００４９】
以上のように、本発明の実施の形態２による電力用半導体装置１０１によれば、予めプリント基板５０の裏面側銅導体層５３にはんだバンプ９ｄｅ、１０ｄｅを形成するようにしたので、プリント基板側のはんだの未接続が防止でき、オープン不良を抑制できる。電力用半導体素子２、３上にペースト状はんだ９ａｅ、１０ａｅを形成しておくことで、はんだバンプの高さや絶縁基板の反りによる半導体素子の高さ位置のばらつきを、粘性のあるペースト状はんだで吸収することで、オープン不良を防止し、安定して生産することが可能となる。
【００５０】
また、はんだバンプ９ｄｅ、１０ｄｅと電力半導体体素子に形成したペースト状はんだ９ａｅ、１０ａｅとがそれぞれ接触した状態で接合するようにしたので、はんだバンプの高さや絶縁基板の反りによる半導体素子の高さ位置のばらつきを、粘性のあるペースト状はんだで吸収することでオープン不良を防止し、安定して生産することが可能となる。
【００５１】
また、リフロー後に体積が収縮しないはんだバンプ９ｄｅ、１０ｄｅの体積を６０％、電極側のペースト状はんだ９ａｅ、１０ａｅの体積を４０％で構成したので、リフロー後にはんだの体積が空間に対して８０％となり、はんだフィレットが形成され、温度サイクルにおけるはんだとゲート電極の界面付近で生じる熱応力を緩和することができる。
【００５２】
さらに、リフロー後にはんだ層１９、９０の大半を占めることとなるプリント基板５０の裏面側銅導体層５３側のはんだバンプ９ｄｅ、１０ｄｅをＳｎ−Ｃｕ−Ｓｂ系の高融点のはんだで形成し、電力用半導体素子２、３側の電極２１、２２上のペースト状はんだ９ａｅ、１０ａｅに低弾性のＳｎ−Ｃｕ系を用いたので、電極上の金属膜にかかる熱応力が低減し温度サイクル信頼性が向上する。
【００５３】
実施の形態３．
実施の形態３は、実施の形態１または実施の形態２の電力用半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態３として、三相のインバータに本発明を適用した場合について説明する。
【００５４】
図１１は、この発明の実施の形態３による電力変換装置を適用した電力変換システムの構成を示すブロック図である。
【００５５】
図１１に示す電力変換システムは、電源４００、電力変換装置２００、負荷３００から構成される。電源４００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源４００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源４００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
【００５６】
電力変換装置２００は、電源４００と負荷３００の間に接続された三相のインバータであり、電源４００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１１に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１を制御する制御信号を主変換回路２０１に出力する制御回路２０３とを備えている。
【００５７】
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
【００５８】
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源４００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、実施の形態３にかかる主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子や各還流ダイオードは、上述した実施の形態１〜２のいずれかに相当する電力用半導体装置（ここでは電力用半導体装置１００で説明する）によって構成する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
【００５９】
また、主変換回路２０１は、各スイッチング素子を駆動する駆動回路（図示なし）を備えているが、駆動回路は電力用半導体装置１００に内蔵されていてもよいし、電力用半導体装置１００とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
【００６０】
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
【００６１】
実施の形態３に係る電力変換装置では、主変換回路２０１のスイッチング素子と還流ダイオードとして実施の形態１〜２にかかる半導体装置を適用するため、信頼性向上を実現することができる。
【００６２】
実施の形態３では、２レベルの三相インバータに本発明を適用する例を説明したが、本発明は、これに限られるものではなく、種々の電力変換装置に適用することができる。実施の形態３では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本発明を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本発明を適用することも可能である。
【００６３】
また、本発明を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
【００６４】
なお、この発明は、発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００６５】
１  絶縁基板、２  電力用半導体素子（ＩＧＢＴ）、３  電力用半導体素子（ダイオード）、９  はんだ層、９ａ、９ｃ  はんだ層（第二のはんだ層）、９ｂ、９ｄ  はんだ層（第一のはんだ層）、９ｅ  はんだ、９ａｅ、９ｃｅ  ペースト状はんだ、９ｂｅ  固形状はんだ、１０ａ、１０ｃ  はんだ層（第二のはんだ層）、１０ｂ、１０ｄ  はんだ層（第一のはんだ層）、１９  はんだ層、４１、４２  はんだ層、５０  プリント基板、９０  はんだ層、１００、１０１  電力用半導体装置、２００  電力変換装置、２０１  主変換回路、２０３  制御回路
【図１】
2019087700.tif 000003
【図２】
2019087700.tif 000004
【図３】
2019087700.tif 000005
【図４】
2019087700.tif 000006
【図５】
2019087700.tif 000007
【図６】
2019087700.tif 000008
【図７】
2019087700.tif 000009
【図８】
2019087700.tif 000010
【図９】
2019087700.tif 000011
【図１０】
2019087700.tif 000012
【図１１】
2019087700.tif 000013