(57)【要約】【課題】接続端子の微細化に伴うＣｕパッドの破損を抑制することができる配線基板、半導体パッケージ及び配線基板の製造方法を提供する。【解決手段】配線基板は、Ｃｕパッド１１０と、Ｃｕパッド１１０上に形成され、Ｃｕパッド１１０よりも弾性率が高い第１の金属層２１１と、第１の金属層２１１上に形成された接続端子２１０と、を有し、接続端子２１０は、第１の金属層２１１上に形成されたシード層２１２と、シード層２１２上に形成された第２の金属層２１３と、を有し、第１の金属層２１１及び接続端子２１０の積層体２１４は、第１の金属層２１１の厚さ方向の中間に断面積が最小となる括れ部２１１Ｂを有する。【選択図】図４
2019186330.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｕパッドと、
前記Ｃｕパッドを覆い、前記Ｃｕパッド上に開口部が形成された絶縁層と、
前記開口部内で前記Ｃｕパッド上に形成され、前記Ｃｕパッドよりも弾性率が高い第１の金属層と、
前記第１の金属層上に形成され、前記開口部内から前記絶縁層の上面より上方まで突出する接続端子と、
を有し、
前記接続端子は、
前記第１の金属層上に形成されたシード層と、
前記シード層上に形成された第２の金属層と、
を有し、
前記第１の金属層及び前記接続端子の積層体は、前記第１の金属層の厚さ方向の中間に断面積が最小となる括れ部を有することを特徴とする配線基板。
【請求項２】
前記第２の金属層はＣｕめっき層を含むことを特徴とする請求項１に記載の配線基板。
【請求項３】
前記第１の金属層はＮｉめっき層を含むことを特徴とする請求項１又は２に記載の配線基板。
【請求項４】
前記第１の金属層の前記括れ部よりも前記Ｃｕパッド側の部分の上面は、外縁に向かって下方に傾斜していることを特徴とする請求項１乃至３のいずれか１項に記載の配線基板。
【請求項５】
前記Ｃｕパッドの表面に窪みが形成されており、
前記第１の金属層の前記括れ部より下の部分が前記窪み内にあることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
【請求項６】
前記絶縁層はソルダレジスト層であることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の配線基板と、
前記配線基板に実装された電子部品と、
を有し、
前記電子部品は、前記接続端子に接続された接続端子を有することを特徴とする半導体パッケージ。
【請求項８】
Ｃｕパッドを覆う絶縁層を形成する工程と、
前記絶縁層に前記Ｃｕパッドの一部を露出する開口部を形成する工程と、
前記開口部を通じて前記Ｃｕパッドのウェットエッチングを行うことにより、前記Ｃｕパッドの表面に窪みを形成する工程と、
前記開口部の下端よりも上面が上方に位置する第１の金属層を前記窪み及び前記開口部内に形成する工程と、
無電解めっき法により前記第１の金属層上にシード層を形成する工程と、
電解めっき法により前記シード層上に第２の金属層を形成する工程と、
有することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体パッケージ及び配線基板の製造方法に関する。
【背景技術】
【０００２】
配線基板では、銅（Ｃｕ）パッドにＣｕポストが接続端子として接続されている。そして、半導体チップ等の電子部品の実装の際には、はんだボール等を用いて、Ｃｕポストと電子部品の導電パッドとを接合している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−９３４０５号公報
【特許文献２】特開２０１６−３５９６９号公報
【特許文献３】特開２０１４−１０３２９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子部品の高性能化、高機能化及び小型化が進められており、これに対応するために配線基板の接続端子の微細化が望まれている。ところが、接続端子を微細化すると、Ｃｕパッドに亀裂等の破損が生じやすくなる。また、Ｃｕパッドに破損が生じると、その周辺の保護絶縁層にも破損が生じることがある。
【０００５】
本発明は、接続端子の微細化に伴うＣｕパッドの破損を抑制することができる配線基板、半導体パッケージ及び配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
配線基板の一態様は、Ｃｕパッドと、前記Ｃｕパッドを覆い、前記Ｃｕパッド上に開口部が形成された絶縁層と、前記開口部内で前記Ｃｕパッド上に形成され、前記Ｃｕパッドよりも弾性率が高い第１の金属層と、前記第１の金属層上に形成され、前記開口部内から前記絶縁層の上面より上方まで突出する接続端子と、を有し、前記接続端子は、前記第１の金属層上に形成されたシード層と、前記シード層上に形成された第２の金属層と、を有し、前記第１の金属層及び前記接続端子の積層体は、前記第１の金属層の厚さ方向の中間に断面積が最小となる括れ部を有する。
【発明の効果】
【０００７】
開示の技術によれば、接続端子の微細化に伴うＣｕパッドの破損を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】接続端子の例を示す断面図である。
【図２】接続端子の他の例を示す断面図である。
【図３】第１の実施形態に係る配線基板の構造を示す断面図である。
【図４】第１の実施形態に係る配線基板に含まれる接続端子の構造を示す断面図である。
【図５】第１の実施形態に係る配線基板の製造方法を示す断面図（その１）である。
【図６】第１の実施形態に係る配線基板の製造方法を示す断面図（その２）である。
【図７】第１の実施形態に係る配線基板の製造方法を示す断面図（その３）である。
【図８】第１の実施形態に含まれる積層体の形成方法を示す断面図（その１）である。
【図９】第１の実施形態に含まれる積層体の形成方法を示す断面図（その２）である。
【図１０】第１の実施形態に含まれる積層体の形成方法を示す断面図（その３）である。
【図１１】第１の実施形態に係る配線基板に含まれる積層体の変形例の構造を示す断面図である。
【図１２】第２の実施形態に係る半導体パッケージを示す断面図である。
【発明を実施するための形態】
【０００９】
本発明者は、接続端子の微細化に伴うＣｕパッドの破損の原因を究明すべく鋭意検討を行った。そして、本発明者による詳細な解析の結果、電子部品の実装の際に接続端子とＣｕパッドとの界面近傍に大きな応力が作用しやすく、接続端子の直径が上端から下端にかけて減少する場合は特に大きな応力が作用しやすいことが明らかになった。ここで、この新たな知見について説明する。
【００１０】
図１は、接続端子の例を示す断面図である。図１に示すように、この例では、ソルダレジスト層９００にＣｕパッド９２０に達するビアホール９１５が形成されている。ビアホール９１５はレーザの照射により形成されており、その直径が上端から下端にかけて減少している。そして、Ｃｕパッド９２０に接続される接続端子９１０がビアホール９１５内に形成されている。接続端子９１０は、Ｃｕシード層９１２及びその上に形成されたＣｕめっき層９１３を含む。
【００１１】
半導体チップ等の電子部品の実装時には、接続端子９１０に荷重がかかり、断面積が最小となる接続端子９１０とＣｕパッド９２０との界面近傍に大きな応力が作用する。そして、Ｃｕパッド９２０が応力に耐えきれない場合、Ｃｕパッド９２０に亀裂等の破損が生じる。
【００１２】
このような破損を抑制すべく本発明者が更に鋭意検討を行った結果、図２に示すように、断面積が最小となり大きな応力が作用しやすい部分にＣｕパッド９２０よりも弾性率が高い金属層９１１を設け、その上に接続端子９１０を設けることで、電子部品の実装時の破損を抑制できることが明らかになった。
【００１３】
本発明者らは、これらの新たな知見に基づいて、以下のような実施形態に想到した。以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【００１４】
（第１の実施形態）
第１の実施形態について説明する。第１の実施形態は配線基板に関する。
【００１５】
［配線基板の構造］
先ず、第１の実施形態に係る配線基板の構造について説明する。図３は、第１の実施形態に係る配線基板の構造を示す断面図である。図４は、第１の実施形態に係る配線基板に含まれる接続端子の構造を示す断面図である。
【００１６】
図３に示すように、第１の実施形態に係る配線基板１００は、支持体としてコア配線基板１０１を含む。コア配線基板１０１はガラスエポキシ樹脂等の絶縁材料から形成されるコア基板１０２を含む。コア基板１０２の両面にＣｕ等からなる第１の配線層１０４が形成されている。コア基板１０２には厚さ方向に貫通するスルーホール１０３Ａが形成されており、スルーホール１０３Ａ内に貫通導体１０３が設けられている。コア基板１０２の両側の第１の配線層１０４は貫通導体１０３を介して相互に接続されている。スルーホール１０３Ａの側壁にスルーホールめっき層が形成され、スルーホール１０３Ａの残りの孔には樹脂体が充填されていてもよい。この場合、コア基板１０２の両側の第１の配線層１０４はスルーホールめっき層を介して相互に接続される。
【００１７】
コア基板１０２の両側に第１の絶縁層１０５が形成されている。第１の絶縁層１０５には、第１の配線層１０４の接続部に到達するビアホール１０６が形成されており、第１の絶縁層１０５上に、ビアホール１０６内のビア導体を介して第１の配線層１０４に接続される第２の配線層１０７が形成されている。第２の配線層１０７はＣｕ等からなる。更に、コア基板１０２の両側において、第１の絶縁層１０５上に第２の絶縁層１０８が形成されている。第２の絶縁層１０８には、第２の配線層１０７の接続部に到達するビアホール１０９が形成されており、第２の絶縁層１０８上に、ビアホール１０９内のビア導体を介して第２の配線層１０７に接続されるＣｕの第３の配線層１１０が形成されている。
【００１８】
コア基板１０２の両側において、第２の絶縁層１０８上にソルダレジスト層２００が形成されている。コア基板１０２の半導体チップと接続される側のソルダレジスト層２００に第３の配線層１１０の接続部に達するビアホール２１５が形成されている。第３の配線層１１０の接続部がＣｕパッドとして用いられる。ビアホール２１５の直径は上端から下端にかけて減少している。コア基板１０２の反対側のソルダレジスト層２００には第３の配線層１１０の接続部に達する開口部２３５が形成されている。
【００１９】
図４に示すように、コア基板１０２の半導体チップと接続される側において、第３の配線層１１０の表面にビアホール２１５と連なる窪み１１１が形成されており、窪み１１１を埋めるようにニッケル（Ｎｉ）めっき層２１１が形成されている。例えば、Ｎｉめっき層２１１の厚さは５μｍ〜１０μｍである。Ｎｉめっき層２１１の上面２１１Ａは、ビアホール２１５の下端よりも上方にある。Ｎｉめっき層２１１上に、ビアホール２１５を通じてソルダレジスト層２００の上方まで突出するＣｕポスト２１０が形成されている。Ｃｕポスト２１０はＣｕシード層２１２及びその上のＣｕめっき層２１３を有する。Ｎｉめっき層２１１は第１の金属層の一例であり、Ｃｕシード層２１２はシード層の一例であり、Ｃｕめっき層２１３は第２の金属層の一例であり、Ｃｕポスト２１０は接続端子の一例である。Ｎｉめっき層２１１とＣｕシード層２１２との間にパラジウム（Ｐｄ）めっき層及び金（Ａｕ）めっき層が形成されていることが好ましい。
【００２０】
Ｎｉめっき層２１１及びＣｕポスト２１０の積層体２１４は、Ｎｉめっき層２１１の厚さ方向の中間に断面積が最小となる括れ部２１１Ｂを有する。つまり、積層体２１４の断面積は、ビアホール２１５の下端に対応する部分で最小となっており、積層体２１４はこの部分で括れている。そして、Ｎｉめっき層２１１の括れ部２１１Ｂより下の部分が窪み１１１内にあり、ソルダレジスト層２００の窪み１１１に対向する下面にＮｉめっき層２１１が接している。
【００２１】
このように、本実施形態においては、接続部がＣｕパッドとして用いられる第３の配線層１１０とＣｕポスト２１０との間にＮｉめっき層２１１が介在し、積層体２１４の断面積が最小となる部分がＮｉめっき層２１１内にある。そして、Ｎｉめっき層２１１は第３の配線層１１０及びＣｕポスト２１０よりも高い弾性率を有する。従って、Ｃｕポスト２１０を第３の配線層１１０上に直接形成した場合と比較して高い強度が得られ、電子部品の実装の際にＣｕポスト２１０に荷重がかかっても、第３の配線層１１０の亀裂等の破損を抑制することができる。また、第３の配線層１１０の破損の抑制により、ソルダレジスト層２００の破損も抑制することができる。
【００２２】
［配線基板の製造方法］
次に、配線基板の製造方法について説明する。図５〜図７は、第１の実施形態に係る配線基板の製造方法を示す断面図である。
【００２３】
先ず、図５（ａ）に示すように、支持体としてコア配線基板１０１を準備する。コア配線基板１０１はコア基板１０２及び第１の配線層１０４を備えている。コア基板１０２には厚さ方向に貫通するスルーホール１０３Ａが形成されており、スルーホール１０３Ａ内に貫通導体１０３が設けられている。例えば、スルーホール１０３Ａはドリルを用いた加工等により形成することができ、貫通導体１０３及び第１の配線層１０４はめっき法及びフォトリソグラフィ等により形成することができる。
【００２４】
次いで、図５（ｂ）に示すように、コア基板１０２の両側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１の絶縁層１０５を形成する。第１の絶縁層１０５は、エポキシ樹脂又はポリイミド樹脂等から形成される。液状樹脂を塗布することにより、第１の絶縁層１０５を形成してもよい。その後、コア基板１０２の両側の第１の絶縁層１０５をレーザで加工することにより、第１の配線層１０４の接続部に到達するビアホール１０６を第１の絶縁層１０５に形成する。
【００２５】
続いて、図６（ａ）に示すように、コア基板１０２の両側において、ビアホール１０６内のビア導体を介して第１の配線層１０４に接続される第２の配線層１０７を第１の絶縁層１０５上に形成する。
【００２６】
第２の配線層１０７はセミアディティブ法によって形成することができる。ここで、第２の配線層１０７の形成方法について詳しく説明する。先ず、第１の絶縁層１０５上及びビアホール１０６の内面に無電解めっき法又はスパッタ法により、Ｃｕ等からなるシード層（不図示）を形成する。次いで、第２の配線層１０７を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、シード層をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部にＣｕ等からなる金属めっき層を形成する。その後、めっきレジスト層を除去する。次いで、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。このようにして、シード層及び金属めっき層を含む第２の配線層１０７を形成することができる。
【００２７】
第２の配線層１０７の形成後、図６（ｂ）に示すように、コア基板１０２の両側において、第１の絶縁層１０５上に、第２の配線層１０７の接続部上にビアホール１０９が設けられた第２の絶縁層１０８を形成する。第２の絶縁層１０８は、第１の絶縁層１０５と同様の方法で形成することができる。
【００２８】
更に、同じく図６（ｂ）に示すように、コア基板１０２の両側において、ビアホール１０９内のビア導体を介して第２の配線層１０７に接続される第３の配線層１１０を第２の絶縁層１０８上に形成する。第３の配線層１１０は、第２の配線層１０７と同様の方法で形成することができる。
【００２９】
次いで、図７（ａ）に示すように、コア基板１０２の両側において、第２の絶縁層１０８上にソルダレジスト層２００を形成する。その後、コア基板１０２の半導体チップと接続される側のソルダレジスト層２００に第３の配線層１１０の接続部に達するビアホール２１５を形成する。また、コア基板１０２の反対側のソルダレジスト層２００に第３の配線層１１０の接続部に達する開口部２３５を形成する。
【００３０】
続いて、図７（ｂ）に示すように、コア基板１０２の半導体チップと接続される側において、ビアホール２１５を通じて第３の配線層１１０の接続部に窪み１１１を形成し、第３の配線層１１０の接続部上にＮｉめっき層２１１及びＣｕポスト２１０の積層体２１４を形成する。
【００３１】
このようにして第１の実施形態に係る配線基板１００を製造することができる。
【００３２】
ここで、積層体２１４の形成方法について詳しく説明する。図８〜図１０は、積層体２１４の形成方法を示す断面図である。
【００３３】
図８（ａ）に示すように、ビアホール２１５を形成した後、図８（ｂ）に示すように、ウェットエッチングにより第３の配線層１１０の表面に窪み１１１を形成する。
【００３４】
次いで、図８（ｃ）に示すように、Ｎｉめっき層２１１を形成する。Ｎｉめっき層２１１は、窪み１１１を埋め、かつその上面２１１Ａがビアホール２１５の下端よりも上方に位置するように形成する。Ｎｉめっき層２１１は無電解めっき法により形成することができ、例えば、その厚さは５μｍ〜１０μｍとする。
【００３５】
その後、図９（ａ）に示すように、Ｃｕシード層２１２を形成する。Ｃｕシード層２１２は無電解Ｃｕめっき法により形成することができる。Ｃｕシード層２１２の形成前に、無電解めっき法によりＰｄめっき層及びＡｕめっき層をこの順でＮｉめっき層２１１上に形成しておくことが好ましい。
【００３６】
続いて、図９（ｂ）に示すように、接続端子２１０を形成する部分に開口部２１６が設けられためっきレジスト層２０２をＣｕシード層２１２上に形成する。開口部２１６はフォトリソグラフィにより形成することができる。
【００３７】
次いで、図１０（ａ）に示すように、ビアホール２１５及び開口部２１６内にＣｕめっき層２１３を形成する。Ｃｕめっき層２１３は電解めっき法により形成することができる。
【００３８】
その後、図１０（ｂ）に示すように、めっきレジスト層２０２を除去し、Ｃｕめっき層２１３をマスクにしてＣｕシード層２１２をウェットエッチングにより除去する。
【００３９】
このようにしてＮｉめっき層２１１及びＣｕポスト２１０の積層体２１４を形成することができる。
【００４０】
このような製造方法によれば、適切な部分にＮｉめっき層２１１を備えた配線基板１００を容易に製造することができる。
【００４１】
なお、図３及び図７（ｂ）ではシード層２１２を省略してある。
【００４２】
（第１の変形例）
図１１（ａ）に示すように、Ｎｉめっき層２１１の括れ部２１１Ｂより下の部分が凸状に膨らんだ形状を有していてもよい。この場合、括れ部２１１Ｂより第３の配線層１１０側の部分の上面２１１Ｃ、すなわちソルダレジスト層２００との界面は、外縁に向かって下方に傾斜する。
【００４３】
上面２１１Ｃの傾斜が急になるほど、括れ部２１１Ｂの上方の側面と下方の側面とがなす角が鈍くなり、括れ部２１１Ｂの近傍における応力集中が緩和されやすくなる。
【００４４】
（第２の変形例）
椀状の窪み１１１に代えて、図１１（ｂ）に示すように、底面が平らな窪み１１１Ａが第３の配線層１１０に形成されていてもよい。このような窪み１１１Ａが形成されている場合であっても、Ｎｉめっき層２１１による強度の向上及び第３の配線層１１０の破損の抑制の効果を得ることができる。
【００４５】
ただし、窪み１１１と窪み１１１Ａとを比較すると、窪み１１１の方が、Ｎｉめっき層２１１に上方からかかる荷重を分散させやすく好ましい。
【００４６】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は半導体パッケージに関する。図１２は、第２の実施形態に係る半導体パッケージを示す断面図である。
【００４７】
図１２に示すように、第２の実施形態に係る半導体パッケージ５００は、第１の実施形態に係る配線基板１００、半導体チップ３００、バンプ３１２、アンダーフィル樹脂３３０及び外部接続端子３３１を有する。
【００４８】
半導体チップ３００は、バンプ３１２を介してＣｕポスト２１０に接続される接続端子３１１を含む。接続端子３１１は、例えば電極パッドである。バンプ３１２には、例えば、はんだボールが用いられる。はんだボールの材料としては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。半導体チップ３００と配線基板１００のソルダレジスト層２００との間に、エポキシ樹脂等のアンダーフィル樹脂３３０が充填されている。
【００４９】
配線基板１００の半導体チップ３００とは反対側の面において、第３の配線層１１０上に外部接続端子３３１が設けられている。外部接続端子３３１には、例えば、バンプ３１２と同様のはんだボールが用いられる。
【００５０】
このような半導体パッケージ５００を製造するには、バンプ３１２を用いて、半導体チップ３００を配線基板１００にフリップチップ実装する。次いで、半導体チップ３００とソルダレジスト層２００との間にアンダーフィル樹脂３３０を充填する。また、外部接続端子３３１を第３の配線層１１０上に形成する。
【００５１】
このようにして、半導体パッケージ５００を製造することができる。
【００５２】
なお、フリップチップ実装時に行われるリフロー中に熱が付与されて、図１１（ａ）に示すような形状のＮｉめっき層２１１が得られることもある。
【００５３】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
【符号の説明】
【００５４】
１００  配線基板
１０１  コア配線基板
１０２  コア基板
１１０  第３の配線層
１１１、１１１Ａ  窪み
２００  ソルダレジスト層
２１０  Ｃｕポスト
２１１  Ｎｉめっき層
２１１Ａ、２１１Ｃ  上面
２１１Ｂ  括れ部
２１２  Ｃｕシード層
２１３  Ｃｕめっき層
２１４  積層体
３００  半導体チップ
３１１  接続端子
３１２  バンプ
３３０  アンダーフィル樹脂
５００  半導体パッケージ
【図１】
2019186330.tif 000003
【図２】
2019186330.tif 000004
【図３】
2019186330.tif 000005
【図４】
2019186330.tif 000006
【図５】
2019186330.tif 000007
【図６】
2019186330.tif 000008
【図７】
2019186330.tif 000009
【図８】
2019186330.tif 000010
【図９】
2019186330.tif 000011
【図１０】
2019186330.tif 000012
【図１１】
2019186330.tif 000013
【図１２】
2019186330.tif 000014