(57)【要約】      （修正有）【課題】製造収率が向上するあるいは表面平坦度が向上する多層プリント回路基板を提供する。【解決手段】本発明の多層プリント回路基板１０００は、第１導体パターン層１１を含む下部基板と、第２導体パターン層２１を含み、下部基板上に配置されるインタポーザ基板と、下部基板とインタポーザ基板とを接合するために下部基板とインタポーザ基板との間に配置される接合絶縁層３００と、第１導体パターン層と第２導体パターン層とを接続するために接合絶縁層を貫通する金属接合部４００と、を含む。金属接合部は、第２導体パターン層に形成されたシード金属層４１０、金属フィラー４２０及び金属フィラーの溶融点よりも低い溶融点の低融点金属層４３０を含む。【選択図】図１
2019080031.tif 000002
【特許請求の範囲】
【請求項１】
第１導体パターン層を含む下部基板と、
第２導体パターン層を含み、前記下部基板上に配置されるインタポーザ基板と、
前記下部基板と前記インタポーザ基板とを接合するために、前記下部基板と前記インタポーザ基板との間に配置される接合絶縁層と、
前記第１導体パターン層と前記第２導体パターン層とを接続するために、前記接合絶縁層を貫通する金属接合部と、を含み、
前記金属接合部は、
前記第２導体パターン層に形成されたシード金属層、金属フィラー、及び前記金属フィラーの溶融点よりも低い溶融点の低融点金属層を含む、多層プリント回路基板。
【請求項２】
前記金属フィラーは、前記シード金属層に形成され、
前記低融点金属層は、前記金属フィラーと前記第１導体パターン層との間に形成される請求項１に記載の多層プリント回路基板。
【請求項３】
前記接合絶縁層に形成され、前記第１導体パターン層及び前記第２導体パターン層のそれぞれの少なくとも一部を露出する開口部をさらに含み、
前記低融点金属層は、前記開口部の少なくとも一部を充填する請求項２に記載の多層プリント回路基板。
【請求項４】
前記接合絶縁層は、感光性物質を含む請求項２または３に記載の多層プリント回路基板。
【請求項５】
前記金属フィラーは、前記第１導体パターン層に形成され、
前記低融点金属層は、前記シード金属層と前記金属フィラーとの間に形成される請求項１に記載の多層プリント回路基板。
【請求項６】
前記第１導体パターン層と対向する前記第２導体パターン層の一面には、前記第２導体パターン層の一領域が他の領域よりも突出するように溝が形成され、
前記シード金属層は、前記第２導体パターン層の前記一領域に形成される請求項１から５のいずれか一項に記載の多層プリント回路基板。
【請求項７】
前記下部基板は、前記第１導体パターン層が形成される第１絶縁層をさらに含み、
前記インタポーザ基板は、前記第２導体パターン層が形成される第２絶縁層をさらに含み、
前記第２導体パターン層は、前記第２絶縁層に埋め込まれて、一面が前記第２絶縁層の一面に露出する請求項１から５のいずれか一項に記載の多層プリント回路基板。
【請求項８】
前記第２導体パターン層の一面には、溝が形成される請求項７に記載の多層プリント回路基板。
【請求項９】
第１導体パターン層を含む第１積層体と、
第２導体パターン層を含み、前記第１積層体上に配置される第２積層体と、
前記第１積層体と前記第２積層体とを接合するために、前記第１積層体の一面と前記第２積層体の一面との間に配置される接合絶縁層と、
前記第１導体パターン層と前記第２導体パターン層を互いに電気的に接続するために前記接合絶縁層を貫通する金属接合部と、を含み、
前記第２導体パターン層の一領域は、他の領域よりも突出し、
前記金属接合部は、
前記第２導体パターン層の前記一領域に形成されるシード金属層、金属フィラー、及び前記金属フィラーの溶融点よりも低い溶融点の低融点金属層を含む、多層プリント回路基板。
【請求項１０】
前記第２導体パターン層は、前記第２積層体に埋め込まれて、一面が前記接合絶縁層に接触する前記第２積層体の一面に露出する請求項９に記載の多層プリント回路基板。
【請求項１１】
前記金属フィラーは、前記シード金属層に形成され、
前記低融点金属層は、前記金属フィラーと前記第１導体パターン層との間に形成される請求項９または１０に記載の多層プリント回路基板。
【請求項１２】
前記金属フィラーは、前記第１導体パターン層に形成され、
前記低融点金属層は、前記シード金属層と前記金属フィラーとの間に形成される請求項９または１０に記載の多層プリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層プリント回路基板（ｍｕｌｔｉ−ｌａｙｅｒｅｄ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ） に関する。
【背景技術】
【０００２】
各種電子素子の高機能化及び小型化に伴って、電子素子の大きさは小さくなっており、Ｉ／Ｏの数は増加している。これにより、電子素子のＩ／Ｏ間の距離（ピッチ）及び線幅は漸次低減している。
【０００３】
これに伴って、電子素子を実装するパッケージ基板においても、各導体パターン間の距離、導体パターン間のピッチ及び線幅を低減する必要がある。また、ノイズの減少及び迅速な信号伝逹のために信号伝逹経路を最小化する必要がある。
【０００４】
このパッケージ用基板の要求に対応するために、シリコンベースのインタポーザを通常のパッケージ用プリント回路基板と能動素子との間に配置する方式が開発されている。他の方式としては、インタポーザに対応する微細な導体パターン層をパッケージ用プリント回路基板に実現する技術が開発されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２０１１−００６６０４４号公報
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施例によれば、製造収率が向上された多層プリント回路基板が提供される。
【０００７】
また、本発明の他の実施例によれば、平坦度が向上された多層プリント回路基板が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施例に係る多層プリント回路基板を示す図である。
【図２】本発明の他の実施例に係る多層プリント回路基板を示す図である。
【図３】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図４】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図５】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図６】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図７】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図８】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図９】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１０】本発明の一実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１１】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１２】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１３】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１４】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１５】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１６】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１７】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１８】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図１９】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【図２０】本発明の他の実施例に係る多層プリント回路基板の製造方法を示す図である。
【発明を実施するための形態】
【０００９】
本明細書で使用した用語は、ただ特定の実施例を説明するために使用したものであり、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。
【００１０】
本願において、「含む」または「有する」等の用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除するものではないことを理解しなくてはならない。
【００１１】
また、明細書全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。
【００１２】
また、「結合」とは、各構成要素の間の接触関係において、各構成要素が物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
【００１３】
図面に示された各構成の大きさ及び厚さは、説明の便宜上、任意に示したものであって、本発明が必ずしもそれらに限定されることはない。
【００１４】
以下、本発明に係る多層プリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
【００１５】
＜多層プリント回路基板＞
【００１６】
（一実施例）
【００１７】
図１は、本発明の一実施例に係る多層プリント回路基板を示す図である。
【００１８】
図１を参照すると、本発明の一実施例に係る多層プリント回路基板１０００は、下部基板１００と、インタポーザ基板２００と、接合絶縁層３００と、金属接合部４００とを含む。
【００１９】
以下では、説明の便宜上、下部基板を第１積層体１００と称し、インタポーザ基板を第２積層体２００と称する。
【００２０】
第１積層体１００及び第２積層体２００のそれぞれは、少なくとも２つ以上の導体パターン層１１、２１と、隣接した導体パターン層の間に介在される絶縁層１１０、２１０と、隣接した導体パターン層を互いに電気的に接続するために絶縁層に形成されるビアＶ１、Ｖ２と、を含む。
【００２１】
すなわち、第１積層体１００には、複数の第１絶縁層１１０、複数の第１導体パターン層１１、及び隣接した第１導体パターン層を互いに接続するための複数の第１ビアＶ１が形成される。また、第２積層体２００には、複数の第２絶縁層２１０、複数の第２導体パターン層２１、及び隣接した第２導体パターン層を互いに接続するための第２ビアＶ２が形成される。
【００２２】
第１絶縁層１１０及び第２絶縁層２１０のそれぞれは、隣接している導体パターン層を互いに電気的に絶縁するために、隣接している導体パターン層の間に介在される。すなわち、第１絶縁層１１０は、隣接している第１導体パターン層１１を互いに電気的に絶縁するために、隣接している第１導体パターン層１１の間に介在される。第２絶縁層２１０は、隣接している第２導体パターン層２１を互いに電気的に絶縁するために、隣接している第２導体パターン層２１の間に介在される。
【００２３】
第１絶縁層１１０及び第２絶縁層２１０のそれぞれは、エポキシ樹脂等の電気絶縁性樹脂を含むことができる。第２絶縁層２１０は、感光性絶縁樹脂を含む感光性絶縁層であってもよい。
【００２４】
第１絶縁層１１０及び第２絶縁層２１０のそれぞれは、電気絶縁性樹脂に含有された補強材を含むことができる。補強材としては、ガラスクロス、グラスファイバー、無機フィラー及び有機フィラーのうちの少なくともいずれか１種を用いることができる。補強材は、第１絶縁層１１０及び第２絶縁層２１０の剛性を補強し、熱膨脹係数を低くすることができる。
【００２５】
第２絶縁層２１０は、第１絶縁層１１０よりも薄くてもよい。すなわち、第２絶縁層２１０は、第２積層体２００であるインタポーザ基板を構成するため、通常のプリント回路基板に該当する第１積層体１００の第１絶縁層１１０よりも薄いことが可能である。
【００２６】
無機フィラーとしては、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、炭化珪素（ＳｉＣ）、硫酸バリウム（ＢａＳＯ４）、タルク、クレー、雲母パウダー、水酸化アルミニウム（Ａｌ（ＯＨ）３）、水酸化マグネシウム（Ｍｇ（ＯＨ）２）、炭酸カルシウム（ＣａＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、酸化マグネシウム（ＭｇＯ）、窒化ホウ素（ＢＮ）、ホウ酸アルミニウム（ＡｌＢＯ３）、チタン酸バリウム（ＢａＴｉＯ３）及びジルコン酸カルシウム（ＣａＺｒＯ３）から構成された群より選択された少なくとも１種以上を用いることができる。
【００２７】
第１導体パターン層１１及び第２導体パターン層２１のそれぞれは、ビアパッド、信号パターン、パワーパターン、グラウンドパターン及び外部接続端子のうちの少なくとも１種を含む。
【００２８】
複数の第１導体パターン層１１は、すべて同一のパターンに形成されてもよく、互いに異なるパターンに形成されてもよい。同じく、複数の第２導体パターン層２１は、すべて同一のパターンに形成されてもよく、互いに異なるパターンに形成されてもよい。
【００２９】
第２積層体２００、すなわちインタポーザ基板に形成される第２導体パターン層２１は、パターン間のピッチ、パターン間の距離、及びパターン幅が、第１導体パターン層１１のそれと比べると、小さい。すなわち、第２導体パターン層２１は、第１導体パターン層１１よりも微細に形成された微細パターン層である。
【００３０】
複数の第２導体パターン層２１のうち、最外層に配置された第２導体パターン層２１は、第２積層体２００に埋め込まれて、一面が第２積層体２００の一面に露出される。すなわち、図１に基づいて、第２積層体２００の最下部に形成された第２導体パターン層２１は、第２積層体２００に埋め込まれて、下面が第２積層体２００の下面に露出される。
【００３１】
複数の第２導体パターン層２１のうち、最外層に配置された第２導体パターン層２１の一面には、一領域が他の領域よりも突出するように溝Ｒが形成される。すなわち、図１に基づいて第２積層体２００の最下層に配置された第２導体パターン層２１の下面には溝Ｒが形成される。このため、第２導体パターン層２１の下面の一領域は他の領域よりも突出する。
【００３２】
第１導体パターン層１１、第２導体パターン層２１、第１ビアＶ１及び第２ビアＶ２のそれぞれは、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができる。
【００３３】
第１積層体１００を形成する複数の第１絶縁層１１０は、いずれか１つがガラスクロス（ｇｌａｓｓ  ｃｌｏｔｈ）を絶縁樹脂に含浸したプリプレグにより形成されたコア絶縁層であることができ、その他がＡＢＦ（Ａｊｉｎｏｍｏｔｏ  Ｂｕｉｌｄ−ｕｐ  Ｆｉｌｍ）等のビルドアップフィルムで形成されたビルドアップ絶縁層であることができる。すなわち、第１積層体１００は、コアである第１絶縁層の両面に、他の第１絶縁層がビルドアップされたコア基板の構造を有することができる。
【００３４】
第２積層体２００は、第１積層体１００上に配置される。第２積層体２００は、コア絶縁層を含まなくてもよい。例として、第２積層体２００は感光性絶縁層が順次積層されたコアレス基板の構造を有することができる。
【００３５】
第２積層体２００上には、ＩＣチップまたはメモリチップ等の電子素子（図示せず）を配置することができる。第２積層体２００は、第１積層体１００のＩ／Ｏピッチ（及び／または数）と電子素子のＩ／Ｏピッチ（及び／または数）との間のミスマッチを解消する。第２積層体２００上に複数の電子素子が配置される場合、第２積層体２００は、複数の電子素子を互いに電気的に接続する。
【００３６】
接合絶縁層３００は、それぞれ別個に形成された第１積層体１００と第２積層体２００とを接合する。すなわち、接合絶縁層３００は、第１積層体１００と第２積層体２００とを接合するために、第１積層体１００の一面と第２積層体２００の一面との間に配置される。具体的に、接合絶縁層３００は、第１積層体１００の最外層を形成する第１絶縁層１１０と、第２積層体２００の最外層を形成する第２絶縁層２１０とを接合する。
【００３７】
接合絶縁層３００は、ソルダーレジストフィルムまたは感光性絶縁フィルムで形成することができる。後述するが、接合絶縁層３００は、第１積層体１００と第２積層体２００との接合のときに完全硬化（Ｃ−ｓｔａｇｅ）されることにより、第１積層体１００と第２積層体２００とを接合する。
【００３８】
金属接合部４００は、第１導体パターン層１１と第２導体パターン層２１とを接続するために、接合絶縁層３００を貫通する。金属接合部４００は、第２導体パターン層２１の突出した一領域に形成されたシード金属層４１０、シード金属層４１０に形成された金属フィラー４２０、及び金属フィラー４２０の溶融点よりも低い溶融点の低融点金属層４３０を含む。
【００３９】
シード金属層４１０は、第２積層体２００の製造工程で使用するキャリア（図４のＣ参照）の極薄金属箔（図４のＣＦ２参照）のうちの一部が第２積層体２００に残存して形成可能である。または、シード金属層４１０は、無電解メッキにより形成可能である。シード金属層４１０は、銅を含むことができるが、これに制限されない。
【００４０】
金属フィラー４２０は、シード金属層４１０に形成される。金属フィラー４２０は、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成可能である。金属フィラー４２０は、第１導体パターン層１１及び第２導体パターン層２１を形成する伝導性物質と同じ物質で形成可能であるが、これに制限されない。
【００４１】
低融点金属層４３０は、金属フィラー４２０と第１導体パターン層１１との間に形成される。すなわち、低融点金属層４３０は、金属フィラー４２０と第１導体パターン層１１とを電気的に接続する。
【００４２】
低融点金属層４３０は、ソルダー材質で形成可能である。ここで「ソルダー」とは、半田付けに使用可能な金属材料を意味し、鉛（Ｐｂ）を含む合金であってもよいが、鉛を含まなくてもよい。例えば、ソルダーは、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらから選択された金属の合金であり得る。具体的に、本発明の実施例で使用するソルダーは、ソルダー全体に対する錫（Ｓｎ）の含量が９０％以上である錫、銀、銅の合金であり得る。
【００４３】
低融点金属層４３０の溶融点は、金属フィラー４２０の溶融点よりも低い。このため、低融点金属層４３０の溶融点よりも高くて、金属フィラー４２０の溶融点よりも低い温度で行われる第１積層体１００と第２積層体１００との接合工程のときに、低融点金属層４３０の少なくとも一部が溶融する。溶融した低融点金属層４３０は流動性を有するため、低融点金属層４３０は、第１導体パターン層１１、金属フィラー４２０、シード金属層４１０及び第２導体パターン層２１の周辺に形成されることができる。
【００４４】
接合絶縁層３００には、第１導体パターン層１１及び第２導体パターン層２１のそれぞれの少なくとも一部を露出する開口部３１０を形成でき、溶融した低融点金属層４３０が開口部３１０の少なくとも一部を充填することができる。
【００４５】
第１積層体１００と第２積層体２００との接合工程のとき、低融点金属層４３０の少なくとも一部が溶融する結果、第１導体パターン層１１、金属フィラー４２０、シード金属層４１０及び第２導体パターン層２１のうちの少なくとも１つと低融点金属層４３０との間には金属間化合物（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ  Ｃｏｍｐｏｕｎｄ、ＩＭＣ）層が形成される。金属間化合物層は、錫と銅を含む合金で形成可能である。
【００４６】
本実施例に係る多層プリント回路基板１０００は、第１積層体１００及び第２積層体２００のそれぞれの他面上に形成されたソルダーレジスト層ＳＲをさらに含むことができる。
【００４７】
（他の実施例）
【００４８】
図２は、本発明の他の実施例に係る多層プリント回路基板を示す図である。
【００４９】
本実施例に係る多層プリント回路基板２０００と本発明の一実施例に係る多層プリント回路基板１０００とを比べると、金属接合部４００及び接合絶縁層３００が異なるので、以下ではこれらについてのみ説明する。
【００５０】
本実施例で使用する第１積層体１００、第２積層体２００、第１導体パターン層１１、第２導体パターン層２１、第１絶縁層１１０及び第２絶縁層２１０に関する説明は、本発明の一実施例で説明した内容をそのまま適用できる。
【００５１】
本実施例と本発明の一実施例とを比べると、金属接合部４００の結合関係が異なる。具体的に、本実施例の場合は、金属フィラー４２０が第１導体パターン層１１に形成され、低融点金属層４３０がシード金属層４１０と金属フィラー４２０との間に形成される。
【００５２】
本実施例で適用する接合絶縁層は、本発明の一実施例で適用する接合絶縁層とは異なって、ＡＢＦ等の通常のビルドアップフィルムにより形成することができる。
【００５３】
＜多層プリント回路基板の製造方法＞
【００５４】
（一実施例）
【００５５】
図３から図１０は、本発明の一実施例に係る多層プリント回路基板の製造方法を順次示す図である。
【００５６】
具体的に、図３は、本発明の一実施例に係る多層プリント回路基板の製造方法に適用する第１積層体に接合絶縁層が形成されていることを示す図であり、図４から図８は、本発明の一実施例に係る多層プリント回路基板の製造方法で使用する第２積層体の製造工程を順次示す図である。図９及び図１０は、第１積層体と第２積層体とを接合することを示す図である。
【００５７】
（第１積層体の製造方法）
【００５８】
図３は、本発明の一実施例に係る多層プリント回路基板の製造方法に適用する第１積層体に接合絶縁層が形成されていることを示す図である。
【００５９】
図３を参照すると、第１積層体を形成し、第１積層体に接合絶縁層を形成する。
【００６０】
第１積層体１００は、通常のコアード工法またはコアレス工法により形成可能である。以下では、第１積層体１００がコアード工法により形成されることを説明するが、本発明の範囲がこれに制限されることはない。
【００６１】
コアード工法により形成される第１積層体１００は、以下の工程により形成可能である。
【００６２】
すなわち、コア絶縁層である第１絶縁層１１０にビアホールを加工する。その後、ビアホールを含むコア絶縁層の表面に無電解メッキによりシード層を形成する。その後、コア絶縁層の両面にドライフィルムを積層した後にフォトリソグラフィ工程によりメッキレジストを形成する。その後に、電解メッキによりメッキレジストの開口部に伝導性物質を析出して第１導体パターン層１１を形成する。その後、メッキレジストを除去し、露出したシード層を除去する。最後に、通常的なビルドアップ工程を数回繰り返して、図３に示されている第１積層体１００を製造することができる。このようにして、複数の第１絶縁層１１０、複数の第１導体パターン層１１及び複数の第１ビアＶ１が形成された第１積層体１００を製造することができる。
【００６３】
上述した複数の第１導体パターン層１１のそれぞれは、サブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ  Ｐｒｏｃｅｓｓ）、セミアディティブ法（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）及びモディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）のうちのいずれか１つの方法により形成可能である。
【００６４】
接合絶縁層３００は、第１積層体１００にソルダーレジストフィルムまたは感光性絶縁フィルムを積層して形成することができる。以後、フォトリソグラフィ工程により第１積層体１００の最外層（図１の場合は、第１積層体の最上層）の第１導体パターン層１１の少なくとも一部を露出する開口部３１０を形成する。
【００６５】
一方、本段階の工程を完了しても接合絶縁層３００は完全硬化（Ｃ−ｓｔａｇｅ）しない。すなわち、接合絶縁層３００は、第１積層体１００に形成された後に、後述する接合工程前まで半硬化状態（Ｂ−ｓｔａｇｅ）にある。
【００６６】
（第２積層体の製造方法）
【００６７】
先ず、図４を参照すると、キャリア上に第２導体パターン層及び第２絶縁層を交互に形成する。
【００６８】
キャリアＣは、コアレス工法を実施するときに使用される通常の副資材であり得る。すなわち、キャリアＣは、支持板Ｓ、支持板Ｓの両面に形成されたキャリア金属箔ＣＦ１、及びキャリア金属箔に形成された極薄金属箔ＣＦ２を含むことができる。
【００６９】
図４に基づいて、最下部に形成される第２導体パターン層２１は、上述した極薄金属箔ＣＦ２を給電層とする電解メッキにより形成可能である。すなわち、キャリアＣの極薄金属箔ＣＦ２にドライフィルムを積層し、フォトリソグラフィ工程を経てメッキレジストを形成し、メッキレジストの開口に伝導性物質を析出して、ドライフィルムを除去することにより第２積層体の最下部に形成される第２導体パターン層２１を形成することができる。
【００７０】
プリント回路基板分野の回路形成工程を用いる場合、第２導体パターン層２１及び第２ビアＶ２は、セミアディティブ法またはモディファイドセミアディティブ法により形成可能である。または、第２導体パターン層は、プリント回路基板分野の回路形成工程ではなく、半導体分野の伝導性物質の形成方法により形成可能である。すなわち、第２導体パターン層は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｏｎ）等の蒸着工程により形成することも可能である。
【００７１】
第２絶縁層２１０は、キャリアＣに感光性絶縁フィルムを積層して形成することができる。または、第２絶縁層２１０は、キャリアＣにＡＢＦ等のビルドアップ絶縁フィルムを積層して形成することができる。第２絶縁層２１０が感光性絶縁フィルムで形成される場合は、第２ビアＶ２を形成するためにいずれか１つの第２絶縁層２１０に形成される複数のビアホールは、単一のフォトリソグラフィ工程により同時に形成することができる。
【００７２】
一方、図４には、キャリアＣの一面側にのみ第２導体パターン層２１及び第２絶縁層２１０が交互に形成されていることが示されているが、これに制限されない。すなわち、キャリアＣの両面側に上述した工程を同時に行うことができる。
【００７３】
次に、図５を参照すると、保護層を形成した後にキャリアを除去する。
【００７４】
保護層ＰＬは、離型層を含むことができる。保護層ＰＬは、本実施例に係る第２積層体２００を接合工程が完了するまで保護及び支持する。
【００７５】
キャリア金属箔ＣＦ１と極薄金属箔ＣＦ２との間の界面で分離が行われて、第２積層体からキャリアＣが除去される。このため、キャリアＣの極薄金属箔ＣＦ２は、本段階の完了後に第２積層体２００に残存することになる。
【００７６】
次に、図６を参照すると、極薄金属箔の残存する第２積層体の一面にメッキレジストを形成する。
【００７７】
メッキレジストＰＲ１は、ドライフィルムを第２積層体２００の一面に積層した後に、フォトリソグラフィ工程を行うことにより形成可能である。メッキレジストＰＲ１には極薄金属箔ＣＦ２の少なくとも一部を露出する開口が形成される。
【００７８】
次に、図７を参照すると、メッキレジストの開口に金属フィラー及び低融点金属層を形成する。
【００７９】
金属フィラー４２０は、電解銅メッキにより開口に形成することができる。低融点金属層４３０は、電解メッキまたはペースト印刷により形成することができる。金属フィラー４２０は、極薄金属箔ＣＦ２を給電層としてボトムアップ（ｂｏｔｔｏｍ−ｕｐ）方式により形成することができる。
【００８０】
次に、図８を参照すると、メッキレジストを除去し、極薄金属箔において金属フィラーが形成されていない部分を除去する。
【００８１】
極薄金属箔ＣＦ２は、フラッシュエッチングまたはハーフエッチングにより除去することができる。このとき、極薄金属箔ＣＦ２と第２導体パターン層２１とが同じ金属で形成された場合、極薄金属箔ＣＦ２とともに第２導体パターン層２１の一部が除去されることがある。すなわち、第２導体パターン層２１の一面には溝Ｒが形成される。
【００８２】
極薄金属箔ＣＦ２は、一部が除去されてシード金属層４１０となる。金属接合部４００は、第２導体パターン層２１に形成されたシード金属層４１０、シード金属層４１０に形成された金属フィラー４２０、及び金属フィラー４２０上に形成された低融点金属層４３０で構成される。
【００８３】
（第１積層体と第２積層体との接合工程）
【００８４】
図９を参照すると、第１積層体と第２積層体とを整列する。
【００８５】
第１積層体１００と第２積層体２００とは、それぞれの一面が互いに対向するように配置される。第１積層体１００の一面には、開口部３１０が形成されている接合絶縁層３００が形成されており、第２積層体２００の一面には金属接合部４００が形成されている。
【００８６】
第１積層体１００と第２積層体２００とは、整列マーク等を用いて整列することができる。このとき、第１積層体１００と第２積層体２００とは、金属接合部４００の位置が接合絶縁層３００の開口部３１０の位置に対応するように整列可能である。
【００８７】
図１０を参照すると、第１積層体と第２積層体とを加熱及び加圧して接合する。
【００８８】
接合工程は、低融点金属層４３０の溶融点よりも高く、金属フィラー４２０の溶融点よりも低い温度で行われる。このため、低融点金属層４３０の少なくとも一部が溶融して、接合絶縁層３００の開口部３１０の少なくとも一部を充填する形態に形成される。
【００８９】
このとき、図示していないが、第１積層体１００の下部には第１積層体１００を保護及び支持するための保護層を形成することができる。
【００９０】
次に、図示していないが、第１積層体１００及び第２積層体２００に形成された保護層ＰＬをそれぞれ除去した後に、第１積層体１００の下面及び第２積層体２００の他面にソルダーレジスト層（図１のＳＲ参照）を形成することにより、図１に示された本発明の一実施例に係る多層プリント回路基板１０００を製造することができる。
【００９１】
（他の実施例）
【００９２】
図１１から図２０は、本発明の他の実施例に係る多層プリント回路基板の製造方法を順次に示す図である。
【００９３】
具体的に、図１１から図１５は、本発明の他の実施例に係る多層プリント回路基板の製造方法に適用する第１積層体に、接合絶縁層及び金属フィラーを形成することを順次に示す図であり、図１６から図１８は、本発明の他の実施例に係る多層プリント回路基板の製造方法に適用する第２積層体の製造工程を順次に示す図である。図１９及び図２０は、第１積層体と第２積層体との接合を示す図である。
【００９４】
（第１積層体の製造方法）
【００９５】
図１１から図１５は、本発明の他の実施例に係る多層プリント回路基板の製造方法に適用する第１積層体、接合絶縁層、及び金属フィラーの形成方法を順次に示す図である。
【００９６】
図１１を参照すると、第１積層体が形成される。
【００９７】
第１積層体１００は、通常のコアード工法またはコアレス工法により形成可能である。
【００９８】
以下では、第１積層体１００がコアード工法により形成されることを説明するが、本発明の範囲がこれに制限されることはない。
【００９９】
コアード工法により形成される第１積層体１００は、以下の工程により形成可能である。
【０１００】
すなわち、コア絶縁層である第１絶縁層１１０にビアホールを加工する。その後、ビアホールを含むコア絶縁層の表面に無電解メッキによりシード層を形成する。その後、コア絶縁層の両面にドライフィルムを積層した後にフォトリソグラフィ工程によりメッキレジストを形成する。
【０１０１】
その後、電解メッキによりメッキレジストの開口部に伝導性物質を析出して第１導体パターン層１１を形成する。
【０１０２】
その後、メッキレジストを除去し、露出したシード層を除去する。
【０１０３】
最後に、通常的なビルドアップ工程を数回繰り返して、図１１に示された第１積層体１００を製造することができる。このようにして、複数の第１絶縁層１１０、複数の第１導体パターン層１１、及び複数の第１ビアＶ１が形成された第１積層体１００を製造することができる。
【０１０４】
一方、本段階では、最外層の第１導体パターン層が、最外層の第１絶縁層を形成するときに使用されたＲＣＣ（Ｒｅｓｉｎ  Ｃｏａｔｅｄ  Ｃｏｐｐｅｒ）の銅箔により電気的に短絡している。
【０１０５】
上述した複数の第１導体パターン層１１のそれぞれは、サブトラクティブ法（Ｓｕｂｔｒａｃｔｉｖｅ  Ｐｒｏｃｅｓｓ）、セミアディティブ法（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）及びモディファイドセミアディティブ法（Ｍｏｄｉｆｉｅｄ  Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ  Ｐｒｏｃｅｓｓ）のうちのいずれか１つの方法により形成することができる。
【０１０６】
次に、図１２を参照すると、第１積層体の一面に金属フィラーを形成するためのメッキレジストを形成する。
【０１０７】
メッキレジストＰＲ２は、ドライフィルムを第１積層体１００の一面に積層した後にフォトリソグラフィ工程を行うことにより形成可能である。メッキレジストＰＲ２には第１導体パターン層１１の少なくとも一部を露出する開口が形成される。
【０１０８】
一方、第１積層体１００の他面には、保護層を形成することができる。保護層は、メッキレジストＰＲ２のように、ドライフィルムで形成可能である。保護層は、第１積層体の一面に金属フィラーを形成する電解メッキ工程において第１積層体の他面に不要なメッキが施されないようにする。
【０１０９】
次に、図１３を参照すると、第１積層体の一面に金属フィラーを形成し、メッキレジストを除去した後に、露出した銅箔を除去する。
【０１１０】
金属フィラー４２０は、メッキレジストＰＲ２の開口に露出した第１導体パターン層１１にボトムアップ方式を用いて形成することができる。
【０１１１】
メッキレジストＰＲ２の除去後に、外部に露出した銅箔をフラッシュエッチングまたはハーフエッチングにより除去することができる。本段階を経ることにより、最外層の第１導体パターン層１１の電気的短絡状態が解除される。
【０１１２】
次に、図１４を参照すると、第１積層体の他面にソルダーレジスト層を形成する。
【０１１３】
ソルダーレジスト層ＳＲは、ソルダーレジストフィルムを第１積層体の他面にラミネーションして形成可能である。ソルダーレジスト層ＳＲには、図１４に基づいて、最下層の第１導体パターン層１１の一部を露出する開口を形成することができる。開口は、フォトリソグラフィ工程により形成可能である。
【０１１４】
本段階において、ソルダーレジスト層ＳＲは、完全硬化（Ｃ−ｓｔａｇｅ）される。完全硬化されたソルダーレジスト層ＳＲは、後続する接合工程において第１積層体を保護及び支持する。
【０１１５】
次に、図１５を参照すると、第１積層体の一面に接合絶縁層を形成する。
【０１１６】
接合絶縁層３００は、ＡＢＦ等のビルドアップフィルムを第１積層体の一面に積層することにより形成可能である。
【０１１７】
接合絶縁層３００は、金属フィラー４２０の上面を露出する。これのために、金属フィラー４２０の厚さよりも厚い絶縁フィルムを第１積層体１００の一面に積層した後に、金属フィラー４２０の上面が露出するように絶縁フィルムを研磨することができる。以後、露出した金属フィラー４２０の一部をエッチングにより除去して収容溝を形成する。収容溝を介して、後述する第２積層体に形成された低融点金属層を挿入することができる（図１９参照）。
【０１１８】
（第２積層体の製造方法）
【０１１９】
図１６から図１８を参照すると、キャリア上に第２積層体を形成し、第２積層体の一面にシード金属層及び低融点金属層を形成する。
【０１２０】
図１６及び図１７に示された段階は、本発明の一実施例に係る多層プリント回路基板の製造方法のうち、図４及び図５に示された段階と同様である。よって、図４及び図５に関する説明を、図１６及び図１７にそのまま適用することができる。
【０１２１】
次に、図１８を参照すると、極薄金属箔の残存する第２積層体の一面にメッキレジストを形成し、メッキレジストの開口に低融点金属層を形成した後に、メッキレジストを除去し、極薄金属箔において金属フィラーの形成されていない部分を除去する。
【０１２２】
メッキレジストは、ドライフィルムを第２積層体２００の一面に積層した後に、フォトリソグラフィ工程を行うことにより形成可能である。メッキレジストには極薄金属箔ＣＦ２の少なくとも一部を露出する開口が形成される。
【０１２３】
低融点金属層４３０は、電解メッキまたはペースト印刷によりメッキレジストの開口に形成することができる。
【０１２４】
メッキレジストの除去後に極薄金属箔ＣＦ２は、フラッシュエッチングまたはハーフエッチングにより除去できる。このとき、極薄金属箔ＣＦ２と第２導体パターン層２１が同じ金属で形成された場合、極薄金属箔ＣＦ２とともに第２導体パターン層２１の一部が除去されることがある。すなわち、第２導体パターン層２１の一面には、溝Ｒが形成される。
【０１２５】
極薄金属箔ＣＦ２は、一部が除去されてシード金属層４１０となる。
【０１２６】
（第１積層体と第２積層体との接合工程）
【０１２７】
図１９及び図２０は、本実施例に適用する第１積層体と第２積層体とを接合する段階を示している。
【０１２８】
本段階は、本発明の一実施例に係る多層プリント回路基板の製造方法と類似である。すなわち、図９及び図１０に関する説明を本実施例に係る図１９及び図２０にそのまま適用でき、または容易に変形して適用できる。
【０１２９】
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
【符号の説明】
【０１３０】
１１  第１導体パターン層
２１  第２導体パターン層
１００  第１積層体
１１０  第１絶縁層
２００  第２積層体
２１０  第２絶縁層
３００  接合絶縁層
３１０  開口部
４００  金属接合部
４１０  シード金属層
４２０  金属フィラー
４３０  低融点金属層
Ｒ  溝部
ＳＲ  ソルダーレジスト層
Ｃ  キャリア
ＣＦ１  キャリア金属箔
ＣＦ２  極薄金属箔
Ｓ  支持板
ＰＬ  保護層
ＰＲ１、ＰＲ２  メッキレジスト
Ｖ１  第１ビア
Ｖ２  第２ビア
１０００、２０００  多層プリント回路基板
【図１】
2019080031.tif 000003
【図２】
2019080031.tif 000004
【図３】
2019080031.tif 000005
【図４】
2019080031.tif 000006
【図５】
2019080031.tif 000007
【図６】
2019080031.tif 000008
【図７】
2019080031.tif 000009
【図８】
2019080031.tif 000010
【図９】
2019080031.tif 000011
【図１０】
2019080031.tif 000012
【図１１】
2019080031.tif 000013
【図１２】
2019080031.tif 000014
【図１３】
2019080031.tif 000015
【図１４】
2019080031.tif 000016
【図１５】
2019080031.tif 000017
【図１６】
2019080031.tif 000018
【図１７】
2019080031.tif 000019
【図１８】
2019080031.tif 000020
【図１９】
2019080031.tif 000021
【図２０】
2019080031.tif 000022