(57)【要約】【課題】妨害耐性および処理速度などの性能の低下を抑えたチューナ装置を提供する。【解決手段】このチューナ装置３００は、アンテナ９９０を介して放送波を受信し、中間周波数信号を生成して出力するチューナＩＣ８００と、チューナＩＣ８００から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路１３０と、チューナＩＣ８００および映像音声処理回路１３０にバスを介して接続されたＣＰＵ１２０とを備え、チューナＩＣ８００は、ＡＧＣ検出部８１１を備え、ＣＰＵ１２０は、チューナＩＣ８００が、中間周波数信号の出力を停止しているときには、バスを介してチューナＩＣ８００および映像音声処理回路１３０を制御するためのクロック周波数を第１の周波数に切り替え、チューナＩＣ８００が、中間周波数信号を出力しているときには、クロック周波数を第１の周波数未満の周波数に切り替える。【選択図】図１０
2019087903.tif 000002
【特許請求の範囲】
【請求項１】
アンテナを介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力するチューナ回路と、
前記チューナ回路から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路と、
前記チューナ回路および前記映像音声処理回路にバスを介して接続され、前記チューナ回路および前記映像音声処理回路を制御する制御回路とを備え、
前記チューナ回路は、さらに、
自動利得制御機能を有し、前記映像音声処理回路に出力される前記中間周波数信号の信号レベルを前記自動利得制御機能によって目標レベルに調整し、
前記制御回路は、
前記チューナ回路が、前記中間周波数信号の出力を停止している第１の状態であるときには、前記バスを介して前記チューナ回路および前記映像音声処理回路を制御するためのクロック周波数を第１の周波数に切り替え、
前記チューナ回路が、前記中間周波数信号を出力している第２の状態であるときには、前記クロック周波数を前記第１の周波数未満の周波数に切り替える、
チューナ装置。
【請求項２】
前記チューナ装置は、さらに、
前記バスにおける前記チューナ回路と前記制御回路との間の部位と、グランドとの間の静電容量を第１の値と、前記第１の値よりも大きい値とに切り替える静電容量切替部を備え、
前記制御回路は、さらに、
前記チューナ回路が前記第１の状態であるときには、前記静電容量切替部に、前記静電容量を第１の値に切り替えさせ、
前記チューナ回路が前記第２の状態であるときには、前記静電容量切替部に、前記静電容量を前記第１の値よりも大きい値に切り替えさせる、
請求項１に記載のチューナ装置。
【請求項３】
前記チューナ回路は、第１のチューナ回路と第２のチューナ回路とを備え、
前記制御回路は、
前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第１の状態であるときには、
前記クロック周波数を前記第１の周波数に切り替え、
前記第１のチューナ回路および前記第２のチューナ回路のうちの一方だけが前記第２の状態であるときには、
前記クロック周波数を前記第１の周波数未満の第２の周波数に切り替え、
前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第２の状態であるときには、
前記クロック周波数を前記第１の周波数未満の第３の周波数に切り替える、
請求項２に記載のチューナ装置。
【請求項４】
前記第２の周波数と前記第３の周波数とは実質的に等しい
請求項３に記載のチューナ装置。
【請求項５】
前記制御回路は、
前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第１の状態であるときには、
前記静電容量切替部に、前記静電容量を前記第１の値に切り替えさせ、
前記第１のチューナ回路および前記第２のチューナ回路のうちの一方だけが前記第２の状態であるときには、
前記静電容量切替部に、前記静電容量を前記第１の値よりも大きい第２の値に切り替えさせ、
前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第２の状態であるときには、
前記静電容量切替部に、前記静電容量を前記第１の値よりも大きい第３の値に切り替えさせる、
請求項３または４に記載のチューナ装置。
【請求項６】
前記第２の値と前記第３の値とは実質的に等しい
請求項５に記載のチューナ装置。
【請求項７】
請求項１〜６の何れか１項に記載のチューナ装置と、
前記チューナ装置から出力される前記映像音声信号に基づく映像を表示するディスプレイと、
前記映像音声信号に基づく音声を出力するスピーカと
を備えるテレビジョン受像機。
【請求項８】
チューナ装置を制御する制御方法であって、
前記チューナ装置は、
アンテナを介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力するチューナ回路と、
前記チューナ回路から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路と、
前記チューナ回路および前記映像音声処理回路にバスを介して接続され、前記チューナ回路および前記映像音声処理回路を制御する制御回路とを備え、
前記チューナ回路は、さらに、
自動利得制御機能を有し、前記映像音声処理回路に出力される前記中間周波数信号の信号レベルを前記自動利得制御機能によって目標レベルに調整し、
前記制御方法では、
前記チューナ回路が、前記中間周波数信号の出力を停止している第１の状態であるときには、前記バスを介して前記チューナ回路および前記映像音声処理回路を制御するためのクロック周波数を、前記制御回路によって第１の周波数に切り替え、
前記チューナ回路が、前記中間周波数信号を出力している第２の状態であるときには、前記制御回路によって、前記クロック周波数を前記第１の周波数未満の周波数に切り替える、
制御方法。
【請求項９】
チューナ装置を制御するためのプログラムであって、
前記チューナ装置は、
アンテナを介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力するチューナ回路と、
前記チューナ回路から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路と、
前記チューナ回路および前記映像音声処理回路にバスを介して接続され、前記チューナ回路および前記映像音声処理回路を制御する制御回路とを備え、
前記チューナ回路は、さらに、
自動利得制御機能を有し、前記映像音声処理回路に出力される前記中間周波数信号の信号レベルを前記自動利得制御機能によって目標レベルに調整し、
前記プログラムは、
前記チューナ回路が、前記中間周波数信号の出力を停止している第１の状態であるときには、前記バスを介して前記チューナ回路および前記映像音声処理回路を制御するためのクロック周波数を第１の周波数に切り替え、
前記チューナ回路が、前記中間周波数信号を出力している第２の状態であるときには、前記クロック周波数を前記第１の周波数未満の周波数に切り替える、
ことを前記制御回路に実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、例えばテレビジョン受像機などに備えられるチューナ装置に関する。
【背景技術】
【０００２】
従来、テレビジョン受像機（以下、テレビという）に備えられるチューナ装置として、チューナＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）およびバスリピータを有するチューナ装置が提案されている（特許文献１参照）。このバスリピータを用いることによって、チューナＩＣが受けるノイズを抑制することができる。また、このようなチューナ装置に用いられる他のチューナＩＣとして、自動利得制御機能を有するチューナＩＣが提案されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−１０７９３７号公報
【特許文献２】米国特許出願公開第２０１０／０３２８５３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１のチューナ装置に、上記特許文献２のチューナＩＣを用いようとすると、妨害耐性および処理速度などの性能が低下してしまうという問題がある。
【０００５】
そこで、本開示は、妨害耐性および処理速度などの性能の低下を抑えたチューナ装置を提供する。
【課題を解決するための手段】
【０００６】
本開示の一態様に係るチューナ装置は、アンテナを介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力するチューナ回路と、前記チューナ回路から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路と、前記チューナ回路および前記映像音声処理回路にバスを介して接続され、前記チューナ回路および前記映像音声処理回路を制御する制御回路とを備え、前記チューナ回路は、さらに、自動利得制御機能を有し、前記映像音声処理回路に出力される前記中間周波数信号の信号レベルを前記自動利得制御機能によって目標レベルに調整し、前記制御回路は、前記チューナ回路が、前記中間周波数信号の出力を停止している第１の状態であるときには、前記バスを介して前記チューナ回路および前記映像音声処理回路を制御するためのクロック周波数を第１の周波数に切り替え、前記チューナ回路が、前記中間周波数信号を出力している第２の状態であるときには、前記クロック周波数を前記第１の周波数未満の周波数に切り替える。
【０００７】
なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムおよび記録媒体の任意な組み合わせで実現されてもよい。
【発明の効果】
【０００８】
本開示のチューナ装置は、妨害耐性および処理速度などの性能の低下を抑えることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、従来のチューナ装置の構成の一例を示すブロック図である。
【図２】図２は、自動利得制御機能を有するチューナＩＣの構成の一例を示すブロック図である。
【図３】図３は、従来のチューナ装置から想定される課題を説明するための図である。
【図４】図４は、実施の形態１におけるチューナ装置を備えたテレビの構成を示すブロック図である。
【図５】図５は、実施の形態１におけるチューナ装置の構成の一例を示すブロック図である。
【図６】図６は、実施の形態１における静電容量切替部の構成の一例を示す回路構成図である。
【図７】図７は、実施の形態１におけるチューナ装置のＣＰＵの処理動作の一例を示すフローチャートである。
【図８】図８は、実施の形態２におけるチューナ装置の構成の一例を示すブロック図である。
【図９】図９は、実施の形態２におけるチューナ装置のＣＰＵの処理動作の一例を示すフローチャートである。
【図１０】図１０は、本開示のチューナ装置の構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１０】
（本開示の基礎となった知見）
本発明者らは、従来のチューナ装置に関し、以下の問題が生じることを見出した。
【００１１】
図１は、従来のチューナ装置の構成の一例を示すブロック図である。
【００１２】
例えば上記特許文献１に示されるチューナ装置９００は、アンテナ９９０を介して放送波を受信し、その放送波に含まれる一部の周波数帯の信号を選択し、その周波数帯の信号に対して周波数の変換、復調および復号などの処理を行う。これによって、チューナ装置９００は、映像および音声を示す映像音声信号を生成して出力する。
【００１３】
このようなチューナ装置９００は、チューナＩＣ９１０と、復調ＩＣ９２０と、デコーダＩＣ９３０と、ＣＰＵ９４０とを備える。
【００１４】
チューナＩＣ９１０は、アンテナ９９０を介して放送波を受信し、その放送波に含まれる一部の周波数帯の信号を選択し、その周波数帯の信号に対して周波数の変換などの処理を行う集積回路である。このようなチューナＩＣ９１０は、増幅器９１１と、Ｉ／Ｏ部９１２とを備える。Ｉ／Ｏ部９１２は、復調ＩＣ９２０との間で信号の入力と出力とを行う。増幅器９１１は、中間周波数信号の信号レベルを増幅し、増幅された信号レベルの中間周波数信号を復調ＩＣ９２０に出力する。この中間周波数信号は、上述のように選択された信号の周波数帯を他の周波数帯に変換することによって生成される信号である。
【００１５】
復調ＩＣ９２０は、チューナＩＣ９１０から出力された中間周波数信号を復調することによってトランスポートストリームを生成し、そのトランスポートストリームをデコーダＩＣ９３０に出力する集積回路である。このような復調ＩＣ９２０は、ＡＧＣ検波部９２１と、バスリピータ９２２と、Ｉ／Ｏ部９２３と、Ｉ／Ｏ部９２４とを備える。
【００１６】
ＡＧＣ（Ａｕｔｏｍａｔｉｃ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ）検波部９２１は、チューナＩＣ９１０から出力される中間周波数信号の信号レベルを検出し、その信号レベルを目標レベルに増幅するための利得を決定する。そして、ＡＧＣ検波部９２１は、その利得に応じた信号をチューナＩＣ９１０の増幅器９１１に出力することによって、チューナＩＣ９１０から出力される中間周波数信号の信号レベルを目標レベルに調整する。つまり、ＡＧＣ検波部９２１と増幅器９１１とによって自動利得制御機能が実現される。
【００１７】
Ｉ／Ｏ部９２３は、チューナＩＣ９１０のＩ／Ｏ部９１２との間でバスを介して信号の入力と出力とを行う。Ｉ／Ｏ部９２４は、ＣＰＵ９４０およびデコーダＩＣ９３０のそれぞれとの間でバスを介して信号の入力と出力とを行う。
【００１８】
バスリピータ９２２は、ＣＰＵ９４０とチューナＩＣ９１０との間の通信に用いられるバスの接続と切断とを切り換える。つまり、バスリピータ９２２は、チューナＩＣ側のバスとＣＰＵ９４０側のバスとを接続する。これによって、バスリピータ９２２は、復調ＩＣ９２０のＩ／Ｏ部９２４、バスリピータ９２２およびＩ／Ｏ部９２３を介して、ＣＰＵ９４０をチューナＩＣのＩ／Ｏ部９１２に接続する。また、バスリピータ９２２は、バスを切断することによって、ＣＰＵ９４０のバスを介した通信から、チューナＩＣ９１０を切り離す。
【００１９】
デコーダＩＣ９３０は、復調ＩＣ９２０から出力されたトランスポートストリームを復号することによって映像音声信号を生成し、その生成された映像音声信号をスピーカおよびディスプレイに出力する集積回路である。この映像音声信号によって、ディスプレイには映像が表示され、スピーカから音声が出力される。また、デコーダＩＣ９３０は、Ｉ／Ｏ部９３１を備える。このＩ／Ｏ部９３１は、ＣＰＵ９４０および復調ＩＣ９２０のそれぞれとの間でバスを介して信号の入力と出力とを行う。
【００２０】
ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）９４０は、Ｉ／Ｏ部９４１を備える。このＩ／Ｏ部９４１は、復調ＩＣ９２０およびデコーダＩＣ９３０のそれぞれとの間でバスを介して信号の入力と出力とを行う。つまり、ＣＰＵ９４０は、このバスを介して復調ＩＣ９２０およびデコーダＩＣ９３０のそれぞれにアクセスし、これらの集積回路を制御する。また、ＣＰＵ９４０は、復調ＩＣ９２０のバスリピータ９２２によってバスが接続されているときには、その復調ＩＣ９２０を介してチューナＩＣ９１０にアクセスし、そのチューナＩＣ９１０を制御する。
【００２１】
このようなチューナ装置９００では、バスリピータ９２２によるバスの接続と切断とによって、チューナＩＣが受けるノイズを抑制することができるとともに、チューナ装置９００の起動を高速にすることができる。つまり、ＣＰＵ９４０がバスを介して各ＩＣを制御するためのクロック周波数（バスクロックともいう）を高い周波数に設定しておくことによって、チューナ装置９００を高速に起動することができる。このような、チューナ装置９００の起動時には、バスリピータ９２２は、チューナＩＣ９１０側のバスとＣＰＵ９４０側のバスとを接続している。そして、チューナ装置９００の起動が完了し、チューナＩＣ９１０が中間周波数信号の出力を開始すると、バスリピータ９２２は、バスを切断する。これによって、ＣＰＵ９４０のバスを介した通信から、チューナＩＣ９１０が切り離される。その結果、ＣＰＵ９４０が、高い周波数に設定されたクロック周波数で、バスを介して復調ＩＣ９２０およびデコーダＩＣ９３０を制御しても、そのバスからチューナＩＣ９１０への干渉を抑えることができる。つまり、チューナＩＣ９１０が受けるノイズを抑えることができる。
【００２２】
しかしながら、最近のチューナＩＣは、上記特許文献２のように、自動利得制御機能を有する。
【００２３】
図２は、自動利得制御機能を有するチューナＩＣの構成の一例を示すブロック図である。
【００２４】
チューナＩＣ８００は、アンテナ９９０を介して放送波を受信し、その放送波に含まれる一部の周波数帯の信号を選択する。つまり、チューナＩＣ８００は選局を行う。そして、チューナＩＣ８００は、その選択された信号の周波数帯を他の周波数帯に変換することによって中間周波数信号を生成して出力する。このようなチューナＩＣ８００は、増幅器８０１と、第１のフィルタ８０２と、ミキサ８０３と、発信器８０４と、第２のフィルタ８０５と、増幅器８０６と、ＡＤＣ８０７と、ＤＳＰ８１０と、ＤＡＣ８２１と、Ｉ／Ｏ部８２２と、ＲＯＭ８２３と、ＲＡＭ８２４とを備える。
【００２５】
増幅器８０１は、アンテナ９９０を介して受信された放送波の信号レベルを増幅して第１のフィルタ９０２に出力する。
【００２６】
第１のフィルタ８０２は、例えば同調回路を有するバンドパスフィルタであって、例えば、指定されたチャンネルの周波数帯域の信号をその放送波から選択して出力する。これによって、選局が行われる。例えば、周波数帯域は、５５７．１４３±３ＭＨｚなどである。
【００２７】
発信器８０４は、指定された周波数の信号を出力する。例えば、その指定された周波数は、５６１．１４３ＭＨｚである。
【００２８】
ミキサ８０３は、第１のフィルタ８０２から出力された信号と、発信器８０４から出力された信号とを混合することによって、それらの信号の周波数の差分に応じた中間周波数信号を出力する。例えば、この中間周波数信号は、同層成分と直交成分とからなり、例えば、その中間周波数信号の周波数は４±３ＭＨｚと１１１８．２８６±３ＭＨｚである。
【００２９】
第２のフィルタ８０５は、例えばローパスフィルタであって、ミキサ８０３から出力された中間周波数信号に含まれる高周波成分を除去して、その高周波成分が除去された中間周波数信号を出力する。例えば、この第２のフィルタ８０５から出力される中間周波数信号の周波数は、４±３ＭＨｚである。
【００３０】
増幅器８０６は、第２のフィルタ８０５から出力される中間周波数信号の信号レベルを、ＤＳＰ８１０からの制御に応じて増幅する。
【００３１】
ＡＤＣ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）８０７は、中間周波数信号であるアナログ信号をデジタル信号に変換して、ＤＳＰ８１０に出力する。
【００３２】
ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）８１０は、ＡＤＣ８０７から出力されたデジタル信号である中間周波数信号に対してデジタル信号処理を行い、その信号処理された中間周波数信号をＤＡＣ８２１に出力する。このようなＤＳＰ８１０は、ＡＧＣ検出部８１１と、アナログ復調部８１２と、ＤＣ除去部８１３とを有する。
【００３３】
ＡＧＣ検出部８１１は、図１に示すＡＧＣ検波部９２１に相当する。つまり、ＡＧＣ検出部８１１は、ＡＤＣ８０７から出力される中間周波数信号の信号レベルを検出し、その信号レベルを目標レベルに増幅するための利得を決定する。そして、ＡＧＣ検出部８１１は、その利得に応じた信号を増幅器８０６に出力することによって、ＡＤＣ８０７から出力される中間周波数信号の信号レベルを目標レベルに調整する。つまり、ＡＧＣ検出部８１１と増幅器８０６とによって自動利得制御機能が実現される。
【００３４】
アナログ復調部８１２は、中間周波数信号にアナログ放送の信号が含まれていれば、そのアナログ放送の信号に対する復調を行う。ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）除去部８１３は、中間周波数信号に含まれるデジタル放送の信号からＤＣ成分を除去する。
【００３５】
ＤＡＣ（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ）８２１は、ＤＳＰ８１０から出力されたデジタル信号の中間周波数信号をアナログ信号に変換して出力する。
【００３６】
ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）８２４およびＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）８２３は、ＤＳＰ８１０によって実行されるソフトウェアプログラムおよび制御情報などを記憶するための記録媒体である。
【００３７】
Ｉ／Ｏ部８２２は、ＤＳＰ８１０とＣＰＵなどの処理回路との間でバスを介して信号の入力と出力とを行う。
【００３８】
このように、最近のチューナＩＣであるチューナＩＣ８００は、ＡＧＣ検出部８１１を備える、すなわち、自動利得制御機能を有する。したがって、チューナＩＣ８００は、図１に示す復調ＩＣ９２０などの他の回路からの信号を受けることなく、中間周波数信号の信号レベルを目標レベルに調整する。
【００３９】
ここで、発明者らは、図１に示す従来のチューナ装置９００において、チューナＩＣ９１０の代わりに、図２に示すチューナＩＣ８００を用いると、チューナ装置の性能が低下することを見出した。
【００４０】
図３は、従来のチューナ装置から想定される課題を説明するための図である。
【００４１】
チューナ装置７００は、図１に示すチューナ装置９００と同様の構成を有するが、図１に示すチューナＩＣ９１０の代わりに、図２に示すチューナＩＣ８００を備える。なお、図３では、説明を分かりやすくするために、チューナＩＣ８００の一部の構成要素のみが示されているが、チューナＩＣ８００は、図２に示すようにミキサ８０３などの構成要素も備えている。
【００４２】
このようなチューナ装置７００では、チューナＩＣ８００にＡＧＣ検出部８１１が備えられているため、ＡＧＣ検出部８１１と同様の機能を有するＡＧＣ検波部９２１を、復調ＩＣに備える必要がない。したがって、チューナ装置７００は、図１に示すＡＧＣ検波部９２１を有する復調ＩＣ９２０の代わりに、ＡＧＣ検波部９２１を持たない復調ＩＣ８５０を備える。
【００４３】
しかしながら、このようなチューナ装置７００では、性能が低下してしまうという課題がある。つまり、チューナ装置７００では、高速に起動することができない、または、チューナＩＣ８００がバスからノイズを受け易くなる。チューナＩＣ８００がノイズを受けると、チューナ装置７００を備えたテレビから出力される映像および音声の品質が低下する。
【００４４】
具体的には、チューナＩＣ８００がバスから受けるノイズを低減するためには、図１に示す例のように、チューナＩＣ８００が中間周波数信号を出力しているときには、バスリピータ９２２によってバスを切断しておけばよい。これにより、チューナＩＣ８００は、ＣＰＵ９４０のバスを介した通信、つまり高い周波数クロックによる通信から切り離されるため、チューナＩＣ８００がバスから受けるノイズを低減することができる。
【００４５】
しかし、バスリピータ９２２によってバスを切断すれば、ＡＧＣ検出部８１１がチューナＩＣ８００に備えられているため、ＣＰＵ９４０は、ＡＧＣ検出部８１１によって決定された利得を示す利得信号を取得することができない。
【００４６】
つまり、ＣＰＵ９４０は、この利得信号に基づいて、アンテナ９９０を介して受信されている放送波の信号強度を特定し、その信号強度を示すインジケータ（すなわち、ＲＳＳＩ：Ｒｅｃｅｉｖｅｄ  Ｓｉｇｎａｌ  Ｓｔｒｅｎｇｔｈ  Ｉｎｄｉｃａｔｏｒ）を、テレビのディスプレイに放送波の映像と共に表示させることができる。しかし、チューナＩＣ８００のノイズを低減するために、バスを切断してしまうと、このインジケータの表示ができなくなってしまう。言い換えれば、そのインジケータを表示するためには、チューナＩＣ８００のノイズを低減することができない。すなわち、チューナＩＣ８００の妨害耐性が低下してしまう。
【００４７】
または、チューナＩＣ８００がバスから受けるノイズを低減するためには、ＣＰＵ９４０がバスを介して各ＩＣを制御するためのクロック周波数を低く設定しておけばよい。これにより、そのノイズを低減することができる。
【００４８】
しかし、クロック周波数が低ければ、チューナ装置７００を高速に起動させることができない。
【００４９】
つまり、チューナＩＣ８００のＤＳＰ８１０は、ソフトウェアプログラムを実行することによって、中間周波数信号に対してデジタル信号処理を行う。したがって、ＤＳＰ８１０は、起動時には、ＣＰＵ９４０とバスを介して通信し、そのソフトウェアプログラムを読み込み、ＲＡＭ８２４に書き込む必要がある。さらに、チューナ装置７００の初期化時には、ＤＳＰ８１０は、ＣＰＵ９４０とバスを介して通信し、デジタル信号処理の制御または特性を変更するためのデータを受信してＲＡＭ８２４に書き込む必要がある。しかし、クロック周波数が低ければ、その起動および初期化時のデータの受信に時間がかかってしまう。
【００５０】
このように、チューナ装置７００では、チューナＩＣの妨害耐性が低下するか、起動が遅くなってしまうという課題がある。
【００５１】
このような問題を解決するために、本開示の一態様に係るチューナ装置は、アンテナを介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力するチューナ回路と、前記チューナ回路から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路と、前記チューナ回路および前記映像音声処理回路にバスを介して接続され、前記チューナ回路および前記映像音声処理回路を制御する制御回路とを備え、前記チューナ回路は、さらに、自動利得制御機能を有し、前記映像音声処理回路に出力される前記中間周波数信号の信号レベルを前記自動利得制御機能によって目標レベルに調整し、前記制御回路は、前記チューナ回路が、前記中間周波数信号の出力を停止している第１の状態であるときには、前記バスを介して前記チューナ回路および前記映像音声処理回路を制御するためのクロック周波数を第１の周波数に切り替え、前記チューナ回路が、前記中間周波数信号を出力している第２の状態であるときには、前記クロック周波数を前記第１の周波数未満の周波数に切り替える。
【００５２】
これにより、チューナ回路からの中間周波数信号の出力が停止されているときには、バスのクロック周波数が高いため、チューナ装置の起動を高速に行うことができる。さらに、チューナ回路から中間周波数信号が出力されているときには、バスのクロック周波数が低いため、チューナ回路がバスから受けるノイズを低減することができる。すなわち、自動利得制御機能を有するチューナ回路であっても、そのチューナ回路の妨害耐性を高めることができる。その結果、映像音声信号に基づく映像および音声のそれぞれの品質低下を抑えることができる。さらに、制御回路は、中間周波数信号を出力しているチューナ回路にノイズを与えずにアクセスできる。したがって、制御回路は、映像音声信号に基づく映像がディスプレイに表示されているときにも、チューナ回路の自動利得制御機能によって決定される利得を示す信号を取得することができる。これにより、その利得によって特定される放送波の信号強度を示すインジケータを、放送波の映像とともにディスプレイに表示させることができる。
【００５３】
また、前記チューナ装置は、さらに、前記バスにおける前記チューナ回路と前記制御回路との間の部位と、グランドとの間の静電容量を第１の値と、前記第１の値よりも大きい値とに切り替える静電容量切替部を備え、前記制御回路は、さらに、前記チューナ回路が前記第１の状態であるときには、前記静電容量切替部に、前記静電容量を第１の値に切り替えさせ、前記チューナ回路が前記第２の状態であるときには、前記静電容量切替部に、前記静電容量を前記第１の値よりも大きい値に切り替えさせてもよい。
【００５４】
これにより、チューナ回路からの中間周波数信号の出力が停止されているときには、静電容量が小さい値に切り替えられる。したがって、制御回路がチューナ回路および映像音声処理回路を制御するためにバスを介して送受信される信号の立ち上がり時間を短くすることができる。その結果、バスのクロック周波数をより高くすることができ、チューナ装置の起動をより高速に行うことができる。また、チューナ回路から中間周波数信号が出力されているときには、静電容量が大きい値に切り替えられるため、バスを介して送受信される信号から多くのノイズを除くことができる。その結果、映像音声信号に基づく映像および音声のそれぞれの品質低下をより抑えることができる。
【００５５】
また、前記チューナ回路は、第１のチューナ回路と第２のチューナ回路とを備え、前記制御回路は、前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第１の状態であるときには、前記クロック周波数を前記第１の周波数に切り替え、前記第１のチューナ回路および前記第２のチューナ回路のうちの一方だけが前記第２の状態であるときには、前記クロック周波数を前記第１の周波数未満の第２の周波数に切り替え、前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第２の状態であるときには、前記クロック周波数を前記第１の周波数未満の第３の周波数に切り替えてもよい。例えば、前記第２の周波数と前記第３の周波数とは実質的に等しくてもよい。
【００５６】
これにより、第１のチューナ回路および第２のチューナ回路のいずれからも中間周波数信号が出力されていないときには、バスのクロック周波数が高いため、チューナ装置の起動を高速に行うことができる。さらに、第１のチューナ回路および第２のチューナ回路のうちの少なくとも一方から中間周波数信号が出力されているときには、バスのクロック周波数が低いため、その中間周波数信号を出力しているチューナ回路がバスから受けるノイズを低減することができる。例えば、第１のチューナ回路がチャンネル変更のために中間周波数信号の出力を停止していても、第２のチューナ回路が中間周波数信号を出力していれば、低いクロック周波数に切り替えられる。したがって、中間周波数信号を出力している第２のチューナ回路がバスから受けるノイズを低減することができる。
【００５７】
また、前記制御回路は、前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第１の状態であるときには、前記静電容量切替部に、前記静電容量を前記第１の値に切り替えさせ、前記第１のチューナ回路および前記第２のチューナ回路のうちの一方だけが前記第２の状態であるときには、前記静電容量切替部に、前記静電容量を前記第１の値よりも大きい第２の値に切り替えさせ、前記第１のチューナ回路および前記第２のチューナ回路のそれぞれが前記第２の状態であるときには、前記静電容量切替部に、前記静電容量を前記第１の値よりも大きい第３の値に切り替えさせてもよい。例えば、前記第２の値と前記第３の値とは実質的に等しくてもよい。
【００５８】
これにより、第１のチューナ回路および第２のチューナ回路のいずれからも中間周波数信号が出力されていないときには、静電容量が小さい値に切り替えられるため、バスを介して送受信される信号の立ち上がり時間を短くすることができる。その結果、バスのクロック周波数をより高くすることができ、チューナ装置の起動をより高速に行うことができる。また、第１のチューナ回路および第２のチューナ回路のうちの少なくとも一方から中間周波数信号が出力されているときには、静電容量が大きい値に切り替えられるため、バスを介して送受信される信号から多くのノイズを除くことができる。その結果、映像音声信号に基づく映像および音声のそれぞれの品質低下をより抑えることができる。
【００５９】
なお、これらの包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ−ＲＯＭなどの記録媒体で実現されてもよく、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。
【００６０】
以下、実施の形態について、図面を参照しながら具体的に説明する。
【００６１】
なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００６２】
また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、同じ構成部材については同じ符号を付している。
【００６３】
（実施の形態１）
［テレビの構成］
図４は、実施の形態１におけるチューナ装置を備えたテレビの構成を示すブロック図である。
【００６４】
本実施の形態におけるチューナ装置１００は、妨害耐性および処理速度などの性能の低下を抑えた装置であって、テレビ１０に備えられる。つまり、テレビ１０は、チューナ装置１００と、ディスプレイ２０と、スピーカ３０とを備える。
【００６５】
チューナ装置１００は、アンテナ９９０を介して放送波を受信し、受信された放送波から中間周波数信号を生成する。そして、チューナ装置１００は、その中間周波数信号に対して復調および復号などの処理を行うことによって映像音声信号を出力する。ディスプレイ２０は、例えば液晶ディスプレイまたは有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイなどからなり、映像音声信号によって示される映像を表示する。スピーカ３０は、映像音声信号によって示される音声を出力する。
【００６６】
このように、本実施の形態におけるテレビ１０は、妨害耐性および処理速度などの性能の低下を抑えたチューナ装置１００を備えている。したがって、このテレビ１０では、妨害耐性の低下が抑えられるため、放送波の映像および音声の品質低下を抑制することができる。さらに、処理速度の低下が抑えられるため、テレビ１０の電源投入時から映像および音声の出力までの起動時間を短くすることができ、さらに、チャンネル変更のための処理速度も向上することができる。
【００６７】
［チューナ装置の構成］
図５は、実施の形態１におけるチューナ装置１００の構成の一例を示すブロック図である。なお、本実施の形態におけるチューナ装置１００が備える複数の構成要素のうち、図１〜図３に示す構成要素と同一のものには、同一の符号を付し、その構成要素の詳細な説明を省略する。
【００６８】
本実施の形態におけるチューナ装置１００は、上述のように、妨害耐性および処理速度などの性能の低下を抑えた装置である。このようなチューナ装置１００は、例えば図２に示すチューナＩＣ８００と、復調ＩＣ８５０と、デコーダＩＣ９３０と、ＣＰＵ１２０と、静電容量切替部１１０とを備える。つまり、本実施の形態におけるチューナ装置１００は、図３に示すチューナ装置７００と比べて、静電容量切替部１１０をさらに備え、ＣＰＵ９４０の代わりにＣＰＵ１２０を備えている。なお、本実施の形態では、復調ＩＣ８５０およびデコーダＩＣ９３０によって、映像音声処理回路１３０が構成されている。
【００６９】
また、本実施の形態では、ＣＰＵ１２０、復調ＩＣ８５０およびデコーダＩＣ９３０は、バスを介して相互に接続され、さらに、チューナＩＣ８００は、復調ＩＣ８５０とバスを介して接続されている。このバスは、各ＩＣ間のコミュニケーション用の２線式シリアルバス（具体的には、ＩＩＣバス：Ｉｎｔｅｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  ＢＵＳ）である。また、このバスは、シリアルデータ（ＳＤＡともいう）用の制御線と、シリアルクロック（ＳＣＬともいう）用の制御線とを含む。
【００７０】
チューナＩＣ８００は、増幅器８０６と、ＤＳＰ８１０と、Ｉ／Ｏ部８２２とを備える。なお、図５では、説明を分かりやすくするために、チューナＩＣ８００の一部の構成要素のみが示されているが、チューナＩＣ８００は、図２に示すようにミキサ８０３などの構成要素も備えている。このようなチューナＩＣ８００は、アンテナを介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力する。また、チューナＩＣ８００は、ＤＳＰ８１０に含まれるＡＧＣ検出部８１１を備えている。つまり、チューナＩＣ８００は、自動利得制御機能を有する。したがって、チューナＩＣ８００は、中間周波数信号の信号レベルをその自動利得制御機能によって目標レベルに調整し、信号レベルが調整された中間周波数信号を映像音声処理回路１３０に出力する。
【００７１】
映像音声処理回路１３０は、チューナＩＣ８００から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する。具体的には、映像音声処理回路１３０の復調ＩＣ８５０は、チューナＩＣ８００から出力された中間周波数信号を復調することによってトランスポートストリームを生成し、そのトランスポートストリームをデコーダＩＣ９３０に出力する。このトランスポートストリームは、デジタル放送の映像、音声、静止画、および文字などを示す信号が多重化された構成を有する。デコーダＩＣ９３０は、復調ＩＣ８５０から出力されたトランスポートストリームを復号することによって映像音声信号を生成し、その生成された映像音声信号のうちの映像信号をディスプレイ２０に出力し、音声信号をスピーカ３０に出力する。
【００７２】
また、本実施の形態では、映像音声処理回路１３０の復調ＩＣ８５０に含まれるバスリピータ９２２は、図１および図３に示す例のように、バスの接続と切断とを切り替えることなく、バスの接続を維持する。つまり、チューナＩＣ８００は、中間周波数信号を出力しているときにも、中間周波数信号を出力していないときにも、復調ＩＣ８５０のバスリピータ９２２を介してＣＰＵ１２０に接続されている。言い換えれば、チューナＩＣ８００は、起動時にも、テレビ１０が放送波の映像および音声を出力しているときにも、バスを介してＣＰＵ１２０に接続されている。但し、バスリピータ９２２を利用してチューナＩＣ８００とＣＰＵ１２０との間で制御するときのみバスを接続し、そうでないときはバスを切断しても良い。
【００７３】
ＣＰＵ１２０は、Ｉ／Ｏ部１２１と、クロック切替部１２２とを備える。
【００７４】
Ｉ／Ｏ部１２１は、復調ＩＣ８５０およびデコーダＩＣ９３０のそれぞれとの間でバスを介した信号の入力と出力とを行う。
【００７５】
クロック切替部１２２は、バスを介してチューナＩＣ８００および映像音声処理回路１３０を制御するためのクロック周波数を切り替える。具体的には、クロック切替部１２２は、チューナＩＣ８００が中間周波数信号を出力していない第１の状態であるときには、そのクロック周波数を第１の周波数に切り替える。一方、クロック切替部１２２は、チューナＩＣ８００が中間周波数信号を出力している第２の状態であるときには、そのクロック周波数を第１の周波数未満の周波数に切り替える。例えば、第１の周波数は、４００ｋＨｚであり、第１の周波数未満の周波数は、１００ｋＨｚである。なお、チューナＩＣ８００が中間周波数信号を出力していない第１の状態を、以下、非出力状態ともいい、中間周波数信号を出力している第２の状態を、以下、出力状態ともいう。
【００７６】
また、ＣＰＵ１２０は、チューナＩＣ８００の状態に関わらず、バスを介してチューナＩＣ８００に接続されている。したがって、ＣＰＵ１２０は、チューナＩＣ８００が出力状態のときに、そのチューナＩＣ８００にバスを介してアクセスし、そのチューナＩＣ８００のＡＧＣ検出部８１１から、決定された利得を示す利得信号を取得することができる。そして、ＣＰＵ１２０は、この利得信号に基づいて、アンテナ９９０を介して受信されている放送波の信号強度を特定し、その信号強度を示すインジケータを、テレビ１０のディスプレイ２０に放送波の映像と共に表示させることができる。
【００７７】
静電容量切替部１１０は、バスにおけるチューナＩＣ８００とＣＰＵ１２０との間の部位と、グランドとの間の静電容量を第１の値と、その第１の値よりも大きい値とに切り替える。つまり、ＣＰＵ１２０は、チューナＩＣ８００が非出力状態であるときには、静電容量切替部１１０に、静電容量を第１の値に切り替えさせる。ＣＰＵ１２０は、チューナＩＣ８００が出力状態であるときには、静電容量切替部１１０に、静電容量を第１の値よりも大きい値に切り替えさせる。
【００７８】
［静電容量切替部の構成］
図６は、実施の形態１における静電容量切替部１１０の構成の一例を示す回路構成図である。
【００７９】
静電容量切替部１１０は、コンデンサＣ１およびコンデンサＣ２と、スイッチ１１１とを備える。
【００８０】
スイッチ１１１は、ＣＰＵ１２０から出力される制御信号に応じて、コンデンサＣ１およびコンデンサＣ２のそれぞれの一端と、グランドとの間の状態を接続と切断とに切り替える。例えば、本実施の形態では、スイッチ１１１は、トランジスタおよび２つの抵抗器を備える。しかし、スイッチ１１１の構成は、図６に示す構成に限定されるものではなく、どのような構成であってもよい。
【００８１】
コンデンサＣ１は、スイッチ１１１とバスのＳＣＬ用の制御線との間に接続され、コンデンサＣ２は、スイッチ１１１とバスのＳＤＡ用の制御線との間に接続されている。
【００８２】
このような静電容量切替部１１０は、ＣＰＵ１２０から出力される制御信号の信号レベルがＨｉｇｈのときには、スイッチ１１１がオンになり、コンデンサＣ１およびコンデンサＣ２のそれぞれの一端をグランドに電気的に接続する。これにより、チューナＩＣ８００側のバスは、コンデンサＣ１またはコンデンサＣ２を介してグランドに接続される。つまり、チューナＩＣ８００側のバスとグランドとの間の静電容量が第１の値よりも大きい値（例えば、１００ｐＦ）に設定される。このようなコンデンサＣ１およびＣ２は、ローパスフィルタとして機能する。
【００８３】
また、静電容量切替部１１０は、ＣＰＵ１２０から出力される制御信号の信号レベルがＬｏｗのときには、スイッチ１１１がオフになり、コンデンサＣ１およびコンデンサＣ２のそれぞれの一端をグランドから電気的に切断する。これにより、チューナＩＣ８００側のバスは、グランドから電気的に切断される。つまり、チューナＩＣ８００側のバスとグランドとの間の静電容量が第１の値（例えば、実質的に０Ｆ）に設定される。
【００８４】
このように、本実施の形態では、チューナＩＣ８００が非出力状態である場合には、クロック周波数は高い第１の周波数に切り替えられる。したがって、テレビ１０、すなわちチューナ装置１００が起動するときには、ＣＰＵ１２０は、チューナＩＣ８００、復調ＩＣ８５０およびデコーダＩＣ９３０のそれぞれと高速に通信し、チューナ装置１００を高速に起動させるこができる。つまり、チューナＩＣ８００のＤＳＰ８１０は、ＣＰＵ１２０とバスを介して通信し、ソフトウェアプログラムの読み込みを迅速に行うことができる。また、ＤＳＰ８１０は、ＣＰＵ１２０とバスを介して通信し、デジタル信号処理の制御または特性を変更するためのデータを迅速に受信することができる。さらに、チューナＩＣ８００が非出力状態である場合には、チューナＩＣ８００側のバスとグランドとの間の静電容量が、小さい第１の値に切り替えられる。したがって、バスを介して送受信される信号の立ち上がり時間を短くすることができる。例えば、その立ち上がり時間を３００ｎｓ以下にすることができる。これにより、クロック周波数が高すぎることによって、通信が不可能になることを防ぐことができる。言い換えれば、クロック周波数をより高くすることができ、処理速度をさらに速くすることができる。
【００８５】
また、本実施の形態では、チューナＩＣ８００が出力状態である場合には、クロック周波数は第１の周波数よりも低い周波数に切り替えられる。したがって、チューナＩＣ８００がバスから受けるノイズを低減することができる。その結果、テレビ１０のディスプレイ２０およびスピーカ３０から出力される放送波の映像および音声の品質が低下することを抑えることができる。さらに、チューナＩＣ８００が出力状態である場合には、チューナＩＣ８００側のバスとグランドとの間の静電容量が、第１の値よりも大きい値に切り替えられる。したがって、ローパスフィルタのカットオフ周波数を下げることができ、そのバスを介して送受信される信号から多くのノイズを除くことができる。すなわち、チューナＩＣ８００がバスから受けるノイズをさらに低減することができる。
【００８６】
［チューナ装置の処理動作］
図７は、実施の形態１におけるチューナ装置１００のＣＰＵ１２０の処理動作の一例を示すフローチャートである。
【００８７】
チューナ装置１００が起動するときには、ＣＰＵ１２０は、まず、デコーダＩＣ９３０からの映像音声信号の出力を停止させる（ステップＳ１０１）。つまり、ＣＰＵ１２０は、チューナＩＣ８００の状態を非出力状態（すなわち第１の状態）にすることによって、デコーダＩＣ９３０からの映像音声信号の出力を停止させる。
【００８８】
次に、ＣＰＵ１２０のクロック切替部１２２は、バスを介してチューナＩＣ８００および映像音声処理回路１３０を制御するためのクロック周波数を、第１の周波数である４００ｋＨｚに切り替える（ステップＳ１０２ａ）。そして、ＣＰＵ１２０は、静電容量切替部１１０を制御することにより、つまり、Ｌｏｗの制御信号を静電容量切替部１１０に出力してスイッチ１１１をオフすることにより、チューナＩＣ８００側のバスとグランドとの間の静電容量を下げる（ステップＳ１０２ｂ）。これにより、チューナ装置１００は、高速モードに設定される。
【００８９】
次に、ＣＰＵ１２０は、復調ＩＣ８５０を初期化する（ステップＳ１０３ａ）。例えば、ＣＰＵ１２０は、復調ＩＣ８５０の復調方式を設定する。また、このときに、ＣＰＵ１２０は、ＡＤＣ８０７のパラメータ（例えばサンプリング周波数など）を設定してもよい。
【００９０】
次に、ＣＰＵ１２０は、チューナＩＣ８００を初期化する（ステップＳ１０３ｂ）。つまり、ＣＰＵ１２０は、ＤＳＰ８１０とバスを介して通信し、ソフトウェアプログラムおよびその他のデータなどのＲＡＭ８２４への書き込みをＤＳＰ８１０に実行させる。さらに、ＣＰＵ１２０は、テレビ１０が設置されている地域（例えば、国または地方など）に応じた放送波のフィルタリングの設定をＤＳＰ８１０に実行させる。
【００９１】
次に、ＣＰＵ１２０は、チューナＩＣ８００の選局を設定する（ステップＳ１０４）。つまり、ＣＰＵ１２０は、チューナＩＣ８００の第１のフィルタ８０２を、指定されるチャンネルの周波数に同調させ、そのチャンネルの信号を第１のフィルタ８０２から出力させる。そして、ＣＰＵ１２０は、同期を確認する（ステップＳ１０５）。つまり、ＣＰＵ１２０は、復調ＩＣ８５０によって中間周波数信号のトランスポートストリームへの復調が適切に行われることを確認する。この確認によって、チューナ装置１００の起動が完了する。
【００９２】
このように、本実施の形態では、起動時に行われるステップＳ１０３ａ〜Ｓ１０５の処理が高速モードによって実行されるため、チューナ装置１００の起動を高速に行うことができる。また、この起動時には、高いクロック周波数によって、チューナＩＣ８００がバスから受けるノイズが大きくても、映像音声信号の出力が停止されているため、低品質の映像および音声が視聴者に視聴されることを防ぐことができる。
【００９３】
その後、ＣＰＵ１２０は、ステップＳ１０２ｂで下げられた静電容量を上げる（ステップＳ１０６ａ）。つまり、ＣＰＵ１２０は、Ｈｉｇｈの制御信号を静電容量切替部１１０に出力してスイッチ１１１をオンにすることにより、チューナＩＣ８００側のバスとグランドとの間の静電容量を上げる。そして、ＣＰＵ１２０のクロック切替部１２２は、上述のバスのクロック周波数を、第１の周波数よりも低い１００ｋＨｚに切り替える（ステップＳ１０６ｂ）。これにより、チューナ装置１００は、低速モードに設定される。
【００９４】
次に、ＣＰＵ１２０は、デコーダＩＣ９３０からの映像音声信号の出力を開始させる（ステップＳ１０７）。つまり、ＣＰＵ１２０は、チューナＩＣ８００の状態を出力状態（すなわち第２の状態）にすることによって、デコーダＩＣ９３０からの映像音声信号の出力を開始させる。
【００９５】
そして、ＣＰＵ１２０は、チューナＩＣ８００のＡＧＣ検出部８１１によって決定されるＡＧＣ値を、そのＡＧＣ検出部８１１からバスを介して読み込む（ステップＳ１０８）。このＡＧＣ値は、自動利得制御機能によって中間周波数信号の信号レベルを目標レベルに調整するための利得を示す。つまり、ＡＧＣ値は、上述の利得信号によって示される値である。また、このとき、ＣＰＵ１２０は、このＡＧＣ値に基づいて、アンテナ９９０を介して受信されている放送波の信号強度を特定し、その信号強度を示すインジケータを、テレビ１０のディスプレイ２０に放送波の映像と共に表示させる。
【００９６】
このように、本実施の形態では、チューナＩＣ８００が出力状態である場合、すなわちチューナ装置１００からディスプレイ２０およびスピーカ３０に映像音声信号が出力されている場合には、チューナ装置１００は低速モードに設定されている。したがって、ＣＰＵ１２０がバスを介してチューナＩＣ８００のＡＧＣ検出部８１１にアクセスできる環境であっても、チューナＩＣ８００がバスから受けるノイズを低減することができる。その結果、映像音声信号によってディスプレイ２０に表示される映像、およびスピーカ３０から出力される音声の品質の低下を抑えることができる。
【００９７】
次に、ＣＰＵ１２０は、テレビ１０に対するユーザの操作があったか否かを判定する（ステップＳ１０９）。ここで、ＣＰＵ１２０は、その操作がなかったと判定すると（ステップＳ１０９のＮｏ）、ステップＳ１０８からの処理を繰り返し実行する。つまり、ＣＰＵ１２０は、ポーリングによって、ステップＳ１０８のＡＧＣ値を読み込む処理を繰り返し実行する。一方、ＣＰＵ１２０は、その操作があったと判定すると（ステップＳ１０９のＹｅｓ）、その操作が、チャンネルの変更を促す操作であるか、映像および音声の出力の終了を促す操作であるかを判別する（ステップＳ１１０）。
【００９８】
ここで、ＣＰＵ１２０は、その操作が、映像および音声の出力の終了を促す操作であると判別すると（ステップＳ１１０の終了）、全ての処理を終了する。一方、ＣＰＵ１２０は、その操作が、チャンネルの変更を促す操作であると判別すると（ステップＳ１１０のチャンネル変更）、ステップＳ１０１と同様に、デコーダＩＣ９３０からの映像音声信号の出力を停止させる（ステップＳ１１１）。
【００９９】
その後、ＣＰＵ１２０は、ステップＳ１０６ａで上げられた静電容量を下げる（ステップＳ１１２ａ）。つまり、ＣＰＵ１２０は、Ｌｏｗの制御信号を静電容量切替部１１０に出力してスイッチ１１１をオフにすることにより、チューナＩＣ８００側のバスとグランドとの間の静電容量を下げる。次に、ＣＰＵ１２０のクロック切替部１２２は、上述のバスのクロック周波数を、第１の周波数である４００ｋＨｚに切り替える（ステップＳ１１２ｂ）。これにより、チューナ装置１００は、高速モードに設定される。
【０１００】
そして、ＣＰＵ１２０は、ステップＳ１０４からの処理を繰り返し実行する。これによって、チャンネルの変更時に行われるステップＳ１０４およびＳ１０５の処理が高速モードによって実行されるため、そのチャンネルの変更を高速に行うことができる。
【０１０１】
［効果など］
このように、本実施の形態におけるチューナ装置１００は、アンテナ９９０を介して放送波を受信し、受信された放送波の周波数を他の周波数に変換することによって中間周波数信号を生成して出力するチューナＩＣ８００と、チューナＩＣ８００から出力される中間周波数信号に対して復調および復号を行うことにより、映像音声信号を出力する映像音声処理回路１３０と、チューナＩＣ８００および映像音声処理回路１３０にバスを介して接続され、そのチューナＩＣ８００および映像音声処理回路１３０を制御するＣＰＵ１２０とを備える。チューナＩＣ８００は、さらに、自動利得制御機能を有し、映像音声処理回路１３０に出力される中間周波数信号の信号レベルを自動利得制御機能によって目標レベルに調整する。ＣＰＵ１２０は、チューナＩＣ８００が、中間周波数信号の出力を停止している第１の状態であるときには、バスを介してチューナＩＣ８００および映像音声処理回路１３０を制御するためのクロック周波数を第１の周波数に切り替え、チューナＩＣ８００が、中間周波数信号を出力している第２の状態であるときには、そのクロック周波数を第１の周波数未満の周波数に切り替える。
【０１０２】
これにより、チューナＩＣ８００からの中間周波数信号の出力が停止されているときには、クロック周波数が高いため、チューナ装置１００の起動とチャンネルの変更とを高速に行うことができる。さらに、チューナＩＣ８００から中間周波数信号が出力されているときには、クロック周波数が低いため、チューナＩＣ８００がバスから受けるノイズを低減することができる。すなわち、チューナＩＣ８００の妨害耐性を高めることができる。その結果、映像音声信号によってディスプレイ２０に表示される映像と、スピーカ３０から出力される音声とのそれぞれの品質低下を抑えることができる。さらに、ＣＰＵ１２０は、中間周波数信号を出力しているチューナＩＣ８００にノイズを与えずにアクセスできるため、ディスプレイ２０に映像が表示されているときにも、チューナＩＣ８００の自動利得制御機能によって決定される利得を示すＡＧＣ値を取得することができる。したがって、そのＡＧＣ値によって特定される放送波の信号強度を示すインジケータを、放送波の映像とともにディスプレイ２０に表示させることができる。
【０１０３】
また、本実施の形態におけるチューナ装置１００は、さらに、バスにおけるチューナＩＣ８００とＣＰＵ１２０との間の部位と、グランドとの間の静電容量を第１の値と、前記第１の値よりも大きい値とに切り替える静電容量切替部１１０を備える。ＣＰＵ１２０は、チューナＩＣ８００が第１の状態であるときには、静電容量切替部１１０に、その静電容量を第１の値に切り替えさせ、チューナＩＣ８００が第２の状態であるときには、静電容量切替部１１０に、その静電容量を第１の値よりも大きい値に切り替えさせる。
【０１０４】
これにより、中間周波数信号の出力が停止されているときには、静電容量が小さい値に切り替えられるため、バスを介して送受信される信号の立ち上がり時間を短くすることができる。その結果、バスのクロック周波数をより高くすることができ、チューナ装置１００の起動とチャンネルの変更とをより高速に行うことができる。また、中間周波数信号が出力されているときには、静電容量が大きい値に切り替えられるため、バスを介して送受信される信号から多くのノイズを除くことができる。その結果、映像音声信号によってディスプレイ２０に表示される映像と、スピーカ３０から出力される音声とのそれぞれの品質低下をより抑えることができる。
【０１０５】
（実施の形態２）
実施の形態１におけるチューナ装置１００は、チューナＩＣを１つだけ備えているが、本実施の形態におけるチューナ装置は、チューナＩＣを２つ備えている。
【０１０６】
図８は、実施の形態２におけるチューナ装置の構成の一例を示すブロック図である。
【０１０７】
本実施の形態におけるチューナ装置２００は、第１のチューナＩＣ８００ａと、第２のチューナＩＣ８００ｂとを備える。つまり、本実施の形態におけるチューナ装置２００は、放送波に含まれる２つのチャンネルの信号を並列に処理することができるチューナＩＣを備え、そのチューナＩＣは、第１のチューナＩＣ８００ａと第２のチューナＩＣ８００ｂとを備えている。例えば、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれは、実施の形態１のチューナＩＣ８００と同一の構成を有する。言い換えれば、本実施の形態におけるチューナ装置２００は、実施の形態１のチューナ装置１００が備える全ての構成要素を備えるとともに、さらに、チューナＩＣ８００をもう１つ、第１のチューナＩＣ８００ａまたは第２のチューナＩＣ８００ｂとして備えている。なお、本実施の形態におけるチューナ装置２００が備える複数の構成要素のうち、実施の形態１に示す構成要素と同一のものには、同一の符号を付し、その構成要素の詳細な説明を省略する。
【０１０８】
映像音声処理回路１３０は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれから出力される中間周波数信号に対する復調および復号を行う。つまり、映像音声処理回路１３０は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれから出力される２つの中間周波数信号を並列に処理してもよく、何れか一方の中間周波数信号を選択して処理してもよい。
【０１０９】
また、本実施の形態では、ＣＰＵ１２０のクロック切替部１２２は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれが第１の状態、すなわち非出力状態であるときには、クロック周波数を第１の周波数に切り替える。また、ＣＰＵ１２０のクロック切替部１２２は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのうちの一方だけが第２の状態、すなわち出力状態であるときには、クロック周波数を第１の周波数未満の第２の周波数に切り替える。さらに、ＣＰＵ１２０のクロック切替部１２２は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれが第２の状態、すなわち出力状態であるときには、クロック周波数を第１の周波数未満の第３の周波数に切り替える。また、第２の周波数と第３の周波数とは実質的に等しくてもよい。なお、実質的に等しいとは、例えば、第２の周波数と第３の周波数との差が１０％以下であることを意味する。例えば、第２の周波数と第３の周波数とは１００ｋＨｚである。
【０１１０】
さらに、本実施の形態では、静電容量切替部１１０は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂ側のバスとグランドとの間の静電容量を、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれの状態に応じて切り替えてもよい。つまり、ＣＰＵ１２０は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれが第１の状態、すなわち非出力状態であるときには、静電容量切替部１１０に、静電容量を第１の値に切り替えさせる。また、ＣＰＵ１２０は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのうちの一方だけが第２の状態、すなわち出力状態であるときには、静電容量切替部１１０に、静電容量を第１の値よりも大きい第２の値に切り替えさせる。さらに、ＣＰＵ１２０は、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのそれぞれが第２の状態、すなわち出力状態であるときには、静電容量切替部１１０に、静電容量を第１の値よりも大きい第３の値に切り替えさせる。また、第２の値と第３の値とは実質的に等しくてもよい。なお、実質的に等しいとは、例えば、第２の値と第３の値との差が１０％以下であることを意味する。例えば、第２の値と第３の値とは１００ｐＦである。
【０１１１】
図９は、本実施の形態２におけるチューナ装置のＣＰＵ１２０の処理動作の一例を示すフローチャートである。なお、図９は、ＣＰＵ１２０が第１のチューナＩＣ８００ａを制御するための処理動作を示す。
【０１１２】
チューナ装置２００が起動するときには、ＣＰＵ１２０は、まず、第１のチューナＩＣ８００ａの中間周波数信号に基づく映像音声信号のデコーダＩＣ９３０からの出力を停止させる（ステップＳ１０１）。つまり、ＣＰＵ１２０は、第１のチューナＩＣ８００ａの状態を非出力状態（すなわち第１の状態）にすることによって、デコーダＩＣ９３０からの映像音声信号の出力を停止させる。
【０１１３】
次に、ＣＰＵ１２０は、図７に示すステップＳ１０２ａおよびＳ１０２ｂの処理を実行することによって、チューナ装置２００を高速モードに設定する（ステップＳ１０２）。そして、ＣＰＵ１２０は、図７に示すステップＳ１０３ａおよびＳ１０３ｂの処理を実行することによって、復調ＩＣ８５０、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂの初期化設定処理を行う（ステップＳ１０３）。
【０１１４】
次に、ＣＰＵ１２０は、第１のチューナＩＣ８００ａの選局を設定する（ステップＳ１０４）。そして、ＣＰＵ１２０は、第１のチューナＩＣ８００ａの選局に対する同期を確認する（ステップＳ１０５）。
【０１１５】
その後、ＣＰＵ１２０は、チューナ装置２００が高速モードに設定されているか否かを判定する（ステップＳ１２１）。ここで、高速モードに設定されていると判定すると（ステップＳ１２１のＹｅｓ）、ＣＰＵ１２０は、図７に示すステップＳ１０６ａおよびＳ１０６ｂの処理を実行することによって、チューナ装置２００を低速モードに設定する（ステップＳ１０６）。
【０１１６】
次に、ＣＰＵ１２０は、第１のチューナＩＣ８００ａの中間周波数信号に基づく映像音声信号のデコーダＩＣ９３０からの出力を開始させる（ステップＳ１０７）。そして、ＣＰＵ１２０は、第１のチューナＩＣ８００ａのＡＧＣ検出部８１１によって決定されるＡＧＣ値を、そのＡＧＣ検出部８１１からバスを介して読み込む（ステップＳ１０８）。
【０１１７】
次に、ＣＰＵ１２０は、テレビ１０に対するユーザの操作があったか否かを判定する（ステップＳ１０９）。ここで、ＣＰＵ１２０は、その操作がなかったと判定すると（ステップＳ１０９のＮｏ）、ステップＳ１０８からの処理を繰り返し実行する。一方、ＣＰＵ１２０は、その操作があったと判定すると（ステップＳ１０９のＹｅｓ）、その操作が、第１のチューナＩＣ８００ａに対するチャンネルの変更を促す操作であるか、映像および音声の出力の終了を促す操作であるかを判別する（ステップＳ１１０）。
【０１１８】
ＣＰＵ１２０は、その操作が、映像および音声の出力の終了を促す操作であると判別すると（ステップＳ１１０の終了）、全ての処理を終了する。一方、ＣＰＵ１２０は、その操作が、第１のチューナＩＣ８００ａに対するチャンネルの変更を促す操作であると判別すると（ステップＳ１１０のチャンネル変更）、ステップＳ１０１と同様に、映像音声信号の出力を停止させる（ステップＳ１１１）。つまり、ＣＰＵ１２０は、第１のチューナＩＣ８００ａの中間周波数信号に基づく映像音声信号のデコーダＩＣ９３０からの出力を停止させる。
【０１１９】
ここで、本実施の形態では、ＣＰＵ１２０は、第２のチューナＩＣ８００ｂが受信中であるか否かを判定する（ステップＳ１２１）。すなわち、ＣＰＵ１２０は、第２のチューナＩＣ８００ｂが、中間周波数信号を出力している第２の状態であるか否かを判定する。第２のチューナＩＣ８００ｂが受信中である、すなわち第２の状態であると判定すると（ステップＳ１２１のＹｅｓ）、ＣＰＵ１２０は、ステップＳ１０４からの処理を実行する。
【０１２０】
つまり、本実施の形態では、第１のチューナＩＣ８００ａが非出力状態であっても、第２のチューナＩＣ８００ｂが出力状態である場合には、ＣＰＵ１２０は、チューナ装置２００を高速モードに設定することなく、第１のチューナＩＣ８００ａの選局を低速モードで設定する。これにより、第２のチューナＩＣ８００ｂがバスから受けるノイズを低減することができる。つまり、第２のチューナＩＣ８００ｂの中間周波数信号に基づく映像音声信号によってディスプレイ２０に表示される映像と、スピーカ３０から出力される音声とのそれぞれの品質が低下することを抑えることができる。
【０１２１】
一方、第２のチューナＩＣ８００ｂが受信中ではない、すなわち第１の状態であると判定すると（ステップＳ１２１のＮｏ）、ＣＰＵ１２０は、図７に示すステップＳ１１２ａおよびＳ１１２ｂの処理を実行することによって、チューナ装置２００を高速モードに設定する。そして、ＣＰＵ１２０は、ステップＳ１０４からの処理を繰り返し実行する。
【０１２２】
このように、ＣＰＵ１２０は、図９に示すフローチャートに基づいて、第１のチューナＩＣ８００ａを制御するが、第２のチューナＩＣ８００ｂも同様に制御する。つまり、ＣＰＵ１２０は、第２のチューナＩＣ８００ｂを制御するときには、ステップＳ１２１では、第１のチューナＩＣ８００ａが受信中であるか否かを判定し、他の各ステップでは、第２のチューナＩＣ８００ｂに対応する処理を実行する。
【０１２３】
［効果など］
以上のように、本実施の形態では、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのいずれからも中間周波数信号が出力されていないときには、バスのクロック周波数が高いため、チューナ装置２００の起動を高速に行うことができる。さらに、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのうちの少なくとも一方から中間周波数信号が出力されているときには、バスのクロック周波数が低いため、その中間周波数信号を出力しているチューナＩＣがバスから受けるノイズを低減することができる。例えば、第１のチューナＩＣ８００ａがチャンネル変更のために中間周波数信号の出力を停止していても、第２のチューナＩＣ８００ｂが中間周波数信号を出力していれば、低いクロック周波数に切り替えられる。したがって、中間周波数信号を出力している第２のチューナＩＣ８００ｂがバスから受けるノイズを低減することができる。
【０１２４】
また、本実施の形態では、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのいずれからも中間周波数信号が出力されていないときには、静電容量が小さい値に切り替えられるため、バスを介して送受信される信号の立ち上がり時間を短くすることができる。その結果、バスのクロック周波数をより高くすることができ、チューナ装置２００の起動をより高速に行うことができる。また、第１のチューナＩＣ８００ａおよび第２のチューナＩＣ８００ｂのうちの少なくとも一方から中間周波数信号が出力されているときには、静電容量が大きい値に切り替えられるため、バスを介して送受信される信号から多くのノイズを除くことができる。その結果、映像音声信号に基づく映像および音声のそれぞれの品質低下をより抑えることができる。
【０１２５】
（その他の実施の形態）
以上、本開示のチューナ装置について、各実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれてもよい。
【０１２６】
例えば、上記各実施の形態におけるチューナ装置は、バスリピータ９２２を備えているが、このバスリピータ９２２を備えていなくてもよい。つまり、上記各実施の形態におけるチューナ装置では、チューナＩＣは、復調ＩＣ８５０を介してＣＰＵ１２０に接続されているが、復調ＩＣ８５０を介さずに、ＣＰＵ１２０に接続されていてもよい。
【０１２７】
図１０は、本開示のチューナ装置の構成の一例を示すブロック図である。
【０１２８】
例えば、本開示の一態様に係るチューナ装置３００は、静電容量切替部１１０と、ＣＰＵ１２０と、チューナＩＣ８００と、映像音声処理回路１３０とを備える。ここで、チューナＩＣ８００は、バスを介してＣＰＵ１２０にダイレクトに接続されている。このようなチューナ装置３００であっても、上記各実施の形態と同様の処理を行い、同様の作用効果を奏することができる。
【０１２９】
また、上記各実施の形態では、チューナ装置は静電容量切替部１１０を備えているが、この静電容量切替部１１０を備えていなくてもよい。静電容量を切り替えず、バスのクロック周波数を切り替えるだけでも、本開示の効果を奏することができるが、静電容量を切り替えることによって、その効果をより高めることができる。
【０１３０】
また、上記各実施の形態では、バスの一例としてＩＩＣバスをあげたが、これに限らずどのようなバスであってもよい。
【０１３１】
また、上記各実施の形態では、第１の周波数が４００ｋＨｚであり、第２の周波数および第３の周波数が１００ｋＨｚであるが、これらの周波数は一例であって、第１〜第３の周波数のそれぞれはこれに限定されない。
【０１３２】
また、実施の形態２では、チューナ装置２００は、２つのチューナＩＣを備えたが、３つ以上のチューナＩＣを備えてもよい。このような場合でも、ＣＰＵ１２０は、少なくとも１つのチューナＩＣから中間周波数信号が出力されていれば、チューナ装置を低速モードに設定し、何れのチューナＩＣからも中間周波数信号が出力されていなければ、チューナ装置を高速モードに設定する。
【産業上の利用可能性】
【０１３３】
本開示のチューナ装置は、例えばテレビなどに備えられるチューナ装置として利用可能である。
【符号の説明】
【０１３４】
１０    テレビ受像機
２０    ディスプレイ
３０    スピーカ
１００、２００、３００    チューナ装置
１１０    静電容量切替部
１１１    スイッチ
１２０    ＣＰＵ
１２１、８２２、９２３、９２４、９３１    Ｉ／Ｏ部
１２２    クロック切替部
１３０    映像音声処理回路
８００    チューナＩＣ
８０１、８０６    増幅器
８０２    第１のフィルタ
８０３    ミキサ
８０４    発信器
８０５    第２のフィルタ
８０７    ＡＤＣ
８１０    ＤＳＰ
８１１    ＡＧＣ検出部
８１２    アナログ復調部
８１３    ＤＣ除去部
８２１    ＤＡＣ
８２３    ＲＯＭ
８２４    ＲＡＭ
８５０    復調ＩＣ
９２２    バスリピータ
９２３    Ｉ／Ｏ部
９２４    Ｉ／Ｏ部
９３０    デコーダＩＣ
９９０    アンテナ
Ｃ１    コンデンサ
Ｃ２    コンデンサ
【図１】
2019087903.tif 000003
【図２】
2019087903.tif 000004
【図３】
2019087903.tif 000005
【図４】
2019087903.tif 000006
【図５】
2019087903.tif 000007
【図６】
2019087903.tif 000008
【図７】
2019087903.tif 000009
【図８】
2019087903.tif 000010
【図９】
2019087903.tif 000011
【図１０】
2019087903.tif 000012