(57)【要約】【課題】ｐ型不純物がトレンチの側面に導入されるのを抑制しながら、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる技術を提供する。【解決手段】  半導体装置の製造方法は、半導体基板の表層部にトレンチを形成する、トレンチ形成工程と、前記トレンチの底面及び側面に保護膜を形成する工程であって、前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる、保護膜形成工程と、前記保護膜が残存した状態で、イオン注入によって前記トレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する、電界緩和領域形成工程と、を備える。【選択図】図２
2019087556.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板の表層部にトレンチを形成する、トレンチ形成工程と、
前記トレンチの底面及び側面に保護膜を形成する工程であって、前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる、保護膜形成工程と、
前記保護膜が残存した状態で、イオン注入によって前記トレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する、電界緩和領域形成工程と、を備える半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
トレンチ型の絶縁ゲート部を備えた半導体装置では、絶縁ゲート部の底部のゲート絶縁膜に電界が集中する。特許文献１は、このような電界集中を緩和するために、トレンチ型の絶縁ゲート部の底部のゲート絶縁膜に接するようにｐ型の電界緩和領域を設ける技術を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１１６８２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このような半導体装置では、半導体基板の表層部にトレンチを形成するトレンチ形成工程、トレンチの底面及び側面に保護膜を形成する保護膜形成工程、及び、保護膜が残存した状態で、イオン注入によってトレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する電界緩和領域形成工程、を実施することで、トレンチ型の絶縁ゲート部の底部に電界緩和領域が形成される。
【０００５】
保護膜は、ｐ型不純物がトレンチの側面に導入されるのを抑制するために必要とされる。しかしながら、保護膜が形成されていても、ｐ型不純物が保護膜を超えてトレンチの側面に染み出す現象が生じ得る。このようなｐ型不純物の染み出しを抑えるためには、ｐ型不純物をイオン注入するときのイオン注入エネルギーを低くしなければならない。しかしながら、イオン注入エネルギーを低くすると、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することが困難となる。
【０００６】
本明細書は、ｐ型不純物がトレンチの側面に導入されるのを抑制しながら、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書が開示する半導体装置の製造方法は、半導体基板の表層部にトレンチを形成するトレンチ形成工程と、前記トレンチの底面及び側面に保護膜を形成する工程であって、前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる、保護膜形成工程と、前記保護膜が残存した状態で、イオン注入によって前記トレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する電界緩和領域形成工程と、を備えることができる。ここで、「前記底面の前記保護膜の厚みが前記側面の前記保護膜の厚みよりも薄くなる」とは、トレンチの底面に保護膜が存在せず、トレンチの側面のみに保護膜が存在する場合も含む。この製造方法によると、トレンチの底面の保護膜の厚みが薄く形成されている（又は、トレンチの底面に保護膜が形成されていない）ので、イオン注入エネルギーを低くしても、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる。また、イオン注入エネルギーが低く抑えられることで、トレンチの側面の保護膜を超えてｐ型不純物が染み出すことが抑えられ、トレンチの側面にｐ型不純物が導入されることが抑えられる。このように、上記製造方法によると、ｐ型不純物がトレンチの側面に導入されるのを抑制しながら、トレンチの底面直下に所望のプロファイルを有する電界緩和領域を形成することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体装置の要部断面図を模式的に示す。
【図２】半導体装置の製造方法のうちの電界緩和領域を形成する製造フローを示す。
【図３Ａ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【図３Ｂ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【図３Ｃ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【図４Ａ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【図４Ｂ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【図４Ｃ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【図４Ｄ】電界緩和領域を形成する一過程の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００９】
図１に示されるように、半導体装置１は、ＭＯＳＦＥＴと称されるパワー半導体素子であり、半導体基板１０、半導体基板１０の裏面を被覆するドレイン電極２２、半導体基板１０の表面を被覆するソース電極２４及び半導体基板１０の表層部に設けられているトレンチ型の絶縁ゲート部３０を備える。
【００１０】
半導体基板１０は、炭化珪素（４Ｈ−ＳｉＣ）を材料とする基板であり、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ+型のボディコンタクト領域１４、ｎ+型のソース領域１５及びｐ+型の電界緩和領域１６を有する。
【００１１】
ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面に露出する。ドレイン領域１１は、ドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面を被膜するドレイン電極２２にオーミック接触する。
【００１２】
ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１とボディ領域１３の間に配置されている。ドリフト領域１２は、絶縁ゲート部３０の側面に接する。ドリフト領域１２は、エピタキシャル成長法を利用して、ドレイン領域１１の表面から結晶成長して形成される。
【００１３】
ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、絶縁ゲート部３０の側面に接する。ボディ領域１３は、エピタキシャル成長法を利用して、ドリフト領域１２の表面から結晶成長して形成される。または、ドリフト領域１２の表層部にイオン注入法を利用して形成されてもよい。
【００１４】
ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ボディコンタクト領域１４は、イオン注入法を利用して、半導体基板１０の表層部に例えばアルミニウム又はボロンを導入して形成される。ボディコンタクト領域１４は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。
【００１５】
ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されており、半導体基板１０の表面に露出する。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１５は、絶縁ゲート部３０の側面に接する。ソース領域１５は、イオン注入法を利用して、半導体基板１０の表層部に例えば窒素又はリンを導入して形成される。ソース領域１５は、半導体基板１０の表面を被膜するソース電極２４にオーミック接触する。
【００１６】
絶縁ゲート部３０は、半導体基板１０の表面から深部に向けて伸びており、ゲート絶縁膜３２及びゲート電極３４を有する。絶縁ゲート部３０は、ソース領域１５及びボディ領域１３を貫通してドリフト領域１２の一部に侵入するトレンチ３０Ｔ内に設けられている。ゲート絶縁膜３２は、トレンチ３０Ｔの底面及び側面を被覆しており、例えば酸化シリコンで形成されている。ゲート絶縁膜３２は、半導体基板１０の表層部にトレンチ３０Ｔを形成した後に、蒸着技術、ＣＶＤ、熱酸化を利用して、そのトレンチ３０Ｔの側面に選択的に堆積することで形成される。ゲート電極３４は、ゲート絶縁膜３２によってソース領域１５、ボディ領域１３及びドリフト領域１２から隔てられており、例えば不純物を高濃度に含むポリシリコンで形成されている。特に、ゲート電極３４は、ドリフト領域１２とソース領域１５の間に位置するボディ領域１３に対向しており、この対向部分に反転層を形成するように構成されている。
【００１７】
電界緩和領域１６は、絶縁ゲート部３０の底部に対応して配置されており、絶縁ゲート部３０の底部のゲート絶縁膜３２とドリフト領域１２の間に配置されている。電界緩和領域１６は、絶縁ゲート部３０の底部のゲート絶縁膜３２の電界集中を緩和し、このゲート絶縁膜３２の絶縁破壊を抑制することができる。電界緩和領域１６は、電位がフローティングであってもよく、図示省略の断面でボディ領域１３に接続されていてもよい。
【００１８】
次に、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４にソース電極２４よりも正となる電圧が印加されていると、半導体装置１はオンである。このとき、絶縁ゲート部３０の側方に位置するボディ領域１３に反転層が形成され、その反転層を介してソース領域１５からドリフト領域１２に電子が注入される。これにより、ドレイン電極２２とソース電極２４が導通する。ドレイン電極２２に正電圧が印加され、ソース電極２４が接地され、絶縁ゲート部３０のゲート電極３４が接地されていると、半導体装置１はオフである。このとき、絶縁ゲート部３０の側方に位置するボディ領域１３に反転層が形成されず、電流経路が遮断される。このように、半導体装置１は、スイッチング素子として動作することができる。
【００１９】
次に、半導体装置１の製造方法を説明する。以下では、半導体装置１の製造方法のうちの電界緩和領域１６を形成する工程を説明する。その他の工程については、既知の製造技術を利用することができる。
【００２０】
図２に示されるように、半導体装置１の製造方法のうちの電界緩和領域を形成する方法は、半導体基板の表層部にトレンチを形成する、トレンチ形成工程（Ｓ１）、トレンチの底面及び側面に保護膜を形成する工程であって、底面の保護膜の厚みが側面の保護膜の厚みよりも薄くなる、保護膜形成工程（Ｓ２）、及び、保護膜が残存した状態で、イオン注入によってトレンチの底面直下にｐ型不純物を導入して電界緩和領域を形成する、電界緩和領域形成工程（Ｓ３）、を備える。以下、これら工程を実施する第１の製造方法（図３Ａ〜図３Ｃ）及び第２の製造方法（図４Ａ〜図４Ｄ）を説明する。
【００２１】
（第１の製造方法）
まず、図３Ａに示されるように、半導体基板１０を準備する。半導体基板１０には、ドリフト領域１２、ボディ領域１３、ボディコンタクト領域１４及びソース領域１５が形成されている。半導体基板１０は、４Ｈ−ＳｉＣであり、その表面１０ａの面方位が（０００１）面である。次に、半導体基板１０の表面１０ａ上にパターン転写したマスク４２を形成する。マスク４２の材料は、例えば酸化シリコンである。次に、異方性ドライエッチング法を利用して、そのマスク４２から露出する半導体基板１０の表面１０ａからソース領域１５及びボディ領域１３を貫通してドリフト領域１２に侵入するトレンチ３０Ｔを形成する。半導体基板１０の表面１０ａに直交する方向から観測したときに（平面視したときに）、トレンチ３０Ｔの長手方向（図３Ａの紙面奥行方向）は、＜１１−２０＞方向である。
【００２２】
次に、図３Ｂに示されるように、熱酸化法を利用して、トレンチ３０Ｔの底面及び側面に保護膜５２を形成する。この熱酸化法による保護膜５２の酸化速度には、面方位依存性が存在する。この熱酸化法では、トレンチ３０Ｔの底面（面方位が（０００１））に形成される保護膜５２の厚み５２ｂは、トレンチ３０Ｔの側面（面方位が（０−１００））に形成される保護膜５２の厚み５２ａよりも薄く形成される。例えば、酸素を含む雰囲気において半導体基板１０を１０８０℃で加熱する条件の熱酸化では、トレンチ３０Ｔの底面に形成される保護膜５２の厚み５２ｂは、トレンチ３０Ｔの側面に形成される保護膜５２の厚み５２ａの約４分の１であることが確認されている。なお、トレンチ３０Ｔの底面の面方位が（０００１）であれば（即ち、半導体基板１０の表面１０ａの面方位が（０００１）であれば）、トレンチ３０Ｔの側面の面方位はとくに限定されず、同様の酸化速度の面方位依存性に基づいて、底面に形成される保護膜５２の厚み５２ｂが側面に形成される保護膜５２の厚み５２ａよりも薄く形成される。なお、酸化速度の面方位依存性を増加させるために、熱酸化温度は１２００℃よりも低いのが望ましい。
【００２３】
次に、図３Ｃに示されるように、イオン注入法を利用して、半導体基板１０の表面１０ａに直交する方向からトレンチ３０Ｔの底面直下にアルミニウムイオンを導入し、電界緩和領域１６を形成する。トレンチ３０Ｔの底面を被覆する保護膜５２の厚みが薄く形成されているので、イオン注入エネルギーを低くしても、トレンチ３０Ｔの底面直下に所望のプロファイルを有する電界緩和領域１６を形成することができる。また、イオン注入エネルギーが低く抑えられることで、トレンチ３０Ｔの側面を被覆する保護膜５２を超えてアルミニウムイオンが染み出す現象（Ａｌソーク）が抑えられ、トレンチ３０Ｔの側面にアルミニウムイオンが導入されることが抑えられる。なお、トレンチ３０Ｔの側面に位置するドリフト領域１２にアルミニウムイオンが染み出すと、その部分が帯電して電子密度が低下し、半導体装置１のオン抵抗が増加することが懸念される。上記製造方法では、このようなアルミニウムイオンの染み出しが抑えられるので、半導体装置１のオン抵抗の増加が抑えられる。このように、上記製造方法によると、アルミニウムイオンがトレンチ３０Ｔの側面に導入されるのを抑制しながら、所望のプロファイルを有する電界緩和領域１６を形成することができる。その後、エッチング技術を利用して保護膜５２が除去された後に、トレンチ３０Ｔ内にゲート絶縁膜３２及びゲート電極３４が形成され、絶縁ゲート部３０が形成される。
【００２４】
（第２の製造方法）
まず、図４Ａに示されるように、半導体基板１０を準備する。半導体基板１０には、ドリフト領域１２、ボディ領域１３、ボディコンタクト領域１４及びソース領域１５が形成されている。半導体基板１０は、４Ｈ−ＳｉＣである。なお、半導体基板１０の表面１０ａの面方位は、特に限定されるものではない。次に、半導体基板１０の表面１０ａ上にパターン転写したマスク４４を形成する。マスク４４の材料は、例えば酸化シリコンである。次に、異方性ドライエッチング法を利用して、そのマスク４４から露出する半導体基板１０の表面１０ａからソース領域１５及びボディ領域１３を貫通してドリフト領域１２に達するトレンチ３０Ｔを形成する。
【００２５】
次に、図４Ｂに示されるように、ＣＶＤ法を利用して、トレンチ３０Ｔの底面及び側面に保護膜５４を形成する。例えば、このＣＶＤ法は、原料ガスにＴＥＯＳ（テトラエトキシシラン）を用い、減圧雰囲気でＴＥＯＳ分解温度以上に半導体基板１０を加熱して行われる。
【００２６】
次に、図４Ｃに示されるように、異方性ドライエッチング法を利用して、トレンチ３０Ｔの底面を被覆する保護膜５４を除去する。このとき、半導体基板１０の表面１０ａ上のマスク４４の一部も除去されるが、マスク４４の厚みが十分に厚いので、マスク４４は半導体基板１０の表面１０ａ上に残存することができる。この異方性ドライエッチングにより、トレンチ３０Ｔの底面には保護膜５４が存在せず、トレンチ３０Ｔの側面のみに保護膜５４が選択的に残存する。
【００２７】
次に、図４Ｄに示されるように、イオン注入法を利用して、半導体基板１０の表面１０ａに直交する方向からトレンチ３０Ｔの底面直下にアルミニウムイオンを導入し、電界緩和領域１６を形成する。トレンチ３０Ｔの底面に保護膜５４が存在しないので、イオン注入エネルギーを低くしても、トレンチ３０Ｔの底面直下に所望のプロファイルを有する電界緩和領域１６を形成することができる。また、イオン注入エネルギーが低く抑えられることで、トレンチ３０Ｔの側面を被覆する保護膜５４を超えてアルミニウムイオンが染み出す現象（Ａｌソーク）が抑えられ、トレンチ３０Ｔの側面にアルミニウムイオンが導入されることが抑えられる。このように、上記製造方法によると、アルミニウムイオンがトレンチ３０Ｔの側面に導入されるのを抑制しながら、所望のプロファイルを有する電界緩和領域１６を形成することができる。その後、エッチング技術を利用して保護膜５４が除去された後に、トレンチ３０Ｔ内にゲート絶縁膜３２及びゲート電極３４が形成され、絶縁ゲート部３０が形成される。
【００２８】
なお、上記の第２の製造方法では、異方性ドライエッチングによってトレンチ３０Ｔの底面を被覆する保護膜５４を除去する場合を説明した。この例に代えて、異方性ドライエッチングによってトレンチ３０Ｔの底面を被覆する保護膜５４を薄膜化してもよい。この場合、トレンチ３０Ｔの底面を被覆する保護膜５４の厚みが、トレンチ３０Ｔの側面を被覆する保護膜５４の厚みよりも薄く形成される。この例でも、アルミニウムイオンがトレンチ３０Ｔの側面に導入されるのを抑制しながら、所望のプロファイルを有する電界緩和領域１６を形成することができる。
【００２９】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００３０】
１：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
１６：電界緩和領域
２２：ドレイン電極
２４：ソース電極
３０：絶縁ゲート部
３２：ゲート絶縁膜
３４：ゲート電極
５２，５４：保護膜
【図１】
2019087556.tif 000003
【図２】
2019087556.tif 000004
【図３Ａ】
2019087556.tif 000005
【図３Ｂ】
2019087556.tif 000006
【図３Ｃ】
2019087556.tif 000007
【図４Ａ】
2019087556.tif 000008
【図４Ｂ】
2019087556.tif 000009
【図４Ｃ】
2019087556.tif 000010
【図４Ｄ】
2019087556.tif 000011