(57)【要約】【課題】被実装部材に対して傾くことを抑制できる半導体装置を提供する。【解決手段】半導体素子が形成された半導体基板１０と、半導体基板１０の一面１０ａ側に配置され、半導体素子と電気的に接続されるＵＢＭ１７と、ＵＢＭ１７上に配置され、回路基板３０のパッド３１と電気的、機械的に接続されるバンプ電極１２とを備える。そして、ＵＢＭ１７は、一面１０ａの面方向に沿って配置された底部１８と、一面１０ａに対する法線方向に沿って一面１０ａ側と反対側に突出した凸部１９と、を有する構成とする。バンプ電極１２は、底部１８における凸部１９側の底面１８ａ、凸部１９における突出方向の先端に位置する先端面１９ａ、および凸部１９における少なくとも一部の側面１９ｂを覆うように配置する。【選択図】図２
2019087693.tif 000002
【特許請求の範囲】
【請求項１】
バンプ電極（１２）を有する半導体装置であって、
一面（１０ａ）を有し、半導体素子が形成された半導体基板（１０）と、
前記半導体基板の一面側に配置され、前記半導体素子と電気的に接続されるアンダーバンプメタル（１７）と、
前記アンダーバンプメタル上に配置され、被実装部材（３０）のパッド（３１）と電気的、機械的に接続される前記バンプ電極と、を備え、
前記アンダーバンプメタルは、前記一面の面方向に沿って配置された底部（１８）と、前記一面に対する法線方向に沿って前記一面側と反対側に突出した凸部（１９）と、を有し、
前記バンプ電極は、前記底部における凸部側の底面（１８ａ）、前記凸部における突出方向の先端に位置する先端面（１９ａ）、および前記凸部における少なくとも一部の側面（１９ｂ）を覆うように配置されている半導体装置。
【請求項２】
前記半導体基板の一面側には、前記半導体素子と電気的に接続される配線層（１５）が配置されていると共に、前記配線層を露出させるコンタクトホール（１６ａ）が形成された絶縁膜（１６）が配置されており、
前記アンダーバンプメタルは、前記コンタクトホールを通じて前記配線層と電気的に接続されることで前記半導体素子と電気的に接続され、前記法線方向から視たとき、前記コンタクトホールの開口部と重複する部分に前記凸部が形成されている請求項１に記載の半導体装置。
【請求項３】
前記凸部は、複数形成されている請求項１または２に記載の半導体装置。
【請求項４】
前記凸部は、前記側面に窪み部（２１）が形成されている請求項１ないし３のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バンプ電極を有する半導体装置に関するものである。
【背景技術】
【０００２】
従来より、バンプ電極を備える半導体装置が提案されている（例えば、特許文献１参照）。具体的には、この半導体装置では、トランジスタやダイオード素子等の半導体素子が形成された半導体基板を有しており、半導体基板の一面側にトランジスタ等の素子と電気的に接続される複数の接続電極が形成されている。また、半導体基板の一面側には、各接続電極と接続される複数の配線層が形成されており、各配線層上にアンダーバンプメタル（以下では、単にＵＢＭという）を介してはんだ等で構成されるバンプ電極が配置されている。なお、ＵＢＭは、配線層に沿ってほぼ平坦に形成されている。
【０００３】
このような半導体装置は、被実装部材としての回路基板等に搭載されて用いられる。具体的には、回路基板に形成されたパッドとバンプ電極とが接するように配置した後、リフロー処理等により、バンプ電極を溶融させて固化することにより、半導体装置と回路基板とが電気的、機械的に接続される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−２６８４４２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような半導体装置では、半導体装置を被実装部材に搭載する際、はんだを溶融して固化するため、はんだの形状がばらつき易く、半導体装置が被実装部材に対して傾いてしまうことがある。
【０００６】
本発明は上記点に鑑み、被実装部材に対して傾くことを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するための請求項１では、バンプ電極（１２）を有する半導体装置であって、一面（１０ａ）を有し、半導体素子が形成された半導体基板（１０）と、半導体基板の一面側に配置され、半導体素子と電気的に接続されるＵＢＭ（１７）と、ＵＢＭ上に配置され、被実装部材（３０）のパッド（３１）と電気的、機械的に接続されるバンプ電極と、を備え、ＵＢＭは、一面の面方向に沿って配置された底部（１８）と、一面に対する法線方向に沿って一面側と反対側に突出した凸部（１９）と、を有し、バンプ電極は、底部における凸部側の底面（１８ａ）、凸部における突出方向の先端に位置する先端面（１９ａ）、および凸部における少なくとも一部の側面（１９ｂ）を覆うように配置されている。
【０００８】
これによれば、ＵＢＭに凸部が形成されており、半導体装置が被実装部材に対して傾いた際には、凸部が被実装部材のパッドと接触する。このため、半導体装置は、ＵＢＭに凸部が形成されていない場合と比較して、被実装部材に対して傾くことを抑制できる
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態における半導体装置の正面図である。
【図２】図１に示す半導体装置における一面側の断面図である。
【図３】ＵＢＭの平面図である。
【図４】半導体装置を回路基板に搭載した際の一面側の断面図である。
【図５】半導体装置の製造工程を示す断面図である。
【図６】図５に続く半導体装置の製造工程を示す断面図である。
【図７】複数のＵＢＭを備える半導体装置の一面側の断面図である。
【図８】図７に示す半導体装置を回路基板に搭載した際の一面側の断面図である。
【図９】第２実施形態における半導体装置の断面図である。
【図１０】図９に示すＵＢＭの平面図である。
【図１１】第３実施形態における半導体装置の断面図である。
【図１２】図１１に示すＵＢＭの平面図である。
【図１３】第４実施形態における半導体装置の断面図である。
【図１４】他の実施形態における半導体装置の製造工程を示す断面図である。
【図１５】他の実施形態における半導体装置の断面図である。
【図１６】他の実施形態におけるＵＢＭの平面図である。
【図１７】他の実施形態における半導体装置の断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１１】
（第１実施形態）
第１実施形態について説明する。図１に示されるように、半導体装置１は、シリコン等で構成される半導体基板１０を有し、半導体基板１０には、特に図示しないが、トランジスタ素子やダイオード素子等の各種半導体素子が形成されている。そして、半導体装置１は、半導体基板１０の一面１０ａ側に形成された絶縁膜１１およびバンプ電極１２を有している。
【００１２】
具体的には、図２に示されるように、半導体基板１０の一面１０ａには、半導体基板１０に形成された半導体素子と接続され、アルミニウム（Ａｌ）等で構成される接続電極１３が形成されている。なお、図２では、接続電極１３を１つのみ図示しているが、実際には、接続電極１３は、別断面において複数形成されている。また、半導体基板１０の一面１０ａには、接続電極１３を露出させる第１コンタクトホール１４ａが形成されたＢＰＳＧ（Boro-phospho silicate glassの略）等で構成される第１絶縁膜１４が形成されている。
【００１３】
第１絶縁膜１４上には、第１コンタクトホール１４ａを通じて接続電極１３と電気的に接続されると共に、半導体基板１０の一面１０ａの面方向における一方向に沿って延設された配線層１５が形成されている。なお、配線層１５は、例えば、アルミニウム等で構成され、各接続電極１３と接続されるように適宜形成されている。また、第１絶縁膜１４上には、配線層１５の一部を露出させる第２コンタクトホール１６ａが形成されたポリイミド等で構成される第２絶縁膜１６が形成されている。本実施形態では、第２コンタクトホール１６ａは、１つの配線層１５に対して１つのみ形成されている。
【００１４】
そして、第２コンタクトホール１６ａを埋め込んで配線層１５と電気的に接続されるように、ＵＢＭ１７が配置されている。なお、ＵＢＭ１７は、第２絶縁膜１６における第２コンタクトホール１６ａの開口部周辺にも配置されている。そして、ＵＢＭ１７上に、ＵＢＭ１７を介して配線層１５と電気的に接続されるバンプ電極１２が配置されている。
【００１５】
本実施形態では、一面１０ａに対する法線方向（以下では、単に法線方向という）から視たとき、接続電極１３は、半導体基板１０の外縁側に配置され、ＵＢＭ１７（すなわち、バンプ電極１２）は、接続電極１３より半導体基板１０の内縁側に配置されている。つまり、配線層１５は、一端側が半導体基板１０の外縁側で接続電極１３と接続され、他端側が一端側より半導体基板１０の内縁側でＵＢＭ１７と接続されている。
【００１６】
以上が本実施形態における半導体装置１の基本的な構成である。次に、本実施形態におけるＵＢＭ１７およびバンプ電極１２の具体的な構成について、図２および図３を参照しつつ説明する。
【００１７】
まず、ＵＢＭ１７は、銅（Ｃｕ）等で構成される金属膜上に、はんだとの濡れ性を向上させるためのニッケル（Ｎｉ）等で構成される金属膜が積層されることで構成されている。バンプ電極１２は、後述するように、溶融して固化することで部材同士を電気的、機械的に接続するものである。このため、半導体基板１０よりも融点が低い材料で構成されており、溶融された際等に半導体素子等に影響を与え難い材料で構成されている。例えば、バンプ電極１２は、鉛フリーはんだやスズ（Ｓｎ）合金等のはんだ等の低融点材料であるはんだで構成されている。
【００１８】
また、ＵＢＭ１７は、第２コンタクトホール１６ａを埋め込むと共に、第２絶縁膜１６上に形成された底部１８と、底部から法線方向に沿って半導体基板１０の一面１０ａ側と反対側に突出する凸部１９とを有した構成とされている。本実施形態では、凸部１９は、法線方向から視たとき、ＵＢＭ１７における底部１８の略中央部に形成され、突出方向の先端に位置する先端面１９ａ、および当該先端面１９ａと繋がる側面１９ｂを有する円柱状とされている。
【００１９】
そして、バンプ電極１２は、凸部１９における先端面１９ａおよび側面１９ｂを覆いつつ、底部１８における凸部１９側の底面１８ａを覆うように形成されている。
【００２０】
以上が本実施形態における半導体装置１の構成である。そして、上記半導体装置１は、図４に示されるように、被実装部材としての回路基板３０に搭載されて用いられる。
【００２１】
具体的には、回路基板３０は、各種の回路素子が形成されており、一面３０ａにパッド３１が形成されている。そして、半導体装置１は、バンプ電極１２がパッド３１と電気的、機械的に接続された状態で回路基板３０に搭載される。
【００２２】
この場合、半導体装置１は、ＵＢＭ１７が凸部１９を有しているため、回路基板３０に対して傾いた際には、凸部１９がパッド３１と接触する。そして、凸部１９がパッド３１と接触した場合には、それ以上の傾きが抑制される。このため、半導体装置１は、ＵＢＭ１７に凸部１９が形成されていない場合と比較して、回路基板３０に対して傾くことを抑制できる。より詳しくは、半導体装置１は、回路基板３０に対する傾きが大きくなることを抑制できる。
【００２３】
次に、上記半導体装置１の製造方法について説明する。
【００２４】
まず、図５（ａ）に示されるように、半導体素子が形成され、一面１０ａ側に上記接続電極１３、第１絶縁膜１４、配線層１５、第２絶縁膜１６等が形成された半導体基板１０を用意する。
【００２５】
次に、図５（ｂ）に示されるように、第２絶縁膜１６上に図示しないレジストを配置し、当該レジストをパターニングする。そして、パターニングしたレジストをマスクとしてエッチング等を行い、第２絶縁膜１６に配線層１５の一部を露出させる第２コンタクトホール１６ａを形成する。
【００２６】
続いて、上記ＵＢＭ１７を形成する。具体的には、まず、図５（ｃ）に示されるように、電気めっきや無電解めっき等を行って銅で構成される金属膜２０を形成する。次に、図６（ａ）に示されるように、金属膜２０上に図示しないレジストを配置し、当該レジストをパターニングする。そして、パターニングしたレジストをマスクとしてエッチング等を行い、上記底部１８および凸部１９を形成する。その後、無電解メッキ等を行ってニッケル膜を形成することにより、ＵＢＭ１７を形成する。
【００２７】
続いて、図６（ｂ）に示されるように、ＵＢＭ１７上に、バンプ電極１２を形成することにより、上記半導体装置１が製造される。なお、バンプ電極１２は、例えば、次のように形成される。すなわち、まず、第２絶縁膜１６上にレジストを配置し、当該レジストをＵＢＭ１７が露出するようにパターニングする。そして、電気メッキ等により、ＵＢＭ１７上にはんだ膜を形成する。その後、レジストを除去し、リフロー工程等を行うことにより、球状のはんだで構成されるバンプ電極１２を形成する。
【００２８】
以上説明したように、本実施形態では、ＵＢＭ１７に凸部１９が形成されており、半導体装置１が回路基板３０に対して傾いた際には、凸部１９がパッド３１と接触する。このため、半導体装置１は、ＵＢＭ１７に凸部１９が形成されていない場合と比較して、回路基板３０に対して傾くことを抑制できる。
【００２９】
また、ＵＢＭ１７には、凸部１９が形成されており、バンプ電極１２は、凸部１９の先端面１９ａおよび側面１９ｂを覆いつつ、底部１８における凸部１９側の底面１８ａを覆うように配置されている。このため、ＵＢＭ１７とバンプ電極１２との接合界面は、凸部１９が形成されていない場合より長くなる。
【００３０】
ここで、半導体装置１と回路基板３０との熱膨張係数に起因する熱応力が発生し、ＵＢＭ１７とバンプ電極１２との接合界面にクラックが形成された場合、当該クラックは、ＵＢＭ１７とバンプ電極１２との接合界面に沿って進行し易い。このため、本実施形態の半導体装置では、ＵＢＭ１７とバンプ電極１２とが剥離するのに必要なクラックの進行距離が長くなり、ＵＢＭ１７とバンプ電極１２が剥離して半導体装置１が破壊されることを抑制できる。また、ＵＢＭ１７に凸部１９が形成されていることにより、ＵＢＭ１７の底面１８ａとバンプ電極１２との接合界面に発生したクラックは、凸部１９に達すると側面１９ｂに沿って進行するため、進行方向が変化する。したがって、凸部１９がない場合と比較すれば、さらにクラックの進行を抑制できる。
【００３１】
ところで、半導体装置１が回路基板３０に対して傾くことを抑制するため、全体が柱状であるピラー状にＵＢＭ１７を形成し、当該ＵＢＭ１７の先端面上にのみはんだを配置することも考えられる。しかしながら、この構造では、バンプ電極１２を構成するはんだの総量が少なくなるため、半導体装置１と回路基板３０との間に発生する熱応力をバンプ電極１２で緩和し難くなり、クラックが導入され易くなる。
【００３２】
これに対し、本実施形態では、バンプ電極１２は、凸部１９の側面１９ｂも覆うように形成されている。このため、バンプ電極１２を構成するはんだの総量が減少し過ぎることを抑制でき、クラックが導入されること自体を抑制できる。
【００３３】
また、本実施形態では、第２コンタクトホール１６ａが１つの配線層１５に対して１つのみ形成されているため、ＵＢＭ１７は、１つの配線層１５に対して１つのみ形成される。つまり、本実施形態では、ＵＢＭ１７は、回路基板３０の１つのパッド３１と接続されるバンプ電極１２が１つとされている。このため、例えば、１つの配線層１５に対して複数のＵＢＭ１７を形成した場合と比較して、半導体装置１を回路基板３０に搭載した際、半導体装置１が回路基板３０に対して傾くこと自体を抑制できる。なお、１つの配線層１５に対して複数のＵＢＭ１７が形成されているとは、ここでは、半導体装置１が回路基板３０に搭載された際、回路基板３０の１つのパッド３１に対して接続されるＵＢＭ１７が複数形成されていることである。
【００３４】
すなわち、図７に示されるように、複数のＵＢＭＪ１７を備える半導体装置Ｊ１とする場合には、各ＵＢＭＪ１７上にバンプ電極Ｊ１２が形成される。また、各ＵＢＭＪ１７の間には、第２絶縁膜Ｊ１６が配置された構成となる。
【００３５】
そして、図８に示されるように、このような半導体装置Ｊ１は、回路基板Ｊ３０に搭載される際、各バンプ電極Ｊ１２が回路基板Ｊ３０の共通のパッドＪ３１に接続される。この場合、バンプ電極Ｊ１２をはんだで構成すると、バンプ電極Ｊ１２を溶融して固化することによって半導体装置Ｊ１と回路基板Ｊ３０とを接続するため、各バンプ電極Ｊ１２が一体化する。また、バンプ電極Ｊ１２は、各ＵＢＭＪ１７の間に入り込んだ状態となる。この際、各ＵＢＭＪ１７の間には、はんだ濡れ性が低い第２絶縁膜１６が配置されているため、バンプ電極Ｊ１２と第２絶縁膜Ｊ１６との間にボイドＶが形成される。しかしながら、このボイドＶの大きさを詳細に制御することは困難である。このため、複数のＵＢＭ１７を備える半導体装置Ｊ１では、ＵＢＭ１７と回路基板３０のパッド３１との間に位置するバンプ電極１２の厚さがばらつき易く、半導体装置１が回路基板３０に対して傾き易くなる。
【００３６】
これに対し、本実施形態では、回路基板３０の１つのパッド３１と接続されるバンプ電極１２は１つであるため、半導体装置１が回路基板３０に対して傾き易くなるということもなく、半導体装置１が傾いた場合にはＵＢＭ１７によって傾きを抑制できる。
【００３７】
（第２実施形態）
第２実施形態について説明する。第２実施形態は、第１実施形態に対して凸部１９を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００３８】
本実施形態では、図９および図１０に示されるように、凸部１９は、法線方向から視たとき、略中央部ではなく、略中央部の外側に環状に形成されている。具体的には、凸部１９は、法線方向から視たとき、第２コンタクトホール１６ａの開口部と重複するように形成されている。
【００３９】
これによれば、ＵＢＭ１７が破壊されることを抑制しつつ、上記第１実施形態と同様の効果を得ることができる。すなわち、このような半導体装置１では、配線層１５の熱膨張または熱収縮により、第２絶縁膜１６における第２コンタクトホール１６ａの開口部に応力が集中し易い。つまり、ＵＢＭ１７には、第２コンタクトホール１６ａの開口部およびその近傍に位置する部分に大きな応力が印加され易い。このため、本実施形態では、凸部１９は、法線方向から視たとき、第２コンタクトホール１６ａの開口部と重複するように形成され、応力が集中する部分の厚さが厚くされている。これにより、ＵＢＭ１７のうちの大きな応力が印加され易い部分の破壊耐量が大きくなり、ＵＢＭ１７が破壊されることを抑制できる。
【００４０】
（第３実施形態）
第３実施形態について説明する。第３実施形態は、第１実施形態に対して凸部１９を複数形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
【００４１】
本実施形態では、図１１および図１２に示されるように、ＵＢＭ１７には、２つの凸部１９が形成されている。本実施形態では、法線方向から視たとき、１つの凸部１９が略中央部に形成されていると共に、別の凸部１９が当該略中央部に形成されたものを囲むように形成されている。
【００４２】
これによれば、ＵＢＭ１７が複数の凸部１９を有しているため、ＵＢＭ１７とバンプ電極１２との接合界面を増加し易くなる。このため、ＵＢＭ１７とバンプ電極１２とが剥離して半導体装置１が破壊されることをさらに抑制しつつ、上記第１実施形態と同様の効果を得ることができる。
【００４３】
（第４実施形態）
第４実施形態について説明する。第４実施形態は、第１実施形態に対して、ＵＢＭ１７に窪み部を形成したものであり、その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【００４４】
本実施形態では、図１３に示されるように、ＵＢＭ１７は、凸部１９の側面１９ｂに窪み部２１が形成されている。本実施形態では、窪み部２１は、側面１９ｂの周方向に沿って一周するように環状に形成されている。
【００４５】
これによれば、半導体装置１は、回路基板３０に搭載された際、ＵＢＭ１７、およびＵＢＭ１７とバンプ電極１２との接合界面にクラックが導入されることを抑制しつつ、上記第１実施形態と同様の効果を得ることができる。すなわち、半導体装置１は、回路基板３０に搭載されると、半導体装置１と回路基板３０との熱膨張係数の差により、半導体装置１と回路基板３０との接続部分に大きな応力が印加され易い。この際、ＵＢＭ１７に窪み部２１が形成されているため、ＵＢＭ１７が窪み部２１の部分で変形し易くなると共に、応力が開放され易くなり、クラックが導入されることを抑制できる。特に、ＵＢＭ１７を銅で構成する場合には、弾性率が高くなり易いため、窪み部２１を形成することによってクラックが導入されることを抑制できる。
【００４６】
なお、図１３では、窪み部２１がバンプ電極１２で完全に埋め込まれている図を示しているが、窪み部２１がバンプ電極１２で完全に埋め込まれていなくてもよい。
【００４７】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４８】
例えば、上記各実施形態において、半導体装置１の製造方法は適宜変更可能であり、次のようにしてもよい。すなわち、図５（ｂ）の工程を行って第２コンタクトホール１６ａを形成した後、図１４（ａ）に示されるように、電気めっきや無電解めっき等を行い、第２コンタクトホール１６ａを埋め込み、銅等で構成される第１金属膜２０ａを形成する。なお、第１金属膜２０ａは、配線層１５層に沿って形成され、凸部１９に相当する部分を有していない。次に、図１４（ｂ）に示されるように、図示しないレジストを配置して凸部１９が形成される部分を開口するようにパターニングした後、再び電気めっきや無電解めっき等を行い、凸部１９を形成する第２金属膜２０ｂを形成する。そして、無電解メッキ等を行ってニッケル膜を形成することでＵＢＭ１７を形成する。その後は上記図６（ｂ）と同様の工程を行い、ＵＢＭ１７上にバンプ電極１２を形成することによって半導体装置１を製造するようにしてもよい。
【００４９】
また、上記各実施形態において、バンプ電極１２は、例えば、はんだ印刷等によって形成されてもよい。
【００５０】
さらに、上記各実施形態において、第２絶縁膜１６に複数の第２コンタクトホール１６ａを形成し、１つの配線層１５に対して複数のＵＢＭ１７を形成するようにしてもよい。そして、半導体装置１を回路基板３０に搭載する際、複数のＵＢＭ１７が共通のパッド３１と接続されるようにしてもよい。このような半導体装置１としても、ＵＢＭ１７に凸部１９が形成されていることにより、半導体装置１が回路基板３０に対して傾くことを抑制できる。
【００５１】
そして、上記第１、第４実施形態において、凸部１９は、円柱状ではなく、多角柱状とされていてもよい。
【００５２】
さらに、上記第１実施形態において、凸部１９は、円柱状ではなく、枠状に形成されていてもよい。この場合、図１５に示されるように、凸部１９は、底部１８の外縁部に形成され、バンプ電極１２は、凸部１９における一部の側面１９ｂを覆うように配置されていてもよい。つまり、凸部１９における側面１９ｂは、全体がバンプ電極１２に覆われておらず、一部がバンプ電極１２から露出した構成となっていてもよい。このような半導体装置１としても、バンプ電極１２は、凸部１９の一部の側面１９ｂを覆っているため、上記第１実施形態と同様の効果を得ることができる。同様に、上記第４実施形態においても、凸部１９は、円柱状ではなく、枠状に形成されていてもよい。
【００５３】
また、上記第２実施形態において、法線方向から視たとき、凸部１９は、枠状ではなく、一部が分離されていてもよい。このような構成としても、凸部１９が形成されている部分では破壊耐量が大きくなるため、ＵＢＭ１７が破壊されることを抑制できる。
【００５４】
さらに、上記第３実施形態において、凸部１９は、２つではなく、３つ以上形成されていてもよい。また、複数の凸部１９は、図１６に示されるように、それぞれ円柱状とされて互いに離間して配置されるようにしてもよい。
【００５５】
また、上記第４実施形態において、窪み部２１は、側面１９ｂの周方向に沿って一周する形状ではなく、複数形成されていてもよい。さらに、窪み部２１は、底部１８に形成されていてもよい。
【００５６】
また、上記第４実施形態に基づき、次のような構成としてもよい。すなわち、近年では、半導体装置１が傾くことを抑制しつつ、ＵＢＭ１７、およびバンプ電極１２にクラックが導入されることを抑制したいという要望がある。
【００５７】
このため、例えば、図１７に示されるように、ＵＢＭ１７は、全体が法線方向に沿って突出した先端面１７ａおよび側面１７ｂを有する柱状とされ、側面１７ｂに窪み部２１が形成されるようにしてもよい。そして、バンプ電極１２は、突出方向の先端面１７ａのみに配置されていてもよい。
【００５８】
このような半導体装置１では、ＵＢＭ１７の全体が法線方向に沿って突出している。このため、上記各実施形態と同様に、半導体装置１が回路基板３０に搭載された際、回路基板３０に対して傾くことを抑制できる。また、ＵＢＭ１７は、側面１７ｂに窪み部２１が形成されているため、窪み部２１の部分で変形し易くなると共に、応力が開放され易くなる。したがって、ＵＢＭ１７やバンプ電極１２にクラックが導入されることを抑制できる。
【符号の説明】
【００５９】
１０    半導体基板
１０ａ  一面
１２    バンプ電極
１７    ＵＢＭ（アンダーバンプメタル）
１８    底部
１８ａ  底面
１９    凸部
１９ａ  先端面
１９ｂ  側面
３０    回路基板（被実装部材）
３１    パッド
【図１】
2019087693.tif 000003
【図２】
2019087693.tif 000004
【図３】
2019087693.tif 000005
【図４】
2019087693.tif 000006
【図５】
2019087693.tif 000007
【図６】
2019087693.tif 000008
【図７】
2019087693.tif 000009
【図８】
2019087693.tif 000010
【図９】
2019087693.tif 000011
【図１０】
2019087693.tif 000012
【図１１】
2019087693.tif 000013
【図１２】
2019087693.tif 000014
【図１３】
2019087693.tif 000015
【図１４】
2019087693.tif 000016
【図１５】
2019087693.tif 000017
【図１６】
2019087693.tif 000018
【図１７】
2019087693.tif 000019