(57)【要約】【課題】発光素子をパルス発光させる発光素子駆動回路において、駆動電流の変動を抑制する。【解決手段】発光期間に、ＶＣＳＥＬ（１２）をパルス発光させるＶＣＳＥＬ駆動回路（１０）であって、発光期間の前のプリ発光期間において、定電流回路（１４＿１）に含まれるＰＭＯＳトランジスタ（ＭＰ０）およびＮＭＯＳトランジスタ（ＭＢ０）のドレインの電圧である第１の電圧と、ＶＣＳＥＬ（１２）を駆動するＮＭＯＳトランジスタ（ＭＢ１）のドレインの電圧である第２の電圧とが同一になるよう調整する駆動調整部（１４＿２）を備える。【選択図】図１
2019096642.tif 000002
【特許請求の範囲】
【請求項１】
発光期間に、発光素子をパルス発光させる発光素子駆動回路であって、
上記発光期間の前のプリ発光期間において、定電流回路に含まれる第１のトランジスタのドレインの電圧である第１の電圧と、上記発光素子を駆動する第２のトランジスタのドレインの電圧である第２の電圧とが同一になるよう調整する駆動調整部を備える
ことを特徴とする発光素子駆動回路。
【請求項２】
上記駆動調整部は、
上記第１の電圧と上記第２の電圧とが入力する差動増幅器、および
上記プリ発光期間の終了時の上記差動増幅器の出力電圧をホールドするコンデンサを含み、
上記差動増幅器には、上記プリ発光期間に、上記差動増幅器に入力する上記第１の電圧と上記第２の電圧とが同一電圧になるようにフィードバックがかかる
ことを特徴とする請求項１に記載の発光素子駆動回路。
【請求項３】
当該発光素子駆動回路は、当該発光素子駆動回路から対象物までの、ＴＯＦ方式の距離の測定に用いられ、
上記発光期間は、上記距離の測定をする距離測定期間、および上記発光素子のバイアス電圧を設定する設定期間の２つの期間を含み、
上記２つの期間の各々の前に上記プリ発光期間を設け、
上記２つの期間の各々の、上記発光素子の駆動電流を変更する変更部を備える
ことを特徴とする請求項１または２に記載の発光素子駆動回路。
【請求項４】
上記定電流回路は、２つの上記第１のトランジスタ、および定電流源を含み、
上記第１のトランジスタの一方は、ゲートが上記定電流源と接続し、ソースが接地し、ドレインが上記第１のトランジスタの他方のドレインと接続し、
上記第１のトランジスタの他方は、ゲートが接地し、ソースが上記定電流源と接続し、ドレインが上記第１のトランジスタの一方のドレインと接続する
ことを特徴とする請求項１から３の何れか１項に記載の発光素子駆動回路。
【請求項５】
当該発光素子駆動回路は、複数の上記発光素子を時分割で駆動する
ことを特徴とする請求項１から４の何れか１項に記載の発光素子駆動回路。
【請求項６】
請求項１から５の何れか１項に記載の発光素子駆動回路を備える携帯型電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、照射した光が反射して戻ってくる時間を計測し、物体までの距離を求めるＴＯＦ方式（Ｔｉｍｅ  Ｏｆ  Ｆｌｉｇｈｔ方式）の近接センサ、測距センサ等に用いられる発光素子駆動回路、および発光素子駆動回路を備える携帯型電子機器に関する。
【背景技術】
【０００２】
近年、スマートフォン等の携帯型情報端末が広く普及している。カメラ、近接センサ、方位センサ、加速度センサ、角速度センサ、照度センサ等の小型化により、この携帯型情報端末には、各種センサが搭載されるようになってきている。携帯型情報端末に内蔵されたカメラのオートフォーカスは、従来、画像のコントラストを利用して、カメラのオートフォーカス（ＡＦ）を行う方法が一般的に使用されていた。しかし、コントラストを利用するＡＦは、暗所等で撮像対象物のコントラストが低い場合に、ＡＦ速度が極端に低下し、レンズの合焦がもたつくといった弱点がある。このため、暗所でも高速のＡＦが可能な、小型高速の測距センサの要望があり、近年、ＴＯＦ方式のＡＦ用測距センサが携帯型情報端末に搭載され始めている。さらに、セキュリティー用途において、顔認識等の２次元の距離情報を出力するセンサの要望も高まってきている。
【０００３】
また、ドローン等のロボット用途においても、小型軽量の測距センサが求められており、三角測量方式のＰＳＤ受光素子を用いた測距センサに比較して小型化に有利な、ＴＯＦ方式の測距センサが有用である。
【０００４】
図８は、従来のＴＯＦ型測距センサに用いられるＶＣＳＥＬ駆動回路１００を示すブロック図を示す。ＶＣＳＥＬ駆動回路１００は、定電流源Ｉｏ、ドレインとゲートが接続され、カレントミラーの基準となるＮＭＯＳトランジスタＮＭ０、およびドレインがＶＣＳＥＬのカソード側に接続されたＮＭＯＳトランジスタＮＭ１〜ＮＭ４を備える。ＶＣＳＥＬ駆動回路１００は、制御信号ＡＤＪ０〜ＡＤＪ３により、ＶＣＳＥＬの駆動電流を８Ｉｏ〜１２０Ｉｏの範囲で１５段階の調整ができる。このＶＣＳＥＬ駆動回路１００の場合、電源電圧ＶＣＣやＶＣＳＥＬの順方向電圧（ＶＦ）の変動により、ＮＭＯＳトランジスタＮＭ１〜ＮＭ４のドレイン電圧が変動し、駆動電流が変動するという問題がある。
【０００５】
上記の問題に関連し、基準となるカレントミラーのトランジスタのドレイン−ソース間電圧と発光素子を駆動するトランジスタのドレイン−ソース間電圧を同一にする先行技術が特許文献１，２に開示されている。しかし、先行技術は、複数の電流発生素子に流す電流を均一にするものであり、発光素子のパルス発光させる場合駆動には適用できない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−２３７３８２号公報（２００６年９月７日公開）
【特許文献２】特開２０１３−１８７４４７号公報（２０１３年９月１９日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の一態様は、発光素子をパルス発光させる発光素子駆動回路において、駆動電流の変動を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の一態様に係る発光素子駆動回路は、発光期間に、発光素子をパルス発光させる発光素子駆動回路であって、上記発光期間の前のプリ発光期間において、定電流回路に含まれる第１のトランジスタのドレインの電圧である第１の電圧と、上記発光素子を駆動する第２のトランジスタのドレインの電圧である第２の電圧とが同一になるよう調整する駆動調整部を備える。
【発明の効果】
【０００９】
本発明の一態様によれば、発光素子をパルス発光させる発光素子駆動回路において、駆動電流の変動を抑制できる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態１に係るＶＣＳＥＬ駆動回路のブロック図である。
【図２】本発明の実施形態１に係るＴＯＦ方式の測距センサの断面図である。
【図３】本発明の実施形態１に係るＴＯＦ方式の測距センサのブロック図である。
【図４】本発明の実施形態１に係るＴＯＦ方式の測距センサのＶＣＳＥＬ発光シーケンス図である。
【図５】本発明の実施形態２に係るＶＣＳＥＬ駆動回路のブロック図である。
【図６】本発明の実施形態３に係るＶＣＳＥＬ駆動回路のブロック図である。
【図７】本発明の実施形態３に係るＴＯＦ方式の測距センサの断面図である。
【図８】従来のＶＣＳＥＬ駆動回路のブロック図である。
【発明を実施するための形態】
【００１１】
〔実施形態１〕
以下、本発明の一実施形態について、詳細に説明する。
【００１２】
（ＶＣＳＥＬ駆動回路）
図１は、本発明の実施形態１に係る、発光素子駆動回路であるＶＣＳＥＬ駆動回路１０のブロック図を示す。ＶＣＳＥＬ駆動回路１０は、発光期間に、発光素子であるＶＣＳＥＬ１２をパルス発光させる。ＶＣＳＥＬ駆動回路１０は、例えばＴＯＦ方式の、対象物５０までの距離を測定する測距センサに用いられる。
【００１３】
ＶＣＳＥＬ駆動回路１０は、ＶＣＳＥＬ１２、および駆動制御部１４を備える。
【００１４】
ＶＣＳＥＬ１２は、パルス光を出力する。
【００１５】
駆動制御部１４は、ＶＣＳＥＬ１２を駆動する。
【００１６】
駆動制御部１４は、定電流回路１４＿１、駆動調整部１４＿２、発光駆動部１４＿３を備える。
【００１７】
定電流回路１４＿１は、２つの第１のトランジスタであるＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０、ならびに定電流源Ｉｏを含む。
【００１８】
ＰＭＯＳトランジスタＭＰ０は、ゲートがＧＮＤラインに接地し、ソースが定電流源Ｉｏ、および後述するＮＭＯＳトランジスタＭＢ１のゲートと接続し、ドレインがＮＭＯＳトランジスタＭＢ０のドレインと接続する。
【００１９】
ＮＭＯＳトランジスタＭＢ０は、ゲートが定電流源Ｉｏ、およびＮＭＯＳトランジスタＭＢ１のゲートと接続し、ソースがＧＮＤラインに接地し、ドレインがＰＭＯＳトランジスタＭＰ０のドレインと接続する。
【００２０】
定電流回路１４＿１は、カレントミラーの基準となる電圧を、発光駆動部１４＿３に出力する。
【００２１】
駆動調整部１４＿２は、発光期間の前のプリ発光期間において、ＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０のドレインの電圧（第１の電圧）と、ＮＭＯＳトランジスタＭＢ１のドレインの電圧（第２の電圧）とが同一になるよう調整する。駆動調整部１４＿２は、オペアンプＡＭＰ１、ＮＭＯＳトランジスタＭＡ１、およびスイッチＳＷ１を少なくとも含む。
【００２２】
オペアンプＡＭＰ１は、入力に、ＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０のドレインとＮＭＯＳトランジスタＭＢ１のドレインとが接続している。オペアンプＡＭＰ１は、第１の電圧と第２の電圧とが入力する差動増幅器である。
【００２３】
ＮＭＯＳトランジスタＭＡ１は、オペアンプＡＭＰ１の出力に応じてＮＭＯＳトランジスタＭＢ１のドレイン電圧を調整する機能を有する。図４中のプリ発光（Ｐｒｅ発光）期間に、ＰＭＯＳトランジスタＭＰ１がＯＮ状態で、スイッチ信号ＳＨがハイレベルの場合にスイッチＳＷ１がＯＮになる。オペアンプＡＭＰ１には、図４中のプリ発光の期間に、オペアンプＡＭＰ１の＋入力（ＰＭＯＳトランジスタＭＰ０のドレイン、およびＮＭＯＳトランジスタＭＢ０のドレイン）と−入力（ＮＭＯＳトランジスタＭＢ１のドレイン）とが同一電圧になるようにフィードバックがかかる。スイッチＳＷ１は、プリ発光の期間中はオンであり、プリ発光期間の終了直前にスイッチ信号ＳＨがローレベルになってオフになる。プリ発光期間の終了時のオペアンプＡＭＰ１の出力電圧は、コンデンサＣ１の両端の電圧としてサンプルホールドされる。サンプルホールドされたコンデンサＣ１の電圧は、バッファアンプＢＵＦ１でバッファリングされ、ＮＭＯＳトランジスタＭＡ１のゲートに印加される。これにより、ＰＭＯＳトランジスタＭＰ１がオンの期間（すなわち、ＶＣＳＥＬ１２の発光期間）に、ＮＭＯＳトランジスタＭＢ０のドレインの電圧と、ＮＭＯＳトランジスタＭＢ１のドレインの電圧とが同一になる状態がホールドされ、ＶＣＳＥＬ１２を流れる電流が安定する。
【００２４】
ＶＣＳＥＬ１２の発光期間のパルス幅は、プリ発光期間におけるパルス幅の１０００分の１以下であるので、ＶＣＳＥＬ１２の発光期間はフィードバックの制御をすることができない。このため、本実施形態においては、プリ発光期間にフィードバックをかけて、プリ発光期間の終了時の状態をホールドしている。
【００２５】
発光駆動部１４＿３は、ＰＭＯＳトランジスタＭＰ１、ＮＭＯＳトランジスタＭＢ１、バイアス電流源ＩＢＩＡＳ＿Ｐ、およびバイアス電流源ＩＢＩＡＳ＿Ｎを少なくとも含む。
【００２６】
ＮＭＯＳトランジスタＭＢ１は、ＶＣＳＥＬ１２を駆動する第２のトランジスタである。
【００２７】
ＰＭＯＳトランジスタＭＰ１は、ＤＲＶ信号がハイレベルの場合にＯＮになる。スイッチＳＷ１がＯＮ、かつ、ＰＭＯＳトランジスタＭＰ１がＯＮの場合に、ＶＣＳＥＬ１２に駆動電流が流れる。
【００２８】
ＰＭＯＳトランジスタＭＰ１と並列接続するバイアス電流源ＩＢＩＡＳ＿Ｐと、ＮＭＯＳトランジスタＭＢ１と並列接続するバイアス電流源ＩＢＩＡＳ＿Ｎとは、同一電流の電流源であり、ＶＣＳＥＬ１２にＤＣ電流を常に流す。バイアス電流源ＩＢＩＡＳ＿Ｐとバイアス電流源ＩＢＩＡＳ＿ＮによるＤＣ電流により、パルス発光させる場合の応答遅延を少なくすることができる。
【００２９】
ＮＭＯＳトランジスタＭＢ０のゲートは、ＮＭＯＳトランジスタＭＢ０のＮ倍の電流が流れるＮＭＯＳトランジスタＭＢ１のゲートと接続している。
【００３０】
駆動調整部１４＿２は、ＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０のドレインの電圧とＮＭＯＳトランジスタＭＢ１のドレインの電圧とが同一になるように調整している。これにより、駆動制御部１４は、ＶＣＳＥＬ１２に印加する駆動電流を、正確にＮ×Ｉｏに制御することができる。
【００３１】
（測距センサ）
図２は、ＴＯＦ方式の測距センサ１の断面図を示す。測距センサ１は、例えばスマートフォン等の携帯型情報端末に搭載することができる。
【００３２】
測距センサ１は、ＶＣＳＥＬ１２、駆動制御部１４、リファレンス側ＳＰＡＤアレイ１６、リターン側ＳＰＡＤアレイ１８、遮光壁２０、光学フィルタ２２、光学フィルタ２３、および集光レンズ２４を備えている。
【００３３】
図２に示すように、リファレンス側ＳＰＡＤアレイ１６は、ＶＣＳＥＬか１２からの直接光のみが入射される。リファレンス側ＳＰＡＤアレイ１６は、ＶＣＳＥＬ１２が出力したパルス光を直接的に受光する。
【００３４】
また、リターン側ＳＰＡＤアレイ１８は、検知対象物５０で反射したパルス光のみが入射され、受光する。
【００３５】
遮光壁２０は、リファレンス側ＳＰＡＤアレイ１６と、リターン側ＳＰＡＤアレイ１８との間に配置されている。遮光壁２０は、リターン側ＳＰＡＤアレイ１８に、ＶＣＳＥＬ１２からの直接光が入ることを防ぐ。
【００３６】
光学フィルタ２２は、ＶＣＳＥＬ１２の発光波長近傍の波長を通過させるバンドパスフィルタである。
【００３７】
集光レンズ２４は、光学フィルタ２２を通過した光の光路上に配置される。リターン側ＳＰＡＤアレイ１８における結像位置は、検知対象物５０の位置により変わる。
【００３８】
図３は、ＴＯＦ方式の測距センサ１のブロック図を示す。
【００３９】
測距センサ１は、ＶＣＳＥＬ１２、駆動制御部１４、リファレンス側ＳＰＡＤアレイ１６、およびリターン側ＳＰＡＤアレイ１８に加え、リファレンス側ＳＰＡＤアレイ１６に対応するＳＰＡＤフロントエンド２６、リターン側ＳＰＡＤアレイ１８に対応するＳＰＡＤフロントエンド２８、Ｄｅｌａｙ  Ｌｏｃｋ  Ｌｏｏｐ（ＤＬＬ）３０、時間差測定カウンタ３２、データレジスタ３４、ＳＰＡＤバイアス制御ブロック３６、ＨＶ発生回路３８を備えている。
【００４０】
リファレンス側ＳＰＡＤアレイ１６、およびリターン側ＳＰＡＤアレイ１８の各々は、対応するＳＰＡＤフロントエンド回路２６，２８が接続されている。ＳＰＡＤフロントエンド回路２６，２８は、対応するＳＰＡＤアレイ１６，１８が出力したパルス信号を波形整形する。
【００４１】
ＳＰＡＤフロントエンド回路２６，２８は、ＤＬＬ３０に接続されている。ＳＰＡＤフロントエンド回路２６，２８は、ＤＬＬ３０に波形整形した信号を出力する。
【００４２】
ＤＬＬ３０は、ＳＰＡＤフロントエンド２８で波形整形されたリターン側のパルス光と、ＳＰＡＤフロントエンド２６で波形整形されたリファレンス側のパルス光との時間差の平均値を検出する。ＤＬＬ３０が検出した時間差は、測距センサ１と検知対象物５０の距離における光の飛行時間ＴＯＦに相当する。
【００４３】
時間差測定カウンタ３２は、ＤＬＬ３０が検出した時間差をカウンタで計測することにより、測距センサ１０から検知対象物５０までの距離を算出する。
【００４４】
データレジスタ３４は、データ化された距離を格納する。
【００４５】
（測距センサの動作シーケンス）
図４は、ＴＯＦ方式の測距センサ１の動作シーケンスを示す。図４に示されるように、１回の測距の動作期間は、（１）測定前初期設定期間、（２）距離測定期間１（ＶＣＳＥＬ発光、ＤＬＬ収束期間）、および（３）距離測定期間２（平均化、距離データレジスタ格納）の３つの期間に分けることができる。
【００４６】
（１）の測定前初期設定期間は、（１）−２のアクティブクエンチ設定期間、（１）−２のプリ発光期間、および（１）−３のＶＨＶ電圧設定期間を含む。
【００４７】
（１）−１において、ＳＰＡＤバイアス制御ブロック３６は、リファレンス側ＳＰＡＤアレイ１６およびリターン側ＳＰＡＤアレイ１８に配されたＳＰＡＤ受光素子に接続されるアクティブクエンチ抵抗の設定を行う。
【００４８】
（１）−２において、駆動調整部１４＿２は、スイッチ信号ＳＨをハイレベルにしてスイッチＳＷ１をＯＮ状態にし、ＶＣＳＥＬ１２のプリ発光を行う。（１）−２の期間において、駆動調整部１４＿２は、ＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０のドレインの電圧と、ＮＭＯＳトランジスタＭＢ１のドレインの電圧とが同一になるよう調整する。調整後、駆動調整部１４＿２は、スイッチ信号ＳＨをローレベルにしてスイッチＳＷ１をＯＦＦ状態にし、図１に示すコンデンサＣ１の電位をホールドし、ＶＣＳＥＬ１２の駆動電流が一定値になるように制御する。
【００４９】
（１）−３において、駆動制御部１４は、ＶＣＳＥＬ１２をパルス発光させる。また、（１）−３において、ＳＰＡＤバイアス制御ブロック３６は、リファレンス側ＳＰＡＤアレイ１６およびリターン側ＳＰＡＤアレイ１８に印加するバイアス電圧（ＶＨＶ）を設定する。これにより、リファレンス側ＳＰＡＤアレイ１６およびリターン側ＳＰＡＤアレイ１８は、距離測定期間の前に、最適なガイガーモードで動作するように初期設定される。
【００５０】
（２）の距離測定期間１は、（２）−１のプリ発光期間、および（２）−２のＶＣＳＥＬ発光、およびＤＬＬ収束期間を含む。
【００５１】
（２）−１のプリ発光期間において、駆動調整部１４＿２は、再度ＶＣＳＥＬ１２のプリ発光を行い、ＶＣＳＥＬ１２の電流が一定値になるように制御する。
【００５２】
（２）−２のＶＣＳＥＬ発光、およびＤＬＬ収束期間において、駆動制御部１４は、ＶＣＳＥＬ１２をパルス発光させて、距離を測定し、ＤＬＬを収束させる。
【００５３】
（３）の期間において、収束したＤＬＬの遅延量をカウントして、測距センサ１から検知対象物５０までの距離をデータ化し、データレジスタ３４に格納する。ここで、（１）の測定前初期設定期間においてＶＣＳＥＬ１２を発光させて、ＶＨＶ電圧を調整する場合、（１）の測定前初期設定期間におけるＶＣＳＥＬ１２の発光量を、（２）の距離測定期間１の距離の測定におけるＶＣＳＥＬ１２の発光量よりも少なくする。これにより、消費電流を抑えることができる。（１）−３のＶＨＶ電圧設定期間において、ＳＰＡＤバイアス制御ブロック３６は、ＶＣＳＥＬ１２からの直接光が入射する、リファレンス側ＳＰＡＤアレイ１６のパルス数をカウントして、ＶＨＶ電圧を調整する。つまり、必要最低限の光量に調整するので、低消費電流化することができる。
【００５４】
すなわち、発光期間は、（２）−２の距離の測定をする距離測定期間、およびＶＣＳＥＬ１２のバイアス電圧を設定する（１）−３のＶＨＶ電圧設定期間の２つの期間を含む。そして、２つの期間の各々の前にプリ発光期間（（１）−２および（２）−１）を設ける。
【００５５】
〔実施形態２〕
本発明の他の実施形態について、図５を参照し、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【００５６】
図５は、本実施形態に係る、ＴＯＦ方式の測距センサに用いることのできるＶＣＳＥＬ駆動回路１ａのブロック図を示す。
【００５７】
本実施形態に係るＶＣＳＥＬ駆動回路１ａは、複数のＮＭＯトランジスタの対（ＭＡ１，ＭＢ１）、（ＭＡ２，ＭＢ２）、（ＭＡ３，ＭＢ３）、（ＭＡ４，ＭＢ４）、（ＭＡ５，ＭＢ５）がＶＣＳＥＬ１２のカソード側に接続されている点において上記実施形態と異なる。
【００５８】
発光駆動部１４＿３ａは、ＮＭＯＳトランジスタＭＡ１〜ＭＡ５、ＮＭＯＳトランジスタＭＢ１〜ＭＢ５を備える。ＮＭＯＳトランジスタＭＡ１〜ＭＡ５は、ドレインがＶＣＳＥＬ１２のカソード側に接続されている。
【００５９】
ＮＭＯＳトランジスタＭＢ０のゲートは、ＮＭＯＳトランジスタＭＢ１のゲートと接続している。ＮＭＯＳトランジスタＭＢ０のゲートは、ＮＭＯＳトランジスタＭＢ０の８倍の電流が流れるＮＭＯＳトランジスタＭＢ２のゲートと、変更部であるスイッチ部ＳＷａ０を介して接続している。ＮＭＯＳトランジスタＭＢ０のゲートは、ＮＭＯＳトランジスタＭＢ０の１６倍の電流が流れるＮＭＯＳトランジスタＭＢ３のゲートと、スイッチ部ＳＷａ１を介して接続している。ＮＭＯＳトランジスタＭＢ０のゲートは、ＮＭＯＳトランジスタＭＢ０の３２倍の電流が流れるＮＭＯＳトランジスタＭＢ４のゲートと、スイッチ部ＳＷａ２を介して接続している。ＮＭＯＳトランジスタＭＢ０のゲートは、ＮＭＯＳトランジスタＭＢ０の６４倍の電流が流れるＮＭＯＳトランジスタＭＢ５のゲートと、スイッチ部ＳＷａ３を介して接続している。
【００６０】
スイッチ部ＳＷａ０〜ＳＷａ３は、選択信号ＳＥＬ０〜ＳＥＬ３によりオンオフが切り替えられる。各々のスイッチ部ＳＷａ０〜ＳＷａ３の切り替えにより、上記２つの期間（図４に示す（１）−３および（２）−２）の各々の、ＶＣＳＥＬ１２の駆動電流を変更することができる。
【００６１】
選択信号ＳＥＬ０〜ＳＥＬ３による各々のスイッチ部ＳＷａ０〜ＳＷａ３の切り替えより、ＶＣＳＥＬ１２の駆動電流を、Ｉｏ、９×Ｉｏ、１７×Ｉｏ、２５×Ｉｏ、３３×Ｉｏ、４１×Ｉｏ、４９×Ｉｏ、５７×Ｉｏ、６５×Ｉｏ、７３×Ｉｏ、８１×Ｉｏ、８９×Ｉｏ、９７×Ｉｏ、１０５×Ｉｏ、１１３×Ｉｏ、１２１×Ｉｏの１６段階の調整ができる。
【００６２】
ＮＭＯＳトランジスタＭＡ１〜ＭＡ５の各々のゲートには同じ電圧が印加されるので、ＶＣＳＥＬ１２の順方向電圧が変動しても、駆動電流を一定にすることができる。
【００６３】
〔実施形態３〕
本発明の他の実施形態について、図６，７を参照し、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
【００６４】
図６は、本実施形態に係る、ＴＯＦ方式の測距センサに用いることのできるＶＣＳＥＬ駆動回路１０ｂのブロック図を示す。図７は、複数のＶＣＳＥＬ１〜５を集積したＶＣＳＥＬアレイ１２ｂを用いた測距センサ１ｂの断面図を示す。測距センサ１ｂは２Ｄ−ＴＯＦ方式を採用し、距離画像を生成することができる。
【００６５】
本実施形態に係るＶＣＳＥＬ駆動回路１０ｂは、複数のＶＣＳＥＬを時分割で駆動する点において、上記実施形態と異なる。
【００６６】
ＶＣＳＥＬ駆動回路１０ｂは、複数のＶＣＳＥＬ１（１２ｂ＿１）〜ＶＣＳＥＬｎ（１２ｂ＿ｎ）を備える。
【００６７】
ＶＣＳＥＬ１（１２ｂ＿１）に対応して、ＮＭＯＳトランジスタＭＡ１、ＮＭＯＳトランジスタＭＢ１、選択信号ＳＥＬ１で切り替わる３か所のスイッチ部ＳＷｂ１、ＳＷｃ１、ＳＷｄ１が設けられている。
【００６８】
ＮＭＯＳトランジスタＭＢ１のドレインは、スイッチ部ＳＷｃ１を介して、オペアンプＡＭＰ１の−入力に接続されている。スイッチ部ＳＷｃ１は、選択信号ＳＥＬ１によりオンオフが切り替えられる。選択信号ＳＥＬ１によりスイッチ部ＳＷｃ１が接続状態になると、ＮＭＯＳトランジスタＭＢ１のドレインが、オペアンプＡＭＰ１の−入力に接続する。
【００６９】
また、ＶＣＳＥＬ１（１２ｂ＿１）は、スイッチ部ＳＷｄ１を介して、バイアス電流源ＩＢＩＡＳ＿Ｎに接続されている。スイッチ部ＳＷｄ１は、選択信号ＳＥＬ１によりオンオフが切り替えられる。選択信号ＳＥＬ１によりスイッチ部ＳＷｄ１が接続状態になると、ＶＣＳＥＬ１（１２ｂ＿１）がバイアス電流源ＩＢＩＡＳ＿Ｎと接続する。
【００７０】
また、ＮＭＯＳトランジスタＭＢ１のゲートは、スイッチ部ＳＷｂ１を介して、ＮＭＯＳトランジスタＭＢ０のゲートに接続されている。スイッチ部ＳＷｂ１は、選択信号ＳＥＬ１によりオンオフが切り替えられる。
【００７１】
なお、３か所のスイッチ部ＳＷｂ１、ＳＷｃ１、ＳＷｄ１を切り替える選択信号ＳＥＬ１は同一である。
【００７２】
ＶＣＳＥＬ２（１２ｂ＿２）〜ＶＣＳＥＬｎ（１２ｂ＿ｎ）についても、ＶＣＳＥＬ１（１２ｂ＿１）と同様に構成されている。
【００７３】
駆動制御部１４ｂは、ＶＣＳＥＬアレイ１２ｂを駆動する場合、選択信号ＳＥＬ１〜ＳＥＬｎにより、任意のＶＣＳＥＬ１（１２ｂ＿１）〜ＶＣＳＥＬｎ（１２ｂ＿ｎ）を選択して、時分割で発光させることができる。例えば、ＶＣＳＥＬ１（１２ｂ＿１）を発光させる場合は、選択信号ＳＥＬ１をハイレベルにして、ＮＭＯＳトランジスタＭＡ１とＮＭＯＳトランジスタＭＢ１で構成されるカレントミラーをアクティブにする。
【００７４】
ＮＭＯＳトランジスタＭＡ１〜ＭＡｎの各々のゲートには同じ電圧が印加されるので、ＶＣＳＥＬアレイ１２ｂの各ＶＣＳＥＬの順方向電圧が変動した場合にも、駆動電流を一定にすることができる。
【００７５】
本実施形態においても、図４に示した動作シーケンスと同様の動作シーケンスで駆動するので、ＶＣＳＥＬの駆動電流を高精度に制御することができる。
【００７６】
〔まとめ〕
本発明の態様１に係る発光素子駆動回路（ＶＣＳＥＬ駆動回路１０）は、発光期間に、発光素子（ＶＣＳＥＬ１２）をパルス発光させる発光素子駆動回路（ＶＣＳＥＬ駆動回路１０）であって、上記発光期間の前のプリ発光期間において、定電流回路１４＿１に含まれる第１のトランジスタ（ＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０）のドレインの電圧である第１の電圧と、上記発光素子（ＶＣＳＥＬ１２）を駆動する第２のトランジスタ（ＮＭＯＳトランジスタＭＢ１）のドレインの電圧である第２の電圧とが同一になるよう調整する駆動調整部１４＿２を備えている。
【００７７】
上記の構成によれば、発光素子をパルス発光させる発光素子駆動回路において、駆動電流の変動を抑制することができる。
【００７８】
本発明の態様２に係る発光素子駆動回路（ＶＣＳＥＬ駆動回路１０）は、上記態様１において、上記駆動調整部１４＿２は、上記第１の電圧と上記第２の電圧とが入力する差動増幅器（オペアンプＡＭＰ１）、および上記プリ発光期間の終了時の上記差動増幅器（オペアンプＡＭＰ１）の出力電圧をホールドするコンデンサＣ１を含み、上記差動増幅器（オペアンプＡＭＰ１）には、上記プリ発光期間に、上記差動増幅器（オペアンプＡＭＰ１）に入力する上記第１の電圧と上記第２の電圧とが同一電圧になるようにフィードバックがかかっていてもよい。
【００７９】
上記の構成によれば、第１の電圧と第２の電圧とが同一になるよう調整することができる。
【００８０】
本発明の態様３に係る発光素子駆動回路（ＶＣＳＥＬ駆動回路１０ａ）は、上記態様１または２において、当該発光素子駆動回路（ＶＣＳＥＬ駆動回路１０ａ）は、当該発光素子駆動回路（ＶＣＳＥＬ駆動回路１０ａ）から対象物（検知対象物５０）までの、ＴＯＦ方式の距離の測定に用いられ、上記発光期間は、上記距離の測定をする距離測定期間、および上記発光素子（ＶＣＳＥＬ１２）のバイアス電圧を設定する設定期間の２つの期間を含み、上記２つの期間の各々の前に上記プリ発光期間を設け、上記２つの期間の各々の、上記発光素子の駆動電流を変更する変更部（スイッチ部ＳＷａ０〜ＳＷａ３）を備えていてもよい。
【００８１】
上記の構成によれば、ＶＣＳＥＬの駆動電流を、多段に変更することができる。
【００８２】
本発明の態様４に係る発光素子駆動回路（ＶＣＳＥＬ駆動回路１０）は、上記態様１から３において、上記定電流回路１４＿１は、２つの上記第１のトランジスタ（ＰＭＯＳトランジスタＭＰ０およびＮＭＯＳトランジスタＭＢ０）、および定電流源Ｉｏを含み、上記第１のトランジスタの一方（ＰＭＯＳトランジスタＭＰ０）は、ゲートが上記定電流源と接続し、ソースが接地し、ドレインが上記第１のトランジスタの他方（ＮＭＯＳトランジスタＭＢ０）のドレインと接続し、上記第１のトランジスタの他方（ＮＭＯＳトランジスタＭＢ０）は、ゲートが接地し、ソースが上記定電流源と接続し、ドレインが上記第１のトランジスタの一方（ＰＭＯＳトランジスタＭＰ０）のドレインと接続していてもよい。
【００８３】
上記の構成によれば、カレントミラーの基準となる電圧を出力することができる。
【００８４】
本発明の態様５に係る発光素子駆動回路（ＶＣＳＥＬ駆動回路１０ｂ）は、上記態様１から４において、当該発光素子駆動回路（ＶＣＳＥＬ駆動回路１０ａ）は、複数の上記発光素子（ＶＣＳＥＬ１（１２ｂ＿１）〜ＶＣＳＥＬｎ（１２ｂ＿ｎ））を時分割で駆動してもよい。
【００８５】
上記の構成によれば、２Ｄ−ＴＯＦ方式を採用し、距離画像を生成することができる。
【００８６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【符号の説明】
【００８７】
１０，１０ａ，１０ｂ  ＶＣＳＥＬ駆動回路（発光素子駆動回路）
１４＿１，１４＿１ａ，１４＿１ｂ  定電流回路
１４＿２，１４＿２ａ，１４＿２ｂ  駆動調整部
Ｉｏ  定電流源
ＭＰ０  ＰＭＯＳトランジスタ（第１のトランジスタ）
ＭＢ０  ＮＭＯＳトランジスタ（第１のトランジスタ）
ＭＢ１  ＮＭＯＳトランジスタ（第２のトランジスタ）
ＡＭＰ１  オペアンプ（差動増幅器）
ＭＡ１  ＮＭＯＳトランジスタ（スイッチ素子）
ＳＷａ０，ＳＷａ１，ＳＷａ２，ＳＷａ３  スイッチ部（変更部）
【図１】
2019096642.tif 000003
【図２】
2019096642.tif 000004
【図３】
2019096642.tif 000005
【図４】
2019096642.tif 000006
【図５】
2019096642.tif 000007
【図６】
2019096642.tif 000008
【図７】
2019096642.tif 000009
【図８】
2019096642.tif 000010