(57)【要約】      （修正有）【課題】熱伝導率の高い半田を介して半導体チップを搭載している半導体装置において、温度サイクル試験における半田劣化によるクラックの発生を抑制することで半導体装置の信頼性を向上する。【解決手段】半導体装置ＳＡは、チップ搭載部ＴＡＢと、チップ搭載部上に半田ＳＤを介して搭載された半導体チップＣＨＰを備える。チップ搭載部は、平面視において、半導体チップを内包する領域Ｒ１を有し、この領域の表面には、大きな凹凸形状２００が形成されており、平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍである。【選択図】図７
2019186326.tif 000002
【特許請求の範囲】
【請求項１】
表面を有するチップ搭載部と、
前記チップ搭載部の前記表面上に半田を介して搭載された半導体チップと、
を備える、半導体装置であって、
前記表面は、平面視において、前記半導体チップを内包する第１領域を有し、
前記第１領域の平均表面粗さをＲａとした場合、
０．８μｍ≦Ｒａ≦３．０μｍ
である、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半田は、高融点半田である、半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記半田には、シリカ粒子が含まれていない、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記半導体チップには、パワートランジスタが形成されている、半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記半導体装置は、
前記チップ搭載部と離間して配置されたリードと、
前記半導体チップと前記リードとを接続するワイヤと、
を有し、
前記リードの表面は、平面視において、前記ワイヤと接続されるワイヤ接続領域を有し、
前記第１領域の平均表面粗さは、前記ワイヤ接続領域の平均表面粗さよりも粗い、半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記チップ搭載部の前記表面は、
前記第１領域と、
前記第１領域を囲む第２領域と、
を有し、
前記第１領域の平均表面粗さは、前記第２領域の平均表面粗さよりも粗い、半導体装置。
【請求項７】
（ａ）半導体チップを内包して搭載可能な第１領域を有するチップ搭載部と、前記チップ搭載部と離間して配置されたリードとを含み、かつ、前記第１領域の平均表面粗さが、０．８μｍ以上３．０μｍ以下であり、かつ、前記第１領域の平均表面粗さが、前記リードの平均表面粗さよりも粗い、リードフレームを準備する工程、
（ｂ）前記第１領域上に溶融半田を形成する工程、
（ｃ）前記第１領域上に、前記溶融半田を介して、前記半導体チップを搭載する工程、
を備える、半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法において、
前記（ａ）工程は、
（ａ１）前記第１領域の表面を第１平均表面粗さで粗化する工程、
（ａ２）前記リードフレームの表面を前記第１平均表面粗さよりも小さな第２平均表面粗さで粗化する工程、
を有する、半導体装置の製造方法。
【請求項９】
請求項８に記載の半導体装置の製造方法において、
前記（ａ１）工程は、前記リードフレームを成形する工程を利用して実施される、半導体装置の製造方法。
【請求項１０】
請求項９に記載の半導体装置の製造方法において、
前記（ａ１）工程は、コイニング処理で実施される、半導体装置の製造方法。
【請求項１１】
請求項１０に記載の半導体装置の製造方法において、
前記（ａ１）工程は、凹凸形状が形成されたパンチを使用する、半導体装置の製造方法。
【請求項１２】
請求項８に記載の半導体装置の製造方法において、
前記（ａ１）工程は、マスキング処理が不要な工程である、半導体装置の製造方法。
【請求項１３】
請求項８に記載の半導体装置の製造方法において、
前記（ａ２）工程は、化学研磨処理で実施される、半導体装置の製造方法。
【請求項１４】
請求項７に記載の半導体装置の製造方法において、
前記（ｂ）工程は、
（ｂ１）前記チップ搭載部を加熱する工程、
（ｂ２）加熱した前記チップ搭載部上に前記溶融半田を形成する工程、
（ｂ３）スパンカによって、前記溶融半田を引き延ばす工程、
を有する、半導体装置の製造方法。
【請求項１５】
請求項１４に記載の半導体装置の製造方法において、
前記第１領域と前記溶融半田との接触表面積は、前記スパンカと前記溶融半田との接触表面積よりも大きい、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造技術に関し、例えば、チップ搭載部上に半田を介して搭載された半導体チップを備える半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
特開２００９−１５２２２６号公報（特許文献１）には、ペースト材の濡れ広がり制御の精度を向上することにより、リードフレームと封止樹脂との接着性を向上させる技術が記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−１５２２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えば、パワートランジスタが形成された半導体チップを有する半導体装置では、半導体チップからの発熱量が多いため、高い放熱特性が要求される。このことから、パワートランジスタが形成された半導体チップを有する半導体装置では、金属粉を含むペースト材よりも熱伝導率の高い半田を介して、チップ搭載部上に半導体チップを搭載することが行なわれている。このように構成されている半導体装置においては、温度サイクル試験におけるクラックの発生に代表される半田劣化を抑制することが望まれている。
【０００５】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態における半導体装置に含まれるチップ搭載部は、平面視において、半導体チップを内包する第１領域を有する。このとき、第１領域の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍである。
【発明の効果】
【０００７】
一実施の形態によれば、半導体装置の信頼性を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】関連技術における半導体装置を示す模式的な断面図である。
【図２】図１の一部領域を拡大して示す図である。
【図３】実施の形態における半導体装置の外観構成を示す上面図である。
【図４】実施の形態における半導体装置の外観構成を示す下面図である。
【図５】実施の形態における半導体装置の外観構成を示す側面図である。
【図６】実施の形態における半導体装置の内部構成を示す図である。
【図７】実施の形態における半導体装置の模式的な構成を示す断面図である。
【図８】図７の一部領域を拡大して示す図である。
【図９】実施の形態における半導体装置の製造方法を示すフローチャートである。
【図１０】実施の形態における半導体装置の製造工程を示す図である。
【図１１】図１０に続く半導体装置の製造工程を示す図である。
【図１２】図１１に続く半導体装置の製造工程を示す図である。
【図１３】図１２に続く半導体装置の製造工程を示す図である。
【図１４】図１３に続く半導体装置の製造工程を示す図である。
【図１５】図１４に続く半導体装置の製造工程を示す図である。
【図１６】図１５に続く半導体装置の製造工程を示す図である。
【図１７】図１６に続く半導体装置の製造工程を示す図である。
【図１８】図１７に続く半導体装置の製造工程を示す図である。
【図１９】図１８に続く半導体装置の製造工程を示す図である。
【図２０】図１９に続く半導体装置の製造工程を示す図である。
【図２１】図２０に続く半導体装置の製造工程を示す図である。
【図２２】図２１に続く半導体装置の製造工程を示す図である。
【発明を実施するための形態】
【０００９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１０】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
【００１１】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１２】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
【００１４】
＜改善の検討＞
まず、本発明者が行なった改善の検討について、関連技術を使用しながら説明する。
【００１５】
ここで、本明細書でいう「関連技術」は、新規に発明者が見出した課題を有する技術であって、公知である従来技術ではないが、新規な技術的思想の前提技術（未公知技術）を意図して記載された技術である。
【００１６】
図１は、関連技術における半導体装置を示す模式的な断面図である。図１において、関連技術における半導体装置ＳＡＲは、リードＬＤと一体的に形成されたチップ搭載部ＴＡＢを有し、このチップ搭載部ＴＡＢの表面からリードＬＤの表面にわたって、微細な凹凸形状１００が形成されている。例えば、この微細な凹凸形状１００の平均表面粗さは、０．８μｍ未満である。これは、リードＬＤの表面には、ワイヤＷが接続されることを考慮したものである。すなわち、微細な凹凸形状１００の平均表面粗さが粗くなりすぎると、リードＬＤの表面にワイヤＷを接続することが困難になることから、チップ搭載部ＴＡＢの表面からリードＬＤの表面にわたって形成される微細な凹凸形状１００の平均表面粗さは、０．８μｍ未満にすることが必要なのである。
【００１７】
本明細書でいう「平均表面粗さ」とは、ＪＩＳＢ０６０１：２０１３の算出平均粗さＲａを示し、以後、平均表面粗さと記す。なお、平均表面粗さの測定領域は、チップ搭載部ＴＡＢやリードＬＤのサイズに応じて適当な任意領域の設定とする。
【００１８】
次に、図１に示すように、微細な凹凸形状１００が形成されたチップ搭載部ＴＡＢ上には、半田ＳＤを介して半導体チップＣＨＰが搭載されている。この半導体チップＣＨＰには、例えば、パワートランジスタが形成されており、パワートランジスタが形成された半導体チップＣＨＰとリードＬＤとは、ワイヤＷで電気的に接続されている。さらに、関連技術における半導体装置ＳＡＲでは、半導体チップＣＨＰを覆うように、樹脂からなる封止体ＭＲが形成されている。このようにして、関連技術における半導体装置ＳＡＲが実装構成されている。
【００１９】
関連技術における半導体装置ＳＡＲでは、図１に示すように、チップ搭載部ＴＡＢの表面に、平均表面粗さが０．８μｍ未満の微細な凹凸形状１００が形成されている。これは、チップ搭載部ＴＡＢと封止体ＭＲとの密着力を向上するために行なわれている。すなわち、チップ搭載部ＴＡＢの表面に微細な凹凸形状１００が形成されていると、微細な凹凸形状１００の内部にも封止体ＭＲを構成する樹脂が入り込み、いわゆるアンカー効果が生じる結果、チップ搭載部ＴＡＢと封止体ＭＲとの密着力を向上することができる。
【００２０】
ところが、本発明者が検討したところ、チップ搭載部ＴＡＢの表面に微細な凹凸形状１００を形成すると、チップ搭載部ＴＡＢと封止体ＭＲとの密着力が向上する一方で、半田ＳＤにクラックや剥離が発生しやすくなることを新規に見出した。
【００２１】
図２は、図１の領域ＡＲを拡大して示す図である。図２では、例えば、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する半田ＳＤにクラックＣＬＫが発生している状態が示されている。なお、このクラックＣＬＫには、半田ＳＤとチップ搭載部ＴＡＢとの接合界面の剥離を含む（以後記載を省略する）。
【００２２】
半田ＳＤにクラックＣＬＫが発生するメカニズムは、以下のように推測される。
【００２３】
関連技術においては、アンカー効果を得るために、チップ搭載部ＴＡＢの表面に微細な凹凸形状１００を形成している。この結果、関連技術においては、チップ搭載部位ＴＡＢと封止体ＭＲとの間の密着力を強くすることができる。これにより、関連技術では、チップ搭載部ＴＡＢと封止体ＭＲとの間の剥離を抑制することができる。ただし、チップ搭載部ＴＡＢと封止体ＭＲとの間の密着力が強くなるということは、例えば、半導体装置ＳＡＲに対して温度サイクル試験を実施すると、銅合金（金属）から構成されるチップ搭載部ＴＡＢと樹脂から構成される封止体ＭＲとの熱膨張率の相違に基づく曲げ応力が緩和されにくくなることを意味する。すなわち、チップ搭載部ＴＡＢと封止体ＭＲとの間の密着力が強くなると、半田ＳＤに加わる応力が大きくなるのである。したがって、チップ搭載部ＴＡＢの表面に微細な凹凸形状１００を形成すると、半導体装置ＳＡＲに温度サイクル試験を実施する際、半田ＳＤにクラックＣＬＫが発生してしまう可能性が高まるのである。そこで、本実施の形態では、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する半田ＳＤにクラックＣＬＫが発生することを抑制するための工夫を施している。以下に、この工夫を施した本実施の形態における技術的思想について説明する。
【００２４】
＜半導体装置の構成＞
図３は、本実施の形態における半導体装置の外観構成を示す上面図である。また、図４は、本実施の形態における半導体装置の外観構成を示す下面図である。さらに、図５は、本実施の形態における半導体装置の外観構成を示す側面図である。図３〜図５に示すように、本実施の形態における半導体装置ＳＡは、例えば、平面形状が略矩形形状である封止体ＭＲを有し、この封止体ＭＲの一側面からチップ搭載部ＴＡＢの一部分が突出している。同様に、封止体ＭＲの一側面と反対側の側面からは、複数のリードＬＤが突出している。具体的に、複数のリードＬＤには、ゲートリードＧＬとドレインリードＤＬとソースリードＳＬとが含まれている。
【００２５】
次に、図６は、本実施の形態における半導体装置の内部構成を示す図である。図６において、チップ搭載部ＴＡＢと一体的に形成されたドレインリードＤＬを離間して挟むように、ゲートリードＧＬとソースリードＳＬとが配置されている。チップ搭載部ＴＡＢは、平面視において、半導体チップＣＨＰを内包する領域Ｒ１を有し、このチップ搭載部ＴＡＢの領域Ｒ１上には、半田ＳＤを介して、半導体チップＣＨＰが搭載されている。このとき、本実施の形態における半田ＳＤには、半田ＳＤの膜厚を確保するためのかさ上げ材として機能するシリカ粒子（酸化シリコン粒子）が含まれていない。
【００２６】
この半導体チップＣＨＰには、パワートランジスタが形成されている。このとき、例えば、パワートランジスタをパワーＭＯＳＦＥＴから構成する場合、半導体チップＣＨＰの表面には、パワートランジスタのゲート電極と電気的に接続されるゲートパッドＧＰと、パワートランジスタのソース領域と電気的に接続されるソースパッドＳＰとが形成されている。一方、半導体チップＣＨＰの裏面は、パワートランジスタのドレインとして機能する。ただし、パワートランジスタは、パワーＭＯＳＦＥＴから構成される場合に限らず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）から構成することもできる。この場合、半導体チップＣＨＰの表面には、ＩＧＢＴのゲート電極と電気的に接続されるゲートパッドと、ＩＧＢＴのエミッタ領域と電気的に接続されるエミッタパッドとが形成されることになる。一方、半導体チップＣＨＰの裏面は、ＩＧＢＴのコレクタとして機能する。
【００２７】
続いて、図６に示すように、半導体チップＣＨＰの表面に形成されているゲートパッドＧＰと、ゲートリードＧＬとは、ワイヤＷ１で接続されている。一方、半導体チップＣＨＰの表面に形成されているソースパッドＳＰと、ソースリードＳＬとは、ワイヤＷ２で接続されている。ここで、ワイヤＷ２の径は、ワイヤＷ１の径よりも太くなっている。これは、ソースパッドＳＰとソースリードＳＬとの間には、大電流が流れる一方、ゲートパッドＧＰとゲートリードＧＬとの間に流れる電流は、ソースパッドＳＰとソースリードＳＬとの間を流れる電流よりも小さいからである。すなわち、パワーＭＯＳＦＥＴのソースとドレインとの間は、パワーＭＯＳＦＥＴの主電流が流れるため、ワイヤＷ２の抵抗率を大幅に低減する必要があるからである。
【００２８】
次に、図７は、本実施の形態における半導体装置ＳＡの模式的な構成を示す断面図である。また、図８は、図７の領域ＢＲを拡大して示す図である。図７および図８に示すように、本実施の形態における半導体装置ＳＡは、チップ搭載部ＴＡＢと、チップ搭載部ＴＡＢ上に半田ＳＤを介して搭載された半導体チップＣＨＰとを備える。このとき、チップ搭載部ＴＡＢは、平面視において、半導体チップＣＨＰを内包する領域Ｒ１を有し、この領域Ｒ１の表面には、大きな凹凸形状２００が形成されている。具体的に、領域Ｒ１の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍである。
【００２９】
一方、チップ搭載部ＴＡＢの領域Ｒ１を囲むチップ搭載部ＴＡＢの外周領域Ｒ２の表面からリードＬＤの表面にわたって、微細な凹凸形状１００が形成されている。具体的に、この領域の平均表面粗さは、０．８μｍ未満である。
【００３０】
したがって、本実施の形態における半導体装置ＳＡでは、以下に示す構成が実現される。すなわち、本実施の形態における半導体装置ＳＡは、チップ搭載部ＴＡＢと離間して配置されたリードＬＤと、半導体チップＣＨＰとリードＬＤとを接続するワイヤＷとを有する。そして、リードＬＤは、平面視において、ワイヤＷと接続されるワイヤ接続領域を有しており、領域Ｒ１の平均表面粗さは、ワイヤ接続領域の平均表面粗さよりも粗い。
【００３１】
さらに、本実施の形態における半導体装置ＳＡでは、例えば、以下に示す構成も実現される。すなわち、チップ搭載領域ＴＡＢは、領域Ｒ１と、領域Ｒ１を囲む外周領域Ｒ２とを有し、領域Ｒ１の平均表面粗さは、外周領域Ｒ２の平均表面粗さよりも粗い。
【００３２】
なお、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する半田ＳＤは、例えば、高融点半田から構成することができる。以下に、このことについて説明する。
【００３３】
例えば、本実施の形態における半導体装置ＳＡが製品として完成した後は、回路基板（実装基板）に実装される。この場合、半導体装置ＳＡと実装基板の接続には、半田が使用される。半導体装置ＳＡと実装基板とを半田で接続する場合、半田を溶融させて接続させるため、加熱処理（リフロー）が必要とされる。
【００３４】
したがって、半導体装置ＳＡと実装基板との接続に使用される半田と、上述した半導体装置ＳＡの内部で使用される半田が同じ材料である場合、半導体装置ＳＡと実装基板との接続の際に加えられる熱処理（リフロー）によって、半導体装置ＳＡの内部に使用されている半田も溶融することになる。この場合、半田の溶融による体積膨張で半導体装置ＳＡを封止している樹脂（封止体ＭＲ）にクラックが発生したり、溶融した半田が外部へ漏れ出したりする不具合が発生することになる。
【００３５】
このことから、半導体装置ＳＡの内部では高融点半田が使用される。この場合、半導体装置ＳＡと実装基板との接続の際に加えられる熱処理（リフロー）によって、半導体装置ＳＡの内部に使用されている高融点半田は溶融することはない。この結果、高融点半田の溶融による体積膨張で半導体装置ＳＡを封止している樹脂（封止体）にクラックが発生したり、溶融した半田が外部へ漏れ出したりする不具合を防止することができる。
【００３６】
半導体装置ＳＡと実装基板との接続に使用される半田は、例えば、Ｓｎ（すず）−銀（Ａｇ）−銅（Ｃｕ）に代表される融点が２２０℃程度の半田が使用され、リフローの際に、半導体装置ＳＡは、２６０℃程度まで加熱される。このことから、例えば、本明細書でいう高融点半田とは、２６０℃程度に加熱しても溶融しない半田を意図している。代表的なものを挙げると、例えば、融点が３００℃以上でリフロー温度が３５０℃程度であり、Ｐｂ（鉛）を９０重量％以上含んだ半田である。
【００３７】
以上のようにして、本実施の形態における半導体装置ＳＡが構成される。
【００３８】
＜実施の形態における基本思想＞
続いて、本実施の形態における基本思想について説明する。本実施の形態における基本思想は、例えば、図７に示すように、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりも粗くする思想である。これにより、本実施の形態によれば、半導体装置ＳＡに温度サイクル試験を実施する際、半田ＳＤにクラックが発生することを抑制することができる。以下に、このことについて説明する。
【００３９】
例えば、図１および図２に示す関連技術のように、チップ搭載部ＴＡＢの表面に微細な凹凸形状１００を形成すると、アンカー効果によって、チップ搭載部ＴＡＢと封止体ＭＲとの間の剥離を抑制することができる。一方、チップ搭載部ＴＡＢの表面に微細な凹凸形状１００を形成すると、チップ搭載部ＴＡＢと封止体ＭＲとの間の密着力が強くなることの副作用として、チップ搭載部ＴＡＢと封止体ＭＲとの熱膨張率の相違に基づく曲げ応力が緩和されにくくなることが顕在化する結果、温度サイクル試験の際、半田ＳＤに大きな応力が加わる。これにより、半田ＳＤに大きなクラックが発生して、チップ搭載部ＴＡＢからの半田ＳＤの剥離が発生する可能性が高まる。
【００４０】
ここで、本実施の形態における基本思想は、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりも粗くする思想である。この点に関し、上述した関連技術におけるクラックの発生メカニズムを考慮すると、さらに、領域Ｒ１の表面の平均表面粗さを粗くすると、アンカー効果によるチップ搭載部ＴＡＢと封止体ＭＲとの間の密着力が高まる結果、温度サイクル試験の際、半田ＳＤに大きな応力が加わることによって、半田ＳＤにクラックが発生しやすくなってしまうことが懸念される。つまり、関連技術におけるクラックの発生メカニズムを考慮すると、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりも粗くするという基本思想は、半田ＳＤにクラックが発生して、チップ搭載部ＴＡＢからの半田ＳＤの剥離が発生することを抑制する観点から逆効果であるように思われる。
【００４１】
この点に関し、本発明者は、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くすると、以下に示す別のメカニズムが顕在化することによって、半田ＳＤにクラックが発生してしまうことを抑制できることを見出した。すなわち、領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くすると、半田ＳＤに加わる応力が、領域Ｒ１の表面に形成されている大きな凹凸形状２００によって分散される結果、半田ＳＤにおけるクラックの成長が抑制されるのである。これにより、領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くすると、領域Ｒ１の表面に形成されている大きな凹凸形状２００に起因する応力の分散効果が顕在化することによって、クラックに起因する半田ＳＤのチップ搭載部ＴＡＢからの剥離が抑制される。このように、領域Ｒ１の表面の平均表面粗さが小さい場合には、半田ＳＤにクラックが発生しやすくなる一方、領域Ｒ１の表面の平均表面粗さがさらに粗くなると、かえって半田ＳＤにクラックが発生しにくくなるのである。
【００４２】
以上のことから、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くするという本実施の形態における基本思想によれば、半田ＳＤに発生するクラックの成長に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離を抑制できる。つまり、本実施の形態における基本思想によれば、異なる構成材料の熱膨張率の相違に起因して半田ＳＤの内部に加わる熱応力は、チップ搭載部ＴＡＢの領域Ｒ１の表面に形成されている大きな凹凸形状のランダム性によって分散される結果、温度サイクル試験による半田ＳＤの劣化（クラックなど）を防止することができる。したがって、本実施の形態における基本思想によれば、厳しい半導体装置ＳＡの使用環境においても、耐熱性に優れた高信頼性を有する半導体装置ＳＡを提供することができる。
【００４３】
このように、定性的には、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くするという本実施の形態における基本思想によって、半田ＳＤへのクラックの発生に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離を抑制できることがわかる。
【００４４】
ただし、実際には、どの程度、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くすれば、応力の分散効果が顕在化して、半田ＳＤにおけるクラックの発生に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離が抑制されるかが未知数である。そこで、本発明者は、本実施の形態における基本思想に基づいて、定量的な本実施の形態における特徴点を想到している。以下では、この定量的な本実施の形態における特徴点について説明することにする。
【００４５】
＜実施の形態における特徴＞
本実施の形態における特徴点は、例えば、図７に示すように、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立する点にある。これにより、本実施の形態における半導体装置ＳＡによれば、半田ＳＤへのクラックの発生に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離を効果的に抑制することができる。
【００４６】
具体的に、領域Ｒ１の表面の平均表面粗さが下限値である「０．８μｍ」を下回ると、半田ＳＤに加わる応力が、領域Ｒ１の表面に形成されている大きな凹凸形状２００によって分散される効果が顕在化しにくくなる。例えば、領域Ｒ１の表面の平均表面粗さが下限値である「０．８μｍ」を下回ると、半田ＳＤの内部にチップ搭載部ＴＡＢ（放熱板）の構成材料が溶出する現象や熱拡散する現象が起こりやすくなる。このため、凹凸形状が平坦化されて、チップ搭載部ＴＡＢと半田ＳＤとの界面方向の応力分散効果が低下する。この結果、半田ＳＤに発生するクラックの成長に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離を効果的に抑制することができなくなる。以上の理由によって、領域Ｒ１の表面の平均表面粗さの下限値を「０．８μｍ」としている。
【００４７】
このように、領域Ｒ１の表面の平均表面粗さの下限値である「０．８μｍ」には、半田ＳＤに加わる応力が領域Ｒ１の表面に形成されている大きな凹凸形状２００によって分散されることによって、半田ＳＤに発生するクラックの成長に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離を効果的に抑制することができるか否かの境界値としての技術的意義を有するということができる。
【００４８】
一方、領域Ｒ１の表面の平均表面粗さの上限値を「３．０μｍ」とした理由は、以下の通りである。まず、定性的に領域Ｒ１の表面の平均表面粗さが粗くなればなるほど、領域Ｒ１の表面に形成される半田ＳＤの膜厚が厚くなると考えられる。ここで、半田ＳＤの膜厚が厚くなればなるほど、半導体チップＣＨＰで発生した熱の放熱効率が低下することになる。特に、パワートランジスタが形成された半導体チップＣＨＰにおいては、半導体チップＣＨＰからの発熱量が大きくなることから、半導体チップＣＨＰからの放熱効率を向上することが重要である。したがって、領域Ｒ１の表面の平均表面粗さを必要以上に粗くすると、領域Ｒ１の表面に形成される半田ＳＤの膜厚が厚くなりすぎて、半導体チップＣＨＰから発生した熱の放熱効率が低下することになる。この結果、半導体装置ＳＡの誤動作を招く可能性が高まり、半導体装置の信頼性が低下することになる。
【００４９】
このように、領域Ｒ１の表面の平均表面粗さが上限値である「３．０μｍ」を上回ると、半導体装置ＳＡにおける放熱効率の低下が顕在化することになる。したがって、本実施の形態では、半田ＳＤに加わる応力が、領域Ｒ１の表面に形成されている大きな凹凸形状２００によって分散される効果を顕在化させて、半田ＳＤに発生するクラックの成長に起因するチップ搭載部ＴＡＢからの半田ＳＤの剥離を抑制しながらも、半導体装置ＳＡにおける放熱特性の劣化を抑制するために、領域Ｒ１の表面の平均表面粗さの上限値を「３．０μｍ」としている。以上のことから、領域Ｒ１の表面の平均表面粗さの上限値である「３．０μｍ」には、半田ＳＤに加わる応力が、領域Ｒ１の表面に形成されている大きな凹凸形状２００によって分散される効果と、半田ＳＤの膜厚を制限することによって、半導体装置ＳＡにおける放熱効率の低下を抑制する効果とを高次元で両立する観点からの境界値としての技術的意義を有するということができる。
【００５０】
さらには、領域Ｒ１の表面に形成される半田ＳＤの膜厚が厚くなると、半田ＳＤ自体の電気抵抗が高くなる結果、半導体装置ＳＡのオン抵抗が上昇するおそれも懸念される。このことから、領域Ｒ１の表面の平均表面粗さの上限値である「３．０μｍ」とする技術的意義は、半導体装置ＳＡにおける放熱効率の低下を抑制するためだけでなく、半導体装置ＳＡのオン抵抗の上昇を抑制して、半導体装置ＳＡの性能低下を抑制することにもある。
【００５１】
領域Ｒ１の表面の平均表面粗さの上限値を「３．０μｍ」とすることができるのは、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する導電性接着材を半田ＳＤから構成しているからこそである。例えば、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する導電性接着材として、銀フィラーを含有する樹脂から構成される銀ペーストを使用することも考えられるが、銀ペーストは、半田ＳＤよりも熱伝導率が低い。つまり、銀ペーストよりも熱伝導率の高い半田ＳＤを使用しているからこそ、領域Ｒ１の表面の平均表面粗さの上限値を「３．０μｍ」としても、半導体装置ＳＡの放熱特性を確保することができるのである。言い換えれば、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する導電性接着材として、銀ペーストを使用する場合、半導体装置ＳＡの放熱特性を確保する観点から、領域Ｒ１の表面の平均表面粗さの上限値を「３．０μｍ」とすることは困難になる。すなわち、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するという本実施の形態における特徴点は、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する導電性接着材として、半田ＳＤを使用することが前提となる。つまり、領域Ｒ１の表面の平均表面粗さの上限値を「３．０μｍ」とすることは、チップ搭載部ＴＡＢと半導体チップＣＨＰとの間に介在する導電性接着材として、熱伝導率の高い半田ＳＤを使用する場合に、半導体装置ＳＡの放熱特性を確保しながら、応力分散によるクラックの成長抑制効果を得ることができる境界値としての技術的意義を有している。
【００５２】
以上のことから、本実施の形態における特徴点によれば、半田ＳＤの厚膜化に起因する半導体装置ＳＡの放熱特性の劣化を抑制しながら、領域Ｒ１の表面に形成されている大きな凹凸形状２００によるチップ搭載部ＴＡＢからの半田ＳＤの剥離を抑制できる。
【００５３】
半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するという本実施の形態における特徴点は、半田ＳＤの厚膜化に起因する半導体装置ＳＡの放熱特性の劣化を抑制しながら、応力分散によるクラックの成長抑制効果を得ることに技術的意義が存在するが、以下に示す副次的な技術的意義も有する。
【００５４】
例えば、関連技術のように、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを０．８μｍ未満にする場合には、ある程度の半田ＳＤの膜厚を確保するためには、半田ＳＤの中に、かさ上げ材として機能するシリカ粒子を混入する必要がある。つまり、関連技術のように、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを０．８μｍ未満にする場合には、半田ＳＤの中にかさ上げ材を混入しなければ、半田ＳＤの膜厚を確保することができなくなる。そして、半田ＳＤの膜厚がある程度厚くないと、チップ搭載部ＴＡＢからの半田ＳＤの剥離が生じやすくなる。つまり、チップ搭載部ＴＡＢからの半田ＳＤの剥離を抑制するためには、ある程度の膜厚を有する半田ＳＤが必要となるのである。
【００５５】
この点に関し、本実施の形態における特徴点を採用すると、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さを関連技術よりもさらに粗くなる。そして、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さが粗くなる構成が採用されると、必然的に半田ＳＤの厚膜化が実現される。すなわち、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立する程度に、平均表面粗さが粗くなると、半田ＳＤの中に、かさ上げ材として機能するシリカ粒子を混入しなくても、平均表面粗さが粗い表面によるかさ上げ効果によって、自然に、半田ＳＤの膜厚が確保されるのである。したがって、本実施の形態における特徴点を採用すると、半田ＳＤの中に、かさ上げ材として機能するシリカ粒子を混入しなくても、半田ＳＤのある程度の膜厚を確保することができるようになる。このことは、半田ＳＤの中にシリカ粒子を混入させる必要がなくなる分だけ、半導体装置ＳＡの製造コストを削減できることを意味する。すなわち、本実施の形態における特徴点によれば、半導体装置ＳＡの放熱特性の劣化を抑制しながら、クラックの成長抑制効果を得ることに技術的意義を有するだけでなく、半田ＳＤに、かさ上げ材として機能するシリカ粒子を混入することが不要となることによって、半導体装置ＳＡの製造コストを削減できるという副次的な技術的意義も有していることになる。このことから、本実施の形態における特徴点によれば、半導体装置ＳＡの信頼性向上を図れるだけでなく、半導体装置ＳＡの製造コストの削減も図ることができるという優れた効果を得ることができる。
【００５６】
例えば、図７において、半導体チップＣＨＰを内包するチップ搭載部ＴＡＢの領域Ｒ１の表面の平均表面粗さをＲａとした場合、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するように、領域Ｒ１の表面には、大きな凹凸形状２００が形成されている。一方、図７では、領域Ｒ１の周囲を囲む外周領域Ｒ２の表面とリードＬＤの表面とには、平均表面粗さを０．８μｍ未満にするための微細な凹凸形状１００が形成されている。
【００５７】
このとき、領域Ｒ１だけでなく、リードＬＤの表面にも、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するように、大きな凹凸形状２００を形成することが考えられる。ところが、リードＬＤの表面にも、大きな凹凸形状２００を形成すると、リードＬＤとワイヤＷとのワイヤ接続領域における表面の平均表面粗さも粗くなって、ワイヤＷがリードＬＤから剥離してしまう。つまり、リードＬＤの表面にも、大きな凹凸形状２００を形成することになると、ワイヤ接続領域における平均表面粗さも粗くなることになり、これによって、ワイヤ接続領域におけるリードＬＤとワイヤＷとの接続信頼性を確保することが困難となるのである。このような理由から、本実施の形態では、例えば、図７に示すように、リードＬＤの表面には、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するような大きな凹凸形状２００を形成するのではなく、平均表面粗さを０．８μｍ未満にするための微細な凹凸形状１００を形成しているに留めている。この結果、本実施の形態における半導体装置ＳＡによれば、領域Ｒ１の平均表面粗さが、ワイヤ接続領域の平均表面粗さよりも粗いという構成が実現されることになる。
【００５８】
一方、図７に示すように、領域Ｒ１の周囲を囲む外周領域Ｒ２の表面には、平均表面粗さを０．８μｍ未満にするための微細な凹凸形状１００が形成されている。ただし、領域Ｒ１の周囲を囲む外周領域Ｒ２の表面においては、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するように、外周領域Ｒ２の表面にも、大きな凹凸形状２００を形成することもできる。つまり、本実施の形態では、少なくとも、領域Ｒ１に、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するような大きな凹凸形状２００を形成する必要があるが、本実施の形態における技術的思想は、これに限らず、領域Ｒ１と外周領域Ｒ２とを含むチップ搭載部ＴＡＢの全表面において、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するような大きな凹凸形状２００を形成してもよい。
【００５９】
＜半導体装置の製造方法＞
次に、本実施の形態における半導体装置の製造方法について、図面を参照しながら説明する。まず、本実施の形態における半導体装置の製造方法の概略について説明した後、半導体装置の製造方法の詳細について説明することにする。
【００６０】
＜＜製造方法の概略＞＞
図９は、本実施の形態における半導体装置の製造方法の流れを示すフローチャートである。図９において、まず、リードフレームを準備する（Ｓ１０）。具体的に、リードフレームを準備する工程では、まず、チップ搭載部を形成する工程（Ｓ１０１）と、リードフレームの成形と粗化処理とを実施する工程（Ｓ１０２）と、リードフレームの全面粗化処理を実施する工程（Ｓ１０３）とが実施された後のリードフレームが準備される。
【００６１】
次に、チップ搭載部を加熱した後（Ｓ１１）、加熱したチップ搭載部の表面に半田が供給され、供給された半田は、加熱したチップ搭載部に接触することにより溶融する（Ｓ１２）。その後、例えば、スパンカによって、溶融した半田が引き延ばされる（Ｓ１３）。
【００６２】
続いて、チップ搭載部上に半田を介して半導体チップを搭載した後（Ｓ１４）、半導体チップとリードとをワイヤで接続する（Ｓ１５）。そして、半導体チップを覆うように樹脂からなる封止体を形成した後（Ｓ１６）、リードフレームに存在するタイバーをカットする（Ｓ１７）。次に、封止体から突出するリードの表面にめっき膜を形成した後（Ｓ１８）、リードを成形する（Ｓ１９）。以上のようにして、本実施の形態における半導体装置を製造することができる。
【００６３】
＜＜製造方法の詳細＞＞
以下では、本実施の形態における半導体装置の製造方法の詳細について、図面を参照しながら説明する。
【００６４】
まず、リードフレームを準備する工程について説明する。図１０に示すように、板厚の厚いチップ搭載部ＴＡＢを有するリードフレームＬＦを成形する。次に、図１１に示すように、リードフレームＬＦに対してプレス加工を施すことにより、例えば、ゲートリードＧＬとドレインリードＤＬとソースリードＳＬとを含むリードＬＤを形成する。このときのリードフレームＬＦに対するプレス加工の際、図１２〜図１３に示すように、凹凸形状が形成されたパンチ１０を使用したコイニング処理によって、チップ搭載部ＴＡＢの領域Ｒ１（図１１参照）に、大きな凹凸形状２００を形成する。
【００６５】
続いて、図１４に示すように、チップ搭載部ＴＡＢを含むリードフレームの全面に微細な凹凸形状１００を形成する。この微細な凹凸形状は、例えば、化学研磨処理や粗化めっき処理によって形成することができる。この工程で形成される微細な凹凸形状１００の平均表面粗さは、コイニング処理で形成された大きな凹凸形状２００の平均表面粗さよりも小さくなっている。
【００６６】
以上のようにして、半導体チップを内包して搭載可能な領域Ｒ１を有するチップ搭載部ＴＡＢと、チップ搭載部ＴＡＢと離間して配置されたリードＬＤと、を含み、かつ、領域Ｒ１の平均表面粗さが、０．８μｍ以上３．０μｍ以下であり、かつ、領域Ｒ１の平均表面粗さが、リードＬＤの平均表面粗さよりも粗い、リードフレームが準備される。
【００６７】
次に、チップ搭載部ＴＡＢの領域Ｒ１上に溶融半田を形成する。具体的に、まず、図１５に示すように、チップ搭載部ＴＡＢを３５０℃程度の温度に加熱する。そして、図１６に示すように、加熱したチップ搭載部ＴＡＢ上に、リボンやワイヤからなる半田ＳＤを供給する。このとき、供給された半田ＳＤは、加熱したチップ搭載部ＴＡＢに接触すると溶融する。その後、図１７に示すように、スパンカ２０によって、溶融した半田ＳＤを引き延ばす。そして、図１８に示すように、スパンカ２０を上方に移動させることにより、チップ搭載部ＴＡＢ上に溶融した半田ＳＤが形成される。
【００６８】
続いて、図１９に示すように、チップ搭載部ＴＡＢ上に、溶融した半田ＳＤを介して、半導体チップＣＨＰを搭載する。このとき、半導体チップＣＨＰには、パワートランジスタの一種であるパワーＭＯＳＦＥＴが形成されており、半導体チップＣＨＰの表面には、パワーＭＯＳＦＥＴのゲート電極と電気的に接続されたゲートパッドＧＰと、パワーＭＯＳＦＥＴのソース領域と電気的に接続されたソースパッドＳＰとが形成されている。
【００６９】
次に、図２０に示すように、半導体チップＣＨＰの表面に形成されているソースパッドＳＰと、リードフレームＬＦに形成されているソースリードＳＬとをワイヤＷ２で接続するとともに、半導体チップＣＨＰの表面に形成されているゲートパッドＧＰと、リードフレームＬＦに形成されているゲートリードＧＬとをワイヤＷ１で接続する。
【００７０】
その後、図２１に示すように、半導体チップを覆うように、樹脂からなる封止体ＭＲを形成する。そして、例えば、タイバーを切断した後、封止体ＭＲから露出するリードＬＤの表面にめっき膜を形成する。その後、封止体ＭＲを個片化することにより、本実施の形態における半導体装置を製造することができる。
【００７１】
＜実施の形態における製法上の特徴＞
次に、本実施の形態における製法上の特徴点について説明する。本実施の形態における製法上の第１特徴点は、例えば、図１２〜図１３に示すように、凹凸形状を有するパンチ１０を使用したコイニング処理によって、平均表面粗さが０．８μｍ以上３．０μｍ以下である大きな凹凸形状２００をチップ搭載部ＴＡＢの表面に形成する点にある。これにより、本実施の形態によれば、リードフレームＬＦを成形する工程を利用して、平均表面粗さが０．８μｍ以上３．０μｍ以下である大きな凹凸形状２００をチップ搭載部ＴＡＢの表面に形成することができる。例えば、リードフレームＬＦを成形する工程では、打ち抜き工程が存在し、この打ち抜き工程で打ち抜かれた部分に発生するバリを潰すために、パンチが使用される。したがって、このバリを潰すパンチを利用して、チップ搭載部ＴＡＢの領域Ｒ１に大きな凹凸形状２００を形成することができる。この結果、本実施の形態における製法上の第１特徴点によれば、大きな凹凸形状２００をチップ搭載部ＴＡＢの表面に形成するための新たな工程を追加する必要がなくなり、半導体装置ＳＡの製造コストの上昇を抑制することができる。このように、本実施の形態における製法上の第１特徴点によれば、製品の製造コストの上昇を最小限に抑えながら、半導体装置ＳＡの信頼性を向上することができるという優れた利点を得ることができる。
【００７２】
特に、平均表面粗さが０．８μｍ以上３．０μｍ以下である大きな凹凸形状２００をチップ搭載部ＴＡＢの表面に形成する手段としては、コイニング処理が有用である。なぜなら、例えば、凹凸形状を形成する方法として、サンドブラスト処理や化学研磨処理や粗化めっき処理などを挙げることができるが、これらの処理では、微細な凹凸形状を形成することはできても、平均表面粗さが０．８μｍ以上３．０μｍ以下であるような大きな凹凸形状２００を形成することは困難であるからである。さらに、サンドブラスト処理や化学研磨処理や粗化めっき処理などの処理では、凹凸形状を形成する領域以外を覆うマスキング処理が必要となる。これに対し、本実施の形態で使用しているコイニング処理では、マスキング処理が不要となる。この点においても、コイニング処理は、大きな凹凸形状２００を形成する工程の簡略化を図ることができることから有用である。
【００７３】
なお、本実施の形態では、例えば、少なくとも、チップ搭載部ＴＡＢの一部領域である領域Ｒ１に大きな凹凸形状２００を形成する必要があるが、本実施の形態における技術的思想は、これに限らず、領域Ｒ１と外周領域Ｒ２とを含むチップ搭載部ＴＡＢの全表面において、大きな凹凸形状２００を形成することもできる。
【００７４】
ただし、製造コストを削減する観点からは、平面視において、半導体チップＣＨＰを内包する領域Ｒ１という必要最小限の領域にだけ、０．８μｍ≦Ｒａ≦３．０μｍの関係が成立するような大きな凹凸形状２００を形成することが望ましい。なぜなら、領域Ｒ１と外周領域Ｒ２とを含むチップ搭載部ＴＡＢの表面全体に大きな凹凸形状２００を形成する場合、コイニング処理で使用するパンチ１０に加える圧力を大きくしなければならず、これは、リードフレームの成形工程全体での総圧力が上昇することを意味し、これによって、リードフレームの成形工程全体の装置の大型化を招くことになるからである。
【００７５】
続いて、本実施の形態における製法上の第２特徴点は、例えば、図１７〜図１８に示すように、スパンカ２０によって、溶融した半田ＳＤを引き延ばす工程において、チップ搭載部ＴＡＢ（領域Ｒ１）と溶融半田（半田ＳＤ）との接触表面積は、スパンカ２０と溶融半田（半田ＳＤ）との接触表面積よりも大きい点にある。
【００７６】
例えば、スパンカ２０によって、溶融した半田ＳＤを引き延ばした後、溶融した半田ＳＤからスパンカ２０を離す際、スパンカ２０と溶融半田との接触面積が、チップ搭載部ＴＡＢの表面と溶融半田との接触面積よりも大きい場合には、溶融した半田ＳＤは、引き離されたスパンカ２０にくっついてしまう、いわゆる「半田弾き」が生じてしまう。この「半田弾き」が生じると、溶融した半田ＳＤを均一に引き延ばすことができなくなる結果、溶融した半田ＳＤ上に搭載される半導体チップＣＨＰの角部（コーナ部）の近傍で、部分的に半田ＳＤが濡れない箇所が生じやすくなる。このため、半田ＳＤが濡れていない半導体チップＣＨＰとチップ搭載部ＴＡＢとの間に隙間が生じ、この隙間に封止体を構成する樹脂が入り込む。この場合、温度サイクル試験や半導体装置ＳＡの使用環境下で発生する熱応力によって、半導体チップＣＨＰにクラックや欠けが発生する可能性が高くなり、このことは、半導体装置ＳＡの信頼性低下を招くことを意味する。
【００７７】
この点に関し、本実施の形態では、例えば、図１７に示すように、チップ搭載部ＴＡＢの表面に大きな凹凸形状２００が形成されている。このことから、本実施の形態では、チップ搭載部ＴＡＢ（領域Ｒ１）と溶融半田（半田ＳＤ）との接触表面積は、スパンカ２０と溶融半田（半田ＳＤ）との接触表面積よりも大きくなる。したがって、溶融した半田ＳＤは、引き離されたスパンカ２０にくっついてしまうのではなく、図１８に示すように、チップ搭載部ＴＡＢの表面上に引き延ばされた状態で残存する。つまり、本実施の形態における製法上の第２特徴点によれば、いわゆる「半田弾き」が抑制される。この結果、本実施の形態によれば、必要な半田ＳＤが半導体チップ搭載領域（領域Ｒ１）に均一に広がる。このことは、半導体チップＣＨＰの角部近傍での半田濡れ不足が生じにくくなることを意味する。以上のことから、本実施の形態によれば、温度サイクル試験や半導体装置ＳＡの使用環境下で熱応力が発生する場合であっても、半導体チップＣＨＰにクラックや欠けが発生する可能性を低くすることができ、これによって、半導体装置ＳＡの信頼性を向上することができる。さらに、本実施の形態によれば、供給された半田ＳＤを均一に引き延ばすことができるため、半田ＳＤ上に搭載される半導体チップＣＨＰの傾きが低減されて、ダイボンディング後における半田ＳＤの膜厚も均一化される。この結果、本実施の形態における製法上の第２特徴点によれば、ワイヤボンディング性も向上できるばかりでなく、半田ＳＤの劣化が少ない耐温度サイクル性に優れた半導体装置を提供できる。
【００７８】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００７９】
前記実施の形態は、以下の形態を含む。
【００８０】
（付記）
（ａ）半導体チップを内包して搭載可能な第１領域を有するチップ搭載部と、前記チップ搭載部と離間して配置されたリードと、を含むリードフレームに対して、
前記第１領域の表面を第１平均表面粗さで粗化する工程、
前記リードフレームの表面を前記第１平均表面粗さよりも小さな第２平均表面粗さで粗化する工程、
を実施することにより形成された前記リードフレームを準備する工程、
（ｂ）前記第１領域上に溶融半田を形成する工程、
（ｃ）前記第１領域上に、前記溶融半田を介して、前記半導体チップを搭載する工程、
を備える、半導体装置の製造方法。
【符号の説明】
【００８１】
１０  パンチ
２０  スパンカ
１００  微細な凹凸形状
２００  大きな凹凸形状
ＣＨＰ  半導体チップ
ＤＬ  ドレインリード
ＧＬ  ゲートリード
ＬＤ  リード
ＬＦ  リードフレーム
Ｒ１  領域
Ｒ２  外周領域
ＳＤ  半田
ＳＬ  ソースリード
ＴＡＢ  チップ搭載部
Ｗ  ワイヤ
Ｗ１  ワイヤ
Ｗ２  ワイヤ
【図１】
2019186326.tif 000003
【図２】
2019186326.tif 000004
【図３】
2019186326.tif 000005
【図４】
2019186326.tif 000006
【図５】
2019186326.tif 000007
【図６】
2019186326.tif 000008
【図７】
2019186326.tif 000009
【図８】
2019186326.tif 000010
【図９】
2019186326.tif 000011
【図１０】
2019186326.tif 000012
【図１１】
2019186326.tif 000013
【図１２】
2019186326.tif 000014
【図１３】
2019186326.tif 000015
【図１４】
2019186326.tif 000016
【図１５】
2019186326.tif 000017
【図１６】
2019186326.tif 000018
【図１７】
2019186326.tif 000019
【図１８】
2019186326.tif 000020
【図１９】
2019186326.tif 000021
【図２０】
2019186326.tif 000022
【図２１】
2019186326.tif 000023
【図２２】
2019186326.tif 000024