(57)【要約】【課題】負荷に供給される電力を確実に制御することができる高電圧パルス電源を提供すること。【解決手段】本発明の高電圧パルス電源１０は、インバータ２０及び制御装置５０を備える。インバータ２０は、スイッチング素子Ｑ１〜Ｑ４を備え、電力をパルス状の電力に変換して負荷１１に供給する。制御装置５０は、スイッチング素子Ｑ１〜Ｑ４を順番にオンオフさせることにより、インバータ２０の駆動を制御する。なお、電流は、正パルスと負パルスとによって構成される。そして、制御装置５０は、電流検知部４１，４２に検知された電流の波形をモニターするとともに、検知された電流の波形に基づいて、正パルス及び負パルス間の休止時間が短くなるように、スイッチング素子Ｑ１〜Ｑ４を駆動させるための駆動信号を生成する制御を行う。【選択図】図１
2019080450.tif 000002
【特許請求の範囲】
【請求項１】
負荷に対して電力を供給する高電圧パルス電源であって、
複数のスイッチング素子を備え、前記電力をパルス状の電力に変換して前記負荷に供給するインバータと、
前記インバータが有する出力端子と前記負荷とを繋ぐ電気経路上に配置され、前記インバータから出力される電流を検知する電流検知部と、
前記複数のスイッチング素子を順番にオンオフさせることにより、前記インバータの駆動を制御する制御装置と
を備え、
前記電流は、基準値から最大値を経て変位した後、前記基準値に戻る波形となる正パルスと、前記基準値から最小値を経て変位した後、前記基準値に戻る波形となる負パルスとによって構成され、
前記制御装置は、前記電流検知部によって検知された前記電流の波形をモニターするとともに、前記電流検知部によって検知された前記電流の波形に基づいて、前記正パルス及び前記負パルス間の休止時間が短くなるように、前記複数のスイッチング素子を駆動させるための駆動信号を生成する制御を行う
ことを特徴とする高電圧パルス電源。
【請求項２】
前記制御装置は、前記正パルスと前記負パルスとが交互に連続し、かつ、前記正パルスの終点と前記負パルスの始点とが一致するように、前記駆動信号を生成する制御を行うことを特徴とする請求項１に記載の高電圧パルス電源。
【請求項３】
前記電気経路は、ダイオードが配置されるとともに、前記インバータから前記負荷に流れる電流を検知する前記電流検知部が配置される第１経路と、前記ダイオードが配置されるとともに、前記負荷から前記インバータに流れる電流を検知する前記電流検知部が配置される第２経路とに分岐しており、
前記制御装置は、前記第１経路側の前記電流検知部に検知された前記電流の波形と、前記第２経路側の前記電流検知部に検知された前記電流の波形とに基づいて、前記駆動信号を生成する
ことを特徴とする請求項１または２に記載の高電圧パルス電源。
【請求項４】
前記制御装置は、
前記電流検知部に検知された前記電流の波形を前記正パルスと前記負パルスとに分離する電流成分分離部を備え、
前記電流成分分離部によって分離した波形に基づいて前記駆動信号を生成する
ことを特徴とする請求項１または２に記載の高電圧パルス電源。
【請求項５】
複数のスイッチング素子を備えるインバータから負荷に対してパルス状の電力を供給する高電圧パルス電源の電力制御方法であって、
前記インバータから出力される電流は、基準値から最大値を経て変位した後、前記基準値に戻る波形となる正パルスと、前記基準値から最小値を経て変位した後、前記基準値に戻る波形となる負パルスとによって構成され、
前記インバータから出力される前記電流を電流検知部によって検知するステップと、
前記電流検知部によって検知された前記電流の波形に基づいて、前記正パルス及び前記負パルス間の休止時間が短くなるように、前記複数のスイッチング素子を駆動させるための駆動信号を生成するステップと
を含むことを特徴とする高電圧パルス電源の電力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷に対して電力を供給する高電圧パルス電源及びその電力制御方法に関するものである。
【背景技術】
【０００２】
従来、高電圧パルス電源として、パルス状の電力を負荷に供給するインバータを備えたものが提案されている（例えば、特許文献１，２参照）。特許文献１では、インバータの負側スイッチング素子に流れる電流を検出し、電流のゼロクロス点を検出したときに、負側スイッチング素子をオフ状態に切り替えるようになっている。また、特許文献２では、電流のゼロクロス点を検出したときの共振周波数を検出し、検出した共振周波数の変化に基づいて、負荷を過電流から保護する制御を行うようになっている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１８９６６６号公報（図１等）
【特許文献２】特開２０１６−１８９６６７号公報（図１等）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、無声放電（誘電体バリア放電）によってプラズマを発生させるプラズマリアクタや、誘電体バリア放電によってオゾンを発生させるオゾン発生器を負荷として用いる場合には、比較的大きい電力が負荷に対して供給される。また、負荷に電力を供給する際には、電力のパルスのパルス幅（共振周波数）が、負荷の状態（放電時、無放電時、圧力、温度など）により変わる容量値、リアクトルの特性、負荷やリアクトルの個体バラツキなどにより断続的に変化する。このように、共振周波数が変動する状況で、例えば休止時間のない連続したパルスを出力するためには、状況に応じてパルスの調整（具体的には、休止時間の調整）を行う必要がある。しかし、特許文献１，２に記載の従来技術は、パルスを予め決められたモードで出力する技術であるため、パルスの調整を行うことは困難である。
【０００５】
本発明は上記の課題に鑑みてなされたものであり、その目的は、負荷に供給される電力を確実に制御することができる高電圧パルス電源及びその制御方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するための手段（手段１）としては、負荷に対して電力を供給する高電圧パルス電源であって、複数のスイッチング素子を備え、前記電力をパルス状の電力に変換して前記負荷に供給するインバータと、前記インバータが有する出力端子と前記負荷とを繋ぐ電気経路上に配置され、前記インバータから出力される電流を検知する電流検知部と、前記複数のスイッチング素子を順番にオンオフさせることにより、前記インバータの駆動を制御する制御装置とを備え、前記電流は、基準値から最大値を経て変位した後、前記基準値に戻る波形となる正パルスと、前記基準値から最小値を経て変位した後、前記基準値に戻る波形となる負パルスとによって構成され、前記制御装置は、前記電流検知部によって検知された前記電流の波形をモニターするとともに、前記電流検知部によって検知された前記電流の波形に基づいて、前記正パルス及び前記負パルス間の休止時間が短くなるように、前記複数のスイッチング素子を駆動させるための駆動信号を生成する制御を行うことを特徴とする高電圧パルス電源がある。
【０００７】
従って、上記手段１に記載の発明は、制御装置が、電流検知部によって検知された電流の波形に基づいて、正パルス及び負パルス間の休止時間が短くなるように、複数のスイッチング素子を駆動させるための駆動信号を生成する制御を行っている。この場合、正パルス及び負パルスの状態が変化したとしても、休止時間を制御装置によって確実に調整できるため、負荷に供給される電力を確実に制御することができる。
【０００８】
上記高電圧パルス電源は、正パルス及び負パルス間の休止時間が短くなるように駆動信号を生成する制御を行う制御装置を備える。ここで、正パルス及び負パルス間の休止時間が短くなる態様としては、休止時間が単に短くなることだけではなく、休止時間が零になることも含むものとする。なお、制御装置は、正パルスと負パルスとが交互に連続し、かつ、正パルスの終点と負パルスの始点とが一致するように、駆動信号を生成する制御を行うことが好ましい。このようにすれば、正パルス及び負パルス間の休止時間が零になるため、正パルスと負パルスとが連続する波形を容易に形成することができる。
【０００９】
上記高電圧パルス電源は、インバータが有する出力端子と負荷とを繋ぐ電気経路上に配置され、インバータから出力される電流を検知する電流検知部を備える。ここで、電流検知部としては特に限定されないが、例えば、シャント抵抗、カレントトランス、ホール素子、磁気抵抗素子などを挙げることができる。
【００１０】
なお、電気経路は、ダイオードが配置されるとともに、インバータから負荷に流れる電流を検知する電流検知部が配置される第１経路と、ダイオードが配置されるとともに、負荷からインバータに流れる電流を検知する電流検知部が配置される第２経路とに分岐しており、制御装置は、第１経路側の電流検知部に検知された電流の波形と、第２経路側の電流検知部に検知された電流の波形とに基づいて、駆動信号を生成することが好ましい。このようにした場合、インバータから負荷に流れる電流は、第１経路に配置したダイオードによって例えば正パルスに分離されるとともに、第２経路に配置したダイオードによって例えば負パルスに分離される。そして、制御装置は、ダイオードによって分離された正パルス及び負パルスに基づいて、スイッチング素子を駆動させる駆動信号を生成する。その結果、電気経路を流れる電流に基づいて、スイッチング素子が確実に駆動するようになる。
【００１１】
また、制御装置は、電流検知部に検知された電流の波形を正パルスと負パルスとに分離する電流成分分離部を備え、電流成分分離部によって分離した波形に基づいて駆動信号を生成するものであってもよい。このようにした場合、電流検知部は、インバータから出力される電流の波形を検知し、制御装置は、検知された電流の波形に基づいてスイッチング素子を駆動させる駆動信号を生成する。即ち、インバータから出力された電流を電流検知部で検知し、検知した電流に基づいて、インバータから出力される電流が適切なものとなるようにフィードバック制御を行うことができる。
【００１２】
また、上記課題を解決するための別の手段（手段２）としては、複数のスイッチング素子を備えるインバータから負荷に対してパルス状の電力を供給する高電圧パルス電源の電力制御方法であって、前記インバータから出力される電流は、基準値から最大値を経て変位した後、前記基準値に戻る波形となる正パルスと、前記基準値から最小値を経て変位した後、前記基準値に戻る波形となる負パルスとによって構成され、前記インバータから出力される前記電流を電流検知部によって検知するステップと、前記電流検知部によって検知された前記電流の波形に基づいて、前記正パルス及び前記負パルス間の休止時間が短くなるように、前記複数のスイッチング素子を駆動させるための駆動信号を生成するステップとを含むことを特徴とする高電圧パルス電源の電力制御方法がある。
【００１３】
従って、手段２に記載の発明では、正パルス及び負パルス間の休止時間が短くなるように、複数のスイッチング素子を駆動させるための駆動信号を生成する制御を行っている。この場合、正パルス及び負パルスの状態が変化したとしても、休止時間を制御装置によって確実に調整できるため、負荷に供給される電力を確実に制御することができる。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態における高電圧パルス電源の電気的構成を示す回路図。
【図２】ゲート信号の波形を示すタイムチャート。
【図３】第１経路を流れる電流の波形を示すタイムチャート。
【図４】第２経路を流れる電流の波形を示すタイムチャート。
【図５】負荷に印加される電流の波形を示すタイムチャート。
【図６】第２実施形態における高電圧パルス電源の電気的構成を示す回路図。
【図７】電流成分分離回路の電気的構成を示す回路図。
【図８】他の実施形態における電流成分分離回路の電気的構成を示す回路図。
【図９】他の実施形態における電流成分分離回路の電気的構成を示す回路図。
【発明を実施するための形態】
【００１５】
［第１実施形態］
以下、本発明を具体化した第１実施形態を図面に基づき詳細に説明する。
【００１６】
図１に示されるように、高電圧パルス電源１０は、負荷１１（本実施形態ではプラズマリアクタ）に対して電力を供給するための装置である。また、プラズマリアクタは、自動車のエンジンの排ガスに含まれているＰＭ（Particulate Matter：粒子状物質）を除去する装置であり、排気管に取り付けられている。プラズマリアクタは、放電電極が形成された複数のパネルを積層した構造を有している。この場合、高電圧パルス電源１０から供給されてきたパルス電圧が隣接するパネル間に印加されると、誘電体バリア放電が生じ、放電電極間に誘電体バリア放電によるプラズマが発生する。そして、プラズマの発生により、放電電極間を流通する排ガスに含まれるＰＭが酸化（燃焼）されて除去される。
【００１７】
また、高電圧パルス電源１０には制御基板（図示略）が設けられ、制御基板上には電気回路１２が形成されている。電気回路１２はインバータ２０を備えている。インバータ２０は、トランス１３の１次側１４に設けられている。なお、トランス１３の２次側１５には、負荷１１のみが設けられている。さらに、トランス１３の１次側１４には、直流電源１６及び電源用キャパシタ１７が設けられている。直流電源１６は、インバータ２０に対して直接接続されており、インバータ２０に電力を供給する機能を有している。さらに、直流電源１６は、トランス１３に対して間接的に接続されており、トランス１３に対しても電力を供給する機能を有している。また、電源用キャパシタ１７の正極は直流電源１６の正極端子に接続され、電源用キャパシタ１７の負極は直流電源１６の負極端子に接続されている。電源用キャパシタ１７は、電気回路１２を流れる大電流によって直流電源１６が不安定になった際に、電流を直流電源１６に供給することにより、直流電源１６の電圧を安定化させる機能を有している。なお、本実施形態では、１枚の制御基板上に対して、電気回路１２を構成する全ての電気部品（インバータ２０等）が搭載されている。しかし、１個または複数個の電気部品が搭載された複数の制御基板や、制御基板に搭載していない電気部品単体等を、配線を介して互いに接続するようにしてもよい。
【００１８】
図１に示されるように、インバータ２０は、電力をパルス状の電力に変換して負荷１１に供給する装置である。インバータ２０は、直流電源１６の正極端子に接続される正極側入力端子２１と、直流電源１６の負極端子に接続される負極側入力端子２２とを有している。また、インバータ２０は、トランス１３の１次側１４の第１端１８に接続される第１出力端子３５と、トランス１３の１次側１４の第２端１９に接続される第２出力端子３６とを有している。なお、本実施形態では、直流電源１６に対して電源用キャパシタ１７とインバータ２０とが並列に接続されるようになっている。
【００１９】
また、インバータ２０は、４つのスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を備えている。なお、本実施形態のスイッチング素子Ｑ１〜Ｑ４はＩＧＢＴ（Insulated Gate Bipolar Transistor ）である。スイッチング素子Ｑ１のコレクタ端子は、正極側入力端子２１に電気的に接続され、スイッチング素子Ｑ１のエミッタ端子は、第１出力端子３５に電気的に接続されている。スイッチング素子Ｑ２のコレクタ端子は、正極側入力端子２１に電気的に接続され、スイッチング素子Ｑ２のエミッタ端子は、第２出力端子３６に電気的に接続されている。スイッチング素子Ｑ３のコレクタ端子は、第１出力端子３５とスイッチング素子Ｑ１のエミッタ端子とに電気的に接続され、スイッチング素子Ｑ３のエミッタ端子は、負極側入力端子２２に電気的に接続されている。スイッチング素子Ｑ４のコレクタ端子は、第２出力端子３６とスイッチング素子Ｑ２のエミッタ端子とに電気的に接続され、スイッチング素子Ｑ４のエミッタ端子は、負極側入力端子２２に電気的に接続されている。さらに、スイッチング素子Ｑ１〜Ｑ４のゲート端子には、ＥＣＵ５０の制御回路５１（図１参照）が電気的に接続されている。
【００２０】
なお、図１に示されるインバータ２０は、制御回路５１によって生成されたゲート信号（駆動信号）がスイッチング素子Ｑ１〜Ｑ４に入力されたことを契機として動作するようになっている。詳述すると、ゲート信号は、スイッチング素子Ｑ１，Ｑ４のゲート端子とスイッチング素子Ｑ２，Ｑ３のゲート端子とに交互に入力されるようになっている（図２参照）。即ち、スイッチング素子Ｑ１，Ｑ４及びスイッチング素子Ｑ２，Ｑ３は、交互にオンオフされるようになっている。詳述すると、まず、スイッチング素子Ｑ１，Ｑ４がオン状態に切り替わった後、スイッチング素子Ｑ１，Ｑ４がオフ状態に切り替わる。次に、スイッチング素子Ｑ２，Ｑ３がオン状態に切り替わった後、スイッチング素子Ｑ２，Ｑ３がオフ状態に切り替わるようになる。
【００２１】
なお、スイッチング素子Ｑ１，Ｑ４がオン状態に切り替わっている場合、正極側入力端子２１→スイッチング素子Ｑ１→第１出力端子３５→トランス１３→第２出力端子３６→スイッチング素子Ｑ４→負極側入力端子２２の順に流れる第１の電流が発生する。また、スイッチング素子Ｑ２，Ｑ３がオン状態に切り替わっている場合、正極側入力端子２１→スイッチング素子Ｑ２→第２出力端子３６→トランス１３→第１出力端子３５→スイッチング素子Ｑ３→負極側入力端子２２の順に流れる第２の電流が発生する。そして、第１の電流及び第２の電流は交互に発生する。その結果、インバータ２０に入力された電流が図５に示すパルス状の電流Ｉとなって、負荷１１に印加されるようになる。
【００２２】
図５にて実線で示されるように、負荷１１に印加されるパルス状の電流Ｉは、互いに同じ形状の波形（山型）となる正パルスｉ１及び負パルスｉ２によって構成されている。正パルスｉ１は、基準値ｉ３から最大値ｉ４を経て変位した後、基準値ｉ３に戻る波形を有している。負パルスｉ２は、基準値ｉ３から最小値ｉ５を経て変位した後、基準値ｉ３に戻る波形を有している。なお、負パルスｉ２の始点Ｐ１は、正パルスｉ１の終点Ｐ２に接続されている。
【００２３】
また、本実施形態では、パルス状の電圧（図示略）がインバータ２０から出力されて負荷１１に印加されるのに伴い、パルス状の電流Ｉが負荷１１に流れるようになる。なお、負荷１１に印加される電圧は、互いに同じ形状の波形（山型）となる正パルスｖ１（図示略）及び負パルスｖ２（図示略）によって構成されている。正パルスｖ１は、基準値から最大値を経て変位した後、基準値に戻る波形を有している。負パルスｖ２は、基準値から最小値を経て変位した後、基準値に戻る波形を有している。なお、負パルスｖ２の始点は、正パルスｖ１の終点に接続されている。そして、パルス状の電流Ｉとパルス状の電圧との積が、パルス状の電力となる。
【００２４】
なお、正パルスｉ１及び負パルスｉ２からなるパルスｉ６（図５参照）は、パルス状の電流Ｉとして一定の繰り返し周期ごとにインバータ２０から出力された後、一定の繰り返し周期ごとに負荷１１に印加される（図５参照）。また、正パルスｖ１及び負パルスｖ２からなるパルスｖ６（図示略）も、パルス状の電圧として一定の繰り返し周期ごとに出力された後、一定の繰り返し周期ごとに負荷１１に印加される。なお、本実施形態の繰り返し周期は、特定のパルスｉ６の始端から次回のパルスｉ６の始端までの期間をいう。
【００２５】
図１に示されるように、電気回路１２は、直流電源１６の正極端子とインバータ２０が有する正極側入力端子２１とを繋ぐ正極側電気経路２３と、直流電源１６の負極端子とインバータ２０が有する負極側入力端子２２とを繋ぐ負極側電気経路２４とを備えている。また、正極側電気経路２３には電源用キャパシタ１７の正極が接続され、負極側電気経路２４には電源用キャパシタ１７の負極が接続されている。
【００２６】
また、電気回路１２は、インバータ２０が有する第１出力端子３５と負荷１１（具体的には、トランス１３の１次側１４の第１端１８）とを繋ぐ第１電気経路３７と、インバータ２０が有する第２出力端子３６と負荷１１（具体的には、トランス１３の１次側１４の第２端１９）とを繋ぐ第２電気経路３８とを備えている。そして、第１電気経路３７上にはリアクトルＬが設けられている。
【００２７】
そして、図１に示されるように、第１電気経路３７においてインバータ２０とリアクトルＬとを繋ぐ部位は、分岐点Ａ１から第１経路２５と第２経路２６とに分岐している。そして、各経路２５，２６は、合流点Ａ２で合流して再び第１電気経路３７となる。なお、第１経路２５上には第１ダイオード３１が設けられ、第２経路２６上には第２ダイオード３２が設けられている。第１ダイオード３１のアノード端子は分岐点Ａ１に電気的に接続され、第１ダイオード３１のカソード端子は合流点Ａ２に電気的に接続されている。また、第２ダイオード３２のカソード端子は分岐点Ａ１に電気的に接続され、第２ダイオード３２のアノード端子は合流点Ａ２に電気的に接続されている。
【００２８】
さらに、第１経路２５上には第１電流検知部４１が設けられ、第２経路２６上には第２電流検知部４２が設けられている。第１電流検知部４１は、第１経路２５において第１ダイオード３１のカソード端子と合流点Ａ２との間に配置されており、インバータ２０から負荷１１に流れる電流（第１の電流）を検知するカレントトランスである。第２電流検知部４２は、第２経路２６において第２ダイオード３２のアノード端子と合流点Ａ２との間に配置されており、負荷１１からインバータ２０に流れる電流（第２の電流）を検知するカレントトランスである。
【００２９】
図１に示されるように、本実施形態の高電圧パルス電源１０は、制御装置であるＥＣＵ５０（electronic control unit ）を備えている。ＥＣＵ５０は、ＣＰＵ、ＲＯＭ、ＲＡＭ及び入出力回路等により構成されている。ＥＣＵ５０は、インバータ２０が備えるスイッチング素子Ｑ１〜Ｑ４を順番にオンオフさせることにより、インバータ２０の駆動を制御するためのものであり、制御回路５１を備えている。制御回路５１は、第１経路２５側の電流検知部（第１電流検知部４１）に検知された電流（第１の電流）の波形と、第２経路２６側の電流検知部（第２電流検知部４２）に検知された電流（第２の電流）の波形とに基づいて、スイッチング素子Ｑ１〜Ｑ４を駆動させるためのゲート信号を生成するようになっている。なお、ＥＣＵ５０は、スイッチング素子Ｑ１〜Ｑ４のゲート端子に電気的に接続されている。このため、スイッチング素子Ｑ１〜Ｑ４は、ゲート信号がゲート端子に入力されたことを契機として、オン状態に切り替わるとともに、ゲート端子へのゲート信号の入力が終了したことを契機として、オフ状態に切り替わるようになる。
【００３０】
次に、高電圧パルス電源１０の電力制御方法を説明する。
【００３１】
まず、通常制御、具体的には、インバータ２０を駆動する際の制御について説明する。この場合、直流電源１６から電流が出力され、出力された電流は、正極側電気経路２３を通過して、正極側入力端子２１からインバータ２０に入力されるようになる。
【００３２】
また、ＥＣＵ５０の制御回路５１からゲート信号が出力され、出力されたゲート信号は、スイッチング素子Ｑ１〜Ｑ４のゲート端子に入力される。詳述すると、まず、ゲート信号は、スイッチング素子Ｑ１，Ｑ４のゲート端子に入力される。このとき、スイッチング素子Ｑ１，Ｑ４がオン状態に切り替わり、正極側入力端子２１に流れてきた電流（第１の電流）は、スイッチング素子Ｑ１のコレクタ端子→スイッチング素子Ｑ１のエミッタ端子→第１出力端子３５の順に流れ、トランス１３の１次側１４に供給される。これに伴い、トランス１３の２次側１５にも電流が流れ、負荷１１に対して電力が供給される。その後、１次側１４に供給された電流（第１の電流）は、第２出力端子３６→スイッチング素子Ｑ４のコレクタ端子→スイッチング素子Ｑ４のエミッタ端子→負極側入力端子２２の順に流れるようになる。その後、スイッチング素子Ｑ１，Ｑ４のゲート端子へのゲート信号の入力が終了し、スイッチング素子Ｑ１，Ｑ４がオフ状態に切り替わる。
【００３３】
次に、ゲート信号は、スイッチング素子Ｑ２，Ｑ３のゲート端子に入力される。このとき、スイッチング素子Ｑ２，Ｑ３がオン状態に切り替わり、正極側入力端子２１に流れてきた電流（第２の電流）は、スイッチング素子Ｑ２のコレクタ端子→スイッチング素子Ｑ２のエミッタ端子→第２出力端子３６の順に流れ、トランス１３の１次側１４に供給される。これに伴い、トランス１３の２次側１５にも電流が流れ、負荷１１に対して電力が供給される。その後、１次側１４に供給された電流（第２の電流）は、第１出力端子３５→スイッチング素子Ｑ３のコレクタ端子→スイッチング素子Ｑ３のエミッタ端子→負極側入力端子２２の順に流れる。即ち、スイッチング素子Ｑ２，Ｑ３がオン状態に切り替わる場合に流れる第２の電流は、スイッチング素子Ｑ１，Ｑ４がオン状態に切り替わる場合に流れる第１の電流とは逆方向に流れるようになる。その後、スイッチング素子Ｑ２，Ｑ３のゲート端子へのゲート信号の入力が終了し、スイッチング素子Ｑ２，Ｑ３がオフ状態に切り替わる。
【００３４】
なお、ゲート信号は、スイッチング素子Ｑ１，Ｑ４のゲート端子とスイッチング素子Ｑ２，Ｑ３のゲート端子とに交互に入力される（図２参照）。その結果、パルス状の電圧（図示略）が、インバータ２０から出力されて負荷１１に印加されるようになる。具体的に言うと、スイッチング素子Ｑ１，Ｑ４へのゲート信号の入力に基づいて出力される電圧の波形は正パルスとなり、スイッチング素子Ｑ２，Ｑ３へのゲート信号の入力に基づいて出力される電圧の波形は負パルスとなる。それに伴い、パルス状の電流Ｉも、インバータ２０から出力されて負荷１１に印加されるようになる（図５参照）。具体的に言うと、スイッチング素子Ｑ１，Ｑ４へのゲート信号の入力に基づいて出力される電流の波形は正パルスｉ１となり、スイッチング素子Ｑ２，Ｑ３へのゲート信号の入力に基づいて出力される電流の波形は負パルスｉ２となる。
【００３５】
次に、負荷１１に供給される電流を検知する検知制御について説明する。まず、ステップＳ１において、インバータ２０から出力される電流を検知する処理を行う。具体的には、インバータ２０から出力された電流（第１の電流）が第１電気経路３７の第１経路２５を流れると、第１経路２５が通電状態となる。その結果、第１経路２５に設けられた第１電流検知部４１は、第１の電流の波形（具体的には、正パルスｉ１の波形）をモニターする検知状態となる。なお、第１経路２５を流れる電流は、スイッチング素子Ｑ１，Ｑ４がオン状態のときに流れるようになっている（図３参照）。さらに、インバータ２０から出力された電流（第２の電流）が第１電気経路３７の第２経路２６を流れると、第２経路２６が通電状態となる。その結果、第２経路２６に設けられた第２電流検知部４２は、第２の電流の波形（具体的には、負パルスｉ２の波形）をモニターする検知状態となる。なお、第２経路２６を流れる電流は、スイッチング素子Ｑ２，Ｑ３がオン状態のときに流れるようになっている（図４参照）。そして、負荷１１に供給される電流は、第１経路２５を流れる電流と第２経路２６を流れる電流との和となっている（図５の実線部分を参照）。さらに、制御回路５１から出力されたゲート信号がスイッチング素子Ｑ１〜Ｑ４のゲート端子に入力されると、電流は必ず負極側電気経路２４を流れるため、負極側電気経路２４が通電状態となる。
【００３６】
続くステップＳ２において、制御回路５１は、第１電流検知部４１によって検知された第１の電流（正パルスｉ１）の波形と、第２電流検知部４２によって検知された第２の電流（負パルスｉ２）の波形とに基づいて、スイッチング素子Ｑ１〜Ｑ４を駆動させるためのゲート信号を生成する。換言すると、制御回路５１は、第１電流検知部４１及び第２電流検知部４２により、電流のゼロクロス点を検知し、ゲート信号の出力を制御する。具体的に言うと、制御回路５１は、第１電流検知部４１に検知された電流の測定値（具体的には、第１経路２５を流れる電流の値）が０（Ａ）になる度に、オン状態にあるスイッチング素子Ｑ１，Ｑ４へのゲート信号の出力を終了した後、オフ状態にあるスイッチング素子Ｑ２，Ｑ３へのゲート信号の出力を開始させる制御を行う。また、制御回路５１は、第２電流検知部４２に検知された電流の測定値（具体的には、第２経路２６を流れる電流の値）が０（Ａ）になる度に、オン状態にあるスイッチング素子Ｑ２，Ｑ３へのゲート信号の出力を終了した後、オフ状態にあるスイッチング素子Ｑ１，Ｑ４へのゲート信号の出力を開始させる制御を行う。その結果、正パルスｉ１と負パルスｉ２とが交互に出力されるように、ゲート信号が生成される。
【００３７】
さらに、制御回路５１は、正パルスｉ１及び負パルスｉ２間の休止時間Ｔ１（図５の破線部分を参照）が零となるように、ゲート信号を生成する。具体的に言うと、制御回路５１は、ゼロクロス点に基づいて、スイッチング素子Ｑ１，Ｑ４（またはスイッチング素子Ｑ２，Ｑ３）へのゲート信号の入力を終了させると同時に、スイッチング素子Ｑ２，Ｑ３（またはスイッチング素子Ｑ１，Ｑ４）へのゲート信号の入力を開始させる制御を行う。その結果、正パルスｉ１及び負パルスｉ２間の休止時間Ｔ１が零となり、正パルスｉ１の終点Ｐ２と負パルスｉ２の始点Ｐ１とが一致するように、ゲート信号が生成される（図５の実線部分を参照）。そして、正パルスｉ１及び負パルスｉ２に基づいてパルスｉ６が生成され、生成されたパルスｉ６が、一定の繰り返し周期ごとに負荷１１に供給される。その結果、パルス状の電流Ｉが、最適な状態に調整され、インバータ２０から出力されるようになる。また、正パルスｖ１（図示略）及び負パルスｖ２（図示略）に基づいてパルスｖ６（図示略）が生成され、生成されたパルスｖ６が、一定の繰り返し周期ごとに負荷１１に供給される。その結果、パルス状の電圧（図示略）が、最適な状態に調整され、インバータ２０から出力されるようになる。また、負荷１１にて放電を行う場合、正パルスｉ１，ｖ１及び負パルスｉ２，ｖ２は、負荷１１に対してエネルギー（電流及び電圧）として印加される。この場合、休止時間Ｔ１を小さくすれば、１回目のパルス（正パルスｉ１，ｖ１）による放電時に負荷１１に印加されたエネルギー（電流及び電圧）を、次のパルス（負パルスｉ２，ｖ２）に利用できるようになる。その結果、次のパルス（負パルスｉ２，ｖ２）からは、より大きなエネルギー（電流及び電圧）を負荷１１に印加できるようになる。なお、休止時間Ｔ１が大きくなると、１回目の正パルスｉ１，ｖ１による放電時に負荷１１に印加されるエネルギーを、次の負パルスｉ２，ｖ２に利用できなくなる。
【００３８】
従って、本実施形態によれば以下の効果を得ることができる。
【００３９】
（１）本実施形態の高電圧パルス電源１０では、ＥＣＵ５０が、電流検知部４１，４２によって検知された電流Ｉの波形に基づいて、正パルスｉ１及び負パルスｉ２間の休止時間Ｔ１が零となるように、スイッチング素子Ｑ１〜Ｑ４を駆動させるためのゲート信号を生成する制御を行っている。この場合、正パルスｉ１及び負パルスｉ２の状態が変化したとしても、休止時間Ｔ１をＥＣＵ５０によって確実に調整できるため、負荷１１に供給される電力を確実に制御することができる。
【００４０】
（２）ところで、第１電流検知部４１及び第２電流検知部４２をインバータ２０に内蔵することが考えられる。しかし、この場合、インバータ２０の発熱によって第１電流検知部４１や第２電流検知部４２が誤作動する虞がある。また、インバータ２０が、電流検知部４１，４２の設置領域の分だけ大型化するという問題もある。そこで、本実施形態では、電流検知部４１，４２をインバータ２０の外側に配置している。このため、インバータ２０の発熱に起因する電流検知部４１，４２の誤作動や、電流検知部４１，４２の内蔵に起因するインバータ２０の大型化を回避することができる。
【００４１】
［第２実施形態］
以下、本発明を具体化した一実施形態を図面に基づいて説明する。ここでは、前記第１実施形態と相違する部分を中心に説明する。本実施形態では、電流を検知するための構成が前記第１実施形態とは異なっている。
【００４２】
詳述すると、図６，図７に示されるように、本実施形態の高電圧パルス電源６０は、前記第１実施形態のダイオード３１，３２の代わりに、電流成分分離回路６１を備えている。電流成分分離回路６１は電気経路６２を備えている。電気経路６２の始端は、インバータ６３が有する第１出力端子３５と負荷６５とを繋ぐ第１電気経路３７上に配置された電流検知部６７に接続されている。そして、電気経路６２上にはオペアンプ６８が設けられている。オペアンプ６８のプラス側入力端子には電流検知部６７が接続され、オペアンプ６８のマイナス側入力端子にはオペアンプ６８の出力端子が接続されている。また、電気経路６２においてオペアンプ６８の下流側となる部位は、分岐点Ａ３から第１分岐経路６９と第２分岐経路７０とに分岐している。第１分岐経路６９上には第１ダイオード７１及び抵抗７２が設けられ、第２分岐経路７０上には第２ダイオード７３及び抵抗７４が設けられている。第１ダイオード７１のカソード端子は分岐点Ａ３に電気的に接続され、第１ダイオード７１のアノード端子は抵抗７２に電気的に接続されている。また、第２ダイオード７３のアノード端子は分岐点Ａ３に電気的に接続され、第２ダイオード７３のカソード端子は抵抗７４に電気的に接続されている。
【００４３】
なお、オペアンプ６８には、電流検知部６７から出力された電圧信号が入力されるようになっている。そして、電圧信号は、オペアンプ６８の出力端子から出力され、第２ダイオード７３によって第２分岐経路７０を流れる電流の正パルス（例えば、図５の「Ｑ１，Ｑ４オン」の部分）に分離されるとともに、第１ダイオード７１によって第１分岐経路６９を流れる電流の負パルス（例えば、図５の「Ｑ２，Ｑ３オン」の部分）に分離される。なお、電流の正パルスは、第２ダイオード７３と抵抗７４との間から分岐する経路７５を介して制御装置（図示略）の制御回路７６に入力される。また、電流の負パルスは、第１ダイオード７１と抵抗７２との間から分岐する経路７７を介して制御回路７６に入力される。
【００４４】
そして、制御回路７６は、インバータ６３へのゲート信号の出力を制御する。具体的に言うと、制御回路７６は、スイッチング素子Ｑ１，Ｑ４がオン状態にあることを示す電流の正パルスが入力された場合に、スイッチング素子Ｑ１，Ｑ４へのゲート信号の出力を終了した後、スイッチング素子Ｑ２，Ｑ３へのゲート信号の出力を開始させる制御を行う。また、制御回路７６は、スイッチング素子Ｑ２，Ｑ３がオン状態にあることを示す電流の負パルスが入力された場合に、スイッチング素子Ｑ２，Ｑ３へのゲート信号の出力を終了した後、スイッチング素子Ｑ１，Ｑ４へのゲート信号の出力を開始させる制御を行う。なお、制御回路７６は、スイッチング素子Ｑ１，Ｑ４（またはスイッチング素子Ｑ２，Ｑ３）へのゲート信号の入力を終了させると同時に、スイッチング素子Ｑ２，Ｑ３（またはスイッチング素子Ｑ１，Ｑ４）へのゲート信号の入力を開始させる制御を行う。その結果、正パルスｉ１及び負パルスｉ２間の休止時間Ｔ１（図５参照）が零となり、最適な状態に調整されたパルス状の電流Ｉが、インバータ６３から出力されるようになる。また、負荷６５にて放電を行う場合、正パルスｉ１（及び正パルスｖ１）と負パルスｉ２（及び負パルスｖ２）は、負荷６５に対してエネルギー（電流及び電圧）として印加される。この場合、休止時間Ｔ１を小さくすれば、１回目のパルス（正パルスｉ１，ｖ１）による放電時に負荷６５に印加されたエネルギー（電流及び電圧）を、次のパルス（負パルスｉ２，ｖ２）に利用できるようになる。その結果、次のパルス（負パルスｉ２，ｖ２）からは、より大きなエネルギー（電流及び電圧）を負荷６５に印加できるようになる。なお、休止時間Ｔ１が大きくなると、１回目の正パルスｉ１，ｖ１による放電時に負荷６５に印加されるエネルギーを、次の負パルスｉ２，ｖ２に利用できなくなる。
【００４５】
従って、本実施形態によれば以下の効果を得ることができる。
【００４６】
（３）本実施形態では、電流検知部６７が、インバータ６３から出力される電流の波形を検知し、制御回路７６は、検知された電流の波形に基づいてスイッチング素子Ｑ１〜Ｑ４を駆動させるゲート信号を生成する。即ち、電流検知部６７で検知した電流の波形に基づいて、インバータ６３から出力される電流Ｉが適切なものとなるようにフィードバック制御を行うことができる。
【００４７】
（４）従来、スイッチング素子Ｑ３のエミッタ端子と負極側入力端子２２との間、及び、スイッチング素子Ｑ４のエミッタ端子と負極側入力端子２２との間のそれぞれに電流検知部を設けることが提案されている（特許文献１，２参照）。しかし、両電流検知部がシャント抵抗であって、両シャント抵抗の抵抗値が互いに異なる場合には、正極側入力端子２１→スイッチング素子Ｑ１→トランス１３→スイッチング素子Ｑ４→負極側入力端子２２の順に電流（第１の電流）が流れる第１電流経路の電流量と、正極側入力端子２１→スイッチング素子Ｑ２→トランス１３→スイッチング素子Ｑ３→負極側入力端子２２の順に電流（第２の電流）が流れる第２電流経路の電流量とが互いに異なってしまう。その結果、スイッチング素子Ｑ１，Ｑ４がオン状態のときに形成される部位（正パルスｉ１）の大きさ（基準値ｉ３から最大値ｉ４までの大きさ）と、スイッチング素子Ｑ２，Ｑ３がオン状態のときに形成される部位（負パルスｉ２）の大きさ（基準値ｉ３から最小値ｉ５までの大きさ）とが異なるようになる。また、第１電流経路及び第２電流経路のうち、電流量が多い側の電流経路に設けられた電気部品（シャント抵抗、スイッチング素子）の寿命が短くなる可能性がある。
【００４８】
そこで、本実施形態では、スイッチング素子Ｑ１，Ｑ４及びスイッチング素子Ｑ２，Ｑ３のどちらがオン状態であるときでも電流が流れる第１電気経路３７に、電流検知部６７を配置している。このようにすれば、電流検知部６７の抵抗値に関係なく、第１電流経路の電流量と第２電流経路の電流量とが常に等しくなる。ゆえに、基準値ｉ３から最大値ｉ４までの大きさと基準値ｉ３から最小値ｉ５までの大きさとが等しいパルス状の電流Ｉを確実に生成することができる。また、第１電流経路に設けられた電気部品の寿命と第２電流経路に設けられた電気部品の寿命とのバラツキが小さくなる。
【００４９】
なお、上記各実施形態を以下のように変更してもよい。
【００５０】
・上記第２実施形態の電流成分分離回路６１を、図８に示される電流成分分離回路８１に変更してもよい。例えば、図８に示される電流成分分離回路８１は、２つの電気経路８２，８３上にそれぞれオペアンプ８４，８５及びダイオード８６，８７を備えている。一方の電気経路８２では、オペアンプ８４のプラス側入力端子に電流検知部６７（図６参照）が接続され、オペアンプ８４のマイナス側入力端子にダイオード８６のカソード端子が接続されている。また、ダイオード８６のアノード端子は、オペアンプ８４の出力端子に接続されている。同様に、もう一方の電気経路８３では、オペアンプ８５のプラス側入力端子に電流検知部６７が接続され、オペアンプ８５のマイナス側入力端子にダイオード８７のアノード端子が接続されている。また、ダイオード８７のカソード端子は、オペアンプ８５の出力端子に接続されている。なお、オペアンプ８４，８５の出力端子から出力された信号は、ダイオード８６，８７を介して制御装置（図示略）の制御回路７６（図６参照）に入力される。
【００５１】
また、上記第２実施形態において、インバータ６３が有する第２出力端子６４（図６参照）と負荷６５とを繋ぐ第２電気経路６６（図６参照）上に電流検知部（図示略）を配置してもよい。さらに、第２電気経路６６上に電流検知部を配置するとともに、電流成分分離回路６１を、図９の電流成分分離回路９１または上記した図８の電流成分分離回路８１に変更してもよい。また、第１電気経路３７上に電流検知部６７を配置するとともに、電流成分分離回路６１を図９の電流成分分離回路９１に変更してもよい。なお、図９に示される電流成分分離回路９１は、上記第２実施形態のオペアンプ６８の代わりに、電流検知部からの差動信号が入力されるオペアンプ９２を備えている。オペアンプ９２のプラス側入力端子には、第１電気経路３７上の電流検知部６７から延びる信号線９３が接続され、オペアンプ９２のマイナス側入力端子には、第２電気経路６６上の電流検知部から延びる信号線９４が接続される。
【００５２】
・上記各実施形態のインバータ２０，６３は２相インバータであったが、３相以上のインバータであってもよい。
【００５３】
・上記各実施形態のスイッチング素子Ｑ１〜Ｑ４はＩＧＢＴであったが、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor ）などの他のスイッチング素子であってもよい。
【００５４】
・上記各実施形態の高電圧パルス電源１０，６０は、自動車に搭載したプラズマリアクタに用いられていたが、例えば、船舶等に搭載したプラズマリアクタに用いてもよい。また、上記各実施形態の高電圧パルス電源１０，６０は、半導体検査装置等の他の装置に用いられていてもよい。
【００５５】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５６】
（１）上記手段１において、前記制御装置は、前記複数のスイッチング素子を所定の順番で一通りオンオフさせたときに得られる前記電流の波形を、前記正パルス及び前記負パルスからなる波形として判別し、判別した前記正パルス及び前記負パルスからなる波形に基づいて駆動信号を生成する制御を行うことを特徴とする高電圧パルス電源。
【００５７】
（２）上記手段１において、前記電流検知部は、シャント抵抗、カレントトランス、ホール素子、磁気抵抗素子のいずれか１つであることを特徴とする高電圧パルス電源。
【符号の説明】
【００５８】
１０，６０…高電圧パルス電源
１１，６５…負荷
２０，６３…インバータ
２５…第１経路
２６…第２経路
３１…ダイオードとしての第１ダイオード
３２…ダイオードとしての第２ダイオード
３５…出力端子としての第１出力端子
３７…電気経路としての第１電気経路
４１…電流検知部としての第１電流検知部
４２…電流検知部としての第２電流検知部
５０…制御装置としてのＥＣＵ
６１，８１，９１…電流成分分離部としての電流成分分離回路
６４…出力端子としての第２出力端子
６６…電気経路としての第２電気経路
６７…電流検知部
Ｉ…電流
ｉ１…正パルス
ｉ２…負パルス
ｉ３…基準値
ｉ４…最大値
ｉ５…最小値
Ｐ１…負パルスの始点
Ｐ２…正パルスの終点
Ｑ１，Ｑ２，Ｑ３，Ｑ４…スイッチング素子
Ｓ１，Ｓ２…ステップ
Ｔ１…休止時間
【図１】
2019080450.tif 000003
【図２】
2019080450.tif 000004
【図３】
2019080450.tif 000005
【図４】
2019080450.tif 000006
【図５】
2019080450.tif 000007
【図６】
2019080450.tif 000008
【図７】
2019080450.tif 000009
【図８】
2019080450.tif 000010
【図９】
2019080450.tif 000011