(57)【要約】【課題】Ｚソース昇圧回路を有する電力変換装置において、スイッチング素子の損失を低減させる。【解決手段】電力変換装置１は、Ｚソース昇圧回路２０と、複数のスイッチング素子３１〜３６を有し、Ｚソース昇圧回路２０の出力に接続されたインバータ回路３０と、コンデンサ２３又はコンデンサ２４に印加されたコンデンサ印加電圧に基づき、複数のスイッチング素子３１〜３６を制御する制御部７０と、を備え、制御部７０は、インバータ回路３０の出力電圧の指令値である３相電圧指令の変調率と、閾値との比較に基づき、インバータ回路３０を短絡させる。【選択図】図１
2019118172.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードのカソード側に接続された第１のリアクトルと、前記直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側及び前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側及び前記第２のリアクトルの入力側の間に接続された第２のコンデンサと、を有するＺソース昇圧回路と、
複数のスイッチング素子を有し、前記Ｚソース昇圧回路の出力に接続されたインバータ回路と、
前記第１のコンデンサ又は前記第２のコンデンサに印加されたコンデンサ印加電圧に基づき、前記インバータ回路の前記複数のスイッチング素子を制御する制御部と、を備え、
前記制御部は、前記インバータ回路の出力電圧の指令値である３相電圧指令の変調率と、閾値との比較に基づき、前記インバータ回路を短絡させることを特徴とする電力変換装置。
【請求項２】
前記制御部は、
前記インバータ回路が出力する３相電圧の指令値である３相電圧指令を演算する３相電圧指令演算部と、
前記３相電圧指令、前記コンデンサ印加電圧、前記直流電源の出力電圧、及びキャリア信号に基づき、スイッチング素子の基本ゲート信号を生成する基本ゲート信号生成部と、
前記３相電圧指令、前記コンデンサ印加電圧、及び前記直流電源の電圧に基づいて前記変調率を演算する変調率演算部と、
前記変調率と前記閾値を比較判定して２値の短絡率演算用パルスを生成する短絡率演算用パルス生成部と、
前記短絡率演算用パルスの１次遅れ値を演算する１次遅れ演算部と、
数値１から前記１次遅れ値を減じた短絡率と、前記キャリア信号との比較により、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、
前記基本ゲート信号と前記昇圧用ゲート信号を論理和して前記スイッチング素子のゲート信号を生成する論理和部と、
を備えることを特徴とする、請求項１に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｚソース昇圧回路を有する電力変換装置に関するものである。
【背景技術】
【０００２】
従来、Ｚソース昇圧回路を有する電力変換装置が知られている（例えば、特許文献１参照）。図５は、従来のＺソース昇圧回路を有する電力変換装置の構成例を示す図である。
【０００３】
図５に示す電力変換装置２は、直流電源１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、制御部６０と、電圧センサ５１及び５２と、電流センサ５３及び５４とを備える。電力変換装置２は、モータ５０に電力を供給し、モータ５０には回転角度センサ５５が接続される。
【０００４】
Ｚソース昇圧回路２０は、ダイオード２５と、リアクトル２１及び２２と、コンデンサ２３及び２４とを有し、出力に直流リンク部を介してインバータ回路３０に接続される。
【０００５】
インバータ回路３０は、各相の位相が互いに１２０度ずつずれるようにスイッチング素子３１〜３６をオン・オフして制御することにより、インバータ回路３０の出力に接続されたモータ５０を駆動する。
【０００６】
Ｚソース昇圧回路２０は、インバータ回路３０のＵ相、Ｖ相、Ｗ相のいずれかの相の上下スイッチング素子が同時にオンして短絡すると、コンデンサ２３及び２４の放電と、リアクトル２１及び２２の充電とが行われる。次に、同時にオンしたスイッチング素子の一方がオフすると、リアクトル２１及び２２の放電と、コンデンサ２３及び２４の充電とが行われる。この結果、インバータ回路３０に出力される電圧が上昇する。
【０００７】
図６は、図５に示したような従来の電力変換装置２におる制御部６０として想定される構成例を示す図である。上述の昇圧動作をさせるための昇圧用ゲート信号Ｇｚは、コンデンサ２３に印加された電圧ＶＣとコンデンサ電圧指令ＶＣ＊との偏差ΔＶＣを元に、例えばＰＩＤ制御により短絡率Ｎを生成し、キャリア信号ａと比較をすることで生成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１１−１６０６１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上記の電力変換装置２は、インバータ回路３０が動作している間は昇圧動作を行うため、インバータ回路３０の短絡、非短絡を繰り返し継続的に行っている。しかし、このような昇圧動作を行うことにより、インバータ回路３０を構成するスイッチング素子３１〜３６の損失が増加する。損失が増加すると、温度が上昇し、インバータ回路３０の出力可能容量が減少してしまう。
【００１０】
かかる事情に鑑みてなされた本発明の目的は、スイッチング素子の損失を低減することが可能な電力変換装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る電力変換装置は、直流電源の正極側にアノード側が接続されたダイオードと、前記ダイオードのカソード側に接続された第１のリアクトルと、前記直流電源の負極側に接続された第２のリアクトルと、前記第１のリアクトルの入力側及び前記第２のリアクトルの出力側の間に接続された第１のコンデンサと、前記第１のリアクトルの出力側及び前記第２のリアクトルの入力側の間に接続された第２のコンデンサと、を有するＺソース昇圧回路と、複数のスイッチング素子を有し、前記Ｚソース昇圧回路の出力に接続されたインバータ回路と、前記第１のコンデンサ又は前記第２のコンデンサに印加されたコンデンサ印加電圧に基づき、前記インバータ回路の前記複数のスイッチング素子を制御する制御部と、を備え、前記制御部は、前記インバータ回路の出力電圧の指令値である３相電圧指令の変調率と、閾値との比較に基づき、前記インバータ回路を短絡させることを特徴とする。
【００１２】
また、本発明に係る電力変換装置において、前記制御部は、前記インバータ回路が出力する３相電圧の指令値である３相電圧指令を演算する３相電圧指令演算部と、前記３相電圧指令、前記コンデンサ印加電圧、前記直流電源の出力電圧、及びキャリア信号に基づき、スイッチング素子の基本ゲート信号を生成する基本ゲート信号生成部と、前記３相電圧指令、前記コンデンサ印加電圧、及び前記直流電源の電圧に基づいて前記変調率を演算する変調率演算部と、前記変調率と前記閾値を比較判定して２値の短絡率演算用パルスを生成する短絡率演算用パルス生成部と、前記短絡率演算用パルスの１次遅れ値を演算する１次遅れ演算部と、数値１から前記１次遅れ値を減じた短絡率と、前記キャリア信号との比較により、昇圧用ゲート信号を生成する昇圧用ゲート信号生成部と、前記基本ゲート信号と前記昇圧用ゲート信号を論理和して前記スイッチング素子のゲート信号を生成する論理和部と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、Ｚソース昇圧回路を有する電力変換装置において、スイッチング素子の損失を低減させることができるようになる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る電力変換装置の構成例を示す図である。
【図２】本発明の一実施形態に係る電力変換装置における制御部の構成例を示す図である。
【図３】本発明の一実施形態に係る電力変換装置における主要な信号のタイムチャートを示す図である。
【図４】図３に示した信号の時間軸を拡大した図である。
【図５】従来のＺソース昇圧回路を有する電力変換装置の構成例を示す図である。
【図６】従来の電力変換装置における制御部として想定される構成例を示す図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態について、詳細に説明する。
【００１６】
図１は、本発明の一実施形態に係る電力変換装置の構成例を示す図である。図１に示す例では、電力変換装置１は、直流電源１０と、Ｚソース昇圧回路２０と、インバータ回路３０と、制御部７０と、電圧センサ５１及び５２と、電流センサ５３及び５４とを備える。電力変換装置１は、モータ（負荷）５０に電力を供給し、モータ５０には回転角度センサ５５が接続される。図１に示す制御部７０は、図５に示した電力変換装置２と比較して、制御部６０に代えて制御部７０を有する点が相違する。
【００１７】
インバータ回路３０は、複数のスイッチング素子３１〜３６と、それぞれのスイッチング素子３１〜３６に逆並列接続されたフリーホイールダイオード４１〜４６とを備える。スイッチング素子３１及び３２は直列接続され、インバータ回路３０のＵ相アームを構成する。スイッチング素子３３及び３４は直列接続され、インバータ回路３０のＶ相アームを構成する。スイッチング素子３５及び３６は直列接続され、インバータ回路３０のＷ相アームを構成する。インバータ回路３０は、各相の位相が互いに１２０度ずつずれるように、制御部７０によりスイッチング素子３１〜３６がオン・オフ制御されることにより、出力に接続されたモータ５０を駆動する。
【００１８】
Ｚソース昇圧回路２０は、直流電源１０の正極側にアノード側が接続されたダイオード２５と、ダイオード２５のカソード側に接続されたリアクトル（第１のリアクトル）２１と、直流電源１０の負極側に接続されたリアクトル（第２のリアクトル）２２と、リアクトル２１の入力側及びリアクトル２２の出力側の間に接続されたコンデンサ（第１のコンデンサ）２３と、リアクトル２１の出力側及びリアクトル２２の入力側の間に接続されたコンデンサ（第２のコンデンサ）２４とを有する。
【００１９】
Ｚソース昇圧回路２０は、インバータ回路３０のＵ相、Ｖ相、Ｗ相のいずれかの相の上下スイッチング素子が同時にオンしてインバータ回路３０が短絡（上下アーム短絡）すると、コンデンサ２３及び２４の放電と、リアクトル２１及び２２の充電とが行われる。次に、同時にオンしていたスイッチング素子の一方をオフにすると、リアクトル２１及び２２の放電と、コンデンサ２３及び２４の充電とが行われる。この結果、コンデンサ２３，２４に印加される電圧（コンデンサ印加電圧）ＶＣが上昇し、インバータ回路３０に出力される直流リンク電圧Ｖｄｃも上昇する。この昇圧動作後の直流リンク電圧Ｖｄｃは、直流電源１０の出力電圧（直流電源電圧）Ｅ、及びコンデンサ印加電圧ＶＣにより、式（１）により求められる。
【００２０】
【数１】
2019118172.tif 000003
【００２１】
電圧センサ５１は、直流電源電圧Ｅを検出し、制御部７０に出力する。
【００２２】
電圧センサ５２は、コンデンサ印加電圧ＶＣを検出し、制御部７０に出力する。図１に示す例では、コンデンサ２３のコンデンサ印加電圧ＶＣを検出するが、コンデンサ２４のコンデンサ印加電圧ＶＣを検出してもよい。
【００２３】
電流センサ５３は、モータ５０のＵ相に流れる電流Ｉｕを検出し、制御部７０に出力する。また、電流センサ５４は、モータ５０のＷ相に流れる電流Ｉｗを検出し、制御部７０に出力する。
【００２４】
回転角度センサ５５は、モータ５０の回転角度θを検出し、制御部７０に出力する。
【００２５】
制御部７０は、電圧センサ５１及び５２により検出された値と、電流センサ５３及び５４により検出された値と、回転角度センサ５５により検出された値とを入力する。そして、スイッチング素子３１にゲート信号Ｇｕｐ、スイッチング素子３２にゲート信号Ｇｕｎ、スイッチング素子３３にゲート信号Ｇｖｐ、スイッチング素子３４にゲート信号Ｇｖｎ、スイッチング素子３５にゲート信号Ｇｗｐ、スイッチング素子３６にゲート信号Ｇｗｎを出力してスイッチング素子３１〜３６を制御する。
【００２６】
インバータ回路３０の出力電圧が直流リンク電圧Ｖｄｃよりも低い場合には直流リンク電圧Ｖｄｃを昇圧させる必要がない。そこで、制御部７０は、インバータ回路３０の出力電圧が直流リンク電圧Ｖｄｃに接近するまでの間は、インバータ回路３０を短絡動作させないように制御する。具体的には、以下に詳述するように、制御部７０は、インバータ回路３０が出力する３相電圧の指令値である３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の変調率αと、その閾値である最大変調率αｍａｘとの比較に基づき、インバータ回路３０を短絡させる。
【００２７】
図２は、制御部７０の構成例を示す図である。図２に示す例では、制御部７０は、３相電圧指令演算部６１と、基本ゲート信号生成部６２と、変調率演算部６７と、短絡率演算用パルス生成部６８と、１次遅れ演算部６９と、減算部６３と、昇圧用ゲート信号生成部６５と、論理和部６６とを備える。
【００２８】
３相電圧指令演算部６１は、電流センサ５３により検出されたモータ電流Ｉｕと、電流センサ５４により検出されたモータ電流Ｉｗと、回転角度センサ５５により検出されたモータ回転角度θと、外部から入力されるモータトルク指令とに基づき、モータ５０に印加する（インバータ回路３０が出力する）３相電圧の指令値である３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊を演算し、基本ゲート信号生成部６２に出力する。
【００２９】
基本ゲート信号生成部６２は、キャリア信号ａと、３相電圧指令演算部６１により演算された３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と、電圧センサ５２により検出されたコンデンサ印加電圧ＶＣと、電圧センサ５１により検出された直流電源電圧Ｅとに基づいて、基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０及びＧｗｎ０を生成し、論理和部６６に出力する。例えば、キャリア信号ａを三角波とし、キャリア信号ａと３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊とを比較する三角波比較方式を使用する。
【００３０】
2019118172.tif 000004
【００３１】
【数２】
2019118172.tif 000005
ただし、０≦α≦１
【００３２】
短絡率演算用パルス生成部６８は、変調率αと、閾値である最大変調率αｍａｘとを比較判定し、式（３）に従って、２値の短絡率演算用パルスＮｐｕｌｓｅを生成し、１次遅れ演算部６９に出力する。
【００３３】
【数３】
2019118172.tif 000006
【００３４】
最大変調率αｍａｘは、昇圧回数の低減のために、１に近い値が好ましいが、実際には制御性を考慮すると、０．９５付近が一番良い。
【００３５】
１次遅れ演算部６９は、短絡率演算用パルス生成部６８により生成された短絡率演算用パルスＮｐｕｌｓｅに基づき、式（４）に示す伝達関数に従って、短絡率演算用パルスＮｐｕｌｓｅの１次遅れ値Ｎｐｄを演算し、減算部６３に出力する。ここで、Ｋはゲイン定数、Ｔは時定数、ｓはラプラス演算子である。
【００３６】
【数４】
2019118172.tif 000007
【００３７】
減算部６３は、式（５）に示すように、数値１から、１次遅れ演算部６９により演算された１次遅れ値Ｎｐｄを減じて短絡率Ｎを算出し、昇圧用ゲート信号生成部６５に出力する。
【００３８】
【数５】
2019118172.tif 000008
【００３９】
昇圧用ゲート信号生成部６５は、キャリア信号ａ及び減算部６３により算出された短絡率Ｎに基づき、パルス信号である昇圧用ゲート信号Ｇｚを生成し、論理和部６６に出力する。例えば、キャリア信号ａを三角波とし、キャリア信号ａと短絡率Ｎとを比較する三角波比較方式を使用する。
【００４０】
論理和部６６は、昇圧用ゲート信号生成部６５により生成された基本ゲート信号Ｇｕｐ０，Ｇｕｎ０，Ｇｖｐ０，Ｇｖｎ０，Ｇｗｐ０，Ｇｗｎ０と、昇圧用ゲート信号生成部６５により生成された昇圧用ゲート信号Ｇｚとをそれぞれ論理和してゲート信号Ｇｕｐ，Ｇｕｎ，Ｇｖｐ，Ｇｖｎ，Ｇｗｐ，Ｇｗｎを生成し、スイッチング素子３１〜３６に出力する。これらのゲート信号Ｇｕｐ，Ｇｕｎ，Ｇｖｐ，Ｇｖｎ，Ｇｗｐ，Ｇｗｎは、それぞれインバータ回路３０のスイッチング素子３１〜３６をオン・オフする。
【００４１】
図３は、電力変換装置１における主要な信号のタイムチャートを示す図であり、３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊と、直流リンク電圧Ｖｄｃと、短絡率Ｎと、変調率αと、最大変調率αｍａｘと、短絡率演算用パルスＮｐｕｌｓｅと、１次遅れ値Ｎｐｄを示している。初期値では３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊は０であり、式（２）より変調率α＝０、式（３）より短絡率演算用パルスＮｐｕｌｓｅ＝０となる。その場合、短絡率演算用パルスＮｐｕｌｓｅの１次遅れ値Ｎｐｄも０となり、式（５）より短絡率Ｎ＝１となる。
【００４２】
図４は、図３において、短絡率演算用パルスＮｐｕｌｓｅが出力を開始する付近の時間軸を拡大したタイムチャートを示す図である。制御部７０は、式（２）で計算される変調率αが最大変調率αｍａｘ以下である場合には、インバータ回路３０の出力する３相出力電圧が直流リンク電圧Ｖｄｃに対して、電圧が足りているとして、式（３）に示すように、短絡率演算用パルスＮｐｕｌｓｅを出力しない。一方、式（２）で計算される変調率αが最大変調率αｍａｘよりも高い場合には、インバータ回路３０の出力する３相出力電圧が直流リンク電圧Ｖｄｃに対して、電圧が足りていないとして、式（３）に示すように短絡率演算用パルスＮｐｕｌｓｅを出力する。
【００４３】
短絡率演算用パルスＮｐｕｌｓｅが出力されると、１次遅れ値Ｎｐｄが増加し、短絡率Ｎは１から減少する。すると、昇圧用ゲート信号Ｇｚが出力され、直流リンク電圧Ｖｄｃは増加する。直流リンク電圧Ｖｄｃが上昇すると、相対的に変調率αが減少し、最大変調率αｍａｘよりも低くなると、式（３）により短絡率演算用パルスＮｐｕｌｓｅは出力されなくなる。これにより、短絡率Ｎが変化することで、変調率αはおよそ最大変調率αｍａｘで一定になる。
【００４４】
上述したように、電力変換装置１の制御部７０は、インバータ回路３０が出力する３相電圧の指令値である３相電圧指令Ｖｕ＊，Ｖｖ＊，Ｖｗ＊の変調率αと、閾値である最大変調率αｍａｘとの比較に基づき、インバータ回路３０を短絡させ、昇圧動作を行う。そのため、本発明によれば、インバータ回路３０が出力する電圧が直流リンク電圧Ｖｄｃに近づくまでの間、昇圧動作を停止することが可能となり、昇圧動作回数の低減及びスイッチング素子３１〜３６の損失を低減することができる。
【００４５】
上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。
【産業上の利用可能性】
【００４６】
本発明は、Ｚソース昇圧回路を有する電力変換装置に利用することが可能である。
【符号の説明】
【００４７】
１          電力変換装置
１０        直流電源
２０        Ｚソース昇圧回路
２１，２２  リアクトル
２３，２４  コンデンサ
２５        ダイオード
２６        スイッチング素子
３０        インバータ回路
３１〜３６  スイッチング素子
４１〜４６  フリーホイールダイオード
５１，５２  電圧センサ
５３，５４  電流センサ
５５        回転角度センサ
６１        ３相電圧指令演算部
６２        基本ゲート信号生成部
６３        減算部
６５        昇圧用ゲート信号生成部
６６        論理和部
６７        変調率演算部
６８        短絡率演算用パルス生成部
６９        １次遅れ演算部
７０        制御部
【図１】
2019118172.tif 000009
【図２】
2019118172.tif 000010
【図３】
2019118172.tif 000011
【図４】
2019118172.tif 000012
【図５】
2019118172.tif 000013
【図６】
2019118172.tif 000014