(57)【要約】【課題】トランスの銅損や鉄損を増加させることなく、使用部品数とスイッチング電源装置全体の外形の小型化を可能にする。【解決手段】スイッチング装置は、直流の入力電圧Ｖｉを交流電圧に変換するスイッチング回路２０−１，２０−２と、その交流電圧に共振する共振回路３０−１，３０−２と、この共振回路３０−１，３０−２の出力電圧を所定電圧に変換するトランス４０と、その所定電圧を整流及び平滑して直流の出力電圧Ｖｏを生成する整流平滑回路６０，７０と、を備えている。共振回路３０−１，３０−２は、直列に接続された共振キャパシタ３１−１，３１−２及び共振インダクタ３２−１，３２−２を有し、更に、トランス４０の出力側と整流平滑回路６０，７０の入力側との間に、インダクタ５０が並列に接続されている。【選択図】図１
2019080390.tif 000002
【特許請求の範囲】
【請求項１】
直流の入力電圧をスイッチングして交流電圧に変換するスイッチング回路と、
前記交流電圧に共振する共振回路と、
前記共振回路から出力される電圧を所定電圧に変換する変圧器と、
前記所定電圧を整流及び平滑して直流の出力電圧を生成する整流平滑回路と、
を備え、
前記共振回路は、直列に接続された共振キャパシタ及び共振インダクタを有し、
前記変圧器の出力側と前記整流平滑回路の入力側との間に、インダクタが並列に接続されていることを特徴とするスイッチング電源装置。
【請求項２】
直流の入力電圧をスイッチングして交流電圧に変換するスイッチング回路と、
前記交流電圧を所定電圧に変換する変圧器と、
前記所定電圧に共振する共振回路と、
前記共振回路から出力される電圧を整流及び平滑して直流の出力電圧を生成する整流平滑回路と、
を備え、
前記共振回路は、直列に接続された共振キャパシタ及び共振インダクタを有し、
前記共振回路の出力側と前記整流平滑回路の入力側との間に、インダクタが並列に接続されていることを特徴とするスイッチング電源装置。
【請求項３】
前記スイッチング回路は、前記入力電圧がそれぞれ入力される、並列接続された複数のスイッチング回路を有し、
前記共振回路は、前記複数のスイッチング回路の出力側に、それぞれ接続された複数の共振回路を有し、
前記変圧器は、前記複数の共振回路の出力側にそれぞれ接続された複数の１次巻線と前記複数の１次巻線に対して電磁結合される単一の２次巻線とを有する、
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項４】
前記共振インダクタは、
前記変圧器の漏れインダクタンスにより構成されていることを特徴とする請求項１〜３のいずれか１項記載のスイッチング電源装置。
【請求項５】
前記スイッチング回路は、
複数のスイッチング素子を有するハーフブリッジ型又はフルブリッジ型のスイッチング回路であることを特徴とする請求項１〜４のいずれか１項記載のスイッチング電源装置。
【請求項６】
前記整流平滑回路は、
複数の整流ダイオード及び／又は複数の整流用スイッチング素子を有する整流回路と、
前記整流回路から出力される電圧を平滑して前記出力電圧を生成する平滑回路と、
を有することを特徴とする請求項１〜５のいずれか１項記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置（例えば、ＬＬＣ共振コンバータ等の共振形コンバータ）に関するものである。
【背景技術】
【０００２】
図２は、特許文献１〜３等に記載された従来のＬＬＣ共振コンバータの概略の構成図である。
【０００３】
このＬＬＣ共振コンバータは、直流電圧を入力する正負一対の入力端子１ａ，１ｂを有し、この入力端子１ａ，１ｂ間に、入力キャパシタ２とスイッチング回路３が並列に接続されている。スイッチング回路３は、交互にオン／オフ動作する２つのスイッチング素子３ａ，３ｂの直列回路により構成され、この出力側に、共振回路４が接続されている。共振回路４は、共振キャパシタ４ａ、共振インダクタ４ｂ及び励磁インダクタ４ｃの直列回路により構成され、その励磁インダクタ４ｃに、変圧器（以下「トランス」という。）５の１次巻線５ａが並列に接続されている。トランス５の２次巻線５ｂには、整流回路６が接続されている。整流回路６は、４つのスイッチング素子６ａ，６ｂ，６ｃ，６ｄがブリッジ接続されて構成され、この出力側に、出力キャパシタ７が並列に接続されている。出力キャパシタ７の両電極間には、正負一対の出力端子８ａ，８ｂが接続されている。
【０００４】
このような構成のＬＬＣ共振コンバータでは、入力端子１ａ，１ｂに入力された直流電圧が、スイッチング回路３によって交流電圧に変換され、共振回路４がその交流電圧に共振する。共振した交流電圧は、トランス５で電圧変換され、整流回路６で整流され、出力キャパシタ７で平滑された後、出力端子８ａ，８ｂから出力される。
【０００５】
この種のＬＬＣ共振コンバータにおいて、共振回路４中の励磁インダクタ４ｃは、トランス５の励磁インダクタンスを利用する場合と、外付けする場合が一般的に知られている。
又、ＬＬＣ共振コンバータの出力電力が大電力になった場合、回路を並列化して電流や熱を分散させる場合がある。
【０００６】
図３は、トランスの１次側を２並列化した場合の従来の他のＬＬＣ共振コンバータの概略の構成図である。
【０００７】
この図３のＬＬＣ共振コンバータでは、入力端子１ａ，１ｂに対して２つのスイッチング回路３−１，３−２が並列に接続されている。一方のスイッチング回路３−１は、交互にオン／オフ動作する２つのスイッチング素子３ａ１，３ｂ１の直列回路により構成され、他方のスイッチング回路３−２も、交互にオン／オフ動作する２つのスイッチング素子３ａ２，３ｂ２の直列回路により構成されている。一方のスイッチング素子３ｂ１には、共振回路４−１が並列に接続され、他方のスイッチング素子３ｂ２にも、共振回路４−２が並列に接続されている。一方の共振回路４−１は、共振キャパシタ４ａ１、共振インダクタ４ｂ１及び励磁インダクタ４ｃ１（巻数Ｎ１、インピーダンスＬｍ１）の直列回路により構成され、他方の共振回路４−２も、共振キャパシタ４ａ２、共振インダクタ４ｂ２及び励磁インダクタ４ｃ２（巻数Ｎ１、インピーダンスＬｍ１）の直列回路により構成されている。
【０００８】
一方の励磁インダクタ４ｃ１には、トランス５Ａの１次巻線５ａ１（巻数ｎ１）が並列に接続され、他方の励磁インダクタ４ｃ２にも、トランス５Ａの１次巻線５ａ２（巻数ｎ１）が並列に接続されている。トランス５Ａの２次巻線５ｂ（巻数ｎ２）には、図２と同様に、整流回路６が接続され、その出力側に、出力キャパシタ７及び出力端子８ａ，８ｂが接続されている。
【０００９】
この図３のＬＬＣ共振コンバータでは、スイッチング回路３−１及び共振回路４−１とスイッチング回路３−２及び共振回路４−２とが、並列に動作するため、出力電力が大電力になった場合に、電流や熱を１／２に分散させることができる。
【００１０】
特許文献１〜３において、特許文献１には、図２に示すように、励磁インダクタ４ｃがトランス５と分離された回路構成が開示されているが、その励磁インダクタ４ｃがトランス５と分離している利点の記載はない。特許文献２には、励磁インダクタ４ｃとして、トランス５の励磁インダクタンスを利用してもよいし、あるいは、外付けでもよい、との記載のみがある。又、特許文献３には、励磁インダクタ４ｃがトランス５と分離された回路構成が開示されているが、その励磁インダクタ４ｃがトランス５と分離している利点の記載はない。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１１−２５９５６０号公報
【特許文献２】ＷＯ２０１５１３７０６９Ａ１号公報
【特許文献３】特開２０１６−６３７４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
従来の特許文献１〜３等のＬＬＣ共振コンバータでは、次の（Ａ）〜（Ｃ）のような課題がある。
【００１３】
（Ａ）  従来の図２のＬＬＣ共振コンバータにおいて、励磁インダクタ４ｃとして、トランス５の励磁インダクタンスを利用する場合は、トランスコアのギャップ調整にて所望のインダクタンスを確保するのが主である。しかしながら、トランスコアにギャップがあると、そのギャップ断面から磁束が膨らみ、巻線５ａ，５ｂと鎖交することで、その巻線５ａ，５ｂの銅損が増加するという課題がある。
（Ｂ）  前記（Ａ）に対して、励磁インダクタ４ｃをトランス５から独立させると、トランス５としてはノンギャップ化が可能なため、ギャップ影響による負荷電流に対する銅損低減が可能という利点がある。弊害としては、独立させた励磁インダクタ４ｃの鉄損が増加するが、大電力で負荷電流の銅損の割合が大きい場合に有効となる。
（Ｃ）  大電力に対応するために、図３のように回路を並列化した場合、励磁インダクタ４ｃ１，４ｃ２をトランス５Ａから独立させて接続するには、その励磁インダクタ４ｃ１，４ｃ２に流れる電流も均等に分散させる必要がある。そのため、並列化した回路数分インダクタを接続する必要があり、使用部品数とＬＬＣ共振コンバータ全体の外形の大型化の課題が生じる。
【課題を解決するための手段】
【００１４】
本発明のスイッチング電源装置は、直流の入力電圧をスイッチングして交流電圧に変換するスイッチング回路と、前記交流電圧に共振する共振回路と、前記共振回路から出力される電圧を所定電圧に変換するトランスと、前記所定電圧を整流及び平滑して直流の出力電圧を生成する整流平滑回路と、を備え、前記共振回路は、直列に接続された共振キャパシタ及び共振インダクタを有し、前記トランスの出力側と前記整流平滑回路の入力側との間に、インダクタが並列に接続されていることを特徴とする。
前記スイッチング電源装置において、例えば、前記スイッチング回路は、前記入力電圧がそれぞれ入力される、並列接続された複数のスイッチング回路を有し、前記共振回路は、前記複数のスイッチング回路の出力側に、それぞれ接続された複数の共振回路を有し、前記トランスは、前記複数の共振回路の出力側にそれぞれ接続された複数の１次巻線と前記複数の１次巻線に対して電磁結合される単一の２次巻線とを有している。
【００１５】
又、本発明の他のスイッチング電源装置は、直流の入力電圧をスイッチングして交流電圧に変換するスイッチング回路と、前記交流電圧を所定電圧に変換するトランスと、前記所定電圧に共振する共振回路と、前記共振回路から出力される電圧を整流及び平滑して直流の出力電圧を生成する整流平滑回路と、を備え、前記共振回路は、直列に接続された共振キャパシタ及び共振インダクタを有し、前記共振回路の出力側と前記整流平滑回路の入力側との間に、インダクタが並列に接続されていることを特徴とする。
【発明の効果】
【００１６】
本発明のスイッチング電源装置及び本発明の他のスイッチング電源装置によれば、トランスの銅損や鉄損を増加させることなく、使用部品数とスイッチング電源装置全体の外形の小型化が可能になる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例１におけるスイッチング電源装置（例えば、回路を２並列化したＬＬＣ共振コンバータ）を示す概略の構成図
【図２】従来のＬＬＣ共振コンバータの概略の構成図
【図３】従来の他のＬＬＣ共振コンバータの概略の構成図
【図４】本発明の実施例２におけるスイッチング電源装置（例えば、ＬＬＣ共振コンバータ）を示す構成図
【図５】図４の比較例を示す従来の図２と略同様のＬＬＣ共振コンバータの構成図
【図６】図４のＬＬＣ共振コンバータにおける電圧・電流波形図
【図７】図５のＬＬＣ共振コンバータにおける電圧・電流波形図
【図８】本発明の実施例３におけるスイッチング電源装置（例えば、ＬＬＣ共振コンバータ）を示す構成図
【図９】本発明の実施例４におけるスイッチング電源装置（例えば、ＬＬＣ共振コンバータ）を示す構成図
【発明を実施するための形態】
【００１８】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１９】
（実施例１の構成）
図１は、本発明の実施例１におけるスイッチング電源装置（例えば、回路を２並列化したＬＬＣ共振コンバータ）を示す概略の構成図である。
【００２０】
このＬＬＣ共振コンバータは、直流の入力電圧Ｖｉが供給される正負一対の入力端子１１ａ，１１ｂを有し、この入力端子１１ａ，１１ｂ間に、入力キャパシタ１２が接続されている。入力キャパシタ１２の両電極間には、２つのハーフブリッジ型のスイッチング回路２０−１，２０−２が並列に接続されている。スイッチング回路２０−１は、相互にオン／オフ動作する２つのスイッチング素子（例えば、ＭＯＳ型ＦＥＴ）２１−１，２１−２を有し、それらが直列に接続されている。同様に、スイッチング回路２０−２も、相互にオン／オフ動作する２つのスイッチング素子（例えば、ＭＯＳ型ＦＥＴ）２１−２，２２−２を有し、それらが直列に接続されている。
【００２１】
スイッチング回路２０−１におけるＦＥＴ２２−１のドレイン・ソース間には、共振回路３０−１が並列に接続されている。スイッチング回路２０−２におけるＦＥＴ２２−２のドレイン・ソース間にも、共振回路３０−２が並列に接続されている。共振回路３０−１は、共振コンデンサ３１−１及び共振インダクタ３２−１を有し、それらが直列に接続されている。同様に、共振回路３０−２も、共振コンデンサ３１−２及び共振インダクタ３２−２を有し、それらが直列に接続されている。各共振インダクタ３２−１，３２−２は、例えば、コアを有するチョークコイルにより構成され、その各チョークコイルのコアが相互に接続されている。
【００２２】
共振インダクタ３２−１において、チョークコイルの巻き初め（図１中の黒丸点側）は、共振コンデンサ３１−１に接続され、その巻き終わりに、トランス４０における１次巻線４１ａ（巻数ｎ１）の巻き初めが接続されている。１次巻線４１ａの巻き終わりは、ＦＥＴ２２−１のソースに接続されている。同様に、共振インダクタ３２−２において、チョークコイルの巻き初めは、共振コンデンサ３１−２に接続され、その巻き終わりに、トランス４０における１次巻線４１ｂ（巻数ｎ１）の巻き初めが接続されている。１次巻線４１ｂの巻き終わりは、ＦＥＴ２２−２のソースに接続されている。
【００２３】
トランス４０は、複数（例えば、２つ）の１次巻線４１ａ，４１ｂと、これらの１次巻線４１ａ，４１ｂに対して磁気結合された単一の２次巻線４２（巻数ｎ２）と、を有している。２次巻線４２の巻き初めと巻き終わりとの間には、インダクタ５０が並列に接続されている。インダクタ５０は、例えば、コアを有するチョークコイル（巻数Ｎ２、インピーダンスＬｍ２）により構成され、そのチョークコイルの巻き初めが、２次巻線４２の巻き初めに接続され、そのチョークコイルの巻き終わりが、２次巻線４２の巻き終わりに接続されている。
【００２４】
インダクタ５０には、フルブリッジ型の整流回路６０が並列に接続されている。整流回路６０は、ブリッジ接続された４つの整流用のスイッチング素子（例えば、ＭＯＳ型ＦＥＴ）により構成されている。この整流回路６０の出力側には、平滑回路を構成する出力キャパシタ７０が並列に接続され、その出力キャパシタ７０の両電極に、正負一対の出力端子７１ａ，７１ｂが接続されている。
【００２５】
本実施例１のＬＬＣ共振コンバータでは、トランス４０の１次側のスイッチング回路２０−１，２０−２及び共振回路３０−１，３０−２が２並列化され、そのトランス４０の２次巻線４２に、インダクタ５０が並列に接続されていることが特徴である。
【００２６】
（実施例１の動作）
図１のＬＬＣ共振コンバータにおいて、直流の入力電圧Ｖｉが入力端子１１ａ，１１ｂに供給されると、その入力電圧Ｖｉが入力キャパシタ１２に充電された後、並列に接続された２つのスイッチング回路２０−１，２０−２へそれぞれ印加される。
【００２７】
一方のスイッチング回路２０−１において、図示しない制御部から供給されるスイッチングパルスにより、２つのＦＥＴ２１−１，２２−１が交互にオン／オフ動作する。ＦＥＴ２１−１がオン状態の時、入力端子１１ａに入力された直流電流が、ＦＥＴ２１−１→共振キャパシタ３１−１→共振インダクタ３２−１→１次巻線４１ａ→入力端子１１ｂ、の経路で流れる。次に、ＦＥＴ２１−１がオフ状態になると共に、ＦＥＴ２２−１がオン状態になると、共振キャパシタ３１−１に蓄積された電荷が、ＦＥＴ２２−１→１次巻線４１ａ→共振インダクタ３２−１→共振キャパシタ３１−１、の経路で流れる。このようなＦＥＴ２１−１，２２−１のオン／オフ動作により、入力端子１１ａ，１１ｂに供給された入力電圧Ｖｉが、交流電圧に変換され、その交流電圧が共振回路３０−１で共振する。
【００２８】
他方のスイッチング回路２０−２及び共振回路３０−２も、一方のスイッチング回路２０−１及び共振回路３０−１に対して並列に、同様の動作を行う。
【００２９】
トランス４０の１次巻線４１ａ，４１ｂに交流電流が流れると、トランス４０の２次巻線４２に交流電圧が誘起され、インダクタ５０に電荷が蓄積されると共に、その交流電圧が整流回路６０へ印加される。整流回路６０において、図示しない制御部から供給されるスイッチングパルスにより、２つのＦＥＴ６１，６２が交互にオン／オフ動作すると共に、２つのＦＥＴ６３，６４が交互にオフ／オン動作する。
【００３０】
２つのＦＥＴ６１，６４がオン状態になると共に、２つのＦＥＴ６２，６３がオフ状態になると、２次巻線４２の巻き始め→オン状態のＦＥＴ６１→出力キャパシタ７０→オン状態のＦＥＴ６４→２次巻線４２の巻き終わり、の経路で直流電流が流れる。次に、２つのＦＥＴ６１，６４がオフ状態になると共に、２つのＦＥＴ６２，６３がオン状態になると、２次巻線４２の巻き終わり→オン状態のＦＥＴ６３→出力キャパシタ７０→オン状態のＦＥＴ６２→２次巻線４２の巻き始め、の経路で直流電流が流れる。このように、２次巻線４２に誘起された交流電圧が、整流回路６０で整流され、出力キャパシタ７０で平滑された後、出力端子７１ａ，７１ｂから所望の直流出力電圧Ｖｏが出力される。
【００３１】
（実施例１の図１と従来の図３との構造上の対比）
図３において、トランス１次側並列回路数をｐ（＝２）、並列化された各回路に挿入された励磁インダクタ４ｃ１，４ｃ２のインダクタンスをＬｍ１、及び、励磁インダクタ４ｃ１，４ｃ２の巻数をＮ１とする。更に、トランス５Ａの１次巻線５ａ１，５ａ２の巻数をｎ１、２次巻線５ｂの巻数をｎ２とする。これに対し、図１において、トランス４０の１次巻線４１ａ，４１ｂの巻数をｎ１、トランス４０の単一の２次巻線４２の巻数をｎ２、その２次巻線４２に挿入されたインダクタ５０のインダクタンスをＬｍ２、及びそのインダクタ５０の巻数をＮ２とする。
【００３２】
トランス１次巻線電圧をＶｎ１、電圧印加時間をＴｏｎ、インダクタンスＬｍ１の巻数をＮ１、磁束密度をＢｍ１、及びコア断面積をＡｅ１とすると、
Ｂｍ１＝（Ｖｎ１＊Ｔｏｎ）／（Ａｅ１＊Ｎ１）・・・（１）
が成り立つ。
同様に、トランス２次巻線電圧をＶｎ２、電圧印加時間をＴｏｎ、インダクタンスＬｍ２の巻数をＮ２、磁束密度をＢｍ２、及びコア断面積をＡｅ２とすると、
Ｂｍ２＝（Ｖｎ２＊Ｔｏｎ）／（Ａｅ２＊Ｎ２）・・・（２）
が成り立つ。
【００３３】
ここで、励磁インダクタ４ｃ１，４ｃ２におけるコアの磁束密度Ｂｍ１と、インダクタ５０におけるコアの磁束密度Ｂｍ２とは、磁気飽和を考慮した利用率から上限値が決まる。又、トランス１次巻線電圧Ｖｎ１、トランス２次巻線電圧Ｖｎ２、及び電圧印加時間Ｔｏｎは、トランス４０，５Ａの条件から決まる。従って、トランス４０，５Ａの外形に関わるパラメータは、
コア断面積Ａｅ１＊励磁インダクタ４ｃ１，４ｃ２の巻数Ｎ１
コア断面積Ａｅ２＊インダクタ５０の巻数Ｎ２
となる。
【００３４】
トランス５Ａの１次側でｐ（＝２）並列化した場合と、トランス４０の単一の２次巻線４２にインダクタ５０を挿入した場合と、を比較すると、次式（３）のようになる。
（ｐ＊Ａｅ１＊Ｎ１）：（Ａｅ２＊Ｎ２）
＝ｐ（Ｖｎ１＊Ｔｏｎ）／（Ｂｍ１）：（Ｖｎ２＊Ｔｏｎ）／（Ｂｍ２）
・・・（３）
【００３５】
励磁インダクタ４ｃ１，４ｃ２におけるコアの磁束密度Ｂｍ１と、インダクタ５０におけるコアの磁束密度Ｂｍ２と、の上限値をそれぞれＢｍとすると、
Ｂｍ１＝Ｂｍ２＝Ｂｍ・・・（４）
となる。
【００３６】
トランス４０の１次巻数ｎ１及び２次巻数ｎ２と電圧Ｖｎ１，Ｖｎ２の関係から、次式（５）のようになる。
Ｖｎ１／Ｖｎ２＝ｎ１／ｎ２・・・（５）
【００３７】
以上から、式（３）は、
（ｐ＊Ａｅ１＊Ｎ１）：（Ａｅ２＊Ｎ２）
＝ｐ（Ｖｎ１＊Ｔｏｎ）／（Ｂｍ１）：（Ｖｎ２＊Ｔｏｎ）／（Ｂｍ２）
＝ｐ（Ｖｎ１＊Ｔｏｎ）／（Ｂｍ）：
（（ｎ２／ｎ１）＊Ｖｎ１＊Ｔｏｎ）／（Ｂｍ）
＝ｐ：（ｎ２／ｎ１）・・・（６）
と表せる。従って、ｐ＞（ｎ２／ｎ１）の条件において、本実施例１の図１に示すように、トランス４０の単一の２次巻線４２側にインダクタ５０を挿入した場合、従来の図３の励磁インダクタ４ｃ１，４ｃ２に比べて、インダクタ５０の大きさを小さくできることになる。
【００３８】
また仮に、従来の図３の構成で、励磁インダクタ４ｃ１，４ｃ２を図１相当のインダクタ５０の外形に抑える場合、その外形に関わるパラメータＡｅ１＊Ｎ１の断面積Ａｅ１又は巻数Ｎ１を小さくする必要が生じ、式（１）からコアの磁束密度Ｂｍ１が大きくなり、鉄損の増加や飽和マージンの減少につながる。
【００３９】
逆に図１の構成において、従来の図３の構成と同等の外形でよいとすると、その分、外形に関わるパラメータＡｅ２＊Ｎ２の断面積Ａｅ２を大きくできるため、式（２）からコアの磁束密度Ｂｍ２を小さくでき、鉄損の抑制や磁気飽和マージンの拡大につながる。又、磁束密度Ｂｍ２を小さくしない場合では、断面積Ａｅ２を大きくできた分、巻数Ｎ２を小さくできるため、銅損の抑制も可能となる。
【００４０】
（実施例１の効果）
トランス４０の単一の２次巻線４２側にインダクタ５０を接続したので、従来に比べて、使用部品数とＬＬＣ共振コンバータ全体の外形の大型化を抑制することができる。
【実施例２】
【００４１】
（実施例２の構成）
図４は、本発明の実施例２におけるスイッチング電源装置（例えば、ＬＬＣ共振コンバータ）を示す構成図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。
本実施例２のＬＬＣ共振コンバータでは、図１のスイッチング回路２０−２及び共振回路３０−２が削除され、トランス４０の入力側が１回路のみの構成になっている。
【００４２】
即ち、本実施例２のＬＬＣ共振コンバータでは、直流の入力電圧Ｖｉ（例えば、４００Ｖ）が供給される正負一対の入力端子１１ａ，１１ｂを有し、その入力端子１１ａ，１１ｂに、ハーフブリッジ型のスイッチング回路２０が接続されている。スイッチング回路２０は、図示しないスイッチングパルス（例えば、周波数ｆｓｗが６００ｋＨｚ、オンデューティＤｕｔｙが０．４５）によって交互にオン／オフ動作する２つのＦＥＴ２１，２２を有し、それらが直列に接続されている。
【００４３】
ＦＥＴ２２のドレインには、共振回路３０が接続されている。共振回路３０は、共振キャパシタ３１（例えば、８８ｎＦ）と共振インダクタ３２とを有し、それらが直列に接続されている。共振インダクタ３２は、例えば、チョークコイル（インダクタンス１μＨ）により構成され、そこにはチョーク電流Ｉ３２が流れる。共振インダクタ３２とＦＥＴ２２のソースとの間には、トランス４０Ａの１次巻線４１（巻数ｎ１）が接続されている。トランス４０Ａの２次巻線４２（巻数ｎ２）には、インダクタ５０が並列に接続されている。インダクタ５０は、例えば、チョークコイル（インダクタンスＬｍ２が１５μＨ）により構成され、そこにはチョーク電流Ｉｍ２が流れる。
【００４４】
インダクタ５０の両電極間には、フルブリッジ型の整流回路６０が接続されている。整流回路６０は、４つのＦＥＴ６１，６２，６３，６４を有し、それらがブリッジ接続されている。ＦＥＴ６１，６４とＦＥＴ６２，６３とは、図示しないスイッチングパルス（例えば、オンデューティＤｕｔｙが０．４５）によって交互にオン／オフ動作する。
【００４５】
ＦＥＴ６３のドレインとＦＥＴ６４のソースとの間には、出力キャパシタ７０（例えば、１００μＦ）が並列に接続され、この出力キャパシタ７０の両電極に、正負一対の出力端子７１ａ，７１ｂが接続されている。出力端子７１ａ，７１ｂからは、直流の出力電圧Ｖｏ（例えば、３８３Ｖ）及び出力電流Ｉｏ（例えば、１３Ａ）が出力される。
【００４６】
図５は、図４の比較例を示す従来の図２と略同様のＬＬＣ共振コンバータの構成図であり、図４中の要素と共通の要素には共通の符号が付されている。
図５のＬＬＣ共振コンバータでは、図４のトランス４０Ａの２次巻線４２側に挿入されたインダクタ５０（例えば、インダクタンスＬｍ２が１５μＨ）に代えて、トランス４０Ａの１次巻線４１側にインダクタ５０Ａが挿入されている。インダクタ５０Ａは、例えば、チョークコイル（インダクタンスＬｍ１が３．７５μＨ）により構成され、そこにはチョーク電流Ｉｍ１が流れる。インダクタ５０Ａは、トランス４０Ａの１次巻線４１と並列に接続されている。その他の構成は、図４と同様である。
【００４７】
（実施例２の動作）
図６は、図４のＬＬＣ共振コンバータにおける電圧・電流波形図である。更に、図７は、図５のＬＬＣ共振コンバータにおける電圧・電流波形図である。この図６及び図７において、横軸は時間、及び縦軸は電圧・電流値である。
【００４８】
図６及び図７では、ＦＥＴ２１，２２のドレイン・ソース間電圧Ｖｄｓ、共振インダクタ３２を流れるチョーク電流Ｉ３２、トランス４０Ａの１次電圧及び１次電流、ＦＥＴ６１，６２，６３，６４のドレイン・ソース間電圧Ｖｄｓ、及びインダクタ５０，５０Ａをそれぞれ流れるチョーク電流Ｉｍ２，Ｉｍ１の動作波形が示されている。又、インダクタ５０，５０Ａをそれぞれ流れるチョーク電流Ｉｍ２，Ｉｍ１を比較しやすいように、出力電流Ｉｏ＝１００ｍＡ（軽負荷）時の波形が示されている。
【００４９】
先ず、図４及び図６を参照して、トランス４０Ａの２次巻線４２側に挿入されたインダクタ５０におけるチョーク電流Ｉｍ２の供給経路について説明する。
【００５０】
スイッチング回路２０のＦＥＴ２１がオン状態及びＦＥＴ２２がオフ状態になると、入力電圧Ｖｉが供給される入力端子１１ａ→スイッチング回路２０のＦＥＴ２１→共振回路３０の共振キャパシタ３１及び共振インダクタ３２→トランス４０Ａの１次巻線４１→入力端子１１ｂ、の経路で電源電流が流れる。この時、共振インダクタ３２を流れるチョーク電流Ｉ３２は、上昇していく。トランス１次電圧は高レベル（以下「Ｈレベル」という。）になると共に、トランス１次電流は上昇していく。
【００５１】
１次巻線４１の巻き始めから巻き終わり方向へ流れる電流により、２次巻線４２に誘導起電力が発生する。この時、整流回路６０のＦＥＴ６１，６４がオン状態、及びＦＥＴ６２，６３がオフ状態になっている。そのため、２次巻線４２の巻き終わりから巻き始め方向へ流れる誘導電流は、インダクタ５０へ流れると共に、ＦＥＴ６１→出力キャパシタ７０→ＦＥＴ６４、の経路で流れ、インダクタ５０に流れるチョーク電流Ｉｍ２と合流して２次巻線４２の巻き終わりへ戻る。ここで、チョーク電流Ｉｍ２は、上昇していく。
【００５２】
スイッチング回路２０のＦＥＴ２１がオフ状態及びＦＥＴ２２がオン状態に遷移すると、共振キャパシタ３１に蓄積された電荷が、オン状態のＦＥＴ２２→トランス４０Ａの１次巻線４１（巻き終わりから巻き始め方向）→共振インダクタ３２→共振キャパシタ３１、の経路で流れる。
この時、共振インダクタ３２に流れるチョーク電流Ｉ３２は、低下していく。トランス４０Ａの１次巻線４１側のトランス１次電圧は、低レベル（以下「Ｌレベル」という。）を維持し、トランス１次電流は、低下していく。
【００５３】
トランス４０Ａの１次巻線４１に流れる巻き終わりから巻き始め方向の電流により、２次巻線４２に誘導起電力が発生する。この時、整流回路６０のＦＥＴ６１，６４がオフ状態、及びＦＥＴ６２，６３がオン状態になっている。そのため、２次巻線４２の巻き始めから巻き終わり方向へ流れる誘導電流は、インダクタ５０へ流れると共に、ＦＥＴ６３→出力キャパシタ７０→ＦＥＴ６２、の経路で流れ、インダクタ５０に流れるチョーク電流Ｉｍ２と合流して２次巻線４２の巻き始めへ戻る。ここで、チョーク電流Ｉｍ２は、低下していく。
【００５４】
次に、図５及び図７を参照して、トランス４０Ａの１次巻線４１側に挿入されたインダクタ５０Ａにおけるチョーク電流Ｉｍ１の供給経路について説明する。
【００５５】
図４と同様に、スイッチング回路２０のＦＥＴ２１がオン状態及びＦＥＴ２２がオフ状態になると、入力電圧Ｖｉが供給される入力端子１１ａ→スイッチング回路２０のＦＥＴ２１→共振回路３０の共振キャパシタ３１及び共振インダクタ３２→インダクタ５０Ａ、の経路で流れる。更に、トランス４０Ａの１次巻線４１→入力端子１１ｂ、の経路で電源電流が流れる。この時、共振インダクタ３２を流れるチョーク電流Ｉ３２は上昇し、インダクタ５０Ａを流れるチョーク電流Ｉｍ１も上昇していく。トランス１次電圧はＨレベルになると共に、トランス１次電流は低下していく。
【００５６】
１次巻線４１の巻き始めから巻き終わり方向へ流れる電流により、２次巻線４２に誘導起電力が発生する。この時、整流回路６０のＦＥＴ６１，６４がオン状態、及びＦＥＴ６２，６３がオフ状態になっている。そのため、２次巻線４２の巻き終わりから巻き始め方向へ流れる誘導電流は、ＦＥＴ６１→出力キャパシタ７０→ＦＥＴ６４、の経路で２次巻線４２の巻き終わりへ戻る。
【００５７】
スイッチング回路２０のＦＥＴ２１がオフ状態及びＦＥＴ２２がオン状態に遷移すると、共振キャパシタ３１に蓄積された電荷が、オン状態のＦＥＴ２２→インダクタ５０Ａ、の経路で流れると共に、トランス４０Ａの１次巻線４１（巻き終わりから巻き始め方向）、の経路で流れる。トランス４０Ａの１次巻線４１の巻き終わりから巻き初めへ流れた電流は、インダクタ５０Ａを流れるチョーク電流Ｉｍ１と合流し、共振インダクタ３２→共振キャパシタ３１、の経路で流れる。
この時、共振インダクタ３２に流れるチョーク電流Ｉ３２は低下し、更に、チョーク電流Ｉｍ１も低下していく。トランス４０Ａの１次巻線４１側のトランス１次電圧は、Ｌレベルを維持し、トランス１次電流は、上昇していく。
【００５８】
トランス４０Ａの１次巻線４１に流れる巻き終わりから巻き始め方向の電流により、２次巻線４２に誘導起電力が発生する。この時、整流回路６０のＦＥＴ６１，６４がオフ状態、及びＦＥＴ６２，６３がオン状態になっている。そのため、２次巻線４２の巻き始めから巻き終わり方向へ流れる誘導電流は、ＦＥＴ６３→出力キャパシタ７０→ＦＥＴ６２、の経路で２次巻線４２の巻き始めへ戻る。
【００５９】
ここで、トランス４０Ａの２次巻線４２側にインダクタ５０が挿入された図６の電圧・電流波形図と、トランス４０Ａの１次巻線４１側にインダクタ５０Ａが挿入された図７の電圧・電流波形図と、を対比する。
【００６０】
図６のチョーク電流Ｉ３２と図７のチョーク電流Ｉ３２とは同等（８．４２Ａｒｍｓ）である。図６のトランス１次側電流は６．１２Ａｒｍｓ、これに対して、図７のトランス１次側電流は６．３４Ａｒｍｓとなる。又、図６のチョーク電流Ｉｍ２は６．１７Ａｒｍｓであり、これに対して、図７のチョーク電流Ｉｍ１は１２．４Ａｒｍｓとなる。
【００６１】
なお、１次側、２次側それぞれにインダクタ５０Ａ，５０を挿入した場合でも、同等の特性を示す条件として、下記の式が成り立つことが前提となる。
Ｌｍ２＝（（ｎ２２）／（ｎ１２））＊（（Ｌｍ１）／ｐ）
Ｉｍ２＝（ｎ１／ｎ２）＊ｐ＊Ｉｍ１
但し、Ｌｍ２；図４のインダクタ５０のインダクタンス
Ｉｍ２；図４のインダクタ５０を流れるチョーク電流
Ｌｍ１；図５のインダクタ５０Ａのインダクタンス
Ｉｍ１；図５のインダクタ５０Ａを流れるチョーク電流
ｎ１；１次巻線４１の巻数
ｎ２；２次巻線４２の巻数
ｐ；トランス１次側の並列回路数（＝１）
そのため、チョーク電流Ｉｍ２，Ｉｍ１は巻数ｎ１，ｎ２の比となる。
【００６２】
（実施例２の効果）
本実施例２の図４と比較例の図５とを対比した場合、式（６）はトランス１次側並列回路数がｐ（＝１）から
（Ａｅ１＊Ｎ１）：（Ａｅ２＊Ｎ２）＝１：（ｎ２／ｎ１）・・・（７）
と表せる。従って、１＞（ｎ２／ｎ１）の条件において、本実施例２の図４に示すように、トランス４０Ａの２次巻線４２側にインダクタ５０を挿入した場合、比較例の図５の励磁インダクタ５０Ａに比べて、インダクタ５０の大きさを小さくできることになる。
【００６３】
なお、図６及び図７に示されている通り、トランス１次電流は同等のため、本実施例２のように、トランス４０Ａの２次巻線４２側にインダクタ５０を挿入した場合のトランス４０Ａとしての損失増加は無い。但し、軽負荷時は、インダクタンスＬｍ２のチョーク電流Ｉｍ２が不連続にならないよう、トランス２次側を整流回路６０で同期整流を行っている場合に限られる。
【実施例３】
【００６４】
図８は、本発明の実施例３におけるスイッチング電源装置（例えば、ＬＬＣ共振コンバータ）を示す構成図であり、実施例２を示す図４中の要素と共通の要素には共通の符号が付されている。
【００６５】
本実施例３のＬＬＣ共振コンバータでは、１次巻線４１及び２次巻線４２を有するトランス４０Ｂを備え、その１次巻線４１の中間タップ４１ｂが入力端子１１ａに接続されている。スイッチング回路２０は、図４と同様に、２つのＦＥＴ２１，２２を有し、そのＦＥＴ２１，２２が、１次巻線４１の巻き始めと巻き終わりとの間に、直列に接続されている。２つのＦＥＴ２１，２２の接続点は、入力端子１１ｂに接続されている。２次巻線４２の巻き始めには、図４と同様の共振回路３０が接続されている。共振回路３０は、共振キャパシタ３１及び共振インダクタ３２の直列回路により構成されている。
【００６６】
共振インダクタ３２と２次巻線４２の巻き終わりとの間には、図４と同様のインダクタ５０が接続されている。インダクタ５０の両電極には、図４と同様の整流回路６０が接続されている。整流回路６０の出力側には、図４と同様の出力キャパシタ７０及び出力端子７１ａ，７１ｂが接続されている。
【００６７】
図示しない制御部から供給されるスイッチングパルスによってスイッチング回路２０のＦＥＴ２１，２２がオン／オフ動作する。ＦＥＴ２１がオン状態、及びＦＥＴ２２がオフ状態になると、入力電圧Ｖｉが供給される入力端子１１ａ→トランス４０Ｂの１次巻線４１における中間タップ４１ｂ→１次巻線４１の巻き始め→ＦＥＴ２１→入力端子１１ｂ、の経路で電源電流が流れる。この時、図示しない制御部から供給されるスイッチングパルスにより、整流回路６０のＦＥＴ６１，６４がオフ状態、ＦＥＴ６２，６３がオン状態になっているとする。
【００６８】
トランス４０Ｂの２次巻線４２に逆起電力が生じ、その２次巻線４２の巻き始めから巻き終わり方向へ誘導電流が流れる。その誘導電流は、インダクタ５０へ流れると共に、オン状態のＦＥＴ６３→出力キャパシタ７０→オン状態のＦＥＴ６２、の経路で流れ、インダクタ５０を流れるチョーク電流と合流する。合流した電流は、共振回路３０の共振インダクタ３２及び共振キャパシタ３１を経由して、２次巻線４２の巻き始めへ戻る。
【００６９】
次に、ＦＥＴ２１がオフ状態、及びＦＥＴ２２がオン状態になると、入力電圧Ｖｉが供給される入力端子１１ａ→トランス４０Ｂの１次巻線４１における中間タップ４１ｂ→１次巻線４１の巻き終わり→ＦＥＴ２２→入力端子１１ｂ、の経路で電源電流が流れる。この時、図示しない制御部から供給されるスイッチングパルスにより、整流回路６０のＦＥＴ６１，６４がオン状態、ＦＥＴ６２，６３がオフ状態になっているとする。
【００７０】
トランス４０Ｂの２次巻線４２に逆起電力が生じ、その２次巻線４２の巻き終わりから巻き始め方向へ誘導電流が流れる。その誘導電流は、共振回路３０の共振キャパシタ３１及び共振インダクタ３２を経由して、インダクタ５０へ流れると共に、オン状態のＦＥＴ６１→出力キャパシタ７０→オン状態のＦＥＴ６４、の経路で流れ、インダクタ５０を流れるチョーク電流と合流する。合流した電流は、２次巻線４２の巻き終わりへ戻る。
【００７１】
このような電流の流れにより、直流の入力電圧Ｖｉがスイッチング回路２０によって交流電圧に変換され、トランス４０Ｂで電圧が変換される。変換された電圧は、共振回路３０で共振し、インダクタ５０を介して、整流回路６０で整流され、出力キャパシタ７０で平滑されて、所望の直流出力電圧Ｖｏが出力端子７１ａ，７１ｂから出力される。
【００７２】
（実施例３の効果）
本実施例３では、実施例２と略同様の効果がある。
【実施例４】
【００７３】
（実施例４の構成）
図９は、本発明の実施例４におけるスイッチング電源装置（例えば、ＬＬＣ共振コンバータ）を示す構成図であり、実施例２を示す図４中の要素と共通の要素には共通の符号が付されている。
【００７４】
本実施例４のＬＬＣ共振コンバータでは、入力電圧Ｖｉが供給される正負一対の入力端子１１ａ，１１ｂのうちの入力端子１１ｂに、スイッチング回路２０が接続されている。スイッチング回路２０は、直列に接続された２つのＦＥＴ２１，２２を有し、そのＦＥＴ２１，２２の接続点が、入力端子１１ｂに接続されている。ＦＥＴ２１のドレインとＦＥＴ２２のソースとには、励磁インダクタ（例えば、直列接続された２つのチョークコイル）３３，３４を介して、共振キャパシタ３１及び共振インダクタ３２を有する共振回路３０Ａが接続されている。２つのチョークコイル３３，３４の直列接続点は、入力端子１１ａに接続されている。チョークコイル３３の巻き終わりには、共振キャパシタ３１の一方の電極が接続されている。チョークコイル３４の巻き始めには、共振インダクタ３２の一方の電極が接続されている。共振キャパシタ３１の他方の電極には、トランス４０Ｃの１次巻線４１における巻き始めが接続され、その１次巻線４１の巻き終わりが、共振インダクタ３２の他方の電極に接続されている。
【００７５】
トランス４０Ｃにおける２次巻線４２の巻き始めと巻き終わりには、インダクタ５０が並列に接続されている。インダクタ５０の両電極には、図４と同様の整流回路６０が接続され、その整流回路６０の出力側に、図４と同様の出力キャパシタ７０及び出力端子７１ａ，７１ｂが接続されている。
【００７６】
（実施例４の動作）
図示しない制御部から供給されるスイッチングパルスによってスイッチング回路２０のＦＥＴ２１，２２がオン／オフ動作する。ＦＥＴ２１がオン状態、及びＦＥＴ２２がオフ状態になると、入力電圧Ｖｉが供給される入力端子１１ａ→チョークコイル３３→ＦＥＴ２１→入力端子１１ｂ、の経路で電源電流が流れる。チョークコイル３３に流れる電流によりチョークコイル３４に逆起電力が生じ、このチョークコイル３４の巻き終わりから巻き始め方向へ誘起電流が流れる。この誘起電流は、共振インダクタ３２→トランス４０Ｃの１次巻線４１→共振キャパシタ３１→ＦＥＴ２１→入力端子１１ｂ、の経路で流れる。この時、図示しない制御部から供給されるスイッチングパルスにより、整流回路６０のＦＥＴ６１，６４がオフ状態、ＦＥＴ６２，６３がオン状態になっているとする。
【００７７】
トランス４０Ｃの２次巻線４２に逆起電力が生じ、その２次巻線４２の巻き初めから巻き終わり方向へ誘導電流が流れる。その誘導電流は、インダクタ５０へ流れると共に、オン状態のＦＥＴ６３→出力キャパシタ７０→オン状態のＦＥＴ６２、の経路で流れ、インダクタ５０を流れるチョーク電流と合流する。合流した電流は、２次巻線４２の巻き初めへ戻る。
【００７８】
次に、ＦＥＴ２１がオフ状態、及びＦＥＴ２２がオン状態になると、入力電圧Ｖｉが供給される入力端子１１ａ→チョークコイル３４→ＦＥＴ２２→入力端子１１ｂ、の経路で電源電流が流れる。チョークコイル３４に流れる電流によりチョークコイル３３に逆起電力が生じ、このチョークコイル３３の巻き初めから巻き終わり方向へ誘起電流が流れる。この誘起電流は、共振キャパシタ３１→トランス４０Ｃの１次巻線４１→共振インダクタ３２→ＦＥＴ２２→入力端子１１ｂの経路で流れる。この時、図示しない制御部から供給されるスイッチングパルスにより、整流回路６０のＦＥＴ６１，６４がオン状態、ＦＥＴ６２，６３がオフ状態になっているとする。
【００７９】
トランス４０Ｃの２次巻線４２に逆起電力が生じ、その２次巻線４２の巻き終わりから巻き初め方向へ誘導電流が流れる。その誘導電流は、インダクタ５０へ流れると共に、オン状態のＦＥＴ６１→出力キャパシタ７０→オン状態のＦＥＴ６４、の経路で流れ、インダクタ５０を流れるチョーク電流と合流する。合流した電流は、２次巻線４２の巻き終わりへ戻る。
【００８０】
このような電流の流れにより、直流の入力電圧Ｖｉがスイッチング回路２０によって交流電圧に変換され、その交流電圧が、チョークコイル３３，３４を介して、共振回路３０Ａで共振した後、トランス４０Ｃで電圧が変換される。変換された電圧は、インダクタ５０を介して、整流回路６０で整流され、出力キャパシタ７０で平滑されて、所望の直流出力電圧Ｖｏが出力端子７１ａ，７１ｂから出力される。
【００８１】
（実施例４の効果）
本実施例４では、実施例２と略同様の効果がある。
【００８２】
（実施例１〜４の変形例）
本発明は、上記実施例１〜４に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｄ）のようなものがある。
【００８３】
（ａ）  共振インダクタ３２，３２−１，３２−２は、トランス４０，４０Ａ，４０Ｂ，４０Ｃの漏れインダクタンスによりそれぞれ構成してもよい。これにより、スイッチング電源装置全体の外形のより小型化が可能になる。
（ｂ）  スイッチング回路２０，２０−１，２０−２は、ハーフブリッジ型の構成になっているが、フルブリッジ型の構成に変形しても、上記実施例１〜４と略同様の作用効果を奏することができる。
（ｃ）  整流回路６０は、複数のＦＥＴ６１〜６４を用いたブリッジ構成になっているが、これに限定されない。例えば、複数のＦＥＴ６１〜６４としては、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の他のスイッチング素子を用いてもよい。又、整流回路６０は、複数の整流用ダイオードを用いた構成、あるいは、複数の整流スイッチ素子及び整流用ダイオードを用いた構成等に変形しても、上記実施例１〜４と略同様の作用効果を奏することができる。
（ｄ）  上記実施例１〜４では、スイッチング電源装置として、ＬＬＣ共振コンバータについて説明したが、他の構成の共振形コンバータについても、本発明を適用することができる。
【符号の説明】
【００８４】
２０，２０−１，２０−２    スイッチング回路
２１，２１−１，２１−２，２２，２２−１，２２−２    ＦＥＴ
３０，３０−１，３０−２    共振回路
３１，３１−１，３１−２    共振キャパシタ
３２，３２−１，３２−２    共振インダクタ
３３，３４    チョークコイル
４０，４０Ａ，４０Ｂ，４０Ｃ    トランス
４１，４１ａ，４１ｂ    １次巻線
４２    ２次巻線
５０，５０Ａ    インダクタ
６０    整流回路
７０    出力キャパシタ
【図１】
2019080390.tif 000003
【図２】
2019080390.tif 000004
【図３】
2019080390.tif 000005
【図４】
2019080390.tif 000006
【図５】
2019080390.tif 000007
【図６】
2019080390.tif 000008
【図７】
2019080390.tif 000009
【図８】
2019080390.tif 000010
【図９】
2019080390.tif 000011