(57)【要約】【課題】発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供する。【解決手段】この発振回路は、制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、制御電流を生成する制御電流生成部とを備え、制御電流生成部が、第１の温度特性を有する基準電圧を生成する基準電圧生成回路と、第１の補正情報に従って基準電圧の温度特性の傾斜を補正し、第２の温度特性を有する出力電圧を生成する温度特性傾斜補正回路と、温度特性傾斜補正回路の出力電圧を制御電流に変換すると共に、第２の補正情報に従って制御電流の大きさを補正する電圧電流変換回路とを含み、制御電流の温度特性によって充放電型発振部の発振周波数の温度依存性が抑制される。【選択図】図４
2019118006.tif 000002
【特許請求の範囲】
【請求項１】
制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、
前記制御電流を生成する制御電流生成部と、
を備え、前記制御電流生成部が、
第１の温度特性を有する基準電圧を生成する基準電圧生成回路と、
第１の補正情報に従って前記基準電圧の温度特性の傾斜を補正し、第２の温度特性を有する出力電圧を生成する温度特性傾斜補正回路と、
前記温度特性傾斜補正回路の出力電圧を前記制御電流に変換すると共に、第２の補正情報に従って前記制御電流の大きさを補正する電圧電流変換回路と、
を含み、前記制御電流の温度特性によって前記充放電型発振部の発振周波数の温度依存性が抑制される発振回路。
【請求項２】
前記基準電圧生成回路が、ベースがコレクターに接続されたバイポーラトランジスターを含み、前記バイポーラトランジスターのエミッターとベース及びコレクターとの間の電圧に基づいて前記基準電圧を生成する、請求項１記載の発振回路。
【請求項３】
前記温度特性傾斜補正回路が、
定電圧を生成する定電圧生成回路と、
前記定電圧を基準として前記基準電圧を増幅する差動増幅回路と、
前記第１の補正情報に従って設定される抵抗値を有し、前記差動増幅回路の増幅率を設定する第１の抵抗と、
を含み、前記第１の抵抗の抵抗値に基づいて、前記基準電圧の温度特性の傾斜を補正する、請求項１又は２記載の発振回路。
【請求項４】
所定の温度において前記基準電圧と前記定電圧とが等しくなるように構成された、請求項３記載の発振回路。
【請求項５】
前記電圧電流変換回路が、
カレントミラー回路を構成する第１のトランジスター及び第２のトランジスターと、
前記温度特性傾斜補正回路の出力電圧に従って前記第１のトランジスターに電流を供給する第３のトランジスターと、
前記第２の補正情報に従って設定される抵抗値を有し、前記第３のトランジスターの電圧電流変換率を設定する第２の抵抗と、
を含み、前記第２の抵抗の抵抗値に基づいて、前記第２のトランジスターから出力される前記制御電流の大きさを補正する、請求項１〜４のいずれか１項記載の発振回路。
【請求項６】
前記第３のトランジスターが、トリプルウェル構造を用いて形成されており、一端が所定の電位の配線に接続された前記第２の抵抗の他端に接続されたソース及びバックゲートを有する、請求項５記載の発振回路。
【請求項７】
請求項１〜６のいずれか１項記載の発振回路と、
前記第１及び第２の補正情報を格納して前記発振回路に供給する格納部と、
を備えるマイクロコンピューター。
【請求項８】
前記格納部が、不揮発性メモリー又は複数のヒューズを含む、請求項７記載のマイクロコンピューター。
【請求項９】
請求項１〜６のいずれか１項記載の発振回路を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数が温度補償される発振回路に関する。さらに、本発明は、そのような発振回路を用いたマイクロコンピューター及び電子機器等に関する。
【背景技術】
【０００２】
マイクロコンピューター等の半導体装置には、ＣＰＵ（中央演算装置）や周辺回路にクロック信号を供給する発振回路が内蔵されている。一般に、発振回路の発振周波数は温度依存性を有しているので、温度センサーによって環境温度を検出することにより、検出された温度情報に応じて発振回路の発振周波数が温度補償される。
【０００３】
関連する技術として、特許文献１には、発振周波数が温度補償されるクロック発振回路を備える半導体装置が開示されている。このクロック発振回路は、電源電圧及び温度に対する出力電流の依存性を調整できる電流出力回路と、出力電流を受ける容量ノードに並列に接続される静電容量素子の数を変更することによってクロック信号の周波数が変更される周波数電圧変換回路と、クロック信号の周波数を設定する信号を生成して周波数電圧変換回路に出力するクロック設定部とを有する。例えば、４ビットの周波数調整制御信号に基づいて、スイッチが静電容量素子を選択することにより、周波数の切り替えを行う。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−７０２２４号公報（要約書、段落００３０、図１２）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年においては、温度情報がデジタル値として得られるので、発振回路の発振周波数を制御する制御信号もデジタル信号となっており、発振動作に使用される容量素子又は抵抗素子が制御信号によって切り替えられる。従って、温度変化に伴って発振回路の発振周波数が温度補償される際に、発振周波数は、連続値ではなく離散値で変化することになる。その結果、容量素子又は抵抗素子が切り替えられる前後の特性変化に起因して、ノイズ又はジッター等が増加する可能性がある。
【０００６】
そこで、上記の点に鑑み、本発明の第１の目的は、発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供することである。さらに、本発明の第２の目的は、そのような発振回路を用いたマイクロコンピューター及び電子機器等を提供することである。
【課題を解決するための手段】
【０００７】
以上の課題の少なくとも一部を解決するために、本発明の第１の観点に係る発振回路は、制御電流の大きさに従う発振周波数で発振動作を行う充放電型発振部と、制御電流を生成する制御電流生成部とを備え、制御電流生成部が、第１の温度特性を有する基準電圧を生成する基準電圧生成回路と、第１の補正情報に従って基準電圧の温度特性の傾斜を補正し、第２の温度特性を有する出力電圧を生成する温度特性傾斜補正回路と、温度特性傾斜補正回路の出力電圧を制御電流に変換すると共に、第２の補正情報に従って制御電流の大きさを補正する電圧電流変換回路とを含み、制御電流の温度特性によって充放電型発振部の発振周波数の温度依存性が抑制される。
【０００８】
本発明の第１の観点によれば、温度特性傾斜補正回路によって基準電圧の温度特性の傾斜を補正すると共に、電圧電流変換回路によって温度特性傾斜補正回路の出力電圧を適切な大きさの制御電流に変換して発振周波数を制御することにより、発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供することができる。また、特許文献１等に開示された従来の発振回路よりも回路規模が小さくなるので、製品コストの低減等が可能である。
【０００９】
ここで、基準電圧生成回路が、ベースがコレクターに接続されたバイポーラトランジスターを含み、バイポーラトランジスターのエミッターとベース及びコレクターとの間の電圧に基づいて基準電圧を生成するようにしても良い。それにより、バイポーラトランジスターで温度センサーを構成して、第１の温度特性を有する基準電圧を生成することができる。
【００１０】
また、温度特性傾斜補正回路が、定電圧を生成する定電圧生成回路と、定電圧を基準として基準電圧を増幅する差動増幅回路と、第１の補正情報に従って設定される抵抗値を有し、差動増幅回路の増幅率を設定する第１の抵抗とを含み、第１の抵抗の抵抗値に基づいて、基準電圧の温度特性の傾斜を補正するようにしても良い。それにより、基準電圧の温度特性の傾斜を所望の傾斜に補正することができる。
【００１１】
その場合に、所定の温度において基準電圧と定電圧とが等しくなるように発振回路が構成されても良い。それにより、所定の温度における差動増幅回路の出力電圧を変化させることなく、差動増幅回路の出力電圧の温度特性の傾斜を変化させることができる。
【００１２】
さらに、電圧電流変換回路が、カレントミラー回路を構成する第１のトランジスター及び第２のトランジスターと、温度特性傾斜補正回路の出力電圧に従って第１のトランジスターに電流を供給する第３のトランジスターと、第２の補正情報に従って設定される抵抗値を有し、第３のトランジスターの電圧電流変換率を設定する第２の抵抗とを含み、第２の抵抗の抵抗値に基づいて、第２のトランジスターから出力される制御電流の大きさを補正するようにしても良い。それにより、所定の温度における発振周波数を所望の周波数に設定することができる。
【００１３】
その場合に、第３のトランジスターが、トリプルウェル構造を用いて形成されており、一端が所定の電位の配線に接続された第２の抵抗の他端に接続されたソース及びバックゲートを有しても良い。このように、第３のトランジスターのバックゲートがソースに接続されることにより、バックゲートの電位が第３のトランジスターの特性に与える影響を低減して、電圧電流変換動作の精度を向上させることができる。
【００１４】
本発明の第２の観点に係るマイクロコンピューターは、上記いずれかの発振回路と、第１及び第２の補正情報を格納して発振回路に供給する格納部とを備える。格納部は、不揮発性メモリー又は複数のヒューズを含んでも良い。本発明の第２の観点によれば、個々の発振回路に対応する第１及び第２の補正情報を格納部に保存することによって、個々の発振回路の特性を向上させることができる。
【００１５】
本発明の第３の観点に係る電子機器は、上記いずれかの発振回路を備える。本発明の第３の観点によれば、温度変化に伴って発振周波数を連続的に温度補償してノイズ又はジッター等を低減させた発振回路によって生成される正確なクロック信号に同期して動作する電子機器を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係るマイクロコンピューターを示すブロック図。
【図２】図１に示す発振回路の構成例を示す回路図。
【図３】図２に示す充放電型発振部の構成例を示す回路図。
【図４】図２に示す制御電流生成部の構成例を示す回路図。
【図５】基準電圧生成回路によって生成される基準電圧の温度特性を示す図。
【図６】温度特性傾斜補正回路の出力電圧の温度特性を示す図。
【図７】電圧電流変換回路によって生成される制御電流の温度特性を示す図。
【図８】発振回路の温度特性が補正されてない状態における周波数誤差を示す図。
【図９】発振回路の温度特性が補正されている状態における周波数誤差を示す図。
【図１０】図４に示すトランジスターＱＮ３の構造を示す断面図。
【図１１】本発明の一実施形態に係る電子機器の構成例を示すブロック図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照符号を付して、重複する説明を省略する。
＜マイクロコンピューター＞
図１は、本発明の一実施形態に係るマイクロコンピューターの構成例を示すブロック図である。図１に示すように、このマイクロコンピューターは、本発明の一実施形態に係る発振回路１０と、ＣＰＵ２０と、不揮発性メモリー３０と、ＲＡＭ（ランダムアクセス・メモリー）４０と、周辺回路５０とを含んでいる。
【００１８】
発振回路１０は、発振動作を行うことにより、所定の周波数を有するクロック信号ＣＬＫを生成して、クロック信号ＣＬＫをＣＰＵ２０及び周辺回路５０に供給する。ＣＰＵ２０は、発振回路１０から供給されるクロック信号ＣＬＫに同期して動作し、プログラムに従って、各種の信号処理や制御処理を行う。不揮発性メモリー３０は、ＣＰＵ２０が各種の信号処理や制御処理を行うためのプログラムやデータ等を記憶している。
【００１９】
また、不揮発性メモリー３０は、発振回路１０の発振周波数を補正するために用いられる第１の補正情報及び第２の補正情報を含む補正データ（例えば、１６ビット）を格納して発振回路１０に供給する。なお、補正データを格納するために、不揮発性メモリー３０とは別個に、複数のヒューズが設けられても良い。ＲＡＭ４０は、ＣＰＵ２０の作業領域として用いられ、不揮発性メモリー３０から読み出されたプログラムやデータ、又は、ＣＰＵ２０がプログラムに従って実行した演算結果等を一時的に記憶する。
【００２０】
＜発振回路＞
図２は、図１に示す発振回路の構成例を示す回路図である。図２に示すように、発振回路１０は、充放電型発振部６０と、制御電流生成部７０とを含んでおり、高電位側の電源電位ＶＤＤと、低電位側の電源電位ＶＳＳ（本実施形態においては、接地電位０Ｖ）とが供給されて動作する。充放電型発振部６０は、制御電流Ｉｃｎｔの大きさに従う発振周波数で発振動作を行うことにより、発振信号Ｆｏｕｔを生成する。制御電流生成部７０は、充放電型発振部６０の発振周波数を制御するための制御電流Ｉｃｎｔを生成する。
【００２１】
＜充放電型発振部＞
図３は、図２に示す充放電型発振部の構成例を示す回路図である。図３に示すように、充放電型発振部６０は、ＰチャネルＭＯＳトランジスターＱＰ１及びＱＰ２と、ＮチャネルＭＯＳトランジスターＱＮ１及びＱＮ２と、キャパシターＣ１及びＣ２と、インバーター６１〜６６と、ＲＳフリップフロップ６７とを含んでいる。インバーター６５は、ＲＳフリップフロップ６７の出力端子Ｑから出力される出力信号を反転して発振信号Ｆｏｕｔを生成し、インバーター６６は、発振信号Ｆｏｕｔをさらに反転して反転発振信号Ｆｘを生成する。
【００２２】
充放電型発振部６０に供給される制御電流Ｉｃｎｔは、カレントミラー回路等によって、トランジスターＱＰ１のソース及びトランジスターＱＰ２のソースに供給される。トランジスターＱＰ１は、発振信号Ｆｏｕｔが印加されるゲートを有している。トランジスターＱＮ１は、トランジスターＱＰ１のドレインに接続されたドレインと、電源電位ＶＳＳの配線に接続されたソースと、発振信号Ｆｏｕｔが印加されるゲートとを有している。
【００２３】
キャパシターＣ１は、トランジスターＱＰ１のドレイン及びトランジスターＱＮ１のドレインに接続された一端と、電源電位ＶＳＳの配線に接続された他端とを有している。キャパシターＣ１の一端に生じる信号は、インバーター６１及び６２によってバッファーされて、ＲＳフリップフロップ６７のリセット端子Ｒにリセット信号として供給される。
【００２４】
トランジスターＱＰ２は、反転発振信号Ｆｘが印加されるゲートを有している。トランジスターＱＮ２は、トランジスターＱＰ２のドレインに接続されたドレインと、電源電位ＶＳＳの配線に接続されたソースと、反転発振信号Ｆｘが印加されるゲートとを有している。
【００２５】
キャパシターＣ２は、トランジスターＱＰ２のドレイン及びトランジスターＱＮ２のドレインに接続された一端と、電源電位ＶＳＳの配線に接続された他端とを有している。キャパシターＣ２の一端に生じる信号は、インバーター６３及び６４によってバッファーされて、ＲＳフリップフロップ６７のセット端子Ｓにセット信号として供給される。
【００２６】
ＲＳフリップフロップ６７は、リセット信号がローレベルであるときに、セット信号の立ち上がりに同期してセットされて出力信号をハイレベルに活性化し、セット信号がローレベルであるときに、リセット信号の立ち上がりに同期してリセットされて出力信号をローレベルに非活性化する。
【００２７】
ＲＳフリップフロップ６７がリセットされたときには、発振信号Ｆｏｕｔがハイレベルになり、反転発振信号Ｆｘがローレベルになる。従って、トランジスターＱＰ１がオフ状態となり、トランジスターＱＮ１がオン状態となるので、キャパシターＣ１に充電されていた電荷が放出されて、リセット信号がローレベルになる。
【００２８】
一方、トランジスターＱＰ２がオン状態となり、トランジスターＱＮ２がオフ状態となるので、制御電流ＩｃｎｔがキャパシターＣ２に流れてキャパシターＣ２が充電され、セット信号がハイレベルになる。それにより、ＲＳフリップフロップ６７がセットされて出力信号をハイレベルに活性化する。
【００２９】
ＲＳフリップフロップ６７がセットされたときには、発振信号Ｆｏｕｔがローレベルになり、反転発振信号Ｆｘがハイレベルになる。従って、トランジスターＱＰ２がオフ状態となり、トランジスターＱＮ２がオン状態となるので、キャパシターＣ２に充電されていた電荷が放出されて、セット信号がローレベルになる。
【００３０】
一方、トランジスターＱＰ１がオン状態となり、トランジスターＱＮ１がオフ状態となるので、制御電流ＩｃｎｔがキャパシターＣ１に流れてキャパシターＣ１が充電され、リセット信号がハイレベルになる。それにより、ＲＳフリップフロップ６７がリセットされて出力信号をローレベルに非活性化する。
【００３１】
このように、ＲＳフリップフロップ６７がセットとリセットとを繰り返すことにより、充放電型発振部６０が高精度な発振動作を行う。ＲＳフリップフロップ６７がセットとリセットとを繰り返す速度は、制御電流Ｉｃｎｔの大きさに略比例するので、制御電流Ｉｃｎｔの大きさによって充放電型発振部６０の発振周波数を制御することができる。
【００３２】
＜制御電流生成部＞
図４は、図２に示す制御電流生成部の構成例を示す回路図である。図４に示すように、制御電流生成部７０は、基準電圧生成回路７１と、温度特性傾斜補正回路７２と、電圧電流変換回路７３とを含んでいる。
【００３３】
＜基準電圧生成回路＞
基準電圧生成回路７１は、例えば、ＰＮＰバイポーラトランジスターＱＢ１と、差動増幅回路ＡＭＰ１とを含み、第１の温度特性を有する基準電圧Ｖ１を生成する。トランジスターＱＢ１は、定電流Ｉｒｅｆが供給されるエミッターと、電源電位ＶＳＳの配線に接続されたコレクター及びベースとを有している。トランジスターＱＢ１のベースがコレクターに接続されているので、トランジスターＱＢ１はダイオードと等価である。
【００３４】
差動増幅回路ＡＭＰ１は、トランジスターＱＢ１のエミッターに接続された非反転入力端子と、出力端子に接続された反転入力端子とを有しており、非反転入力端子に印加される電圧をバッファーして出力端子から出力するボルテージフォロワーとして動作する。従って、基準電圧生成回路７１は、トランジスターＱＢ１のエミッターとベース及びコレクターとの間の電圧に基づいて基準電圧Ｖ１を生成する。それにより、バイポーラトランジスターで温度センサーを構成して、第１の温度特性を有する基準電圧Ｖ１を生成することができる。
【００３５】
図５は、図４に示す基準電圧生成回路によって生成される基準電圧の温度特性を模式的に示す図である。図５において、横軸は、温度Ｔを表し、縦軸は、基準電圧生成回路７１によって生成される基準電圧Ｖ１を表している。図５に示す例においては、温度Ｔの上昇に伴って基準電圧Ｖ１が低下している。
【００３６】
定電流Ｉｒｅｆが極めて低い温度依存性を有する場合には、主にトランジスターＱＢ１の温度特性によって基準電圧Ｖ１の温度特性が定まるが、最終的に制御電流生成部７０から出力される制御電流Ｉｃｎｔの温度特性は調整可能であるので、定電流Ｉｒｅｆの温度依存性は所定の範囲内で許容される。
【００３７】
＜温度特性傾斜補正回路＞
温度特性傾斜補正回路７２は、例えば、定電圧生成回路７２ａと、差動増幅回路ＡＭＰ２と、抵抗Ｒ１及びＲ２とを含み、図１に示す補正データに含まれている第１の補正情報（例えば、６ビットのデータ）に従って基準電圧Ｖ１の温度特性の傾斜を補正し、第２の温度特性を有する出力電圧Ｖ２を生成する。
【００３８】
定電圧生成回路７２ａは、例えば、バンドギャップリファレンス回路等で構成され、定電圧Ｖｒｅｆを生成する。定電圧Ｖｒｅｆは、極めて低い温度依存性を有することが望ましいが、最終的に制御電流生成部７０から出力される制御電流Ｉｃｎｔの温度特性は調整可能であるので、定電圧Ｖｒｅｆの温度依存性は所定の範囲内で許容される。
【００３９】
差動増幅回路ＡＭＰ２は、定電圧Ｖｒｅｆが印加される非反転入力端子と、抵抗Ｒ１を介して基準電圧生成回路７１の出力端子に接続されると共に抵抗Ｒ２を介して差動増幅回路ＡＭＰ２の出力端子に接続された反転入力端子とを有しており、定電圧Ｖｒｅｆを基準として基準電圧Ｖ１を増幅することにより、出力端子から出力電圧Ｖ２を出力する。
【００４０】
ここで、抵抗Ｒ１及びＲ２の内の少なくとも１つ（図４においては、抵抗Ｒ２）は、第１の補正情報に従って設定される抵抗値を有し、差動増幅回路ＡＭＰ２の増幅率（クローズドループゲイン）を設定する可変抵抗（「第１の抵抗」ともいう）である。温度特性傾斜補正回路７２は、第１の抵抗の抵抗値に基づいて、基準電圧Ｖ１の温度特性の傾斜を補正する。それにより、基準電圧Ｖ１の温度特性の傾斜を所望の傾斜に補正することができる。
【００４１】
差動増幅回路ＡＭＰ２の出力電圧Ｖ２は、差動増幅回路ＡＭＰ２のオープンループゲインが十分大きいとして、次のように求められる。
Ｖ２−Ｖｒｅｆ＝−（Ｒ２／Ｒ１）（Ｖ１−Ｖｒｅｆ）
∴Ｖ２＝Ｖｒｅｆ−（Ｒ２／Ｒ１）（Ｖ１−Ｖｒｅｆ）  ・・・（１）
【００４２】
図６は、図４に示す温度特性傾斜補正回路の出力電圧の温度特性を模式的に示す図である。図６において、横軸は、温度Ｔを表し、縦軸は、温度特性傾斜補正回路７２の出力電圧Ｖ２を表している。図６に示す例においては、温度Ｔの上昇に伴って出力電圧Ｖ２が上昇している。
【００４３】
式（１）から、所定の温度（例えば、２５℃）において基準電圧Ｖ１と定電圧Ｖｒｅｆとが等しくなるように発振回路を構成することにより、所定の温度における差動増幅回路ＡＭＰ２の出力電圧Ｖ２を変化させることなく、差動増幅回路ＡＭＰ２の出力電圧Ｖ２の温度特性の傾斜を変化させることができる。
【００４４】
＜電圧電流変換回路＞
電圧電流変換回路７３は、例えば、差動増幅回路ＡＭＰ３と、ＰチャネルＭＯＳトランジスターＱＰ３及びＱＰ４と、ＮチャネルＭＯＳトランジスターＱＮ３と、抵抗Ｒ３とを含み、温度特性傾斜補正回路７２の出力電圧Ｖ２を制御電流Ｉｃｎｔに変換すると共に、図１に示す補正データに含まれている第２の補正情報（例えば、１０ビットのデータ）に従って制御電流Ｉｃｎｔの大きさを補正する。
【００４５】
差動増幅回路ＡＭＰ３は、温度特性傾斜補正回路７２の出力電圧Ｖ２が印加される非反転入力端子と、帰還電圧ＦＢが印加される反転入力端子とを有しており、出力端子から出力電圧Ｖ３を出力する。トランジスターＱＮ３は、差動増幅回路ＡＭＰ３の出力電圧Ｖ３が印加されるゲートと、抵抗Ｒ３を介して電源電位ＶＳＳの配線に接続されたソースとを有している。
【００４６】
トランジスターＱＰ３及びＱＰ４は、カレントミラー回路を構成する第１のトランジスター及び第２のトランジスターである。トランジスターＱＰ３は、電源電位ＶＤＤの配線に接続されたソースと、トランジスターＱＮ３のドレインに接続されたドレイン及びゲートとを有している。
【００４７】
トランジスターＱＰ４は、電源電位ＶＤＤの配線に接続されたソースと、トランジスターＱＰ３のドレイン及びゲートに接続されたゲートとを有している。トランジスターＱＰ４には、トランジスターＱＰ３に流れる電流に比例する電流が流れて、制御電流Ｉｃｎｔが生成される。
【００４８】
トランジスターＱＮ３は、温度特性傾斜補正回路７２の出力電圧Ｖ２に従ってトランジスターＱＰ３に電流を供給する第３のトランジスターである。トランジスターＱＮ３に電流が流れると、抵抗Ｒ３の一端に帰還電圧ＦＢが発生する。帰還電圧ＦＢは、差動増幅回路ＡＭＰ３の反転入力端子に印加されるので、非反転入力端子に印加される温度特性傾斜補正回路７２の出力電圧Ｖ２と略等しくなる。
【００４９】
従って、制御電流Ｉｃｎｔは、トランジスターＱＮ３に流れる電流Ｉ３を用いて、次式（２）で表される。
Ｉｃｎｔ＝αＩ３＝αＶ２／Ｒ３  ・・・（２）
ここで、αは、カレントミラー回路を構成するトランジスターＱＰ３及びＱＰ４のサイズの比によって定まる比例定数である。
【００５０】
また、抵抗Ｒ３は、第２の補正情報に従って設定される抵抗値を有し、トランジスターＱＮ３の電圧電流変換率を設定する可変抵抗（「第２の抵抗」ともいう）である。電圧電流変換回路７３は、第２の抵抗の抵抗値に基づいて、トランジスターＱＰ４から出力される制御電流Ｉｃｎｔの大きさを補正する。それにより、所定の温度における発振周波数を所望の周波数に設定することができる。
【００５１】
図７は、図４に示す電圧電流変換回路によって生成される制御電流の温度特性を模式的に示す図である。図７において、横軸は、温度Ｔを表し、縦軸は、電圧電流変換回路７３によって生成される制御電流Ｉｃｎｔを表している。図７に示す例においては、温度Ｔの上昇に伴って制御電流Ｉｃｎｔが上昇している。
【００５２】
＜発振周波数の調整＞
図４〜図７を参照すると、発振回路の発振周波数を調整するためには、まず、所定の温度（例えば、２５℃）における発振周波数が目標値に一致するように、電圧電流変換回路７３における抵抗Ｒ３の抵抗値を調整して制御電流Ｉｃｎｔの大きさを調整する（図７）。次に、高温（例えば、８５℃）又は低温において周波数誤差が小さくなるように、温度特性傾斜補正回路７２における抵抗Ｒ２（又は、Ｒ１）の抵抗値を調整して出力電圧Ｖ２の温度特性を調整する（図６）。
【００５３】
それらの抵抗値が決定されたら、抵抗値を設定するための設定情報が、図１に示す不揮発性メモリー３０（又は、ヒューズ）に補正データとして格納され、発振回路の起動時に自動的に読み出されて使用される。このように、個々の発振回路に対応する補正データ（第１及び第２の補正情報）を格納部に保存することによって、個々の発振回路の特性を向上させることができる。
【００５４】
図８は、発振回路の温度特性が補正されてない状態における周波数誤差の例を示す図であり、図９は、発振回路の温度特性が補正されている状態における周波数誤差の例を示す図である。図８及び図９において、横軸は、発振回路周辺の環境温度Ｔａ［℃］を表しており、縦軸は、周波数誤差［％］の測定値を表している。
【００５５】
発振回路の温度特性が補正されてない状態においては、図２に示す充放電型発振部６０に供給される制御電流Ｉｃｎｔが温度によらずに一定とされる。その場合には、図８に示すように、充放電型発振部６０が、環境温度Ｔａの上昇に伴って発振周波数が低下する温度依存性を有している。一方、図２に示す制御電流生成部７０によって制御電流Ｉｃｎｔに適切な温度特性を与える場合には、図９に示すように、制御電流Ｉｃｎｔの温度特性によって充放電型発振部６０の発振周波数の温度依存性が抑制される。
【００５６】
また、発振回路の温度特性が補正されてない状態において、図２に示す充放電型発振部６０が、環境温度Ｔａの上昇に伴って発振周波数が上昇する温度依存性を有する場合もある。そのような場合には、図４に示す基準電圧生成回路７１において、ＰＮＰバイポーラトランジスターの替りにＮＰＮバイポーラトランジスターを用いても良い。その際には、ＮＰＮバイポーラトランジスターが電源電位ＶＤＤ側に接続される。
【００５７】
また、ＰＮＰバイポーラトランジスターとＮＰＮバイポーラトランジスターとの両方を基準電圧生成回路７１に搭載して、それらを切り替えて使用しても良い。あるいは、図４に示す温度特性傾斜補正回路７２において、反転増幅回路を追加したり、又は、差動増幅回路ＡＭＰ２が非反転増幅動作を行うようにしても良い。
【００５８】
本実施形態によれば、温度特性傾斜補正回路７２によって基準電圧Ｖ１の温度特性の傾斜を補正すると共に、電圧電流変換回路７３によって温度特性傾斜補正回路７２の出力電圧Ｖ２を適切な大きさの制御電流Ｉｃｎｔに変換して発振周波数を制御することにより、発振動作に使用される容量素子又は抵抗素子を切り替えることなく、温度変化に伴って発振周波数を連続的に温度補償して、ノイズ又はジッター等を低減させた発振回路を提供することができる。また、特許文献１等に開示された従来の発振回路よりも回路規模が小さくなるので、製品コストの低減等が可能である。
【００５９】
＜トリプルウェル構造＞
図１０は、図４に示すトランジスターＱＮ３の構造を示す断面図である。本実施形態においては、トランジスターＱＮ３がトリプルウェル構造を用いて形成されている。図１０に示すように、Ｐ型の半導体基板８０内に、ディープＮウェル８１と、Ｐ型のコンタクト領域９１とが設けられている。また、ディープＮウェル８１内に、Ｐウェル８２と、Ｎ型のコンタクト領域９２とが設けられている。半導体基板８０には、Ｐ型のコンタクト領域９１を介して電源電位ＶＳＳが供給され、ディープＮウェル８１には、Ｎ型のコンタクト領域９２を介して電源電位ＶＤＤが供給される。
【００６０】
さらに、Ｐウェル８２内に、トランジスターＱＮ３のドレイン及びソースをそれぞれ構成するＮ型の不純物領域９３及び９４と、Ｐ型のコンタクト領域９５とが設けられている。Ｐウェル８２は、トランジスターＱＮ３のバックゲートに相当する。Ｐウェル８２上には、ゲート絶縁膜を介して、トランジスターＱＮ３のゲート電極９６が配置されている。
【００６１】
従って、トランジスターＱＮ３は、差動増幅回路ＡＭＰ３の出力電圧Ｖ３が印加されるゲート電極９６と、一端が所定の電位（本実施形態においては、電源電位ＶＳＳ）の配線に接続された抵抗Ｒ３の他端に接続されたソース及びバックゲートとを有している。このように、トランジスターＱＮ３のバックゲートがソースに接続されることにより、バックゲートの電位がトランジスターＱＮ３の特性に与える影響を低減して、電圧電流変換動作の精度を向上させることができる。
【００６２】
＜電子機器＞
次に、本発明の一実施形態に係る発振回路を用いた電子機器について説明する。
図１１は、本発明の一実施形態に係る電子機器の構成例を示すブロック図である。この電子機器は、本発明の一実施形態に係る発振回路１０と、ＣＰＵ２０と、不揮発性メモリー３０と、ＲＡＭ４０と、操作部１１０と、通信部１２０と、音声出力部１３０と、表示部１４０とを含んでいる。なお、図１１に示す構成要素の一部を省略又は変更しても良いし、あるいは、図１１に示す構成要素に他の構成要素を付加しても良い。
【００６３】
発振回路１０、ＣＰＵ２０、不揮発性メモリー３０、及び、ＲＡＭ４０については、図１を参照しながら説明したのと同様である。発振回路１０によって生成されるクロック信号ＣＬＫは、ＣＰＵ２０等を介して、電子機器の各部に供給される。また、ＣＰＵ２０は、操作部１１０から供給される操作信号に応じて各種の信号処理を行ったり、外部との間でデータ通信を行うために通信部１２０を制御する。あるいは、ＣＰＵ２０は、音声出力部１３０に各種の音声を出力させるための音声信号を生成したり、表示部１４０に各種の画像を表示させるための画像信号を生成する。
【００６４】
操作部１１０は、例えば、操作キーやボタンスイッチ等を含む入力装置であり、ユーザーによる操作に応じた操作信号をＣＰＵ２０に出力する。通信部１２０は、例えば、アナログ回路及びデジタル回路で構成され、ＣＰＵ２０と外部装置との間のデータ通信を行う。音声出力部１３０は、例えば、音声回路及びスピーカー等を含み、ＣＰＵ２０から供給される音声信号に基づいて音声を出力する。また、表示部１４０は、例えば、表示ドライバー回路及びＬＣＤ（液晶表示装置）等を含み、ＣＰＵ２０から供給される画像信号に基づいて各種の情報を表示する。
【００６５】
上記の電子機器としては、例えば、携帯電話機等の移動端末、スマートカード、電卓、電子辞書、電子ゲーム機器、デジタルスチルカメラ、デジタルムービー、テレビ、テレビ電話、防犯用テレビモニター、ヘッドマウント・ディスプレイ、パーソナルコンピューター、プリンター、ネットワーク機器、カーナビゲーション装置、測定機器、及び、医療機器（例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、及び、電子内視鏡）等が該当する。
【００６６】
本実施形態によれば、温度変化に伴って発振周波数を連続的に温度補償してノイズ又はジッター等を低減させた発振回路１０によって生成される正確なクロック信号に同期して動作する電子機器を提供することができる。
【００６７】
本発明は、以上説明した実施形態に限定されるものではなく、当該技術分野において通常の知識を有する者によって、本発明の技術的思想内で多くの変形が可能である。
【符号の説明】
【００６８】
１０…発振回路、２０…ＣＰＵ、３０…不揮発性メモリー、４０…ＲＡＭ、５０…周辺回路、６０…充放電型発振部、６１〜６６…インバーター、６７…ＲＳフリップフロップ、７０…制御電流生成部、７１…基準電圧生成回路、７２…温度特性傾斜補正回路、７２ａ…定電圧生成回路、７３…電圧電流変換回路、８０…半導体基板、８１…ディープＮウェル、８２…Ｐウェル、９１、９５…Ｐ型のコンタクト領域、９２…Ｎ型のコンタクト領域、９３、９４…Ｎ型の不純物領域、９６…ゲート電極、１１０…操作部、１２０…通信部、１３０…音声出力部、１４０…表示部、ＱＰ１〜ＱＰ４…ＰチャネルＭＯＳトランジスター、ＱＮ１〜ＱＮ３…ＮチャネルＭＯＳトランジスター、ＱＢ１…ＰＮＰバイポーラトランジスター、Ｃ１、Ｃ２…キャパシター、Ｒ１〜Ｒ３…抵抗、ＡＭＰ１〜ＡＭＰ３…差動増幅回路
【図１】
2019118006.tif 000003
【図２】
2019118006.tif 000004
【図３】
2019118006.tif 000005
【図４】
2019118006.tif 000006
【図５】
2019118006.tif 000007
【図６】
2019118006.tif 000008
【図７】
2019118006.tif 000009
【図８】
2019118006.tif 000010
【図９】
2019118006.tif 000011
【図１０】
2019118006.tif 000012
【図１１】
2019118006.tif 000013