(57)【要約】【課題】接続信頼性を向上することができる配線基板、半導体パッケージ及び配線基板の製造方法を提供する。【解決手段】配線基板１００は、配線基板１００の一方の面に設けられた第１の接続端子２１０及び第２の接続端子２２０を有する。第１の接続端子２１０は、第１の直径を有し、表面が平坦又は凸状の第１の柱状電極２１１と、第１の柱状電極２１１上の第１のバンプ２１２と、を有する。第２の接続端子２２０は、第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極２２１と、第２の柱状電極２２１上の第２のバンプ２２２と、を有する。第１のバンプ２１２及び第２のバンプ２２２の融点は、第１の柱状電極２１１及び第２の柱状電極２２１の融点よりも低い。【選択図】図３
2019186243.tif 000002
【特許請求の範囲】
【請求項１】
配線基板の一方の面に設けられた第１の接続端子及び第２の接続端子、
を有し、
前記第１の接続端子は、
第１の直径を有し、表面が平坦又は凸状の第１の柱状電極と、
前記第１の柱状電極上の第１のバンプと、
を有し、
前記第２の接続端子は、
前記第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極と、
前記第２の柱状電極上の第２のバンプと、
を有し、
前記第１のバンプ及び前記第２のバンプの融点は、前記第１の柱状電極及び前記第２の柱状電極の融点よりも低いことを特徴とする配線基板。
【請求項２】
前記第１の柱状電極及び前記第２の柱状電極は、銅若しくはニッケル又はこれらの両方を含み、
前記第１のバンプ及び前記第２のバンプは、錫又ははんだを含むことを特徴とする請求項１に記載の配線基板。
【請求項３】
請求項１又は２に記載の配線基板と、
前記配線基板に実装された半導体チップと、
を有し、
前記半導体チップは、
前記第１の接続端子に接続された第３の接続端子と、
前記第２の接続端子に接続された第４の接続端子と、
を有することを特徴とする半導体パッケージ。
【請求項４】
配線基板の一方の面に、電解めっき法により、第１の直径を有し、表面が平坦又は凸状の第１の柱状電極と、前記第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極と、を形成する工程と、
電解めっき法により、前記第１の柱状電極上の第１のバンプと、前記第２の柱状電極上の第２のバンプと、を形成する工程と、
を有し、
前記第１のバンプ及び前記第２のバンプの融点は、前記第１の柱状電極及び前記第２の柱状電極の融点よりも低く、
前記第１のバンプ及び前記第２のバンプの形成後に、前記第１のバンプ及び前記第２のバンプの融点以上、前記第１の柱状電極及び前記第２の柱状電極の融点未満の温度でリフローを行う工程を有することを特徴とする配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板、半導体パッケージ及び配線基板の製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップの接続端子の多端子化に伴い、直径が異なる複数の接続端子を有する半導体チップが用いられている。このような半導体チップに対応するため、半導体チップを搭載する半導体パッケージに用いられる配線基板にも、直径が異なる複数の接続端子を設けることが求められている。一般に、配線基板の接続端子には、銅（Ｃｕ）等のポスト及びその上のバンプが含まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１０３８７８号公報
【特許文献２】特開２０１７−１５２６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、直径が異なる接続端子を含む半導体パッケージでは、配線基板と半導体チップとの間で接続不良が生じることがある。例えば、直径が大きな接続端子（以下、大径端子ということがある）に関し、２つの大径端子間でバンプ同士の短絡が生じることがある。また、直径が小さな接続端子（以下、小径端子ということがある）に関し、小径端子と半導体チップの接続端子とが接触できず、断線が生じることがある。このような短絡及び断線は、直径が異なる接続端子を含む半導体パッケージの接続信頼性の低下につながる。
【０００５】
本発明は、接続信頼性を向上することができる配線基板、半導体パッケージ及び配線基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
配線基板の一態様は、配線基板の一方の面に設けられた第１の接続端子及び第２の接続端子を有する。前記第１の接続端子は、第１の直径を有し、表面が平坦又は凸状の第１の柱状電極と、前記第１の柱状電極上の第１のバンプと、を有する。前記第２の接続端子は、前記第１の直径よりも大きな第２の直径を有し、表面が凹状の第２の柱状電極と、前記第２の柱状電極上の第２のバンプと、を有する。前記第１のバンプ及び前記第２のバンプの融点は、前記第１の柱状電極及び前記第２の柱状電極の融点よりも低い。
【発明の効果】
【０００７】
開示の技術によれば、接続信頼性を向上することができる。
【図面の簡単な説明】
【０００８】
【図１】半導体パッケージに含まれる接続端子の例を示す断面図である。
【図２】半導体パッケージに含まれる接続端子の他の例を示す断面図である。
【図３】第１の実施形態に係る配線基板の構造を示す断面図である。
【図４】第１の実施形態に係る配線基板の製造方法を示す断面図（その１）である。
【図５】第１の実施形態に係る配線基板の製造方法を示す断面図（その２）である。
【図６】第１の実施形態に係る配線基板の製造方法を示す断面図（その３）である。
【図７】第１の実施形態に含まれる接続端子の形成方法を示す断面図（その１）である。
【図８】第１の実施形態に含まれる接続端子の形成方法を示す断面図（その２）である。
【図９】第１の実施形態に含まれる接続端子の形成方法を示す断面図（その３）である。
【図１０】第２の実施形態に係る半導体パッケージを示す断面図である。
【発明を実施するための形態】
【０００９】
本発明者らは、従来の半導体パッケージにおいて短絡及び断線が生じる原因を究明すべく鋭意検討を行った。そして、本発明者らによる詳細な解析の結果、小径端子と大径端子との間で、ポストの高さを揃えているにも拘わらず、小径端子が大径端子よりも低くなっていることが明らかになった。ここで、この新たな知見について説明する。
【００１０】
図１は、半導体パッケージに含まれる接続端子の例を示す断面図である。図１（ａ）及び（ｂ）に示すように、これらの例では、ソルダレジスト層９００に小径端子用のビアホール９１５及び大径端子用のビアホール９２５が形成されている。ビアホール９２５の直径はビアホール９１５の直径よりも大きい。そして、ビアホール９１５内にポスト９１１が形成され、ビアホール９２５内にポスト９１１よりも直径が大きいポスト９２１が形成されている。また、ポスト９１１上にバンプ９１２が形成され、ポスト９２１上にバンプ９２２が形成されている。ポスト９１１及びバンプ９１２が小径端子９１０に含まれ、ポスト９２１及びバンプ９２２が大径端子９２０に含まれる。例えば、ポスト９１１及び９２１は電解銅めっき法により形成され、バンプ９１２及びバンプ９２２は電解錫めっき法により形成される。これらの形成後にバンプ９１２及びバンプ９２２のリフローが行われて小径端子９１０及び大径端子９２０が形成される。
【００１１】
図１（ａ）に示す例では、ポスト９１１及び９２１の表面が平坦であり、これらの高さが揃っている。表面が平坦なポスト９１１及び９２１の高さを揃えた場合、リフローにより、バンプ９２２の中央の厚さがバンプ９１２の中央の厚さよりも大きくなり、大径端子９２０が小径端子９１０よりも高くなる。
【００１２】
また、図１（ｂ）に示す例のように、ポスト９１１の表面が平坦になり、ポスト９２１の表面が凸状になることがある。この場合も、リフローにより、バンプ９２２の中央の厚さがバンプ９１２の中央の厚さよりも大きくなり、大径端子９２０が小径端子９１０よりも高くなる。
【００１３】
また、図１（ｂ）に示す例における頂部の高さの差ｄ２は、図１（ａ）に示す例における頂部の高さの差ｄ１だけよりも大きく、大径端子９２０と小径端子９１０との高さの相違がより顕著となる。
【００１４】
そして、小径端子９１０と大径端子９２０との間に高さの相違がある配線基板に半導体チップがフリップチップ実装されると、大径端子９２０が半導体チップの接続端子に接触する一方で、小径端子９１０が半導体チップの接続端子に接触できず、断線が生じることがある。また、大径端子９２０に含まれるバンプ９２２がリフロー時に過剰になって横方向に漏れ出し、バンプ９２２間で短絡が生じることがある。
【００１５】
図１に例示していないが、大径端子９２０だけでなく小径端子９１０の表面が凸状になることがある。この場合も、大径端子９２０が小径端子９１０よりも高くなり、断線及び短絡が生じるおそれがある。
【００１６】
これらの現象はこれまで解明されておらず、その対策もとられていない。このような状況下で本発明者らが更に鋭意検討を行った結果、図２に示すように、大径端子９２０に含まれるポスト９２１の表面を凹状にすることで、リフロー後において小径端子９１０及び大径端子９２０の高さがほぼ揃い、上記のような断線及び短絡を抑制し、接続信頼性を向上できることが明らかになった。
【００１７】
本発明者らは、これらの新たな知見に基づいて、以下のような実施形態に想到した。以下、実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【００１８】
（第１の実施形態）
第１の実施形態について説明する。第１の実施形態は配線基板に関する。
【００１９】
［配線基板の構造］
先ず、配線基板の構造について説明する。図３は、第１の実施形態に係る配線基板の構造を示す断面図である。
【００２０】
図３に示すように、第１の実施形態に係る配線基板１００は、支持体としてコア配線基板１０１を含む。コア配線基板１０１はガラスエポキシ樹脂や、ビスマレイミドトリアジン樹脂等の絶縁材料から形成されるコア基板１０２を含む。コア基板１０２の両面に銅等からなる第１の配線層１０４が形成されている。コア基板１０２には厚さ方向に貫通するスルーホール１０３Ａが形成されており、スルーホール１０３Ａ内に貫通導体１０３が設けられている。コア基板１０２の両側の第１の配線層１０４は貫通導体１０３を介して相互に接続されている。スルーホール１０３Ａの側壁にスルーホールめっき層が形成され、スルーホール１０３Ａの残りの孔には樹脂体が充填されていてもよい。この場合、コア基板１０２の両側の第１の配線層１０４はスルーホールめっき層を介して相互に接続される。
【００２１】
コア基板１０２の両側に第１の絶縁層１０５が形成されている。第１の絶縁層１０５には、第１の配線層１０４の接続部に到達するビアホール１０６が形成されており、第１の絶縁層１０５上に、ビアホール１０６内のビア導体を介して第１の配線層１０４に接続される第２の配線層１０７が形成されている。更に、コア基板１０２の両側において、第１の絶縁層１０５上に第２の絶縁層１０８が形成されている。第２の絶縁層１０８には、第２の配線層１０７の接続部に到達するビアホール１０９が形成されており、第２の絶縁層１０８上に、ビアホール１０９内のビア導体を介して第２の配線層１０７に接続される第３の配線層１１０が形成されている。
【００２２】
コア基板１０２の両側において、第２の絶縁層１０８上にソルダレジスト層２００が形成されている。コア基板１０２の半導体チップと接続される側のソルダレジスト層２００に第３の配線層１１０の接続部に達する第１のビアホール２１５及び第２のビアホール２２５が形成されている。第２のビアホール２２５の直径は第１のビアホール２１５の直径よりも大きい。例えば、第１のビアホール２１５及び第２のビアホール２２５の深さは１５μｍ〜２５μｍである。また、第１のビアホール２１５の最下部の直径は１０μｍ〜１５μｍ、最上部の直径は２２μｍ〜２７μｍであり、第２のビアホール２２５の最下部の直径は４０μｍ〜５０μｍ、最上部の直径は５５μｍ〜６０μｍである。コア基板１０２の反対側のソルダレジスト層２００には第３の配線層１１０の接続部に達する開口部２３５が形成されている。
【００２３】
コア基板１０２の半導体チップと接続される側において、第３の配線層１１０の接続部上に、第１のビアホール２１５を通じてソルダレジスト層２００の上方まで突出する第１の接続端子２１０、及び第２のビアホール２２５を通じてソルダレジスト層２００の上方まで突出する第２の接続端子２２０が形成されている。第１の接続端子２１０は第１のポスト２１１及び第１のバンプ２１２を含み、第２の接続端子２２０は第２のポスト２２１及び第２のバンプ２２２を含む。第１のポスト２１１の表面は曲面状の凸状であり、第２のポスト２２１の表面は曲面状の凹状である。第１の接続端子２１０及び第２の接続端子２２０の頂部のソルダレジスト層２００の表面を基準とする高さは、例えば１５μｍ〜２５μｍであり、互いに同等である。第１のポスト２１１は第１の柱状電極の一例であり、第２のポスト２２１は第２の柱状電極の一例である。
【００２４】
第１のバンプ２１２及び第２のバンプ２２２の融点は第１のポスト２１１及び第２のポスト２２１の融点よりも低く、例えば、第１のポスト２１１及び第２のポストは銅（Ｃｕ）若しくはニッケル（Ｎｉ）又はこれらの両方を含み、第１のバンプ２１２及び第２のバンプ２２２は錫（Ｓｎ）又ははんだを含む。例えば、第１のポスト２１１及び第２のポストは電解めっき法により形成された銅めっき膜を有し、その上にニッケルめっき膜が形成されていてもよい。はんだとしては、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。
【００２５】
このように、本実施形態においては、第１のポスト２１１の表面が凸状であるのに対し、第２のポスト２２１の表面が凹状であり、第１の接続端子２１０及び第２の接続端子２２０の頂部の高さが互いに同等である。このため、半導体チップのフリップチップ実装の際に、小径端子である第１の接続端子２１０は半導体チップの接続端子に確実に電気的に接続され、大径端子である第２の接続端子２２０に関しては、第２のバンプ２２２の漏れ出しが防止される。従って、本実施形態によれば接続信頼性を向上することができる。
【００２６】
なお、第１の接続端子２１０及び第２の接続端子２２０の高さが互いに完全に一致している必要はなく、フリップチップ実装の際のリフローにおいて第１のバンプ２１２及び第２のバンプ２２２が溶融するため、高さに多少のずれがあっても従来の半導体パッケージで生じるような短絡及び断線を抑制することができる。また、第１のポスト２１１の表面が平坦であっても、同様の効果を得ることができる。
【００２７】
その一方、小径ポストの表面が凹状で、大径ポストの表面が平坦又は凹状である場合、リフロー時に、小径ポスト上のバンプの突出量が抑制されると共に、大径ポスト上のバンプがより一層突出することになる。このため、小径ポストを含む小径の接続端子が、大径ポストを含む大径の接続端子より著しく低くなり、これらの間の高さの相違が大きくなる。従って、このような配線基板に半導体チップが実装されると、断線や短絡がより一層生じやすくなり、半導体パッケージの信頼性が低下してしまう。
【００２８】
なお、第１の接続端子２１０及び第２の接続端子２２０のピッチが均等である必要はなく、例えば、第１の接続端子２１０同士のピッチが第２の接続端子２２０同士のピッチより狭くてもよい。
【００２９】
［配線基板の製造方法］
次に、配線基板の製造方法について説明する。図４〜図６は、第１の実施形態に係る配線基板の製造方法を示す断面図である。
【００３０】
先ず、図４（ａ）に示すように、支持体としてコア配線基板１０１を準備する。コア配線基板１０１はコア基板１０２及び第１の配線層１０４を備えている。コア基板１０２には厚さ方向に貫通するスルーホール１０３Ａが形成されており、スルーホール１０３Ａ内に貫通導体１０３が設けられている。例えば、スルーホール１０３Ａはドリルやレーザを用いた加工等により形成することができ、貫通導体１０３及び第１の配線層１０４はめっき法及びフォトリソグラフィ等により形成することができる。なお、コア配線基板１０１としては、配線基板１００が複数個取れる大判の基板が使用される。つまり、コア配線基板１０１は、配線基板１００に対応する構造体が形成される複数の領域を有している。
【００３１】
次いで、図４（ｂ）に示すように、コア基板１０２の両側に未硬化の樹脂フィルムを貼付し、加熱処理して硬化させることにより、第１の絶縁層１０５を形成する。第１の絶縁層１０５は、エポキシ樹脂又はポリイミド樹脂等の絶縁樹脂から形成される。液状樹脂を塗布することにより、第１の絶縁層１０５を形成してもよい。その後、コア基板１０２の両側の第１の絶縁層１０５をレーザで加工することにより、第１の配線層１０４の接続部に到達するビアホール１０６を第１の絶縁層１０５に形成する。
【００３２】
続いて、図５（ａ）に示すように、コア基板１０２の両側において、ビアホール１０６内のビア導体を介して第１の配線層１０４に接続される第２の配線層１０７を第１の絶縁層１０５上に形成する。
【００３３】
第２の配線層１０７はセミアディティブ法によって形成することができる。ここで、第２の配線層１０７の形成方法について詳しく説明する。先ず、第１の絶縁層１０５上及びビアホール１０６の内面に無電解めっき法又はスパッタ法により、銅等からなるシード層（不図示）を形成する。次いで、第２の配線層１０７を形成する部分に開口部が設けられためっきレジスト層（不図示）を形成する。続いて、シード層をめっき給電経路に利用する電解めっき法により、めっきレジスト層の開口部に銅等からなる金属めっき層を形成する。その後、めっきレジスト層を除去する。次いで、金属めっき層をマスクにしてシード層をウェットエッチングにより除去する。このようにして、シード層及び金属めっき層を含む第２の配線層１０７を形成することができる。
【００３４】
第２の配線層１０７の形成後、図５（ｂ）に示すように、コア基板１０２の両側において、第１の絶縁層１０５上に、第２の配線層１０７の接続部上にビアホール１０９が設けられた第２の絶縁層１０８を形成する。第２の絶縁層１０８は、第１の絶縁層１０５と同様の方法で形成することができる。
【００３５】
更に、同じく図５（ｂ）に示すように、コア基板１０２の両側において、ビアホール１０９内のビア導体を介して第２の配線層１０７に接続される第３の配線層１１０を第２の絶縁層１０８上に形成する。第３の配線層１１０は、第２の配線層１０７と同様の方法で形成することができる。
【００３６】
次いで、図６（ａ）に示すように、コア基板１０２の両側において、第２の絶縁層１０８上にソルダレジスト層２００を形成する。その後、コア基板１０２の半導体チップと接続される側のソルダレジスト層２００に第３の配線層１１０の接続部に達する第１のビアホール２１５及び第２のビアホール２２５を形成する。第２のビアホール２２５の直径は第１のビアホール２１５の直径よりも大きくする。また、コア基板１０２の反対側のソルダレジスト層２００に第３の配線層１１０の接続部に達する開口部２３５を形成する。
【００３７】
ソルダレジスト層２００は、感光性のエポキシ樹脂又はアクリル樹脂等の絶縁樹脂から形成される。樹脂フィルムの貼り付け又は液状樹脂の塗布により、ソルダレジスト層２００を形成してもよい。第１のビアホール２１５、第２のビアホール２２５及び開口部２３５は、露光及び現像により形成することができる。ソルダレジスト層２００に非感光性のエポキシ樹脂又はポリイミド樹脂等の絶縁樹脂を用いてもよい。この場合、第１のビアホール２１５、第２のビアホール２２５及び開口部２３５は、レーザ加工又はブラスト処理により形成することができる。
【００３８】
続いて、図６（ｂ）に示すように、コア基板１０２の半導体チップと接続される側において、第３の配線層１１０の接続部上に、第１のビアホール２１５を通じてソルダレジスト層２００の上方まで突出する第１の接続端子２１０、及び第２のビアホール２２５を通じてソルダレジスト層２００の上方まで突出する第２の接続端子２２０を形成する。第１の接続端子２１０は第１のポスト２１１及び第１のバンプ２１２を含み、第２の接続端子２２０は第２のポスト２２１及び第２のバンプ２２２を含む。
【００３９】
次いで、図６（ｂ）に示す構造体を切断線ＣＬに沿ってスライサー等により切断する。これにより、配線基板１００に対応する構造体が個片化され、大判のコア配線基板１０１から第１の実施形態に係る配線基板１００が複数得られる。このようにして、図３に示す第１の実施形態に係る配線基板１００を製造することができる。
【００４０】
ここで、第１の接続端子２１０及び第２の接続端子２２０の形成方法について詳しく説明する。図７〜図９は、第１の接続端子２１０及び第２の接続端子２２０の形成方法を示す断面図である。
【００４１】
図７（ａ）に示すように、第１のビアホール２１５及び第２のビアホール２２５を形成した後、図７（ｂ）に示すように、シード層２０１を形成する。シード層２０１は無電解銅めっき法により形成することができ、例えば、その厚さは０．３μｍ〜０．８μｍとする。
【００４２】
次いで、図７（ｃ）に示すように、第１の接続端子２１０を形成する部分に第１の開口部２１６が設けられ、第２の接続端子２２０を形成する部分に第２の開口部２２６が設けられためっきレジスト層２０２をシード層２０１上に形成する。第１の開口部２１６及び第２の開口部２２６はフォトリソグラフィにより形成することができる。例えば、めっきレジスト層２０２の厚さは２５μｍ〜３５μｍとし、第１の開口部２１６の直径は４０μｍ〜４５μｍ、第２の開口部２２６の直径は８０μｍ〜８５μｍとする。
【００４３】
その後、図８（ａ）に示すように、第１のビアホール２１５及び第１の開口部２１６内に第１のポスト２１１を形成し、第２のビアホール２２５及び第２の開口部２２６内に第２のポスト２２１を形成する。第１のポスト２１１及び第２のポスト２２１は電解めっき法により形成することができる。
【００４４】
電解めっき法により開口部内に銅めっき膜等のめっき膜を形成する場合、初期段階ではめっき膜の表面が凹状であり、徐々に平坦になり、その後に凸状になる。このような形状変化は開口部の直径及びめっき液の埋め込み性等に依存しており、特に埋め込み性が低いめっき液を用いた場合、めっき膜の表面が平坦又は凸状になるまでの時間が、開口部の直径に依存しやすい。本実施形態では、めっき液のこのような性質を利用して、第２のポスト２２１の表面が凹状、かつ第１のポスト２１１の表面が凸状の状態で成膜を停止する。この結果、図８（ａ）に示すように、表面が凸状の第１のポスト２１１及び表面が凹状の第２のポスト２２１が得られる。なお、第２のポスト２２１の表面が凹状、かつ第１のポスト２１１の表面が平坦な状態で成膜を停止してもよい。第１のポスト２１１及び第２のポスト２２１を、例えば銅めっき膜及びニッケルめっき膜の積層構造にしてもよい。
【００４５】
続いて、図８（ｂ）に示すように、第１のポスト２１１上に第１のバンプ２１２を形成し、第２のポスト２２１上に第２のバンプ２２２を形成する。第１のバンプ２１２及び第２のバンプ２２２は電解めっき法により形成することができる。第１のバンプ２１２及び第２のバンプ２２２は、それぞれ第１のポスト２１１及び第２のポスト２２１の表面に倣うように形成される。従って、第１のバンプ２１２の表面は凸状又は平坦であり、第２のバンプ２２２の表面は凹状である。第１のバンプ２１２及び第２のバンプ２２２としては、例えば電解めっき法により錫バンプを形成する。
【００４６】
次いで、図８（ｃ）に示すように、めっきレジスト層２０２を除去する。
【００４７】
その後、図９（ａ）に示すように、第１のバンプ２１２、第２のバンプ２２２、第１のポスト２１１及び第２のポスト２２１をマスクにしてシード層２０１をウェットエッチングにより除去する。
【００４８】
続いて、第１のバンプ２１２及び第２のバンプ２２２の融点以上、第１のポスト２１１及び第２のポスト２２１の融点未満の温度でリフローを行う。この結果、図９（ｂ）に示すように、第１のバンプ２１２及び第２のバンプ２２２の形状が、エネルギー的により安定な形状に変化し、特に、凹状であった第２のバンプ２２２の表面が凸状になる。このようにして、第１の接続端子２１０及び第２の接続端子２２０を形成することができる。また、このような方法で形成される第１の接続端子２１０及び第２の接続端子２２０の頂部のソルダレジスト層２００の表面を基準とする高さは互いに同等になり、例えば１５μｍ〜２５μｍとなる。
【００４９】
このような製造方法によれば、第１の接続端子２１０又は第２の接続端子２２０を形成するために独立の工程を要せずに、互いに頂部の高さが同等の第１の接続端子２１０及び第２の接続端子２２０を備えた配線基板１００を製造することができる。
【００５０】
なお、図３及び図６（ｂ）ではシード層２０１を省略してある。
【００５１】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は半導体パッケージに関する。図１０は、第２の実施形態に係る半導体パッケージ５００を示す断面図である。
【００５２】
図１０に示すように、第２の実施形態に係る半導体パッケージ５００は、第１の実施形態に係る配線基板１００、半導体チップ３００、第３のバンプ３１２及び第４のバンプ３２２、アンダーフィル樹脂３３０並びに外部接続端子３３１を有する。
【００５３】
半導体チップ３００は、第３のバンプ３１２を介して第１の接続端子２１０に接続される第３の接続端子３１１、及び第４のバンプ３２２を介して第２の接続端子２２０に接続される第４の接続端子３２１を含む。第３の接続端子３１１及び第４の接続端子３２１は、例えば電極パッドであり、第４の接続端子３２１の直径は第３の接続端子３１１の直径よりも大きい。第３のバンプ３１２及び第４のバンプ３２２には、例えば、はんだボールが用いられる。はんだボールの材料としては、第１のバンプ２１２及び第２のバンプ２２２と同様に、錫銀（ＳｎＡｇ）系合金、錫亜鉛（ＳｎＺｎ）系合金及び錫銅（ＳｎＣｕ）系合金等の無鉛はんだ、並びに鉛錫（ＰｂＳｎ）系合金の有鉛はんだが例示される。半導体チップ３００と配線基板１００のソルダレジスト層２００との間に、エポキシ樹脂等のアンダーフィル樹脂３３０が充填されている。
【００５４】
配線基板１００の半導体チップ３００とは反対側の面において、第３の配線層１１０上に外部接続端子３３１が設けられている。外部接続端子３３１には、例えば、第３のバンプ３１２及び第４のバンプ３２２と同様のはんだボールが用いられる。
【００５５】
このような半導体パッケージ５００を製造するには、個片化後の配線基板１００を準備し、第３のバンプ３１２及び第４のバンプ３２２を用いて、半導体チップ３００を配線基板１００にフリップチップ実装する。このとき、配線基板１００の第１の接続端子２１０及び第２の接続端子２２０の頂部の高さがほぼ揃っているため、第１の接続端子２１０と第３の接続端子３１１とが良好に接続され、第２の接続端子２２０と第４の接続端子３２１とが良好に接続される。半導体チップ３００の実装後、半導体チップ３００とソルダレジスト層２００との間にアンダーフィル樹脂３３０を充填する。また、外部接続端子３３１を第３の配線層１１０上に形成する。
【００５６】
このようにして、半導体パッケージ５００を製造することができる。
【００５７】
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。例えば、上述した実施の形態ではコア基板が用いられているが、本開示はコアレス基板に適用することも可能である。
【符号の説明】
【００５８】
１００  配線基板
１０１  コア配線基板
１０２  コア基板
２００  ソルダレジスト層
２１０  第１の接続端子
２１１  第１のポスト
２１２  第１のバンプ
２２０  第２の接続端子
２２１  第２のポスト
２２２  第２のバンプ
３００  半導体チップ
３１１  第３の接続端子
３１２  第３のバンプ
３２１  第４の接続端子
３２２  第４のバンプ
３３０  アンダーフィル樹脂
５００  半導体パッケージ
【図１】
2019186243.tif 000003
【図２】
2019186243.tif 000004
【図３】
2019186243.tif 000005
【図４】
2019186243.tif 000006
【図５】
2019186243.tif 000007
【図６】
2019186243.tif 000008
【図７】
2019186243.tif 000009
【図８】
2019186243.tif 000010
【図９】
2019186243.tif 000011
【図１０】
2019186243.tif 000012