(57)【要約】【課題】直流電流成分を抑制した絶縁型の双方向ＤＣ／ＤＣコンバータを提供する。【解決手段】ＤＡＢコンバータにおいて、伝送期間（２πｍ＋δ）と休止期間（２πｎ）を交互に発生させる間欠運転が行われ、パラメータｎに応じて電力が調節される。ＤＡＢコンバータの第１フルブリッジ回路と第２フルブリッジ回路は、それぞれにおいて、ハードスイッチングが経時的に正負でバランスして発生するように制御される。【選択図】図５
2019118234.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
前記トランスの１次巻線と接続される第１フルブリッジ回路と、
前記トランスの２次巻線と接続される第２フルブリッジ回路と、
前記第１フルブリッジ回路および前記第２フルブリッジ回路を制御するコントローラと、
を備え、
前記コントローラは、伝送期間と休止期間を交互に発生させる間欠運転において、前記第１フルブリッジ回路と前記第２フルブリッジ回路それぞれを、ハードスイッチングが経時的に正負でバランスして発生するように制御することを特徴とする絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項２】
前記第１フルブリッジ回路と前記第２フルブリッジ回路それぞれにおいて、正のハードスイッチングと負のハードスイッチングが交互に発生することを特徴とする請求項１に記載の絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項３】
前記第１フルブリッジ回路、前記第２フルブリッジ回路それぞれの出力電圧は、伝送期間ごとに極性が反転した波形を交互に繰り返すことを特徴とする請求項２に記載の絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項４】
前記第１フルブリッジ回路、前記第２フルブリッジ回路それぞれの出力電圧の１伝送期間の波形は、前記伝送期間の先端の１／４周期と後端の１／４周期において同じ極性を有し、前記伝送期間の中間の１／２周期において反対の極性を有することを特徴とする請求項１から３のいずれかに記載の絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項５】
前記第１フルブリッジ回路、前記第２フルブリッジ回路それぞれの出力電圧の１伝送期間の波形は、前記伝送期間の前半周期と後半周期とで逆極性を有することを特徴とする請求項１から３のいずれかに記載の絶縁型の双方向ＤＣ／ＤＣコンバータ。
【請求項６】
絶縁型の双方向ＤＣ／ＤＣコンバータの制御方法であって、
前記双方向ＤＣ／ＤＣコンバータは、
トランスと、
前記トランスの１次巻線と接続される第１フルブリッジ回路と、
前記トランスの２次巻線と接続される第２フルブリッジ回路と、
を備え、
前記制御方法は、伝送期間と休止期間を交互に発生させ、前記第１フルブリッジ回路と前記第２フルブリッジ回路それぞれにおけるハードスイッチングが経時的に正負でバランスして発生することを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁型双方向ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
電気的絶縁と電圧整合手段として、小型・軽量の高周波トランス（以下、単にトランスという）を使用した絶縁型の双方向ＤＣ／ＤＣコンバータが注目されている。双方向ＤＣ／ＤＣコンバータは、２台の単相フルブリッジ回路（Ｈブリッジ回路ともいう）をトランス１０２を介して接続する回路構成に特徴があり、大電力用途に適している（非特許文献１〜３）。双方向ＤＣ／ＤＣコンバータは、その回路構成から、ＤＡＢ（Dual-Active-Bridge）コンバータとも称される。ＤＡＢコンバータは、各ブリッジ回路の対角スイッチを同時にスイッチングすることによってデューティ比５０％の方形波電圧を、トランスの１次巻線および２次巻線に発生させる。そしてブリッジ回路間の位相差を制御することによって伝送電力を調整できる。この場合、各ブリッジはゼロ電圧スイッチング（ＺＶＳ：Zero-Voltage Switching)動作が可能になり、高効率な電力伝送が実現できる。しかし、低出力領域では、不完全ＺＶＳ動作に伴うスイッチング損失（スナバ損失）が増加し、変換効率が低下するという問題がある（非特許文献３，４）。
【０００３】
また、ＤＡＢコンバータにパルス幅変調（PWM: Pulse-Width-Modulation）制御を組み合わせる提案もなされている（非特許文献５，６）これはブリッジ回路のレグ間に位相差を設けることで、電流実効値を低減しつつ伝送電力を調整しようとするものである。これは小容量ＤＡＢコンバータを対象にしたもので、低出力領域では不完全ＺＶＳ動作となり、損失低減よりも制御性を優先させた考え方である。
【０００４】
低出力領域の損失低減を重視した電力調整手法として間欠運転がある。これは電力伝送休止期間を設け、伝送電力を平均的に調整しようとするもので、バーストモード（Burst Mode）とも呼ばれている（非特許文献７〜１０）。
【０００５】
ＤＡＢコンバータは、主として、トランスと、トランスの１次巻線と接続される第１フルフルブリッジ回路、２次巻線と接続される第２フルブリッジ回路を備える。
【０００６】
図１は、従来の間欠運転を説明する波形図である。ｖａｃ１，ｖａｃ２は、ＤＡＢコンバータのトランスの１次側、２次側の電圧波形（フルブリッジ回路の出力電圧）を表す。
【０００７】
間欠運転では、第１フルブリッジ回路、第２フルブリッジ回路をスイッチングする伝送期間と、それらのスイッチングを停止する休止期間を交互に繰り返す。伝送期間と休止期間の長さは、パラメータｍ，ｎを用いて以下のように規定される。
伝送期間  δ＋２πｍ
休止期間  ２πｎ
運転周期は、伝送期間と休止期間の合計であるから、２π（ｍ＋ｎ）＋δとなる。
【０００８】
パラメータｍは、任意の実数を選ぶことができるが、トランスの磁気飽和を防ぐため０．５の自然数倍（ｍ＝０．５，１．０，１．５…）が選択される。ｍが非整数の場合（ｍ＝０．５，１．５，２．５，…）、伝送期間の波形は、半波で区切られることとなる。たとえばｍ＝０．５とすれば、ある伝送期間において、正の半波が、次の伝送期間において負の半波が発生する。
【０００９】
間欠運転では、パラメータｎを変化させることにより伝送電力を調整することができ、出力電力は式（１）で与えられる。
【数１】
2019118234.tif 000003
ＶＤ１…第１フルブリッジ回路の直流電圧
ＶＤ２…第２フルブリッジ回路の直流電圧
ｆ…スイッチング周波数
Ｌ…１次側換算のインダクタンスとトランスの漏れインダクタンスの合成インダクタンス
Ｎ…トランスの巻線比
【００１０】
Ｐｃｏｎは、電力フローの方向と大きさを表しており、１次側と２次側のフルブリッジ回路の位相差δをパラメータとして式（２）で与えられる。
【数２】
2019118234.tif 000004
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１７−１３０９９７号公報
【非特許文献】
【００１２】
【非特許文献１】R. W. D. Doncker, D. M. Divan, M. H. Kheraluwala: “A three-phase soft-switched high-power-density dc/dc converter for high-power applications, ” IEEE Trans. Ind. Appl., Vol. 27, No. 1, pp. 63-73, （1991-1)
【非特許文献２】M. H. Kheraluwala, R. W. Gascoigne, D. M. Divan, E. D. Baumann:“Performance characterization of a high-power dual active bridge dc-todc converter, ” IEEE Trans. Ind. Appl., Vol. 28, No. 6, pp. 1294-1301,（1992-11)
【非特許文献３】S. Inoue, H. Akagi: “Operating voltage and loss analysis of a bidirectional isolated dc/dc converter,” IEEJ Trans. Ind. Appl., Vol. 127, No. 2, pp. 189-197, （2007-5）
【非特許文献４】T. Yamagishi, H. Akagi: “A 750-V, 100-kW, 20-kHz bidirectional isolated dc/dc converter using SiC-MOSFET/SBD modules,” IEEJ Trans. Ind. Appl., Vol. 134, No. 5, pp. 544-553, （2014-5）
【非特許文献５】A. K. Jain, R. A. Ayyanar: “PWM control of dual active bridge: comprehensive analysis and experimental verification,” IEEE Trans. Power Electron., Vol. 26, No. 4, pp. 1215-1227, （2011-4)
【非特許文献６】G. G. Oggier, G. O. Garcia, A. R. Oliva: “Switching control strategy to minimize dual active bridge converter losses,” IEEE Trans. Power Electron., Vol. 24, No. 7, pp. 1826-1838, （2009-7)
【非特許文献７】A. Rodriguez, A. Vazquez, D. G. Lamar, M. M. Hernando, J. Sebastian:“Different purpose design strategies and techniques to improve the performance of a dual active bridge with phase-shift control,” IEEE Trans. Power Electron., Vol. 30, No. 2, pp. 790-804, （2015-2)
【非特許文献８】G. G. Oggier, M. Ordonez: “High-Efficiency ＤＡＢConverter Using Switching Sequences and Burst Mode,” IEEE Trans. Power Electron., Vol. 31, No. 3, pp. 2069-2082, （2016-3)
【非特許文献９】H. Fujita, H. Akagi: “Pulse-density-modulated power control of a 4 kW,450 kHz voltage-source inverter for induction melting applications,” IEEE Trans. Ind. Applicat., Vol. 32, No. 2, pp. 279-286, Mar/Apr 1996
【非特許文献１０】H. Fujita, H. Akagi: “Control and performance of a pulse-density modulated series-resonant inverter for corona discharge processes,” IEEE Trans. Ind. Applicat., Vol. 35, No. 3, pp. 621-627, May/Jun 1999
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明者は、ＤＡＢコンバータに間欠運転を適用するにあたり、以下の課題を認識するに至った。
【００１４】
図２は、間欠運転で発生する問題を説明する図である。図２は、Ｐｃｏｎ＝４０ｋＷ、Ｐ＝１８ｋＷとしたときの実測された波形を示す。このケースでは、トランスの１次電流ｉａｃに１６Ａもの直流電流成分が発生している。このような直流電流成分は、直流偏磁を発生させる要因となる。なおこの問題を当業者の一般的な認識と捉えてはならず、さらに言えば本発明者が独自に認識したものである。
【００１５】
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、直流電流成分を抑制した絶縁型の双方向ＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１６】
本発明のある態様は、絶縁型の双方向ＤＣ／ＤＣコンバータに関する。双方向ＤＣ／ＤＣコンバータは、トランスと、トランスの１次巻線と接続される第１フルブリッジ回路と、トランスの２次巻線と接続される第２フルブリッジ回路と、第１フルブリッジ回路および第２フルブリッジ回路を制御するコントローラと、を備える。コントローラは、伝送期間と休止期間を交互に発生させる間欠運転において、第１フルブリッジ回路と第２フルブリッジ回路それぞれを、ハードスイッチングが経時的に正負でバランスして発生するように制御する。
【発明の効果】
【００１７】
本発明のある態様によれば、トランスに流れる直流電流成分を抑制できる。
【図面の簡単な説明】
【００１８】
【図１】従来の間欠運転を説明する波形図である。
【図２】間欠運転で発生する問題を説明する図である。
【図３】実施の形態に係る双方向ＤＣ／ＤＣコンバータの回路図である。
【図４】図３の双方向ＤＣ／ＤＣコンバータの１次側換算の等価回路図である。
【図５】第１の制御パターンを示す波形図である。
【図６】第２の制御パターンを示す波形図である。
【図７】実験に用いたパラメータを示す図である。
【図８】図８（ａ）は、実施の形態に係る間欠運転において測定された波形図であり、図８（ｂ）は、従来の間欠運転において測定された波形図である。
【発明を実施するための形態】
【００１９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２１】
また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。
【００２２】
図３は、実施の形態に係る双方向ＤＣ／ＤＣコンバータの回路図である。双方向ＤＣ／ＤＣコンバータ１００は、トランス１０２、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６およびコントローラ１１０を備える。
【００２３】
トランス１０２は、１次巻線Ｗ１および２次巻線Ｗ２を有する。１次巻線Ｗ１と２次巻線Ｗ２の巻線比はＮ：１である。第１フルブリッジ回路１０４の交流端子は、インダクタＬａ１を介してトランス１０２の１次巻線Ｗ１と接続され、第２フルブリッジ回路１０６の交流端子は、インダクタＬａ２を介してトランス１０２の２次巻線Ｗ２と接続される。
【００２４】
第１フルブリッジ回路１０４は、第１スイッチＳＷ１１〜第４スイッチＳＷ１４を含む。各スイッチＳＷ１ｘ（ｘ＝１，２，３，４）と並列に、スナバコンデンサＣ１ｘが設けられる。同様に第２フルブリッジ回路１０６は、第１スイッチＳＷ２１〜第４スイッチＳＷ２４を含み、各スイッチＳＷ２ｘと並列にスナバコンデンサＣ２ｘが設けられる。スイッチＳＷは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などのトランジスタを用いることができる。トランジスタ素子の種類は、要求される耐圧や、定格容量にもとづいて選択すればよい。なおスイッチＳＷと並列に、カソードが高電位側となるように還流ダイオード（フライホイルダイオード）が必要となるが、ＭＯＳＦＥＴを用いる場合、そのボディダイオードを還流ダイオードとして使用することもできる。
【００２５】
第１フルブリッジ回路１０４の直流端子側には、キャパシタＣ１が接続され、第２フルブリッジ回路１０６の直流端子側には、キャパシタＣ２が接続される。なお双方向ＤＣ／ＤＣコンバータ１００は、双方向に電力を伝送可能であるが、以下では説明の便宜のため、第１フルブリッジ回路１０４側を入力として電源２００が接続され、第２フルブリッジ回路１０６側を出力として負荷２０２が接続されるものとする。電源２００の電圧をＶＤ１、負荷２０２に生ずる電圧をＶＤ２とする。逆方向で動作させる場合、以下の説明において、入力と出力を入れかえればよい。
【００２６】
コントローラ１１０は、第１フルブリッジ回路１０４のスイッチＳＷ１１〜ＳＷ１４および第２フルブリッジ回路１０６のスイッチＳＷ２１〜ＳＷ２４を制御する。具体的には、第１フルブリッジ回路１０４に関して、コントローラ１１０は所定の周波数（スイッチング周波数ｆｓｗ）で、対角に配置されるペアＳＷ１１，ＳＷ１４がオンの状態と、対角に配置される別のペアＳＷ１２，ＳＷ１３がオンの状態と、をデューティ比５０％で交互に繰り返す。このとき、第１フルブリッジ回路１０４の交流端子の電圧ｖａｃ１は、スイッチング周波数ｆＳＷ、デューティ比５０％の矩形波となる。第２フルブリッジ回路１０６に関しても同様であり、コントローラ１１０はスイッチング周波数ｆｓｗで、対角に配置されるペアＳＷ２１，ＳＷ２４がオンの状態と、対角に配置される別のペアＳＷ２２，ＳＷ２３がオンの状態と、をデューティ比５０％で交互に繰り返す。このとき、第２フルブリッジ回路１０６の交流端子の電圧ｖａｃ２もまた、スイッチング周波数ｆＳＷ、デューティ比５０％の矩形波となる。
【００２７】
図４は、図３の双方向ＤＣ／ＤＣコンバータ１００の１次側換算の等価回路図である。図３において配線抵抗、トランス１０２の励磁インダクタンス、トランス１０２と外付けインダクタＬａ１，Ｌａ２の鉄損、銅損を無視すると、トランス１０２およびインダクタＬａ１，Ｌａ２は、単一のインダクタＬとして表される。このインダクタＬは図３のインダクタＬａ１，Ｌａ２の１次側換算のインダクタンス（Ｌａ１＋Ｎ２Ｌａ２）と、トランス１０２の漏れインダクタンスｌの合成インダクタンスを表す。
Ｌ＝（Ｌａ１＋Ｎ２Ｌａ２）＋ｌ
言い換えれば、このインダクタンスＬの値が適切な値Ｌｏｐｔになるように、外付けのインダクタＬａ１，Ｌａ２ならびにトランス１０２が設計される。一般的には、ｌが小さくなるようにトランス１０２を設計し、適切なＬｏｐｔが得られるようにＬａ１，Ｌａ２を設計することができる。なお、Ｌｏｐｔ＝ｌとなるようにトランス１０２が設計可能である場合、外付けのインダクタＬａ１，Ｌａ２は省略可能である。
【００２８】
また図３において、電圧ＶＤ１，ＶＤ２は一定であり、スイッチＳＷは理想スイッチとみなし、スイッチングの遅延およびデッドタイムはないものとする。このとき第１フルブリッジ回路１０４および第２フルブリッジ回路１０６はそれぞれ、スイッチング周波数ｆＳＷ、デューティ比５０％の矩形波交流電圧を発生する理想電圧源２０４，２０６として表される。電圧源２０４は、インダクタＬの一端に、振幅ｖａｃ１の交流矩形電圧を印加する。電圧源２０６は、インダクタＬの他端に、振幅Ｎ×ｖａｃ２の交流矩形電圧を印加する。Ｎはトランス１０２の巻線比である。
【００２９】
図３に戻り、伝送電力の制御について説明する。コントローラ１１０は、伝送期間と休止期間が交互に発生する間欠運転によって電力を調節可能に構成される。
【００３０】
間欠運転の基本についてはすでに説明した通りであり、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６をスイッチングする伝送期間と、それらのスイッチングを停止する休止期間を交互に繰り返す。伝送期間と休止期間の長さは、パラメータｍ，ｎを用いて以下のように規定される。
伝送期間  δ＋２πｍ
休止期間  ２πｎ
運転周期は、伝送期間と休止期間の合計であるから、２π（ｍ＋ｎ）＋δとなる。
【００３１】
間欠運転では、パラメータｎを変化させることにより伝送電力を調整することができ、出力電力は式（１）で与えられる。
【００３２】
本実施の形態において、コントローラ１１０は、間欠運転において、第１フルブリッジ回路１０４と第２フルブリッジ回路１０６それぞれを、ハードスイッチングが経時的に正負でバランスして発生するように制御する。
【００３３】
たとえばコントローラ１１０は、第１フルブリッジ回路１０４と第２フルブリッジ回路１０６それぞれにおいて、正のハードスイッチングと負のハードスイッチングが交互に発生させる。本明細書において、正のハードスイッチングとは、トランスの巻線の電圧ｖａｃが正のときに発生するハードスイッチングを、負のハードスイッチングとは、トランスの巻線の電圧ｖａｃが負のときに発生するハードスイッチングをいう。
【００３４】
第１フルブリッジ回路１０４および第２フルブリッジ回路１０６の制御パターンにはいくつかのパターンが考えられる。以下、好適ないくつかの制御パターンを説明する。
【００３５】
図５は、第１の制御パターンを示す波形図である。ｍ＝１，ｎ＝１である。この制御パターンでは、伝送周期ごとに反転した波形パターンが発生する。位相が進んでいるトランスの１次側では、伝送期間の先頭のエッジにおいてハードスイッチングが発生し、位相が送れている２次側では、伝送期間の最後端のエッジにおいてハードスイッチングが発生する。
【００３６】
図中、ハードスイッチングの上向きの矢印は、正のハードスイッチングを、下向きの矢印は負のハードスイッチングを示す。
【００３７】
この波形パターンでは、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６それぞれの出力電圧ｖａｃ１，ｖａｃ２の１伝送期間の波形は、伝送期間の先端の１／４周期と後端の１／４周期において同じ極性を有し、伝送期間の中間の１／２周期において反対の極性を有している。
【００３８】
第１の波形パターンによれば、トランスの１次側、２次側それぞれにおいて、正と負のハードスイッチングが交互に発生しており、それらを経時的にバランスさせることができる。その結果、トランスの内部磁束の時間平均はゼロとなる。
【００３９】
図６は、第２の制御パターンを示す波形図である。ここでもｍ＝１，ｎ＝１である。この波形パターンでは、第１フルブリッジ回路１０４、第２フルブリッジ回路１０６それぞれの出力電圧ｖａｃ１，ｖａｃ２の１伝送期間の波形は、伝送期間の前半周期と後半周期とで逆極性を有する。
【００４０】
第２の波形パターンによれば、トランスの１次側、２次側それぞれにおいて、正と負のハードスイッチングが交互に発生しており、それらを経時的にバランスさせることができる。
【００４１】
続いて、実験結果を説明する。この実験では、トランスの巻線比を１：１とし、ＶＤＣ１＝ＶＤＣ２としている。さらに図３の負荷２０２を取り外し、２次側の第２フルブリッジ回路１０６の直流出力を、第１フルブリッジ回路１０４の直流入力に帰還接続して測定を行った。１次側の電源２００からは、系の損失に相当するパワーＰｌｏｓｓが投入されることとなる。図７は、実験に用いたパラメータを示す図である。
【００４２】
図８（ａ）は、実施の形態に係る間欠運転において測定された波形図であり、図８（ｂ）は、従来の間欠運転において測定された波形図である。図８（ａ）、（ｂ）の測定は、Ｐｉｎｔ＝１８ｋＷ、Ｐｃｏｎ＝４５ｋＷ、δ＝１２°の同一条件で行ったものである。
【００４３】
図８（ｂ）に示すように、従来の制御方法では、１次側、２次側それぞれにおいて同じ極性のハードスイッチングが発生し続ける。これにより、トランスの１次電流ｉａｃ１には、１６．２Ａもの直流成分が発生する。
【００４４】
これに対して、実施の形態に係る制御方法を導入することで、図８（ａ）に示すように、トランスの１次電流の直流成分を−０．３５Ａと非常に小さくすることができる。直流成分を低減することにより直流偏磁を抑制できる。
【００４５】
実施の形態では、単相フルブリッジ回路１０４、１０６を備えるＤＡＢを説明したが本発明はそれに限定されず、３相フルブリッジ回路および三相トランスを備えるＤＡＢにも本発明は適用可能である。
【００４６】
実施の形態では、伝送期間毎にハードスイッチングの極性を反転させたがその限りでなく、一般化すると、連続するｋ個（ｋ≧１）の伝送期間において第１極性のハードスイッチングを発生させ、それに続くｋ個の伝送期間で第２極性のハードスイッチングを発生させてもよい。
【００４７】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００４８】
１００…双方向ＤＣ／ＤＣコンバータ
１０２…トランス
Ｗ１…１次巻線
Ｗ２…２次巻線
Ｌ１…漏れインダクタンス
１０４…第１フルブリッジ回路
１０６…第２フルブリッジ回路
１１０…コントローラ。
【図１】
2019118234.tif 000005
【図２】
2019118234.tif 000006
【図３】
2019118234.tif 000007
【図４】
2019118234.tif 000008
【図５】
2019118234.tif 000009
【図６】
2019118234.tif 000010
【図７】
2019118234.tif 000011
【図８】
2019118234.tif 000012