(57)【要約】【課題】高周波帯域において安定した信号伝達が可能な半導体増幅装置を提供する。【解決手段】半導体増幅装置は、第１方向に延びる基準軸上に並んで配置され、互いに直列に接続された複数の増幅器と、複数の増幅器を収容するハウジングと、第１方向におけるハウジングの一端側において基準軸上に配置され、初段の増幅器の入力端に接続される入力端子と、第１方向におけるハウジングの他端側において基準軸上に配置され、終段の増幅器の出力端に接続される出力端子と、終段の増幅器を除く第１の増幅器の出力端に接続され、該増幅器の出力端に出力バイアスを提供する出力バイアス端子と、初段の増幅器を除く第２の増幅器の入力端に接続され、該増幅器の入力端に入力バイアスを提供する入力バイアス端子と、を備える。出力バイアス端子及び入力バイアス端子は、ハウジングの一端側もしくは他端側において、基準軸に関して対称に配置されている。【選択図】図２
2019080148.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延びる基準軸上に並んで配置され、互いに直列に接続された複数の増幅器と、
前記第１方向に延在し、前記複数の増幅器を収容するハウジングと、
前記第１方向における前記ハウジングの一端側において前記基準軸上に配置され、初段の前記増幅器の入力端と電気的に接続される入力端子と、
前記第１方向における前記ハウジングの他端側において前記基準軸上に配置され、終段の前記増幅器の出力端と電気的に接続される出力端子と、
終段の前記増幅器を除く第１の前記増幅器の出力端と電気的に接続され、該増幅器の出力端に出力バイアスを提供する出力バイアス端子と、
初段の前記増幅器を除く第２の前記増幅器の入力端と電気的に接続され、該増幅器の入力端に入力バイアスを提供する入力バイアス端子と、
を備え、
前記出力バイアス端子及び前記入力バイアス端子は、前記ハウジングの一端側もしくは他端側において、前記基準軸に関して対称に配置されている、半導体増幅装置。
【請求項２】
前記第１の増幅器は初段の前記増幅器であり、前記第２の増幅器は終段の前記増幅器である、請求項１に記載の半導体増幅装置。
【請求項３】
前記第２の増幅器とその前段の前記増幅器とを接続する配線を前記第２の増幅器に向けて偶数個に分岐する中間分岐点が前記基準軸上に設けられており、
前記中間分岐点と前記第２の増幅器との間において、前記基準軸に対して前記入力バイアス端子と同じ側に位置する配線には、前記入力バイアス端子から延びる入力バイアス入力回路が接続され、前記基準軸に対して前記入力バイアス端子とは異なる側に位置する配線には、前記出力バイアス端子の近傍にて終端される入力バイアス終端回路が接続されている、請求項１または２に記載の半導体増幅装置。
【請求項４】
前記入力バイアス入力回路及び前記入力バイアス終端回路は積分回路をそれぞれ有する、請求項３に記載の半導体増幅装置。
【請求項５】
前記第１の増幅器から延びる偶数個の配線部分をその後段の前記増幅器に向けて結合する中間合成点が前記基準軸上に設けられており、
前記基準軸に対して前記出力バイアス端子と同じ側に位置する前記配線部分には、前記出力バイアス端子から延びる出力バイアス入力回路が接続され、前記基準軸に対して前記出力バイアス端子とは異なる側に位置する前記配線部分には、前記入力バイアス端子の近傍にて終端される出力バイアス終端回路が接続されている、請求項１〜４のいずれか１項に記載の半導体増幅装置。
【請求項６】
前記出力バイアス入力回路及び前記出力バイアス終端回路は高周波成分を阻止するＲＦチョークをそれぞれ有する、請求項５に記載の半導体増幅装置。
【請求項７】
前記第２の増幅器とその前段の前記増幅器とを接続する配線を前記第２の増幅器に向けて偶数個に分岐する中間分岐点が前記基準軸上に設けられており、
前記第１の増幅器から延びる偶数個の配線部分をその後段の前記増幅器に向けて結合する中間合成点が前記基準軸上に設けられており、
前記中間分岐点と前記第２の増幅器との間において、前記基準軸に対して前記入力バイアス端子と同じ側に位置する配線には、前記入力バイアス端子から延びる入力バイアス入力回路が接続され、前記基準軸に対して前記入力バイアス端子とは異なる側に位置する配線には、前記出力バイアス端子の近傍にて終端される入力バイアス終端回路が接続され、
前記基準軸に対して前記出力バイアス端子と同じ側に位置する前記配線部分には、前記出力バイアス端子から延びる出力バイアス入力回路が接続され、前記基準軸に対して前記出力バイアス端子とは異なる側に位置する前記配線部分には、前記入力バイアス端子の近傍にて終端される出力バイアス終端回路が接続され、
前記出力バイアス入力回路は、前記入力バイアス終端回路と前記基準軸との間に配置され、
前記出力バイアス終端回路は、前記入力バイアス入力回路と前記基準軸との間に配置されている、請求項１または２に記載の半導体増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体増幅装置に関する。
【背景技術】
【０００２】
特許文献１，２には、高周波増幅器に関する技術が記載されている。図６は、特許文献１に記載された高周波増幅器の構成を示す回路図である。この高周波増幅器１００は、ハウジング１０３と、ハウジング１０３に収容されたトランジスタ１２１，１２２とを備える。ハウジング１０３は略矩形状といった平面形状を有し、その一辺には端子１１１〜１１３が並んで配置され、対向する辺には端子１１４〜１１６が並んで配置されている。端子１１１は、入力端子であり、カップリングコンデンサ１５１および整合回路１３１を介してトランジスタ１２１のゲート端子に接続されている。トランジスタ１２１のドレイン端子は、カップリングコンデンサ１５２及び整合回路１３３を介してトランジスタ１２２のゲート端子に接続されている。トランジスタ１２２のドレイン端子は、整合回路１３４及びカップリングコンデンサ１５３を介して、出力端子である端子１１６に接続されている。
【０００３】
端子１１２は、カップリングコンデンサ１５１と整合回路１３１との間のノードに抵抗１４１を介して接続されており、トランジスタ１２１の入力バイアスを外部から入力する。端子１１４は、整合回路１３２とカップリングコンデンサ１５２との間のノードにインダクタ１６１を介して接続されており、トランジスタ１２１の出力バイアスを外部から入力する。端子１１３は、カップリングコンデンサ１５２と整合回路１３３との間のノードに抵抗１４２を介して接続されており、トランジスタ１２２の入力バイアスを外部から入力する。端子１１５は、整合回路１３４とカップリングコンデンサ１５３との間のノードにインダクタ１６２を介して接続されており、トランジスタ１２２の出力バイアスを外部から入力する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−０１９０６８号公報
【特許文献２】特開２０１７−１０６３７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図６に示される高周波増幅器１００では、カップリングコンデンサ１５１、整合回路１３１、トランジスタ１２１、整合回路１３２、及びインダクタ１６１が、入力端子である端子１１１と端子１１４との間において一直線上に並んで配置されている。また、抵抗１４２、整合回路１３３、トランジスタ１２２、整合回路１３４、及びカップリングコンデンサ１５３が、端子１１３と、出力端子である端子１１６との間において別の直線上に並んで配置されている。そして、トランジスタ１２１の出力側とトランジスタ１２２の入力側とは、これらの直線間に配置されたカップリングコンデンサ１５２を介して接続されている。従って、高周波信号の伝達経路がＺ字状に屈曲する。このような伝達経路の形状は、高周波帯域において安定した信号伝達の妨げとなる。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、高周波帯域において安定した信号伝達が可能な半導体増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、一実施形態に係る半導体増幅装置は、第１方向に延びる基準軸上に並んで配置され、互いに直列に接続された複数の増幅器と、第１方向に延在し、複数の増幅器を収容するハウジングと、第１方向におけるハウジングの一端側において基準軸上に配置され、初段の増幅器の入力端と電気的に接続される入力端子と、第１方向におけるハウジングの他端側において基準軸上に配置され、終段の増幅器の出力端と電気的に接続される出力端子と、終段の増幅器を除く第１の増幅器の出力端と電気的に接続され、該増幅器の出力端に出力バイアスを提供する出力バイアス端子と、初段の増幅器を除く第２の増幅器の入力端と電気的に接続され、該増幅器の入力端に入力バイアスを提供する入力バイアス端子と、を備える。出力バイアス端子及び入力バイアス端子は、ハウジングの一端側もしくは他端側において、基準軸に関して対称に配置されている。
【発明の効果】
【０００８】
本発明によれば、高周波帯域において安定した信号伝達が可能な半導体増幅装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明の一実施形態に係る半導体増幅装置の構成を示す回路図である。
【図２】図２は、半導体増幅装置の部品配置を示す平面図である。
【図３】図３は、増幅器付近の部品配置を示す拡大平面図である。
【図４】図４は、増幅器付近の部品配置を示す拡大平面図である。
【図５】図５は、出力バイアス入力回路、出力バイアス終端回路、入力バイアス入力回路、及び入力バイアス終端回路の部品配置を示す拡大平面図である。
【図６】図６は、特許文献１に記載された高周波増幅器の構成を示す回路図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係る半導体増幅装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明の一実施形態に係る半導体増幅装置１Ａの構成を示す回路図である。図１に示されるように、本実施形態の半導体増幅装置１Ａは、複数（本実施形態では２つ）の増幅器２０，２２と、入力端子１１と、出力端子１２とを備える。増幅器２０，２２は、入力端子１１と出力端子１２との間において、段間を結合する結合キャパシタＣ７を挟んで互いに直列に接続されている。入力端子１１には、高周波（ＲＦ）信号が入力される。高周波信号の周波数は例えばＳ帯（２〜４ＧＨｚ）あるいはＸ帯（８〜１２ＧＨｚ）であり、最大入力電力はたとえば３５ｄＢｍである。この高周波信号は、増幅器２０，２２によって増幅されたのち出力端子１２から出力される。
【００１２】
増幅器２０は、初段の増幅器であり、トランジスタ素子２１を含んで構成されている。トランジスタ素子２１は例えばＦＥＴである。トランジスタ素子２１のゲート端子は、増幅器２０の入力端を構成し、入力整合部４２を介して入力端子１１と電気的に接続されている。入力端子１１から入力された高周波信号は、入力整合部４２を介してトランジスタ素子２１のゲート端子に与えられる。また、トランジスタ素子２１のドレイン端子は、増幅器２０の出力端を構成し、中間整合部４３を介して結合キャパシタＣ７の一方の電極と電気的に接続されている。トランジスタ素子２１のソース端子は基準電位線ＧＮＤに接続されている。
【００１３】
増幅器２２は、終段の増幅器であり、高出力を実現するために、互いに並列に接続された偶数（本実施形態では２つ）のトランジスタ素子２３，２４を含んで構成されている。トランジスタ素子２３，２４は例えばＦＥＴである。トランジスタ素子２３，２４はそれぞれ単独で５２ｄＢｍ程度の出力を得ることが可能であり、２つのトランジスタ素子２３，２４が並列に設けられることによって３ｄＢ（２倍）程度の出力増が可能となる。
【００１４】
トランジスタ素子２３，２４の各ゲート端子は、増幅器２２の入力端を構成する。トランジスタ素子２３のゲート端子は、中間整合部５２，５４を介して結合キャパシタＣ７の他方の電極と電気的に接続されている。トランジスタ素子２４のゲート端子は、中間整合部５３，５５を介して結合キャパシタＣ７の他方の電極と電気的に接続されている。増幅器２０から出力された高周波信号は、結合キャパシタＣ７及び中間整合部５２，５４を介してトランジスタ素子２３のゲート端子に与えられるとともに、結合キャパシタＣ７及び中間整合部５３，５５を介してトランジスタ素子２４のゲート端子に与えられる。
【００１５】
トランジスタ素子２３，２４のドレイン端子は、増幅器２２の出力端を構成する。トランジスタ素子２３のドレイン端子は、出力整合部５６，５８を介して出力端子１２と電気的に接続されている。トランジスタ素子２４のドレイン端子は、出力整合部５７，５９を介して出力端子１２と電気的に接続されている。トランジスタ素子２３，２４のソース端子は基準電位線ＧＮＤに接続されている。
【００１６】
半導体増幅装置１Ａは、出力バイアス端子１３及び入力バイアス端子１４を更に備える。出力バイアス端子１３は、半導体増幅装置１Ａが備える複数の増幅器のうち終段の増幅器を除くいずれかの増幅器（第１の増幅器）の出力端と電気的に接続される。本実施形態の出力バイアス端子１３は、初段の増幅器２０の出力端（すなわちトランジスタ素子２１のドレイン端子）と結合キャパシタＣ７との間のノードＮ１に電気的に接続されている。出力バイアス端子１３は、半導体増幅装置１Ａの外部から出力バイアス（ドレインバイアス）を入力し、増幅器２０の出力端に該出力バイアスを提供する。なお、増幅器２０の入力端への入力バイアスは、入力端子１１に接続される外部回路から提供される。
【００１７】
出力バイアス端子１３と増幅器２０の出力端の間には、出力バイアス入力回路３１が接続されている。出力バイアス入力回路３１は、インダクタＬ１及びキャパシタＣ１を含んで構成されている。インダクタＬ１の一端は出力バイアス端子１３に接続され、インダクタＬ１の他端は増幅器２０の出力端に接続されている。キャパシタＣ１の一方の電極は出力バイアス端子１３とインダクタＬ１の一端との間のノードＮ２に接続され、キャパシタＣ１の他方の電極は基準電位線ＧＮＤに接続されている。インダクタＬ１及びキャパシタＣ１は、高周波成分を阻止するＲＦチョークを構成する。
【００１８】
増幅器２０の出力端には、更に、出力バイアス終端回路３２が接続されている。出力バイアス終端回路３２は、出力バイアス入力回路３１と同じ回路構成を有する。本実施形態の出力バイアス終端回路３２は、インダクタＬ２及びキャパシタＣ２を含んで構成されている。インダクタＬ２の一端は増幅器２０の出力端に接続され、インダクタＬ１の他端はキャパシタＣ２の一方の電極に接続されている。キャパシタＣ２の他方の電極は基準電位線ＧＮＤに接続され、終端されている。すなわち、インダクタＬ２及びキャパシタＣ２は、増幅器２０の出力端と基準電位線ＧＮＤとの間において直列に接続されている。インダクタＬ２及びキャパシタＣ２は、高周波成分を阻止するＲＦチョークを構成する。
【００１９】
ハウジング１０の外部に設けられて出力バイアス端子１３に出力バイアスを提供する回路は、高周波的にはその出力端は接地されているとみなすことができる。従って、出力バイアス入力回路３１及び出力バイアス終端回路３２は、基準軸ＡＸ上に配置された増幅器２０，２２を挟んで疑似的な対称回路となっている。
【００２０】
入力バイアス端子１４は、半導体増幅装置１Ａが備える複数の増幅器のうち初段の増幅器を除くいずれかの増幅器（第２の増幅器）の入力端と電気的に接続される。本実施形態の入力バイアス端子１４は、終段の増幅器２２の入力端（すなわちトランジスタ素子２３，２４のゲート端子）と結合キャパシタＣ７との間のノードＮ３と電気的に接続されている。入力バイアス端子１４は、半導体増幅装置１Ａの外部から入力バイアス（ゲートバイアス）を入力し、増幅器２２の入力端に該入力バイアスを提供する。なお、増幅器２２の出力端への出力バイアスは、出力端子１２に接続される外部回路から提供される。
【００２１】
入力バイアス端子１４と増幅器２２の入力端の間には、入力バイアス入力回路３３が接続されている。入力バイアス入力回路３３は、抵抗Ｒ１、キャパシタＣ３，Ｃ５、及びインダクタＬ３を含んで構成されている。インダクタＬ３の一端は入力バイアス端子１４に接続され、インダクタＬ３の他端は抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端はノードＮ３に接続されている。すなわち、インダクタＬ３及び抵抗Ｒ１は、入力バイアス端子１４とノードＮ３との間において直列に接続されている。キャパシタＣ３の一方の電極は入力バイアス端子１４とインダクタＬ３の一端との間のノードＮ４に接続され、キャパシタＣ３の他方の電極は基準電位線ＧＮＤに接続されている。キャパシタＣ５の一方の電極はインダクタＬ３と抵抗Ｒ１との間のノードＮ５に接続され、キャパシタＣ５の他方の電極は基準電位線ＧＮＤに接続されている。抵抗Ｒ１、キャパシタＣ３，Ｃ５、及びインダクタＬ３は、積分回路を構成する。
【００２２】
増幅器２２の入力端には、更に、入力バイアス終端回路３４が接続されている。入力バイアス終端回路３４は、抵抗Ｒ２、キャパシタＣ４，Ｃ６、及びインダクタＬ４を含んで構成されている。抵抗Ｒ２の一端はノードＮ３に接続され、抵抗Ｒ２の他端はインダクタＬ４の一端に接続されている。インダクタＬ４の他端はキャパシタＣ４の一方の電極に接続されている。キャパシタＣ４の他方の電極は基準電位線ＧＮＤに接続され、終端されている。すなわち、抵抗Ｒ２、インダクタＬ４及びキャパシタＣ４は、ノードＮ３と基準電位線ＧＮＤとの間において直列に接続されている。キャパシタＣ６の一方の電極はインダクタＬ４と抵抗Ｒ２との間のノードＮ６に接続され、キャパシタＣ６の他方の電極は基準電位線ＧＮＤに接続されている。抵抗Ｒ２、キャパシタＣ４，Ｃ６、及びインダクタＬ４は、積分回路を構成する。
【００２３】
ハウジング１０の外部に設けられて入力バイアス端子１４に入力バイアスを提供する回路は、高周波的にはその出力端は接地されているとみなすことができる。従って、入力バイアス入力回路３３及び入力バイアス終端回路３４は、基準軸ＡＸ上に配置された増幅器２０，２２を挟んで疑似的な対称回路となっている。
【００２４】
図２は、半導体増幅装置１Ａの部品配置を示す平面図である。図２に示されるように、半導体増幅装置１Ａはハウジング１０を備える。ハウジング１０は、前述した増幅器２０、入力整合部４２、中間整合部４３、結合キャパシタＣ７、増幅器２２、中間整合部５２〜５５、出力整合部５６〜５９、出力バイアス入力回路３１、出力バイアス終端回路３２、入力バイアス入力回路３３、及び入力バイアス終端回路３４を収容する。ハウジング１０は、或る方向Ａ１（第１方向）に沿って延在している。本実施形態では、ハウジング１０は略長方形の平面形状を有し、その長手方向は方向Ａ１と一致し、その短手方向は方向Ａ１と交差（例えば直交）する方向Ａ２（第２方向）と一致する。
【００２５】
ハウジング１０は、増幅器２０，２２等の回路部品を搭載する底板１０ａを有する。底板１０ａは、基準電位を規定する導電性部材であり、方向Ａ１及びＡ２を含む平面に沿って延在している。例えば、底板１０ａの表面（ハウジング外面）全体が、基準電位に維持されたモジュール搭載基板（導電性材料で構成）に接触する。加えて、ハウジング１０は、底板１０ａ上に設けられて方向Ａ１において互いに対向する一対の端壁１０ｂ，１０ｃと、底板１０ａ上に設けられて方向Ａ２において互いに対向する一対の側壁１０ｄ，１０ｅと、を有する。底板１０ａの板面に垂直な方向から見て、底板１０ａは、端壁１０ｂ，１０ｃ及び側壁１０ｄ，１０ｅからはみ出している。側壁１０ｄ，１０ｅに沿った底板１０ａの側辺には、半導体増幅装置１Ａを回路基板に固定するためのネジを挿通する切り欠き部１０ｆが複数形成されている。なお、端壁１０ｂ，１０ｃ及び側壁１０ｄ，１０ｅの上端（底板１０ａとは反対側の端）は、図示しない蓋部によって気密に封止される。底板１０ａ、端壁１０ｂ及び１０ｃ、並びに側壁１０ｄ及び１０ｅはいずれも表面がメタライズ（メッキ等）されたセラミック製の板材である。
【００２６】
ハウジング１０は、入力端子１１及び出力端子１２を有する。入力端子１１は、方向Ａ１におけるハウジング１０の一端側において基準軸ＡＸ上に配置されている。基準軸ＡＸは、方向Ａ１に沿って延びる架空の軸線であって、半導体増幅装置１Ａの中心を通っている。本実施形態の入力端子１１は、絶縁部材１５上に形成された金属膜であり、絶縁部材１５を挟んで底板１０ａ上に設けられ、ハウジング１０の端壁１０ｂを方向Ａ１に貫通している。入力端子１１の一端は、端壁１０ｂの内側に位置し、初段の増幅器２０の入力端と電気的に接続されている。入力端子１１の他端は、端壁１０ｂの外側に位置し、方向Ａ１における底板１０ａの一端に達している。
【００２７】
出力端子１２は、方向Ａ１におけるハウジング１０の他端側において基準軸ＡＸ上に配置されている。本実施形態の出力端子１２は、絶縁部材１６上に形成された金属膜であり、絶縁部材１６を挟んで底板１０ａ上に設けられ、ハウジング１０の端壁１０ｃを方向Ａ１に貫通している。出力端子１２の一端は、端壁１０ｃの内側に位置し、終段の増幅器２２の出力端と電気的に接続されている。出力端子１２の他端は、端壁１０ｃの外側に位置し、方向Ａ１における底板１０ａの他端に達している。
【００２８】
増幅器２０，２２は、基準軸ＡＸ上に並んで配置されている。増幅器２０を構成するトランジスタ素子２１は、偶数（例えば８個）のトランジスタ（ＦＥＴ）を内蔵する。これらのトランジスタは、基準軸ＡＸと交差する方向Ａ２に沿って並んでおり、基準軸ＡＸの両側に同数のトランジスタが配置されている。増幅器２２を構成するトランジスタ素子２３，２４は、基準軸ＡＸを挟んで互いに対称な位置に配置されている。トランジスタ素子２３，２４は、互いに同数（例えば１６個）のトランジスタ（ＦＥＴ）を内蔵する。これらのトランジスタは、基準軸ＡＸと交差する方向Ａ２に沿って並んでいる。
【００２９】
図３は、増幅器２０付近の部品配置を示す拡大平面図である。トランジスタ素子２１の一方側（入力端子１１側）には、複数のゲートパッド及び複数のソースパッドが方向Ａ２に沿って交互に並んでいる。また、トランジスタ素子２１の他方側（出力端子１２側）には、複数のドレインパッドが方向Ａ２に沿って並んでいる。ソースパッドは、ビアを介して、基準電位の底板１０ａに接続されている。なお、ソースパッドは、ボンディングワイヤを介して、基準電位の底板１０ａに接続してもよい。
【００３０】
図３に示されるように、増幅器２０（トランジスタ素子２１）と入力端子１１との間の基準軸ＡＸ上には、入力分岐部４１（分岐カプラ）及び入力整合部４２が並んで設けられる。入力分岐部４１及び入力整合部４２は、底板１０ａ上に設けられた共通の絶縁部材４０ａ上に形成された配線パターンである。入力分岐部４１及び入力整合部４２は、基準軸ＡＸに関して線対称な配線形状を有する。
【００３１】
入力分岐部４１は、基準軸ＡＸ上に位置する入力分岐点Ｐ１を含み、入力分岐点Ｐ１から基準軸ＡＸの両側に延びており、基準軸ＡＸに関して線対称な形状を有する。入力分岐部４１は、入力分岐点Ｐ１において、ボンディングワイヤ８０を介して入力端子１１と電気的に接続される。
【００３２】
入力整合部４２は、トランジスタ素子２１に対する入力インピーダンスを整合する部分である。入力整合部４２は、一対の配線パターン４２ａ，４２ｂを含む。これらの配線パターン４２ａ，４２ｂは、基準軸ＡＸを挟んだ一対の領域において基準軸ＡＸに関して線対称に配置され、方向Ａ２に沿って並んでいる。配線パターン４２ａの入力端子１１側の一端は、基準軸ＡＸを挟む一対の領域の一方に延びる入力分岐部４１の部分と一体的に接続されている。また、配線パターン４２ａの増幅器２０側の他端は、複数（例えば４本）のボンディングワイヤ８１を介して、トランジスタ素子２１を構成する一部のトランジスタのゲートパッドに接続されている。配線パターン４２ｂの入力端子１１側の一端は、基準軸ＡＸを挟む一対の領域の他方に延びる入力分岐部４１の部分と一体的に接続されている。また、配線パターン４２ｂの出力端子１２側の他端は、複数（例えば４本）のボンディングワイヤ８１を介して、トランジスタ素子２１を構成する残りのトランジスタのゲートパッドに接続されている。
【００３３】
配線パターン４２ａ，４２ｂは他の配線と比較して幅広に形成されており、底板１０ａとの間の容量によってキャパシタを構成する。また、各ボンディングワイヤ８１は寄生インダクタンスを有する。従って、配線パターン４２ａ，４２ｂ及び各ボンディングワイヤ８１により、整合回路が実現されている。
【００３４】
トランジスタ素子２１は方向Ａ２に延びる細長形状を有するので、単独の配線パターンでは、素子の両端と中央部との距離の差が大きく、適正に整合を取ることが難しくなる。従って、本実施形態では、一方の配線パターン４２ａがトランジスタ素子２１のうち半分の整合を担い、他方の配線パターン４２ｂがトランジスタ素子２１のうち残り半分の整合を担うことによって、適正に整合を取ることが容易となる。
【００３５】
増幅器２０（トランジスタ素子２１）と結合キャパシタＣ７（図２を参照）との間の基準軸ＡＸ上には、中間整合部４３及び中間合成部４４が並んで設けられる。中間整合部４３及び中間合成部４４は、底板１０ａ上に設けられた共通の絶縁部材４０ｂ上に形成された配線パターンである。中間整合部４３及び中間合成部４４は、基準軸ＡＸに関して線対称な配線形状を有する。
【００３６】
中間整合部４３は、トランジスタ素子２１に対する出力インピーダンスを整合する部分である。中間整合部４３は、一対の配線パターン４３ａ，４３ｂを含む。これらの配線パターン４３ａ，４３ｂは、基準軸ＡＸを挟んだ一対の領域において基準軸ＡＸに関して線対称に配置され、方向Ａ２に沿って並んでいる。配線パターン４３ａの入力端子１１側の一端は、複数（例えば４本）のボンディングワイヤ８２を介して、トランジスタ素子２１を構成する一部のトランジスタのドレインパッド（不図示）に接続されている。配線パターン４３ｂの入力端子１１側の一端は、複数（例えば４本）のボンディングワイヤ８２を介して、トランジスタ素子２１を構成する残りのトランジスタのドレインパッドに接続されている。
【００３７】
配線パターン４３ａ，４３ｂは他の配線と比較して幅広に形成されており、底板１０ａとの間の容量によってキャパシタを構成する。また、各ボンディングワイヤ８２は寄生インダクタンスを有する。従って、配線パターン４３ａ，４３ｂ及び各ボンディングワイヤ８２により、整合回路が実現されている。また、中間整合部４３においても、一方の配線パターン４３ａがトランジスタ素子２１のうち半分の部位の整合を担い、他方の配線パターン４３ｂがトランジスタ素子２１のうち残り半分の部位の整合を担うことによって、トランジスタ素子２１全体として適正に整合を取ることが容易となる。
【００３８】
中間合成部４４は、基準軸ＡＸ上に位置する中間合成点Ｐ２を含み、中間合成点Ｐ２から基準軸ＡＸを跨いで延びており、基準軸ＡＸに関して線対称な形状を有する。中間合成点Ｐ２では、増幅器２０から延びる偶数個（本実施形態では２個）の配線部分４４ａ，４４ｂが、その後段の増幅器２２に向けて互いに結合される。
【００３９】
配線パターン４３ａの出力端子１２側の他端は、基準軸ＡＸを挟む一対の領域の一方に延びる中間合成部４４の配線部分４４ａと一体的に接続されている。配線パターン４３ｂの出力端子１２側の他端は、基準軸ＡＸを挟む一対の領域の他方に延びる中間合成部４４の配線部分４４ｂと一体的に接続されている。中間合成部４４は、中間合成点Ｐ２において、ボンディングワイヤ８３を介して結合キャパシタＣ７の一方の電極と電気的に接続される。
【００４０】
図４は、増幅器２２付近の部品配置を示す拡大平面図である。図４に示されるように、増幅器２２の前段には、中間分岐部５１及び中間整合部５２〜５５が配置されている。中間分岐部５１及び中間整合部５２〜５５は、基準軸ＡＸに関して線対称な配線形状を有する。
【００４１】
中間分岐部５１は、増幅器２２と中間合成部４４（図３を参照）との間において基準軸ＡＸ上に配置されている。中間分岐部５１は、底板１０ａ上に設けられた絶縁部材５０ａ上に形成された配線パターンである。中間分岐部５１は、基準軸ＡＸ上に位置する中間分岐点Ｐ３を含み、中間分岐点Ｐ３から基準軸ＡＸを跨いで延びており、基準軸ＡＸに関して線対称な形状を有する。すなわち、中間分岐部５１は、基準軸ＡＸを挟む一対の領域の一方に延びる配線部分５１ａと、基準軸ＡＸを挟む一対の領域の他方に延びる配線部分５１ｂとを有する。中間分岐点Ｐ３では、増幅器２２とその前段の増幅器２０とを接続する配線が、増幅器２２に向けて偶数個に分岐する。
【００４２】
中間分岐部５１の中間分岐点Ｐ３上には結合キャパシタＣ７が搭載されている。結合キャパシタＣ７は所謂ダイキャップである。中間分岐部５１は、中間分岐点Ｐ３において結合キャパシタＣ７の裏面電極に接続されている。結合キャパシタＣ７の表面電極は、前述したように、ボンディングワイヤ８３を介して中間合成部４４の中間合成点Ｐ２に接続されている。
【００４３】
中間整合部５２，５４は、増幅器２２と中間分岐部５１との間において、基準軸ＡＸを挟む一対の領域の一方に配置されている。中間整合部５２，５４は、底板１０ａ上に設けられた絶縁部材５０ｂ，５０ｄ上にそれぞれ形成された配線パターンである。中間整合部５２は、複数（例えば４つ）の配線パターン５２ａを含む。これらの配線パターン５２ａは、方向Ａ２に沿って並んでおり、図示しない膜抵抗を介して互いに接続（ウィルキンソンカプラ）されている。これにより、複数のトランジスタの入力端子間のアイソレーションを確保しつつ、トランジスタ素子２１の出力から見た、トランジスタ素子２３の入力インピーダンスの整合を図っている。複数の配線パターン５２ａの入力端子１１側の一端は、絶縁部材５０ｂ上に形成された配線及びボンディングワイヤ８４ａを介して、中間分岐部５１の配線部分５１ａと電気的に接続されている。
【００４４】
中間整合部５４は、配線パターン５２ａと同数の配線パターン５４ａを含む。これらの配線パターン５４ａは、方向Ａ２に沿って並んでいる。各配線パターン５２ａの出力端子１２側の他端は、ボンディングワイヤ８５ａを介して、対応する配線パターン５４ａの入力端子１１側の一端と電気的に接続されている。各配線パターン５４ａの出力端子１２側の他端は、ボンディングワイヤ８６ａを介して、トランジスタ素子２３を構成する各トランジスタのゲート端子に接続されている。なお、上述した配線パターン５２ａ間のウィルキンソンカプラは、配線パターン５４ａ間に設けられてもよい。
【００４５】
中間整合部５３，５５は、増幅器２２と中間分岐部５１との間において、基準軸ＡＸを挟む一対の領域の他方（中間整合部５２，５４とは反対側）に、基準軸ＡＸに関して中間整合部５２，５４と線対称に配置されている。中間整合部５３，５５は、底板１０ａ上に設けられた絶縁部材５０ｃ，５０ｅ上にそれぞれ形成された配線パターンである。中間整合部５３は、複数（例えば４つ）の配線パターン５３ａを含む。これらの配線パターン５３ａは、方向Ａ２に沿って並んでおり、図示しない膜抵抗を介して互いに接続（ウィルキンソンカプラ）されている。これにより、複数のトランジスタの入力端子間のアイソレーションを確保しつつ、トランジスタ素子２１の出力から見た、トランジスタ素子２４の入力インピーダンスの整合を図っている。複数の配線パターン５３ａの入力端子１１側の一端は、絶縁部材５０ｃ上に形成された配線及びボンディングワイヤ８４ｂを介して、中間分岐部５１の配線部分５１ｂと電気的に接続されている。
【００４６】
中間整合部５５は、配線パターン５３ａと同数の配線パターン５５ａを含む。これらの配線パターン５５ａは、方向Ａ２に沿って並んでいる。各配線パターン５３ａの出力端子１２側の他端は、ボンディングワイヤ８５ｂを介して、対応する配線パターン５５ａの入力端子１１側の一端と電気的に接続されている。各配線パターン５５ａの出力端子１２側の他端は、ボンディングワイヤ８６ｂを介して、トランジスタ素子２４を構成する各トランジスタのゲート端子に接続されている。なお、上述した配線パターン５３ａ間のウィルキンソンカプラは、配線パターン５５ａ間に設けられてもよい。
【００４７】
配線パターン５２ａ，５３ａ，５４ａ，及び５５ａは、他の配線と比較して幅広に形成されており、底板１０ａとの間の寄生容量によってキャパシタを構成する。また、各ボンディングワイヤ８５ａ，８５ｂ，８６ａ，及び８６ｂは寄生インダクタンスを有する。従って、配線パターン５２ａ，５３ａ，５４ａ，及び５５ａ及び各ボンディングワイヤ８５ａ，８５ｂ，８６ａ，及び８６ｂにより、整合回路が実現されている。
【００４８】
また、トランジスタ素子２３，２４は方向Ａ２に延びる細長形状を有するので、それぞれ単独の配線パターンでは、素子の両端と中央部との距離の差が大きく、適正に整合を取ることが難しくなる。従って、本実施形態では、トランジスタ素子２３に対して配線パターン５２ａ及び５４ａがそれぞれ複数設けられ、トランジスタ素子２４に対して配線パターン５３ａ及び５５ａがそれぞれ複数設けられている。これにより、適正に整合を取ることが容易となる。
【００４９】
増幅器２２の後段には、出力整合部５６〜５９及び出力合成部６０が配置されている。出力整合部５６〜５９及び出力合成部６０は、基準軸ＡＸに関して線対称な配線形状を有する。
【００５０】
出力整合部５６，５８は、増幅器２２と出力合成部６０との間において、基準軸ＡＸを挟む一対の領域の一方に配置されている。出力整合部５６，５８は、底板１０ａ上に設けられた絶縁部材５０ｆ，５０ｈ上にそれぞれ形成された配線パターンである。出力整合部５６は、複数（例えば４つ）の配線パターン５６ａを含む。これらの配線パターン５６ａは、方向Ａ２に沿って並んでいる。出力整合部５８は、配線パターン５６ａと同数の配線パターン５８ａを含む。これらの配線パターン５８ａは、方向Ａ２に沿って並んでいる。各配線パターン５６ａの入力端子１１側の一端は、ボンディングワイヤ８７ａを介して、トランジスタ素子２３を構成する各トランジスタのドレイン端子に接続されている。各配線パターン５６ａの出力端子１２側の他端は、ボンディングワイヤ８８ａを介して、対応する配線パターン５８ａの入力端子１１側の一端と電気的に接続されている。
【００５１】
出力整合部５７，５９は、増幅器２２と出力合成部６０との間において、基準軸ＡＸを挟む一対の領域の他方（出力整合部５７，５９とは反対側）に配置されている。出力整合部５７，５９は、底板１０ａ上に設けられた絶縁部材５０ｇ，５０ｉ上にそれぞれ形成された配線パターンである。出力整合部５７は、配線パターン５６ａと同数の配線パターン５７ａを含む。これらの配線パターン５７ａは、方向Ａ２に沿って並んでいる。出力整合部５９は、配線パターン５８ａと同数の配線パターン５９ａを含む。これらの配線パターン５９ａは、方向Ａ２に沿って並んでいる。各配線パターン５７ａの入力端子１１側の一端は、ボンディングワイヤ８７ｂを介して、トランジスタ素子２４を構成する各トランジスタのドレイン端子に接続されている。各配線パターン５７ａの出力端子１２側の他端は、ボンディングワイヤ８８ｂを介して、対応する配線パターン５９ａの入力端子１１側の一端と電気的に接続されている。
【００５２】
配線パターン５６ａ，５７ａ，５８ａ，及び５９ａは、他の配線と比較して幅広に形成されており、底板１０ａとの間の容量によってキャパシタを構成する。また、各ボンディングワイヤ８７ａ，８７ｂ，８８ａ，及び８８ｂは寄生インダクタンスを有する。従って、配線パターン５６ａ，５７ａ，５８ａ，及び５９ａ及び各ボンディングワイヤ８７ａ，８７ｂ，８８ａ，及び８８ｂにより、整合回路が実現されている。また、出力整合部５７，５９においても、トランジスタ素子２３に対して配線パターン５６ａ及び５８ａがそれぞれ複数設けられ、トランジスタ素子２４に対して配線パターン５７ａ及び５９ａがそれぞれ複数設けられている。これにより、適正に整合を取ることが容易となる。
【００５３】
出力合成部６０は、底板１０ａ上に設けられた絶縁部材５０ｊ上に形成された配線パターンである。出力合成部６０は、基準軸ＡＸ上に位置する出力合成点Ｐ４を含み、出力合成点Ｐ４から基準軸ＡＸを跨いで延びており、基準軸ＡＸに関して線対称な形状を有する。すなわち、出力合成部６０は、基準軸ＡＸを挟む一対の領域の一方に延びる配線部分６０ａと、基準軸ＡＸを挟む一対の領域の他方に延びる配線部分６０ｂとを有する。複数の配線パターン５８ａの出力端子１２側の他端は、絶縁部材５０ｈ上に形成された配線及びボンディングワイヤ８９ａを介して、配線部分６０ａと電気的に接続されている。複数の配線パターン５９ａの出力端子１２側の他端は、絶縁部材５０ｉ上に形成された配線及びボンディングワイヤ８９ｂを介して、配線部分６０ｂと電気的に接続されている。出力合成部６０は、出力合成点Ｐ４において、ボンディングワイヤ９０を介して出力端子１２と電気的に接続されている。
【００５４】
再び図２を参照する。ハウジング１０は、出力バイアス端子１３及び入力バイアス端子１４を更に有する。出力バイアス端子１３及び入力バイアス端子１４は、方向Ａ１におけるハウジング１０の一端側において、基準軸ＡＸに関して対称に配置されている。本実施形態では、出力バイアス端子１３及び入力バイアス端子１４は、方向Ａ２において入力端子１１を挟んで配置されている。出力バイアス端子１３と入力端子１１との距離と、入力バイアス端子１４と入力端子１１との距離とは互いに等しい。
【００５５】
出力バイアス端子１３は、絶縁部材１７上に形成された金属膜であり、絶縁部材１７を挟んで底板１０ａ上に設けられ、ハウジング１０の端壁１０ｂを方向Ａ１に貫通している。出力バイアス端子１３の一端は、端壁１０ｂの内側に位置し、半導体増幅装置１Ａが備える複数の増幅器のうち終段の増幅器を除くいずれかの増幅器（第１の増幅器）の出力端と電気的に接続される。出力バイアス端子１３の一端は、増幅器２０の出力端と電気的に接続されている。出力バイアス端子１３の他端は、端壁１０ｂの外側に位置し、方向Ａ１における底板１０ａの一端に達している。
【００５６】
入力バイアス端子１４は、絶縁部材１８上に形成された金属膜であり、絶縁部材１８を挟んで底板１０ａ上に設けられ、ハウジング１０の端壁１０ｂを方向Ａ１に貫通している。入力バイアス端子１４の一端は、端壁１０ｂの内側に位置し、半導体増幅装置１Ａが備える複数の増幅器のうち初段の増幅器を除くいずれかの増幅器（第２の増幅器）の出力端と電気的に接続される。本実施形態においては、入力バイアス端子１４の一端は、増幅器２２の出力端と電気的に接続されている。入力バイアス端子１４の他端は、端壁１０ｂの外側に位置し、方向Ａ１における底板１０ａの一端に達している。
【００５７】
図５は、出力バイアス入力回路３１、出力バイアス終端回路３２、入力バイアス入力回路３３、及び入力バイアス終端回路３４の部品配置を示す拡大平面図である。図５に示されるように、出力バイアス終端回路３２及び入力バイアス入力回路３３は、基準軸ＡＸを挟む一対の領域の一方に配置され、出力バイアス入力回路３１及び入力バイアス終端回路３４は、該一対の領域の他方に配置されている。
【００５８】
出力バイアス入力回路３１は、出力バイアス端子１３の近傍から中間整合部４３の配線パターン４３ｂまで延びており、出力バイアス終端回路３２は、中間整合部４３の配線パターン４３ａから入力バイアス端子１４の近傍まで延びている。出力バイアス入力回路３１と出力バイアス終端回路３２とは、基準軸ＡＸに関して略線対称な部品配置及び配線形状を有する。
【００５９】
入力バイアス入力回路３３は、入力バイアス端子１４から中間分岐部５１の近傍まで延びており、入力バイアス終端回路３４は、中間分岐部５１から出力バイアス端子１３の近傍まで延びている。入力バイアス入力回路３３と入力バイアス終端回路３４とは、基準軸ＡＸに関して略線対称な部品配置及び配線形状を有する。
【００６０】
出力バイアス入力回路３１は、入力バイアス終端回路３４と基準軸ＡＸとの間に配置されている。本実施形態では、出力バイアス入力回路３１は、トランジスタ素子２１並びに絶縁部材４０ａ及び４０ｂと、入力バイアス終端回路３４との間に配置されている。また、出力バイアス終端回路３２は、入力バイアス入力回路３３と基準軸ＡＸとの間に配置されている。本実施形態では、出力バイアス終端回路３２は、トランジスタ素子２１並びに絶縁部材４０ａ及び４０ｂと、入力バイアス入力回路３３との間に配置されている。
【００６１】
出力バイアス入力回路３１は、増幅器２０と中間合成点Ｐ２との間において、基準軸ＡＸに対して出力バイアス端子１３と同じ側に位置する配線（例えば中間整合部４３の配線パターン４３ｂ）に接続される。一例では、出力バイアス入力回路３１は、キャパシタＣ１と、配線パターン７１ａとを有する。配線パターン７１ａは、方向Ａ１に沿って延びており、絶縁性の第１給電基板７１上に形成されている。キャパシタＣ１は、いわゆるダイキャップであって、出力バイアス端子１３の近傍に配置され、例えば方向Ａ１における第１給電基板７１と出力バイアス端子１３との間の領域に配置されている。キャパシタＣ１の一方の電極は、ボンディングワイヤ９１ａを介して出力バイアス端子１３と接続され、また、ボンディングワイヤ９１ｂを介して配線パターン７１ａの一端と接続されている。キャパシタＣ１の他方の電極は、基準電位を規定する底板１０ａに導電接合されている。配線パターン７１ａの他端は、ボンディングワイヤ９１ｃを介して中間整合部４３の配線パターン４３ｂと接続されている。
【００６２】
出力バイアス終端回路３２は、増幅器２０と中間合成点Ｐ２との間において、基準軸ＡＸに対して出力バイアス端子１３とは異なる側（すなわち、入力バイアス端子１４と同じ側）に位置する配線（例えば中間整合部４３の配線パターン４３ａ）に接続される。そして、出力バイアス終端回路３２は、入力バイアス端子１４の近傍にて終端される。
【００６３】
一例では、出力バイアス終端回路３２は、キャパシタＣ２と、配線パターン７２ａとを有する。配線パターン７２ａは、基準軸ＡＸに関して配線パターン７１ａと対称な配置及び形状を有し、方向Ａ１に沿って延びており、絶縁性の第２給電基板７２上に形成されている。キャパシタＣ２は、基準軸ＡＸに関してキャパシタＣ１と対称な位置であって、入力バイアス端子１４の近傍、例えば方向Ａ１における第２給電基板７２と入力バイアス端子１４との間に配置されている。キャパシタＣ２の一方の電極は、ボンディングワイヤ９１ｅを介して配線パターン７２ａの一端と接続されている。キャパシタＣ２の他方の電極は、基準電位を規定する底板１０ａに導電接合されている。配線パターン７２ａの他端は、ボンディングワイヤ９１ｄを介して中間整合部４３の配線パターン４３ａと接続されている。
【００６４】
なお、上記の例ではボンディングワイヤ９１ｃ，９１ｄが中間整合部４３に接続されているが、ボンディングワイヤ９１ｃ，９１ｄは中間合成部４４に接続されてもよい。
【００６５】
入力バイアス入力回路３３は、中間分岐点Ｐ３と増幅器２２との間において、基準軸ＡＸに対して入力バイアス端子１４と同じ側に位置する配線に接続される。一例では、入力バイアス入力回路３３は、キャパシタＣ３及びＣ５と、配線パターン７２ｂと、抵抗Ｒ１とを有する。配線パターン７２ｂは、方向Ａ１に沿って延びており、第２給電基板７２上に形成されている。キャパシタＣ３は、入力バイアス端子１４の近傍に配置され、例えば方向Ａ１における第２給電基板７２と入力バイアス端子１４との間の領域に配置されている。キャパシタＣ３の一方の電極は、ボンディングワイヤ９２ａを介して入力バイアス端子１４と接続され、また、ボンディングワイヤ９２ｂを介して配線パターン７２ｂの一端と接続されている。キャパシタＣ３の他方の電極は、基準電位を規定する底板１０ａに導電接合されている。
【００６６】
抵抗Ｒ１は、中間分岐部５１の近傍に配置され、方向Ａ２において中間分岐部５１と並んでいる。抵抗Ｒ１は、底板１０ａ上に設けられた絶縁部材７０ａ上に形成されている。キャパシタＣ５は、方向Ａ１において絶縁部材７０ａと第２給電基板７２との間に配置されている。抵抗Ｒ１の一端は、中間分岐部５１のうち基準軸ＡＸを挟む一対の領域の一方に延びる配線部分５１ａと、ボンディングワイヤ９２ｅを介して接続されている。抵抗Ｒ１の他端は、ボンディングワイヤ９２ｄを介してキャパシタＣ５の一方の電極と接続されている。キャパシタＣ５の一方の電極は、更に、ボンディングワイヤ９２ｃを介して配線パターン７２ｂの他端と接続されている。キャパシタＣ５の他方の電極は、基準電位を規定する底板１０ａに導電接合されている。
【００６７】
入力バイアス終端回路３４は、中間分岐点Ｐ３と増幅器２２との間において、基準軸ＡＸに対して入力バイアス端子１４とは異なる側（すなわち、出力バイアス端子１３と同じ側）に位置する配線に接続される。そして、入力バイアス終端回路３４は、出力バイアス端子１３の近傍にて終端される。
【００６８】
一例では、入力バイアス終端回路３４は、キャパシタＣ４及びＣ６と、配線パターン７１ｂと、抵抗Ｒ２とを有する。配線パターン７１ｂは、基準軸ＡＸに関して配線パターン７２ａと対称な配置及び形状を有し、方向Ａ１に沿って延びており、第２給電基板７２上に形成されている。キャパシタＣ４は、基準軸ＡＸに関してキャパシタＣ３と対称な位置であって、出力バイアス端子１３の近傍、例えば方向Ａ１における第１給電基板７１と出力バイアス端子１３との間に配置されている。キャパシタＣ４の一方の電極は、ボンディングワイヤ９２ｉを介して配線パターン７１ｂの一端と接続されている。キャパシタＣ４の他方の電極は、基準電位を規定する底板１０ａに導電接合されている。
【００６９】
抵抗Ｒ２は、中間分岐部５１の近傍であって、基準軸ＡＸに関して抵抗Ｒ１と対称な位置に配置され、方向Ａ２において中間分岐部５１と並んでいる。言い換えると、方向Ａ２において抵抗Ｒ１，Ｒ２が中間分岐部５１を挟んでいる。抵抗Ｒ２は、底板１０ａ上に設けられた絶縁部材７０ｂ上に形成されている。キャパシタＣ６は、基準軸ＡＸに関してキャパシタＣ５と対称な位置であって、方向Ａ１における絶縁部材７０ｂと第１給電基板７１との間の領域に配置されている。抵抗Ｒ１の一端は、中間分岐部５１のうち基準軸ＡＸを挟む一対の領域の他方に延びる配線部分５１ｂと、ボンディングワイヤ９２ｆを介して接続されている。抵抗Ｒ１の他端は、ボンディングワイヤ９２ｇを介してキャパシタＣ６の一方の電極と接続されている。キャパシタＣ６の一方の電極は、更に、ボンディングワイヤ９２ｈを介して配線パターン７１ｂの他端と接続されている。キャパシタＣ６の他方の電極は、基準電位を規定する底板１０ａに導電接合されている。
【００７０】
なお、上記の例ではボンディングワイヤ９２ｅ，９２ｆが中間分岐部５１に接続されているが、ボンディングワイヤ９２ｅ，９２ｆは中間整合部５２，５３または５４，５５に接続されてもよい。
【００７１】
以上に説明した本実施形態の半導体増幅装置１Ａによって得られる効果について、従来の課題と共に説明する。近年、例えば衛星搭載用といった、高周波帯で動作し且つ高出力を必要とする半導体増幅装置が望まれている。単独のトランジスタ素子によって高出力を得るには限界があるので、一般的には、複数のトランジスタ素子を並列に接続し、増幅後の高周波信号を出力段にて合波する。また、小信号入力から大信号出力を得る為には、二段もしくは複数段のトランジスタを直列に接続することが有効である。従来の半導体増幅装置では、各段のトランジスタ毎にハウジングを設け、各段のハウジングの外において段間を接続していた。このような方式では、各段間において、出力バイアス回路を前段のトランジスタの出力端に、入力バイアス回路を後段のトランジスタの入力端に、それぞれ容易に接続することができる。
【００７２】
しかしながら、複数段のトランジスタが１つのハウジング内に収容される場合、初段を除くトランジスタの入力バイアスと、終段を除くトランジスタの出力バイアスとを如何にして供給するかが課題となる。前述したように、特許文献１に記載された高周波増幅器では、これらのバイアスを入力する為に、高周波信号の伝達経路がＺ字状に屈曲している。このような伝達経路の形状は、高周波帯域において安定した信号伝達の妨げとなる。
【００７３】
このような課題に対し、半導体増幅装置１Ａでは、複数の増幅器２０，２２が、方向Ａ１に延びる基準軸ＡＸ上に並んで配置され、互いに直列に接続されている。更に、入力端子１１が、方向Ａ１におけるハウジング１０の一端側において基準軸ＡＸ上に配置されており、出力端子１２が、方向Ａ１におけるハウジング１０の他端側において基準軸ＡＸ上に配置されている。そして、増幅器２０の出力端に出力バイアスを提供する出力バイアス端子１３と、増幅器２２の入力端に入力バイアスを提供する入力バイアス端子１４とが、ハウジング１０の一端側において、基準軸ＡＸに関して対称に配置されている。
【００７４】
すなわち、本実施形態では、出力バイアス端子１３及び入力バイアス端子１４の配置を工夫することにより、入力端子１１、複数の増幅器２０，２２、及び出力端子１２を、一直線上に並べて配置することができる。従って、特許文献１に記載された高周波増幅器と比較して、高周波信号の伝達経路の屈曲を低減し、高周波帯域における安定した信号伝達を実現することができる。
【００７５】
なお、上述した形態では、出力バイアス端子１３及び入力バイアス端子１４がハウジング１０の一端側に配置されているが、出力バイアス端子及び入力バイアス端子はハウジング１０の他端側（出力端子１２側）に配置されてもよい。その場合においても、出力バイアス端子及び入力バイアス端子は、基準軸ＡＸに関して対称に配置される。すなわち、その場合、出力バイアス端子及び入力バイアス端子は、出力端子１２を挟んで方向Ａ２に並ぶ。
【００７６】
また、本実施形態のように、入力バイアス端子１４から延びる入力バイアス入力回路３３、及び出力バイアス端子１３の近傍にて終端される入力バイアス終端回路３４が、中間分岐点Ｐ３と増幅器２２との間の配線に接続されてもよい。このように、基準軸ＡＸに関して入力バイアス入力回路３３とは反対側に入力バイアス終端回路３４を設け、入力バイアス終端回路３４を、入力バイアス端子１４と対称に配置された出力バイアス端子１３の近傍にて終端させることにより、入力バイアスを増幅器２２に入力するための回路（入力バイアス入力回路３３及び入力バイアス終端回路３４）を、基準軸ＡＸに関して略対称形に配置することができる。更に、本実施形態では、基準軸ＡＸに対して入力バイアス端子１４と同じ側に位置する配線部分５１ａに入力バイアス入力回路３３を接続し、基準軸ＡＸに対して入力バイアス端子１４とは異なる側に位置する配線部分５１ｂに入力バイアス終端回路３４を接続している。これらの構成によって、トランジスタ素子２３の動作特性とトランジスタ素子２４の動作特性とを互いに揃えることができ、後段の増幅器２２全体の増幅動作を安定させることができる。なお、入力バイアス入力回路３３及び入力バイアス終端回路３４は、疑似的には高周波信号に対して基準電位線（ＧＮＤ線）とみなされる。
【００７７】
また、本実施形態のように、入力バイアス入力回路３３及び入力バイアス終端回路３４は、積分回路をそれぞれ有してもよい。入力バイアス入力回路３３が積分回路を有することによって、入力バイアスの変動を抑制し、安定した入力バイアスを増幅器２２に提供することができる。また、入力バイアス終端回路３４が積分回路を有することによって、入力バイアス終端回路３４の回路構成を入力バイアス入力回路３３と略対称とし、増幅器２２全体の増幅動作を更に安定させることができる。
【００７８】
また、本実施形態のように、出力バイアス端子１３から延びる出力バイアス入力回路３１、及び入力バイアス端子１４の近傍にて終端される出力バイアス終端回路３２が、増幅器２０と中間合成点Ｐ２との間の配線に接続されてもよい。このように、基準軸ＡＸに関して出力バイアス入力回路３１とは反対側に出力バイアス終端回路３２を設け、出力バイアス終端回路３２を、出力バイアス端子１３と対称に配置された入力バイアス端子１４の近傍にて終端させることにより、出力バイアスを増幅器２０に入力するための回路（出力バイアス入力回路３１及び出力バイアス終端回路３２）を、基準軸ＡＸに関して略対称形に配置することができる。更に、本実施形態では、基準軸ＡＸに対して出力バイアス端子１３と同じ側に位置する配線パターン４３ａに出力バイアス入力回路３１を接続し、基準軸ＡＸに対して出力バイアス端子１３とは異なる側に位置する配線パターン４３ｂに出力バイアス終端回路３２を接続している。これらの構成によって、増幅器２０の複数のトランジスタのうち基準軸ＡＸに関して出力バイアス端子１３と同じ側に位置するトランジスタの動作特性と、出力バイアス端子１３とは異なる側に位置するトランジスタの動作特性とを、互いに揃えることができる。従って、増幅器２０全体の増幅動作を安定させることができる。なお、出力バイアス入力回路３１及び出力バイアス終端回路３２は、疑似的には高周波信号に対して基準電位線（ＧＮＤ線）とみなされる。
【００７９】
また、本実施形態のように、出力バイアス入力回路３１及び出力バイアス終端回路３２は、高周波成分を阻止するＲＦチョークをそれぞれ有してもよい。出力バイアス入力回路３１が高周波成分を阻止するＲＦチョークを有することによって、出力バイアスの変動を抑制し、安定した出力バイアスを増幅器２０に提供することができる。また、出力バイアス終端回路３２が高周波成分を阻止するＲＦチョークを有することによって、出力バイアス終端回路３２の回路構成を出力バイアス入力回路３１と略対称とし、増幅器２０全体の増幅動作を更に安定させることができる。
【００８０】
また、本実施形態のように、出力バイアス入力回路３１は、入力バイアス終端回路３４と基準軸ＡＸとの間に配置され、出力バイアス終端回路３２は、入力バイアス入力回路３３と基準軸ＡＸとの間に配置されてもよい。例えばこのような回路の配置によって、出力バイアス入力回路３１と出力バイアス終端回路３２とを基準軸ＡＸに関して略対称に配置し、入力バイアス終端回路３４と入力バイアス入力回路３３とを基準軸ＡＸに関して略対称に配置することが可能となる。
【００８１】
なお、本実施形態では、中間整合部５２と中間整合部５３とが個別の絶縁部材５０ｂ，５０ｃ上にそれぞれ形成されているが、中間整合部５２，５３は共通の絶縁部材上に形成されてもよい。または、中間分岐部５１と中間整合部５２，５３とが共通の絶縁部材上に形成されてもよい。その場合、ボンディングワイヤ８４ａ，８４ｂは省略される。同様に、出力整合部５８，５９は共通の絶縁部材上に形成されてもよい。または、出力合成部６０と出力整合部５８，５９とが共通の絶縁部材上に形成されてもよい。その場合、ボンディングワイヤ８９ａ，８９ｂは省略される。
【００８２】
本発明による半導体増幅装置は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態の半導体増幅装置１Ａは２段の増幅器２０，２２を備えているが、半導体増幅装置は、３段以上の増幅器を備えてもよい。増幅器の段数が増すほど半導体増幅装置全体の増幅率が大きくなり、動作の安定性が求められるので、本発明の技術が更に有効となる。その場合、追加で設けられる出力バイアス端子及び入力バイアス端子は、ハウジングの一端側もしくは他端側において、基準軸ＡＸに関して対称に配置される。
【符号の説明】
【００８３】
１Ａ…半導体増幅装置、１０…ハウジング、１０ａ…底板、１０ｂ，１０ｃ…端壁、１０ｄ，１０ｅ…側壁、１０ｆ…切り欠き部、１１…入力端子、１２…出力端子、１３…出力バイアス端子、１４…入力バイアス端子、１５〜１８…絶縁部材、２０，２２…増幅器、２１…トランジスタ素子、２３，２４…トランジスタ素子、３１…出力バイアス入力回路、３２…出力バイアス終端回路、３３…入力バイアス入力回路、３４…入力バイアス終端回路、４０ａ，４０ｂ…絶縁部材、４１…入力分岐部、４２…入力整合部、４２ａ，４２ｂ…配線パターン、４３…中間整合部、４３ａ，４３ｂ…配線パターン、４４…中間合成部、４４ａ，４４ｂ…配線部分、５０ａ〜５０ｊ…絶縁部材、５１…中間分岐部、５１ａ，５１ｂ…配線部分、５２〜５５…中間整合部、５２ａ，５３ａ，５４ａ，５５ａ…配線パターン、５６〜５９…出力整合部、５６ａ，５７ａ，５８ａ，５９ａ…配線パターン、６０…出力合成部、７０ａ，７０ｂ…絶縁部材、７１ａ，７１ｂ，７２ａ，７２ｂ…配線パターン、８０〜８３…ボンディングワイヤ、８４ａ〜８９ａ，８４ｂ〜８９ｂ，９０，９１ａ〜９１ｅ，９２ａ〜９２ｉ…ボンディングワイヤ、Ａ１，Ａ２…方向、ＡＸ…基準軸、Ｃ１〜Ｃ６…キャパシタ、Ｃ７…結合キャパシタ、ＧＮＤ…基準電位線、Ｌ１〜Ｌ４…インダクタ、Ｎ１〜Ｎ６…ノード、Ｐ１…入力分岐点、Ｐ２…中間合成点、Ｐ３…中間分岐点、Ｐ４…出力合成点、Ｒ１，Ｒ２…抵抗。
【図１】
2019080148.tif 000003
【図２】
2019080148.tif 000004
【図３】
2019080148.tif 000005
【図４】
2019080148.tif 000006
【図５】
2019080148.tif 000007
【図６】
2019080148.tif 000008