(57)【要約】      （修正有）【課題】スイッチングレギュレータが備える電界効果トランジスタの劣化状況の把握を支援し得る出力装置等の提供。【解決手段】出力装置は、スイッチングレギュレータが備える電界効果トランジスタのソースとドレインとの間で消費される電力を表す電力情報を導出する導出部と、前記電力情報を出力する出力部と、を備える。検出部１３１ａは第一電流情報および第一電圧情報を、検出部１３１ｂは第二電流情報および第二電圧情報を、温度センサ１２６ａは温度情報を、それぞれ導出部である処理部１４６に送付する。処理部１４６は、送付された情報から第三電圧、第一電力、第二電力を導出する。処理部１４６は、これら出力情報より劣化情報を導出し、出力部１５１へ出力する。出力部１５１は、処理部１４６の指示に従い、情報を出力する。【選択図】図１
2019080383.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータが備える電界効果トランジスタのソースとドレインとの間で消費される電力を表す電力情報を導出する導出部と、
前記電力情報を出力する出力部と、
を備える、出力装置。
【請求項２】
前記出力部は、前記ソースと前記ドレインとの間の電圧を表す電圧情報を出力する、請求項１に記載された出力装置。
【請求項３】
前記電圧情報が、前記電圧に係る電圧波形である、請求項２に記載された出力装置。
【請求項４】
前記出力部は、前記ソースと前記ドレインとの間を流れる電流を表す電流情報を出力する、請求項１又は請求項２に記載された出力装置。
【請求項５】
前記電力情報が、前記ソースと前記ドレインとの間で消費される電力に係る電力波形を含む、請求項１乃至請求項４のうちのいずれか１に記載された出力装置。
【請求項６】
前記電力情報が、前記ソースと前記ドレインとの間で消費される電力に係る電力波形の振幅を含む、請求項１乃至請求項４のうちのいずれか１に記載された出力装置。
【請求項７】
前記出力部は、前記ソースと前記ドレインとの間で消費される電力に係る電力波形の振幅が第一閾値を超えた場合に所定の第一情報を出力する、請求項１乃至請求項４のうちのいずれか１に記載された出力装置。
【請求項８】
前記出力部は、前記ソースと前記ドレインとの間の電圧に係る電圧波形の振幅が第二閾値を超えた場合に所定の第二情報を出力する、請求項１又は請求項２に記載された出力装置。
【請求項９】
前記出力部は、前記電界効果トランジスタの温度又は前記電界効果トランジスタの近傍の温度を表す情報を出力する、請求項１乃至請求項８のうちのいずれか一に記載された出力装置。
【請求項１０】
前記出力部は、前記電界効果トランジスタの温度又は前記電界効果トランジスタの近傍の温度が第三閾値を超えた場合に所定の第三情報を出力する、請求項１乃至請求項８のうちのいずれか一に記載された出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、劣化状況を出力する装置に関する。
【背景技術】
【０００２】
直流電圧をより低い直流電圧に変換する装置として、ＦＥＴを用いたスイッチングレギュレータが一般的に利用されている（特許文献１及び非特許文献１参照）。ここで、ＦＥＴは、電界効果トランジスタを意味し、Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒの略である。
【０００３】
ここで、特許文献１は、平滑用の電解コンデンサの寿命が末期であると判定された時にそれを通達するスイッチングレギュレータを開示する。
【０００４】
また、非特許文献１は、本発明に関連して、同期整流型のスイッチングレギュレータを開示する。
【０００５】
また、非特許文献２は、本発明に関連して、センサＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）を開示する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−２０１９６２号公報
【非特許文献】
【０００７】
【非特許文献１】ＥＤＮ  ＪＡＰＡＮ、”同期整流”、［平成２９年１０月６日検索］、インターネット（ｈｔｔｐ：／／ｅｄｎｊａｐａｎ．ｃｏｍ／ｅｄｎ／ａｒｔｉｃｌｅｓ／１００３／０３／ｎｅｗｓ１０６．ｈｔｍｌ）
【非特許文献２】製品一覧、”０  〜  ５０Ａ  コンダクタ一体型  センサー  ＩＣ”Ａｌｌｅｇｒｏ  ＭｉｃｒｏＳｙｓｔｅｍｓ，  ＬＬＣ、［平成２９年１０月６日検索］、インターネット（ｈｔｔｐ：／／ｗｗｗ．ａｌｌｅｇｒｏｍｉｃｒｏ．ｃｏｍ／ｊａ−ＪＰ／Ｐｒｏｄｕｃｔｓ／Ｃｕｒｒｅｎｔ−Ｓｅｎｓｏｒ−ＩＣｓ／Ｚｅｒｏ−Ｔｏ−Ｆｉｆｔｙ−Ａｍｐ−Ｉｎｔｅｇｒａｔｅｄ−Ｃｏｎｄｕｃｔｏｒ−Ｓｅｎｓｏｒ−ＩＣｓ．ａｓｐｘ）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１は、電解コンデンサの寿命が末期に近づいた時にその旨を知らせることは可能である。しかしながら、スイッチングレギュレータにおいては、電解コンデンサに代えて寿命の長い固体コンデンサ等が用いられることも多い。その場合は、スイッチングレギュレータの寿命はＦＥＴの寿命により決まる場合が多い。しかしながら、これまでのところスイッチングレギュレータにおけるＦＥＴの寿命推定方法は知られていない。
【０００９】
本発明は、スイッチングレギュレータが備える電界効果トランジスタの劣化状況の把握を支援し得る出力装置等の提供を目的とする。
【課題を解決するための手段】
【００１０】
本発明の出力装置は、スイッチングレギュレータが備える電界効果トランジスタのソースとドレインとの間で消費される電力を表す電力情報を導出する導出部と、前記電力情報を出力する出力部と、を備える。
【発明の効果】
【００１１】
本発明の出力装置等は、スイッチングレギュレータが備える電界効果トランジスタの劣化状況の把握を支援し得る。
【図面の簡単な説明】
【００１２】
【図１】本実施形態のコンバータ装置の構成例を表す概念図である。
【図２】本実施形態の出力装置を適用し得るスイッチングレギュレータの構成例を表す概念図である。
【図３】本実施形態の出力装置の構成例を表す概念図である。
【図４】ＦＥＴが理想的なスイッチングを行う場合の、電圧波形、電流波形及び電力波形の例を表すイメージ図である。
【図５】劣化の進んだＦＥＴにおける電圧波形の例を表すイメージ図である。
【図６】劣化の進んだＦＥＴにおける、電圧波形と電流波形と電力波形との例を表すイメージ図である。
【図７】実施形態の出力装置の最小限の構成を表すブロック図である。
【発明を実施するための形態】
【００１３】
［構成と動作］
図１は、本実施形態のコンバータ装置の例であるコンバータ装置１０１の構成を表す概念図である。
【００１４】
コンバータ装置１０１は、図２に表すスイッチングレギュレータ２０１に、図３に表す出力装置３０１を組み合わせたものである。ここで、スイッチングレギュレータ２０１は、本実施形態の出力装置を適用し得るスイッチングレギュレータの例である。また、出力装置３０１は、本実施形態の出力装置の例である。
【００１５】
図２に表すスイッチングレギュレータ２０１は、周知の、同期整流タイプのスイッチングレギュレータである。同期整流タイプのスイッチングレギュレータについては、非特許文献１に開示がある。
【００１６】
端子Ａには直流の入力電圧が入力される。端子Ｃには所定のデューティ比で切り替わるゲート電圧が入力される。また、端子Ｄには、端子Ｃに入力されるゲート電圧とは逆相で切り替わるゲート電圧が入力される。これらにより、端子Ｂからは、前記デューティ比に応じた、前記入力電圧より低い、直流の出力電圧が出力される。当該出力電圧は、外部の負荷に供給されることが想定されている。
【００１７】
非特許文献２にも記述があるように、スイッチングレギュレータ２０１の動作の詳細は周知であるので、ここでは、その説明を省略する。
【００１８】
検出部１３１ａは、経路の前記経路の検出部１３１ａの設置位置の電流の時間変化を継続的に検出し、検出した電流を表す情報である第一電流情報を、順次、処理部１４６に送付する。検出部１３１ａは、また、前記経路の検出部１３１ａの設置位置の電圧の時間変化を継続的に検出し、検出した電圧を表す情報である第一電圧情報を、順次、処理部１４６に送付する。
【００１９】
検出部１３１ｂは、経路の前記経路の検出部１３１ｂの設置位置の電流の時間変化を継続的に検出し、検出した電流を表す情報である第二電流情報を、順次、処理部１４６に送付する。検出部１３１ｂは、また、前記経路の検出部１３１ｂの設置位置の電圧の時間変化を継続的に検出し、検出した電圧を表す情報である第二電圧情報を、順次、処理部１４６に送付する。
【００２０】
検出部１３１ａ及び１３１ｂとしては、例えば、市販のセンサＩＣを用いることができる。ここで、ＩＣは、Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔの略である。市販のセンサＩＣとしては、例えば、非特許文献２に記載されたものを用いることができる。
【００２１】
温度センサ１２６ａは、ＦＥＴ１１１ａ及び１１１ｂの近傍の温度の時間変化を継続的に測定する。温度センサ１２６ａは、測定した温度を表す情報である温度情報を処理部１４６に送付する。
【００２２】
処理部１４６は、検出部１３１ａから送付された前記第一電圧情報と検出部１３１ｂから送付された前記第二電圧情報とから、ＦＥＴ１１１ａのソース−ドレイン間の電圧である第三電圧を導出する。そして、処理部１４６は、前記第一電流情報に含まれる第一電流値と前記第三電圧とから、ＦＥＴ１１１ａのソース−ドレイン間で発生する消費電力である第一電力を継続的に導出する。
【００２３】
処理部１４６は、また、第二電圧と第二電流値と前記第三電圧とから、ＦＥＴ１１１ｂのソース−ドレイン間で発生する消費電力である第二電力を継続的に導出する。ここで、前記第二電圧は、検出部１３１ｂから送付された前記第二電圧情報に含まれるものである。また、前記第二電流値は、同じく検出部１３１ｂから送付された前記第二電流情報に含まれものである。
【００２４】
処理部１４６は、以下の七つの出力情報の出力を出力部１５１に行わせる。
【００２５】
第一の前記出力情報は、前記第一電流情報に含まれる第一電流値の時間変化（波形）である。前記第一電流値は、ＦＥＴ１１１ａのソース−ドレイン間を流れる電流に相当する。第一電流値の波形は、ＦＥＴ１１１ａが劣化することにより変化し得る。従い、第一電流値の波形は、ＦＥＴ１１１ａの劣化を表す指標となり得る。
【００２６】
第二の前記出力情報は、前記第三電圧の時間変化（波形）である。前記第三電圧は、前述のように、ＦＥＴ１１１ａのソース−ドレイン間の電圧に相当する。ＦＥＴ１１１ａのスイッチング特性が劣化すると、後述のように、ソース−ドレイン間の電圧波形にリンギングノイズが現れる場合があることが経験的に理解されている。リンギングノイズの現れ方の例は、図５を参照して後述する。従い、前記第三電圧の電圧波形は、ＦＥＴ１１１ａの劣化を表す指標となり得る。
【００２７】
第三の前記出力情報は、前記第一電力の時間変化である。前記第一電力は、ＦＥＴ１１１ａのソース−ドレイン間での消費電力に相当する。ＦＥＴの消費電力は、そのＦＥＴが理想的なスイッチング動作をするときにはゼロである。しかしながら、ＦＥＴが劣化して、例えば、スイッチング時の立ち上がりや立下りが鈍るとする。すると、鈍った立ち上がりや立下りのタイミングで、ソース−ドレイン間が電流を遮断しない程度の小さい抵抗値になる時間帯が存在し得る。その場合、その抵抗値のソース−ドレイン間を流れる電流により、ソース−ドレイン間での消費電力が発生し得る。ソース−ドレイン間で消費電力が発生し得る場合の例は、図６を参照して後述する。上記理由により前記第一電力は、ＦＥＴ１１１ａの劣化を表す指標となり得る。
【００２８】
第四の前記出力情報は、前記第二電流情報に含まれる第二電流値の時間変化（波形）である。前述の第一電流値の波形についての説明と同様の説明により、第二電流値の波形は、ＦＥＴ１１１ｂの劣化を表す指標となり得る。
【００２９】
第五の前記出力情報は、前記第二電圧の時間変化（波形）である。前述の第三電圧の波形についての説明と同様の説明により、前記第二電圧の電圧波形は、ＦＥＴ１１１ｂの劣化を表す指標となり得る。
【００３０】
第六の前記出力情報は、前記第一電力の時間変化（波形）である。前述の第一電力の波形についての説明と同様の説明により、前記第二電力は、ＦＥＴ１１１ｂの劣化を表す指標となり得る。
【００３１】
第七の前記出力情報は、温度センサ１２６ａから送付されたＦＥＴ１１１ａ及び１１１ｂの近傍の温度である。
【００３２】
ＦＥＴ１１１ａ及び１１１ｂのいずれかのソース−ドレイン間での消費電力が増加すると、消費電力が増加し、熱を発する。そのため、ＦＥＴ１１１ａ及び１１１ｂの近傍の温度は上昇し得る。従い、ＦＥＴ１１１ａ及び１１１ｂの近傍の温度は、ＦＥＴ１１１ａ及び１１１ｂの少なくともいずれか一方の劣化を表す指標となり得る。
【００３３】
処理部１４６は、必ずしも、七つの前記出力情報のすべてを出力部に出力させる必要はない。処理部１４６は、七つの前記出力情報の一部のみを出力させても構わない。
【００３４】
処理部１４６は、また、前記出力情報に代えて又は前記出力情報に加えて、前記出力情報から、各ＦＥＴの劣化の程度を表す劣化情報を導出し、出力部１５１に出力させても構わない。
【００３５】
前記劣化情報は、例えば、前記第三電圧や前記第二電圧の波形の振幅である。前述のようにＦＥＴが劣化すると、前記第三電圧の波形や前記第二電圧の波形にリンギングノイズが生じる場合がある。リンギングノイズが生じると、前記第三電圧や前記第二電圧の振幅は増加する。従い、前記第三電圧又は前記第二電圧の最大値は、各ＦＥＴの劣化の程度を表す劣化情報として適当である。
【００３６】
前記劣化情報は、あるいは、例えば、前記第一電力や前記第二電力の波形の振幅である。前述のように、ＦＥＴのソース−ドレイン間での消費電力は、ＦＥＴの劣化の指標となる。従い、前記第一電力や前記第二電力の波形の振幅は、各ＦＥＴの劣化の程度を表す劣化情報として適当である。
【００３７】
なお、前述の温度情報は、前述の説明により前記劣化情報そのものである。
【００３８】
処理部１４６は、一つ以上の前記劣化情報により劣化の程度についての判定結果を導出し、導出した判定結果を、出力部１５１に出力させても構わない。
【００３９】
当該判定結果に係る判定は、例えば、前記第一電力の振幅が閾値Ｔｈ１以上の場合にＦＥＴ１１１ａが寿命である旨を判定するものである。ここで、前記閾値Ｔｈ１は、当該判定のために予め設定された前記第一電力の振幅についての閾値である。
【００４０】
前記判定は、あるいは、例えば、前記第一電力の振幅が閾値Ｔｈ２以上前記閾値Ｔｈ１未満の場合にＦＥＴ１１１ａの寿命が近づいている旨を判定するものである。ここで、前記閾値Ｔｈ２は、当該判定のために予め設定された前記第一電力の振幅についての閾値である。前記閾値Ｔｈ２は前記Ｔｈ１より小さい値である。
【００４１】
前記判定は、あるいは、例えば、前記第一電力が前記閾値Ｔｈ１以上であり、かつ、前記第三電圧が閾値Ｔｈ３以上の場合に、ＦＥＴ１１１ａが寿命である旨を判定するものである。ここで、前記閾値Ｔｈ３は、当該判定のために予め設定された前記第三電圧の振幅についての閾値である。
【００４２】
前記判定は、あるいは、例えば、前記第一電力が前記閾値Ｔｈ１以上であるか、又は、前記第三電圧が前記閾値Ｔｈ３以上である場合に、ＦＥＴ１１１ａが寿命である旨を判定するものである。
【００４３】
前記判定は、あるいは、例えば、前記第一電力が前記閾値Ｔｈ１以上であり、かつ、前記第三電圧が前記閾値Ｔｈ３以上であり、かつ、前記温度が閾値Ｔｈ４以上の場合に、ＦＥＴ１１１ａが寿命である旨を判定するものである。ここで、前記閾値Ｔｈ４は、当該判定のために予め設定された前記温度についての閾値である。
【００４４】
前記判定は、あるいは、例えば、前記第二電力が前記閾値Ｔｈ５以上であり、かつ、前記第二電圧が前記閾値Ｔｈ６以上であり、かつ、前記温度が前記閾値Ｔｈ４以上の場合に、ＦＥＴ１１１ｂが寿命である旨を判定するものである。ここで、前記閾値Ｔｈ５は、当該判定のために予め設定された前記第二電力についての閾値である。また、前記閾値Ｔｈ６は、当該判定のために予め設定された前記第二電圧についての閾値である。
【００４５】
なお、図１に表す出力部１５１は、処理部１４６の指示に従い、処理部１４６が指示する情報を出力する。出力部１５１は、例えば、表示装置である。
【００４６】
温度センサ１２６ａは、検出部１３１ａの近傍の温度と検出部１３１ｂ近傍の温度の各々を測定しても良い。その場合、温度センサ１２６ａは、検出部１３１ａの近傍の温度と検出部１３１ｂ近傍の温度の各々を表す情報を処理部１４６に送付する。
【００４７】
温度センサ１２６ａは、検出部１３１ａの温度と検出部１３１ｂ近傍の温度の各々を測定しても良い。その場合、温度センサ１２６ａは、検出部１３１ａの近傍の温度と検出部１３１ｂ近傍の温度の各々を表す情報を処理部１４６に送付する。
【００４８】
次に、図４乃至図６を参照して、ＦＥＴに劣化の兆候が現れた場合の、電流波形、電圧波形及び電力波形の例を説明する。
【００４９】
図４は、ＦＥＴが理想的なスイッチングを行う場合の、電圧波形、電流波形及び電力波形を表すイメージ図である。ここで、図４に表す電圧波形は、前記第三電圧又は前記第二電圧の波形である。また、図４に表す電流波形は、前記第一電流又は前記第二電流の波形である。また、図４に表す電力波形は前記第一電力又は前記第二電力の波形である。
【００５０】
電圧波形は、時間ΔＴ１の電圧がゼロの期間と時間ΔＴ２の電圧がＶ１の期間とを交互に繰り返す。時間ΔＴ１の電圧がゼロの期間は、ＦＥＴのゲートに、ソース−ドレイン間を短絡させるためのゲート電圧が印加される期間である。一方、時間ΔＴ２の電圧がＶ１の期間は、ＦＥＴのゲートに前記ゲート電圧が印加されない期間である。ＦＥＴが理想的なスイッチングを行う場合は、前記ゲート電圧がＦＥＴのゲートに印加された瞬間に、そのＦＥＴのソース−ドレイン間が短絡される。また、同場合は、前記ゲート電圧の印加が停止された瞬間に、そのＦＥＴのソース−ドレイン間が絶縁される。そのため、前記電圧波形は図４に表すものになる。
【００５１】
なお、図４は時間ΔＴ１と時間ΔＴ２とが近い場合を表すが、時間ΔＴ１と時間ΔＴ２とは大きく異なっている場合も想定され得る。また、時間ΔＴ１と時間ΔＴ２とが同じ場合も想定され得る。時間ΔＴ１と時間ΔＴ２をどのように設定するかは、図１に表す端子Ｂからの出力電圧値により設定されるものである。
【００５２】
一方、図４に表す電流波形は、図４に表す時間ΔＴ１の期間は増加し、時間ΔＴ２の期間はゼロになる。時間ΔＴ１の期間において増加するのは、図１に表すコイル１３６及びコンデンサ１４１の影響である。時間Δ１の期間における電流の増加の仕方は、図１に表すコイル１３６のインダクタンス及びコンデンサ１４１容量により決まる。
【００５３】
一方、図４に表す電力は、常にゼロである。図４に表す時間ΔＴ１の期間では、ソース−ドレイン間の電圧はゼロであるためソース−ドレイン間に電流が流れてもソース−ドレイン間の電力はゼロである。また、図４に表す時間ΔＴ２の期間では、ソース−ドレイン間に電流が流れないので、ソース−ドレイン間の電力はゼロである。そのため、ソース−ドレイン間の電力は常にゼロになる。
【００５４】
図５は、劣化の進んだＦＥＴにおける電圧波形を表すイメージ図である。図５に表す電圧波形は、前記第三電圧又は前記第二電圧の波形である。また、図５に表す時間ΔＴ１及びΔＴ２は、図４に表す時間ΔＴ１及びΔＴ２と同じものである。
【００５５】
時間ΔＴ１の期間から時間ΔＴ２の期間に切り替わってからしばらくの間、電圧波形に前述のリンギングノイズが現れる。劣化が進んだＦＥＴにおいてこのリンギングノイズが現れることは、経験により理解されている。
【００５６】
リンギングノイズが現れると、電圧波形の振幅は、図４に表す理想的な場合の電圧Ｖ１から、電圧Ｖ２に上昇する。
【００５７】
また、図５に表す電圧波形においては、時間ΔＴ１の期間から時間ΔＴ２の期間に移行しても、図４に表す場合のように即座に電圧が上昇せず、電圧の立ち上がりが鈍っている。劣化の進んだＦＥＴにおける電圧波形の立ち上がりが鈍ることは、経験により理解されている。
【００５８】
また、図５に表す電圧波形においては、時間ΔＴ２の期間から時間ΔＴ１の期間に移行しても、図４に表す場合のように即座に電圧が下降せず、電圧の立ち下がりが鈍っている。劣化の進んだＦＥＴにおける電圧波形の立ち下がりが鈍ることは、経験により理解されている。
【００５９】
図６は、劣化の進んだＦＥＴにおける、電圧波形と電流波形と電力波形との関係を表すイメージ図である。図６に表す電圧波形は、図５に表す電圧波形の一周期分である。また、図６に表す電力波形は、前記第一電流又は前記第二電流の波形である。また、図６に表す電力波形は、前記第一電力又は前記第二電力の波形である。
【００６０】
図５を参照した前述の説明のように、劣化の進んだＦＥＴにおいては、時間ΔＴ１の期間から時間ΔＴ２の期間に切り替わってもすぐには電圧が上昇せず、電圧波形の立ち上がりが鈍る。これは、前記ゲート電圧の印加が停止されてもソース−ドレイン間が設計通りに絶縁されるまでに時間を要するためである。図６に表す場合は、時刻Ｔ１から時刻Ｔ２の間で電圧が立ち上がる。
【００６１】
この時刻Ｔ１と時刻Ｔ２の間の期間では、ソース−ドレイン間が設計通りに絶縁されていないためにソース−ドレイン間に電流が流れる。当該電流は、当該期間においてソース−ドレイン間の抵抗値が増大するにつれ、図６に表すように、減少する。
【００６２】
ソース−ドレイン間で消費される電力は、図６に表す電圧と電流値との積であるので、例えば、図６に表す、この時刻Ｔ１と時刻Ｔ２の間の期間の電力のようになる。
【００６３】
一方、図５を参照した前述の説明のように、劣化の進んだＦＥＴにおいては、時間ΔＴ２の期間から時間ΔＴ１の期間に切り替わってもすぐには電圧が下降せず、電圧波形の立ち下がりが鈍る。これは、前記ゲート電圧が印加されてもソース−ドレイン間が設計通りに短絡するまでに時間を要するためである。図６に表す場合は、時刻Ｔ３から時刻Ｔ４の間で電圧が立ち下がる。
【００６４】
時刻Ｔ３と時刻Ｔ４の間の期間では、ソース−ドレイン間が設計通りに短絡していないためにソース−ドレイン間に電圧が存在する。当該電圧は、当該期間においてソース−ドレイン間の抵抗値の減少が進むにつれ、図６に表すように、減少する。
【００６５】
ソース−ドレイン間で消費される電力は、図６に表す電圧と電流値との積であるので、例えば、図６に表す時刻Ｔ３と時刻Ｔ４の間の期間の電力のようになる。
［効果］
本実施形態の出力装置は、スイッチングレギュレータが備えるＦＥＴの、ソース−ドレイン間で消費される電力の電力波形を出力する。当該電力波形は、前記ＦＥＴの劣化状況を表す情報である。前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の把握を支援し得る。
【００６６】
前記出力装置は、上記に加えて、又は、上記に代えて、ソース−ドレイン間の電圧波形を出力する場合がある。当該電圧波形もまた、前記ＦＥＴの劣化状況を表す情報である。前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の一層的確な把握を支援し得る。
【００６７】
前記出力装置は、上記に加えて、ソース−ドレイン間の電流波形を出力する場合がある。当該電流波形もまた、前記ＦＥＴの劣化状況を表す情報である。前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の一層的確な把握を支援し得る。
【００６８】
前記出力装置は、上記に加えて、ＦＥＴ又はＦＥＴ近傍の温度を表す温度情報を出力する場合がある。当該温度情報もまた、前記ＦＥＴの劣化状況を表す情報である。前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の一層的確な把握を支援し得る。
【００６９】
前記出力装置は、上記に加えて、ＦＥＴ又はＦＥＴ近傍の温度を表す温度情報を出力する場合がある。当該温度情報もまた、前記ＦＥＴの劣化状況を表す情報である。前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の一層的確な把握を支援し得る。
【００７０】
前記出力装置は、上記に加えて、上記の出力情報のうちの少なくとも一部から導出した、ＦＥＴの劣化状況についての判定結果を表す情報を出力する場合がある。前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の把握を容易にし得る。
【００７１】
以上の説明においては、ＦＥＴの劣化を表し得る前記ＦＥＴのソース−ドレイン間で消費される電力についての電力情報として、前記電力についての電力波形及び電力波形の振幅の例を説明した。しかしながら、前記電力情報は、前記電力を表すものであればどのようなものでもよい。前記電力情報は、例えば、前記電力の平均値等であっても構わない。
【００７２】
図７は、実施形態の出力装置の最小限の構成である出力装置３０１ｘの構成を表すブロック図である。
【００７３】
出力装置３０１ｘは、導出部１４６ｘと、出力部１５１ｘとを備える。
【００７４】
導出部１４６ｘは、スイッチングレギュレータが備える電界効果トランジスタのソースとドレインとの間で消費される電力を表す電力情報を導出する。
【００７５】
出力部１５１ｘは、前記電力情報を出力する。
【００７６】
前記電力は、前記ＦＥＴの劣化状況を表す情報である。従い、前記出力装置は、当該出力により、前記ＦＥＴの劣化状況の把握を支援し得る。
【００７７】
そのため、出力部１５１ｘは、前記構成により、［発明の効果］の項に記載した効果を奏する。
【００７８】
なお、導出部１４６ｘは、例えば、図１に表す処理部１４６である。また、出力部１５１ｘは、例えば、図１に表す出力部１５１である。
【００７９】
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【００８０】
また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
【００８１】
（付記１）
スイッチングレギュレータが備える電界効果トランジスタのソースとドレインとの間で消費される電力を表す電力情報を導出する導出部と、
前記電力情報を出力する出力部と、
を備える、出力装置。
【００８２】
（付記２）
前記電力情報が、前記ソースと前記ドレインとの間の電圧を表す電圧情報と、前記ソースと前記ドレインとの間を流れる電流を表す電流情報とから導出されたものである、付記１に記載された出力装置。
【００８３】
（付記３）
前記出力部は、前記ソースと前記ドレインとの間の電圧を表す電圧情報を出力する、付記１又は付記２に記載された出力装置。
【００８４】
（付記４）
前記電圧情報が、前記電圧に係る電圧波形である、付記３に記載された出力装置。
【００８５】
（付記５）
前記出力部は、前記ソースと前記ドレインとの間を流れる電流を表す電流情報を出力する、付記１乃至付記４に記載された出力装置。
【００８６】
（付記６）
前記電流情報が前記電流の電流波形である、付記２又は付記５に記載された出力装置。
【００８７】
（付記７）
前記電力情報が、前記ソースと前記ドレインとの間で消費される電力に係る電力波形を含む、付記１乃至付記６のうちのいずれか１に記載された出力装置。
【００８８】
（付記８）
前記電力情報が、前記ソースと前記ドレインとの間で消費される電力に係る電力波形の振幅を含む、付記１乃至付記７のうちのいずれか１に記載された出力装置。
【００８９】
（付記９）
前記出力部は、前記ソースと前記ドレインとの間で消費される電力に係る電力波形の振幅が第一閾値を超えた場合に所定の第一情報を出力する、付記１乃至付記８のうちのいずれか１に記載された出力装置。
【００９０】
（付記１０）
前記第一情報が、前記電界効果トランジスタの劣化が進んでいることを表現した情報を含む、付記９に記載された出力装置。
【００９１】
（付記１１）
前記出力部は、前記ソースと前記ドレインとの間の電圧に係る電圧波形の振幅が第二閾値を超えた場合に所定の第二情報を出力する、付記１乃至付記１０のうちのいずれか一に記載された出力装置。
【００９２】
（付記１２）
前記第二情報が、前記電界効果トランジスタの劣化が進んでいることを表現した情報を含む、付記１１に記載された出力装置。
【００９３】
（付記１３）
前記出力部は、前記電界効果トランジスタの温度又は前記電界効果トランジスタの近傍の温度を表す情報を出力する、付記１乃至付記１２のうちのいずれか一に記載された出力装置。
【００９４】
（付記１４）
前記出力部は、前記電界効果トランジスタの温度又は前記電界効果トランジスタの近傍の温度が第三閾値を超えた場合に所定の第三情報を出力する、付記１乃至付記１３のうちのいずれか一に記載された出力装置。
【００９５】
（付記１５）
前記第三情報が、前記電界効果トランジスタの劣化が進んでいることを表現した情報を含む、付記１４に記載された出力装置。
【００９６】
（付記１６）
前記スイッチングレギュレータは、同期整流タイプのものである、付記１乃至付記１５のうちのいずれか一に記載された出力装置。
【００９７】
（付記１７）  付記１乃至付記１６のうちのいずれか一に記載された出力装置と、前記スイッチングレギュレータとを備える、コンバータ装置。
【００９８】
（付記１８）
スイッチングレギュレータが備える電界効果トランジスタのソースとドレインとの間で消費される電力を表す電力情報により前記電界効果トランジスタの状態を判定する判定方法。
【符号の説明】
【００９９】
１０１    コンバータ装置
１１１ａ、１１１ｂ    ＦＥＴ
１２６ａ    温度センサ
１３１ａ、１３１ｂ    検出部
１３６    コイル
１４１    コンデンサ
１４６    処理部
１４６ｘ    導出部
１５１、１５１ｘ    出力部
２０１    スイッチングレギュレータ
３０１    出力装置
【図１】
2019080383.tif 000003
【図２】
2019080383.tif 000004
【図３】
2019080383.tif 000005
【図４】
2019080383.tif 000006
【図５】
2019080383.tif 000007
【図６】
2019080383.tif 000008
【図７】
2019080383.tif 000009