(57)【要約】 【課題】ボイドを抑制して製品品質を向上させることができるとともに、導電性接続材による絶縁距離の低下を抑制することができる半導体装置および半導体装置の製造方法を提供する。【解決手段】第１面および第１面と反対側の第２面を有し、第１面から第２面側に向かって凹部が設けられ、かつ、第２面側の凹部の一端から第２面まで貫通する貫通孔が設けられた素子搭載部と、凹部の内部、凹部上、および、第１面のうちの凹部の他端を囲む配置領域上に配置された導電性接続材と、導電性接続材を介して素子搭載部上に配置された半導体素子と、を備え、凹部の側壁は、一端が配置領域につながり、他端が一端よりも凹部の中心側において貫通孔の側壁につながり、第１面の面法線方向に対して傾斜した傾斜面を有する。【選択図】図１
2019186431.tif 000002
【特許請求の範囲】
【請求項１】
第１面および前記第１面と反対側の第２面を有し、前記第１面から前記第２面側に向かって凹部が設けられ、かつ、前記第２面側の前記凹部の一端から前記第２面まで貫通する貫通孔が設けられた素子搭載部と、
前記凹部の内部、前記凹部上、および、前記第１面のうちの前記凹部の他端を囲む配置領域上に配置された導電性接続材と、
前記導電性接続材を介して前記素子搭載部上に配置された半導体素子と、を備え、
前記凹部の側壁は、
一端が前記配置領域につながり、他端が前記一端よりも前記凹部の中心側において前記貫通孔の側壁につながり、前記第１面の面法線方向に対して傾斜した傾斜面を有することを特徴とする半導体装置。
【請求項２】
前記傾斜面は、前記凹部の側壁に全周にわたって設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記傾斜面は、前記面法線方向に対する傾斜角が一定であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記傾斜面は、前記面法線方向に対する傾斜角が前記第１面側と前記第２面側とで異なることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記傾斜角は、前記第１面側の方が前記第２面側よりも大きいことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記凹部の他端の開口面積は、前記素子搭載部側の前記半導体素子の端面の面積の０．３５倍〜０．６５倍であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記貫通孔の側壁は、前記第１面の面法線方向に平行であることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記凹部の他端は、前記素子搭載部側の前記半導体素子の端面の外周縁に沿った形状を有することを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記凹部の他端は、平面視において矩形状を有し、
前記貫通孔は、平面視において前記凹部の他端で囲まれる矩形状の範囲内に収まる円形状を有することを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記素子搭載部の前記第１面、前記第２面及び前記半導体素子を全体的に封止する封止樹脂を更に備え、
前記導電性接続材は、前記第２面から前記封止樹脂側にはみ出さないように前記貫通孔の内部にも配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記導電性接続材は、はんだであることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
第１面および前記第１面と反対側の第２面を有し、前記第１面から前記第２面側に向かって凹部が設けられ、かつ、前記第２面側の前記凹部の一端から前記第２面まで貫通する貫通孔が設けられた素子搭載部を形成する工程と、
前記凹部の内部、前記凹部上、および、前記第１面のうちの前記凹部の他端を囲む配置領域上に導電性接続材を配置する工程と、
前記導電性接続材を介して前記素子搭載部上に半導体素子を配置する工程と、
前記第２面を上に向けた状態で前記導電性接続材を加熱および溶融する工程と、を備え、
前記凹部の側壁は、
一端が前記配置領域につながり、他端が前記一端よりも前記凹部の中心側において前記貫通孔の側壁につながり、前記第１面の面法線方向に対して傾斜した傾斜面を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体装置の製造方法として、はんだ接合によって部品同士を接続する製造方法が知られている。はんだ接合による製造方法では、はんだを介してリードフレーム（すなわち、ダイパッド）上にチップを配置した後、チップが配置されたリードフレームをソルダー炉に投入してはんだを溶融するリフロー工程を実施する。そして、リフロー工程によって溶融されたはんだを介して、リードフレームとチップとを接続することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３３５７６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の半導体装置の製造方法においては、リフロー工程においてはんだが溶融する際に、はんだのフラックス等から発生したガスを効果的に排出することができないことがあった。このため、ガスによるボイドがはんだの内部に形成されることで、はんだを介したチップの放熱性が低下して半導体装置の製品品質を悪化させる場合があった。
【０００５】
また、従来は、封止樹脂でリードフレームのチップ搭載部をフルモールドする形態を採用する場合に、リフロー時に溶融したはんだがチップ搭載部側から封止樹脂の端面側に流動して封止樹脂の絶縁距離を低下させる場合があった。
【０００６】
そこで、本発明は、ボイドを抑制して製品品質を向上させることができるとともに、導電性接続材による絶縁距離の低下を抑制することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る半導体装置は、
第１面および前記第１面と反対側の第２面を有し、前記第１面から前記第２面側に向かって凹部が設けられ、かつ、前記第２面側の前記凹部の一端から前記第２面まで貫通する貫通孔が設けられた素子搭載部と、
前記凹部の内部、前記凹部上、および、前記第１面のうちの前記凹部の他端を囲む配置領域上に配置された導電性接続材と、
前記導電性接続材を介して前記素子搭載部上に配置された半導体素子と、を備え、
前記凹部の側壁は、
一端が前記配置領域につながり、他端が前記一端よりも前記凹部の中心側において前記貫通孔の側壁につながり、前記第１面の面法線方向に対して傾斜した傾斜面を有する。
【０００８】
前記半導体装置において、
前記傾斜面は、前記凹部の側壁に全周にわたって設けられていてもよい。
【０００９】
前記半導体装置において、
前記傾斜面は、前記面法線方向に対する傾斜角が一定であってもよい。
【００１０】
前記半導体装置において、
前記傾斜面は、前記面法線方向に対する傾斜角が前記第１面側と前記第２面側とで異なってもよい。
【００１１】
前記半導体装置において、
前記傾斜角は、前記第１面側の方が前記第２面側よりも大きくてもよい。
【００１２】
前記半導体装置において、
前記凹部の他端の開口面積は、前記素子搭載部側の前記半導体素子の端面の面積の０．３５倍〜０．６５倍であってもよい。
【００１３】
前記半導体装置において、
前記貫通孔の側壁は、前記第１面の面法線方向に平行であってもよい。
【００１４】
前記半導体装置において、
前記凹部の他端は、前記素子搭載部側の前記半導体素子の端面の外周縁に沿った形状を有してもよい。
【００１５】
前記半導体装置において、
前記凹部の他端は、平面視において矩形状を有し、
前記貫通孔は、平面視において前記凹部の他端で囲まれる矩形状の範囲内に収まる円形状を有してもよい。
【００１６】
前記半導体装置において、
前記素子搭載部の前記第１面、前記第２面及び前記半導体素子を全体的に封止する封止樹脂を更に備え、前記導電性接続材は、前記第２面から前記封止樹脂側にはみ出さないように前記貫通孔の内部にも配置されていてもよい。
【００１７】
前記半導体装置において、
前記導電性接続材は、はんだであってもよい。
【００１８】
本発明の一態様に係る半導体装置の製造方法は、
第１面および前記第１面と反対側の第２面を有し、前記第１面から前記第２面側に向かって凹部が設けられ、かつ、前記第２面側の前記凹部の一端から前記第２面まで貫通する貫通孔が設けられた素子搭載部を形成する工程と、
前記凹部の内部、前記凹部上、および、前記第１面のうちの前記凹部の他端を囲む配置領域上に導電性接続材を配置する工程と、
前記導電性接続材を介して前記素子搭載部上に半導体素子を配置する工程と、
前記第２面を上に向けた状態で前記導電性接続材を加熱および溶融する工程と、を備え、
前記凹部の側壁は、
一端が前記配置領域につながり、他端が前記一端よりも前記凹部の中心側において前記貫通孔の側壁につながり、前記第１面の面法線方向に対して傾斜した傾斜面を有する。
【発明の効果】
【００１９】
本発明の一態様に係る半導体装置は、第１面および第１面と反対側の第２面を有し、第１面から第２面側に向かって凹部が設けられ、かつ、第２面側の凹部の一端から第２面まで貫通する貫通孔が設けられた素子搭載部と、凹部の内部、凹部上、および、第１面のうちの凹部の他端を囲む配置領域上に配置された導電性接続材と、導電性接続材を介して素子搭載部上に配置された半導体素子と、を備え、凹部の側壁は、一端が配置領域につながり、他端が一端よりも凹部の中心側において貫通孔の側壁につながり、第１面の面法線方向に対して傾斜した傾斜面を有する。
本発明によれば、導電性接続材を介して素子搭載部上に半導体素子を配置した後に、素子搭載部の第２面を上に向けた状態で導電性接続材を加熱および溶融する際に、溶融によって発生したガスを、傾斜面で集約したうえで貫通孔から効率的に外部に排出することができる。これにより、ボイドを抑制して製品品質を向上させることができる。
また、第２面を上に向けてガスを排出することを意図した構成とすることで、貫通孔を通って導電性接続材が封止樹脂の端面に近い第２面側にはみ出さないようにすることができる。これにより、導電性接続材による絶縁距離の低下を抑制することができる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態に係る半導体装置を示す側面図である。
【図２】本実施形態に係る半導体装置において、チップ搭載部を示す平面図である。
【図３】本実施形態に係る半導体装置の製造方法において、凹部の形成工程を示す断面図である。
【図４】本実施形態に係る半導体装置の製造方法において、貫通孔の形成工程を示す断面図である。
【図５】本実施形態に係る半導体装置の製造方法において、はんだのリフロー工程を示す側面図である。
【図６】本実施形態の第１の変形例に係る半導体装置の傾斜面を示す拡大断面図である。
【図７】本実施形態の第２の変形例に係る半導体装置の傾斜面を示す拡大断面図である。
【発明を実施するための形態】
【００２１】
以下、図１〜図７を参照して、本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００２２】
まず、本実施形態に係る半導体装置１について説明する。
【００２３】
本実施形態に係る半導体装置１は、図１に示すように、素子搭載部の一例であるチップ搭載部２１と、導電性接続材の一例であるはんだ３と、半導体素子の一例であるチップ４とを備える。半導体装置１は、更に、アノード端子５と、接続子７と、封止樹脂８とを備える。
【００２４】
チップ搭載部２１は、第１面の一例である上面２１ａと、第１面と反対側の第２面の一例である下面２１ｂとを有する。
【００２５】
また、チップ搭載部２１には、上面２１ａから下面２１ｂ側に向かって凹部２２が設けられている。
【００２６】
さらに、チップ搭載部２１には、下面２１ｂ側の凹部２２の一端（すなわち、凹部２２の下端）から下面２１ｂまで貫通する貫通孔２３が設けられている。すなわち、貫通孔２３は凹部２２に連通している。
【００２７】
また、チップ搭載部２１は、カソード端子２すなわちリードフレームの一部を構成している。より具体的には、チップ搭載部２１は、リードフレームのうちのテラス部である。なお、チップ搭載部２１は、導電性接続材を介して半導体素子を搭載できる構成であれば図１の態様に限定されず、リードフレーム以外の導電体であってもよい。
【００２８】
はんだ３は、凹部２２の内部、凹部２２上および上面２１ａのうちの凹部２２の上端を囲む配置領域２１１上に配置されている。さらに、はんだ３は、貫通孔２３の内部にも配置されている。
【００２９】
チップ４は、はんだ３を介してチップ搭載部２１上に配置されている。チップ４は、上端にアノード電極Ａを有し、下端にカソード電極Ｋを有するダイオードである。チップ搭載部２１（すなわち、カソード端子）は、はんだ３を介してカソード電極Ｋに接続されている。なお、チップ４は、例えばサイリスタ等のダイオード以外の整流素子２であってもよく、または、例えばＭＯＳＦＥＴ等の整流素子以外の半導体素子であってもよい。
【００３０】
接続子７は、一端がはんだ３１を介してアノード電極Ａに接続され、他端がはんだ３２を介してアノード端子５に接続されている。接続子７の一端は、アノード電極Ａ側に突出した凸部７１を有する。凸部７１を有することで、はんだ３１の露出面積を多くすることができる。これにより、はんだ３１を他のはんだ３、３２とともに加熱および溶融するリフロー工程において、はんだ３１から発生したガスを効果的に排出することができるので、はんだ３１のボイドを抑制することができる。
【００３１】
封止樹脂８は、チップ搭載部２１の上面２１ａ、下面２１ｂおよびチップ４を全体的に封止する。はんだ３は、チップ搭載部２１の下面２１ｂから封止樹脂８側にはみ出さないように貫通孔２３の内部にも配置されている。
【００３２】
本実施形態に係る半導体装置１は、チップ搭載部２１を示す平面図である図２に示すように、凹部２２の上端が、平面視において矩形状を有する。より具体的には、凹部２２の上端は、チップ搭載部２１側のチップ４の端面（すなわち、チップ４の下端面）の外周縁に沿った形状を有する。
【００３３】
そして、リフロー工程においてはんだ３から発生したガスを効果的に排出してはんだ３のボイドを抑制するため、凹部２２の側壁２５は、凹部２２の矩形状の上端の四辺にそれぞれつながった第１〜第４傾斜面２６１〜２６４を有する。
【００３４】
第１〜第４傾斜面２６１〜２６４は、上端が配置領域２１１につながり、下端が上端よりも凹部２２の中心側において貫通孔２３の側壁２７につながっている。第１〜第４傾斜面２６１〜２６４は、上面２１ａの面法線方向ｄ１（すなわち、鉛直方向）に対して傾斜している。より具体的には、第１〜第４傾斜面２６１〜２６４は、上面２１ａ側から下面２１ｂ側に向かうにしたがって凹部２２の中心側に向かうように傾斜している。
【００３５】
また、第１〜第４傾斜面２６１〜２６４は、凹部２２の周方向において隣り合っている。すなわち、第１〜第４傾斜面２６１〜２６４は、凹部２２の側壁２５に全周にわたって設けられている。
【００３６】
また、第１〜第４傾斜面２６１〜２６４のそれぞれは、面法線方向ｄ１に対する傾斜角が一定である。すなわち、第１〜第４傾斜面２６１〜２６４のそれぞれは、傾斜角が一定の傾斜平面である。なお、図１には、第１傾斜面２６１の傾斜角のみを代表的に符号θで図示している。なお、異なる第１〜第４傾斜面２６１〜２６４同士の間で、傾斜角は同一であってもよく、または、異なっていてもよい。
【００３７】
図２に示される凹部２２の上端の開口面積Ｓ１（すなわち、幅方向ｄ２の寸法と全長方向ｄ３の寸法との積）は、図２に示されるチップ４の下端面の面積Ｓ２の０．３５倍〜０．６５倍であることが好ましい。例えば、凹部２２の上端の開口面積Ｓ１は、チップ４の下端面の面積Ｓ２の０．４９倍であってもよい。
【００３８】
図２に示すように、貫通孔２３は、平面視において凹部２２の上端で囲まれる矩形状の範囲内に収まる円形状を有する。また、貫通孔２３の側壁２７は、上面２１ａの面法線方向ｄ１に平行である。
【００３９】
次に、以上のように構成された本実施形態に係る半導体装置１の製造方法について説明する。
【００４０】
本実施形態に係る半導体装置１の製造方法は、上面２１ａ（第１面）および上面２１ａと反対側の下面２１ｂ（第２面）を有し、上面２１ａから下面２１ｂ側に向かって凹部２２が設けられ、かつ、凹部２２の下端（下面２１ｂ側の凹部２２の一端）から下面２１ｂまで貫通する貫通孔２３が設けられたチップ搭載部２１（素子搭載部）を形成する工程を備える。チップ搭載部２１を形成する工程は、図３に示すように、凹部２２を形成する工程と、図４に示すように、貫通孔２３を形成する工程とを有する。凹部２２を形成する工程では、凹部２２の側壁２５に、上端（一端）が配置領域２１１につながり、下端（他端）が上端よりも凹部２２の中心側において貫通孔２３の側壁２７につながり、上面２１ａの面法線方向ｄ１に対して傾斜した第１〜第４傾斜面２６１〜２６４を形成する。
【００４１】
また、本実施形態に係る半導体装置１の製造方法は、凹部２２の内部、凹部２２上、および、上面２１ａのうちの凹部２２の上端（凹部２２の他端）を囲む配置領域２１１上にはんだ３（導電性接続材）を配置する工程を備える。
【００４２】
また、本実施形態に係る半導体装置１の製造方法は、はんだ３を介してチップ搭載部２１上にチップ４（半導体素子）を配置する工程を備える。
【００４３】
また、本実施形態に係る半導体装置１の製造方法は、図５に示すように、下面２１ｂを上に向けた状態ではんだ３を加熱および溶融する工程（すなわち、リフロー工程）を備える。
【００４４】
以下、これらの工程を備える本実施形態に係る半導体装置１の製造方法を工程順に説明する。
【００４５】
先ず、チップ搭載部２１を形成する工程のうち、凹部２２を形成する工程を実施し、チップ搭載部２１の上面２１ａに、凹部２２を形成する。凹部２２を形成することで、同時に第１〜第４傾斜面２６１〜２６４が形成される。凹部２２は、例えば、金型を用いたプレス加工によって簡便に形成することができる。
【００４６】
凹部２２を形成する工程を実施した後、チップ搭載部２１を形成する工程のうち、貫通孔２３を形成する工程を実施し、凹部２２の下端からチップ搭載部２１の下面２１ｂまで貫通する貫通孔２３を形成する。貫通孔２３は、例えば、打ち抜き加工、レーザ加工等を用いて簡便に形成することができる。
【００４７】
このようにしてチップ搭載部２１を形成する工程を実施した後、凹部２２の内部、凹部２２上、および配置領域２１１上に、はんだ３を配置する工程を実施する。このとき、貫通孔２３の内部にもはんだ３を配置する。はんだ３を適切に配置するため、はんだ３の配置は、チップ搭載部２１の上面２１ａを上方ｄ１１に向けた状態で行う。
【００４８】
はんだ３の配置は、例えば、はんだ印刷機において、チップ搭載部２１上に印刷マスクを載置し、載置された印刷マスク上に、フラックスとの混合によって適当な粘度に調整されたペースト状のはんだ３を塗布し、塗布されたはんだ３をスキージで貫通孔２３の内部、凹部２２の内部、凹部２２上および配置領域２１１上に移動させることで行ってもよい。
【００４９】
はんだ３を配置する工程を実施した後、はんだ３を介してチップ搭載部２１上にチップ４を配置する工程を実施する。
【００５０】
チップ４を配置する工程を実施した後、はんだ３１、３２を介してチップ４上およびアノード端子５上に接続子７を配置することで、リフロー工程のワークＷを作製する。
【００５１】
ワークＷを作製した後、チップ搭載部２１の下面２１ｂを上に向けた状態ではんだ３を加熱および溶融するリフロー工程を実施する。リフロー工程では、図５に示すように、複数のヒータＨ１、Ｈ２が搬送方向ｄ３１に沿って配置されたリフロー炉内において、図示しない搬送装置によってワークＷを搬送方向ｄ３１に搬送しながらヒータＨ１、Ｈ２によってはんだ３、３１、３２をリフローする。これにより、はんだ３、３１、３２を介してワークＷの各部が接続される。なお、ヒータＨ１、Ｈ２の加熱温度は、互いに異なっていてもよく、例えば、搬送方向ｄ３１に向かうにしたがって加熱温度が上昇してもよい。なお、図５では、単一のワークＷが搬送されている状態が図示されているが、搬送方向ｄ３１において複数のワークＷがリードフレーム２、５を介してつながっていてもよい。この場合、複数のワークＷは、リフロー工程またはその後の封止樹脂８のモールド工程後に、半導体装置１毎に切断（個片化）すればよい。
【００５２】
既述したように、リフロー工程では、チップ搭載部２１の下面２１ｂを上方ｄ１１に向けた状態ではんだ３、３１、３２をリフローする。
【００５３】
このとき、チップ搭載部２１とチップ４とを接続するはんだ３が加熱されることで、はんだ３のフラックス等からガスが発生する場合がある。
【００５４】
しかるに、はんだ３から発生したガスは、第１〜第４傾斜面２６１〜２６４に沿って上昇することで、凹部２２の中心側に集約された後に貫通孔２３から外部に排出される。これにより、ガスがボイドとしてはんだ３に残ることを抑制することができる。
【００５５】
リフロー工程を実施した後、封止樹脂８でチップ４を封止する工程を実施することで、半導体装置１が得られる。
【００５６】
以上説明したように、本実施形態に係る半導体装置１は、上面２１ａ（第１面）および上面２１ａと反対側の下面２１ｂ（第２面）を有し、上面２１ａ側から下面２１ｂ側に向かって凹部２２が設けられ、かつ、下面２１ｂ側の凹部２２の一端から下面２１ｂまで貫通する貫通孔２３が設けられたチップ搭載部２１を備える。また、半導体装置１は、凹部２２の内部、凹部２２上、および、上面２１ａのうちの凹部２２の上端を囲む配置領域２１１に配置されたはんだ３を有する。また、半導体装置１は、はんだ３を介してチップ搭載部２１上に配置されたチップ４を備える。そして、凹部２２の側壁２５は、上端が配置領域２１１につながり、下端が上端よりも凹部２２の中心側において貫通孔２３の側壁２７につながり、上面２１ａの面法線方向ｄ１に対して傾斜した第１〜第４傾斜面２６１〜２６４を有する。
【００５７】
このような構成によれば、はんだ３を介してチップ搭載部２１上にチップ４を配置した後に、チップ搭載部２１の下面２１ｂを上に向けた状態ではんだ３を加熱および溶融する際に、溶融によって発生したガスを、第１〜第４傾斜面２６１〜２６４で集約したうえで貫通孔２３から効率的に外部に排出することができる。これにより、ボイドを抑制して製品品質を向上させることができる。
【００５８】
また、チップ搭載部２１の下面２１ｂを上に向けてガスを排出することを意図した構成とすることで、貫通孔２３を通ってはんだ３が封止樹脂８の端面に近い下面２１ｂ側にはみ出さないようにすることができる。これにより、はんだ３による絶縁距離の低下を抑制することができる。
【００５９】
また、既述したように、第１〜第４傾斜面２６１〜２６４は、凹部２２の側壁２５に全周にわたって設けられている。
【００６０】
このような構成によれば、ガスの排出効率を向上させることができるので、ボイドを更に効果的に抑制することができる。
【００６１】
また、既述したように、第１〜第４傾斜面２６１〜２６４は、面法線方向ｄ１に対する傾斜角が一定である。
【００６２】
このような構成によれば、第１〜第４傾斜面２６１〜２６４を簡易な形状にすることができるので、第１〜第４傾斜面２６１〜２６４の加工の容易性を向上させることができる。
【００６３】
また、既述したように、凹部２２の上端の開口面積Ｓ１は、チップ４の下端面の面積Ｓ２の０．３５倍〜０．６５倍である。
【００６４】
このような構成によれば、チップ４を安定的に接続するのに好適な配置領域２１１上のはんだ３の量と、ガスを排出するのに好適な凹部２２内のはんだ３の量とをバランスさせることで、チップ４の接続の安定性とボイドの抑制とを良好にバランスさせることができる。
【００６５】
また、既述したように、貫通孔２３の側壁２７は、上面２１ａの面法線方向ｄ１に平行である。
【００６６】
このような構成によれば、貫通孔２３を簡易な形状にすることができるので、貫通孔２３の加工の容易性を向上させることができる。
【００６７】
また、既述したように、凹部２２の上端は、チップ４の下端面の外周縁に沿った形状を有する。
【００６８】
このような構成によれば、配置領域２１１の幅を均一にすることができるので、チップ４の接続の安定性を向上させることができる。
【００６９】
また、既述したように、凹部２２の上端は、平面視において矩形状を有し、貫通孔２３は、平面視において凹部２２の他端で囲まれる矩形状の範囲内に収まる円形状を有する。
【００７０】
このような構成によれば、凹部２２の内部の各所から貫通孔２３までの距離の差を可及的に小さくすることができるので、ガスの排出の均一性を向上させることができる。
【００７１】
また、既述したように、半導体装置１は、チップ搭載部２１の上面２１ａ、下面２１ｂ及びチップ４を全体的に封止する封止樹脂８を備え、はんだ３は、下面２１ｂから封止樹脂８側にはみ出さないように貫通孔２３の内部に配置されている。
【００７２】
このような構成によれば、はんだ３と封止樹脂８の端面との間に十分な距離を確保することができるので、既述したように、絶縁性の低下を抑制することができる。
【００７３】
（変形例）
次に、本実施形態の変形例について説明する。図６は、本実施形態の第１の変形例に係る半導体装置１の第１〜第４傾斜面２６１〜２６４を示す拡大断面図である。図７は、本実施形態の第２の変形例に係る半導体装置１の第１〜第４傾斜面２６１〜２６４を示す拡大断面図である。
【００７４】
図６および図７に示すように、第１〜第４傾斜面２６１〜２６４は、上面２１ａの面法線方向ｄ１に対する傾斜角θが上面２１ａ側と下面２１ｂ側とで異なってもよい。より具体的には、傾斜角θは、上面２１ａ側の方が下面２１ｂ側よりも大きくてもよい。この場合、図６に示すように、傾斜角θは、段階的（図６では二段階）に変化してもよく、または、図７に示すように連続的に（すなわち、徐々に）変化してもよい。
【００７５】
第１および第２の変形例によれば、ガスの排出効率を更に向上させることができるので、ボイドを更に効果的に抑制することができる。
【００７６】
上述した実施形態は、あくまで一例であって、発明の範囲を限定するものではない。発明の要旨を逸脱しない限度において、上述した実施形態に対して種々の変更を行うことができる。変更された実施形態は、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７７】
１  半導体装置
２１  チップ搭載部
２１ａ  上面
２１ｂ  下面
２１１  配置領域
２２  凹部
２３  貫通孔
２５  側壁
２７  側壁
３  はんだ
４  チップ
【図１】
2019186431.tif 000003
【図２】
2019186431.tif 000004
【図３】
2019186431.tif 000005
【図４】
2019186431.tif 000006
【図５】
2019186431.tif 000007
【図６】
2019186431.tif 000008
【図７】
2019186431.tif 000009