(57)【要約】【課題】スイッチング信号の同期システムおよび同期方法を開示する。【解決手段】一実施形態では、クロック信号を生成するステップと、クロック信号に基づいてスイッチング信号を生成するステップと、スイッチング信号の既定の位相に相当するエッジ遷移を有する同期信号を生成するステップと、同期信号をマスタコントローラへ送信するステップと、送信された同期信号に基づいてマスタコントローラから周波数調整命令を受信するステップと、周波数調整命令に基づいてクロック信号の周波数を調整するステップと、を有する方法を開示する。【選択図】なし【特許請求の範囲】
【請求項１】
クロック信号を生成するステップと、
前記クロック信号に基づいてスイッチング信号を生成するステップと、
前記スイッチング信号の既定の位相に相当するエッジ遷移を有する同期信号を生成するステップと、
前記同期信号をマスタコントローラへ送信するステップと、
送信された前記同期信号に基づいて前記マスタコントローラから周波数調整命令を受信するステップと、
前記周波数調整命令に基づいて前記クロック信号の周波数を調整するステップと、
を有する方法。
【請求項２】
前記周波数調整命令は、第１の周波数調整命令および第２の周波数調整命令を有し、
前記クロック信号の周波数を調整するステップは、
前記第１の周波数調整命令の受信に応答して第１の既定の量だけ前記クロック信号の周波数を上昇させるステップと、
前記第２の周波数調整命令の受信に応答して第２の既定の量だけ前記クロック信号の周波数を低減させるステップと、
を含む、
請求項１記載の方法。
【請求項３】
前記方法はさらに、第１の既定の期間にわたって前記マスタコントローラから命令を受信しなかった場合、前記スイッチング信号をディスエーブルするステップを有する、
請求項１記載の方法。
【請求項４】
前記クロック信号を生成するステップは、発振器を使用して第１の周波数信号を生成するステップと、分周器を使用して前記第１の周波数信号の周波数を分周することによって前記クロック信号を生成するステップと、を含み、
前記クロック信号の周波数を調整するステップは、前記分周器の分周比を変更するステップを含む、
請求項１記載の方法。
【請求項５】
前記方法はさらに、
前記スイッチング信号のスイッチングタイミングを示すスイッチングタイミング命令を前記マスタコントローラから受信するステップと、
受信した前記スイッチングタイミング命令に基づいて前記スイッチング信号のスイッチングタイミングを調整するステップと、
を有する、
請求項１記載の方法。
【請求項６】
前記スイッチング信号を生成するステップは、パルス幅変調信号を生成するステップを含み、
前記スイッチングタイミング命令は、デューティ比命令を有し、
前記スイッチング信号のスイッチングタイミングを調整するステップは、前記デューティ比命令に基づいて前記パルス幅変調信号のデューティ比を調整するステップを含む、
請求項５記載の方法。
【請求項７】
前記パルス幅変調信号は、３相パルス幅変調信号を有し、
前記方法はさらに、前記３相パルス幅変調信号を用いてモータを駆動するステップを有する、
請求項６記載の方法。
【請求項８】
前記方法はさらに、
前記クロック信号のエッジの後または前記スイッチング信号のエッジの後または前記同期信号のエッジの後第１の既定の時間遅延をおいて前記モータのロータ位置を測定するステップと、
前記クロック信号の前記エッジの後または前記同期信号の前記エッジの後第２の既定の時間遅延をおいて前記モータの駆動電流を測定するステップと、
を有する、
請求項７記載の方法。
【請求項９】
前記方法はさらに、第１のトリガ信号を生成するステップを有し、
前記第１のトリガ信号を生成するステップは、前記クロック信号、前記スイッチング信号または前記同期信号のうち少なくとも１つを第１の既定の遅延時間だけ遅延させるステップを含む、
請求項１記載の方法。
【請求項１０】
前記方法はさらに、第２のトリガ信号を生成するステップを有し、
前記第２のトリガ信号を生成するステップは、前記クロック信号、前記スイッチング信号または前記同期信号のうち少なくとも１つを第２の既定の遅延時間だけ遅延させるステップを含む、
請求項９記載の方法。
【請求項１１】
前記方法はさらに、
前記第１のトリガ信号の受信に応答して第１の測定を行うステップと、
前記第２のトリガ信号の受信に応答して第２の測定を行うステップと、
を有する、
請求項１０記載の方法。
【請求項１２】
ドライバ回路であって、
クロック信号を生成するように構成されたクロック発生器と、
前記クロック信号に基づいてスイッチ駆動信号を生成し、前記スイッチ駆動信号の既定の位相に同期した第１のエッジを有する同期信号を生成するように構成されたスイッチ駆動信号発生器と、
前記ドライバ回路の外部にある外部コントローラに結合されるように構成されたインタフェース回路と、
を備えており、
前記インタフェース回路は、前記同期信号を前記外部コントローラへ送信し、前記クロック信号の周波数を、前記外部コントローラから受信した周波数調整命令に基づいて調整するように構成されている、
ドライバ回路。
【請求項１３】
前記インタフェース回路はさらに、第１の既定の期間にわたって前記外部コントローラから命令を受信しなかった場合、前記スイッチ駆動信号発生器をディスエーブルするように構成されている、
請求項１２記載のドライバ回路。
【請求項１４】
前記インタフェース回路はさらに、
前記外部コントローラからの第１の命令の受信に応答して前記クロック信号の周波数を上昇させ、
前記外部コントローラからの第２の命令の受信に応答して前記クロック信号の周波数を低減させる、
ように構成されている、
請求項１２記載のドライバ回路。
【請求項１５】
前記スイッチ駆動信号は、パルス幅変調信号であり、
前記インタフェース回路はさらに、前記外部コントローラからデューティ比命令を受信し、受信した前記デューティ比命令に基づいて前記パルス幅変調信号のデューティ比を調整するように構成されている、
請求項１２記載のドライバ回路。
【請求項１６】
前記クロック発生器は、
発振器と、
プログラミング可能な分周器と、
を備えており、
前記プログラミング可能な分周器は、前記発振器に結合された入力端と、前記クロック発生器のクロック出力端に結合された出力端と、を備えており、
前記インタフェース回路はさらに、前記プログラミング可能な分周器の分周比を調整することによって、前記クロック発生器によって生成される前記クロック信号の周波数を調整するように構成されている、
請求項１２記載のドライバ回路。
【請求項１７】
前記プログラミング可能な分周器は、パルススワロー分周器を備えている、
請求項１６記載のドライバ回路。
【請求項１８】
前記発振器は、ＲＣ発振器を備えている、
請求項１６記載のドライバ回路。
【請求項１９】
前記ドライバ回路はさらに、前記クロック発生器の出力端に結合された第１の遅延回路を備えており、
前記第１の遅延回路は、第１の既定の遅延時間だけ前記クロック信号を遅延させることにより第１のトリガ信号を生成するように構成されている、
請求項１２記載のドライバ回路。
【請求項２０】
前記ドライバ回路はさらに、前記インタフェース回路に結合された第２の遅延回路を備えており、
前記第２の遅延回路は、第２の既定の遅延時間だけ前記同期信号を遅延させることにより第２のトリガ信号を生成するように構成されている、
請求項１９のドライバ回路。
【請求項２１】
前記ドライバ回路はさらに、
前記第１のトリガ信号の受信に応答して第１の測定を行うように構成された第１の測定回路と、
前記第２のトリガ信号の受信に応答して第２の測定を行うように構成された第２の測定回路と、
を有する、
請求項２０記載のドライバ回路。
【請求項２２】
第１のスレーブ回路を備えたシステムであって、
前記第１のスレーブ回路は、
クロック信号出力端および周波数制御入力端を備えたクロック発生器であって、前記周波数制御入力端で受信した信号に基づいてクロック信号を前記クロック信号出力端で生成するように構成されたクロック発生器と、
前記クロック発生器のクロック信号出力端に結合されたクロック信号入力端と、スイッチング回路に結合されるように構成された駆動信号出力端と、マスタコントローラに結合されるように構成された同期信号出力端と、を備えた駆動信号発生器と、
を備えており、
前記駆動信号発生器は、前記クロック信号に基づいて前記駆動信号出力端で駆動信号を生成し、前記同期信号出力端で同期信号を生成するように構成されており、
前記同期信号は、前記駆動信号の既定の位相に相当するエッジ遷移を有し、
第１のスレーブ回路はさらに、
前記マスタコントローラに結合されるように構成された第１のインタフェースと、前記クロック発生器の周波数制御入力端に結合されるように構成された第２のインタフェースと、を有する通信インタフェース回路を備えており、
前記通信インタフェース回路は、
前記マスタコントローラから第１の命令を受信した後、前記周波数制御入力端を介して前記クロック信号の周波数を上昇させ、
前記マスタコントローラから第２の命令を受信した後、前記周波数制御入力端を介して前記クロック信号の周波数を低減させる、
ように構成されている、
システム。
【請求項２３】
前記システムは、さらに前記マスタコントローラを備えており、
前記マスタコントローラは、前記第１のスレーブ回路の同期信号出力端に結合された第１の入力端と、前記第１のスレーブ回路の前記通信インタフェース回路の前記第１のインタフェースに結合された第１の出力端と、を有するタイミング解析回路を備えており、
前記タイミング解析回路は、前記タイミング解析回路の第１の入力端の信号のタイミングと、基準タイミング信号のタイミングと、の第１の比較を行うように構成されており、
前記タイミング解析回路は、前記第１の比較に基づいて前記第１の出力端で前記第１の命令と前記第２の命令とを生成するように構成されている、
請求項２２記載のシステム。
【請求項２４】
前記マスタコントローラは、既定の期間にわたって前記タイミング解析回路の第１の入力端で前記信号を受信しなかった場合、前記スイッチング回路をディスエーブルするように構成されている、
請求項２３記載のシステム。
【請求項２５】
前記タイミング解析回路はさらに、第２のスレーブ回路の同期信号出力端に結合された第２の入力端と、前記第２のスレーブ回路の通信インタフェース回路の第１のインタフェースに結合されるように構成された第２の出力端と、を有し、
前記タイミング解析回路はさらに、前記タイミング解析回路の第２の入力端の信号のタイミングと、前記基準タイミング信号のタイミングと、の第２の比較を行うように構成されており、
前記タイミング解析回路はさらに、前記第２の比較に基づいて前記第２の出力端で前記第１の命令と前記第２の命令とを生成するように構成されている、
請求項２３記載のシステム。
【請求項２６】
前記タイミング解析回路はさらに、
前記第１のスレーブ回路の同期信号出力端に結合された第１の入力端と、前記基準タイミング信号に結合された第２の入力端と、を備えた第１のタイミング差測定回路であって、前記第１のスレーブ回路の同期信号出力端の前記同期信号と前記基準タイミング信号との間のタイミング差を測定するように構成された第１のタイミング差測定回路と、
前記第２のスレーブ回路の同期信号出力端に結合されるように構成された第１の入力端と、前記基準タイミング信号に結合された第２の入力端と、を備えた第２のタイミング差測定回路であって、前記第２のスレーブ回路の同期信号出力端の同期信号と前記基準タイミング信号との間のタイミング差を測定するように構成された第２のタイミング差測定回路と、
前記第１のタイミング差測定回路の出力に基づいて第１の出力端で前記第１の命令および前記第２の命令を生成し、前記第２のタイミング差測定回路の出力に基づいて第２の出力端で前記第１の命令および前記第２の命令を生成するように構成された命令生成回路と、
を備えている、
請求項２５記載のシステム。
【請求項２７】
前記第１のタイミング差測定回路は、第１の位相検出器を備えており、
前記第２のタイミング差測定回路は、第２の位相検出器を備えている、
請求項２６記載のシステム。
【請求項２８】
前記システムはさらに、前記第２のスレーブ回路を備えている、
請求項２５記載のシステム。
【請求項２９】
前記第１のスレーブ回路は、前記スイッチング回路を介して第１のモータを制御するように構成されており、
前記第２のスレーブ回路は、他のスイッチング回路を介して第２のモータを制御するように構成されている、
請求項２８記載のシステム。
【請求項３０】
前記第１のスレーブ回路は、前記スイッチング回路を介してモータ巻線の第１のセットを制御するように構成されており、
前記第２のスレーブ回路は、他のスイッチング回路を介してモータ巻線の第２のセットを制御するように構成されている、
請求項２９記載のシステム。
【請求項３１】
前記システムはさらに、
前記スイッチング回路および前記他のスイッチング回路と、
前記スイッチング回路に結合された前記第１のモータと、前記他のスイッチング回路に結合された前記第２のモータと、
前記マスタコントローラに結合された制御入力端と、前記スイッチング回路に結合された第１の電源出力端と、前記他のスイッチング回路に結合された第２の電源出力端と、を有する電源回路と、
を備えている、
請求項２９記載のシステム。
【請求項３２】
前記マスタコントローラは、
第１の既定の期間内に前記タイミング解析回路の第１の入力端で前記信号を受信しなかった場合、前記電源回路の第１の電源出力端をディスエーブルし、
第２の既定の期間内に前記タイミング解析回路の第２の入力端で前記信号を受信しなかった場合、前記電源回路の第２の電源出力端をディスエーブルする、
ように構成されている、
請求項３１記載のシステム。
【請求項３３】
前記駆動信号は、パルス幅変調信号を有し、
前記スイッチング回路は、モータに結合されるように構成されたモータインバータを備えている、
請求項２２記載のシステム。
【請求項３４】
前記システムはさらに、前記マスタコントローラを備えており、
前記第１のスレーブ回路は、前記マスタコントローラへ前記同期信号を送信するように構成されており、
前記マスタコントローラは、シリアルペリフェラルインタフェース通信プロトコルを用いて前記第１のスレーブ回路へ前記第１の命令および前記第２の命令を送信するように構成されている、
請求項２２記載のシステム。
【請求項３５】
前記システムはさらに、
前記クロック信号出力端、前記駆動信号出力端または前記同期信号出力端のうち少なくとも１つに結合された入力端を備えた遅延回路であって、既定の遅延を付与するように構成された遅延回路と、
前記遅延回路の出力端に結合されたトリガ入力端を備えた測定回路と、
を備えており、
前記測定回路は、前記トリガ入力端でのトリガ信号の受信に応答して測定を行うように構成されている、
請求項２２記載のシステム。
【請求項３６】
前記第１のスレーブ回路は、前記スイッチング回路を介してモータを制御するように構成されており、
前記測定回路は、前記モータのロータ位置または前記モータの駆動電流のうち少なくとも１つを測定するように構成されている、
請求項３５記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、米国仮出願第６２／５２９，８９８号（出願日：２０１７年７月７日）の利益を主張するものであり、同出願の開示内容は全て、参照により本願の開示内容に含まれるものとする。
【０００２】
本願の開示内容は一般的に、電子回路およびシステムに関し、具体的にはスイッチング信号の同期システムおよび同期方法に関する。
【背景技術】
【０００３】
ドライバ回路は、電力を生成する装置、例えばスイッチング電源等を制御するために使用することができ、また、例えばモータ等の電力を消費する装置を制御するために使用することができる。モータドライバは、パルス幅変調信号を生成するコントローラを備えることができ、このパルス幅変調信号は、モータの複数の各相に対応するドライバスイッチに対する駆動信号を生成するために使用される。パルス幅変調信号は、モータの駆動パラメータを指定することができる。パルス幅変調信号は部分的に、構成要素の内部発振器に基づいて生成することができる。かかる構成は、制御対象のモータが１つである場合に適している。
【０００４】
冗長的なモータまたはモータ巻線の駆動パラメータを指定するために複数のパルス幅変調信号を使用する、モータまたはモータ巻線の冗長性を使用する用途では、パルス幅変調信号が同期していない場合、トルクリプル、振動、騒音またはハーシュネス等が生じ得る。一部の事例では、パルス幅変調信号の基礎となる複数の駆動構成要素の内部発振器が製造誤差を有し、これが、２つの異なる発振器の周波数が異なる原因となり得る。
【０００５】
冗長モータシステムの制御を同期するために、対応するパルス幅変調信号も同期されるように、モジュールおよび機能の内部タイミングの同期手段が要請されている。
【発明の概要】
【課題を解決するための手段】
【０００６】
一実施形態では、クロック信号を生成するステップと、クロック信号に基づいてスイッチング信号を生成するステップと、スイッチング信号の既定の位相に相当するエッジ遷移を有する同期信号を生成するステップと、同期信号をマスタコントローラへ送信するステップと、送信された同期信号に基づいてマスタコントローラから周波数調整命令を受信するステップと、周波数調整命令に基づいてクロック信号の周波数を調整するステップと、を有する方法を開示する。
【０００７】
本発明とその利点とをより完全に理解するため、以下、添付の図面を参照して説明を行う。
【図面の簡単な説明】
【０００８】
【図１】一例のモータ制御システムのブロック図である。
【図２】一例のモータ駆動システムのブロック図である。
【図３Ａ】一実施形態のモータ駆動システムの詳細図である。
【図３Ｂ】図３Ａのモータ駆動システムの動作を示す波形図である。
【図４】一実施形態のマスタタイミングユニットのブロック図と、対応する波形図である。
【図５】一実施形態の妥当性検査方法のブロック図である。
【図６Ａ】一実施形態のモータ制御回路を示す図である。
【図６Ｂ】一実施形態のモータ制御回路を示す図である。
【図７】一実施形態のモータ制御回路を示す図である。
【図８】一実施形態のローカルクロック発生器を示す図である。
【図９】一実施形態の集積回路を示す図である。
【図１０】一実施形態の制御回路を実装するために使用できる処理システムを示す図である。
【発明を実施するための形態】
【０００９】
複数の異なる図中の対応する符号および記号は一般的に、特段の指示が無い限りは対応する部分を示している。各図は、好適な実施形態の重要な側面を明確に示すように記載されており、必ずしも実寸の比率通りに示されているとは限らない。特定の実施形態をより明確に図示するため、同一の構造、材料またはプロセスステップの複数の態様を示す文字は、図番号に従う場合がある。
【００１０】
現在好適な実施形態の作製および使用を、以下詳細に説明する。しかし本発明は、広範に及ぶ種々の具体的な場面で実施可能な多くの適用可能な発明的コンセプトを提供するものであることが理解できるはずである。説明する具体的な実施形態は、単に、本発明を作製する具体的な方法および使用する具体的な方法を例示するものであり、本発明の範囲を限定するものではない。
【００１１】
好適な実施形態を参照して、特定の場面、少なくとも１つのモータを制御するためのシステムおよび方法において、本発明を説明する。本発明は、同期されたクロックを使用する他の回路にも適用することができる。
【００１２】
本発明の実施形態では、複数のモータのＰＷＭモータ制御信号はマスタコントローラによって、スレーブモータコントローラによって生成された同期信号を監視し、当該スレーブモータコントローラのローカルクロックの周波数を調整することによって同期される。ローカルクロック周波数の制御は、ＰＷＭモータ制御信号の制御に依存せずに行うことができる。マスタコントローラおよび各スレーブモータコントローラは独立して、モータ制御システムの動作の妥当性検査を行い、システム故障が検出された場合にモータを停止することができる。例えばスレーブコントローラは、期待される命令信号を既定の期間内に受信しなかった場合に、システム故障を検出することができる。マスタコントローラも同様に、同期信号を既定の期間内にスレーブモータコントローラから受信しなかった場合に、システム故障を検出することができる。マスタコントローラまたはスレーブモータコントローラのいずれかが、システム故障が生じたと判断した場合には、マスタコントローラまたはスレーブモータコントローラのいずれかがモータを停止することができる。一部の実施形態では有利には、ＰＷＭモータ制御信号の同期によって複数のモータの駆動電流がオーバーラップしなくなる。
【００１３】
本発明の実施形態では、他の回路およびシステムのタイミングをＰＷＭモータ制御信号のタイミングと同期させることができる。かかる回路およびシステムは例えば、モータのロータ位置、ＤＣリンク電圧またはモータ電流を測定するように構成された測定ユニットを備えることができる。複数の実施形態において、測定をこのように同期できることにより、測定された値間の位相シフトに起因する測定誤差を低減もしくは最小化し、かつ／または妥当でない測定結果の発生を最小化もしくは低減することができる。かかる測定ユニットは、スレーブモータコントローラもしくはマスタコントローラ内に配置することができ、またはシステムの他の複数の部分に分割することができる。一部の実施形態では、測定ユニットの動作をマスタ装置、スレーブ装置、またはマスタ装置とスレーブ装置との組み合わせによって、直接制御することができる。
【００１４】
図１は、一例の３相モータ駆動制御回路１００を示している。回路１００は例えば、自動車の電動パワーステアリングシステムを動作させるために使用することができる。回路１００は複数のモジュールを備えており、これには給電ＩＣ１０１、コントローラ１０２、プリドライバＩＣ１０３、および例えば電界効果トランジスタ（ＦＥＴ）等の電子電力スイッチ１０５が含まれる。電力スイッチ１０５は、３相モータ１０４への電力を相ごとに制御するためのハイサイドスイッチおよびローサイドスイッチであり、１相ごとに１つのハイサイドスイッチと１つのローサイドスイッチとが設けられている。プリドライバＩＣ１０３は内部に複数の論理ブロックを備えており、例えば、シリアルペリフェラルインタフェース（ＳＰＩ）バスインタフェース、入力制御ロジック、および診断機能を含むデジタルコアブロック等を備えている。電流センシングブロックが、モータからプリドライバＩＣ１０３を通ってコントローラ１０２へ返されるフィードバック情報を提供する。コンフィギュレーションレジスタは、プリドライバＩＣ１０３におけるコンフィギュラブルな設定のコンフィギュレーションを行うためのものである。デジタルコアは、３つの各相（のハイサイドスイッチとローサイドスイッチと）に対して２つのＰＷＭ信号を生成し、全部で６つのＰＷＭスイッチング信号を生成し、これらのＰＷＭスイッチング信号は、１つのハーフブリッジドライバあたり１つのハイサイド（ＨＳ）ドライバと１つのローサイド（「ＬＳ」）ドライバとを設けた３つのハーフブリッジドライバを用いて生成される。当業者であれば、図１の線図において他の接続および機能も存在し得ることを理解することができる。
【００１５】
回路１００では、コントローラ１０２が、プリドライバＩＣ１０３の電流センシング回路１０７からのフィードバックに基づいてモータの相ごとにパルス幅変調信号ＰＷＭ＿ＨおよびＰＷＭ＿Ｌを用いてモータ制御を行う。コントローラ１０２は、ＳＰＩバスに対してバスマスタとして動作することもできる。動作中、コントローラ１０２は、モータ１０４を動作させる所望の速度および方向を特定する入力を受け取る。ＰＷＭ信号の基礎となるこの入力は例えば、モータの速度上昇、モータの速度低下、モータの停止、モータの方向反転、特定の速度および方向へのモータの速度の設定等をコントローラ１０２に指示する入力とすることができる。例えば図１のシステムでは、ステアリングホイール軸に設けられた位置センサから入力を求めることができる。ＰＷＭ信号はコントローラ１０２によって、入力とモータの現在の条件および状態とに基づいて生成され、ＰＷＭ信号は、第１の状態から、モータの目標状態に近い状態である第２の状態へモータの状態を変化させるように生成される。
【００１６】
複数の実施形態において、ＰＷＭ＿ＨおよびＰＷＭ＿Ｌ信号の生成はモータのロータ位置にも依存する。こうするためには、モータにロータ位置センサ１１２が結合されており、モータの現在のロータ位置に関する情報をコントローラ１０２へ送信する。
【００１７】
複数の実施形態において、モータ駆動システムは、２つ以上のモータを駆動するために適した構成とすることができる。例えば自動車パワーステアリングシステムでは、いずれかのモータに故障が生じた場合に冗長性を提供するため、１つより多くのモータを使用するのが通常である。一部の用途では、自動車の操舵を補助するために複数のモータが同時に動作する。例えば、共に動作するためにモータの強度を設定することができる。一部の実施形態では、各モータが、自動車を操舵するために必要な総出力の約７０％を生成することができる。本発明の一実施形態では、各モータを駆動するために使用されるパルス幅変調信号は互いに同期する。一部の事例では、これらのＰＷＭ信号は、ＨＳドライバおよびＬＳドライバによって出力されるピーク電流とＨＳドライバおよびＬＳドライバへ供給される最大電流リプルとを阻止または低減するため、一度に電流の供給を受けるモータが１つになるように同期される。
【００１８】
図２は、一実施形態のモータ駆動システム２００を示しており、同実施形態では、スレーブモータドライバ２０２と２０８とを同期させるために１つのマスタコントローラ２１４が使用される。モータ２０６と２１２とに交互に電流を供給するようにスレーブモータドライバ２０２と２０８とを同期させることにより、１つの共用の電源２１６を使用することができる。２つのモータへ直流電流を供給するために１つの共用の電源を使用して２つのモータにおいて電流を交互に駆動することにより、最大電源電流リプルを最小限にすることができる。このようにしてモータ駆動システム２００は、高いスペース効率および費用対効率で複数のモータへ電力を供給して制御する構成となることができる。高いスペース効率および費用対効率は、１つの共用の電源２１６を使用し、かつ、マスタ装置２１４の中で両モータに係る種々の制御機能を分割することによって、達成することができる。
【００１９】
図示のように、一実施形態のモータ駆動システム２００は、スレーブモータドライバ２０２および２０８を制御するマスタ装置２１４を備えている。各スレーブモータドライバ２０２および２０８は、各対応するインバータ回路２０４および２１０へＰＷＭ信号ＰＷＭ１およびＰＷＭ２を供給する。各インバータ回路２０４および２１０は例えば、モータ２０６および２１２へ電力を供給して制御するために使用されるハーフブリッジ回路をそれぞれ３つ備えることができる。よって、インバータ回路２０４および２１０は「スイッチング回路」とも称され得る。各インバータ２０４および２１０への電力は、モータ２０６へ電流ｉｍｏｔｏｒ１を供給する直流電力バスＤＣＬＩＮＫ１と、モータ２１２へ電流ｉｍｏｔｏｒ２を供給する直流電力バスＤＣＬＩＮＫ２とを用いて供給される。
【００２０】
複数の実施形態において、ロータ位置センサ２２２および２２６がモータ２０６および２１２のロータ位置をそれぞれ測定し、その位置測定結果をマスタ装置２１４へ供給する。一部の実施形態では、ロータ位置センサ２２２および２２６はアナログ信号を供給し、例えばモータ２０６および２１２のロータ位置を示す電流または電圧等を供給し、マスタ装置２１４はこのアナログ信号をサンプリングする。これに代えてロータ位置センサ２２２および２２６は、当該ロータ位置センサ２２２および２２６においてローカルでサンプリングされた、モータ２０６および２１２のロータ位置を表すデジタル信号を供給する。また、電流センサ２２４および２２８も同様に、モータ２０６および２１２へ供給される駆動電流をそれぞれ測定するように構成されている。一部の実施形態では、電流センサ２２４および２２８はアナログ信号を供給し、例えばモータ２０６および２１２へ供給される駆動電流を示す電流または電圧等を供給し、マスタ装置２１４はこのアナログ信号をサンプリングする。これに代えて電流センサ２２４および２２８は、当該電流センサ２２４および２２８ならびに／もしくはインバータ２０４においてローカルでサンプリングされた、モータ２０６および２１２へ供給される駆動電流を表すデジタル信号を供給する。ローカルにサンプリングされる実施形態では、アナログ測定結果をインバータ２０４および２１０またはスレーブ装置２０２および２０８へ供給し、各インバータ２０４および２１０または各スレーブ装置２０２および２０８においてサンプリングしてデジタルドメインに変換することができる。その結果得られるデジタル測定結果はその後、スレーブ装置２０２および２０８にそれぞれ結合されたインタフェースバスＣＯＭＭ１およびＣＯＭＭ２を介してマスタ装置２１４へ送信される。ロータ位置センサ２２２および２２６は、当該分野において公知のロータ位置センシング回路およびシステムを使用して実装することができる。電流センサ２２４および２２８も同様に、当該分野において公知の電流センサ回路およびシステムを使用して実装することができる。
【００２１】
動作中、マスタ装置２１４は、それぞれスレーブモータドライバ２０２および２０８によって生成された各同期信号ＳＹＮＣ１およびＳＹＮＣ２を監視することによって、スレーブモータドライバ２０２および２０８によって生成されたＰＷＭ信号ＰＷＭ１およびＰＷＭ２を同期する。各同期信号ＳＹＮＣ１およびＳＹＮＣ２はそれぞれ、ＰＷＭ周期に対する既定の位相関係を用いて導出される。マスタ装置２１４は同期信号ＳＹＮＣ１およびＳＹＮＣ２を受信して、同期信号ＳＹＮＣ１とＳＹＮＣ２とが同一のクロック信号と所望の位相関係になるまで、スレーブモータドライバ２０２および２０８にローカルクロック発生器の周波数の調整を行わせる。一部の実施形態では、ＳＹＮＣ信号の一方のエッジをＰＷＭ信号に対する規定された位相関係で生成し、かつ、ＳＹＮＣ信号の他方のエッジを他のイベントから導出することができる。かかるイベントは、スレーブ装置に配置された測定機能と関係あるものとすることができ、例えば、電流センサ２２４および２２８によって行われる相電流測定が完了したときにエッジを生成する。一部の実施形態では、マスタ装置２１４は通信バスＣＯＭＭ１を介してこのクロック調整信号をスレーブモータドライバ２０２へ供給し、かつ、通信バスＣＯＭＭ２を介してクロック調整信号をスレーブモータドライバ２０８へ供給する。
【００２２】
一部の実施形態では、ロータ位置センサ２２２および２２６によって行われるロータ位置測定ならびに／もしくは電流センサ２２４および２２８によって行われる電流測定のタイミングおよび／またはサンプリングを、ＰＷＭ信号ＰＷＭ１およびＰＷＭ２ならびに／もしくは同期信号ＳＹＮＣ１およびＳＹＮＣ２のタイミングを基準として実施することができる。例えば、ロータ位置センサ２２２および２２６ならびに電流センサ２２４および２２８の測定および／またはサンプリングを、同期信号ＳＹＮＣ１およびＳＹＮＣ２の上昇エッジまたは下降エッジを基準として固定のオフセットで行うことができる。一部の実施形態では、電流測定が対応するロータ位置測定と実質的に同時に行われるように、ロータ位置センサ２２２および２２６ならびに電流センサ２２４，２２８の測定および／またはサンプリング間の相対的なタイミングを設定することができる。適用可能な測定動作またはサンプリング動作をトリガする信号の遅延経路を調整することにより、ロータ位置センサ２２２および２２６ならびに電流センサ２２４，２２８の測定および／またはサンプリング間の相対的なタイミングを設定することができる。
【００２３】
スレーブモータドライバ２０２および２０８のローカルクロックの同期の他、マスタ装置２１４はさらに、スレーブモータドライバ２０２および２０８へＰＷＭコンフィギュレーション制御信号も送信する。複数の実施形態において、スレーブモータドライバ２０２および２０８のローカルクロックの同期およびＰＷＭコンフィギュレーション制御信号の決定は独立して行われ、これにより、マスタ装置２１４の回路の制御タスクが簡素化する。
【００２４】
一部の実施形態では、マスタ装置２１４およびスレーブモータドライバ２０２および２０８が各々、モータ駆動システム２００の現在の状態の独立した妥当性検査を行う。例えば、スレーブモータドライバ２０２は通信バスＣＯＭＭ１を介して受信した制御信号を監視するように構成することができ、スレーブモータドライバ２０８は通信バスＣＯＭＭ２を介して受信した制御信号を監視するように構成することができる。制御信号が既定の時間量以内に受信されなかった場合は、各スレーブモータドライバ２０２または２０８は各自のＰＷＭ信号ＰＷＭ１およびＰＷＭ２をディスエーブルすることによって各モータ２０６および２１２を停止するように構成されている。一部の実施形態ではスレーブモータドライバ２０２および２０８は、通信バスＣＯＭＭ１およびＣＯＭＭ２を介して供給される特定の種類の制御語の受信を監視するように構成することができる。例えば、スレーブモータドライバ２０２および２０８が既定の期間内に周波数調整命令を受信しない場合には、ＰＷＭ信号ＰＷＭ１およびＰＷＭ２が遮断される。これに代えて、他の種類の制御信号を監視することもできる。
【００２５】
マスタ装置２１４も同様に、スレーブモータドライバ２０２および２０８から受信する同期信号ＳＹＮＣ１およびＳＹＮＣ２の受信に基づいて自己の妥当性検査を行う。例えば、マスタ装置が既定の期間内に１つまたは複数の同期信号ＳＹＮＣ１およびＳＹＮＣ２を受信しない場合には、マスタ装置２１４はモータ駆動システム２００をディスエーブルすることができる。マスタ装置２１４は、共用の電源２１６をディスエーブルすることによって、インバータ２０４および２１０をディスエーブルすることによって、またはこれらの組み合わせを行うことによって、モータ駆動システム２００をディスエーブルすることができる。代替的な実施形態では、マスタ装置２１４は他の手法を用いてモータ２０６および２１２をディスエーブルすることができる。他の代替的な実施形態では、スレーブモータドライバ２０２および２０８が１つのモータのそれぞれ別々の巻線を制御するように構成することができる。
【００２６】
マスタ装置２１４およびスレーブモータドライバ２０２および２０８はそれぞれ、互いに依存せずに各自個別の妥当性検査を行うように構成し、かつ、各自の制御下で独立してモータシステムの一部を停止するように構成することも、想到できるはずである。かかる構成によって、非常時またはシステム不具合の場合に、モータシステム２００を迅速かつ効率的に停止することができる。
【００２７】
図３Ａは、マスタ装置２１４ならびにスレーブモータドライバ２０２および２０８の種々の適用可能な詳細を有するモータシステム３００の詳細図である。一部の実施形態では、図２に示されたモータシステム２００を具現化するため、モータシステム３００を使用することができる。図示のように、マスタ装置２１４はマスタクロック発生器３１０と、マスタタイミングユニット３１２と、妥当性検査回路３１４と、を備えている。各スレーブモータドライバ２０２および２０８はそれぞれローカルクロック発生器３０４と、ＰＷＭ発生器３０６と、妥当性検査回路３０２と、を備えている。動作中、マスタクロック発生器３１０は基準クロック信号ＲＥＦＣＬＫを生成する。この基準クロック信号ＲＥＦＣＬＫは、「基準タイミング信号」とも称され得る。マスタタイミングユニット３１２は、基準クロック信号ＲＥＦＣＬＫの位相と、スレーブモータドライバ２０２および２０８によって送信された、受信した同期信号ＳＹＮＣ１およびＳＹＮＣ２とを比較する。マスタタイミングユニット３１２によって行われたこの比較に基づいて、スレーブモータドライバ２０２および２０８のローカルクロック３０４へ制御信号ＣＴＬ１およびＣＴＬ２が送信される。この制御信号ＣＴＬ１およびＣＴＬ２は、図２に示されている通信バスＣＯＭＭ１およびＣＯＭＭ２を介して送信することができ、または代替的な実施形態では、それぞれ独立したバスを介して送信することができる。制御信号ＣＴＬ１およびＣＴＬ２は例えば、スレーブモータドライバ２０２および２０８によって生成されるクロック信号ＬＣＬＯＣＫ１およびＬＣＬＯＣＫ２の周波数を上昇または下降する旨の周波数調整命令を含むことができる。マスタ装置２１４の妥当性検査回路３１４は、同期信号ＳＹＮＣ１およびＳＹＮＣ２を監視するためにマスタタイミングユニット３１２と協働することができる。同期信号ＳＹＮＣ１およびＳＹＮＣ２のうち一方または双方が既定の期間内に受信されない場合には、妥当性検査回路３１４はマスタ装置２１４に、イネーブル信号ＥＮＡＢＬＥ１およびＥＮＡＢＬＥ２を介してインバータ２０４および２１０をディスエーブルし、かつ／またはグローバル電源イネーブル信号ＧＥＮＡＢＬＥを介して共用の電源２１６を遮断することによるモータ２０６および２１２の停止をさせる。
【００２８】
スレーブモータドライバ２０２は、ローカルクロック発生器３０４を用いて自己のローカルクロック信号ＬＣＬＯＣＫ１を生成する。動作中、ローカルクロック発生器３０４は、マスタ装置２１４から受信した制御信号ＣＴＬ１に基づいてローカルクロック信号ＬＣＬＯＣＫ１の周波数を調整する。「駆動信号発生器」または「スイッチ駆動信号発生器」とも称され得るＰＷＭ発生器３０６は、ローカルクロック信号ＬＣＬＯＣＫ１に基づいて３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃを生成し、かつ、３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１ＣのＰＷＭ周期と固定の位相関係を有する同期信号ＳＹＮＣ１を生成する。スレーブモータドライバ２０８も同様に、ローカルクロック発生器３０４を用いて自己のローカルクロック信号ＬＣＬＯＣＫ２を生成し、制御信号ＣＴＬ２に基づいてローカルクロック信号ＬＣＬＯＣＫ２の周波数を調整する。スレーブモータドライバ２０８のＰＷＭ発生器３０６は、ローカルクロック信号ＬＣＬＯＣＫ２に基づいて３相のＰＷＭ信号ＰＷＭ２Ａ，ＰＷＭ２ＢおよびＰＷＭ２Ｃを生成し、かつ、３相のＰＷＭ信号ＰＷＭ２Ａ，ＰＷＭ２ＢおよびＰＷＭ２ＣのＰＷＭ周期と固定の位相関係を有する同期信号ＳＹＮＣ２を生成する。代替的な実施形態では、ＰＷＭ発生器３０６に代えて、他の種類のスイッチング信号を生成するスイッチ駆動信号発生器、例えば独立したスイッチオン命令およびスイッチオフ命令等を生成するスイッチ駆動信号発生器を用いることができる。
【００２９】
複数の実施形態において、周波数制御可能な発振器、例えばＲＣ発振器またはＶＣＯ（電圧制御発振器）等を用いて、ローカルクロック発生器３０４を実装することができる。これに代えて、他の周波数制御可能な発振回路を使用することもできる。ローカルクロック信号ＬＣＬＯＣＫ１および／またはＬＣＬＯＣＫ２の周波数は、周波数制御可能な発振器の周波数を直接制御することによって、各周波数制御可能な発振器に結合された制御可能なクロック分周器を制御することによって、またはこれらの制御の組み合わせを行うことによって、制御することができる。これに代えて、他のシステムおよび手法を用いて、例えば位相同期ループ等を用いて、ＬＣＬＯＣＫ１および／またはＬＣＬＯＣＫ２の周波数を調整することもできる。
【００３０】
複数の実施形態において、スレーブモータドライバ２０２および２０８の妥当性検査回路３０２が、マスタ装置２１４から受信された各制御信号ＣＴＬ１／ＣＴＬ２または他の通信信号を監視する。各制御信号ＣＴＬ１／ＣＴＬ２が既定の期間内に受信されない場合には、ＰＷＭ発生器３０６は３相の各ＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１ＣまたはＰＷＭ２Ａ，ＰＷＭ２ＢおよびＰＷＭ２Ｃの送信を停止し、これによりモータ２０６および２１２が有効に停止する。図３Ａは２つのスレーブモータドライバ２０２および２０８しか示していないが、本発明の代替的な実施形態では、具体的なシステムおよびその仕様に依存して、使用されるスレーブモータドライバを２つより多くし、または少なくできることは明らかであるはずである。
【００３１】
図３Ｂは、図３Ａに示されているモータシステム３００の動作を示す波形図である。ＰＷＭカウンタ値のグラフは、スレーブモータドライバ２０２のＰＷＭ発生器３０６内のデジタルカウンタのデジタルカウンタ値を表す。動作中、３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃを生成するためには、ＰＷＭカウンタ値と閾値ＴＨＡ，ＴＨＢおよびＴＨＣとを比較する。例えば、ＰＷＭカウンタ値が閾値ＴＨＡを超える場合にはＰＷＭ１Ａをアサートし、ＰＷＭカウンタ値が閾値ＴＨＢを超える場合にはＰＷＭ１ＡＢをアサートし、ＰＷＭカウンタ値が閾値ＴＨＣを超える場合にはＰＷＭ１Ｃをアサートする。図示のように、ＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃのうち少なくとも２つが互いに異なる状態にある場合、インバータ２０４を介してモータ２０６へ供給される電流に相当する、モータ１への直流リンク電流ｉｍｏｔｏｒ１が得られる（絶対値は、モータモードまたはジェネレータモードに依存して正または負の方向において０とは異なる値である）。かかる状態は、図３Ｂでは「ＰＷＭアクティブ期間」と示されている。ＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃの全てが同一状態にある場合（例えば全てがハイまたはロー状態である場合）、モータ電流ｉｍｏｔｏｒ１は（０に向かって）減少していき、これは図３Ｂでは「ゼロベクトル」と示されている。複数の実施形態において、モータ２０６へ供給される電力およびデューティ比を制御するため、閾値ＴＨＡ，ＴＨＢおよびＴＨＣがマスタ装置２１４によって調整される。
【００３２】
スレーブモータドライバ２０２のＰＷＭ発生器３０６は同期信号ＳＹＮＣ１も生成し、これは上記のようにマスタ装置２１４によって監視される。図示のように、ＰＷＭ周期の前半中にＰＷＭカウンタが増加した場合、同期信号ＳＹＮＣ１がアサートされ、ＰＷＭ周期の後半中にＰＷＭカウンタが減少した場合、同期信号ＳＹＮＣ１はディアサートされる。同期信号ＳＹＮＣ１と３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１ＣとＰＷＭカウンタ値との間の位相関係は、詳解のための単なる一例であると解すべきである。代替的な実施形態では、位相関係が異なることができる。例えば、ＰＷＭ周期の異なる位相で同期信号ＳＹＮＣ１をアサートおよびディアサートすることができる。上昇エッジ遷移および／または下降エッジ遷移が３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃを駆動するスイッチの既定の位相と同期するように、同期信号ＳＹＮＣ１を上昇エッジ遷移（アクティブハイ）または下降エッジ遷移（アクティブロー）でアサートすべきとシステムが判断するため、同期信号ＳＹＮＣ１をアクティブハイ信号またはアクティブロー信号とすることができると解すべきである。これは、「スイッチング信号」とも称され得る。
【００３３】
図３Ｂはさらに、スレーブモータドライバ２０８においてＰＷＭ発生器３０６によって生成される同期信号ＳＹＮＣ２および３相のＰＷＭ信号ＰＷＭ２Ａ，ＰＷＭ２ＢおよびＰＷＭ２Ｃと、インバータ２１０を介してモータ２１２へ供給される電流に相当するモータ電流ｉｍｏｔｏｒ２とを示している。実施形態では同期信号ＳＹＮＣ２とＰＷＭ信号ＰＷＭ２Ａ，ＰＷＭ２ＢおよびＰＷＭ２Ｃとは、上記のように、スレーブモータドライバ２０２のＰＷＭ発生器３０６によって生成される同期信号ＳＹＮＣ１と３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃとの間と同様に、ＰＷＭ発生器３０６によって生成される。
【００３４】
図示のように、３相のＰＷＭ信号ＰＷＭ２Ａ，ＰＷＭ２ＢおよびＰＷＭ２Ｃは３相のＰＷＭ信号ＰＷＭ１Ａ，ＰＷＭ１ＢおよびＰＷＭ１Ｃに対して遅延して、スレーブモータドライバ２０２のＰＷＭアクティブ期間がスレーブモータドライバ２０８のゼロベクトルと重なり合い、スレーブモータドライバ２０８のＰＷＭアクティブ期間がスレーブモータドライバ２０２のゼロベクトルと一致する。（スレーブモータドライバ２０８のＰＷＭ発生器３０６によって生成されるＰＷＭカウンタ値は図示されていない。）ＰＷＭ信号がこのようにシフトすることにより、モータ電流ｉｍｏｔｏｒ１とｉｍｏｔｏｒ２とが互いに異なる時間に流れ、または双方が同時に最大値になる期間を最小化するように決まった位相シフトで流れ、これにより給電ユニットにおいて高いピーク電流が回避される。スレーブモータドライバ２０２に対するスレーブモータドライバ２０８のＰＷＭ信号のかかるシフトは、スレーブモータドライバ２０２に対して異なる閾値を使用することにより、かつ／またはスレーブモータドライバ２０２に対してスレーブモータドライバ２０８のＰＷＭカウンタ値をシフトさせることによって生じることができる。複数の実施形態においてかかる条件は、マスタ装置２１４が同期信号ＳＹＮＣ１およびＳＹＮＣ２を使用してスレーブモータドライバ２０２および２０８のＰＷＭ周期を同期する場合に満たされる。図３Ｂでは、同期信号ＳＹＮＣ１とＳＹＮＣ２とが同一の位相を有する旨が示されているが、一部の実施形態ではＳＹＮＣ１とＳＹＮＣ２とは、スレーブモータドライバ２０２とスレーブモータドライバ２０８とによって生成されるＰＷＭ信号間のタイミング差に相当する一定の位相差を有するように同期することができる。一部の実施形態では、一方のスレーブモータドライバのアクティブ期間が他方のスレーブモータドライバのゼロベクトルと一致することを保証するため、上述のタイミング差はほぼ、ＰＷＭアクティブ期間の幅とすることができる。
【００３５】
図４Ａは、図３Ａに示されているマスタタイミングユニット３１２を実装するために使用できるマスタタイミングユニット３１２Ａを示している。図示のように、マスタタイミングユニット３１２Ａはタイミング解析回路を備えており、タイミング解析回路は、スレーブモータドライバ２０２によって生成された同期信号ＳＹＮＣ１と基準クロックＲＥＦＣＬＫとの間の位相差を求めるために使用される第１のタイミング差測定回路３２２と、スレーブモータドライバ２０８によって生成された同期信号ＳＹＮＣ２と基準クロックＲＥＦＣＬＫと間の位相差を求めるために使用される第２のタイミング差測定回路３２４と、を備えている。タイミング差測定回路３２２および３２４の出力信号ＣＴＬ１およびＣＴＬ２は、各同期信号が基準クロックＲＥＦＣＬＫより進んでいるかまたは遅れているかを示すことができる。各同期信号ＳＹＮＣ１またはＳＹＮＣ２が基準クロックＲＥＦＣＬＫより進んでいる場合は、各対応するタイミング差測定回路３２２または３２４が、各対応するスレーブモータドライバのローカルクロック周波数を低減するための命令ＤＥＣＲＥＡＳＥを表す値を生成する。他方、各同期信号ＳＹＮＣ１またはＳＹＮＣ２が基準クロックＲＥＦＣＬＫより遅れている場合は、各対応するタイミング差測定回路３２２または３２４が、各対応するスレーブモータドライバ２０２または２０８のローカルクロック周波数を増加するための命令ＩＮＣＲＥＡＳＥを表す値を生成する。これらの命令は、任意のデジタルビット、ワード、命令、またはスレーブモータドライバ２０２または２０８に伝達される制御信号に相当する他の信号の形態をとることができる。例えば一部の実施形態では、制御命令ＣＴＬ１およびＣＴＬ２を単一ビットの形式とすることができ、この単一ビットの状態は、同期信号が基準クロック信号ＲＥＦＣＬＫより進んでいるかまたは遅れているかを表す。これに代えて、ＣＴＬ１およびＣＴＬ２は、同期信号が基準クロック信号ＲＥＦＣＬＫよりどれくらいの時間量だけ進んでいるかまたは遅れているかを表すこともできる。他の実施形態では、制御命令ＣＴＬ１およびＣＴＬ２は、システムで使用されている既定のバス標準規格に準ずる形式のバス命令のデータフィールド内に現れることができる。複数の実施形態において、例えばラッチベースの位相周波数検出器、または２つの信号の相対的タイミングを測定してタイミング差を示す出力を生成するように構成された他のデジタル回路等の、当該分野にて公知の位相検出回路を用いて、タイミング差測定回路３２２および３２４を実装することができる。
【００３６】
図４Ｂは、マスタタイミングユニット３１２Ａの上述の動作を示す波形図である。図示のように、同期信号ＳＹＮＣ１は基準クロックＲＥＦＣＬＫより時間ｔ１だけ進んでいる。したがって、タイミング差測定回路３２２は、スレーブモータコントローラ２０２によって生成されるクロック信号の周波数を低減する旨の要求を表す値を有する制御ＣＴＬ１を出力する。また、同期信号ＳＹＮＣ２が基準クロックＲＥＦＣＬＫより時間ｔ２だけ遅れている旨も示されている。したがって、タイミング差測定回路３２４は、スレーブモータコントローラ２０８によって生成されるクロック信号の周波数を増加する旨の要求を表す値を有する制御ＣＴＬ２を出力する。一部の実施形態では、最小タイミング差を許容することができ、これによって「増加」命令または「低減」命令が引き起こされることはなく、現在のクロック周波数を維持する「維持」命令を引き起こす。これは例えば、ＲＥＦＣＬＫとＳＹＮＣ１またはＳＹＮＣ２との間のタイミング差が最小タイミング閾値を下回る場合に当てはまる。
【００３７】
一部の実施形態では、スレーブモータドライバ２０２および２０８は、各自のＰＷＭ周期を固定のタイミング差だけオフセットさせることにより各対応するモータ２０６および２１２へオーバーラップしない電流を供給するように構成することができる。かかる場合には、マスタタイミングユニット３１２は、図４Ｃに示されているように同期信号ＳＹＮＣ１とＳＹＮＣ２との間の固定のタイミング差を付与するように制御信号ＣＴＬ１およびＣＴＬ２を生成することができる。図４Ｃには、図３Ａに示されているマスタタイミングユニット３１２を実装するためにも使用できるマスタタイミングユニット３１２Ｂを示している。マスタタイミングユニット３１２Ｂは、図４Ａに示されているマスタタイミングユニット３１２Ａに遅延回路３２６を追加したものと同様である。この遅延回路３２６は、基準クロックＲＥＦＣＬＫに基づいて、遅延された基準クロック信号ＲＥＦＣＬＫＤを生成するものである。複数の実施形態では遅延回路３２６は、オーバーラップしないモータ電流を生成するために必要なタイミング遅延に相当する遅延を付与するように構成されている。遅延回路３２６は、プログラミングされた遅延値に相当するように閾値を設定できるデジタルカウンタまたはデジタル比較器を使用して実装することができる。これに代えて、当該分野において公知の他の遅延回路を使用することもできる。クロック分周器を使用して基準クロックＲＥＦＣＬＫを生成する実施形態では、ＲＥＦＣＬＫおよびＲＥＦＣＬＫＤは、各クロック信号を生成するために異なる終末カウントを使用して、プログラミング可能なタイミング差のクロックを生成するように構成することができる。
【００３８】
一部の実施形態では、測定回路３４８および３５０、またはマスタ装置の内部もしくは外部に配置されている他のユニットを、ＲＥＦＣＬＫ、遅延されたＲＥＦＣＬＫまたはＳＹＮＣ信号のタイミングに依存してトリガすることができる。測定回路３４８および３５０は例えば、ロータ位置センサ、電流センサ、温度センサ、および／またはセンサもしくは他の装置の出力を受け取って処理するように構成されたデータ変換器、アナログデジタル変換器（ＡＤＣ）またはサンプリング回路を備えることができる。図示のように、測定回路３４８は、遅延回路３４２によって生成されたトリガ信号ＴＲＩＧＧＥＲ１によってアクティベートされ、この遅延回路３４２は、クロック信号ＲＥＦＣＬＫに結合された入力端を有する。測定回路３５０は、遅延回路３４４によって生成されたトリガ信号ＴＲＩＧＧＥＲ２によってアクティベートされ、この遅延回路３４４は、同期信号ＳＹＮＣ１に結合された入力端を有する。測定回路３４８および３５０の動作がＰＷＭ信号の生成および電力スイッチのスイッチングと同期する場合は、スイッチング動作のノイズ作用が最小になるように測定窓を規定することができる。一部の実施形態では、遅延回路３４２および３４４によって生じる遅延は、モータの動作に依存してプログラミング可能および／または調整可能とすることができる。一部の実施形態では遅延回路３４２および３４４は、パルスを生成するように構成されたワンショット回路を備えることもできる。例えば、レジスタ３４６を介して遅延回路３４２および３４４の遅延を設定することができる。例えば、既定の遅延を付与するように構成された、当該分野において公知の遅延回路またはプログラミング可能な遅延回路を使用して、遅延回路３４２および３４４を実装することができる。
【００３９】
図４Ｄは、マスタタイミングユニット３１２Ｂの上述の動作を示す波形図であり、ここでは、遅延された基準クロックＲＥＦＣＬＫＤが時間ｔｄだけ遅延する。図示のように、同期信号ＳＹＮＣ１は基準クロックＲＥＦＣＬＫより時間ｔ１だけ進んでいる。したがって、タイミング差測定回路３２２は、スレーブモータコントローラ２０２によって生成されるクロック信号の周波数を低減する旨の要求を表す値を有する制御ＣＴＬ１を出力する。また、同期信号ＳＹＮＣ２が、遅延された基準クロックＲＥＦＣＬＫＤより時間ｔ２だけ遅れている旨も示されている。したがって、タイミング差測定回路３２４は、スレーブモータコントローラ２０８によって生成されるクロック信号の周波数を増加する旨の要求を表す値を有する制御ＣＴＬ２を出力する。一部の実施形態では、最小タイミング差を許容することができ、これによって「増加」命令または「低減」命令が引き起こされることはなく、現在のクロック周波数を維持する「維持」命令を引き起こす。これは例えば、ＲＥＦＣＬＫとＳＹＮＣ１またはＳＹＮＣ２との間のタイミング差が最小タイミング閾値を下回る場合に当てはまる。図示のように、トリガ信号ＴＲＩＧＧＥＲ１は基準クロックＲＥＦＣＬＫの上昇エッジを基準として遅延１の期間だけ遅延し、信号ＴＲＩＧＧＥＲ２は、同期信号ＳＹＮＣ１の上昇エッジを基準として遅延２の期間だけ遅延する。
【００４０】
マスタタイミングユニット３１２Ｃは、実装されている位相検出器３２２が１つのみである点を除いて、図４Ｃに示されているマスタタイミングユニット３１２Ｂと同様である。マスタタイミングユニット３１２Ｃは例えば、備えているスレーブモータドライバ装置が１つであるシステムにおいて使用することができる。
【００４１】
図５Ａは、妥当性検査を行う方法のフローチャートであり、これは例えば、図３Ａに示されているスレーブモータドライバ２０２および２０８に設けられる妥当性検査回路３０２によって実施することができる。一実施形態では、マスタ装置（例えばマスタ装置２１４等）からの入力制御信号をスレーブモータドライバによって監視する（ステップ５０４）。期待される入力制御信号が既定の時間または時間窓以内に受信された場合（遅延ステップ５０２によって表されている）、モータの動作を継続する（ステップ５０８）。複数の実施形態において、スレーブモータコントローラは、インバータ回路を介してモータへＰＷＭ信号を送信することによってモータを動作させ続ける。マスタ装置からの期待される入力制御信号が既定の期間以内に受信されない場合には、モータをステップ５０６において停止する。期待される入力制御信号は例えば、ローカルクロックの周波数を修正する旨の指令、ＰＷＭ信号のデューティ比を設定する旨の指令、定期的に生成されるバス命令、状態命令、ライフサイン命令、またはその他の命令を含むことができる。モータの停止は例えば、モータへのＰＷＭ信号の送信の中断を含むことができる。
【００４２】
図５Ｂは、妥当性検査を行う方法のフローチャートであり、これは例えば、図３Ａに示されているマスタ装置２１４に設けられる妥当性検査回路３１４によって実施することができる。一実施形態では、入力される同期信号（例えば、スレーブモータコントローラ２０２および２０８によって生成されるＳＹＮＣ１およびＳＹＮＣ２等）をマスタ装置によって監視する（ステップ５２４）。期待される同期信号が既定の時間または時間窓以内に受信された場合（遅延ステップ５２２によって表されている）、モータの動作を継続する（ステップ５２８）。複数の実施形態において、マスタ装置は、例えば図３Ａに示されているインバータ２０４および２１０等のインバータへ電力および／またはイネーブル信号を供給することにより、モータを動作させ続ける。期待される入力同期信号が既定の期間以内に受信されない場合には、モータをステップ５２６において停止する。モータの停止は例えば、インバータへの電力供給をディアサートおよび／またはディスエーブルすることによるインバータのディスエーブルを含むことができる。
【００４３】
図５Ａおよび図５Ｂに示されている方法５００および５２０は、例えばステートマシン回路等の、当該分野において公知のデジタル回路を使用して実施することができる。方法５００および５２０の機能は、コードを実行するプロセッサによって実装することもできる。これに代えて、当該分野において公知の他の回路を使用することもできる。
【００４４】
図６Ａは、本発明の他の一実施形態のモータ制御回路６００のブロック図である。マスタコントローラ６０２はブロック図の左手側に示されており、スレーブモータコントローラ６０４はブロック図の右手側に示されている。図示のように、マスタコントローラ６０２はマスタクロック発生器３１０と、マスタタイミングユニット３１２と、妥当性検査回路３１４と、通信インタフェース６１０と、を備えている。一部の実施形態では、モータロータ位置を測定するように構成することができ、またはロータ位置センサによって供給された測定信号をサンプリングするように構成することができる測定ユニット６３２を、マスタタイミングユニット３１２によってトリガ信号を介して制御することができ、測定ユニット６３２は通信インタフェース回路６１０へデータを供給することができる。マスタクロック発生器３１０、マスタタイミングユニット３１２および妥当性検査回路３１４は、上記にて図３Ａを参照して説明したように動作する。通信インタフェース６１０は、コンフィギュレーション情報、制御情報および状態情報をスレーブモータコントローラ６０４へ送信する。スレーブモータコントローラ６０４は、ローカルクロック発生器３０４と、ローカルＰＷＭタイマユニット６１６と、妥当性検査回路３０２と、通信インタフェース６２０と、を備えている。ローカルクロック発生器３０４および妥当性検査回路３０２は、上記にて図３Ａを参照して説明したように動作する。ローカルＰＷＭタイマユニット６１６の動作は、上記にてＰＷＭ発生器３０６について記載した事項に通信インタフェース６２０とのインタフェースを追加したものである。動作中、通信インタフェース６２０はローカルＰＷＭタイマユニット６１６へ制御命令およびコンフィギュレーション命令を送信する。この制御命令およびコンフィギュレーション命令は、ローカルＰＷＭタイマユニット６１６によって生成される複数のＰＷＭ信号のデューティ比を規定するコンフィギュレーション命令を含むことができる。
【００４５】
通信インタフェース６２０は、ローカルＰＷＭタイマユニット６１６から状態情報を受け取るように構成することもできる。状態情報は例えば、遠隔温度、故障情報等の診断情報を含むことができる。さらに、通信インタフェース６２０はデータおよび制御情報を妥当性検査回路３０２へ送信することにより、期待されるコンフィギュレーション情報、制御情報および／または状態情報がマスタコントローラ６０２から受信されているか否かを妥当性検査回路３０２が判定を下せるようにする。期待されるコンフィギュレーション情報、制御情報および／または状態情報がマスタコントローラ６０２から既定の期間内に受信されない場合は、妥当性検査回路３０２はイネーブル信号をディアサートすることによってローカルＰＷＭタイマユニット６１６をディスエーブルすることができる。複数の実施形態において、マスタタイミングユニット３１２は同期信号ＳＹＮＣを受信して、同期信号のタイミングと、マスタクロック発生器３１０によって生成されたマスタクロック信号とを比較する。同期信号ＳＹＮＣがマスタクロック発生器３１０によって生成されたマスタクロックより進んでいるかまたは遅れているかを示す制御語を、通信インタフェース６１０からスレーブモータコントローラ６０４へ送信することができる。一部の実施形態では、通信インタフェース６１０が、ローカルクロック発生器３０４によって生成されるローカルクロックの周波数を制御するためにマスタタイミングユニット３１２の出力に基づいてクロック制御命令を生成する命令生成回路として動作する。
【００４６】
電流センサ６３４は、制御対象のモータの各相へ供給される電流を測定するように構成することができる。図示の実施形態では、トリガ入力端におけるトリガ信号によって測定がトリガされ、これにより得られた測定結果は、信号ＤＡＴＡを介してローカルＰＷＭタイマユニット６１６へ供給される。
【００４７】
図６Ｂは、マスタコントローラ６５６と２つのスレーブモータコントローラ６５２および６５４とを備えたモータ制御システム６５０を示している。マスタコントローラ６５６は、通信インタフェース６１０が、スレーブモータコントローラ６５２の通信インタフェース６２０に結合された通信インタフェース６１０Ａと、スレーブモータコントローラ６５４の通信インタフェース６２０に結合された通信インタフェース６１０Ｂという２つの通信インタフェースに分割されており、かつ、妥当性検査回路３１４が、スレーブモータコントローラ６５２の通信インタフェース６１０Ａを監視するための専用の妥当性検査回路３１４Ａと、スレーブモータコントローラ６５４の通信インタフェース６１０Ｂを監視する専用の妥当性検査回路３１４Ｂという２つの妥当性検査回路に分割されている点を除いて、図６Ａに示されているマスタコントローラ６０２と同様である。実施形態のモータ制御回路は、任意の数のモータを制御するように構成できると解すべきである。かかる実施形態では、マスタコントローラ６５６が、制御対象のモータの数に相当する数の通信インタフェース６１０および妥当性検査回路３１４を備えるように構成することができる。さらに、かかるシステムは、モータごとに別個のスレーブモータコントローラを備えることができる。
【００４８】
図７は、クロック同期に関する制御機能とパルス幅変調コンフィギュレーションに関する制御機能とをどのようにして独立して制御できるかを示す、モータ制御回路７００のブロック図である。図示のように、モータコントローラ７００は、マスタコントローラ７１０とスレーブモータコントローラ７１２とを備えている。マスタコントローラ７１０はマスタクロック発生器３１０と、マスタタイミングユニット３１２と、コントローラ７０２と、を備えている。コントローラ７０２は、周波数位相制御インタフェースとＰＷＭモータ制御インタフェースという２つの独立した機能を果たす。周波数位相制御インタフェースは、周波数制御データを受け取るものであり、これは例えば、周波数または位相シフト制御タスクによって生成されたデータと、マスタタイミングユニット３１２によって行われた基準信号対同期信号のタイミング比較情報と、を含むことができる。この情報から周波数位相制御インタフェースは、ローカルクロック発生器３０４によって生成されるローカルクロックの周波数を増加または低減する制御信号（高速化／低速化／維持）を生成する。コントローラ７０２のＰＷＭモータ制御インタフェースは、マスタコントローラ７１０によって供給されたモータ制御データに基づいてＰＷＭコンフィギュレーションデータを生成する。このコンフィギュレーションデータはスレーブコントローラ７１２のＰＷＭ／タイマユニット６１６へ送信され、例えば、デューティ比を規定するデューティ比命令と、ＰＷＭ／タイマユニット６１６によって生成されるＰＷＭ信号の動作の周波数を規定する他の命令と、を含むことができる。例えばコンフィギュレーションデータは、ＰＷＭ／タイマユニット６１６によって生成されるスイッチング信号を規定するスイッチオンおよびスイッチオフタイミング情報を含むことができる。スレーブモータコントローラ７１２は、ローカルクロック発生器３０４と、ＰＷＭ／タイマユニット６１６と、ローカルコントローラ７０４と、を備えており、ローカルコントローラ７０４は、マスタコントローラ７１０のコントローラ７０２の周波数位相制御インタフェースとＰＷＭモータ制御インタフェースに相当する周波数位相制御インタフェースとＰＷＭモータ制御インタフェースとを備えている。図示のように、ローカルコントローラ７０４は、コントローラ７０２の周波数位相制御インタフェースによって生成された高速化／低速化／維持制御信号を受信し、また、マスタコントローラ７１０のコントローラ７０２のＰＷＭモータ制御インタフェースによって生成されたＰＷＭコンフィギュレーションも受け取る。ローカルコントローラ７０４は、ローカルクロック発生器３０４へ周波数調整信号を送信するように構成されている。複数の実施形態において、かかる制御信号は、ローカルクロック発生器３０４によって生成されるクロックの周波数を増加させ、またはローカルクロック発生器３０４によって生成されるクロックの周波数を低減させるものである。ローカルコントローラ７０４のＰＷＭモータ制御インタフェースは、ＰＷＭ／タイマユニット６１６へデューティ比情報も送信する。マスタコントローラ７１０およびスレーブモータコントローラ７１２の周波数位相制御インタフェースおよびＰＷＭモータ制御インタフェースは、互いに依存せずに動作できることは、想到可能であるはずである。このように依存せずに動作することにより、システムの動作が簡素化し、また、ローカルクロック生成の計算および制御が、ＰＷＭ生成の計算および制御から分離される。マスタコントローラ７１０のコントローラ７０２およびスレーブモータコントローラ７１２のローカルコントローラ７０４の機能の分割を、本願にて記載されている他の実施形態にも適用できることは、想到可能であるはずである。また、図２，図３Ａ〜３Ｂおよび図６Ｂに記載されているシステムと同様の態様で、複数のスレーブモータコントローラを制御するように図７のモータ制御システム７１０を拡張することもできる。
【００４９】
図８は、本願にて記載されている複数の実施形態においてローカルクロック発生器３０４を具現化するために使用できるクロック発生器８０２を示している。図示のように、クロック発生器８０２はローカル発振器８０８と、１つまたは複数のプログラミング可能なクロック分周器８１０と、クロック分周器制御回路８０６と、コンフィギュレーション回路８０４と、を備えている。一実施形態ではローカル発振器８０８は、ＲＣ発振器を用いて、または当該分野において公知の他の種類の発振器を用いて具現化されている。ローカル発振器８０８が所望の周波数範囲を達成するために、ローカル発振器８０８の中心周波数を試験中にトリミングすることができる。一部の事例では、このトリミングステップの粒度によって、発振器の中心周波数を公称発振周波数の約２％または３％以内にすることができる。発振器の微調整は、プログラミング可能なクロック分周器８１０を用いて、ＦＯＳＣの周波数を有するローカル発振器出力を分周することによって、ＦＬＯＣＡＬの周波数を有するローカルクロック信号を生成することにより達成される。
【００５０】
一部の実施形態では、プログラミング可能なクロック分周器８１０は、分数クロック分周器を用いて具現化される。特定の一実施形態では、
ＦＬＯＣＡＬ＝ＦＯＳＣ×Ｐ／Ｑ
となるように、デジタルクロック分周器がＰ／Ｑの分周比を提供する。
プログラミング可能なクロック分周器８１０を具現化するために使用される分数クロック分周器は、当該分野において公知の分数クロック分周回路を用いて構成することができる。一例の実施形態では、プログラミング可能なクロック分周器８１０は、係数ＰおよびＱに従って周期をスキップすることにより所望のクロック周波数を生成するパルススワロー分周器とすることができる。よって、本発明の実施形態では、１％より良好なクロック周波数精度を達成することができる。
【００５１】
一実施形態では、ローカル発振器８０８の周波数を上昇すべきか、または減少すべきか、または維持すべきかに応じて、マスタコントローラによってＰおよびＱ係数を選択することにより、ＦＬＯＣＡＬの位相および周波数を制御する。この制御は、例えば図８に示されているＰ／Ｑコンフィギュレーションブロック８０４を用いて実現することができる。例えば、マスタコントローラによってより低速のクロック周波数が要求された場合には、より低速の周波数に応じた係数Ｐ１およびＱ１が、プログラミング可能なクロック分周器８１０をコンフィギュレーションするクロック分周器制御回路８０６に入力される。他方、マスタコントローラによってより高いクロック周波数が要求された場合には、より高い周波数に応じた係数Ｐ２およびＱ２がクロック分周器制御回路８０６に入力される。現在のローカル周波数を維持する場合には、Ｐ／Ｑコンフィギュレーションを変更せずに維持することができる。よって、ローカルクロック信号の周波数ＦＬＯＣＡＬは、マスタコントローラが受信した命令に基づいて既定の周波数オフセットだけ調整可能となる。Ｐ１，Ｑ１，Ｐ２およびＱ２の値は、動作前にマスタコントローラによって設定することができる。
【００５２】
Ｐ／Ｑコンフィギュレーションブロック８０４がマルチプレクサのレジスタを用いて具現化されている構成が図示されているが、Ｐ／Ｑコンフィギュレーションブロック８０４を具現化できる態様は種々存在すると解すべきである。例えば、ルックアップテーブルまたはメモリを用いてＰ／Ｑコンフィギュレーションブロック８０４を具現化することもできる。一部の実施形態では、２つより多くのＰ／Ｑコンフィギュレーション設定を有するようにＰ／Ｑ設定ブロック８０４を具現化することができる。例えばＰ／Ｑコンフィギュレーションブロック８０４は、周波数ＦＬＯＣＡＬを連続的に上昇または低減するように設定された複数の異なるＰ／Ｑコンフィギュレーション設定によって連続的に増分していくように構成することができる。かかる構成は、カウンタとルックアップテーブルまたはメモリとを用いて達成することができる。図９は、本発明の一実施形態のスレーブモータ制御集積回路９００のブロック図である。図示のように、スレーブモータ制御集積回路９００はデジタルコア９０２と、ハイサイドＰＷＭドライバのセット９１２と、ローサイドＰＷＭドライバのセット９１４と、電流センシング回路９０４と、を備えている。ハイサイドＰＷＭドライバ９１２およびローサイドＰＷＭドライバ９１４は、モータに接続されるように構成されたインバータの３相ハーフブリッジスイッチング回路を駆動するように構成されている。ハイサイドＰＷＭドライバ９１２およびローサイドＰＷＭドライバ９１４は、当該分野において公知のドライバ回路を用いて実装することができる。電流センシング回路９０４は、モータ電流を測定するように構成されている。一部の実施形態では、電流センシング回路９０４はセンシング信号ピンＳＥＮＳＥを介してモータのセンシング抵抗に結合されている。ロータ位置信号（アナログまたはデジタルのいずれか）は、ピンＲＳＥＮＳＥを介してローカルコントローラ７０４に接続することができる。他の一実施形態では、生成されるＰＷＭ信号の数ならびにＨＳドライバおよびＬＳドライバの数は、モータの相数およびトポロジに依存して異なることができる。
【００５３】
デジタルコア９０２は、ローカルクロック発生器３０４と、ＰＷＭタイマユニット６１６と、ローカルコントローラ７０４と、を備えており、これらは上記のように動作する。ローカルコントローラ７０４はシリアルペリフェラルインタフェース（ＳＰＩ）９０８に結合されており、シリアルペリフェラルインタフェース（ＳＰＩ）９０８はマスタコントローラに接続されるように構成されている。他の代替的な実施形態では、ＳＰＩ９０８は、Ｉ２Ｃインタフェースまたは他の種類のシリアルもしくはパラレルデジタルインタフェースを用いて具現化することができる。
【００５４】
図１０は、本願にて開示された種々の実施形態機能を具現化するために使用できる複数の側面、処理システム１０００のブロック図である。処理システム１０００は、実施形態のドライバ回路に接続される外部のコンピュータまたは処理装置および／または実施形態のドライバ回路の一部を具現化するために使用できる汎用の構成要素および機能と汎用プラットフォームとを示している。処理システム１０００は例えば、上記にて説明した処理を実行するために構成された中央処理ユニット（ＣＰＵ）１００２と、メモリ１００４と、大容量記憶装置１００６と、を備えることができ、これはバス１００８に接続されている。ＣＰＵ１００２によって実行可能なプログラムコードを記憶するために、メモリ１００４および大容量記憶装置１００６または他の非一時的コンピュータ可読媒体を使用することができる。処理システム１０００はさらに、所望または必要な場合には、ローカルディスプレイ１０１２との接続を提供するための映像アダプタ１０１０と、例えばマウス、キーボード、プリンタ、テープドライブまたはＣＤドライブ等の１つまたは複数の入力／出力装置１０１６のための入力／出力インタフェースを提供する入出力（Ｉ／Ｏ）アダプタ１０１４と、を備えることができる。
【００５５】
処理システム１０００はまた、ネットワークインタフェース１０１８も備えており、これは、例えばイーサネットケーブルもしくはＵＳＢインタフェース等の有線リンク、および／またはネットワーク１０２０との通信のための無線／セルラーリンクに結合されるように構成されたネットワークアダプタを用いて実装することができる。ネットワークインタフェース１０１８は、無線通信のための適切な受信器および送信器を備えることもできる。処理システム１０００は他の構成要素を備えることができることに留意すべきである。例えば処理システム１０００は、電源、ケーブル、マザーボード、リムーバブル記憶媒体および筐体等を備えることができる。これらの他の構成要素は図示されていないが、処理システム１０００の一部と考えられる。
【００５６】
ここで、本発明の実施形態例を要約する。本願で提出した明細書および特許請求の範囲全体から、他の実施形態も理解することができる。
【００５７】
例１．クロック信号を生成するステップと、クロック信号に基づいてスイッチング信号を生成するステップと、スイッチング信号の既定の位相に相当するエッジ遷移を有する同期信号を生成するステップと、同期信号をマスタコントローラへ送信するステップと、送信された同期信号に基づいてマスタコントローラから周波数調整命令を受信するステップと、周波数調整命令に基づいてクロック信号の周波数を調整するステップと、を有する方法。
【００５８】
例２．周波数調整命令は第１の周波数調整命令および第２の周波数調整命令を有し、クロック信号の周波数を調整するステップは、第１の周波数調整命令の受信に応答して第１の既定の量だけクロック信号の周波数を上昇させることと、第２の周波数調整命令の受信に応答して第２の既定の量だけクロック信号の周波数を低減させることとを含む、例１の方法。
【００５９】
例３．さらに、第１の既定の期間にわたってマスタコントローラから命令を受信しなかった場合、スイッチング信号をディスエーブルするステップを有する、例１または２の方法。
【００６０】
例４．クロック信号を生成するステップは、発振器を使用して第１の周波数信号を生成するステップと、分周器を使用して第１の周波数信号の周波数を分周することによって当該クロック信号を生成するステップと、を含み、クロック信号の周波数を調整するステップは、分周器の分周比を変更することを含む、例１から３までのいずれか１例の方法。
【００６１】
例５．さらに、スイッチング信号のスイッチングタイミングを示すスイッチングタイミング命令をマスタコントローラから受信するステップと、受信したスイッチングタイミング命令に基づいてスイッチング信号のスイッチングタイミングを調整するステップと、を有する、例１から４までのいずれか１例の方法。
【００６２】
例６．スイッチング信号を生成するステップは、パルス幅変調信号を生成することを含み、スイッチングタイミング命令はデューティ比命令を有し、スイッチング信号のスイッチングタイミングを調整するステップは、デューティ比命令に基づいてパルス幅変調信号のデューティ比を調整することを含む、例５の方法。
【００６３】
例７．パルス幅変調信号は３相パルス幅変調信号を有し、当該方法はさらに、３相パルス幅変調信号を用いてモータを駆動するステップを有する、例６の方法。
【００６４】
例８．さらに、クロック信号のエッジの後またはスイッチング信号のエッジの後または同期信号のエッジの後第１の既定の時間遅延をおいてモータのロータ位置を測定するステップと、クロック信号のエッジの後または同期信号のエッジの後第２の既定の時間遅延をおいてモータの駆動電流を測定するステップと、を有する、例１から７までのいずれか１例の方法。
【００６５】
例９．さらに、第１のトリガ信号を生成するステップを有し、第１のトリガ信号を生成するステップは、クロック信号とスイッチング信号と同期信号とのうち少なくとも１つを第１の既定の遅延時間だけ遅延させることを含む、例１から８までのいずれか１例の方法。
【００６６】
例１０．さらに、第２のトリガ信号を生成するステップを有し、第２のトリガ信号を生成するステップは、クロック信号、スイッチング信号または同期信号のうち少なくとも１つを第２の既定の遅延時間だけ遅延させることを含む、例９の方法。
【００６７】
例１１．さらに、第１のトリガ信号の受信に応答して第１の測定を行うステップと、第２のトリガ信号の受信に応答して第２の測定を行うステップと、を有する、例１０の方法。
【００６８】
例１２．ドライバ回路であって、クロック信号を生成するように構成されたクロック発生器と、クロック信号に基づいてスイッチ駆動信号を生成し、スイッチ駆動信号の既定の位相に同期した第１のエッジを有する同期信号を生成するように構成されたスイッチ駆動信号発生器と、ドライバ回路の外部にある外部コントローラに結合されるように構成されたインタフェース回路と、を備えており、インタフェース回路は、同期信号を外部コントローラへ送信し、クロック信号の周波数を、外部コントローラから受信した周波数調整命令に基づいて調整するように構成されている、ドライバ回路。
【００６９】
例１３．インタフェース回路はさらに、第１の既定の期間にわたって外部コントローラから命令を受信しなかった場合、スイッチ駆動信号発生器をディスエーブルするように構成されている、例１２のドライバ回路。
【００７０】
例１４．インタフェース回路はさらに、外部コントローラからの第１の命令の受信に応答してクロック信号の周波数を上昇させ、外部コントローラからの第２の命令の受信に応答してクロック信号の周波数を低減させるように構成されている、例１２または１３のドライバ回路。
【００７１】
例１５．スイッチ駆動信号はパルス幅変調信号であり、インタフェース回路はさらに、外部コントローラからデューティ比命令を受信し、受信したデューティ比命令に基づいてパルス幅変調信号のデューティ比を調整するように構成されている、例１２から１４までのいずれか１例のドライバ回路。
【００７２】
例１６．クロック発生器は、発振器とプログラミング可能な分周器とを備えており、プログラミング可能な分周器は、発振器に結合された入力端と、クロック発生器のクロック出力端に結合された出力端と、を備えており、インタフェース回路はさらに、プログラミング可能な分周器の分周比を調整することによって、クロック発生器によって生成されるクロック信号の周波数を調整するように構成されている、例１２から１５までのいずれか１例のドライバ回路。
【００７３】
例１７．プログラミング可能な分周器はパルススワロー分周器を備えている、例１６のドライバ回路。
【００７４】
例１８．発振器はＲＣ発振器を備えている、例１６または１７のドライバ回路。
【００７５】
例１９．ドライバ回路はさらに、クロック発生器の出力端に結合された第１の遅延回路を備えており、第１の遅延回路は、第１の既定の遅延時間だけクロック信号を遅延させることにより第１のトリガ信号を生成するように構成されている、例１２から１８までのいずれか１例のドライバ回路。
【００７６】
例２０．ドライバ回路はさらに、インタフェース回路に結合された第２の遅延回路を備えており、第２の遅延回路は、第２の既定の遅延時間だけ同期信号を遅延させることにより第２のトリガ信号を生成するように構成されている、例１９のドライバ回路。
【００７７】
例２１．ドライバ回路はさらに、第１のトリガ信号の受信に応答して第１の測定を行うように構成された第１の測定回路と、第２のトリガ信号の受信に応答して第２の測定を行うように構成された第２の測定回路と、を有する、例２０のドライバ回路。
【００７８】
例２２．第１のスレーブ回路を備えたシステムであって、第１のスレーブ回路は、クロック信号出力端および周波数制御入力端を備えたクロック発生器であって、周波数制御入力端で受信した信号に基づいてクロック信号をクロック信号出力端で生成するように構成されたクロック発生器と、クロック発生器のクロック信号出力端に結合されたクロック信号入力端と、スイッチング回路に結合されるように構成された駆動信号出力端と、マスタコントローラに結合されるように構成された同期信号出力端と、を備えた駆動信号発生器と、を備えており、駆動信号発生器は、クロック信号に基づいて駆動信号出力端で駆動信号を生成し、同期信号出力端で同期信号を生成するように構成されており、同期信号は、駆動信号の既定の位相に相当するエッジ遷移を有し、第１のスレーブ回路はさらに、マスタコントローラに結合されるように構成された第１のインタフェースと、クロック発生器の周波数制御入力端に結合されるように構成された第２のインタフェースと、を有する通信インタフェース回路を備えており、通信インタフェース回路は、マスタコントローラから第１の命令を受信した後、周波数制御入力端を介してクロック信号の周波数を上昇させ、マスタコントローラから第２の命令を受信した後、周波数制御入力端を介してクロック信号の周波数を低減させるように構成されている、システム。
【００７９】
例２３．システムはさらに前記マスタコントローラを備えており、マスタコントローラは、第１のスレーブ回路の同期信号出力端に結合された第１の入力端と、第１のスレーブ回路の通信インタフェース回路の第１のインタフェースに結合された第１の出力端と、を有するタイミング解析回路を備えており、タイミング解析回路は、当該タイミング解析回路の第１の入力端の信号のタイミングと、基準タイミング信号のタイミングとの第１の比較を行うように構成されており、タイミング解析回路は、第１の比較に基づいて第１の出力端で第１の命令と第２の命令とを生成するように構成されている、例２２のシステム。
【００８０】
例２４．マスタコントローラは、既定の期間にわたってタイミング解析回路の第１の入力端で信号を受信しなかった場合、スイッチング回路をディスエーブルするように構成されている、例２３のシステム。
【００８１】
例２５．タイミング解析回路はさらに、第２のスレーブ回路の同期信号出力端に結合された第２の入力端と、第２のスレーブ回路の通信インタフェース回路の第１のインタフェースに結合されるように構成された第２の出力端と、を有し、タイミング解析回路はさらに、当該タイミング解析回路の第２の入力端の信号のタイミングと、基準タイミング信号のタイミングとの第２の比較を行うように構成されており、タイミング解析回路はさらに、第２の比較に基づいて第２の出力端で第１の命令と第２の命令とを生成するように構成されている、例２３または２４のシステム。
【００８２】
例２６．タイミング解析回路はさらに、第１のスレーブ回路の同期信号出力端に結合された第１の入力端と、基準タイミング信号に結合された第２の入力端と、を備えた第１のタイミング差測定回路であって、第１のスレーブ回路の同期信号出力端の同期信号と基準タイミング信号との間のタイミング差を測定するように構成された第１のタイミング差測定回路と、第２のスレーブ回路の同期信号出力端に結合されるように構成された第１の入力端と、基準タイミング信号に結合された第２の入力端と、を備えた第２のタイミング差測定回路であって、第２のスレーブ回路の同期信号出力端の同期信号と基準タイミング信号との間のタイミング差を測定するように構成された第２のタイミング差測定回路と、第１のタイミング差測定回路の出力に基づいて第１の出力端で第１の命令および第２の命令を生成し、第２のタイミング差測定回路の出力に基づいて第２の出力端で第１の命令および第２の命令を生成するように構成された命令生成回路と、を備えている、例２５のシステム。
【００８３】
例２７．第１のタイミング差測定回路は第１の位相検出器を備えており、第２のタイミング差測定回路は第２の位相検出器を備えている、例２６のシステム。
【００８４】
例２８．システムはさらに、前記第２のスレーブ回路を備えている、例２５から２７までのいずれか１例のシステム。
【００８５】
例２９．第１のスレーブ回路は、前記スイッチング回路を介して第１のモータを制御するように構成されており、第２のスレーブ回路は、他のスイッチング回路を介して第２のモータを制御するように構成されている、例２８のシステム。
【００８６】
例３０．第１のスレーブ回路は、前記スイッチング回路を介してモータ巻線の第１のセットを制御するように構成されており、第２のスレーブ回路は、他のスイッチング回路を介してモータ巻線の第２のセットを制御するように構成されている、例２９のシステム。
【００８７】
例３１．システムはさらに、前記スイッチング回路と前記他のスイッチング回路とを備えており、第１のモータは前記スイッチング回路に結合されており、第２のモータは前記他のスイッチング回路に結合されており、システムはさらに、マスタコントローラに結合された制御入力端と、前記スイッチング回路に結合された第１の電源出力端と、前記他のスイッチング回路に結合された第２の電源出力端と、を有する電源回路を備えている、例３０のシステム。
【００８８】
例３２．マスタコントローラは、第１の既定の期間内にタイミング解析回路の第１の入力端で信号を受信しなかった場合、電源回路の第１の電源出力端をディスエーブルし、第２の既定の期間内にタイミング解析回路の第２の入力端で信号を受信しなかった場合、電源回路の第２の電源出力端をディスエーブルするように構成されている、例３１のシステム。
【００８９】
例３３．駆動信号はパルス幅変調信号を有し、スイッチング回路は、モータに結合されるように構成されたモータインバータを備えている、例２２から３２までのいずれか１例のシステム。
【００９０】
例３４．システムはさらに、前記マスタコントローラを備えており、第１のスレーブ回路は、マスタコントローラへ同期信号を送信するように構成されており、マスタコントローラは、シリアルペリフェラルインタフェース通信プロトコルを用いて第１のスレーブ回路へ第１の命令および第２の命令を送信するように構成されている、例２２から３３までのいずれか１例のシステム。
【００９１】
例３５．システムはさらに、クロック信号出力端、駆動信号出力端または同期信号出力端のうち少なくとも１つに結合された入力端を備えた遅延回路であって、既定の遅延を付与するように構成された遅延回路と、遅延回路の出力端に結合されたトリガ入力端を備えた測定回路と、を備えており、測定回路は、トリガ入力端でのトリガ信号の受信に応答して測定を行うように構成されている、例２２から３４までのいずれか１例のシステム。
【００９２】
例３６．第１のスレーブ回路は、前記スイッチング回路を介してモータを制御するように構成されており、測定回路は、モータのロータ位置またはモータの駆動電流のうち少なくとも１つを測定するように構成されている、例３５のシステム。
【００９３】
本発明の実施形態の利点は、各モータへ供給される電流が互いにオーバーラップしないように複数のモータの制御を同期できることを含む。これによってピーク電流レベルが低下し、複数のモータへ給電するために１つの共用の電源を使用することができる。かかる共用の電源は、一部の実施形態では、複数のモータの組み合わされた電流より低いピーク定格電流を有することができる。実施形態の他の１つの利点は、マスタコントローラおよび複数のスレーブモータコントローラが独立して、受信した命令に基づいてシステム不具合を監視できることである。マスタコントローラまたはスレーブモータコントローラのいずれかが、システム不具合が生じたと判断した場合には、１つまたは複数のモータを迅速にディスエーブルすることができる。
【００９４】
実施形態の他の１つの利点は、１つのモータが故障して停止しなければならない場合でも、全システムを稼働できることを含む。
【００９５】
例示的な実施形態を参照して本発明を説明したが、この説明は、限定する意味に解釈されることを意図したものではない。当業者がこの説明を参酌すれば、例示的な実施形態の種々の改良および組み合わせ、ならびに本発明の他の実施形態が明らかである。よって、添付の特許請求の範囲はかかる全ての改良または実施形態を含むことを意図したものである。
【図１】
2019017241.tif 000002
【図２】
2019017241.tif 000003
【図３Ａ】
2019017241.tif 000004
【図３Ｂ】
2019017241.tif 000005
【図４−１】
2019017241.tif 000006
【図４−２】
2019017241.tif 000007
【図４−３】
2019017241.tif 000008
【図５】
2019017241.tif 000009
【図６Ａ】
2019017241.tif 000010
【図６Ｂ】
2019017241.tif 000011
【図７】
2019017241.tif 000012
【図８】
2019017241.tif 000013
【図９】
2019017241.tif 000014
【図１０】
2019017241.tif 000015
【外国語明細書】
2019017241.tif 000016
2019017241.tif 000017
2019017241.tif 000018
2019017241.tif 000019
2019017241.tif 000020
2019017241.tif 000021
2019017241.tif 000022
2019017241.tif 000023
2019017241.tif 000024
2019017241.tif 000025
2019017241.tif 000026
2019017241.tif 000027
2019017241.tif 000028
2019017241.tif 000029
2019017241.tif 000030
2019017241.tif 000031
2019017241.tif 000032
2019017241.tif 000033
2019017241.tif 000034
2019017241.tif 000035
2019017241.tif 000036
2019017241.tif 000037
2019017241.tif 000038
2019017241.tif 000039
2019017241.tif 000040
2019017241.tif 000041
2019017241.tif 000042
2019017241.tif 000043
2019017241.tif 000044
2019017241.tif 000045
2019017241.tif 000046
2019017241.tif 000047
2019017241.tif 000048
2019017241.tif 000049
2019017241.tif 000050
2019017241.tif 000051
2019017241.tif 000052
2019017241.tif 000053
2019017241.tif 000054
2019017241.tif 000055
2019017241.tif 000056
2019017241.tif 000057
2019017241.tif 000058
2019017241.tif 000059
2019017241.tif 000060
2019017241.tif 000061
2019017241.tif 000062
2019017241.tif 000063
2019017241.tif 000064
2019017241.tif 000065
2019017241.tif 000066
2019017241.tif 000067
2019017241.tif 000068
2019017241.tif 000069
2019017241.tif 000070
2019017241.tif 000071
2019017241.tif 000072
2019017241.tif 000073