(57)【要約】【課題】プリント基板、半導体パッケージ、及び半導体パッケージの製造方法を提供する。【解決手段】本発明の半導体パッケージは、基板と、基板上の半導体チップと、半導体チップを覆い、互いに対向する第１側壁及び第２側壁を含む第１モールディング部と、基板上に設けられ、第１側壁及び第２側壁に沿って延びる第２モールディング部とを含み、第１モールディング部は非伝導性物質を含み、第２モールディング部は伝導性物質を含む。【選択図】図１
2019080046.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上の半導体チップと、
前記半導体チップを覆い、互いに対向する第１側壁及び第２側壁を含む第１モールディング部と、
前記基板上に設けられ、前記第１側壁及び前記第２側壁に沿って延びる第２モールディング部とを含み、
前記第１モールディング部は非伝導性物質を含み、
前記第２モールディング部は伝導性物質を含む、半導体パッケージ。
【請求項２】
前記第１モールディング部は、前記第１側壁と前記第２側壁とを連結する第３側壁をさらに含み、
前記第２モールディング部は、前記第１側壁、前記第２側壁及び前記第３側壁に沿って延びる、請求項１に記載の半導体パッケージ。
【請求項３】
前記第１モールディング部は、前記第３側壁と対向する第４側壁をさらに含み、
前記第２モールディング部は、前記第１側壁、前記第２側壁、前記第３側壁及び前記第４側壁に沿って延びる、請求項２に記載の半導体パッケージ。
【請求項４】
前記基板は接地パッドを含み、
前記第２モールディング部は前記接地パッドと接触する、請求項１ないし３のうち何れか一項記載の半導体パッケージ。
【請求項５】
前記第１モールディング部及び前記第２モールディング部上に、前記第２モールディング部と接触し、伝導性物質を含む第３モールディング部をさらに含む、請求項４に記載の半導体パッケージ。
【請求項６】
前記第２モールディング部が伝導性ＥＭＣを含む、請求項１ないし５のうち何れか一項に記載の半導体パッケージ。
【請求項７】
前記第２モールディング部が前記伝導性ＥＭＣ１００重量％に対して５０重量％以上の伝導性フィラーを含む、請求項６に記載の半導体パッケージ。
【請求項８】
基板と、
前記基板上の半導体チップと、
前記基板上に設けられ、半導体チップを覆う第１モールディング部と、
前記基板上に設けられ、前記第１モールディング部の側壁に沿って延びる第２モールディング部と、
前記第１モールディング部の上面及び前記第２モールディング部の上面を覆う第３モールディング部とを含み、
前記第２モールディング部及び前記第３モールディング部は伝導性ＥＭＣを含む、半導体パッケージ。
【請求項９】
第１方向に沿って隣接する第１実装領域及び第２実装領域を含む基板と、
前記基板上に設けられ、伝導性物質を含むモールディング構造体とを含み、
前記モールディング構造体は、前記基板の縁に沿って延びる周縁部、及び前記第１実装領域と前記第２実装領域とを分離させる第１格子部を含む、プリント基板。
【請求項１０】
第１方向に沿って隣接する第１実装領域及び第２実装領域を含む基板を提供し、
前記基板上に、伝導性物質を含むモールディング構造体を形成し、
前記第１実装領域上に第１半導体チップを形成し、前記第２実装領域上に第２半導体チップを形成し、
前記基板及び前記モールディング構造体上に、前記第１半導体チップ及び前記第２半導体チップを覆う第１モールディング部を形成することを含み、
前記モールディング構造体は、前記基板の縁に沿って延びる周縁部、及び前記第１実装領域と前記第２実装領域とを分離させる第１格子部を含む、半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板、半導体パッケージ及び半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
最近、スマートフォンなどのモバイル機器が急速に小型化、軽量化、高性能化するにつれて、半導体パッケージの薄板化及び高集積化が求められている。これにより、薄い厚さの基板に対する要求が増加しつつある。
【０００３】
しかし、薄い厚さの基板は、工程上の不良を引き起こしやすいという問題がある。例えば、薄い厚さの基板は、剛性の低下により半導体パッケージの製造工程中に撓んだり破れたりすることが懸念される。基板の剛性低下を補完するために、ジグ（Ｊｉｇ）またはキャリア（Ｃａｒｒｉｅｒ）の使用が可能であるかもしれないが、このような方法は、新しい設備及び工程の導入が必要になってしますという問題がある。
【０００４】
一方、半導体パッケージの薄板化及び高集積化に伴い、電磁障害（ＥＭＩ；ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）現象がますます顕著になってくることも懸念される。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、電磁障害を防止し、剛性が補強された半導体パッケージを提供することにある。
【０００６】
本発明が解決しようとする他の技術的課題は、剛性が補強されたプリント基板を提供することにある。
【０００７】
本発明が解決しようとする別の技術的課題は、電磁障害を防止し、剛性が補強された半導体パッケージの製造方法を提供することにある。
【０００８】
本発明の技術課題は上述した技術課題に制限されず、上述していない別の技術課題は以降の記載から当業者に明確に理解できるであろう。
【課題を解決するための手段】
【０００９】
上記技術的課題を達成するための本発明の技術的思想の幾つかの実施形態に係る半導体パッケージは、基板と、基板上の半導体チップと、半導体チップを覆い、互いに対向する第１側壁及び第２側壁を含む第１モールディング部と、基板上に設けられ、第１側壁及び第２側壁に沿って延びる第２モールディング部とを含み、第１モールディング部は非伝導性物質を含み、第２モールディング部は伝導性物質を含む。
【００１０】
上記技術的課題を達成するための本発明の技術的思想の幾つかの実施形態に係る半導体パッケージは、基板と、基板上の半導体チップと、基板上に設けられ、半導体チップを覆う第１モールディング部と、基板上に設けられ、第１モールディング部の側壁に沿って延びる第２モールディング部と、第１モールディング部の上面及び第２モールディング部の上面を覆う第３モールディング部とを含み、第２モールディング部及び第３モールディング部は伝導性ＥＭＣを含む。
【００１１】
上記他の技術的課題を達成するための本発明の技術的思想の幾つかの実施形態に係るプリント基板は、第１方向に沿って隣接する第１実装領域及び第２実装領域を含む基板と、基板上に設けられ、伝導性物質を含むモールディング構造体とを含み、モールディング構造体は、基板の縁に沿って延びる周縁部と、第１実装領域と第２実装領域とを分離させる第１格子部とを含む。
【００１２】
上記別の技術的課題を達成するための本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法は、第１方向に沿って隣接する第１実装領域及び第２実装領域を含む基板を提供し、基板上に、伝導性物質を含むモールディング構造体を形成し、第１実装領域上に第１半導体チップを形成し、第２実装領域上に第２半導体チップを形成し、基板及びモールディング構造体上に、第１半導体チップ及び第２半導体チップを覆う第１モールディング部を形成することを含むが、モールディング構造体は、基板の縁に沿って延びる周縁部、及び第１実装領域と第２実装領域とを分離させる第１格子部を含む。
【００１３】
その他の実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
【図面の簡単な説明】
【００１４】
【図１】本発明の技術的思想の幾つかの実施形態に係るプリント基板の概略上面図である。
【図２】図１のＡ−Ａ’に沿った概略断面図である。
【図３】図１のＢ−Ｂ’に沿った概略断面図である。
【図４】本発明の技術的思想の幾つかの実施形態に係るプリント基板の概略上面図である。
【図５】図４のＣ−Ｃ’に沿った概略断面図である。
【図６】図４のＤ−Ｄ’に沿った概略断面図である。
【図７ａ】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの様々な概略上面図にある。
【図７ｂ】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの様々な概略上面図にある。
【図７ｃ】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの様々な概略上面図にある。
【図８】図７ａのＥ−Ｅ’に沿った概略断面図である。
【図９】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの概略上面図である。
【図１０】図９のＦ−Ｆ’に沿った概略断面図である。
【図１１】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの概略上面図である。
【図１２】図１１のＧ−Ｇ’に沿った概略断面図である。
【図１３】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの概略上面図である。
【図１４】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図１５】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図１６ａ】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図１６ｂ】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図１７】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図１８】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図１９】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図２０】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図２１】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図２２】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図２３】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図２４】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【図２５】本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。
【発明を実施するための形態】
【００１５】
以下、図１乃至図６を参照して、本発明の技術的思想の幾つかの実施形態に係るプリント基板を説明する。
【００１６】
図１は本発明の技術的思想の幾つかの実施形態に係るプリント基板の概略上面図、図２は図１のＡ−Ａ’に沿った概略断面図、図３は図１のＢ−Ｂ’に沿った概略断面図である。
【００１７】
図１乃至図３を参照すると、幾つかの実施形態に係るプリント基板は、基板１００、及びモールディング構造体２２０Ｓを含む。
基板１００はパッケージ用基板であり得る。例えば、基板１００は、薄型のプリント基板（ｔｈｉｎ  ＰＣＢ：ｔｈｉｎ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）であり得る。基板１００の厚さは、例えば、０．１７ｍｍ以下であり得る。基板１００は単層または多層から構成できる。
【００１８】
基板１００は、複数の実装領域１２０を含むことができる。図１には、複数の実装領域１２０が碁盤状に配列されるものと示されているが、本発明の技術的思想はこれに制限されるものではない。
【００１９】
複数の実装領域１２０は、後述する半導体チップ（図８の３００）が実装される領域であり得る。たとえば、それぞれの実装領域１２０は回路パターンを含むことができる。実装領域１２０の回路パターンは半導体チップ３００と電気的に接続できる。
【００２０】
複数の実装領域１２０は、互いに隣接する第１実装領域１２１、第２実装領域１２２及び第３実装領域１２３を含むことができる。
【００２１】
例えば、図１に示すように、第１実装領域１２１と第２実装領域１２２は、第１方向Ｘに沿って隣接して配置できる。しかし、第１実装領域１２１と第２実装領域１２２とは電気的に分離することが可能である。
【００２２】
また、例えば、図１に示すように、第１実装領域１２１と第３実装領域１２３は、第１方向Ｘと交差する第２方向Ｙに沿って隣接して配置できる。しかし、第１実装領域１２１と第３実装領域１２３とは電気的に分離することが可能である。
【００２３】
幾つかの実施形態において、第３実装領域１２３は、複数の実装領域１２０のうちの最外郭に配置される実装領域であり得る。例えば、第３実装領域１２３は、複数の実装領域１２０のうちの基板１００の縁に最も隣接する実装領域であり得る。
【００２４】
また、基板１００は、第１ボンディングパッド１０２、第２ボンディングパッド１０４及び接地パッド１０６を含むことができる。第１ボンディングパッド１０２、第２ボンディングパッド１０４及び接地パッド１０６は、それぞれ複数個形成できる。また、第１ボンディングパッド１０２、第２ボンディングパッド１０４及びパッド１０６は、それぞれ導電体から形成できる。
【００２５】
第１ボンディングパッド１０２は、例えば、基板１００の上部に形成できる。第１ボンディングパッド１０２は、基板１００上に形成される電気的回路、例えば、回路パターンなどに接続できる。また、第１ボンディングパッド１０２は、後述するボンディングワイヤ（図８の３０６）に接続される部分であり得る。すなわち、第１ボンディングパッド１０２は、基板１００の回路パターンが外部に接続される部分であり得る。これにより、基板１００は、第１ボンディングパッド１０２を介して半導体チップなどと電気的に接続できる。
【００２６】
第２ボンディングパッド１０４は、例えば、基板１００の下部に形成できる。第１ボンディングパッド１０２と同様に、第２ボンディングパッド１０４は、基板１００上に形成される電気的回路、例えば、回路パターンなどに接続できる。また、第２ボンディングパッド１０４は、後述する半田ボール（図８の１１０）に接続される部分であり得る。すなわち、第２ボンディングパッド１０４は、基板１００の回路パターンが外部に接続される部分であり得る。
【００２７】
接地パッド１０６は、例えば、基板１００の上部に形成できる。接地パッド１０６は、基板１００内の接地ラインと電気的に接続できる。ところが、幾つかの実施形態において、接地パッド１０６は省略されてもよい。
【００２８】
モールディング構造体２２０Ｓは基板１００上に配置できる。モールディング構造体２２０Ｓは、基板１００の上面から第１方向Ｘ及び第２方向Ｙと交差する第３方向Ｚに沿って延びるように形成できる。
【００２９】
幾つかの実施形態に係るモールディング構造体２２０Ｓは周縁部２２２及び第１格子部２２４を含むことができる。
【００３０】
モールディング構造体２２０Ｓの周縁部２２２は、基板１００の縁に沿って延びることができる。例えば、図１に示すように、基板１００が長方形の形状である場合、モールディング構造体２２０Ｓの周縁部２２２は、長方形の縁に沿って延びる形状を有することができる。
【００３１】
幾つかの実施形態において、すべての実装領域１２０は周縁部２２２内に配置できる。例えば、モールディング構造体２２０Ｓの周縁部２２２は、複数の実装領域１２０のうち、最外郭に配置される実装領域の周りに沿って延びることができる。これにより、図１及び図３に示すように、周縁部２２２は、複数の実装領域１２０のうち、最外郭に配置される第３実装領域１２３に隣接することができる。
【００３２】
しかし、本発明の技術的思想はこれに制限されるものではなく、幾つかの実施形態において、複数の実装領域１２０のうちの一部の実装領域は、周縁部２２２の外側に配置されてもよい。
【００３３】
モールディング構造体２２０Ｓの第１格子部２２４は、複数の実装領域１２０の少なくとも一部を分離させることができる。モールディング構造体２２０Ｓの第１格子部２２４は、周縁部２２２内で延びることができる。例えば、図１に示すように、第１格子部２２４は、周縁部２２２内で第２方向Ｙに沿って延び、複数の実装領域１２０の少なくとも一部を分離させることができる。例えば、図１及び図２に示すように、第１格子部２２４は、第１実装領域１２１と第２実装領域１２２とを分離させることができる。
【００３４】
第１格子部２２４は周縁部２２２に接続できる。また、第１格子部２２４は、周縁部２２２から複数個第２方向Ｙに沿って延びることができる。例えば、複数の第１格子部２２４は、すべての実装領域１２０に隣接し、第２方向Ｙに沿って延びることができる。
【００３５】
幾つかの実施形態において、モールディング構造体２２０Ｓは、基板１００の縁から離隔することができる。すなわち、基板１００の最外郭上にはモールディング構造体２２０Ｓが形成されなくてもよい。例えば、図１に示すように、モールディング構造体２２０Ｓの周縁部２２２の縁は基板１００の縁から離隔することができる。
【００３６】
幾つかの実施形態において、モールディング構造体２２０Ｓは接地パッド１０６と接触することができる。例えば、図２及び図３に示すように、周縁部２２２及び第１格子部２２４は接地パッド１０６上に形成できる。これにより、接地パッド１０６は、モールディング構造体２２０Ｓにグラウンド電圧を提供することができる。図２には、接地パッド１０６の幅が第１格子部２２４の幅と同じであることが示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、接地パッド１０６の幅は、第１格子部２２４の幅よりも大きくても小さくてもよい。
【００３７】
モールディング構造体２２０Ｓは、例えば、エポキシ樹脂封止剤（ＥＭＣ：ｅｐｏｘｙ  ｍｏｌｄｉｎｇ  ｃｏｍｐｏｕｎｄ）を含むことができるが、本発明の技術的思想はこれに制限されるものではない。
【００３８】
幾つかの実施形態において、モールディング構造体２２０Ｓは、伝導性物質を含むことができる。例えば、モールディング構造体２２０Ｓは伝導性ＥＭＣを含むことができる。伝導性ＥＭＣは伝導性フィラーを含むことができる。伝導性フィラーは例えばフェライト（ｆｅｒｒｉｔｅ）を含むことができる。しかし、本発明の技術的思想はこれに制限されるものではなく、伝導性フィラーは、公知の様々な伝導性フィラーを含むことができる。例えば、伝導性フィラーは、Ａｇ、Ｃｕ、Ｎｉ、ＺｎＯ、ＳｎＯ２、Ａｌ、ステンレス鋼などを含む金属系伝導性フィラー、アセチレンブラック（Ａｃｅｔｙｌｅｎｅ  Ｂｌａｃｋ）、チャネルブラック（Ｃｈａｎｎｅｌ  Ｂｌａｃｋ）、ピッチ（Ｐｉｔｃｈ）系／パン（Ｐａｎ）系炭素繊維、グラファイト（Ｇｒａｐｈｉｔｅ）などを含む炭素系伝導性フィラー、ポリアニリン、ポリピロール、ポリチオフェンなどを含む高分子系伝導性フィラー、及びこれらの組み合わせのうちの少なくとも一つを含むこともできる。
【００３９】
幾つかの実施形態において、モールディング構造体２２０Ｓは、伝導性ＥＭＣ１００重量％に対し、５０重量％以上の伝導性フィラーを含むことができる。例えば、モールディング構造体２２０Ｓは、伝導性ＥＭＣ１００重量％に対し、８５重量％〜９５重量％の伝導性フィラーを含むことができる。
【００４０】
薄い厚さの基板は、工程上の不良を引き起こすという問題がある。例えば、薄い厚さの基板は、剛性の低下により、半導体パッケージの製造工程中に撓んだり破れたりすることがある。しかし、幾つかの実施形態に係るプリント基板は、モールディング構造体２２０Ｓを用いて基板の剛性を補強することができる。例えば、組立工程時または搬送時に、モールディング構造体２２０Ｓは、基板１００を支持して基板１００の剛性を補強することができる。
【００４１】
基板の剛性低下を補完するために、ジグ（Ｊｉｇ）またはキャリア（Ｃａｒｒｉｅｒ）の使用が可能であるかもしれないが、このような方法は、新しい設備及び工程の導入が必要になってしまうという問題がある。これに対して、幾つかの実施形態に係るモールディング構造体２２０Ｓは、ＥＭＣを含むことができるので、既存の設備及び工程が利用できる。例えば、幾つかの実施形態に係るモールディング構造体２２０Ｓは、後述する第１モールディング部（図８の２１０）と同一の設備を用いて製造できる。これにより、幾つかの実施形態に係るプリント基板は、半導体パッケージの製造コストを削減することができる。
【００４２】
また、幾つかの実施形態に係るモールディング構造体２２０Ｓは、基板１００の縁から離隔するので、基板を取り扱うための領域を容易に提供することができる。例えば、半導体パッケージの製造工程に使用される治工具は、モールディング構造体２２０Ｓが形成されていない基板１００の縁を用いて、幾つかの実施形態に係るプリント基板を固定させることができる。
【００４３】
図４は本発明の技術的思想の幾つかの実施形態に係るプリント基板の概略上面図、図５は図４のＣ−Ｃ’に沿った概略断面図、図６は図４のＤ−Ｄ’に沿った概略断面図である。説明の便宜のために、図１乃至図３を用いて説明したのと重複する部分は、簡略に説明し或いは省略する。
【００４４】
図４乃至図６を参照すると、幾つかの実施形態に係るモールディング構造体２２０Ｓは、第２格子部２２６をさらに含む。
【００４５】
モールディング構造体２２０Ｓの第２格子部２２６は、複数の実装領域１２０の少なくとも一部を分離させることができる。モールディング構造体２２０Ｓの第２格子部２２６は、周縁部２２２内で延長できる。例えば、図４に示すように、第２格子部２２６は、周縁部２２２内で第１方向Ｘに沿って延び、複数の実装領域１２０の少なくとも一部を分離させることができる。例えば、図４及び図６に示すように、第２格子部２２６は、第１実装領域１２１と第３実装領域１２３とを分離させることができる。
【００４６】
第２格子部２２６は周縁部２２２に接続できる。また、第２格子部２２６は、周縁部２２２から複数個第１方向Ｘに沿って延びることができる。例えば、複数の第２格子部２２６は、すべての実装領域１２０に隣接し、第１方向Ｘに沿って延びることができる。
【００４７】
複数の実装領域１２０は碁盤状に配列できるので、モールディング構造体２２０Ｓは例えば格子状に形成できる。これにより、それぞれの実装領域１２０はモールディング構造体２２０Ｓによって互いに分離できる。
【００４８】
幾つかの実施形態において、モールディング構造体２２０Ｓは接地パッド１０６と接触することができる。例えば、図５及び図６に示すように、周縁部２２２、第１格子部２２４及び第２格子部２２６は接地パッド１０６上に形成できる。これにより、接地パッド１０６は、モールディング構造体２２０Ｓにグラウンド電圧を提供することができる。図６には、接地パッド１０６の幅が第２格子部２２６の幅と同じであることが示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、接地パッド１０６の幅は第２格子部２２６の幅よりも大きくても小さくてもよい。
【００４９】
以下、図７ａ乃至図１３を参照して、本発明の技術的思想の幾つかの実施形態に係る半導体パッケージを説明する。
【００５０】
図７ａ、図７ｂ及び図７ｃは本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの様々な概略上面図である。図８は図７ａのＥ−Ｅ’に沿った概略断面図である。説明の便宜のために、図１乃至図６を用いて説明したのと重複する部分は、簡単に説明し或いは省略する。
【００５１】
図７ａ及び図８を参照すると、幾つかの実施形態に係る半導体パッケージは、基板１００、半導体チップ３００、ボンディングワイヤ３０６、半田ボール１１０、第１モールディング部２１０及び第２モールディング部２２０を含む。
【００５２】
半導体チップ３００は基板１００上に配置できる。例えば、半導体チップ３００は、基板１００の実装領域（図１の１２０）上に実装できる。半導体チップ３００は、例えば、マイクロプロセッサなどのロジック素子であり得るが、本発明の技術的思想はこれに制限されるものではない。
【００５３】
半導体チップ３００は、複数のチップが積層された構造であり得る。例えば、半導体チップ３００は、下部チップ３０２ｂ、及び下部チップ３０２ｂ上に積層された上部チップ３０２ｕを含むことができる。図８には、２つのチップのみが積層された構造が示されているが、半導体チップ３００は、３つ以上のチップが積層された構造であってもよい。
【００５４】
下部チップ３０２ｂは、下部付着部３０４ｂによって基板１００上に実装できる。下部付着部３０４ｂは、接着手段を用いて下部チップ３０２ｂを基板１００上に実装することができる。
【００５５】
上部チップ３０２ｕは、上部付着部３０４ｕによって下部チップ３０２ｂ上に実装できる。下部付着部３０４ｂと同様に、上部付着部３０４ｕは接着手段を用いて上部チップ３０２ｕを下部チップ３０２ｂ上に実装することができる。
【００５６】
下部付着部３０４ｂと上部付着部３０４ｕは、例えば、液状のエポキシ、接着テープ、または導電性媒介体を含むことができるが、本発明の技術的思想はこれに制限されるものではない。
【００５７】
幾つかの実施形態において、半導体チップ３００は、フリップチップボンディングによって基板１００上に実装できる。図示してはいないが、例えば、複数の伝導性チップバンプが基板と半導体チップ３００との間に介在できる。複数の伝導性チップバンプは、例えば、半田付け工程で形成できる。
【００５８】
ボンディングワイヤ３０６は、基板１００と半導体チップ３００とを電気的に接続することができる。例えば、ボンディングワイヤ３０６は、基板１００の第１ボンディングパッド１０２に接続できる。ところが、本発明の技術的思想はこれに制限されるものではなく、基板１００は、例えば、ボンディングテープなどにより半導体チップ３００と電気的に接続されてもよい。
【００５９】
半田ボール１１０は基板１００に接続できる。例えば、半田ボール１１０は、基板１００の第２ボンディングパッド１０４に接続できる。これにより、基板１００は、半田ボール１１０を介して他の基板などと電気的に接続できる。例えば、基板１００は、半田ボール１１０を介してモジュールボード（ｍｏｄｕｌｅ  ｂｏａｒｄ）または主回路ボード（ｍａｉｎ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）などに電気的に接続できる。
【００６０】
第１モールディング部２１０は半導体チップ３００を覆うことができる。これにより、半導体チップ３００は第１モールディング部２１０によって密封できる。
【００６１】
第１モールディング部２１０は、第１側壁Ｓ１、第２側壁Ｓ２、第３側壁Ｓ３及び第４側壁Ｓ４を含むことができる。第１側壁Ｓ１及び第２側壁Ｓ２は、第１モールディング部２１０の互いに対向する側壁であり得る。第３側壁Ｓ３は、第１側壁Ｓ１と第２側壁Ｓ２とを連結する第１モールディング部２１０の側壁であり得る。第４側壁Ｓ４は、第３側壁Ｓ３に対向する第１モールディング部２１０の側壁であり得る。
【００６２】
例えば、第１側壁Ｓ１及び第２側壁Ｓ２は、第２方向Ｙに沿って延びる第１モールディング部２１０の両側壁であり得る。第３側壁Ｓ３は、第１方向Ｘに沿って延びる第１モールディング部２１０の一側壁であり得る。第４側壁Ｓ４は、第１方向Ｘに沿って延びる第１モールディング部２１０の他の一側壁であり得る。例えば、第１側壁Ｓ１、第２側壁Ｓ２、第３側壁Ｓ３及び第４側壁Ｓ４は、直方体形状である第１モールディング部２１０のそれぞれの側壁であり得る。
【００６３】
第１モールディング部２１０は、非伝導性物質を含むことができる。第１モールディング部２１０は例えば非伝導性フィラーを含む非伝導性ＥＭＣを含むことができる。非伝導性フィラーは例えばシリカ（ｓｉｌｉｃａ）を含むことができるが、本発明の技術的思想は、これに制限されるものではない。
【００６４】
第２モールディング部２２０は、基板１００上で、第１モールディング部２１０の側壁の少なくとも一部に沿って延びることができる。これにより、第２モールディング部は、半導体チップ３００の少なくとも一部を囲むことができる。例えば、図７ａに示されているように、第２モールディング部２２０は、第１モールディング部２１０の第１側壁Ｓ１及び第２側壁Ｓ２に沿って延びることができる。しかし、幾つかの実施形態において、第２モールディング部２２０は、第１モールディング部２１０の第３側壁Ｓ３及び第４側壁Ｓ４に沿って延びなくてもよい。
【００６５】
図８に示されているように、第２モールディング部２２０の下面は、基板１００の上面と接触することができる。図８には、第２モールディング部２２０の上面が第１モールディング部２１０の上面と面一に配置されることが示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、第２モールディング部２２０の上面は、第１モールディング部２１０の上面より高くても低くてもよい。
【００６６】
幾つかの実施形態において、第２モールディング部２２０は、基板１００の接地パッド１０６と接触することができる。これにより、第２モールディング部２２０は接地パッド１０６によって接地できる。
幾つかの実施形態に係る半導体パッケージは、図１乃至図６に係るプリント基板を用いて製造された半導体パッケージであり得る。例えば、図１乃至図６によるプリント基板を用いて、互いに隣接する複数の半導体パッケージを製造することができる。次いで、隣接する複数の半導体パッケージをそれぞれ切断して、図７ａ乃至図８による半導体パッケージを製造することができる。これについては、図１４乃至図２５の説明で詳細に後述する。
【００６７】
例えば、図１乃至図３のプリント基板を用いて、図７ａ及び図８の半導体パッケージを製造することができる。このような場合、第２モールディング部２２０は、図１のモールディング構造体２２０Ｓの一部であり得る。例えば、第１側壁Ｓ１及び第２側壁Ｓ２上の第２モールディング部２２０は第１格子部２２４の一部であり得る。
【００６８】
図７ｂ及び図８を参照すると、幾つかの実施形態に係る第２モールディング部２２０は第３側壁Ｓ３に沿って延びることができる。
【００６９】
例えば、図７ｂに示されているように、第２モールディング部２２０は、第１モールディング部２１０の第１側壁Ｓ１、第２側壁Ｓ２及び第３側壁Ｓ３に沿って延びることができる。しかし、幾つかの実施形態において、第２モールディング部２２０は、第１モールディング部２１０の第４側壁Ｓ４に沿って延びなくてもよい。
【００７０】
幾つかの実施形態に係る半導体パッケージは、図１乃至図６に係るプリント基板を用いて製造された半導体パッケージであり得る。
【００７１】
例えば、図１乃至図３のプリント基板を用いて、図７ｂ及び図８の半導体パッケージを製造することができる。このような場合、第２モールディング部２２０は、図１のモールディング構造体２２０Ｓの一部であり得る。例えば、第１側壁Ｓ１及び第２側壁Ｓ２上の第２モールディング部２２０は第１格子部２２４の一部であり得る。例えば、第３側壁Ｓ３上の第２モールディング部２２０は周縁部２２２の一部であり得る。
【００７２】
図７ｃ及び図８を参照すると、幾つかの実施形態に係る第２モールディング部２２０は、第４側壁Ｓ４に沿ってさらに延びることができる。
【００７３】
例えば、図７ｃに示されているように、第２モールディング部２２０は、第１モールディング部２１０の第１側壁Ｓ１、第２側壁Ｓ２、第３側壁Ｓ３及び第４側壁Ｓ４に沿って延びることができる。
【００７４】
幾つかの実施形態に係る半導体パッケージは、図１乃至図６によるプリント基板を用いて製造された半導体パッケージであり得る。
【００７５】
例えば、図４乃至図６のプリント基板を用いて、図７ｃ及び図８の半導体パッケージを製造することができる。このような場合に、第２モールディング部２２０は、図１のモールディング構造体２２０Ｓの一部であり得る。例えば、第１側壁Ｓ１及び第２側壁Ｓ２上の第２モールディング部２２０は、第１格子部２２４の一部であり得る。例えば、第３側壁Ｓ３及び第４側壁Ｓ４上の第２モールディング部２２０は、第２格子部２２６の一部であり得る。または、例えば、第１側壁Ｓ１、第２側壁Ｓ２、第３側壁Ｓ３または第４側壁Ｓ４上の第２モールディング部２２０は、周縁部２２２の一部であってもよい。
【００７６】
図９は本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの概略上面図である。図１０は図９のＦ−Ｆ’に沿った概略断面図である。説明の便宜のために、図１乃至図８を用いて説明したのと重複する部分は、簡単に説明し或いは省略する。
【００７７】
図９及び図１０を参照すると、幾つかの実施形態に係る第１モールディング部２１０は、第２モールディング部２２０の上面を覆うことができる。例えば、第１モールディング部２１０の最上面は、第２モールディング部２２０の最上面より高くてもよい。
【００７８】
図９及び図１０には、第１モールディング部２１０が第２モールディング部２２０の上面を全部覆うものと示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、第１モールディング部２１０は、第２モールディング部２２０の上面の一部を覆うこともできる。
【００７９】
図１１は本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの概略上面図である。図１２は図１１のＧ−Ｇ’に沿った概略断面図である。説明の便宜のために、図１乃至図８を用いて説明したのと重複する部分は、簡単に説明し或いは省略する。
【００８０】
図１１及び図１２を参照すると、幾つかの実施形態に係る半導体パッケージは、第３モールディング部２３０をさらに含む。
【００８１】
第３モールディング部２３０は、第１モールディング部２１０及び第２モールディング部２２０上に配置できる。これにより、第３モールディング部２３０は、第２モールディング部２２０と接触することができる。上述したように、第２モールディング部２２０が接地される場合、第３モールディング部２３０も接地できる。
【００８２】
図１１及び図１２には、第３モールディング部２３０が第１モールディング部２１０の上面及び第２モールディング部２２０の上面を全部覆うものと示されているが、本発明の技術的思想はこれに制限されるものではない。例えば、第３モールディング部２３０は、第２モールディング部２２０の上面の一部を覆うこともできる。ところが、第３モールディング部２３０は、第１モールディング部２１０の上面を全部覆うことができる。
【００８３】
第３モールディング部２３０は、例えば、ＥＭＣを含むことができるが、本発明の技術的思想はこれに制限されるものではない。
【００８４】
幾つかの実施形態において、第３モールディング部２３０は伝導性物質を含むことができる。例えば、第３モールディング部２３０は伝導性ＥＭＣを含むことができる。伝導性ＥＭＣは伝導性フィラーを含むことができる。伝導性フィラーは、例えば、フェライト（ｆｅｒｒｉｔｅ）を含むことができる。しかし、本発明の技術的思想はこれに制限されるものではなく、伝導性フィラーは、公知の様々な伝導性フィラーを含むことができる。例えば、伝導性フィラーは、Ａｇ、Ｃｕ、Ｎｉ、ＺｎＯ、ＳｎＯ２、Ａｌ、ステンレス鋼などを含む金属系伝導性フィラー、アセチレンブラック（Ａｃｅｔｙｌｅｎｅ  Ｂｌａｃｋ）、チャネルブラック（Ｃｈａｎｎｅｌ  Ｂｌａｃｋ）、ピッチ（Ｐｉｔｃｈ）系／パン（Ｐａｎ）系炭素繊維、グラファイト（Ｇｒａｐｈｉｔｅ）などを含む炭素系伝導性フィラー、ポリアニリン、ポリピロール、ポリチオフェンなどを含む高分子系伝導性フィラー、及びこれらの組み合わせのうちの少なくとも一つを含むこともできる。
【００８５】
幾つかの実施形態において、第３モールディング部２３０は、伝導性ＥＭＣ１００重量％に対し、５０重量％以上の伝導性フィラーを含むことができる。例えば、第３モールディング部２３０は、伝導性ＥＭＣ１００重量％に対し、８５重量％〜９５重量％の伝導性フィラーを含むことができる。
【００８６】
幾つかの実施形態において、第３モールディング部２３０は、第２モールディング部２２０と同一の物質を含むことができるが、本発明の技術的思想はこれに制限されるものではない。例えば、第３モールディング部２３０は、第２モールディング部２２０とは異なる種類の伝導性フィラー、または第２モールディング部２２０とは異なる含有量の伝導性フィラーを含むこともできる。
【００８７】
図１３は本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの概略上面図である。説明の便宜のために、図１〜図８を用いて説明したのと重複する部分は簡単に説明し或いは省略する。
【００８８】
図１３を参照すると、幾つかの実施形態に係る半導体パッケージは、複数のサブ半導体チップを含むことができる。
【００８９】
例えば、基板１００上に第１サブ半導体チップ３００ａ及び第２サブ半導体チップ３００ｂが配置できる。第１サブ半導体チップ３００ａ及び第２サブ半導体チップ３００ｂは、それぞれ図７ａ乃至図８の半導体チップ３００に対応することができる。
【００９０】
第１モールディング部２１０は、第１サブ半導体チップ３００ａ及び第２サブ半導体チップ３００ｂを覆うことができる。これにより、第１サブ半導体チップ３００ａ及び第２サブ半導体チップ３００ｂは第１モールディング部２１０によって密封できる。第２モールディング部２２０は、第１サブ半導体チップ３００ａ及び第２サブ半導体チップ３００ｂの少なくとも一部を囲むことができる。
【００９１】
半導体パッケージが薄板化及び高集積化するにつれて、半導体パッケージの剛性が低下するという問題がある。例えば、半導体パッケージの薄板化は、半導体パッケージの反り（ｗａｒｐａｇｅ）現象を顕著にすることができる。しかし、幾つかの実施形態に係る半導体パッケージは、第２モールディング部２２０を用いて半導体パッケージの剛性を補強することができる。例えば、第２モールディング部２２０は、基板１００及び第１モールディング部２１０を支持して、幾つかの実施形態に係る半導体パッケージの剛性を補強することができる。
【００９２】
また、半導体パッケージが薄板化及び高集積化するにつれて、電磁障害（ＥＭＩ；ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）現象がますます顕著になるという問題がある。しかし、幾つかの実施形態に係る半導体パッケージは、第２モールディング部２２０を用いて電磁障害現象を防止することができる。例えば、伝導性物質を含む第２モールディング部２２０は、基板１００の接地パッド１０６と接触して接地できる。接地された第２モールディング部２２０は、半導体チップ３００を囲むことができ、半導体チップ３００に対する電磁障害現象を防止することができる。
【００９３】
幾つかの実施形態において、接地された第３モールディング部２３０は、第２モールディング部２２０と一緒に半導体チップ３００を完全に囲むことができ、半導体チップ３００に対する電磁障害を最小限に抑えることができる。
【００９４】
以下では、図１４乃至図２５を参照して、本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明する。
【００９５】
図１４乃至図２５は、本発明の技術的思想の幾つかの実施形態に係る半導体パッケージの製造方法を説明するための中間段階図である。説明の便宜のために、図１乃至図１３を用いて説明したのと重複する部分は、簡単に説明し或いは省略する。
【００９６】
図１４及び図１５を参照すると、複数の実装領域１２０を含む基板１００を提供する。参考までに、図１５は図１４のＡ１−Ａ１’に沿った断面図である。
【００９７】
複数の実装領域１２０は、第１方向Ｘに沿って隣接する第１実装領域１２１及び第２実装領域１２２を含むことができる。
【００９８】
基板１００は、第１ボンディングパッド１０２、第２ボンディングパッド１０４及び接地パッド１０６を含むことができる。第１ボンディングパッド１０２、第２ボンディングパッド１０４及び接地パッド１０６はそれぞれ複数個形成できる。また、第１ボンディングパッド１０２、第２ボンディングパッド１０４及び接地パッド１０６はそれぞれ導電体で形成できる。
【００９９】
図１６ａ乃至図１７を参照すると、基板１００上にモールディング構造体２２０Ｓを形成する。参考までに、図１７は図１６ａ及び図１６ｂのＡ２−Ａ２’に沿った断面図である。
【０１００】
モールディング構造体２２０Ｓは様々な形状に形成できる。例えば、図１６ａに示されているように、周縁部２２２及び第１格子部２２４を含むモールディング構造体２２０Ｓが形成できる。これにより、図１乃至図３に係るプリント基板が製造できる。
【０１０１】
または、例えば、図１６ｂに示されているように、周縁部２２２、第１格子部２２４及び第２格子部２２６を含むモールディング構造体２２０Ｓが形成できる。これにより、図４乃至図６に係るプリント基板が製造できる。
【０１０２】
説明の便宜のために、以下の説明において、モールディング構造体２２０Ｓは、周縁部２２２、第１格子部２２４及び第２格子部２２６を含むものと説明する。
【０１０３】
モールディング構造体２２０Ｓは、例えば、ＥＭＣを含むことができる。モールディング構造体２２０Ｓは、例えば、ディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）、フィルム付着（ｆｉｌｍ  ａｔｔａｃｈ）、移送成形（ｔｒａｎｓｆｅｒ  ｍｏｌｄｉｎｇ）、または圧縮成形（ｃｏｍｐｒｅｓｓｉｏｎ  ｍｏｌｄｉｎｇ）のうちの少なくとも一つの方式によって形成できる。しかし、本発明の技術的思想はこれに制限されるものではなく、モールディング構造体２２０Ｓは、ＥＭＣを含む成形物を形成する様々な方法によって形成できる。
【０１０４】
幾つかの実施形態において、モールディング構造体２２０Ｓは伝導性物質を含むことができる。例えば、モールディング構造体２２０Ｓは伝導性ＥＭＣを含むことができる。
【０１０５】
幾つかの実施形態において、モールディング構造体２２０Ｓは、基板１００の接地パッド１０６と接触するように形成できる。
【０１０６】
図１８及び図１９を参照すると、基板１００上に複数の半導体チップ３００を形成する。参考までに、図１９は図１８のＡ３−Ａ３’に沿った断面図である。
【０１０７】
複数の半導体チップ３００は、複数の実装領域１２０上にそれぞれ形成できる。例えば、第１実装領域１２１上に第１半導体チップ３１０が形成でき、第２実装領域１２２上に第２半導体チップ３２０が形成できる。
【０１０８】
半導体チップ３００は、複数のチップが積層された構造であり得る。図１９には、第１半導体チップ３１０及び第２半導体チップ３２０にそれぞれ２つのチップのみが積層された構造が示されているが、第１半導体チップ３１０及び第２半導体チップ３２０は、それぞれ３つ以上のチップが積層された構造であってもよい。
【０１０９】
モールディング構造体２２０Ｓは、複数の実装領域１２０の少なくとも一部を分離させることができるので、複数の半導体チップ３００の少なくとも一部は、モールディング構造体２２０Ｓによって分離できる。例えば、第１半導体チップ３１０と第２半導体チップ３２０とは、モールディング構造体２２０Ｓによって互いに分離できる。
【０１１０】
図２０及び図２１を参照すると、基板１００及びモールディング構造体２２０Ｓ上に第１モールディング部２１０を形成する。参考までに、図２１は図２０のＡ４−Ａ４’に沿った断面図である。
【０１１１】
第１モールディング部２１０は、複数の半導体チップ３００を覆うように形成できる。例えば、第１モールディング部２１０は、第１半導体チップ３１０及び第２半導体チップ３２０を覆うように形成できる。
【０１１２】
また、第１モールディング部２１０は、モールディング構造体２２０Ｓを覆うように形成できる。これにより、第１モールディング部２１０の最上面はモールディング構造体２２０Ｓの最上面より高いことがある。
【０１１３】
第１モールディング部２１０は、例えば、非伝導性ＥＭＣを含むことができる。第１モールディング部２１０は、例えば、ディスペンシング（ｄｉｓｐｅｎｓｉｎｇ）、フィルム付着（ｆｉｌｍ  ａｔｔａｃｈ）、移送成形（ｔｒａｎｓｆｅｒ  ｍｏｌｄｉｎｇ）、または圧縮成形（ｃｏｍｐｒｅｓｓｉｏｎ  ｍｏｌｄｉｎｇ）のうちの少なくとも一つの方式によって形成できる。しかし、本発明の技術的思想はこれに制限されるものではなく、第１モールディング部２１０は、ＥＭＣを含む成形物を形成する様々な方式によって形成できる。
【０１１４】
幾つかの実施形態において、第１モールディング部２１０は、モールディング構造体２２０Ｓを形成するのと同じ方式で形成できる。これにより、幾つかの実施形態に係る半導体パッケージの製造コストが低減できる。
【０１１５】
図２２及び図２３を参照すると、モールディング構造体２２０Ｓの上面及び第１モールディング部２１０の上面を平坦化する。参考までに、図２３は図２２のＡ５−Ａ５’に沿った断面図である。
【０１１６】
モールディング構造体２２０Ｓの上面及び第１モールディング部２１０の上面を平坦化することは、例えば、化学機械研磨（ＣＭＰ；ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）方法によって行われ得る。
【０１１７】
これにより、モールディング構造体２２０Ｓの上面及び第１モールディング部２１０の上面は面一に配置できる。本明細書において、「同一」とは、完全に同じ場合だけでなく、工程上のマージンなどにより発生しうる微細な差の場合も含む意味である。
【０１１８】
また、これにより、第１モールディング部２１０は、モールディング構造体２２０Ｓによって複数の封止部に分離できる。例えば、第１モールディング部２１０は、モールディング構造体２２０Ｓによって分離される第１封止部２１０ａ及び第２封止部２１０ｂを含むことができる。図２３に示されているように、第１封止部２１０ａは、第１半導体チップ３１０を覆う第１モールディング部２１０の一部であってもよく、第２封止部２１０ｂは、第２半導体チップ３２０を覆う第１モールディング部２１０の一部であってもよい。
【０１１９】
しかし、幾つかの実施形態において、モールディング構造体２２０Ｓの上面及び第１モールディング部２１０の上面を平坦化することは省略されてもよい。
【０１２０】
図２４及び図２５を参照すると、モールディング構造体２２０Ｓ及び第１モールディング部２１０上に第３モールディング部２３０を形成する。参考までに、図２５は図２３のＡ６−Ａ６’に沿った断面図である。
【０１２１】
第３モールディング部２３０は、モールディング構造体２２０Ｓの上面及び第１モールディング部２１０の上面を覆うように形成できる。これにより、第３モールディング部２３０はモールディング構造体２２０Ｓと接触することができる。
【０１２２】
幾つかの実施形態において、第３モールディング部２３０は伝導性物質を含むことができる。例えば、第３モールディング部２３０は伝導性ＥＭＣを含むことができる。
【０１２３】
しかし、幾つかの実施形態において、モールディング構造体２２０Ｓ及び第１モールディング部２１０上に第３モールディング部２３０を形成することは省略されてもよい。
【０１２４】
これにより、図１乃至図３のプリント基板または図４乃至図６のプリント基板を用いて、互いに隣接する複数の半導体パッケージを形成することができる。
【０１２５】
次いで、隣接する複数の半導体パッケージをそれぞれ切断して、個別的な半導体パッケージを製造することができる。
【０１２６】
例えば、図１乃至図３のプリント基板を用いる半導体パッケージの製造方法において、第１半導体チップ３１０の周辺を切断して図７ａ及び図８の半導体パッケージを製造することができる。
【０１２７】
例えば、図４乃至図６のプリント基板を用いる半導体パッケージの製造方法において、第１半導体チップ３１０の周辺を切断して図７ｃ及び図８の半導体パッケージを製造することができる。
【０１２８】
例えば、図２４及び図２５の第１半導体チップ３１０の周辺を切断して、図１１及び図１２による半導体パッケージを製造することができる。
【０１２９】
以上、添付図面を参照して本発明の実施形態を説明したが、本発明は、実施形態に限定されるものではなく、互いに異なる多様な形態で製造でき、本発明の属する技術分野における通常の知識を有する者は、本発明の技術的思想や必須の特徴を変更することなく他の具体的な形態で実施できることが理解できるだろう。よって、上述した実施形態はあらゆる面で例示的なもので、限定的なものではないと理解すべきである。
【符号の説明】
【０１３０】
１００    基板
１２０    実装領域
２１０    第１モールディング部
２２０    第２モールディング部
２２０Ｓ  モールディング構造体
２３０    第３モールディング部
３００    半導体チップ
【図１】
2019080046.tif 000003
【図２】
2019080046.tif 000004
【図３】
2019080046.tif 000005
【図４】
2019080046.tif 000006
【図５】
2019080046.tif 000007
【図６】
2019080046.tif 000008
【図７ａ】
2019080046.tif 000009
【図７ｂ】
2019080046.tif 000010
【図７ｃ】
2019080046.tif 000011
【図８】
2019080046.tif 000012
【図９】
2019080046.tif 000013
【図１０】
2019080046.tif 000014
【図１１】
2019080046.tif 000015
【図１２】
2019080046.tif 000016
【図１３】
2019080046.tif 000017
【図１４】
2019080046.tif 000018
【図１５】
2019080046.tif 000019
【図１６ａ】
2019080046.tif 000020
【図１６ｂ】
2019080046.tif 000021
【図１７】
2019080046.tif 000022
【図１８】
2019080046.tif 000023
【図１９】
2019080046.tif 000024
【図２０】
2019080046.tif 000025
【図２１】
2019080046.tif 000026
【図２２】
2019080046.tif 000027
【図２３】
2019080046.tif 000028
【図２４】
2019080046.tif 000029
【図２５】
2019080046.tif 000030