(57)【要約】【課題】電力増幅回路から出力される高調波を抑制することを可能とする。【解決手段】整合回路は、高周波信号の電力を差動増幅器によって増幅して出力する電力増幅回路の整合回路であって、差動増幅器の差動出力間に接続される入力側巻線と、入力側巻線と電磁界結合されて一端が基準電位に接続される出力側巻線と、容量性素子と誘導性素子とが直列接続され、入力側巻線と並列接続された第１のＬＣ直列共振回路と、容量性素子と誘導性素子とが直列接続され、出力側巻線と並列接続された第２のＬＣ直列共振回路と、を含む。【選択図】図１
2019118075.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードから高周波信号が入力され、前記高周波信号の電力を差動増幅器によって増幅して出力ノードに出力する電力増幅回路の整合回路であって、
前記差動増幅器の差動出力間に接続される入力側巻線と、
前記入力側巻線と電磁界結合されて一端が基準電位に接続される出力側巻線と、
容量性素子と誘導性素子とが直列接続され、前記入力側巻線と並列接続された第１のＬＣ直列共振回路と、
容量性素子と誘導性素子とが直列接続され、前記出力側巻線と並列接続された第２のＬＣ直列共振回路と、
を含む、
整合回路。
【請求項２】
請求項１に記載の整合回路であって、
前記第１のＬＣ直列共振回路の共振周波数は、前記高周波信号に含まれる複数の高調波のうち、奇数次高調波の何れか１つを含む第１周波数帯域に設定され、
前記第２のＬＣ直列共振回路の共振周波数は、前記高調波のうちの何れか１つを含む第２周波数帯域に設定されている、
整合回路。
【請求項３】
請求項１に記載の整合回路であって、
前記第１のＬＣ直列共振回路の共振周波数は、３次高調波を含む第１周波数帯域に設定されている、
整合回路。
【請求項４】
請求項１または３に記載の整合回路であって、
前記第２のＬＣ直列共振回路の共振周波数は、２次高調波を含む第２周波数帯域に設定されている、
整合回路。
【請求項５】
請求項１から４の何れか一項に記載の整合回路であって、
前記出力側巻線の他端と前記出力ノードとの間に容量性素子と誘導性素子とが並列接続されたＬＣ並列共振回路をさらに含む、
整合回路。
【請求項６】
請求項５に記載の整合回路であって、
前記ＬＣ並列共振回路の共振周波数は、前記高周波信号に含まれる複数の高調波のうちの何れか１つを含む第３周波数帯域に設定されている、
整合回路。
【請求項７】
請求項５に記載の整合回路であって、
前記ＬＣ並列共振回路の共振周波数は、３次高調波を含む第３周波数帯域に設定されている、
整合回路。
【請求項８】
請求項１から４の何れか一項に記載の整合回路であって、
前記出力側巻線の他端と前記出力ノードとの間に容量性素子が接続され、前記出力ノードと基準電位との間に誘導性素子が接続されたＬＣハイパスフィルタ回路をさらに含む、
整合回路。
【請求項９】
請求項８に記載の整合回路であって、
前記ＬＣハイパスフィルタ回路の遮断周波数は、前記高周波信号の基本波よりも低い周波数帯域に設定されている、
整合回路。
【請求項１０】
請求項１から４の何れか一項に記載の整合回路であって、
前記出力側巻線の他端と前記出力ノードとの間に誘導性素子が接続され、前記出力ノードと基準電位との間に容量性素子が接続されたＬＣローパスフィルタ回路をさらに含む、
整合回路。
【請求項１１】
請求項１０に記載の整合回路であって、
前記ＬＣローパスフィルタ回路の遮断周波数は、前記高周波信号の基本波よりも高い周波数帯域に設定されている、
整合回路。
【請求項１２】
請求項１から１１の何れか一項に記載の整合回路を備える、
電力増幅回路。
【請求項１３】
請求項１２に記載の電力増幅回路であって、
複数の前記差動増幅器がそれぞれトランスフォーマを介して多段接続されている、
電力増幅回路。
【請求項１４】
請求項１２または１３に記載の電力増幅回路であって、
少なくとも前記差動増幅器、及び前記整合回路が同一の半導体チップ上に実装されている、
電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整合回路、及び電力増幅回路に関する。
【背景技術】
【０００２】
近年、携帯電話やスマートフォン等の移動体通信端末装置における無線通信方式では、ＨＳＵＰＡ（High  Speed  Uplink  Packet  Access）やＬＴＥ（Long  Term  Evolution）等の変調方式が採用されている。第４世代移動通信システムでは、搬送波のマルチバンド化が進み、複数の周波数バンドへの対応が求められている。また、データ通信の高速化や通信の安定化を実現するために、ＣＡ（Carrier  Aggregation）による広帯域化が図られている。このため、フロントエンド部の前段の電力増幅回路においてもマルチバンド化や広帯域化への対応が求められている。
【０００３】
下記特許文献１には、差動増幅器と出力整合用のトランスフォーマとを用いて構成した電力増幅モジュールが記載されている。このような構成では、広帯域に出力整合を取ることができる。また、回路間のカップリングキャパシタ等が不要となり、電力増幅モジュールの小型化や低コスト化が可能である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第９５８４０７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、移動体通信端末装置において、電力増幅回路を構成する増幅素子は、利得特性及び位相特性が非線形であることに起因して高周波信号に歪みが生じ、高調波を含む信号を出力する。差動増幅器とトランスフォーマとを用いて電力増幅回路を構成した場合には、上述したように、広帯域に出力整合を取ることが可能であるが、一方で、増幅素子の非線形性によって発生する高調波が出力され易くなる。
【０００６】
本発明は、上記に鑑みてなされたものであって、電力増幅回路から出力される高調波を抑制することを可能とすることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面の整合回路は、入力ノードから高周波信号が入力され、前記高周波信号の電力を差動増幅器によって増幅して出力ノードに出力する電力増幅回路の整合回路であって、前記差動増幅器の差動出力間に接続される入力側巻線と、前記入力側巻線と電磁界結合されて一端が基準電位に接続される出力側巻線と、容量性素子と誘導性素子とが直列接続され、前記入力側巻線と並列接続された第１のＬＣ直列共振回路と、容量性素子と誘導性素子とが直列接続され、前記出力側巻線と並列接続された第２のＬＣ直列共振回路と、を含む。
【０００８】
この構成において、第１のＬＣ直列共振回路及び第２のＬＣ直列共振回路の共振周波数を複数の高調波の何れかの周波数に合致させることで、整合回路は、電力増幅回路から出力される高調波を効果的に抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る電力増幅回路の一構成例を示す図である。
【図２】差動増幅器の概略構成の一例を示す図である。
【図３】差動増幅器の概略構成の他の一例を示す図である。
【図４】比較例に係る電力増幅回路の一構成例を示す図である。
【図５】図４に示す比較例における通過特性の一例を示す図である。
【図６】図１に示す構成例における通過特性の一例を示す図である。
【図７】実施形態２に係る電力増幅回路の一構成例を示す図である。
【図８】図７に示す構成例における通過特性の一例を示す図である。
【図９】実施形態３に係る電力増幅回路の一構成例を示す図である。
【図１０】図９に示す構成例における通過特性の一例を示す図である。
【図１１】実施形態４に係る電力増幅回路の一構成例を示す図である。
【図１２】図１１に示す構成例における通過特性の一例を示す図である。
【図１３】実施形態５に係る電力増幅回路の一構成例を示す図である。
【発明を実施するための形態】
【００１０】
以下に、実施形態に係る整合回路及び電力増幅回路を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００１１】
（実施形態１）
図１は、実施形態１に係る電力増幅回路の一構成例を示す図である。電力増幅回路１は、携帯電話やスマートフォンで例示される移動体通信端末装置において、音声、データ等の各種信号を基地局へ送信するために利用可能である。
【００１２】
電力増幅回路１は、前段の回路から入力ノード２に入力される高周波信号である入力信号ＲＦＩＮを増幅する。そして、電力増幅回路１は、増幅後の高周波信号である出力信号ＲＦＯＵＴを出力ノード３から後段の回路に出力する。前段の回路は、変調信号の電力を調整する送信電力制御回路が例示されるが、これに限定されない。後段の回路は、出力信号ＲＦＯＵＴに対するフィルタリング等を行ってアンテナに送信するフロントエンド回路が例示されるが、これに限定されない。高周波信号の基本波（搬送波）の周波数は、数百ＭＨｚから数ＧＨｚ程度が例示されるが、これに限定されない。
【００１３】
図１に示すように、電力増幅回路１は、差動増幅器４と、第１のトランスフォーマ５と、第２のトランスフォーマ６と、第１のＬＣ直列共振回路７と、第２のＬＣ直列共振回路８と、を含む。
【００１４】
第１のトランスフォーマ５は、電力増幅回路１の前段の回路の出力と、電力増幅回路１の入力との間の入力整合回路を構成する。
【００１５】
第１のトランスフォーマ５は、入力側巻線５１及び出力側巻線５２を含む。
【００１６】
入力側巻線５１の一端は、基準電位に接続されている。入力側巻線５１の他端は、入力ノード２に接続されている。基準電位は、ここでは接地電位とするが、これに限定されない。
【００１７】
出力側巻線５２は、差動増幅器４の入力ＩＮＰと入力ＩＮＮとの間に接続されている。
【００１８】
入力側巻線５１と出力側巻線５２とは、電磁界結合されている。これにより、入力ノード２から入力側巻線５１の一端に入力された入力信号ＲＦＩＮは、第１のトランスフォーマ５によって差動信号に変換され、差動増幅器４に出力される。
【００１９】
第２のトランスフォーマ６は、電力増幅回路１の出力と、電力増幅回路１の後段の回路の入力との間の整合回路（出力整合回路）１００を構成する。
【００２０】
第２のトランスフォーマ６は、入力側巻線６１及び出力側巻線６２を含む。
【００２１】
入力側巻線６１は、差動増幅器４の出力ＯＵＴＮと出力ＯＵＴＰとの間に接続されている。入力側巻線６１の中点は、電源電位ＶＣＣが接続される。また、入力側巻線６１には、キャパシタＣＩＮが並列接続されている。
【００２２】
出力側巻線６２の一端は、基準電位に接続されている。出力側巻線６２の他端は、出力ノード３に接続されている。また、出力側巻線６２には、キャパシタＣＯＵＴが並列接続されている。
【００２３】
入力側巻線６１と出力側巻線６２とは、電磁界結合されている。これにより、差動増幅器４から出力された差動信号は、第２のトランスフォーマ６によって出力信号ＲＦＯＵＴに変換され、出力ノード３から出力される。
【００２４】
第１のＬＣ直列共振回路７は、容量性素子であるキャパシタＣ１と、誘導性素子であるインダクタＬ１と、を含む。
【００２５】
第１のＬＣ直列共振回路７は、キャパシタＣ１とインダクタＬ１とが直列接続されて構成される。また、第１のＬＣ直列共振回路７は、第２のトランスフォーマ６の入力側巻線６１と並列接続される。
【００２６】
第２のＬＣ直列共振回路８は、容量性素子であるキャパシタＣ２と、誘導性素子であるインダクタＬ２と、を含む。
【００２７】
第２のＬＣ直列共振回路８は、キャパシタＣ２とインダクタＬ２とが直列接続されて構成される。また、第２のＬＣ直列共振回路８は、第２のトランスフォーマ６の出力側巻線６２と並列接続される。
【００２８】
実施形態１に係る電力増幅回路１において、第１のＬＣ直列共振回路７、第２のＬＣ直列共振回路８、第２のトランスフォーマ６の入力側巻線６１及び出力側巻線６２は、整合回路１００として動作する。
【００２９】
ここで、差動増幅器４の構成について説明する。図２は、差動増幅器の概略構成の一例を示す図である。図３は、差動増幅器の概略構成の他の一例を示す図である。
【００３０】
図２及び図３に示すように、差動増幅器４は、トランジスタＴｒ４１，Ｔｒ４２の差動対と、抵抗Ｒ４１，Ｒ４２と、バイアス回路４１と、を含む。
【００３１】
トランジスタＴｒ４１，Ｔｒ４２は、図２に示すように、例えば、バイポーラトランジスタであっても良いし、図３に示すように、例えば、電界効果型トランジスタ（ＦＥＴ：Field  Effect  Transistor）であっても良い。トランジスタＴｒ４１，Ｔｒ４２をバイポーラトランジスタで構成する場合、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction  Bipolar  Transistor）が例示される。
【００３２】
バイアス回路４１は、電源電位ＶＢＡＴに接続される。バイアス回路４１は、例えば、バイアス電流供給用トランジスタ（図示せず）等を含む構成が例示されるが、このバイアス回路４１の構成より本開示が限定されるものではなく、例えば、図２に示す例と図３に示す例とでは、バイアス回路４１の構成が異なっていても良い。
【００３３】
差動増幅器４を構成するトランジスタＴｒ４１，Ｔｒ４２がヘテロ接合バイポーラトランジスタ（ＨＢＴ）である場合について、図２を参照して説明する。
【００３４】
トランジスタＴｒ４１，Ｔｒ４２のエミッタは、基準電位に接続されている。トランジスタＴｒ４１のコレクタは、出力ＯＵＴＮに接続されている。トランジスタＴｒ４２のコレクタは、出力ＯＵＴＰに接続されている。トランジスタＴｒ４１，Ｔｒ４２のコレクタには、それぞれ、第２のトランスフォーマ６の入力側巻線６１を介して、電源電位ＶＣＣが供給される（図１参照）。
【００３５】
トランジスタＴｒ４１のベースは、入力ＩＮＰに接続される。バイアス回路４１は、抵抗Ｒ４１を介して、トランジスタＴｒ４１のベースにバイアス電流を供給する。また、トランジスタＴｒ４２のベースは、入力ＩＮＮに接続される。バイアス回路４１は、抵抗Ｒ４２を介して、トランジスタＴｒ４２のベースにバイアス電流を供給する。
【００３６】
差動増幅器４を構成するトランジスタＴｒ４１，Ｔｒ４２が電界効果型トランジスタ（ＦＥＴ）である場合について、図３を参照して説明する。
【００３７】
トランジスタＴｒ４１，Ｔｒ４２のソースは、基準電位に接続されている。トランジスタＴｒ４１のドレインは、出力ＯＵＴＮに接続されている。トランジスタＴｒ４２のドレインは、出力ＯＵＴＰに接続されている。トランジスタＴｒ４１，Ｔｒ４２のドレインには、それぞれ、第２のトランスフォーマ６の入力側巻線６１を介して、電源電位ＶＣＣが供給される（図１参照）。
【００３８】
トランジスタＴｒ４１のゲートは、入力ＩＮＰに接続される。バイアス回路４１は、抵抗Ｒ４１を介して、トランジスタＴｒ４１のゲートにバイアス電位を供給する。また、トランジスタＴｒ４２のゲートは、入力ＩＮＮに接続される。バイアス回路４１は、抵抗Ｒ４２を介して、トランジスタＴｒ４２のゲートにバイアス電位を供給する。
【００３９】
なお、差動増幅器４を構成するトランジスタＴｒ４１，Ｔｒ４２は、上記したヘテロ接合バイポーラトランジスタ（ＨＢＴ）または電界効果型トランジスタ（ＦＥＴ）に限定されない。
【００４０】
図４は、比較例に係る電力増幅回路の一構成例を示す図である。図５は、図４に示す比較例における通過特性の一例を示す図である。図６は、図１に示す構成例における通過特性の一例を示す図である。
【００４１】
図４に示す比較例に係る電力増幅回路では、図１に示す実施形態１に係る電力増幅回路１に対し、第１のＬＣ直列共振回路７及び第２のＬＣ直列共振回路８を有していない点で相違している。
【００４２】
図５及び図６に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図５に示す実線は、図１に示す実施形態に係る構成の差動増幅器４の差動出力の出力ノード３への通過特性を示している。図５に示す破線は、図１に示す実施形態に係る構成の差動増幅器４の同相出力の出力ノード３への通過特性を示している。図６に示す実線は、図４に示す比較例に係る構成の差動増幅器４の差動出力の出力ノード３への通過特性を示している。図６に示す破線は、図４に示す比較例に係る構成の差動増幅器４の同相出力の出力ノード３への通過特性を示している。
【００４３】
また、図５及び図６に示すｆ１は、高周波信号の基本波の周波数を示している。図５及び図６に示すｆ２は、高周波信号の２次高調波の周波数を示している。図５及び図６に示すｆ３は、高周波信号の３次高調波の周波数を示している。
【００４４】
図４に示す比較例に係る電力増幅回路の構成では、差動増幅器４と第２のトランスフォーマ６との組み合わせによって広帯域に出力整合を取ることができる。これにより、図５に示すように、基本波を含む周波数帯域において広帯域な通過特性を得ることができる。
【００４５】
一方で、図４に示す比較例に係る電力増幅回路の構成では、広帯域な通過特性が得られる反面、差動増幅器４を構成するトランジスタＴｒ４１，Ｔｒ４２の非線形性によって発生する高調波が出力され易くなる。
【００４６】
実施形態１に係る電力増幅回路１では、整合回路１００として、第２のトランスフォーマ６の入力側巻線６１と並列に、第１のＬＣ直列共振回路７を接続している。また、実施形態１に係る電力増幅回路１では、整合回路１００として、第２のトランスフォーマ６の出力側巻線６２と並列に、第２のＬＣ直列共振回路８を接続している。これら第１のＬＣ直列共振回路７及び第２のＬＣ直列共振回路８の共振周波数を、複数の高調波の何れかの周波数に合致させることで、電力増幅回路１から出力される高調波を抑制することができる。以下、これら第１のＬＣ直列共振回路７及び第２のＬＣ直列共振回路８の共振周波数の設定例について説明する。
【００４７】
実施形態１に係る電力増幅回路１は、差動増幅器４を用いることで、差動増幅器４から見たロードインピーダンスが２次高調波を含む偶数次高調波でオープンとなる。従って、第１のＬＣ直列共振回路７の共振周波数は、差動増幅器４の高効率動作の観点から、偶数次高調波以外の高調波、すなわち奇数次高調波の周波数に合致させることが好ましい。
【００４８】
第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１は、下記の（１）式で表せる。
【００４９】
【数１】
2019118075.tif 000003
【００５０】
第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１は、例えば、３次高調波を含む第１周波数帯域ａに設定する（図６参照）。具体的に、第１周波数帯域ａの周波数範囲は、概ね３次高調波の周波数ｆ３＊０．８５以上３次高調波の周波数ｆ３＊１．１５以下の範囲であることが好適である。これにより、実施形態１に係る整合回路１００は、図６に示すように、差動増幅器４の差動出力の出力ノード３への通過特性において、３次高調波を抑制することができる。
【００５１】
このとき、第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１が３次高調波の周波数ｆ３に合致するように、キャパシタＣ１及びインダクタＬ１を決定することが好適である。これにより、差動増幅器４の差動出力の出力ノード３への通過特性において、３次高調波をより効果的に抑制することができる。
【００５２】
また、このとき、差動増幅器４から見たロードインピーダンスは、上述したように、差動増幅器４の差動動作によって２次高調波を含む偶数次高調波でオープンとなり、第１のＬＣ直列共振回路７によって３次高調波でショートとなる。これにより、差動増幅器４は、逆Ｆ級動作を行うこととなり、高効率動作が可能となる。
【００５３】
また、第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２は、下記の（２）式で表せる。
【００５４】
【数２】
2019118075.tif 000004
【００５５】
第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２は、例えば、２次高調波を含む第２周波数帯域ｂに設定する（図６参照）。具体的に、第２周波数帯域ｂの周波数範囲は、概ね２次高調波の周波数ｆ２＊０．８５以上２次高調波の周波数ｆ２＊１．１５以下の範囲であることが好適である。これにより、実施形態１に係る整合回路１００は、図６に示すように、差動増幅器４の差動出力の出力ノード３への通過特性、及び、差動増幅器４の同相出力の出力ノード３への通過特性において、２次高調波を抑制することができる。
【００５６】
このとき、第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２が２次高調波の周波数ｆ２に合致するように、キャパシタＣ２及びインダクタＬ２を決定することが好適である。これにより、差動増幅器４の差動出力の出力ノード３への通過特性、及び、差動増幅器４の同相出力の出力ノード３への通過特性において、２次高調波をより効果的に抑制することができる。
【００５７】
なお、第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１及び第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２は、上記に限るものではなく、電力増幅回路１において発生する各高調波のレベルに応じて適宜決定すれば良い。
【００５８】
例えば、第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１は、５次高調波以上の奇数次高調波の何れか１つを含む第１周波数帯域に設定するようにしても良い。また、第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２は、３次高調波以上の高調波の何れか１つを含む第２周波数帯域に設定するようにしても良い。
【００５９】
また、例えば、第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１及び第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２は、同一の高調波を抑制するように設定しても良い。この場合、第１周波数帯域及び第２周波数帯域が同一の周波数帯域であっても良い。
【００６０】
（実施形態２）
図７は、実施形態２に係る電力増幅回路の一構成例を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
【００６１】
実施形態２に係る電力増幅回路１ａでは、実施形態１に係る電力増幅回路１に対し、整合回路１００ａとして、第１のＬＣ直列共振回路７及び第２のＬＣ直列共振回路８に加え、ＬＣ並列共振回路９をさらに含む。
【００６２】
ＬＣ並列共振回路９は、容量性素子であるキャパシタＣ３と、誘導性素子であるインダクタＬ３と、を含む。
【００６３】
ＬＣ並列共振回路９は、第２のトランスフォーマ６の出力側巻線６２の他端と出力ノード３との間に、キャパシタＣ３とインダクタＬ３とが並列接続されて構成される。
【００６４】
図８は、図７に示す構成例における通過特性の一例を示す図である。
【００６５】
図８に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図８に示す実線は、図７に示す実施形態２に係る構成の差動増幅器４の差動出力の出力ノード３への通過特性を示している。図８に示す破線は、図７に示す実施形態２に係る構成の差動増幅器４の同相出力の出力ノード３への通過特性を示している。
【００６６】
また、図８に示すｆ１は、高周波信号の基本波の周波数を示している。図８に示すｆ２は、高周波信号の２次高調波の周波数を示している。図８に示すｆ３は、高周波信号の３次高調波の周波数を示している。
【００６７】
ＬＣ並列共振回路９の共振周波数ｆＬＣ３は、下記の（３）式で表せる。
【００６８】
【数３】
2019118075.tif 000005
【００６９】
ＬＣ並列共振回路９の共振周波数ｆＬＣ３は、例えば、３次高調波を含む第３周波数帯域ｃに設定する（図８参照）。具体的に、第３周波数帯域ｃの周波数範囲は、概ね３次高調波の周波数ｆ３＊０．８５以上３次高調波の周波数ｆ３＊１．１５以下の範囲であることが好適である。これにより、実施形態２に係る整合回路１００ａは、図８に示すように、差動増幅器４の差動出力の出力ノード３への通過特性、及び、差動増幅器４の同相出力の出力ノード３への通過特性において、３次高調波を実施形態１よりも抑制することができる。
【００７０】
このとき、ＬＣ並列共振回路９の共振周波数ｆＬＣ３が３次高調波の周波数ｆ３に合致するように、キャパシタＣ３及びインダクタＬ３を決定することが好適である。これにより、差動増幅器４の差動出力の出力ノード３への通過特性、及び、差動増幅器４の同相出力の出力ノード３への通過特性において、３次高調波をさらに効果的に抑制することができる。
【００７１】
なお、ＬＣ並列共振回路９の共振周波数ｆＬＣ３は、上記に限るものではなく、電力増幅回路１ａにおいて発生する各高調波のレベルに応じて適宜決定すれば良い。
【００７２】
例えば、ＬＣ並列共振回路９の共振周波数ｆＬＣ３は、２次高調波または４次高調波以上の高調波の何れか１つを含む第３周波数帯域に設定するようにしても良い。
【００７３】
また、例えば、ＬＣ並列共振回路９の共振周波数ｆＬＣ３は、第１のＬＣ直列共振回路７の共振周波数ｆＬＣ１または第２のＬＣ直列共振回路８の共振周波数ｆＬＣ２と同一の高調波を抑制するように設定しても良い。この場合、第３周波数帯域は、第１周波数帯域または第２周波数帯域と同一の周波数帯域であっても良い。
【００７４】
（実施形態３）
図９は、実施形態３に係る電力増幅回路の一構成例を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
【００７５】
実施形態３に係る電力増幅回路１ｂでは、実施形態１に係る電力増幅回路１に対し、整合回路１００ｂとして、第１のＬＣ直列共振回路７及び第２のＬＣ直列共振回路８に加え、ＬＣハイパスフィルタ回路１０をさらに含む。
【００７６】
ＬＣハイパスフィルタ回路１０は、容量性素子であるキャパシタＣ４と、誘導性素子であるインダクタＬ４と、を含む。
【００７７】
ＬＣハイパスフィルタ回路１０は、第２のトランスフォーマ６の出力側巻線６２の他端と出力ノード３との間にキャパシタＣ４が接続され、出力ノード３と基準電位との間にインダクタＬ４が接続されて構成される。
【００７８】
図１０は、図９に示す構成例における通過特性の一例を示す図である。
【００７９】
図１０に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図１０に示す実線は、図９に示す実施形態３に係る構成の差動増幅器４の差動出力の出力ノード３への通過特性を示している。図１０に示す破線は、図９に示す実施形態３に係る構成の差動増幅器４の同相出力の出力ノード３への通過特性を示している。
【００８０】
また、図１０に示すｆ１は、高周波信号の基本波の周波数を示している。図１０に示すｆ２は、高周波信号の２次高調波の周波数を示している。図１０に示すｆ３は、高周波信号の３次高調波の周波数を示している。
【００８１】
ＬＣハイパスフィルタ回路１０の遮断周波数ｆＣ１は、下記の（４）式で表せる。
【００８２】
【数４】
2019118075.tif 000006
【００８３】
ＬＣハイパスフィルタ回路１０の遮断周波数ｆＣ１は、高周波信号の基本波よりも低い周波数帯域に設定する（図１０参照）。これにより、実施形態３に係る整合回路１００ｂは、図１０に示すように、差動増幅器４の差動出力の出力ノード３への通過特性において、高周波信号の基本波を減衰させることなく、電源ループ等を介して発生する低域発振を抑制することができる。
【００８４】
（実施形態４）
図１１は、実施形態４に係る電力増幅回路の一構成例を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
【００８５】
実施形態４に係る電力増幅回路１ｃでは、実施形態１に係る電力増幅回路１に対し、整合回路１００ｃとして、第１のＬＣ直列共振回路７及び第２のＬＣ直列共振回路８に加え、ＬＣローパスフィルタ回路１１をさらに含む。
【００８６】
ＬＣローパスフィルタ回路１１は、誘導性素子であるインダクタＬ５と、容量性素子であるキャパシタＣ５と、を含む。
【００８７】
ＬＣローパスフィルタ回路１１は、第２のトランスフォーマ６の出力側巻線６２の他端と出力ノード３との間にインダクタＬ５が接続され、出力ノード３と基準電位との間にキャパシタＣ５が接続されて構成される。
【００８８】
図１２は、図１１に示す構成例における通過特性の一例を示す図である。
【００８９】
図１２に示す例において、横軸は周波数を示し、縦軸はゲインを示している。図１２に示す実線は、図１１に示す実施形態４に係る構成の差動増幅器４の差動出力の出力ノード３への通過特性を示している。図１２に示す破線は、図１１に示す実施形態４に係る構成の差動増幅器４の同相出力の出力ノード３への通過特性を示している。
【００９０】
また、図１２に示すｆ１は、高周波信号の基本波の周波数を示している。図１２に示すｆ２は、高周波信号の２次高調波の周波数を示している。図１２に示すｆ３は、高周波信号の３次高調波の周波数を示している。
【００９１】
ＬＣローパスフィルタ回路１１の遮断周波数ｆＣ２は、下記の（５）式で表せる。
【００９２】
【数５】
2019118075.tif 000007
【００９３】
ＬＣローパスフィルタ回路１１の遮断周波数ｆＣ２は、高周波信号の基本波よりも高い周波数帯域に設定する（図１２参照）。これにより、実施形態４に係る整合回路１００ｃは、図１２に示すように、差動増幅器４の差動出力の出力ノード３への通過特性において、高周波信号の基本波を減衰させることなく、２次高調波や３次高調波等を実施形態１よりも抑制することができる。
【００９４】
（実施形態５）
図１３は、実施形態５に係る電力増幅回路の一構成例を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
【００９５】
実施形態５に係る電力増幅回路１ｄでは、実施形態１に係る電力増幅回路１に対し、差動増幅器４ａ，４ｂを二段構成としている点で相違している。
【００９６】
実施形態５に係る電力増幅回路１ｄは、１段目の差動増幅器４ａと２段目の差動増幅器４ｂとの間に、第３のトランスフォーマ１２が設けられている。
【００９７】
１段目の差動増幅器４ａの構成、または、２段目の差動増幅器４ｂの構成は、実施形態１から実施形態４の差動増幅器４の構成と同一の構成であっても良いし、差動増幅器４の構成とは異なる構成であっても良い。
【００９８】
第３のトランスフォーマ１２は、１段目の差動増幅器４ａの出力と、２段目の差動増幅器４ｂの入力との間の段間整合回路を構成する。
【００９９】
第３のトランスフォーマ１２は、入力側巻線１２１及び出力側巻線１２２を含む。
【０１００】
入力側巻線１２１は、差動増幅器４ａの出力ＯＵＴＮと出力ＯＵＴＰとの間に接続されている。入力側巻線１２１の中点は、電源電位ＶＣＣに接続される。
【０１０１】
出力側巻線１２２は、差動増幅器４ｂの入力ＩＮＰと入力ＩＮＮとの間に接続されている。
【０１０２】
入力側巻線１２１と出力側巻線１２２とは、電磁界結合されている。これにより、差動増幅器４ａから出力され、入力側巻線１２１に入力された差動信号は、第３のトランスフォーマ１２によって電磁誘導され、差動増幅器４ｂに出力される。
【０１０３】
このように、差動増幅器４ａ，４ｂを二段構成とすることで、実施形態１から実施形態４の構成よりも高出力化が可能である。
【０１０４】
また、差動増幅器４ａをドライブ段、差動増幅器４ｂをパワー段として、それぞれ異なる利得配分とする、あるいは、差動増幅器４ａ，４ｂの何れか一方を可変利得とする等、汎用性が向上する。
【０１０５】
なお、差動増幅器を多段化する際の段数は、上述した二段に限らず、三段以上の多段構成とすることも可能である。この場合、複数の差動増幅器は、それぞれ第３のトランスフォーマ１２を介して多段接続される。これにより、図１３に示す二段構成よりもさらに高出力化が可能である。
【０１０６】
また、実施形態５では、整合回路１００を有する構成において、差動増幅器を多段化する例を示したが、整合回路１００ａ，１００ｂ，１００ｃを有する構成において、差動増幅器を多段化することも可能である。
【０１０７】
上述した実施形態１から実施形態５の電力増幅回路１，１ａ，１ｂ，１ｃ，１ｄは、少なくとも差動増幅器４，４ａ，４ｂ、第１のトランスフォーマ５、第２のトランスフォーマ６、第３のトランスフォーマ１２、整合回路１００，１００ａ，１００ｂ，１００ｃを同一の半導体チップ上に実装することで、電力増幅回路１，１ａ，１ｂ，１ｃ，１ｄの小型化または低コスト化が可能である。
【０１０８】
なお、上記した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【０１０９】
また、本開示は、以下の構成を取ることもできる。
【０１１０】
（１）本発明の一側面の整合回路は、入力ノードから高周波信号が入力され、前記高周波信号の電力を差動増幅器によって増幅して出力ノードに出力する電力増幅回路の整合回路であって、前記差動増幅器の差動出力間に接続される入力側巻線と、前記入力側巻線と電磁界結合されて一端が基準電位に接続される出力側巻線と、容量性素子と誘導性素子とが直列接続され、前記入力側巻線と並列接続された第１のＬＣ直列共振回路と、容量性素子と誘導性素子とが直列接続され、前記出力側巻線と並列接続された第２のＬＣ直列共振回路と、を含む。
【０１１１】
この構成において、第１のＬＣ直列共振回路及び第２のＬＣ直列共振回路の共振周波数を複数の高調波の何れかの周波数に合致させることで、整合回路は、電力増幅回路から出力される高調波を効果的に抑制することができる。
【０１１２】
（２）上記（１）の整合回路において、前記第１のＬＣ直列共振回路の共振周波数は、前記高周波信号に含まれる複数の高調波のうち、奇数次高調波の何れか１つを含む第１周波数帯域に設定され、前記第２のＬＣ直列共振回路の共振周波数は、前記高調波のうちの何れか１つを含む第２周波数帯域に設定されていると良い。
【０１１３】
この構成において、第１のＬＣ直列共振回路は、奇数次高調波の何れか１つを減衰させ、第２のＬＣ直列共振回路は、高調波の何れか１つを減衰させる。これにより、整合回路は、奇数次高調波の何れか１つ、及び、高調波の何れか１つが電力増幅回路から出力されることを抑制することができる。
【０１１４】
（３）上記（１）の整合回路において、前記第１のＬＣ直列共振回路の共振周波数は、３次高調波を含む第１周波数帯域に設定されていても良い。
【０１１５】
この構成において、第１のＬＣ直列共振回路は、３次高調波を減衰させる。これにより、整合回路は、３次高調波が電力増幅回路から出力されることを抑制することができる。また、差動増幅器から見たロードインピーダンスは、差動増幅器の差動動作によって２次高調波を含む偶数次高調波でオープンとなり、第１のＬＣ直列共振回路によって３次高調波でショートとなる。これにより、差動増幅器は、逆Ｆ級動作を行うこととなり、高効率動作が可能となる。
【０１１６】
（４）上記（１）または（３）の整合回路において、前記第２のＬＣ直列共振回路の共振周波数は、２次高調波を含む第２周波数帯域に設定されていても良い。
【０１１７】
この構成において、第２のＬＣ直列共振回路は、２次高調波を減衰させる。これにより、整合回路は、２次高調波が電力増幅回路から出力されることを抑制することができる。
【０１１８】
（５）上記（１）から（４）の何れかの整合回路において、前記出力側巻線の他端と前記出力ノードとの間に容量性素子と誘導性素子とが並列接続されたＬＣ並列共振回路をさらに含むと良い。
【０１１９】
この構成において、ＬＣ並列共振回路の共振周波数を複数の高調波の何れかの周波数に合致させることで、整合回路は、電力増幅回路から出力される高調波をより効果的に抑制することができる。
【０１２０】
（６）上記（５）の整合回路において、前記ＬＣ並列共振回路の共振周波数は、前記高周波信号に含まれる複数の高調波のうちの何れか１つを含む第３周波数帯域に設定されていると良い。
【０１２１】
この構成において、ＬＣ並列共振回路は、複数の高調波のうちの何れか１つを減衰させる。これにより、整合回路は、複数の高調波のうちの何れか１つが電力増幅回路から出力されることを抑制することができる。
【０１２２】
（７）上記（５）の整合回路において、前記ＬＣ並列共振回路の共振周波数は、３次高調波を含む第３周波数帯域に設定されていても良い。
【０１２３】
この構成において、ＬＣ並列共振回路は、３次高調波を減衰させる。これにより、整合回路は、３次高調波が電力増幅回路から出力されることをさらに効果的に抑制することができる。
【０１２４】
（８）上記（１）から（４）の何れかの整合回路において、前記出力側巻線の他端と前記出力ノードとの間に容量性素子が接続され、前記出力ノードと基準電位との間に誘導性素子が接続されたＬＣハイパスフィルタ回路をさらに含むと良い。
【０１２５】
この構成において、ＬＣハイパスフィルタ回路は、遮断周波数以下の周波数帯域を減衰させる。これにより、整合回路は、電力増幅回路において電源ループ等を介して発生する低域発振を抑制することができる。
【０１２６】
（９）上記（８）の整合回路において、前記ＬＣハイパスフィルタ回路の遮断周波数は、前記高周波信号の基本波よりも低い周波数帯域に設定されていると良い。
【０１２７】
この構成において、ＬＣハイパスフィルタ回路は、高周波信号の基本波よりも低い周波数帯域を減衰させる。これにより、整合回路は、高周波信号の基本波を減衰させることなく、電力増幅回路において電源ループ等を介して発生する低域発振を抑制することができる。
【０１２８】
（１０）上記（１）から（４）の何れかの整合回路において、前記出力側巻線の他端と前記出力ノードとの間に誘導性素子が接続され、前記出力ノードと基準電位との間に容量性素子が接続されたＬＣローパスフィルタ回路をさらに含むと良い。
【０１２９】
この構成において、ＬＣローパスフィルタ回路は、遮断周波数以上の周波数帯域を減衰させる。これにより、整合回路は、遮断周波数以上の高調波が電力増幅回路から出力されることを抑制することができる。
【０１３０】
（１１）上記（１０）の整合回路において、前記ＬＣローパスフィルタ回路の遮断周波数は、前記高周波信号の基本波よりも高い周波数帯域に設定されていると良い。
【０１３１】
この構成において、ＬＣローパスフィルタ回路は、高周波信号の基本波よりも高い周波数帯域を減衰させる。これにより、整合回路は、高周波信号の基本波を減衰させることなく、遮断周波数以上の高調波が電力増幅回路から出力されることを抑制することができる。
【０１３２】
（１２）本発明の一側面の電力増幅回路は、上記（１）から（１１）の何れかの整合回路を備える。
【０１３３】
この構成において、電力増幅回路は、高調波が出力されることを抑制することができる。
【０１３４】
（１３）上記（１２）の電力増幅回路において、複数の前記差動増幅器がそれぞれトランスフォーマを介して多段接続されても良い。
【０１３５】
この構成では、電力増幅回路の高出力化が可能である。
【０１３６】
（１４）上記（１２）または（１３）の電力増幅回路において、少なくとも前記差動増幅器、及び前記整合回路が同一の半導体チップ上に実装されても良い。
【０１３７】
この構成では、電力増幅回路の小型化または低コスト化が可能である。
【０１３８】
本開示により、電力増幅回路から出力される高調波を抑制することが可能となる。
【符号の説明】
【０１３９】
１，１ａ，１ｂ，１ｃ，１ｄ  電力増幅回路
２  入力ノード
３  出力ノード
４，４ａ，４ｂ  差動増幅器
５  第１のトランスフォーマ
６  第２のトランスフォーマ
７  第１のＬＣ直列共振回路
８  第２のＬＣ直列共振回路
９  ＬＣ並列共振回路
１０  ＬＣハイパスフィルタ回路
１１  ＬＣローパスフィルタ回路
１２  第３のトランスフォーマ
５１，６１，１２１  入力側巻線
５２，６２，１２２  出力側巻線
４１  バイアス回路
１００  整合回路
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５  キャパシタ（容量性素子）
ＣＩＮ，ＣＯＵＴ  キャパシタ
Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５  インダクタ（誘導性素子）
Ｔｒ４１，Ｔｒ４２  トランジスタ
【図１】
2019118075.tif 000008
【図２】
2019118075.tif 000009
【図３】
2019118075.tif 000010
【図４】
2019118075.tif 000011
【図５】
2019118075.tif 000012
【図６】
2019118075.tif 000013
【図７】
2019118075.tif 000014
【図８】
2019118075.tif 000015
【図９】
2019118075.tif 000016
【図１０】
2019118075.tif 000017
【図１１】
2019118075.tif 000018
【図１２】
2019118075.tif 000019
【図１３】
2019118075.tif 000020