(57)【要約】【課題】ノイズを抑制しつつ、ボリュームゲインの遷移時間を短縮する。【解決手段】Ｄ／Ａコンバータ２１０は、デジタルオーディオ信号をアナログオーディオ信号に変換する。アナログボリューム回路２２０は、Ｄ／Ａコンバータ２１０の出力を受ける。コントローラ２５０は、アナログボリューム回路２２０を制御する。コントローラ２５０は、アナログボリューム回路２２０の１ステップの遷移時間をゲインが低いほど短くする。【選択図】図４
2019087821.tif 000002
【特許請求の範囲】
【請求項１】
デジタルオーディオ信号をアナログオーディオ信号に変換するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータの出力を受けるアナログボリューム回路と、
前記アナログボリューム回路のゲインを制御するコントローラと、
を備え、
前記コントローラは、前記アナログボリューム回路の１ステップの遷移時間をゲインが低いほど短くすることを特徴とするオーディオ回路。
【請求項２】
前記コントローラは、ゲインまたはゲインの範囲と、それに対応する遷移時間の関係を示すテーブルを有することを特徴とする請求項１に記載のオーディオ回路。
【請求項３】
前記コントローラは、前記テーブルを複数有し、その中から使用するテーブルを選択可能であることを特徴とする請求項２に記載のオーディオ回路。
【請求項４】
前記コントローラは、前記デジタルオーディオ信号を処理するＤＳＰ（Digital Signal Processor）に実装されることを特徴とする請求項１から３のいずれかに記載のオーディオ回路。
【請求項５】
アナログオーディオ信号を受けるアイソレーションアンプと、
前記アイソレーションアンプの出力信号を受けるアナログボリューム回路と、
前記アナログボリューム回路のゲインを制御するコントローラと、
を備え、
前記コントローラは、前記アナログボリューム回路の１ステップの遷移時間を、ゲインが低いほど短くすることを特徴とするオーディオ回路。
【請求項６】
ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から５のいずれかに記載のオーディオ回路。
【請求項７】
請求項１から６のいずれかに記載のオーディオ回路を備えることを特徴とする車載用オーディオ装置。
【請求項８】
請求項１から６のいずれかに記載のオーディオ回路を備えることを特徴とするオーディオコンポーネント装置。
【請求項９】
請求項１から６のいずれかに記載のオーディオ回路を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ回路に関する。
【背景技術】
【０００２】
ＣＤプレイヤ、オーディオアンプ、カーステレオあるいは携帯型ラジオや携帯型のオーディオプレイヤなど、オーディオ信号を再生する機能を備えた電子機器は、オーディオ信号にさまざまな信号処理を施すサウンドプロセッサを備える。図１は、一般的なオーディオシステムの構成を示すブロック図である。
【０００３】
オーディオシステム１００は、音源１０２、アナログアンプ１０４、Ａ／Ｄコンバータ１０６、ＤＳＰ１０８、Ｄ／Ａコンバータ２１０、ボリューム回路２２０、パワーアンプ１１０、電気音響変換素子１１２を備える。
【０００４】
音源１０２は、ＣＤプレイヤ、シリコンオーディオプレイヤ、スマートフォンなどであり、アナログオーディオ信号を出力する。アナログアンプ１０４は、音源１０２からのアナログオーディオ信号を増幅し、後段のＡ／Ｄコンバータ１０６の入力レンジにマッチさせる。ＤＳＰ１０８は、Ａ／Ｄコンバータ１０６からのデジタルオーディオ信号を受け、所定のデジタル信号処理を施す。ＤＳＰ１０８による信号処理としては、イコライジング、バスブースト、トレブルブースト、ステレオ−モノラル変換、デジタルボリューム制御などが例示される。
【０００５】
Ｄ／Ａコンバータ２１０は、ＤＳＰ１０８による処理を受けたデジタルオーディオ信号をアナログオーディオ信号に変換する。ボリューム回路２２０はＤ／Ａコンバータ２１０の出力信号をボリューム値に応じた利得で増幅する。パワーアンプ１１０は、ボリューム回路２２０の出力を増幅し、電気音響変換素子１１２であるスピーカやヘッドホンを駆動する。
【０００６】
このオーディオシステム１００では、Ｄ／Ａコンバータ２１０の後段に、ボリューム回路２２０を挿入することで、ボリューム減衰時のノイズ特性を改善することができる。
【０００７】
図２（ａ）、（ｂ）は、Ｄ／Ａコンバータ２１０とボリューム回路２２０を備える機能ＩＣ（Integrated Circuit）の回路図である。Ｄ／Ａコンバータ２１０は非ゼロのオフセット誤差を有し、このオフセット誤差がボリューム回路２２０や後段のアンプによって増幅され、電気音響変換素子１１２に入力されると、ボリューム切りかえ時のＤＣショック音が発生する。
【０００８】
図２（ａ）の構成では、Ｄ／Ａコンバータ２１０とボリューム回路２２０の間に、ＤＣブロックキャパシタを挿入することで、ＤＣノイズ成分を除去することができるが、ＤＣレベルに近い低域周波数成分は除去することができない。
【０００９】
図２（ｂ）の構成では、ボリューム回路２２０にソフトスイッチ回路２２２が設けられる。ソフトスイッチ回路２２２は、ある時定数にわたり、ボリューム（ゲイン）を緩やかに変化させる。
【００１０】
図３（ａ）、（ｂ）は、図２（ｂ）のボリューム回路２２０におけるゲイン切換を説明する波形図である。簡単のためにＤ／Ａコンバータ２１０の出力（ボリューム回路２２０の入力ＳＩＮ）は振幅一定、単一周波数とする。図３（ａ）を参照する。初めにあるゲインｇ１が設定されており、ボリューム回路２２０の出力信号ＳＯＵＴの包絡線（振幅）は、ゲインｇ１に応じている。
【００１１】
時刻ｔ１に、ゲインをｇ１から１ステップ小さい値ｇ２に変更する指示が発生する。ボリューム回路２２０は、所定の遷移時間（時定数）τ０をかけてゲインをｇ１からｇ２に徐変する。
【００１２】
時刻ｔ２に、ゲインをｇ２からさらに１ステップ小さい値ｇ３に変更する指示が発生する。ボリューム回路２２０は、同じ遷移時間τ０をかけてゲインをｇ２からｇ３に徐変する。
【００１３】
図３（ｂ）は、ゲインを複数ステップ変化させるときの動作を説明する波形図である。初めにあるゲインｇ１が設定されている。時刻ｔ３にゲインをｇ１から、複数ステップ小さい値ｇｎに変更する指示が発生する。ボリューム回路２２０は、ゲインをｇ１からｇｎに向かってゲインを１ステップずつ変化させる。１ステップのゲイン変化に要する遷移時間τ０は同じである。時刻ｔ３から、τ０×（ｎ−１）経過後の時刻ｔ４に遷移が完了する。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２００７−３２５０５７号公報
【特許文献２】特開２００８−０３５１１３号公報
【特許文献３】特開２００９−０２７４１２号公報
【特許文献４】特開２００９−２００７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
図３（ｂ）に示すように、従来のボリューム回路２２０におけるボリューム切替は、ゲイン１ステップ（たとえば１ｄＢ）を、ゲインに依存しない一定の時定数τ０で変化させていた。したがって、たとえば最大ゲイン（０ｄＢ）から最小ゲイン（−８０ｄＢ）まで切りかえる場合には、τ０×８０の長い切替時間を要することとなる。
【００１６】
従来のボリューム回路２２０を、入力ソースの切りかえに利用することを考える。第１ソースから第２ソースに切りかえる場合、（i）ゲインを最小値まで低下させ、（ii）第１ソースから第２ソースに切りかえ、（iii）ゲインをもとの値に戻すというシーケンスが発生する。入力ソースの切りかえにおいては、次のソースが再生されるまでのミュート時間が長くなり、ユーザは違和感を覚えるかもしれない。
【００１７】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、ノイズを抑制しつつ、切替時間を短縮したオーディオ回路の提供にある。
【課題を解決するための手段】
【００１８】
本発明のある態様は、オーディオ回路に関する。オーディオ回路は、デジタルオーディオ信号をアナログオーディオ信号に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータの出力を受けるアナログボリューム回路と、アナログボリューム回路のゲインを制御するコントローラと、を備える。コントローラは、アナログボリューム回路の１ステップの遷移時間をゲインが低いほど短くする。
【００１９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明に係るオーディオ回路によれば、ノイズを抑制しつつ、切替時間を短縮できる。
【図面の簡単な説明】
【００２１】
【図１】一般的なオーディオシステムの構成を示すブロック図である。
【図２】図２（ａ）、（ｂ）は、Ｄ／Ａコンバータとボリューム回路を備える機能ＩＣ（Integrated Circuit）の回路図である。
【図３】図３（ａ）、（ｂ）は、図２（ｂ）のボリューム回路におけるゲイン切換を説明する波形図である。
【図４】実施の形態に係るオーディオ回路を備えるオーディオシステムのブロック図である。
【図５】図５（ａ）、（ｂ）は、ゲインと遷移時間の関係を示す図である。
【図６】コントローラの構成例を示すブロック図である。
【図７】複数の異なる制御特性を示す図である。
【図８】図８（ａ）、（ｂ）は、Ｄ／Ａコンバータのオフセット誤差の影響を説明する図である。
【図９】図９（ａ）は、実施の形態に係るオーディオシステムにおけるゲイン制御を示す図であり、図９（ｂ）は、従来のゲイン制御を示す図である。
【図１０】変形例に係るオーディオ回路のブロック図である。
【図１１】オーディオ回路を用いた車載用オーディオ装置の構成を示すブロック図である。
【図１２】図１２（ａ）〜（ｃ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。
【発明を実施するための形態】
【００２２】
（実施の形態の概要）
本明細書に開示される一実施の形態は、オーディオ回路に関する。オーディオ回路は、デジタルオーディオ信号をアナログオーディオ信号に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータの出力を受けるアナログボリューム回路と、アナログボリューム回路のゲインを制御するコントローラと、を備える。コントローラは、アナログボリューム回路の１ステップの遷移時間をゲインが低いほど短くする。
【００２３】
アナログボリューム回路のゲインが低いほど、電気音響変換素子に入力される信号のうち、Ｄ／Ａコンバータのオフセット誤差に起因する成分の振幅は小さくなる。つまりアナログボリューム回路のゲインが低い場合には、遷移時間を短くしても、ＤＣノイズとして聴きとり難くなる。したがって一実施の形態によれば、ノイズを抑制しつつ、ボリュームの切替時間を短縮できる。
【００２４】
コントローラは、ゲインまたはゲインの範囲と、それに対応する遷移時間の関係を示すテーブルを有してもよい。
【００２５】
コントローラは、テーブルを複数有し、その中から使用するテーブルを選択可能であってもよい。ＤＣノイズは、アナログボリューム回路のゲインのみでなく、後段のアンプ（パワーアンプ）のゲインの影響を受け、パワーアンプのゲインが高ければ、遷移時間を長くする必要がある。テーブルを複数用意することで、オーディオ回路を、後段に接続されるアンプのゲインが異なる複数のプラットフォームで共通化することができる。
【００２６】
コントローラは、デジタルオーディオ信号を処理するＤＳＰ（Digital Signal Processor）に実装されてもよい。コントローラをロジック回路で実装することにより、オーディオ回路の回路面積を抑制できる。
【００２７】
オーディオ回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２８】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
【００３０】
図４は、実施の形態に係るオーディオ回路２００を備えるオーディオシステム１００のブロック図である。図４では、シングルエンド回路として示すが、各ブロックは差動回路で構成してもよい。オーディオ回路２００は、ひとつの半導体基板に集積化された機能ＩＣである。
【００３１】
オーディオシステム１００は、オーディオ回路２００に加えて、パワーアンプ１１０、電気音響変換素子１１２、ホストプロセッサ１１４、ユーザインタフェース１１６を備える。ユーザインタフェース１１６は、ボリュームノブ、ボタン、タッチパネル、リモコンなどであり、ユーザが指定したボリューム値を取得する。ホストプロセッサ１１４は、ユーザインタフェース１１６が取得したボリューム値ＶＯＬをオーディオ回路２００に送信する。パワーアンプ１１０は、オーディオ回路２００の出力信号Ｓ３にもとづいて電気音響変換素子１１２を駆動する。パワーアンプ１１０はＤ級アンプ（デジタルアンプ）であってもよいし、アナログアンプであってもよい。
【００３２】
オーディオ回路２００は、Ｄ／Ａコンバータ２１０、アナログボリューム回路（単にボリューム回路ともいう）２２０、ＤＳＰ２３０、インタフェース回路２４０を備える。
【００３３】
インタフェース回路２４０は、Ｉ２Ｃ（Inter IC）インタフェースやＳＰＩ（Serial Peripheral Interface）などであり、ホストプロセッサ１１４から、上述のボリューム値ＶＯＬのほか、さまざまな設定値を受信する。
【００３４】
ＤＳＰ２３０には、図示しない音源からデジタルオーディオ信号が入力される。ＤＳＰ２３０は、デジタルオーディオ信号にさまざまな信号処理を施す。信号処理は限定されないが、イコライジング、トーンコントロール、バスブースト、トレブルブースト、ラウドネス処理、ステレオ−モノラル変換、デジタルボリューム制御などが例示される。
【００３５】
Ｄ／Ａコンバータ２１０は、ＤＳＰ２３０による処理後のデジタルオーディオ信号Ｓ１を、アナログオーディオ信号Ｓ２に変換する。Ｄ／Ａコンバータ２１０は、オフセット誤差を有する。典型的にはオフセット誤差は、数ｍＶから数十ｍＶのレンジに含まれる。
【００３６】
ボリューム回路２２０は、可変利得増幅器を含み、Ｄ／Ａコンバータ２１０からのオーディオ信号Ｓ１を、ユーザが設定したボリューム値ＶＯＬに応じたゲインｇで増幅する。なおここでの増幅は、ゲインが１より小さい減衰も含む。またボリューム回路２２０はゲインを徐変させる機能を有する。このような機能を有するボリューム回路２２０は公知技術を用いればよく、その構成は特に限定されない。
【００３７】
コントローラ２５０は、アナログボリューム回路２２０を制御する。具体的にはボリューム値ＶＯＬの変更が生ずると、ボリューム回路２２０のゲインをボリューム値に応じた値に変化させる。コントローラ２５０は、ＤＳＰ２３０の一部としてデジタル回路で実装される。
【００３８】
コントローラ２５０は、アナログボリューム回路２２０の１ステップの遷移時間をゲインが低いほど短くする。１ステップは典型的には１ｄＢであるが、それに限定されず、０．５ｄＢステップ、２ｄＢステップ、３ｄＢステップであってもよい。
【００３９】
図５（ａ）、（ｂ）は、ゲインと遷移時間の関係を示す図である。横軸のゲインは、遷移直前のゲインを表す。図５（ａ）では、遷移時間は２値で切り替わる。ゲイン（ボリューム値ＶＯＬ）が０〜−４ｄＢの範囲において、遷移時間が相対的に長い第１値τ１をとり、ゲインが−５ｄＢより低い範囲では、遷移時間が相対的に短い第２値τ２をとる。図５（ｂ）は、遷移時間は、ゲインのレンジに応じて７値で切り替わる。遷移時間の切りかえの段数は特に限定されず、２段階以上であればよい。
【００４０】
図６は、コントローラ２５０の構成例を示すブロック図である。コントローラ２５０は、ステートマシン２５２、カウンタ２５４、テーブル２５６を含む。ステートマシン２５２は、ユーザが指定した変更後のボリューム値ＶＯＬを受ける。ステートマシン２５２は、変更前のボリューム値ＶＯＬに対応するゲインｇ＿ＳＴＡＲＴから、変更後のボリューム値に対応するゲインｇ＿ＥＮＤに向かって、ゲインを１ステップ（たとえば１ｄＢ）ずつ変化させる。１ステップの遷移時間τとゲインｇの関係はテーブル２５６に格納されており、ステートマシン２５２は、現在のゲインｇｉに対応する遷移時間τｉをテーブル２５６から読み出す。ステートマシン２５２は、カウンタ２５４を利用して遷移時間τｉを測定し、遷移時間τｉにわたり、現在のゲインｇｉから１ステップ次のゲインｇｉ＋１に向かって、ボリューム回路２２０のゲインを緩やかに変化させる。遷移が完了すると、現在のゲインがｇｉ＋１となる。ステートマシン２５２はこの動作を繰り返し、ゲインを最終値ｇ＿ＥＮＤまで変化させる。
【００４１】
好ましくはコントローラ２５０は複数のテーブル２５６＿１〜２５６＿Ｍ（Ｍ≧２）を含む。複数のテーブル２５６＿１〜２５６＿Ｍには、ゲインと遷移時間の異なる関係（制御特性）が保持されている。いずれのテーブルを参照するかは、レジスタなどを利用して外部から設定可能とするとよい。
【００４２】
図７は、複数の異なる制御特性を示す図である。図７にはＭ＝３の制御特性（i）〜（iii）が示される。図７の例では、遷移時間の変化点に対応するゲインが同一であるが、その限りでなく、異なるゲインに、遷移時間の変化点が存在してもよい。また、遷移時間の切替の段数は異なっていてもよい。
【００４３】
以上がオーディオシステム１００の構成である。続いてその動作を説明する。
【００４４】
図８（ａ）、（ｂ）は、Ｄ／Ａコンバータ２１０のオフセット誤差の影響を説明する図である。図８（ａ）は、電気音響変換素子１１２の入力端におけるＤ／Ａコンバータのオフセット誤差に起因する電圧ＶＯＵＴを示し、図８（ｂ）は、ボリューム回路２２０のゲインを１ステップ変化させたときの、電気音響変換素子１１２の入力端における電圧ＶＯＵＴの変動幅ΔＶＯＵＴを示す。なおここではＤ／Ａコンバータ２１０のオフセット誤差を１５ｍＶとし、パワーアンプ１１０のゲインは０ｄＢとする。ボリューム回路２２０のゲインが最大値（０ｄＢ）のときに、電気音響変換素子１１２の入力端におけるオフセット誤差の影響ＶＯＵＴは最大であり１５ｍＶとなる。
【００４５】
図８（ａ）に示すように、ゲインが低くなるにしたがって、オフセット電圧の影響ＶＯＵＴは小さくなっていき、したがってゲインを１ステップ変化させたときの電圧ＶＯＵＴの変動幅ΔＶＯＵＴも小さくなっていく。このことは、ゲインが低いときには、ゲインを短時間で変化させても、ＤＣノイズが聞こえにくくなることを意味する。
【００４６】
図９（ａ）は、実施の形態に係るオーディオシステム１００におけるゲイン制御を示す図であり、図９（ｂ）は、従来のゲイン制御を示す図である。横軸は時間を、縦軸はゲインを表す。ここではゲインを０ｄＢから−２０ｄＢまで低下させる動作を示す。
【００４７】
はじめに図９（ｂ）を参照して、従来のゲイン制御を説明する。従来の制御では、ゲインの値によらずに、１ステップの遷移時間τ０が固定されている。この固定された遷移時間τ０は、ゲインが０ｄＢのときに、電気音響変換素子１１２からＤＣノイズが聞こえないように定められる。ゲインを変化させるステップ数が増加すると、ステップ数に比例してトータルの遷移時間が長くなる。この例では、２０×τ０がトータルの遷移時間ΔＴである。
【００４８】
続いて図９（ａ）を参照し、実施の形態に係るゲイン制御を説明する。図９（ａ）の例では、０〜−４ｄＢの範囲における１ステップの遷移時間はτ１であり、−４〜−１０ｄＢの範囲における遷移時間はτ２であり、−１０〜−２０ｄＢの範囲における遷移時間はτ３であり、τ１＞τ２＞τ３の関係が成り立っている。τ１，τ２，τ３は、対応するゲイン範囲において電気音響変換素子１１２からＤＣノイズが聞こえないように定められる。τ０≧τ１＞τ２＞τ３の関係が成り立つから、トータルの遷移時間ΔＴを従来に比べて短くできる。
【００４９】
以上がオーディオシステム１００の動作である。このオーディオシステム１００によれば、ノイズを抑制しつつ、トータルの遷移時間を大幅に短縮できる。
【００５０】
図９（ａ）、（ｂ）では、ゲインを０ｄＢから変化させる例を示したが、実際には、０ｄＢで使用されることは希である。実使用においてより小さいゲインレンジで使用されるため、トータルの遷移時間の短縮の効果は、さらに大きくなる。
【００５１】
また、複数の制御特性を用意し、選択可能とした。これにより、オーディオ回路２００を、後段に接続されるアンプのゲインが異なる複数のプラットフォームで共通化することができる。
【００５２】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００５３】
（変形例１）
実施の形態では、１ｄＢステップでゲインを制御可能なボリューム回路２２０を説明したがその限りでなく、ゲインのステップは不等間隔であってもよい。この場合、ゲインが低いほど、ｄＢ当たりの遷移時間を短く設定すればよい。
【００５４】
（変形例２）
図１０は、変形例に係るオーディオ回路２００Ａのブロック図である。オーディオ回路２００Ａは、図４のオーディオ回路２００に加えて、Ｄ／Ａコンバータ２１２、ボリューム回路２２４、アイソレーションアンプ２２６、合成回路２２８をさらに備える。
【００５５】
ＤＳＰ２３０Ａは、ビープ音など予め決められたデジタルオーディオ信号Ｓ４を出力する。Ｄ／Ａコンバータ２１２は、デジタルオーディオ信号Ｓ４をアナログオーディオ信号Ｓ５に変換する。
【００５６】
オーディオ回路２００Ａの外部入力（ＡＵＸ）ピンには、アナログオーディオ信号Ｓ６が入力される。アナログオーディオ信号Ｓ６は、グランドノイズ除去用のアイソレーションアンプ２２６によってバッファ（増幅）される。ボリューム回路２２４は、ボリューム回路２２０と同様に構成され、アイソレーションアンプ２２６の出力信号Ｓ７を増幅する。コントローラ２５０Ａは、ボリューム回路２２４のゲインをボリュームの設定値に応じて制御する。コントローラ２５０Ａは、ボリューム回路２２０について説明したのと同様の方法によって、ボリューム回路２２４のゲインを制御する。合成回路２２８は、複数のアナログオーディオ信号Ｓ３，Ｓ５，Ｓ８を加算する。
【００５７】
このオーディオ回路２００Ａにおいて、アイソレーションアンプ２２６もまた、Ｄ／Ａコンバータ２１０と同様にＤＣオフセット誤差を有する。この変形例によれば、アイソレーションアンプ２２６のＤＣオフセット誤差に起因するノイズを抑制でき、また遷移時間を短縮できる。なおボリューム回路２２４の制御特性（ゲインと遷移時間の関係）は、アイソレーションアンプ２２６のＤＣオフセット誤差を考慮して規定すればよく、したがってボリューム回路２２４の制御特性とボリューム回路２２０の制御特性は異なっていてよい。
【００５８】
（用途）
最後に、オーディオ回路２００の用途を説明する。図１１は、オーディオ回路２００を用いた車載用オーディオ装置５００の構成を示すブロック図である。車載用オーディオ装置５００は、５．１チャンネル（フロント右ＦＲ、リア右ＲＲ、フロント左ＦＬ、リア左ＲＬ、センターＣ、サブウーファＳＷ）で構成される。
【００５９】
オーディオ回路２００は、ＣＤプレイヤなどの音源５０２からのデジタル入力を受ける。ＣＤプレイヤからのデジタル入力は、ＤＳＰ５０８にダイレクトに入力される。またチューナからのステレオアナログオーディオ信号は、ＴＵＮＥＲチャンネルに入力され、その他のモバイルオーディオプレイヤなどからのステレオアナログオーディオ信号はＡＵＸチャンネルに入力される。
【００６０】
入力セレクタ５０３は、入力チャンネルを選択し、アンプ５０４は、選択されたチャンネルのシングルエンド形式のアナログオーディオ信号を差動信号に変換する。選択されたチャンネルに差動形式のオーディオ信号が入力される場合、差動変換処理はスキップされる。
【００６１】
Ａ／Ｄコンバータ５０６Ｒは、Ｒチャンネルの差動形式の入力オーディオ信号をデジタルオーディオ信号に変換し、アナログ／デジタル変換器５０６Ｌは、Ｌチャンネルの差動形式の入力オーディオ信号をデジタルオーディオ信号に変換する。
【００６２】
ＤＳＰ５０８は、デジタルボリューム回路、５バンドイコライザ、ラウドネス回路、クロスオーバーフィルタ、バスブースト回路を備え、デジタルオーディオ信号Ｄ１Ｒ、Ｄ１Ｌに所定の信号処理を施す。
【００６３】
Ｄ／Ａコンバータ６１０Ｒは、Ｒチャンネルのデジタルオーディオ信号Ｄ２Ｒを差動形式のアナログオーディオ信号に変換する。デジタル／アナログ変換器６１０Ｌは、Ｌチャンネルのデジタルオーディオ信号Ｄ２Ｌを差動形式のアナログオーディオ信号に変換する。Ｄ／Ａコンバータ６１０Ｍは、残りのチャンネルのデジタルオーディオ信号Ｄ２Ｍを差動形式のアナログオーディオ信号に変換する。Ｄ／Ａコンバータ６１０は、図４のＤ／Ａコンバータ２１０に相当する。フェーダボリューム６２０は図４のボリューム回路２２０に対応する。
【００６４】
図１１のオーディオ回路２００は車載用オーディオ装置のみでなく、家庭用のホームオーディオシステムのオーディオコンポーネント装置に利用することもできる。あるいは、オーディオ回路２００は、テレビ、デスクトップＰＣ、ラップトップコンピュータ、タブレットＰＣ、携帯電話端末、デジタルカメラ、ポータブルオーディオプレイヤなどの電子機器に搭載することもできる。
【００６５】
図１２（ａ）〜（ｃ）は、電子機器あるいはオーディオコンポーネント装置の外観図である。図１２（ａ）は電子機器の一例であるディスプレイ装置６００である。ディスプレイ装置６００は、筐体６０２、スピーカ６１２を備える。オーディオ回路２００は筐体に内蔵され、スピーカ６１２を駆動する。
【００６６】
図１２（ｂ）はオーディオコンポ７００である。オーディオコンポ７００は、筐体７０２、スピーカ７１２を備える。オーディオ回路２００は筐体７０２に内蔵され、スピーカ７１２を駆動する。
【００６７】
図１２（ｃ）は電子機器の一例である小型情報端末８００である。小型情報端末８００は、スマートフォン、タブレットＰＣ（Personal Computer）、オーディオプレイヤなどである。小型情報端末８００は、筐体８０２、スピーカ８１２、ディスプレイ８０４を備える。オーディオ回路２００は筐体８０２に内蔵され、スピーカ８１２を駆動する。
【００６８】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００６９】
１００  オーディオシステム
１１０  パワーアンプ
１１２  電気音響変換素子
１１４  ホストプロセッサ
１１６  ユーザインタフェース
２００  オーディオ回路
２１０  Ｄ／Ａコンバータ
２２０  ボリューム回路
２３０  ＤＳＰ
２４０  インタフェース回路
２５０  コントローラ
２５２  ステートマシン
２５４  カウンタ
２５６  テーブル
【図１】
2019087821.tif 000003
【図２】
2019087821.tif 000004
【図３】
2019087821.tif 000005
【図４】
2019087821.tif 000006
【図５】
2019087821.tif 000007
【図６】
2019087821.tif 000008
【図７】
2019087821.tif 000009
【図８】
2019087821.tif 000010
【図９】
2019087821.tif 000011
【図１０】
2019087821.tif 000012
【図１１】
2019087821.tif 000013
【図１２】
2019087821.tif 000014