(57)【要約】      （修正有）【課題】電子部品の小型化が可能で、外部端子と電子部品の電極との接続構造を簡便に製造することができる電子デバイスおよびその製造方法を提供する。【解決手段】シリコン基板からなる第１の基板８上には、複数の電子デバイスを形成するための電子デバイス形成領域が複数形成されており、隣接する電子デバイス形成領域との間は、個片化の際切断除去される切断予定領域１６となる。第１の基板８の表面には、電子部品としてトランスデューサ２と集積回路３が実装され、これら電子部品に接続する電極が形成されている。トランスデューサ２は、外部から音圧等が伝搬する孔部５上に配置している。【選択図】図１
2019080155.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を実装した第1の基板と、
該第１の基板との間の空隙に前記電子部品を収容するように前記第１の基板の表面と裏面を接合した第２の基板と、
前記第１の基板上に配置し前記第１の基板と前記第２の基板との接合部から少なくとも一部を露出した前記電子部品の電極と、
前記第２の基板の表面に配置した外部端子と、
前記電子部品の電極を露出するように切り欠いた前記第２の基板の側壁切欠き部表面に配置した、前記電子部品の電極と前記外部端子とを接続した配線部と、を備えたことを特徴とする電子デバイス。
【請求項２】
複数の電子部品を一括形成した後、個片化する電子デバイスの製造方法において、
個片化の際除去される切断予定領域に囲まれた電子デバイス形成領域にそれぞれ電子部品を実装し、前記切断予定領域側に延出する前記電子部品の電極を備えた第１の基板を用意する工程と、
前記第１の基板と接合した際、前記電子デバイス形成領域内に、前記第１の基板上に実装された電子部品を収容可能な空隙を構成する凹部が形成され、前記切断予定領域と前記電子デバイス形成領域にまたがる領域であって前記電子部品の電極の一部を露出する領域に、貫通孔が形成された第２の基板を用意する工程と、
少なくとも前記貫通孔の前記電子デバイス形成領域の内壁の一部に、深さ方向に連続する配線部を形成する工程と、
前記第２の基板の表面に外部端子を形成する工程と、
前記電子デバイス形成領域および前記切断予定領域が重なり、前記貫通孔内に前記電子部品の電極の一部を露出するように前記第１の基板と前記第２の基板とを接合する工程と、
前記電子部品の電極と前記外部端子とを前記配線部を介して接続する工程と、
前記切断予定領域の前記第１の基板および前記第２の基板を除去し、前記貫通孔内の壁面の一部からなる側壁切欠き部表面に前記電子部品の電極と前記外部端子とを接続する前記配線部を露出する電子部品に個片化する工程と、を含むことを特徴とする電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装基板上に電子部品を実装し蓋部で覆う構造の電子デバイスおよびその製造方法に関する。
【背景技術】
【０００２】
例えば従来のトランスデューサ装置では、図６に示すように実装基板１上にトランスデューサ２やこのトランスデューサ２から出力された信号を処理する集積回路３のような電子部品を実装し、全体を金属製の蓋部４で覆う構造を採用している。図６に示す例では、トランスデューサ２に音圧等が伝搬するように蓋部４に孔部５を形成している。集積回路３の表面は樹脂６で覆い保護している。
【０００３】
孔部５から装置内に伝搬する音圧等の変化は、トランスデューサ２で容量変化として検知され、集積回路３によって所望の信号処理を行い、電気信号として出力される。この出力信号は、集積回路３から実装基板１に形成された貫通電極（図示せず）等を通り、外部端子７から出力される。
【０００４】
このような構造のトランスデューサ装置では、実装基板１上に蓋部４を一個ずつ取り付ける必要があり製造コストが嵩むとともに、取り付け位置のばらつきや取付け作業の効率性を考慮してある程度余裕を持った大きさが必要となり小型化が難しいという問題もあった。
【０００５】
そこで本願出願人は、図７および図８に記載する製造方法を開示している（特許文献１）。具体的には、まずトンランスデューサ２と集積回路３とからなる組の電子部品を複数組実装した第１の基板８と、１組の電子部品を収納できる凹部１０を複数備えた第２の基板９を用意する（図７）。図７は、一組の電子部品のみ記載している。
【０００６】
この第１の基板８と第２の基板９とを接合部材１１を介して接合する。このとき、第１の基板８と第２の基板９の切断予定領域と電子デバイス形成領域がそれぞれ重なるように接合する。その結果、第１の基板８上に実装された電子部品の電極１２と第２の基板９の表面に配置された外部端子７とが、第２の基板９に形成された貫通電極１３によって接合した複数のトランスデューサ装置が完成する。その後、接合した第１の基板８および第２の基板９の切断予定領域を、ダイシングソーを用いて切断することで個々のトランスデューサ装置が完成する（図８）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１７−１０８２２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
従来の製造方法では、第１の基板８上の電極１２と外部端子７とを接続するため、第２の基板９の厚さ（３００〜４００μｍ程度）に相当する深い貫通電極１３を形成していた。この貫通電極１３は、深い貫通孔を形成し、その後、貫通孔をめっき法等により導電性部材で充填する必要があり、難しい製造方法であった。また貫通孔内に導電性部材を安定して充填するためには、ある程度大きい径の貫通孔を形成する必要があり、小型化の妨げとなっていた。本発明は、電子部品の小型化が可能で、外部端子と電子部品の電極との接続構造を簡便に製造することができる電子デバイスおよびその製造方法を提供することを目的とする
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本願第１の発明の電子デバイスは、電子部品を実装した第１の基板と、該第１の基板との間の空隙に前記電子部品を収容するように前記第１の基板の表面と裏面を接合した第２の基板と、前記第１の基板上に配置し前記第１の基板と前記第２の基板との接合部から少なくとも一部を露出した前記電子部品の電極と、前記第２の基板の表面に配置した外部端子と、前記電子部品の電極を露出するように切り欠かれた前記第２の基板の側壁切欠き部表面に配置した、前記電子部品の電極と前記外部端子とを接続した配線部と、を備えたことを特徴とする。
【００１０】
本願第２の発明の電子デバイスの製造方法は、複数の電子部品を一括形成した後、個片化する電子デバイスの製造方法において、個片化の際除去される切断予定領域に囲まれた電子デバイス形成領域にそれぞれ電子部品を実装し、前記切断予定領域側に延出する前記電子部品の電極を備えた第１の基板を用意する工程と、前記第１の基板と接合した際、前記電子デバイス形成領域内に、前記第１の基板上に実装された電子部品を収容可能な空隙を構成する凹部が形成され、前記切断予定領域と前記電子デバイス形成領域にまたがる領域であって前記電子部品の電極の一部を露出する領域に、貫通孔が形成された第２の基板を用意する工程と、少なくとも前記貫通孔の前記電子デバイス形成領域の内壁の一部に、深さ方向に連続する配線部を形成する工程と、前記第２の基板の表面に外部端子を形成する工程と、前記電子デバイス形成領域および前記切断予定領域が重なり、前記貫通孔内に前記電子部品の電極の一部を露出するように前記第１の基板と前記第２の基板とを接合する工程と、前記電子部品の電極と前記外部端子とを前記配線部を介して接続する工程と、前記切断予定領域の前記第１の基板および前記第２の基板を除去し、前記貫通孔内の壁面の一部からなる側壁切欠き部表面に前記電子部品の電極と前記外部端子とを接続する前記配線部を露出する電子部品に個片化する工程と、を含むことを特徴とする。
【発明の効果】
【００１１】
本発明の電子デバイスは、電子部品の電極と第２の基板の表面に形成した外部端子とを第２の基板の側壁部に配置した配線部で接続する構成としているため、従来例の貫通電極に相当する配線部の電子デバイスに占める面積を大幅に減らすことができ、電子デバイスの小型化を実現することができる。
【００１２】
また本発明の電子デバイスの製造方法は、切断予定領域を利用して配線部を形成するため、電子デバイスの面積の増大を招くことなく、径の大きな貫通孔を形成して配線部を形成することができるため、容易に配線部を形成することができる。その製造工程は、一般的な半導体装置の製造方法を採用することができ、歩留まり良く、電子デバイスを製造することが可能となる。
【図面の簡単な説明】
【００１３】
【図１】本発明の電子デバイスの製造方法を説明する図である。
【図２】本発明の電子デバイスの製造方法を説明する図である。
【図３】本発明の電子デバイスの製造方法を説明する図である。
【図４】本発明の電子デバイスの製造方法を説明する図である。
【図５】本発明の電子部品の電極と外部端子とを接続する配線部の説明図である。
【図６】従来のトランスデューサ装置の説明図である。
【図７】本願出願人が先に開示したトランスデューサ装置の製造方法の説明図である。
【図８】本願出願人が先に開示したトランスデューサ装置の説明図である。
【発明を実施するための形態】
【００１４】
本発明の電子デバイスは、電子部品の電極と外部端子とを電子デバイスの外周の側壁切欠き部上に配置した配線部により接続していることを特徴としている。また本発明の電子デバイスの製造方法は、切断予定領域と電子デバイス形成領域にまたがるように大きな貫通孔を形成し、その内壁面に配線部を形成し個片化することで、配線部の形成を容易にしていることを特徴としている。以下、本発明の実施例について製造工程に従い、詳細に説明する。
【実施例１】
【００１５】
本発明の第１の実施例について、トランスデューサ装置を例にとり説明する。まず、第１の基板８を用意する。図１は、電子部品の実装基板となる第１の基板８の一部を示している。例えばシリコン基板からなる第１の基板８上には、複数の電子デバイスを形成するための電子デバイス形成領域が複数形成されており、隣接する電子デバイス形成領域との間は、個片化の際切断除去される切断予定領域１６となる。図１では、一個の電子デバイス形成領域のみ記載している。第１の基板８の表面には、電子部品としてトランスデューサ２と集積回路３が実装され、これら電子部品に接続する電極が形成されている。トランスデューサ２は、外部から音圧等が伝搬する孔部５上に配置している。なお、図１では、トランスデューサ２の電極、集積回路３の電極、トランスデューサ２と集積回路３との接続のための電極等個別の電極は記載を省略し、その中の一つである後述する外部端子と接続する電子部品の電極１２のみを記載している。
【００１６】
次に第１の基板８を覆う蓋部となる第２の基板９を用意する。第２の基板９は、第１の基板と同じ材料からなるシリコン基板を用いるのが好ましい。それは、接合後の熱膨張率の差が小さくなり、電子デバイスとして使用可能な温度範囲が広くなるからである。
【００１７】
まず、第２の基板９を熱酸化し、第２の基板９の両面に酸化膜からなる絶縁膜１４を形成する。その後、凹部１０と貫通孔１５を形成するため、第２の基板９の裏面（第１の基板８と接合する面）の絶縁膜１４の一部を除去し、第２の基板９を露出する。露出した第２の基板９をエッチング除去することで凹部１０と貫通孔１５を形成する。凹部１０を形成する際、第２の基板９の一部を残す必要があるので、凹部１０の形成と貫通孔１５の形成をそれぞれ別々に行う。あるいは凹部１０を形成する領域にエッチングマスクとして使用する絶縁膜１４を薄く残した状態でエッチングを開始し、絶縁膜１４を完全に除去して第２の基板９のエッチングを開始する貫通孔の形成領域に比べて、薄く残した絶縁膜１４がエッチング除去される時間だけ第２の基板９のエッチングの開始を遅らせるようにすれば、１回のエッチング工程で凹部１０と貫通孔１５を同時に形成することができる。なお貫通孔１５は、後述する製造工程を容易にするため、第２の基板９は完全に除去するが絶縁膜１４は残す構成としている（図２ａ）。
【００１８】
図３は、貫通孔１５の形成位置を模式的に示す第２の基板９の平面図である。図３に示すように、破線で示す切断予定領域１６で囲まれた電子デバイス形成領域１７と切断予定領域１６とにまたがる領域に貫通孔１５を形成する。貫通孔１５の形状は、図３（ａ）に示すように隣接する電子デバイス形成予定領域１７間を１個の貫通孔１５でまたぐように形成しても、図３（ｂ）に示すように隣接する電子デバイス形成領域１７間に２個の貫通孔１５を形成し、貫通孔１５の間に第２の基板の一部を残すように形成してもよい。図２は図３（ａ）に示す貫通孔１５を通る断面図となる。
【００１９】
次に外部端子７を形成する。外部端子７は電解メッキ法により形成するため、第２の基板９が導電性物質である場合には、先に形成した貫通孔１５と凹部１０の表面が露出しないように絶縁膜１４を形成しておく。その後、第２の基板９表面の絶縁膜１４上に金属膜１８を形成する。この金属膜１８は選択除去が可能な金属から選択する。次に外部端子７の形成予定領域を開口するようにフォトレジスト１９をパターニングし、先に形成した金属膜１８を電極として使用して電解メッキを施し、メッキ金属からなる外部端子７を形成する（図２ｂ）。外部端子７を構成する金属は適宜設定することができるが、電解メッキ法により形成する場合、Ｔｉ（チタン）／Ｃｕ（銅）の多層膜を選択すると容易に形成することができる。外部端子７の形成方法は、メッキ法に限るものではない。
【００２０】
フォトレジスト１９を除去し、第２の基板９裏面の絶縁膜１４上に金属膜２０を全面に形成する（図２ｃ）。ここで、金属膜２０は、図３に示すように切断予定領域１６と電子デバイス形成領域１７とにまたがって形成される貫通孔の側壁部の中で、少なくとも電子デバイス形成領域１７内となる側壁部２１に形成され、さらに貫通孔１５の深さ方向にわたって連続するように形成する必要がある。これは、この金属膜２０により外部端子７と第１の基板８上に形成される電子部品の電極１２とを接続するためである。
【００２１】
図２（ｃ）では、金属膜２０は側壁部２１から第２の基板９の表面に残した絶縁膜１４の裏面に達するように形成している。これは、後述する工程で外部端子７と金属膜２０との接続を形成するためである。さらに第１の基板８に接合する部分にも金属膜２０を形成している。これも、電子部品の電極１２と金属膜２０との接続を形成するためである。なお図２（ｃ）では、凹部１０表面から金属膜２０を除去しているが、凹部１０表面にシールド膜を形成する必要がある場合には、所望の形状にパターニングして凹部１０表面に金属膜２０を残しても何ら問題はない。
【００２２】
次に、外部端子７と貫通孔の側壁部２１に形成した金属膜２０を接続するため、第２の基板９表面の金属膜２０上に残る絶縁膜１４と金属膜１８を除去し、金属膜２０を露出させる。その後、第２の基板９表面に別の金属膜２２を形成し、所望のパターニングを行う。その結果、図２（ｄ）に示すように外部端子７、金属膜２２、金属膜２０が接続した形状となる。
【００２３】
上記のように形成した第１の基板８と第２の基板９を接合させる。このとき、第１の基板８と第２の基板９の切断予定領域１６がそれぞれ重なり合うように接合させる。なお、先に説明した第１の基板８上の電極１２と第２の基板９上の金属膜２０を金（Ａｕ）で形成すると、例えば温度３００℃で５００〜８００ニュートンの圧力を加えることで、強固な接合を形成することができる。図２（ｃ）に示すように、第２の基板９の裏面側の第１の基板８との接合部分に金属膜を形成しておくことで、容易に接合が形成される。なお、電極１２と金属膜２０の接合は、圧着によらず、図示しない接合部材を用いても良い。
【００２４】
その後図４に示すように、切断予定領域１６を通常の半導体装置の個片化工程同様、ダイシングソーを走行させ、切断する。具体的には、第２の基板９を接合した第１の基板８をダイシングテープ２３に張り付けた後、図３で説明した切断予定領域１６に沿ってダイシングソー２４を走行させる（図４ａ）。このとき、貫通孔１５を横断するようにダイシングソー２４が走行させることになり、切断予定領域１６の貫通孔の側壁部は切断除去されるが、電子デバイス形成領域１７に形成された貫通孔の側壁部２１およびその表面に形成した金属膜２０は残ることになる。個片化の終了により、本発明の電子デバイスが完成する。図４（ｂ）は切断後の電子デバイスの断面図を示しており、側面切欠き部２５に配線部２６が形成された個々の電子デバイスがダイシングテープ２３上に整列配置した状態となる。
【００２５】
図５は、個々の電子デバイスに個片化した後の貫通孔１５近傍を模式的に示した説明図である。図５に示すように、個片化のための切断された電子デバイスの側壁部２１は、電子デバイスの側壁の一部が切り欠かれた側壁切欠き部２５となる。この側壁切欠き部２５は、貫通孔１５を形成する際、電子デバイス形成領域１７に形成された貫通孔の側壁部の一部である。そのため側壁切欠き部２５の表面には、貫通孔１５内に形成した金属２０からなる配線部２６が露出する。図５に示すように、この配線部２６が、第１の基板８上に形成された電極１２と第２の基板９上に形成された外部端子７とを接続するため、金属膜２０は、貫通孔１５の深さ方向にわたって連続するように形成する必要がある。なお、金属膜２０は、外部端子７と電子部品の電極１２を接続するために十分な厚さに形成すれば足り、貫通孔１５を充填するほど厚くする必要はない。
【００２６】
このように形成した本発明の配線部２６は、図７に示す貫通電極１３に相当する。本発明では、切断予定領域１６と電子デバイス形成領域１７にまたがるように貫通孔１５を形成すれば良いので、径の大きい貫通孔を形成することができる。そのため、貫通孔の形成、その後の配線部２６の形成が容易となる。さらに大きい貫通孔は、切断予定領域１６に形成するため、完成品の電子部品に径の大きい貫通孔が残らず、電子部品の小型化を妨げることはない。
【００２７】
以上説明したように、本発明によれば小型の電子デバイスを容易に形成することができる。なお、上記実施例では電子デバイス内に実装する電子部品をトランスデューサ２と集積回路３を例にとり説明したが、これらに限定されるものでないことは言うまでもない。その場合、第１の基板８に孔部５を形成する必要もない。
【００２８】
また外部端子７の形成と貫通孔１５の形成および配線部２６となる金属膜２０の形成は、貫通孔１５の形成等を先に行うことも可能であるし、金属膜等の種々の材料は、上記実施例に限定されるものではなく、種々変更可能である。
【符号の説明】
【００２９】
１： 実装基板、２：トランスデューサ、３：集積回路、４:蓋部、５:孔部、６：樹脂、７：外部端子、８：第１の基板、９：第２の基板、１０：凹部、１１：接合部材、１２：電極、１３：貫通電極、１４：絶縁膜、１５：貫通孔、１６：切断予定領域、１７：電子デバイス形成領域、１８：金億膜、１９：フォトレジスト、２０：金属膜、２１：側壁部、２２：金属膜、２３：ダイシングテープ、２４：ダイシングソー、２５：側壁切欠き部、２６：配線部
【図１】
2019080155.tif 000003
【図２】
2019080155.tif 000004
【図３】
2019080155.tif 000005
【図４】
2019080155.tif 000006
【図５】
2019080155.tif 000007
【図６】
2019080155.tif 000008
【図７】
2019080155.tif 000009
【図８】
2019080155.tif 000010