(57)【要約】【課題】隣接端子間短絡による低耐圧回路の破壊を抑制するとともに、半導体集積回路装置の小型化を図ることのできる保護回路を提供する。【解決手段】低耐圧回路と低耐圧端子との間の経路の導通／遮断を切替える第１スイッチと、前記低耐圧端子に印加される電圧に応じて前記第１スイッチのオンオフを切替える切替制御部と、を備える保護回路としている。【選択図】図１
2019096692.tif 000002
【特許請求の範囲】
【請求項１】
低耐圧回路と低耐圧端子との間の経路の導通／遮断を切替える第１スイッチと、
前記低耐圧端子に印加される電圧に応じて前記第１スイッチのオンオフを切替える切替制御部と、
を備える保護回路。
【請求項２】
前記切替制御部は、
Ｎチャネル型ＭＯＳＦＥＴである前記第１スイッチのゲートに接続されるプルアップ抵抗と、
前記ゲートとグランドとの間の経路の導通／遮断を切替える第２スイッチと、を有する、請求項１に記載の保護回路。
【請求項３】
前記プルアップ抵抗は、ディプレション型のＮ型ＭＯＳＦＥＴである、請求項２に記載の保護回路。
【請求項４】
前記切替制御部は、第１ツェナーダイオードと、第１抵抗と、をさらに有し、
Ｎチャネル型ＭＯＳＦＥＴである前記第２スイッチのゲートは、前記第１ツェナーダイオードのアノードと前記第１抵抗の一端とが接続される第１接続点に接続され、
前記第２スイッチのソースは、グランド電位の印加端とともに前記第１抵抗の他端に接続され、
前記第２スイッチのドレインは、前記第１スイッチのゲートに接続され、
前記第１ツェナーダイオードのカソードは、前記低耐圧端子に接続される、請求項２または請求項３に記載の保護回路。
【請求項５】
前記切替制御部は、第２ツェナーダイオードと、第２抵抗と、をさらに有し、
前記第２ツェナーダイオードのアノードは、前記第２スイッチのソースに接続され、
前記第２ツェナーダイオードのカソードは、前記第２スイッチのゲートと前記第２抵抗の一端とが接続される第２接続点に接続され、
前記第２抵抗の他端は、前記第１接続点に接続される、請求項４に記載の保護回路。
【請求項６】
前記切替制御部は、
Ｐチャネル型ＭＯＳＦＥＴである前記第１スイッチのゲートに接続されるプルダウン抵抗と、
前記ゲートと電源端子との間の経路の導通／遮断を切替える第３スイッチと、を有する、請求項１に記載の保護回路。
【請求項７】
前記プルダウン抵抗は、ディプレション型のＮ型ＭＯＳＦＥＴである、請求項６に記載の保護回路。
【請求項８】
前記切替制御部は、第３ツェナーダイオードと、第３抵抗と、をさらに有し、
Ｐチャネル型ＭＯＳＦＥＴである前記第３スイッチのゲートは、前記第３ツェナーダイオードのカソードと前記第３抵抗の一端とが接続される第３接続点に接続され、
前記第３スイッチのソースは、前記電源端子とともに前記第３抵抗の他端に接続され、
前記第３スイッチのドレインは、前記第１スイッチのゲートに接続され、
前記第３ツェナーダイオードのアノードは、前記低耐圧端子に接続される、請求項６または請求項７に記載の保護回路。
【請求項９】
前記切替制御部は、第４ツェナーダイオードと、第４抵抗と、をさらに有し、
前記第４ツェナーダイオードのカソードは、前記第３スイッチのソースに接続され、
前記第４ツェナーダイオードのアノードは、前記第３スイッチのゲートと前記第４抵抗の一端とが接続される第４接続点に接続され、
前記第４抵抗の他端は、前記第３接続点に接続される、請求項８に記載の保護回路。
【請求項１０】
請求項１から請求項９のいずれか１項に記載の保護回路と、
低耐圧端子と、
前記低耐圧端子に隣接する高耐圧端子と、を備える半導体集積回路装置。
【請求項１１】
前記低耐圧端子は、過電流保護回路の過電流設定値を設定するための抵抗器を接続可能な端子である、請求項１０に記載の半導体集積回路装置。
【請求項１２】
請求項１０または請求項１１に記載の半導体集積回路装置と、
前記半導体集積回路装置に接続される負荷と、を有する車載用電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、保護回路に関する。
【背景技術】
【０００２】
従来より、半導体集積回路装置の多くでは、ともに内部回路である高耐圧回路と低耐圧回路とを含む。高耐圧回路は、例えばバッテリ電源電圧により動作する回路であり、低耐圧回路は、例えば内部電源電圧で動作する回路である。
【０００３】
上記のような半導体集積回路装置において、高耐圧回路に接続される高耐圧端子と、低耐圧回路に接続される低耐圧端子とが隣接する場合がある。その場合、高耐圧端子と低耐圧端子とは短絡する可能性があり、もし短絡した場合、低耐圧回路に過電圧が印加される。このとき、低耐圧回路が破壊される虞があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３１１５３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、例えば特許文献１に開示された発明を用いて、高耐圧端子と低耐圧端子とが短絡することを抑制するために、高耐圧端子と低耐圧端子とで未接続端子（ＮＣ）を挟む構成とすることが考えられる。
【０００６】
または、低耐圧素子で構成できる回路を高耐圧素子で構成するように変更する対策を採ることもあった。
【０００７】
しかしながら、上記方法では、パッケージの端子数が増えたり、チップサイズが大きくなり、半導体集積回路装置の小型化が阻害される問題があった。
【０００８】
上記状況に鑑み、本発明は、隣接端子間短絡による低耐圧回路の破壊を抑制するとともに、半導体集積回路装置の小型化を図ることのできる保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る保護回路は、
低耐圧回路と低耐圧端子との間の経路の導通／遮断を切替える第１スイッチと、
前記低耐圧端子に印加される電圧に応じて前記第１スイッチのオンオフを切替える切替制御部と、
を備える構成としている（第１の構成）。
【００１０】
また、上記第１の構成において、前記切替制御部は、
Ｎチャネル型ＭＯＳＦＥＴである前記第１スイッチのゲートに接続されるプルアップ抵抗と、
前記ゲートとグランドとの間の経路の導通／遮断を切替える第２スイッチと、を有することとしてもよい（第２の構成）。
【００１１】
また、上記第２の構成において、前記プルアップ抵抗は、ディプレション型のＮ型ＭＯＳＦＥＴであることとしてもよい（第３の構成）。
【００１２】
また、上記第２または第３の構成において、前記切替制御部は、第１ツェナーダイオードと、第１抵抗と、をさらに有し、
Ｎチャネル型ＭＯＳＦＥＴである前記第２スイッチのゲートは、前記第１ツェナーダイオードのアノードと前記第１抵抗の一端とが接続される第１接続点に接続され、
前記第２スイッチのソースは、グランド電位の印加端とともに前記第１抵抗の他端に接続され、
前記第２スイッチのドレインは、前記第１スイッチのゲートに接続され、
前記第１ツェナーダイオードのカソードは、前記低耐圧端子に接続されることとしてもよい（第４の構成）。
【００１３】
また、上記第４の構成において、前記切替制御部は、第２ツェナーダイオードと、第２抵抗と、をさらに有し、
前記第２ツェナーダイオードのアノードは、前記第２スイッチのソースに接続され、
前記第２ツェナーダイオードのカソードは、前記第２スイッチのゲートと前記第２抵抗の一端とが接続される第２接続点に接続され、
前記第２抵抗の他端は、前記第１接続点に接続されることとしてもよい（第５の構成）。
【００１４】
また、上記第１の構成において、前記切替制御部は、Ｐチャネル型ＭＯＳＦＥＴである前記第１スイッチのゲートに接続されるプルダウン抵抗と、
前記ゲートと電源端子との間の経路の導通／遮断を切替える第３スイッチと、を有することとしてもよい（第６の構成）。
【００１５】
また、上記第６の構成において、前記プルダウン抵抗は、ディプレション型のＮ型ＭＯＳＦＥＴであることとしてもよい（第７の構成）。
【００１６】
また、上記第６または第７の構成において、前記切替制御部は、第３ツェナーダイオードと、第３抵抗と、をさらに有し、
Ｐチャネル型ＭＯＳＦＥＴである前記第３スイッチのゲートは、前記第３ツェナーダイオードのカソードと前記第３抵抗の一端とが接続される第３接続点に接続され、
前記第３スイッチのソースは、前記電源端子とともに前記第３抵抗の他端に接続され、
前記第３スイッチのドレインは、前記第１スイッチのゲートに接続され、
前記第３ツェナーダイオードのアノードは、前記低耐圧端子に接続されることとしてもよい（第８の構成）。
【００１７】
また、上記第８の構成において、前記切替制御部は、第４ツェナーダイオードと、第４抵抗と、をさらに有し、
前記第４ツェナーダイオードのカソードは、前記第３スイッチのソースに接続され、
前記第４ツェナーダイオードのアノードは、前記第３スイッチのゲートと前記第４抵抗の一端とが接続される第４接続点に接続され、
前記第４抵抗の他端は、前記第３接続点に接続されることとしてもよい（第９の構成）。
【００１８】
また、本発明の一態様に係る半導体集積回路装置は、上記いずれかの構成とした保護回路と、低耐圧端子と、前記低耐圧端子に隣接する高耐圧端子と、を備える構成としている（第１０の構成）。
【００１９】
また、上記第１０の構成において、前記低耐圧端子は、過電流保護回路の過電流設定値を設定するための抵抗器を接続可能な端子であることとしてもよい（第１１の構成）。
【００２０】
また、本発明の一態様に係る車載用電子機器は、上記いずれかの構成とした半導体集積回路装置と、前記半導体集積回路装置に接続される負荷と、を有する構成としている。
【発明の効果】
【００２１】
本発明によると、隣接端子間短絡による低耐圧回路の破壊を抑制するとともに、半導体集積回路装置の小型化を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る保護回路の構成を示す回路図である（通常状態）。
【図２】本発明の第１実施形態に係る保護回路の構成を示す回路図である（端子間短絡状態）。
【図３】本発明の第２実施形態に係る保護回路の構成を示す回路図である（通常状態）。
【図４】本発明の第２実施形態に係る保護回路の構成を示す回路図である（端子間短絡状態）。
【図５】半導体集積回路装置の一構成例を示すブロック図である。
【図６】半導体集積回路装置のピン配置の一例を示す図である。
【図７】車両の一構成例を示す外観図である。
【発明を実施するための形態】
【００２３】
以下に本発明の一実施形態について図面を参照して説明する。
【００２４】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る保護回路の構成を示す回路図である。図１に示す保護回路１０は、半導体集積回路装置（パッケージ品）に備えられ、低耐圧回路（内部回路）に接続される低耐圧端子ＴＬに短絡により過電圧が印加された場合でも低耐圧回路を保護することを目的とする。なお、本実施形態では、低耐圧・高耐圧は、グランド基準での耐圧である。また、後述する図２は、図１と同様に保護回路１０の構成を示すが、図１とスイッチのオンオフ状態が異なる。
【００２５】
保護回路１０は、トランジスタＮＭ１〜ＮＭ３と、ツェナーダイオードＺＤ１，ＺＤ２と、抵抗Ｒ１，Ｒ２と、を備えている。トランジスタＮＭ２，ＮＭ３、ツェナーダイオードＺＤ１，ＺＤ２、および抵抗Ｒ１，Ｒ２から切替制御部１０１が構成される。切替制御部１０１は、低耐圧端子ＴＬに印加される電圧に応じてトランジスタＮＭ１のオンオフを切替える機能を有する。
【００２６】
トランジスタＮＭ１は、Ｎチャネル型ＭＯＳＦＥＴで構成される。トランジスタＮＭ１のドレインは、端子Ｔｃを介して不図示の低耐圧回路に接続される。当該低耐圧回路は、例えばグランド基準の７Ｖ耐圧とされる。トランジスタＮＭ１のソースは、外部端子である低耐圧端子ＴＬに接続される。トランジスタＮＭ１は、端子ＴＬと端子Ｔｃとの間の経路を導通／遮断するスイッチである。
【００２７】
トランジスタＮＭ１のゲートは、トランジスタＮＭ２を介して端子Ｔｖｒに接続される。端子Ｔｖｒには、内部電源電圧Ｖｒｅｇが印加される。内部電源電圧Ｖｒｅｇは、例えばグランド基準の５Ｖとされる。トランジスタＮＭ２は、ディプレション型のＮ型ＭＯＳＦＥＴである。トランジスタＮＭ２は、低耐圧のトランジスタである。トランジスタＮＭ２のゲートと、トランジスタＮＭ２のソースとは、短絡される。トランジスタＮＭ２のソースは、トランジスタＮＭ１のゲートに接続される。トランジスタＮＭ２のドレインは、端子Ｔｖｒに接続される。トランジスタＮＭ２は、プルアップ抵抗として機能する。なお、プルアップ抵抗として、一般的な抵抗器を用いることも可能である。
【００２８】
トランジスタＮＭ３は、Ｎチャネル型ＭＯＳＦＥＴであり、グランド端子ＴｇｄとトランジスタＮＭ１のゲートとの間の経路の導通／遮断を切替えるスイッチとして機能する。トランジスタＮＭ３は、低耐圧のトランジスタである。
【００２９】
トランジスタＮＭ３のドレインは、トランジスタＮＭ１のゲートに接続される。トランジスタＮＭ３のゲートは、抵抗Ｒ２の一端とツェナーダイオードＺＤ２のカソードとが接続される接続点Ｐ２に接続される。抵抗Ｒ２の他端は、ツェナーダイオードＺＤ１のアノードと抵抗Ｒ１の一端とが接続される接続点Ｐ１に接続される。ツェナーダイオードＺＤ１のカソードは、低耐圧端子ＴＬに接続される。
【００３０】
抵抗Ｒ１の他端、ツェナーダイオードＺＤ２のアノード、トランジスタＮＭ３のソース、およびトランジスタＮＭ１のバックゲートは、グランド電位が印加されるグランド端子Ｔｇｄに接続される。
【００３１】
このような構成の保護回路１０の動作について説明する。ここで、保護回路１０を備える不図示の半導体集積回路装置は、低耐圧端子ＴＬに隣接する不図示の高耐圧端子を備える。当該高耐圧端子は、不図示の高耐圧回路（内部回路）に接続され、例えばバッテリ電圧などの高電圧が印加される。低耐圧端子ＴＬと高耐圧端子は隣接するので短絡する可能性がある。
【００３２】
低耐圧端子ＴＬと高耐圧端子が短絡されない通常状態では、端子ＴＬには、トランジスタＮＭ３の閾値電圧ＶｔｈとツェナーダイオードＺＤ１のツェナー電圧Ｖｚとの和よりも低い電圧が印加されるので、トランジスタＮＭ３はオフとなる（図１）。
【００３３】
この場合、グランド端子ＴｇｄとトランジスタＮＭ１のゲートとは遮断された状態であり、トランジスタＮＭ１のゲートには、プルアップ抵抗としてのトランジスタＮＭ２を介して内部電源電圧Ｖｒｅｇが印加される。これにより、トランジスタＮＭ１はオンとなり、トランジスタＮＭ１によって低耐圧端子ＴＬと端子Ｔｃとの間の経路は導通する（図１）。すなわち、通常状態において、低耐圧端子ＴＬと低耐圧回路とは接続された状態である。
【００３４】
一方、低耐圧端子ＴＬと上記高耐圧端子とが短絡された異常状態が生じた場合、低耐圧端子ＴＬに印加される電圧は、閾値電圧Ｖｔｈとツェナー電圧Ｖｚとの和以上となる。従って、トランジスタＮＭ３はオンとなり（図２）、グランド端子ＴｇｄとトランジスタＮＭ１のゲートとが導通される。
【００３５】
より具体的には、抵抗Ｒ１の両端間に閾値電圧Ｖｔｈ以上でツェナーダイオードＺＤ２のツェナー電圧よりも低い電圧が印加される場合は、ツェナーダイオードＺＤ２はオフとなり、抵抗Ｒ１に電流が流れ、トランジスタＮＭ３はオンとなる。
【００３６】
また、低耐圧端子ＴＬに印加される電圧がより高くなり、抵抗Ｒ１の両端間にツェナーダイオードＺＤ２のツェナー電圧以上の電圧が印加されると、ツェナーダイオードＺＤ２はオンとなり、抵抗Ｒ２に電流が流れ、トランジスタＮＭ３はオンとなる（図２）。すなわち、トランジスタＮＭ３のゲート・ソース間の電圧は、ツェナーダイオードＺＤ２のツェナー電圧にクランプされる。これにより、トランジスタＮＭ３のゲート・ソース間に過電圧が印加されることを抑制できる。
【００３７】
グランド端子ＴｇｄとトランジスタＮＭ１のゲートとが導通されると、トランジスタＮＭ１のゲートにグランド電位が印加されるので、高耐圧のトランジスタＮＭ１はオフとなる（図２）。よって、低耐圧端子ＴＬと端子Ｔｃとの間の経路は遮断される。従って、隣接する高耐圧端子との短絡により低耐圧端子に過電圧が印加された場合に、端子Ｔｃに接続される低耐圧回路には過電圧は印加されないので、低耐圧回路が破壊されることを抑制できる。
【００３８】
このような保護回路１０によれば、半導体集積回路装置において低耐圧端子ＴＬと高耐圧端子との間に短絡を防止するための未接続端子（ＮＣ）を配置する必要がなくなる。また、低耐圧回路（端子Ｔｃに接続される回路）を高耐圧素子により構成する必要もない。従って、パッケージの端子数の増加を防ぎ、チップサイズが大きくなることを抑制するので、半導体集積回路装置の小型化を図ることが可能となる。
【００３９】
＜第２実施形態＞
図３は、本発明の第２実施形態に係る保護回路の構成を示す回路図である。図３に示す保護回路２０は、半導体集積回路装置（パッケージ品）に備えられ、低耐圧回路（内部回路）に接続される低耐圧端子ＴＬに短絡により過電圧が印加された場合でも低耐圧回路を保護することを目的とする。なお、本実施形態では、低耐圧・高耐圧は、電源電圧基準での耐圧である。また、後述する図４は、図３と同様に保護回路２０の構成を示すが、図３とスイッチのオンオフ状態が異なる。
【００４０】
保護回路２０は、トランジスタＰＭ１，ＰＭ２と、トランジスタＮＭ４と、ツェナーダイオードＺＤ３，ＺＤ４と、抵抗Ｒ３，Ｒ４と、を備えている。トランジスタＰＭ２、トランジスタＮＭ４、ツェナーダイオードＺＤ３，ＺＤ４、および抵抗Ｒ３，Ｒ４から切替制御部２０１が構成される。切替制御部２０１は、低耐圧端子ＴＬに印加される電圧に応じてトランジスタＰＭ１のオンオフを切替える機能を有する。
【００４１】
トランジスタＰＭ１は、Ｐチャネル型ＭＯＳＦＥＴで構成される。トランジスタＰＭ１のドレインは、端子Ｔｃを介して不図示の低耐圧回路に接続される。当該低耐圧回路は、例えば電源電圧基準の−７Ｖ耐圧とされる。トランジスタＰＭ１のソースは、外部端子である低耐圧端子ＴＬに接続される。トランジスタＰＭ１は、端子ＴＬと端子Ｔｃとの間の経路を導通／遮断するスイッチである。
【００４２】
トランジスタＰＭ１のゲートは、トランジスタＮＭ４を介して端子Ｔｖｒに接続される。端子Ｔｖｒには、内部電源電圧Ｖｒｅｇが印加される。内部電源電圧Ｖｒｅｇは、例えば電源電圧基準の−５Ｖとされる。トランジスタＮＭ４は、ディプレション型のＮ型ＭＯＳＦＥＴである。トランジスタＮＭ４は、低耐圧のトランジスタである。トランジスタＮＭ４のゲートと、トランジスタＮＭ４のソースとは、短絡される。トランジスタＮＭ４のドレインは、トランジスタＰＭ１のゲートに接続される。トランジスタＮＭ４のソースは、端子Ｔｖｒに接続される。トランジスタＮＭ４は、プルダウン抵抗として機能する。なお、プルダウン抵抗として、一般的な抵抗器を用いることも可能である。
【００４３】
トランジスタＰＭ２は、Ｐチャネル型ＭＯＳＦＥＴであり、電源端子ＴｖｄとトランジスタＰＭ１のゲートとの間の経路の導通／遮断を切替えるスイッチとして機能する。トランジスタＰＭ２は、低耐圧のトランジスタである。
【００４４】
トランジスタＰＭ２のドレインは、トランジスタＰＭ１のゲートに接続される。トランジスタＰＭ２のゲートは、抵抗Ｒ４の一端とツェナーダイオードＺＤ４のアノードとが接続される接続点Ｐ４に接続される。抵抗Ｒ４の他端は、ツェナーダイオードＺＤ３のカソードと抵抗Ｒ３の一端とが接続される接続点Ｐ３に接続される。ツェナーダイオードＺＤ３のアノードは、低耐圧端子ＴＬに接続される。
【００４５】
抵抗Ｒ３の他端、ツェナーダイオードＺＤ４のカソード、トランジスタＰＭ２のソース、およびトランジスタＰＭ１のバックゲートは、電源電圧Ｖｄが印加される電源端子Ｔｖｄに接続される。電源電圧Ｖｄは、例えば１２Ｖとされる。
【００４６】
このような構成の保護回路２０の動作について説明する。ここで、保護回路２０を備える不図示の半導体集積回路装置は、低耐圧端子ＴＬに隣接する不図示の高耐圧端子を備える。当該高耐圧端子は、例えばグランド電位などが印加される。低耐圧端子ＴＬと高耐圧端子は隣接するので短絡する可能性がある。
【００４７】
低耐圧端子ＴＬと高耐圧端子が短絡されない通常状態では、電源端子Ｔｖｄと端子ＴＬとの間には、トランジスタＰＭ２の閾値電圧ＶｔｈとツェナーダイオードＺＤ３のツェナー電圧Ｖｚとの和よりも低い電圧が印加されるので、トランジスタＰＭ２はオフとなる（図３）。
【００４８】
この場合、電源端子ＴｖｄとトランジスタＰＭ１のゲートとは遮断された状態であり、トランジスタＰＭ１のゲートには、プルダウン抵抗としてのトランジスタＮＭ４を介して内部電源電圧Ｖｒｅｇが印加される。これにより、トランジスタＰＭ１はオンとなり、トランジスタＰＭ１によって低耐圧端子ＴＬと端子Ｔｃとの間の経路は導通する（図３）。すなわち、通常状態において、低耐圧端子ＴＬと低耐圧回路とは接続された状態である。
【００４９】
一方、低耐圧端子ＴＬと上記高耐圧端子（すなわちグランド電位等）とが短絡された異常状態が生じた場合、電源端子Ｔｖｄと低耐圧端子ＴＬとの間に印加される電圧は、閾値電圧Ｖｔｈとツェナー電圧Ｖｚとの和以上となる。従って、トランジスタＰＭ２はオンとなり（図４）、電源端子ＴｖｄとトランジスタＰＭ１のゲートとが導通される。
【００５０】
より具体的には、抵抗Ｒ３の両端間に閾値電圧Ｖｔｈ以上でツェナーダイオードＺＤ４のツェナー電圧よりも低い電圧が印加される場合は、ツェナーダイオードＺＤ４はオフとなり、抵抗Ｒ３に電流が流れ、トランジスタＰＭ２はオンとなる。
【００５１】
また、電源端子Ｔｖｄと低耐圧端子ＴＬとの間に印加される電圧がより高くなり、抵抗Ｒ３の両端間にツェナーダイオードＺＤ４のツェナー電圧以上の電圧が印加されると、ツェナーダイオードＺＤ４はオンとなり、抵抗Ｒ４に電流が流れ、トランジスタＰＭ２はオンとなる。すなわち、トランジスタＰＭ２のゲート・ソース間の電圧は、ツェナーダイオードＺＤ４のツェナー電圧にクランプされる。これにより、トランジスタＰＭ２のゲート・ソース間に過電圧が印加されることを抑制できる。
【００５２】
電源端子ＴｖｄとトランジスタＰＭ１のゲートとが導通されると、トランジスタＰＭ１のゲートに電源電圧Ｖｄが印加されるので、高耐圧のトランジスタＰＭ１はオフとなる（図４）。よって、低耐圧端子ＴＬと端子Ｔｃとの間の経路は遮断される。従って、隣接する高耐圧端子との短絡により低耐圧端子に過電圧（グランド電位等）が印加された場合に、端子Ｔｃに接続される低耐圧回路には過電圧は印加されないので、低耐圧回路が破壊されることを抑制できる。
【００５３】
このような保護回路２０によっても、第１実施形態と同様に、半導体集積回路装置の小型化を図ることが可能となる。
【００５４】
＜半導体集積回路装置の一例＞
次に、以上説明した保護回路を適用可能な半導体集積回路装置の一例について述べる。図５は、半導体集積回路装置の一構成例を示すブロック図である。本実施形態の半導体集積回路装置１は、ＥＣＵ［electronic control unit］２からの指示に応じて電源電圧（ＶＢＢＸ．ＶＢＢＹ）の印加端と負荷（３Ｘ，３Ｙ）との間を導通／遮断する車載用ハイサイドスイッチＩＣである。車載用ハイサイドスイッチＩＣは、車載用ＩＰＤ（インテリジェントパワーデバイス）の一例である。
【００５５】
なお、半導体集積回路装置１は、２系統のＮＭＯＳＦＥＴ（ハイサイドスイッチ）（１０Ｘ，１０Ｙ）と、これに対応する２系統の出力端子（Ｔ２Ｘ，Ｔ２Ｙ）を備えており、出力端子に２系統の負荷（３Ｘ，３Ｙ）を接続可能である。図５では、系統ごとに同一の符号に「Ｘ」「Ｙ」を付しており、系統ごとの構成は同様であるので、以下の説明では便宜的に符号に「Ｘ」を付された系統の構成のみについて代表的に説明する。
【００５６】
半導体集積回路装置１は、装置外部との電気的な接続を確立するための手段として、外部端子である電源端子Ｔ１Ｘ、出力端子Ｔ２Ｘ、および入力端子Ｔ３Ｘを備えている。電源端子Ｔ１Ｘは、不図示のバッテリから電源電圧ＶＢＢＸ（例えば１２Ｖ）の供給を受け付けるための端子（ＶＢＢピン）である。出力端子Ｔ２Ｘは、負荷３Ｘ（バルブランプ、リレーコイル、ソレノイド、発光ダイオード、または、モータなど）を外部接続するための端子（ＯＵＴピン）である。入力端子Ｔ３Ｘは、ＥＣＵ２から外部制御信号ＳｉＸの外部入力を受け付けるための端子（ＩＮピン）である。
【００５７】
また、半導体集積回路装置１は、ＮＭＯＳＦＥＴ１０Ｘと、出力電流監視部２０Ｘと、ゲート制御部３０Ｘと、制御ロジック部４０Ｘと、信号入力部５０Ｘと、内部電源部６０Ｘと、異常保護部７０Ｘと、を有する。
【００５８】
ＮＭＯＳＦＥＴ１０Ｘは、ドレインが電源端子Ｔ１Ｘに接続されてソースが出力端子Ｔ２Ｘに接続された高耐圧（例えば４２Ｖ耐圧）のパワートランジスタである。このように接続されたＮＭＯＳＦＥＴ１０Ｘは、電源電圧ＶＢＢＸの印加端から負荷３Ｘを介して接地端に至る電流経路を導通／遮断するためのスイッチ素子（ハイサイドスイッチ）として機能する。なお、ＮＭＯＳＦＥＴ１０Ｘは、ゲート駆動信号Ｇ１Ｘがハイレベルであるときにオンし、ゲート駆動信号Ｇ１Ｘがローレベルであるときにオフする。
【００５９】
なお、ＮＭＯＳＦＥＴ１０Ｘは、オン抵抗値が数十ｍΩとなるように設計すればよい。ただし、ＮＭＯＳＦＥＴ１０Ｘのオン抵抗値が低いほど、出力端子Ｔ２Ｘの地絡時（＝接地端ないしはこれに準ずる低電位端への出力ショート時）に過電流が流れやすくなり、異常発熱を生じやすくなる。従って、ＮＭＯＳＦＥＴ１０Ｘのオン抵抗値を下げるほど、後述する過電流保護回路７１Ｘの重要性が高くなる。
【００６０】
出力電流監視部２０Ｘは、ＮＭＯＳＦＥＴ２１Ｘとセンス抵抗２２Ｘを含み、ＮＭＯＳＦＥＴ１０Ｘに流れる出力電流Ｉｏに応じたセンス電圧ＶｓＸ（＝センス信号に相当）を生成する。
【００６１】
ＮＭＯＳＦＥＴ２１Ｘは、ＮＭＯＳＦＥＴ１０Ｘに対して並列接続されたミラートランジスタであり、出力電流Ｉｏに応じたセンス電流Ｉｓを生成する。ＮＭＯＳＦＥＴ１０ＸとＮＭＯＳＦＥＴ２１Ｘとのサイズ比は、ｍ：１（ただしｍ＞１）である。従って、センス電流Ｉｓは、出力電流Ｉｏを１／ｍに減じた大きさとなる。なお、ＮＭＯＳＦＥＴ２１Ｘは、ＮＭＯＳＦＥＴ１０Ｘと同様、ゲート駆動信号Ｇ１Ｘがハイレベルであるときにオンし、ゲート駆動信号Ｇ１Ｘがローレベルであるときにオフする。
【００６２】
センス抵抗２２Ｘ（抵抗値：Ｒｓ）は、ＮＭＯＳＦＥＴ２１Ｘのソースと出力端子Ｔ２Ｘとの間に接続されており、センス電流Ｉｓに応じたセンス電圧ＶｓＸ（＝Ｉｓ×Ｒｓ＋ＶｏＸ、ただし、ＶｏＸは出力端子Ｔ２Ｘに現れる出力電圧）を生成する電流／電圧変換素子である。
【００６３】
ゲート制御部３０Ｘは、ゲート制御信号Ｓ１Ｘの電流能力を高めたゲート駆動信号Ｇ１Ｘを生成してＮＭＯＳＦＥＴ１０Ｘおよび２１Ｘそれぞれのゲートに出力することにより、ＮＭＯＳＦＥＴ１０Ｘおよび２１Ｘのオン／オフ制御を行う。なお、ゲート制御部３０Ｘは、過電流保護信号Ｓ７１Ｘに応じて出力電流Ｉｏを制限するようにＮＭＯＳＦＥＴ１０Ｘおよび２１Ｘを制御する機能を備えている。
【００６４】
制御ロジック部４０Ｘは、内部電源電圧Ｖｒｅｇの供給を受けてゲート制御信号Ｓ１Ｘを生成する。例えば、外部制御信号ＳｉＸがハイレベル（＝ＮＭＯＳＦＥＴ１０Ｘをオンさせるときの論理レベル）であるときには、内部電源部６０Ｘから内部電源電圧Ｖｒｅｇが供給されるので、制御ロジック部４０Ｘが動作状態となり、ゲート制御信号Ｓ１Ｘがハイレベル（＝Ｖｒｅｇ）となる。一方、外部制御信号ＳｉＸがローレベル（＝ＮＭＯＳＦＥＴ１０Ｘをオフさせるときの論理レベル）であるときには、内部電源部６０Ｘから内部電源電圧Ｖｒｅｇが供給されないので、制御ロジック部４０Ｘが非動作状態となり、ゲート制御信号Ｓ１Ｘがローレベル（＝ＧＮＤ）となる。また、制御ロジック部４０Ｘは、各種の異常保護信号（過電流保護信号Ｓ７１Ｘ等）を監視している。
【００６５】
信号入力部５０Ｘは、入力端子Ｔ３Ｘから外部制御信号ＳｉＸの入力を受け付けて制御ロジック部４０Ｘや内部電源部６０Ｘに伝達するシュミットトリガである。なお、外部制御信号ＳｉＸは、例えば、ＮＭＯＳＦＥＴ１０Ｘをオンさせるときにハイレベルとなり、ＮＭＯＳＦＥＴ１０Ｘをオフさせるときにローレベルとなる。
【００６６】
内部電源部６０Ｘは、電源電圧ＶＢＢＸから所定の内部電源電圧Ｖｒｅｇを生成して半導体集積回路装置１の各部に供給する。なお、内部電源部６０Ｘの動作可否は、外部制御信号ＳｉＸに応じて制御される。より具体的に述べると、内部電源部６０Ｘは、外部制御信号ＳｉＸがハイレベルであるときに動作状態となり、外部制御信号ＳｉＸがローレベルであるときに非動作状態となる。
【００６７】
異常保護部７０Ｘは、半導体集積回路装置１の各種異常を検出する回路ブロックであり、過電流保護回路７１Ｘの他、不図示のオープン保護回路、温度保護回路、および減電圧保護回路を含む。
【００６８】
過電流保護回路７１Ｘは、センス電圧ＶｓＸの監視結果（＝出力電流Ｉｏの過電流異常が生じているか否か）に応じた過電流保護信号Ｓ７１Ｘを生成する。なお、過電流保護信号Ｓ７１Ｘは、例えば、異常未検出時にローレベルとなり、異常検出時にハイレベルとなる。
【００６９】
図６は、半導体集積回路装置１（パッケージ品）のピン配置の一例を示す図である。図６に示す半導体集積回路装置１は、矩形体の対向する辺の一方に８つのピンを配置され、他方に８つのピンが配置される。
【００７０】
一方の辺に配置される８つのピンにおいては、端から順にピンＶＢＢ、ピンＳＥＴ、およびその他のピンが配置される。すなわち、ピンＶＢＢとピンＳＥＴとは、隣接する。他方の辺に配置される８つのピンにおいては、端から順に４つのピンＯＵＴ１、および４つのピンＯＵＴ２が配置される。
【００７１】
ピンＶＢＢは、図５における電源端子Ｔ１Ｘに相当し、電源電圧が印加される高耐圧端子である。ピンＳＥＴは、図５における過電流保護回路７１Ｘ，７１Ｙの過電流設定値を設定するための抵抗器を接続可能な端子であり、低耐圧端子である。ピンＯＵＴ１は、図５における出力端子Ｔ２Ｘに相当し、負荷３Ｘを接続するための端子であり、高耐圧端子である。ピンＯＵＴ２は、図５における出力端子Ｔ２Ｙに相当し、負荷３Ｙを接続するための端子であり、高耐圧端子である。
【００７２】
従って、図６において、基本的に同一の辺には高耐圧端子、低耐圧端子のいずれかのみが配置されるようにしているが、ピン配置の都合上、高耐圧端子であるピンＶＢＢと低耐圧端子であるピンＳＥＴとが同一の辺に配置されて隣接している。よって、ピンＶＢＢとピンＳＥＴとは、短絡する可能性がある。
【００７３】
ここで、半導体集積回路装置１には先述した保護回路１０（図１，図２）を搭載することが可能であり、この場合、低耐圧端子ＴＬがピンＳＥＴに相当する。従って、ピンＶＢＢとピンＳＥＴとが短絡した場合でも、保護回路１０によりピンＳＥＴ（低耐圧端子ＴＬ）と低耐圧回路との間の経路が遮断されるので（図２の状態）、低耐圧回路に過電圧が印加されることを抑制し、低耐圧回路の破壊を抑制できる。よって、ピンＳＥＴとピンＶＢＢとの間に未接続端子（ＮＣ）を配置したり、低耐圧回路を高耐圧の素子により構成する必要がないので、半導体集積回路装置１の小型化を図れる。
【００７４】
特に、近年では、車載用ＩＣに対して、ＩＳＯ２６２６２（自動車の電気／電子に関する機能安全についての国際規格）を順守することが求められており、車載用ＩＰＤについても、より高い信頼性が要求されており、本発明に係る保護回路は有効性が高い。
【００７５】
＜車両への適用＞
図７は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリ（本図では不図示）と、バッテリから電力供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８とを搭載している。なお、本図における電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
【００７６】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、および、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【００７７】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【００７８】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【００７９】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【００８０】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【００８１】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【００８２】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、および、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【００８３】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【００８４】
なお、先に説明した半導体集積回路装置１、ＥＣＵ２、および、負荷３Ｘ，３Ｙは、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。
【００８５】
＜その他の変形例＞
また、上記の実施形態では、車載用ハイサイドスイッチＩＣを例に挙げて説明を行ったが、本明細書中に開示されている発明の適用対象は、これに限定されるものではなく、例えば、その他の車載用ＩＰＤ（車載用ローサイドスイッチＩＣや車載用電源ＩＣなど）はもちろん、車載用途以外の半導体集積回路装置にも広く適用することが可能である。
【００８６】
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【００８７】
本発明は、例えば、車載用ＩＰＤに利用することができる。
【符号の説明】
【００８８】
１０、２０  保護回路
１０１、２０１  切替制御部
ＮＭ１〜ＮＭ４  トランジスタ
ＰＭ１、ＰＭ２  トランジスタ
ＺＤ１〜ＺＤ４  ツェナーダイオード
Ｒ１〜Ｒ４  抵抗
ＴＬ  低耐圧端子
Ｔｖｒ  端子
Ｔｃ  端子
Ｔｇｄ  グランド端子
Ｔｖｄ  電源端子
１  半導体集積回路装置
２  ＥＣＵ
３Ｘ，３Ｙ  負荷
Ｔ１Ｘ，Ｔ１Ｙ  電源端子
Ｔ２Ｘ，Ｔ２Ｙ  出力端子
Ｔ３Ｘ，Ｔ３Ｙ  入力端子
１０Ｘ，１０Ｙ  ＮＭＯＳＦＥＴ
２０Ｘ，２０Ｙ  出力電流監視部
２１Ｘ，２１Ｙ  ＮＭＯＳＦＥＴ
２２Ｘ，２２Ｙ  センス抵抗
３０Ｘ，３０Ｙ  ゲート制御部
４０Ｘ，４０Ｙ  制御ロジック部
５０Ｘ，５０Ｙ  信号入力部
６０Ｘ，６０Ｙ  内部電源部
７０Ｘ，７０Ｙ  異常保護部
７１Ｘ，７１Ｙ  過電流保護回路
【図１】
2019096692.tif 000003
【図２】
2019096692.tif 000004
【図３】
2019096692.tif 000005
【図４】
2019096692.tif 000006
【図５】
2019096692.tif 000007
【図６】
2019096692.tif 000008
【図７】
2019096692.tif 000009