(57)【要約】【課題】欠陥画素の検出に必要な演算を削減することができるようにすることである。【解決手段】固体撮像素子は、光電変換に基づく信号を出力する画素（１００）と、第１の期間では、前記光電変換に基づく信号と、レベルが時間とともに変化する第１の参照信号とを比較し、第２の期間では、前記光電変換に基づく信号と、固定信号とを比較する比較器（３０７）と、前記第１の期間では、前記比較器の比較結果に応じた第１のカウント値のカウントを行うカウンタ（３１０）と、前記カウンタの第１のカウント値を保持する第１のメモリ（３１２）と、前記第２の期間では、前記比較器の比較結果を示す値を保持する第２のメモリ（３１３）とを有する。【選択図】図３
2019186817.tif 000002
【特許請求の範囲】
【請求項１】
光電変換に基づく信号を出力する画素と、
第１の期間では、前記光電変換に基づく信号と、レベルが時間とともに変化する第１の参照信号とを比較し、第２の期間では、前記光電変換に基づく信号と、固定信号とを比較する比較器と、
前記第１の期間では、前記比較器の比較結果に応じた第１のカウント値のカウントを行うカウンタと、
前記カウンタの第１のカウント値を保持する第１のメモリと、
前記第２の期間では、前記比較器の比較結果を示す値を保持する第２のメモリと
を有することを特徴とする固体撮像素子。
【請求項２】
前記画素は、第３の期間では、リセット解除に基づく信号を出力し、
前記比較器は、前記第３の期間では、前記リセット解除に基づく信号と、レベルが時間とともに変化する第２の参照信号とを比較し、
前記カウンタは、前記第３の期間では、前記比較器の比較結果に応じた第２のカウント値のカウントを行い、
前記カウンタの第２のカウント値を保持する第３のメモリをさらに有することを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第１のメモリに保持されている第１のカウント値と前記第３のメモリに保持されている第２のカウント値の差分を出力する差分手段をさらに有することを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記差分手段により出力された差分に対して前記第２のメモリに保持されている値を付加する付加手段をさらに有することを特徴とする請求項３に記載の固体撮像素子。
【請求項５】
前記第１の期間は、前記第２の期間の後の期間であり、
前記第１の参照信号は、前記第２のメモリに保持されている値に応じて、傾きが異なることを特徴とする請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記第１の参照信号は、前記光電変換に基づく信号が第１の閾値より高輝度である場合には第１の傾きであり、前記光電変換に基づく信号が前記第１の閾値より低輝度である場合には前記第１の傾きより傾きが小さい第２の傾きであることを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記第１の参照信号の傾きに応じて、前記第１のメモリに保持されている第１のカウント値を補正するカウント値補正手段をさらに有することを特徴とする請求項５または６に記載の固体撮像素子。
【請求項８】
前記第２のメモリに保持されている値を基に、前記画素が欠陥画素であるか否かを検出する欠陥検出手段をさらに有することを特徴とする請求項１〜７のいずれか１項に記載の固体撮像素子。
【請求項９】
前記画素は、行列状に配置された複数の画素であり、
前記欠陥検出手段は、着目画素の周辺の画素についての前記第２のメモリに保持されている値のうちの前記着目画素について前記第２のメモリに保持されている値と同じ値の数が第２の閾値より少ない場合には、前記着目画素を欠陥画素として検出することを特徴とする請求項８に記載の固体撮像素子。
【請求項１０】
前記欠陥検出手段は、着目画素と同色の前記着目画素の周辺の画素についての前記第２のメモリに保持されている値のうちの前記着目画素について前記第２のメモリに保持されている値と同じ値の数が第２の閾値より少ない場合には、前記着目画素を欠陥画素として検出することを特徴とする請求項８または９に記載の固体撮像素子。
【請求項１１】
前記第２のメモリに保持されている値を基に、前記画素が欠陥画素であるか否かを検出する欠陥検出手段と、
前記欠陥検出手段により検出された欠陥画素について、前記差分手段により出力された差分を補正する差分補正手段とをさらに有することを特徴とする請求項３に記載の固体撮像素子。
【請求項１２】
請求項１〜７のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子の前記第２のメモリに保持されている値を基に、前記画素が欠陥画素であるか否かを検出する欠陥検出手段と
を有することを特徴とする撮像装置。
【請求項１３】
請求項３に記載の固体撮像素子と、
前記固体撮像素子の前記第２のメモリに保持されている値を基に、前記画素が欠陥画素であるか否かを検出する欠陥検出手段と、
前記欠陥検出手段により検出された欠陥画素について、前記固体撮像素子の前記差分手段により出力された差分を補正する差分補正手段と
を有することを特徴とする撮像装置。
【請求項１４】
画素により、光電変換に基づく信号を出力するステップと、
比較器により、第１の期間では、前記光電変換に基づく信号と、レベルが時間とともに変化する第１の参照信号とを比較し、第２の期間では、前記光電変換に基づく信号と、固定信号とを比較するステップと、
カウンタにより、前記第１の期間では、前記比較器の比較結果に応じた第１のカウント値のカウントを行うステップと、
第１のメモリにより、前記カウンタの第１のカウント値を保持するステップと、
第２のメモリにより、前記第２の期間では、前記比較器の比較結果を示す値を保持するステップと
を有することを特徴とする固体撮像素子の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子、撮像装置および固体撮像素子の制御方法に関する。
【背景技術】
【０００２】
撮像装置では、ＣＣＤやＣＭＯＳなどの固体撮像素子が用いられている。これらの固体撮像素子は、半導体基板上に存在する局所的な結晶欠陥などにより欠陥画素が発生することがある。このような欠陥画素は、正しい画素信号を生成することができないため、欠陥画素を検出し、出力信号を補正する必要がある。
【０００３】
欠陥画素の出力信号を補正する方法の一例として、固体撮像素子に含まれる欠陥画素を製造工程で検出し、欠陥画素の位置データなどの欠陥情報を撮像装置の不揮発性メモリに記録し、欠陥情報に基づき欠陥画素を補正する方法が知られている。この方法は、欠陥情報を製造工程で精度よく取得することができ、欠陥画素の補正はあらかじめ登録された欠陥情報に基づいて行うため、欠陥画素の誤検知が少なく、精度が高い。一方で、撮像装置の出荷後に生じた後発の欠陥画素や、撮影毎にその出力レベルが変動する点滅欠陥画素など、製造工程で検出することができなかった欠陥画素については補正することができない。
【０００４】
一方、撮像装置による撮影の都度、周辺の画素の信号とのレベル差などから欠陥画素であると判定する、リアルタイム欠陥画素検出方法が知られている。例えば、特許文献１では、着目画素と、着目画素の周辺の複数の画素から出力された信号の平均値の差分値を所定値と比較し、欠陥画素を検出する欠陥画素補正装置が開示されている。リアルタイム欠陥画素検出は、撮像装置の不揮発性メモリ等にあらかじめ記録されていない後発の欠陥画素や、点滅欠陥画素を補正し、画質劣化を抑えるために有効である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２８６８２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１では、演算回路は、検出対象画素の周辺画素の輝度信号の平均値を求め、さらに、検出対象画素の輝度信号との差分値を求めた後、求めた差分値を所定の閾値と比較することで欠陥判定を行っている。このように複雑な演算を伴う欠陥検出を行うには、大規模な演算回路が必要となる。
【０００７】
また、リアルタイム欠陥画素検出方法は、補正対象とすべき欠陥画素と被写体エッジとの判別の精度向上が重大な課題であることが知られている。平均値を求めるために使用する周辺画素の領域が狭いと、花火や文字等の細線や、細かい模様などを含む被写体に対し、欠陥画素と被写体エッジとの判定を誤ることがある。使用する周辺画素の領域を拡大し、上下画素や左右画素との比較などの方向判定を加えれば、欠陥画素と被写体エッジとの判定精度を向上させることが可能であるが、比較に使用する画素数を増やすことで、欠陥検出のための演算がさらに増大し、複雑化する。したがって、リアルタイム欠陥画素検出方法では、演算に使用する画素領域を拡大させることが困難である。
【０００８】
本発明の目的は、欠陥画素の検出に必要な演算を削減することができるようにすることである。
【課題を解決するための手段】
【０００９】
本発明の固体撮像素子は、光電変換に基づく信号を出力する画素と、第１の期間では、前記光電変換に基づく信号と、レベルが時間とともに変化する第１の参照信号とを比較し、第２の期間では、前記光電変換に基づく信号と、固定信号とを比較する比較器と、前記第１の期間では、前記比較器の比較結果に応じた第１のカウント値のカウントを行うカウンタと、前記カウンタの第１のカウント値を保持する第１のメモリと、前記第２の期間では、前記比較器の比較結果を示す値を保持する第２のメモリとを有する。
【発明の効果】
【００１０】
本発明によれば、欠陥画素の検出に必要な演算を削減することができる。
【図面の簡単な説明】
【００１１】
【図１】撮像装置の構成例を示すブロック図である。
【図２】固体撮像素子の構成例を示すブロック図である。
【図３】固体撮像素子の構成例を示す等価回路図である。
【図４】固体撮像素子の駆動方法を示すタイミングチャートである。
【図５】固体撮像素子から読み出された画像データを示す模式図である。
【図６】欠陥画素の検出方法を示すフローチャートである。
【図７】固体撮像素子の構成例を示す等価回路図である。
【図８】固体撮像素子の駆動方法を示すタイミングチャートである。
【図９】固体撮像素子の構成例を示すブロック図である。
【図１０】メモリの構成例を示すブロック図である。
【図１１】固体撮像素子の構成例を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による撮像装置１１の構成例を示すブロック図である。撮影レンズ１は、固体撮像素子２上に光を結像する。固体撮像素子２は、入射光を画像信号に変換し、画像信号を出力する。信号処理回路３は、固体撮像素子２から出力される画像信号に対して、信号増幅、基準レベル調整等の各種の補正、データの並べ替えなどを行う。タイミング発生回路５は、固体撮像素子２に対して、駆動タイミング信号を出力する。全体制御・演算回路４は、タイミング発生回路５および信号処理回路３等の撮像装置１１の全体の統括的な駆動・制御、および、所定の画像処理を行う。全体制御・演算回路４は、検出手段および補正手段として、欠陥画素検出および欠陥補正等を行う。メモリ回路６は、全体制御・演算回路４が演算処理を行う際に、画像信号等を一時的に記録保持する揮発性メモリを含む。記録回路７は、全体制御・演算回路４が出力する画像信号等を記録保持するメモリカード等の記録媒体である。表示回路８は、撮影された画像、ライブビュー画像、各種設定画面等を表示する。操作回路９は、全体制御・演算回路４に対して、操作部材の信号をユーザの命令として出力する。
【００１３】
図２は、固体撮像素子２の構成例を示すブロック図である。画素部１０は、２次元行列状に配置された複数の画素１００を有する。複数の画素１００の各々は、所定の波長域の光を透過させるカラーフィルタを有する。カラーフィルタの透過波長は、限定されない。例えば、カラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の光を透過するカラーフィルタである。画素部１０が、ベイヤ状に配列された複数の画素１００を有する。画素部１０は、赤のカラーフィルタが設けれた画素１００と、緑のカラーフィルタが設けれた画素１００と、青のカラーフィルタが設けれた画素１００とを有する。
【００１４】
垂直走査回路２０は、画素部１０に対して、各画素１００を制御するための制御信号を供給する。列回路部３０は、複数の列回路３００を有する。複数の列回路３００は、複数の画素１００の列に対応して設けられる。参照信号生成回路４０は、参照信号を生成し、参照信号を列回路３００に供給する。クロック生成回路５０は、列回路３００に対して、クロック信号を供給する。水平走査回路６０は、列回路３００に対して、画素信号を出力させるための走査信号を供給する。演算回路７０は、列回路部３０から出力された画素信号に対して、演算処理を行い、演算処理された画素信号を出力する。
【００１５】
図３は、画素１００、列回路３００、および演算回路７０の構成例を示す等価回路図である。まず、画素１００の構成について説明する。フォトダイオード１０１は、光電変換部であり、入射光を電荷に変換する。転送スイッチ１０２は、フォトダイオード１０１により変換された電荷を、フローティングディフュージョン部１０３に転送する。転送スイッチ１０２は、転送パルスＰＴＸによって制御される。フローティングディフュージョン部（以下ＦＤと記す）１０３は、電荷を蓄積する。増幅ＭＯＳトランジスタ１０４は、ソースフォロワとして機能し、ＦＤ１０３の電圧を増幅する。リセットスイッチ１０５は、ＦＤ１０３をリセットする。リセットスイッチ１０５は、リセットパルスＰＲＥＳによって制御され、電源電圧ＶＤＤによりＦＤ１０３をリセットする。選択スイッチ１０６は、増幅ＭＯＳトランジスタ１０４の出力ノードを出力線１０７に接続する。選択スイッチ１０６は、選択パルスＰＳＥＬによって制御される。出力線１０７は、複数の画素１００の列毎に設けられる。各列の画素１００は、それぞれ、各列の出力線１０７に接続される。以上が、画素１００の構成である。なお、固体撮像素子２の基板上の画素１００が形成される領域に、局所的な結晶欠陥などが生じた場合、画素１００は、正常な画素信号を出力しない欠陥画素となることがある。
【００１６】
複数の出力線１０７は、それぞれ、複数の列回路３００に接続される。各列の出力線１０７は、それぞれ、画素１００から出力されたアナログ信号を列回路３００へ出力する。複数の出力線１０７の各々には、負荷としての定電流源１０８が接続される。
【００１７】
次に、列回路３００の構成について説明する。アンプ３０２は、増幅部であり、画素１００から出力された信号を増幅する。アンプ３０２の増幅度は、容量３０１および３０３の比により決定される。アンプ３０２は、出力線１０７のアナログ信号を増幅する。リセットスイッチ３０４は、リセットパルスＰＣ０Ｒによって制御され、容量３０１および３０３をリセットする。容量３０６は、アンプ３０２の出力信号を保持する。サンプリングスイッチ３０５は、アンプ３０２の出力ノードを容量３０６に接続する。サンプリングスイッチ３０５は、サンプリングパルスＰＳＨによって駆動される。
【００１８】
容量３０６は、入力信号Ｖｐｉｘｅｌを出力する。参照信号生成回路４０は、図４の参照信号Ｖｒａｍｐを生成して出力する。アナログデジタル変換器（ＡＤ変換器）は、コンパレータ３０７とカウンタ３１０によって構成される。コンパレータ３０７は、比較器であり、入力信号Ｖｐｉｘｅｌと参照信号Ｖｒａｍｐとを比較し、比較結果を出力する。例えば、コンパレータ３０７は、参照信号Ｖｒａｍｐの電圧が入力信号Ｖｐｉｘｅｌの電圧より高い場合にはハイレベルを出力し、参照信号Ｖｒａｍｐの電圧が入力信号Ｖｐｉｘｅｌの電圧より低い場合にはローレベルを出力する。入力信号Ｖｐｉｘｅｌは、容量３０６に保持されているアナログ信号である。参照信号Ｖｒａｍｐは、参照信号生成回路４０により生成される信号である。参照信号Ｖｒａｍｐは、図４に示すように、電圧レベルが時間とともに線形に変化するランプ信号Ｖ１の期間と、固定信号（固定電圧）Ｖｊの期間とを有する。固定信号Ｖｊは、入力信号Ｖｐｉｘｅｌのレベルを判定するための判定閾値である。固定信号Ｖｊは、欠陥画素の判定に適した任意の信号値（電圧値）に設定することができる。参照信号生成回路４０は、設定モード、感度、露光時間等の撮影条件、被写体の輝度に応じて、固定電圧Ｖｊを切り替えてもよい。
【００１９】
カウンタ３１０は、コンパレータ３０７に対応して設けられ、ランプ信号Ｖ１の生成開始により、カウント動作を開始する。カウンタ３１０は、クロック生成回路５０により生成された一定周期のクロック信号ＣＬＫに同期してカウント動作を行い、コンパレータ３０７の出力信号ＣＯＭＰがハイレベルからローレベルに反転した時点でカウント動作を停止する。ＡＤ変換器は、アナログの入力信号Ｖｐｉｘｅｌをデジタル信号に変換し、デジタル信号をラインメモリ３１１または３１２に出力する。カウンタ３１０の停止後のカウント値は、ＡＤ変換器により変換されたデジタル信号に対応する。
【００２０】
ラインメモリ３１１および３１２は、カウンタ３１０のカウント値を、ＡＤ変換器によって変換されたデジタル信号として保持する。ラインメモリ３１１および３１２のビット数は、画像信号に所望される分解能に応じて設定され、例えばそれぞれ１４ビットである。ラインメモリ３１１は、ＦＤ１０３がリセットスイッチ１０５によりリセットされた状態の画素１００の出力レベルに相当する、カウンタ３１０による１４ビットのカウント値Ｎを保持する。ラインメモリ３１２は、フォトダイオード１０１からＦＤ１０３へ電荷転送が行われた状態の画素１００の出力レベルに相当する、カウンタ３１０による１４ビットのカウント値Ｓを保持する。ラインメモリ３１３は、ラインメモリ３１１および３１２よりビット数の少ない、例えば１ビットのメモリであり、コンパレータ３０７によるレベル判定の結果を示す判定値Ｊを保持する。水平走査回路６０は、水平走査信号ＰＨにより、ラインメモリ３１１および３１２に保持されたカウント値と、ラインメモリ３１３に保持された判定値Ｊとを読み出す。以上が、列回路３００の構成である。
【００２１】
次に、演算回路７０の構成を説明する。減算回路７０２は、差分回路であり、ラインメモリ３１２から読み出されたカウント値Ｓとラインメモリ３１１から読み出されたカウント値Ｎとの差分Ｓ−Ｎを出力する。ビット付加回路７０３は、差分Ｓ−Ｎに対して、ラインメモリ３１３から読み出された判定値Ｊを付加し、判定値Ｊが付加された差分Ｓ−Ｎを信号処理回路３へ出力する。以上が、演算回路７０の構成である。
【００２２】
図４は、固体撮像素子２の駆動方法を示すタイミングチャートである。以下、図４を参照して、１行分の画素信号の読み出し動作を説明する。読み出し動作を行う前の不図示のタイミングで、固体撮像素子２は、ラインメモリ３１１、３１２、３１３の値を０にリセットする。
【００２３】
時刻Ｔ４０１では、垂直走査回路２０は、選択パルスＰＳＥＬをハイレベルにする。すると、選択スイッチ１０６がオンになり、増幅ＭＯＳトランジスタ１０４の出力ノードが出力線１０７に接続される。
【００２４】
時刻Ｔ４０２では、垂直走査回路２０は、リセットパルスＰＲＥＳをローレベルにする。すると、リセットスイッチ１０５がオフになり、ＦＤ１０３のリセットが解除される。
【００２５】
時刻Ｔ４０３では、リセットパルスＰＣ０Ｒがローレベルになる。すると、リセットスイッチ３０４がオフになり、アンプ３０２および容量３０１、３０３のリセットが解除される。
【００２６】
時刻Ｔ４０４では、サンプリングパルスＰＳＨがハイレベルになる。すると、サンプリングスイッチ３０５がオンになる。増幅ＭＯＳトランジスタ１０４は、ＦＤ１０３のリセット解除に基づく信号を出力線１０７に出力する。アンプ３０２は、出力線１０７のリセット解除に基づく信号を増幅した信号Ｖｎを容量３０６に出力する。
【００２７】
時刻Ｔ４０５では、サンプリングパルスＰＳＨがローレベルになる。すると、サンプリングスイッチ３０５がオフになり、容量３０６は、信号Ｖｎを保持し、信号Ｖｎを入力信号Ｖｐｉｘｅｌとして出力する。
【００２８】
時刻Ｔ４０６〜Ｔ４０８の期間では、参照信号生成回路４０は、参照信号Ｖｒａｍｐとしてランプ信号Ｖ１を生成する。コンパレータ３０７は、信号Ｖｎとランプ信号Ｖ１とを比較する。コンパレータ３０７は、ランプ信号Ｖ１が信号Ｖｎより高い期間ではハイレベルの比較結果信号ＣＯＭＰを出力し、ランプ信号Ｖ１が信号Ｖｎより低い期間ではローレベルの比較結果信号ＣＯＭＰを出力する。
【００２９】
時刻Ｔ４０６では、クロック生成回路５０は、カウンタ３１０に対して、クロック信号ＣＬＫの供給を開始し、カウンタ３１０は、カウント値のカウント動作を開始する。時刻Ｔ４０７では、ランプ信号Ｖ１の電圧が信号Ｖｎの電圧より低くなり、比較結果信号ＣＯＭＰがハイレベルからローレベルに反転し、カウンタ３１０は、カウント値のカウント動作を停止する。
【００３０】
時刻Ｔ４０８では、ラインメモリ３１１は、カウンタ３１０のカウント値Ｎを保持する。その後、カウンタ３１０のカウント値がリセットされる。
【００３１】
時刻Ｔ４０９では、垂直走査回路２０が転送パルスＰＴＸをハイレベルにし、サンプリングパルスＰＳＨがハイレベルになる。すると、転送スイッチ１０２がオンになり、サンプリングスイッチ３０５がオンになる。フォトダイオード１０１は、露光期間では、光を電荷に変換し、その電荷を蓄積する。転送パルスＰＴＸがハイレベルになると、転送スイッチ１０２は、フォトダイオード１０１の電荷をＦＤ１０３に転送する。
【００３２】
時刻Ｔ４１０では、垂直走査回路２０は、転送パルスＰＴＸをローレベルにする。すると、転送スイッチ１０２は、フォトダイオード１０１からＦＤ１０３への電荷転送を終了する。増幅ＭＯＳトランジスタ１０４は、ＦＤ１０３の電荷に基づく信号を出力線１０７に出力する。すなわち、増幅ＭＯＳトランジスタ１０４は、フォトダイオード１０１の光電変換に基づく信号を出力線１０７に出力する。アンプ３０２は、出力線１０７の信号を増幅した信号Ｖｓを容量３０６に出力する。
【００３３】
時刻Ｔ４１１では、サンプリングパルスＰＳＨがローレベルになる。すると、サンプリングスイッチ３０５がオフになり、容量３０６は、信号Ｖｓを保持し、信号Ｖｓを入力信号Ｖｐｉｘｅｌとして出力する。
【００３４】
時刻Ｔ４１２〜Ｔ４１４の期間では、参照信号生成回路４０は、参照信号Ｖｒａｍｐとしてランプ信号Ｖ１を生成する。コンパレータ３０７は、信号Ｖｓとランプ信号Ｖ１とを比較する。コンパレータ３０７は、ランプ信号Ｖ１の電圧が信号Ｖｓの電圧より高い期間ではハイレベルの比較結果信号ＣＯＭＰを出力し、ランプ信号Ｖ１の電圧が信号Ｖｓの電圧より低い期間ではローレベルの比較結果信号ＣＯＭＰを出力する。
【００３５】
時刻Ｔ４１２では、クロック生成回路５０は、カウンタ３１０に対して、クロック信号ＣＬＫの供給を開始し、カウンタ３１０は、カウント値のカウント動作を開始する。また、垂直走査回路２０が選択パルスＰＳＥＬをローレベルにし、選択スイッチ１０６がオフになり、増幅ＭＯＳトランジスタ１０４の出力ノードと出力線１０７との間が切断される。また、リセットパルスＰＣ０Ｒがハイレベルになり、リセットスイッチ３０４がオンになり、アンプ３０２および容量３０１、３０３がリセットされる。
【００３６】
時刻Ｔ４１３では、ランプ信号Ｖ１の電圧が信号Ｖｓの電圧より低くなり、比較結果信号ＣＯＭＰがハイレベルからローレベルに反転し、カウンタ３１０は、カウント値のカウント動作を停止する。
【００３７】
時刻Ｔ４１４では、ラインメモリ３１２は、カウンタ３１０のカウント値Ｓを保持する。その後、時刻Ｔ４１５の前までに、カウンタ３１０のカウント値がリセットされる。
【００３８】
時刻Ｔ４１５〜Ｔ４１７の期間では、参照信号生成回路４０は、参照信号Ｖｒａｍｐとして固定信号Ｖｊを生成する。コンパレータ３０７は、信号Ｖｓと固定信号Ｖｊとを比較する。コンパレータ３０７は、信号Ｖｓの電圧が固定信号Ｖｊの電圧より低い場合にはハイレベルの比較結果信号ＣＯＭＰを出力し、信号Ｖｓの電圧が固定信号Ｖｊの電圧以上である場合にはローレベルの比較結果信号ＣＯＭＰを出力する。
【００３９】
時刻Ｔ４１６では、ラインメモリ３１３は、コンパレータ３０７の比較結果信号ＣＯＭＰをレベル判定値Ｊとして保持する。信号Ｖｓの電圧が固定信号Ｖｊの電圧より低い場合には、信号Ｖｓが高輝度信号であり、比較結果信号ＣＯＭＰおよび判定値Ｊはハイレベル「１」になる。信号Ｖｓの電圧が固定信号Ｖｊの電圧以上である場合には、信号Ｖｓが低輝度信号であり、比較結果信号ＣＯＭＰおよび判定値Ｊはローレベル「０」になる。時刻Ｔ４１７では、参照信号生成回路４０は、参照信号Ｖｒａｍｐをリセットする。
【００４０】
なお、時刻Ｔ４１５〜Ｔ４１７のレベル判定の動作は、フォトダイオード１０１からＦＤ１０３への電荷転送が終了した後の、時刻Ｔ４１０からＴ４１２までの間に行ってもよい。
【００４１】
時刻Ｔ４１８では、水平走査回路６０は、水平走査信号ＰＨの供給を開始する。すると、ラインメモリ３１１はカウント値Ｎを出力し、ラインメモリ３１２はカウント値Ｓを出力し、ラインメモリ３１３は判定値Ｊを出力する。減算回路７０２は、カウント値Ｓからカウント値Ｎを減算し、減算値Ｓ−Ｎを出力する。ビット付加回路７０３は、減算回路７０２から入力された減算値Ｓ−Ｎに対して、１ビットの判定値Ｊを付加して出力する。減算値Ｓ−Ｎは、画素データである。以上が、１行分の画素信号の読み出し動作である。これを所望の行数分繰り返し、１フレーム分の画像データの読み出しを行う。
【００４２】
以上のように、固体撮像素子２から読み出した画像データを用いた、欠陥画素の検出方法について、図５および図６を用いて説明する。全体制御・演算回路４は、信号処理回路３を介して、固体撮像素子２から入力した画像データおよび判定値Ｊをメモリ回路６に書き込む。そして、全体制御・演算回路４は、広範囲の画素１００の領域の判定値Ｊを比較し、判定値Ｊが周辺の画素１００に対して孤立した画素１００を欠陥画素として検出する。
【００４３】
図５（Ａ）〜（Ｄ）は、固体撮像素子２から読み出された画像データを示す模式図である。図５（Ａ）は、画像データを色ごとに分離し、１色分の画像データの輝度信号を画像としてあらわしたものである。図５（Ｂ）、（Ｃ）、（Ｄ）は、図５（Ａ）に示した画像データのうち、一部の領域に対応する画素データの判定値Ｊを表したものである。図５（Ｂ）は、図５（Ａ）の領域１００１に対応する画像データの判定値Ｊを表す。図５（Ｃ）は、図５（Ａ）の領域１００２に対応する画像データの判定値Ｊを表す。図５（Ｄ）は、図５（Ａ）の領域１００３に対応する画像データの判定値Ｊを表す。各領域１００１〜１００３のサイズは、それぞれ、欠陥画素検出のための比較に用いる比較領域のサイズである。図５（Ｂ）〜（Ｄ）の例では、領域１００１〜１００３は、着目画素を中心とした水平Ｘ＝１１画素、垂直Ｙ＝１１画素の周辺の領域であるが、画素数はこれに限定されない。また、領域１００１〜１００３は、着目画素と同色の着目画素の周辺の画素の領域であってもよい。各領域１００１〜１００３に斜線で示した画素に着目し、各領域１００１〜１００３を欠陥画素検出の比較領域としたときの、欠陥画素の検出方法を説明する。
【００４４】
図６は、撮像装置１１の欠陥画素の検出方法を示すフローチャートである。ステップＳ１では、全体制御・演算回路４は、着目画素を中心とした比較領域の画素の判定値Ｊをメモリ回路６から取得し、ステップＳ２に進む。
【００４５】
ステップＳ２では、全体制御・演算回路４は、着目画素の判定値Ｊが１であるか否かを判定する。全体制御・演算回路４は、その判定値Ｊが１である場合にはステップＳ３に進み、その判定値Ｊが０である場合にはステップＳ４に進む。
【００４６】
ステップＳ３では、全体制御・演算回路４は、比較領域内の画素において、判定値Ｊが１である画素の数Ｊ１をカウントし、ステップＳ５に進む。ステップＳ５では、全体制御・演算回路４は、判定値Ｊが１である画素数Ｊ１が閾値Ｄ１未満であるか否かを判定する。全体制御・演算回路４は、画素数Ｊ１が閾値Ｄ１未満である場合にはステップＳ７に進み、画素数Ｊ１が閾値Ｄ１以上である場合にはステップＳ８に進む。
【００４７】
ステップＳ７では、全体制御・演算回路４は、着目画素が欠陥画素であると判定し、着目画素の補正フラグＣを１とし、補正フラグＣをメモリ回路６に書き込む。ステップＳ８では、全体制御・演算回路４は、着目画素が欠陥画素でないと判定し、着目画素の補正フラグＣを０とし、補正フラグＣをメモリ回路６に書き込む。
【００４８】
ステップＳ４では、全体制御・演算回路４は、比較領域内の画素において、判定値Ｊが０である画素の数Ｊ０をカウントし、ステップＳ６に進む。ステップＳ６では、全体制御・演算回路４は、判定値Ｊが０である画素数Ｊ０が閾値Ｄ２未満であるか否かを判定する。全体制御・演算回路４は、画素数Ｊ０が閾値Ｄ２未満である場合にはステップＳ９に進み、画素数Ｊ０が閾値Ｄ２以上である場合にはステップＳ１０に進む。
【００４９】
ステップＳ９では、全体制御・演算回路４は、着目画素が欠陥画素であると判定し、着目画素の補正フラグＣを１とし、補正フラグＣをメモリ回路６に書き込む。ステップＳ１０では、全体制御・演算回路４は、着目画素が欠陥画素でないと判定し、着目画素の補正フラグＣを０とし、補正フラグＣをメモリ回路６に書き込む。
【００５０】
以上が、撮像装置１１の欠陥画素検出方法である。この欠陥画素検出方法を図５（Ｂ）〜（Ｄ）の領域１００１、１００２、１００３にそれぞれ適用した場合を説明する。例えば、閾値Ｄ１およびＤ２は、２である。図５（Ｂ）では、領域１００１の着目画素の判定値Ｊは１であり、領域１００１には判定値Ｊが１である画素が２画素以上含まれるため、着目画素は欠陥画素でないと判定され、補正フラグＣが０となる。図５（Ｃ）では、領域１００２の着目画素の判定値Ｊは１であり、領域１００２には着目画素以外に判定値Ｊが１である画素が含まれないため、着目画素は欠陥画素であると判定され、補正フラグＣが１となる。図５（Ｄ）では、領域１００３の着目画素の判定値Ｊは０であり、領域１００３には着目画素以外に判定値Ｊが０である画素が含まれないため、着目画素は欠陥画素であると判定され、補正フラグＣが１となる。
【００５１】
全体制御・演算回路４は、欠陥検出部であり、領域１００１〜１００３の画素の判定値Ｊのうちの着目画素の判定値Ｊと同じ判定値の数が閾値より少ない場合には、着目画素を欠陥画素として検出する。
【００５２】
以上の欠陥画素検出方法を、１フレームの画像データの各画素に適用し、画像データ全体の欠陥画素を検出する。なお、閾値Ｄ１およびＤ２は、それぞれ異なる値としてもよい。また、閾値Ｄ１およびＤ２は、電荷蓄積時間、感度、撮影モード等の撮像装置１１の設定に応じて、異ならせてもよい。
【００５３】
以上のように、全体制御・演算回路４は、固体撮像素子２の内部で求めた判定値Ｊを用いて欠陥画素を検出するので、輝度信号の高低を判定する２値化演算、複数画素の輝度信号の平均演算、着目画素の輝度信号との差分演算を行う必要がない。つまり、全体制御・演算回路４は、従来のような平均化演算、差分演算を行うための演算回路を備える必要がない。また、固体撮像素子２の内部のコンパレータ３０７が判定値Ｊを求めるため、２値化演算回路を追加する必要がない。さらに、多ビットの輝度信号の平均演算、差分演算等の複雑な演算が不要となるため、従来のリアルタイムキズ補正と比較して、欠陥画素の検出に用いる画素数を容易に増やすことができる。
【００５４】
したがって、本実施形態によれば、全体制御・演算回路４に設ける欠陥画素検出に必要な演算回路の規模を低減しながら、欠陥画素検出に用いる画素信号の比較領域を拡大させることができ、欠陥画素の検出精度を向上させることが可能である。
【００５５】
コンパレータ３０７は、信号Ｖｓを固定信号Ｖｊと比較する。判定値は、コンパレータ３０７の比較結果に基づいて決定される。したがって、固体撮像素子２は、固定信号Ｖｊのレベルを切り替えながら、複数回のレベル判定を行い、欠陥画素検出を行うことにより、欠陥画素の検出精度を向上させてもよい。なお、各画素１００に入射する光量は、被写体の色、光源の種類、各画素に設けられたカラーフィルタの種類に応じて、異なるので、各画素１００のカラーフィルタが透過する光の色に応じて、固定信号Ｖｊのレベルを異ならせるようにしてもよい。また、複数種類の欠陥画素の検出動作を併用することで、欠陥画素の検出精度を向上させてもよい。例えば、本実施形態による欠陥画素検出方法と、同色隣接画素の輝度信号同士の比較を行うなどのリアルタイム欠陥画素検出方法とを併用し、２種類の欠陥画素検出動作を行ってもよい。リアルタイム欠陥検出方法で検出された欠陥画素候補について、欠陥画素候補とその同色隣接画素に、判定値Ｊ＝０とＪ＝１の双方の画素が含まれていた場合には、本実施形態による欠陥画素検出方法を適用する。一方、補正フラグＣが０であると判定された画素については、欠陥画素の判定から除外すればよい。このように、広範囲の画素信号を用いた本実施形態の欠陥画素検出方法と、公知の欠陥画素検出方法の、複数種類の欠陥画素の検出動作を行う。これにより、全体制御・演算回路４は、平均演算や差分演算を行う演算回路を設ける必要はあるものの、欠陥画素の検出精度を向上させることができる。
【００５６】
全体制御・演算回路４は、差分補正部であり、補正フラグＣが１の欠陥画素の画素信号（差分）Ｓ−Ｎに対して、同色隣接画素の信号の平均値で補間することにより補正し、補正後の画像データを記録回路７に記録する。全体制御・演算回路４は、欠陥画素データの補正を行った後、判定値Ｊの情報を破棄してよい。
【００５７】
本実施形態によれば、固体撮像素子２は、入力信号Ｖｓと固定信号Ｖｊを比較することにより判定値Ｊを求める。全体制御・演算回路４は、判定値Ｊを用いて欠陥画素の検出を行う。これにより、全体制御・演算回路４は、欠陥検出を行うための演算を削減することができる。また、全体制御・演算回路４は、欠陥検出に用いる比較領域の画素数を拡大し、欠陥画素の検出精度を向上させることができる。
【００５８】
（第２の実施形態）
図７は、本発明の第２の実施形態による画素１００、列回路３００ａおよび演算回路７０ａの構成例を示す等価回路図である。図７は、図３に対して、参照信号生成回路４０、列回路３００および演算回路７０の代わりに、参照信号生成回路４０ａ、列回路３００ａおよび演算回路７０ａを設けたものである。列回路３００ａは、図３の列回路３００に対して、選択スイッチ３０８，３０９およびパルス生成回路３１４が追加されている。演算回路７０ａは、図３の演算回路７０に対して、ビットシフト回路７０１が追加されている。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００５９】
ラインメモリ３１１および３１２は、例えば、それぞれ１３ビットのメモリである。ラインメモリ３１１は、カウンタ３１０による１３ビットのカウント値Ｎを保持する。ラインメモリ３１２は、カウンタ３１０による１３ビットのカウント値Ｓを保持する。パルス生成回路３１４は、ラインメモリ３１３に保持されている判定値Ｊを基に選択パルスＰＲＡＭＰを生成する。パルス生成回路３１４は、判定値Ｊが０の場合には、ローレベルの選択パルスＰＲＡＭＰを生成し、判定値Ｊが１の場合には、ハイレベルの選択パルスＰＲＡＭＰを生成する。パルス生成回路３１４は、選択パルスＰＲＡＭＰを選択スイッチ３０８および３０９に供給する。
【００６０】
参照信号生成回路４０ａは、参照信号Ｖｒａｍｐとして、ランプ信号Ｖ１およびＶ２を出力する。選択パルスＰＲＡＭＰがローレベルの場合には、選択スイッチ３０８がオンし、選択スイッチ３０９がオフし、コンパレータ３０７は、ランプ信号Ｖ１と入力信号Ｖｐｉｘｅｌとを比較する。選択パルスＰＲＡＭＰがハイレベルの場合には、選択スイッチ３０８がオフし、選択スイッチ３０９がオンし、コンパレータ３０７は、ランプ信号Ｖ２と入力信号Ｖｐｉｘｅｌとを比較する。
【００６１】
参照信号生成回路４０ａは、参照信号Ｖｒａｍｐとして、電圧レベルが時間とともに線形に変化するランプ信号Ｖ１およびＶ２と、固定信号Ｖｊとを生成する。図８に示すように、ランプ信号Ｖ２は、ランプ信号Ｖ１に対して、傾きが異なる。ランプ信号Ｖ１は、ランプ信号Ｖ２より傾きが小さい。例えば、ランプ信号Ｖ２の傾きは、ランプ信号Ｖ１の傾きの２倍である。入力信号Ｖｐｉｘｅｌが閾値より低輝度である場合には、ランプ信号Ｖ１を選択することにより、ＡＤ変換器は、低輝度の入力信号Ｖｐｉｘｅｌに対して高精度のＡＤ変換を行うことができる。また、入力信号Ｖｐｉｘｅｌが閾値より高輝度である場合には、ランプ信号Ｖ２を選択することにより、ＡＤ変換器は、高輝度の入力信号Ｖｐｉｘｅｌに対して、高速なＡＤ変換を行うことができる。具体的には、ランプ信号Ｖ２を選択した場合、ＡＤ変換の速度は２倍に高速化される。
【００６２】
パルス生成回路３１４は、メモリ３１３の判定値Ｊが０である場合には、信号Ｖｓの電圧が固定信号Ｖｊの電圧以上であり、信号Ｖｓが低輝度信号であるので、ローレベルの選択パルスＰＲＡＭＰを出力する。すると、選択スイッチ３０８がオンし、コンパレータ３０７は、ランプ信号Ｖ１と信号Ｖｓを比較する。これにより、高精度なＡＤ変換を行うことができる。
【００６３】
また、パルス生成回路３１４は、メモリ３１３の判定値Ｊが１である場合には、信号Ｖｓの電圧が固定信号Ｖｊの電圧より低く、信号Ｖｓが高輝度信号であるので、ハイレベルの選択パルスＰＲＡＭＰを出力する。すると、選択スイッチ３０９がオンし、コンパレータ３０７は、ランプ信号Ｖ２と信号Ｖｓを比較する。これにより、高速なＡＤ変換を行うことができる。
【００６４】
ビットシフト回路７０１は、ラインメモリ３１３の判定値Ｊを基に、ラインメモリ３１２の１３ビットのカウント値Ｓをビットシフトする。ビットシフト回路７０１は、判定値Ｊが１の場合には、ラインメモリ３１２の１３ビットのカウント値Ｓに対して、下位に所定のビット数（例えば１ビット）の０のビットを加えるビットシフトを行い、１４ビットの信号Ｓとして減算回路７０２に出力する。下位に１ビットを加えることにより、信号Ｓを２倍にすることができる。また、ビットシフト回路７０１は、判定値Ｊが０の場合には、ラインメモリ３１２の１３ビットのカウント値Ｓに対して、上位に所定のビット数（例えば１ビット）の０のビットを加えるビットシフトを行い、１４ビットの信号Ｓとして減算回路７０２に出力する。上位に１ビットを加えることにより、信号Ｓを１倍にすることができる。これにより、ランプ信号Ｖ１とＶ２の傾きの違いに応じて、信号Ｓを補正することができる。また、ビットシフト回路７０１は、ラインメモリ３１１の１３ビットのカウント値Ｎに対して、上位に所定のビット数（例えば１ビット）の０のビットを加えるビットシフトを行い、１４ビットの信号Ｎとして減算回路７０２に出力する。ビットシフト回路７０１は、カウント値補正部であり、参照信号Ｖｒａｍｐ（ランプ信号Ｖ１またはＶ２）の傾きに応じて、ラインメモリ３１２のカウント値Ｓを補正する。
【００６５】
減算回路７０２は、１４ビットのカウント値Ｓと１４ビットのカウント値Ｎとの差分Ｓ−Ｎを出力する。ビット付加回路７０３は、差分Ｓ−Ｎに対して、ラインメモリ３１３から読み出された判定値Ｊを付加し、判定値Ｊが付加された差分Ｓ−Ｎを信号処理回路３へ出力する。
【００６６】
以上のように、コンパレータ３０７は、信号ＶｓのＡＤ変換を行う前に、信号Ｖｓの電圧が固定信号Ｖｊの電圧より低いか否かを判定する。ラインメモリ３１３は、この判定結果を判定値Ｊとして保持する。選択スイッチ３０８および３０９は、信号Ｖｓの電圧が固定信号Ｖｊの電圧より低い場合には、傾きが大きいランプ信号Ｖ２を選択し、信号Ｖｓの電圧が固定信号Ｖｊの電圧以上である場合には、傾きが小さいランプ信号Ｖ１を選択する。コンパレータ３０７は、信号Ｖｓとランプ信号Ｖ１またはＶ２とを比較し、ＡＤ変換を行う。
【００６７】
図８は、固体撮像素子２の駆動方法を示すタイミングチャートである。以下、図８が図４と異なる点を説明する。時刻Ｔ４０１〜Ｔ４０８の動作は、図４の動作と同様であるため、説明を省略する。メモリ３１３の初期値は０であり、パルス生成回路３１４は、ローレベルの選択パルスＰＲＡＭＰを出力する。
【００６８】
時刻Ｔ４０９では、垂直走査回路２０は、転送パルスＰＴＸをハイレベルにする。すると、転送スイッチ１０２は、フォトダイオード１０１の電荷をＦＤ１０３へ転送する。また、時刻Ｔ４０９では、サンプリングパルスＰＳＨがハイレベルになり、サンプリングスイッチ３０５がオンする。増幅ＭＯＳトランジスタ１０４は、ＦＤ１０３の電荷に基づく信号を出力線１０７に出力する。アンプ３０２は、出力線１０７の信号を増幅した信号Ｖｓを容量３０６に出力する。
【００６９】
時刻Ｔ４１０では、垂直走査回路２０は、転送パルスＰＴＸをローレベルにする。すると、転送スイッチ１０２は、フォトダイオード１０１からＦＤ１０３への電荷転送を終了する。
【００７０】
時刻Ｔ４１１では、サンプリングパルスＰＳＨがローレベルになり、サンプリングスイッチ３０５がオフする。容量３０６は、アンプ３０２が出力する信号Ｖｓを保持する。
【００７１】
時刻Ｔ４１２ａでは、参照信号生成回路４０は、参照信号Ｖｒａｍｐとして、固定信号Ｖｊを選択スイッチ３０８に出力する。選択パルスＰＲＡＭＰがローレベルであるので、選択スイッチ３０８は、固定信号Ｖｊをコンパレータ３０７に出力する。コンパレータ３０７は、容量３０６に保持されている信号Ｖｓと、固定信号Ｖｊとを比較する。コンパレータ３０７は、信号Ｖｓの電圧が固定信号Ｖｊの電圧より低い場合には、ハイレベルの比較結果信号ＣＯＭＰを出力し、信号Ｖｓの電圧が固定信号Ｖｊの電圧以上である場合には、ローレベルの比較結果信号ＣＯＭＰを出力する。
【００７２】
また、時刻Ｔ４１２ａでは、垂直走査回路２０は、選択パルスＰＳＥＬをローレベルにする。すると、選択スイッチ１０６がオフし、増幅ＭＯＳトランジスタ１０４の出力ノードと出力線１０７との間が切断される。また、リセットパルスＰＣ０Ｒがハイレベルになり、リセットスイッチ３０４がオンになり、アンプ３０２および容量３０１、３０３がリセットされる。
【００７３】
時刻Ｔ４１３ａでは、ラインメモリ３１３は、コンパレータ３０７の比較結果信号ＣＯＭＰ値を判定値Ｊとして保持する。判定値Ｊは、比較結果信号ＣＯＭＰがハイレベルの場合には１になり、比較結果信号ＣＯＭＰがローレベルの場合には０になる。パルス生成回路３１４は、判定値Ｊが１の場合には、ハイレベルの選択パルスＰＲＡＭＰを出力し、判定値Ｊが０の場合には、ローレベルの選択パルスＰＲＡＭＰを出力する。選択パルスＰＲＡＭＰがローレベルの場合には、選択スイッチ３０８がオンし、選択スイッチ３０９がオフする。選択パルスＰＲＡＭＰがハイレベルの場合には、選択スイッチ３０８がオフし、選択スイッチ３０９がオンする。
【００７４】
なお、コンパレータ３０７は、信号Ｖｓの電圧が固定信号Ｖｊの電圧より低いか否かの分解能の低い判定を行うため、信号レベルのＡＤ変換のような高精度の判定を必ずしも必要としない。したがって、ラインメモリ３１３の判定値Ｊの確定は、信号Ｖｓの電圧変動が静定するのを待たずに行ってもよい。
【００７５】
時刻Ｔ４１４ａでは、参照信号生成回路４０ａは、ランプ信号Ｖ１及びＶ２をリセットする。時刻Ｔ４１５ａ〜Ｔ４１７ａでは、参照信号生成回路４０ａは、傾きが小さいランプ信号Ｖ１と、傾きが大きいランプ信号Ｖ２とを生成する。選択パルスＰＲＡＭＰがローレベルの場合には、コンパレータ３０７は、信号Ｖｓとランプ信号Ｖ１とを比較する。選択パルスＰＲＡＭＰがハイレベルの場合には、コンパレータ３０７は、信号Ｖｓとランプ信号Ｖ２とを比較する。
【００７６】
時刻Ｔ４１５ａでは、クロック生成回路５０は、カウンタ３１０に対して、クロック信号ＣＬＫの供給を開始する。すると、カウンタ３１０は、カウント値のカウント動作を開始する。
【００７７】
例えば、選択パルスＰＲＡＭＰがハイレベルの場合には、コンパレータ３０７は、信号Ｖｓとランプ信号Ｖ２とを比較する。時刻Ｔ４１６ａでは、信号Ｖｓの電圧がランプ信号Ｖ２の電圧以上になり、コンパレータ３０７は、比較結果信号ＣＯＭＰをハイレベルからローレベルに反転させる。同様に、選択パルスＰＲＡＭＰがローレベルの場合には、信号Ｖｓの電圧がランプ信号Ｖ１の電圧以上になると、コンパレータ３０７は、比較結果信号ＣＯＭＰをハイレベルからローレベルに反転させる。比較結果信号ＣＯＭＰがハイレベルからローレベルになると、カウンタ３１０は、カウント値のカウント動作を停止する。
【００７８】
時刻Ｔ４１７ａでは、ラインメモリ３１２は、カウンタ３１０のカウント値Ｓを保持する。その後、時刻Ｔ４１８までの間に、カウンタ３１０のカウント値は、リセットされる。
【００７９】
時刻Ｔ４１８では、水平走査回路６０は、水平走査信号ＰＨの供給を開始する。すると、ラインメモリ３１１はカウント値Ｎを出力し、ラインメモリ３１２はカウント値Ｓを出力し、ラインメモリ３１３は判定値Ｊを出力する。ビットシフト回路７０１は、ラインメモリ３１１の１３ビットのカウント値Ｎに対して、上位に１ビットの０のビットを加え、１４ビットの信号Ｎとして減算回路７０２に出力する。また、ビットシフト回路７０１は、判定値Ｊが１の場合には、ラインメモリ３１２の１３ビットのカウント値Ｓに対して、下位に１ビットの０のビットを加え、１４ビットの信号Ｓとして減算回路７０２に出力する。また、ビットシフト回路７０１は、判定値Ｊが０の場合には、ラインメモリ３１２の１３ビットのカウント値Ｓに対して、上位に１ビットの０のビットを加えるビットシフトを行い、１４ビットの信号Ｓとして減算回路７０２に出力する。減算回路７０２は、１４ビットのカウント値Ｓから１４ビットのカウント値Ｎを減算し、減算値Ｓ−Ｎを出力する。ビット付加回路７０３は、減算回路７０２から入力された減算値Ｓ−Ｎに対して、１ビットの判定値Ｊを付加して出力する。以上が、１行分の画素信号の読み出し動作である。これを所望の行数分繰り返し、１フレーム分の画像データの読み出しを行う。
【００８０】
（第３の実施形態）
図９は、本発明の第３の実施形態による画素部１０および垂直走査回路２０を除く固体撮像素子２の構成例を示すブロック図である。以下、図９が図３と異なる点を説明する。列回路３００ｂは、図３の列回路３００の代わりに設けられる。演算回路７０ｂは、図３の演算回路７０の代わりに設けられる。固体撮像素子２は、さらに、欠陥検出部８０を有する。
【００８１】
列回路３００ｂにおいて、ラインメモリ３１３ｂは、図４のラインメモリ３１３の代わりに設けられる。ラインメモリ３１３ｂは、判定値Ｊをビット付加回路７０３に出力する代わりに、判定値Ｊを欠陥検出部８０に出力する。欠陥検出部８０は、図６と同様の処理により、判定値Ｊに基づいて欠陥画素を検出し、補正フラグＣを生成し、補正フラグＣを信号処理回路３に出力する。演算回路７０ｂは、図３のビット付加回路７０３が削除され、減算回路７０２を有する。減算回路７０２は、ラインメモリ３１２のカウント値Ｓからラインメモリ３１１のカウント値Ｎを減算し、減算値Ｓ−Ｎを画素信号として信号処理回路３に出力する。
【００８２】
図１０は、図９のラインメモリ３１３ｂの構成例を示すブロック図である。ラインメモリ３１３ｂは、欠陥検出部８０で使用する画素領域の行数に応じたビット数のメモリである。例えば、ラインメモリ３１３ｂは、１１個のラインメモリであり、例えば図５（Ｂ）〜（Ｄ）に示すように、１１×１１画素の判定値Ｊを保持する。ｎ行目の画素信号の読み出し時、ラインメモリ３１３ｂには、ｎ−１０行目からｎ行目までの判定値Ｊ＿ｎ、Ｊ＿ｎ−１、…、Ｊ＿ｎ−１０が格納される。欠陥検出部８０は、ｎ−１０行目からｎ行目までの１１行分の画素の判定値Ｊ＿ｎ、Ｊ＿ｎ−１、…、Ｊ＿ｎ−１０を用いて欠陥画素検出を行い、検出結果の補正フラグＣを、ｎ−５行目の画素の欠陥情報として、差分信号Ｓ−Ｎとは別に出力する。欠陥画素の検出方法は、第１の実施形態の図５および図６を参照して説明した方法と同様である。
【００８３】
公知のリアルタイムキズ検出を固体撮像素子２の内部で行う場合、欠陥画素検出に使用する行数×１４ビットのラインメモリを固体撮像素子２の内部に備える必要がある。それに対し、本実施形態では、欠陥検出部８０で使用する行数×１ビットのラインメモリ３１３ｂを固体撮像素子２の内部に備えればよく、公知のリアルタイムキズ検出と比較して必要なラインメモリを削減することができる。
【００８４】
本実施形態では、固体撮像素子２の内部で欠陥検出部８０が欠陥画素の検出を行うため、全体制御・演算回路４は、判定値Ｊを用いた欠陥画素の検出を行わない。したがって、判定値Ｊは、固体撮像素子２の外部に出力されず、固体撮像素子２は、欠陥画素の検出結果の補正フラグＣを出力する。また、全体制御・演算回路４は、欠陥画素検出のための検出回路を設ける必要がない。全体制御・演算回路４は、差分補正部であり、固体撮像素子２から出力された補正フラグＣが１である場合、着目画素が欠陥画素であるので、着目画素の画素信号（差分）Ｓ−Ｎを補正する。欠陥画素の画素信号の補正方法は、同色隣接画素の信号の平均値で補完するなど、公知の欠陥補正方法を用いればよい。また、本実施形態は、第２の実施形態に適用することもできる。
【００８５】
以上のように、欠陥検出部８０は、固体撮像素子２の内部で生成された判定値Ｊを用いて、固体撮像素子２の内部で欠陥画素の検出を行う。したがって、本実施形態では、全体制御・演算回路４から欠陥検出回路を削減できる。
【００８６】
（第４の実施形態）
図１１（Ａ）は、本発明の第４の実施形態による固体撮像素子２の構成例を示すブロック図である。固体撮像素子２は、複数の基板１１０１〜１１０３による積層構造によって構成される。例えば、固体撮像素子２は、三層の第１〜第３の基板１１０１〜１１０３からなる積層型固体撮像素子である。以下、本実施形態が第３の実施形態と異なる点を説明する。
【００８７】
図１１（Ｂ）は、第１〜第３の基板１１０１〜１１０３の構成例を示すブロックである。第１の基板１１０１は、画素部１０と、画素部１０を駆動する画素駆動部２１とを有する。画素部１０は、２次元行列状に配置された複数の画素１００を有する。画素駆動部２１は、図２の垂直走査回路２０に対応し、画素部１０の各画素１００に対して制御信号を供給する。
【００８８】
第２の基板１１０２は、読み出し回路部３１と、参照信号生成回路４０と、クロック生成回路５０とを有する。読み出し回路部３１は、図２の列回路部３０に対応し、複数の列回路３００ｂを有する。複数の列回路３００ｂの各々は、対応する画素１００からのアナログ信号のレベル判定、ＡＤ変換を行い、カウント値Ｓ、Ｎおよび判定値Ｊを保持する。
【００８９】
第３の基板１１０３は、制御部６１と、演算回路７１と、欠陥検出部８０と、出力部９０とを有する。制御部６１は、参照信号生成回路４０およびクロック生成回路５０の制御信号を生成し、読み出し回路部３１におけるレベル判定およびＡＤ変換動作を制御する。また、制御部６１は、図２の水平走査回路６０に対応し、読み出し回路部３１の制御信号を生成し、読み出し回路部３１から演算回路７１へのカウント値Ｓ、Ｎおよび判定値Ｊの転送、および、読み出し回路部３１から欠陥検出部８０への判定値Ｊの転送を制御する。欠陥検出部８０は、読み出し回路部３１から転送される判定値Ｊを用いて、欠陥画素の検出を行う。欠陥画素の検出方法は、図５および図６を参照して説明した方法と同様である。欠陥検出部８０は、検出結果を演算回路７１に出力する。
【００９０】
演算回路７１は、図９の演算回路７０ｂに対応し、読み出し回路部３１から出力されたカウント値ＳおよびＮに対して減算処理を行い、画素信号Ｓ−Ｎを得る。また、演算回路７１は、補正回路７１１を有する。補正回路７１１は、差分補正回路であり、欠陥検出部８０から出力された補正フラグＣが１である場合には、着目画素が欠陥画素であるので、着目画素の画素信号（差分）Ｓ−Ｎを補正して出力する。一方、補正回路７１１は、欠陥検出部８０から出力された補正フラグＣが０である場合には、着目画素が欠陥画素でないので、着目画素の画素信号Ｓ−Ｎを出力する。欠陥画素の画素信号の補正方法は、例えば、同色隣接画素の信号の平均値で補間する方法である。出力部９０は、演算回路７１から出力された画素信号を固体撮像素子２から出力する。
【００９１】
本実施形態では、固体撮像素子２の内部で、欠陥検出部８０が欠陥画素を検出し、補正回路７１１が欠陥画素の補正を行う。全体制御・演算回路４は、判定値Ｊを用いた欠陥画素の検出、および補正を行わない。したがって、判定値Ｊは、固体撮像素子２の外部に出力しなくてもよい。また、全体制御・演算回路４に欠陥画素検出のための検出回路、および、欠陥画素を補正するための補正回路を設ける必要がない。
【００９２】
本実施形態によれば、欠陥検出部８０および補正回路７１１は、固体撮像素子の内部で求めた判定値Ｊを用いて、固体撮像素子２の内部で、欠陥画素の検出、および、検出された欠陥画素の補正を行う。したがって、全体制御・演算回路４は、欠陥検出回路および欠陥補正回路を削減できる。
【００９３】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。撮像装置１１は、デジタルカメラ、ビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ等に適用可能である。
【符号の説明】
【００９４】
２  固体撮像素子、４  全体制御・演算回路、１００  画素、１０１  フォトダイオード、３０７  コンパレータ、３１０  カウンタ
【図１】
2019186817.tif 000003
【図２】
2019186817.tif 000004
【図３】
2019186817.tif 000005
【図４】
2019186817.tif 000006
【図５】
2019186817.tif 000007
【図６】
2019186817.tif 000008
【図７】
2019186817.tif 000009
【図８】
2019186817.tif 000010
【図９】
2019186817.tif 000011
【図１０】
2019186817.tif 000012
【図１１】
2019186817.tif 000013