(57)【要約】【課題】  インバータ回路において、過電流の発生を検知して過電流から半導体スイッチ素子を保護する。【解決手段】  本発明にかかるインバータ回路は、ブリッジ回路を構成する複数の半導体スイッチ素子と、ブリッジ回路の出力端に接続された変圧器と、複数の半導体スイッチ素子の少なくとも１個に流れる電流が所定値を超えるか否かを検知可能な電流検知器と、周期的なパルス信号を送信するパルス生成回路と、電流検知器およびパルス生成回路に接続され、電流検知器の検知信号によって出力信号を反転してブリッジ回路の出力を遮断するフリップフロップ回路と、フリップフロップ回路の出力端子からの信号によってＯＮ、ＯＦＦ制御されるＦＥＴと、ＦＥＴ、およびブリッジ回路に接続され、ＦＥＴからの信号に基づいて半導体スイッチ素子をブリッジ回路の対角位置において切替可能なゲート信号生成回路と、を備える。【選択図】図１
2019103204.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ回路を構成する複数の半導体スイッチ素子と、
前記ブリッジ回路の出力端に接続された変圧器と、
前記複数の半導体スイッチ素子の少なくとも１個に流れる電流が所定値を超えるか否かを検知可能な電流検知器と、
周期的なパルス信号を送信するパルス生成回路と、
前記電流検知器および前記パルス生成回路に接続され、前記電流検知器の検知信号によって出力信号を反転して前記ブリッジ回路の出力を遮断するフリップフロップ回路と、
前記フリップフロップ回路の出力端子からの信号によってＯＮ、ＯＦＦが制御される電流バイパススイッチと、
前記電流バイパススイッチ、および前記ブリッジ回路に接続され、前記パルス生成回路からの信号に基づいて前記半導体スイッチ素子を前記ブリッジ回路の対角位置において切替可能なゲート信号生成回路と、
を備えるインバータ回路。
【請求項２】
前記ゲート信号生成回路は複数のフォトカプラを有し、前記電流検知器からの信号に基づいて、前記フォトカプラの発光ダイオードにＩＧＢＴのＯＮに必要な電流が供給されるか否かが決定される、請求項１記載のインバータ回路。
【請求項３】
前記ゲート信号生成回路は、前記フォトカプラの動作に基づいて前記複数の半導体スイッチ素子の動作を制御する、請求項２記載のインバータ回路。
【請求項４】
前記フォトカプラは前記電流バイパススイッチと並列接続されている、請求項２又は３記載のインバータ回路。
【請求項５】
前記パルス生成回路は、スイッチングレギュレータＩＣにより構成されている、請求項１乃至４記載のインバータ回路。
【請求項６】
前記フォトカプラは４個あり、２個ずつ直列接続されている、請求項２乃至５のいずれかに記載のインバータ回路。
【請求項７】
前記フリップフロップ回路はＲＳフリップフロップ回路であり、Ｓ側入力端子は前記電流検知器に接続され、Ｒ側入力端子は前記パルス生成回路に接続され、前記フリップフロップ回路の前記出力端子は、前記電流検知器が所定値を超える電流を検知するとき、前記電流バイパススイッチをＯＮし、前記ゲート信号生成回路への電流を前記電流バイパススイッチによりバイパスし、前記ゲート信号生成回路への信号出力を停止して、前記複数の半導体スイッチ素子をＯＦＦにラッチする、請求項１乃至６記載のインバータ回路。
【請求項８】
前記パルス生成回路は、前記電流バイパススイッチに接続され、前記電流バイパススイッチとの接続端および基準電位部の間にトランジスタを有する、請求項１乃至７記載のインバータ回路。
【請求項９】
前記フリップフロップ回路は、前記トランジスタがＯＦＦのときに前記トランジスタのコレクタに印加される制御電源からの電圧によりリセットされる、請求項８記載のインバータ回路。
【請求項１０】
前記変圧器の２次巻線電圧を整流する整流器と、前記整流器の出力電圧を検出する出力電圧検出回路と、前記出力電圧および予め定められた基準電圧を比較して比較結果を出力する誤差増幅器と、をさらに備え、前記パルス生成回路は、前記誤差増幅器からの出力信号に基づいて変調される、請求項１乃至９のいずれかに記載のインバータ回路。
【請求項１１】
前記電流検知器は、前記変圧器と前記半導体スイッチ素子との間に流れる電流を検知する、請求項１乃至１０記載のインバータ回路。
【請求項１２】
変圧器を有するインバータ回路と、
前記変圧器の２次巻線に接続されるＸ線管と、
を備えるＸ線照射装置であって、
前記インバータ回路は、請求項１乃至１１のいずれかに記載のインバータ回路である、Ｘ線照射装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路およびそれを用いたＸ線照射装置に関する。
【背景技術】
【０００２】
Ｘ線管などの負荷装置に高電圧を印加する電源回路において、直流電源から交番電流を生成するインバータ回路を用いる方式が知られている。
【０００３】
例えば特許文献１には、直流電圧源にまたがって半導体スイッチをフルブリッジ回路に構成し、フルブリッジ回路の交番電流出力側に共振用インダクタンス、共振用コンデンサ及び負荷回路を接続してなる直列共振型ブリッジインバータ回路が開示されている。
【０００４】
図５に、特許文献１に開示されたＤＣ−ＤＣコンバータ１００の回路構成図を示す。ＤＣ−ＤＣコンバータ１００は、直流電源１０１、電圧型ブリッジインバータ１０２、制御回路１１７、変圧器１０７、ブリッジ整流回路１１４を備える。ブリッジ整流回路１１４は、負荷装置１６に接続されている。
【０００５】
電圧型ブリッジインバータ１０２は、４個のＩＧＢＴ１０３Ａ、１０３Ｂ、１０３Ｃ、および１０３Ｄを備える。各ＩＧＢＴ１０３Ａ乃至１０３Ｄには、ダイオード１０４Ａ乃至１０４Ｄがそれぞれ並列に接続されている。ＩＧＢＴ１０３Ａと１０３Ｂ、ＩＧＢＴ１０３Ｃと１０３Ｄは、それぞれこの順に直列接続されている。また、ＩＧＢＴ１０３Ａと１０３Ｂの直列接続と、ＩＧＢＴ１０３Ｃと１０３Ｄの直列接続は、直流電源１０１に対してそれぞれ並列に接続されている。
【０００６】
変圧器１０７は、電圧型ブリッジインバータ１０２からの電圧を昇圧し、ブリッジ整流回路１１４に出力する。変圧器１０７の１次巻線は電圧型ブリッジインバータ１０２に接続されており、２次巻線はブリッジ整流回路１１４に接続されている。
【０００７】
ブリッジ整流回路１１４は、変圧器１０７の２次巻線からの交番電圧を両波整流し、平滑化する。平滑化された直流電圧は、負荷装置１６に印加される。
【０００８】
制御回路１１７は、周期的にパルス信号を出力すると共に、負荷装置１６への出力電圧をＩＧＢＴ１０３Ａ乃至１０３Ｄの動作にフィードバックする回路である。制御回路１１７からの信号は、信号絶縁回路１１８Ａ、１１８Ｂ、１１８Ｃ、および１１８Ｄを通して各ＩＧＢＴに供給される。制御回路１１７からのパルス信号により、ＩＧＢＴ１０３Ａ、１０３Ｄの組と、ＩＧＢＴ１０３Ｂ、１０３Ｃの組が、両方ともＯＦＦになっている時間（いわゆるデッドタイム）を介して交互に一定時間ＯＮされる。
【０００９】
しかしながら、回路中のＬＣ成分から放出される電流や、負荷装置１６からの放電により、過電流がＩＧＢＴに流れると、各ＩＧＢＴおよび周辺の電気回路が破壊される可能性がある。特に、負荷装置１６としてＸ線管を使用する時、Ｘ線管の放電により過電流が発生する。そこで、過電流の発生を検知することで過電流からＩＧＢＴを保護することができるインバータ回路が必要とされている。
【００１０】
特許文献２には、ＩＧＢＴからなるスイッチング素子に流れる過電流を検出する過電流検出手段と、過電流検出手段から出力された過電流検出信号をラッチするラッチ回路等を有し、ラッチ回路のラッチを周期的に解除する手段を備えた過電流保護装置が開示されている。この過電流保護装置は、過電流検出回路とインバータを構成するブリッジ回路との間にフリップフロップ回路を有している。しかしながら、電流検出回路とフリップフロップ回路の間にオペアンプが介在しているため、過電流の検知からＩＧＢＴの保護開始までに遅れが生じる。
この回路では、過電流を検知するとインバータは一旦停止するので、後述するような、ＩＧＢＴの周期的保護ができない。
【００１１】
また、この過電流保護装置の制御回路の出力端には、ゲート回路を構成するＡＮＤ回路が接続されている。仮にＡＮＤ素子の後段にフォトカプラを実装する場合、フォトカプラの駆動に十分な電流を確保するための回路が必要となるため、部品点数が多く、回路が複雑である。汎用のＰＷＭ用ＩＣはフォトカプラのスイッチングに十分な出力電流を持つものであり、このＩＣの出力電流を直接用いることが回路の小型化の面から望まれていた。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００３−３２４９５６号公報
【特許文献２】特開２００２−３５４６５９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
本発明は、過電流の発生を検知すると迅速に過電流から半導体スイッチ素子を保護するインバータ回路を提供することを目的の１つとする。
本発明は、ＰＷＭ制御されるＩＧＢＴの過電流保護として、インバータの動作周期に同期して高速保護でき、かつ過電流がなくなった時に、やはりインバータの動作周期に同期して自動復帰できる周期的保護を行うことを目的とする。
具体的には、ＰＷＭ制御では周期的に、ＩＧＢＴをＰＷＭ制御で指定されたＯＮ時間、例えば２０ｋＨｚの場合、１８ｕｓｅｃＯＮさせるが、周期的保護では、ＩＧＢＴ電流がＯＮ期間中増加し、例えば１０ｕｓｅｃで過電流レベルとなったときに、PWM制御で指定されたＯＮ時間の途中でもＯＦＦさせ、かつ、このＯＦＦ状態を次の周期のＯＮタイミングまで維持し、次の周期のＯＮが始まっても過電流状態が復帰しなければ、再びPWM制御で指定されたＯＮ時間の途中でＯＦＦさせ、同様にかつこのＯＦＦ状態を次の周期のＯＮタイミングまで維持する。そして、過電流状態がなくなれば、次の周期のＯＮが始まったらＩＧＢＴをＰＷＭ制御で指定されたＯＮ時間１８ｕｓｅｃだけＯＮさせ、自動復帰させる。
この周期的保護では、過電流になってもインバータは停止せずに、ＩＧＢＴを過電流保護しながら運転継続し、復帰すれば元の状態の運転に戻ることができる。例えば、Ｘ線電源で微小な放電の度にインバータを停止しては不都合なこともあり、その微小な放電の間、ＩＧＢＴを過電流から保護しながらも運転継続したほうが好都合である。そして、過電流状態が長時間継続した場合には、別途設けるオペアンプなどを使用した低速の過電流保護回路でＸ線電源をＯＦＦさせるのがよい。
【課題を解決するための手段】
【００１４】
上記目的を達成するため、本発明の一の観点に係るインバータ回路は、ブリッジ回路を構成する複数の半導体スイッチ素子と、ブリッジ回路の出力端に接続された変圧器と、複数の半導体スイッチ素子の少なくとも１個に流れる電流が所定値を超えるか否かを検知可能な電流検知器と、周期的なパルス信号を送信するパルス生成回路と、電流検知器およびパルス生成回路に接続され、電流検知器の検知信号によって出力信号を反転してブリッジ回路の出力を遮断するフリップフロップ回路と、フリップフロップ回路の出力端子からの信号によってＯＮ、ＯＦＦが制御される電流バイパススイッチと、電流バイパススイッチ、およびブリッジ回路に接続され、パルス生成回路からの信号に基づいて半導体スイッチ素子をブリッジ回路の対角位置において切替可能なゲート信号生成回路と、を備える。
【００１５】
また、前記ゲート信号生成回路は複数のフォトカプラを有し、前記電流検知器からの信号に基づいて、前記フォトカプラの発光ダイオードに半導体スイッチをＯＮするのに必要な電流が供給されるか否かが決定されるものとしてもよい。
【００１６】
また、前記ゲート信号生成回路は、前記フォトカプラの動作に基づいて前記複数の半導体スイッチ素子の動作を制御するものとしてもよい。
【００１７】
また、前記フォトカプラは前記電流バイパススイッチと並列接続されていてもよい。
【００１８】
また、前期パルス生成回路は、スイッチングレギュレータＩＣにより構成されていてもよい。
【００１９】
また、前記フォトカプラは４個あり、２個ずつ直列接続されていてもよい。
【００２０】
また、前記フリップフロップ回路はＲＳフリップフロップ回路であり、Ｓ側入力端子は過電流判別用のＮＡＮＤゲート５１を通して前記電流検知器に接続され、Ｒ側入力端子はデットタイム検出用ＮＡＮＤゲート５２を通して前記パルス生成回路に接続され、前記フリップフロップ回路の前記出力端子は、前記電流検知器が所定値を超える電流を検知するとき、前記電流バイパススイッチをＯＮし、前記ゲート信号生成回路への信号出力を停止して、前記複数の半導体スイッチ素子をＯＦＦにラッチするものとしてもよい。
過電流判別用のＮＡＮＤゲート５１は、電源電圧１５Ｖの約半分、７．５Ｖ以上の入力電圧で出力を「０」にしてフリップフロップ２２の出力端Ｑの出力Ｑを「１」にする機能であり、過電流レベルの基準電圧を持つコンパレータでもよい。
【００２１】
また、前記パルス生成回路は、前記電流バイパススイッチに接続され、前記電流バイパススイッチとの接続端および基準電位部の間にトランジスタを有していてもよい。
【００２２】
また、前記フリップフロップ回路は、前記トランジスタがＯＦＦのときに前記トランジスタのコレクタに印加される制御電源からの電圧によりリセットされるものとしてもよい。
【００２３】
また、前記変圧器の２次巻線電圧を整流する整流器と、前記整流器の出力電圧を検出する出力電圧検出回路と、前記出力電圧および予め定められた基準電圧を比較して比較結果を出力する誤差増幅器と、をさらに備え、前記パルス生成回路は、前記誤差増幅器からの出力信号に基づいて変調されるものとしてもよい。
【００２４】
また、前記電流検知器は、前記変圧器と前記半導体スイッチ素子との間に流れる電流を検知するものとしてもよい。
【００２５】
また、本発明の別の観点に係るＸ線照射装置は、変圧器を有するインバータ回路と、前記変圧器の２次巻線に接続されるＸ線管と、を備えるＸ線照射装置であって、前記インバータ回路は、上述のいずれかのインバータ回路である。
【発明の効果】
【００２６】
本発明によれば、インバータ回路において、過電流の発生を検知すると迅速に過電流から半導体スイッチ素子を保護することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明にかかるインバータ回路の実施の形態を示す回路構成図である。
【図２】上記インバータ回路が備えるパルス生成回路を構成するＩＣの概略ブロック図である。
【図３】本発明にかかるインバータ回路の別の実施の形態の一部を示す概略構成図である。
【図４】上記インバータ回路が備える制御回路が出力するパルス信号と、上記インバータ回路が備える電流検知器によって測定される電流との関係を示す模式的なタイムチャートである。
【図５】関連技術のインバータ回路を示す回路構成図である。
【発明を実施するための形態】
【００２８】
●インバータ回路
以下、本発明にかかるインバータ回路の実施の形態について、図面を参照しながら説明する。
【００２９】
図１に示すように、インバータ回路１は、制御回路２、ブリッジインバータ３、直流電源１０、ゲート信号生成回路４、電流検知器５、変圧器６を備える。インバータ回路１は、変圧器６の２次巻線を介して接続される負荷装置７に、高電圧を印加するために、直流電源１０から交番電圧を生成する。
【００３０】
●制御回路２
制御回路２は、パルス生成回路２１、誤差増幅器２６、フリップフロップ回路２２、電流バイパススイッチの例である第１ＦＥＴ２３、電流バイパススイッチの例である第２ＦＥＴ２４、および整流器２５を有する。
【００３１】
パルス生成回路２１は、ＯＮおよびＯＦＦを周期的に繰り返すパルス信号を生成し、フリップフロップ回路２２に送信する回路である。図２に示すように、パルス生成回路２１は、誤差増幅器２６、および後述するトランジスタ２１３、２１４と共に１個のＩＣで構成されている。このＩＣは、ＰＷＭコントローラＩＣやスイッチングレギュレータ用コントローラＩＣといった名称でＩＣとして市販される汎用のＰＷＭ用ＩＣである。このＩＣは、例えばＴＬ４９４（テキサス・インストゥルメンツ社製）である。また、ＴＬ４９４と同等の構成および機能を有するセカンドソース品であってもよい。
【００３２】
図１に示すように、パルス生成回路２１は、交互にＯＮ信号を送信する２個のパルス生成素子２１５および２１６を備える。パルス生成回路２１が生成するパルス信号の周波数は、例えば２０ｋＨｚ前後である。負荷装置７に供給される電圧は、パルス生成回路２１によりＰＷＭ制御（Pulse Width Modulation）される。なお、図２に示すように、パルス生成素子２１５および２１６を１個の構成要素で共通化し、その後段に制御素子２７が接続されることで２個の出力部に交互にＯＮ信号を送信するように構成してもよい。
【００３３】
パルス生成素子２１５の出力側には、トランジスタ２１３のベースが接続される。パルス生成素子２１５の出力信号によりトランジスタ２１３がＯＮになると、フォトカプラ電流制限抵抗６１およびフォトカプラ４１、４２の発光ダイオードに、ＩＧＢＴ３１、３４のＯＮに必要な電流が流れる。パルス生成素子２１５の出力信号が止まり、トランジスタ２１３がＯＦＦになると、パルス生成回路２１の外部との接続端２１１はプルアップ状態となり、電流は流れなくなり、ＩＧＢＴ３１、３４はＯＦＦする。
【００３４】
パルス生成素子２１６の出力側には、トランジスタ２１４のベースが接続される。パルス生成素子２１６の出力信号によりトランジスタ２１４がＯＮになると、フォトカプラ電流制限抵抗６２およびフォトカプラ４３、４４の発光ダイオードにＩＧＢＴ３２、３３のＯＮに必要な電流が流れる。パルス生成素子２１６の出力信号が止まり、トランジスタ２１４がＯＦＦになると、パルス生成回路２１の外部との接続端２１２はプルアップ状態となり、電流は流れなくなり、ＩＧＢＴ３２、３３はＯＦＦする。
【００３５】
このように、パルス生成回路２１のＩＣは出力部にトランジスタ２１３、２１４を持つため、フォトカプラを直接スイッチングするだけの電流を吸い込むことが可能である。
【００３６】
接続端２１１および２１２は、トランジスタ２１３および２１４のコレクタにそれぞれ直接接続されている。トランジスタ２１３および２１４のエミッタ端子は、基準電位部に接続されている。
【００３７】
パルス生成素子２１５がＯＮのとき、トランジスタ２１３はＯＮになり、トランジスタ２１３のエミッタおよびコレクタに電流が流れ得る状態になる。パルス生成素子２１５がＯＦＦのとき、トランジスタ２１３はＯＦＦになる。同様に、パルス生成素子２１６がＯＮのとき、トランジスタ２１４はＯＮになり、トランジスタ２１４のエミッタおよびコレクタに電流が流れ得る状態になる。パルス生成素子２１６がＯＦＦのとき、トランジスタ２１４はＯＦＦになる。
【００３８】
なお、本実施の形態においては、このトランジスタ２１３、２１４はそれぞれバイポーラトランジスタであるが、ＦＥＴであってもよい。
【００３９】
誤差増幅器２６は、負荷装置１６に印加される電圧を分圧して生成される検出電圧、および予め定められた基準電圧が印加され、検出電圧および基準電圧を比較する構成要素である。検出電圧は、図示を省略された出力電圧検出回路により、変圧器７の２次巻線電圧を整流する整流器の出力電圧を検出して生成される。誤差増幅器２６は、印加される検出電圧および基準電圧を比較し、比較結果に基づく信号を出力する。パルス生成回路２１は、誤差増幅器２６からの出力信号に基づいてパルス幅を変調し、ＰＷＭ信号を発生させる。
【００４０】
フリップフロップ回路２２は、（Ｑ）出力端子２２５を備えるＲＳ型フリップフロップであり、リセット側（以下「Ｒ側」という。）入力端子にＮＡＮＤゲート５２が接続され、セット側（以下「Ｓ側」という。）入力端子にＮＡＮＤゲート５１が接続される。ＮＡＮＤゲート５２は入力端子２２１および２２２を有する。ＮＡＮＤゲート５１は、入力端子２２３および２２４を有する。Ｒ側入力端子は、デッドタイム検出用ＮＡＮＤゲート５２を通してパルス生成回路の接続端２１１、２１２に接続されている。Ｓ側入力端子は、過電流判別用のＮＡＮＤゲート５１を通して整流器２５に接続され、整流器２５を介して電流検知器５に接続されている。出力端子２２５は、第１および第２ＦＥＴ２３、２４それぞれのゲート端子に接続されている。
【００４１】
第１および第２ＦＥＴ２３、２４のドレインは、それぞれ抵抗を介して定電圧源２０に接続されている。定電圧源２０の電圧は、例えば１５Ｖである。
【００４２】
ＦＥＴ２３、２４のソースは、パルス生成回路２１が有するトランジスタ２１３、２１４のコレクタにそれぞれ接続されている。言い換えれば、パルス生成回路２１は、ＦＥＴ２３、２４との接続端２１１、２１２と基準電位部との間にトランジスタ２１３、２１４を有する。ＦＥＴ２３、２４のドレイン-ソース間に電流が流れるとき、定電圧源２０からの電流は、トランジスタ２１３、２１４を介して基準電位部に流れ込むことができる。
【００４３】
また、ＦＥＴ２３、２４のドレインおよびソースは、ゲート信号生成回路４が有するフォトカプラの発光ダイオードのアノードおよびカソードにも接続されている。この構成については後述する。
【００４４】
●ブリッジインバータ３および直流電源１０
ブリッジインバータ３は、複数の半導体スイッチ素子の例である４個のＩＧＢＴ３１、３２、３３、および３４を備える。４個のＩＧＢＴ３１乃至３４は、フルブリッジ回路を構成する。すなわち、ＩＧＢＴ３１と３２、ＩＧＢＴ３３と３４は、それぞれこの順に直列接続されている。また、ＩＧＢＴ３１と３２の直列接続、およびＩＧＢＴ３３と３４の直列接続は、互いに並列に接続されている。
【００４５】
直流電源１０は、４個のＩＧＢＴ３１乃至３４それぞれのコレクタ−エミッタ間に直流電圧を供給するための電源である。直流電源１０は、例えば商用２００Ｖ交流電源を整流平滑することによって構成されている。ブリッジインバータ３は、フルブリッジ回路であっても、ハーフブリッジ回路であってもよい。
【００４６】
●ゲート信号生成回路４
ゲート信号生成回路４は、パルス生成回路２１の出力信号およびフリップフロップ回路２２の出力信号に基づいて、ＩＧＢＴ３１乃至３４それぞれのコレクタ−エミッタ間に電流を流すか否かを切替可能な回路である。
【００４７】
ゲート信号生成回路４は、第１フォトカプラ４１、第２フォトカプラ４２、第３フォトカプラ４３、および第４フォトカプラ４４を有する。すなわち、フォトカプラ４１乃至４４はＩＧＢＴ３１乃至３４と同数配置されている。各フォトカプラ４１乃至４４は、発光ダイオードと、発光ダイオードからの光を受光して信号を出力する受光素子を有してなる。４個のフォトカプラ４１乃至４４の動作は、４個のＩＧＢＴ３１乃至３４の動作にそれぞれ対応するように構成されている。
【００４８】
さらに、フォトカプラ４１、４２、４３、４４はその絶縁を利用して制御回路２とインバータ３の間の電気的絶縁を行う役目を持つ。例えば、直流電源はＡＣ２００Ｖを整流して得られた直流電源であり、接地されると、ＡＣ２００Ｖ線の地絡事故となる。一方、制御回路２はＸ線管の電圧などであり、安全な接地電位を基準として動作しており、このＸ線管の電圧を検出してそのまま制御回路２に持ち込むと、ＡＣ２００Ｖ線の地絡事故を引き起こしてしまう。フォトカプラ４１、４２、４３、４４は、制御回路２とインバータ３間の絶縁を取りながら、ＯＮ信号を伝達する。
【００４９】
第１および第２フォトカプラ４１、４２の発光ダイオードは、直列に接続されている。また、第３および第４フォトカプラ４３、４４の発光ダイオードは、直列に接続されている。
【００５０】
また、第１ＦＥＴ２３のドレインとソースとの間に、直列接続された第１および第２フォトカプラ４１、４２の発光ダイオードが接続されている。第２ＦＥＴ２４のドレインとソースとの間に、直列接続された第３および第４フォトカプラ４３、４４の発光ダイオードが接続されている。直列接続されたフォトカプラ４１、４２は、さらにパルス生成回路２１のトランジスタ２１３と直列接続されている。また、直列接続されたフォトカプラ４３、４４は、さらにトランジスタ２１４と直列接続されている。
【００５１】
４個のＩＧＢＴ３１乃至３４の動作は、４個のフォトカプラ４１乃至４４の動作に依存するように構成されている。具体的には、直列接続された２個のダイオードは、互いに対角に配置された２個のＩＧＢＴの動作に対応している。すなわち、フォトカプラ４１、４２はＩＧＢＴ３１、３４を制御し、フォトカプラ４３、４４はＩＧＢＴ３２、３３を制御する。ＩＧＢＴ３１、３４は同じタイミングで動作するが互いにエミッタ電圧が異なるために、二つのフォトカプラ４１、４２を直列配置して同時に駆動している。図１におけるフォトカプラ４１乃至４４の並び順と、ゲート信号生成回路４の出力端子ＯＵＴ１乃至ＯＵＴ８の並び順は、一致していない。
【００５２】
過電流を検知した時、フリップフロップ回路２２がセットされ、その出力端Ｑが「１」になると（「１」がＨｉｇｈ、「０」がＬｏｗの電圧に対応する正論理である）、第１ＦＥＴ２３がＯＮになり、第１および第２フォトカプラ４１、４２にはＩＧＢＴ３１、３４をＯＮするために必要な電流が流れない。同様に、第２ＦＥＴ２４がＯＮになると、第３および第４フォトカプラ４３、４４にはＩＧＢＴ３２、３３をＯＮするために必要な電流が流れない。
【００５３】
第１乃至第４フォトカプラ４１乃至４４の発光ダイオードに流れる電流は、上述の通り、フリップフロップ回路２２の出力端Ｑの出力に依存するとともに、パルス生成回路２１の動作にも依存する。フリップフロップ回路２２の出力端Ｑの出力が「１」のとき、ゲート信号生成回路４は、パルス生成回路２１の出力信号に応じて、ＩＧＢＴ３１乃至３４のコレクタ−エミッタ間に電流が流れるか否かを切り替える。第１乃至第４フォトカプラ４１乃至４４の発光ダイオードに、フォトカプラ内のトランジスタを駆動するのに十分な電流が流れていないとき、パルス生成回路２１の出力信号に関わらず、ＩＧＢＴ３１乃至３４は動作しない。
【００５４】
本実施の形態においては、２個のフォトカプラが直列接続され、直列接続された２個のフォトカプラが１個のＦＥＴと並列接続されている構成であったが、４個のフォトカプラがそれぞれＦＥＴと並列接続されている構成であってもよい。この形態においては、制御回路２がフリップフロップ回路２２とゲート信号生成回路４との間に有するＦＥＴの総数は、４個である。
【００５５】
本発明にかかるインバータ回路１によれば、パルス生成素子２１５、２１６に接続された出力トランジスタ２１３、２１４のコレクタは、ＦＥＴ２３、２４のソースと接続されている。したがって、トランジスタ２１３、２１４のコレクタは、フォトカプラ４１乃至４４がバイパスされたときも、フォトカプラ４１乃至４４に直列に接続される抵抗を介して制御電源２０に接続される。すなわち、トランジスタ２１３、２１４のコレクタ電圧は、周期的にＯＦＦしたときに高レベルになるので、この高レベルの電圧をフリップフロップ回路２２のリセットに用いることができる。ＮＡＮＤゲート５２は、トランジスタ２１３、２１４がともにオフする時、パルス生成回路２１の外部との接続端２１１，２１２の電圧が＋１５Ｖになる。すなわち、デッドタイムで両方の入力が「１」となるので、ＮＡＮＤゲート５２の出力が「０」になり、フリップフロップ回路がリセットされる。
【００５６】
本発明にかかるインバータ回路１によれば、パルス生成回路２１からフォトカプラ４１乃至４４の間にＡＮＤ素子などのロジックＩＣが介在せず、パルス生成回路２１とフォトカプラ４１乃至４４が直接接続されている。したがって、パルス生成回路２１の出力電流は、フォトカプラ４１乃至４４を駆動するのに十分である。すなわち、インバータ回路１によれば、少ない部品点数かつ簡素な構成で、交番電圧を生成することができる。
【００５７】
なお、図３に示すように、第１ＦＥＴ２３およびフォトカプラ４１、４２の発光ダイオードは、パルス生成回路２１のトランジスタおよびフリップフロップ回路２２に対して直列に接続されていてもよい。この場合、第１ＦＥＴ２３への入力はフリップフロップの出力端Ｑの反転が用いられ、第１ＦＥＴ２３は平常時にＯＮになり、過電流検出時にＯＦＦになるようにする。第２ＦＥＴ２４およびフォトカプラ４３、４４のダイオードについても同様である。
【００５８】
ただし、図３の回路では、第１ＦＥＴ２３がＯＦＦになった際に、第１ＦＥＴ２３のソース側が電気的に浮いてしまう。フリップフロップ回路２２をリセットするためにこの第１ＦＥＴ２３のソース側の電位を利用しているので、この部位の電位をプルアップするための回路がさらに追加で必要である。
【００５９】
また、図３に示すように第１ＦＥＴ２３をフォトカプラ４１、４２と直列に配置した場合は過電流が生じていない平常動作時でも第１ＦＥＴ２３にフォトカプラを流れるのと同じ量の電流が流れる。しかし、図１に示すように第１ＦＥＴ２３とフォトカプラ４１、４２を並列に配置した場合は、平常動作時は第１ＦＥＴ２３に電流が流れず、過電流を検知して第１ＦＥＴ２３がＯＮになった時間（後述するように、高々ＰＷＭのパルス１個分の時間）だけしか電流が流れないため発熱量が小さく、より小型のＦＥＴを採用できる。  
【００６０】
●変圧器６
変圧器６は、ブリッジインバータ３により生成された交番電圧を昇圧し、負荷装置７へ供給する。変圧器６の１次巻線の一端は、コンデンサおよびコイルを介してＩＧＢＴ３１のソースとＩＧＢＴ３２のドレインとの間に接続されている。１次巻線の他端は、ＩＧＢＴ３３のドレインとＩＧＢＴ３４のソースとの間に接続されている。変圧器６の２次巻線は、負荷装置７に接続されている。変圧器６の２次巻線側の電圧は、例えば４０ｋＶ乃至１５０ｋＶ程度である。ただし、変圧器６の電圧はこれに限られず、２００ｋＶ乃至４００ｋＶ程度や、さらに高い出力の変圧器６であってもよい。
【００６１】
●電流検知器５
電流検知器５は、ＩＧＢＴ３１乃至３４に流れる電流が所定値を超えるか否かを検知する。電流検知器５は、例えば変流器である。電流検知器５は、変圧器６の１次巻線と、ＩＧＢＴ３３およびＩＧＢＴ３４との間の電流を測定する。なお、電流検知器５は、抵抗値が低く、耐電力が高い、既知の抵抗器を直列に挿入して、その両端の電圧を読み取る方式であってもよい。
【００６２】
電流検知器５の出力信号はＩＧＢＴ電流に比例し、かつ縮尺された交番電流であり、制御回路２内の整流器２５を介して、電流検出抵抗５３に流れ、電流検出抵抗５３の両端にＩＧＢＴ電流に比例した検出電圧を発生する。この検出電圧は、ＮＡＮＤゲート５１の短絡された入力端子２２４、２２３に接続される。電流検出抵抗５３の値を適当に選定することで、ＩＧＢＴの過電流レベルで、７．５Ｖの電圧を発生させ、フリップフロップ２２の出力Ｑが「１」になる。整流器２５は、例えばブリッジダイオードである。
【００６３】
●負荷装置７
負荷装置７は、例えばＸ線管である。インバータ回路１、およびインバータ回路１が備える変圧器６の２次巻線に接続されたＸ線管は、Ｘ線照射装置を構成する。インバータ回路１は、Ｘ線管の陽極−陰極間に高電圧を印加する。なお、本発明にかかるＸ線照射装置は、据え置き型および携帯型のものを含む。
【００６４】
●パルス生成回路２１からの出力信号とＩＧＢＴの動作説明
図４に、パルス生成素子２１５の出力信号と、ＩＧＢＴ３１乃至３４のうち対角に配置された２個のＩＧＢＴの動作の様子を示す。図４において、上段の波形はパルス生成素子２１５の出力波形を、下段はインバータ電流波形を示す。また、時間ｔ１から時間ｔ３までは、パルス生成素子２１５とインバータ電流の周期的な変化を示している。
【００６５】
時間ｔ１において、パルス生成素子２１５からＯＮ信号が出力されると、フリップフロップ回路２２のＲ側入力端子にＯＮ信号が入力される。電流検知器５が所定値を超える電流、すなわち過電流を検知していない場合、フリップフロップ回路２２のＳ側入力端子への入力信号はＯＦＦになる。したがって、出力端子２２５から出力される信号は０であり、ＦＥＴ２３、２４はＯＦＦである。したがって、定電圧源２０から、第１乃至第４フォトカプラ４１乃至４４の各発光ダイオードに電圧が印加され得る状態になる。
【００６６】
このとき、パルス生成素子２１５からのＯＮ信号は、トランジスタ２１３をＯＮにする。したがって、定電圧源２０からフォトカプラ４１および４２の各発光ダイオードにフォトカプラ内のトランジスタを駆動するのに十分な電流が流れる。そして、ゲート信号生成回路４は、ＩＧＢＴ３１および３４のゲートに信号を出力する。すなわち、ＩＧＢＴ３１および３４はＯＮになる。なおこのとき、パルス生成素子２１５に対して交番的に動作するパルス生成素子２１６はＯＦＦであるから、ＩＧＢＴ３２および３３はＯＦＦである。
【００６７】
時間ｔ２に示す通り、上述の状態において、パルス生成素子２１５からＯＦＦ信号が出力されると、フリップフロップ回路２２のＲ側入力端子にＯＦＦ信号が入力される。電流検知器５が過電流を検知していない場合、フリップフロップ回路２２のＳ側入力端子への入力信号はＯＦＦである。このとき、フリップフロップ回路２２は「保持」状態となるので、出力端子２２５から出力される信号は０である。第１および第２ＦＥＴ２３、２４はＯＦＦであるから、第１乃至第４フォトカプラ４１乃至４４の各ダイオードに電圧が印加され得る状態になる。しかし、パルス生成回路２１のトランジスタ２１３はＯＦＦのため、フォトカプラ４１、４２の発光ダイオードにはフォトカプラ内のトランジスタを駆動するのに十分な電流が流れず、ゲート信号生成回路４は、ＩＧＢＴ３１乃至３４のゲートに信号を出力しない。
【００６８】
パルス生成素子２１５からＯＦＦ信号が出力されているタイミングで、パルス生成素子２１６からＯＮ信号が出力される。電流検知器５が過電流を検知していない場合は、パルス生成素子２１５の動作と同様、定電圧源２０から、第１乃至第４フォトカプラ４１乃至４４の各ダイオードに電圧が印加され得る状態になる。この場合、パルス生成素子２１６のトランジスタ２１４はＯＮであるから、ゲート信号生成回路４のフォトカプラ４３、４４にフォトカプラ内のトランジスタを駆動するのに十分な電流が流れて発光し、ＩＧＢＴ３２、３３はＯＮになる。
【００６９】
パルス生成回路２１は、パルス生成素子２１５と２１６が交互にＯＮとＯＦＦを繰り返す。電流検知器５が過電流を検知しないときは、パルス生成回路２１からの周期的なパルス信号に応じてＩＧＢＴ３１乃至３４が周期的に動作し、インバータ電流を生成する。
【００７０】
時間ｔ３において、再びパルス生成素子２１５からＯＮ信号が出力される。時間ｔ４のように、電流検知器５が過電流を検知すると、フリップフロップ回路２２のＳ側入力端子への入力信号がＯＮになり、出力端子２２５から出力される信号が１になる。第１および第２ＦＥＴ２３、２４のゲート端子に電圧が印加され、第１および第２ＦＥＴ２３、２４がＯＮになる。
【００７１】
したがって、定電圧源２０からの電流は、フォトカプラ４１乃至４４に流れることなくトランジスタ２１３、２１４を介して基準電位部へ流れる。このとき、ＩＧＢＴ３１、３４の動作は停止するため、時間ｔ５に示されている通り、インバータ電流の生成は停止する。
【００７２】
過電流が流れなくなると、フリップフロップ回路２２のＳ側入力端子への入力は０になる。時間ｔ５からｔ６までの間、パルス生成素子２１５の出力はＯＮであるが、フリップフロップ回路２２は「保持」状態なので、出力端子２２５の出力は１のままであり、インバータ電流がストップされた状態が継続する。時間ｔ６において、パルス生成素子２１５の出力がＯＦＦになると、フリップフロップ回路２２のＲ側入力端子への入力は１となり、出力端子２２５の出力は０になる。すなわち、平常時の状態に戻る。したがって、インバータ回路１は、時間ｔ７に示されている通り、過電流が流れなくなった後における最初のＯＮ信号がパルス生成素子２１５から供給された時点から、再び交番電圧の生成を開始する。
【００７３】
ここでは、パルス生成素子２１５からＯＮ信号が出力されているときに過電流が検知された場合を例に説明したが、パルス生成素子２１６からＯＮ信号が出力されているときも同様である。
【００７４】
過電流は、インバータ回路１が有するＬＣ成分に蓄積されたエネルギーの放出や、負荷装置７からの放電などにより発生することが予想される。すなわち、過電流が発生している時間はごく短時間である。したがって、過電流が発生したときには直ちにＩＧＢＴ３１乃至３４を絶縁し、かつ、過電流がおさまったときには直ちに交番電圧の生成動作に復帰できることが望ましい。
【００７５】
本発明にかかるインバータ回路１によれば、汎用のＰＷＭ用ＩＣであるパルス生成回路２１の出力電流をフォトカプラ４１乃至４４の駆動に用いつつ、過電流保護機能をＩＣの周辺回路として実装することができる。
【００７６】
また、電流検知器５の出力は、オペアンプなど何の能動素子を介することなくフリップフロップ回路２２のＳ側入力端子に入力されているので、フリップフロップ回路２２は、過電流の発生時に迅速に応答し、ＩＧＢＴ３１乃至３４の動作を停止させることができる。また、過電流が流れなくなった後における最初のＯＮ信号から交番電圧の生成を開始することができるため、正常動作への復帰も迅速である。
【００７７】
パルス生成回路２１は、全てのＩＧＢＴ３１乃至３４が休止する休止時間を有するように構成されている。この構成によれば、Ｒ側入力端子への入力信号が１のときに、Ｓ側入力端子への入力信号が１になる可能性を低くすることができる。すなわち、この構成は、フリップフロップ回路２２が不定状態になる可能性を軽減する。
【００７８】
なお、本発明を説明するに当たり、負荷装置としてＸ線管を用いるＸ線照射装置を想定して説明したが、本発明の技術思想は、Ｘ線照射装置に限らず、過電流が発生し得るあらゆる装置に適用可能である。
【符号の説明】
【００７９】
１        インバータ回路
２１      パルス生成回路
２２      フリップフロップ回路
２３      第１ＦＥＴ
２４      第２ＦＥＴ
３１      ＩＧＢＴ（半導体スイッチ素子）
３２      ＩＧＢＴ（半導体スイッチ素子）
３３      ＩＧＢＴ（半導体スイッチ素子）
３４      ＩＧＢＴ（半導体スイッチ素子）
４        ゲート信号生成回路
５        電流検知器
【図１】
2019103204.tif 000003
【図２】
2019103204.tif 000004
【図３】
2019103204.tif 000005
【図４】
2019103204.tif 000006
【図５】
2019103204.tif 000007