(57)【要約】【課題】パッケージサイズを大きくすることなく、複数のバッテリ保護ＩＣを個別に識別可能にする。【解決手段】バッテリ保護ＩＣは、隣接して縦続接続された上位回路から情報を受信する上位受信端子と、隣接して縦続接続下位回路に情報を送信する下位送信端子と、ＩＣを固有に識別する識別情報として記憶される記憶部と、通信を許可することを示す許可信号が供給される上位信号入力端子と、上位信号入力端子に供給される許可信号に基づいて生成された第２の許可信号を、下位回路に出力する下位信号出力端子と、識別情報が記憶されていない場合であって、許可信号が供給されている場合には、受信された識別情報を、自回路を固有に識別する情報として記憶部に記憶させる記憶制御部と、記憶部に識別情報が記憶されていない場合には、第２の許可信号を出力しない状態にし、記憶されている場合には、第２の許可信号を出力する状態にする切替部とを備える。【選択図】図１
2019103331.tif 000002
【特許請求の範囲】
【請求項１】
隣接して縦続接続された上位回路の送信端子と接続され、前記上位回路から情報を受信する上位受信端子と、
隣接して縦続接続された下位回路の受信端子と接続され、前記下位回路に情報を送信する下位送信端子と、
前記上位受信端子によって受信された情報が複数のバッテリ保護ＩＣを固有に識別する識別情報として記憶される記憶部と、
前記上位回路から通信を許可することを示す許可信号が供給される上位信号入力端子と、
前記上位信号入力端子に供給される前記許可信号に基づいて生成された第２の許可信号を、前記下位回路に出力する下位信号出力端子と、
前記記憶部に前記識別情報が記憶されていない場合であって、前記上位信号入力端子に前記許可信号が供給されている場合には、前記上位受信端子によって受信された前記識別情報を、自回路を固有に識別する情報として前記記憶部に記憶させる記憶制御部と、
前記記憶部に前記識別情報が記憶されていない場合には、前記下位信号出力端子を、前記第２の許可信号を出力しない状態にし、前記記憶部に前記識別情報が記憶されている場合には、前記下位信号出力端子を、前記第２の許可信号を出力する状態にする切替部と、
を備えるバッテリ保護ＩＣ。
【請求項２】
前記識別情報とは、
前記上位回路の識別情報に基づく信号であって、
前記送信端子は、
前記受信端子によって受信された前記識別情報に基づいて生成された前記下位回路の識別情報を前記下位回路に送信する、
請求項１に記載のバッテリ保護ＩＣ。
【請求項３】
前記識別情報とは、
前記上位回路のうち、最上位に配置される回路によって予め定められ、
前記下位信号出力端子は、
前記受信端子によって受信された前記識別情報を、前記下位回路に送信する、
請求項１又は請求項２に記載のバッテリ保護ＩＣ。
【請求項４】
前記切替部は、
前記記憶部に記憶されている前記識別情報が最下位回路の識別情報である場合、前記下位信号出力端子を、前記第２の許可信号を出力しない状態にする、
請求項１から請求項３のいずれか一項に記載のバッテリ保護ＩＣ。
【請求項５】
請求項１から請求項４のいずれかに記載のバッテリ保護ＩＣであって、複数の前記バッテリ保護ＩＣと、マスターデバイスと備え、
前記マスターデバイスと、複数の前記バッテリ保護ＩＣとが縦続接続され、互いにシリアル通信を行う、
バッテリマネジメントシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリ保護ＩＣ及びバッテリマネジメントシステムに関する。
【背景技術】
【０００２】
従来、直列接続された複数のバッテリパックを備える電源システムをバッテリパック毎に保護する保護回路と、各保護回路とシリアル通信し、バッテリパックの情報を収集するマスタユニットとを含むバッテマネジメントシステムが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１２４０３９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、各保護回路には、マスタユニットとシリアル通信する際に、複数の保護回路をそれぞれ固有に識別するために識別情報が付されることがある。保護回路毎に識別情報を付すには、保護回路は識別情報を検出する複数の端子を備え、当該複数の端子に保護回路毎に異なる組み合わせの電位を識別信号として与えることによって実現される場合がある。この場合、保護回路は、電源システムとして直列接続されるバッテリパックの最大数を識別することが可能な数の端子を設けることが求められる。
【０００５】
上述のように構成した場合、保護回路の数が増えるにしたがって端子の数が増加するため、保護回路のパッケージサイズを小さくすることができないという問題が生じていた。  本発明は、上記問題に鑑みて為されたものであり、保護回路のパッケージサイズを大きくすることなく、複数の保護回路を個別に識別可能にするバッテリ保護ＩＣ及びバッテリマネジメントシステムを提供するものである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、隣接して縦続接続された上位回路の送信端子と接続され、前記上位回路から情報を受信する上位受信端子と、隣接して縦続接続された下位回路の受信端子と接続され、前記下位回路に情報を送信する下位送信端子と、前記上位受信端子によって受信された情報が複数のバッテリ保護ＩＣを固有に識別する識別情報として記憶される記憶部と、前記上位回路から通信を許可することを示す許可信号が供給される上位信号入力端子と、前記上位信号入力端子に供給される前記許可信号に基づいて生成された第２の許可信号を、前記下位回路に出力する下位信号出力端子と、前記記憶部に前記識別情報が記憶されていない場合であって、前記上位信号入力端子に前記許可信号が供給されている場合には、前記上位受信端子によって受信された前記識別情報を、自回路を固有に識別する情報として前記記憶部に記憶させる記憶制御部と、前記記憶部に前記識別情報が記憶されていない場合には、前記下位信号出力端子を、前記第２の許可信号を出力しない状態にし、前記記憶部に前記識別情報が記憶されている場合には、前記下位信号出力端子を、前記第２の許可信号を出力する状態にする切替部と、を備えるバッテリ保護ＩＣである。
【発明の効果】
【０００７】
本発明によれば、保護回路のパッケージサイズを大きくすることなく、複数の保護回路を個別に識別可能にするバッテリ保護ＩＣ及びバッテリマネジメントシステムを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態のバッテリ保護ＩＣを利用したバッテリマネジメントシステムを模式的に示す図である。
【図２】本実施形態のバッテリ保護ＩＣの機能構成の第１の例を示す図である。
【図３】本実施形態のバッテリ保護ＩＣ１０ａのタイミングチャートを示す図である。
【図４】本実施形態のバッテリ保護ＩＣの機能構成の第２の例を示す図である。
【図５】本実施形態のバッテリ保護ＩＣ１０ｂのタイミングチャートを示す図である。
【図６】本実施形態のバッテリ保護ＩＣの機能構成の第３の例を示す図である。
【図７】本実施形態のバッテリ保護ＩＣ１０ｃのタイミングチャートを示す図である。
【図８】本実施形態のバッテリ保護ＩＣの機能構成の他の例を示す図である。
【発明を実施するための形態】
【０００９】
［実施形態］
以下、図を参照して本発明の実施形態について説明する。
【００１０】
＜バッテリマネジメントシステム１の概要＞
図１は、本実施形態のバッテリ保護ＩＣを利用したバッテリマネジメントシステム１を模式的に示す図である。
図１に示される通り、バッテリマネジメントシステム１は、複数の直流電圧源（以下、バッテリパックＢＴ１〜ＢＴｎ）と、複数のバッテリ保護装置ＳＶ（以下、バッテリ保護装置ＳＶ１〜ＳＶｎ）と、複数の電圧変換部ＣＶと、情報収集装置ＭＴと、を備える。以降の説明において、バッテリパックＢＴ１〜ＢＴｎを互いに区別しない場合には、総称してバッテリパックＢＴと記載し、バッテリ保護装置ＳＶ１〜ＳＶｎを互いに区別しない場合には、総称してバッテリ保護装置ＳＶと記載する。
複数のバッテリパックＢＴは、互いに直列に接続され、使用者の所望の電圧を供給する。図示する例では、バッテリパックＢＴ１〜バッテリパックＢＴｎまでのｎ個（ｎ＞０）のバッテリパックＢＴが直列に接続され、１つのバッテリパックＢＴが８０［Ｖ］の電圧を供給する。したがって、バッテリパックＢＴ１〜バッテリパックＢＴｎによって８０［Ｖ］のｎ倍の電圧を供給することができる。バッテリパックＢＴ１の負極端子は、直流電源が供給される被供給装置の負極の電源端子に接続され、バッテリパックＢＴｎの正極端子は、当該被供給装置の正極の電源端子に接続される。なお、上述では、バッテリパックＢＴがいずれも８０［Ｖ］の電圧を供給する場合について説明したが、これに限られない。バッテリマネジメントシステム１が備える複数のバッテリパックＢＴのうち、一部のバッテリパックＢＴは、他のバッテリパックＢＴと異なる電圧を供給してもよい。例えば、８０［Ｖ］の電圧を供給するバッテリパックＢＴを２つと、４０［Ｖ］の電圧を供給するバッテリパックＢＴを１つとを互いに直列に接続し、２００［Ｖ］を供給する構成にしてもよい。
【００１１】
バッテリ保護装置ＳＶは、バッテリパックＢＴ毎に備えられ、バッテリパックＢＴの電圧値や充電率等、バッテリパックＢＴの状態を監視し、バッテリパックＢＴを保護する。図示する一例では、バッテリ保護装置ＳＶ１〜ＳＶｎは、バッテリパックＢＴ１〜ＢＴｎをそれぞれ監視し、保護する。
情報収集装置ＭＴは、各バッテリ保護装置ＳＶが取得した各バッテリパックＢＴの状態を示す情報をシリアル通信によって取得する。本実施形態では、バッテリ保護装置ＳＶと、情報収集装置ＭＴとの間のシリアル通信は、例えば、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）によって実現される。また、バッテリ保護装置ＳＶと、情報収集装置ＭＴとの間のシリアル通信において、マスタ装置は、情報収集装置ＭＴであって、スレーブ装置は、バッテリ保護装置ＳＶである。バッテリ保護装置ＳＶと、情報収集装置ＭＴとの間には、データ送信ラインと、データ受信ラインと、クロックラインと、チップセレクト信号ラインと、の４種類の配線が設けられる。以降の説明において、４種類の配線を総称して通信配線と記載する。通信配線は、情報収集装置ＭＴと、バッテリ保護装置ＳＶとの間、及び隣接するバッテリ保護装置ＳＶの間に、それぞれ電圧変換部ＣＶを介してカスケード（縦続）接続される。マスタ装置は、マスターデバイスの一例である。
【００１２】
ここで、各バッテリ保護装置ＳＶは、保護対象のバッテリパックＢＴの基準電位（例えば、バッテリパックＢＴの負極端子の電位）を動作基準電位としてそれぞれ動作する。バッテリパックＢＴ１〜ＢＴｎは、直列接続されているため、それぞれの基準電位が互いに異なる。例えば、バッテリ保護装置ＳＶ２は、バッテリ保護装置ＳＶ１の保護対象のバッテリパックＢＴ１の分（この一例では、８０［Ｖ］）だけ動作基準電位が高い。したがって、バッテリ保護装置ＳＶ１と、バッテリ保護装置ＳＶ２との間の通信配線によって送受信される信号の電圧変換部ＣＶは、動作基準電位を変換する。具体的には、バッテリ保護装置ＳＶ１からバッテリ保護装置ＳＶ２に送信される信号は、電圧変換部ＣＶによって基準電位が８０［Ｖ］昇圧されて送信される。また、バッテリ保護装置ＳＶ２からバッテリ保護装置ＳＶ１に送信される信号は、電圧変換部ＣＶによって基準電位が８０［Ｖ］降圧されて送信される。電圧変換部ＣＶは、２つの隣接するバッテリ保護装置ＳＶ間に設けられ、バッテリ保護装置ＳＶ間において送受信される信号の基準電圧を上述と同様に変換する。
【００１３】
＜バッテリ保護ＩＣ１０の識別情報ＩＤについて＞
バッテリ保護装置ＳＶは、バッテリ保護ＩＣ１０を備える。情報収集装置ＭＴは、ＭＣＵ（Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）５０を備える。以降の説明において、情報収集装置ＭＴ及びバッテリ保護装置ＳＶがカスケード接続されることを、バッテリ保護ＩＣ１０及びＭＣＵ５０がカスケード接続されるとも記載する。バッテリ保護ＩＣ１０は、ＭＣＵ５０又は他のバッテリ保護ＩＣ１０とのシリアル通信に係る処理を実行する。ＭＣＵ５０は、バッテリ保護ＩＣ１０とのシリアル通信に係る処理を実行する。以降の説明において、ＭＣＵ５０とカスケード接続されるバッテリ保護ＩＣ１０のうち、ＭＣＵ５０に近いバッテリ保護ＩＣ１０を上位回路と記載し、ＭＣＵ５０と遠いバッテリ保護ＩＣ１０を下位回路と記載する。情報収集装置ＭＴと、バッテリ保護装置ＳＶとがシリアル通信を行う場合、各バッテリ保護装置ＳＶが備えるバッテリ保護ＩＣ１０には、バッテリ保護ＩＣ１０を固有に識別することが可能な情報（以下、識別情報ＩＤ）が付されることが求められる。以下、各バッテリ保護ＩＣ１０に固有の識別情報ＩＤを付す構成の詳細について説明する。
【００１４】
＜バッテリ保護装置ＳＶの構成＞
図２は、本実施形態のバッテリ保護ＩＣ１０の機能構成の第１の例を示す図である。具体的には、図２は、バッテリ保護ＩＣ１０の初期状態の機能構成を示す図である。初期状態とは、いずれのバッテリ保護ＩＣ１０にも固有の識別情報ＩＤが付されていない状態である。
以降の説明において、バッテリマネジメントシステム１が備えるバッテリ保護装置ＳＶのうち、バッテリ保護装置ＳＶ１が備えるバッテリ保護ＩＣ１０をバッテリ保護ＩＣ１０ａと記載し、バッテリ保護装置ＳＶ２が備えるバッテリ保護ＩＣ１０をバッテリ保護ＩＣ１０ｂと記載し、バッテリ保護装置ＳＶ３が備えるバッテリ保護ＩＣ１０をバッテリ保護ＩＣ１０ｃと記載する。また、バッテリ保護ＩＣ１０ａに係る構成には、符号の末尾に「ａ」を付す。また、バッテリ保護ＩＣ１０ｂに係る構成には、符号の末尾に「ｂ」を付す。また、バッテリ保護ＩＣ１０ｃに係る構成には、符号の末尾に「ｃ」を付す。また、いずれのバッテリ保護ＩＣ１０に係る構成であるかを互いに区別しない場合には、「ａ」、「ｂ」又は「ｃ」を省略して示す。また、以降の図２、図４、図６及び図８の説明において、バッテリ保護装置ＳＶ１と、バッテリ保護装置ＳＶ２との間及びバッテリ保護装置ＳＶ２と、バッテリ保護装置ＳＶ３との間に配置される電圧変換部ＣＶについては記載を省略し、各バッテリ保護装置ＳＶ間の信号は、電圧変換部ＣＶによって電圧変化がされているものとして説明する。
【００１５】
図２に示される通り、バッテリ保護ＩＣ１０は、制御部１１と、記憶部１２と、通信部１３とを備える。制御部１１は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのハードウェアプロセッサがプログラム（ソフトウェア）を実行することにより記憶制御部１１０と、切替部１１１と、をその機能部として実現する。また、制御部１１のうち一部又は全部（内包する記憶部を除く）は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのハードウェア（回路部；circuitryを含む）によって実現されてもよいし、ソフトウェアとハードウェアの協働によって実現されてもよい。記憶部１２は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の揮発性メモリによって実現され、識別情報ＩＤが記憶される。バッテリ保護装置ＳＶの電源投入時や、初期化時等において、記憶部１２に記憶される識別情報ＩＤは、初期値（この一例では、「０」）を示す。図２に示される例では、記憶部１２ａ〜１２ｃには、初期値の識別情報ＩＤａ〜ＩＤｃがそれぞれ記憶される。なお、「初期値」には、識別情報ＩＤが記憶されていない不定値も含まれる。
【００１６】
記憶制御部１１０は、バッテリ保護ＩＣ１０にチップセレクト信号が供給され、識別情報ＩＤを示すデータを受信している場合であって、記憶部１２に初期値の識別情報ＩＤが記憶されている場合に、受信した識別情報ＩＤをバッテリ保護ＩＣ１０の識別情報ＩＤとして記憶部１２に記憶させる。切替部１１１は、識別情報設定フラグの状態に応じて、通信部１３の状態を切り替える。識別情報設定フラグは、受信された識別情報ＩＤが記憶部１２に記憶されたことを示すフラグである。
【００１７】
通信部１３は、制御部１１の制御に基づいて、情報収集装置ＭＴ又は他のバッテリ保護装置ＳＶとシリアル通信する。通信部１３は、隣接する上位回路と通信配線によって接続される４つの端子と、隣接する下位回路と通信配線によって接続される４つの端子とを備える。以下、バッテリ保護ＩＣ１０の通信部１３と、他のバッテリ保護ＩＣとの接続の詳細について説明する。
【００１８】
＜通信部１３の接続＞
通信部１３は、隣接する上位回路と通信配線によって接続されるデータ送信端子ＳＤＯ＿Ｏと、チップセレクト受信端子ＣＳＸ＿Ｉと、クロック受信端子ＳＣＫ＿Ｉと、データ受信端子ＳＤＩ＿Ｉとの４つの端子を備える。データ送信端子ＳＤＯ＿Ｏは、隣接する上位回路のデータ受信端子ＳＤＩ又はデータ受信端子ＳＤＯ＿Ｉと、データ送信ラインによって接続される。チップセレクト受信端子ＣＳＸ＿Ｉは、隣接する上位回路のチップセレクト送信端子ＣＳＸ又はチップセレクト送信端子ＣＳＸ＿Ｏと、チップセレクト信号ラインによって接続される。クロック受信端子ＳＣＫ＿Ｉは、隣接する上位回路のクロック送信端子ＳＣＫ又はクロック送信端子ＳＣＫ＿Ｏと、クロックラインによって接続される。データ受信端子ＳＤＩ＿Ｉは、隣接する上位回路のデータ送信端子ＳＤＯ又はデータ送信端子ＳＤＩ＿Ｏと、データ受信ラインによって接続される。
【００１９】
また、通信部１３は、隣接する下位回路と通信配線によって接続されるデータ受信端子ＳＤＯ＿Ｉと、チップセレクト送信端子ＣＳＸ＿Ｏと、クロック送信端子ＳＣＫ＿Ｏと、データ送信端子ＳＤＩ＿Ｏとの４つの端子を備える。データ受信端子ＳＤＯ＿Ｉは、隣接する下位回路のデータ送信端子ＳＤＯ＿Ｏと、データ送信ラインによって接続される。チップセレクト送信端子ＣＳＸ＿Ｏは、隣接する下位回路のチップセレクト受信端子ＣＳＸ＿Ｉと、チップセレクト信号ラインによって接続される。クロック送信端子ＳＣＫ＿Ｏは、隣接する下位回路のクロック受信端子ＳＣＫ＿Ｉと、クロックラインによって接続される。データ送信端子ＳＤＩ＿Ｏは、隣接する下位回路のデータ受信端子ＳＤＩ＿Ｉと、データ受信ラインによって接続される。
【００２０】
＜各端子について＞
以下、通信部１３が備える各端子の機能について説明する。クロック受信端子ＳＣＫ＿Ｉには、上位回路からクロック信号が供給される。クロック送信端子ＳＣＫ＿Ｏは、クロック受信端子ＳＣＫ＿Ｉに供給されたクロック信号を下位回路に供給する。通信部１３は、当該クロック信号に基づいて、データの送受信を行う。具体的には、データ送信端子ＳＤＯ＿Ｏ及びデータ受信端子ＳＤＩ＿Ｉが上位回路に送受信するデータは、クロック信号の立ち上がり又は立ち下がりに同期して送受信される。また、データ受信端子ＳＤＯ＿Ｉ及びデータ送信端子ＳＤＩ＿Ｏが下位回路に送受信するデータは、クロック信号の立ち上がり又は立下りに同期して送受信される。
【００２１】
チップセレクト受信端子ＣＳＸ＿Ｉには、上位回路からチップセレクト信号が供給される。切替部１１１は、識別情報設定フラグに基づいて、チップセレクト受信端子ＣＳＸ＿Ｉに供給されたチップセレクト信号を、チップセレクト送信端子ＣＳＸ＿Ｏから下位回路に供給しない状態又は下位回路に供給する状態のいずれか一方に切り替える。図２に示される通り、初期状態において、チップセレクト送信端子ＣＳＸ＿Ｏは、チップセレクト受信端子ＣＳＸ＿Ｉに供給されたチップセレクト信号を下位回路に供給しない状態である。チップセレクト信号とは、シリアル通信のマスタ装置である情報収集装置ＭＴ（ＭＣＵ５０）が供給する信号であって、シリアル通信を行うバッテリ保護ＩＣ１０を示す信号である。具体的には、チップセレクト信号は、ハイレベル又はローレベルの２つの状態に変化する信号である。バッテリ保護ＩＣ１０のうち、ローレベルのチップセレクト信号が供給されるバッテリ保護ＩＣ１０は、上位回路や下位回路とのデータの送受信を行う。なお、チップセレクト信号を下位回路に供給しない状態とは、信号を下位回路に供給しない状態である。この状態において、チップセレクト信号ラインは、電気的にハイインピーダンス状態に制御されない。
【００２２】
データ受信端子ＳＤＯ＿Ｉは、下位回路からデータを受信する。また、データ送信端子ＳＤＯ＿Ｏは、データ受信端子ＳＤＯ＿Ｉが受信したデータを上位回路に送信する。データ受信端子ＳＤＩ＿Ｉは、上位回路からデータを受信する。ここで、初期状態において、上位回路から下位回路に送信されるデータとは、例えば、当該下位回路の識別情報ＩＤを示すデータである。記憶制御部１１０は、バッテリ保護ＩＣ１０にチップセレクト信号が供給されており、後述する識別情報設定フラグがオフ状態の場合、受信した識別情報ＩＤを自回路の識別情報ＩＤとして記憶部１２に記憶させる。また、制御部１１は、受信された識別情報ＩＤに所定の値（この一例では、「１」）を加算し、下位回路の識別情報ＩＤを生成する。通信部１３は、制御部１１によって生成されたデータであって、隣接する下位回路の識別情報ＩＤを示すデータを、データ送信端子ＳＤＩ＿Ｏから下位回路に送信する。なお、データ送信ラインと、データ受信ラインとは、共用されてもよい。この場合、共用ラインは、通常動作時は、上位回路から下位回路へコマンドやデータを送る配線として用いられ、バッテリパックＢＴの状態を示す情報等を読みだす動作時は、下位回路から上位回路へデータを送る配線として用いられる。このように共用ラインの動作を予め定めることにより、バッテリ保護ＩＣ１０間の通信配線の種類を減らすことができる。
【００２３】
＜バッテリ保護ＩＣ１０ａに識別情報ＩＤが付されるまでの動作＞
図３は、本実施形態のバッテリ保護ＩＣ１０ａのタイミングチャートを示す図である。図３に示される通り、時刻ｔ１において、クロック受信端子ＳＣＫ＿Ｉには、ＭＣＵ５０のクロック送信端子（図示するクロック送信端子ＳＣＫ）からクロック信号が供給される。また、時刻ｔ１において、チップセレクト受信端子ＣＳＸ＿Ｉには、ＭＣＵ５０のチップセレクト送信端子（図示するチップセレクト送信端子ＣＳＸ）からローレベルのチップセレクト信号が供給される。ここで、ＭＣＵ５０及びバッテリ保護ＩＣ１０は、クロック信号の立ち下がり毎に１ｂｉｔのデータを送受信する。また、ＭＣＵ５０及びバッテリ保護ＩＣ１０は、８ｂｉｔを１データとして送受信する。したがって、ＭＣＵ５０は、カスケード接続されるバッテリ保護ＩＣ１０の識別情報ＩＤを送信することが可能なクロック数に応じた時間だけチップセレクト信号を供給する。
【００２４】
時刻ｔ１からクロック信号の８回目の立ち下がりが発生する時刻（図示する時刻ｔ２）までの間に、バッテリ保護ＩＣ１０ａのデータ受信端子ＳＤＩ＿Ｉは、ＭＣＵ５０のデータ送信端子（図示するデータ送信端子ＳＤＯ）からバッテリ保護ＩＣ１０ａの識別情報ＩＤａとして「１」を示すデータを受信する。記憶制御部１１０ａは、時刻ｔ２において、ローレベルのチップセレクト信号が供給され、かつ識別情報設定フラグがオフ状態のため、受信した「１」を示す識別情報ＩＤａを、バッテリ保護ＩＣ１０ａの識別情報ＩＤａとして記憶部１２ａに記憶させる。
以降の説明において、バッテリ保護ＩＣ１０の識別情報ＩＤが記憶部１２に記憶されることを、バッテリ保護ＩＣ１０に識別情報ＩＤが付されるとも記載する。
【００２５】
制御部１１ａは、バッテリ保護ＩＣ１０ａに識別情報ＩＤａが付されたことで、時刻ｔ２においてバッテリ保護ＩＣ１０ａの識別情報設定フラグをオン（ハイレベル）にする。切替部１１１ａは、時刻ｔ２において識別情報設定フラグがオンになることで、チップセレクト送信端子ＣＳＸ＿Ｏの状態を、チップセレクト受信端子ＣＳＸ＿Ｉに供給されるチップセレクト信号を下位回路に供給する状態に切り替える。また、制御部１１ａは、データ受信端子ＳＤＩ＿Ｉが受信するバッテリ保護ＩＣ１０ａの識別情報ＩＤａを示す「１」に「１」を加算した「２」をデータ送信端子ＳＤＩ＿Ｏからバッテリ保護ＩＣ１０ｂに送信する。
ここで、切替部１１１がチップセレクト送信端子ＣＳＸ＿Ｏの状態を切り替えることにより、下位回路に供給されるチップセレクト信号は、第２の許可信号の一例である。
【００２６】
＜バッテリ保護ＩＣ１０ｂの構成＞
図４は、本実施形態のバッテリ保護ＩＣ１０ｂの機能構成の第２の例を示す図である。具体的には、図４は、バッテリ保護ＩＣ１０の第２状態の機能構成を示す図である。第２状態とは、初期状態の後の状態であって、バッテリ保護ＩＣ１０ａに識別情報ＩＤａが付され、他のバッテリ保護ＩＣ１０に識別情報ＩＤが付されていない状態である。
図４に示される通り、第２状態は、バッテリ保護ＩＣ１０ａのチップセレクト送信端子ＣＳＸ＿Ｏの状態が、チップセレクト受信端子ＣＳＸ＿Ｉに供給されるチップセレクト信号をバッテリ保護ＩＣ１０ｂに供給する状態に切り替えられている点が、初期状態と異なる。バッテリ保護ＩＣ１０ｂは、時刻ｔ２において、チップセレクト信号がバッテリ保護ＩＣ１０ａから供給される。
【００２７】
＜バッテリ保護ＩＣ１０ｂに識別情報ＩＤが付されるまでの動作＞
図５は、本実施形態のバッテリ保護ＩＣ１０ｂのタイミングチャートを示す図である。図３及び図５に示される通り、バッテリ保護ＩＣ１０ｂのチップセレクト受信端子ＣＳＸ＿Ｉには、時刻ｔ２において、バッテリ保護ＩＣ１０ａのチップセレクト送信端子ＣＳＸ＿Ｏからローレベルのチップセレクト信号が供給される。換言すると、チップセレクト受信端子ＣＳＸ＿Ｉには、時刻ｔ１から時刻ｔ２までの間、バッテリ保護ＩＣ１０ａからハイレベルのチップセレクト信号が供給され、バッテリ保護ＩＣ１０ｂは、時刻ｔ１から時刻ｔ２までの間、データの送受信を行わない。また、クロック受信端子ＳＣＫ＿Ｉには、バッテリ保護ＩＣ１０ａのクロック送信端子からクロック信号が供給される。
【００２８】
時刻ｔ２からクロック信号の８回目の立ち下がりが発生する時刻（図示する時刻ｔ３）までの間に、バッテリ保護ＩＣ１０ｂのデータ受信端子ＳＤＩ＿Ｉは、バッテリ保護ＩＣ１０ａからバッテリ保護ＩＣ１０ｂの識別情報ＩＤｂとして「２」を示すデータを受信する。記憶制御部１１０ｂは、時刻ｔ３において、ローレベルのチップセレクト信号が供給され、かつ識別情報設定フラグがオフ状態のため、受信した「２」を示す識別情報ＩＤｂを、バッテリ保護ＩＣ１０ｂの識別情報ＩＤｂとして記憶部１２ｂに記憶させる。
【００２９】
制御部１１ｂは、バッテリ保護ＩＣ１０ｂに識別情報ＩＤｂが付されたことで、時刻ｔ３においてバッテリ保護ＩＣ１０ｂの識別情報設定フラグをオン（ハイレベル）にする。切替部１１１ｂは、時刻ｔ３において識別情報設定フラグがオンになることで、チップセレクト送信端子ＣＳＸ＿Ｏの状態を、チップセレクト受信端子ＣＳＸ＿Ｉに供給されるチップセレクト信号を下位回路に供給する状態に切り替える。また、制御部１１ｂは、データ受信端子ＳＤＩ＿Ｉが受信するバッテリ保護ＩＣ１０ｂの識別情報ＩＤｂを示す「２」に「１」を加算した「３」をデータ送信端子ＳＤＩ＿Ｏからバッテリ保護ＩＣ１０ｃに送信する。
【００３０】
＜バッテリ保護ＩＣ１０ｃの構成＞
図６は、本実施形態のバッテリ保護ＩＣ１０ｃの機能構成の第３の例を示す図である。具体的には、図６は、バッテリ保護ＩＣ１０の第３状態の機能構成を示す図である。第３状態とは、第２状態の後の状態であって、バッテリ保護ＩＣ１０ｂ及びバッテリ保護ＩＣ１０ｂに識別情報ＩＤが付され、バッテリ保護ＩＣ１０ｃに識別情報ＩＤが付されていない状態である。
図６に示される通り、第３状態は、バッテリ保護ＩＣ１０ａ及びバッテリ保護ＩＣ１０ｂのチップセレクト送信端子ＣＳＸ＿Ｏの状態が、チップセレクト受信端子ＣＳＸ＿Ｉに供給されるチップセレクト信号を下位回路に供給する状態に切り替えられている点が、初期状態及び第２状態と異なる。バッテリ保護ＩＣ１０ｃは、時刻ｔ３において、チップセレクト信号がバッテリ保護ＩＣ１０ｂから供給される。
【００３１】
＜バッテリ保護ＩＣ１０ｃに識別情報ＩＤが付されるまでの動作＞
図７は、本実施形態のバッテリ保護ＩＣ１０ｃのタイミングチャートを示す図である。図５及び図７に示される通り、バッテリ保護ＩＣ１０ｃのチップセレクト受信端子ＣＳＸ＿Ｉには、時刻ｔ３において、バッテリ保護ＩＣ１０ｂのチップセレクト送信端子ＣＳＸ＿Ｏからローレベルのチップセレクト信号が供給される。換言すると、チップセレクト受信端子ＣＳＸ＿Ｉには、時刻ｔ１から時刻ｔ３までの間、バッテリ保護ＩＣ１０ｂからハイレベルのチップセレクト信号が供給され、バッテリ保護ＩＣ１０ｃは、時刻ｔ１から時刻ｔ３までの間、データの送受信を行わない。また、クロック受信端子ＳＣＫ＿Ｉには、バッテリ保護ＩＣ１０ｂのクロック送信端子からクロック信号が供給される。
【００３２】
時刻ｔ３からクロック信号の８回目の立ち下がりが発生する時刻（図示する時刻ｔ４）までの間に、バッテリ保護ＩＣ１０ｃのデータ受信端子ＳＤＩ＿Ｉは、バッテリ保護ＩＣ１０ｂからバッテリ保護ＩＣ１０ｃの識別情報ＩＤｃとして「３」を示すデータを受信する。記憶制御部１１０ｃは、時刻ｔ２において、ローレベルのチップセレクト信号が供給され、かつ識別情報設定フラグがオフ状態のため、受信した「３」を示す識別情報ＩＤａを、バッテリ保護ＩＣ１０ｃの識別情報ＩＤｃとして記憶部１２ｃに記憶させる。
【００３３】
制御部１１ｃは、バッテリ保護ＩＣ１０ｃに識別情報ＩＤｃが記憶されたことで、時刻ｔ４においてバッテリ保護ＩＣ１０ｃの識別情報設定フラグをオン（ハイレベル）にする。切替部１１１ｃは、時刻ｔ４において識別情報設定フラグがオンになることで、チップセレクト送信端子ＣＳＸ＿Ｏの状態を、チップセレクト受信端子ＣＳＸ＿Ｉに供給されるチップセレクト信号を下位回路に供給する状態に切り替える。また、制御部１１ｃは、データ受信端子ＳＤＩ＿Ｉが受信するバッテリ保護ＩＣ１０ｃの識別情報ＩＤｃを示す「３」に「１」を加算した「４」をデータ送信端子ＳＤＩ＿Ｏからバッテリ保護ＩＣ１０ｃの下位回路（例えば、バッテリ保護ＩＣ１０ｄ）に送信する。
【００３４】
上述した構成によって、各バッテリ保護ＩＣ１０には、互いに異なる識別情報ＩＤを付すことができる。記憶部１２に記憶された識別情報ＩＤは、バッテリ保護装置ＳＶの電源が落とされるまで又はバッテリ保護装置ＳＶが初期化されるまでの間、識別情報ＩＤを保持する。
【００３５】
＜所定の値を減算し、識別情報ＩＤを送信する場合＞
なお、上述では、制御部１１は、識別情報ＩＤに所定の値（この一例では、「１」）を加算し、データ送信端子ＳＤＩ＿Ｏから送信する場合について説明したが、これに限られない。制御部１１は、例えば、識別情報ＩＤに所定の値（例えば、「１」）を減算し、データ送信端子ＳＤＩ＿Ｏから送信してもよい。この場合、最上位回路（ＭＣＵ５０）は、カスケード接続されるバッテリ保護ＩＣ１０の数に応じた値を示す識別情報ＩＤを下位回路に送信する。また、加算又は減算される値は、「１」以外の値であってもよく、いずれの値であってもよい。また、バッテリ保護ＩＣ１０は、下位回路に送信する識別情報ＩＤを、加算又は減算以外に処理によって生成してもよい。バッテリ保護ＩＣ１０は、例えば、各バッテリ保護ＩＣ１０の識別情報ＩＤが重複しない値となるような処理であれば、いずれの処理によって下位回路に送信する識別情報ＩＤを生成してもよい。
【００３６】
＜クロック信号の供給状態を切り替える場合＞
また、上述では、切替部１１１は、チップセレクト受信端子ＣＳＸ＿Ｉに供給されたチップセレクト信号を、チップセレクト送信端子ＣＳＸ＿Ｏから下位回路に供給しない状態又は下位回路に供給する状態のいずれか一方に切り替える場合について説明したが、これに限られない。切替部１１１は、例えば、チップセレクト信号に代えて、クロック信号を下位回路に供給しない状態又は供給する状態に切り替える構成であってもよい。
図８は、本実施形態のバッテリ保護ＩＣ１０の機能構成の他の例を示す図である。
図８に示される通り、初期状態において、クロック送信端子ＳＣＫ＿Ｏは、クロック受信端子ＳＣＫ＿Ｉに供給されたクロック信号を下位回路に供給しない状態である。また、切替部１１１は、識別情報設定フラグがオンになることに伴って、クロック送信端子ＳＣＫ＿Ｏからクロック信号を下位回路に供給する状態に切り替える。下位回路のバッテリ保護ＩＣ１０は、識別情報ＩＤを示すデータを受信していても、クロック信号を受信するまでの間、つまり、隣接する上位回路に識別情報ＩＤが付されるまでの間、識別情報ＩＤが記憶部１２に記憶されない。したがって、隣接するバッテリ保護ＩＣ１０に同一の識別情報ＩＤが付されることを抑制することができる。つまり、互いに異なる識別情報ＩＤをバッテリ保護ＩＣ１０に付すことができる。
ここで、切替部１１１がクロック送信端子ＳＣＫ＿Ｏの状態を切り替えることにより、下位回路に送信されるクロック信号は、第２の許可信号の一例である。
【００３７】
［実施形態のまとめ］
以上説明したように、本実施形態のバッテリ保護ＩＣ１０は、隣接して縦続接続された上位回路の送信端子と接続され、上位回路から情報を受信する上位受信端子（データ受信端子ＳＤＩ＿Ｉ）と、隣接して縦続接続された下位回路の受信端子と接続され、下位回路に情報を送信する下位送信端子（データ送信端子ＳＤＩ＿Ｏ）と、上位受信端子によって受信された情報が複数のバッテリ保護ＩＣを固有に識別する識別情報（識別情報ＩＤ）として記憶される記憶部（記憶部１２）と、上位回路から通信を許可することを示す許可信号（チップセレクト信号又はクロック信号）が供給される上位信号入力端子（チップセレクト受信端子ＣＳＸ＿Ｉ又はクロック受信端子ＳＣＫ＿Ｉ）と、上位信号入力端子に供給される許可信号に基づいて生成された第２の許可信号（チップセレクト信号又はクロック信号）を、下位回路に出力する下位信号出力端子（チップセレクト送信端子ＣＳＸ＿Ｏ又はクロック送信端子ＳＣＫ＿Ｏ）と、記憶部１２に識別情報ＩＤが記憶されていない場合であって、上位信号入力端子に許可信号が供給されている場合には、上位受信端子によって受信された識別情報ＩＤを、自回路を固有に識別する情報として記憶部１２に記憶させる記憶制御部１１０と、記憶部１２に識別情報ＩＤが記憶されていない場合には、下位信号出力端子を、第２の許可信号を出力しない状態にし、記憶部１２記憶部に識別情報ＩＤが記憶されている場合には、下位信号出力端子を、第２の許可信号を出力する状態にする切替部１１１と、を備える。
【００３８】
本実施形態のバッテリ保護ＩＣ１０は、最上位回路から最下位回路までの複数のバッテリ保護ＩＣ１０について、シリアル通信線が縦続接続されている。一般に、シリアル通信線が複数のバッテリ保護ＩＣ１０について縦続接続されている場合において、バッテリ保護ＩＣ１０に対して識別情報ＩＤが付与されていない状態では、ＭＣＵ５０は各バッテリ保護ＩＣ１０を個別に識別して情報を送信することができない。
本実施形態のバッテリ保護ＩＣ１０は、上述の構成を備えることにより、バッテリ保護ＩＣ１０に識別情報ＩＤが付与されるまでは、上位回路から供給される許可信号を、下位回路に対して供給しない。本実施形態のバッテリ保護ＩＣ１０は、上位回路から許可信号が供給されている状態において、上位回路からシリアル通信線によって識別情報ＩＤを受信すると、この識別情報ＩＤを自回路の識別情報ＩＤとして自回路の記憶部に記憶させる。本実施形態のバッテリ保護ＩＣ１０は、自回路の記憶部に識別情報ＩＤを記憶させると、上位回路から供給される許可信号を、下位回路に対して供給する。
つまり、本実施形態のバッテリ保護ＩＣ１０は、複数のバッテリ保護ＩＣ１０について縦続接続されているシリアル通信線を利用して、最上位回路から最下位回路までの各バッテリ保護ＩＣ１０に対して識別情報ＩＤを順に付与する。
したがって、本実施形態のバッテリ保護ＩＣ１０によれば、シリアル通信線を縦続接続することにより、バッテリ保護ＩＣ１０の端子数を増加させることなく、複数のバッテリ保護ＩＣ１０に対して個別に識別情報ＩＤを付与することができる。
【００３９】
また、本実施形態のバッテリ保護ＩＣ１０において、識別情報ＩＤとは、上位回路の識別情報ＩＤに基づく信号であって、送信端子は、受信端子によって受信された識別情報ＩＤと、所定の値（この一例では、「１」）とに基づいて生成された下位回路の識別情報ＩＤを下位回路に送信する。これにより、本実施形態のバッテリ保護ＩＣ１０は、所定の値を加算又は減算する簡便な方法によって、バッテリ保護ＩＣ１０に互いに異なる識別情報ＩＤを付すことができる。
【００４０】
＜識別情報ＩＤに加算や減算を行わない場合＞
なお、上述では、制御部１１が受信した識別情報ＩＤに演算処理を行い、下位回路の識別情報ＩＤを生成する場合について説明したが、これに限られない。ＭＣＵ５０は、予め定められた各バッテリ保護ＩＣ１０の識別情報ＩＤをデータとして送信する構成であってもよい。この場合、ＭＣＵ５０は、カスケード接続されるバッテリ保護ＩＣ１０の数に応じて、８ｂｉｔずつ識別情報ＩＤを送信する。また、制御部１１は、受信した識別情報ＩＤに演算処理を行わず、受信した識別情報ＩＤを下位回路に送信する。
【００４１】
以上説明したように、本実施形態のバッテリ保護ＩＣ１０において、識別情報ＩＤとは、上位回路のうち、最上位に配置される回路（ＭＣＵ５０）によって予め定められ、下位信号出力端子は、受信端子によって受信された識別情報ＩＤを、下位回路に送信する。これにより、本実施形態のバッテリ保護ＩＣ１０は、予め定められた所望の識別情報ＩＤを各バッテリ保護ＩＣ１０に付すことができる。なお、ここでは識別情報ＩＤを記憶する記憶部１２として揮発性メモリの例で説明したが、書換え可能な不揮発性メモリや１回のみ書込み可能な不揮発性メモリであってもよい。
【００４２】
＜最下位回路のバッテリ保護ＩＣ１０の識別情報ＩＤを予め記憶する場合＞
なお、バッテリ保護ＩＣ１０がＭＣＵ５０からカスケード接続の段数において最も遠い最下位回路である場合、バッテリ保護ＩＣ１０は、下位回路に識別情報ＩＤを示すデータを送信しない構成であってもよい。バッテリ保護ＩＣ１０は、例えば、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリ、ＳＤカード、ＨＤＤ（hard disk drive）等の不揮発性のメモリを備え、当該メモリには、最下位回路のバッテリ保護ＩＣ１０の識別情報ＩＤを示す情報が予め記憶されている構成であってもよい。この場合、制御部１１は、予め記憶される最下位回路のバッテリ保護ＩＣ１０の識別情報ＩＤと、記憶部１２に記憶される識別情報ＩＤとが合致する場合、下位回路に識別情報ＩＤを示すデータを送信しない。具体的には、切替部１１１は、チップセレクト受信端子ＣＳＸ＿Ｉに供給されたチップセレクト信号を、チップセレクト送信端子ＣＳＸ＿Ｏから下位回路に供給しない状態にする。また、ＭＣＵ５０から識別情報ＩＤを送信する際の情報の一部に（例えば、下位ビットに）最下位回路の識別情報ＩＤを含め、加算された識別情報ＩＤの値と、当該最下位回路の識別情報ＩＤとが一致した場合、バッテリ保護ＩＣ１０が最下位回路であると判断する構成としてもよい。
【００４３】
以上説明したように、本実施形態のバッテリ保護ＩＣ１０において、切替部１１１は、記憶部１２に記憶されている識別情報ＩＤが最下位回路の識別情報ＩＤである場合、下位信号出力端子を、第２の許可信号の出力が不可能な状態にする。これにより、本実施形態のバッテリ保護ＩＣ１０は、カスケード接続されるバッテリ保護ＩＣ１０のうち、所望の数のバッテリ保護ＩＣ１０にだけ識別情報ＩＤを付すことができる。
【符号の説明】
【００４４】
１…バッテリマネジメントシステム、１０、１０ａ、１０ｂ、１０ｃ、１０ｄ…バッテリ保護ＩＣ、１１、１１ａ、１１ｂ、１１ｃ…制御部、１２、１２ａ、１２ｂ、１２ｃ…記憶部、１３…通信部、１１０、１１０ａ、１１０ｂ、１１０ｃ…記憶制御部、１１１、１１１ａ、１１１ｂ、１１１ｃ…切替部、ＢＴ、ＢＴ１、ＢＴｎ…バッテリパック、ＩＤ、ＩＤａ、ＩＤｂ、ＩＤｃ…識別情報、５０…ＭＣＵ、ＭＴ…情報収集装置、ＣＳＸ＿Ｉ…チップセレクト受信端子、ＣＳＸ＿Ｏ…チップセレクト送信端子、ＳＣＫ＿Ｉ…クロック受信端子、ＳＣＫ＿Ｏ…クロック送信端子、ＳＤＩ＿Ｉ、ＳＤＯ＿Ｉ…データ受信端子、ＳＤＩ＿Ｏ、ＳＤＯ＿Ｏ…データ送信端子、ＳＶ、ＳＶ１、ＳＶ２、ＳＶ３、ＳＶｎ…バッテリ保護装置、ＣＶ…電圧変換部
【図１】
2019103331.tif 000003
【図２】
2019103331.tif 000004
【図３】
2019103331.tif 000005
【図４】
2019103331.tif 000006
【図５】
2019103331.tif 000007
【図６】
2019103331.tif 000008
【図７】
2019103331.tif 000009
【図８】
2019103331.tif 000010