(57)【要約】【課題】スティフナを用いた高性能の電子装置を実現する。【解決手段】スティフナ５０は、ヒートシンク４０が連結される連結部５０ａを有する基板５１と、基板５１上に設けられた絶縁層５２と、絶縁層５２内に設けられたキャパシタ５３とを含む。キャパシタ５３は、誘電体層とその表裏面に設けられた電極層を有する。スティフナ５０は、半導体デバイス２０が実装された回路基板１０を挟んで配置されるヒートシンク４０と連結部５０ａで連結され、そのキャパシタ５３の電極層は、回路基板１０と電気的に接続される。【選択図】図３
2019212755.tif 000002
【特許請求の範囲】
【請求項１】
ヒートシンクが連結される連結部を有する基板と、
前記基板上に設けられた絶縁層と、
前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第１面に設けられた第１電極層と、前記誘電体層の前記第１面とは反対の第２面に設けられた第２電極層とを有するキャパシタと
を含むことを特徴とするスティフナ。
【請求項２】
前記絶縁層の、前記基板側とは反対側の表面に設けられ、前記第１電極層と電気的に接続された第１端子と、
前記絶縁層の前記表面に設けられ、前記第２電極層と電気的に接続された第２端子と
を含むことを特徴とする請求項１に記載のスティフナ。
【請求項３】
前記第１端子は、前記絶縁層の前記表面から突出する第１突起電極を含み、
前記第２端子は、前記絶縁層の前記表面から突出する第２突起電極を含むことを特徴とする請求項２に記載のスティフナ。
【請求項４】
前記第１電極層及び前記第２電極層はそれぞれ、前記誘電体層を挟んで前記表面側及び前記基板側に設けられ、
前記第１端子は、前記絶縁層内に設けられた第１ビアを通じて前記第１電極層と電気的に接続され、
前記第２端子は、前記絶縁層内に設けられ前記第１電極層を非接触で貫通し前記誘電体層を貫通する第２ビアを通じて前記第２電極層と電気的に接続されることを特徴とする請求項２又は３に記載のスティフナ。
【請求項５】
前記絶縁層の前記表面に設けられ、前記第１電極層及び前記第２電極層から電気的に分離された第３端子を含むことを特徴とする請求項２乃至４のいずれかに記載のスティフナ。
【請求項６】
前記連結部は、ロッドが挿入されて固定される孔を有することを特徴とする請求項１乃至５のいずれかに記載のスティフナ。
【請求項７】
回路基板と、
前記回路基板上に実装された半導体デバイスと、
前記半導体デバイス上に設けられ、前記半導体デバイスと熱的に接続されたヒートシンクと、
前記回路基板下の、前記半導体デバイスと対向する領域に設けられ、前記ヒートシンクと連結されたスティフナと
を含み、
前記スティフナは、
前記ヒートシンクが連結された連結部を有する基板と、
前記基板の、前記回路基板との対向面上に設けられた絶縁層と、
前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第１面に設けられ前記回路基板と電気的に接続された第１電極層と、前記誘電体層の前記第１面とは反対の第２面に設けられ前記回路基板と電気的に接続された第２電極層とを有するキャパシタと
を含むことを特徴とする電子装置。
【請求項８】
前記回路基板を貫通し、一端部が前記ヒートシンクに接続され、他端部が前記スティフナに接続されて、前記ヒートシンクと前記スティフナとを連結するロッドを含むことを特徴とする請求項７に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スティフナ及び電子装置に関する。
【背景技術】
【０００２】
半導体デバイスを用いた電子装置に関し、例えば、ヒートシンクとプリント基板との間に、ＬＳＩ（Large Scale Integration）チップパッケージを実装したインターポーザ基板を挟み込む構造を採用したものが知られている。この構造では、例えば、バネ付きボルトがヒートシンクからプリント基板の裏面に貫通され、先端がプリント基板の裏面でナットに螺合されることで、ヒートシンクとプリント基板とが連結される。
【０００３】
また、半導体デバイスを用いた電子装置に関し、電源安定化等の観点から、半導体パッケージ基板に薄膜キャパシタ（Thin Film Capacitor；ＴＦＣ）を内蔵する技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２００８／１１７４２１号パンフレット
【非特許文献】
【０００５】
【非特許文献１】“薄膜キャパシタが内蔵可能な半導体パッケージサブストレートを開発”、［online］、富士通インターコネクトテクノロジーズ株式会社、２０１６年５月２３日、［２０１８年３月１９日検索］、インターネット<URL: http://www.fujitsu.com/jp/group/fict/resources/news/press-releases/2016/0523/r20160523.html>
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ヒートシンクは、例えば、発熱する半導体デバイス上に設けられ、その過熱を抑える。ヒートシンクを安定に固定するため、例えば、表面に半導体デバイスが実装された回路基板の裏面に、平板状のスティフナが設けられる場合がある。一方、性能向上の観点から、表面に半導体デバイスが実装された回路基板の裏面には、コンデンサが実装される場合がある。しかし、回路基板の裏面に平板状のスティフナが設けられると、コンデンサの配置場所が制限されてしまい、十分な性能向上が図れないことが起こり得る。
【０００７】
１つの側面では、本発明は、高性能の電子装置を得ることのできるスティフナを実現することを目的とする。
また、１つの側面では、本発明は、スティフナを用いた高性能の電子装置を実現することを目的とする。
【課題を解決するための手段】
【０００８】
１つの態様では、ヒートシンクが連結される連結部を有する基板と、前記基板上に設けられた絶縁層と、前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第１面に設けられた第１電極層と、前記誘電体層の前記第１面とは反対の第２面に設けられた第２電極層とを有するキャパシタとを含むスティフナが提供される。
【０００９】
また、１つの態様では、回路基板と、前記回路基板上に実装された半導体デバイスと、前記半導体デバイス上に設けられ、前記半導体デバイスと熱的に接続されたヒートシンクと、前記回路基板下の、前記半導体デバイスと対向する領域に設けられ、前記ヒートシンクと連結されたスティフナとを含み、前記スティフナは、前記ヒートシンクが連結された連結部を有する基板と、前記基板の、前記回路基板との対向面上に設けられた絶縁層と、前記絶縁層内に設けられ、誘電体層と、前記誘電体層の第１面に設けられ前記回路基板と電気的に接続された第１電極層と、前記誘電体層の前記第１面とは反対の第２面に設けられ前記回路基板と電気的に接続された第２電極層とを有するキャパシタとを含む電子装置が提供される。
【発明の効果】
【００１０】
１つの側面では、高性能の電子装置を得ることのできるスティフナが実現される。
また、１つの側面では、スティフナを用いた高性能の電子装置が実現される。
【図面の簡単な説明】
【００１１】
【図１】電子装置の第１の例を示す図である。
【図２】電子装置の第２の例を示す図である。
【図３】第１の実施の形態に係る電子装置の一例を示す図（その１）である。
【図４】第１の実施の形態に係る電子装置の一例を示す図（その２）である。
【図５】第１の実施の形態に係るスティフナの連結部の構成例を示す図である。
【図６】第１の実施の形態に係るスティフナの一例を示す図である。
【図７】第１の実施の形態に係るスティフナの形成方法の第１の例を示す図（その１）である。
【図８】第１の実施の形態に係るスティフナの形成方法の第１の例を示す図（その２）である。
【図９】第１の実施の形態に係るスティフナの形成方法の第１の例を示す図（その３）である。
【図１０】第１の実施の形態に係るスティフナの形成方法の第１の例を示す図（その４）である。
【図１１】第１の実施の形態に係るスティフナの形成方法の第２の例を示す図（その１）である。
【図１２】第１の実施の形態に係るスティフナの形成方法の第２の例を示す図（その２）である。
【図１３】第１の実施の形態に係る電子装置の組み立て方法の第１の例を示す図である。
【図１４】第１の実施の形態に係る電子装置の組み立て方法の第２の例を示す図である。
【図１５】第１の実施の形態に係るスティフナと回路基板との接続の一例を示す図である。
【図１６】第１の実施の形態に係るスティフナと回路基板との接続の変形例を示す図である。
【図１７】第２の実施の形態に係る電子装置の一例を示す図である。
【図１８】第２の実施の形態に係る電子装置の組み立て方法の一例を示す図である。
【図１９】第３の実施の形態に係る電子機器について説明する図である。
【発明を実施するための形態】
【００１２】
まず、スティフナを用いた電子装置の例について説明する。
図１は電子装置の第１の例を示す図である。図１（Ａ）には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。図１（Ｂ）には、スティフナ側から見た電子装置の一例の要部平面図を模式的に示している。
【００１３】
図１（Ａ）及び図１（Ｂ）に示す電子装置１００Ａは、回路基板１１０、半導体デバイス１２０、リッド（又はヒートスプレッダ）１３０、ヒートシンク１４０、スティフナ１５０Ａ、ロッド１６０、及びコンデンサ１７０を含む。尚、電子装置１００Ａをマザーボードと称する場合もある。
【００１４】
回路基板１１０には、例えば、プリント基板が用いられる。回路基板１１０は、マザーボード、ドーターボード、インターポーザ等、各種用途で使用される。回路基板１１０の一方の面（表面）１１０ａ及び他方の面（裏面）１１０ｂ並びに内部には、図示しない導体パターン（配線、ビア、端子等）が設けられる。電子装置１００Ａでは、回路基板１１０に設けられた導体パターンに、半導体デバイス１２０及びコンデンサ１７０が電気的に接続される。
【００１５】
半導体デバイス１２０は、図１（Ａ）に示すように、パッケージ基板１２１、パッケージ基板１２１の一方の面（表面）１２１ａに複数の半田ボール等のバンプ１２３を用いて実装された半導体チップ１２２を含む。パッケージ基板１２１と半導体チップ１２２との間には、アンダーフィル１２６が充填される。パッケージ基板１２１の表面１２１ａには、半導体チップ１２２のほか、チップコンデンサ等の電子部品１２５が実装されてもよい。半導体デバイス１２０は、パッケージ基板１２１の他方の面（裏面）１２１ｂに設けられた複数の半田ボール等のバンプ１２４を用いて回路基板１１０の表面１１０ａに実装され、回路基板１１０の導体パターンと電気的に接続される。
【００１６】
回路基板１１０の表面１１０ａには、半導体デバイス１２０のほか、他の半導体デバイス、半導体チップ、チップ部品といった各種電子部品が実装されてもよい。
リッド１３０は、図１（Ａ）に示すように、半導体デバイス１２０のパッケージ基板１２１の表面１２１ａに実装された半導体チップ１２２を覆うように、パッケージ基板１２１上に設けられる。リッド１３０は、接着剤１８０を用いてパッケージ基板１２１の表面１２１ａに接着される。半導体チップ１２２とリッド１３０の内面との間には、サーマルシート、サーマルグリース、導電性ペースト等の熱界面材料（Thermal Interface Material；ＴＩＭ）１９０が介在される。リッド１３０には、銅（Ｃｕ）、アルミニウム（Ａｌ）等、熱伝導性の良好な材料が用いられる。リッド１３０は、ＴＩＭ１９０を介して、半導体デバイス１２０と熱的に接続される。
【００１７】
ヒートシンク１４０は、図１（Ａ）に示すように、リッド１３０上に設けられる。ヒートシンク１４０とリッド１３０との間には、ＴＩＭが設けられてもよい。図１（Ａ）に示すように、電子装置１００Ａには、半導体デバイス１２０及びリッド１３０を包含するような平面サイズを有する比較的大型のヒートシンク１４０が用いられる。ヒートシンク１４０には、図１（Ａ）に示すように、複数のフィン１４１、例えば、針状、板状、波板状といった各種形状のフィン１４１が設けられる。ヒートシンク１４０には、銅、アルミニウム等、熱伝導性の良好な材料が用いられる。ヒートシンク１４０は、ＴＩＭ１９０及びリッド１３０（並びにリッド１３０との間にＴＩＭが設けられる場合にはそのＴＩＭ）を介して、半導体デバイス１２０と熱的に接続される。
【００１８】
スティフナ１５０Ａは、図１（Ａ）及び図１（Ｂ）に示すように、回路基板１１０の裏面１１０ｂに設けられる。スティフナ１５０Ａには、一定の剛性を有する材料が用いられる。例えば、スティフナ１５０Ａには、ステンレス（ＳＵＳ）、銅、アルミニウム等、回路基板１１０よりも剛性の高い材料が用いられる。図１（Ａ）及び図１（Ｂ）に示すように、電子装置１００Ａには、回路基板１１０の表面１１０ａに実装される半導体デバイス１２０（その実装領域）を包含するような平面サイズを有する比較的大型の平板状のスティフナ１５０Ａが用いられる。
【００１９】
ロッド１６０は、図１（Ａ）に示すように、ヒートシンク１４０とスティフナ１５０Ａとを連結する。ロッド１６０は、例えば、ヒートシンク１４０及び回路基板１１０を貫通し、一端部が図１（Ａ）に示すようにヒートシンク１４０に係止され、他端部が図１（Ａ）及び図１（Ｂ）に示すようにスティフナ１５０Ａのコーナー部に設けられた連結部１５０ａに螺合や嵌合等の手段で固定される。
【００２０】
コンデンサ１７０は、図１（Ａ）及び図１（Ｂ）に示すように、回路基板１１０の裏面１１０ｂに複数実装される。コンデンサ１７０には、例えば、チップコンデンサが用いられる。コンデンサ１７０は、回路基板１１０の裏面１１０ｂの、スティフナ１５０Ａよりも外側の領域に、縦横に整列されて実装され、回路基板１１０の導体パターンと電気的に接続される。コンデンサ１７０は、例えば、バイパスコンデンサ（デカップリングコンデンサ）として機能するように設けられる。
【００２１】
例えば、電子装置１００Ａでは、電源ノイズの低減等、ＰＩ（Power Integrity）の観点から、図１（Ａ）及び図１（Ｂ）に示すように、回路基板１１０の裏面１１０ｂにコンデンサ１７０が実装される。一方、半導体デバイス１２０の過熱を抑えるヒートシンク１４０を安定に固定するため、回路基板１１０の裏面１１０ｂには、比較的大型の平板状のスティフナ１５０Ａが設けられる。
【００２２】
このような比較的大型の平板状のスティフナ１５０Ａを用いると、ロッド１６０をそれぞれ回路基板１１０の裏面１１０ｂでナットのような比較的小型の部材と連結する手法を採用した場合に比べ、ヒートシンク１４０を安定に固定することができる。また、ナットのような比較的小型の部材を用いた場合、その部材及びヒートシンク１４０の平面サイズの違いから、それらの間に挟まれる回路基板１１０及び半導体デバイス１２０に剪断力が発生する。このような剪断力が発生すると、バンプ１２３群やバンプ１２４群に亀裂や破断等の損傷が発生する恐れがある。これに対し、比較的大型の平板状のスティフナ１５０Ａを用いると、そのスティフナ１５０Ａとヒートシンク１４０との間に挟まれる回路基板１１０及び半導体デバイス１２０に発生する剪断力が抑えられる。これにより、バンプ１２３群やバンプ１２４群の損傷を抑えることができる。
【００２３】
しかし、比較的大型の平板状のスティフナ１５０Ａが回路基板１１０の裏面１１０ｂに設けられると、電子装置１００Ａの性能向上のために設けるコンデンサ１７０を、スティフナ１５０Ａよりも外側に配置しなければならなくなる。そのため、コンデンサ１７０と半導体デバイス１２０との間の距離が長くなる。コンデンサ１７０と半導体デバイス１２０との距離が長くなると、例えばコンデンサ１７０がバイパスコンデンサとして設けられる場合、インダクタンス成分の影響が大きくなり、電源ノイズの低減が十分に図れないことが起こり得る。このように電子装置１００Ａでは、回路基板１１０の裏面１１０ｂに比較的大型の平板状のスティフナ１５０Ａが設けられることで、コンデンサ１７０による十分な性能向上が図れない場合がある。
【００２４】
図２は電子装置の第２の例を示す図である。図２（Ａ）には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。図２（Ｂ）には、スティフナ側から見た電子装置の一例の要部平面図を模式的に示している。
【００２５】
図２（Ａ）及び図２（Ｂ）に示す電子装置１００Ｂは、回路基板１１０の表面１１０ａに実装された半導体デバイス１２０と対向する領域に開口部１５１を有する平面ロ字形状のスティフナ１５０Ｂが、回路基板１１０の裏面１１０ｂに設けられた構成を有する。ヒートシンク１４０は、平面ロ字形状のスティフナ１５０Ｂのコーナー部に設けられた連結部１５０ｂに螺合や嵌合等の手段で固定されるロッド１６０によって、スティフナ１５０Ｂと連結される。第２の例の電子装置１００Ｂは、このような構成を有している点で、上記第１の例の電子装置１００Ａと相違する。尚、電子装置１００Ｂをマザーボードと称する場合もある。
【００２６】
電子装置１００Ｂでは、回路基板１１０の裏面１１０ｂに、平面ロ字形状のスティフナ１５０Ｂが設けられることで、半導体デバイス１２０の直下の、スティフナ１５０Ｂの開口部１５１内の領域に、コンデンサ１７０を設けることができる。電子装置１００Ｂでは、半導体デバイス１２０の直下にコンデンサ１７０を設けることができるため、コンデンサ１７０と半導体デバイス１２０との間の長距離化が抑えられる。そのため、例えばコンデンサ１７０がバイパスコンデンサとして設けられる場合、コンデンサ１７０による電源ノイズの低減効果を高めることができる。
【００２７】
しかし、電子装置１００Ｂでは、平面ロ字形状のスティフナ１５０Ｂに一定の剛性、例えば開口部１５１を有しない平板状の上記スティフナ１５０Ａと同等の剛性を持たせるために、そのスティフナ１５０Ｂの厚みを比較的厚くすることを要する場合がある。スティフナ１５０Ｂが厚くなると、電子装置１００Ｂを別の電子機器に搭載する際に、その電子機器の筐体、ラック、スロット等とスティフナ１５０Ｂとを干渉させないようなスペースが確保されなければならなくなる。そのため、電子機器に搭載する電子装置１００Ｂの配置や個数が制限されたり、電子装置１００Ｂを搭載する電子機器が大型化したりすることが起こり得る。
【００２８】
また、平面ロ字形状のスティフナ１５０Ｂを用いる場合には、ヒートシンク１４０を固定する際、スティフナ１５０Ｂとヒートシンク１４０との間に、図２（Ａ）に太矢印で示すような力Ｆが働く。即ち、ロッド１６０をそれぞれ回路基板１１０の裏面１１０ｂでナットのような比較的小型の部材と連結する手法を採用した場合と同様に、スティフナ１５０Ｂとヒートシンク１４０との間に挟まれる回路基板１１０及び半導体デバイス１２０に剪断力が発生する。その結果、バンプ１２３群やバンプ１２４群に亀裂や破断等の損傷が発生する恐れがある。
【００２９】
以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用する。
［第１の実施の形態］
図３及び図４は第１の実施の形態に係る電子装置の一例を示す図である。図３には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。図４には、スティフナ側から見た電子装置の一例の要部平面図を模式的に示している。
【００３０】
図３及び図４に示す電子装置１は、回路基板１０、半導体デバイス２０、リッド（又はヒートスプレッダ）３０、ヒートシンク４０、スティフナ５０、及びロッド６０を含む。尚、電子装置１をマザーボードと称する場合もある。
【００３１】
回路基板１０には、例えば、プリント基板が用いられる。回路基板１０は、マザーボード、ドーターボード、インターポーザ等、各種用途で使用される。回路基板１０の一方の面（表面）１０ａ及び他方の面（裏面）１０ｂ並びに内部には、図示しない導体パターン（配線、ビア、端子等）が設けられる。回路基板１０に設けられた導体パターンに、半導体デバイス２０が電気的に接続される。
【００３２】
半導体デバイス２０は、図３に示すように、パッケージ基板２１、パッケージ基板２１の一方の面（表面）２１ａに複数の半田ボール等のバンプ２３を用いて実装された半導体チップ２２を含む。パッケージ基板２１と半導体チップ２２との間には、アンダーフィル２６が充填される。パッケージ基板２１の表面２１ａには、半導体チップ２２のほか、抵抗、コンデンサ、インダクタ等の電子部品２５が実装されてもよい。半導体デバイス２０は、パッケージ基板２１の他方の面（裏面）２１ｂに設けられた複数の半田ボール等のバンプ２４を用いて回路基板１０の表面１０ａに実装され、回路基板１０の導体パターンと電気的に接続される。回路基板１０の表面１０ａには、半導体デバイス２０と共に、他の半導体デバイス、半導体チップ、チップ部品といった各種電子部品が実装されてもよい。半導体デバイス２０には、例えば、ＡＳＩＣ（Application Specific Integrated Circuit）が用いられる。
【００３３】
リッド３０は、図３に示すように、半導体デバイス２０のパッケージ基板２１の表面２１ａに実装された半導体チップ２２を覆うように、パッケージ基板２１上に設けられる。リッド３０は、接着剤８０を用いてパッケージ基板２１の表面２１ａに接着される。半導体チップ２２とリッド３０の内面との間には、サーマルシート、サーマルグリース、導電性ペースト等のＴＩＭ９０が介在される。リッド３０には、銅、アルミニウム等、熱伝導性の良好な材料が用いられる。リッド３０は、ＴＩＭ９０を介して、半導体デバイス２０と熱的に接続される。
【００３４】
ヒートシンク４０は、図３に示すように、リッド３０上に設けられる。ヒートシンク４０とリッド３０との間には、ＴＩＭが設けられてもよい。図３に示すように、電子装置１には、半導体デバイス２０及びリッド３０を包含するような平面サイズを有するヒートシンク４０が用いられる。ヒートシンク４０には、図３に示すように、複数のフィン４１、例えば、針状、板状、波板状といった各種形状のフィン４１が設けられる。ヒートシンク４０として、フィン４１を有しない平板状のものが用いられてもよい。ヒートシンク４０には、銅、アルミニウム等、熱伝導性の良好な材料が用いられる。ヒートシンク４０は、ＴＩＭ９０及びリッド３０（並びにリッド３０との間にＴＩＭが設けられる場合にはそのＴＩＭ）を介して、半導体デバイス２０と熱的に接続される。
【００３５】
スティフナ５０は、図３及び図４に示すように、回路基板１０の裏面１０ｂに設けられる。スティフナ５０の詳細については後述する。
ロッド６０は、図３に示すように、ヒートシンク４０とスティフナ５０とを連結する。ロッド６０は、例えば、ヒートシンク４０及び回路基板１０を貫通し、一端部が図３に示すようにヒートシンク４０に係止され、他端部（先端部）が図３及び図４に示すようにスティフナ５０のコーナー部に設けられた連結部５０ａに螺合や嵌合等の手段によって固定される。尚、ロッド６０は、回路基板１０を貫通し、一端部がヒートシンク４０に接続され、他端部がスティフナ５０に接続され、ヒートシンク４０とスティフナ５０とを連結してその状態を保持することができればよい。ロッド６０とヒートシンク４０及びスティフナ５０との接続は、上記のような係止、或いは螺合や嵌合といった手段に限定されるものではない。
【００３６】
例えば、ロッド６０が螺合されるスティフナ５０の連結部５０ａは、次の図５に示すような構成とすることができる。
図５は第１の実施の形態に係るスティフナの連結部の構成例を示す図である。図５（Ａ）には、スティフナの一例の要部断面図を模式的に示し、図５（Ｂ）には、スティフナの一例の要部平面図を模式的に示している。尚、図５（Ａ）は、図３のＸ部のスティフナの拡大断面図であり、図５（Ｂ）のＬ５−Ｌ５断面図である。
【００３７】
例えば、ロッド６０としてボルトが用いられる場合、スティフナ５０の連結部５０ａには、図５に示すように、ロッド６０（ボルト）の先端部が螺合される孔５０ａａが設けられる。この場合、スティフナ５０の孔５０ａａ及びロッド６０の先端部には、対応するネジ山及びネジ溝が施され、孔５０ａａにロッド６０の先端部が螺合されることで、ロッド６０がスティフナ５０に固定される。一端部がヒートシンク４０に係止されるロッド６０の先端部がスティフナ５０の孔５０ａａに螺合されることで、ヒートシンク４０とスティフナ５０とがロッド６０で連結される。
【００３８】
ロッド６０には、一端部にそれを係止するヒートシンク４０との間に介在されるようにバネが設けられた、いわゆるバネ付きボルトが用いられてもよい。ロッド６０にバネ付きボルトが用いられることで、孔５０ａａへの螺合時には、ヒートシンク４０がバネに付勢されてスティフナ５０側に押し付けられ、また、ヒートシンク４０のスティフナ５０への過剰な締め付けが抑えられる。
【００３９】
続いて、電子装置１に用いられるスティフナ５０について、上記図３〜図５、並びに次の図６を参照し、より詳細に説明する。
図６は第１の実施の形態に係るスティフナの一例を示す図である。図６には、スティフナの一例の要部断面図を模式的に示している。
【００４０】
図６（及び上記図３〜図５）に示すように、電子装置１のスティフナ５０は、基板５１と、基板５１上に設けられた絶縁層５２と、絶縁層５２内に設けられたキャパシタ５３とを有する。
【００４１】
基板５１には、一定の剛性を有する平板状の基板が用いられる。例えば、基板５１には、ステンレス、銅、アルミニウム等、回路基板１０よりも剛性の高い基板が用いられる。図３及び図４に示すように、電子装置１には、回路基板１０の表面１０ａに実装される半導体デバイス２０（その実装領域）を包含するような平面サイズを有する平板状の基板５１が用いられる。
【００４２】
絶縁層５２は、キャパシタ５３の上側を覆う絶縁膜５２ｂと、キャパシタ５３の下側を覆う絶縁膜５２ｃとを含む。絶縁層５２には、各種絶縁材料が用いられる。例えば、絶縁層５２には、エポキシ樹脂、ポリイミド樹脂、ビスマレイミドトリアジン樹脂等の樹脂材料、又はこのような樹脂材料にガラス等の繊維やクロスが含有されたものが用いられる。絶縁層５２には、図６に示すように、その表層（絶縁膜５２ｂ上）に設けられた保護膜５２ａが含まれてもよい。例えば、保護膜５２ａには、ソルダレジスト等の材料が用いられる。
【００４３】
キャパシタ５３は、絶縁層５２内に設けられる。キャパシタ５３は、薄膜キャパシタ層やＴＦＣ層とも称される。キャパシタ５３は、誘電体層５３ａと、誘電体層５３ａの一方の面（表面）５３ａａに設けられた電極層５３ｂと、誘電体層５３ａの他方の面（裏面）５３ａｂに設けられた電極層５３ｃとを有する。
【００４４】
誘電体層５３ａには、各種誘電体材料が用いられる。例えば、誘電体層５３ａには、セラミック材料が用いられる。誘電体層５３ａのセラミック材料としては、チタン酸バリウム（ＢａＴｉＯ３；ＢＴＯ）等の各種高誘電体材料が用いられる。誘電体層５３ａのセラミック材料としては、ＢＴＯにストロンチウム（Ｓｒ）を添加したチタン酸バリウムストロンチウム（ＢａｘＳｒ１−ｘＴｉＯ３；ＢＳＴＯ）、チタン酸ストロンチウム（ＳｒＴｉＯ３；ＳＴＯ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３；ＰＺＴ）、ランタン（Ｌａ）を添加したＰＺＴ（ＰＬＺＴ）等の高誘電体材料が用いられてもよい。誘電体層５３ａの厚さは、例えば１μｍ〜３μｍとされる。
【００４５】
電極層５３ｂ及び電極層５３ｃには、各種導体材料が用いられる。例えば、電極層５３ｂ及び電極層５３ｃには、金属材料が用いられる。電極層５３ｂ及び電極層５３ｃの金属材料としては、銅、ニッケル（Ｎｉ）等を用いることができる。例えば、電極層５３ｂにニッケルが用いられ、電極層５３ｃに銅が用いられる。ニッケルが用いられた電極層５３ｂ上には、図６に示すように、電極層５３ｂのニッケルよりも抵抗率の低い銅等の材料を用いた導体層５３ｄが設けられてもよい。例えば、ニッケルが用いられた電極層５３ｂ（及び銅が用いられた導体層５３ｄ）はグランド電位（ＧＮＤ）とされ、銅が用いられた電極層５３ｃは電源電位（ＶＤＤ）とされる。電極層５３ｂ及び電極層５３ｃの厚さはそれぞれ、例えば１５μｍ〜３０μｍとされる。
【００４６】
電極層５３ｂ及び電極層５３ｃは、それぞれ所定の平面形状とされる。例えば、電極層５３ｂ及び電極層５３ｃには、それぞれ所定の領域に開口部５３ｅが設けられる。図６には、一方の電極層５３ｂ及びその上の導体層５３ｄと、他方の電極層５３ｃとのうち、電極層５３ｂ及び導体層５３ｄに設けられた開口部５３ｅのみを図示している。
【００４７】
キャパシタ５３が設けられる絶縁層５２内には、電極層５３ｂと電気的に接続されるビア５４ｂ、及び電極層５３ｃと電気的に接続されるビア５４ｃとが設けられる。ビア５４ｂは、キャパシタ５３の上側（誘電体層５３ａの表面５３ａａ側）を覆う絶縁膜５２ｂを貫通し、誘電体層５３ａの表面５３ａａ側の電極層５３ｂ又はその上に設けられた導体層５３ｄ（図６の例では導体層５３ｄ）に接続される。ビア５４ｃは、キャパシタ５３の上側（誘電体層５３ａの表面５３ａａ側）を覆う絶縁膜５２ｂ及び誘電体層５３ａを貫通し、誘電体層５３ａの裏面５３ａｂ側の電極層５３ｃに接続される。ビア５４ｂ及びビア５４ｃには、各種導体材料、例えば、銅等の金属材料が用いられる。
【００４８】
スティフナ５０には、ビア５４ｂ及びビア５４ｃの各々と接続された端子５５ｂ及び端子５５ｃが設けられる。端子５５ｂは、ビア５４ｂを通じて電極層５３ｂと電気的に接続され、端子５５ｃは、ビア５４ｃを通じて電極層５３ｃと電気的に接続される。例えば、端子５５ｂは、グランド端子として用いられ、端子５５ｃは、電源端子として用いられる。
【００４９】
スティフナ５０には、電極層５３ｂ及び電極層５３ｃのいずれとも電気的に接続されない端子５５ａが設けられてもよい。例えば、端子５５ａは、電気回路の一部として機能しないダミー端子として用いられてもよいし、信号が入力又は出力される信号端子として用いられてもよい。
【００５０】
図６には、電極層５３ｂ及び電極層５３ｃと電気的に接続されない端子５５ａを有し、端子５５ｂ及び端子５５ｃ並びに端子５５ａが露出するように保護膜５２ａが設けられたスティフナ５０の一部を図示している。端子５５ｂ及び端子５５ｃ並びに端子５５ａには、各種導体材料、例えば、銅等の金属材料が用いられる。
【００５１】
図６に示すように、端子５５ｂ及び端子５５ｃ並びに端子５５ａの上には、それぞれ半田ボール等のバンプ５６が設けられる。例えば、バンプ５６群は、スティフナ５０上にＢＧＡ（Ball Grid Array）型に配置され、スティフナ５０には、バンプ５６群がこのような配置となるように、端子５５ｂ及び端子５５ｃ並びに端子５５ａが設けられる。
【００５２】
図３に示すように、スティフナ５０は、回路基板１０の裏面１０ｂに設けられ、スティフナ５０に設けられたバンプ５６群は、回路基板１０に設けられた導体パターンと電気的に接続される。ヒートシンク４０とロッド６０で連結されたスティフナ５０は、キャパシタ５３が、その電極層５３ｂ及び電極層５３ｃと電気的に接続されたバンプ５６群を通じて、回路基板１０（その導体パターン）と電気的に接続される。回路基板１０と電気的に接続されるキャパシタ５３の、誘電体層５３ａとそれを挟んで対向する電極層５３ｂ及び電極層５３ｃの部位とが、コンデンサとして機能する。スティフナ５０は、コンデンサ機能内蔵スティフナと言うことができる。
【００５３】
上記のような構成を有する電子装置１によれば、平板状のスティフナ５０を用い、そのキャパシタ５３を利用して、半導体デバイス２０の直下（回路基板１０の裏面１０ｂ）にコンデンサを配置することができる。これにより、コンデンサによる電気的な性能の向上を図ることができる。
【００５４】
また、上記電子装置１によれば、半導体デバイス２０の実装領域を包含するような平面サイズを有する平板状のスティフナ５０が用いられることで、ロッド６０によるヒートシンク４０との連結に伴う剪断力の発生を抑えることができる。これにより、バンプ２３群やバンプ２４群に亀裂や破断等の損傷が発生することを抑えることができる。
【００５５】
また、平板状のスティフナ５０は、ヒートシンク４０を安定に固定することができる。スティフナ５０では、ヒートシンク４０の大きさに応じた平面サイズを採用することができ、放熱性の高い大型のヒートシンク４０であっても安定に固定することができる。
【００５６】
また、スティフナ５０では、ヒートシンク４０の安定な固定のために、必ずしもその厚みを厚くすることを要しない。そのため、電子装置１を別の電子機器に搭載する際の、その筐体、ラック、スロット等との干渉、電子機器に搭載する電子装置１の配置や個数の制限、電子装置１を搭載する電子機器の大型化を抑えることができる。
【００５７】
また、回路基板１０の裏面１０ｂの、スティフナ５０よりも外側の領域に、半導体デバイス、半導体チップ、チップ部品（抵抗、インダクタ、カップリングコンデンサ等）といった各種電子部品を実装し、電子装置１の更なる高性能化を図ることも可能である。
【００５８】
第１の実施の形態によれば、電気的、機械的、熱的な性能に優れる、高性能の電子装置１を得ることのできるスティフナ５０が実現される。また、そのようなスティフナ５０を用いた高性能の電子装置１が実現される。
【００５９】
次に、スティフナ５０の形成方法について説明する。
図７〜図１０は第１の実施の形態に係るスティフナの形成方法の第１の例を示す図である。図７（Ａ）〜図７（Ｃ）、図８（Ａ）〜図８（Ｃ）、図９（Ａ）〜図９（Ｃ）、並びに図１０（Ａ）及び図１０（Ｂ）にはそれぞれ、スティフナ形成の第１の例の各工程の要部断面図を模式的に示している。
【００６０】
まず、図７（Ａ）に示すような、誘電体層５３ａとそれを挟む電極層５３ｂ及び電極層５３ｃとを有するキャパシタ５３が準備される。
キャパシタ５３は、例えば、次のような方法を用いて形成される。即ち、キャパシタ５３の形成では、電極層５３ｂとなる導体材料、例えばニッケルの上に、誘電体層５３ａとなるＢＴＯ等の高誘電体材料が形成され、その上に、電極層５３ｃとなる導体材料、例えば銅が形成される。ここで、ＢＴＯ等の高誘電体材料は、例えば、電極層５３ｂ上に焼結形成され、その上に電極層５３ｃが被覆形成される。このように高誘電体材料が焼結形成される場合、その下地となる電極層５３ｂに、焼結時の温度に対して熱的に安定な導体材料が用いられる。このような熱的安定性に更にコストや製造容易性等も加味されて、下地となる電極層５３ｂには、例えばニッケルが用いられる。一方、高誘電体材料の焼結後にその上に形成される電極層５３ｃには、電極層５３ｂのような熱的安定性の制約がないため、例えば抵抗率の低い銅が用いられる。
【００６１】
例えばこのような方法により、誘電体層５３ａ並びに電極層５３ｂ及び電極層５３ｃにそれぞれ所定の材料が用いられたキャパシタ５３が形成され、準備される。尚、キャパシタ５３は、市販のものを入手して準備されてもよい。
【００６２】
次いで、図７（Ｂ）に示すように、キャパシタ５３が、ベース材２００上にセパレータ２１０を用いて貼付される。キャパシタ５３は、その電極層５３ｃ側をベース材２００に向けて貼付される。ベース材２００は、後述のようにキャパシタ５３から分離されるまでの間、キャパシタ５３及びその上に形成される構造体を安定に保持することができるものであれば、その材質は特に限定されない。例えば、ベース材２００には、金属基板、セラミック基板、ガラス基板、樹脂基板、半導体基板等、各種基板が用いられる。セパレータ２１０は、後述のようにベース材２００がキャパシタ５３から分離されるまでの間、キャパシタ５３及びその上に形成される構造体をベース材２００上に保持し、その後、ベース材２００の分離が可能なものであれば、その材質は特に限定されない。例えば、セパレータ２１０には、ペースト状、シート状、フィルム状等の各種樹脂材料が用いられる。
【００６３】
キャパシタ５３の電極層５３ｃは、図７（Ｂ）に示すようなベース材２００への貼付前に、所定のパターン形状となるようにパターニングされてもよい。その場合、パターニングは、電極層５３ｃ上に形成した所定のパターン形状のレジストをマスクとするウェットエッチングによって行われる。パターニング後、レジストは除去される。例えば、このようなパターニングにより、電極層５３ｃの所定の位置に開口部が設けられたキャパシタ５３を形成する。電極層５３ｃがパターニングされたキャパシタ５３を、その電極層５３ｃ側をベース材２００に向けて、図７（Ｂ）のようにセパレータ２１０を介してベース材２００上に貼付してもよい。
【００６４】
次いで、図７（Ｃ）に示すように、ベース材２００上にセパレータ２１０を介して貼付されたキャパシタ５３の電極層５３ｂ上に、導体層５３ｄが形成される。導体層５３ｄには、電極層５３ｂの導体材料よりも抵抗率の低い導体材料が用いられる。例えば、電極層５３ｂにニッケルが用いられる場合、導体層５３ｄには銅が用いられる。導体層５３ｄは、例えば、無電解メッキ若しくは電解メッキ、又はそれら両方によって形成される。導体層５３ｄは、メッキ法のほか、スパッタ法等を用いて形成されてもよい。
【００６５】
次いで、図８（Ａ）に示すように、キャパシタ５３の電極層５３ｂ及びその上の導体層５３ｄが、所定のパターン形状となるようにパターニングされる。パターニングは、導体層５３ｄ上に形成した所定のパターン形状のレジストをマスクとするウェットエッチングによって行われる。パターニング後、レジストは除去される。例えば、このようなパターニングにより、電極層５３ｂ及びその上の導体層５３ｄの所定の位置に、開口部５３ｅが形成される。
【００６６】
次いで、図８（Ｂ）に示すように、ベース材２００上のキャパシタ５３の、パターニング後の電極層５３ｂ及び導体層５３ｄの側を覆うように、絶縁膜５２ｂ（上記絶縁層５２の一部）が形成される。例えば、キャパシタ５３の電極層５３ｂ側に、エポキシ樹脂等が用いられた絶縁膜５２ｂが熱圧着により積層される。或いは、エポキシ樹脂等の樹脂材料がスピンコート法等で塗布されて絶縁膜５２ｂが形成される。
【００６７】
次いで、図８（Ｃ）に示すように、キャパシタ５３の電極層５３ｂ上に設けられた導体層５３ｄに通じる開口部５７ｂ、及びキャパシタ５３の電極層５３ｃに通じる開口部５７ｃが形成される。例えば、絶縁膜５２ｂに対するレーザー加工により、開口部５７ｂ及び開口部５７ｃが形成される。
【００６８】
次いで、図９（Ａ）に示すように、絶縁膜５２ｂに形成された開口部５７ｂ内及び開口部５７ｃ内に、それぞれビア５４ｂ及びビア５４ｃが形成され、更に絶縁膜５２ｂ上に、ビア５４ｂ及びビア５４ｃにそれぞれ接続される端子５５ｂ及び端子５５ｃが形成される。絶縁膜５２ｂ上には、図９（Ａ）に示すように、端子５５ｂ及び端子５５ｃと共に、端子５５ａが形成される。ビア５４ｂ及びビア５４ｃ、端子５５ｂ及び端子５５ｃ並びに端子５５ａは、例えば、いずれも銅を用いて形成され、無電解メッキ若しくは電解メッキ、又はそれら両方によって形成される。
【００６９】
次いで、図９（Ｂ）に示すように、端子５５ｂ及び端子５５ｃ並びに端子５５ａが形成された絶縁膜５２ｂ上に、端子５５ｂ及び端子５５ｃ並びに端子５５ａの各一部が露出するように保護膜５２ａ（上記絶縁層５２の一部）が形成される。
【００７０】
次いで、上記のようにしてキャパシタ５３上に絶縁膜５２ｂ、ビア５４ｂ及びビア５４ｃ、端子５５ｂ及び端子５５ｃ並びに端子５５ａ、保護膜５２ａが形成された構造体２が、図９（Ｃ）に示すように、ベース材２００及びセパレータ２１０から分離される。
【００７１】
次いで、分離された構造体２が、図１０（Ａ）に示すように、スティフナ５０の基板５１上に、絶縁膜５２ｃ（上記絶縁層５２の一部）を介して貼付される。例えば、構造体２と基板５１とが、エポキシ樹脂等を用いた絶縁膜５２ｃを介在させた状態で、熱圧着により積層される。
【００７２】
次いで、図１０（Ｂ）に示すように、保護膜５２ａから露出する端子５５ｂ及び端子５５ｃ並びに端子５５ａの上に、それぞれ半田ボール等のバンプ５６が搭載される。
以上、第１の例に示すような方法により、絶縁層５２内にキャパシタ５３を有し、その誘電体層５３ａを挟む電極層５３ｂ，５３ｃに電気的に接続されたビア５４ｂ，５４ｃ及び端子５５ｂ，５５ｃを有するスティフナ５０が形成される。
【００７３】
尚、スティフナ５０として、図１０（Ａ）に示すようなバンプ５６群の形成前の状態のものが得られてもよいし、図１０（Ｂ）に示すようなバンプ５６群の形成後の状態のものが得られてもよい。
【００７４】
上記スティフナ５０の形成においては、図８（Ｂ）及び図８（Ｃ）の例に従い、絶縁層の形成並びにビア及びその上に接続される配線の形成を複数回行い、キャパシタ５３の上側に多層配線構造を形成してもよい。また、図９（Ｂ）の工程では、基板５１上に多層配線構造を形成しておき、その上に構造体２を貼付してもよい。
【００７５】
スティフナ５０は、次の図１１及び図１２に示すような方法を用いて形成することもできる。
図１１及び図１２は第１の実施の形態に係るスティフナの形成方法の第２の例を示す図である。図１１（Ａ）〜図１１（Ｃ）、並びに図１２（Ａ）及び図１２（Ｂ）にはそれぞれ、スティフナ形成の第２の例の各工程の要部断面図を模式的に示している。
【００７６】
この例では、まず図１１（Ａ）に示すように、準備されたキャパシタ５３、又は、準備され更に電極層５３ｃがパターニングされたキャパシタ５３が、スティフナ５０の基板５１上に、絶縁膜５２ｃ（上記絶縁層５２の一部）を介して貼付される。キャパシタ５３の貼付は、上記図１０（Ａ）の例に従って行うことができる。
【００７７】
次いで、図１１（Ｂ）に示すように、キャパシタ５３の電極層５３ｂ上に、導体層５３ｄが形成される。導体層５３ｄの形成は、上記図７（Ｃ）の例に従って行うことができる。
【００７８】
次いで、図１１（Ｃ）に示すように、キャパシタ５３の電極層５３ｂ及びその上の導体層５３ｄが、所定のパターン形状となるように、例えば所定の位置に開口部５３ｅを有するように、パターニングされる。電極層５３ｂ及び導体層５３ｄのパターニングは、上記図８（Ａ）の例に従って行うことができる。
【００７９】
次いで、図１２（Ａ）に示すように、キャパシタ５３の、パターニング後の電極層５３ｂ及び導体層５３ｄの側を覆うように、絶縁膜５２ｂ（上記絶縁層５２の一部）が形成される。絶縁膜５２ｂの形成は、上記図８（Ｂ）の例に従って行うことができる。
【００８０】
次いで、図１２（Ｂ）に示すように、絶縁膜５２ｂ内にビア５４ｂ及びビア５４ｃが形成され、絶縁膜５２ｂ上に端子５５ｂ及び端子５５ｃ並びに端子５５ａ、更に保護膜５２ａが形成される。ビア５４ｂ及びビア５４ｃ、端子５５ｂ及び端子５５ｃ並びに端子５５ａ、保護膜５２ａの形成は、上記図８（Ｃ）、図９（Ａ）及び図９（Ｂ）の例に従って行うことができる。
【００８１】
その後、上記図１０（Ｂ）の例に従い、保護膜５２ａから露出する端子５５ｂ及び端子５５ｃ並びに端子５５ａの上に、それぞれ半田ボール等のバンプ５６が搭載され、スティフナ５０が形成される。
【００８２】
尚、図１２（Ｂ）に示すようなバンプ５６群の形成前の状態のものがスティフナ５０として得られてもよい。
以上、第２の例に示すような方法により、スティフナ５０が形成されてもよい。第２の例に示す方法では、上記第１の例で述べたベース材２００及びセパレータ２１０の使用を省略することができる。
【００８３】
尚、回路基板１０にキャパシタを内蔵し、いわゆるキャパシタ内蔵回路基板を形成することも可能である。但し、キャパシタ内蔵回路基板では、キャパシタを除く回路基板部分の配線形成工程や積層工程又はビルドアップ工程における歩留まり低下のリスクがある所に、比較的高価なキャパシタを内蔵するため、歩留まり低下によるコストへの影響が大きい。これに対し、上記スティフナ５０では、平板状の基板５１上に、キャパシタ５３及びそれとの電気接続構造（ビア５４ｂ，５４ｃ及び端子５５ａ，５５ｂ，５５ｃ）が形成される。そのため、キャパシタ５３及びそれとの電気接続構造の形成以外の歩留まり低下の要因を極力排除することができ、歩留まり低下によるコストの増大を効果的に抑えることができる。
【００８４】
次に、電子装置１の組み立て方法について説明する。
図１３は第１の実施の形態に係る電子装置の組み立て方法の第１の例を示す図である。図１３（Ａ）〜図１３（Ｃ）にはそれぞれ、電子装置組み立ての第１の例の各工程の要部断面図を模式的に示している。
【００８５】
電子装置１の組み立てでは、まず図１３（Ａ）に示すように、回路基板１０の裏面１０ｂにスティフナ５０が実装される。スティフナ５０は、そのキャパシタ５３が設けられている面側に搭載されているバンプ５６群を用いて、回路基板１０の裏面１０ｂに接合される。例えば、スティフナ５０と回路基板１０との位置合わせが行われ、半田ボールで形成されたバンプ５６群のリフローが行われることで、スティフナ５０と回路基板１０との接合が行われる。
【００８６】
次いで、例えば図１３（Ｂ）に示すように、回路基板１０の表面１０ａに、リッド３０が設けられた半導体デバイス２０が実装される。半導体デバイス２０は、パッケージ基板２１上に、バンプ２３群を用いて半導体チップ２２が実装され、更に他の電子部品２５が実装されることで、形成される。リッド３０は、半導体チップ２２上にＴＩＭ９０を介して設けられ、パッケージ基板２１上に接着剤８０を用いて接着される。このようにリッド３０が設けられた半導体デバイス２０が、そのパッケージ基板２１に搭載されたバンプ２４群を用いて、裏面１０ｂにスティフナ５０が接合された回路基板１０の表面１０ａに接合される。例えば、回路基板１０と半導体デバイス２０との位置合わせが行われ、半田ボールで形成されたバンプ２４群のリフローが行われることで、回路基板１０と半導体デバイス２０との接合が行われる。
【００８７】
次いで、例えば図１３（Ｃ）に示すように、ロッド６０を用いてヒートシンク４０がスティフナ５０と連結される。ヒートシンク４０は、リッド３０上に設けられる。ロッド６０は、ヒートシンク４０及び回路基板１０に挿通され、その先端部がスティフナ５０の連結部５０ａに螺合や嵌合等の手段で固定される。これにより、ヒートシンク４０とスティフナ５０とがロッド６０によって連結される。
【００８８】
例えば、図１３（Ａ）〜図１３（Ｃ）に示すような方法によって、電子装置１が組み立てられる。
また、電子装置１は、次の図１４に示すような方法によって組み立てられてもよい。
【００８９】
図１４は第１の実施の形態に係る電子装置の組み立て方法の第２の例を示す図である。図１４（Ａ）〜図１４（Ｃ）にはそれぞれ、電子装置組み立ての第２の例の各工程の要部断面図を模式的に示している。
【００９０】
この例では、上記図１３（Ａ）に示したような回路基板１０の裏面１０ｂへのスティフナ５０の実装後、図１４（Ａ）に示すように、ロッド６０が回路基板１０に挿通され、その先端部がスティフナ５０の連結部５０ａに螺合や嵌合等の手段で固定される。
【００９１】
その後、図１４（Ｂ）に示すように、回路基板１０の表面１０ａに、リッド３０が設けられた半導体デバイス２０が実装され、図１４（Ｃ）に示すように、ヒートシンク４０がロッド６０に取り付けられる。これにより、ヒートシンク４０とスティフナ５０とがロッド６０によって連結される。
【００９２】
例えば、上記図１３（Ａ）の工程後、図１４（Ａ）〜図１４（Ｃ）に示すような工程が実施されることで、電子装置１が組み立てられてもよい。
次に、スティフナ５０と回路基板１０との接続の例について説明する。
【００９３】
図１５は第１の実施の形態に係るスティフナと回路基板との接続の一例を示す図である。図１５には、接続されたスティフナ及び回路基板の一例の要部断面図を模式的に示している。
【００９４】
電子装置１において、スティフナ５０のキャパシタ５３は、例えば、バイパスコンデンサ（デカップリングコンデンサ）として用いられる。
この場合、キャパシタ５３の電極層５３ｂとビア５４ｂを介して電気的に接続された端子５５ｂが、バンプ５６を通じて、回路基板１０のグランド電位（ＧＮＤ）とされる導体パターン１１と電気的に接続される。導体パターン１１の一例として、図１５には、グランドプレーン層１１ａ、ビア１１ｂ及び端子１１ｃを含む導体パターン１１を図示している。
【００９５】
更に、キャパシタ５３の電極層５３ｃとビア５４ｃを介して電気的に接続された端子５５ｃが、バンプ５６を通じて、回路基板１０の電源電位（ＶＤＤ）とされる導体パターン１２（ＶＤＤ）と電気的に接続される。導体パターン１２の一例として、図１５には、グランドプレーン層１２ａ、ビア１２ｂ及び端子１２ｃを含む導体パターン１２を図示している。
【００９６】
例えばこのように回路基板１０と接続されるスティフナ５０に設けられたキャパシタ５３の、誘電体層５３ａとそれを挟む電極層５３ｂ及び電極層５３ｃとが、バイパスコンデンサとして機能する。これにより、回路基板１０に供給される電源のノイズ成分（電源ノイズ）を低減し、回路基板１０に実装される半導体デバイス２０及び他の電子部品への電源ノイズの侵入を抑え、半導体デバイス２０等の安定な動作を実現することができる。キャパシタ５３を有するスティフナ５０を上記のように接続することで、回路基板１０に実装される半導体デバイス２０等を安定に動作させることのできる高性能の電子装置１を実現することができる。
【００９７】
また、スティフナ５０には、例えば、図１５に示すような、キャパシタ５３の電極層５３ｂ及び電極層５３ｃと電気的に接続されない端子５５ａが設けられる。端子５５ａは、バンプ５６を介して回路基板１０の導体パターン１３と接続される。導体パターン１３の一例として、図１５には、グランド電位とも電源電位ともされない端子１３ｃを含む導体パターン１３を図示している。
【００９８】
この図１５に示す例のように、電子装置１において、スティフナ５０には、端子５５ｂ及び端子５５ｃと共に、電気的に分離された端子５５ａが設けられ、回路基板１０には、端子１１ｃ及び端子１２ｃと共に、電気的に分離された端子１３ｃが設けられてもよい。この場合、スティフナ５０に設けられる端子５５ｂ，５５ｃ，５５ａの端子群と、回路基板１０に設けられる端子１１ｃ，１２ｃ，１３ｃの端子群とは、互いに対応するグリッドアレイ配置とされる。
【００９９】
このようにスティフナ５０及び回路基板１０に設けられる端子群が、互いに対応するグリッドアレイ配置とされると、それらの間のバンプ５６群にかかる荷重の均一化が図られる。例えば、回路基板１０にスティフナ５０を実装する際にバンプ５６群にかかる荷重や、ロッド６０を用いてヒートシンク４０とスティフナ５０とを連結する際にバンプ５６群にかかる荷重が均一化される。これにより、バンプ５６群の一部に対して局所的に過剰な力が加わって亀裂や破断等の損傷が発生することを抑えることが可能になる。
【０１００】
また、平板状のスティフナ５０を用いることで、例えば平面ロ字形状のスティフナ（図２）を用いる場合に比べ、ロッド６０でヒートシンク４０と連結される際の剪断力の発生を抑え、バンプ２４群にかかる荷重を均一化し、それらの損傷を抑えることが可能になる。
【０１０１】
スティフナ５０と回路基板１０との接続は、次の図１６に示すように行われてもよい。
図１６は第１の実施の形態に係るスティフナと回路基板との接続の変形例を示す図である。図１６（Ａ）及び図１６（Ｂ）にはそれぞれ、接続されたスティフナ及び回路基板の一例の要部断面図を模式的に示している。
【０１０２】
例えば図１６（Ａ）に示すように、スティフナ５０の端子５５ｂ及び端子５５ｃから電気的に分離された端子５５ａと、回路基板１０の端子１１ｃ及び端子１２ｃから電気的に分離された端子１３ｃとを、バンプ５６で接合しない構成が採用されてもよい。
【０１０３】
また、例えば図１６（Ｂ）に示すように、スティフナ５０に端子５５ａを設けず、回路基板１０に端子１３ｃを設けない構成が採用されてもよい。
スティフナ５０と回路基板１０との間に介在されるバンプ５６群について、それらにかかる荷重の不均一化が抑えられる場合には、スティフナ５０と回路基板１０とを、この図１６（Ａ）又は図１６（Ｂ）に示すように接続してもよい。
【０１０４】
尚、以上の説明では、スティフナ５０と回路基板１０とを半田ボールで形成されたバンプ５６群を用いて接続する例を示したが、スティフナ５０と回路基板１０との接続は、このようなボール状のバンプ５６のような突起電極群によるものには限定されない。例えば、スティフナ５０上に、絶縁層５２の表面から突出するピラー状又はポスト状の突起電極群を設け、それらを用いてスティフナ５０と回路基板１０とを接続することもできる。
【０１０５】
また、絶縁層とそれを貫通する弾性導体カラム群とを有する接続部材を用い、スティフナ５０とヒートシンク４０との連結時の荷重を利用した圧接によって各弾性導体カラムの上下方向の導通を実現し、スティフナ５０と回路基板１０とを接続することもできる。
【０１０６】
［第２の実施の形態］
図１７は第２の実施の形態に係る電子装置の一例を示す図である。図１７には、スティフナを用いた電子装置の一例の要部断面図を模式的に示している。
【０１０７】
図１７に示す電子装置１Ｂは、スティフナ５０とヒートシンク４０とを連結するロッド６０の所定の位置に設けられたナット３２０を有する。この場合、電子装置１Ｂのロッド６０には、ナット３２０が螺合可能なボルトが用いられる。電子装置１Ｂは、このような点で、上記第１の実施の形態で述べた電子装置１と相違する。
【０１０８】
ナット３２０は、回路基板１０に挿通されて先端部がスティフナ５０の連結部５０ａに固定されたロッド６０の、回路基板１０の表面１０ａの位置に固定される。ナット３２０が設けられることで、回路基板１０とその裏面１０ｂに接合されたスティフナ５０との間の位置の変動、即ち回路基板１０とスティフナ５０との間のギャップの変動が抑えられる。
【０１０９】
図１８は第２の実施の形態に係る電子装置の組み立て方法の一例を示す図である。図１８（Ａ）〜図１８（Ｃ）にはそれぞれ、電子装置組み立ての一例の各工程の要部断面図を模式的に示している。
【０１１０】
この例では、上記図１３（Ａ）に示したような回路基板１０の裏面１０ｂへのスティフナ５０の接合後、図１８（Ａ）に示すように、ロッド６０が回路基板１０に挿通され、その先端部がスティフナ５０の連結部５０ａに固定される。更に、図１８（Ａ）に示すように、そのロッド６０にナット３２０が螺合されて取り付けられ、回路基板１０の表面１０ａの位置に固定される。これにより、スティフナ５０は、バンプ５６群で回路基板１０の裏面１０ｂに接合されて固定されると共に、ロッド６０及びそれに取り付けられたナット３２０によって、回路基板１０との接合が保持されるように固定される。
【０１１１】
その後、図１８（Ｂ）に示すように、回路基板１０の表面１０ａに、リッド３０が設けられた半導体デバイス２０が実装され、図１８（Ｃ）に示すように、ヒートシンク４０がロッド６０に取り付けられる。これにより、ヒートシンク４０とスティフナ５０とがロッド６０によって連結される。
【０１１２】
例えば、上記図１３（Ａ）の工程後、図１８（Ａ）〜図１８（Ｃ）に示すような工程が実施されることで、電子装置１Ｂが組み立てられる。
［第３の実施の形態］
以上述べたような電子装置１，１Ｂ等は、各種電子機器（電子装置とも称する）に搭載することができる。例えば、コンピュータ（パーソナルコンピュータ、スーパーコンピュータ、サーバ等）、スマートフォン、携帯電話、タブレット端末、センサ、カメラ、オーディオ機器、測定装置、検査装置、製造装置といった、各種電子機器に搭載することができる。
【０１１３】
図１９は第３の実施の形態に係る電子機器について説明する図である。図１９には、電子機器を模式的に示している。
図１９に示すように、例えば、上記第１の実施の形態で述べたような電子装置１（図３）が、各種電子機器４００の筐体４１０の内部に搭載（内蔵）される。尚、電子装置１は、電子機器４００が備えるラックやスロットに収容されてもよい。
【０１１４】
電子装置１では、キャパシタ５３を有するスティフナ５０が用いられ、そのスティフナ５０に、ロッド６０でヒートシンク４０が連結される。スティフナ５０のキャパシタ５３は、ロッド６０で連結されるスティフナ５０とヒートシンク４０との間に挟まれる回路基板１０と、バンプ５６群を通じて電気的に接続される。例えば、スティフナ５０のキャパシタ５３は、回路基板１０の電源電位とされる導体パターン及びグランド電位とされる導体パターンと電気的に接続され、電源ノイズを低減するバイパスコンデンサとして用いられる。
【０１１５】
キャパシタ５３を有するスティフナ５０を用いることで、半導体デバイス２０の直下にコンデンサを配置し、電子装置１の電気的な性能を向上させることが可能になる。また、平板状のスティフナ５０を用いることで、ロッド６０でヒートシンク４０と連結される際の剪断力の発生を抑え、バンプ２３群やバンプ２４群の損傷を抑えることが可能になるほか、放熱性の高い大型のヒートシンク４０も安定に固定することが可能になる。スティフナ５０は、ヒートシンク４０の安定な固定のために、必ずしもその厚みを厚くすることを要しないため、電子装置１を電子機器４００に搭載する際の、その筐体４１０等との干渉、配置や個数の制限、電子機器４００の大型化を抑えることが可能になる。
【０１１６】
キャパシタ５３を有するスティフナ５０により、電気的、機械的、熱的な性能に優れる、高性能の電子装置１が実現され、そのような電子装置１を搭載した高性能の電子機器４００が実現される。
【０１１７】
ここでは、電子装置１を搭載する電子機器４００を例に示したが、電子装置１Ｂ等も同様に、各種電子機器に搭載することができる。
【符号の説明】
【０１１８】
１，１Ｂ，１００Ａ，１００Ｂ  電子装置
２  構造体
１０，１１０  回路基板
１０ａ，２１ａ，５３ａａ，１１０ａ，１２１ａ  表面
１０ｂ，２１ｂ，５３ａｂ，１１０ｂ，１２１ｂ  裏面
１１，１２，１３  導体パターン
１１ａ，１２ａ  グランドプレーン層
１１ｂ，１２ｂ，５４ｂ，５４ｃ  ビア
１１ｃ，１２ｃ，１３ｃ，５５ａ，５５ｂ，５５ｃ  端子
２０，１２０  半導体デバイス
２１，１２１  パッケージ基板
２２，１２２  半導体チップ
２３，２４，５６，１２３，１２４  バンプ
２５，１２５  電子部品
２６，１２６  アンダーフィル
３０，１３０  リッド
４０，１４０  ヒートシンク
４１，１４１  フィン
５０，１５０Ａ，１５０Ｂ  スティフナ
５０ａ，１５０ａ，１５０ｂ  連結部
５０ａａ  孔
５１  基板
５２  絶縁層
５２ａ  保護膜
５２ｂ，５２ｃ  絶縁膜
５３  キャパシタ
５３ａ  誘電体層
５３ｂ，５３ｃ  電極層
５３ｄ  導体層
５３ｅ，５７ｂ，５７ｃ，１５１  開口部
６０，１６０  ロッド
８０，１８０  接着剤
９０，１９０  ＴＩＭ
１７０  コンデンサ
２００  ベース材
２１０  セパレータ
３２０  ナット
４００  電子機器
４１０  筐体
【図１】
2019212755.tif 000003
【図２】
2019212755.tif 000004
【図３】
2019212755.tif 000005
【図４】
2019212755.tif 000006
【図５】
2019212755.tif 000007
【図６】
2019212755.tif 000008
【図７】
2019212755.tif 000009
【図８】
2019212755.tif 000010
【図９】
2019212755.tif 000011
【図１０】
2019212755.tif 000012
【図１１】
2019212755.tif 000013
【図１２】
2019212755.tif 000014
【図１３】
2019212755.tif 000015
【図１４】
2019212755.tif 000016
【図１５】
2019212755.tif 000017
【図１６】
2019212755.tif 000018
【図１７】
2019212755.tif 000019
【図１８】
2019212755.tif 000020
【図１９】
2019212755.tif 000021