(57)【要約】【課題】アンダーフィル樹脂の流動性を向上することで、気泡が発生しづらく、気泡が発生した場合でも基板外へ排出され易い半導体装置用配線基板及びその製造方法を得る。【解決手段】半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、前記ソルダーレジスト層は、前記複数のパッド部間で、断面視で凸形状または凹形状である部分を含む半導体装置用配線基板及びその製造方法とする。【選択図】図５
2019220606.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、
絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、
前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、
前記ソルダーレジスト層は、前記複数のパッド部間またはそれらの周辺部に、断面視で凸形状である部分を含む、
ことを特徴とする半導体装置用配線基板。
【請求項２】
半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、
絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、
前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、
前記ソルダーレジスト層は、前記複数のパッド部間またはそれらの周辺部に、断面視で凹形状である部分を含む、
ことを特徴とする半導体装置用配線基板。
【請求項３】
半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、
絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、
前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、
前記ソルダーレジスト層は、前記複数のパッド部間またはそれらの周辺部に、断面視で凸形状である部分と凹形状である部分を含む、
ことを特徴とする半導体装置用配線基板。
【請求項４】
前記凸形状、前記凹形状の少なくとも一方は、平面視で楕円を含む３次元視で半球状、平面視で楕円を含む３次元視で円柱状、３次元視で直方体状のいずれかである、
ことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置用配線基板。
【請求項５】
前記ソルダーレジスト層の前記凸形状、前記凹形状の少なくとも一方の形成に階調型の透過率を有するハーフトーンマスクを用いる露光工程を含む、
ことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置用配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップ実装方式で半導体回路チップを搭載する半導体装置用配線基板及びその製造方法に関する。
【背景技術】
【０００２】
半導体回路チップ（以下、半導体チップ）は、半導体装置用配線基板（以下、配線基板）に実装（搭載）してから、プリント配線板（マザーボード）に実装される。このような配線基板は、ビルドアップ基板、またはＦＣ−ＢＧＡとも呼ばれる。
【０００３】
配線基板と半導体チップの実装方式にはワイヤーボンド実装方式とフリップチップ実装方式があり、半導体チップとの接続端子を半導体チップの内側に配置できるフリップチップ方式は、配線基板を小さくできる利点がある。
【０００４】
フリップチップ方式における配線基板への半導体チップの実装では、半導体チップの接続端子にはんだペーストを印刷してバンプ構造を形成し、このバンプを溶融させて、配線基板に配置した回路端子用の導体パターン（パッド）に接合する工法が広く用いられている。尚、本願では半導体チップの接続端子にバンプを形成する工法を例として説明するが、配線基板に配置したパッド上にバンプを形成し溶融させて接合する工法もある。
【０００５】
配線基板の構造としては、絶縁性樹脂からなるソルダーレジストを全面に塗布した後、半導体チップが搭載される端子となる導体パターン（パッド）部分以外のソルダーレジストを感光させ、ソルダーレジスト層を形成する。これは絶縁性基板上に形成した配線回路を保護するとともに、半導体チップの実装の際にはんだ付けの必要のない部分にはんだが付着して配線回路が短絡することを防止するためである。
【０００６】
フリップチップ実装においては、半導体チップをバンプによって配線基板のパッドに電気接続した後、半導体チップと配線基板との間の熱応力による影響を緩和し接続部を補強するために、半導体チップと配線基板の間隙にアンダーフィル樹脂を充填するのが一般的である。
【０００７】
アンダーフィル樹脂の充填は、半導体チップと配線基板を電気接続した後、半導体チップの一辺または二辺に相当する周囲にポッティングにより液状のアンダーフィル樹脂を垂らして、毛細管現象により半導体チップと配線基板との間に注入し、充填したアンダーフィル樹脂を加熱硬化させる方法が一般に採られる。
【０００８】
図１０は、一般的なフリップチップ実装工程を例示する概略断面図であり、（ａ）半導体チップと配線基板との電気接続前の様態、（ｂ）電気接続後アンダーフィル注入前の様態、（ｃ）アンダーフィル注入後の様態を示す模式断面図であり、（ｂ’）は（ｂ）の平面図である。本例では、一辺に相当する側面からアンダーフィル樹脂を注入している。
【０００９】
配線基板の表面は、半導体チップとの接続前に、プラズマ処理により基板表面に水酸基（ＯＨ）等を作り親水性にするが、時間が経過すると表面が酸化され、濡れ性が悪化し、アンダーフィル樹脂が濡れ広がりにくくなる。アンダーフィル樹脂の濡れ広がりが悪くなると周囲の空気が取り込まれ、アンダーフィル樹脂内に気泡が発生するようになる。
【００１０】
ところで、近年の半導体チップの微細配線化に伴い、フリップチップ実装においてアンダーフィル樹脂を注入する半導体チップと配線基板との間隙（スタンドオフ）は１００μ
ｍ程度と狭くなってきている。一方で、半導体チップのサイズは、２５×２５ｍｍ程度に大型化し、たわみによっても前記間隔が狭くなる要因となっている。
【００１１】
また、毛細管現象により半導体チップと配線基板との間にアンダーフィル樹脂を注入する場合、配線基板と半導体チップを接続するバンプの配列の密度の偏りなどによってアンダーフィル樹脂が流れ易い部分と流れ難い部分が生じ、気泡が発生しやすくなっている。
【００１２】
図１１は、一般的なアンダーフィル注入工程の概略を例示する模式平面図であり、（ａ）一辺に相当する側面から注入したアンダーフィル樹脂の広がり、（ｂ）正常に注入が終了した場合、（ｃ）気泡が発生するとともに、アンダーフィル樹脂の広がり不足やはみ出しが発生した場合を例示している。
【００１３】
気泡が残ったままアンダーフィル樹脂を硬化すると、気泡の部分はボイドとなる。こうしてできたボイドは、その後の工程の加熱プロセスで壊れ、クラックを引き起こす原因となることがある。その結果、端子間の絶縁性及びバンプの接続が失われるなどして、半導体製品として機能しない不良品となってしまう。
【００１４】
特許文献１には、半導体チップが搭載される配線基板の中心または中心付近に単数または複数の貫通孔を形成して気泡の発生を抑制する技術が開示されている。この技術では、配線基板に実装した半導体チップの周囲に液状のアンダーフィル樹脂を垂らして、配線基板の中央部に設けた貫通孔から真空吸引することにより、アンダーフィル樹脂を四辺から半導体チップの中心側の配線基板の貫通孔に強制的に注入させてアンダーフィル樹脂を充填する。
【００１５】
しかしながら、特許文献１のアンダーフィル樹脂充填方法においても、アンダーフィル樹脂を注入する際に、バンプが密集する位置と、バンプが少ない位置とではアンダーフィル樹脂の流動性に差が生じる。その結果、流れの先端部の流動性が高い位置では流動性が低い位置よりも先にアンダーフィル樹脂が流れ込み、流れに乱れが生じて気泡が生じ残存し易い問題があった。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平９−１７２０３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明は、上記のような問題を解決するためのものであり、アンダーフィル樹脂の流動性を向上することで、配線基板を作製後に時間が経過しても濡れ広がりが悪化することを防ぎ、気泡が発生しづらく、気泡が発生した場合でも基板外へ排出され易い配線基板を得ることを目的とする。それにより、半導体チップ実装後のクラック発生を抑制することができる半導体装置用配線基板及びその製造方法を提供する。
【課題を解決するための手段】
【００１８】
上記の課題を解決するために、請求項１に記載の発明は、半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、
絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、
前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、
前記ソルダーレジスト層は、前記複数のパッド部間またはそれらの周辺部に、断面視で凸形状である部分を含む、
ことを特徴とする半導体装置用配線基板としたものである。
【００１９】
請求項２に記載の発明は、半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、
絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、
前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、
前記ソルダーレジスト層は、前記複数のパッド部間またはそれらの周辺部に、断面視で凹形状である部分を含む、
ことを特徴とする半導体装置用配線基板としたものである。
【００２０】
請求項３に記載の発明は、半導体集積回路チップをフリップチップ方式で実装するための半導体装置用配線基板であって、
絶縁性基板上に前記半導体集積回路チップが搭載される端子となる複数のパッド部を備え、
前記複数のパッド部以外の部分にはソルダーレジスト層が形成され、
前記ソルダーレジスト層は、前記複数のパッド部間またはそれらの周辺部に、断面視で凸形状である部分と凹形状である部分を含む、
ことを特徴とする半導体装置用配線基板としたものである。
【００２１】
請求項４に記載の発明は、前記凸形状、前記凹形状の少なくとも一方は、平面視で楕円を含む３次元視で半球状、平面視で楕円を含む３次元視で円柱状、３次元視で直方体状のいずれかである、
ことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置用配線基板としたものである。
【００２２】
請求項５に記載の発明は、前記ソルダーレジスト層の前記凸形状、前記凹形状の少なくとも一方の形成に階調型の透過率を有するハーフトーンマスクを用いる露光工程を含む、ことを特徴とする請求項１〜４のいずれか一項に記載の半導体装置用配線基板の製造方法としたものである。
【発明の効果】
【００２３】
本発明によれば、アンダーフィル樹脂の流動性が向上するので、配線基板を作製後に時間が経過しても濡れ広がりが悪化することを防ぎ、気泡が発生しづらく、気泡が発生した場合でも基板外へ排出され易い配線基板が得られる。それにより、半導体チップ実装後のクラック発生を抑制することができる半導体装置用配線基板及びその製造方法が提供される。また、気泡が発生した場合でも基板外へスムーズに排出されるので、アンダーフィルの使用量を減らすことができ、コスト低減につながる。
【図面の簡単な説明】
【００２４】
【図１】本発明の半導体装置用配線基板の第１実施形態に、半導体チップを搭載した形態を部分拡大して例示する（ａ）模式平面図、（ｂ）模式断面図である。
【図２】本発明の半導体装置用配線基板の第１実施形態の変形例に、半導体チップを搭載した形態を部分拡大して例示する（ａ）模式平面図、（ｂ）模式断面図である。
【図３】本発明の半導体装置用配線基板の第２実施形態に、半導体チップを搭載した形態を部分拡大して例示する（ａ）模式平面図、（ｂ）模式断面図である。
【図４】本発明の半導体装置用配線基板の第２実施形態の変形例に、半導体チップを搭載した形態を部分拡大して例示する（ａ）模式平面図、（ｂ）模式断面図である。
【図５】本発明の半導体装置用配線基板の第３実施形態に、半導体チップを搭載した形態を部分拡大して例示する（ａ）模式平面図、（ｂ）（ｃ）は模式断面図である。
【図６】本発明の半導体装置用配線基板の第４実施形態に係る、（ａ）模式平面図、（ｂ）模式断面図である。
【図７】本発明の半導体装置用配線基板の第４実施形態に係る、（ａ）模式平面図、（ｂ）図６（ｂ）とは別な部分の模式断面図である。
【図８】本発明の半導体装置用配線基板の製造方法に係り、第１実施形態の半導体装置用配線基板を製造するための（ａ）ハーフトーンマスクを部分拡大した模式平面図、（ｂ）製造した第１実施形態の半導体装置用配線基板に半導体チップを搭載した形態を部分拡大して例示する模式断面図である。
【図９】本発明の半導体装置用配線基板の製造方法に係り、第２実施形態の半導体装置用配線基板を製造するための（ａ）ハーフトーンマスクを部分拡大した模式平面図、（ｂ）製造した第２実施形態の半導体装置用配線基板に半導体チップを搭載した形態を部分拡大して例示する模式断面図である。
【図１０】一般的なフリップチップ実装工程の概略を例示する（ａ）（ｂ）（ｃ）模式断面図、（ｂ’）模式平面図である。
【図１１】一般的なアンダーフィル注入工程の概略を例示する模式平面図である。
【発明を実施するための形態】
【００２５】
以下、本発明の実施形態に係る半導体装置用配線基板及びその製造方法について図面を用いて説明する。同一の構成要素については便宜上の理由がない限り同一の符号を付ける。各図面において、見易さのため構成要素の厚さや比率は誇張されていることがあり、構成要素の数も減らして図示していることがある。また、本発明はその主旨を逸脱しない範囲で、以下の実施形態に限定されるものではない。
【００２６】
［第１実施形態の配線基板］
図１は、本発明の半導体装置用配線基板の第１実施形態に係り、（ａ）は第１実施形態の配線基板に半導体チップを搭載した形態を部分拡大して例示する模式平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿う模式断面図である。
【００２７】
第１実施形態の配線基板１０は、絶縁性基板１上に半導体チップ５が複数のバンプ６を介して搭載される端子となる複数のパッド部３を備え、複数のパッド部３以外の部分にはソルダーレジスト層２が形成され、ソルダーレジスト層２はＡ−Ａ’線に沿う平面図（図１（ａ））及び断面図（図１（ｂ））に示すように、対角方向の２個のパッド部３間で、断面視で中央部の膜厚が厚い凸形状ソルダーレジスト層２ａとなっている。
【００２８】
数値例としては、通常バンプ６の直径（図１（ａ）のｒ）、隣り合うバンプ６間の距離（図１（ａ）のｐ）はいずれも７０〜８０μｍであるので、凸形状ソルダーレジスト層２ａの直径は１００μｍ以下である。また、突出したバンプ６の高さ（＝アンダーフィル８の厚さ、図１（ｂ）のｂ）は５〜３０μｍであり、ソルダーレジスト層２の厚さ（図１（ｂ）のｔ）は１０〜３５μｍであるので、凸形状ソルダーレジスト層２ａの高さ（図１（ｂ）のｈ）は突出したバンプ６の高さｂの８０％程度が好ましく、４〜２４μｍである。
【００２９】
［第１実施形態の変形例］
図２は、本発明の半導体装置用配線基板の第１実施形態の変形例に係り、（ａ）は第１実施形態の変形例の配線基板に半導体チップを搭載した形態を部分拡大して例示する模式平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿う模式断面図である。
【００３０】
第１実施形態の変形例の配線基板１０’が第１実施形態の配線基板１０と異なるところは、対角方向の２個のパッド部３間に断面視で中央部の膜厚が厚い凸形状ソルダーレジスト層２ｂを有することに加えて、Ｂ−Ｂ’線に沿う平面図（図２（ａ））及び断面図（図２（ｂ））に例示するように、横方向、縦方向に並ぶ凸形状ソルダーレジスト層２ｂ間に
、平面視で凸形状ソルダーレジスト層２ｂと寸法が異なる凸形状ソルダーレジスト層２ｃを有することである。尚、ここでは凸形状ソルダーレジスト層２ｃの寸法を凸形状ソルダーレジスト層２ｂよりも小さく図示しているが、逆であってもよく、同じ寸法であってもよい。
【００３１】
数値例としては、図２のように凸形状ソルダーレジスト層２ｂと凸形状ソルダーレジスト層２ｃを並べる場合は、それらの直径は８０μｍ以下であり、それらの高さは図１（ｂ）の第１実施形態の場合と同じく、４〜２４μｍであることが好ましい。
【００３２】
上記のように、第１実施形態及び第１実施形態の変形例の配線基板では、ソルダーレジストの膜厚を、パッド部３間で中央部の膜厚が周辺部よりも厚い凸形状とする。従って、半導体チップと配線基板との間隙はパッド部３間で中央部が周辺部よりも次第に狭くなっていく。その結果、アンダーフィルを半導体チップと配線基板との間隙に注入していく際に、狭い部分ではアンダーフィルの流速が速くなるので、運動エネルギーが大きくなり、気泡が基板外へ排出される確率が大きくなる。
【００３３】
第１実施形態と、第１実施形態の変形例とのいずれを選択するか、や、凸形状ソルダーレジスト層の個数、大きさ、配置は、半導体チップと配線基板との間隙や、バンプの個数、大きさ、配置、アンダーフィルの粘度等に応じて、最適な条件を選択すればよい。
【００３４】
［第２実施形態の配線基板］
図３は、本発明の半導体装置用配線基板の第２実施形態に係り、（ａ）は第２実施形態の配線基板に半導体チップを搭載した形態を部分拡大して例示する模式平面図、（ｂ）は（ａ）のＣ−Ｃ’線に沿う模式断面図である。
【００３５】
第２実施形態の配線基板２０は、第１実施形態の配線基板１０と同様に、複数のパッド部３を備え、複数のパッド部３以外の部分にはソルダーレジスト層２が形成されるが、Ｃ−Ｃ’線に沿う平面図（図３（ａ））及び断面図（図３（ｂ））に示すように、対角方向の２個のパッド部３間のソルダーレジスト層は、第１実施形態とは異なり、断面視で中央部の膜厚が薄い凹形状ソルダーレジスト層２ｆとなっている。従って、半導体チップと配線基板との間隙はパッド部３間で中央部が周辺部よりも次第に広くなっていく。
【００３６】
数値例としては、凹形状ソルダーレジスト層２ｆの直径は、第１実施形態の凸形状ソルダーレジスト層２ａ（図１（ａ））の場合と同じく１００μｍ以下であり、凹形状ソルダーレジスト層２ｆの深さ（図２（ｂ）のｄ）は１０μｍ以下であることが好ましい。
【００３７】
［第２実施形態の変形例］
図４は、本発明の半導体装置用配線基板の第２実施形態の変形例に係り、（ａ）は第２実施形態の変形例の配線基板に半導体チップを搭載した形態を部分拡大して例示する模式平面図、（ｂ）は（ａ）のＤ−Ｄ’線に沿う模式断面図である。
【００３８】
第２実施形態の変形例の配線基板２０’は、第２実施形態の配線基板２０と同様に、対角方向の２個のパッド部３間に断面視で中央部の膜厚が薄い凹形状ソルダーレジスト層２ｇを有することに加えて、Ｄ−Ｄ’線に沿う平面図（図４（ａ））及び断面図（図４（ｂ））に例示するように、横方向、縦方向に並ぶ凹形状ソルダーレジスト層２ｇ間に、平面視で凹形状ソルダーレジスト層２ｇと寸法が異なる凹形状ソルダーレジスト層２ｈを有している。尚、ここでは凹形状ソルダーレジスト層２ｈの寸法を凹形状ソルダーレジスト層２ｇよりも小さく図示しているが、逆であってもよく、同じ寸法であってもよい。
【００３９】
数値例としては、凹形状ソルダーレジスト層２ｇと凹形状ソルダーレジスト層２ｈの直
径は、図２（ａ）の第１実施形態の変形例の場合と同じく８０μｍ以下であり、それらの深さは図３（ｂ）の第２実施形態の場合と同じく１０μｍ以下であることが好ましい。
【００４０】
上記のように、第２実施形態及び第２実施形態の変形例の配線基板では、ソルダーレジストの膜厚を、パッド部３間で中央部の膜厚が周辺部よりも薄い凹形状とする。従って、半導体チップと配線基板との間隙はパッド部３間で中央部が周辺部よりも次第に広くなる。それ故、第２実施形態及び第２実施形態の変形例の配線基板は、近年の半導体チップの微細配線化に伴ってアンダーフィル樹脂を注入する半導体チップと配線基板との間隙が非常に狭くなった場合や、半導体チップのサイズの大型化によるたわみにより前記間隔が非常に狭くなって、アンダーフィルの流動性が低下して広がりにくくなる場合や、気泡が基板外へ排出されにくくなる場合に有効である。
【００４１】
第２実施形態と、第２実施形態の変形例とのいずれを選択するか、や、凹形状ソルダーレジスト層の個数、大きさ、配置は、半導体チップと配線基板との間隙や、バンプの個数、大きさ、配置、アンダーフィルの粘度等に応じて、最適な条件を選択すればよい。
【００４２】
［第３実施形態の配線基板］
図５は、本発明の半導体装置用配線基板の第３実施形態に係り、（ａ）は第３実施形態の配線基板に半導体チップを搭載した形態を部分拡大して例示する模式平面図、（ｂ）は（ａ）のＥ−Ｅ’線に沿う模式断面図、（ｃ）は（ａ）のＦ−Ｆ’線に沿う模式断面図である。
【００４３】
第３実施形態の配線基板３０は、複数のパッド部３以外の部分にはソルダーレジスト層２が形成され、ソルダーレジスト層２はＥ−Ｅ’線に沿う平面図（図５（ａ））及び断面図（図５（ｂ））に示すように、対角方向の２個のパッド部３間に、凸形状ソルダーレジスト層２ｄとともに、凹形状ソルダーレジスト層２ｊを有している。
【００４４】
また、Ｆ−Ｆ’線に沿う平面図（図５（ａ））及び断面図（図５（ｃ））に例示するように、横方向、縦方向に直線状に凸形状ソルダーレジスト層２ｄ、及び凹形状ソルダーレジスト層２ｊが並列している。ソルダーレジスト層の形状が図５（ｂ）、図５（ｃ）のように並ぶ理由は、図５（ａ）の平面図において、破線Ｓで囲む領域の外側を凸形状ソルダーレジスト層、内側を凹形状ソルダーレジスト層としているからである。尚、ここでは凸形状ソルダーレジスト層２ｄ、及び凹形状ソルダーレジスト層２ｊの寸法をすべて同じ寸法に図示しているが、異なっていてもよい。
【００４５】
上記のように、第３実施形態の配線基板では、ソルダーレジストの膜厚が周辺部よりも厚い凸形状ソルダーレジスト層と、薄い凹形状ソルダーレジスト層とが混在している。従って、半導体チップと配線基板との間隙や、バンプの個数、大きさ、配置、アンダーフィルの粘度等に応じて、第１実施形態の配線基板の長所と、第２実施形態の配線基板の長所を併せ持つ効果が得られる配線基板とすることができる。
【００４６】
［第４実施形態の配線基板］
図６は、本発明の半導体装置用配線基板の第４実施形態に係る、（ａ）模式平面図、（ｂ）模式断面図である。６’は配線基板には存在しないが、半導体チップを搭載するときにバンプを形成する位置である。図６は、バンプ位置６’の個数、及び凸形状ソルダーレジスト２ｅの個数以外は、配線基板４０を全体的に図示している。また、図６（ｂ）では、パッド部の図示を省略している。
【００４７】
図６（ｂ）は、図（ａ）のＧ−Ｇ’線に沿う模式断面図であり、Ｇ−Ｇ’線の位置は、バンプ位置６’が存在する領域の外側の周辺にある。Ｇ−Ｇ’線の位置には凸形状ソルダ
ーレジスト２ｅが並ぶが、比較的間隔を置いて並ぶ凸形状ソルダーレジスト粗領域Ｐ１と、比較的密に並ぶ凸形状ソルダーレジスト密領域Ｐ２とに分かれている。すなわち、アンダーフィルの注入側に近い領域と、逆に遠い領域は凸形状ソルダーレジスト粗領域Ｐ１となり、それ以外の中間領域は凸形状ソルダーレジスト密領域Ｐ２となっている。これはアンダーフィルの注入側に近い領域ではバンプの数が少なく、遠い領域ではアンダーフィルの液量が少ないため、いずれも中間領域に比べ、アンダーフィルの流動性がよいからである。
【００４８】
図７（ａ）は、図６（ａ）と同じ本発明の半導体装置用配線基板の第４実施形態に係る、（ａ）模式平面図であり、図７（ｂ）は、図７（ａ）のＨ−Ｈ’線に沿う模式断面図である。Ｈ−Ｈ’線の位置は、バンプ位置６’が縦横に配列する領域Ｔの内側にある。
【００４９】
図７（ｂ）に示すように、領域Ｑ内のＨ−Ｈ’線の位置では、凹形状ソルダーレジスト２ｋが密に配列している。尚、Ｈ−Ｈ’線の位置は領域Ｔの端に近い部分と図示しているが、領域Ｔの内側で同じ方向であればいずれの位置であってもよい。すなわち、領域Ｔ内では凹形状ソルダーレジスト２ｋが密に配列している。これは、配線基板の中央領域では、特にたわみ等によって半導体チップと配線基板の間隙が狭くなり易く、また、バンプの配列密度も高くなることから、アンダーフィルの流動性が低下して広がりにくくなることを抑えるためである。
【００５０】
上記のように、第４実施形態の配線基板では、ソルダーレジスト層が凸形状である部分と凹形状である部分をともに含むとともに、それらの配列密度に位置的な変化を有している。これらの多様性もまた、半導体チップと配線基板との間隙や、バンプの個数、大きさ、配置、アンダーフィルの粘度等に応じて、適宜最適な条件を選択すればよい。
【００５１】
ここまで、凸形状ソルダーレジスト層または凹形状ソルダーレジスト層の形状としては、単に断面視で円弧状（第１〜第３実施形態）または長方形状（第４実施形態）の凸形状または凹形状として図示してきたが、本発明の配線基板では、平面視で楕円を含む３次元視で半球状、平面視で楕円を含む３次元視で円柱状、３次元視で直方体状のいずれかであることが好ましい。ここで、平面視で楕円の３次元視で半球状とは、ラグビーボールを長軸方向に平行に切断した形状、平面視で楕円の３次元視で円柱状とは円柱状を横方向に伸ばした形状を意味する。また、直方体状には立方体状を含む。
【００５２】
前記のような円柱状、直方体状であれば、アンダーフィル樹脂の流動性を向上する効果は楕円を含む半球状ほどではない反面、フォトリソグラフィ法で凸形状ソルダーレジスト層または凹形状ソルダーレジスト層を形成する際、後述の半球型の場合のようにハーフトーンマスクを使わず、通常のバイナリ型のフォトマスクで作製できる利点がある。さらに、直方体状は円柱状よりも、フォトマスクの原パターンを作成する電子線描画データのボリュームを小さくできる利点がある。
【００５３】
［配線基板の製造方法］
本発明の配線基板の製造方法は、凸形状ソルダーレジスト層、または凹形状ソルダーレジスト層の少なくとも一方の形成をフォトリソグラフィ法により行い、階調型の透過率を有するハーフトーンマスクを用いる露光工程を含むことを特徴とする。
【００５４】
図８（ａ）は、本発明の半導体装置用配線基板の製造方法に係り、第１実施形態の配線基板１０を製造するためのハーフトーンマスクを部分拡大して示す模式平面図であり、図８（ｂ）は図１（ｂ）と同じであり、製造した第１実施形態の配線基板１０に、バンプ６を介して半導体チップ５を搭載した形態を部分拡大して例示する模式断面図である。
【００５５】
図８（ａ）には、ハーフトーンマスク５１の、２ｘ２に配列したハーフトーン部５２を有する部分を図示しており、このうちの１個、例えばＪ−Ｊ’線を含むハーフトーン部で、図８（ｂ）に示す、パッド部３を形成した絶縁性基板１上に凸形状ソルダーレジスト層２ａを形成する。
【００５６】
ハーフトーン部５２は濃度の異なる同心円で示すように、階調型の透過率を有する。濃度が薄い中心部に近いほど透過率が高いとすると、ネガ型のソルダーレジスト樹脂を用いることで、１回の露光、１回の現像工程により凸形状ソルダーレジスト層２ａを形成することができる。ポジ型のソルダーレジスト樹脂を用いる場合は、逆に中心部に近いほど濃度が濃く透過率が低いハーフトーンマスクを用いる。現像形成したソルダーレジスト形状は必要に応じ加熱等により硬化させる。
【００５７】
図９（ａ）は、本発明の半導体装置用配線基板の製造方法に係り、第２実施形態の配線基板２０を製造するためのハーフトーンマスクを部分拡大して示す模式平面図であり、図９（ｂ）は図３（ｂ）と同じであり、製造した第２実施形態の配線基板２０に、バンプ６を介して半導体チップ５を搭載した形態を部分拡大して例示する模式断面図である。
【００５８】
図９（ａ）には、ハーフトーンマスク５３の、２ｘ２に配列したハーフトーン部５４を有する部分を図示しており、このうちの１個、例えばＫ−Ｋ’線を含むハーフトーン部で、図９（ｂ）に示す、パッド部３を形成した絶縁性基板１上に凹形状ソルダーレジスト層２ｆを形成する。
【００５９】
ハーフトーン部５４は濃度の異なる同心円で示すように、階調型の透過率を有する。濃度が濃い中心部に近いほど透過率が低いとすると、ネガ型のソルダーレジスト樹脂を用いることで、１回の露光、１回の現像工程により凹形状ソルダーレジスト層２ｆを形成することができる。ポジ型のソルダーレジスト樹脂を用いる場合は、逆に中心部に近いほど濃度が薄く透過率が高いハーフトーンマスクを用いる。現像形成したソルダーレジスト形状は必要に応じ加熱等により硬化させる。
【００６０】
階調型の透過率を有するパターンは、例えば１／５縮小露光時に、露光光の波長以下の寸法になる微細な黒ドット（或いは白ドット）の単位面積当たりの個数をハーフトーンマスクの階調パターン上で調整して形成することができる。これにより階調型に変化する透過率をハーフトーンマスクのパターンに持たせることができる。
【符号の説明】
【００６１】
１、７１・・・・・・絶縁性基板
２、７２・・・・・・ソルダーレジスト層
２ａ、２ｂ、２ｃ、２ｄ、２ｅ・・・凸形状ソルダーレジスト層
２ｆ、２ｇ、２ｈ、２ｊ、２ｋ・・・凹形状ソルダーレジスト層
３、７３・・・・・・パッド
５、７５・・・・・・半導体チップ
６、７６・・・・・・バンプ
６’・・・・・・・バンプ位置
７、７７・・・・・・バンプ付き半導体チップ
８、７８・・・・・・アンダーフィル
７９・・・・・・・アンダーフィルはみ出し部
１０、１０’、２０、２０’、３０、４０・・・本発明の配線基板
７０・・・・・・・・従来の配線基板
５１、５３・・・・・ハーフトーンマスク
５２、５４・・・ハーフトーン部
Ｓ、Ｔ・・・・・ソルダーレジスト凹形状領域
Ｐ１・・・・・・凸形状ソルダーレジスト粗領域
Ｐ２・・・・・・凸形状ソルダーレジスト密領域
Ｑ・・・・・・・凹形状ソルダーレジスト密領域
【図１】
2019220606.tif 000003
【図２】
2019220606.tif 000004
【図３】
2019220606.tif 000005
【図４】
2019220606.tif 000006
【図５】
2019220606.tif 000007
【図６】
2019220606.tif 000008
【図７】
2019220606.tif 000009
【図８】
2019220606.tif 000010
【図９】
2019220606.tif 000011
【図１０】
2019220606.tif 000012
【図１１】
2019220606.tif 000013