(57)【要約】【課題】酸化物半導体によって構成したＴＦＴを有する半導体装置において、特性変動を抑制する。【解決手段】酸化物半導体１０３で構成されるＴＦＴを有する半導体装置であって、前記酸化物半導体１０３はチャネル領域１０３１とドレイン領域１０３２とソース領域１０３３を有し、前記ドレイン領域１０３２とソース領域１０３３には、窒化シリコン膜１０４が積層し、前記チャネル領域１０３１にはゲート絶縁膜１０５が積層し、前記ゲート絶縁膜１０５の上にアルミニウム酸化膜１０６が積層し、その上にゲート電極１０７が積層しており、前記ゲート電極１０７と前記アルミニウム酸化膜１０６は、平面で視て、前記窒化シリコン膜１０４と重複していることを特徴とする半導体装置。【選択図】図３
2019220530.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体で構成されるＴＦＴを有する半導体装置であって、
前記酸化物半導体はチャネル領域とドレイン領域とソース領域を有し、
前記ドレイン領域とソース領域には、窒化シリコン膜が積層し、
前記チャネル領域にはゲート絶縁膜が積層し、
前記ゲート絶縁膜の上にアルミニウム酸化膜が積層し、その上にゲート電極が積層しており、
前記ゲート電極と前記アルミニウム酸化膜は、平面で視て、前記窒化シリコン膜と重複していることを特徴とする半導体装置。
【請求項２】
前記アルミニウム酸化膜は、平面視にて前記ゲート電極と重複しており、前記ゲート電極と重複しない部分には除去部が配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ゲート絶縁膜は、前記ゲート電極及び前記アルミニウム酸化膜と重複している部分以外にも形成されていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記窒化シリコン膜は、酸化物半導体のチャネル領域に近接する端部において、断面がテーパを有していることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記窒化シリコンの前記テーパの角度は４０度乃至７０であることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記ゲート電極及び前記アルミニウム酸化膜は、前記窒化シリコンの前記テーパを超えて、前記窒化シリコンの上部にまで延在していることを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記窒化シリコンの膜厚は、５０ｎｍ乃至５００ｎｍであることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記アルミニウム酸化膜の膜厚は２ｎｍ乃至２０ｎｍであることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記アルミニウム酸化膜は、反応性スパッタリングによって形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記ＴＦＴのドレイン電極は、前記ゲート絶縁膜の上に形成され、ソース電極は前記ゲート絶縁膜の上に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記ゲート電極を覆って層間絶縁膜が形成され、前記ＴＦＴのドレイン電極は、前記層間絶縁膜の上に形成され、ソース電極は前記層間絶縁膜の上に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
前記半導体装置は液晶表示装置であることを特徴とする請求項１乃至１１に記載の半導体装置。
【請求項１３】
前記半導体装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いたＴＦＴを有する表示装置等の半導体装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層とＴＦＴを配置することによってカラー画像を形成する。有機ＥＬ表示装置はバックライトを必要としないので、薄型化には有利である。
【０００３】
酸化物半導体を用いたＴＦＴはリーク電流が小さいので、画素領域におけるスイッチングＴＦＴとして好適である。一方、酸化物半導体は、水素や酸素の侵入によって経時変化をし易いという問題がある。
【０００４】
引用文献１は、酸化物半導体を用いたＴＦＴにおいて、酸化物半導体を水素や酸素からブロックする性質を有する絶縁膜によって囲み、酸化物半導体の特性変化を抑える構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１６−１８４６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
画素のスイッチングとして用いられるＴＦＴは、リーク電流が小さいことが必要である一方、ＯＮ電流は大きいことが要求されている。すなわち、ＴＦＴにおいて、チャネル領域では十分に大きな抵抗を維持し、ソース領域、ドレイン領域では抵抗が十分に小さい必要がある。
【０００７】
酸化物半導体においては、チャネル領域に十分な酸素を供給することによって半導体を維持することが出来る。一方、ソース領域、ドレイン領域には、窒化シリコン膜等から水素を供給することによって、酸化物半導体を還元し、抵抗を小さくする構成が知られている。
【０００８】
ソース、ドレイン領域を還元することによって、酸化物半導体を低抵抗にする方法として、ソース、ドレイン領域にＳｉＮ等を積層させる他、ソース、ドレイン領域を、水素を多く含むプラズマに晒すことによって、ソース、ドレインに水素を拡散させる技術が存在する。一方、酸化物半導体のチャネル部を半導体に維持するためにチャネル部に酸素を多く含んだ酸化シリコン膜をチャネル部に積層させる他、より酸素を安定して供給するために、アルミニウム酸化膜を、ＳｉＯ膜に積層する構成が知られている。
【０００９】
しかし、酸化物半導体において、チャネル領域とソース、ドレイン領域とは、隣接しているので、酸化物半導体のチャネルに酸素を供給する手段と、ソース、ドレインに水素を供給する手段が互いに干渉し、動作期間中にＴＦＴの特性が変化するという問題が存在していた。
【００１０】
本発明の課題は、特に、酸化物半導体のチャネル領域に酸素を供給する手段が酸化物半導体ドレイン領域、ソース領域に影響を与え、ドレイン領域、ソース領域の抵抗が大きくなって、ＯＮ電流が小さくなる現象を対策するものである。
【課題を解決するための手段】
【００１１】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１２】
（１）酸化物半導体で構成されるＴＦＴを有する半導体装置であって、前記酸化物半導体はチャネル領域とドレイン領域とソース領域を有し、前記ドレイン領域とソース領域には、窒化シリコン膜が積層し、前記チャネル領域にはゲート絶縁膜が積層し、前記ゲート絶縁膜の上にアルミニウム酸化膜が積層し、その上にゲート電極が積層しており、前記ゲート電極と前記アルミニウム酸化膜は、平面で視て、前記窒化シリコン膜と重複していることを特徴とする半導体装置。
【００１３】
（２）前記アルミニウム酸化膜は、前記ゲート電極と重複している部分に形成され、前記ゲート電極と重複している部分以外では除去されていることを特徴とする（１）に記載の半導体装置。
【図面の簡単な説明】
【００１４】
【図１】液晶表示装置の平面図である。
【図２】液晶表示装置の表示領域の断面図である。
【図３】ＴＦＴの拡大断面図である。
【図４】図３の平面図である。
【図５】酸化物半導体の上に層間ＳｉＮ膜を形成した状態の断面図である。
【図６】層間ＳｉＮ膜をパターニングした状態の断面図である。
【図７】ゲート絶縁膜及びＡｌＯ膜までを形成した状態を示す断面図である。
【図８】ゲート電極となる金属を形成した状態を示す断面図である。
【図９】ゲート電極及びＡｌＯ膜をパターニングした状態を示す断面図である。
【図１０】実施例２のＴＦＴの断面図である。
【図１１】実施例２の表示領域の断面図である。
【図１２】有機ＥＬ表示装置の表示領域の断面図である。
【発明を実施するための形態】
【００１５】
酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。酸化物半導体のうち光学的に透明でかつ結晶質でないものはＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ばれている。以後、本明細書では、酸化物半導体をＴＡＯＳと呼ぶこともある。以下、実施例によって本発明の内容を詳細に説明する。
【実施例１】
【００１６】
図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。
【００１７】
ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。
【００１８】
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。
【００１９】
液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトが配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。
【００２０】
図２は、画素が存在する表示領域の断面図である。図２は、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）の内の、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｔｉｃｈｉｎｇ）と呼ばれる方式の液晶表示装置である。図２では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体１０３を用いたＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。
【００２１】
図２において、ガラスあるいはポリイミド等に樹脂で形成されたＴＦＴ基板１００の上に遮光膜１０１が金属によって形成されている。この金属は、後で説明するゲート電極等と同じ金属を使用してもよい。遮光膜１０１は、後で形成されるＴＦＴのチャネル部にバックライトからの光が照射されないように遮光するためのものである。
【００２２】
遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２は、その上に形成される半導体層１０３がガラス基板等からの不純物によって汚染されることを防止する。下地膜１０２はシリコン酸化膜（以後ＳｉＯで代表させる）とシリコン窒化膜（以後ＳｉＮで代表させる）の積層膜で形成されることが多い。
【００２３】
ＳｉＮ膜とＳｉＯ膜の積層膜を使用する場合は、ＳｉＯ膜が酸化物半導体と接触する。酸化物半導体１０３のチャネル領域１０３１の抵抗を低下させないためである。なお、アルミニウム酸化膜（以後ＡｌＯで代表させる）がさらに積層される場合もある。
【００２４】
図２において、下地膜１０２の上にＴＦＴを構成する酸化物半導体１０３が形成されている。酸化物半導体１０３の厚さは１０ｎｍ乃至１００ｎｍである。酸化物半導体１０３には例えばＩＧＺＯが使用される。
【００２５】
酸化物半導体１０３のドレイン領域１０３２及びソース領域１０３３を覆って層間ＳｉＮ膜１０４が形成されている。ＳｉＮ膜１０４は水素を放出し、この水素が酸化物半導体のドレイン領域１０３２、ソース領域１０３３を還元して導通化させる。層間ＳｉＮ膜１０４は酸化物半導体１０３のチャネル領域１０３１には形成されていない。
【００２６】
図２において、酸化物半導体１０３のチャネル領域１０３１には、ゲート絶縁膜１０５として酸素リッチなＳｉＯ膜が形成されている。ゲート絶縁膜１０５は表示領域全面を覆うように形成されている。ＳｉＯ膜で形成されるゲート絶縁膜１０５と積層してアルミニウム酸化膜（以後ＡｌＯで代表させる）１０６が形成されている。ＡｌＯ膜１０６は、表示領域全面ではなく、ゲート電極１０７に対応した部分にのみ形成されている。ＡｌＯ膜１０６は、酸化物半導体１０３のチャネル領域１０３１に酸素を供給する役割を有する。その意味では、ＩＧＺＯをはじめとする酸化物等も拡散により酸素を供給する効果があるのでＡｌＯ膜を代用することができる。
【００２７】
ゲート絶縁膜１０５およびＡｌＯ膜１０６の上にゲート電極１０７が形成されている。ゲート電極１０７は、例えば、Ｔｉ−Ａｌ−Ｔｉ（チタンーアルミニウムーチタン）の積層膜、あるいは、ＭｏＷ合金等によって形成される。
【００２８】
ゲート絶縁膜１０５及び層間ＳｉＮ膜１０４を貫通してスルーホール１２０、１２１が形成されている。スルーホール１２０は酸化物半導体のドレイン領域１０３２とドレイン電極１０８を接続し、スルーホール１２１は酸化物半導体のソース領域１０３３とソース電極１０９を接続する。
【００２９】
ゲート電極１０７、ドレイン電極１０８、ソース電極１０９を覆ってＳｉＮ膜あるいはＳｉＯ膜、あるいはそれらの積層膜によって層間絶縁膜１１０が形成される。層間絶縁膜１１０は、有機パッシベーション膜１１１からの水分等から、酸化物半導体１０３を保護する。ドレイン電極１０８は、別なところに形成されたスルーホールを介して映像信号線１２と接続し、ソース電極１０９はスルーホール１３０，１３１を介して画素電極１１４と接続する。
【００３０】
図２において、層間絶縁膜１１０を覆って有機パッシベーション膜１１１が形成されている。有機パッシベーション膜１１１は、例えば、アクリル樹脂等で形成される。有機パッシベーション膜１１１は平坦化膜としての役割を持ち、また、映像信号線１２とコモン電極１１２間の浮遊容量を小さくするために、２乃至４μｍ程度と厚く形成される。ソース電極１０９と画素電極１１４を接続するために、有機パッシベーション膜１１１にスルーホール１３０が形成される。
【００３１】
有機パッシベーション膜１１１の上にＩＴＯ等の透明導電膜によってコモン電極１１２が形成される。コモン電極１１２は平面状に形成される。コモン電極１１２を覆って容量絶縁膜１１３がＳｉＮによって形成されている。容量絶縁膜１１３を覆ってＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の透明導電膜によって画素電極１１４が形成されている。画素電極１１４は櫛歯状に形成される。容量絶縁膜１１３は、コモン電極１１２と画素電極１１４との間において、画素容量を構成するので、このように呼ばれる。
【００３２】
画素電極１１４を覆って配向膜１１５が形成されている。配向膜１１５は液晶分子３０１の初期配向方向を規定する。配向膜１１５の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。ＩＰＳではプレティルト角は必要ないので、光配向処理が有利である。
【００３３】
図２において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成され、その上にオーバーコート膜２０３が形成されている。オーバーコート膜２０３の上に配向膜２０４が形成されている。配向膜２０４の作用および配向処理は、ＴＦＴ基板１００側の配向膜１１５と同じである。
【００３４】
図２において、コモン電極１１２と画素電極１１４との間に電圧が印加されると、図２の矢印で示すような電気力線が発生し、液晶分子３０１を回転させて液晶層３００によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像を形成する。
【００３５】
図３はＴＦＴ付近の拡大断面図である。図３において、ＴＦＴ基板１００の上に遮光膜１０１が形成され、遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２の上に酸化物半導体１０３が形成されている。酸化物半導体１０３は１０ｎｍ乃至１００ｎｍの厚さであり、スパッタリングリングによって形成されている。酸化物半導体１０３のドレイン領域１０３２とソース領域１０３３の上には、層間ＳｉＮ膜１０４が形成されている。層間ＳｉＮ膜１０４は、自身の膜形成のときのアニール時や、その後の工程におけるアニール時に水素を放出し、この水素によって酸化物半導体１０３のドレイン領域１０３２、ソース領域１０３３を還元して導電膜化する。層間ＳｉＮ膜１０４は酸化物半導体１０３のチャネル領域１０３１には存在しないようにパターニングされている。
【００３６】
酸化物半導体１０３のチャネル領域１０３１及び層間ＳｉＮ膜１０４を覆ってゲート絶縁膜１０５が形成されている。ゲート絶縁膜１０５の膜厚は５０乃至２００ｎｍである。ゲート絶縁膜１０５は表示領域全面に形成される。ゲート絶縁膜１０５の上にＡｌＯ膜１０６が形成されている。ＡｌＯ膜１０６は、ゲート電極の下にのみ存在するようにパターニングされている。ＡｌＯ膜１０６の厚さは２乃至２０ｎｍである。ＡｌＯ膜１０６は、反応性スパッタリングによって形成するので、大量の酸素を含んでいる。この酸素によって酸化物半導体１０３のチャネル領域１０３１の絶縁抵抗を安定化している。ＩＧＺＯをはじめとする酸化物等も熱処理等による拡散により酸素を供給する効果があるが、反応性スパッタリングによる膜形成は酸素供給の効率が高く、より好ましい。
【００３７】
ＡｌＯ膜１０６の上にゲート電極１０７が形成されている。ゲート電極１０７の材料は図２で説明したとおりである。ゲート電極１０７及びＡｌＯ膜１０６は、層間ＳｉＮ膜１０４及びゲート絶縁膜１０５の上に乗り上げている。つまり、酸化物半導体１０３のドレイン領域１０３２及びソース領域１０３３と若干オーバーラップする。図３に示す本発明では、ゲート電極１０７及びＡｌＯ膜１０６が酸化物半導体１０３のドレイン領域１０３２及びソース領域１０３３と平面で視てオーバーラップしても、ＡｌＯ膜１０６と酸化物半導体１０３のドレイン領域１０３２およびソース領域１０３３の間には層間ＳｉＮ膜１０４が存在しているので、ＡｌＯ膜１０６等からの酸素は層間ＳｉＮ膜１０４においてブロックされる。
【００３８】
したがって、ＡｌＯ膜１０６やゲート絶縁膜１０５からの酸素によって酸化物半導体１０３のドレイン領域１０３２やソース領域１０３３の抵抗が増大してＯＮ電流が減少するという現象を防止することが出来る。図３において、層間ＳｉＮ膜１０４は、端部において順テーパを有するように加工されている。テーパ角θは例えば４０度から７０度である。層間ＳｉＮ膜１０４の端部において、いわゆる段切れが生じ、ゲート絶縁膜１０５やＡｌＯ膜１０６が破壊し、ゲート電圧がリークすることを防止するためである。なお、このテーパ角は、層間ＳｉＮ膜１０４の厚さ方向の中心において測定すればよい。
【００３９】
図３において、ゲート電極１０７及びＡｌＯ膜１０６は、ゲート絶縁膜１０５及び層間ＳｉＮ膜１０４のテーパ部分のみでなく、層間ＳｉＮ膜１０４及びゲート絶縁膜１０５の上部にまで形成されている。したがって、ゲート電極１０７及びＡｌＯ膜１０６の微細加工は容易である。
【００４０】
図３において、ゲート絶縁膜１０５及び層間ＳｉＮ膜１０４にスルーホール１２０を形成してドレイン電極１０８を酸化物半導体１０３のドレイン領域１０３２と接続し、スルーホール１２１を形成して酸化物半導体１０３のソース領域１０３３をソース電極１０９と接続する。図３においては、ゲート電極１０７、ドレイン電極１０８、ソース電極１０９は同じ層の下に形成されることになる。ゲート電極１０７とドレイン電極１０８、あるいは、ゲート電極１０７とソース電極１０９の距離ｄを十分に確保できない場合は、実施例２に示すように、ドレイン電極１０８とソース電極１０９は層間絶縁膜の上に形成すればよい。
【００４１】
図４は図３の平面図である。図４では、絶縁膜は省略されている。図４において、遮光膜１０１の上に下地膜を挟んで酸化物半導体１０３が帯状に形成されている。図４では、酸化物半導体１０３のドレイン領域１０３２及びソース領域１０３３が見えている。酸化物半導体１０３の上には、層間ＳｉＮ膜１０４及びゲート絶縁膜１０５等を挟んでゲート電極１０７が形成されている。図４において、ゲート電極１０７内に点線で記した部分は、層間ＳｉＮ膜１０４の端部に相当し、点線の内側がチャネル領域１０３１に該当する。
【００４２】
酸化物半導体１０３は左側に延在してドレイン電極１０８と接続し、また、右側に延在してソース電極１０９と接続する。酸化物半導体１０３において、ゲート電極１０７とドレイン電極１０８の間であるドレイン領域１０３２は、層間ＳｉＮ膜１０４で覆われているので、層間ＳｉＮ膜１０４からの水素によって還元され、導電膜となっている。酸化物半導体１０３のゲート電極１０７とソース電極１０９の間のソース領域１０３３も同様である。
【００４３】
図５乃至図９は、図３の構成を実現する各プロセスにおける構成を示す断面図である。図５は、ＴＦＴ基板１００の上に、遮光膜１０１を形成し、その上に下地膜１０２を形成し、その上に酸化物半導体１０３を形成し、酸化物半導体１０３を覆って層間ＳｉＮ膜１０４をプラズマＣＶＤによって形成した状態を示す断面図である。
【００４４】
層間ＳｉＮ膜１０４中の水素は、プラズマＣＶＤによって適切に制御することが出来る。ＣＶＤガスには、例えば、シラン（ＳｉＨ４）、アンモニア（ＮＨ３）、窒素（Ｎ２）を用いることが出来る。シランとアンモニアの流量比は、例えば、１／１０乃至１／３０に設定する。窒素流量は、成膜圧力が制御できるように調整する。成膜温度は、例えば２５０℃乃至４００℃である。層間ＳｉＮ膜１０４の膜厚は、層間ＳｉＮ膜１０４中に含まれる水素量に応じて調整されるが、一般的には、５０ｎｍ乃至５００ｎｍである。
【００４５】
図６は層間ＳｉＮ膜１０４をパターニングしている状態を示す断面図である層間ＳｉＮ膜１０４の上にレジスト４００を形成し、矢印で示すように、フッ素系のガスを用いたドライエッチングによって層間ＳｉＮ膜１０４を開口する。この時、層間ＳｉＮ膜１０４の開口部は、順テーパとなるように制御する。テーパ角θは４０度乃至７０度が好適である。なお、層間ＳｉＮ膜１０４は酸化物半導体１０３側に存在していればよく、例えば、層間ＳｉＮ膜１０４に該当する層を２層構造にして、下側、すなわち、酸化物半導体１０３側をＳｉＮ膜、上側をＳｉＯ膜としてもよい。
【００４６】
図７は、層間ＳｉＮ膜１０４の開口部、すなわち、酸化物半導体１０３のチャネル領域１０３１及び層間ＳｉＮ膜１０４を覆ってゲート絶縁膜１０５を形成し、続いてＡｌＯ膜１０６を形成した状態を示す断面図である。ゲート絶縁膜１０５はＳｉＯ膜である。ゲート絶縁膜１０５の成膜にはプラズマＣＶＤを用いることが出来る。ＣＶＤガスは例えば、シラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）が用いられる。シランと亜酸化窒素のガス流量比は、例えば、１／１０乃至１／１００に設定する。
【００４７】
成膜温度は、例えば、２００度乃至４００度である。ゲート絶縁膜１０５の膜厚は、５０乃至２００ｎｍである。ゲート絶縁膜１０５の膜質、膜厚等は、耐電圧、ＴＦＴ特性、ＡｌＯ膜から酸化物半導体１０３への酸素拡散量のバランスを考慮して決められる。
【００４８】
ゲート絶縁膜１０５はゲート電極１０７の下部以外にも形成されていることが望ましい。図３に示すように、本実施例では、ゲート電極１０７と、ソース電極１０９及びドレイン電極１０８が同層で形成される。ソース電極とドレイン電極がチタン（Ｔｉ）、アルミニウム（Ａｌ）の積層膜で形成されている場合、ドライエッチングで加工する際、下地がＳｉＯであると、例えばＳｉＮに比べてオーバーエッチング膜厚を少なくすることが可能である。
【００４９】
図７において、ゲート絶縁膜１０５を構成するＳｉＯ膜の上にＡｌＯ膜１０６が形成されている。ＡｌＯ膜１０６は反応性スパッタリングで形成することが望ましい。反応性スパッタリングによって形成したＡｌＯ膜１０６は酸素を多く含むからである。ＡｌＯ膜１０６の膜厚は２乃至２０ｎｍであり、膜質は加工性の観点からアモルファスであることが望ましい。
【００５０】
図７において、アニールを行うと、ＡｌＯ膜１０６形成時、反応性スパッタリングによって大量にＡｌＯ膜に打ち込まれた酸素が、酸化物半導体１０３のチャネル領域１０３１に拡散し、酸化物半導体１０３のチャネルを半導体に保つ。酸素を酸化物半導体１０３に拡散させるアニール条件は、３００℃乃至４００℃で１時間程度である。
【００５１】
図８は、ＡｌＯ膜１０６を覆ってゲート電極１０７となる金属をスパッタリングによって形成した状態を示す断面図である。ゲート電極１０７の金属材料等は、図２で説明したとおりである。
【００５２】
図９は、ゲート電極１０７及びＡｌＯ膜１０６をパターニングした状態を示す断面図である。図９において、ゲート電極１０７及びＡｌＯ膜１０６は、層間ＳｉＮ膜１０４及びゲート絶縁膜１０５のテーパ部を超えて、形成されている。これによって、寸法制御が容易になる。
【００５３】
図９において、ＡｌＯ膜１０６は、ゲート電極１０７の下部にのみ残存させている。ＡｌＯ膜１０６がゲート電極以外の部分にまで延在していると、ＡｌＯ膜１０６からの酸素がゲート絶縁膜１０５であるＳｉＯ膜内を拡散して、酸化物半導体１０３に達し、酸化物半導体１０３のドレイン領域１０３２及びソース領域１０３３に過剰な酸素を供給することによって、酸化物半導体１０３のソース領域１０３３、ドレイン領域１０３２の抵抗が増大する懸念が生ずるからである。
【００５４】
ＡｌＯ膜１０６の加工は、塩素（Ｃｌ）系のガスを用いたドライエッチング、あるいは、ＤＨＦ（Ｄｉｌｕｔｅｄ  Ｈｙｄｒｏｆｌｕｏｒｉｃ  ａｃｉｄ）、混酸等を用いたウェットエッチングで行うことが出来る。なお、ＡｌＯ膜１０６のパターニングは、ゲート電極１０７のパターニング用のレジストをそのまま用いてもよいし、ゲート電極１０７をマスクとして使用してもよい。
【００５５】
その後、ＳｉＯ膜で形成されたゲート絶縁膜１０５、及び層間ＳｉＮ膜１０４に対してスルーホール１２０、１２１を形成し、ドレイン電極１０８と酸化物半導体のドレイン領域１０３１、及び、ソース電極１０９と酸化物半導体のソース領域１０３３を接続することによって図３の構成となる。なお、ドレイン電極１０８及びソース電極１０９は、例えば、チタンーアルミニウムーチタン（Ｔｉ−Ａｌ−Ｔｉ）の積層構造を用いることが出来る。
【００５６】
このように、本発明によれば、酸化物半導体１０３のチャネル領域１０３１にはＡｌＯ膜１０６から十分な酸素が供給される。一方、酸化物半導体１０３のドレイン領域１０３２及びソース領域１０３３は層間ＳｉＮ膜１０４が積層されているので、層間ＳｉＮ膜１０４から水素が供給されるとともに、ＡｌＯ膜１０６等からの酸素がブロックされる。したがって、特性の安定した、信頼性の高い酸化物半導体を用いた表示装置を実現することが出来る。
【実施例２】
【００５７】
実施例１では、図３に示すように、ゲート電極１０７と、ドレイン電極１０８及びソース電極１０９が同じ層に形成されている。このような場合、図３にｄで示す、ゲート電極１０７とドレイン電極１０８、あるいは、ゲート電極１０７とソース電極１０９の距離が十分に取れない場合がある。
【００５８】
実施例２はこの問題を避けるために、図１０に示すように、ドレイン電極１０８及びソース電極１０９を層間絶縁膜１１０の上に形成するものである。図１０において、スルーホール１２０及びスルーホール１２１は、層間絶縁膜１１０、ゲート絶縁膜１０５、層間ＳｉＮ膜１０４の３層を貫通して形成されている。そして、ドレイン電極１０８及びソース電極１０９は層間絶縁膜１１０の上に形成されている。
【００５９】
図１１は、本実施例による液晶表示装置の表示領域の断面図である。図１１は実施例１の図２に対応する。図１１が図２と異なる点は、スルーホール１２０、１２１が層間絶縁膜１１０、ゲート絶縁膜１０５、層間ＳｉＮ膜１０４の３層を貫通して形成され、ドレイン電極１０８及びソース電極１０９は層間絶縁膜１１０の上に形成されていることである。
【００６０】
図１１の構成であれば、ドレイン電極１０８はスルーホールを介さずに、直接、映像信号線１２と接続することが出来る。ソース電極１０９は有機パッシベーション膜１１１に形成されたスルーホール１３０、及び、容量絶縁膜１１３に形成されたスルーホール１３１を介して画素電極１１４と接続する。
【００６１】
ＴＦＴ及びその周辺の構成は、実施例１と同じであり、効果も同じである。
【実施例３】
【００６２】
実施例１及び２では、液晶表示装置を例にとって説明した。本発明は有機ＥＬ表示装置についても同様に適用することが出来る。図１２は有機ＥＬ表示装置の画素部の断面図である。図１２において、ＴＦＴ基板１００にはガラス基板あるいはポリイミド等の樹脂基板が使用される。図１２において、ＴＦＴ基板１００からドレイン電極１０８及びソース電極１０９が形成されるまでは、液晶表示装置における、実施例２の図１１と同一である。したがって、実施例１及び２で説明した本発明の構成はそのまま適用することが出来る。
【００６３】
図１２における有機ＥＬ表示装置のその他の構成は次の通りである。ドレイン電極１０８及びソース電極１０９を覆って有機パッシベーション膜１１１が形成され、この有機パッシベーション膜１１１にスルーホール１３０を形成する。有機パッシベーション膜１１１の上に金属あるいは合金による反射電極と酸化物導電膜によるアノードの積層膜による下部電極１５０を形成する。
【００６４】
その上にバンク１５１となるアクリル等の有機膜を形成し、この膜にホールを形成する。ホール内に発光層となる有機ＥＬ膜１５２を形成する。有機ＥＬ膜１５２は通常は複数の膜によって形成される。有機ＥＬ膜１５２及びバンク１５１を覆ってカソード１５３を形成する。カソード１５３は、ＩＴＯ、ＡＺＯ（Ａｎｔｉｍｏｎｙ  Ｚｉｎｃ  Ｏｘｉｄｅ）等の透明酸化物導電膜か金属薄膜によって形成される。
【００６５】
その後、有機ＥＬ膜１５２を保護するための、保護膜１５４をＳｉＮ等によって形成する。その後、反射防止のための偏光板１５６を、粘着材１５５を介して保護膜１５４の上に貼り付ける。なお、保護膜１５４は、ＳｉＮ等の無機膜のみでなく、これに積層してアクリル等の透明有機膜が積層される場合もある。
【００６６】
このように、有機ＥＬ表示装置においても、実施例１及び２で説明した本発明の構成を適用することが出来る。
【００６７】
なお、上述の各実施例では表示装置を例示して説明したが、本構成の酸化物半導体を用いたＴＦＴは光センサ装置に使用することも可能である。
【符号の説明】
【００６８】
１１…走査線、  １２…映像信号線、  １３…画素、  １４…表示領域、  １５…端子領域、  １６…シール材、  １７…フレキシブル配線基板、  １００…ＴＦＴ基板、  １０１…遮光膜、  １０２…下地膜、  １０３…酸化物半導体、  １０４…層間ＳｉＮ膜、  １０５…ゲート絶縁膜、  １０６…ＡｌＯ膜、  １０７…ゲート電極、  １０８…ドレイン電極、  １０９…ソース電極、  １１０…層間絶縁膜、  １１１…有機パッシベーション膜、  １１２…コモン電極、  １１３…容量絶縁膜、  １１４…画素電極、  １１５…配向膜、  １２０…スルーホール、  １２１…スルーホール、  １３０…スルーホール、  １３１…スルーホール、  １５０…下部電極、  １５１…バンク、  １５２…有機ＥＬ層、  １５３…カソード、  １５４…保護層、  １５５…粘着材、  １５６…偏光板、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２０４…配向膜、  ３００…液晶層、  ３０１…液晶分子、  ４００…レジスト、  １０３１…チャネル領域、  １０３２…ドレイン領域、  １０３３…ソース領域
【図１】
2019220530.tif 000003
【図２】
2019220530.tif 000004
【図３】
2019220530.tif 000005
【図４】
2019220530.tif 000006
【図５】
2019220530.tif 000007
【図６】
2019220530.tif 000008
【図７】
2019220530.tif 000009
【図８】
2019220530.tif 000010
【図９】
2019220530.tif 000011
【図１０】
2019220530.tif 000012
【図１１】
2019220530.tif 000013
【図１２】
2019220530.tif 000014