(57)【要約】【課題】電流の逆流による電源回路の破損を防止することができる電源基板及び印刷装置を提供する。【解決手段】電源基板は液体を吐出するヘッドに電力を供給する。電源基板は第１電源回路と、第１電源回路の出力電圧よりも低い出力電圧の第２電源回路と、ヘッドと接続される端子であって、第１電源回路からの電力をヘッドに供給する第１端子と、ヘッドと接続される端子であって、第２電源回路からの電力をヘッドに供給する第２端子と、第１電源回路の出力端子と接続され、第１電源回路からの電力を第１端子へ供給する第１ラインと、第２電源回路の出力端子と接続され、第２電源回路からの電力を第２端子へ供給する第２ラインと、第１ラインから分岐して第２電源回路の入力端子と接続され、第１電源回路からの電力を第２電源回路へ供給する分岐ラインとを備える。第１電源回路の入力端子に入力電源が接続されている。【選択図】図６
2019177679.tif 000002
【特許請求の範囲】
【請求項１】
液体を吐出するヘッドに電力を供給する電源基板であって、
第１電源回路と、
前記第１電源回路の出力電圧よりも低い出力電圧の第２電源回路と、
前記ヘッドと接続される端子であって、前記第１電源回路からの電力を前記ヘッドに供給する第１端子と、
前記ヘッドと接続される端子であって、前記第２電源回路からの電力を前記ヘッドに供給する第２端子と、
前記第１電源回路の出力端子と接続され、前記第１電源回路からの電力を前記第１端子へ供給する第１ラインと、
前記第２電源回路の出力端子と接続され、前記第２電源回路からの電力を前記第２端子へ供給する第２ラインと、
前記第１ラインから分岐して前記第２電源回路の入力端子と接続され、前記第１電源回路からの電力を前記第２電源回路へ供給する分岐ラインと
を備え、
前記第１電源回路の入力端子に入力電源が接続されている
電源基板。
【請求項２】
前記ヘッドは、第１定電位電極と、該第１定電位電極よりも低い電位の第２定電位電極とを有するアクチュエータを備え、
前記第１電源回路は、前記第１端子を介して前記第１定電位電極に電圧を供給する電源回路である
請求項１に記載の電源基板。
【請求項３】
前記ヘッドは、複数の駆動素子のそれぞれに対応する複数の個別電極を備え、
前記第２電源回路は、前記複数の個別電極の少なくとも一つに前記第２端子を介して電圧を供給する電源回路である
請求項２に記載の電源基板。
【請求項４】
前記第１電源回路の出力電圧よりも低い出力電圧の第３電源回路を備え、
前記第３電源回路の入力端子、前記第２電源回路の入力端子、及び、前記第１端子が、前記第１電源回路の出力端子と並列接続されている
請求項１から３のいずれか一つに記載の電源基板。
【請求項５】
前記第２電源回路の最大出力ワット数および前記第３電源回路の最大出力ワット数は、前記第１電源回路の出力ワット数よりも小さい
請求項４に記載の電源基板。
【請求項６】
前記第１電源回路は、スイッチングレギュレータであって、該スイッチングレギュレータの第１スイッチング素子を備えた第１ＩＣを有し、
前記第２電源回路は、スイッチングレギュレータであって、該スイッチングレギュレータの第２スイッチング素子を備えた第２ＩＣを有し、
前記第２ＩＣの最大出力電流は、前記第１ＩＣの最大出力電流よりも小さい
請求項１から５のいずれか一つに記載の電源基板。
【請求項７】
前記第１電源回路は、第１スイッチング素子を有するスイッチングレギュレータであり、
前記第２電源回路は、第２スイッチング素子を有するスイッチングレギュレータであり、
前記第２スイッチング素子の耐電圧は、第１スイッチング素子の耐電圧よりも低い
請求項１から５のいずれか一つに記載の電源基板。
【請求項８】
前記第１電源回路は、スイッチングレギュレータであって、該スイッチングレギュレータの第１スイッチング素子を備えた第１ＩＣを有し、
前記第２電源回路は、スイッチングレギュレータであって、該スイッチングレギュレータの第２スイッチング素子を備えた第２ＩＣを有し、
前記第２ＩＣの耐電圧は、前記第１ＩＣの耐電圧よりも低い
請求項１から５のいずれか一つに記載の電源基板。
【請求項９】
前記第１電源回路及び第２電源回路の駆動開始時点が同時である
請求項１から８のいずれか一つに記載の電源基板。
【請求項１０】
前記ヘッドが液体の吐出を開始する前に、前記第１電源回路及び第２電源回路の駆動を開始する
請求項１から９のいずれか一つに記載の電源基板。
【請求項１１】
印刷媒体の搬送中に前記第１電源回路及び第２電源回路の駆動を開始する
請求項１から１０のいずれか一つに記載の電源基板。
【請求項１２】
請求項１から１１のいずれかに記載の電源基板と、
前記ヘッドの移動を行う搬送部と、
前記電源基板及び入力電源を接続しており、前記搬送部の移動可能距離よりも２倍以上の長さを有する電源ケーブルと
を備える印刷装置。
【請求項１３】
請求項１から１１のいずれかに記載の電源基板を複数備え、
前記複数の電源基板は前記入力電源に接続している
印刷装置。
【請求項１４】
前記複数の電源基板のそれぞれは、互いに異なる前記ヘッドと接続されている
請求項１３に記載の印刷装置。
【請求項１５】
液体を吐出するヘッドに電力を供給する電源基板であって、
第１電源回路と、
該第１電源回路の出力電圧よりも低い出力電圧の複数の第２電源回路と、
前記ヘッドと接続される端子であって、前記第1電源回路からの電力を前記ヘッドに供給する第１端子と、
前記ヘッドと接続される端子であって、前記複数の第２電源回路からの電力を前記ヘッドに供給する複数の第２端子と
を有し、
前記第１電源回路の入力端子に入力電源が接続されており、
前記複数の第２電源回路の入力端子と前記第１端子とが、前記第１電源回路の出力端子と並列接続されている
電源基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、液体を吐出するヘッドに電力を供給する電源基板及び該電源基板を備える印刷装置に関する。
【背景技術】
【０００２】
従来、６個の電源回路を有するヘッドモジュールが提案されている。ヘッドモジュールは、ノズルに対応する駆動素子を備え、駆動素子を駆動させることによって、ノズルから液体を吐出する。ヘッドモジュールは制御回路を備え、制御回路は、６個の電源回路からいずれか一つの電源回路を選択し、選択した電源回路を駆動素子の駆動の為に使用する（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１７７５７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
６個の電源回路は、例えば、入力電源に並列に接続される。第１の電源回路を起動させて、所定時間経過後に、第２の電源回路を起動させた場合、第１の電源回路の入力側の電圧が下がり、第１の電源回路に電流が逆流し、第１の電源回路が破損するおそれがある。また第２の電源回路を使用して駆動素子の駆動を開始した場合も、第１の電源回路の入力側の電圧が下がり、電流が逆流し、第１の電源回路が破損するおそれがある。
【０００５】
本開示は斯かる事情に鑑みてなされたものであり、電流の逆流による電源回路の破損を防止することができる電源基板及び印刷装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る電源基板は、液体を吐出するヘッドに電力を供給する電源基板であって、第１電源回路と、前記第１電源回路の出力電圧よりも低い出力電圧の第２電源回路と、前記ヘッドと接続される端子であって、前記第１電源回路からの電力を前記ヘッドに供給する第１端子と、前記ヘッドと接続される端子であって、前記第２電源回路からの電力を前記ヘッドに供給する第２端子と、前記第１電源回路の出力端子と接続され、前記第１電源回路からの電力を前記第１端子へ供給する第１ラインと、前記第２電源回路の出力端子と接続され、前記第２電源回路からの電力を前記第２端子へ供給する第２ラインと、前記第１ラインから分岐して前記第２電源回路の入力端子と接続され、前記第１電源回路からの電力を前記第２電源回路へ供給する分岐ラインとを備え、前記第１電源回路の入力端子に入力電源が接続されている。
【０００７】
本開示に係る電源基板は、液体を吐出するヘッドに電力を供給する電源基板であって、第１電源回路と、該第１電源回路の出力電圧よりも低い出力電圧の複数の第２電源回路と、前記ヘッドと接続される端子であって、前記第1電源回路からの電力を前記ヘッドに供給する第１端子と、前記ヘッドと接続される端子であって、前記複数の第２電源回路からの電力を前記ヘッドに供給する複数の第２端子とを有し、前記第１電源回路の入力端子に入力電源が接続されており、前記複数の第２電源回路の入力端子と前記第１端子とが、前記第１電源回路の出力端子と並列接続されている。
【発明の効果】
【０００８】
本開示に係る電源基板及び印刷装置にあっては、第１ラインから分岐して分岐ラインによって、第２電源回路の入力端子を第１電源回路の出力側に接続し、第１電源回路への電流の逆流を防止する。
【図面の簡単な説明】
【０００９】
【図１】印刷装置の要部構成の一例を示す平面図である。
【図２】インクジェットヘッドをノズル面側から見た場合の要部構成の一例を示す平面図である。
【図３】ヘッドユニットが備える電源基板と、電源基板と接続されたフレキシブル回路基板との構成の一例を示すブロック図である。
【図４】ドライバＩＣが備える回路構成の一例を示す。
【図５】ヘッドユニットが備える波形生成回路の構成の一例を示す回路図である。
【図６】電源基板及びフレキシブル回路基板の構成の一例を示すブロック図である。
【図７】電源回路の起動時における、入力端子に入力される入力電圧ＶＩＮと、第１出力端子の出力電圧ＶＣＯＭと、第２出力端子の出力電圧ＶＤＤとの関係を示すグラフである。
【図８】電源回路を同時に起動させた場合における、入力端子に入力される入力電圧ＶＩＮと、第１出力端子の出力電圧ＶＣＯＭと、第２出力端子の出力電圧ＶＤＤとの関係を示すグラフである。
【図９】液体の吐出時及び吐出停止時における、入力端子に入力される入力電圧ＶＩＮと、第１出力端子の出力電圧ＶＣＯＭと、第２出力端子の出力電圧ＶＤＤとの関係を示すグラフである。
【図１０】比較例に係る電源基板及びフレキシブル回路基板の構成の一例を示すブロック図である。
【図１１】比較例に係る電源回路の起動時における、入力端子に入力される入力電圧ＶＩＮと、第１出力端子の出力電圧ＶＣＯＭと、第２出力端子の出力電圧ＶＤＤとの関係を示すグラフである。
【図１２】比較例に係る液体の吐出時及び吐出停止時における入力端子に入力される入力電圧ＶＩＮと、第１出力端子の出力電圧ＶＣＯＭと、第２出力端子の出力電圧ＶＤＤとの関係を示すグラフである。
【発明を実施するための形態】
【００１０】
以下本発明を実施の形態に係る印刷装置１を示す図面に基づいて説明する。図１は本実施の形態の印刷装置１の要部構成の一例を示す平面図である。印刷装置１は、例えば、インクジェットプリンタである。なお、図１に示すように、便宜上、本明細書において、前後左右それぞれの方向を矢印で示す方向として説明する。印刷装置１は、筐体２を備える。
【００１１】
筐体２には、プラテン３、４個のインクジェットヘッド４、搬送ローラ５、６、及び制御装置７などが備えられている。なお、インクジェットヘッド４、搬送ローラ５、６の数は図１の例に限定されない。
【００１２】
また、筐体２には、複数のヘッド保持部８が取り付けられている。複数のヘッド保持部８は、プラテン３の上方で、且つ、二つの搬送ローラ５、６の間の位置において、前後方
向に沿って並設されている。ヘッド保持部８によって、インクジェットヘッド４がそれぞれ保持される。
【００１３】
プラテン３上には、印刷装置１で用いる記録紙１００が載置される。搬送ローラ５、６は、プラテン３の前後方向の両端部に配置され、記録紙１００は、搬送ローラ５、６が回転することによって、前後方向（搬送方向）に沿って搬送される。
【００１４】
インクジェットヘッド４は、平面視において外形が矩形状をなす。インクジェットヘッド４は、記録紙１００が搬送される搬送方向（前後方向）が短手となり、搬送方向と直交する方向（左右方向）が長手となるように配置されている。インクジェットヘッド４は、インクジェットヘッドのノズル面がプラテン３に対向するように配置されている。４つの各インクジェットヘッド４は、前後方向に沿って搬送ローラ５、６間に並んでいる。
【００１５】
４つのインクジェットヘッド４はそれぞれ、例えば、シアン、マゼンタ、イエロー、ブラックに対応する。印刷装置１は、４つのインクジェットヘッド４を搬送する搬送部１２を備える。例えば、印刷処理が終了した場合に、ノズルの乾燥を防止するために、搬送部１２は４つのインクジェットヘッド４を所定位置まで搬送する。前記所定位置にはカバーが設けられており、前記所定位置に搬送されたインクジェットヘッド４のノズル面はカバーによって覆われる。搬送部１２は、公知の部品によって構成され、例えば、インクジェットヘッド４を保持するアーム及び該アームを移動させるボールねじ機構などによって構成される。
【００１６】
制御装置７は、後述の第１基板７１を備える。インクジェットヘッド４は、複数の液滴吐出装置としてのヘッドユニット１１を備える。また、ヘッドユニット１１は、後述の電源基板５０、後述のフレキシブル回路基板６０を備える。電源基板５０には、フレキシブル回路基板６０が接続される。すなわち、電源基板５０とフレキシブル回路基板６０とは、それぞれ一つのヘッドユニット１１に対応して一つ設けられる。例えば、印刷装置１が４個のインクジェットヘッド４を備え、各インクジェットヘッド４が９個のヘッドユニット１１を備える場合、印刷装置１は、３６個のヘッドユニット１１を備えるので、電源基板５０は３６個となり、電源基板５０と接続されたフレキシブル回路基板６０も３６個となる。第１基板７１は、３６個の電源基板５０に接続される。
【００１７】
制御装置７は、モータ（不図示）を作動させて、搬送ローラ５、６の動作を制御して、記録紙１００の搬送を行う。ユーザによる印刷の指示が外部装置９や印刷装置１が具備する操作部を介して入力されると、制御装置７は、印刷指示の信号や印刷する画像のラスターデータ等を後述の電源基板５０へ送信する。そして、制御装置７は、記録紙１００の搬送中に各インクジェットヘッド４のヘッドユニット１１から、記録紙１００にインクを吐出させる。
【００１８】
また、制御装置７は、パーソナルコンピュータ等の外部装置９と相互に通信が可能である。制御装置７は、外部装置９又は印刷装置１が具備する操作部（不図示）からの指示により、当該ＲＯＭに格納されたプログラムに従って各インクジェットヘッド４及び搬送ローラ５、６の動作を制御する。なお、ＦＰＧＡ７１１に代えてＣＰＵ（Central Processing Unit ）又はＭＰＵ（Microprocessor Unit ）を使用してもよい。
【００１９】
第１基板７１には、ＦＰＧＡ（Field Programmable Gate Array）７１１の他に、不図
示のＲＯＭ(Read Only Memory)及びＲＡＭ(Random Access Memory)、不揮発性メモリ７１２などを備える。不揮発性メモリ７１２は、ＥＥＰＲＯＭ(Electrically Erasable Programmable Read-Only Memory)等であればよい。
【００２０】
図２は本実施の形態のインクジェットヘッド４をノズル面側から見た場合の要部構成の一例を示す平面図である。ヘッドユニット１１は、前後方向に２列で配置されている。前側の列８２では、左右方向に沿って４個のヘッドユニット１１が配置され、後側の列８１では、左右方向に沿って５個のヘッドユニット１１が配置されている。ヘッドユニット１１のノズル面（ノズルプレートの下面）には、複数のノズルの吐出口（開口）１１ａが設けられている。また、ヘッドユニット１１にはノズルの吐出口１１ａと同数の駆動素子１１１（後述）が設けられている。なお、ノズルの吐出口１１ａは、便宜上模式的に表しており、実際の配置及び個数とは異なる。また、図２の例では、インクジェットヘッド４が、９個のヘッドユニット１１を備える構成であるが、ヘッドユニット１１の数は９個に限定されない。各ヘッドユニット１１は、後述の電源基板５０、フレキシブル回路基板６０などを備える。
【００２１】
図３は本実施の形態のヘッドユニット１１が備える電源基板５０と、電源基板５０と接続されたフレキシブル回路基板６０との構成の一例を示すブロック図である。図３では、一つの電源基板５０と一つのフレキシブル回路基板６０とを図示する。
【００２２】
電源基板５０は、コントローラとしてのＦＰＧＡ５１、ＥＥＰＲＯＭなどの不揮発性メモリ５２、制御装置７から受信したラスターデータを一時的に格納するＤＲＡＭ５３、Ｄ／Ａコンバータ２０、電源回路２１、電源回路２２、電源回路２３、電源回路２４、電源回路２５、電源回路２６などを備える。また、フレキシブル回路基板６０は、ＥＥＰＲＯＭなどの不揮発性メモリ６２、ドライバＩＣ２７、などを備える。なお、ＦＰＧＡ５１に代えてＣＰＵ（Central Processing Unit ）又はＭＰＵ（Microprocessor Unit ）を使用してもよい。
【００２３】
ＦＰＧＡ５１は、電源回路２１〜電源回路２６の出力電圧を設定する設定信号をＤ／Ａコンバータ２０へ出力する。ＦＰＧＡ７１１は、ＦＰＧＡ５１による設定信号の出力を制御する。設定信号はデジタル信号である。
【００２４】
Ｄ／Ａコンバータ２０は、ＦＰＧＡ５１が出力するデジタルの設定信号をアナログの設定信号に変換して電源回路２１〜電源回路２６に出力する。
【００２５】
電源回路２１〜電源回路２６は、例えば、ＦＥＴ、インダクタ、抵抗、電解コンデンサ等の複数の電子部品で構成されるＤＣ／ＤＣコンバータとすることができる。ＤＣ／ＤＣコンバータとしては、例えばスイッチングレギュレータが挙げられる。各電源回路２１〜２６は、設定信号で指定された、出力電圧をドライバＩＣ２７に出力する。
【００２６】
電源回路２１は配線ＶＤＤ１を介してドライバＩＣ２７と接続されている。電源回路２２は配線ＶＤＤ２を介してドライバＩＣ２７と接続されている。電源回路２３は配線ＶＤＤ３を介してドライバＩＣ２７と接続されている。電源回路２４は配線ＶＤＤ４を介してドライバＩＣ２７と接続されている。電源回路２５は配線ＶＤＤ５を介してドライバＩＣ２７と接続されている。電源回路２６は配線ＨＶＤＤを介してドライバＩＣ２７と接続されている。なお、電源回路２６は、後述の駆動素子１１１と配線ＶＣＯＭを介して接続されている。配線ＨＶＤＤと配線ＶＣＯＭは、電源回路２６から引き出された配線が、経路の途中で２つの配線に分岐したものである。
【００２７】
電源回路２１〜電源回路２６は、ドライバＩＣ２７の内部に形成された波形生成回路３０（１）〜波形生成回路３０（ｎ）（ｎは２以上の自然数であり、例えば、ヘッドユニット１１が有する駆動素子１１１の数に等しい）にそれぞれ接続されている。ドライバＩＣ２７の詳細は後述する。
【００２８】
電源回路２１〜電源回路２５は、通常使用する電源回路である。また、電源回路２６は、特別仕様の電源回路である。電源回路２６は、駆動素子１１１のＶＣＯＭ用電源電圧として併用すること、あるいは後述のＰＭＯＳトランジスタ３１１〜３１５のＨＶＤＤ（ハイサイド側バッグゲート電圧）として使用することができる。
【００２９】
ドライバＩＣ２７は、ｎ本の制御線３３（１）〜（ｎ）及び制御線４０を介してＦＰＧＡ５１と接続されている。また、ドライバＩＣ２７はｎ本の信号線３４（１）〜（ｎ）を
介して、ｎ個の駆動素子１１１とそれぞれ接続されている。各信号線３４は、駆動素子の個別電極と接続されている。また、ドライバＩＣ２７はグランド線である配線ＧＮＤと接続されている。
【００３０】
上述の実施例では、複数の制御線３３（１）〜３３（ｎ）が、ＦＰＧＡ５１とドライバＩＣ２７との間に並列に設けられているが、これに限定されない。例えば、ＦＰＧＡ５１とドライバＩＣ２７との間に一つのシリアル信号線を設け、ＦＰＧＡ５１において、制御線３３（１）〜３３（ｎ）を介して送出する信号をシリアル信号に変換し、変換したシリアル信号を前述のシリアル信号線を介してドライバＩＣ２７へ出力してもよい。この場合、ドライバＩＣ２７は、シリアル信号をパラレル信号に変換して、制御線３３（１）〜３３（ｎ）で送出される信号を取り出し、ｎ個のセレクタや波形生成回路に入力すればよい。これにより、ＦＰＧＡ５１とドライバＩＣ２７との間の配線数を少なくし、あるいはＩＣに必要なピン数を削減することができる。
【００３１】
制御線３３（１）〜（ｎ）は、上述のｎ個の波形生成回路３０（１）〜（ｎ）に対応して設けられた制御線である。各制御線３３には、各波形生成回路３０に備えられたＦＥＴを制御するための信号が伝播される。この信号に従って、ドライバＩＣ２７の波形生成回路３０は、駆動素子１１１を駆動する駆動信号を生成し、生成した駆動信号を信号線３４を介して駆動素子１１１に出力する。
【００３２】
制御線４０には、ドライバＩＣ２７が有する後述のｎ個のセレクタ９０（１）〜（ｎ）を制御するための制御信号が伝送される。ＦＰＧＡ５１は、ｎ個のセレクタ９０（１）〜（ｎ）を制御することで、各信号線３４に出力する駆動信号を生成するための電源回路を選択する。
【００３３】
図４はドライバＩＣ２７が備える回路構成の一例を示す。ドライバＩＣ２７は、ｎ個の波形生成回路３０（１）〜（ｎ）と、各波形生成回路３０（１）〜（ｎ）に対応して備えられたｎ個のセレクタ９０（１）〜（ｎ）を備える。ｎ個のセレクタ９０（１）〜（ｎ）は、ｎ個の駆動素子１１１に対応して設けられている。各セレクタ９０は、ドライバＩＣ２７の内部に形成された複数のトランジスタなどから構成されるハードウェアの構成要素である。
【００３４】
ドライバＩＣ２７は、同様の構成をノズルの数と同じ数のｎ個分備えているので、以下では、代表して制御線３３（１）と、信号線３４（１）との間に備えられた回路構成について説明する。ドライバＩＣ２７には、制御線３３（１）と信号線３４（１）と間に、セレクタ９０（１）と波形生成回路３０（１）が形成されている。
【００３５】
ＦＰＧＡ５１からの制御線３３（１）は、セレクタ９０（１）と接続されている。制御線３３（１）はＦＰＧＡ５１とセレクタ９０（１）とを結ぶ経路の途中で分岐しており、制御線３３（１）から途中で分岐した制御線ＳＢ（１）は波形生成回路３０（１）と接続されている。
【００３６】
セレクタ９０（１）と波形生成回路３０（１）とは、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、及びＳ５（１）とで接続されている。セレクタ９０（１）は、ＦＰＧＡ５１からの指示に従って、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、及びＳ５（１）の中から選択されるいずれか一つの制御線を、制御線３３（１）と接続する。
【００３７】
また、波形生成回路３０（１）には、上述の配線ＶＤＤ１〜５と接続される５つの配線と、配線ＨＶＤＤと接続される配線と、配線ＧＮＤと接続される配線とが接続されている。
【００３８】
図５は本実施の形態のヘッドユニット１１が備える波形生成回路３０（１）の構成の一例を示す回路図である。なお、波形生成回路３０（１）〜（ｎ）は、同様の構成をなすので、図５では、波形生成回路３０（１）について説明する。波形生成回路３０（１）は、
５つのＰＭＯＳ(P-type Metal Oxide Semiconductor)トランジスタ３１１〜３１５（図５では、２つのみ図示）、一つのＮＭＯＳ(N-type Metal Oxide Semiconductor)トランジスタ３２、抵抗３５などを備える。波形生成回路３０（１）は、信号線３４（１）を介して、駆動素子１１１の個別電極と接続されている。
【００３９】
本実施の形態の駆動素子１１１は、特開２０１５−２４５３１（特願２０１３−１５４３５７）の図５に開示されているような圧電素子である。駆動素子１１１は、個別電極と第１の定電位電極との間に挟まれる第１活性部と、個別電極と第２の定電位電極との間に挟まれる第２活性部とを備える圧電素子である。このため、駆動素子１１１は、キャパシタ１１１ｂと、キャパシタ１１１ｂ′とを備える。
【００４０】
信号線３４（１）には、５つのＰＭＯＳトランジスタ３１１〜３１５の５つのソース端子３１１ａ〜３１５ａが接続されている。ＮＭＯＳトランジスタ３２のソース端子３２ａは、グランドに接続されている。なお、図５においては、ＰＭＯＳトランジスタ３１２〜３１４の図示を省略している。
【００４１】
また、ＰＭＯＳトランジスタ３１１のゲート端子３１１ｃには、制御線Ｓ１（１）が接続されている。ＰＭＯＳトランジスタ３１２のゲート端子３１２ｃには、制御線Ｓ２（１）が接続されている。ＰＭＯＳトランジスタ３１３のゲート端子３１３ｃには、制御線Ｓ３（１）が接続されている。ＰＭＯＳトランジスタ３１４のゲート端子３１４ｃには、制御線Ｓ４（１）が接続されている。ＰＭＯＳトランジスタ３１５のゲート端子３１５ｃには、制御線Ｓ５（１）が接続されている。また、ＮＭＯＳトランジスタ３２のゲート端子３２ｃには、制御線ＳＢ（１）が接続されている。
【００４２】
また、ＰＭＯＳトランジスタ３１１は、配線ＶＤＤ１を介して電源回路２１と接続されている。ＰＭＯＳトランジスタ３１２は、配線ＶＤＤ２を介して電源回路２２と接続されている。ＰＭＯＳトランジスタ３１３は、配線ＶＤＤ３を介して電源回路２３と接続されている。ＰＭＯＳトランジスタ３１４は、配線ＶＤＤ４を介して電源回路２４と接続されている。ＰＭＯＳトランジスタ３１５は、配線ＶＤＤ５を介して電源回路２５と接続されている。
【００４３】
また、５つのＰＭＯＳトランジスタ３１１〜３１５のドレイン端子３１１ｂ〜３１５ｂは、抵抗３５の一端に接続されている。また、ＮＭＯＳトランジスタ３２のドレイン端子３２ｂは、抵抗３５の一端に接続されている。抵抗３５の他端は、駆動素子１１１の個別電極（キャパシタ１１１ｂ′の他端及びキャパシタ１１１ｂの一端）に接続されている。駆動素子１１１の第１定電位電極（キャパシタ１１１ｂ′の一端）はＶＣＯＭに接続され、駆動素子１１１の第２定電位電極（キャパシタ１１１ｂの他端）はグラウンドに接続されている。
【００４４】
駆動素子１１１の第１定電位電極と個別電極との間に挟まれる部分の圧電体は、第１定電位電極から個別電極へ向かう向きに分極されている。しかし、あやまって個別電極に第１定電位電極よりも高い電圧が印加されてしまうと分極がはずれてしまうおそれがある。そこで、本実施形態では、第１定電位電極電圧を印加する電源の出力電圧が、個別電極にVDD電圧を印加する電源の出力電圧よりも低くならないようにしている。
【００４５】
ＦＰＧＡ５１が、制御線３３（１）にローレベル（「Ｌ」）の信号を出力すると、上述のセレクタ９０（１）で選択された信号線と接続されたＰＭＯＳトランジスタ３１１〜３１５のいずれか一つのＰＭＯＳトランジスタはオン状態となる。ここでローレベルの信号が入力された制御線３３（１）は、例えば図５のＳ１（１）に相当する。電源回路２１〜２５のいずれか一つから供給される電圧によってキャパシタ１１１ｂが充電され、キャパシタ１１１ｂ′が放電される。一方、ＦＰＧＡ５１が、制御線３３（１）にハイレベル（「Ｈ」）信号を出力すると、ＮＭＯＳトランジスタ３２はオン状態となり、電源回路２１〜２５のうちのいずれか一つから出力される電圧によってキャパシタ１１１ｂ′が充電され、キャパシタ１１１ｂが放電される。ここでハイレベルの信号が入力された制御線３３（１）は、図５のＳＢ（１）に相当する。キャパシタ１１１ｂ、１１１ｂ′が交互に充電及び放電を行うことによって、駆動素子１１１は変形し、ノズルの吐出口１１ａからインクが吐出される。
【００４６】
すなわち、信号線３４（１）には駆動素子１１１を駆動する駆動信号が出力される。セレクタ９０（１）が、接続する制御線を５つの制御線Ｓ１（１）〜Ｓ５（１）のうちからいずれか一つを選択することで、駆動信号を生成する電源回路を５つの電源回路２１〜２５の中から選択することができる。
【００４７】
図６は、電源基板５０及びフレキシブル回路基板６０の構成の一例を示すブロック図である。図６に示すように、電源回路２６は、電源ＩＣ２６ａを備える。電源ＩＣ２６ａは、２つのＦＥＴ２６ｂ、入力端子２６ｃ、出力端子２６ｄなどを備える。出力端子２６ｄは、第１ライン５４を介して、電源基板５０の第１出力端子５０ｂに接続されている。第１ライン５４において、出力端子２６ｄと第１出力端子５０ｂとの間にコイル２６ｅが直列に接続されている。第１ライン５４において、コイル２６ｅと第１出力端子５０ｂとの間に、コンデンサ２６ｆの一端が接続されている。コンデンサ２６ｆの他端はグランドに接続されている。電源ＩＣ２６ａの入力端子２６ｃは、電源基板５０の入力端子５０ａを介して、入力電源に接続されている。入力電源と、電源基板５０の入力端子５０ａとは、電源ケーブル１３を介して、接続されている。電源ケーブル１３の長さは、例えば２〜３ｍであり、前記搬送部１２の移動可能距離の２倍以上である。そのため、インクジェットヘッド４及び搬送部１２の移動の自由度は充分に確保されている。
【００４８】
電源回路２１は、電源ＩＣ２１ａを備える。電源ＩＣ２１ａは、２つのＦＥＴ２１ｂ、入力端子２１ｃ、出力端子２１ｄなどを備える。出力端子２１ｄは、第２ライン５６を介して、電源基板５０の第２出力端子５０ｃに接続されている。第２ライン５６において、出力端子２１ｄと第２出力端子５０ｃとの間にコイル２１ｅが直列に接続されている。第２ライン５６において、コイル２１ｅと第２出力端子５０ｃとの間に、コンデンサ２１ｆの一端が接続されている。コンデンサ２１ｆの他端はグランドに接続されている。第２ライン５６において、コンデンサ２１ｆの一端と第２出力端子５０ｃとの間に、抵抗２１ｇの一端が接続されている。抵抗２１ｇの他端はグランドに接続されている。
【００４９】
第１出力端子５０ｂとコンデンサ２６ｆの一端との間において、第１ライン５４から分岐ライン５５が分岐しており、電源回路２１の入力端子２１ｃに接続されている。即ち、電源回路２１には、電源回路２６の出力側の電圧が入力される。電源回路２２〜２５は、電源回路２１と同様に、電源ＩＣを備え、電源ＩＣは、２つＦＥＴ、入力端子、出力端子などを備える。電源回路２２〜２５の出力端子は、電源回路２１と同様に、電源基板５０の出力端子に接続されており、電源回路２２〜２５の出力端子と、電源基板５０の出力端子との間に、コンデンサ及び抵抗が接続されている。また電源回路２２〜２５の入力端子は、第１出力端子５０ｂとコンデンサ２６ｆの一端との間に接続されている。即ち、５個の電源回路２１〜２５それぞれの電源ＩＣの入力端子は、第１出力端子５０ｂとコンデンサ２６ｆの一端との間に、並列に接続している。４つの電源回路２２〜２５の入力端子にも、電源回路２１と同様に、電源回路２６の出力側の電圧が入力される。即ち、５つの電源回路２１〜２５の入力端子、第１出力端子５０ｂが、第１ライン５４を介して、電源回路２６の出力端子２６ｄに並列に接続されている。
【００５０】
６つの電源回路２１〜２６は、例えばスイッチングレギュレータである。５つの電源回路２１〜２５の最大出力ワット数は、電源回路２６の出力ワット数よりも小さい。５つの電源回路２１〜電源回路２５の電源ＩＣの最大出力電流は、電源回路２６の電源ＩＣ２６ａの最大出力電流よりも小さい。５つの電源回路２１〜電源回路２５の電源ＩＣの耐電圧は、電源回路２６の電源ＩＣ２６ａの耐電圧よりも低くても良い。即ち、出力ワット数の小さい電源回路を使用することができ、最大出力電流の小さい電源ＩＣを使用することができ、耐電圧の低い電源ＩＣを使用することができる。電源回路２１のＦＥＴ２１ｂ、即ちスイッチング素子の耐電圧は、電源回路２６のＦＥＴ２６ｂの耐電圧よりも低くても良い。
【００５１】
以下の説明では、電源回路２１と、フレキシブル回路基板６０との関係を説明し、電源回路２１と同じ構成を有する電源回路２２〜２５と、フレキシブル回路基板６０との関係の記載を省略する。また配線ＶＤＤ１〜配線ＶＤＤ５を、単純に配線ＶＤＤとも表記する。
【００５２】
フレキシブル回路基板６０はダイオード６０ａ、抵抗６０ｂ、及び複数のコンデンサ６０ｃを備える。ダイオード６０ａの入力端子は、配線を介して、電源基板５０の第１出力端子５０ｂに接続されている。ダイオード６０ａの出力端子は、配線ＨＶＤＤを介してドライバＩＣ２７に接続されている。また、配線ＨＶＤＤから分岐した配線ＶＣＯＭは、ドライバＩＣを介さずに、駆動素子１１１の第１定電位電極と接続されている。即ち、電源回路２６は、第１出力端子５０ｂ、ダイオード６０ａ及び配線ＶＣＯＭを介して駆動素子１１１の第１定電位電極に接続されている。
【００５３】
ダイオード６０ａの出力端子と、ドライバＩＣ２７との間に、抵抗６０ｂの一端が接続されている。抵抗６０ｂの他端はグランドに接続されている。抵抗６０ｂの一端と、ドライバＩＣ２７との間に、複数のコンデンサ６０ｃそれぞれの一端が並列に接続されている。複数のコンデンサ６０ｃそれぞれの他端はグランドに接続されている。ダイオード６０ａ及び抵抗６０ｂは、電源基板５０に設けてもよい。また電源基板５０とフレキシブル回路基板６０との間に中継基板を設け、該中継基板にダイオード６０ａ及び抵抗６０ｂを設けてもよい。
【００５４】
フレキシブル回路基板６０は抵抗６０ｄ、及び複数のコンデンサ６０ｅを備える。電源基板５０の第２出力端子５０ｃは、配線ＶＤＤを介してドライバＩＣ２７に接続されている。即ち、電源回路２１は、第２出力端子５０ｃを介して、駆動素子１１１の個別電極に接続され、電圧を供給している（図５参照）。第２出力端子５０ｃと、ドライバＩＣ２７との間に抵抗６０ｄの一端が接続されている。抵抗６０ｄの他端はグランドに接続されている。抵抗６０ｄの一端と、ドライバＩＣ２７との間に、複数のコンデンサ６０ｅそれぞれの一端が並列に接続されている。複数のコンデンサ６０ｅそれぞれの他端はグランドに接続されている。
【００５５】
図７は、電源回路２１、２６の起動時における、入力端子５０ａに入力される入力電圧ＶＩＮと、第１出力端子５０ｂの出力電圧ＶＣＯＭと、第２出力端子５０ｃの出力電圧ＶＤＤとの関係を示すグラフである。図７において、横軸は時間を示し、縦軸は電圧を示す。図７以降のグラフにおいて、入力電圧ＶＩＮは実線にて表記され、出力電圧ＶＣＯＭは破線にて表記され、出力電圧ＶＤＤは一点鎖線にて表記される。
【００５６】
図７の時刻Ｔ１において、入力端子５０ａには、所定の入力電圧ＶＩＮ（＞０）が入力されている。時刻Ｔ１まで電源回路２６は起動しておらず、駆動を開始していない。第１出力端子５０ｂの出力電圧ＶＣＯＭは略０である。時刻Ｔ１において、電源回路２６は起動し、駆動を開始する。時刻Ｔ２（＞Ｔ１）まで電源回路２１は起動しておらず、駆動を開始していない。第２出力端子５０ｃの出力電圧ＶＤＤは略０である。時刻Ｔ２において、電源回路２１は起動し、駆動を開始する。
【００５７】
時刻Ｔ１に電源回路２６が起動した場合、第１出力端子５０ｂの出力電圧ＶＣＯＭは上昇を開始する。電源回路２６の起動時に入力電圧ＶＩＮは瞬間的に低下し、電源回路２６の起動直後、複数のコンデンサ６０ｃに一気に電荷が移動するため、入力電圧ＶＩＮの負荷が急激に増えＶＩＮの電圧が瞬間下がる。電源回路２６Ｖの入力電源である入力電圧ＶＩＮが下がると、出力電圧ＶＣＯＭの上昇速度は合わせて緩やかになる。そのため、入力電圧ＶＩＮが瞬間的に低下した場合でも、入力電圧ＶＩＮは出力電圧ＶＣＯＭよりも低くならない。出力電圧ＶＣＯＭは、入力電圧ＶＩＮよりも低い所定電圧まで上昇する。
【００５８】
時刻Ｔ２に電源回路２１が起動した場合、第２出力端子５０ｃの出力電圧ＶＤＤは上昇を開始する。出力電圧ＶＤＤの上昇開始時に、出力電圧ＶＣＯＭ及び入力電圧ＶＩＮは瞬間的に低下する。電源回路２１の起動直後、複数のコンデンサ６０eに一気に電荷が移動するため、出力電圧ＶＣＯＭの負荷が急激に増え、 出力電圧ＶＣＯＭが瞬間下がる。電源回路２６の入力電源である出力電圧ＶＣＯＭが下がると、出力電圧ＶＤＤの上昇速度は合わせて緩やかになる。そのため、出力電圧ＶＣＯＭが瞬間的に低下した場合でも、出力電圧ＶＣＯＭは出力電圧ＶＤＤよりも低くならない。また電源回路２１の起動直後は、出力電圧ＶＣＯＭの負荷も急激に増えるため、入力電圧ＶＩＮの負荷も急激に増え、入力電圧ＶＩＮも瞬間下がるが、出力電圧ＶＣＯＭも下がっているので入力電圧ＶＩＮは、出力電圧ＶＣＯＭよりも低くならない。入力電圧ＶＩＮ＞出力電圧ＶＣＯＭ＞出力電圧ＶＤＤの関係を保つことができ、電源回路２６に電流は逆流せず、電源回路２６のＦＥＴ２６ｂの破損を防止することができる。
【００５９】
時刻Ｔ２の後、インクジェットヘッド４はノズルからインクを吐出する。即ち、インクジェットヘッド４がインクの吐出を開始する前に、電源回路２６及び電源回路２１の駆動を開始する。
【００６０】
なお電源回路２１、２８を同時に起動させてもよい。図８は、電源回路２１、２８を同時に起動させた場合における、入力端子５０ａに入力される入力電圧ＶＩＮと、第１出力端子５０ｂの出力電圧ＶＣＯＭと、第２出力端子５０ｃの出力電圧ＶＤＤとの関係を示すグラフである。図７の場合と異なり、図８では、電源回路２１、２８を時刻Ｔ１に同時に起動させている。そのため、印字可能な状態になるまでの時間を短縮させることができる。
【００６１】
図９は、液体の吐出開始時及び吐出停止時における、入力端子５０ａに入力される入力電圧ＶＩＮと、第１出力端子５０ｂの出力電圧ＶＣＯＭと、第２出力端子５０ｃの出力電圧ＶＤＤとの関係を示すグラフである。図９において、横軸は時間を示し、縦軸は電圧を示す。電源回路２１を使用して、液体を吐出させる場合について説明する。初期状態において、入力電圧ＶＩＮ＞出力電圧ＶＣＯＭ＞出力電圧ＶＤＤ＞０であるとする。
【００６２】
液体の吐出開始時において、出力電圧ＶＤＤは瞬間的に低下する。出力電圧ＶＤＤが低下した場合、分岐ライン５５を介して、第１ライン５４から電源回路２１及び第２ライン５６に電力が直ちに供給される。第１ライン５４及び第２ライン５６は接近しており、分岐ライン５５も短いため、液体の吐出による負荷変動に対して、高速に応答しやすい。
【００６３】
第２ライン５６への電力供給によって、出力電圧ＶＤＤは直ちに上昇し、電圧を回復する。第２ライン５６への電力供給によって、出力電圧ＶＣＯＭは低下する。出力電圧ＶＣＯＭが低下した場合、入力電圧ＶＩＮから第１ライン５４に電力が供給され、出力電圧ＶＣＯＭ＞出力電圧ＶＤＤの関係は保たれる。
【００６４】
第１ライン５４への電力供給によって、入力電圧ＶＩＮは低下する。入力電圧ＶＩＮの電圧降下は、出力電圧ＶＤＤの低下によって、引き起こされる。出力電圧ＶＤＤは、第２ライン５６への電力供給によって、直ちに回復する。そのため、入力電圧ＶＩＮの電圧降下は緩やかであり、また、入力電圧ＶＩＮの低下時には出力電圧ＶＣＯＭも低下しているため、入力電圧ＶＩＮ＞出力電圧ＶＣＯＭの関係は保たれる。即ち、入力電圧ＶＩＮ＞出力電圧ＶＣＯＭ＞出力電圧ＶＤＤの関係を保つことができ、電源回路２６に電流は逆流せず、電源回路２６のＦＥＴ２６ｂの破損を防止することができる。
【００６５】
液体の吐出停止時において、出力電圧ＶＤＤは瞬間的に上昇する。出力電圧ＶＤＤが上昇した場合、分岐ライン５５を介して、コンデンサ２６ｆに電荷が直ちに移動する。そのため、出力電圧ＶＤＤの上昇は緩やかになる。また出力電圧ＶＣＯＭ及び入力電圧ＶＩＮの上昇も緩やかになる。
【００６６】
図１０は、比較例に係る電源基板５０及びフレキシブル回路基板６０の構成の一例を示すブロック図である。比較例において、図１０に示す構成は、電源回路２１の入力端子２１ｃが、ライン５５ａを介して、電源基板５０の入力端子５０ａに接続されていることを除けば、図６に示す構成と同じである。即ち、比較例においては、入力電源の入力電圧が電源回路２１の入力端子２１ｃに、直接的に入力されている。
【００６７】
図１１は、比較例に係る電源回路２１、２６の起動時における、入力端子５０ａに入力される入力電圧ＶＩＮと、第１出力端子５０ｂの出力電圧ＶＣＯＭと、第２出力端子５０ｃの出力電圧ＶＤＤとの関係を示すグラフである。時刻Ｔ２における入力電圧ＶＩＮと、出力電圧ＶＣＯＭと、出力電圧ＶＤＤとの関係を除けば、図１１は、図７に示す入力電圧ＶＩＮと、出力電圧ＶＣＯＭと、出力電圧ＶＤＤとの関係と同様である。ここでは、時刻Ｔ２における入力電圧ＶＩＮと、出力電圧ＶＣＯＭと、出力電圧ＶＤＤとの関係について説明する。
【００６８】
時刻Ｔ２に電源回路２１が起動した場合、第２出力端子５０ｃの出力電圧ＶＤＤは上昇を開始する。出力電圧ＶＤＤの上昇開始時に、出力電圧ＶＣＯＭはほとんど変化しない。一方、出力電圧ＶＤＤの上昇開始時に、入力電圧ＶＩＮは瞬間的に低下する。前述したように、入力電源の入力電圧が電源回路２１の入力端子２１ｃに、直接的に入力されているので、入力電圧ＶＩＮは急激に低下し、出力電圧ＶＣＯＭよりも低下する。そのため、電源回路２６に電流が逆流し、電源回路２６のＦＥＴ２６ｂが破損する。
【００６９】
図１２は、比較例に係る液体の吐出開始時及び吐出停止時における入力端子５０ａに入力される入力電圧ＶＩＮと、第１出力端子５０ｂの出力電圧ＶＣＯＭと、第２出力端子５０ｃの出力電圧ＶＤＤとの関係を示すグラフである。初期状態において、入力電圧ＶＩＮ＞出力電圧ＶＣＯＭ＞出力電圧ＶＤＤ＞０であるとする。
【００７０】
液体の吐出開始時において、出力電圧ＶＤＤは瞬間的に低下する。出力電圧ＶＤＤが低下した場合、ライン５５ａを介して、電源基板５０の入力端子５０ａから、電源回路２１及び第２ライン５６に電力が供給される。前述したように、入力電源と、入力端子５０ａとは、電源ケーブル１３を介して接続されている。電源ケーブル１３は、例えば２〜３ｍの長さを有する。電源ケーブル１３の長さが長いため、応答性が悪く、又抵抗損失が大きくなり、入力端子５０ａから電源回路２１及び第２ライン５６に電力が供給された場合に、直ちに入力電源から入力端子５０ａに電力を供給することができない。その結果、入力端子５０ａにおける電圧、即ち、入力電圧ＶＩＮは急激に低下し、出力電圧ＶＣＯＭよりも低くなり、電源回路２６に電流が逆流し、電源回路２６のＦＥＴ２６ｂが破損する。
【００７１】
液体の吐出停止時において、出力電圧ＶＤＤは瞬間的に上昇する。出力電圧ＶＤＤが上昇した場合、ライン５５ａを介して、入力端子５０ａの電圧は急激に上昇する。そのため、電源回路２６の入力端子２６ｃに過電圧が印加されやすく、電源ＩＣ２６ａのＦＥＴ２６ｂが故障しやすい。実施の形態に係る印刷装置は、比較例とは異なる構成であり、比較例にて引き起こされる問題は生じない。
【００７２】
今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施例にて記載されている技術的特徴は互いに組み合わせることができ、本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。
【符号の説明】
【００７３】
４  インクジェットヘッド（ヘッド）
１２  搬送部
２１〜２５  電源回路（第２電源回路、第３電源回路）
２１ａ  電源ＩＣ（第２ＩＣ）
２１ｂ  ＦＥＴ（第２スイッチング素子）
２６  電源回路（第１電源回路）
２６ａ  電源ＩＣ（第１ＩＣ）
２６ｂ  ＦＥＴ（第１スイッチング素子）
５０  電源基板
５０ｂ  第１出力端子（第１端子）
５０ｃ  第２出力端子（第２端子）
５４  第１ライン
５６  第２ライン
５５  分岐ライン
１１１  駆動素子（第１定電位電極、第２定電位電極、個別電極）
【図１】
2019177679.tif 000003
【図２】
2019177679.tif 000004
【図３】
2019177679.tif 000005
【図４】
2019177679.tif 000006
【図５】
2019177679.tif 000007
【図６】
2019177679.tif 000008
【図７】
2019177679.tif 000009
【図８】
2019177679.tif 000010
【図９】
2019177679.tif 000011
【図１０】
2019177679.tif 000012
【図１１】
2019177679.tif 000013
【図１２】
2019177679.tif 000014