(57)【要約】【課題】クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供する。【解決手段】積層された複数の誘電体層１４と積層された複数の内部電極層１６とを含む積層体１２と、内部電極層１６に接続され、積層体１２の端面１２ｅ、１２ｆ上に配置される外部電極２４と、を有する積層セラミックコンデンサ１０において、外部電極２４は、熱硬化性樹脂と導電性フィラーを含む樹脂外部電極層２６とガラスおよび導電性金属を含む下地電極層２８とを含み、樹脂外部電極層２６は、端面１２ｅ、１２ｆを２分割した際に一方の端面１２ｅ、１２ｆ上を直接覆うように配置され、下地電極層２８は、端面１２ｅ、１２ｆを２分割した際に他方の端面１２ｅ、１２ｆ上を直接覆うように配置されることを特徴とする。【選択図】図２
2019212727.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記複数の誘電体層と交互に積層され、前記第１の端面に露出する複数の第１の内部電極層と、
前記複数の誘電体層と交互に積層され、前記第２の端面に露出する複数の第２の内部電極層と、
前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、熱硬化性樹脂と導電性フィラーを含む第１の樹脂外部電極層と、ガラスおよび導電性金属を含む第１の下地電極層とを含み、
前記第２の外部電極は、熱硬化性樹脂と導電性フィラーを含む第２の樹脂外部電極層と、ガラスおよび導電性金属を含む第２の下地電極層とを含み、
前記第１の樹脂外部電極層は、前記第１の端面を２分割した際に一方の前記第１の端面上を直接覆うように配置され、
前記第２の樹脂外部電極層は、前記第２の端面を２分割した際に一方の前記第２の端面上を直接覆うように配置され、
前記第１の下地電極層は、前記第１の端面を２分割した際に他方の前記第１の端面上を直接覆うように配置され、
前記第２の下地電極層は、前記第２の端面を２分割した際に他方の前記第２の端面上を直接覆うように配置される、積層セラミックコンデンサ。
【請求項２】
前記第１の樹脂外部電極層は、前記第１の端面から、前記第１の主面の一部ならびに前記第１の側面および第２の側面の一部にまで延びて位置し、前記第２の樹脂外部電極層は、前記第２の端面から、前記第１の主面の一部ならびに前記第１の側面および第２の側面の一部にまで延びて位置する、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第１の下地電極層は、前記第１の端面から、前記第２の主面の一部ならびに前記第１の側面および前記第２の側面の一部にまで延びて位置し、前記第２の下地電極層は、前記第２の端面から、前記第２の主面の一部ならびに前記第１の側面および第２の側面の一部にまで延びて位置する、請求項１又は請求項２に記載の積層セラミックコンデンサ。
【請求項４】
前記第１の外部電極は、第１のめっき層をさらに含み、前記第１のめっき層が前記第１の樹脂外部電極層および前記第１の下地電極層を覆うように配置され、前記第２の外部電極は、第２のめっき層をさらに含み、前記第２のめっき層が前記第２の樹脂外部電極層および前記第２の下地電極層を覆うように配置される、請求項１ないし請求項３に記載の積層セラミックコンデンサ。
【請求項５】
積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記複数の誘電体層と交互に積層され、前記第１の端面に露出する複数の第１の内部電極層と、
前記複数の誘電体層と交互に積層され、前記第２の端面に露出する複数の第２の内部電極層と、
前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
を有する積層セラミックコンデンサにおいて、
前記第１の外部電極は、熱硬化性樹脂と導電性フィラーを含む第１の樹脂外部電極層と、ガラスおよび導電性金属を含む第１の下地電極層とを含み、
前記第２の外部電極は、熱硬化性樹脂と導電性フィラーを含む第２の樹脂外部電極層と、ガラスおよび導電性金属を含む第２の下地電極層とを含み、
前記第１の樹脂外部電極層は、前記第１の端面を２分割した際に一方の前記第１の端面上を直接覆うように配置され、
前記第２の樹脂外部電極層は、前記第２の端面を２分割した際に一方の前記第２の端面上を直接覆うように配置され、
前記第１の下地電極層は、前記第１の端面を２分割した際に他方の前記第１の端面を直接覆うように配置され、
前記第２の下地電極層は、前記第２の端面を２分割した際に他方の前記第２の端面を直接覆うように配置される、積層セラミックコンデンサが回路基板に実装される積層セラミックコンデンサの実装構造であって、
前記第１の内部電極層および前記第２の内部電極層は、前記第１の側面および前記第２の側面と平行になるように、かつ、実装面と垂直になるように配置され、
前記第１の端面を２分割した際に一方の前記第１の端面上を直接覆うように配置される前記第１の樹脂外部電極層は、実装面側に配置され、
前記第２の端面を２分割した際に一方の前記第２の端面上を直接覆うように配置される前記第２の樹脂外部電極層は、実装面側に配置され、
前記第１の端面を２分割した際に他方の前記第１の端面上を直接覆うように配置される前記第１の下地電極層は、実装面とは反対側に配置され、
前記第２の端面を２分割した際に他方の前記第２の端面上を直接覆うように配置される前記第２の下地電極層は、実装面とは反対側に配置され、
前記回路基板は、回路基板のコア材の表面に実装ランドが配置されており前記実装ランドと前記第１の外部電極および前記第２の外部電極が接合材によって接続されている、積層セラミックコンデンサの実装構造。
【請求項６】
前記第１の樹脂外部電極層は、前記第１の端面から、前記第１の主面の一部ならびに前記第１の側面および前記第２の側面の一部にまで延びて位置し、前記第２の樹脂外部電極層は、前記第２の端面から、前記第１の主面の一部ならびに前記第１の側面および前記第２の側面の一部にまで延びて位置する、請求項５に記載の積層セラミックコンデンサの実装構造。
【請求項７】
前記第１の下地電極層は、前記第１の端面から、前記第２の主面の一部ならびに前記第１の側面および前記第２の側面の一部にまで延びて位置し、前記第２の下地電極層は、前記第２の端面から、前記第２の主面の一部ならびに前記第１の側面および前記第２の側面の一部にまで延びて位置する、請求項５又は請求項６に記載の積層セラミックコンデンサ。
【請求項８】
前記第１の外部電極は、第１のめっき層をさらに含み、前記第１の樹脂外部電極層および前記第１の下地電極層を覆うように配置され、前記第２の外部電極は、第２のめっき層をさらに含み、前記第２の樹脂外部電極層および前記第２の下地電極層を覆うように配置される、請求項５ないし請求項７に記載の積層セラミックコンデンサの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造に関する。
【背景技術】
【０００２】
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
例えば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる積層セラミックコンデンサについては、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、回路基板から積層セラミックコンデンサが脱落しない、または積層セラミックコンデンサにクラックが生じないようにする必要がある。
【０００３】
また、ＥＣＵなどの車載機器に用いられる積層セラミックコンデンサについては、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力を受けても、積層セラミックコンデンサにクラックが生じないようにする必要がある。
【０００４】
これを受けて、積層セラミックコンデンサの外部電極に熱硬化性導電樹脂ペーストを用いることが提案されている。例えば、特許文献１では、従来の電極層（下地電極層）とＮｉめっきとの間に、エポキシ系熱硬化性樹脂層（樹脂外部電極層）を形成し、厳しい環境下でも積層セラミックコンデンサ本体にクラックが入らないような対策を行っている。
【０００５】
このような構成においては、落下時の衝撃による応力や、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力が発生した際、回路基板に伝わる応力（回路基板のゆがみ）を、エポキシ系熱硬化性樹脂層（樹脂外部電極層）の先端を基点として電極層（下地電極層）とエポキシ系熱硬化性樹脂層（樹脂外部電極層）との間で剥離させることで応力を逃がし、積層セラミックコンデンサ本体にクラックが入らないようにしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１のように電極層（下地電極層）とＮｉめっきとの間にエポキシ系熱硬化性樹脂層（樹脂外部電極層）を形成した設計においては、エポキシ系熱硬化性樹脂を含むため熱硬化性樹脂層（樹脂外部電極層）自体の抵抗が高くなったり、熱硬化性樹脂層（樹脂外部電極層）とＮｉめっきとの接触抵抗が高くなることで、積層セラミックコンデンサの等価直列抵抗（ＥＳＲ）が高くなるという問題が生じることがあった。
【０００８】
また、特許文献１のようにエポキシ系熱硬化性樹脂層（樹脂外部電極層）は、コンデンサ本体上に設けられた電極層（下地電極層）上に設けられるため、外部電極全体の厚みが厚くなり、積層セラミックコンデンサを規格寸法内に収める場合、コンデンサ本体を小さくせざるを得ず、高容量化設計をとりにくいという課題があった。
【０００９】
したがって、本発明ではクラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る積層セラミックコンデンサは、積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数の誘電体層と交互に積層され、第１の端面に露出する複数の第１の内部電極層と、複数の誘電体層と交互に積層され、第２の端面に露出する複数の第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を有する積層セラミックコンデンサにおいて、第１の外部電極は、熱硬化性樹脂と導電性フィラーを含む第１の樹脂外部電極層と、ガラスおよび導電性金属を含む第１の下地電極層とを含み、第２の外部電極は、熱硬化性樹脂と導電性フィラーを含む第２の樹脂外部電極層と、ガラスおよび導電性金属を含む第２の下地電極層とを含み、第１の樹脂外部電極層は、第１の端面を２分割した際に一方の第１の端面上を直接覆うように配置され、第２の樹脂外部電極層は、第２の端面を２分割した際に一方の第２の端面上を直接覆うように配置され、第１の下地電極層は、第１の端面を２分割した際に他方の第１の端面上を直接覆うように配置され、第２の下地電極層は、第２の端面を２分割した際に他方の第２の端面上を直接覆うように配置されることを特徴とする。
【００１１】
本発明にかかる積層セラミックコンデンサによれば、樹脂外部電極層は、第１の端面および第２の端面を２分割した際に一方の第１の端面および第２の端面上を直接覆うように配置されているため、外部電極全体として、抵抗の大きい熱硬化性樹脂を含む樹脂外部電極層が配置される領域を少なくすることができる。そのため、外部電極全体としてＥＳＲを低減することができる。
【００１２】
また、本発明の樹脂外部電極層および下地電極層は、積層体上に直接配置されているため、外部電極の厚みを薄くすることができる。そのため、積層体を大きく設計することが可能となり高容量化設計を実現することができる。
【００１３】
その結果、本発明では、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することができる。
【００１４】
本発明に係る積層セラミックコンデンサの実装構造は、積層された複数の誘電体層を含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、複数の誘電体層と交互に積層され、第１の端面に露出する複数の第１の内部電極層と、複数の誘電体層と交互に積層され、第２の端面に露出する複数の第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を有する積層セラミックコンデンサにおいて、第１の外部電極は、熱硬化性樹脂と導電性フィラーを含む第１の樹脂外部電極層と、ガラスおよび導電性金属を含む第１の下地電極層とを含み、第２の外部電極は、熱硬化性樹脂と導電性フィラーを含む第２の樹脂外部電極層と、ガラスおよび導電性金属を含む第２の下地電極層とを含み、第１の樹脂外部電極層は、第１の端面を２分割した際に一方の第１の端面上を直接覆うように配置され、第２の樹脂外部電極層は、第２の端面を２分割した際に一方の第２の端面上を直接覆うように配置され、第１の下地電極層は、第１の端面を２分割した際に他方の第１の端面を直接覆うように配置され、第２の下地電極層は、第２の端面を２分割した際に他方の第２の端面を直接覆うように配置される、積層セラミックコンデンサが回路基板に実装される積層セラミックコンデンサの実装構造であって、第１の内部電極層および第２の内部電極層は、第１の側面および第２の側面と平行になるように、かつ、実装面と垂直になるように配置され、第１の端面を２分割した際に一方の第１の端面上を直接覆うように配置される第１の樹脂外部電極層は、実装面側に配置され、第２の端面を２分割した際に一方の第２の端面上を直接覆うように配置される第２の樹脂外部電極層は、実装面側に配置され、第１の端面を２分割した際に他方の第１の端面上を直接覆うように配置される第１の下地電極層は、実装面とは反対側に配置され、第２の端面を２分割した際に他方の第２の端面上を直接覆うように配置される第２の下地電極層は、実装面とは反対側に配置され、回路基板は、回路基板のコア材の表面に実装ランドが配置されており実装ランドと第１の外部電極および第２の外部電極が接合材によって接続されていることを特徴とする。
【００１５】
本発明にかかる積層セラミックコンデンサの実装構造によれば、第１の端面および第２の端面を２分割した際に実装面側に必ず樹脂外部電極層を設けることにより、落下時の衝撃による応力や、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力が発生した際、回路基板に伝わる応力（回路基板のゆがみ）を、樹脂外部電極層によって確実に緩和することが可能となる。よって、積層セラミックコンデンサ本体に入るクラックを抑制することができる。
【００１６】
また、内部電極層が実装面に対して垂直に配置されていることにより、全ての引出電極部が導電性のよい下地電極層と導通することでコンタクト不良による静電容量の低下を低減できる。
【発明の効果】
【００１７】
この発明によれば、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することができる。
【００１８】
本発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１９】
【図１】本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図２】本発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。
【図３】本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
【図４】本発明にかかる積層セラミックコンデンサを示す図３のＩＶ−ＩＶ線における断面図である。
【図５】（ａ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が２つに分割された構造を示す図である。（ｂ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が３つに分割された構造を示す図である。（ｃ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が４つに分割された構造を示す図である。
【図６】本発明に係る積層セラミックコンデンサの実装構造を示す縦断面図である。
【図７】従来の積層セラミックコンデンサのＬＷ断面図である。
【発明を実施するための形態】
【００２０】
１．積層セラミックコンデンサ
本発明にかかる積層セラミックコンデンサ１０について図１ないし図５に基づいて説明する。図１は、本発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における
断面図である。図３は、本発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−
ＩＩＩ線における断面図である。図４は、本発明にかかる積層セラミックコンデンサを示
す図３のＩＶ−ＩＶ線における断面図である。図５（ａ）は、本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が２つに分割された構造を示す図である。図５（ｂ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が３つに分割された構造を示す図である。図５（ｃ）本発明にかかる積層セラミックコンデンサにおける積層体の内部電極層の対向電極部が４つに分割された構造を示す図である。
【００２１】
図１ないし図４に示すように、積層セラミックコンデンサ１０は、直方体状形状を有する積層体１２を含む。
【００２２】
（積層体１２）
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを含み、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆと、を含む。また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。さらに、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全体に凹凸などが形成されていてもよい。
【００２３】
積層体１２の寸法は、第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの寸法Ｌが０．１８５ｍｍ以上３．４００ｍｍ以下、第１の側面１２ｃと第２の側面１２ｄとを結ぶ幅方向ｙの寸法Ｗが、０．０９０ｍｍ以上２．６００ｍｍ以下、第１の主面１２ａと第２の主面１２ｂとを結ぶ高さ方向ｘの寸法Ｔが０．０９０ｍｍ以上２．６００ｍｍ以下であることが好ましい。
【００２４】
（誘電体層１４）
誘電体層１４は、複数の誘電体層１４からなる外層部１４ａと複数の誘電体層１４と複数の内部電極層１６とからなる内層部１４ｂとを含む。外層部１４ａは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂ側に位置し、第１の主面１２ａおよび第２の主面１２ｂと最も第１の主面１２ａまたは第２の主面１２ｂに近い内部電極層１６との間に位置する誘電体層１４である。また、両外層部１４ａに挟まれた領域が内層部１４ｂである。
【００２５】
積層体１２の誘電体層１４のセラミック材料としては、例えば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、ＣａＺｒＯ3などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
【００２６】
誘電体層１４の厚みは、０．４μｍ以上２０μｍ以下であることが好ましい。誘電体層の枚数は、外層部１４ａも含め１１枚以上１４００枚以下であることが好ましい。外層部１４ａの厚みは、２０μｍ以上２００μｍ以下であることが好ましい。
【００２７】
（内部電極層１６）
内部電極層１６は、複数の誘電体層１４と交互に積層され、第１の端面１２ｅに露出する複数の第１の内部電極層１６ａと、複数の誘電体層１４と交互に積層され、第２の端面１２ｆに露出する複数の第２の内部電極層１６ｂとを有する。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、第１の側面１２ｃおよび第２の側面１２ｄと平行となるように配置されている。なお、第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、第１の主面１２ａおよび第２の主面１２ｂと平行となるように配置されていてもよい。
【００２８】
第１の内部電極層１６ａは、第２の内部電極層１６ｂと互いに対向する第１の対向電極部１８ａと、第１の対向電極部１８ａから積層体１２の第１の端面１２ｅに引き出される第１の引出電極部２０ａを備えている。第１の内部電極層１６ａの第１の引出電極部２０ａは、端部が積層体１２の第１の端面１２ｅの表面に引き出されており、露出部を形成している。
【００２９】
第２の内部電極層１６ｂは、第１の内部電極層１６ａと互いに対向する第２の対向電極部１８ｂと、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆに引き出される第２の引出電極部２０ｂを備えている。第２の内部電極層１６ｂの第２の引出電極部２０ｂは、端部が積層体１２の第２の端面１２ｆの表面に引き出されており、露出部を形成している。
【００３０】
対向電極部１８は、第１の内部電極層１６ａの第１の対向電極部１８ａおよび第２の内部電極層１６ｂの第２の対向電極部１８ｂによって構成される。第１の対向電極部１８ａおよび第２の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第１の対向電極部１８ａおよび第２の対向電極部１８ｂのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。
【００３１】
引出電極部２０は、第１の内部電極層１６ａの第１の引出電極部２０ａおよび第２の内部電極層１６ｂの第２の引出電極部２０ｂによって構成される。第１の引出電極部２０ａおよび第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、第１の引出電極部２０ａおよび第２の引出電極部２０ｂのコーナー部は、丸められていても、例えばテーパー状に斜めに形成されていてもよい。
【００３２】
第１の内部電極層１６ａの第１の対向電極部１８ａおよび第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と、第１の内部電極層１６ａの第１の引出電極部２０ａおよび第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
【００３３】
また、積層体１２は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂと、第１の内部電極層１６ａおよび第２の内部電極層１６ｂが対向する第１の対向電極部１８ａおよび第２の対向電極部１８ｂと、第１の対向電極部１８ａおよび第２の対向電極部１８ｂと第１の側面１２ｃおよび第２の側面１２ｄとの間に位置する積層体１２の側部２２ａ（Ｗギャップ）と、第１の対向電極部１８ａおよび第２の対向電極部１８ｂと第１の端面１２ｅおよび第２の端面１２ｆとの間に位置し、第１の内部電極層１６ａおよび第２の内部電極層１６ｂのいずれか一方の第１の引出電極部２０ａおよび第２の引出電極部２０ｂを含む積層体１２の端部２２ｂ（Ｌギャップ）とを含む。
【００３４】
また、図５に示すように、内部電極層１６には、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられており、浮き内部電極層１６ｃによって、対向電極部１８が複数に分割された構造としてもよい。例えば、２連構造（図５（ａ）参照）、３連構造（図５（ｂ）参照）、４連構造（図５（ｃ）参照）である。４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８を複数個に分割した構造とすることによって、対向する内部電極層１６間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサ１０の高耐圧化を図ることができる。
【００３５】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ−Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
【００３６】
本実施形態では、第１の対向電極部１８ａおよび第２の対向電極部１８ｂ同士が誘電体層１４を介して対向することにより静電容量が形成され、コンデンサの特性が発現する。
【００３７】
第１の内部電極層１６ａおよび第２の内部電極層１６ｂのそれぞれの厚みは、例えば、０．２μｍ以上２．０μｍ以下であることが好ましい。内部電極層の枚数は、１０枚以上１４００枚以下であることが好ましい。
【００３８】
（外部電極２４）
外部電極２４は、第１の内部電極層１６ａに接続され、第１の端面１２ｅ上に配置される第１の外部電極２４ａと、第２の内部電極層１６ｂに接続され、第２の端面１２ｆ上に配置される第２の外部電極２４ｂとを有する。
【００３９】
第１の外部電極２４ａは、熱硬化性樹脂と導電性フィラーを含む第１の樹脂外部電極層２６ａと、ガラスおよび導電性金属を含む第１の下地電極層２８ａとを含む。
【００４０】
第２の外部電極２４ｂは、熱硬化性樹脂と導電性フィラーを含む第２の樹脂外部電極層２６ｂと、ガラスおよび導電性金属を含む第２の下地電極層２８ｂとを含む。
【００４１】
（１）樹脂外部電極層
樹脂外部電極層２６は、第１の樹脂外部電極層２６ａおよび第２の樹脂外部電極層２６ｂによって構成される。第１の樹脂外部電極層２６ａは、第１の端面１２ｅを２分割した際に一方の第１の端面１２ｅ上を直接覆うように配置されており、第２の樹脂外部電極層２６ｂは、第２の端面１２ｆを２分割した際に一方の第２の端面１２ｆ上を直接覆うように配置されている。これにより、本発明の樹脂外部電極層２６は、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に一方の第１の端面１２ｅおよび第２の端面１２ｆ上を直接覆うように配置されているため、外部電極２４全体として、抵抗の大きい熱硬化性樹脂を含む樹脂外部電極層２６が配置される領域を少なくすることができる。そのため、外部電極２４全体としてＥＳＲを低減することができる。また、本発明の樹脂外部電極層２６は、積層体１２上に直接配置されているため、外部電極２４の厚みを薄くすることができる。そのため、積層体１２を大きく設計することが可能となり高容量化設計を実現することができる。その結果、本発明では、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサ１０を提供することができる。
【００４２】
図２および図３では、第１の端面１２ｅおよび第２の端面１２ｆを高さ方向ｘに２分割しているが、第１の端面１２ｅおよび第２の端面１２ｆの分割の仕方は限定されない。したがって、第１の端面１２ｅおよび第２の端面１２ｆを幅方向ｙに２分割してもよい。
【００４３】
第１の樹脂外部電極層２６ａは、第１の端面１２ｅから、第１の主面１２ａの一部ならびに１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましく、第２の樹脂外部電極層２６ｂは、第２の端面１２ｆから、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置することが好ましい。これにより、積層セラミックコンデンサ１０が搭載される電子機器の落下時の衝撃による応力や、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力が発生した際においても、回路基板に伝わる応力（回路基板のゆがみ）を、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部に配置される樹脂外部電極層２６によってもその応力を緩和することが可能となる。よって、より安定して積層セラミックコンデンサ本体１０に入るクラックを抑制することができる。
【００４４】
第１の端面１２ｅに位置する第１の樹脂外部電極層２６ａの高さ方向中央部（具体的には、第１の樹脂外部電極層２６ａの高さ寸法の１／２の部分）に位置する厚みは、５μｍ以上３０μｍ以下であることが好ましく、第２の端面１２ｆに位置する第２の樹脂外部電極層２６ｂの高さ方向中央部（具体的には、第２の樹脂外部電極層２６ｂの高さ寸法の１／２の部分）に位置する厚みは、５μｍ以上３０μｍ以下であることが好ましい。
【００４５】
また、第１の樹脂外部電極層２６ａおよび第２の樹脂外部電極層２６ｂを、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて配置させる場合には、第１の樹脂外部電極層２６ａの第１の主面１２ａ上に位置する第１の樹脂外部電極層２６ａの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましく、第１の樹脂外部電極層２６ａの第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の樹脂外部電極層２６ａの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましい。さらに、第２の樹脂外部電極層２６ｂの第１の主面１２ａ上に位置する第２の樹脂外部電極層２６ｂの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましく、第２の樹脂外部電極層２６ｂの第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の樹脂外部電極層２６ｂの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００４６】
第１の樹脂外部電極層２６ａおよび第２の樹脂外部電極層２６ｂは、熱硬化性樹脂および導電性フィラーとして金属を含む。
【００４７】
第１の樹脂外部電極層２６ａおよび第２の樹脂外部電極層２６ｂは、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、樹脂外部電極層２６が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
【００４８】
第１の樹脂外部電極層２６ａおよび第２の樹脂外部電極層２６ｂの熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
【００４９】
また、樹脂外部電極層２６には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００５０】
第１の樹脂外部電極層２６ａおよび第２の樹脂外部電極層２６ｂに含まれる導電性フィラーとして、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。
【００５１】
また、樹脂外部電極層２６に含まれる導電性フィラーとしての金属は、複数種の金属を含んでいても良く、例えば、第１の金属成分と第２の金属成分とから構成されていても良い。第１の金属成分は、例えばＳｎ、Ｉｎ、Ｂｉや、これらの金属の少なくとも一種を含む合金からなることが好ましい。その中でも、第１の金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、例えば、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等が挙げられる。第２の金属成分は、例えばＣｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。その中でも、第２の金属成分は、ＣｕやＡｇであること好ましい。
【００５２】
導電性フィラーとしての金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。なお、Ａｇコーティングされた金属を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
【００５３】
樹脂外部電極層２６に含まれる導電性フィラーとしての金属は、主に樹脂外部電極層２６の通電性を担う。具体的には、導電性フィラー同士が接触することにより、樹脂外部電極層２６の内部に通電経路が形成される。
【００５４】
（２）下地電極層
下地電極層２８は、第１の下地電極層２８ａおよび第２の下地電極層２８ｂによって構成される。第１の下地電極層２８ａは、第１の端面１２ｅを２分割した際に他方の第１の端面１２ｅ上を直接覆うように配置されており、第２の下地電極層２８ｂは、第２の端面１２ｆを２分割した際に他方の第２の端面１２ｆ上を直接覆うように配置される。具体的には、第１の端面１２ｅにおいて、第１の樹脂外部電極層２６ａが配置されている側とは反対側に第１に下地電極層２８ａが配置されており、第２の端面１２ｆにおいて、第２の樹脂外部電極層２６ｂが配置されている側とは反対側に第２の下地電極層２８ｂが配置されている。これにより、外部電極２４全体として、抵抗の大きい熱硬化性樹脂を含む樹脂外部電極層２６が配置される領域を少なくすることができる。そのため、外部電極２４全体としてＥＳＲを低減することができる。また、下地電極層２８上に樹脂外部電極層２６を設ける必要がないため、外部電極２４の厚みを薄くすることができる。そのため、積層体１２を大きく設計することが可能となり高容量化設計を実現することができる。その結果、本発明では、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサを提供することができる。
【００５５】
第１の下地電極層２８ａは、第１の端面１２ｅから、第２の主面１２ｂの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましく、第２の下地電極層２８ｂは、第２の端面１２ｆから、第２の主面１２ｂの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましい。これにより、下地電極層２８の積層体１２に対する封止性を向上させることができるため、積層セラミックコンデンサ１０の耐湿信頼性を向上させることができる。
【００５６】
第１の下地電極層２８ａおよび第２の下地電極層２８ｂは、例えば、導電性金属とガラス成分を含む導電性ペーストを塗布・焼き付けることにより形成される。また、ガラス成分の代わりに誘電体層と同種のセラミック材料を用いてもよい。
【００５７】
第１の下地電極層２８ａおよび第２の下地電極層２８ｂのガラスは、例えば、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどを含むガラスを用いることができる。
【００５８】
第１の下地電極層２８ａおよび第２の下地電極層２８ｂの導電性金属は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕなどを用いることができる。
【００５９】
第１の下地電極層２８ａおよび第２の下地電極層２８ｂは、内部電極層１６と同時焼成したものでもよく、導電性ペーストを塗布して焼き付けたものでもよい。特に、内部電極層１６と同時焼成する場合にはガラスの代わりに誘電体層１４と同種のセラミック材料を用いることが好ましい。
【００６０】
第１の端面１２ｅに位置する第１の下地電極層２８ａの高さ方向中央部（具体的には、第１の下地電極層２８ａの高さ寸法の１／２の部分）に位置する第１の下地電極層２８ａの厚みは、５μｍ以上３０μｍ以下であることが好ましく、第２の端面１２ｆに位置する第２の下地電極層２８ｂの高さ方向中央部（具体的には、第２の下地電極層２８ｂの高さ寸法の１／２の部分）に位置する第２の下地電極層２８ｂの厚みは、５μｍ以上３０μｍ以下であることが好ましい。
【００６１】
また、第１の下地電極層２８ａおよび第２の下地電極層２８ｂを、第２の主面１２ｂの一部ならびに第１の側面１２ｃ、および第２の側面１２ｄの一部にまで延びて配置させる場合には、第１の下地電極層２８ａの第２の主面１２ｂ上に位置する第１の下地電極層２８ａの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましく、第１の下地電極層２８ａの第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層２８ａの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましい。さらに、第２の下地電極層２８ｂの第２の主面１２ｂ上に位置する第２の下地電極層２８ｂの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましく、第２の下地電極層２８ｂの第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層２８ｂの長さ方向の中央部に位置する厚みは、１μｍ以上１５μｍ以下であることが好ましい。
【００６２】
（めっき層３０）
第１の外部電極層２４ａは、第１のめっき層３０ａをさらに含み、第１の樹脂外部電極層２６ａおよび第１の下地電極層２８ａを覆うように配置され、第２の外部電極層２４ｂは、第２のめっき層３０ｂをさらに含み、第２の樹脂外部電極層２６ｂおよび第２の下地電極層２８ｂを覆うように配置される。これにより、第１の外部電極２４ａおよび第２の外部電極２４ｂの耐湿信頼性を向上させつつ、回路基板実装時の実装性を向上させることができる。めっき層３０は、第１のめっき層３０ａおよび第２のめっき層３０ｂによって構成される。
【００６３】
めっき層３０としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
【００６４】
めっき層３０は複数層により形成されていてもよい。めっき層３０は、Ｎｉめっき層３２およびＳｎめっき層３４の２層により形成されていることが好ましい。Ｎｉめっき層３２は、下地電極層２８が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止することができ、Ｓｎめっき層３４は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させ、容易に実装することができる。
【００６５】
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１のＮｉめっき層３２ａおよび第２のＮｉめっき層３２ｂの高さ方向中央部におけるめっき層３０の厚みは、例えば、１μｍ以上１０μｍ以下であることが好ましく、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に第１のＳｎめっき層３４ａおよび第２のＳｎめっき層３４ｂを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する長さ方向の中央部におけるめっき層３０の厚みは、例えば、１μｍ以上１０μｍ以下であることが好ましい。
【００６６】
積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬM寸法とする。ＬM寸法は、０．２５０ｍｍ以上３．４５０ｍｍ以下であることが好ましい。積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷM寸法とする。ＷM寸法は、０．１２５ｍｍ以上２．６５０ｍｍ以下であることが好ましい。積層体１２と外部電極２４とを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴM寸法とする。ＴM寸法は、０．１２５ｍｍ以上２．６５０ｍｍ以下であることが好ましい。
【００６７】
（効果）
本発明に係る積層セラミックコンデンサ１０の第１の樹脂外部電極層２６ａは、第１の端面１２ｅを２分割した際に一方の第１の端面１２ｅ上を直接覆うように配置されており、第２の樹脂外部電極層２６ｂは、第２の端面１２ｆを２分割した際に一方の第２の端面１２ｆ上を直接覆うように配置されている。これにより、本発明の樹脂外部電極層２６は、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に一方の第１の端面１２ｅおよび第２の端面１２ｆ上を直接覆うように配置されているため、外部電極２４全体として、抵抗の大きい熱硬化性樹脂を含む樹脂外部電極層２６が配置される領域を少なくすることができる。そのため、外部電極２４全体としてＥＳＲを低減することができる。また、本発明の樹脂外部電極層２６は、積層体１２上に直接配置されているため、外部電極２４の厚みを薄くすることができる。そのため、積層体１２を大きく設計することが可能となり高容量化設計を実現することができる。その結果、本発明では、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサ１０を提供することができる。
【００６８】
また、本発明に係る積層セラミックコンデンサ１０の第１の下地電極層２８ａは、第１の端面１２ｅを２分割した際に他方の第１の端面１２ｅ上を直接覆うように配置されており、第２の下地電極層２８ｂは、第２の端面１２ｆを２分割した際に他方の第２の端面１２ｆ上を直接覆うように配置される。これにより、外部電極２４全体として、抵抗の大きい熱硬化性樹脂を含む樹脂外部電極層２６が配置される領域を少なくすることができる。そのため、外部電極２４全体としてＥＳＲを低減することができる。また、下地電極層２８上に樹脂外部電極層２６を設ける必要がないため、外部電極２４の厚みを薄くすることができる。そのため、積層体１２を大きく設計することが可能となり高容量化設計を実現することができる。その結果、本発明では、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサ１０を提供することができる。
【００６９】
また、本発明に係る積層セラミックコンデンサ１０の第１の樹脂外部電極層２６ａは、第１の端面１２ｅから、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましく、第２の樹脂外部電極層２６ｂは、第２の端面１２ｆから、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置することが好ましい。これにより、積層セラミックコンデンサ１０が搭載される電子機器の落下時の衝撃による応力や、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力が発生した際においても、回路基板に伝わる応力（回路基板のゆがみ）を、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部に配置される樹脂外部電極層２６によってもその応力を緩和することが可能となる。よって、より安定して積層セラミックコンデンサ本体１０に入るクラックを抑制することができる。
【００７０】
また、本発明に係る積層セラミックコンデンサ１０の第１の下地電極層２８ａは、第１の端面１２ｅから、第２の主面１２ｂの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましく、第２の下地電極層２８ｂは、第２の端面１２ｆから、第２の主面１２ｂの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましい。これにより、下地電極層２８の積層体１２に対する封止性を向上させることができるため、積層セラミックコンデンサ１０の耐湿信頼性を向上させることができる。
【００７１】
また、本発明に係る積層セラミックコンデンサ１０の第１の外部電極層２４ａは、第１のめっき層３０ａをさらに含み、第１のめっき層３０ａが、第１の樹脂外部電極層２６ａおよび第１の下地電極層２８ａを覆うように配置され、第２の外部電極層２４ｂは、第２のめっき層３０ｂをさらに含み、第２のめっき層３０ｂが、第２の樹脂外部電極層２６ｂおよび第２の下地電極層２８ｂを覆うように配置される。これにより、第１外部電極２４ａのおよび第２の外部電極２４ｂの耐湿信頼性を向上させつつ、回路基板実装時の実装性を向上させることができる。
【００７２】
２．積層セラミックコンデンサの製造方法
次に本発明にかかる積層セラミックコンデンサ１０の製造方法について説明する。
【００７３】
まず、セラミック粉末を含むセラミックペーストを、例えばスクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートを作製する。
【００７４】
次に、セラミックグリーンシートの上に、内部電極用の導電性ペーストを、例えばスクリーン印刷法などにより所定のパターンに塗布し、内部電極用導電性パターンが形成されたセラミックグリーンシートと、内部電極用導電性パターンが形成されていないセラミックグリーンシートとを用意する。なお、セラミックペーストや、内部電極用の導電性ペーストには、例えば公知のバインダや溶媒が含まれていてもよい。
【００７５】
次に、内部電極用導電性パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極用導電性パターンが形成されたセラミックグリーンシートを順次積層し、さらに、内部電極用導電性パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体を作製する。
【００７６】
必要に応じて、静水圧プレスなどの手段により、マザー積層体を積層方向にプレスしてもよい。
【００７７】
マザー積層体を所定の形状寸法にカットし、生の積層体を複数作製する。なお、このとき、生の積層体に対してバレル研磨等を施し、稜線部や角部を丸めてもよい。
【００７８】
生の積層体を焼成することにより、内部に第１の内部電極層１６ａおよび第２の内部電極層１６ｂが配されており、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの端部が第１の端面１２ｅまたは第２の端面１２ｆに引き出された積層体１２を完成させる。なお、生の積層体の焼成温度は、用いたセラミック材料や導電材料に応じて適宜設定することができる。生の積層体の焼成温度は、例えば、９００度以上１３００度以下とすることができる。
【００７９】
焼成後の積層体の第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に他方の第１の端面１２ｅおよび第２の端面１２ｆ上を覆うように外部電極２４用の導電性ペーストを塗布・焼き付けを行い、外部電極２４の下地電極層２８を形成する。焼き付け温度は、７００度以上９００度以下であることが好ましい。
【００８０】
なお、具体的な塗布方法としては、第１の端面１２ｅおよび第２の端面１２ｆの半分をマスクで覆った治具を用いてＤＩＰ工法またはスパッタ工法にて第１の端面１２ｅおよび第２の端面１２ｆの半分に外部電極２４用の導電性ペーストを塗布する。あるいは第１の端面１２ｅおよび第２の端面１２ｆの半分だけ開口のあるスクリーン印刷工法にて第１の端面１２ｅおよび第２の端面１２ｆの半分に外部電極２４用の導電性ペーストを塗布してもよい。あるいは第１の端面１２ｅおよび第２の端面１２ｆの半分をマスクで覆った治具を用いて下地電極層２８をはじく溶剤を塗布し、ＤＩＰ工法にて第１の端面１２ｅおよび第２の端面１２ｆの半分に外部電極２４用の導電性ペーストを塗布してもよい。
【００８１】
次に、焼成後の積層体１２の第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に一方の第１の端面１２ｅおよび第２の端面１２ｆ上を覆うように樹脂外部電極用の熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを塗布し、２５０度以上５５０度以下温度で熱処理を行い、熱硬化性樹脂を熱硬化させ、樹脂外部電極層２６を形成する。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【００８２】
なお、具体的な塗布方法としては、第１の端面１２ｅおよび第２の端面１２ｆの半分をマスクで覆った治具を用いてＤＩＰ工法またはスパッタ工法にて第１の端面１２ｅおよび第２の端面１２ｆの半分に樹脂外部電極層２６用の導電性樹脂ペーストを塗布する。あるいは第１の端面１２ｅおよび第２の端面１２ｆの半分だけ開口のあるスクリーン印刷工法にて第１の端面１２ｅおよび第２の端面１２ｆの半分に樹脂外部電極層２６用の導電性樹脂ペーストを塗布してもよい。あるいは第１の端面１２ｅおよび第２の端面１２ｆの半分をマスクで覆った治具を用いて下地電極層２８をはじく溶剤を塗布し、ＤＩＰ工法にて第１の端面１２ｅおよび第２の端面１２ｆの半分に樹脂外部電極用の導電性樹脂ペーストを塗布してもよい。
【００８３】
その後、下地電極層２８および樹脂外部電極層２６上にめっき層３０を形成する。めっき層３０は電解めっきや無電解めっきなどで形成する。
【００８４】
上記のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
【００８５】
３．積層セラミックコンデンサの実装構造
この発明の実施の形態に係る積層セラミックコンデンサの実装構造５０は、上述した積層セラミックコンデンサ１０と積層セラミックコンデンサ１０が実装される回路基板６０とを備える。この発明の実施の形態に係る積層セラミックコンデンサの実装構造５０について、図６に基づいて説明する。図６は、この発明の一実施の形態に係る積層セラミックコンデンサの実装構造を示す縦断面図である。したがって、同一部分には同じ参照番号を付し、積層セラミックコンデンサ１０についての同様となる説明は繰り返さない。
【００８６】
（回路基板６０）
回路基板６０は、平坦に形成されたコア材６２と、コア材６２の表面に配設される実装ランド６４とを備える。
【００８７】
コア材６２は、例えば、ガラス布（クロス）とガラス不織布とを混ぜ合わせた基材にエポキシ樹脂を含浸させた材料からなるガラスエポキシ基板からなる。コア材６２の厚みは、２００μｍ以上１６００μｍ以下であることが好ましい。
【００８８】
実装ランド６４は、ガラスエポキシ基板からなるコア材６２の片面、もしくは両面に貼り付けられている。積層セラミックコンデンサ１０の外部電極２４が実装ランド６４に接合材６６（はんだ）によって、実装される。また、実装ランド６４は、例えば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔなどの金属やその合金から形成されている。中でもＣｕであることが好ましい。実装ランド６４の厚みは、１５μｍ以上１５０μｍ以下であることが好ましい。
【００８９】
（実装構造５０）
この実施の形態に係る積層セラミックコンデンサ１０の実装構造５０は、積層セラミックコンデンサ１０の第１の内部電極層１６ａおよび第２の内部電極層１６ｂが、第１の側面１２ｃおよび第２の側面１２ｄと平行になるように、かつ、実装面７０と垂直になるように配置される。このとき、第１の端面１２ｅを２分割した際に一方の第１の端面１２ｅ上を直接覆うように配置される第１の樹脂外部電極層２６ａは、実装面７０側に配置され、第２の端面１２ｆを２分割した際に一方の第２の端面１２ｆ上を直接覆うように配置される第２の樹脂外部電極層２６ｂは、実装面７０側に配置される。また、第１の端面１２ｅを２分割した際に他方の第１の端面１２ｅ上を直接覆うように配置される第１の下地電極層２８ａは、実装面７０とは反対側に配置され、第２の端面１２ｆを２分割した際に他方の第２の端面１２ｆ上を直接覆うように配置される第２の下地電極層２８ｂは、実装面７０とは反対側に配置される。さらに、回路基板６０は、回路基板６０のコア材６２の表面に実装ランド６４が配置されており、実装ランド６４と第１の外部電極２４ａおよび第２の外部電極２４ｂとがそれぞれ接合材６６によって接続されることにより構成される。
【００９０】
（効果）
上記の構造とすることで、本発明の実装構造５０では、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際の実装面側に必ず樹脂外部電極層２６を設けることにより、落下時の衝撃による応力や、熱サイクルを受けて回路基板６０が熱膨張収縮することにより発生するたわみ応力が、回路基板６０に伝わる応力（回路基板６０のゆがみ）を、樹脂外部電極層２６によって確実に緩和することが可能となる。よって、積層セラミックコンデンサ１０本体に入るクラックを抑制することができる。
【００９１】
また、内部電極層１６が実装面に対して垂直に配置されていることにより、全ての引出電極部２０が導電性のよい下地電極層２８と導通することでコンタクト不良による容量低下を低減できる。
【００９２】
また、本発明の実装構造５０では、第１の樹脂外部電極層２６ａは、第１の端面１２ｅから、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましく、第２の樹脂外部電極層２６ｂは、第２の端面１２ｆから、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置することが好ましい。これにより、積層セラミックコンデンサ１０が搭載される電子機器の落下時の衝撃による応力や、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力が発生した際においても、回路基板に伝わる応力（回路基板のゆがみ）を、第１の主面１２ａの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部に配置される樹脂外部電極層２６によってもその応力を緩和することが可能となる。よって、より安定して積層セラミックコンデンサ本体１０に入るクラックを抑制することができる。
【００９３】
また、本発明の実装構造５０では、第１の下地電極層２８ａは、第１の端面１２ｅから、第２の主面１２ｂの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましく、第２の下地電極層２８ｂは、第２の端面１２ｆから、第２の主面１２ｂの一部ならびに第１の側面１２ｃおよび第２の側面１２ｄの一部にまで延びて位置していることが好ましい。これにより、下地電極層２８の積層体１２に対する封止性を向上させることができるため、積層セラミックコンデンサ１０の耐湿信頼性を向上させることができる。
【００９４】
また、本発明の実装構造５０では、第１の外部電極層２４ａは、第１のめっき層３０ａをさらに含み、第１の樹脂外部電極層２６ａおよび第１の下地電極層２８ａを覆うように配置され、第２の外部電極層２４ｂは、第２のめっき層３０ｂをさらに含み、第２の樹脂外部電極層２６ｂおよび第２の下地電極層２８ｂを覆うように配置される。これにより、第１の外部電極２４ａおよび第２の外部電極２４ｂの耐湿信頼性を向上させつつ、回路基板実装時の実装性を向上させることができる。
【００９５】
４．実験例
上記の製造方法にしたがって、積層セラミックコンデンサ１０を作製し、たわみ試験、ＥＳＲの測定、および静電容量の測定を行った。本発明の実験例では、めっき層３０としてＮｉめっき層３２とその上にＳｎめっき層３４とを形成した。また、比較例として、端面全面に下地電極層２８を有し、その上に樹脂外部電極層２６、Ｎｉめっき層３２、およびＳｎめっき層３４を形成したサンプルを準備し、同様に試験を行った。
【００９６】
（１）実施例に用いた積層セラミックコンデンサ
（ａ）積層セラミックコンデンサの規格寸法：ＬM×ＷM×ＴM＝１．１７ｍｍ×０．６８ｍｍ×０．６８ｍｍ
（ｂ）積層セラミックコンデンサの積層体のみの寸法：Ｌ×Ｗ×Ｔ＝１．１３６ｍｍ×０．６５６ｍｍ×０．６５６ｍｍ
（ｃ）誘電体層：ＢａＴｉＯ3
（ｄ）内部電極層：Ｎｉ
（ｅ）静電容量：１０．５μＦ
（ｆ）定格電圧：６．３Ｖ
（ｇ）外部電極の構造
（ｉ）下地電極層２８の形成は第１の端面１２ｅおよび第２の端面１２ｆの半分だけ      開口のあるマスク治具を用いてスクリーン印刷工法にて第１の端面１２ｅおよび第      ２の端面１２ｆの半分に下地電極層２８を形成した。樹脂外部電極層２６の電極形      成は第１の端面１２ｅおよび第２の端面１２ｆの半分に下地電極層２８を形成後、      端面半分だけ開口しているマスクを下地電極層２８に位置合わせを行い、スクリー      ン印刷工法にて樹脂外部電極層２６を形成した。
（ｉｉ）下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む電極層
・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび第２の端面１２ｆ
に位置する高さ方向中央部における厚み：１０μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび第２の主面１２
ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する長さ方向の
中央部における厚み：５μｍ
（ｉｉｉ）樹脂外部電極層
・導電性フィラー：Ａｇ
・熱硬化性樹脂：エポキシ系
・熱硬化温度：２５０度
・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび第２の端面１２ｆ
に位置する高さ方向中央部における厚み：１０μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび第２の主面１２ｂ
、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する長さ方向の中
央部における厚み：５μｍ
（ｉｖ）めっき層：Ｎｉめっき層とＳｎめっき層との２層を形成
Ｎｉめっき層：・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび
第２の端面１２ｆに位置する高さ方向中央部における厚み： 
３．５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび
第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側
面１２ｄ上に位置する長さ方向の中央部における厚み：
３．５μｍ
Ｓｎめっき層：・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび
第２の端面１２ｆに位置する高さ方向中央部における厚み：
３．５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび
第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側
面１２ｄ上に位置する長さ方向の中央部における厚み：
３．５μｍ
【００９７】
（２）比較例１に用いた積層セラミックコンデンサ
（ａ）積層セラミックコンデンサの規格寸法：ＬM×ＷM×ＴM＝１．１７ｍｍ×０．６８ｍｍ×０．６８ｍｍ
（ｂ）積層セラミックコンデンサの積層体のみの寸法：Ｌ×Ｗ×Ｔ＝１．０５６ｍｍ×０．６４６ｍｍ×０．６４６ｍｍ
（ｃ）誘電体層：ＢａＴｉＯ3
（ｄ）内部電極層：Ｎｉ
（ｅ）静電容量：９．５μＦ
（ｄ）定格電圧：６．３Ｖ
（ｅ）外部電極の構造：図７参照
（ｉ）下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む電極層
・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび第２の端面１２ｆ
に位置する高さ方向中央部における厚み：２０μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび第２の主面１２ｂ
、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する長さ方向の中
央部における厚み：５μｍ
（ｉｉ）樹脂外部電極層
・導電性フィラー：Ａｇ
・熱硬化性樹脂：エポキシ系
・熱硬化温度：２５０度
・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび第２の端面１２ｆ
に位置する高さ方向中央部における厚み：３０μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび第２の主面１２ｂ
、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する長さ方向の中
央部における厚み：５μｍ
（ｉｉｉ）めっき層：Ｎｉめっき層とＳｎめっき層との２層を形成
Ｎｉめっき層：・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび
第２の端面１２ｆに位置する高さ方向中央部における厚み：
３．５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび
第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側
面１２ｄ上に位置する長さ方向の中央部における厚み：
３．５μｍ                      
Ｓｎめっき層：・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび
第２の端面１２ｆに位置する高さ方向中央部における厚み：
３．５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび
第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側
面１２ｄ上に位置する長さ方向の中央部における厚み：
３．５μｍ
【００９８】
（３）比較例２に用いた積層セラミックコンデンサ（下地電極層２８とめっき層３０とを有する通常の積層セラミックコンデンサ）
（ａ）積層セラミックコンデンサの規格寸法：ＬM×ＷM×ＴM＝１．１７ｍｍ×０．６８ｍｍ×０．６８ｍｍ
（ｂ）積層セラミックコンデンサの積層体のみの寸法：Ｌ×Ｗ×Ｔ＝１．０５６ｍｍ×０．６４６ｍｍ×０．６４６ｍｍ
（ｃ）誘電体層：ＢａＴｉＯ3
（ｄ）内部電極層：Ｎｉ
（ｅ）静電容量：１０．０μＦ
（ｆ）定格電圧：６．３Ｖ
（ｇ）外部電極の構造：
（ｉ）下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび第
２の端面１２ｆに位置する高さ方向中央部における厚み：
３０μｍ                    
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび第
２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面
１２ｄ上に位置する長さ方向の中央部における厚み：７μｍ
（ｉｉ）めっき層：Ｎｉめっき層とＳｎめっき層との２層形成
Ｎｉめっき層：・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび                        第２の端面１２ｆに位置する高さ方向中央部における厚み：
３．５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび
第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側
面１２ｄ上に位置する長さ方向の中央部における厚み：
３．５μｍ
Ｓｎめっき層：・１／２Ｗ位置の積層体の断面における第１の端面１２ｅおよび
第２の端面１２ｆに位置する高さ方向中央部における厚み：
３．５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面１２ａおよび
第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側
面１２ｄ上に位置する長さ方向の中央部における厚み：
３．５μｍ
【００９９】
表１は、実施例、比較例１および比較例２で作成した積層セラミックコンデンサの測定値を示す。
【０１００】
【表１】
2019212727.tif 000003
【０１０１】
たわみ試験によるクラックの確認、ＥＳＲの測定および静電容量の測定は以下の方法により行った。
【０１０２】
（１）たわみ試験によるクラックの確認
積層セラミックコンデンサ１０をはんだペーストを用いて回路基板に実装した。但し樹脂外部電極層２６を塗布した試料は、樹脂外部電極層２６塗布側を実装面と規定した。実装されていない基板面から径５μｍの押し棒にて回路基板を曲げ、機械的ストレスをかけた。この時、たわみ量（８ｍｍ）で回路基板を５秒間たわませた。回路基板曲げ後、回路基板から積層セラミックコンデンサ１０を外し、実装面に対して垂直方向に（すなわち、ＬＴ面に沿って）研磨を行い、クラックを観察した。
【０１０３】
（２）ＥＳＲの測定方法
ＥＳＲの測定は、測定前に積層セラミックコンデンサ１０を空気雰囲気、１５０度で１時間の熱処理を行い、その後、測定用回路基板に実装し、熱処理完了後２４±２時間後に、測定周波数を１ＭＨｚとし、ネットワークアナライザ（Ｋｅｙｓｉｇｈｔ Ｅ５０７１Ｃ）を用いて測定した。
【０１０４】
（３）静電容量の測定方法
積層セラミックコンデンサ１０の静電容量は、日本工業規格（ＪＩＳ Ｃ ５１０１−１１９９８）に基づいた測定条件で、静電容量測定器（ＬＣＲメータ）を用いて測定した。
【０１０５】
表２の値は、たわみ試験並びにＥＳＲ及び静電容量の測定の結果を示す。
【０１０６】
【表２】
2019212727.tif 000004
【０１０７】
表２に示すように、実施例と比較例１を比較すると、実施例のＥＳＲ値は比較例１のＥＳＲ値よりも低く、実施例の静電容量は比較例１の静電容量よりも高くなった。また、実施例と比較例２を比較すると、実施例のたわみ試験によるクラック発生数は比較例２のクラック発生数よりも少なく、実施例の静電容量は比較例２の静電容量よりも高くなった。
【０１０８】
以上の結果から、本発明の樹脂外部電極層２６は、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に一方の第１の端面１２ｅおよび第２の端面１２ｆ上を直接覆うように配置されているため、比較例１と比べて、外部電極２４全体として、抵抗の大きい熱硬化性樹脂を含む樹脂外部電極層２６が配置される領域を少なくすることができる。そのため、外部電極全体としてＥＳＲを低減することができる。
【０１０９】
また、本発明の樹脂外部電極層２６および下地電極層２８は、積層体１２上に直接配置されているため、比較例１と比べて、外部電極２４の厚みを薄くすることができる。そのため、積層体１２を大きく設計することが可能となり高容量化設計を実現することができる。
【０１１０】
また、本発明の樹脂外部電極層２６は、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に一方の第１の端面１２ｅおよび第２の端面１２ｆ上を直接覆うように配置されているため、比較例２と比べて、落下時の衝撃による応力や、熱サイクルを受けて回路基板が熱膨張収縮することにより発生するたわみ応力が発生した際においても、回路基板に伝わる応力（回路基板のゆがみ）を、樹脂外部電極層２６によってその応力を緩和することが可能となる。よって、より安定して積層セラミックコンデンサ本体１０に入るクラックを抑制することができる。
【０１１１】
また、本発明の本発明の樹脂外部電極層２６は、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に一方の第１の端面１２ｅおよび第２の端面１２ｆ上を直接覆うように配置されており、下地電極層２８は、第１の端面１２ｅおよび第２の端面１２ｆを２分割した際に他方の第１の端面１２ｅおよび第２の端面１２ｆ上を直接覆うように配置されているため、比較例２と比べて、下地電極層２８の厚さを厚くする必要がなく、外部電極２４の厚みを薄くすることができる。そのため、積層体１２を大きく設計することが可能となり高容量化設計を実現することができる。
【０１１２】
その結果、本発明では、クラックを抑制しつつ、ＥＳＲも低減し、かつ、高容量化が可能な積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造を提供することができる。
【０１１３】
なお、本発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で、種々に変更される。
【符号の説明】
【０１１４】
１０  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  誘電体層
１４ａ  外層部
１４ｂ  内層部
１６  内部電極層
１６ａ  第１の内部電極層
１６ｂ  第２の内部電極層
１６ｃ  浮き内部電極層
１８  対向電極部
１８ａ  第１の対向電極部
１８ｂ  第２の対向電極部
２０  引出電極部
２０ａ  第１の引出電極部
２０ｂ  第２の引出電極部
２２ａ  Ｗギャップ
２２ｂ  Ｌギャップ
２４  外部電極
２４ａ  第１の外部電極
２４ｂ  第２の外部電極
２６  樹脂外部電極層
２６ａ  第１の樹脂外部電極層
２６ｂ  第２の樹脂外部電極層
２８  下地電極層
２８ａ  第１の下地電極層
２８ｂ  第２の下地電極層
３０  めっき層
３０ａ  第１のめっき層
３０ｂ  第２のめっき層
３２ａ  第１のＮｉめっき層
３２ｂ  第２のＮｉめっき層
３４ａ  第１のＳｎめっき層
３４ｂ  第２のＳｎめっき層
５０  積層セラミックコンデンサの実装構造
６０  回路基板
６２  回路基板のコア材
６４  実装ランド
６６  接合材
７０  実装面
ｘ  高さ方向
ｙ  幅方向
ｚ  長さ方向
【図１】
2019212727.tif 000005
【図２】
2019212727.tif 000006
【図３】
2019212727.tif 000007
【図４】
2019212727.tif 000008
【図５】
2019212727.tif 000009
【図６】
2019212727.tif 000010
【図７】
2019212727.tif 000011