(57)【要約】【課題】ピエゾ抵抗の抵抗値変化を検出する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサ及びその製造方法を提供する。【解決手段】印加された表面応力によって撓む導電性のメンブレン２２と、メンブレン２２を包囲する導電性の枠部材２４と、メンブレン２２と枠部材２４とを連結する導電性の連結部２６と、枠部材２４に接続されてメンブレン２２及び連結部２６との間に空隙部４０を設けて配置される導電性の支持基材１０と、メンブレン２２に形成され、吸着した物質に応じた変形を生じる受容体３０と、枠部材２４と支持基材１０とを電気的に絶縁する絶縁部６を備え、連結部２６は、受容体３０の変形に追随したメンブレン２２の変形によって撓み、メンブレン２２及び連結部２６と支持基材１０との間の静電容量が、連結部２６の撓みによって変化する表面応力センサ。【選択図】図３
2019174462.tif 000002
【特許請求の範囲】
【請求項１】
印加された表面応力によって撓む導電性のメンブレンと、
前記メンブレンの厚さ方向から見て当該メンブレンと離間し、且つ前記メンブレンを包囲する導電性の枠部材と、
前記厚さ方向から見て前記メンブレンを挟む少なくとも二箇所の位置に配置されて当該メンブレンと前記枠部材とを連結する少なくとも一対の導電性の連結部と、
前記枠部材に接続されて前記メンブレン及び前記連結部との間に空隙を設けて配置され、且つ前記厚さ方向から見て、前記メンブレン及び前記連結部と重なる導電性の支持基材と、
前記メンブレンの前記支持基材と対向する面と反対側の面である表面の中心を含む領域の上に形成され、且つ吸着した物質に応じた変形を生じる受容体と、
前記枠部材と前記支持基材との間に設けられ、前記枠部材と前記支持基材とを電気的に絶縁する絶縁部と、を備え、
前記連結部は、前記受容体の変形に追随した前記メンブレンの変形によって撓み、
前記メンブレン及び前記連結部と前記支持基材との間の静電容量が、前記連結部の撓みによって変化する表面応力センサ。
【請求項２】
前記メンブレン、前記枠部材、前記連結部及び前記支持基材のうち少なくとも一つは、半導体基材または絶縁性基材に導体が積層されて形成された積層基材により形成されている請求項１に記載した表面応力センサ。
【請求項３】
前記静電容量の変化を検出する容量変化検出部をさらに備える請求項１または請求項２に記載した表面応力センサ。
【請求項４】
前記枠部材は、前記支持基材と対向する面と反対側の面から支持基材と対向する面まで貫通する貫通部を備える請求項１から請求項３のうちいずれか１項に記載した表面応力センサ。
【請求項５】
前記メンブレンと電気的に接続される第一端子をさらに備え、
前記貫通部は、前記第一端子と前記メンブレンとの間の部分を除き、前記枠部材の内側、前記メンブレン及び前記連結部と、前記枠部材の外側との間に形成されている請求項４に記載した表面応力センサ。
【請求項６】
前記メンブレンと電気的に接続される第一端子と、前記支持基材と電気的に接続される第二端子と、をさらに備える請求項１から請求項５のうちいずれか１項に記載した表面応力センサ。
【請求項７】
請求項６に記載した表面応力センサに対し、前記メンブレンの動作を検査する検査方法であって、
前記第一端子と前記第二端子との間に第二の電圧を印加する第二電圧印加工程と、
前記第一端子と前記第二端子との間に前記第二の電圧を印加した状態における前記静電容量である検査時静電容量を検知する検査時静電容量検知工程と、
前記検査時静電容量検知工程で検知した検査時静電容量と、前記第一端子と前記第二端子との間に前記第二の電圧とは異なる第一の電圧を印加した状態における前記静電容量である基準静電容量と、に基づいて前記メンブレンの動作を判定する判定工程と、を備える表面応力センサの検査方法。
【請求項８】
前記第二電圧印加工程の前工程として、前記第一端子と前記第二端子との間に前記第一の電圧を印加する第一電圧印加工程と、前記第一電圧印加工程で前記第一端子と前記第二端子との間に前記第一の電圧を印加した状態で前記基準静電容量を測定する測定工程と、をさらに備える請求項７に記載した表面応力センサの検査方法。
【請求項９】
支持基材の一方の面に凹部を形成し、前記一方の面に絶縁部を形成し、さらに、前記支持基材のうち前記絶縁部を形成した部分を覆うように検出基材を貼り合わせることで、前記支持基材と前記検出基材との間に空隙部が設けられた積層体を形成する積層体形成工程と、
前記検出基材及び前記絶縁部の一部を除去して、前記検出基材の前記支持基材と対向する面と反対の面である表面から前記支持基材まで貫通する貫通孔を形成し、さらに、不純物を含有する電極材料で前記貫通孔を埋設することで前記表面から前記支持基材まで到達する第一電極を形成する第一電極形成工程と、
前記検出基材の前記表面のうち予め設定した領域にイオンを注入し、前記第一電極を形成した前記積層体を熱処理することで、前記第一電極から前記支持基材に前記不純物を固相拡散させて、前記検出基材の前記イオンを注入した領域に第一の低抵抗領域を形成するとともに、前記支持基材の前記検出基材と対抗する面のうち予め設定した領域に第二の低抵抗領域を形成する低抵抗領域形成工程と、
前記検出基材の中心を含む予め設定した領域の周囲であって前記第一の低抵抗領域以外の領域を除去することで、印加された表面応力によって撓むメンブレン、前記メンブレンの厚さ方向から見て隙間を空けてメンブレンを包囲する枠部材、前記厚さ方向から見て前記メンブレンを挟む少なくとも二箇所の位置に配置されてメンブレンと前記枠部材とを連結する少なくとも一対の連結部、を形成する除去工程と、
前記メンブレンと電気的に接続された第一端子と、前記支持基材と電気的に接続された第二端子を、含む配線層を形成する配線層形成工程と、を備える表面応力センサの製造方法。
【請求項１０】
支持基材に絶縁性の犠牲層を積層し、さらに、前記犠牲層に検出基材を積層して積層体を形成する積層体形成工程と、
前記検出基材の一部を除去して、前記検出基材の前記支持基材と対向する面と反対の面である表面から前記支持基材まで貫通する貫通孔を形成し、さらに、不純物を含有する電極材料で前記貫通孔を埋設することで前記表面から前記支持基材まで到達する第一電極を形成する第一電極形成工程と、
前記検出基材の前記表面のうち予め設定した領域にイオンを注入し、前記第一電極を形成した前記積層体を熱処理することで、前記第一電極から前記支持基材に前記不純物を固相拡散させて、前記検出基材の前記イオンを注入した領域に第一の低抵抗領域を形成するとともに、前記支持基材の前記検出基材と対抗する面のうち予め設定した領域に第二の低抵抗領域を形成する低抵抗領域形成工程と、
前記検出基材のうち検出基材の中心を含む予め設定した領域に、前記犠牲層まで貫通するホールを形成するホール形成工程と、
前記ホールを介したエッチングにより、前記検出基材の中心を含む予め設定した領域と前記支持基材との間に配置された前記犠牲層を除去して支持基材と検出基材との間に空隙部を設けるとともに、前記検出基材と前記支持基材との間のうち前記犠牲層を残留させた位置に設けられ、且つ前記検出基材と前記支持基材とを電気的に絶縁する絶縁部を形成する空隙部形成工程と、
前記検出基材の前記支持基材と対向する面と反対側の面に酸化膜を形成して前記ホールを封止するホール封止工程と、
前記検出基材の中心を含む予め設定した領域の周囲であって前記第一の低抵抗領域以外の領域を除去することで、印加された表面応力によって撓むメンブレン、前記メンブレンの厚さ方向から見て隙間を空けてメンブレンを包囲する枠部材、前記厚さ方向から見て前記メンブレンを挟む少なくとも二箇所の位置に配置されてメンブレンと前記枠部材とを連結する少なくとも一対の連結部、を形成する除去工程と、
前記メンブレンと電気的に接続された第一端子と、前記支持基材と電気的に接続された第二端子を、含む配線層を形成する配線層形成工程と、を備える表面応力センサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、従来のピエゾ抵抗カンチレバー型表面応力センサと比較して消費電流及びアセンブリコストを低減した膜型の表面応力センサ（ＭＳＳ）と、表面応力センサの検査方法と、表面応力センサの製造方法に関する。
【背景技術】
【０００２】
人間の五感に相当する情報を収集するセンサ、特に、人間が化学物質を受容して感じる味覚や嗅覚のセンサに用いる技術として、例えば、特許文献１に開示されているピエゾ抵抗表面センサがある。
特許文献１に開示されているピエゾ抵抗表面センサは、測定対象物によって生じる検知用部材の機械的変形や応力を、ピエゾ抵抗の抵抗値変化で検出する膜型の表面応力センサである。特許文献１に開示されているピエゾ抵抗表面センサでは、四つの抵抗で形成されたフルブリッジ回路（フルホイートストンブリッジ）により検出した電圧の変化を用いて、ピエゾ抵抗の抵抗値変化を検出する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−４５６５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、フルブリッジ回路では、ブリッジ抵抗に対してバイアス電圧を印加しているため、表面応力センサの消費電流が大きい。また、表面応力センサには、出力端子の他に、バイアス電圧を印加するための端子を設ける必要がある。
【０００５】
本発明は、従来の未解決の問題に着目してなされたものであり、ピエゾ抵抗表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサと、表面応力センサの検査方法と、表面応力センサの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の一態様に係る表面応力センサは、導電性のメンブレンと、導電性の枠部材と、少なくとも一対の導電性の連結部と、導電性の支持基材と、受容体と、絶縁部を備える。メンブレンは、印加された表面応力によって撓む。枠部材は、メンブレンの厚さ方向から見てメンブレンと離間しており、メンブレンを包囲する。連結部は、メンブレンの厚さ方向から見てメンブレンを挟む少なくとも二箇所の位置に配置されており、メンブレンと枠部材とを連結する。支持基材は、枠部材に接続されてメンブレン及び連結部との間に空隙を設けて配置されており、メンブレンの厚さ方向から見て、メンブレン及び連結部と重なる。受容体は、メンブレンの支持基材と対向する面と反対側の面である表面の中心を含む領域の上に形成されており、吸着した物質に応じた変形を生じる。絶縁部は、枠部材と支持基材との間に設けられており、枠部材と支持基材とを電気的に絶縁する。また、連結部は、受容体の変形に追随したメンブレンの変形によって撓む。これに加え、メンブレン及び連結部と支持基材との間の静電容量が、連結部の撓みによって変化する。
【０００７】
また、本発明の他の態様に係る表面応力センサの検査方法は、メンブレンと電気的に接続される第一端子と、支持基材と電気的に接続される第二端子とを備える表面応力センサに対し、メンブレンの動作を検査する検査方法である。表面応力センサの検査方法は、第二電圧印加工程と、検査時静電容量検知工程と、判定工程と、を備える。第二電圧印加工程は、第一端子と第二端子との間に第二の電圧を印加する工程である。検査時静電容量検知工程は、第一端子と第二端子との間に第二の電圧を印加した状態における静電容量である検査時静電容量を検知する工程である。判定工程は、検査時静電容量検知工程で検知した検査時静電容量と、第一端子と第二端子との間に第二の電圧とは異なる第一の電圧を印加した状態の静電容量である基準静電容量と、に基づいてメンブレンの動作を判定する工程である。
【０００８】
また、本発明の他の態様に係る表面応力センサの製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、除去工程と、配線層形成工程を備える。積層体形成工程は、支持基材の一方の面に凹部を形成し、一方の面に絶縁部を形成する工程である。さらに、積層体形成工程は、支持基材のうち絶縁部を形成した部分を覆うように検出基材を貼り合わせることで、支持基材と検出基材との間に空隙部が設けられた積層体を形成する工程である。第一電極形成工程は、検出基材及び絶縁部の一部を除去して、検出基材の支持基材と対向する面と反対の面である表面から支持基材まで貫通する貫通孔を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔を埋設することで表面から支持基材まで到達する第一電極を形成する工程である。低抵抗領域形成工程は、検出基材の表面のうち予め設定した領域にイオンを注入したあと、第一電極を形成した積層体を熱処理することで、第一電極から支持基材に不純物を固相拡散させて、検出基材のイオンを注入した領域に第一の低抵抗領域を形成するとともに、支持基材に第二の低抵抗領域を形成する工程である。除去工程は、検出基材の中心を含む予め設定した領域の周囲であって第一の低抵抗領域以外の領域を除去することで、メンブレン、枠部材、少なくとも一対の連結部を形成する工程である。配線層形成工程は、メンブレンと電気的に接続された第一端子と、支持基材と電気的に接続された第二端子を、含む配線層を形成する工程である。
【０００９】
また、本発明の他の態様に係る表面応力センサの製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成と、ホール形成工程と、空隙部形成工程と、ホール封止工程と、除去工程と、配線層形成工程を備える。積層体形成工程は、支持基材に絶縁性の犠牲層を積層し、さらに、犠牲層に検出基材を積層して積層体を形成する工程である。第一電極形成工程は、検出基材の一部を除去して、検出基材の支持基材と対向する面と反対の面である表面から支持基材まで貫通する貫通孔を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔を埋設することで表面から支持基材まで到達する第一電極を形成する工程である。低抵抗領域形成工程は、検出基材の表面のうち予め設定した領域にイオンを注入したあと、第一電極を形成した積層体を熱処理することで、第一電極から支持基材に不純物を固相拡散させて、検出基材のイオンを注入した領域に第一の低抵抗領域を形成するとともに、支持基材に第二の低抵抗領域を形成する工程である。ホール形成工程は、検出基材のうち検出基材の中心を含む予め設定した領域に、犠牲層まで貫通するホールを形成する工程である。空隙部形成工程は、ホールを介したエッチングにより、検出基材の中心を含む予め設定した領域と支持基材との間に配置された犠牲層を除去して支持基材と検出基材との間に空隙部を設ける工程である。さらに、空隙部形成工程は、検出基材と支持基材との間のうち犠牲層を残留させた位置に設けられ、且つ検出基材と支持基材とを電気的に絶縁する絶縁部を形成する工程である。ホール封止工程は、検出基材の支持基材と対向する面と反対側の面に酸化膜を形成してホールを封止する工程である。除去工程は、検出基材の中心を含む予め設定した領域の周囲であって第一の低抵抗領域以外の領域を除去することで、メンブレン、枠部材、少なくとも一対の連結部を形成する工程である。配線層形成工程は、メンブレンと電気的に接続された第一端子と、支持基材と電気的に接続された第二端子を、含む配線層を形成する工程である。
【発明の効果】
【００１０】
本発明の一態様によれば、メンブレン及び連結部と支持基材との間で静電容量の変化を検出することで、対象物を検知することが可能となる。
これにより、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサと、表面応力センサの検査方法と、表面応力センサの製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第一実施形態に係る表面応力センサの構成を表す側面図である。
【図２】図１のＩＩ線矢視図である。
【図３】図２のＩＩＩ‐ＩＩＩ線断面図である。
【図４】図２のＩＶ‐ＩＶ線断面図である。
【図５】容量変化検出部の構成を表す図である。
【図６】電流検出回路の構成を表す図である。
【図７】第一検査方法を示すフローチャートである。
【図８】第二検査方法を示すフローチャートである。
【図９】第三検査方法を示すフローチャートである。
【図１０】積層体形成工程を示す図である。
【図１１】第一電極形成工程を示す図である。
【図１２】第一電極形成工程を示す図である。
【図１３】第一電極形成工程を示す図である。
【図１４】低抵抗領域形成工程を示す図である。
【図１５】配線層形成工程を示す図である。
【図１６】配線層形成工程を示す図である。
【図１７】配線層形成工程を示す図である。
【図１８】配線層形成工程を示す図である。
【図１９】第一実施形態の表面応力センサの動作・作用を示す図である。
【図２０】第一実施形態の変形例を示す図である。
【図２１】第一実施形態の変形例を示す図である。
【図２２】図２１のＹ‐Ｙ線断面図である。
【図２３】第一実施形態の変形例を示す図である。
【図２４】図２３のＺ‐Ｚ線断面図である。
【図２５】本発明の第二実施形態に係る表面応力センサの構成を表す側面図である。
【図２６】積層体形成工程を示す図である。
【図２７】第一電極形成工程を示す図である。
【図２８】第一電極形成工程を示す図である。
【図２９】第一電極形成工程を示す図である。
【図３０】低抵抗領域形成を示す図である。
【図３１】ホール形成工程を示す図である。
【図３２】空隙部形成工程を示す図である。
【図３３】ホール封止工程を示す図である。
【図３４】配線層形成工程を示す図である。
【発明を実施するための形態】
【００１２】
図面を参照して、本発明の実施形態を以下において説明する。以下の説明で参照する図面の記載において、同一、または類似の部分には、同一、または類似の符号を付している。ただし、図面は模式的なものであり、厚さと平面寸法との関係、厚さの比率等は、現実のものとは異なることに留意すべきである。したがって、具体的な厚さや寸法は、以下の説明を参酌して判断すべきものである。また、図面相互間においても、互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１３】
さらに、以下に示す実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、本発明の技術的思想は、構成部品の材質や、それらの形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることが可能である。また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を９０度回転すれば「左右」と「上下」とは交換して読まれ、紙面を１８０度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
【００１４】
（第一実施形態）
以下、本発明の第一実施形態について、図面を参照しつつ説明する。
（構成）
図１から図６を用いて、第一実施形態の構成を説明する。
図１から図４中に表す表面応力センサ１は、例えば、味覚や嗅覚を検出するセンサに用いるセンサである。また、表面応力センサ１は、パッケージ基板２と、接続部４と、支持基材１０と、検出基材２０と、絶縁部６と、第一端子５０と、第二端子５２と、第一電極５４と、容量変化検出部１００を備える。なお、図２中では、説明のために、パッケージ基板２及び接続部４の図示を省略している。
【００１５】
（パッケージ基板）
パッケージ基板２は、例えば、金属、ポリマー、セラミック材等を用いて形成されており、例えば、ミリメートルオーダーの厚さで形成されている。
（接続部）
接続部４は、パッケージ基板２の一方の面（図１中では、上側の面）に配置されており、例えば、接着剤や半田等を用いて形成されている。
第一実施形態では、一例として、接続部４の形状を、円形に形成した場合について説明する。
【００１６】
（支持基材）
支持基材１０は、導電性であり、表面応力センサ１の固定電極として機能する。
また、支持基材１０は、パッケージ基板２の一方の面に配置されており、接続部４を介して、パッケージ基板２に取り付けられている。
第一実施形態では、一例として、支持基材１０の中心が、接続部４を配置する位置と重なる場合について説明する。
【００１７】
支持基材１０の面積（図１中では、支持基材１０を上下方向から見た支持基材１０の面積）は、接続部４の面積よりも大きい。
支持基材１０の厚さ（図１中では、支持基材１０の上下方向への長さ）は、８０［μｍ］以上に設定されている。なお、支持基材１０の厚さは、８０［μｍ］以上７５０［μｍ］以下の範囲内に設定してもよい。
【００１８】
支持基材１０を形成する材料としては、例えば、ケイ素（Ｓｉ：シリコン）、サファイア、ガリウムヒ素、ガラス、石英のうちいずれかを含む材料を用いることが可能である。
第一実施形態では、一例として、支持基材１０を形成する材料に、ｎ型シリコンを用いた場合について説明する。
ｎ型シリコンとは、単結晶シリコンに対し、例えば、ヒ素、リン、アンチモン等の５価元素を、不純物として添加したものである。
【００１９】
これにより、第一実施形態では、支持基材１０の線膨張係数を、５．０×１０−６／℃以下としている。
以下に、支持基材１０を形成する材料として用いることが可能な材料の、線膨張係数を記載する。
ケイ素の線膨張係数は、常温以上１０００℃以下の環境下で、３．９×１０−６／℃以下である。
サファイアの線膨張係数は、０℃以上１０００℃以下の環境下で、９．０×１０−６／℃以下である。
【００２０】
ガリウムヒ素（ＧａＡｓ）の線膨張係数は、０Ｋ以上３００Ｋ以下の環境下で、６．０×１０−６／℃以下である。
ガラス（フロートガラス）の線膨張係数は、０℃以上３００℃以下の環境下で、８．５×１０−６／℃以下〜９．０×１０−６／℃以下である。
石英の線膨張係数は、０℃以上３００℃以下の環境下で、０．５９×１０−６／℃以下である。なお、石英の線膨張係数は、３００℃の近辺にピークが有る。
【００２１】
（検出基材）
検出基材２０は、導電性であり、表面応力センサ１の可動電極として機能する。
また、検出基材２０は、支持基材１０の一方の面（図１中では、上側の面）に積層されており、メンブレン２２と、枠部材２４と、連結部２６とが一体となって形成されている。
第一実施形態では、一例として、検出基材２０を形成する材料に、ｎ型シリコンを用いた場合について説明する。
また、検出基材２０を形成する材料は、支持基材１０の線膨張係数と、検出基材２０の線膨張係数との差が、１．２×１０−５／℃以下となる材料を用いる。
第一実施形態では、検出基材２０を形成する材料と、支持基材１０を形成する材料とを、同一の材料とした場合について説明する。
【００２２】
（メンブレン）
メンブレン２２は、板状に形成されている。
第一実施形態では、一例として、メンブレン２２を、円板状に形成した場合について説明する。なお、メンブレン２２は、例えば、多角形状や、曲線で囲まれた形状に形成してもよい。
また、メンブレン２２はｎ型半導体層である。
【００２３】
メンブレン２２の一方の面（図１中では、上側の面）には、受容体３０（レセプター）が塗布されている。なお、以降の説明では、メンブレン２２の一方の面を、「メンブレン２２の表面」と記載する場合がある。
受容体３０は、受容体形成領域の上に形成されている。
受容体形成領域は、メンブレン２２の表面の中心を含む領域であり、予め設定する。なお、受容体３０を塗布する面積は、広いほうが好ましいため、受容体形成領域は、広いほうが好ましい。
受容体３０（レセプター）は、例えば、ポリエチレンイミンを用いて形成されており、測定対象物（ガス）の分子が吸着することで歪みが発生する。
【００２４】
受容体３０に測定対象物の分子が吸着して、受容体３０に歪みが発生すると、メンブレン２２に表面応力が印加され、メンブレン２２が撓む。したがって、メンブレン２２は、受容体３０にガスの分子が吸着すると、印加された表面応力によって撓む。
なお、受容体３０の構成は、ガスの分子が吸着することで歪みが発生する構成に限定するものではなく、例えば、磁気によって歪みが発生する構成としてもよい。すなわち、受容体３０の構成は、表面応力センサ１の検出対象に応じて、適宜変更してもよい。
【００２５】
（枠部材）
枠部材２４は、井桁状に形成されており、メンブレン２２の厚さ方向から見て、隙間を空けてメンブレン２２を包囲している。
メンブレン２２の厚さ方向から見た視点とは、表面応力センサ１を上方から見た視点（図１では、矢印ＩＩの方向から見た視点）である。
メンブレン２２の厚さ方向から見て、枠部材２４の中心は、メンブレン２２の中心と重なっている。
また、枠部材２４は、絶縁部６を間に挟んで、支持基材１０のうち、パッケージ基板２と対向する面と反対側の面（図１中では、上側の面）の側に配置されている。
【００２６】
第一実施形態では、一例として、枠部材２４及び支持基材１０の形状を、メンブレン２２の厚さ方向から見て、支持基材１０の外周面と枠部材２４の外周面とが、面一である形状に形成した場合について説明する。
すなわち、枠部材２４と支持基材１０は、メンブレン２２の厚さ方向から見て、同じ形状の四辺形である。これは、例えば、枠部材２４と支持基材１０とを接続した後に、枠部材２４及び支持基材１０に対してダイシング加工を行うことで実現する。すなわち、メンブレン２２の厚さ方向から見て、枠部材２４の中心は、支持基材１０の中心と重なっている。
【００２７】
したがって、支持基材１０は、メンブレン２２の厚さ方向から見て、メンブレン２２及び枠部材２４と重なっている。
さらに、接続部４は、メンブレン２２の厚さ方向から見て、メンブレン２２の少なくとも一部と重なる位置に配置されている。
また、メンブレン２２の厚さ方向から見て、接続部４の面積は、メンブレン２２の面積よりも小さい。
また、パッケージ基板２は、支持基材１０のメンブレン２２と対向する面と反対側の面（図１中では、下側の面）に接続されている。
【００２８】
（連結部）
連結部２６は、メンブレン２２の厚さ方向から見て、帯状に形成されている。
また、連結部２６は、メンブレン２２の厚さ方向から見て、メンブレン２２の中心を通過する仮想的な直線ＶＬ１及びＶＬ２と重なる位置に配置されており、メンブレン２２と枠部材２４とを連結している。
【００２９】
第一実施形態では、一例として、メンブレン２２と枠部材２４とが、二対である四つの連結部２６ａ〜２６ｄで連結されている場合について説明する。
四つの連結部２６ａ〜２６ｄは、直線ＶＬ１と重なる位置に配置されている一対の連結部２６ａ及び連結部２６ｂと、直線ＶＬ１と直交する直線ＶＬ２と重なる位置に配置されている一対の連結部２６ｃ及び連結部２６ｄを含む。
【００３０】
すなわち、一対の連結部２６ａ及び連結部２６ｂと、一対の連結部２６ｃ及び連結部２６ｄは、メンブレン２２の厚さ方向から見て、メンブレン２２を挟む少なくとも二箇所の位置に配置されており、メンブレン２２と枠部材２４とを連結する。
第一実施形態では、一例として、連結部２６ａ及び連結部２６ｂの幅が、連結部２６ｃ及び連結部２６ｄの幅よりも狭い場合について説明する。
【００３１】
メンブレン２２及び四つの連結部２６ａ〜２６ｄと、支持基材１０との間には、空隙部４０が設けられている。
したがって、支持基材１０は、枠部材２４に接続されてメンブレン２２及び連結部２６との間に空隙（空隙部４０）を設けて配置されている。これに加え、支持基材１０は、メンブレン２２の厚さ方向から見て、メンブレン２２及び連結部２６と重なる。
【００３２】
なお、表面応力センサ１を溶液中で使用する場合には、空隙部４０が溶液で満たされてもよい。
空隙部４０は、検出基材２０の加工途中においてメンブレン２２が支持基材１０の側へ撓む際に、メンブレン２２が支持基材１０に張り付くことを防ぐ空間として機能する。
また、空隙部４０は、メンブレン２２及び連結部２６と支持基材１０との間で、静電容量を形成するための空間として機能する。
【００３３】
（絶縁部）
絶縁部６は、支持基材１０と枠部材２４との間に設けられており、支持基材１０と検出基材２０とを、電気的に絶縁している。
また、絶縁部６は、例えば、シリコン酸化膜で形成されている。
絶縁部６の一部は、メンブレン２２の厚さ方向から見て、第二端子５２を包囲している。また、絶縁部６のうち、メンブレン２２の厚さ方向から見て第二端子５２を包囲している部分以外は、支持基材１０と枠部材２４との間に配置されている。
【００３４】
（第一端子）
第一端子５０は、Ａｌ等の金属材料を用いて形成されており、メンブレン２２と電気的に接続されている。
（第二端子）
第二端子５２は、第一電極５４を介して、Ａｌ等の金属材料を用いて形成されており、支持基材１０と電気的に接続されている。
【００３５】
（第一電極）
第一電極５４は、不純物を含有する電極材料を用いて形成されており、検出基材２０のうち、支持基材１０と対向する面と反対の面である表面（検出基材２０の表面）から、支持基材１０まで到達する電極である。
【００３６】
（容量変化検出部）
以下、容量変化検出部１００の詳細な構成について説明する。
容量変化検出部１００は、メンブレン２２及び連結部２６と支持基材１０との間の静電容量の変化を検出する。
また、容量変化検出部１００は、図５中に示すように、電源１１０と、電流検出回路１２０と、記憶部１３０と、差分演算部１４０と、感度補正部１７０を備える。
【００３７】
電源１１０は、電流検出回路１２０を介して第一端子５０に接続されており、メンブレン２２及び連結部２６に直流電圧と交流電圧を印加する。さらに、電源１１０は、第二端子５２に接続されており、支持基材１０に直流電圧と交流電圧を印加する。したがって、電源１１０は、メンブレン２２及び連結部２６と支持基材１０との間に、直流電圧と交流電圧を印加する。
電流検出回路１２０は、メンブレン２２及び連結部２６と支持基材１０との間の静電容量に応じた現在の電流を検出する。
【００３８】
また、電流検出回路１２０は、図６中に示すように、オペアンプ１２０ａと、抵抗１２０ｂと、キャパシタ１２０ｃと、乗算器１２０ｄと、ローパスフィルタ１２０ｅと、Ａ／Ｄコンバータ１２０ｆを備える。
オペアンプ１２０ａは、反転入力端子が第二端子５２に接続されており、非反転入力端子が接地されている。
抵抗１２０ｂ及びキャパシタ１２０ｃは、オペアンプ１２０ａと並列に接続されている。
乗算器１２０ｄは、電源１１０と、オペアンプ１２０ａの出力端子に接続されている。
ローパスフィルタ１２０ｅの入力側は、乗算器１２０ｄの出力側に接続されている。
Ａ／Ｄコンバータ１２０ｆの入力側は、ローパスフィルタ１２０ｅの出力側に接続されている。Ａ／Ｄコンバータ１２０ｆの出力側は、記憶部１３０と差分演算部１４０に接続されている。
【００３９】
記憶部１３０は、予め、測定対象物（ガス）の分子が受容体３０に吸着していない状態（測定対象物非検知時）における、メンブレン２２及び連結部２６と支持基材１０との間の静電容量Ｃ０に応じた電流を記憶している。
静電容量Ｃ０は、以下の式（１）で与えられる。
【００４０】
【数１】
2019174462.tif 000003
【００４１】
式（１）において、ε０は真空中の誘電率、εｒは空隙部４０の比誘電率、ｄはメンブレン２２及び連結部２６と支持基材１０との間の距離、Ａはメンブレン２２及び連結部２６と支持基材１０とが対向している部分の面積である。
【００４２】
また、記憶部１３０は、基準静電容量と、検査時静電容量と、感度補正値と、を記憶する。
基準静電容量は、第一端子５０と第二端子５２との間に第一の電圧を印加した状態における静電容量である。
検査時静電容量は、第一端子５０と第二端子５２との間に第一の電圧とは異なる第二の電圧を印加した状態における静電容量である。
感度補正値は、基準静電容量と検査時静電容量から算出される感度の補正値である。
【００４３】
差分演算部１４０は、記憶部１３０が記憶している静電容量Ｃ０と、測定対象物（ガス）の分子が受容体３０に吸着している状態（測定対象物検知時）の、メンブレン２２及び連結部２６と支持基材１０との間の静電容量Ｃ１に応じた電流との差分を演算する。
静電容量Ｃ１は、以下の式（２）で与えられる。
【００４４】
【数２】
2019174462.tif 000004
【００４５】
式（２）において、Δｄは、測定対象物を検知、すなわち、受容体３０にガスの分子が吸着したときに、メンブレン２２の変形によって連結部２６が撓むことで増加した、メンブレン２２及び連結部２６と支持基材１０と間の距離である。
具体的に、測定対象物を検知、すなわち、受容体３０にガスの分子が吸着すると、受容体３０が変形し、メンブレン２２に表面応力が印加されて、受容体３０の変形に追随したメンブレン２２が変形する（撓む）。メンブレン２２が変形すると、メンブレン２２の変形によって連結部２６が撓むことで、メンブレン２２及び連結部２６と支持基材１０と間の距離が、ｄからΔｄに増加する。
【００４６】
メンブレン２２及び連結部２６と支持基材１０と間の距離が、ｄからΔｄに増加すると、メンブレン２２及び連結部２６と支持基材１０との間の静電容量は、Ｃ０からＣ１に変化する。
差分演算部１４０が演算した差分は、図外のコンピュータ等へ出力される。コンピュータ等では、静電容量の変化（Ｃ１−Ｃ０）に応じた電流値の変化を読み取ることで、測定対象物を検知する。
したがって、測定対象物を検知すると、測定対象物の組成に応じて、メンブレン２２及び連結部２６と支持基材１０との間の静電容量が変化する。このため、静電容量の変化（Ｃ１−Ｃ０）を検出することで、メンブレン２２の撓みによって生じる表面応力を検出することが可能となり、測定対象物を検知することが可能となる。
【００４７】
また、差分演算部１４０は、基準静電容量と検査時静電容量との差分を演算する。そして、差分演算部１４０は、基準静電容量と検査時静電容量との差分と、記憶部１３０が記憶している感度補正値を、図外のコンピュータ等へ出力する。コンピュータ等では、基準静電容量と検査時静電容量との差分を用いて、メンブレン２２の動作が不良であるか否かを判定する。さらに、感度補正部１７０では、記憶部１３０が記憶している感度補正値に応じて、差分演算部１４０からの出力結果を補正する。
【００４８】
（表面応力センサの検査方法）
図１から図６を参照しつつ、図７から図９を用いて、表面応力センサ１の検査方法を説明する。
表面応力センサ１の検査は、例えば、表面応力センサ１の工場検査時（製造時や出荷時等）や、ユーザの使用時に行う。
【００４９】
まず、図１から図６を参照しつつ、図７を用いて、工場検査時のうち、製造時等に行う表面応力センサ１の検査方法（以降の説明では、「第一検査方法」と記載する場合がある）の一例について説明する。なお、第一検査方法は、例えば、メンブレン２２を形成する工程や、シート状に形成した支持基材１０と検出基材２０との複数の積層体を切断する工程（ダイシング）や、受容体３０を塗布する工程等で生じた不良を検出するために行う。
図７に示すように、第一検査方法では、ステップＳ１０において、電源１１０から第一端子５０と第二端子５２との間に第一の電圧を印加した状態で、例えば、電流検出回路１２０を用いて、オフセット電圧を測定する。
第一の電圧は、例えば、微小振幅する交流電圧である。
次に、ステップＳ１１において、電流検出回路１２０を用いて、オフセット電圧に応じた静電容量である基準静電容量を測定する。
ここで、「オフセット電圧」とは、メンブレン２２が変形していない（平板状）状態において、第一端子５０と第二端子５２との間の静電容量を容量変化検出部１００が出力する電圧であり、通常は０［Ｖ］である。
【００５０】
次に、ステップＳ１２において、電源１１０から第一端子５０と第二端子５２との間に、第一の電圧とは異なる第二の電圧を印加する。
第二の電圧は、例えば、直流電圧と、微小振幅する交流電圧である。
その後、ステップＳ１３において、第一端子５０と第二端子５２との間に第二の電圧を印加した状態で、電流検出回路１２０を用いて、第二の電圧に応じた静電容量である検査時静電容量を測定する。
【００５１】
そして、ステップＳ１４において、ステップＳ１１で測定した基準静電容量と、ステップＳ１３で測定した検査時静電容量との変化に応じて、メンブレン２２の動作が不良であるか否かを判定する。その後、第一検査方法を終了する。
なお、メンブレン２２の動作が不良であると判定した表面応力センサ１に対しては、例えば、構造を修正する等の処理を行う。
【００５２】
以上により、表面応力センサ１の検査方法（第一検査方法）は、表面応力センサ１に対し、メンブレン２２の動作を検査する検査方法であり、第二電圧印加工程と、検査時静電容量検知工程と、判定工程と、を備える。また、表面応力センサ１の検査方法（第一検査方法）では、第一端子５０と第二端子５２との間に、直流電圧と微小振幅する交流電圧を印加した際の電流を検出することで、静電容量の変化を検知し、不良を検出する。
【００５３】
第二電圧印加工程（ステップＳ１２）は、第一端子５０と第二端子５２との間に、予め設定した第二の電圧を印加する工程である。
検査時静電容量検知工程（ステップＳ１３）は、検査時静電容量を検知する工程である。検査時静電容量は、第一端子５０と第二端子５２との間に第二の電圧を印加した状態における静電容量である。
【００５４】
判定工程（ステップＳ１４）は、検査時静電容量検知工程で検知した検査時静電容量と、第一端子５０と第二端子５２との間に予め設定した第一の電圧を印加した状態の抵抗値である基準静電容量と、に基づいて、メンブレン２２の動作を判定する工程である。
判定工程では、例えば、検査時静電容量と基準静電容量との差分が、予め設定した差分閾値を超えている場合に、メンブレン２２の動作が異常であると判定する。差分閾値は、例えば、１．０×１０−１５［Ｆ］に設定する。
【００５５】
さらに、表面応力センサ１の検査方法（第一検査方法）は、第一電圧印加工程と、測定工程と、を備える。
第一電圧印加工程（ステップＳ１１）は、第二電圧印加工程の前工程であり、第一端子５０と第二端子５２との間に、第二の電圧とは異なる第一の電圧を印加する工程である。
測定工程（ステップＳ１２）は、第一電圧印加工程で第一端子５０と第二端子５２との間に第一の電圧を印加した状態で、基準静電容量を測定する工程である。
【００５６】
次に、図１から図７を参照しつつ、図８を用いて、工場検査時のうち、出荷時等に行う表面応力センサ１の検査方法（以降の説明では、「第二検査方法」と記載する場合がある）の一例について説明する。なお、第二検査方法は、例えば、表面応力センサ１を、含有成分検知装置や検査システム等に取り付けた状態等で生じた不良を検出するために行う。
含有成分検知装置とは、受容体３０に付着した流体が含有する成分を検知する装置である。検査システムとは、メンブレン２２の動作を検査するシステムである。
図８に示すように、第二検査方法では、ステップＳ２０において、電源１１０から第一端子５０と第二端子５２との間に第一の電圧を印加した状態で、例えば、電流検出回路１２０を用いて、オフセット電圧を測定する。
【００５７】
次に、ステップＳ２１において、電流検出回路１２０を用いて、オフセット電圧に応じた静電容量である基準静電容量を測定する。
その後、ステップＳ２２において、電源１１０から第一端子５０と第二端子５２との間に、第一の電圧とは異なる第二の電圧を印加する。
【００５８】
次に、ステップＳ２３において、第一端子５０と第二端子５２との間に第二の電圧を印加した状態で、電流検出回路１２０を用いて、第二の電圧に応じた静電容量である検査時静電容量を測定する。
そして、ステップＳ２４において、ステップＳ２１で測定した基準静電容量と、ステップＳ２３で測定した検査時静電容量との変化に応じて、メンブレン２２の動作が不良であるか否かを判定する。
【００５９】
ステップＳ２４において、メンブレン２２の動作が不良であると判定すると、第二検査方法を終了する。なお、メンブレン２２の動作が不良であると判定した表面応力センサ１に対しては、例えば、構造を修正する等の処理を行う。
一方、ステップＳ２４において、メンブレン２２の動作が不良ではないと判定すると、ステップＳ２５において、ステップＳ２１で測定した基準静電容量と、ステップＳ２３で測定した検査時静電容量との変化に応じた感度の補正値である感度補正値を算出する。
【００６０】
次に、ステップＳ２６において、ステップＳ２５で算出した感度補正値を、記憶部１３０に記憶する。
そして、ステップＳ２７において、ステップ２６で記憶部１３０に記憶した感度補正値を用いて、感度補正部１５０を調整する。その後、第二検査方法を終了する。
【００６１】
以上により、表面応力センサ１の検査方法（第二検査方法）は、第一検査方法に加え、さらに、補正値算出工程と、補正値記憶工程と、感度補正部調整工程と、を備える。
補正値算出工程（ステップＳ２５）は、判定工程（ステップＳ２４）でメンブレンの動作が基準値よりも良好であると判定した場合に、基準静電容量検知工程（ステップＳ２１）で検知した基準静電容量と検査時静電容量検知工程（ステップＳ２３）で検知した検査時静電容量に応じた感度の補正値である感度補正値を算出する工程である。
【００６２】
補正値記憶工程（ステップＳ２６）は、補正値算出工程で算出した感度補正値を記憶する工程である。
感度補正部調整工程（ステップＳ２７）は、補正値記憶工程で記憶した感度補正値を用いて、感度補正部１５０を調整する工程である。
【００６３】
次に、図１から図８を参照しつつ、図９を用いて、ユーザの使用時に行う表面応力センサ１の検査方法（以降の説明では、「第三検査方法」と記載する場合がある）の一例について説明する。なお、第三検査方法は、例えば、表面応力センサ１の使用時に、落下や振動等による構造破壊によって発生する動作不良を検出するために行う。
図９に示すように、第三検査方法では、ステップＳ３０において、電源１１０から第一端子５０と第二端子５２との間に第一の電圧を印加した状態で、例えば、電流検出回路１２０を用いて、オフセット電圧を測定する。
【００６４】
次に、ステップＳ３１において、電流検出回路１２０を用いて、オフセット電圧に応じた静電容量である基準静電容量を測定する。
その後、ステップＳ３２において、電源１１０から第一端子５０と第二端子５２との間に、第一の電圧とは異なる第二の電圧を印加する。
【００６５】
次に、ステップＳ３３において、第一端子５０と第二端子５２との間に第二の電圧を印加した状態で、電流検出回路１２０を用いて、第二の電圧に応じた静電容量である検査時静電容量を測定する。
そして、ステップＳ３４において、ステップＳ３１で測定した基準静電容量と、ステップＳ３３で測定した検査時静電容量との変化に応じて、メンブレン２２の動作が不良であるか否かを判定する。
【００６６】
ステップＳ３４において、メンブレン２２の動作が不良ではないと判定すると、第三検査方法を終了する。
一方、ステップＳ３４において、メンブレン２２の動作が不良であると判定すると、ステップＳ３５において、メンブレン２２の動作の不良度合いを判定する。なお、ステップＳ３５では、例えば、検査時静電容量と基準静電容量との差分が、予め設定した良否閾値を超えている場合に、不良度合いが高いと判定する。良否閾値は、例えば、５．０×１０−１６［Ｆ］に設定する。また、工場出荷時の検査で取得した検査時静電容量と基準静電容量との差分を記憶部１３０に記憶しておき、ユーザの使用時の検査時静電容量と基準静電容量との差分と比較を行うことで判定することも可能である。
第一実施形態では、一例として、良否閾値を、絶対的な閾値である静電容量変化（出力変化）量として、工場検査時の半分の値としたが、これに限定するものではない。すなわち、例えば、良否閾値を、相対的な閾値としてもよい。この場合、相対的な閾値は、例えば、工場出荷時からの感度低下量（例えば、５０％低下）で規定してもよい。
【００６７】
ステップＳ３５において、不良度合いが高いと判定すると、第三検査方法を終了する。なお、動作の不良度合いが高いと判定したメンブレン２２を備える表面応力センサ１に対しては、例えば、メーカーにおいて構造を修正する等の処理を行う。
一方、ステップＳ３５において、不良度合いが低いと判定すると、ステップＳ３６において、ステップＳ３３で検知した検査時静電容量に応じた感度の補正値である感度補正値を算出する。なお、動作の不良度合いが低いと判定したメンブレン２２は、例えば、表面応力センサ１に要求される最低限の性能を発揮することが可能な状態のメンブレン２２である。
【００６８】
次に、ステップＳ３７において、ステップＳ３６で算出した感度補正値を、記憶部１３０に記憶する。
そして、ステップＳ３８において、ステップＳ３７で記憶部１３０に記憶した感度補正値を用いて、感度補正部１５０を調整する。その後、第三検査方法を終了する。
【００６９】
以上により、表面応力センサ１の検査方法（第三検査方法）は、第二検査方法に加え、さらに、不良度合い判定工程を備える。
不良度合い判定工程（ステップＳ３５）は、検査時静電容量と基準静電容量と、に基づいて、メンブレン２２の動作の不良度合いを判定する工程である。
表面応力センサ１の製造時等においては、メンブレン２２に応力が残留している場合や、受容体３０を乾燥させた時に発生するメンブレン２２の延伸により、メンブレン２２が凸形状になっている（変形している）場合がある。
【００７０】
上述したように、オフセット電圧を０［Ｖ］とすることで、差動アンプの入力レンジを小さくすることが可能となる。
このため、第二検査方法によって、表面応力センサ１の出荷前に、オフセット電圧が０［Ｖ］となるメンブレン２２と支持基材１０との間の電圧を記憶部１３０に記憶させる。これにより、出荷後の測定モードである第三検査方法では、記憶させた電圧を印可することが可能となる。
【００７１】
（表面応力センサの製造方法）
図１から図６を参照しつつ、図１０から図１８を用いて、表面応力センサ１の製造方法を説明する。なお、図１０から図１８の断面図は、図２のＸ−Ｘ線断面図に対応する。
表面応力センサ１の製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、除去工程と、配線層形成工程と、受容体形成工程を備える。
【００７２】
（積層体形成工程）
積層体形成工程では、まず、図１０（ａ）に示すように、支持基材１０の材料となる第一シリコン基板６０の一方の面に、リソグラフィー及びエッチング技術を用いて凹部６２（トレンチ）を形成する。凹部６２の深さは、例えば、７［μｍ］に設定する。なお、第一シリコン基板６０は、導電性のｎ型シリコン基板である。
次に、図１０（ｂ）に示すように、第一シリコン基板６０の一方の面に第一のシリコン酸化膜６８ａを成膜することで、絶縁部６を形成する。
さらに、第一シリコン基板６０のうち絶縁部６を形成した部分を覆うように、検出基材２０の材料となる第二シリコン基板６４を、接着等、各種の接合技術を用いて貼り合わせることで、図１０（ｃ）に示すように、積層体６６（Ｃａｖｉｔｙウェーハ）を形成する。なお、第二シリコン基板６４は、導電性のｎ型シリコン基板である。したがって、第一シリコン基板６０と第二シリコン基板６４は、同じ導電型を有する半導体基板である。
【００７３】
上記のように、積層体形成工程を行うことで、積層体６６の所定の位置には、上下左右を絶縁部６と第二シリコン基板６４によって囲まれた空隙部４０が形成される。
以上により、積層体形成工程では、支持基材１０の一方の面に凹部６２を形成し、支持基材１０の一方の面に絶縁部６を形成し、さらに、支持基材１０のうち絶縁部６を形成した部分を覆うように検出基材２０を貼り合わせる。これにより、支持基材１０と検出基材２０との間に空隙部４０が設けられた積層体６６を形成する。
【００７４】
（第一電極形成工程）
第一電極形成工程では、まず、図１１（ａ）に示すように、第二シリコン基板６４の第一シリコン基板６０と対向する面と反対側の面である表面に、第二のシリコン酸化膜６８ｂを成膜する。第二のシリコン酸化膜６８ｂの厚さは、例えば、４００［ｎｍ］に設定する。
次に、図１１（ｂ）に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜６８ｂに、二箇所の第一のトレンチ５６ａを形成する。なお、第一のトレンチ５６ａの幅（図１１（ｂ）中では、左右方向の長さ）は、例えば、０．５［ｍｍ］に設定する。
【００７５】
さらに、図１１（ｃ）に示すように、第二のシリコン酸化膜６８ｂをマスクとして、エッチング技術を用いて、第二シリコン基板６４に、二箇所の第一のトレンチ５６ａとそれぞれ重なる二箇所の第二のトレンチ５６ｂを形成する。
次に、図１２（ａ）に示すように、積層体６６を熱酸化（例えば、３００［ｎｍ］）することで、二箇所の第一のトレンチ５６ａ及び第二のトレンチ５６ｂを、第三のシリコン酸化膜６８ｃで封止する。
これにより、第一電極５４を形成した後に、第二シリコン基板６４と第一シリコン基板６０とが短絡することを防ぐ。次に、図１２（ｂ）及び図１２（ｃ）に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜６８ｂ及び第二シリコン基板６４のうち、二箇所の第一のトレンチ５６ａ及び第二のトレンチ５６ｂの間の部分を除去する。これにより、第一電極５４を形成するための貫通孔５８を形成する。
【００７６】
さらに、図１３（ａ）に示すように、第一シリコン基板６０に形成されていた第一のシリコン酸化膜６８ａをエッチングして除去する。このとき、第二のシリコン酸化膜６８ｂの厚さは、５０［ｎｍ］程度となる。
次に、図１３（ｂ）に示すように、不純物を含有する電極材料として、ｎ型ポリシリコン９６を成膜する。このとき、貫通孔５８の内部に、ｎ型ポリシリコン９６を充填する。
さらに、図１３（ｃ）に示すように、エッチング（または、化学機械研磨）により、不要なｎ型ポリシリコン９６を除去する。これにより、貫通孔５８の内部に、ｎ型ポリシリコンで形成された第一電極５４が設けられる。
以上により、第一電極形成工程では、検出基材２０及び絶縁部６の一部を除去して、検出基材２０の支持基材１０と対向する面と反対の面である表面から支持基材１０まで貫通する貫通孔５８を形成する。さらに、第一電極形成工程では、不純物を含有する電極材料で貫通孔５８を埋設することで、検出基材２０の表面から支持基材１０まで到達する第一電極５４を形成する。
【００７７】
（低抵抗領域形成工程）
低抵抗領域形成工程では、図１４に示すように、フォトレジストのパターン（図示せず）を用いて、第一の低抵抗領域７２ａにイオンを注入する。
第一の低抵抗領域７２ａは、第二シリコン基板６４の表面のうち予め設定した領域である。具体的に、第一の低抵抗領域７２ａは、後に第一端子５０を形成する領域である。
イオン注入後、イオンの活性化と、ｎ型ポリシリコン９６から支持基材１０への不純物（キャリア）の固相拡散を目的として、積層体６６に熱処理（アニール処理）を施す。
【００７８】
熱処理により、支持基材１０の一部に第二の低抵抗領域７２ｂ（ｎ＋＋）が形成される。
第二の低抵抗領域７２ｂは、第一シリコン基板６０の第二シリコン基板６４と対抗する面のうち予め設定した領域である。具体的に、第二の低抵抗領域７２ｂは、後に第二端子５２を形成する領域である。積層体６６に熱処理を施した後は、図１４中に示すように、第二のシリコン酸化膜６８ｂを除去する。
以上により、低抵抗領域形成工程では、検出基材２０の表面のうち予め設定した領域にイオンを注入したあと、第一電極５４を形成した積層体６６を熱処理する。これにより、第一電極５４から支持基材１０に不純物を固相拡散させて、検出基材２０のイオンを注入した領域に第一の低抵抗領域７２ａを形成するとともに、支持基材１０の一部に第二の低抵抗領域７２ｂを形成する。
【００７９】
（配線層形成工程）
配線層形成工程では、図１５に示すように、第二シリコン基板６４の上側の面に対し、シリコン窒化膜７４と第四のシリコン酸化膜６８ｄとを順に積層する。そして、通常のリソグラフィー及び酸化膜エッチングにより、図１６に示すように、第四のシリコン酸化膜６８ｄ及びシリコン窒化膜７４へ、第一の低抵抗領域７２ａ及び第二の低抵抗領域７２ｂまで到達するホール７６を形成する。
次に、図１６に示すように、第二のシリコン酸化膜６８ｂの上へ、Ｔｉ及びＴｉＮで形成した積層膜７８をスパッタリングによって形成し、熱処理を施す。積層膜７８は、Ａｌ等の金属膜がＳｉへ異常拡散することを防止する役割を持つ、いわゆるバリアメタルであり、熱処理を施すことによって、ホール７６の底部に存在するＳｉとＴｉの界面がシリサイド化して、低抵抗な接続を形成することが可能となる。
【００８０】
さらに、図１７に示すように、積層膜７８の上へ、スパッタリングによって、Ａｌ等の金属膜８０を積層する。
次に、フォトリソグラフィー及びエッチング技術を用いて金属膜８０をパターニングすることにより、図１８に示すような配線層８２を形成する。
【００８１】
その後、検出基材の中心を含む予め設定した領域（後にメンブレンとなる領域）であるメンブレン設定領域８４以外を覆うようなフォトレジストのパターン（図示せず）を形成する。さらに、エッチング技術によって、メンブレン設定領域８４に形成されている第三のシリコン酸化膜６８ｃ及び第二のシリコン酸化膜６８ｂを除去する。そして、メンブレン設定領域８４以外を覆うようなフォトレジストのパターン（図示せず）を形成して、図１８に示すように、メンブレン設定領域８４のシリコン窒化膜７４を除去する。
以上により、配線層形成工程では、メンブレン２２と電気的に接続された第一端子５０と、支持基材１０と電気的に接続された第二端子５２とを含む配線層８２を形成する。
【００８２】
（除去工程）
除去工程では、メンブレン設定領域８４の一部をエッチングにて切り取ることで、二対である四つの連結部２６ａ〜２６ｄをパターニングする。
以上により、除去工程では、検出基材２０の中心を含む予め設定した領域の周囲であって第一の低抵抗領域以外７２ａの領域を除去することで、メンブレン２２、枠部材２４、連結部２６を形成する。
（受容体形成工程）
受容体形成工程では、メンブレン２２の中心を含む予め設定した領域に、ＰＥＩ溶液等の溶媒を塗布することで、吸着した物質に応じた変形を生じる受容体３０を形成する。
【００８３】
（動作・作用）
図１から図１８を参照しつつ、図１９を用いて、第一実施形態の動作と作用を説明する。
表面応力センサ１を、例えば、嗅覚センサとして用いる際には、匂い成分を含んだガスの雰囲気中に受容体３０を配置し、ガスが含む匂い成分を、測定対象物として受容体３０に吸着させる。
受容体３０にガス（測定対象物）の分子が吸着して、受容体３０に歪みが発生すると、メンブレン２２に表面応力が印加され、図１９に示すように、メンブレン２２が撓む。
【００８４】
枠部材２４は井桁状に形成されてメンブレン２２を包囲しており、連結部２６は、メンブレン２２と枠部材２４を両端部で連結している。このため、連結部２６のうち、メンブレン２２に連結している端部は自由端となっており、枠部材２４に連結している端部は固定端となっている。
したがって、メンブレン２２が撓むと、連結部２６に、受容体３０に発生した歪みに応じた撓みが起きる。そして、連結部２６に起きた撓みに応じて、メンブレン２２及び連結部２６と支持基材１０との間の静電容量Ｃ０が変化（Ｃ１−Ｃ０）する。そして、静電容量の変化（Ｃ１−Ｃ０）に応じた電流値の変化を読み取ることで、測定対象物を検知する。
なお、上述した第一実施形態は、本発明の一例であり、本発明は、上述した第一実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【００８５】
（第一実施形態の効果）
第一実施形態の表面応力センサ１であれば、以下に記載する効果を奏することが可能となる。
（１）印加された表面応力によって撓む導電性のメンブレン２２と、メンブレン２２を包囲する導電性の枠部材２４と、メンブレン２２と枠部材２４とを連結する導電性の連結部２６を備える。さらに、枠部材２４に接続されてメンブレン２２及び連結部２６との間に空隙（空隙部４０）を設けて配置され、且つメンブレン２２及び連結部２６と重なる導電性の支持基材１０を備える。
【００８６】
これに加え、メンブレン２２の表面の中心を含む領域の上に形成され、且つ吸着した物質に応じた変形を生じる受容体３０と、枠部材２４と支持基材１０とを電気的に絶縁する絶縁部６を備える。そして、連結部２６が、受容体３０の変形に追随したメンブレン２２の変形によって撓み、メンブレン２２及び連結部２６と支持基材１０との間の静電容量が、連結部２６の撓みによって変化する。
このため、メンブレン２２が撓むと、連結部２６に、受容体３０に発生した歪みに応じた撓みが起きる。そして、連結部２６に起きた撓みに応じて、メンブレン２２及び連結部２６と支持基材１０との間の静電容量Ｃ０が変化（Ｃ１−Ｃ０）する。そして、静電容量の変化（Ｃ１−Ｃ０）に応じた電流値の変化を読み取ることで、測定対象物を検知することが可能となる。
【００８７】
また、四つの抵抗で形成されたフルブリッジ回路により検出した電圧の変化を用いて、
ピエゾ抵抗の抵抗値変化を検出する構成と比較して、表面応力センサ１の構成を簡略化することが可能となる。
その結果、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な表面応力センサ１を提供することが可能となる。
【００８８】
（２）メンブレン２２と電気的に接続される第一端子５０と、支持基材１０と電気的に接続される第二端子５２をさらに備える。
その結果、連結部２６に起きた撓みに応じて変化した、メンブレン２２及び連結部２６と支持基材１０との間の静電容量を、第一端子５０と第二端子５２を介して検出することが可能となる。
【００８９】
（３）メンブレン２２及び連結部２６と支持基材１０との間の静電容量の変化を検出する容量変化検出部１００をさらに備える。
その結果、コンピュータ等、容量変化検出部１００が検出した静電容量の変化を用いて測定対象物を検知する構成を付加することで、測定対象物を検知することが可能となる。
【００９０】
また、第一実施形態の表面応力センサ１の検査方法であれば、以下に記載する効果を奏することが可能となる。
（４）第一端子５０と第二端子５２との間に第二の電圧を印加する第二電圧印加工程と、第一端子５０と第二端子５２との間に第二の電圧を印加した状態における静電容量である検査時静電容量を検知する検査時静電容量検知工程を備える。これに加え、検査時静電容量検知工程で検知した検査時静電容量と、第一端子５０と第二端子５２との間に第二の電圧とは異なる第一の電圧を印加した状態の静電容量である基準静電容量と、に基づいてメンブレン２２の動作を判定する判定工程を備える。
その結果、測定対象物を含む流体の受容体３０への付着や、機械的な応力の印加を必要とせずに、メンブレン２２の動作の不良を検出することが可能となる。
【００９１】
（５）第二電圧印加工程の前工程として、第一端子５０と第二端子５２との間に第一の電圧を印加する第一電圧印加工程と、第一電圧印加工程で第一端子５０と第二端子５２との間に第一の電圧を印加した状態で基準静電容量を測定する測定工程と、をさらに備える。
その結果、表面応力センサ１の不良を検出するために用いる基準静電容量を、測定対象物を含む流体の受容体３０への付着や、機械的な応力の印加を必要とせずに検出することが可能となる。
【００９２】
（６）判定工程でメンブレン２２の動作が基準値よりも良好であると判定した場合に、検査時静電容量検知工程で検知した検査時静電容量に応じた感度の補正値である感度補正値を算出する補正値算出工程を備える。これに加え、補正値算出工程で算出した感度補正値を記憶する補正値記憶工程と、補正値記憶工程で記憶した感度補正値を用いて感度補正部１５０を調整する感度補正部調整工程を備える。
その結果、表面応力センサ１の不良が検出された後に、感度補正部１５０を調整することで、感度補正部１５０を補正した後に行う測定対象物を検知する精度を、向上させることが可能となる。
【００９３】
また、第一実施形態の表面応力センサの製造方法であれば、以下に記載する効果を奏することが可能となる。
（７）積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、除去工程と、配線層形成工程を備える。
積層体形成工程は、支持基材１０の一方の面に凹部６２を形成し、一方の面に絶縁部６を形成する工程である。さらに、積層体形成工程は、支持基材１０のうち絶縁部６を形成した部分を覆うように検出基材２０を貼り合わせることで、支持基材１０と検出基材２０との間に空隙部４０が設けられた積層体６６を形成する工程である。第一電極形成工程は、検出基材２０及び絶縁部６の一部を除去して、検出基材２０の支持基材１０と対向する面と反対の面である表面から支持基材１０まで貫通する貫通孔５８を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔５８を埋設することで表面から支持基材１０まで到達する第一電極５４を形成する工程である。低抵抗領域形成工程は、検出基材２０の表面のうち予め設定した領域にイオンを注入したあと、第一電極５４を形成した積層体６６を熱処理することで、第一電極５４から支持基材１０に不純物を固相拡散させて、検出基材２０のイオンを注入した領域に第一の低抵抗領域７２ａを形成するとともに、支持基材１０の一部に第二の低抵抗領域７２ｂを形成する工程である。除去工程は、検出基材２０の中心を含む予め設定した領域の周囲であって第一の低抵抗領域７２ａ以外の領域を除去することで、メンブレン２２、枠部材２４、少なくとも一対の連結部２６を形成する工程である。配線層形成工程は、メンブレン２２と電気的に接続された第一端子５０と、支持基材１０と電気的に接続された第二端子５２を含む配線層８２を形成する工程である。
【００９４】
このため、メンブレン２２が撓むと、連結部２６に、受容体３０に発生した歪みに応じた撓みが起きる。そして、連結部２６に起きた撓みに応じて、メンブレン２２及び連結部２６と支持基材１０との間の静電容量Ｃ０が変化（Ｃ１−Ｃ０）する。そして、静電容量の変化（Ｃ１−Ｃ０）に応じた電流値の変化を読み取ることで、測定対象物を検知することが可能となる。
また、四つの抵抗で形成されたフルブリッジ回路により検出した電圧の変化を用いて、ピエゾ抵抗の抵抗値変化を検出する構成と比較して、構成を簡略化した表面応力センサ１を製造することが可能となる。
その結果、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な、表面応力センサの製造方法を提供することが可能となる。
【００９５】
（第一実施形態の変形例）
（１）第一実施形態では、支持基材１０及び検出基材２０を形成する材料として、導電性の材料であるｎ型シリコンを用いたが、支持基材１０及び検出基材２０を形成する材料は、これに限定するものではない。
すなわち、例えば、図２０に示すように、半導体基材または絶縁性基材で形成した基材層１５０に、導電性の材料で形成した導体層１６０を積層することで、支持基材１０及び検出基材２０を形成してもよい。
なお、図２０に示す構成の表面応力センサ１を製造する場合には、例えば、支持基材１０を形成する基材層１５０と、検出基材２０を形成する基材層１５０のそれぞれに導体層１６０を形成する。その後、支持基材１０を形成する基材層１５０と、検出基材２０を形成する基材層１５０とを貼り合わせる。
【００９６】
したがって、メンブレン２２、枠部材２４、連結部２６及び支持基材１０のうち少なくとも一つは、半導体基材または絶縁性基材に導体が積層されて形成された積層基材により形成してもよい。
この場合、支持基材１０及び検出基材２０を形成する材料の選択肢が増加するため、表面応力センサ１の適用対象を拡大することが可能となる。
【００９７】
（２）第一実施形態では、絶縁部６の一部が第二端子５２を包囲し、絶縁部６のうち第二端子５２を包囲している部分以外が、支持基材１０と枠部材２４との間に配置されている構成としたが、これに限定するものではない。
すなわち、例えば、図２１及び図２２に示すように、枠部材２４が、支持基材１０と対向する面と反対側の面から支持基材１０と対向する面まで貫通する貫通部２４ａを備える構成としてもよい。
この構成であれば、メンブレン２２の厚さ方向から見て、枠部材２４の一部から、絶縁部６の一部が露出する構成となり、支持基材１０と対向する枠部材２４の面積を減少させることが可能となる。
【００９８】
ところで、第一実施形態の構成では、メンブレン２２及び連結部２６と支持基材１０との間の静電容量と、枠部材２４と支持基材１０との間の静電容量が、並列に接続された状態で存在する。そして、絶縁部６の誘電率は、空隙部４０の誘電率よりも大きく、枠部材２４と支持基材１０との距離は、メンブレン２２と支持基材１０との距離よりも小さい。さらに、測定対象物の検知時に、枠部材２４は変形しない。したがって、検出基材２０のうち枠部材２４の静電容量は、検出基材２０のうちメンブレン２２の静電容量よりも大きくなり、枠部材２４と支持基材１０との間の静電容量は、オフセットの原因となる。
これに対し、図２１及び図２２に示す構成であれば、支持基材１０と対向する枠部材２４の面積を減少させることが可能となるため、枠部材２４と支持基材１０との間の静電容量に対し、オフセットを低減させることが可能となる。
【００９９】
（３）第一実施形態では、絶縁部６の一部が第二端子５２を包囲し、絶縁部６のうち第二端子５２を包囲している部分以外が、支持基材１０と枠部材２４との間に配置されている構成としたが、これに限定するものではない。
すなわち、例えば、図２３及び図２４に示すように、貫通部２４ａを、第一端子５０とメンブレン２２との間の部分を除き、枠部材２４の内側２４ｂ、メンブレン２２及び連結部２６と、枠部材２４の外側２４ｃとの間に形成されている構成としてもよい。
この構成であれば、図２１及び図２２に示す構成と比較して、支持基材１０と対向する枠部材２４の面積をさらに減少させることが可能となるため、枠部材２４と支持基材１０との間の静電容量に対し、オフセットをさらに低減させることが可能となる。
【０１００】
（４）第一実施形態では、支持基材１０及び検出基材２０を形成する材料として、導電性の材料であるｎ型シリコンを用いたが、支持基材１０及び検出基材２０を形成する材料は、これに限定するものではない。
すなわち、支持基材１０及び検出基材２０を形成する材料として、導電性の材料であるｐ型シリコンを用いてもよい。また、支持基材１０を形成する材料としてｎ型シリコンを用い、検出基材２０を形成する材料としてｐ型シリコンを用いてもよい。同様に、支持基材１０を形成する材料としてｐ型シリコンを用い、検出基材２０を形成する材料としてｎ型シリコンを用いてもよい。
【０１０１】
（５）第一実施形態では、支持基材１０の材料となる第一シリコン基板６０の一方の面に凹部６２を形成することで、メンブレン２２と支持基材１０との間に空隙部４０を形成したが、これに限定するものではない。すなわち、検出基材２０の材料となる第二シリコン基板６４の支持基材１０と対向する面に凹部を形成することで、メンブレン２２と支持基材１０との間に空隙部４０を形成してもよい。
【０１０２】
（６）第一実施形態では、接続部４の面積を、メンブレン２２の厚さ方向から見て、メンブレン２２の面積よりも小さい値としたが、これに限定するものではなく、接続部４の面積を、メンブレン２２の面積以上としてもよい。
（７）第一実施形態では、接続部４の形状を円形としたが、これに限定するものではなく、接続部４の形状を、例えば、方形としてもよい。また、接続部４を、複数形成してもよい。
【０１０３】
（８）第一実施形態では、検出基材２０を形成する材料と、支持基材１０を形成する材料とを、同一の材料としたが、これに限定するものではなく、検出基材２０を形成する材料と、支持基材１０を形成する材料とを、異なる材料としてもよい。
この場合、検出基材２０の線膨張係数と支持基材１０の線膨張係数との差を、１．２×１０−５／℃以下とすることで、パッケージ基板２の変形に応じた、検出基材２０の変形量と支持基材１０の変形量との差を減少させることが可能となる。これにより、メンブレン２２の撓みを抑制することが可能となる。
【０１０４】
（９）第一実施形態では、支持基材１０の線膨張係数を、５．０×１０−６／℃以下としたが、これに限定するものではなく、支持基材１０の線膨張係数を、１．０×１０−５／℃以下としてもよい。
この場合であっても、支持基材１０の剛性を向上させることが可能となり、温度変化等に起因するパッケージ基板２の変形に対する、検出基材２０の変形量を減少させることが可能となる。
【０１０５】
（１０）第一実施形態では、表面応力センサ１の検査方法が、第二電圧印加工程と、検査時静電容量検知工程と、判定工程と、第一電圧印加工程と、測定工程を備える構成としたが、これに限定するものではない。すなわち、基準静電容量が既知であれば、表面応力センサ１の検査方法が、第一電圧印加工程と測定工程を備えていない構成としてもよい。この場合、判定工程では、第一の電圧は０［Ｖ］に設定し、第二の電圧は、表面応力センサ１の構成に応じた値に設定する。
【０１０６】
（１１）第一実施形態では、第一電極形成工程において、不純物を含有する電極材料で貫通孔５８を埋設することで、検出基材２０の表面から支持基材１０まで到達する第一電極５４を形成したが、これに限定するものではない。
すなわち、第一電極形成工程において、例えば、不純物を含有しない電極材料（ノンドープポリシリコン等）で貫通孔５８を埋設したあとに、貫通孔５８内の電極材料に不純物を注入することで、第一電極５４を形成してもよい。
【０１０７】
（第二実施形態）
以下、本発明の第二実施形態について、図面を参照しつつ説明する。
（構成）
図１から図１０を参照しつつ、図２５を用いて、第二実施形態の構成を説明する。
第二実施形態の構成は、図２５に示すように、枠部材２４が、接続層９０を介して、支持基材１０のパッケージ基板２と対向する面と反対側の面（図２５中では、上側の面）に接続されている点を除き、上述した第一実施形態と同様である。
接続層９０は、二酸化ケイ素（ＳｉＯ２）等を用いて形成されている。
その他の構成は、上述した第一実施形態と同様であるため、説明を省略する。
【０１０８】
（表面応力センサの製造方法）
図１から図２４を参照しつつ、図２６から図３４を用いて、表面応力センサ１の製造方法を説明する。なお、図２６から図３４の断面図は、図２のＸ−Ｘ線断面図に対応する。
表面応力センサ１の製造方法は、積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、ホール形成工程と、空隙部形成工程と、ホール封止工程と、除去工程と、配線層形成工程を備える。
【０１０９】
（積層体形成工程）
積層体形成工程では、まず、図２６に示すように、支持基材１０の材料となる第一シリコン基板６０へ、シリコン酸化膜を用いて形成した絶縁性の犠牲層９２を積層する。さらに、犠牲層９２へ、検出基材２０の材料となる第二シリコン基板６４を積層する。なお、犠牲層９２としては、シリコン酸化膜の他に、シリコン窒化膜やアルミニウム、チタン、銅、タングステン等の金属膜を用いてもよい。
以上により、積層体形成工程では、支持基材１０に絶縁性の犠牲層９２を積層し、さらに、絶縁性の犠牲層９２に検出基材２０を積層して積層体６６を形成する。
【０１１０】
（第一電極形成工程）
第一電極形成工程では、まず、図２７（ａ）に示すように、第二シリコン基板６４の第一シリコン基板６０と対向する面と反対側の面である表面に、第二のシリコン酸化膜６８ｂを成膜する。
次に、図２７（ｂ）に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜６８ｂに、二箇所の第一のトレンチ５６ａを形成する。なお、第一のトレンチ５６ａの幅（図２７（ｂ）中では、左右方向の長さ）は、例えば、０．５［ｍｍ］に設定する。
【０１１１】
さらに、図２７（ｃ）に示すように、第二のシリコン酸化膜６８ｂをマスクとして、エッチング技術を用いて、第二シリコン基板６４に、二箇所の第一のトレンチ５６ａとそれぞれ重なる二箇所の第二のトレンチ５６ｂを形成する。
次に、図２８（ａ）に示すように、積層体６６を熱酸化（例えば、３００［ｎｍ］）することで、二箇所の第一のトレンチ５６ａ及び第二のトレンチ５６ｂを、第三のシリコン酸化膜６８ｃで封止する。
これにより、第一電極５４を形成した後に、第二シリコン基板６４と第一シリコン基板６０とが短絡することを防ぐ。次に、図２８（ｂ）及び図２８（ｃ）に示すように、リソグラフィー及びエッチング技術を用いて、第二のシリコン酸化膜６８ｂ及び第二シリコン基板６４のうち、二箇所の第一のトレンチ５６ａ及び第二のトレンチ５６ｂの間の部分を除去する。これにより、第一電極５４を形成するための貫通孔５８を形成する。
【０１１２】
さらに、図２９（ａ）に示すように、第一シリコン基板６０に形成されていた犠牲層９２のうち貫通孔５８と連続する部分と、第二シリコン基板６４に形成されていた第一のシリコン酸化膜６８ａをエッチングして除去する。このとき、第一のシリコン酸化膜６８ａの厚さは、５０［ｎｍ］程度となる。
次に、図２９（ｂ）に示すように、不純物を含有する電極材料として、ｎ型ポリシリコン９６を成膜する。このとき、貫通孔５８の内部に、ｎ型ポリシリコン９６を充填する。
さらに、図２９（ｃ）に示すように、エッチング（または、化学機械研磨）により、不要なｎ型ポリシリコン９６を除去する。これにより、貫通孔５８の内部に、ｎ型ポリシリコンで形成された第一電極５４が設けられる。
【０１１３】
以上により、第一電極形成工程では、検出基材２０及び絶縁部６の一部を除去して、検出基材２０の支持基材１０と対向する面と反対の面である表面から支持基材１０まで貫通する貫通孔５８を形成する。さらに、第一電極形成工程では、不純物を含有する電極材料で貫通孔５８を埋設することで、検出基材２０の表面から支持基材１０まで到達する第一電極５４を形成する。
【０１１４】
（低抵抗領域形成工程）
低抵抗領域形成工程では、図３０に示すように、フォトレジストのパターン（図示せず）を用いて、第一の低抵抗領域７２ａにイオンを注入する。
第一の低抵抗領域７２ａは、第二シリコン基板６４の表面のうち予め設定した領域である。具体的に、第一の低抵抗領域７２ａは、後に第一端子５０を形成する領域である。
その後、イオンの活性化と、ｎ型ポリシリコン９６から支持基材１０への不純物（キャリア）の固相拡散を目的として、積層体６６に熱処理（アニール処理）を施す。
【０１１５】
熱処理により、支持基材１０の一部に第二の低抵抗領域７２ｂ（ｎ＋＋）が形成される。
第二の低抵抗領域７２ｂは、第一シリコン基板６０の第二シリコン基板６４と対向する面のうち予め設定した領域である。具体的に、第二の低抵抗領域７２ｂは、後に第二端子５２を形成する領域である。
以上により、低抵抗領域形成工程では、検出基材２０の表面のうち予め設定した領域にイオンを注入したあと、第一電極５４を形成した積層体６６を熱処理する。これにより、第一電極５４から支持基材１０に不純物を固相拡散させて、検出基材２０のイオンを注入した領域に第一の低抵抗領域７２ａを形成するとともに、支持基材１０の一部に第二の低抵抗領域７２ｂを形成する。
【０１１６】
（ホール形成工程）
ホール形成工程では、一般的なフォトリソグラフィーの技術により、第二シリコン基板６４の上側の面に、ホールのパターン（図示せず）を形成する。
次に、ホールのパターンをマスクとしてドライエッチングを施し、図３１に示すように、第二シリコン基板６４へホール７６を形成する。ホール７６の直径は、例えば、０．２８［μｍ］に設定して、犠牲層９２に到達する深さに設定する。
以上により、ホール形成工程では、検出基材２０のうち、検出基材２０の中心を含む予め設定した領域に、犠牲層９２まで貫通するホール７６を形成する。
【０１１７】
（空隙部形成工程）
空隙部形成工程では、ＨＦＶａｐｏｒを、ホール７６を通して第一シリコン基板６０の側に浸透させることで、犠牲層９２のみを選択的にエッチングし、図３２に示すように、第一シリコン基板６０と第二シリコン基板６４との間に、空隙部４０を形成する。空隙部４０を形成した後は、図３２中に示すように、第二シリコン基板６４の上側の面に形成した第二のシリコン酸化膜６８ｂを除去する。
ここで、ＨＦのＷｅｔエッチングを使わない理由は、空隙部４０を形成した後の乾燥時に、純水等の表面張力で空隙部４０が潰れる不具合（スティクションとも呼称される）の発生を回避するためである。
【０１１８】
また、空隙部形成工程では、第一シリコン基板６０と第二シリコン基板６４との間に、空隙部４０を形成することで、第一シリコン基板６０と第二シリコン基板６４との間のうち犠牲層９２を残留させた位置に、絶縁部６を形成する。
絶縁部６は、第一シリコン基板６０と第二シリコン基板６４とを電気的に絶縁する。
【０１１９】
以上により、空隙部形成工程では、ホール７６を介したエッチングにより、検出基材２０の中心を含む予め設定した領域と支持基材１０との間に配置された犠牲層９２を除去して、支持基材１０と検出基材２０との間に空隙部４０を設ける。これに加え、空隙部形成工程では、検出基材２０と支持基材１０との間のうち犠牲層９２を残留させた位置に設けられ、且つ検出基材２０と支持基材１０とを電気的に絶縁する絶縁部６を形成する。
【０１２０】
（ホール封止工程）
ホール封止工程では、図３３に示すように、酸化膜９４によってホール７６を封止する。
ホール７６を封止する方法としては、例えば、熱酸化処理とＣＶＤ等を組み合わせることが有効であるが、ホール７６の直径が小さい場合には、ＣＶＤのみを用いることも可能である。
以上により、ホール封止工程では、検出基材２０の支持基材１０と対向する面と反対側の面に、酸化膜９４を形成してホール７６を封止する。
【０１２１】
（配線層形成工程）
配線層形成工程は、上述した第一実施形態と同様の手順で行うため、その説明を省略する。
以上により、配線層形成工程では、図３４に示すように、メンブレン２２と電気的に接続された第一端子５０と、支持基材１０と電気的に接続された第二端子５２とを含む配線層８２を形成する。
【０１２２】
（除去工程）
除去工程は、上述した第一実施形態と同様の手順で行うため、その説明を省略する。
（受容体形成工程）
受容体形成工程は、上述した第一実施形態と同様の手順で行うため、その説明を省略する。
【０１２３】
（動作・作用）
第二実施形態の動作と作用は、上述した第一実施形態と同様であるため、その説明を省略する。
なお、上述した第二実施形態は、本発明の一例であり、本発明は、上述した第二実施形態に限定されることはなく、この実施形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【０１２４】
（第二実施形態の効果）
第二実施形態の表面応力センサの製造方法であれば、以下に記載する効果を奏することが可能となる。
（１）積層体形成工程と、第一電極形成工程と、低抵抗領域形成工程と、ホール形成工程と、空隙部形成工程と、ホール封止工程と、除去工程と、配線層形成工程を備える。積層体形成工程は、支持基材１０に絶縁性の犠牲層９２を積層し、さらに、犠牲層９２に検出基材２０を積層して積層体６６を形成する工程である。第一電極形成工程は、検出基材２０の一部を除去して、検出基材２０の支持基材１０と対向する面と反対の面である表面から支持基材１０まで貫通する貫通孔５８を形成する工程である。さらに、第一電極形成工程は、不純物を含有する電極材料で貫通孔５８を埋設することで表面から支持基材１０まで到達する第一電極５４を形成する工程である。低抵抗領域形成工程は、検出基材２０の表面のうち予め設定した領域にイオンを注入したあと、第一電極５４を形成した積層体６６を熱処理することで、第一電極５４から支持基材１０に不純物を固相拡散させて、検出基材２０のイオンを注入した領域に第一の低抵抗領域７２ａを形成するとともに、支持基材１０の一部に第二の低抵抗領域７２ｂを形成する工程である。ホール形成工程は、検出基材２０のうち検出基材２０の中心を含む予め設定した領域に、犠牲層９２まで貫通するホール７６を形成する工程である。空隙部形成工程は、ホールを介したエッチングにより、検出基材２０の中心を含む予め設定した領域と支持基材１０との間に配置された犠牲層９２を除去して支持基材１０と検出基材２０との間に空隙部４０を設ける工程である。これに加え、空隙部形成工程は、検出基材２０と支持基材１０との間のうち犠牲層９２を残留させた位置に設けられ、且つ検出基材２０と支持基材１０とを電気的に絶縁する絶縁部６を形成する工程である。ホール封止工程は、検出基材２０の支持基材１０と対向する面と反対側の面に酸化膜を形成してホール７６を封止する工程である。除去工程は、検出基材２０の中心を含む予め設定した領域の周囲であって第一の低抵抗領域７２ａ以外の領域を除去することで、メンブレン２２、枠部材２４、少なくとも一対の連結部２６を形成する工程である。配線層形成工程は、メンブレン２２と電気的に接続された第一端子５０と、支持基材１０と電気的に接続された第二端子５２を含む配線層８２を形成する工程である。
【０１２５】
このため、メンブレン２２が撓むと、連結部２６に、受容体３０に発生した歪みに応じた撓みが起きる。そして、連結部２６に起きた撓みに応じて、メンブレン２２及び連結部２６と支持基材１０との間の静電容量Ｃ０が変化（Ｃ１−Ｃ０）する。そして、静電容量の変化（Ｃ１−Ｃ０）に応じた電流値の変化を読み取ることで、測定対象物を検知することが可能となる。
また、四つの抵抗で形成されたフルブリッジ回路により検出した電圧の変化を用いて、ピエゾ抵抗の抵抗値変化を検出する構成と比較して、構成を簡略化した表面応力センサ１を製造することが可能となる。
その結果、ピエゾ抵抗の抵抗値変化を検出することで測定対象物を検知する表面センサと比較して、消費電流とアセンブリコストを低減させることが可能な、表面応力センサの製造方法を提供することが可能となる。
【符号の説明】
【０１２６】
１…表面応力センサ、２…パッケージ基板、４…接続部、６…絶縁部、１０…支持基材、２０…検出基材、２２…メンブレン、２４…枠部材、２４ａ…貫通部、２４ｂ…枠部材２４の内側、２４ｃ…枠部材２４の外側、２６…連結部、３０…受容体、３１…受容体形成領域、４０…空隙部、５０…第一端子、５２…第二端子、５４…第一電極、５６ａ…第一のトレンチ、５６ｂ…第二のトレンチ、５８…貫通孔、６０…第一シリコン基板、６２…凹部、６４…第二シリコン基板、６６…積層体、６８…シリコン酸化膜、７２…低抵抗領域、７４…シリコン窒化膜、７６…ホール、７８…積層膜、８０…金属膜、８２…配線層、８４…メンブレン設定領域、８８…フォトレジスト、９０…接続層、９２…犠牲層、９４…酸化膜、９６…ｎ型ポリシリコン、１００…容量変化検出部、１１０…電源、１２０…電流検出回路、１２０ａ…、オペアンプ１２０ｂ…抵抗、１２０ｃ…キャパシタ、１２０ｄ…乗算器、１２０ｅ…ローパスフィルタ、１２０ｆ…Ａ／Ｄコンバータ、１３０…記憶部、１４０…差分演算部、１５０…基材層、１６０…導体層、１７０…感度補正部、ＶＬ１…メンブレンの中心を通過する仮想的な直線、ＶＬ２…直線ＶＬ１と直交する直線
【図１】
2019174462.tif 000005
【図２】
2019174462.tif 000006
【図３】
2019174462.tif 000007
【図４】
2019174462.tif 000008
【図５】
2019174462.tif 000009
【図６】
2019174462.tif 000010
【図７】
2019174462.tif 000011
【図８】
2019174462.tif 000012
【図９】
2019174462.tif 000013
【図１０】
2019174462.tif 000014
【図１１】
2019174462.tif 000015
【図１２】
2019174462.tif 000016
【図１３】
2019174462.tif 000017
【図１４】
2019174462.tif 000018
【図１５】
2019174462.tif 000019
【図１６】
2019174462.tif 000020
【図１７】
2019174462.tif 000021
【図１８】
2019174462.tif 000022
【図１９】
2019174462.tif 000023
【図２０】
2019174462.tif 000024
【図２１】
2019174462.tif 000025
【図２２】
2019174462.tif 000026
【図２３】
2019174462.tif 000027
【図２４】
2019174462.tif 000028
【図２５】
2019174462.tif 000029
【図２６】
2019174462.tif 000030
【図２７】
2019174462.tif 000031
【図２８】
2019174462.tif 000032
【図２９】
2019174462.tif 000033
【図３０】
2019174462.tif 000034
【図３１】
2019174462.tif 000035
【図３２】
2019174462.tif 000036
【図３３】
2019174462.tif 000037
【図３４】
2019174462.tif 000038