(57)【要約】【解決課題】誤り訂正機能をフラッシュドライブに内蔵させても、リードレスポンス性能が低下しないようにしたストレージシステムを提供する。【解決手段】フラッシュドライブは、複数のフラッシュメモリチップと、複数のメモリチップの少なくとも一つに対するリード要求を制御するメモリコントローラと、を備え、複数のメモリチップの夫々は、メモリブロックと、リード要求に基いて、メモリブロックから読み出されたデータの誤りを、誤り訂正符号によって訂正する制御モジュールと、を備え、メモリコントローラはリード要求を優先度で分類し、制御モジュールは、優先に基いて、リード要求に基くデータの誤りを訂正する。【選択図】図７
2019082767.tif 000002
【特許請求の範囲】
【請求項１】
フラッシュドライブをデータの記憶領域として備えるストレージシステムであって、
前記フラッシュドライブは、
複数のフラッシュメモリチップと、
前記複数のメモリチップの少なくとも一つに対するリード要求を制御するメモリコントローラと、
を備え、
前記複数のメモリチップの夫々は、
メモリブロックと、
前記リード要求に基いて、前記メモリブロックから読み出されたデータの誤りを、誤り訂正符号によって訂正する制御モジュールと、
を備え、
前記メモリコントローラは前記リード要求を優先度で分類し、
前記制御モジュールは、前記優先度に基いて、前記リード要求に基くデータの誤りを訂正する、
ストレージシステム。
【請求項２】
前記メモリチップがＮＡＮＤフラッシュメモリからなり、
前記誤り訂正符号がＬＤＰＣ符号である、
請求項１記載のストレージシステム。
【請求項３】
前記制御モジュールは、前記優先度が高いリード要求に伴うデータの誤りを、前記優先度が低いリード要求に伴うデータの誤りよりも優先させて訂正する、
請求項１記載のストレージシステム。
【請求項４】
前記制御モジュールは、前記優先度が低いリード要求に対する誤り訂正を中断して、前記優先度が高いリード要求に対する誤り訂正を実行する、
請求項３記載のストレージシステム。
【請求項５】
前記制御モジュールは、前記優先度が高いリード要求に対する誤り訂正が終了した後、前記優先度が低いリード要求に対する誤り訂正を中断した時点から再開する、請求項４記載のストレージシステム。
【請求項６】
前記誤り訂正には、第１のタイプと第２のタイプがあり、
前記制御モジュールは、前記優先度が低いリード要求に対する第２のタイプの誤り訂正を中断する、
請求項５記載のストレージシステム。
【請求項７】
前記第２のタイプの誤り訂正には複数の段階があり、
前記制御モジュールは、前記複数の段階のいずれかで前記第２のタイプの誤り訂正を中断する
請求項６記載のストレージシステム。
【請求項８】
前記制御モジュールは、前記第２のタイプの誤り訂正が前記複数の段階のどの段階で中断されたかの情報を記憶し、
前記情報に基いて、前記第２のタイプの誤り訂正を再開する、
請求項７記載のストレージシステム。
【請求項９】
前記メモリチップは、優先度が高いリード要求が記録される第１のキューと、優先度が低いリード要求が記録される第２のキューとを備え、
前記制御モジュールは、前記第２のタイプの誤り訂正を中断する際、前記優先度が低いリード要求と前記情報とを前記第２のキューに記録する、
請求項８記載のストレージシステム。
【請求項１０】
前記制御モジュールは、上位装置からのコマンドに同期するリード要求を、当該コマンドに同期しないリード要求より優先する、
請求項１記載のストレージシステム。
【請求項１１】
ＬＤＰＣ符号に基く、データの誤り訂正機能が内蔵されたＮＡＮＤフラッシュメモリであって、
優先度が高いリード要求が記録される第１のキューと、
優先度が低いリード要求が記録される第２のキューと、
を備え、
前記第１のキューに記録されたリード要求に対する誤り訂正を前記第２のキューに記録されたリード要求に対する誤り訂正より優先させる、
ＮＡＮＤフラッシュメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はストレージシステムに係り、より詳しくは、フラッシュメモリをデータの記憶領域として備えるストレージシステムに関する。
【背景技術】
【０００２】
昨今のフラッシュメモリでは、ビットコストを低減するため記憶容量を増やす傾向にある。例えば、ＮＡＮＤフラッシュメモリのセルへのデータの記録方式は、ＳＬＣ（Single Level Cell）からＭＬＣ（Multiple Level Cell）へ、そして、最近では、ＴＬＣ（Triple Level Cell）へとシフトしてきている。ＮＡＮＤフラッシュメモリは記憶容量当たりのコストを急速に低下させることで、ＰＣやサーバーなどにストレージとして採用されるようになった。
【０００３】
ところで、ＮＡＮＤフラッシュメモリのセルあたりの記憶容量を増やすと、ＮＡＮＤフラッシュメモリの耐久性が落ち、リード処理においてデータの誤り頻度が増加する。そこで、ＮＡＮＤフラッシュメモリのリード・ライト処理に、誤り訂正符号を用いて、データの誤りを訂正すること行われている。誤り訂正符号としては、例えば、訂正能力の高い、低密度パリティ検査（ＬＤＰＣ）符号が採用されている。
【０００４】
一方、ＬＤＰＣのように誤り訂正を強化することが、ユーザーデータのリードレスポンス性能を低下させる虞がある。コントローラがＮＡＮＤフラッシュメモリの対象ブロックのデータを読み出す際には、一般的に誤り訂正を実施するが、誤り訂正を強化することは、コントローラの処理時間を増大させ、リードが連続して生じると、誤り訂正処理がネックとなってコントローラの動作が著しく低下する。
【０００５】
そこで、誤り訂正機能を持たせたＮＡＮＤフラッシュメモリ（ＥＺ ＮＡＮＤ）によって、コントローラを誤り訂正処理から解放するようにしている。特開２０１６−２１９０９２号公報には、誤り訂正機能を内蔵したフラッシュメモリデバイスが開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１６−２１９０９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＮＡＮＤフラッシュメモリにＬＤＰＣ符号に基く誤り訂正機能を内蔵させても、誤り訂正の際、ＮＡＮＤフラッシュメモリ内でデータが繰り返しリードされることがあり、上位コントローラからのコマンド契機で実行されるリード要求の処理が遅れ、フラッシュドライブの性能指標であるリードレスポンス時間の劣化が免れ得ないという課題がある。
【０００８】
そこで、本発明は、誤り訂正機能をフラッシュドライブに内蔵させても、リードレスポンス性能が低下しないようにしたストレージシステムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明は、フラッシュドライブをデータの記憶領域として備えるストレージシステムであって、前記フラッシュドライブは、複数のフラッシュメモリチップと、前記複数のメモリチップの少なくとも一つに対するリード要求を制御するメモリコントローラと、を備え、前記複数のメモリチップの夫々は、メモリブロックと、前記リード要求に基いて、前記メモリブロックから読み出されたデータの誤りを、誤り訂正符号によって訂正する制御モジュールと、を備え、前記メモリコントローラは前記リード要求を優先度で分類し、前記制御モジュールは、前記優先度に基いて、前記リード要求に基くデータの誤りを訂正する、というものである。
【発明の効果】
【００１０】
本発明によれば、誤り訂正機能をフラッシュドライブに内蔵させても、リードレスポンス性能が低下しないようにしたストレージシステムを提供することができる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明の実施形態に係るストレージシステムを備えるコンピュータシステムのブロック図である。
【図２】図２はＦＭＤ（フラッシュドライブ）のブロック図である。
【図３】図３は、ＦＭＤの各ＦＭ（フラッシュメモリ）チップのブロック図である。
【図４】図４は、制御モジュールのブロック図である。
【図５】図５は、誤り訂正の機能を、フラッシュコントローラ側に存在させた形態の機能ブロックである。
【図６】ＦＭＤ側にＬＤＰＣの機能を搭載したＥＺ ＮＡＮＤの機能ブロック図である。
【図７】図７はＦＭＤの機能ブロック図である。
【図８】図８はＦＭチップの制御モジュールの動作のフローチャートである。
【発明を実施するための形態】
【００１２】
次に、本発明の実施形態について説明する。図１は、ストレージシステム１０を備えるコンピュータシステムのブロック図である。ストレージシステム１０は、複数のＦＭＤ（フラッシュ（メモリ）ドライブ）１２を備える。符号１４は、ＦＭＤ１２に対するデータの入出力を制御するＲＡＩＤコントローラ（上位装置）である。ＲＡＩＤコントローラ１４は、ＳＡＮ（Storage Area Network）等のネットワーク１６を介して、ホスト計算機１８と接続している。ＲＡＩＤコントローラ１４は、ＦＭＤ１２に対するデータの入出力を制御する。ストレージシステムをストレージと言い換え、ストレージシステムをストレージ１０とコントローラ１４とを含むものとして定義してもよい。
【００１３】
図２はＦＭＤ１２のブロック図である。ＦＭＤ１２は、複数のＦＭチップ（フラッシュメモリチップ）２０と、フラッシュコントローラ２２を備える。ＦＭチップ２０は、ＮＡＮＤフラッシュメモリである。フラッシュコントローラ２２は、フラッシュドライブＩ／Ｆ（インターフェース）３０と、ＣＰＵ３２と、メモリ３４と、ＦＭチップＩ／Ｆ３６とを備える。フラッシュドライブＩ／Ｆ３０は、ＲＡＩＤコントローラ１４とフラッシュコントローラ２２とを接続する。ＦＭチップＩ／Ｆ３６は、ＦＭチップ２０とフラッシュコントローラ２２とを接続する。
【００１４】
図３は、ＦＭＤ１２の各ＦＭチップ２０のブロック図である。ＦＭチップ２０は、制御モジュール４０と、複数のＦＭブロック４２とを備える。ＦＭブロック４２は物理ブロック４４からなり、物理ブロック４４は、固定サイズの記憶領域であって、そのサイズは例えば２メガバイトである。物理ブロック４４はデータを一括消去する単位の記憶領域である。物理ブロック４４には、複数の物理ページ４６が含まれる。物理ページ４６は、固定サイズの記憶領域であり、そのサイズは例えば８キロバイトである。物理ページ４６はデータの書込み及び読み出しをする単位の記憶領域である。制御モジュール４０は少なくとも一つのＦＭブロック４４に対するリード・ライトを制御する。
【００１５】
制御モジュール４０は、ＦＭチップ２０に対するデータのライト・リード、そして、データの誤り訂正を実行する。図４は、制御モジュール４０のブロック図である。制御モジュール４０は、フラッシュコントローラ２２に接続するインターフェース５０と、リード／ライトデータを一時的に格納し、そして、後述のキューを形成し、キューにリード要求を記憶するバッファ５２と、ライトデータからＬＤＰＣ符号を発生するＬＤＰＣエンコーダ５４と、ライトデータ・ＬＤＰＣ符号を書き込み対象のＦＭブロック４２に書き込み制御モジュール５６と、リードデータのＬＤＰＣ符号をデコードして、データの誤りを検査するＬＤＰＣデコーダ５８と、ＦＭブロック４２からデータを読み出し制御モジュール６０と、ＦＭブロック４２に接続するインターフェース６２と、を備える。
【００１６】
ＬＤＰＣエンコーダ５４と、書き込み制御モジュール５６と、ＬＤＰＣデコーダ５８と、そして、読み出し制御モジュール６０は、ハードウェア、及び/又は、ソフトウェアによって実現される。これらをユニット、部、手段、又は、機能等と適宜言い換えてもよい。
【００１７】
ＬＤＰＣデコーダ５８が行う復号化のアルゴリズムには、ハードＬＤＰＣ５８Ａ（第１のタイプ）と、ソフトＬＤＰＣ５８Ｂ（第２のタイプ）とがある。ハードＬＤＰＣ５８Ａは固定データ(ハードデータ)に対して適用され、ソフトＬＤＰＣ５８Ｂは、そのデータが信頼できる確率で重みづけされたデータ(ソフトデータ)に対して適用される。ソフトデータはリード電圧を変えて複数回読み出された複数のデータから生成する。ＬＤＰＣデコーダ５８は、読み出し制御モジュール６０からのデータに誤りがある場合には、先ず、ハードＬＤＰＣ５８Ａを適用して誤り訂正を行い、これに失敗すると、ソフトＬＤＰＣ５８Ｂを適用する。ソフトＬＤＰＣ５８Ｂでは、読み出し制御モジュール６０は、ＦＭブロック４２から、リード電圧を変えてデータを複数回読み出す、即ち、複数の段階がある。
【００１８】
図５は、誤り訂正の機能を、既述の実施形態とは異なり、フラッシュコントローラ側に存在させた形態の機能ブロックである。フラッシュコントローラ２２はＦＭブロック４２からデータをリードすると、データに誤りがある否かをチェックし、誤りがある場合には、ハードＬＤＰＣ５８Ａによって、誤り訂正を行う。誤り訂正に失敗した場合は、フラッシュコントローラ２２はＦＭブロック４２からデータを繰返しリードして、ソフトＬＤＰＣ５８Ｂを行い、誤り訂正したデータを上位装置に出力する。ＬＤＰＣは他の誤り訂正に比べて、パラメータ、データが増大し、誤り訂正のための制御は複雑になる。特に、ソフトＬＤＰＣでは、ＦＭブロック４２からフラッシュコントローラ２２側へデータが繰り返し読み出され、誤りの数が増えると誤り訂正の処理時間が増加し、一方、フラッシュコントローラ２２とＦＭブロック４２との間のバスも占有されてしまう。その結果、ＦＭＤ１２の性能指標であるユーザーデータのリードレスポンス時間が悪化する。
【００１９】
ＦＭＤ１２側にＬＤＰＣの機能を搭載したＥＺ ＮＡＮＤ（図６）でも、ソフトＬＤＰＣ５８Ｂにおいて、ＦＭブロック４２からデータが繰り返しリードされることは変わりがない。ＦＭＤ１２におけるデータのリードには、ＲＡＩＤコントローラ１４のような上位装置からのコマンド契機で実施する態様と、リフレッシュのように、コマンドとは非同期に実施される態様とがあるが、後者の態様において、リードされたデータに誤り数が多いと、ＦＭチップ２０の制御モジュール４０が、その訂正のための処理に張り付いてしまう。その結果、コマンド契機で実施するリードが遅れ、フラッシュドライブの性能指標であるリードレスポンス時間が低下することは免れない。
【００２０】
これに対して、本発明は、リード要求の種類、態様、特性、属性、用途等に応じて優先度を設定することにより、リフレッシュの際のリード要求等直ぐに実行する必要が無い、優先度が低いリード要求に伴う誤り訂正の処理を中断して、優先度が高いリード要求を処理できるようにしたため、コマンド契機で実施するリード要求の処理が遅れないようにしている。
【００２１】
次に、本発明の実施形態の動作を図７、図８に基いて説明する。図７はＦＭＤ１２の機能ブロック図であり、図８はＦＭチップ２０の制御モジュール４０の動作のフローチャートである。ＦＭＤ１２は、リード要求を優先度に従って分類し、リード要求を、キューを利用して処理する。ＦＭチップ２０の制御モジュール（バッファ５２）には、優先されるリード要求が順番に積まれる優先キュー１０２と、優先されないリード要求が順番に積まれる非優先キュー１００が設けられる。フラッシュコントローラ２２は、管理テーブルを利用する等して、リード要求について優先度を設定し、優先度に基いてリード要求を分類する。
【００２２】
フラッシュコントローラ２２は、優先されるリード要求を優先キュー１０２に積み、非優先のリード要求を非優先キュー１００に積む（記録する）。優先キュー１０２、非優先キュー１００は、共に、ＦＩＦＯとして形成されてよい。フラッシュコントローラ２２は、例えば、上位装置１４からのリードコマンド２００からリード要求を形成して（２０１）、リード要求２０２を優先キュー１０２に積み（２０４）、ＦＭチップ２０のリフレッシュ等の非同期（２０６）のリード要求であって、急いで処理される必要性が低いリード要求を非優先キュー１００に積む（２０８）。
【００２３】
制御モジュール４０は、所定タイミング毎に図８のフローチャートを実行する。フローチャートがスタートすると、読み出し制御モジュール６０は、優先キュー１０２と非優先キュー１００とを参照し、両者の少なくとも一方にキューが積まれているか否かを判定する（図８：ＳＰ１）。
【００２４】
読み出し制御モジュール６０は、これを否定判定するとフローチャートを終了し、肯定判定すると、優先キュー１０２と非優先キュー１００との夫々にリード要求が積まれているか否かを判定する（ＳＰ２）。読み出し制御モジュール６０は、この判定を否定すると、リード要求が積まれている方のキューを選択して、これからリード要求を取得する（図７：２１０，２１２，２１４、図８：ＳＰ３）。
【００２５】
読み出し制御モジュール６０は、この判定を肯定すると、非優先キュー１００、又は、優先キュー１０２を選択してリード要求を取得する（図８：ＳＰ４）。読み出し制御モジュール６０は、前回リード要求を取得したのが非優先キューであれば、今回、優先キューからリード要求を取得し、前回リード要求を優先キューから取得したのであれば、今回、リード要求を非優先キューから取得する、のように優先キュー、非優先キューを交互に選択してリード要求を取得する。なお、読み出し制御モジュール６０は、常に、優先キューから先にリード要求を取得するようにしてもよい。また、読み出し制御モジュール６０は、優先キュー１０２から１度に２のリード要求を取得し、非優先キュー１００からは１つのリード要求を取得する、というように、優先キューからのリード要求の取得を優位にしてもよい。
【００２６】
読み出し制御モジュール６０は、リード要求に基いて、ＦＭブロック４２からデータをリードし（図７：２１６）、データをＬＤＰＣデコーダ５８に渡す（図７：２１８）。ＬＤＰＣデコーダ５８のハードＬＤＰＣ５８Ａは、このデータのＬＤＰＣをデコードして、データに誤りがあるか否かをチェックし（図７：２２０、図８：ＳＰ５）、誤りがなければデータをフラッシュコントローラ２２に転送する（図７：２２２，２２４、図８：ＳＰ６）。
【００２７】
図８のＳＰ５において、データの誤りがあればこれを訂正する。ＬＤＰＣデコーダ５８は、優先キュー１０２のリード要求に伴うデータの誤り訂正を、非優先キュー１００のリード要求に伴うデータの誤り訂正より優先させる。すなわち、ＬＤＰＣデコーダ５８は、優先キュー１０２のリード要求に伴うデータの誤り訂正では、ソフトＬＤＰＣ５８Ｂまで実行し、非優先キューのリード要求に伴うデータの誤り訂正では、ハードＬＤＰＣ５８Ａの終了後、優先キューのリード要求がある場合には、ソフトＬＤＰＣ５８Ｂの段階で誤り訂正を中断し、優先キュー１０２のリード要求の処理が終了した後、中断された処理を再開する。
【００２８】
ＬＤＰＣデコーダ５８は、ＳＰ５でデータに誤りがあると判定すると優先キュー１０２に対する処理か否かを判定し（ＳＰ７）、これを肯定するとハードＬＤＰＣ５８Ａによってデータの誤り訂正を行う（図７：２２０，２２６、図８：ＳＰ８）。ＬＤＰＣデコーダは、誤り訂正に成功すると（図８：ＳＰ９）、フラッシュコントローラ２２に訂正後のデータを転送する（図７：２２２，２２４、図８：ＳＰ６）。
【００２９】
ＬＤＰＣデコーダ５８は、ハードＬＤＰＣ５８Ａに基く誤り訂正を失敗すると（図８：ＳＰ９がＮｏ）、非優先キュー１００に対する処理か否かを判定し（図８：ＳＰ１０）、これを否定すると、ソフトＬＤＰＣ５８Ｂのリード処理を開始する（図７：２２８、図８：ＳＰ１１）。
【００３０】
ＬＤＰＣデコーダ５８からソフトＬＤＰＣ５８Ｂを開始する旨の情報を得た読み出し制御モジュール６０は、所定のリード電圧でＦＭブロック４２のデータをリードする（図７：２３０）。ＬＤＰＣデコーダ５８は、ソフトＬＤＰＣ５８Ｂの対象が非優先キュー１００のリード要求に対してであり、かつ、優先キュー１０２にリード要求が積まれているか否かを判定し（図８：ＳＰ１２）、ソフトＬＤＰＣ５８Ｂの対象が優先キュー１０２のリード要求である、又は、ソフトＬＤＰＣ５８Ｂの対象が非優先キュー１０２のリード要求であっても優先キュー１００にリード要求が積まれていない場合には、この判定を否定して、読み出し制御モジュール６０が全てのリード電圧（リード電圧を変えた複数のリード電圧）でリード要求のデータをリードしたか否か、即ち、ソフトＬＤＰＣ５８Ｂのためのリードの終了を判定する（図８：ＳＰ１３）。
【００３１】
ＬＤＰＣデコーダ５８は、ＳＰ１３の判定を否定すると、ＳＰ１１にリターンして、他のリード電圧でデータをリードする。ＬＤＰＣデコーダ５８は、ＳＰ１３の判定を肯定すると、ソフトＬＤＰＣ５８Ｂのためのデータリードを終了し、複数のデータに基いて、ソフトＬＤＰＣ５８Ｂを実行する（図８：ＳＰ１４）。ＬＤＰＣデコーダ５８は、次いで、ソフトＬＤＰＣ５８Ｂによって訂正されたデータを、又は、ソフトＬＤＰＣによってデータが訂正できなかった場合には、その情報をフラッシュコントローラ２２に送信する（図７：２２８，２３２、図８：ＳＰ１５）。
【００３２】
読み出し制御モジュール６０が非優先キュー１００のリード要求について、ソフトＬＤＰＣ５８Ｂのためのリード処理を行っている間に（図８：ＳＰ１１−ＳＰ１３）、優先キュー１０２にリード要求が積まれたことを判定すると（図８：ＳＰ１２がＹｅｓ）、ＬＤＰＣデコーダ５８は、ＳＰ１６に移行して、誤り訂正、即ち、ソフトＬＤＰＣ５８Ｂのためのリード処理を中断し、リード要求に、中断フラグと中断情報（図７：２４２）を付与して、リード要求を非優先キュー１００に戻す（図７：２４０、図８：ＳＰ１６）。
【００３３】
その後、ＬＤＰＣデコーダ５８は、ＳＰ４において、前回が非優先キュー１００のリード要求を取得したため、今回は優先キュー１０２のリード要求を取得して、非優先キュー１００に対する処理よりも優先キュー１０２に対する処理を優先させる。
【００３４】
ＬＤＰＣデコーダ５８は、優先キュー１０２に対する処理を終了すると、ＳＰ１７において、非優先キュー１００のリード要求に対する処理が初回か否かを、リード要求に中断フラグが付加されているか否かに応じて判定する。リード要求に中断フラグが付加されていない場合には、処理が初回であると判定して、ＳＰ８に移行する。リード要求に中断フラグが付加されている場合には、処理が２回目以降であると判定して、ＳＰ１１に移行し、中断地点からソフトＬＤＰＣ５８Ｂの処理を再開させて、ソフトＬＤＰＣ５８Ｂのためのデータのリードを継続させる。
【００３５】
優先キュー１０２に積まれるリード要求は、リードコマンドと、リード対象アドレス（ＦＭブロック）と、優先度情報を含む。非優先キュー１００に積まれるリード要求の情報は、優先キュー１０２に積まれるリード要求の情報に加えて、既述の中断に関する情報を備える。中断に関する情報は、ソフトＰＤＬＣ５８Ｂの再開に役立つ情報でよく、例えば、中断されたことを表すフラグ、中断された時点を表す（又は、再開されるべき時点を表す）、例えば、リード電圧、そして、中断されるまでのリードデータがある。中断に関する情報はバッファ５２に記録される。
【００３６】
優先キュー、非優先キューの「優先」、「非優先」とは絶対的なものでなく、複数のリード要求の重要度（例えば、先に処理されるべきリード要求か、後回しにしてよいリード要求か等）を比較して、優先キュー、又は、非優先キューが決定されてよい。既述のとおり、上位装置のリードコマンド契機のリード要求は、リードコマンドに非同期のリード要求（リフレッシュ）よりも優先される。「優先」、「非優先」は「高優先」、「低優先」とされてもよい。「優先」、「非優先」のように、二つの区別ではなく、「高優先」、「中優先」、「低優先」、「非優先」のように、３以上に区別されてもよい。また、「優先」、「非優先」の夫々の中で、リード要求の優劣が存在してもよい。リードコマンド契機のリード要求には、管理情報に対するリード要求と、データに対するリード要求がある。前者は後者よりも優先されてよい。また、リードコマンドに非同期のリード要求には、リクラメーションと、リフレッシュがある。前者は、メモリの空き領域の大小、ＩＯ負荷の大小によって、その優先度は変わるが、通常、後者より優先されてよい。
【００３７】
以上説明した実施形態は、本発明の技術思想の範囲内で適宜、当業者によって変更されてよい。図面に記載された実施形態は、一例であって、本発明を限定するものではない。
【図１】
2019082767.tif 000003
【図２】
2019082767.tif 000004
【図３】
2019082767.tif 000005
【図４】
2019082767.tif 000006
【図５】
2019082767.tif 000007
【図６】
2019082767.tif 000008
【図７】
2019082767.tif 000009
【図８】
2019082767.tif 000010