(57)【要約】【課題】電圧の昇降圧動作における回路損傷等のリスクを低減しつつ、昇降圧の効率を向上することができるスイッチング電源を提供する。【解決手段】入力端及び出力端と、入力端から電圧を入力させるための第１スイッチング回路、及び入力した電圧を変換した後に出力端Ｏから出力させるための第２スイッチング回路を含む電圧変換器と、第１スイッチング回路、及び第２スイッチング回路を選択的に順次駆動させる制御信号を出力する制御回路と、第１スイッチング回路、及び第２スイッチング回路のうちのいずれか一方を駆動するための制御信号を基に、駆動させていない他方の次の駆動のタイミングを遅延させることで、第１スイッチング回路、及び第２スイッチング回路両方がオフとなるデッドタイムを設ける遅延回路と、を備える。を備える。【選択図】図１
2019103357.tif 000002
【特許請求の範囲】
【請求項１】
入力端及び出力端と、
前記入力端から電圧を入力させるための第１スイッチング回路、及び前記入力した電圧を変換した後に前記出力端から出力させるための第２スイッチング回路を含む電圧変換器と、
前記第１スイッチング回路、及び前記第２スイッチング回路を選択的に順次駆動させる制御信号を出力する制御回路と、
前記第１スイッチング回路、及び前記第２スイッチング回路のうちのいずれか一方を駆動するための前記制御信号を基に、駆動させていない他方の次の駆動のタイミングを遅延させることで、前記第１スイッチング回路、及び前記第２スイッチング回路両方がオフとなるデッドタイムを設ける遅延回路と、
を具備するスイッチング電源。
【請求項２】
前記遅延回路は、前記制御回路における前記駆動させている一方に対して前記制御信号を出力するための信号出力端に接続される第１抵抗と、前記第１抵抗と直列に接続する第２抵抗と、前記第２抵抗と並列に接続されるコンデンサと、前記第１抵抗、及び前記第２抵抗の間にゲートが接続され、前記駆動させていない他方にドレインが接続されるスイッチング素子と、を有する請求項１に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力した電圧を変換して出力するスイッチング電源に関する。
【背景技術】
【０００２】
スイッチング電源は、入力端及び出力端を有し、入力端から入力した電圧を変換して出力端へ出力している。当該スイッチング電源では、内部に設けられた入力端から電圧を入力させるための第１トランジスタ、及び変換した電圧を出力端から出力させるための第２トランジスタを専用ＩＣから出力される制御信号によりオンオフすることで、入力端から入力した電圧を出力端から出力している。上記スイッチング電源は、第１トランジスタ、及び第２トランジスタ両方がオフとなる時間（デッドタイム）を設け、第１トランジスタ、及び第２トランジスタ両方が同時にオンしないように構成されている。当該デッドタイムは、専用ＩＣにより固定されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１１２２４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一方で、第１トランジスタ、及び第２トランジスタのオンオフは、専用ＩＣにて制御しているため、汎用性の高いＩＣを使用することができない。また、デッドタイムが専用ＩＣにより固定されているため、回路の構成によっては、第１トランジスタ、及び第２トランジスタを同時にオンする可能性がある。第１トランジスタ、及び第２トランジスタを同時オンすることにより、回路が損傷する。さらに、デッドタイムが専用ＩＣにより固定されているため、任意のデッドタイムに調整することができない。これにより、回路に最適なデッドタイムに調整することができないため、スイッチング電源における昇降圧の効率を向上させることができない。
【０００５】
本発明はこのような事情を考慮してなされたものであり、その目的とするところは、電圧の昇降圧動作における回路損傷等のリスクを低減しつつ、昇降圧の効率を向上することができるスイッチング電源を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本実施形態に係るスイッチング電源は、入力端及び出力端と、前記入力端から電圧を入力させるための第１スイッチング回路、及び前記入力した電圧を変換した後に前記出力端から出力させるための第２スイッチング回路を含む電圧変換器と、前記第１スイッチング回路、及び前記第２スイッチング回路を選択的に順次駆動させる制御信号を出力する制御回路と、前記第１スイッチング回路、及び前記第２スイッチング回路のうちのいずれか一方を駆動するための前記制御信号を基に、駆動させていない他方の次の駆動のタイミングを遅延させることで、前記第１スイッチング回路、及び前記第２スイッチング回路両方がオフとなるデッドタイムを設ける遅延回路と、を具備する。
【０００７】
上記構成によれば、本実施形態に係るスイッチング電源は、遅延回路により、第１スイッチング回路、及び第２スイッチング回路両方がオフとなるデッドタイムを設けるようにしている。これにより、第１スイッチング回路、及び第２スイッチング回路が同時にオンすることを防ぐことができる。また、様々なタイミングで第１制御信号、及び第２制御信号が入力されてもデッドタイムを確保し、第１スイッチング回路、及び第２スイッチング回路が同時にオンすることを防ぐことができる。
【発明の効果】
【０００８】
本実施形態に係るスイッチング電源は、電圧の昇降圧動作における回路損傷等のリスクを低減しつつ、昇降圧の効率を向上することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態に係るスイッチング電源を示すブロック図である。
【図２】図１に示すスイッチング電源の一例を示す回路図である。
【図３】第１スイッチング回路、及び第２スイッチング回路に第１制御信号、及び第２制御信号が交互に入力される場合のタイミングチャートである。
【図４】第１スイッチング回路、及び第２スイッチング回路に第１制御信号、及び第２制御信号が離散的に入力される場合のタイミングチャートである。
【図５】第１スイッチング回路、及び第２スイッチング回路に第１制御信号、及び第２制御信号が重なって入力される場合のタイミングチャートである。
【図６】変形例に係るスイッチング電源の一例を示す回路図である。
【図７】変形例において、第１スイッチング回路、及び第２スイッチング回路に第１制御信号、及び第２制御信号が交互に入力される場合のタイミングチャートである。
【図８】変形例において、第１スイッチング回路、及び第２スイッチング回路に第１制御信号、及び第２制御信号が離散的に入力される場合のタイミングチャートである。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施形態に係るスイッチング電源について、図面を参照して説明する。なお、本実施形態は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
【００１１】
図１は、本実施形態に係るスイッチング電源を示すブロック図である。図１に示すスイッチング電源は、例えば、第１正極端Ｔ１及び第１負極端Ｔ２を有する入力端Ｉから入力された電圧を変換して、第２正極端Ｔ３及び第２負極端Ｔ４を有する出力端Ｏから出力する装置である。図１に示すスイッチング電源は、電圧変換器１０、制御回路２０、及び遅延回路３０を有する。
【００１２】
電圧変換器１０は、入力端Ｉから入力された電圧を変換して、出力端Ｏから出力する。電圧変換器１０は、入力端Ｉから電圧を入力させるための第１スイッチング回路ＳＷ１と、入力した電圧を変換した後に出力端Ｏから出力させるための第２スイッチング回路ＳＷ２とを含む。
【００１３】
制御回路２０は、上記第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２を選択的に順次駆動させる制御信号を出力する。例えば、制御回路２０は、第１スイッチング回路ＳＷ１をオンする第１制御信号、及び第２スイッチング回路ＳＷ２をオンする第２制御信号を出力する。制御回路２０から出力される第１制御信号、及び第２制御信号は、一定の周期でオン期間、又はオフ期間を繰り返すパルス信号である。制御回路２０は、例えば、汎用のＩＣである。制御回路２０は、外部電源Ｖｃｃに接続されている。
【００１４】
遅延回路３０は、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２のうちのいずれか一方を駆動するための制御信号を基に、駆動させていない他方の次の駆動のタイミングを遅延させる。例えば、遅延回路３０は、第１スイッチング回路ＳＷ１をオンする第１制御信号を基に、駆動させていない第２スイッチング回路ＳＷ２を次にオンするタイミングを遅延させる。また、遅延回路３０は、第２スイッチング回路ＳＷ２をオンする第２制御信号を基に、駆動させていない第１スイッチング回路ＳＷ１を次にオンするタイミングを遅延させる。これにより、遅延回路３０は、第１スイッチング回路、及び第２スイッチング回路ＳＷ２を選択的に順次駆動させる過程において、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２両方がオフとなるデッドタイムを設ける。
【００１５】
さらに、図１に示す各部の詳細な回路構成について、図２を参照して説明する。図２は、図１に示すスイッチング電源の一例を示す回路図である。ここで、図２に示す電圧変換器１０は、トランスＴｒを含んでいる。図２に示すように、第１正極端Ｔ１は、トランスの一次巻線の一端Ｔ５に接続される。第１負極端Ｔ２は、トランスＴｒの一次巻線の他端Ｔ６に接続される。第２正極端Ｔ３は、トランスの二次巻線の一端Ｔ７に接続される。第２負極端Ｔ４は、トランスＴｒの二次巻線の他端Ｔ８に接続される。第２負極端Ｔ４は、グランドＧＮＤに地絡される。
【００１６】
また、図２に示す電圧変換器１０は、コイルＬと、第１コンデンサＣ１とを含む。コイルＬは、トランスＴｒの二次巻線の一端Ｔ７、及び第２正極端Ｔ３の間に接続される。第１コンデンサＣ１の一端は、コイルＬの正極端側の他端、及び第２正極端Ｔ３の間に接続される。また、第１コンデンサＣ１の他端は、第２負極端Ｔ４に接続される。つまり、第１コンデンサＣ１の他端は、グランドＧＮＤに地絡される。すなわち、図２に示す電圧変換器１０は、入力端Ｉと出力端Ｏとの間にトランスＴｒを設け、入力端Ｉから入力された電圧を降圧して出力端Ｏから出力する絶縁型降圧コンバータである。以降、実施形態では、説明の便宜上、第２負極端Ｔ４に接続される場合、グランドＧＮＤに地絡されると記載する。
【００１７】
また、トランスＴｒの一次巻線側への電圧の入力は、入力側スイッチング回路Ｑｉｎにより管理されている。入力側スイッチング回路Ｑｉｎのゲートは、図示しないスイッチング電源に接続されている。
【００１８】
第１スイッチング回路ＳＷ１は、トランスＴｒの二次巻線の他端Ｔ８、及び第２負極端Ｔ４の間に接続される。第１スイッチング回路ＳＷ１の駆動は、入力側スイッチング回路Ｑｉｎの駆動に同期している。例えば、入力側スイッチング回路Ｑｉｎがオンとなった場合、第１スイッチング回路ＳＷ１は、オンとなる。第２スイッチング回路ＳＷ２の一端は、トランスＴｒの二次巻線の一端Ｔ７、及びコイルＬの第１正極端側の一端の間に接続される。また、第２スイッチング回路ＳＷ２の他端は、グランドＧＮＤに地絡される。
【００１９】
ここで、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２の回路構成について詳しく説明する。第１スイッチング回路ＳＷ１は、第１抵抗Ｒ１、第２抵抗Ｒ２、及び第１スイッチング素子Ｑ１を有する。第１抵抗Ｒ１の一端は、制御回路２０における第１制御信号（図２に示すＡ信号）を出力するための第１の信号出力端Ｏ１に接続される。第２抵抗Ｒ２は、第１抵抗Ｒ１と直列に接続される。すなわち、第２抵抗Ｒ２の一端は、第１抵抗Ｒ１の他端に接続される。また、第２抵抗Ｒ２の他端は、グランドＧＮＤに地絡される。第１スイッチング素子Ｑ１は、例えば、ｎチャネルＭＯＳ−ＦＥＴである。第１スイッチング素子Ｑ１のゲートは、第１抵抗Ｒ１、及び第２抵抗Ｒ２の間に接続される。また、第１スイッチング素子Ｑ１のドレインは、トランスＴｒの二次巻線の他端Ｔ８に接続される。また、第１スイッチング素子Ｑ１のソースは、グランドＧＮＤに地絡される。
【００２０】
第２スイッチング回路ＳＷ２は、第３抵抗Ｒ３、第４抵抗Ｒ４、及び第２スイッチング素子Ｑ２を有する。第３抵抗Ｒ３の一端は、制御回路２０における第２制御信号（図２に示すＢ信号）を出力するための第２の信号出力端Ｏ２に接続される。第４抵抗Ｒ４は、第３抵抗Ｒ３と直列に接続される。すなわち、第４抵抗Ｒ４の一端は、第３抵抗Ｒ３の他端に接続される。また、第４抵抗Ｒ４の他端は、グランドＧＮＤに地絡される。第２スイッチング素子Ｑ２は、例えば、ｎチャネルＭＯＳ−ＦＥＴである。第２スイッチング素子Ｑ２のゲートは、第３抵抗Ｒ３、及び第４抵抗Ｒ４の間に接続される。また、第２スイッチング素子Ｑ２のドレインは、トランスＴｒの二次巻線の一端Ｔ７、及びコイルＬの第１正極端側の一端の間に接続される。また、第２スイッチング素子Ｑ２のソースは、グランドＧＮＤに地絡される。
【００２１】
遅延回路３０は、第１遅延回路３１、及び第２遅延回路３２を有する。第１遅延回路３１は、第１スイッチング回路ＳＷ１をオンする第１制御信号を基に、駆動させていない第２スイッチング回路ＳＷ２を次にオンするタイミングを遅延させる。第１遅延回路３１は、第５抵抗Ｒ５、第６抵抗Ｒ６、及び第３スイッチング素子Ｑ３を有する。第５抵抗Ｒ５の一端は、第１の信号出力端Ｏ１、及び第１抵抗Ｒ１の間に接続される。第６抵抗Ｒ６は、第５抵抗Ｒ５と直列に接続される。すなわち、第６抵抗Ｒ６の一端は、第５抵抗Ｒ５の他端に接続される。また、第６抵抗Ｒ６の他端は、グランドＧＮＤに地絡される。第２コンデンサＣ２は、第６抵抗Ｒ６と並列に接続される。すなわち、第２コンデンサＣ２の一端は、第５抵抗Ｒ５、及び第６抵抗Ｒ６の間、かつ第３スイッチング素子Ｑ３のゲートに接続される。また、第２コンデンサＣ２の他端は、グランドＧＮＤに接続される。第３スイッチング素子Ｑ３のゲートは、第５抵抗Ｒ５、及び第６抵抗Ｒ６の間に接続される。また、第３スイッチング素子Ｑ３のドレインは、第３抵抗Ｒ３、及び第４抵抗Ｒ４の間、かつ第２スイッチング素子Ｑ２のゲートに接続される。また、第３スイッチング素子Ｑ３のソースは、グランドＧＮＤに地絡される。
【００２２】
第２遅延回路３２は、第２スイッチング回路ＳＷ２をオンする第２制御信号を基に、駆動させていない第１スイッチング回路ＳＷ１を次にオンするタイミングを遅延させる。第２遅延回路３２は、第７抵抗Ｒ７、第８抵抗Ｒ８、及び第４スイッチング素子Ｑ４を有する。第７抵抗Ｒ７の一端は、第２の信号出力端Ｏ２に接続される。第８抵抗Ｒ８は、第７抵抗Ｒ７と直列に接続される。すなわち、第８抵抗Ｒ８の一端は、第７抵抗Ｒ７の他端に接続される。第８抵抗Ｒ８の他端は、グランドＧＮＤに地絡される。第３コンデンサＣ３は、第８抵抗Ｒ８と並列に接続される。すなわち、第８抵抗Ｒ８の一端は、第７抵抗Ｒ７、及び第８抵抗Ｒ８の間、かつ第４スイッチング素子Ｑ４のゲートに接続される。また、第８抵抗Ｒ８の他端は、グランドＧＮＤに地絡される。第４スイッチング素子Ｑ４のゲートは、第７抵抗Ｒ７、及び第８抵抗Ｒ８の間に接続される。また、第４スイッチング素子Ｑ４のドレインは、第１抵抗Ｒ１、及び第１抵抗Ｒ１の間、かつ第１スイッチング素子Ｑ１のゲートに接続される。また、第４スイッチング素子Ｑ４のソースは、グランドＧＮＤに地絡される。
【００２３】
ここで、本実施形態における第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２のオンオフに伴う各素子の状態について、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２のオンオフに関するタイミングチャートと共に説明する。なお、本実施形態では、第１制御信号、及び第２制御信号が交互に入力される場合、第１制御信号、及び第２制御信号が離散的に入力される場合、第１制御信号、及び第２制御信号が重なって入力される場合に分けて記載する。また、以下の実施形態において、重複する記載については必要に応じて省略することとする。
【００２４】
（第１制御信号、及び第２制御信号が交互に入力される場合）
図３は、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２に第１制御信号、及び第２制御信号が交互に入力される場合のタイミングチャートである。図３に示すタイミングチャートは、制御回路２０により第１スイッチング回路ＳＷ１をオンする第１制御信号（図３に示すＡ信号）、及び第２スイッチング回路ＳＷ２をオンする第２制御信号（図３に示すＢ信号）を交互に入力した場合の第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第４スイッチング素子Ｑ４におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、並びに第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓを示している。すなわち、図３は、上記Ａ信号、及びＢ信号を交互に入力した場合のスイッチング電源に含まれる各素子の状態を示している。
【００２５】
（Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間（第１期間））
まず、図３に示すＡ信号がオンとなってからＡ信号がオフになる直前までの期間において、第１抵抗Ｒ１を通過したＡ信号が第１スイッチング素子Ｑ１のゲートに入力される。これにより、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓがオンとなる。また、第１スイッチング素子Ｑ１におけるドレインソース間電圧Ｖｄｓがオンとなる。すなわち、第１スイッチング素子Ｑ１は、オンとなる。
【００２６】
また、第５抵抗Ｒ５を通過したＡ信号が第２コンデンサＣ２に入力される。これにより、第２コンデンサＣ２は、電荷を蓄積する。一方、第５抵抗Ｒ５を通過したＡ信号が第３スイッチング素子Ｑ３のゲートにも入力される。これにより、第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓがオンとなる。また、第３スイッチング素子Ｑ３におけるドレインソース間電圧Ｖｄｓがオンとなる。すなわち、第３スイッチング素子Ｑ３は、オンとなる。
【００２７】
（Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間（第２期間））
次に、Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間において、Ａ信号が第１スイッチング素子Ｑ１のゲートに入力されない。これにより、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓがオフとなる。また、第１スイッチング素子Ｑ１におけるドレインソース間電圧Ｖｄｓがオフとなる。すなわち、第１スイッチング素子Ｑ１は、オフとなる。
【００２８】
また、Ａ信号が第２コンデンサＣ２に入力されない。第２コンデンサＣ２は、蓄積した電荷を第３スイッチング素子Ｑ３のゲートに供給する。ここで、第２コンデンサＣ２から出力された電荷の一部は、Ａ信号の供給経路を介して、第１スイッチング素子Ｑ１のゲートにも供給される。しかし、供給経路に第５抵抗Ｒ５、及び第１抵抗Ｒ１が存在するため、電圧が下がる。これにより、電荷の一部が第１スイッチング素子Ｑ１のゲートに入力されても、第１スイッチング素子Ｑ１のゲート閾値電圧が所定の値まで上昇しない。すなわち、第１スイッチング素子Ｑ１は、オンとならない。
【００２９】
また、Ａ信号が第３スイッチング素子Ｑ３のゲートに入力されない。これにより、第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓがオフとなる。また、第３スイッチング素子Ｑ３におけるドレインソース間電圧Ｖｄｓがオフとなる。すなわち、第３スイッチング素子Ｑ３は、オフとなる。このとき、第３スイッチング素子Ｑ３は、第１スイッチング素子Ｑ１より遅れてオフとなる。この理由としては、第３スイッチング素子Ｑ３のゲートに第２コンデンサＣ２から電荷が供給されているためである。第２コンデンサＣ２から電荷が供給されることにより、第３スイッチング素子Ｑ３のゲート閾値電圧を超える電圧が所定の時間だけかかる。ここで、所定の時間は、第２コンデンサＣ２に供給されるＢ信号のパルス幅、並びに第５抵抗Ｒ５、第６抵抗Ｒ６、及び第２コンデンサＣ２から算出される時定数から求めることができる。本実施形態において、第３スイッチング素子Ｑ３では、第２コンデンサＣ２に供給されるＢ信号のパルス幅、並びに第５抵抗Ｒ５、第６抵抗Ｒ６、及び第２コンデンサＣ２から算出される所定の時間の分だけ、オフとなるタイミングが遅くなる。一定時間経過後、第３スイッチング素子Ｑ３は、オフとなる。
【００３０】
（Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間（第３期間））
次に、Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間において、第３抵抗Ｒ３を通過したＢ信号が第２スイッチング素子Ｑ２のゲートに入力される。このとき、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては、第３スイッチング素子Ｑ３が第１スイッチング素子Ｑ１より遅れてオフとなるためである。まず、第３スイッチング素子Ｑ３は、第２コンデンサＣ２から電荷が供給されているため、オンのままとなる。つまり、第３スイッチング素子Ｑ３のドレインソース間が導通しているため、第３抵抗Ｒ３を通過したＢ信号の一部が第３スイッチング素子Ｑ３のドレインソース間を流れる。これにより、Ｂ信号が第２スイッチング素子Ｑ２のゲートに入力されても、第２スイッチング素子Ｑ２のゲート閾値電圧が所定の値まで上昇しない。すなわち、第３スイッチング素子Ｑ３を第１スイッチング素子Ｑ１より遅れてオフすることで、第２スイッチング素子Ｑ２をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００３１】
一定時間経過後、第３スイッチング素子Ｑ３がオフとなってから、第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓがオンとなる。また、第２スイッチング素子Ｑ２におけるドレインソース間電圧Ｖｄｓがオンとなる。すなわち、第２スイッチング素子Ｑ２は、オンとなる。
【００３２】
また、第７抵抗Ｒ７を通過したＢ信号が第３コンデンサＣ３に入力される。これにより、第３コンデンサＣ３は、電荷を蓄積する。一方、第７抵抗Ｒ７を通過したＢ信号が第４スイッチング素子Ｑ４のゲートにも入力される。これにより、第４スイッチング素子Ｑ４におけるゲートソース間電圧Ｖｇｓがオンとなる。また、第４スイッチング素子Ｑ４におけるドレインソース間電圧Ｖｄｓがオンとなる。すなわち、第４スイッチング素子Ｑ４は、オンとなる。
【００３３】
（Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間（第４期間））
次に、Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間において、Ｂ信号が第２スイッチング素子Ｑ２のゲートに入力されない。これにより、第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓがオフとなる。また、第２スイッチング素子Ｑ２におけるドレインソース間電圧Ｖｄｓがオフとなる。すなわち、第２スイッチング素子Ｑ２は、オフとなる。
【００３４】
また、Ｂ信号が第３コンデンサＣ３に入力されない。第３コンデンサＣ３は、蓄積した電荷を第４スイッチング素子Ｑ４のゲートに供給する。ここで、第３コンデンサＣ３から出力された電荷の一部は、Ｂ信号の供給経路を介して、第２スイッチング素子Ｑ２のゲートにも供給される。しかし、供給経路に第７抵抗Ｒ７及び第３抵抗Ｒ３が存在するため、電圧が下がる。これにより、電荷の一部が第２スイッチング素子Ｑ２のゲートに入力されても、第２スイッチング素子Ｑ２のゲート閾値電圧が所定の値まで上昇しない。すなわち、第２スイッチング素子Ｑ２は、オンとならない。
【００３５】
また、Ｂ信号が第４スイッチング素子Ｑ４のゲートに入力されない。これにより、第４スイッチング素子Ｑ４におけるゲートソース間電圧Ｖｇｓがオフとなる。また、第４スイッチング素子Ｑ４におけるドレインソース間電圧Ｖｄｓがオフとなる。すなわち、第４スイッチング素子Ｑ４は、オフとなる。このとき、第４スイッチング素子Ｑ４は、第２スイッチング素子Ｑ２より遅れてオフとなる。この理由としては、第４スイッチング素子Ｑ４のゲートに第３コンデンサＣ３から電荷が供給されているためである。第３コンデンサＣ３から電荷が供給されることにより、第４スイッチング素子Ｑ４のゲート閾値電圧を超える電圧が所定の時間だけかかる。ここで、所定の時間は、第３コンデンサＣ３に供給されるＡ信号のパルス幅、並びに第７抵抗Ｒ７、第８抵抗Ｒ８、及び第３コンデンサＣ３から算出される時定数から求めることができる。本実施形態において、第４スイッチング素子Ｑ４では、第３コンデンサＣ３に供給されるＡ信号のパルス幅、並びに第７抵抗Ｒ７、第８抵抗Ｒ８、及び第３コンデンサＣ３から算出される所定の時間の分だけ、オフとなるタイミングが遅くなる。一定時間経過後、第４スイッチング素子Ｑ４は、オフとなる。
【００３６】
（Ａ信号がオンとなってから信号Ａがオフとなる直前までの期間（第５期間））
次に、Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間において、第１抵抗Ｒ１を通過したＡ信号が第１スイッチング素子Ｑ１のゲートに入力される。このとき、第１スイッチング素子Ｑ１は、オフのままとなる。この理由としては、第４スイッチング素子Ｑ４が第２スイッチング素子Ｑ２より遅れてオフとなるためである。まず、第４スイッチング素子Ｑ４は、第３コンデンサＣ３から電荷が供給されているため、オンのままとなる。つまり、第４スイッチング素子Ｑ４のドレインソース間が導通しているため、第１抵抗Ｒ１を通過したＡ信号の一部が第４スイッチング素子Ｑ４のドレインソース間を流れる。これにより、Ａ信号が第１スイッチング素子Ｑ１のゲートに入力されても、第１スイッチング素子Ｑ１のゲート閾値電圧が所定の値まで上昇しない。すなわち、第４スイッチング素子Ｑ４を第２スイッチング素子Ｑ２より遅れてオフすることで、第１スイッチング素子Ｑ１をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００３７】
一定時間経過後、第４スイッチング素子Ｑ４がオフとなってから、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓがオンとなる。また、第１スイッチング素子Ｑ１におけるドレインソース間電圧Ｖｄｓがオンとなる。すなわち、第１スイッチング素子Ｑ１は、オンとなる。
【００３８】
また、第５抵抗Ｒ５を通過したＡ信号が第２コンデンサＣ２に入力される。これにより、第２コンデンサＣ２は、電荷を蓄積する。一方、第５抵抗Ｒ５を通過したＡ信号が第３スイッチング素子Ｑ３のゲートにも入力される。これにより、第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓがオンとなる。また、第３スイッチング素子Ｑ３におけるドレインソース間電圧Ｖｄｓがオンとなる。すなわち、第３スイッチング素子Ｑ３は、オンとなる。
【００３９】
以降、第１制御信号、及び第２制御信号が交互に入力される場合において、制御回路２０からのＡ信号、及びＢ信号の供給が終わるまで、上記第２期間から第５期間における動作を繰り返す。
【００４０】
（第１制御信号、及び第２制御信号が離散的に入力される場合）
図４は、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２に第１制御信号、及び第２制御信号が離散的に入力される場合のタイミングチャートである。図４に示すタイミングチャートは、制御回路２０により第１スイッチング回路ＳＷ１をオンする第１制御信号（図４に示すＡ信号）、及び第２スイッチング回路ＳＷ２をオンする第２制御信号（図４に示すＢ信号）が離散的に入力された場合の第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第４スイッチング素子Ｑ４におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、並びに第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓを示している。すなわち、図４は、上記Ａ信号、及びＢ信号を離散的に入力した場合のスイッチング電源に含まれる各素子の状態を示している。
【００４１】
（Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間（第１期間））
まず、図４に示すＡ信号がオンとなってからＡ信号がオフになる直前までの期間において、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第３スイッチング素子Ｑ３は、オンとなる。
【００４２】
（Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間（第２期間））
次に、Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間において、第１スイッチング素子Ｑ１は、オフとなる。また、第２コンデンサＣ２は、蓄積した電荷を第３スイッチング素子Ｑ３のゲートに供給する。また、第３スイッチング素子Ｑ３は、第１スイッチング素子Ｑ１より遅れてオフとなる。この理由としては、第３スイッチング素子Ｑ３のゲートに第２コンデンサＣ２から電荷が供給されているためである。一定時間経過後、第３スイッチング素子Ｑ３は、オフとなる。
【００４３】
（Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間（第３期間））
次に、Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間において、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては、第３スイッチング素子Ｑ３が第１スイッチング素子Ｑ１より遅れてオフとなるためである。すなわち、第３スイッチング素子Ｑ３を第１スイッチング素子Ｑ１より遅れてオフすることで、第２スイッチング素子Ｑ２をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００４４】
一定時間経過後、第３スイッチング素子Ｑ３がオフとなってから、第２スイッチング素子Ｑ２は、オンとなる。また、第３コンデンサＣ３は、電荷を蓄積する。また、第４スイッチング素子Ｑ４は、オンとなる。
【００４５】
（Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間（第４期間））
次に、Ｂ信号がオフとなってからＡ信号がオンとなる直前の期間において、第２スイッチング素子Ｑ２は、オフとなる。また、第３コンデンサＣ３は、蓄積した電荷を第４スイッチング素子Ｑ４のゲートに供給する。また、第４スイッチング素子Ｑ４は、第２スイッチング素子Ｑ２より遅れてオフとなる。この理由としては、第４スイッチング素子Ｑ４のゲートに第３コンデンサＣ３から電荷が供給されているためである。一定時間経過後、第４スイッチング素子Ｑ４は、オフとなる。
（Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間（第５期間））
次に、Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間において、第１スイッチング素子Ｑ１は、オフのままとなる。この理由としては、第４スイッチング素子Ｑ４が第２スイッチング素子Ｑ２より遅れてオフとなるためである。すなわち、第４スイッチング素子Ｑ４を第２スイッチング素子Ｑ２より遅れてオフすることで、第１スイッチング素子Ｑ１をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００４６】
一定時間経過後、第４スイッチング素子Ｑ４がオフとなってから、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第３スイッチング素子Ｑ３は、オンとなる。
【００４７】
以降、第１制御信号、及び第２制御信号が離散的に入力される場合において、制御回路２０からのＡ信号、及びＢ信号の供給が終わるまで、上記第２期間から第５期間における動作を繰り返す。
【００４８】
（第１制御信号、及び第２制御信号が重なって入力される場合）
図５は、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２に第１制御信号、及び第２制御信号が重なって入力される場合のタイミングチャートである。図５に示すタイミングチャートは、制御回路２０の回路設計や装置の誤作動等の要因により、制御回路２０により第１スイッチング回路ＳＷ１をオンする第１制御信号（図５に示すＡ信号）、及び第２スイッチング回路ＳＷ２をオンする第２制御信号（図５に示すＢ信号）が重なって入力された場合の第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第４スイッチング素子Ｑ４におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、並びに第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓを示している。すなわち、図５は、上記Ａ信号、及びＢ信号を重なって入力した場合のスイッチング電源に含まれる各素子の状態を示している。
【００４９】
（Ａ信号がオンとなってからＢ信号がオンとなる直前までの期間（第１期間））
まず、図５に示すＡ信号がオンとなってからＢ信号がオンとなる直前までの期間において、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第３スイッチング素子Ｑ３は、オンとなる。
【００５０】
（Ｂ信号がオンとなってからＡ信号がオフとなる直前までの期間（第２期間））
次に、Ｂ信号がオンとなってからＡ信号がオフとなる直前までの期間において、第３スイッチング素子Ｑ３は、オンとなる。また、第４スイッチング素子Ｑ４は、オンとなる。この理由としては、Ａ信号及びＢ信号が共にオンとなっているためである。一方で、第４スイッチング素子Ｑ４がオンであるため、第１スイッチング素子Ｑ１のゲートにＡ信号が入力されても、Ａ信号の一部が第４スイッチング素子Ｑ４に流れる。これにより、第１スイッチング素子Ｑ１のゲート閾値電圧が所定の値まで上昇しない。すなわち、第１スイッチング素子Ｑ１は、オフとなる。また、第３スイッチング素子Ｑ３がオンであるため、第２スイッチング素子Ｑ２のゲートにＢ信号が入力されても、Ｂ信号の一部が第３スイッチング素子Ｑ３に流れる。これにより、第２スイッチング素子Ｑ２のゲート閾値電圧が所定の値まで上昇しない。すなわち、第２スイッチング素子Ｑ２は、オフとなる。
【００５１】
（Ａ信号がオフとなってからＡ信号がオンとなる直前までの期間（第３期間））
次に、Ａ信号がオフとなってからＡ信号がオンとなる直前までの期間において、第１スイッチング素子Ｑ１は、オフとなる。また、第２コンデンサＣ２は、蓄積した電荷を第３スイッチング素子Ｑ３のゲートに供給する。また、第３スイッチング素子Ｑ３は、第１スイッチング素子Ｑ１より遅れてオフとなる。この理由としては、第３スイッチング素子Ｑ３のゲートに第２コンデンサＣ２から電荷が供給されているためである。一定時間経過後、第３スイッチング素子Ｑ３は、オフとなる。
【００５２】
また、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては、第３スイッチング素子Ｑ３が第１スイッチング素子Ｑ１より遅れてオフとなるためである。すなわち、第３スイッチング素子Ｑ３を第１スイッチング素子Ｑ１より遅れてオフすることで、第２スイッチング素子Ｑ２をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００５３】
一定時間経過後、第３スイッチング素子Ｑ３がオフとなってから、第２スイッチング素子Ｑ２は、オンとなる。また、第３コンデンサＣ３は、電荷を蓄積する。また、第４スイッチング素子Ｑ４は、オンとなる。
【００５４】
（Ａ信号がオンとなってからＢ信号がオフとなる直前までの期間（第４期間））
次に、Ａ信号がオンとなってからＢ信号がオフとなる直前までの期間においても同様に、第３スイッチング素子Ｑ３は、オンとなる。また、第４スイッチング素子Ｑ４は、オンとなる。第３スイッチング素子Ｑ３、及び第４スイッチング素子Ｑ４がオンであるため、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２は、オフとなる。
【００５５】
（Ｂ信号がオフとなってからＢ信号がオンとなる直前までの期間（第５期間））
次に、Ｂ信号がオフとなってからＢ信号がオンとなる直前までの期間において、第２スイッチング素子Ｑ２は、オフとなる。また、第３コンデンサＣ３は、蓄積した電荷を第４スイッチング素子Ｑ４のゲートに供給する。また、第４スイッチング素子Ｑ４は、第２スイッチング素子Ｑ２より遅れてオフとなる。この理由としては、第４スイッチング素子Ｑ４のゲートに第３コンデンサＣ３から電荷が供給されているためである。一定時間経過後、第４スイッチング素子Ｑ４は、オフとなる。
【００５６】
また、第１スイッチング素子Ｑ１は、オフのままとなる。この理由としては、第４スイッチング素子Ｑ４が第２スイッチング素子Ｑ２より遅れてオフとなるためである。すなわち、第４スイッチング素子Ｑ４を第２スイッチング素子Ｑ２より遅れてオフすることで、第１スイッチング素子Ｑ１をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００５７】
一定時間経過後、第４スイッチング素子Ｑ４がオフとなってから、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第３スイッチング素子Ｑ３は、オンとなる。
【００５８】
（Ｂ信号がオンとなってからＡ信号がオフとなる直前までの期間（第６期間））
次に、Ｂ信号がオンとなってからＡ信号がオフとなる直前までの期間において、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第４スイッチング素子Ｑ４は、オンとなる。また、第３スイッチング素子Ｑ３は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。
【００５９】
また、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては、第３スイッチング素子Ｑ３がオンしているためである。すなわち、第２スイッチング素子Ｑ２は、オフとなる。
【００６０】
（Ａ信号がオフとなってからＡ信号がオンとなる直前までの期間（第７期間））
次に、Ａ信号がオフとなってからＡ信号がオンとなる直前までの期間において、第１スイッチング素子Ｑ１は、オフとなる。また、第２コンデンサＣ２は、蓄積した電荷を第３スイッチング素子Ｑ３のゲートに供給する。また、第３スイッチング素子Ｑ３は、第１スイッチング素子Ｑ１より遅れてオフとなる。この理由としては、第３スイッチング素子Ｑ３のゲートに第２コンデンサＣ２から電荷が供給されているためである。一定時間経過後、第３スイッチング素子Ｑ３は、オフとなる。
【００６１】
また、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては、第３スイッチング素子Ｑ３が第１スイッチング素子Ｑ１より遅れてオフとなるためである。すなわち、第４スイッチング素子Ｑ４を第２スイッチング素子Ｑ２より遅れてオフすることで、第１スイッチング素子Ｑ１をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。
【００６２】
一定時間経過後、第３スイッチング素子Ｑ３がオフとなってから、第２スイッチング素子Ｑ２は、オンとなる。また、第３コンデンサＣ３は、電荷を蓄積する。また、第４スイッチング素子Ｑ４は、オンとなる。
【００６３】
以降、第１制御信号、及び第２制御信号が重なって入力される場合において、制御回路２０からのＡ信号、及びＢ信号の供給が終わるまで、上記第２期間から第７期間における動作を繰り返す。
【００６４】
上記構成によれば、本実施形態に係るスイッチング電源は、第１遅延回路３１、及び第２遅延回路３２により、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなるデッドタイムを設けるようにしている。これにより、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２が同時にオンすることを防ぐことができる。また、上記に示すように、様々なタイミングで第１制御信号、及び第２制御信号が入力されてもデッドタイムを確保し、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２が同時にオンすることを防ぐことができる。
【００６５】
また、第１遅延回路３１に含まれる第５抵抗Ｒ５、第６抵抗Ｒ６、及び第２コンデンサＣ２、並びに第２遅延回路３２に含まれる第７抵抗Ｒ７、第８抵抗Ｒ８、及び第３コンデンサＣ３の値を調整することにより、デッドタイムをその回路にあった最適な時間に調整することができる。これにより、本実施形態に係るスイッチング電源は、昇降圧の効率を向上させることができる。また、専用ＩＣを使用しなくても、汎用ＩＣにより専用ＩＣと同等の動作を行うことができる。
【００６６】
（変形例）
上記実施形態に係るスイッチング電源において、第１遅延回路３１、及び第２遅延回路３２が含まれる構成を一例として記載している。しかしながら、本実施形態に係るスイッチング電源は、これに限定されない。例えば、本実施形態に係るスイッチング電源は、片方のスイッチング回路のオンだけを遅延することができる構成としてもよい。
【００６７】
図６は、変形例に係るスイッチング電源の一例を示す回路図である。図６では、一例として、第２スイッチング回路ＳＷ２をオンするまでの時間を遅延する回路図を示している。図６に示すように、遅延回路３３は、第１遅延回路３１を有する。第１遅延回路３１は、第１スイッチング回路ＳＷ１をオンする第１制御信号を基に、第２スイッチング回路ＳＷ２をオンするまでの時間を遅延する。なお、上記図２と重複する部分については、詳細な説明を省略する。
【００６８】
ここで、本実施形態における第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２のオンオフに伴う各素子の状態について、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２のオンオフに関するタイミングチャートと共に説明する。なお、本実施形態では、第１制御信号、及び第２制御信号が交互に入力される場合、第１制御信号、及び第２制御信号が離散的に入力される場合に分けて記載する。また、以下の実施形態において、重複する記載については必要に応じて省略することとする。
【００６９】
（第１制御信号、及び第２制御信号が交互に入力される場合）
図７は、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２に第１制御信号、及び第２制御信号が交互に入力される場合のタイミングチャートである。図７に示すタイミングチャートは、制御回路２０により第１スイッチング回路ＳＷ１をオンする第１制御信号（図７に示すＡ信号）、及び第２スイッチング回路ＳＷ２をオンする第２制御信号（図７に示すＢ信号）を交互に入力した場合の第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、並びに第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓを示している。すなわち、図７は、上記Ａ信号、及びＢ信号を交互に入力した場合のスイッチング電源に含まれる各素子の状態を示している。
【００７０】
（Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間（第１期間））
まず、図７に示すＡ信号がオンとなってからＡ信号がオフになる直前までの期間において、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第３スイッチング素子Ｑ３は、オンとなる。
【００７１】
（Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間（第２期間））
次に、Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間において、第１スイッチング素子Ｑ１は、オフとなる。また、第２コンデンサＣ２は、蓄積した電荷を第３スイッチング素子Ｑ３のゲートに供給する。また、第３スイッチング素子Ｑ３は、第１スイッチング素子Ｑ１より遅れてオフとなる。この理由としては、第３スイッチング素子Ｑ３のゲートに第２コンデンサＣ２から電荷が供給されているためである。
【００７２】
（Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間（第３期間））
次に、Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間において、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては、第３スイッチング素子Ｑ３が第１スイッチング素子Ｑ１より遅れてオフとなるためである。すなわち、第３スイッチング素子Ｑ３を第１スイッチング素子Ｑ１より遅れてオフすることで、第２スイッチング素子Ｑ２をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。一定時間経過後、第３スイッチング素子Ｑ３がオフとなってから、第２スイッチング素子Ｑ２は、オンとなる。
【００７３】
（Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間（第４期間））
次に、Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間において、第２スイッチング素子Ｑ２は、オフとなる。
【００７４】
以降、第１制御信号、及び第２制御信号が交互に入力される場合において、制御回路２０からのＡ信号、及びＢ信号の供給が終わるまで、上記第１期間から第４期間における動作を繰り返す。
【００７５】
（第１制御信号、及び第２制御信号が離散的に入力される場合）
図８は、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２に第１制御信号、及び第２制御信号が離散的に入力される場合のタイミングチャートである。図８に示すタイミングチャートは、制御回路２０により第１スイッチング回路ＳＷ１をオンする第１制御信号（図８に示すＡ信号）、及び第２スイッチング回路ＳＷ２をオンする第２制御信号（図８に示すＢ信号）が離散的に入力された場合の第３スイッチング素子Ｑ３におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、第１スイッチング素子Ｑ１におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓ、並びに第２スイッチング素子Ｑ２におけるゲートソース間電圧Ｖｇｓ、及びドレインソース間電圧Ｖｄｓを示している。すなわち、図８は、上記Ａ信号及びＢ信号を離散的に入力した場合のスイッチング電源に含まれる各素子の状態を示している。
【００７６】
（Ａ信号がオンとなってからＡ信号がオフとなる直前までの期間（第１期間））
まず、図８に示すＡ信号がオンとなってからＡ信号がオフになる直前までの期間において、第１スイッチング素子Ｑ１は、オンとなる。また、第２コンデンサＣ２は、電荷を蓄積する。また、第３スイッチング素子Ｑ３は、オンとなる。
【００７７】
（Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間（第２期間））
次に、Ａ信号がオフとなってからＢ信号がオンとなる直前までの期間において、第１スイッチング素子Ｑ１は、オフとなる。また、第２コンデンサＣ２は、蓄積した電荷を第３スイッチング素子Ｑ３のゲートに供給する。また、第３スイッチング素子Ｑ３は、第１スイッチング素子Ｑ１より遅れてオフとなる。この理由としては、第３スイッチング素子Ｑ３のゲートに第２コンデンサＣ２から電荷が供給されているためである。一定時間経過後、第３スイッチング素子Ｑ３は、オフとなる。
【００７８】
（Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間（第３期間））
次に、Ｂ信号がオンとなってからＢ信号がオフとなる直前までの期間において、第２スイッチング素子Ｑ２は、オフのままとなる。この理由としては第３スイッチング素子Ｑ３が第１スイッチング素子Ｑ１より遅れてオフとなるためである。すなわち、第３スイッチング素子Ｑ３を第１スイッチング素子Ｑ１より遅れてオフすることで、第２スイッチング素子Ｑ２をオンするタイミングを遅延させることができる。結果として、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２両方がオフとなる時間（デッドタイム）Ｔｄを確保することができる。一定時間経過後、第３スイッチング素子Ｑ３がオフとなってから、第２スイッチング素子Ｑ２は、オンとなる。
【００７９】
（Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間（第４期間））
次に、Ｂ信号がオフとなってからＡ信号がオンとなる直前までの期間において、第２スイッチング素子Ｑ２は、オフとなる。
【００８０】
以降、第１制御信号、及び第２制御信号が離散的に入力される場合において、制御回路２０からのＡ信号、及びＢ信号の供給が終わるまで、上記第１期間から第４期間における動作を繰り返す。
【００８１】
上記構成によれば、本実施形態に係るスイッチング電源は、第１遅延回路３１により、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなるデッドタイムを設けるようにしている。これにより、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２が同時にオンすることを防ぐことができる。また、上記に示すように、様々なタイミングで第１制御信号、及び第２制御信号が入力されてもデッドタイムを確保し、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２が同時にオンすることを防ぐことができる。
【００８２】
また、第１遅延回路３１に含まれる第５抵抗Ｒ５、第６抵抗Ｒ６、及び第２コンデンサＣ２の値を調整することにより、デッドタイムをその回路にあった最適な時間に調整することができる。これにより、本実施形態に係るスイッチング電源は、昇降圧の効率を向上させることができる。また、専用ＩＣを使用しなくても、汎用ＩＣにより専用ＩＣと同等の動作を行うことができる。
【００８３】
（総括）
上述の通り、本実施形態に係るスイッチング電源は、入力端Ｉ及び出力端Ｏと、入力端Ｉから電圧を入力させるための第１スイッチング回路ＳＷ１、及び入力した電圧を変換した後に出力端Ｏから出力させるための第２スイッチング回路ＳＷ２を含む電圧変換器１０と、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２を選択的に順次駆動させる制御信号を出力する制御回路２０と、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２のうちのいずれか一方を駆動するための制御信号を基に、駆動させていない他方の次の駆動のタイミングを遅延させることで、第１スイッチング回路ＳＷ１、及び第２スイッチング回路ＳＷ２両方がオフとなるデッドタイムを設ける遅延回路と、を備える。
【００８４】
上記構成によれば、本実施形態に係るスイッチング電源は、遅延回路３０により、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２両方がオフとなるデッドタイムを設けるようにしている。これにより、第１スイッチング素子Ｑ１及び第２スイッチング素子Ｑ２が同時にオンすることを防ぐことができる。また、上記に示すように、様々なタイミングで第１制御信号、及び第２制御信号が入力されてもデッドタイムを確保し、第１スイッチング素子Ｑ１、及び第２スイッチング素子Ｑ２が同時にオンすることを防ぐことができる。
【００８５】
また、第１遅延回路３１に含まれる第５抵抗Ｒ５、第６抵抗Ｒ６、及び第２コンデンサＣ２、並びに第２遅延回路３２に含まれる第７抵抗Ｒ７、第８抵抗Ｒ８、及び第３コンデンサＣ３の値を調整することにより、デッドタイムをその回路にあった最適な時間に調整することができる。これにより、本実施形態に係るスイッチング電源は、昇降圧の効率を向上させることができる。また、本実施形態に係るスイッチング電源は、専用ＩＣを使用しなくても、汎用ＩＣにより専用ＩＣと同等の動作を行うことができる。
【００８６】
かくして、本実施形態に係るスイッチング電源は、電圧の昇降圧動作における回路損傷等のリスクを低減しつつ、昇降圧の効率を向上することができる。
【００８７】
ここで、上記実施形態において、電圧変換器１０として、絶縁型降圧コンバータを示している。しかしながら、本実施形態に係るスイッチング電源は、これに限定されない。例えば、本実施形態では、非絶縁型降圧コンバータ、絶縁型昇圧コンバータ、非絶縁型昇圧コンバータ、非絶縁型双方向コンバータ、又は絶縁型双方向コンバータにも適用可能である。
【符号の説明】
【００８８】
１０  電圧変換器
２０  制御回路
３０  遅延回路
３１  第１遅延回路
３２  第２遅延回路
３３  遅延回路
Ｃ１  第１コンデンサ
Ｃ２  第２コンデンサ
Ｃ３  第３コンデンサ
Ｉ  入力端
Ｌ  コイル
Ｏ  出力端
Ｏ１  第１の信号出力端
Ｏ２  第２の信号出力端
Ｑ１  第１スイッチング素子
Ｑ２  第２スイッチング素子
Ｑ３  第３スイッチング素子
Ｑ４  第４スイッチング素子
Ｑｉｎ  入力側スイッチング回路
Ｒ１  第１抵抗
Ｒ２  第２抵抗
Ｒ３  第３抵抗
Ｒ４  第４抵抗
Ｒ５  第５抵抗
Ｒ６  第６抵抗
Ｒ７  第７抵抗
Ｒ８  第８抵抗
ＳＷ１  第１スイッチング回路
ＳＷ２  第２スイッチング回路
Ｔｒ  トランス
【図１】
2019103357.tif 000003
【図２】
2019103357.tif 000004
【図３】
2019103357.tif 000005
【図４】
2019103357.tif 000006
【図５】
2019103357.tif 000007
【図６】
2019103357.tif 000008
【図７】
2019103357.tif 000009
【図８】
2019103357.tif 000010