(57)【要約】      （修正有）【課題】極性の異なる電極を同一の高さに形成し、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子及び発光素子の製造方法を提供する【解決手段】第二半導体層１０３、活性層１０２、第一半導体層１０１、第一半導体層と接する第一電極１５１を有する第１の領域１１１と、第二半導体層、活性層、第一半導体層を有する第２の領域１２５と、第２の領域を囲むように少なくとも第一半導体層と活性層が除去された、第１の領域と第２の領域とを分離する第３の領域１２０と、第２の領域の頂部１２５Ａと、第２の領域の側面部１２５Ｃと、第３の領域の少なくとも一部とにわたって被覆するとともに、第３の領域で第二半導体層または窓層兼支持基板１０６と接する第二電極１６１とを有し、第３の領域における第二電極の被膜面積が３００μｍ２以上である発光素子。【選択図】図２
2019212834.tif 000002
【特許請求の範囲】
【請求項１】
窓層兼支持基板と、前記窓層兼支持基板上に設けられ、前記窓層兼支持基板側から第二導電型の第二半導体層、活性層、第一導電型の第一半導体層をこの順に含む発光層部とを有する発光素子において、
前記発光素子は、前記第二半導体層、前記活性層、前記第一半導体層、前記第一半導体層と接する第一電極を有する第１の領域と、
前記第二半導体層、前記活性層、前記第一半導体層を有する第２の領域と、
前記第２の領域を囲むように少なくとも前記第一半導体層と前記活性層が除去された、前記第１の領域と前記第２の領域とを分離する第３の領域と、
前記第２の領域の頂部と、該第２の領域の側面部と、前記第３の領域の少なくとも一部とにわたって被覆するとともに、前記第３の領域で前記第二半導体層または窓層兼支持基板と接する第二電極とを有し、
前記第３の領域における前記第二電極の被膜面積が３００μｍ２以上であることを特徴とする発光素子。
【請求項２】
前記窓層兼支持基板が、ＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）であり、前記発光層部が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）であることを特徴とする請求項１に記載の発光素子。
【請求項３】
発光素子の製造方法であって、
出発基板上に少なくとも第一半導体層、活性層、第二半導体層をこの順でエピタキシャル成長により発光層部を形成する工程と、
窓層兼支持基板をエピタキシャル成長または貼り合わせにより形成する工程と、
前記出発基板を除去して前記第一半導体層を露出させる工程と、
前記第一半導体層の表面の一部に第一電極を形成する工程と、
前記第一電極を含む第１の領域と、前記第一電極を含まず前記第一半導体層と前記活性層を有する第２の領域であって、前記第一半導体層と前記活性層とが前記第１の領域とは分離された前記第２の領域とを形成するように、前記第２の領域の周囲の少なくとも前記第一半導体層と前記活性層を除去して第３の領域を形成する工程と、
前記第２の領域の頂部と、前記第２の領域の側面部と、前記第３の領域の少なくとも一部とにわたって第二電極を形成する工程とを有し、
前記第３の領域における第二電極の被膜面積を３００μｍ２以上とすることを特徴とする発光素子の製造方法。
【請求項４】
前記窓層兼支持基板を、ＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）、前記発光層部を（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）とすることを特徴とする請求項３に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子及びその製造方法に関する。
【背景技術】
【０００２】
チップオンボード（ＣＯＢ）などの製品は、ＬＥＤ素子からの放熱性に優れ、照明等の用途において採用される、ＬＥＤチップ実装方法である。ＣＯＢなどにＬＥＤを実装する場合、チップを直接ボードに接合するフリップ実装が必須である。フリップ実装を実現するためには、発光素子の一方の面に極性の異なる通電用パッドを設けたフリップチップを作製する必要がある。また、通電用パッドが設けられた面の反対側の面は、光取り出し機能を有する材料で構成する必要がある。
【０００３】
黄色〜赤色ＬＥＤでフリップチップを作製する場合、発光層にはＡｌＧａＩｎＰ系の材料が用いられる。ＡｌＧａＩｎＰ系材料はバルク結晶が存在せず、ＬＥＤ部はエピタキシャル法で形成されるため、出発基板はＡｌＧａＩｎＰとは異なる材料が選択される。出発基板としてはＧａＡｓやＧｅが選択される場合が多く、これらの基板は可視光に対して光吸収の特性を有するため、フリップチップを作製する場合、出発基板は除去される。しかし、発光層を形成するエピタキシャル層は極薄膜のため、出発基板除去後に自立することができない。したがって、発光層の発光波長に対して略透明で窓層としての機能を有し、自立させるために十分の厚さを有する支持基板としての機能を有する材料・構成で、出発基板と置換する。
この場合、上面に極性の異なる２電極を有する発光素子のフリップ実装を行う際に、電極面が同一の高さを有することは実装を容易ならしめる。
【０００４】
特許文献１には、同一高さを有する２電極を設けるために、発光層上部に絶縁膜を設け、その上に極性の異なる電極を形成する技術が開示されている。
特許文献２には、柱状の半導体層領域を形成し、柱状の半導体領域部分に発光層上の電極と極性の異なる電極を形成することが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３２２７２２号公報
【特許文献２】特許６２９１４００号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、特許文献１に記載の技術では、絶縁膜上に形成した電極の密着強度を、半導体に直接コンタクトを取った場合と同程度まで高めることが難しく、剥離不良を発生させやすい。また、絶縁膜と金属の線膨脹係数の差から、通電により素子温度が変化した際に金属膜の膨張、収縮により絶縁不良を発生させやすい問題があった。
【０００７】
特許文献２に記載の技術では、発光層上に形成された電極と異なる極性の電極が柱状半導体層上へ直接形成されており、電極と半導体との接着強度は、前述の特許文献１に記載の技術に比べて十分に確保できる利点がある。一方、柱状の半導体側面に電気抵抗が十分に低い電極層を形成する必要があるが、柱状の半導体部分の隙間は狭く、蒸着法により均一な金属膜を形成することは難しい。また、十分な厚さと品質のシード層を形成できなければ、メッキ法により前述の側面部分に電気抵抗の十分低い金属層を形成することは難しい。
【０００８】
本発明は、上記課題に鑑みなされたものであり、極性の異なる電極を略同一の高さに形成し、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子及び発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、上記課題を達成するためになされたものであり、窓層兼支持基板と、前記窓層兼支持基板上に設けられ、前記窓層兼支持基板側から第二導電型の第二半導体層、活性層、第一導電型の第一半導体層をこの順に含む発光層部とを有する発光素子において、前記発光素子は、前記第二半導体層、前記活性層、前記第一半導体層、前記第一半導体層と接する第一電極を有する第１の領域と、前記第二半導体層、前記活性層、前記第一半導体層を有する第２の領域と、前記第２の領域を囲むように少なくとも前記第一半導体層と前記活性層が除去された、前記第１の領域と前記第２の領域とを分離する第３の領域と、前記第２の領域の頂部と、該第２の領域の側面部と、前記第３の領域の少なくとも一部とにわたって被覆するとともに、前記第３の領域で前記第二半導体層または窓層兼支持基板と接する第二電極とを有し、前記第３の領域における前記第二電極の被膜面積が３００μｍ２以上である発光素子を提供する。
【００１０】
このような発光素子によれば、極性の異なる電極が略同一の高さに形成され、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とするものとなる。
【００１１】
このとき、前記窓層兼支持基板が、ＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）であり、前記発光層部が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）である発光素子とすることができる。
【００１２】
これにより、発光効率が良いとともに、断線不良や剥離不良がより抑制されたものとなる。
【００１３】
このとき、発光素子の製造方法であって、出発基板上に少なくとも第一半導体層、活性層、第二半導体層をこの順でエピタキシャル成長により発光層部を形成する工程と、窓層兼支持基板をエピタキシャル成長または貼り合わせにより形成する工程と、前記出発基板を除去して前記第一半導体層を露出させる工程と、前記第一半導体層の表面の一部に第一電極を形成する工程と、前記第一電極を含む第１の領域と、前記第一電極を含まず前記第一半導体層と前記活性層を有する第２の領域であって、前記第一半導体層と前記活性層とが前記第１の領域とは分離された前記第２の領域とを形成するように、前記第２の領域の周囲の少なくとも前記第一半導体層と前記活性層を除去して第３の領域を形成する工程と、前記第２の領域の頂部と、前記第２の領域の側面部と、前記第３の領域の少なくとも一部とにわたって第二電極を形成する工程とを有し、前記第３の領域における第二電極の被膜面積を３００μｍ２以上とする発光素子の製造方法を提供することができる。
【００１４】
これにより、極性の異なる電極を略同一の高さに形成し、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子を極めて容易に製造することができる。
【００１５】
このとき、前記窓層兼支持基板を、ＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）、前記発光層部を（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）とする発光素子の製造方法とすることができる。
【００１６】
これにより、発光効率が良いとともに、断線不良や剥離不良がより抑制された発光素子を製造することができる。
【発明の効果】
【００１７】
以上のように、本発明の発光素子によれば、極性の異なる電極が略同一の高さに形成され、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とするものとなる。また、本発明の発光素子の製造方法によれば、極性の異なる電極を略同一の高さに形成し、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子を極めて容易に製造することが可能になる。
【図面の簡単な説明】
【００１８】
【図１】第一の実施形態に係る発光素子製造工程途中の積層構造を示す。
【図２】第一の実施形態に係る発光素子を示す。
【図３】第一の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図４】第二の実施形態に係る発光素子製造工程途中の積層構造を示す。
【図５】第二の実施形態に係る発光素子を示す。
【図６】第二の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図７】第三の実施形態に係る発光素子製造工程途中の積層構造を示す。
【図８】第三の実施形態に係る発光素子を示す。
【図９】第三の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図１０】比較例１に係る発光素子を示す。
【図１１】比較例１に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図１２】比較例２に係る発光素子を示す。
【図１３】実施例１−３と比較例１の、実装時のダイス傾き発生不良率を示す。
【図１４】実施例１−３と比較例２の、第二電極に起因する断線不良率を示す。
【図１５】実施例１−３と比較例２の、実装時の電極剥離による実装不良を示す。
【図１６】実施例１−６と比較例３、４の、被膜面積とＶＦ（順方向電圧）との関係を示す。
【発明を実施するための形態】
【００１９】
以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
【００２０】
上述のように、極性の異なる電極を同一の高さに形成し、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子及び発光素子の製造方法が求められていた。
【００２１】
本発明者らは、上記課題について鋭意検討を重ねた結果、窓層兼支持基板と、前記窓層兼支持基板上に設けられ、前記窓層兼支持基板側から第二導電型の第二半導体層、活性層、第一導電型の第一半導体層をこの順に含む発光層部とを有する発光素子において、前記発光素子は、前記第二半導体層、前記活性層、前記第一半導体層、前記第一半導体層と接する第一電極を有する第１の領域と、前記第二半導体層、前記活性層、前記第一半導体層を有する第２の領域と、前記第２の領域を囲むように少なくとも前記第一半導体層と前記活性層が除去された、前記第１の領域と前記第２の領域とを分離する第３の領域と、前記第２の領域の頂部と、該第２の領域の側面部と、前記第３の領域の少なくとも一部とにわたって被覆するとともに、前記第３の領域で前記第二半導体層または窓層兼支持基板と接する第二電極とを有し、前記第３の領域における前記第二電極の被膜面積が３００μｍ２以上である発光素子により、より低い電気抵抗を有し、断線不良や剥離不良がより抑制されたものとなることを見出し、本発明を完成した。
【００２２】
また、本発明者らは、発光素子の製造方法であって、出発基板上に少なくとも第一半導体層、活性層、第二半導体層をこの順でエピタキシャル成長により発光層部を形成する工程と、窓層兼支持基板をエピタキシャル成長または貼り合わせにより形成する工程と、前記出発基板を除去して前記第一半導体層を露出させる工程と、前記第一半導体層の表面の一部に第一電極を形成する工程と、前記第一電極を含む第１の領域と、前記第一電極を含まず前記第一半導体層と前記活性層を有する第２の領域であって、前記第一半導体層と前記活性層とが前記第１の領域とは分離された前記第２の領域とを形成するように、前記第２の領域の周囲の少なくとも前記第一半導体層と前記活性層を除去して第３の領域を形成する工程と、前記第２の領域の頂部と、前記第２の領域の側面部と、前記第３の領域の少なくとも一部とにわたって第二電極を形成する工程とを有し、前記第３の領域における第二電極の被膜面積を３００μｍ２以上とする発光素子の製造方法により、極性の異なる電極を略同一の高さに形成し、かつ、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子を極めて容易に製造することができることを見出し、本発明を完成した。
【００２３】
以下、図面を参照して説明する。
【００２４】
（第一の実施形態）
図１に本実施形態に係る発光素子製造工程途中の積層構造、図２に本実施形態に係る発光素子、図３に本実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
例えばＡｌＧａＩｎＰ系エピタキシャルウェーハ００１は、［００１］方向に１５度傾斜した出発基板としてのＧａＡｓ基板１００上に、有機金属気相成長法（ＭＯＶＰＥ）法により、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる下部（ｎ型）クラッド層である第一半導体層１０１、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる活性層１０２、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる上部（ｐ型）クラッド層である第二半導体層１０３、ＧａｙＩｎ１−ｙＰ（０．０≦ｙ≦１．０）から成る中間組成層１０４、０．５μｍ以上の厚さを有するＧａＰ窓層１０５を順次積層して得ることができる。このうち、第一半導体層１０１、活性層１０２、第二半導体層１０３を含む部分が発光層部１０７となる。なお、作製方法はＭＯＶＰＥに限定されるものではなく、分子線エピタキシー（ＭＢＥ）法や、化学線エピタキシー（ＣＢＥ）法で作製しても良い。
【００２５】
次にＧａＰ窓層１０５に接して、例えば１００μｍの厚さを有するＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）窓層兼支持基板１０６を形成する。窓層兼支持基板１０６はＭＯＶＰＥ法、ＭＢＥ法あるいは、安価で成長速度も速いハイドライド気相成長（ＨＶＰＥ）法により形成することができる。
【００２６】
窓層兼支持基板１０６形成後、化学的エッチングによりＡｌＧａＩｎＰ系エピタキシャルウェーハ００１の出発基板であるＧａＡｓ基板１００を除去したウェーハ０１１を形成する（図２参照）。化学的エッチング液はＡｌＧａＩｎＰ系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。
【００２７】
ＧａＡｓ基板１００除去後、ウェーハ０１１の第一半導体層１０１上に第一電極１５１を形成する。また、第一半導体層１０１、活性層１０２、第二半導体層１０３等を残した第２の領域１２５を形成するように、少なくとも第一半導体層１０１及び活性層１０２を、第２の領域１２５を囲むように除去して、第３の領域１２０を形成する。これにより、第一電極１５１を有する第１の領域１１１、第２の領域１２５、第３の領域１２０を有する構造体が形成される。なお、図２においては、第３の領域１２０が窓層兼支持基板１０６まで達する場合を例示しているが、第二半導体層１０３あるいは中間組成層１０４あるいはＧａＰ窓層１０５で停止しても良い。
【００２８】
次に、第２の領域１２５の頂部１２５Ａと、側面部１２５Ｂと、第３の領域１２０の底部１２０Ａの少なくとも一部とにわたって被覆するように第二電極１６１を形成する。図２では、第１の領域１１１側の側面部１２５Ｃに第二電極１６１が形成されていない場合を例示しているが、側面部１２５Ｃに金属電極が形成されることを否定するものではなく、側面部１２５Ｃに第二電極１６１が形成されていても良い。
第１の領域１１１の第一半導体層１０１の上面と、第２の領域１２５の第一半導体層１０１の上面である頂部１２５Ａの高さは略同一であるので、第一電極１５１の上面と第二電極１６１上面の高さも、略同一にすることができる。
【００２９】
ここで、第３の領域１２０における第二電極１６１が形成された底部１２０Ａの被膜面積を、３００μｍ２以上とする。さらに７００μｍ２以上とすることがより好ましい。このように、第２の領域１２５を設け、第２の領域１２５の頂部１２５Ａと、第２の領域１２５の側面部１２５Ｂと、第３の領域１２０の底部１２０Ａの少なくとも一部とにわたって被覆するように第二電極１６１を形成し、第二電極１６１が形成された底部１２０Ａの被膜面積を３００μｍ２以上とすることで、十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子とすることができる。
また、底部１２０Ａの被膜面積の上限は特に限定されないが、被膜面積を大きくすると発光部の面積が相対的に小さくなり効率が悪くなるため、７０００μｍ２以下とすることが好ましい。これは、後述の第二の実施形態、第三の実施形態においても同様である。
【００３０】
次に、第１の領域１１１のうち、第一電極１５１が設けられていない部分の少なくとも一部に、誘電体部１４０を設ける。これにより、第１の領域１１１と第３の領域１２０の間にある側壁１３０の少なくとも一部に誘電体部１４０を設けた発光素子Ａ０１を得ることができる。発光素子Ａ０１に設けられた、第一電極１５１、誘電体部１４０、第二電極１６１の位置関係は、図３の上面図及び断面図に示すとおりである。
【００３１】
本実施形態では、誘電体部１４０が、第１の領域１１１の第一電極１５１部以外の上面及び側壁１３０の全てを被覆する場合を例示しているが、必ずしも全てを被覆する必要はなく、一部のみを被覆するようにしても良い。
【００３２】
本実施形態では、第１の領域１１１において、誘電体部１４０が単層の構造を例示しているが、誘電体部１４０と第１の領域１１１との間に光反射膜あるいは光反射部を設けても良く、あるいは、誘電体部１４０の第１の領域１１１に接しない面側に光反射膜あるいは光反射部を設けても良い。
【００３３】
本実施形態では、第１の領域１１１が平坦な面を有する場合を例示しているが、凹凸を有する面を有していても同様の効果が得られることは言うまでもない。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれの場合も含まれる。
【００３４】
本実施形態では、側壁１３０、第３の領域１２０が凹凸の無いフラットな面として例示しているが、凹凸を有する面であっても良い。
【００３５】
本実施形態では、窓層兼支持基板１０６が平坦な面を有する場合を例示しているが、凹凸を有する面を有していても同様の効果が得られることは言うまでもない。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれの場合も含まれる。
【００３６】
本実施形態では、窓層兼支持基板１０６の表面に他の膜を形成することは記載していないが、誘電体からなる反射防止膜を設けても良い。
【００３７】
発光素子Ａ０１を形成した後、必要に応じて第一電極１５１、第二電極１６１上にＡｕバンプを形成し、ＧａＰでの光吸収特性を有するレーザーを線状に照射してスクライブ処理し、欠陥線を形成した後ブレーキング処理を行い、個別ダイス化する。あるいは、線状にダイヤモンドにてけがいてスクライブ処理し、欠陥転位線を形成後、ブレーキング処理をして個別ダイス化する。
【００３８】
発光素子Ａ０１を駆動基板に直接実装する場合は、スクライブ・ブレーキング処理を行わず直接実装基板に実装されるため、前記スクライブ・ブレーキング処理を行わない。また、スクライブ・ブレーキング処理を行わなくても、発明の効果は同じである。
【００３９】
個別ダイス化後、Ａｕバンプを介して駆動基板に実装する。その際、ダイスに超音波もしくは１５０℃以上の温度、あるいはその両者の条件にて圧着することで実現することができる。
【００４０】
（第二の実施形態）
図４に第二の実施形態に係る発光素子製造工程途中の積層構造、図５に第二の実施形態に係る発光素子、図６に第二の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【００４１】
例えばＡｌＧａＩｎＰ系エピタキシャルウェーハ００２は、［００１］方向に１５度傾斜した出発基板としてのＧａＡｓ基板２００上に、有機金属気相成長法（ＭＯＶＰＥ）法を用いて、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる下部（ｎ型）クラッド層である第一半導体層２０１、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる活性層２０２、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる上部（ｐ型）クラッド層である第二半導体層２０３、０．５μｍ以上の厚さを有するＧａＰ窓層２０５を順次積層して得ることができる。このうち、第一半導体層２０１、活性層２０２、第二半導体層２０３を含む部分が発光層部２０７となる。作製方法はＭＯＶＰＥに限定されるものではなく、分子線エピタキシー（ＭＢＥ）法や、化学線エピタキシー（ＣＢＥ）法で作製しても良い。
【００４２】
ＧａＰ窓層２０５形成後、ＧａＰ窓層２０５に接して第一接着増強層２０９を形成する。接着増強層は、発光波長に対して透明なＳｉＯ２、ＳｉＮｘやＩＴＯなどが選択できる。次に例えばＧａＰ等の透明基板２５０を準備し、第二接着増強層２５９を形成する。接着増強層は発光波長に対して透明なＳｉＯ２、ＳｉＮｘやＩＴＯなどが選択できる。
本実施形態においては、透明基板２５０としてＧａＰを例示したが、ＧａＰに限定されるものではなく、サファイア、石英、窒化ガリウム、酸化ガリウム、酸化チタン、その他発光波長に対して透光性のある材料ならどれでも選択可能である。
【００４３】
第一接着増強層２０９及び第二接着増強層２５９を形成した後、第一接着増強層２０９、第二接着増強層２５９の少なくとも一方にＢＣＢ接着剤２６０をスピンコートにて塗布し、第一接着増強層２０９と、第二接着増強層２５９とが相対するように重ね合わせ、１５０℃以上の熱と１００Ｎ以上の圧力を加えて接着し、接合する。これら、ＧａＰ窓層２０５、第一接着増強層２０９、ＢＣＢ接着剤２６０、第二接着増強層２５９及び透明基板２５０が、窓層兼支持基板２０６である。なお、本実施形態では、第一接着増強層２０９、第二接着増強層２５９を形成した場合を例示しているが、形成しなくても良い。
【００４４】
接合後、透明基板２５０を結合したＡｌＧａＩｎＰ系エピタキシャルウェーハ（この構造体は図示していない）から、化学的エッチングにより出発基板であるＧａＡｓ基板２００を除去してウェーハ０２１を形成する。化学的エッチング液は、ＡｌＧａＩｎＰ系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。
【００４５】
ＧａＡｓ基板２００除去後、ウェーハ０２１の第一半導体層２０１上に第一電極２５１を形成する。また、第一半導体層２０１、活性層２０２、第二半導体層２０３等を残した第２の領域２２５を形成するように、少なくとも第一半導体層２０１及び活性層２０２を、第２の領域２２５を囲むように除去して第３の領域２２０を形成する。これにより、第一電極２５１を有する第１の領域２１１、第２の領域２２５、第３の領域２２０を有する構造体が形成される。なお、図５においては、第３の領域２２０が窓層２０５まで達する場合を例示しているが、第二半導体層２０３で停止しても良い。
【００４６】
次に、第２の領域２２５の頂部２２５Ａと、側面部２２５Ｂと、第３の領域２２０の底部２２０Ａの少なくとも一部とにわたって被覆するように第二電極２６１を形成する。図５では第１の領域２１１側の側面部２２５Ｃに第二電極２６１が形成されていない場合を例示しているが、側面部２２５Ｃに金属電極が形成されることを否定するものではなく、側面部２２５Ｃに第二電極２６１が形成されていても良い。
第１の領域２１１の第一半導体層２０１の上面と、第２の領域２２５の第一半導体層２０１の上面である頂部２２５Ａの高さは略同一であるので、第一電極２５１の上面と第二電極２６１上面の高さも、略同一にすることができる。
【００４７】
ここで、第３の領域２２０における第二電極２６１が形成された底部２２０Ａの面積を、３００μｍ２以上とする。更に７００μｍ２以上とすることがより好ましい。このように第２の領域２２５を設け、第２の領域２２５の頂部２２５Ａと、第２の領域２２５の側面部２２５Ｂと、第３の領域２２０の底部２２０Ａの少なくとも一部とにわたって被覆するように第二電極２６１を形成し、第二電極２６１が形成された底部２２０Ａの被膜面積を３００μｍ２以上とすることで十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子とすることができる。
【００４８】
次に、第１の領域２１１のうち、第一電極２５１が設けられていない部分の少なくとも一部に、誘電体部２４０を設ける。これにより、第１の領域２１１と第３の領域２２０の間にある側壁２３０の少なくとも一部に誘電体部２４０を設けた発光素子Ａ０２を得る。発光素子Ａ０２に設けられた、第一電極２５１、誘電体部２４０、第二電極２６１の位置関係は、図６の上面図及び断面図に示すとおりである。
【００４９】
本実施形態では、誘電体部２４０が第１の領域２１１の第一電極２５１部以外の上面及び側壁２３０全てを被覆する場合を例示しているが、必ずしも全てを被覆する必要はなく、一部のみを被覆するようにしても良い。
【００５０】
本実施形態では、第１の領域２１１において、誘電体部２４０が単層の構造を例示しているが、誘電体部２４０と第１の領域２１１との間に光反射膜あるいは光反射部を設けても良く、あるいは、誘電体部２４０の第１の領域２１１に接しない面側に光反射膜あるいは光反射部を設けても良い。
【００５１】
本実施形態では、第１の領域２１１が、平坦な面を有する場合を例示しているが、凹凸を有する面を有していても良い。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれの場合も含まれる。
【００５２】
本実施形態では、側壁２３０、第３の領域２２０は凹凸の無いフラットな面として例示しているが、凹凸を有する面であっても良い。
【００５３】
本実施形態では、窓層兼支持基板２０６が平坦な面を有する場合を例示しているが、凹凸を有する面を有していても良い。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれの場合も含まれる。
【００５４】
本実施形態では、窓層兼支持基板２０６の表面に他の膜を形成することは記載していないが、誘電体から成る反射防止膜を設けても良い。
【００５５】
発光素子Ａ０２を形成した後、必要に応じて第一電極２５１、第二電極２６１上にＡｕバンプを形成し、ＧａＰでの光吸収特性を有するレーザーを線状に照射してスクライブ処理し、欠陥線を形成した後ブレーキング処理を行い、個別ダイス化する。あるいは、線状にダイヤモンドにてけがいてスクライブ処理し、欠陥転位線を形成後、ブレーキング処理をして個別ダイス化する。
【００５６】
発光素子Ａ０２を駆動基板に直接実装する場合は、スクライブ・ブレーキング処理を行わず直接実装基板に実装されるため、スクライブ・ブレーキング処理を行わない。また、スクライブ・ブレーキング処理を行わなくても、発明の効果は同じである。
【００５７】
個別ダイス化後、Ａｕバンプを介して駆動基板に実装する。その際、ダイスに超音波もしくは１５０℃以上の温度、あるいはその両者の条件にて圧着することで実現することができる。
【００５８】
（第三の実施形態）
図７に第三の実施形態に係る発光素子製造工程途中の積層構造、図８に第三の実施形態に係る発光素子、図９に第三の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【００５９】
例えばＡｌＧａＩｎＰ系エピタキシャルウェーハ００３は、［００１］方向に１５度傾斜した出発基板としてのＧａＡｓ基板３００上に有機金属気相成長法（ＭＯＶＰＥ）法にて、例えば（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる下部（ｎ型）クラッド層である第一半導体層３０１、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる活性層３０２、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．０≦ｘ≦１．０、０．４≦ｙ≦０．６）からなる上部（ｐ型）クラッド層である第二半導体層３０３、０．５μｍ以上の厚さを有するＧａＰ窓層３０５を順次積層して得ることができる。このうち、第一半導体層３０１、活性層３０２、第二半導体層３０３を含む部分が発光層部３０７となる。作製方法はＭＯＶＰＥに限定されるものではなく、分子線エピタキシー（ＭＢＥ）法や、化学線エピタキシー（ＣＢＥ）法で作製しても良い。
【００６０】
次に例えばＧａＰ等からなる透明基板３５０とＡｌＧａＩｎＰ系エピタキシャルウェーハ００３をＯＨ基含有液でウェット処理する。ウェット処理後、透明基板３５０とＡｌＧａＩｎＰ系エピタキシャルウェーハ００３のＧａＰ窓層３０５とを相対する様に重ね合わせ、１５０℃以上の熱と１００Ｎ以上の圧力を加えて、接合する。透明基板３５０及びＧａＰ窓層３０５が、窓層兼支持基板３０６である。
本実施形態においては、透明基板３５０としてＧａＰを例示したが、ＧａＰに限定されるものではなく、サファイア、石英、窒化ガリウム、酸化ガリウム、酸化チタン、その他発光波長に対して透光性のある材料ならどれでも選択可能である。
【００６１】
接合後、化学的エッチングによりＡｌＧａＩｎＰ系エピタキシャルウェーハ００３のＧａＡｓ基板３００を除去して、ウェーハ０３１を形成する。化学的エッチング液はＡｌＧａＩｎＰ系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。
【００６２】
ＧａＡｓ基板３００除去後、ウェーハ０３１の第一半導体層３０１上に第一電極３５１を形成する。また、第一半導体層３０１、活性層３０２、第二半導体層３０３等を残した第２の領域３２５を形成するように、少なくとも第一半導体層３０１及び活性層３０２を、第２の領域３２５を囲むように除去して、第３の領域３２０を形成する。これにより、第一電極３５１を有する第１の領域３１１、第２の領域３２５、第３の領域３２０を有する構造体が形成される。なお、図８においては、第３の領域３２０がＧａＰ窓層３０５まで達する場合を例示しているが、第二半導体層３０３で停止しても良い。
【００６３】
第２の領域３２５の頂部３２５Ａと、側面部３２５Ｂと、第３の領域３２０の底部３２０Ａの少なくとも一部とにわたって被覆するように第二電極３６１を形成する。図では第１の領域３１１側の側面部３２５Ｃに第二電極３６１が形成されていない場合を例示しているが、側面部３２５Ｃに金属電極が形成されることを否定するものではなく、側面部３２５Ｃに第二電極３６１が形成されていても良い。
第１の領域３１１の第一半導体層３０１の上面と、第２の領域３２５の第一半導体層３０１の上面である頂部３２５Ａの高さは略同一であるので、第一電極３５１の上面と第二電極３６１上面の高さも、略同一にすることができる。
【００６４】
ここで、第３の領域３２０における第二電極３６１が形成された底部３２０Ａの面積を、３００μｍ２以上とする。更に７００μｍ２以上とすることがより好ましい。このように第２の領域３２５を設け、第２の領域３２５の頂部３２５Ａと、第２の領域３２５の側面部３２５Ｂと、第３の領域３２０の底部３２０Ａの少なくとも一部とにわたって被覆するように第二電極３６１を形成し、第二電極３６１が形成された底部３２０Ａの被膜面積を３００μｍ２以上とすることで十分低い電気抵抗を有し、断線不良や剥離不良が抑制され、傾きのないフリップ実装を可能とする発光素子とすることができる。
【００６５】
次に、第１の領域３１１のうち、第一電極３５１が設けられていない部分の少なくとも一部に、誘電体部３４０を設ける。これにより、第１の領域３１１と第３の領域３２０の間にある側壁３３０の少なくとも一部に誘電体部３４０を設けた発光素子Ａ０３を得る。発光素子Ａ０３に設けられた、第一電極３５１、誘電体部３４０、第二電極３６１の位置関係は、図９の上面図及び断面図に示すとおりである。
【００６６】
本実施形態では、誘電体部３４０が第１の領域３１１の第一電極３５１部以外の上面及び側壁３３０の全てを被覆する場合を例示しているが、必ずしも全てを被覆する必要はなく、一部のみを被覆するようにしても良い。
【００６７】
本実施形態では、第１の領域３１１において、誘電体部３４０が単層の構造を例示しているが、誘電体部３４０と第１の領域３１１との間に光反射膜あるいは光反射部を設けても良く、あるいは、誘電体部３４０の第１の領域３１１に接しない面側に光反射膜あるいは光反射部を設けても良い。
【００６８】
本実施形態では、第１の領域３１１が平坦な面を有する場合を例示しているが、凹凸を有する面を有していても良い。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれの場合も含まれる。
【００６９】
本実施形態では、側壁３３０、第３の領域３２０は凹凸の無いフラットな面として例示しているが、凹凸を有する面であっても良い。
【００７０】
本実施形態では、窓層兼支持基板３０６が平坦な面を有する場合を例示しているが、凹凸を有する面を有していても同様の効果が得られることは言うまでもない。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれの場合も含まれる。
【００７１】
本実施形態では、窓層兼支持基板３０６表面に他の膜を形成することは記載していないが、誘電体から成る反射防止膜を設けても良い。
【００７２】
発光素子Ａ０３を形成した後、必要に応じて第一電極３５１、第二電極３６１上にＡｕバンプを形成し、ＧａＰでの光吸収特性を有するレーザーを線状に照射してスクライブ処理し、欠陥線を形成した後ブレーキング処理を行い、個別ダイス化する。あるいは、線状にダイヤモンドにてけがいてスクライブ処理し、欠陥転位線を形成後、ブレーキング処理をして個別ダイス化する。
【００７３】
発光素子Ａ０３を駆動基板に直接実装する場合は、スクライブ・ブレーキング処理を行わず直接実装基板に実装されるため、スクライブ・ブレーキング処理を行わない。また、スクライブ・ブレーキング処理を行わなくても、発明の効果は同じである。
【００７４】
個別ダイス化後、Ａｕバンプを介して駆動基板に実装する。その際、ダイスに超音波もしくは１５０℃以上の温度、あるいはその両者の条件にて圧着することで実現することができる。
【実施例】
【００７５】
以下、実施例を挙げて本発明について詳細に説明するが、これは本発明を限定するものではない。
【００７６】
（実施例１）
第一の実施形態（図１−３）に基づいて、発光素子の製造を行った。
出発基板としてＧａＡｓ（００１）からなる基板（出発基板）を準備し、この基板上に、機能層たるダブルヘテロ層（発光層）をＭＯＶＰＥ法にて形成した。発光層は、下部クラッド層（第一半導体層）、活性層、上部クラッド層（第二半導体層）を順次積層したものとした。
第一半導体層及び第二半導体層としては、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．６≦ｘ≦１．０、０．４≦ｙ≦０．６）の組成を選択した。
第一半導体層は、ｎ型ＡｌＩｎＰクラッド層を０．７μｍ（ドーピング濃度３．０×１０１７／ｃｍ３）、ｎ型Ａｌ０．８５ＧａＩｎＰ層を０．３μｍ（ドーピング濃度１．０×１０１７／ｃｍ３）の２層構造とした。
活性層は、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．１５≦ｘ≦０．８０、０．４≦ｙ≦０．６）から選択され、波長によって組成ｘ及びｙは変更した。本実施例において活性層は、多重活性層を用いた。活性層及び障壁層の膜厚は求める波長により変更され、それぞれ４〜１２ｎｍの範囲で波長に合わせて調整した。
第二半導体層は、ｐ型ＡｌＩｎＰクラッド層を０．９μｍ（ドーピング濃度３．０×１０１７／ｃｍ３）、ｐ型Ａｌ０．６ＧａＩｎＰ層を０．１μｍ（ドーピング濃度１．０×１０１７／ｃｍ３）の２層構造とした。
発光層上には、ＧａＩｎＰからなる中間組成層を成膜した。次に中間組成層上に厚さ１．０μｍのＧａＰ窓層を順次積層した。ＧａＰ窓層に接して１００μｍの厚さを有するＧａＰエピタキシャル層（窓層兼支持基板）を形成した。窓層兼支持基板は、ハイドライド気相成長（ＨＶＰＥ）法にて形成した。
次にＧａＡｓ基板をアンモニア含有エッチャントにより除去した。引き続きエッチストップ層を除去した。
次に、第一半導体層及び活性層の一部を切り欠き、第二半導体層の一部を露出させた。
次に切り欠かれた側面を被覆するように、誘電体層を形成し、開口部を設けた。誘電体層はＳｉＯ２とし、ＴＥＯＳとＯ２を使用するＰ−ＣＶＤ法にて製膜した。開口部は誘電体層を成膜後、フォトリソグラフィー法によりマスク部を形成し、露出部をＢＨＦによるウェットエッチング法にて形成した。
ＧａＡｓ基板除去後、第一半導体層上に第一電極を形成した。また、第一半導体層、活性層、第二半導体層等を残した分離部である第２の領域を形成するように、第２の領域を囲むように第一半導体層層及び活性層を除去して、第３の領域を形成した。そして第２の領域の頂部、第２の領域の側面部、第３の領域の底部の一部を被覆するように第二電極を形成した（図２−３参照）。
ここで、第二電極が形成された底部の被膜面積を３１４μｍ２とした。
ＧａＰでの光吸収特性を有するレーザーを線状に照射してスクライブ処理し、欠陥線を形成した後ブレーキング処理を行い、個別ダイス化した。
個別ダイス化後、Ａｕバンプを介して駆動基板に実装した。
【００７７】
（実施例２）
第二電極が形成された底部の被膜面積を４９１μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００７８】
（実施例３）
第二電極が形成された底部の被膜面積を７０７μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００７９】
（実施例４）
第二電極が形成された底部の被膜面積を９６２μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００８０】
（実施例５）
第二電極が形成された底部の被膜面積を１２５７μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００８１】
（実施例６）
第二電極が形成された底部の被膜面積を１５９０μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００８２】
（比較例１）
図１０に示すように、実施例１における第２の領域に相当する部分を形成せず、第二電極４６１を厚く形成し、第２電極が形成された底部の面積を７６６５μｍ２とした点を除き、実施例１と同じ条件で発光素子Ａ０４を形成し、駆動基板に実装した。図１１に、比較例１のチップデザインの設計上面図及び断面図を示す。
【００８３】
（比較例２）
図１２に示すように、実施例１における第２の領域に相当する部分を形成せず、絶縁膜５４０上から窓兼支持基板５０６にわたって第二電極５６１を形成したことを除き、実施例１と同じ条件で発光素子Ａ０５を形成し、駆動基板に実装した。
【００８４】
（比較例３）
第二電極が形成された底部の被膜面積を１７７μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００８５】
（比較例４）
第二電極が形成された底部の被膜面積を１１３μｍ２としたこと以外は実施例１と同じ条件で発光素子を製造し、駆動基板に実装した。
【００８６】
図１３に、実施例１〜３及び比較例１における、実装時のダイスの傾き発生不良率を示す。比較例１においては、第一電極と第二電極の高さばらつきが大きいため、傾き不良が発生しやすい。一方、実施例１〜３においては、第一電極と第二電極の高低差のばらつきが小さいため、不良発生率は小さくなっている。
【００８７】
なお、比較例１においては、第二電極の高さを第一電極の高さに極力合わせるように調整を行うことは可能だが、深く掘った面から高さを合わせることは難しく、ウェーハ面内のばらつきもあるため、原理的に第一電極と第二電極の高さを合わせることは極めて困難である。第一電極と第二電極の高さの差があると、高低差によってダイス光取り出し面の傾きが発生し、指向角がずれる不良が発生しやすくなる。
【００８８】
図１４に、実施例１〜３と比較例２における、第二電極に起因する断線不良率を示す。比較例２においては、絶縁膜上に第二電極が形成されており、プロセス中の熱による膨張係数差に起因する断線、あるいは動作中における発光素子の発熱に起因する断線が大量に発生している。一方、実施例１〜３においては、熱に起因する断線不良はほぼ発生しておらず、良好かつ安定的に第二電極が形成できていることが分かる。
【００８９】
図１５に、実施例１〜３及び比較例２における、実装時の電極の剥離により実装不良が発生する割合を示す。比較例２においては、絶縁膜と電極との界面での剥離が大量に発生し、不良率を上昇させるが、実施例１〜３においては、剥離を発生させる界面がないため、不良が発生せず、大幅に改善していることが分かる。
【００９０】
表１に、実施例１〜６及び比較例１、３、４における、ＩＦ＝２０ｍＡ時の順方向電圧（順電圧；ＶＦ）の測定結果を示す。
【００９１】
2019212834.tif 000003
【００９２】
図１６に、実施例１〜６及び比較例１、３、４における、底部の被膜面積（コンタクト面積）と、平均順方向電圧（順電圧；ＶＦ）の関係を示す。底部の被膜面積をコンタクト面積として横軸に、ＩＦ＝２０ｍＡ時のＶＦを縦軸に示した。コンタクト面積の減少によってＶＦが増大（上昇）する傾向があるのが分かる。実施例１〜６においては、３００μｍ２以上のコンタクト面積領域を設けることでＶＦ≦２．３５Ｖを実現している。しかし、比較例３、４においてはコンタクト面積領域が３００μｍ２未満であるため、ＶＦが極めて高くなった。なお、比較例１は第二電極４６１を厚く形成したものであるが、コンタクト面積領域が３００μｍ２以上であるため、ＶＦ＝２．１８Ｖと、低いＶＦが得られている。
【００９３】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００９４】
１００…ＧａＡｓ基板（出発基板）、  １０１…第一半導体層、  １０２…活性層、
１０３…第二半導体層、  １０４…中間組成層、  １０５…ＧａＰ窓層、
１０６…窓層兼支持基板、  １０７…発光層部、
００１…ＡｌＧａＩｎＰ系エピタキシャルウェーハ、
０１１…出発基板を除去したウェーハ、  １１１…第１の領域、
１２０…第３の領域、  １２０Ａ…底部、
１２５…第２の領域、  １２５Ａ…頂部、  １２５Ｂ…側面部、  １２５Ｃ…側面部、
１３０…側壁、  １４０…誘電体部、  １５１…第一電極、  １６１…第二電極、
Ａ０１…発光素子、
２００…ＧａＡｓ基板（出発基板）、  ２０１…第一半導体層、  ２０２…活性層、
２０３…第二半導体層、  ２０５…ＧａＰ窓層、  ２０６…窓層兼支持基板、
２０７…発光層部、  ２０９…第一接着増強層、
００２…ＡｌＧａＩｎＰ系エピタキシャルウェーハ、
０２１…出発基板を除去したウェーハ、  ２１１…第１の領域、
２２０…第３の領域、  ２２０Ａ…底部、
２２５…第２の領域、２２５Ａ…頂部、  ２２５Ｂ…側面部、  ２２５Ｃ…側面部、
２３０…側壁、  ２４０…誘電体部、  ２５０…透明基板、  ２５１…第一電極、
２５９…第二接着増強層、  ２６０…ＢＣＢ接着剤、  ２６１…第二電極、
Ａ０２…発光素子、
３００…ＧａＡｓ基板（出発基板）、  ３０１…第一半導体層、  ３０２…活性層、
３０３…第二半導体層、  ３０５…ＧａＰ窓層、  ３０６…窓層兼支持基板、
３０７…発光層部  ００３…ＡｌＧａＩｎＰ系エピタキシャルウェーハ、
０３１…出発基板を除去したウェーハ、  ３１１…第１の領域、  ３２０…第３の領域、
３２０Ａ…底部、  ３２５…第２の領域、  ３２５Ａ…頂部、
３２５Ｂ…側面部、  ３２５Ｃ…側面部、  ３３０…側壁、  ３４０…誘電体部、
３５０…透明基板、  ３５１…第一電極、
３６１…第二電極、  Ａ０３…発光素子、
４６１…第二電極、  Ａ０４…発光素子、
５０６…窓層兼支持基板、  ５４０…誘電体部、  ５６１…第二電極、
Ａ０５…発光素子。
【図１】
2019212834.tif 000004
【図２】
2019212834.tif 000005
【図３】
2019212834.tif 000006
【図４】
2019212834.tif 000007
【図５】
2019212834.tif 000008
【図６】
2019212834.tif 000009
【図７】
2019212834.tif 000010
【図８】
2019212834.tif 000011
【図９】
2019212834.tif 000012
【図１０】
2019212834.tif 000013
【図１１】
2019212834.tif 000014
【図１２】
2019212834.tif 000015
【図１３】
2019212834.tif 000016
【図１４】
2019212834.tif 000017
【図１５】
2019212834.tif 000018
【図１６】
2019212834.tif 000019
【手続補正書】
【提出日】令和1年5月10日(2019.5.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
【図１】第一の実施形態に係る発光素子製造工程途中の積層構造を示す。
【図２】第一の実施形態に係る発光素子を示す。
【図３】第一の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図４】第二の実施形態に係る発光素子製造工程途中の積層構造を示す。
【図５】第二の実施形態に係る発光素子を示す。
【図６】第二の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図７】第三の実施形態に係る発光素子製造工程途中の積層構造を示す。
【図８】第三の実施形態に係る発光素子を示す。
【図９】第三の実施形態に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図１０】比較例１に係る発光素子を示す。
【図１１】比較例１に係る発光素子のチップデザインの設計上面図及び断面図を示す。
【図１２】比較例２に係る発光素子を示す。
【図１３】実施例１−３と比較例１の、実装時のダイス傾き発生不良率を示す。
【図１４】実施例１−３と比較例２の、第二電極に起因する断線不良率を示す。
【図１５】実施例１−３と比較例２の、実装時の電極剥離による実装不良を示す。
【図１６】実施例１−６と比較例１、３、４の、被膜面積とＶＦ（順方向電圧）との関係を示す。