(57)【要約】      （修正有）【課題】電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることが可能な、電子放出素子を提供する。【解決手段】電子放出素子１００は、金属または半導体からなる下部電極基板１０１と、下部電極基板の一方の主面１０１ａに形成された絶縁体層１０２と、絶縁体層１０２上に形成された電子透過電極層１０３と、電子透過電極層１０３上に形成された上部電極層１０４と、を備え、絶縁体層１０２が上層側に突出部を有し、突出部と重なる領域に上部電極層１０４が形成されており、各層の積層方向Ｌからの平面視において、絶縁体層１０２の突出部および上部電極層１０４が、下部電極基板の一方の主面１０１ａの外周部上から内側に延びる複数のパターン１０２Ａ、１０４Ａを有し、隣接するパターン同士の最短距離が、絶縁体層１０２における欠陥同士の平均距離の５０％以下である。【選択図】図２
2019212566.tif 000002
【特許請求の範囲】
【請求項１】
金属または半導体からなる下部電極基板と、
前記下部電極基板の一方の主面に形成された絶縁体層と、
前記絶縁体層上に形成された電子透過電極層と、
前記電子透過電極層上に形成された上部電極層と、を備え、
前記絶縁体層が上層側に突出部を有し、前記突出部と重なる領域に前記上部電極層が形成されており、
各層の積層方向からの平面視において、前記絶縁体層の突出部および前記上部電極層が、前記下部電極基板の一方の主面の外周部上から内側に延びる複数のパターンを有し、
隣接する前記パターン同士の最短距離が、前記絶縁体層における欠陥同士の平均距離の５０％以下であることを特徴とする電子放出素子。
【請求項２】
隣接する前記パターン同士の最短距離が、前記絶縁体層における欠陥同士の平均距離より短いことを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記積層方向からの平面視において、前記パターンの面積の合計が、前記電子透過電極層の表面の面積の５０％以下であることを特徴とする請求項１または２のいずれかに記載の電子放出素子。
【請求項４】
前記パターンが、櫛歯状に並ぶ部分を有することを特徴とする請求項１〜３のいずれか一項に記載の電子放出素子。
【請求項５】
前記積層方向からの平面視において、前記上部電極層の外周部が、前記絶縁体層の突出部の後端側の外周部より内側にあることを特徴とする請求項１〜４のいずれか一項に記載の電子放出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子に関する。
【背景技術】
【０００２】
近年、ナノスケールの電子放出素子に注目が集まっている。電子放出素子によって放出される電子の輸送媒体は真空である。そのため、電子放出素子は、チャネルでの電子散乱がなく高速動作が可能であるという特徴、低温から３００℃以上の高温でも動作可能であるという特徴、耐放射線特性に優れているという特徴を有する。これらの特徴により、電子放出素子は、ＣＭＯＳを補完するデバイスとして期待されている（例えば、非特許文献１参照）。
【０００３】
電子放出素子としては、ナノサイズの針状の金属陰極構造を有するもの、ＭＩＳ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造およびＭＩＭ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｍｅｔａｌ）構造を有する平面型のもの等が知られている（例えば、特許文献１〜３、非特許文献２、３参照）。平面型の電子放出素子は、放出電子の安定性が高い、放出電子の直進性が高い、１０Ｖ以下の低電圧で動作可能、既存の半導体プロセスで作製可能、低真空でも安定動作可能、電子を面放出できる等の特徴を有している。
【０００４】
このような背景の下、本発明者らは、特許文献４において、上部電極にグラフェンを用いることにより、高効率の電子放出を可能とする電子放出素子（電子源）の構造について開示している。図９は、この電子放出素子３００の構成を模式的に示す断面図である。電子放出素子３００は、下部電極基板３０１、絶縁体層３０２、および電子透過電極層３０３より構成される。電子透過電極層３０３の材料には、１層のグラフェンもしくは数層程度のグラファイトが用いられている。絶縁体層３０２は、その一部分の厚さが５ｎｍ〜２０ｎｍとなるように形成されており、電子放出面３０５として機能する。電子放出面以外の部分の絶縁体層３０２は、通常は電子放出面よりも厚く設計されており、数十から数百ｎｍ程度の厚さとなっている。電子透過電極層３０３のうち、電子放出面３０５と重ならない部分の上には、電圧を印加するための上部電極層３０４が形成されている。
【０００５】
下部電極基板３０１と上部電極層３０４との間に５Ｖから２０Ｖ程度の電圧を印加すると、絶縁体層３０２に形成されるポテンシャル障壁が薄くなり、下部電極基板３０１中の電子が量子力学的トンネル効果により、絶縁体層３０２のコンダクションバンドにトンネリングする。絶縁体層３０２のコンダクションバンドに出た電子は、格子振動の散乱によってエネルギーの一部を失うが、電子透過電極層３０３の仕事関数より高いエネルギーを有する電子は、電子透過電極層３０３を通り抜けて真空中に放出される。放出される電子は、印加電圧に対して指数関数的に増加することが知られている。このことは、逆に言うと、電子透過電極層３０３に印加する電圧が少し下がっただけでも、放出される電子の数が指数関数的に減少することになる。
【０００６】
下部電極基板３０１から絶縁体層３０２へトンネリングする全電流をＩｃとし、全電流Ｉｃのうち電子透過電極層３０３に回収される電流をＩｄとし、真空中に放出される電流をＩｅとすると、Ｉｃ＝Ｉｄ＋Ｉｅが成り立ち、Ｉｅ／Ｉｃを電子放出効率という。絶縁体層３０２に欠陥が存在する場合、トンネリングには依らずに絶縁体層３０２を流れるリーク電流が存在する。リーク電流はＩｃを増加させるが、リーク電流を構成する電子はエネルギーを有していないので、放出電流Ｉｅに寄与することはない。したがって、絶縁体層３０２に欠陥が存在する場合には、電子放出効率が下がることになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２４４７３５号公報
【特許文献２】特開２００３−１６２９５６号公報
【特許文献３】特開２００１−２３５１１号公報
【特許文献４】特開２０１７−４５６３９号公報
【特許文献５】特許第５２００２４０号公報
【特許文献６】特願２０１７−１９７９２３号
【非特許文献】
【０００８】
【非特許文献１】Ｈ．Ｈ．Ｂｕｓｔａ，Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．２，（１９９２）４３−７４．
【非特許文献２】Ｋ．Ｙｏｋｏｏ  ｅｔ  ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｎｏｌ．Ｂ  １１，（１９９３）４２９−４３２．
【非特許文献３】Ｔ．Ｋｕｓｕｎｏｋｉ  ｅｔ  ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３２，（１９９３）Ｌ１６９５−Ｌ１６９７.
【非特許文献４】久保田裕康「６５ナノ時代のシリコン材料技術」
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電子放出面が１０ｍｍφ程度の大きい面積を有するデバイス（大面積デバイス）を製造する場合、１００μｍφ程度の小さい面積を有するデバイスを製造する場合に比べて、歩留まりが著しく低下してしまうことが知られている。本発明者が鋭意研究を重ねた結果、大面積デバイスの歩留まりの低下は、絶縁体層中に存在する欠陥によってリーク電流が増大し、そのリーク電流によって上部電極の電位が下がり、適切な電圧が印加できず、電子放出が妨げられてしまうことに起因していることが明らかとなった。
【００１０】
下部電極基板としてシリコン基板を用い、絶縁体層としてシリコン基板に形成される熱酸化膜を用いる場合、熱酸化を行う工程で不純物等に起因して発生する欠陥が問題となるが、シリコン結晶中にはじめから存在する欠陥も問題となる。非特許文献４に開示されているように、通常のシリコン結晶中には、シリコンが溶融状態から冷えて固体になる際に発生する酸素析出物に起因する欠陥が、１０８個／ｃｍ３程度存在する。絶縁体層２２の厚さが１０ｎｍ（＝１０−６ｃｍ）の場合には、１ｃｍ２当たりに１００個の欠陥が存在することになる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることが可能な、電子放出素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は以下の手段を採用している。
【００１３】
（１）本発明の一態様に係る電子放出素子は、金属または半導体からなる下部電極基板と、前記下部電極基板の一方の主面に形成された絶縁体層と、前記絶縁体層上に形成された電子透過電極層と、前記電子透過電極層上に形成された上部電極層と、を備え、前記絶縁体層が上層側に突出部を有し、前記突出部と重なる領域に前記上部電極層が形成されており、各層の積層方向からの平面視において、前記絶縁体層の突出部および前記上部電極層が、前記下部電極基板の一方の主面の外周部上から内側に延びる複数のパターンを有し、前記パターン同士の最短距離が、前記絶縁体層における欠陥同士の平均距離の５０％以下である。
【００１４】
（２）前記（１）に記載の電子放出素子において、隣接する前記パターン同士の最短距離が、前記絶縁体層における欠陥同士の平均距離より短いことが好ましい。
【００１５】
（３）前記（１）または（２）のいずれかに記載の電子放出素子の前記積層方向からの平面視において、前記パターンの面積の合計が、前記電子透過電極層の表面の面積の５０％以下であることが好ましい。
【００１６】
（４）前記（１）〜（３）のいずれか一つに記載の電子放出素子において、前記パターンが、櫛歯状に並ぶ部分を有していてもよい。
【００１７】
（５）前記（１）〜（４）のいずれか一つに記載の電子放出素子において、前記積層方向からの平面視において、前記上部電極層の外周部が、前記絶縁体層の突出部の後端側の外周部より内側にあることが好ましい。
【発明の効果】
【００１８】
本発明の電子放出素子では、電極パターン同士の最短距離が、欠陥同士の平均距離の５０％以下であり、概ねどの欠陥の近くにも電極が存在する状態となっている。そのため、電子透過電極層において、欠陥の影響で低電位となる領域を狭い範囲に収めることができる。したがって、本発明の電子放出素子は、全体として、電子透過電極層に印加される電圧の影響が欠陥の影響によって低下するのを抑えることができ、上部電極と下部電極との電位差を利用して電子放出を行う機能を、高く維持することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第一実施形態に係る電子放出素子の断面図である。
【図２】（ａ）図１の電子放出素子を、上部電極層側から見た平面図である。（ｂ）（ａ）の電子放出素子の一部の断面を拡大した図である。
【図３】第一実施形態の変形例に係る電子放出素子を、上部電極層側から見た平面図である。
【図４】（ａ）〜（ｅ）第一実施形態に係る電子放出素子の製造過程における断面図である。
【図５】（ａ）本発明の第二実施形態に係る電子放出素子を、上部電極層側から見た平面図である。（ｂ）（ａ）の電子放出素子の一部の断面を拡大した図である。
【図６】本発明の比較例１に係る電子放出素子における、電子透過電極層の一部分の電位分布を示すグラフである。
【図７】（ａ）本発明の実施例１に係る電子放出素子における、上部電極側の一部を拡大した平面図である。（ｂ）（ａ）に示す部分における電子透過電極層の電位分布を示すグラフである。
【図８】（ａ）本発明の実施例２に係る電子放出素子における、上部電極側の一部を拡大した平面図である。（ｂ）（ａ）に示す部分における電子透過電極層の電位分布を示すグラフである。
【図９】従来の電子放出素子の断面図である。
【発明を実施するための形態】
【００２０】
以下、本発明を適用した実施形態に係る電子放出素子について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴を分かりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率等が実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２１】
＜第一実施形態＞
（電子放出素子）
図１は、本発明の第一実施形態に係る電子放出素子１００の一断面図である。電子放出素子１００は、下部電極基板１０１と、下部電極基板の一方の主面１０１ａに形成された絶縁体層１０２と、絶縁体層１０２上に形成された電子透過電極層１０３と、電子透過電極層１０３上に形成された上部電極層１０４と、を備えている。
【００２２】
下部電極基板１０１は、金属または半導体の材料からなる。金属の材料としては、例えば、金、銀、アルミニウム、チタン等が挙げられる。半導体の材料としては、例えば、シリコン等が挙げられる。半導体の材料を用いる場合、電子を放出しやすくする観点から、高ドープのｎ型シリコン等を選択することが望ましい。
【００２３】
絶縁体層１０２は、下部電極基板の一方の主面１０１ａのほぼ全体を覆うように形成されている。絶縁体層１０２の材料としては、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２等が挙げられる。
【００２４】
絶縁体層１０２は、電子放出素子１００を動作させた際の電子放出領域１０５に薄膜部を有し、電子放出領域を除いた領域において、上層側（電子透過電極層１０３側）に突出部１０２ａを有する。絶縁体層１０２は、突出部１０２ａを有する領域において、電子放出領域より厚く形成されている。
【００２５】
絶縁体層１０２の薄膜部の厚さは、５ｎｍ〜３０ｎｍであることが望ましく、５〜１５ｎｍであればより望ましい。また、突出部１０２ａを有する厚膜部における絶縁体層１０２の厚さは、１００ｎｍ〜１０００ｎｍであることが望ましく、１００ｎｍ〜５００ｎｍであればより望ましい。
【００２６】
薄膜部を薄く形成することにより、下部電極基板１０１から放出される電子が、絶縁体層１０２において散乱されるのを抑えることができる。さらに、薄膜部をトンネリングしようとする放出電子にとって、エネルギー障壁が小さくなるため、トンネリングに必要な電圧を低くすることができる。
【００２７】
電子透過電極層１０３は、少なくとも絶縁体層１０２の薄膜部の表面、望ましくは絶縁体層１０２の表面全体を覆うように形成されている。電子透過電極層１０３は、高い電子透過性能を有するように薄く形成されていることが望ましく、厚さが７ｎｍ以下であることがより望ましく、原子一層分程度であればさらに望ましい。
【００２８】
また、電子透過電極層１０３は、電気抵抗が高いことが望ましく、シート抵抗が１０ｋΩ／□程度であればより望ましい。このような電気抵抗を満足するように、絶縁体層１０２の段差のある領域をひずみやシワを生じさせることなく覆うために、電子透過電極層１０３は、単結晶よりも多結晶で構成される方が望ましく、１つの結晶の大きさ（グレインサイズ）が、２００ｎｍから５００ｎｍ程度であることが望ましい。
【００２９】
電子透過電極層１０３の材料としては、例えば、電子の透過確率が高く、電気抵抗が高い多結晶のグラフェン、グラファイト等が挙げられる。
【００３０】
上部電極（コンタクト電極）層１０４は、放出電子の透過を阻害しないように、電子放出領域外、すなわち、絶縁体層の突出部１０２ａを有する領域の上に形成されている。絶縁体層の突出部１０２ａと上部電極層１０４との間には、電子透過電極層１０３が挟まれる場合もある。上部電極層１０４は、電子透過電極１０３への通電をサポートするものであり、かつ、後述するように、欠陥の影響による電位低下を抑えるものである。
【００３１】
上部電極層１０４の材料としては、高い導電性を有するものであればよく、例えば、金、銀、アルミニウム、クロム、チタン、ニッケル、または、これらの積層体等が挙げられる。
【００３２】
図２（ａ）は、図１の電子放出素子１００を、上部電極層１０４側から見た平面図である。電子放出素子１００を構成する各層の積層方向Ｌからの平面視において、絶縁体層の突出部１０２ａ、上部電極層１０４は、それぞれ、外周部１０６と、外周部１０６から内側に延びる複数のパターン１０２Ａ、１０４Ａを有する。ここでは、パターン１０２Ａとパターン１０４Ａとが同サイズであり、互いに完全に重なっている場合について例示しているが、両者のサイズは一致していなくてもよく、また、互いにずれていてもよい。
【００３３】
絶縁体層１０２の内部には、複数の欠陥が存在する。この欠陥には、下部電極基板１０１に存在する欠陥に起因し、絶縁体層１０２の形成初期の段階で発生する初期欠陥、絶縁体層１０２の形成過程において、様々なプロセス条件に起因して発生するプロセス欠陥等が含まれる。
【００３４】
複数のパターン１０２Ａ、１０４Ａは、絶縁体層１０２中に含まれるできるだけ多くの欠陥が、隣接する２つのパターン１０２Ａ同士、１０４Ａ同士で挟まれるように、かつ欠陥を挟むパターン１０２Ａ同士、１０４Ａ同士の距離ができるだけ短くなるように、設計されている。
【００３５】
図２（ｂ）は、図２（ａ）の電子放出素子１００のうち、線分ＡＡ’で示す部分の断面を拡大した図である。隣接するパターン１０２Ａ同士、隣接するパターン１０４Ａ同士の最短距離ｄ１、ｄ２は、それぞれ、欠陥密度に応じて適切に設計されており、具体的には、絶縁体層１０２における欠陥同士の平均距離の５０％以下であるとする。欠陥密度は、所定の欠陥検査装置を用いて測定することができる。このように設計することにより、積層方向Ｌからの平面視において、高い確率で、隣接する上部電極層１０４の間に欠陥が挟まれることになる。例えば欠陥密度が１０６個／ｃｍ２である場合、隣接するパターン１０２Ａ同士、１０４Ａ同士の最短距離は、いずれも１００μｍ以下となる。
【００３６】
隣接するパターン１０２Ａ同士、隣接するパターン１０４Ａ同士の最短距離ｄ１、ｄ２は、それぞれ、絶縁体層１０２における欠陥同士の平均距離より短いことが望ましい。この場合には、積層方向Ｌからの平面視において、欠陥が、隣接する上部電極層１０４の間に必ず挟まれることになる。
【００３７】
より多くの電子放出が可能となるように、電子透過電極層１０３の電子放出面の面積を確保する観点から、積層方向Ｌからの平面視における、パターン１０２Ａの面積の合計が、電子透過電極層１０３の表面の面積の５０％以下であれば望ましく、３０％以下であればより望ましい。
【００３８】
電気抵抗が高くなり過ぎないようにする観点から、パターン１０２Ａの幅は１μｍ以上であることが望ましく、パターン１０２Ａの長さは１０ｍｍ以下であることが望ましい。
【００３９】
上述した条件を満たすパターン１０２Ａ、１０４Ａの好適な配置として、パターン１０２Ａ、１０４Ａが櫛歯状に並ぶ櫛型部分１０７を構成する配置が挙げられる。図２では、２つの櫛型部分１０７Ａ、１０７Ｂと、外周部分１０８とを構成する配置を例示している。２つの櫛型部分１０７Ａ、１０７Ｂは、それぞれ、櫛歯の後端が外周部分１０８に接続され、櫛歯の先端同士が互いに対向するように配置されている。ここでは、外周部分１０８が、電子透過電極層１０３の外周全体を囲んでいる場合について例示しているが、外周部分１０８の一部に切れ目があってもよい。
【００４０】
図３は、本実施形態の変形例に係る電子放出素子１１０を、上部電極側から見た平面図である。電子放出素子１１０では、２つの櫛型部分１０７Ａ、１０７Ｂが、櫛歯の延在方向において、それぞれの櫛歯の先端同士が対向せず、互い違いとなるように配置されている。その他の構成については、上述した電子放出素子１００の構成と同様であり、電子放出素子１００と同じ構成箇所については、形状の違いによらず、同じ符号で示している。この例では、図２（ａ）に示すように櫛歯の先端同士を対向させる場合に比べて、櫛歯の長さ方向において、外周部から離れた位置にある欠陥に対し、より近い位置に電極が配置されることになる。そのため、近い位置で欠陥を囲む電極側面の面積を多くとることができ、電位低下の抑制効果を向上させることができる。
【００４１】
上述した条件を満たす範囲において、パターン１０２Ａ、１０４Ａの形状についての制限はなく、矩形以外の形状であってもよいし、曲がった部分を有していてもよいし、パターンごとに幅が異なっていてもよいし、パターンの中に幅が変化する部分があってもよい。
【００４２】
欠陥を挟むようなパターン１０２Ａ、１０４Ａの配置としては、欠陥の周りを完全に囲むメッシュ（格子）状、リング状等の配置も考えられる。しかしながら、実施例として後述するように、対向する２つの方向から欠陥を挟んでいれば、電位低下の抑制効果が得られること、電子放出面の面積を可能な限り確保する必要があること、等を踏まえると、メッシュ状、リング状よりも櫛状の方が望ましい。
【００４３】
（電子放出素子の製造方法）
電子放出素子１００の製造方法について、図４（ａ）〜（ｅ）を用いて説明する。電子放出素子１００は、主に、次の工程（Ａ）〜（Ｅ）を経て製造することができる。
【００４４】
（Ａ）まず、図４（ａ）に示すように、下部電極基板１０１の一方の主面１０１ａに、十分な絶縁性能を有する厚さ（３００ｎｍ程度）の絶縁体層（絶縁膜）１０２を形成する。絶縁体層１０２の形成方法としては、特に制限されることはないが、例えば、熱酸化法、化学気相合成（ＣＶＤ）法、陽極酸化法等が挙げられる。
【００４５】
例えば、下部電極基板１０１に高ドープのｎ型シリコンを用いた場合には、ｎ型シリコン基板の表面を８００℃〜１１００℃程度の高温で熱酸化処理することにより、絶縁体層１０２として緻密なＳｉＯ２膜を形成することができる。また、下部電極基板１０１にアルミニウム基板を用いた場合には、アルミニウム基板の表面を陽極酸化することにより、絶縁体層１０２としてアルミナ層を形成することができる。あるいは、公知のスパッタ等の方法で絶縁体層１０２を形成してもよい。
【００４６】
（Ｂ）次に、絶縁体層１０２のうち、電子放出領域１０５と重なる部分１０２Ｂをエッチングし、図４（ｂ）に示すように、下部電極基板の一方の主面１０１ａを露出させる。エッチングする方法としては、下地となる下部電極基板１０１に対してダメージを与えない方法が望ましく、例えば、緩衝フッ酸によるエッチングが挙げられる。
【００４７】
（Ｃ）次に、工程（Ｂ）を経た被処理体に対し、可能な限り欠陥を減らすためにＲＣＡ洗浄等の洗浄処理を行った上で、熱酸化を行い、図４（ｃ）に示すように、下部電極基板の一方の主面１０１ａの露出した部分に、絶縁体層の薄膜部分１０２Ｃ（１０２）を形成する。ここでの熱酸化は、例えば電気炉等を用いて行うことができ、処理温度、処理時間については、形成される絶縁体層１０２Ｃの厚さが、４ｎｍ〜２０ｎｍ程度になるように調整することが望ましい。
【００４８】
絶縁体層１０２Ｃが４ｎｍよりも薄い場合には、下部電極基板１０１とこの後に形成する電子透過電極層１０３との間に、十分な電圧を印加する前にトンネル電流が流れる。電子透過電極層１０３の電位が仕事関数よりも低い状態でトンネル電流が流れても、トンネル電流中の電子はエネルギーが低く、電子透過電極層１０３を透過することができないので、その分の電子放出が得られない。したがって、絶縁体層１０２Ｃの厚さは４ｎｍ以上であることが望ましい。
【００４９】
絶縁体層１０２Ｃが２０ｎｍよりも厚い場合には、トンネリングした電子の絶縁体層１０２Ｃ中での移動距離が長くなり、移動の間に格子振動の散乱の影響を受けてエネルギーを失ってしまう。したがって、この場合にも仕事関数以上のエネルギーを有する電子が減ってしまい、電子放出効率が悪くなる。本発明者らが研究を重ねた結果によれば、絶縁体層１０２Ｃの厚さは、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であればより望ましい。
【００５０】
工程（Ｃ）を経た時点で、絶縁体層１０２は、電子放出領域と重なる薄膜部分１０２Ｃと、後で形成される上部電極と重なる厚膜部分１０２Ａとで構成され、両者の間に段差が形成された状態となる。厚膜部分１０２Ａは、図１に示す突出部１０２Ａに相当する。
【００５１】
（Ｄ）次に、ガリウム蒸気とメタンガスの混合雰囲気に曝すことにより、図４（ｄ）に示すように、工程（Ｃ）を経て形成されている絶縁体層１０２上に、電子透過電極層１０３を形成する。処理温度、処理時間については、形成される電子透過電極層１０３の厚さが、０．３ｎｍ〜２０ｎｍ程度になるように調整することが望ましい。
【００５２】
（Ｅ）最後に、電子透過電極層１０３の表面のうち、絶縁体層１０２の厚膜部分１０２Ａと重なる位置にのみ、上部電極１０４を形成することにより、本実施形態の電子放出素子１００を得ることができる。
【００５３】
上部電極１０４の形成方法としては、二通りの方法が考えられる。一つは、全面に上部電極層１０４を構成する金属の膜を形成した後、電子放領域１０５と重なる部分のみを、フォトリソグラフィーを用いてパターンニング・エッチングする方法である。もう一つは、フォトリソグラフィーにより電子放出領域１０５上にフォトレジストを塗布した上で、上部電極層１０４を構成する金属の膜を形成し、最後にフォトレジストを溶液で溶かして、上部電極層１０４の上の金属の膜をリフトオフする方法である。
【００５４】
どちらの方法でも構わないが、電子透過電極層１０３の電子放出領域１０５と重なる部分は非常に薄いので、エッチングを行う際に、この部分にダメージが入らないようにする。例えば、電子透過電極層１０３がグラフェン、グラファイトからなる場合には、これをエッチングしないような酸・アルカリ等を用いる方法が挙げられる。プラズマ等によるドライエッチングは行わないことが望ましい。
【００５５】
一方、リフトオフによる方法では、電子放出領域１０５と重なる部分に塗布したフォトレジストを完全に除去することが望ましい。フォトレジストの有機物成分が電子放出面上に残渣として残っていると、電子放出効率が低下する。本発明者らが行った実験では、有機溶剤によりフォトレジストを除去した後、真空中にて約３００℃で加熱することにより、有機物成分の残らない正常な電子放出面が得られている。
【００５６】
上部電極層１０４の材料については、特に制限はされないが、電子透過電極層１０３がグラフェン、グラファイトからなる場合、それに対する付着力の強い材料であることが望ましく、例えば、グラフェンの膜を形成する際の触媒金属、具体的には、鉄、コバルト、ニッケル等が挙げられる。その他にも、一般的に付着力の強い材料、例えば、クロム、チタン等も挙げられる。上部電極１０４は、グラフェンに接する部分にのみ、これらの金属の膜を薄く形成し、その上に他の金属の膜を形成したような、二層構造を有するものであってもよい。
【００５７】
以上のように、本実施形態に係る電子放出素子１００では、上部電極のパターン１０４Ａ同士の最短距離ｄ２が、欠陥同士の平均距離の５０％以下であり、概ねどの欠陥の近くにも上部電極１０４が存在する状態となっている。そのため、電子透過電極層１０３において、欠陥の影響で低電位となる領域を狭い範囲に収めることができる。したがって、本実施形態の電子放出素子１００は、全体として、電子透過電極層１０３に印加される電圧の影響が欠陥の影響によって低下するのを抑えることができ、下部電極基板１０１と上部電極層１０４との電位差を利用して電子放出を行う機能を、高く維持することができる。
【００５８】
＜第二実施形態＞
図５（ａ）は、本発明の第二実施形態に係る電子放出素子２００を、上部電極層１０４側から見た平面図である。第一実施形態と同様に、電子放出面を規定する厚い絶縁体層１０２と上部電極層１０４、が櫛状に配置されている場合について例示している。図５（ｂ）は、図５（ａ）の電子放出素子２００のうち、線分ＡＡ’で示す部分の断面を拡大した図である。
【００５９】
電子放出素子２００の積層方向Ｌからの平面視において、上部電極層１０４の端部（外周部）１０４ｂが、絶縁体層１０２の突出部の後端側（図５では下端側）の端部（外周部）１０２ｂより内側にある。すなわち、電子放出素子２００では、上部電極層の端部１０４ｂから絶縁体層の端部１０２ｂまでの間にオフセット１０８が設けられており、絶縁体層１０２のうち、オフセット１０８部分と重なる部分および電子放出面と重なる部分は、いずれも電子透過電極層１０３で覆われている。その他の構成については、上述した電子放出素子１００の構成と同様であり、電子放出素子１００と同じ構成箇所については、形状の違いによらず、同じ符号で示している。
【００６０】
第一実施形態においては、欠陥が電子放出面１０５の中央付近に存在する場合において、効果的であった。しかしながら、電子放出面１０５の端部、つまり上部電極層１０４の端部近傍に欠陥が存在する場合においては、上部電極層１０４そのものが欠陥を通して短絡してしまうので、そもそも上部電極層１０４に所望の電圧を印加することができない。欠陥がちょうど電子放出面１０５の端部に存在する確率はかなり低いと思われるが、本実施形態においては、その欠陥による動作不良をも解決することができる。
【００６１】
オフセット１０８が長いほど、欠陥による電圧降下を防ぐ効果が大きくなる。ただし、オフセット１０８部分からは電子が放出されないため、オフセット１０８を長くし過ぎることは、電子放出面１０５の面積が狭くなり過ぎることにつながる。オフセット１０８の長さについては、電子放出面１０５の面積に加え、電子透過電極層１０３の抵抗を考慮して適切に設定する必要があるが、本発明者らの実験により、１０μｍ程度が好適であることが分かっている。
【実施例】
【００６２】
以下、実施例により本発明の効果をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
【００６３】
（比較例１）
図９に示す電子放出素子３００において、絶縁体層３０２中に欠陥Ｐが存在する場合を想定し、電子透過電極層３０３の電位分布のシミュレーションを行った。
【００６４】
下部電極基板３０１を高ドープのｎ型シリコン基板とし、絶縁体層３０２を熱酸化膜とし、電子透過電極層３０３をグラフェンからなる膜とし、上部電極層３０４をアルミニウムからなる膜とした。絶縁体層３０２のうち、電子放出面３０５と重なる領域の中央に、１つの欠陥Ｐが存在するとした。絶縁体層３０２のうち、電子放出領域３０５と重なる薄膜部分の厚さを１０ｎｍとし、上部電極３０４を搭載する厚膜部分の厚さを３００ｎｍとした。電子透過電極層３０３の厚さを１０ｎｍとした。電子放出領域３０５の面積は７８．５ｍｍ２とした。積層方向Ｌからの平面視において、電子放出領域３０５が複数の上部電極のパターンで区切られていない点以外は、上記実施形態の構成と同様とした。
【００６５】
上部電極層３０４の電位が下部電極基板３０１より１Ｖ高くなるように、上部電極層３０４と下部電極基板３０１との間に電圧を印加し、電子透過電極層３０３の電位分布を測定した。絶縁体層３０２のうち欠陥Ｐが存在する部分では、下部電極基板３０１と電子透過電極層３０３とが短絡することを考慮し、両者の電位が等しくなるとした。電子透過電極層３０３のシート抵抗を１０ｋΩ／□とした。
【００６６】
図６は、電子透過電極層３０３のうち、欠陥Ｐと重なる位置から一方の外周部までの範囲（片側半分）における、電位分布をを示すグラフである。グラフの横軸は欠陥Ｐからの距離（μｍ）を示し、グラフの縦軸は、実際に印加されている電圧の電源電圧に対する比率として、相対電圧（％）を示している。距離０μｍの位置は、欠陥Ｐが存在する位置に相当する。距離５０００μｍの位置は、上部電極の端部の位置に相当する。
【００６７】
上部電極の位置においては、電源電圧と同じ電圧が印加され、相対電圧が１００％であるのに対し、欠陥Ｐの位置から５００μｍ離れた位置では７３％、１ｍｍ離れた位置では８０％、２ｍｍ離れた位置でも９０％となっている。この結果は、半径１ｍｍ程度の領域に１個の割合で欠陥が存在すると、全体としては所望の電圧が印加されないことになり、電子放出効率が非常に悪くなることを意味している。同結果は、さらに欠陥密度が高くなり、電子透過電極に印加される電圧がその仕事関数以下となってしまえば、電子放出すらされなくなることを意味している。
【００６８】
（実施例１）
図２に示す電子放出素子１００において、絶縁体層１０２中に欠陥が存在する場合を想定し、電子透過電極層１０３の電位分布のシミュレーションを行った。
【００６９】
図７（ａ）は、電子放出素子１００における、上部電極層１０４側の一部を拡大した平面図である。ここでの電子放出領域１０５は、隣接する櫛歯パターン同士で挟まれた領域であって、その幅方向における中央に欠陥Ｐが存在するとした。絶縁体層１０２のうち、電子放出領域１０５と重なる薄膜部分の厚さを１０ｎｍとし、上部電極１０４を搭載する厚膜部分（パターン１０２Ａおよび外周部分）の厚さを３００ｎｍとした。電子透過電極層１０３の厚さを１０ｎｍとした。電子放出領域１０５（電子放出面）の面積は１ｍｍ２とした。上部電極層のパターン１０４Ａの長さｄ３、幅ｄ４は、それぞれ１ｍｍ、１０μｍとした。絶縁体層の突出部のパターン１０２Ａについても、これと同様の寸法とした。その他の構成は、比較例１の電子放出素子３００の構成と同様とした。比較例１と同様の条件で、電子透過電極層１０３の電位分布を測定した。
【００７０】
図７（ｂ）は、図７（ａ）に示す部分の電位分布を示すグラフである。グラフの横軸は、上部電極層のパターン１０４Ａの長さ方向における、欠陥Ｐからの距離（μｍ）を示す。グラフの縦軸は、上部電極層のパターン１０４Ａの幅方向における、欠陥Ｐからの距離（μｍ）を示す。グラフ中の曲線は、電源電圧を基準とする相対電圧の等しい位置を結んだ等電位線である。
【００７１】
図７（ｂ）のグラフから、上部電極パターン１０４Ａの幅方向において、欠陥Ｐから３３μｍ以上離れれば、約９０％以上の電位を確保できていることが分かる。欠陥Ｐの近傍に電極パターンを有していない比較例１の電子放出素子３００では、欠陥Ｐから２０００μｍ離れなければ９０％以上の電位を確保できていなかったので、それと比べると、電位が９０％未満の領域が狭まっている。つまり、比較例１に比べて、有効な電子放出面が格段に広くなっていることが分かる。
【００７２】
また、図７（ｂ）のグラフから、上部電極層のパターン１０４Ａの長さ方向において、欠陥Ｐから５０μｍ以上離れれば、約９０％以上の電位を確保できていることが分かる。長さ方向において高電位を確保できる範囲は、幅方向での範囲には及ばないが、比較例１の結果と比べれば、十分広くなっている。
【００７３】
この結果は、上部電極パターン１０４Ａが、欠陥Ｐの周りを全方位から完全に囲むメッシュ状（格子状）でなくても、二方向から欠陥Ｐを挟んでいれば、高電位の領域を確保する上で所定の効果が得られることを示している。
【００７４】
（実施例２）
図５に示す電子放出素子２００において、絶縁体層１０２中に欠陥が存在する場合を想定し、電子透過電極層１０３の電位分布のシミュレーションを行った。
【００７５】
図８（ａ）は、電子放出素子２００における、上部電極層１０４側の一部を拡大した平面図である。ここでの電子放出領域１０５は、隣接する櫛歯パターン同士で挟まれた領域であって、その幅方向における端部に欠陥Ｐが存在するとした。１０μｍのオフセット１０８を設けた。その他の構成は、比較例１の電子放出素子３００の構成と同様とした。実施例１と同様の条件で、電子透過電極層１０３の電位分布を測定した。
【００７６】
図８（ｂ）は、図８（ａ）に示す部分の電位分布を示すグラフである。グラフの横軸、縦軸、グラフ中の曲線の定義については、図７（ｂ）のグラフと同様である。距離０μｍの位置は、欠陥Ｐが存在するパターン１０２Ａの端部の位置に相当する。距離−１０μｍの位置は、パターン１０４Ａの端部の位置に相当する。
【００７７】
図８（ｂ）のグラフから、パターン１０４Ａの幅方向では３５μｍ以内、長さ方向でも２５μｍ以内の領域に限られ、全体として安定した電位分布が確保されており、オフセット１０８を挟んだ上部電極１０４への電流の短絡が、抑えられていることが分かる。
【符号の説明】
【００７８】
１００、１１０、２００、３００・・・電子放出素子
１０１・・・下部電極基板
１０２・・・絶縁体層 
１０２Ａ・・・パターン
１０２ａ・・・突出部（厚膜部分）
１０２Ｂ・・・絶縁体層のエッチング部分
１０２Ｃ・・・薄膜部分
１０３・・・電子透過電極層
１０４・・・上部電極層
１０４Ａ・・・パターン
１０５・・・電子放出領域
１０６・・・外周部
１０７、１０７Ａ、１０７Ｂ・・・櫛型部分
１０８・・・オフセット
ｄ１、ｄ２・・・距離
ｄ３・・・長さ
ｄ４・・・幅
Ｌ・・・積層方向
Ｐ・・・欠陥
【図１】
2019212566.tif 000003
【図２】
2019212566.tif 000004
【図３】
2019212566.tif 000005
【図４】
2019212566.tif 000006
【図５】
2019212566.tif 000007
【図６】
2019212566.tif 000008
【図７】
2019212566.tif 000009
【図８】
2019212566.tif 000010
【図９】
2019212566.tif 000011