(57)【要約】【課題】半導体素子の検出部の個数を、並列に接続される半導体素子の個数に合わせずに済む技術を提供することである。【解決手段】半導体素子の制御装置は、互いに並列に接続されている複数の半導体素子を制御する制御装置であって、前記複数の半導体素子のそれぞれに電気的に接続されており、前記複数の半導体素子のそれぞれについて、ゲート電圧を印加している間の当該半導体素子のオン電圧を検出する１個の電圧検出回路と、前記複数の半導体素子の検出済みの複数のオン電圧が異なる場合に、前記複数のオン電圧のうち、最大のオン電圧以外の比較的に小さいオン電圧が検出された特定の半導体素子のゲート電圧を、前記特定の半導体素子のオン電圧が前記最大のオン電圧に一致するまで調整する調整部を備える。【選択図】図１
2019103064.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列に接続されている複数の半導体素子を制御する制御装置であって、
前記複数の半導体素子のそれぞれに電気的に接続されており、前記複数の半導体素子のそれぞれについて、ゲート電圧を印加している間の当該半導体素子のオン電圧を検出する１個の電圧検出回路と、
前記複数の半導体素子の検出済みの複数のオン電圧が異なる場合に、前記複数のオン電圧のうち、最大のオン電圧以外の比較的に小さいオン電圧が検出された特定の半導体素子のゲート電圧を、前記特定の半導体素子のオン電圧が前記最大のオン電圧に一致するまで調整する調整部と、を備える、制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書では、互いに並列に接続される複数の半導体素子を制御する制御装置を開示する。
【背景技術】
【０００２】
特許文献１に、互いに並列に接続される複数の半導体素子を制御する制御装置が開示されている。制御装置は、複数の電流検出部と、記憶部と、ゲート駆動制御部を備える。複数の電流検出部のそれぞれは、並列に接続されている複数の半導体素子のそれぞれに流れる電流を検出する。記憶部は、電流検出部で検出した電流を記憶する。ゲート駆動制御部は、並列に接続されている複数の半導体素子に流れる電流の差を解消するために、複数の半導体素子のそれぞれに印加するゲート電圧を調整する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−４６４３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記の制御装置では、並列に接続されている複数の半導体素子のそれぞれに、複数の電流検出部のそれぞれが接続されている。この構成では、並列に接続される半導体素子の個数に合わせて、電流検出部が配置される。
【０００５】
本明細書では、半導体素子の検出部の個数を、並列に接続される半導体素子の個数に合わせずに済む技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書によって開示される半導体素子の制御装置は、互いに並列に接続されている複数の半導体素子を制御する制御装置であって、前記複数の半導体素子のそれぞれに電気的に接続されており、前記複数の半導体素子のそれぞれについて、ゲート電圧を印加している間の当該半導体素子のオン電圧を検出する１個の電圧検出回路と、前記複数の半導体素子の検出済みの複数のオン電圧が異なる場合に、前記複数のオン電圧のうち、最大のオン電圧以外の比較的に小さいオン電圧が検出された特定の半導体素子のゲート電圧を、前記特定の半導体素子のオン電圧が前記最大のオン電圧に一致するまで調整する調整部を備える。
【０００７】
上記の構成では、互いに並列に接続されている複数の半導体素子のそれぞれのオン電圧を、１個の電圧検出回路で検出する。このため、並列に接続されている半導体素子の個数に合わせて、電圧検出回路を増加せずに済む。
【図面の簡単な説明】
【０００８】
【図１】実施例の制御装置の構成を模式的に示すブロック図である。
【図２】実施例の半導体素子におけるゲート電圧とオン電圧の相関関係を示すグラフである。
【図３】実施例の制御装置が実行するゲート電圧決定処理を示すフローチャートである。
【図４】図３に続くゲート電圧決定処理を示すフローチャートである。
【発明を実施するための形態】
【０００９】
まず、図１を参照して、制御装置１０について説明する。本実施例の制御装置１０は、例えば、電気自動車やハイブリッド自動車等の車両に搭載され、インバータやＤＣ−ＤＣコンバータ等の電力制御回路に組み込まれる。制御装置１０は、電力制御回路に配置される複数の半導体素子１４，１６を制御する。なお、図１には、並列に接続されている２個の半導体素子１４，１６が配置されているが、並列に接続されている半導体素子の個数は３個以上であってもよい。
【００１０】
２個の半導体素子１４，１６は、スイッチング素子であり、絶縁ゲート型バイポーラトランジスタ（即ちInsulated Gate Bipolar Transistor：ＩＧＢＴ）の素子構造を有する。半導体素子１４は、ゲートＧ１と、コレクタＣ１と、エミッタＥ１を備え、半導体素子１６は、ゲートＧ２と、コレクタＣ２と、エミッタＥ２を備える。半導体素子１４，１６は、例えば、金属酸化物半導体電界効果トランジスタ（即ちMetal Oxide Semiconductor Field Effect Transistor：ＭＯＳＦＥＴ）であってもよい。
【００１１】
制御装置１０は、電圧検出回路２２と、記憶回路２４と、調整部２６を備える。電圧検出回路２２は、半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２を検出するための回路である。電圧検出回路２２は、半導体素子１４，１６のそれぞれに対して、高電位側に電気的に接続されている。オン電圧Ｖｏ１は、半導体素子１４のゲートＧ１にゲート電圧Ｖｇ１が印加されている間に発生するコレクタＣ１とエミッタＥ１の間の電圧である。同様に、オン電圧Ｖｏ２は、半導体素子１６のゲートＧ２にゲート電圧Ｖｇ２が印加されている間に発生するコレクタＣ２とエミッタＥ２の間の電圧である。なお、ゲート電圧Ｖｇ１は、ゲートＧ１とエミッタＥ１の間の電圧であり、ゲート電圧Ｖｇ２は、ゲートＧ２とエミッタＥ２の間の電圧である。
【００１２】
記憶回路２４は、電圧検出回路２２に接続されている。記憶回路２４は、電圧検出回路２２で検出されるオン電圧Ｖｏ１，Ｖｏ２を記憶する。また、図２に示されるように、記憶回路２４は、半導体素子１４，１６におけるゲート電圧とオン電圧の相関関係を予め記憶している。図２において、縦軸はオン電圧を示し、横軸はゲート電圧を示す。半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれに印加するゲート電圧Ｖｇ１，Ｖｇ２が高くなるほど、半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２は低くなる。
【００１３】
調整部２６は、演算回路２８と、複数（本実施例では２個）のゲート駆動回路３０，３２を備える。演算回路２８は、記憶回路２４に接続されている。演算回路２８は、半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれに印加するゲート電圧Ｖｇ１，Ｖｇ２を決定し、ゲート駆動回路３０，３２に供給する。演算回路２８は、記憶回路２４に記憶されているオン電圧Ｖｏ１，Ｖｏ２と、ゲート電圧とオン電圧の相関関係を用いて、ゲート電圧Ｖｇ１，Ｖｇ２を調整する。演算回路２８で決定するゲート電圧Ｖｇ１，Ｖｇ２のそれぞれは、半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれの閾値電圧よりも高く、半導体素子１４，１６のゲートＧ１，Ｇ２のそれぞれをオフに切り換えるのに十分な値である。
【００１４】
演算回路２８は、ゲート駆動回路３０，３２のそれぞれに接続されている。ゲート駆動回路３０は、半導体素子１４のゲートＧ１に接続されている。ゲート駆動回路３０は、図１に示されないコントローラからの指令を受けて、半導体素子１４を駆動する。ゲート駆動回路３０は、演算回路２８で設定されたゲート電圧Ｖｇ１で、半導体素子１４をオンに切り換える。ゲート駆動回路３２は、ゲート駆動回路３０と同様の構成を有する。ゲート駆動回路３２は、半導体素子１６のゲートＧ２に接続されている。ゲート駆動回路３２は、図１に示されないコントローラからの指令を受けて、半導体素子１６を駆動する。ゲート駆動回路３２は、演算回路２８で設定されたゲート電圧Ｖｇ２で、半導体素子１６をオンに切り換える。
【００１５】
次に、図３及び図４に示されるフローチャートを参照して、制御装置１０が実行するゲート電圧決定処理について説明する。また、図４は、図３に示されるフローチャート中の「Ａ」に続くゲート電圧決定処置を示すフローチャートである。ゲート電圧決定処理は、車両の電源がオフからオンに切り替えられると開始される。ゲート電圧決定処理は、車両の電源がオフからオンに切り替えられる毎に実施される。まず、Ｓ１２では、ゲート駆動回路３０は、半導体素子１４のゲートＧ１にデフォルトで設定されているゲート電圧Ｖｇ１を印加する。これにより、半導体素子１４がオンに切り換えられる。Ｓ１２では、さらに、電圧検出回路２２は、半導体素子１４のオン電圧Ｖｏ１を検出して、記憶回路２４に記憶させる。続いて、Ｓ１４では、Ｓ１２と同様に、ゲート駆動回路３２は、半導体素子１６のゲートＧ２にデフォルトで設定されているゲート電圧Ｖｇ２を印加する。これにより、半導体素子１６がオンに切り換えられる。Ｓ１４では、さらに、電圧検出回路２２は、半導体素子１６のオン電圧Ｖｏ２を検出して、記憶回路２４に記憶させる。
【００１６】
次に、Ｓ１６において、演算回路２８は、Ｓ１２及びＳ１４において記憶回路２４に記憶されたオン電圧Ｖｏ１，Ｖｏ２が一致するか否かを判断する。オン電圧Ｖｏ１，Ｖｏ２が一致する場合（Ｓ１６でＹＥＳ）、ゲート電圧決定処理を終了する。一方、オン電圧Ｖｏ１，Ｖｏ２が異なる場合（Ｓ１６でＮＯ）、Ｓ１８において、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高いか否かを判断する。オン電圧Ｖｏ１がオン電圧Ｖｏ２より高い場合（Ｓ１８でＹＥＳ）、Ｓ２０において、演算回路２８は、記憶回路２４に記憶されたオン電圧Ｖｏ１，Ｖｏ２と、半導体素子１４，１６におけるゲート電圧とオン電圧の相関関係を用いて、ゲート電圧Ｖｇ２を決定する。具体的には、演算回路２８は、オン電圧Ｖｏ２がオン電圧Ｖｏ１に一致するように、低下されたゲート電圧Ｖｇ２を決定して、ゲート駆動回路３２に供給する。続いて、Ｓ２２において、ゲート駆動回路３２は、Ｓ２０において演算回路２８から取得したゲート電圧Ｖｇ２を、半導体素子１６のゲートＧ２に印加する。Ｓ２２では、さらに、電圧検出回路２２が、半導体素子１６のオン電圧Ｖｏ２を検出し、記憶回路２４に記憶させる。
【００１７】
次に、Ｓ２４において、演算回路２８は、Ｓ１２で記憶されたオン電圧Ｖｏ１と、Ｓ２２で記憶されたオン電圧Ｖｏ２が一致するか否かを判断する。オン電圧Ｖｏ１，Ｖｏ２が一致する場合（Ｓ２４でＹＥＳ）、ゲート電圧決定処理を終了する。一方、オン電圧Ｖｏ１，Ｖｏ２が異なる場合（Ｓ２４でＮＯ）、Ｓ２６において、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも低いか否かを判断する。
【００１８】
オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高い場合（Ｓ２６でＮＯ）、Ｓ２０に戻って、再度、ゲート電圧Ｖｇ２を決定する。一方、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも低い場合（Ｓ２６でＹＥＳ）、Ｓ２８において、演算回路２８は、ゲート電圧Ｖｇ２を再度決定する。具体的には、演算回路２８は、既に決定済みのゲート電圧Ｖｇ２よりも所定の値だけ高いゲート電圧Ｖｇ２を決定して、ゲート駆動回路３２に供給する。続いて、Ｓ３０において、ゲート駆動回路３２は、Ｓ２８において演算回路２８から取得したゲート電圧Ｖｇ２を、半導体素子１６のゲートＧ２に印加する。Ｓ３０では、さらに、電圧検出回路２２が、半導体素子１６のオン電圧Ｖｏ２を検出し、記憶回路２４に記憶させて、Ｓ２４に戻る。
【００１９】
オン電圧Ｖｏ１がオン電圧Ｖｏ２より低い場合（Ｓ１８でＮＯ）、Ｓ４０において、演算回路２８は、記憶回路２４に記憶されたオン電圧Ｖｏ１，Ｖｏ２と、半導体素子１４，１６におけるゲート電圧とオン電圧の相関関係を用いて、ゲート電圧Ｖｇ１を決定する。具体的には、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２に一致するように、低下されたゲート電圧Ｖｇ１を決定して、ゲート駆動回路３０に供給する。続いて、Ｓ４２において、ゲート駆動回路３０は、Ｓ４０において演算回路２８から取得したゲート電圧Ｖｇ１を、半導体素子１４のゲートＧ１に印加する。Ｓ４２では、さらに、電圧検出回路２２が半導体素子１４のオン電圧Ｖｏ１を検出し、記憶回路２４に記憶させる。
【００２０】
次に、Ｓ４４において、演算回路２８は、Ｓ１４で記憶されたオン電圧Ｖｏ２と、Ｓ４２で記憶されたオン電圧Ｖｏ１が一致するか否かを判断する。オン電圧Ｖｏ１，Ｖｏ２が一致する場合（Ｓ４４でＹＥＳ）、ゲート電圧決定処理を終了する。一方、オン電圧Ｖｏ１，Ｖｏ２が異なる場合（Ｓ４４でＮＯ）、Ｓ４６において、演算回路２８は、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高いか否かを判断する。
【００２１】
オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも低い場合（Ｓ４６でＮＯ）、Ｓ４０に戻って、再度、ゲート電圧Ｖｇ１を決定する。一方、オン電圧Ｖｏ１がオン電圧Ｖｏ２よりも高い場合（Ｓ４６でＹＥＳ）、Ｓ４８において、演算回路２８は、ゲート電圧Ｖｇ１を再度決定する。具体的には、演算回路２８は、既に決定済みのゲート電圧Ｖｇ１よりも所定の値だけ高いゲート電圧Ｖｇ１を決定して、ゲート駆動回路３０に供給する。続いて、Ｓ５０において、ゲート駆動回路３０は、Ｓ４８において演算回路２８から取得したゲート電圧Ｖｇ１を、半導体素子１４のゲートＧ１に印加する。Ｓ５０では、さらに、電圧検出回路２２が、半導体素子１４のオン電圧Ｖｏ１を検出し、記憶回路２４に記憶させて、Ｓ４４に戻る。
【００２２】
上述したように、１個の電圧検出回路２２によって、互いに並列に接続されている複数の半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２が検出される。このため、並列に接続されている半導体素子の個数が増加した場合においても、新たに電圧検出回路を設置せずに済む。この構成によれば、半導体素子の個数に合わせて電圧検出回路を設置しなくても、複数の半導体素子１４，１６のオン電圧Ｖｏ１，Ｖｏ２を一致させるためにゲート電圧Ｖｇ１，Ｖｇ２を調整するゲート電圧決定処理を実行することができる。この結果、半導体素子の個数に合わせて電圧検出回路を設置せずに、複数の半導体素子１４，１６の間の電流アンバランスを抑制することができる。
【００２３】
また、車両の電源をオフからオンに切り替える毎に、ゲート電圧Ｖｇ１，Ｖｇ２を調整する。これにより、半導体素子１４，１６の長期間の使用に伴い、半導体素子１４，１６の性能が変化した場合でも、ゲート電圧Ｖｇ１，Ｖｇ２のそれぞれを適する値に調整することができる。
【００２４】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２５】
１０    ：制御装置
１４，１６：半導体素子
２２    ：電圧検出回路
２４    ：記憶回路
２６    ：調整部
２８    ：演算回路
３０，３２：ゲート駆動回路
Ｃ１，Ｃ２：コレクタ
Ｅ１，Ｅ２：エミッタ
Ｇ１，Ｇ２：ゲート
Ｖｇ１，Ｖｇ２：ゲート電圧
Ｖｏ１，Ｖｏ２：オン電圧
【図１】
2019103064.tif 000003
【図２】
2019103064.tif 000004
【図３】
2019103064.tif 000005
【図４】
2019103064.tif 000006