(57)【要約】【課題】  第１極性の固定電荷を有する固定電荷膜を光電変換部の上面に設けた場合に、光電変換部へのダメージを抑制しつつ、第２トランジスタの誤動作を低減した固体撮像素子を提供することができる。【解決手段】  一形態に係る固体撮像素子は、入射した光を光電変換し、第１電荷を蓄積する光電変換部と、光電変換部と電気的に接続され、第２面に第１ゲートを有する第１トランジスタと、第２面に第１ゲートのゲート長よりも短いゲート長の第２ゲートを有する第２トランジスタと、を有する半導体基板と、平面視で、第１面の光電変換部及び第２トランジスタに重なる領域に、直接又は絶縁層を介して、連続的に設けられ、第１極性の固定電荷を有する第１固定電荷膜と、平面視で、第１固定電荷膜の第２トランジスタに重なる領域に、直接又は絶縁層を介して設けられ、第２極性の固定電荷を有する第２固定電荷膜と、を備える。【選択図】  図２
2019212737.tif 000002
【特許請求の範囲】
【請求項１】
光が入射する第１面と、前記第１面に対向する第２面とを有するとともに、入射した光を光電変換し、第１極性の第１電荷を蓄積する光電変換部と、前記第２面に第１ゲートを有する第１トランジスタと、前記第２面に前記第１ゲートのゲート長よりも短いゲート長の第２ゲートを有する第２トランジスタと、を有する半導体基板と、
平面視で、前記第１面の前記光電変換部、前記第１トランジスタ及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して連続的に設けられ、前記第１極性の固定電荷を有する第１固定電荷膜と、
平面視で、前記第１固定電荷膜の前記半導体基板とは反対側であって前記第２トランジスタに重なる領域に、直接又は絶縁層を介して設けられ、第２極性の固定電荷を有する第２固定電荷膜と、を備える固体撮像素子。
【請求項２】
前記半導体基板は、平面視で、
複数の前記光電変換部と複数の前記第１トランジスタとが２次元状に配置された画素領域と、
前記画素領域の外側に設けられた複数の前記第２トランジスタと、を有し、
前記第１固定電荷膜は、平面視で、前記画素領域及び前記複数の第２トランジスタに重なる領域に設けられ、
前記第２固定電荷膜は、平面視で、前記複数の第２トランジスタに重なる領域に設けられ、前記画素領域に重なる領域には設けられていないことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記第１固定電荷膜は、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含むことを特徴とする請求項１又は２に記載の固体撮像素子。
【請求項４】
前記第２固定電荷膜は、Ｏ／Ｓｉの比率が１．５０以上１．８５以下の酸化シリコン膜を含むことを特徴とする請求項１〜３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記第２固定電荷膜は、窒化シリコンを含むことを特徴とする請求項１〜４のいずれか１項に記載の固体撮像素子。
【請求項６】
前記第２固定電荷膜は、酸窒化シリコンを含むことを特徴とする請求項１〜５のいずれか１項に記載の固体撮像素子。
【請求項７】
平面視で前記第２トランジスタと重なる領域において、前記第２固定電荷膜の厚みは前記第１固定電荷膜の厚みよりも大きいことを特徴とする請求項１〜６のいずれか１項に記載の固体撮像素子。
【請求項８】
前記第１固定電荷膜は、前記半導体基板の側から順に、
前記半導体基板よりも屈折率の低い第１屈折率の層と、
前記第１屈折率の層よりも屈折率の低い第２屈折率の層と、が順に配されている層を含むことを特徴とする請求項１〜７のいずれか１項に記載の固体撮像素子。
【請求項９】
前記第１固定電荷膜は、前記半導体基板の側から順に、酸化アルミニウムと酸化タンタルとが積層されたものであることを特徴とする請求項１〜７のいずれか１項に記載の固体撮像素子。
【請求項１０】
前記第１固定電荷膜は、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含み、
前記第２固定電荷膜は、窒化シリコンを含むことを特徴とする請求項２に記載の固体撮像素子。
【請求項１１】
前記固体撮像素子は、前記半導体基板の第１面の側に、複数のレンズが２次元状に配された領域を含むマイクロレンズアレイを備え、
前記第２トランジスタは、平面視で、前記複数のレンズが２次元状に配された領域の外側に設けられていることを特徴とする請求項１〜１０のいずれか１項に記載の固体撮像素子。
【請求項１２】
前記第１トランジスタのソース及びドレインは、前記第２極性の第２電荷を多数キャリアとするウエルに配されており、
前記第２トランジスタのソース及びドレインは、前記第１電荷を多数キャリアとするウエルに配されていることを特徴とする請求項１〜１１のいずれか１項に記載の固体撮像素子。
【請求項１３】
前記半導体基板において、平面視で前記第１トランジスタと前記第２トランジスタとの間には、絶縁体、ポリシリコン又は金属の少なくともいずれか１つを含む分離領域が設けられていることを特徴とする請求項１〜１２のいずれか１項に記載の固体撮像素子。
【請求項１４】
光が入射する第１面と、前記第１面に対向する第２面とを有するとともに、入射した光を光電変換し、電子を蓄積する光電変換部と、前記光電変換部と電気的に接続され、前記第２面に第１ゲートを有する第１トランジスタと、前記第２面に前記第１ゲートのゲート長よりも短いゲート長の第２ゲートを有する第２トランジスタと、を有する半導体基板と、
平面視で、前記第１面の前記光電変換部及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して、連続的に設けられ、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含む第１膜と、
平面視で、前記第１膜の前記第２トランジスタに重なる領域に、直接又は絶縁層を介して設けられ、Ｏ／Ｓｉの比率が１．５０以上１．８５以下の酸化シリコン及び窒化シリコンの少なくともいずれか一方を含む第２膜と、を備える固体撮像素子。
【請求項１５】
前記半導体基板は、平面視で、
複数の前記光電変換部と複数の前記第１トランジスタとが２次元状に配置された画素領域と、
前記画素領域の外側に設けられた複数の前記第２トランジスタと、を有し、
前記第１膜は、平面視で、前記画素領域及び前記複数の第２トランジスタに重なる領域に設けられ、
前記第２膜は、平面視で、前記複数の第２トランジスタに重なる領域に設けられ、前記画素領域に重なる領域には設けられていないことを特徴とする請求項１４に記載の固体撮像素子。
【請求項１６】
平面視で前記第２トランジスタと重なる領域において、前記第２膜の厚みは前記第１膜の厚みよりも大きいことを特徴とする請求項１４又は１５に記載の固体撮像素子。
【請求項１７】
前記第１トランジスタのソース及びドレインは、正孔を多数キャリアとするウエルに配されており、
前記第２トランジスタのソース及びドレインは、電子を多数キャリアとするウエルに配されていることを特徴とする請求項１５に記載の固体撮像素子。
【請求項１８】
請求項１〜１７のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子から出力される信号を処理する処理装置と、
を有することを特徴とする撮像システム。
【請求項１９】
移動体であって、
請求項１〜１７のいずれか１項に記載の固体撮像素子と、
移動装置と、
前記固体撮像素子から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
【請求項２０】
光が入射する第１面と、前記第１面に対向する第２面とを有するとともに、入射した光を光電変換し、電子を蓄積する光電変換部と、前記光電変換部と電気的に接続され、前記第２面に第１ゲートを有する第１トランジスタと、前記第２面に前記第１ゲートのゲート長よりも短いゲート長の第２ゲートを有する第２トランジスタと、を有する半導体基板を準備する工程と、
平面視で、前記第１面の前記光電変換部及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含む第１膜を形成する工程と、
平面視で、前記第１膜の前記光電変換部及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して、Ｏ／Ｓｉの比率が１．５０以上１．８５以下の酸化シリコン及び窒化シリコンの少なくともいずれか一方を含む第２膜を形成する工程と、
平面視で前記光電変換部に重なる領域において、前記第１膜を残しながら前記第２膜を除去する工程と、を順に含む固体撮像素子の製造方法。
【請求項２１】
前記半導体基板を準備する工程において、
前記第１トランジスタのソース及びドレインが、正孔を多数キャリアとするウエルに配されており、
前記第２トランジスタのソース及びドレインが、電子を多数キャリアとするウエルに配されている半導体基板を準備することを特徴とする請求項２０に記載の固体撮像素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子に関する。
【背景技術】
【０００２】
電子を蓄積するフォトダイオード（以下「ＰＤ」ともいう。）が複数配された画素領域と、周辺回路領域とを含む半導体基板を有する固体撮像素子が知られている。この固体撮像素子の一例として、マイクロレンズアレイと配線層との間に、ＰＤを有する半導体基板が設けられた、いわゆる裏面照射型の固体撮像素子がある。この固体撮像素子に適用可能な技術として、ＰＤの受光面側に負の固定電荷膜を設けることにより、ＰＤの受光面にホール蓄積層を形成するものがある（例えば、特許文献１）。特許文献１の固体撮像素子では、負の固定電荷膜を設けることにより、ＰＤとＰＤの受光面に設けられる膜との界面準位に起因する電荷が、暗電流となることを低減している。
【０００３】
また、特許文献１の図７では、周辺回路領域に正の固定電荷膜を設け、正の固定電荷膜の上面及びＰＤの受光面に負の固定電荷膜を設けることにより周辺回路の誤動作を低減している。
【０００４】
この固体撮像素子の製造方法では、まず、正の固定電荷膜を半導体基板の周辺回路領域及びＰＤの受光面に形成する。次に、周辺回路領域に設けられた正の固定電荷膜を残しながら、ＰＤの受光面に設けられた正の固定電荷膜をエッチングにより除去する。次に、周辺回路領域に残存する正の固定電荷膜の上面及びＰＤの受光面に負の固定電荷膜を設ける。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−３０６１５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の固体撮像素子を製造する際には、正の固定電荷膜を除去する際に、ＰＤがエッチングによるダメージを受ける場合が有る。ＰＤへのダメージによってＰＤの出力に含まれるノイズ成分が増加することが考えられる。
【０００７】
また、従来の固体撮像素子においては、領域によって、半導体基板近傍に配される固定電荷膜の極性が異なっている。ＰＤが配される画素領域には負の固定電荷膜が近傍に配され、周辺回路領域には正の固定電荷膜が近傍に配される。つまり画素領域と周辺回路領域とで半導体基板の近傍に配された固定電荷を有する膜の極性が異なる。このような構成では、負の固定電荷膜の膜厚が大きくなる領域が発生する。この膜厚が大きくなる領域では、他の領域に比べて、半導体基板に生じるキャリア蓄積層のキャリア濃度が高くなり好ましくない。このような領域は、特に画素領域と周辺回路領域の境界部に生じやすい。周辺回路領域には画素領域に比べてゲート長の短いトランジスタが配されることが多く、境界部付近においては相対的にゲート長の短いトランジスタが、半導体基板のキャリア濃度が高くなった領域によって生じた電位分布により誤動作する場合がある。
【０００８】
本発明の目的の一つは、製造時のエッチングによるＰＤへのダメージが入りにくく且つトランジスタの誤動作が抑制された固体撮像素子を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一形態に係る固体撮像素子は、光が入射する第１面と、前記第１面に対向する第２面とを有するとともに、入射した光を光電変換し、第１極性の第１電荷を蓄積する光電変換部と、前記第２面に第１ゲートを有する第１トランジスタと、前記第２面に前記第１ゲートのゲート長よりも短いゲート長の第２ゲートを有する第２トランジスタと、を有する半導体基板と、平面視で、前記第１面の前記光電変換部及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して設けられ、前記第１極性の固定電荷を有する第１固定電荷膜と、平面視で、前記第１固定電荷膜の前記第２トランジスタに重なる領域に、直接又は絶縁層を介して設けられ、第２極性の固定電荷を有する第２固定電荷膜と、を備える。
【００１０】
本発明の一形態に係る固体撮像素子の製造方法は、光が入射する第１面と、前記第１面に対向する第２面とを有するとともに、入射した光を光電変換し、第１極性の第１電荷を蓄積する光電変換部と、前記第２面に第１ゲートを有する第１トランジスタと、前記第２面に前記第１ゲートのゲート長よりも短いゲート長の第２ゲートを有する第２トランジスタと、を有する半導体基板を準備する工程と、平面視で、前記第１面の前記光電変換部及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含む第１膜を形成する工程と、平面視で、前記第１膜の前記光電変換部及び前記第２トランジスタに重なる領域に、直接又は絶縁層を介して、Ｏ／Ｓｉの比率が１．５０以上１．８５以下の酸化シリコン及び窒化シリコンの少なくともいずれか一方を含む第２膜を形成する工程と、平面視で、前記光電変換部に重なる領域において、前記第１膜を残しながら前記第２膜を除去する工程と、を順に含む。
【発明の効果】
【００１１】
本発明によれば、製造時に光電変換部へのダメージを低減しつつ、トランジスタの誤動作を低減した固体撮像素子を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る固体撮像素子の概略上面図である。
【図２】本発明の第１実施形態に係る固体撮像素子のＩＩ―ＩＩ’線における概略断面図である。
【図３】第１トランジスタ及び第２トランジスタのゲート長を示す図である。
【図４】第２トランジスタで生じる電位のずれの発生メカニズムを説明するための図である。
【図５】図２の破線枠内を拡大した図である。
【図６Ａ】本発明の第１実施形態に係る固体撮像素子の製造方法を説明するための図である。
【図６Ｂ】本発明の第１実施形態に係る固体撮像素子の製造方法を説明するための図である。
【図６Ｃ】本発明の第１実施形態に係る固体撮像素子の製造方法を説明するための図である。
【図６Ｄ】本発明の第１実施形態に係る固体撮像素子の製造方法を説明するための図である。
【図６Ｅ】本発明の第１実施形態に係る固体撮像素子の製造方法を説明するための図である。
【図７】本発明の第２実施形態に係る固体撮像素子の概略断面図である。
【図８】本発明の第２実施形態に係る固体撮像素子に含まれる半導体基板の概略上面図及び第２半導体基板の概略上面図である。
【図９】本発明の第３実施形態に係る固体撮像素子の概略断面図である。
【図１０】本発明の第４実施形態に係る固体撮像素子の概略断面図である。
【図１１】本発明の第５実施形態に係る固体撮像素子の概略断面図である。
【図１２】本発明の第６実施形態に係る撮像システムの概略構成を示すブロック図である。
【図１３】本発明の第７実施形態に係る撮像システムの一例である。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態を、以下に図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張していることがある。以下では、第１極性を負の極性、第２極性を正の極性として説明するが、第１極性を正の極性、第２極性を負の極性とする場合でも同様の効果を得ることができる。説明の便宜上、半導体基板２の受光面側を上側とし、対向する面側を下側とする。
【００１４】
＜第１実施形態＞
図１に、第１実施形態に係る固体撮像素子５００の概略上面図を示す。図２は、図１におけるＩＩ−ＩＩ’における概略断面図である。図３は、第２面側から見た、第１トランジスタ４１０の第１ゲート３９０及び第２トランジスタ３１０の第２ゲート２９０を表す図である。図５は、図２の破線枠内における拡大図である。
【００１５】
図１〜図３及び図５に示すように、固体撮像素子５００は、半導体基板２と、第１固定電荷膜１３０と、第２固定電荷膜１４０と、を備える。半導体基板２は、光が入射する第１面と、第１面に対向する第２面と、を有する。また、半導体基板２は、入射した光を光電変換し第１極性の第１電荷を蓄積する光電変換部１００と、第２面に第１ゲート３９０を有する第１トランジスタ４１０と、を有する。画素領域１０には複数の画素が２次元状に配されている。各画素は光電変換部１００と画素トランジスタを有する。画素トランジスタは例えば、転送トランジスタ、増幅トランジスタ、リセットトランジスタ、選択トランジスタである。第１トランジスタはこれらトランジスタの一部、もしくは全てである。さらに第１トランジスタは公知の他のトランジスタを有していてもよい。図２では、第１トランジスタ４１０は、転送トランジスタである。そして、光電変換部１００の一部が転送トランジスタのソース４００となる。ソース４００はＰＤに含まれるＮ型半導体部の不純物濃度よりも不純物濃度の高いＮ型半導体部である。
【００１６】
さらに、半導体基板２は、第１ゲート３９０よりもゲート長の短い第２ゲート２９０を含む第２トランジスタ３１０を有する。ゲート長とは、ゲートのドレイン側の端部からソース側の端部までの距離をいう。第１固定電荷膜１３０は、半導体基板２の第１面の光電変換部１００及び第２トランジスタ３１０に重なる領域に、直接又は絶縁層を介して連続的に設けられている。第１固定電荷膜１３０は第１極性の固定電荷を有する。また、第２固定電荷膜１４０は、平面視において第２トランジスタ３１０に重なる位置の第１固定電荷膜の上面に、直接又は絶縁層を介して設けられている。第２固定電荷膜１４０は、第２極性の固定電荷を有する。
【００１７】
なお、本実施形態では、後述するように、第１トランジスタは画素領域１０に含まれ、第２トランジスタは周辺回路領域１３に含まれるが、これに限定されない。例えば、第１トランジスタ及び第２トランジスタが画素領域１０に配される場合でも、本発明による効果を得ることができる。また、第１トランジスタ及び第２トランジスタが周辺回路領域１３に配される場合でも、本発明による効果を得ることができる。
【００１８】
固体撮像素子５００は、第２トランジスタ３１０の誤動作を低減しながら、製造時の光電変換部１００へのダメージを低減することができる。以下で、この点に関して詳細を説明する。
【００１９】
従来の固体撮像素子は、周辺回路領域において、正の固定電荷膜を介して負の固定電荷膜を設けている。この固体撮像素子の製造方法は、まず、正の固定電荷膜を半導体基板の周辺回路領域及びＰＤに形成する。次に、周辺回路領域の上面に設けられた正の固定電荷膜を残しながら、ＰＤの上面に設けられた正の固定電荷膜をエッチングにより除去する。次に、周辺回路領域に残存する正の固定電荷膜の上面及びＰＤの上面に負の固定電荷膜を設ける。
【００２０】
従来の固体撮像素子は、正の固定電荷膜をエッチングする工程において、ＰＤがダメージを受ける可能性がある。この場合、ＰＤにおいて読み出しノイズが生じる可能性がある。
【００２１】
そこで、本発明においては、平面視で、半導体基板２の光電変換部１００及び第２トランジスタに重なる領域、及びこれらの間の領域に連続的に負の固定電荷膜が設けられ、負の固定電荷膜の第２トランジスタに重なる領域に正の固定電荷膜が設けられている。つまり、光電変換部及び第２トランジスタと重なる領域及びこれらの間の領域に負の固定電荷膜を設け、第２トランジスタ３１０に平面視で重なるように、負の固定電荷膜を介して正の固定電荷膜を設けている。正の固定電荷膜を設けない場合は、半導体基板２と負の固定電荷膜との間に電界が生じる。これに対して、正の固定電荷膜を設けることにより、正の固定電荷膜から生じる電界と負の固定電荷膜から生じる電界とが互いに打ち消し合うため、負の固定電荷膜から半導体基板２への電界が弱まる。したがって、正の固定電荷膜を配したことによるホール蓄積層を生じにくくすることができる。さらに本発明によれば、半導体基板２の第１面に負の固定電荷膜を膜厚の変化を少なく配することができる。好ましくは画素領域１０と周辺回路領域１３との境界部においても、画素領域１０、周辺回路領域１３と同じ膜厚で負の固定電荷膜を配することが可能である。このような構成によれば、画素領域１０と周辺回路領域１３の境界近傍に配される特に周辺回路領域１３のトランジスタの誤動作を抑制することができる。
【００２２】
以下で、固体撮像素子５００の主な構成要素を説明する。固体撮像素子５００は、裏面照射型のＣＭＯＳセンサである。
【００２３】
（半導体基板２）
半導体基板２は、光が入射する第１面と第１面に対向する第２面とを有する。半導体基板２は、入射した光を光電変換し、第１電荷を蓄積する光電変換部１００と、第２面に第１ゲート３９０を有する第１トランジスタ４１０と、を備える。半導体基板２は、図３に示すように、第２面に第１ゲート３９０のゲート長Ｌ１よりも短いゲート長の第２ゲート２９０を有する第２トランジスタ３１０を有する。第１トランジスタ４５０は、例えば、正孔を多数キャリアとするウエル（Ｐ型のウエル３６０）に配されたＮＭＯＳトランジスタである。
【００２４】
半導体基板２の内部において、平面視で第１トランジスタ４１０と第２トランジスタ３１０との間には、分離領域１２０が設けられている。これにより、第１トランジスタ４１０及び第２トランジスタ３１０間における電荷の移動を低減することができる。分離領域１２０は、半導体基板２に形成されたトレンチ内に埋め込まれた、絶縁体、ポリシリコン、又はこれらの材料の周囲をシリコン酸化膜で覆ったものであってもよい。また、分離領域１２０はトレンチ内に埋め込まれた金属などであってもよい。分離領域１２０は、平面視で画素間に配置された遮光壁よりも幅が広い。例えば、分離領域１２０の幅は、遮光壁の幅よりも２倍以上広い。
【００２５】
本実施形態では、図１及び図２に示すように、複数の光電変換部１００と、複数の光電変換部１００のそれぞれと電気的に接続された複数の第１トランジスタ４１０と、が２次元状に配置された画素領域１０を有する。そして、画素領域１０の外側に複数の第２トランジスタ３１０が設けられている。なお、半導体基板２が、１つの光電変換部１００と１つの第１トランジスタ４１０と１つの第２トランジスタ３１０とを含む場合であっても本発明の効果を得ることができる。
【００２６】
光電変換部１００は、例えば、ＰＤである。具体的には、光電変換部１００は、半導体基板２の上面の一部となるＮ型半導体部と、Ｐ型半導体部と、を含む。
【００２７】
図２に示すように、画素領域１０は、複数の光電変換部１００を含む有効画素領域１１と、遮光されたＯＢ（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ）領域１２と、を有する。有効画素領域１１において、画素ごとに区切るように遮光壁が設けられてもよい。これにより、画素ごとの混色を低減することができる。画素領域１０には複数の画素が繰り返し配置されている。この繰り返し配置構造が続いている部分が画素領域１０である。画素領域１０は一定周期で光が入射する領域が配されており、この領域が有効画素領域１１に対応している。ＯＢ領域１２は、有効画素領域１１と同様画素が繰り返し配置された構成であるが、遮光されていることが有効画素領域１１と異なる。この遮光画素の外側が周辺回路領域１３であり、一般に、画素領域１０のような繰り返し配置構造が配されていない領域である。したがって、画素の繰り返し配置構造が途切れた領域が画素領域１０と周辺回路領域１３との境界となる。
【００２８】
本実施形態では、複数の第２トランジスタ３１０は、平面視で、画素の繰り返し配置構造が途切れた領域に配されている。つまり、複数の第２トランジスタ３１０は、周辺回路領域１３に配されている。例えば、第２トランジスタ３１０は、平面視でマイクロレンズアレイ１９０に含まれる複数のレンズが２次元状に配された領域の外側に設けられていてもよい。また、図１に示すように固体撮像素子が分離領域１２０を備える場合は、複数の第２トランジスタ３１０は平面視で分離領域１２０の外側の領域に設けられていてもよい。
【００２９】
上述の点以外の、第１トランジスタと第２トランジスタとの異なる点は次の通りである。例えば、第２トランジスタ３１０は、画素領域１０で生じた電源電圧（ＶＤＤ）の変動の影響を受けにくくするために、第１トランジスタと第２トランジスタとにそれぞれ異なるパッド電極から電圧が加えられている。そして、第１のトランジスタと第１のパッド電極とが第１の電源線と接続され、第２のトランジスタと第２のパッド電極とが第２の電源線と接続されている。第１トランジスタへ供給される電源電圧は例えば３Ｖであり、第２トランジスタへ供給される電源電圧は例えば約２Ｖである。
【００３０】
周辺回路領域１３には、垂直走査回路２３０、水平走査回路２４０、タイミングジェネレーター２５０、出力部２６０が配されている。更に信号補正部、アナログデジタル変換部などを有する信号処理部が配されていてもよい。信号処理部は画素領域１０と水平走査回路２４０の間に配することができる。第２トランジスタは、周辺回路領域１３に配される前述の構成に含まれるトランジスタの一部のトランジスタ又はすべてのトランジスタである。これらの構成に含まれるトランジスタは、一般的に、画素領域１０に含まれるトランジスタに比較してゲート長が短い。半導体基板２がゲート長の短いトランジスタを含む場合は、電位のずれによるトランジスタへの影響が大きくなるため、本発明の効果がより顕著となる。
【００３１】
第２トランジスタ３１０は、半導体基板２の第２面に第２ゲート２９０を有する。図２では、第２トランジスタ３１０として、Ｐ型のウエル３６０にソース２８０及びドレイン３００が配されたＮＭＯＳトランジスタを含む。第２トランジスタ３１０のソース２８０及びドレイン３００が配されたウエル３６０は、半導体基板２の下面の一部及び半導体基板２の上面の一部となる。たとえばこのウエル３６０は半導体基板２の第１面から第２面まで連続して配されている。
【００３２】
周辺回路領域１３は、さらに、Ｎ型のウエル３７０にソース３２０及びドレイン３４０が配され、第２面にゲート３３０を有するＰＭＯＳトランジスタ３５０を含んでもよい。
【００３３】
なお、図２において、第２トランジスタ３１０が、電子を多数キャリアとするウエル（Ｎ型のウエル）に配されたＰＭＯＳトランジスタであってもよい。後に説明する通り、第２トランジスタ３１０がＰＭＯＳトランジスタである場合も、電位ずれが生じる可能性がある。
【００３４】
図３に、半導体基板２を第２面側からみたときの、第１トランジスタ４１０の第１ゲート３９０及び第２トランジスタ３１０の第２ゲート２９０を示す。図３に示すように、第２ゲート２９０のゲート長Ｌ２は、第１ゲート３９０のゲート長Ｌ１よりも短い。これにより、第２トランジスタ３１０の寄生容量を小さくすることができるため、第２トランジスタ３１０を高速に駆動させることができる。また、第２ゲート２９０のゲート幅Ｗ２は、第１ゲート３９０のゲート幅Ｗ１よりも狭く、第２トランジスタ３１０の第２ゲート２９０の面積は第１トランジスタ４１０の第１ゲート３９０の面積よりも小さい。このため、第２トランジスタを駆動する電源電圧が第１トランジスタ４１０を駆動する電源電圧よりも低い。駆動する電源電圧とは、ゲート、ソース、及びドレインのいずれか又はすべてに与えられる電圧である。電源電圧が低い場合は少しの電位ずれでも誤動作となりやすいため、第２トランジスタ３１０は第１トランジスタ４１０に比べて電位ずれによるトランジスタの誤動作が生じやすくなる。なお、ここでいうゲート幅とは、ゲートのゲート長と直交する方向の長さをいう。
【００３５】
半導体基板２としては、例えば、Ｓｉ基板を用いることができる。
【００３６】
図４を参照しながら、第２トランジスタ３１０の誤動作の原因となる電位ずれの発生メカニズムについて説明する。図４は、電位ずれの発生メカニズムを説明するための参考図であり、第１固定電荷膜１３０の上面に第２固定電荷膜１４０が配されていない。図４は異なる導電型の２つのトランジスタ３１０及び３５０、並びにその近傍を拡大した図である。半導体基板２の第１面には、負極性の固定電荷を有する第１固定電荷膜１３０が設けられている。
【００３７】
まず、第２トランジスタ３１０がＰＭＯＳトランジスタの場合について説明する。この場合は、Ｎ型のウエル３６０に、ＰＭＯＳトランジスタ３１０のソース２８０及びドレイン３００が配される。また、Ｎ型のウエル３６０にはさらにＰ型のウエル３７０が配され、Ｐ型のウエル３７０にＮＭＯＳトランジスタ３５０のソース３２０及びドレイン３４０が配される。第１固定電荷膜１３０が設けられ、固定電荷膜からの電界が生じると、第１固定電荷膜１３０の近傍におけるＮ型のウエル３６０に、ホールが蓄積されたホール蓄積層が形成される。ホール蓄積層ができると、ホール蓄積層とＮ型のウエル３６０との間に空乏層ができ、Ｎ型のウエル３６０における電位が所定の電位からずれる可能性がある。この電位のずれの影響により、ＰＭＯＳトランジスタ３１０の閾値電圧が変わり、ＰＭＯＳトランジスタ３１０の誤動作が生じる可能性がある。
【００３８】
次に、第２トランジスタ３１０がＮＭＯＳトランジスタの場合について説明する。この場合は、Ｐ型のウエル３６０に、ＮＭＯＳトランジスタ３１０のソース２８０及びドレイン３００が配される。また、Ｐ型のウエル３６０にはさらにＮ型のウエル３７０が配され、Ｎ型のウエル３７０にＰＭＯＳトランジスタ３５０のソース３２０及びドレイン３４０が配される。第１固定電荷膜１３０が設けられ、固定電荷膜にからの電界が生じると、第１固定電荷膜１３０の近傍におけるＰ型のウエル３６０に、ホールが蓄積されたホール蓄積層が形成される。第１固定電荷膜１３０とＮＭＯＳトランジスタ３１０を構成するソース２８０やドレイン３００との距離が近い場合、ホール蓄積層ができると、ソース２８０やドレイン３００の近傍におけるＰ型のウエル３６０の不純物濃度が低下する可能性がある。この場合は、ソース２８０及びドレイン３００と、Ｐ型のウエル３６０と、の間の空乏層の幅が広くなる。空乏層の幅が広くなると、ＮＭＯＳトランジスタ３１０の駆動電圧の閾値が設計値よりも低くなり、ＮＭＯＳトランジスタ３００の誤動作が生じる可能性がある。
【００３９】
これらに対して、図５に示すように、第２トランジスタ３１０に平面視において重なる位置であって負の固定電荷膜１３０の上面に正の固定電荷膜１４０を設けることにより、ホール蓄積層の形成を低減することができる。したがって、第２トランジスタ３１０が配されたウエルにおける空乏化を低減することができ、設定値からのバックゲートの電位のずれや、トランジスタの閾値電圧の変動による誤動作を低減することができる。これにより、第２トランジスタ３１０の誤動作を低減することができる。
【００４０】
図５では、ウエルの中に異なる導電型のウエルが配された形態を示したが、Ｎ型のウエルとＰ型のウエルとが絶縁部を介して配されているものでもよい。例えば、ＰＭＯＳトランジスタのソース及びドレインが配されたＮ型のウエルが半導体基板の下面から上面まで連続的に配されている。同様に、ＮＭＯＳトランジスタのソース及びドレインが配されたＰ型のウエルが仮面から上面まで連続的に配されている。そして、Ｎ型のウエルとＰ型のウエルとの間に、絶縁部が設けられているものでもよい。この場合でも、本発明の効果を得ることができる。
【００４１】
（第１固定電荷膜１３０）
第１固定電荷膜１３０は第１極性の固定電荷を有する膜であり、半導体基板２の第１面において、平面視で少なくとも光電変換部１００及び第２トランジスタ３１０に重なる領域に設けられる。つまり、第１固定電荷膜１３０は、半導体基板２の上面において、少なくとも平面視で光電変換部１００及び第２トランジスタに重なるように設けられている。本明細書において、「固定電荷」とは、膜中に存在し、電界などで移動せずに固定された状態の電荷をいう。
【００４２】
本実施形態では、第１固定電荷膜１３０は、半導体基板２の第１面において、複数の光電変換部１００、複数の第１トランジスタ４１０、及び複数の第２トランジスタ３１０の直上に対応する領域を連続的に覆うように設けられている。つまり、平面視で、複数の光電変換部１００、複数の第１トランジスタ、及び複数の第２トランジスタに重なるように第１固定電荷膜１３０が連続的に設けられている。第１固定電荷膜１３０は、例えば、半導体基板２の上面における画素領域１０及び周辺回路領域１３の全面に設けてもよい。これにより、第１固定電荷膜１３０をエッチング等により除去する必要がないため、半導体基板２にダメージが入ることを抑制することができる。
【００４３】
なお、第１固定電荷膜１３０は、平面視において光電変換部１００及び第２トランジスタ３１０に重なる領域であって、半導体基板の第１面に設けられていればよいため、部分的に設けられていてもよい。この場合であっても、電位のずれの効果をある程度得ることができる。好ましくは画素領域、周辺回路領域の第１面全体に配するのがよい。
【００４４】
第１固定電荷膜１３０としては、例えば、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含むものを用いることができる。これらの材料は、可視光における透過率がある程度高いため、光電変換部１００における受光量の低減を防ぎやすくなる。なお、第１固定電荷膜１３０は、これらの材料を積層させたものでもよいし、単層のものでもよいし、同じ材料を複数回積層したものであってもよい。第１固定電荷膜１３０として、積層させたものとしては、例えば、半導体基板２の側から順に、酸化アルミニウムと酸化タンタルとを積層したものが挙げられる。
【００４５】
第１固定電荷膜１３０としては、屈折率の異なる複数の層が積層されたものが好ましい。本実施形態では、半導体基板２の側から順に、半導体基板２よりも屈折率の低い第１屈折率の層と、第１屈折率の層よりも屈折率の低い第２屈折率の層と、が積層されたものを用いている。これにより、第１固定電荷膜１３０での全反射を低減することができるため、光を効率よく光電変換部１００に入射させることができる。
【００４６】
平面視で光電変換部１００に重なる領域において、第１固定電荷膜１３０の厚みは、例えば、３ｎｍ以上１００ｎｍ以下の範囲内とすることが好ましい。３ｎｍ以上の厚みとすることにより、暗電流を低減しやすくなり、１００ｎｍ以下の厚みとすることにより、固体撮像素子の上下方向における大型化を低減することができる。
【００４７】
なお、図２では、第１固定電荷膜１３０は光電変換部１００の上面に直接接するように設けられているが、ホールの蓄積に実質的に影響のない程度で他の層を介してもよい。例えば、半導体基板２と第１固定電荷膜１３０との界面よりも界面準位が低くなるように設けられた界面準位を下げる層となる絶縁層を介して、光電変換部１００の上面に第１固定電荷膜１３０が設けられていてもよい。絶縁層としては、例えば、酸化シリコンが挙げられる。絶縁層の膜厚は、例えば、１原子層以上１００ｎｍ以下の範囲内とする。
【００４８】
（第２固定電荷膜１４０）
第２固定電荷膜１４０は、平面視で第２トランジスタ３１０に重なる領域において、第１固定電荷膜１３０の上面に設けられている。これにより、第２トランジスタ３１０における誤動作を低減することができる。本実施形態では、図２に示すように、第２固定電荷膜１４０は、第１固定電荷膜１３０の上面において、平面視でＰＭＯＳトランジスタ３５０に重なる領域にも設けられている。なお、第２固定電荷膜１４０は、平面視において第２トランジスタ３１０に重なる位置のみに設けられていてもよい。
【００４９】
負の固定電荷膜中に含まれるキャリアの電界による影響が及ぼされることを防ぎやすくするために、第２固定電荷膜１４０は、第１固定電荷膜１３０の上面に直接接して設けられることが好ましい。なお、第２固定電荷膜１４０を設けることによるキャリアの電界の影響を低減できる程度であれば、第１固定電荷膜１３０と第２固定電荷膜１４０との間に絶縁層が設けられていてもよい。絶縁層としては、例えば、酸化シリコンが挙げられる。絶縁層の膜厚は、例えば、１原子層以上１００ｎｍ以下の範囲内とする。
【００５０】
第２固定電荷膜１４０としては、例えば、低温で形成した窒化シリコン膜を用いる。ここでいう「低温」とは、例えば、１００度以上４５０度以下の範囲内の温度を指す。第２固定電荷膜１４０としては、例えば、低温で形成した酸化シリコン又は窒化シリコンの少なくとも一方を含むものを用いることができる。中でも、酸化シリコンと比べて高い固定電荷密度を有する、窒化シリコンを含むものを用いることが好ましい。特に、低温での酸化シリコン、窒化シリコンの成膜方法として、ＡＬＤ法、ＣＶＤ法がある。ＡＬＤ法では、典型的には、１００〜４００℃での酸化シリコン、窒化シリコンの成膜を行うことができる。また、ＣＶＤ法では、典型的には、３００〜５００℃での酸化シリコン、窒化シリコンの成膜を行うことができる。正の固定電荷を有する酸化シリコン膜を得るには、４００℃以下の温度で成膜することが好ましい。
【００５１】
また、酸化シリコンにおけるＯ原子とＳｉ原子の比率、すなわちＯ／Ｓｉを１．５０以上１．８５以下とすることによっても、酸化シリコンを正の固定電荷膜として用いることができる。酸化シリコンの理想的な化学量論比はＯ／Ｓｉは２である。この理想的な化学量論比に対してＯ原子が欠乏した酸化シリコンを得るには、例えばＡＬＤ法、ＣＶＤ法（プラズマＣＶＤ法、ＭＯＣＶＤ法を含む）を用いる。これらの方法において、酸化シリコンを成膜する際に、酸素と他のガス（例えば水素、アルゴン等）とを混合させたガスの分圧を調整すればよい。これにより、酸化シリコンの理想的な化学量論比であるＯ／Ｓｉ＝２に対して、Ｏ原子が欠乏した酸化シリコン膜を得ることができる。これにより、酸化シリコン内に正の固定電荷を有することができる。また、正の固定電荷膜として、酸窒化シリコン（ＳｉＯＮ）膜を用いることもできる。また、正の固定電荷膜として、酸化シリコンと窒化シリコンとを積層した膜を用いるようにしてもよい。
【００５２】
第２固定電荷膜１４０は、第１固定電荷膜１３０の下にキャリア蓄積層が形成されない程度の電荷と膜厚とすることが好ましい。例えば、平面視で第２トランジスタと第１固定電荷膜１３０と第２固定電荷膜１４０とが重なる領域において、第２固定電荷膜１４０の厚みは、第１固定電荷膜１３０の厚みよりも大きいことが好ましい。これにより、第２トランジスタのソース、ドレイン領域が配されるウエルに第１固定電荷膜１３０によるキャリア蓄積層が形成されることを低減しやすくできる。
【００５３】
（絶縁部）
第１固定電荷膜１３０の上面及び第２固定電荷膜１４０の上面には、絶縁部が設けられている。絶縁部は、第１絶縁部１５０と、遮光膜１６０と、第２絶縁部１７０と、を含む。第１絶縁部１５０は、第１固定電荷膜１３０の上面及び第２固定電荷膜１４０の上面に設けられている。遮光膜１６０は、第１絶縁部１５０の上面に設けられている。第２絶縁部１７０は、第１絶縁部１５０及び遮光膜１６０の上面に設けられている。絶縁部の上面は、平坦面であることが好ましい。これにより、後述する、カラーフィルタ１８０やマイクロレンズアレイ１９０を配置しやすくすることができる。絶縁部は、平面視で少なくとも複数の光電変換部１００の外側に遮光膜１６０を含むことが好ましい。これにより、光が入ることによる第２トランジスタ３１０の特性の変動を低減することができる。ここでは、遮光膜１６０は、画素領域１０に含まれるＯＢ領域１２まで設けられている。遮光膜１６０としては、例えば遮光性のある金属を用いることができ、例えばタングステンが挙げられる。
【００５４】
（カラーフィルタ１８０、マイクロレンズアレイ１９０）
絶縁部の上面において、複数の光電変換部１００のそれぞれに対応する領域には、下から順に、カラーフィルタ１８０とマイクロレンズアレイ１９０とが設けられている。つまり、マイクロレンズアレイ１９０は、半導体基板２の第１面の側に設けられる。カラーフィルタ１８０及びマイクロレンズアレイ１９０としては公知の材料を用いることができる。
【００５５】
（配線基板２２０）
半導体基板２の第２面側には配線基板２２０が設けられている。配線基板２２０は、複数の配線層２００と、複数の配線層２００間を絶縁する第３絶縁部２１０と、を有する。各配線層２００は、光電変換部１００や各トランジスタと電気的に接続されている。配線基板２００は、アルミニウム、銅等を含むことができ、第３絶縁部２１０は、酸化シリコン等を含むことができる。第２トランジスタ３１０に接続される配線層の数は、第１トランジスタ４１０に接続される配線層の数よりも多い。
【００５６】
（支持基板３）
配線基板２２０における半導体基板２側とは反対側（配線基板２２０の下面側）には、半導体基板２の強度を補強するために、支持基板３が設けられている。支持基板３としては、例えば、シリコン基板を用いることができる。支持基板３と配線基板２２０とは、例えば、プラズマ活性化接合法により接合することができる。
【００５７】
＜製造方法＞
図６Ａ〜図６Ｅに本実施形態の固体撮像素子５００の製造方法を示す。
【００５８】
（半導体基板２を準備する工程）
まず、図６Ａに示すように、半導体基板２を準備する。半導体基板２は、光電変換部１００と第１トランジスタ４１０と第２トランジスタ３１０とを少なくとも有する。半導体基板２は、先に説明した他の構成を含んでいてもよい。
【００５９】
（第１膜を形成する工程）
次に、図６Ｂに示すように、平面視で、光電変換部１００及び第２トランジスタ３１０に重なる領域に、第１膜１３０を形成する。第１膜は、酸化ハフニウム、酸化アルミニウム、及び酸化タンタルの少なくともいずれかを含む。図６Ｂにおいては、平面視において光電変換部１００から第２トランジスタ３１０のまで連続して第１膜１３０を形成する。
【００６０】
第１膜１３０は、スパッタ法、ＣＶＤ法、ＡＬＤ法などを用いて成膜することができる。これらの方法を組み合わせてもよく、例えば、ＡＬＤ法により酸化アルミニウムを２０ｎｍ以下で１層形成し、生産性を上げるためにスパッタ法により酸化タンタルを５０〜１００ｎｍ製膜して形成することもできる。
【００６１】
（第２膜を形成する工程）
次に、図６Ｃに示すように、第１膜１３０の光電変換部及び第２トランジスタに重なる領域に第２膜１４０を形成する。第２膜は、Ｏ／Ｓｉの比率が１．５０以上１．８５以下の酸化シリコン及び窒化シリコンの少なくともいずれか一方を含む。第２膜１４０は、ＡＬＤ法、ＣＶＤ法などを用いて成膜することができる。
【００６２】
（第１膜を残しながら第２膜の一部を除去する工程）
次に、図６Ｄに示すように、平面視で光電変換部１００に重なる領域において、第１膜１３０を残しながら第２膜１４０を除去する。このとき、平面視で第２トランジスタ３１０に重なる領域において、第１膜１３０及び第２膜１４０は残す。例えば、平面視で第２トランジスタ３１０に重なる領域に、レジスト塗布、リソグラフィーでパターニングし、ドライエッチングにより第２膜１４０を除去する。つまり、第１膜１３０を残しながら、第２膜１４０の一部を除去する。これにより、半導体基板２にエッチングによるダメージが入ることを低減することができる。
【００６３】
（マイクロアレイレンズ等を設ける工程）
次に、第１膜１３０及び第２膜１４０の上面に、絶縁部を設ける。絶縁部の製造方法は、例えば、以下の通りである。第１膜１３０の上面及び第２膜１４０の上面に第１絶縁部１５０を形成する。このとき、第２膜１４０により第１絶縁部１５０の上面にも段差が設けられるため、ＣＭＰ法により段差を解消しながら第１絶縁部１５０の上面を平坦にする。その後、第１絶縁部１５０の上面に遮光膜１６０を設ける。次に、レジスト塗布、フォトリソグラフィーで周辺回路領域１３及びＯＢ領域１２に光が入らない領域をパターニングして遮光膜１６０を残す。次に、第１絶縁部１５０及び遮光膜１６０の上面に第２絶縁部１７０を設け、遮光膜１６０によりできた段差を解消するために、ＣＭＰ法により第２絶縁部１７０の上面を平坦化する。次に、第２絶縁部１７０の上面にカラーフィルタ１８０を設ける。次に、カラーフィルタ１８０の上面にマイクロレンズアレイ１９０を設ける。
【００６４】
＜第２実施形態＞
図７に、第２実施形態に係る固体撮像素子６００の断面図を示す。また、図８に、固体撮像素子６００に含まれる半導体基板２及び第２半導体基板２Ａの平面図を示す。固体撮像素子６００は、半導体基板２に含まれる構成が異なり、支持基板３の代わりに第２半導体基板２Ａが用いられる以外は、第１実施形態において記載した事項と実質的に同一である。
【００６５】
固体撮像素子６００においては、図８に示すように、半導体基板２は、複数の光電変換部１００、複数の第１トランジスタ、及び垂直走査回路２３０を含む。そして、第２半導体基板２Ａは、水平走査回路２４０、タイミングジェネレーター２５０、及び、出力部２６０を含む。そして、図７に示すように、配線基板２２０の下面に第２半導体基板２Ａが接合されている。
【００６６】
本実施形態によれば、水平走査回路２４０等を半導体基板２に設ける必要がないため、画素領域１０の大きさの制約を弱めることができる。また、第２半導体基板２Ａにより半導体基板２を支持することができるため、支持基板３をさらに設ける必要がない。したがって、固体撮像素子の厚みが大きくなることを低減しながら、画素領域１０の面積を大きくすることができる。
【００６７】
第２半導体基板２Ａとしては、例えば、Ｓｉ基板を用いることができる。
【００６８】
＜第３実施形態＞
図９に、第３実施形態に係る固体撮像素子７００の概略断面図である。固体撮像素子７００は、平面視において光電変換部１００に重なる位置における第１固定電荷膜１３０の厚みが大きい以外は、第１実施形態において記載した事項と実質的に同一である。
【００６９】
固体撮像素子７００では、平面視で光電変換部１００に重なる位置における第１面から第１固定電荷膜１３０の上面までの高さと、平面視で第２トランジスタに重なる位置における第１面から第２固定電荷膜１４０の上面までの高さとが同じである。例えば、第２トランジスタに重なる位置における第１固定電荷膜１３０の厚みが、光電変換部１００に重なる位置における第１固定電荷膜１３０の厚みよりも小さい。そして、第２固定電荷膜１４０が、第１固定電荷膜１３０の厚みの小さい部分の上面に設けられている。つまり、ホール蓄積層が生じることを低減したい第２トランジスタ３１０に重なる位置において、第１固定電荷膜１３０の厚みを小さくしている。
【００７０】
本実施形態によれば、第２トランジスタ３１０のソース２８０、ドレイン３００が配されるウエル３６０にホール蓄積層が生じることを抑制することができる。なお、本実施形態において、固体撮像素子６００と同様に、支持基板３の代わりに第２半導体基板２Ａを用いてもよい。
【００７１】
＜第４実施形態＞
図１０に、第４実施形態に係る固体撮像素子８００の概略断面図を示す。固体撮像素子８００においては、平面視において光電変換部１００と重なる位置に設けられた第１固定電荷膜１３０の上面に第２の固定電荷膜１４０が設けられている以外は、第３実施形態において記載した事項と実質的に同一である。
【００７２】
光電変換部１００に重なる位置に設けられた第１固定電荷膜１３０の厚みは、第２トランジスタに重なる位置に設けられた第１固定電荷膜１３０の厚みよりも大きい。そして、複数の光電変換部１００と重なる位置に設けられた第１固定電荷膜１３０の上面に第２固定電荷膜１４０が設けられている。
【００７３】
本実施形態によれば、光電変換部１００に重なる位置に設けられた第２固定電荷膜１４０をエッチングにより除去する工程を行う必要がなくなるため、エッチングで除去する場合に比べて、固体撮像素子の製造時間を減らすことができる場合がある。
【００７４】
＜第５実施形態＞
図１１に、第５実施形態に係る固体撮像素子９００の概略断面図を示す。固体撮像素子９００は、光電変換部１００に重なる位置において、第１固定電荷膜１３０の厚みが小さく、第１固定電荷膜１３０の上面に第４絶縁部１４５を介して第２固定電荷膜１４０が設けられている。これ以外は、第３実施形態において記載した事項と実質的に同一である。
【００７５】
固体撮像素子９００においては、光電変換部１００に重なる位置に設けられた第１固定電荷膜１３０の上面に第４絶縁部１４５が設けられている。そして、第２固定電荷膜１４０は、第４絶縁部１４５の上面及び第２トランジスタ直上に設けられた第１固定電荷膜１３０の上面に設けられている。このとき、第４絶縁部１４５の厚みは、半導体基板の第１面の第１固定電荷膜１３０が配された位置にキャリア蓄積層を生じさせることができる程度の厚みで設けられる。例えば、第４絶縁部１４５の厚みは、第２トランジスタに重なる位置に設けられた第１固定電荷膜１３０の厚みの２倍以上の厚みとする。
【００７６】
本実施形態によれば、光電変換部１００に重なる位置に設けられた第１固定電荷膜１３０を反射防止膜として機能させながら、第２固定電荷膜１４０の除去工程を行う必要がなくなる。
【００７７】
第４絶縁部１４５としては、例えば、酸化シリコン膜を用いることができる。
【００７８】
＜第６実施形態＞
図１２に、第６実施形態に係る撮像システム１０００の概略構成を示すブロック図を示す。
【００７９】
上記第１乃至第５実施形態で述べた固体撮像素子は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と固体撮像素子とを備えるカメラモジュールも、撮像システム１０００に含まれる。
【００８０】
撮像システムは、図１２に示すように、固体撮像素子５００、撮像光学系５０２、ＣＰＵ５１０、レンズ制御部５１２、撮像装置制御部５１４、画像処理部５１６、絞りシャッタ制御部５１８、表示部５２０、操作スイッチ５２２、記録媒体５２４を備える。
【００８１】
撮像光学系５０２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り５０４等を含む。絞り５０４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッタとしての機能も備える。レンズ群及び絞り５０４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系５０２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
【００８２】
撮像光学系５０２の像空間には、その撮像面が位置するように固体撮像素子５００が配置されている。固体撮像素子５００は、撮像光学系５０２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。なお、図１２では、第１実施形態で述べた固体撮像素子５００を用いて説明しているが、第２乃至第５実施形態で述べた固体撮像素子６００から９００のいずれかを用いてもよい。
【００８３】
レンズ制御部５１２は、撮像光学系５０２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッタ制御部５１８は、絞り５０４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
【００８４】
ＣＰＵ５１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ５１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系５０２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ５１０は、信号処理部でもある。
【００８５】
撮像装置制御部５１４は、光電変換装置１００の動作を制御するとともに、固体撮像素子５００から出力された信号をＡ／Ｄ変換してＣＰＵ５１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、固体撮像素子５００が備えていてもかまわない。画像処理部５１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成するためのものであり、その機能を実現するように構成された回路や制御装置により構成される。表示部５２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ５２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体５２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
【００８６】
このようにして、第１乃至第５実施形態による光電変換装置を適用した撮像システム１０００を構成することにより、高性能の撮像システムを実現することができる。
【００８７】
＜第７実施形態＞
第７実施形態に係る撮像システム１１００及び移動体について、図１３Ａ及び図１３Ｂを用いて説明する。図１３Ａ及び図１３Ｂは、本実施形態に係る撮像システム１１００及び移動体の構成を示す図である。
【００８８】
図１３Ａは、車載カメラに関する撮像システム１１００の一例を示したものである。撮像システム１１００は、固体撮像素子５００を有する。本実施形態において、固体撮像素子として、第２乃至第５実施形態に記載の固体撮像素子のいずれかを用いてもよい。撮像システム１１００は、固体撮像素子により取得された複数の画像データに対し、画像処理を行う画像処理部４１２と、固体撮像素子により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部４１４を有する。また、撮像システム１１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部４１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部４１８と、を有する。ここで、視差取得部４１４や距離取得部４１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部４１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述した各種の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等によって実現されてもよい。また、これらの組合せによって実現されてもよい。
【００８９】
撮像システム１１００は、車両情報取得装置４２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム１１００は、衝突判定部４１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ４３０が接続されている。すなわち、制御ＥＣＵ４３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム１１００は、衝突判定部４１８での判定結果に基づいて、ドライバーへ警報を発する警報装置４４０とも接続されている。例えば、衝突判定部４１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ４３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置４４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００９０】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム１１００で撮像する。図１３Ｂに、車両前方（撮像範囲４５０）を撮像する場合の撮像システム１１００を示した。車両情報取得装置４２０は、撮像システム１１００を動作させ撮像を実行させるように指示を送る。上述の第１乃至第５実施形態の固体撮像素子を用いることにより、本実施形態の撮像システム１１００は、測距の精度をより向上させることができる。
【００９１】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の移動手段である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【符号の説明】
【００９２】
２  半導体基板
１００  光電変換部
１３０  第１固定電荷膜
１４０  第２固定電荷膜
５００、６００、７００、８００、９００  固体撮像素子
１０００、１１００  撮像システム
【図１】
2019212737.tif 000003
【図２】
2019212737.tif 000004
【図３】
2019212737.tif 000005
【図４】
2019212737.tif 000006
【図５】
2019212737.tif 000007
【図６Ａ】
2019212737.tif 000008
【図６Ｂ】
2019212737.tif 000009
【図６Ｃ】
2019212737.tif 000010
【図６Ｄ】
2019212737.tif 000011
【図６Ｅ】
2019212737.tif 000012
【図７】
2019212737.tif 000013
【図８】
2019212737.tif 000014
【図９】
2019212737.tif 000015
【図１０】
2019212737.tif 000016
【図１１】
2019212737.tif 000017
【図１２】
2019212737.tif 000018
【図１３】
2019212737.tif 000019