(57)【要約】【課題】電圧変換部を介したシリアル通信において電圧変換部の遅延の影響を低減する。【解決手段】互いに異なる基準電位によって動作し、基準電位変換器を介して互いに直列に接続され、複数のバッテリ保護ＩＣ間においてシリアル通信を行うシステムを構成するバッテリ保護ＩＣは、上位回路に情報を送信する上位送信端子と、下位回路から情報を受信する下位受信端子と、上位回路に送信する送信情報を取得する取得部と、下位回路によって送信された被送信情報と、取得部によって取得される送信情報とのうち、少なくとも１つが記憶される記憶部と、を備え、上位回路による被送信情報の読み出し指示を示す指示情報を受信することに応じて、被送信情報又は送信情報のいずれかを上位送信端子から上位回路に送信している間に、当該被送信情報の次に下位回路から送信される被送信情報を下位受信端子によって受信する、バッテリ保護ＩＣである。【選択図】図１
2019103364.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる基準電位によって動作する複数のバッテリ保護ＩＣが、基準電位変換器を介して互いに直列に接続され、前記複数のバッテリ保護ＩＣ間においてシリアル通信を行うシステムを構成するバッテリ保護ＩＣであって、
隣接して縦続接続された上位回路の受信端子と接続され、前記上位回路に情報を送信する上位送信端子と、
隣接して縦続接続された下位回路の送信端子と接続され、前記下位回路から情報を受信する下位受信端子と、
前記上位回路に送信する送信情報を取得する取得部と、
前記下位回路によって送信された被送信情報と、前記取得部によって取得される前記送信情報とのうち、少なくとも１つが記憶される記憶部と、
を備え、
前記送信情報又は前記被送信情報の読み出し指示を示す指示情報を受信することに応じて、前記被送信情報又は前記送信情報のいずれかを前記上位送信端子から前記上位回路に送信している間に、前記送信情報又は前記被送信情報の次に前記下位回路から送信される前記下位回路の送信情報又は前記下位回路が記憶する被送信情報を前記下位受信端子によって受信する、
バッテリ保護ＩＣ。
【請求項２】
自回路には、
互いに直列に接続される複数の電池ユニットのうち、ある電池ユニットが接続され、
前記取得部は、
前記電池ユニットのセル電圧を示す情報を前記被送信情報として取得する、
請求項１に記載のバッテリ保護ＩＣ。
【請求項３】
請求項１又は請求項２のいずれかに記載のバッテリ保護ＩＣであって、複数の前記バッテリ保護ＩＣと、マスターデバイスと備え、
前記マスターデバイスと、前記複数のバッテリ保護ＩＣとが互いにシリアル通信を行い、
前記マスターデバイスと隣接して縦続接続されるバッテリ保護ＩＣ以外のバッテリ保護ＩＣによって取得された送信情報を、前記マスターデバイスが受信する際に係る第１時間と、縦続接続される前記複数のバッテリ保護ＩＣのうち、前記マスターデバイスと隣接するバッテリ保護ＩＣによって取得された送信情報を、前記マスターデバイスが受信する際に係る第２時間とでは、前記第２時間の方が短い時間である、
バッテリマネジメントシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バッテリ保護ＩＣ及びバッテリマネジメントシステムに関する。
【背景技術】
【０００２】
従来、直列接続された複数のバッテリを備える電源システムをバッテリパック毎に保護するバッテリ保護装置と、カスケード接続された複数のバッテリ保護装置とシリアル通信し、バッテリパックの情報を収集するマスタユニットと、を含むバッテリマネジメントシステムが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１２４０３９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、各バッテリ保護装置の動作基準電位は、保護対象のバッテリパックの基準電位毎に異なる。したがって、シリアル通信によって送受信される信号は、バッテリ保護装置間の電圧変換部によって電圧変換される。当該信号には、電圧変換部を介することによって遅延が生じる。マスタユニットとカスケード接続された複数のバッテリ保護装置が通信する場合、電圧変換部を介して情報を送受信する回数だけ通信に遅延が生じる。
本発明は、上記問題に鑑みて為されたものであり、電圧変換部を介したシリアル通信において電圧変換部の遅延の影響を低減するバッテリ保護ＩＣ及びバッテリマネジメントシステムを提供するものである。
【課題を解決するための手段】
【０００５】
本発明の一態様は、互いに異なる基準電位によって動作する複数のバッテリ保護ＩＣが、基準電位変換器を介して互いに直列に接続され、前記複数のバッテリ保護ＩＣ間においてシリアル通信を行うシステムを構成するバッテリ保護ＩＣであって、隣接して縦続接続された上位回路の受信端子と接続され、前記上位回路に情報を送信する上位送信端子と、隣接して縦続接続された下位回路の送信端子と接続され、前記下位回路から情報を受信する下位受信端子と、前記上位回路に送信する送信情報を取得する取得部と、前記下位回路によって送信された被送信情報と、前記取得部によって取得される前記送信情報とのうち、少なくとも１つが記憶される記憶部と、を備え、前記送信情報又は前記被送信情報の読み出し指示を示す指示情報を受信することに応じて、前記被送信情報又は前記送信情報のいずれかを前記上位送信端子から前記上位回路に送信している間に、前記送信情報又は前記被送信情報の次に前記下位回路から送信される前記下位回路の送信情報又は前記下位回路が記憶する被送信情報を前記下位受信端子によって受信する、バッテリ保護ＩＣである。
【発明の効果】
【０００６】
本発明によれば、電圧変換部を介したシリアル通信において電圧変換部の遅延の影響を低減するバッテリ保護ＩＣ及びバッテリマネジメントシステムを提供することができる。
【図面の簡単な説明】
【０００７】
【図１】本実施形態のバッテリ保護ＩＣを利用したバッテリマネジメントシステムを模式的に示す図である。
【図２】本実施形態のバッテリ保護ＩＣの構成の一例を示す図である。
【図３】本実施形態のバッテリ保護ＩＣの第１の状態を概念的に示す図である。
【図４】本実施形態のバッテリ保護ＩＣの第２の状態を概念的に示す図である。
【図５】本実施形態のバッテリ保護ＩＣの第３の状態を概念的に示す図である。
【図６】本実施形態のバッテリ保護ＩＣの第４の状態を概念的に示す図である。
【図７】本実施形態のバッテリ保護ＩＣの第５の状態を概念的に示す図である。
【図８】本実施形態のシリアル通信の所要時間の一例を模式的に示す図である。
【図９】従来のシリアル通信の所要時間の一例を模式的に示す図である。
【発明を実施するための形態】
【０００８】
［実施形態］
以下、図を参照して本発明の実施形態について説明する。
【０００９】
＜バッテリマネジメントシステム１の概要＞
図１は、本実施形態のバッテリ保護ＩＣを利用したバッテリマネジメントシステム１を模式的に示す図である。
図１に示される通り、バッテリマネジメントシステム１は、複数の直流電圧源（以下、バッテリパックＢＴ１〜ＢＴｎ）と、複数のバッテリ保護装置ＳＶ（以下、バッテリ保護装置ＳＶ１〜ＳＶｎ）と、複数の電圧変換部ＣＶと、情報収集装置ＭＴと、を備える。以降の説明において、バッテリパックＢＴ１〜ＢＴｎを互いに区別しない場合には、総称してバッテリパックＢＴと記載し、バッテリ保護装置ＳＶ１〜ＳＶｎを互いに区別しない場合には、総称してバッテリ保護装置ＳＶと記載する。
複数のバッテリパックＢＴは、互いに直列に接続され、使用者の所望の電圧を供給する。図示する例では、バッテリパックＢＴ１〜バッテリパックＢＴｎまでのｎ個（ｎ＞０）のバッテリパックＢＴが直列に接続され、１つのバッテリパックＢＴが８０［Ｖ］の電圧を供給する。したがって、バッテリパックＢＴ１〜バッテリパックＢＴｎによって８０［Ｖ］のｎ倍の電圧を供給することができる。バッテリパックＢＴ１の負極端子は、直流電源が供給される被供給装置の負極の電源端子に接続され、バッテリパックＢＴｎの正極端子は、当該被供給装置の正極の電源端子に接続される。なお、上述では、バッテリパックＢＴがいずれも８０［Ｖ］の電圧を供給する場合について説明したが、これに限られない。バッテリマネジメントシステム１が備えるバッテリパックＢＴは、複数の電圧を供給してもよい。例えば、８０［Ｖ］の電圧を供給するバッテリパックＢＴを２つと、４０［Ｖ］の電圧を供給するバッテリパックＢＴを１つとを互いに直列に接続し、２００［Ｖ］を供給する構成にしてもよい。
【００１０】
バッテリ保護装置ＳＶは、バッテリパックＢＴ毎に備えられ、バッテリパックＢＴのセル毎の電池情報を、バッテリパックＢＴの状態を監視し保護する。図示する一例では、バッテリ保護装置ＳＶ１〜ＳＶｎは、バッテリパックＢＴ１〜ＢＴｎをそれぞれ監視し保護する。電池情報には、電圧値、電流値、充電率、バッテリパック温度、バッテリ保護ＩＣ内部温度、電池内部抵抗などがある。情報収集装置ＭＴは、各バッテリ保護装置ＳＶが取得した各バッテリパックＢＴの状態を示す情報（以下、バッテリ情報ＢＴＩ）をシリアル通信によって受信する。本実施形態では、バッテリ保護装置ＳＶと、情報収集装置ＭＴとの間のシリアル通信は、例えば、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）によって実現される。また、情報収集装置ＭＴと、バッテリ保護装置ＳＶとの間のシリアル通信において、マスタ装置は情報収集装置ＭＴであって、スレーブ装置は、バッテリ保護装置ＳＶである。バッテリ保護装置ＳＶと、情報収集装置ＭＴとの間には、データ送信ラインと、データ受信ラインと、クロックラインと、チップセレクト信号ラインと、の４種類の配線が設けられる。以降の説明において、４種類の配線を総称して通信配線と記載する。通信配線は、隣接するバッテリ保護装置ＳＶの間に、それぞれ電圧変換部ＣＶを介してカスケード（縦続）接続される。なお、データ送信ラインと、データ受信ラインとは、共用されてもよい。この場合、共用ラインは、通常動作時は、上位回路から下位回路へコマンドやデータを送る配線として用いられ、電池情報等を読みだす動作時は、下位回路から上位回路へデータを送る配線として用いられる。このように共用ラインの動作を予め定めることにより、バッテリ保護ＩＣ１０間の通信配線の種類を減らすことができる。マスタ装置とは、マスターデバイスの一例である。
【００１１】
ここで、各バッテリ保護装置ＳＶは、保護対象のバッテリパックＢＴの基準電位（例えば、バッテリパックＢＴの負極端子の電位）を動作基準電位としてそれぞれが動作する。バッテリパックＢＴ１〜ＢＴｎは、直列接続されているため、基準電位がそれぞれ異なる。例えば、バッテリ保護装置ＳＶ２は、バッテリ保護装置ＳＶ１の保護対象のバッテリパックＢＴ１の分（この一例では、８０［Ｖ］）だけ動作基準電位が高い。したがって、バッテリ保護装置ＳＶ１と、バッテリ保護装置ＳＶ２との間の通信配線によって送受信される信号の電圧変換部ＣＶは、動作基準電圧を変換する。具体的には、バッテリ保護装置ＳＶ１からバッテリ保護装置ＳＶ２に送信される信号は、電圧変換部ＣＶによって基準電位が８０［Ｖ］昇圧されて送信される。また、バッテリ保護装置ＳＶ２からバッテリ保護装置ＳＶ１に送信される信号は、電圧変換部ＣＶによって基準電位が８０［Ｖ］降圧されて送信される。電圧変換部ＣＶは、隣接する２つのバッテリ保護装置ＳＶ間に設けられ、バッテリ保護装置ＳＶ間において送受信される信号の基準電圧を上述と同様に変換する。
【００１２】
バッテリ保護装置ＳＶは、バッテリ保護ＩＣ１０を備える。情報収集装置ＭＴは、ＭＣＵ（Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）５０を備える。以降の説明において、情報収集装置ＭＴ及びバッテリ保護装置ＳＶがカスケード接続されることを、バッテリ保護ＩＣ１０及びＭＣＵ５０がカスケード接続されるとも記載する。バッテリ保護ＩＣ１０は、ＭＣＵ５０又は他のバッテリ保護ＩＣ１０とのシリアル通信に係る処理を実行する。ＭＣＵ５０は、バッテリ保護ＩＣ１０とのシリアル通信に係る処理を実行する。以降の説明において、ＭＣＵ５０とカスケード接続されるバッテリ保護ＩＣ１０のうち、ＭＣＵ５０に通信経路上近いバッテリ保護ＩＣ１０を上位回路と記載し、ＭＣＵ５０と通信経路上遠いバッテリ保護ＩＣ１０を下位回路と記載する。
【００１３】
＜電圧変換部ＣＶの遅延について＞
ここで、シリアル通信によって送受信される信号は、電圧変換部ＣＶを介して送受信される場合、電圧変換部ＣＶの電圧変換に要する時間に応じて、遅延が生じる。したがって、ＭＣＵ５０と、バッテリ保護ＩＣ１０とのシリアル通信に要する時間は、バッテリ保護ＩＣ１０がより下位回路である程、つまり、電圧変換部ＣＶによって電圧変換が行われる回数が多い程、長くなる。本実施形態のバッテリ保護ＩＣ１０は、ＭＣＵ５０が各バッテリ保護ＩＣ１０のバッテリ情報ＢＴＩを一括で送信する命令を実行することにより、シリアル通信における電圧変換部ＣＶの遅延の影響を低減する。以下、バッテリ保護ＩＣ１０と、ＭＣＵ５０との構成の詳細について説明する。
【００１４】
＜バッテリ保護ＩＣ１０の内部構成＞
図２は、本実施形態のバッテリ保護ＩＣ１０の構成の一例を示す図である。
図２に示される通り、バッテリ保護ＩＣ１０は、例えば、制御部１１と、記憶部１２と、通信部１３と、を備える。バッテリ保護ＩＣ１０が備える各部は、内部バスＢＳによって情報を送受信することが可能に接続されている。制御部１１は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのハードウェアプロセッサがプログラム（ソフトウェア）を実行することにより取得部１１０をその機能部として実現する。また、制御部１１のうち一部又は全部（内包する記憶部を除く）は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）などのハードウェア（回路部；ｃｉｒｃｕｉｔｒｙを含む）によって実現されてもよいし、ソフトウェアとハードウェアの協働によって実現されてもよい。取得部１１０は、保護対象のバッテリパックＢＴのバッテリ情報ＢＴＩを常時又は所定の時間間隔によって取得し記憶する。なお、取得部１１０は、ＭＣＵ５０の命令に基づいてバッテリ情報ＢＴＩを取得し記憶する構成であってもよい。
【００１５】
記憶部１２は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やレジスタ等によって実現される。図２に示される通り、記憶部１２は、例えば、第１記憶部１２−１と、第２記憶部１２−２との２つの記憶領域を備える。第１記憶部１２−１には、シリアル通信によって送信するデータが一時的に記憶される。また、第２記憶部１２−２には、シリアル通信によって受信されるデータが一時的に記憶される。取得部１１０によって取得され記憶されたバッテリ情報ＢＴＩは、ＭＣＵ５０の命令に基づいてシリアル通信によって上位回路へ送信する際に第１記憶部１２−１に記憶される。第１記憶部１２−１に記憶されるバッテリ情報ＢＴＩは、送信情報の一例である。また、第２記憶部１２−２に記憶される情報は、被送信情報の一例である。
【００１６】
通信部１３は、制御部１１の制御に基づいて、ＭＣＵ５０又は他のバッテリ保護ＩＣ１０とシリアル通信する。通信部１３は、隣接する上位回路と通信配線によって接続される４つの端子と、隣接する下位回路と通信配線によって接続される４つの端子とを備える。以下、バッテリ保護ＩＣ１０と、他のバッテリ保護ＩＣとの接続の詳細について説明する。
【００１７】
＜バッテリ保護装置ＳＶの構成＞
図３は、本実施形態のバッテリ保護ＩＣ１０の第１の状態を概念的に示す図である。
以降の説明において、バッテリマネジメントシステム１が備えるバッテリ保護装置ＳＶのうち、バッテリ保護装置ＳＶ１が備えるバッテリ保護ＩＣ１０をバッテリ保護ＩＣ１０ａと記載し、バッテリ保護装置ＳＶ２が備えるバッテリ保護ＩＣ１０をバッテリ保護ＩＣ１０ｂと記載し、バッテリ保護装置ＳＶ３が備えるバッテリ保護ＩＣ１０をバッテリ保護ＩＣ１０ｃと記載する。また、バッテリ保護ＩＣ１０ａに係る構成には、符号の末尾に「ａ」を付す。また、バッテリ保護ＩＣ１０ｂに係る構成には、符号の末尾に「ｂ」を付す。また、バッテリ保護ＩＣ１０ｃに係る構成には、符号の末尾に「ｃ」を付す。また、いずれのバッテリ保護ＩＣ１０に係る構成であるかを互いに区別しない場合には、「ａ」、「ｂ」又は「ｃ」を省略して示す。
また、図３〜７に示される一例では、バッテリ保護装置ＳＶ１と、バッテリ保護装置ＳＶ２との間及びバッテリ保護装置ＳＶ２と、バッテリ保護装置ＳＶ３との間に配置される電圧変換部ＣＶについては記載を省略し、各バッテリ保護装置ＳＶ間の信号は、電圧変換部ＣＶによって電圧変化がされているものとして説明する。
【００１８】
＜通信部１３の接続＞
通信部１３は、隣接する上位回路と通信配線によって接続されるデータ送信端子ＳＤＯ＿Ｏと、チップセレクト受信端子ＣＳＸ＿Ｉと、クロック受信端子ＳＣＫ＿Ｉと、データ受信端子ＳＤＩ＿Ｉとの４つの端子を備える。
データ送信端子ＳＤＯ＿Ｏは、隣接する上位回路のデータ受信端子と、データ送信ラインによって接続される。隣接する上位回路がＭＣＵ５０の場合、データ送信端子ＳＤＯ＿Ｏとデータ送信ラインによって接続されるデータ受信端子は、ＭＣＵ５０のデータ受信端子（図示するデータ受信端子ＳＤＩ）である。また、隣接する上位回路が他のバッテリ保護ＩＣ１０の場合、データ送信端子ＳＤＯ＿Ｏとデータ送信ラインによって接続されるデータ受信端子は、当該他のバッテリ保護ＩＣ１０のデータ受信端子ＳＤＯ＿Ｉである。
チップセレクト受信端子ＣＳＸ＿Ｉは、隣接する上位回路のチップセレクト送信端子と、チップセレクト信号ラインによって接続される。隣接する上位回路がＭＣＵ５０の場合、チップセレクト受信端子ＣＳＸ＿Ｉとチップセレクト信号ラインによって接続されるチップセレクト送信端子は、ＭＣＵ５０のチップセレクト送信端子（図示するチップセレクト送信端子ＣＳＸ）である。また、隣接する上位回路が他のバッテリ保護ＩＣ１０の場合、チップセレクト受信端子ＣＳＸ＿Ｉとチップセレクト信号ラインによって接続されるチップセレクト送信端子は、当該他のバッテリ保護ＩＣ１０のチップセレクト送信端子ＣＳＸ＿Ｏである。
クロック受信端子ＳＣＫ＿Ｉは、隣接する上位回路のクロック送信端子と、クロックラインによって接続される。隣接する上位回路がＭＣＵ５０の場合、クロック受信端子ＳＣＫ＿Ｉとクロックラインによって接続されるクロック送信端子は、ＭＣＵ５０のクロック送信端子（図示するクロック送信端子ＳＣＫ）である。また、隣接する上位回路が他のバッテリ保護ＩＣ１０の場合、クロック受信端子ＳＣＫ＿Ｉとクロックラインによって接続されるクロック送信端子は、当該他のバッテリ保護ＩＣ１０のクロック送信端子ＳＣＫ＿Ｏである。
データ受信端子ＳＤＩ＿Ｉは、隣接する上位回路のデータ送信端子と、データ受信ラインによって接続される。隣接する上位回路がＭＣＵ５０の場合、データ受信端子ＳＤＩ＿Ｉとデータ受信ラインによって接続されるデータ送信端子は、ＭＣＵ５０のデータ送信端子（図示するデータ送信端子ＳＤＯ）である。また、隣接する上位回路が他のバッテリ保護ＩＣ１０の場合、データ受信端子ＳＤＩ＿Ｉとデータ送信ラインによって接続されるデータ送信端子は、当該他のバッテリ保護ＩＣ１０のデータ送信端子ＳＤＩ＿Ｏある。
【００１９】
また、通信部１３は、隣接する下位回路と通信配線によって接続されるデータ受信端子ＳＤＯ＿Ｉと、チップセレクト送信端子ＣＳＸ＿Ｏと、クロック送信端子ＳＣＫ＿Ｏと、データ送信端子ＳＤＩ＿Ｏとの４つの端子を備える。データ受信端子ＳＤＯ＿Ｉは、隣接する下位回路のデータ送信端子ＳＤＯ＿Ｏと、データ送信ラインによって接続される。チップセレクト送信端子ＣＳＸ＿Ｏは、隣接する下位回路のチップセレクト受信端子ＣＳＸ＿Ｉと、チップセレクト信号ラインによって接続される。クロック送信端子ＳＣＫ＿Ｏは、隣接する下位回路のクロック受信端子ＳＣＫ＿Ｉと、クロックラインによって接続される。データ送信端子ＳＤＩ＿Ｏは、隣接する下位回路のデータ受信端子ＳＤＩ＿Ｉと、データ受信ラインによって接続される。
【００２０】
＜各端子について＞
以下、通信部１３が備える各端子の機能について説明する。クロック受信端子ＳＣＫ＿Ｉには、上位回路からクロック信号が供給される。クロック送信端子ＳＣＫ＿Ｏは、クロック受信端子ＳＣＫ＿Ｉに供給されたクロック信号を下位回路に供給する。通信部１３は、当該クロック信号に基づいて、データの送受信を行う。具体的には、データ送信端子ＳＤＯ＿Ｏ及びデータ受信端子ＳＤＩ＿Ｉが上位回路に送受信するデータは、クロック信号の立ち上がり又は立ち下がりに同期して送受信される。また、データ受信端子ＳＤＯ＿Ｉ及びデータ送信端子ＳＤＩ＿Ｏが下位回路に送受信するデータは、クロック信号の立ち上がり又は立下りに同期して送受信される。
【００２１】
チップセレクト受信端子ＣＳＸ＿Ｉには、上位回路からチップセレクト信号が供給される。チップセレクト送信端子ＣＳＸ＿Ｏは、チップセレクト受信端子ＣＳＸ＿Ｉに供給されたチップセレクト信号を下位回路に供給する。チップセレクト信号とは、シリアル通信のマスタ装置である情報収集装置ＭＴ（ＭＣＵ５０）が供給する信号であって、シリアル通信を行うバッテリ保護ＩＣ１０を示す信号である。具体的には、チップセレクト信号は、ハイレベル又はローレベルの２つの状態に変化する信号である。バッテリ保護ＩＣ１０のうち、ローレベルのチップセレクト信号が入力されるバッテリ保護ＩＣ１０は、上位回路や下位回路とのデータの送受信を行う。
【００２２】
データ受信端子ＳＤＯ＿Ｉは、下位回路からデータを受信する。また、データ送信端子ＳＤＯ＿Ｏは、データ受信端子ＳＤＯ＿Ｉが受信したデータ又はバッテリ保護ＩＣ１０の保護対象のバッテリパックＢＴのバッテリ情報ＢＴＩを上位回路に送信する。データ受信端子ＳＤＩ＿Ｉは、上位回路からデータを受信する。データ送信端子ＳＤＩ＿Ｏは、下位回路にデータを送信する。
【００２３】
＜バッテリ保護ＩＣ１０の第１の状態＞
図３に示される通り、各バッテリ保護ＩＣ１０の取得部１１０には、バッテリ情報ＢＴＩが記憶されているものとして説明する。また、各バッテリ保護ＩＣ１０は、第１の状態において、ＭＣＵ５０からバッテリ情報ＢＴＩを全バッテリ保護ＩＣが一括で送信する命令を受信済みであるものとして説明する。以下、バッテリ保護ＩＣ１０ａが当該命令を示す情報を受信した後の各バッテリ保護ＩＣ１０の動作について説明する。バッテリ情報ＢＴＩを一括で送信する命令とは、各バッテリパックＢＴのバッテリ情報ＢＴＩの一部（例えば電圧値のみ、又はバッテリパック温度のみ）又は全部をＭＣＵ５０が受信するために各バッテリ保護ＩＣに送信させる指示を示す指示情報の一例である。
【００２４】
通信部１３ａは、当該命令を受信したことに応じて、第１記憶部１２ａ−１に記憶されているバッテリ情報ＢＴＩａをＭＣＵ５０に送信する。また、通信部１３ａは、バッテリ情報ＢＴＩａを送信すると同時に、第１記憶部１２ｂ−１に記憶されるバッテリ情報ＢＴＩｂをバッテリ保護ＩＣ１０ｂから受信する。制御部１１ａは、受信したバッテリ情報ＢＴＩｂを第２記憶部１２ａ−２に記憶させる。
【００２５】
通信部１３ｂは、バッテリ保護ＩＣ１０ａにバッテリ情報ＢＴＩｂを送信すると同時に、第１記憶部１２ｃ−１に記憶されるバッテリ情報ＢＴＩｃをバッテリ保護ＩＣ１０ｃから受信する。制御部１１ｂは、受信したバッテリ情報ＢＴＩｃを第２記憶部１２ｂ−２に記憶させる。
【００２６】
＜バッテリ保護ＩＣ１０の第２の状態＞
図４は、本実施形態のバッテリ保護ＩＣ１０の第２の状態を概念的に示す図である。
第２の状態とは、第１の状態の後の状態であって、隣接する下位回路から受信した当該下位回路のバッテリ情報ＢＴＩが各第２記憶部１２−２に記憶される状態である。
制御部１１ａは、バッテリ情報ＢＴＩａの送信及びバッテリ情報ＢＴＩｂの受信が完了したタイミングにおいて、第２記憶部１２ａ−２に記憶されるバッテリ情報ＢＴＩｂを、第１記憶部１２ａ−１に記憶させる。また、制御部１１ｂは、バッテリ情報ＢＴＩｂの送信及びバッテリ情報ＢＴＩｃの受信が完了したタイミングにおいて、第２記憶部１２ｂ−２に記憶されるバッテリ情報ＢＴＩｃを、第１記憶部１２ｂ−１に記憶させる。
【００２７】
＜バッテリ保護ＩＣ１０の第３の状態＞
図５は、本実施形態のバッテリ保護ＩＣ１０の第３の状態を概念的に示す図である。
第３の状態とは、第２の状態の後の状態であって、隣接する下位回路から受信した当該下位回路のバッテリ情報ＢＴＩが各第１記憶部１２−１に記憶される状態である。
通信部１３ａは、第１記憶部１２ａ−１に記憶されているバッテリ情報ＢＴＩｂをからＭＣＵ５０に送信する。また、通信部１３ａは、バッテリ情報ＢＴＩｂを送信すると同時に、第１記憶部１２ｂ−１に記憶されるバッテリ情報ＢＴＩｃをバッテリ保護ＩＣ１０ｂから受信する。制御部１１ａは、受信したバッテリ情報ＢＴＩｃを第２記憶部１２ａ−２に記憶させる。
【００２８】
＜バッテリ保護ＩＣ１０の第４の状態＞
図６は、本実施形態のバッテリ保護ＩＣ１０の第４の状態を概念的に示す図である。
第４の状態とは、第３の状態の後の状態であって、隣接する下位回路から受信したバッテリ情報ＢＴＩであって、当該下位回路よりも更に下位回路から受信したバッテリ情報ＢＴＩが各第２記憶部１２−２に記憶される状態である。
制御部１１ａは、バッテリ情報ＢＴＩｂの送信及びバッテリ情報ＢＴＩｃの受信が完了したタイミングにおいて、第２記憶部１２ａ−２に記憶されるバッテリ情報ＢＴＩｃを、第１記憶部１２ａ−１に記憶させる。
【００２９】
＜バッテリ保護ＩＣ１０の第５の状態＞
図７は、本実施形態のバッテリ保護ＩＣ１０の第５の状態を概念的に示す図である。
第５の状態とは、第４の状態の後の状態であって、隣接する下位回路から受信したバッテリ情報ＢＴＩであって、当該下位回路よりも更に下位回路から受信したバッテリ情報ＢＴＩが各第１記憶部１２−１に記憶される状態である。
通信部１３ａは、第１記憶部１２ａ−１に記憶されているバッテリ情報ＢＴＩｃをＭＣＵ５０に送信する。
【００３０】
＜シリアル通信の所要時間について＞
図８は、本実施形態のシリアル通信の所要時間の一例を模式的に示す図である。
以下、図８を参照し、ＭＣＵ５０が各バッテリ保護ＩＣ１０のバッテリ情報ＢＴＩを一括で送信する命令を実行する際のシリアル通信に要する所要時間について説明する。以降の説明において、ＭＣＵ５０が各バッテリ保護ＩＣ１０のバッテリ情報ＢＴＩを一括で送信する命令を実行する際のシリアル通信を、本実施形態のシリアル通信と記載する。
上述したように、ＭＣＵ５０と、バッテリ保護ＩＣ１０ａとの間の通信は、電圧変換部ＣＶを介さない。このため、ＭＣＵ５０と、バッテリ保護ＩＣ１０ａとの間の通信は、電圧変換部ＣＶを介した通信よりも高速に通信することが可能である。以降の説明において、ＭＣＵ５０と、バッテリ保護ＩＣ１０ａとの間の通信に要する時間を、所定短時間ＴＳと記載する。また、電圧変換部ＣＶを介したバッテリ保護ＩＣ１０間の通信に要する時間を所定長時間ＴＬと記載する。所定短時間ＴＳ及び所定長時間ＴＬは、通信に要する時間を示す。なお、所定短時間ＴＳと、所定長時間ＴＬとの関係は、所定短時間ＴＳ≦所定長時間ＴＬである。
【００３１】
ここで図８では、上方から下方に向かって、第１の状態、第２の状態（図示しない）、第３の状態、第４の状態（図示しない）、第５の状態と進行する。図８に示される通り、第１の状態において、バッテリ保護ＩＣ１０ａは、ＭＣＵ５０から第１記憶部１２−１に記憶されるバッテリ情報ＢＴＩを一括で送信する命令を受信したことに応じて、ＭＣＵ５０にバッテリ情報ＢＴＩａを送信する（図示するステップＳ１−１）。また、第１の状態において、バッテリ保護ＩＣ１０ｂは、バッテリ保護ＩＣ１０ａにバッテリ情報ＢＴＩｂを送信する（図示するステップＳ１−２）。また、第１の状態において、バッテリ保護ＩＣ１０ｃは、バッテリ保護ＩＣ１０ｂにバッテリ情報ＢＴＩｃを送信する（図示するステップＳ１−３）。上述したように、ステップＳ１−１と、ステップＳ１−２と、ステップＳ１−３との処理は、同時に行われる。したがって、この第１の状態の処理には、所定長時間ＴＬの時間を要する。
【００３２】
第２の状態（図８では図示しない）及び第４の状態（図８では図示しない）において、第２記憶部１２−２に記憶されるバッテリ情報ＢＴＩを第１記憶部１２−１に記憶させる処理に要する時間は、所定短時間ＴＳに対して十分に短い時間であるため、シリアル通信の所要時間として考慮しない。
【００３３】
図８に示される通り、第３の状態において、バッテリ保護ＩＣ１０ａは、ＭＣＵ５０にバッテリ情報ＢＴＩｂを送信する（図示するステップＳ２−１）。また、第３の状態において、バッテリ保護ＩＣ１０ｂは、バッテリ保護ＩＣ１０ａにバッテリ情報ＢＴＩｃを送信する（図示するステップＳ２−２）。上述したように、ステップＳ２−１と、ステップＳ２−２とは、同時に行われる。したがって、この第３の状態の処理には、所定長時間ＴＬの時間を要する。
【００３４】
図８に示される通り、第５の状態において、バッテリ保護ＩＣ１０ａは、ＭＣＵ５０にバッテリ情報ＢＴＩｃを送信する（図示するステップＳ３）。この第５の状態の処理には、所定短時間ＴＳの時間を要する。
【００３５】
これにより、本実施形態のシリアル通信に要する所要時間は、所定短時間ＴＳ×１＋所定長時間ＴＬ×２の時間である。
【００３６】
＜従来技術のシリアル通信の所要時間について＞
図９は、従来のシリアル通信の所要時間の一例を模式的に示す図である。
以下、図９を参照し、ＭＣＵ５０が各記憶部１２に記憶されるバッテリ情報ＢＴＩをそれぞれ受信する際のシリアル通信に要する所要時間について説明する。以降の説明において、ＭＣＵ５０が各記憶部１２に記憶されるバッテリ情報ＢＴＩをそれぞれ受信する際のシリアル通信を、従来のシリアル通信と記載する。また、図９に示される例において、各バッテリ保護ＩＣ１０は、バッテリ情報ＢＴＩを送信する命令をＭＣＵ５０から受信済みであるものとして説明する。
【００３７】
ここで図９では、上方から下方に向かって、第１の状態の第１ステップ（Ｓ１０１）、第２ステップ（Ｓ１０２）、第３ステップ（Ｓ１０３）、第４ステップ（Ｓ１０４）、第５ステップ（Ｓ１０５）、第６ステップ（Ｓ１０６）と進行する。図９に示される通り、バッテリ保護ＩＣ１０ａは、ＭＣＵ５０の命令に応じてバッテリ情報ＢＴＩａをＭＣＵ５０に送信する（図示するステップＳ１０１）このステップＳ１０１の処理には、それぞれ所定短時間ＴＳの時間を要する。
【００３８】
図９に示される通り、バッテリ保護ＩＣ１０ｂは、ＭＣＵ５０の命令に応じてバッテリ情報ＢＴＩｂを、バッテリ保護ＩＣ１０ａ及び電圧変換部ＣＶを介してＭＣＵ５０に送信する（図示するステップＳ１０２及びステップＳ１０３）。このステップＳ１０３の処理には、所定短時間ＴＳの時間を要する。また、ステップＳ１０２の処理には、所定長時間ＴＬの時間を要する。
【００３９】
図９に示される通り、バッテリ保護ＩＣ１０ｃは、ＭＣＵ５０の命令に応じてバッテリ情報ＢＴＩｃを、バッテリ保護ＩＣ１０ａ、バッテリ保護ＩＣ１０ｂ及び２つの電圧変換部ＣＶを介してＭＣＵ５０に送信する（ステップＳ１０４〜Ｓ１０６）。このステップＳ１０６の処理には、所定短時間ＴＳの時間を要する。このステップＳ１０４〜Ｓ１０５の処理には、それぞれ所定長時間ＴＬの時間を要する。
【００４０】
これにより、従来の第１の状態の処理でシリアル通信に要する所要時間は、所定短時間ＴＳ×３＋所定長時間ＴＬ×３の時間である。上述したように、本実施形態のシリアル通信に要する所要時間は、所定短時間ＴＳ×１＋所定長時間ＴＬ×２の時間である。したがって、本実施形態のバッテリ保護ＩＣ１０を用いたバッテリマネジメントシステム１によれば、従来のシリアル通信よりも電圧変換部ＣＶによる遅延の影響を低減させることができる。ここで、従来のシリアル通信に要する所要時間とは、第１時間の一例である。また、本実施形態のシリアル通信に要する所要時間とは、第２時間の一例である。また、従来のシリアル通信では、電池情報受信の時間間隔をそろえるために所定長時間ＴＬ×６の時間や所定長時間ＴＬ×９の時間がかかる例がある。このような場合は、更に差が拡大する。このような差の拡大は、特にバッテリ保護ＩＣの数が増えた時に発生する場合がある。
【００４１】
＜記憶部１２の他の例＞
なお、上述では、記憶部１２が第１記憶部１２−１及び第２記憶部１２−２の２つの記憶領域を備える場合について説明したが、これに限られない。制御部１１は、例えば、記憶部１２に記憶される情報を上位回路に送信した後、記憶部１２をクリアし、下位回路から受信した情報を記憶させる構成であってもよい。また、記憶部１２をクリアせず、上位回路に送信した情報を、送信した順に下位回路から受信した情報で上書きする構成であっても良い。この場合、記憶部１２が備える記憶領域は１つであってもよい。
【００４２】
［実施形態のまとめ］
以上説明したように、本実施形態のバッテリ保護ＩＣ１０は、互いに異なる基準電位によって動作する複数のバッテリ保護ＩＣ１０が、基準電位変換器（電圧変換部ＣＶ）を介して互いに直列に接続され、複数のバッテリ保護ＩＣ１０間においてシリアル通信を行うシステム（バッテリマネジメントシステム１）を構成するバッテリ保護ＩＣ１０であって、隣接して縦続接続された上位回路の送信端子と接続され、上位回路から情報を受信する上位受信端子（データ受信端子ＳＤＩ＿Ｉ）と、上位回路の受信端子と接続され、上位回路に情報を送信する上位送信端子（データ送信端子ＳＤＯ＿Ｏ）と、隣接して縦続接続された下位回路の送信端子と接続され、下位回路から情報を受信する下位受信端子（データ受信端子ＳＤＯ＿Ｉ）と、上位送信端子によって前記上位回路に送信する送信情報（自回路のバッテリ情報ＢＴＩ）を取得し記憶する取得部１１０と、下位受信端子によって受信される被送信情報（下位回路のバッテリ情報ＢＴＩ）と、取得部１１０によって取得し記憶される送信情報とのうち、少なくとも１つが記憶される記憶部１２と、を備え、上位回路による被送信情報（バッテリ情報ＢＴＩ）の読み出し指示を示す指示情報を受信することに応じて、被送信情報又は送信情報のいずれかを上位送信端子から上位回路に送信している間に、当該被送信情報の次に下位回路から送信される下位回路の送信情報又は被送信情報（更に下位回路のバッテリ情報ＢＴＩ）を下位受信端子によって受信する。
【００４３】
本実施形態のバッテリ保護ＩＣ１０によれば、シリアル通信において電圧変換部ＣＶによる遅延が生じる通信区間（例えば、バッテリ保護ＩＣ１０ａとバッテリ保護ＩＣ１０ｂとの間及びバッテリ保護ＩＣ１０ｂとバッテリ保護ＩＣ１０ｃとの間）における通信が同時に行われるため、当該遅延が１区間分しか生じない。したがって、本実施形態のバッテリ保護ＩＣ１０は、電圧変換部ＣＶを介したシリアル通信において、電圧変換部ＣＶの遅延の影響を低減することができる。また、バッテリ保護ＩＣとＭＣＵ５０が基準電圧は同じだが異なる電圧系（例えばバッテリ保護ＩＣは８０Ｖ系、ＭＣＵ５０は５Ｖ系など）で動作する場合では、バッテリ保護ＩＣ１０ａとＭＣＵ５０との間にも電圧変換部ＣＶを備えることもある。この場合でも本実施形態のバッテリマネジメントシステムにおいては、電圧変換部ＣＶの遅延の影響を低減することができる。
【００４４】
本実施形態のバッテリ保護ＩＣ１０において、自回路には、互いに直列に接続される複数の電池ユニット（バッテリパックＢＴ）のうち、ある電池ユニットが接続され、取得部１１０は、電池ユニットのセル電圧を示す情報（バッテリ情報ＢＴＩ）を送信情報として取得する場合を考える。ここで、バッテリマネジメントシステム１において各バッテリパックＢＴのセル電圧は、同じタイミングで取得されることが好ましい。本実施形態のバッテリ保護ＩＣ１０は、ＭＣＵ５０からバッテリ保護ＩＣ１０ａが命令を受信したタイミングにおけるバッテリ情報ＢＴＩを取得することができる。
【符号の説明】
【００４５】
１…バッテリマネジメントシステム、１０、１０ａ、１０ｂ、１０ｃ…バッテリ保護ＩＣ、５０…ＭＣＵ、１１、１１ａ、１１ｂ…制御部、１２…記憶部、１２−１、１２ａ−１、１２ｂ−１、１２ｃ−１…第１記憶部、１２−２、１２ａ−２、１２ｂ−２…第２記憶部、１３、１３ａ、１３ｂ…通信部、１１０…取得部、ＢＴＩ、ＢＴＩａ、ＢＴＩｂ、ＢＴＩｃ…バッテリ情報、ＣＳＸ＿Ｉ…チップセレクト受信端子、ＣＳＸ＿Ｏ…チップセレクト送信端子、ＳＣＫ＿Ｉ…クロック受信端子、ＳＣＫ＿Ｏ…クロック送信端子、ＳＤＩ＿Ｉ、ＳＤＯ＿Ｉ…データ受信端子、ＳＤＩ＿Ｏ、ＳＤＯ＿Ｏ…データ送信端子、ＢＴ、ＢＴ１、ＢＴｎ…バッテリパック、ＳＶ、ＳＶ１、ＳＶ２、ＳＶ３、ＳＶｎ…バッテリ保護装置、ＣＶ…電圧変換部、ＭＴ…情報収集装置、ＴＬ…所定長時間、ＴＳ…所定短時間
【図１】
2019103364.tif 000003
【図２】
2019103364.tif 000004
【図３】
2019103364.tif 000005
【図４】
2019103364.tif 000006
【図５】
2019103364.tif 000007
【図６】
2019103364.tif 000008
【図７】
2019103364.tif 000009
【図８】
2019103364.tif 000010
【図９】
2019103364.tif 000011