(57)【要約】      （修正有）【課題】光照射に伴うしきい電位変動を抑制し、高信頼かつ安定したＴＦＴ特性を得るための酸化物半導体層を提供する。【解決手段】亜鉛と錫の酸化物を含む酸化物半導体に酸化ガリウムを添加し、バンドギャップの拡大を図る。具体的には、亜鉛、錫およびガリウムの合計あるいは亜鉛、錫、ガリウムおよびアルミニウムの合計を１００としたときに５ａｔ％〜２３ａｔ％のガリウム原子を導入し、バンドギャップを３．５〜３．９ｅＶとする。【選択図】図３
2019220543.tif 000002
【特許請求の範囲】
【請求項１】
亜鉛と錫の酸化物を含み、
バンドギャップが３．５〜３．９ｅＶであること
を特徴とする酸化物半導体層。
【請求項２】
請求項１に記載の酸化物半導体層であって、
バンドギャップが３．５〜３．６ｅＶであること
を特徴とする酸化物半導体層。
【請求項３】
請求項１に記載の酸化物半導体層であって、
ガリウムを含むこと
を特徴とする酸化物半導体焼結体。
【請求項４】
請求項３に記載の酸化物半導体層であって、
ガリウムを５ａｔ％〜２３ａｔ％含むこと
を特徴とする酸化物半導体層。
【請求項５】
請求項４に記載の酸化物半導体層であって、
アルミニウムを０．０２ａｔ％〜２０．８０ａｔ％含むこと
を特徴とする酸化物半導体層。
【請求項６】
請求項５に記載の酸化物半導体層であって、
原子比で亜鉛と錫の合計を１としたときに亜鉛の比率が０．６〜０．８であること
を特徴とする酸化物半導体層。
【請求項７】
亜鉛と錫の酸化物を含み、
バンドギャップが３．５〜３．９ｅＶである酸化物半導体層を形成するための焼結体からなること
を特徴とする酸化物半導体層形成用スパッタリングターゲット。
【請求項８】
請求項７に記載の酸化物半導体層形成用スパッタリングターゲットであって、
ガリウムを５ａｔ％〜２３ａｔ％含むこと
を特徴とする酸化物半導体層形成用スパッタリングターゲット。
【請求項９】
請求項８に記載の酸化物半導体層形成用スパッタリングターゲットであって、
アルミニウムを０．０２ａｔ％〜２０．８０ａｔ％含むこと
を特徴とする酸化物半導体層形成用スパッタリングターゲット。
【請求項１０】
請求項９に記載の酸化物半導体層形成用スパッタリングターゲットであって、
原子比で亜鉛と錫の合計を１としたときに亜鉛の比率が０．６〜０．８であること
を特徴とする酸化物半導体層形成用スパッタリングターゲット材。
【請求項１１】
薄膜トランジスタであって、
第一の面と第二の面を有するゲート絶縁膜と、
前記ゲート絶縁膜の第一の面に接するゲート電極と、
前記ゲート絶縁膜の第二の面に接する酸化物半導体チャネル層と、
前記酸化物半導体チャネル層にそれぞれ接するソース電極およびドレイン電極と
を備え、
前記酸化物半導体チャネル層は、
亜鉛と錫の酸化物を含み、
バンドギャップが３．５〜３．９ｅＶであること
を特徴とする薄膜トランジスタ。
【請求項１２】
請求項１１に記載の薄膜トランジスタであって、
前記酸化物半導体チャネル層にガリウムを５ａｔ％〜２３ａｔ％含むこと
を特徴とする薄膜トランジスタ。
【請求項１３】
請求項１２に記載の薄膜トランジスタであって、
前記酸化物半導体チャネル層にアルミニウムを０．０２ａｔ％〜２０．８０ａｔ％含むこと
を特徴とする薄膜トランジスタ。
【請求項１４】
請求項１３に記載の薄膜トランジスタであって、
原子比で亜鉛と錫の合計を１としたときに亜鉛の比率が０．６〜０．８であること
を特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタに関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）を画素スイッチに用いる液晶ディスプレイにおいては、薄膜トランジスタのチャネル層に非晶質シリコン（アモルファスシリコン）を採用した液晶ディスプレイが主流である。
【０００３】
しかし、４Ｋあるいは８Ｋとディスプレイが高精細化されると、画素サイズは微細化せざるを得ず、当然ながら薄膜トランジスタも微細化されることになる。これは単位面積当たりの電流値を増大させることを意味し、アモルファスシリコンを採用したチャネル層では、オン特性（移動度やオン電流）が不足し、対応が困難となっている。
【０００４】
一方、オン特性に優れた低温ポリシリコン（ＬＴＰＳ）では、十分に高精細化に対応するが、レーザアニールなどの高コストプロセスを用いるため、大画面製造は困難であり、高精細に対応する高オン特性と大面積製造を実現する半導体材料が求められている。
【０００５】
そこで近年、この領域をカバーする薄膜半導体材料として酸化物半導体材料が注目されている。また近年では、自発光デバイスであり大電流駆動が必要な有機ＥＬ（エレクトロルミネッセンス）のバックプレーン用薄膜トランジスタとしても、実用化検討が行われている。
【０００６】
酸化物半導体は、化学蒸着法（ＣＶＤ）で成膜されるアモルファスシリコンとは異なり、スパッタリング法で成膜することができるため、膜の均一性に優れ、ディスプレイの大型化と高精細化の要求に対応し得る。
【０００７】
また、酸化物半導体は、アモルファスシリコンよりもオン特性に優れ、高輝度、高コントラスト化、および高速駆動に有利である上、オフ時のリーク電流が低く、消費電力低減（省電力化）も期待できる。
【０００８】
さらに、スパッタリング法は、大面積への高均一成膜が可能な上、化学蒸着法に比べて低温での成膜が可能であるため、薄膜トランジスタを構成する材料として耐熱性の低い材料を選択することができるという利点もある。
【０００９】
ディスプレイ用ＴＦＴのチャネル層に好適な酸化物半導体として、例えば、インジウムガリウム亜鉛複合酸化物（以下、ＩＧＺＯと称する）などが知られており、ＩＧＺＯを用いた半導体デバイスも知られている（例えば、特許文献１参照）。
【００１０】
しかし、ＩＧＺＯは電極加工プロセスに対する耐性が乏しいことと保護膜形成プロセスに対する耐性が乏しいため、エッチストップ層の形成が必要であるなど、低コスト製造が困難であった。
【００１１】
これに対して、インジウム錫亜鉛複合酸化物（以下、ＩＴＺＯと称する）と亜鉛錫複合酸化物（以下、ＺＴＯと称する）といった電極加工プロセスへの耐性の大きな酸化物半導体材料も提案されるようになっている（例えば、特許文献２、３参照）。
【００１２】
特に、ＺＴＯは希少金属と産業利用率の高い元素をあまり使用していないことから、コスト面と持続性の観点から有望な酸化物半導体材料である。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００６−１６５５３２号公報
【特許文献２】特開２００８−２４３９２８号公報
【特許文献３】特開２０１２−０３３６９９号公報
【非特許文献】
【００１４】
【非特許文献１】神谷利夫、野村研二、細野秀雄著、「アモルファス酸化物半導体の物性とデバイス開発の現状」、個体物理、アグネ技術センター、２００９年９月、Ｖｏｌ．４４巻、Ｎｏ．９、ｐ．６２７−６３３
【発明の概要】
【発明が解決しようとする課題】
【００１５】
特許文献１〜３による酸化物半導体薄膜トランジスタを画素スイッチとして採用する液晶ディスプレイを製造すると、バックライトからの光を酸化物半導体層が吸収し、しきい電位が大きく変動し、画素スイッチとしての特性の維持が難しくなることがある。
【００１６】
同様な特性変動は、ＮＢＩＳ（Ｎｅｇａｔｉｖｅ  Ｂｉａｓ  ｕｎｄｅｒ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ｓｔｒｅｓｓ）テストなどのストレス試験によりＴＦＴの信頼性の指標となっている。
【００１７】
この特性変動の原因として、ＩＧＺＯなどの酸化物半導体には、価電子帯上１．５ｅＶまでの間に欠陥準位が存在し、特に０．５ｅＶ程度に高密度の準位が存在し、これらの準位に可視光が吸収されることにより、電子-正孔対が形成され、さらにそれぞれがいくつかの過程を経て導電帯、価電子帯へ移動することにより起こるものと考えられている（例えば、非特許文献１参照）。
【００１８】
この様な特性変動があると、液晶ディスプレイの画素スイッチとして安定的な稼働は望めず、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ディスプレイのドライバとして採用することも難しい。
【００１９】
現状は、コストをかけて遮光層を形成し、酸化物半導体層への光入射を抑制するなどの措置が取られている。そのため、光照射によるしきい電位変動を適正な値に制御し、安定的に動作が可能な酸化物半導体材料が望まれていた。
【００２０】
なお、このような特性変動は、ＩＧＺＯなど酸化物半導体材料を用いた薄膜トランジスタに特有の現象である。
【００２１】
本発明は、上記のような現象に鑑みなされたものであって、所定のバンドギャップにより安定的で信頼性の高い酸化物半導体層などを提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明に係る代表的な酸化物半導体層は、亜鉛と錫の酸化物を含む酸化物半導体層であって、バンドギャップが３．５〜３．９ｅＶであることを特徴とする。
【００２３】
また、本発明は、酸化物半導体層形成用スパッタリングターゲットおよび薄膜トランジスタとしても把握される。
【発明の効果】
【００２４】
本発明によれば、所定のバンドギャップにより安定的で信頼性の高い酸化物半導体層などを提供することが可能になる。
【図面の簡単な説明】
【００２５】
【図１Ａ】酸化物半導体薄膜トランジスタを製造する第一の工程における断面図の例を示す図である。
【図１Ｂ】酸化物半導体薄膜トランジスタを製造する第二の工程における断面図の例を示す図である。
【図１Ｃ】酸化物半導体薄膜トランジスタを製造する第三の工程における断面図の例を示す図である。
【図１Ｄ】酸化物半導体薄膜トランジスタを製造する第四の工程における断面図の例を示す図である。
【図１Ｅ】酸化物半導体薄膜トランジスタを製造する第五の工程における断面図の例を示す図である。
【図１Ｆ】酸化物半導体薄膜トランジスタを製造する第六の工程における断面図の例を示す図である。
【図１Ｇ】酸化物半導体薄膜トランジスタを製造する第七の工程における断面図の例を示す図である。
【図１Ｈ】ディスプレイにおける酸化物半導体薄膜トランジスタの例を示す図である。
【図２Ａ】表１のサンプルＮｏ．２の例を示すグラフである。
【図２Ｂ】表１のサンプルＮｏ．３の例を示すグラフである。
【図２Ｃ】表１のサンプルＮｏ．４の例を示すグラフである。
【図２Ｄ】表１のサンプルＮｏ．５の例を示すグラフである。
【図２Ｅ】表１のサンプルＮｏ．９の例を示すグラフである。
【図２Ｆ】表１のサンプルＮｏ．１０の例を示すグラフである。
【図２Ｇ】表１のサンプルＮｏ．１２の例を示すグラフである。
【図２Ｈ】表１のサンプルＮｏ．１３の例を示すグラフである。
【図２Ｉ】表１のサンプルＮｏ．１５の例を示すグラフである。
【図２Ｊ】表１のサンプルＮｏ．１６の例を示すグラフである。
【図２Ｋ】表１のサンプルＮｏ．１７の例を示すグラフである。
【図３】ＺＴＯへのＧａ導入量とバンドギャップの関係、およびＺｎ組成との相関の例を示す図である。
【発明を実施するための形態】
【００２６】
本発明の実施の形態について、図を用いて詳細に説明する。ただし、特に限定的に記載したもの以外、本発明は以下に説明する実施の形態の記載内容や数値に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは、当業者であれば容易に理解される。
【００２７】
また、本明細書の図面等において示す各構成の、位置、大きさ、あるいは範囲などは、簡単に理解できるようにするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、あるいは範囲などに限定されるものではない。
【００２８】
ＴＦＴ（薄膜トランジスタ）の光照射に伴うしきい電位変動を抑制し、高信頼かつ安定したＴＦＴ特性を得るため、本実施の形態では、ＺＴＯに酸化ガリウムを添加し、バンドギャップの拡大を図る。欠陥準位が存在する価電子帯上の準位は価電子帯端のテイル準位に依存し、最も高密度な準位は価電子帯から０．５ｅＶ程度高い位置に存在している。
【００２９】
通常、バックライトに用いられる光源はＬＥＤ光源が多く、これらの場合、紫外領域の光は含まれない。そのため、紫色（ＬＥＤのスペクトルでは、〜３ｅＶ）＋０．５ｅＶ以上に上記の高密度欠陥準位があれば、酸化物半導体層への光吸収の多くは抑えられるはずである。また、有機ＥＬ発光の場合でも波長領域は同様であるため、有機ＥＬデバイスでも同様の原理が成り立つ。
【００３０】
従って、本実施の形態では、特性に大きな影響を与えない範囲で酸化ガリウムなど、さらにワイドギャップな酸化物を添加することにより３．５ｅＶ以上のバンドギャップとなるＺＴＯ系材料を実現し、これを使用することで、バンドギャップが３．１ｅＶ程度のＩＧＺＯ等現行の酸化物半導体材料では実現不可能な、ディスプレイ駆動時の特性変動抑制を実現するものである。
【００３１】
また、酸化ガリウムの添加量について、過剰な添加は、ＴＦＴ特性の移動度等を著しく低下させることが確認されているため、上記バンドギャップをクリアしながら、特性的に実用可能な範囲として上限値を定める。具体的には、ＺＴＯを構成するＺｎ、ＳｎおよびＧａの合計あるいはＺｎ、Ｓｎ、ＧａおよびＡｌの合計を１００としたときに５ａｔ％〜２３ａｔ％のＧａ原子を導入し、より好ましくは５ａｔ％〜１０ａｔ％のＧａ原子を導入する。
【００３２】
これにより、添加前のＺＴＯのバンドギャップ３．３ｅＶが、３．５〜３．９ｅＶまで拡大する。このバンドギャップであれば、仮に価電子帯端のテイル準位に応じた高密度欠陥準位が存在しても可視光領域の光吸収は大部分抑制されるため、光吸収に伴うしきい電位シフト、ＮＢＩＳなどＴＦＴの信頼性に関わる問題の解決が可能となる。
【００３３】
一方で、Ｇａ原子の過剰な導入は、ＴＦＴ特性の移動度などのオン特性を著しく低下させ、焼結体の製造も困難となるため、２３ａｔ％を超えるＧａ原子導入は非現実的である。
【００３４】
なお、バンドギャップに大きな影響を与えない範囲で、その他の金属酸化物材料の添加も可能である。例えば、酸素欠損の抑制に効果的なアルミニウム酸化物をアルミニウムとして０．０２ａｔ％〜２０．８０ａｔ％導入しても特に問題ないが、０．０２ａｔ％〜１．８５ａｔ％の導入がより好ましい。
【００３５】
また、ＺＴＯのＺｎの比率については、加工性やＳＤ（ソースとドレイン）電極加工時のエッチング耐性を考慮すると、原子比で亜鉛と錫の合計を１としたときに０．６〜０．８が実用的であり、０．６未満では加工性が劣り、０．８を超えると電極加工時のエッチング耐性を維持できない。
【００３６】
０．６〜０．８の範囲でのバンドギャップ変動は±０．３ｅＶ程度であるため、３．５〜３．９ｅＶのバンドギャップ値を維持できれば問題なく適用可能であるが、３．５〜３．６ｅＶのバンドギャップ値がより好ましい。
【００３７】
以下では、本実施の形態の酸化物半導体層形成用スパッタリングターゲットを用いて形成した酸化物半導体層を組み込んで製造した薄膜トランジスタの一例について説明する。本実施の形態のチャネル層は、酸化物半導体層がＺＴＯ（膜厚３０ｎｍ）系材料である。尚、本実施の形態の酸化物半導体層形成用スパッタリングターゲットは、例えば、ＺｎＯ粉末、ＳｎＯ２粉末、Ｇａ２Ｏ３粉末、Ａｌ２Ｏ３粉末を上記した成分組成となるように混合して、鋳込み成形した成形体を常圧焼成して得た焼結体に、切削や研磨等の機械加工をすることで得ることができる。
【００３８】
図１Ａ〜１Ｇは、酸化物半導体薄膜トランジスタを製造する工程の一例における断面図である。なお、図１Ａ〜１Ｇにおいて同じ物には同じ符号を付けて、各図の説明における説明の繰り返しは省略する。
【００３９】
図１Ａに示すように、基板１０の上にゲート電極となる電極層１、例えばＭｏ層やＭｏＷ層（膜厚１００ｎｍ）をＤＣマグネトロンスパッタ法などにより成膜する。その後、ホトレジストパターンを形成し、これをマスクとしてゲート電極加工を行う。
【００４０】
図１Ｂに示すように、形成されたゲート電極パターンを被覆する形で、ＰＥ−ＣＶＤ法などによりゲート絶縁膜層２を形成する。ここでは、ＳｉＯｘ（膜厚１００ｎｍ）を形成する。
【００４１】
その後、チャネル層となるＺＴＯ層３を酸化物半導体層形成用スパッタリングターゲットを用いてＤＣマグネトロンスパッタ法により成膜する。ここで、ＺＴＯ層３（膜厚３０ｎｍ）は、原子比で亜鉛と錫の合計を１としたときに亜鉛の比率が０．６８〜０．７２、（Ｇａ添加量  ０〜３０ａｔ％添加）、（Ａｌ添加量  ０〜２０．８０ａｔ％添加）の焼結体からなるスパッタリングターゲットを用い、成膜条件、常温、成膜圧力０．５Ｐａ、スパッタガスＡｒ／Ｏ２混合ガス（酸素添加割合約１０％）、ＤＣパワー５０Ｗにて成膜した。
【００４２】
その後、ホトレジストパターン４を形成して図１Ｃのようになり、ホトレジストパターン４をマスクとして酸化物チャネル領域（ＺＴＯ層３）の加工を行う。加工には、例えば、シュウ酸系エッチング液などＩＴＯ加工に一般的に用いられるエッチング液を用いる。
【００４３】
ＺＴＯ層３の上記膜厚であれば、１分程度の処理時間で面内分布等を考慮してもＺＴＯ層３の不要な部分を十分に除去でき、図１Ｄのようになる。加工後の酸化物層は、温度３００〜３５０℃の条件で１時間活性化アニール処理を施す。
【００４４】
その後、ＳＤ電極層５となる例えば、Ｍｏ／Ａｌ／Ｍｏ層やＭｏ、Ｍｏ合金層をマグネトロンＤＣスパッタリングや蒸着法により形成し、ホトレジストパターン６を形成して、図１Ｅのようになる。
【００４５】
ＳＤ電極層５はさらに、ホトレジストパターン６をマスクとしてＰＡＮ系エッチング液などによりＳＤ電極パターンに加工を行い、図１Ｆのようになる。その後、表面保護のため、ＳｉＮｘ／ＳｉＯｘなどの保護膜７をＰＥ−ＣＶＤ法などにより形成し、図１Ｇに示す酸化物半導体材料によるＴＦＴが完成する。
【００４６】
完成したＴＦＴを薄膜面の垂直方向から見た例を図１Ｈに示す。このＴＦＴは、ディスプレイなどの画素電極制御用に用いられることが多い。このため、ＴＦＴ２０の周囲にはゲート線２１、データ線２２、および画素電極２３が配置され、ディスプレイの場合には、この配置がアレイ状に連続して形成される。
【００４７】
そして、図１ＨではＴＦＴ２０の保護膜７の図示を省略したが、ＴＦＴ２０それぞれの電極層１、ＺＴＯ層３、およびＳＤ電極層５は図１Ｈのようになる。
【００４８】
Ｚｎ組成や添加物条件を変えた種々のＺＴＯ系材料の物性とＴＦＴ特性について、表１と図２Ａ〜２Ｋにまとめる。図２Ａ〜２Ｄが表１の＃２〜５のグラフであり、図２Ｅ〜２Ｆが表１の＃９〜１０のグラフであり、図２Ｇ〜２Ｈが表１の＃１２〜１３のグラフであり、図２Ｉ〜２Ｋが表１の＃１５〜１７のグラフである。ここで、＃はサンプルＮｏ．である。
【００４９】
なお、加工性については判定基準を１０ｎｍ／ｍｉｎ以上、ＳＤ耐性については、判定基準をＭｏ電極とのエッチング選択比１００以上、ＮＢＩＳについては、判定基準をΔＶｔｈ＝２以下とし、いずれかの項目の一つでも×の値となった場合には、判定を×とした。
【００５０】
【表１】
2019220543.tif 000003
【００５１】
表１によれば、図３にも示す通り、ガリウム導入により、ＺＴＯのバンドギャップが３．３６から３．９ｅＶまで変化することが分かる。ガリウム導入量に従い、ほぼ一次的に変化するため、バックライトなどの波長に合わせて、バンドギャップを制御することが可能である。
【００５２】
ガリウム導入により、ＮＢＩＳテストによるしきい電位シフト（ΔＶｔｈ）は、大きく改善し、９．１ａｔ％導入では１／２以下に抑制されている。なお、ここで行ったＮＢＩＳテストは、１００ｌｘの白色ＬＥＤ光照射、かつチャネル層全面に光が照射される上面照射下で、ゲートバイアス−１５Ｖ、１０００秒間に変動した結果として示している。
【００５３】
ガリウム添加量に伴い、ＴＦＴの移動度は大きく低下する。ガリウム添加量２３ａｔ％ではかろうじてａ−Ｓｉ程度の移動度が確保されるが、３０ａｔ％では高抵抗となりＴＦＴ動作できない状態に陥る。また、焼結体製造技術的にも高密度体が得られにくい導入量でもある。
【００５４】
そのため、ＴＦＴとしての実効性が確保できるのは２３ａｔ％程度が臨界値と考えられる。また、酸素欠損の抑制効果が期待できるアルミニウム酸化物の添加については、アルミニウムとして２０．８０ａｔ％程度までであれば、バンドギャップへの影響も小さく、問題なく適用可能であるが、２７．２６ａｔ％では高抵抗となりＴＦＴ動作が確認できなかった。
【００５５】
また、Ｚｎの比率については、本実施の形態のバンドギャップ以外の加工性やＳＤ電極加工時のエッチング耐性の面で、原子比で亜鉛と錫の合計を１としたときに０．６〜０．８が実用的な範囲であり、これ以外の組成では加工性かエッチング耐性のどちらかの特性が不十分であり実用的でない。
【００５６】
なお、以上で説明したチャネル層および電極層の膜厚、成膜方法、加工（エッチング）方法等については、当然ながら製造するデバイスに求められる特性に応じ、種々変更が可能である。
【００５７】
また、以上の説明では、典型的な成膜方法としてＤＣマグネトロンスパッタ法を用いたが、従来のＲＦ、ＤＣスパッタ、ＲＦマグネトロンスパッタ、ＥＣＲスパッタ、イオンプレーティング、反応性蒸着法など種々の成膜方法で同じ効果が期待できる。
【００５８】
本発明は以上で説明した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、発明の趣旨を逸脱しない範囲で、追加、削除、あるいは置換が行われてもよい。
【符号の説明】
【００５９】
１・・・電極層
２・・・ゲート絶縁膜層
３・・・ＺＴＯ層（Ｇａ導入）
４・・・ホトレジストパターン（チャネルパターン）
５・・・ＳＤ電極層
６・・・ホトレジストパターン（ＳＤ電極パターン）
７・・・保護膜
１０・・・基板
【図１Ａ】
2019220543.tif 000004
【図１Ｂ】
2019220543.tif 000005
【図１Ｃ】
2019220543.tif 000006
【図１Ｄ】
2019220543.tif 000007
【図１Ｅ】
2019220543.tif 000008
【図１Ｆ】
2019220543.tif 000009
【図１Ｇ】
2019220543.tif 000010
【図１Ｈ】
2019220543.tif 000011
【図２Ａ】
2019220543.tif 000012
【図２Ｂ】
2019220543.tif 000013
【図２Ｃ】
2019220543.tif 000014
【図２Ｄ】
2019220543.tif 000015
【図２Ｅ】
2019220543.tif 000016
【図２Ｆ】
2019220543.tif 000017
【図２Ｇ】
2019220543.tif 000018
【図２Ｈ】
2019220543.tif 000019
【図２Ｉ】
2019220543.tif 000020
【図２Ｊ】
2019220543.tif 000021
【図２Ｋ】
2019220543.tif 000022
【図３】
2019220543.tif 000023