(57)【要約】      （修正有）【課題】電子デバイスの通信速度の増加によりデシジョンフィードバックイコライザが正常に動作しないことによる連続的なエラー発生を解決し、信頼性を有する信号受信回路及びその動作方法を提供する。【解決手段】電子システム１０において、信号受信回路１２０は、外部からの受信信号のＩＳＩ（Inter-SymbolInterference)を補償することで補償された受信信号を生成する。その受信信号に基づいてイコライゼーションデータを出力し、イコライゼーションデータに基づいてターミネイションシンボルを決定する受信イコライザーを有する。さらに、決定したターミネイションシンボルに基づいて、受信信号についてのビタビデコーディングを遂行して、シーケンスデータを出力する系列推定器を有する。【選択図】図２
2019220956.tif 000002
【特許請求の範囲】
【請求項１】
外部デバイスから受信信号を受信し、前記受信信号のインターシンボルインターフェース(ISI)を補償することによって、補償された受信信号を生成し、前記補償された受信信号に基づいてイコライゼーションデータを出力する、ように構成された受信イコライザーと、
前記イコライゼーションデータに基づいて、ターミネイションシンボルを決定し、前記決定されたターミネイションシンボルに基づいて、前記受信信号についてのビタビデコーディングを遂行して、シーケンスデータを出力する、ように構成された最尤系列推定器(MLSE)と、
を含む、信号受信回路。
【請求項２】
前記最尤系列推定器は、さらに、
前記受信イコライザーの基準電圧に基づいて電圧の基準セットを生成し、
前記ターミネイションシンボル及び前記電圧の基準セットに基づいて、前記受信信号に包含された複数のシンボル間の経路を演算し、
前記演算された経路に基づいて前記シーケンスデータを決定する、ように構成された、
請求項１に記載の信号受信回路。
【請求項３】
前記最尤系列推定器は、さらに、
前記ターミネイションシンボルから前記複数のシンボルのうち、一番目のシンボルへの経路を演算する、ように構成された、
請求項２に記載の信号受信回路。
【請求項４】
前記最尤系列推定器は、さらに、
前記イコライゼーションデータから前記シーケンスデータの以前にデコーディングされた以前シーケンスデータの最後のデータと対応する値を抽出し、
複数の状態のうち、前記抽出された値と対応される状態を前記ターミネイションシンボルとして決定する、ように構成された、
請求項２に記載の信号受信回路。
【請求項５】
前記最尤系列推定器は、さらに、
前記基準電圧に基づいて、複数の状態のそれぞれについての基準を決定し、
前記生成された基準及び前記受信イコライザーの少なくとも１つの係数に基づいて、前記基準セットに包含された複数の基準レベルを決定する、ように構成された、
請求項２に記載の信号受信回路。
【請求項６】
前記最尤系列推定器は、さらに、
前記複数の基準レベルのうち対応する1つの基準レベルに基づいて、前記複数のシンボル間の経路のうち対応する1つの経路を演算する、ように構成された、
請求項５に記載の信号受信回路。
【請求項７】
前記最尤系列推定器は、さらに、
前記演算の結果に基づいて、前記複数のシンボルにおける最後のシンボルの状態のうち累積経路が最短距離である状態を選択し、前記選択された状態に基づいて前記シーケンスデータを出力するようにさらに構成された、
請求項２に記載の信号受信回路。
【請求項８】
前記受信イコライザーは、さらに、
前記イコライゼーションデータ以前のイコライゼーションデータを所定の時間だけ遅延させて遅延信号を出力し、
前記遅延信号に第１係数が反映された信号、及び、前記受信信号の合算信号を受信し、
前記基準電圧に基づいて、前記合算信号をサンプリングし、
前記サンプリングされた信号を前記イコライゼーションデータとして出力する、
ように構成された、
請求項２に記載の信号受信回路。
【請求項９】
前記受信イコライザーは、Nタップ(但し、Nは自然数)構造を包含するデシジョンフィードバックイコライザー(DFE)回路である、
請求項１に記載の信号受信回路。
【請求項１０】
前記信号受信回路は、さらに、  前記シーケンスデータの長さを調整するように構成された、シーケンス長さ調整ロジック、を含む、
請求項１乃至９いずれか一項に記載の信号受信回路。
【請求項１１】
信号受信回路の動作方法であって、
少なくとも1つのプロセッサを使用して、外部デバイスから信号を受信するステップと、
前記少なくとも1つのプロセッサを使用して、前記受信された信号に包含された
インターシンボルインターフェース(ISI)を補償することによって、補償された信号を生成するステップと、
前記少なくとも1つのプロセッサを使用して、前記補償された信号に基づいて、イコライゼーションデータを生成するステップと、
前記少なくとも1つのプロセッサを使用して、前記イコライゼーションデータに基づいて、ターミネイションシンボルを決定するステップと、
前記少なくとも1つのプロセッサを使用して、前記ターミネイションシンボルに基づいて、前記受信された信号についてのビタビデコーディングを遂行するステップと、
前記少なくとも1つのプロセッサを使用して、前記ビタビデコーディングされた受信された信号に基づいてシーケンスデータを出力するステップと、
を含む、動作方法。
【請求項１２】
前記動作方法は、さらに、
前記少なくとも１つのプロセッサを使用して、受信イコライザーの基準電圧に基づいて、複数の基準レベルを包含する基準セットを生成するステップ、
を含む、請求項１１に記載の動作方法。
【請求項１３】
前記複数の基準レベルのそれぞれは、前記基準電圧及び前記受信イコライザーの少なくとも１つの係数に基づいて生成される、
請求項１２に記載の動作方法。
【請求項１４】
前記ビタビデコーディングを遂行するステップは、
前記ターミネイションシンボル及び前記基準セットに基づいて、受信信号に包含された複数のシンボル間の経路を演算するステップと、
前記演算された経路のうち最短経路を決定するステップと、
前記決定された最短経路に基づいて、前記シーケンスデータを出力するステップと、
を含む、請求項１２に記載の動作方法。
【請求項１５】
前記補償された信号を生成するステップは、
前記イコライゼーションデータを所定の時間だけ遅延させて遅延信号を生成するステップと、
前記受信された信号、及び、前記遅延された信号に係数を包含する、反映された信号に基づいて合算信号を生成するステップと、
前記基準電圧に基づいて、前記合算信号をサンプリングして、前記イコライゼーションデータを出力するステップと、
を含む、請求項１２に記載の動作方法。
【請求項１６】
外部伝送デバイスから通信チャネルを通じて信号を受信し、前記受信された信号でインターシンボルインターフェース(ISI)を補償し、前記補償された受信された信号に基づいてイコライゼーションデータを出力する、ように構成された受信イコライザーと、
前記イコライゼーションデータのうち少なくとも一部に基づいて、ターミネイションシンボルを決定し、前記決定されたターミネイションシンボルに基づいて、前記受信された信号についてのビタビデコーディングを遂行し、前記ビタビデコーディングされた受信された信号に基づいて、シーケンスデータを出力する、ように構成された最尤系列推定器(MLSE)と、
前記通信チャネルの状態によって、前記イコライゼーションデータ及び前記シーケンスデータのいずれか１つを選択して出力する、ように構成されたセレクタと、
を含む、信号受信回路。
【請求項１７】
前記外部伝送デバイスとのトレーニング動作を通して、前記通信チャネルの前記状態が評価される、
請求項１６に記載の信号受信回路。
【請求項１８】
前記トレーニング動作の評価結果が基準値を満足しない場合に、前記セレクタは、前記シーケンスデータを選択して出力し、
前記トレーニング動作の評価結果が前記基準値を満足する場合に、前記セレクタは、前記イコライゼーションデータを選択して出力する、
請求項１７に記載の信号受信回路。
【請求項１９】
前記基準値は、前記受信イコライザーの性能又は前記受信イコライザーのタップ数に基づいて選択される、
請求項１８に記載の信号受信回路。
【請求項２０】
前記最尤系列推定器は、
前記イコライゼーションデータに基づいて、前記ターミネイションシンボルを決定し、
前記ターミネイションシンボル及び基準セットに基づいて、前記受信された信号に包含された複数のシンボル間の経路を演算し、
経路演算ロジックの演算結果に基づいて、前記シーケンスデータを決定して出力する、ように構成された、
請求項１６または１７に記載の信号受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスに関し、より詳細には、信号受信回路及びその動作方法に関する。
【背景技術】
【０００２】
電子デバイスは、チャネル(例えば、信号ライン)を通じて他の電子デバイスと電気的な信号を伝達することにより、情報を交換する。電子デバイスの間で送受信される信号において、チャネルの応答特性によって信号の歪みが発生する。このような信号の歪みを補償するために、多様な方式のイコライザー(Equalizer)が使用されている。
【０００３】
一例として、信号の歪みを補償するために、デシジョンフィードバックイコライザー(DFE：Decision  Feedback  Equalizer)が電子デバイスの受信端で使用される。しかしながら、最近は、電子デバイスの間の通信速度が増加するにつれて、チャネルの応答特性による信号の歪み以外に他の要因によるノイズが発生することになり、これによって、デシジョンフィードバックイコライザーが正常的に動作しない可能性がある。なお、デシジョンフィードバックイコライザーの誤動作によって発生したエラーは、以後受信されるデータに影響を与えるため、連続的なエラーが発生する問題点がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第6829297号明細書
【特許文献２】米国特許出願公開第2015/0156041号明細書
【特許文献３】米国特許第7443936号明細書
【特許文献４】米国特許第7697642号明細書
【特許文献５】米国特許第6707850号明細書
【特許文献６】米国特許第6266795号明細書
【特許文献７】米国特許第7487432号明細書
【特許文献８】米国特許第8509358号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、前述の技術的課題を解決するためのものであって、本発明は、向上された信頼性を有する信号受信回路及びその動作方法を提供することができる。
【課題を解決するための手段】
【０００６】
本発明の実施例による信号受信回路は、外部デバイスから受信信号を受信し、前記受信信号のインターシンボルインターフェース(ISI：Inter-Symbol  Interference)を補償することにより、補償された受信信号を生成し、前記補償された受信信号に基づいてイコライゼーションデータ(equalization  data)を出力するように構成された受信イコライザーと、前記イコライゼーションデータに基づいてターミネイションシンボル(Termination  Symbol)を決定し、前記決定されたターミネイションシンボルに基づいて前記受信信号についてのビタビデコーディング(Viterbi  decoding)を遂行してシーケンスデータを出力するように構成された最尤系列推定器(MLSE：maximum  likelihood  sequence  estimator)と、を包含する。
【０００７】
本発明の実施例による信号受信回路の動作方法は、少なくとも1つのプロセッサを使用して、外部装置から信号を受信するステップと、前記少なくとも1つのプロセッサを使用して、前記受信された信号に包含されたインターシンボルインターフェースを補償することにより、補償された信号を生成するステップと、前記少なくとも1つのプロセッサを使用して、前記補償された信号に基づいてイコライゼーションデータを生成するステップと、前記少なくとも１つのプロセッサを使用して、前記イコライゼーションデータに基づいてターミネイションシンボルを決定するステップと、前記少なくとも1つのプロセッサを使用して、前記ターミネイションシンボルに基づいて前記受信された信号についてのビタビデコーディング(Viterbi  decoding)を遂行するステップと、前記少なくとも1つのプロセッサを使用して、前記ビタビデコーディングされた受信された信号に基づいてシーケンスデータを出力するステップと、を包含する。
【０００８】
本発明の実施例による信号受信回路は、外部伝送デバイスから通信チャネルを通じて信号を受信し、前記受信された信号からインターシンボルインターフェース(ISI：Inter-Symbol  Interference)を補償し、前記補償された受信された信号に基づいてイコライゼーションデータを出力するように構成された受信イコライザーと、前記イコライゼーションデータのうち、少なくとも一部に基づいてターミネイションシンボル(Termination  Symbol)を決定し、前記決定されたターミネイションシンボルに基づいて前記受信信号についてのビタビデコーディングを遂行し、前記ビタビデコーディングされた受信された信号に基づいてシーケンスデータを出力するように構成された最尤系列推定器(MLSE：maximum  likelihood  sequence  estimator)と、前記通信チャネルの状態によりイコライゼーションデータ及び前記シーケンスデータのいずれか1つを選択して出力するように構成されたセレクタ(selector)と、を包含する。
【発明の効果】
【０００９】
本発明の実施例によると、受信イコライザーの出力(即ち、イコライゼーションデータ)に基づいて最尤系列推定器(MLSE：maximum  likelihood  sequence  estimator)から要求されるターミネイションシンボルを決定でき、受信イコライザーの基準電圧に基づいて最尤系列推定器から要求される基準レベルを決定できる。従って、詳述されたターミネイションシンボル及び基準レベルが定義されない通信環境においても、正常的なシーケンス推定が可能であるため、信号受信回路の信頼性が向上される。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明による電子システムを例示的に示すブロック図である。
【図２】図２は、第１の第１伝送回路及び第１受信回路を示すブロック図である。
【図３】図３は、図２の伝送イコライザーを例示的に示すブロック図である。
【図４ａ】図４aは、図２の受信イコライザーを例示的に示すブロック図である。
【図４ｂ】図４bは、図２の受信イコライザーを例示的に示すブロック図である。
【図５】図５は、図２の系列推定器122を示すブロック図である。
【図６】図６は、図５の基準発生器を説明するための図面である。
【図７】図７は、図５のターミネイションシンボル判定ロジックを例示的に示す図面である。
【図８】図８は、図５の経路演算ロジックの動作を説明するための図面である。
【図９】図９は、図５の決定ロジックの動作を説明するための図面である。
【図１０】図１０は、図２の第１受信回路の動作を示すフローチャートである。
【図１１ａ】図１１aは、本発明の実施例による第１受信回路の多様な構成を例示的に示すブロック図である。
【図１１ｂ】図１１bは、本発明の実施例による第１受信回路の多様な構成を例示的に示すブロック図である。
【図１２】図１２は、本発明の実施例による第１受信回路を例示的に示すブロック図である。
【図１３】図１３は、本発明の実施例による第１伝送デバイス及び第１受信デバイスを例示的に示すブロック図である。
【図１４】図１４は、図１３の第１受信デバイスの動作を示すフローチャートである。
【図１５】図１５は、本発明の実施例による受信デバイスが適用された電子システムを示すブロック図である。
【発明を実施するための形態】
【００１１】
以下において、本発明の技術分野における通常の知識を有する者が本発明を容易に実施できる程度に、本発明の実施例が明確且つ詳細に記載されるであろう。
【００１２】
図１は、本発明による電子システムを例示的に示すブロック図である。図１を参照すると、電子システム10は、第１デバイス11及び第２デバイス12を包含できる。例示的な実施例において、第１及び第２デバイス(11，12)のそれぞれは、携帯用通信端末機、PDA(Personal  Digital  Assistant)、PMP(Portable  Media  Player)、スマートフォン、又はウェアラブル(Wearable)デバイスの形態又はパーソナルコンピュータ、サーバ、ワークステーション、ノートブック、仮想現実(VR：virtual  reality)デバイス、拡張現実(AR：augmented  reality)デバイスなどのようなコンピューティングデバイスであり得る。また、第１及び第２デバイス(11，12)は、1つのユーザーデバイスに包含された多様なハードウェア構成、例えば、プロセッサ、メモリーデバイス、ストレージデバイス、又はコントローラーデバイスであり得る。
【００１３】
第１及び第２デバイス(11，12)は、通信チャネル(CH)を通じて互いに信号(SIG1，SIG2)を交換し合う。例えば、第１デバイス11は、第１信号伝送回路110(以下、簡潔に「第１伝送回路」という)を包含できる。第１伝送回路110は、第１デバイス11で生成された情報をチャネル(CH)を通じて第１信号(SIG1)として第２デバイス12に伝送できる。第２デバイス12は、第１信号受信回路120(以下、簡潔に「第１受信回路」という)を包含できる。第１受信回路120は、チャネル(CH)を通じて第１伝送回路110から伝送された第１信号(SIG1)を受信できる。
【００１４】
また、第２デバイス12は、第２伝送回路120aを包含し、第１デバイス11は、第２受信回路110aを包含できる。前述のものと同様に、第２伝送回路120aは、チャネル(CH)を通じて第２信号SIG2を第１デバイス11に伝送でき、第２受信回路110aは、チャネル(CH)を通じて第２信号SIG2を受信できる。
【００１５】
例示的な実施例において、チャネル(CH)は、第１デバイス11と第２デバイス12との間を電気的に連結する信号ライン(即ち、有線通信チャネル)であってよく、又は、無線通信チャネルであり得る。即ち、伝送回路及び受信回路(110，110a，120，120a)のそれぞれは、電気信号、光信号、無線信号などのような多様な形態の信号を送受信できる。以下においては、説明の便宜のために、伝送回路及び受信回路(110，110a，120，120a)のそれぞれは、電気信号に基づいて動作するものと仮定する。
【００１６】
例示的な実施例では、第１デバイス11において、第１伝送回路110及び第２受信回路110aが別途に図示され、第２デバイス12において、第１受信回路120及び第２伝送回路120aが別途に図示されているが、それぞれは、第１及び第２デバイス(11，12)のそれぞれにおいて、1つの送受信回路として具現され得る。
【００１７】
例示的な実施例において、第１信号(SIG1)は、チャネル(CH)を経由するうち、チャネル(CH)の応答特性又は外部要因によるノイズ(noise)によって歪曲されることがある。この場合、第１伝送回路110から伝送された情報と第１受信回路120で受信された情報とが相異なることがある。即ち、第１デバイス11から伝送しようとする情報と第２デバイス12で受信された情報とが相異なることがあり、これによって、第２デバイス12でエラー又は誤動作が誘発されることがある。
【００１８】
前述のエラー又は誤動作を防止するために、第１伝送回路110又は第１受信回路120は、応答特性又は外部要因によるノイズ(noise)によって誘発される信号の歪みを補償するための構成要素を包含できる。一例として、第１伝送回路110は、チャネル(CH)の応答特性による信号の歪みを補償するように構成された伝送イコライザーを包含でき、第１受信回路120は、チャネル(CH)の応答特性による信号の歪みを補償するように構成された受信イコライザー及び受信された信号に基づいてデータ(又はシンボル、又はシーケンス)を推定するように構成された系列推定器を包含できる。
【００１９】
前述の第１伝送回路110及び第１受信回路120の構成及び動作が、以下の図面を参照してより詳細に説明される。以下においては、説明の便宜のために、第１デバイス11の第１伝送回路110及び第２デバイス120の第１受信回路120を基準に、本発明の実施例が説明される。しかしながら、本発明の範囲は、これに限定されるものではない。
【００２０】
図２は、図１の第１伝送回路及び第１受信回路を示すブロック図である。図面の簡潔性のために、本発明の技術的思想を説明するのに不必要な構成要素は省略されている。以下においては、説明の便宜のために、構成要素の間で生成/伝送/受信される信号を示すため、「信号(signal)」、「データ(data)」、「シンボル(symbol)」、「ビット(bit)」などのような用語が使用される。このような用語は、本発明の実施例を簡潔に説明するためのものであり、それぞれの用語は、各構成要素の機能と有機的に結合されて理解されるであろう。
【００２１】
なお、本発明の技術的思想を明確に説明するために、伝送イコライザー111は、 フィードフォワードイコライザー(FFE：Feed  Forward  Equalizer)であり、受信イコライザー121は、デシジョンフィードバックイコライザー(DFE：Decision  Feedback  Equalizer)であると仮定する。しかしながら、本発明の範囲は、これに限定されるものではなく、伝送イコライザー111及び受信イコライザー121は、多様な形態の信号補償回路のいずれか１つとして具現され得る。
【００２２】
図１及び図２を参照すると、第１伝送回路110は、伝送イコライザー111及び伝送ドライバ(TX)を包含できる。伝送イコライザー111は、入力データ(DT_in)を受信し、受信された入力データ(DT_in)に基づいて出力信号(SIG_ffe)(以下、「FFE信号」という)を出力できる。例えば、伝送イコライザー111は、フィードフォワードイコライザー(FFE：Feed-Forward  Equalizer)であり得る。伝送イコライザー111は、チャネル(CH)の応答特性による入力データ(DT_in)の間のインターシンボルインターフェース(ISI：  Inter-Symbol  Interference)を除去するために、入力データ(DT_in)の以前シンボル、現在シンボル及び以後シンボルに予め定められた係数(coefficient)を反映してFFE信号(SIG_ffe)を生成できる。例示的な実施例において、シンボル(symbol)は、特定の論理値を有する１ビット以上のデータを指し示すことができる。
【００２３】
より詳細な例として、第１乃至第３シンボルが、チャネル(CH)を通じて順次に伝送される場合、チャネル(CH)の応答特性により、第１シンボルに対応する信号が第２及び第３シンボルに影響を与えることができ、第２シンボルに対応する信号が第１及び第３シンボルに影響を与えることができ、第３シンボルに対応する信号が第１及び第２シンボルに影響を与えることができる。伝送イコライザー111は、第１乃至第３シンボルのそれぞれが、他のシンボルに影響を与える成分を補償してFFE信号(SIG_ffe)を生成できる。
【００２４】
伝送ドライバ(TX)は、FFE信号(SIG_ffe)をチャネル(CH)を通じて第２デバイス12の第１受信回路120に伝送できる。
【００２５】
第１受信回路120は、受信ドライバ(RX)、受信イコライザー121、並びに系列推定器122を包含できる。受信ドライバ(RX)は、チャネル(CH)を通じて第１伝送回路110から伝送されたFFE信号(SIG_ffe)を受信して、受信信号(SIG_rx)を出力できる。例示的な実施例において、FFE信号(SIG_ffe)が、チャネル(CH)を経由することにより、チャネル(CH)の応答特性又はノイズ(Noise)によって歪曲され得る。即ち、受信ドライバ(RX)は、チャネル(CH)及びノイズ(Noise)によって歪曲されたFFE信号(SIG_ffe)を受信して、受信信号(SIG_rx)を出力できる。言い換えれば、受信信号(SIG_rx)は、FFE信号(SIG_ffe)にチャネル(CH)の応答特性及びノイズ(Noise)が反映された信号であり得る。
【００２６】
例示的な実施例において、伝送イコライザー111が理想的に動作して、インターシンボルインターフェース(ISI)が正常的に除去され、チャネル(CH)のノイズ(Noise)がない場合、受信イコライザー121及び系列推定器122がなくても、受信信号(SIG_rx)を通じて最初入力データ(DT_in)が正常的に判定され得る。しかしながら、多様な外部要因によって、伝送イコライザー111が理想的に動作しにくく、なお、チャネル(SHP)にノイズ(Noise)が流入されるので、受信信号(SIG_rx)に基づいて最初入力データ(DT_in)が正常的に判定されない可能性がある。
【００２７】
受信イコライザー121は、受信信号(DT_in)に基づいてイコライゼーションデータ(DT_dfe)(以下、「DFEデータ」という)を出力できる。例えば、受信イコライザー121は、デシジョンフィードバックイコライザー(DFE：Decision Feedback Equalizer)であり得る。受信イコライザー121は、受信信号(SIG_rx)におけるインターシンボルインターフェースを除去するために、以前シンボル、現在シンボル、及び、以後シンボルに予め定められた係数を反映してDFEデータ(DT_dfe)を出力できる。例示的な実施例において、受信イコライザー121の動作原理は、送信イコライザー111の動作原理と類似し得る。
【００２８】
例示的な実施例において、受信イコライザー121は、インターシンボルインターフェースを除去することにより、DFEデータ(DT_dfe)を出力できる。しかしながら、外部要因によるノイズ(Noise)が受信信号(SIG_rx)に反映された場合、受信イコライザー121はノイズ(Noise)による信号の歪みを補償しない可能性がある。この場合、DFEデータ(DT_dfe)は、最初、入力データ(DT_in)と異なる値であり得る。なお、受信イコライザー121で特定のデータに対するエラーが発生した場合、受信イコライザー121の動作によって発生したエラーが以後のデータに影響を与えることによって、連続的なエラーが発生し得る。
【００２９】
本発明の実施例による第１受信回路120は、信号、データ、シンボルなどの信頼性を向上させるための系列推定器122を包含できる。系列推定器122は、受信信号(SIG_rx)に基づいて最も高い確率を有するシーケンスデータ(DT_se)を判定できる。シーケンスデータ(DT_se)は、特定個数のビットを包含するビット列またはデータ列を指し示すことができる。
【００３０】
例示的な実施例において、系列(シーケンス)推定器122は、ビタビアルゴリズム(Viterbi  Algorithm)をベースにした最尤系列推定器(MLSE：Maximum  Likelihood  Sequence  Estimator)であり得る。例えば、系列推定器122は、受信信号(SIG_rx)に基づいてビタビアルゴリズム又はビタビデコーディングを遂行できる。このとき、系列推定器122は、受信イコライザー121からのDFEデータ(DT_dfe)に基づいてターミネイションシンボル(termination  symbol)(又は、スタートシンボル)を決定できる。即ち、シーケンスデータ(DT_se)は、受信信号(DT_rx)に対するビタビデコーディングを遂行して生成されるビット列又はデータ列を指し示すことができる。
【００３１】
より詳細な例として、系列推定器122が、1つのシーケンスデータ(DT_se)単位でデコーディングを遂行し、1つのシーケンスデータ(DT_se)が８つのシンボルを包含する場合、系列推定器122は、受信信号(SIG_rx)に包含された連続的な８つのシンボルに対してデコーディングを遂行できる。この時、系列推定器122は、DFEデータ(DT_dfe)のうち、以前シーケンスデータ(DT_se)の最後のシンボルと対応する値を現在データデコーディングされる受信信号(SIG_rx)のターミネイションシンボル(termination  symbol)として使用できる。
【００３２】
即ち、系列推定器122が、受信イコライザー121の出力であるDFEデータ(DT_dfe)の値に基づいて、現在のデコーディング動作におけるターミネイションシンボルを決定することにより、系列推定器122の動作信頼度が向上され、演算負担が減少され得る。例えば、ターミネイションシンボルがない場合、ランダムのターミネイションシンボルが選択されるか、又は初期デコーディングで1つのシンボルに対する複数の状態それぞれについての演算が遂行されるかであろう。ランダムのターミネイションシンボルが選択される場合、ターミネイションシンボルに対する信頼性が保障されず、複数の状態それぞれについての演算が遂行される場合、演算負担が加重されるであろう。
【００３３】
受信イコライザー121のDFEデータ(DT_dfe)は、インターシンボルインターフェースが除去されたデータであるので、任意に選択されるターミネイションシンボルと比較して信頼性のあるデータとして見なされ得る。従って、本発明による系列推定器122がDFEデータ(DT_dfe)に基づいてデコーディングで要求されるターミネイションシンボルを判定することにより、デコーディング結果の信頼性が向上され、演算負担が減少され得る。
【００３４】
例示的な実施例において、系列推定器122は、受信イコライザー121の基準電圧(Vref)に基づいて基準セット(reference  set)を決定できる。例えば、受信イコライザー121は、基準電圧(Vref)に基づいて受信信号(SIG_rx)からDFEデータ(DT_dfe)を判定できる。即ち、基準電圧(Vref)は、受信イコライザー121で受信信号(SIG_rx)からDFEデータ(DT_dfe)を判定するのに使用される電圧又は信号レベルであり得る。また、基準電圧(Vref)は、受信イコライザー121で使用されるメイン係数(main  coefficient)と対応され得る。又は、基準電圧(Vref)は、シンボルの特定状態についてのインターシンボルインターフェースが除去された信号レベル又はノイズが除去された信号レベルを指し示すことができる。メイン係数は、受信イコライザー121で現在シンボルに反映される係数を指し示すことができる。系列推定器122が受信イコライザー121の基準電圧(Vref)に基づいて基準セット(reference  set)を決定する動作は、図６を参照してより詳細に説明される。
【００３５】
前述のように、本発明の実施例による第１受信回路120は、受信イコライザー121からのイコライゼーションデータ(即ち、DFEデータ(DT_dfe))に基づいてデコーディングで使用されるターミネイションシンボルを決定し、受信イコライザー121の基準電圧(Vref)に基づいてデコーディングで使用される基準セットを決定できる。従って、多様な外部要因によりノイズ(Noise)が発生しても、系列推定器122は、正常的にシーケンスデータ(DT_se)を推定できるので、第１受信回路120の信頼性が向上される。
【００３６】
図３は、図２の伝送イコライザーを例示的に示すブロック図である。図３に示される伝送イコライザー111は、フィードフォワードイコライザー(FFE;Feed-Forward  Equalizer)の一例であり、本発明の伝送イコライザー111は、これに限定されるものではない。
【００３７】
図２及び図３を参照すると、伝送イコライザー111は、複数の遅延ユニット(DL1〜DLn-1)を包含できる。複数の遅延ユニット(DL1〜DLn-1)のそれぞれは、入力信号を所定の時間(例えば、入力データの１サイクル)だけ遅延させることができる。複数の遅延ユニット(DL1〜DLn-1)は、カスケード(cascade)の形態で連結され得る。例えば、第１遅延ユニット(DL1)は、入力データ(DT_in)を所定の時間だけ遅延させて出力し、第２遅延ユニット(DL2)は、第１遅延ユニット(DL1)の出力を所定の時間だけ遅延させて出力できる。残りの遅延ユニットのそれぞれは、以前遅延ユニットの出力を所定の時間だけ遅延させて出力できる。
【００３８】
即ち、第１遅延ユニット(DL1)の出力は、入力データ(DT_in)と比較して１サイクルだけ遅延された信号であり、第２遅延ユニット(DL2)の出力は、入力データ(DT_in)と比較して２サイクル(即ち、１サイクルの2倍)だけ遅延された信号であり、第n-1遅延ユニット(DLn-1)の出力は、入力データ(DT_in)と比較してn-1サイクル(即ち、1サイクルのn-1倍)だけ遅延された信号であり得る。
【００３９】
複数の遅延ユニット(DL1〜DLn-1)の出力に複数のFFE係数(C0〜(C0_ffe〜Cn-1_ffe)が反映され得る。例えば、入力データ(DT_in)に第0  FFE  係数(C0_ffe)が反映されることができ、第１遅延ユニット(DL1)の出力に第１FFE係数(C1_ffe)が反映されることができ、第２遅延ユニット(DL2)の出力に第２FFE係数(C2_ffe)が反映されることができ、第n-1遅延ユニット(DLn-1)の出力に第n-1  FFE  係数(Cn-1_ffe)が反映され得る。例示的な実施例において、複数のFFE係数(C0_ffe〜Cn-1_ffe)は、チャネル(CH)の応答特性による信号の歪みを補償するための係数であり得るし、別途のトレーニング動作を通して予め決定され得る。
【００４０】
複数のFFE係数(C0_ffe〜Cn-1_ffe)が反映された信号が、全て合算されてFFE信号(SIG_ffe)として出力され得る。
【００４１】
例示的な実施例において、図３に示される伝送イコライザー111は、Nタップ構造のイコライザーであり、複数の遅延ユニット(DL1〜DLn-1)の個数は、伝送イコライザー111のタップ数によって増減され得る。
【００４２】
図４a及び図４bは、図２の受信イコライザーを例示的に示すブロック図である。図４a及び図４bに示される受信イコライザー(121，121')は、デシジョンフィードバックイコライザー(DFE;  Decision  Feedback  Equalizer)の一例であり、本発明の受信イコライザーは、これに限定されるものではない。
【００４３】
図２及び図４aを参照すると、受信イコライザー121は、スライサー(SL)及び第１遅延ユニット(DL1)を包含できる。スライサー(SL)は、基準電圧(Vref)に基づいて受信信号(SIG_rx)からDFEデータ(DT_dfe)を出力できる。例えば、スライサー(SL)は、受信信号(SIG_rx)を基準電圧(Vref)と比較してDFEデータ(DT_dfe)をサンプリングし、これを出力できる。
【００４４】
第１遅延ユニット(DL1)は、DFEデータ(DT_dfe)を所定の時間だけ遅延させることができる。所定の時間は、DFEデータ(DT_dfe)の１サイクルと対応され得る。即ち、第１遅延ユニット(DL1)の出力は、DFEデータ(DT_dfe)と比較して1サイクルだけ遅延された信号であり得る。
【００４５】
第１遅延ユニット(DL1)から出力に第１DFE係数(C1_dfe)が反映され得る。第１DFE係数(C1_dfe)が反映された信号は、受信信号(SIG_rx)と合算されてスライサー(SL)に提供され得る。第１DFE係数(C1_dfe)が反映された信号は、インターシンボルインターフェースを相殺するための信号なので、スライサー(SL)に提供された信号は、インターシンボルインターフェースの相殺された信号が提供され得る。
【００４６】
例示的な実施例において、図４aの受信イコライザー121は、1タップ構造のイコライザーである。即ち、図４aの受信イコライザー121は、１サイクル以前のシンボルについてのインターシンボルインターフェースを相殺させることができる。しかしながら、本発明の範囲は、これに限定されるものではなく、受信イコライザーは、nタップ構造で拡張され得る。例えば、図４bを参照すると、受信イコライザー121’は、スライサー(SL)及び複数の遅延ユニット(DL1〜DLn)を包含できる。
【００４７】
複数の遅延ユニット(DL1〜DLn)は、カスケード(cascade)の形態で連結され得るし、入力信号を所定の時間(例えば、DFEデータ(DT_dfe)の１サイクル)だけ遅延させて出力できる。例えば、第１遅延ユニット(DL1)は、DFEデータ(DT_dfe)を１サイクルだけ遅延させて出力でき、第２遅延ユニット(DL2)は、第１遅延ユニット(DL1)の出力を１サイクルだけ遅延させて出力できる。同様に、第n遅延ユニット(DLn)は、以前遅延ユニットの出力を１サイクルだけ遅延させて出力できる。
【００４８】
複数の遅延ユニット(DL1〜DLn)からの出力に複数のDFE係数(C1_dfe〜Cn_dfe)がそれぞれ反映され得る。例えば、第１遅延ユニット(DL1)からの出力に第１DFE係数(C1_dfe)が反映されることができ、第２遅延ユニット(DL2)の出力に第２DFE係数(C2_dfe)が反映され得る。同様に、第n遅延ユニット(DLn)の出力に第n DFE係数(Cn_dfe)が反映され得る。複数のDFE係数(C1_dfe〜Cn_dfe)のそれぞれは、インターシンボルインターフェースを相殺させるための値であり得る。複数のDFE係数(C1_dfe〜Cn_dfe)のそれぞれは、別途のトレーニング動作を通して予め決定され得る。複数のDFE係数(C1_dfe〜Cn_dfe)が反映された信号は合算されてスライサー(SL)に提供され得る。
【００４９】
受信イコライザー121は、チャネル(CH)の応答特性によって誘発されたインターシンボルインターフェースをフィードバック経路を通して相殺させることができる。例示的な実施例において、受信イコライザー121を使用することにより、チャネル(CH)の応答特性によって誘発されたインターシンボルインターフェースをフィードバック経路を通して相殺させることができるが、多様な要因によって、チャネル(CH)に流入されたノイズ(Noise)は相殺させない可能性がある(例えば、受信イコライザ121の使用は、チャネル(CH)を通じて伝送された信号のエラーを全体的に訂正するか、又は補償できない可能性がある）。この場合、DFEデータ(DT_dfe)にエラーが包含され得る。
【００５０】
図２を参照して説明されたように、本発明による第１受信回路120は、系列推定器122を包含し、系列推定器122は、受信信号(SIG_rx)をデコーディングしてチャネル(CH)のノイズとは関係なく、正確なシーケンスデータ(DT_se)を推定又は抽出できる。以下の図面を参照して、本発明による系列推定器122の構成及び動作が詳細に説明される。
【００５１】
図５は、図２の系列推定器122を示すブロック図である。図５を参照すると、系列推定器122は、基準発生器122a、ターミネイションシンボル判定ロジック122b、経路演算ロジック122c、及び決定ロジック122dを包含できる。例示的な実施例において、図５に示される各構成要素は、ソフトウェア構成、ハードウェア構成、又はそれらの組み合わせの形態で具現され得る。以下において、本発明の技術的思想を容易に説明するために、1つのシンボルは、２つのビットで構成されるものと仮定する。即ち、1つのシンボルは、４つの状態で区分され得る。しかしながら、本発明の範囲は、これに限定されるものではなく、1つのシンボルは、1つ以上のビットを包含できる。
【００５２】
基準発生器122aは、受信イコライザー121の基準電圧(Vref)に基づいて基準セット(REF_SET)を生成できる。例えば、基準セット(REF_SET)は、経路演算ロジック122cで各ステージ間の経路を演算するのに要求される基準レベルのセットであり得る。基準発生器122aの動作及び基準セット(REF_SET)は、図６を参照してより詳細に説明される。
【００５３】
ターミネイションシンボル判定ロジック122bは、受信イコライザー121のDFEデータ(DT_dfe)に基づいてターミネイションシンボル(TS：termination  symbol)を判定できる。例えば、ターミネイションシンボル(TS)は、経路演算ロジック122cで初期経路演算を遂行するのに要求される初期状態を示すことができる。ターミネイションシンボル判定ロジック122bは、DFEデータ(DT_dfe)のうち、以前シーケンスデータの最後のシンボルと対応する値に基づいてターミネイションシンボル(TS)を判定できる。ターミネイションシンボル122bの動作及び構成は、図７を参照してより詳細に説明される。
【００５４】
経路演算ロジック122cは、受信ドライバー(RX)から出力された受信信号(SIG_rx)を受信し、基準発生器122aから基準セット(REF_SET)を受信し、ターミネイションシンボル判定ロジック122bからターミネイションシンボル(TS)を受信できる。経路演算ロジック122cは、ターミネイションシンボル(TS)及び基準セット(REF_SET)に基づいて受信信号(SIG_rx)についての経路演算を遂行できる。経路演算ロジック122cの動作方法は、図８を参照してより詳細に説明される。
【００５５】
決定ロジック122dは、経路演算ロジック122cの演算結果に基づいてシーケンスデータ(DT_se)を決定できる。例えば、決定ロジック122dは、各ステージ間の経路が最短距離となる経路を選択し、選択された経路上の状態をそれぞれのシンボルについての状態として決定できる。決定された状態は、シーケンスデータ(DT_se)を示すことができる。決定ロジック122dの動作方法は、図９を参照してより詳細に説明される。
【００５６】
例示的な実施例において、経路演算ロジック122c及び決定ロジック122dは、ビタビアルゴリズムに基づいて動作する最尤系列推定器(MLSE)又はビタビデコーダーを構成できる。即ち、たとえ、図５において経路演算ロジック122c及び決定ロジック122dが示されたとしても、本発明の範囲は、これに限定されるものではなく、経路演算ロジック122c及び決定ロジック122dは、最尤系列推定器(MLSE)又はビタビデコーダー代替され得る。
【００５７】
図６は、図５の基準発生器を説明するための図面である。説明の便宜のために、1つのシンボルは、４つの状態を有する(即ち、1つのシンボルが２ビットのデータを包含する)ものと仮定する。
【００５８】
図５及び図６を参照すると、基準発生器122aは、基準電圧(Vref)に基づいて基準セット(REF_SET)を生成できる。例えば、基準電圧(Vref)は、受信イコライザー121でシンボルの状態を判定するために使用される基準信号レベルであり得る。基準発生器122aは、基準電圧(Vref)に基づいてそれぞれの状態についての基準レベル(3Vref，Vref，-Vref，-3Vref)を生成できる。この時、基準レベル(3Vref，Vref，-Vref，-3Vref)は、第１乃至第４状態をそれぞれ判定するのに使用される基準レベルであり得る。
【００５９】
基準生成器122aは、基準レベル(3Vref，Vref，-Vref，-3Vref)のそれぞれにDFE係数(C1_dfe)を反映し、DFE係数(C1_dfe)が反映されたレベルに基準レベル(3Vref，Vref，-Vref，-3Vref)を合算できる。前述の演算動作を通して、結果的に、16個の基準レベルを包含する基準セット(REF_SET)が生成され得る。
【００６０】
例示的な実施例において、基準セット(REF_SET)の16個の基準レベルは、以前シンボルから現在シンボルへの経路演算についての基準レベルとして使用され得る。例えば、「3Vref+3Vref*C1_dfe」は、シンボルが第１状態から第１状態に移動する経路を演算する基準として使用することができ、「3Vref+Vref*C1_dfe」は、シンボルが第２状態から第１状態に移動する経路を演算する基準として使用することができ、「3Vref+[-Vref]*C1_dfe」は、シンボルが第３シンボルから第１状態に移動する経路を演算する基準として使用することができ、「3Vref+[-3Vref]*C1_dfe」は、シンボルが第４状態から第１状態に移動する経路を演算する基準として使用され得る。表１は、基準レベルのそれぞれに対し、シンボルの以前状態及び現在状態を例示的に示す。例示的な実施例において、表１の基準レベルは、PAM-4(pulse  amplitude modulation-4)を基にした基準レベルを示す。
【表１】
2019220956.tif 000003
【００６１】
表１に示されるように、それぞれの基準レベルは、以前シンボルの状態及び現在シンボルの状態に基づいて、各状態間の経路を演算するのに使用され得る。図６の基準発生器122aは、1タップ構造であるが、本発明の範囲は、これに限定されるものではない。例えば、基準発生器122aは、nタップ構造として具現され得るし、この場合、他のDFE係数が反映された信号が各基準レベルにさらに合算され得る。
【００６２】
図７は、図５のターミネイションシンボル判定ロジックを例示的に示す図面である。図５及び図７を参照すると、ターミネイションシンボル判定ロジック122bは、データ抽出器(EXT)及びセレクタ(SEL)を包含できる。
【００６３】
データ抽出器(EXT)は、DFEデータ(DT_dfe)のうち、以前シーケンスデータの最後のデータと対応する値(DT_dfe')(以下、「以前DFEデータ」という)を抽出できる。例えば、1つのDFEデータ(DT_dfe)が1つのシンボルで構成され、1つのシーケンスデータ(DT_se)が８つのシンボルで構成されるものと仮定する。このとき、受信イコライザー121から受信された複数のDFEデータ(DT_dfe1〜DT_dfe24)は、図７に示されるように、８つずつ整列され得る。即ち、第１乃至第８DFEデータ(DT_dfe1〜DT_dfe8)は、第０シーケンスデータ(DT_se0)と対応することができ、第９乃至第16DFEデータ(DT_dfe9〜DT_dfe16)は、第１シーケンスデータ(DT_se1)と対応されることができ、第17乃至第24DFE(DT_dfe17〜DT_dfe24)は、第２シーケンスデータ(DT_se2)と対応され得る。
【００６４】
経路演算ロジック122cにおいて、現在第１シーケンスデータ(DT_se1)についての経路演算を遂行する場合、データ抽出器(EXT)は、第１シーケンスデータの以前シーケンスデータである第０シーケンスデータ(DT_se0)の最後のデータと対応されるDFEデータ(即ち、第８DFEデータ(DT_dfe8))を、以前DFEデータ(DT_dfe')として抽出できる。同様に、経路演算ロジック122cにおいて、現在第２シーケンスデータ(DT_se2)についての経路演算を遂行する場合、データ抽出器(EXT)は、第16DFEデータ(DT_dfe16)を以前DFEデータ(DT_dfe')として出力できる。
【００６５】
例示的な実施例において、データ抽出器(EXT)は、予め定められた間隔でDFEデータ(DT_dfe)を出力できる。この時、予め定められた間隔は、1つのシーケンスデータの長さと対応され得る。
【００６６】
セレクタ(SEL)は、以前DFEデータ(DT_dfe')に基づいて第１乃至第４状態(ST1〜ST4)のいずれか1つをターミネイションシンボル(TS)として選択できる。例えば、以前DFEデータ(DT_dfe')が第２状態(ST2)と対応する値の場合、セレクタ(SEL)は、第２状態(ST2)をターミネイションシンボル(TS)として選択できる。例示的な実施例において、選択された状態と対応する基準レベル(図６の3Vref，Vref，-Vref,及び-3Vref中のいずれか1つ)がターミネイションシンボル(TS)レベルとして提供され得る。
【００６７】
図８は、図５の経路演算ロジックの動作を説明するための図面である。本発明の技術的特徴を明確に説明するために、経路演算動作を説明するのに不必要な構成要素は省略される。
【００６８】
なお、1つのシンボルは、４つの状態(ST1〜ST４)(即ち、２つのビット)で構成され、1つのシーケンスデータ(DT_se)は、８つのシンボルで構成されるものと仮定する。しかしながら、本発明の範囲は、これに限定されるものではない。
【００６９】
図５及び図８を参照すると、ターミネイションシンボル判定ロジック122bは、以前DFEデータ(DT_dfe')に基づいて第１乃至第４状態(ST1〜ST4)のいずれか1つをターミネイションシンボル(TS)として選択できる。図８に示されるように、第２状態(ST2)がターミネイションシンボル(TS)として選択されたものと仮定する。即ち、この場合、以前シーケンスデータの最後のシンボルに対応するDFEデータは、第２状態(ST2)と対応する値であり得る。
【００７０】
経路演算ロジック122cは、第１乃至第８受信信号(SIG_rx1〜SIG_rx8)を受信できる。第１乃至第８受信信号(SIG_rx1〜SIG_rx8)は、受信器(RX、図１参照)から提供された信号であり得る。第１乃至第８受信信号(SIG_rx1〜SIG_rx8)は、第１乃至第８シンボル(SB1〜SB8)についての情報をそれぞれ包含できる。即ち、第１受信信号(SIG_rx1)は第１シンボル(SB1)と対応し、第２受信信号(SIG_rx2)は第２シンボル(SB2)と対応され得る。
【００７１】
経路演算ロジック122cは、選択されたターミネイションシンボル(TS)、第１乃至第８受信信号(SIG_rx1〜SIG_rx8)、及び基準セット(REF_SET、図８には図示されない)に基づいて第１乃至第３シンボル(SB1〜SB８)の間における経路を演算できる。
【００７２】
例えば、経路演算ロジック122cは、第１シンボルSB１に対して、ターミネイションシンボル(TS)から第１シンボル(SB1)の第１乃至第４(ST1〜ST4)のそれぞれへの経路を演算できる。このとき、ターミネイションシンボル(TS)が第２状態(ST2)で選択されたので、表１に示されるように、以前状態が第２状態である基準(「3Vref+Vref*C1_dfe」、「Vref+Vref*C1_dfe」、「-Vref+Vref*C1_dfe」、「-3Vref+Vref*C1_dfe」)が使用され得る。即ち、経路演算ロジック112cは、「3Vref+Vref*C1_dfe」と第１受信信号(SIG_rx1)の幾何的長さ(geometric length)を演算することにより、ターミネイションシンボル(TS)の第２状態(ST2)から第１シンボル(SB1)の第１状態(ST1)への経路を演算できる。
【００７３】
経路演算ロジック122cは、「Vref+Vref*C1_dfe」と第１受信信号(SIG_rx1)の幾何的長さを演算することにより、ターミネイションシンボル(TS)の第２状態(ST2)から第１シンボル(SB1)の第２状態(ST2)への経路を演算できる。同様に、経路演算ロジックは、「-Vref+Vref*C1_dfe」及び「-3Vref+Vref*C1_dfe」のそれぞれと第１受信信号(SIG_rx1)の幾何的長さを演算することにより、ターミネイションシンボル(TS)の第２状態(ST２)から第１シンボル(SB１)の第３及び第４状態(ST3、ST４)へのそれぞれの経路を演算できる。
【００７４】
上述の方法に基づいて、経路演算ロジック122cは、第１乃至第８シンボル(SB1〜SB8)の間における経路を演算できる。1つの例として、以前シンボル(例えば、第１シンボル(SB1))から現在シンボル(例えば、第２シンボル(SB2))への経路は、表１のように16個が存在でき、それぞれの経路演算において使用される基準は、表１に記載されたのと同一であり得る。
【００７５】
図８を参照して説明された経路演算ロジック122cの動作方法は例示的なものであり、本発明の範囲は、これに限定されるものではない。例えば、経路演算ロジック122cは、各シンボル間の全ての経路を演算できる。
【００７６】
なお、経路演算ロジック122cは、現在シンボルについての経路演算を遂行し、演算された経路のうち、生存経路を決定し、次のシンボルについての経路演算においては、前の生存経路と対応する状態についての経路演算のみ遂行できる。例示的に、生存経路は、現在シンボルの各状態のうち、累積経路が最も短い経路(即ち、最短経路)が選択され得る。経路演算ロジック122cは、全ての経路を演算する代わりに、1つのシンボルについての経路演算以後に、生存経路を決定し、次のシンボルについての経路演算、生存経路と対応されない状態に対する経路演算は省略できる。この場合、演算ロジック122cの演算負担が減少され得る。
【００７７】
前述のように、経路演算ロジック122cは、以前DFEデータ(DT_dfe')に基づいて決定されたターミネイションシンボル(TS)及び基準セット(REF_SET)に基づいて経路演算を遂行できる。即ち、別途のターミネイションシンボル(TS)が提供されない通信環境においても、以前DFEデータ(DT_dfe')に基づいてターミネイションシンボル(TS)が決定され得る。なお、受信イコライザー121の基準電圧(Vref)に基づいて基準セット(REF_SET)を生成するために、生成された基準セット(REF_SET)には、チャネル(CH)の応答特性が反映され得る。即ち、本発明の実施例によると、受信回路120の信頼性が向上され、演算負担が減少されることができ、回路具現の複雑性が減少され得る。
【００７８】
図９は、図５の決定ロジックの動作を説明するための図面である。説明の便宜のために、前述の構成と重複される説明は省略されている。
【００７９】
図５及び図９を参照すると、決定ロジック122dは、経路演算ロジック122cの経路演算結果に基づいて第１乃至第８シンボル(SB1〜SB8)のそれぞれについての状態を決定して、シーケンスデータ(DT_se)を出力できる。例えば、経路演算ロジック122cの経路演算結果は、別途の貯蔵回路(図示せず)に貯蔵され得る。決定ロジック122dは、最後のシンボルの第１乃至第４状態(ST1〜ST4)のそれぞれについての累積経路を比較し、最短累積経路を有する状態を第８シンボルSB８の状態で決定できる。決定ロジック122dは、決定された結果及び経路演算結果に基づいて第１乃至第７シンボル(SB1〜SB7)のそれぞれについての状態を決定できる。
【００８０】
例えば、決定ロジック122dは、第８シンボルSB８の第１乃至第４状態(ST1〜ST4)のそれぞれで累積された経路値を比較できる。この時、累積された経路値は、ターミネイションシンボル(TS)から第８シンボルSB８の第１乃至第４状態(ST1〜ST4)のそれぞれまでの累積経路を示すことができる。より一層詳細な例として、第８シンボル(SB８)の第１状態ST１についての累積経路は、ターミネイションシンボル(TS)から始めて第８シンボル(SB８)の第１状態ST１まで到達されるそれぞれの経路の合計を示すことができ、第８シンボル(SB8)の第２状態ST２についての累積経路は、ターミネイションシンボル(TS)から始めて第８シンボル(SB８)の第２状態ST２まで到達されるそれぞれの経路の合計を示すことができる。
【００８１】
図９に示されるように、第８シンボル(SB８)の第２状態ST２についての累積経路が、最短経路であるものと決定され得る。例えば、ターミネイションシンボル(TS)から第８シンボルSB８の第１乃至第４状態(ST１〜ST４)までの累積経路は、それぞれ第１乃至第４値を有し得るし、第１乃至第４値のうち、第２値が最小であり得る。特定の累積経路の値が大きいことは、特定の累積経路に沿って各シンボルの状態が決定される確率が低いことを意味する。即ち、第２状態ST２についての累積経路が、他の状態(ST１、ST３、ST４)のそれぞれの累積経路より小さい場合、第８シンボルSB８は、第２状態ST２である確率が最も高いことを意味する。
【００８２】
即ち、第８シンボルSB８に対し、第２状態ST２の累積経路が最短累積経路であるものと決定された場合、第８受信信号(SIG_rx8)に対応する第８シンボルSB８の状態は、第２状態ST２であるものと決定される。以後に、決定ロジック122dは、第７シンボルSB７から第１シンボルSB１まで経路をバックトラッキング(back-tracking)して、各シンボルについての状態を決定できる。バックトラッキング方法は、上述のように、それぞれのシンボルにおいて、各状態についての累積経路を比較することにより遂行され得る。
【００８３】
結果的に、図９に示されるように、第１乃至第８受信信号(SIG_rx1〜SIG_rx8)についての状態は、 ST3，ST3，ST4，ST1，ST1，ST3，ST2，及びST2でそれぞれ決定され得る。決定ロジック122dは、決定された状態に基づいて最終シーケンスデータ(DT_se)を出力できる。例えば、第１状態ST１が「10」と対応し、第２状態２が「11」と対応し、第３状態ST３が「01」と対応し、第４状態ST４が「00」と対応する場合、図８の最終シーケンスデータ(DT_se)は、「0101001010011111」の値を有し得る。
【００８４】
例示的に、図８及び図９を参照して説明された経路演算ロジック122c及び決定ロジック122dの動作は、ビタビアルゴリズムに基づいた動作であり得る。しかしながら、本発明の範囲は、これに限定されるものではなく、系列推定器122は、多様な推定アルゴリズムに基づいて動作できる。
【００８５】
図10は、図２の第１受信回路120の動作を示すフローチャートである。図２及び図10を参照すると、ステップS110において、第１受信回路120は、外部デバイスから信号(SIG)を受信できる。例えば、第１受信回路120は、チャネル(Ch)を通じて第１伝送回路110から特定の情報(例えば、データ)を包含する信号(SIG)を受信できる。例示的な実施例において、受信された信号(SIG)は、チャネル(CH)の応答特性又はノイズ(Noise)によって歪曲され得る。
【００８６】
ステップS120において、第１受信回路120は、受信イコライザー121の基準電圧(Vref)に基づいて基準セット(REF_SET)を生成できる。例えば、第１受信回路120の系列推定器122は、受信イコライザー121の基準電圧(Vref)に基づいて、図６を参照して説明された動作方法によって、複数の基準レベルを包含する基準セット(REF_SET)を生成できる。例示的に、基準セット(REF_SET)に包含された複数の基準レベルは、1つのシンボルを構成する状態の個数、基準として反映される係数の個数、又はタップ数により可変され得る。
【００８７】
ステップS130において、第１受信回路120は、受信イコライザー121のイコライゼーションデータ(即ち、DFEデータ(DT_dfe))に基づいてターミネイションシンボル(TS)を決定できる。例えば、第１受信回路120の系列推定器122は、図７を参照して説明された動作方法によって、DFEデータ(DT_dfe)に基づいてターミネイションシンボル(TS)を決定できる。
【００８８】
ステップS140において、第１受信回路120は、ターミネイションシンボル(TS)及び基準セット(REF_SET)に基づいて受信された信号(SIG)をデコーディングできる。例えば、第１受信回路120の系列推定器122は、図８及び図９を参照して説明された動作方法によって、受信された信号(SIG)に対応するシンボルの状態を決定し、決定された状態に基づいて最終シーケンスデータ(DT_se)を出力できる。
【００８９】
図１１ａ及び図１１ｂは、本発明の実施例による第１受信回路の多様な構成を例示的に示すブロック図である。説明の便宜のために、前述の構成と重複する説明は省略される。
【００９０】
先に、図１１ａを参照すると、第１受信回路220は、受信ドライバ(RX)、受信イコライザー221、系列推定器222、及び、制御ロジック223を包含できる。受信ドライバー(RX)及び受信イコライザー221は、前述したので、これらについての詳細な説明は省略される。
【００９１】
図１１ａの第１受信回路220は、図２の第１受信回路120と比較して制御ロジック223をさらに包含できる。制御ロジック223は、系列推定器222と区分された別途のハードウェア又はソフトウェアとによって具現され得る。制御ロジック223は、図５の基準生成器122a及びターミネイションシンボル判定ロジック122bの機能を遂行するように構成され得る。即ち、図２乃至図９を参照して説明された系列推定器122Vと異なって、図１１ａの系列推定器222は、単純なビタビデコーダーで具現され得るし、系列推定器222が動作するのに要求される多様な情報(例えば、ターミネイションシンボル(TS)及び基準セット(REF_SET))は、制御ロジック223から提供され得る。
【００９２】
前述のものと同様に、制御ロジック223は、受信イコライザー221のDFEデータ(DT_dfe)(より一層詳細には、以前DFEデータ(DT_dfe'))及び基準電圧(Vref)に基づいてターミネイションシンボル(TS)及び基準セット(REF_SET)を生成して系列推定器222に提供できる。
【００９３】
次に、図１１ｂを参照すると、第１受信回路320は、受信ドライバ(RX)、受信イコライザー321及び系列推定器322を包含できる。受信ドライバー(RX)は、図２を参照して説明されたので、これについての詳細な説明は省略される。
【００９４】
図１１ｂの受信イコライザー321は、前の実施例の受信イコライザー(121、221)と異なって、基準生成器321a及びデータ抽出器321bを包含できる。基準生成器321aは、図６を参照して説明された方法に基づいて基準セット(REF_SET)を生成できる。例示的な実施例において、受信イコライザー321は、図４a及び図４bを参照して説明された方法に基づいてDFEデータ(DT_dfe)を出力できる。このとき、受信イコライザー321は、それぞれの遅延ユニット(DL)による信号に係数を反映したり、又は、スライサー(SL)で入力された信号についてのデータを判定したりするための多様な演算を遂行できる。
【００９５】
前述の受信イコライザー321の多様な演算中の一部は、基準生成器321aの基準セット(REF_SET)生成動作と重複され得る。即ち、基準生成器321aは、受信イコライザー321の多様な演算を遂行するためのロジック回路中の一部として具現され得る。この場合、別途の追加回路無しに受信イコライザー321から基準セット(REF_SET)が生成され得る。
【００９６】
データ抽出器321bは、予め定められた区間の間隔でDFEデータ(DT_dfe)(より一層詳細には、以前DFEデータ(DT_dfe'))を出力できる。この時、予め定められた区間は、シーケンスデータ(DT_se)の長さと対応され得る。
【００９７】
系列推定器322は、基準セット(REF_SET)及び以前DEFデータ(DT_dfe')に基づいて受信信号(SIG_rx)についてのデコーディングを遂行できる。系列推定器322の動作は、前述されたので、これについての詳細な説明は省略される。
【００９８】
図１２は、本発明の実施例による第１受信回路を例示的に示すブロック図である。簡潔な説明のために、前述の構成要素についての詳細な説明は省略される。
【００９９】
図１２を参照すると、第１受信回路420は、受信ドライバ(RX) 、受信イコライザー421、系列推定器422、及び、シーケンス長さ調整ロジック423を包含できる。受信ドライバ(RX)、受信イコライザー421、及び、系列推定器422は、前述の構成要素と類似するので、これについての説明は省略される。
【０１００】
シーケンス長さ調整ロジック423は、シーケンスデータ(DT_se)の長さを調整できる。例えば、シーケンスデータ(DT_se)の長さは、1つのシーケンスデータ(DT_se)に包含された複数のシンボルの個数、又は、ビットの個数を指し示すことができる。
【０１０１】
例示的な実施例において、本発明による系列推定器422は、予め定められたターミネイションシンボルを使用することなく、受信イコライザー421からのDFEデータ(DT_dfe)に基づいてターミネイションシンボル(TS)を決定できる。即ち、第１受信回路402が包含されたデバイスの設計方式によりシーケンスデータ(DT_se)の長さが変更されても、系列推定器422は、ターミネイションシンボル(TS)を決定できる。即ち、シーケンスデータ(DT_se)の長さが変更されても、本発明による系列推定器422は正常的なシーケンスデータ(DT_se)を出力できる。
【０１０２】
図１３は、本発明の実施例による第１伝送デバイス及び第１受信デバイスを例示的に示すブロック図である。図13を参照すると、第１伝送デバイス510は、チャネル(CH)を通じて第１受信デバイス520に特定の情報を包含する信号を提供できる。
【０１０３】
第１伝送デバイス510は、伝送イコライザー511及び伝送ドライバ(TX)を包含できる。伝送イコライザー511及び伝送ドライバ(TX)の動作は、前述の構成要素と類似するので、これについての詳細な説明は省略される。
【０１０４】
第１受信デバイス520は、受信ドライバ(RX)、受信イコライザー521、系列推定器522、セレクタ(SEL)を包含できる。受信ドライバ(RX)、受信イコライザー521及び系列推定器522は、前述の構成要素と類似するので、これについての説明は省略される。
【０１０５】
セレクタ(SEL)は、受信イコライザー521からのイコライゼーションデータ(即ち、DFEデータ(DT_dfe))及び系列推定器522からのイコライゼーションデータ(即ち、DFEデータ(DT_se))のいずれか1つを選択するように構成され得る。例えば、一部の通信環境下において、チャネル(CH)に流入されるノイズ(Noise)がないか、微々たるかの場合に、受信イコライザー521からのDFEデータ(DT_dfe)の信頼性が十分に保障され得る。
【０１０６】
これと反対に、一部の通信環境において、チャネル(CH)に流入するノイズ(Noise)が大きい場合には、受信イコライザー521からのDFEデータ(DT_dfe)の信頼性が保障されない可能性があるが、系列推定器522からのシーケンスデータ(DT_se)は、信頼性が保障され得る。これは、系列推定器522の動作が受信イコライザー521の動作より、高い復元能力を有するためである。ただし、系列推定器522の動作によって追加的な電力が消耗され得る。
【０１０７】
セレクタ(SEL)は、通信環境又は別途の設定により受信イコライザー521からのDFEデータ(DT_dfe)及び系列推定器522からのシーケンスデータ(DT_se)のうちいずれか１つを選択して出力できる。例示的な実施例において、受信イコライザー521からのDFEデータ(DT_dfe)の信頼性が保障される場合、DFEデータ(DT_dfe)が選択され、系列推定器522は非活性化され得る。
【０１０８】
例示的な実施例において、第１伝送デバイス510及び第１受信デバイス520のトレーニング過程において、セレクタ(SEL)を制御するための方法が設定され得る。例えば、第１伝送デバイス510及び第１受信デバイス520は、トレーニング動作を遂行できる。トレーニング動作は、第１伝送デバイス510と第１受信デバイス520との間のチャネル(CH)の環境により伝送イコライザー511及び受信イコライザー521の係数又は制御値などを調整する動作を指し示すことができる。トレーニング動作を通してチャネル(CH)環境(例えば、ノイズの大きさなど)が評価され得る。
【０１０９】
この時、チャネル(CH)のノイズの大きさが基準値以上の場合(即ち、チャネル(CH)を通じて送受信されるデータにノイズが基準値以上で流入される場合)、系列推定器522からのシーケンスデータ(DT_se)が選択されるようにセレクタ(SEL)が設定され得る。言い換えれば、セレクタ(SEL)は、意図したノイズ臨界値及びチャネル(CH)のノイズの大きさに基づいてシーケンスデータ(DT_se)を選択する。その反面、チャネル(CH)のノイズの大きさが基準値以下の場合(即ち、チャネル(CH)を通じて送受信されるデータに流入されるノイズが基準値以下の場合)、受信イコライザー521から出力されたイコライゼーションデータ(DT_dfe)が選択されるようにセレクタ(SEL)が設定され得る。例示的な実施例において、セレクタ(SEL)が受信イコライザー521から出力されたイコライゼーションデータ(DT_dfe)を選択するように設定された場合、系列推定器522は、別途の動作を遂行しない可能性がある。
【０１１０】
図１４は、図１３の第１受信デバイスの動作を示すフローチャートである。図１３及び図１４を参照すると、ステップS210において、第１受信デバイス520は、トレーニング動作を遂行できる。例えば、第１受信デバイス520は、第１伝送デバイス510と予め定められたデータビットを送受信することにより、トレーニング動作を遂行できる。第１受信デバイス520は、トレーニング動作を通して受信イコライザー521で使用される多様な係数を設定できる。
【０１１１】
ステップS220において、第１受信デバイス520は、チャネルを評価できる。例えば、第１受信デバイス520は、トレーニング動作を通してチャネルで発生されるノイズ、チャネルの応答特性などを評価できる。
【０１１２】
ステップS230 において、第１受信デバイス520は、評価結果が基準値に到達するか否かを判定できる。例えば、第１受信デバイス520は、チャネルを評価することにより、チャネルで発生されるノイズ又はチャネルの応答特性による信号の歪みが受信イコライザー521により補償されうるか否かを判定できる。第１受信デバイス520は、多様な信号の歪みが受信イコライザー521により補償され得る場合、評価結果が基準値に到達するものと判定し、そうでない場合、評価結果が基準値に及ばないものと判定できる。例示的な実施例において、基準値は、通信環境の多様な要因、受信イコライザーの性能(又は、タップ数)、又は送信イコライザーの性能(又はタップ数)などに基づいて決定され得る。
【０１１３】
評価結果が基準値を満足する場合、ステップS240において、第１受信デバイス520は、セレクタ(SEL)が受信イコライザー521からのイコライゼーションデータ(DT_dfe)を選択するように設定できる。言い換えれば、チャネル(CH)から発生した信号の歪みが受信イコライザー52により補償され得る場合、セレクタ(SEL)は受信イコライザー521からのイコライゼーションデータ(DT_dfe)を出力するように設定され得る。
【０１１４】
例示的な実施例において、評価結果が基準値を満足する場合、ステップS240において、第１受信デバイス520は、系列推定器522を非活性化させることができる。例えば、評価結果が基準値を満足する場合、受信イコライザー521により信号の歪みを補償することができるので、系列推定器522の動作は要求されない可能性がある。この場合、追加的な電力消耗を防止するために、系列推定器522が非活性化され得る。
【０１１５】
評価結果が基準値を満足しない場合、ステップS260において、第１受信デバイス520は、セレクタ(SEL)がシーケンスデータ(DT_se)を選択するように設定できる。例えば、言い換えれば、チャネル(CH)から発生した信号の歪みが受信イコライザー521のみで補償され得ない場合、セレクタ(SEL)は、系列推定器522からのシーケンスデータ(DT_se)を選択するように設定され得る。
【０１１６】
図１１ａ乃至図１４を参照して、本発明の実施例による第１伝送デバイス及び第１受信デバイスの多様な構造的な特徴が説明されたが、本発明の範囲は、これに限定されるものではない。例えば、本発明による第１受信デバイスの多様な構成要素は、1つのハードウェアモジュール、1つのソフトウェアモジュール又はそれらの組み合わせの形態で結合されるか、又は分離されるかであり得る。
【０１１７】
図１５は、本発明の実施例による受信デバイスが適用された電子システムを示すブロック図である。図１５を参照すると、電子システム1000は、携帯用通信端末機、PDA(Personal  Digital  Assistant)、PMP(Portable  Media  Player)、スマートフォン、ウェアラブル(Wearable)デバイスの形態若しくはパーソナルコンピュータ、サーバ、ワークステーション又はノートブックなどのようなコンピューティングシステムの形態で具現され得る。
【０１１８】
電子システム1000は、アプリケーションプロセッサ1100(又は、中央処理装置)、ディスプレイ1220、並びに、イメージセンサ1230を包含できる。アプリケーションプロセッサ1100は、DigRFマスター1110、DSI(Display  Serial  Interface)ホスト1120、CSI(Camera  Serial  Interface)ホスト1130、並びに物理レイヤー1140を包含できる。
【０１１９】
DSIホスト1120は、DSIを介してディスプレイ1220のDSIデバイス1225と通信できる。例示的に、DSIホスト1120には、光シリアライザ(SER)が具現され得る。例として、DSIデバイス1225においては、光デシリアライザ(DES)が具現され得る。CSIホスト1130は、CSIを介してイメージセンサ1230のCSIデバイス1235と通信できる。例示的に、CSIホスト1130には、光デシリアライザ(DES)が具現され得る。例として、CSIデバイス1235には、光シリアライザ(SER)が具現され得る。
【０１２０】
電子システム1000は、アプリケーションプロセッサ1100と通信するRF(Radio  Frequency)チップ1240をさらに包含できる。RFチップ1240は、物理レイヤー1242、DigRFスレーブ1244、並びにアンテナ1246を包含できる。例示的に、RFチップ1240の物理レイヤー1242とアプリケーションプロセッサ1100の物理レイヤー1140とは、MIPI  DigRFインターフェースによって相互にデータを交換できる。
【０１２１】
電子システム1000は、ワーキングメモリ(Working  Memory)1250及びエンベデッド／カードストレージ(embedded/card  storage)1255をさらに包含できる。ワーキングメモリ1250及びエンベデッド／カードストレージ1255は、アプリケーションプロセッサ1100から提供されたデータを貯蔵できる。ワーキングメモリ1250及びエンベデッド／カードストレージ1255は、貯蔵されたデータをアプリケーションプロセッサ1100に提供できる。
【０１２２】
ワーキングメモリ1250は、アプリケーションプロセッサ1100によって処理された、又は、処理されるデータを一時的に保管できる。ワーキングメモリ1250は、 SRAM，DRAM，SDRAMなどのような揮発性メモリ、又は、フラッシュメモリ、PRAM，MRAM，ReRAM，FRAM（登録商標）などのような不揮発性メモリを包含できる。エンベデッド／カードストレージ1255は、電源供給の可否とは関係なく、データを保管できる。
【０１２３】
電子システム1000は、WIMAX(World  Interoperability  for  Microwave  Access)1260，WLAN(Wireless  Local  Area  Network)1262，UWB(Ultra  Wideband)1264などを介して外部システムと通信できる。
【０１２４】
電子システム1000は、音声情報を処理するためのスピカー1270及びマイク1275をさらに包含できる。例示的に、電子システム1000は、位置情報を処理するためのGPS(Global  Positioning  System)デバイス1280をさらに包含できる。電子システム1000は、周辺デバイスとの連結を管理するためのブリッジ(Bridge)チップ1290をさらに包含できる。
【０１２５】
例示的な実施例において、図１５に示される構成要素のそれぞれは、図１乃至図１４を参照して説明された伝送回路又は受信回路を包含でき、本発明の実施例による動作方法に基づいて動作できる。また、図15に示される電子デバイス1000は、他の外部電子デバイスと本発明の実施例による動作方法に基づいて動作できる。
【０１２６】
前述の内容は、本発明を実施するための具体的な実施例である。本発明は、前述の実施例だけでなく、単純に設計変更されたり、容易に変更できたりする実施例も、また、包含する。なお、本発明は、実施例を利用して容易に変形して実施できる技術も包含する。従って、本発明の範囲は、前述の実施例に限定されて定められてはならず、後述する特許請求の範囲だけでなく、本発明の特許請求の範囲との均等物によっても定められなければならない。
【符号の説明】
【０１２７】
11  第１デバイス
12  第２デバイス
110  第１信号伝送回路
111  伝送イコライザー
120  第１信号受信回路
121，221，321，421，521  受信イコライザー
122，222，322，422，522  系列推定器
223  制御ロジック
423  シーケンス長さ調整ロジック
511  伝送イコライザー
110a  第２受信回路
120a  第２伝送回路
122a，321a  基準発生器
122b  ターミネイションシンボル判定ロジック
122c  経路演算ロジック
122d  決定ロジック
321b  データ抽出器
【図１】
2019220956.tif 000004
【図２】
2019220956.tif 000005
【図３】
2019220956.tif 000006
【図４ａ】
2019220956.tif 000007
【図４ｂ】
2019220956.tif 000008
【図５】
2019220956.tif 000009
【図６】
2019220956.tif 000010
【図７】
2019220956.tif 000011
【図８】
2019220956.tif 000012
【図９】
2019220956.tif 000013
【図１０】
2019220956.tif 000014
【図１１ａ】
2019220956.tif 000015
【図１１ｂ】
2019220956.tif 000016
【図１２】
2019220956.tif 000017
【図１３】
2019220956.tif 000018
【図１４】
2019220956.tif 000019
【図１５】
2019220956.tif 000020