(57)【要約】【課題】酸化物半導体を用いたＴＦＴ基板において、迷光がＴＦＴの半導体膜に到達することを防止する。【解決手段】ＴＦＴ基板が備えるＴＦＴ５０は、ゲート電極２と、ゲート電極２上に開口部７を有する絶縁層６と、開口部７内でゲート電極２を覆うゲート絶縁層９と、開口部７内のゲート絶縁層９上に設けられた酸化物半導体膜１０と、酸化物半導体膜１０上に設けられたソース電極１１およびドレイン電極１２とを有する。ゲート電極２、ソース電極１１およびドレイン電極１２は、金属あるいは合金よりなる。絶縁層６はゲート電極２よりも厚い。ソース電極１１の一部およびドレイン電極１２の一部は、絶縁層６の側面および上面にまで延在する。ソース電極１１およびドレイン電極１２の絶縁層６の側面を覆う部分の下端は、ゲート電極２上に位置する。【選択図】図２
2019212855.tif 000002
【特許請求の範囲】
【請求項１】
透明性および絶縁性を有する基板と、
前記基板上に設けられた第１導電膜からなるゲート電極と、
前記基板を覆うとともに、前記ゲート電極上に開口部を有する絶縁層と、
前記開口部内で前記ゲート電極を覆うゲート絶縁層と、
前記ゲート電極と重なるように、前記開口部内の前記ゲート絶縁層上に設けられた酸化物半導体膜と、
前記酸化物半導体膜上に設けられた第２導電膜からなるソース電極およびドレイン電極と、
を有する薄膜トランジスタを備え、
前記第１導電膜および前記第２導電膜は、金属あるいは合金よりなり、
前記絶縁層は、前記ゲート電極よりも厚く、
前記ソース電極の一部および前記ドレイン電極の一部は、前記絶縁層の側面および上面にまで延在し、
前記ソース電極および前記ドレイン電極の前記絶縁層の側面を覆う部分の下端は、ゲート電極上に位置する、
薄膜トランジスタ基板。
【請求項２】
前記薄膜トランジスタを含む画素が配設される表示領域の外側に保護回路を備え、
前記保護回路は、前記酸化物半導体膜と同じ材料からなり、前記絶縁層と前記ゲート絶縁層との積層膜上に設けられた保護回路酸化物半導体膜を含んでいる、
請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記保護回路において、前記絶縁層は開口部を有し、前記保護回路酸化物半導体膜の一部がその開口部の内壁上にまで延在している、
請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記絶縁層は平坦化膜である、
請求項１から請求項３のいずれか一項に記載の薄膜トランジスタ基板。
【請求項５】
前記薄膜トランジスタを含む画素は、
前記基板上に設けられ、前記第１導電膜からなる共通電極と、
前記絶縁層と前記ゲート絶縁層の積層膜上に設けられ、第１透明導電膜からなる下部電極と、
前記下部電極上に層間絶縁膜を介して設けられた第２透明導電膜よりなる上部電極と、
をさらに備え、
前記上部電極および前記下部電極の一方は、前記ドレイン電極と電気的に接続される画素電極であり、
前記上部電極および前記下部電極の他方は、前記共通電極と電気的に接続される対向電極であり、
前記上部電極は、櫛歯形状または格子形状である、
請求項１から請求項４のいずれか一項に記載の薄膜トランジスタ基板。
【請求項６】
前記第１透明導電膜は、前記酸化物半導体膜と同じ金属組成を有するとともに前記酸化物半導体膜より高い導電性を有する酸化物半導体よりなる
請求項５に記載の薄膜トランジスタ基板。
【請求項７】
平面視で、前記酸化物半導体膜のチャネル部の四方に、前記ソース電極またはドレイン電極の前記絶縁層の側面を覆う部分が設けられている
請求項１から請求項６のいずれか一項に記載の薄膜トランジスタ基板。
【請求項８】
（Ａ）透明性および絶縁性を有する基板上に、金属あるいは合金よりなる第１導電膜を成膜してパターニングすることで、薄膜トランジスタのゲート電極を形成する工程と、
（Ｂ）前記基板を覆うように第２絶縁膜を成膜してパターニングすることで、前記ゲート電極上に開口部を有する絶縁層を形成する工程と、
（Ｃ）前記絶縁層および前記開口部内の前記ゲート電極を覆うように、第２絶縁膜を成膜することでゲート絶縁層を形成する工程と、
（Ｄ）前記ゲート絶縁層上に、酸化物半導体を成膜してパターニングすることで、前記薄膜トランジスタのチャネル部となる酸化物半導体膜を形成する工程と、
（Ｅ）前記絶縁層および前記開口部内の前記酸化物半導体膜ならびに前記ゲート絶縁層上に、金属あるいは合金よりなる第２導電膜を成膜してパターニングすることで、前記酸化物半導体膜の上面から前記絶縁層の側面および上面にまで延在する前記薄膜トランジスタのソース電極およびドレイン電極を形成する工程と、
を備える薄膜トランジスタ基板の製造方法。
【請求項９】
（Ａ）透明性および絶縁性を有する基板上に、金属あるいは合金よりなる第１導電膜を成膜してパターニングすることで、前記薄膜トランジスタのゲート電極および共通電極を形成する工程と、
（Ｂ）前記基板を覆うように第２絶縁膜を成膜してパターニングすることで、前記ゲート電極上の第１開口部および前記共通電極上の第２開口部を有する絶縁層を形成する工程と、
（Ｃ）前記絶縁層および前記第１開口部内の前記ゲート電極を覆うように、第２絶縁膜を成膜することでゲート絶縁層を形成する工程と、
（Ｄ）前記ゲート絶縁層上に、酸化物半導体を成膜してパターニングすることで、前記薄膜トランジスタのチャネル部となる酸化物半導体膜および対向電極を形成する工程と、
（Ｅ）前記絶縁層、前記第１開口部内の前記酸化物半導体膜ならびに前記ゲート絶縁層、および前記第１開口部内の前記共通電極上に、金属あるいは合金よりなる第２導電膜を成膜してパターニングすることで、前記酸化物半導体膜の上面から前記絶縁層の側面および上面にまで延在する前記薄膜トランジスタのソース電極およびドレイン電極を形成するとともに、前記第２開口部を通して前記対向電極と前記共通電極とを接続させる共通電極引出配線を形成する工程と、
（Ｆ）前記酸化物半導体膜上に、第３絶縁膜を成膜してパターニングすることで、層間絶縁膜を形成する工程と、
（Ｇ）前記層間絶縁膜上に、透明導電膜を成膜してパターニングすることで、櫛歯形状または格子形状の画素電極を形成する工程と、
を備える薄膜トランジスタ基板の製造方法。
【請求項１０】
前記工程（Ｂ）において、前記絶縁層は、平坦化絶縁膜材料を１μｍ以上の厚みで塗布することにより成膜される、
請求項８または請求項９に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体を用いた薄膜トランジスタ基板、ならびにその製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」）をスイッチング素子として用いた薄膜トランジスタ基板（以下「ＴＦＴ基板」）は、例えば液晶や有機ＥＬ（Electro-Luminescence）を利用した表示装置等の電気光学装置に利用される。またＴＦＴ等の半導体装置は、低消費電力で薄型という特徴があり、電子デバイスへの応用が盛んになされている。
【０００３】
また、液晶表示装置（Liquid Crystal Display；ＬＣＤ）用の電気光学素子には、単純マトリックス型ＬＣＤと、薄膜トランジスタをスイッチング素子として用いるＴＦＴ−ＬＣＤとがある。このうち、ＴＦＴ−ＬＣＤは表示品位の点で単純マトリクス型ＬＣＤより優れており、モバイルコンピューターやパソコン、あるいはテレビジョンなどのディスプレイやモニターに広く用いられている。
【０００４】
一般に、ＴＦＴ−ＬＣＤは、アレイ状に配設された複数のＴＦＴを備えたＴＦＴ基板と、カラーフィルタ等を備えた対向基板との間に、液晶層が挟持された構造の液晶表示パネルを有している。液晶表示パネルの前面側と背面側のそれぞれに偏光板が設けられ、さらにそのうちの一方側にはバックライト装置が設けられる。この構造によって良好なカラー表示が得られる。
【０００５】
ここで、ＴＦＴ基板の一般的な回路構成について説明する。ＴＦＴ基板には、通常、ｍ行の走査線とｎ列の信号線とが交差してなるｍ×ｎマトリクス配線の各交点に対応して画素回路が設けられる。画素回路は、走査線と信号線との交点近傍に設けられたＴＦＴと、走査線および信号線で囲まれた領域に設けられた画素電極とを備えている。ＴＦＴのゲート電極は走査線に接続され、ソース電極は信号線に接続され、ドレイン電極は画素電極に接続される。また、走査線（ゲート配線）には走査ドライバＩＣ（Integrated Circuit）から走査信号が入力され、信号線（ソース配線）にはデータドライバＩＣから表示信号が入力される。
【０００６】
画素回路の性能は、ＴＦＴ基板上に作り込まれるＴＦＴの性能に依存する。ＴＦＴの性能はその材質によって異なるが、ＴＦＴの材質は、例えば、画素回路を正常に駆動可能か、回路規模が大きくならないか、歩留まりが低下しないかなどの条件を考慮して選択される。従来のＴＦＴ基板では、ＴＦＴを安価かつ容易に形成するという観点から、半導体材料としてａ−Ｓｉ（アモルファスシリコン）が多く採用されていた。また、近年では、アモルファスシリコンに代えて、酸化物半導体膜を用いたＴＦＴ基板も提案されている（例えば、下記の特許文献１）。
【０００７】
ＴＦＴの半導体膜に５５０ｎｍ以下の短波長光を大出力で照射すると、半導体膜で化学反応が生じて半導体膜に電荷が蓄積され、ＴＦＴの特性の変動、特にオフ電流の増大が生じる。そのため、透過型のＴＦＴ−ＬＣＤでは、バックライト装置が照射した光（バックライト光）が画素回路のＴＦＴの半導体膜に入射されるのを防止することが重要である。例えば、ボトムゲート型のＴＦＴを備えたＴＦＴ基板では、半導体膜よりもバックライト装置側にゲート電極が配置されるため、ゲート電極に遮光機能を持たせ、半導体膜を平面視でゲート電極の形成領域内に配置することで、半導体膜にバックライト光が入射することを防止している。
【０００８】
また、ＴＦＴ基板は、ガラスなどの透明かつ絶縁性を備えた基板を用いて形成されることが多いため、製造工程で発生する静電気によって、例えばソース配線とゲート配線との間で絶縁破壊短絡などが発生しやすい。この問題の対策としては、例えば、ＴＦＴ基板上の額縁領域（表示領域の外側の領域）にショートリング配線と呼ばれる低抵抗の配線を配置し、ショートリング配線とソース配線との間、ならびに、ショートリング配線とゲート配線との間を、双方向のダイオード（保護回路）を介して接続することで、ソース配線とゲート配線を同電位にする技術が知られている（例えば、下記の特許文献２）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第５２７５５２１号公報
【特許文献２】特許第５０８０１７２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
酸化物半導体は、アモルファスシリコンよりも高い移動度を有しており、高性能なＴＦＴを実現することができる。このため、酸化物半導体を用いたＴＦＴ基板は、表示パネルの高精細化や低消費電力化に有利であり、その実用化が進められている。酸化物半導体としては、酸化亜鉛（ＺｎＯ）系材料や、酸化亜鉛に酸化ガリウム（Ｇａ２Ｏ３）および酸化インジウム（Ｉｎ２Ｏ３）を添加した非晶質のＩｎＧａＺｎＯ系材料が主に用いられる。
【００１１】
一方で、これらの酸化物半導体は短波長光による特性の変動がアモルファスシリコンよりも顕著である。上記のようにボトムゲート型のＴＦＴ構造を採用し、半導体膜を平面視でゲート電極の形成領域内に配置した場合、バックライト装置からＴＦＴ基板へ垂直に入射する光（直接光）は遮光できるが、バックライト装置からの光あるいは他の発光源からの光（外光）がＴＦＴ基板へ斜めに入射すると、ＴＦＴ基板内での屈折、反射および散乱された光（「迷光」あるいは「間接光」と呼ばれる）が発生する。迷光のうち、ゲート電極の外側から半導体膜へ向かう成分を持つ光は、ソース電極またはドレイン電極とゲート電極との間で反射を繰り返して半導体膜へ到達して、ＴＦＴの機能低下を引き起こす。例えば、ゲート電極、ソース電極およびドレイン電極を半導体膜に対して大きく形成すれば、半導体膜へ到達する迷光を少なくできるが、電極面積の拡大による画素の開口率の低下や、ゲート電極とソース電極およびドレイン電極との間の寄生容量の増加を招き、表示性能を低下させる要因となる。
【００１２】
また、ショートリング配線とソース配線あるいはゲート電極との間を接続する保護回路としてのダイオードには、ある程度高い抵抗値が必要とされる。酸化物半導体は、アモルファスシリコンよりも移動度が２桁高くかつキャリア濃度も高いため、酸化物半導体からなるダイオードは、アモルファスシリコンからなるダイオードよりも抵抗値が２〜３桁低くなる。そのため、酸化物半導体を用いたＴＦＴ基板では、保護回路としてのダイオードの抵抗を高めるためにチャネル長を長くする必要があり、例えばチャネル長が数十μｍ程度に設定される。しかし、ダイオードのチャネル長の増大は、ダイオードの巨大化につながり、ＴＦＴ基板の額縁領域の面積が大きくなるため、ＴＦＴ基板の狭額縁化が困難になる。
【００１３】
本発明は以上のような課題を解決するためになされたものであり、酸化物半導体を用いたＴＦＴ基板において、迷光がＴＦＴの半導体膜に到達することを防止することを第１の目的とし、保護回路としてのダイオードの面積の増大を抑えつつその抵抗値を高くすることを第２の目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る薄膜トランジスタ基板は、透明性および絶縁性を有する基板と、前記基板上に設けられた第１導電膜からなるゲート電極と、前記基板を覆うとともに、前記ゲート電極上に開口部を有する絶縁層と、前記開口部内で前記ゲート電極を覆うゲート絶縁層と、前記ゲート電極と重なるように、前記開口部内の前記ゲート絶縁層上に設けられた酸化物半導体膜と、前記酸化物半導体膜上に設けられた第２導電膜からなるソース電極およびドレイン電極と、を有する薄膜トランジスタを備え、前記第１導電膜および前記第２導電膜は、金属あるいは合金よりなり、前記絶縁層は、前記ゲート電極よりも厚く、前記ソース電極の一部および前記ドレイン電極の一部は、前記絶縁層の側面および上面にまで延在し、前記ソース電極および前記ドレイン電極の前記絶縁層の側面を覆う部分の下端は、ゲート電極上に位置する。
【発明の効果】
【００１５】
本発明に係る薄膜トランジスタ基板によれば、薄膜トランジスタの酸化物半導体膜が第１絶縁層の開口部内に配置されており、ソース電極およびドレイン電極が第１絶縁層の側面および上面にまで延在し、且つ、ソース電極およびドレイン電極の第１絶縁層の側面を覆う部分の下端がゲート電極上に位置することで、ソース電極およびドレイン電極は迷光を酸化物半導体膜とは逆の方向へ反射する構造になる。よって、ゲート電極、ソース電極およびドレイン電極の面積を抑えつつ、迷光が酸化物半導体膜へ達することを防止できる。
【図面の簡単な説明】
【００１６】
【図１】実施の形態１に係るＴＦＴ基板の主要部の平面図である。
【図２】実施の形態１に係るＴＦＴ基板の画素領域、ゲート端子部およびソース端子部の断面図である。
【図３】実施の形態１に係るＴＦＴ基板の保護回路部の断面図である。
【図４】実施の形態１に係るＴＦＴ基板の変形例を示す平面図である。
【図５】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図６】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図７】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図８】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図９】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１０】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１１】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１２】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１３】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１４】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１５】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１６】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１７】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１８】実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。
【図１９】実施の形態１に係るＴＦＴ基板の画素領域、ゲート端子部およびソース端子部の断面図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施の形態について説明する。なお、各図において、同様に機能する要素には同一符号を付しており、重複する説明は省略する。
【００１８】
＜実施の形態１＞
図１〜図３は、本発明の実施の形態１に係る液晶表示装置のＴＦＴ基板の構造を示す図である。図１は、ＴＦＴ基板の主要部の平面図であり、複数の画素が配置される表示領域の一部と、表示領域の外側を囲む額縁領域の一部とを含んでいる。表示領域には、画素を構成するＴＦＴ５０および画素電極１７、画素に走査信号を供給するための走査配線であるゲート配線３、画素に表示信号を供給するため信号配線であるソース配線１３、一定電位が供給される共通電極５などが設けられている。額縁領域には、ゲート配線３に走査信号を入力するためのゲート端子４、ソース配線１３に表示信号を入力するためのソース端子１４、保護回路を介してゲート配線３およびソース配線１３に接続されるショートリング配線２２などが設けられている。
【００１９】
図２および図３は、図１に示したＴＦＴ基板の主要部の断面図である。図２には、図１に示すＸ１−Ｘ２線、Ｙ１−Ｙ２線およびＺ１−Ｚ２線に沿った断面が示されている。Ｘ１−Ｘ２線に沿った断面は、画素の配設領域である「画素領域」の断面であり、画素領域には、ＴＦＴ５０の配設領域である「ＴＦＴ部」と、画素電極１７の配設領域である「画素電極部」とが含まれている。Ｙ１−Ｙ２線に沿った断面は、ゲート端子４の配設領域である「ゲート端子部」の断面であり、Ｚ１−Ｚ２線に沿った断面は、ソース端子１４の配設領域である「ソース端子部」の断面である。
【００２０】
図３には、図１に示すＡ１−Ａ２線およびＢ１−Ｂ２線に沿った断面が示されている。Ａ１−Ａ２線に沿った断面は、ゲート配線３とショートリング配線２２との間に接続される保護回路（ゲート配線側保護回路）の配設領域である「ゲート配線側保護回路部」の断面であり、Ｂ１−Ｂ２線に沿った断面は、ソース配線１３とショートリング配線２２との間に接続される保護回路（ソース配線側保護回路）の配設領域である「ソース配線側保護回路部」の断面である。
【００２１】
図１のように、ＴＦＴ基板には、複数のゲート配線３と複数のソース配線１３とが互いに交差するように設けられている。画素はゲート配線３とソース配線１３との各交差点に対応して配置されるため、表示領域には複数の画素がマトリクス状に配列される。
【００２２】
まず、図２に示されている画素領域（ＴＦＴ部および画素電極部）、ゲート端子部およびソース端子部の構成について説明する。
【００２３】
図２のように、ＴＦＴ基板は、例えばガラス等の透明性および絶縁性を有する基板１を用いて形成される。基板１上には、ＴＦＴ部にＴＦＴ５０のゲート電極２が設けられ、ゲート端子部にゲート端子４が設けられ、画素電極部に共通電極５が設けられている。また、図２には示されていないが、図１に示したゲート配線３も基板１上に設けられており、ゲート電極２およびゲート端子４は、ゲート配線３の一部分からなっている。すなわち、ゲート配線３のＴＦＴ部に配置された部分がゲート電極２として機能し、ゲート配線３の額縁領域へ引き出された部分がゲート端子４として機能する。また、図１のように、ゲート配線３および共通電極５は、それぞれ横方向に延在しており、ゲート配線３と共通電極５とは互いに平行に設けられている。
【００２４】
ゲート電極２、ゲート配線３、ゲート端子４および共通電極５は、第１導電膜によって形成されている。第１導電膜としては、例えば銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、およびアルミニウム（Ａｌ）等の金属、あるいはこれらの金属に他の元素を微量に添加してなる合金を用いることができる。ここでは第１導電膜として、Ｃｕを用いる。
【００２５】
また、基板１上には、ゲート電極２、ゲート配線３、ゲート端子４および共通電極５を覆うように、第１絶縁膜からなる絶縁層６が設けられている。第１絶縁膜は、光透過性および絶縁性を有する材料であればよい。また、第１絶縁膜として、上面が平坦に形成される平坦化膜を用いてもよい。第１絶縁膜に平坦化膜を用いることで、ゲート配線３や共通電極５などによる下地の凹凸によって、ＴＦＴ基板の上面に凹凸ができることが抑えられ、ＴＦＴ基板内での光の散乱を抑制できる。
【００２６】
実施の形態１では、第１絶縁膜として、一般的な平坦化絶縁膜材料である有機アクリル系樹脂絶縁膜を用いる。また、第１絶縁膜を２種類以上の絶縁材料を積層した積層膜としてもよい。例えば、第１絶縁膜として、有機アクリル系樹脂絶縁膜とＳｉＮ膜との積層膜を用いた場合、透湿性を低くでき、かつ基板１に含まれる不純物原子（イオン）、例えば、リチウム（Ｌｉ）、ホウ素（Ｂ）、炭素（Ｃ）、ナトリウム（Ｎａ）、マグネシウム（Ｍｇ）およびカリウム（Ｋ）等を透過させ難い、バリア（透過遮断）効果が得られる。あるいは、耐熱性の高い平坦化膜として、シリコンを含むシロキサン樹脂からなるＳＯＧ膜を用いてもよい。
【００２７】
絶縁層６には、ゲート電極２と重なる領域に開口部７（以下「ＴＦＴ領域開口部７」という）が設けられており、ゲート端子４と重なる領域に開口部８（以下「ゲート端子領域開口部８」という）が設けられている。ＴＦＴ領域開口部７はゲート電極２に達しており、ゲート端子領域開口部８はゲート端子４に達している。つまり、ＴＦＴ領域開口部７およびゲート端子領域開口部８には、第１導電膜（Ｃｕ膜）が露出している。
【００２８】
図示の便宜上、図２では、ＴＦＴ領域開口部７およびゲート端子領域開口部８の側壁を、基板１の上面に対して垂直に描いているが、感光性の樹脂からなる平坦化膜を用いて絶縁層６を形成した場合、ＴＦＴ領域開口部７およびゲート端子領域開口部８は内壁が傾斜したテーパ形状になる。つまり、ＴＦＴ領域開口部７およびゲート端子領域開口部８は、上に向かって徐々に拡がる形状となる。
【００２９】
ＴＦＴ領域開口部７およびゲート端子領域開口部８の内部を含む絶縁層６上には、第２絶縁膜からなるゲート絶縁層９が設けられている。また、ＴＦＴ部には、ゲート絶縁層９上に、酸化物半導体からなり、ＴＦＴ５０のチャネル部ＣＮを含む酸化物半導体膜１０が設けられている。ゲート絶縁層９の材料である第２絶縁膜は、酸化物半導体膜１０が還元されないように（チャネル部ＣＮから酸素原子が奪われないように）、酸素を含む酸化物絶縁膜であることが好ましい。実施の形態１では、第２絶縁膜としてＳｉＯ膜を用いる。
【００３０】
ＴＦＴ部の酸化物半導体膜１０上には、第２導電膜からなるソース電極１１およびドレイン電極１２が設けられている。ソース電極１１およびドレイン電極１２は、それぞれ酸化物半導体膜１０の一部分と重なり、かつ、互いに離間して対向配置されている。ソース電極１１とドレイン電極１２とに挟まれた領域に露出した酸化物半導体膜１０の部分が、ＴＦＴ５０のチャネル部ＣＮとして機能する。
【００３１】
ソース端子部の酸化物半導体膜１０上には、第２導電膜からなるソース端子１４が設けられている。また、ゲート端子部の酸化物半導体膜１０上には、ゲート端子領域開口部８の内部に第２導電膜からなるゲート端子引出線１５が設けられている。ゲート端子引出線１５は、ゲート端子４と重なるように設けられ、ゲート絶縁層９に形成されたコンタクトホール９Ａを通してゲート端子４に接続されている。
【００３２】
さらに、図１に示したソース配線１３も、第２導電膜を用いてゲート絶縁層９の上に形成されている。ソース電極１１およびゲート端子引出線１５は、ソース配線１３の一部分からなっている。すなわち、ソース配線１３からＴＦＴ部の酸化物半導体膜１０上へ延びた部分がソース電極１１として機能し、ソース配線１３の額縁領域へ引き出された部分がソース端子１４として機能する。
【００３３】
第２導電膜としては、例えば銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、およびアルミニウム（Ａｌ）等の金属、あるいはこれらの金属に他の元素を微量に添加してなる合金を用いることができる。ここでは第２導電膜としてＣｕを用いる。
【００３４】
本実施の形態では、図２のように、ソース電極１１およびドレイン電極１２の一部は、ゲート絶縁層９を介して絶縁層６の側面および上面にまで延在している。また、ＴＦＴ領域開口部７の底の端部はゲート電極２上に位置しており、ゲート電極２の端部は絶縁層６で覆われている。よって、ソース電極１１およびドレイン電極１２における絶縁層６の側面（ＴＦＴ領域開口部７の内壁）を覆う部分の下端は、ゲート電極２上に位置している。
【００３５】
本実施の形態ではＴＦＴ領域開口部７の内壁は傾斜しているため、ソース電極１１およびドレイン電極１２における絶縁層６の側面を覆う部分も傾斜している。以下では、ソース電極１１およびドレイン電極１２における絶縁層６の側面を覆う部分を「傾斜部」という。また、ソース電極１１およびドレイン電極１２における、絶縁層６とゲート絶縁層９との積層膜上を覆う部分、すなわちＴＦＴ領域開口部７の上端から張り出した部分を「庇部」という。
【００３６】
ゲート絶縁層９の上には、酸化物半導体膜１０のチャネル部ＣＮ、ソース電極１１、ドレイン電極１２、ソース端子１４、ゲート端子引出線１５等を覆うように、第３絶縁膜からなる保護絶縁層１６が設けられている。保護絶縁層１６には、酸化物半導体膜１０のチャネル部ＣＮを保護する役割がある。このため、第３絶縁膜としては、チャネル部ＣＮが還元されないように（チャネル部ＣＮから酸素原子が奪われないように）、酸素を含む酸化物絶縁膜を用いることが好ましい。実施の形態１では、第３絶縁膜として、第２絶縁膜と同様にＳｉＯ膜を用いる。
【００３７】
画素電極部の保護絶縁層１６上には、第３導電膜からなる画素電極１７が設けられている。図１のように、画素電極１７は、ゲート配線３、共通電極５および２本のソース配線１３で囲まれる領域のほぼ全域に設けられている。画素電極１７の一部は、ドレイン電極１２と重なっており、保護絶縁層１６に形成された開口部３９を通してドレイン電極１２と電気的に接続されている。また、画素電極１７の他の一部は、共通電極５と重なっており、画素電極１７と共通電極５との間で、画素電極１７に印加された表示信号の電圧を保持するための保持容量が構成される。
【００３８】
ゲート端子部の保護絶縁層１６上には、第３導電膜からなるゲート端子パッド２０が設けられている。ソース端子部の保護絶縁層１６上には、第３導電膜からなるソース端子パッド２１が設けられる。ゲート端子パッド２０は、保護絶縁層１６に設けられたコンタクトホール１８を通してゲート端子引出線１５に電気的に接続されている。ソース端子パッド２１は、保護絶縁層１６に設けられたコンタクトホール１９を通してソース端子１４に電気的に接続されている。
【００３９】
実施の形態１では、第３導電膜として酸化物からなる透明導電膜を用いることで、画素電極１７に光透過性を持たせている。酸化物からなる透明導電膜としては、例えば酸化インジウム（Ｉｎ２Ｏ３）と酸化錫（ＳｎＯ２）とを混合したＩＴＯ、あるいは、酸化インジウムと酸化亜鉛（ＺｎＯ）とを混合したＩＺＯ等がある。実施の形態１では、第３導電膜としてＩＺＯを用いる。
【００４０】
先に述べたように、ソース電極１１およびドレイン電極１２は、ゲート絶縁層９を介して絶縁層６の側面（ＴＦＴ領域開口部７の内壁）上に延在する「傾斜部」と、ゲート絶縁層９を介して絶縁層６の上面上に延在する「庇部」とを備えている。また、ソース電極１１およびドレイン電極１２の傾斜部の下端は、ゲート電極２上に位置している。
【００４１】
ソース電極１１およびドレイン電極１２の一部を絶縁層６の側面および上面にまで延在させることで、バックライト光や外光から生じる迷光のうち、酸化物半導体膜１０へと向かう光は、ソース電極１１およびドレイン電極１２によって遮られ、ソース電極１１およびドレイン電極１２の傾斜部で酸化物半導体膜１０とは反対方向へ反射される。また、基板１に対して垂直に近い方向からＴＦＴ５０に入射したバックライト光や外光は、ソース電極１１およびドレイン電極１２の庇部により反射され、さらに多重反射を繰り返した後で傾斜部により反射されるか、仮に酸化物半導体膜１０に到達したとしても大きく減衰している。特に、基板１に対して垂直に近い方向からＴＦＴ５０に入射したバックライト光は大きな光量を持つが、それに起因する迷光が酸化物半導体膜１０に到達することは十分に抑制される。
【００４２】
このように、実施の形態１に係るＴＦＴ基板によれば、酸化物半導体膜１０に到達する迷光を大幅に少なくでき、迷光がＴＦＴ５０の機能低下に影響することが防止され、高い表示品位を得ることができる。
【００４３】
なお、ソース電極１１およびドレイン電極１２による遮光効果やゲート絶縁層９の耐圧の観点から、平面視でＴＦＴ領域開口部７の全体がゲート電極２の内側に収まることが好ましい。しかし、ソース電極１１およびドレイン電極１２の傾斜部の下端がゲート電極２上に位置するのであれば、ＴＦＴ領域開口部７の上部がゲート電極２の外側まで広がっていてもよい。
【００４４】
また、絶縁層６の厚さは、ソース電極１１およびドレイン電極１２による遮光作用の観点から、少なくともＴＦＴ５０のゲート電極２の厚みよりも厚くする必要がある。例えば、絶縁層６を構成する第１絶縁膜として１μｍ以上の厚みを有する平坦化膜を用いると、絶縁層６の上面の凹凸を抑制する作用とともに、ソース電極１１およびドレイン電極１２の傾斜部についても基板面に対して垂直方向に長く形成することができるため、より好ましい。
【００４５】
図１においては、ＴＦＴ５０のチャネル部ＣＮに面するソース電極１１およびドレイン電極１２の端面は、それぞれ平面視で直線的であり、互いに平行に配置されている。そのため、チャネル部ＣＮのチャネル幅方向（図１の紙面の上下方向）には、ソース電極１１およびドレイン電極１２の傾斜部は形成されていない。
【００４６】
例えば図４のように、ソース電極１１のチャネル部ＣＮに面する端面を、ＴＦＴ領域開口部７の外周に沿うように「コ」の字型に延在させ、当該端面がチャネル領域ＣＮおよびドレイン電極１２の一部を囲うようにしてもよい。そうすることにより、チャネル部ＣＮの四方に、ソース電極１１およびドレイン電極１２の傾斜部が形成されるため、より高い遮光効果を得ることができる。
【００４７】
次に、図３に示されているゲート配線側保護回路部およびソース配線側保護回路部の構成について説明する。ここで、図１に示すショートリング配線２２は、第１導電膜からなり、基板１上に設けられるものとする。ただし、ショートリング配線２２は、第２導電膜で形成されてもよい。
【００４８】
ゲート配線側保護回路部の基板１上には、ショートリング配線２２に接続された保護回路ゲート電極２３と、ゲート配線３に接続された保護回路ゲート電極２４とが形成されている。また、ソース配線側保護回路部の基板１上には、保護回路ゲート電極２５Ａ，２５Ｂが、互いに離間して島状に形成されている。これら保護回路ゲート電極２３，２４，２５Ａ，２５Ｂは、第１導電膜を用いて形成されている。保護回路ゲート電極２３は、ショートリング配線２２の一部であり、保護回路ゲート電極２４はゲート配線３の一部である。
【００４９】
ショートリング配線２２および保護回路ゲート電極２３，２４，２５Ａ，２５Ｂ等を覆うように、第１絶縁膜からなる絶縁層６が設けられている。絶縁層６には、保護回路ゲート電極２４に達する開口部２６Ａと、保護回路ゲート電極２３に達する開口部２６Ｂと、保護回路ゲート電極２５Ａに達する開口部２６Ｃと、保護回路ゲート電極２５Ｂに達するコンタクトホール２７Ｄとが形成されている。
【００５０】
さらに、ゲート配線側保護回路部およびソース配線側保護回路部の絶縁層６上には、第２絶縁膜からなるゲート絶縁層９が形成されている。ゲート絶縁層９には、開口部２６Ａ内で保護回路ゲート電極２４に達するコンタクトホール２７Ａと、開口部２６Ｂ内で保護回路ゲート電極２３に達するコンタクトホール２７Ｂと、開口部２６Ｃ内で保護回路ゲート電極２５Ａに達するコンタクトホール２７Ｃと、開口部２６Ｄ内で保護回路ゲート電極２５Ｂに達するコンタクトホール２７Ｄとが形成されている。
【００５１】
ゲート配線側保護回路部には、絶縁層６とゲート絶縁層９との積層膜上に、酸化物半導体からなる保護回路酸化物半導体膜２８Ａが設けられている。保護回路酸化物半導体膜２８Ａの一方の端部は、保護回路ゲート電極２３と重なっており、他方の端部は、保護回路ゲート電極２４と重なっている。すなわち、保護回路酸化物半導体膜２８Ａは、保護回路ゲート電極２３と保護回路ゲート電極２４とに跨がっている。
【００５２】
ソース配線側保護回路部には、絶縁層６とゲート絶縁層９との積層膜上に、酸化物半導体からなる保護回路酸化物半導体膜２８Ｂが設けられている。保護回路酸化物半導体膜２８Ｂの一方の端部は、保護回路ゲート電極２５Ａと重なっており、他方の端部は、保護回路ゲート電極２５Ｂと重なっている。すなわち、保護回路酸化物半導体膜２８Ｂは、保護回路ゲート電極２５Ａと保護回路ゲート電極２５Ｂとに跨がっている。
【００５３】
ゲート配線側保護回路部の保護回路酸化物半導体膜２８Ａの上には、第２導電膜からなる保護回路ソース・ドレイン電極２９Ａ，２９Ｂが設けられている。保護回路ソース・ドレイン電極２９Ａは、コンタクトホール２７Ａを通して保護回路ゲート電極２４に接続されており、保護回路ソース・ドレイン電極２９Ｂは、コンタクトホール２７Ｂを通して保護回路ゲート電極２３に接続されている。
【００５４】
保護回路ソース・ドレイン電極２９Ａ，２９Ｂは、保護回路ゲート電極２３と重なる保護回路酸化物半導体膜２８Ａの部分の上で対向するように配置されており、保護回路ゲート電極２３、保護回路ソース・ドレイン電極２９Ａ，２９Ｂおよび保護回路酸化物半導体膜２８Ａによって、ダイオード接続された第１のＴＦＴが構成される。保護回路ゲート電極２３と重なる保護回路酸化物半導体膜２８Ａの部分うち、保護回路ソース・ドレイン電極２９Ａ，２９Ｂに挟まれた部分は第１のＴＦＴのチャネル部となる。
【００５５】
また、保護回路ソース・ドレイン電極２９Ａ，２９Ｂは、保護回路ゲート電極２４と重なる保護回路酸化物半導体膜２８Ａの部分の上でも対向するように配置されており、保護回路ゲート電極２４、保護回路ソース・ドレイン電極２９Ａ，２９Ｂおよび保護回路酸化物半導体膜２８Ａによって、ダイオード接続された第２のＴＦＴが構成される。保護回路ゲート電極２４と重なる保護回路酸化物半導体膜２８Ａの部分うち、保護回路ソース・ドレイン電極２９Ａ，２９Ｂに挟まれた部分は第２のＴＦＴのチャネル部となる。
【００５６】
ゲート配線側保護回路部の第１のＴＦＴおよび第２のＴＦＴは、保護回路ソース・ドレイン電極２９Ａ，２９Ｂを共有しているため、互いに導通方向が逆になるように並列接続された関係になり、ショートリング配線２２とゲート配線３との間を接続する双方向ダイオードを構成している。
【００５７】
一方、ソース配線側保護回路部の保護回路酸化物半導体膜２８Ｂの上には、第２導電膜からなる保護回路ソース・ドレイン電極３０，３１が設けられている。図１のように、保護回路ソース・ドレイン電極３０はソース配線１３に接続している。すなわち、ソース配線１３からソース配線側保護回路部へ引き出された部分が、保護回路ソース・ドレイン電極３０として機能している。保護回路ソース・ドレイン電極３１は、絶縁層６に形成された開口部３２と、開口部３２内でゲート絶縁層９に形成されたコンタクトホール３３とを通して、ショートリング配線２２に電気的に接続されている。
【００５８】
また、図３のように、保護回路ソース・ドレイン電極３０は、コンタクトホール２７Ｃを通して保護回路ゲート電極２５Ａに接続されており、保護回路ソース・ドレイン電極３１は、コンタクトホール２７Ｄを通して保護回路ゲート電極２５Ｂに接続されている。
【００５９】
保護回路ソース・ドレイン電極３０，３１は、保護回路ゲート電極２５Ａと重なる保護回路酸化物半導体膜２８Ｂの部分の上で対向するように配置されており、保護回路ゲート電極２５Ａ、保護回路ソース・ドレイン電極３０，３１および保護回路酸化物半導体膜２８Ｂによって、ダイオード接続された第１のＴＦＴが構成される。保護回路ゲート電極２５Ａと重なる保護回路酸化物半導体膜２８Ｂの部分うち、保護回路ソース・ドレイン電極３０，３１に挟まれた部分は第１のＴＦＴのチャネル部となる。
【００６０】
また、保護回路ソース・ドレイン電極３０，３１は、保護回路ゲート電極２５Ｂと重なる保護回路酸化物半導体膜２８Ｂの部分の上でも対向するように配置されており、保護回路ゲート電極２５Ｂ、保護回路ソース・ドレイン電極３０，３１および保護回路酸化物半導体膜２８Ｂによって、ダイオード接続された第２のＴＦＴが構成される。保護回路ゲート電極２５Ｂと重なる保護回路酸化物半導体膜２８Ｂの部分うち、保護回路ソース・ドレイン電極３０，３１に挟まれた部分は第２のＴＦＴのチャネル部となる。
【００６１】
ソース配線側保護回路部の第１のＴＦＴおよび第２のＴＦＴは、保護回路ソース・ドレイン電極３１，３２を共有しているため、互いに導通方向（整流方向）が逆になるように並列接続された関係になり、ショートリング配線２２とソース配線１３との間を接続する双方向ダイオードを構成している。
【００６２】
このように、ゲート配線３は、ゲート配線側保護回路としての双方向ダイオードを介してショートリング配線２２に接続され、ソース配線１３は、ソース配線側保護回路としての双方向ダイオードを介してショートリング配線２２に接続されている。よって、ゲート配線３あるいはソース配線１３が、静電気などによりショートリング配線２２に対して正または負に帯電すると、帯電した電荷を打ち消す方向に電流が流れる。それにより、帯電したゲート配線３あるいはソース配線１３に接続されたＴＦＴ５０の静電破壊またはしきい値電圧のシフトを防止することができる。また、帯電したゲート配線３あるいはソース配線１３と、それと交差する他の配線との間での絶縁破壊を防止する効果も得られる。
【００６３】
上述のとおり、保護回路を構成するダイオードには、ある程度高い抵抗値が必要とされる。例えば液晶表示装置を駆動させるためには、通常、２０Ｖ〜３０Ｖの電圧が必要とされるが、このような通常の電圧で保護回路に電流が流れると、画素に正しく電圧が印加されずに表示異常が発生する。この問題の解決には、ダイオードのチャネル長を長くする、またはゲート絶縁膜容量を小さくするなどして、ダイオードに流れる電流を低減させることが有効である。
【００６４】
実施の形態１のＴＦＴ基板において、画素領域のＴＦＴ５０のゲート絶縁膜容量は、ゲート電極２と酸化物半導体膜１０の間に介在するゲート絶縁層９のみで規定される。それに対し、保護回路（ゲート配線側保護回路またはソース配線側保護回路）としてのダイオードのゲート絶縁膜容量は、保護回路ゲート電極２３，２４，２５Ａ，２５Ｂと保護回路酸化物半導体膜２８Ａ，２８Ｂとの間に介在する、絶縁層６とゲート絶縁層９との積層膜によって規定される。よって、保護回路のダイオードのゲート絶縁膜容量を、ＴＦＴ５０と比べて小さくすることができる。
【００６５】
また、保護回路のダイオードのゲート絶縁膜容量は、絶縁層６の厚みによって制御できる。そのため、ＴＦＴ５０の特性に影響を与えることなく、保護回路のダイオードのゲート絶縁膜容量を小さくできる。特に、実施の形態１のように、絶縁層６を構成する第１絶縁膜を平坦化膜とした場合、その厚さを容易に１μｍ以上に設定でき、保護回路のダイオードのゲート絶縁膜容量を大幅に低減可能である。従って、保護回路のダイオードが酸化物半導体を用いて形成される場合でも、チャネル長を増大させることなく、ダイオードを流れる電流を低減させることができる。よって、保護回路のダイオードの小型化を図ることができ、ＴＦＴ基板の狭額縁化に寄与できる。
【００６６】
実施の形態１に係るＴＦＴ基板は、以上のように構成され、光透過型の画像表示を行うＴＮ（Twisted Nematic）モードのＴＦＴ基板として用いることができる。
【００６７】
図５〜図１８は、実施の形態１に係るＴＦＴ基板の製造工程を示す断面図である。図５、図７、図９、図１１、図１３、図１５および図１７は、それぞれ図１に示した断面に対応し、図６、図８、図１０、図１２、図１４、図１６および図１８は、それぞれ図２に示した断面に対応している。以下、これらの図を参照して、実施の形態１に係るＴＦＴ基板の製造方法を説明する。
【００６８】
まず、基板１を洗浄液または純水を用いて洗浄する。本実施の形態では、厚さ０．５ｍｍのガラス基板を基板１として用いた。そして、洗浄された基板１上に、ゲート電極２、ゲート配線３等の材料である第１導電膜を成膜する。
【００６９】
第１導電膜としては、例えばクロム（Ｃｒ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などの金属やこれらの金属元素を主成分として他の元素を１種類以上添加した合金等を用いることができる。ここで、主成分の元素とは、合金を構成する元素のうち、含有量が最も多い元素のことを示すものとする。また、第１導電膜は、これらの金属または合金からなる層を２以上含む積層構造であってもよい。これらの金属または合金を用いることによって、比抵抗値が５０μΩｃｍ以下の低抵抗な導電膜を得ることができる。実施の形態１では、第１導電膜としてＣｕを用い、アルゴン（Ａｒ）ガスを用いたスパッタリング法でＣｕを２００ｎｍの厚さに成膜することで、第１導電膜を成膜する。
【００７０】
その後、第１導電膜上にフォトレジスト材を塗布し、フォトレジスト材のパターン露光および現像プロセスを含む１回目の写真製版工程により、フォトレジストパターンを形成する。フォトレジスト材の現像には、例えば水酸化テトラメチルアンモニウム（Tetramethylammonium hydroxide：ＴＭＡＨ）が２．３８ｗｔ％の有機アルカリ現像液が用いられる。そして、当該フォトレジストパターンをマスクにして、第１導電膜をエッチングによりパターニングする。このエッチングとしては、過硫酸アンモニウム（Ammonium Persulfate）を含む溶液によるウエットエッチングを用いることができる。
【００７１】
その後、フォトレジストパターンを除去すると、図５および図６のように、基板１上に、ゲート電極２、ゲート配線３（不図示）、ゲート端子４、共通電極５、ショートリング配線２２（不図示）、保護回路ゲート電極２３，２４，２５Ａ，２５Ｂの各パターンが形成される。ゲート配線３および共通電極５は、平面視で横方向に延び、互いに平行して延びるように形成される。また、ゲート電極２およびゲート端子４はゲート配線３の一部分として形成され、保護回路ゲート電極２３は、ショートリング配線２２の一部として形成される。
【００７２】
次に、基板１上に、絶縁層６の材料である第１絶縁膜を成膜する。実施の形態１では、第１絶縁膜として、有機アクリルからなる光透過性の樹脂系絶縁膜を用いる。樹脂絶縁膜は感光性を有していることが好ましい。ここでは、感光性の有機アルカリ系樹脂膜を、スピンコート法を用いて表面が平坦化されるように２μｍの厚さで塗布形成することで、第２絶縁膜を形成する。スピンコート以外にもロールコート法、スプレーコート法あるいはスリット塗布法等を用いてもよい。第１絶縁膜を、樹脂材料を塗布する方法で形成することにより、比較的容易に１μｍ以上の厚みの第１絶縁膜を得ることができ、表面の平坦性を確保できる。なお、第１絶縁膜の厚さは２μｍに限らず、充分な表面の平坦性が確保できる範囲で任意に設定すればよい。
【００７３】
また、第１絶縁膜を２種類以上の積層膜としてもよく、例えばＳｉＮ膜を形成した上に有機アクリル系樹脂膜からなる平坦化膜を形成してもよい。ＳｉＮ膜は、水分（Ｈ２Ｏ）やＬｉ、Ｂ、Ｃ、Ｎａ、ＭｇあるいはＫなど、ＴＦＴ５０特性に悪影響を及ぼす不純物元素に対するバリア能力（遮断能力）が高いため、第１絶縁膜にＳｉＮ膜の層を含ませることで、基板１に含まれる不純物が酸化物半導体膜１０に拡散するのを防止できる。
【００７４】
そして、２回目の写真製版工程で、感光性の有機アルカリ系樹脂膜である第１絶縁膜を直接パターニングすることで、図７および図８のように、絶縁層６が形成される。ＴＦＴ部の絶縁層６には、ゲート電極２と重なるとともに、ＴＦＴ５０のチャネル部ＣＮが配置される領域に、ＴＦＴ領域開口部７が形成される。また、ゲート端子部の絶縁層６には、ゲート端子４と重なる領域にゲート端子領域開口部８が形成される。さらに、ゲート配線側保護回路部の絶縁層６には、保護回路ゲート電極２４と重なる領域に開口部２６Ａが形成され、保護回路ゲート電極２３と重なる領域に、開口部２６Ｂが形成される。また、ソース配線側保護回路部の絶縁層６には、保護回路ゲート電極２５Ａと重なる領域に開口部２６Ｃが形成され、保護回路ゲート電極２５Ｂと重なる領域に開口部２６Ｄが形成される。
【００７５】
なお、感光性樹脂膜の絶縁層６に開口部（ＴＦＴ領域開口部７、ゲート端子領域開口部８、開口部２６Ａ，２６Ｂ，２６Ｃ，２６Ｄ）を形成する際、感光性樹脂膜に対する露光工程、現像工程、ベーキング工程などのプロセスを経て、開口部は内壁が傾斜したテーパ形状に形成される。また、上記のプロセスを経た場合、開口部の内壁は、一定の傾斜ではなく、開口部の上側ほど傾斜が緩くなる形状になることもある。
【００７６】
次に、絶縁層６上に、ゲート絶縁層９の材料である第２絶縁膜を成膜する。実施の形態１では、ＳｉＨ４ガス、一酸化二窒素（Ｎ２Ｏ）を原材料としたＰＥＣＶＤ法を用いて、ＳｉＯ膜の第２絶縁膜を２００ｎｍの厚さで成膜する。原材料としてＨを含むＳｉＨ４ガスを用いるが、上述のＳｉＮ膜とは異なりＮＨ３ガスを用いないので、膜中に含まれるＨ濃度が５ａｔ％未満のＳｉＯ膜を成膜することができる。上記のように、絶縁層６の各開口部（ＴＦＴ領域開口部７、ゲート端子領域開口部８、開口部２６Ａ，２６Ｂ，２６Ｃ，２６Ｄ）の内壁は傾斜しているため、各開口部の内壁にも良好なカバレッジ性で第２絶縁膜を成膜できる。
【００７７】
その後、第２絶縁膜上にフォトレジスト材を塗布し、３回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第２絶縁膜をパターニングすることで、ゲート絶縁層９を形成する。このエッチングには、フッ素（Ｆ）を含むガスを用いたドライエッチング法を用いることができる。ここでは、六フッ化硫黄（ＳＦ６）に酸素（Ｏ２）を加えたガスを用いたドライエッチング法を用いてエッチングを行う。
【００７８】
その後、フォトレジストパターンを除去すると、図９および図１０のように、ゲート絶縁層９が形成される。ゲート端子部のゲート絶縁層９には、ゲート端子領域開口部８の内部にコンタクトホール９Ａが形成される。さらに、ゲート配線側保護回路部のゲート絶縁層９には、開口部２６Ａ，２６Ｂの内部にコンタクトホール２７Ａ，２７Ｂがそれぞれ形成され、ソース配線側保護回路部のゲート絶縁層９には、開口部２６Ｃ，２６Ｄの内部にコンタクトホール２７Ｃ，２７Ｄがそれぞれ形成される。
【００７９】
続いて、ゲート絶縁層９上に、酸化物半導体膜１０となる酸化物半導体を成膜する。実施の形態１では、ＩｎとＧａとＺｎを含む酸化物（例：ＩｎＧａＺｎＯ）ターゲットを用いたスパッタリング法により、酸化物半導体を成膜する。具体的には、Ｉｎ：Ｇａ：Ｚｎ：Ｏの原子組成比が１：１：１：４であるＩｎ−Ｇａ−Ｚｎ−Ｏ［Ｉｎ２Ｏ３・Ｇａ２Ｏ３・２（ＺｎＯ）］ターゲットを用いて、ＡｒガスにＯ２ガスを添加した混合ガスを用いたスパッタリング法で、ＩｎＧａＺｎＯ膜を５０ｎｍの厚さで成膜する。このとき、Ｏ２／Ａｒのガス分圧比が１０％となるようにする。これにより、１×１０４Ωｃｍ前後の比抵抗値を有するＩｎＧａＺｎＯ膜を成膜できる。
【００８０】
なお、酸化物半導体のスパッタリングの際、Ａｒガスの代わりに、他の１８族不活性ガスであるＮｅガスやＫｒガスを用いることもできる。特にＡｒよりも原子量の大きいＫｒガスを用いた場合は、膜密度の高いＩｎＧａＺｎＯ半導体膜を得ることができるため、より特性が安定した信頼性に優れる酸化物半導体を成膜することができる。
【００８１】
また、上ではＯ２／Ａｒ分圧比を１０％としたが、これに限られず、使用するスパッタリング装置に合わせて、成膜される酸化物半導体の比抵抗値が０．１Ωｃｍ以上１×１０６Ωｃｍ未満、より好ましくは１Ωｃｍ以上１×１０５Ωｃｍ未満となるように適宜調整すればよい。一般的に、ＩｎＧａＺｎＯ系に代表される金属酸化膜は、スパッタリング時のＯ２／Ａｒ（またはＮｅ、Ｋｒ）ガス分圧比を変えることによって、比抵抗値を変えることができる（分圧比を下げると比抵抗値は下がり、分圧比を上げると比抵抗値は上がる）。
【００８２】
その後、成膜した酸化物半導体上にフォトレジスト材を塗布し、４回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、酸化物半導体をパターニングする。酸化物半導体はシュウ酸（Oxalic acid）を含む溶液を用いたウエットエッチング法でエッチングを行うことができる。その後、フォトレジストパターンを除去すると、図１１および図１２のように、ＴＦＴ部に酸化物半導体膜１０が形成され、ゲート配線側保護回路部に保護回路酸化物半導体膜２８Ａが形成され、ソース配線側保護回路部に保護回路酸化物半導体膜２８Ｂが形成される。酸化物半導体膜１０は、絶縁層６のＴＦＴ領域開口部７内のゲート絶縁層９上に形成され、保護回路酸化物半導体膜２８Ａ，２８Ｂは、絶縁層６とゲート絶縁層９との積層膜上に形成される。
【００８３】
続いて、酸化物半導体膜１０および保護回路酸化物半導体膜２８Ａ，２８Ｂを覆うように、ソース電極１１、ドレイン電極１２等の材料となる第２導電膜を成膜する。実施の形態１では、第２導電膜として、第１導電膜と同じくＣｕを用いる。具体的には、Ａｒガスを用いたスパッタリング法により、厚さ２００ｎｍのＣｕ膜を第２導電膜として成膜する。
【００８４】
その後、第２導電膜上にフォトレジスト材を塗布し、５回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第２導電膜をパターニングする。第２導電膜を過硫酸アンモニウム（Ammonium Persulfate）を含む溶液によるウエットエッチング法でエッチングを行った後、フォトレジストパターンを除去すると、図１３および図１４のように、ソース電極１１、ドレイン電極１２、ソース配線１３（不図示）、ソース端子１４、ゲート端子引出線１５、保護回路ソース・ドレイン電極２９Ａ，２９Ｂ，３０，３１が形成される。
【００８５】
ソース電極１１およびドレイン電極１２は、ＴＦＴ部の酸化物半導体膜１０上に形成され、その一部はゲート絶縁層９を介してゲート絶縁層９の側面（ＴＦＴ領域開口部７の内壁）およびゲート絶縁層９の上面にまで延在する。ソース配線１３は、図１に示したように、ゲート配線３と交差するように縦方向に延在する。ソース端子１４は、ソース端子部のゲート絶縁層９上に形成され、ゲート端子引出線１５は、ゲート端子部のゲート端子４と重なり、コンタクトホール９Ａを通してゲート端子４に接続される。
【００８６】
保護回路ソース・ドレイン電極２９Ａは、ゲート配線側保護回路部の保護回路酸化物半導体膜２８Ａ上に形成されるとともに、コンタクトホール２７Ａを通して保護回路ゲート電極２４に接続される。保護回路ソース・ドレイン電極２９Ｂは、保護回路酸化物半導体膜２８Ａ上に形成されるとともに、コンタクトホール２７Ｂを通して保護回路ゲート電極２３に接続される。
【００８７】
保護回路ソース・ドレイン電極３０は、ソース配線側保護回路部の保護回路酸化物半導体膜２８Ｂ上に形成されるとともに、コンタクトホール２７Ｃを通して保護回路ゲート電極２５Ａに接続される。保護回路ソース・ドレイン電極３１は、保護回路酸化物半導体膜２８Ｂ上に形成されるとともに、コンタクトホール２７Ｄを通して保護回路ゲート電極２５Ｂに接続される。
【００８８】
ここまでの工程により、ＴＦＴ部にＴＦＴ５０が形成され、ゲート配線側保護回路部およびソース配線側保護回路部のそれぞれに保護回路としての双方向ダイオードが形成される。
【００８９】
次に、保護絶縁層１６の材料となる第３絶縁膜を成膜する。実施の形態１では、第３絶縁膜として、第２絶縁膜と同じく、ＳｉＨ４ガス、Ｎ２Ｏを原材料としたＰＥＣＶＤ法を用いてＳｉＯ膜を１００ｎｍの厚さで成膜する。この場合も、膜中に含まれるＨ濃度が５ａｔ％未満のＳｉＯ膜を成膜することができる。
【００９０】
その後、第３絶縁膜上にフォトレジスト材を塗布し、６回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第３絶縁膜をパターニングする。ここでは、ＳＦ６にＯ２を加えたガスを用いたドライエッチング法を用いてエッチングを行う。その後、フォトレジストパターンを除去すると、図１５および図１６のように、開口部３９、コンタクトホール１８、コンタクトホール１９を有する保護絶縁層１６が形成される。開口部３９は、ＴＦＴ部のドレイン電極１２上に形成され、コンタクトホール１８はゲート配線側保護回路部のゲート端子引出線１５上に形成され、コンタクトホール１９はソース配線側保護回路部のソース端子１４上に形成される。
【００９１】
次に、画素電極１７等の材料である第３導電膜を成膜する。実施の形態１では、第３導電膜として酸化物透明導電膜であるＩＺＯ膜を用いる。例えば、酸化インジウム（Ｉｎ２Ｏ３）と酸化亜鉛（ＺｎＯ）の混合比が９０：１０（重量％）であるＩＺＯターゲットを用いてＡｒガスにＯ２ガスを添加した混合ガスを用いたスパッタリング法でＩＺＯを１００ｎｍの厚さで成膜する。
【００９２】
その後、第３導電膜上にフォトレジスト材を塗布し、７回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第３導電膜をパターニングする。第３導電膜をシュウ酸（Oxalic acid）を含む溶液を用いたウエットエッチング法でエッチングを行った後、フォトレジストパターンを除去すると、図１７および図１８のように、画素電極１７、ゲート端子パッド２０およびソース端子パッド２１が形成される。画素電極１７は、ゲート配線３、共通電極５および２本のソース配線１３で囲まれる領域に形成され、保護絶縁層１６の開口部３９を通してドレイン電極１２と電気的に接続される。ソース端子パッド２１は、ソース端子部のゲート端子引出線１５と重なるように形成され、保護絶縁層１６のコンタクトホール１８を通してゲート端子引出線１５と電気的に接続される。ソース端子パッド２１は、ゲート端子部のソース端子１４と重なるように形成され、保護絶縁層１６のコンタクトホール１９を通してソース端子１４と電気的に接続される。以上により、図１〜図３に示した実施の形態１のＴＦＴ基板の製造が完了する。
【００９３】
なお、液晶表示パネルの組み立ての際には、完成したＴＦＴ基板の表面に配向膜やスペーサが形成される。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製したカラーフィルタおよび配向膜等を備えた対向基板を、ＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間が形成される。その隙間に液晶を注入して封止することによって、液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板、駆動回路およびバックライト装置ユニット等を配設することによってＬＣＤが完成する。
【００９４】
実施の形態１に係るＴＦＴ基板によれば、ソース電極１１およびドレイン電極１２が、絶縁層６の側面（ＴＦＴ領域開口部７の内壁）に延在する傾斜部を有することで、酸化物半導体膜１０へ向かう迷光は、当該傾斜部によって酸化物半導体膜１０と逆方向へと反射される。そのため、ソース電極１１およびドレイン電極１２の面積を拡大せずに遮光効果を高めることができる。また、ゲート電極２とソース電極１１およびドレイン電極１２とが重畳する領域のうち、ソース電極１１およびドレイン電極１２が絶縁層６とゲート絶縁層９とからなる積層膜上に延在する領域では寄生容量が小さくなるため、ＴＦＴ５０の寄生容量の低減にも寄与できる。よって、表示品位の高い酸化物半導体ＴＦＴ基板を得ることができる。
【００９５】
また、保護回路（ゲート配線側保護回路またはソース配線側保護回路）としてのダイオードのゲート絶縁膜容量は、絶縁層６とゲート絶縁層９との積層膜によって規定される。よって、保護回路のダイオードのゲート絶縁膜容量を、ＴＦＴ５０と比べて小さくすることができる。従って、保護回路のダイオードが酸化物半導体を用いて形成される場合でも、チャネル長を増大させることなく、ダイオードを流れる電流を低減させることができる。よって、保護回路のダイオードの小型化を図ることができるため、ＴＦＴ基板の狭額縁化に寄与できる。
【００９６】
なお、ゲート配線側保護回路およびソース配線側保護回路のダイオードをさらに高抵抗化する目的で、そのチャネル長を増大させてもよい。例えば、ゲート配線側保護回路部およびソース配線側保護回路部の絶縁層６に開口部を設け、絶縁層６の側面（開口部の内壁）に保護回路酸化物半導体膜２８Ａおよび保護回路酸化物半導体膜２８Ｂを延在させることで、ダイオードのチャネル長を長くしてもよい。このように、絶縁層６の厚さを利用して、基板１の表面に垂直な方向へチャネル長を伸ばすことで、平面視でのダイオードの形成面積の増大を抑えながら、ダイオードの高抵抗かを図ることができる。それにより、ＴＦＴ基板のさらなる狭額縁化および微細化に寄与できる。
【００９７】
＜実施の形態２＞
実施の形態１ではＴＮモードのＴＦＴ基板の例を示したが、実施の形態２ではＦＦＳ（Fringe Field Switching）モードのＴＦＴ基板の例を示す。
【００９８】
図１９は、本発明の実施の形態２に係る液晶表示装置のＴＦＴ基板の構造を示す図であり、図２と同様に、ＴＦＴ５０の配設領域である「ＴＦＴ部」ならびに画素電極１７の配設領域である「画素電極部」を含む画素領域、ゲート端子４の配設領域である「ゲート端子部」、ソース端子１４の配設領域である「ソース端子部」の各断面を示している。なお、保護回路部（ゲート配線側保護回路部およびソース配線側保護回路部）の構成は、実施の形態１と同様である。
【００９９】
実施の形態２のＴＦＴ基板は、ＦＦＳモードのＴＦＴ基板であり、実施の形態１（図１〜図３）のＴＦＴ基板との主な相違点は、画素電極１７の下に層間絶縁膜３８を介して対向電極３５が設けられている点である。図１９のように、対向電極３５は、画素電極部のゲート絶縁層９上に設けられ、酸化物半導体により形成されている。対向電極３５は酸化物半導体膜１０と同じ金属組成を有するとともに、酸化物半導体膜１０よりも高い導電性（低い抵抗率）を有しており、透明導電膜として機能する。
【０１００】
対向電極３５の上には、第３絶縁膜からなる層間絶縁膜３８（実施の形態１の保護絶縁層１６に相当）が設けられている。画素電極１７は、層間絶縁膜３８の上に、対向電極３５と重なるように設けられており、画素電極１７と対向電極３５との間に保持容量が形成される。実施の形態２では、画素電極１７は、平板形状ではなく、櫛歯形状あるいは複数のスリットを有する格子形状である。
【０１０１】
また、絶縁層６には、共通電極５上に開口部３４が設けられており、ゲート絶縁層９には開口部３４内にコンタクトホール３６が設けられている。さらに、ゲート絶縁層９上には、第２導電膜からなる共通電極引出配線３７が、対向電極３５と接続する形成されており、共通電極引出配線３７は、コンタクトホール３６を通して共通電極５に接続されている。つまり、対向電極３５は、共通電極引出配線３７を介して共通電極５と電気的に接続されている。
【０１０２】
次に、実施の形態２に係るＴＦＴ基板の製造方法について説明する。ここでも、主に実施の形態１との相違点について説明する。また、保護回路部の製造工程は実施の形態１と同様であるので、ここでの説明は省略する。
【０１０３】
まず、実施の形態１と同様の手法により、基板１上に、第１導電膜からなるゲート電極２、ゲート配線３、ゲート端子４、共通電極５等を形成し、それらを覆うように、第１絶縁膜からなる絶縁層６を形成する。そして、２回目の写真製版工程で絶縁層６をパターニングすることで、絶縁層６にＴＦＴ領域開口部７、ゲート端子領域開口部８等を形成すると同時に、共通電極５上に開口部３４を形成する。
【０１０４】
次に、絶縁層６上に第２絶縁膜を成膜し、その上にフォトレジスト材を塗布する。そして、３回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第２絶縁膜をパターニングすることで、ゲート絶縁層９を形成する。ゲート絶縁層９には、ゲート端子領域開口部８内でゲート端子４に達するコンタクトホール９Ａと、開口部３４内で共通電極５に達するコンタクトホール３６が形成される。
【０１０５】
続いて、ゲート絶縁層９上に酸化物半導体を成膜し、その上にフォトレジスト材を塗布する。そして、４回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、酸化物半導体をパターニングすることで、酸化物半導体膜１０および対向電極３５を同時に形成する。
【０１０６】
ＩｎＧａＺｎＯ膜をはじめとした一部の透明酸化物材料は紫外線等のエネルギー線を照射することで導電率が増加し、低抵抗化することが知られている。この技術を用いて、基板１の下面からエネルギー線を照射することで、対向電極３５を低抵抗化する。エネルギー線を基板１の下面から照射すると、ゲート電極２がマスクとなって、ＴＦＴ領域の酸化物半導体膜１０にはエネルギー線は照射されない。よって、ＴＦＴ５０のチャネル部ＣＮとなる酸化物半導体膜１０の抵抗は維持される。
【０１０７】
続いて、酸化物半導体膜１０および対向電極３５を覆うように第２導電膜を成膜し、その上にフォトレジスト材を塗布する。そして、５回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第２導電膜をパターニングすることで、ソース電極１１、ドレイン電極１２等を形成すると同時に、共通電極引出配線３７を形成する。共通電極引出配線３７は、コンタクトホール３６内から対向電極３５上まで延在するように形成され、共通電極５と対向電極３５を電気的に接続する。
【０１０８】
次に、ソース電極１１、ドレイン電極１２および共通電極引出配線３７を覆うように第３絶縁膜を成膜し、その上にフォトレジスト材を塗布する。そして、６回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第３絶縁膜をパターニングすることで、層間絶縁膜３８を形成する。層間絶縁膜３８には、実施の形態１の保護絶縁層１６と同様に、ＴＦＴ部のドレイン電極１２の上に開口部３９が形成され、ゲート端子部のゲート端子４の上にコンタクトホール１８が形成され、ソース端子部のソース端子１４の上にコンタクトホール１９が形成される。
【０１０９】
その後、層間絶縁膜３８上に第３導電膜を成膜し、その上にフォトレジスト材を塗布する。そして、７回目の写真製版工程でフォトレジストパターンを形成し、当該フォトレジストパターンをマスクとして用いるエッチングにより、第３導電膜をパターニングすることで、画素電極１７を形成する。画素電極１７は、櫛歯形状あるいは格子形状にパターニングされる。
【０１１０】
以上の工程により、図１９に示したＴＦＴ基板の構成が得られる。
【０１１１】
実施の形態２によれば、実施の形態１と同様の効果を奏するＦＦＳモードのＴＦＴ基板を得ることができる。一般に、ＦＦＳモードのＴＦＴ基板は、ＴＮモードのＴＦＴ基板と比べて、高視野角、高コントラストかつ高透過率という特徴を持つ。また、本実施の形態に係るＴＦＴ基板は、実施の形態１と同様のマスク枚数で、生産性良く製造することができる。
【０１１２】
実施の形態２では、絶縁層６とゲート絶縁層９との積層膜上に設けられた下部電極を対向電極３５とし、下部電極の上に層間絶縁膜３８を介して設けられた上部電極を画素電極１７とした構成を示したが、反対に、下部電極を画素電極とし、上部電極を対向電極としてもよい。どちらの場合でも、上部電極は櫛歯形状または格子形状に形成される。
【０１１３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【０１１４】
１  基板、２  ゲート電極、３  ゲート配線、４  ゲート端子、５  共通電極、６  絶縁層、７  ＴＦＴ領域開口部、８  ゲート端子領域開口部、９  ゲート絶縁層、９Ａ  コンタクトホール、１０  酸化物半導体膜、１１  ソース電極、１２  ドレイン電極、１３  ソース配線、１４  ソース端子、１５  ゲート端子引出線、１６  保護絶縁層、１７  画素電極、１８，１９  コンタクトホール、２０  ゲート端子パッド、２１  ソース端子パッド、２２  ショートリング配線、２３，２４，２５Ａ，２５Ｂ  保護回路ゲート電極、２６Ａ〜２６Ｄ  開口部、２７Ａ〜２７Ｄ  コンタクトホール、２８Ａ，２８Ｂ  保護回路酸化物半導体膜、２９Ａ，２９Ｂ，３０，３１  保護回路ソース・ドレイン電極、３２  開口部、３３  コンタクトホール、３４  開口部、３５  対向電極、３６  コンタクトホール、３７  共通電極引出配線、３８  層間絶縁膜、３９  開口部、５０  ＴＦＴ、ＣＮ  チャネル部。
【図１】
2019212855.tif 000003
【図２】
2019212855.tif 000004
【図３】
2019212855.tif 000005
【図４】
2019212855.tif 000006
【図５】
2019212855.tif 000007
【図６】
2019212855.tif 000008
【図７】
2019212855.tif 000009
【図８】
2019212855.tif 000010
【図９】
2019212855.tif 000011
【図１０】
2019212855.tif 000012
【図１１】
2019212855.tif 000013
【図１２】
2019212855.tif 000014
【図１３】
2019212855.tif 000015
【図１４】
2019212855.tif 000016
【図１５】
2019212855.tif 000017
【図１６】
2019212855.tif 000018
【図１７】
2019212855.tif 000019
【図１８】
2019212855.tif 000020
【図１９】
2019212855.tif 000021