(57)【要約】      （修正有）【課題】軽負荷時における電圧変換効率のばらつきを抑えた半導体装置を提供する。【解決手段】半導体装置（ＤＣ−ＤＣコンバータ）１は、充電用スイッチング素子１２と、放電用スイッチング素子１１と、出力用インダクタ１３と、出力用コンデンサ１４と、放電側逆流電流検出回路２１と、制御部５０と、を備える。放電側逆流電流検出回路２１は、放電用スイッチング素子１１及び充電用スイッチング素子１２がオフのとき、放電用スイッチング素子１１のボディダイオードにソース側端部からドレイン側端部へ流れる放電側逆流電流の発生を監視し、放電側逆流電流を検出すると放電側逆流電流検出信号を制御部５０へ供給する。制御部５０は、放電側逆流電流検出信号が供給されると、放電用スイッチング素子１１のオン期間を長く設定した制御信号を放電用スイッチング素子１１へ供給する。【選択図】図８
2019103199.tif 000002
【特許請求の範囲】
【請求項１】
充電用スイッチング素子と、
放電用スイッチング素子と、
出力用インダクタと、
出力用コンデンサと、
放電側逆流電流検出回路と、
制御部と、
を備え、
前記充電用スイッチング素子は、ソース側端部が高電位電源と接続され、ドレイン側端部が前記放電用スイッチング素子のドレイン側端部及び前記出力用インダクタの第１の端部と接続され、
前記放電用スイッチング素子は、ソース側端部が低電位電源と接続され、ドレイン側端部が前記充電用スイッチング素子の前記ドレイン側端部及び前記出力用インダクタの第１の端部と接続され、
前記出力用インダクタは、第２の端部が前記出力用コンデンサの第１の電極と接続され、
前記出力用コンデンサは、第２の電極が前記低電位電源と接続され、
前記放電側逆流電流検出回路は、前記放電用スイッチング素子及び前記充電用スイッチング素子がオフのとき、前記放電用スイッチング素子のボディダイオードに前記ソース側端部から前記ドレイン側端部へ流れる放電側逆流電流の発生を監視し、前記放電側逆流電流を検出すると放電側逆流電流検出信号を前記制御部へ供給し、
前記制御部は、前記放電側逆流電流検出信号が供給されると、前記放電用スイッチング素子のオン期間を長く設定した制御信号を前記放電用スイッチング素子へ供給する、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記制御部は、前記放電用スイッチング素子の前記オン期間を設定するオン期間設定部と、論理部と、を備え、
前記オン期間設定部は、前記放電側逆流電流検出信号が供給されると、前記オン期間を長く設定するオン期間設定信号を生成し、
前記論理部は、前記オン期間設定信号に基づいて、前記オン期間を長く設定した前記制御信号を前記放電用スイッチング素子へ供給する、
半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記オン期間設定部は、入力側の前記オン期間設定信号に対し、前記オン期間を所定の期間分長くした新たな前記オン期間設定信号を生成する複数のオン期間調整回路と、それぞれの前記オン期間調整回路に対応する複数のオン期間調整用スイッチング素子と、を備え、
複数の前記オン期間調整回路は、直列に接続され、
それぞれの前記オン期間調整回路の出力端は、対応する前記オン期間調整用スイッチング素子を介して前記オン期間設定部の出力端と接続され、
前記オン期間設定部は、前記放電側逆流電流検出信号が供給されると、現在オンしている前記オン期間調整用スイッチング素子をオフし、１段下流の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンする、
半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記制御部は、動作開始時には、上流端の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンする、
半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記放電側逆流電流検出回路は、コンパレータで構成され、正側入力端がオフセット電源を介して前記放電用スイッチング素子の前記ソース側端部と接続され、負側入力端が前記放電用スイッチング素子の前記ドレイン側端部と接続されており、前記正側入力端の電位が前記負側入力端の電位より高いとき、前記放電側逆流電流検出信号を前記制御部へ供給する、
半導体装置。
【請求項６】
充電用スイッチング素子と、
放電用スイッチング素子と、
出力用インダクタと、
出力用コンデンサと、
充電側逆流電流検出回路と、
放電側逆流電流検出回路と、
制御部と、
を備え、
前記充電用スイッチング素子は、ソース側端部が高電位電源と接続され、ドレイン側端部が前記放電用スイッチング素子のドレイン側端部及び前記出力用インダクタの第１の端部と接続され、
前記放電用スイッチング素子は、ソース側端部が低電位電源と接続され、ドレイン側端部が前記充電用スイッチング素子の前記ドレイン側端部及び前記出力用インダクタの第１の端部と接続され、
前記出力用インダクタは、第２の端部が前記出力用コンデンサの第１の電極と接続され、
前記出力用コンデンサは、第２の電極が前記低電位電源と接続され、
前記充電側逆流電流検出回路は、前記放電用スイッチング素子及び前記充電用スイッチング素子がオフのとき、前記充電用スイッチング素子のボディダイオードに前記ドレイン側端部から前記ソース側端部へ流れる充電側逆流電流の発生を監視し、前記充電側逆流電流を検出すると充電側逆流電流検出信号を前記制御部へ供給し、
前記放電側逆流電流検出回路は、前記放電用スイッチング素子及び前記充電用スイッチング素子がオフのとき、前記放電用スイッチング素子のボディダイオードに前記ソース側端部から前記ドレイン側端部へ流れる放電側逆流電流の発生を監視し、前記放電側逆流電流を検出すると放電側逆流電流検出信号を前記制御部へ供給し、
前記制御部は、前記充電側逆流電流検出信号が供給されると、前記放電用スイッチング素子のオン期間を短く設定した制御信号を前記放電用スイッチング素子へ供給し、前記放電側逆流電流検出信号が供給されると、前記放電用スイッチング素子のオン期間を長く設定した前記制御信号を前記放電用スイッチング素子へ供給する、
半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記制御部は、前記放電用スイッチング素子の前記オン期間を設定するオン期間設定部と、論理部と、を備え、
前記オン期間設定部は、前記充電側逆流電流検出信号が供給されると、前記オン期間を短く設定するオン期間設定信号を生成し、前記放電側逆流電流検出信号が供給されると、前記オン期間を長く設定する前記オン期間設定信号を生成し、
前記論理部は、前記オン期間を短く設定する前記オン期間設定信号に基づいて、前記オン期間を短く設定した前記制御信号を前記放電用スイッチング素子へ供給し、前記オン期間を長く設定する前記オン期間設定信号に基づいて、前記オン期間を長く設定した前記制御信号を前記放電用スイッチング素子へ供給する、
半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記オン期間設定部は、入力側の前記オン期間設定信号に対し、前記オン期間を所定の期間分長くした新たな前記オン期間設定信号を生成する複数のオン期間調整回路と、それぞれの前記オン期間調整回路に対応する複数のオン期間調整用スイッチング素子と、を備え、
複数の前記オン期間調整回路は、直列に接続され、
それぞれの前記オン期間調整回路の出力端は、対応する前記オン期間調整用スイッチング素子を介して前記オン期間設定部の出力端と接続され、
前記オン期間設定部は、前記充電側逆流電流検出信号が供給されると、現在オンしている前記オン期間調整用スイッチング素子をオフし、１段上流の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンし、前記放電側逆流電流検出信号が供給されると、現在オンしている前記オン期間調整用スイッチング素子をオフし、１段下流の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンする、
半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記制御部は、動作開始時には、中段の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンする、
半導体装置。
【請求項１０】
請求項６に記載の半導体装置において、
前記充電側逆流電流検出回路は、コンパレータで構成され、正側入力端が前記放電用スイッチング素子の前記ドレイン側端部と接続され、負側入力端がオフセット電源を介して前記充電用スイッチング素子の前記ソース側端部と接続されており、前記正側入力端の電位が前記負側入力端の電位より高いとき、前記充電側逆流電流検出信号を前記制御部へ供給し、
前記放電側逆流電流検出回路は、コンパレータで構成され、正側入力端がオフセット電源を介して前記放電用スイッチング素子の前記ソース側端部と接続され、負側入力端が前記放電用スイッチング素子の前記ドレイン側端部と接続されており、前記正側入力端の電位が前記負側入力端の電位より高いとき、前記放電側逆流電流検出信号を前記制御部へ供給する、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
ノートＰＣなどのモバイル機器には、電圧変換用のコンバータが搭載されている。コンバータには、軽負荷時（例えばスタンバイ時）における電圧変換効率の向上が要求される。このため、これらの機器には、同期整流コンバータが用いられ、同期整流コンバータにおいてダイオードエミュレーションと呼ばれる制御が行われる。
【０００３】
例えば、特許文献１には、負荷急変応答性が良好で且つ効率も良好な同期整流コンバータが開示されている。
【０００４】
具体的には、同期整流コンバータは、誘導素子と、誘導素子と入力端子の一端間に接続された第１スイッチング素子と、誘導素子と入力端子の他端間に接続された第２スイッチング素子と、誘導素子と入力端子の他端間に接続された容量素子と、容量素子の電圧に応じて第１スイッチング素子および第２スイッチング素子を交互に導通させる制御信号を出力する制御回路と、第２スイッチング素子の電流の反転を検出して反転信号を出力する電流反転検出回路と、反転信号を遅延する遅延回路と、遅延反転信号に応じて第２スイッチング素子を遮断するように制御信号を変化させる同期整流リセット回路と、出力電流低下検出信号を出力する軽負荷状態検出部と、出力電流低下検出信号発生から低下する遅延制御信号を発生する遅延制御回路と、を有し、遅延制御信号に応じて遅延反転信号の遅延量を変化させる。
【０００５】
特許文献１の同期整流コンバータでは、電流反転検出回路が第２スイッチング素子の電流がゼロになったことを検出すると、制御回路は、第２スイッチング素子をオフするように制御する。これにより、第２スイッチング素子がオフしてから次に第１スイッチング素子がオンするまでの期間、第１スイッチング素子および第２スイッチング素子がオフとなり、インダクタへの電流供給が中断し、電流供給が不連続となる。このように、第２スイッチング素子における電流の逆流を防止する制御が、ダイオードエミュレーションと呼ばれる制御である。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１５４６７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、製造過程においては、一般的に回路素子の加工精度にばらつきが生じてしまう。そうすると、放電用の第２スイッチング素子をオフするタイミングにばらつきが生じてしまう。
【０００８】
例えば、放電電流がゼロになる前のタイミングで第２スイッチング素子がオフになると、第２スイッチング素子とインダクタとを接続するノードの電位が低下し、第２スイッチング素子のボディダイオードを介して低電位電源からインダクタに向けて逆流電流が流れる。このような逆流電流が発生すると、同期整流型ＤＣ−ＤＣコンバータの電圧変換効率が低下する。
【０００９】
また、放電電流がゼロになった後も第２スイッチング素子がオンであると、第２スイッチング素子に流れる放電電流は逆流してしまう。このような遅いタイミングで第２スイッチング素子がオフになると、第１スイッチング素子とインダクタとを接続するノードの電位が上昇し、第１スイッチング素子のボディダイオードを介してインダクタから高電位電源に向けて逆流電流が流れる。このような逆流電流が発生した場合にも、同期整流型ＤＣ−ＤＣコンバータの電圧変換効率は低下する。
【００１０】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本明細書には、複数の実施の形態の半導体装置が記載されているが、一実施の形態の半導体装置を述べると、次の通りである。半導体装置は、充電用スイッチング素子と、放電用スイッチング素子と、出力用インダクタと、出力用コンデンサと、放電側逆流電流検出回路と、制御部と、を備えている。充電用スイッチング素子は、ソース側端部が高電位電源と接続され、ドレイン側端部が放電用スイッチング素子のドレイン側端部及び出力用インダクタの第１の端部と接続されている。放電用スイッチング素子は、ソース側端部が低電位電源と接続され、ドレイン側端部が充電用スイッチング素子のドレイン側端部及び出力用インダクタの第１の端部と接続されている。出力用インダクタは、第２の端部が出力用コンデンサの第１の電極と接続されている。出力用コンデンサは、第２の電極が低電位電源と接続されている。
【００１２】
放電側逆流電流検出回路は、放電用スイッチング素子及び充電用スイッチング素子がオフのとき、放電用スイッチング素子のボディダイオードにソース側端部からドレイン側端部へ流れる放電側逆流電流の発生を監視し、放電側逆流電流を検出すると放電側逆流電流検出信号を制御部へ供給する。制御部は、放電側逆流電流検出信号が供給されると、放電用スイッチング素子のオン期間を長く設定した制御信号を放電用スイッチング素子へ供給する。
【発明の効果】
【００１３】
一実施の形態によれば、軽負荷時における電圧変換効率の低下を抑えることが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１に係る同期整流型ＤＣ−ＤＣコンバータの構成の一例を示す回路図である。
【図２】本発明の実施の形態１に係るオン期間設定信号生成回路の構成の一例を示す回路図である。
【図３】本発明の実施の形態１に係るオン期間調整回路の詳細を説明する図である。
【図４】本発明の実施の形態１に係るオン期間設定信号生成回路において生成されるオン期間設定信号の例を示す図である。
【図５】本発明の実施の形態１に係るトランスミッションゲートの構成の一例を示す図である。
【図６】本発明の実施の形態１に係るオン期間調整の一例を示すタイミングチャート図である。
【図７】本発明の実施の形態１に係るオン期間調整のその他の例を示すタイミングチャート図である。
【図８】本発明の実施の形態２に係る同期整流型ＤＣ−ＤＣコンバータの構成の一例を示す回路図である。
【図９】本発明の実施の形態３に係る同期整流型ＤＣ−ＤＣコンバータの構成の一例を示す回路図である。
【図１０】本発明者が検討した同期整流型ＤＣ−ＤＣコンバータの構成を示す回路図である。
【図１１】本発明者が検討した同期整流型ＤＣ−ＤＣコンバータのタイミングチャート図である。
【図１２】本発明者が検討した同期整流型ＤＣ−ＤＣコンバータのタイミングチャート図である。
【図１３】本発明者が検討した同期整流型ＤＣ−ＤＣコンバータのタイミングチャート図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するためのすべての図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１６】
（実施の形態１）
＜同期整流型ＤＣ−ＤＣコンバータの構成＞
＜本発明者が検討した同期整流型ＤＣ−ＤＣコンバータ＞
まず、本発明者が検討した同期整流型ＤＣ−ＤＣコンバータについて検討する。図１０は、本発明者が検討した同期整流型ＤＣ−ＤＣコンバータの構成を示す回路図である。
【００１７】
本発明者が検討した同期整流型ＤＣ−ＤＣコンバータ１００は、図１０に示すように、放電用スイッチング素子１１、充電用スイッチング素子１２、出力用インダクタ１３、出力用コンデンサ１４、放電側逆流電流検出回路２１、制御部１５０、フィードバック回路６０等を備えている。
【００１８】
充電用スイッチング素子１２は、出力用インダクタ１３及び出力用コンデンサ１４の充電電流を制御する回路である。充電用スイッチング素子１２は、例えば、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成される。充電用スイッチング素子１２のソース側端部は、高電位電源ＶＩＮと接続されている。充電用スイッチング素子１２のドレイン側端部は、ノード８１と接続されており、ノード８１を介して放電用スイッチング素子１１のドレイン側端部及び出力用インダクタ１３の第１の端部と接続されている。充電用スイッチング素子１２のゲートは、制御部１５０と接続されている。放電用スイッチング素子１１は、制御部１５０から供給される信号に基づいてオン・オフを切り換える。
【００１９】
放電用スイッチング素子１１は、出力用インダクタ１３の放電電流を制御する回路である。放電用スイッチング素子１１も、例えば、ＮＭＯＳで構成される。放電用スイッチング素子１１のソース側端部は、低電位電源と接続される。なお、図１０では、放電用スイッチング素子１１のソース側端部は接地されている。放電用スイッチング素子１１のドレイン側端部は、ノード８１と接続されており、ノード８１を介して充電用スイッチング素子１２のドレイン側端部及び出力用インダクタ１３の第１の端部と接続されている。放電用スイッチング素子１１のゲートは、制御部１５０と接続されている。放電用スイッチング素子１１は、制御部１５０から供給される信号に応じてオン・オフを切り換える。
【００２０】
出力用インダクタ１３及び出力用コンデンサ１４は、高電位電源ＶＩＮから充電電流が供給されることによりエネルギーを蓄積する回路である。出力用インダクタ１３の第２の端部は、出力用コンデンサ１４の第１の電極及び同期整流型ＤＣ−ＤＣコンバータ１の出力端９１と接続されている。出力用コンデンサ１４の第２の電極は、低電位電源と接続される。なお、図１０では、出力用コンデンサの第２の電極は接地されている。
【００２１】
抵抗素子９２の一方の端部は抵抗素子９３の一方の端部と接続されている。抵抗素子９２の他方の端部は、同期整流型ＤＣ−ＤＣコンバータ１の出力端９１と接続されている。抵抗素子９３の他方の端部は、低電位電源と接続されている。このように、抵抗素子９２、９３は直列に接続されている。抵抗素子９２、９３のそれぞれの一方の端部は、フィードバック回路６０と接続されている。
【００２２】
放電側逆流電流検出回路２１は、充電用スイッチング素子１２及び放電用スイッチング素子１１がオフのとき、放電用スイッチング素子１１における放電側逆流電流の発生を監視する回路である。ここで、放電側逆流電流とは、放電用スイッチング素子１１のボディダイオードにソース側端部からドレイン側端部へ流れる電流である。
【００２３】
放電側逆流電流検出回路２１の正側入力端（＋）は、オフセット電源２１ａを介して、放電用スイッチング素子１１のソース側端部と接続されている。放電側逆流電流検出回路２１の負側入力端（−）は、放電用スイッチング素子１１のドレイン側端部と接続されている。放電側逆流電流検出回路２１の出力端は、制御部１５０と接続されている。オフセット電源２１ａが接続されていることにより、放電側逆流電流検出回路２１の正側入力端は、放電側逆流電流の発生を事前に検出し、制御部１５０は、放電電流が０［Ａ］となる適切なタイミングに合わせて放電用スイッチング素子１１をオフすることができる。
【００２４】
放電側逆流電流検出回路２１は、正側入力端の電位と、負側入力端の電位とを比較することにより、放電用スイッチング素子１１のボディダイオードにおける放電側逆流電流の発生を監視する。具体的には、正側入力端（＋）の電位が負側入力端（−）の電位より高いとき、放電側逆流電流検出回路２１は、放電用スイッチング素子１１において放電側逆流電流を検出したと認識し、放電側逆流電流検出信号を制御部１５０へ供給する。ここでは、正側入力端にオフセット電源２１ａが設けられているので、放電側逆流電流検出回路２１は、放電側逆流電流が発生する直前に放電側逆流電流検出信号を供給することができる。
【００２５】
フィードバック回路６０は、出力用インダクタ１３を充電するタイミングを監視する回路である。フィードバック回路６０は、フィードバックコンパレータ６１、充電開始信号生成回路６２を備えている。フィードバックコンパレータ６１の正側入力端（＋）は、図示しない基準電圧設定回路と接続されている。フィードバックコンパレータ６１の正側入力端には、基準電圧設定回路からリファレンス電圧Ｖｒｅｆが印加される。
【００２６】
フィードバックコンパレータ６１の負側入力端（−）は、抵抗素子９２、９３の一方の端部と接続されている。フィードバックコンパレータ６１の負側入力端には、抵抗素子９２を介して、同期整流型ＤＣ−ＤＣコンバータ１の出力電圧Ｖｏが印加される。フィードバックコンパレータ６１の出力端は、充電開始信号生成回路６２と接続されている。
【００２７】
フィードバックコンパレータ６１は、正側入力端のリファレンス電圧Ｖｒｅｆと、負側入力端の出力電圧Ｖｏとを比較することにより、出力用インダクタ１３を充電するタイミングを監視する。負側入力端の出力電圧Ｖｏが正側入力端のリファレンス電圧Ｖｒｅｆより小さくなると、フィードバックコンパレータ６１は、出力用インダクタ１３の充電タイミングであると認識し、充電要求信号を充電開始信号生成回路６２へ供給する。
【００２８】
充電開始信号生成回路６２は、フィードバックコンパレータ６１の出力端及び制御部１５０と接続されている。充電開始信号生成回路６２は、フィードバックコンパレータ６１から充電要求信号が供給されると、所定の期間、充電開始信号を制御部１５０へ供給する。
【００２９】
制御部１５０は、充電用スイッチング素子１２及び放電用スイッチング素子１１のオン・オフの切り換えを行う回路である。制御部１５０は、充電開始信号生成回路６２から供給される充電開始信号に基づいて、充電用スイッチング素子１２の制御を行う。制御部１５０は、充電開始信号が供給されている期間、充電用スイッチング素子１２をオンして、出力用インダクタ１３及び出力用コンデンサ１４を充電する。
【００３０】
制御部１５０は、充電用スイッチング素子１２をオフすると、放電用スイッチング素子１１をオンする。そして、放電用スイッチング素子１１がオンしているときに、放電側逆流電流検出信号が供給されると、制御部１５０は、放電用スイッチング素子１１をオフする。
【００３１】
＜＜本発明者が検討した同期整流型ＤＣ−ＤＣコンバータにおける問題点＞＞
図１１〜１３は、本発明者が検討した同期整流型ＤＣ−ＤＣコンバータのタイミングチャート図である。図１１は、適切なタイミングで放電用スイッチング素子１１がオフになる場合を示している。図１２は、適切なタイミングよりも早いタイミングで放電用スイッチング素子１１がオフになる場合を示している。図１３は、適切なタイミングよりも遅いタイミングで放電用スイッチング素子１１がオフになる場合を示している。
【００３２】
図１１〜１３には、出力電圧Ｖｏ、フィードバックコンパレータ６１から供給される充電要求信号、充電開始信号生成回路６２から供給される充電開始信号、ノード８１、放電用スイッチング素子１１のゲートの各電位、及び出力用インダクタ１３の出力電流ＩＬの波形が示されている。適切なタイミングで放電用スイッチング素子１１がオフになれば、図１１に示すように、ノード８１の電位はすぐに０［Ｖ］から出力電圧Ｖｏへ変化する。
【００３３】
しかし、製造工程における素子のばらつきが発生すると、放電用スイッチング素子１１をオフにするタイミングがずれてしまう場合がある。例えば、適切なタイミングよりも早い場合、図１２に示すように、放電電流が０［Ａ］になる前に放電用スイッチング素子１１がオフになる。そうすると、ノード８１の電位が一時的に０［Ｖ］以下に低下し、放電側逆流電流が発生する。そして、ダイオード整流により、出力用インダクタ１３の出力電流ＩＬが０［Ａ］になると、ノード８１の電位は出力電圧Ｖｏへ変化する。
【００３４】
例えば、適切なタイミングよりも遅い場合、図１３に示すように、放電電流が０［Ａ］以下になってから放電用スイッチング素子１１がオフになる。そうすると、ノード８１の電位が一時的に高電位電源よりも高い電位まで上昇し、充電側逆流電流が発生する。そして、ダイオード整流により、出力用インダクタ１３の出力電流ＩＬが０［Ａ］まで回復すると、ノード８１の電位は出力電圧Ｖｏへ変化する。
【００３５】
このように、充電側スイッチング素子１１をオフするタイミングがずれると、放電側逆流電流又は充電側逆流電流が一時的に流れるので、電圧変換効率が低下してしまうが、本発明者が検討した同期整流型ＤＣ−ＤＣコンバータでは、放電側スイッチング素子１１をオフするタイミングが適切なタイミングからずれても、これを調整することができなかった。
【００３６】
＜本実施の形態に係るＤＣ−ＤＣコンバータ＞
次に、本実施の形態に係るＤＣ−ＤＣコンバータについて説明する。なお、図１の回路図は、図１０と類似しているため、同一の構成要素には同一の符号を付し、詳細な説明は省略する。
【００３７】
図１は、本発明の実施の形態１に係る同期整流型ＤＣ−ＤＣコンバータの構成の一例を示す回路図である。
【００３８】
同期整流型ＤＣ−ＤＣコンバータ（半導体装置）１は、図１に示すように、放電用スイッチング素子１１、充電用スイッチング素子１２、出力用インダクタ１３、出力用コンデンサ１４、放電側逆流電流検出回路２１、充電側逆流電流検出回路２２、制御部５０、フィードバック回路６０等を備えている。
【００３９】
放電用スイッチング素子１１、充電用スイッチング素子１２、放電側逆流電流検出回路２１、充電側逆流電流検出回路２２、制御部５０、フィードバック回路６０は、図１に示すように、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）として構成されてもよい。
【００４０】
充電用スイッチング素子１２は、出力用インダクタ１３及び出力用コンデンサ１４の充電電流を制御する回路である。充電用スイッチング素子１２は、例えば、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成される。充電用スイッチング素子１２のソース側端部は、高電位電源ＶＩＮと接続されている。充電用スイッチング素子１２のドレイン側端部は、ノード８１と接続されており、ノード８１を介して放電用スイッチング素子１１のドレイン側端部及び出力用インダクタ１３の第１の端部と接続されている。充電用スイッチング素子１２のゲートは、制御部５０と接続されている。充電用スイッチング素子１２は、制御部５０から供給される信号に基づいてオン・オフを切り換える。
【００４１】
図１に示す放電用スイッチング素子１１のゲートは、制御部５０と接続されている。
【００４２】
充電側逆流電流検出回路２２は、充電用スイッチング素子１２及び放電用スイッチング素子１１がオフのとき、充電用スイッチング素子１２における充電側逆流電流の発生を監視する回路である。ここで、充電側逆流電流とは、充電用スイッチング素子１２のボディダイオードにドレイン側端部からソース側端部へ流れる電流である。
【００４３】
充電側逆流電流検出回路２２は、コンパレータで構成されている。充電側逆流電流検出回路２２の正側入力端（＋）は、充電用スイッチング素子１２のドレイン側端部と接続されている。充電側逆流電流検出回路２２の負側入力端（−）は、オフセット電源２２ａを介して、充電用スイッチング素子１２のソース側端部と接続されている。充電側逆流電流検出回路２２の出力端は、制御部５０と接続されている。
【００４４】
充電側逆流電流検出回路２２は、正側入力端の電位と、負側入力端の電位とを比較することにより、充電用スイッチング素子１２における充電側逆流電流の発生を監視する。具体的には、正側入力端（＋）の電位が負側入力端（−）の電位より高いとき、充電側逆流電流検出回路２２は、充電用スイッチング素子１２において充電側逆流電流を検出したと認識し、充電側逆流電流検出信号を制御部５０へ供給する。本実施の形態では、負側入力端にオフセット電源２２ａが設けられているので、充電側逆流電流検出回路２２は、充電側逆流電流が発生する直前に充電側逆流電流検出信号を供給することができる。
【００４５】
図１に示す放電側逆流電流検出回路２１の出力端は、制御部５０と接続されている。正側入力端（＋）の電位が負側入力端（−）の電位より高いとき、放電側逆流電流検出回路２１は、放電用スイッチング素子１１において放電側逆流電流を検出したと認識し、放電側逆流電流検出信号を制御部５０へ供給する。
【００４６】
制御部５０は、図１に示すように、オン期間設定部３０及び論理部４０を備えている。オン期間設定部３０は、放電用スイッチング素子１１のオン期間を設定するオン期間設定信号を生成する回路ブロックである。オン期間設定部３０は、放電側逆流電流検出通知回路３１、充電側逆流電流検出通知回路３２、オン期間調整信号生成回路３３及びオン期間設定信号生成回路３４を備えている。
【００４７】
充電側逆流電流検出通知回路３２は、放電用スイッチング素子１１のオン期間を短くすることを要求する回路である。充電側逆流電流検出通知回路３２は、充電側逆流電流検出回路２２の出力端及びオン期間調整信号生成回路３３と接続されている。充電側逆流電流検出通知回路３２は、充電側逆流電流検出回路２２から充電側逆流電流検出信号が供給されると、放電用スイッチング素子１１のオン期間を短くすることを要求する第２のオン期間調整要求信号をオン期間調整信号生成回路３３へ供給する。
【００４８】
放電側逆流電流検出通知回路３１は、放電用スイッチング素子１１のオン期間を長くすることを要求する回路である。放電側逆流電流検出通知回路３１は、放電側逆流電流検出回路２１の出力端及びオン期間調整信号生成回路３３と接続されている。放電側逆流電流検出通知回路３１は、放電側逆流電流検出回路２１から放電側逆流電流検出信号が供給されると、放電用スイッチング素子１１のオン期間を長くすることを要求する第１のオン期間調整要求信号をオン期間調整信号生成回路３３へ供給する。
【００４９】
オン期間調整信号生成回路３３は、放電用スイッチング素子１１のオン期間を調整するオン期間調整信号を生成する回路である。オン期間調整信号生成回路３３は、放電側逆流電流検出通知回路３１、充電側逆流電流検出通知回路３２、及びオン期間設定信号生成回路３４と接続されている。オン期間調整信号生成回路３３は、生成したオン期間調整信号をオン期間設定信号生成回路３４へ供給する。
【００５０】
オン期間調整信号生成回路３３は、第１のオン期間調整要求信号が供給されると、放電用スイッチング素子１１のオン期間を長くするオン期間調整信号を生成する。一方、オン期間調整信号生成回路３３は、第２のオン期間調整要求信号が供給されると、放電用スイッチング素子１１のオン期間を短くするオン期間調整信号を生成する。
【００５１】
図２は、本発明の実施の形態１に係るオン期間設定信号生成回路の構成の一例を示す回路図である。オン期間設定信号生成回路３４は、オン期間調整信号に基づいて、オン期間を調整したオン信号設定信号を生成する回路である。オン期間設定信号生成回路３４は、図２に示すように、複数のオン期間調整回路３５（３５＿０〜３５＿ｎ）、及びそれぞれのオン期間調整回路３５＿０〜３５＿ｎに対応する複数のオン期間調整用スイッチング素子３６（３６＿０〜３６＿ｎ）を備えている。
【００５２】
上流端である１段目のオン期間調整回路３５＿０の入力端は、論理部４０と接続されている。２段目以降のオン期間調整回路３５＿１〜３５＿ｎの入力端は、ノードＡ０〜Ａｎ−１を介して、１段上流のオン期間調整回路３５＿０〜３５＿ｎ−１の出力端とそれぞれ接続されている。このように、オン期間調整回路３５＿０〜３５＿ｎは、直列に接続されている。
【００５３】
オン期間調整回路３５＿０〜３５＿ｎは、入力側のオン期間設定信号に対し、オン期間を所定の期間分長くした新たなオン期間設定信号を生成する。具体的には、オン期間調整回路３５＿０〜３５＿ｎは、入力端に供給されたオン期間設定信号（入力信号）のパルス幅を所定の期間分長くした新たなオン期間設定信号（出力信号）を生成する。
【００５４】
オン期間調整回路３５＿０の入力端は、論理部４０と接続されており、オン期間調整回路３５＿０の入力端には、論理部４０から、未調整のオン期間設定信号が供給される。
【００５５】
図３は、本発明の実施の形態１に係るオン期間調整回路の詳細を説明する図である。図３（ａ）は、オン期間調整回路の構成の一例を示す回路図であり、図３（ｂ）は、オン期間調整回路における入力信号と出力信号とを対比して示すタイミングチャート図である。
【００５６】
オン期間調整回路３５は、図３（ａ）に示す遅延回路で構成されている。オン期間調整回路３５は、図３（ａ）に示すように、トランジスタ３５ａ〜３５ｄ、抵抗素子３５ｅ、及び容量素子３５ｆを備えている。トランジスタ３５ａ、３５ｃはＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  ＭＯＳ）で構成され、トランジスタ３５ｂ、３５ｄはＮＭＯＳで構成される。トランジスタ３５ａ、３５ｂは、抵抗素子３５ｅを介して直列に接続され、トランジスタ３５ｃ、３５ｄも直列に接続される。トランジスタ３５ａ、３５ｃのソース側端部は高電位電源と接続され、トランジスタ３５ｂ、３５ｄのソース側端部は低電位電源と接続されている。したがって、トランジスタ３５ａ、３５ｂは入力側インバータを構成し、トランジスタ３５ｃ、３５ｄは、出力側インバータを構成する。トランジスタ３５ａ、３５ｂのゲート、すなわち、入力側インバータの入力端には入力信号が供給される。
【００５７】
ノード３５ｎは、抵抗素子３５ｅ及びトランジスタ３５ｂのドレイン側端部、すなわち、入力側インバータの出力端と接続されている。また、ノード３５ｎは、容量素子３５ｆの第１の電極と接続されている。また、ノード３５ｎは、トランジスタ３５ｃ、３５ｄのゲート、すなわち、出力側インバータの入力端と接続されている。容量素子３５ｆの第２の電極は、低電位電源と接続されている。トランジスタ３５ｃ、３５ｄのドレイン側端部、すなわち、出力側インバータの出力端は出力信号を供給する。
【００５８】
オン期間調整回路３５は、抵抗素子３５ｅの抵抗値及び容量素子３５ｆの容量値に基づいて、図３（ｂ）に示すように、入力信号のパルス幅ｔｉｎを遅延時間ｔｄｌｙ分長くしたパルス幅ｔｏｕｔ（ｔｉｎ＋ｔｄｌｙ）の出力信号を生成する。したがって、図３（ｂ）に示すように、出力信号は、入力信号の入力とほぼ同時に立ち上がり、入力信号が立ち下がってから所定の遅延時間ｔｄｌｙが経過した後に立ち下がる。オン期間調整回路３５は、抵抗素子３５ｅの抵抗値及び容量素子３５ｆの容量値を変更することにより、遅延時間ｔｄｌｙを調整することができる。
【００５９】
図４は、本発明の実施の形態１に係るオン期間設定信号生成回路において生成されるオン期間設定信号の例を示す図である。図４には、オン期間調整回路３５＿０に供給される未調整のオン期間設定信号、及びオン期間調整回路３５＿０〜３５＿ｎから供給される調整後のオン期間設定信号がそれぞれ示されている。
【００６０】
図２に示すオン期間設定信号生成回路３４では、オン期間調整回路３５＿０は、入力信号のパルス幅を遅延時間ｔ１分長くするように構成され、オン期間調整回路３５＿１〜３５＿ｎは、入力信号のパルス幅を遅延時間ｔ２分長くなるように構成される。この場合、２段目以降のオン期間調整回路３５＿１〜３５＿ｎの遅延時間ｔ２は、１段目のオン期間調整回路３５＿０の遅延時間ｔ１よりも短く設定されることが好ましい。これにより、放電用スイッチング素子１１のオン期間を短い間隔で調整することができるので、放電用スイッチング素子１１のオン期間をより適切に設定することが可能となる。
【００６１】
図４に示す例では、オン期間調整回路３５＿０の入力端には、入力信号として、パルス幅ｔ０（ｔｉｎ）のオン期間設定信号が供給される。オン期間調整回路３５＿０は、入力信号のパルス幅を遅延時間ｔ１分長くしたパルス幅ｔｏｕｔ＿０（ｔ０＋ｔ１）のオン期間設定信号を供給する。
【００６２】
したがって、オン期間調整回路３５＿１の入力端には、入力信号として、パルス幅ｔｏｕｔ＿０のオン期間設定信号が供給される。オン期間調整回路３５＿１は、入力信号のパルス幅を遅延時間ｔ２分長くしたパルス幅ｔｏｕｔ＿１（ｔ０＋ｔ１＋ｔ２）のオン期間設定信号を供給する。
【００６３】
これ以降のオン期間調整回路３５においても同様の動作が実行される。そして、オン期間調整回路３５＿ｎは、パルス幅ｔｏｕｔ＿ｎ（ｔ０＋ｔ１＋ｎ×ｔ２）のオン期間設定信号を供給する。
【００６４】
オン期間調整用スイッチング素子３６（３６＿０〜３６＿ｎ）は、使用するオン期間調整回路３５を選択する回路である。それぞれのオン期間調整用スイッチング素子３６＿０〜３６＿ｎの入力端は、ノードＡ０〜Ａｎを介して、対応するオン期間調整回路３５＿０〜３５＿ｎの出力端とそれぞれ接続されている。オン期間調整用スイッチング素子３６＿０〜３６＿ｎの出力端は、図２に示すように、オン期間設定部３０の出力端でもあるノード３４ｎと接続されている。
【００６５】
オン期間調整用スイッチング素子３６＿０〜３６＿ｎは、トランスミッションゲート等のアナログスイッチで構成される。なお、以下では、トランスミッションゲートに対しても、オン期間調整用スイッチング素子と同一の符号を付す場合がある。
【００６６】
図５は、本発明の実施の形態１に係るトランスミッションゲートの構成の一例を示す図である。トランスミッションゲート３６は、図５に示すように、トランジスタ３６ｎ、３６ｐを備え、これらのトランジスタ３６ｎ、３６ｐが並列に接続されている。トランジスタ３６ｎはＮＭＯＳで構成され、トランジスタ３６ｐはＰＭＯＳで構成される。トランジスタ３６ｎ、３６ｐの一方の端部は、対応するオン期間調整回路３５の出力端と接続されている。トランジスタ３６ｎ、３６ｐの他方の端部は、ノード３４ｎと接続されている。
【００６７】
トランジスタ３６ｎ、３６ｐのゲートは、オン期間調整信号生成回路３３と接続されている。トランジスタ３６ｎ、３６ｐのゲートには、オン期間調整信号生成回路３３から一対のオン期間調整信号（Ｓ、／Ｓ）が供給される。なお、オン期間調整信号（／Ｓ）は、オン期間調整信号（Ｓ）の反転信号であることを示している。トランジスタ３６ｎのゲートには、オン期間調整信号（Ｓ）が供給され、トランジスタ３６ｐのゲートには、オン期間調整信号（／Ｓ）が供給される。
【００６８】
具体的には、トランスミッションゲート３６＿０〜３６＿ｎのトランジスタ３６ｎのゲートには、オン期間調整信号（Ｓ０）〜（Ｓｎ）がそれぞれ供給される。また、トランスミッションゲート３６＿０〜３６＿ｎのトランジスタ３６ｐのゲートには、オン期間調整信号（／Ｓ０）〜（／Ｓｎ）がそれぞれ供給される。
【００６９】
オン期間調整信号生成回路３３は、オン期間設定信号生成回路３４の各段において生成されるオン期間設定信号の中から、利用するオン期間設定信号の選択を行う回路である。オン期間調整信号生成回路３３は、すでに述べたように、それぞれのトランスミッションゲート３６＿０〜３６＿ｎに対し、図２に示す一対のオン期間調整信号（Ｓ０、／Ｓ０）〜（Ｓｎ、／Ｓｎ）をそれぞれ供給する。
【００７０】
具体的には、オン期間調整信号生成回路３３は、利用するオン期間設定信号が供給されたトランスミッションゲート３６に対し、ハイレベルのオン期間調整信号（Ｓ）及びローレベルのオン期間調整信号（／Ｓ）を供給する。また、オン期間調整信号生成回路３３は、これ以外のトランスミッションゲート３６に対し、ローレベルのオン期間調整信号（Ｓ）及びハイレベルのオン期間調整信号（／Ｓ）を供給する。
【００７１】
例えば、オン期間調整回路３５＿０から供給されるオン期間設定信号に基づいて放電用スイッチング素子１１のオン期間を調整する場合、オン期間調整信号生成回路３３は、トランスミッションゲート３６＿０のみをオンし、これ以外のトランスミッションゲート３６＿１〜３６＿ｎをオフするオン期間調整信号（Ｓ０、／Ｓ０）〜（Ｓｎ、／Ｓｎ）を供給する。
【００７２】
また同様に、例えば、オン期間調整回路３５＿２から供給されるオン期間設定信号に基づいて放電用スイッチング素子１１のオン期間を調整する場合、オン期間調整信号生成回路３３は、トランスミッションゲート３６＿２のみをオンし、これ以外のトランスミッションゲート３６＿０〜３６＿１、３６＿３〜３６＿ｎをオフするオン期間調整信号（Ｓ０、／Ｓ０）〜（Ｓｎ、／Ｓｎ）を供給する。
【００７３】
論理部４０は、図１に示すように、第１の論理回路４１及び第２の論理回路４２を備えている。第１の論理回路４１は、同期整流型ＤＣ−ＤＣコンバータ１の動作全般を制御する回路である。第１の論理回路４１は、フィードバック回路６０、充電用スイッチング素子１２のゲート、オン期間設定信号生成回路３４、及び第２の論理回路４２と接続されている。
【００７４】
第１の論理回路４１は、充電開始信号生成回路６２から供給される充電開始信号に基づいて、充電用スイッチング素子１２の制御を行う。第１の論理回路４１は、充電開始信号が供給されている期間、充電用スイッチング素子１２をオンして、出力用インダクタ１３及び出力用コンデンサ１４を充電する。
【００７５】
また、第１の論理回路４１は、放電用スイッチング素子１１の動作を規定するタイミング信号を第２の論理回路４２へ供給する。また、第１の論理回路４１は、オン期間未調整のオン期間設定信号をオン期間設定信号生成回路３４へ供給する。なお、オン期間未調整のオン期間設定信号では、オン期間が所定のオン期間よりも短くなるように設定される。例えば、未調整のオン期間設定信号のオン期間は、オン期間調整回路３５＿０から供給されるオン期間が、設計目標値となる所定の期間よりも短くなるように設定される。
【００７６】
未調整のオン期間設定信号のオン期間がこのように設定されるのは、製造工程におけるバラツキによりオン期間が長くなってしまったときに、オン期間を適切な値に短く設定することができなくなる場合があるからである。
【００７７】
第２の論理回路４２は、放電用スイッチング素子１１の動作を制御する回路である。第２の論理回路４２は、第１の論理回路４１及びオン期間設定信号生成回路３４と接続されている。第２の論理回路４２には、オン期間が調整されたオン期間設定信号がオン期間設定信号生成回路３４から供給される。第２の論理回路４２は、放電用スイッチング素子１１をオンするタイミング信号が第１の論理回路４１から供給されると、供給されるオン期間設定信号において設定された期間、放電用スイッチング素子１１をオンする制御信号を放電用スイッチング素子１１へ供給する。
【００７８】
充電開始信号生成回路６２は、フィードバックコンパレータ６１の出力端及び第１の論理回路４１と接続されている。充電開始信号生成回路６２は、フィードバックコンパレータ６１から充電要求信号が供給されると、所定の期間、充電開始信号を第１の論理回路４１へ供給する。
【００７９】
＜放電用スイッチング素子のオン期間の調整方法＞
＜＜オン期間を長くする場合の動作＞＞
次に、放電用スイッチング素子１１のオン期間の調整方法の具体例について説明する。まず、放電用スイッチング素子１１のオン期間を長くするときの動作について説明する。図６は、本発明の実施の形態１に係るオン期間調整の一例を示すタイミングチャート図である。図６には、ノード８１、調整後のオン期間設定信号、第１のオン期間調整要求信号、第２のオン期間調整要求信号、及びオン期間調整信号（Ｓ）の各電位の波形がそれぞれ示されている。なお、図６では、オン期間調整信号（／Ｓ）の波形は省略されている。
【００８０】
動作開始時、中段のオン期間調整回路３５＿ｉから供給されるオン期間設定信号が選択されているものとする。すなわち、オン期間調整信号生成回路３３は、上流端及び下流端以外の１つのトランスミッションゲート３６＿ｉをオンし、それ以外のトランスミッションゲート３６をオフするオン期間調整信号（Ｓ０、／Ｓ０）〜（Ｓｎ、／Ｓｎ）を供給する。オン期間調整信号（Ｓ）を例にして説明すると、オン期間調整信号生成回路３３は、ハイレベルのオン期間調整信号（Ｓｉ）、及びローレベルのオン期間調整信号（Ｓ０）〜（Ｓｉ−１）、（Ｓｉ＋１）〜（Ｓｎ）をそれぞれ供給する。
【００８１】
サイクル＿１における放電用スイッチング素子１１のオン期間はｔｏｕｔ＿ｉである。図６に示すように、最初のサイクル＿１では、オン期間ｔｏｕｔ＿ｉが経過し、放電用スイッチング素子１１がオフすると、ノード８１の電圧が低下している。また、図１２に関連して説明したように、このときの出力用インダクタ１３の出力電流ＩＬは、０［Ａ］まで下がり切っていない。これは、放電用スイッチング素子１１のオン期間が短く、出力用インダクタ１３の放電が完了していない状態を示している。そして、放電用スイッチング素子１１のボディダイオードには、ソース側端部からドレイン側端部に向かって放電側逆流電流が流れ、出力用インダクタ１３のダイオード整流が行われる。これにより、出力用インダクタ１３の出力電流ＩＬは０［Ａ］まで低下する。
【００８２】
放電側逆流電流検出回路２１は、放電側逆流電流を検出すると、放電側逆流電流検出信号を放電側逆流電流検出通知回路３１へ供給する。そして、放電側逆流電流検出通知回路３１は、第１のオン期間調整要求信号をオン期間調整信号生成回路３３へ供給する。
【００８３】
第１のオン期間調整要求信号が供給されると、オン期間調整信号生成回路３３は、１段下流のオン期間調整回路３５＿ｉ＋１から供給されるオン期間設定信号を選択する。オン期間調整信号（Ｓ）を例にして説明すると、オン期間調整信号生成回路３３は、図６に示すように、オン期間調整信号（Ｓｉ）をローレベルへ切り換え、オン期間調整信号（Ｓｉ＋１）をハイレベルへ切り換える。また、図示していないが、オン期間調整信号生成回路３３は、オン期間調整信号（／Ｓｉ）をハイレベルへ切り換え、オン期間調整信号（／Ｓｉ＋１）をローレベルへ切り換える。これにより、オン期間調整信号生成回路３３は、オン期間が１段階長いオン期間設定信号を選択する。
【００８４】
次のサイクル＿２では、第２の論理回路４２は、オン期間調整回路３５＿ｉ＋１から供給されるオン期間設定信号に基づく制御信号を放電用スイッチング素子１１のゲートへ供給する。これにより、サイクル＿２における放電用スイッチング素子１１のオン期間は、前のサイクル＿１より遅延時間ｔ１分長いｔｏｕｔ＿ｉ＋１（ｔｏｕｔ＿ｉ＋ｔ１）となる。なお、図６では、サイクル＿２においても、放電側逆流電流が検出されている。したがって、サイクル＿２においても、ダイオード整流が実行される。
【００８５】
そこで、オン期間調整信号生成回路３３は、さらに１段下流のオン期間調整回路３５＿ｉ＋２から供給されるオン期間設定信号を選択する。ここでも、オン期間調整信号（Ｓ）を例にして説明すると、オン期間調整信号生成回路３３は、図６に示すように、オン期間調整信号（Ｓｉ＋１）をローレベルへ切り換え、オン期間調整信号（Ｓｉ＋２）をハイレベルへ切り換える。また、オン期間調整信号生成回路３３は、オン期間調整信号（／Ｓｉ＋１）をハイレベルへ切り換え、オン期間調整信号（／Ｓｉ＋２）をローレベルへ切り換える。これにより、オン期間調整信号生成回路３３は、オン期間がさらに１段階長いオン期間設定信号を選択する。
【００８６】
さらに次のサイクル＿３では、第２の論理回路４２は、オン期間調整回路３５＿ｉ＋２から供給されるオン期間設定信号に基づく制御信号を放電用スイッチング素子１１のゲートへ供給する。これにより、サイクル＿３における放電用スイッチング素子１１のオン期間は、その前のサイクル＿２より遅延時間ｔ１分長いｔｏｕｔ＿ｉ＋２（ｔｏｕｔ＿ｉ＋ｔ１＋ｔ１）となる。図６に示すように、サイクル＿３では、放電側逆流電流は検出されていない。すなわち、サイクル＿３では、ダイオード整流は実行されない。したがって、サイクル＿３では、放電用スイッチング素子１１のオン期間は適切な値に設定されていることになる。
【００８７】
したがって、これ以降のサイクル＿４〜サイクル＿６では、第２の論理回路４２は、オン期間調整回路３５＿ｉ＋２から供給されるオン期間設定信号に基づく制御信号を放電用スイッチング素子１１のゲートへ供給し続ける。このように、放電用スイッチング素子１１のオン期間が調整される。
【００８８】
＜＜オン期間を短くするときの動作＞＞
次に、放電用スイッチング素子１１のオン期間を短くするときの動作について説明する。図７は、本発明の実施の形態１に係るオン期間調整のその他の例を示すタイミングチャート図である。図７にも、ノード８１、調整後のオン期間設定信号、第１のオン期間調整要求信号、第２のオン期間調整要求信号、及びオン期間調整信号（Ｓ）の各電位の波形がそれぞれ示されている。また、図７においても、オン期間調整信号（／Ｓ）の波形は省略されている。
【００８９】
動作開始時、中段のオン期間調整回路３５＿ｊから供給されるオン期間設定信号が選択されているものとする。すなわち、オン期間調整信号生成回路３３は、トランスミッションゲート３６＿ｊをオンし、それ以外のトランスミッションゲート３６をオフするオン期間調整信号（Ｓ０、／Ｓ０）〜（Ｓｎ、／Ｓｎ）を供給する。オン期間調整信号（Ｓ）を例にして説明すると、オン期間調整信号生成回路３３は、ハイレベルのオン期間調整信号（Ｓｊ）、及びローレベルのオン期間調整信号（Ｓ０）〜（Ｓｊ−１）、（Ｓｊ＋１）〜（Ｓｎ）をそれぞれ供給する。
【００９０】
サイクル＿１１における放電用スイッチング素子１１のオン期間は、ｔｏｕｔ＿ｊである。図７に示すように、最初のサイクル＿１１では、放電用スイッチング素子１１のオン期間中、出力用インダクタ１３の出力電流ＩＬが０［Ａ］以下にまで低下している。そして、オン期間ｔｏｕｔ＿ｊが経過し、放電用スイッチング素子１１がオフすると、ノード８１の電圧が上昇している。これは、放電用スイッチング素子１１のオン期間が長く、出力用インダクタ１３の放電が完了した後、さらに、放電電流が逆流する状態を示している。
【００９１】
そして、充電用スイッチング素子１２のボディダイオードには、ドレイン側端部からソース側端部に向かって充電側逆流電流が流れ、出力用インダクタ１３のダイオード整流が行われる。これにより、出力用インダクタ１３の出力電流ＩＬは、０［Ａ］まで上昇する。
【００９２】
充電側逆流電流検出回路２２は、充電側逆流電流を検出すると、充電側逆流電流検出信号を充電側逆流電流検出通知回路３２へ供給する。そして、充電側逆流電流検出通知回路３２は、第２のオン期間調整要求信号をオン期間調整信号生成回路３３へ供給する。
【００９３】
第２のオン期間調整要求信号が供給されると、オン期間調整信号生成回路３３は、１段上流のオン期間調整回路３５＿ｊ−１から供給されるオン期間設定信号を選択する。オン期間調整信号（Ｓ）を例にして説明すると、オン期間調整信号生成回路３３は、オン期間調整信号（Ｓｊ）をローレベルへ切り換え、オン期間調整信号（Ｓｊ−１）をハイレベルへ切り換える。また、オン期間調整信号生成回路３３は、オン期間調整信号（／Ｓｊ）をハイレベルへ切り換え、オン期間調整信号（／Ｓｊ−１）をローレベルへ切り換える。これにより、オン期間調整信号生成回路３３は、オン期間が１段階短いオン期間設定信号を選択する。
【００９４】
次のサイクル＿１２では、第２の論理回路４２は、オン期間調整回路３５＿ｊ−１から供給されるオン期間設定信号に基づく制御信号を放電用スイッチング素子１１のゲートへ供給する。これにより、サイクル＿１２における放電用スイッチング素子１１のオン期間は、前のサイクル＿１１より遅延時間ｔ１分短いｔｏｕｔ＿ｊ−１（ｔｏｕｔ＿ｊ−ｔ１）となる。図７に示すように、サイクル＿１２においても、充電側逆流電流が検出されている。したがって、サイクル＿１２においても、ダイオード整流が実行される。
【００９５】
そこで、オン期間調整信号生成回路３３は、さらに１段上流のオン期間調整回路３５＿ｊ−２から供給されるオン期間設定信号を選択する。ここでも、オン期間調整信号（Ｓ）を例にして説明すると、オン期間調整信号生成回路３３は、図７に示すように、オン期間調整信号（Ｓｊ−１）をローレベルへ切り換え、オン期間調整信号（Ｓｊ−２）をハイレベルへ切り換える。また、オン期間調整信号生成回路３３は、オン期間調整信号（／Ｓｊ−１）をハイレベルへ切り換え、オン期間調整信号（／Ｓｉ−２）をローレベルへ切り換える。これにより、オン期間調整信号生成回路３３は、オン期間がさらに１段階短いオン期間設定信号を選択する。
【００９６】
さらに次のサイクル＿１３では、第２の論理回路４２は、オン期間調整回路３５＿ｊ−２から供給されるオン期間設定信号に基づく制御信号を放電用スイッチング素子１１のゲートへ供給する。これにより、サイクル＿１３における放電用スイッチング素子１１のオン期間は、その前のサイクル＿１２より遅延時間ｔ１分短いｔｏｕｔ＿ｊ−２（ｔｏｕｔ＿ｊ−ｔ１−ｔ１）となる。図７に示すように、サイクル＿１３では、充電側逆流電流は検出されていない。すなわち、サイクル＿１３においては、ダイオード整流は実行されていない。したがって、サイクル＿１３では、放電用スイッチング素子１１のオン期間は適切な値に設定されていることになる。
【００９７】
したがって、これ以降のサイクル＿１４〜サイクル＿１５では、第２の論理回路４２は、オン期間調整回路３５＿ｊ−２から供給されるオン期間設定信号に基づく制御信号を放電用スイッチング素子１１のゲートへ供給し続ける。このように、放電用スイッチング素子１１のオン期間が調整される。
【００９８】
なお、ここでは、動作開始時に、中段のオン期間調整回路３５＿ｉ、３５＿ｊから供給されるオン期間設定信号がそれぞれ選択されているが、このような場合に限定されるものではない。例えば、動作開始時に、上流端のオン期間調整回路３５＿０や下流端のオン期間調整回路３５＿ｎから供給されるオン期間設定信号が選択されても構わない。
【００９９】
＜本実施の形態による効果＞
本実施の形態によれば、制御部５０は、充電側逆流電流検出信号が供給されると、放電用スイッチング素子１１のオン期間を短く設定した制御信号を放電用スイッチング素子１１へ供給する。また、制御部５０は、放電側逆流電流検出信号が供給されると、放電用スイッチング素子１１のオン期間を長く設定した制御信号を放電用スイッチング素子１１へ供給する。具体的には、論理部４０は、オン期間を短く設定するオン期間設定信号に基づいて、オン期間を短く設定した制御信号を放電用スイッチング素子１１へ供給する。また、論理部４０は、オン期間を長く設定するオン期間設定信号に基づいて、オン期間を長く設定した制御信号を放電用スイッチング素子１１へ供給する。
【０１００】
この構成によれば、加工精度にばらつきが生じても、放電用スイッチング素子１１のオン期間を適切な値に設定することができる。これにより、軽負荷時における電圧変換効率の低下を抑えることが可能となる。
【０１０１】
また、本実施の形態によれば、オン期間設定部３０は、充電側逆流電流検出信号が供給されると、現在オンしているオン期間調整用スイッチング素子３６をオフし、１段上流のオン期間調整回路３５に対応するオン期間調整用スイッチング素子３６をオンする。また、オン期間設定部３０は、放電側逆流電流検出信号が供給されると、現在オンしているオン期間調整用スイッチング素子３６をオフし、１段下流のオン期間調整回路３５に対応するオン期間調整用スイッチング素子３６をオンする。
【０１０２】
この構成によれば、放電用スイッチング素子１１のオン期間を１段ずつ変更することができるので、確実に放電用スイッチング素子１１のオン期間を適切な値に設定することが可能となる。
【０１０３】
また、本実施の形態によれば、制御部５０は、動作開始時には、中段のオン期間調整回路３５に対応するオン期間調整用スイッチング素子３６をオンする。この構成によれば、上流端及び下流端以外のオン期間調整回路３５から供給されるオン期間を選択することとなるので、放電用スイッチング素子１１のオン期間を短期間で調整することが可能となる。
【０１０４】
例えば、動作開始時、上流端のオン期間調整回路３５＿０から供給されるオン期間設定信号が選択され、調整終了時、下流端付近のオン期間調整回路３５から供給されるオン期間設定信号が選択されるとき、オン期間の調整に時間を要する。同様に、動作開始時、下流端のオン期間調整回路３５＿ｎから供給されるオン期間設定信号が選択され、調整終了時、上流端付近のオン期間調整回路３５から供給されるオン期間設定信号が選択されるときにも、オン期間の調整に時間を要する。本実施の形態では、このような状況を回避することができるので、オン期間の調整を短時間で行うことが可能となる。
【０１０５】
また、本実施の形態によれば、充電側逆流電流検出回路２２は、負側入力端がオフセット電源を介して充電用スイッチング素子１２のソース側端部と接続されている。また、放電側逆流電流検出回路２１は、正側入力端がオフセット電源を介して放電用スイッチング素子１１のソース側端部と接続されている。
【０１０６】
これらの構成によれば、充電側逆流電流及び放電側逆流電流の発生を事前に予測することができるので、放電用スイッチング素子１１のオン期間の調整をより早く開始することが可能となる。
【０１０７】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施の形態では、放電側逆流電流のみを監視することにより、放電用スイッチング素子１１のオン期間を調整する。なお、以下では、前述の実施の形態１と重複する箇所について、原則として詳細な説明を省略する。
【０１０８】
図８は、本発明の実施の形態２に係る同期整流型ＤＣ−ＤＣコンバータの構成の一例を示す回路図である。図８に示す同期整流型ＤＣ−ＤＣコンバータは、図１に示す同期整流型ＤＣ−ＤＣコンバータから、充電側逆流電流検出回路２２及び充電側逆流電流検出通知回路３２が省略された構成となっている。
【０１０９】
＜放電用スイッチング素子のオン期間の調整方法＞
次に、本実施の形態における放電用スイッチング素子１１のオン期間の調整方法について説明する。オン期間調整信号生成回路３３は、オン期間を長くする動作のみ行う。そこで、オン期間調整信号生成回路３３は、動作開始時、上流端のオン期間調整回路３５＿０から供給されるオン期間設定信号を選択する。
【０１１０】
そして、放電側逆流電流検出回路２１が放電側逆流電流を検出すると、オン期間調整信号生成回路３３は、１段下流のオン期間調整回路３５＿１から供給されるオン期間設定信号を選択し、放電用スイッチング素子１１のオン期間が調整される。
【０１１１】
＜本実施の形態による効果＞
本実施の形態によれば、前述の実施の形態による効果に加え、以下の効果が得られる。本実施の形態によれば、充電側逆流電流検出回路２２及び充電側逆流電流検出通知回路３２が省略されている。この構成によれば、回路規模が縮小されるので、チップ面積が低減される。
【０１１２】
また、本実施の形態によれば、オン期間調整信号生成回路３３は、動作開始時、上流端のオン期間調整回路３５＿０から供給されるオン期間設定信号を選択する。この構成によれば、放電用スイッチング素子１１のオン期間を、最も短い期間から順次長くすることができるので、オン期間を短くする動作を行うことなく、軽負荷時における電圧変換効率の低下を抑えることが可能となる。
【０１１３】
（実施の形態３）
次に、本発明の実施の形態３について説明する。本実施の形態では、充電側逆流電流のみを監視することにより、充電用スイッチング素子１２のオン期間を調整する。なお、以下では、前述の実施の形態と重複する箇所について、原則として詳細な説明を省略する。
【０１１４】
図９は、本発明の実施の形態３に係る同期整流型ＤＣ−ＤＣコンバータの構成の一例を示す回路図である。図９に示す同期整流型ＤＣ−ＤＣコンバータは、図１に示す同期整流型ＤＣ−ＤＣコンバータから、放電側逆流電流検出回路２１及び放電側逆流電流検出通知回路３１が省略された構成となっている。
【０１１５】
＜放電用スイッチング素子のオン期間の調整方法＞
次に、本実施の形態における放電用スイッチング素子１１のオン期間の調整方法について説明する。オン期間調整信号生成回路３３は、オン期間を短くする動作のみ行う。そこで、オン期間調整信号生成回路３３は、動作開始時、下流端のオン期間調整回路３５＿ｎから供給されるオン期間設定信号を選択する。
【０１１６】
そして、充電側逆流電流検出回路２２が充電側逆流電流を検出すると、オン期間調整信号生成回路３３は、１段上流のオン期間調整回路３５＿ｎ−１から供給されるオン期間設定信号を選択し、放電用スイッチング素子１１のオン期間が調整される。
【０１１７】
＜本実施の形態による効果＞
本実施の形態によれば、前述の実施の形態による効果に加え、以下の効果が得られる。本実施の形態によれば、放電側逆流電流検出回路２１及び放電側逆流電流検出通知回路３１が省略されている。この構成によれば、回路規模が縮小されるので、チップ面積が低減される。
【０１１８】
また、本実施の形態によれば、オン期間調整信号生成回路３３は、動作開始時、上流端のオン期間調整回路３５＿ｎから供給されるオン期間設定信号を選択する。この構成によれば、放電用スイッチング素子１１のオン期間を、最も長い期間から順次短くすることができるので、オン期間を長くする動作を行うことなく、軽負荷時における電圧変換効率の低下を抑えることが可能となる。
【０１１９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２０】
以下、本発明の好ましい形態について付記する。
【０１２１】
［付記１］
充電用スイッチング素子と、
放電用スイッチング素子と、
出力用インダクタと、
出力用コンデンサと、
充電側逆流電流検出回路と、
制御部と、
を備え、
前記充電用スイッチング素子は、ソース側端部が高電位電源と接続され、ドレイン側端部が前記放電用スイッチング素子のドレイン側端部及び前記出力用インダクタの第１の端部と接続され、
前記放電用スイッチング素子は、ソース側端部が低電位電源と接続され、ドレイン側端部が前記充電用スイッチング素子の前記ドレイン側端部及び前記出力用インダクタの第１の端部と接続され、
前記出力用インダクタは、第２の端部が前記出力用コンデンサの第１の電極と接続され、
前記出力用コンデンサは、第２の電極が前記低電位電源と接続され、
前記充電側逆流電流検出回路は、前記放電用スイッチング素子及び前記充電用スイッチング素子がオフのとき、前記充電用スイッチング素子のボディダイオードに前記ドレイン側端部から前記ソース側端部へ流れる充電側逆流電流の発生を監視し、前記充電側逆流電流を検出すると充電側逆流電流検出信号を前記制御部へ供給し、
前記制御部は、前記充電側逆流電流検出信号が供給されると、前記放電用スイッチング素子のオン期間を短く設定した制御信号を前記放電用スイッチング素子へ供給する、
半導体装置。
【０１２２】
［付記２］
付記１に記載の半導体装置において、
前記制御部は、前記放電用スイッチング素子の前記オン期間を設定するオン期間設定部と、論理部と、を備え、
前記オン期間設定部は、前記充電側逆流電流検出信号が供給されると、前記オン期間を短く設定するオン期間設定信号を生成し、
前記論理部は、前記オン期間設定信号に基づいて、前記オン期間を短く設定した前記制御信号を前記放電用スイッチング素子へ供給する、
半導体装置。
【０１２３】
［付記３］
付記２に記載の半導体装置において、
前記オン期間設定部は、入力側の前記オン期間設定信号に対し、前記オン期間を所定の期間分長くした新たな前記オン期間設定信号を生成する複数のオン期間調整回路と、それぞれの前記オン期間調整回路に対応する複数のオン期間調整用スイッチング素子と、を備え、
複数の前記オン期間調整回路は、直列に接続され、
それぞれの前記オン期間調整回路の出力端は、対応する前記オン期間調整用スイッチング素子を介して前記オン期間設定部の出力端と接続され、
前記オン期間設定部は、前記充電側逆流電流検出信号が供給されると、現在オンしている前記オン期間調整用スイッチング素子をオフし、１段上流の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンする、
半導体装置。
【０１２４】
［付記４］
付記３に記載の半導体装置において、
前記制御部は、動作開始時には、下流端の前記オン期間調整回路に対応する前記オン期間調整用スイッチング素子をオンする、
半導体装置。
【０１２５】
［付記５］
付記１に記載の半導体装置において、
前記充電側逆流電流検出回路は、コンパレータで構成され、正側入力端が前記放電用スイッチング素子の前記ドレイン側端部と接続され、負側入力端がオフセット電源を介して前記充電用スイッチング素子の前記ソース側端部と接続されており、前記正側入力端の電位が前記負側入力端の電位より高いとき、前記充電側逆流電流検出信号を前記制御部へ供給する、
半導体装置。
【符号の説明】
【０１２６】
１…同期整流型ＤＣ−ＤＣコンバータ、１１…放電用スイッチング素子、１２…充電用スイッチング素子、１３…出力用インダクタ、１４…出力用コンデンサ、２１…放電側逆流電流検出回路、２１ａ…オフセット電源、２２…充電側逆流電流検出回路、２２ａ…オフセット電源、３０…オン期間設定部、３３…オン期間調整信号生成回路、３４…オン期間設定信号生成回路、３５、３５＿０〜３５＿ｎ…オン期間調整回路、３６、３６＿０〜３６＿ｎ…オン期間調整用スイッチング素子、４０…論理部、４１…第１の論理回路、４２…第２の論理回路、５０…制御部
【図１】
2019103199.tif 000003
【図２】
2019103199.tif 000004
【図３】
2019103199.tif 000005
【図４】
2019103199.tif 000006
【図５】
2019103199.tif 000007
【図６】
2019103199.tif 000008
【図７】
2019103199.tif 000009
【図８】
2019103199.tif 000010
【図９】
2019103199.tif 000011
【図１０】
2019103199.tif 000012
【図１１】
2019103199.tif 000013
【図１２】
2019103199.tif 000014
【図１３】
2019103199.tif 000015