(57)【要約】【課題】表示品位の低下を抑制することが可能な表示装置を提供する。【解決手段】画像を表示する表示部、及び、前記表示部を囲む非表示部を有し、スイッチング素子と、第１有機絶縁膜と、前記スイッチング素子と電気的に接続された第１画素電極と、を備える第１基板と、前記表示部に位置し第１高さを有する第１スペーサと、前記表示部に位置し前記第１高さより大きい第２高さを有する第２スペーサと、前記第１スペーサ及び前記第２スペーサと重畳する遮光層と、を備え、前記第１基板と対向する第２基板と、前記遮光層は、前記表示部において前記第１画素電極と重なる開口部を有し、前記第１高さ及び前記第２高さは、それぞれ前記開口部における前記第１基板と前記第２基板との間の間隔より大きい、表示装置。【選択図】      図１４
2019174736.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示部、及び、前記表示部を囲む非表示部を有し、
スイッチング素子と、第１有機絶縁膜と、前記スイッチング素子と電気的に接続された第１画素電極と、を備える第１基板と、
前記表示部に位置し第１高さを有する第１スペーサと、前記表示部に位置し前記第１高さより大きい第２高さを有する第２スペーサと、前記表示部において前記第１画素電極と重なる開口部を有する遮光層と、を備え、前記第１基板と対向する第２基板と、
前記第１高さ及び前記第２高さは、それぞれ前記開口部における前記第１基板と前記第２基板との間の間隔より大きい、表示装置。
【請求項２】
前記第１基板は、前記第１スペーサと対向する第１溝部と、前記第２スペーサと対向する第２溝部と、を有し、
前記第１スペーサの先端部は、前記第１溝部の内部に収容され、
前記第２スペーサの先端部は、前記第２溝部の内部に収容される、請求項１に記載の表示装置。
【請求項３】
前記第１スペーサは、前記第１溝部において前記第１基板から離間し、
前記第２スペーサは、前記第２溝部において前記第１基板に接する、請求項２に記載の表示装置。
【請求項４】
前記第１基板は、前記第１画素電極に並列する第２画素電極と、前記第１画素電極と重畳する第１ドレイン電極と、前記第１ドレイン電極に並列し前記第２画素電極と重畳する第２ドレイン電極と、を備え、
前記第１画素電極は、第１接続孔を介して前記第１ドレイン電極と電気的に接続され、
前記第２画素電極は、第２接続孔を介して前記第２ドレイン電極と電気的に接続され、
前記第１スペーサは、前記第１ドレイン電極と前記第２ドレイン電極との間に位置し、
前記第１溝部は、前記第１接続孔及び前記第２接続孔を含む、請求項２又は３に記載の表示装置。
【請求項５】
前記第１スペーサは、前記第１接続孔及び前記第２接続孔に重なっている、請求項４に記載の表示装置。
【請求項６】
前記第１基板は、第３画素電極と、前記第３画素電極に並列する第４画素電極と、前記第３画素電極と重畳する第３ドレイン電極と、前記第３ドレイン電極に並列し前記第４画素電極と重畳する第４ドレイン電極と、を備え、
前記第３画素電極は、第３接続孔を介して前記第３ドレイン電極と電気的に接続され、
前記第４画素電極は、第４接続孔を介して前記第４ドレイン電極と電気的に接続され、
前記第２スペーサは、前記第３ドレイン電極と前記第４ドレイン電極との間に位置し、
前記第２溝部は、前記第３接続孔及び前記第４接続孔を含む、請求項２乃至５の何れか１項に記載の表示装置。
【請求項７】
前記第２スペーサは、前記第３接続孔及び前記第４接続孔に重なっている、請求項６に記載の表示装置。
【請求項８】
前記第１基板は、さらに、第１方向に延出する走査線を備え、
前記第１スペーサ及び前記第２スペーサは、それぞれ前記第１方向に長軸と、前記第１方向と交差する第２方向に短軸と、を有する、請求項２乃至７の何れか１項に記載の表示装置。
【請求項９】
前記第１基板は、さらに、第１ドレイン電極と、
前記第１有機絶縁膜を前記第１ドレイン電極まで貫通する第１貫通孔において前記第１ドレイン電極に接する金属電極と、
前記第１有機絶縁膜の上に位置する第２有機絶縁膜と、
前記金属電極と電気的に接続された第１画素電極と、を備える請求項２乃至８の何れか１項に記載の表示装置。
【請求項１０】
前記第１基板は、さらに、前記第２有機絶縁膜を前記金属電極まで貫通する第２貫通孔において前記金属電極に接する透明電極と、
前記第２有機絶縁膜の上に位置し、前記透明電極まで貫通した第３貫通孔を有する無機絶縁膜と、を備え、
前記第１画素電極は、前記無機絶縁膜の上に位置し、前記第３貫通孔において前記透明電極に接する、請求項９に記載の表示装置。
【請求項１１】
前記第２有機絶縁膜は、前記第１溝部と重なる第１薄膜部と、前記第２溝部と重なる第２薄膜部と、を有し、
前記第１薄膜部及び前記第２薄膜部の膜厚は、前記開口部における前記第２有機絶縁膜の膜厚より小さい、請求項９又は１０に記載の表示装置。
【請求項１２】
前記第２有機絶縁膜は、前記第１溝部と重なる第１除去部と、前記第２溝部と重なる第２除去部と、を有する、請求項９又は１０に記載の表示装置。
【請求項１３】
前記第２基板は、さらに、前記非表示部に位置し前記第１高さを有する第３スペーサと、前記非表示部に位置し前記第２高さを有する第４スペーサと、を備え、
前記第２有機絶縁膜は、前記第３スペーサと重なる位置から前記第４スペーサと重なる位置まで連続した第３薄膜部を有する、請求項９乃至１２の何れか１項に記載の表示装置。
【請求項１４】
前記第２基板は、さらに、前記非表示部に位置し前記第１高さを有する第３スペーサと、前記非表示部に位置し前記第２高さを有する第４スペーサと、を備え、
前記第２有機絶縁膜は、前記第３スペーサと重なる第３溝部と、前記第４スペーサと重なる第４溝部と、を有する、請求項９乃至１２の何れか１項に記載の表示装置。
【請求項１５】
前記第１基板は、さらに、前記第１有機絶縁膜と前記第２有機絶縁膜との間に位置する第１金属配線及び第２金属配線を備え、
前記第１金属配線は、前記第１スペーサと重なる位置に第１間欠部を有し、
前記第２金属配線は、前記第２スペーサと重なる位置に第２間欠部を有する、請求項９乃至１４の何れか１項に記載の表示装置。
【請求項１６】
前記第１有機絶縁膜は、前記第１溝部と重なる第４薄膜部と、前記第２溝部と重なる第５薄膜部と、を有し、
前記第４薄膜部及び前記第５薄膜部の膜厚は、前記開口部における前記第１有機絶縁膜の膜厚より小さい、請求項２乃至８の何れか１項に記載の表示装置。
【請求項１７】
前記第２基板は、さらに、前記非表示部に位置し前記第２高さを有する第３スペーサを備え、
前記第１有機絶縁膜は、前記第３スペーサと重なる第６薄膜部を有する、請求項１６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
近年、タッチセンサを内蔵した表示装置が種々提案されている。一例では、表示パネルに形成された複数の電極がタッチセンシングモードである場合にセンサ電極の役割を果たし、表示モードである場合に共通電極の役割を果たす表示装置が開示されている。タッチセンシング方式としては、相互容量方式及び自己容量方式のいずれかが適用される。タッチセンシングモードでは、タッチ駆動電圧が信号ラインを通じてセンサ電極に印加されることにより、センシングが行われるものである。
【０００３】
また、表示装置は、第１基板と第２基板との間のセルギャップを保持するためのスペーサを備えている。例えば、第１基板に配置されたスペーサと第２基板に配置されたスペーサとが交差して対向する技術が知られている。また、第２基板に配置されたスペーサの先端部が、第１基板のコンタクトホール内に配置される技術が知られている。さらに、第２基板に配置された第１スペーサ及び第２スペーサのうち、第１スペーサが第１基板の上部に当接し、第２スペーサが第１基板の凹部に挿入され第１基板から離間した技術が知られている。これらの技術によって、スペーサの痕や配向膜の削れ等の発生を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−１２２０５７号公報
【特許文献２】特開２０１３−１８６１４８号公報
【特許文献３】特開２０１６−５７４５２号公報
【特許文献４】特開２０１６−１４７７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
本実施形態によれば、画像を表示する表示部、及び、前記表示部を囲む非表示部を有し、スイッチング素子と、第１有機絶縁膜と、前記スイッチング素子と電気的に接続された第１画素電極と、を備える第１基板と、前記表示部に位置し第１高さを有する第１スペーサと、前記表示部に位置し前記第１高さより大きい第２高さを有する第２スペーサと、前記表示部において前記第１画素電極と重なる開口部を有する遮光層と、を備え、前記第１基板と対向する第２基板と、前記第１高さ及び前記第２高さは、それぞれ前記開口部における前記第１基板と前記第２基板との間の間隔より大きい、表示装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】図１は、表示装置の外観を示す平面図である。
【図２】図２は、第１実施形態のタッチセンサの構成例を示す平面図である。
【図３】図３は、図２に示したセンサ電極及び画素を示す平面図である。
【図４】図４は、画素の基本構成及び等価回路を示す図である。
【図５】図５は、メインスペーサ及びサブスペーサの構成の比較例を示す平面図である。
【図６】図６は、図５に示した画素の一例を示す平面図である。
【図７】図７は、図６に示したＡ−Ｂ線に沿った表示パネルの断面図である。
【図８】図８は、図５及び図６に示したＣ−Ｄ線に沿った表示パネルの断面図である。
【図９】図９は、図５に示したＥ−Ｆ線に沿った表示パネルの断面図である。
【図１０】図１０は、図１に示したＧ−Ｈ線に沿った表示パネルの断面図である。
【図１１】図１１は、図１に示したＩ−Ｊ線に沿った表示パネルの断面図である。
【図１２】図１２は、メインスペーサ及びサブスペーサの構成を示す平面図である。
【図１３】図１３は、図１２に示したＥ−Ｆ線に沿った表示パネルの断面図である。
【図１４】図１４は、図１２に示したＣ−Ｄ線に沿った表示パネルの断面図である。
【図１５】図１５は、図１に示したＧ−Ｈ線に沿った表示パネルの断面図である。
【図１６】図１６は、図１に示したＩ−Ｊ線に沿った表示パネルの断面図である。
【図１７】図１７は、図１に示したＧ−Ｈ線に沿った表示パネルの断面図である。
【図１８】図１８は、図１に示したＩ−Ｊ線に沿った表示パネルの断面図である。
【図１９】図１９は、図１２に示したＥ−Ｆ線に沿った表示パネルの断面図である。
【図２０】図２０は、図１２に示したＥ−Ｆ線に沿った表示パネルの断面図である。
【図２１】図２１は、図１に示したＧ−Ｈ線に沿った表示パネルの断面図である。
【図２２】図２２は、図１に示したＩ−Ｊ線に沿った表示パネルの断面図である。
【図２３】図２３は、第２実施形態のタッチセンサの構成例を示す平面図である。
【図２４】図２４は、第２実施形態のメインスペーサ及びサブスペーサの構成を示す平面図である。
【図２５】図２５は、図２４に示したＥ−Ｆ線に沿った表示パネルの断面図である。
【図２６】図２６は、図２３に示したＫ−Ｌ線に沿った表示パネルの断面図である。
【図２７】図２７は、図２３に示したＭ−Ｎ線に沿った表示パネルの断面図である。
【発明を実施するための形態】
【０００８】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００９】
本明細書においては、第１実施形態及び第２実施形態に係る表示装置ＤＳＰについて説明する。第１実施形態と第２実施形態とでは、主に表示装置ＤＳＰに搭載されたタッチセンサの形態が異なっている。また、第１実施形態及び第２実施形態にて示す表示装置ＤＳＰは、液晶表示装置である。
【００１０】
まず、図１乃至図２２において、第１実施形態に係る表示装置ＤＳＰを詳細に説明する。
【００１１】
図１は、表示装置ＤＳＰの外観を示す平面図である。  
一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。
【００１２】
ここでは、Ｘ−Ｙ平面における表示装置ＤＳＰの平面図を示している。表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ２と、回路基板３と、を備えている。
【００１３】
表示パネルＰＮＬは、液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、シールＳＥと、遮光層ＢＭと、メインスペーサＭＳ１乃至ＭＳ３と、サブスペーサＳＳ１と、後述する液晶層ＬＣと、を備えている。また、表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。
【００１４】
シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着している。遮光層ＢＭは、非表示部ＮＤＡに位置している。シールＳＥは、平面視で、遮光層ＢＭと重畳する位置に設けられている。図１において、シールＳＥが配置された領域と、遮光層ＢＭが配置された領域とでは、互いに異なる斜線で示し、シールＳＥと遮光層ＢＭとが重畳する領域はクロスハッチングで示している。
【００１５】
メインスペーサＭＳ１乃至ＭＳ３、サブスペーサＳＳ１は、いずれも非表示部ＮＤＡに位置している。サブスペーサＳＳ１は、表示パネルＰＮＬの最外周に位置している。メインスペーサＭＳ１は、サブスペーサＳＳ１よりも表示部ＤＡ側に位置している。サブスペーサＳＳ１及びメインスペーサＭＳ１は、シールＳＥと重畳している。メインスペーサＭＳ２は、メインスペーサＭＳ１よりも表示部ＤＡ側に位置している。メインスペーサＭＳ３は、メインスペーサＭＳ２よりも表示部ＤＡ側に位置している。すなわち、メインスペーサＭＳ２及びＭＳ３は、シールＳＥよりも表示部ＤＡ側に位置している。メインスペーサＭＳ１乃至ＭＳ３、サブスペーサＳＳ１は、後述するように第２基板ＳＵＢ２に設けられている。
【００１６】
表示部ＤＡは、遮光層ＢＭによって囲まれた内側に位置している。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。
【００１７】
フレキシブルプリント回路基板１は、実装部ＭＡに実装され、回路基板３に接続されている。ＩＣチップ２は、フレキシブルプリント回路基板１に実装されている。なお、ＩＣチップ２は、実装部ＭＡに実装されてもよい。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。また、図示した例では、ＩＣチップ２は、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードを制御するタッチコントローラＴＣを内蔵している。図中において、ＩＣチップ２は一点鎖線で示し、ディスプレイドライバＤＤ及びタッチコントローラＴＣは点線で示している。
【００１８】
本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
【００１９】
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、基板主面に沿った横電界を利用する表示モード、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。
【００２０】
図２は、第１実施形態のタッチセンサＴＳの構成例を示す平面図である。  
タッチセンサＴＳは、複数のセンサ電極Ｒｘ（Ｒｘ１、Ｒｘ２…）と、複数のセンサ配線Ｌ（Ｌ１、Ｌ２…）と、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。１つのセンサ電極Ｒｘは、１つのセンサブロックＢを構成している。センサブロックＢとは、タッチセンシングが可能な最小単位である。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、フレキシブルプリント回路基板１を介してＩＣチップ２に電気的に接続されている。
【００２１】
ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。
【００２２】
センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２０は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２０は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２０は、同一の信号線上に位置している。
【００２３】
センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。
【００２４】
タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにタッチ駆動電圧を印加する。これにより、センサ電極Ｒｘにはタッチ駆動電圧が印加され、センサ電極Ｒｘでのセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センシング信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。  
なお、表示モードにおいては、センサ電極Ｒｘは、コモン電圧（Ｖｃｏｍ）が印加された共通電極ＣＥとして機能する。コモン電圧は、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。
【００２５】
図３は、図２に示したセンサ電極Ｒｘ及び画素ＰＸを示す平面図である。  
図３において、第２方向Ｙに対して反時計回りに鋭角に交差する方向を方向Ｄ１と定義し、第２方向Ｙに対して時計回りに鋭角に交差する方向を方向Ｄ２と定義する。なお、第２方向Ｙと方向Ｄ１とのなす角度θ１は、第２方向Ｙと方向Ｄ２とのなす角度θ２とほぼ同一である。
【００２６】
１つのセンサ電極Ｒｘは、複数の画素ＰＸに亘って配置されている。図示した例では、第２方向Ｙに沿って奇数行目に位置する画素ＰＸは、方向Ｄ１に沿って延出している。また、第２方向Ｙに沿って偶数行目に位置する画素ＰＸは、方向Ｄ２に沿って延出している。なお、ここでの画素ＰＸとは、画素信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素ＭＰと称する場合がある。主画素ＭＰは、互いに異なる色を表示する複数の副画素ＰＸを備えて構成されるものである。一例では、主画素ＭＰは、副画素ＰＸとして、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素を備えている。また、主画素ＭＰは、白色を表示する白画素を備えていてもよい。  
一例では、１つのセンサ電極Ｒｘには、第１方向Ｘに沿って６０〜７０個の主画素ＭＰが配置され、第２方向に沿って６０〜７０個の主画素ＭＰが配置されている。
【００２７】
図４は、画素ＰＸの基本構成及び等価回路を示す図である。  
複数の走査線Ｇは、走査線駆動回路ＧＤに接続されている。複数の信号線Ｓは、信号線駆動回路ＳＤに接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。
【００２８】
共通電極ＣＥは、センサブロックＢ毎にそれぞれ設けられている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の画素ＰＸに亘って配置されている。また、共通電極ＣＥは、それぞれ上記の通りタッチコントローラＴＣにも接続され、タッチセンシングモードにおいてタッチ駆動電圧が印加されるセンサ電極Ｒｘを形成している。
【００２９】
各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【００３０】
以下、図５乃至図１１において第１実施形態に対する比較例について説明する。なお、比較例で示す主要な構成は、第１実施形態の構成と略共通である。
【００３１】
図５は、メインスペーサＭＳ１０及びサブスペーサＳＳ１０の構成の比較例を示す平面図である。図示した例では、表示パネルＰＮＬは、画素ＰＸ１と画素ＰＸ２との間のサブスペーサＳＳ１０と、画素ＰＸ４と画素ＰＸ５との間のメインスペーサＭＳ１０と、を備えている。比較例において、メインスペーサＭＳ１０及びサブスペーサＳＳ１０は、平面視で略円状である。
【００３２】
走査線Ｇ１及びＧ２は、それぞれ第１方向Ｘに沿って直線的に延出し、第２方向Ｙに間隔を置いて並んでいる。信号線Ｓ１乃至Ｓ６は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔を置いて並んでいる。
【００３３】
金属配線ＭＬ１乃至ＭＬ６は、それぞれ概ね第２方向Ｙに沿って延出し、第１方向Ｘに間隔を置いて並んでいる。金属配線ＭＬ１乃至ＭＬ６は、それぞれ信号線Ｓ１乃至Ｓ６に重畳している。
【００３４】
画素電極ＰＥ１乃至ＰＥ５は、走査線Ｇ１及びＧ２の間に配置されている。画素電極ＰＥ１乃至ＰＥ５は、この順に第１方向Ｘに沿って並んでいる。画素電極ＰＥ１は信号線Ｓ１及びＳ２の間に配置され、画素電極ＰＥ２は信号線Ｓ２及びＳ３の間に配置され、画素電極ＰＥ３は信号線Ｓ３及びＳ４の間に配置され、画素電極ＰＥ４は信号線Ｓ４及びＳ５の間に配置され、画素電極ＰＥ５は信号線Ｓ５及びＳ６の間に配置されている。画素電極ＰＥ１乃至ＰＥ５は、それぞれ方向Ｄ１に沿って延出した帯電極Ｐａ１乃至Ｐａ５を有している。図示した例では、帯電極Ｐａ１乃至Ｐａ５は、それぞれ２本であるが、１本でもよいし、３本以上であってもよい。
【００３５】
共通電極ＣＥ１及びＣＥ２は、それぞれ第１方向Ｘに沿って延出し、第２方向Ｙに並んでいる。共通電極ＣＥ１及びＣＥ２は、図２に示した１つのセンサ電極Ｒｘに含まれている。共通電極ＣＥ１及びＣＥ２は、信号線Ｓ１乃至Ｓ６と金属配線ＭＬ１乃至ＭＬ６の上に重畳している。共通電極ＣＥ１は、画素ＰＸ１乃至ＰＸ５に亘って配置されている。画素電極ＰＥ１乃至ＰＥ５は、共通電極ＣＥ１の上に重畳している。図示した例では、走査線Ｇ２は、共通電極ＣＥ１及びＣＥ２の間に位置している。
【００３６】
ブリッジ部ＢＲ１及びＢＲ２は、共通電極ＣＥ１と共通電極ＣＥ２との間に位置している。ブリッジ部ＢＲ１は信号線Ｓ３及び金属配線ＭＬ３に重畳し、ブリッジ部ＢＲ２は信号線Ｓ６及び金属配線ＭＬ６に重畳している。ブリッジ部ＢＲ１及びＢＲ２は、共通電極ＣＥ１及びＣＥ２と一体的に形成され、共通電極ＣＥ１と共通電極ＣＥ２とを互いに電気的に接続している。ブリッジ部ＢＲ１及びＢＲ２は、共通電極ＣＥ１及びＣＥ２と同様にセンサ電極Ｒｘに含まれている。
【００３７】
サブスペーサＳＳ１０及びメインスペーサＭＳ１０は、図中に斜線で示されている。サブスペーサＳＳ１０は、信号線Ｓ２と走査線Ｇ２とが交差する位置に重畳している。メインスペーサＭＳ１０は、信号線Ｓ５と走査線Ｇ２とが交差する位置に重畳している。また、図示した例では、サブスペーサＳＳ１０は金属配線ＭＬ２に重畳し、メインスペーサＭＳ１０は金属配線ＭＬ５に重畳している。例えば、画素ＰＸ１及びＰＸ４は赤画素ＰＸＲであり、画素ＰＸ２及びＰＸ５は緑画素ＰＸＧであり、画素ＰＸ３は青画素ＰＸＢである。すなわち、サブスペーサＳＳ１０は、赤画素ＰＸＲと緑画素ＰＸＧとの間に配置されている。同様に、メインスペーサＭＳ１０は、赤画素ＰＸＲと緑画素ＰＸＧとの間に配置されている。なお、ブリッジ部ＢＲ１は、緑画素ＰＸＧと青画素ＰＸＢとの間に配置されている。
【００３８】
図６は、図５に示した画素の一例を示す平面図である。ここでは、図５に示した走査線Ｇ１及びＧ２と信号線Ｓ１及びＳ２とで囲まれた画素ＰＸ１に着目して、主要部について説明する。なお、図６は第１基板ＳＵＢ１上の構成を示しているが、第２基板ＳＵＢ２に配置された遮光層ＢＭの位置も一点鎖線で示している。
【００３９】
スイッチング素子ＳＷは、第１基板ＳＵＢ１に配置されている。スイッチング素子ＳＷは、走査線Ｇ２及び信号線Ｓ２と電気的に接続されている。スイッチング素子ＳＷは、半導体層ＳＣと、ドレイン電極ＤＥ１と、を備えている。
【００４０】
半導体層ＳＣは、その一部分が信号線Ｓ２と重なるように配置され、他の部分が信号線Ｓ１及びＳ２の間に延出し、略Ｕ字状に形成されている。半導体層ＳＣは、信号線Ｓ２と重なる位置において走査線Ｇ２と交差し、信号線Ｓ１とＳ２との間においても走査線Ｇ２と交差している。走査線Ｇ２において、半導体層ＳＣと重畳する領域がそれぞれゲート電極ＧＥ１及びＧＥ２として機能する。すなわち、図示した例のスイッチング素子ＳＷは、ダブルゲート構造を有している。半導体層ＳＣは、その一端部ＳＣＡにおいて貫通孔ＣＨ１を通じて信号線Ｓ２と電気的に接続され、また、その他端部ＳＣＢにおいて貫通孔ＣＨ２を通じてドレイン電極ＤＥ１と電気的に接続されている。
【００４１】
ドレイン電極ＤＥ１は、島状に形成され、信号線Ｓ１と信号線Ｓ２との間に配置されている。なお、スイッチング素子ＳＷにおいて、ドレイン電極ＤＥ１はソース電極と称される場合がある。
【００４２】
画素電極ＰＥ１は、複数の帯電極Ｐａ１と一体の基部ＢＳ１を備えている。基部ＢＳ１は、ドレイン電極ＤＥ１と重畳し、ドレイン電極ＤＥ１と電気的に接続される。すなわち、画素電極ＰＥ１は、スイッチング素子ＳＷと電気的に接続されている。
【００４３】
遮光層ＢＭは、格子状に形成され、第１方向Ｘに延出した第１部分ＢＭ１１及びＢＭ１２と、第２方向Ｙに延出した第２部分ＢＭ２１及びＢＭ２２と、を有している。第１部分ＢＭ１１は走査線Ｇ１に重畳し、第１部分ＢＭ１２は走査線Ｇ２、基部ＢＳ１、及び、ドレイン電極ＤＥ１に重畳している。第２部分ＢＭ２１は信号線Ｓ１に重畳し、第２部分ＢＭ２２は信号線Ｓ２に重畳している。第１部分ＢＭ１１及びＢＭ１２のそれぞれの幅Ｗ１は、第２部分ＢＭ２１及びＢＭ２２のそれぞれの幅Ｗ２より大きい。また、遮光層ＢＭは、表示部ＤＡにおいて、第１部分ＢＭ１１及びＢＭ１２と、第２部分ＢＭ２１及びＢＭ２２とで囲まれた開口部ＯＰを有している。開口部ＯＰは、画素電極ＰＥ１の帯電極Ｐａ１と重なっている。
【００４４】
図７は、図６に示したＡ−Ｂ線に沿った表示パネルＰＮＬの断面図である。図示した例は、横電界を利用する表示モードの一つであるＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードが適用された例に相当する。
【００４５】
第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１６、信号線Ｓ１及びＳ２、金属配線ＭＬ１及びＭＬ２、共通電極ＣＥ１、画素電極ＰＥ１、配向膜ＡＬ１などを備えている。
【００４６】
絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜１１は、絶縁基板１０の上に位置している。絶縁膜１２は、絶縁膜１１の上に位置している。絶縁膜１３は、絶縁膜１２の上に位置している。
【００４７】
信号線Ｓ１及びＳ２は、絶縁膜１３の上に位置し、絶縁膜（第１有機絶縁膜）１４によって覆われている。なお、図示しない他の信号線も、信号線Ｓ１及びＳ２と同一層に位置している。信号線Ｓ１及びＳ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線Ｓ１及びＳ２は、チタン（Ｔｉ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、チタン（Ｔｉ）を含む第３層がこの順に積層された積層体である。
【００４８】
金属配線ＭＬ１及びＭＬ２は、絶縁膜（第１有機絶縁膜）１４と絶縁膜（第２有機絶縁膜）１５との間に位置している。金属配線ＭＬ１及びＭＬ２は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ＭＬ１及びＭＬ２は、チタン（Ｔｉ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、チタン（Ｔｉ）を含む第３層がこの順に積層された積層体、あるいは、モリブデン（Ｍｏ）を含む第１層、アルミニウム（Ａｌ）を含む第２層、及び、モリブデン（Ｍｏ）を含む第３層がこの順に積層された積層体である。
【００４９】
共通電極ＣＥ１は、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。共通電極ＣＥ１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。上記の通り、共通電極ＣＥ１はセンサ電極Ｒｘとしても機能し、金属配線ＭＬ１及びＭＬ２はセンサ電極Ｒｘと電気的に接続されるセンサ配線Ｌとしても機能する。
【００５０】
画素電極ＰＥ１は、絶縁膜１６の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ１は、ＩＴＯやＩＺＯなどの透明な導電材料によって形成された透明電極である。
【００５１】
絶縁膜１１乃至１３、及び、絶縁膜１６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４及び１５は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。絶縁膜１４は、開口部ＯＰにおいて膜厚Ｔ１４１を有している。膜厚Ｔ１４１は、例えば、約２．５μｍである。絶縁膜１５は、開口部ＯＰにおいて膜厚Ｔ１５１を有している。膜厚Ｔ１５１は、例えば、約１．５μｍである。
【００５２】
第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。
【００５３】
絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタＣＦは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。カラーフィルタＣＦは、画素電極ＰＥ１と対向する位置に配置され、その一部が遮光層ＢＭに重なっている。カラーフィルタＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、青色のカラーフィルタＣＦＢを有している。オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、透明な樹脂によって形成されている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。
【００５４】
上述した第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、所定のセルギャップＧＰが形成された状態でシールによって接着されている。セルギャップＧＰは、開口部ＯＰにおける第１基板ＳＵＢ１と第２基板ＳＵＢ２との間の間隔で定義される。液晶層ＬＣは、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。液晶層ＬＣは、液晶分子ＬＭを備えている。液晶層ＬＣは、ポジ型（誘電率異方性が正）の液晶材料、あるいは、ネガ型（誘電率異方性が負）の液晶材料によって構成されている。
【００５５】
偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。なお、光学素子ＯＤ１及び光学素子ＯＤ２は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。
【００５６】
このような表示パネルＰＮＬにおいては、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていないオフ状態において、液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ＩＬから表示パネルＰＮＬに向けて照射された光は、光学素子ＯＤ１及び光学素子ＯＤ２によって吸収され、暗表示となる。一方、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されたオン状態においては、液晶分子ＬＭは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ＩＬからの光の一部は、光学素子ＯＤ１及び光学素子ＯＤ２を透過し、明表示となる。
【００５７】
図８は、図５及び図６に示したＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。  
第１基板ＳＵＢ１は、さらに、半導体層ＳＣ、走査線Ｇ２を備えている。半導体層ＳＣは、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。
【００５８】
走査線Ｇ２の一部であるゲート電極ＧＥ１は、絶縁膜１２の上に位置し、絶縁膜１３によって覆われている。なお、図示しない他の走査線も、走査線Ｇ２と同一層に位置している。走査線Ｇ２は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、走査線Ｇ２は、モリブデン−タングステン合金によって形成されている。
【００５９】
信号線Ｓ２は、絶縁膜１２及び絶縁膜１３を貫通する貫通孔ＣＨ１を通じて半導体層ＳＣにコンタクトしている。共通電極ＣＥ１は、絶縁膜１５を貫通する貫通孔ＣＨ３を通じて金属配線ＭＬ２にコンタクトしている。第２基板ＳＵＢ２は、オーバーコート層ＯＣの第１基板ＳＵＢ１側に配置されたサブスペーサＳＳ１０を備えている。
【００６０】
図９は、図５に示したＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。なお、絶縁膜１４より下方の層、配向膜ＡＬ１及びＡＬ２の図示を省略している。
【００６１】
第１基板ＳＵＢ１は、信号線Ｓ１乃至Ｓ６、ドレイン電極ＤＥ１乃至ＤＥ５、金属電極ＭＥ１乃至ＭＥ５、透明電極ＴＥ１乃至ＴＥ５、金属配線ＭＬ１乃至ＭＬ６、絶縁膜１４乃至１６、画素電極ＰＥ１乃至ＰＥ５、ブリッジ部ＢＲ１及びＢＲ２を備えている。
【００６２】
信号線Ｓ１乃至Ｓ６、ドレイン電極ＤＥ１乃至ＤＥ５は、絶縁膜１４によって覆われている。ドレイン電極ＤＥ１乃至ＤＥ５は、この順に第１方向Ｘに並列している。ドレイン電極ＤＥ１乃至ＤＥ５は、信号線Ｓ１乃至Ｓ６と同一層に位置し、信号線Ｓ１乃至Ｓ６と同一材料によって形成されている。絶縁膜１４は、ドレイン電極ＤＥ１乃至ＤＥ５まで貫通した貫通孔ＣＨ１１を有している。
【００６３】
金属配線ＭＬ１乃至ＭＬ６、金属電極ＭＥ１乃至ＭＥ５は、絶縁膜１４の上に位置し、絶縁膜１５によって覆われている。金属電極ＭＥ１乃至ＭＥ５は、それぞれ貫通孔ＣＨ１１においてドレイン電極ＤＥ１乃至ＤＥ５に接している。金属電極ＭＥ１乃至ＭＥ５は、金属配線ＭＬ１乃至ＭＬ６と同一層に位置し、金属配線ＭＬ１乃至ＭＬ６と同一の金属材料によって形成されている。金属配線ＭＬ１乃至ＭＬ６は、それぞれ信号線Ｓ１乃至Ｓ６の直上に位置している。絶縁膜１５は、絶縁膜１４の上に位置し、金属電極ＭＥ１乃至ＭＥ５まで貫通した貫通孔ＣＨ２１を有している。なお、絶縁膜１４及び絶縁膜１５は、図７に示した開口部ＯＰにおける膜厚Ｔ１４１及びＴ１５１と同一の膜厚を有している。
【００６４】
透明電極ＴＥ１乃至ＴＥ５、ブリッジ部ＢＲ１及びＢＲ２は、絶縁膜１５の上に位置し、絶縁膜１６によって覆われている。透明電極ＴＥ１乃至ＴＥ５は、それぞれ貫通孔ＣＨ２１において金属電極ＭＥ１乃至ＭＥ５に接している。透明電極ＴＥ１乃至ＴＥ５、及び、ブリッジ部ＢＲ１及びＢＲ２は、図５に示した共通電極ＣＥ１及びＣＥ２と同一層に位置し、共通電極ＣＥ１及びＣＥ２と同一の透明な導電材料によって形成されている。絶縁膜１６は、絶縁膜１５の上に位置し、透明電極ＴＥ１乃至ＴＥ５まで貫通した貫通孔ＣＨ３１を有している。貫通孔ＣＨ１１、ＣＨ２１、ＣＨ３１は、ドレイン電極ＤＥ１乃至ＤＥ５の各々の上方において、接続孔Ｖ１乃至Ｖ５を構成している。
【００６５】
画素電極ＰＥ１乃至ＰＥ５は、絶縁膜１６の上に位置し、図示しない配向膜ＡＬ１によって覆われている。画素電極ＰＥ１乃至ＰＥ５は、それぞれ貫通孔ＣＨ３１において透明電極ＴＥ１乃至ＴＥ５に接している。また、画素電極ＰＥ１乃至ＰＥ５は、それぞれドレイン電極ＤＥ１乃至ＤＥ５及び金属電極ＭＥ１乃至ＭＥ５と重畳している。すなわち、画素電極ＰＥ１乃至ＰＥ５は、それぞれ接続孔Ｖ１乃至Ｖ５を介してドレイン電極ＤＥ１乃至ＤＥ５、金属電極ＭＥ１乃至ＭＥ５、透明電極ＴＥ１乃至ＴＥ５と電気的に接続されている。
【００６６】
メインスペーサＭＳ１０は、サブスペーサＳＳ１０と同様に、第２基板ＳＵＢ２においてオーバーコート層ＯＣの第１基板ＳＵＢ１側に配置されている。サブスペーサＳＳ１０及びメインスペーサＭＳ１０は、第１基板ＳＵＢ１側に突出している。サブスペーサＳＳ１０及びメインスペーサＭＳ１０は、例えば、樹脂材料によって形成されている。サブスペーサＳＳ１０は、第１基板ＳＵＢ１から離間している。サブスペーサＳＳ１０は、高さＨ１を有している。高さＨ１は、例えば、約２．６μｍである。メインスペーサＭＳ１０は、第１基板ＳＵＢ１に接している。メインスペーサＭＳ１０は、高さＨ２を有している。高さＨ２は、例えば、約３．０μｍである。比較例においては、高さＨ１は、図７に示した開口部ＯＰのセルギャップＧＰより小さく、高さＨ２は、開口部ＯＰのセルギャップＧＰと略等しい。
【００６７】
図１０は、図１に示したＧ−Ｈ線に沿った表示パネルＰＮＬの断面図である。図１０は、表示パネルＰＮＬの非表示部ＮＤＡを示している。  
第１基板ＳＵＢ１は、非表示部ＮＤＡにおいて周辺配線ＷＲ１乃至ＷＲ３、周辺電極ＰＲＥを備えている。周辺配線ＷＲ１は、絶縁膜１２の上に配置され絶縁膜１３に覆われている。周辺配線ＷＲ１は、走査線と同層に配置され、走査線と同一材料によって形成されている。周辺配線ＷＲ２は、絶縁膜１３の上に配置され絶縁膜１４に覆われている。周辺配線ＷＲ２は、信号線と同層に配置され、信号線と同一材料によって形成されている。周辺配線ＷＲ３及び周辺電極ＰＲＥは、絶縁膜１６の上に配置され、配向膜ＡＬ１によって覆われている。周辺配線ＷＲ３及び周辺電極ＰＲＥは、画素電極と同層に配置され、画素電極と同一材料によって形成されている。絶縁膜１４及び１５は、非表示部ＮＤＡにおいても、それぞれ表示部ＤＡと同一の膜厚Ｔ１４１及びＴ１５１を有している。
【００６８】
第１基板ＳＵＢ１は、非表示部ＮＤＡにおいて絶縁膜１４及び１５を絶縁膜１３まで貫通する溝部ＧＲを有している。溝部ＧＲは、シールＳＥと重なっている。溝部ＧＲによって、表示パネルＰＮＬの外部から絶縁膜１４及び１５を伝わる水分の侵入経路を遮断することができる。絶縁膜１６は、絶縁膜１５の上に配置され、溝部ＧＲの内部にも配置されている。絶縁膜１６は、溝部ＧＲの側面に接している。溝部ＧＲの側面は、絶縁膜１４及び１５によって段差が形成されているため、絶縁膜１６は、溝部ＧＲの側面に付着しやすい。配向膜ＡＬ１は、絶縁膜１６の上に配置され、溝部ＧＲの内部にも配置されている。
【００６９】
遮光層ＢＭは、絶縁基板２０まで貫通するスリットＳＬ１を有している。遮光層ＢＭを伝わる水分の侵入経路をスリットＳＬ１によって遮断することができる。なお、第１基板ＳＵＢ１は、スリットＳＬ１と重なる位置において、周辺配線ＷＲ１を備えているため、スリットＳＬ１からの光漏れを抑制することができる。
【００７０】
遮光層ＢＭは、液晶層ＬＣと重なる領域においてスリットＳＬ２を有している。このため、遮光層ＢＭを介した表示部ＤＡへの電荷の移動経路をスリットＳＬ２において遮断することができる。これにより、表示パネルＰＮＬの製造工程において、静電気が表示部ＤＡに集中するのを抑制し、表示パネルＰＮＬが損傷するのを抑制することが可能である。なお、第１基板ＳＵＢ１は、スリットＳＬ２と重なる位置において、周辺配線ＷＲ２を備えているため、スリットＳＬ２からの光漏れを抑制することができる。また、カラーフィルタＣＦＲ及びＣＦＢ１は、スリットＳＬ２内に第３方向Ｚに重なって配置されている。このため、周辺配線ＷＲ２の周囲を透過した光に対してもスリットＳＬ２からの光漏れを抑制することができる。
【００７１】
第２基板ＳＵＢ２は、非表示部ＮＤＡに位置するサブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３を備えている。サブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３は、オーバーコート層ＯＣの第１基板ＳＵＢ１側に配置され、第１基板ＳＵＢ１側に突出している。サブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３は、例えば、樹脂材料によって形成されている。また、サブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３は、第１基板ＳＵＢ１から離間している。サブスペーサＳＳ１は、表示部ＤＡのサブスペーサＳＳ１０と同一の高さＨ１を有している。また、メインスペーサＭＳ１乃至ＭＳ３は、表示部ＤＡのメインスペーサＭＳ１０と同一の高さＨ２を有している。
【００７２】
カラーフィルタＣＦＢ１１は、サブスペーサＳＳ１と重なっている。カラーフィルタＣＦＢ１２は、メインスペーサＭＳ１と重なっている。このようなカラーフィルタＣＦＢ１１及びＣＦＢ１２によって、サブスペーサＳＳ１及びメインスペーサＭＳ１と、第１基板ＳＵＢ１との間の距離を調整することができる。
【００７３】
図１１は、図１に示したＩ−Ｊ線に沿った表示パネルＰＮＬの断面図である。図１１は、図１に示した表示パネルＰＮＬの実装部ＭＡ側の非表示部ＮＤＡを示している。  
第２基板ＳＵＢ２は、さらに、非表示部ＮＤＡに位置するメインスペーサＭＳ４及びＭＳ５を備えている。メインスペーサＭＳ４は、メインスペーサＭＳ３より表示部ＤＡ側に位置している。メインスペーサＭＳ５は、メインスペーサＭＳ４より表示部ＤＡ側に位置している。メインスペーサＭＳ４及びＭＳ５は、メインスペーサＭＳ１乃至ＭＳ３と同様の構成を有し、高さＨ２を有している。  
また、メインスペーサＭＳ４及びＭＳ５と、第１基板ＳＵＢ１との間の距離を調整するために、カラーフィルタＣＦＢ１３はメインスペーサＭＳ４と重なり、カラーフィルタＣＦＢ１４はメインスペーサＭＳ５と重なっている。
【００７４】
以下、図１２乃至図１６において、第１実施形態の第１実施例について説明する。  
図１２は、メインスペーサＭＳ１０及びサブスペーサＳＳ１０の構成を示す平面図である。図１２は、図５に示した構成と比較して、サブスペーサＳＳ１０及びメインスペーサＭＳ１０の形状が異なっている。第１実施形態において、メインスペーサＭＳ１０及びサブスペーサＳＳ１０は、平面視で長方形状である。
【００７５】
サブスペーサ（第１スペーサ）ＳＳ１０及びメインスペーサ（第２スペーサ）ＭＳ１０は、表示部ＤＡに位置している。サブスペーサＳＳ１０は、第１方向Ｘに長軸ＡＸ１１を有し、第２方向Ｙに短軸ＡＸ２１を有している。メインスペーサＭＳ１０は、第１方向Ｘに長軸ＡＸ１２を有し、第２方向Ｙに短軸ＡＸ２２を有している。長軸ＡＸ１１及びＡＸ１２は、例えば互いに等しく約１９〜２２μｍであり、短軸ＡＸ２１及びＡＸ２２は、例えば互いに等しく約４〜６μｍである。なお、図示した例では、サブスペーサＳＳ１０及びメインスペーサＭＳ１０は、平面視で長方形状であるが、楕円形状であっても良い。サブスペーサＳＳ１０及びメインスペーサＭＳ１０は、平面視で楕円形状である場合にも、例えば、上記と同等の長軸ＡＸ１１及びＡＸ１２と、短軸ＡＸ２１及びＡＸ２２と、を有している。
【００７６】
金属配線ＭＬ２は、サブスペーサＳＳ１０と重なる位置に第１間欠部ＩＭ１を有している。また、金属配線ＭＬ５は、メインスペーサＭＳ１０と重なる位置に第２間欠部ＩＭ２を有している。すなわち、図示した例では、サブスペーサＳＳ１０は金属配線ＭＬ２と重ならず、メインスペーサＭＳ１０は金属配線ＭＬ５と重なっていない。
【００７７】
後述するが、サブスペーサＳＳ１０と重なる領域ＡＲ１、及び、メインスペーサＭＳ１０と重なる領域ＡＲ２は、絶縁膜１５が薄く形成された部分、もしくは、絶縁膜１５が除去された部分に相当する。
【００７８】
図１３は、図１２に示したＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。図１３は、図９に示した構成と比較して、サブスペーサＳＳ１０及びメインスペーサＭＳ１０の高さが異なっている。また、第１基板ＳＵＢ１が溝部ＧＲ１及びＧＲ２を有している点で異なっている。
【００７９】
サブスペーサＳＳ１０は、高さ（第１高さ）Ｈ１１を有している。メインスペーサＭＳ１０は、高さ（第２高さ）Ｈ１２を有している。高さＨ１２は、高さＨ１１より大きい。また、高さＨ１１及びＨ１２は、それぞれ図７に示した開口部ＯＰにおけるセルギャップＧＰより大きい。本実施形態においては、例えば、高さＨ１１は約３．６μｍであり、高さＨ１２は約４．０μｍである。サブスペーサＳＳ１０及びメインスペーサＭＳ１０は、遮光層ＢＭと重畳している。サブスペーサＳＳ１０は、ドレイン電極ＤＥ１とＤＥ２との間に位置している。メインスペーサＭＳ１０は、ドレイン電極ＤＥ４とＤＥ５との間に位置している。
【００８０】
第１基板ＳＵＢ１は、サブスペーサＳＳ１０と対向する溝部ＧＲ１と、メインスペーサＭＳ１０と対向する溝部ＧＲ２と、を有している。サブスペーサＳＳ１０の先端部ＰＴ１は、溝部ＧＲ１の内部に収容されている。メインスペーサＭＳ１０の先端部ＰＴ２は、溝部ＧＲ２の内部に収容されている。サブスペーサＳＳ１０は、溝部ＧＲ１において第１基板ＳＵＢ１から離間している。メインスペーサＭＳ１０は、溝部ＧＲ２において第１基板ＳＵＢ１に接している。
【００８１】
絶縁膜１５は、溝部ＧＲ１と重なる第１薄膜部ＴＨ１と、溝部ＧＲ２と重なる第２薄膜部ＴＨ２と、を有している。すなわち、図１３は、図１２に示した領域ＡＲ１に第１薄膜部ＴＨ１が形成され、領域ＡＲ２に第２薄膜部ＴＨ２が形成された場合を示している。第１薄膜部ＴＨ１は、接続孔Ｖ１とＶ２との間に位置している。第２薄膜部ＴＨ２は、接続孔Ｖ４とＶ５との間に位置している。第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２の第１方向Ｘの幅は、例えばそれぞれ約６〜７μｍである。第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２の膜厚Ｔ１５２は、開口部ＯＰにおける絶縁膜１５の膜厚Ｔ１５１より小さい。本実施形態においては、膜厚Ｔ１５２は、約０．５μｍである。
【００８２】
溝部ＧＲ１は接続孔Ｖ１及びＶ２を含んでいる。すなわち、溝部ＧＲ１は、第１薄膜部ＴＨ１の上方のスペースと、接続孔Ｖ１及びＶ２とによって構成されている。サブスペーサＳＳ１０は、接続孔Ｖ１及びＶ２に重なっている。溝部ＧＲ２は、接続孔Ｖ４及びＶ５を含んでいる。すなわち、溝部ＧＲ２は、第２薄膜部ＴＨ２の上方のスペースと、接続孔Ｖ４及びＶ５とによって構成されている。メインスペーサＭＳ１０は、接続孔Ｖ４及びＶ５に重なっている。
【００８３】
上記した第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２は、ハーフ露光によって形成される。図１２に示したように、金属配線ＭＬ２は、領域ＡＲ１と重なる位置に第１間欠部ＩＭ１を有し、金属配線ＭＬ５は、領域ＡＲ２と重なる位置に第２間欠部ＩＭ２を有している。すなわち、第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２と重なる位置に金属配線が配置されないことによって、絶縁膜１５をハーフ露光する際に金属配線による反射で絶縁膜１５に穴が開くのを抑制することができる。なお、金属配線は、第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２と重なる位置に配置されていても良いが、その場合には、第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２の膜厚Ｔ１５２が１．０μｍ以上である必要がある。
【００８４】
サブスペーサＳＳ１０は、溝部ＧＲ１の接続孔Ｖ１側の側面から第１方向Ｘに距離Ｄ１だけ離間し、溝部ＧＲ１の接続孔Ｖ２側の側面から第１方向Ｘに距離Ｄ２だけ離間している。メインスペーサＭＳ１０は、溝部ＧＲ２の接続孔Ｖ４側の側面から第１方向Ｘに距離Ｄ３だけ離間し、溝部ＧＲ２の接続孔Ｖ５側の側面から第１方向Ｘに距離Ｄ４だけ離間している。例えば、距離Ｄ１乃至Ｄ４は、約２〜４μｍである。このため、第１基板ＳＵＢ１及び第２基板ＳＵＢ２が貼り合わされる際に合わせずれが生じたとしても、サブスペーサＳＳ１０及びメインスペーサＭＳ１０を溝部ＧＲ１及びＧＲ２に収容することができる。
【００８５】
本実施形態によれば、第２基板ＳＵＢ２は、開口部ＯＰのセルギャップＧＰより大きい高さを有するサブスペーサＳＳ１０及びメインスペーサＭＳ１０を有している。また、第１基板ＳＵＢ１は、サブスペーサＳＳ１０を収容する溝部ＧＲ１と、メインスペーサＭＳ１０を収容する溝部ＧＲ２と、を有している。そのため、表示パネルＰＮＬが曲げられたり押圧された際に、溝部ＧＲ１及びＧＲ２がそれぞれサブスペーサＳＳ１０及びメインスペーサＭＳ１０に対するストッパーとして作用し、第１基板ＳＵＢ１及び第２基板ＳＵＢ２がずれるのを抑制することができる。よって、サブスペーサＳＳ１０及びメインスペーサＭＳ１０が第１基板ＳＵＢ１を擦って痕が生じたり、配向膜が削れて液晶の配向乱れが生じたりするのを抑制することができる。また、擦り痕や配向乱れを隠すための遮光層ＢＭの面積を狭くすることができ、表示パネルＰＮＬの透過率を向上することができる。さらに、表示パネルＰＮＬが歪むのを抑制することができ、歪みによる混色やギャップむらが生じるのを抑制することができる。また、上記した効果は、表示パネルＰＮＬの製造工程数を増やさずに得ることができる。
【００８６】
図１４は、図１２に示したＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。  
サブスペーサＳＳ１０は、溝部ＧＲ１の第２方向Ｙに対向する両側面からそれぞれ距離Ｄ５及びＤ６だけ離間している。例えば、距離Ｄ５及びＤ６は、約２〜４μｍである。このため、第１基板ＳＵＢ１及び第２基板ＳＵＢ２が貼り合わされる際に合わせずれが生じたとしても、サブスペーサＳＳ１０を溝部ＧＲ１に収容することができる。なお、図示しないメインスペーサＭＳ１０についても同様に、溝部ＧＲ２の第２方向Ｙに対向する両側面からそれぞれ約２〜４μｍだけ離間している。
【００８７】
図１５は、図１に示したＧ−Ｈ線に沿った表示パネルＰＮＬの断面図である。図１５は、図１０に示した構成と比較して、サブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３の高さが異なっている。また、絶縁膜１５が第３薄膜部ＴＨ３を有している点で異なっている。なお、図１５に示す非表示部ＮＤＡの構成は、表示部ＤＡが図１２乃至図１４に示した構成を有している場合に対応する。
【００８８】
サブスペーサＳＳ１は、表示部ＤＡのサブスペーサＳＳ１０と同一の高さＨ１１を有している。メインスペーサＭＳ１乃至ＭＳ３は、表示部ＤＡのメインスペーサＭＳ１０と同一の高さＨ１２を有している。絶縁膜１５は、サブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３と重なる連続した第３薄膜部ＴＨ３を有している。第３薄膜部ＴＨ３は、第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２と同様に膜厚Ｔ１５２を有している。絶縁膜１５が第３薄膜部ＴＨ３を有することによって、非表示部ＮＤＡにおいてサブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３が開口部ＯＰのセルギャップＧＰより大きい高さを有している場合にも第１基板ＳＵＢ１に突き当たらない。よって、セルギャップが不均一になるギャップ不良を抑制することができる。
【００８９】
図１６は、図１に示したＩ−Ｊ線に沿った表示パネルＰＮＬの断面図である。なお、図１６に示す非表示部ＮＤＡの構成は、表示部ＤＡが図１２乃至図１４に示した構成を有している場合に対応する。  
メインスペーサＭＳ４及びＭＳ５は、メインスペーサＭＳ１乃至ＭＳ３と同様に高さＨ１２を有している。絶縁膜１５は、実装部ＭＡ側においても、サブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ５と重なる連続した第３薄膜部ＴＨ３を有している。第３薄膜部ＴＨ３は、膜厚Ｔ１５２を有している。
【００９０】
次に、図１７及び図１８において、第１実施形態の第２実施例について説明する。  
図１７は、図１に示したＧ−Ｈ線に沿った表示パネルＰＮＬの断面図である。図１７は、図１５に示した構成と比較して、絶縁膜１５が溝部ＧＲ１１乃至１４を有している点で相違している。なお、図１７に示す非表示部ＮＤＡの構成は、表示部ＤＡが図１２乃至図１４に示した構成を有している場合に対応する。  
絶縁膜１５は、サブスペーサＳＳ１と重なる溝部ＧＲ１１と、メインスペーサＭＳ１と重なる溝部ＧＲ１２と、メインスペーサＭＳ２と重なる溝部ＧＲ１３と、メインスペーサＭＳ３と重なる溝部ＧＲ１４と、を有している。絶縁膜１５は、溝部ＧＲ１１乃至ＧＲ１４において、第１薄膜部ＴＨ１及び第２薄膜部ＴＨ２と同様に膜厚Ｔ１５２を有している。絶縁膜１５が溝部ＧＲ１１乃至ＧＲ１４を有することによって、非表示部ＮＤＡにおいてサブスペーサＳＳ１、メインスペーサＭＳ１乃至ＭＳ３が開口部ＯＰのセルギャップＧＰより大きい高さを有している場合にも第１基板ＳＵＢ１に突き当たらない。よって、セルギャップが不均一になるギャップ不良を抑制することができる。また、非表示部ＮＤＡにおいても、第１基板ＳＵＢ１及び第２基板ＳＵＢ２のずれを抑制することができる。
【００９１】
図１８は、図１に示したＩ−Ｊ線に沿った表示パネルＰＮＬの断面図である。図１８は、図１６に示した構成と比較して、絶縁膜１５が溝部ＧＲ１１乃至１６を有している点で相違している。なお、図１８に示す非表示部ＮＤＡの構成は、表示部ＤＡが図１２乃至図１４に示した構成を有している場合に対応する。  
絶縁膜１５は、さらに、メインスペーサＭＳ４と重なる溝部ＧＲ１５と、メインスペーサＭＳ５と重なる溝部ＧＲ１６と、を有している。絶縁膜１５は、溝部ＧＲ１５乃至ＧＲ１６において、溝部ＧＲ１１乃至ＧＲ１４と同様に膜厚Ｔ１５２を有している。  
このような第２実施例においても上記した第１実施例と同様の効果を得ることができる。
【００９２】
次に、図１９において、第１実施形態の第３実施例について説明する。  
図１９は、図１２に示したＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。図１９は、図９に示した構成と比較して、サブスペーサＳＳ１０と重なる位置のカラーフィルタの構成が異なっている。また、第１基板ＳＵＢ１が溝部ＧＲ１を有している点で異なっている。
【００９３】
サブスペーサＳＳ１０の高さＨ１は、図７に示した開口部ＯＰにおけるセルギャップＧＰより小さく、メインスペーサＭＳ１０の高さＨ２は、セルギャップＧＰと等しい。第１基板ＳＵＢ１は、サブスペーサＳＳ１０と対向する溝部ＧＲ１を有している。サブスペーサＳＳ１０の先端部ＰＴ１は、溝部ＧＲ１の内部に収容されている。サブスペーサＳＳ１０は、溝部ＧＲ１において第１基板ＳＵＢ１から離間している。メインスペーサＭＳ１０は、第１基板ＳＵＢ１に接している。
【００９４】
第３実施例においては、サブスペーサＳＳ１０と重なる位置において、カラーフィルタＣＦＢ２及びＣＦＲ２が重畳している。そのため、サブスペーサＳＳ１０の先端部ＰＴ１を第１基板ＳＵＢ１側に近接させることができ、溝部ＧＲ１の内部に収容することができる。また、第３実施例においては、溝部は、表示部ＤＡに位置する全てのサブスペーサ及びメインスペーサのうち、いずれかに対応して配置されていれば良い。なお、溝部と対向するサブスペーサ又はメインスペーサと重なる位置においては、２つのカラーフィルタが重畳し、サブスペーサ又はメインスペーサの先端部が溝部に収容される。
【００９５】
絶縁膜１５は、溝部ＧＲ１と重なる第１除去部ＲＭ１を有している。すなわち、図１９は、図１２に示した領域ＡＲ１に第１除去部ＲＭ１が形成された場合を示している。すなわち、溝部ＧＲ１は、第１除去部ＲＭ１と、接続孔Ｖ１及びＶ２とによって構成されている。また、サブスペーサＳＳ１０と重なる位置に金属配線は配置されていない。
【００９６】
図１９に示した表示部ＤＡの構成に対して、非表示部ＮＤＡには、図１０及び図１１に示した比較例の構成を適用することができる。すなわち、サブスペーサＳＳ１０の高さＨ１及びメインスペーサＭＳ１０の高さＨ２がセルギャップＧＰより小さいため、第３実施例に対応する非表示部ＮＤＡの構成は、比較例の非表示部ＮＤＡの構成と等しい。また、図１０及び図１１に示した構成においては、絶縁膜１５を薄く形成する必要がないため、非表示部ＮＤＡの回路容量の増大、及び、回路特性の悪化のリスクを回避することができる。  
このような第３実施例においても上記した第１実施例と同様の効果を得ることができる。
【００９７】
次に、図２０において、第１実施形態の第４実施例について説明する。  
図２０は、図１２に示したＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。図２０は、図１３に示した構成と比較して、絶縁膜１５が溝部ＧＲ１と重なる第１除去部ＲＭ１と、溝部ＧＲ２と重なる第２除去部ＲＭ２と、を有している点で異なっている。  
すなわち、図２０は、図１２に示した領域ＡＲ１に第１除去部ＲＭ１が形成され、領域ＡＲ２に第２除去部ＲＭ２が形成された場合を示している。  
このような第４実施例においても上記した第１実施例と同様の効果を得ることができる。
【００９８】
次に、図２１及び図２２において、第１実施形態の第５実施例について説明する。  
図２１は、図１に示したＧ−Ｈ線に沿った表示パネルの断面図である。図２１は、図１５に示した構成と比較して、絶縁膜１５が第３薄膜部ＴＨ３を有していない点で相違している。また、カラーフィルタＣＦＢ１１及びＣＦＢ１２が配置されていない点で相違している。  
カラーフィルタＣＦＢ１１及びＣＦＢ１２が配置されないことによって、サブスペーサＳＳ１及びメインスペーサＭＳ１と、第１基板ＳＵＢ１との間の距離を調整することができる。そのため、サブスペーサＳＳ１及びメインスペーサＭＳ１が開口部ＯＰのセルギャップＧＰより大きい高さを有している場合にも第１基板ＳＵＢ１に突き当たらない。よって、セルギャップが不均一になるギャップ不良を抑制することができる。また、絶縁膜１５を薄く形成する必要がないため、非表示部ＮＤＡの回路容量の増大、及び、回路特性の悪化のリスクを回避することができる。
【００９９】
図２２は、図１に示したＩ−Ｊ線に沿った表示パネルＰＮＬの断面図である。図２２は、図１６に示した構成と比較して、絶縁膜１５が第３薄膜部ＴＨ３を有していない点で相違している。また、カラーフィルタＣＦＢ１２乃至ＣＦＢ１４が配置されていない点で相違している。  
カラーフィルタＣＦＢ１２乃至ＣＦＢ１４が配置されないことによって、メインスペーサＭＳ１、ＭＳ４、ＭＳ５と、第１基板ＳＵＢ１との間の距離を調整することができ、図２１に示したのと同様にギャップ不良を抑制することができる。  
このような第５実施例においても上記した第１実施例と同様の効果を得ることができる。
【０１００】
次に、図２３乃至図２７において、第２実施形態に係る表示装置ＤＳＰを詳細に説明する。
【０１０１】
図２３は、第２実施形態のタッチセンサＴＳの構成例を示す平面図である。  
タッチセンサＴＳは、複数の駆動電極ＴＸ１乃至ＴＸｎと、複数の検出電極ＲＸ１乃至ＲＸｍと、複数のリード線ＬＤと、を備えている。なお、ｎ及びｍは、例えば２以上の整数である。駆動電極ＴＸ１乃至ＴＸｎは、第１基板ＳＵＢ１に配置され、後述する共通電極ＣＥに相当する。検出電極ＲＸ１乃至ＲＸｍは、例えば第２基板ＳＵＢ２の第１基板ＳＵＢ１と対向する面とは反対側の面に配置されている。また、表示装置ＤＳＰは、さらに、フレキシブルプリント回路基板４と、タッチ検出ＩＣチップ５と、を備えている。フレキシブルプリント回路基板４は、第２基板ＳＵＢ２に接続されている。タッチ検出ＩＣチップ５は、フレキシブルプリント回路基板４に実装されている。
【０１０２】
複数の駆動電極ＴＸ１乃至ＴＸｎは、それぞれ帯状に形成され、第２方向Ｙに延出し、第１方向Ｘに間隔をおいて並べられている。複数の検出電極ＲＸ１乃至ＲＸｍは、それぞれ帯状に形成され、第１方向Ｘに延出し、第２方向Ｙに間隔をおいて並べられている。複数の検出電極ＲＸ１乃至ＲＸｍは、複数の駆動電極ＴＸ１乃至ＴＸｎと表示部ＤＡにおいて交差している。検出電極ＲＸ１乃至ＲＸｍは、非表示部ＮＤＡに位置するリード線ＬＤによってフレキシブルプリント回路基板４と電気的に接続されている。
【０１０３】
図２４は、第２実施形態のメインスペーサＭＳ１０及びサブスペーサＳＳ１０の構成を示す平面図である。図２４は、図１２に示した構成と比較して、共通電極ＣＥの構成が異なっている。  
すなわち、１つの共通電極ＣＥは、図２３に示した１つの駆動電極ＴＸに相当し帯状に形成されている。共通電極ＣＥは、画素電極ＰＥの基部ＢＳと重なる位置において開口している。図２４に示した例では、共通電極ＣＥは、画素電極ＰＥ１乃至ＰＥ５のそれぞれの基部ＢＳ１乃至ＢＳ５と重なる位置において開口している。共通電極ＣＥは、サブスペーサＳＳ１０及びメインスペーサＭＳ１０と重なる位置にも配置されている。
【０１０４】
図２５は、図２４に示したＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。図２５は、図１３に示した構成と比較して、主に、第１基板ＳＵＢ１が絶縁膜１５を有していない点で異なっている。  
第１基板ＳＵＢ１は、信号線Ｓ１乃至Ｓ６、ドレイン電極ＤＥ１乃至ＤＥ５、透明電極ＴＥ１乃至ＴＥ５、共通電極ＣＥ、金属配線ＭＬ１、ＭＬ３、ＭＬ４、ＭＬ６、絶縁膜１４及び１６、画素電極ＰＥ１乃至ＰＥ５を備えている。  
信号線Ｓ１乃至Ｓ６、ドレイン電極ＤＥ１乃至ＤＥ５は、絶縁膜１４によって覆われている。絶縁膜１４は、ドレイン電極ＤＥ１乃至ＤＥ５まで貫通した貫通孔ＣＨ１１を有している。
【０１０５】
透明電極ＴＥ１乃至ＴＥ５、共通電極ＣＥは、絶縁膜１４の上に位置し、絶縁膜１６によって覆われている。透明電極ＴＥ１乃至ＴＥ５は、それぞれ貫通孔ＣＨ１１においてドレイン電極ＤＥ１乃至ＤＥ５に接している。透明電極ＴＥ１乃至ＴＥ５は、共通電極ＣＥと同一層に位置し、共通電極ＣＥと同一の透明な導電材料によって形成されている。絶縁膜１６は、絶縁膜１４の上に位置し、透明電極ＴＥ１乃至ＴＥ５まで貫通した貫通孔ＣＨ３１を有している。
【０１０６】
金属配線ＭＬ１、ＭＬ３、ＭＬ４、ＭＬ６、画素電極ＰＥ１乃至ＰＥ５は、絶縁膜１６の上に位置し、図示しない配向膜ＡＬ１によって覆われている。画素電極ＰＥ１乃至ＰＥ５は、それぞれ貫通孔ＣＨ３１において透明電極ＴＥ１乃至ＴＥ５に接している。貫通孔ＣＨ１１及びＣＨ３１は、ドレイン電極ＤＥ１乃至ＤＥ５の各々の上方において、接続孔Ｖ１乃至Ｖ５を構成している。すなわち、画素電極ＰＥ１乃至ＰＥ５は、それぞれ接続孔Ｖ１乃至Ｖ５を介してドレイン電極ＤＥ１乃至ＤＥ５、透明電極ＴＥ１乃至ＴＥ５と電気的に接続されている。
【０１０７】
絶縁膜１４は、溝部ＧＲ１と重なる第４薄膜部ＴＨ４と、溝部ＧＲ２と重なる第５薄膜部ＴＨ５と、を有している。すなわち、図２５は、図２４に示した領域ＡＲ１に第４薄膜部ＴＨ４が形成され、領域ＡＲ２に第５薄膜部ＴＨ５が形成された場合を示している。第４薄膜部ＴＨ４は、接続孔Ｖ１とＶ２との間に位置している。第５薄膜部ＴＨ５は、接続孔Ｖ４とＶ５との間に位置している。第４薄膜部ＴＨ４及び第５薄膜部ＴＨ５の膜厚Ｔ１４２は、開口部ＯＰにおける絶縁膜１４の膜厚Ｔ１４１より小さい。なお、図２５において、第４薄膜部ＴＨ４、第５薄膜部ＴＨ５、接続孔Ｖ１乃至Ｖ５以外の領域に位置する絶縁膜１４は、膜厚Ｔ１４１を有している。例えば、第２実施形態においては、膜厚Ｔ１４１は約３．３μｍであり、膜厚Ｔ１４２は約２．３μｍである。
【０１０８】
溝部ＧＲ１は、第４薄膜部ＴＨ４の上方のスペースと、接続孔Ｖ１及びＶ２とによって構成されている。サブスペーサＳＳ１０は、接続孔Ｖ１及びＶ２に重なっている。溝部ＧＲ２は、第５薄膜部ＴＨ５の上方のスペースと、接続孔Ｖ４及びＶ５とによって構成されている。メインスペーサＭＳ１０は、接続孔Ｖ４及びＶ５に重なっている。
【０１０９】
図２６は、図２３に示したＫ−Ｌ線に沿った表示パネルＰＮＬの断面図である。図２６は、図１５に示した構成と比較して、主に、第１基板ＳＵＢ１が絶縁膜１５を有していない点で異なっている。なお、図２６に示す非表示部ＮＤＡの構成は、表示部ＤＡが図２４及び図２５に示した構成を有している場合に対応する。  
第２基板ＳＵＢ２は、非表示部ＮＤＡに位置するメインスペーサＭＳ１１乃至ＭＳ１８を備えている。メインスペーサＭＳ１１乃至ＭＳ１８は、オーバーコート層ＯＣの第１基板ＳＵＢ１側に配置され、第１基板ＳＵＢ１側に突出している。また、メインスペーサＭＳ１１乃至ＭＳ１８は、第１基板ＳＵＢ１から離間している。メインスペーサＭＳ１１乃至ＭＳ１８は、表示部ＤＡのメインスペーサＭＳ１０と同一の高さＨ１２を有している。
【０１１０】
カラーフィルタＣＦＢ１１は、メインスペーサＭＳ１１と重なっている。カラーフィルタＣＦＢ１２は、メインスペーサＭＳ１２乃至ＭＳ１４と重なっている。カラーフィルタＣＦＢ１３は、メインスペーサＭＳ１５と重なっている。カラーフィルタＣＦＢ１４は、メインスペーサＭＳ１８と重なっている。このようなカラーフィルタＣＦＢ１１乃至ＣＦＢ１４によって、メインスペーサＭＳ１１乃至ＭＳ１５、ＭＳ１８と、第１基板ＳＵＢ１との間の距離を調整することができる。
【０１１１】
絶縁膜１４は、メインスペーサＭＳ１１乃至ＭＳ１８と重なる連続した第６薄膜部ＴＨ６を有している。第６薄膜部ＴＨ６は、第４薄膜部ＴＨ４及び第５薄膜部ＴＨ５と同様に膜厚Ｔ１４２を有している。絶縁膜１４が第６薄膜部ＴＨ６を有することによって、非表示部ＮＤＡにおいてメインスペーサＭＳ１１乃至ＭＳ１８が開口部ＯＰのセルギャップＧＰより大きい高さを有している場合にも第１基板ＳＵＢ１に突き当たらない。よって、セルギャップが不均一になるギャップ不良を抑制することができる。
【０１１２】
図２７は、図２３に示したＭ−Ｎ線に沿った表示パネルＰＮＬの断面図である。図２７は、図２３に示した表示パネルＰＮＬの実装部ＭＡ側の非表示部ＮＤＡを示している。なお、図２７に示す非表示部ＮＤＡの構成は、表示部ＤＡが図２４及び図２５に示した構成を有している場合に対応する。  
第２基板ＳＵＢ２は、さらに、非表示部ＮＤＡに位置するメインスペーサＭＳ１９乃至ＭＳ２３を備えている。メインスペーサＭＳ１９乃至ＭＳ２３は、メインスペーサＭＳ１１乃至ＭＳ１８と同様の構成を有し、高さＨ１２を有している。
【０１１３】
カラーフィルタＣＦＢ１２はメインスペーサＭＳ１２乃至ＭＳ１４と重なり、カラーフィルタＣＦＢ１３はメインスペーサＭＳ１６と重なり、カラーフィルタＣＦＢ１４はメインスペーサＭＳ１７と重なり、カラーフィルタＣＦＢ１５はメインスペーサＭＳ１９と重なり、カラーフィルタＣＦＢ１６はメインスペーサＭＳ２０と重なり、カラーフィルタＣＦＢ１７はメインスペーサＭＳ２１と重なり、カラーフィルタＣＦＢ１８はメインスペーサＭＳ２２と重なり、カラーフィルタＣＦＢ１９はメインスペーサＭＳ２３と重なっている。絶縁膜１４は、実装部ＭＡ側においても、メインスペーサＭＳ１１乃至ＭＳ２３と重なる連続した第６薄膜部ＴＨ６を有している。第６薄膜部ＴＨ６は、膜厚Ｔ１４２を有している。  
このような第２実施形態においても上記した第１実施形態と同様の効果を得ることができる。
【０１１４】
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を得ることができる。
【０１１５】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１１６】
ＤＳＰ…表示装置、ＤＡ…表示部、ＮＤＡ…非表示部、ＳＷ…スイッチング素子、
１４、１５…絶縁膜、ＰＥ…画素電極、ＳＵＢ１…第１基板、ＳＵＢ２…第２基板、
ＳＳ…サブスペーサ、ＭＳ…メインスペーサ、ＢＭ…遮光層、ＯＰ…開口部、
Ｈ…高さ、ＧＲ…溝部、ＰＴ…先端部、ＤＥ…ドレイン電極、Ｖ…接続孔、Ｇ…走査線、
ＡＸ…長軸、短軸、ＣＨ…貫通孔、ＭＥ…金属電極、ＴＥ…透明電極、ＴＨ…薄膜部、
ＲＭ…除去部、ＭＬ…金属配線、ＩＭ…間欠部、Ｔ…膜厚。
【図１】
2019174736.tif 000003
【図２】
2019174736.tif 000004
【図３】
2019174736.tif 000005
【図４】
2019174736.tif 000006
【図５】
2019174736.tif 000007
【図６】
2019174736.tif 000008
【図７】
2019174736.tif 000009
【図８】
2019174736.tif 000010
【図９】
2019174736.tif 000011
【図１０】
2019174736.tif 000012
【図１１】
2019174736.tif 000013
【図１２】
2019174736.tif 000014
【図１３】
2019174736.tif 000015
【図１４】
2019174736.tif 000016
【図１５】
2019174736.tif 000017
【図１６】
2019174736.tif 000018
【図１７】
2019174736.tif 000019
【図１８】
2019174736.tif 000020
【図１９】
2019174736.tif 000021
【図２０】
2019174736.tif 000022
【図２１】
2019174736.tif 000023
【図２２】
2019174736.tif 000024
【図２３】
2019174736.tif 000025
【図２４】
2019174736.tif 000026
【図２５】
2019174736.tif 000027
【図２６】
2019174736.tif 000028
【図２７】
2019174736.tif 000029