(57)【要約】【課題】負荷駆動回路を提供する。【解決手段】電源を接続する電源端子と、電源端子に接続された電源からの供給電圧が供給されるべき負荷を接続する負荷端子と、電源端子と負荷端子との間に接続される半導体スイッチと、半導体スイッチの開閉を制御するための制御信号を出力する出力端子を備えた制御回路と、半導体スイッチに接続された還流ダイオードと、電源の逆接時にオフして電源から還流ダイオードを介した半導体スイッチへの電流の流れを阻止する保護スイッチとを備える還流回路と、制御回路を第１固定電位に接続する第１端子と、還流ダイオードのアノードを前記保護スイッチを介して第２固定電位に接続する第２端子と、出力端子と第１端子とを接続する導通路に介装された接続スイッチを備え、第１端子と第２端子との間の電位差の上昇を検知した場合、接続スイッチをオンすることにより出力端子と第１端子とを接続する接続回路とを備える。【選択図】図１
2019103063.tif 000002
【特許請求の範囲】
【請求項１】
電源を接続する電源端子と、
該電源端子に接続された電源から電力が供給されるべき負荷を接続する負荷端子と、
前記電源端子と前記負荷端子との間に接続される半導体スイッチと、
該半導体スイッチに接続された還流ダイオードと、該還流ダイオードに直列に接続され、前記電源の逆接時にオフして前記電源から前記還流ダイオードを介した前記半導体スイッチへの電流の流れを阻止する保護スイッチとを備える還流回路と、
前記半導体スイッチの開閉を制御するための信号を出力する第１制御端子と、前記保護スイッチの開閉を制御するための信号を出力する第２制御端子とを備える制御回路と、
前記制御回路を第１固定電位に接続する第１端子と、
前記還流ダイオードのアノードを前記保護スイッチを介して第２固定電位に接続する第２端子と、
前記第２制御端子と前記第１端子とを接続する導通路に介装された接続スイッチを備え、前記第１端子と前記第２端子との間の電位差の上昇を検知した場合、前記接続スイッチをオンすることにより前記第２制御端子と前記第１端子とを接続する接続回路と
を備える負荷駆動回路。
【請求項２】
前記接続回路は、
前記第２端子と前記第２固定電位との間の接続が解消した場合に伴う電位差の上昇を検知する
請求項１に記載の負荷駆動回路。
【請求項３】
前記第２制御端子と前記還流回路との間に設けられており、前記第１端子と前記第１固定電位との間の接続が解消した場合に、前記保護スイッチをオフさせる第１遮断回路
を備える請求項１又は請求項２に記載の負荷駆動回路。
【請求項４】
前記第１遮断回路と前記還流回路との間に設けられており、前記電源端子と前記第２端子との間の電位差の下降を検知した場合に、前記保護スイッチをオフさせる第２遮断回路
を更に備える請求項３に記載の負荷駆動回路。
【請求項５】
前記保護スイッチと前記電源端子との間に接続されたツェナーダイオード
を備える請求項１から請求項４の何れか１つに記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷駆動回路に関する。
【背景技術】
【０００２】
従来、電源から負荷への通電を切替える半導体スイッチを保護する技術として、例えば特許文献１に開示された技術が知られている。特許文献１では、モータなどの誘電性負荷への電源供給を停止した際、負荷のインダクタンスによって生じる誘導エネルギをグランドから還流させることによって、半導体スイッチを誘導エネルギから保護することが記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−０４４５２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、負荷駆動回路のグランドと同じアースポイントに共通スプライス負荷のグランドがボルト締結された状態にて、アースボルトが外れた場合、共通スプライス負荷から負荷駆動回路内の還流ダイオードへの電流の回り込みが発生するという問題点を有していた。
【０００５】
本発明の目的は、共通スプライス負荷から還流ダイオードへの電流の回り込みを防止できる負荷駆動回路を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る負荷駆動回路は、電源を接続する電源端子と、該電源端子に接続された電源から電力が供給されるべき負荷を接続する負荷端子と、前記電源端子と前記負荷端子との間に接続される半導体スイッチと、該半導体スイッチに接続された還流ダイオードと、該還流ダイオードに直列に接続され、前記電源の逆接時にオフして前記電源から前記還流ダイオードを介した前記半導体スイッチへの電流の流れを阻止する保護スイッチとを備える還流回路と、前記半導体スイッチの開閉を制御するための信号を出力する第１制御端子と、前記保護スイッチの開閉を制御するための信号を出力する第２制御端子とを備える制御回路と、前記制御回路を第１固定電位に接続する第１端子と、前記還流ダイオードのアノードを前記保護スイッチを介して第２固定電位に接続する第２端子と、前記第２制御端子と前記第１端子とを接続する導通路に介装された接続スイッチを備え、前記第１端子と前記第２端子との間の電位差の上昇を検知した場合、前記接続スイッチをオンすることにより前記第２制御端子と前記第１端子とを接続する接続回路とを備える。
【発明の効果】
【０００７】
上記によれば、共通スプライス負荷から還流ダイオードへの電流の回り込みを防止できる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態１に係る負荷駆動回路の構成を示す回路図である。
【図２】シグナルグランドが外れた場合の負荷駆動回路の動作を説明する説明図である。
【図３】パワーグランドが外れた場合の負荷駆動回路の動作を説明する説明図である。
【図４】シグナルグランド及びパワーグランドの双方が外れた場合の負荷駆動回路の動作を説明する説明図である。
【図５】実施の形態２に係る負荷駆動回路の構成を示す回路図である。
【発明を実施するための形態】
【０００９】
本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせても良い。
【００１０】
本発明の一態様に係る負荷駆動回路は、電源を接続する電源端子と、該電源端子に接続された電源から電力が供給されるべき負荷を接続する負荷端子と、前記電源端子と前記負荷端子との間に接続される半導体スイッチと、該半導体スイッチに接続された還流ダイオードと、該還流ダイオードに直列に接続され、前記電源の逆接時にオフして前記電源から前記還流ダイオードを介した前記半導体スイッチへの電流の流れを阻止する保護スイッチとを備える還流回路と、前記半導体スイッチの開閉を制御するための信号を出力する第１制御端子と、前記保護スイッチの開閉を制御するための信号を出力する第２制御端子とを備える制御回路と、前記制御回路を第１固定電位に接続する第１端子と、前記還流ダイオードのアノードを前記保護スイッチを介して第２固定電位に接続する第２端子と、前記第２制御端子と前記第１端子とを接続する導通路に介装された接続スイッチを備え、前記第１端子と前記第２端子との間の電位差の上昇を検知した場合、前記接続スイッチをオンすることにより前記第２制御端子と前記第１端子とを接続する接続回路とを備える。
【００１１】
本発明にあっては、第１端子と前記第２端子との間の電位差の上昇を検知した場合、接続スイッチをオンすることにより第２制御端子と第１端子とを接続するので、制御回路から出力される保護スイッチ用の信号は、第２制御端子と第１端子とを接続する導通路を介して負荷駆動回路の外部へ出力される。この結果、保護スイッチはオフとなり、第２端子と同じアースポイントに接続されていた共通スプライス負荷からの電流の回り込みを回避し、還流ダイオードおよび保護スイッチの損傷を防止することができる。
【００１２】
本発明の一態様に係る負荷駆動回路は、前記接続回路は、前記第２端子と前記第２固定電位との間の接続が解消した場合に伴う電位差の上昇を検知する。
【００１３】
本態様にあっては、接続回路は、第２端子と第２固定電位との間の接続が解消した場合に伴う電位差の上昇を検知するので、第２端子と同じアースポイントに接続されていた共通スプライス負荷からの電流の回り込みを回避し、還流ダイオードおよび保護スイッチの損傷を防止することができる。
【００１４】
本発明の一態様に係る負荷駆動回路は、前記第２制御端子と前記還流回路との間に設けられており、前記第１端子と前記第１固定電位との間の接続が解消した場合に、前記保護スイッチをオフさせる第１遮断回路を備える。
【００１５】
本態様にあっては、制御回路が接続される第１端子がアースポイントから外れた場合、還流回路が備える保護スイッチをオフに制御することが可能である。保護スイッチをオフにした状態にて、半導体スイッチをオンからオフに切り替えた場合、負荷の誘導起電力によって半導体スイッチに発生する電位差は、一定の上限値に制限されるので、半導体スイッチの耐圧を超過するのを防止することができる。
【００１６】
本発明の一態様に係る負荷駆動回路は、前記第１遮断回路と前記還流回路との間に設けられており、前記電源端子と前記第２端子との間の電位差の下降を検知した場合に、前記保護スイッチをオフさせる第２遮断回路を更に備える。
【００１７】
本態様にあっては、制御回路が還流回路を制御する信号を第１遮断回路まで伝達することが可能である場合であっても、第１端子及び第２端子の双方がアースポイントから外れ、電源及び第２端子間の電位差の減少が検知できた場合には、還流回路が備える保護スイッチをオフにすることができるので、共通スプライス負荷からの電流の回り込みを回避し、還流ダイオード及び保護スイッチの損傷を防止することができる。
【００１８】
本発明の一態様に係る負荷駆動回路は、前記保護スイッチと前記電源端子との間に接続されたツェナーダイオードを備える。
【００１９】
本態様にあっては、還流回路の保護スイッチがオフした状態にて半導体スイッチをオンからオフに切り替えた場合、負荷の誘導起電力によって半導体スイッチに発生する電位差は、ツェナーダイオードのクランプ電圧Ｖｚｄと還流ダイオードのフォワード電圧Ｖｆ４との和（Ｖｚｄ＋Ｖｆ４）に制限される。
【００２０】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
（実施の形態１）
図１は実施の形態１に係る負荷駆動回路１０の構成を示す回路図である。負荷駆動回路１０は、電源１から負荷２への電力供給経路の中途に設けられ、制御回路１１、半導体スイッチ１２、還流回路１３、第１〜第３監視回路１４，１５，１６、ツェナーダイオード１７等を備える。電源１は例えば車両が備えるバッテリであり、負荷２は例えばエンジン冷却用のファン駆動モータなどの誘電性負荷である。
【００２１】
制御回路１１は、例えばマイクロコンピュータであり、外部スイッチＳＷの操作に応じて起動されるように構成されている。制御回路１１は、制御端子１１ａから出力する制御信号（給電制御信号）により半導体スイッチ１２の切替動作（オン／オフ）を制御する。給電制御信号は例えばＰＷＭ信号であり、制御回路１１は、給電制御信号のデューティ比を負荷２に応じて変化させることによって半導体スイッチ１２の切替動作を制御する。また、制御回路１１は、制御端子１１ｂから出力する制御信号（還流回路制御信号）により、還流回路１３の動作を制御する。
【００２２】
また、制御回路１１は、負荷駆動回路１０のＳＧＮＤ端子（シグナルグランド端子）Ｇ１に接続されるリセット端子１１ｃを備える。ＳＧＮＤ端子Ｇ１は、不図示のアースボルトを介して、第１アースポイント（第１固定電位）に接続される。第１固定電位は、本実施の形態では接地電位であるが、基準とすべき任意の電位であってもよい。制御回路１１は、車両振動等によりアースボルトが外れたことに起因してリセット端子１１ｃの電位が所定値まで上昇した場合、半導体スイッチ１２をオフさせると共に、自身をリセット（初期化）させる制御を行う。
【００２３】
半導体スイッチ１２は、電源１が接続される電源端子Ｔ１と負荷２が接続される負荷端子Ｔ２との間に設けられ、制御回路１１の制御端子１１ａから出力される給電制御信号に応じて、電源１と負荷２との間の給電経路を接続又は遮断するためのスイッチである。半導体スイッチ１２は、例えばＦＥＴ（Field-Effect Transistor）１２１及び寄生ダイオード１２２を備える。ＦＥＴ１２１は、例えばＮチャネルＭＯＳＦＥＴ（Metal-Oxide Semiconductor FET）であり、そのドレインは電源入力ラインＬ１を介して電源端子Ｔ１に接続され、ゲートは制御回路１１の制御端子１１ａに接続され、ソースは電源出力ラインＬ２を介して負荷端子Ｔ２に接続されている。
【００２４】
半導体スイッチ１２は、電源端子Ｔ１に電源１が正常に接続され、制御回路１１の制御端子１１ａから出力される給電制御信号に基づきオンされた場合、電源入力ラインＬ１と電源出力ラインＬ２とにより構成される給電経路を接続する。これにより、電源１から負荷２への給電が行われる。また、半導体スイッチ１２は、電源１の正常接続時とは逆方向の通電を寄生ダイオード１２２により可能にしている。
【００２５】
還流回路１３は、半導体スイッチ１２の出力端であるＦＥＴ１２１のソースと負荷駆動回路１０のＰＧＮＤ端子（パワーグランド端子）Ｇ２との間に接続さており、半導体スイッチ１２を保護する機能を有する。ＰＧＮＤ端子Ｇ２は、不図示のアースボルトを介して、前述の第１アースポイントとは異なる第２アースポイント（第２固定電位）に接続される。第２固定電位は、本実施の形態では接地電位であるが、基準とすべき任意の電位であってもよい。
【００２６】
還流回路１３は、還流ダイオード１３１及びＦＥＴ１３２を備える。還流ダイオード１３１のカソードは、半導体スイッチ１２の出力端と負荷端子Ｔ２とを接続する電源出力ラインＬ２を介して、半導体スイッチ１２及び負荷２の双方に接続され、アノードはＦＥＴ１３２のソースに接続されている。また、ＦＥＴ１３２は、例えばＮチャネルＭＯＳＦＥＴであり、ソースは還流ダイオード１３１のアノードに接続され、ドレインはＰＧＮＤ端子Ｇ２に接続され、ゲートは、後述する第３監視回路１６に接続されている。ＦＥＴ１３２は、負荷駆動回路１０の電源投入時に、抵抗１３３と抵抗１３４とによって生成されるバイアス電圧によってオンされる。
【００２７】
還流回路１３では、電源１が正常に接続され、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２がそれぞれのアースポイントに正常に接続されている場合、還流回路１３内に負荷電流が流れ込むことを還流ダイオード１３１によって阻止する。また、半導体スイッチ１２をオンからオフに切り替えた場合においては、負荷２のインダクタンスにおける誘導起電力によって生じたサージ電流を、還流ダイオード１３１及びＦＥＴ１３２によって構成される還流回路１３を介して還流させることができる。それにより、還流回路１３は、サージから半導体スイッチ１２を保護することができる。
【００２８】
更に、電源１の逆接時には、ＦＥＴ１３２がオフされて還流回路１３は導通しないため、電源１の正常接続時とは逆方向の電流が負荷２及び寄生ダイオード１２２に流れる。その際、負荷２の抵抗値に依存するような電流が流れることになり、ショート電流のような大電流が負荷駆動回路１０内で発生することはない。そのため、電源１の逆接時における半導体スイッチ１２の損傷を防止することができる。
【００２９】
第１監視回路１４は、ＳＧＮＤ端子Ｇ１とＰＧＮＤ端子Ｇ２との間に設けられており、トランジスタ１４１及びダイオード１４２を備える。トランジスタ１４１は、例えばＮＰＮバイポーラトランジスタであり、そのコレクタは制御回路１１の制御端子１１ｂに接続され、エミッタはグランドラインＧＬ１に接続され、ベースは抵抗１４３及びダイオード１４２を介してグランドラインＧＬ２に接続されている。また、トランジスタ１４１のベース−エミッタ間には抵抗１４４が接続されている。
【００３０】
このような構成により、第１監視回路１４は、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２の間の電位差を検知する機能、及び適宜の電位差を検知した場合、制御回路１１の制御端子１１ｂをＳＧＮＤ端子Ｇ１に接続する機能を有する。
【００３１】
第２監視回路１５は、制御回路１１と還流回路１３との間に設けられており、２つのトランジスタ１５１，１５２及び２つのトランジスタ１５１，１５２の間に接続されるダイオード１５３を備える。
【００３２】
トランジスタ１５１は、例えばＮＰＮバイポーラトランジスタであり、そのコレクタはダイオード１５３及び抵抗１５７を介してもう１つのトランジスタ１５２に接続され、エミッタはグランドラインＧＬ１に接続され、ベースは抵抗１５４，１５６を介して制御回路１１の制御端子１１ｂに接続されている。また、トランジスタ１５１のベース−エミッタ間には抵抗１５５が接続されている。
【００３３】
トランジスタ１５２は、例えばＰＮＰバイポーラトランジスタであり、そのコレクタは第３監視回路１６に接続され、エミッタは電源入力ラインＬ１に接続され、ベースは抵抗１５７及びダイオード１５３を介してトランジスタ１５１のコレクタに接続されている。また、トランジスタ１５２のベース−エミッタ間には抵抗１５８が接続されている。ダイオード１５３は、カソード側がトランジスタ１５１に接続され、アノード側がトランジスタ１５２に接続されている。
【００３４】
第３監視回路１６は、第２監視回路１５と還流回路１３との間に設けられており、トランジスタ１６１、ツェナーダイオード１６２及びダイオード１６３を備える。
【００３５】
トランジスタ１６１は、例えばＰＮＰバイポーラトランジスタであり、そのエミッタは第２監視回路１５におけるトランジスタ１５２のコレクタに接続され、コレクタは抵抗１３３を介して還流回路１３におけるＦＥＴ１３２のゲートに接続され、ベースは、抵抗１６４、ツェナーダイオード１６２、及びダイオード１６３を介してグランドラインＧＬ２に接続されている。ツェナーダイオード１６２は、カソードが抵抗１６４を介してトランジスタ１６１のベースに接続され、アノードがダイオード１６３を介してグランドラインＧＬ２に接続されている。また、ダイオード１６３は、アノードがツェナーダイオード１６２のアノードに接続され、カソードがグランドラインＧＬ２に接続されている。また、トランジスタ１６１のベース−エミッタ間には抵抗１６５が接続されている。
【００３６】
以上のように、本実際の形態に係る負荷駆動回路１０では、制御回路１１が接続されたＳＧＮＤ端子Ｇ１と、還流回路１３が接続されたＰＧＮＤ端子Ｇ２とに分離されており、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２からそれぞれ異なるアースポイントに接続されていることを特徴の１つとしている。
【００３７】
また、第２監視回路１５及び第３監視回路１６は、電源１及び還流回路１３に接続されており、通常接続時には、制御回路１１から出力される還流回路制御信号に応じて電源電圧を還流回路１３が備えるＦＥＴ１３２のゲートへ供給する。更に、第１監視回路１４は、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２に接続されており、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２間の電位差の上昇を検知し、還流回路１３が備えるＦＥＴ１３２のゲートへの電源電圧の供給を遮断する機能を有している。
【００３８】
更に、本実際の形態に係る負荷駆動回路１０では、還流回路１３のＦＥＴ１３２がオフした状態にて半導体スイッチ１２をオンからオフに切り替えた場合、負荷２の誘導起電力によって半導体スイッチ１２に発生する電位差Ｖ３は、ツェナーダイオード１７のクランプ電圧Ｖｚｄと還流ダイオード１３１のフォワード電圧Ｖｆ４との和（Ｖｚｄ＋Ｖｆ４）に制限される。
【００３９】
以下、負荷駆動回路１０の動作について説明する。
図２はシグナルグランドが外れた場合の負荷駆動回路１０の動作を説明する説明図である。図２はＳＧＮＤ端子Ｇ１がアースポイントから外れた状態を示している。この場合、制御回路１１の内部インピーダンスに応じてグランド電位が上昇することにより、制御回路１１にリセットがかかる。この場合、制御回路１１は還流回路制御信号を出力しないので、第２監視回路１５が備える２つのトランジスタ１５１，１５２、及び第３監視回路１６が備えるトランジスタ１６１はいずれもオフとなる。この結果、還流回路１３には、電源電圧が供給されないので、還流回路１３が備えるＦＥＴ１３２はオフされる。
【００４０】
従来の負荷駆動回路では、半導体スイッチがオン状態である場合にグランド端子が外れたとき、制御回路内のインピーダンスに応じてグランド電位が上昇してリセットがかかるため、半導体スイッチがオフされる。その際、還流回路の還流ダイオードはＦＥＴを介してアースに接続されていないため、半導体スイッチのオフ時に電源出力ラインに発生する負電圧を還流ダイオードのフォワード電圧によって制限することができず、電源出力ラインには負荷の誘起起電力に応じた負電圧が発生する。これに伴い、半導体スイッチのドレイン−ソース間に印加される電圧が半導体スイッチの耐圧を超過する懸念がある。
【００４１】
また、半導体スイッチがオフ状態のため、電源出力ラインは、負荷を介してアース電位となるが、負荷駆動回路及び制御回路のグランド電位が還流回路及び負荷を介して確定し、再び半導体スイッチをオンする可能性がある。このとき、電源出力ラインは電源電圧（例えば１２Ｖ）まで上昇するため、再びグランド電位の上昇に伴い、制御回路がリセットする。このような動作を繰り返すことによって、負荷駆動回路は発振状態となり、負荷の誘導起電力による電位差が電源出力ラインに連続的に発生し、半導体スイッチが損傷する可能性がある。
【００４２】
しかしながら、本実施の形態に係る負荷駆動回路１０では、制御回路１１が接続されるＳＧＮＤ端子Ｇ１がアースポイントから外れた場合、還流回路１３が備えるＦＥＴ１３２をオフに制御することが可能である。還流回路１３が備えるＦＥＴ１３２をオフにした状態にて、半導体スイッチ１２をオンからオフに切り替えた場合、負荷２の誘導起電力によって半導体スイッチ１２に発生する電位差は、ツェナーダイオード１７のクランプ電圧Ｖｚｄと還流ダイオード１３１のフォワード電圧Ｖｆ４との和Ｖｚｄ＋Ｖｆ４に制限されるので、上述したような発振状態の発生を防止することができる。
【００４３】
図３はパワーグランドが外れた場合の負荷駆動回路１０の動作を説明する説明図である。図３はＰＧＮＤ端子Ｇ２と同じアースポイント（第２アースポイント）に共通スプライス負荷２２がアースボルトにより締結された状態にて、ＰＧＮＤ端子Ｇ２がアースポイントから外れた状態を示している。この場合、共通スプライス負荷２２と負荷２との抵抗比に依存してＰＧＮＤ端子Ｇ２における電位が上昇する。
【００４４】
第１監視回路１４は、ＳＧＮＤ端子Ｇ１とＰＧＮＤ端子Ｇ２との間の電位差を検知して、トランジスタ１４１をオンする構成であるため、ＰＧＮＤ端子Ｇ２における電位が上昇した場合、制御端子１１ｂを通じて出力される制御回路１１からの還流回路制御信号は、トランジスタ１４１及びＳＧＮＤ端子Ｇ１を通じて負荷駆動回路１０の外部へ出力されることになり、第２監視回路１５には伝達されない。この結果、第２監視回路１５が備える２つのトランジスタ１５１，１５２、及び第３監視回路１６が備えるトランジスタ１６１はいずれもオフとなり、還流回路１３には電源電圧が供給されないので、還流回路１３が備えるＦＥＴ１３２はオフされる。
【００４５】
ＰＧＮＤ端子Ｇ２と同じアースポイントに共通スプライス負荷２２がアースボルトにより締結された状態にて、ＰＧＮＤ端子Ｇ２がアースポイントから外れた場合、共通スプライス負荷２２から還流回路１３を介して負荷２へ電流が回り込むことで、還流ダイオード１３１（若しくはＦＥＴ１３２）が損傷する可能性がある。
【００４６】
しかしながら、本実施の形態に係る負荷駆動回路１０では、ＰＧＮＤ端子Ｇ２がアースポイントから外れた場合に伴う電位上昇を検知して、還流回路１３のＦＥＴ１３２をオフに制御するので、上述したような共通スプライス負荷２２から負荷２への電流の回り込みを回避し、還流ダイオード１３１（若しくはＦＥＴ１３２）の損傷を防止することができる。
【００４７】
図４はシグナルグランド及びパワーグランドの双方が外れた場合の負荷駆動回路の動作を説明する説明図である。図４はＳＧＮＤ端子Ｇ１と同じアースポイント（第１アースポイント）に共通スプライス負荷２１がアースボルトにより締結された状態にて、ＳＧＮＤ端子Ｇ１がアースポイントから外れ、ＰＧＮＤ端子Ｇ２と同じアースポイント（第２アースポイント）に共通スプライス負荷２２がアースボルトにより締結された状態にて、ＰＧＮＤ端子Ｇ２がアースポイントから外れた状態を示している。その際、ＳＧＮＤ端子Ｇ１の電位は、制御回路１１がリセットに至らず、かつ、ＳＧＮＤ端子Ｇ１とＰＧＮＤ端子Ｇ２との電位差により第１監視回路１４のトランジスタ１４１がオンしない程度に上昇した場合を想定する。
【００４８】
この場合、制御回路１１の制御端子１１ｂとＳＧＮＤ端子Ｇ１との間の導通路はトランジスタ１４１により遮断されているため、制御端子１１ｂから出力される還流回路制御信号は第２監視回路１５に伝達される。第２監視回路１５が備える２つのトランジスタ１５１，１５２は還流回路制御信号に応じてＯＮされ、電源電圧が第３監視回路１６に伝達される。ただし、第３監視回路１６は、電源１及びＰＧＮＤ端子Ｇ２間の電位差の減少を検知し、トランジスタ１６１をオフにする。その結果、第３監視回路１６から還流回路１３へは電源電圧が供給されず、還流回路１３が備えるＦＥＴ３１２はオフされる。
【００４９】
なお、第３監視回路１６は、電源１及びＰＧＮＤ端子Ｇ２間の電位差を検知しているため、グランドの通常接続時においても、電源電圧が低下することによって電源１及びＰＧＮＤ端子Ｇ２間の電位差が遮断閾値を下回った場合、遮断動作に至る可能性がある。よって、第３監視回路１６の遮断閾値は、負荷駆動回路１０に印加される電源電圧の範囲に係る仕様を考慮して設定されることが好ましい。
【００５０】
本実施の形態に係る負荷駆動回路１０では、制御回路１１が還流回路制御信号を第２監視回路１５まで伝達することが可能である場合であっても、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２の双方がアースポイントから外れ、電源１及びＰＧＮＤ端子Ｇ２間の電位差の減少が検知できた場合には、還流回路１３が備えるＦＥＴ１３２をオフにすることができるので、共通スプライス負荷２２から負荷２への電流の回り込みを回避し、還流ダイオード１３１（若しくはＦＥＴ１３２）の損傷を防止することができる。
【００５１】
以上のように、本実際の形態に係る負荷駆動回路１０では、グランド端子（ＳＧＮＤ端子Ｇ１，ＰＧＮＤ端子Ｇ２）がアースポイントから外れた場合であっても、負荷２に起因した誘導起電力により、半導体スイッチ１２が劣化又は損傷することを防止することができる。また、共通スプライス負荷２１，２２からの回り込みによる還流ダイオード１３１の劣化及び損傷を防止することができる。
【００５２】
また、アースポイントに多数の負荷グランドを共通スプライスすることによる上記回り込みの懸念を解消できるため、スプライスの集積化（アースポイントの削減）に貢献できる。
【００５３】
更に、ツェナーダイオード１７は、従来の正サージ保護素子（例えば車両システムにおけるロードダンプ対策で用いられる素子）と併用することが可能であり、グランド外れ対策のためのコストアップを抑制しつつ、商品性とロバスト性の両立に貢献することができる。
【００５４】
（実施の形態２）
図５は実施の形態２に係る負荷駆動回路１０の構成を示す回路図である。実施の形態２に係る負荷駆動回路１０は、実施の形態１で説明した負荷駆動回路１０から第２監視回路１５を取り除いた回路構成を有しており、制御回路１１、半導体スイッチ１２、還流回路１３、第１監視回路１４、第３監視回路１６、ツェナーダイオード１７等を備える。なお、第１監視回路１４が備えるトランジスタ１４１のコレクタは、ダイオード１４５及び抵抗１４６を介して電源入力ラインＬ１に接続されている。
【００５５】
図５に示すような回路構成においても、共通スプライス負荷２１，２２からの電流の回り込みに伴う還流ダイオード１３１の劣化及び損傷を防止することが可能である。
【００５６】
例えば、第１監視回路１４は、ＰＧＮＤ端子Ｇ２がアースポイントから外れた場合に伴う電位上昇を検知して、還流回路１３のＦＥＴ１３２をオフに制御することができるので、実施の形態１で説明したような共通スプライス負荷２２から負荷２への電流の回り込みを回避し、還流ダイオード１３１（若しくはＦＥＴ１３２）の損傷を防止することができる。
【００５７】
また、ＳＧＮＤ端子Ｇ１及びＰＧＮＤ端子Ｇ２の双方がアースポイントから外れた場合において、第３監視回路１６が電源１及びＰＧＮＤ端子Ｇ２間の電位差の減少が検知できた場合には、還流回路１３が備えるＦＥＴ１３２をオフにすることができるので、共通スプライス負荷２２から負荷２への電流の回り込みを回避し、還流ダイオード１３１（若しくはＦＥＴ１３２）の損傷を防止することができる。
【００５８】
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味では無く、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００５９】
１０  負荷駆動回路
１１  制御回路
１１ａ  制御端子（第１制御端子）
１１ｂ  制御端子（第２制御端子）
１１ｃ  リセット端子
１２  半導体スイッチ
１３  還流回路
１３１  還流ダイオード
１３２  ＦＥＴ（保護スイッチ）
１４  第１監視回路（接続回路）
１５  第２監視回路（第１遮断回路）
１６  第３監視回路（第２遮断回路）
Ｔ１  電源端子
Ｔ２  負荷端子
Ｇ１  シグナルグランド端子（第１端子）
Ｇ２  パワーグランド端子（第２端子）
【図１】
2019103063.tif 000003
【図２】
2019103063.tif 000004
【図３】
2019103063.tif 000005
【図４】
2019103063.tif 000006
【図５】
2019103063.tif 000007