(57)【要約】【課題】共振周波数の変動を短時間に判定することができる共振型コンバータを提供する。【解決手段】共振型コンバータは、共振回路を介してコイルに接続されたスイッチング回路を備え、該スイッチング回路に入力された電圧を変換して出力する共振型コンバータであって、同じ共振周期内における前記スイッチング回路に流れる２時点以上の電流値を検出する検出部と、該検出部が検出した２時点以上の電流値に基づいて、共振周波数の変動を判定する判定部とを備える。【選択図】図１
2019201455.tif 000002
【特許請求の範囲】
【請求項１】
共振回路を介してコイルに接続されたスイッチング回路を備え、該スイッチング回路に入力された電圧を変換して出力する共振型コンバータであって、
同じ共振周期内における前記スイッチング回路に流れる２時点以上の電流値を検出する検出部と、
該検出部が検出した２時点以上の電流値に基づいて、共振周波数の変動を判定する判定部と
を備える共振型コンバータ。
【請求項２】
検出した２時点以上の電流値において、少なくとも２つの電流値の検出時点は、前記共振周期における半周期の中点に対し対称的である
請求項１に記載の共振型コンバータ。
【請求項３】
前記判定部は、前記共振周期における半周期の中点に対し、検出時点が対称的となる２つの電流値の値が所定値以上異なる場合、共振周波数が変動したと判定する
請求項２に記載の共振型コンバータ。
【請求項４】
前記検出部は、前記共振周期の伸長に応じて、前記２つの検出時点による時間差を増加させて、前記共振周期における半周期の中点に対し対称的となる２つの検出時点の電流値を検出する
請求項２又は請求項３に記載の共振型コンバータ。
【請求項５】
前記検出部は、前記スイッチング回路におけるいずれかのスイッチング素子がオンにされている期間内に該スイッチング回路に流れる２時点以上の電流値を検出する
請求項１から請求項４のいずれか一つに記載の共振型コンバータ。
【請求項６】
前記共振周期における半周期の中点よりも前に検出した電流値が、前記共振周期における半周期の中点よりも後に検出した電流値よりも大きい場合、前記スイッチング回路におけるスイッチング素子の駆動周波数を増加させ、
前記共振周期における半周期の中点よりも前に検出した電流値が、前記共振周期における半周期の中点よりも後に検出した電流値よりも小さい場合、前記スイッチング回路におけるスイッチング素子の駆動周波数を減少させて、該スイッチング素子のスイッチング制御を行う制御部を備える
請求項１から請求項５のいずれか一つに記載の共振型コンバータ。
【請求項７】
コンピュータに
共振型コンバータのスイッチング回路に流れる同じ共振周期内における２時点以上の電流値を検出し、
検出した２時点以上の電流値に基づいて、共振周波数の変動を判定する
処理を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振型コンバータ、プログラムに関する。
【背景技術】
【０００２】
直流電力が入力され、複数のスイッチング素子を有するブリッジ回路と、トランスと、少なくとも１つの前記スイッチング素子を流れる電流値を検出する電流検出回路と、制御回路とを有する共振型電力変換装置が知られている（例えば、特許文献１）。
【０００３】
特許文献１に記載の共振型電力変換装置は、制御回路がスイッチング素子をターンオンする制御信号を出力するタイミングにおける電流検出回路の検出値がゼロより大きい場合、共振型電力変換装置が異常動作していると判定するものとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−１８４５９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の共振型電力変換装置は、制御回路がスイッチング素子をターンオンする制御信号を出力するタイミングにおける電流検出回路の検出値ゼロより大きい場合、共振型電力変換装置が異常動作すると判定するため、短時間での判定が困難となる問題点がある。
【０００６】
本発明は斯かる事情に鑑みてなされたものであり、共振周波数の変動を短時間に判定することができる共振型コンバータ、プログラムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様に係る共振型コンバータは、共振回路を介してコイルに接続されたスイッチング回路を備え、該スイッチング回路に入力された電圧を変換して出力する共振型コンバータであって、同じ共振周期内における前記スイッチング回路に流れる２時点以上の電流値を検出する検出部と、該検出部が検出した２時点以上の電流値に基づいて、共振周波数の変動を判定する判定部とを備える。
【発明の効果】
【０００８】
本開示の一態様によれば、共振周波数の変動を短時間に判定することができる共振型コンバータを提供することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態１に係る共振型コンバータの一構成例を略示した回路図である。
【図２】制御回路の一構成例を略示したブロック図である。
【図３】制御回路におけるＡＤ変換処理に関する説明図である。
【図４】共振周期に関する説明図である。
【図５】スイッチング素子の制御及び電流の波形に関する説明図である。
【図６】実施形態１（共振周波数の変動を判定）に係る制御部の処理を示すフローチャートである。
【図７】実施形態２（駆動周波数を変動させ共振周波数に適合）に係る制御部の処理を示すフローチャートである。
【発明を実施するための形態】
【００１０】
［本発明の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１１】
（１）本開示の一態様に係る共振型コンバータは、共振回路を介してコイルに接続されたスイッチング回路を備え、該スイッチング回路に入力された電圧を変換して出力する共振型コンバータであって、同じ共振周期内における前記スイッチング回路に流れる２時点以上の電流値を検出する検出部と、該検出部が検出した２時点以上の電流値に基づいて、共振周波数の変動を判定する判定部とを備える。
【００１２】
本態様にあたっては、同じ共振周期内にて検出した２時点以上の電流値に基づいて、共振周波数の変動を判定するため、短時間に当該判定を行うことができる。
【００１３】
（２）検出した２時点以上の電流値において、少なくとも２つの電流値の検出時点は、前記共振周期における半周期の中点に対し対称的である構成が好ましい。
【００１４】
本態様にあたっては、検出した２時点以上の電流値において、少なくとも２つの電流値の検出時点は、共振周期の半周期の中点に対し対称的であるため、精度よく共振周波数の変動を判定することができる。
【００１５】
（３）記判定部は、前記共振周期における半周期の中点に対し、検出時点が対称的となる２つの電流値の値が所定値以上異なる場合、共振周波数が変動したと判定する構成が好ましい。
【００１６】
本態様にあたっては、共振周期の中点に対し、検出時点が対称的となる２つの電流値の値が所定値以上異なる場合、共振周波数が変動したと判定するため、電流の最大値に影響されるとなく、精度よく共振周波数の変動を判定することができる。
【００１７】
（４）前記検出部は、前記共振周期の伸長に応じて、前記２つの検出時点による時間差を増加させて、前記共振周期における半周期の中点に対し対称的となる２つの検出時点の電流値を検出する構成が好ましい。
【００１８】
本態様にあたっては、共振周期の伸長に応じて検出時点の差異を増加させて、前記共振周期における半周期の中点に対し対称的となる２つの電流値を検出するため、精度よく共振周波数の変動を判定することができる。
【００１９】
（５）前記検出部は、前記スイッチング回路におけるいずれかのスイッチング素子がオンにされている期間内に該スイッチング回路に流れる２時点以上の電流値を検出する構成が好ましい。
【００２０】
本態様にあたっては、スイッチング回路におけるいずれかのスイッチング素子がオンにされている期間内に該スイッチング回路に流れる２時点以上の電流値を検出するため、確実にこれら電流値を検出することができる。
【００２１】
（６）前記共振周期における半周期の中点よりも前に検出した電流値が、前記共振周期における半周期の中点よりも後に検出した電流値よりも大きい場合、前記スイッチング回路におけるスイッチング素子の駆動周波数を増加させ、前記共振周期における半周期の中点よりも前に検出した電流値が、前記共振周期における半周期の中点よりも後に検出した電流値よりも小さい場合、前記スイッチング回路におけるスイッチング素子の駆動周波数を減少させて、該スイッチング素子のスイッチング制御を行う制御部を備える構成が好ましい。
【００２２】
本態様にあたっては、半周期の中点よりも前に検出した電流値と、半周期の中点よりも後に検出した電流値との大小関係に基づいて、スイッチング素子の駆動周波数を増減されるスイッチング制御を行うため、共振周波数が変動した場合であっても、スイッチング素子の駆動周波数を制御して、当該変動した共振周波数に適合させることができる。
【００２３】
（７）本開示の一態様に係るプログラムは、コンピュータに共振型コンバータのスイッチング回路に流れる同じ共振周期内における２時点以上の電流値を検出し、検出した２時点以上の電流値に基づいて、共振周波数の変動を判定する処理を実行させる。
【００２４】
本態様にあたっては、コンピュータに、同じ共振周期内にて検出した２時点以上の電流値に基づいて、共振周波数の変動の判定を短時間で行わせることができる。
【００２５】
[本発明の実施形態の詳細]
本発明をその実施の形態を示す図面に基づいて具体的に説明する。本開示の実施形態に係る共振コンバータを、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００２６】
（実施形態１）
以下、実施の形態について図面に基づいて説明する。図１は、実施形態１に係る共振型コンバータ１の一構成例を略示した回路図である。本実施形態に係る共振型コンバータ１は、全波整流フルブリッジ型のＬＬＣ共振ＤＣ／ＤＣコンバータであり、ハイブリッド車、電気自動車等に搭載される。
【００２７】
共振型コンバータ１は、直流の電圧が印加される入力端子対１０Ａと、ＤＣ／ＤＣ変換された電圧が出力される出力端子対１０Ｂとを含む。入力端子対１０Ａには直流電源４が接続され、出力端子対１０Ｂには負荷５が接続される。直流電源４及び負荷５は、例えば、ＨＶバッテリ及び補機バッテリであり、ＨＶバッテリから出力される数百Ｖの電圧が入力端子対１０Ａに印加される。共振型コンバータ１は入力された電圧を数Ｖ〜１０数Ｖの電圧にＤＣ／ＤＣ変換し、ＤＣ／ＤＣ変換された電圧を出力端子対１０Ｂから例えば、補機バッテリ又は車載負荷等へ出力する。入出力される電圧は一例である。
【００２８】
共振型コンバータ１は、入力端子対１０Ａに入力された直流電圧をＤＣ／ＡＣ変換による交流電圧に変換するスイッチング回路１１と、ＤＣ／ＡＣ変換された交流電圧によって共振する共振回路１２と、交流電圧を変圧するトランス１３と、トランス１３によって変圧された交流電圧を全波整流する整流回路１４と、全波整流された直流電圧を平滑化する平滑コンデンサ１５を含む。
【００２９】
スイッチング回路１１は、入力端子対１０Ａに入力された直流電圧を、スイッチング制御によって、交流電圧に変換するフルブリッジ回路である。スイッチング回路１１は、正極側のスイッチング素子Ｑ１１及び負極側のスイッチング素子Ｑ１２を直列接続してなる第１レグ１１Ａと、正極側のスイッチング素子Ｑ２１及び負極側のスイッチング素子Ｑ２２を直列接続してなる第２レグ１１Ｂとを備え、第１レグ１１Ａと第２レグ１１Ｂとは並列に接続されている。
【００３０】
スイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-SemiconductorField Effect Transistor）等のパワーデバイスである。これらスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２をｎチャンネル型のＭＯＳＦＥＴとして説明する。
【００３１】
図１に示すように、スイッチング素子夫々Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２は、寄生容量及び寄生ダイオードを有する。なお、スイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２２のドレイン及びソースに、別途容量素子を設けても良い。
【００３２】
スイッチング素子Ｑ１１，Ｑ２１のドレインは、入力端子対１０Ａの正極端に接続している。スイッチング素子Ｑ１１，Ｑ２１のソースはそれぞれスイッチング素子Ｑ１２，Ｑ２２のドレインに接続し、スイッチング素子Ｑ１２，Ｑ２２のソースは、入力端子対１０Ａの負極端に接続している。
【００３３】
共振回路１２は、スイッチング回路１１にてＤＣ／ＡＣ変換された交流電圧によって共振するＬＣ共振回路１２である。共振回路１２は、共振コンデンサＣ１及び共振インダクタＬｒを直列してなる回路を備え、当該回路の一端部が第１レグ１１Ａを構成する２つのスイッチング素子Ｑ１１、Ｑ１２の接続部（接続節点）に接続され、他端部がトランス１３の一次コイル１３１の一端に接続されている。
【００３４】
トランス１３を構成する一次コイル１３１に係る励磁インダクタＬｍも共振回路１２の一部を構成している。共振インダクタＬｒは、トランス１３を構成する一次コイル１３１の漏れインダクタによって代用しても良い。また、一次コイル１３１の励磁インダクタＬｍによって、ＬＬＣ共振回路１２を構成する例を説明したが、一次コイル１３１に他のインダクタを並列接続させても良い。
【００３５】
トランス１３は、磁気結合した一次コイル１３１及び二次コイル１３２を備える。一次コイル１３１の一端部には、共振コンデンサＣ１及び共振インダクタＬｒを直列接続してなる共振回路１２の他端部が接続されている。
【００３６】
共振コンデンサＣ１の一端部は、スイッチング素子Ｑ１１、Ｑ１２の接続部に接続され、共振コンデンサＣ１の他端部は共振インダクタＬｒの一端部に接続され、共振インダクタＬｒの他端部は一次コイル１３１の一端部に接続されている。一次コイル１３１の他端部は、第２レグ１１Ｂを構成する２つのスイッチング素子Ｑ２１、Ｑ２２の接続部（接続節点）に接続されている。
【００３７】
スイッチング回路１１によってＤＣ／ＡＣ変換された交流の電圧が一次コイル１３１に印加されると、当該一次コイル１３１にて交番磁束が発生し、該交番磁束による電磁誘導によって、一次コイル１３１及び二次コイル１３２の巻線比に応じて変圧された交流電圧が二次コイル１３２に生ずる。二次コイル１３２の両端は、整流回路１４に接続してある。すなわち、二次コイル１３２に生じた交流電圧は、その極性を所定の周期で反転させて整流回路１４に出力される。
【００３８】
整流回路１４は、例えばダイオードブリッジ等による全波整流回路（両波整流回路、ブリッジ整流回路等）である。または、整流回路１４は、２つの整流用スイッチング素子を用い、二次コイル１３２に生じた交流電圧の周期に応じて、これら２つの整流用スイッチング素子のオン及びオフを相補的に行うものであってよい。
【００３９】
整流回路１４によって整流された直流電圧は、脈流成分を持つ電圧（脈流電圧）であり、この脈流電圧は平滑コンデンサ１５によって充放電されることにより、脈流成分が除去された直流電圧に平滑される。平滑コンデンサ１５によって平滑された直流電圧は、出力端子対１０Ｂを介して負荷に印加される。
【００４０】
共振型コンバータ１は、スイッチング回路１１に流れる電流を検出する電流検出部２と、スイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２のオン及びオフを制御（スイッチング制御）する制御回路３とを含む。
【００４１】
電流検出部２は、例えばホール素子、又はシャント抵抗等を用いた電流センサである。電流検出部２によって検出されたスイッチング回路１１に流れる電流値は、アナログ値として制御回路３に出力される。
【００４２】
電流検出部２と制御回路３との接続において、電流検出部２の出力端子に接続された配線を２つに分岐し、分岐した夫々の配線を制御回路３に接続するようにしてある。
【００４３】
制御回路３は、スイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数が、後述する共振回路１２の共振周波数となるように、スイッチング素子夫々Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２のゲート端子にゲート信号を、例えば、デッドタイムを有するデューティ比５０％にて出力する。
【００４４】
制御回路３に設けられている２つの出力端子３６において、一方の出力端子３６（Ｖｇ１）は、第１レグ１１Ａのスイッチング素子Ｑ１１及び第２レグ１１Ｂのスイッチング素子Ｑ２２のゲート端子に接続されている。
【００４５】
他方の出力端子３６（Ｖｇ２）は、第１レグ１１Ａのスイッチング素子Ｑ１２及び第２レグ１１Ｂのスイッチング素子Ｑ２１のゲート端子に接続されている。
【００４６】
詳細は後述するが、制御部３５は、２つの出力端子３６において交互にゲート信号を出力することにより、直流電源からの電流が、Ｑ１１、共振回路１２、一次コイル１３１、Ｑ２２の順に流れる状態と、Ｑ２１、一次コイル１３１、共振回路１２、Ｑ１２の順に流れる状態とを切替える。このように切り替えることにより、スイッチング回路１１から交流電圧が出力され、一次コイル１３１には、極性が所定周期で反転する交流電流が流れる。
【００４７】
制御部３５は、ソフトスイッチング方式にて、スイッチング制御を行っている。導通状態を切り替えるデッドタイムにおいて全てのスイッチング素子Ｑ１１、Ｑ１２，Ｑ３１，Ｑ３２がオフ状態になる。導通状態が切り替わる際、スイッチング素子Ｑ１１，Ｑ２２の寄生容量の充放電が行われる。制御部３５は、充放電の過程で当該スイッチング素子Ｑ１１，Ｑ２２の両端電圧がゼロになるタイミングで、スイッチング素子Ｑ１１，Ｑ２２をオン状態に切り替える。当該タイミングでスイッチングを行うことによって、スイッチング損失を低減可能なソフトスイッチングが実現される。
【００４８】
図２は、制御回路３の一構成例を略示したブロック図である。図３は、制御回路３におけるＡＤ変換処理に関する説明図である。
【００４９】
制御回路３には、電流検出部２から出力された電流値によるアナログ値が入力される。制御回路３は、入力されたアナログ値をサンプル及びホールド（サンプル＆ホールド）するサンプルホールド部３４１、サンプルホールド部３４１と接続されサンプルホールド部３４１から出力された電流値（アナログ値）をＡＤ変換によって、ディジタル値に変換するするＡＤ変換部３５１を含む。これらサンプルホールド部３４１及びＡＤ変換部３５１によって、ＡＤコンバータ３４が構成される。
【００５０】
制御回路３は、第１入力端子３１と第２入力端子３２、及びこれら入力端子３１，３２のうちのいずれかの入力端子３１，３２に切替えて、該切替えられたいずれかの入力端子３１，３２とサンプルホールド部３４１とを接続する接続切替部３３を含む。第１入力端子３１及び第２入力端子３２には、電流検出部２の出力端子に接続された配線が二つに分岐された配線夫々が、接続されている。
【００５１】
制御回路３は、ＣＰＵ（Central Processing Unit）又はＭＰＵ（Micro Processing 入力端子Unit）、ＲＯＭ（Read Only Memory）又はＲＡＭ（Random Access Memory）等の記憶部、及び計時機能を有する時計部を含む制御部３５（マイコン）を備える。制御部３５は、記憶部に記憶されたプログラムの実行をすることにより、ＡＤ変換部３５１として機能する。詳細は後述するが、制御部３５は、電流検出部２から出力された電流値に基づき、記憶部に記憶されたプログラムの実行をすることにより、電流値を検出する検出部として機能してもよい。また、制御部３５は、記憶部に記憶されたプログラムの実行をすることにより、共振周波数の変動を判定する判定部として機能し、また当該判定に基づきスイッチング回路１１のスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数を制御する。
【００５２】
サンプルホールド部３４１は、制御部３５からの制御信号に基づいて、アナログ値をサンプリングするように構成されている。サンプルホールド部３４１は例えばコンデンサを含み、当該コンデンサを用いて入力されたアナログ値をホールドする。
【００５３】
制御部３５は、サンプルホールド部３４１にアナログ値をサンプリングするための制御信号の出力に連動させ、接続切替部３３の切替制御を行う。すなわち、第１入力端子３１から入力されたアナログ値をサンプル及びホールドする場合、接続切替部３３は、第１入力端子３１に切替えて、第１入力端子３１とサンプルホールド部３４１とを接続する。
【００５４】
第２入力端子３２から入力されたアナログ値をサンプル及びホールドする場合、接続切替部３３は、第２入力端子３２に切替えて、第２入力端子３２とサンプルホールド部３４１とを接続する。
【００５５】
図３に示すごとく、制御回路３に含まれるＡＤコンバータ３４には、第１入力端子３１（１ｃｈ）及び第２入力端子３２（２ｃｈ）の２つのチャンネルからアナログ値が入力される。ＡＤコンバータ３４が、入力されたアナログ値をディジタル信号に変換するにあたり、サンプルホールド部３４１によるアナログ値のサンプル及びホールドと、制御部３５によるＡＤ変換とが順次に行われる。
【００５６】
サンプルホールド部３４１のサンプル及びホールドは、ハードウェア処理によって行われ、制御部３５によるＡＤ変換はソフトウェア処理によって行われる。一例として、サンプルホールド部３４１のサンプル及びホールドの処理時間は１０μsecであり、制御部３５によるＡＤ変換の処理時間は５００μsecである。すなわち、入力されたアナログ値をディジタル値に変換するためには、これら処理時間の合算した時間（５１０μse＝１０＋５００）を要する。
【００５７】
制御部３５は、第１入力端子３１（１ｃｈ）から入力されたアナログ値のＡＤ変換が終了するよりも前に、第２入力端子３２（２ｃｈ）から入力されたアナログ値のサンプリングするための制御信号を出力する。
【００５８】
図３Ａにおいては、制御部３５は、第２入力端子３２のアナログ値のサンプル及びホールド処理の終了が、第１入力端子３１のアナログ値のＡＤ変換の終了と略同タイミングとなるように、第２入力端子３２（２ｃｈ）からのアナログ値をサンプリングするための制御信号を出力する。このように制御信号を出力することによって、第１入力端子３１（１ｃｈ）から入力されたアナログ値のＡＤ変換が終了するよりも前であっても、第２入力端子３２（２ｃｈ）から入力されたアナログ値を取得、すなわちサンプル及びホールドすることができる。
【００５９】
図３Ｂにおいては、制御部３５は、第１入力端子３１（１ｃｈ）から入力されたアナログ値のサンプル及びホールド処理を終了した直後、第２入力端子３２（２ｃｈ）から入力されたアナログ値のサンプル及びホールド処理を開始するようにアナログ値のサンプリングするための制御信号を出力する。
【００６０】
第２入力端子３２（２ｃｈ）から入力されたアナログ値のサンプル及びホールド処理が終了した後、第２入力端子３２のアナログ値のＡＤ変換は、第１入力端子３１のアナログ値のＡＤ変換の終了後に、開始される。このように制御信号を出力することによって、図３Ａと同様に第１入力端子３１（１ｃｈ）から入力されたアナログ値のＡＤ変換が終了するよりも前であっても、第２入力端子３２（２ｃｈ）から入力されたアナログ値を取得、すなわちサンプル及びホールドすることができる。
【００６１】
従って、連続して２つのアナログ値を取得する場合、接続切替部３３が、サンプル及びホールドに接続されるいずれかの入力端子に切替ることにより、ＡＤ変換部３５１によりＡＤ変換処理が終了する前であっても、２つめのアナログ値を取得することができる。なお、入力端子３１、３２の数は２個に限定されず、入力端子３１、３２の数は３個以上であってもよい。
【００６２】
図４は、共振周期に関する説明図である。図５は、スイッチング素子の制御及び電流の波形に関する説明図である。図４は、横軸に時間（ｔ）を示し、縦軸は電流（Ａ）を表すものであり、スイッチング回路１１から出力される交流電流の一周期を示している。図５は、横軸に時間を表し、縦軸にスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２に対し出力するゲート信号を表すタイミングチャートを示している。
【００６３】
制御部３５（マイコン）の記憶部には、共振回路１２による共振周波数が記憶されている。この共振周波数（ｆ[Ｈｚ]）は、共振回路１２を構成する共振コンデンサＣ１の容量（Ｃ[Ｆ]）及び共振インダクタＬｒのインダクタンス（Ｌ[Ｈ]）によって、決定（f=1/{2π(L*C)^(1/2)}）される。従って、共振周波数の逆数となる共振周期（Ｔ[s]）は、図４に示すごとく、共振コンデンサＣ１の容量（キャパシタンス）に共振インダクタＬｒのインダクタンスを乗算した値の平方根に、２πを乗算した値（2π(L*C)^(1/2））となる。
【００６４】
共振周期の半周期は、一の共振周期において正負の極性が反転するゼロクロスの時点に対し、当該時点に対し前後位置するゼロクロス（共振周期の開始時及び終了時のゼロクロス）の時点夫々との差異による時間となる。前半の半周期における中点（頂点）は、一の共振周期が開始するゼロクロスの時点から、共振周期（Ｔ）に０．２５を乗算（Ｔ×０．２５）した時間が経過した時点となる。
【００６５】
制御部３５は、共振回路１２による共振周波数に適合するように、スイッチング回路１１におけるスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数を決定している。制御部３５は、２つの出力端子３６において、一方の出力端子３６（Ｖｇ１）と、他方の出力端子３６（Ｖｇ２）とに交互にゲート信号を出力し、一方の出力端子３６（Ｖｇ１）に接続されるＱ１１及びＱ２２と、他方の出力端子３６（Ｖｇ２）に接続されるＱ１２及びＱ２１とを、交互に、すなわち相補的にオン、オフするようにしてある。制御部３５は、ゲート信号の出力を、一方の出力端子３６（Ｖｇ１）から他方の出力端子３６（Ｖｇ２）に切り替える際、一方の出力端子３６（Ｖｇ１）及び他方の出力端子３６（Ｖｇ２）のいずれの出力端子３６にゲート信号の出力を行わないデッドタイムを設定している。
【００６６】
図５のタイミングチャートにおいて、一方の出力端子３６（Ｖｇ１）にゲート信号を出力された際のスイッチング回路１１から出力される電流において、共振周波数の変動に基づく３つの状態の電流波形を併記している。共振周波数の変動は、例えば、共振回路１２を構成する共振コンデンサＣ１又は共振インダクタＬｒの経年劣化等によって発生する。
【００６７】
一方の出力端子３６（Ｖｇ１）に対するゲート信号の１回の出力、すなわち１回のスイッチングにおいて、ゲート信号の出力が開始された開始時点と、ゲート信号の出力が終了した終了時点との中点は、共振周波数における半周期の中点に相当する。
【００６８】
制御部３５は、記憶部に記憶してある共振周波数に基づき、ゲート信号の出力の周期、すなわちスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周期を決定しており、従って、制御部３５は、当該駆動周期に基づき、共振周波数における半周期の中点の時点を特定する。
【００６９】
制御部３５は、電流検出部２からの出力に基づき、共振周波数における半周期の中点を基準に対照的となる２つの時点（第１時点、第２時点）の電流値夫々（ｉ１、ｉ２）を検出する。半周期の中点を基準に対照的とは、例えば、共振周期（Ｔ[sec]）の半周期の中点の時点（Ｔ／４[sec]）を基準に、所定時間を加算減算した時点となる。この所定時間は、共振周期（Ｔ[sec]）に０．２５よりも小さい値を乗算した時間、すなわち共振周期の四分の一よりも短い時間である。
【００７０】
または、この所定時間は、共振周期の四分の一よりも短い時間であって、いずれかのスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２がオンとなっている期間、すなわちデッドタイム以外の期間となるように設定されていることが望ましい。いずれかのスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２がオンとなっている期間において、電流値を検出することにより、安定的に当該電流値を検出することができる。
【００７１】
例えば、当該所定時間を、共振周期に０．１２５を乗算する時間とした場合、第１時点は、半周期の中点の時点に対し、共振周期に０．１２５を乗算した時間（Ｔ×０．１２５）を減算した時点となる。第２時点は、半周期の中点の時点に対し、共振周期に０．１２５を乗算した時間（Ｔ×０．１２５）を加算した時点となる。
【００７２】
すなわち、同じ共振周期内の半周期の中点の時点に対し、所定時間を加算及び減算（±所定時間）した２つの時点を、半周期の中点に対し対称的な２つの時点として設定し、制御部３５は、この２つの時点において電流値を検出する。従って、この半周期の中点に対し対称的な２つの時点は、同じ共振周期内の２つの時点に相当する。
【００７３】
制御部３５は、共振周波数における半周期の中点を基準（中点の時点）に対照的となる２つの時点（第１時点、第２時点）を設定するにあたり、半周期の中点の時点に対し、加算及び減算する所定時間を記憶部に記憶してある。
【００７４】
上段に記載の電流の波形は、共振周波数が変動していない状態である。共振周波数が変動していない状態においては、共振周波数における半周期の中点を基準（中点の時点）に対照的となる２つの時点（第１時点、第２時点）の電流値夫々（ｉ１、ｉ２）は、略同じ値（ｉ１≒ｉ２）となる。
【００７５】
中段に記載の電流の波形は、共振周波数が減少（下降）することにより、変動した状態である。共振周波数が減少して変動した状態においては、共振周波数における半周期の中点の時点よりも前に検出した第１時点の電流値（ｉ１’）は、共振周波数における半周期の中点の時点よりも後に検出した第２時点の電流値（ｉ２’）よりも、小さくなる（ｉ１’＜ｉ２’）。
【００７６】
下段に記載の電流の波形は、共振周波数が増加（上昇）することにより、変動した状態である。共振周波数が増加して変動した状態においては、共振周波数における半周期の中点の時点よりも前に検出した第１時点の電流値（ｉ１”）は、共振周波数における半周期の中点の時点よりも後に検出した第２時点の電流値（ｉ２”）よりも、大きくなる（ｉ１”＞ｉ２”）。
【００７７】
制御部３５は、共振周波数における半周期の中点を基準に対照的となる第１時点及び第２時点の電流値を比較することにより、共振周波数の変動を判定する。
【００７８】
制御部３５は、共振周波数の長さに応じて、半周期の中点の時点に対し加算及び減算する所定時間を決定するようにしてあってもよい。すなわち、共振周波数の伸長に応じて、制御部３５は、当該所定時間を長くするように設定してあってもよい。
【００７９】
共振周波数の伸長に応じて当該所定時間を長くすることによって、第１時点及び第２時点の電流値の差異に基づき、精度よく共振周波数の変動を判定することができる。
【００８０】
半周期の中点に対し対称的な２つの時点を設定するにあたり、半周期の中点の時点に対し、同じ所定時間を加算及び減算するとしたが、これに限定されない。半周期の中点の時点に対し、加算する所定時間と、減算する所定時間とは、完全に同一の値でなくてもよく、共振周波数の変動を判定するにあたり、所定の精度を確保できる範囲で、加算する所定時間と、減算する所定時間とが、異なる値であってもよい。
【００８１】
または、半周期の中点の時点よりも前に複数の時点にて電流を検出し、これら検出した複数の時点での電流値に基づいて、半周期の中点の時点よりも前の時点となる第１時点の電流値を導出するものであってもよい。同様に、半周期の中点の時点よりも後に複数の時点にて電流を検出し、これら検出した複数の時点での電流値に基づいて、半周期の中点の時点よりも後の時点となる第２時点の電流値を導出するものであってもよい。
【００８２】
図６は、実施形態１（共振周波数の変動を判定）に係る制御部３５の処理を示すフローチャートである。制御回路３の制御部３５は、動作開始の指示等に応じて、記憶部に記憶してある共振周波数に基づき、スイッチング回路１１に対するスイッチング制御を開始する。
【００８３】
制御部３５は、第１時点の電流値を検出する（Ｓ１０）。制御部３５は、共振周波数の半周期の中点の時点を基準に、この中点の時点より所定時間前となる第１時点の電流値を検出し、記憶部に記憶する。
【００８４】
制御部３５は、第２時点の電流値を検出する（Ｓ１１）。制御部３５は、共振周波数の半周期の中点の時点を基準に、この中点の時点より所定時間後となる第２時点の電流値を検出し、記憶部に記憶する。この所定時間は、共振周期（Ｔ）の四分の一の時間よりも短く（所定時間＜（Ｔ／４））設定してある。従って、第１時点及び第２時点は、同じ共振周期内に含まれるものなる。
【００８５】
制御部３５は、第１時点及び第２時点の電流値の差異の絶対値が、所定値以下であるか判定する（Ｓ１２）。制御部３５は、記憶部に記憶してある第１時点及び第２時点の電流値夫々の差異を算出し、算出した差異の値の絶対値が、所定値以下であるか判定する。この所定値は、共振周波数の変動を判定するにあたり所定の精度を満たすように適宜設定される。なお当該絶対値が所定値以下であるとは、第１時点及び第２時点の電流値が略同じであることを含むことは、言うまでもない。
【００８６】
第１時点及び第２時点の電流値の差異の絶対値が、所定値以下である場合（Ｓ１２：ＹＥＳ）、制御部３５は、共振周波数は変動していないと判定する（Ｓ１３）。
【００８７】
第１時点及び第２時点の電流値の差異の絶対値が、所定値以下でない場合（Ｓ１２：ＮＯ）、制御部３５は、共振周波数は変動していると判定する（Ｓ１２１）。
【００８８】
制御部３５は、Ｓ１３及びＳ１２１の判定結果について、スイッチング回路１１の駆動制御におけるログ情報として、記憶部に記憶してもよい。または、制御部３５は、Ｓ１２１の判定結果、すなわち共振周波数は変動していると判定結果を、例えば、報知機能を有する外部装置等に出力し、当該外部装置によって共振周波数が変動した旨が報知されるようにしてあってもよい。
【００８９】
同じ共振周期における当該共振周期の半周期内、すなわちスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２における一回のスイッチングの期間内で検出した２時点以上の電流値に基づき、共振周波数の変動を判定するため、短い処理時間で当該判定を行うことができる。
【００９０】
これら電流値を検出する検出時点は、共振周期の半周期の中点に対し対称的であるため、共振周波数の変動の判定を精度よく行うことができる。
【００９１】
共振周波数の変動の判定は、検出した電流値夫々を比較、すなわちこれら電流値夫々の大小関係に基づき行われるため、共振周期における電流の最大値（ピーク値）に影響されることなく、共振周波数の変動の判定を精度よく行うことができる。
【００９２】
制御回路３と電流検出部２との接続において、電流検出部２からの配線を２分岐させ、当該２分岐された配線夫々は、制御回路３の第１入力端子３１及び第２入力端子３２に接続されている。制御回路３は、これら第１入力端子３１及び第２入力端子３２から入力されたアナログ値をＡＤ変換するにあたり、第１入力端子３１から入力されたアナログ値をＡＤ変換する処理と、第２入力端子３２から入力されたアナログ値をサンプリング及びホールドする処理とを並列に行う。従って、第１時点と第２時点との時間差、すなわちサンプリング周期が短い場合であっても、第１時点及び第２時点の電流値を取得することができる。
【００９３】
（実施形態２）
図７は、実施形態２（駆動周波数を変動させ共振周波数に適合）に係る制御部３５の処理を示すフローチャートである。実施形態２の制御回路３の制御部３５は、共振周波数は変動していると判定した場合の後処理において、実施形態１と異なる。制御部３５は、実施形態１の処理Ｓ１０からＳ１３及びＳ１２１と同様に、Ｓ２０からＳ２３及びＳ２２１の処理を行う。
【００９４】
Ｓ２２の処理において、第１時点及び第２時点の電流値の差異の絶対値が、所定値以下でない場合（Ｓ２２１）、制御部３５は、Ｓ２２１の処理を行った後、第１時点の電流値は、第２時点の電流値よりも小さいか否かの判定を行う（Ｓ２２２）。第１時点の電流値及び第２時点の電流値は、記憶部に記憶されており、制御部３５は、記憶部を参照して、これら電流値を読み出し、比較演算を行うことにより、第１時点の電流値及び第２時点の電流値の大小関係を判定する。
【００９５】
第１時点の電流値が、第２時点の電流値よりも小さい場合（Ｓ２２２：ＹＥＳ）、制御部３５は、スイッチング回路１１のスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数を低下する（Ｓ２２３）。
【００９６】
第１時点の電流値が、第２時点の電流値よりも小さくない、すなわち大きい場合（Ｓ２２２：ＮО）、御部は、スイッチング回路１１のスイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数を増加する（Ｓ２２２１）。
【００９７】
図５に示すごとく、共振周波数が下降した場合、第１時点の電流値は、第２時点の電流値よりも小さくなり、共振周波数が上昇した場合、第１時点の電流値は、第２時点の電流値よりも大きくなる。従って、共振周波数の下降に応じて、スイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数を低下させることで、当該駆動周波数を共振周波数に適合させることができる。同様に共振周波数の上昇に応じて、スイッチング素子Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２の駆動周波数を増加させることで、当該駆動周波数を共振周波数に適合させることができる。すなわちスイッチング回路１１から出力される交流電圧の周波数を、変動した共振周波数に適合させるようにすることができる。
【００９８】
本実施形態において、スイッチング回路１１はフルブリッジ回路として説明したが、これに限定されない。スイッチング回路１１は、ハーフブリッジ回路であってもよい。また、本実施形態において、共振型コンバータ１は、全波整流フルブリッジ型のＬＬＣ共振ＤＣ／ＤＣコンバータとしたが、これに限定されない。共振型コンバータ１は、アクティブクランプ型の共振ＤＣ／ＤＣコンバータであってもよい。また、本実施形態において、共振型コンバータ１は、トランス１３を用いた絶縁型共振型コンバータとしたが、これに限定されず、非絶縁型共振型コンバータであってもよい。
【００９９】
本実施形態において、制御回路３は、第１入力端子３１及び第２入力端子３２を、二分岐した電流検出部２からの配線夫々に接続し、第１時点及び第２時点の電流値によりアナログ値を取得するとしたが、これに限定されない。制御回路３は、単一の配線によって電流検出部２と接続して、制御回路３が含むＡＤコンバータ３４の処理速度に応じて、第１時点及び第２時点の電流値によりアナログ値を取得するものであってもよい。
【０１００】
今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【０１０１】
１  共振型コンバータ
１０Ａ  入力端子対
１０Ｂ  出力端子対
１１  スイッチング回路
１１Ａ  第１レグ
１１Ｂ  第２レグ
１２  共振回路
１３  トランス
１３１  一次コイル
１３２  二次コイル
１４  整流回路
１５  平滑コンデンサ
２  電流検出部（検出部）
３  制御回路
３１  第１入力端子
３２  第２入力端子
３３  接続切替部
３４  ＡＤコンバータ
３４１  サンプルホールド部
３５  制御部（マイコン）
３５１  ＡＤ変換部
３６  出力端子
４  直流電源
５  負荷
Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２  スイッチング素子
Ｃ１  共振コンデンサ
Ｌｒ  共振インダクタ
Ｌｍ  励磁インダクタ
【図１】
2019201455.tif 000003
【図２】
2019201455.tif 000004
【図３】
2019201455.tif 000005
【図４】
2019201455.tif 000006
【図５】
2019201455.tif 000007
【図６】
2019201455.tif 000008
【図７】
2019201455.tif 000009