(57)【要約】【課題】位相差により合成の際に生じる電力損失を表す信号が微弱な場合でも、前記電力損失を抑え得る分配合成装置等の提供。【解決手段】分配合成装置は、入力信号から第一分配信号と第二分配信号とを分配する分配部と、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、を備える。【選択図】      図３
2019201351.tif 000002
【特許請求の範囲】
【請求項１】
入力信号から第一分配信号と第二分配信号とを分配する分配部と、
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、
を備える、分配合成装置。
【請求項２】
前記第一移相量を前記第二移相量と前記第三移相量との平均とする、請求項１に記載された分配合成装置。
【請求項３】
前記第一の処理及び前記第二の処理が増幅である、請求項１又は請求項２に記載された分配合成装置。
【請求項４】
前記第一の処理に係る増幅率と前記第二の処理に係る増幅率とが等しい、請求項３に記載された分配合成装置。
【請求項５】
前記合成を行う合成部がハイブリッド型であり、前記値が前記合成部からのダミー出力に係るものである、請求項１乃至請求項４のうちのいずれか一に記載された分配合成装置。
【請求項６】
前記合成を行う合成部がトランスフォーマー型であり、前記値が前記合成部からの反射信号に係るものである、請求項１乃至請求項４のうちのいずれか一に記載された分配合成装置。
【請求項７】
前記分配部は前記入力信号から、前記第一分配信号、前記第二分配信号及び他の分配信号を含む三以上の分配信号を分配し、
前記第一移相量の前記移相と前記合成とを行った信号である第一合成信号と、第三の処理を行った前記他の分配信号との第二合成を行い、
前記第一移相量に応じた前記移相を行った、前記第一分配信号及び前記第二分配信号のうちのいずれかである移相後信号及び前記他の分配信号のうちの少なくともいずれかについて第二移相を行う、
請求項１乃至請求項６のうちのいずれか一に記載された分配合成装置。
【請求項８】
前記第二移相を、前記第二合成の際に生じる損失である第二損失に係る、前記値が第二の閾値に等しくなる、前記値が最小になる第四移相量をはさんで隣り合う、第五移相量及び第六移相量を導出し、前記第五移相量及び前記第六移相量から、前記第二移相に係る移相量である第四移相量を導出し、
前記第四移相量に応じた前記移相を行う、
請求項７に記載された分配合成装置。
【請求項９】
入力信号から第一分配信号と第二分配信号とを分配する分配部と、
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
を備える装置における前記移相に係る移相方法であって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、
前記第一移相量に応じた前記移相を行う、
移相方法。
【請求項１０】
入力信号から第一分配信号と第二分配信号とを分配する分配部と、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、を備える装置における前記移相を前記移相部に行わせるための処理をコンピュータに実行させる移相プログラムであって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出する処理と、
前記第二移相量及び前記第三移相量から、前記第一移相量を導出する処理と、
前記第一移相量に応じた前記移相を前記移相部に行わせる処理と、
をコンピュータに実行させる移相プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号を分配し、分配した信号を合成する、分配合成装置に関する。
【背景技術】
【０００２】
送信用アンテナに送信用信号を供給する際等において、分配器により分配した各送信用信号を増幅した後に合成器により合成し、合成後の信号を送信用アンテナに入力する処理が一般的に行われている。
【０００３】
上記処理の際に、分配が行われる分岐点から合成が行われる合成点までの各経路に位相差があると合成の際に送信用信号の電力損失が生じる。前記合成器が例えばハイブリッド型のものである場合には、電力損失はダミーロードへの出力が生じる形で現れる。
【０００４】
この問題を解決するために、ハイブリッド型の合成器を用いる場合において、ダミーロードへの出力をモニタし、その出力が最小になるように各経路に挿入した移相器の移相量を調整する方法が知られている（特許文献１乃至４参照）。
【０００５】
そして、上記出力が最小になるような移相量を探索する一般的な探索方法としては、移相器に少しずつ移相を行わせ、移相実行前後での上記出力の増減から上記出力が最小になる移相量を探索する方法が考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】実開平０１−０５４４１４号公報
【特許文献２】特開平０８−２１３８５７号公報
【特許文献３】特開平０２−１８４１０７号公報
【特許文献４】特開平０１−０２２１０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、背景技術の項で説明した一般的な探索方法を用いた場合、前記出力を表す損失信号が微小である場合には微小な移相量の移相による前記出力の増減が小さいので、前記出力が最小になる移相量を探索することが困難である。
【０００８】
本発明は、位相差により合成の際に生じる電力損失を表す信号が微弱な場合でも、前記電力損失を抑え得る分配合成装置等の提供を目的とする。
【課題を解決するための手段】
【０００９】
本発明の分配合成装置は、入力信号から第一分配信号と第二分配信号とを分配する分配部と、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、を備える。
【発明の効果】
【００１０】
本発明の分配合成装置等は、位相差により合成の際に生じる電力損失を表す信号が微弱な場合でも、前記電力損失を抑え得る。
【図面の簡単な説明】
【００１１】
【図１】第一実施形態の分配合成装置の構成例を表す概念図である。
【図２】位相差と部分損失信号の信号レベルとの関係を表すイメージ図である。
【図３】位相差が０になる移相量を求める方法を説明する図である。
【図４】位相差が０になる移相量の移相を移相器に実行させる処理の処理フロー例を表す概念図である。
【図５】第二実施形態の分配合成装置の構成例を表す概念図である。
【図６】第三実施形態の分配合成装置の構成例を表す概念図である。
【図７】実施形態の分配合成装置の最小限の構成を表すブロック図である。
【発明を実施するための形態】
【００１２】
＜第一実施携帯＞
第一実施形態は、入力信号を分配し、分配した各信号を増幅し、増幅後の各信号を合成する、分配合成装置に関する実施形態である。
［構成と動作］
図１は、第一実施形態の分配合成装置の例である分配合成装置１０１の構成を表す概念図である。
【００１３】
分配合成装置１０１は、分配器１１１と、移相器１２１と、増幅器１３１及び１３２と、ハイブリッド型合成器１４１と、方向性結合器１６１と、抵抗１５１とを備える。
【００１４】
分配器１１１は、端子ａに入力された入力信号を分配した分配信号を端子ｂ及びｃに出力する。
【００１５】
移相器１２１は、制御部１７１からの指示に従い、端子ｂから入力された分配信号の移相を行い、移相後の前記分配信号である移相分配信号を増幅器１３１へ出力する。
【００１６】
増幅器１３１は、移相器１２１から入力された移相分配信号を増幅した増幅移相分配信号をハイブリッド型合成器１４１の端子ｄへ出力する。
【００１７】
増幅器１３２は、分配器１１１の端子ｃから入力された前記分配信号を増幅した増幅分配信号をハイブリッド型合成器１４１の端子ｅへ出力する。増幅器１３２の増幅率は増幅器１３１のものに等しい。
【００１８】
ハイブリッド型合成器１４１は、端子ｄに入力された前記増幅移相分配信号と端子ｅに入力された前記増幅分配信号とから合成した合成後信号を端子ｆに出力する。ハイブリッド型合成器１４１は、また、端子ｇへ、前記増幅移相分配信号と前記増幅分配信号との位相差により生じる損失信号を端子ｇに出力する。当該損失信号の信号レベルは、ハイブリッド型合成器１４１による前記増幅移相分配信号と前記増幅分配信号との合成の際に生じる電力損失を表す。ここで、信号レベルは、電力、電圧及び電流のうちのいずれかを表す値である。
【００１９】
前記損失信号は、抵抗１５１を介してグランドに導かれる。
【００２０】
方向性結合器１６１は、前記損失信号の一部である部分損失信号を分離し、制御部１７１へ送付する。当該部分損失信号の信号レベルは、前記損失信号の振幅に比例する。従い、当該信号レベルは、ハイブリッド型合成器１４１による前記増幅移相分配信号と前記増幅分配信号との合成の際に生じる電力損失を表す。
【００２１】
制御部１７１は、方向性結合器１６１から送付された部分損失信号の信号レベルを検出する。
【００２２】
制御部１７１は、また、移相器１２１に制御情報を送付することにより移相器１２１に、前記移相分配信号の前記分配信号に対する移相量を制御する。
【００２３】
制御部１７１は、当該制御により、後述の方法により、前記損失信号の電力が最小になる前記移相量を導出する。そして、制御部１７１は、導出した移相量の移相を移相器１２１に行わせる。
【００２４】
図２は、ハイブリッド型合成器１４１の端子ｄに入力される前記増幅移相分配信号と端子ｅに入力される前記増幅分配信号との位相差と、前記部分損失信号の信号レベルとの関係を表すイメージ図である。図２に表す縦軸の信号レベルは、前記部分損失信号の、電力、電圧及び電流のうちのいずれかを表す値である。また、図２に表す横軸の位相差は、前記増幅移相分配信号と前記増幅分配信号との位相差である。ここで、以下の説明において、前記移相分配信号の位相が前記分配信号の位相より進んでいる場合に、位相が進んでいると考えることにする。
【００２５】
前記信号レベルは、位相差０を表す縦軸に対して左右対称な形状である。このような形状になるのは、前記信号レベルが前記位相差の絶対値に依存するためである。
【００２６】
前記信号レベルは位相差が０の時に最小になる。そして、位相差０から、所定の位相差分だけ位相が進む向きに位相差を設けた場合の前記信号レベルは、同じ位相差を位相が遅れる向きに設けた場合の前記信号レベルに等しい。また、位相差が増加することにともなう前記信号レベルの増加の傾きは、位相差の増加にともない増大する。
【００２７】
図３は、位相差と前記信号レベルとの関係が図２に表すものである場合において、位相差が０になる移相量を求める方法を説明するための図である。ここで、移相量は、図１に表す移相器１２１が行う前記分配信号の、移相器１２１に予め設定されたゼロ点からの移相量である。前記移相量は、前記移相分配信号の位相を前記分配信号の位相に対して進ませる向きの移相を正の向きとする。
【００２８】
前記信号レベルが閾値Ｐｔｈ２になる移相量は、移相量ΦＬと移相量ΦＨとの二つ存在する。移相量ΦＬは、前記移相分配信号の位相が前記分配信号の位相に対して遅れた場合のものである。また、移相量ΦＨは、前記移相分配信号の位相が前記分配信号の位相に対して進んだ場合のものである。
【００２９】
前述のように、位相差０から正の向きに所定の位相差を設けた場合の前記信号レベルと、負の向きに同じ位相差を設けた場合の前記信号レベルとは等しくなる。従い、移相量ΦＬと移相量ΦＨとの平均が、位相差が０になる移相量である移相量Φ０である。すなわち、位相差が０になる移相量Φ０は、Φ０＝（ΦＬ＋ΦＨ）／２である。
【００３０】
従い、移相量ΦＬと移相量ΦＨとを探索により求めることにより、移相量Φ０を求めることができる。
【００３１】
なお、図１には、移相器１２１が増幅器１３１の外部に設置される場合を表したが、移相器１２１は増幅器１３１の内部の入力側に設置されても構わない。
［処理フロー例］
図４は、図１に表す制御部１７１が行う、位相差が０の移相量である移相量Φ０を導出し、移相量Φ０の移相を移相器１２１に実行させる処理の処理フロー例を表す概念図である。
【００３２】
制御部１７１は、例えば、外部からの開始情報の入力により図４に表す処理を開始する。
【００３３】
そして、制御部１７１は、Ｓ１０１の処理として、移相の積算実行回数を表す積算回数ｉを０に設定する。また、制御部１７１は、同処理として、積算移相量Φｉを０に設定する。ここで、積算移相量Φｉは、積算回数ｉの移相を実行した場合の移相量の積算値である。制御部１７１は、積算回数ｉ、積算移相量Φｉ、及び、移相量ΦＬ、ΦＨ及びΦ０等を記憶する記憶部を備えているものとする。
【００３４】
次に、制御部１７１は、Ｓ１０２の処理として、積算回数ｉを１増やす。
【００３５】
そして、制御部１７１は、同処理として、さらに、移相器１２１に、移相量ΔΦだけ正方向に移相させる。ここで、移相量ΔΦは、移相器１２１が１回に移相する移相量として、予め設定された値である。移相量ΔΦは、移相量ΦＬ、Φ０及びΦＨの各々に対し、十分小さい値である。制御部１７１は、移相器１２１に移相を行わせる場合には、移相器１２１に当該移相を行わせるための制御信号を送付した後に、移相器１２１が当該制御信号による移相の実行を完了させ得る時間待つものとする。
【００３６】
そして、制御部１７１は、同処理として、さらに、積算移相量ΦｉをΔΦだけ増やす。
【００３７】
次に、制御部１７１は、Ｓ１０３の処理として、信号レベルＰｉと信号レベルＰｉ−１との差の絶対値が閾値Ｐｔｈ１より大きいかについての判定を行う。ここで、信号レベルＰｉは、積算回数ｉの移相を行った後の前述の前記信号レベルを表す値である。また、閾値Ｐｔｈ１は、Ｓ１０３の処理のために予め設定された信号レベルＰｉと信号レベルＰｉ−１との差の絶対値についての閾値である。
【００３８】
制御部１７１は、Ｓ１０３の処理による判定結果がｎｏの場合は、Ｓ１０４の処理を行う。
【００３９】
一方、制御部１７１は、Ｓ１０３の処理による判定結果がｙｅｓの場合は、Ｓ１０２の処理を再度行う。
【００４０】
信号レベルＰｉと信号レベルＰｉ−１との差が非常に小さいと、次に説明するＳ１０４の処理の判定に係る判定結果が不正確になる可能性がある。Ｓ１０３の処理は、当該可能性を避けるために、Ｓ１０４の判定を行う積算移相量Φｉの位置を前記差がある程度大きい位置にずらすために行うものである。
【００４１】
制御部１７１は、Ｓ１０４の処理を行う場合は、同処理として、信号レベルＰｉが信号レベルＰｉ−１より大きいかについての判定を行う。信号レベルＰｉが信号レベルＰｉ−１より大きいことは、積算回数ｉ−１から１回、＋ΔΦの移相を行うことにより前記信号レベルが増加したことを表す。
【００４２】
制御部１７１は、Ｓ１０４の処理による判定結果がｎｏの場合は、Ｓ１０５の処理を行う。同場合は、積算移相量Φｉが、図３に表すＡ又はＢの範囲の場合である。
【００４３】
一方、制御部１７１は、Ｓ１０４の処理による判定結果がｙｅｓの場合は、Ｓ１１８の処理を行う。同場合は、積算移相量Φｉが、図３に表すＣ又はＤの範囲の場合である。
【００４４】
制御部Ｓ１０４は、Ｓ１０５の処理を行う場合は、同処理として、信号レベルＰｉが閾値Ｐｔｈ２より大きいかについての判定を行う。閾値Ｐｔｈ２は、図３に表す閾値Ｐｔｈ２である。
【００４５】
制御部１７１は、Ｓ１０５の処理による判定結果がｎｏの場合は、Ｓ１０６の処理を行う。同場合は、積算移相量Φｉが、図３に表すＢの範囲の場合である。
【００４６】
一方、制御部１７１は、Ｓ１０５の処理による判定結果がｙｅｓの場合は、Ｓ１１２の処理を行う。同場合は、積算移相量Φｉが、図３に表すＡの範囲の場合である。
【００４７】
制御部１７１は、Ｓ１１８の処理による判定結果がｎｏの場合は、Ｓ１１９の処理を行う。同場合は、積算移相量Φｉが、図３に表すＣの範囲の場合である。
【００４８】
一方、制御部１７１は、Ｓ１１８の処理による判定結果がｙｅｓの場合は、Ｓ１２５の処理を行う。同場合は、積算移相量Φｉが、図３に表すＤの範囲の場合である。
【００４９】
制御部１７１は、積算移相量Φｉが、図３に表すＢの範囲の場合は、Ｓ１０６乃至Ｓ１１１の処理を行う。同処理は、移相器１２１に移相量−ΔΦずつ順次移相を行わせ、移相量ΦＬを導出した後に、移相器１２１に移相量＋ΔΦずつ順次移相を行わせ、移相量ΦＨを導出する処理である。
【００５０】
制御部１７１は、Ｓ１０６の処理を行う場合は、同処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に−ΔΦ移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１から移相量ΔΦを減じた値にする。
【００５１】
次に、制御部１７１は、Ｓ１０７の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００５２】
制御部１７１は、Ｓ１０７の処理による判定結果がｙｅｓの場合は、Ｓ１０８の処理を行う。
【００５３】
一方、制御部１７１は、Ｓ１０７の処理による判定結果がｎｏの場合は、Ｓ１０６の処理を再度行う。
【００５４】
制御部１７１は、Ｓ１０８の処理を行う場合は、同処理として、移相量ΦＬの値を積算移相量Φｉとする。ここで、移相量ΦＬは、図３に表す移相量ΦＬである。
【００５５】
そして、制御部１７１は、Ｓ１０９の処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に移相量ΔΦの正の向きへの移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１に移相量ΔΦを加算した値にする。
【００５６】
次に、制御部１７１は、Ｓ１１０の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００５７】
制御部１７１は、Ｓ１１０の処理による判定結果がｙｅｓの場合は、Ｓ１１１の処理を行う。
【００５８】
一方、制御部１７１は、Ｓ１１０の処理による判定結果がｎｏの場合は、Ｓ１０９の処理を再度行う。
【００５９】
制御部１７１は、Ｓ１１１の処理を行う場合は、同処理として、移相量ΦＨの値を積算移相量Φｉとする。ここで、移相量ΦＨは、図３に表すΦＨである。
【００６０】
そして、制御部１７１は、Ｓ１３１の処理を行う。
【００６１】
制御部１７１は、積算移相量Φｉが、図３に表すＡの範囲の場合は、Ｓ１１２乃至Ｓ１１７の処理を行う。同処理は、移相器１２１に移相量＋ΔΦずつ順次正の向きに移相を行わせ、移相量ΦＬを導出した後に、移相器１２１に移相量＋ΔΦずつ順次さらに正の向きに移相を行わせ、移相量ΦＨを導出する処理である。
【００６２】
制御部１７１は、Ｓ１１２の処理を行う場合は、同処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に＋ΔΦ移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１にΔΦだけ加算した値にする。
【００６３】
次に、制御部１７１は、Ｓ１１３の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００６４】
制御部１７１は、Ｓ１１３の処理による判定結果がｎｏの場合は、Ｓ１１４の処理を行う。
【００６５】
一方、制御部１７１は、Ｓ１１３の処理による判定結果がｙｅｓの場合は、Ｓ１１２の処理を再度行う。
【００６６】
制御部１７１は、Ｓ１１４の処理を行う場合は、同処理として、移相量ΦＬの値を積算移相量Φｉとする。
【００６７】
そして、制御部１７１は、Ｓ１１５の処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に移相量ΔΦの正の向きへの移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１に移相量ΔΦを加算した値にする。
【００６８】
次に、制御部１７１は、Ｓ１１６の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００６９】
制御部１７１は、Ｓ１１６の処理による判定結果がｙｅｓの場合は、Ｓ１１７の処理を行う。
【００７０】
一方、制御部１７１は、Ｓ１１６の処理による判定結果がｎｏの場合は、Ｓ１１５の処理を再度行う。
【００７１】
制御部１７１は、Ｓ１１７の処理を行う場合は、同処理として、移相量ΦＨの値を積算移相量Φｉとする。
【００７２】
そして、制御部１７１は、Ｓ１３１の処理を行う。
【００７３】
制御部１７１は、積算移相量Φｉが、図３に表すＣの範囲の場合は、Ｓ１１９乃至Ｓ１２４の処理を行う。同処理は、移相器１２１に移相量＋ΔΦずつ順次正の向きに移相を行わせ、移相量ΦＨを導出した後に、移相器１２１に移相量−ΔΦずつ順次負の向きに移相を行わせ、移相量ΦＬを導出する処理である。
【００７４】
制御部１７１は、Ｓ１１９の処理を行う場合は、同処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に＋ΔΦ移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１よりΔΦ加算した値にする。
【００７５】
次に、制御部１７１は、Ｓ１２０の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００７６】
制御部１７１は、Ｓ１１３の処理による判定結果がｙｅｓの場合は、Ｓ１２１の処理を行う。
【００７７】
一方、制御部１７１は、Ｓ１１３の処理による判定結果がｎｏの場合は、Ｓ１１９の処理を再度行う。
【００７８】
制御部１７１は、Ｓ１２１の処理を行う場合は、同処理として、移相量ΦＨの値を積算移相量Φｉとする。
【００７９】
そして、制御部１７１は、Ｓ１２２の処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に、負の向きへの移相である移相量−ΔΦの移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１から移相量ΔΦを減じた値にする。
【００８０】
次に、制御部１７１は、Ｓ１２３の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００８１】
制御部１７１は、Ｓ１２３の処理による判定結果がｙｅｓの場合は、Ｓ１２４の処理を行う。
【００８２】
一方、制御部１７１は、Ｓ１２３の処理による判定結果がｎｏの場合は、Ｓ１２２の処理を再度行う。
【００８３】
制御部１７１は、Ｓ１２４の処理を行う場合は、同処理として、移相量ΦＬの値を積算移相量Φｉとする。
【００８４】
そして、制御部１７１は、Ｓ１３１の処理を行う。
【００８５】
制御部１７１は、積算移相量Φｉが、図３に表すＤの範囲の場合は、Ｓ１２５乃至Ｓ１３０の処理を行う。同処理は、移相器１２１に負の向きへの移相である移相量−Φずつの移相を順次行わせ、移相量ΦＨを導出した後に、移相器１２１にさらに負の向きへの移相である移相量−ΔΦの移相を順次行わせ、移相量ΦＬを導出する処理である。
【００８６】
制御部１７１は、Ｓ１２５の処理を行う場合は、同処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に−ΔΦ移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１よりΔΦだけ減じた値にする。
【００８７】
次に、制御部１７１は、Ｓ１２６の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００８８】
制御部１７１は、Ｓ１２６の処理による判定結果がｎｏの場合は、Ｓ１２７の処理を行う。
【００８９】
一方、制御部１７１は、Ｓ１２６の処理による判定結果がｎｏの場合は、Ｓ１２５の処理を再度行う。
【００９０】
制御部１７１は、Ｓ１２７の処理を行う場合は、同処理として、移相量ΦＨの値を積算移相量Φｉとする。
【００９１】
そして、制御部１７１は、Ｓ１２８の処理として、積算回数ｉを一つ増やす。そして、制御部１７１は、同処理として移相器１２１に、負の向きへの移相である移相量−ΔΦの移相を行わせる。そして、制御部１７１は、保持している積算移相量Φｉを、積算移相量Φｉ−１から移相量ΔΦを減じた値にする。
【００９２】
次に、制御部１７１は、Ｓ１２９の処理として、信号レベルＰｉが前述の閾値Ｐｔｈ２より大きいかについての判定を行う。
【００９３】
制御部１７１は、Ｓ１２９の処理による判定結果がｙｅｓの場合は、Ｓ１３０の処理を行う。
【００９４】
一方、制御部１７１は、Ｓ１２９の処理による判定結果がｎｏの場合は、Ｓ１２８の処理を再度行う。
【００９５】
制御部１７１は、Ｓ１３０の処理を行う場合は、同処理として、移相量ΦＬの値を積算移相量Φｉとする。
【００９６】
そして、制御部１７１は、Ｓ１３１の処理を行う。
【００９７】
制御部１７１は、Ｓ１３１の処理を行う場合は、同処理として、位相差が０になる移相量である移相量Φ０を、前記記憶部が記憶している移相量ΦＬと移相量ΦＨとの平均値にする。そして、制御部１７１は、同処理として、図４に表す処理を開始する時点での位相からの位相量が移相量Φ０になる移相を移相器１２１に行わせる。
【００９８】
以上の説明では、分配信号の一つのみに対して移相器による移相が行われる場合について述べた。しかしながら、当該移相は複数の分配信号の各々について行われても構わない。
【００９９】
また、当該移相が、一つの分配信号のみに対して行われる場合において、移相器が他の分配信号に係る信号線にも挿入されていてよい。
［効果］
本実施形態の分配合成装置において、制御部は、ハイブリッド型合成器からの損失電力を表す信号の信号レベルが所定の値になる、分波移相増幅信号の移相量を求める。ここで、前記分波移相増幅信号は、移相器により移相を行った信号を増幅した分波増幅信号である。前記制御部は、前記移相量を求める際に、両信号の位相差がゼロの移相量をはさんで、移相量が大きい方と小さい方の二つの移相量を求める。そして、前記制御部は、位相差がゼロの移相量を、その二つの移相量の平均とする。発明が解決しようとする課題の項で説明したように、損失電力を表す信号の信号レベルがゼロになる移相量を、背景技術の項で述べた一般的な探索方法により探索するのは、発明が解決しようとする課題の項で述べたように前記信号レベルが低い場合には困難な場合がある。しかしながら、前記制御部が前記処理を行う場合には、前記閾値を十分に大きく設定できるので、前記信号レベルが小さいことによる悪影響が少ない。そのため、前記分配合成装置は、損失電力を表す信号の信号レベルが小さい場合であっても、損失電力を抑え得る移相を行い得る。
＜第二実施形態＞
第二実施形態は、複数のハイブリッド型合成器を備える分配合成装置に関する実施形態である。
［構成と動作］
図５は、第二実施形態の分配合成装置の例である分配合成装置１０１の構成を表す概念図である。
【０１００】
分配合成装置１０１は、分配器１１１と、ｎ−１個の移相器である移相器１２１乃至１２（ｎ−１）と、ｎ個の増幅器である増幅器１３１乃至１３ｎとを備える。分配合成装置１０１は、さらに、ｎ−１個のハイブリッド型合成器であるハイブリッド型合成器１４１乃至１４（ｎ−１）と、ｎ−１個の抵抗である抵抗１５１乃至１５（ｎ−１）と、制御部１７１とを備える。
【０１０１】
分配器１１１は、入力信号をｎ本の分配信号に分配する。
【０１０２】
移相器１２１乃至１２（ｎ−１）の各々（各移相器）は、制御部１７１からの制御情報により、入力された分配信号に対し移相を行い、移相後の分配信号である移相分配信号を、増幅器１３１乃至１３（ｎ−１）のうちの対応するものへ出力する。
【０１０３】
一方、増幅器１３ｎへは、分配器１１１から、分配信号が直接入力される。
【０１０４】
増幅器１３１乃至１３（ｎ−１）の各々（各増幅器）は、入力された信号を増幅し、増幅後の信号である増幅信号を、対応する各ハイブリッド型合成器（ハイブリッド型合成器１４１乃至１４（ｎ−１）の各々）の一方（図５では上側）の入力端子へ出力する。
【０１０５】
増幅器１３ｎは、入力された信号を増幅し、増幅後の信号である増幅信号を、ハイブリッド型合成器１４（ｎ−１）の他方（図５では下側）の入力端子へ出力する。
【０１０６】
ハイブリッド型合成器１４２乃至１４（ｎ−１）の各々は、入力された二つの信号を合成した合成信号を、一方（図５では上側）の出力端子から、ハイブリッド型合成器１４１乃至１４（ｎ−２）の他方（図５では下側）の入力端子へ出力する。
【０１０７】
一方、ハイブリッド型合成器１４１は、入力された二つの信号を合成した合成信号を、アンテナ１８１へ出力する。
【０１０８】
各ハイブリッド型合成器の他方（図５では下側）の出力端子からは、損失信号が出力される。当該損失信号は、各ハイブリッド型合成器の、一方（図５では上側）の入力端子に入力された信号と、他方（図５では下側）の入力端子に入力された信号との位相差により生じるものである。
【０１０９】
各ハイブリッドから出力される前記損失信号は、対応する各抵抗（抵抗１５１乃至１５（ｎ−１）の各々）を通じてグランドに導かれる。
【０１１０】
方向性結合器１６１乃至１６（ｎ−１）の各々（各方向性結合器）は、前記損失信号の各々の一部を分岐した部分損失信号の各々を制御部１７１に送付する。当該部分損失信号の信号レベルは前記損失信号の信号レベルに比例する。
【０１１１】
制御部１７１は、各方向性結合器から入力された前記部分損失信号の信号レベルから、各移相器に対し移相を行わせるための制御信号を送付する。制御部１７１は、当該制御信号の送付により、各損失信号の電力が最小になるように、各移相器に移相を行わせる。
【０１１２】
その場合、制御部１７１は、最初に移相器１２（ｎ−１）に、ハイブリッド型合成器１４（ｎ−１）からの部分損失信号の信号レベルが最小になるように移相を行わせる。部分損失信号の信号レベルは損失信号の信号レベルに比例している。そのため、部分損失信号の信号レベルが最小になるように移相を行わせることにより損失信号の電力を最小にできる。
【０１１３】
次に、制御部１７１は、移相器１２（ｎ−２）に、ハイブリッド型合成器１４（ｎ−２）からの部分損失信号が最小になるように移相を行わせる。
【０１１４】
こうして、制御部１７１は、同様にして、移相器１２１に位相移相を行わせる。
【０１１５】
制御部１７１は、上記各移相器における移相を、第一実施形態で説明した方法と同様の方法により行わせる。
【０１１６】
上記により、制御部１７１は、各ハイブリッド型合成器から出力される各損失信号が最小になるように各移相器の移相量を調整する。
【０１１７】
なお、図５には各移相器が増幅器の外部に設置される場合を表したが、各移相器は、対応する各移相器の内部の入力側に設置されても構わない。
［効果］
本実施形態の分配合成装置は、入力信号を三以上に分配した各分配信号を増幅する分配合成装置において、各分配信号の位相を第一実施形態の方法と同様の方法により調整する。そのため、前記分配合成装置は、入力信号を三以上に分配、増幅、合成する分配合成装置において、第一実施形態と同様の効果を奏する。
＜第三実施形態＞
以上の説明は合成器としてハイブリッド型合成器を用いた場合の例について説明した。しかしながら、合成器としてはトランスフォーマー型のものを用いても構わない。次に合成器にトランスフォーマー型を用いた場合について説明する。
［構成と動作］
図６は、合成器にトランスフォーマー型を用いた第三実施形態の分配合成装置の例である分配合成装置１０２の構成を表す概念図である。
【０１１８】
分配合成装置１０１は、分配器１１１と、移相器１２１と、増幅器１３１及び１３２と、トランスフォーマー型合成器１４２ａと、方向性結合器１６２ａとを備える。
【０１１９】
分配器１１１は、端子ａに入力された入力信号を分配し、分配後の入力信号である分配信号を端子ｂ及びｃに出力する。
【０１２０】
移相器１２１は、制御部１７２からの指示に従い、端子ｂから入力された分配信号の移相を行い、移相後の信号である移相分配信号を増幅器１３１へ出力する。
【０１２１】
増幅器１３１は、移相器１２１から入力された移相分配信号を増幅した増幅移相分配信号をトランスフォーマー型合成器１４２ａの端子ｄへ出力する。
【０１２２】
増幅器１３２は、分配器１１１の端子ｃから入力された分配信号を増幅した増幅分配信号をトランスフォーマー型合成器１４２ａの端子ｅへ出力する。増幅器１３２の増幅率は増幅器１３１のものに等しい。
【０１２３】
トランスフォーマー型合成器１４２ａは、端子ｄに入力された前記増幅移相分配信号と端子ｅに入力された前記増幅分配信号から合成した合成後信号を端子ｆに出力する。
【０１２４】
トランスフォーマー型合成器１４２ａは、また、端子ｄから前記増幅移相分配信号のトランスフォーマー型合成器１４２ａでの反射信号を増幅器１３１の出力端子に向けて出力する。
【０１２５】
前記反射信号は、トランスフォーマー型合成器１４２ａにおける合成時の損失電力を表す損失信号である。
【０１２６】
前記反射信号は、前記増幅位相分配信号と前記増幅分配信号との間に位相差がある場合に、位相差の大きさに応じて生じるものである。前記位相差が０の時は、前記反射信号の信号レベルは最小になる。
【０１２７】
方向性結合器１６２ａは、前記反射信号の一部である部分反射信号を制御部１７２へ出力する。当該部分反射信号の信号レベルは、前記反射信号の信号レベルに比例する。当該信号レベルは、電圧、電流及び電力のうちのいずれかである。前記部分反射信号の信号レベルは、前記損失信号の電力を表す。
【０１２８】
制御部１７２は、方向性結合器１６２ａから入力される前記部分反射信号の信号レベルが最小になるように、移相器１２１に移相を行わせる。
【０１２９】
制御部１７２が、前記部分反射信号の信号レベルが最小になるように、移相器１２１に移相を行わせる方法は、図１に表す制御部１７１が前述の損失信号が最小になるように移相器１２１に移相を行わせる方法と同じである。
【０１３０】
なお、図６には、増幅部１３１の外部に方向性方向性結合器１６２ａを設ける場合を表したが、増幅部１３１が反射メータを備える場合がある。その場合は、当該反射メータからの出力信号の信号レベルが最小になるように、移相器１２１に位相を行わせても構わない。
［効果］
本実施形態の分配合成装置は、合成器にトランスフォーマー型のものを用いる場合において、合成時の電力損失を表す反射信号の信号レベルを最小にする分配増幅合成信号の移相を行う。前記分配合成装置は、当該移相を、第一実施形態及び第二実施形態における移相方法と同様の方法により行う。そのため、前記分配合成装置は、トランスフォーマー型合成器を用いた場合に合成時の電力損失を表す信号の信号レベルが小さい場合においても、損失信号の電力を最小にする移相を行うことができる。
【０１３１】
実施形態の以上の説明では、各分配信号に対して行われる処理が増幅器による増幅である場合について説明した。しかしながら、当該処理は、増幅以外のものであっても構わない。また、その場合において、各処理の処理内容が同等であっても構わない。
【０１３２】
図７は、実施形態の分配合成装置の最小限の構成である分配合成装置１０１ｘの構成を表す概念図である。
【０１３３】
分配合成装置１０１ｘは、分配部１１１ｘと、移相部１２１ｘと、合成部１４１ｘと、制御部１７１ｘとを備える。
【０１３４】
分配部１１１ｘは、入力信号から第一分配信号と第二分配信号とを分配する。
【０１３５】
移相部１２１ｘは、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う。
【０１３６】
合成部１４１ｘは、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する。
【０１３７】
制御部１７１ｘは、前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が最小になる第一移相量を導出する。制御部１７１ｘは、当該導出を、前記値が所定の閾値に等しくなる、前記第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出する。そして、制御部１７１ｘは、前記第一移相量に応じた前記移相を前記移相器に行わせる。
【０１３８】
発明が解決しようとする課題の項で説明したように、背景技術の項で述べた一般的な探索方法により探索するのは、に前記値が小さい場合には困難な場合がある。しかしながら、分配合成装置１０１ｘは、前記閾値を十分に大きな値に設定できるので、前記値が小さいことによる悪影響が少ない。そのため、分配合成装置１０１ｘは、前記値が小さい場合であっても、損失を抑え得る移相を行い得る。
【０１３９】
そのため、分配合成装置１０１ｘは、前記構成により、［発明の効果］の項に記載した効果を奏する。
【０１４０】
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【０１４１】
また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
（付記１）
入力信号から第一分配信号と第二分配信号とを分配する分配部と、
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、前記第一移相量に応じた前記移相を前記移相部に行わせる、制御部と、
を備える、分配合成装置。
（付記２）
前記移相を、前記第一分配信号に対して行う、付記１に記載された分配合成装置。
（付記３）
前記第一移相量を前記第二移相量と前記第三移相量との平均とする、付記１又は付記２に記載された分配合成装置。
（付記４）
前記第一の処理及び前記第二の処理が同等の処理である、付記１乃至付記３のうちのいずれか一に記載された分配合成装置。
（付記５）
前記第一の処理及び前記第二の処理が増幅である、付記１乃至付記４のうちのいずれか一に記載された分配合成装置。
（付記６）
前記第一の処理に係る増幅率と前記第二の処理に係る増幅率とが等しい、付記５に記載された分配合成装置。
（付記７）
前記合成を行う合成部がハイブリッド型であり、前記値が前記合成部からのダミー出力に係るものである、付記１乃至付記６のうちのいずれか一に記載された分配合成装置。
（付記８）
前記合成を行う合成部がトランスフォーマー型であり、前記値が前記合成部からの反射信号に係るものである、付記１乃至付記６のうちのいずれか一に記載された分配合成装置。
（付記９）
前記分配部は前記入力信号から、前記第一分配信号、前記第二分配信号及び他の分配信号を含む三以上の分配信号を分配し、
前記第一移相量の前記移相と前記合成とを行った信号である第一合成信号と、第三の処理を行った前記他の分配信号との第二合成を行い、
前記第一移相量に応じた前記移相を行った、前記第一分配信号及び前記第二分配信号のうちのいずれかである移相後信号及び前記他の分配信号のうちの少なくともいずれかについて第二移相を行う、
付記１乃至付記８のうちのいずれか一に記載された分配合成装置。
（付記１０）
前記第二移相を、前記第二合成の際に生じる損失である第二損失に係る、前記値が第二の閾値に等しくなる、前記値が最小になる第四移相量をはさんで隣り合う、第五移相量及び第六移相量を導出し、前記第五移相量及び前記第六移相量から、前記第二移相に係る移相量である第四移相量を導出し、
前記第四移相量に応じた前記移相を行う、
付記９に記載された分配合成装置。
（付記１１）
入力信号から第一分配信号と第二分配信号とを分配する分配部と、
前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、
第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、
を備える装置における前記移相に係る移相方法であって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出し、前記第二移相量及び前記第三移相量から、前記第一移相量を導出し、
前記第一移相量に応じた前記移相を行う、
移相方法。
（付記１２）
入力信号から第一分配信号と第二分配信号とを分配する分配部と、前記第一分配信号及び前記第二分配信号のうちの少なくともいずれかの移相を行う移相部と、第一の処理を行った前記第一分配信号と第二の処理を行った前記第二分配信号とを合成する合成部と、を備える装置における前記移相を前記移相部に行わせるための処理をコンピュータに実行させる移相プログラムであって、
前記合成の際に生じる損失に係る、電力、電圧及び電流、のうちの少なくともいずれかを表す値が所定の閾値に等しくなる、前記値が最小になる第一移相量をはさんで隣り合う、第二移相量及び第三移相量を導出する処理と、
前記第二移相量及び前記第三移相量から、前記第一移相量を導出する処理と、
前記第一移相量に応じた前記移相を前記移相部に行わせる処理と、
をコンピュータに実行させる移相プログラム。
【符号の説明】
【０１４２】
１０１    分配合成装置
１１１    分配器
１２１、１２２、１２（ｎ−１）、１２ｎ    移相器
１３１、１３２、１３（ｎ−１）、１３ｎ    増幅器
１４１、１４２、１４（ｎ−１）    ハイブリッド型合成器
１４２ａ    トランスフォーマー型合成器
１５１、１５２、１５（ｎ−１）    抵抗
１６１、１６２、１６（ｎ−１）、１６２ａ    方向性結合器
１７１    制御部
１８１    アンテナ
Ａ、Ｂ、Ｃ、Ｄ    範囲
ａ、ｂ、ｃ、ｄ、ｅ、ｆ    端子
Ｐｔｈ２    閾値
【図１】
2019201351.tif 000003
【図２】
2019201351.tif 000004
【図３】
2019201351.tif 000005
【図４】
2019201351.tif 000006
【図５】
2019201351.tif 000007
【図６】
2019201351.tif 000008
【図７】
2019201351.tif 000009