(57)【要約】【課題】突入電流を緩和することができる電源装置を得る。【解決手段】本発明の電源装置は、第１の出力端子と、低電圧線に接続された第２の出力端子とを有し、交流電源電圧を整流する整流部と、整流部の第１の出力端子に接続された第１の端子と、高電圧線に接続された第２の端子とを有するパワーサーミスタと、制御端子を有し、制御端子に供給される制御電流に基づいて、整流部の第１の出力端子および高電圧線を互いに接続する接続部と、高電圧線に接続された第１の端子と、低電圧線に接続された第２の端子とを有する容量素子と、制御電流を生成する電流生成部と、容量素子におけるチャージ電圧に基づいて、電流生成部から接続部への制御電流の供給を制御する制御部と、トランスおよびスイッチング素子を有し、チャージ電圧を直流出力電圧に変換する電圧変換部とを備える。【選択図】図５
2019201458.tif 000002
【特許請求の範囲】
【請求項１】
第１の出力端子と、低電圧線に接続された第２の出力端子とを有し、交流電源電圧を整流する整流部と、
前記整流部の前記第１の出力端子に接続された第１の端子と、高電圧線に接続された第２の端子とを有するパワーサーミスタと、
制御端子を有し、前記制御端子に供給される制御電流に基づいて、前記整流部の前記第１の出力端子および前記高電圧線を互いに接続する接続部と、
前記高電圧線に接続された第１の端子と、前記低電圧線に接続された第２の端子とを有する容量素子と、
前記制御電流を生成する電流生成部と、
前記容量素子におけるチャージ電圧に基づいて、前記電流生成部から前記接続部への前記制御電流の供給を制御する制御部と、
トランスおよびスイッチング素子を有し、前記チャージ電圧を直流出力電圧に変換する電圧変換部と
を備えた電源装置。
【請求項２】
前記制御部は、前記チャージ電圧が所定の電圧よりも低い場合に、前記接続部への前記制御電流の供給を停止する
請求項１に記載の電源装置。
【請求項３】
前記制御部は、前記高電圧線と前記低電圧線との間の第１の経路に設けられたツェナーダイオードおよび抵抗素子を有し、
前記ツェナーダイオードおよび前記抵抗素子は、接続ノードにおいて互いに接続され、
前記接続ノードにおける電圧に基づいて、前記チャージ電圧が前記所定の電圧よりも低いかどうかを判断する
請求項２に記載の電源装置。
【請求項４】
前記所定の電圧は、前記ツェナーダイオードのツェナー電圧に基づく電圧である
請求項３に記載の電源装置。
【請求項５】
前記制御部は、オン状態になることにより前記制御端子を前記低電圧線に接続するスイッチを有し、前記スイッチをオン状態にすることにより前記接続部への前記制御電流の供給を停止する
請求項１から請求項４のいずれか一項に記載の電源装置。
【請求項６】
前記トランスは、第１の１次側巻線と、第２の１次側巻線と、２次側巻線とを含み、
前記スイッチング素子および前記第１の１次側巻線は、前記高電圧線と前記低電圧線との間の第２の経路に設けられ、
前記電流生成部は、前記第２の１次側巻線に生じた電圧に基づいて前記制御電流を生成する
請求項１から請求項５のいずれか一項に記載の電源装置。
【請求項７】
前記接続部はサイリスタを含み、
前記制御端子は前記サイリスタのゲート端子である
請求項１から請求項６のいずれか一項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源電圧に基づいて直流電圧を生成する電源装置に関する。
【背景技術】
【０００２】
電源装置には、電源起動時における突入電流を緩和するためにパワーサーミスタを設けたものがある。例えば、特許文献１には、電源起動時においてパワーサーミスタを有効にするとともに、電源起動後にサイリスタを用いてパワーサーミスタをバイパスする電源装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３３３６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
このように、電源装置では、突入電流を緩和することができることが望まれており、さらなる突入電流の緩和が期待されている。
【０００５】
突入電流を緩和することができる電源装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本発明の一実施の形態における電源装置は、整流部と、パワーサーミスタと、接続部と、容量素子と、電流生成部と、制御部と、電圧変換部とを備えている。整流部は、第１の出力端子と、低電圧線に接続された第２の出力端子とを有し、交流電源電圧を整流するものである。パワーサーミスタは、整流部の第１の出力端子に接続された第１の端子と、高電圧線に接続された第２の端子とを有するものである。接続部は、制御端子を有し、制御端子に供給される制御電流に基づいて、整流部の第１の出力端子および高電圧線を互いに接続するものである。容量素子は、高電圧線に接続された第１の端子と、低電圧線に接続された第２の端子とを有するものである。電流生成部は、制御電流を生成するものである。制御部は、容量素子におけるチャージ電圧に基づいて、電流生成部から接続部への制御電流の供給を制御するものである。電圧変換部は、トランスおよびスイッチング素子を有し、チャージ電圧を直流出力電圧に変換するものである。
【発明の効果】
【０００７】
本発明の一実施の形態における電源装置によれば、チャージ電圧に基づいて、電流生成部から接続部への制御電流の供給を制御するようにしたので、突入電流を緩和することができる。
【図面の簡単な説明】
【０００８】
【図１】一実施の形態に係る電源装置を備えた画像形成装置の一構成例を表すブロック図である。
【図２】図１に示した画像形成装置の画像形成機構の一構成例を表す説明図である。
【図３】図１に示した電源部の一構成例を表す回路図である。
【図４Ａ】図１に示した電源部の一構成例を表す他の回路図である。
【図４Ｂ】図１に示した電源部の一構成例を表す他の回路図である。
【図５】図４Ａに示したバイパス制御部の一構成例を表す回路図である。
【図６】図３に示した電源部の電源投入時における一動作例を表すフローチャートである。
【図７】図３に示した電源部の電源オフ時における一動作例を表すフローチャートである。
【図８】図３に示した電源部の一動作例を表す波形図である。
【図９】図３に示した電源部の他の動作例を表す波形図である。
【図１０】図３に示した電源部の他の動作例を表す波形図である。
【図１１】比較例に係る電源部の一構成例を表す回路図である。
【図１２】図１１に示した電源部の一動作例を表す波形図である。
【図１３】図１１に示した電源部の他の動作例を表す波形図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１０】
［構成例］
図１は、本発明の一実施の形態に係る電源装置を備えた画像形成装置１の一構成例を表すものである。画像形成装置１は、シリアルプリンタである。画像形成装置１は、ＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、通信部１４と、フィードモータ１５と、フィードモータ駆動部１６と、スペースモータ１７と、スペースモータ駆動部１８と、プリンタヘッド１９と、プリンタヘッド駆動部２０と、アラーム検出部２３と、電源スイッチ２４と、電源部３０と、降圧部２５とを備えている。画像形成装置１は、電源部３０により生成された２つの電源電圧ＶＰＨ，ＶＰＬに基づいて動作する。電源電圧ＶＰＨは、この例では２４Ｖであり、電源電圧ＶＰＬは、この例では３．３Ｖである。
【００１１】
ＣＰＵ１１は、制御プログラムを実行することにより画像形成装置１の動作を制御するものである。具体的には、ＣＰＵ１１は、通信部１４が受信した印刷データＤＰに基づいて、ドット展開処理を行い、処理結果をプリンタヘッド駆動部２０に供給する。また、ＣＰＵ１１は、印刷データＤＰに基づいて、フィードモータ駆動部１６およびスペースモータ駆動部１８に指示を行う。また、ＣＰＵ１１は、電源部３０の動作を制御する機能をも有している。ＣＰＵ１１は、電源部３０から供給された電源電圧ＶＰＬに基づいて動作するようになっている。
【００１２】
ＲＯＭ１２は、ＣＰＵ１１が実行する制御プログラムや各種設定情報を記憶するものである。ＲＯＭ１２は、例えばフラッシュメモリを用いて構成される。ＲＯＭ１２には、電源部３０から供給された電源電圧ＶＰＬに基づいて動作するようになっている。
【００１３】
ＲＡＭ１３は、ＣＰＵ１１が制御プログラムを実行する際に使用する情報を一時的に記憶するものである。ＲＡＭ１３は、電源部３０から供給された電源電圧ＶＰＬに基づいて動作するようになっている。
【００１４】
通信部１４は、上位装置（この例ではパーソナルコンピュータ８０）との間で通信を行うものであり、パーソナルコンピュータ８０から送信された印刷データＤＰを受信するものである。通信部１４は、例えば、ＬＡＮ（Local Area Network）などのネットワークや、ＵＳＢ（Universal Serial Bus）などのインタフェースを介して、パーソナルコンピュータ８０に接続される。通信部１４は、電源部３０から供給された電源電圧ＶＰＨ，ＶＰＬに基づいて動作するようになっている。通信部１４は、回路に不具合が生じた場合に、アラーム検出部２３に対して不具合が生じた旨の通知を行う機能を有している。
【００１５】
フィードモータ１５は、フィードモータ駆動部１６からの指示に基づいて、記録媒体９を搬送する搬送ローラ２１（後述）に供給する動力を生成するものである。フィードモータ１５は、フィードモータ駆動部１６から供給された電源電圧ＶＰＨに基づいて動作するようになっている。
【００１６】
フィードモータ駆動部１６は、ＣＰＵ１１からの指示に基づいて、フィードモータ１５を駆動するものである。フィードモータ駆動部１６は、電源部３０から供給された電源電圧ＶＰＨ，ＶＰＬに基づいて動作するようになっている。フィードモータ駆動部１６は、回路に不具合が生じた場合に、アラーム検出部２３に対して不具合が生じた旨の通知を行う機能を有している。
【００１７】
スペースモータ１７は、スペースモータ駆動部１８からの指示に基づいて、キャリッジユニット２２（後述）を記録媒体の主走査方向に移動させる動力を生成するものである。スペースモータ１７は、スペースモータ駆動部１８から供給された電源電圧ＶＰＨに基づいて動作するようになっている。
【００１８】
スペースモータ駆動部１８は、ＣＰＵ１１からの指示に基づいて、スペースモータ１７を駆動するものである。スペースモータ駆動部１８は、電源部３０から供給された電源電圧ＶＰＨ，ＶＰＬに基づいて動作するようになっている。スペースモータ駆動部１８は、回路に不具合が生じた場合に、アラーム検出部２３に対して不具合が生じた旨の通知を行う機能を有している。
【００１９】
プリンタヘッド１９は、プリンタヘッド駆動部２０からの指示に基づいて、ドット単位で記録媒体９に画像を形成するものである。プリンタヘッド１９は、プリンタヘッド駆動部２０から供給された電源電圧ＶＰＨに基づいて動作するようになっている。
【００２０】
プリンタヘッド駆動部２０は、ＣＰＵ１１からの指示に基づいて、プリンタヘッド１９を駆動するものである。プリンタヘッド駆動部２０は、電源部３０から供給された電源電圧ＶＰＨ，ＶＰＬに基づいて動作するようになっている。プリンタヘッド駆動部２０は、回路に不具合が生じた場合に、アラーム検出部２３に対して不具合が生じた旨の通知を行う機能を有している。
【００２１】
図２は、画像形成装置１における画像形成機構の一構成例を表すものである。画像形成装置１は、搬送ローラ２１と、キャリッジユニット２２とを備えている。搬送ローラ２１は、フィードモータ１５から供給された動力に基づいて、記録媒体９を搬送方向Ａに搬送するものである。キャリッジユニット２２は、スペースモータ１７から供給された動力に基づいて、主走査方向（図２における横方向）に移動するものである。キャリッジユニット２２には、プリンタヘッド１９が配置される。これにより、画像形成装置１では、プリンタヘッド１９が主走査方向に移動するとともに、搬送ローラ２１が記録媒体９を搬送方向Ａに搬送することにより、記録媒体９に画像を形成するようになっている。
【００２２】
アラーム検出部２３（図１）は、通信部１４、フィードモータ駆動部１６、スペースモータ駆動部１８、およびプリンタヘッド駆動部２０からの通知に基づいて、アラーム信号ＡＬＭを生成するものである。具体的には、アラーム検出部２３は、通信部１４、フィードモータ駆動部１６、スペースモータ駆動部１８、およびプリンタヘッド駆動部２０のうちの少なくとも１つにおいて、回路に不具合が生じた場合に、アラーム信号ＡＬＭをアクティブ（例えば高レベル）にするようになっている。
【００２３】
電源スイッチ２４は、オン状態になることにより、商用電源８１から供給された交流電源電圧を電源部３０に供給するものである。
【００２４】
電源部３０は、商用電源８１から供給された交流電源電圧に基づいて直流の電源電圧ＶＰＨを生成するものである。また、電源部３０は、アラーム信号ＡＬＭに基づいて、電源電圧ＶＰＨの生成を停止する機能をも有している。
【００２５】
降圧部２５は、電源電圧ＶＰＨを降圧することにより電源電圧ＶＰＬを生成するものである。
【００２６】
（電源部３０）
図３は、電源部３０の一構成例を表すものである。電源部３０は、トランス９０を有しており、このトランス９０により、１次側回路と２次側回路に区分される。図４Ａは、電源部３０における１次側回路の一構成例を表すものであり、図４Ｂは、電源部３０における２次側回路の一構成例を表すものである。
【００２７】
電源部３０の１次側回路（図４Ａ）は、コネクタ１０１と、ヒューズ１０２と、１次フィルタ１０３と、全波整流ダイオード１１０と、パワーサーミスタ１１１と、サイリスタ１１２と、平滑部１１３と、バイパス制御部１１６と、ダイオード１１７と、抵抗素子１１８と、ダイオード１１９と、抵抗素子１２０と、トランジスタ１２１と、容量素子１２２と、抵抗素子１２３と、回生部１２４とを有している。
【００２８】
コネクタ１０１は、電源スイッチ２４を介して商用電源８１から交流電源電圧が供給されるコネクタである。コネクタ１０１は、端子ＡＣＬ，ＡＣＮ，ＦＧを有している。
【００２９】
ヒューズ１０２は、１次側回路における過電流を保護するためのものであり、一端はコネクタ１０１の端子ＡＣＬに接続されており、他端は１次フィルタ１０３に接続される。
【００３０】
１次フィルタ１０３は、商用電源８１から供給された交流電源電圧におけるノイズを除去するものである。１次フィルタ１０３は、抵抗素子１０４と、容量素子１０５と、チョークコイル１０６と、容量素子１０７〜１０９とを有している。抵抗素子１０４の一端は、ヒューズ１０２の他端、容量素子１０５の一端、およびチョークコイル１０６の第１の巻線の一端に接続され、他端は、コネクタ１０１の端子ＡＣＮ、容量素子１０５の他端、およびチョークコイル１０６の第２の巻線の一端に接続される。抵抗素子１０４は、容量素子１０５を放電するために設けられている。容量素子１０５は、いわゆるＸコンデンサであり、一端は、ヒューズ１０２の他端、抵抗素子１０４の一端、およびチョークコイル１０６の第１の巻線の一端に接続され、他端は、コネクタ１０１の端子ＡＣＮ、抵抗素子１０４の他端、およびチョークコイル１０６の第２の巻線の一端に接続される。チョークコイル１０６の第１の巻線の一端は、ヒューズ１０２の他端、抵抗素子１０４の一端、および容量素子１０５の一端に接続され、他端は、容量素子１０７の一端および全波整流ダイオード１１０の端子１１０Ａに接続される。チョークコイル１０６の第２の巻線の一端は、コネクタ１０１の端子ＡＣＮ、抵抗素子１０４の他端、および容量素子１０５の他端に接続され、他端は、容量素子１０８の一端および全波整流ダイオード１１０の端子１１０Ｂに接続される。容量素子１０７，１０８は、いわゆるＹコンデンサである。容量素子１０７の一端は、チョークコイル１０６の第１の巻線の他端および全波整流ダイオード１１０の端子１１０Ａに接続され、他端は、容量素子１０８の他端、容量素子１０９の一端、およびコネクタ１０１の端子ＦＧに接続される。容量素子１０８の一端は、チョークコイル１０６の第２の巻線の他端および全波整流ダイオード１１０の端子１１０Ｂに接続され、他端は、容量素子１０７の他端、容量素子１０９の一端、およびコネクタ１０１の端子ＦＧに接続される。容量素子１０９の一端は、容量素子１０７，１０８の他端およびコネクタ１０１の端子ＦＧに接続され、他端は低電圧線ＬＬ１に接続される。
【００３１】
全波整流ダイオード１１０は、１次フィルタ１０３を介して端子１１０Ａ，１１０Ｂに入力された交流電源電圧に対して全波整流を行い、全波整流された電圧を端子１１０Ｃ，１１０Ｄから出力するものである。端子１１０Ａは、チョークコイル１０６の第１の巻線の他端および容量素子１０７の一端に接続され、端子１１０Ｂは、チョークコイル１０６の第２の巻線の他端および容量素子１０８の一端に接続される。端子１１０Ｃは低電圧線ＬＬ１に接続され、端子１１０Ｄはパワーサーミスタ１１１の一端およびサイリスタ１１２のアノードに接続される。
【００３２】
パワーサーミスタ１１１は、電源部３０における突入電流を緩和するものである。パワーサーミスタ１１１の一端は全波整流ダイオード１１０の端子１１０Ｄおよびサイリスタ１１２のアノードに接続され、他端は高電圧線ＨＬ１に接続される。パワーサーミスタ１１１の抵抗値は、自己発熱により変化する。具体的には、パワーサーミスタ１１１の抵抗値は、通電していない場合には高く、通電して発熱した場合には低くなるようになっている。電源部３０は、このパワーサーミスタ１１１を用いることにより、突入電流を緩和することができるようになっている。
【００３３】
サイリスタ１１２は、ゲートに流れる電流（ゲート電流）に基づいて、アノードとカソードとの接続状態をオン状態またはオフ状態にするものである。サイリスタ１１２のアノードは全波整流ダイオード１１０の端子１１０Ｄおよびパワーサーミスタ１１１の一端に接続され、カソードは高電圧線ＨＬ１に接続され、ゲートは電流生成部１３６（後述）およびバイパス制御部１１６に接続される。ゲートには、電流生成部１３６から、制御電流Ｉが供給され得る。ゲートに制御電流Ｉが供給されない場合には、サイリスタ１１２がオフ状態になり、全波整流ダイオード１１０の端子１１０Ｄから高電圧線ＨＬ１に向かって、このパワーサーミスタ１１１を介して電流が流れる。すなわち、この場合には、パワーサーミスタ１１１が有効になる。また、ゲートに制御電流Ｉが供給された場合には、サイリスタ１１２がオン状態になり、全波整流ダイオード１１０の端子１１０Ｄから高電圧線ＨＬ１に向かって、サイリスタ１１２を介して電流が流れる。すなわち、この場合には、パワーサーミスタ１１１がサイリスタ１１２によりバイパスされるので、パワーサーミスタ１１１が無効になる。このようにサイリスタ１１２は、パワーサーミスタ１１１を有効または無効に設定することができるようになっている。
【００３４】
平滑部１１３は、全波整流ダイオード１１０により全波整流された電圧を平滑化するものである。平滑部１１３は、容量素子１１４と、抵抗素子１１５とを有している。容量素子１１４は、電解コンデンサであり、陽極端子は高電圧線ＨＬ１に接続され、陰極端子は低電圧線ＬＬ１に接続される。抵抗素子１１５の一端は高電圧線ＨＬ１に接続され、他端は低電圧線ＬＬ１に接続される。抵抗素子１１５は、容量素子１１４を放電するために設けられている。
【００３５】
バイパス制御部１１６は、容量素子１１４におけるチャージ電圧Ｖｃに基づいて、電流生成部１３６からサイリスタ１１２のゲートへの制御電流Ｉの供給を制御するものである。このチャージ電圧Ｖｃは、容量素子１１４の両端間の電圧であり、低電圧線ＬＬ１からみた高電圧線ＨＬ１における電圧である。後述するように、バイパス制御部１１６は、チャージ電圧Ｖｃが所定のしきい値電圧Ｖｔｈよりも高い場合には、サイリスタ１１２のゲートに制御電流Ｉが供給されるようにする。これにより、サイリスタ１１２はオン状態になり、パワーサーミスタ１１１が無効になる。また、バイパス制御部１１６は、チャージ電圧Ｖｃが所定のしきい値電圧Ｖｔｈよりも低い場合には、サイリスタ１１２のゲートに制御電流Ｉが供給されないようにする。これにより、サイリスタ１１２はオフ状態になり、パワーサーミスタ１１１が有効になる。その結果、電源部３０では、後述するように、電源スイッチ２４（図１）が一旦オフ状態になった後にすぐにオン状態になった場合でも、適切に突入電流を緩和することができるようになっている。
【００３６】
ダイオード１１７のカソード、抵抗素子１１８の一端、およびダイオード１１９のカソードには、トランジスタ１２１のスイッチング動作を指示するスイッチング制御信号ＣＴＬが供給される。ダイオード１１７のアノードは低電圧線ＬＬ１に接続され、カソードは、スイッチング制御部１４０（後述）の端子ＯＵＴ、抵抗素子１１８の一端、およびダイオード１１９のカソードに接続される。抵抗素子１１８の一端はダイオード１１７，１１９のカソードおよびスイッチング制御部１４０の端子ＯＵＴに接続され、他端は、ダイオード１１９のアノード、抵抗素子１２０の一端、およびトランジスタ１２１のゲートに接続される。ダイオード１１９のカソードは、スイッチング制御部１４０の端子ＯＵＴ、ダイオード１１７のカソード、および抵抗素子１１８の一端に接続され、アノードは、抵抗素子１１８の他端、抵抗素子１２０の一端、およびトランジスタ１２１のゲートに接続される。
【００３７】
抵抗素子１２０の一端は、抵抗素子１１８の他端、ダイオード１１９のアノード、およびトランジスタ１２１のゲートに接続され、他端は低電圧線ＬＬ１に接続される。トランジスタ１２１は、Ｎ型の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）であり、ゲートは、抵抗素子１１８の他端、ダイオード１１９のアノード、および抵抗素子１２０の一端に接続され、ドレインは、容量素子１２２の一端、回生部１２４、およびトランス９０の１次側巻線９１（後述）の他端に接続され、ソースは、容量素子１２２の他端、抵抗素子１２３の一端、および抵抗素子１４８の一端に接続される。容量素子１２２の一端は、トランジスタ１２１のドレイン、回生部１２４、およびトランス９０の１次側巻線９１の他端に接続され、他端は、トランジスタ１２１のソース、抵抗素子１２３の一端、および抵抗素子１４８の一端に接続される。抵抗素子１２３の一端は、トランジスタ１２１のソース、容量素子１２２の他端、および抵抗素子１４８の一端に接続され、他端は低電圧線ＬＬ１に接続される。抵抗素子１２３の一端には、トランジスタ１２１のドレインからソースに流れる電流に応じた電圧が生じる。すなわち、抵抗素子１２３は、トランジスタ１２１に流れる電流を検出する電流検出部として機能するようになっている。
【００３８】
回生部１２４は、トランジスタ１２１がオフ状態になったときにトランス９０の１次側巻線９１に生じる逆起電圧を回生するものである。回生部１２４は、ダイオード１２５と、容量素子１２６と、抵抗素子１２７とを有している。ダイオード１２５のアノードは、トランジスタ１２１のドレイン、容量素子１２２の一端、およびトランス９０の１次側巻線９１の他端に接続され、カソードは、容量素子１２６の一端、および抵抗素子１２７の一端に接続される。容量素子１２６の一端はダイオード１２５のカソードおよび抵抗素子１２７の一端に接続され、他端は高電圧線ＨＬ１に接続される。抵抗素子１２７の一端はダイオード１２５のカソードおよび容量素子１２６の一端に接続され、他端は高電圧線ＨＬ１に接続される。
【００３９】
トランス９０は、１次側回路と２次側回路とを絶縁し、１次側回路から２次側回路にエネルギーを供給する、フライバック型のトランスである。トランス９０は、１次側巻線９１，９２と、２次側巻線９３とを有している。
【００４０】
１次側巻線９１の一端は高電圧線ＨＬ１に接続され、他端は、トランジスタ１２１のドレイン、容量素子１２２の一端、および回生部１２４のダイオード１２５のアノードに接続される。１次側巻線９２の一端は整流平滑部１３０に接続され、他端は低電圧線ＬＬ１に接続される。１次側巻線９２は、スイッチング制御部１４０に供給される電源電圧を生成するために用いられる補助巻線である。図４Ｂに示したように、２次側巻線９３の一端は整流部２０１（後述）に接続され、他端は低電圧線ＬＬ２に接続される。１次側回路の低電圧線ＬＬ１、および２次側回路の低電圧線ＬＬ２は、容量素子９９を介して互いに接続されている。
【００４１】
電源部３０の１次側回路（図４Ａ）は、さらに、整流平滑部１３０と、電流生成部１３６と、スイッチング制御部１４０と、容量素子１５０と、抵抗素子１４１，１４２，１４３と、フォトカプラ１４４と、容量素子１４５と、フォトカプラ１４６と、容量素子１４７と、抵抗素子１４８と、容量素子１４９とを有している。なお、フォトカプラ１４４は、受光素子であるフォトトランジスタ１４４Ａを図４Ａに示し、発光素子である発光ダイオード１４４Ｂを図４Ｂに描いている。同様に、フォトカプラ１４６は、受光素子であるフォトトランジスタ１４６Ａを図４Ａに示し、発光素子である発光ダイオード１４６Ｂを図４Ｂに描いている。
【００４２】
整流平滑部１３０は、１次側巻線９２に生じた交流電圧を整流し、整流された電圧を平滑化することにより、スイッチング制御部１４０に供給する電源電圧を生成するものである。整流平滑部１３０は、ダイオード１３１と、容量素子１３２と、抵抗素子１３３と、ツェナーダイオード１３４と、容量素子１３５とを有している。ダイオード１３１のアノードは、１次側巻線９２の一端、容量素子１３２の一端、および抵抗素子１４２の一端に接続され、他端は容量素子１３２の他端および抵抗素子１３３の一端に接続される。容量素子１３２の一端は、１次側巻線９２の一端、ダイオード１３１のアノード、および抵抗素子１４２の一端に接続され、他端はダイオード１３１のカソードおよび抵抗素子１３３の一端に接続される。抵抗素子１３３の一端は、ダイオード１３１のカソードおよび容量素子１３２の他端に接続され、他端は高電圧線ＨＬ１Ａに接続される。ツェナーダイオード１３４のカソードは高電圧線ＨＬ１Ａに接続され、アノードは低電圧線ＬＬ１に接続される。容量素子１３５は、電解コンデンサであり、陽極端子は高電圧線ＨＬ１Ａに接続され、陰極端子は低電圧線ＬＬ１に接続される。
【００４３】
電流生成部１３６は、サイリスタ１１２のゲートに供給され得る制御電流Ｉを生成するものである。電流生成部１３６は、抵抗素子１３７と、ダイオード１３８とを有している。抵抗素子１３７の一端は高電圧線ＨＬ１Ａに接続され、他端はダイオード１３８のアノードに接続される。ダイオード１３８のアノードは抵抗素子１３７の他端に接続され、カソードはサイリスタ１１２のゲートおよびバイパス制御部１１６に接続される。電流生成部１３６が生成した制御電流Ｉのサイリスタ１１２への供給は、バイパス制御部１１６により制御されるようになっている。
【００４４】
スイッチング制御部１４０は、トランジスタ１２１におけるスイッチング動作を指示するスイッチング制御信号ＣＴＬを生成するものである。スイッチング制御部１４０は、例えばＩＣ（Integrated Circuit）を用いて構成される。スイッチング制御部１４０は、７つの端子ＺＣＤ，ＦＢ，ＩＳ，ＧＮＤ，ＯＵＴ，ＶＣＣ，ＶＨを有している。端子ＶＣＣは高電圧線ＨＬ１Ａに接続され、端子ＧＮＤは低電圧線ＬＬ１に接続される。容量素子１５０の一端は高電圧線ＨＬ１Ａに接続され、他端は低電圧線ＬＬ１に接続される。
【００４５】
抵抗素子１４１の一端は高電圧線ＨＬ１に接続され、他端はスイッチング制御部１４０の端子ＶＨに接続される。この構成により、スイッチング制御部１４０は、チャージ電圧Ｖｃが所定の電圧（起動電圧Ｖｏｎ）を上回った場合に起動し、スイッチング制御信号ＣＴＬを生成するようになっている。
【００４６】
抵抗素子１４２，１４３、フォトカプラ１４４のフォトトランジスタ１４４Ａ、および容量素子１４５は、後述する２次側回路（図４Ｂ）のツェナーダイオード２２１、抵抗素子２２２、フォトカプラ１４４の発光ダイオード１４４Ｂ、抵抗素子２２３、ダイオード２２４、および抵抗素子２２５とともに、アラーム部９７を構成する。
【００４７】
抵抗素子１４２の一端は、１次側巻線９２の一端、ダイオード１３１のアノード、および容量素子１３２の一端に接続され、他端は、フォトカプラ１４４のフォトトランジスタ１４４Ａのエミッタ、容量素子１４５の一端、およびスイッチング制御部１４０の端子ＺＣＤに接続されている。抵抗素子１４３の一端は高電圧線ＨＬ１Ａに接続され、他端はフォトカプラ１４４のフォトトランジスタ１４４Ａのコレクタに接続される。フォトカプラ１４４のフォトトランジスタ１４４Ａのコレクタは抵抗素子１４３の他端に接続され、エミッタは、抵抗素子１４２の他端、容量素子１４５の一端、およびスイッチング制御部１４０の端子ＺＣＤに接続される。フォトカプラ１４４における、このフォトトランジスタ１４４Ａと対になる発光ダイオード１４４Ｂ（図４Ｂ）は、後述するように、例えば、２次側回路における整流部２０１（後述）の出力電圧が過電圧状態である場合や、電源部３０に供給されたアラーム信号ＡＬＭがアクティブである場合に発光する。フォトカプラ１４４のフォトトランジスタ１４４Ａは、この光を受光することによりオン状態になる。容量素子１４５の一端は、抵抗素子１４２の他端、フォトカプラ１４４のフォトトランジスタ１４４Ａのエミッタ、およびスイッチング制御部１４０の端子ＺＣＤに接続される。この構成により、２次側回路における整流部２０１（後述）の出力電圧が過電圧状態である場合や、電源部３０に供給されたアラーム信号ＡＬＭがアクティブである場合に、スイッチング制御部１４０の端子ＺＣＤにおける電圧が上昇する。そして、スイッチング制御部１４０は、端子ＺＣＤにおける電圧が所定の基準電圧を上回った時に、スイッチング制御信号ＣＴＬを低レベルにすることによりトランジスタ１２１のスイッチング動作を停止させ、その状態を維持（ラッチ）するようになっている。
【００４８】
フォトカプラ１４６のフォトトランジスタ１４６Ａ、および容量素子１４７は、後述する２次側回路（図４Ｂ）の抵抗素子２３１〜２３４、フォトカプラ１４６の発光ダイオード１４６Ｂ、シャントレギュレータ２３５、抵抗素子２３６、および容量素子２３７とともに、フィードバック部９８を構成する。
【００４９】
フォトカプラ１４６のフォトトランジスタ１４６Ａのコレクタは容量素子１４７の一端およびスイッチング制御部１４０の端子ＦＢに接続され、エミッタは低電圧線ＬＬ１に接続される。容量素子１４７の一端はフォトカプラ１４６のフォトトランジスタ１４６Ａのコレクタに接続され、他端は低電圧線ＬＬ１に接続される。フォトカプラ１４６における、このフォトトランジスタ１４６Ａと対になる発光ダイオード１４６Ｂ（図４Ｂ）は、後述するように、２次側回路により生成された出力電圧（電源電圧ＶＰＨ）が所定の電圧よりも高い場合に発光する。フォトカプラ１４６のフォトトランジスタ１４６Ａは、この光を受光することによりオン状態になる。抵抗素子１４８の一端は、トランジスタ１２１のソース、容量素子１２２の他端、および抵抗素子１２３の一端に接続され、他端は容量素子１４９の一端およびスイッチング制御部１４０の端子ＩＳに接続される。容量素子１４９の一端は抵抗素子１４８の他端およびスイッチング制御部１４０の端子ＩＳに接続され、他端は低電圧線ＬＬ１に接続される。この構成により、２次側回路により生成された電源電圧ＶＰＨが所定の電圧よりも高い場合に、スイッチング制御部１４０の端子ＦＢにおける電圧が下降する。また、トランジスタ１２１に流れる電流が多く、あるいはトランジスタ１２１がオン状態になる期間が長い場合に、スイッチング制御部１４０の端子ＩＳにおける電圧が上昇する。スイッチング制御部１４０は、端子ＦＢにおける電圧と、端子ＩＳにおける電圧とを比較し、この比較結果に基づいて、トランジスタ１２１がオン状態になる時間長およびオフ状態になる時間長を設定し、その設定結果に基づいてスイッチング制御信号ＣＴＬを生成するようになっている。
【００５０】
電源部３０の２次側回路（図４Ｂ）は、整流部２０１と、容量素子２０４と、抵抗素子２０５と、平滑部２０６と、コネクタ２１１と、ツェナーダイオード２２１と、抵抗素子２２２と、フォトカプラ１４４と、抵抗素子２２３と、ダイオード２２４と、抵抗素子２２５と、抵抗素子２３１〜２３４と、フォトカプラ１４６と、シャントレギュレータ２３５と、抵抗素子２３６と、容量素子２３７とを有している。
【００５１】
整流部２０１は、２次側巻線９３に生じた交流電圧を整流するものである。整流部２０１は、ダイオード２０２と、容量素子２０３とを有している。ダイオード２０２のアノードは２次側巻線９３の一端および容量素子２０３の一端に接続され、カソードは高電圧線ＨＬ２に接続される。容量素子２０３の一端は２次側巻線９３の一端およびダイオード２０２のアノードに接続され、他端は高電圧線ＨＬ２に接続される。
【００５２】
容量素子２０４は、整流部２０１により整流された電圧を平滑化するものである。容量素子２０４は、電解コンデンサであり、陽極端子は高電圧線ＨＬ２に接続され、陰極端子は低電圧線ＬＬ２に接続される。
【００５３】
抵抗素子２０５の一端は高電圧線ＨＬ２に接続され、他端は低電圧線ＬＬ２に接続される。抵抗素子２０５は、電源部３０の負荷が軽負荷である場合において、１次側巻線９１において生じる電圧が低下しないようにするために設けられている。
【００５４】
平滑部２０６は、容量素子２０４により平滑化された電圧をさらに平滑化することにより、電源部３０の出力電圧（電源電圧ＶＰＨ）の安定化させるものである。平滑部２０６は、コイル２０７と、容量素子２０８，２０９とを有している。コイル２０７の一端は高電圧線ＨＬ２に接続され、他端は高電圧線ＨＬ２Ａに接続される。容量素子２０８は、電解コンデンサであり、陽極端子は高電圧線ＨＬ２Ａに接続され、陰極端子は低電圧線ＬＬ２に接続される。容量素子２０９の一端は高電圧線ＨＬ２Ａに接続され、他端は低電圧線ＬＬ２に接続される。
【００５５】
コネクタ２１１は、電源部３０が生成した電圧（電源電圧ＶＰＨ）を出力するコネクタである。コネクタ２１１は、端子ＴＶＰＨ，ＴＧＮＤを有している。端子ＴＶＰＨは高電圧線ＨＬ２Ａに接続され、端子ＴＧＮＤは低電圧線ＬＬ２に接続される。端子ＴＧＮＤにおける電圧からみた端子ＴＶＰＨにおける電圧が、電源電圧ＶＰＨである。
【００５６】
ツェナーダイオード２２１、抵抗素子２２２、フォトカプラ１４４の発光ダイオード１４４Ｂ、抵抗素子２２３、ダイオード２２４、および抵抗素子２２５は、１次側回路（図４Ａ）の抵抗素子１４２，１４３、フォトカプラ１４４のフォトトランジスタ１４４Ａ、および容量素子１４５とともに、アラーム部９７を構成する。
【００５７】
ツェナーダイオード２２１のカソードは高電圧線ＨＬ２に接続され、アノードは抵抗素子２２２の一端およびダイオード２２４のカソードに接続される。抵抗素子２２２の一端はツェナーダイオード２２１のアノードおよびダイオード２２４のカソードに接続され、他端はフォトカプラ１４４の発光ダイオード１４４Ｂのアノードおよび抵抗素子２２３の一端に接続される。フォトカプラ１４４の発光ダイオード１４４Ｂのアノードは抵抗素子２２２の他端および抵抗素子２２３の一端に接続され、カソードは低電圧線ＬＬ２に接続される。抵抗素子２２３の一端は抵抗素子２２２の他端およびフォトカプラ１４４の発光ダイオード１４４Ｂのアノードに接続され、他端は低電圧線ＬＬ２に接続される。抵抗素子２２５の一端にはアラーム検出部２３（図１）からアラーム信号ＡＬＭが供給され、他端はダイオード２２４のアノードに接続される。ダイオード２２４のアノードは抵抗素子２２５の他端に接続され、カソードはツェナーダイオード２２１のアノードおよび抵抗素子２２２の一端に接続される。この構成により、例えば、２次側回路における整流部２０１の出力電圧が過電圧状態である場合や、アラーム信号ＡＬＭがアクティブである場合に、フォトカプラ１４４の発光ダイオード１４４Ｂに電流が流れ、発光ダイオード１４４Ｂが発光するようになっている。
【００５８】
抵抗素子２３１〜２３４、フォトカプラ１４６の発光ダイオード１４６Ｂ、シャントレギュレータ２３５、抵抗素子２３６、および容量素子２３７は、１次側回路（図４Ａ）のフォトカプラ１４６のフォトトランジスタ１４６Ａ、および容量素子１４７とともに、フィードバック部９８を構成する。
【００５９】
抵抗素子２３１の一端は高電圧線ＨＬ２Ａに接続され、他端は、抵抗素子２３２の一端、シャントレギュレータ２３５のリファレンス端子、および容量素子２３７の他端に接続される。抵抗素子２３２の一端は、抵抗素子２３１の他端、シャントレギュレータ２３５のリファレンス端子、および容量素子２３７の他端に接続される。抵抗素子２３３の一端は高電圧線ＨＬ２に接続され、他端はフォトカプラ１４６の発光ダイオード１４６Ｂのアノードおよび抵抗素子２３４の一端に接続される。フォトカプラ１４６の発光ダイオード１４６Ｂのアノードは抵抗素子２３３の他端および抵抗素子２３４の一端に接続され、カソードは、抵抗素子２３４の他端、シャントレギュレータ２３５のカソード、および抵抗素子２３６の一端に接続される。抵抗素子２３４の一端は抵抗素子２３３の他端およびフォトカプラ１４６の発光ダイオード１４６Ｂのアノードに接続され、他端は、フォトカプラ１４６の発光ダイオード１４６Ｂのカソード、シャントレギュレータ２３５のカソード、および抵抗素子２３６の一端に接続される。シャントレギュレータ２３５のカソードは、フォトカプラ１４６の発光ダイオード１４６Ｂのカソード、抵抗素子２３４の他端、および抵抗素子２３６の一端に接続され、アノードは低電圧線ＬＬ２に接続され、リファレンス端子は、抵抗素子２３１の他端、抵抗素子２３２の一端、および容量素子２３７の他端に接続される。抵抗素子２３６の一端は、フォトカプラ１４６の発光ダイオード１４６Ｂのカソード、抵抗素子２３４の他端、およびシャントレギュレータ２３５のカソードに接続され、他端は容量素子２３７の一端に接続される。容量素子２３７の一端は抵抗素子２３６の他端に接続され、他端は抵抗素子２３１の他端、抵抗素子２３２の一端、およびシャントレギュレータ２３５のリファレンス端子に接続される。この構成により、例えば、２次側回路により生成された電源電圧ＶＰＨが所定の電圧よりも高い場合に、シャントレギュレータ２３５のリファレンス端子の電圧が所定の基準電圧よりも高くなり、フォトカプラ１４６の発光ダイオード１４６Ｂに電流が流れ、発光ダイオード１４６Ｂが発光するようになっている。
【００６０】
（バイパス制御部１１６）
図５は、バイパス制御部１１６の一構成例を表すものである。バイパス制御部１１６は、電圧検出部１８０と、プルダウン設定部１９０とを有している。電圧検出部１８０は、ツェナーダイオード１８１，１８２と、抵抗素子１８３，１８４と、トランジスタ１８５とを有している。プルダウン設定部１９０は、抵抗素子１９１，１９２と、トランジスタ１９３とを有している。
【００６１】
ツェナーダイオード１８１のカソードは高電圧線ＨＬ１に接続され、アノードはツェナーダイオード１８２のカソードに接続される。ツェナーダイオード１８２のカソードは、ツェナーダイオード１８１のアノードに接続され、アノードは抵抗素子１８３の一端に接続される。抵抗素子１８３の一端はツェナーダイオード１８２のアノードに接続され、他端は抵抗素子１８４の一端およびトランジスタ１８５のベースに接続される。抵抗素子１８４の一端は抵抗素子１８３の他端およびトランジスタ１８５のベースに接続され、他端は低電圧線ＬＬ１に接続される。トランジスタ１８５は、バイポーラトランジスタであり、ベースは抵抗素子１８３の他端および抵抗素子１８４の一端に接続され、コレクタは、抵抗素子１９１の他端、抵抗素子１９２の一端、およびトランジスタ１９３のベースに接続され、エミッタは低電圧線ＬＬ１に接続される。抵抗素子１９１の一端は高電圧線ＨＬ１に接続され、他端は、抵抗素子１９２の一端、トランジスタ１８５のコレクタ、およびトランジスタ１９３のベースに接続される。抵抗素子１９２の一端は、抵抗素子１９１の他端、トランジスタ１８５のコレクタ、およびトランジスタ１９３のベースに接続され、他端は低電圧線ＬＬ１に接続されている。トランジスタ１９３は、バイポーラトランジスタであり、ベースは、抵抗素子１９１の他端、抵抗素子１９２の一端、およびトランジスタ１８５のコレクタに接続され、コレクタは電流生成部１３６のダイオード１３８のカソードおよびサイリスタ１１２のゲートに接続され、エミッタは低電圧線ＬＬ１に接続される。
【００６２】
この構成により、バイパス制御部１１６は、容量素子１１４におけるチャージ電圧Ｖｃに基づいて、電流生成部１３６からサイリスタ１１２のゲートへの制御電流Ｉの供給を制御する。具体的には、まず、電圧検出部１８０は、チャージ電圧Ｖｃが所定のしきい値電圧Ｖｔｈよりも高いかどうかを検出する。このしきい値電圧Ｖｔｈは、おおよそ、次の式で表すことができる。
Ｖｔｈ  ＝  Ｖｚ１  ＋  Ｖｚ２  ＋  Ｖｂｅ
ここで、Ｖｚ１は、ツェナーダイオード１８１におけるツェナー電圧であり、Ｖｚ２は、ツェナーダイオード１８２におけるツェナー電圧であり、Ｖｂｅは、トランジスタ１８５のベース・エミッタ間電圧である。そして、プルダウン設定部１９０は、電圧検出部１８０による検出結果に基づいて、電流生成部１３６のダイオード１３８のカソードおよびサイリスタ１１２のゲートを低電圧線ＬＬ１に接続（プルダウン）する。
【００６３】
具体的には、チャージ電圧Ｖｃがこのしきい値電圧Ｖｔｈよりも高い場合には、高電圧線ＨＬ１から、ツェナーダイオード１８１、ツェナーダイオード１８２、抵抗素子１８３、および抵抗素子１８４を介して、低電圧線ＬＬ１に対して電流が流れる。これにより、トランジスタ１８５のベース電圧が高くなり、トランジスタ１８５がオン状態になる。その結果、トランジスタ１９３のベース電圧が低くなり、トランジスタ１９３はオフ状態になる。この場合には、電流生成部１３６が生成した制御電流Ｉがサイリスタ１１２のゲートに供給される。これにより、サイリスタ１１２はオン状態になり、パワーサーミスタ１１１が無効になる。
【００６４】
一方、チャージ電圧Ｖｃがこのしきい値電圧Ｖｔｈよりも低い場合には、ツェナーダイオード１８１，１８２には電流が流れないので、トランジスタ１８５のベース電圧が低くなり、トランジスタ１８５はオフ状態になる。これにより、トランジスタ１９３のベース電圧が高くなり、トランジスタ１９３がオン状態になる。この場合には、電流生成部１３６が生成した制御電流Ｉがトランジスタ１９３を介して低電圧線ＬＬ１に流れ、サイリスタ１１２にゲートには供給されない。これにより、サイリスタ１１２はオフ状態になり、パワーサーミスタ１１１が有効になる。
【００６５】
このようにして、バイパス制御部１１６は、チャージ電圧Ｖｃに基づいて、電流生成部１３６からサイリスタ１１２のゲートへの制御電流Ｉの供給を制御する。これにより、電源部３０では、後述するように、電源スイッチ２４（図１）が一旦オフ状態になった後にすぐにオン状態になった場合でも、適切に突入電流を緩和することができるようになっている。
【００６６】
ここで、全波整流ダイオード１１０は、本発明における「整流部」の一具体例に対応する。パワーサーミスタ１１１は、本発明における「パワーサーミスタ１１１」の一具体例に対応する。サイリスタ１１２は、本発明における「接続部」の一具体例に対応する。容量素子１１４は、本発明における「容量素子」の一具体例に対応する。電流生成部１３６は、本発明における「電流生成部」の一具体例に対応する。バイパス制御部１１６は、本発明における「制御部」の一具体例に対応する。トランス９０は、本発明における「トランス」の一具体例に対応する。トランジスタ１２１は、本発明における「スイッチング素子」の一具体例に対応する。トランス９０、トランジスタ１２１、整流部２０１、容量素子２０４、平滑部２０６は、本発明における「電圧変換部」の一具体例に対応する。ツェナーダイオード１８２は、本発明における「ツェナーダイオード」の一具体例に対応する。抵抗素子１８３は、本発明における「抵抗素子」の一具体例に対応する。トランジスタ１９３は、本発明における「スイッチ」の一具体例に対応する。１次側巻線９１は、本発明における「第１の１次側巻線」の一具体例に対応する。１次側巻線９２は、本発明における「第２の１次側巻線」の一具体例に対応する。２次側巻線９３は、本発明における「２次側巻線」の一具体例に対応する。しきい値電圧Ｖｔｈは、本発明における「所定の電圧」の一具体例に対応する。
【００６７】
［動作および作用］
続いて、本実施の形態の電源部３０の動作および作用について説明する。
【００６８】
（全体動作概要）
まず、図３，４Ａ，４Ｂを参照して、電源部３０の全体動作概要を説明する。ヒューズ１０２は、１次側回路における過電流を保護する。１次フィルタ１０３は、商用電源８１から供給された交流電源電圧におけるノイズを除去する。全波整流ダイオード１１０は、１次フィルタ１０３を介して端子１１０Ａ，１１０Ｂに入力された交流電源電圧に対して全波整流を行い、全波整流された電圧を端子１１０Ｃ，１１０Ｄから出力する。パワーサーミスタ１１１は、突入電流を緩和する。サイリスタ１１２は、ゲート電流に基づいてオンオフすることにより、パワーサーミスタ１１１をバイパスする。トランジスタ１２１は、スイッチング制御部１４０からの指示に基づいてスイッチング動作を行う。トランス９０は、１次側回路と２次側回路とを絶縁し、１次側回路から２次側回路にエネルギーを供給する。整流平滑部１３０は、トランス９０の１次側巻線９２に生じた交流電圧を整流し、整流された電圧を平滑化することにより、スイッチング制御部１４０に供給する電源電圧を生成する。電流生成部１３６は、制御電流Ｉを生成する。バイパス制御部１１６は、容量素子１１４におけるチャージ電圧Ｖｃに基づいて、電流生成部１３６からサイリスタ１１２のゲートへの制御電流Ｉの供給を制御する。整流部２０１は、トランス９０の２次側巻線９３に生じた交流電圧を整流する。容量素子２０４は、整流部２０１により整流された電圧を平滑化する。平滑部２０６は、容量素子２０４により平滑化された電圧をさらに平滑化することにより、電源部３０の出力電圧（電源電圧ＶＰＨ）の安定化させる。
【００６９】
（詳細動作）
次に、電源投入時および電源オフ時における電源部３０の動作について詳細に説明する。以下の例では、トランジスタ１９３のベース・エミッタ間電圧Ｖｂｅ２、スイッチング制御部１４０の起動電圧Ｖｏｎ、バイパス制御部１１６のしきい値電圧Ｖｔｈが以下の関係にある場合を例に説明する。
Ｖｂｅ２  ＜  Ｖｏｎ  ＜  Ｖｔｈ
【００７０】
図６は、電源投入時における電源部３０の動作の一例を表すものである。電源スイッチ２４がオン状態になり、交流電源電圧が電源部３０に供給されると、全波整流ダイオード１１０は、端子１１０Ａ，１１０Ｂに入力された交流電源電圧に対して全波整流を行い、全波整流された電圧を端子１１０Ｃ，１１０Ｄから出力し始める。この時点では、バイパス制御部１１６のトランジスタ１８５，１９３はオフ状態である。また、サイリスタ１１２には制御電流Ｉが供給されていないので、サイリスタ１１２はオフ状態である。
【００７１】
まず、全波整流ダイオード１１０の端子１１０Ｄから、突入電流がパワーサーミスタ１１１を介して容量素子１１４に流れ始め、チャージ電圧Ｖｃが上昇し始める（ステップＳ１０１）。このとき、電源投入からさほど時間が経過していないため、パワーサーミスタ１１１の温度は低い。これにより、パワーサーミスタ１１１の抵抗値は大きいので、突入電流は緩和される。
【００７２】
そして、チャージ電圧Ｖｃが、バイパス制御部１１６のトランジスタ１９３のベース・エミッタ間電圧Ｖｂｅ２を上回ると（ステップＳ１０２において“Ｙ”）、トランジスタ１９３がオン状態になる。サイリスタ１１２には制御電流Ｉが供給されないので、サイリスタ１１２は、オフ状態を維持する（ステップＳ１０３）。
【００７３】
そして、チャージ電圧Ｖｃが、スイッチング制御部１４０の起動電圧Ｖｏｎを上回ると（ステップＳ１０４において“Ｙ”）、スイッチング制御部１４０が起動する（ステップＳ１０５）。これにより、スイッチング制御部１４０は、スイッチング制御信号ＣＴＬを生成し始め、トランジスタ１２１はスイッチング動作を開始する。そして、トランス９０の補助巻線である１次側巻線９２の電圧が上昇し始める。
【００７４】
そして、チャージ電圧Ｖｃが、バイパス制御部１１６のしきい値電圧Ｖｔｈを上回ると（ステップＳ１０６において“Ｙ”）、バイパス制御部１１６のトランジスタ１８５がオン状態になり、トランジスタ１９３がオフ状態になる（ステップＳ１０７）。
【００７５】
そして、補助巻線である１次側巻線９２の電圧が十分に高くなり、電流生成部１３６が制御電流Ｉを出力し始めると（ステップＳ１０８において“Ｙ”）、その制御電流Ｉがサイリスタ１１２のゲートに供給され、サイリスタ１１２がオン状態になり、サイリスタ１１２がパワーサーミスタ１１１をバイパスする（ステップＳ１０９）。
【００７６】
以上で、このフローは終了する。そして、電源部３０は、通常動作を開始する。通常動作では、全波整流ダイオード１１０の端子１１０Ｄから容量素子１１４に電流が流れる際、サイリスタ１１２がパワーサーミスタ１１１をバイパスするので、パワーサーミスタ１１１において電力を消費しないため、消費電力を低減することができる。
【００７７】
図７は、電源オフ時における電源部３０の動作の一例を表すものである。
【００７８】
電源スイッチ２４がオフ状態になり、交流電源電圧が電源部３０に供給されなくなると、全波整流ダイオード１１０が全波整流動作を停止する。そして、容量素子１１４にチャージされた電荷が抵抗素子１１５により放電され、チャージ電圧Ｖｃが低下し始める（ステップＳ１１１）。
【００７９】
そして、チャージ電圧Ｖｃがしきい値電圧Ｖｔｈよりも低くなると（ステップＳ１１２において“Ｙ”）、バイパス制御部１１６のトランジスタ１８５がオフ状態になり、トランジスタ１９３がオン状態になる（ステップＳ１１３）。これにより、電流生成部１３６が出力する制御電流Ｉが、トランジスタ１９３を介して低電圧線ＬＬ１に流れ、サイリスタ１１２のゲートへの制御電流Ｉの供給が停止される。
【００８０】
その結果、サイリスタ１１２がオフ状態になり、パワーサーミスタ１１１が有効になる（ステップＳ１１４）。
【００８１】
その後も、チャージ電圧Ｖｃは低下を続け、スイッチング制御部１４０が動作を停止する（ステップＳ１１５）。
【００８２】
以上で、このフローは終了する。
【００８３】
図８は、電源オフ時における電源部３０の動作の一例を表すものである。図８において、縦軸はチャージ電圧Ｖｃを示し、横軸は時間を示す。タイミングｔ１以前では、電源部３０は通常動作を行っている。このとき、サイリスタ１１２はオン状態である。これにより、サイリスタ１１２がパワーサーミスタ１１１をバイパスするので、パワーサーミスタ１１１は無効になっている。このように、通常動作では、パワーサーミスタ１１１は無効であるので、発熱が生じないため、パワーサーミスタ１１１の抵抗値は高くなっている。
【００８４】
タイミングｔ１において電源スイッチ２４がオフ状態になると、チャージ電圧Ｖｃは低下し始める。そして、タイミングｔ２において、チャージ電圧Ｖｃがしきい値電圧Ｖｔｈよりも低くなると、サイリスタ１１２がオフ状態になる。これにより、パワーサーミスタ１１１は有効になる。その後も、チャージ電圧Ｖｃは低下し続ける。
【００８５】
次に、電源スイッチ２４が一旦オフ状態になった後にすぐにオン状態になった場合の動作について説明する。
【００８６】
図９は、電源オフ後にすぐに電源スイッチ２４がオン状態になった場合における電源部３０の動作の一例を表すものであり、（Ａ）はチャージ電圧Ｖｃの波形を示し、（Ｂ）は容量素子１１４に流れ込むチャージ電流Ｉｃの波形を示す。なお、図９（Ａ）には、図８におけるチャージ電圧Ｖｃの波形を破線で示している。
【００８７】
タイミングｔ１において電源スイッチ２４がオフ状態になると、図８の例と同様に、チャージ電圧Ｖｃは低下し始める。そして、タイミングｔ２において、チャージ電圧Ｖｃがしきい値電圧Ｖｔｈよりも低くなると、サイリスタ１１２がオフ状態になり、パワーサーミスタ１１１は有効になる。そして、その後も、チャージ電圧Ｖｃが低下し続ける。
【００８８】
そして、この例では、タイミングｔ３において、電源スイッチ２４がオン状態になる。これにより、全波整流ダイオード１１０の端子１１０Ｄから、突入電流がパワーサーミスタ１１１を介して容量素子１１４に流れ始め、チャージ電圧Ｖｃが上昇し始める。その際、パワーサーミスタ１１１は有効であるので、突入電流は緩和される。特に、タイミングｔ２までの期間において、パワーサーミスタ１１１は無効であったので、パワーサーミスタ１１１の抵抗値は高くなっているため、突入電流は効果的に緩和される。
【００８９】
そして、タイミングｔ４において、チャージ電圧Ｖｃがバイパス制御部１１６のしきい値電圧Ｖｔｈを上回ると、サイリスタ１１２がオン状態になり、パワーサーミスタ１１１が無効になる。
【００９０】
図１０は、電源オフ後に、より短い時間で電源スイッチ２４がオン状態になった場合における電源部３０の動作の一例を表すものであり、（Ａ）はチャージ電圧Ｖｃの波形を示し、（Ｂ）は容量素子１１４に流れ込むチャージ電流Ｉｃの波形を示す。
【００９１】
タイミングｔ１において電源スイッチ２４がオフ状態になると、図９の例と同様に、チャージ電圧Ｖｃは低下し始める。そして、この例では、チャージ電圧Ｖｃがしきい値電圧Ｖｔｈに到達する前に、電源スイッチ２４がオン状態になる。そして、チャージ電圧Ｖｃが上昇し始める。この動作では、サイリスタ１１２はオン状態を維持し、パワーサーミスタ１１１は無効であり続ける。この場合には、タイミングｔ５以降において、サイリスタ１１２を介して突入電流が流れるが、チャージ電圧Ｖｃが高いので、突入電流の電流値が小さくなる。その結果、電源部３０では、突入電流を緩和することができる。
【００９２】
以上のように、電源部３０では、バイパス制御部１１６が、容量素子１１４におけるチャージ電圧Ｖｃに基づいて、電流生成部１３６からサイリスタ１１２のゲートへの制御電流Ｉの供給を制御するようにした。具体的には、バイパス制御部１１６は、チャージ電圧Ｖｃがしきい値電圧Ｖｔｈよりも低い場合には、サイリスタ１１２のゲートへ制御電流Ｉが供給されないようにした。これにより、図９に示したように、電源オフ後に、電源スイッチ２４がオン状態になった場合でも、パワーサーミスタ１１１が有効になるので、突入電流を緩和することができる。
【００９３】
（比較例）
次に、比較例と対比して、本実施の形態の作用を説明する。
【００９４】
図１１は、比較例に係る電源部３０Ｒの一構成例を表すものである。電源部３０Ｒは、本実施の形態に係る電源部３０（図３）からバイパス制御部１１６を省いたものである。
【００９５】
図１２は、電源オフ時における電源部３０Ｒの動作の一例を表すものである。本実施の形態に係る電源部３０の場合（図８）と同様に、タイミングｔ１以前では、電源部３０Ｒは通常動作を行っている。このとき、サイリスタ１１２はオン状態である。これにより、サイリスタ１１２がパワーサーミスタ１１１をバイパスするので、パワーサーミスタ１１１は無効になっている。
【００９６】
タイミングｔ１において電源スイッチ２４がオフ状態になると、チャージ電圧Ｖｃは低下し始める。
【００９７】
そして、タイミングｔ６において、チャージ電圧Ｖｃがある低い電圧Ｖｃ１まで低下したときに、例えば高電圧線ＨＬ１Ａの電圧が低くなり、電流生成部１３６が制御電流Ｉを出力できなくなる。これにより、サイリスタ１１２への制御電流Ｉの供給が停止され、サイリスタ１１２がオフ状態になり、パワーサーミスタ１１１は有効になる。
【００９８】
図１３は、電源オフ後にすぐに電源スイッチ２４がオン状態になった場合における電源部３０Ｒの動作の一例を表すものであり、（Ａ）はチャージ電圧Ｖｃの波形を示し、（Ｂ）は容量素子１１４に流れ込むチャージ電流Ｉｃの波形を示す。なお、図１３（Ａ）には、図１２におけるチャージ電圧Ｖｃの波形を破線で示している。
【００９９】
タイミングｔ１において電源スイッチ２４がオフ状態になると、図１２の例と同様に、チャージ電圧Ｖｃは低下し始める。そして、この例では、タイミングｔ７において、チャージ電圧Ｖｃが電圧Ｖｃ１に到達する前に、電源スイッチ２４がオン状態になる。これにより、全波整流ダイオード１１０の端子１１０Ｄから、突入電流がサイリスタ１１２を介して容量素子１１４に流れ始め、チャージ電圧Ｖｃが上昇し始める。すなわち、この例では、パワーサーミスタ１１１は無効であるので、突入電流は大きくなってしまう。
【０１００】
このように突入電流が大きくなる場合には、例えば、１次フィルタ１０３、全波整流ダイオード１１０、サイリスタ１１２などの回路部品が破損するおそれがある。また、この突入電流により、画像形成装置の仕様以上の電流が流れるため、商用電源８１のブレーカが遮断するなど、不測の事態が生じるおそれがある。
【０１０１】
一方、電源部３０では、バイパス制御部１１６を設け、チャージ電圧Ｖｃがしきい値電圧Ｖｔｈよりも低い場合には、サイリスタ１１２のゲートへ制御電流Ｉが供給されないようにした。これにより、電源部３０では、図９，１０に示したように、突入電流を緩和することができる。これにより、電源部３０では、回路部品が破損するおそれを低減することができるとともに、ブレーカが遮断するなどの不測の事態が生じるおそれを低減することができる。
【０１０２】
［効果］
以上のように本実施の形態では、チャージ電圧Ｖｃに基づいて、サイリスタのゲートへの制御電流の供給を制御するようにしたので、チャージ電圧Ｖｃがしきい値電圧よりも低い場合にサイリスタのゲートへ制御電流が供給されないようにすることができるので、突入電流を緩和することができる。
【０１０３】
［変形例１］
上記実施の形態では、トランジスタ１９３のベース・エミッタ間電圧Ｖｂｅ２、スイッチング制御部１４０の起動電圧Ｖｏｎ、バイパス制御部１１６のしきい値電圧Ｖｔｈが以下の関係を有するようにした。
Ｖｂｅ２  ＜  Ｖｏｎ  ＜  Ｖｔｈ
しかしながら、本技術は、このような関係に限定されるものではなく、どのような関係であってもよい。例えば、ベース・エミッタ間電圧Ｖｂｅ２、スイッチング制御部１４０の起動電圧Ｖｏｎ、バイパス制御部１１６のしきい値電圧Ｖｔｈが以下のような関係を有していてもよい。
Ｖｂｅ２  ＜  Ｖｔｈ  ＜  Ｖｏｎ
【０１０４】
［変形例２］
上記実施の形態では、サイリスタ１１２を用いてパワーサーミスタ１１１をバイパスしたが、これに限定されるものではない。これに代えて、例えば、トライアックを用いてパワーサーミスタ１１１をバイパスしてもよい。
【０１０５】
以上、実施の形態および変形例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１０６】
例えば、上記の各実施の形態における電源部の構成は、一例であり、適宜変更してもよい。
【符号の説明】
【０１０７】
１…画像形成装置、１１…ＣＰＵ、１２…ＲＯＭ、１３…ＲＡＭ、１４…通信部、１５…フィードモータ、１６…フィードモータ駆動部、１７…スペースモータ、１８…スペースモータ駆動部、１９…プリンタヘッド、２０…プリンタヘッド駆動部、２１…搬送ローラ、２２…キャリッジユニット、２３…アラーム検出部、２４…電源スイッチ、２５…降圧部、３０…電源部、９０…トランス、９１，９２…１次側巻線、９３…２次側巻線、９７…アラーム部、９８…フィードバック部、９９…容量素子、１０１…コネクタ、１０２…ヒューズ、１０３…１次フィルタ、１０４…抵抗素子、１０５…容量素子、１０６…チョークコイル、１０７〜１０９…容量素子、１１０…全波整流ダイオード、１１０Ａ〜１１０Ｄ…端子、１１１…パワーサーミスタ、１１２…サイリスタ、１１３…平滑部、１１４…容量素子、１１５…抵抗素子、１１６…バイパス制御部、１１７…ダイオード、１１８…抵抗素子、１１９…ダイオード、１２０…抵抗素子、１２１…トランジスタ、１２２…容量素子、１２３…抵抗素子、１２４…回生部、１２５…ダイオード、１２６…容量素子、１２７…抵抗素子、１３０…整流平滑部、１３１…ダイオード、１３２…容量素子、１３３…抵抗素子、１３４…ツェナーダイオード、１３５…容量素子、１３６…電流生成部、１３７…抵抗素子、１３８…ダイオード、１４０…スイッチング制御部、１４１〜１４３…抵抗素子、１４４…フォトカプラ、１４４Ａ…フォトトランジスタ、１４４Ｂ…発光ダイオード、１４５…容量素子、１４６…フォトカプラ、１４６Ａ…フォトトランジスタ、１４６Ｂ…発光ダイオード、１４７…容量素子、１４８…抵抗素子、１４９…容量素子、１５０…容量素子、１８０…電圧検出部、１８１，１８２…ツェナーダイオード、１８３，１８４…抵抗素子、１８５…トランジスタ、１９０…プルダウン設定部、１９１，１９２…抵抗素子、１９３…トランジスタ、２０１…整流部、２０２…ダイオード、２０３…容量素子、２０４…容量素子、２０５…抵抗素子、２０６…平滑部、２０７…コイル、２０８，２０９…容量素子、２１１…コネクタ、２２１…ツェナーダイオード、２２２，２２３…抵抗素子、２２４…ダイオード、２２５…抵抗素子、２３１〜２３４…抵抗素子、２３５…シャントレギュレータ、２３６…抵抗素子、２３７…容量素子、ＡＣＬ，ＡＣＮ，ＦＧ…端子、ＣＴＬ…スイッチング制御信号、ＨＬ１，ＨＬ１Ａ，ＨＬ２，ＨＬ２Ａ…高電圧線、Ｉｃ…チャージ電流、ＬＬ１，ＬＬ２…低電圧線、Ｖｂｅ，Ｖｂｅ２…ベース・エミッタ間電圧、Ｖｃ…チャージ電圧、Ｖｏｎ…起動電圧、Ｖｔｈ…しきい値電圧。
【図１】
2019201458.tif 000003
【図２】
2019201458.tif 000004
【図３】
2019201458.tif 000005
【図４Ａ】
2019201458.tif 000006
【図４Ｂ】
2019201458.tif 000007
【図５】
2019201458.tif 000008
【図６】
2019201458.tif 000009
【図７】
2019201458.tif 000010
【図８】
2019201458.tif 000011
【図９】
2019201458.tif 000012
【図１０】
2019201458.tif 000013
【図１１】
2019201458.tif 000014
【図１２】
2019201458.tif 000015
【図１３】
2019201458.tif 000016