(57)【要約】【課題】基板を接合する際のアライメントずれの影響を抑制しうる撮像装置及びその製造方法を提供する。【解決手段】第１導電型の第１の半導体層と第２導電型の第２の半導体層とを含む光電変換層を有し、光電変換層に複数の光電変換部が設けられた第１の基板と、第１の基板に接合され、複数の光電変換部が検出した情報に基づく信号を出力する読み出し回路が設けられた第２の基板と、第２の基板と、第１の半導体層及び前記第２の半導体層のうちの少なくとも一方と、を貫通するように設けられた第１の開口部によって規定される素子分離部と、を有し、複数の光電変換部の各々は、前記素子分離部によって互いに分離されている。【選択図】図１
2019201171.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層と第２導電型の第２の半導体層とを含む光電変換層を有し、前記光電変換層に複数の光電変換部が設けられた第１の基板と、
前記第１の基板に接合され、前記複数の光電変換部が検出した情報に基づく信号を出力する読み出し回路が設けられた第２の基板と、
前記第２の基板と、前記第１の半導体層及び前記第２の半導体層のうちの少なくとも一方と、を貫通するように設けられた第１の開口部によって規定される素子分離部と、を有し、
前記複数の光電変換部の各々は、前記素子分離部によって互いに分離されている
ことを特徴とする撮像装置。
【請求項２】
前記第１の開口部は、前記第１の基板と前記第２の基板との間において連続した面を形成している
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記素子分離部は、前記第１の開口部に設けられた絶縁部材を有する
ことを特徴とする請求項１又は２記載の撮像装置。
【請求項４】
前記素子分離部は、前記第１の開口部に設けられた遮光性部材を更に有する
ことを特徴とする請求項３記載の撮像装置。
【請求項５】
前記第２の基板を貫通し前記第１の半導体層に達する第２の開口部に設けられ、前記第１の半導体層に電気的に接続された第１の貫通電極と、
前記第２の基板を貫通し前記第２の半導体層に達する第３の開口部に設けられ、前記第２の半導体層に電気的に接続された第２の貫通電極と
を更に有することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記第１の貫通電極は、前記複数の光電変換部の各々の前記第１の半導体層に接続してそれぞれ設けられており、
前記第２の貫通電極は、前記複数の光電変換部に共通の前記第２の半導体層に接続されている
ことを特徴とする請求項５記載の撮像装置。
【請求項７】
前記第１の半導体層は、前記第２の半導体層よりも前記第２の基板の側に設けられている
ことを特徴とする請求項６記載の撮像装置。
【請求項８】
前記第２の基板は、前記第１の基板に対向する第１面と、前記第１面と反対の第２面と、を有し、
前記第１の貫通電極及び前記第２の貫通電極の各々は、前記第２の基板の前記第２面の側に配された配線を介して、前記読み出し回路に電気的に接続されている
ことを特徴とする請求項５乃至７のいずれか１項に記載の撮像装置。
【請求項９】
前記第２の基板は、平面視において前記複数の光電変換部の各々と重なる領域に配された複数の第２の光電変換部を更に有する
ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記複数の光電変換部を構成する半導体材料の吸収波長帯域は、前記複数の第２の光電変換部を構成する半導体材料の吸収波長帯域よりも長波長である
ことを特徴とする請求項９記載の撮像装置。
【請求項１１】
前記光電変換層は、前記第１の半導体層と前記第２の半導体層との間に設けられ、アンドープの半導体材料よりなる第３の半導体層を更に有する
ことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記光電変換層は、赤外線の波長帯域に吸収波長帯域を有する半導体材料を含む
ことを特徴とする請求項１乃至１１のいずれか１項に記載の撮像装置。
【請求項１３】
前記光電変換層は、シリコンのキャリア移動度以上のキャリア移動度を有する半導体材料により構成されている
ことを特徴とする請求項１乃至１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記光電変換層は、Ｉｎ、Ｇａ及びＡｓを含む化合物半導体材料により構成されている
ことを特徴とする請求項１乃至１３のいずれか１項に記載の撮像装置。
【請求項１５】
第１の基板の上に、第１導電型の第１の半導体層と第２導電型の第２の半導体層とを形成し、前記第１の半導体層及び前記第２の半導体層を含む光電変換層を形成する工程と、
前記光電変換層が設けられた前記第１の基板に、第２の基板を接合する工程と、
前記第２の基板の側から、少なくとも前記第２の基板と前記第２の半導体層とを貫通するように第１の開口部を形成し、前記光電変換層を複数の光電変換部に分離する工程と
を有することを特徴とする撮像装置の製造方法。
【請求項１６】
前記第２の基板及び前記第２の半導体層を貫通し、前記第１の半導体層に達する第２の開口部を形成する工程と、
前記第２の開口部に、前記第１の半導体層に電気的に接続された第１の貫通電極を形成する工程と、
前記第２の基板を貫通し、前記第２の半導体層に達する第３の開口部を形成する工程と、
前記第３の開口部に、前記第２の半導体層に電気的に接続された第２の貫通電極を形成する工程と
を更に有することを特徴とする請求項１５記載の撮像装置の製造方法。
【請求項１７】
前記第２の基板は、前記複数の光電変換部が検出した情報に基づく信号を出力する読み出し回路を有し、
前記第２の基板に、前記読み出し回路に接続された第１の配線に達する第４の開口部を形成する工程と、
前記第４の開口部に、前記第１の配線に接続された電極を形成する工程と、
前記第２の基板の上に、前記電極と前記第１の貫通電極又は前記第２の貫通電極とを接続する第２の配線を形成する工程とを更に有する
ことを特徴とする請求項１６記載の撮像装置の製造方法。
【請求項１８】
請求項１乃至１４のいずれか１項に記載の撮像装置と、
前記撮像装置から出力される信号を処理する信号処理部と
を有することを特徴とする撮像システム。
【請求項１９】
移動体であって、
請求項１乃至１４のいずれか１項に記載の撮像装置と、
前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を有することを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
防犯用の監視カメラ等に適用するための撮像装置として、近赤外領域の画像を取得しうる撮像装置への関心が高まっている。近赤外領域の画像を取得するための撮像装置においても、可視光領域の画像を取得するための撮像装置と同様、多画素化による高解像度化が求められており、センサの大型化や画素の微細化をするための技術が検討されている。
【０００３】
近赤外領域の光を吸収して電気信号として取り出すには、受光部を構成する光電変換素子を、近赤外領域の光に対して高い感度を有する光電変換材料、例えばＩｎＰやＩｎＧａＡｓ等の化合物半導体材料により構成することが好ましい。一方、光電変換素子から信号を読み出して処理するための読み出し回路は、集積化技術に蓄積のあるシリコンを用いて構成することが好ましい。そのため、近赤外領域に感度を有する典型的な撮像装置は、光電変換素子が設けられた化合物半導体基板と読み出し回路が設けられたシリコン基板とを電気的・機械的に接合することにより製造されていた。
【０００４】
非特許文献１には、化合物半導体基板とシリコン基板とを接合した後にシリコン基板を貫く貫通電極を形成することで、化合物半導体基板に設けられた光電変換素子とシリコン基板に設けられた読み出し回路とを電気的に接続する方法が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１４４２７８号公報
【非特許文献】
【０００６】
【非特許文献１】C. L. Chen et al., “Wafer-Scale 3D Integration of InGaAs Image Sensors with Si Readout Circuits”, IEEE International Conference on 3D System Integration, 2009. 3DIC 2009, pp. 1-4
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、化合物半導体基板とシリコン基板とを接合した後に貫通電極によって基板間の電気的な接続を行う方法は、基板を接合する際のアライメントずれに起因して不都合を生じることがあった。例えば、光電変換素子間を分離する素子分離部に貫通電極が接してしまい、基板間の電気的接続部におけるコンタクト抵抗が増加したり光電変換素子間の分離特性が低下したりすることがあった。画素の微細化が進展すると、アライメントずれの影響は更に顕著となる。
【０００８】
本発明の目的は、基板を接合する際のアライメントずれの影響を抑制しうる撮像装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、第１導電型の第１の半導体層と第２導電型の第２の半導体層とを含む光電変換層を有し、前記光電変換層に複数の光電変換部が設けられた第１の基板と、前記第１の基板に接合され、前記複数の光電変換部が検出した情報に基づく信号を出力する読み出し回路が設けられた第２の基板と、前記第２の基板と、前記第１の半導体層及び前記第２の半導体層のうちの少なくとも一方と、を貫通するように設けられた第１の開口部によって規定される素子分離部と、を有し、前記複数の光電変換部の各々は、前記素子分離部によって互いに分離されている撮像装置が提供される。
【００１０】
また、本発明の他の一観点によれば、第１の基板の上に、第１導電型の第１の半導体層と第２導電型の第２の半導体層とを形成し、前記第１の半導体層及び前記第２の半導体層を含む光電変換層を形成する工程と、前記光電変換層が設けられた前記第１の基板に、第２の基板を接合する工程と、前記第２の基板の側から、少なくとも前記第２の基板と前記第２の半導体層とを貫通するように第１の開口部を形成し、前記光電変換層を複数の光電変換部に分離する工程とを有する撮像装置の製造方法が提供される。
【発明の効果】
【００１１】
本発明によれば、基板を接合する際のアライメントずれの影響を抑制し、隣接画素間のクロストークのない高精細な画像を取得することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態による撮像装置の構造を示す概略断面図である。
【図２】本発明の第１実施形態による撮像装置の構造を示す平面図である。
【図３】本発明の第１実施形態による撮像装置の製造方法を示す工程断面図（その１）である。
【図４】本発明の第１実施形態による撮像装置の製造方法を示す工程断面図（その２）である。
【図５】本発明の第１実施形態による撮像装置の製造方法を示す工程断面図（その３）である。
【図６】本発明の第１実施形態による撮像装置の製造方法を示す工程断面図（その４）である。
【図７】第１参考例による撮像装置の構造及び課題を説明する図である。
【図８】第２参考例による撮像装置の構造及び課題を説明する図である。
【図９】本発明の第１実施形態による撮像装置の作用及び効果を説明する図である。
【図１０】本発明の第２実施形態による撮像装置の構造を示す概略断面図である。
【図１１】本発明の第３実施形態による撮像装置の構造を示す概略断面図である。
【図１２】本発明の第３実施形態による撮像装置の作用及び効果を説明する図である。
【図１３】本発明の実施形態の変形例による撮像装置の構造を示す平面図である。
【図１４】本発明の第４実施形態による撮像システムの概略構成を示すブロック図である。
【図１５】本発明の第５実施形態による撮像システム及び移動体の構成例を示す図である。
【発明を実施するための形態】
【００１３】
［第１実施形態］
本発明の第１実施形態による撮像装置及びその製造方法について、図１乃至図７を用いて説明する。
【００１４】
はじめに、本実施形態による撮像装置の構造について、図１及び図２を用いて説明する。図１は、本実施形態による撮像装置の構造を示す概略断面図である。図２は、本実施形態による撮像装置の構造を示す平面図である。
【００１５】
本実施形態による撮像装置３００は、図１に示すように、読み出し回路基板１００とセンサ基板２００とが接合された構造を有している。センサ基板２００は、撮像のための光センサを含む基板である。読み出し回路基板１００は、センサ基板２００の光センサで検出した情報に基づく信号（読み出し画像信号）を出力するための読み出し集積回路（ＲｏＩＣ：Readout Integrated Circuit）を含む基板である。
【００１６】
読み出し回路基板１００は、第１面１１２及び第２面１１４を有するシリコン基板１１０と、シリコン基板１１０の第１面１１２側に設けられたＣＭＯＳ回路部１２０と、シリコン基板１１０の第２面１１４側に設けられた表面保護層１４０と、を有する。第１面１１２及び第２面１１４は、シリコン基板１１０の対向する一対の表面であり、第２面１１４は第１面１１２の反対の面である。図１には、ＣＭＯＳ回路部１２０の一部の構成要素として、画素回路や周辺回路を構成するＭＯＳトランジスタのゲート電極１２２、ゲート電極１２２に電気的に接続された配線１２４、層間絶縁層１２６を示している。
【００１７】
センサ基板２００は、第１面２１２及び第２面２１４を有するＩｎＰ基板２１０と、ＩｎＰ基板２１０の第１面２１２側に設けられた光電変換層２２０と、を有する。
【００１８】
第１面２１２及び第２面２１４は、ＩｎＰ基板２１０の対向する一対の表面であり、第２面２１４は第１面２１２の反対の面である。光電変換層２２０は、第１導電型（例えばｎ型）の半導体層と第２導電型（例えばｐ型）の半導体層とを少なくとも含むｐｎ接合フォトダイオード又はｐｉｎ接合型フォトダイオードを構成する。例えば、光電変換層２２０は、ＩｎＰ基板２１０の第１面２１２上に設けられたｐ型ＩｎＰ層２２２と、ｐ型ＩｎＰ層２２２上に設けられたアンドープＩｎＧａＡｓ層２２４と、アンドープＩｎＧａＡｓ層２２４上に設けられたｎ型ＩｎＰ層２２６と、を有する。ｐ型ＩｎＰ層２２２、アンドープＩｎＧａＡｓ層２２４及びｎ型ＩｎＰ層２２６は、アンドープＩｎＧａＡｓ層２２４を赤外線の波長帯域に吸収波長帯域をもつ受光層とするｐｉｎ接合型フォトダイオードを構成する。
【００１９】
読み出し回路基板１００の基材には、読み出し集積回路を設ける観点から、ウェハプロセス技術や集積化技術に蓄積のあるシリコン基板が好適に用いられる。また、読み出し回路基板１００とは別のセンサ基板２００に光センサを搭載している主たる理由は、読み出し回路基板１００の構成材料とは光吸収特性の異なる材料の基板を用いることである。かかる観点から、センサ基板２００の基材には、シリコンとは異なる材料の基板、例えば化合物半導体基板が好適に用いられる。化合物半導体基板としては、ＩｎＰ基板、ＧａＡｓ基板等が挙げられる。なお、ＩｎＰ基板やＧａＡｓ基板上に結晶成長可能な、ＩｎＧａＡｓ，ＧａＡｓＳｂ，ＡｌＧａＩｎＡｓＰ系などの材料が持つ吸収波長帯域は、単結晶シリコンの吸収波長帯域よりも長波長側である。センサ基板２００は、サファイア基板などの別の基板上にＩｎＰ層等の化合物半導体層が設けられたものでもよい。本実施形態では、読み出し回路基板１００の基材としてシリコン基板１１０を、センサ基板２００の基材としてＩｎＰ基板２１０を用いた例を説明するが、読み出し回路基板１００及びセンサ基板２００の材料は必要に応じて適宜選択することができる。
【００２０】
読み出し回路基板１００とセンサ基板２００とは、シリコン基板１１０の第１面１１２側とＩｎＰ基板２１０の第１面２１２側とが対向するように接合されている。図１では、読み出し回路基板１００とセンサ基板２００とを接着層１３０を介して接合しているが、読み出し回路基板１００とセンサ基板２００とを接合する態様は、特に限定されるものではない。
【００２１】
読み出し回路基板１００及びセンサ基板２００には、シリコン基板１１０、層間絶縁層１２６、接着層１３０、ｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４を貫通しｐ型ＩｎＰ層２２２に達する素子分離溝（第１の開口部）１４２が設けられている。これにより、素子分離溝１４２が絶縁部材により埋め込まれてなる素子分離部１４４が設けられている。換言すると、素子分離溝１４２は素子分離部１４４を規定している。
【００２２】
素子分離部１４４は、光電変換層２２０を、各画素に対応する複数の光電変換部に分離する機能を備える。特に、本実施形態のように光電変換層２２０を構成する半導体層がシリコンのキャリア移動度以上のキャリア移動度を有する半導体材料で構成されている場合、光電変換層２２０内で発生した光キャリアが周囲に拡散すると画像のにじみの原因となる。素子分離部１４４は、光電変換層２２０内で発生した光キャリアが周囲の画素に拡散するのを防止する役割を有する。
【００２３】
また、読み出し回路基板１００及びセンサ基板２００には、シリコン基板１１０、層間絶縁層１２６、接着層１３０、ｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４を貫きｐ型ＩｎＰ層２２２に達する開口部１４６が設けられている。開口部１４６内には、その底部においてｐ型ＩｎＰ層２２２に電気的に接続された共通電極１５０が設けられている。共通電極１５０は、読み出し回路基板１００を貫通して設けられた貫通電極である。共通電極１５０は、開口部１４６の側壁部分に設けられた絶縁膜１４８により、シリコン基板１１０、ｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４から絶縁されている。共通電極１５０は、センサ基板２００に設けられた複数のフォトダイオードに共通のアノード電極である。
【００２４】
また、読み出し回路基板１００には、シリコン基板１１０、層間絶縁層１２６及び接着層１３０を貫きｎ型ＩｎＰ層２２６に達する開口部１５２が設けられている。開口部１５２内には、その底部においてｎ型ＩｎＰ層２２６に電気的に接続された貫通電極１５８が設けられている。貫通電極１５８は、開口部１５２の側壁部分に設けられた絶縁膜１５６により、シリコン基板１１０から絶縁されている。
【００２５】
また、読み出し回路基板１００には、シリコン基板１１０及び層間絶縁層１２６の一部を貫き配線１２４に達する開口部１５４が設けられている。開口部１５４内には、その底部において配線１２４に電気的に接続されたコンタクトプラグ１６０が設けられている。コンタクトプラグ１６０は、開口部１５４の側壁部分に設けられた絶縁膜１５６により、シリコン基板１１０から絶縁されている。
【００２６】
貫通電極１５８とコンタクトプラグ１６０とは、シリコン基板１１０の第２面１１４側に配された配線１６２により電気的に接続されている。また、共通電極１５０とコンタクトプラグ１６０とは、シリコン基板１１０の第２面１１４側に配された配線１６４により電気的に接続されている。
【００２７】
図２は、２行２列の行列状に配された４つの画素Ｐの配置を示す平面図である。図２には、光の入射面であるＩｎＰ基板２１０の第２面２１４側から見た各構成部分の平面的な位置関係を示している。図２のＡ−Ａ′線に沿った断面が、図１における画素部の断面図に相当する。
【００２８】
各々の画素Ｐは、例えば図１に示すように、フォトダイオードＰＤと、リセットトランジスタＭ１と、増幅トランジスタＭ２と、選択トランジスタＭ３と、を含む。フォトダイオードＰＤは、前述のように、センサ基板２００のＩｎＰ基板２１０上に配される。リセットトランジスタＭ１、増幅トランジスタＭ２及び選択トランジスタＭ３は、読み出し回路基板１００のシリコン基板１１０に設けられた活性領域１１６に配される。
【００２９】
リセットトランジスタＭ１のソースは、配線１２４を介して増幅トランジスタＭ２のゲートに電気的に接続されている。リセットトランジスタＭ１のドレイン及び増幅トランジスタＭ２のドレインは、行方向に配された電源線１８４に電気的に接続されている。増幅トランジスタＭ２のソースは、選択トランジスタＭ３のドレインに接続されている。選択トランジスタＭ３のソースは、列方向に配された出力線１８８に電気的に接続されている。リセットトランジスタＭ１のゲートは、行方向に配されたリセット線１８２に電気的に接続されている。選択トランジスタＭ３のゲートは、行方向に配されたセレクト線１８６に電気的に接続されている。
【００３０】
各々の画素ＰにおけるフォトダイオードＰＤの受光領域は、図２に示すように、平面視において環状に設けられた素子分離部１４４によって画定されている。フォトダイオードＰＤのカソードであるｎ型ＩｎＰ層２２６は、図１及び図２に示すように、素子分離部１４４を跨ぐように、貫通電極１５８、配線１６２及びコンタクトプラグ１６０を介して配線１２４に電気的に接続されている。フォトダイオードＰＤのアノードであるｐ型ＩｎＰ層２２２は、共通電極１５０を介して配線１６４に電気的に接続されている。
【００３１】
すなわち、センサ基板２００は、複数の画素ＰのフォトダイオードＰＤが行列状に配されたフォトダイオードアレイを構成している。各々のフォトダイオードＰＤの一対の電極のうちｎ型ＩｎＰ層２２６側の電極は個別電極であり、貫通電極１５８、配線１６２及びコンタクトプラグ１６０を介して配線１２４に電気的に接続されている。各々のフォトダイオードＰＤの一対の電極のうちｐ型ＩｎＰ層２２２側の電極は、複数の画素Ｐが共有する共通電極１５０に接続されている。
【００３２】
撮像装置に光が入射すると、各画素ＰのフォトダイオードＰＤは、入射光をその光量に応じた電荷に変換（光電変換）する。増幅トランジスタＭ２は、フォトダイオードＰＤのカソードが接続されたゲートを入力ノードとする増幅部を形成する。これにより増幅トランジスタＭ２は、フォトダイオードＰＤで生成された電荷に応じた信号を出力する。選択トランジスタＭ３は、セレクト線１８６から供給される制御信号に応じてオンになることで、増幅トランジスタＭ２から出力された信号を出力線１８８に出力する。リセットトランジスタＭ１は、リセット線１８２から供給される制御信号に応じてオンになることで、増幅部の入力ノードの電位をリセットする。
【００３３】
次に、本実施形態による撮像装置の製造方法について、図３乃至図６を用いて説明する。図３乃至図６は、本実施形態による撮像装置の製造方法を示す工程断面図である。図３が複数の撮像装置が形成されるウェハの全体像を示す断面図であり、図４乃至図６が１つの撮像装置の要部を示す部分断面図である。
【００３４】
まず、読み出し回路基板１００の基材として、例えば４インチのシリコン基板１１０を用意する。シリコン基板１１０は、一対の表面である第１面１１２と第２面１１４とを有する。次いで、シリコン基板１１０の第１面１１２側に、通常のＣＭＯＳプロセスによりＣＭＯＳ回路部１２０を形成する。ＣＭＯＳ回路部１２０は、画素回路や周辺回路を構成するＭＯＳトランジスタ、ＭＯＳトランジスタ間を電気的に接続する配線、層間絶縁層等を含む（図３（ａ）、図４（ａ））。図４（ａ）には、ＣＭＯＳ回路部１２０を構成する要素の一部として、ＭＯＳトランジスタのゲート電極１２２、ゲート電極１２２に電気的に接続された配線１２４、層間絶縁層１２６を示している。シリコン基板１１０には、例えば図３（ａ）示すように、アライメントマーク１２８を設けておくことが望ましい。このようにして、シリコン基板１１０にＣＭＯＳ回路部１２０が設けられてなる読み出し回路基板１００を形成する。
【００３５】
また、センサ基板２００の基材として、例えば４インチのＩｎＰ基板２１０を用意する。ＩｎＰ基板２１０は、一対の表面である第１面２１２と第２面２１４とを有する。次いで、ＩｎＰ基板２１０の第１面２１２側に、ｐ型ＩｎＰ層２２２と、アンドープＩｎＧａＡｓ層２２４と、ｎ型ＩｎＰ層２２６とをこの順番でエピタキシャル成長し、光電変換層２２０を形成する（図３（ｂ）、図４（ｂ））。アンドープＩｎＧａＡｓ層２２４のＩｎ及びＧａの組成は、ＩｎＰ基板２１０に格子整合する組成とする。このようにして、ＩｎＰ基板２１０に光電変換層２２０が設けられてなるセンサ基板２００を形成する。
【００３６】
次いで、シリコン基板１１０の第１面１１２側の面とＩｎＰ基板２１０の第１面２１２側の面とが対向するように、読み出し回路基板１００とセンサ基板２００とを接合する（図３（ｃ））。この際、センサ基板２００には素子分離部等の特段のパターンは設けられていないため、読み出し回路基板１００とセンサ基板２００との間に高い重ね合わせアライメント精度は要求されない。すなわち、読み出し回路基板１００とセンサ基板２００とを接合するプロセスが素子の微細化に影響を与えることはない。
【００３７】
読み出し回路基板１００とセンサ基板２００とを接合する方法は、特に限定されるものではないが、例えば、接着剤を用いた接着剤接合、酸化膜表面を介したプラズマ活性化接合、薄い金属層を介した拡散接合などを好適に用いることができる。ここでは図４（ｃ）に示すように、読み出し回路基板１００とセンサ基板２００とを、接着層１３０を介して接合するものとする。
【００３８】
次いで、読み出し回路基板１００とセンサ基板２００とが接合された状態でシリコン基板１１０を第２面１１４側からバックグラインド装置を用いて研磨し、シリコン基板１１０を厚さ１０μｍ程度まで薄くする（図３（ｄ）、図４（ｃ））。その後、シリコン基板１１０の第２面１１４をＣＭＰ法により研磨し、バックグラインド装置による切削キズを除去する。シリコン基板１１０の研磨後、第２面１１４側にはアライメントマーク１２８が露出する。
【００３９】
なお、シリコン基板１１０として、深さ方向にエッチング特性が異なる基板を用いることで、ウェハ厚さの面内均一性を向上することも可能である。例えば、フッ化水素酸、硝酸、酢酸の混合液からなるエッチング液は、ｐ型シリコンとｎ型シリコンとでエッチング速度が大きく異なる。したがって、ｐ型シリコンとｎ型シリコンとの間のエッチング選択比の違いを利用することにより、面内均一性の高いウェハ厚さを実現することができる。或いは、シリコン基板１１０の代わりにＳＯＩ基板を用いることも可能である。例えば、ＳＯＩ基板を用いドライエッチングプロセスでウェハを薄くする場合、シリコンに対する酸化シリコンのエッチング選択比は１０程度と大きい。したがって、ＳＯＩ層をエッチングストップ層として利用することにより、面内均一性の高いウェハ厚さを実現することできる。
【００４０】
次いで、薄くしたシリコン基板１１０の第２面１１４の上に、例えばＣＶＤ法により酸化シリコン膜や窒化シリコン膜等の絶縁膜を堆積し、この絶縁膜よりなる表面保護層１４０を形成する。
【００４１】
次いで、素子分離部１４４の形成領域に開口部を有するフォトレジスト膜（図示せず）を表面保護層１４０の上に形成後、このフォトレジスト膜をマスクとして読み出し回路基板１００及びセンサ基板２００をドライエッチングする。これにより、表面保護層１４０、シリコン基板１１０、層間絶縁層１２６、接着層１３０、ｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４を貫通しｐ型ＩｎＰ層２２２に達する素子分離溝１４２を形成する（図４（ｄ））。
【００４２】
なお、本工程及び以後の工程におけるフォトリソリソグラフィでは、シリコン基板１１０の第２面１１４側に露出したアライメントマーク１２８を用いて位置合わせを行うことができる。これにより、ＣＭＯＳ回路部１２０に設けた配線１２４等に対して高い位置合わせ精度を確保することができる。
【００４３】
次いで、例えばプラズマＣＶＤ法により酸化シリコン膜や窒化シリコン膜等の絶縁膜を堆積して素子分離溝１４２を埋め込んだ後、表面保護層１４０の上の絶縁膜をＣＭＰ法により除去する。こうして、素子分離溝１４２に絶縁膜が埋め込まれてなる素子分離部１４４を形成する（図５（ａ））。これにより、各画素ＰのフォトダイオードＰＤを構成するｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４が、素子分離部１４４によって画素Ｐ毎に分離される。
【００４４】
なお、素子分離部１４４の少なくとも素子分離溝１４２の壁面に接する部分は、絶縁部材により構成することが望ましい。このように構成することで、光電変換層２２０のエッチング壁面で発生するリーク電流を抑制することができる。特に、水素を含有する絶縁部材により素子分離部１４４を構成すれば、エッチングプロセスで荒れた表面の未結合手（ダングリングボンド）を水素で終端することができ、リーク電流を更に低減することができる。
【００４５】
このように本実施形態では、読み出し回路基板１００とセンサ基板２００とを接合した後に形成する素子分離部１４４によって各画素ＰのフォトダイオードＰＤを分離することが可能である。したがって、読み出し回路基板１００とセンサ基板２００とを接合する際における重ね合わせ精度を高くする必要はない。
【００４６】
次いで、共通電極１５０の形成領域に開口部を有するフォトレジスト膜（図示せず）を表面保護層１４０の上に形成後、このフォトレジスト膜をマスクとして読み出し回路基板１００及びセンサ基板２００をドライエッチングする。これにより、表面保護層１４０、シリコン基板１１０、層間絶縁層１２６、接着層１３０、ｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４を貫きｐ型ＩｎＰ層２２２に達する開口部１４６を形成する。
【００４７】
次いで、例えばＣＶＤ法により酸化シリコン膜や窒化シリコン膜等の絶縁膜１４８を堆積した後、この絶縁膜１４８をエッチバックする。これにより、開口部１４６の側壁部に絶縁膜１４８を残しつつ、開口部１４６の底部の絶縁膜１４８を除去する（図５（ｂ））。
【００４８】
次いで、スパッタ法やめっき法等により、アルミニウム、チタン、銅などで構成される金属膜を形成後、フォトリソグラフィ及びドライエッチングにより、この金属膜をパターニングする。これにより、開口部１４６内に設けられ、開口部１４６の底部においてｐ型ＩｎＰ層２２２に電気的に接続された共通電極１５０を形成する（図５（ｃ））。
【００４９】
次いで、貫通電極１５８及びコンタクトプラグ１６０の形成領域に開口部を有するフォトレジスト膜（図示せず）を表面保護層１４０の上に形成後、このフォトレジスト膜をマスクとして読み出し回路基板１００をドライエッチングする。これにより、表面保護層１４０、シリコン基板１１０、層間絶縁層１２６及び接着層１３０を貫きｎ型ＩｎＰ層２２６に達する開口部１５２を形成する。また、表面保護層１４０、シリコン基板１１０及び層間絶縁層１２６の一部を貫き配線１２４に達する開口部１５４を形成する。
【００５０】
次いで、例えばＣＶＤ法により酸化シリコン膜や窒化シリコン膜等の絶縁膜１５６を堆積した後、この絶縁膜１５６をエッチバックする。これにより、開口部１５２，１５４の側壁部に絶縁膜１５６を残しつつ、開口部１５２，１５４の底部の絶縁膜１５６を除去する（図６（ａ））。
【００５１】
次いで、スパッタ法やめっき法等により、アルミニウム、チタン、銅などで構成される金属膜を形成後、ＣＭＰ法によりこの金属膜を研磨し、表面保護層１４０上の金属膜を除去する。これにより、開口部１５２内に設けられ、開口部１５２の底部においてｎ型ＩｎＰ層２２６に電気的に接続された貫通電極１５８を形成する。また、開口部１５４内に設けられ、開口部１５４の底部において配線１２４に電気的に接続されたコンタクトプラグ１６０を形成する（図６（ｂ））。
【００５２】
次いで、スパッタ法やめっき法等により、アルミニウム、チタン、銅などで構成される金属膜を形成後、フォトリソグラフィ及びドライエッチングにより、この金属膜をパターニングする。これにより、貫通電極１５８とコンタクトプラグ１６０とを電気的に接続する配線１６２や、共通電極１５０とコンタクトプラグ１６０とを電気的に接続する配線１６４等を含む配線層を形成する（図３（ｅ）、図６（ｃ））。
【００５３】
次いで、必要に応じてメタル配線の腐食防止のための保護層を形成した後、読み出し回路基板１００とセンサ基板２００とを接合した基板をチップサイズにダイシングし、図１に示す第１実施形態による撮像装置３００を完成する（図３（ｆ））。
【００５４】
次に、本実施形態による撮像装置及びその製造方法により奏される特有の効果について、図７乃至図９を用いて説明する。図７は、第１参考例による撮像装置の構造及び課題を説明する図である。図８は、第２参考例による撮像装置の構造及び課題を説明する図である。図９は、本実施形態による撮像装置の作用及び効果を説明する図である。
【００５５】
読み出し回路基板１００とセンサ基板２００とを電気的に接続する方法として、はんだボールやはんだめっきバンプを用いる方法がある。図７は、読み出し回路基板１００とセンサ基板２００とをバンプ電極１７２を介して接続した第１参考例による撮像装置における接続部の構造を示す概略断面図である。
【００５６】
第１参考例による撮像装置において、読み出し回路基板１００とセンサ基板２００とは、例えば図７に示すように、読み出し回路基板１００のパッド電極１７０上に配されたバンプ電極１７２を介して電気的に接続されている。センサ基板２００の裏面側から入射した光（図において矢印で示す）は、素子分離部２２８により画定された各画素のフォトダイオードＰＤの受光層で吸収され、光電変換によってキャリアを生成する。この際、入射光の一部はフォトダイオードＰＤで吸収されずにセンサ基板２００を透過する。この透過光がバンプ電極１７２やパッド電極１７０などの金属部材によって反射されて隣接する画素領域に再入射すると、画像ににじみが生じ、画質が劣化する原因となる。
【００５７】
第１参考例による撮像装置では、アレイ化されたフォトダイオードＰＤのピッチを小さくするほど、上述した入射光の再入射による解像度の劣化は顕著となる。そのため、センサ部を一定の大きさに維持しようとすると画素数を増やすことができず、高画質化が困難であった。また、画素数を増やすためにはチップサイズを大きくする必要があり、小型化の要求に逆行するうえコストの増加を避けられなかった。
【００５８】
また、読み出し回路基板１００の基材であるシリコンとセンサ基板２００の基材であるＩｎＰ等の化合物半導体とは線膨張係数が大きく異なるため、熱が加わるプロセスを経ることでチップの反りや変形による歪みが発生する。チップの歪みはチップサイズが大きくなるほどに顕著になるため、センサの大型化には限界がある。また、画素の微細化のためにはバンプ電極１７２の微細化も不可欠であるが、微細化に伴いバンプ電極１７２の高さも低くせざるを得ない。バンプ電極１７２の高さが低くなるとチップの反りや変形による歪みの影響をより大きく受けるため、基板間の接続の不良に伴う画素欠陥が増加する。
【００５９】
読み出し回路基板１００とセンサ基板２００とを電気的に接続する他の方法として、貫通電極を用いる方法がある。図８は、読み出し回路基板１００とセンサ基板２００とを貫通電極１５８を介して接続した第２参考例による撮像装置における接続部の構造を示す概略断面図である。
【００６０】
第２参考例による撮像装置では、各画素ＰのフォトダイオードＰＤを分離するための素子分離部２２８や共通電極２３０をセンサ基板２００に形成した後、読み出し回路基板１００とセンサ基板２００とを接合する。その後、読み出し回路基板１００を貫通する貫通電極１５８やコンタクトプラグ１６０などを形成することで、読み出し回路基板１００とセンサ基板２００とを電気的に接続する。読み出し回路基板１００とセンサ基板２００とを接合した後に読み出し回路基板１００を研磨して薄くすることにより、読み出し回路基板１００とセンサ基板２００との間の線膨張係数の違いに起因する歪みの発生を緩和することができる。
【００６１】
ただし、第２参考例による撮像装置において、読み出し回路基板１００とセンサ基板２００とを確実に接続するためには、読み出し回路基板１００とセンサ基板２００とを接合する際の重ね合わせアライメント精度が重要である。ウェハ接合時における重ね合わせアライメント精度は、接合装置の光学顕微鏡の倍率やステージ移動精度、ウェハの反りや変形に影響を受ける。また、ウェハ接合に用いる接着剤により、大きな滑りが発生することがある。更には、ウェハ接合プロセスの熱履歴にも影響を受け、読み出し回路基板１００とセンサ基板２００との線膨張係数の違いが大きい場合、無視できない大きさの重ね合わせアライメントずれが発生することがある。
【００６２】
読み出し回路基板１００とセンサ基板２００との間に大きな重ね合わせアライメントずれが発生すると、素子分離部２２８と貫通電極１５８とが接触してしまい、画素Ｐ間の分離特性が低下する原因となる。また、貫通電極１５８とフォトダイオードＰＤとの接続部や貫通電極１５８と共通電極２３０との接続部におけるコンタクト不良の原因ともなる。
【００６３】
また、第１参考例の場合と同様、センサ基板２００を透過した光が隣接する画素に再入射する課題も生じうる。
【００６４】
この点、本実施形態による撮像装置においては、図９に示すように、画素間を分離する素子分離部１４４が、読み出し回路基板１００、ｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４を貫き、ｐ型ＩｎＰ層２２２に達するように設けられている。換言すると、フォトダイオードＰＤを構成するｎ型ＩｎＰ層２２６及びアンドープＩｎＧａＡｓ層２２４は、画素Ｐ毎に素子分離部１４４で囲まれている。したがって、フォトダイオードＰＤで吸収されずにセンサ基板２００を透過した光の大半は、画素Ｐ内で反射されることなく素子外へと放出される。
【００６５】
特に、本実施形態による撮像装置では、読み出し回路基板１００側から形成した貫通溝によって素子分離部１４４が規定されており、素子分離部１４４の壁面は読み出し回路基板１００からセンサ基板２００に至る連続した面を形成している。すなわち、読み出し回路基板１００とセンサ基板２００との間において素子分離部１４４の壁面に段差やずれは生じていないため、センサ基板２００を透過した光が素子分離部１４４で反射される割合を最小限にすることができる。
【００６６】
したがって、本実施形態の撮像装置によれば、隣接する画素への反射光などによるクロストークを抑制することができる。また、にじみの原因となる光電流の複数のフォトダイオードＰＤに渡る流れ込みは防止され、にじみが防止される。この結果、高い解像度の画像を得ることができる。画素Ｐ内には入射光を反射する可能性のある貫通電極１５８も含まれるが、貫通電極１５８を構成するためのコンタクト穴径を微細化することは容易であるため、貫通電極１５８による反射光に起因するクロストークは十分に小さくすることができる。
【００６７】
また、素子分離部１４４、共通電極１５０、貫通電極１５８及びコンタクトプラグ１６０は、読み出し回路基板１００とセンサ基板２００とを接合した後に形成するため、これらの位置関係がウェハ間の重ね合わせアライメント精度に影響を受けることはない。つまり、読み出し回路基板１００とセンサ基板２００とを接合する際に、高い重ね合わせアライメント精度は不要である。また、読み出し回路基板１００とセンサ基板２００とを接合した後に読み出し回路基板１００を薄くすることで、読み出し回路基板１００とセンサ基板２００との間の線膨張係数の違いに起因する歪みの発生を緩和することができる。
【００６８】
このように、本実施形態によれば、解像度の高い高精細な画像を取得できるとともに、ウェハ間の電気的接続部におけるコンタクト不良の発生を抑制することができる。
【００６９】
［第２実施形態］
本発明の第２実施形態による撮像装置及びその製造方法について、図１０を用いて説明する。第１実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１０は、本実施形態による撮像装置の構造を示す概略断面図である。
【００７０】
本実施形態による撮像装置３００は、素子分離部１４４が遮光壁としての機能を兼ねるほかは、第１実施形態による撮像装置と同様である。すなわち、本実施形態による撮像装置３００の素子分離部１４４は、図１０に示すように、絶縁材料よりなる絶縁部１６６と、絶縁部１６６内に埋め込まれた遮光性部材よりなる遮光壁１６８とを有する。素子分離部１４４が遮光壁１６８を有することにより、隣接する画素Ｐへの透過光の漏れを更に軽減し、クロストークを抑制することができる。また、遮光壁１６８を有する素子分離部１４４を設けることで画素領域以外の領域のシリコン基板１１０に形成されたＭＯＳトランジスタへの光入射が軽減され、ＭＯＳトランジスタの誤動作を抑制することができる。これにより、レイアウト設計の自由度を向上することができる。
【００７１】
遮光壁１６８を有する素子分離部１４４は、図４（ｄ）の工程で素子分離溝１４２を形成した後、酸化シリコンや窒化シリコン等の絶縁膜と、チタン、銅、タングステン等の金属膜とを堆積し、表面の金属膜をＣＭＰ法により除去することにより形成できる。
【００７２】
このように、本実施形態によれば、隣接する画素間のクロストークを効果的に抑制し、より解像度の高い高精細な画像を取得することができる。
【００７３】
［第３実施形態］
本発明の第３実施形態による撮像装置及びその製造方法について、図１１及び図１２を用いて説明する。第１及び第２実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図１１は、本実施形態による撮像装置の構造を示す概略断面図である。図１２は、本実施形態による撮像装置の作用及び効果を説明する図である。
【００７４】
本実施形態による撮像装置３００は、図１１に示すように、可視光領域に感度を有するフォトダイオードＰＤＳとカラーフィルタ層１９０とを有するほかは、第２実施形態による撮像装置と同様である。フォトダイオードＰＤＳは、フォトダイオードＰＤが設けられた領域と平面視において重なる領域のシリコン基板１１０内に配されている。また、カラーフィルタ層１９０は、フォトダイオードＰＤが設けられた領域と平面視において重なる領域の、シリコン基板１１０の第２面１１４側に配されている。
【００７５】
本実施形態による撮像装置において、撮像装置３００への入射光は、図１２に示すように、シリコン基板１１０の第２面１１４側から照射される。シリコン基板１１０の第２面１１４側から入射した光は、シリコン基板１１０に設けられたフォトダイオードＰＤＳで吸収され、光電流を生じる。シリコンは可視光領域に高い光吸収係数を持つが、赤外線領域の光吸収係数が小さいため、多くの赤外線はシリコン基板１１０を透過し、センサ基板２００に入射する。センサ基板２００に入射した光は、フォトダイオードＰＤで吸収され、光電流を生じる。シリコン基板１１０の第２面１１４側にカラーフィルタ層１９０を配置することで、カラー画像となる電気信号を取得することができる。
【００７６】
本実施形態による撮像装置は、赤外線領域に感度を有するフォトダイオードＰＤに加え、可視光領域に感度を有するフォトダイオードＰＤＳを備えている。したがって、本実施形態の撮像装置によれば、可視光領域から赤外線領域までの情報を同時に取得することができる。また、フォトダイオードＰＤとフォトダイオードＰＤＳとが積層された構造であるため、撮像装置の小型化と多画素化に寄与することができる。また、シリコン基板１１０の厚さを適宜調整することで可視光領域の光をカットし、センサ基板２００には赤外線領域の光だけが入射する状態を実現することも可能である。
【００７７】
フォトダイオードＰＤＳは、ｐ型シリコンとｎ型シリコンとのｐｎ接合で構成されるフォトダイオードであり、シリコン基板１１０の第１面１１２側からイオン注入法などにより不純物を添加することにより形成することができる。
【００７８】
なお、図１１及び図１２には、第２実施形態の撮像装置にフォトダイオードＰＤＳとカラーフィルタ層１９０とを追加する構成を示したが、第１実施形態の撮像装置にフォトダイオードＰＤＳとカラーフィルタ層１９０とを追加する構成としてもよい。
【００７９】
このように、本実施形態によれば、隣接する画素間のクロストークを効果的に抑制し、より解像度の高い高精細な画像を取得することができる。また、第１及び第２実施形態の場合と比較してより広い波長域の情報を含む画像を取得することができる。
【００８０】
［第４実施形態］
本発明の第４実施形態による撮像システムについて、図１４を用いて説明する。図１４は、本実施形態による撮像システムの概略構成を示すブロック図である。
【００８１】
上記第１乃至第３実施形態で述べた撮像装置３００は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【００８２】
図１４に例示した撮像システム４００は、撮像装置４０１、被写体の光学像を撮像装置４０１に結像させるレンズ４０２、レンズ４０２を通過する光量を可変にするための絞り４０４、レンズ４０２の保護のためのバリア４０６を有する。レンズ４０２及び絞り４０４は、撮像装置４０１に光を集光する光学系である。撮像装置４０１は、第１乃至第３実施形態のいずれかで説明した撮像装置３００であって、レンズ４０２により結像された光学像を画像データに変換する。
【００８３】
撮像システム４００は、また、撮像装置４０１より出力される出力信号の処理を行う信号処理部４０８を有する。信号処理部４０８は、撮像装置４０１が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部４０８はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部４０８の一部であるＡＤ変換部は、撮像装置４０１が設けられた半導体基板に形成されていてもよいし、撮像装置４０１とは別の半導体基板に形成されていてもよい。また、撮像装置４０１と信号処理部４０８とが同一の半導体基板に形成されていてもよい。
【００８４】
撮像システム４００は、さらに、画像データを一時的に記憶するためのメモリ部４１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）４１２を有する。さらに撮像システム４００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体４１４、記録媒体４１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）４１６を有する。なお、記録媒体４１４は、撮像システム４００に内蔵されていてもよく、着脱可能であってもよい。
【００８５】
さらに撮像システム４００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部４１８、撮像装置４０１と信号処理部４０８に各種タイミング信号を出力するタイミング発生部４２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム４００は少なくとも撮像装置４０１と、撮像装置４０１から出力された出力信号を処理する信号処理部４０８とを有すればよい。
【００８６】
撮像装置４０１は、撮像信号を信号処理部４０８に出力する。信号処理部４０８は、撮像装置４０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部４０８は、撮像信号を用いて、画像を生成する。
【００８７】
このように、本実施形態によれば、第１乃至第３実施形態による撮像装置３００を適用した撮像システムを実現することができる。
【００８８】
［第５実施形態］
本発明の第５実施形態による撮像システム及び移動体について、図１５を用いて説明する。図１５は、本実施形態による撮像システム及び移動体の構成を示す図である。
【００８９】
図１５（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム５００は、撮像装置５１０を有する。撮像装置５１０は、上記第１乃至第３実施形態のいずれかに記載の撮像装置３００である。撮像システム５００は、撮像装置５１０により取得された複数の画像データに対し、画像処理を行う画像処理部５１２と、撮像システム５００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部５１４を有する。また、撮像システム５００は、算出された視差に基づいて対象物までの距離を算出する距離取得部５１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部５１８と、を有する。ここで、視差取得部５１４や距離取得部５１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部５１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【００９０】
撮像システム５００は車両情報取得装置５２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム５００は、衝突判定部５１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ５３０が接続されている。また、撮像システム５００は、衝突判定部５１８での判定結果に基づいて、ドライバーへ警報を発する警報装置５４０とも接続されている。例えば、衝突判定部５１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ５３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置５４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【００９１】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム５００で撮像する。図１５（ｂ）に、車両前方（撮像範囲５５０）を撮像する場合の撮像システムを示した。車両情報取得装置５２０が、撮像システム５００ないしは撮像装置５１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【００９２】
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【００９３】
［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
【００９４】
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【００９５】
例えば、上記第１乃至第３実施形態では、シリコン基板１１０の第１面１１２側にセンサ基板２００を接合したが、シリコン基板１１０の第２面１１４側にセンサ基板２００を接合するようにしてもよい。この場合においても、読み出し回路基板１００を貫通し複数の光電変換部を分離する素子分離部１４４を設けることで、上記実施形態と同様の効果を得ることができる。
【００９６】
また、上記第１乃至第３実施形態では、ｐ型ＩｎＰ層２２２に接続される電極（共通電極１５０）を複数の画素で共用しているが、ｐ型ＩｎＰ層２２２に接続される電極を各々の画素に設けるようにしてもよい。
【００９７】
また、上記第１乃至第３実施形態では、例えば図２に示すように、素子分離部１４４の外側に画素内読み出し回路を配置しているが、素子分離部１４４の内側に画素内読み出し回路を配置するようにしてもよい。
【００９８】
図１３は、素子分離部１４４の内側に画素内読み出し回路を配置した場合の構成例である。素子分離部１４４の内側に画素内読み出し回路を配置した場合、画素内読み出し回路とリセット線１８２、電源線１８４、セレクト線１８６及び出力線１８８とを接続する配線は、ＣＭＯＳ回路部１２０に配置した配線層１２４等により形成することはできない。この場合、画素内読み出し回路とリセット線１８２、電源線１８４、セレクト線１８６及び出力線１８８とを接続する配線は、画素内読み出し回路とフォトダイオードＰＤとの接続と同様、コンタクトプラグ１６０及び配線１７４を介して行うことができる。配線１７４は、配線１６２，１６４と同様、シリコン基板１１０の第２面１１４側に設けられる配線である。なお、図１３では接続関係を明確にする観点からコンタクトプラグ１６０及び配線１７４を最上層に描いているが、光の入射面であるＩｎＰ基板２１０の第２面２１４側から見た場合の実際の位置関係においては、最下層に配置されることになる。
【００９９】
また、上記第４及び第５実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図１４及び図１５に示した構成に限定されるものではない。
【０１００】
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１０１】
１００…読み出し回路基板
１１０…シリコン基板
１２０…ＣＭＯＳ回路部
１４２…素子分離溝
１４４…素子分離部
１４６，１５２，１５４…開口部
１５０…共通電極
１５８…貫通電極
１６０…コンタクトプラグ
１２４，１６２，１６４…配線
２００…センサ基板
２１０…ＩｎＰ基板
２２０…光電変換層
２２２…ｐ型ＩｎＰ層
２２４…アンドープＩｎＧａＡｓ層
２２６…ｎ型ＩｎＰ層
【図１】
2019201171.tif 000003
【図２】
2019201171.tif 000004
【図３】
2019201171.tif 000005
【図４】
2019201171.tif 000006
【図５】
2019201171.tif 000007
【図６】
2019201171.tif 000008
【図７】
2019201171.tif 000009
【図８】
2019201171.tif 000010
【図９】
2019201171.tif 000011
【図１０】
2019201171.tif 000012
【図１１】
2019201171.tif 000013
【図１２】
2019201171.tif 000014
【図１３】
2019201171.tif 000015
【図１４】
2019201171.tif 000016
【図１５】
2019201171.tif 000017