(57)【要約】【課題】スイッチング素子のスイッチングによる伝導ノイズを抑えて効率よく放熱することが可能な電子回路装置を提供する。【解決手段】電子回路装置は、一面に複数の導体パターンを形成してある配線基板上に２つのスイッチング素子が実装されており、各スイッチング素子は、対向する第１面及び第２面を有する外装ケースに封入されて、第１面及び第２面夫々に両端の第１電極端子及び第２電極端子が各別に露出しており、２つのスイッチング素子の一方は第１面を、他方は第２面を、夫々上記一面に対向させて配線基板上に搭載されており、一方のスイッチング素子の第１電極端子及び他方のスイッチング素子の第２電極端子夫々は、相異なる導体パターンに各別に接続されており、一方のスイッチング素子の第２電極端子及び他方のスイッチング素子の第１電極端子を接続する導電性の接続部材を備える。【選択図】図１
2019201187.tif 000002
【特許請求の範囲】
【請求項１】
一面に複数の導体パターンを形成してある配線基板上に２つのスイッチング素子が実装された電子回路装置であって、
前記スイッチング素子は、対向する第１面及び第２面を有する外装ケースに封入されて、前記第１面及び第２面夫々に両端の第１電極端子及び第２電極端子が各別に露出しており、
前記２つのスイッチング素子の一方は前記第１面を、他方は前記第２面を、夫々前記一面に対向させて前記配線基板上に搭載されており、
前記一方のスイッチング素子の第１電極端子及び前記他方のスイッチング素子の第２電極端子夫々は、相異なる前記導体パターンに各別に接続されており、
前記一方のスイッチング素子の第２電極端子及び前記他方のスイッチング素子の第１電極端子を接続する導電性の接続部材を備える電子回路装置。
【請求項２】
前記外装ケースは、前記第１面及び前記第２面の夫々が平面をなし、
前記第１電極端子及び前記第２電極端子夫々は、前記第１面及び前記第２面に沿って平面状に露出している
請求項１に記載の電子回路装置。
【請求項３】
前記第１電極端子及び前記第２電極端子夫々は、前記第１面及び前記第２面の一部に露出しており、
前記スイッチング素子の制御電極端子は、少なくとも前記第１面に露出している
請求項１又は請求項２に記載の電子回路装置。
【請求項４】
前記接続部材はバスバーである請求項１から請求項３の何れか１項に記載の電子回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上に電子部品が実装された電子回路装置に関する。
【背景技術】
【０００２】
直流電圧を昇降圧するＤＣ−ＤＣコンバータ（以下、単にコンバータと言う）が車載機器や産業用機器の電源として広く用いられている。コンバータが有するインダクタに流れる電流をスイッチングするスイッチング素子は、他の電子部品と比較して発熱量が大きいため、これを効率よく放熱する必要がある。
【０００３】
一方では、電源の小型化の要請があり、大きさが小さいインダクタ、キャパシタ等の電子部品を用いるために、コンバータのスイッチング周波数が引き上げられる傾向にある。この場合、スイッチング周波数が高いほどスイッチング素子のスイッチング損失が増大し、スイッチング素子の端子から、該端子が接続される導体を経て放熱部材に至るまでの伝熱促進がより重要となる。
【０００４】
通常、電力用のスイッチング素子において、ＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）ではドレイン端子の表面積が最も大きく、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）ではコレクタ端子の表面積が最も大きいことが一般的である。これらのスイッチング素子で発生した熱は、ドレイン端子又はコレクタ端子から、比較的表面積が大きい導体を経て放熱部材又は大気中に放熱されるように設計される。
【０００５】
例えば、特許文献１には、ＦＥＴに接続されたバスバーを効率よく冷却する放熱部材を備える回路構成体が記載されている。この回路構成体は、複数のバスバーの一面に接着された回路基板の貫通孔にＦＥＴを挿通させて、ＦＥＴのドレイン端子及びソース端子の夫々を相異なるバスバーの一面にはんだ付けし、各バスバーの他面を放熱部材の表面に接着剤で貼り付けたものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１６４０４０号広報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示された技術によれば、スイッチングに伴って電位が高低に変化する電極がドレインの場合、ドレイン端子に接続されるバスバーの表面積をスイッチング素子の放熱のために大きくせざるを得ず、バスバー及び放熱部材間の浮遊容量によって放熱部材に伝導するノイズが大きくなるという問題があった。
【０００８】
本発明は、斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチング素子のスイッチングによる伝導ノイズを抑えて効率よく放熱することが可能な電子回路装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る電子回路装置は、一面に複数の導体パターンを形成してある配線基板上に２つのスイッチング素子が実装された電子回路装置であって、前記スイッチング素子は、対向する第１面及び第２面を有する外装ケースに封入されて、前記第１面及び第２面夫々に両端の第１電極端子及び第２電極端子が各別に露出しており、前記２つのスイッチング素子の一方は前記第１面を、他方は前記第２面を、夫々前記一面に対向させて前記配線基板上に搭載されており、前記一方のスイッチング素子の第１電極端子及び前記他方のスイッチング素子の第２電極端子夫々は、相異なる前記導体パターンに各別に接続されており、前記一方のスイッチング素子の第２電極端子及び前記他方のスイッチング素子の第１電極端子を接続する導電性の接続部材を備える。
【００１０】
なお、本願は、このような特徴的な構成を備える電子回路装置として実現することができるだけでなく、電子回路装置の一部又は全部を半導体集積回路として実現したり、電子回路装置を含むシステムとして実現したりすることができる。
【発明の効果】
【００１１】
上記によれば、スイッチング素子のスイッチングによる伝導ノイズを抑えて効率よく放熱することが可能となる。
【図面の簡単な説明】
【００１２】
【図１】電源装置の構成の一例を示す回路図である。
【図２】ＦＥＴの外観を模式的に示す斜視図である。
【図３】配線基板上に実装された電源装置の構成例を模式的に示す断面図である。
【図４】電源装置の各部の波形の一例を示すタイミングチャートである。
【図５】配線基板上に実装された従来の電源装置の構成例を模式的に示す断面図である。
【発明を実施するための形態】
【００１３】
［本発明の実施形態の説明］
最初に本発明の実施態様を列記して説明する。また、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１４】
（１）本発明の一態様に係る電子回路装置は、一面に複数の導体パターンを形成してある配線基板上に２つのスイッチング素子が実装された電子回路装置であって、前記スイッチング素子は、対向する第１面及び第２面を有する外装ケースに封入されて、前記第１面及び第２面夫々に両端の第１電極端子及び第２電極端子が各別に露出しており、前記２つのスイッチング素子の一方は前記第１面を、他方は前記第２面を、夫々前記一面に対向させて前記配線基板上に搭載されており、前記一方のスイッチング素子の第１電極端子及び前記他方のスイッチング素子の第２電極端子夫々は、相異なる前記導体パターンに各別に接続されており、前記一方のスイッチング素子の第２電極端子及び前記他方のスイッチング素子の第１電極端子を接続する導電性の接続部材を備える。
【００１５】
本態様にあっては、対向する第１面及び第２面を有する外装ケースに個別に封入された２つのスイッチング素子の夫々について、第１電極端子が第１面に露出し、第２電極端子が第２面に露出している。配線基板の一面には、第１面をこの一面に対向させた一方のスイッチング素子と、第２面をこの一面に対向させた他方のスイッチング素子とが搭載されている。一方のスイッチング素子の第１面に露出する第１電極端子と、他方のスイッチング素子の第２面に露出する第２電極端子とは、配線基板の一面に形成された相異なる導体パターンに各別に接続されている。一方のスイッチング素子の第２面に露出する第２電極端子と、他方のスイッチング素子の第１面に露出する第１電極端子とは、接続部材によって電気的に接続されている。
【００１６】
このような構成により、接続部材及び該接続部材によって接続された電極端子が、スイッチング回路におけるスイッチングノードとなる場合であっても、スイッチングノードが配線基板の上記一面から好適に離隔される。また、一方のスイッチング素子で発生した熱は第１電極端子から、他方のスイッチング素子で発生した熱は第２電極端子から、夫々相異なる導体パターンを経て、場合によっては更に放熱部材を経て大気中に伝熱される。
【００１７】
（２）前記外装ケースは、前記第１面及び前記第２面の夫々が平面をなし、前記第１電極端子及び前記第２電極端子夫々は、前記第１面及び前記第２面に沿って平面状に露出していることが好ましい。
【００１８】
スイッチング素子の外装ケースにおける第１面及び第２面は、平面をなして対向しており、これら平面状の第１面及び第２面夫々に沿って第１電極端子及び第２電極端子が平面状に露出している。これにより、第１電極端子及び第２電極端子夫々と導体パターンとの密着性が向上する。
（３）前記第１電極端子及び前記第２電極端子夫々は、前記第１面及び前記第２面の一部に露出しており、前記スイッチング素子の制御電極端子は、少なくとも前記第１面に露出していることが好ましい。
【００１９】
各スイッチング素子の第１電極端子は第１面の一部に露出し、第２電極端子は第２面の一部に露出し、少なくとも第１面に制御電極端子が露出している。これにより、第１面を配線基板の一面に対向させてある一方のスイッチング素子は、制御電極端子を第３の導体パターンに容易に接続することができる。また、制御電極端子が第２面にも露出する場合は、第２面を配線基板の一面に対向させてある他方のスイッチング素子についても、制御電極端子を第４の導体パターンに容易に接続することができる。
【００２０】
（４）前記接続部材はバスバーであることが好ましい。
【００２１】
一方のスイッチング素子の第２面に露出する第２電極端子と、他方のスイッチング素子の第１面に露出する第１電極端子とをバスバーで接続することにより、例えばこれらの電極端子と、配線基板上に実装されたインダクタとの接続が容易となり、且つインダクタとの間で大電流を流すことができる。
【００２２】
［本発明の実施形態の詳細］
本発明の実施形態に係る電子回路装置を降圧型の電源装置１００に適用した場合の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。また、実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【００２３】
（実施形態）
図１は、電源装置１００の構成の一例を示す回路図である。電源装置１００は、端子Ｈにドレインが接続されたＮｃｈ型のＭＯＳＦＥＴ（スイッチング素子に相当、以下ＦＥＴと言う）１と、ＦＥＴ１のソースにドレインが接続されたＦＥＴ２と、ＦＥＴ１及び２の接続点に一端が接続されたインダクタＬ１とを備える。電源装置１００は、端子Ｈに一端が接続されたインダクタＬ１と、該インダクタＬ１の他端にドレイン及びソースが夫々接続されたＦＥＴ１及び２を備える昇圧型のコンバータであってもよい。ＦＥＴ１及び２は、バイポーラトランジスタ、ＩＧＢＴ等の他のスイッチング素子であってもよい。
【００２４】
ＦＥＴ２のソースは端子Ｇに接続されている。インダクタＬ１の他端は端子Ｌに接続されている。端子Ｈ及びＧ間にはコンデンサＣ１が接続されている。端子Ｌ及びＧ間にはコンデンサＣ２が接続されている。電源装置１００は、ＦＥＴ１及び２夫々のゲートに接続された制御部３を更に備える。制御部３はＦＥＴ１及び２のオン／オフを制御することによって、端子Ｈ及びＧ間に入力された電圧を降圧して端子Ｌ及びＧ間から出力する。
【００２５】
図２は、ＦＥＴ１の外観を模式的に示す斜視図である。ＦＥＴ２の外観についても図２に示すものと同様である。ＦＥＴ１は、対向する第１面１０ａ及び第２面１０ｂを有する矩形平板状の外装ケース１０に封入されている。図２Ａは第１面１０ａ側からＦＥＴ１を見た斜視図であり、図２Ｂは第２面１０ｂ側からＦＥＴ１を見た斜視図である。
【００２６】
第１面１０ａの一部には、該第１面１０ａに沿って矩形状のドレイン電極端子（第１電極端子に相当）１１が平面状に露出している。ドレイン電極端子１１は、露出面の一辺が第１面１０ａの短辺の一方と略重なってが、これに限定されるものではなく、例えば露出面の全体が第１面１０ａの中央部にあってもよい。
【００２７】
第２面１０ｂの中央部には、該第２面１０ｂに沿って矩形状のソース電極端子（第２電極端子に相当）１２が平面状に露出している。ソース電極端子１２の周縁部は、第２面１０ｂの周縁部から略等距離だけ離隔している。このような構成により、ＦＥＴ１及び２で発生した熱は、ドレイン電極端子１１及び／又はソース電極端子１２から放熱される。
【００２８】
第１面１０ａの前記一部とは異なる他の一部には、他のソース電極端子１２１，１２２，１２３及びゲート電極端子１３が露出している。他のソース電極端子１２１，１２２，１２３及びゲート電極端子１３は、第１面１０ａの短辺の他方と交差する方向に第１面１０ａに沿って略等間隔で突出している。他のソース電極端子１２１，１２２，１２３は、外装ケース１０の内部でソース電極端子１２と接続されている。但し、本実施形態では他のソース電極端子１２１，１２２，１２３を用いない。
【００２９】
図３は、配線基板５上に実装された電源装置１００の構成例を模式的に示す断面図である。配線基板５は、いわゆるプリント基板（ＰＷＢ＝Ｐｒｉｎｔｅｄ  Ｗｉｒｉｎｇ  Ｂｏａｒｄ）であって、基材５０の一面に導体パターン５１ａ、５２ａ、５３、５４及び５５が形成されており、他面に導体パターン５１ｂ及び５２ｂが形成されている。配線基板５の他面は、絶縁シート６を介して銅、アルミニウム等の良導性の放熱部材７と熱的に接続されている。ＦＥＴ１は、第１面１０ａを上記一面に対向させて配線基板５上に搭載されている。ＦＥＴ２は、第２面１０ｂを上記一面に対向させて配線基板５上に搭載されている。
【００３０】
ＦＥＴ１のドレイン電極端子１１は、導体パターン５１ａに接続されている。ＦＥＴ１のソース電極端子１２は、バスバー４に接続されている。バスバー４は電線等を用いた導電性の接続部材であってもよい。ＦＥＴ１のゲート電極端子１３は、導体パターン５３に接続されている。ＦＥＴ２のドレイン電極端子１１は、バスバー４に接続されている。ＦＥＴ２のソース電極端子１２は、導体パターン５２ａに接続されている。ＦＥＴ２のゲート電極端子１３は、ジャンパ部材５４１を介して導体パターン５４に接続されている。なお、ゲート電極端子１３が第２面１０ｂにも露出している場合は、ジャンパ部材５４１を省くことができる。
【００３１】
バスバー４の一方の端部は、平角線を巻回して形成したインダクタＬ１の一端とビス４１及びナット４２を用いて締結されている。バスバー４の一方の端部及びインダクタＬ１の一端を、例えばハンダ付けによって接続してもよい。インダクタＬ１の他端は、導体パターン５５に接続されている。バスバー４の一方の端部及び配線基板５の離隔距離が、インダクタＬ１の軸方向の高さと略一致しない場合は、バスバー４の一方の端部と、インダクタＬ１の一端との間に導電性のスペーサを介装させてもよい。
【００３２】
導体パターン５１ａと導体パターン５１ｂとの間には、スルーホール（即ち貫通ビアホール）５１１，５１２，５１３が形成されている。これにより、ＦＥＴ１のドレイン電極端子１１から放熱部材７への伝熱が促進される。導体パターン５２ａと導体パターン５２ｂとの間には、スルーホール５２１，５２２，５２３が形成されている。これにより、ＦＥＴ２のソース電極端子１２から放熱部材７への伝熱が促進される。スルーホール５１１，５１２，５１３及び５２１，５２２，５２３を設ける代わりに、導体パターン５１ａ及び５２ａ夫々の一部を配線基板５の一面により大きく露出させることにより、ＦＥＴ１及び２から大気中への伝熱を促進するようにしてもよい。
【００３３】
ここでは図示を省略するが、導体パターン５１ａ及び／又は５１ｂは、コンデンサＣ１の一端及び端子Ｈに接続されている。導体パターン５５は、コンデンサＣ２の一端及び端子Ｌに接続されている。導体パターン５２ａ及び／又は５２ｂは、コンデンサＣ１，Ｃ２夫々の他端及び端子Ｇに接続されている。導体パターン５３及び５４は、制御部３に接続されている。
【００３４】
次に、ＦＥＴ１のソース電極端子１２とＦＥＴ２のドレイン電極端子１１との接続点であるスイッチングノードの電圧波形について説明する。図４は、電源装置１００の各部の波形の一例を示すタイミングチャートである。図４に示す３つのタイミングチャートは、何れも同一の時間軸（ｔ）を横軸にしてあり、縦軸が電圧を表す。図４では、上段から順に、ＦＥＴ１のＶｇｓ（ゲート−ソース間電圧）、ＦＥＴ２のＶｇｓ及びスイッチングノードの電圧夫々の電圧波形を模式的に示す。
【００３５】
ＦＥＴ１のＶｇｓが上昇している期間がＦＥＴ１のオン期間に対応しており、このオン期間中はスイッチングノードが端子Ｈに導通して入力電圧と略等しい電圧になる。ＦＥＴ２のＶｇｓが上昇している期間がＦＥＴ２のオン期間に対応しており、このオン期間中はスイッチングノードが端子Ｇに導通して略０Ｖの電圧になる。ＦＥＴ１のオン期間とＦＥＴ２のオン期間との間には、いわゆるデッドタイムが設けられている。
【００３６】
図４から把握されるように、スイッチングノードの電圧は、端子Ｈに入力される電圧と略等しい電圧から略０Ｖの電圧までの大振幅でスイッチングに同期して変化する。一方、電源装置１００におけるスイッチングノードの物理的な位置は、ＦＥＴ１のソース電極端子１２及びＦＥＴ２のドレイン電極端子１１の他にバスバー４が占めているが、これらの位置は何れも放熱部材７から十分に離隔されているため、スイッチングノードから放熱部材７へのスイッチングノイズの伝導が好適に抑制される。
【００３７】
次に、比較のために従来のＦＥＴ１ｂ及び２ｂを用いた電源装置１００ｂにおけるスイッチングノードの物理的な位置について説明する。従来のＦＥＴ１ｂ及び２ｂは、例えば図２に示すＦＥＴ１及び２と比較して第２面１０ｂにソース電極端子１２が露出しておらず、第１面１０ａにドレイン電極端子１１、ソース電極端子１２１，１２２，１２３及びゲート電極端子１３が露出している。従って、ＦＥＴ１ｂ及び２ｂで発生した熱は、専らドレイン電極端子１１から放熱される。ＦＥＴ１ｂ及び２ｂの図示は省略する。
【００３８】
図５は、配線基板５上に実装された従来の電源装置１００ｂの構成例を模式的に示す断面図である。配線基板５は、基材５０の一面に導体パターン５１ａ、５６ａ及び５７が形成されており、他面に導体パターン５１ｂ及び５６ｂが形成されている。配線基板５の他面は、絶縁シート６を介して放熱部材７と熱的に接続されている。ＦＥＴ１ｂ及び２ｂは、共に第１面１０ａを上記一面に対向させて配線基板５上に搭載されている。
【００３９】
ＦＥＴ１ｂのドレイン電極端子１１は、導体パターン５１ａに接続されている。ＦＥＴ１ｂのソース電極端子１２１，１２２，１２３は、導体パターン５６ａに接続されている。ＦＥＴ２ｂのドレイン電極端子１１は、導体パターン５６ａに接続されている。ＦＥＴ２ｂのソース電極端子１２１，１２２，１２３は、導体パターン５７に接続されている。ＦＥＴ１ｂ及び２ｂ夫々のゲート電極端子１３と導体パターンとの接続については、図示を省略する。
【００４０】
導体パターン５１ａと導体パターン５１ｂとの間には、スルーホール５１１，５１２，５１３が形成されている。これにより、ＦＥＴ１ｂのドレイン電極端子１１から放熱部材７への伝熱が促進される。スルーホール５１１，５１２，５１３を設ける代わりに、導体パターン５１ａの一部を配線基板５の一面により大きく露出させることにより、ＦＥＴ１ｂから大気中への伝熱を促進するようにしてもよい。導体パターン５６ａと導体パターン５６ｂとの間には、スルーホール５６１，５６２，５６３が形成されている。これにより、ＦＥＴ２ｂのドレイン電極端子１１から放熱部材７への伝熱が促進される。
【００４１】
従来の電源装置１００ｂにおけるスイッチングノードは、ＦＥＴ１ｂのソース電極端子１２１，１２２，１２３及びＦＥＴ２ｂのドレイン電極端子１１の接続点であり、この接続点の電圧波形は、電源装置１００について図４の最下段に示す電圧波形と同じである。電源装置１００ｂにおけるスイッチングノードの物理的な位置は、ＦＥＴ１ｂのソース電極端子１２１，１２２，１２３及びＦＥＴ２ｂのドレイン電極端子１１の他に導体パターン５６ａ及び５６ｂが占めている。これらの位置の放熱部材７からの離隔距離は、絶縁シート６の厚さ及び配線基板５の厚さを加えた長さと同程度又はそれ以下である。
【００４２】
このように、従来の電源装置１００ｂでは、スイッチングノード及び放熱部材７間の離隔距離が比較的短くなることが避けられないため、スイッチングノード及び放熱部材７間の容量結合により、放熱部材７に伝導するスイッチングノイズが無視できない程度に増大していた。本発明の実施形態に係る電子回路装置を適用した電源装置１００では、上述のとおり放熱部材７に伝導するスイッチングノイズが十分に抑制される。
【００４３】
以上のように本実施形態によれば、対向する第１面１０ａ及び第２面１０ｂを有する外装ケース１０に個別に封入されたＦＥＴ１及び２の夫々について、ドレイン電極端子１１が第１面１０ａに露出し、ソース電極端子１２が第２面１０ｂに露出している。配線基板５の一面には、第１面１０ａをこの一面に対向させたＦＥＴ１と、第２面１０ｂをこの一面に対向させたＦＥＴ２とが搭載されている。ＦＥＴ１の第１面１０ａに露出するドレイン電極端子１１と、ＦＥＴ２の第２面１０ｂに露出するソース電極端子１２とは、配線基板５の一面に形成された相異なる導体パターン５１ａ及び５２ａに各別に接続されている。ＦＥＴ１の第２面１０ｂに露出するソース電極端子１２と、ＦＥＴ２の第１面１０ａに露出するドレイン電極端子１１とは、バスバー４によって電気的に接続されている。
【００４４】
このような構成により、バスバー４及び該バスバー４によって接続された電極端子が、スイッチング回路におけるスイッチングノードとなる場合であっても、スイッチングノードが配線基板５の上記一面から好適に離隔される。また、ＦＥＴ１で発生した熱はドレイン電極端子１１から、ＦＥＴ２で発生した熱はソース電極端子１２から、夫々相異なる導体パターン５１ａ及び５２ａと放熱部材７とを経て大気中に伝熱される。従って、ＦＥＴ１及び２のスイッチングによる伝導ノイズを抑えて効率よく放熱することが可能となる。
【００４５】
また、実施形態によれば、ＦＥＴ１及び２夫々について、外装ケース１０における第１面１０ａ及び第２面１０ｂは平面をなして対向しており、これら平面状の第１面１０ａ及び第２面１０ｂ夫々に沿ってドレイン電極端子１１及びソース電極端子１２が平面状に露出している。従って、ドレイン電極端子１１及びソース電極端子１２夫々と導体パターン５１ａ及び５２ａとの密着性を向上させることができる。
【００４６】
更に、実施形態によれば、ＦＥＴ１及び２夫々について、ドレイン電極端子１１は第１面１０ａの一部に露出し、ソース電極端子１２は第２面１０ｂの一部に露出し、少なくとも第１面１０ａにゲート電極端子１３が露出している。従って、第１面１０ａを配線基板５の一面に対向させてあるＦＥＴ１は、ドレイン電極端子１１を導体パターン５３に容易に接続することができる。また、ゲート電極端子１３が第２面１０ｂにも露出する場合は、第２面１０ｂを配線基板５の一面に対向させてあるＦＥＴ２についても、ゲート電極端子１３を導体パターン５４に容易に接続することができる。
【００４７】
更に、実施形態によれば、ＦＥＴ１の第２面１０ｂに露出するソース電極端子１２と、ＦＥＴ２の第１面１０ａに露出するドレイン電極端子１１とをバスバー４で接続することにより、これらの電極端子と、配線基板５上に実装されたインダクタＬ１との接続が容易となり、且つインダクタＬ１との間で大電流を流すことができる。
【符号の説明】
【００４８】
１００、１００ｂ  電源装置
１、２  ＦＥＴ
１０  外装ケース
１０ａ  第１面
１０ｂ  第２面
１１  ドレイン電極端子
１２、１２１、１２２、１２３  ソース電極端子
１３  ゲート電極端子
３  制御部
４  バスバー
４１  ビス
４２  ナット
５  配線基板
５１ａ、５１ｂ、５２ａ、５２ｂ、５３、５４、５５  導体パターン
５１１、５１２、５１３、５２１、５２２、５２３  スルーホール
５４１  ジャンパ部材
６  絶縁シート
７  放熱部材
Ｃ１、Ｃ２  コンデンサ
Ｌ１  インダクタ
Ｈ、Ｌ、Ｇ  端子
【図１】
2019201187.tif 000003
【図２】
2019201187.tif 000004
【図３】
2019201187.tif 000005
【図４】
2019201187.tif 000006
【図５】
2019201187.tif 000007