(57)【要約】      （修正有）【課題】微弱な環境光を認識可能な画像増倍器を提供する。【解決手段】光電陰極と、半導体構造２００と、陽極を有する画像増幅において、半導体構造２００は、入力表面２００ａに衝突する電子から、複数の電子を生成するようにドープされた電子増倍器領域２０８と、出力表面２００ｂとを有し、放出領域２１０に向かって複数の電子をはね返すようにドープされた遮蔽領域２２０と、出力表面２００ｂに衝突する迷走粒子２２２を、吸収するようにドープされたブロック領域２１４を有する。【選択図】図２
2019212622.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
半導体構造であって、
前記半導体構造の受容表面に衝突する各電子のための複数の電子を生成するようにドープされた電子増倍器領域と、
前記半導体構造の放出表面の放出領域に向かって前記複数の電子をはね返すようにドープされたブロック領域と、
前記半導体構造の前記放出表面に衝突する迷走粒子を吸収するようにドープされた遮蔽領域であって、前記迷走粒子が、１つ以上の迷走光子および迷走イオンを含む、遮蔽領域と、を含む半導体構造を備える、装置。
【請求項２】
前記遮蔽領域が、前記迷走粒子を迷走電子および迷走正孔のそれぞれの対に変換するように、および前記迷走電子が前記迷走正孔と再度組み合わさるようにドープされる、請求項１に記載の装置。
【請求項３】
前記ブロック領域および前記電子増倍器領域が、Ｐ型ドーパントによってドープされ、
前記遮蔽領域が、Ｎ型ドーパントでドープされる、請求項１に記載の装置。
【請求項４】
前記ブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在し、
前記遮蔽領域が、前記ブロック領域内にある、請求項１に記載の装置。
【請求項５】
前記ブロック領域が、前記複数の電子を前記半導体構造の前記放出表面のそれぞれの隣接する放出領域に向かってはね返すように、各々がドープされた複数のブロック領域を含み、
前記遮蔽領域が、前記半導体構造の前記放出表面のそれぞれの領域に衝突する迷走粒子を吸収するように、各々がドープされた複数の遮蔽領域を含む、請求項１に記載の装置。
【請求項６】
前記複数のブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在するブロックチャネルの複数の列を含み、
前記複数の遮蔽領域が、前記遮蔽チャネルのそれぞれ１つ内に、各々が位置付けられた複数の規制チャネルを含む、請求項５に記載の装置。
【請求項７】
前記ブロックチャネルの複数の列が、ブロックチャネルの第１および第２の列を含み、
前記ブロックチャネルの第１の列が、前記ブロックチャネルの第２の列に対して垂直である、請求項６に記載の方法。
【請求項８】
前記半導体基板が、互いに類似して構成されたセルの配列として構成され、
前記セルのうちの第１の１つが、前記遮蔽領域と、前記遮蔽領域内の前記ブロック領域と、前記ブロック領域内の前記放出領域と、を含む、請求項１に記載の装置。
【請求項９】
前記ブロック領域が、前記半導体構造の前記放出表面にブロック領域の二次元アレイを含み、
前記放出領域が、前記ブロック領域のそれぞれ１つ内に、各々が放出領域の二次元アレイを含み、
前記遮蔽領域が、前記半導体構造の前記放出表面の残りの部分を包含する、請求項１に記載の装置。
【請求項１０】
陽子を電子に変換し、前記電子を前記半導体構造の前記受容表面に向かって方向付けるための光電陰極と、
前記半導体構造から前記複数の電子を受容するための陽極と、をさらに含む、請求項１に記載の装置。
【請求項１１】
方法であって、
半導体構造の電子増倍器領域内で、半導体構造の受容表面に衝突する各電子のための複数の電子を生成することと、
電子をはね返すようにドープされた前記半導体構造のブロック領域から前記半導体構造の放出表面の放出領域に向かって前記複数の電子をはね返すことと、
光子を吸収するようにドープされた前記半導体構造の遮蔽領域内で、前記半導体構造の前記放出表面に衝突する迷走粒子を吸収することであって、前記迷走粒子が、迷走光子および迷走イオンの１つ以上を含む、吸収することと、を含む、方法。
【請求項１２】
前記吸収することが、
前記遮蔽領域内で、前記迷走粒子を迷走電子および迷走正孔のそれぞれの対に変換することと、
前記遮蔽領域内で、前記迷走電子を前記迷走正孔と再度組み合わせることと、を含む、請求項１１に記載の方法。
【請求項１３】
前記ブロック領域および前記電子増倍器領域が、Ｐ型ドーパントによってドープされ、
前記遮蔽領域が、Ｎ型ドーパントでドープされる、請求項１１に記載の方法。
【請求項１４】
前記ブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在し、
前記遮蔽領域が、前記ブロック領域内にある、請求項１１に記載の方法。
【請求項１５】
前記ブロック領域が、前記複数の電子を前記半導体構造の前記放出表面のそれぞれの隣接する放出領域に向かってはね返すように、各々がドープされた複数のブロック領域を含み、
前記遮蔽領域が、前記半導体構造の前記放出表面のそれぞれの領域に衝突する迷走粒子を吸収するようにドープされた複数の遮蔽領域を含む、請求項１１に記載の方法。
【請求項１６】
前記複数のブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在するブロックチャネルの複数の列を含み、
前記複数の遮蔽領域が、前記遮蔽チャネルのそれぞれ１つ内に各々が位置付けられた複数の規制チャネルを含む、請求項１５に記載の方法。
【請求項１７】
前記ブロックチャネルの複数の列が、ブロックチャネルの第１および第２の列を含み、
前記ブロックチャネルの第１の列が、前記ブロックチャネルの第２の列に対して垂直である、請求項１６に記載の方法。
【請求項１８】
前記半導体基板が、類似して構成されたセルの配列として構成され、
前記セルのうちの第１の１つが、前記遮蔽領域と、前記遮蔽領域内の前記ブロック領域と、前記ブロック領域内の前記放出領域と、を含む、請求項１１に記載の方法。
【請求項１９】
前記ブロック領域が、前記半導体構造の前記放出表面にブロック領域の二次元アレイを含み、
前記放出領域が、前記ブロック領域のそれぞれ１つ内に、各々が前記放出領域の二次元アレイを含み、
前記遮蔽領域が、前記半導体構造の前記放出表面の残りの部分を包含する、請求項１１に記載の方法。
【請求項２０】
光電陰極によって陽子を電子に変換することと、
前記電子を前記光電陰極から前記半導体構造の前記受容表面に向かって方向付けることと、
陽極において前記半導体構造から前記複数の電子を受容することと、をさらに含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
画像増倍器は、微光（例えば、暗視）用途において、環境光をより認識しやすい画像に増幅するために使用される。
【０００２】
画像増倍器は、内部迷光またはイオンフィードバックによって損なわれ得るが、これは、蛍光スクリーンまたは他のセンサデバイスなどの陽極デバイスによって生じ得る。
【発明の概要】
【０００３】
光増倍器は、電子を増倍し、迷走光子またはイオン（本明細書において、集合的に「迷走粒子」と称される）をブロックするための半導体構造を含む。半導体構造は、半導体構造の受容表面に衝突する各電子のための複数の電子を生成するようにドープされた電子増倍器領域と、半導体構造の放出表面の放出領域に向かって複数の電子を方向付けるようにドープされたブロック領域と、半導体構造の放出表面に衝突する迷走粒子を吸収し、かつ結果として生じる電子の放出を停止させるようにドープされた遮蔽領域と、を含む。
【図面の簡単な説明】
【０００４】
【図１】迷走粒子を吸収するための電子増倍器および遮蔽体として構成された半導体構造を含む画像増倍器の断面図である。
【図２】図１の半導体構造の例示的な一実施形態を表すことができる、電子増倍器および遮蔽体として構成された別の半導体構造の断面図である。
【図３】半導体構造が放出領域の配列を形成するための平行および垂直なブロック構造の複数の列を含む、図２の半導体構造の例示的な一実施形態の三次元断面斜視図である。
【図４】例示の目的で遮蔽体を取り除いた、半導体構造の放出表面に向かって方向付けられた図２の半導体構造の例示的な一実施形態の二次元図である。
【図５】遮蔽体が例示される、図４の例示的な実施形態の別の図である。
【図６】図４の電子増倍器の電子衝撃セルの拡大図である。
【図７】画像を増倍し、かつ迷走粒子の影響を制限する方法のフローチャートである。
【発明を実施するための形態】
【０００５】
本明細書では、半導体ベースの画像増倍器の利得層における迷走粒子の影響を制限するための技術が開示される。
【０００６】
図１は、画像増倍器１００の断面図である。画像増倍器１００は、暗視装置として構成することができる。しかしながら、画像増倍器１００は、暗視装置に限定されない。
【０００７】
画像増倍器１００は、光子１０４を電子１０６に変換するための光電陰極１０２を含む。入力表面１０２ａに衝突する各光子１０４は、自由電子１０６を作り出す可能性がある。自由電子１０６は、出力表面１０２ｂから放出される。出力表面１０２ｂは、出力表面１０２ｂからの電子１０６の流れを促進するために、負の電子親和力状態に活性化することができる。
【０００８】
光電陰極１０２は、ガリウムヒ素（ＧａＡｓ）、ＧａＰ、ＧａＩｎＡｓＰ、ＩｎＡｓＰ、ＩｎＧａＡｓ、および／または他の半導体材料などの、光電子放出効果を呈する半導体材料から製作することができる。代替的に、光電陰極１０２は、既知のバイアルカリとすることができる。
【０００９】
一実施形態において、光電陰極１０２の光電子放出半導体材料は、光子を吸収し、該吸収が、半導体材料のキャリア密度を増加させ、該増加が、半導体材料に、出力表面１０２ｂから放出される電子１０６の光電流を生成させる。
【００１０】
画像増倍器１００は、半導体構造１１０の表面１１０ａに衝突する各電子１０６のための複数の自由電子１１２を生成するための、および迷走粒子１１４を吸収するための、電子増倍器および遮蔽体として構成された半導体構造１１０をさらに含む。
【００１１】
半導体構造１１０はまた、本明細書において、電子増倍器、電子増幅器、および／または電子衝撃デバイス（ＥＢＤ）とも称され得る。半導体構造１１０は、例えば、限定されないが、表面１１０ａに衝突する各自由電子１０６のための数百個の自由電子１１２を生成するように構成することができる。
【００１２】
画像増倍器１００は、半導体構造１１０から電子１１２を受容するための陽極１１８をさらに含む。陽極１１８は、陽極１１８の表面１１８ａに衝突する電子１１２を感知するためのセンサを含むことができる。陽極１１８は、電子１１２を光子に変換するための蛍光スクリーンを含むことができる。陽極１１８は、ＣＭＯＳ基板と、複数の収集ウエルと、を有する、集積回路を含むことができる。この実施例において、収集ウエルに収集された電子は、信号プロセッサで処理して、画像を生成することができ、該画像は、抵抗陽極および／または画像表示デバイスに提供することができる。
【００１３】
画像増倍器１００は、光電子陰極１０２と半導体構造１１０との間の電子流れを促進するための真空領域１０８をさらに含む。
【００１４】
画像増倍器１００は、半導体構造１１０と陽極１１８との間の電子の流れを促進するための真空領域１１６をさらに含む。
【００１５】
画像増倍器１００および／またはその一部分は、以下の１つ以上の実施例で説明されるように構成することができる。しかしながら、画像増倍器１００は、以下の実施例に限定されない。
【００１６】
画像増倍器１００は、バイアス回路１５０をさらに含む。図１の実施例において、バイアス回路１５０は、（例えば、半導体構造１１０を通して、電子１１２を陽極１１８の表面１１８ａに向かって引き寄せるために）第１のバイアス電圧を光電陰極１０６と半導体構造１１０との間に印加し、第２のバイアス電圧を入力表面１１０ａと半導体構造１１０の出力表面１１０ｂとの間に印加し、第３のバイアス電圧を半導体構造１１０と陽極１１８との間に印加するように構成される。
【００１７】
光電陰極１０２の周囲面は、光電陰極１０２への電気的接点を提供するために、クロムなどの導電材料で被覆することができる。
【００１８】
半導体構造１１０の周囲面は、半導体構造１１０の１つ以上の表面への電気的接点を提供するために、クロムなどの導電材料で被覆することができる。
【００１９】
陽極１１８の周囲面は、陽極１１８への電気的接点を提供するために、クロムなどの導電材料で被覆することができる。
【００２０】
画像増倍器１００は、光電陰極１０２、半導体構造１１０、および陽極１１８を収容するための真空筐体１３０を含むことができる。
【００２１】
光電陰極１０２および半導体構造１１０は、光電陰極１０２の出力表面１０２ｂが半導体構造１１０の入力表面１１０ａに比較的近接するように（例えば、約１０ミリメートル未満に、または約１００〜２５４ミクロンの範囲内に）位置付けることができる。
【００２２】
半導体構造１１０および陽極１１８は、放出表面１１０ｂが陽極表面１１８ａに比較的近接するように位置付けることができる。例えば、陽極１１８が集積回路を含む場合、放出表面１１０ｂと陽極表面１１８ａとの間の距離は、限定されないが、約１０〜１５ミリメートルの範囲内、または約２５０〜３８１ミクロンの範囲内とすることができる。陽極１１８ａが蛍光スクリーンを含む場合、放出表面１１０ｂとセンサ面１１８ａとの間の距離は、限定されないが、約１０ミリメートルとすることができる。
【００２３】
画像増倍器１００またはその一部分は、以下の１つ以上の実施例で説明されるように構成することができる。しかしながら、画像増倍器１００は、以下の実施例に限定されない。
【００２４】
図２は、電子増倍器および遮蔽体として構成された半導体構造２００の断面図である。半導体構造２００は、図１の半導体構造１１０の例示的な一実施形態を表すことができる。
【００２５】
半導体構造２００は、半導体構造２００の表面２００ａに衝突する各自由電子２０１のための複数の自由電子２０４を生成するようにドープされる。
【００２６】
半導体構造２００は、第１の領域２０２と、第２の領域２０８と、を含み、該領域は、電子２０４の流れを放出表面２０２ｂの放出領域２１０に方向付けるようにドープされる。放出領域２１０は、放出領域２１０からの電子流れを促進するために、負の電子親和力状態に活性化することができる。第２の領域２０８はまた、本明細書において、背景領域とも称され得る。
【００２７】
第１の領域２０２は、電子２０４を入力表面２００ａから離隔して半導体構造２００の中へ押し込むようにドープされ、したがって、入力表面２００ａにおいて電子−正孔対が再度組み合わさるのを阻止する。入力表面２００ａにおいて電子−正孔対が再度組み合わさるのを阻止することは、より多くの電子が半導体構造２００を通って放出表面２００ｂに流れることを確実にし、それによって、効率が向上する。
【００２８】
領域２０８（単独で、および／または領域２０２と組み合わせて）はまた、本明細書において、電子増倍器領域とも称され得る。
【００２９】
半導体構造２００は、領域２１２をさらに含み、該領域は、自由電子２０４をはね返すようにドープされる。領域２１２はまた、本明細書において、ブロック構造２１２とも称され得る。ブロック構造２１２は、放出表面２００ｂのブロック領域２１４を画定し、半導体構造２００を出入りする電子の流れが阻止される。ブロック領域２１２は、空間的忠実度を維持するのを補助することができる。ブロック構造２１２は、他の利点を提供すること、および／または他の機能を実行することができる。半導体構造２００は、ブロック構造２１２を伴わずに、適切な電子増倍を提供することができる。したがって、一実施形態では、ブロック構造２１２が取り除かれる。
【００３０】
半導体構造２００の放出表面２００ｂに衝突する迷走粒子２２２は、自由電子および対応する正孔に変換する場合がある。その後に、自由電子が放出表面２００ｂから放出されて、陽極１１８（図１）に接触する場合がある。これは、（例えば、ノイズとして）画像の記録および／または提示に負の影響を与える場合がある。
【００３１】
したがって、図２において、半導体構造２００は、迷走粒子２２２の影響を低減させ、および／または最小にするようにドープされた領域２２０をさらに含む。領域２２０はまた、本明細書において、遮蔽体２２０とも称され得る。一実施形態において、遮蔽体２２０は、自由電子および正孔が再度組み合わさるのを促すようにドープされる。遮蔽体２２０は、迷走粒子２２２を吸収すると考えられ得る。
【００３２】
半導体構造２００は、ブロック領域２１４またはその一部分の上に配置された誘電体膜２２４をさらに含むことができる。
【００３３】
半導体構造２００は、限定されないがシリコンおよび／またはガリウムヒ素（ＧａＡｓ）などの、他の半導体材料を含むことができる。
【００３４】
一実施形態において、半導体構造２００は、シリコンを含み、また、Ｐ型ドーパントで適度にドープされて、半導体構造２００の表面２００ａに衝突する各自由電子２０１のための複数の自由電子２０４を生成する。第１のドープ領域２０２は、ホウ素またはアルミニウムなどのＰ型ドーパントでドープすることができる。第１のドープ領域２０２は、比較的高濃度（例えば、１０１９／ｃｍ３）にドープすることができる。第２のドープ領域１０８は、Ｐ型ドーパントによって比較的適度にドープすることができる。ブロック構造２１２は、ホウ素またはアルミニウムなどのＰ型ドーパントで、比較的高濃度（例えば、１０１９／ｃｍ３）にドープすることができる。遮蔽体２２０は、拡散または注入などによってＮ型ドーパントでドープすることができる。
【００３５】
半導体構造２００は、限定されないが、約２０〜３０ミクロンの厚さを有することができる。第１のドープ領域１２８は、約１０〜１５ナノメートルの厚さＴを有することができる。ブロック構造２１２は、約２４ミクロンの高さＨを有することができる。
【００３６】
間隙２４０は、第１のドープ領域２０２とブロック構造２１２との間に提供することができる。間隙２４０は、第２のドープ領域２１２が入力表面２００ａでの電子２０４の生成を妨げないようにサイズ決定または寸法決定することができる。これは、入力表面２００ａの領域の１００％に等しいまたは近い有効な電子増倍領域を有する半導体構造２００を提供することができる。間隙２４０は、限定されないが、約１ミクロンとすることができる。
【００３７】
当業者には直ちに明らかになるように、他の適切なドーパント、濃度、寸法、および／またはＧａＡｓなどの半導体材料を使用することができる。
【００３８】
図２において、隣接するブロック構造２１２間の領域は、入力表面２００ａから放出領域２１０に延在するチャネルと見なすことができる。チャネルは、入力表面２００ａの近くに比較的広い断面積を有し、放出領域２１０に向かって比較的狭い断面積を有する。チャネルは、放出領域２１０に電子２０４を方向付けるためのファンネルとして作用することができる。チャネルはまた、本明細書において、電子衝撃セル（ＥＢＣ）とも称され得る。半導体構造２００は、図３〜図６を参照して下で説明されるように、ＥＢＣの配列を伴って構成することができる。しかしながら、半導体構造２００は、図３〜図６のいずれの実施例にも限定されない。
【００３９】
図３は、半導体構造２００が放出領域２１０の配列を形成するための平行および垂直なブロック構造２１２の複数の列を含む、半導体構造２００の例示的な一実施形態の断面斜視図である。
【００４０】
図４は、例示の目的で遮蔽体２２０を取り除いた、放出表面２００ｂに向かって方向付けられた（図３の矢視Ａ）半導体構造２００の例示的な一実施形態での図である。この実施形態において、半導体構造２００は、ブロック構造２１２−１の第１の一組の複数の列と、ブロック構造２１２−２の第２の一組の複数の列と、を含む。ブロック構造２１２−１は、放出領域２１０およびＥＢＣ４０２を画定するように、ブロック構造２１２−２に対して垂直である。
【００４１】
半導体構造２００は、例えば、電子を受容する各ＥＢＣ４０２内に数百の電子を生成するように構成することができる。したがって、放出領域２１０から放出される電子の数は、入力表面２００ａに衝突する電子の数よりも大幅に多くなり得る。
【００４２】
図５は、遮蔽体２２０を例示する、図４の例示的な実施形態の別の図である。一実施形態において、ブロック構造２１２の基部部分の幅Ｗ１は、約１０〜２０ミクロンであり、放出領域２１０の幅Ｗ２は、約０．５〜２．０ミクロンである。この実施例において、ブロック領域２１０は、半導体構造２００の放出表面２００ｂの領域の８０％以上を包含する。しかしながら、半導体構造２００は、これらの実施例に限定されない。
【００４３】
図６は、ＥＢＣ４０２の拡大図を表す。一実施形態において、放出領域２１０は、約１ミクロンの幅Ｗ２を有する。ブロック構造２１２の露出部分（例えば、リング）は、放出領域２１０を約０．５ミクロン超える距離Ｄだけ延在する。
【００４４】
図３、図４、および図５の実施例において、半導体構造２００は、ＥＢＣ４０２の正方形の配列として例示される。半導体構造２００は、他の幾何学的な（例えば、円形、矩形、または他の多角形）形状で構成することができ、該形状は、用途に依存することができる（例えば、レンズ互換の場合は円形、または集積回路互換の場合は正方形／矩形）。一実施形態において、画像増倍管で使用される従来のマイクロチャネルプレートを再現するには、１０００×３０００個またはそれ以上の正方形配列のＥＢＣ４０２を使用することができる。これは、例えば、従来の画像増倍管のマイクロチャネルプレートを再現するのに有用であり得る。
【００４５】
図４および図５の実施例において、半導体構造２００は、６×６のＥＢＣ４０２の配列として描写される。しかしながら、半導体構造２００は、この実施例に限定されない。配列に使用されるＥＢＣ４０２の数は、上述の実施例よりも多くまたは少なくすることができ、また、個々のＥＢＣ４０２のサイズおよび／または画像増倍器の所望される解像度に依存することができる。
【００４６】
図３〜図６の実施例において、放出領域２１０は、正方形形状を有するように示される。しかしながら、放出領域２１０は、正方形形状に限定されない。放出領域２１０は、例えば、円形および／または他の幾何学形状として構成することができる。
【００４７】
各ＥＢＣ４０２および関連する放出領域２１０は、ＥＢＣ４０２の配列が入力表面２００ａで受容される電子をピクセル化するように、入力表面２００ａ（図２）の領域に対応する。
【００４８】
図７は、画像を増倍し、かつ迷走粒子の影響を制限する方法７００のフローチャートである。方法７００は、本明細書に開示される装置によって行うことができる。しかしながら、方法７００は、本明細書に開示される例示的な装置に限定されない。
【００４９】
７０２で、本明細書で１つ以上の実施例において説明されるように、半導体構造内で、半導体構造の受容表面に衝突する各電子のための複数の電子が生成される。
【００５０】
７０４で、本明細書で１つ以上の実施例において説明されるように、電子をはね返すようにドープされた半導体構造のブロック領域から、半導体構造の放出表面の放出領域に向かって複数の電子がはね返される。
【００５１】
７０６で、本明細書で１つ以上の実施例において説明されるように、半導体構造の遮蔽領域内で、半導体構造の放出表面に衝突する迷走粒子が吸収される。
【００５２】
本明細書に開示される技術は、受動デバイスによって／として実施することができる（すなわち、ほとんどもしくは全く能動回路または追加的な電気的接続を伴わない）。
【００５３】
本明細書に開示される技術は、従来のＣＭＯＳおよびウエハ接合プロセスを含む、従来の高温半導体プロセスおよびウエハスケール処理に適合する。
【００５４】
方法および装置は、その機能、特徴、および関係を例示する機能的構成ブロックを用いて本明細書に開示される。これらの機能的構成ブロックの境界の少なくとも一部は、説明の便宜上、本明細書では恣意的に画定されている。特定の機能およびそれらの関係が適切に果たされる限り、代替的な境界を画定することができる。種々の実施形態が本明細書で開示されるが、それらは例として示されていることが理解されるべきである。特許請求の範囲に記載の範囲は、本明細書に開示される例示的な実施形態のいずれによっても限定されるべきでない。本発明の特定の実施形態を詳細に示し、説明してきたが、改作および修正が当業者に明らかであろう。本発明のそのような改作および修正は、以下の特許請求の範囲に記載されるような本発明の範囲を逸脱することなく行われ得る。
【図１】
2019212622.tif 000003
【図２】
2019212622.tif 000004
【図３】
2019212622.tif 000005
【図４】
2019212622.tif 000006
【図５】
2019212622.tif 000007
【図６】
2019212622.tif 000008
【図７】
2019212622.tif 000009
【手続補正書】
【提出日】令和1年5月29日(2019.5.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造の電子増倍器領域内で、半導体構造の受容表面に衝突する各電子のための複数の電子を生成することと、
電子をはね返すようにドープされた前記半導体構造のブロック領域から、前記半導体構造の放出表面の放出領域に向かって前記複数の電子をはね返すことと、
光子を吸収するようにドープされた前記半導体構造の遮蔽領域内で、前記半導体構造の前記放出表面に衝突する迷走粒子を吸収することであって、前記迷走粒子が、迷走光子および迷走イオンの１つ以上を含む、吸収することと、を含む、方法。
【請求項２】
前記吸収することが、
前記遮蔽領域内で、前記迷走粒子を迷走電子および迷走正孔のそれぞれの対に変換することと、
前記遮蔽領域内で、前記迷走電子を前記迷走正孔と再度組み合わせることと、を含む、請求項１に記載の方法。
【請求項３】
前記ブロック領域および前記電子増倍器領域が、Ｐ型ドーパントによってドープされ、
前記遮蔽領域が、Ｎ型ドーパントでドープされる、請求項１に記載の方法。
【請求項４】
前記ブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在し、
前記遮蔽領域が、前記ブロック領域内にある、請求項１に記載の方法。
【請求項５】
前記ブロック領域が、前記複数の電子を前記半導体構造の前記放出表面のそれぞれの隣接する放出領域に向かってはね返すように、各々がドープされた複数のブロック領域を含み、
前記遮蔽領域が、前記半導体構造の前記放出表面のそれぞれの領域に衝突する迷走粒子を吸収するように、各々がドープされた複数の遮蔽領域を含む、請求項１に記載の方法。
【請求項６】
前記複数のブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在するブロックチャネルの複数の列を含み、
前記複数の遮蔽領域が、前記遮蔽チャネルのそれぞれ１つ内に、各々が位置付けられた複数の規制チャネルを含む、請求項５に記載の方法。
【請求項７】
前記ブロックチャネルの複数の列が、ブロックチャネルの第１および第２の列を含み、
前記ブロックチャネルの第１の列が、前記ブロックチャネルの第２の列に対して垂直である、請求項６に記載の方法。
【請求項８】
前記半導体基板が、類似して構成されたセルの配列として構成され、
前記セルのうちの第１の１つが、前記遮蔽領域と、前記遮蔽領域内の前記ブロック領域と、前記ブロック領域内の前記放出領域と、を含む、請求項１に記載の方法。
【請求項９】
前記ブロック領域が、前記半導体構造の前記放出表面にブロック領域の二次元アレイを含み、
前記放出領域が、前記ブロック領域のそれぞれ１つ内に、各々が前記放出領域の二次元アレイを含み、
前記遮蔽領域が、前記半導体構造の前記放出表面の残りの部分を包含する、請求項１に記載の方法。
【請求項１０】
請求項１〜９のいずれか一項に記載の方法を行うための手段を備える、装置。
【手続補正書】
【提出日】令和1年7月31日(2019.7.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造であって、
前記半導体構造の受容表面に衝突する各電子のための複数の電子を生成するようにドープされた電子増倍器領域と、
前記半導体構造の放出表面の放出領域に向かって前記複数の電子をはね返すようにドープされたブロック領域と、
前記半導体構造の前記放出表面に衝突する迷走粒子を吸収するようにドープされた遮蔽領域とを含み、前記迷走粒子が、１つ以上の迷走光子および迷走イオンを含む、半導体構造を備える、装置。
【請求項２】
前記遮蔽領域が、前記迷走粒子を迷走電子および迷走正孔のそれぞれの対に変換するように、および前記迷走電子が前記迷走正孔と再度組み合わさるようにドープされる、請求項１に記載の装置。
【請求項３】
前記ブロック領域および前記電子増倍器領域が、Ｐ型ドーパントによってドープされ、
前記遮蔽領域が、Ｎ型ドーパントでドープされる、請求項１に記載の装置。
【請求項４】
前記ブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在し、
前記遮蔽領域が、前記ブロック領域内にある、請求項１に記載の装置。
【請求項５】
前記ブロック領域が、前記複数の電子を前記半導体構造の前記放出表面のそれぞれの隣接する放出領域に向かってはね返すように、各々がドープされた複数のブロック領域を含み、
前記遮蔽領域が、前記半導体構造の前記放出表面のそれぞれの領域に衝突する迷走粒子を吸収するように、各々がドープされた複数の遮蔽領域を含む、請求項１に記載の装置。
【請求項６】
前記複数のブロック領域が、前記半導体構造の前記放出表面から前記半導体構造の前記受容表面に向かって延在するブロックチャネルの複数の列を含み、
前記複数の遮蔽領域が、前記ブロックチャネルのそれぞれ１つ内に、各々が位置付けられた複数の規制チャネルを含む、請求項５に記載の装置。
【請求項７】
前記ブロックチャネルの複数の列が、ブロックチャネルの第１および第２の列を含み、
前記ブロックチャネルの第１の列が、前記ブロックチャネルの第２の列に対して垂直である、請求項６に記載の装置。
【請求項８】
前記半導体構造が、互いに類似して構成されたセルの配列として構成され、
前記セルのうちの第１の１つが、前記遮蔽領域と、前記遮蔽領域内の前記ブロック領域と、前記ブロック領域内の前記放出領域と、を含む、請求項１に記載の装置。
【請求項９】
前記ブロック領域が、前記半導体構造の前記放出表面にブロック領域の二次元アレイを含み、
前記放出領域が、前記ブロック領域のそれぞれ１つ内に、各々が放出領域の二次元アレイを含み、
前記遮蔽領域が、前記半導体構造の前記放出表面の残りの部分を包含する、請求項１に記載の装置。
【請求項１０】
半導体構造の電子増倍器領域内で、半導体構造の受容表面に衝突する各電子のための複数の電子を生成することと、
電子をはね返すようにドープされた前記半導体構造のブロック領域から、前記半導体構造の放出表面の放出領域に向かって前記複数の電子をはね返すことと、
光子を吸収するようにドープされた前記半導体構造の遮蔽領域内で、前記半導体構造の前記放出表面に衝突する迷走粒子を吸収することとを含み、前記迷走粒子が、迷走光子および迷走イオンの１つ以上を含む、方法。
【外国語明細書】
2019212622000001.pdf