(57)【要約】【課題】物理的な要因やタイミング的な要因にまで踏み込んだ解析が可能である。【解決手段】論理回路設計情報に基づき論理合成を行い、ネットリスト作成し、更にフロアプランを行って、回路解析を実行する回路解析装置において、前記論理回路設計の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出する迂回度算出手段と、前記算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成する表示データ作成手段と、画像を表示する表示手段に対し、前記表示データ作成手段により作成された表示データに基づく画像を表示する表示制御手段とを具備する。【選択図】図１
2019174901.tif 000002
【特許請求の範囲】
【請求項１】
論理回路設計情報に基づき論理合成を行い、ネットリスト作成し、更にフロアプランを行って、回路解析を実行する回路解析装置において、
前記論理回路設計の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出する迂回度算出手段と、
前記算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成する表示データ作成手段と、
画像を表示する表示手段に対し、前記表示データ作成手段により作成された表示データに基づく画像を表示する表示制御手段と
を具備することを特徴とする回路解析装置。
【請求項２】
前記迂回度算出手段は、最短距離と設計中の配線距離との比または差を迂回度として算出することを特徴とする請求項１に記載の回路解析装置。
【請求項３】
前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段を備え、
前記表示データ作成手段は、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを作成することを特徴とする請求項１または２に記載の回路解析装置。
【請求項４】
前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段を備え、
前記表示データ作成手段は、前記迂回度表示データに、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを重ねて、迂回度・余裕度表示データを作成することを特徴とする請求項１乃至３のいずれか１項に記載の回路解析装置。
【請求項５】
前記余裕度算出手段は、２つの１チップ内デバイス間の信号伝達時間と満たすべき伝達時間の差の時間を余裕度として算出することを特徴とする請求項３または４に記載の回路解析装置。
【請求項６】
１チップに存在し、接続関係を有する全てのペアに係る１チップ内デバイス間の余裕度である１チップ内余裕度を算出する１チップ内余裕度算出手段を具備し、
前記表示データ作成手段は、算出された前記１チップ内余裕度の大小に基づき１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成することを特徴とする請求項１乃至５のいずれか１項に記載の回路解析装置。
【請求項７】
前記表示データ作成手段は、色の変化により、１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成することを特徴とする請求項６に記載の回路解析装置。
【請求項８】
論理回路設計情報に基づき論理合成を行い、ネットリスト作成し、更にフロアプランを行って、回路解析を実行するコンピュータが備えられる回路解析装置における前記コンピュータを、
前記論理回路設計の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出する迂回度算出手段、
前記算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成する表示データ作成手段、
画像を表示する表示手段に対し、前記表示データ作成手段により作成された表示データに基づく画像を表示する表示制御手段
として機能させることを特徴とする回路解析用プログラム。
【請求項９】
前記コンピュータを前記迂回度算出手段として、最短距離と設計中の配線距離との比または差を迂回度として算出するように機能させることを特徴とする請求項８に記載の回路解析用プログラム。
【請求項１０】
前記コンピュータを、前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段として機能させ、
前記コンピュータを前記表示データ作成手段として、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを作成するように機能させることを特徴とする請求項８または９に記載の回路解析用プログラム。
【請求項１１】
前記コンピュータを、前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段として機能させ、
前記コンピュータを前記表示データ作成手段として、前記迂回度表示データに、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを重ねて、迂回度・余裕度表示データを作成するように機能させることを特徴とする請求項８乃至１０のいずれか１項に記載の回路解析用プログラム。
【請求項１２】
前記コンピュータを前記余裕度算出手段として、２つの１チップ内デバイス間の信号伝達時間と満たすべき伝達時間の差の時間を余裕度として算出するように機能させることを特徴とする請求項１０または１１に記載の回路解析用プログラム。
【請求項１３】
前記コンピュータを、１チップに存在し、接続関係を有する全てのペアに係る１チップ内デバイス間の余裕度である１チップ内余裕度を算出する１チップ内余裕度算出手段として機能させ、
前記コンピュータを前記表示データ作成手段として、算出された前記１チップ内余裕度の大小に基づき１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成するように機能させることを特徴とする請求項８乃至１２のいずれか１項に記載の回路解析用プログラム。
【請求項１４】
前記コンピュータを前記表示データ作成手段として、色の変化により、１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成するように機能させることを特徴とする請求項１３に記載の回路解析用プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、回路解析装置及び回路解析用プログラムに関するものである。
【背景技術】
【０００２】
フロアプランの結果として表示された画面上にセルを配置し、デザインルールから実際の電気抵抗や静電容量から配線遅延を計算する従来の論理合成装置のスケマティックビューワは、配線遅延やセル遅延、配線混雑度などを表示させることが可能である。 しかし、これらの情報だけではタイミング違反の理由を解明できるほどの情報としては不足する場合がある。 例えば、セル同士が遠くに配置され配線遅延が大きくなってしまうなど、物理的な要因が関係しているケースなどである。 このような場合、なぜセルが遠くに配置されてしまったかなどを解析する必要がある。しかしながら、前述した論理合成装置の情報だけではその理由は分からない。本明細書では、１チップに含まれるフリップフロップなどの素子や素子が集合したモジュールを、配線ルールやタイミング制約に規定される１つの単位として捕え、「１チップ内デバイス」と呼ぶこととする。
【０００３】
特許文献１には、論理合成システムにより生成される論理回路のテスト規格の一つに配線遅延の影響が大きい入出力ＡＣ規格が紹介されている。この入出力ＡＣ規格は、入力・出力波形の立ち上がり、立ち下がり時間、入出力端子間の伝播遅延時間、セットアップ時間、ホールド時間、最小クロックパルス幅、動作周波数等の仕様に関するものである。しかし、従来の方法においては、上記入出力ＡＣ規格を満たすのに論理合成ツールとレイアウトツールを使用しても解決できないとされている。
【０００４】
この特許文献１の発明である最適化処理装置は、タイミング解析時、入出力ＡＣ規格を満たしていないとき、論理合成スクリプトの自動修正、レイアウト制約の自動生成を行う。入出力ＡＣ規格違反の改善に有効な回路構成例を含むルールベース（ルールベース記憶装置１９）を用いることで、最適化制約のみならず、回路構成変更の指示も含めて論理合成スクリプトを修正するというものである。
【０００５】
また、特許文献２には、基本セルのレイアウト及び基本セルのスケマティックをバッティング配置することにより、レイアウト及びスケマティックを自動生成する装置が開示されている。この装置では、レイアウト上の配線接続ポイントの変更に対応して、スケマティック上の配線接続を変更することにより、レイアウトの配線接続と一致するスケマティックを自動生成することができる。この特許文献２に記載の装置によれば、従来のように人手によりスケマティックを修正する必要がなくなり、設計期間の大幅な短縮を図ることができる。
【０００６】
更に、特許文献３には、論理回路図データが所定のデザインルールに合致しているか否かを検証し、検証結果を検証データとして与えるデザインルールチェック装置からの検証データを受け、該検証データを解析し、上記論理回路図データ中にデザインルールに反するエラー部分がある場合には、該エラー部分をエラー内容ごとに検出しエラー解析データとして与えるエラー検証装置が開示されている。
【０００７】
この特許文献３の装置は、上記エラー解析データを受け、上記エラー部分が、論理接続関係を示すための機能記述言語で表現される場合、および上記エラー部分が、図面形式で表現される場合の各々に応じて、当該エラー部分を機能記述言語、および、図面形式で表示装置に表示する、エラー表示手段を備えている。
【０００８】
この特許文献３の装置によれば、デザインルールに反するエラー部分が自動的に検出され表示されるので、人手に頼っていたエラー部分の確認作業が容易になり、ＤＲＣエラー検証に費やす時間を短縮して設計効率を向上することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００‐３２２４５８号公報
【特許文献２】特開２０００‐３２３５７４号公報
【特許文献３】特開平０７‐１４１４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上記特許文献１に記載のものは、論理合成スクリプトの自動修正、レイアウト制約の自動生成を行うものであっても、物理的な要因やタイミング的な要因にまで踏み込んで修正が行われるものではなく、不十分なものであった。また、上記特許文献２に記載のものは、レイアウトの配線接続と一致するスケマティックを自動生成することが目的であり、論理回路の最適化を目的とするものではない。更に、デザインルールに反するエラー部分が自動的に検出され表示されるものの、特許文献１の発明と同じく、物理的な要因やタイミング的な要因にまで踏み込んで修正が行われるものではなく、タイミング違反の原因解明に用いることはできなかった。
【００１１】
本発明は、このような半導体装置等の設計における現状に鑑みてなされたもので、その目的は、物理的な要因やタイミング的な要因にまで踏み込んだ解析が可能であり、その原因を対処するための合成制約を早期に得ることができる回路解析装置及び回路解析用プログラムを提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る回路解析装置は、論理回路設計情報に基づき論理合成を行い、ネットリスト作成し、更にフロアプランを行って、回路解析を実行する回路解析装置において、前記論理回路設計の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出する迂回度算出手段と、前記算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成する表示データ作成手段と、画像を表示する表示手段に対し、前記表示データ作成手段により作成された表示データに基づく画像を表示する表示制御手段とを具備することを特徴とする。
【００１３】
本発明に係る回路解析装置では、前記迂回度算出手段は、最短距離と設計中の配線距離との比または差を迂回度として算出することを特徴とする。
【００１４】
本発明に係る回路解析装置では、前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段を備え、前記表示データ作成手段は、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを作成する。
【００１５】
本発明に係る回路解析装置では、前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段を備え、前記表示データ作成手段は、前記迂回度表示データに、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを重ねて、迂回度・余裕度表示データを作成することを特徴とする。
【００１６】
本発明に係る回路解析装置では、前記余裕度算出手段は、２つの１チップ内デバイス間の信号伝達時間と満たすべき伝達時間の差の時間を余裕度として算出することを特徴とする。
【００１７】
本発明に係る回路解析装置では、１チップに存在し、接続関係を有する全てのペアに係る１チップ内デバイス間の余裕度である１チップ内余裕度を算出する１チップ内余裕度算出手段を具備し、前記表示データ作成手段は、算出された前記１チップ内余裕度の大小に基づき１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成することを特徴とする。
【００１８】
本発明に係る回路解析装置では、前記表示データ作成手段は、色の変化により、１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成することを特徴とする。
【００１９】
本発明に係る回路解析用プログラムは、論理回路設計情報に基づき論理合成を行い、ネットリスト作成し、更にフロアプランを行って、回路解析を実行するコンピュータが備えられる回路解析装置における前記コンピュータを、前記論理回路設計情報の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出する迂回度算出手段、前記算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成する表示データ作成手段、画像を表示する表示手段に対し、前記表示データ作成手段により作成された表示データに基づく画像を表示する表示制御手段として機能させることを特徴とする。
【００２０】
本発明に係る回路解析用プログラムでは、前記コンピュータを前記迂回度算出手段として、最短距離と設計中の配線距離との比または差を迂回度として算出するように機能させることを特徴とする。
【００２１】
本発明に係る回路解析用プログラムでは、前記コンピュータを、前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段として機能させ、前記コンピュータを前記表示データ作成手段として、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを作成するように機能させることを特徴とする。
【００２２】
本発明に係る回路解析用プログラムでは、前記コンピュータを、前記論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出する余裕度算出手段として機能させ、前記コンピュータを前記表示データ作成手段として、前記迂回度表示データに、算出された前記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを重ねて、迂回度・余裕度表示データを作成するように機能させることを特徴とする。
【００２３】
本発明に係る回路解析用プログラムでは、前記コンピュータを前記余裕度算出手段として、２つの１チップ内デバイス間の信号伝達時間と満たすべき伝達時間の差の時間を余裕度として算出するように機能させることを特徴とする。
【００２４】
本発明に係る回路解析用プログラムでは、前記コンピュータを、１チップに存在し、接続関係を有する全てのペアに係る１チップ内デバイス間の余裕度である１チップ内余裕度を算出する１チップ内余裕度算出手段として機能させ、前記コンピュータを前記表示データ作成手段として、算出された前記１チップ内余裕度の大小に基づき１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成するように機能させることを特徴とする。
【００２５】
本発明に係る回路解析用プログラムでは、前記コンピュータを前記表示データ作成手段として、色の変化により、１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成するように機能させることを特徴とする。
【発明の効果】
【００２６】
本発明によれば、物理的な要因やタイミング的な要因にまで踏み込んだ解析が可能であり、その原因を対処するための合成制約を早期に得ることが可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る回路解析装置の実施形態の機能ブロック図。
【図２】本発明に係る回路解析装置の実施形態を実現するコンピュータシステムのブロック図。
【図３】本発明に係る回路解析装置の実施形態の動作を示すフローチャート。
【図４】本発明に係る回路解析装置の実施形態による迂回度の表示が行われた場合の１画面の内容を示す表示例の図。
【図５】図４の表示から想像できるデバイスの配置密度を示す表示例と、これを改善したデバイスの配置密度を示す表示例の図。
【図６】本発明に係る回路解析装置の実施形態による余裕度の表示が行われた場合の１画面の内容を示す表示例の図。
【図７】本発明に係る回路解析装置の実施形態による迂回度・余裕度の表示が行われた場合の１画面の内容を示す表示例の図。
【図８】本発明に係る回路解析装置の実施形態による余裕度分布の表示が行われた場合の１画面の内容を示す表示例の図。
【発明を実施するための形態】
【００２８】
以下添付図面を参照して、本発明に係る回路解析装置及び回路解析用プログラムの実施形態を説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。図１には、本発明に係る回路解析装置の実施形態を示す機能ブロック図が記載されている。この装置はパーソナルコンピュータやワークステーション等のコンピュータシステムにより構成されるものである。
【００２９】
実施形態に係る回路解析装置は、情報やファイルあるいはコマンドを入力するための入力部１１と、論理合成部１２と、フロアプラン処理部１３と回路解析部１４とを備えている。入力部１１からは論理回路設計情報２１が入力される。この論理回路設計情報２１は、例えばロジック回路をＲＴＬ記述したものとすることができ、配線の物理的長さ等の物理制約情報や配線間の伝達時間や遅延などのタイミング制約情報などの各種制約情報（レイアウトルール）なども含まれているものとする。
【００３０】
上記論理回路設計情報２１は論理合成部１２へ送られる。論理合成部１２は、論理回路設計情報２１に基づき論理合計を行ってネットリスト２２を生成する。論理合成部１２は、作成したネットリスト２２を何度か修正などする機能を有するが、本発明と直接関係しないので、ここでは詳述しない。
【００３１】
フロアプラン処理部１３は、ネットリスト２２に基づきフロアプランを実行し、フロアプラン結果情報２３を得る。フロアプラン結果情報２３は、各１チップ内デバイスの位置や配線の位置、配線の遅延などの情報により構成される。本実施形態では、論理回路設計情報２１に含まれていた配線の物理的長さ等の物理制約情報や配線間の伝達時間や遅延などのタイミング制約情報などの制約情報（レイアウトルール）が伝達されて、フロアプラン結果情報２３に含まれているものとする。
【００３２】
回路解析部１４は、公知のタイミング解析ツールなどを含み、パス間の伝達時間などを解析してＭＥＴであるかなどを判定する他に、迂回度算出手段３１、余裕度算出手段３２、１チップ内余裕度算出手段３３を備える。タイミング解析ツールで評価した遅延情報等は、論理合成部１２に渡して、論理機能とレイアウトの両方をバランスよく最適化する必要がでてきたために用いられるようにする。
【００３３】
迂回度算出手段３１は、上記論理回路設計情報２１による論理回路設計の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出するものである。上記迂回度算出手段３１は、最短距離と設計中の配線距離との比または差を迂回度として算出するようにしても良い。
【００３４】
余裕度算出手段３２は、論理回路設計のタイミング制約情報に基づき、２つの１チップ内デバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出するものである。上記余裕度算出手段３２は、２つの１チップ内デバイス間の信号伝達時間と満たすべき伝達時間の差の時間を余裕度として算出するようにしても良い。
【００３５】
１チップ内余裕度算出手段３３は、１チップに存在し、接続関係を有する全てのペアに係る１チップ内デバイス間の余裕度である１チップ内余裕度を算出するものである。
【００３６】
回路解析部１４には、出力機能部４０が接続されている。出力機能部４０には、表示データ作成手段４１と、表示制御手段４２と、表示手段４３とが備えられている。表示手段４３は、画像等を表示するディスプレイ部であり、表示制御手段４２は、表示データ作成手段４１により作成された表示データに基づく画像を表示手段４３へ表示するものである。
【００３７】
表示データ作成手段４１は、上記迂回度算出手段３１により算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成するものである。また、表示データ作成手段４１は、上記余裕度算出手段３２により算出された余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを作成するものである。
【００３８】
上記表示データ作成手段４１は、上記迂回度表示データに、算出された上記余裕度と対応する２つの１チップ内デバイスとを表す画像の元となる余裕度表示データを重ねて、迂回度・余裕度表示データを作成するものである。上記表示データ作成手段４１は、上記１チップ内余裕度算出手段３３により算出された上記１チップ内余裕度の大小に基づき１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成するものである。表示する１画面の範囲は、後に説明するパーテンションの単位とすることができ、また、１チップ内余裕度の分布を表示する場合には、１チップ内をいくつかの領域に分けて表示するようにしても良い。
【００３９】
以上のように構成された回路解析装置は、図２に示すコンピュータシステムにより構成される。即ち、ＣＰＵ等が備えられたコンピュータ本体部５１に、外部記憶装置５２と、表示装置５３と、入力装置５４とが接続された構成の装置である。
【００４０】
コンピュータ本体部５１は、ＣＰＵがプログラムにより、迂回度算出手段３１、余裕度算出手段３２、１チップ内余裕度算出手段３３、表示データ作成手段４１を実現する。
【００４１】
外部記憶装置５２には、ネットリスト２２、フロアプラン結果情報２３が記憶される。入力装置５４は、入力部１１に相当するもので、論理回路設計情報２１を入力する機能を実現するものである。論理回路設計情報２１も外部記憶装置５２に記憶されていても良く、この場合には入力装置５４からの指示に応じて取り出すように構成することができる。表示装置５３は、出力機能部４０中の表示制御手段４２と、表示手段４３とに相当する。
【００４２】
以上のように構成された回路解析装置は、図３のフローチャートによるプログラムを実行してコンピュータ本体部５１の各手段として動作する。以下、このフローチャートを参照して動作説明を行う。
【００４３】
スタートとなり、論理回路設計情報の取り込みを行い（Ｓ１１）、論理回路設計情報に基づき論理合成を行ってネットリスト２２を作成する（Ｓ１２）。次に、ネットリスト２２に基づきフロアプランを行い、フロアプラン結果情報２３を得る（Ｓ１３）。
【００４４】
次にフロアプラン結果に基づき回路解析（特にタイミング解析）を行い、解析結果の要求を取り込む（Ｓ１４）。解析結果の要求としては、迂回度の要求と、余裕度の要求と、迂回度及び余裕度の要求と、１チップ内余裕度の要求がある。迂回度の要求、余裕度の要求、迂回度及び余裕度の要求については、２つの１チップ内デバイスの識別名称あるいは１チップ内デバイスのデバイス名など１チップ内デバイスを１つに特定できる情報が入力される。この情報はデバイスと共に表示されるように構成することができる。
【００４５】
ステップ１４に続いて、迂回度の要求がなされたかを検出し（Ｓ２１）、ＹＥＳとなると、迂回度算出、迂回度表示データ作成、迂回度表示を行う（Ｓ２２）。論理回路設計の物理制約情報に基づき、２つの１チップ内デバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出し、算出された迂回度と対応する２つの１チップ内デバイスとを表す画像の元となる迂回度表示データを作成する。ここでは、最短距離と設計中の配線距離との比または差を迂回度として算出する。更に、画像を表示する表示手段に対し、上記表示データ作成手段により作成された表示データに基づく画像を表示する。
【００４６】
以上のようにして、図４に示されるような表示が行われる。本実施形態では、画像の表示においては、１チップ内における所要面積の領域を１つのパーテーションとして表示するものとする。この１つのパーテーションはコンパイルの単位であっても良い。図４においては、デバイスＢからデバイスＣまでのタイミングパスを表しており、実線が合成結果の配線経路である。 また、図４の実線の上部に記載されている数字は、破線により示される最短経路の２倍長いことを示している。迂回度を表示させることによってタイミングパスが最短経路ではなく遠回り（迂回）経路を形成していることを知ることができる。この情報からタイミングパスの周辺で配線混雑もしくはデバイスの配置混雑が起きていると推測することができる。例えば図５（ａ）のようにデバイスＢからデバイスＣまでの間に多数のデバイスが高密度に配置されているので、図５（ｂ）のようにデバイス密度を緩和するための制約を導き出すことができる。
【００４７】
ステップ２１でＮＯへ分岐した場合とステップＳ２２が終了した場合には、余裕度の要求がなされたかを検出し（Ｓ２３）、ＹＥＳとなると、余裕度算出、余裕度表示データ作成、余裕度表示を行う（Ｓ２４）。論理回路設計のタイミング制約情報に基づき、２つのデバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出し、算出された上記余裕度と対応する２つのデバイスとを表す画像の元となる余裕度表示データを作成する。ここでは、２つのデバイス間の信号伝達時間と満たすべき伝達時間の差の時間を余裕度として算出する。更に、画像を表示する表示手段に対し、上記表示データ作成手段により作成された表示データに基づく画像を表示する。
【００４８】
以上のようにして図６に示されるような表示が行われる。ここにおける余裕度とは、タイミングパスにおいて、あとどれくらい遅延が増加してもＭＥＴを保てるかを数値化したものである。ＭＥＴは、パスの始点から終点までにおいて実際に要した伝達時間(Arrival Time)と満たすべき規定時間(Required Time)を計算し、その差(Slack)が正ならばMET、負ならVIOLATEDと判定する場合の、ＭＥＴのことである。
【００４９】
図６はデバイスＢからデバイスＣまでのタイミングパスにおいて、そのタイミグパスの前後のタイミングの余裕度を表示する。図６の例では、デバイスＡからデバイスＢのタイミングパスは、更に0.543の遅延が増加してもＭＥＴであることを表し、デバイスＣからデバイスＤのタイミングパスは、更に0.230の遅延が増加してもＭＥＴであることを表している。
【００５０】
これら余裕度を表示させることによってタイミング違反を起こしている前後のタイミングパスにタイミングに余裕があることを知ることができ、この情報からデバイスＢからデバイスＣまでのタイミング最適化を強化すれば良いことが分かる。パスのタイミング最適化を強化するためには、タイミングパスごとの最適化の優先度に重みを付ける制約を導き出すことを容易にし、設計の時間短縮を図ることができる。
【００５１】
ステップ２３でＮＯへ分岐した場合とステップＳ２４が終了した場合には、迂回度及び余裕度の要求がなされたかを検出し（Ｓ２５）、ＹＥＳとなると、迂回度及び余裕度算出、迂回度及び余裕度表示データ作成、迂回度及び余裕度表示を行う（Ｓ２６）。論理回路設計の物理制約情報に基づき、２つのデバイス間の設計中の配線距離が最短距離に対して迂回している度合である迂回度を算出し、論理回路設計のタイミング制約情報に基づき、２つのデバイス間の信号伝達時間が満たすべき伝達時間に対する余裕度を算出し、上記迂回度表示データに、算出された上記余裕度と対応する２つのデバイスとを表す画像の元となる余裕度表示データを重ねて、迂回度・余裕度表示データを作成する。
【００５２】
これにより図７に示すような表示を行うことができる。即ち、迂回度と余裕度要素を個別に利用するのではなく、図７に示すように、迂回度及び余裕度を組み合わせることによってより的確な論理合成制約を作成することも可能である。 例えば、迂回度が高いパスを余裕度でも表示させた場合、図７（ａ）のようにデバイスＢからデバイスＥまでの経路が影響して迂回パスが形成されてしまったことが分かる。 この場合、図４のように配置できる割合でコントロールするのではなく、図７（ｂ）のようにデバイスを複製し迂回経路を回避する方法も導き出すことができる。 図７（ｂ）の例では図７（ａ）のデバイスＢを一つ複製するような制約を作成することが可能であることを示している。
【００５３】
ステップ２５でＮＯへ分岐した場合とステップＳ２６が終了した場合には、１チップ内余裕度の要求がなされたかを検出し（Ｓ２７）、ＹＥＳとなると、１チップ内余裕度算出、１チップ内余裕度表示データ作成、１チップ内余裕度表示を行う（Ｓ２８）。
【００５４】
１チップに存在し、接続関係を有する全てのペアに係る１チップ内デバイス間の余裕度である１チップ内余裕度を算出し、算出された上記１チップ内余裕度の大小に基づき１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成する。更に、画像を表示する表示手段に対し、上記表示データ作成手段により作成された表示データに基づく画像を表示する。
【００５５】
図８に余裕度分布画像の表示例を示す。図８のタイミングマップでは、タイミングが厳しいパスに色分けをして表示させるようにする。即ち、色の変化により、１チップ内の余裕度の分布を視覚表示する画像の元となる余裕度分布表示データを作成する。ここでは、タイミング違反の度合いを示す数値（単位は、ナノ・セカンド）と色を対応させてあり、対応表が画面に表示されている。このタイミングマップでは迂回度や余裕度のようにタイミングパス単位での表示ではなく、ブロック単位でタイミング違反の傾向を知ることができる。
【００５６】
図８では、モジュールｍｏｄＸの配置領域には赤や黄色の色で表示されている領域が広く、−０．５ｎｓ〜−１ ｎｓ程度のタイミング違反を起こしているパスが比較的多いことを示している。 これら情報から例えば図８に示すモジュールｍｏｄＸの配置領域についてタイミング最適化の優先度を上げる合成制約を導き出すことができる。
【００５７】
ステップＳ２８が終了すると、処理を終了するか判定し（Ｓ２９）、ＮＯとなるとステップＳ１５へ戻って処理を続け、ステップＳ２９においてＹＥＳへ分岐するとエンドとなる。
【符号の説明】
【００５８】
１１  入力部
１２  論理合成部
１３  フロアプラン処理部
１４  回路解析部
２１  論理回路設計情報
２２  ネットリスト
２３  フロアプラン結果情報
３１  迂回度算出手段
３２  余裕度算出手段
３３  １チップ内余裕度算出手段
４０  出力機能部
４１  表示データ作成手段
４２  表示制御手段
４３  表示手段
５１  コンピュータ本体部
５２  外部記憶装置
５３  表示装置
５４  入力装置
【図１】
2019174901.tif 000003
【図２】
2019174901.tif 000004
【図３】
2019174901.tif 000005
【図４】
2019174901.tif 000006
【図５】
2019174901.tif 000007
【図６】
2019174901.tif 000008
【図７】
2019174901.tif 000009
【図８】
2019174901.tif 000010