(57)【要約】【課題】電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることが可能な、電子放出素子を提供する。【解決手段】本発明の電子放出素子１００は、金属または半導体からなる下部電極基板１０１と、下部電極基板の一方の主面１０１ａに形成された第一絶縁体層１０２と、第一絶縁体層１０２上に形成された電子透過電極層１０３と、電子透過電極層１０３上に形成された上部電極層１０４と、を備え、第一絶縁体層１０２が上層側に突出部１０２ａを有し、突出部１０２ａと重なる領域に上部電極層１０４が形成されており、各層の積層方向Ｌからの平面視において、電子透過電極層１０３が、第一絶縁体層１０２に含まれる欠陥部Ｐと重なる位置に貫通孔１０３ａを有する。【選択図】図１
2019212567.tif 000002
【特許請求の範囲】
【請求項１】
金属または半導体からなる下部電極基板と、
前記下部電極基板の一方の主面に形成された第一絶縁体層と、
前記第一絶縁体層上に形成された電子透過電極層と、
前記電子透過電極層上に形成された上部電極層と、を備え、
前記第一絶縁体層が上層側に突出部を有し、前記突出部と重なる領域に前記上部電極層が形成されており、
各層の積層方向からの平面視において、前記電子透過電極層が、前記第一絶縁体層に含まれる欠陥部と重なる位置に貫通孔を有することを特徴とする電子放出素子。
【請求項２】
前記欠陥部が、単数の欠陥からなる第１欠陥部、複数の欠陥からなる第二欠陥部のいずれかであり、
前記積層方向からの平面視において、前記貫通孔が、前記第一欠陥部からの距離が１μｍ以下となる領域、または、前記二欠陥部からの距離が１μｍ以下となる領域と重なっていることを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記貫通孔の内部に第二絶縁体層が形成されていることを特徴とする請求項１または２のいずれかに記載の電子放出素子。
【請求項４】
請求項１〜３のいずれか一項に記載の電子放出素子の製造方法であって、
前記下部電極基板の一方の主面に、電子放出領域を他の領域より薄くした第一絶縁体層を形成する工程と、
前記第一絶縁体層上に電子透過電極層を形成する工程と、
前記電子透過電極層のうち、前記他の領域と重なる部分の上に上部電極層を形成する工程と、
前記下部電極基板と前記上部電極層との間に電圧を印加する工程と、を有することを特徴とする電子放出素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子とその製造方法に関する。
【背景技術】
【０００２】
近年、ナノスケールの電子放出素子に注目が集まっている。電子放出素子によって放出される電子の輸送媒体は真空である。そのため、電子放出素子は、チャネルでの電子散乱がなく高速動作が可能であるという特徴、低温から３００℃以上の高温でも動作可能であるという特徴、耐放射線特性に優れているという特徴を有する。これらの特徴により、電子放出素子は、ＣＭＯＳを補完するデバイスとして期待されている（例えば、非特許文献１参照）。
【０００３】
電子放出素子としては、ナノサイズの針状の金属陰極構造を有するもの、ＭＩＳ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造およびＭＩＭ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｍｅｔａｌ）構造を有する平面型のもの等が知られている（例えば、特許文献１〜３、非特許文献２、３参照）。平面型の電子放出素子は、放出電子の安定性が高い、放出電子の直進性が高い、１０Ｖ以下の低電圧で動作可能、既存の半導体プロセスで作製可能、低真空でも安定動作可能、電子を面放出できる等の特徴を有している。
【０００４】
このような背景の下、本発明者らは、特許文献４において、上部電極にグラフェンを用いることにより、高効率の電子放出を可能とする電子放出素子（電子源）の構造について開示している。図５は、この電子放出素子４００の構成を模式的に示す断面図である。電子放出素子４００は、下部電極基板４０１、絶縁体層４０２、および電子透過電極層４０３より構成される。電子透過電極層４０３の材料には、１層のグラフェンもしくは数層程度のグラファイトが用いられている。絶縁体層４０２は、その一部分の厚さが５ｎｍ〜２０ｎｍとなるように形成されており、電子放出面４０５として機能する。電子放出面以外の部分の絶縁体層４０２は、通常は電子放出面よりも厚く設計されており、数十から数百ｎｍ程度の厚さとなっている。電子透過電極層４０３のうち、電子放出面４０５と重ならない部分の上には、電圧を印加するための上部電極層４０４が形成されている。
【０００５】
下部電極基板４０１と上部電極層４０４との間に５Ｖから２０Ｖ程度の電圧を印加すると、絶縁体層４０２に形成されるポテンシャル障壁が薄くなり、下部電極基板４０１中の電子が量子力学的トンネル効果により、絶縁体層４０２のコンダクションバンドにトンネリングする。絶縁体層４０２のコンダクションバンドに出た電子は、格子振動の散乱によってエネルギーの一部を失うが、電子透過電極層４０３の仕事関数より高いエネルギーを有する電子は、電子透過電極層４０３を通り抜けて真空中に放出される。放出される電子は、印加電圧に対して指数関数的に増加することが知られている。このことは、逆に言うと、電子透過電極層４０３に印加する電圧が少し下がっただけでも、放出される電子の数が指数関数的に減少することになる。
【０００６】
下部電極基板４０１から絶縁体層４０２へトンネリングする全電流をＩｃとし、全電流Ｉｃのうち電子透過電極層３０３に回収される電流をＩｄとし、真空中に放出される電流をＩｅとすると、Ｉｃ＝Ｉｄ＋Ｉｅが成り立ち、Ｉｅ／Ｉｃを電子放出効率という。絶縁体層４０２に欠陥が存在する場合、トンネリングには依らずに絶縁体層４０２を流れるリーク電流が存在する。リーク電流はＩｃを増加させるが、リーク電流を構成する電子はエネルギーを有していないので、放出電流Ｉｅに寄与することはない。したがって、絶縁体層４０２に欠陥が存在する場合には、電子放出効率が下がることになる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２４４７３５号公報
【特許文献２】特開２００３−１６２９５６号公報
【特許文献３】特開２００１−２３５１１号公報
【特許文献４】特開２０１７−４５６３９号公報
【特許文献５】特許第５２００２４０号公報
【特許文献６】特願２０１７−１９７９２３号
【非特許文献】
【０００８】
【非特許文献１】Ｈ．Ｈ．Ｂｕｓｔａ，Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．２，（１９９２）４３−７４．
【非特許文献２】Ｋ．Ｙｏｋｏｏ  ｅｔ  ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｎｏｌ．Ｂ  １１，（１９９３）４２９−４３２．
【非特許文献３】Ｔ．Ｋｕｓｕｎｏｋｉ  ｅｔ  ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３２，（１９９３）Ｌ１６９５−Ｌ１６９７.
【非特許文献４】久保田裕康「６５ナノ時代のシリコン材料技術」
【発明の概要】
【発明が解決しようとする課題】
【０００９】
電子放出面が１０ｍｍφ程度の大きい面積を有するデバイス（大面積デバイス）を製造する場合、１００μｍφ程度の小さい面積を有するデバイスを製造する場合に比べて、歩留まりが著しく低下してしまうことが知られている。本発明者が鋭意研究を重ねた結果、大面積デバイスの歩留まりの低下は、絶縁体層中に存在する欠陥によってリーク電流が増大し、そのリーク電流によって上部電極の電位が下がり、適切な電圧が印加できず、電子放出が妨げられてしまうことに起因していることが明らかとなった。
【００１０】
下部電極基板としてシリコン基板を用い、絶縁体層としてシリコン基板に形成される熱酸化膜を用いる場合、熱酸化を行う工程で不純物等に起因して発生する欠陥が問題となるが、シリコン結晶中にはじめから存在する欠陥も問題となる。非特許文献４に開示されているように、通常のシリコン結晶中には、シリコンが溶融状態から冷えて固体になる際に発生する酸素析出物に起因する欠陥が、１０８個／ｃｍ３程度存在する。絶縁体層２２の厚さが１０ｎｍ（＝１０−６ｃｍ）の場合には、１ｃｍ２当たりに１００個の欠陥が存在することになる。
【００１１】
本発明は上記事情に鑑みてなされたものであり、電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることが可能な、電子放出素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明は以下の手段を採用している。
【００１３】
（１）本発明の一態様に係る電子放出素子は、金属または半導体からなる下部電極基板と、前記下部電極基板の一方の主面に形成された第一絶縁体層と、前記第一絶縁体層上に形成された電子透過電極層と、前記電子透過電極層上に形成された上部電極層と、を備え、前記第一絶縁体層が上層側に突出部を有し、前記突出部と重なる領域に前記上部電極層が形成されており、各層の積層方向からの平面視において、前記電子透過電極層が、前記第一絶縁体層に含まれる欠陥部と重なる位置に貫通孔を有する。
【００１４】
（２）前記（１）に記載の電子放出素子において、前記欠陥部が、単数の欠陥からなる第１欠陥部、複数の欠陥からなる第二欠陥部のいずれかであり、前記積層方向からの平面視において、前記貫通孔が、前記第一欠陥部からの距離が１μｍ以下となる領域、または、前記二欠陥部からの距離が１μｍ以下となる領域と重なっていることが好ましい。
【００１５】
（３）前記（１）または（２）のいずれかに記載の電子放出素子において、前記貫通孔の内部に第二絶縁体層が形成されていてもよい。
【００１６】
（４）本発明の一態様に係る電子放出素子の製造方法は、前記（１）〜（３）のいずれか一つに記載の電子放出素子の製造方法であって、前記下部電極基板の一方の主面に、電子放出領域を他の領域より薄くした第一絶縁体層を形成する工程と、前記第一絶縁体層上に電子透過電極層を形成する工程と、前記電子透過電極層のうち、前記他の領域と重なる部分の上に上部電極層を形成する工程と、前記下部電極基板と前記上部電極層との間に電圧を印加する工程と、を有する。
【発明の効果】
【００１７】
本発明の電子放出素子では、電子透過電極層が、絶縁体層中の欠陥と重なる領域を避けて形成されており、欠陥を経由したリーク電流の発生を抑えることができる。したがって、本発明の電子放出素子では、電子透過電極層に印加される電圧が、欠陥の影響によって低下するのを抑えることができる。
【図面の簡単な説明】
【００１８】
【図１】（ａ）本発明の第一実施形態に係る電子放出素子を、上部電極層側から見た平面図である。（ｂ）（ａ）の電子放出素子の断面図である。
【図２】（ａ）〜（ｆ）第一実施形態に係る電子放出素子の製造過程における断面図である。
【図３】（ａ）本発明の第二実施形態に係る電子放出素子を、上部電極層側から見た平面図である。（ｂ）（ａ）の電子放出素子の断面図である。
【図４】本発明の第三実施形態に係る電子放出素子の断面図である。
【図５】従来の電子放出素子の断面図である。
【発明を実施するための形態】
【００１９】
以下、本発明を適用した実施形態に係る電子放出素子について、図面を用いて詳細に説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
【００２０】
＜第一実施形態＞
（電子放出素子）
図１（ａ）は、本発明の第一実施形態に係る電子放出素子１００を、上部電極層側から見た平面図である。図１（ｂ）は、図１（ａ）の電子放出素子１００のＡＡ’線における断面図である。電子放出素子１００は、下部電極基板１０１と、下部電極基板の一方の主面１０１ａに形成された第一絶縁体層１０２と、第一絶縁体層１０２上に形成された電子透過電極層１０３と、電子透過電極層１０３上に形成された上部電極層１０４と、を備えている。
【００２１】
下部電極基板１０１は、金属または半導体の材料からなる。金属の材料としては、例えば、金、銀、アルミニウム、チタン等が挙げられる。半導体の材料としては、例えば、シリコン等が挙げられる。半導体の材料を用いる場合、電子を放出しやすくする観点から、高ドープのｎ型シリコン等を選択することが望ましい。
【００２２】
第一絶縁体層１０２は、下部電極基板の一方の主面１０１ａのほぼ全体を覆うように形成されている。第一絶縁体層１０２の材料としては、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２等が挙げられる。
【００２３】
第一絶縁体層１０２は、電子放出素子１００を動作させた際の電子放出領域１０５に薄膜部を有し、電子放出領域を除いた領域において、上層側（電子透過電極層１０３側）に突出部１０２ａを有する。第一絶縁体層１０２は、突出部１０２ａを有する領域において、電子放出領域より厚く形成されている。
【００２４】
第一絶縁体層１０２の薄膜部の厚さは、５ｎｍ〜３０ｎｍであることが望ましく、５〜１５ｎｍであればより望ましい。また、突出部１０２ａを有する厚膜部における第一絶縁体層１０２の厚さは、１００ｎｍ〜１０００ｎｍであることが望ましく、１００ｎｍ〜５００ｎｍであればより望ましい。
【００２５】
薄膜部を薄く形成することにより、下部電極基板１０１から放出される電子が、第一絶縁体層１０２において散乱されるのを抑えることができる。さらに、薄膜部をトンネリングしようとする放出電子にとって、エネルギー障壁が小さくなるため、トンネリングに必要な電圧を低くすることができる。
【００２６】
第一絶縁体層１０２の内部には、単数または複数の欠陥部Ｐが存在する。この欠陥部Ｐには、下部電極基板１０１に存在する欠陥に起因し、第一絶縁体層１０２の形成初期の段階で発生する初期欠陥、第一絶縁体層１０２の形成過程において、様々なプロセス条件に起因して発生するプロセス欠陥等が含まれる。これらの欠陥の存在は、原子間力顕微鏡（ＡＦＭ）等を用いて確認することができる。
【００２７】
電子透過電極層１０３は、少なくとも第一絶縁体層１０２の薄膜部のうち欠陥部Ｐを除いた部分の表面、望ましくは第一絶縁体層１０２の表面全体のうち欠陥部Ｐを除いた大部分を覆うように形成されている。電子透過電極層１０３は、高い電子透過性能を有するように薄く形成されていることが望ましく、厚さが７ｎｍ以下であることがより望ましく、原子一層分程度であればさらに望ましい。
【００２８】
各層の積層方向Ｌからの平面視において、電子透過電極層１０３は、第一絶縁体層１０２に含まれる欠陥部Ｐおよびその近傍と重なる位置に、貫通孔１０３ａを有する。本実施形態では、欠陥部Ｐのそれぞれが、単数の欠陥からなる第１欠陥部Ｐ１であるとする。積層方向Ｌからの平面視において、貫通孔１０３ａは、第一欠陥部Ｐ１からの距離が約１μｍ以下となる略円形の領域と重なっている。
【００２９】
また、電子透過電極層１０３は、電気抵抗が高いことが望ましく、シート抵抗が１０ｋΩ／□程度であればより望ましい。このような電気抵抗を満足するように、第一絶縁体層１０２の段差のある領域をひずみやシワを生じさせることなく覆うために、電子透過電極層１０３は、単結晶よりも多結晶で構成される方が望ましく、１つの結晶の大きさ（グレインサイズ）が、２００ｎｍから５００ｎｍ程度であることが望ましい。
【００３０】
電子透過電極層１０３の材料としては、例えば、電子の透過確率が高く、電気抵抗が高い多結晶のグラフェン、グラファイト等が挙げられる。
【００３１】
上部電極（コンタクト電極）層１０４は、放出電子の透過を阻害しないように、電子放出領域外、すなわち、第一絶縁体層の突出部１０２ａを有する領域の上に形成されている。第一絶縁体層の突出部１０２ａと上部電極層１０４との間には、電子透過電極層１０３が挟まれる場合もある。上部電極層１０４は、電子透過電極１０３への通電をサポートするのものであり、かつ、後述するように、欠陥の影響による電位低下を抑えるものである。
【００３２】
上部電極層１０４の材料としては、高い導電性を有するものであればよく、例えば、金、銀、アルミニウム、クロム、チタン、ニッケル、またはこれらの積層体等が挙げられる。
【００３３】
（電子放出素子の製造方法）
電子放出素子１００の製造方法の一例について、図２（ａ）〜（ｆ）を用いて説明する。電子放出素子１００は、主に、次の工程（Ａ）〜（Ｆ）を経て製造することができる。
【００３４】
（Ａ）まず、図２（ａ）に示すように、下部電極基板１０１の一方の主面１０１ａに、十分な絶縁性能を有する厚さ（３００ｎｍ程度）の第一絶縁体層（絶縁膜）１０２を形成する。第一絶縁体層１０２の形成方法としては、特に制限されることはないが、例えば、熱酸化法、化学気相合成（ＣＶＤ）法、陽極酸化法等が挙げられる。
【００３５】
例えば、下部電極基板１０１に高ドープのｎ型シリコンを用いた場合には、ｎ型シリコン基板の表面を８００℃〜１１００℃程度の高温で熱酸化処理することにより、第一絶縁体層１０２として緻密なＳｉＯ２膜を形成することができる。また、下部電極基板１０１にアルミニウム基板を用いた場合には、アルミニウム基板の表面を陽極酸化することにより、第一絶縁体層１０２としてアルミナ層を形成することができる。あるいは、公知のスパッタ等の方法で第一絶縁体層１０２を形成してもよい。
【００３６】
（Ｂ）次に、第一絶縁体層１０２のうち、電子放出領域１０５と重なる部分１０２Ｂをエッチングし、図２（ｂ）に示すように、下部電極基板の一方の主面１０１ａを露出させる。エッチングする方法としては、下地となる下部電極基板１０１に対してダメージを与えない方法が望ましく、例えば、緩衝フッ酸によるエッチングが挙げられる。
【００３７】
（Ｃ）次に、工程（Ｂ）を経た被処理体に対し、可能な限り欠陥を減らすためにＲＣＡ洗浄等の洗浄処理を行った上で、熱酸化を行い、図２（ｃ）に示すように、下部電極基板の一方の主面１０１ａの露出した部分に、第一絶縁体層の薄膜部分１０２Ｃ（１０２）を形成する。ここでの熱酸化は、例えば電気炉等を用いて行うことができ、処理温度、処理時間については、形成される第一絶縁体層１０２Ｃの厚さが、４ｎｍ〜２０ｎｍ程度になるように調整することが望ましい。
【００３８】
第一絶縁体層１０２Ｃが４ｎｍよりも薄い場合には、下部電極基板１０１とこの後に形成する電子透過電極層１０３との間に、十分な電圧を印加する前にトンネル電流が流れる。電子透過電極層１０３の電位が仕事関数よりも低い状態でトンネル電流が流れても、トンネル電流中の電子はエネルギーが低く、電子透過電極層１０３を透過することができないので、その分の電子放出が得られない。したがって、第一絶縁体層１０２Ｃの厚さは４ｎｍ以上であることが望ましい。
【００３９】
第一絶縁体層１０２Ｃが２０ｎｍよりも厚い場合には、トンネリングした電子の第一絶縁体層１０２Ｃ中での移動距離が長くなり、移動の間に格子振動の散乱の影響を受けてエネルギーを失ってしまう。したがって、この場合にも仕事関数以上のエネルギーを有する電子が減ってしまい、電子放出効率が悪くなる。本発明者らが研究を重ねた結果によれば、第一絶縁体層１０２Ｃの厚さは、２０ｎｍ以下であることが望ましく、１０ｎｍ以下であればより望ましい。
【００４０】
工程（Ｃ）を経た時点で、第一絶縁体層１０２は、電子放出領域１０５が他の領域より薄くなっている。言い換えると、第一絶縁体層１０２は、電子放出領域と重なる薄膜部分１０２Ｃと、後で形成される上部電極と重なる厚膜部分１０２Ａとで構成され、両者の間に段差が形成された状態となる。厚膜部分１０２Ａは、図１に示す突出部１０２ａに相当する。
【００４１】
（Ｄ）次に、ガリウム蒸気とメタンガスの混合雰囲気に曝すことにより、図２（ｄ）に示すように、工程（Ｃ）を経て形成されている第一絶縁体層１０２上に、電子透過電極層１０３を形成する。処理温度、処理時間については、形成される電子透過電極層１０３の厚さが、０．３ｎｍ〜１０ｎｍ程度になるように調整することが望ましい。
【００４２】
（Ｅ）次に、図２（ｅ）に示すように、電子透過電極層１０３の表面のうち、第一絶縁体層１０２の厚膜部分１０２Ａと重なる位置にのみ、上部電極１０４を形成する。
【００４３】
上部電極１０４の形成方法としては、二通りの方法が考えられる。一つは、全面に上部電極層１０４を構成する金属の膜を形成した後、電子放領域１０５と重なる部分のみを、フォトリソグラフィーを用いてパターンニング・エッチングする方法である。もう一つは、フォトリソグラフィーにより電子放出領域１０５上にフォトレジストを塗布した上で、上部電極層１０４を構成する金属の膜を形成し、最後にフォトレジストを溶液で溶かして、上部電極層１０４の上の金属の膜をリフトオフする方法である。
【００４４】
どちらの方法でも構わないが、電子透過電極層１０３の電子放出領域１０５と重なる部分は非常に薄いので、エッチングを行う際に、この部分にダメージが入らないようにする。例えば、電子透過電極層１０３がグラフェン、グラファイトからなる場合には、これをエッチングしないような酸・アルカリ等を用いる方法が挙げられる。プラズマ等によるドライエッチングは行わないことが望ましい。
【００４５】
一方、リフトオフによる方法では、電子放出領域１０５と重なる部分に塗布したフォトレジストを完全に除去することが望ましい。フォトレジストの有機物成分が電子放出面上に残渣として残っていると、電子放出効率が低下する。本発明者らが行った実験では、有機溶剤によりフォトレジストを除去した後、真空中にて約３００℃で加熱することにより、有機物成分の残らない正常な電子放出面が得られている。
【００４６】
上部電極層１０４の材料については、特に制限はされないが、電子透過電極層１０３がグラフェン、グラファイトからなる場合、それに対する付着力の強い材料であることが望ましく、例えば、グラフェンの膜を形成する際の触媒金属、具体的には、鉄、コバルト、ニッケル等が挙げられる。その他にも、一般的に付着力の強い材料、例えば、クロム、チタン等も挙げられる。上部電極１０４は、グラフェンに接する部分にのみ、これらの金属の膜を薄く形成し、その上に他の金属の膜を形成したような、二層構造を有するものであってもよい。
【００４７】
（Ｆ）最後に、工程（Ｅ）を経た被処理体において、下部電極基板１０１と上部電極層１０４との間に、１０Ｖ〜２０Ｖ程度の高めの電圧を印加する。これにより、電子透過電極層１０３のうち、欠陥部Ｐと重なる部分１０３ｂのみにリーク電流が流れ、この部分１０３ｂが局所的に加熱されて導電性を失う。印加する電圧によっては、この部分１０３ｂを消失させることもできる。図１（ｂ）では、部分１０３ｂが消失した場合の状態を例示しているが、図２（ｆ）では、部分１０３ｂを消失せずに導電性を失った場合の状態を例示している。工程（Ａ）〜（Ｆ）を経ることにより、本実施形態の電子放出素子１００を得ることができる。
【００４８】
以上のように、本実施形態に係る電子放出素子１００では、電子透過電極層１０３が、第一絶縁体層１０２中の欠陥と重なる領域を避けて形成されており、欠陥を経由したリーク電流の発生を抑えることができる。したがって、本実施形態に係る電子放出素子１００では、電子透過電極層１０３に印加される電圧が、欠陥の影響によって低下するのを抑えることができる。
【００４９】
＜第二実施形態＞
図３（ａ）は、本発明の第二実施形態に係る電子放出素子２００を、上部電極層側から見た平面図である。図３（ｂ）は、図３（ａ）の電子放出素子２００のＡＡ’線における断面図である。
【００５０】
電子放出素子２００の第一絶縁体層１０２中には、欠陥部Ｐとして、単数の欠陥からなる第一欠陥部Ｐ１と複数の欠陥（欠陥群）からなる第２欠陥部Ｐ２の両方が存在している。それに合わせて、電子透過電極層１０３には、第一欠陥部Ｐ１、第二欠陥部Ｐ２と重なるそれぞれの位置に、貫通孔１０３ａが形成されている。その他の構成については、上述した電子放出素子１００の構成と同様であり、電子放出素子１００と同等の効果を奏することができる。電子放出素子１００と同じ構成箇所については、形状の違いによらず、同じ符号で示している。
【００５１】
積層方向Ｌからの平面視において、貫通孔１０３ａは、第一欠陥部Ｐ１からの距離が１μｍ以下となる領域、または、第二欠陥部Ｐ２からの距離が１μｍ以下となる領域と重なっていることが望ましい。この場合、第一欠陥部Ｐ１同士の距離、第二欠陥部Ｐ２同士の距離、第一欠陥部Ｐ１と第二欠陥部Ｐ２との距離は、いずれも１μｍより大きいとする。そして、第二欠陥部Ｐ２を構成する複数の欠陥同士の距離は、１μｍ未満であるとする。
【００５２】
なお、第一実施形態では、欠陥部Ｐのそれぞれが第１欠陥部Ｐ１である場合について例示し、本実施形態では、欠陥部Ｐのそれぞれが、第１欠陥部Ｐ１か第２欠陥部Ｐ２のいずれかである場合について例示したが、欠陥部Ｐのそれぞれが第２欠陥部Ｐ２であってもよい。
【００５３】
＜第三実施形態＞
図４は、本発明の第三実施形態に係る電子放出素子３００の断面図である。電子放出素子３００では、電子透過電極層の貫通孔１０３ａの内部に第二絶縁体層１０６が形成されている。その他の構成については、上述した電子放出素子１００の構成と同様であり、電子放出素子１００と同等の効果を奏することができる。電子放出素子１００と同じ構成箇所については、形状の違いによらず、同じ符号で示している。
【００５４】
第二絶縁体層１０６の材料としては、例えば、ＳｉＯ２、Ａｌ２Ｏ３、ＴｉＯ２等が挙げられる。第二絶縁体層１０６の材料は、第一絶縁体層１０２の材料と同じであってもよいし、異なっていてもよい。第二絶縁体層１０６は、ＣＶＤ法、スッパリング法等の公知の方法を用いて形成することができる。
【符号の説明】
【００５５】
１００、２００、３００、４００・・・電子放出素子
１０１、４０１・・・下部電極基板
１０２、４０２・・・第一絶縁体層
１０２ａ・・・突出部
１０２Ａ・・・厚膜部分
１０２Ｂ・・・第一絶縁体層のエッチング部分
１０２Ｃ・・・薄膜部分
１０３、４０３・・・電子透過電極層
１０３ａ・・・貫通孔
１０３ｂ・・・欠陥部と重なる部分
１０４、４０４・・・上部電極層１０２ａ・・・突出部
１０５、４０５・・・電子放出領域
１０６・・・第二絶縁体層
Ｌ・・・積層方向
Ｐ・・・欠陥部
Ｐ１・・・第一欠陥部
Ｐ２・・・第二欠陥部
【図１】
2019212567.tif 000003
【図２】
2019212567.tif 000004
【図３】
2019212567.tif 000005
【図４】
2019212567.tif 000006
【図５】
2019212567.tif 000007