(57)【要約】      （修正有）【課題】単一アンテナ経由の同時信号送受信のためのコンパクトで低コストな順次切替型バルク弾性波（ＢＡＷ）遅延線サーキュレータを提供する。【解決手段】サーキュレータ回路１２は、送信（ＴＸ）ポート２０、受信（ＲＸ）ポート２４及びアンテナポート２２を含む。アンテナ切替回路３０は、アンテナポート２２を２つ以上のＢＡＷ遅延線２６、２８に選択的に結合し、ＴＸ／ＲＸ切替回路３２は、ＢＡＷ遅延線２６、２８をＴＸポート２０またはＲＸポート２４に選択的に結合する。ＢＡＷ遅延線２６、２８は、アンテナ切替回路３０、ＴＸスイッチ３４及びＲＸスイッチ３６が順次切り替えられ、ＴＸ信号をＴＸポート２０からアンテナポート２２にルーティングしＲＸ信号をアンテナポート２２からＲＸポート２４にルーティングするのに十分な時間、ＴＸ信号及びＲＸ信号を格納するためのメモリとして機能する。【選択図】図４
2019220948.tif 000002
【特許請求の範囲】
【請求項１】
送信（ＴＸ）ポートと、
受信（ＲＸ）ポートと、
アンテナポートと、
第１のバルク弾性波（ＢＡＷ）遅延線と、
第２のＢＡＷ遅延線と、
前記アンテナポート、前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の間で結合され、かつ、前記アンテナポートを前記第１のＢＡＷ遅延線または前記第２のＢＡＷ遅延線に選択的に接続するように構成されているアンテナ切替回路と、
ＴＸ／ＲＸ切替回路であって、
前記ＴＸポートを前記第１のＢＡＷ遅延線または前記第２のＢＡＷ遅延線に選択的に接続し、
前記ＲＸポートを前記第１のＢＡＷ遅延線または前記第２のＢＡＷ遅延線に選択的に接続するように構成されている、
前記ＴＸ／ＲＸ切替回路と、
を備える、半導体ベースのサーキュレータ回路。
【請求項２】
前記半導体ベースのサーキュレータ回路が、全二重サーキュレータである、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項３】
前記ＴＸ／ＲＸ切替回路が、
前記ＴＸポート、前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の間で結合され、かつ、前記ＴＸポートを前記第１のＢＡＷ遅延線または前記第２のＢＡＷ遅延線に選択的に接続するように構成されているＴＸスイッチと、
前記ＲＸポート、前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の間で結合され、かつ、前記ＲＸポートを前記第１のＢＡＷ遅延線または前記第２のＢＡＷ遅延線に選択的に接続するように構成されているＲＸスイッチと、
を備える、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項４】
前記ＴＸスイッチ及び前記ＲＸスイッチが、
前記ＴＸスイッチが前記ＴＸポートを前記第１のＢＡＷ遅延線に結合するとき、前記ＲＸスイッチが前記ＲＸポートを前記第２のＢＡＷ遅延線に結合し、
前記ＴＸスイッチが前記ＴＸポートを前記第２のＢＡＷ遅延線に結合するとき、前記ＲＸスイッチが前記ＲＸポートを前記第１のＢＡＷ遅延線に結合するように、同時に切り替えられる、請求項３に記載の半導体ベースのサーキュレータ回路。
【請求項５】
前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の各々が、前記アンテナ切替回路の切替え時間より大きい信号遅延時間を導入する、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項６】
前記アンテナ切替回路の前記切替え時間が、０．５ナノ秒（ｎｓ）〜５０ｎｓである、請求項５に記載の半導体ベースのサーキュレータ回路。
【請求項７】
前記アンテナ切替回路が半導体スイッチを備える、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項８】
前記アンテナ切替回路がガリウムヒ素（ＧａＡｓ）トランジスタベースのスイッチを備える、請求項７に記載の半導体ベースのサーキュレータ回路。
【請求項９】
前記アンテナ切替回路が窒化ガリウム（ＧａＮ）トランジスタベースのスイッチを備える、請求項７に記載の半導体ベースのサーキュレータ回路。
【請求項１０】
前記アンテナ切替回路がシリコンオンインシュレータ（ＳＯＩ）を備える、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項１１】
前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の各々が、ＢＡＷ共振器を備える、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項１２】
前記ＴＸポートが、ＴＸ処理回路に結合され、
前記ＲＸポートが、ＲＸ処理回路に結合される、請求項１に記載の半導体ベースのサーキュレータ回路。
【請求項１３】
送信（ＴＸ）処理回路と、
受信（ＲＸ）処理回路と、
アンテナと、
前記アンテナと前記ＲＸ処理回路の間でＲＸ信号を同時に交換し、前記ＴＸ処理回路と前記アンテナの間でＴＸ信号を交換するように構成されているサーキュレータ回路であって、
第１のバルク弾性波（ＢＡＷ）遅延線、
第２のＢＡＷ遅延線、
前記アンテナ、前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の間で結合されているアンテナ切替回路、及び
前記ＴＸ処理回路、前記ＲＸ処理回路、前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の間で結合されているＴＸ／ＲＸ切替回路を備える、
前記サーキュレータ回路と、
を備える、無線周波数（ＲＦ）トランシーバ。
【請求項１４】
第１の時間において、
前記アンテナ切替回路が、前記アンテナからの前記ＲＸ信号を前記第１のＢＡＷ遅延線に結合し、
前記ＴＸ／ＲＸ切替回路が、前記ＴＸ処理回路からの前記ＴＸ信号を前記第２のＢＡＷ遅延線に結合する、請求項１３に記載のＲＦトランシーバ。
【請求項１５】
前記第１の時間後の第２の時間において、
前記アンテナ切替回路が、前記第１のＢＡＷ遅延線からの前記ＴＸ信号を前記アンテナに結合し、
前記ＴＸ／ＲＸ切替回路が、前記第２のＢＡＷ遅延線からの前記ＲＸ信号を前記ＲＸ処理回路に結合する、請求項１４に記載のＲＦトランジスタ。
【請求項１６】
前記第１のＢＡＷ遅延線及び前記第２のＢＡＷ遅延線の各々が、前記第１の時間と前記第２の時間の間の信号遅延時間であって、前記アンテナ切替回路の第１の切替え時間及び前記ＴＸ／ＲＸ切替回路の第２の切替え時間より大きい、前記信号遅延時間を導入する、請求項１５に記載のＲＦトランシーバ。
【請求項１７】
送信（ＴＸ）処理回路を第１のバルク弾性波（ＢＡＷ）遅延線に結合することと、
アンテナを第２のＢＡＷ遅延線に結合することと、
第１の遅延後、前記アンテナを前記第１のＢＡＷ遅延線に結合することと、
前記第１の遅延後、受信（ＲＸ）処理回路を前記第２のＢＡＷ遅延線に結合することと、
を含む、無線周波数（ＲＦ）トランシーバを動作する方法。
【請求項１８】
前記第１の遅延中、第１のＴＸ信号を前記第１のＢＡＷ遅延線に格納することと、
前記第１の遅延中、第１のＲＸ信号を前記第２のＢＡＷ遅延線に格納することと、
をさらに含む、請求項１７に記載の方法。
【請求項１９】
前記第１の遅延後の第２の遅延中、第２のＴＸ信号を前記第１のＢＡＷ遅延線に格納することと、
前記第１の遅延後の前記第２の遅延中、第２のＲＸ信号を前記第１のＢＡＷ遅延線に格納することと、
前記第２の遅延後、前記アンテナを前記第１のＢＡＷ遅延線に結合することと、
前記第２の遅延後、前記ＲＸ処理回路を前記第１のＢＡＷ遅延線に結合することと、
をさらに含む、請求項１８に記載の方法。
【請求項２０】
前記第１の遅延後の第２の遅延中、第２のＴＸ信号を前記第２のＢＡＷ遅延線に格納することと、
前記第１の遅延後の前記第２の遅延中、第２のＲＸ信号を前記第１のＢＡＷ遅延線に格納することと、
前記第２の遅延後、前記アンテナを前記第２のＢＡＷ遅延線に結合することと、
前記第２の遅延後、前記ＲＸ処理回路を前記第１のＢＡＷ遅延線に結合することと、
をさらに含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、無線周波数（ＲＦ）サーキュレータに関し、より詳細には、半導体ベースのＲＦサーキュレータに関する。
【背景技術】
【０００２】
無線周波数（ＲＦ）トランシーバシステムにおいて、単一アンテナ経由の同時信号送受信を可能にするために磁気サーキュレータが頻繁に用いられる。磁気サーキュレータは、信号を、送信（ＴＸ）ポート、アンテナポート、受信（ＲＸ）ポートの間で、ＴＸポートとＲＸポートの間に隔離をもたらしながら、ルーティングする。磁気サーキュレータは永久磁石を含み、それは、信号を１方向に沿ってその材料を通過させて、信号がＴＸポートからアンテナポートにかつアンテナポートからＲＸポートに移動するようにする。
【０００３】
磁気サーキュレータのサイズは、それを通って伝搬する信号の周波数に反比例するものであり、より低い周波数用途の場合、非常に大きくなり得る。したがって、広帯域ＲＦトランシーバにおける磁気サーキュレータは、より大きい永久磁石を用いるので、巨大かつ高価になり得る。
【発明の概要】
【０００４】
本開示は、順次切替型バルク弾性波（ＢＡＷ）遅延線サーキュレータに関する。サーキュレータ回路には、単一アンテナ経由の同時信号送受信のためのコンパクトで低コストな解決策を提供するために、半導体コンポーネントが実装される。例えば、サーキュレータ回路は、送信（ＴＸ）ポート、受信（ＲＸ）ポート及びアンテナポートを含み得る。アンテナ切替回路は、アンテナポートを２つ以上の遅延線に選択的に結合し、ＴＸスイッチ及びＲＸスイッチは、遅延線をＴＸポート及びＲＸポートそれぞれに選択的に結合する。遅延線は、アンテナ切替回路、ＴＸスイッチ及びＲＸスイッチが順次切り替えられ、ＴＸ信号をＴＸポートからアンテナポートにルーティングしＲＸ信号をアンテナポートからＲＸポートにルーティングするのに十分な時間、ＴＸ信号及びＲＸ信号を格納するためのメモリとして機能する。
【０００５】
遅延線の各々は、対向する導電層の間に圧電膜を含むＢＡＷ遅延線であり、ＢＡＷ共振器であってもよい。ＢＡＷ遅延線は、少なくともアンテナ切替回路、ＴＸスイッチ及びＲＸスイッチの切替え時間の間、ＴＸ信号及びＲＸ信号それぞれを遅延させるコンパクトメモリを提供する。加えて、ＢＡＷ遅延線は、サーキュレータ回路の性能、製造及びサイズを向上させるために、共通の半導体基板上に製造することができる。
【０００６】
例示的な態様において、半導体ベースのサーキュレータ回路が提供される。半導体ベースのサーキュレータ回路は、ＴＸポート、ＲＸポート及びアンテナポートを含む。半導体ベースのサーキュレータ回路はまた、第１のＢＡＷ遅延線、第２のＢＡＷ遅延線、ならびにアンテナポートと第１のＢＡＷ遅延線及び第２のＢＡＷ遅延線の間で結合されているアンテナ切替回路も含む。アンテナ切替回路は、アンテナポートを第１のＢＡＷ遅延線または第２のＢＡＷ遅延線に選択的に接続するように構成されている。半導体ベースのサーキュレータはまた、ＴＸポートを第１のＢＡＷ遅延線または第２のＢＡＷ遅延線に選択的に接続し、かつＲＸポートを第１のＢＡＷ遅延線または第２のＢＡＷ遅延線に選択的に接続するように構成されているＴＸ／ＲＸ切替回路も含む。
【０００７】
別の例示的な態様は、無線周波数（ＲＦ）トランシーバに関する。ＲＦトランシーバは、ＴＸ処理回路、ＲＸ処理回路及びアンテナを含む。ＲＦトランシーバはまた、アンテナとＲＸ処理回路の間でＲＸ信号を同時に交換し、ＴＸ処理回路とアンテナの間でＴＸ信号を交換するように構成されているサーキュレータ回路も含む。サーキュレータ回路は、第１のＢＡＷ遅延線、第２のＢＡＷ遅延線、ならびにアンテナと第１のＢＡＷ遅延線及び第２のＢＡＷ遅延線の間で結合されているアンテナ切替回路を含む。サーキュレータ回路はまた、ＴＸ処理回路、ＲＸ処理回路、第１のＢＡＷ遅延線及び第２のＢＡＷ遅延線の間で結合されているＴＸ／ＲＸ切替回路も含む。
【０００８】
別の例示的な態様は、ＲＦトランシーバを動作させる方法に関する。方法は、ＴＸ処理回路を第１のＢＡＷ遅延線に結合する動作及びアンテナを第２のＢＡＷ遅延線に結合する動作を含む。方法はまた、第１の遅延後、アンテナを第１のＢＡＷ遅延線に結合すること及び受信（ＲＸ）処理回路を第２のＢＡＷ遅延線に結合することも含む。
【０００９】
当業者は、添付の図面の図と関連する好ましい実施形態の以下の詳細な説明を閲読することにより、本開示の範囲を理解し、そのさらなる態様を実現するだろう。
【００１０】
本明細書に組み込まれその一部を形成する添付の図面の図は、開示のいくつかの態様を例示し、記載と併せて、開示の原理を説明するのに役立つ。
【図面の簡単な説明】
【００１１】
【図１】アンテナを送信（ＴＸ）回路及び受信（ＲＸ）回路に結合しているサーキュレータ回路を有する、全二重トランシーバの例示的なブロック図である。
【図２−１】図２Ａ〜図２Ｈは、信号がＴＸポート及びアンテナポートに同時に入るときの例示的なバルク弾性波（ＢＡＷ）遅延線ベースのサーキュレータ回路の動作の図である。
【図２−２】図２Ａ〜図２Ｈは、信号がＴＸポート及びアンテナポートに同時に入るときの例示的なバルク弾性波（ＢＡＷ）遅延線ベースのサーキュレータ回路の動作の図である。
【図３−１】図３Ａは、３つのポート、２つの遅延線の構成を有する別の例示的なＢＡＷ遅延線ベースのサーキュレータ回路の図である。図３Ｂは、連続時間信号に対する図３Ａのアンテナ切替回路及びＴＸ／ＲＸ切替回路の例示的な動作の図である。図３Ｃは、４つのポート、２つの遅延線の構成を有する例示的なＢＡＷ遅延線ベースのサーキュレータ回路の図である。図３Ｄは、連続時間信号に対する図３Ｃのアンテナ切替回路及びＴＸ／ＲＸ切替回路の例示的な動作の図である。
【図３−２】図３Ａは、３つのポート、２つの遅延線の構成を有する別の例示的なＢＡＷ遅延線ベースのサーキュレータ回路の図である。図３Ｂは、連続時間信号に対する図３Ａのアンテナ切替回路及びＴＸ／ＲＸ切替回路の例示的な動作の図である。図３Ｃは、４つのポート、２つの遅延線の構成を有する例示的なＢＡＷ遅延線ベースのサーキュレータ回路の図である。図３Ｄは、連続時間信号に対する図３Ｃのアンテナ切替回路及びＴＸ／ＲＸ切替回路の例示的な動作の図である。
【図４】図３Ｃの例示的なＢＡＷ遅延線ベースのサーキュレータ回路の回路図である。
【図５Ａ】図３Ｃ及び図４の例示的なＢＡＷ遅延線ベースのサーキュレータ回路の回路レイアウトである。
【図５Ｂ】図５Ａの回路レイアウトの追加の図である。
【図６】図４〜図５Ｂの例示的なＢＡＷ遅延線ベースのサーキュレータ回路の応答特性の図である。
【発明の詳細な説明】
【００１２】
以下に記載する実施形態は、当業者が実施形態を実施することを可能にするための必要な情報を表し、実施形態を実施するベストモードを例示する。添付の図面の図に照らして以下の記載を閲読することにより、当業者は開示の概念を理解し、本明細書中に特に取り上げられていないこれらの概念の応用を認識するだろう。これらの概念及び応用は、開示及び添付の特許請求の範囲内に存在することを理解すべきである。
【００１３】
第１の、第２の、などの用語は、本明細書中で様々な要素を記載するのに用いられ得るが、これらの要素はこれらの用語によって限定されるべきではないことが理解されよう。これらの用語は、単にある要素を別の要素と区別するために用いられる。例えば、本開示の範囲から逸脱せずに、第１の要素は第２の要素と言ってもよく、同様に、第２の要素は第１の要素と言ってもよい。本明細書中で用いられる用語「及び／または」は、関連する列挙された項目のうち１つまたは複数の全ての組み合わせを含む。
【００１４】
層、領域または基板などの要素が別の要素の「上に（ｏｎ）」存在するまたは別の要素の「上へと（ｏｎｔｏ）」延在しているとされるとき、それは他の要素の上に直接存在し得るもしくは他の要素の上へと直接延在し得る、または介在要素も存在し得ると理解されるだろう。その一方、要素が別の要素の「上に直接（ｄｉｒｅｃｔｌｙ  ｏｎ）」存在するまたは「上へと直接（ｄｉｒｅｃｔｌｙ  ｏｎｔｏ）」延在しているとされるとき、介在要素は存在しない。同様に、層、領域または基板などの要素が別の要素「上に（ｏｖｅｒ）」存在するまたは別の要素「上に（ｏｖｅｒ）」延在しているとされるとき、それは他の要素上に直接存在し得るもしくは直接延在し得る、または介在要素も存在し得ると理解されるだろう。その一方、要素が別の要素「上に直接（ｄｉｒｅｃｔｌｙ  ｏｖｅｒ）」存在するまたは別の要素「上に直接（ｄｉｒｅｃｔｌｙ  ｏｖｅｒ）」延在しているとされるとき、介在要素は存在しない。要素が別の要素に「接続される（ｃｏｎｎｅｃｔｅｄ）」または「結合される（ｃｏｕｐｌｅｄ）」とされるとき、それは他の要素に直接接続もしくは結合され得る、または介在要素が存在し得ることがやはり理解されるだろう。その一方、要素が別の要素に「直接接続される（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ）」または「直接結合される（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ）」とされるとき、介在要素は存在しない。
【００１５】
「下に（ｂｅｌｏｗ）」または「上に（ａｂｏｖｅ）」または「上部に（ｕｐｐｅｒ）」または「下部に（ｌｏｗｅｒ）」または「水平に（ｈｏｒｉｚｏｎｔａｌ）」または「垂直に（ｖｅｒｔｉｃａｌ）」などの相対語は、図に例示されたような、ある要素、層または領域の、別の要素、層または領域に対する関係を記載するのに本明細書中で用いられ得る。これらの用語及び上述されたことは、図に表された方位に加えデバイスの様々な方位を網羅することを意図することが理解されるだろう。
【００１６】
本明細書中で用いられる専門用語は、単に特定の実施形態を説明する目的のためのものであり、開示を限定する意図はない。本明細書中で用いられる単数形「ａ」、「ａｎ」及び「ｔｈｅ」は、文脈が別途明確に記載しない限り、複数形も同様に含むことを意図する。本明細書中で用いられる「備える（ｃｏｍｐｒｉｓｅｓ）」、「備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」及び／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、記述された特徴、整数、段階、動作、要素及び／または構成要素の存在を指定するが、１つまたは複数の他の特徴、整数、段階、動作、要素、構成要素及び／またはそれらの群の存在または追加を除外しないことがさらに理解されるだろう。
【００１７】
別途定義されない限り、本明細書中で用いられる全ての用語（技術用語及び科学用語を含む）は、本開示が属する当業者によって一般に理解されるのと同一の意味を有する。本明細書中で用いられる用語は本明細書の文脈及び関連技術におけるそれらの意味と一貫する意味を有するとして解釈されるべきであり、本明細書中で明確に定義されない限り、理想化されたまたは過度に形式的な意味で解釈されないであろうことがさらに理解されるであろう。
【００１８】
本開示は、順次切替型バルク弾性波（ＢＡＷ）遅延線サーキュレータに関する。サーキュレータ回路には、単一アンテナ経由の同時信号送受信のためのコンパクトで低コストな解決策を提供するために、半導体コンポーネントが実装される。例えば、サーキュレータ回路は、送信（ＴＸ）ポート、受信（ＲＸ）ポート及びアンテナポートを含み得る。アンテナ切替回路は、アンテナポートを２つ以上の遅延線に選択的に結合し、ＴＸスイッチ及びＲＸスイッチは、遅延線をＴＸポート及びＲＸポートそれぞれに選択的に結合する。遅延線は、アンテナ切替回路、ＴＸスイッチ及びＲＸスイッチが順次切り替えられ、ＴＸ信号をＴＸポートからアンテナポートにルーティングしＲＸ信号をアンテナポートからＲＸポートにルーティングするのに十分な時間、ＴＸ信号及びＲＸ信号を格納するためのメモリとして機能する。
【００１９】
遅延線の各々は、対向する導電層の間に圧電膜を含むＢＡＷ遅延線であり、ＢＡＷ共振器であってもよい。ＢＡＷ遅延線は、少なくともアンテナ切替回路、ＴＸスイッチ及びＲＸスイッチの切替え時間の間、ＴＸ信号及びＲＸ信号それぞれを遅延させるコンパクトメモリを提供する。加えて、ＢＡＷ遅延線は、サーキュレータ回路の性能、製造及びサイズを向上させるために、共通の半導体基板上に製造することができる。
【００２０】
この点で、図１は、アンテナ１４をＴＸ処理回路１６及びＲＸ処理回路１８に結合しているサーキュレータ回路１２を有する全二重トランシーバ１０の例示的なブロック図を示す。「全二重」トランシーバ１０は、単一アンテナ１４を用いて送信かつ受信を同時に行うことが可能である。サーキュレータ回路１２は、信号を、ＴＸポート２０（ＴＸ処理回路１６に結合されている）と、アンテナポート２２（アンテナ１４に結合されている）と、ＲＸポート２４（ＲＸ処理回路１８に結合されている）の間で、ＴＸポート２０とＲＸポート２４の間に隔離をもたらしながらルーティングする。例示を目的として、サーキュレータ回路１２は、ポート２０、２２、２４の１つに入り次の時計回りのポート２０、２２、２４のみに向かうルーティング信号として示される。かくして、ＴＸポート２０に入るＴＸ信号は、アンテナポート２２にルーティングされ、アンテナポート２２に入るＲＸ信号は、ＲＸポート２４にルーティングされる。一般に、サーキュレータ回路１２は、信号を次の時計回りのポート２０、２２、２４のみに完全にルーティングするものではないが、少ない挿入損失で、ＴＸポート２０とＲＸポート２４の間に所望量の隔離をもたらすことができる。
【００２１】
ＴＸ処理回路１６は、１つまたは複数の無線周波数（ＲＦ）送信信号（例えば、ＴＸ信号）を処理し、サーキュレータ回路１２に転送する。例示的な態様では、ＴＸ処理回路１６は、電力増幅器（ＰＡ）、アナログ−デジタル変換器、変調回路、及び／またはアンテナ１４によって伝搬されるＴＸ信号（複数可）を生成するための追加の処理回路を含む。
【００２２】
ＲＸ処理回路１８は、アンテナ１４からサーキュレータ回路１２を介して１つまたは複数のＲＦ受信信号（例えば、ＲＸ信号）を受信かつ処理する。例示的な態様では、ＲＸ処理回路１８は、低雑音増幅器（ＬＮＡ）、リミッタまたは他の信号フィルタ（例えば、ローパスフィルタ、ハイパスフィルタ、ノッチフィルタ）、復調回路、アナログ―デジタル変調器、及び／またはＲＸ信号（複数可）を調整かつ処理するための追加の処理回路を含む。
【００２３】
上記のように、従来の磁気サーキュレータは、巨大かつ高価である。本明細書中に開示された態様は、ＢＡＷ遅延線を有する順次切替型遅延線（ＳＳＤＬ）アーキテクチャに基づくサーキュレータ回路１２を含むトランシーバ１０（例えば、ＲＦトランシーバ１０）に関する。ＳＳＤＬアーキテクチャに基づくサーキュレータ回路１２は、順次アクティブ化されたスイッチがＴＸ信号をＴＸポート２０からアンテナポート２２にルーティングし、ＲＸ信号をアンテナポート２２からＲＸポート２４にルーティングするのに十分な時間、ＴＸ信号及びＲＸ信号を格納するためのメモリとして遅延線を用いる半導体ベースのデバイスである。ＢＡＷ遅延線は、より高い信号性能を有するよりコンパクトな遅延線を提供する。
【００２４】
ＢＡＷ遅延線を有する例示的なＳＳＤＬサーキュレータ回路１２の動作が、図２Ａ〜２Ｈに関してさらに記載される。例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２が、図３Ａ〜図５Ｂに関してさらに記載される。ＢＡＷ遅延線ベースのサーキュレータ回路１２の例示的な応答特性が、図６に関してさらに記載される。
【００２５】
図２Ａ〜図２Ｈは、信号がＴＸポート２０及びアンテナポート２２に同時に入るときの例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２の動作を示す。サーキュレータ回路１２は、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８を含む。アンテナ切替回路３０は、アンテナポート２２、第１のＢＡＷ遅延線２６、第２のＢＡＷ遅延線２８の間で結合される。アンテナ切替回路３０は、アンテナポート２２を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に接続するように構成されている。
【００２６】
ＴＸ／ＲＸ切替回路３２は、ＴＸポート２０、ＲＸポート２４、第１のＢＡＷ遅延線２６、第２のＢＡＷ遅延線２８の間で結合される。ＴＸ／ＲＸ切替回路３２は、ＴＸポート２０を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に接続し、かつＲＸポート２４を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に接続するように構成されている。ＴＸ／ＲＸ切替回路３２は、ＴＸスイッチ３４及びＲＸスイッチ３６を含む。ＴＸスイッチ３４及びＲＸスイッチ３６は、同時に切り替えられるように構成されている。この点で、図２Ａ〜図２Ｅに示すように、ＴＸスイッチ３４がＴＸポート２０を第１のＢＡＷ遅延線２６に結合するとき、ＲＸスイッチ３６は、ＲＸポート２４を第２のＢＡＷ遅延線２８に結合する。加えて、ＴＸスイッチ３４がＴＸポート２０を第２のＢＡＷ遅延線２８に結合するとき、ＲＸスイッチ３６は、ＲＸポート２４を第１のＢＡＷ遅延線２６に結合する。
【００２７】
第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８は、アンテナ切替回路３０とＴＸ／ＲＸ切替回路３２の間で遅延線として機能する。したがって、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８の各々は、サーキュレータ回路１２を通過する信号に信号遅延時間τを導入する。信号遅延時間τは、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２が順次切り替えられ、信号を適切なポート２０、２２、２４の間でルーティングする間の信号のメモリとして機能する。例示的な態様では、信号遅延時間τは、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の切替え時間（例えば、アンテナ切替回路３０、ＴＸスイッチ３４及びＲＸスイッチ３６の最長切替え時間）よりも大きい。
【００２８】
第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８は、目的信号周波数範囲内の信号遅延時間τを導入するように構成されている。例示的な態様では、第１のＢＡＷ遅延線２６及び／または第２のＢＡＷ遅延線２８は、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の切替え時間よりも大きな信号遅延時間τを生成することができる。ＢＡＷ遅延線２６、２８はまた、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２と共通の半導体基板上に構築することもでき、コンパクトなサーキュレータ回路１２をもたらす。いくつかの例では、ＢＡＷ遅延線２６、２８は、必須ではないがＢＡＷ共振器を含む。
【００２９】
より詳細には、図２Ａ〜図２Ｈは、ＴＸポート２０に入る周期Ｔの周期パルスＴＸ信号をルーティングするサーキュレータ回路１２の順次切替えを示す。サーキュレータ回路１２の順次切替えはまた、同時にアンテナポート２２に入る周期Ｔの周期パルスＲＸ信号をルーティングする。
【００３０】
この点で、図２Ａは、ＴＸ信号の第１のパルス３８がＴＸポート２０に入り、ＲＸ信号の第１のパルス４０がアンテナポート２２に入るときの、第１の時間ｔ＝０におけるサーキュレータ回路１２を表す。第１の時間ｔ＝０において、ＴＸ／ＲＸ切替回路３２（例えば、ＴＸスイッチ３４）は、ＴＸポート２０を第１のＢＡＷ遅延線２６に結合する。加えて、アンテナ切替回路３０は、アンテナポート２２を第２のＢＡＷ遅延線２８に結合する。ＴＸ信号の第１のパルス３８は、図２Ｂに表すように時間ｔ＝Ｔ／３において、第１のＢＡＷ遅延線２６を通って適切にルーティングされる。ＴＸ信号の第１のパルス３８は、信号遅延時間τ中に第１のＢＡＷ遅延線２６を通って移動する（例えば格納される）。同様に、ＲＸ信号の第１のパルス４０は、信号遅延時間τ中に第２のＢＡＷ遅延線２８を通って移動する（例えば格納される）。
【００３１】
続いて時間ｔ＝２Ｔ／３における図２Ｃを参照すると、第１のパルス３８、４０がそれぞれＢＡＷ遅延線２６、２８を通って移動している間に、アンテナ切替回路３０は、アンテナポート２２を変更し第１のＢＡＷ遅延線２６に結合する。このようにして、図２Ｄに表すように、時間ｔ＝Ｔまでに、第１のＢＡＷ遅延線２６の信号遅延時間τにより、アンテナ切替回路３０がＴＸ信号の第１のパルス３８を適切にルーティングする（例えば、図１のアンテナ１４によって放射される）ことが可能になっている。ＲＸ信号の第１のパルス４０は、ＴＸ／ＲＸ切替回路３２を変えることなく（ＲＸスイッチ３６は既にＲＸポート２４を第２のＢＡＷ遅延線２８に結合している）、ＲＸポート２４にルーティングされる（例えば、図１のＲＸ処理回路１８によって処理される）。
【００３２】
加えて、時間ｔ＝Ｔ（図２Ｄ）において、ＴＸ信号の第２のパルス４２は、ＴＸポート２０に入り、ＲＸ信号の第２のパルス４４は、アンテナポート２２に入る。ＴＸ／ＲＸ切替回路３２はＴＸポート２０を第１のＢＡＷ遅延線２６に結合するので、ＴＸ信号の第２のパルス４２は、第１のＢＡＷ遅延線２６を通って移動する（例えば、格納される）。さらに、アンテナ切替回路３０はアンテナポート２２を第１のＢＡＷ遅延線２６に結合するので、ＲＸ信号の第２のパルス４４は、第１のＢＡＷ遅延線信２６を通って移動する（例えば、格納される）。かくして、図２Ｅを参照すると、時間ｔ＝４Ｔ／３において、第２のパルス４２、４４の両方は、信号遅延時間τ中、第１のＢＡＷ遅延線２６を通って移動する。
【００３３】
続いて時間ｔ＝５Ｔ／３における図２Ｆを参照すると、第２のパルス４２、４４が第１のＢＡＷ遅延線２６を通って移動している間に、ＴＸ／ＲＸ切替回路３２は変化する。ＴＸ／ＲＸ切替回路３２は、同時に、ＴＸスイッチ３４を切り替えてＴＸポート２０を第２のＢＡＷ遅延線２８に結合し、かつＲＸスイッチ３６を切り替えてＲＸポート２４を第１のＢＡＷ遅延線２６に結合する。このようにして、図２Ｇに表すように、時間ｔ＝２Ｔまでに、第１のＢＡＷ遅延線２６の信号遅延時間τにより、ＴＸ／ＲＸ切替回路３２がＲＸ信号の第２のパルス４４を適切にルーティングする（例えば、図１のＲＸ処理回路１８によって処理される）ことが可能になっている。ＴＸ信号の第２のパルス４２は、アンテナ切替回路３０を変えることなく（アンテナ切替回路３０は既にアンテナポート２２を第１のＢＡＷ遅延線２６に結合している）、アンテナポート２２にルーティングされる（例えば、図１のアンテナ１４によって放射される）。
【００３４】
加えて、時間ｔ＝２Ｔ（図２Ｇ）において、ＴＸ信号の第３のパルス４６は、ＴＸポート２０に入り、ＲＸ信号の第３のパルス４８は、アンテナポート２２に入る。ＴＸ／ＲＸ切替回路３２はＴＸポート２０を第２のＢＡＷ遅延線２８に結合するので、ＴＸ信号の第３のパルス４６は、図２Ｈに表すように時間ｔ＝７Ｔ／３において、信号遅延時間τ中、第２のＢＡＷ遅延線２８を通って移動する（例えば、格納される）。さらに、アンテナ切替回路３０はアンテナポート２２を第１のＢＡＷ遅延線２６に結合するので、ＲＸ信号の第３のパルス４８は、信号遅延時間τ中、第１のＢＡＷ遅延線２６を通って移動する（例えば、格納される）。
【００３５】
ＴＸ信号及びＲＸ信号を適切にルーティングするための図２Ａ〜図２Ｈに関して上記したプロセスのために、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２は、ルーティングされる各パルス３８、４０、４２、４４、４６、４８が到達する前に、状態を完全に変化させる。すなわち、ＢＡＷ遅延線２６、２８の信号遅延時間τは、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の切替え時間よりも長い必要がある。抵抗性遅延線に基づく（例えば送信線を通る）他のＳＳＤＬアーキテクチャが提案されているが、これらのアーキテクチャは、より低い信号性能を伴う過度に大きな遅延線を必要とする。
【００３６】
この点で、図２Ａ〜図２Ｈに示されたサーキュレータ回路１２の切替えタイミング（例えば、Ｔ／３、４Ｔ／３など）は周期ＴのパルスＴＸ信号及びパルスＲＸ信号に対する例示的なものであることを理解すべきである。他の例では、切替えのタイミングは、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の各々が、次の信号パルスがそれぞれの切替回路に入る前に切替えを完了する限り、変わり得る。
【００３７】
本明細書中に開示された態様では、ＢＡＷ遅延線２６、２８は、より高い信号性能を有するコンパクトなＳＳＤＬ遅延線を提供する。図２Ａ〜図２Ｈに示されたサーキュレータ回路１２の例示的な動作は、図３Ａ〜図３Ｄに関して記載された例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２のように、連続時間信号に拡張することができる。例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２の設計及び実装は、図４〜図５Ｂに関して記載される。
【００３８】
図３Ａは、３つのポート、２つの遅延線の構成を有する別の例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２を示す。したがって、サーキュレータ回路１２は、アンテナ切替回路３０とＴＸ／ＲＸ切替回路３２の間に第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８を含む。
【００３９】
アンテナ切替回路３０は、アンテナポート２２を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に接続するように構成されている。ＴＸ／ＲＸ切替回路３２は、同時に切り替えられるＴＸスイッチ３４及びＲＸスイッチ３６を含む。ＴＸスイッチ３４は、ＴＸポート２０を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に結合する。ＲＸスイッチ３６は、ＴＸスイッチ３４がＴＸポート２０を第１のＢＡＷ遅延線２６に結合するときにＲＸスイッチ３６がＲＸポート２４を第２のＢＡＷ遅延線２８に結合するように、ＴＸスイッチ３４と同時に切り替えられる。ＲＸスイッチ３６はまた、ＴＸスイッチ３４がＴＸポート２０を第２のＢＡＷ遅延線２８に結合するときに、ＲＸポート２４を第１のＢＡＷ遅延線２６に結合する。サーキュレータ回路１２は、図２Ａ〜図２Ｈに関して上記したようにアンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２を同時に切り替えることによって、ＴＸ信号及びＲＸ信号を適切なポート２０、２２、２４の間でルーティングするように構成されている。
【００４０】
図３Ｂは、連続時間信号に対する図３Ａのアンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の例示的な動作を示す。図３Ｂに表すように、ＢＡＷ遅延線２６、２８の各々に対する信号遅延時間τ＝Ｔである。アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の各々は、信号遅延時間の２倍の率（２Ｔ）で位置を変える。ＴＸ／ＲＸ切替回路３２の切替えは、アンテナ切替回路３０と１つの信号遅延時間（Ｔ）ずれている。アンテナ切替回路３０、ＴＸスイッチ３４及びＲＸスイッチ３６の切替え時間は、切替えが、ルーティングされる次の信号がＢＡＷ遅延線２６、２８を通って伝搬する間に完了するように、信号遅延時間（Ｔ）よりも小さい。
【００４１】
図３Ｃは、４つのポート、２つの遅延線の構成を有する例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２を示す。したがって、サーキュレータ回路１２は、アンテナ切替回路３０とＴＸ／ＲＸ切替回路３２の間に第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８を含む。図３Ａの例示的なサーキュレータ回路１２とは異なり、アンテナ切替回路３０は、第１のＢＡＷ遅延線２６、第２のＢＡＷ遅延線２８、アンテナポート２２、負荷インピーダンス５０の間で結合される。
【００４２】
アンテナ切替回路３０は、同時に切り替えられる第１のアンテナスイッチ５２及び第２のアンテナスイッチ５４を含む。第１のアンテナスイッチ５２は、アンテナポート２２を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に結合する。第２のアンテナスイッチ５４は、第１のアンテナスイッチ５２がアンテナポート２２を第１のＢＡＷ遅延線２６に結合するとき、第２のアンテナスイッチ５４が負荷インピーダンス５０を第２のＢＡＷ遅延線２８に結合するように、第１のアンテナスイッチ５２と同時に切り替えられる。第２のアンテナスイッチ５４はまた、第１のアンテナスイッチ５２がアンテナポート２２を第２のＢＡＷ遅延線２８に結合するとき、負荷インピーダンス５０を第１のＢＡＷ遅延線２６に結合する。
【００４３】
負荷インピーダンス５０は、グラウンドへのパスを設け隔離ポート２０、２４に反射する信号が再度サーキュレータ回路１２に入ることを防止することによって、ＴＸポート２０とＲＸポート２４の隔離を向上させることができる。負荷インピーダンス５０の値は、ＴＸポート２０とＲＸポート２４の隔離を最適化するように設定することができる。負荷インピーダンス５０は、抵抗負荷、容量性負荷、誘導負荷及び／または能動負荷であり得る。場合によっては、負荷インピーダンス５０を省略し、その代わりに、第２のアンテナスイッチ５４がグラウンドへの直接パスを提供することができる。
【００４４】
図３Ｄは、連続時間信号に対する図３Ｃのアンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の例示的な動作を示す。図３Ｄに表すように、ＢＡＷ遅延線２６、２８の各々に対する信号遅延時間τ＝Ｔである。アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の各々は、信号遅延時間の２倍の率（２Ｔ）で位置を変える。ＴＸ／ＲＸ切替回路３２の切替えは、アンテナ切替回路３０と１つの信号遅延時間（Ｔ）ずれている。第１のアンテナスイッチ５２、第２のアンテナスイッチ５４、ＴＸスイッチ３４及びＲＸスイッチ３６の切替え時間は、切替えが、ルーティングされる次の信号がＢＡＷ遅延線２６、２８を通って伝搬する間に完了するように、信号遅延時間（Ｔ）よりも小さい。
【００４５】
図４は、図３Ｃの例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２の回路図を示す。サーキュレータ回路１２は、アンテナ切替回路３０とＴＸ／ＲＸ切替回路３２の間に第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８を含む。より詳細には、ＴＸ／ＲＸ切替回路３２は、同時に切り替えられるＴＸスイッチ３４及びＲＸスイッチ３６を含む。ＴＸスイッチ３４は、ＴＸポート２０を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に結合する。ＲＸスイッチ３６は、ＲＸポート２４を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に結合する。
【００４６】
ＴＸスイッチ３４は、さらに、第１のＴＸスイッチング素子６８及び第２のＴＸスイッチング素子７０を含み、それらの各々は、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）または別の適切なトランジスタであってもよい。第１のＴＸスイッチング素子６８は、ＴＸポート２０と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ａに結合されている。第２のＴＸスイッチング素子７０は、ＴＸポート２０と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ｂに結合されている。
【００４７】
ＲＸスイッチ３６は、さらに、第１のＲＸスイッチング素子７２及び第２のＲＸスイッチング素子７４を含み、それらの各々は、ＭＯＳＦＥＴまたは別の適切なトランジスタであってもよい。第１のＲＸスイッチング素子７２は、ＲＸポート２４と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ａに結合されている。第２のＲＸスイッチング素子７４は、ＲＸポート２４と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ｂに結合されている。
【００４８】
切替え制御信号ＳＷ１−Ａ及びＳＷ１−Ｂは、ＴＸスイッチ３４及びＲＸスイッチ３６の同時切替えを可能にする。一般に、切替え制御信号ＳＷ１−Ｂは、切替え制御信号ＳＷ１−Ａの論理逆数である（ロジックハイはスイッチング素子６８、７０、７２、７４のスイッチング閾値を上回り、ロジックローはスイッチング閾値を下回る）。この点で、切替え制御信号ＳＷ１−Ａが高く切替え制御信号ＳＷ１−Ｂが低いとき、第１のＴＸスイッチング素子６８及び第１のＲＸスイッチング素子７２はアクティブであり、第２のＴＸスイッチング素子７０及び第２のＲＸスイッチング素子７４は非アクティブである。したがって、ＴＸスイッチ３４は、ＴＸポート２０を第２のＢＡＷ遅延線２８に結合し、ＲＸスイッチ３６は、ＲＸポート２４を第１のＢＡＷ遅延線２６に結合する。
【００４９】
切替え制御信号ＳＷ１−Ｂが高く、切替え制御信号ＳＷ１−Ａが低いとき、第２のＴＸスイッチング素子７０及び第２のＲＸスイッチング素子７４はアクティブであり、第１のＴＸスイッチング素子６８及び第１のＲＸスイッチング素子７２は非アクティブである。したがって、ＴＸスイッチ３４は、ＴＸポート２０を第１のＢＡＷ遅延線２６に結合し、ＲＸスイッチ３６は、ＲＸポート２４を第２のＢＡＷ遅延線２８に結合する。
【００５０】
アンテナ切替回路３０は、同時に切り替えられる第１のアンテナスイッチ５２及び第２のアンテナスイッチ５４を含む。第１のアンテナスイッチ５２は、アンテナポート２２を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に結合する。第２のアンテナスイッチ５４は、負荷インピーダンス５０を第１のＢＡＷ遅延線２６または第２のＢＡＷ遅延線２８に選択的に結合する。
【００５１】
第１のアンテナスイッチ５２は、さらに、第１のアンテナスイッチング素子７６及び第２のアンテナスイッチング素子７８を含み、それらの各々は、ＭＯＳＦＥＴまたは別の適切なトランジスタであってもよい。第１のアンテナスイッチング素子７６は、アンテナポート２２と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ａに結合されている。第２のアンテナスイッチング素子７８は、アンテナポート２２と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ｂに結合されている。
【００５２】
第２のアンテナスイッチ５４は、さらに、第３のアンテナスイッチング素子８０及び第４のアンテナスイッチング素子８２を含み、それらの各々は、ＭＯＳＦＥＴまたは別の適切なトランジスタであってもよい。第３のアンテナスイッチング素子８０は、負荷インピーダンス５０と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ａに結合されている。第４のアンテナスイッチング素子８２は、負荷インピーダンス５０と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ｂに結合されている。
【００５３】
切替え制御信号ＳＷ２−Ａ及びＳＷ２−Ｂは、第１のアンテナスイッチ５２及び第２のアンテナスイッチ５４の同時切替えを可能にする。一般に、切替え制御信号ＳＷ２−Ｂは、切替え制御信号ＳＷ２−Ａの論理逆数である（ロジックハイはアンテナスイッチング素子７６、７８、８０、８２のスイッチング閾値を上回り、ロジックローはスイッチング閾値を下回る）。この点で、切替え制御信号ＳＷ２−Ａが高く切替え制御信号ＳＷ２−Ｂが低いとき、第１のアンテナスイッチング素子７６及び第３のアンテナスイッチング素子８０はアクティブであり、第２のアンテナスイッチング素子７８及び第４のアンテナスイッチング素子８２は非アクティブである。したがって、第１のアンテナスイッチ５２は、アンテナポート２２を第１のＢＡＷ遅延線２６に結合し、第２のアンテナスイッチ５４は、負荷インピーダンス５０を第２のＢＡＷ遅延線２８に結合する。
【００５４】
切替え制御信号ＳＷ２−Ｂが高く切替え制御信号ＳＷ２−Ａが低いとき、第２のアンテナスイッチング素子７８及び第４のアンテナスイッチング素子８２はアクティブであり、第１のアンテナスイッチング素子７６及び第３のアンテナスイッチング素子８０は非アクティブである。したがって、第１のアンテナスイッチ５２は、アンテナポート２２を第２のＢＡＷ遅延線２８に結合し、第２のアンテナスイッチ５４は、負荷インピーダンス５０を第１のＢＡＷ遅延線２６に結合する。
【００５５】
切替え制御信号ＳＷ１−Ａ、ＳＷ１−Ｂ、ＳＷ２−Ａ及びＳＷ２−Ｂは、制御回路から受信され得る。いくつかの例では、制御回路は、図４に表すように、サーキュレータ回路１２と分離してもよい。他の例では、制御回路は、サーキュレータ回路１２の別のコンポーネントであってもよい。制御回路は、サーキュレータ回路１２が、図２Ａ〜図２Ｈに関して記載されたような順次切替え動作を行うように、切替え制御信号ＳＷ１−Ａ、ＳＷ１−Ｂ、ＳＷ２−Ａ及びＳＷ２−Ｂを生成し得る。したがって、制御回路は、プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または他のプログラム可能論理デバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェアコンポーネント、または本明細書中に開示された機能を行うように設計されたそれらの任意の組み合わせを含み得る。
【００５６】
図５Ａは、図３Ｃ及び図４の例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２の回路レイアウトを示す。サーキュレータ回路１２は、ＴＸポート２０、アンテナポート２２及びＲＸポート２４を含むコンポーネントが配置される回路基板８４を含む。例示的な態様では、回路基板８４は、プリント配線板、フレキシブル回路基板、またはアンテナ切替回路３０、ＴＸ／ＲＸ切替回路３２、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８が搭載された同様の基板である。別の例では、回路基板８４は、プリント配線板、フレキシブル回路基板、または、アンテナ切替回路３０、ＴＸ／ＲＸ切替回路３２、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８が形成されている同様の基板がある半導体基板（例えば、ガリウムヒ素（ＧａＡｓ）基板または窒化ガリウム（ＧａＮ）基板）であってもよい。
【００５７】
図５Ｂを参照すると、図５Ａの回路レイアウトの追加の図が示される。図５Ｂに表されるように、サーキュレータ回路１２は、アンテナ切替回路３０とＴＸ／ＲＸ切替回路３２の間に第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８を含む。より詳細には、ＴＸ／ＲＸ切替回路３２は、第１のＴＸスイッチング素子６８及び第２のＴＸスイッチング素子７０を含む。第１のＴＸスイッチング素子６８は、ＴＸポート２０（図５Ａを参照）と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ａに結合されている。第２のＴＸスイッチング素子７０は、ＴＸポート２０と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ｂに結合されている。
【００５８】
ＴＸ／ＲＸ切替回路３２は、さらに、第１のＲＸスイッチング素子７２及び第２のＲＸスイッチング素子７４を含む。第１のＲＸスイッチング素子７２は、ＲＸポート２４（図５Ａを参照）と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ａに結合されている。第２のＲＸスイッチング素子７４は、ＲＸポート２４と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ１−Ｂに結合されている。切替制御信号ＳＷ１−Ａ及びＳＷ１−Ｂは、図２Ａ〜図２Ｈ及び図４に関して上記したように、第１のＴＸスイッチング素子６８、第２のＴＸスイッチング素子７０、第１のＲＸスイッチング素子７２及び第２のＲＸスイッチング素子７４の同時切替えを可能にし得る。
【００５９】
アンテナ切替回路３０は、第１のアンテナスイッチング素子７６及び第２のアンテナスイッチング素子７８を含む。第１のアンテナスイッチング素子７６は、アンテナポート２２（図５Ａを参照）と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ａに結合されている。第２のアンテナスイッチング素子７８は、アンテナポート２２と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ｂに結合されている。
【００６０】
アンテナ切替回路３０は、さらに、第３のアンテナスイッチング素子８０及び第４のアンテナスイッチング素子８２を含む。第３のアンテナスイッチング素子８０は、負荷インピーダンス５０と第２のＢＡＷ遅延線２８の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ａに結合されている。第４のアンテナスイッチング素子８２は、負荷インピーダンス５０と第１のＢＡＷ遅延線２６の間で結合され、そのゲートは切替え制御信号ＳＷ２−Ｂに結合されている。切替制御信号ＳＷ２−Ａ及びＳＷ２−Ｂは、図２Ａ〜図２Ｈ及び図４に関して上記したように、第１のアンテナスイッチング素子７６、第２のアンテナスイッチング素子７８、第３のアンテナスイッチング素子８０及び第４のアンテナスイッチング素子８２の同時切替えを可能にし得る。
【００６１】
例示的な態様では、アンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２は、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８に対するより短い信号遅延時間τを可能にするより高い切替え速度（例えば、より短い切替え時間）をもたらすために、ＧａＡｓ及び／またはＧａＮトランジスタで形成され得る。例えば、ＧａＡｓまたはＧａＮを用いたアンテナ切替回路３０及びＴＸ／ＲＸ切替回路３２の切替え時間は、０．５ナノ秒（ｎｓ）〜２ｎｓであり得る。より高電力のサーキュレータ回路１２の用途では、切替え時間は、２ｎｓ〜５０ｎｓであり得る。
【００６２】
この点で、図６は、図４〜図５Ｂの例示的なＢＡＷ遅延線ベースのサーキュレータ回路１２の応答特性を示す。サーキュレータ回路１２のＳＳＤＬ線は、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８を組み込む。例示的な態様では、各ＢＡＷ遅延線２６、２８の信号遅延時間τは、１０ｎｓを超え得る。例示的な実施形態では、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８は、３．００ミリメートル（ｍｍ）×２．５０ｍｍのサイズ（例えば、図５Ｂに示すような実装面積）のＧａＡｓまたはＧａＮスイッチモノリシックマイクロ波集積回路（ＭＭＩＣ）上にフリップチップ搭載されている。図６にさらに示すように、この実装例は、挿入損失８６が１．２５デシベル（ｄＢ）〜１．７５ｄＢ、ＴＸポート２０とＲＸポート２４の間の隔離８８が２０ｄＢより大きい状態で、２０メガヘルツ（ＭＨｚ）帯域にわたって１３ｎｓ〜１６ｎｓの遅延を提供する。
【００６３】
加えて、ＢＡＷ遅延線２６、２８を組み込んでいるサーキュレータ回路１２は、より高いＱ値を達成し得（より低い挿入損失をもたらす）、より大きいＲＦ帯域にわたって動作し得、より大きい電力信号を扱い得る。例えば、１０ｎｓより大きい信号遅延時間τで、第１のＢＡＷ遅延線２６及び第２のＢＡＷ遅延線２８の実装面積は、１．５０ｍｍ×１．５０ｍｍ〜２．２５ｍｍ×２．２５ｍｍのサイズであり得る。サーキュレータ回路１２は、１０ＧＨｚまでのＲＦ帯域にわたって動作し得る。加えて、サーキュレータ回路１２は、ＴＸポート２０とＲＸポート２４の間に３０ｄＢ〜６０ｄＢの隔離を提供しながら、１．０〜１．５ｄＢの挿入損失をもたらし得る。
【００６４】
当業者は、本開示の好ましい実施形態に対する改良及び変更を理解するだろう。そうした改良及び変更の全ては、本明細書中に開示された概念及びそれに続く特許請求の範囲内にあるとみなされる。
【図１】
2019220948.tif 000003
【図２−１】
2019220948.tif 000004
【図２−２】
2019220948.tif 000005
【図３−１】
2019220948.tif 000006
【図３−２】
2019220948.tif 000007
【図４】
2019220948.tif 000008
【図５Ａ】
2019220948.tif 000009
【図５Ｂ】
2019220948.tif 000010
【図６】
2019220948.tif 000011
【外国語明細書】
2019220948000001.pdf