(57)【要約】 【課題】製造工程を複雑にせずに寄生トランジスタ動作を抑制することができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】第３半導体領域は、平面視において貫通孔の中心側に配置され、貫通孔の内周縁に沿った外縁部を有する中心側領域と、平面視において中心側領域よりも貫通孔の対角線方向の外側に配置された外側領域と、を有し、第４半導体領域は、貫通孔の内周縁のうちの角部の近傍に配置され、対角線方向において外側領域と隣り合う角部領域と、貫通孔の内周縁のうちの辺部の近傍に配置され、中心側領域の外縁部と隣り合う辺部領域と、を有し、対角線方向における角部領域の長さは、辺部に直交する方向における辺部領域の長さよりも短い。【選択図】  図１
2019212688.tif 000002
【特許請求の範囲】
【請求項１】
第１面および前記第１面と反対側の第２面を有する第１導電型の半導体基板と、
前記第１面上に形成された第１導電型の第１半導体領域と、
前記第１半導体領域上に形成され、平面視において多角形状の貫通孔が設けられた第１電極と、
前記貫通孔が位置する前記第１半導体領域に形成され、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第２導電型の第２半導体領域と、
前記第２半導体領域を貫通するように前記第２半導体領域および前記第１半導体領域に形成され、平面視において前記貫通孔の内周縁で囲まれる範囲内に配置された第２導電型の第３半導体領域と、
前記第２半導体領域および前記第３半導体領域に跨って形成され、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第１導電型の第４半導体領域と、
前記貫通孔が位置する前記第３半導体領域上および前記第４半導体領域上に形成された第２電極と、
前記第２面上に形成された第３電極と、を備え、
前記第３半導体領域は、
平面視において前記貫通孔の中心側に配置され、前記貫通孔の内周縁に沿った外縁部を有する中心側領域と、
平面視において前記中心側領域よりも前記貫通孔の対角線方向の外側に配置された外側領域と、を有し、
前記第４半導体領域は、
前記貫通孔の内周縁のうちの角部の近傍に配置され、前記対角線方向において前記外側領域と隣り合う角部領域と、
前記貫通孔の内周縁のうちの辺部の近傍に配置され、前記中心側領域の前記外縁部と隣り合う辺部領域と、を有し、
前記対角線方向における前記角部領域の長さは、前記辺部に直交する方向における前記辺部領域の長さよりも短いことを特徴とする半導体装置。
【請求項２】
前記外側領域は、平面視において前記中心側領域に連続していることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外側領域は、前記中心側領域の角部から前記対角線方向の外側に向かって円弧状に膨出していることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記外側領域は、前記中心側領域の角部から前記対角線方向の外側に向かって直線状に突出していることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記外側領域は、平面視において前記中心側領域から離間していることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記外側領域は、平面視において円形状であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第３半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度よりも高く、
前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高く、
前記半導体基板の不純物濃度は、前記第１半導体領域の不純物濃度よりも高く、
前記第４半導体領域のｎ型不純物の不純物濃度は、前記第３半導体領域のｐ型不純物の不純物濃度よりも高いことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記貫通孔は、平面視において矩形状であることを特徴とする請求項１に記載の半導体装置。
【請求項９】
第１導電型の半導体基板の第１面上に、第１導電型の第１半導体領域を形成する工程と、
前記第１半導体領域上に、平面視において多角形状の貫通孔が設けられた第１電極を形成する工程と、
前記貫通孔が位置する前記第１半導体領域に、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第２導電型の第２半導体領域を形成する工程と、
前記第２半導体領域を貫通するように、前記第２半導体領域および前記第１半導体領域に、平面視において前記貫通孔の内周縁で囲まれる範囲内に配置された第２導電型の第３半導体領域を形成する工程と、
前記第２半導体領域および前記第３半導体領域に跨って、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第１導電型の第４半導体領域を形成する工程と、
前記貫通孔が位置する前記第３半導体領域上および前記第４半導体領域上に、第２電極を形成する工程と、
前記第１面と反対側の前記半導体基板の前記第２面上に、第３電極を形成する工程と、を備え、
前記第３半導体領域は、
平面視において前記貫通孔の中心側に配置され、前記貫通孔の内周縁に沿った外縁部を有する中心側領域と、
平面視において前記中心側領域よりも前記貫通孔の対角線方向の外側に配置された外側領域と、を有するように形成し、
前記第４半導体領域は、
前記貫通孔の内周縁のうちの角部の近傍に配置され、前記対角線方向において前記外側領域と隣り合う角部領域と、
前記貫通孔の内周縁のうちの辺部の近傍に配置され、前記中心側領域の前記外縁部と隣り合う辺部領域と、を有するように形成し、
前記対角線方向における前記角部領域の長さは、前記辺部に直交する方向における前記辺部領域の長さよりも短く形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、プレナーゲート型の島状セルを有するＭＯＳＦＥＴが知られている。従前のＭＯＳＦＥＴにおいては、ｎ型のソース層と、ｐ型のチャネル層と、ｎ型のドリフト層とで形成される寄生トランジスタが動作することで、本来のゲートバイアスでの制御が困難になる場合があった。
【０００３】
これに対して、ソース層の濃度と厚みを最適化することで、寄生トランジスタの動作を抑制するための提案がなされている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−３１５５９９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＭＯＳＦＥＴは、ソース層の厚みを最適化するためにソース層を深い層と浅い層の２回に分けて形成する必要があり、製造工程が複雑になることがあった。
【０００６】
そこで、本発明は、製造工程を複雑にせずに寄生トランジスタ動作を抑制することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る半導体装置は、
第１面および前記第１面と反対側の第２面を有する第１導電型の半導体基板と、
前記第１面上に形成された第１導電型の第１半導体領域と、
前記第１半導体領域上に形成され、平面視において多角形状の貫通孔が設けられた第１電極と、
前記貫通孔が位置する前記第１半導体領域に形成され、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第２導電型の第２半導体領域と、
前記第２半導体領域を貫通するように前記第２半導体領域および前記第１半導体領域に形成され、平面視において前記貫通孔の内周縁で囲まれる範囲内に配置された第２導電型の第３半導体領域と、
前記第２半導体領域および前記第３半導体領域に跨って形成され、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第１導電型の第４半導体領域と、
前記貫通孔が位置する前記第３半導体領域上および前記第４半導体領域上
に形成された第２電極と、
前記第２面上に形成された第３電極と、を備え、
前記第３半導体領域は、
平面視において前記貫通孔の中心側に配置され、前記貫通孔の内周縁に沿った外縁部を有する中心側領域と、
平面視において前記中心側領域よりも前記貫通孔の対角線方向の外側に配置された外側領域と、を有し、
前記第４半導体領域は、
前記貫通孔の内周縁のうちの角部の近傍に配置され、前記対角線方向において前記外側領域と隣り合う角部領域と、
前記貫通孔の内周縁のうちの辺部の近傍に配置され、前記中心側領域の前記外縁部と隣り合う辺部領域と、を有し、
前記対角線方向における前記角部領域の長さは、前記辺部に直交する方向における前記辺部領域の長さよりも短い。
【０００８】
前記半導体装置において、
前記外側領域は、平面視において前記中心側領域に連続していてもよい。
【０００９】
前記半導体装置において、
前記外側領域は、前記中心側領域の角部から前記対角線方向の外側に向かって円弧状に膨出していてもよい。
【００１０】
前記半導体装置において、
前記外側領域は、前記中心側領域の角部から前記対角線方向の外側に向かって直線状に突出していてもよい。
【００１１】
前記半導体装置において、
前記外側領域は、平面視において前記中心側領域から離間していてもよい。
【００１２】
前記半導体装置において、
前記外側領域は、平面視において円形状であってもよい。
【００１３】
前記半導体装置において、
前記第３半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度よりも高く、
前記第４半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも高く、
前記半導体基板の不純物濃度は、前記第１半導体領域の不純物濃度よりも高く、
前記第４半導体領域のｎ型不純物の不純物濃度は、前記第３半導体領域のｐ型不純物の不純物濃度よりも高くてもよい。
【００１４】
前記半導体装置において、
前記貫通孔は、平面視において矩形状であってもよい。
【００１５】
本発明の一態様に係る半導体装置の製造方法は、
第１導電型の半導体基板の第１面上に、第１導電型の第１半導体領域を形成する工程と、
前記第１半導体領域上に、平面視において多角形状の貫通孔が設けられた第１電極を形成する工程と、
前記貫通孔が位置する前記第１半導体領域に、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第２導電型の第２半導体領域を形成する工程と、
前記第２半導体領域を貫通するように、前記第２半導体領域および前記第１半導体領域に、平面視において前記貫通孔の内周縁で囲まれる範囲内に配置された第２導電型の第３半導体領域を形成する工程と、
前記第２半導体領域および前記第３半導体領域に跨って、前記貫通孔の内周縁に沿って前記第１電極で部分的に覆われた第１導電型の第４半導体領域を形成する工程と、
前記貫通孔が位置する前記第３半導体領域上および前記第４半導体領域上に、第２電極を形成する工程と、
前記第１面と反対側の前記半導体基板の前記第２面上に、第３電極を形成する工程と、を備え、
前記第３半導体領域は、
平面視において前記貫通孔の中心側に配置され、前記貫通孔の内周縁に沿った外縁部を有する中心側領域と、
平面視において前記中心側領域よりも前記貫通孔の対角線方向の外側に配置された外側領域と、を有するように形成し、
前記第４半導体領域は、
前記貫通孔の内周縁のうちの角部の近傍に配置され、前記対角線方向において前記外側領域と隣り合う角部領域と、
前記貫通孔の内周縁のうちの辺部の近傍に配置され、前記中心側領域の前記外縁部と隣り合う辺部領域と、を有するように形成し、
前記対角線方向における前記角部領域の長さは、前記辺部に直交する方向における前記辺部領域の長さよりも短く形成する。
【発明の効果】
【００１６】
本発明の一態様に係る半導体装置は、第１面および第１面と反対側の第２面を有する第１導電型の半導体基板と、第１面上に形成された第１導電型の第１半導体領域と、第１半導体領域上に形成され、平面視において多角形状の貫通孔が設けられた第１電極と、貫通孔が位置する第１半導体領域に形成され、貫通孔の内周縁に沿って第１電極で部分的に覆われた第２導電型の第２半導体領域と、第２半導体領域を貫通するように第２半導体領域および第１半導体領域に形成され、平面視において貫通孔の内周縁で囲まれる範囲内に配置された第２導電型の第３半導体領域と、第２半導体領域および第３半導体領域に跨って形成され、貫通孔の内周縁に沿って第１電極で部分的に覆われた第１導電型の第４半導体領域と、貫通孔が位置する第３半導体領域上および第４半導体領域上に形成された第２電極と、第２面上に形成された第３電極と、を備え、第３半導体領域は、平面視において貫通孔の中心側に配置され、貫通孔の内周縁に沿った外縁部を有する中心側領域と、平面視において中心側領域よりも貫通孔の対角線方向の外側に配置された外側領域と、を有し、第４半導体領域は、貫通孔の内周縁のうちの角部の近傍に配置され、対角線方向において外側領域と隣り合う角部領域と、貫通孔の内周縁のうちの辺部の近傍に配置され、中心側領域の外縁部と隣り合う辺部領域と、を有し、対角線方向における角部領域の長さは、辺部に直交する方向における辺部領域の長さよりも短い。
本発明によれば、角部領域の対角線方向の長さが、辺部領域の辺部に直交する方向の長さよりも短いことで、第４半導体領域の厚さを最適化するために２回に分けて第４半導体領域を形成することを要することなく、第４半導体領域における電荷の注入効率を低減することができる。
したがって、本発明によれば、製造工程を複雑にせずに寄生トランジスタ動作を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】第１の実施形態に係る半導体装置を示す平面図である。
【図２】第１の実施形態に係る半導体装置を示す図１のＩＩ−ＩＩ断面を含む断面図である。
【図３】第１の実施形態に係る半導体装置を示す図１のＩＩＩ−ＩＩＩ断面を含む断面図である。
【図４】第１の実施形態に係る半導体装置の製造方法において、第１半導体領域の形成工程を示す断面図である。
【図５】図４に続く第１の実施形態に係る半導体装置の製造方法において、ゲート酸化膜の形成工程を示す断面図である。
【図６】図５に続く第１の実施形態に係る半導体装置の製造方法において、ゲート電極の形成工程を示す断面図である。
【図７】図６に続く第１の実施形態に係る半導体装置の製造方法において、第２半導体領域の形成工程におけるイオン注入工程を示す断面図である。
【図８】図７に続く第１の実施形態に係る半導体装置の製造方法において、第３半導体領域の形成工程におけるイオン注入工程を示す断面図である。
【図９】図８に続く第１の実施形態に係る半導体装置の製造方法において、第２半導体領域および第３半導体領域の形成工程における同時拡散工程を示す断面図である。
【図１０】図９に続く第１の実施形態に係る半導体装置の製造方法において、第４半導体領域の形成工程におけるイオン注入工程を示す断面図である。
【図１１】図１０に続く第１の実施形態に係る半導体装置の製造方法において、第４半導体領域の形成工程における拡散工程を示す断面図である。
【図１２】第２の実施形態に係る半導体装置を示す平面図である。
【図１３】第２の実施形態に係る半導体装置を示す図１２のＸＩＩＩ−ＸＩＩＩ断面を含む断面図である。
【図１４】第２の実施形態に係る半導体装置を示す図１２のＸＩＶ−ＸＩＶ断面を含む断面図である。
【図１５】第２の実施形態に係る半導体装置の製造方法において、第３半導体領域の形成工程におけるイオン注入工程を示す断面図である。
【図１６】図１５に続く第２の実施形態に係る半導体装置の製造方法において、第２半導体領域および第３半導体領域の形成工程における同時拡散工程を示す断面図である。
【図１７】図１６に続く第２の実施形態に係る半導体装置の製造方法において、第４半導体領域の形成工程におけるイオン注入工程を示す断面図である。
【図１８】図１７に続く第２の実施形態に係る半導体装置の製造方法において、第４半導体領域の形成工程における拡散工程を示す断面図である。
【発明を実施するための形態】
【００１８】
以下、図１〜図１８を参照して、本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
【００１９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置１を示す平面図である。図２は、第１の実施形態に係る半導体装置１を示す図１のＩＩ−ＩＩ断面を含む断面図である。図３は、第１の実施形態に係る半導体装置１を示す図１のＩＩＩ−ＩＩＩ断面を含む断面図である。
【００２０】
第１の実施形態に係る半導体装置１は、例えば、プレナーゲートＭＯＳＦＥＴに適用することができる。半導体装置１は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）に適用してもよい。
【００２１】
半導体装置１は、半導体基板２と、第１半導体領域３と、第２半導体領域４と、第３半導体領域５と、第４半導体領域６とを備える。各半導体領域３〜６は、エピタキシャル成長法や不純物の拡散プロセスで形成することができる。
【００２２】
また、半導体装置１は、第１電極の一例であるゲート電極Ｇと、ゲート酸化膜７と、絶縁膜８とを備える。
【００２３】
半導体基板２は、第１面２１および第１面２１と反対側の第２面２２を有する。半導体基板２は、導電型が、第１導電型の一例であるｎ型である。
半導体基板２は、Ｓｉウェハで構成されていてもよい。
【００２４】
第１半導体領域３は、エピタキシャル成長法により半導体基板２の第１面２１上に形成され、導電型は、ｎ型である。より詳しくは、第１半導体領域３は、半導体基板２よりもｎ型不純物の不純物濃度が低い。
【００２５】
ゲート電極Ｇは、第１半導体領域３上に形成されている。ゲート電極Ｇは、平面視において多角形状の貫通孔９が設けられている。貫通孔９の平面形状は、例えば、矩形状であってもよい。
【００２６】
第２半導体領域４は、貫通孔９が位置する第１半導体領域３に形成され、貫通孔９の内周縁に沿ってゲート電極Ｇで部分的に覆われた不純物の拡散領域である。第２半導体領域４の導電型は、第２導電型の一例であるｐ型である。
【００２７】
第３半導体領域５は、第２半導体領域４を貫通するように第２半導体領域４および第１半導体領域３に形成され、平面視において貫通孔９の内周縁で囲まれる範囲内に配置された不純物の拡散領域である。第３半導体領域５の導電型は、ｐ型である。より詳しくは、第３半導体領域５は、第２半導体領域４よりもｐ型不純物の不純物濃度が高い。
【００２８】
第４半導体領域６は、第２半導体領域４および第３半導体領域５に跨って形成され、貫通孔９の内周縁に沿ってゲート電極Ｇで部分的に覆われた不純物の拡散領域である。第４半導体領域６は、１回の不純物の拡散工程で形成可能な深さに形成されている。言い換えれば、第４半導体領域６の深さは、ほぼ均一である。
【００２９】
第４半導体領域６の導電型は、ｎ型である。より詳しくは、第４半導体領域６は、第１半導体領域３よりもｎ型不純物の不純物濃度が高い。第４半導体領域６のｎ型不純物の不純物濃度は、第３半導体領域５のｐ型不純物の不純物濃度より高い。
【００３０】
ソース電極Ｓは、貫通孔９が位置する第３半導体領域５上および第４半導体領域６上に形成されている。
【００３１】
ドレイン電極Ｄは、半導体基板２の第２面２２上に形成されている。
【００３２】
以下、第３半導体領域５および第４半導体領域６の構成について、より詳しく説明する。
【００３３】
第３半導体領域５は、中心側領域５１と、外側領域５２とを有する。
【００３４】
中心側領域５１は、平面視において貫通孔９の中心側に配置され、貫通孔９の内周縁に沿った外縁部５１ａを有する。
【００３５】
外側領域５２は、平面視において中心側領域５１よりも貫通孔９の対角線方向ｄ１の外側に配置されている。より詳しくは、外側領域５２は、平面視において中心側領域５１に連続している。さらに詳しくは、外側領域５２は、中心側領域５１の角部から対角線方向ｄ１の外側に向かって円弧状に膨出している。
【００３６】
なお、図１の符号５２Ａに示すように、外側領域５２は、中心側領域５１の角部から対角線方向ｄ１の外側に向かって直線状に突出していてもよい。
【００３７】
第４半導体領域６は、角部領域６１と、辺部領域６２とを有する。
【００３８】
角部領域６１は、貫通孔９の内周縁のうちの角部９１ａの近傍に配置されている。角部領域６１は、対角線方向ｄ１において第３半導体領域５の外側領域５２と隣り合う。
【００３９】
辺部領域６２は、貫通孔９の内周縁のうちの辺部９１ｂの近傍に配置されている。辺部領域６２は、中心側領域５１の外縁部５１ａと隣り合う。
【００４０】
対角線方向ｄ１における角部領域６１の長さＬｃは、辺部９１ｂに直交する方向ｄ２における辺部領域６２の長さＬｓよりも短い。これにより、ソース電極Ｓから角部領域６１への電子の注入効率を抑制することができる。角部領域６１への電子の注入効率を抑制することができるので、第４半導体領域６をエミッタ、第２半導体領域４をベース、第１半導体領域３をコレクタとした横方向の寄生トランジスタ動作と、第４半導体領域６をエミッタ、第３半導体領域５をベース、第１半導体領域３をコレクタとした縦方向の寄生トランジスタ動作とを抑制することができる。寄生トランジスタ動作を抑制することで、半導体装置１の動作をゲートバイアスによって適切に制御することができる。また、角部領域６１への電荷集中によって角部領域６１が破壊されることを防止することができる。
【００４１】
また、第１の実施形態では、角部領域６１の長さＬｃを短くしつつも、角部領域６１の外縁部は、ゲート電極Ｇに重なるように開口部９１の外側に至っている。これにより、角部領域６１においても、ゲートバイアスによって半導体装置１の動作を適切に制御することができる。
【００４２】
次に、第１の実施形態に係る半導体装置１の製造方法の実施形態について説明する。図４は、第１の実施形態に係る半導体装置１の製造方法において、第１半導体領域３の形成工程を示す断面図である。図５は、図４に続く第１の実施形態に係る半導体装置１の製造方法において、ゲート酸化膜７の形成工程を示す断面図である。図６は、図５に続く第１の実施形態に係る半導体装置１の製造方法において、ゲート電極Ｇの形成工程を示す断面図である。図７は、図６に続く第１の実施形態に係る半導体装置１の製造方法において、第２半導体領域４の形成工程におけるイオン注入工程を示す断面図である。図８は、図７に続く第１の実施形態に係る半導体装置１の製造方法において、第３半導体領域５の形成工程におけるイオン注入工程を示す断面図である。図９は、図８に続く第１の実施形態に係る半導体装置１の製造方法において、第２半導体領域４および第３半導体領域５の形成工程における同時拡散工程を示す断面図である。図１０は、図９に続く第１の実施形態に係る半導体装置１の製造方法において、第４半導体領域６の形成工程におけるイオン注入工程を示す断面図である。図１１は、図１０に続く第１の実施形態に係る半導体装置１の製造方法において、第４半導体領域６の形成工程における拡散工程を示す断面図である。
第１の実施形態に係る半導体装置１の製造方法は、ｎ型の半導体基板２の第１面２１上に、ｎ型の第１半導体領域３を形成する工程と、第１半導体領域３上に、平面視において多角形状の貫通孔９が設けられたゲート電極Ｇを形成する工程と、貫通孔９が位置する第１半導体領域３に、貫通孔９の内周縁に沿ってゲート電極Ｇで部分的に覆われたｐ型の第２半導体領域４を形成する工程とを備える。また、半導体装置１の製造方法は、第２半導体領域４を貫通するように、第２半導体領域４および第１半導体領域３に、平面視において貫通孔９の内周縁で囲まれる範囲内に配置されたｐ型の第３半導体領域５を形成する工程と、第２半導体領域４および第３半導体領域５に跨って、貫通孔９の内周縁に沿ってゲート電極Ｇで部分的に覆われたｎ型の第４半導体領域６を形成する工程とを備える。また、半導体装置１の製造方法は、貫通孔９が位置する第３半導体領域５上および第４半導体領域６上に、ソース電極Ｓを形成する工程と、第１面２１と反対側の半導体基板２の第２面２２上に、ドレイン電極Ｄを形成する工程とを備える。また、半導体装置１の製造方法において、第３半導体領域５は、平面視において貫通孔９の中心側に配置され、貫通孔９の内周縁に沿った外縁部５１ａを有する中心側領域５１と、平面視において中心側領域５１よりも貫通孔９の対角線方向ｄ１の外側に配置された外側領域５２と、を有するように形成する。また、第４半導体領域６は、貫通孔９の内周縁に沿ってゲート電極Ｇで部分的に覆われるとともに貫通孔９の内周縁のうちの角部９１ａの近傍に配置され、対角線方向ｄ１において外側領域５２と隣り合う角部領域６１と、貫通孔９の内周縁のうちの辺部９１ｂの近傍に配置され、中心側領域５１の外縁部５１ａと隣り合う辺部領域６２と、を有するように形成する。そして、対角線方向ｄ１における角部領域６１の長さＬｃは、辺部９１ｂに直交する方向ｄ２における辺部領域６２の長さよりも短く形成する。以下、これらの工程を備えた半導体装置１の製造方法について、さらに詳しく説明する。
【００４３】
先ず、図４に示すように、半導体基板２の第１面２１上に、エピタキシャル成長法によりｎ型不純物の第１半導体領域３を形成する。
【００４４】
第１半導体領域３を形成した後、図５に示すように、第１半導体領域３上にゲート酸化膜７を形成する。
【００４５】
ゲート酸化膜７を形成した後、図６に示すように、ゲート酸化膜７上に、フォトリソグラフィを用いたポリシリコンのパターニングによって、貫通孔９を有するゲート電極Ｇを形成する。
【００４６】
ゲート電極Ｇを形成した後、図７に示すように、ゲート電極Ｇをマスクとしたセルフアラインにより、第２半導体領域４の形成工程におけるｐ型不純物（ｐ−）のイオン注入工程を実施する。
【００４７】
第２半導体領域４の形成工程におけるイオン注入工程を実施した後、図８に示すように、ゲート電極Ｇと、ゲート電極Ｇの周辺に位置する第２半導体領域４（イオン注入領域）とを覆うレジスト１０を形成する。そして、レジスト１０をマスクとして、第３半導体領域５の形成工程におけるｐ型不純物（ｐ＋）のイオン注入工程を実施する。
【００４８】
第３半導体領域５の形成工程におけるイオン注入工程を実施した後、図９に示すように、半導体基板２をアニール・拡散することで、第２半導体領域４の形成工程におけるｐ型不純物の拡散工程と、第３半導体領域５の形成工程におけるｐ型不純物の拡散工程とを同時に実施する。これにより、第２半導体領域４と第３半導体領域５とが同時に形成される。
【００４９】
このとき、第３半導体領域５は、第２半導体領域４よりもｐ型不純物の不純物濃度が高いため、第２半導体領域４を貫通するように、第２半導体領域４よりも深く第３半導体領域５を形成することができる。
【００５０】
第２半導体領域４および第３半導体領域５を形成した後、図１０に示すように、第３半導体領域５上に、ゲート電極Ｇに対して半導体基板２の第１面２１に沿った面方向に間隔を空けてレジスト１１を形成する。そして、ゲート電極Ｇをマスクとしたセルフアラインとレジスト１１とをマスクとして、第４半導体領域６の形成工程におけるｎ型不純物（ｎ＋）のイオン注入工程を実施する。
【００５１】
第４半導体領域６の形成工程におけるイオン注入工程を実施した後、図１１に示すように、ゲート電極Ｇ、第３半導体領域５および第４半導体領域６を覆う絶縁膜８を形成する。そして、絶縁膜８とともに半導体基板２をアニールすることで、第４半導体領域６の形成工程におけるｎ型不純物の拡散工程を実施する。これにより、１回の拡散工程によって第４半導体領域６が形成される。
【００５２】
第４半導体領域６を形成した後は、ゲート電極Ｇを覆う絶縁膜８以外の不要な絶縁膜８をエッチングで除去したうえで、ソース電極Ｓおよびドレイン電極Ｄを形成する。このようにして、第１の実施形態の半導体装置１が得られる。
【００５３】
以上説明したように、第１の実施形態に係る半導体装置１は、第１面２１および第１面２１と反対側の第２面２２を有する第１導電型の半導体基板２と、第１面２１上に形成された第１導電型の第１半導体領域３と、第１半導体領域３上に形成され、平面視において多角形状の貫通孔９が設けられた第１電極Ｇと、貫通孔９が位置する第１半導体領域３に形成され、貫通孔９の内周縁に沿って第１電極Ｇで部分的に覆われた第２導電型の第２半導体領域４と、第２半導体領域４を貫通するように第２半導体領域４および第１半導体領域３に形成され、平面視において貫通孔９の内周縁で囲まれる範囲内に配置された第２導電型の第３半導体領域５と、第２半導体領域４および第３半導体領域５に跨って形成され、貫通孔９の内周縁に沿って第１電極Ｇで部分的に覆われた第１導電型の第４半導体領域６と、貫通孔９が位置する第３半導体領域５上および第４半導体領域６上に形成された第２電極Ｓと、第２面２２上に形成された第３電極Ｄと、を備える。第３半導体領域５は、平面視において貫通孔９の中心側に配置され、貫通孔９の内周縁に沿った外縁部５１ａを有する中心側領域５１と、平面視において中心側領域５１よりも貫通孔９の対角線方向の外側に配置された外側領域５２と、を有する。第４半導体領域６は、貫通孔９の内周縁のうちの角部９１ａの近傍に配置され、対角線方向において外側領域５２と隣り合う角部領域６１と、貫通孔９の内周縁のうちの辺部９１ｂの近傍に配置され、中心側領域５１の外縁部５１ａと隣り合う辺部領域６２と、を有する。
そして、対角線方向における角部領域６１の長さＬｃは、辺部９１ｂに直交する方向における辺部領域６２の長さＬｓよりも短い。
このような構成によれば、角部領域６１の対角線方向の長さＬｃが、辺部領域６２の辺部９１ｂに直交する方向の長さＬｓよりも短いことで、第４半導体領域６の厚さを最適化するために２回に分けて第４半導体領域６を形成することを要することなく、第４半導体領域６における電荷の注入効率を低減することができる。
したがって、第１の実施形態によれば、製造工程を複雑にせずに寄生トランジスタ動作を抑制することができる。
【００５４】
（第２の実施形態）
次に、第２の実施形態に係る半導体装置１について説明する。図１２は、第２の実施形態に係る半導体装置１を示す平面図である。図１３は、第２の実施形態に係る半導体装置１を示す図１２のＸＩＩＩ−ＸＩＩＩ断面を含む断面図である。図１４は、第２の実施形態に係る半導体装置１を示す図１２のＸＩＶ−ＸＩＶ断面を含む断面図である。
【００５５】
第２の実施形態において、第３半導体領域５の外側領域５２は、平面視において中心側領域５１から離間している。より詳しくは、外側領域５２は、平面視において円形状である。
【００５６】
次に、第２の実施形態に係る半導体装置１の製造方法について、第１の実施形態との相違点に限定して説明する。図１５は、第２の実施形態に係る半導体装置１の製造方法において、第３半導体領域５の形成工程におけるイオン注入工程を示す断面図である。図１６は、図１５に続く第２の実施形態に係る半導体装置１の製造方法において、第２半導体領域４および第３半導体領域５の形成工程における同時拡散工程を示す断面図である。図１７は、図１６に続く第２の実施形態に係る半導体装置の製造方法において、第４半導体領域６の形成工程におけるイオン注入工程を示す断面図である。図１８は、図１７に続く第２の実施形態に係る半導体装置１の製造方法において、第４半導体領域６の形成工程における拡散工程を示す断面図である。
【００５７】
第１の実施形態と異なり、第２の実施形態では、第２半導体領域４の形成工程におけるイオン注入工程を実施した後、図１５に示すように、ゲート電極Ｇを覆うレジスト１０に加えて、第２半導体領域４上に、レジスト１０に対して半導体基板２の第１面２１に沿った面方向に間隔を空けてレジスト１２を形成する。これらのレジスト１０、１２は、同一のレジストをフォトリソグラフィによってパターニングすることで同時に形成することができる。そして、レジスト１０、１２をマスクとして、第３半導体領域５の形成工程におけるｐ型不純物のイオン注入工程を実施する。
【００５８】
第３半導体領域５の形成工程におけるイオン注入工程を実施した後、図１６に示すように、レジスト１０、１２を除去したうえで半導体基板２をアニール・拡散することで、第２半導体領域４の形成工程におけるｐ型不純物の拡散工程と、第３半導体領域５の形成工程におけるｐ型不純物の拡散工程とを同時に実施する。これにより、第２半導体領域４と第３半導体領域５とが同時に形成される。
【００５９】
このとき、第３半導体領域５は、第２半導体領域４よりもｐ型不純物の不純物濃度が高いため、第２半導体領域４を貫通するように第３半導体領域５を第２半導体領域４よりも深く形成することができる。ただし、第１の実施形態と異なり、第２の実施形態では、レジスト１２の直下にあった第３半導体領域５が、他の第３半導体領域５よりも浅く形成される。これは、レジスト１２の直下においては、レジスト１２によってｐ型不純物の注入が制限されることによるものである。
【００６０】
第２半導体領域４および第３半導体領域５を形成した後、図１７に示すように、第３半導体領域５上に、ゲート電極Ｇに対して半導体基板２の第１面２１に沿った面方向に間隔を空けて第１のレジスト１１を形成する。また、第３半導体領域５上に、第１のレジスト１１に対してゲート電極Ｇと反対側に間隔を空けて第２のレジスト１３を形成する。そして、ゲート電極Ｇと、第１のレジスト１１と、第２のレジスト１３とをマスクとして、第４半導体領域６の形成工程におけるｎ型不純物のイオン注入工程を実施する。
【００６１】
第４半導体領域６の形成工程におけるイオン注入工程を実施した後、図１８に示すように、絶縁膜８を形成し、絶縁膜８とともに半導体基板２をアニールすることで、第４半導体領域６の形成工程におけるｎ型不純物の拡散工程を実施する。
【００６２】
これにより、第３半導体領域５の外側領域５２は、対角線方向ｄ１において第４半導体領域６の角部領域６１を分断するように形成される。すなわち、第３半導体領域５の外側領域５２は、第３半導体領域５の中心側領域５１から離間して形成される。
【００６３】
第２の実施形態においても、第４半導体領域６の厚さを最適化するために２回に分けて第４半導体領域６を形成することを要することなく、第４半導体領域６における電荷の注入効率を低減することができる。
したがって、第２の実施形態においても、製造工程を複雑にせずに寄生トランジスタ動作を抑制することができる。
【００６４】
上述した実施形態は、あくまで一例であって、発明の範囲を限定するものではない。発明の要旨を逸脱しない限度において、上述した実施形態に対して種々の変更を行うことができる。変更された実施形態は、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００６５】
１  半導体装置
２  半導体基板
２１  第１面
２２  第２面
３  第１半導体領域
４  第２半導体領域
５  第３半導体領域
５１  中心側領域
５２  外側領域
６  第４半導体領域
６１  角部領域
６２  辺部領域
【図１】
2019212688.tif 000003
【図２】
2019212688.tif 000004
【図３】
2019212688.tif 000005
【図４】
2019212688.tif 000006
【図５】
2019212688.tif 000007
【図６】
2019212688.tif 000008
【図７】
2019212688.tif 000009
【図８】
2019212688.tif 000010
【図９】
2019212688.tif 000011
【図１０】
2019212688.tif 000012
【図１１】
2019212688.tif 000013
【図１２】
2019212688.tif 000014
【図１３】
2019212688.tif 000015
【図１４】
2019212688.tif 000016
【図１５】
2019212688.tif 000017
【図１６】
2019212688.tif 000018
【図１７】
2019212688.tif 000019
【図１８】
2019212688.tif 000020