(57)【要約】      （修正有）【課題】出力電圧の安定性を劣化させることなく偏磁を抑制することができる電力変換装置を提供する。【解決手段】上アーム及び下アームから成る第１相のスイッチング素子２１０、２２０と、上アーム及び下アームから成る第２相のスイッチング素子２３０、２４０と、を備え、直流入力をスイッチングして変圧器の１次巻線に供給するブリッジ型のスイッチング回路と、変圧器の２次巻線に発生する交流出力を整流する整流回路と、同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動するとともに第１相と第２相のスイッチング素子に対して位相差を持たせて駆動する制御部３１０と、を備える。制御部は、変圧器の偏磁を検出する検出器２００から入力される偏磁量に基いて補正量を算出し、第２相の上下アームのスイッチング素子のオンとオフの時間を、補正量に応じて所定量補正すると共に、位相差の制御量も補正量に応じて所定量補正する。【選択図】図１
2019103200.tif 000002
【特許請求の範囲】
【請求項１】
上アーム及び下アームから成る第１相のスイッチング素子と、上アーム及び下アームから成る第２相のスイッチング素子と、を備えるとともに直流入力をスイッチングして変圧器の１次巻線に供給するブリッジ型のスイッチング回路と、
前記変圧器の２次巻線に発生する交流出力を整流する整流回路と、
同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動するとともに前記第１相と前記第２相のスイッチング素子に対して位相差を持たせて駆動する制御部と、を備え、
前記制御部は、前記変圧器の偏磁を検出する検出器から入力される偏磁量に基いて補正量を算出し、前記第２相の上下アームのスイッチング素子のオンとオフの時間を前記補正量に応じて所定量補正すると共に前記位相差の制御量も前記補正量に応じて所定量補正する電力変換装置。
【請求項２】
請求項１に記載の電力変換装置であって、
前記補正量は、前記第２相の上下アームのスイッチング素子のオンとオフの時間への補正量の絶対値と前記位相差制御量への補正量の絶対値の比率が  ２：  １  で補正される電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に係り、特に変圧器を用いる電力変換装置に関する。
【背景技術】
【０００２】
電力変換装置において、使用される変圧器の偏磁を抑制する技術に関しては、特許文献１が知られている。この文献には、変圧器の偏磁量を検出し、検出した偏磁量に応じて、インバータ部を構成するスイッチング素子の内、一対の上下アームを構成するスイッチング素子に供給するスイッチング信号（オン、オフ信号）のデューティ比を変化させることにより、偏磁量を減少させることが記載されている。
【０００３】
しかしながら、特許文献１記載の偏磁抑制方式は、電力変換装置の出力電圧の制御安定性を劣化させる恐れがあり、特許文献２ではこの問題点を解決するための手段を提供している。
【０００４】
また、特許文献２記載の技術では、二対の上下アームすべてのスイッチング素子のオン、オフ信号のデューティ比を調整することになる。また偏磁補正量の正負に応じて各スイッチング素子のオンタイミング側を補正するかオフタイミング側を補正するかを切り替える必要もあるため、制御が複雑化している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００３−３７９７３号公報
【特許文献２】特開２０１４−１０００２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はこのような問題点を鑑みてなされたものであり、出力電圧の安定性を劣化させることなく偏磁を抑制することができる電力変換装置を提供するものである。
【課題を解決するための手段】
【０００７】
本発明に係る電力変換装置は、上アーム及び下アームから成る第１相のスイッチング素子と、上アーム及び下アームから成る第２相のスイッチング素子と、を備えるとともに直流入力をスイッチングして変圧器の１次巻線に供給するブリッジ型のスイッチング回路と、前記変圧器の２次巻線に発生する交流出力を整流する整流回路と、同一相の上アーム及び下アームを構成するスイッチング素子を逆相で駆動するとともに前記第１相と前記第２相のスイッチング素子に対して位相差を持たせて駆動する制御部と、を備え、  前記制御部は、前記変圧器の偏磁を検出する検出器から入力される偏磁量に基いて補正量を算出し、前記第２相の上下アームのスイッチング素子のオンとオフの時間を前記補正量に応じて所定量補正すると共に前記位相差の制御量も前記補正量に応じて所定量補正する。
【発明の効果】
【０００８】
本発明により、出力電圧安定性を劣化させることなく、電力変換装置の偏磁を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態にかかる電力変換装置４００（ＤＣＤＣコンバータ）を説明するブロック構成図である。
【図２】本実施形態にかかる電力変換装置の制御装置３１０を説明するブロック構成図である。
【図３】デューティ生成部３３０と補正量生成部３５０の制御ブロックを示すブロック構成図である。
【図４】本実施形態における位相シフトＰＷＭ制御の概略を説明する図である。
【図５】本実施形態における、デューティ補正量Ｄｃｏｍｐが正の値である場合のスイッチング信号Ｈ３〜Ｈ４とＨ３’〜Ｈ４’の関係図である。
【図６】本実施形態における、デューティ補正量Ｄｃｏｍｐが負の値である場合のスイッチング信号Ｈ３〜Ｈ４とＨ３’〜Ｈ４’の関係図である。
【図７】本実施形態において、偏磁のない状態から電流センサ２００で検出したＩ１０が正の値であった場合に供給するゲート電圧Ｖ３０〜Ｖ６０の関係を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態を図面参照しながら説明する。
【００１１】
図１は、本実施形態にかかる電力変換装置４００（ＤＣＤＣコンバータ）を説明するブロック構成図である。
【００１２】
（１次側回路の説明）
電力変換装置４００の１次側（高圧側）は直流電源１０に接続される。また当該直流電源は代わりに高圧バッテリなども用いられる。
【００１３】
平滑用キャパシタ２０は、一端が第１相の上アームのＭＯＳＦＥＴ２１０と、第２相の上アームのＭＯＳＦＥＴ２３０のドレインに接続され、他端が直流電源１０の低電位側と、第１相の下アームのＭＯＳＦＥＴ２２０と、第２相の下アームのＭＯＳＦＥＴ２４０のソースに接続される。
【００１４】
共振用インダクタ３０の一端は、ＭＯＳＦＥＴ２１０のソース及びＭＯＳＦＥＴ２２０のドレインに接続され、当該共振用インダクタの他端は変圧器５０の１次側巻線４０の一端に接続される。
【００１５】
共振インダクタ３０は、変圧器５０の漏れインダクタンスあるいは配線インダクタンスで代替してもよい。
【００１６】
１次側巻線４０の他端は、電流センサ２００の一端へ接続され、当該電流センサ２００の他端はＭＯＳＦＥＴ２３０のソースと、ＭＯＳＦＥＴ２４０のドレインに接続される。ここで電流センサ２００には、ホール電流センサあるいはシャント抵抗などが用いられる。
【００１７】
電流センサ２００で検出された電流値は、ローパスフィルタ１３５を介して制御装置３１０へ入力される。ここで、ローパスフィルタ１３５のカットオフ周波数は、１次側のＭＯＳＦＥＴ２１０ないし２４０のスイッチング周波数成分を十分に減衰できる値とする。
【００１８】
具体的には、ローパスフィルタ１３５のカットオフ周波数を１次側のＭＯＳＦＥＴ２１０〜２４０のスイッチング周波数の１／１０以下に設定することが望ましい。
【００１９】
（２次側回路の説明）
電力変換装置の２次側（低圧側）の低圧側直流電源１００の高電位側は、負荷１１０の一端と、平滑キャパシタ９０の一端と、平滑インダクタ８０の一端に接続される。また、当該低圧側直流電源１００は代わりに低電圧用バッテリなどが用いられる。
【００２０】
変圧器５０の２次側巻線６０は、当該２次側巻線６０の一端が、２次側の整流ダイオード２６０のカソード側に接続され、当該２次側巻線６０の他端は、変圧器５０の２次側巻線７０の一端及び平滑用インダクタ８０の他端に接続される。
【００２１】
変圧器５０の２次側巻線７０は、当該２次側巻線７０の一端が、変圧器５０の２次側巻線６０の他端及び平滑用インダクタ８０の他端に接続され、当該２次側巻線７０の他端は、２次側の整流ダイオード２５０のカソードに接続される。
【００２２】
２次側の整流ダイオード２５０のアノードは、２次側の整流ダイオード２６０のアノードと、平滑キャパシタ９０の他端と、低圧側直流電源１００の低電位側と、負荷１１０の一端に接続される。
【００２３】
電圧センサ１９０は、平滑キャパシタ９０の両端に接続され、平滑キャパシタ９０の両端の電位差を検出し、制御装置３１０に入力する。ここで、電圧センサ１９０には、オペアンプで構成された非反転増幅回路などが用いられる。
【００２４】
なお本実施形態では、２次側の整流素子として整流ダイオード２５０及び２６０を用いているが、ＭＯＳＦＥＴに変更しても問題ない。  
（制御装置３１０の説明）
図２は、本実施形態にかかる電力変換装置の制御装置３１０を説明するブロック構成図である。
【００２５】
制御装置３１０は、Ａ／Ｄ変換器３２０と、デューティ指令生成部３３０と、スイッチング信号生成部３４０と、補正量生成部３５０と、スイッチング信号補正部３６０と、ゲートドライブ回路３７０と、を備える。
【００２６】
Ａ／Ｄ変換器３２０は、電圧センサ１９０で検出した電力変換装置４００の出力電圧Ｖ１０のアナログ値をデジタル値ＶＤ１０に変換する。また、当該Ａ／Ｄ変換器３２０は、電流センサ２００で検出しローパスフィルタ１３５を介した電流Ｉ１０のアナログ値をデジタル値ＩＤ１０に変換する。
【００２７】
図３は、デューティ生成部３３０と補正量生成部３５０の制御ブロックを示すブロック構成図である。
【００２８】
補正量生成部３５０は、電流指令Ｉｒｅｆと検出電流値ＩＤ１０を比較して偏差を算出しＰＩ制御などによりデューティ補正量Ｄｃｏｍｐを算出する。ここで、電流指令Ｉｒｅｆは、検出電流値ＩＤ１０が０Ａになるよう設定された補正量生成部３５０の内部設定値である。
【００２９】
算出したデューティ補正量Ｄｃｏｍｐはデューティ生成部とスイッチング信号補正部へ入力することにより出力電圧制御量とスイッチング信号の両方へ補正をかけている。
【００３０】
デューティ生成部３３０は、外部制御装置から受信した出力電圧指令Ｖｒｅｆ（２次側の平滑キャパシタ９０への電圧指令）と電圧センサ１９０で検出した平滑キャパシタ９０の両端の電位差Ｖ１０を表すデジタル値ＶＤ１０を比較して電圧偏差を算出し、算出した電圧偏差をＰＩ制御などによりデューティ指令Ｄｒｅｆ＿Ｐｒｅを算出する。さらにＤｒｅｆ＿Ｐｒｅに補正量生成部３５０から出力されるデューティ補正量Ｄｃｏｍｐの１／２の値を減算したデューティ指令Ｄｒｅｆを算出し、スイッチング生成部３４０へ入力される。
【００３１】
スイッチング指令生成部３４０は、入力されたデューティ指令Ｄｒｅｆに基づきスイッチング指令Ｈ１〜Ｈ４を生成する。スイッチング指令Ｈ１〜Ｈ４は、それぞれ１次側のＭＯＳＦＥＴ２１０〜２４０をオンオフするスイッチング指令である。
【００３２】
デューティ指令Ｄｒｅｆからスイッチング指令Ｈ１〜Ｈ４を生成する方法として、例えば位相シフトＰＷＭ制御がある。
【００３３】
図４は、本実施形態における位相シフトＰＷＭ制御の概略を説明する図である。
【００３４】
位相シフトＰＷＭ制御は、オン時間とオフ時間の割合を５０％に固定し、各スイッチング信号Ｈ１〜Ｈ４の位相差を変化させる方法であり、Ｈ１とＨ４のオン重なり期間と、Ｈ２とＨ３のオン重なり期間をデューティ指令Ｄｒｅｆに従って調整することにより、出力電圧指令Ｖｒｅｆに対応した電圧を出力する。
【００３５】
ここでは、一例として１次側のＭＯＳＦＥＴ２１０のスイッチング信号Ｈ１を基準とした場合のスイッチング指令Ｈ１〜Ｈ４の生成方法を説明する。
【００３６】
まず、スイッチング信号Ｈ１は、オン時間とオフ時間の割合を５０％に固定したパルス信号で生成する。
【００３７】
例えば、スイッチング周波数を１００ｋＨｚとした場合、オン時間とオフ時間はそれぞれ５ｕｓとなる。
【００３８】
スイッチング信号Ｈ２は、スイッチング指令Ｈ１と逆位相の信号を生成する。すなわち、スイッチング指令Ｈ１のオン、オフ信号を反転させた信号を生成する。これによって、スイッチング指令Ｈ２は、スイッチング指令Ｈ１のオン期間にオフし、スイッチング信号Ｈ１のオフ期間にオンする。
【００３９】
スイッチング信号Ｈ３は、スイッチング信号Ｈ１と同様に、オン時間とオフ時間の割合を５０％に固定したパルス信号で生成する。またＨ１のオンタイミングを基準にデューティ指令Ｄｒｅｆだけ位相差を持たせてスイッチング信号を生成する。
【００４０】
スイッチング信号Ｈ４は、スイッチング信号Ｈ３と逆位相の信号を生成する。すなわち、スイッチング信号Ｈ３のオン、オフ信号を反転させた信号を生成する。
【００４１】
上述のようにスイッチング信号Ｈ１〜Ｈ４を生成することにより、スイッチング信号Ｈ１〜Ｈ２とＨ３〜Ｈ４とに位相差を持たせることができる。
【００４２】
この位相差により、Ｈ１とＨ４のオン重なり期間と、Ｈ２とＨ３のオン重なり期間を調整できるため、デューティ指令Ｄｒｅｆに従って前期位相差を調整することで出力電圧指令Ｖｒｅｆに対応した電圧が出力できる。
【００４３】
なお、各相上下アームのＭＯＳＦＥＴの短絡を防止するため、スイッチング信号Ｈ１〜Ｈ４にそれぞれデッドタイムを設けることが望ましいが、ここでは、デッドタイムを省略して説明する。
【００４４】
スイッチング信号補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐに基づきスイッチング信号Ｈ３〜Ｈ４のデューティを補正し、Ｈ３’〜Ｈ４’を生成する。
【００４５】
図５は、本実施形態における、デューティ補正量Ｄｃｏｍｐが正の値である場合のスイッチング信号Ｈ３〜Ｈ４とＨ３’〜Ｈ４’の関係図である。
【００４６】
スイッチング信号補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが正の値である場合、ＭＯＳＦＥＴ２３０のスイッチング信号Ｈ３のオフするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング補正信号Ｈ３’を生成し、ＭＯＳＦＥＴ２４０のスイッチング信号Ｈ４のオンするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ遅らせることによって、スイッチング補正信号Ｈ４’を生成する。
【００４７】
図６は、本実施形態における、デューティ補正量Ｄｃｏｍｐが負の値である場合のスイッチング信号Ｈ３〜Ｈ４とＨ３’〜Ｈ４’の関係図である。
【００４８】
スイッチング信号補正部３６０は、入力されたデューティ補正量Ｄｃｏｍｐが負の値である場合、ＭＯＳＦＥＴ２３０のスイッチング信号Ｈ３のオフするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ進めることによって、スイッチング信号補正値Ｈ３’を生成し、ＭＯＳＦＥＴ２４０のスイッチング信号Ｈ４のオンするタイミングを、デューティ補正量Ｄｃｏｍｐ分だけ進めることによって、スイッチング信号補正値Ｈ４’を生成する。
【００４９】
すなわち、スイッチング信号補正部３６０はデューティ補正量Ｄｃｏｍｐに基づき、スイッチング信号Ｈ３のオフタイミングおよびスイッチング信号Ｈ４のオンタイミングを補正するのみである。
【００５０】
ゲートドライブ回路３７０は、スイッチング信号Ｈ１〜Ｈ２と、補正されたスイッチング信号Ｈ３’〜Ｈ４’を１次側のＭＯＳＦＥＴ２１０〜２４０のゲート電圧Ｖ３０〜Ｖ６０に変換する。
【００５１】
（偏磁抑制方法の説明）
変圧器５０の偏磁は、１次側のＭＯＳＦＥＴ２１０〜２４０のオン抵抗のばらつき、あるいは、ＭＯＳＦＥＴ２１０〜２４０のスイッチング時の立ち上がり時間あるいは立ち下り時間のばらつきあるいは、主回路配線のインピーダンスのばらつきあるいは、１次側の直流電源１０の電圧変動などにより発生する。
これによりトランス電流の平均値はゼロとならず、直流成分が発生し偏磁状態となってしまう。偏磁状態により、直流成分が増加し続けると、やがてトランス５０のコアが磁気飽和を起こし、１次側のＭＯＳＦＥＴ２１０〜２４０に過電流が流れ、ＭＯＳＦＥＴの故障を招く恐れがある。
【００５２】
この偏磁状態を防止するために、偏磁量の検出手段としてトランス電流（平均値）を検出し、当該電流が０Ａとなるよう補正をかけている。
【００５３】
具体的には、電流センサ２００で検出しローパスフィルタ１３５を介したＩ１０をＡ／Ｄ変換器３２０を介して変換したデジタル値ＩＤ１０を基に、補正量生成部３５０でデューティ補正量Ｄｃｏｍｐを生成し、電力変換装置のＭＯＳＦＥＴ２１０〜２４０のスイッチングを上述したように制御することで抑制できる。
【００５４】
図７は、本実施形態において、偏磁のない状態から電流センサ２００で検出したＩ１０が正の値であった場合に供給するゲート電圧Ｖ３０〜Ｖ６０の関係を示す図である。
【００５５】
電力変換装置のＭＯＳＦＥＴ２１０〜２４０のスイッチングを上述したようにオンオフ制御することにより、電流センサ２００で検出した電流Ｉ１０が正の値である場合には、偏磁前の状態に対して、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間は、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間に対して短くなるため、変圧器５０の１次側巻線４０に印加される電圧は、正の電圧に対して負の電圧が印加される期間が長くなる。
【００５６】
具体的には、補正量生成部３５０によるデューティ補正量Ｄｃｏｍｐの生成により、偏磁前のゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間であるＴｏｎ１と、偏磁ありのゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間であるＴｏｎ１’は、Ｔｏｎ１’＝Ｔｏｎ１−ＤＣｏｍｐ／２となり、偏磁前のゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間Ｔｏｎ２と、偏磁ありのゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間Ｔｏｎ２’は、Ｔｏｎ２’＝Ｔｏｎ２＋  ＤＣｏｍｐ／２となる。
すなわちＴｏｎ２’−Ｔｏｎ１’＝ＤＣｏｍｐ分だけ偏磁なしに対して期間が長くなっている。
【００５７】
これにより変圧器５０の１次側巻線４０の電流は負の方向へ増加するため、ゼロへ近づいていき変圧器５０の偏磁が抑制される。
【００５８】
また、ゲート電圧Ｖ３０とゲート電圧Ｖ６０のオン重なり期間は、偏磁前の状態に対しデューティ補正量ＤＣｏｍｐ／２だけ短くなるが、ゲート電圧Ｖ４０とゲート電圧Ｖ５０のオン重なり期間では、デューティ補正量Ｄｃｏｍｐ／２分だけ長くなるため、Ｔｏｎ２’＋Ｔｏｎ１’＝Ｔｏｎ２＋Ｔｏｎ１の関係となる。すなわち、変圧器５０の１次側巻線４０への電圧印加時間の合計が補正前と後で同じであるため、電力変換装置が出力する電圧の変動を抑えることができる。
【００５９】
これにより、電力変換装置の出力電圧の安定性を劣化させることなく、偏磁を抑制することができる。また、偏磁抑制のための補正処理としては電圧制御量（デューティ指令）への補正と、スイッチング信号Ｈ３のオフタイミングおよびスイッチング信号Ｈ４のオンタイミングを補正するのみでよいため、単純な構造で制御することができる。
【００６０】
なお、本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例
えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであ
り、必ずしも説明した全ての構成を備えるものに限定されるものではない。
また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集
積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等
は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソ
フトウェアで実現してもよい。
【００６１】
また、制御線あるいは情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線あるいは情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。
【符号の説明】
【００６２】
１０…直流電源、２０…平滑キャパシタ、３０…共振用インダクタ、４０…１次側巻線、５０…変圧器、６０…２次側巻線、７０…２次側巻線、８０…平滑インダクタ、９０…平滑キャパシタ、１００…低圧側直流電源、１１０…負荷、１３５…ローパスフィルタ、１９０…電圧センサ、２００…電流センサ、２１０…ＭＯＳＦＥＴ、２２０…ＭＯＳＦＥＴ、２３０…ＭＯＳＦＥＴ、２４０…ＭＯＳＦＥＴ、２５０…整流ダイオード、２６０…整流ダイオード、３１０…制御装置、３２０…Ａ／Ｄ変換器、３３０…デューティ指令生成部、３４０…スイッチング信号生成部、３５０…補正量生成部、３６０…スイッチング信号補正部、３７０…ゲートドライブ回路、４００…電力変換装置
【図１】
2019103200.tif 000003
【図２】
2019103200.tif 000004
【図３】
2019103200.tif 000005
【図４】
2019103200.tif 000006
【図５】
2019103200.tif 000007
【図６】
2019103200.tif 000008
【図７】
2019103200.tif 000009