(57)【要約】【課題】本発明は、段差を緩和することが可能な半導体装置およびその製造方法を提供することを目的とする。【解決手段】本発明による半導体装置は、第１開口９を有する第１層間絶縁膜５と、平面視で第１開口９と重畳しかつ第１配線層２が露出した第２開口１０を有する第２層間絶縁膜６と、第２配線層３と、第３層間絶縁膜７と、平面視で第１開口９と重畳するように形成されたＳＯＧ（Spin on Glass）膜８とを備え、第２開口１０は第１開口９よりも開口面積が大きく、断面視において、第１開口９の幅である第１開口幅をＷ１、第２開口１０の幅である第２開口幅をＷ２、半導体基板１の表面から第２開口１０における第３層間絶縁膜７の表面までの高さの最小値をＨ１、および半導体基板１の表面から第２開口１０の端部である第２開口端１２における第３層間絶縁膜７の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足する。【選択図】図１
2019220599.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、前記半導体基板が露出した第１開口を有する第１層間絶縁膜と、
前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って形成された第１配線層と、
前記第１配線層上の一部および前記第１層間絶縁膜上に形成され、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜と、
前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って形成された第２配線層と、
前記第２配線層上および前記第２層間絶縁膜上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜と、
を備え、
前記第２開口は、前記第１開口よりも開口面積が大きく、
断面視において、前記第１開口の幅である第１開口幅をＷ１、前記第２開口の幅である第２開口幅をＷ２、前記半導体基板の表面から前記第２開口における前記第３層間絶縁膜の表面までの高さの最小値をＨ１、および前記半導体基板の表面から前記第２開口の端部である第２開口端における前記第３層間絶縁膜の表面までの高さをＨ２としたとき、
（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６
を満足することを特徴とする、半導体装置。
【請求項２】
半導体基板と、
前記半導体基板上に形成され、前記半導体基板が露出した第１開口を有する第１層間絶縁膜と、
前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って形成された第１配線層と、
前記第１配線層上の一部および前記第１層間絶縁膜上に形成され、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜と、
前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って形成された第２配線層と、
前記第２配線層上および前記第２層間絶縁膜上に形成された第３層間絶縁膜と、
前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜と、
を備え、
前記第２開口は、前記第１開口よりも開口面積が大きく、
断面視において、前記第２開口の幅である第２開口幅をＷ２としたとき、
Ｗ２≦１μｍ
を満足することを特徴とする、半導体装置。
【請求項３】
（ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板上に、前記半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、
（ｃ）前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って第１配線層を形成する工程と、
（ｄ）前記第１配線層上の一部および前記第１層間絶縁膜上を覆い、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、
（ｅ）前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って第２配線層を形成する工程と、
（ｆ）前記第２配線層上および前記第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、
（ｇ）前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程と、
を備え、
前記第２開口は、前記第１開口よりも開口面積が大きく、
断面視において、前記第１開口の幅である第１開口幅をＷ１、前記第２開口の幅である第２開口幅をＷ２、前記半導体基板の表面から前記第２開口における前記第３層間絶縁膜の表面までの高さの最小値をＨ１、および前記半導体基板の表面から前記第２開口の端部である第２開口端における前記第３層間絶縁膜の表面までの高さをＨ２としたとき、
（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６
を満足することを特徴とする、半導体装置の製造方法。
【請求項４】
（ａ）半導体基板を準備する工程と、
（ｂ）前記半導体基板上に、前記半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、
（ｃ）前記第１開口内の前記半導体基板上から前記第１層間絶縁膜上に渡って第１配線層を形成する工程と、
（ｄ）前記第１配線層上の一部および前記第１層間絶縁膜上に、平面視で前記第１開口と重畳しかつ前記第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、
（ｅ）前記第２開口内の前記第１配線層上から前記第２層間絶縁膜上に渡って第２配線層を形成する工程と、
（ｆ）前記第２配線層上および前記第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、
（ｇ）前記第３層間絶縁膜内であって、平面視で前記第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程と、
を備え、
前記第２開口は、前記第１開口よりも開口面積が大きく、
断面視において、前記第２開口の幅である第２開口幅をＷ２としたとき、
Ｗ２≦１μｍ
を満足することを特徴とする、半導体装置の製造方法。
【請求項５】
（ｈ）前記第３層間絶縁膜上に第３配線層を形成する工程と、
（ｉ）前記第３配線層をエッチングする工程と、
をさらに備えることを特徴とする、請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、ＳＯＧ（Spin on Glass）膜を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
多層配線構造を有する半導体装置の製造工程において、配線層間を接続するコンタクトを適宜に集中してスタックすることによって半導体装置の高集積化を実現する手法が実用化されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平５−２１６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、配線間の段差、および配線と層間絶縁膜との段差を緩和するためにＳＯＧ膜を備える半導体装置がある。ＳＯＧ膜は、ウエハを回転させながらウエハの中央にＳＯＧを塗布することによって形成される。
【０００５】
特許文献１の半導体装置にＳＯＧ膜を形成する場合、ウエハの中央に塗布されたＳＯＧはウエハを回転させたときに生じる遠心力によってウエハの外周部に向かって移動する。しかし、配線層がスタックされた領域では段差が大きいためＳＯＧの広がりが抑制され、当該領域よりも外周部に向かってＳＯＧが広がりにくくなる。従って、特許文献１の半導体装置にＳＯＧ膜を形成しても、十分に段差が緩和されているとはいえない。段差があると、後に形成した配線層をエッチングするときに、エッチングされるべき配線層が残り、これが製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因になる。
【０００６】
本発明は、このような問題を解決するためになされたものであり、段差を緩和することが可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明による半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足する。
【０００８】
また、本発明による半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足する。
【０００９】
また、本発明による半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上を覆い、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足する。
【００１０】
また、本発明による半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上に、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足する。
【発明の効果】
【００１１】
本発明によると、半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足するため、段差を緩和することが可能となる。
【００１２】
また、半導体装置は、半導体基板と、半導体基板上に形成され、半導体基板が露出した第１開口を有する第１層間絶縁膜と、第１開口内の半導体基板上から第１層間絶縁膜上に渡って形成された第１配線層と、第１配線層上の一部および第１層間絶縁膜上に形成され、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜と、第２開口内の第１配線層上から第２層間絶縁膜上に渡って形成された第２配線層と、第２配線層上および第２層間絶縁膜上に形成された第３層間絶縁膜と、第３層間絶縁膜内であって、平面視で第１開口と重畳するように形成されたＳＯＧ（Spin on Glass）膜とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足するため、段差を緩和することが可能となる。
【００１３】
また、半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上を覆い、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第１開口の幅である第１開口幅をＷ１、第２開口の幅である第２開口幅をＷ２、半導体基板の表面から第２開口における第３層間絶縁膜の表面までの高さの最小値をＨ１、および半導体基板の表面から第２開口の端部である第２開口端における第３層間絶縁膜の表面までの高さをＨ２としたとき、（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６を満足するため、段差を緩和することが可能となる。
【００１４】
また、半導体装置の製造方法は、（ａ）半導体基板を準備する工程と、（ｂ）半導体基板上に、半導体基板が露出した第１開口を有する第１層間絶縁膜を形成する工程と、（ｃ）第１開口内の半導体基板上から第１層間絶縁膜上に渡って第１配線層を形成する工程と、（ｄ）第１配線層上の一部および第１層間絶縁膜上に、平面視で第１開口と重畳しかつ第１配線層が露出した第２開口を有する第２層間絶縁膜を形成する工程と、（ｅ）第２開口内の第１配線層上から第２層間絶縁膜上に渡って第２配線層を形成する工程と、（ｆ）第２配線層上および第２層間絶縁膜上に第３層間絶縁膜を形成する工程と、（ｇ）第３層間絶縁膜内であって、平面視で第１開口と重畳するようにＳＯＧ（Spin on Glass）膜を形成する工程とを備え、第２開口は、第１開口よりも開口面積が大きく、断面視において、第２開口の幅である第２開口幅をＷ２としたとき、Ｗ２≦１μｍを満足するため、段差を緩和することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。
【図２】本発明の実施の形態１による半導体装置の第３配線層残発生率を示す図である。
【図３】本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。
【図４】本発明の実施の形態２による半導体装置の第３配線層残発生率を示す図である。
【図５】前提技術による半導体装置の構成の一例を示す断面図である。
【図６】前提技術による半導体装置の構成の一例を示す平面図である。
【図７】シリコンウエハを示す図である。
【図８】前提技術による半導体装置の構成の一例を示す断面図である。
【図９】前提技術による半導体装置の構成の一例を示す平面図である。
【発明を実施するための形態】
【００１６】
本発明の実施の形態について、図面に基づいて以下に説明する。
【００１７】
＜前提技術＞
まず、本発明の前提となる技術である前提技術について説明する。
【００１８】
図５は、前提技術による半導体装置の構成の一例を示す断面図である。
【００１９】
第１層間絶縁膜５は、半導体基板１上に形成され、当該半導体基板１が露出した第１開口９を有している。第１配線層２は、第１開口９内の半導体基板１上から第１層間絶縁膜５上に渡って形成されている。また、第１開口９以外の第１層間絶縁膜５上にも第１配線層２が形成されている。
【００２０】
第２層間絶縁膜６は、第１配線層２上の一部および第１層間絶縁膜５上に形成され、平面視で第１開口９と重畳しかつ第１配線層２が露出した第２開口１０を有している。また、第２層間絶縁膜６は、第１開口９以外の第１層間絶縁膜５上に形成されている第１配線層２を覆うように形成されている。ここで、第２開口１０は、第１開口９よりも開口面積が大きい。
【００２１】
第２配線層３は、第２開口１０内の第１配線層２上から第２層間絶縁膜６上に渡って形成されている。また、第２開口１０以外の第２層間絶縁膜６上にも第２配線層３が形成されている。第３層間絶縁膜７は、第２配線層３および第２層間絶縁膜６を覆うように形成されている。
【００２２】
ＳＯＧ膜８は、第３層間絶縁膜７内であって、平面視で第１開口９と重畳するように形成されている。第３配線層４は、第３層間絶縁膜７上に形成されている。領域１３は、平面視において、第１開口９以外の第１層間絶縁膜５上に形成されている第１配線層２と、第２開口１０以外の第２層間絶縁膜６上に形成されている第２配線層３とが重畳している領域である。
【００２３】
上述の通り、ＳＯＧ膜８は、粘性を有し、主に配線上に形成した層間絶縁膜の段差を緩和する、または配線間に形成された溝にＳＯＧ膜８を埋め込んで配線間の段差を緩和するために用いられる。ＳＯＧ膜８は、ウエハを回転させながら当該ウエハの中央にＳＯＧを塗布した後、ＳＯＧ膜８の膜厚を調整してウエハ面内で膜厚を均一にするために、さらにウエハを回転させることによって形成される。特に、配線間に形成された溝に埋め込まれるＳＯＧ膜８の量が多いほど、配線間の段差の緩和に有効である。
【００２４】
図６は、前提技術による半導体装置の構成の一例を示す平面図であり、配線パターンのレイアウトを示している。なお、図６のＡ１−Ａ２断面は、図５に示す半導体装置の断面図に相当する。
【００２５】
図６において、領域１３、および平面視において第１開口９と第２開口１０とが重畳している領域のそれぞれで段差が大きくなる。ここで、平面視において第１開口９と第２開口１０とが重畳している領域のことをスタック領域ともいう。
【００２６】
図６に示す配線パターンのレイアウトにおいて、第１配線層２および第２配線層３を形成した後にＳＯＧ膜８を形成するとき、ウエハの中央に塗布されたＳＯＧはウエハの回転で生じた遠心力によってウエハの外周部に向かって移動する。しかし、領域１３は段差が大きいため、当該領域１３によってＳＯＧの広がりが抑制され、領域１３よりも外周部に向かってＳＯＧが広がりにくくなる。
【００２７】
図７は、シリコンウエハ１４を示す図である。シリコンウエハ１４は、半導体基板１を有し、半導体基板１上に複数のチップ１５が形成されている。
【００２８】
例えば、図６に示す配線パターンが図７の領域１６で形成されている場合、スタック領域よりも領域１３の方がシリコンウエハ１４の中央に近いため、領域１３の段差によってＳＯＧの広がりが抑制され、ＳＯＧをスタック領域に十分に埋め込むことができない。従って、ＳＯＧによって段差が十分に緩和されなくなる。この状態で第３配線層４を形成した後に当該第３配線層４をエッチングすると、図５，６に対応する図８，９に示すように、段差の側壁に付着した反応生成物がエッチングを阻害して第３配線層４が残る。エッチング後に残った第３配線層４は、製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因となり問題である。このような問題が生じないように、段差を緩和することは重要である。
【００２９】
本発明の実施の形態は、段差を緩和することを可能としており、以下に詳細に説明する。
【００３０】
＜実施の形態１＞
図１は、本発明の実施の形態１による半導体装置の構成の一例を示す断面図である。なお、図１に示す断面図は、図９のＡ１−Ａ２断面の一部に相当する。
【００３１】
第１層間絶縁膜５は、半導体基板１上に形成され、当該半導体基板１が露出した第１開口９を有している。断面視における第１開口９の幅は、第１開口端１１間の距離に相当し、第１開口幅Ｗ１で表される。第１配線層２は、第１開口９内の半導体基板１上から第１層間絶縁膜５上に渡って形成されている。
【００３２】
第２層間絶縁膜６は、第１配線層２上の一部および第１層間絶縁膜５上に形成され、平面視で第１開口９と重畳しかつ第１配線層２が露出した第２開口１０を有している。断面視における第２開口１０の幅は、第２開口端１２間の距離に相当し、第２開口幅Ｗ２で表される。ここで、第２開口１０は、第１開口９よりも開口面積が大きい。すなわち、第２開口幅Ｗ２は、第１開口幅Ｗ１よりも大きい。
【００３３】
第２配線層３は、第２開口１０内の第１配線層２上から第２層間絶縁膜６上に渡って形成されている。第３層間絶縁膜７は、第２配線層３および第２層間絶縁膜６を覆うように形成されている。ＳＯＧ膜８は、第３層間絶縁膜７内であって、平面視で第１開口９と重畳するように形成されている。第３配線層４は、第３層間絶縁膜７上に形成されている。
【００３４】
また、高さＨ１は、断面視において、第２開口１０、すなわち第２開口幅Ｗ２における半導体基板１の表面から第３層間絶縁膜７の表面までの高さの最小値を示している。高さＨ２は、断面視において、第２開口端１２における半導体基板１の表面から第３層間絶縁膜７の表面までの高さを示している。本実施の形態１による半導体装置は、第１開口幅Ｗ１、第２開口幅Ｗ２、高さＨ１、および高さＨ２が、下記の式（１）を満足するように構成されている。
【００３５】
（Ｈ２−Ｈ１）／（（Ｗ２−Ｗ１）／２）≦３．６  ・・・（１）
上記の式（１）は、換言すれば、（Ｈ２−Ｈ１）／Ｗ３≦３．６である。ここで、Ｗ３は、第１開口端１１と第２開口端１２との間隔である。
【００３６】
図２は、本実施の形態１による半導体装置の第３配線層残発生率を示す図である。具体的には、図２は、（Ｈ２−Ｈ１）／Ｗ３で求められる値を変えたときの第３配線層発生率を示す実験データである。第３配線層発生率は、第３配線層４がエッチングされずに残る確率を示している。図中の１つの黒点は、（Ｈ２−Ｈ１）／Ｗ３で求められる１つの値について４個のサンプルを作成し、当該作成した４個のサンプルから第３配線層発生率を求めたものである。
【００３７】
図２に示すように、（Ｈ２−Ｈ１）／Ｗ３≦３．６、すなわち上記の式（１）を満足するとき、エッチング後に第３配線層４が残らないことが分かる。
【００３８】
以上のことから、本実施の形態１によれば、上記の式（１）を満足するように半導体装置を構成することによって、ＳＯＧ膜８を含む第３層間絶縁膜７の形成後に形成される第３配線層４の断面視における幅が広くなり、スタック領域の段差が緩和される。従って、第３層間絶縁膜７をエッチングする際に当該第３層間絶縁膜７の側壁に反応生成物が付着することを抑制し、エッチング後に第３層間絶縁膜７が残ることを防ぐことが可能となる。また、エッチング後に残った第３層間絶縁膜７が、製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因となることを防ぐことが可能となる。
【００３９】
＜実施の形態２＞
図３は、本発明の実施の形態２による半導体装置の構成の一例を示す断面図である。なお、図３に示す断面図は、図９のＡ１−Ａ２断面の一部に相当する。
【００４０】
本実施の形態２による半導体装置では、第２開口幅Ｗ２が１μｍ以下であることを特徴としている。すなわち、本実施の形態２による半導体装置は、第２開口幅Ｗ２が下記の式（２）を満足するように構成されている。
【００４１】
Ｗ２≦１μｍ  ・・・（２）
その他の構成は、実施の形態１と同様であるため、ここでは詳細な説明を省略する。
【００４２】
図４は、本実施の形態２による半導体装置の第３配線層残発生率を示す図である。具体的には、図４は、Ｗ２の値を変えたときの第３配線層発生率を示す実験データである。図中の１つの黒点は、１つのＷ２の値について１２０個のサンプルを作成し、当該作成した１２０個のサンプルから第３配線層発生率を求めたものである。
【００４３】
図４に示すように、第２開口幅Ｗ２が１μｍ以下、すなわち上記の式（２）を満足するとき、エッチング後に第３配線層４が残らないことが分かる。
【００４４】
以上のことから、本実施の形態２によれば、実施の形態１と比較してスタック領域に埋め込まれるＳＯＧの量は変わらないが、第２開口幅Ｗ２を狭くしているため断面視におけるＳＯＧ膜の厚さが厚くなり、スタック領域の段差が緩和される。従って、第３層間絶縁膜７をエッチングする際に当該第３層間絶縁膜７の側壁に反応生成物が付着することを抑制し、エッチング後に第３層間絶縁膜７が残ることを防ぐことが可能となる。また、エッチング後に残った第３層間絶縁膜７が、製造ラインの汚染源、配線間ショートの要因、またはチップの外観不良の要因となることを防ぐことが可能となる。
【００４５】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４６】
１  半導体基板、２  第１配線層、３  第２配線層、４  第３配線層、５  第１層間絶縁膜、６  第２層間絶縁膜、７  第３層間絶縁膜、８  ＳＯＧ膜、９  第１開口、１０  第２開口、１１  第１開口端、１２  第２開口端、１３  領域、１４  シリコンウエハ、１５  チップ、１６  領域。
【図１】
2019220599.tif 000003
【図２】
2019220599.tif 000004
【図３】
2019220599.tif 000005
【図４】
2019220599.tif 000006
【図５】
2019220599.tif 000007
【図６】
2019220599.tif 000008
【図７】
2019220599.tif 000009
【図８】
2019220599.tif 000010
【図９】
2019220599.tif 000011