(57)【要約】【課題】含まれる複数の発光素子のすべてが常に動作する場合と比較して、サージに対する耐性がより向上した発光素子アレイ、発光素子アレイの製造方法、および光伝送装置を提供すること。【解決手段】互いに並列に接続された複数の発光素子（５０−１、５０−２、５０−３、５０−４）を含み、複数の発光素子（５０−１、５０−２、５０−３、５０−４）には、逆方向の絶縁特性が劣化している少なくとも１つの劣化素子と、逆方向の絶縁特性が正常である少なくとも１つの正常素子とが混在している。【選択図】図１
2019201169.tif 000002
【特許請求の範囲】
【請求項１】
互いに並列に接続された複数の発光素子を含み、
前記複数の発光素子には、逆方向の絶縁特性が劣化している少なくとも１つの劣化素子と、逆方向の絶縁特性が正常である少なくとも１つの正常素子とが混在している
発光素子アレイ。
【請求項２】
前記劣化素子は、前記複数の発光素子へ電流を供給する端子との距離が近い順の少なくとも１つの発光素子である
請求項１に記載の発光素子アレイ。
【請求項３】
前記複数の発光素子の各々は、酸化狭窄層を含む面発光型発光素子であり、
前記劣化素子の非酸化領域の面積が前記正常素子の非酸化領域の面積よりも小さい
請求項１に記載の発光素子アレイ。
【請求項４】
請求項１から請求項３のいずれか１項に記載の発光素子アレイと、
前記発光素子アレイから出力された光を伝播するコアを含む光伝送路と、を含み、
前記正常素子の方が前記劣化素子よりも前記コアの中心に近い位置に配置される
光伝送装置。
【請求項５】
前記発光素子アレイは前記正常素子を複数有し、
複数の前記正常素子の重心位置の方が、前記劣化素子の位置よりも前記光伝送路のコアの中心に近い位置に配置される
請求項４に記載の光伝送装置。
【請求項６】
光を出射する第１の発光素子と、
前記第１の発光素子と並列に接続されるとともに前記第１の発光素子と比較して逆方向の絶縁特性が劣化しておりかつ光を出射する第２の発光素子と、
前記第２の発光素子が劣化したことを検知する検知部と、を備え、
前記第１の発光素子は光の伝搬方向から見た場合に光伝送路のコアと重なる位置に配置されるとともに、前記第２の発光素子は前記光伝送路のコアと重ならない位置に配置された
光伝送装置。
【請求項７】
互いに並列に接続された複数の発光素子を含む発光素子アレイを準備する工程と、
前記複数の発光素子の少なくとも１つの発光素子の逆方向の絶縁特性を劣化させて少なくとも１つの劣化素子を形成し、前記劣化素子と逆方向の絶縁特性が正常である少なくとも１つの正常素子とを混在させる工程と、を含む
発光素子アレイの製造方法。
【請求項８】
前記劣化素子を形成する工程は、前記発光素子アレイにサージを印加して少なくとも１つの劣化素子を形成する工程である
請求項７に記載の発光素子アレイの製造方法。
【請求項９】
前記発光素子アレイを準備する工程は複数の発光素子アレイが形成された半導体ウエハを準備する工程であり、
前記複数の発光素子アレイの特性を測定する工程と、
前記複数の発光素子アレイの各々について、少なくとも、前記測定された特性と劣化素子が形成されていることを示す予め定めた基準とにより合否判定する工程と、
前記合否判定で合格となった発光素子アレイを基材に実装する工程と、をさらに含む
請求項７または請求項８に記載の発光素子アレイの製造方法。
【請求項１０】
前記合否判定する工程の後に、前記複数の発光素子アレイチップを個片化する工程をさらに含む
請求項９に記載の発光素子アレイの製造方法。
【請求項１１】
前記合否判定は、前記劣化素子の印加電流に対する光出力電力の測定、逆方向電圧印加に対する逆方向電流の測定、および光出力の近視野像の測定の少なくとも１つに基づき判定される
請求項９または請求項１０に記載の発光素子アレイの製造方法。
【請求項１２】
前記劣化素子の光の出射口に遮光部を形成する工程をさらに含む
請求項７から請求項１１のいずれか１項に記載の発光素子アレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子アレイ、発光素子アレイの製造方法、および光伝送装置に関する。
【背景技術】
【０００２】
特許文献１には、基板と、基板上に形成され、レーザ光を出射する少なくとも１つのメサを含む第１のメサと、基板上に形成され、レーザ光の出射を抑制する少なくとも１つのメサを含む第２のメサとを有し、選択酸化型のメサを含むＶＣＳＥＬ（面発光型半導体レーザ）が開示されている。特許文献１によれば、第２のメサを設けることで酸化アパチャー面積が増加し、その結果ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：静電気放電）に対する耐圧が高くなるとされている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−２５２２４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、含まれる複数の発光素子のすべてが正常に動作する場合と比較して、サージに対する耐性がより向上した発光素子アレイ、発光素子アレイの製造方法、および光伝送装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために、請求項１に記載の発光素子アレイは、互いに並列に接続された複数の発光素子を含み、前記複数の発光素子には、逆方向の絶縁特性が劣化している少なくとも１つの劣化素子と、逆方向の絶縁特性が正常である少なくとも１つの正常素子とが混在しているものである。
【０００６】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記劣化素子は、前記複数の発光素子へ電流を供給する端子との距離が近い順の少なくとも１つの発光素子であるものである。
【０００７】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記複数の発光素子の各々は、酸化狭窄層を含む面発光型発光素子であり、前記劣化素子の非酸化領域の面積が前記正常素子の非酸化領域の面積よりも小さいものである。
【０００８】
上記の目的を達成するために、請求項４に記載の光伝送装置は、請求項１から請求項３のいずれか１項に記載の発光素子アレイと、前記発光素子アレイから出力された光を伝播するコアを含む光伝送路と、を含み、前記正常素子の方が前記劣化素子よりも前記コアの中心に近い位置に配置されるものである。
【０００９】
また、請求項５に記載の発明は、請求項４に記載の発明において、前記発光素子アレイは前記正常素子を複数有し、複数の前記正常素子の重心位置の方が、前記劣化素子の位置よりも前記光伝送路のコアの中心に近い位置に配置されるものである。
【００１０】
上記の目的を達成するために、請求項６に記載の光伝送装置は、光を出射する第１の発光素子と、前記第１の発光素子と並列に接続されるとともに前記第１の発光素子と比較して逆方向の絶縁特性が劣化しておりかつ光を出射する第２の発光素子と、前記第２の発光素子が劣化したことを検知する検知部と、を備え、前記第１の発光素子は光の伝搬方向から見た場合に光伝送路のコアと重なる位置に配置されるとともに、前記第２の発光素子は前記光伝送路のコアと重ならない位置に配置されたものである。
【００１１】
上記の目的を達成するために、請求項７に記載の発光素子アレイの製造方法は、互いに並列に接続された複数の発光素子を含む発光素子アレイを準備する工程と、前記複数の発光素子の少なくとも１つの発光素子の逆方向の絶縁特性を劣化させて少なくとも１つの劣化素子を形成し、前記劣化素子と逆方向の絶縁特性が正常である少なくとも１つの正常素子とを混在させる工程と、を含むものである。
【００１２】
また、請求項８に記載の発明は、請求項７に記載の発明において、前記劣化素子を形成する工程は、前記発光素子アレイにサージを印加して少なくとも１つの劣化素子を形成する工程であるものである。
【００１３】
また、請求項９に記載の発明は、請求項７または請求項８に記載の発明において、前記発光素子アレイを準備する工程は複数の発光素子アレイが形成された半導体ウエハを準備する工程であり、前記複数の発光素子アレイの特性を測定する工程と、前記複数の発光素子アレイの各々について、少なくとも、前記測定された特性と劣化素子が形成されていることを示す予め定めた基準とにより合否判定する工程と、前記合否判定で合格となった発光素子アレイを基材に実装する工程と、をさらに含むものである。
【００１４】
また、請求項１０に記載の発明は、請求項９に記載の発明において、前記合否判定する工程の後に、前記複数の発光素子アレイチップを個片化する工程をさらに含むものである。
【００１５】
また、請求項１１に記載の発明は、請求項９または請求項１０に記載の発明において、前記合否判定は、前記劣化素子の印加電流に対する光出力電力の測定、逆方向電圧印加に対する逆方向電流の測定、および光出力の近視野像の測定の少なくとも１つに基づき判定されるものである。
【００１６】
また、請求項１２に記載の発明は、請求項７から請求項１１のいずれか１項に記載の発明において、前記劣化素子の光の出射口に遮光部を形成する工程をさらに含むものである。
【発明の効果】
【００１７】
請求項１、請求項４、請求項６、および請求項７に記載の発明によれば、含まれる複数の発光素子のすべてが正常に動作する場合と比較して、サージに対する耐性がより向上した発光素子アレイ、発光素子アレイの製造方法、および光伝送装置が提供される、という効果を奏する。
【００１８】
請求項２に記載の発明によれば、複数の発光素子へ電流を供給する端子からの距離を考慮しないで劣化素子を決める場合と比較して、劣化素子の位置がより確実化される、という効果を奏する。
【００１９】
請求項３に記載の発明によれば、正常素子の酸化狭窄層の面積に対する劣化素子の酸化狭窄層の面積を考慮しない場合と比較して、劣化素子の位置がより確実化される、という効果を奏する。
【００２０】
請求項５に記載の発明によれば、複数の正常素子の重心位置に対する劣化素子の位置を考慮しない場合と比較して、劣化素子からの出力光が光伝送路に入射しにくくなる、という効果を奏する。
【００２１】
請求項８に係る発明によれば、サージの印加以外の方法で少なくとも１つの劣化素子を形成する場合と比較して、逆方向の絶縁特性の劣化をより発現させやすい、という効果を奏する。
【００２２】
請求項９、請求項１０に記載の発明によれば、合否判定せずに発光素子アレイを実装する場合と比較し、サージに対する耐性が高くなっていない発光素子アレイが実装されない、という効果を奏する。
【００２３】
請求項１１に記載の発明によれば、劣化素子の印加電流に対する光出力電力の測定、逆方向電圧印加に対する逆方向電流の測定、および光出力の近視野像の測定のいずれも用いないで、劣化素子の特性の第２の基準による合否判定を行なう場合と比較して、劣化素子の合否判定がより簡易に行われる、という効果を奏する。
【００２４】
請求項１２に記載の発明によれば、劣化素子の光の出射口に遮光部を形成しない場合と比較して、発光素子アレイによる光伝送特性がより向上する、という効果を奏する。
【図面の簡単な説明】
【００２５】
【図１】（ａ）は実施の形態に係る発光素子アレイの構成の一例を示す断面図、（ｂ）は平面図である。
【図２】（ａ）は正常アレイと劣化アレイの電圧−電流特性を示すグラフであり、（ｂ）は正常アレイと劣化アレイの電流−光出力電力特性を示すグラフであり、（ｃ）は劣化アレイの光出力を示すＥＬ像である。
【図３】（ａ）は正常アレイと劣化アレイの、総ＯＡ面積に対するＥＳＤ耐圧の変化を示すグラフであり、（ｂ）は（ａ）のデータ取得時に用いたサンプルの平面図である。
【図４】（ａ）、（ｂ）は、発光素子アレイ上の位置によるターゲット素子の決定方法を示す図、（ｃ）はＯＡ径によるターゲット素子の決定方法を示す図である。
【図５】（ａ）、（ｂ）は、ＯＡ径による劣化順番の違いの実験結果を示す図である。
【図６】実施の形態に係る発光素子アレイの製造方法の一例を示すフローチャートである。
【図７】（ａ）、（ｂ）は、第２の実施の形態に係る遮光素子を説明する図である。
【図８】（ａ）は第３の実施の形態に係る光伝送装置の構成の一例を示す平面図、（ｂ）は断面図である。
【図９】（ａ）は、第３の実施の形態に係る光伝送装置における発光素子アレイと光ファイバとの結合状態を示す側面図、（ｂ）は平面図である。
【図１０】（ａ）、（ｂ）は、正常素子および遮光素子の光ファイバのコアに対する配置を説明する図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して、本発明を実施するための形態について詳細に説明する。
【００２７】
［第１の実施の形態］
図１から図６を参照して、本実施の形態に係る発光素子アレイ、発光素子アレイの製造方法について説明する。
【００２８】
まず、図１を参照して、本実施の形態に係る発光素子アレイ１０の構成の一例について説明する。本実施の形態では、本発明に係る発光素子アレイに面発光型半導体レーザ（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）アレイを適用した形態を例示して説明する。図１（ａ）は本実施の形態に係る発光素子アレイ１０の断面図であり、図１（ｂ）は発光素子アレイ１０の平面図である。図１（ａ）に示す断面図は、図１（ｂ）に示す平面図においてＡ−Ａ’で切断した断面図である。
【００２９】
図１（ａ）に示すように、発光素子アレイ１０は、ｎ側電極配線３０、ｎ型のＧａＡｓ（ガリウムヒ素）の基板１２上に形成されたｎ型の下部ＤＢＲ（Ｄｉｓｔｒｉｂｕｔｅｄ  Ｂｒａｇｇ  Ｒｅｆｌｅｃｔｏｒ）１４、活性層領域１６、酸化狭窄層２６、ｐ型の上部ＤＢＲ１８、層間絶縁膜２０、およびｐ側電極配線２２を含む積層構造体として構成されている。
【００３０】
図１（ｂ）に示すように、発光素子アレイ１０は、発光領域４０、およびｐ側電極パッド２８を備えている。
【００３１】
発光領域４０は、複数の発光素子を含んでＶＣＳＥＬアレイとして構成された領域である。本実施の形態では、一例として、メサ状に形成された４個の発光素子５０−１、５０−２、５０−３、５０−４（以下、総称する場合は「発光素子５０」）を含み、各発光素子５０の光出射口を除く領域がｐ側電極配線２２によって覆われることで各発光素子５０が互いに電気的に並列に接続されている。（ただし、後述する遮光素子５６では、光出射光もｐ側電極配線２２によって覆われている。）ｐ側電極パッド２８は、ｐ側電極配線２２を介して発光領域４０に電流を供給する電源を接続する際に、該電源の正極を接続するパッドである。なお、該電源の負極は基板１２の裏面に形成されたｎ側電極配線３０に接続される。以上の構成により、ＶＣＳＥＬアレイに電源が供給されると各発光素子からほぼ同時に光が出射される。
【００３２】
基板１２上に形成されたｎ型の下部ＤＢＲ１４は、発光素子アレイ１０の発振波長をλ、媒質（半導体層）の屈折率をｎとした場合に、膜厚がそれぞれ０．２５λ／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。
【００３３】
下部ＤＢＲ１４上に形成された活性層領域１６は、発光素子５０から出射される光を生成する部位であり、下部ＤＢＲ１４上にこの順で形成された下部スペーサ、量子井戸活性層、上部スペーサ（図示省略）を含んで構成されている。
【００３４】
本実施の形態に係る量子井戸活性層は、例えば、４層のＧａＡｓ層からなる障壁層と、その間に設けられた３層のＩｎＧａＡｓからなる量子井戸層と、で構成されてもよい。なお、下部スペーサ、上部スペーサは、各々量子井戸活性層と下部ＤＢＲ１４との間、量子井戸活性層と上部ＤＢＲ１８との間に配置されることにより、共振器の長さを調整する機能とともに、キャリアを閉じ込めるためのクラッド層としての機能も有している。
【００３５】
活性層領域１６上に設けられたｐ型の酸化狭窄層２６は電流狭窄層であり、非酸化領域２６ａおよび酸化領域２６ｂを含んで構成されている。ｐ側電極パッド２８からｎ側電極配線３０に向かって流れる電流は、非酸化領域２６ａによって絞られる。
【００３６】
酸化狭窄層２６上に形成された上部ＤＢＲ１８は、膜厚がそれぞれ０．２５λ／ｎとされかつ屈折率の互いに異なる２つの半導体層を交互に繰り返し積層して構成される多層膜反射鏡である。
【００３７】
上部ＤＢＲ１８上には、光の出射面を保護する出射面保護層２４が設けられている。出射面保護層２４は、一例としてシリコン窒化膜を着膜して形成される。
【００３８】
図１（ａ）、（ｂ）に示すように、発光素子５０のメサを含む半導体層の周囲は無機絶縁膜としての層間絶縁膜２０が着膜されている。該層間絶縁膜２０はｐ側電極配線２２、ｐ側電極パッド２８の下部に配置されている。本実施の形態に係る層間絶縁膜２０は、一例として、シリコン窒化膜（ＳｉＮ膜）で形成されている。なお、層間絶縁膜２０の材料はシリコン窒化膜に限らず、例えば、シリコン酸化膜（ＳｉＯ２膜）、あるいはシリコン酸窒化膜（ＳｉＯＮ膜）等であってもよい。
【００３９】
図１（ａ）に示すように、ｐ側電極配線２２は層間絶縁膜２０の開口部を介して上部ＤＢＲ１８に接続されている。上部ＤＢＲ１８の最上層には、ｐ側電極配線２２との接続のためのコンタクト層（図示省略）が設けられており、コンタクト層を介してｐ側電極配線２２の一端側が上部ＤＢＲ１８に接続され、上部ＤＢＲ１８との間でオーミック性接触を形成している。
【００４０】
ところで、上記の発光素子アレイ１０の発光素子５０を構成するＶＣＳＥＬは、基板に垂直な方向にレーザ出力を取り出せ、さらに２次元集積によるアレイ化が容易であることなどから、例えば光通信用光源として好適に利用されている。
【００４１】
発光素子アレイは、半導体基板（基板１２）上に設けられた一対の分布ブラッグ反射器（下部ＤＢＲ１４および上部ＤＢＲ１８）、一対の分布ブラッグ反射器の間に設けられた活性層領域（活性層領域１６）を備えて構成されている。そして、分布ブラッグ反射器の両側に設けられた電極（ｐ側電極配線２２およびｎ側電極配線３０）により活性層領域へ電流を注入し、基板面に対して垂直にレーザ発振を生じさせ、素子の上部（出射面保護層２４の面側）から発振した光を出射させる構成となっている。
【００４２】
また、低閾値電流化、横モードの制御性等の観点から組成にＡｌを含む半導体層を酸化して形成される酸化狭窄層（酸化狭窄層２６）を備えており、このＡｌを含む半導体層を酸化するために、素子はメサ形状にエッチング加工され、酸化処理が施される。その後、エッチング加工により露出したメサ形状の側面やエッチングされた半導体表面は、シリコン窒化膜やシリコン酸化膜などの絶縁材料によって覆われるのが一般的である。
【００４３】
ここで、発光素子アレイ（ＶＣＳＥＬアレイ）は、一般に静電耐圧が低いということが課題となっている。この課題に対し本発明では、発光素子アレイに含まれる複数の発光素子（ＶＣＳＥＬ素子）の、少なくとも１つの逆方向の絶縁特性（以下、「逆方向絶縁特性」）を製造工程において意図的に劣化させ、劣化したＶＣＳＥＬ素子（以下、「劣化素子」）を含むＶＣＳＥＬアレイ（以下、「劣化アレイ」）を形成するようにした。このことにより、サージは正常なＶＣＳＥＬ素子よりも劣化素子を通りやすくなるため、逆方向絶縁特性が正常なＶＣＳＥＬ素子（以下、「正常素子」）に印加されることが抑制され、正常素子のみで構成されたＶＣＳＥＬアレイ（以下、「正常アレイ」）と比較し、発光素子アレイのサージに対する耐性が向上する。
【００４４】
図２を参照して、本実施の形態に係る劣化アレイの特性、および劣化素子の配置について説明する。図１（ｂ）に示すように、発光素子アレイ１０は、複数（本実施の形態では４個）の発光素子５０−１、５０−２、５０−３、５０−４を含んで構成されている。劣化素子は発光素子５０−１、５０−２、５０−３、５０−４のうちの少なくとも１つの発光素子５０を、製造工程において意図的に劣化させて形成する。また、劣化の発現は、後述するようにサージ（電流または電圧）を印加することによって行う。
【００４５】
図２（ａ）は正常アレイおよび劣化アレイの電圧−電流特性を示すグラフであり、図２（ｂ）は正常アレイと劣化アレイの電流−光出力電力特性を示すグラフであり、（ｃ）は劣化アレイの光出力を示すＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）像である。図２（ａ）、（ｂ）、（ｃ）は実測結果であり、用いた発光素子アレイのサンプルの形状は図１（ｂ）に示す発光素子アレイと同様の形状であり、印加したサージはＨＢＭ（Ｈｕｍａｎ  Ｂｏｄｙ  Ｍｏｄｅｌ）方式に基づいた２００Ｖの逆方向（負の）電圧である。
【００４６】
図２（ａ）で曲線ＩＬｎは正常アレイの電圧−電流特性、曲線ＩＬｄは劣化アレイの電圧−電流特性を各々示している。電圧−電流特性とは、発光素子に正負の電圧（すなわち、順方向電圧、逆方向電圧）を印加した場合に流れる電流の特性をいう。この際、逆方向絶縁特性は、発光素子にある逆方向（負の）電圧Ｖｒを印加した場合に流れる電流Ｉｒ（以下、「逆方向電流」）で評価される。図２（ａ）に示すように、正常アレイの場合にはいわゆる降伏電圧までの間の印加電圧に対してはほとんど逆方向電流が流れない。これに対し、劣化アレイでは、降伏電圧までの間の逆方向電圧に対して、比較的大きな電流が流れる。換言すると、電圧−電流特性を測定することによって、正常素子と劣化素子とが区別される。
【００４７】
図２（ｂ）で曲線Ｐｎは正常アレイの電流−光出力電力特性、曲線Ｐｄは劣化アレイの電流−光出力電力特性を各々示している。両曲線とも、発光素子４個合計の特性を示している。電流−光出力電力特性とは、発光素子に順方向の電流（バイアス電流）を流した時に光の出射口から出力される光の電力をいう。図２（ｂ）に示すように、劣化アレイは正常アレイと比較して電流−光出力電力特性（以下、「光出力特性」という場合がある）が劣化する。光出力特性の比較は、図１（ｂ）に示すように等しい電流Ｉｂを流した特に発光素子の光出射口から出力される光出力電力を比較して行う。図２（ｂ）では、電流Ｉｂを流した時の正常アレイの光出力電力がＰｂｎであり、劣化アレイの光出力電力がＰｂｄで、Ｐｂｎ＞Ｐｂｄなので、劣化アレイでは光出力特性も劣化する。換言すると、光出力特性を測定することによって、正常アレイと劣化アレイとが区別される。
【００４８】
図２（ｃ）を参照して、本例の劣化アレイにおける正常素子と劣化素子の配置について説明する。図２（ｃ）に示す劣化素子を含む発光素子アレイ１０では、図２（ｃ）に示すように正常素子５２−１、５２−２、５２−３（以下、総称する場合は「正常素子５２」）、および劣化素子５４が配置されている。つまり、図１（ｂ）に示す発光素子５０−２、５０−１、５０−４が各々正常素子５２−１、５２−２、５２−３に対応し、発光素子５０−３が劣化素子５４に対応している。なお、図２（ｃ）ではｐ側電極配線２２に最も近い発光素子５０−３に対応する位置に劣化素子５４を配置する形態を例示しているが、これに限定されず、発光素子５０−１、５０−２、５０−３、５０−４のいずれを劣化素子としてもよく、また複数の発光素子を劣化素子としてもよい。
【００４９】
図２（ｃ）は発光素子アレイ１０のＥＬ像を示しているが、図２（ｃ）に示すように、劣化素子５４の輝度が正常素子５２−１、５２−２、５２−３の輝度よりも低下しており、劣化素子５４が形成されていることがわかる。
【００５０】
ここで、劣化アレイの特性確認、すなわち発光素子アレイ１０に含まれる複数の発光素子の一部に劣化素子５４が形成されていることを確認する方法を説明する。劣化アレイの特性確認は、上述した劣化アレイの特性に基づいて行なわれる。
【００５１】
すなわち、１つ目の確認方法は、劣化アレイの逆方向電流を測定することにより行う。すなわち、逆方向電流の測定結果が、正常アレイで予測される値よりも劣化しているか否かを判定する。該判定には逆方向電流の劣化に閾値を設け、該閾値よりも劣化が大きい場合を合格としてもよい。２つめの方法は、電流−光出力電力特性（光出力特性）を測定することにより行う。すなわち、光出力特性の測定結果が正常アレイで予測される特性よりも劣化しているか否かを判定する。該判定には光出力特性の劣化に閾値を設け、該閾値よりも劣化が大きい場合を合格としてもよい。
【００５２】
３つ目の確認方法は、ＮＦＰ（Ｎｅａｒ  Ｆｉｅｌｄ  Ｐａｔｔｅｒｎ：近視野像、ＥＬ像ともいう）を観察することにより行う。図２（ｃ）に示すように、劣化素子５４はＥＬ像における輝度が低下する。そこで、例えば発光素子アレイ１０の光出力のＥＬ像を撮像し、画像認識等によって輝度の低下した発光素子を認識することによって行う。この際、輝度の低下に閾値を設け、該閾値以上輝度が低下している場合を合格としてもよい。以上のように、測定した特性と、劣化素子が形成されていることを示す予め定めた基準に基づき合否判定をすればよい。
【００５３】
次に図３を参照して、発光素子アレイ１０の耐圧特性について説明する。図３（ａ）は図３（ｂ）のように発光素子５０−１、５０−２、５０−３、５０−４が配置された３種類のサンプルＳ１、Ｓ２、Ｓ３に対して、ＨＢＭ方式に基づいたサージ電圧を印加した場合のＥＳＤ耐圧を示している。サンプルＳ１、Ｓ２、Ｓ３の各々は非酸化領域２６ａ（以下、「酸化アパチャーＯＡ」）の直径が異なり、図３（ａ）では４個の発光素子５０−１、５０−２、５０−３、５０−４の酸化アパチャーＯＡの面積の合計値（図３（ａ）では「総ＯＡ面積」と表記）を横軸にとっている。すなわち、サンプルＳ１、Ｓ２、Ｓ３の総ＯＡ面積は各々約４０μｍ２、約９６μｍ２、約１７６μｍ２となっている。
【００５４】
図３（ａ）に示す例では、総ＯＡ面積の異なる各々のサンプルＳ１、Ｓ２、Ｓ３に対し、徐々にＨＢＭ方式に基づいたサージ電圧を上げて印加した場合の発光素子５０の劣化を調べている。例えばサンプルＳ１の場合、サージ電圧を上げていって約１００Ｖで１個目の発光素子５０が劣化し、さらに上げていって約２００Ｖで２個目の発光素子５０が劣化したことを示している。換言すると、劣化素子５４を含まない発光素子アレイ１０のＥＳＤ耐圧は約１００Ｖであるところ、１個の劣化素子５４を含む発光素子アレイ１０のＥＳＤ耐圧は約２００Ｖとなっていることを意味する。図３（ａ）に示すように、サンプルＳ２、Ｓ３も同様の傾向を示している。すなわち、サンプルＳ２では劣化素子５４を含まない発光素子アレイ１０のＥＳＤ耐圧は約２００Ｖであり、１個の劣化素子５４を含む発光素子アレイ１０のＥＳＤ耐圧は約３００Ｖである。また、サンプルＳ３では劣化素子５４を含まない発光素子アレイ１０のＥＳＤ耐圧は約３５０Ｖであり、１個の劣化素子５４を含む発光素子アレイ１０のＥＳＤ耐圧は約４００Ｖである。
【００５５】
図３（ａ）に示す直線Ｅｎは、劣化素子５４を含まない発光素子アレイ１０のＥＳＤ耐圧を結んだ直線であり、直線Ｅｄは、劣化素子５４を１個含んだ発光素子アレイ１０のＥＳＤ耐圧を結んだ直線である。発光素子では、一般に酸化アパチャーＯＡの面積が大きいほどサージに対する耐力は高くなるので、直線Ｅｎ、Ｅｄの各々は右上がりの直線となる。図３（ａ）からは、劣化素子５４を含む本実施の形態に係る発光素子アレイ１０の方が、劣化素子５４を含まない発光素子アレイ１０よりＥＳＤ耐圧が高いことがわかる。
【００５６】
ここで、本実施の形態では、ＥＳＤの印加方式としてＨＢＭ方式を用いた形態を例示して説明したが、これに限られない。ＥＳＤの試験方式としてはＨＢＭ方式の他に、ＣＤＭ（Ｃｈａｒｇｅｄ  Ｄｅｖｉｃｅ  Ｍｏｄｅｌ：帯電デバイスモデル）方式、ＭＭ（Ｍａｃｈｉｎｅ  Ｍｏｄｅｌ：マシンモデル）方式が知られており、いずれの方式を用いても劣化素子５４が形成されることを確認している。なお、本実施の形態では一方向（逆方向）の絶縁特性を劣化させるので、その意味からは印加電圧の極性が一方向であるＨＢＭ方式が好適である。
【００５７】
次に、図４を参照して、劣化素子５４の形成について説明する。上述のように、本実施の形態に係る発光素子アレイ１０は少なくとも１個の劣化素子を含む。発光素子アレイ１０に含まれる複数の発光素子５０のうちいずれを劣化素子５４とするかについては特に制限はなく、発光素子アレイ１０の中に少なくとも１個の劣化素子が含まれれば、本実施の形態の効果を奏する。しかしながら、発光素子アレイ１０に含まれる複数の発光素子５０において劣化させる発光素子（以下、「ターゲット素子」）を決めた方がよい場合がある。例えば、実装パッケージが予め決まっており、発光素子アレイ１０と実装パッケージとの光結合における位置が相互に決まっているような場合である。このような場合、ターゲット素子を決めておくことにより実装歩留りが向上する。
【００５８】
本実施の形態ではターゲット素子の設定について、２種類の方法を用いている。すなわち、ｐ側電極パッド２８からの距離による方法（以下、「第１の方法」）と、ＯＡ面積による方法（以下、「第２の方法」）の２つの方法である。
【００５９】
図４（ａ）、（ｂ）を参照して、第１の方法について説明する。発光素子アレイ１０に含まれる各発光素子の特性（特に逆方向特性）が略同一であれば（近似していれば）、各発光素子に電流を供給するｐ側電極パッド２８からの距離が短い方が静電破壊されやすい（劣化しやすい）ことが、本発明者らの検討によって判明している。そこで、ｐ側電極パッド２８に最も近い発光素子（あるいは、最も近い順に複数個の発光素子）をターゲット素子とするのが第１の方法である。
【００６０】
図４（ａ）は、３個の発光素子が配置された発光素子アレイ１０の例であり、ｐ側電極パッド２８に最も近い発光素子が１個、次に近い発光素子が２個である場合の例を示している。この場合、ｐ側電極パッド２８に最も近い発光素子をターゲット素子として、劣化素子５４を形成し、他の２個の発光素子を正常素子５２−１、５２−２とする。
【００６１】
図４（ｂ）は、３個の発光素子がｐ側電極配線２２の延伸方向に千鳥状に配置された例であり、このような場合もｐ側電極パッド２８に最も近い発光素子をターゲット素子として劣化素子５４を形成し、他の２個の発光素子を正常素子５２−１、５２−２とする。
【００６２】
次に図４（ｃ）を参照して第２の方法について説明する。図４（ｃ）も３個の発光素子５０配置された発光素子アレイ１０の例であるが、第２の方法ではターゲット素子のＯＡ面積を一番小さくする。本方法は、上述したＯＡ面積が小さいほどＥＳＤ耐圧は小さくなるという現象を応用している。すなわち、図４（ｃ）では、ＯＡ面積が一番小さい発光素子が劣化素子５４、劣化素子５４よりＯＡ面積の大きい発光素子が正常素子５２−１、５２−２となっている。なお、図４（ｃ）では、ＯＡ面積が一番小さい発光素子をｐ側電極パッド２８に最も近い位置に配置させた形態を例示しているが、ＯＡ面積が一番小さい発光素子はその他の位置、例えば正常素子５２−１、５２−２の位置であってもよい。ただし、このように第１の方式と第２の方式を組み合わせた方が、劣化素子の形成がより確実なものにされる。なお、本例では発光素子５０の総数が３個の場合を例示して説明したが、これに限られず２個、あるいは４個以上であってもよい。
【００６３】
図５は、酸化アパチャーＯＡの大きさの違いによるＥＳＤ劣化の順番を実験した結果である。図５（ａ）で用いた発光素子アレイ１０のサンプルは、図５（ａ）＜１＞に示すように４個の発光素子を含み、ＯＡ径を各々４．５、５．５、６．５、７．５μｍとしている。図５（ａ）＜１＞に示すサンプルの場合、図５（ａ）＜２＞に示す順番、すなわちＯＡ面積の小さい順に劣化した。図５（ａ）からは、一番ＯＡ径の小さい発光素子は、ｐ側電極パッド２８からの距離を最短にしなくともターゲット素子になり得ることが言える。
【００６４】
図５（ｂ）は、図５（ａ）と同様の実験をＯＡ径を変えて行った実験結果であり、４個の発光素子のＯＡ径は、図５（ｂ）＜１＞に示すように各々３．５、４．５、５．５、６．５μｍとされている。図５（ｂ）＜１＞に示す発光素子アレイ１０の場合も図５（ａ）＜１＞に示す発光素子アレイ１０と同様、図５（ｂ）＜２＞に示す順番、すなわちＯＡ面積の小さい順に劣化した。なお、図５（ｂ）の結果からも、一番ＯＡ径の小さい発光素子を、ｐ側電極パッド２８からの距離が最短となるように配置しなくともターゲット素子になり得ることが言える。
【００６５】
次に、図６を参照して、本実施の形態に係る発光素子アレイ１０の製造方法について説明する。
【００６６】
まず、工程Ｓ１０で、発光素子（本実施の形態ではＶＣＳＥＬ素子）用のエピタキシャル層が成膜されたウエハを準備する。
【００６７】
工程Ｓ１１で、ウエハ上に、互いに並列に接続され複数の発光素子５０を含む発光素子アレイ１０を複数形成する。本工程では、配線、パッド等を含めて形成する。
【００６８】
工程Ｓ１２では、各々の発光素子アレイ１０の電極間に、劣化素子５４の形成のためのサージ電圧を印加する。本工程はウエハ状態のままで行う。
【００６９】
工程Ｓ１３では、ウエハ上の発光素子アレイ１０の各々に対して通常特性測定を行う。通常特性測定とは、後の工程Ｓ１４で行われる劣化特性測定以外の特性測定をいう。測定項目としては、例えば、ＦＦＰ（Ｆａｒ  Ｆｉｅｌｄ  Ｐａｔｔｅｒｎ：遠視野像）の測定や高周波応答特性などの動特性の測定が含まれる。
【００７０】
工程Ｓ１４では、ウエハ上の発光素子アレイ１０の各々に対して劣化特性測定を行う。劣化特性測定とは、発光素子アレイ１０に劣化素子５４が形成されていることを確認できる特性を測定することをいう。測定項目としては、例えば、電圧−電流特性の測定、電流−光出力電力の測定、ＮＦＰの測定等が含まれる。なお、工程Ｓ１３より先に工程Ｓ１４を実施してもよい。
【００７１】
工程Ｓ１５では、ウエハ上の各発光素子アレイ１０に対し、合否判定を行う。本工程においては、次の項目のいずれをも満たした場合に合格とする。
（１）通常特性測定
（２）劣化特性測定
（３）正常素子および劣化素子の配置
（３）の正常素子および劣化素子の配置とは、予め定めたターゲット素子が劣化素子５４となっており、その他の発光素子が正常素子５２として配置されていることの確認である。ただし、発光素子アレイ１０において劣化素子５４が形成されていればよく、その位置を問わない場合には（３）の判定を省略してよい。
【００７２】
工程Ｓ１６ではダイシングを行い、ウエハ上の複数の発光素子アレイ１０を個片化（チップ化）する。
【００７３】
工程Ｓ１７では、工程Ｓ１５で合格となった発光素子アレイ１０を実装する。実装の形態は、例えば回路基板、パッケージ等特に限定されない。また、実装方式もワイヤボンディング方式、フェースダウン方式等特に限定されない。
【００７４】
なお、本実施の形態では工程Ｓ１３の通常特性測定と、工程Ｓ１４の劣化特性測定とを別々に行う形態を例示して説明したが、これに限られず、両方の特性試験をまとめて一度に行う形態としてもよい。また、本実施の形態では、通常特性測定および劣化特性測定に対する合否判定を工程１５でまとめて行う形態を例示して説明したが、これに限られず、各々の特性測定に続けて合否判定を行う形態としてもよい。
【００７５】
［第２の実施の形態］
図７を参照して、本実施の形態に係る発光素子アレイ１０Ａについて説明する。本実施の形態は、劣化素子５４に遮光を施し遮光素子５６とした形態である。
【００７６】
劣化素子５４はＥＳＤ耐圧が劣化しているとはいえ、図２（ｃ）に示すようにある程度の光は出力する。本発明者らの検討によれば、ＥＳＤ耐圧が劣化した発光素子は、正常な発光素子と比較して出射光のスペクトルが変化する。そのため、劣化素子５４を含む発光素子アレイ１０のスペクトルは、相互に異なる正常素子５２のスペクトルと劣化素子５４のスペクトルが混在することになる。また、ＥＳＤ劣化が一様ではないことも想定され、劣化素子５４のスペクトル自体が発光素子アレイ１０によって異なることも想定される。このようなスペクトルの変化は、発光素子アレイ１０を用いて例えば光伝送装置を構成した場合、伝送特性の劣化を引き起こす場合がある。
【００７７】
従って、発光素子アレイ１０の実装においては、劣化素子５４から出射される出射光が正常素子５２から出射される出射光に混入されるようにすることが基本である。しかしながら、それだけでは不十分で劣化素子５４からの漏れ光が正常素子５２からの出射光に入り込むことも想定される。そこで本実施の形態では、劣化素子５４の光出射口に遮光膜を形成して光を遮断している。遮光膜の形成は、例えば図１（ａ）において、出射面保護層２４の代わりに金属膜を成膜して行う。また、遮光膜の形成は図６に示す発光素子アレイの製造工程における発光素子アレイの形成工程（工程Ｓ１１）において予め行っておいてもよいし、合否判定工程（工程Ｓ１５）の後に行ってもよい。
【００７８】
図７は、本実施の形態に係る発光素子アレイ１０Ａの一例を示している。図７（ａ）は図４（ａ）と発光素子の配置が同じ例であり、劣化素子５４の位置に遮光素子５６を配置している。また、図７（ｂ）は図４（ｃ）と発光素子の配置が同じ例であり、劣化素子５４の位置に遮光素子５６を配置している。
【００７９】
以上のように、本実施の形態に係る発光素子アレイ１０Ａによれば劣化素子５４から正常素子５２への出射光の漏れこみが抑制され、特に光伝送装置等に用いた場合に伝送特性の劣化が抑制される。
【００８０】
［第３の実施の形態］
図８から図１０を参照して、本実施の形態に係る光伝送装置２００について説明する。光伝送装置２００は光ファイバを介して相互に光通信を行う通信装置の光送信部を構成する装置であり、上記実施の形態に係る発光素子アレイ（発光素子アレイ１０、１０Ａ）を搭載している。本実施の形態では、以下、発光素子アレイ１０を搭載した形態を例示して説明する。
【００８１】
図８（ａ）は光伝送装置２００の平面図を、図８（ｂ）は断面図を各々示している。図８（ａ）、（ｂ）に示すように、光伝送装置２００は、発光素子アレイ１０、モニタＰＤ６２、サブマウント２１４、およびこれらの構成を搭載するパッケージを含んで構成されている。光伝送装置２００のパッケージは、ステム２０２、キャップ２０４、カソード端子２１６、アノード端子２１８、２１９（図８（ｂ）ではアノード端子２１８に隠れて見えていない）、カソード端子２２０を含んで構成されている。モニタＰＤ６２は発光素子アレイ１０からの出力光の一部をモニタして電気信号（モニタ電流Ｉｍ）に変換する素子であり、例えば発光素子アレイ１０のＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）等に用いる。
【００８２】
サブマウント２１４は、発光素子アレイ１０、モニタＰＤ６２等を搭載する基板であり、例えば半導体基板で構成されている。また、サブマウント２１４の発光素子アレイ１０等の搭載面側には金属膜等でｎ側配線２１２が形成されており、発光素子アレイ１０のｎ側電極配線３０が接続される。
【００８３】
ステム２０２はサブマウント２１４を搭載する金属製のベースであり、カソード端子２１６、アノード端子２１８、２１９、カソード端子２２０が保持されている。カソード端子２１６、アノード端子２１８、２１９は必要な絶縁部を介してステムに保持されているが、カソード端子２２０はステム２０２に直接ロウ付けされている（同電位になっている）。
【００８４】
図８（ａ）に示すように、発光素子アレイ１０のｐ側電極パッド２８は、ボンディングワイヤによってアノード電極２０８に接続され、アノード端子２１８を介して外部（駆動電源等）と接続される。一方、発光素子アレイ１０のｎ側電極配線３０は、ｎ側配線２１２およびボンディングワイヤを介してカソード電極２１０に接続され、カソード端子２１６を介して外部（駆動電源等）と接続される。
【００８５】
モニタＰＤ６２のアノードはボンディングワイヤを介してアノード電極２０６に接続され、アノード端子２１９を介して外部（駆動電源等）と接続される。一方、モニタＰＤ６２のカソードはボンディングワイヤによりステム２０２に接続され、カソード端子２２０を介して外部（駆動電源等）に接続される。
【００８６】
キャップ２０４は、サブマウント２１４に搭載された半導体素子等を気密封止するものであり、本実施の形態では金属で形成されている。キャップ２０４には発光素子アレイ１０からの光出力Ｐｏを通過させる開口部が形成されており、該開口部には部分反射ミラー２２２は貼り付けられている。光出力Ｐｏの大部分は部分反射ミラー２２２を通過して外部（本実施の形態では後述する光ファイバ）に出力されるが、一部（一例として１０％程度）は部分反射ミラー２２２で反射され、モニタ光ＰｍとしてモニタＰＤ６２に入射される。このモニタ光Ｐｍによって、上述したモニタ電流Ｉｍが発生する。
【００８７】
発光素子アレイ１０の駆動回路を構成する半導体素子（以下、「駆動用半導体素子」）や、必要となる抵抗、コンデンサ等の受動部品（図示省略）は、カソード端子２１６、アノード端子２１８、２１９を介して発光素子アレイ１０およびモニタＰＤ６２と接続される制御基板７４上に搭載されて光伝送装置２００を構成する。なお、駆動用半導体素子等は、サブマウント２１４に搭載されてもよい。
【００８８】
また、光伝送装置２００は、報知部として機能するディスプレイ７６や警告灯などの表示手段を備え、駆動用半導体素子に含まれる図示しない制御部からの指示に基づき、発光素子アレイ１０における光出力低下等のアラートが発出されたことをユーザに報知する。なお、ユーザに報知する機能を有する構成であれば、音声手段など、他の構成であってもよい。
【００８９】
次に、図９を参照して、発光素子アレイ１０と光ファイバ３００との結合について説明する。図９（ａ）は、発光素子アレイ１０と光ファイバ３００との結合状態を示す断面図、図９（ｂ）は平面図である。なお、本実施の形態に係る光ファイバ３００としては、シングルモードファイバ、マルチモードファイバ、プラスチックファイバ等特に制限なく用いられるが、本実施の形態ではマルチモードファイバを用いている。また、本実施の形態では、逆方向の絶縁特性が劣化した発光素子として遮光素子５６を含む発光素子アレイ１０を用いた形態を例示して説明する。
【００９０】
図９（ａ）に示すように、光ファイバ３００はコア３０２とクラッド３０４を備えている。図９（ａ）、（ｂ）に示すように、発光素子アレイ１０の発光素子５０は、光出力Ｐｏが光ファイバ３００のコア３０２に入射するように配置される。本実施の形態では発光素子アレイ１０と光ファイバ３００との結合にレンズを用いていない。しかしながら、これに限られず、レンズを用いて発光素子アレイ１０と光ファイバ３００とを結合させる形態としてもよい。
【００９１】
次に、図１０を参照して、発光素子アレイ１０の光ファイバ３００に対する配置形態について説明する。光が出射されない遮光素子５６は光ファイバ３００と結合させる必要がないので、遮光素子５６の位置は考慮せずに正常素子５２の位置のみを考慮して光伝送装置を構成することも考えられる。以下、この構成方法による配置形態を、本実施の形態に係る光伝送装置の作製方法として説明する。なお、本実施の形態に係る光伝送装置は上記光伝送装置２００と同様の構成なので、必要な場合には図８、図９を参照することとし、図示を省略する。
【００９２】
方法１：正常素子５２の方が遮光素子５６よりも、コアの中心に近い位置に配置する。本方法によって正常素子５２と遮光素子５６を配置した発光領域４０を図１０（ａ）に示す。図１０（ａ）に示すように、本実施の形態では、正常素子５２はコアＣの略中心に配置されているのに対し、遮光素子５６は中心からずれた位置に配置されている。このように正常素子５２の位置のみを考慮して、正常素子５２をよりコアの中心に近い位置に配置するようにすれば、正常素子５２と遮光素子５６とがコアの中心に対して同距離にある構成と比較して、発光素子アレイから出射される光が光ファイバのコアにより結合しやすくなる。
方法２：複数の正常素子５２の重心Ｇの位置の方を、遮光素子５６の位置よりも、光伝送路のコアの中心に近い位置に配置させる。図１０（ｂ）は、本方法によって配置した発光領域４０の例を示している。このように正常素子５２が複数ある場合は、その重心を遮光素子５６よりも光ファイバのコアの中心に近い位置に配置させることで、正常素子５２および遮光素子５６の両方を含む発光部の重心を光ファイバのコアの中心に配置する構成と比較し、発光素子アレイから出射される光が光ファイバのコアにより結合しやすくなる。
【００９３】
［第４の実施の形態］
本実施の形態に係る光伝送装置は、逆方向の絶縁特性が劣化した発光素子として劣化素子５４を含む発光素子アレイ１０を用いた形態の光伝送装置である。上記実施の形態に係る光伝送装置２００では、発光素子アレイからの光出力Ｐｏにおけるスペクトルの均一性の低下を抑制するために遮光素子５６を用い、遮光素子５６から光が出射されないようにしていた。本実施の形態は、遮光素子５６の代わりに出射光が一定程度出力される劣化素子５４を用い、劣化素子５４からの出射光が光ファイバに結合されにくくなるように配置を考慮した形態である。なお、本実施の形態に係る光伝送装置は、劣化素子５４の配置以外については上記光伝送装置２００と同様なので、必要な場合には図８、９を参照することとし、図示を省略する。
【００９４】
方法３：正常素子５２を、正常素子５２から出射された光が光ファイバ３００のコアＣに入射されるように配置させるとともに、劣化素子５４を、劣化素子５４から出射される光が光ファイバ３００のコアに入射されない位置に配置する。具体的には、光出力Ｐｏの伝搬方向から見た場合に、劣化素子５４を光ファイバのコアＣと重ならない位置に配置する。このようにすれば、劣化素子５４が光ファイバのコアＣと重なる位置にある構成と比較し、劣化素子５４からの出射光が光ファイバに結合されにくくなる。その結果、劣化素子５４の光出射口が遮光されていない構成であっても、劣化素子５４のスペクトルが変化した場合における光ファイバに結合される光のスペクトルの変化が抑制される。
【００９５】
以上のように、本実施の形態に係る光伝送装置によっても、発光素子アレイの波長スペクトルの均一性の低下が抑制される。
【００９６】
ここで、上記実施の形態ではキャン型のパッケージに搭載した形態の光伝送装置２００を例示して説明したが、これに限られず、フラットパッケージに搭載した形態の光伝送装置としてもよい。
【符号の説明】
【００９７】
１０、１０Ａ  発光素子アレイ
１２      基板
１４      下部ＤＢＲ
１６      活性層領域
１８      上部ＤＢＲ
２０      層間絶縁膜
２２      ｐ側電極配線
２４      出射面保護層
２６      酸化狭窄層
２６ａ    非酸化領域
２６ｂ    酸化領域
２８      ｐ側電極パッド
３０      ｎ側電極配線
４０      発光領域
５０、５０−１、５０−２、５０−３、５０−４  発光素子
５２、５２−１、５２−２、５２−３  正常素子
５４      劣化素子
５６      遮光素子
６２      モニタＰＤ
７４      制御基板
７６      ディスプレイ
２００    光伝送装置
２０２    ステム
２０４    キャップ
２０６、２０８  アノード電極
２１０    カソード電極
２１２    ｎ側配線
２１４    サブマウント
２１６    カソード端子
２１８、２１９  アノード端子
２２０    カソード端子
２２２    部分反射ミラー
３００    光ファイバ
３０２    コア
３０４    クラッド
Ｉｍ      モニタ電流
Ｐｍ      モニタ光
Ｐｏ      光出力
【図１】
2019201169.tif 000003
【図２】
2019201169.tif 000004
【図３】
2019201169.tif 000005
【図４】
2019201169.tif 000006
【図５】
2019201169.tif 000007
【図６】
2019201169.tif 000008
【図７】
2019201169.tif 000009
【図８】
2019201169.tif 000010
【図９】
2019201169.tif 000011
【図１０】
2019201169.tif 000012