(57)【要約】【課題】高い電気特性と高い信頼性とをあわせ持つヘテロ接合バイポーラトランジスタを提供する。【解決手段】半絶縁性基板と、半絶縁性基板上に形成されてサブコレクタ層として機能する第１層と、第１層上に形成されてコレクタ層として機能する第２層と、を備え、第１層には、ｎ型不純物としてテルルが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下の濃度でドープされており、第１層と第２層との間には、ＩｎＧａＰ層およびＧａＡｓ層のうち少なくともいずれかの層からなる第３層が設けられている。【選択図】図１
2019201132.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板と、
前記半絶縁性基板上に形成されてサブコレクタ層として機能する第１層と、前記第１層上に形成されてコレクタ層として機能する第２層と、を備え、
前記第１層には、ｎ型不純物としてテルルが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下の濃度でドープされており、
前記第１層と前記第２層との間には、ＩｎＧａＰ層およびＧａＡｓ層のうち少なくともいずれかの層からなる第３層が設けられているヘテロ接合バイポーラトランジスタ用半導体ウエハ。
【請求項２】
前記第１層には、ｎ型不純物としてテルルが３．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下の濃度でドープされている請求項１に記載のヘテロ接合バイポーラトランジスタ用半導体ウエハ。
【請求項３】
前記第３層には、シリコンが１．０×１０１８ｃｍ−３以上３．０×１０２０ｃｍ−３以下の濃度でドープされている請求項１または２に記載のヘテロ接合バイポーラトランジスタ用半導体ウエハ。
【請求項４】
前記第３層の厚さは、１０ｎｍ以上であって前記第１層の厚さの１／２以下の厚さである請求項１〜３のいずれか１項に記載のヘテロ接合バイポーラトランジスタ用半導体ウエハ。
【請求項５】
半絶縁性基板と、
前記半絶縁性基板上に形成されてサブコレクタ層として機能する第１層と、前記第１層上に形成されてコレクタ層として機能する第２層と、を備え、
前記第１層には、ｎ型不純物としてテルルが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下の濃度でドープされており、
前記第１層と前記第２層との間には、ＩｎＧａＰ層およびＧａＡｓ層のうち少なくともいずれかの層からなる第３層が設けられているヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタ用ウエハおよびヘテロ接合バイポーラトランジスタに関する。
【背景技術】
【０００２】
ヘテロ接合バイポーラトランジスタ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＨＢＴとも称する）として、例えば、サブコレクタ層、コレクタ層、ベース層およびエミッタ層がこの順に半絶縁性基板上に形成されてなり、エミッタ層がワイドギャップ半導体であるＩｎＧａＰで形成されていると共に他の層がＧａＡｓで形成されているＩｎＧａＰ／ＧａＡｓ系ＨＢＴが用いられている。ＩｎＧａＰ／ＧａＡｓ系ＨＢＴにおいては、電気特性を向上させるため、サブコレクタ層中にｎ型不純物としてテルル（以下、Ｔｅとも称する）をドープすることが提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１１９３６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
サブコレクタ層中のＴｅ濃度を高くすると、ＨＢＴの電気特性を高めることができる一方、サブコレクタ層中に生成される結晶欠陥が多くなる場合がある。サブコレクタ層中の結晶欠陥が多くなると、ＨＢＴの信頼性が低下する場合がある。
【０００５】
本発明の目的は、高い電気特性と高い信頼性とをあわせ持つヘテロ接合バイポーラトランジスタを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、
半絶縁性基板と、
前記半絶縁性基板上に形成されてサブコレクタ層として機能する第１層と、前記第１層上に形成されてコレクタ層として機能する第２層と、を備え、
前記第１層には、ｎ型不純物としてＴｅが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下の濃度でドープされており、
前記第１層と前記第２層との間には、ＩｎＧａＰ層およびＧａＡｓ層のうち少なくともいずれかの層からなる第３層が設けられているヘテロ接合バイポーラトランジスタ用半導体ウエハおよびその関連技術が提供される。
【発明の効果】
【０００７】
本発明によれば、高い電気特性と高い信頼性とをあわせ持つヘテロ接合バイポーラトランジスタを提供することが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態にかかるヘテロ接合バイポーラトランジスタ用半導体ウエハの断面構造の一例を模式的に示す図である。
【図２】本発明の一実施形態にかかるヘテロ接合バイポーラトランジスタの概略構成の一例を示す図である。
【図３】本発明の一実施形態にかかるヘテロ接合バイポーラトランジスタのコレクタ抵抗と第１層（サブコレクタ層）中のＴｅ濃度との関係性を示すグラフ図である。
【図４】本発明の一実施形態にかかるヘテロ接合バイポーラトランジスタの電流利得と第１層（サブコレクタ層）中のＴｅ濃度との関係性を示すグラフ図である。
【図５】本発明の一実施形態にかかるヘテロ接合バイポーラトランジスタの電流利得と第３層中のＳｉ濃度との関係性を示すグラフ図である。
【発明を実施するための形態】
【０００９】
＜本発明の一実施形態＞
以下、本発明の一実施形態について図面を参照しながら説明する。
【００１０】
（１）ヘテロ接合バイポーラトランジスタ用半導体ウエハの構成
図１に示すように、本実施形態にかかるヘテロ接合バイポーラトランジスタ（ＨＢＴ）用半導体ウエハ１０（以下、ウエハ１０とも称する）は、半絶縁性ガリウム砒素（ＧａＡｓ）からなる基板１１と、基板１１上に形成されてサブコレクタ層として機能する第１層１２と、第１層１２上に形成されてコレクタ層として機能する第２層１４と、を備えている。
【００１１】
第１層（サブコレクタ層）１２として、例えばＧａＡｓからなる層（ＧａＡｓ層）を形成することができる。第１層１２は、有機金属気相成長（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ、略称：ＭＯＶＰＥ）法等の手法を用いて形成することができる。第１層１２の厚さは例えば４００〜１，２００ｎｍとすることができる。
【００１２】
第１層１２には、ｎ型不純物として、Ｔｅが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下、好ましくは３．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下の範囲内の濃度でドープされている。第１層１２中にＴｅをドープすることで、第１層１２中にｎ型不純物としてのシリコン（以下、Ｓｉとも称する）をドープする場合よりも、第１層１２の抵抗を低くし、ウエハ１０を用いて形成した後述のＨＢＴ３０の電流利得（電流増幅率、β）を高めることが可能となる。すなわち、ＨＢＴ３０の電気特性を向上させることができる。
【００１３】
第１層１２中のＴｅ濃度（Ｔｅのドープ量）が３．０×１０１８ｃｍ−３未満であると、Ｔｅをドープする効果が充分に得られず、第１層１２の抵抗を充分に低くすることができない場合がある。このため、後述のＨＢＴ３０の電流利得を充分に高めることができず、電気特性が低くなることがある。第１層１２中のＴｅ濃度を３．０×１０１８ｃｍ−３以上とすることで、Ｔｅをドープする効果を充分に得ることができる。その結果、ＨＢＴ３０の電流利得を充分に高め、電気特性を高くすることが可能となる。
【００１４】
第１層１２中のＴｅ濃度が９．０×１０１９ｃｍ−３を超えると、Ｔｅの固溶限界をはるかに超えることから第１層１２中に多くのＴｅが析出してしまう。このため、Ｔｅの析出物を介してリーク電流が流れやすくなることから、第１層１２上に後述のコレクタ電極２１を設ける際の信頼性が低下する場合がある。第１層１２中のＴｅ濃度を９．０×１０１９ｃｍ−３以下とすることで、第１層１２中におけるＴｅの析出を抑制することができる。第１層１２中のＴｅ濃度を１．０×１０１９ｃｍ−３以下とすることで、第１層１２中におけるＴｅの析出をより抑制することができる。
【００１５】
第２層（コレクタ層）１４として、例えばＧａＡｓ層を形成することができる。第２層１４は、ＭＯＶＰＥ法等の手法を用いて形成することができる。第２層１４には、ｎ型不純物としてのＳｉが例えば１×１０１５ｃｍ−３以上５×１０１７ｃｍ−３以下の範囲内の濃度でドープされている。第２層１４はｎ型不純物がドープされていない層（アンドープ層）であってもよい。第２層１４は、ｐ型不純物（例えば炭素（Ｃ））が１×１０１６ｃｍ−３未満の濃度でドープされた層であってもよい。第２層１４の厚さは例えば４００〜１，２００ｎｍとすることができる。
【００１６】
第１層１２と第２層１４との間には、ＩｎＧａＰからなる第３層１３が設けられている。第３層１３は、ＭＯＶＰＥ法等の手法を用いて形成することができる。第３層１３は、第１層１２中に存在する後述のキラー欠陥が第２層１４へ伝搬することを抑制（阻止）する層である。
【００１７】
第１層１２中にＴｅをドープすると、第１層１２中には、原子面が消滅した刃状転位等の結晶欠陥や、この結晶欠陥とは異なる結晶欠陥であって後述のＨＢＴ３０の電流利得の初期値を低下させる結晶欠陥（以下、キラー欠陥とも称する）が生成される。キラー欠陥は、主に第２層１４および後述のベース層１５、エミッタ層１６、エミッタコンタクト層１７等の第２層１４よりも上側の層の成長時に、第１層１２から第２層１４および第２層１４よりも上側の層へ伝搬する。キラー欠陥がベース層１５まで達すると、キラー欠陥が電子および正孔の再結合の中心として働き、その結果、ＨＢＴ３０の電流利得の初期値を低下させてしまう。第２層１４へのキラー欠陥の伝搬を抑制することで、ＨＢＴ３０の電流利得の初期値の低下を抑制することが可能となる。
【００１８】
また、上述のようにキラー欠陥は結晶欠陥の一つであることから、第２層１４へのキラー欠陥の伝搬を抑制することで、第２層１４および第２層１４よりも上側の層が結晶欠陥の少ない層となる。これにより、長期間電界を印加した場合であっても、ＨＢＴ３０の電流利得の低下を抑制でき、その結果、長期間にわたって高い電流利得を維持することが可能となる。すなわち、ＨＢＴ３０の信頼性を高めることが可能となる。
【００１９】
第３層１３には、ｎ型不純物としてのＳｉが例えば１．０×１０１８ｃｍ−３以上３．０×１０２０ｃｍ−３以下、好ましくは１．０×１０１９ｃｍ−３以上１．５×１０２０ｃｍ−３以下の範囲内の濃度でドープされている。これにより、キラー欠陥の伝搬を確実に抑制することが可能となる。
【００２０】
第３層１３中のＳｉ濃度を１．０×１０１８ｃｍ−３以上とすることで、第３層１３にＳｉをドープする効果を充分に得ることができ、Ｓｉドープによるキラー欠陥の伝搬抑制効果を確実に得ることが可能となる。Ｓｉ濃度を１．０×１０１９ｃｍ−３以上とすることで、第３層１３にＳｉをドープする効果をより充分に得ることができ、Ｓｉドープによるキラー欠陥の伝搬抑制効果をより確実に得ることが可能となる。
【００２１】
第３層１３中のＳｉ濃度を３．０×１０２０ｃｍ−３以下とすることで、Ｓｉドープによるキラー欠陥の伝搬抑制効果を得ながら、ドーパント（ドーパントガス）の浪費による第３層１３の形成コストの増加を抑制することが可能となる。Ｓｉ濃度を１．５×１０２０ｃｍ−３以下とすることで、Ｓｉドープによるキラー欠陥の伝搬抑制効果を確実に得ながら、ドーパントの消費量を確実に抑制することが可能となる。
【００２２】
第３層１３の厚さは、ＨＢＴ３０に要求される仕様によって適宜決定されるが、例えば、１０ｎｍ以上であって第１層１２の厚さの１／２以下の範囲内の厚さ、好ましくは２０ｎｍ以上２００ｎｍ以下の範囲内の厚さとすることができる。第３層１３の厚さを１０ｎｍ以上とすることで、第３層１３によるキラー欠陥の伝搬抑制効果をより確実に得ることが可能となる。第３層１３の厚さを２０ｎｍ以上とすることで、第３層によるキラー欠陥の伝搬抑制効果をより一層確実に得ることが可能となる。第３層１３はサブコレクタ層の一部としても機能する。このため、第３層１３の厚さを、第１層１２の厚さの１／２以下とすることで、第３層１３が厚くなることによる抵抗（サブコレクタ抵抗）の増加の影響を最低限に抑え、ＨＢＴ３０の電流利得の低下を抑制することが可能となる。第３層１３の厚さを２００ｎｍ以下とすることで、第３層１３による抵抗の増加の影響を確実に抑えることが可能となる。
【００２３】
第３層１３としてのＩｎＧａＰ層におけるＩｎ混晶比は、結晶格子の緩和が起こりにくい範囲とする。これによりＨＢＴ３０の信頼性の低下を確実に抑制することが可能となる。Ｉｎ混晶比は、第３層１３の厚さによって適宜決定される。Ｉｎ混晶比が高くなるほど結晶格子の緩和が起こりやすくなる傾向にある。例えば、第３層１３の厚さが３０ｎｍである場合、Ｉｎ混晶比は０．４２〜０．５２の範囲内とすることが好ましい。
【００２４】
第２層１４上には、ベース層１５、エミッタ層１６およびエミッタコンタクト層１７が、第２層１４の側からこの順に設けられている。ベース層１５、エミッタ層１６およびエミッタコンタクト層１７は、それぞれ、ＭＯＶＰＥ法等の手法を用いて形成することができる。
【００２５】
ベース層１５として、例えばＧａＡｓ層を形成することができる。ベース層１５には、ｐ型不純物としてのＣが例えば１×１０１９ｃｍ−３以上１×１０２０ｃｍ−３以下の範囲内の濃度でドープされている。ｐ型不純物として、Ｃの他、マグネシウム（Ｍｇ）、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）等を用いてもよい。ベース層１５の厚さは例えば５０〜１５０ｎｍとすることができる。
【００２６】
エミッタ層１６として、例えばＩｎＧａＰ層を形成することができる。エミッタ層１６は、ＩｎＧａＰ層に限定されず、ベース層１５の主成分と格子整合する材料を主成分とする半導体層であればよい。例えば、エミッタ層１６はＡｌＧａＡｓ層であってもよい。エミッタ層１６には、ｎ型不純物としてのＳｉが例えば１×１０１７ｃｍ−３以上３×１０１８ｃｍ−３以下の範囲内の濃度でドープされている。エミッタ層１６の厚さは例えば１５〜５０ｎｍとすることができる。
【００２７】
エミッタコンタクト層１７として、例えばＧａＡｓ層を形成することができる。エミッタコンタクト層１７には、ｎ型不純物としてのＳｉが例えば１×１０１８ｃｍ−３以上３×１０１９ｃｍ−３以下の範囲内の濃度でドープされている。エミッタコンタクト層１７の厚さは例えば５０〜１５０ｎｍとすることができる。
【００２８】
（２）ヘテロ接合バイポーラトランジスタの構成
図２に、本実施形態におけるＩｎＧａＰ／ＧａＡｓ系ヘテロ接合バイポーラトランジスタ（ＨＢＴ）３０の概略構成の一例を示す。図２に示すように、ＨＢＴ３０は、上述のウエハ１０をエッチング等により所定の形状に成形し、コレクタ電極２１、ベース電極２２およびエミッタ電極２３を設けることで得られる。
【００２９】
コレクタ電極２１は第１層１２上に設けられており、ベース電極２２はベース層１５上に設けられており、エミッタ電極２３はエミッタコンタクト層１７上に設けられている。コレクタ電極２１、ベース電極２２およびエミッタ電極２３は、それぞれ、例えば、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）等の各種金属またはこれらの金属を主成分とする合金を用いて形成することができる。コレクタ電極２１、ベース電極２２およびエミッタ電極２３は、それぞれ、蒸着法等の手法を用いて形成することができる。
【００３０】
（３）ヘテロ接合バイポーラトランジスタ用半導体ウエハおよびヘテロ接合バイポーラトランジスタの製造方法
続いて、上述のウエハ１０の製造方法について説明する。まず、基板１１のいずれかの主面上に第１層１２、第３層１３、第２層１４、ベース層１５、エミッタ層１６およびエミッタコンタクト層１７を、この順に成長させる。これにより、ウエハ１０が得られる。そして、このウエハ１０を、エッチング等により所定の形状に成形する。その後、コレクタ電極２１、ベース電極２２およびエミッタ電極２３をそれぞれ形成することで、ＨＢＴ３０が得られる。
【００３１】
（４）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
【００３２】
（ａ）第１層１２と第２層１４との間にＩｎＧａＰからなる第３層１３を設けることで、第１層１２中にＴｅをドープすることで第１層１２中にキラー欠陥が生成された場合であっても、キラー欠陥が第１層１２から第２層１４および第２層１４よりも上側の層へ伝搬することを抑制することが可能となる。これにより、第１層１２中にＴｅを高濃度でドープして電流利得を高めたＨＢＴ３０において、ＨＢＴ３０の電流利得の初期値の低下を抑制することが可能となる。すなわち、高い電気特性を有するＨＢＴ３０を得ることが可能となる。
【００３３】
また、第２層１４および第２層１４よりも上側の層へのキラー欠陥の伝搬を抑制することで、第１層１２中にＴｅを高濃度でドープした場合であっても、第２層１４および第２層よりも上側の層を結晶欠陥の一つであるキラー欠陥の少ない層とすることが可能となる。これにより、高い信頼性を有するＨＢＴ３０を得ることが可能となる。
【００３４】
このように、第３層１３を設けることで、高い電気特性と高い信頼性とをあわせ持つＨＢＴ３０を得ることが可能となる。
【００３５】
（ｂ）第１層１２中のＴｅ濃度を上述の範囲内で低くすることが好ましく、これにより、第１層１２中に析出するＴｅを低減することが可能となる。その結果、例えば、通電時に結晶欠陥を介して流れるリーク電流を抑制できるので、コレクタ電極２１を設ける際の信頼性を高めることができる。
【００３６】
（ｃ）また、第１層１２中のＴｅ濃度を上述の範囲内で低くすることで、第１層１２中に生成される刃状転位等の結晶欠陥を減らすことも可能となる。このため、第１層１２から第３層１３を介して第２層１４および第２層１４よりも上側の層へ伝搬する刃状転位等の結晶欠陥も少なくなる。これにより、ＨＢＴ３０の信頼性をさらに向上させることが可能となる。
【００３７】
（ｄ）第３層１３を設けることで、第１層１２中のＴｅ濃度を上述の範囲内で低くしても、例えば３．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下、好ましくは３．０×１０１８ｃｍ−３以上９．０×１０１８ｃｍ−３未満の範囲内の濃度としても、高い電気特性を有するＨＢＴ３０を得ることが可能となる。
【００３８】
図３に、本実施形態にかかるＨＢＴ３０のコレクタ抵抗Ｒｃ（Ω／□）と第１層１２中のＴｅ濃度との関係性を示す。図３中のＴｅ濃度は二次イオン質量分析（ＳＩＭＳ）法を用いて測定した値である。また、図３に示すサンプル１，２は同一の構造を有している。図３から、サンプル１，２のいずれも、第１層１２中のＴｅ濃度が１．３×１０１９ｃｍ−３以下であると、Ｔｅ濃度が高くなるにつれて第１層１２の抵抗（コレクタ抵抗Ｒｃ）が低下し、第１層１２中のＴｅ濃度が１．３×１０１９ｃｍ−３程度のときコレクタ抵抗Ｒｃが最低となり、第１層１２中のＴｅ濃度が１．３×１０１９ｃｍ−３より高くなると、Ｔｅ濃度が高くなるにつれてコレクタ抵抗Ｒｃが緩やかに上昇していくことが確認できる。また、図３から、Ｔｅ濃度が１．０×１０１９ｃｍ−３以下である場合のコレクタ抵抗Ｒｃは、Ｔｅ濃度が２．０×１０１９ｃｍ−３以上である場合のコレクタ抵抗Ｒｃよりも高いことが確認できる。このことから、第１層１２中のＴｅ濃度が１．０×１０１９ｃｍ−３以下である場合は、第１層中のＴｅ濃度が２．０×１０１９ｃｍ−３以上である場合よりも、ＨＢＴ３０の電気特性が低くなる。
【００３９】
しかしながら、本実施形態では、第１層１２中のＴｅ濃度を１．０×１０１９ｃｍ−３以下と低くしても、ＨＢＴ３０の電流利得は殆ど低下しないことが分かった。例えば、第１層１２中のＴｅ濃度を１．０×１０１９ｃｍ−３以下と低くしても、第１層１２中のＴｅ濃度を２．０×１０１９ｃｍ−３以上とした場合と同程度かそれ以上の電流利得を有することが分かった。このことは、本願発明者により初めて見出された事項である。これは、第３層１３を設けることで、第２層１４および第２層１４よりも上側の層の成長時に、第１層１２中のキラー欠陥が第２層１４へ伝搬することを抑制でき、その結果、電流利得の初期値の低下を抑制できるためと考えられる。図４に、本実施形態にかかるＨＢＴ３０の電流利得と第１層１２中のＴｅ濃度との関係性を示す。図４中のＴｅ濃度はＳＩＭＳ法を用いて測定した値である。また、図４に示すサンプル１，２は図３に示すサンプル１，２と同一のサンプルである。図４から、サンプル１，２のいずれも、Ｔｅ濃度を低くしても、Ｔｅ濃度が高い場合と同程度かそれ以上の高い電流利得を有していることが確認できる。
【００４０】
このように、本実施形態では、第１層１２中のＴｅ濃度を低くしても高い電流利得を有することから、高い電気特性と高い信頼性とをあわせ持つＨＢＴ３０を確実に得ることが可能となる。
【００４１】
（ｅ）第３層１３中にＳｉを所定濃度でドープすることで、第３層１３によるキラー欠陥の伝搬抑制効果をさらに高めることが可能となる。図５に、ＨＢＴの電流利得と第３層中のＳｉ濃度との関係性を示す。図５から、第３層１３の厚さが２５ｎｍ、３０ｎｍのいずれの場合も、第３層１３中のＳｉ濃度が高くなるほど、電流利得が高くなっていることが確認できる。すなわち、第３層１３を設けることで、キラー欠陥の伝搬を抑制できていることが確認できる。
【００４２】
（５）変形例
本実施形態は、以下の変形例のように変更することができる。また、これらの変形例は、任意に組み合わせることができる。
【００４３】
（変形例１）
第３層１３として、例えばＧａＡｓ層を形成してもよい。本変形例においても、上述の実施形態と同様の効果が得られる。但し、ＩｎＧａＰ層はＧａＡｓ層よりもキラー欠陥の伝搬抑制効果が高いことから、第３層１３としてＩｎＧａＰ層を設ける方が好ましい。
【００４４】
本願発明者は、第３層１３の厚さを例えば２５ｎｍとし、第３層１３以外の他の構成を同一としたとき、第３層１３としてＳｉ濃度が５×１０１８ｃｍ−３であるＩｎＧａＰ層を形成したＨＢＴの電流利得は６４であり、第３層１３としてＳｉ濃度が９×１０１８ｃｍ−３であるＧａＡｓ層を形成したＨＢＴの電流利得は５６．９であることを確認済みである。このように、Ｓｉ濃度が低いにもかかわらず、ＩｎＧａＰ層の方が高い電流利得を維持できていることから、ＩｎＧａＰ層の方がＧａＡｓ層よりもキラー欠陥の伝搬抑制効果が高いことが分かる。
【００４５】
（変形例２）
第３層１３として、例えば、アルミニウム（Ａｌ）原子を含むＧａＡｓ混晶層、すなわち、ＡｌＧａＡｓ層を形成してもよい。第３層１３としてＡｌＧａＡｓ層を形成する場合、Ａｌ混晶比を例えば０．２以下とすることが好ましい。Ａｌ混晶比が０．２を超えると、第３層１３の抵抗が高くなったり、ＤＸセンタと呼ばれる欠陥が生成されやすくなったりすることがある。Ａｌ混晶比を０．２以下とすることで、ここで述べた課題を解決することが可能となる。本変形例においても、上述の実施形態等と同様の効果が得られる。
【００４６】
（変形例３）
第３層１３として、例えば、インジウム（Ｉｎ）原子を含むＧａＡｓ混晶層、すなわち、ＩｎＧａＡｓ層を形成してもよい。Ｉｎ混晶比は、上述の実施形態と同様に、結晶格子の緩和が起こりにくい範囲とする。Ｉｎ混晶比は、第３層１３の厚さによって適宜決定される。例えば、ＩｎＧａＡｓ層の厚さが１０ｎｍ程度である場合、Ｉｎ混晶比は０より大きく０．３以下の範囲内、好ましくは０．２とすることができる。本変形例においても、上述の実施形態等と同様の効果が得られる。
【００４７】
（変形例４）
第３層１３のＳｉ濃度を、厚さ方向にわたって変化させても（グラデーションをつけても）よい。例えば、第３層１３は、厚さ方向に、最下面から最上面に向かうにつれてＳｉ濃度が徐々に大きくなるように構成されていてもよい。また例えば、第３層１３は、最下面から最上面に向かうにつれてＳｉ濃度が徐々に小さくなるように構成されていてもよい。本変形例においても、上述の実施形態等と同様の効果が得られる。また、本変形例では、ＨＢＴ３０の様々な要求仕様に適宜応じることが容易となる。
【００４８】
（変形例５）
第３層１３として、ＩｎＧａＰ層とＧａＡｓ層（またはＡｌＧａＡｓ層、ＩｎＧａＡｓ層）との積層体を形成してもよい。本変形例によっても、上述の実施形態等と同様の効果が得られる。
【００４９】
（変形例６）
第３層１３は、エッチングストッパ層として機能する層とは異なる層である。本実施形態にかかるＨＢＴ３０は、第３層１３のほかに、エッチングストッパとして機能するＩｎＧａＰ層を有していてもよい。エッチングストッパ層は、第３層１３と組成の異なる層で構成することが好ましい。例えば、エッチング層としてＩｎＧａＰ層を形成する場合、第３層１３としてＧａＡｓ層、ＡｌＧａＡｓ層、またはＩｎＧａＡｓ層を形成することが好ましい。エッチングストッパ層は、第１層１２と第３層１３との間に設けてもよく、第３層１３と第２層１４との間に設けてもよい。本変形例においても、上述の実施形態等と同様の効果が得られる。
【００５０】
（変形例７）
また、本実施形態にかかるＨＢＴ３０は、第１層１２、第３層１３、第２層１４、ベース層１５、エミッタ層１６およびエミッタコンタクト層１７のほかに、ノンアロイ層等の層を有していてもよい。本変形例においても、上述の実施形態等と同様の効果が得られる。
【００５１】
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【００５２】
上述の実施形態や変形例等は、ＩｎＧａＰ／ＧａＡｓ系ＨＢＴの限らず、ＩｎＧａＡｓ／ＡｌＧａＡｓ／ＧａＡｓ系高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ、ＨＥＭＴ）等の種々の半導体トランジスタにも適用できる。この場合、Ｔｅをドープする半導体層として、不純物濃度が高いｎ型ＧａＡｓ層やｎ型ＡｌＧａＡｓ層等を選択することができる。
【００５３】
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
【００５４】
（付記１）
半絶縁性基板と、
前記半絶縁性基板上に形成されてサブコレクタ層として機能する第１層と、前記第１層上に形成されてコレクタ層として機能する第２層と、を備え、
前記第１層には、ｎ型不純物としてＴｅが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下の濃度でドープされており、
前記第１層と前記第２層との間には、ＩｎＧａＰ層およびＧａＡｓ層のうち少なくともいずれかの層からなる第３層が設けられているヘテロ接合バイポーラトランジスタ用半導体ウエハが提供される。
【００５５】
（付記２）
付記１の半導体ウエハであって、好ましくは、
前記第１層には、ｎ型不純物としてＴｅが３．０×１０１８ｃｍ−３以上１．０×１０１９ｃｍ−３以下の濃度でドープされている。
【００５６】
（付記３）
付記１または２の半導体ウエハであって、好ましくは、
前記第３層には、Ｓｉが１．０×１０１８ｃｍ−３以上３．０×１０２０ｃｍ−３以下、好ましくは１×１０１９ｃｍ−３以上１．５×１０２０ｃｍ−３以下の濃度でドープされている。
【００５７】
（付記４）
付記１〜３のいずれかのヘテロ接合バイポーラトランジスタであって、好ましくは、
前記第３層の厚さは、１０ｎｍ以上であって前記第１層の厚さの１／２以下の厚さである。
【００５８】
（付記５）
半絶縁性基板と、
前記半絶縁性基板上に形成されてサブコレクタ層として機能する第１層と、前記第１層上に形成されてコレクタ層として機能する第２層と、を備え、
前記第１層には、ｎ型不純物としてＴｅが３．０×１０１８ｃｍ−３以上９．０×１０１９ｃｍ−３以下の濃度でドープされており、
前記第１層と前記第２層との間には、ＩｎＧａＰ層およびＧａＡｓ層のうち少なくともいずれかの層からなる第３層が設けられているヘテロ接合バイポーラトランジスタが提供される。
【００５９】
１０    ヘテロ接合バイポーラトランジスタ用ウエハ
１１    半絶縁性基板
１２    第１層（サブコレクタ層）
１３    第３層
１４    第２層（コレクタ層）
３０    ヘテロ接合バイポーラトランジスタ
【図１】
2019201132.tif 000003
【図２】
2019201132.tif 000004
【図３】
2019201132.tif 000005
【図４】
2019201132.tif 000006
【図５】
2019201132.tif 000007