(57)【要約】【課題】レジスト残渣が残ることを抑制でき、かつ、Ｔｉ表面に厚い酸化膜が形成されないようにできる半導体装置の製造方法を提供する。【解決手段】キャップ基板３０と半導体基板１０との接合をＴｉ接合によって行う。そして、Ｔｉ接合用の第１接合部材４１や第２接合部材４２をパターニングする際に用いたレジストマスクをＯ３水による洗浄により除去する。これにより、Ｔｉ表面の酸化膜の厚みを増やすこと無く、レジスト残渣がほぼ残らないようにレジストマスクを除去することができる。したがって、レジスト残渣が残ることを抑制でき、かつ、Ｔｉ表面に厚い酸化膜が形成されないようにできる半導体装置の製造方法とすることが可能となる。【選択図】図１
2019201072.tif 000002
【特許請求の範囲】
【請求項１】
第１接合対象（１０）と第２接合対象（３０）との間を接合部材（４０）としてＴｉを用いたＴｉ接合を行う半導体装置の製造方法であって、
レジストマスク（６０〜６３）を用いて前記接合部材をパターニングすることと、
前記パターニングすることの後に、前記レジストマスクをオゾン水による洗浄によって除去することと、
前記除去することの後に、前記第１接合対象と前記第２接合対象とを前記接合部材を介してＴｉ接合することと、を含む半導体装置の製造方法。
【請求項２】
前記除去することの前に、前記レジストマスクを薬液によって除去することを行う請求項１に記載の半導体装置の製造方法。
【請求項３】
前記パターニングすることとして、
前記第１接合対象に対してＴｉを成膜した後、第１レジストマスク（６０）を用いて前記Ｔｉをパターニングすることで前記接合部材の一部となる第１接合部材（４１）を形成することと、
前記第２接合対象に対してＴｉを成膜した後、第２レジストマスク（６１）を用いて前記Ｔｉをパターニングすることで前記接合部材の一部となる第２接合部材（４２）を形成することと、を行い、
前記除去することとして、
前記第１レジストマスクをオゾン水による洗浄によって除去することと、
前記第２レジストマスクをオゾン水による洗浄によって除去することと、を行い、
前記Ｔｉ接合することとして、
前記第１接合部材と前記第２接合部材とをＴｉ接合することにより、前記第１接合対象と前記第２接合対象とを接合することを行う請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１レジストマスクを薬液によって除去することを行ってから、前記第１レジストマスクをオゾン水による洗浄によって除去することを行い、
前記第２レジストマスクを薬液によって除去することを行ってから、前記第２レジストマスクをオゾン水による洗浄によって除去することを行う、請求項３に記載の半導体装置の製造方法。
【請求項５】
第１接合対象（１０）と第２接合対象（３０）との間を接合部材（４０）としてＴｉを用いたＴｉ接合を行う半導体装置の製造方法であって、
前記第１接合対象に対して前記接合部材の一部となるＴｉで構成された第１接合部材（４１）を形成することと、
前記第２接合対象に対して前記接合部材の一部となるＴｉで構成された第２接合部材（４２）を形成することと、
前記第１接合部材と前記第２接合部材とをＴｉ接合することにより、前記第１接合対象と前記第２接合対象とをＴｉ接合することと、を含み、
前記第１接合部材を形成することの後に前記第１接合対象にレジストマスク（６２）を形成すること、もしくは、前記第２接合部材を形成することの後に前記第２接合対象にレジストマスク（６３）を形成することを行ったのち、前記レジストマスクを用いた加工を行い、さらに、前記レジストマスクをオゾン水による洗浄によって除去することを行ってから、前記Ｔｉ接合することを行う、半導体装置の製造方法。
【請求項６】
前記除去することの前に、前記レジストマスクを薬液によって除去することを行う、請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、気密封止型の半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来より、ウェハレベルパッケージ（以下、ＷＬＰ（Wafer Level Package）という）構造を有する半導体装置等において、支持基板の上に形成した素子構造体をキャップ基板で覆うことで真空封止することが行われている（例えば、特許文献１参照）。具体的には、支持基板に対してシリコン基板などの半導体基板を貼り合わせたのち、ボッシュプロセスによって半導体基板にトレンチを形成することで素子構造体を構成する。その後、真空中において、半導体基板に対してキャビティが形成されたキャップ基板を貼り合わせる。これにより、キャップ基板と支持基板との間に真空封止された空間を構成することができ、当該空間内に素子構造体が配置された構造の半導体装置を製造することができる。
【０００３】
キャップ基板と半導体基板との貼り合わせは、接合部材としてＴｉ（チタン）を用いたＴｉ接合により行われる。具体的には、半導体基板やキャップ基板にＴｉを形成したのちＴｉ上にレジストマスクを配置し、レジストマスク上からＴｉをエッチングすることで所望パターンにパターニングしている。そして、パターニング後に、薬液洗浄やＯ２アッシングもしくはその両方を実施することによってレジストマスクを剥離し、その後に、半導体基板とキャップ基板それぞれのＴｉを重ね合わせて加熱処理を行うことで接合する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１４８５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記したように、キャップ基板を半導体基板に貼り合わせる前に、薬液やＯ２アッシングによってレジストマスクを剥離させている。
【０００６】
しかしながら、薬液を用いてレジストを剥離させる場合、十分な剥離が行えず、レジスト残渣が残ることが確認された。レジスト残渣が残ると、Ｔｉ接合時にレジストに含まれるＣ（炭素）がＴｉと反応し、Ｔｉ表面にＴｉＣ（炭化チタン）が形成され、接合不良を発生させる。
【０００７】
一方、Ｏ２アッシングを用いてレジストを剥離させる場合、レジスト剥離の効果は高いが、Ｏ２プラズマに曝されることによってＴｉ表面に厚い酸化膜が形成され、接合の阻害要因となる。Ｔｉ接合の際には、加熱処理が行われるため、Ｔｉ表面の酸化膜を酸素の拡散によって除去することができるが、酸化膜が厚いと酸素の拡散に時間が掛かり、スループットが低下する。
【０００８】
本発明は上記点に鑑みて、レジスト残渣が残ることを抑制でき、かつ、Ｔｉ表面に厚い酸化膜が形成されないようにできる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明は、第１接合対象（１０）と第２接合対象（３０）との間を接合部材（４０）としてＴｉを用いたＴｉ接合を行う半導体装置の製造方法であって、レジストマスク（６０〜６３）を用いて接合部材をパターニングすることと、パターニングすることの後に、レジストマスクをオゾン水による洗浄によって除去することと、除去することの後に、第１接合対象と第２接合対象とを接合部材を介してＴｉ接合することと、を含んでいる。
【００１０】
このように、第１接合対象と第２接合対象との接合をＴｉ接合によって行う。そして、Ｔｉ接合用の接合部材をパターニングする際に用いたレジストマスクをオゾン水による洗浄により除去している。このため、Ｔｉ表面の酸化膜の厚みを増やすこと無く、レジスト残渣がほぼ残らないようにレジストマスクを除去することができる。したがって、レジスト残渣が残ることを抑制でき、かつ、Ｔｉ表面に厚い酸化膜が形成されないようにできる半導体装置の製造方法とすることが可能となる。
【００１１】
また、請求項５に記載の発明では、第１接合対象に対して接合部材の一部となるＴｉで構成された第１接合部材（４１）を形成することと、第２接合対象に対して接合部材の一部となるＴｉで構成された第２接合部材（４２）を形成することと、第１接合部材と第２接合部材とをＴｉ接合することにより、第１接合対象と第２接合対象とをＴｉ接合することと、を含み、第１接合部材を形成することの後に第１接合対象にレジストマスク（６２）を形成すること、もしくは、第２接合部材を形成することの後に第２接合対象にレジストマスク（６３）を形成することを行ったのち、レジストマスクを用いた加工を行い、さらに、レジストマスクをオゾン水による洗浄によって除去することを行ってから、Ｔｉ接合することを行う。
【００１２】
このように、第１接合対象に第１接合部材を形成した後、もしくは、第２接合対象に第２接合部材を形成した後に、レジストマスクを用いた加工を行う場合においても、レジストマスクをオゾン水による洗浄によって除去することができる。この場合にも、Ｔｉ表面の酸化膜の厚みを増やすこと無く、レジスト残渣がほぼ残らないようにレジストマスクを除去することができる。したがって、レジスト残渣が残ることを抑制でき、かつ、Ｔｉ表面に厚い酸化膜が形成されないようにできる半導体装置の製造方法とすることが可能となる。
【００１３】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態にかかる半導体装置の断面構成を示す図である。
【図２Ａ】図１に示す半導体装置の製造工程を示した断面図である。
【図２Ｂ】図２Ａに続く半導体装置の製造工程を示した断面図である。
【図２Ｃ】図２Ｂに続く半導体装置の製造工程を示した断面図である。
【図２Ｄ】図２Ｃに続く半導体装置の製造工程を示した断面図である。
【図２Ｅ】図２Ｄに続く半導体装置の製造工程を示した断面図である。
【図２Ｆ】図２Ｅに続く半導体装置の製造工程を示した断面図である。
【図２Ｇ】図２Ｆに続く半導体装置の製造工程を示した断面図である。
【図２Ｈ】図２Ｇに続く半導体装置の製造工程を示した断面図である。
【図２Ｉ】図２Ｈに続く半導体装置の製造工程を示した断面図である。
【図３】第１接合部材の形成後にレジストマスクを用いた加工を行う場合の断面図である。
【図４】第２接合部材の形成後にレジストマスクを用いた加工を行う場合の断面図である。
【発明を実施するための形態】
【００１５】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１６】
（第１実施形態）
第１実施形態について説明する。本実施形態では、ＷＬＰ構造のジャイロセンサ、つまり角速度センサを構成する半導体装置を例に挙げて説明する。ただし、ジャイロセンサに限らず、Ｔｉ接合を行う半導体装置に対して、本発明を適用することができる。なお、ジャイロセンサを構成する半導体装置は、例えば、車両の上下方向に平行な中心線周りの回転角速度の検出を行うために用いられるが、勿論、車両用以外にも適用できる。以下、図１を参照して、本実施形態にかかる半導体装置について説明する。
【００１７】
本実施形態にかかる半導体装置は、図１に示すように、半導体基板１０に対して角速度センサの素子構造体１１を形成し、それを支持基板２０とキャップ基板３０とによって挟み込むように貼り合わせることで構成されている。
【００１８】
半導体基板１０や支持基板２０は、例えばシリコン基板によって構成されており、熱酸化膜などの絶縁膜２１を介して貼り合わされている。また、支持基板２０のうち半導体基板１０が構成する素子構造体１１と対応する部分には凹部２２が形成されている。本実施形態の場合、支持基板２０側に絶縁膜２１が形成されており、凹部２２内にも絶縁膜２１が形成されている。
【００１９】
また、半導体基板１０は、例えば不純物がドープされており、ボッシュプロセスによってパターニングされることで、所定パターン、本実施形態の場合はジャイロセンサのパターンとされた素子構造体１１が構成されている。そして、凹部２２が形成された支持基板２０に貼り合わされることにより、凹部２２上において素子構造体１１が浮遊状態とされている。これにより、素子構造体１１のうちの可動部が角速度検出時に移動可能とされ、印加された角速度に応じて変位することで、角速度検出が行えるようになっている。
【００２０】
なお、半導体基板１０のうち凹部２２の外側に位置する部分、つまり素子構造体１１の外側部１２は、複数に区画されており、各部それぞれが異なる電位となることが許容されている。このため、例えば半導体基板１０は、電源電圧が印加される部分と、接地電位点に接続される部分と、センサ出力となる電位を出力する部分など、複数の異なる電位となる部分に区画された状態となっている。
【００２１】
また、半導体基板１０のうち支持基板２０の反対側の一面には、絶縁膜１３や接合部材４０などを介して、キャップ基板３０が貼り合わされている。半導体基板１０のうちの外側部１２のキャップ基板３０側の一面に絶縁膜１３が形成されている。さらに、キャップ基板３０のうち半導体基板１０側の一面に絶縁膜３１が形成されており、半導体基板１０とキャップ基板３０とが絶縁膜１３と絶縁膜３１とを介して接合部材４０にて接合されている。
【００２２】
接合部材４０は、半導体基板１０に対して絶縁膜１３を介して形成された第１接合部材４１と、キャップ基板３０に対して絶縁膜３１を介して形成された第２接合部材４２とが接合されたものである。接合部材４０は、Ｔｉによって構成され、高温でのＴｉ接合によって半導体基板１０とキャップ基板３０とが接合されている。接合部材４０を半導体基板１０やキャップ基板３０の表面上に直接形成しても良いが、半導体基板１０やキャップ基板３０がシリコン基板で構成される場合、接合部材４０がシリコンと反応してシリサイドを形成することがある。その場合、接合箇所が脆弱になって剥離が生じ得るため、絶縁膜１３や絶縁膜３１の上に接合部材４０を形成するようにしている。また、絶縁膜１３や絶縁膜３１を形成することで、接合部材４０と半導体基板１０やキャップ基板３０との絶縁を図ることも可能となる。
【００２３】
なお、接合部材４０は、例えば、半導体基板１０とキャップ基板３０の外周位置を一周全周囲むように形成される外周部４０ａなどを有した構成とされている。この外周部４０ａによって、半導体基板１０とキャップ基板３０との間の気密が確保されるようになっている。
【００２４】
キャップ基板３０は、例えばシリコン基板などで構成されている。キャップ基板３０のうち素子構造体１１と対応する部分には凹部３２が形成されており、この凹部３２により、キャップ基板３０に素子構造体１１が接触しないようにされている。
【００２５】
また、キャップ基板３０には、キャップ基板３０の表裏を貫通するスルーホール３３が形成されていると共に、スルーホール３３内およびキャップ基板３０のうち半導体基板１０と反対側の一面を覆うように絶縁膜３４が形成されている。この絶縁膜３４の上には、スルーホールビア３５およびこれに接続されたパッド部３６が形成されている。そして、スルーホールビア３５が半導体基板１０の各部と電気的に接続されることで、パッド部３６を通じて半導体基板１０の各部と外部との電気的接続が可能となっている。したがって、各パッド部３６を通じて、電源電圧の印加や接地電位点との接続、センサ出力となる電位の出力が行えるようになっている。
【００２６】
なお、スルーホールビア３５やパッド部３６の外周部分などを覆うように表面絶縁膜３７や保護膜３８が形成され、パッド部３６のうち表面絶縁膜３７や保護膜３８から露出している部分が外部との電気的接続が可能となっている。
【００２７】
以上のようにして、本実施形態にかかる半導体装置が構成されている。続いて、この半導体装置の製造方法について、図２Ａ〜図２Ｉを参照して説明する。
【００２８】
まず、図２Ａに示すように、パターニング前の半導体基板１０を用意する。半導体基板１０については、例えば不純物をドーピングしたシリコン基板などで構成した低抵抗なものとしている。
【００２９】
また、図２Ｂに示すように、支持基板２０を用意する。支持基板２０についても、例えばシリコン基板などを用いており、シリコン基板に対して図示しないマスクを用いて凹部２２を形成したのち、熱酸化などを行うことで凹部２２内を含めて絶縁膜２１を形成するようにしている。なお、ここでは、凹部２２内も覆うように絶縁膜２１を形成しているが、必ずしも凹部２２内を覆っている必要はない。
【００３０】
そして、図２Ｃに示すように、図２Ａで用意した半導体基板１０と図２Ｂで用意した支持基板２０とを直接接合する。ここでは、支持基板２０に対して絶縁膜２１を形成していることから、絶縁膜２１が接合材としての役割を果たし、半導体基板１０と支持基板２０とを接合することができる。
【００３１】
続いて、図２Ｄに示すように、半導体基板１０の表面、すなわち半導体基板１０のうち支持基板２０と反対側の一面を研削研磨する。これにより、半導体基板１０を所望厚さとする。
【００３２】
その後、図２Ｅに示すように、支持基板２０のうち半導体基板１０と反対側の一面を研削研磨したのち、半導体基板１０の表面に絶縁膜１３を形成する。例えば、熱酸化やテトラエトキシシラン（以下、ＴＥＯＳ）をＣＶＤ（chemical vapor deposition）によって成長されたＴＥＯＳ膜を形成することで、絶縁膜１３を形成している。そして、第１接合部材４１を構成するＴｉを成膜した後、第１レジストマスクに相当するレジストマスク６０を配置し、レジストマスク６０を用いてＴｉをエッチングすることで第１接合部材４１をパターニングする。
【００３３】
そして、第１接合部材４１のパターニングに用いたレジストマスク６０を除去する。このとき、Ｏ３（オゾン）を水に溶かし込んだＯ３水による洗浄により、レジストマスク６０を除去している。このようなＯ３水による洗浄を行うことで、Ｔｉ表面の酸化膜の厚みを増やすこと無く、レジスト残渣がほぼ残らないように効率よく除去することが可能となる。Ｏ３水による洗浄については、例えば３０〜７０℃の温度下において、レジストマスク６０が残っている状態の半導体基板１０および支持基板２０を４０〜９０ｐｐｍのＯ３水に浸すことにおり行われる。レジストはＯ３の酸化作用により分解除去される。また、レジストが除去された後にＯ３水にさらされても、Ｔｉ表面の酸化膜はこの温度およびＯ３水濃度では成長しにくいため厚みが増えないと考えられる。
【００３４】
さらに、図２Ｆに示すように、再び図示しないレジストマスクを配置し、レジストマスクを用いて半導体基板１０をエッチングすることで、素子構造体１１や外側部１２をパターニングする。例えば、ボッシュプロセスを用いてトレンチ１０ａを形成することにより、素子構造体１１のパターニングを行っている。
【００３５】
すなわち、半導体基板１０にトレンチ１０ａを形成する際に、トレンチ１０ａの側面にポリマー系の側壁保護膜を形成し、トレンチ１０ａの側面のエッチングを抑制しつつ、底面のエッチングが進むようにしてトレンチ１０ａを深掘りする。これにより、高いアスペクト比でトレンチ１０ａを形成することができる。
【００３６】
なお、半導体基板１０をエッチングする前に、予め、別のレジストマスクを用いて絶縁膜１３のうちの不要部分を除去するようにしても良い。
【００３７】
さらに、図２Ｇに示すように、キャップ基板３０を用意し、キャップ基板３０の表面を熱酸化したり、ＴＥＯＳ膜を成膜することで絶縁膜３１を形成し、さらに凹部３２を形成する。そして、第２接合部材４２を構成するＴｉを成膜した後、第２レジストマスクに相当するレジストマスク６１を配置し、レジストマスク６１を用いてＴｉをエッチングすることで第２接合部材４２をパターニングする。さらに、第２接合部材４２のパターニング後には、第１接合部材４１のパターニング後と同様に、Ｏ３水による洗浄により、レジストマスク６１を除去する。
【００３８】
このようにして、第２接合部材４２を形成したキャップ基板３０が用意できると、支持基板２０に貼り合わせた半導体基板１０とキャップ基板３０とを図示しない真空装置内に投入する。そして、図２Ｈに示すように、第１接合部材４１と第２接合部材４２とが向かい合うように、キャップ基板３０を半導体基板１０の上に配置したのち、例えば４００℃程度の加熱処理を行う。これにより、図２Ｉに示すように、第１接合部材４１と第２接合部材４２とが接合されて接合部材４０が構成され、この接合部材４０によって半導体基板１０とキャップ基板３０とが接合される。また、支持基板２０の凹部２２およびキャップ基板３０の凹部３２によって素子構造体１１を収容した空間５０内が真空封止される。
【００３９】
この後、キャップ基板３０のうちの半導体基板１０と反対側の一面を研削研磨することでキャップ基板３０を所望の膜厚とする。そして、スルーホール３３の形成やスルーホールビア３５およびパッド部３６の形成、表面絶縁膜３７や保護膜３８の形成工程を行うことで、図１に示す半導体装置が完成する。
【００４０】
以上説明したように、本実施形態の半導体装置の製造方法においては、キャップ基板３０と半導体基板１０との接合をＴｉ接合によって行うようにしている。そして、Ｔｉ接合用の第１接合部材４１や第２接合部材４２をパターニングする際に用いたレジストマスク６０やレジストマスク６１をＯ３水による洗浄により除去している。このため、Ｔｉ表面の酸化膜の厚みを増やすこと無く、レジスト残渣がほぼ残らないようにレジストマスク６０やレジストマスク６１を除去することができる。
【００４１】
したがって、レジスト残渣が残ることを抑制でき、かつ、Ｔｉ表面に厚い酸化膜が形成されないようにできる半導体装置の製造方法とすることが可能となる。
【００４２】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４３】
（１）例えば、上記実施形態では、Ｔｉを接合部材４０として用いたＴｉ接合を行う一例として、キャップ基板３０と半導体基板１０との接合を例に挙げた。しかしながら、これは一例を示したに過ぎない。
【００４４】
例えば、レジストマスクを用いてパターニングしたＴｉを用いてＴｉ接合を行う半導体装置の製造方法に対して本発明を適用できる。すなわち、上記第１実施形態では、第１接合対象を半導体基板１０、第２接合対象をキャップ基板３０として、これらの間をＴｉ接合する場合としたが、Ｔｉ接合される第１接合対象と第２接合対象は他のものであっても良い。
【００４５】
また、上記実施形態では、接合部材４０のパターニングとして、Ｔｉ接合用の第１接合部材４１や第２接合部材４２の両方をパターニングし、パターニングに用いたレジストマスクを除去するためにＯ３水による洗浄を行う場合について説明した。しかしながら、接合部材４０のパターニングとしては、第１接合部材４１と第２接合部材４２のいずれか一方のみをパターニングする場合も含まれる。すなわち、第１接合部材４１と第２接合部材４２のいずれか一方のみをパターニングし、他方についてはパターニングすることなく膜状のままで接合する構成であっても良い。
【００４６】
さらに、Ｔｉ接合用の第１接合部材４１や第２接合部材４２を形成した後に、他の層のパターニングや保護のためにレジストマスクで覆った上で加工を行う場合に、Ｏ３水による洗浄を行うようにしても、第１実施形態と同様の効果を得ることができる。
【００４７】
例えば、第１接合部材４１の形成後に、半導体基板１０に対してトレンチ１０ａをエッチングにより形成する場合に、図３に示すように、レジストマスク６２を用いて形成することができる。その場合に、レジストマスク６２の除去をＯ３水による洗浄で行うことが挙げられる。
【００４８】
また、図４に示すように、第２接合部材４２の形成後に凹部３２を形成する場合に、レジストマスク６３で第２接合部材４２などを覆った状態で行うことがある。さらに、第２接合部材４２を配置した一面と反対側となる裏面側の研磨を行う場合にも、保護用のレジストマスクで第２接合部材４２などを覆った状態で行うことがある。それらの場合に、レジストマスク６３の除去を行う際にもＯ３水による洗浄を行うことで、第１実施形態と同様の効果が得られる。
【００４９】
さらに、レジストマスクを用いる加工としては、トレンチ形成のためのエッチングや一面の研削研磨に限らず、イオン注入なども挙げられる。
【００５０】
（２）さらに、レジストマスクの除去をＯ３水による洗浄で行う場合であっても、まずレジスト剥離液などの薬液による第１除去を行っておき、その後に、第２除去としてＯ３水による洗浄を行うようにしても良い。また、Ｏ２ガスを用いたプラズマアッシングなどにより第１除去を行っておき、その後に、第２除去としてＯ３水による洗浄を行うようにしても良い。
【００５１】
（３）また、上記実施形態では、第１接合部材４１の形成後にトレンチ１０ａを形成した。これも一例を示したに過ぎず、例えば、トレンチ１０ａを形成した後に、第１接合部材４１を形成するようにしても良い。
【符号の説明】
【００５２】
１０        半導体基板
１０ａ      トレンチ
１１        素子構造体
２０        支持基板
３０        キャップ基板
４０        接合部材
４１        第１接合部材
４２        第２接合部材
５０        空間
６０〜６３  レジストマスク
【図１】
2019201072.tif 000003
【図２Ａ】
2019201072.tif 000004
【図２Ｂ】
2019201072.tif 000005
【図２Ｃ】
2019201072.tif 000006
【図２Ｄ】
2019201072.tif 000007
【図２Ｅ】
2019201072.tif 000008
【図２Ｆ】
2019201072.tif 000009
【図２Ｇ】
2019201072.tif 000010
【図２Ｈ】
2019201072.tif 000011
【図２Ｉ】
2019201072.tif 000012
【図３】
2019201072.tif 000013
【図４】
2019201072.tif 000014