(57)【要約】      （修正有）【課題】抵抗変化膜を用いた動作電流を低減可能な記憶装置を提供する。【解決手段】記憶装置１は、内部に電流経路が形成されることにより低抵抗状態となり、電流経路が途切れることにより高抵抗状態となり、フィラメント型の第１抵抗変化膜１２と、第１抵抗変化膜１２と直列に接続され、第１抵抗変化膜１２に接し、電圧が印加された部分の抵抗状態が変化するＶＭＣＯ（Vacancy Modulated Conductive Oxide：空孔変調伝導性酸化物）型の第２抵抗変化膜１３と、を備える。【選択図】図１
2019114644.tif 000002
【特許請求の範囲】
【請求項１】
内部に電流経路が形成されることにより低抵抗状態となる第１抵抗変化膜と、
前記第１抵抗変化膜と直列に接続され、前記第１抵抗変化膜に接し、電圧が印加された部分の抵抗状態が変化する第２抵抗変化膜と、
を備えた記憶装置。
【請求項２】
前記第１抵抗変化膜のリセット電圧は、前記第２抵抗変化膜のリセット電圧よりも高い請求項１記載の記憶装置。
【請求項３】
前記第１抵抗変化膜は、フィラメント型の抵抗変化膜である請求項１または２に記載の記憶装置。
【請求項４】
前記第１抵抗変化膜は、金属酸化物を含む請求項１〜３のいずれか１つに記載の記憶装置。
【請求項５】
前記第２抵抗変化膜は、ＶＭＣＯ型の抵抗変化膜である請求項１〜４のいずれか１つに記載の記憶装置。
【請求項６】
前記第２抵抗変化膜は、
チタン酸化物を含む第１層と、
アルミニウム酸化物を含み、前記第１層よりも薄い第２層と、
を有する請求項１〜５のいずれか１つに記載の記憶装置。
【請求項７】
電圧を印加したときに、前記第１抵抗変化膜が前記第２抵抗変化膜よりも先にフォーミングされる請求項１〜６のいずれか１つに記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
実施形態は、記憶装置に関する。
【背景技術】
【０００２】
近年、大容量の記憶装置として、ＲｅＲＡＭ（Resistance Random Access Memory：抵抗変化型メモリ）が提案されている。ＲｅＲＡＭを実用化するためには、１セル当たりの動作電流の低減が望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１９２８００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、動作電流を低減可能な記憶装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る記憶装置は、内部に電流経路が形成されることにより低抵抗状態となる第１抵抗変化膜と、前記第１抵抗変化膜と直列に接続され、前記第１抵抗変化膜に接し、電圧が印加された部分の抵抗状態が変化する第２抵抗変化膜と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る記憶装置を示す断面図である。
【図２】（ａ）及び（ｂ）は、第１の実施形態に係る記憶装置の動作を示す模式的断面図であり、（ａ）は高抵抗状態を示し、（ｂ）は低抵抗状態を示す。
【図３】横軸に抵抗変化膜のサイズをとり、縦軸に駆動電流をとって、駆動電流の面積依存性を示すグラフ図である。
【図４】第２の実施形態に係る記憶装置を示す断面図である。
【発明を実施するための形態】
【０００７】
（第１の実施形態）
以下、第１の実施形態について説明する。
図１は、本実施形態に係る記憶装置を示す断面図である。
【０００８】
図１に示すように、本実施形態に係る記憶装置１においては、メモリセル１０が設けられている。メモリセル１０においては、下部電極１１、抵抗変化膜１２、抵抗変化膜１３、及び、上部電極１４が、一方向（以下、「積層方向」という）に沿ってこの順に積層されている。下部電極１１及び上部電極１４は、導電性材料、例えば、チタン窒化物（ＴｉＮ）により形成されている。積層方向に直交する方向（以下、「幅方向」という）における抵抗変化膜１２及び１３の長さは、例えば、１５ｎｍ（ナノメートル）よりも大きく、例えば、４０ｎｍ程度である。
【０００９】
抵抗変化膜１２は、内部に電流経路が形成されることにより低抵抗状態となり、電流経路が途切れることにより高抵抗状態となる抵抗変化膜であり、例えば、フィラメント型の抵抗変化膜である。抵抗変化膜１２は、例えば、ハフニウム酸化物（ＨｆＯ）、チタン酸化物（ＴｉＯ）又はニッケル酸化物（ＮｉＯ）等の金属酸化物により形成されている。抵抗変化膜１２に電圧が印加されると、酸素欠損部からなるフィラメント１６（図２（ａ）及び（ｂ）参照）が形成され、このフィラメント１６が電流経路となることにより、抵抗変化膜１２の抵抗値が減少し、低抵抗状態となる。また、フィラメント１６が途切れることにより、高抵抗状態となる。
【００１０】
抵抗変化膜１３は、電圧が印加された部分全体の抵抗状態が変化する抵抗変化膜であり、例えば、ＶＭＣＯ（Vacancy Modulated Conductive Oxide：空孔変調伝導性酸化物）型の抵抗変化膜である。抵抗変化膜１３には空孔が含まれており、抵抗変化膜１３における空孔の濃度は、抵抗変化膜１２における空孔の濃度よりも高い。抵抗変化膜１３においては、積層方向に電圧が印加されると、電圧が印加された部分全体において空孔が積層方向に移動して、この部分の抵抗が変化する。
【００１１】
抵抗変化膜１３においては、アルミニウム酸化物（ＡｌＯ）からなるアルミニウム酸化層１３ａと、チタン酸化物からなるチタン酸化層１３ｂとが積層方向に沿って積層されている。アルミニウム酸化層１３ａは抵抗変化膜１２及びチタン酸化層１３ｂに接し、チタン酸化層１３ｂはアルミニウム酸化層１３ａ及び上部電極１４に接している。なお、アルミニウム酸化層１３ａとチタン酸化層１３ｂの積層順序は逆でもよい。アルミニウム酸化層１３ａはチタン酸化層１３ｂよりも薄い。例えば、アルミニウム酸化層１３ａの厚さは２ｎｍ以下であり、チタン酸化層１３ｂの厚さは７ｎｍ以下である。
【００１２】
抵抗変化膜１２のリセット電圧は、抵抗変化膜１３のリセット電圧よりも高い。また、下部電極１１と上部電極１４との間に電圧を印加すると、抵抗変化膜１２が抵抗変化膜１３よりも先にフォーミングされる。
【００１３】
次に、本実施形態に係る記憶装置の動作について説明する。
図２（ａ）及び（ｂ）は、本実施形態に係る記憶装置の動作を示す模式的断面図であり、（ａ）は高抵抗状態を示し、（ｂ）は低抵抗状態を示す。
【００１４】
図１に示すように、初期状態においては、抵抗変化膜１２内にはフィラメント１６（図２（ａ）及び（ｂ）参照）は形成されておらず、抵抗変化膜１２は高抵抗状態にある。また、抵抗変化膜１３も、全体が高抵抗状態にある。
【００１５】
この状態で、図２（ａ）に示すように、下部電極１１と上部電極１４との間にフォーミング電圧を印加すると、抵抗変化膜１２中に酸素欠損部からなるフィラメント１６が形成される。フィラメント１６は電流経路となるため、抵抗変化膜１２は低抵抗状態となる。
【００１６】
図２（ｂ）に示すように、下部電極１１と上部電極１４との間にセット電圧を印加すると、フィラメント１６の先端と上部電極１４との間に電圧が印加されて、抵抗変化膜１３におけるフィラメント１６が接触している部分と上部電極１４との間に、低抵抗部分１７が発生する。そして、低抵抗部分１７が電流経路となることにより、抵抗変化膜１３が低抵抗状態となる。このようにして、フィラメント１６及び低抵抗部分１７が電流経路となり、下部電極１１と上部電極１４の間が低抵抗状態となる。
【００１７】
一方、図２（ａ）に示すように、下部電極１１と上部電極１４との間にリセット電圧を印加すると、低抵抗部分１７が消失し、抵抗変化膜１３が高抵抗状態に戻る。このとき、抵抗変化膜１２はリセットせず、フィラメント１６は形成されたままである。
【００１８】
そして、図２（ｂ）に示すように、下部電極１１と上部電極１４との間に再びセット電圧を印加すると、フィラメント１６の先端と上部電極１４との間に低抵抗部分１７が発生し、抵抗変化膜１３が低抵抗状態となる。また、図２（ａ）に示すように、下部電極１１と上部電極１４との間にリセット電圧を印加すると、低抵抗部分１７が消失して、抵抗変化膜１３が高抵抗状態となる。このようにして、メモリセル１０全体として、高抵抗状態と低抵抗状態とを切り替えることができる。なお、一旦フォーミングされた後は、抵抗変化膜１２内のフィラメント１６は形成されたままである。
【００１９】
次に、本実施形態の効果について説明する。
図３は、横軸に抵抗変化膜のサイズをとり、縦軸に駆動電流をとって、駆動電流の面積依存性を示すグラフ図である。
図３の横軸が表す抵抗変化膜のサイズは、抵抗変化膜１２及び１３の幅方向における長さである。また、図３の縦軸が表す駆動電流は、１つの抵抗変化膜の全体に電圧を印加したときに、低抵抗状態にある抵抗変化膜に流れる電流の大きさである。
【００２０】
図３に破線で示すように、フィラメント型の抵抗変化膜１２は、抵抗変化膜１２内に１本のフィラメント１６（図２（ａ）及び（ｂ）参照）が形成されれば低抵抗状態となるため、抵抗変化膜１２のサイズがフィラメント１６が安定して形成される値ａ以上であれば、抵抗変化膜１２の駆動電流はサイズにほとんど依存せず、一定値となる。このため、値ａよりも大きい範囲では、抵抗変化膜１２のサイズを小さくしても、駆動電流はあまり低減しない。すなわち、抵抗変化膜１２は、サイズが値ａ以上では殆ど面積スケーリングしない。
【００２１】
一方、図３に実線で示すように、ＶＭＣＯ型の抵抗変化膜１３は、電圧が印加されている部分全体の抵抗値が変化するため、抵抗変化膜１３のサイズが大きいほど、駆動電流も大きくなる。逆に言えば、抵抗変化膜１３は面積スケーリングし、サイズを小さくするほど、駆動電流を低減することができる。
【００２２】
このため、図３に示すように、フィラメント型の抵抗変化膜１２とＶＭＣＯ型の抵抗変化膜１３との間で、駆動電流の大小関係が逆転するような抵抗変化膜のサイズが存在する。すなわち、抵抗変化膜のサイズがある値ｂよりも大きいと、ＶＭＣＯ型の抵抗変化膜１３の駆動電流がフィラメント型の抵抗変化膜１２の駆動電流よりも大きく、値ｂよりも小さいと、フィラメント型の抵抗変化膜１２の駆動電流がＶＭＣＯ型の抵抗変化膜１３の駆動電流よりも大きい。そして、値ｂは、微細加工の限界値ｃよりも小さい場合がある。この場合、ＶＭＣＯ型の抵抗変化膜を用いると、そのサイズは値ｃ以上となるため、駆動電流が大きくなってしまう。
【００２３】
そこで、本実施形態においては、フィラメント型の抵抗変化膜１２とＶＭＣＯ型の抵抗変化膜１３とを積層させている。これにより、フォーミングによって抵抗変化膜１２にフィラメント１６が形成され、セット動作により、抵抗変化膜１２と抵抗変化膜１３との界面におけるフィラメント１６が到達した領域を起点として、抵抗変化膜１３の一部のみに低抵抗部分１７が形成される。このため、抵抗変化膜１３の実効的なサイズが縮小し、駆動電流が減少する。すなわち、図３に示すように、メモリセル１０における抵抗変化膜１２及び抵抗変化膜１３のサイズが値ｃであったとしても、メモリセル１０の駆動電流の大きさは、値Ｉ０よりも小さくなる。このようにして、本実施形態によれば、駆動電流を低減可能な記憶装置を実現することができる。
【００２４】
また、一旦フォーミングされた後は、フィラメント１６は形成されたままであり、抵抗変化膜１２は常に低抵抗状態を維持する。このため、抵抗変化膜１３において、常に同じ位置に低抵抗部分１７が形成され、抵抗変化膜１３の動作が安定する。
【００２５】
更に、本実施形態においては、メモリセル１０の実効的なサイズを縮小することにより、駆動電流を低減しているが、必ずしもメモリセル１０の実際のサイズを縮小する必要はない。このため、新たな回路設計及び新たな微細加工技術は、必ずしも必要とされない。この結果、本実施形態によれば、加工コスト及び開発コストを抑えつつ、消費電流を低減して、記憶装置の性能を向上させることができる。
【００２６】
また、メモリセル１０の実際のサイズを小さくした場合は、セレクタで制御できる電流も低減するため、メモリセルを単純に微細化するだけでは、駆動電流を低減できない場合がある。また、メモリセル１０を形成する際のドライエッチングにより、加工面にダメージが導入されるが、メモリセルのサイズが小さくなると、このダメージによる影響が無視できなくなる。このため、メモリセルのサイズを縮小しても、駆動電流はそれほど低減されない場合がある。しかしながら、本実施形態においては、上述のごとく２種類の抵抗変化膜を積層させて抵抗変化膜１２及び１３の一部のみを電流経路として使用しているため、加工に伴うダメージの影響を受けにくい。
【００２７】
（第２の実施形態）
次に、第２の実施形態について説明する。
図４は、本実施形態に係る記憶装置を示す断面図である。
【００２８】
図４に示すように、本実施形態に係る記憶装置２においては、メモリセル２０が設けられている。メモリセル２０においては、下部電極１１、抵抗変化膜２２、抵抗変化膜２３、及び、上部電極１４がこの順に積層されている。
【００２９】
抵抗変化膜２２は、内部に電流経路が形成されることにより低抵抗状態となり、電流経路が途切れることにより高抵抗状態となる抵抗変化膜であり、例えば、メタルブリッジ（ＣＢ：Conductive Bridging）型の抵抗変化膜である。抵抗変化膜２２においては、例えば、銀（Ａｇ）からなる銀層２２ａと、シリコン酸化物（ＳｉＯ）からなるシリコン酸化層２２ｂとが積層されている。
【００３０】
抵抗変化膜２３は、電圧が印加された部分全体の抵抗状態が変化する抵抗変化膜であり、例えば、相変化（ＰＣ：Phase Change）型の抵抗変化膜である。抵抗変化膜２３においては、電圧が印加されて電流が流れた部分が、例えば結晶相と非晶質相とに切り替わり、抵抗が変化する。抵抗変化膜２３は抵抗変化膜２２のシリコン酸化層２２ｂに接している。
【００３１】
次に、本実施形態に係る記憶装置の動作について説明する。
メモリセル２０に、下部電極１１を正極とし、上部電極１４を負極とするような電圧が印加されると、抵抗変化膜２２の銀層２２ａに含まれる銀原子が陽イオンとなり、シリコン酸化層２２ｂ中に移動して上部電極１４から流入した電子と結合し、析出する。これにより、シリコン酸化層２２ｂ内にメタルブリッジが形成されて、低抵抗状態となる。
【００３２】
この結果、抵抗変化膜２２と抵抗変化膜２３との界面におけるメタルブリッジが到達した領域と上部電極１４との間に電圧が印加される。このように、抵抗変化膜２３に局所的に電圧が印加されることにより、抵抗変化膜２３の一部のみが相変化する。この結果、抵抗変化膜２３の実効的なサイズが小さくなり、メモリセル２０の駆動電流が低減する。
【００３３】
次に、本実施形態の効果について説明する。
本実施形態においても、前述の第１の実施形態と同様に、フォーミングによって抵抗変化膜２２の内部に電流経路が形成され、抵抗変化膜２３においては、抵抗変化膜２２の電流経路が到達した領域と上部電極１４との間の部分のみに電圧が印加され、この部分の抵抗が変化する。これにより、抵抗変化膜２３の実効的なサイズが縮小し、駆動電流を低減できる。
本実施形態における上記以外の構成、動作及び効果は、前述の第１の実施形態と同様である。
【００３４】
なお、前述の第１の実施形態と第２の実施形態は、相互に組み合わせて実施してもよい。すなわち、ＣＢ型の抵抗変化膜とＶＭＣＯ型の抵抗変化膜を積層させてもよく、フィラメント型の抵抗変化膜とＰＣ型の抵抗変化膜とを積層させてもよい。
【００３５】
また、前述の第１及び第２の実施形態においては、内部に電流経路が形成されることにより低抵抗状態となり、前記電流経路が途切れることにより高抵抗状態となる抵抗変化膜として、フィラメント型の抵抗変化膜及びＣＢＲＡＭ型の抵抗変化膜を用いたが、これには限定されず、これら以外の抵抗変化膜を用いてもよい。同様に、電圧が印加された部分全体の抵抗状態が変化する抵抗変化膜として、ＶＭＣＯ型の抵抗変化膜及びＰＣ型の抵抗変化膜以外の抵抗変化膜を用いてもよい。
【００３６】
以上説明した実施形態によれば、動作電流を低減可能な記憶装置を実現することができる。
【００３７】
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明及びその等価物の範囲に含まれる。
【符号の説明】
【００３８】
１：記憶装置
２：記憶装置
１０：メモリセル
１１：下部電極
１２：抵抗変化膜
１３：抵抗変化膜
１３ａ：アルミニウム酸化層
１３ｂ：チタン酸化層
１４：上部電極
１６：フィラメント
１７：低抵抗部分
２０：メモリセル
２２：抵抗変化膜
２２ａ：銀層
２２ｂ：シリコン酸化層
２３：抵抗変化膜
【図１】
2019114644.tif 000003
【図２】
2019114644.tif 000004
【図３】
2019114644.tif 000005
【図４】
2019114644.tif 000006