(57)【要約】      （修正有）【課題】基板上における容量素子の配置に係る電界漏れを抑制可能な電気光学装置を提供すること。【解決手段】電気光学装置としての液晶装置は、共通電位線８上に画素ごとに設けられた絶縁性の凸部（第１の凸部９ａ及び第２の凸部９ｂ）と、凸部に対して重畳して設けられた容量素子１６と、を有し、容量素子１６は、第１容量電極１６ａと、第１容量電極１６ａに誘電体層１６ｃを介して対向配置された第２容量電極１６ｂとを含み、共通電位線８と第１容量電極１６ａとを電気的に接続させる第１接続部としてのコンタクトホール３５及びＴＦＴ３０と第２容量電極１６ｂとを電気的に接続させる第２接続部としてのコンタクトホール３４は、隣り合う画素間Ｐｙにおいて凸部が設けられていない部分に配置されている。【選択図】図１０
2019128518.tif 000002
【特許請求の範囲】
【請求項１】
画素電極を駆動制御するトランジスターを備えた画素が、第１の方向と前記第１の方向と交差する第２の方向とに配列した表示領域を有する電気光学装置であって、
基板上において、前記トランジスターと前記画素電極との間に設けられ、且つ平面視で隣り合う画素間に設けられ、固定電位が与えられる共通電位線と、
前記共通電位線上に前記画素ごとに設けられた絶縁性の凸部と、
前記凸部に対して重畳して設けられた容量素子と、を有し、
前記容量素子は、第１容量電極と、前記第１容量電極に誘電体層を介して対向配置された第２容量電極とを含み、
前記共通電位線と前記第１容量電極とを電気的に接続させる第１接続部、及び前記トランジスターと前記第２容量電極とを電気的に接続させる第２接続部は、隣り合う画素間において前記凸部が設けられていない部分に配置されている、電気光学装置。
【請求項２】
前記凸部は、隣り合う前記画素間に設けられ、前記画素電極の前記第１の方向に沿った第１の辺部と、前記第１の辺部に連続して前記第２の方向に沿った第２の辺部と、に沿うように配置されている部分を含む、請求項１に記載の電気光学装置。
【請求項３】
前記共通電位線上における前記凸部の高さは、５００ｎｍ以上である、請求項１または２に記載の電気光学装置。
【請求項４】
前記基板に対して、液晶層を介して対向配置された対向基板を備え、
前記対向基板の前記液晶層側に、少なくとも前記表示領域に亘って配置された対向電極を有し、
前記基板の前記共通電位線と、前記対向基板の前記対向電極とに同じ電位が与えられる、請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
請求項１乃至４のいずれか一項に記載の電気光学装置を備えた、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、該電気光学装置を備えた電子機器に関する。
【背景技術】
【０００２】
電気光学装置として、画素にスイッチング素子を備えたアクティブ駆動型の液晶装置が挙げられる。アクティブ駆動型の液晶装置は、画素電極に供給された画像信号の電位を保持するための蓄積容量を備えている。高精細な表示を可能とするために画素数を増やす一方で画素の大きさを小さくすると、スイッチング素子の配置だけでなく蓄積容量の配置にも影響を及ぼすことになる。蓄積容量の電気容量は、誘電体層を挟んで配置される一対の電極の面積と、一対の電極間の距離と、誘電体層の誘電率とによって決まる。画素の大きさに比例して蓄積容量の大きさが小さくなると電気容量が減少して、画像信号の電位の保持が困難になるおそれがある。スイッチング素子によって画素の表示がＯＮ状態とされる期間に画像信号の電位が保持されていないと、フリッカーなどの表示むらが生ずる。
【０００３】
このような蓄積容量に纏わる不具合を改善する手段として、例えば、特許文献１には、誘電体膜を挟持する上部電極及び下部電極が、基板の表面に平行な面に沿って積層された第１部分と、基板の表面に対して立ち上がった平面に沿って積層された第２部分とを含むことにより、断面形状が凸形状を含む蓄積容量を備えた電気光学装置が開示されている。
【０００４】
上記特許文献１によれば、基板上において、データ線と画素電極との間に配置されたシールド層を有し、固定電位が与えられるシールド層と上部電極とを接続することによって、上部電極を容量線として機能させる例が示されている。
【０００５】
また、例えば、特許文献２には、基板上において、画素トランジスターと画素電極との間に設けられた第１絶縁膜と、第１絶縁膜に設けられた溝状凹部と、溝状凹部内に設けられた第１電極層、誘電体層及び第２電極層により構成された蓄積容量と、を備えた電気光学装置が開示されている。
【０００６】
上記特許文献２によれば、溝状凹部は隣り合う画素間においてデータ線と重なるように設けられ、第１電極層には共通電位が与えられ、第２電極層は中継電極を介して画素トランジスターと画素電極とに接続されている例が示されている。
【０００７】
上記特許文献１及び上記特許文献２では、画素間において、断面形状が凸形状あるいは凹形状となる立体的な蓄積容量が提案されており、平板状に蓄積容量を構成する場合に比べて、電極面積を増やすことが可能となることから、画素の大きさが小さくなっても所望の電気容量を有する蓄積容量を実現できるとしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００４−１７０９２１号公報
【特許文献２】特開２０１６−０３３６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１や上記特許文献２のように、画素間に立体的な蓄積容量を自由に配置することはできないという課題がある。具体的には、上記特許文献１における上部電極や上記特許文献２における第２電極層は、蓄積容量を平板状に構成する場合に比べて、画素間において画素電極に近づいて配置される。上部電極（第２電極層）は、画素のスイッチング素子であるトランジスターに電気的に接続され、画像信号に応じた電位が与えられることから、上部電極（第２電極層）と、液晶層を介して対向する対向電極との間で電界が生ずると、画素間における電界漏れとなって液晶分子の配向の乱れに繋がる。つまり、複数の画素が配列する表示領域において、画素間における電界漏れで所望の表示状態を実現できなくなるという課題があった。
【課題を解決するための手段】
【００１０】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【００１１】
［適用例］本適用例に係る電気光学装置は、画素電極を駆動制御するトランジスターを備えた画素が、第１の方向と第１の方向と交差する第２の方向とに配列した表示領域を有する電気光学装置であって、基板上において、トランジスターと画素電極との間に設けられ、且つ平面視で隣り合う画素間に設けられ、固定電位が与えられる共通電位線と、共通電位線上に画素ごとに設けられた絶縁性の凸部と、凸部に対して重畳して設けられた容量素子と、を有し、容量素子は、第１容量電極と、第１容量電極に誘電体層を介して対向配置された第２容量電極とを含み、共通電位線と第１容量電極とを電気的に接続させる第１接続部、及びトランジスターと第２容量電極とを電気的に接続させる第２接続部は、隣り合う画素間において、凸部が設けられていない部分に配置されていることを特徴とする。
【００１２】
本適用例によれば、隣り合う画素間において、共通電位線と第１容量電極とを電気的に接続させる第１接続部、及びトランジスターと第２容量電極とを電気的に接続させる第２接続部は、凸部が設けられていない部分に配置されていることから、第１接続部及び第２接続部が凸部が設けられている部分に配置されている場合に比べて、第２容量電極に印加された電位に係る電界が画素間から漏れ難い状態となる。すなわち、画素間における容量素子の立体的な配置による第２容量電極に係る電界漏れを抑制して、所望の表示状態を実現可能な電気光学装置を提供することができる。
【００１３】
上記適用例に記載の電気光学装置において、凸部は、隣り合う画素間に設けられ、画素電極の第１の方向に沿った第１の辺部と、第１の辺部に連続して第２の方向に沿った第２の辺部と、に沿うように配置されている部分を含むことが好ましい。
この構成によれば、画素電極の第１の方向に沿った第１の辺部と、第１の部分に連続して第２の方向に沿った第２の辺部とに沿って隣り合う画素間に凸部を配置し、当該凸部に重畳して容量素子を設けることで、画素間に平板状に容量素子を設ける場合に比べて、電気容量を増やすことができる。また、画素電極の第１の辺部と第２の辺部とにおいて容量素子の第２容量電極と画素電極とが平面視で重なっていても両者は常に同電位となることから、第２容量電極と画素電極とが平面視で重なった部分では、表示に影響をもたらす電界漏れは実質的に生じないので、所望の表示状態を実現できる。
【００１４】
上記適用例に記載の電気光学装置において、共通電位線上における凸部の高さは、５００ｎｍ以上であることが好ましい。
この構成によれば、隣り合う画素間において、凸部が設けられていない部分にある第１接続部及び第２接続部に係る第２容量電極と画素電極との基板上における距離は５００ｎｍ以上になることから、表示に影響をもたらす当該画素間における電界漏れを確実に抑制することができる。
【００１５】
上記適用例に記載の電気光学装置において、基板に対して、液晶層を介して対向配置された対向基板を備え、対向基板の液晶層側に、少なくとも表示領域に亘って配置された対向電極を有し、基板の共通電位線と、対向基板の対向電極とに同じ電位が与えられるとしてもよい。
この構成によれば、容量素子の画素間における立体的な配置による第２容量電極と対向電極との間の電界漏れに起因する液晶層における液晶分子の配向の乱れを抑制して、所望の表示状態を実現可能な電気光学装置としての液晶装置を提供することができる。
【００１６】
［適用例］本適用例に係る電子機器は、上記適用例に記載の電気光学装置を備えたことを特徴とする。
本適用例によれば、容量素子の画素間における立体的な配置による第２容量電極に係る電界漏れを抑制して、所望の表示状態を実現可能な電気光学装置を備えた電子機器を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】電気光学装置としての液晶装置の構成を示す概略平面図。
【図２】図１のＨ−Ｈ’線に沿う液晶装置の構造を示す概略断面図。
【図３】液晶装置の電気的な構成を示す等価回路図。
【図４】画素における走査線と薄膜トランジスターの配置を示す概略平面図。
【図５】中継電極とデータ線の配置を示す概略平面図。
【図６】中継電極と共通電位線との配置を示す概略平面図。
【図７】共通電位線と容量素子の第１容量電極との配置を示す概略平面図。
【図８】容量素子の第２容量電極と画素電極との配置を示す概略平面図。
【図９】隣り合う画素間における容量素子と容量素子に係るコンタクトホールの配置を示す概略平面図。
【図１０】図９のＡ−Ａ’線に沿った素子基板１０の配線構造を示す概略断面図。
【図１１】比較例の容量素子とこれに係るコンタクトホールの配置を示す概略平面図。
【図１２】図１１のＢ−Ｂ’線に沿った比較例の素子基板の構造を示す概略断面図。
【図１３】電子機器としての投射型表示装置の構成を示す概略図。
【図１４】素子基板における変形例の容量素子に係るコンタクトホールの配置を示す概略平面図。
【発明を実施するための形態】
【００１８】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
【００１９】
本実施形態では、電気光学装置として、スイッチング素子である薄膜トランジスター（Thin  Film  Transistor；ＴＦＴ）を画素ごとに備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調手段（液晶ライトバルブ）として好適に用いることができるものである。
【００２０】
＜電気光学装置＞
まず、本実施形態の電気光学装置としての液晶装置について、図１〜図３を参照して説明する。図１は電気光学装置としての液晶装置の構成を示す概略平面図、図２は図１のＨ−Ｈ’線に沿う液晶装置の構造を示す概略断面図である。図３は液晶装置の電気的な構成を示す等価回路図である。
【００２１】
図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを備えた液晶パネル１１０を有する。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、それぞれ透明な例えば石英基板やガラス基板が用いられている。素子基板１０の基材１０ｓは、本発明における基板の一例である。
【００２２】
素子基板１０は対向基板２０よりも大きく、両基板は、対向基板２０の外縁に沿って配置されたシール部４０を介して間隔を置いて貼り合わされている。額縁状に配置されたシール部４０の内側に液晶が注入され液晶層５０が構成されている。なお、上記間隔に液晶を注入する方法は、例えば、額縁状に配置されたシール部４０の内側に液晶を滴下して、減圧下で素子基板１０と対向基板２０とを貼り合わせるＯＤＦ（One  Drop  Fill）法が挙げられる。
シール部４０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤を用いることができる。本実施形態では、紫外線硬化型のエポキシ樹脂が採用されている。シール部４０には、一対の基板の上記間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２３】
シール部４０の内側には、マトリックス状に配列した複数の画素Ｐを含む表示領域Ｅ１が設けられている。また、シール部４０と表示領域Ｅ１との間に表示領域Ｅ１を取り囲んで遮光性の見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは金属化合物などからなる。なお、表示領域Ｅ１は表示に寄与する有効な画素Ｐ以外に、有効な画素Ｐを囲む複数のダミー画素を含んでいてもよい。
【００２４】
素子基板１０には、複数の外部接続用端子１０４が配列した端子部が設けられている。該端子部に沿った第１の辺部とシール部４０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール部４０と表示領域Ｅ１との間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３及び第４の辺部に沿ったシール部４０と表示領域Ｅ１との間に走査線駆動回路１０２が設けられている。第２の辺部のシール部４０と検査回路１０３との間に、２つの走査線駆動回路１０２を繋ぐ複数の配線（図示省略）が設けられている。
【００２５】
これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線（図示省略）は、第１の辺部に沿って配列した複数の外部接続用端子１０４に接続されている。なお、検査回路１０３の配置はこれに限定されず、データ線駆動回路１０１と表示領域Ｅ１との間のシール部４０の内側に沿った位置に設けてもよい。
以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部に沿った方向をＹ方向として説明する。また、対向基板２０側から素子基板１０側に向かう方向に沿って見ることを「平面視」または「平面的に」と言う。
【００２６】
図２に示すように、素子基板１０の液晶層５０側の表面には、画素Ｐごとに設けられた透光性の画素電極１５と、画素電極１５のスイッチング素子である薄膜トランジスター（以降、ＴＦＴと呼称する）３０と、信号配線と、これらを覆う配向膜１８とが形成されている。素子基板１０は、基材１０ｓと、基材１０ｓ上に形成された画素電極１５、トランジスターとしてのＴＦＴ３０、信号配線、配向膜１８を含むものである。素子基板１０の詳しい構成については、後述する。
【００２７】
素子基板１０に対向配置される対向基板２０は、基材２０ｓと、基材２０ｓ上に形成された見切り部２１と、これを覆うように成膜された平坦化層２２と、平坦化層２２を覆い、基材２０ｓにおいて少なくとも表示領域Ｅ１に亘って設けられ共通電極として機能する対向電極２３と、対向電極２３を覆う配向膜２４とを含むものである。
【００２８】
見切り部２１は、図１に示すように表示領域Ｅ１を取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの回路に入射する光を遮光して、これらの回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が表示領域Ｅ１に入射しないように遮光して、表示領域Ｅ１の表示における高いコントラストを確保している。なお、本実施形態では紫外線硬化型のエポキシ樹脂を用いてシール部４０が形成されているため、見切り部２１は平面視でシール部４０と重ならないように配置されている。よって、素子基板１０と対向基板２０との貼り合わせにおける位置精度とシール部４０の紫外線硬化性とを考慮して、わずかではあるが隙間がある（図１参照）。
【００２９】
平坦化層２２は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部２１を覆うように設けられている。このような平坦化層２２の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００３０】
対向電極２３は、例えばＩＴＯ（Indium  Tin  Oxide）などの透明導電膜からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６に電気的に接続されている。上下導通部１０６は、素子基板１０側の配線に電気的に接続している。
【００３１】
画素電極１５を覆う配向膜１８及び対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて選定される。配向膜１８，２４は、例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてＳｉＯｘ（酸化シリコン）などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
【００３２】
このような液晶装置１００は透過型であって、電圧無印加状態で画素Ｐの透過率が最大となるノーマリーホワイトモードや、電圧無印加状態で画素Ｐの透過率が最小となるノーマリーブラックモードの光学設計が採用される。素子基板１０と対向基板２０とを含む液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
本実施形態では、以降、配向膜１８，２４として前述した無機配向膜と、負の誘電異方性を有する液晶とを用い、ノーマリーブラックモードの光学設計が適用された例について説明する。
【００３３】
次に図３を参照して、液晶装置１００（液晶パネル１１０）の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅ１において互いに絶縁されて直交する信号配線としての複数の走査線３及び複数のデータ線６と、データ線６に沿って平行に配置された共通電位線８とを有する。走査線３が延在する方向がＸ方向であり、データ線６が延在する方向がＹ方向である。
【００３４】
走査線３、データ線６及び共通電位線８と、これらの信号線類により区分された領域に、画素電極１５と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。
【００３５】
走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６はＴＦＴ３０のソースに電気的に接続されている。画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。
【００３６】
データ線６はデータ線駆動回路１０１（図１参照）に接続されており、データ線駆動回路１０１から供給される画像信号Ｄ１，Ｄ２，…，Ｄｎを画素Ｐに供給する。走査線３は走査線駆動回路１０２（図１参照）に接続されており、走査線駆動回路１０２から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを画素Ｐに供給する。
【００３７】
データ線駆動回路１０１からデータ線６に供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３８】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と液晶層５０を介して対向配置された対向電極２３との間で一定期間保持される。画像信号Ｄ１〜Ｄｎの周波数は例えば６０Ｈｚである。
【００３９】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と対向電極２３との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０のドレインと共通電位線８との間に設けられている。詳しくは、後述するが、容量素子１６は、誘電体層を挟んで対向配置された第１容量電極と第２容量電極とを含み、第１容量電極が共通電位線８に接続され、第２容量電極がＴＦＴ３０のドレインに接続されている。共通電位線８には、対向基板２０における対向電極２３と同じ固定電位（ＬＣＣＯＭ）が与えられる。
【００４０】
なお、図１に示した検査回路１０３には、データ線６が接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では図示を省略している。
【００４１】
本実施形態における画素回路を駆動制御する周辺回路は、データ線駆動回路１０１、走査線駆動回路１０２、検査回路１０３を含んでいる。また、周辺回路は、上記画像信号をサンプリングしてデータ線６に供給するサンプリング回路、データ線６に所定電圧レベルのプリチャージ信号を上記画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
【００４２】
＜素子基板の構成＞
本実施形態の液晶装置１００における特徴は、素子基板１０における容量素子１６の配置及び構造に係っている。以降、素子基板１０における各構成の平面的な配置と配線構造について、図４〜図１０を参照して説明する。
【００４３】
図４は画素における走査線と薄膜トランジスターの配置を示す概略平面図である。
図４に示すように走査線３は、Ｘ方向に複数の画素Ｐに跨って延在する本線部３ａと、本線部３ａよりもＹ方向における幅が拡張された拡張部３ｂと、拡張部３ｂからＹ方向の両側に突出する突出部３ｃとを有している。拡張部３ｂ及び突出部３ｃは画素Ｐごとに設けられ、本線部３ａに対して交差部を成している。走査線３は画素Ｐの配置ピッチに対応してＹ方向に所定の間隔を置いて並列して複数配置されている。
【００４４】
上記交差部において突出部３ｃと平面視で重なるように、ＴＦＴ３０の半導体層３０ａが配置されている。半導体層３０ａはＹ方向に細長く、図面上では上方に位置する一方の端部にソースコンタクト３１が設けられ、図面上では下方に位置する他方の端部にドレインコンタクト３２が設けられている。このような半導体層３０ａに対して平面視で重なるようにゲート電極３０ｇが配置されている。半導体層３０ａを平面視で横断するゲート電極３０ｇの部分がＴＦＴ３０のチャネルとなっている。また、ゲート電極３０ｇは、平面視で走査線３の拡張部３ｂに重なっており、拡張部３ｂと重なった部分に、走査線３とゲート電極３０ｇとを電気的に接続させるゲートコンタクト３３が設けられている。本実施形態では、ゲートコンタクト３３は、Ｘ方向に半導体層３０ａを挟んで２つ設けられている。
【００４５】
図５は中継電極とデータ線の配置を示す概略平面図である。
図５に示すように、画素Ｐごとに独立して中継電極７が配置されている。中継電極７は、図４に示した走査線３の本線部３ａと拡張部３ｂとに平面視で重なるように配置されている。中継電極７は、Ｙ方向の一方向側（図面上では下側）に突出する突出部７ａと、Ｘ方向において一方向側（図面上では左側）に突出する突出部７ｂとを有している。
【００４６】
データ線６は、平面視で中継電極７と重なり、Ｙ方向に複数の画素Ｐに跨るように延在している。データ線６は画素Ｐの配置ピッチに対応してＸ方向に並列して複数配置されている。データ線６はソースコンタクト３１を介して、前述した画素Ｐごとに設けられたＴＦＴ３０の半導体層３０ａに接続されている。
【００４７】
中継電極７の突出部７ａは、半導体層３０ａのドレインコンタクト３２と重なる位置までＹ方向に突出しており、突出部７ａはドレインコンタクト３２を介して半導体層３０ａに接続されている。中継電極７のＸ方向に突出したもう一方の突出部７ｂの端部には、容量素子１６の第２容量電極１６ｂとの電気的な接続を図るコンタクトホール３４が設けられる。コンタクトホール３４は、本発明におけるトランジスターと第２容量電極とを電気的に接続させる第２接続部の一例である。
【００４８】
図６は中継電極と共通電位線との配置を示す概略平面図である。
図６に示すように、共通電位線８は、データ線６と同様に、Ｙ方向に複数の画素Ｐに跨るように延在する本線部８ａを有している。また、共通電位線８には、画素Ｐごとに対応して、平面視で中継電極７と重なるように、Ｘ方向に突出した２つの突出部８ｂ，８ｃが設けられている。２つの突出部８ｂ，８ｃのうち、突出部８ｃは、中継電極７の突出部７ｂの端部に設けられたコンタクトホール３４と重ならない位置まで突出している。このような共通電位線８は画素Ｐの配置ピッチに対応してＸ方向に並列して複数配置されている。
【００４９】
図７は共通電位線と容量素子の第１容量電極との配置を示す概略平面図である。
図７に示すように、平面視で共通電位線８と重なるように、画素Ｐごとに独立して第１容量電極１６ａが配置されている。第１容量電極１６ａは、平面視で、共通電位線８の本線部８ａと重なってＹ方向に延びる部分と、共通電位線８の２つの突出部８ｂ，８ｃと重なってＸ方向に延びる部分とを有している。つまり、第１容量電極１６ａの平面形状は略Ｔ字状である。
【００５０】
詳しくは後述するが、このような第１容量電極１６ａは、基材１０ｓ上において共通電位線８との間に設けられた絶縁性の凸部９（図７では平面形状を破線で示す）に対して重畳して配置されている。凸部９は、第１容量電極１６ａの平面形状に対応して、共通電位線８の本線部８ａと重なってＹ方向に延びる部分及び共通電位線８の突出部８ｃと平面視で重なる部分を有する第１の凸部９ａと、共通電位線８の突出部８ｂに平面視で重なる位置に設けられた第２の凸部９ｂとを有している。
【００５１】
第１容量電極１６ａには、共通電位線８の突出部８ｂに平面視で重なる部分において、第２の凸部９ｂと重ならない位置に共通電位線８との電気的な接続を図るコンタクトホール３５が設けられている。平面視では、第２の凸部９ｂとコンタクトホール３５とがＹ方向において離間して並んだ状態となっている。
【００５２】
言い換えれば、第１容量電極１６ａは、凸部９とコンタクトホール３５とが配置された隣り合う画素Ｐの間に跨って配置されている。コンタクトホール３５は、本発明の共通電位線と第１容量電極とを接続させる第１接続部の一例である。
【００５３】
図８は容量素子の第２容量電極と画素電極との配置を示す概略平面図である。
図８に示すように、各画素Ｐには、四角形（本実施形態では正方形）の画素電極１５が配置されている。平面視で画素電極１５の外縁と重なると共に、隣り合う画素Ｐの間に画素Ｐごとに対応して第２容量電極１６ｂが配置されている。第２容量電極１６ｂの平面形状は、誘電体層を介して第１容量電極１６ａと第２容量電極１６ｂとが対向して配置されることから、第１容量電極１６ａの平面形状と同様に略Ｔ字状となっている。つまり、第２容量電極１６ｂは、平面視でＹ方向に延びる第１の部分と、第１の部分からＸ方向に屈曲して延びる第２の部分とを有している。第２の部分の一方の端部は、コンタクトホール３４に接続している。つまり、コンタクトホール３４を介して第２容量電極１６ｂと前述した中継電極７とが電気的に接続されている。
【００５４】
画素電極１５の四つの角部のうちの１つの角部と第２容量電極１６ｂとが重なる部分に、第２容量電極１６ｂと画素電極１５との電気的な接続を図るコンタクトホール３６が設けられている。また、コンタクトホール３６は、平面視で第１の凸部９ａと重なって配置されている。
【００５５】
図９は隣り合う画素間における容量素子と容量素子に係るコンタクトホールの配置を示す概略平面図である。なお、図９では、Ｘ方向とＹ方向とに配列する４つの画素Ｐを取り上げて、それぞれに番号を付して画素Ｐを区分している。図９は画素Ｐ１に対応して設けられた容量素子１６とこれに係る３つのコンタクトホール３４，３５，３６の配置を示すものである。
【００５６】
図９に示すように、本実施形態の容量素子１６は、４つの画素Ｐ１〜画素Ｐ４におけるＸ方向の画素間ＰｘとＹ方向の画素間Ｐｙとに跨って配置されている。具体的には、画素Ｐ１の画素電極１５における、Ｘ方向に沿った第１の辺部１５ａと、第１の辺部１５ａに連続しＹ方向に沿った第２の辺部１５ｂとに平面視で重なるように、画素間Ｐｘ及び画素間Ｐｙに配置されている。また、容量素子１６は、他の画素Ｐ２，Ｐ３，Ｐ４のそれぞれの画素電極１５の外縁の一部と重なるように配置されている。容量素子１６における第２容量電極１６ｂは第１容量電極１６ａより一回り大きい。
【００５７】
容量素子１６が重畳される凸部９のうち、第１の凸部９ａは、画素Ｐ１における第１の辺部１５ａ及び第２の辺部１５ｂに沿って設けられている。これに対して第２の凸部９ｂは、画素Ｐ１に対してＸ方向に隣り合う画素Ｐ２の画素電極１５の角部と重なる位置に配置されており、画素Ｐ２と画素Ｐ４との画素間Ｐｙにはみ出ていない。なお、この場合のＸ方向が本発明の第１の方向の一例であり、Ｙ方向が本発明の第２の方向の一例である。
【００５８】
ＴＦＴ３０のドレインと第２容量電極１６ｂとを電気的に接続させるための第２接続部としてのコンタクトホール３４は、Ｙ方向に配列する画素Ｐ１と画素Ｐ３の画素間Ｐｙに配置されている。共通電位線８と第１容量電極１６ａとを電気的に接続させるための第１接続部としてのコンタクトホール３５は、Ｙ方向に配列する画素Ｐ２と画素間Ｐ４の画素間Ｐｙに配置されている。２つのコンタクトホール３４，３５はいずれも画素間Ｐｙにおいて凸部９（第１の凸部９ａ及び第２の凸部９ｂ）が設けられていない部分に配置されている。一方で、画素電極１５と第２容量電極１６ｂとを電気的に接続させるためのコンタクトホール３６は、画素電極１５の角部及び第１の凸部９ａと重なる位置に設けられている。つまり、コンタクトホール３６は、画素間Ｐｘ，Ｐｙ以外のいわゆる画素領域に設けられている。
【００５９】
画素間Ｐｙには、図４に示したように、走査線３の本線部３ａが複数の画素Ｐに跨って配置されている。一方で画素間Ｐｘには、図５及び図６に示したように、データ線６や共通電位線８の本線部８ａが複数の画素Ｐに跨って配置されている。これらの走査線３、データ線６、共通電位線８はいずれも遮光性を有する導電材料で構成されているため、画素間Ｐｘ及び画素間Ｐｙは画素Ｐの開口領域を囲む遮光領域（非開口領域）となっている。つまり、容量素子１６及び容量素子１６に係るコンタクトホール３４，３５，３６は遮光領域に配置されている。
【００６０】
容量素子１６に係るコンタクトホール３４，３５，３６のうち、コンタクトホール３６は開口領域側にはみ出た遮光領域の部分に配置されていることから、画素Ｐの開口領域の形状は、この場合、完全な四角形にはならず異形状となっている。表示領域Ｅ１に配列する隣り合う画素Ｐは、表示特性のうち視野角特性を考慮すると、光学的に対称性を有していることが望ましい。本実施形態では、画素Ｐ１のコンタクトホール３６に対応して、画素Ｐ２側に第２の凸部９ｂを配置し、第２の凸部９ｂにも重畳して容量素子１６を配置することで、Ｘ方向に隣り合う画素Ｐ１の開口領域と画素Ｐ２の開口領域とが遮光領域である画素間Ｐｘを軸として線対称となるように構成されている。
【００６１】
図１０は、図９のＡ−Ａ’線に沿った素子基板１０の配線構造を示す概略断面図である。Ａ−Ａ’線は、図９において、画素Ｐ３から画素Ｐ１の容量素子１６に係るコンタクトホール３４、コンタクトホール３６、第１の凸部９ａ、第２の凸部９ｂ、コンタクトホール３５を順に横断して画素Ｐ４に至る線分である。
【００６２】
図１０に示すように、素子基板１０の基材１０ｓ上には、まず、走査線３が形成される。走査線３は、この後に形成されるＴＦＴ３０の形成プロセスにおいて６００℃以上の高温処理が施されることから、熱的に安定している、Ｃｒ（クロム）、Ｗ（タングステン）、Ｍｏ（モリブデン）の中から選ばれる金属や、当該金属の無酸素系の金属化合物である金属シリサイドを用いて形成される。
【００６３】
次に、走査線３を覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、第１ソース・ドレイン領域、接合領域、チャネル領域、接合領域、第２ソース・ドレイン領域を有するＬＤＤ（Lightly  Doped  Drain）構造が形成されている。
【００６４】
半導体層３０ａは、遮光性を有する走査線３の上方に設けられているため、基材１０ｓ側から半導体層３０ａに入射する光は遮光される。これにより、当該入射光によってＴＦＴ３０に光リーク電流が発生し、動作が不安定になることが防止される。
【００６５】
半導体層３０ａを覆うようにゲート絶縁膜１１ｂが形成される。半導体層３０ａを挟んでゲート絶縁膜１１ｂ及び下地絶縁膜１１ａを貫通して走査線３に至る２つの孔が例えばドライエッチングにより形成される。さらに、ゲート絶縁膜１１ｂを覆うと共に上記の２つの孔を被覆して、例えば導電性のポリシリコン膜が成膜され、これをパターニングすることにより、ゲート電極３０ｇ及びゲートコンタクト３３が形成される。
【００６６】
次に、ゲート電極３０ｇを覆う第１層間絶縁膜１１ｃが形成される。第１層間絶縁膜１１ｃを覆うように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、中継電極７が形成される。
【００６７】
次に、中継電極７を覆う第２層間絶縁膜１２ａが形成される。第２層間絶縁膜１２ａを覆うように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、データ線６が形成される。
【００６８】
次に、データ線６を覆う第３層間絶縁膜１２ｂが形成される。第３層間絶縁膜１２ｂを覆うように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、共通電位線８が形成される。
【００６９】
次に、共通電位線８を覆って厚膜の絶縁膜が形成される。この絶縁膜をドライエッチングなどによりパターニングして、共通電位線８上に第１の凸部９ａ及び第２の凸部９ｂを有する第４層間絶縁膜１３が形成される。共通電位線８上におけるこれらの凸部９の高さｈ１は、例えば５００ｎｍ以上２．０μｍ以下である。凸部９以外の共通電位線８上における第４層間絶縁膜１３の膜厚は例えば１００ｎｍ〜２００ｎｍである。
【００７０】
次に、第４層間絶縁膜１３を貫通して共通電位線８に至る孔が形成される。この孔を被覆するように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、第１容量電極１６ａとコンタクトホール３５とが形成される。
【００７１】
次に、第１容量電極１６ａを覆う誘電体膜が成膜される。誘電体膜としては、シリコンの酸化膜や窒化膜、ＡｌやＴｉ、Ｈｆ（ハフニウム）の酸化膜、あるいはこれらを用いた多層膜が挙げられる。誘電体膜の膜厚は、例えば３０ｎｍ〜５０ｎｍである。このような誘電体膜をパターニングすることにより誘電体層１６ｃが形成される。
【００７２】
次に、第４層間絶縁膜１３、第３層間絶縁膜１２ｂ、第２層間絶縁膜１２ａを貫通して中継電極７に至る孔が形成される。この孔を被覆するように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、第２容量電極１６ｂとコンタクトホール３４とが形成される。
【００７３】
これにより、共通電位線８上において、第１の凸部９ａ及び第２の凸部９ｂに重畳されて容量素子１６が形成される。コンタクトホール３５においても、第１容量電極１６ａ、誘電体層１６ｃ、第２容量電極１６ｂが形成されるため、コンタクトホール３５は容量素子１６に含まれるものである。一方で、コンタクトホール３４は、第２容量電極１６ｂだけで埋められた状態となっている。
【００７４】
次に、容量素子１６を覆って再び厚膜の絶縁膜を形成する。当該厚膜の絶縁膜の表面には凹凸が生ずるため、これを平坦化すべく例えばＣＭＰ（Chemical  Mechanical  Polishing）処理などの平坦化処理が施されて、第５層間絶縁膜１４が形成される。
【００７５】
次に、第１の凸部９ａ上の第５層間絶縁膜１４を貫通して第２容量電極１６ｂに至る孔が形成され、この孔を被覆するように、例えばＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜が成膜される。この透明導電膜をパターニングすることにより、画素Ｐごとに画素電極１５とコンタクトホール３６とが形成される。
【００７６】
共通電位線８上に形成される第１の凸部９ａ及び第２の凸部９ｂを含む絶縁性の凸部９の高さｈ１を前述したように５００ｎｍ以上とすることで、画素間Ｐｙに設けられたコンタクトホール３５の近傍における第２容量電極１６ｂの表面から第５層間絶縁膜１４の表面までの距離ｄ１は５００ｎｍよりも大きな値となる。同じく画素間Ｐｙに設けられたコンタクトホール３４の近傍における第２容量電極１６ｂの表面から第５層間絶縁膜１４の表面までの距離ｄ２は５００ｎｍよりもさらに大きな値となる。
【００７７】
＜比較例の容量素子＞
次に、比較例の容量素子とこれに係るコンタクトホールの配置について、図１１及び図１２を参照して説明する。図１１は比較例の容量素子とこれに係るコンタクトホールの配置を示す概略平面図、図１２は図１１のＢ−Ｂ’線に沿った比較例の素子基板の構造を示す概略断面図である。詳しくは、図１１は上記実施形態の図９に対応する画素間における比較例の容量素子の平面的な配置を示すものである。Ｂ−Ｂ’線は、画素Ｐ３から画素Ｐ１に係るコンタクトホール３４、コンタクトホール３６を経て、画素Ｐ２、画素Ｐ４に至る線分である。図１２は上記実施形態の図１０に対応する画素間における比較例の容量素子の立体的な構造を示すものである。比較例の容量素子１７は、上記実施形態の容量素子１６に対して共通電位線８上における配置と構造とを異ならせたものである。なお、上記実施形態と同一の構成には同じ符号を付して詳細な説明は省略する。
【００７８】
図１１に示すように、比較例の液晶装置２００の容量素子１７は、画素Ｐ１と画素Ｐ３との画素間Ｐｙと、画素Ｐ１と画素Ｐ２との画素間Ｐｘとに跨って配置されている。また、容量素子１７は、画素Ｐ１，Ｐ２，Ｐ３，Ｐ４のそれぞれの画素電極１５の外縁の一部と重なるように配置されている。容量素子１７における第２容量電極１７ｂは第１容量電極１７ａより一回り大きい。
【００７９】
詳しくは後述するが、比較例の容量素子１７を構成する第１容量電極１７ａは、凹部９ｃを被覆するように設けられている。このような第１容量電極１７ａに対して誘電体層を挟んで第２容量電極１７ｂが対向配置されている。凹部９ｃは、画素Ｐ１における画素電極１５のＸ方向の第１の辺部１５ａ及びＹ方向の第２の辺部１５ｂに沿って設けられている。
【００８０】
ＴＦＴ３０のドレインと第２容量電極１７ｂとを電気的に接続させるための第２接続部としてのコンタクトホール３４は、Ｙ方向に配列する画素Ｐ１と画素Ｐ３の画素間Ｐｙに配置されている。共通電位線８と第１容量電極１７ａとを電気的に接続させるための第１接続部としてのコンタクトホール３５は、凹部９ｃと平面視で重なった部分である。コンタクトホール３４は画素間Ｐｙにおいて凹部９ｃが設けられていない部分に配置されている。画素電極１５と第２容量電極１７ｂとを電気的に接続させるためコンタクトホール３６は、画素電極１５の角部と重なる位置に設けられている。つまり、コンタクトホール３６は、平面視で凹部９ｃとは重ならず、画素間Ｐｘ，Ｐｙ以外のいわゆる画素領域に設けられている。
【００８１】
図１２に示すように、比較例の液晶装置２００における素子基板２１０において、共通電位線８上に凹部９ｃが設けられている。共通電位線８よりも下層の構成は、上記実施形態の素子基板１０と同じである。凹部９ｃは、共通電位線８を覆う厚膜の第４層間絶縁膜１３に例えばドライエッチングを施して、第４層間絶縁膜１３の一部を取り除くことによって形成される。
【００８２】
次に、凹部９ｃを被覆するように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、第１容量電極１７ａが形成される。第１容量電極１７ａは凹部９ｃの底面で共通電位線８と接することから、この接した部分がコンタクトホール３５として機能するものである。
【００８３】
次に、第１容量電極１７ａを覆う誘電体膜が成膜される。誘電体膜としては、シリコンの酸化膜や窒化膜、ＡｌやＴｉ、Ｈｆ（ハフニウム）の酸化膜、あるいはこれらを用いた多層膜が挙げられる。誘電体膜の膜厚は、例えば３０ｎｍ〜５０ｎｍである。このような誘電体膜をパターニングすることにより誘電体層１７ｃが形成される。
【００８４】
次に、第４層間絶縁膜１３、第３層間絶縁膜１２ｂ、第２層間絶縁膜１２ａを貫通して中継電極７に至る孔が形成される。この孔を被覆するように、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）などの金属やこれらの金属の窒化物あるいは合金などからなる金属膜が成膜され、これをパターニングすることにより、第２容量電極１７ｂとコンタクトホール３４とが形成される。
【００８５】
これにより、共通電位線８上において、凹部９ｃに重畳されて容量素子１７が形成される。一方で、比較例におけるコンタクトホール３４は、厚膜の第４層間絶縁膜１３を貫通することから、上記実施形態の容量素子１６に係るコンタクトホール３４に比べて深さが深くなる。それゆえに、コンタクトホール３４に係るアスペクト比の関係で、比較例の容量素子１７に係るコンタクトホール３４の平面視における大きさは、上記実施形態の容量素子１６に係るコンタクトホール３４に比べて大きくなっている。具体的には、上記実施形態の容量素子１６に係るコンタクトホール３４の平面形状が正方形であるのに対して、比較例の容量素子１７に係るコンタクトホール３４の平面形状は長方形になっている。なお、コンタクトホール３４の平面形状はこれに限定されるものではない。
【００８６】
次に、容量素子１７を覆って再び厚膜の絶縁膜を形成する。当該厚膜の絶縁膜の表面には凹凸が生ずるため、これを平坦化すべく例えばＣＭＰ処理などの平坦化処理が施されて、第５層間絶縁膜１４が形成される。
【００８７】
次に、凹部９ｃと重なっていない第５層間絶縁膜１４の部分を貫通して第２容量電極１７ｂに至る孔が形成され、この孔を被覆するように、例えばＩＴＯやＩＺＯなどの透明導電膜が成膜される。この透明導電膜をパターニングすることにより、画素Ｐごとに画素電極１５とコンタクトホール３６とが形成される。
【００８８】
凹部９ｃの深さｈ２を上記実施形態の凸部９の高さｈ１と同様に、５００ｎｍ以上２μｍ以下とすることは可能であるものの、他の層間絶縁膜に比べて厚膜である第４層間絶縁膜１３を貫通してコンタクトホール３４を形成する必要があることから、実際には凹部９ｃの深さｈ２は１μｍ以下としている。
【００８９】
そうすると、画素間Ｐｘ及び画素間Ｐｙに設けられた凹部９ｃの底部における第２容量電極１７ｂの表面から第５層間絶縁膜１４の表面までの距離ｄ３は２μｍ未満、１μｍ程度の値となる。一方、画素間Ｐｙに設けられたコンタクトホール３４の近傍における第２容量電極１７ｂの表面から第５層間絶縁膜１４の表面までの距離ｄ４は、コンタクトホール３６の深さと同様に例えば１００ｎｍ〜２００ｎｍ程度となる。
【００９０】
このように画素間Ｐｘ及び画素間Ｐｙに跨って比較例の容量素子１７を設けると、画素Ｐ１と画素Ｐ３との画素間Ｐｙでは、コンタクトホール３４を被覆する第２容量電極１７ｂの基材１０ｓ上における位置が、上記実施形態の容量素子１６の第２容量電極１６ｂに比べて液晶層５０に近づく。第２容量電極１７ｂには、ＴＦＴ３０を介して画像信号が印加されることから、画素間Ｐｙにおいて対向電極２３と第２容量電極１７ｂとの間で電界漏れが生じて液晶層５０における液晶分子の配向が乱される。電界漏れの強度によっては、この液晶分子の配向の乱れがＹ方向において画素Ｐ１に隣り合う画素Ｐ３の開口領域に及ぶと、所望の表示形状とならない表示ムラを引き起こすこととなる。
【００９１】
比較例の容量素子１７に対して、上記実施形態の素子基板１０における容量素子１６の構造とこれに係るコンタクトホール３４，３５，３６の配置によれば、ＴＦＴ３０と第２容量電極１６ｂとの電気的な接続に係るコンタクトホール３４は、比較例よりも薄膜の第４層間絶縁膜１３と、第３層間絶縁膜１２ｂと、第２層間絶縁膜１２ａとを貫通して中継電極７に接続されている。したがって、コンタクトホール３４の近傍の第２容量電極１６ｂの表面から第５層間絶縁膜１４の表面までの距離ｄ２は、比較例の距離ｄ４よりも大きくなる。ゆえに、画素Ｐ１と画素Ｐ３との画素間Ｐｙにおける第２容量電極１６ｂと対向電極２３との間に生ずる電界漏れは、比較例よりも小さくなり、電界漏れに起因する表示ムラが抑制される。
【００９２】
また、比較例の容量素子１７に係るコンタクトホール３４に比べて、上記実施形態の容量素子１６に係るコンタクトホール３４の平面視における大きさを小さくすることができるため、容量素子１６の電気容量を比較例の容量素子１７に比べて大きくすることができる。
【００９３】
図９及び図１０に示したように、画素Ｐ１と画素Ｐ３との画素間Ｐｙから画素Ｐ１と画素Ｐ２との画素間Ｐｘに跨って配置された上記実施形態の容量素子１６は、第１の凸部９ａ上に配置された第２容量電極１６ｂが当該画素間Ｐｘ及び画素間Ｐｙに存在していたとしても、第２容量電極１６ｂと画素Ｐ１の画素電極１５とには同じ電位が与えられることから、画素間における電界漏れに起因する表示ムラにはならない。一方で、画素Ｐ２側に配置された第２の凸部９ｂ上に配置された第２容量電極１６ｂは、画素間Ｐｘや画素間Ｐｙにはみ出ることはなく、画素Ｐ２の画素電極１５の下層に位置しているので、画素間で電界漏れが生じない。言い換えれば、画素Ｐ２側にこのような第２の凸部９ｂを配置してこれに重畳するように容量素子１６を配置すれば、比較例の容量素子１７に比べて電気容量を増やすことができる。
【００９４】
上記実施形態の容量素子１６に係るコンタクトホール３６は、平面視で第１の凸部９ａと重なる位置にあり、当該部分を覆う第５層間絶縁膜１４を貫通して第２容量電極１６ｂに接している。したがって、画素間に平板状の容量素子を配置して、第５層間絶縁膜１４で被覆し、画素電極１５と第２容量電極との電気的な接続を図るコンタクトホール３４を形成する場合に比べて、上記実施形態の容量素子１６に係るコンタクトホール３４の深さを浅くすることができる。つまり、コンタクトホール３４を介して画素電極１５と第２容量電極１６ｂとの電気的な接続を容易に図ることができる。言い換えれば、コンタクトホール３４の平面視における大きさを小さくできるため、コンタクトホール３６が配置される遮光領域（非開口領域）の面積を小さくして、開口領域の大きさを大きくできる。
【００９５】
比較例の容量素子１７の共通電位線８上における凹部９ｃの深さｈ２を５００ｎｍとして求めた電気容量の値を１００とし、共通電位線８上における凸部９の高さｈ１を同じく５００ｎｍとして比較すると上記実施形態の容量素子１６の電気容量の値は１１１であった。すなわち、比較例の容量素子１７に対して電気容量を１１％増やすことができた。ちなみに、上記実施形態の凸部９の高さを１０００ｎｍとすると、比較例の容量素子１７と比較した上記実施形態の容量素子１６の電気容量の値は１６６であり、電気容量を６６％増やすことができた。つまり、上記実施形態の容量素子１６は比較例の容量素子１７に比べて大きな電気容量を実現可能である。なお、比較例の容量素子１７の電気容量を増やそうとして、凹部９ｃの形成範囲を、例えば、図１１において画素Ｐ３と画素Ｐ４との画素間Ｐｘや画素Ｐ２と画素Ｐ４の画素間Ｐｙに延長すると、当該画素間での電界漏れを招くおそれがあるため、これ以上に凹部９ｃの形成範囲を広げることはできない。
【００９６】
このような上記実施形態の容量素子１６を有する液晶装置１００によれば、比較例の容量素子１７に比べて大きな電気容量を実現可能であると共に、画素間の電界漏れに係る表示ムラを抑制して、優れた表示品質を有する液晶装置１００を提供できる。
【００９７】
＜電子機器＞
次に、本実施形態の電子機器として、投射型表示装置を例に挙げて説明する。図１３は電子機器としての投射型表示装置の構成を示す概略図である。
【００９８】
図１３に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【００９９】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１００】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１０１】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１０２】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１０３】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶パネル１１０の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１０４】
このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記液晶装置１００が用いられているので、画素間における容量素子１６に係る電界漏れに起因する表示ムラが抑制され、優れた表示品質を有する投射型表示装置１０００を提供することができる。
【０１０５】
なお、本実施形態の投射型表示装置１０００では、超高圧水銀灯やハロゲンランプなどの白色光源を用いたが、これに限定されるものではない。例えば、赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）のそれぞれに対応した例えばレーザー光源やＬＥＤなどの固体光源を設けてもよい。
【０１０６】
本発明は、上記した実施形態に限られるものではなく、請求の範囲および明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
【０１０７】
（変形例１）上記実施形態の容量素子１６において、共通電位線８と第１容量電極１６ａとの電気的な接続を図るコンタクトホール３５は、画素Ｐ２と画素Ｐ４との画素間Ｐｙに配置されることに限定されない。図１４は変形例の液晶装置の容量素子に係るコンタクトホールの配置を示す概略平面図である。なお、図１４は図９に対応した概略平面図であり、画素Ｐ１に係る変形例の容量素子１６Ｆの配置を示すものである。
【０１０８】
図１４に示すように、変形例の液晶装置３００の容量素子１６Ｆは、Ｘ方向とＹ方向とに配列した画素Ｐ１，Ｐ２，Ｐ３，Ｐ４のそれぞれの画素電極１５の外縁の一部と重なるように、画素間Ｐｘ及び画素間Ｐｙに配置されており、平面視で略十字状である。つまり、変形例の容量素子１６Ｆは、略十字状の第１容量電極１６ｄに対して誘電体層を介して対向配置された同じく略十字状の第２容量電極１６ｅを含んで構成されている。変形例の容量素子１６Ｆは、画素間Ｐｘと画素間Ｐｙとに跨って配置された第１の凸部９ａ、及び平面視で画素Ｐ２の画素電極１５の角部と重なる位置に配置された第２の凸部９ｂに重畳されている。
【０１０９】
変形例の容量素子１６Ｆにおいて、ＴＦＴ３０と第２容量電極１６ｅとの電気的な接続を図るコンタクトホール３４は、上記実施形態の容量素子１６と同様に、画素Ｐ１と画素Ｐ３の画素間Ｐｙに配置されている。一方で、第１容量電極１６ｄと共通電位線８との電気的な接続を図るコンタクトホール３５は、画素Ｐ３と画素Ｐ４の画素間Ｐｘに配置されている。第２容量電極１６ｅと画素Ｐ１の画素電極１５との電気的な接続を図るコンタクトホール３６は、第１の凸部９ａに掛かる画素電極１５の角部に配置されている。
【０１１０】
このような変形例の容量素子１６Ｆによれば、画素間における電界漏れを抑制可能な状態で容量電極の配置面積を増やすことによって、上記実施形態の容量素子１６に比べて電気容量をさらに増加させることができる。
【０１１１】
（変形例２）上記実施形態において凸部９の構成は、これに限定されない。例えば、図９における画素Ｐ２側に第２の凸部９ｂを必ずしも設けなくてもよい。
【０１１２】
（変形例３）上記実施形態において素子基板１０における配線構造は、これに限定されない。上記実施形態では、共通電位線８をデータ線６と同様にＹ方向に延在するように配置したが、走査線３と同様にＸ方向に延在するように配置してもよく、また、Ｘ方向とＹ方向とに延在して画素Ｐの開口領域を囲むように共通電位線８を配置してもよい。コンタクトホール３４，３５の配置を考慮して、共通電位線８上に設けた凸部９に対して容量素子１６を重畳して配置すればよい。
【０１１３】
（変形例４）上記実施形態の容量素子１６を適用可能な電気光学装置は、液晶装置１００に限定されない。例えば、画素電極と対向電極との間に発光機能層を備えた有機ＥＬ装置においても適用可能であり、画素間における容量素子１６の立体的な配置に係る第２容量電極１６ｂと対向電極との間の電流漏れに起因する不要な発光を抑制可能である。
【０１１４】
（変形例５）上記実施形態の液晶装置１００を適用可能な電子機器は、投射型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、液晶ライトバルブを単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として上記実施形態の液晶装置１００を好適に用いることができる。
【符号の説明】
【０１１５】
８…共通電位線、９…凸部、１０…素子基板、１０ｓ…基板としての基材、１５…画素電極、１５ａ…画素電極の第１の辺部、１５ｂ…画素電極の第２の辺部、１６…容量素子、１６ａ…第１容量電極、１６ｂ…第２容量電極、１６ｃ…誘電体層、２０…対向基板、２３…対向電極、３０…トランジスターとしてのＴＦＴ、３４…第２接続部としてのコンタクトホール、３５…第１接続部としてのコンタクトホール、５０…液晶層、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置、Ｐ…画素。
【図１】
2019128518.tif 000003
【図２】
2019128518.tif 000004
【図３】
2019128518.tif 000005
【図４】
2019128518.tif 000006
【図５】
2019128518.tif 000007
【図６】
2019128518.tif 000008
【図７】
2019128518.tif 000009
【図８】
2019128518.tif 000010
【図９】
2019128518.tif 000011
【図１０】
2019128518.tif 000012
【図１１】
2019128518.tif 000013
【図１２】
2019128518.tif 000014
【図１３】
2019128518.tif 000015
【図１４】
2019128518.tif 000016