(57)【要約】【課題】通信異常が発生した時に、低コストで故障個所を容易に特定することが可能な通信制御装置、画像形成装置及び通信制御装置の故障個所特定方法を提供する。【解決手段】電源に接続された共通の通信回線に、制御部と、複数の電子デバイスとが接続され、前記制御部と前記複数の電子デバイスとの通信を行う通信制御装置であって、前記複数の電子デバイスは、前記共通の通信回線から前記複数の電子デバイスに対応して分岐する複数の分岐回線にそれぞれ対応した複数の第１の抵抗器を介して接続され、前記複数の分岐回線に設けられる複数の第１の抵抗器の前記電子デバイス側に、前記制御部とそれぞれ接続される複数の検知回線を接続し、前記制御部は、前記複数の電子デバイスに対して通信異常を検知した場合に、前記複数の検知回線からの電圧レベルを読み込んで比較することで故障個所がある分岐回線を特定することを特徴とする。【選択図】図５
2019066520.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続された共通の通信回線に、制御部と、複数の電子デバイスとが接続され、前記制御部と前記複数の電子デバイスとの通信を行う通信制御装置であって、
前記複数の電子デバイスは、前記共通の通信回線から前記複数の電子デバイスに対応して分岐する複数の分岐回線にそれぞれ対応した複数の第１の抵抗器を介して接続され、
前記複数の分岐回線に設けられる複数の第１の抵抗器の前記電子デバイス側に、前記制御部とそれぞれ接続される複数の検知回線を接続し、
前記制御部は、前記複数の電子デバイスに対して通信異常を検知した場合に、前記複数の検知回線からの電圧レベルを読み込んで比較することで故障個所がある分岐回線を特定することを特徴とする通信制御装置。
【請求項２】
前記複数の検知回線の電圧レベルの比較は、複数の検知回線の電圧レベルを２つずつ比較することで、すべての検知回線の電圧レベルを比較する請求項１に記載の通信制御装置。
【請求項３】
共通の通信回線は第２の抵抗器を介して電源に接続されている請求項１に記載の通信制御装置。
【請求項４】
前記第２の抵抗器と並列に接続された第３の抵抗器と、
前記第２の抵抗器に対し、第３の抵抗器を並列接続状態へ切り替える接続切替手段と、を有し、
前記制御部は、前記複数の電子デバイス全てに対して通信異常を検知した場合に、前記接続切替手段によって第２及び第３の抵抗器を並列接続することを特徴とする請求項３に記載の通信制御装置。
【請求項５】
前記制御部は、前記複数の検知回線の電圧レベルを比較し、比較した結果が最小となる分岐回線に故障個所があると判断する請求項１乃至４のいずれか１項に記載の通信制御装置。
【請求項６】
前記制御部は、前記複数の検知回線の電圧レベルの最小値を算出し、最小値となる分岐回線に故障個所があると判断する請求項１乃至４のいずれか１項に記載の通信制御装置。
【請求項７】
前記故障個所は前記電子デバイスである請求項５または６に記載の通信制御装置。
【請求項８】
前記検知回線と前記電子デバイスとの間に第４の抵抗器を有し、
最小値の値によって、前記故障個所が、前記分岐回線に接続される電子デバイスか、前記分岐回線の前記第１の抵抗器と第４の抵抗器の間の伝送経路か、を特定する請求項６に記載の通信制御装置。
【請求項９】
前記電子デバイスが、前記制御部が設けられる制御基板とは別のユニットに設けられ、前記分岐回線の前記第１の抵抗器と第４の抵抗器の間の伝送経路は、前記制御基板と前記別のユニット間を接続する伝送ケーブルによって構成されている請求項８に記載の通信制御装置。
【請求項１０】
前記分岐回線の第１の抵抗器と第４の抵抗器の間の前記伝送経路の異常は、前記伝送経路が地絡した状態である請求項８又は９に記載の通信制御装置。
【請求項１１】
前記電子デバイスの異常は、前記電子デバイスの通信ポートが地絡した状態である請求項１乃至１０のいずれか１項に記載の通信制御装置。
【請求項１２】
前記電子デバイスは記憶装置である請求項１乃至１１のいずれか１項に記載の通信制御装置。
【請求項１３】
請求項１乃至１２のいずれかの１項に記載の通信制御装置を備えている画像形成装置。
【請求項１４】
像担持体に静電潜像を形成する露光手段を有し、前記電子デバイスは、前記露光手段の光学特性に関するパラメータが保存される記憶装置である請求項１３に記載の画像形成装置。
【請求項１５】
記録材に形成されたトナー像を定着する定着装置を有し、
前記電子デバイスは、前記定着装置に関する特性パラメータが保存されている記憶装置である請求項１３又は１４に記載の画像形成装置。
【請求項１６】
前記電子デバイスは、画像形成装置の本体情報が保存されている不揮発性メモリである請求項１３乃至１５のいずれか１項に記載の画像形成装置。
【請求項１７】
電源に接続された共通の通信回線に、制御部と、複数の電子デバイスとが接続され、前記制御部と前記複数の電子デバイスとの通信を行う通信制御装置であって、
前記複数の電子デバイスは、前記共通の通信回線から前記複数の電子デバイスに対応して分岐する複数の分岐回線にそれぞれ対応した複数の第１の抵抗器を介して接続され、
前記複数の分岐回線に設けられる前記複数の第１の抵抗器の前記電子デバイス側の電圧レベルを比較することで、故障個所がある分岐回線を特定することを特徴とする通信制御装置の故障個所特定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば、Ｉ２Ｃ方式等の１対複数の通信方式の通信制御装置に関し、特に異常個所を特定する機能を備えた通信制御装置、画像形成装置及び通信制御装置の故障個所特定方法に関する。
【背景技術】
【０００２】
従来から、たとえば、１対複数の通信が可能な通信制御装置が、各種電子機器内のユニット間の通信に用いられている。例えばＩ２Ｃ方式の通信制御装置は、汎用のＥＥＰＲＯＭメモリＩＣ等にも広く採用されている。
このような１対複数の通信を行う場合において、通信異常が発生すると、全ての通信が異常となり、異常個所の特定が難しく、たとえば、特許文献１には、通信ラインを切り替えることで原因を特定する方法が提案されている。
すなわち、特許文献１に記載の通信システムは、共通な通信回線に、複数個の通信機能付き電子装置（電子デバイス）が、それぞれに対応する接点を介して接続されている。そして、通信が異常となった場合、複数個の電子装置に対応する接点を１個または２個以上のあらゆる組み合わせごとに、順次オフさせていく。接点をオフさせても、対応する電子装置が原因装置で無ければ、通信回線は通信回線異常のままとなる。もし、原因装置であれば、通信回線異常が正常化するので、原因装置を探索特定することができるというものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６３−２２１７４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のように、電子装置に対応する接点を設け、接点を順次オフさせて通信ラインを切り替えるとなると、オン・オフさせる接点が必要となり、コストが嵩む。
本発明の目的は、通信異常が発生した時に、低コストで故障個所を特定することが可能な通信制御装置、画像形成装置及び通信制御装置の故障個所特定方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は、電源に接続された共通の通信回線に、制御部と、複数の電子デバイスとが接続され、前記制御部と前記複数の電子デバイスとの通信を行う通信制御装置であって、
前記複数の電子デバイスは、前記共通の通信回線から前記複数の電子デバイスに対応して分岐する複数の分岐回線にそれぞれ対応した複数の第１の抵抗器を介して接続され、
前記複数の分岐回線に設けられる複数の第１の抵抗器の前記電子デバイス側に、前記制御部とそれぞれ接続される複数の検知回線を接続し、
前記制御部は、前記複数の電子デバイスに対して通信異常を検知した場合に、前記複数の検知回線からの電圧レベルを読み込んで比較することで故障個所がある分岐回線を特定することを特徴とする。
また、本発明の画像形成装置は、上記通信制御装置を装置内に備えていることを特徴とする。
また、本発明の通信制御装置の故障個所特定方法は、電源に接続された共通の通信回線
に、制御部と、複数の電子デバイスとが接続され、前記制御部と前記複数の電子デバイスとの通信を行う通信制御装置であって、
前記複数の電子デバイスは、前記共通の通信回線から前記複数の電子デバイスに対応して分岐する複数の分岐回線にそれぞれ対応した複数の第１の抵抗器を介して接続され、
前記複数の分岐回線に設けられる前記複数の第１の抵抗器の前記電子デバイス側の電圧レベルを比較することで、故障個所がある分岐回線を特定する。
【発明の効果】
【０００６】
本発明によれば、通信異常が発生した時に、低コストで故障個所を特定することが可能となる。
【図面の簡単な説明】
【０００７】
【図１】本発明が適用される画像形成装置の概略図。
【図２】図１の機内通信用に用いられる基本的な回路構成図。
【図３】本発明の実施例１に係る回路構成図。
【図４】図３の回路の故障箇所と電圧検知レベルの関係図。
【図５】本発明の実施例１の故障箇所特定のフローチャート。
【図６】本発明の実施例２に係る回路構成図。
【図７】図６の通信回路の故障箇所と電圧検知レベルの関係図。
【図８】本発明の実施例２の故障個所特定のフローチャート。
【図９】本発明の実施例３に係る故障箇所と電圧検知レベルの関係図。
【発明を実施するための形態】
【０００８】
以下に本発明を図示の実施例に基づいて詳細に説明する。ただし、この実施例に記載されている構成部品の寸法、材質、形状、その相対配置などは、この発明の範囲をそれらのみに限定する趣旨のものではない。
［実施例１］
本実施例は、本発明の通信制御装置を画像形成装置の機内通信に適用したものである。まず、図１を参照して、画像形成装置の全体構成について説明する。
画像形成装置１００はカラー画像を形成するもので、装置本体１００Ａに対して着脱自在な４つのプロセスカートリッジ５（Ｙ，Ｍ，Ｃ，Ｋ）を備えている。各プロセスカートリッジ５Ｙ，５Ｍ，５Ｃ、５Ｋは、トナー(現像剤)の色が異なるだけで同一の構成であり、以降の説明では、同一の構成部分については、すべての色の機能構成に共通なものとし、色に係る添え字（Ｙ，Ｍ，Ｃ，Ｋ）を省略して説明する。
各プロセスカートリッジ５は、それぞれトナー（現像剤）が格納されているトナー容器２３、像担持体である感光ドラム１、帯電ローラ２、現像ローラ３、クリーニング部材４、廃トナー容器２４で一体的に構成されている。このプロセスカートリッジ５が、露光装置７と共に画像形成部１０１を構成している。画像形成部１０１では、公知である電子写真プロセスの一連の処理が行われ、感光ドラム１上に未定着トナー像が形成される。すなわち、露光装置７から出射されるレーザ光により帯電ローラ２で帯電された感光ドラム１に静電潜像が形成され、静電潜像が現像ローラ３によってトナー像として現像される。
また、画像形成装置は、感光ドラム１上に形成されたトナー像を転写する転写手段の一例である中間転写ベルトユニット１０２を備えている。中間転写ベルトユニット１０２は、無端状の中間転写ベルト８と、中間転写ベルト８が掛け回される駆動ローラ９及び二次転写対向ローラ１０と、さらに、感光ドラム１に対向して、中間転写ベルト８の内側に配設された一次転写ローラ６から構成されている。感光ドラム１上のトナー像は、公知の電子写真プロセス処理によって矢印Ａ方向に駆動する中間転写ベルト８へ転写され、更に、中間転写ベルト８上に重ね合わされたトナー像は二次転写ローラ１１まで搬送されてきた記録紙（記録材）Ｐに転写される。ここで、中間転写ベルト８上に残ったトナーは、中間転写ベルト８のクリーニング装置２１によって除去され、廃トナー回収容器２２へ回収さ
れる。
給紙カセット１３に積載された記録紙Ｐは、給紙ローラ１４、搬送ローラ１５、レジストローラ１６を介して、所定のタイミングで二次転写ローラ１１に搬送される。
二次転写ローラ１１で記録紙Ｐに転写されたトナー像は、定着装置１７内の加熱ローラ１８及び加圧ローラ１９によって記録紙Ｐに加熱定着され、排紙ローラ２０を介して排出される。
【０００９】
また、図中、２５は制御基板である。この制御基板２５は、本体の制御を行うための電気回路が搭載されるもので、図示例では、制御部であるＣＰＵ２６と、本体情報を保存する記憶装置として不揮発性メモリ２７が搭載されている。
また、露光装置７、定着装置１７にも、記憶装置として不揮発性メモリ３０、３１がそれぞれ搭載されている。不揮発性メモリ３０には露光装置７の光学特性に関するパラメータ、不揮発性メモリ３１には定着装置１７に関する特性パラメータが保存されている。
ここで、ＣＰＵ２６は、不揮発性メモリ２７、３０、３１と通信することで不揮発性メモリ２７、３０、３１内部のデータの書き込み／読み出しを行い、画像形成動作に反映させている。具体的には、装置本体の電源が入ると、ＣＰＵ２６は不揮発性メモリ２７、３０、３１と通信を行い、不揮発性メモリ３０、３１から前記露光装置７、定着装置１７の特性パラメータを認識するとともに、不揮発性メモリ２７から本体の使用履歴（プリント枚数など）を確認し、画像形成動作時のプロセス条件の設定に利用している。また、画像形成動作時には、不揮発性メモリ２７に対して動作履歴を随時書き込み更新している。
さらに、ＣＰＵ２６は、記録紙Ｐの搬送に関する駆動源（不図示）やプロセスカートリッジ５の駆動源（不図示）の制御、画像形成に関する制御、更には故障検知に関する制御など、装置本体の動作を一括して制御している。
２８はスイッチング電源であり、電源ケーブル２９から入力される交流電源電圧を、本体で使用するＤＣ電圧に変換し、制御基板２５など装置本体に供給している。
【００１０】
図２は、本発明の通信制御装置の基本的な回路構成を示している。
すなわち、上記ＣＰＵ２６と、各不揮発性メモリ２７、３０、３１が本発明の通信制御装置を構成するもので、、公知のＩ２Ｃ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）方式でデータ通信を行うようになっている。図示例では、ＣＰＵ２６がマスタとして動作し、各不揮発性メモリ２７、３０、３１が、それぞれスレーブとして動作する。
ＣＰＵ２６と各不揮発性メモリ２７、３０、３１は、共通の通信回線であるクロック信号ラインＬ０と、データ信号ラインＬ１に接続され、ＣＰＵ２６と各不揮発性メモリ２７、３０、３１との間のデータ通信を行う。クロック信号ラインＬ０とデータ信号ラインＬ１は、第２の抵抗器としてのプルアップ抵抗３５，３６を介して不図示の電源に接続され、それぞれ電源電圧Ｖｃｃが印加されている。
クロック信号ＣＬＫは常にＣＰＵ２６が出力し、データ信号ＤＡＴＡはＣＰＵ２６及び各不揮発性メモリ２７、３０、３１がそれぞれオープンコレクタ方式で出力する。
各不揮発性メモリ２７，３０，３１は、共通のクロック信号ラインＬ０及びデータ信号ラインＬ１から、分岐する分岐回線である分岐ラインＬ０１〜Ｌ０３、分岐ラインＬ１１〜Ｌ１３に接続されている。、
各分岐ラインＬ０１〜Ｌ０３、Ｌ１１〜Ｌ１３は、共通のクロック信号ラインＬ０及びデータ信号ラインＬ１から、制御基板２５上で分岐されている。
露光装置７の不揮発性メモリ３０に分岐するクロック用の分岐ラインＬ０１には、保護抵抗３７，４３が接続されている。保護抵抗３７は制御基板２５上、保護抵抗４３は露光装置７側に配置されている。
露光装置７の不揮発性メモリ３０に分岐するデータ用の分岐ラインＬ１１には、保護抵抗３８，４４が接続されている。保護抵抗３８は制御基板２５上、保護抵抗４４は露光装置７側に配置されている。
定着装置１７の不揮発性メモリ３１に分岐するクロック用の分岐ラインＬ０２には、保
護抵抗３９，４５が接続されている。保護抵抗３９は制御基板２５上、保護抵抗４５は定着装置１７側に配置されている。
定着装置１７の不揮発性メモリ３１に分岐するデータ用の分岐ラインＬ１２には、保護抵抗４０、４６が接続されている。保護抵抗４０は制御基板２５上、保護抵抗４６は定着装置１７側に配置されている。
また、不揮発性メモリ２７に分岐するクロック用の分岐ラインＬ０３には、保護抵抗４１が接続され、データ用の分岐ラインＬ１３には、保護抵抗４２が接続されている。保護抵抗４１，４２は、共に制御基板２５上に配置されている。
なお、クロック信号ラインＬ０，データ信号ラインＬ１に接続されるプルアップ抵抗３５、３６は、それぞれ１．８ｋΩ、保護抵抗３７〜４６は、それぞれ１００Ωである。
【００１１】
図２のように、共通のクロック信号ラインＬ０及びデータ信号ラインＬ１を用い、ＣＰＵ(マスタ)２６と複数の不揮発性メモリ（スレーブ）２７，３０，３１と通信する構成において、例えば何かの原因で不揮発性メモリ３０に故障が発生した場合、次のような状態となる。
すなわち、不揮発性メモリ３０の通信ポートのＤＡＴＡ出力回路（オープンコレクタ出力に使用されているトランジスタ）に故障が発生し、データ信号ラインＬ１が分岐ラインＬ１１を通じて回路のグラウンドＧＮＤ（不図示）に短絡した場合を考える。すると、ＣＰＵ２６と接続されているデータ信号ラインＬ１の電圧レベルＶ（ｄａｔａ）は、電源電圧Ｖｃｃがプルアップ抵抗３６及び保護抵抗３８、４４で分圧され、以下の式（１）で決まる。各抵抗の抵抗値は、各抵抗の符号の前に「Ｒ」を付けて表示するものとする。
Ｖ（ｄａｔａ）＝Ｖｃｃ×（Ｒ３８＋Ｒ４４）／（Ｒ３６＋Ｒ３８＋Ｒ４４）・・（１）
式（１）に、本実施例のプルアップ抵抗３６、保護抵抗３８、４４の値（１．８ｋΩ、１００Ω、１００Ω）を代入すると、Ｖ（ｄａｔａ）の値は０．１Ｖｃｃとなる。ここでＣＰＵ２６及び不揮発性メモリ２７，３０，３１の代表的な
‘Ｈ’／‘Ｌ’レベルの閾値は以下であるため、正常な通信（‘Ｈ’／‘Ｌ’の判断）ができない状態となる。
‘Ｈ’レベル閾値：０．７Ｖｃｃ以上
‘Ｌ’レベル閾値：０．３Ｖｃｃ以下
つまり、このような状況に陥った場合、ＣＰＵ２６は、全ての不揮発性メモリ２７、３０、３１と通信ができなくなる。これにより、故障対応を行うサービスマンは全ての不揮発性メモリ２７、３０、３１が搭載されたユニット（本実施例では、制御基板２５、露光装置７、定着装置１７）を交換するため、サービスコストが増大してしまう。
【００１２】
そこで、本実施例１では、図３に示すように、制御基板２５上のデータ信号ラインＬ１から分岐する分岐ラインＬ１１、Ｌ１２，Ｌ１３上の保護抵抗３８、４０、４２に対して、電子デバイス側である不揮発性メモリ２７，３０，３１側の検出ポイントＰ（３０）、Ｐ（３１）、Ｐ（２７）の電圧レベルを検知するように構成されている。すなわち、保護抵抗３８、４０、４２が、本願発明の第１の抵抗器であり、分岐ラインＬ１１、Ｌ１２，Ｌ１３は、これら保護抵抗３８、４０、４２を介してデータ信号ラインＬ１から分岐されている。
この実施例１では、各検出ポイントＰ（３０）、Ｐ（３１）、Ｐ（２７）を、検知回線としての検知ラインＬ１１１，Ｌ１２１，Ｌ１３１によって、それぞれＣＰＵ２６のＡＤポート（ＡＤ（３０）、ＡＤ（３１）、ＡＤ（２７））に接続している。
ＣＰＵ２６は、ＡＤポート（ＡＤ（３０）、ＡＤ（３１）、ＡＤ（２７）に入力される検出ポイントＰ（３０）、Ｐ（３１）、Ｐ（２７）の電圧レベルをＡ／Ｄ変換して読み込むもので、電圧検出手段を構成する。
なお、各検出ポイントＰ（３０）、Ｐ（３１）、Ｐ（２７）は、ＡＤポート（ＡＤ（３０）、ＡＤ（３１）、ＡＤ（２７））に対して、保護抵抗４７〜４９を介して接続されて
いる。
そして、ＣＰＵ２６が、複数の電子デバイス全て、すなわち、３つの不揮発性メモリ２７、３０、３１のすべてに対して通信異常を検知した場合、正常通信ができないので通信を停止（ＣＰＵ２６がＤＡＴＡ信号ポートを開放）する。そして、ＡＤポート（ＡＤ（３０）、ＡＤ（３１）、ＡＤ（２７））に入力される複数の検知ラインＬ１１１，Ｌ１２１，Ｌ１３１からの電圧レベルを読み込んで比較し、比較した結果が最小となる分岐ラインの不揮発性メモリの故障と判断する。
ここで、図４は、不揮発性メモリ２７、３０、３１がそれぞれ故障（ＤＡＴＡ信号ラインの地絡）した場合に、ＣＰＵ２６の各ＡＤポート（ＡＤ（３０）、ＡＤ（３１）、ＡＤ（２７））に入力される電圧レベルを示したものである。図４より、故障した不揮発性メモリに該当するＡＤポートの電圧レベルが最も低くなることがわかる。
たとえば、不揮発性メモリ３０が故障（地絡）した場合、電源電圧Ｖｃｃが、プルアップ抵抗３６、保護抵抗３８及び保護抵抗４４で分圧され、ＡＤ（３０）の電圧は、Ｖｃｃ×Ｒ４４／（Ｒ３６+Ｒ３８+Ｒ４４）で、０．０５Ｖｃｃとなる。また、ＡＤ（２７），ＡＤ（３１）については、共通ラインからの分岐点Ｑと同じ電圧となりＶｃｃ×（Ｒ４４+Ｒ３８）／（Ｒ３６+Ｒ３８+Ｒ４４）で、０．１Ｖｃｃとなる。
また、不揮発性メモリ３１が故障した場合、電源電圧Ｖｃｃが、プルアップ抵抗３６、保護抵抗４０及び保護抵抗４６で分圧され、保護抵抗Ｒ４６の電圧降下分、ＡＤ（３１）の電圧は、Ｖｃｃ×Ｒ４６／（Ｒ３６+Ｒ４０+Ｒ４６）で、０．０５Ｖｃｃ、ＡＤ（３０）、ＡＤ（２７）については、共通ラインからの分岐点Ｑのポイントと同じ電圧となり、Ｖｃｃ×（Ｒ４６+Ｒ４０）／（Ｒ３６+Ｒ４０+Ｒ４６）で、０．１Ｖｃｃとなる。
一方、不揮発性メモリ２７が故障した場合、ＡＤ（２７）の電圧は０、ＡＤ（３０），ＡＤ（３１）については、データ通信ラインのＱ（２７）のポイントと同じ電圧となり、Ｖｃｃ×Ｒ４２／（Ｒ３６+Ｒ４２）で、０．０５３Ｖｃｃとなる。
つまり、本実施例１では、いずれかの不揮発性メモリ３０，３１，２７が故障した場合、検出ポイントの電圧は対応する第１の抵抗器（保護抵抗３８，４０，４２のいずれか）による電圧降下分だけ、分岐点Ｑの電圧より低くなっている。他の不揮発性メモリに対応する分岐ラインの検出電圧は、分岐点Ｑの電圧と同じであるので、故障した不揮発性メモリに対応するラインの検出電圧が最小となる。
【００１３】
次に、本実施例のおけるＣＰＵ２６による故障個所特定手順について、図５のフローチャートを用いて説明する。
故障個所特定フローを開始すると、まず、不揮発性メモリ２７、３０、３１のいずれかとの通信ができないかどうか判断する（Ｓ５０１）。通信できない場合、Ｓ５０２に進み、全ての不揮発性メモリ２７、３０、３１と順次通信を実行する。そして、全ての不揮発性メモリ２７、３０、３１と通信ができないかどうか判断し（Ｓ５０３）、全ての不揮発性メモリ２７、３０、３１と通信できない場合、通信を停止する（Ｓ５０４）。その後、各不揮発性メモリに対応するＤＡＴＡ信号ラインの電圧レベルを比較し（Ｓ５０５）、電圧レベルが最も低いＤＡＴＡ信号ラインに対応する不揮発性メモリが故障していると判断する（Ｓ５０６）。
この電圧レベルの比較は、前記複数の各検知ラインＬ１１１，Ｌ１２１，Ｌ１３１の電圧レベルを２つずつ比較することで、すべての検知回線の電圧レベルの大小関係を比較することができる。
また、Ｓ５０３で、特定の不揮発性メモリとの通信ができない場合には、通信できない不揮発性メモリが故障していると判断する（Ｓ５０７）。
なお、本実施例１では、各不揮発性メモリ２７，３０，３１に対応するＤＡＴＡ信号ラインの電圧レベルの比較に関して、ＣＰＵ２６のＡＤポートを使用しているものの、比較方法はこの限りではない。
また、分岐ラインＬ１１，Ｌ１２の検出ポイントＰ（３０）、Ｐ（３１）については、上記実施例では、制御基板２５上の保護抵抗３８、４０の不揮発性メモリ３０，３１側に
設けているが、露光装置７の保護抵抗４４の不揮発性メモリ３０側、定着装置１７側の保護抵抗４６の不揮発性メモリ３０側に設けてもよい。その場合には、分岐ラインＬ１１については、保護抵抗３８，４４が第１の抵抗器、分岐ラインＬ１２については、保護抵抗４０，４６が第１の抵抗器として機能する。
また、本実施例では、通信対象である電子デバイスを不揮発性メモリとして記載したものの、通信機能を有する電子デバイスであれば同様の効果が期待できる。また、データ通信ラインについて適用したが、データ通信ラインではなく、クロック用通信ラインに適用することもできる。
また、通信方式としては、２線方式のＩ２Ｃに限定されるものではなく、第２の抵抗器を介して電源に接続された共通の通信回線に、制御部と複数の電子デバイスを接続する通信方式であれば適用可能である。たとえば、１線式の１−ｗｉｒｅ（Ｄａｌｌａｓ  Ｏｎｅ  Ｗｉｒｅ）方式、３線式のＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）方式等についても適用することができる。
本実施例を用いることによって、共通の信号ラインを使用した1対複数の機内通信構成
において、全ての通信対象と通信ができなくなった場合に、容易に故障個所を特定することが可能となる。
【００１４】
[実施例２]
次に、本発明の実施例２について説明する。
以下の説明では、主として、実施例１と異なる点について説明するものとし、同一の構成部分については同一の符号を付して、その説明は省略するものとする。本実施例２では、実施例１の図４で示したＣＰＵ２６のＡＤポートの検出電圧レベルに対し、検出電圧のダイナミックレンジを広げることで、故障個所の特定を容易にするものである。
これは、図３で示した電源電圧Ｖｃｃが３．３Ｖ、ＣＰＵ２６のＡＤポートの分解能が８ビットとした場合、ＡＤ変換値の１ＬＳＢあたりの分解能は０．０１２（＝３．３／２５６）Ｖとなる。ここで、図４から、最低限必要な分解能は０．００９９Ｖ（＝３．３×（０．０５３−０．０５）であり、ＣＰＵ２６のＡＤポートの分解能が８ビットでは故障個所の特定が困難となる。そのため、ＣＰＵ２６のＡＤポートには高分解能（例えば１０ビット）が必要となってしまう。
【００１５】
図６に、本実施例２の回路構成を示す。
図６は、実施例１の図３に対し、ＤＡＴＡ信号ラインのプルアップ抵抗の値を切り替え可能にしたものである。具体的には、切り替え用のトランジスタ５０と、そのベース抵抗５１、更にプルアップ切り替え用の切り替え抵抗５２を追加している。切り替え抵抗５２が第３の抵抗器であり、第２の抵抗器であるプルアップ抵抗３６と並列に接続されている。
つまり、ＣＰＵ２６がポートＰ０をＯＮ／ＯＦＦすることで、ＤＡＴＡ信号ラインのプルアップ抵抗値が、プルアップ抵抗３６、又は、プルアップ抵抗３６と切り替え抵抗５２の合成抵抗の２種類で切り替え可能となる。プルアップ抵抗３６に対し切り替え抵抗５２を並列接続状態へ切り替える接続切替手段はＣＰＵ２６のポートＰ０からの信号によってＯＮ／ＯＦＦするトランジスタ５０である。新たに追加した切り替え抵抗５２の抵抗値を２００Ωとすると、プルアップ抵抗３６と切り替え抵抗５２の合成抵抗値は、１８０Ωとなる。
本実施例では、実施例１に記載した故障個所特定を行う時のみ、このプルアップ抵抗の切り替えを実施する。すなわち、ＣＰＵ２６は、複数の不揮発性メモリ２７，３０，３１の全てに対して通信異常を検知した場合に、ＣＰＵ２６のポートＰ０から信号によってトランジスタ５０がＯＮとなり、プルアップ抵抗３６に対し切り替え抵抗５２を並列接続状態となる。これにより、実施例１の図４に記載したＣＰＵ２６の検知電圧レベルは、図７のように変更される。
次に、本実施例２におけるＣＰＵ２６による故障個所特定手順について、図８のフロー
チャートに基づいて説明する。
実施例１の図５に対して、プルアップ抵抗の切り替え動作（Ｓ８０１及びＳ８０２）を加えたのみで、その他の処理は図５と同じため説明は省略する。
本実施例を用いることによって、ＣＰＵ２６による検出電圧レベルのダイナミックレンジを大きくすることができる為、ＣＰＵ２６のＡＤポートは8ビットの分解能で対応する
ことが可能となる。
【００１６】
［実施例３］
実施例１及び２では、故障個所の特定は不揮発性メモリを対象として記載していた。本実施例３では、故障個所の特定を不揮発性メモリだけでなく、その伝送経路がグラウンドに短絡（地絡）した場合も含めて特定するものである。
回路構成は、実施例２と同じく、図６の構成である。
図６においては、不揮発性メモリ３０、３１は制御基板２５とは別のユニット（露光装置７、及び、定着装置１７）に備えられている為、その伝送経路として束線等の伝送ケーブルＬ１１２、Ｌ１２２が使用される。つまり、不揮発性メモリ３０，３１の故障に限らず、伝送ケーブルＬ１１２、Ｌ１２２の地絡が発生した場合でも、全ての通信対象と通信できなくなる不具合は発生し得る。
この実施例３では、ＣＰＵ２６は、各検出ポイントＰ（３０）、Ｐ（３１）、Ｐ（２７）の各電圧レベルの最小値を算出し、最小値となる分岐ラインに故障個所があると判断するものである。さらに、分岐ラインＬ１１、Ｌ１２については、最小値の値によって、故障個所が、不揮発性メモリ３０、３１か、分岐ラインＬ１１，Ｌ１２の伝送ケーブルＬ１１２,Ｌ１２２かを特定する。
すなわち、分岐ラインＬ１１,Ｌ１２上の保護抵抗３８、４０が第１の抵抗器として機
能し、検出ポイントＰ（３０）,（３１）と不揮発性メモリ３０，３１の間の保護抵抗４
４，４６が第４の抵抗器として機能する。伝送ケーブルＬ１１２，Ｌ１２２は、第1の抵
抗器としての保護抵抗３８、４０と第４の抵抗器保護抵抗４４，４６の間に配置される。
たとえば、伝送ケーブルＬ１１２，Ｌ１２２に地絡故障が発生した場合には、検出ポイントＰ（３０）,（３１）の電圧レベルは０になり、不揮発性メモリ３０，３１に地絡が
発生した場合には、検出ポイントＰ（３０）,（３１）は保護抵抗３８、４０と保護抵抗
４４，４６で分圧された値となる。
図９は、実施例２において、故障個所を各不揮発性メモリと、それらを接続する伝送経路としたときの、ＣＰＵ２６による検知電圧レベルを示したものである。
図９からもわかるように、ＣＰＵ２６は全ての不揮発性メモリ２７、３０、３１と通信ができない場合、各ＡＤポート（ＡＤ（３０）、ＡＤ（３１）、ＡＤ（２７））に入力される電圧レベルの最も低い電圧レベルを検知したポートだけでなく、その時の検知電圧レベルに応じて、故障個所が不揮発性メモリなのか、又は、その伝送経路なのかを特定することができる。
すなわち、ＣＰＵ２６は、各電圧レベルから最小値を算出し、算出された値によって異常がある分岐回線の故障個所を特定する。たとえば、図８のＳ５０６で、電圧レベルが最も低いＤＡＴＡ信号ラインに関する不具合であることが判明したら、電圧レベルが０か、０．２６Ｖｃｃかを判別するＳＴＥＰを加えればよい。
本実施例３を用いることによって、実施例１及び２に対して、故障個所を詳細に特定することが可能となる。
【符号の説明】
【００１７】
１００    画像形成装置
２６      ＣＰＵ(制御部)
２７、３０、３１    不揮発性メモリ（電子デバイス）
３５，３６    プルアップ抵抗（第２の抵抗器）
３８，４０，４２    保護抵抗（第1の抵抗器）
Ｌ１    共通のデータ通信線
Ｌ１１，Ｌ１２，Ｌ１３    分岐ライン（データ）
【図１】
2019066520.tif 000003
【図２】
2019066520.tif 000004
【図３】
2019066520.tif 000005
【図４】
2019066520.tif 000006
【図５】
2019066520.tif 000007
【図６】
2019066520.tif 000008
【図７】
2019066520.tif 000009
【図８】
2019066520.tif 000010
【図９】
2019066520.tif 000011