(57)【要約】【課題】電極に接続された配線が他の配線と干渉する事態を抑制する。【解決手段】ガラス基板３１と、複数の画素電極３３と、複数の画素電極３３の各々に電気的に接続される複数のＴＦＴ３２と、位置検出電極４８と、位置検出電極４８と電気的に接続される位置検出配線５０と、位置検出配線５０よりも上層に配されると共に非表示領域Ａ２に配される端子部６５と、表示領域Ａ１において位置検出配線５０とＴＦＴ３２の間に介在されると共に非表示領域Ａ２において端子部６５とガラス基板３１の間に介在されるＳＯＧ膜５２と、ガラス基板３１において位置検出配線５０と端子部６５の間の層に配され、位置検出配線５０から端子部６５に亘って延びると共に端子部６５と位置検出配線５０とを接続する導電膜６０であって、ＳＯＧ膜５２の上層に配される導電膜６０と、備えることに特徴を有する。【選択図】図５
2019066719.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示可能な表示領域と前記表示領域に隣接する非表示領域とに区分される基板と、
前記表示領域に配される複数の画素電極と、
前記表示領域において前記画素電極よりも下層に配され、前記複数の画素電極の各々に電気的に接続される複数のスイッチング素子と、
前記表示領域に配され、前記画素電極とは異なる層に配される電極と、
前記基板に設けられ、前記表示領域においては前記スイッチング素子よりも下層に配され、前記電極と電気的に接続される配線と、
前記基板において前記配線よりも上層に配されると共に前記非表示領域に配され、前記配線を電気機器と電気的に接続するための端子部と、
前記表示領域から前記非表示領域に亘って設けられ、前記表示領域において前記配線と前記スイッチング素子の間に介在されると共に前記非表示領域において前記端子部と前記基板の間に介在される絶縁膜と、
前記基板において前記配線と前記端子部の間の層に配され、前記配線から前記端子部に亘って延びると共に前記端子部と前記配線とを接続する導電膜であって、前記絶縁膜の上層に配される導電膜と、備える表示パネル。
【請求項２】
前記表示領域に設けられ、位置入力体による入力位置を検出する複数の位置検出電極を備え、
前記電極は、前記位置検出電極であり、
前記配線は、前記位置検出電極に対して電気的に接続される位置検出配線である請求項１に記載の表示パネル。
【請求項３】
前記スイッチング素子に接続されるゲート配線と、
前記スイッチング素子に接続されるソース配線と、
前記ゲート配線と前記ソース配線の間に介在されるゲート絶縁膜と、を備え、
前記導電膜は、
前記ゲート配線と同じ層に配され、前記ゲート配線と同じ材質である第１導電膜と、
前記ソース配線と同じ層に配され、前記ソース配線と同じ材質である第２導電膜と、を有しており、
前記第１導電膜と前記第２導電膜とは、前記ゲート絶縁膜に形成されたゲート絶縁膜側コンタクトホールを介して電気的に接続されている請求項１又は請求項２に記載の表示パネル。
【請求項４】
前記絶縁膜はＳＯＧ膜を含む請求項１から請求項３のいずれか一項に記載の表示パネル。
【請求項５】
前記端子部は、前記画素電極と同じ層に配され、前記画素電極と同じ材質で構成されている請求項１から請求項４のいずれか一項に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルに関する。
【背景技術】
【０００２】
従来、タッチパネル機能をインセル化した表示パネルの一例として下記特許文献１に記載されたものが知られている。特許文献１に記載された表示パネルは、基板上に形成された複数の位置検出電極（タッチ電極）と、複数の画素電極（ピクセル電極）と、ドライバ（ソース駆動タッチセンシングＩＣ）とを備える。また、位置検出電極は、位置検出配線（タッチルーティング配線）を介してドライバと電気的に接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−３８５９４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、表示パネルにおいては、高精細化（高解像度化）が求められている。このため基板上においては配線が高密度化する。これにより、基板上において位置検出配線のような配線を形成する際には、他の配線（例えばソース配線やゲート配線）と干渉しないように留意する必要があり、設計の自由度が低下する。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、電極に接続された配線が他の配線と干渉する事態を抑制することが可能な表示パネルを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の表示パネルは、画像を表示可能な表示領域と前記表示領域に隣接する非表示領域とに区分される基板と、前記表示領域に配される複数の画素電極と、前記表示領域において前記画素電極よりも下層に配され、前記複数の画素電極の各々に電気的に接続される複数のスイッチング素子と、前記表示領域に配され、前記画素電極とは異なる層に配される電極と、前記基板に設けられ、前記表示領域においては前記スイッチング素子よりも下層に配され、前記電極と電気的に接続される配線と、前記基板において前記配線よりも上層に配されると共に前記非表示領域に配され、前記配線を電気機器と電気的に接続するための端子部と、前記表示領域から前記非表示領域に亘って設けられ、前記表示領域において前記配線と前記スイッチング素子の間に介在されると共に前記非表示領域において前記端子部と前記基板の間に介在される絶縁膜と、前記基板において前記配線と前記端子部の間の層に配され、前記配線から前記端子部に亘って延びると共に前記端子部と前記配線とを接続する導電膜であって、前記絶縁膜の上層に配される導電膜と、備えることに特徴を有する。
【０００７】
配線をスイッチング素子よりも下層に配することで、配線がスイッチング素子に接続される他の配線と干渉する事態を抑制でき、配線に係る設計の自由度をより高くすることができる。また、上記構成では導電膜を介して配線と端子部とが接続されている。仮に絶縁膜が端子部と基板の間に介在されていない構成では、配線から端子部に亘って延びる導電膜の経路上において絶縁膜の段差が生じ、導電膜が段差状に配される結果、導電膜が断線する可能性が生じる。上記構成では、絶縁膜が表示領域から非表示領域に亘って配されているため、導電膜に段差が生じる事態を抑制することができ、導電膜が断線する事態を抑制できる。
【発明の効果】
【０００８】
本発明によれば、電極に接続された配線が他の配線と干渉する事態を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態１に係る液晶表示装置を長手方向（Ｙ軸方向）に沿う切断線で切断した断面図
【図２】アレイ基板の表示領域を示す平面図
【図３】アレイ基板を示す断面図（図２のＩＩＩ−ＩＩＩ線で切断した図に対応）
【図４】アレイ基板を概略的に示す平面図
【図５】表示領域と非表示領域の境界部分を示す断面図（図４のＶ−Ｖ線で切断した図に対応）
【図６】比較例における表示領域と非表示領域の境界部分を示す断面図
【発明を実施するための形態】
【００１０】
本発明の一実施形態を図１から図６によって説明する。液晶表示装置１０は、図１に示すように、液晶パネル１１（表示パネル）と、液晶パネル１１が備えるドライバ１７に対して各種入力信号を供給する制御回路基板１２（外部の信号供給源）と、液晶パネル１１と外部の制御回路基板１２とを電気的に接続するフレキシブル基板１３（外部接続部品）と、液晶パネル１１に光を供給する外部光源であるバックライト装置１４（照明装置）と、を備える。バックライト装置１４は、図１に示すように、表側（液晶パネル１１側）に向けて開口した略箱形をなすシャーシ１８と、シャーシ１８内に配された図示しない光源（例えば冷陰極管、ＬＥＤ、有機ＥＬなど）と、シャーシ１８の開口部を覆う形で配される図示しない光学部材と、を備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。液晶パネル１１（ひいては後述するガラス基板３１）は画像を表示することが可能な表示領域Ａ１と、表示領域Ａ１を取り囲む非表示領域Ａ２に区分されている。
【００１１】
また、液晶表示装置１０は、図１に示すように、相互に組み付けられた液晶パネル１１及びバックライト装置１４を収容するための表裏一対の外装部材１５，１６を備えており、表側の外装部材１５には、液晶パネル１１の表示領域Ａ１に表示された画像を外部から視認させるための開口部１９が形成されている。本実施形態に係る液晶表示装置１０は、例えば、携帯電話（スマートフォンなどを含む）、ノートパソコン（タブレット型ノートパソコンなどを含む）、ウェアラブル端末（スマートウォッチなどを含む）、携帯型情報端末（電子ブックやＰＤＡなどを含む）、携帯型ゲーム機、デジタルフォトフレームなどの各種電子機器（図示せず）に用いられるものである。
【００１２】
液晶パネル１１は、図１に示すように、対向状に配される一対の基板２１，３０と、一対の基板２１，３０間に配され、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層２３（媒質層）と、一対の基板２１，３０の間に配されると共に液晶層２３を囲むことで液晶層２３を封止するシール部材２４と、を備える。一対の基板２１，３０のうち表側（正面側、図１の上側）の基板がＣＦ基板２１（対向基板）とされ、裏側（背面側）の基板がアレイ基板３０（アクティブマトリクス基板、素子側基板）とされる。なお、液晶層２３に含まれる液晶分子は、例えば水平配向とされるが、これに限定されない。また、両基板２１，３０の外面側には、それぞれ図示しない偏光板が貼り付けられている。ＣＦ基板２１は、ガラス基板（図示せず）の内面側（液晶層２３側）に、カラーフィルタ、オーバーコート膜、配向膜（いずれも図示せず）が積層されることで構成されている。カラーフィルタは、マトリクス状に配列されるＲ（赤色），Ｇ（緑色），Ｂ（青色）の三色の着色部（図示せず）を備えている。各着色部は、アレイ基板３０の各画素と対向配置されている。
【００１３】
アレイ基板３０は、図２及び図３に示すように、ガラス基板３１（基板）の内面側にフォトリソグラフィ法によって各種の膜が積層形成されてなるものとされる。また、ガラス基板３１の一辺（表示領域Ａ１に隣接する非表示領域Ａ２の一部）には、図４に示すように、液晶パネル１１を駆動するドライバ１７（パネル駆動部）が設けられている。図２に示すように、表示領域Ａ１においてガラス基板３１の内面側（液晶層２３側、図３では上側）には、スイッチング素子であるＴＦＴ３２（Thin Film Transistor：表示素子）及び画素電極３３が複数個マトリクス状（行列状）に並んで設けられている。複数のＴＦＴ３２は、画素電極３３よりも下層に配され、複数の画素電極３３の各々に接続されている。ＴＦＴ３２は、ゲート電極３４と、ソース電極３５と、ドレイン電極３６と、チャネル部３７と、を有する。
【００１４】
図３に示すように、チャネル部３７は、ゲート電極３４と重畳する形で配され、チャネル部３７とゲート電極３４の間にはゲート絶縁膜３８が介在されている。つまり、ゲート絶縁膜３８は、ゲート配線４１とソース配線４２の間に介在されている。チャネル部３７は、ソース電極３５とドレイン電極３６とを繋ぐ形で配されている。チャネル部３７、ソース電極３５及びドレイン電極３６の上層には、層間絶縁膜４６と平坦化膜４７とが積層されており、平坦化膜４７上には共通電極３９が設けられ、共通電極３９の表側には、画素電極３３が設けられている。画素電極３３と共通電極３９の間には層間絶縁膜４０が介在されている。ドレイン電極３６は、図２に示すコンタクトホール４５を介して画素電極３３と電気的に接続されている。ゲート絶縁膜３８や層間絶縁膜４０，４６は、例えば、二酸化珪素（SiO2）及び窒化シリコン（SiNx）の積層膜によって構成されているが、これに限定されない。
【００１５】
ゲート電極３４、ソース電極３５及びドレイン電極３６は、例えば、チタン（Ti）及び銅（Cu）の積層膜によって構成されているが、これに限定されない。ＴＦＴ３２及び画素電極３３の周りには、図２に示すように、ゲート配線４１及びソース配線４２が格子状をなす形で配されている。ゲート電極３４はゲート配線４１と接続され、ソース電極３５はソース配線４２と接続されている。なお、ソース配線４２の一端部は、ドライバ１７と接続されている。これにより、ソース電極３５とドライバ１７とがソース配線４２によって電気的に接続されている。また、ゲート配線４１は、ドライバ１７と接続されている。これにより、ゲート電極３４とドライバ１７とがゲート配線４１によって電気的に接続されている。
【００１６】
ＴＦＴ３２は、ドライバ１７からゲート配線４１及びソース配線４２にそれぞれ供給される各種信号に基づいて駆動され、その駆動に伴って画素電極３３への電位の供給が制御されるようになっている。また、アレイ基板３０は、Ｘ軸方向に沿って延びる容量配線４３（Ｃｓ配線）を備える。容量配線４３は、ゲート配線４１と同一の材料からなり、ゲート配線４１と同一の製造工程にてゲート配線４１と同じ層に形成される。容量配線４３は、画素電極３３との間で静電容量を形成させて画素電極３３に充電された電位を一定期間保持する機能を有する。
【００１７】
また、共通電極３９には、例えば複数本のスリット（図示せず）が形成されている。画素電極３３が充電されるのに伴って互いに重畳する画素電極３３と共通電極３９との間に電位差が生じると、共通電極３９のスリット開口縁と画素電極３３との間には、アレイ基板３０の板面に沿う成分に加えて、アレイ基板３０の板面に対する法線方向の成分を含むフリンジ電界（斜め電界）が生じるので、そのフリンジ電界を利用して液晶層２３に含まれる液晶分子の配向状態を制御することができる。つまり、本実施形態に係る液晶パネル１１は、動作モードがＦＦＳ（Fringe Field Switching）モードとされている。
【００１８】
本実施形態の液晶表示装置１０は、画像を表示する表示機能と、表示される画像に基づいて使用者が入力する位置（入力位置）を検出するタッチパネル機能（位置入力機能）と、を併有したインセルタイプの液晶表示装置である。本実施形態のタッチパネルの検出方式は、いわゆる投影型静電容量方式であり、例えば自己容量方式とされる。図４に示すように、アレイ基板３０の板面内には、マトリクス状に並んで配される複数の位置検出電極４８（タッチ電極）が設けられている。上述した共通電極３９は、複数の位置検出電極４８によって構成されている。
【００１９】
位置検出電極４８（電極）は、ガラス基板３１の表示領域Ａ１において、画素電極３３の下層（画素電極とは異なる層）に設けられている。液晶表示装置１０の使用者が、液晶パネル１１の表面（表示面）に導電体である指（位置入力体、図示せず）を近づけると、その指と位置検出電極４８との間で静電容量が形成されることになる。これにより、指の近くにある位置検出電極４８にて検出される静電容量は、指から遠くにある位置検出電極４８の静電容量とは異なるものとなるので、それに基づいて指による入力位置を検出することが可能となる。位置検出電極４８は、その一部４８Ａがコンタクトホール４９（図３も参照）を介して、位置検出配線５０と接続されている。なお、図３では、位置検出電極４８と位置検出配線５０とを直接的に接続する構成を例示しているが、これに限定されず、例えば、ソース及びドレインを形成するための導電膜（ソースメタル及びドレインメタル）やゲートを形成するための導電膜（ゲートメタル）を用いて間接的に接続する構成としてもよい。
【００２０】
位置検出配線５０（配線）は、図４に示すように、位置検出電極４８からドライバ１７に向かって延びており、ドライバ１７と電気的に接続されている。位置検出電極４８に係る入力位置を検出する制御の際、制御回路基板１２は、ドライバ１７及び位置検出配線５０を介して、入力位置を検出するための駆動信号を位置検出電極４８に供給し、ドライバ１７、位置検出配線５０を介して検出信号を受信する。つまり、ドライバ１７は、位置検出電極４８に対して駆動信号をそれぞれ供給することで位置検出電極４８を駆動させることが可能な構成となっている。また、ドライバ１７は、ゲート配線４１及びソース配線４２を介して、画素電極３３と電気的に接続されており、画像を表示する制御の際には、画素電極３３に対して駆動信号をそれぞれ供給することで画素電極３３を駆動させることが可能な構成となっている。なお、ゲート配線４１は、図示しない引出線を介してドライバ１７と電気的に接続されている。また、複数のソース配線４２は、平面視において、ドライバ１７に向かって集束する形で延びている。
【００２１】
位置検出配線５０は、図２に示すように平面視において、ソース配線４２に沿って延びる形で配されている。また、位置検出配線５０は、図３に示すように、ガラス基板３１の表面に形成されている。つまり、位置検出配線５０は、ガラス基板３１に最も近い層（最下層）に配されており、ＴＦＴ３２、より詳しくはゲート電極３４よりも下層（ガラス基板３１に近い側）に配されている。位置検出配線５０とＴＦＴ３２の間には、絶縁膜として、ＳＯＧ膜５２が介在されている。なお、ＳＯＧ膜５２とゲート絶縁膜３８の間には、図示しないＣＡＰ膜が設けられ、ＳＯＧ膜５２とガラス基板３１（及び位置検出配線５０）の間には、図示しないＣＡＰ膜が設けられている。ＳＯＧ膜５２は、例えば、有機溶剤に溶けたガラス溶液をスピンコート法を用いて塗布し、加熱処理して形成されたシリコン酸化膜である。また、ＣＡＰ膜としては、例えば、ゲート絶縁膜３８や層間絶縁膜４０，４６と同じ材料（SiO2やSiNxなど）を用いることができる。
【００２２】
位置検出配線５０は、図５に示すように、位置検出配線５０と端子部６５の間の層に配された導電膜６０を介して端子部６５と電気的に接続されている。端子部６５は、位置検出配線５０をドライバ１７（電気機器）と電気的に接続するための端子部であって、非表示領域Ａ２に配されている。端子部６５には、ドライバ１７が表側から接続されている。端子部６５は、ガラス基板３１において位置検出配線５０よりも上層に配されており、具体的には、画素電極３３と同じ層に配されている。端子部６５は、画素電極３３と同じ材質で構成されている。なお、画素電極３３、位置検出電極４８、端子部６５は、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極膜によって構成されている。導電膜６０は、主にＳＯＧ膜５２と端子部６５の間の層に配されている。具体的には、導電膜６０は、その大部分がＳＯＧ膜５２上（ＳＯＧ膜５２の上層）に配されており、位置検出配線５０から端子部６５に亘って延びている。言い換えると、ＳＯＧ膜５２は、表示領域Ａ１から非表示領域Ａ２に亘って設けられ、表示領域Ａ１において位置検出配線５０とＴＦＴ３２の間の層に配されると共に非表示領域Ａ２において端子部６５とガラス基板３１の間の層に配されている。ＳＯＧ膜５２の上面は平面状をなしている。
【００２３】
導電膜６０は、第１導電膜６１Ａ，６１Ｂと、第２導電膜６２と、を有している。第１導電膜６１Ａ，６１Ｂは、ゲート配線４１と同じ層に配され、ゲート配線４１と同じ材質である。第２導電膜６２は、ソース配線４２と同じ層に配され、ソース配線４２と同じ材質である。第１導電膜６１Ａと第２導電膜６２とは、ゲート絶縁膜３８に形成されたコンタクトホール６６（ゲート絶縁膜側コンタクトホール）を介して電気的に接続されている。第１導電膜６１Ｂと第２導電膜６２とは、ゲート絶縁膜３８に形成されたコンタクトホール６７（ゲート絶縁膜側コンタクトホール）を介して電気的に接続されている。また、端子部６５と第２導電膜６２とは、層間絶縁膜４０、平坦化膜４７、層間絶縁膜４６に貫通形成されたコンタクトホール６８を介して接続されている。
【００２４】
次に本実施形態の効果について説明する。本実施形態によれば、位置検出配線５０をＴＦＴ３２よりも下層に配することで、位置検出配線５０がＴＦＴ３２に接続される他の配線（ソース配線４２やゲート配線４１）と干渉する事態を抑制でき、位置検出配線５０に係る設計の自由度をより高くすることができる。また、本実施形態では導電膜６０を介して位置検出配線５０と端子部６５とが接続されている。図６の比較例のアレイ基板３に示すように、仮にＳＯＧ膜５２が端子部６５とガラス基板３１の間に配されていない構成では、位置検出配線５０から端子部６５に亘って延びる導電膜５の経路上においてＳＯＧ膜５２の段差５２Ａが生じ、ＳＯＧ膜５２の上層に配される導電膜５の第２導電膜４が段差状に配される結果、第２導電膜４が断線する可能性が生じる。上記構成では、ＳＯＧ膜５２が表示領域Ａ１から非表示領域Ａ２に亘って配されているため、ＳＯＧ膜５２、ひいては導電膜６０に段差が生じる事態を抑制することができ、導電膜６０が断線する事態を抑制できる。
【００２５】
また、ＴＦＴ３２に接続されるゲート配線４１と、ＴＦＴ３２に接続されるソース配線４２と、ゲート配線４１とソース配線４２の間に介在されるゲート絶縁膜３８と、を備え、導電膜６０は、ゲート配線４１と同じ層に配され、ゲート配線４１と同じ材質である第１導電膜６１Ａ，６１Ｂと、ソース配線４２と同じ層に配され、ソース配線４２と同じ材質である第２導電膜６２と、を有しており、第１導電膜６１Ａ，６２Ｂと第２導電膜６２とは、ゲート絶縁膜３８に形成されたコンタクトホール６６，６７を介して電気的に接続されている。ゲート配線４１を形成する工程及びソース配線４２を形成する工程において導電膜６０を形成することが可能となる。また、導電膜６０を第１導電膜６１Ａと第２導電膜６２によって構成することで、膜厚をより大きくすることができ、低抵抗化を図ることができる。
【００２６】
また、ＳＯＧ膜５２は容易に平坦化することができるため、ＴＦＴ３２の下層に形成する膜として好適である。また、端子部６５は、画素電極３３と同じ層に配され、画素電極３３と同じ材質である透明導電膜によって構成されている。このため画素電極３３を形成する工程において端子部６５を形成することが可能となる。
【００２７】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態では、電極として位置検出電極４８を例示し、配線として位置検出配線５０を例示したが、これに限定されない。また、位置検出電極４８を備えていない構成であってもよい。この場合、例えば、電極として共通電極を例示し、配線として共通電極に接続される配線を例示することができる。
（２）位置検出配線５０とＴＦＴ３２の間に配される絶縁膜は、上記実施形態で例示したものに限定されない。
（３）位置検出配線５０は、ガラス基板３１とＴＦＴ３２の間の層に配されていればよい。
（４）ガラス基板３１上に積層された各導電膜及び各絶縁膜の材質は、上記実施形態で例示した材質に限定されず、適宜変更可能である。
（５）端子部６５と位置検出配線５０を接続する導電膜６０の構成は上記実施形態で例示した構成に限定されない。例えば、導電膜６０が一枚の導電膜のみによって構成されていてもよい。
（６）上記実施形態では、端子部６５にドライバ１７が接続される構成を例示したが、これに限定されない。端子部６５には、電気機器が接続されていればよく、例えば、液晶パネル１１に対して検査用の信号を入出力するための検査装置が接続されてもよい。
（７）上記実施形態では、導電膜６０が表示領域Ａ１から非表示領域Ａ２に亘って延びている構成を例示したが、これに限定されない。上記実施形態において、位置検出配線５０の端部が非表示領域Ａ２に配されていてもよく、その場合には、導電膜６０が非表示領域Ａ２のみに配されていてもよい。
【符号の説明】
【００２８】
１１…液晶パネル（表示パネル）、３１…ガラス基板（基板）、３２…ＴＦＴ（スイッチング素子）、３３…画素電極、３８…ゲート絶縁膜、４１…ゲート配線、４２…ソース配線、４８…位置検出電極（電極）、５０…位置検出配線（配線）、５２…ＳＯＧ膜（絶縁膜）、６０…導電膜、６１Ａ，６１Ｂ…第１導電膜、６２…第２導電膜、６５…端子部、６６，６７…コンタクトホール（ゲート絶縁膜側コンタクトホール）、Ａ１…表示領域、Ａ２…非表示領域
【図１】
2019066719.tif 000003
【図２】
2019066719.tif 000004
【図３】
2019066719.tif 000005
【図４】
2019066719.tif 000006
【図５】
2019066719.tif 000007
【図６】
2019066719.tif 000008