(57)【要約】【課題】チップ型セラミック電子部品における外部電極形成用の導電性ペーストであって、焼成時にブリスタ不具合を生じにくくする。【解決手段】チップ型セラミック電子部品１における外部電極２を形成するために用いられる導電性ペーストであって、銅粉末とガラス粉末とを含み、銅粉末は、粒子径が３００ｎｍ以下で、粒子径／結晶子径が１．０を超えかつ３．８以下であり、銅粉末およびガラス粉末の合計体積に占めるガラス粉末の体積割合が３５体積％以下である。焼成工程を実施したとき、部品本体４におけるニッケルを含む内部電極９の露出端近傍では、内部電極９に含まれるニッケルと導電性ペーストに含まれる銅とが相互に拡散し、外部電極２中にＮｉ−Ｃｕ合金層１１が形成される。また、外部電極２と部品本体４と接する領域では、導電性ペーストに含まれるガラス粉末に由来するガラス層１２が形成される。【選択図】図１
2019200896.tif 000002
【特許請求の範囲】
【請求項１】
チップ型セラミック電子部品における外部電極形成用の導電性ペーストであって、
銅粉末とガラス粉末とを含み、
前記銅粉末は、粒子径が３００ｎｍ以下で、粒子径／結晶子径が１．０を超えかつ３．８以下であり、
前記銅粉末および前記ガラス粉末の合計体積に占める前記ガラス粉末の体積割合が３５体積％以下である、
導電性ペースト。
【請求項２】
前記銅粉末の前記粒子径／結晶子径が１．１以上かつ２．０以下である、請求項１に記載の導電性ペースト。
【請求項３】
前記銅粉末の前記結晶子径が５０ｎｍ以上である、請求項１または２に記載の導電性ペースト。
【請求項４】
前記銅粉末の粉末粒子の内部には、不純物を含まないか、塩素を含む場合には、塩素イオン量として０．０１質量％以下しか、イオウを含む場合には、イオウ量として０．００２質量％以下しか含まない、請求項１ないし３のいずれかに記載の導電性ペースト。
【請求項５】
前記銅粉末は、球形の粉末粒子からなる、請求項１ないし４のいずれかに記載の導電性ペースト。
【請求項６】
前記銅粉末および前記ガラス粉末の合計体積に占める前記ガラス粉末の体積割合が１０体積％以上かつ２５体積％以下である、請求項１ないし５のいずれかに記載の導電性ペースト。
【請求項７】
前記ガラス粉末の粒子径が１．０μｍ以下である、請求項１ないし６のいずれかに記載の導電性ペースト。
【請求項８】
前記ガラス粉末は、Ｂ−Ｓｉ系ガラスからなる、請求項１ないし７のいずれかに記載の導電性ペースト。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、導電性ペーストに関するもので、特に、チップ型セラミック電子部品における外部電極を形成するために用いられる導電性ペーストに関するものである。
【背景技術】
【０００２】
たとえば、特開２０１１−２６６３１号公報（特許文献１）には、積層セラミックコンデンサ等のチップ型セラミック電子部品における外部電極を形成するために適用される、銅粉末を含む導電性ペーストが記載されている。特に、特許文献１では、銅粉末に対して耐酸化性を与えることを課題とし、この課題を解決するため、銅粉末の粒子内部に特定量のＢｉおよびＭｇを含有させることが提案されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２６６３１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
チップ型セラミック電子部品の外形寸法の小型化を図るため、チップ型セラミック電子部品の部品本体の外表面上に形成される外部電極の薄膜化を図ることが有効な手段の一つとして考えられる。薄膜化しながら、緻密性の高い、すなわち、欠陥が少なく、ボイドが少ない、外部電極を導電性ペーストの焼付けによって得るには、導電性ペーストに含まれる銅粉末およびガラス粉末を微粒化する必要がある。たとえば、粒子径が１μｍ以下と微粒化された銅粉末を得るための方法として、液相還元法、または気相法（熱プラズマ法）などの方法が知られている。
【０００５】
他方、導電性ペーストに含ませる銅粉末として、粒子径１μｍ以下の微粒銅粉末を用いると、銅粉末が焼結する際にガスが発生しやすく、そのため、外部電極にブリスタによる不具合がもたらされることがある。ブリスタの原因となるガスとしては、たとえば、銅粉末に不純物として含まれるイオウに由来するＳＯ２ガス、ガラス粉末に含まれる炭素に由来するＣＯ２ガスなどがある。
【０００６】
ブリスタ不具合を抑制するため、微粒の銅粉末の焼結開始を遅らせることが有効であると考えられている。たとえば、ＺｒＯ２やＡｌ２Ｏ３のような酸化物を焼結遅延剤として銅粉末に加えることで、焼結開始を遅らせることができれば、脱脂過程で発生するガスを逃がす経路を確保することができるため、ブリスタ不具合を抑制することができる。
【０００７】
しかしながら、上記のブリスタ抑制技術によれば、チップ型セラミック電子部品の部品本体内部にあって、外部電極と電気的に接続されるべき内部電極に対する、外部電極のコンタクト性能が低下するなど、品質面での課題に遭遇することがある。すなわち、ブリスタ抑制と、外部電極と内部電極とのコンタクト性能確保とは、トレードオフの関係にある。
【０００８】
この発明の目的は、焼結遅延剤に頼ることなく、焼成時にブリスタ不具合を生じにくくすることができる、外部電極形成用の導電性ペーストを提供しようとすることである。
【課題を解決するための手段】
【０００９】
この発明は、チップ型セラミック電子部品における外部電極形成用の導電性ペーストに向けられる。導電性ペーストは、銅粉末とガラス粉末とを含み、上述した技術的課題を解決するため、銅粉末は、粒子径が３００ｎｍ以下で、粒子径／結晶子径が１．０を超えかつ３．８以下であり、銅粉末およびガラス粉末の合計体積に占めるガラス粉末の体積割合が３５体積％以下であることを特徴としている。
【発明の効果】
【００１０】
この発明によれば、導電性ペーストにおいて、粒子径が３００ｎｍ以下というように微粒でありながらも、粒子径／結晶子径が３．８以下というように結晶性の高い銅粉末を導電成分として含んでいるので、焼結の進行を緩やかにすることができる。したがって、導電性ペーストの焼成工程における脱脂過程で発生するガスを逃がす経路を十分に確保することができるため、ブリスタ不具合を抑制することができる。
【００１１】
また、銅粉末は、粒子径が３００ｎｍ以下というように微粒であるので、銅粉末の粒子間に形成される隙間を少なくすることができる。その結果、銅粉末の粒子間の隙間に存在するガラス量を、ガラス粉末で３５体積％以下と低減することができる。したがって、焼成時に発生し得るガラス粉末由来のガスについても、これを低減することができる。このことも、ブリスタ不具合の抑制に貢献する。
【００１２】
また、導電性ペースト中の銅粉末が、粒子径３００ｎｍ以下と微粒化されるので、外部電極と電気的に接続されるべき内部電極に対する、外部電極のコンタクト性能を向上させることができるとともに、外部電極において、たとえば水分などに対する高い封止性といった高い緻密性を実現することができる。
【図面の簡単な説明】
【００１３】
【図１】この発明の一実施形態による導電性ペーストを用いて外部電極２が形成されたチップ型セラミック電子部品１の一部を模式的に示す断面図である。
【図２】図１に示したチップ型セラミック電子部品１に相当する実際の試料を撮影した顕微鏡写真を示す図である。
【図３】外部電極２４の固着性能を評価する方法を説明するための図である。
【発明を実施するための形態】
【００１４】
この発明の一実施形態による導電性ペーストは、チップ型セラミック電子部品における外部電極を形成するために用いられる。導電性ペーストは、銅粉末とガラス粉末とを含み、さらに、ペースト性を与えるため、適量の樹脂および溶剤を含む。
【００１５】
導電性ペーストに含まれる銅粉末は、粒子径が３００ｎｍ以下の微粉とされる。粒子径は、銅粉末の表面を走査型電子顕微鏡（ＳＥＭ）にて撮影し、画像解析ソフトを用いて求められたものである。また、銅粉末の結晶性は高く、銅粉末の粒子径／結晶子径は３．８以下とされる。ここで、結晶子径は、Ｘ線回折（ＸＲＤ）法によって測定されて求められたものである。なお、結晶子径は粒子径より大きくなることはないので、粒子径／結晶子径は１．０を超える数値となる。
【００１６】
上述の粒子径／結晶子径は、より好ましくは、１．１以上かつ２．０以下とされる。これにより、ブリスタ不具合の抑制効果をより高めることができる。また、銅粉末の結晶子径は５０ｎｍ以上であることが好ましい。このことも、ブリスタ不具合の抑制効果をより高めることに貢献する。
【００１７】
銅粉末は、球形の粉末粒子からなることが好ましい。これによれば、導電性ペーストの乾燥塗膜中のガラス比率を低減することができるので、ガラス含有量を少なくすることができ、その結果、外部電極を緻密化することができる。したがって、たとえば平面寸法が０．２ｍｍ×０．１ｍｍといった超小型のチップ型セラミック電子部品においても、チップ型セラミック電子部品における部品本体のセラミック面に対する外部電極の固着性能をそれほど低下させることなく、外部電極と内部電極との間で良好な導通性を実現することができる。
【００１８】
なお、銅粉末の粒子径を、たとえば３００ｎｍとするより、たとえば１００ｎｍというように、より小さくした方が、上述した外部電極と内部電極との間での導通性がより良好になり、また、上述した外部電極の固着性能をより高くすることができる。
【００１９】
銅粉末は、気相法によって製造されることが好ましい。気相法によれば、前述したように、粒子径が３００ｎｍ以下で、粒子径／結晶子径が３．８以下である、銅粉末を容易に製造することができる。また、気相法によれば、銅粉末の粉末粒子の内部に、不純物を含まないか、ほとんど含まないようにすることができる。特に、不純物として塩素を含む場合には、塩素イオン量として０．０１質量％以下しか含まないようにすることができる。なお、この塩素イオン量は燃焼イオンクロマトグラフィー法で測定した値である。また、不純物としてイオウを含む場合には、イオウ量として０．００２質量％以下しか含まないようにすることができる。なお、このイオウ量は高周波誘導結合プラズマ発光分光分析法（ＩＣＰ−ＡＥＳ）で測定した値である。
【００２０】
他方、ガラス粉末は、導電性ペーストにおける無機成分の合計体積、すなわち、銅粉末およびガラス粉末の合計体積に占める体積割合が３５体積％以下とされ、好ましくは、１０体積％以上かつ２５体積％以下とされる。ガラス粉末の体積割合がたとえば上限の３５体積％とされた場合には、銅粉末の粒子径がたとえば１００ｎｍ以下であれば問題ないが、銅粉末の粒子径がたとえば３００ｎｍとされると、内部電極に対する、外部電極のコンタクト性能が劣化することがある。したがって、上述のように、ガラス粉末の体積割合は、１０体積％以上かつ２５体積％以下であることが好ましい。
【００２１】
好ましくは、ガラス粉末の粒子径は１．０μｍ以下に選ばれる。ガラス粉末の粒子径についても、銅粉末の場合と同様、ガラス粉末の表面をＳＥＭにて撮影し、画像解析ソフトを用いて求められたものである。
【００２２】
また、ガラス粉末は、Ｂ−Ｓｉ系ガラスからなることが好ましい。この場合、Ｂ−Ｓｉ系ガラスは、添加元素として、ＢａまたはＳｒを含んでいてもよい。
【００２３】
導電性ペーストは、前述したように、適量の樹脂および溶剤をさらに含んでいる。樹脂としては、アクリル樹脂、エチルセルロース樹脂、ブチラール樹脂など、公知の樹脂が用いられる。溶剤としては、好ましくは、ターピネオールなどのアルコール系溶剤が用いられる。溶剤には、分散剤が添加されてもよい。
【００２４】
図１は、上述した導電性ペーストを用いて外部電極２が形成されたチップ型セラミック電子部品１の一部を断面図で示している。図１では、チップ型セラミック電子部品１が模式的に図示されている。したがって、図１に示した各要素の形態および各要素間の寸法比率は、実際のもの（図２参照）とは異なる場合がある。
【００２５】
チップ型セラミック電子部品１は、たとえば積層セラミックコンデンサを構成するもので、複数のセラミック層３が積層されてなる部品本体４を備えている。部品本体４は、互いに対向する第１の主面５および第２の主面６と、それらの間を接続する第１の端面７および、図示しないが、第１の端面７に対向する第２の端面とを有し、さらに、図示しないが、図１紙面に対して平行に延びかつ互いに対向する第１の側面および第２の側面を有する。
【００２６】
部品本体４の内部には、各々複数の第１の内部電極９および第２の内部電極１０が、隣り合うものの間に特定のセラミック層３を介在させながら、セラミック層３の積層方向に沿って交互に配置されている。第１の内部電極９は、図示した第１の端面７にまで引き出されている。他方、第２の内部電極１０は、図示しない第２の端面にまで引き出されている。内部電極９および１０は、導電成分としてニッケルを含んでいる。
【００２７】
図示した外部電極、すなわち第１の外部電極２は、部品本体４の第１の端面７に形成され、第１の内部電極９と電気的に接続されている。図示しないが、第１の外部電極２に対向するように形成される第２の外部電極は、部品本体４の第２の端面に形成され、第２の内部電極１０と電気的に接続されている。第１の外部電極２と第２の外部電極とは実質的に同様の構成を有している。したがって、以下には、第１の外部電極２の構成について詳細に説明し、第２の外部電極の構成については説明を省略する。
【００２８】
第１の外部電極２は、第１の端面７からこれに隣接する第１および第２の主面５および６ならびに第１および第２の側面の各一部にまで延びるように形成されている。このような形態の外部電極２を形成するため、前述した導電性ペーストをディップ法などにより部品本体４の所定の部分に付与することによって導電性ペースト膜が形成され、この導電性ペースト膜が焼成される。焼成工程では、たとえば７００℃というように、７５０℃以下の温度が適用される。
【００２９】
上述の焼成工程を実施したとき、導電性ペースト膜における、第１の端面７での第１の内部電極９の露出端近傍では、内部電極９に含まれるニッケルと導電性ペーストに含まれる銅とが相互に拡散し、外部電極２中にＮｉ−Ｃｕ合金層１１が形成される。Ｎｉ−Ｃｕ合金層１１には、空隙はなく、ガラスがほぼ存在しないことが好ましい。Ｎｉ−Ｃｕ合金層１１は、複数の第１の内部電極９を互いに電気的に接続するように機能し、外部電極２と内部電極９とのコンタクト性能の向上に寄与し、また、外部電極２による水分シール性の向上にも寄与する。
【００３０】
また、上記Ｎｉ−Ｃｕ合金層１１が形成された領域以外の領域であって、外部電極２における部品本体４と接する領域では、導電性ペーストに含まれるガラス粉末に由来するガラス層１２が形成される。ガラス層１２は、図１に示すように、連続した層となっていることが好ましいが、一部において途切れていてもよい。ガラス層１２は、部品本体４に対する外部電極２の固着性能の向上に寄与する。
【００３１】
図２は、図１に示したチップ型セラミック電子部品１に相当する実際の試料を撮影した顕微鏡写真を示している。図２では、図１に示した外部電極２および部品本体４に相当する部分が撮影されている。特に引出し線をもって示すことはしないが、図２において、部品本体４中に第１および第２の内部電極９および１０が存在していることが認められる。図２の顕微鏡写真において、外部電極２中の黒っぽい筋または斑点はガラスの存在によるものである。
【００３２】
外部電極２における、部品本体４での第１の内部電極９の露出端近傍には、Ｎｉ−Ｃｕ合金層１１が形成されている。Ｎｉ−Ｃｕ合金層１１には、空隙はなく、ガラスがほぼ存在しないことが認められる。また、上記Ｎｉ−Ｃｕ合金層１１が形成された領域以外の領域であって、外部電極２における部品本体４と接する領域では、筋状に延びるガラス層１２が形成されている。
【００３３】
さらに、図２に示したチップ型セラミック電子部品１の外部電極２には、ブリスタ不具合を確認することができないことに注目すべきである。
【００３４】
［実験例］
次に、この明細書において開示された導電性ペーストを用いて実施した実験例について説明する。
【００３５】
導電性ペーストに含まれる銅粉末については、気相法で製造されたものであって、後掲の表に示す所定の粒子径および所定の結晶子径を有する球形の粉末粒子からなるものを製造業者から入手した。銅粉末の粒子径については、銅粉末表面をＳＥＭで撮影し、画像解析ソフトを用いて、粒子径５００点の平均値Ｄ50を求め、これを粒子径とした。結晶子径については、ブルカー製のＸ線回折装置「D8 Advance」を用いて結晶性を測定し、この測定値からブルカー製の専用ソフト「TOPAS」により、結晶子径を算出した。
【００３６】
導電性ペーストに含まれるガラス粉末については、粒子径が１．０μｍ以下であって、Ｂ−Ｓｉ−Ｂａ系ガラスからなるものを用意した。
【００３７】
上述した銅粉末およびガラス粉末に、適量のアクリル樹脂およびターピネオールを加え、混合することによって、導電性ペーストを得た。
【００３８】
また、導電性ペーストを、後掲の表に示すように、「ブリスタ」、「コンタクト性能」および「固着性能」の各項目について評価した。
【００３９】
「ブリスタ」は、ブリスタ不具合の発生の有無を評価したものである。より具体的には、平面寸法が０．６ｍｍ×０．３ｍｍの部品本体の両端部に導電性ペーストをディップ法により付与し、７２０℃の温度で焼成して、外部電極を形成した。ここで、焼成後の外部電極の、部品本体の端面上での厚みが、後述するように、３０μｍまたは５０μｍとなるようにした。１００個の部品本体について外観観察を行ない、１個でもブリスタ不具合が発生したものがあれば、不良と判定し、後掲の表では「×」で示した。
【００４０】
「コンタクト性能」は、外部電極と内部電極とのコンタクト性能を評価したものである。より具体的には、平面寸法が０．２ｍｍ×０．１ｍｍの部品本体の両端部に導電性ペーストをディップ法により付与し、７２０℃の温度で焼成して、外部電極を形成して、静電容量１０ｎＦの積層セラミックコンデンサとなる試料を得た。次に、試料となる積層セラミックコンデンサに対して、温度１５０℃を１時間印加した後、さらに２４時間経過後に初期容量を測定した。次いで、試料となる積層セラミックコンデンサを、定格電圧の２倍の印加電圧１２．６Ｖで５秒間充電した後、金属容器の上に静置し、０オーム下で内部にたまった電子を放電した。その後、再度、試料となる積層セラミックコンデンサに対して、温度１５０℃を１時間印加した後、さらに２４時間経過後に容量を測定した。この容量が前述の初期容量に比べて５％以上低下した試料が２０個中いくつあるかを数えた。後掲の表において、この数が２個以上であれば「×」と表示し、１個であれば「△」と表示し、０個であれば「○」と表示した。
【００４１】
「固着性能」は、外部電極の部品本体に対する固着性能を評価したものである。より具体的には、平面寸法が０．２ｍｍ×０．１ｍｍの部品本体の両端部に導電性ペーストをディップ法により付与し、７２０℃の温度で焼成して、外部電極を形成した後、さらに外部電極にＳｎめっきを施し、試料となる積層セラミックコンデンサを作製した。次に、図３に示すように、基板２１上に積層セラミックコンデンサ２２の部品本体２３を立てた状態で配置し、下側の外部電極２４にはんだ２５を付与することによって、積層セラミックコンデンサ２２を基板２１に固定した。この状態で、矢印２６で示すように、上側の外部電極２７を横押しした。この横押しによって生じる破壊モードを、
（１）基板２１とはんだ２５との界面での剥離、
（２）はんだ２５と外部電極２４上のめっき膜との界面での剥離、
（３）外部電極２４と部品本体２３との界面での剥離、および
（４）部品本体２３の割れ、
に４つに分類した。試料数１０個について、１個でも（３）の破壊モードに遭遇したものがあれば、不良と判定し、後掲の表において「×」と表示した。
【００４２】
（実験例１）
実験例１では、表１に示すような「粒子径」、「結晶子径」および「粒子径／結晶子径」を有する銅粉末を含む導電性ペーストを用いて外部電極を形成した。また、導電性ペースト中の銅粉末およびガラス粉末の合計体積に占めるガラス粉末の体積割合は２５体積％とした。実験例１では、焼成後の外部電極の、部品本体の端面上での厚みが３０μｍとなるようにした。
【００４３】
【表１】
2019200896.tif 000003
【００４４】
表１において、試料１、２および４が、この発明の範囲内にあるもので、銅粉末は、「粒子径」が３００ｎｍ以下で、「粒子径／結晶子径」が１．０を超えかつ３．８以下であるという条件を満たしているので、「ブリスタ」、「コンタクト性能」および「固着性能」について「○」の評価となっている。
【００４５】
これに対して、試料３では、銅粉末の「粒子径／結晶子径」が３．８を超える１０．０であるので、「ブリスタ」について「×」の評価となっている。
【００４６】
また、試料５では、銅粉末の「粒子径／結晶子径」が３．８を超える６．０であるので、「ブリスタ」について「×」の評価となっている。試料５では、銅粉末の「粒子径」が３００ｎｍというように、試料２の場合の１００ｎｍより大きいため、さらに「固着性能」について「×」の評価となっている。
【００４７】
また、試料６では、銅粉末の「粒子径」が３００ｎｍを超える５００ｎｍであり、「粒子径／結晶子径」が３．８を超える５．０であるので、「ブリスタ」、「コンタクト性能」および「固着性能」について「×」の評価となっている。
【００４８】
また、試料７では、銅粉末の「粒子径／結晶子径」が１．０を超えかつ３．８以下であるという条件を満たしているが、「粒子径」が３００ｎｍを超える５００ｎｍであるので、「ブリスタ」、「コンタクト性能」および「固着性能」について「×」の評価となっている。
【００４９】
（実験例２）
実験例２では、表２に示すような「粒子径」、「結晶子径」および「粒子径／結晶子径」を有する銅粉末を含む導電性ペーストを用いて外部電極を形成した。また、導電性ペースト中の銅粉末およびガラス粉末の合計体積に占めるガラス粉末の体積割合は、実験例１の場合と同様、２５体積％とした。実験例２では、焼成後の外部電極の、部品本体の端面上での厚みは、実験例１の場合より厚く、５０μｍとなるようにした。外部電極の厚みがより厚くなるほど、ブリスタ不具合が発生するリスクがより高まることが推測される。
【００５０】
【表２】
2019200896.tif 000004
【００５１】
表２において、試料１１〜１８のすべてが３００ｎｍ以下の「粒子径」である。また、試料１１〜１８のうち、試料１４を除く試料１１〜１３および１５〜１８については、銅粉末は、「粒子径／結晶子径」が１．０を超えかつ３．８以下であるという条件を満たしており、この発明の範囲内にある。
【００５２】
しかしながら、この発明の範囲内にある試料１１〜１３および１５〜１８のうち、試料１１および１７については、「ブリスタ」の評価が「×」となっている。これは、銅粉末の「粒子径／結晶子径」が、試料１２、１３、１５、１６および１８では、１．１以上かつ２．０以下の範囲にあるのに対し、試料１１および１７では、１．１以上かつ２．０以下の範囲から外れ、それぞれ、３．３および３．０となっているためであると考えられる。
【００５３】
このことから、外部電極の厚みがより厚くなるほど、ブリスタ不具合が発生するリスクがより高まるため、銅粉末の「粒子径／結晶子径」を、１．０を超えかつ３．８以下の範囲より狭めて、１．１以上かつ２．０以下の範囲にすることが望ましいことがわかる。
【００５４】
すなわち、銅粉末の「粒子径／結晶子径」を１．１以上かつ２．０以下の範囲に狭めた試料１２、１３、１５、１６および１８では、外部電極の厚みが５０μｍと厚くなっても、「ブリスタ」の評価が「○」となっている。
【００５５】
（実験例３）
実験例３では、表３に示すような「粒子径」、「結晶子径」および「粒子径／結晶子径」を有する銅粉末を含む導電性ペーストを用いて外部電極を形成した。また、実験例３では、実験例１の場合と同様、焼成後の外部電極の、部品本体の端面上での厚みが３０μｍとなるようにした。
【００５６】
実験例３では、導電性ペースト中の銅粉末およびガラス粉末の合計体積に占めるガラス粉末の体積割合を、表３の「ガラス比率」に示すように、５〜３５体積％の範囲で変更した。
【００５７】
【表３】
2019200896.tif 000005
【００５８】
まず、銅粉末の「粒子径」に注目すると、試料２９〜３１は、３００ｎｍを超える５００ｎｍである点で、この発明の範囲外である。そのため、「コンタクト性能」および「固着性能」の少なくとも一方の評価が「×」となっている。
【００５９】
他方、試料２１〜２８は、この発明の範囲内にあるもので、銅粉末は、「粒子径」が３００ｎｍ以下で、「粒子径／結晶子径」が１．０を超えかつ３．８以下であるという条件を満たしている。表３では表示していないが、これら試料２１〜２８では、ブリスタ不具合は生じなかった。
【００６０】
しかしながら、試料２１〜２８の中で、「コンタクト性能」および「固着性能」の各評価がともに「○」となっているのは、試料２２〜２４、２６および２７だけである。試料２２〜２４、２６および２７における「ガラス比率」に注目すると、「ガラス比率」は１０〜２５体積％の範囲に入っている。
【００６１】
これに対して、「ガラス比率」が１０体積％未満のそれぞれ５体積％および７体積％である試料２１および２５では、「固着性能」の評価が「×」となっている。「固着性能」の評価が「×」となったのは、「ガラス比率」が比較的低いためであるが、「ガラス比率」が試料２１の５体積％より多い７体積％の試料２５でも「固着性能」が「×」と評価されたのは、銅粉末の「粒子径」が試料２１の１００ｎｍより大きい３００ｎｍであったためであると推測される。
【００６２】
また、「ガラス比率」が２５体積％を超える３５体積％である試料２８では、「コンタクト性能」の評価が「△」となっている。他方、「ガラス比率」が同じく３５体積％である試料２４では、「コンタクト性能」の評価が「○」となっている。これは、「ガラス比率」を比較的多い３５体積％としたとき、試料２４のように、銅粉末の「粒子径」が１００ｎｍと比較的小さければ問題ないが、試料２８のように、銅粉末の「粒子径」が３００ｎｍと比較的大きくなると「コンタクト性能」が劣化してしまう懸念があることを示している。見方を変えると、「ガラス比率」が比較的多い３５体積％であっても、銅粉末の「粒子径」を１００ｎｍと比較的小さくすれば、良好なコンタクト性能が得られることを示している。
【００６３】
以上、この発明に係る導電性ペーストが外部電極形成に適用されるチップ型セラミック電子部品として、主に積層セラミックコンデンサを例示して説明したが、当該導電性ペーストは、他のチップ型セラミック電子部品の外部電極形成のためにも用いることができる。
【符号の説明】
【００６４】
１  チップ型セラミック電子部品
２  外部電極
４  部品本体
９，１０  内部電極
１１  Ｎｉ−Ｃｕ合金層
１２  ガラス層
【図１】
2019200896.tif 000006
【図２】
2019200896.tif 000007
【図３】
2019200896.tif 000008