(57)【要約】【課題】高周波電力増幅において、より高効率動作が可能な半導体装置を提供する。【解決手段】基板の上に、相互に並列に接続された複数の単位トランジスタが形成されている。さらに、基板の上にグランド用バンプが設けられている。複数の単位トランジスタごとに配置された第１容量素子が、単位トランジスタの出力電極とグランド用バンプとを接続する。【選択図】図１
2019114763.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に形成され、出力信号が取り出される出力電極、入力信号が与えられる入力電極、及び共通電極を含み、相互に並列に接続された複数の単位トランジスタと、
前記基板の上に設けられたグランド用バンプと、
複数の前記単位トランジスタごとに配置され、前記単位トランジスタの前記出力電極と、前記グランド用バンプとを接続する第１容量素子と
を有する半導体装置。
【請求項２】
平面視において、複数の前記第１容量素子が前記グランド用バンプの内側に配置されている請求項１に記載の半導体装置。
【請求項３】
複数の前記第１容量素子を並列に接続した合成容量は５ｐＦ以下である請求項１または２に記載の半導体装置。
【請求項４】
さらに、複数の前記単位トランジスタごとに配置され、前記単位トランジスタの前記入力電極と、前記グランド用バンプとを接続する第２容量素子を有する請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
前記単位トランジスタの前記出力電極から前記第１容量素子を経由して前記グランド用バンプまでの電流路と前記グランド用バンプとが持つインダクタンス成分と、前記第１容量素子のキャパシタンスとが、高調波終端用の直列共振回路を構成している請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
さらに、
前記基板の上に形成されて複数の前記単位トランジスタを覆う絶縁膜と、
前記絶縁膜の上に形成され、前記絶縁膜に設けられた複数の第１開口を通して複数の前記単位トランジスタの前記共通電極に接続されたグランド配線と、
前記絶縁膜の上に形成されて前記グランド配線を覆う保護膜と
を有し、
前記グランド用バンプは、前記保護膜の上に配置され、前記保護膜に設けられた複数の第２開口を通して前記グランド配線に接続されており、
平面視において複数の前記第２開口は前記グランド用バンプの内側に配置されている請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１容量素子は、平面視において前記第２開口と重なっている請求項６に記載の半導体装置。
【請求項８】
複数の前記単位トランジスタの各々は、コレクタ層、ベース層、及びエミッタ層を含むバイポーラトランジスタであり、
前記第２開口の各々は、平面視において、エミッタ電流が流れる領域から前記第１容量素子が配置された領域まで連続している請求項６または７に記載の半導体装置。
【請求項９】
複数の前記第１容量素子のキャパシタンスがほぼ同一であり、複数の前記単位トランジスタの前記出力電極から前記第１容量素子を経由して前記グランド用バンプに至る電流路の持つインダクタンス成分がほぼ同一である請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
平面視において、複数の前記単位トランジスタ間で、前記出力電極と前記第１容量素子との相対位置関係が同一である請求項９に記載の半導体装置。
【請求項１１】
複数の前記第１容量素子のキャパシタンスがほぼ同一であり、複数の前記単位トランジスタが複数のグループに分類されており、前記グループの各々に複数の前記単位トランジスタが属しており、同一の前記グループに属する前記単位トランジスタの前記出力電極から前記第１容量素子を経由して前記グランド用バンプに至る電流路の持つインダクタンス成分がほぼ同一である請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１２】
平面視において、同一の前記グループ内で、前記出力電極と前記第１容量素子との相対位置関係が同一であり、異なる前記グループ間では、前記出力電極と前記第１容量素子との相対位置関係が異なっている請求項１１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
携帯端末に搭載される主要部品の一つに高周波電力増幅器がある。携帯端末の伝送容量の大容量化のために、複数の周波数バンドを扱う技術、例えばキャリアアグリゲーション等の技術が注目されている。扱う周波数帯の増大に付随して、携帯端末の無線周波数用のパワーアンプ、フィルタ、スイッチ等を含むフロントエンドの回路構成が複雑になる。
【０００３】
さらに、第５世代移動通信システムでは、サブ６ＧＨｚの周波数帯と１０ＧＨｚ以上の周波数帯とを利用するためにフロントエンドの回路構成がより複雑になる。フロントエンドの回路構成が複雑化すると電力増幅器の負荷損失が増大するため、電力増幅器には、複数の周波数帯への対応の他に、高出力化が求められる。
【０００４】
下記の非特許文献１に、高効率のＦ級増幅動作を行うパワーアンプが開示されている。Ｆ級増幅動作においては、負荷インピーダンスが偶数次高調波で０（ショート）、奇数次高調波で無限大（オープン）になるように整合回路を調整する。非特許文献１に、２次高調波の負荷インピーダンスをショートにし、３次高調波の負荷インピーダンスをオープンにする直列共振回路が開示されている。また、２次高調波の負荷インピーダンスをオープンにし、３次高調波の負荷インピーダンスをショートにして高効率を達成することも可能であり、このような増幅動作は、逆Ｆ級増幅動作と呼ばれる。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】IEEE Trans. on Microwave Theory and Techniques, Vol.56, No.1, January 2008
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高出力を得るために、複数の単位トランジスタを並列に接続して出力段のトランジスタを構成する場合がある。例えば、複数の単位トランジスタが基板に形成され、各単位トランジスタのコレクタが共通の出力配線に接続される。Ｆ級増幅動作または逆Ｆ級増幅動作のための直列共振回路が、この出力配線に接続される。複数の単位トランジスタを有する高周波増幅回路について本願発明者らが行ったシミュレーションによると、出力配線の持つインダクタンス成分が高効率動作の妨げになっていることが判明した。
【０００７】
本発明の目的は、高周波電力増幅において、より高効率動作が可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一観点による半導体装置は、
基板の上に形成され、出力信号が取り出される出力電極、入力信号が与えられる入力電極、及び共通電極を含み、相互に並列に接続された複数の単位トランジスタと、
前記基板の上に設けられたグランド用バンプと、
複数の前記単位トランジスタごとに配置され、前記単位トランジスタの前記出力電極と、前記グランド用バンプとを接続する第１容量素子と
を有する。
【発明の効果】
【０００９】
第１容量素子のキャパシタンスと、単位トランジスタからグランド用バンプに至る電流路及びグランド用バンプのインダクタンス成分とが、高調波終端用の直列共振回路として機能する。第１容量素子が単位トランジスタごとに設けられているため、複数の単位トランジスタからそれぞれ直列共振回路を見たときの共振周波数を均一にすることが可能になる。例えば、高調波終端用の直列共振回路の共振周波数を均一にすることにより、電力増幅回路を高効率で動作させることができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、第１実施例による半導体装置の等価回路図である。
【図２】図２は、第１実施例による半導体装置の平面図である。
【図３】図３は、第１実施例による半導体装置の１つの単位トランジスタ及びその近傍を拡大した平面図である。
【図４】図４は、図３の一点鎖線４−４における断面図である。
【図５】図５は、図３の一点鎖線５−５における断面図である。
【図６】図６Ａは、第１実施例による半導体装置の単位トランジスタから負荷側を見たときの通過特性｜Ｓ（２，１）｜のシミュレーション結果を示すグラフであり、図６Ｂは、負荷インピーダンスのシミュレーション結果をスミスチャート上に示したグラフである。
【図７】図７Ａは、第１実施例による半導体装置の出力電力と利得との関係のシミュレーション結果を示すグラフであり、図７Ｂは、図７Ａの一部分を拡大したグラフである。
【図８】図８は、第２実施例による半導体装置の１つの単位トランジスタ及びその周辺部分の平面図である。
【図９】図９は、第３実施例による半導体装置の等価回路図である。
【図１０】図１０は、第３実施例による半導体装置の平面図である。
【図１１】図１１は、第４実施例による半導体装置の平面図である。
【図１２】図１２は、第４実施例による半導体装置の断面図である。
【図１３】図１３は、第５実施例による半導体装置の平面図である。
【図１４】図１４Ａは、第５実施例による半導体装置の等価回路図であり、図１４Ｂは、第１グループに属する直列共振回路及び第２グループに属する直列共振回路の減衰量の周波数依存性の一例を示すグラフである。
【図１５】図１５は、第５実施例の変形例による半導体装置の平面図である。
【図１６】図１６は、第６実施例による半導体装置の平面図である。
【図１７】図１７は、第６実施例の変形例による半導体装置の平面図である。
【図１８】図１８は、第６実施例の他の変形例による半導体装置の平面図である。
【図１９】図１９は、第６実施例のさらに他の変形例による半導体装置の平面図である。
【図２０】図２０Ａは、第７実施例による半導体装置の平面図であり、図２０Ｂは、第１グループに属する直列共振回路、第２グループに属する直列共振回路、及び第３グループに直列共振回路の減衰量の周波数依存性の一例を示すグラフである。
【図２１】図２１は、第７実施例の変形例による半導体装置の平面図である。
【図２２】図２２は、第７実施例の他の変形例による半導体装置の平面図である。
【図２３】図２３は、参考例による半導体装置の等価回路図である。
【図２４】図２４Ａ及び図２４Ｂは、それぞれ参考例による半導体装置の単位トランジスタから出力配線を通して直列共振回路を見たときの通過特性｜Ｓ（２，１）｜のシミュレーション結果を示すグラフ、及び負荷インピーダンスのシミュレーション結果をスミスチャート上に示したグラフである。
【発明を実施するための形態】
【００１１】
本願発明の実施例について説明する前に、図２３、図２４Ａ、及び図２４Ｂを参照して、参考例による半導体装置について説明する。
【００１２】
図２３は、参考例による半導体装置の等価回路図である。参考例による半導体装置は、複数の単位トランジスタ２０を含む。ここで、トランジスタを構成する必要最小限の構成を持つ要素を「単位トランジスタ」と呼ぶ。複数の単位トランジスタ２０の各々のエミッタが、インダクタンス成分を持つエミッタ配線３１Ｅを介して接地されている。単位トランジスタ２０のベースは、それぞれ入力容量素子２２を介して共通の入力配線４０に接続されている。入力配線４０を介して単位トランジスタ２０に高周波入力信号ＲＦｉｎが供給される。さらに、単位トランジスタ２０のベースは、バラスト抵抗素子２３を介して共通のベースバイアス配線４５に接続されている。ベースバイアス配線４５及びバラスト抵抗素子２３を介して単位トランジスタ２０のベースに、ベースバイアスＶｂｂが供給される。
【００１３】
単位トランジスタ２０のコレクタは、共通の出力配線５０に接続されている。出力配線５０の一端が出力端子５５に接続されている。増幅された出力信号ＲＦｏｕｔが出力端子５５から出力される。出力配線５０の、出力端子５５の近傍（右端）に、高調波終端用の直列共振回路５６が接続されている。出力配線５０はインダクタンス成分Ｌ２を持つ。図２３における直列共振回路５６は、インダクタンスと容量とで構成されている。一方、５ＧＨｚ以上の周波数においては、一端接地分布定数線路に容量が接続された構成でも、直列共振回路として働く。
【００１４】
単位トランジスタ２０から直列共振回路５６までの出力配線５０の長さは、単位トランジスタ２０ごとに異なる。このため、単位トランジスタ２０から直列共振回路５６までの出力配線５０の持つインダクタンス成分Ｌ２も、単位トランジスタ２０ごとに異なる。
【００１５】
複数の単位トランジスタ２０を含む電力増幅回路を逆Ｆ級増幅動作させるためには、高周波入力信号ＲＦｉｎの３次高調波の負荷インピーダンスをショートにする必要がある。ところが、単位トランジスタ２０ごとに出力配線５０のインダクタンス成分Ｌ２が異なるため、インダクタンス成分Ｌ２と直列共振回路５６とからなる周波数特性も、単位トランジスタ２０ごとに異なってしまう。インダクタンス成分Ｌ２が異なる場合の直列共振回路５６の周波数特性をシミュレーションによって評価した。次に、シミュレーションによる評価結果について説明する。
【００１６】
図２４Ａは、単位トランジスタ２０から出力配線５０を通して直列共振回路５６を見たときの通過特性｜Ｓ（２，１）｜のシミュレーション結果を示すグラフである。
【００１７】
図２４Ａの横軸は周波数を単位「ＧＨｚ」で表し、縦軸は通過特性｜Ｓ（２，１）｜を単位ｄＢで表す。通過特性｜Ｓ（２，１）｜の負の値が大きいほど、減衰量が大きいことを意味する。単位トランジスタ２０から直列共振回路５６までの出力配線５０（図２３）の長さが異なる３通りの場合についてシミュレーションを行った。図２４Ａに示した曲線ａ、ｂ、ｃは、それぞれ図２３において右端、中央、及び左端の単位トランジスタ２０から直列共振回路５６側を見たときの通過特性｜Ｓ（２，１）｜を示す。右端の単位トランジスタ２０から直列共振回路５６までの出力配線５０の長さはほぼ０である。単位トランジスタ２０が左端に近いほど、単位トランジスタ２０から直列共振回路５６までの出力配線５０が長くなり、インダクタンス成分Ｌ２が大きくなる。
【００１８】
単位トランジスタ２０から直列共振回路５６までの出力配線５０が長くなるに従って、通過特性｜Ｓ（２，１）｜が極小値を示す周波数が低下していることがわかる。ある特定の周波数に着目した場合には、出力配線５０の長さによって減衰量が大きく変動することがわかる。例えば、周波数５．１３ＧＨｚにおける通過特性｜Ｓ（２，１）｜は、出力配線５０を長くすると、−７．４ｄＢ（三角記号ｍ１）、−１４．５ｄＢ（三角記号ｍ３）、−２１．８ｄＢ（三角記号ｍ５）に変化する。また、周波数５．９４ＧＨｚにおける通過特性｜Ｓ（２，１）｜は、−１７．６ｄＢ（三角記号ｍ２）、−１５．２ｄＢ（三角記号ｍ４）、−７．０ｄＢ（三角記号ｍ６）に変化する。
【００１９】
図２４Ｂは、単位トランジスタ２０から出力配線５０を通して直列共振回路５６を見たときの負荷インピーダンスＺＬのシミュレーション結果をスミスチャート上に示したグラフである。図２４Ｂ中の太い実線は、周波数を１ＧＨｚから１０ＧＨｚまで変化させたときの負荷インピーダンスＺＬの軌跡を示す。出力配線５０の長さが異なっても、負荷インピーダンスＺＬの軌跡はほぼ重なっている。
【００２０】
周波数５．５ＧＨｚにおいて、中央の単位トランジスタ２０から直列共振回路５６を見たときの負荷インピーダンスＺＬは、三角記号ｍ９の位置に相当し、ほぼショートインピーダンス（インピーダンスの値が０付近）の状態が実現されている。
【００２１】
周波数５．１３ＧＨｚにおいて、右端及び左端の単位トランジスタ２０から直列共振回路５６を見たときの負荷インピーダンスＺＬは、それぞれ三角記号ｍ７及び三角記号ｍ１０の位置に相当する。周波数５．１３ＧＨｚにおいては、左端の単位トランジスタ２０に対してほぼショートインピーダンスの状態が実現されている。ところが、右端の単位トランジスタ２０に対して、ショートインピーダンスの状態が実現されているとはいえない。
【００２２】
周波数５．９４ＧＨｚにおいて、右端及び左端の単位トランジスタ２０から直列共振回路５６を見たときの負荷インピーダンスＺＬは、それぞれ三角記号ｍ８及び三角記号ｍ１１の位置に相当する。周波数５．１３ＧＨｚにおいては、右端の単位トランジスタ２０に対してほぼショートインピーダンスの状態が実現されている。ところが、左端の単位トランジスタ２０に対して、ショートインピーダンスの状態が実現されているとはいえない。
【００２３】
例えば、３次高調波の周波数が５ＧＨｚ以上６ＧＨｚ以下の範囲であるとき、単位トランジスタ２０の位置によって、３次高調波に対する通過特性｜Ｓ（２，１）｜及び負荷インピーダンスＺＬが無視できない程度異なってしまうことがわかる。複数の単位トランジスタ２０を含む増幅回路に逆Ｆ級増幅動作を行わせる場合、すべての単位トランジスタ２０において、３次高調波に対する通過特性｜Ｓ（２，１）｜及び負荷インピーダンスＺＬを均一にすることが望まれる。ところが、３次高調波が５ＧＨｚ以上となるような信号を逆Ｆ級増幅動作により増幅する場合、出力配線５０のインダクタンス成分が無視できないため、３次高調波に対する通過特性｜Ｓ（２，１）｜及び負荷インピーダンスＺＬを均一にすることは困難である。以下に説明する各実施例では、複数の単位トランジスタ２０において、例えば３次高調波に対する通過特性｜Ｓ（２，１）｜及び負荷インピーダンスＺＬを均一に近づけることができる。
【００２４】
［第１実施例］
次に、図１から図７Ｂまでの図面を参照して、第１実施例による半導体装置について説明する。
【００２５】
図１は、第１実施例による半導体装置の等価回路図である。第１実施例による半導体装置は、相互に並列に接続された複数の単位トランジスタ２０を含む。単位トランジスタ２０の各々はヘテロ接合バイポーラトランジスタ（ＨＢＴ）であり、コレクタ、ベース、及びエミッタを有する。ベースは、入力信号が与えられる入力電極に接続され、コレクタは、出力信号が取り出される出力電極に接続され、エミッタは、入力側及び出力側で共通の共通電極に接続される。
【００２６】
複数の単位トランジスタ２０の各々のエミッタが、エミッタ配線及びグランド用バンプ３３を介して接地されている。単位トランジスタ２０の各々について、エミッタ配線及びグランド用バンプ３３は、ほぼ同一のインダクタンス成分Ｌ１を持つ。
【００２７】
複数の単位トランジスタ２０のベースは、それぞれ入力容量素子２２を介して共通の入力配線４０に接続されるとともに、バラスト抵抗素子２３を介して共通のベースバイアス配線４５に接続されている。高周波入力信号ＲＦｉｎが、入力配線４０及び入力容量素子２２を介して単位トランジスタ２０の各々のベースに入力される。ベースバイアスＶｂｂが、ベースバイアス配線４５及びバラスト抵抗素子２３を介して単位トランジスタ２０の各々のベースに供給される。
【００２８】
単位トランジスタ２０の各々のコレクタが、共通の出力配線５０に接続されている。出力配線５０は、その端部において出力端子５５に接続されている。単位トランジスタ２０の各々により増幅された出力信号ＲＦｏｕｔが出力配線５０を経由して出力端子５５から出力される。出力配線５０はインダクタンス成分Ｌ２を持つ。
【００２９】
単位トランジスタ２０の各々のコレクタとグランド用バンプ３３との間に、第１容量素子２１が接続されている。複数の第１容量素子２１のキャパシタンスＣ１は、ほぼ同一である。単位トランジスタ２０の各々のコレクタは、第１容量素子２１のキャパシタンスＣ１、及びエミッタ配線とグランド用バンプ３３とが持つインダクタンス成分Ｌ１とで構成される直列共振回路２５を介して接地される。この直列共振回路２５が、単位トランジスタ２０から出力される高調波を終端する高調波終端用の直列共振回路として機能する。
【００３０】
図２は、第１実施例による半導体装置の平面図である。複数の単位トランジスタ２０が半導体からなる基板の表面に一列に並んで配置されている。図２では、一列に並ぶ単位トランジスタ２０が１６個である例を示したが、単位トランジスタ２０はその他の個数でもよい。複数の単位トランジスタ２０の配列方向をｘ軸方向とし、基板表面の法線方向をｚ軸の正方向とするｘｙｚ直交座標系を定義する。
【００３１】
図３は、１つの単位トランジスタ２０及びその近傍を拡大した平面図である。単位トランジスタ２０の各々は、エミッタ電極（共通電極）３０Ｅ、ベース電極（入力電極）３０Ｂ、及びコレクタ電極（出力電極）３０Ｃを含む。エミッタ電極３０Ｅ、ベース電極３０Ｂ、及びコレクタ電極３０Ｃに、それぞれ１層目のエミッタ配線３１Ｅ、ベース配線３１Ｂ、及びコレクタ配線３１Ｃが接続されている。図３において、１層目のエミッタ配線３１Ｅ、ベース配線３１Ｂ、コレクタ配線３１Ｃ、及び１層目の他の導体パターンにハッチングを付している。
【００３２】
エミッタ電極３０Ｅはｙ軸方向に長い長方形の平面形状を有する。ベース電極３０Ｂは、平面視において、エミッタ電極３０Ｅを、ｘ軸方向の両側及びｙ軸方向の片側（ｙ軸の正の側）の三方向からＵ字状に囲んでいる。１つの単位トランジスタ２０に対して一対のコレクタ電極３０Ｃが設けられ、一対のコレクタ電極３０Ｃは、ベース電極３０Ｂをｘ軸方向に挟むように配置されている。ｘ軸方向に関して両端に配置されたコレクタ電極３０Ｃ以外のコレクタ電極３０Ｃは、相互に隣り合う２つの単位トランジスタ２０で共用されている。
【００３３】
１層目のエミッタ配線３１Ｅは、エミッタ電極３０Ｅとほぼ重なるように配置されている。１層目のベース配線３１Ｂは、エミッタ電極３０Ｅよりｙ軸方向の正側の箇所においてベース電極３０Ｂと重なり、重なり箇所からｙ軸の正の方向に延びている。１層目のコレクタ配線３１Ｃは、コレクタ電極３０Ｃと重なり、重なり箇所からｙ軸の負の方向に延び、出力配線５０に接続されている。出力配線５０は、コレクタ配線３１Ｃと同一の１層目の配線層に配置されており、コレクタ配線３１Ｃと一体の導体パターンで構成される。
【００３４】
１層目のエミッタ配線３１Ｅの各々と出力配線５０とによってｙ軸方向に挟まれた領域に、第１容量素子２１の下部電極２１Ｌが配置されている。下部電極２１Ｌは、１つのコレクタ配線３１Ｃ（図２においてｘ軸の正側のコレクタ配線３１Ｃ）に接続されている。下部電極２１Ｌは、１層目のコレクタ配線３１Ｃと同一の配線層に配置されており、コレクタ配線３１Ｃと一体の導体パターンで構成される。
【００３５】
図２に示すように、複数の単位トランジスタ２０及び下部電極２１Ｌと重なる位置に、ｘ軸方向に長い２層目のエミッタ配線（グランド配線）３２Ｅが配置されている。２層目のエミッタ配線３２Ｅと重なるように、２層目のエミッタ配線３２Ｅとほぼ同一の平面形状を持つグランド用バンプ３３が配置されている。第１実施例による半導体装置をプリント配線基板またはパッケージ基板に搭載すると、グランド用バンプ３３がプリント配線基板またはパッケージ基板のグランドに接続される。
【００３６】
コレクタ電極３０Ｃ（図３）から１層目のコレクタ配線３１Ｃ、第１容量素子２１を介してグランド用バンプ３３までの電流路、及びグランド用バンプ３３が、インダクタンス成分Ｌ１（図１）を持つ。第１容量素子２１のキャパシタンスＣ１と、このインダクタンス成分Ｌ１とにより、直列共振回路２５（図１）が構成される。５ＧＨｚを超える周波数領域では、グランド用バンプ３３からプリント配線基板またはパッケージ基板のグランドまでの導体部分の物理的距離が無視できなくなり、導体部分が分布定数線路として働く。その結果、キャパシタンスＣ１と分布定数線路とが直列共振回路として働く。
【００３７】
１層目の配線層に配置された下部電極２１Ｌと、２層目の配線層に配置されたエミッタ配線３２Ｅとが重なる領域に、周囲の絶縁膜より高い誘電率を持つキャパシタ誘電体膜２１Ｄが配置されている。キャパシタ誘電体膜２１Ｄは、下部電極２１Ｌと２層目のエミッタ配線３２Ｅとの間に配置されている。下部電極２１Ｌ、キャパシタ誘電体膜２１Ｄ、及びエミッタ配線３２Ｅ、グランド用バンプ３３により、第１容量素子２１が形成される。エミッタ配線３２Ｅ及びグランド用バンプ３３が、第１容量素子２１の上部電極として利用される。
【００３８】
複数の第１容量素子２１は、複数の単位トランジスタ２０の配列する方向（ｘ軸方向）と平行に配列している。複数の第１容量素子２１の配列周期は、複数の単位トランジスタ２０の配列周期と同一である。すなわち、相互に対応する単位トランジスタ２０のコレクタ電極３０Ｃと第１容量素子２１との相対位置関係は、単位トランジスタ２０と第１容量素子２１とのすべての組み合わせにおいて同一である。
【００３９】
単位トランジスタ２０の各々からｙ軸の正の方向（図２において上方向）に延びる１層目のベース配線３１Ｂが、入力容量素子２２の下部電極２２Ｌに接続されている。複数の下部電極２２Ｌは、複数の単位トランジスタ２０に対応して配置され、ｘ軸方向に配列されている。下部電極２２Ｌは、ベース配線３１Ｂと同じ１層目の配線層に配置されており、ベース配線３１Ｂと一体の導体パターンで構成される。
【００４０】
下部電極２２Ｌは、バラスト抵抗素子２３を介してベースバイアス配線４５に接続されている。ベースバイアス配線４５及びバラスト抵抗素子２３は、下部電極２２Ｌと同じ１層目の配線層に配置されている。
【００４１】
ｘ軸方向に延びる入力配線４０が、複数の下部電極２２Ｌと重なる。入力配線４０と下部電極２２Ｌとが重なる箇所に、入力容量素子２２が形成される。入力配線４０は、２層目の配線層に配置される。
【００４２】
図４は、図３の一点鎖線４−４における断面図である。半導体からなる基板６０の上にｎ型のサブコレクタ層６１、ｎ型のコレクタ層６２Ｃ、ｐ型のベース層６２Ｂ、及びｎ型のエミッタ層６２Ｅが積層されている。コレクタ層６２Ｃ、ベース層６２Ｂ、及びエミッタ層６２Ｅにより単位トランジスタ２０が構成される。単位トランジスタ２０は、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。
【００４３】
サブコレクタ層６１の上にコレクタ電極３０Ｃが配置されている。コレクタ電極３０Ｃとコレクタ層６２Ｃとの間で、サブコレクタ層６１を介してコレクタ電流が流れる。ベース層６２Ｂの上にベース電極３０Ｂが配置されている。エミッタ層６２Ｅの上にエミッタ電極３０Ｅが配置されている。コレクタ電極３０Ｃの上に１層目のコレクタ配線３１Ｃが配置されている。エミッタ電極３０Ｅの上に１層目のエミッタ配線３１Ｅが配置されている。
【００４４】
１層目のコレクタ配線３１Ｃ、エミッタ配線３１Ｅ、及び単位トランジスタ２０を、基板６０の上に形成された層間絶縁膜６５が覆う。層間絶縁膜６５の上に２層目のエミッタ配線３２Ｅが配置されている。２層目のエミッタ配線３２Ｅは、層間絶縁膜６５に設けられた開口６６内を経由し、１層目のエミッタ配線３１Ｅを介してエミッタ電極３０Ｅに接続されている。２層目のエミッタ配線３２Ｅの上に、グランド用バンプ３３が配置されている。グランド用バンプ３３には、例えば銅からなるメタルポストとその上面に配置されたはんだとを含む銅ピラーバンプ構造を用いることができる。
【００４５】
図５は、図３の一点鎖線５−５における断面図である。図５に示した断面においては、サブコレクタ層６１がイオン注入によって絶縁化されている。絶縁化されたサブコレクタ層６１の上に１層目のコレクタ配線３１Ｃ、及び下部電極２１Ｌが配置されている。１層目のコレクタ配線３１Ｃ及び下部電極２１Ｌを層間絶縁膜６５が覆う。層間絶縁膜６５のうち下部電極２１Ｌと重なる領域に開口が設けられ、この開口内に、層間絶縁膜６５より誘電率の高いキャパシタ誘電体膜２１Ｄが配置されている。層間絶縁膜６５及びキャパシタ誘電体膜２１Ｄの上に２層目のエミッタ配線３２Ｅが配置されている。２層目のエミッタ配線３２Ｅの上にグランド用バンプ３３が配置されている。
【００４６】
次に、第１実施例による半導体装置の構成を採用することにより得られる優れた効果について説明する。
【００４７】
第１実施例では、高調波終端用の直列共振回路２５（図１）が、単位トランジスタ２０ごとに配置されている。単位トランジスタ２０のコレクタ電極３０Ｃ（図３）から第１容量素子２１を介してグランド用バンプ３３に至る電流路の幾何学的形状及び寸法は、すべての単位トランジスタ２０の間でほぼ同一である。また、グランド用バンプ３３を高さ方向に流れる電流に対するインダクタンス成分も、すべての単位トランジスタ２０の間でほぼ同一である。このため、単位トランジスタ２０から直列共振回路２５を見たときのインピーダンスは、出力配線５０の長さの影響を受けず、ほぼ均一である。このため、すべての単位トランジスタ２０に対して、高調波終端用の直列共振回路２５の周波数特性を揃えることができる。
【００４８】
すべての単位トランジスタ２０に対して高調波終端用の直列共振回路２５の周波数特性を揃えるために、単位トランジスタ２０ごとに設けられた第１容量素子２１（図１）のキャパシタンスＣ１をほぼ同一に設定することが好ましい。さらに、単位トランジスタ２０ごとに存在するインダクタンス成分Ｌ１もほぼ同一にすることが好ましい。ここで、「キャパシタンスがほぼ同一」及び「インダクタンス成分がほぼ同一」とは、複数の単位トランジスタから直列共振回路２５を見たとき、入力信号の高調波の周波数領域において周波数特性がほぼ同一とみなせる程度のキャパシタンス及びインダクタンス成分のばらつきを許容する意味である。なお、単位トランジスタ２０の各々に対応する直列共振回路２５の共振周波数が、設計上の共振周波数を基準とした±３％の範囲内であれば、直列共振回路２５の周波数特性がほぼ同一であるといえる。また、ショートインピーダンスにすべき設計上の高次高調波において、単位トランジスタ２０の各々に対応する通過特性｜Ｓ（２，１）｜の最大値と最小値との差が３ｄＢ以下であるとき、直列共振回路２５の周波数特性がほぼ同一であるといえる。直列共振回路２５の周波数特性がほぼ同一であれば、キャパシタンスＣ１はほぼ同一であり、インダクタンス成分Ｌ１もほぼ同一であるといえる。
【００４９】
次に、図６Ａ及び図６Ｂを参照して、インダクタンス成分Ｌ１（図１）とキャパシタンスＣ１（図１）とを、高調波終端用の直列共振回路２５（図１）として利用するためのインダクタンス成分Ｌ１とキャパシタンスＣ１との大きさについて説明する。
【００５０】
直列共振回路２５（図１）のキャパシタンスＣ１を変化させ、インダクタンス成分Ｌ１を０とした場合の、単位トランジスタ２０から直列共振回路２５を見た通過特性｜Ｓ（２，１）｜及び負荷インピーダンスＺＬをシミュレーションにより求めた。
【００５１】
図６Ａは、通過特性｜Ｓ（２，１）｜のシミュレーション結果を示すグラフである。横軸は周波数を単位「ＧＨｚ」で表し、縦軸は通過特性｜Ｓ（２，１）｜を単位「ｄＢ」で表す。図６Ａに示した複数の曲線は、それぞれ直列共振回路２５のキャパシタンスＣ１の大きさが異なる複数の例を示している。一例として、高周波入力信号の基本周波数が２．５ＧＨｚのとき、３次高調波の周波数は７．５ＧＨｚになる。図６Ａでは、３次高調波の周波数である７．５ＧＨｚの近傍においてシミュレーションを行った結果を示している。周波数７．５ＧＨｚの近傍において、通過特性｜Ｓ（２，１）｜が極小値を示している。
【００５２】
図６Ｂは、負荷インピーダンスＺＬのシミュレーション結果をスミスチャート上に示したグラフである。周波数を１ＧＨｚから１０ＧＨｚまで変化させたときの負荷インピーダンスＺＬの軌跡を太い実線で示す。図６Ｂでは、図６Ａに示した複数の曲線に対応する負荷インピーダンスＺＬの軌跡が重なって示されている。直列共振回路２５のキャパシタンスＣ１を３．８ｐＦとし、インダクタンス成分Ｌ１を０とした場合に、３次高調波の周波数である７．５ＧＨｚにおける負荷インピーダンスＺＬを三角記号ｍ１で示す。２次高調波の周波数である５．０ＧＨｚにおける負荷インピーダンスＺＬを三角記号ｍ２で示す。
【００５３】
２次高調波に対する負荷インピーダンスに比べて、３次高調波に対する負荷インピーダンスがショート側に設定されていることがわかる。これにより、逆Ｆ級増幅動作を行う条件が満たされる。
【００５４】
上述のように、インダクタンス成分Ｌ１を０に設定した条件でも、キャパシタンスＣ１を約３．８ｐＦ程度に設定すれば、２次高調波（５ＧＨｚ）に比べて３次高調波（７．５ＧＨｚ）に対する負荷インピーダンスをショート側に設定することができる。１層目のコレクタ配線３１Ｃとグランド用バンプ３３とが持つインダクタンス成分Ｌ１は微小であり、例えば数十ｐＨ程度である。図６Ａ及び図６Ｂに示したシミュレーション結果は、インダクタンス成分Ｌ１が微小な値であっても、逆Ｆ級増幅動作を行う条件を満たすようなキャパシタンスＣ１を選択することが可能であることを示している。
【００５５】
第１実施例では複数の単位トランジスタ２０が並列に接続されているため、単位トランジスタ２０のそれぞれに接続されている第１容量素子２１のキャパシタンスＣ１を並列に接続した合成容量が３．８ｐＦ程度になるようにすればよい。一例として、合成容量が５ｐＦ以下になるように調整するとよい。１０個の単位トランジスタ２０を並列に接続する場合には、第１容量素子２１の各々のキャパシタンスＣ１を０．５ｐＦ以下にするとよい。キャパシタンスＣ１をこのように設定すると、３次高調波が７．５ＧＨｚ程度である場合、３次高調波の出力インピーダンスをショートに近付けることができる。これにより、高効率な逆Ｆ級増幅動作を実現することが可能になる。一方、基本周波数が４ＧＨｚ以上で、２次高調波が８ＧＨｚ程度である場合、２次高調波の出力インピーダンスをショートに近付けることができる。これにより、高効率なＦ級増幅動作を実現することが可能になる。
【００５６】
例えば、図２３に示した参考例による半導体装置においても、単位トランジスタ２０のコレクタに接続されたコレクタ配線と、グランド用バンプとの間には浮遊容量が発生する。ただし、通常の浮遊容量程度では、高調波終端用の直列共振回路に用いるキャパシタンスとしては不十分である。第１容量素子２１で高調波終端用の直列共振回路を構成する場合には、そのキャパシタンスＣ１を、通常発生し得る浮遊容量より大きくすることが好ましい。例えば、コレクタ配線３１Ｃ（図３）の一部を故意に広げて下部電極２１Ｌ（図３）として利用するか、周囲の絶縁膜より高誘電率のキャパシタ誘電体膜２１Ｄ（図５）を配置することが好ましい。例えば、複数の第１容量素子２１の合成容量を２ｐＦ以上にすることが好ましい。
【００５７】
第１実施例による半導体装置の構成を採用することにより得られる優れた効果を確認するためのシミュレーションを行った。具体的には、第１実施例による半導体装置と、図２３に示した参考例による半導体装置との出力電力と利得との関係をシミュレーションによって求めた。次に、図７Ａ及び図７Ｂを参照して、このシミュレーション結果について説明する。
【００５８】
図７Ａは、出力電力と利得との関係のシミュレーション結果を示すグラフである。横軸は出力電力を単位「ｄＢｍ」で表し、縦軸は利得を単位「ｄＢｍ」で表す。図７Ｂは、図７Ａの出力電力２５ｄＢｍから３５ｄＢｍまでの範囲を拡大したものである。
【００５９】
図７Ａ及び図７Ｂの太い実線は、図１に示した第１実施例による半導体装置の利得のシミュレーション結果を示し、破線は、図２３に示した参考例による半導体装置の利得のシミュレーション結果を示す。なお、参考例による半導体装置に相当するシミュレーション対象の回路は、図２３の出力配線５０の両端に直列共振回路５６を接続したものである。周波数が２．３ＧＨｚ、２．５ＧＨｚ、及び２．６９ＧＨｚの場合についてシミュレーションを行った。
【００６０】
いずれの周波数においても、第１実施例の半導体装置の構成を採用すると、参考例の場合と比べて高利得が得られ、飽和出力電力も大きくなっていることがわかる。例えば、利得で最大約０．３ｄＢｍの特性改善が実現され、飽和最大電力で約１ｄＢｍの特性改善が実現されている。これは、第１実施例においては、３次高調波に対する負荷インピーダンスがショート側に制御され、その結果、高効率な逆Ｆ級増幅動作が行われているためである。
【００６１】
図７Ａ及び図７Ｂに示したシミュレーション結果により、第１実施例による半導体装置のように、単位トランジスタ２０ごとに直列共振回路２５（図１）を配置することにより、高効率な高周波増幅回路を構成可能であることが確認された。
【００６２】
次に、第１実施例の変形例による半導体装置について説明する。第１実施例では、複数の単位トランジスタ２０のすべてに対して、それぞれ直列共振回路２５（図１）を接続した。その他の構成として、一部の単位トランジスタ２０を除外し、残りの複数の単位トランジスタ２０に対して、それぞれ直列共振回路２５を接続してもよい。例えば、一列に並ぶ複数の単位トランジスタ２０のうち両端の単位トランジスタ２０を除外して、残りの複数の単位トランジスタ２０に直列共振回路２５を接続してもよい。
【００６３】
第１実施例では、単位トランジスタ２０としてバイポーラトランジスタを用いたが、バイポーラトランジスタに代えて、電界効果トランジス（ＦＥＴ）を用いてもよい。この場合、例えば、ＦＥＴのゲートが入力電極に接続され、ドレインが出力電極に接続され、ソースが共通電極に接続される。
【００６４】
［第２実施例］
次に、図８を参照して第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
【００６５】
図８は、第２実施例による半導体装置の１つの単位トランジスタ２０及びその周辺部分の平面図である。第１実施例では、第１容量素子２１（図３）の下部電極２１Ｌが、対応する単位トランジスタ２０の１つのコレクタ配線３１Ｃに接続されていた。第２実施例では、下部電極２１Ｌが、対応する単位トランジスタ２０の一対のコレクタ配線３１Ｃの両方に接続されている。
【００６６】
第２実施例においても、第１実施例と同様の優れた効果が得られる。
【００６７】
［第３実施例］
次に、図９及び図１０を参照して、第３実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
【００６８】
図９は、第３実施例による半導体装置の等価回路図である。第３実施例では、第１容量素子２１の他に、単位トランジスタ２０の各々のベースとエミッタとの間に第２容量素子２４が接続されている。
【００６９】
図１０は、第３実施例による半導体装置の平面図である。１層目のベース配線３１Ｂの一部が拡幅されて第２容量素子２４の下部電極２４Ｌを構成している。下部電極２４Ｌは平面視において２層目のエミッタ配線３２Ｅ及びグランド用バンプ３３の内側に含まれる。下部電極２４Ｌと重なる領域に、第２容量素子２４の誘電体膜２４Ｄが配置されている。第２容量素子２４の断面構造は、第１容量素子２１（図５）の断面構造と同一である。
【００７０】
第３実施例においては、単位トランジスタ２０の各々の入力側に第２容量素子２４を接続することにより、高周波信号の波形整形効果が得られる。
【００７１】
［第４実施例］
次に、図１１及び図１２を参照して、第４実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
【００７２】
図１１及び図１２は、それぞれ第４実施例による半導体装置の平面図及び断面図である。第１実施例（図２、図４）では、２層目のエミッタ配線３２Ｅ（図４）の上にグランド用バンプ３３が直接形成されていた。第４実施例においては、図１２に示すように、２層目のエミッタ配線３２Ｅの上に、絶縁性の保護膜３５が形成されており、保護膜３５の上にグランド用バンプ３３が配置されている。グランド用バンプ３３は、保護膜３５に設けられた複数の開口３６（図１１、図１２）を通して２層目のエミッタ配線３２Ｅに接続されている。保護膜３５には、例えばＳｉＮ単層膜、またはＳｉＮ膜と樹脂膜との積層膜が用いられる。
【００７３】
複数の開口３６（図１１）は、平面視においてグランド用バンプ３３の内側に配置されている。複数の開口３６は、それぞれ単位トランジスタ２０に対応して設けられており、エミッタ電極３０Ｅが配置された領域（エミッタ電流が流れる領域）及び第１容量素子２１と重なって配置されている。開口３６は、エミッタ電流が流れる領域から第１容量素子２１が配置された領域まで連続している。平面視において、第１容量素子２１と、それに対応する開口３６との相対位置関係は、第１容量素子２１と開口３６とのすべての組み合わせにおいて同一である。
【００７４】
次に、第４実施例による半導体装置の構成を採用することにより得られるすぐれた効果について説明する。
【００７５】
第４実施例においては、保護膜３５（図１２）が、基板６０等の半導体部分とグランド用バンプ３３との熱膨張係数の差に起因して発生する応力を緩和させる機能を持つ。これにより、応力が発生することによる半導体装置の信頼性の低下を抑制することができる。さらに、複数の単位トランジスタ２０に対応して複数の開口３６が配置されているため、相互に隣り合う単位トランジスタ２０の間に保護膜３５が配置される。グランド用バンプ３３の大きさに合わせて１つの大きな開口を設ける場合と比べて、単位トランジスタ２０の領域に発生する応力を緩和し、小さくする効果を高めることができる。
【００７６】
平面視において第１容量素子２１と開口３６とが重なっているため、第１容量素子２１を流れる電流は、すべての第１容量素子２１において、真上の開口３６内のグランド用バンプ３３を経由して実装基板のグランドに流れる。このため、複数の単位トランジスタ２０の各々に対応するインダクタンス成分Ｌ１（図１）がほぼ同一になる。その結果、複数の単位トランジスタ２０において高調波終端用の直列共振回路２５（図１）の周波数特性を揃えることができる。
【００７７】
平面視においてエミッタ電極３０Ｅ（図１１）が配置された領域にエミッタ電流が流れる。このため、平面視において、主としてエミッタ電極３０Ｅが配置された領域内のエミッタ層６２Ｅ、ベース層６２Ｂ、及びコレクタ層６２Ｃ（図１２）が発熱源となる。この発熱源で発生した熱は、１層目のエミッタ配線３１Ｅ、２層目のエミッタ配線３２Ｅ、及びグランド用バンプ３３を経由して、実装基板のグランド導体に流れる。第４実施例では、エミッタ電極３０Ｅと重なるように開口３６が設けられているため、保護膜３５が実質的に放熱の妨げにならない。
【００７８】
［第５実施例］
次に、図１３から図１４Ｂまでの図面を参照して、第５実施例による半導体装置について説明する。以下、第１実施例（図２、図３）及び第４実施例（図１１）による半導体装置と共通の構成については説明を省略する。
【００７９】
図１３は、第５実施例による半導体装置の平面図である。第１実施例及び第４実施例では、平面視においてコレクタ電極３０Ｃ（図３）と第１容量素子２１との相対位置関係が、コレクタ電極３０Ｃと第１容量素子２１とのすべての組み合わせにおいて同一であった。これに対し、第５実施例では、この相対位置関係が同一ではない。
【００８０】
第５実施例では、１つの単位トランジスタ２０と１つの第１容量素子２１とが１つのセル２６を構成し、複数のセル２６が２つのグループ（第１グループと第２グループ）に分類されている。第１グループに複数のセル２６が属し、第２グループにも複数のセル２６が属する。第１グループに属するセル２６と第２グループに属するセル２６とは、ｘ軸方向に交互に配置されている。同一のグループに属するセル２６の間では、コレクタ電極３０Ｃと第１容量素子２１との相対位置関係が同一である。異なるグループに属するセル２６の間では、コレクタ電極３０Ｃと第１容量素子２１との相対位置関係が異なる。
【００８１】
第５実施例においては、第２グループに属する単位トランジスタ２０のコレクタ電極３０Ｃから第１容量素子２１までの電流路が、第１グループに属する単位トランジスタ２０のコレクタ電極３０Ｃから第１容量素子２１までの電流路よりも長い。図１３に示したように、コレクタ電極３０Ｃのｙ軸方向の位置は、全ての単位トランジスタ２０において同一である。第１グループに属する第１容量素子２１と、第２グループに属する第１容量素子２１とは、ｙ軸方向に関して異なった位置に配置されている。同一のグループ内の第１容量素子２１は、ｙ軸方向に関して同じ位置に配置されている。
【００８２】
複数の第１容量素子２１は、ｘ軸方向に千鳥状に配列しているということもできる。この千鳥状の配列により得られる効果として、占有面積を小さくできるということの他に、後述するように共振周波数の目標設定値を二分化することができる点が挙げられる。第１容量素子２１の配列に対応して、開口３６もｘ軸方向に千鳥状に配列している。開口３６が千鳥状に配列するため、グランド用バンプ３３のｙ軸方向の寸法が、第４実施例（図１１）の場合と比べて大きくなる。
【００８３】
図１４Ａは、第５実施例による半導体装置の等価回路図である。第２グループに属する単位トランジスタ２０と第１容量素子２１とからなる組においては、電流路の長さに応じた付加的なインダクタンス成分Ｌ１ａが、第１容量素子２１に対して直列に挿入される。このため、第１グループに属する直列共振回路２５の周波数特性と、第２グループに属する直列共振回路２５の周波数特性とが異なる。
【００８４】
図１４Ｂは、第１グループに属する単位トランジスタ２０から直列共振回路２５を見た通過特性｜Ｓ（２，１）｜及び第２グループに属する単位トランジスタ２０から直列共振回路２５を見た通過特性｜Ｓ（２，１）｜の一例を示すグラフである。第２グループに属する直列共振回路２５のインダクタンス成分が、第１グループに属する直列共振回路２５のインダクタンス成分より大きい。このため、第２グループに属する直列共振回路２５の共振周波数が、第１グループに属する直列共振回路２５の共振周波数より低い。その結果、第１グループにおける通過特性｜Ｓ（２，１）｜の極値と、第２グループにおける通過特性｜Ｓ（２，１）｜の極値とが周波数軸上で相互にずれた位置に現れる。
【００８５】
次に、第５実施例による半導体装置の構成を採用することにより得られるすぐれた効果について説明する。
【００８６】
第５実施例では、図１４Ｂに示したように、第１グループと第２グループとで、通過特性｜Ｓ（２，１）｜が極値を示す周波数がずれている。このため、増幅回路の広帯域化を図ることが可能になる。
【００８７】
また、第５実施例では、グランド用バンプ３３（図１３）のｙ軸方向の寸法が、第４実施例のグランド用バンプ３３（図１１）のｙ軸方向の寸法より大きくなる。このため、グランド用バンプ３３と基板６０等の半導体領域との熱膨張係数の差に起因して発生する応力が大きくなる。第５実施例では、保護膜３５（図１２）を設け、開口３６を複数に分割することによる応力緩和効果がより顕著に現れる。
【００８８】
次に、図１５を参照して第５実施例の変形例による半導体装置について説明する。
図１５は、第５実施例の変形例による半導体装置の平面図である。第５実施例では、セル２６の各々に対応して開口３６が設けられていた。図１５に示した変形例では、ｘ軸方向に隣り合う２つのセル２６に対して１つの開口３６が設けられている。１つの開口３６に対応する２つのセル２６のうち一方は第１グループに属し、他方は第２グループに属する。
【００８９】
平面視において、１つの開口３６が２つの第１容量素子２１に重なっている。これにより、同一のグループに属する複数のセル２６の直列共振回路２５のインダクタンス成分を均一にすることができる。
【００９０】
１つの開口３６に対応する２つのセル２６に含まれるエミッタ電極３０Ｅの各々の一部分が、対応する開口３６の内側に配置されている。開口３６とエミッタ電極３０Ｅとを、平面視において部分的に重ねて配置することにより、所望の放熱効果を得ることができる。また、エミッタ電極３０Ｅのうち開口３６より外側の部分においては、エミッタ電極３０Ｅの上に保護膜３５（図１２）が配置される。このため、単位トランジスタ２０に発生する応力を緩和させる効果が得られる。
【００９１】
放熱効果を高めるには、エミッタ電極３０Ｅと開口３６とが重なる領域の面積を大きくするとよい。エミッタへの応力緩和効果を高めるには、その逆に、エミッタ電極３０Ｅと開口３６とが重なる領域の面積を小さくするとよい。
【００９２】
［第６実施例］
次に、図１６を参照して、第６実施例による半導体装置について説明する。以下、第５実施例（図１３）による半導体装置と共通の構成については説明を省略する。
【００９３】
図１６は、第６実施例による半導体装置の平面図である。第５実施例（図１３）では、第１グループに属するセル２６と第２グループに属するセル２６とがｘ軸方向に交互に配置されていた。第６実施例では、ｘ軸方向に隣り合う２つのセル２６を１つのペアとして同一のグループに属させる。第１グループに属するセル２６のペアと第２グループに属するセル２６のペアとが、ｘ軸方向に交互に配置される。
【００９４】
複数の第１容量素子２１は、ｘ軸方向に隣り合う２つの第１容量素子２１をひとまとめにして、ｘ軸方向に千鳥状に配列する。第１容量素子２１の配列に対応して、開口３６も、２つの開口３６をひとまとめにして、ｘ軸方向に千鳥状に配列する。
【００９５】
第６実施例においても、第５実施例と同様に、応力を緩和させるとともに、増幅回路の広帯域化を図ることができる。
【００９６】
次に、図１７を参照して第６実施例の変形例による半導体装置について説明する。
図１７は、第６実施例の変形例による半導体装置の平面図である。本変形例においては、ｘ軸方向に隣り合う同一グループの２つのセル２６に対して、１つの開口３６が設けられている。平面視において１つの開口３６に、２つの第１容量素子２１が重なり、２つの単位トランジスタ２０のエミッタ電極３０Ｅが重なる。
【００９７】
図１６に示した第６実施例では、図１７に示した変形例と比べて開口３６が細かく分割されているため、応力を低減させるという観点で第６実施例の方がより高い効果が得られる。これに対し、図１７に示した変形例では、図１６に示した第６実施例と比べて開口３６の合計の面積が大きいため、放熱の観点で変形例の方がより高い効果が得られる。第６実施例（図１６）及び変形例（図１７）のいずれの構成を採用するかは、所望の応力低減効果と放熱効果とに基づいて決定するとよい。
【００９８】
次に、図１８を参照して第６実施例の他の変形例による半導体装置について説明する。
【００９９】
図１８は、本変形例による半導体装置の平面図である。第６実施例（図１６）では、セル２６の各々に対応して開口３６が設けられており、第６実施例の変形例（図１７）では、２つのセル２６に対して１つの開口３６が設けられていた。図１８に示した変形例では、ｘ軸方向に連続する４つのセル２６に対して１つの開口３６が設けられている。
【０１００】
平面視において１つの開口３６に４つの第１容量素子２１が重なる。さらに、４つのエミッタ電極３０Ｅの各々の一部分が１つの開口３６に重なり、残りの部分が開口３６の外側に配置されている。
【０１０１】
図１８に示した変形例では、図１７に示した変形例と比べて開口３６の合計の面積がさらに大きいため、放熱の観点で本変形例の方がより高い効果が得られる。また、エミッタ電極３０Ｅの各々の一部分が開口３６の外側に配置されているため、所望の応力緩和効果を得ることができる。
【０１０２】
次に、図１９を参照して第６実施例のさらに他の変形例による半導体装置について説明する。
【０１０３】
図１９は、本変形例による半導体装置の平面図である。図１８に示した変形例ではエミッタ電極３０Ｅの各々の一部分が開口３６の外側に配置されていたが、図１９に示した変形例では、エミッタ電極３０Ｅの各々の全域が開口３６の内側に配置されている。図１９に示した変形例では、図１８に示した変形例と比べて開口３６の面積がより大きくなっているため、図１９に示した変形例の方が、より高い放熱効果を得ることができる。逆に、応力緩和効果の観点では、図１８に示した変形例の方が、大きな効果が得られる。
【０１０４】
［第７実施例］
次に、図２０Ａ及び図２０Ｂを参照して、第７実施例による半導体装置について説明する。以下、第５実施例（図１３）による半導体装置と共通の構成については説明を省略する。
【０１０５】
図２０Ａは、第７実施例による半導体装置の平面図である。第５実施例では複数のセル２６が２つのグループに分類されていた。第７実施例では、複数のセル２６が３つのグループに分類される。各グループに属するセル２６の各々のコレクタ電極３０Ｃから第１容量素子２１までの電流路の長さを比較すると、第１グループ、第２グループ、第３グループの順に長くなる。このため、直列共振回路２５（図１）のインダクタンス成分は、第１グループ、第２グループ、第３グループの順に大きくなる。直列共振回路２５の共振周波数は、第１グループ、第２グループ、第３グループの順に低くなる。
【０１０６】
各グループに属するセル２６の個数は同一である。第１グループに属するセル２６、第２グループに属するセル２６、及び第３グループに属するセル２６が１つずつｘ軸方向に順番に配置されて１つのユニット２７を構成する。複数のユニット２７がｘ軸方向に配列している。
【０１０７】
セル２６ごとに開口３６が設けられている。第１グループ及び第２グループにおいては、エミッタ電極３０Ｅの全域が開口３６の内側に配置されている。第３のグループに属するセル２６のエミッタ電極３０Ｅは、一部分のみが開口３６の内側に配置されている。
【０１０８】
図２０Ｂは、第１グループ、第２グループ、及び第３グループにそれぞれ属する単位トランジスタ２０から直列共振回路２５（図１）を見た通過特性｜Ｓ（２，１）｜を示すグラフである。通過特性｜Ｓ（２，１）｜が極値を示す周波数が、第１グループ、第２グループ、第３グループの順番に低くなる。これは、複数の直列共振回路２５が、同一の容量値、及び３種類のインダクタンス成分で構成されているためである。
【０１０９】
次に、第７実施例による半導体装置の構成を採用することにより得られるすぐれた効果について説明する。
【０１１０】
第７実施例による半導体装置は、セル２６を、通過特性｜Ｓ（２，１）｜が極値を示す周波数が異なる３種類のグループに分けているため、第５実施例（図１３）による半導体装置に比べて、より広帯域化を図ることができる。
【０１１１】
次に、図２１及び図２２を参照して、第７実施例の変形例による半導体装置について説明する。
【０１１２】
図２１及び図２２は、第７実施例の変形例による半導体装置の平面図である。第７実施例（図２０Ａ）では、セル２６ごとに開口３６が設けられていた。図２１及び図２２に示した変形例では、ユニット２７ごとに開口３６が設けられている。１つの開口３６が３個の第１容量素子２１と重なる。
【０１１３】
図２１に示した変形例では、エミッタ電極３０Ｅの各々の一部分が開口３６の内側に配置されており、残りの部分は開口３６の外側に配置されている。図２２に示した変形例では、エミッタ電極３０Ｅの各々の全域が開口３６の内側に配置されている。
【０１１４】
図２１に示した変形例では、図２２に示した変形例に比べて、より高い応力緩和効果が得られる。図２２に示した変形例では、図２１に示した変形例に比べて、より高い放熱効果が得られる。
【０１１５】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【０１１６】
２０  単位トランジスタ
２１  第１容量素子
２１Ｄ  第１容量素子の誘電体膜
２１Ｌ  第１容量素子の下部電極
２２  入力容量素子
２２Ｌ  入力容量素子の下部電極
２３  バラスト抵抗素子
２４  第２容量素子
２４Ｄ  第２容量素子の誘電体膜
２４Ｌ  第２容量素子の下部電極
２５  直列共振回路
２６  セル
２７  ユニット
３０Ｂ  ベース電極（入力電極）
３０Ｃ  コレクタ電極（出力電極）
３０Ｅ  エミッタ電極（共通電極）
３１Ｂ  １層目のベース配線
３１Ｃ  １層目のコレクタ配線
３１Ｅ  １層目のエミッタ配線
３２Ｅ  ２層目のエミッタ配線（グランド配線）
３３  グランド用バンプ
３５  保護膜
３６  開口
４０  入力配線
４５  ベースバイアス配線
５０  出力配線
５５  出力端子
５６  高調波終端用の直列共振回路
６０  基板
６１  サブコレクタ層
６２Ｂ  ベース層
６２Ｃ  コレクタ層
６２Ｅ  エミッタ層
６５  層間絶縁膜
６６  開口
Ｌ２  出力配線のインダクタンス成分
【図１】
2019114763.tif 000003
【図２】
2019114763.tif 000004
【図３】
2019114763.tif 000005
【図４】
2019114763.tif 000006
【図５】
2019114763.tif 000007
【図６】
2019114763.tif 000008
【図７】
2019114763.tif 000009
【図８】
2019114763.tif 000010
【図９】
2019114763.tif 000011
【図１０】
2019114763.tif 000012
【図１１】
2019114763.tif 000013
【図１２】
2019114763.tif 000014
【図１３】
2019114763.tif 000015
【図１４】
2019114763.tif 000016
【図１５】
2019114763.tif 000017
【図１６】
2019114763.tif 000018
【図１７】
2019114763.tif 000019
【図１８】
2019114763.tif 000020
【図１９】
2019114763.tif 000021
【図２０】
2019114763.tif 000022
【図２１】
2019114763.tif 000023
【図２２】
2019114763.tif 000024
【図２３】
2019114763.tif 000025
【図２４】
2019114763.tif 000026
【手続補正書】
【提出日】平成30年11月21日(2018.11.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
周波数５．９４ＧＨｚにおいて、右端及び左端の単位トランジスタ２０から直列共振回路５６を見たときの負荷インピーダンスＺＬは、それぞれ三角記号ｍ８及び三角記号ｍ１１の位置に相当する。周波数５．９４ＧＨｚにおいては、右端の単位トランジスタ２０に対してほぼショートインピーダンスの状態が実現されている。ところが、左端の単位トランジスタ２０に対して、ショートインピーダンスの状態が実現されているとはいえない。