(57)【要約】【課題】モジュール小型化と端子の折損耐量の向上を両立できる半導体モジュールを得る。【解決手段】半導体チップ１，２，３はパッケージ４により封止されている。複数の端子８，１０，１２が半導体チップ１，２，３に接続されパッケージ４から突出している。複数の端子８，１０，１２は、第１のピッチで互いに並んで配置された複数の第１端子１２と、第１のピッチよりも広い第２のピッチで互いに並んで配置された複数の第２端子８，１０とを有する。各端子８，１０，１２は、根元部１３と、根元部１３よりも細い先端部１４と、根元部１３と先端部１４とを接続する接続部１５とを有する。複数の第１端子１２の接続部１５は直角である。複数の第２端子８，１０の接続部１５は円弧状である。【選択図】図３
2019114640.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを封止したパッケージと、
前記半導体チップに接続され前記パッケージから突出した複数の端子とを備え、
前記複数の端子は、第１のピッチで互いに並んで配置された複数の第１端子と、前記第１のピッチよりも広い第２のピッチで互いに並んで配置された複数の第２端子とを有し、
各端子は、根元部と、前記根元部よりも細い先端部と、前記根元部と前記先端部とを接続する接続部とを有し、
前記複数の第１端子の前記接続部は直角であり、
前記複数の第２端子の前記接続部は円弧状であることを特徴とする半導体モジュール。
【請求項２】
前記第２端子の前記接続部の円弧の半径ｒと前記第２端子の前記先端部の幅Ｌとの関係はｒ／Ｌ≧１／３であることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記第２端子の前記接続部の円弧の角度は９０°以上であることを特徴とする請求項１又は２に記載の半導体モジュール。
【請求項４】
前記パッケージに取り付けられた放熱フィンと、
前記複数の端子に取り付けられた基板とを更に備えることを特徴とする請求項１〜３の何れか１項に記載の半導体モジュール。
【請求項５】
前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モジュール小型化と端子の折損耐量の向上を両立できる半導体モジュールに関する。
【背景技術】
【０００２】
リードフレームを用いた半導体モジュールでは、基板への挿入性の確保などのため、端子の先端部は根元部より細くなっている。細幅の先端部と広幅の根元部の境界部にモジュール自身及び放熱フィン等の重さにより振動時に繰り返し応力がかかるため、端子が折損し易いという問題があった。これに対し、端子の折損耐量を向上させるため、先端部と根元部の境界部を円弧状にすることが提案されている（例えば、特許文献１の第３図、第４図を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】実開昭５０−６１７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
端子として制御端子とパワー端子を有するパワーモジュールでは、両端子の数、ピッチ、幅等が非対称、非均等である。従って、全ての端子の境界部を円弧状にすると、ピッチが短い制御端子でも端子間絶縁距離を確保するためにピッチを広げざるを得なくなる。この結果、モジュールの小型化が阻害されるという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的はモジュール小型化と端子の折損耐量の向上を両立できる半導体モジュールを得るものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体モジュールは、半導体チップと、前記半導体チップを封止したパッケージと、前記半導体チップに接続され前記パッケージから突出した複数の端子とを備え、前記複数の端子は、第１のピッチで互いに並んで配置された複数の第１端子と、前記第１のピッチよりも広い第２のピッチで互いに並んで配置された複数の第２端子とを有し、各端子は、根元部と、前記根元部よりも細い先端部と、前記根元部と前記先端部とを接続する接続部とを有し、前記複数の第１端子の前記接続部は直角であり、前記複数の第２端子の前記接続部は円弧状であることを特徴とする。
【発明の効果】
【０００７】
本発明では、ピッチが狭い複数の第１端子の接続部は直角であり、ピッチが広い複数の第２端子の接続部は円弧状である。これにより、モジュール小型化と端子の折損耐量の向上を両立できる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態に係る半導体モジュールを示す平面図である。
【図２】実施の形態に係る半導体モジュールの内部構造を示す平面図である。
【図３】実施の形態に係る半導体モジュールを示す側面図である。
【図４】パワー端子を拡大した図である。
【図５】振動繰り返し回数とパワー端子の接続部にかかる応力の関係をシミュレーションした結果を示す図である。
【図６】パワー端子の接続部に円弧を形成するパンチング工程を示す図である。
【図７】パワー端子の接続部に円弧を形成するパンチング工程を示す図である。
【図８】実施の形態に係るインバータシステムを示す側面図である。
【発明を実施するための形態】
【０００９】
図１は、実施の形態に係る半導体モジュールを示す平面図である。図２は、実施の形態に係る半導体モジュールの内部構造を示す平面図である。半導体チップ１，２，３がモールド樹脂などのパッケージ４により封止されている。半導体チップ１はＩＧＢＴ又はＭＯＳＦＥＴなどのトランジスタである。半導体チップ２はダイオードである。半導体チップ３は半導体チップ１を制御する制御チップである。
【００１０】
半導体チップ１，２はリードフレーム５の上に実装され、両者の下面電極はリードフレーム５により互いに接続されている。半導体チップ１，２の上面電極はワイヤ６により互いに接続されている。半導体チップ３は半導体チップ１の制御電極にワイヤ７により接続されている。リードフレーム５はパワー端子８に接続されている。半導体チップ２の上面電極はワイヤ９によりパワー端子１０に接続されている。半導体チップ３はワイヤ１１により制御端子１２に接続されている。このようにパワー端子８，１０及び制御端子１２は半導体チップ１，２，３に接続されパッケージ４から突出している。
【００１１】
制御端子１２は、１．７７８ｍｍ又は３．５５６ｍｍのピッチで互いに並んで配置されている。パワー端子８，１０は、制御端子１２のピッチよりも広い５．０８ｍｍのピッチで互いに並んで配置されている。
【００１２】
図３は、実施の形態に係る半導体モジュールを示す側面図である。パワー端子８，１０及び制御端子１２の各々は、パッケージ４から突出した根元部１３と、根元部１３よりも細い先端部１４と、根元部１３と先端部１４とを接続する接続部１５とを有する。制御端子１２はピッチが狭く、端子数も多く、振動発生時に端子１本あたりに印加される応力が小さいため、折損の発生がほとんど見られない。そこで、制御端子１２は接続部１５を直角にして、端子ピッチの最小化を優先する。一方、高電圧を印加するパワー端子８，１０は絶縁距離を確保するためにピッチを広くしている。従って、パワー端子８，１０は端子１本あたりに印加される応力が大きく、折損が発生しやすい。そこで、パワー端子８，１０は接続部１５を円弧状にする。この結果、モジュール小型化と端子の折損耐量の向上を両立できる。
【００１３】
図４は、パワー端子を拡大した図である。パワー端子８，１０の接続部１５の円弧の半径ｒが小さいほど振動などによる応力がコーナー部に集中するため、ｒは大きい方が好ましい。しかし、ｒの大きさがある一定を超えると応力集中の緩和効果は飽和する傾向がある。そこで、円弧の半径ｒとパワー端子８，１０の先端部１４の幅Ｌとの関係はｒ／Ｌ≧１／３であることが好ましい。
【００１４】
図５は、振動繰り返し回数とパワー端子の接続部にかかる応力の関係をシミュレーションした結果を示す図である。半導体モジュールにおいて想定される最大の振動繰り返し回数Ｎにおいてパワー端子８，１０の接続部１５にかかる応力が疲労限度を下回るためには、ｒ／Ｌ≧１／３とする必要があることが分かる。
【００１５】
図６及び図７は、パワー端子の接続部に円弧を形成するパンチング工程を示す図である。図６はパワー端子の接続部の円弧の角度θが９０°以上の場合であり、図７はθが９０°より小さい場合である。２つのパンチＡ，Ｂによるパンチング工程によりパワー端子８，１０の接続部１５に円弧を形成する。しかし、図中の破線で示すようにパンチの磨耗により加工面にズレが発生する。θが９０°より小さい場合に加工面にズレが発生すると、接続部１５の突起部に金属バリが発生し、端子間絶縁距離不足又は端子間ショートに繋がる可能性がある。一方、θが９０°以上の場合にはパンチの位置が多少変動してもバリは発生しない。従って、パワー端子８，１０の接続部１５に円弧の角度θは９０°以上であることが好ましい。
【００１６】
図８は、実施の形態に係るインバータシステムを示す側面図である。放熱フィン１６がパッケージ４の下面に取り付けられている。端子８，１０，１２の細い先端部１４が基板１７を貫通することで、基板１７が複数の端子８，１０，１２に取り付けられている。放熱フィン１６は半導体チップ１，２，３で発生した熱を放熱し、基板１７は半導体チップ１，２，３を制御する。本実施の形態では、放熱フィン１６と基板１７の重さに対するパワー端子８，１０の折損耐量の向上によりインバータシステムの機械的信頼性が向上する。
【００１７】
なお、半導体チップ１，２は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
【符号の説明】
【００１８】
１，２，３  半導体チップ、４  パッケージ、８，１０  パワー端子（第２端子）、１２  制御端子（第１端子）、１３  根元部、１４  先端部、１５  接続部、１６  放熱フィン、１７  基板
【図１】
2019114640.tif 000003
【図２】
2019114640.tif 000004
【図３】
2019114640.tif 000005
【図４】
2019114640.tif 000006
【図５】
2019114640.tif 000007
【図６】
2019114640.tif 000008
【図７】
2019114640.tif 000009
【図８】
2019114640.tif 000010