(57)【要約】      （修正有）【課題】電気的信頼性の高い薄膜キャパシタを有するキャパシタ内蔵ガラス回路基板及びその製造方法を提供すること。【解決手段】ガラス基板１００と、ガラス基板１００に積層され、内部に導体回路層が形成された絶縁樹脂層と、導体回路層一部を下部電極１０５とし、下部電極１０５上に積層形成される誘電体層１１１と、誘電体層１１１上に積層形成される上部電極１１４とを有するキャパシタとを備え、下部電極１０５と誘電体層１１１との間に、絶縁体から形成された下部中間層１１０が形成されている。【選択図】図４Ｊ
2019114723.tif 000002
【特許請求の範囲】
【請求項１】
ガラス基板と、
このガラス基板に積層され、内部に導体回路層が形成された絶縁樹脂層と、
前記導体回路層の一部を下部電極とし、この下部電極上に積層形成される誘電体層と、前記誘電体層上に積層形成される上部電極とを有するキャパシタとを備え、
前記下部電極と前記誘電体層との間に、絶縁体から形成された中間層が形成されているキャパシタ内蔵ガラス基板。
【請求項２】
ガラス基板と、
このガラス基板に積層され、内部に導体回路層が形成された絶縁樹脂層と、
前記導体回路層の一部を下部電極とし、この下部電極上に積層形成される誘電体層と、前記誘電体層上に積層形成される上部電極とを有するキャパシタとを備え、
前記上部電極と前記誘電体層との間に、絶縁体から形成された中間層が形成されているキャパシタ内蔵ガラス基板。
【請求項３】
ガラス基板と、
このガラス基板に積層され、内部に導体回路層が形成された絶縁樹脂層と、
前記導体回路層の一部を下部電極とし、この下部電極上に積層形成される誘電体層と、前記誘電体層上に積層形成される上部電極とを有するキャパシタとを備え、
前記下部電極と前記誘電体層との間、及び、前記上部電極と前記誘電体層との間に、絶縁体から形成された中間層が形成されているキャパシタ内蔵ガラス基板。
【請求項４】
前記中間層は、前記誘電体層と同じ元素種であり、かつ、組成比が異なる材質である請求項１〜３のいずれかに記載のキャパシタ内蔵ガラス基板。
【請求項５】
前記誘電体層は、前記中間層より厚いことを特徴とする請求項１〜３のいずれかに記載のキャパシタ内蔵ガラス基板。
【請求項６】
ガラス基板に貫通孔を形成する工程と、
前記ガラス基板表面に導体回路層を形成する工程と、前記ガラス基板に絶縁樹脂層を積層形成する工程と、前記絶縁樹脂層にビアを形成する工程を複数回繰り返す第１工程と、
前記第１工程は、前記導体回路層の一部を下部電極とし、この下部電極上に誘電体層と、上部電極とを有するキャパシタを形成する工程を含み、
前記キャパシタを形成する工程は、前記下部電極と前記誘電体層との間に、絶縁体からなる中間層を形成するキャパシタ内蔵ガラス回路基板の製造方法。
【請求項７】
ガラス基板に貫通孔を形成する工程と、
前記ガラス基板表面に導体回路層を形成する工程と、前記ガラス基板に絶縁樹脂層を積層形成する工程と、前記絶縁樹脂層にビアを形成する工程を複数回繰り返す第１工程と、
前記第１工程は、前記導体回路層の一部を下部電極とし、この下部電極上に誘電体層と、上部電極とを有するキャパシタを形成する工程を含み、
前記キャパシタを形成する工程は、前記上部電極と前記誘電体層との間に、絶縁体からなる中間層を形成するキャパシタ内蔵ガラス回路基板の製造方法。
【請求項８】
ガラス基板に貫通孔を形成する工程と、
前記ガラス基板表面に導体回路層を形成する工程と、前記ガラス基板に絶縁樹脂層を積層形成する工程と、前記絶縁樹脂層にビアを形成する工程を複数回繰り返す第１工程と、
前記第１工程は、前記導体回路層の一部を下部電極とし、この下部電極上に誘電体層と、上部電極とを有するキャパシタを形成する工程を含み、
前記キャパシタを形成する工程は、前記下部電極と前記誘電体層との間、及び、前記上部電極と前記誘電体層との間に、絶縁体からなる中間層を形成するキャパシタ内蔵ガラス回路基板の製造方法。
【請求項９】
前記中間層は、前記誘電体層と同じ元素種であり、かつ、組成比が異なる材質である請求項６〜８のいずれかに記載のキャパシタ内蔵ガラス回路基板の製造方法。
【請求項１０】
前記誘電体層は、前記中間層より厚い請求項６〜８のいずれかに記載のキャパシタ内蔵ガラス回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の高機能化及び小型化に伴って、半導体装置を構成する配線基板の高密度化の要求が高まっている。そこで、回路配線の微細化、抵抗、キャパシタ、インダクタ等の受動部品の小型化が求められている。しかしながら更なる小型化要求も有り、これら小型受動部品の小型化と基板表面への高密度実装のみでは限界がある。そこでこのような問題を解決すべく、実装基板に受動部品を内蔵化する技術が提案されている（例えば、特許文献１参照。）。
【０００３】
すなわち、受動部品を印刷や真空成膜法で形成することで多層基板内に内蔵させ、小型化を可能としている。さらに多層基板内に形成することによって配線長を短くすることが可能となるので、高周波ノイズを軽減することが可能となるという長所もある。
【０００４】
一方、基板の材料としては、近年のガラス材料への穴あけ技術の進歩により、ガラス材料を用いた電子回路基板が注目されている。例えば、３００μｍ厚のガラスに対して１００μｍ以下の小径スルーホールを１５０μｍピッチ以下で形成することが可能である。さらに、このことからガラス材料をコアに用いた回路基板（以下、「ガラス回路基板」と称する）は、ガラスの線熱膨張係数（ＣＴＥ）が２ｐｐｍ〜８ｐｐｍと小さく、シリコンチップと整合するため実装信頼性が高く、さらに平坦性に優れるため高精度な実装が可能になる。
【０００５】
さらにガラス回路基板は、平坦性に優れるために微細配線形成性、高速伝送性にも優れている。さらにガラスの透明性、化学的安定性、高弾性、かつ、安価である特徴を活かした電子回路基板への応用が研究されており、半導体装置用インターポーザ、撮像素子用回路基板、通信機器用のＬＣ分波器（ダイプレクサ）等の製品化が期待されている（例えば、特許文献２参照。）。これらガラスをコアとする電子回路にはデカップリングコンデンサやＬＣ回路等を形成する必要性があることから、キャパシタを内蔵する要求が高まっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１５１１１４号公報
【特許文献２】特許第５９８２５８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上述したキャパシタを内蔵する基板では、次のような問題があった。すなわち、チップコンデンサの占有体積が大きくなるために、配線引き回しに制約が生じる。また、有機コア基板の場合、チップコンデンサの埋設により基板平坦性が低下する。さらに有機基板とチップ部品の線熱膨張係数の差から、接続信頼性が低下する虞がある。
【０００８】
また、多層基板内にＭＩＭ構造（Ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  Ｍｅｔａｌ）の薄膜キャパシタを作りこむ場合、電極の金属表面と誘電体層との接合強度が脆弱になる傾向がある。そのため、熱サイクルによって誘電体層が剥離するあるいは誘電体層にクラックが入ることで、キャパシタのショートあるいはオープン不良が発生する信頼性低下の問題があった。
【０００９】
そこで本発明は、電気的信頼性の高い薄膜キャパシタを有するキャパシタ内蔵ガラス回路基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記の課題を解決する手段として、本発明の請求項１に記載の発明は、ガラス基板と、このガラス基板に積層され、内部に導体回路層が形成された絶縁樹脂層と、前記導体回路層の一部を下部電極とし、この下部電極上に積層形成される誘電体層と、前記誘電体層上に積層形成される上部電極とを有するキャパシタとを備え、前記下部電極と前記誘電体層との間に、絶縁体から形成された中間層が形成されている。
【００１１】
本発明の請求項２に記載の発明は、ガラス基板と、このガラス基板に積層され、内部に導体回路層が形成された絶縁樹脂層と、前記導体回路層の一部を下部電極とし、この下部電極上に積層形成される誘電体層と、前記誘電体層上に積層形成される上部電極とを有するキャパシタとを備え、前記上部電極と前記誘電体層との間に、絶縁体から形成された中間層が形成されている。
【００１２】
本発明の請求項３に記載の発明は、ガラス基板と、このガラス基板に積層され、内部に導体回路層が形成された絶縁樹脂層と、前記導体回路層の一部を下部電極とし、この下部電極上に積層形成される誘電体層と、前記誘電体層上に積層形成される上部電極とを有するキャパシタとを備え、前記下部電極と前記誘電体層との間、及び、前記上部電極と前記誘電体層との間に、絶縁体から形成された中間層が形成されている。
【００１３】
本発明の請求項４に記載の発明は、前記中間層は、前記誘電体層と同じ元素種であり、かつ、組成比が異なる材質である。
【００１４】
本発明の請求項５に記載の発明は、前記誘電体層は、前記中間層より厚い。
【００１５】
本発明の請求項６に記載の発明は、ガラス基板に貫通孔を形成する工程と、前記ガラス基板表面に導体回路層を形成する工程と、前記ガラス基板に絶縁樹脂層を積層形成する工程と、前記絶縁樹脂層にビアを形成する工程を複数回繰り返す第１工程と、前記第１工程は、前記導体回路層の一部を下部電極とし、この下部電極上に誘電体層と、上部電極とを有するキャパシタを形成する工程を含み、前記キャパシタを形成する工程は、前記下部電極と前記誘電体層との間に、絶縁体からなる中間層を形成する。
【００１６】
本発明の請求項７に記載の発明は、ガラス基板に貫通孔を形成する工程と、前記ガラス基板表面に導体回路層を形成する工程と、前記ガラス基板に絶縁樹脂層を積層形成する工程と、前記絶縁樹脂層にビアを形成する工程を複数回繰り返す第１工程と、前記第１工程は、前記導体回路層の一部を下部電極とし、この下部電極上に誘電体層と、上部電極とを有するキャパシタを形成する工程を含み、前記キャパシタを形成する工程は、前記上部電極と前記誘電体層との間に、絶縁体からなる中間層を形成する。
【００１７】
本発明の請求項８に記載の発明は、ガラス基板に貫通孔を形成する工程と、前記ガラス基板表面に導体回路層を形成する工程と、前記ガラス基板に絶縁樹脂層を積層形成する工程と、前記絶縁樹脂層にビアを形成する工程を複数回繰り返す第１工程と、前記第１工程は、前記導体回路層の一部を下部電極とし、この下部電極上に誘電体層と、上部電極とを有するキャパシタを形成する工程を含み、前記キャパシタを形成する工程は、前記下部電極と前記誘電体層との間、及び、前記上部電極と前記誘電体層との間に、絶縁体からなる中間層を形成する。
【００１８】
本発明の請求項９に記載の発明は、前記中間層は、前記誘電体層と同じ元素種であり、かつ、組成比が異なる材質である。
【００１９】
本発明の請求項１０に記載の発明は、前記誘電体層は、前記中間層より厚い。
【発明の効果】
【００２０】
本発明によれば、キャパシタの下部電極もしくは上部電極と誘電体層の間に中間層を介することによって、層間密着性による不具合の少ないキャパシタ内蔵回路基板を製造することができる。これによって、熱サイクルをかけたときの電子回路の接続信頼性、外部接続端子の接続信頼性を確保することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態に係るガラス配線基板を示す縦断面図。
【図２】同ガラス配線基板の製造装置を示す概略図。
【図３Ａ】同キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法の製造工程を示す縦断面図。
【図３Ｂ】同ガラス配線基板の製造工程を示す縦断面図。
【図３Ｃ】同ガラス配線基板の製造工程を示す縦断面図。
【図３Ｄ】同ガラス配線基板の製造工程を示す縦断面図。
【図３Ｅ】同ガラス配線基板の製造工程を示す縦断面図。
【図３Ｆ】同ガラス配線基板の製造工程を示す縦断面図。
【図３Ｇ】同ガラス配線基板の製造工程を示す縦断面図。
【図４Ａ】同ガラス配線基板のキャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｂ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｃ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｄ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｅ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｆ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｇ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｈ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｉ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図４Ｊ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図５】同ガラス配線基板の変形例を示す縦断面図。
【図６】同ガラス配線基板の変形例を示す縦断面図。
【図７Ａ】本発明の第２実施形態に係るガラス配線基板の製造工程における要部を拡大して示す縦断面図。
【図７Ｂ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｃ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｄ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｅ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｆ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｇ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｈ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｉ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図７Ｊ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ａ】本発明の第３実施形態に係るガラス配線基板の製造工程における要部を拡大して示す縦断面図。
【図８Ｂ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｃ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｄ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｅ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｆ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｇ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｈ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｉ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【図８Ｊ】同キャパシタ形成部の製造工程における要部を拡大して示す縦断面図。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態を図面に基づいて詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する各部分には、同一符号を用いて、重複する説明は省略する。
（第１の実施形態）
図１は本発明の第１の実施の形態に係るガラス配線基板（キャパシタ内蔵ガラス回路基板）１０の要部を示す縦断面図である。なお、図１中Ｐはキャパシタ形成部を示している。
【００２３】
図１に示すようにガラス配線基板１０は、ガラス基板１００を有している。ガラス基板１００の上面には、絶縁樹脂層１３１が三層にわたって積層配置されている。また、ガラス基板１００の下面には、絶縁樹脂層１３１が三層にわたって積層配置されている。
【００２４】
ガラス基板１００には貫通孔１０１が形成されており、この貫通孔１０１内壁面及びガラス基板１００の両面にわたってシード金属層１０２が形成されている。シード金属層１０２には、電解めっき層１０３が施され、導体回路層１０４が形成されている。導体回路層１０４の所定位置は下部電極１０５とされ、キャパシタ１０９が形成されている。
【００２５】
キャパシタ１０９は、図４Ｊに示すように、下部電極１０５上全面に下部中間層１１０、誘電体層１１１、シード金属層１１２を順次設けられている。シード金属層１１２の上部には上部電極１１４が形成されている。
【００２６】
誘電体層１１１の下層にある下部中間層１１０は、誘電体層１１１と下部電極１０５の密着性を向上させる層である。
【００２７】
上述したガラス基板１００の両面にわたって絶縁樹脂層１３１が形成され、導体回路層１０４、キャパシタ形成部Ｐを覆っている。絶縁樹脂層１３１にはビアホール１３２や、積層導体回路層１３３、外部接続端子１３４が形成されている。外部接続端子１３４にははんだボール１３５が形成されている。
【００２８】
次に、各要素の材質、形状等について詳細に説明する。ガラス基板１００は、光透過性を有する透明のガラス材料である。ガラスの成分またはガラスに含有される各成分の配合比率、更にガラスの製造方法は特に限定されない。例えば、ガラスとしては、無アルカリガラス、アルカリガラス、ホウ珪酸ガラス、石英ガラス、サファイアガラス、感光性ガラス等が挙げられるが、ケイ酸塩を主成分とするいずれのガラス材料を用いてもよい。さらに、その他のいわゆるガラス材料を用いても良い。ただし、本実施形態にかかる半導体用途では、無アルカリガラスを用いるのが望ましい。また、ガラス基板１００の厚さは１ｍｍ以下が好ましいが、ガラスの貫通孔形成プロセスの容易性や製造時のハンドリング性を考慮して、より好ましくは０．１ｍｍ以上０．８ｍｍ以下である。
【００２９】
ガラス基板１００の製造方法としては、フロート法、ダウンドロー法、フュージョン法、アップドロー法、ロールアウト法等が挙げられるが、いずれの方法によって作製されたガラス材料を用いてもよく、本実施形態のものに限定されない。ガラスの線膨張係数は−１ｐｐｍ／Ｋ以上１５．０ｐｐｍ／Ｋ以下であることが望ましい。その理由として、−１ｐｐｍ/Ｋ以下である場合、ガラス材料自体を選定することが困難となり安価に作成できない。一方、１５．０ｐｐｍ／Ｋ以上である場合、他層との熱膨張係数の差異が大きく信頼性が低下する。また、本実施形態の基板にシリコンチップを実装する場合は、シリコンチップとの接続信頼性が低下する。なお、ガラスの線膨張径数は、より好ましくは０．５ｐｐｍ／Ｋ以上８．０ｐｐｍ／Ｋ以下、更に好ましくは１．０ｐｐｍ／Ｋ以上４．０ｐｐｍ／Ｋ以下であることが望ましい。
【００３０】
また、ガラス基板１００には予め反射防止膜またはＩＲカットフィルタ等の機能膜が形成されていてもよい。また、強度付与、帯電防止付与、着色、テクスチャー制御等の機能が付与されても良い。これら機能膜の例として、強度付与にはハードコート膜、帯電防止付与については、帯電防止膜、着色については、光学フィルタ膜、テクスチャー制御においては、アンチグレア、光散乱膜等が挙げられるが、この限りではない。これら機能膜の形成方法としては、蒸着、スパッタリング法、ウエット方式等の成膜技術が用いられる。
【００３１】
シード金属層１０２はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。ガラス基板１００直上及び貫通孔１０１内壁に設けられるシード金属層１０２は、例えば、スパッタ法、またはＣＶＤ法によって形成され、例えば、Ｃｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、ＩＴＯ、ＩＺＯ、ＡＺＯ、ＺｎＯ、ＰＺＴ、ＴｉＮ、Ｃｕ３Ｎ４、Ｃｕ合金単体もしくは複数組み合わせたものが用いられている。さらにその上に無電解めっき層（無電解銅めっき、無電解ニッケルめっき等）が形成されている。
【００３２】
本実施形態では、電気特性、製造の容易性の観点及びコスト面を考慮して、ガラスと密着が良好なチタン層、続いて銅層を順次スパッタリング法で形成する。ガラス基板上の回路形成用のチタンと銅層の合計の膜厚は、セミアディティブ法による微細な配線形成に有利なことから１μｍ以下とするのが望ましい。１μｍより厚い場合ピッチ３０μｍ以下の微細配線形成が困難である。
【００３３】
下部中間層１１０は、誘電体層１１１と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。下部中間層１１０の厚さは本実施形態では規定されないが、誘電体層１１１より薄いことが望ましい。この場合、下部中間層１１０は誘電体層１１１と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。また、図中には記載が無いが、下部電極１０５と下部中間層１１０の密着性をより向上させるため、下部電極１０５と下部中間層１１０の間に密着性金属層があっても良い。
【００３４】
誘電体層１１１は絶縁性、比誘電率の観点からアルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムから選択することができる。これら誘電体層の厚さは１０ｎｍ以上５μｍ以下であることが望ましい。１０ｎｍ以下である場合、絶縁性を保つことが出来ずにキャパシタとしての機能が発現しない。５μｍ以上の場合、成膜時間がかかりすぎて量産性に欠けるばかりでなく、不要部分を除去する工程でさらに時間がかかってしまう。より好ましくは５０ｎｍ以上、１μｍ以下であることが望ましい。この場合、下部中間層１１０、及び、誘電体層１１１が同一元素種であると、上述の成膜工程で下部中間層１１０、及び、誘電体層１１１を一括加工処理可能なため、工程を簡略することができる。また、誘電体層１１１は下部中間層１１０より十分に厚いため、所望の誘電体層の誘電率を得ることができる。
【００３５】
シード金属層１１２は、例えば、スパッタリング法、またはＣＶＤ法等により形成され、例えばＣｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。より好ましくは銅であることが後のエッチング除去が簡便となるため望ましい。これらシード金属層１１２の厚さは１０ｎｍ以上５μｍ以下であることが望ましい。１０ｎｍ以下である場合、続く電解めっき工程において通電不良が発生する可能性がある。５μｍ以上の場合、エッチング除去に時間がかかってしまう。より好ましくは１００ｎｍ以上５００ｎｍ以下が望ましい。また、図中には記載が無いが、シード金属層１１２と誘電体層１１１の密着性を向上させるため、シード金属層１１２と誘電体層１１１の間に密着性金属層があってもかまわない。
【００３６】
図２はガラス配線基板１０の製造装置２００を示す概略図である。製造装置２００は、チャンバ２１０と、ガス供給部２２０，２３０と、排気ポンプ２４０とを備えている。ガス供給部２２０は、ガスボンベ２２１と、ガスボンベ２２１とチャンバ２１０を接続するガス供給管２２２と、ガス供給管２２２の途中に設けられたバルブ２２３とを備えている。ガス供給部２３０は、ガスボンベ２３１と、ガスボンベ２３１とチャンバ２１０を接続するガス供給管２３２と、ガス供給管２３２の途中に設けられたバルブ２３３とを備えている。
【００３７】
製造装置２００において、後述するＣＶＤ、エッチング等の処理を行う。処理に必要なガス等については、ガスボンベ２２１，２３１によって適宜供給する。
【００３８】
次に、ガラス配線基板１０の製造方法について説明する。図３Ａ〜図３Ｇは、ガラス配線基板１０の製造工程を示す縦断面図である。
【００３９】
図３Ａに示すように、ガラス基板１００を準備する。続いて図３Ｂに示すようにガラス基板１００に貫通孔１０１を形成する。貫通孔１０１の断面形状や径は本実施形態により限定されない。例えば貫通孔のトップ径とボトム径よりも中央部の径が狭くなるような形状でもよく、また、トップ径に対しボトム径が小さい形状等でもよい。更に、貫通孔のトップ径とボトム径よりも中央部の径が広くなるような形状でもよい。貫通孔の公知形成方法としては、レーザ加工、放電加工、感光性レジスト材料を用いる場合ではサンドブラスト加工、ドライエッチング、フッ化水素酸等によるケミカルエッチング加工が挙げられる。さらに感光性ガラスを用いてもガラスコアを作成することが可能である。好ましくはレーザ加工、放電加工が簡便でスループットが良いことから望ましい。用いることができるレーザは、ＣＯ２レーザ、ＵＶレーザ、ピコ秒レーザ、フェムト秒レーザ等から選択することができる。
【００４０】
続いて図３Ｃに示すように貫通孔１０１が形成されたガラス基板１００の表面及び貫通孔内にシード金属層１０２を形成する。シード金属層１０２はセミアディティブ工法における配線形成用において、電解めっきの給電層として作用する。
【００４１】
シード金属層１０２の形成工程は、ガラス基板１００上にチタン、銅層を形成した後に、無電解めっき層を形成する。チタン、銅層のみである場合、貫通孔１０１内部すべてに金属皮膜を形成することができずに、貫通孔１０１の接続信頼性低下が生じる。本実施形態によれば、無電解めっき法によって貫通孔１０１内に金属層を増強することで貫通孔１０１の接続信頼性を向上させることができる。無電解めっき層は無電解銅めっき、無電解ニッケルめっきが挙げられるが、ガラスあるいはチタン、銅層との密着性がよいことから無電解ニッケルめっきを行う。ニッケルめっき層が厚い場合微細は配線形成が困難となってしまうばかりでなく、膜応力増加による密着性低下する。そのため、無電解ニッケルめっき厚は１μｍ以下が望ましい。また、より好ましくは、０．５μｍ以下であり、さらに好ましくは０．３μｍ以下である。また、無電解ニッケルめっき皮膜には還元剤に由来する共析物であるリンや、無電解ニッケルめっき液中に含まれる硫黄や鉛やビスマス等が含まれていてもよい。以上の工程を経て、貫通孔１０１が形成されたガラス基板上にシード金属層１０２が形成された基板（図３Ｃ）が得られる。
【００４２】
続いて、図３Ｄに示すように、フォトレジストパターンＰＲを形成する。フォトレジストパターンＰＲの形成方法について記載する。まず、シード金属層１０２上全面にフォトレジスト層を形成する。形成するフォトレジスト層はネガ型ドライフィルムレジスト、ネガ型液状レジスト、ポジ型液状レジストが挙げられるが、レジスト層の形成が簡便でかつ安価であるためネガ型フォトレジストであることが望ましい。レジスト層形成方法であるが、例えばネガ型ドライフィルムレジストであればロールラミネート法、真空ラミネート法が挙げられる。液状ネガ型、あるいはポジ型レジストである場合はスリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。これらレジスト層の形成方法は本実施形態により限定されない。
【００４３】
続いて、フォトレジスト層に所望の導体回路層１０４を公知のフォトリソグラフィー法によって形成する。レジストパターンは後の電解めっき層が形成される部分が露出するように位置あわせの上、露光、現像処理することによってパターニングする。レジスト層の厚さであるが、後工程の電解めっき厚にも依存するが、好ましくは５μｍ以上、２５μｍ以下であることが望ましい。５μｍより薄い場合、導体回路層となる電解めっき層を５μｍ以上に増膜できなくなり、回路の接続信頼性が低下する可能性がある。２５μｍより厚くなる場合、ピッチ３０μｍ以下の微細配線を形成することが困難となる。こうして図３Ｄに示すように、フォトレジストパターンＰＲが形成されたガラス基板を得る。
【００４４】
続いて、図３Ｅに示すように、電解めっき層１０３を電解めっき法により形成する。シード金属層１０２と電解めっき層１０３が積層されたものが導体回路層１０４となる。電解めっき法は電解ニッケルめっき、電解銅めっき電解、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚さは３μｍ以上３０μｍ以下であることが望ましい。この理由として、３μｍ以下の場合、後のエッチング処理によっては回路が消失してしまう危険性があり、さらに回路の接続信頼性、電気伝導性が低下する危険性があるためである。一方、電解銅めっき厚が３０μｍ以上である場合、３０μｍ厚以上のレジスト層を形成する必要があり、製造コストがかかることになる。さらにはレジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となってしまう。より好ましくは５μｍ以上、２５μｍ以下であり、さらに好ましくは１０μｍ以上、２０μｍ以下であることが望ましい。
【００４５】
続いて、図３Ｆに示すように、電解めっきにより配線形成した後に不要となったフォトレジストパターンＰＲを除去し、導体回路層１０４のみをガラス基板１００に配置すると共に、シード金属層１０２を露出させる。本実施形態にレジスト除去方法は限定されず、例えば、アルカリ水溶液によって剥離除去することができる。
【００４６】
続いて、図３Ｇに示すように、シード金属層１０２の露出した部分を除去し、回路を電気的に分断することによって、スルーホールが形成されたガラス基板上に導体回路層１０４を形成する。シード層除去方法は本実施形態によって限定されることはないが、無電解ニッケル層、銅層、チタン層を順次化学エッチングにより除去する方法を用いることができる。エッチング液の種類は除去する金属種により適宜選択され、本実施形態によって限定されない。
【００４７】
図４Ａ〜図４Ｊは、図３Ｇ二点鎖線Ｑの部分を拡大して示す縦断面図である。図４Ａ〜図４Ｊにより、キャパシタ１０９の形成工程を説明する。なお、これらの図において、ガラス基板１００上に形成された導体回路層１０４上へのキャパシタ形成の一例を記載してあるが、導体回路層１０４の直上にキャパシタ１０９を作成することに限定されない。すなわち電子回路が形成されたガラス回路基板上に絶縁樹脂層を形成した後に回路形成を繰り返すことで多層回路としてもよく、多層回路中の任意配線層上にキャパシタ１０９を形成してもよい。
【００４８】
図４Ａは、導体回路層１０４の一部の下部電極１０５を示している。続いて図４Ｂに示すように下部電極１０５上の全面に渡り、下部中間層１１０、誘電体層１１１を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。下部中間層１１０及び誘電体層１１１は、同一元素種で形成されているため、ガスの流量を変化させるだけで形成することが可能である。例えば、ＣＶＤ法であれば、製造装置２００を用いてこれを実施することができる。
【００４９】
続いて、図４Ｃに示すようにレジストパターンＰＲを形成する。レジストパターンＰＲの形成は、前記と同方法で行ってもよい。この場合、レジストパターンＰＲは下部電極１０５の内側に形成する。図４Ｃではある一例の概略側面図を用いて説明しているが、どの側面視においても（つまり、平面視において）内側になるように形成する。
【００５０】
続いて、図４ＤにてレジストパターンＰＲをマスクとして下部中間層１１０及び誘電体層１１１の不要部分を除去する。下部中間層１１０及び誘電体層１１１の除去方法は化学エッチング法、ドライエッチング法、いずれも公知方法を用いることができ、本実施形態により限定されない。上述したように、レジストパターンＰＲは下部電極１０５の内側に形成にされているため、レジストパターンＰＲをマスクとして不要部分を除去すると下部中間層１１０及び誘電体層１１１は下部電極１０５の内側にのみ形成される。
【００５１】
続いて図４Ｅで不要になったレジストパターンＰＲを除去する。レジストパターンＰＲの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。続いて図４Ｆに示すように全面に渡り、シード金属層１１２を形成する。シード金属層１１２はキャパシタ１０９の上部電極１１４をセミアディティブ法で形成するための給電層である。
【００５２】
続いて、図４Ｇに示すようにレジストパターンＰＲを形成する。レジストパターンＰＲの形成は、前記と同方法で行ってもよい。この場合、レジストパターンＰＲの開口領域は誘電体層１１１の内側となるように形成する。図４Ｇではある一例の概略側面図を用いて説明しているが、どの側面視においても（つまり、平面視において）内側になるように形成する。
【００５３】
続いて、図４Ｈでシード金属層１１２を用いて電解めっき法によって上部電極１１４を形成する。電解めっき法は電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Ｐｄめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚さは３μｍ以上３０μｍ以下であることが望ましい。３μｍ以下の場合、後のエッチング処理によっては回路が消失してしまう危険性がある。さらに回路の接続信頼性、電気伝導性が低下する危険性がある。電解銅めっき厚が３０μｍ以上である場合、３０μｍ厚以上のレジスト層を形成する必要があり、製造コストがかかる。さらにはレジスト解像性が低下することから、ピッチ３０μｍ以下の微細な配線形成が困難となってしまう。より好ましくは５μｍ以上、２５μｍ以下であることが望ましい。さらに望ましくは１０μｍ以上、２０μｍ以下であることが望ましい。上述したように、レジストパターンＰＲは誘電体層１１１の内側に形成にされているため、シード金属層１１２及び上部電極１１４は誘電体層１１１の内側にのみ形成される。
【００５４】
続いて、図４Ｉで不要になったレジストパターンＰＲを除去する。レジストパターンＰＲの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。続いて、図４Ｊで不要部分のシード金属層１１２を除去する。シード金属層１１２の除去は公知の化学エッチング液を用いることができる。さらにドライエッチング法により除去してもよい。上述の工程を通すことにより、キャパシタ１０９が形成される。
【００５５】
その後、図１に示すように、絶縁樹脂層１３１及びビアホール１３２を形成し、積層導体回路層１３３を公知のセミアディティブ法あるいはサブトラクティブ法を用いて形成することを繰り返すことによって多層配線を形成してもよい。さらにはんだボール１３５を形成してもよい。
【００５６】
以下に多層配線の形成方法について説明する。多層配線の形成方法は公知方法を用いることができる。多層配線層の絶縁樹脂層１３１として使用できる例としてはエポキシ樹脂、ポリイミド、マレイミド樹脂、ポリエチレンテレフタラート、ポリフェニレンオキシド、液晶ポリマー及びこれらの複合材料、あるいは感光性ポリイミド樹脂、感光性ポリベンゾオキサゾール、感光性アクリル−エポキシ樹脂を用いても良い。絶縁樹脂の形成方法は本実施形態により限定されないが、シート状のものであれば真空ラミネート、真空プレス、ロールラミネート法を用いることができる。液状のものであれば、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗装、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。絶縁層の厚さであるが、好ましくは５μｍ以上５０μｍ以下であることが望ましい。５０μｍ以上である場合、絶縁樹脂層に形成できるビアホール１３２を小径化が難しくなるため、配線の高密度化が不利となってしまう、５μｍ以下である場合、層間絶縁性を確保することが困難となる。
【００５７】
多層配線中のビアホール１３２の形成は、非感光性絶縁樹脂であればレーザ加工を用いることができる。レーザは、ＣＯ２レーザ、ＵＶレーザ、ピコ秒レーザ、フェムト秒レーザ等が挙げられるが、好ましくはＵＶレーザ、ＣＯ２レーザであることが簡便で望ましい。感光性絶縁樹脂であればフォトリソグラフィー法によって形成することができる。ビアホール形成後に適宜過マンガン酸溶液によるデスミアを行うことで樹脂表面の粗化とビアホール内をクリーニングして導体回路層１０４との密着性向上を行うことが望ましい。あるいはプラズマ処理によって樹脂表面及びビア内部をクリーニングする方法を行っても良い。
【００５８】
積層導体回路層１３３の形成方法は公知方法を用いることができる。すなわちビアホール形成後の樹脂上全面に１μｍ前後のシード層として薄膜金属層を形成する。シード層の形成方法としては公知の無電解銅めっき、無電解ニッケルめっき、あるいはスパッタ法により薄膜金属層を形成することができる。シード金属層は無電解めっきであれば無電解銅めっき層であることがのぞましい。無電解銅めっきであれば触媒のＰｄ層が樹脂−銅界面にあっても良い。スパッタ法であればＣｕ、Ｎｉ、Ａｌ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ａｕ、Ｉｒ、Ｒｕ、Ｐｄ、Ｐｔ、ＡｌＳｉ、ＡｌＳｉＣｕ、ＡｌＣｕ、ＮｉＦｅ、Ｃｕ合金単体もしくは複数組み合わせたものを適用することができる。より好ましくはチタン層/銅層のスパッタ層であることが密着性良好であり、且つ後のエッチング除去が簡便となるため望ましい。樹脂上に金属層を形成した後の配線形成方法は、公知のセミアディティブ法であれば、フォトリソグラフィー法によるレジストパターン形成、電解めっき、レジスト剥離、シード層除去により回路形成することができる。サブトラクティブ法であれば、シード層上全面に電解めっき、レジストパターン形成、エッチング、レジスト剥離の工程により回路層を形成することが可能である。電解めっきは電解銅めっきであることが、電気伝導性やコストの観点から望ましい。
【００５９】
なお、絶縁樹脂層１３１は最外層であれば、ソルダーレジストを用いても良く、本実施形態により限定されない。また、外部接続端子１３４に表面処理を行ってもよい。表面処理を行うことではんだボール１３５との接合性が向上する。表面処理は、スズやスズの合金めっき皮膜、無電解Ｎｉ−Ｐ／無電解Ｐｄ−Ｐ／Ａｕめっき皮膜、もしくは無電解Ｎｉ−Ｐ／Ａｕめっき皮膜等を成膜することができる。または、プレソルダー処理、または、ＯＳＰ（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ）等の有機皮膜処理が施されてもよい。はんだボール１３５はスクリーン印刷法、はんだボール振込み搭載法、電解めっき法等によって形成することができる。はんだボールの組成はスズ、銀、銅、ビスマス、鉛、亜鉛、インジウム、アンチモン等一種、もしくは複数種を混合したものを用いることができ、これら金属材料の混合比は問わない。はんだの代わりにワイヤーボンディング用のパッドを設けてもよい。
【００６０】
このように構成されたガラス配線基板１０によれば、図４Ｊに示すように、下部電極１０５とキャパシタの誘電体層１１１との間に、下部中間層１１０を設けることによって、下部電極１０５の金属表面と誘電体層１１１の接合強度を向上させることができる。また、誘電体層１１１及び、下部中間層１１０、が同一元素種であると、成膜工程で誘電体層１１１及び、下部中間層１１０を一括加工処理可能なため、工程を簡略することができる。
【００６１】
図５に示すように、ガラス配線基板１０の変形例に係るガラス配線基板１０Ａにおいては、絶縁樹脂層１３１上の任意の回路上にキャパシタ１０９を形成してもよい。多層配線の何れの層内にもキャパシタ１０９を形成しても良い。
【００６２】
図６に示すように、ガラス配線基板１０の変形例に係るガラス配線基板１０Ｂにおいては、はんだボール１３５を両面に設け、半導体チップ１３６やチップ部品１３７を搭載してもよい。
（第２実施形態）
以下、第２の実施形態に係るキャパシタ内蔵ガラス回路基板について図７Ａ〜図７Ｊを用いて詳細を説明する。図７Ａ〜図７Ｊは、図３Ｇ二点鎖線Ｐの部分を拡大して示す縦断面図である。なお、これらの図において、ガラス基板１００上に形成された導体回路層１０４上へのキャパシタ形成の一例を記載してあるが、導体回路層１０４の直上にキャパシタ１０９を作成することに限定されない。本実施の形態の製造方法は、第１の実施形態における図３Ａ〜図３Ｆの工程については同様である。
【００６３】
図７Ａは、導体回路層１０４の一部の下部電極１０５を示している。続いて図７Ｂに示すように下部電極１０５上の全面に渡り、誘電体層１１１、上部中間層１１３を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。上部中間層１１３及び誘電体層１１１は、同一元素種で形成されているため、ガスの流量を変化させるだけで形成することが可能である。例えば、ＣＶＤ法であれば、製造装置２００を用いてこれを実施することができる。
【００６４】
本実施形態における図７Ｂに示す誘電体層１１１は、前述した誘電体層１１１と同様の材料、寸法で形成される。この場合、誘電体層１１１、及び上部中間層１１３が同一元素種であると、成膜工程で誘電体層１１１、及び、上部中間層１１３を一括加工処理可能なため、工程を簡略することができる。また、誘電体層１１１は上部中間層１１３より十分に厚いため、所望の誘電体層の誘電率を得ることができる。また、図中には記載が無いが、下部電極１０５と誘電体層１１１の密着性をより向上させるため、下部電極１０５と誘電体層１１１の間に密着性金属層があってもかまわない。
【００６５】
誘電体層１１１の上層にある上部中間層１１３は、誘電体層１１１とシード金属層１１２の密着性を向上させる層であり、誘電体層１１１と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。上部中間層１１３の厚さは本実施形態では規定されないが、誘電体層１１１より薄いことが望ましい。この場合、上部中間層１１３は誘電体層１１１と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。
【００６６】
続いて、図７Ｃに示すようにレジストパターンＰＲを形成する。レジストパターンＰＲの形成は、前記と同方法で行ってもよい。この場合、レジストパターンＰＲは下部電極１０５の内側に形成する。図７ではある一例の概略側面図を用いて説明しているが、どの側面視においても（つまり、平面視において）内側になるように形成する。
【００６７】
続いて、図７ＤにてレジストパターンＰＲをマスクとして誘電体層１１１及び上部中間層１１３の不要部分を除去する。誘電体層１１１及び上部中間層１１３の除去方法は化学エッチング法、ドライエッチング法、いずれも公知方法を用いることができ、本実施形態により限定されない。上述したように、レジストパターンＰＲは下部電極１０５の内側に形成にされているため、レジストパターンＰＲをマスクとして不要部分を除去すると誘電体層１１１及び上部中間層１１３は下部電極１０５の内側にのみ形成される。
【００６８】
続いて図７Ｅに示すように、不要になったレジストパターンＰＲを除去する。レジストパターンＰＲの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
【００６９】
続いて図７Ｆに示すように全面に渡り、シード金属層１１２を形成する。シード金属層１１２はキャパシタ１０９の上部電極１１４をセミアディティブ法で形成するための給電層である。シード金属層１１２は、前述したものと同様の製法、材料及び寸法で形成されている。また、図中には記載が無いが、シード金属層１１２と上部中間層１１３の密着性をより向上させるため、シード金属層１１２と上部中間層１１３の間に密着性金属層があってもかまわない。
【００７０】
続いて、図７Ｇに示すように、レジストパターンＰＲを形成する。レジストパターンＰＲの形成は、前記と同方法で行ってもよい。この場合、レジストパターンＰＲの開口領域は上部中間層１１３の内側となるように形成する。図７Ｇではある一例の概略側面図を用いて説明しているが、どの側面視においても（つまり、平面視において）内側になるように形成する。
【００７１】
続いて、図７Ｈに示すように、シード金属層１１２を用いて電解めっき法によって上部電極１１４を形成する。電解めっき法については、前述したものと同様である。上述したように、レジストパターンＰＲは上部中間層１１３及び誘電体層１１１の内側に形成にされているため、シード金属層１１２及び上部電極１１４は上部中間層１１３及び誘電体層１１１の内側にのみ形成される。
【００７２】
続いて、図７Ｉに示すように、不要になったレジストパターンＰＲを除去する。レジストパターンＰＲの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。続いて、図７Ｊで不要部分のシード金属層１１２を除去する。シード金属層１１２の除去は公知の化学エッチング液を用いることができる。さらにドライエッチング法により除去してもよい。上述の工程を通すことにより、キャパシタ１０９が形成される。
【００７３】
このように構成されたガラス配線基板１０によれば、図７Ｊに示すように、キャパシタの誘電体層１１１とシード金属層１１２の間に上部中間層１１３を設けることによって、シード金属層１１２の金属表面と誘電体層１１１の接合強度を向上させることができる。また、誘電体層１１１及び、上部中間層１１３、が同一元素種であると、成膜工程で誘電体層１１１及び、上部中間層１１３を一括加工処理可能なため、工程を簡略することができる。
（第３実施形態）
以下、第３の実施形態に係るキャパシタ内蔵ガラス回路基板について図８Ａ〜図８Ｊを用いて詳細を説明する。図８Ａ〜図８Ｊは、図３Ｇ二点鎖線Ｐの部分を拡大して示す縦断面図である。なお、これらの図において、ガラス基板１００上に形成された導体回路層１０４上へのキャパシタ形成の一例を記載してあるが、導体回路層１０４の直上にキャパシタ１０９を作成することに限定されない。本実施の形態の製造方法は、第１の実施形態における図３Ａ〜図３Ｆの工程については同様である。
【００７４】
図８Ａは、導体回路層１０４の一部の下部電極１０５を示している。続いて図８Ｂに示すように下部電極１０５上の全面に渡り、下部中間層１１０、誘電体層１１１、上部中間層１１３を順次堆積形成する。上記層の成膜方法としては、真空蒸着法、スパッタリング法、イオンプレーティング法、ＭＢＥ法、レーザブレーション法、ＣＶＤ法が挙げられるが、本実施形態により限定されない。上部中間層１１３及び誘電体層１１１は、同一元素種で形成されているため、ガスの流量を変化させるだけで形成することが可能である。例えば、ＣＶＤ法であれば、製造装置２００を用いてこれを実施することができる。
【００７５】
誘電体層１１１の下層にある下部中間層１１０は、誘電体層１１１と下部電極１０５の密着性を向上させる層であり、誘電体層１１１と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。下部中間層１１０の厚さは本実施形態では規定されないが、誘電体層１１１より薄いことが望ましい。この場合、下部中間層１１０は誘電体層１１１と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。また、図中には記載が無いが、下部電極１０５と下部中間層１１０の密着性をより向上させるため、下部電極１０５と下部中間層１１０の間に密着性金属層があってもかまわない。
【００７６】
本実施形態における図８Ｂに示す誘電体層１１１は、前述した誘電体層１１１と同様の材料、寸法で形成される。この場合、下部中間層１１０、誘電体層１１１、及び、上部中間層１１３が同一元素種であると、成膜工程で下部中間層１１０、誘電体層１１１、及び、上部中間層１１３を一括加工処理可能なため、工程を簡略することができる。また、誘電体層１１１は下部中間層１１０、及び上部中間層１１３より十分に厚いため、所望の誘電体層の誘電率を得ることができる。
【００７７】
誘電体層１１１の上層にある上部中間層１１３は、誘電体層１１１とシード金属層１１２の密着性を向上させる層である。誘電体層１１１と同一元素種であるという観点から、例えば、アルミナ、シリカ、シリコンナイトライド、タンタルオキサイド、酸化チタン、チタン酸カルシウム、チタン酸バリウム、チタン酸ストロンチウムを適用することができる。上部中間層１１３の厚さは本実施形態では規定されないが、誘電体層１１１より薄いことが望ましい。この場合、上部中間層１１３は誘電体層１１１と同一元素種で組成比を変化させることで、応力を低減させ密着性を向上させる層として機能する。
【００７８】
続いて、図８Ｃに示すようにレジストパターンＰＲを形成する。レジストパターンＰＲの形成は、前記と同方法で行ってもよい。この場合、レジストパターンＰＲは下部電極１０５の内側に形成する。図５Ｃではある一例の概略側面図を用いて説明しているが、どの側面視においても（つまり、平面視において）内側になるように形成する。
【００７９】
続いて、図８ＤにてレジストパターンＰＲをマスクとして下部中間層１１０、誘電体層１１１、及び上部中間層１１３の不要部分を除去する。下部中間層１１０、誘電体層１１１、及び上部中間層１１３の除去方法は化学エッチング法、ドライエッチング法、いずれも公知方法を用いることができ、本実施形態により限定されない。上述したように、レジストパターンＰＲは下部電極１０５の内側に形成にされているため、レジストパターンＰＲをマスクとして不要部分を除去すると下部中間層１１０、誘電体層１１１、及び上部中間層１１３は下部電極１０５の内側にのみ形成される。
【００８０】
続いて図８Ｅに示すように、不要になったレジストパターンＰＲを除去する。レジストパターンＰＲの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
【００８１】
続いて図８Ｆに示すように全面に渡り、シード金属層１１２を形成する。シード金属層１１２はキャパシタ１０９の上部電極１１４をセミアディティブ法で形成するための給電層である。シード金属層１１２は、前述したものと同様の製法、材料及び寸法で形成されている。また、図中には記載が無いが、シード金属層１１２と上部中間層１１３の密着性をより向上させるため、シード金属層１１２と上部中間層１１３の間に密着性金属層があってもかまわない。
【００８２】
続いて、図８Ｇに示すようにレジストパターンＰＲを形成する。レジストパターンＰＲの形成は、前記と同方法で行ってもよい。この場合、レジストパターンＰＲの開口領域は上部中間層１１３の内側となるように形成する。図５Ｇではある一例の概略側面図を用いて説明しているが、どの側面視においても（つまり、平面視において）内側になるように形成する。
【００８３】
続いて、図８Ｈに示すように、シード金属層１１２を用いて電解めっき法によって上部電極１１４を形成する。電解めっき法については、前述したものと同様である。上述したように、レジストパターンＰＲは上部中間層１１３、誘電体層１１１、及び下部中間層１１０の内側に形成にされているため、シード金属層１１２及び上部電極１１４は上部中間層１１３、誘電体層１１１、及び下部中間層１１０の内側にのみ形成される。
【００８４】
続いて、図８Ｉに示すように、不要になったレジストパターンＰＲを除去する。レジストパターンＰＲの除去は公知方法のアルカリ水溶液で除去剥離処理を行うことができる。
続いて、図８Ｊに示すように不要部分のシード金属層１１２を除去する。シード金属層１１２の除去は公知の化学エッチング液を用いることができる。さらにドライエッチング法により除去してもよい。上述の工程を通すことにより、キャパシタ１０９が形成される。
【００８５】
このように構成されたガラス配線基板１０によれば、図８Ｊに示すように、キャパシタ１０９の下部電極１０５と誘電体層１１１の間に下部中間層１１０を設けると共に、誘電体層１１１とシード金属層１１２の間に上部中間層１１３を設けることによって、下部電極１０５と誘電体層１１１の接合強度、及び、シード金属層１１２の金属表面と誘電体層１１１の接合強度を向上させることができる。また、誘電体層１１１、下部中間層１１０、及び、上部中間層１１３、が同一元素種であると、成膜工程で誘電体層１１１、下部中間層１１０、及び、上部中間層１１３を一括加工処理可能なため、工程を簡略することができる。
【００８６】
次に、上述した各実施形態に基づいて製造されたガラス配線基板１０と、一般的なキャパシタ内蔵ガラス回路基板とを比較する。
（実施例１）
本実施形態に係るガラス配線基板１０について、上述した各図に基づいて製造方法を説明する。
【００８７】
まず、図３Ａに示すように、ガラス基板１００（日本電気硝子株式会社製ＯＡ−１０Ｇ、０．５ｍｍ厚、線熱膨張係数  ３ｐｐｍ／Ｋ）を準備する。続いて図３Ｂに示すようにピコ秒レーザ加工機を用いて貫通孔１０１の径がトップ径８０μｍ、ボトム径６０μｍで貫通孔１０１を形成した。さらに図１Ｃに示すようにガラス基板１００の表裏面にシード金属層１０２としてスパッタ法を用いてチタンを５０ｎｍ、銅を３００ｎｍ成膜した。さらにスルーホール内１０１内のシード金属層の増膜を目的として０．１μｍ厚さの無電解ニッケルめっき層を形成した。以上よりチタン、銅、ニッケルからなるシード金属層１０２を形成した。続いて図３Ｄに示すように２５μｍ厚の感光性ドライフィルムレジストをシード金属層１０２上にロールラミネートによって設け、フォトリソグラフィーによってレジストパターンＰＲを形成した。次に、図３Ｅに示すように１５μｍ厚さとなるように電解銅めっき層１０４を形成した後に、レジストパターンＰＲをアルカリ溶液中で剥離することにより、図３Ｆに示す基板を得る。さらにシード金属層１０２のＮｉ層を硝酸−過酸化水素混合エッチング液、Ｃｕ層を硫酸−過酸化水素混合エッチング液、Ｔｉ層を水酸化カリウム−過酸化水素エッチング液を用いて順次溶解除去し、ガラス配線基板１０を得た（図３Ｇ）。
【００８８】
次に、図４Ａ〜図４Ｊにより、本実施形態におけるキャパシタ１０９の形成について説明する。図４Ａに示すガラス基板１００上に形成された導体回路層１０４上全面にＣＶＤ法によりシリコンナイトライドを下部中間層１１０と誘電体層１１１で組成比を変化させて誘電体層１１１が下部中間層１１０より厚くなるように成膜した。続いて上部全面にドライフィルムレジストを真空ラミネートにてレジスト層を形成した。続いて図２Ｃに示すように公知フォトリソグラフィー法によりレジストパターンＰＲを形成した後に、ドライエッチング法で中間／誘電体層を形成し、さらにレジストパターンＰＲをアルカリ水溶液で剥離除去した。続いて図４Ｆに示すように、上部全面にＣｕ層を３００ｎｍになるように成膜した。続いて上部全面にドライフィルムレジストを真空ラミネートにてレジスト層を形成した。続いて図４Ｇに示すように公知フォトリソグラフィー法によりレジストパターンＰＲを形成した後に、電解銅めっきによりキャパシタ１０９の上部電極１１４を厚さ１０μｍで形成した。最後にレジストパターンＰＲをアルカリ水溶液で剥離除去後、キャパシタ形成用のシード金属層１１２を硫酸−過酸化水素エッチング液で溶解除去することで、本実施形態であるキャパシタを形成した。
【００８９】
さらに脂厚４０μｍのビルトアップ樹脂であるＧＸ−Ｔ３１（味の素ファインテクノ製）を真空ラミネートにより絶縁樹脂層を表裏両面に形成後、ＵＶレーザ加工機で直径６０μｍのビアホールを形成した。さらにデスミア処理、無電解銅めっき処理によって厚さ０．８μｍの無電解銅めっき層を形成した後に、厚さ２５μｍのドライフィルムレジスト層を表裏両面に形成した。フォトリソグラフィーによりレジストパターンを形成後、電解銅めっきによって厚さ１５μｍの導体回路層を表裏各層の多層回路層を形成した。以上の多層回路形成を繰り返すことで、ビルトアップ多層回路をガラスコア配線上表裏に各２層の回路層を形成した。表裏最外層はソルダーレジスト層を形成し、フォトリソグラフィーすることによって外部接続端子で本実施形態の実施例のガラス配線基板１０を得た。さらに図１に示すように、外部接続端子１３４表面にニッケル−金めっきを行いさらにはんだボール１３５を形成することで、ガラス配線基板１０を作製した。
【００９０】
この製造方法により、下部電極１０５と誘電体層１１１との間に下部中間層１１０を有する、すなわち、誘電体層の下側に中間層を有するキャパシタ１０９の形状を得た。
（実施例２）
実施例２として、図８Ｊに示すように、下部電極１０５の金属表面と誘電体層１１１の接合強度を向上させる下部中間層１１０、及びシード金属層１１２の金属表面と誘電体層１１１の接合強度を向上させる上部中間層１１３を有するキャパシタの形状であるガラス配線基板１０を作成した。製造方法としては、誘電体層１１１に上部中間層１１３を成膜する方法以外、上述の実施例１に示す方法と同方法である。
【００９１】
この製造方法により、下部電極１０５と誘電体層１１１との間に下部中間層１１０、及び誘電体層１１１とシード金属層１１２との間に上部中間層１１３を有する、すなわち、誘電体層１１１の上側、及び下側に中間層を有するキャパシタ１０９の形状を得た。
（比較例）
比較例として、図５Ｂに示す下部中間層１１０、及び、上部中間層１１３の存在しないキャパシタの形状であるキャパシタ内蔵ガラス回路基板を作成した。製造方法としては、図４Ｂに示す誘電体層１１１に上部中間層１１３を成膜する方法を除く、上述の実施例１記載の方法と同方法である。
【００９２】
この場合、下部電極１０５と誘電体層１１１が、及び誘電体層１１１とシード金属層１１２が直接接合しているキャパシタの形状を得た。以上の実施例１，２及び比較例の製造方法において、キャパシタの品質に顕著な差が確認されたため、結果を下記に記載する。
【００９３】
【表１】
2019114723.tif 000003
【００９４】
上述した熱サイクル試験後のキャパシタの良品率は、実施例２のキャパシタ内蔵ガラス回路基板が最も高く、次に実施例１のキャパシタ内蔵ガラス回路基板で、比較例のキャパシタ内蔵ガラス回路基板が最も低い結果となった。これは、中間層を有することで層間密着性が向上し、誘電体層の剥離あるいはクラック発生が軽減されるためである。
【００９５】
なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【産業上の利用可能性】
【００９６】
本発明によれば、ガラス基板を有するキャパシタ内蔵ガラス回路基板を高い信頼性で製造することが可能となる。また、キャパシタ内蔵ガラス回路基板は、半導体パッケージ基板、インターポーザ、光学素子用基板の製造、あるいは多層配線基板の製造に利用することができ、高機能化、小型化、高信頼化を達成することができる。
【符号の説明】
【００９７】
１０，１０Ａ，１０Ｂ…ガラス配線基板（キャパシタ内蔵ガラス回路基板）、１００…ガラス基板、１０１…貫通孔、１０２…シード金属層、１０３…電解めっき層、１０４…導体回路層、１０５…下部電極、１０９…キャパシタ、１１０…下部中間層、１１１…誘電体層、１１２…シード金属層、１１３…上部中間層、１１４…上部電極、１３１…絶縁樹脂層、１３２…ビアホール、１３３…積層導体回路層、１３４…外部接続端子、１３５…ボール、１３６…半導体チップ、１３７…チップ部品、２００…製造装置、２１０…チャンバ、２２０…ガス供給部、２２１…ガスボンベ、２２２…ガス供給管、２２３…バルブ、２３０…ガス供給部、２３１…ガスボンベ、２３２…ガス供給管、２３３…バルブ、２４０…排気ポンプ。
【図１】
2019114723.tif 000004
【図２】
2019114723.tif 000005
【図３Ａ】
2019114723.tif 000006
【図３Ｂ】
2019114723.tif 000007
【図３Ｃ】
2019114723.tif 000008
【図３Ｄ】
2019114723.tif 000009
【図３Ｅ】
2019114723.tif 000010
【図３Ｆ】
2019114723.tif 000011
【図３Ｇ】
2019114723.tif 000012
【図４Ａ】
2019114723.tif 000013
【図４Ｂ】
2019114723.tif 000014
【図４Ｃ】
2019114723.tif 000015
【図４Ｄ】
2019114723.tif 000016
【図４Ｅ】
2019114723.tif 000017
【図４Ｆ】
2019114723.tif 000018
【図４Ｇ】
2019114723.tif 000019
【図４Ｈ】
2019114723.tif 000020
【図４Ｉ】
2019114723.tif 000021
【図４Ｊ】
2019114723.tif 000022
【図５】
2019114723.tif 000023
【図６】
2019114723.tif 000024
【図７Ａ】
2019114723.tif 000025
【図７Ｂ】
2019114723.tif 000026
【図７Ｃ】
2019114723.tif 000027
【図７Ｄ】
2019114723.tif 000028
【図７Ｅ】
2019114723.tif 000029
【図７Ｆ】
2019114723.tif 000030
【図７Ｇ】
2019114723.tif 000031
【図７Ｈ】
2019114723.tif 000032
【図７Ｉ】
2019114723.tif 000033
【図７Ｊ】
2019114723.tif 000034
【図８Ａ】
2019114723.tif 000035
【図８Ｂ】
2019114723.tif 000036
【図８Ｃ】
2019114723.tif 000037
【図８Ｄ】
2019114723.tif 000038
【図８Ｅ】
2019114723.tif 000039
【図８Ｆ】
2019114723.tif 000040
【図８Ｇ】
2019114723.tif 000041
【図８Ｈ】
2019114723.tif 000042
【図８Ｉ】
2019114723.tif 000043
【図８Ｊ】
2019114723.tif 000044