(57)【要約】【課題】回路規模の増加を抑えつつ、表示装置を高精細化することを可能にする。【解決手段】第１データ転送線１４と走査線の交差に設けられる画素回路１１０と、第２データ転送線１４と走査線１２の交差に設けられる画素回路１１０と、第３データ転送線１４と走査線１２の交差に設けられる画素回路１１０と、を有する表示部１００と、走査線を選択し、表示階調を示す階調信号を第１データ転送線１４、第２データ転送線１４および第３データ転送線１４に与える駆動回路５００Ａと、を備え、第２データ転送線１４と第３データ転送線１４とが接続されており、駆動回路５００Ａは、第２データ転送線１４と第３データ転送線１４に対して同一の階調信号を与える表示装置、を提供する。【選択図】図２
2019128468.tif 000002
【特許請求の範囲】
【請求項１】
第１データ転送線、第２データ転送線、および第３データ転送線を含む複数のデータ転送線と走査線との各交差に対応して設けられる画素回路を有する表示部と、
前記走査線を選択し、表示階調を示す階調信号を前記第１、第２および第３データ転送線に与える駆動回路と、を備え、
前記第２および第３データ転送線は接続されており、
前記駆動回路は、前記第２および第３データ転送線に対して同一の階調信号を与え、
前記表示部の中央の画素回路は、前記第１データ転送線に対応して設けられる、
ことを特徴とする表示装置。
【請求項２】
前記走査線を含む複数の走査線を有し、
前記表示部は、前記第１データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされており、
１画面分の画像の表示に要する期間において、前記駆動回路は、前記第１表示領域については１本ずつ前記走査線を選択し、前記第２表示領域については１または複数本おきに前記走査線を選択する、
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記走査線を含む複数の走査線を有し、
前記表示部の表示領域は、前記第１データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされており、
１画面分の画像の表示に要する期間において、前記駆動回路は、前記第１表示領域については前記走査線を１本ずつ選択し、前記第２表示領域については前記走査線を複数本ずつ選択する、
ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記表示部の中央の画素回路は前記第１表示領域に属することを特徴とする請求項２または請求項３に記載の表示装置。
【請求項５】
複数の走査線とデータ転送線との各交差に対応して設けられた画素回路を有し、前記データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされている表示部と、
１画面分の画像の表示に要する期間において、前記第１表示領域については１本ずつ前記走査線を選択し、前記第２表示領域については１または複数本おきに前記走査線を選択し、表示階調を示す階調信号を前記データ転送線に与える駆動回路と、を備え、
前記表示部の中央の画素回路は前記第１表示領域に属する、
ことを特徴とする表示装置。
【請求項６】
複数の走査線とデータ転送線との各交差に対応して設けられた画素回路を有し、前記データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされている表示部と、
１画面分の画像の表示に要する期間において、前記第１表示領域については前記走査線を１本ずつ選択し、前記第２表示領域については前記走査線を複数本ずつ選択し、表示階調を示す階調信号を前記データ転送線に与える駆動回路と、を備え、
前記表示部の中央の画素回路は前記第１表示領域に属する、
ことを特徴とする表示装置。
【請求項７】
前記画素回路の各々は同じ大きさの発光素子を有する、ことを特徴とする請求項１〜６の何れか１項に記載の表示装置。
【請求項８】
請求項１〜７の何れか１項に記載の表示装置、を有する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、および電子機器に関する。
【背景技術】
【０００２】
走査線とデータ転送線とが交差する画素の位置に対応させてＯＬＥＤ（Organic Light-emitting Diode）などの発光素子とトランジスター等を含む画素回路をマトリクス状に配列した表示パネルを有する表示装置が一般に普及している。
【０００３】
特許文献１には、解像度の異なる複数の表示領域を備え、中央部に近い表示領域ほど解像度が高い表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平５−１０８０３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１には、中央部に近い表示領域ほど解像度を高くする技術的手段については具体的には記載されていない。表示パネルの解像度を引き上げる一般的な手法としては、表示パネルに配列する画素回路の数を増やすことが挙げられる。しかし、表示パネルに配列する画素回路の数を増やすと、画素回路を駆動するための駆動回路の回路規模が画素回路数の増分に応じて大きくなるといった問題があった。さらに、駆動回路の回路規模が大きくなるのに伴い消費電力が増加するといった問題があった。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために本発明に係る表示装置の一態様は、第１データ転送線、第２データ転送線、および第３データ転送線を含む複数のデータ転送線と走査線との各交差に対応して設けられる画素回路を有する表示部と、前記走査線を選択し、表示階調を示す階調信号を前記第１、第２および第３データ転送線に与える駆動回路と、を備え、前記第２データ転送線と前記第３データ転送線とが接続されており、前記駆動回路は、前記第２および第３データ転送線に対して同一の階調信号を与え、前記表示部の中央の画素回路は、前記第１データ転送線に対応して設けられることを特徴とする。
【０００７】
本態様によれば、同一の階調信号が与える第２データ転送線と第３データ転送線に対しては駆動回路において階調信号の出力部を１つだけ設ければよく、全てのデータ転送線に出力部を１つずつ設ける態様に比較して駆動回路の構成が簡素になり、駆動回路の回路規模の増加を抑えつつ、消費電力を低減できる。
第２データ転送線と第３データ転送線とを介して同一の階調信号が供給される画素回路は、同じ階調を表示するので解像度が低下する。一方、第１データ転送線には他の階調信号を与えるので、走査線方向に解像度（水平解像度）は高い。したがって、表示部には高い解像度の表示領域と低い解像度の表示領域が混在する。本態様では、表示部の中央の画素回路は第１データ転送線に対応して設けられるので、表示部の中央の解像度を高くすることができる。人の視覚特性は視線方向に解像度の感度が高く、周辺の領域については解像度の感度が低い。本態様の表示装置をヘッドマウント・ディスプレイなどに適用した場合、ユーザーが体感する解像度は表示部の中央の解像度となる。よって、本態様によれば、駆動回路を簡素化しつつ実質的に走査線方向の解像度が高い画像を表示することができる。
【０００８】
上述した表示装置は、前記走査線を含む複数の走査線を有し、前記表示部の表示領域は、前記第１データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされており、１画面分の画像の表示に要する期間において、前記駆動回路は、前記第１表示領域については１本ずつ前記走査線を選択し、前記第２表示領域については１または複数本おきに前記走査線を選択し、前記表示部の中央の画素回路は前記第１表示領域に属する、ことを特徴としてもよい。
【０００９】
本態様によれば、第２表示領域に属する画素回路の表示階調の書き換え周期は第１表示領域に属する画素回路の表示階調の書き換え周期よりも長くなり、時間軸方向の解像度を加味した見かけの解像度は第２表示領域の方が第１表示領域よりも低くなる。また、本態様によれば、第１表示領域に属する画素回路の表示階調と第２表示領域に属する画素回路の表示階調とを同じ周期で書き換える態様に比較して消費電力が小さくなる。
【００１０】
上述した表示装置は、前記走査線を含む複数の走査線を有し、前記表示部の表示領域は、前記第１データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされており、１画面分の画像の表示に要する期間において、前記駆動回路は、前記第１表示領域については前記走査線を１本ずつ選択し、前記第２表示領域については前記走査線を複数本ずつ選択する、ことを特徴としてもよい。
【００１１】
本態様によれば、第２表示領域の解像度は第１表示領域の解像度よりも低くなる。また、本態様によれば駆動回路の回路規模の増加をさらに抑えることができる。
【００１２】
上述した表示装置は、前記表示部の中央の画素回路は前記第１表示領域に属することを特徴としてもよい。
【００１３】
本態様によれば、表示部の中央に第１表示領域が位置するので、表示部の中央において第１データ転送線の方向の解像度（垂直解像度）を高めることができる。よって、駆動回路を簡素化しつつ実質的に第１データ転送線方向の解像度が高い画像を表示できる。
【００１４】
本発明に係る表示装置の他の態様は、複数の走査線とデータ転送線との各交差に対応して設けられた画素回路を有し、前記データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされている表示部と、１画面分の画像の表示に要する期間において、前記第１表示領域については１本ずつ前記走査線を選択し、前記第２表示領域については１または複数本おきに前記走査線を選択し、表示階調を示す階調信号を前記データ転送線に与える駆動回路と、を備え、前記表示部の中央の画素回路は前記第１表示領域に属する。
【００１５】
本態様によれば、第２表示領域については１または複数本おきに走査線を選択するので、第２表示領域の全ての走査線を選択する態様と比較して、駆動回路の構成が簡素になり、駆動回路の回路規模の増加を抑えつつ、消費電力を低減できる。また、表示部の中央に第１表示領域が位置するので、表示部の中央においてデータ転送線の方向の解像度（垂直解像度）を高めることができる。よって、駆動回路を簡素化しつつ実質的にデータ転送線方向の解像度が高い画像を表示できる。
【００１６】
本発明に係る表示装置の他の態様は、複数の走査線とデータ転送線との各交差に対応して設けられた画素回路を有し、前記データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされている表示部と、１画面分の画像の表示に要する期間において、前記第１表示領域については前記走査線を１本ずつ選択し、前記第２表示領域については前記走査線を複数本ずつ選択し、表示階調を示す階調信号を前記データ転送線に与える駆動回路と、を備え、前記表示部の中央の画素回路は前記第１表示領域に属する。
【００１７】
本態様によれば、第２表示領域については走査線を複数本ずつ選択するので、第２表示領域の全ての走査線を１本ずつ選択する態様と比較して、駆動回路の構成が簡素になり、駆動回路の回路規模の増加を抑えつつ、消費電力を低減できる。また、表示部の中央に第１表示領域が位置するので、表示部の中央においてデータ転送線の方向の解像度（垂直解像度）を高めることができる。よって、駆動回路を簡素化しつつ実質的にデータ転送線方向の解像度が高い画像を表示できる。
【００１８】
上述した表示装置は、前記画素回路の各々は同じ大きさの発光素子を有することを特徴としてもよい。
【００１９】
複数の表示領域のうちの何れかの表示領域の解像度を他の表示領域の解像度よりも高くする手法としては、画素回路が有する発光素子の大きさを表示領域間で異ならせることが考えられる。具体的には、解像度を高くする表示領域には、他の表示領域に配列される画素回路の発光素子よりも小さい発光素子を有する画素回路を、他の表示領域よりも高い密度で配列することが考えられる。しかし、ＯＬＥＤ等を発光素子として用いた表示装置では、画素の明るさは発光素子の大きさに依存する。このため、画素回路の発光素子の大きさを表示領域間で異ならせることで各表示領域の解像度を調整しようとすると、表示領域間の明るさの補正が必要となる。しかし、画素回路には個体差があるので、表示領域間の明るさの補正は大変難しい。本態様によれば、画素回路の各々が有する発光素子の大きさは同じである。したがって、本態様によれば、表示領域間で発光素子の大きさに起因する明るさの補正を行う必要はない。
【００２０】
また、本発明は、表示装置のほか、当該表示装置を備える電子機器として概念することも可能である。電子機器としては、典型的にはヘッドマウント・ディスプレイ（ＨＭＤ）や電子ビューファイダーのなどが挙げられる。
【図面の簡単な説明】
【００２１】
【図１】本発明の第１実施形態に係る表示装置１の構成を示す斜視図である。
【図２】表示装置１の表示パネル１０の構成を示す図である。
【図３】走査線駆動回路２００の構成例を示す図である。
【図４】第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂの構成例を示す図である。
【図５】表示部１００における表示領域Ａ１１〜Ａ３３を説明するための図である。
【図６】表示装置１の動作例を示す図である。
【図７】表示装置１の動作例を示す図である。
【図８】人間の眼の視野特性の一例を示す図である。
【図９】本発明の第２実施形態の表示装置１Ａの構成を説明するための図である。
【図１０】表示装置１Ａの動作を説明するための図である。
【図１１】表示装置１Ａの動作を説明するための図である。
【図１２】表示装置１Ａの画素回路１１０の構成例を示す図である。
【図１３】表示装置１ＡにおけるＶｔｈ補償を説明するための図である。
【図１４】変形例（２）の表示装置を説明するための図である。
【図１５】変形例（２）の表示装置を説明するための図である。
【図１６】変形例（３）の電子光学機器を説明するための図である。
【図１７】本発明に係るヘッドマウント・ディスプレイ３００の斜視図である。
【発明を実施するための形態】
【００２２】
以下、本発明を実施するための形態について図面を参照して説明する。ただし、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施形態は、本発明の好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。
【００２３】
＜Ａ．第１実施形態＞
図１は、本発明の実施形態に係る表示装置１の構成を示す斜視図である。表示装置１は、例えばヘッドマウント・ディスプレイにおいて画像を表示するマイクロ・ディスプレイである。
【００２４】
図１に示すように、表示装置１は、表示パネル１０を備える。表示パネル１０は、複数の画素回路と、当該画素回路を駆動する駆動回路と、駆動回路の動作を制御する制御回路とを備える。本実施形態において、表示パネル１０が備える複数の画素回路、駆動回路および制御回路は、シリコン基板に形成され、画素回路には、電気光学素子の一例であるＯＬＥＤが発光素子として用いられる。また、表示パネル１０は、例えば、表示部で開口する枠状のケース８２に収納されるとともに、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ）基板８４の一端が接続される。ＦＰＣ基板８４には、半導体チップの制御回路３が、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）技術によって実装されるとともに、複数の端子８６が設けられて、図示省略された上位回路に接続される。
【００２５】
図２は、実施形態に係る表示パネル１０の構成を示すブロック図である。表示パネル１０は、制御回路３を備える。制御回路３には、図示省略された上位回路よりデジタルの画像データＶｉｅｄｏが同期信号に同期して供給される。ここで、画像データＶｉｄｅｏとは、表示パネル１０（厳密には、後述する表示部１００）で表示すべき画像の画素の表示階調を例えば８ビットで規定するデータである。また、同期信号とは、垂直同期信号、水平同期信号、および、ドットクロック信号を含む信号である。
【００２６】
制御回路３は、同期信号に基づいて、各種制御信号を生成し、これを走査線駆動回路２２０Ｂ、第１データ転送線駆動回路５００Ａおよび第２データ線駆動回路５００Ｂからなる駆動回路に供給する。具体的には、制御回路３は、制御信号Ｃtr１〜Ｃtr２を駆動回路に供給する。制御信号Ｃtr１〜制御信号Ｃtr２の各々は、パルス信号や、クロック信号、イネーブル信号など、複数の信号を含む信号である。さらに、制御回路３は、画像データＶｉｄｅｏに基づいて、アナログの画像信号Ｖｉｄを生成する。具体的には、制御回路３には、画像信号Ｖｉｄの示す電位および表示パネル１０が備える電気光学素子の輝度を対応付けて記憶したルックアップテーブル、が設けられる。そして、制御回路３は、当該ルックアップテーブルを参照することで、画像データＶｉｄｅｏで規定される電気光学素子の輝度に対応した電位を示す画像信号Ｖｉｄを生成し、これを第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂに供給する。
【００２７】
本実施形態では、駆動回路が、走査線駆動回路２００、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂに分割されているが、これらを１つの回路に一体化して駆動回路を構成してもよい。表示部１００には、表示すべき画像の画素に対応した画素回路１１０がマトリクス状に配列されている。図２では詳細な図示を省略したが、表示部１００には、Ｍ行の走査線１２が図において横方向（Ｘ方向）に延在して設けられ、また、３列毎にグループ化された（３Ｎ）列のデータ転送線１４が図において縦方向（Ｙ方向）に延在して設けられている。各走査線１２と各データ転送線１４は互いに電気的な絶縁を保って設けられている。画素回路１１０は、Ｍ行の走査線１２と、（３Ｎ）列のデータ転送線１４との交差に対応して設けられている。本実施形態において画素回路１１０は、縦Ｍ行×横（３Ｎ）列でマトリクス状に配列されている。本実施形態では、Ｍ×３Ｎ個の画素回路１１０は全て同じ大きさの発光素子を有する。また、本実施形態では、表示部１００はいわゆる３Ｋ３Ｋの解像度を有し、具体的にはＮ＝２８８０、Ｍ＝３２４０であり、表示部１００の垂直走査周期は９０Ｈｚである。
【００２８】
ここで、Ｍ、Ｎは、何れも自然数である。走査線１２および画素回路１１０のマトリクスのうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（Ｍ−１）、Ｍ行と呼ぶ場合がある。同様にデータ転送線１４および画素回路１１０のマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（３Ｎ−１）、（３Ｎ）列と呼ぶ場合がある。ここで、データ転送線１４のグループを一般化して説明するために、１以上の任意の整数をｎと表すと、左から数えてｎ番目のグループには、（３ｎ−２）列目、（３ｎ−１）列目および（３ｎ）列目のデータ転送線１４が属している、ということになる。同一行の走査線１２と、同一グループに属する３列のデータ転送線１４とに対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応して、これらの３画素が表示すべきカラー画像の１ドットを表現する。すなわち、本実施形態では、ＲＧＢに対応したＯＬＥＤの発光によって１ドットのカラーを加法混色で表現する構成となっている。
【００２９】
表示部１００の左側から３ｎ−２（ｎ＝１〜Ｎ）番目のデータ転送線１４と表示部１００の上からｍ（ｍ＝１〜Ｍ）番目の走査線１２の交差には発光色が赤（Ｒ）の画素回路１１０（以下、「画素回路１１０Ｒ」と表記）が設けられている。表示部１００の左側から３ｎ−１（ｎ＝１〜Ｎ）番目のデータ転送線１４と表示部１００の上からｍ（ｍ＝１〜Ｍ）番目の走査線１２の交差には発光色が赤（Ｇ）の画素回路１１０（以下、「画素回路１１０Ｇ」と表記）が設けられている。表示部１００の左側から３ｎ（ｎ＝１〜Ｎ）番目のデータ転送線１４と表示部１００の上からｍ（ｍ＝１〜Ｍ）番目の走査線１２の交差には発光色が赤（Ｂ）の画素回路１１０（以下、「画素回路１１０Ｂ」と表記）が設けられている。なお、以下では、表示部１００の左側から３ｎ−２（ｎ＝１〜Ｎ）番目の各データ転送線１４を「データ転送線１４Ｒ」と、３ｎ−１（ｎ＝１〜Ｎ）番目の各データ転送線１４を「データ転送線１４Ｇ」と、３ｎ（ｎ＝１〜Ｎ）番目の各データ転送線１４を「データ転送線１４Ｂ」と表記する場合がある。
【００３０】
走査線駆動回路２００は、１個のフレーム期間内にＭ行の走査線１２を制御信号Ｃtr１にしたがって順次選択するための走査信号を生成する回路、すなわちＭ行の走査線１２を選択する回路である。フレーム期間とは、表示装置１が１画面分の画像を表示するのに要する期間をいい、例えば同期信号に含まれる垂直同期信号の周波数が９０Ｈｚであれば、その１周期分の１１．１ミリ秒の期間である。走査線駆動回路２００は、図２に示すように、第１回路２１０と、第２回路２２０Ａおよび２２０Ｂとを有する。図３に示すように、第１回路２１０には、３２４０本の走査線１２のうち上から１０８１〜２１６０番目までの１０８０本の走査線１２が接続されている。第２回路２２０Ａには、２３４０本の走査線１２のうちの上から１〜１０８０番目までの１０８０本の走査線１２が接続されており、第２回路２２０Ｂには、３２４０本の走査線１２のうちの上から２１６１〜３２４０番目までの１０８０本の走査線１２が接続されている。
【００３１】
第２回路２２０Ａは、１個のフレーム期間において、１〜１０８０番目までの各走査線１２を上から順に１本おきに選択する回路であり、第２回路２２０Ｂは、１個のフレーム期間において、２１６１〜３２４０番目までの走査線１２を上から順に１本おきに選択する回路である。第２回路２２０Ａおよび第２回路２２０Ｂの各々は、例えば、ｋ（１以上の任意の整数）番目のフレーム期間においては、奇数番目の走査線１２を選択し、ｋ＋１番目のフレーム期間においては偶数番目の走査線１２を選択する。これに対して、第１回路２１０は、１個のフレーム期間において、１０８１〜２１６０番目までの各走査線１２を上から順に１本ずつ順次選択する。このため、表示部１００の表示領域は、図３に示すように、Ｙ方向に表示領域Ｖ１、Ｖ２およびＶ３の３つに分割される。走査線駆動回路２００は、１個のフレーム期間において、まず、表示領域Ｖ１に属する画素回路１１０をインターレース駆動し、次いで、表示領域Ｖ２に属する画素回路１１０をプログレッシブ駆動し、その後、表示領域Ｖ３に属する画素回路１１０をインターレース駆動する。本実施例では表示領域Ｖ２が走査線１２を１本ずつ選択する第１表示領域に相当し、表示領域Ｖ１、Ｖ３が走査線１２を１本おきに選択する第２表示領域に相当する。
【００３２】
第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂは、Ｎ本のデータ転送線１４の各々に与える階調信号を、画像信号Ｖｉｄと制御信号Ｃtr２とに基づいて発生させる回路である。なお、この例の階調信号は電圧の形式で与えられる。第１データ転送線駆動回路５００Ａは、表示部１００に含まれるＭ×３Ｎ個の画素回路１１０のうち画素回路１１０Ｂの半分と画素回路１１０Ｒの全てとに与える階調信号を発生させ、第２データ転送線駆動回路５００Ｂは、表示部１００に含まれるＭ×３Ｎ個の画素回路１１０のうち画素回路１１０Ｂの残り半分と画素回路１１０Ｇの全てとに与える階調信号を発生させる。
【００３３】
図４は、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂと画素回路１１０の接続関係を示す図である。図４では、画素回路１１０Ｒは「Ｒ」と、画素回路１１０Ｇは「Ｇ」と、画素回路１１０Ｂは「Ｂ」とアルファベット１文字で示されている。図４に示すように、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂには、階調信号を増幅するアンプ５１０とデータ転送線１４との接続／切断を切り替えるスイッチ５２０とが含まれている。第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂの各々に含まれるアンプ５１０の数は、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂの各々に接続されているデータ転送線１４の本数よりも少なく、このため上記スイッチ５２０が必要となる。詳細については後述するが、本実施形態では、アンプ５１０の動作時間を５００ｎ秒と想定し、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂの各々に、２Ｋ２Ｋの場合に相当する６４８個のアンプ５１０を設けた。
【００３４】
本実施形態の表示装置１では、表示部１００は、走査線１２の配線方向（すなわち、Ｘ）方向に、表示領域Ｈ１、Ｈ２およびＨ３の３つの表示領域に等分されている。すなわち、表示領域Ｈ１、Ｈ２およびＨ３の各々の各行では、３Ｎ÷３＝Ｎ個の画素回路１１０が並んでいる。図４に示すように、表示領域Ｈ１に属する画素回路１１０については、Ｘ方向で互いに隣り合う２つのドットの画素に対応する２つの画素回路１１０に対してアンプ５１０が１つ割り当てられ、表示領域Ｈ３に属する画素回路１１０についてもＸ方向で互いに隣り合う２つのドットの画素に対応する画素回路１１０に対してアンプ５１０が１つ割り当てられる。より詳細に説明すると、表示領域Ｈ１に属する画素回路１１０および表示領域Ｈ３に属する画素回路１１０については、Ｘ方向で互いに隣り合う２つのドットの画素に対応する２つの画素回路１１０に対する２本のデータ転送線１４が互いに接続されている。そして、当該互いに接続された２本のデータ転送線に対して１つのアンプ５１０が割り当てられ、同一の階調信号（例えば、互いに隣り合う２ドットの画素の表示階調の平均に対応する階調信号）が同時に与えられる。これに対して、表示領域Ｈ２に属する画素回路１１０に対しては画素回路１１０の列毎（すなわち、データ転送線１４毎）にアンプ５１０が１つ割り当てられる。このため、表示領域Ｈ２に属する画素回路１１０に対して画素回路１１０毎に、画像信号Ｖｉｄと制御信号Ｃtr２とに基づいて発生させた固有の階調信号が与えられる。
【００３５】
表示装置１の垂直走査周波数は９０Ｈｚであり、Ｍ＝３２４０であるから１水平走査期間１÷９０÷３２６０＝３．４μ秒となる。なお、１画素あたりの書き込み時間の見積もりおいて３２４０ではなく３２６０としたのは、ブランキング期間を２０ライン分考慮しているためである。アンプ５１０の動作時間が５００ｎ秒であるから、上記３．４μ秒の期間において当該アンプ５１０は６回の出力が可能である。走査線１２方向にはＮ（具体的には、２８８０）×３個の画素回路１１０が配列されている。ここで、２列同時書き込みを行わず、１列毎の書き込みを行うとすると、２９１６×３÷６＝１４５８個のアンプ５１０が必要となる。ここで「２８８０」を「２９１６」で計算しているのは、画面規格サイズに対して若干のマージンを持たせて設計するためである。第１データ転送線駆動回路５００Ａ（或いは第２データ転送線駆動回路５００Ｂ）によって駆動されるのは１行の画素のうちの半分であるから、１列毎の書き込みのみを行うのであれば、１４５８÷２＝７２９個のアンプ５１０を第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂの各々に設けておく必要がある。本実施形態では、表示領域Ｈ１よびＨ３については２列同時書き込みが行われるので、表示領域Ｈ１よびＨ３に対応するアンプ５１０の数はさらに半分でよく、表示領域Ｈ２に対応するアンプ５１０の数を加味しても２Ｋ２Ｋの場合に必要となる個数（６４８個）分のアンプ５１０で対応可能である。なお、２Ｋ２Ｋの場合のアンプ数については、Ｍ＝２１６０、Ｎ＝１９２０とし、１列毎の書き込みの場合と同様の計算を行うことで算出される。
【００３６】
このような構成としたため、表示部１００の表示領域は、図５に示すように、Ａ１１〜Ａ３３の９個の表示領域に区分けされる。表示領域Ａ１１、Ａ１２，Ａ１３、Ａ３１，Ａ３２およびＡ３３に属する画素回路１１０は、インターレース駆動される。このため、表示領域Ａ１１、Ａ１２，Ａ１３、Ａ３１，Ａ３２およびＡ３３では、例えばｋ番目のフレームでは奇数行に属するドットの表示階調が更新され、ｋ＋１番目のフレームでは偶数番目の行に属するドットの表示階調が更新される（図６参照）。そして、表示領域Ａ１１、Ａ１３、Ａ３１，およびＡ３３については、１個のフレーム期間において選択された行のドットの表示階調が２ドットずつ更新され、表示領域Ａ１２および表示領域Ａ３２については選択された行のドットの表示階調が１ドットずつ更新される（図６参照）。これに対して、表示領域Ａ２１、Ａ２２，Ａ２３はプログレッシブ駆動される表示領域である。このため、表示領域Ａ２１、およびＡ２３については１個のフレーム期間において全ての行のドットの表示階調が２ドットずつ更新され、表示領域Ａ２２については１ドットずつ表示階調が更新される（図６参照）。
【００３７】
このような動作がなされる結果、図７に示すように、表示領域Ａ１１、Ａ１２，Ａ１３、Ａ３１，Ａ３２およびＡ３３におけるドットの表示階調の書き換え周期は４５Ｈｚとなり、表示領域Ａ２１、Ａ２２，Ａ２３における各ドットの表示階調の書き換え周期は９０Ｈｚとなる。つまり、表示領域Ａ１１およびＡ３１のＹ方向の見かけの解像度（画素回路１１０の配置間隔に応じた空間解像度に上記書き換え周期を加味した解像度、すなわちユーザーが体感する解像度）は表示領域Ａ２１のＹ方向の見かけの解像度の半分になる。同様に、表示領域Ａ１２およびＡ３２のＹ方向の見かけの解像度は表示領域Ａ２２のＹ方向の見かけの解像度の半分になり、表示領域Ａ１３およびＡ３３のＹ方向の見かけの解像度は表示領域Ａ２３のＹ方向の見かけの解像度の半分になる。また、表示領域Ａ１１、Ａ１３、Ａ２１、Ａ２３、Ａ３１，およびＡ３３においては、２ドット同時書き込みで表示階調が更新されるため、表示領域Ａ１１およびＡ１３のＸ方向の解像度は、表示領域Ａ１２のＸ方向の解像度の半分になる。同様に、表示領域Ａ２１およびＡ２３のＸ方向の解像度は、表示領域Ａ２２のＸ方向の解像度の半分になり、表示領域Ａ３１およびＡ３３のＸ方向の解像度は、表示領域Ａ３２のＸ方向の解像度の半分になる。その結果、表示領域Ａ２２の解像度をｐ１としたときの表示領域Ａ１１、Ａ１２、Ａ１３、Ａ２１、Ａ２３、Ａ３１、Ａ３２、およびＡ３３の見かけの解像度は、図７に示すように、それぞれ１／４，１／２、１／４、１／２、１／２、１／４，１／２、１／４となる。このように、本実施形態の表示装置１では、表示部１００の表示領域の対角線の交点（以下、表示部１００の中央）ＣＰの属する表示領域Ａ２２の解像度は、周辺の他の８個の表示領域の解像度よりも高くなるので、ＶＲ使用時にユーザーが体感する解像度は高い。その理由は以下の通りである。
【００３８】
図８は人間の眼の視野特性の一例を示す図である。図８の符号ＳＡ０１は人間の弁別視野を、符号ＳＡ０２は有効視野を、符号ＳＡ０３は誘導視野を、符号ＳＡ０４は補助視野をそれぞれ示している。弁別視野では、視力・色識別の視機能が優れており、高度な情報受容が可能である。弁別視野の広がりは約５°である。有効視野では、眼球運動だけで瞬時に目的とする情報の受容が可能であり、有効視野の広がりは約３０°である。誘導視野は、識別能力は低いものの方向感覚に影響を与える視野であり、３０〜１００°の広がりを有する。補助視野では視覚情報の存在が分かる程度であり、補助視野の広がりは１００°〜２００°である。
【００３９】
本実施形態の表示装置１では、ユーザーの弁別視野ＳＡ０１に対応するであろう表示領域Ａ２２の解像度は３Ｋ３Ｋ本来の解像度であり、周辺の他の表示領域の見かけの解像度は表示領域Ａ２２の解像度よりも低い。具体的には、有効視野ＳＡ０２に対応するであろう表示領域Ａ１２，Ａ２１、Ａ２３およびＡ３２については見かけの解像度は表示領域Ａ２２の見かけの解像度の半分であり、誘導視野ＳＡ０３に対応するであろう表示領域Ａ１１，Ａ１３、Ａ３１およびＡ３３の見かけの解像度はさらに半分である。ＶＲ用ヘッドマウント・ディスプレイでは、ユーザーの頭の動きの検出（トラッキング）を契機として表示画像が更新される。例えば視野の隅に多少の違和感があり、当該違和感のある方向を見ようとユーザーが頭を動かすと、その動きの検出を契機として顔を向けた部分が中央を占める画像に更新される。このため、表示領域Ａ２２の周辺の他の表示領域の見かけの解像度を引き下げても、ＶＲ使用時にユーザーが体感する解像度に大きな影響が出ることは無く、ユーザーの体感する解像度は高くなる。
【００４０】
また、本実施形態によれば、データ転送線１４毎にアンプ５１０およびスイッチ５２０を一組ずつ割り当てる態様に比較して、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂに設けるアンプの数が減り、第１データ転送線駆動回路５００Ａおよび第２データ転送線駆動回路５００Ｂの回路規模の増加を抑えることができる。また、本実施形態では、表示領域Ａ１１、Ａ１２，Ａ１３、Ａ３１、Ａ３２およびＡ３３の画素回路はインターレース駆動されるため、これら画素回路をプログレッシブ駆動する場合に比較して消費電力を低く抑えることができる。
【００４１】
具体的には、３Ｋ３Ｋの解像度を実現するためには、本来ならば１４５８個のアンプ５１０必要であったが、本実施形態によれば、６４８個（２Ｋ２Ｋの場合と同じ数）で対応することができるので、それらアンプ５１０の占める回路規模を６４８／１４５８＝１／２．２５に減らすことができ、シリコン基板に締める回路面積では約７％の削減であった。また、複数列同時駆動により、表示部１００の駆動に要していたデータ量も２Ｋ２Ｋの場合と同じデータ量まで減り、それらデータの伝送に用いられるＬＶＤＳペアの数も本来必要な４８ペアから２４ペアまで減り、それらデータの伝送に要する電流量も半分で済むこととなった。
【００４２】
以上説明したように本実施形態の表示装置１によれば、回路規模および消費電力の増加を抑えつつ、高精細化することが可能になる。表示領域Ａ２２の解像度を周囲の他の表示領域の解像度よりも高くする他の手法としては、画素回路１１０が有する発光素子の大きさを表示領域間で異ならせることが考えられる。具体的には、表示領域Ａ２２には、他の表示領域（表示領域Ａ１１〜Ａ２１およびＡ２３〜Ａ３３）に配列される画素回路１１０の発光素子よりも小さい発光素子を有する画素回路１１０を、他の表示領域よりも高い密度で配列することが考えられる。しかし、ＯＬＥＤを発光素子として用いた表示装置では、画素の明るさは発光素子の大きさに依存する。このため、各表示領域に属する画素回路１１０の発光素子の大きさを異ならせると、表示領域間の明るさの補正が必要となる。しかし、画素回路１１０には個体差があり、またＲ，Ｇ，Ｂの各色の輝度効率特性と面積関係が一律にならないので、表示領域間の明るさの補正は大変難しい。本実施形態では、Ｍ×３Ｎ個の画素回路１１０は全て同じ大きさの発光素子を有する。したがって、本態様によれば、表示領域間で明るさの補正を行う必要はない。
【００４３】
＜Ｂ．第２実施形態＞
図９は、本発明の第２実施形態の表示パネル１０Ａの構成例を示す図である。図９では、図２におけるものと同一の構成要素には同一の符号が付与されている。図９と図２を比較すれば明らかなように、表示パネル１０Ａは、走査線駆動回路２００に代えて走査線駆動回路２００Ａを設けた点が表示パネル１０Ａと異なる。そして、走査線駆動回路２００Ａの構成は、第２回路２２０Ａに代えて第２回路２３０Ａを設け、かつ、第２回路２２０Ｂに代えて第２回路２３０Ｂを設けた点が走査線駆動回路２００の構成と異なる。以下、第１実施形態との相違点である第２回路２３０Ａおよび第２回路２３０Ｂを中心に説明する。
【００４４】
第２回路２３０Ａには、第１実施形態における第２回路２２０Ａと同様に、３２４０本の走査線１２のうちの上から１〜１０８０番目までの１０８０本の走査線１２が接続されている。第２回路２３０Ｂには、第１実施形態における第２回路２３０Ｂと同様に、３２４０本の走査線１２のうちの上から２１６１〜３２４０番目までの１０８０本の走査線１２が接続されている。第２回路２３０Ａは、１個のフレーム期間において、１〜１０８０番目までの各走査線１２を上から順に２本ずつ選択する回路であり、第２回路２２０Ｂは、１個のフレーム期間において、２１６１〜３２４０番目までの各走査線１２を上から順に２本ずつ選択する回路である。このため、本実施形態の表示装置１Ａでは、図５の表示領域Ａ１２および表示領域Ａ３２に属する画素回路１１０については、列方向に並んだ２ドットずつ表示階調が更新され、図５の表示領域Ａ１１、Ａ１３，Ａ３１およびＡ３３の各表示領域に属する画素回路１１０については、列方向に並んだ２ドットおよび行方向に並んだ２ドットの合計４ドットずつ表示階調が更新される（図１０参照）。なお、同時に表示階調が更新される２ドットについてはそれら２ドットのうちの何れか１つ或いは両者の平均の表示階調に更新すればよく、同時に表示階調が更新される４ドットについてもそれら４ドットのうちの何れか１つ或いはそれら４つの平均の表示階調に更新すればよい。本実施例において、表示領域Ａ２１、Ａ２２、およびＡ２３からなる表示領域Ｖ２が走査線１２を１本ずつ選択する第１表示領域に相当する。また、表示領域Ａ１１、Ａ１２、およびＡ１３からなる表示領域Ｖ１、ならびに表示領域Ａ３１、Ａ３２、およびＡ３３からなる表示領域Ｖ３が、走査線１２を複数本ずつ選択する第２表示領域に相当する。
【００４５】
このような構成としたため、表示領域Ａ１１〜Ａ３３の各々における１ドットの書き換え周波数および見かけの解像度は図１１のようになる。図１１に示すように本実施形態においても、表示領域Ａ２２の解像度は周囲の他の表示領域よりも高い３Ｋ３Ｋ本来の解像度であり、ユーザーの体感する解像度は高くなる。このように、本実施形態によっても、回路規模の増加を抑えつつく、表示装置を高精細化することが可能になる。
【００４６】
本実施形態のように複数行の画素回路１１０の表示階調を同時更新する際に、画素回路１１０が図１２に示す構成を有し、表示階調の更新に先立ってＶｔｈ補償を行うことが望ましい場合には、図１３に示すように奇数行についてのみＶｔｈ補償を行うようにすればよい。Ｖｔｈ補償とは、表示階調に応じた電流を発光素子１３０へ供給する駆動トランジスター１２１の閾値電圧Ｖｔｈのバラツキに起因する表示ムラの発生を防止することをいう。表示部１００において互いに並んだ奇数行の画素回路１１０と偶数行の画素回路１１０とでは、各々の駆動トランジスター１２１の特性は略等しいと考えられるからである。なお、図１２において符号１６は、表示パネル１０のリセット電位Ｖｏｒｓｔを供給する給電線を指し、符号１１６は、画素回路１１０において電源の高位側となる電位Ｖｅｌを給電する給電線を指す。符号６３は、制御信号のＬレベルに対応する電位Ｖｃｔを供給する給電線を指す。
【００４７】
＜Ｃ．変形例＞
以上本発明の一実施形態について説明したが、この実施形態に以下の変形を加えてもよい。
（１）第２回路２２０Ａおよび２２０Ｂによる画素回路１１０の各々に、１個のフレーム期間において２本おき、或いは３本おきなど複数本おきに走査線１２を選択させてもよい。同様に、第２回路２３０Ａおよび２３０Ｂの各々に、３本以上ずつ走査線１２を選択させてもよい。第２回路２３０Ａおよび２３０Ｂの各々は、表示部１００にマトリクス状に配列されている複数の画素回路１１０を複数行単位で選択する回路であればよい。また、上記第１および第２実施形態では、第２表示領域については互いに隣接する２列のデータ転送線１４に同じ階調信号を与えたが、互いに隣接する３列以上のデータ転送線１４に同じ階調信号を与えてもよい。
【００４８】
（２）上記第１および第２実施形態では、表示領域Ｈ１およびＨ３については、１個のフレーム期間において、選択された行のドットの表示階調を２ドットずつ更新したが、図１４に示すように、これら２ドットを２フレーム期間毎に交互に更新してもよい。ただし、この態様では、走査線の選択により表示階調の更新対象となった画素回路１１０であっても、上記交互更新においてＯＦＦにできる機能を有する画素回路が必要となる。画素回路内にスチッチングトランジスターと制御信号の追加が必要になる。このような画素回路１１０の表示階調の更新を可能とするため、メモリーに４フレーム分の過去の画像データを蓄積しておき、当該メモリーの格納データに基づいて状態保持画素の表示階調を更新すればよい。この態様によっても、表示部中央の解像度を周辺よりも高くしつつ（図１５参照）、表示部全体を通常駆動する態様（すなわち、走査線を１行ずつ選択し、かつ１列ずつ表示階調を更新する態様）に比較して消費電力を低減させることができる。
【００４９】
（３）上記第１および第２実施形態では、表示部１００の表示領域が行方向に３等分、かつ列方向に３等分の合計９個の表示領域に区分けされていた。しかし、図１６の表示部１００Ａのように行方向に３等分、かつ列方向に２つの合計６個に表示領域が区分けされていてもよい。図１６の表示部１００Ａでは、表示部１００Ａの中央ＣＰを含む表示領域Ａ２２の解像度が周囲の他の表示領域の解像度よりも高くなるように、表示領域Ｖ１と表示領域Ｖ２の列方向の長さの比が１：２となるように区分けされている（後述の表示部１００Ｃ、１００Ｄ、１００Ｆについても同様）。または、図１６の表示部１００Ｂのように行方向に２つ、かつ列方向に３等分の合計６個に表示領域が区分けされていてもよい。図１６の表示部１００Ｂでは、表示部１００Ｂの中央ＣＰを含む表示領域Ａ２２の解像度が周囲の他の表示領域の解像度よりも高くなるように、表示領域Ｈ１と表示領域Ｈ２の行方向の長さの比が１：２となるように区分けされている（後述の表示部１００Ｃについても同様）。
【００５０】
また、図１６の表示部１００Ｃのように行方向に２つ、かつ列方向に２つの合計４個に表示領域が区分けされていてもよい。図１６の表示部１００Ｃでは、表示部１００Ｃの中央ＣＰを含む表示領域Ａ２２の解像度が周囲の他の表示領域の解像度よりも高くなるように、表示領域Ｈ１と表示領域Ｈ２の行方向の長さの比が１：２となり、かつ表示領域Ｖ１と表示領域Ｖ２の列方向の長さの比が１：２となるように表示領域が区分けされている。また、図１６の表示部１００Ｄのように、表示領域Ｈ２と表示領域Ｈ３の行方向の長さの比が２：１となり、かつ表示領域Ｖ１と表示領域Ｖ２の列方向の長さの比が１：２となるように表示領域を区分してもよい。図１６の表示部１００Ｃでは、周囲の他の表示領域よりも解像度の高い表示領域Ａ２２が表示部１００の中央ＣＰ付近から右下に亙って広がっており、ＶＲ用ヘッドマウント・ディスプレイの左眼用の表示部として好適と推測される。同様に、図１６の表示部１００Ｄでは、周囲の他の表示領域よりも解像度の高い表示領域Ａ２２が表示部１００の中央ＣＰ付近から左下に亙って広がっており、ＶＲ用ヘッドマウント・ディスプレイの右眼用の表示部として好適である。変形例では表示領域Ｖ２が走査線１２を１本ずつ選択する第１表示領域に相当し、表示領域Ｖ１、Ｖ３が走査線１２を１本おきまたは複数本ごとに選択する第２表示領域に相当する。
【００５１】
また、図１６の表示部１００Ｅのように、列方向には表示領域を区分けせず行方向についてのみ表示領域Ｈ２と表示領域Ｈ３に区分けしてもよい。すなわち、本発明の表示装置は以下の３つの要件を満たしていればよい。第１に、第１データ転送線と走査線の交差に設けられる画素回路（表示領域Ｈ２に属する画素回路１１０）と、第２データ転送線と走査線の交差に設けられる画素回路（表示領域Ｈ３に属する画素回路１１０）と、第３データ転送線と走査線の交差に設けられる画素回路（表示領域Ｈ３に属し、かつ第２データ転送線と走査線の交差に設けられる画素回路１１０の隣の列の画素回路１１０）と、を有する表示部を備えることである。第２に、走査線を選択し、表示階調を示す階調信号を第１、第２および第３データ転送線に与える駆動回路、を備えることである。そして、第３に、第２データ転送線と第３データ転送線とが接続されており、駆動回路は、第２および第３データ転送線に対して同一の階調信号を与えることである。図１６の表示部１００Ａ〜１００Ｅの何れであっても、表示部にマトリク上に配列されている画素回路の表示階調を１列ずつ更新する態様に比較して、画素回路を駆動する駆動回路の回路規模を小さくすることができる。また、図１６の表示部１００Ｆのように、行方向には表示領域を区分けせず列方向についてのみ表示領域Ｖ２と表示領域Ｖ１に区分けし、表示領域Ｖ１に属する画素回路の表示階調の書き換え周波数を表示領域Ｖ２に属する画素回路の表示階調の書き換え周波数よりも低くする態様であってもよい。この態様によれば、表示領域Ｖ１に属する画素回路の表示階調の書き換え周波数と表示領域Ｖ２に属する画素回路の表示階調の書き換え周波数とが同じである態様に比較して、消費電力を少なくすることができる。また、表示部の中央の画素回路が表示領域Ｖ２に属し、かつ第１データ転送線に対応して設けられる表示装置であれば、表示部の中央の解像度が周囲よりも高くなり、ＶＲ用ヘッドマウント・ディスプレイに好適である。
【００５２】
＜Ｄ．応用例＞
上述した実施形態に係る表示装置は、各種の電子機器に適用することができ、特に２Ｋ２Ｋよりも高精細な画像の表示を要求され、小型であることを要求される電子機器に好適である。以下、本発明に係る電子機器について説明する。
【００５３】
図１７は本発明の表示装置を採用した電子機器としてのヘッドマウント・ディスプレイ３００の外観を示す斜視図である。図１７に示されるように、ヘッドマウント・ディスプレイ３００は、テンプル３１０、ブリッジ３２０、投射光学系３０１Ｌ、および、投射光学系３０１Ｒを備える。そして、図１７において、投射光学系３０１Ｌの奥には左眼用の表示装置（図示省略）が設けられ、投射光学系３０１Ｒの奥には右眼用の表示装置（図示省略）が設けられる。
【００５４】
なお、本発明に係る表示装置１が適用される電子機器としては、図１７例示した機器のほか、デジタルスコープ、デジタル双眼鏡、デジタルスチルカメラ、ビデオカメラなど眼に近接して配置する電子機器が挙げられる。他にも携帯電話機、スマートフォン、携帯情報端末（ＰＤＡ：Personal Digital Assistants）等の電子機器に設けられる表示部として適用することができる。
【符号の説明】
【００５５】
１、１Ａ…表示装置、１０…表示パネル、３…制御回路、１２…走査線、１４…データ転送線、１００、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ、１００Ｅ、１００Ｆ…表示部、１１０…画素回路、２００，２００Ａ…走査線駆動回路、２１０…第１回路、２２０Ａ，２３０Ａ，２２０Ｂ、２３０Ｂ…第２回路、５００Ａ…第１データ転送線駆動回路、５００Ｂ…第２データ転送線駆動回路、５１０…アンプ、５２０…スイッチ、３００…ヘッドマウント・ディスプレイ。
【図１】
2019128468.tif 000003
【図２】
2019128468.tif 000004
【図３】
2019128468.tif 000005
【図４】
2019128468.tif 000006
【図５】
2019128468.tif 000007
【図６】
2019128468.tif 000008
【図７】
2019128468.tif 000009
【図８】
2019128468.tif 000010
【図９】
2019128468.tif 000011
【図１０】
2019128468.tif 000012
【図１１】
2019128468.tif 000013
【図１２】
2019128468.tif 000014
【図１３】
2019128468.tif 000015
【図１４】
2019128468.tif 000016
【図１５】
2019128468.tif 000017
【図１６】
2019128468.tif 000018
【図１７】
2019128468.tif 000019
【手続補正書】
【提出日】平成30年12月10日(2018.12.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１データ転送線、第２データ転送線、および第３データ転送線を含む複数のデータ転送線と走査線との各交差に対応して設けられる画素回路を有する表示部と、
前記走査線を選択し、表示階調を示す階調信号を前記第１、第２および第３データ転送線に与える駆動回路と、を備え、
前記第２および第３データ転送線は接続されており、
前記駆動回路は、前記第２および第３データ転送線に対して同一の階調信号を与え、
前記表示部の中央の画素回路は、前記第１データ転送線に対応して設けられる、
ことを特徴とする表示装置。
【請求項２】
前記走査線を含む複数の走査線を有し、
前記表示部は、前記第１データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされており、
１画面分の画像の表示に要する期間において、前記駆動回路は、前記第１表示領域については１本ずつ前記走査線を選択し、前記第２表示領域については１または複数本おきに前記走査線を選択する、
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記走査線を含む複数の走査線を有し、
前記表示部は、前記第１データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされており、
１画面分の画像の表示に要する期間において、前記駆動回路は、前記第１表示領域については前記走査線を１本ずつ選択し、前記第２表示領域については前記走査線を複数本ずつ選択する、
ことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記表示部の中央の画素回路は前記第１表示領域に属することを特徴とする請求項２または請求項３に記載の表示装置。
【請求項５】
複数の走査線とデータ転送線との各交差に対応して設けられた画素回路を有し、前記データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされている表示部と、
１画面分の画像の表示に要する期間において、前記第１表示領域については１本ずつ前記走査線を選択し、前記第２表示領域については１または複数本おきに前記走査線を選択し、表示階調を示す階調信号を前記データ転送線に与える駆動回路と、を備え、
前記表示部の中央の画素回路は前記第１表示領域に属する、
ことを特徴とする表示装置。
【請求項６】
複数の走査線とデータ転送線との各交差に対応して設けられた画素回路を有し、前記データ転送線の配線方向に第１表示領域と第２表示領域とを含む複数の表示領域に区分けされている表示部と、
１画面分の画像の表示に要する期間において、前記第１表示領域については前記走査線を１本ずつ選択し、前記第２表示領域については前記走査線を複数本ずつ選択し、表示階調を示す階調信号を前記データ転送線に与える駆動回路と、を備え、
前記表示部の中央の画素回路は前記第１表示領域に属する、
ことを特徴とする表示装置。
【請求項７】
前記画素回路の各々は同じ大きさの発光素子を有する、ことを特徴とする請求項１〜６の何れか１項に記載の表示装置。
【請求項８】
請求項１〜７の何れか１項に記載の表示装置、を有する電子機器。