(57)【要約】【課題】  低消費電力化を図ることが可能な表示装置及び液晶表示装置を提供する。【解決手段】  表示装置は、複数の第１駆動領域と複数の第２駆動領域とが列方向に交互に配置される表示領域と、複数の第１表示機能層と複数の第２表示機能層とを含み入射される光を透過する透明状態及び入射される光を散乱する散乱状態に切替えられる表示機能層と、を有する、表示パネルと、上記表示パネルの駆動を制御する制御部と、を備える。上記制御部は、第１フィールド期間Ｐｆｉ１に、複数の第１表示機能層に駆動電圧を印加し、第２フィールド期間Ｐｆｉ２に、複数の第２表示機能層に駆動電圧を印加する。第１フィールド期間Ｐｆｉ１と第２フィールド期間Ｐｆｉ２とで上記駆動電圧の極性は互いに異なる。【選択図】図２０
2019128361.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ行方向に延在する複数の第１駆動領域とそれぞれ前記行方向に延在する複数の第２駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第１駆動領域に位置する複数の第１表示機能層とそれぞれ前記複数の第２駆動領域に位置する複数の第２表示機能層とを含み入射される光を透過する透明状態及び入射される光を散乱する散乱状態に切替えられる表示機能層と、を有する、表示パネルと、
前記表示パネルの駆動を制御し、前記表示機能層を前記透明状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、
前記制御部は、
第１サブフレーム期間のうちの第１フィールド期間に、前記複数の第１表示機能層に駆動電圧を印加し、
前記第１サブフレーム期間のうち前記第１フィールド期間に続く第２フィールド期間に、前記複数の第２表示機能層に前記駆動電圧を印加し、
前記第１フィールド期間と前記第２フィールド期間とで前記駆動電圧の極性は互いに異なる、
表示装置。
【請求項２】
前記表示領域の外側の非表示領域に位置し、前記制御部により前記表示機能層に光を照射する第１状態又は前記表示機能層への光の照射を休止する第２状態に切替えられる光源ユニットをさらに備え、
前記制御部は、
各々のサブフレーム期間のうち前記第１フィールド期間に、前記複数の第１表示機能層及び前記複数の第２表示機能層の一方に負極性の前記駆動電圧を印加し、
各々の前記サブフレーム期間のうち前記第２フィールド期間に、前記複数の第１表示機能層及び前記複数の第２表示機能層の他方に正極性の前記駆動電圧を印加し、
前記第２フィールド期間のうち前記他方への正極性の前記駆動電圧の印加が終わった後の期間に、前記光源ユニットを前記第１状態に切替え、
前記第２フィールド期間が終わる前に、前記光源ユニットを前記第１状態から前記第２状態に切替え、
前記サブフレーム期間又はフレーム期間が切替る毎に、前記第１フィールド期間に前記負極性の駆動電圧を印加する対象と、前記第２フィールド期間に前記正極性の駆動電圧を印加する対象と、を入れ替える、
請求項１に記載の表示装置。
【請求項３】
前記表示領域の外側の非表示領域に位置し、前記表示機能層に第１色、第２色及び第３色の光を照射する光源ユニットをさらに備え、
前記制御部は、前記光源ユニットの駆動を制御し、
第１フレーム期間のうちの前記第１サブフレーム期間に、前記表示機能層に前記第１色の光を照射させ、
前記第１フレーム期間のうち前記第１サブフレーム期間に続く第２サブフレーム期間に、前記表示機能層に前記第２色の光を照射させ、
前記第１フレーム期間のうち前記第２サブフレーム期間に続く第３サブフレーム期間に、前記表示機能層に前記第３色の光を照射させ、
前記第１サブフレーム期間、前記第２サブフレーム期間、及び前記第３サブフレーム期間は、それぞれ前記第１フィールド期間及び前記第２フィールド期間を有し、
各々のサブフレーム期間において、前記第１フィールド期間と前記第２フィールド期間とで前記駆動電圧の極性は互いに異なる、
請求項１に記載の表示装置。
【請求項４】
前記制御部は、
各々のサブフレーム期間のうち前記第１フィールド期間に、前記複数の第１表示機能層及び前記複数の第２表示機能層の一方に負極性の前記駆動電圧を印加し、
各々の前記サブフレーム期間のうち前記第２フィールド期間に、前記複数の第１表示機能層及び前記複数の第２表示機能層の他方に正極性の前記駆動電圧を印加する、
請求項３に記載の表示装置。
【請求項５】
前記制御部は、
前記第１フィールド期間に前記負極性の駆動電圧を印加する対象を、前記第１フレーム期間にて前記複数の第１表示機能層及び前記複数の第２表示機能層の一方に固定し、
前記第２フィールド期間に前記正極性の駆動電圧を印加する対象を、前記第１フレーム期間にて前記複数の第１表示機能層及び前記複数の第２表示機能層の他方に固定し、
フレーム期間が切替る毎に、前記第１フィールド期間に前記負極性の駆動電圧を印加する対象と、前記第２フィールド期間に前記正極性の駆動電圧を印加する対象と、を入れ替える、
請求項４に記載の表示装置。
【請求項６】
前記制御部は、
前記第１フィールド期間に前記負極性の駆動電圧を印加する対象を、サブフレーム期間が切替る毎に前記複数の第１表示機能層及び前記複数の第２表示機能層の一方に切替え、
前記第２フィールド期間に前記正極性の駆動電圧を印加する対象を、前記サブフレーム期間が切替る毎に前記複数の第１表示機能層及び前記複数の第２表示機能層の他方に切替える、
請求項４に記載の表示装置。
【請求項７】
前記表示機能層に印加される前記駆動電圧が第１透明電圧又は第２透明電圧である場合に前記表示機能層は前記透明状態に切替えられ、
前記表示機能層に印加される前記駆動電圧が散乱電圧である場合に前記表示機能層は前記散乱状態に切替えられ、
前記第２透明電圧が印加された場合に前記表示機能層を透過する光の平行度は、前記第１透明電圧が印加された場合に前記表示機能層を透過する光の平行度より高く、
前記第１フレーム期間は、前記第１フレーム期間の先頭の期間である第１リセット期間をさらに有し、
前記制御部は、
前記第１リセット期間に、前記複数の第１表示機能層及び前記複数の第２表示機能層にそれぞれ前記第２透明電圧を印加し、前記光源ユニットを前記表示機能層に光を照射しない消灯状態に切替える、
請求項３に記載の表示装置。
【請求項８】
前記表示パネルは、画素電極と、共通電極と、をさらに有し、
前記第２透明電圧は、０Ｖであり、前記画素電極と前記共通電極との間に印加される電圧である、
請求項７に記載の表示装置。
【請求項９】
前記表示パネルは、
それぞれ前記行方向に延在し前記列方向に交互に配置される複数の第１走査線及び複数の第２走査線と、
各々の前記第１駆動領域に位置し前記複数の第１走査線のうちの１本の第１走査線に電気的に接続され前記行方向に並んだ１行分の複数の第１画素電極と、
各々の前記第２駆動領域に位置し前記複数の第２走査線のうちの１本の第２走査線に電気的に接続され前記行方向に並んだ１行分の複数の第２画素電極と、
複数の第１薄膜トランジスタであって、各々の前記第１薄膜トランジスタは、対応する前記１本の第１走査線に接続されたゲート電極と、対応する単個の前記第１画素電極に接続されたソース電極と、を含む、前記複数の第１薄膜トランジスタと、
複数の第２薄膜トランジスタであって、各々の前記第２薄膜トランジスタは、対応する前記１本の第２走査線に接続されたゲート電極と、対応する単個の前記第２画素電極に接続されたソース電極と、を含む、前記複数の第２薄膜トランジスタと、をさらに有し、
前記第１フィールド期間及び前記第２フィールド期間の一方は、奇数フィールド期間であり、
前記第１フィールド期間及び前記第２フィールド期間の他方は、偶数フィールド期間である、
請求項１に記載の表示装置。
【請求項１０】
それぞれ行方向に延在する複数の第１駆動領域とそれぞれ前記行方向に延在する複数の第２駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第１駆動領域に位置する複数の第１液晶層とそれぞれ前記複数の第２駆動領域に位置する複数の第２液晶層とを含みリバース型高分子分散液晶を利用し入射される光を透過する透明状態及び入射される光を散乱する散乱状態に切替えられる液晶層と、を有する、表示パネルと、
前記表示パネルの駆動を制御し、前記液晶層を前記透明状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、
前記制御部は、
第１サブフレーム期間のうちの第１フィールド期間に、前記複数の第１液晶層に駆動電圧を印加し、
前記第１サブフレーム期間のうち前記第１フィールド期間に続く第２フィールド期間に、前記複数の第２液晶層に前記駆動電圧を印加し、
前記第１フィールド期間と前記第２フィールド期間とで前記駆動電圧の極性は互いに異なる、
液晶表示装置。
【請求項１１】
前記表示領域の外側の非表示領域に位置し、前記制御部により前記液晶層に光を照射する第１状態又は前記液晶層への光の照射を休止する第２状態に切替えられる光源ユニットをさらに備え、
前記制御部は、
各々のサブフレーム期間のうち前記第１フィールド期間に、前記複数の第１液晶層及び前記複数の第２液晶層の一方に負極性の前記駆動電圧を印加し、
各々の前記サブフレーム期間のうち前記第２フィールド期間に、前記複数の第１液晶層及び前記複数の第２液晶層の他方に正極性の前記駆動電圧を印加し、
前記第２フィールド期間のうち前記他方への正極性の前記駆動電圧の印加が終わった後の期間に、前記光源ユニットを前記第１状態に切替え、
前記第２フィールド期間が終わる前に、前記光源ユニットを前記第１状態から前記第２状態に切替え、
前記サブフレーム期間又はフレーム期間が切替る毎に、前記第１フィールド期間に前記負極性の駆動電圧を印加する対象と、前記第２フィールド期間に前記正極性の駆動電圧を印加する対象と、を入れ替える、
請求項１０に記載の液晶表示装置。
【請求項１２】
前記表示領域の外側の非表示領域に位置し、前記液晶層に第１色、第２色及び第３色の光を照射する光源ユニットをさらに備え、
前記制御部は、前記光源ユニットの駆動を制御し、
第１フレーム期間のうちの前記第１サブフレーム期間に、前記液晶層に前記第１色の光を照射させ、
前記第１フレーム期間のうち前記第１サブフレーム期間に続く第２サブフレーム期間に、前記液晶層に前記第２色の光を照射させ、
前記第１フレーム期間のうち前記第２サブフレーム期間に続く第３サブフレーム期間に、前記液晶層に前記第３色の光を照射させ、
前記第１サブフレーム期間、前記第２サブフレーム期間、及び前記第３サブフレーム期間は、それぞれ前記第１フィールド期間及び前記第２フィールド期間を有し、
各々のサブフレーム期間において、前記第１フィールド期間と前記第２フィールド期間とで前記駆動電圧の極性は互いに異なる、
請求項１０に記載の液晶表示装置。
【請求項１３】
前記制御部は、
各々のサブフレーム期間のうち前記第１フィールド期間に、前記複数の第１液晶層及び前記複数の第２液晶層の一方に負極性の前記駆動電圧を印加し、
各々の前記サブフレーム期間のうち前記第２フィールド期間に、前記複数の第１液晶層及び前記複数の第２液晶層の他方に正極性の前記駆動電圧を印加する、
請求項１２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置及び液晶表示装置に関する。
【背景技術】
【０００２】
近年、入射した光を拡散する拡散状態と入射した光を透過させる透過状態とを切り替え可能な高分子分散液晶（Polymer Dispersed Liquid Crystal：以下、『ＰＤＬＣ』と称する場合がある）パネルを含み、画像を表示するとともに背景を透かして視認することが可能な表示装置が提案されている。このような表示装置においては、１フレーム期間が複数のサブフレーム期間を有し、サブフレーム期間毎に表示色を切り替えながら画像を表示することで多色表示が実現される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２８７０８７号公報
【特許文献２】特開２０１６−１４５８６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態は、低消費電力化を図ることが可能な表示装置及び液晶表示装置を提供する。
【課題を解決するための手段】
【０００５】
一実施形態に係る表示装置は、
それぞれ行方向に延在する複数の第１駆動領域とそれぞれ前記行方向に延在する複数の第２駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第１駆動領域に位置する複数の第１表示機能層とそれぞれ前記複数の第２駆動領域に位置する複数の第２表示機能層とを含み入射される光を透過する透過状態及び入射される光を散乱する散乱状態に切替えられる表示機能層と、を有する、表示パネルと、前記表示パネルの駆動を制御し、前記表示機能層を前記透過状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、前記制御部は、第１サブフレーム期間のうちの第１フィールド期間に、前記複数の第１表示機能層に駆動電圧を印加し、前記第１サブフレーム期間のうち前記第１フィールド期間に続く第２フィールド期間に、前記複数の第２表示機能層に前記駆動電圧を印加し、前記第１フィールド期間と前記第２フィールド期間とで前記駆動電圧の極性は互いに異なる。
【０００６】
また、一実施形態に係る液晶表示装置は、
それぞれ行方向に延在する複数の第１駆動領域とそれぞれ前記行方向に延在する複数の第２駆動領域とが列方向に交互に配置される表示領域と、それぞれ前記複数の第１駆動領域に位置する複数の第１液晶層とそれぞれ前記複数の第２駆動領域に位置する複数の第２液晶層とを含みリバース型高分子分散液晶を利用し入射される光を透過する透過状態及び入射される光を散乱する散乱状態に切替えられる液晶層と、を有する、表示パネルと、前記表示パネルの駆動を制御し、前記液晶層を前記透過状態及び前記散乱状態の少なくとも一方に切替える制御部と、を備え、前記制御部は、第１サブフレーム期間のうちの第１フィールド期間に、前記複数の第１液晶層に駆動電圧を印加し、前記第１サブフレーム期間のうち前記第１フィールド期間に続く第２フィールド期間に、前記複数の第２液晶層に前記駆動電圧を印加し、前記第１フィールド期間と前記第２フィールド期間とで前記駆動電圧の極性は互いに異なる。
【図面の簡単な説明】
【０００７】
【図１】図１は、第１の実施形態における表示装置の構成例を示す平面図である。
【図２】図２は、図１に示した表示装置の断面図である。
【図３】図３は、図１に示した表示装置の主要な構成要素を示す図である。
【図４Ａ】図４Ａは、透明状態の液晶層を模式的に示す図である。
【図４Ｂ】図４Ｂは、散乱状態の液晶層を模式的に示す図である。
【図５Ａ】図５Ａは、液晶層が透明状態である場合の表示パネルを示す断面図である。
【図５Ｂ】図５Ｂは、液晶層が散乱状態である場合の表示パネルを示す断面図である。
【図６】図６は、液晶層の散乱特性を示すグラフである。
【図７Ａ】図７Ａは、１ライン反転駆動の概要を表す図であり、第１液晶層に負極性の駆動電圧が印加され、第２液晶層に正極性の駆動電圧が印加されている状態を示す図である。
【図７Ｂ】図７Ｂは、上記１ライン反転駆動の概要を表す図であり、第１液晶層に正極性の駆動電圧が印加され、第２液晶層に負極性の駆動電圧が印加されている状態を示す図である。
【図８Ａ】図８Ａは、表示動作を示すタイミングチャートであり、図１に示した制御部による第１駆動方法の例１を説明するための図である。
【図８Ｂ】図８Ｂは、表示動作を示すタイミングチャートであり、上記制御部による第１駆動方法の例２を説明するための図である。
【図８Ｃ】図８Ｃは、表示動作を示すタイミングチャートであり、上記制御部による第１駆動方法の例３を説明するための図である。
【図９】図９は、表示動作を示すタイミングチャートであり、上記制御部による第３駆動方法を説明するための図である。
【図１０】図１０は、表示動作を示すタイミングチャートであり、上記制御部による第４駆動方法を説明するための図である。
【図１１Ａ】図１１Ａは、２ライン反転駆動の概要を表す図であり、第１液晶層に負極性の駆動電圧が印加され、第２液晶層に正極性の駆動電圧が印加されている状態を示す図である。
【図１１Ｂ】図１１Ｂは、上記２ライン反転駆動の概要を表す図であり、第１液晶層に正極性の駆動電圧が印加され、第２液晶層に負極性の駆動電圧が印加されている状態を示す図である。
【図１２】図１２は、表示走査におけるコモン電圧と信号線電圧の一例を示す図である。
【図１３】図１３は、透明走査におけるコモン電圧と信号線電圧の一例を示す図である。
【図１４】図１４は、透明走査におけるコモン電圧と信号線電圧の他の例を示す図である。
【図１５】図１５は、図７Ａなどに示したスイッチング素子のゲート電極−ソース電極間に加えられる電圧に対する、上記スイッチング素子のドレイン電極−ソース電極間に流れる電流値の変化をグラフで示す図である。
【図１６】図１６は、第１フィールド期間及び第２フィールド期間における、画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートである。
【図１７Ａ】図１７Ａは、第１サブフレーム期間及び第２サブフレーム期間における、第１画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、サブフレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
【図１７Ｂ】図１７Ｂは、第１サブフレーム期間及び第２サブフレーム期間における、第２画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、図１７Ａと同様、サブフレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
【図１８Ａ】図１８Ａは、第１サブフレーム期間及び第２サブフレーム期間における、第１画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、フレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
【図１８Ｂ】図１８Ｂは、第１サブフレーム期間及び第２サブフレーム期間における、第２画素電極の電位、コモン電圧、及び走査信号の電圧の変化を示す別のタイミングチャートであり、図１８Ａと同様、フレーム期間毎に各々の画素の極性を異ならせる場合について説明する図である。
【図１９】図１９は、図３に示したタイミングコントローラの一構成例を示す図である。
【図２０】図２０は、表示動作の一例を示すタイミングチャートである。
【図２１】図２１は、表示動作の他の例を示すタイミングチャートである。
【図２２】図２２は、表示動作の他の例を示すタイミングチャートである。
【図２３】図２３は、表示動作の他の例を示すタイミングチャートである。
【図２４】図２４は、第２実施形態に係る表示装置の主要な構成要素を示す図である。
【図２５】図２５は、図２４に示したＶｃｏｍ引き込み回路の一構成例を示す図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【０００９】
各実施形態においては、表示装置の一例として、高分子分散型液晶を適用した表示装置について説明する。各実施形態の表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末等の種々の装置に用いることができる。
【００１０】
（第１の実施形態）  
図１は、本実施形態における表示装置ＤＳＰの構成例を示す平面図である。  
図１に示すように、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。第１方向Ｘは、行方向に相当し、第２方向Ｙは、列方向に相当している。一例では、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。
【００１１】
表示装置ＤＳＰは、表示パネルＰＮＬ、配線基板Ｆ１乃至Ｆ５などを備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡを備えている。表示領域ＤＡは、ｎ本の走査線Ｇ（Ｇ１〜Ｇｎ）、ｍ本の信号線Ｓ（Ｓ１〜Ｓｍ）などを備えている。なお、ｎ及びｍはいずれも正の整数であり、ｎがｍと等しくてもよいし、ｎがｍとは異なっていてもよい。複数の走査線Ｇは、それぞれ第１方向Ｘに延在し、第２方向Ｙに間隔をおいて並んでいる。言い換えると、複数の走査線Ｇは、行方向に延在している。複数の信号線Ｓは、それぞれ第２方向Ｙに延在し、第１方向Ｘに間隔をおいて並んでいる。
【００１２】
表示パネルＰＮＬは、第１方向Ｘに沿った端部Ｅ１及びＥ２と、第２方向Ｙに沿った端部Ｅ３及びＥ４とを有している。非表示領域ＮＤＡの幅について、端部Ｅ１と表示領域ＤＡとの第２方向Ｙの幅Ｗ１は、端部Ｅ２と表示領域ＤＡとの第２方向Ｙの幅Ｗ２より小さい。また、端部Ｅ３と表示領域ＤＡとの第１方向Ｘの幅Ｗ３は、端部Ｅ４と表示領域ＤＡとの第１方向Ｘの幅Ｗ４と同等である。また、幅Ｗ３及びＷ４の各々は、幅Ｗ２より小さい。また、幅Ｗ３及びＷ４の各々は、幅Ｗ１と同等であってもよいし、幅Ｗ１とは異なっていてもよい。
【００１３】
配線基板Ｆ１乃至Ｆ３は、この順に第１方向Ｘに並んでいる。配線基板Ｆ１は、ゲードドライバＧＤ１を備えている。配線基板Ｆ２は、ソースドライバＳＤを備えている。配線基板Ｆ３は、ゲードドライバＧＤ２を備えている。配線基板Ｆ１乃至Ｆ３は、それぞれ表示パネルＰＮＬ及び配線基板Ｆ４に接続されている。配線基板Ｆ５は、タイミングコントローラＴＣや電源回路ＰＣなどを備えている。配線基板Ｆ４は、配線基板Ｆ５のコネクタＣＴに接続されている。なお、配線基板Ｆ１乃至Ｆ３は、単一の配線基板に置換されてもよい。また、配線基板Ｆ１乃至Ｆ４は、単一の配線基板に置換されてもよい。上述したゲードドライバＧＤ１、ゲードドライバＧＤ２、ソースドライバＳＤ、及びタイミングコントローラＴＣは本実施形態の制御部ＣＯＮを構成し、上記制御部ＣＯＮは後述する複数の画素電極、後述する共通電極、及び後述する光源ユニットのそれぞれの駆動を制御するように構成されている。  
図示した例では、端部Ｅ１の側から奇数番目の走査線ＧがゲートドライバＧＤ２に接続され、偶数番目の走査線ＧがゲートドライバＧＤ１に接続されているが、ゲードドライバＧＤ１及びＧＤ２と各走査線Ｇとの接続関係は図示した例に限らない。
【００１４】
図２は、図１に示した表示装置ＤＳＰの断面図である。ここでは、第２方向Ｙ及び第３方向Ｚによって規定されるＹ−Ｚ平面における表示装置ＤＳＰの断面において、主要部のみを説明する。
【００１５】
図２に示すように、表示パネルＰＮＬは、第１基板ＳＵＢ１、第２基板ＳＵＢ２、表示機能層としての液晶層３０などを備えている。第１基板ＳＵＢ１は、透明基板１０、画素電極１１、配向膜１２などを備えている。第２基板ＳＵＢ２は、透明基板２０、共通電極２１、配向膜２２などを備えている。画素電極１１及び共通電極２１は、例えばインジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成されている。液晶層３０は、少なくとも表示領域ＤＡに位置している。液晶層３０は、高分子分散液晶を含み、配向膜１２と配向膜２２との間に位置している。本実施形態の液晶層３０は、リバース型高分子分散液晶（R-PDLC：reverse mode polymer dispersed liquid crystal）を利用している。上記の液晶層３０は、印加される電圧が低い場合に入射される光の平行度を維持し、印加される電圧が高い場合に入射される光を散乱させる。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シール材４０によって接着されている。第１基板ＳＵＢ１は、透明基板２０の端部Ｅ５よりも第２方向Ｙに延出した延出部ＥＸを有している。
【００１６】
配線基板Ｆ１乃至Ｆ３は、第１基板ＳＵＢ１の延出部ＥＸに接続されている。  
光源ユニットＬＵは、表示領域ＤＡの外側の非表示領域ＮＤＡに位置している。光源ユニットＬＵは、発光素子ＬＳ、配線基板Ｆ６などを備えている。発光素子ＬＳは、配線基板Ｆ６に接続され、延出部ＥＸの上に位置している。発光素子ＬＳは、端部Ｅ５と対向する発光部（発光面）ＥＭを有している。発光部ＥＭから出射された照明光は、後述するように、端部Ｅ５に入射し、表示パネルＰＮＬを伝播する。
【００１７】
図３は、図１に示した表示装置ＤＳＰの主要な構成要素を示す図である。  
図３に示すように、表示装置ＤＳＰは、図中に破線で示すコントローラＣＮＴを備えている。コントローラＣＮＴは、タイミングコントローラＴＣ、ゲートドライバＧＤ１及びＧＤ２、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤなどを含んでいる。  
タイミングコントローラＴＣは、外部から入力された画像データや同期信号などに基づいて各種信号を生成する。一例では、タイミングコントローラＴＣは、画像データに基づき、所定の信号処理を行って生成した映像信号をソースドライバＳＤに出力する。また、タイミングコントローラＴＣは、同期信号に基づいて生成した制御信号を、ゲートドライバＧＤ１及びＧＤ２、ソースドライバＳＤ、Ｖｃｏｍ回路ＶＣ、光源ドライバＬＳＤにそれぞれ出力する。タイミングコントローラＴＣの詳細については後述する。
【００１８】
図中に二点鎖線で示す表示領域ＤＡは、複数の画素ＰＸを備えている。各画素ＰＸは、スイッチング素子ＳＷ及び画素電極１１を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタで形成されている。スイッチング素子ＳＷは、走査線Ｇ及び信号線Ｓと電気的に接続されている。複数の画素電極１１は、表示領域ＤＡに位置し、マトリクス状に設けられている。このため、例えば、複数の画素電極１１は、複数行に設けられている。画素電極１１は、スイッチング素子ＳＷを介して信号線Ｓに接続されている。共通電極２１は表示領域ＤＡに位置している。共通電極２１は、複数の画素電極１１と対向している。なお、本実施形態と異なり、共通電極２１は、少なくとも１つの画素ＰＸ毎に区切られ、各々共通線に接続され、共通のコモン電圧が印加される構成でもよい。走査線Ｇの各々には、ゲートドライバＧＤ１またはＧＤ２から走査信号が供給される。信号線Ｓの各々には、ソースドライバＳＤから映像信号（画像信号）が供給される。共通電極２１には、Ｖｃｏｍ回路ＶＣからコモン電圧Ｖｃｏｍが供給される。信号線Ｓに供給された映像信号は、走査線Ｇに供給された走査信号に基づいてスイッチング素子ＳＷが導通状態となった期間に、当該スイッチング素子ＳＷに接続された画素電極１１に印加される。以下の説明においては、画素電極１１に映像信号を与えて画素電極１１と共通電極２１との間に電位差を形成することを、当該画素電極１１を備える画素ＰＸに映像信号を書き込む（或いは電圧を印加する）と記載することがある。
【００１９】
光源ユニットＬＵは、液晶層３０に無彩色以外の色の光を照射するように構成されている。光源ユニットＬＵは、複数色の発光素子ＬＳを備えている。例えば、光源ユニットＬＵは、液晶層３０に第１色の光を照射する発光素子（第１発光素子）ＬＳＲと、液晶層３０に第２色の光を照射する発光素子（第２発光素子）ＬＳＧと、液晶層３０に第３色の光を照射する発光素子（第３発光素子）ＬＳＢと、を備えている。上記の第１色、第２色、及び第３色が、互いに異なる色であることは言うまでもない。本実施形態において、第１色は赤色、第２色は緑色、第３色は青色である。光源ドライバＬＳＤは、これらの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの点灯期間を制御する。後に詳述するが、１フレーム期間が複数のサブフレーム期間を有する駆動方式においては、各サブフレームにおいて３つの発光素子ＬＳＲ、ＬＳＧ、ＬＳＢのうちの少なくとも１つが点灯し、サブフレーム毎に照明光の色が切り替えられる。
【００２０】
以下に、高分子分散液晶層である液晶層３０を備えた表示装置の一構成例について説明する。  
図４Ａは、透明状態の液晶層３０を模式的に示す図である。  
図４Ａに示すように、液晶層３０は、液晶性ポリマー３１及び液晶性分子３２を含んでいる。液晶性ポリマー３１は、例えば、液晶性モノマーが配向膜１２及び２２の配向規制力によって所定の方向に配向した状態で高分子化されることによって得られる。液晶性分子３２は、液晶性モノマー内に分散されており、液晶性モノマーが高分子化された際に、液晶性モノマーの配向方向に依存して所定の方向に配向される。なお、配向膜１２及び２２は、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面に沿って液晶性モノマー及び液晶性分子３２を配向させる水平配向膜であってもよいし、第３方向Ｚに沿って液晶性モノマー及び液晶性分子３２を配向させる垂直配向膜であってもよい。
【００２１】
液晶性分子３２は、正の誘電率異方性を有するポジ型であってもよいし、負の誘電率異方性を有するネガ型であってもよい。液晶性ポリマー３１及び液晶性分子３２は、それぞれ同等の光学異方性を有している。あるいは、液晶性ポリマー３１及び液晶性分子３２は、それぞれ略同等の屈折率異方性を有している。つまり、液晶性ポリマー３１及び液晶性分子３２の各々は、常光屈折率及び異常光屈折率が互いに略同等である。なお、常光屈折率及び異常光屈折率のいずれについても、液晶性ポリマー３１及び液晶性分子３２のそれぞれの値が完全に一致していなくてもよく、製造誤差などに起因したずれは許容される。また、液晶性ポリマー３１及び液晶性分子３２の各々の電界に対する応答性は異なる。すなわち、液晶性ポリマー３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。
【００２２】
図４Ａに示した例は、例えば、液晶層３０に電圧が印加されていない状態（画素電極１１と共通電極２１との間の電位差がゼロである状態）、あるいは、液晶層３０に後述する第２透明電圧が印加された状態に相当する。
【００２３】
図４Ａに示すように、液晶性ポリマー３１の光軸Ａｘ１及び液晶性分子３２の光軸Ａｘ２は、互いに平行となる。図示した例では、光軸Ａｘ１及び光軸Ａｘ２は、いずれも第３方向Ｚに平行である。ここでの光軸とは、偏光方向によらず屈折率が１つの値になるような光線の進行方向と平行な線に相当する。
【００２４】
上記の通り、液晶性ポリマー３１及び液晶性分子３２は略同等の屈折率異方性を有しており、しかも、光軸Ａｘ１及びＡｘ２は互いに平行であるため、第１方向Ｘ、第２方向Ｙ、及び第３方向Ｚを含むあらゆる方向において、液晶性ポリマー３１と液晶性分子３２との間にほとんど屈折率差がない。このため、第３方向Ｚにて液晶層３０に入射した光Ｌ１は、液晶層３０内で実質的に散乱されることなく透過する。液晶層３０は、光Ｌ１の平行度を維持することができる。同様に、第３方向Ｚに対して傾斜した斜め方向に入射した光Ｌ２及びＬ３についても、液晶層３０内でほとんど散乱されることはない。このため、高い透明性が得られる。図４Ａに示した状態を『透明状態』と称する。
【００２５】
図４Ｂは、散乱状態の液晶層３０を模式的に示す図である。  
図４Ｂに示すように、上記の通り、液晶性ポリマー３１の電界に対する応答性は、液晶性分子３２の電界に対する応答性より低い。このため、液晶層３０に上記の第２透明電圧及び後述する第１透明電圧の各々より高い電圧（後述の散乱電圧）が印加された状態では、液晶性ポリマー３１の配向方向がほとんど変化しないのに対して、液晶性分子３２の配向方向は電界に応じて変化する。つまり、図示したように、光軸Ａｘ１は第３方向Ｚとほとんど平行であるのに対して、光軸Ａｘ２は第３方向Ｚに対して傾斜している。このため、光軸Ａｘ１及びＡｘ２は、互いに交差する。したがって、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚを含むあらゆる方向において、液晶性ポリマー３１と液晶性分子３２との間に大きな屈折率差が生ずる。これにより、液晶層３０に入射した光Ｌ１乃至Ｌ３は、液晶層３０内で散乱される。図４Ｂに示した状態を『散乱状態』と称する。  
制御部は、液晶層３０を透明状態及び散乱状態の少なくとも一方に切替える。
【００２６】
図５Ａは、液晶層３０が透明状態である場合の表示パネルＰＮＬを示す断面図である。
図５Ａに示すように、発光素子ＬＳから出射された照明光Ｌ１１は、端部Ｅ５から表示パネルＰＮＬに入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。液晶層３０が透明状態である場合、照明光Ｌ１１は、液晶層３０でほとんど散乱されないため、透明基板１０の下面１０Ｂ及び透明基板２０の上面２０Ｔからほとんど漏れ出すことはない。
【００２７】
表示パネルＰＮＬに入射する外部光Ｌ１２は、液晶層３０でほとんど散乱されることなく透過する。つまり、下面１０Ｂから表示パネルＰＮＬに入射した外部光は上面２０Ｔに透過され、上面２０Ｔから入射した外部光は下面１０Ｂに透過される。このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、ユーザは、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することができる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することができる。
【００２８】
図５Ｂは、液晶層３０が散乱状態である場合の表示パネルＰＮＬを示す断面図である。
図５Ｂに示すように、発光素子ＬＳから出射された照明光Ｌ２１は、端部Ｅ５から表示パネルＰＮＬに入射し、透明基板２０、液晶層３０、透明基板１０などを伝播する。図示した例では、画素電極１１αと共通電極２１との間の液晶層３０（画素電極１１αと共通電極２１との間に印加される電圧が印加される液晶層）は透明状態であるため、照明光Ｌ２１は、液晶層３０のうち画素電極１１αと対向する領域でほとんど散乱されない。一方、画素電極１１βと共通電極２１との間の液晶層３０（画素電極１１βと共通電極２１との間に印加される電圧が印加される液晶層）は散乱状態であるため、照明光Ｌ２１は、液晶層３０のうち画素電極１１βと対向する領域で散乱される。照明光Ｌ２１のうち、一部の散乱光Ｌ２１１は上面２０Ｔから外部に放出され、また、一部の散乱光Ｌ２１２は下面１０Ｂから外部に放出される。
【００２９】
画素電極１１αと重なる位置では、表示パネルＰＮＬに入射する外部光Ｌ２２は、図５Ａに示した外部光Ｌ１２と同様に、液晶層３０でほとんど散乱されることなく透過する。画素電極１１βと重なる位置では、下面１０Ｂから入射した外部光Ｌ２３は、その一部の光Ｌ２３１が液晶層３０で散乱された後に上面２０Ｔから透過される。また、上面２０Ｔから入射した外部光Ｌ２４は、その一部の光Ｌ２４１が液晶層３０で散乱された後に下面１０Ｂから透過される。
【００３０】
このため、表示パネルＰＮＬを上面２０Ｔ側から観察した場合には、画素電極１１βと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２３１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして下面１０Ｂ側の背景を視認することもできる。同様に、表示パネルＰＮＬを下面１０Ｂ側から観察した場合には、画素電極１１βと重なる位置で照明光Ｌ２１の色を視認することができる。加えて、一部の外部光Ｌ２４１が表示パネルＰＮＬを透過するため、表示パネルＰＮＬを透かして上面２０Ｔ側の背景を視認することもできる。なお、画素電極１１αと重なる位置では、液晶層３０が透明状態であるため、照明光Ｌ２１の色はほとんど視認されず、表示パネルＰＮＬを透かして背景を視認することができる。
【００３１】
図６は、液晶層３０の散乱特性を示すグラフであり、液晶層３０に印加される電圧ＶＬＣと輝度との関係を表している。ここでの輝度は、例えば図５Ｂに示したように、発光素子ＬＳから出射された照明光Ｌ２１が液晶層３０にて散乱した際に得られる散乱光Ｌ２１１の輝度に相当する。他の観点から言えば、この輝度は、液晶層３０の散乱度を表している。
【００３２】
図６に示すように、電圧ＶＬＣを０Ｖから上昇させていくと、輝度は８Ｖ程度から急峻に上昇し、２０Ｖ程度で飽和する。なお、電圧ＶＬＣが０Ｖから８Ｖの間においても、輝度は僅かに上昇する。本実施形態では、２点鎖線で囲った領域、すなわち８Ｖから１６Ｖの範囲の電圧を各画素ＰＸの階調表現（例えば２５６階調）に用いる。以下、８Ｖ＜ＶＬＣ≦１６Ｖの電圧を『散乱電圧』と呼ぶ。また、本実施形態では、一点鎖線で囲った領域、すなわち０Ｖ≦ＶＬＣ≦８Ｖの電圧を『透明電圧』と呼ぶ。透明電圧ＶＡは、上述した第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２を含んでいる。なお、散乱電圧ＶＢ及び透明電圧ＶＡの下限値及び上限値はこの例に限られず、液晶層３０の散乱特性に応じて適宜に定め得る。
【００３３】
ここで、液晶層３０に散乱電圧ＶＢを印加した際に液晶層３０に入射される光の散乱度が最も高くなる場合の散乱度を１００％とする。ここでは、１６Ｖの散乱電圧ＶＢを液晶層３０に印加した際の散乱度を１００％としている。例えば、透明電圧ＶＡは、散乱度（輝度）が１０％未満となる電圧ＶＬＣの範囲と定義することができる。あるいは、透明電圧ＶＡは、最低階調に対応する電圧（図６の例では８Ｖ）以下の電圧ＶＬＣと定義することもできる。  
また、透明電圧ＶＡ（第１透明電圧ＶＡ１及び第２透明電圧ＶＡ２）は、図６に示した例と異なっていてもよい。例えば、上記第１透明電圧ＶＡ１は、散乱度が１０％以上５０％以下の範囲となる電圧であってもよい。また、上記第２透明電圧ＶＡ２は、散乱度が１０％未満の範囲となる電圧であってもよい。
【００３４】
なお、図６に示したグラフは、液晶層３０に印加する電圧の極性が正極性（＋）の場合と、負極性（−）の場合とに適用可能である。後者の場合、電圧ＶＬＣは、負極性の電圧の絶対値である。
【００３５】
表示装置ＤＳＰには、液晶層３０に印加する電圧の極性を反転する極性反転駆動を適用することができる。図７Ａ、及び図７Ｂは、極性反転駆動の概要を示す図である。図７Ａ及び図７Ｂは、１本の走査線Ｇに接続された一群の画素ＰＸ（１ライン）毎に、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）を正極性（＋）と負極性（−）とで反転する１ライン反転駆動を表している。
【００３６】
図７Ａに示すように、表示領域ＤＡは、それぞれ第１方向Ｘに延在する複数の第１駆動領域ＤＡ１と、それぞれ第１方向Ｘに延在する複数の第２駆動領域ＤＡ２と、を含んでいる。第１駆動領域ＤＡ１及び第２駆動領域ＤＡ２は、第２方向Ｙに交互に配置されている。各々の第１駆動領域ＤＡ１、及び各々の第２駆動領域ＤＡ２には、１行分の画素ＰＸが設けられている。複数の画素ＰＸのうち、複数の第１画素ＰＸＡは第１駆動領域ＤＡ１に設けられ、複数の第２画素ＰＸＢは第２駆動領域ＤＡ２に設けられている。  
本実施形態において、上側（走査線Ｇ１から走査線Ｇ４側）に数えて、第１駆動領域ＤＡ１は奇数番目に位置し、第２駆動領域ＤＡ２は偶数番目に位置している。但し、本実施形態と異なり、第１駆動領域ＤＡ１は偶数番目に位置し、第２駆動領域ＤＡ２は奇数番目に位置していてもよい。
【００３７】
複数の走査線Ｇは、複数の第１走査線ＧＡと、複数の第２走査線ＧＢとを有している。
第１走査線ＧＡ及び第２走査線ＧＢは、第２方向Ｙに交互に配置されている。  
複数の画素電極１１は、複数の第１画素電極１１Ａと、複数の第２画素電極１１Ｂとを有している。１行分の複数の第１画素電極１１Ａは、各々の第１駆動領域ＤＡ１に位置し、複数の第１走査線ＧＡのうちの１本の第１走査線ＧＡに電気的に接続され、第１方向Ｘに並んでいる。１行分の複数の第２画素電極１１Ｂは、各々の第２駆動領域ＤＡ２に位置し、複数の第２走査線ＧＢのうちの１本の第２走査線ＧＢに電気的に接続され、第１方向Ｘに並んでいる。
【００３８】
複数のスイッチング素子ＳＷは、複数の第１スイッチング素子ＳＷＡと、複数の第２スイッチング素子ＳＷＢと、を有している。本実施形態において、第１スイッチング素子ＳＷＡは第１薄膜トランジスタであり、第２スイッチング素子ＳＷＢは第２薄膜トランジスタである。各々の第１スイッチング素子ＳＷＡは、対応する１本の第１走査線ＧＡに接続されたゲート電極と、対応する単個の第１画素電極１１Ａに接続されたソース電極と、対応する１本の信号線Ｓに接続されたドレイン電極と、を含んでいる。各々の第２スイッチング素子ＳＷＢは、対応する１本の第２走査線ＧＢに接続されたゲート電極と、対応する単個の第２画素電極１１Ｂに接続されたソース電極と、対応する１本の信号線Ｓに接続されたドレイン電極と、を含んでいる。
【００３９】
液晶層３０は、複数の第１表示機能層としての複数の第１液晶層３０Ａと、複数の第２表示機能層としての複数の第２液晶層３０Ｂと、を有している。第１液晶層３０Ａは第１駆動領域ＤＡ１に位置し、第２液晶層３０Ｂは第２駆動領域ＤＡ２に位置している。
【００４０】
図８Ａ、図８Ｂ及び図８Ｃに示すように、ここで、第１フレーム期間Ｐｆ１が３つのサブフレーム期間Ｐｓｆを有し、各々のサブフレーム期間が２つのフィールド期間Ｐｆｉを有している場合を想定する。上記３つのサブフレーム期間は、第１サブフレーム期間Ｐｓｆ１、第１サブフレーム期間に続く第２サブフレーム期間Ｐｓｆ２、及び第２サブフレーム期間に続く第３サブフレーム期間Ｐｓｆ３である。上記２つのフィールド期間は、第１フィールド期間Ｐｆｉ１、及び第１フィールド期間に続く第２フィールド期間Ｐｆｉ２である。
【００４１】
例えば、一フィールド期間毎に、共通電極２１に供給されるコモン電圧の極性と、ソースドライバＳＤから信号線Ｓに供給される映像信号の極性（信号線電圧の極性）とは反転される。同じフィールド期間において、コモン電圧の極性と映像信号の極性は、例えば逆である。
【００４２】
次に、制御部ＣＯＮによる駆動方法について説明する。  
まず、制御部ＣＯＮによる第１駆動方法について説明する。  
制御部ＣＯＮは、一フィールド期間毎に、駆動の対象を切替えている。例えば、制御部ＣＯＮは、第１サブフレーム期間のうちの第１フィールド期間に、複数の第１液晶層３０Ａに駆動電圧を印加し、複数の第２液晶層３０Ｂに駆動電圧を印加しない。制御部ＣＯＮは、第１サブフレーム期間のうちの第２フィールド期間に、複数の第２液晶層３０Ｂに駆動電圧を印加する。第１サブフレーム期間などの各々のサブフレーム期間において、駆動電圧の極性は、第１フィールド期間と第２フィールド期間とで互いに異なっている。
【００４３】
図８Ａに示す例では、制御部ＣＯＮは、各々のサブフレーム期間Ｐｓｆのうち第１フィールド期間Ｐｆｉ１に、複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの一方に第１極性ｐｏｌ１の駆動電圧を印加する。そして、制御部ＣＯＮは、各々のサブフレーム期間Ｐｓｆのうち第２フィールド期間Ｐｆｉ２に、複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの他方に第２極性ｐｏｌ２の駆動電圧を印加する。
【００４４】
但し、各々のフィールド期間Ｐｆｉにおける上記駆動電圧の極性は、固定されていなくともよい。
例えば、図８Ｂに示すように、フレーム期間Ｐｆが切替る毎に、第１フィールド期間Ｐｆｉ１における駆動電圧の極性と、第２フィールド期間Ｐｆｉ２における駆動電圧の極性と、を入れ替えてもよい。
又は、図８Ｃに示すように、サブフレーム期間Ｐｓｆが切替る毎に、第１フィールド期間Ｐｆｉ１における駆動電圧の極性と、第２フィールド期間Ｐｆｉ２における駆動電圧の極性と、を入れ替えてもよい。
なお、第１極性ｐｏｌ１及び第２極性ｐｏｌ２のうち、一方が正極性であり、他方が負極性である。
【００４５】
次に、上記第１駆動方法より詳細な駆動方法として、制御部ＣＯＮによる第２駆動方法について説明する。  
制御部ＣＯＮは、各々のサブフレーム期間のうち第１フィールド期間に、複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの一方に負極性の駆動電圧を印加する。そして、制御部ＣＯＮは、各々のサブフレーム期間のうち第２フィールド期間に、複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの他方に正極性の駆動電圧を印加する。
上記第２駆動方法は、図８Ａにおいて、第１極性ｐｏｌ１が負極性であり、第２極性ｐｏｌ２が正極性である場合に相当している。
【００４６】
図７Ａ及び図８Ａに示す例では、制御部ＣＯＮは、第１フィールド期間Ｐｆｉ１に複数の第１液晶層３０Ａに負極性の駆動電圧を印加し、第２フィールド期間Ｐｆｉ２に複数の第２液晶層３０Ｂに正極性の駆動電圧を印加する。この場合、第１フィールド期間Ｐｆｉ１は奇数フィールド期間であり、第２フィールド期間Ｐｆｉ２は偶数フィールド期間である。
【００４７】
図７Ｂ及び図８Ａに示す例では、制御部ＣＯＮは、第１フィールド期間Ｐｆｉ１に複数の第２液晶層３０Ｂに負極性の駆動電圧を印加し、第２フィールド期間Ｐｆｉ２に複数の第１液晶層３０Ａに正極性の駆動電圧を印加する。この場合、第１フィールド期間Ｐｆｉ１は偶数フィールド期間であり、第２フィールド期間Ｐｆｉ２は奇数フィールド期間である。
【００４８】
次に、上記第２駆動方法より詳細な一駆動方法として、制御部ＣＯＮによる第３駆動方法について説明する。  
制御部ＣＯＮは、第１フィールド期間に負極性の駆動電圧を印加する対象を、第１フレーム期間にて複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの一方に固定する。また、制御部ＣＯＮは、第２フィールド期間に正極性の駆動電圧を印加する対象を、第１フレーム期間にて複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの他方に固定する。そして、制御部ＣＯＮは、フレーム期間が切替る毎に、第１フィールド期間に負極性の駆動電圧を印加する対象と、第２フィールド期間に正極性の駆動電圧を印加する対象と、を入れ替える。
【００４９】
例えば、図７Ａ及び図９に示すように、制御部ＣＯＮは、第１フレーム期間Ｐｆ１を含む奇数番目のフレーム期間Ｐｆに、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象を複数の第１液晶層３０Ａに固定し、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象を複数の第２液晶層３０Ｂに固定する。  
図７Ｂ及び図９に示すように、制御部ＣＯＮは、偶数番目のフレーム期間Ｐｆに、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象を複数の第２液晶層３０Ｂに固定し、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象を複数の第１液晶層３０Ａに固定する。
【００５０】
次に、上記第２駆動方法より詳細な別の駆動方法として、制御部ＣＯＮによる第４駆動方法について説明する。  
制御部ＣＯＮは、第１フィールド期間に負極性の駆動電圧を印加する対象を、サブフレーム期間が切替る毎に複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの一方に切替える。また、制御部ＣＯＮは、第２フィールド期間に正極性の駆動電圧を印加する対象を、サブフレーム期間が切替る毎に複数の第１液晶層３０Ａ及び複数の第２液晶層３０Ｂの他方に切替える。
【００５１】
例えば、図７Ａ及び図１０に示すように、制御部ＣＯＮは、第１フレーム期間Ｐｆ１の第１サブフレーム期間Ｐｓｆ１において、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象を複数の第１液晶層３０Ａに設定し、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象を複数の第２液晶層３０Ｂに設定する。  
続いて、図７Ｂ及び図１０に示すように、制御部ＣＯＮは、第１フレーム期間Ｐｆ１の第２サブフレーム期間Ｐｓｆ２において、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象を複数の第２液晶層３０Ｂに切替え、第２フィールド期間Ｐｆｉ１に正極性の駆動電圧を印加する対象を複数の第１液晶層３０Ａに切替える。
【００５２】
次いで、図７Ａ及び図１０に示すように、制御部ＣＯＮは、第１フレーム期間Ｐｆ１の第３サブフレーム期間Ｐｓｆ３において、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象を複数の第１液晶層３０Ａに切替え、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象を複数の第２液晶層３０Ｂに切替える。  
その後、図７Ｂ及び図１０に示すように、制御部ＣＯＮは、第１フレーム期間Ｐｆ１に続く第２フレーム期間Ｐｆ２の第１サブフレーム期間Ｐｓｆ１において、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象を複数の第２液晶層３０Ｂに切替え、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象を複数の第１液晶層３０Ａに切替える。
【００５３】
次に、図７Ａ及び図７Ｂに示した駆動方法とは異なる駆動方法について説明する。図１１Ａ、及び図１１Ｂは、他の極性反転駆動の概要を示す図である。図１１Ａ及び図１１Ｂは、２ライン毎に液晶層３０に印加する電圧を正極性（＋）と負極性（−）とで反転する２ライン反転駆動を表している。  
図１１Ａ及び図１１Ｂに示すように、各々の第１駆動領域ＤＡ１、及び各々の第２駆動領域ＤＡ２には、２行分の画素ＰＸが設けられていてもよい。制御部ＣＯＮは、上述した第１乃至第４駆動方法を用いて２ライン反転駆動を行うことができる。
【００５４】
又は、制御部ＣＯＮは、３つ以上のライン毎に液晶層３０に印加する電圧を正極性（＋）と負極性（−）とで反転するよう駆動してもよい。その場合、各々の第１駆動領域ＤＡ１、及び各々の第２駆動領域ＤＡ２には、３行分以上の画素ＰＸが設けられていてもよい。何れにおいても、第１駆動領域ＤＡと第２駆動領域ＤＡ２を交互に配置することにより、フリッカの発生を抑制することができる。
【００５５】
但し、第１駆動領域ＤＡ１と第２駆動領域ＤＡ２とで駆動条件は異なるため、第１駆動領域ＤＡ１及び第２駆動領域ＤＡ２の各々サイズが大きくなり過ぎると望ましくない。なぜなら、ユーザが表示領域ＤＡを視認した際、第１駆動領域ＤＡ１及び第２駆動領域ＤＡ２のパターンが識別され易くなるためである。
【００５６】
図１２は、上述したようなフィールド反転駆動を適用した表示走査において、共通電極２１に供給されるコモン電圧Ｖｃｏｍと、信号線Ｓ（あるいは画素電極１１）に供給される信号線電圧Ｖｓｉｇとの一例を示す図である。  
図１２に示すように、信号線電圧Ｖｓｉｇに関しては、階調の最大値（ｍａｘ）に相当する波形と、階調の最小値（ｍｉｎ）に相当する波形とを示している。ここでは、信号線電圧Ｖｓｉｇ（ｍｉｎ）の波形を実線で示し、コモン電圧Ｖｃｏｍの波形を二点鎖線で示し、信号線電圧Ｖｓｉｇ（ｍａｘ）の波形を破線で示している。この図の例において、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇ（最大値の波形を参照）は、一フィールド期間Ｐｆｉ毎に極性反転している。基準電圧Ｖｓｉｇ−ｃは、例えば８Ｖである。コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇの各々において、下限値は０Ｖであり、上限値は１６Ｖである。
【００５７】
図１２に示す例に限らず、後述する図１３の例を含めた極性反転駆動に注目すると、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）が正極性である場合、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの差（Ｖｓｉｇ−Ｖｃｏｍ）は０Ｖ又は正の電圧値となる。一方、液晶層３０に印加する駆動電圧（画素ＰＸに書き込む電圧）が負極性である場合、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの差（Ｖｓｉｇ−Ｖｃｏｍ）は０Ｖ又は負の電圧値となる。
【００５８】
図１２に示す極性反転駆動に注目すると、画素ＰＸに正極性の電圧を書き込む期間において、コモン電圧Ｖｃｏｍは０Ｖとなり、信号線電圧Ｖｓｉｇは８Ｖ以上かつ１６Ｖ以下の範囲で画像データが示す階調に応じた電圧値となる。一方、画素ＰＸに負極性の電圧を書き込む期間において、コモン電圧Ｖｃｏｍは１６Ｖとなり、信号線電圧Ｖｓｉｇは０Ｖ以上かつ８Ｖ以下の範囲で画像データが示す階調に応じた電圧値となる。すなわち、いずれの場合でも、共通電極２１と画素電極１１との間には、８Ｖ以上かつ１６Ｖ以下の電圧が印加される。
【００５９】
図６に示したように、液晶層３０に印加される電圧ＶＬＣが８Ｖであっても、言い換えると液晶層３０に第１透明電圧ＶＡ１が印加されても、液晶層３０は０〜１０％程度の散乱度を有している。したがって、信号線電圧Ｖｓｉｇを階調の最小値とした場合であっても、表示パネルＰＮＬに入射する外部光は僅かに散乱され、表示パネルＰＮＬの背景の視認性が低下し得る場合がある。  
このため、後述するが、画素電極１１と共通電極２１との間の電圧を例えば階調の下限値よりも小さくする透明走査（後述するリセット期間における走査）を画像表示のシーケンスに取り入れることで、表示パネルＰＮＬの背景の視認性を向上させることができる。
【００６０】
ここで、ソースドライバＳＤの出力と、コモン電圧Ｖｃｏｍとの関係について説明する。  
ソースドライバＳＤの耐圧が低い場合、液晶印加電圧を高くするためにコモン電圧Ｖｃｏｍを反転駆動させる。この時ソースドライバＳＤは、同時に、正極性の信号線電圧Ｖｓｉｇ（例えば基準電圧Ｖｓｉｇ−ｃ〜１６Ｖ）、及び負極性の信号線電圧Ｖｓｉｇ（例えば０Ｖ〜基準電圧Ｖｓｉｇ−ｃ）の何れか一方しか、出力することができない。また、コモン電圧Ｖｃｏｍの極性はソースドライバＳＤの出力と反対の極性である。
【００６１】
但し、高耐圧のソースドライバＳＤを使用する場合、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの関係は、上述した関係であってもよいが、次の関係であってもよい。すなわち、コモン電圧Ｖｃｏｍは０Ｖに固定され、ソースドライバＳＤが出力する信号線電圧Ｖｓｉｇは、正極性時に０〜＋１６Ｖとなり、負極性時に−１６〜０Ｖとなる。
【００６２】
図１３は、透明走査におけるコモン電圧Ｖｃｏｍと信号線電圧Ｖｓｉｇの一例を示す図である。ここでは、信号線電圧Ｖｓｉｇの波形を実線で示し、コモン電圧Ｖｃｏｍの波形を二点鎖線で示している。  
図１３に示すように、図１２の例と同じく、コモン電圧Ｖｃｏｍは、一フィールド期間Ｐｆｉ毎に０Ｖと１６Ｖとに交互に切替っている。透明走査においては、フィールド期間Ｐｆｉ毎に、信号線電圧Ｖｓｉｇは、コモン電圧Ｖｃｏｍと一致している（Ｖｓｉｇ＝Ｖｃｏｍ＝０Ｖ又はＶｓｉｇ＝Ｖｃｏｍ＝１６Ｖ）。なお、図１３においては、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍの図示の関係上、両者を僅かにずらして表している。このため、液晶層３０には０Ｖが印加される。言い換えると、液晶層３０には第２透明電圧ＶＡ２が印加される。
【００６３】
但し、透明走査における信号線電圧Ｖｓｉｇは、図１２に示した例に限定されるものではない。例えば、コモン電圧Ｖｃｏｍが０Ｖとなる期間、信号線電圧Ｖｓｉｇは０Ｖを超え８Ｖ未満となってもよい（０Ｖ＜Ｖｓｉｇ＜８Ｖ）。コモン電圧Ｖｃｏｍが１６Ｖとなる期間、信号線電圧Ｖｓｉｇは８Ｖを超え１６Ｖ未満となってもよい（８Ｖ＜Ｖｓｉｇ＜１６Ｖ）。何れにおいても、透明走査によれば、信号線電圧Ｖｓｉｇとコモン電圧Ｖｃｏｍとの差の絶対値が８Ｖ未満となり、液晶層３０を透過する光の平行度が増す。言い換えると、第２透明電圧ＶＡ２は０Ｖに限らず、第２透明電圧ＶＡ２の絶対値は８Ｖ未満であってもよい。
【００６４】
なお、透明走査では、液晶層３０に印加される電圧が階調の下限値（例えば８Ｖ）未満となればよく、信号線電圧Ｖｓｉｇはコモン電圧Ｖｃｏｍと完全に一致しなくてもよい。上記のように、液晶層３０に散乱電圧ＶＢを印加した際に液晶層３０に入射される光の散乱度が最も高くなる場合の散乱度を１００％とする。例えば、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
【００６５】
図１４は、透明走査におけるコモン電圧Ｖｃｏｍと信号線電圧Ｖｓｉｇの他の例を示す図である。ここでは、信号線電圧Ｖｓｉｇの波形を実線で示し、コモン電圧Ｖｃｏｍの波形を二点鎖線で示している。  
図１４に示すように、この例では、透明走査において、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇの極性反転が停止されている。さらに、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇが８Ｖ（上述の基準電圧Ｖｓｉｇ−ｃ）で一致している。なお、コモン電圧Ｖｃｏｍ及び信号線電圧Ｖｓｉｇは、０Ｖなど、基準電圧Ｖｓｉｇ−ｃ以外の電圧で一致してもよい。また、図１３に示した場合と同様に、第２透明電圧ＶＡ２は、散乱度が１０％未満となる電圧である方が望ましい。
【００６６】
図１５は、図７Ａなどに示したスイッチング素子ＳＷのゲート電極−ソース電極間に加えられる電圧Ｖｇｓに対する、上記スイッチング素子ＳＷのドレイン電極−ソース電極間に流れる電流Ｉｄｓの値の変化をグラフで示す図である。ここで、スイッチング素子ＳＷにおいて、ゲート電極は走査線Ｇに接続され、ソース電極は画素電極１１に接続され、ドレイン電極は信号線Ｓに接続されている（図７Ａ）。
【００６７】
図１５に示すように、スイッチング素子ＳＷの特性をシミュレーションした結果、スイッチング素子ＳＷをオフする際、電圧Ｖｇｓを正の値から０Ｖ、−１Ｖ、又は−２Ｖに切替えても、スイッチング素子ＳＷの電気抵抗値を十分に高くすることができず、電流Ｉｄｓの値を十分に小さくすることができないことが分かる。そのため、負の電圧Ｖｇｓの絶対値は、２Ｖを超えている方が望ましい。
【００６８】
但し、電流Ｉｄｓの値は、負の電圧Ｖｇｓの絶対値が大きくなる程、小さくなるものではないことが分かる。図示したグラフでは、電圧Ｖｇｓが−４Ｖ付近である基準電圧となる際、電流Ｉｄｓの値が最も小さくなる。負の電圧Ｖｇｓの絶対値が基準電圧の絶対値より大きくなるほど、電流Ｉｄｓの値が大きくなる。上記のことから、スイッチング素子ＳＷをオフした際、リーク電流としての電流Ｉｄｓの値の上昇を抑えるため、負の電圧Ｖｇｓの絶対値は大きくなり過ぎない方が望ましい。例えば、負の電圧Ｖｇｓの絶対値は、できるだけ３Ｖ〜１０Ｖ付近に近い方が望ましい。従って、負の電圧Ｖｇｓの絶対値は、３７Ｖのほうが５３Ｖよりも望ましい。なお、負の電圧Ｖｇｓの絶対値については後述する。
【００６９】
次に、連続する第１フィールド期間及び第２フィールド期間における一画素ＰＸの電位変動について説明する。  
図１６は、第１フィールド期間Ｐｆｉ１に画素ＰＸ（液晶層３０）に正極性の電圧（正極性の駆動電圧）を印加し、第２フィールド期間Ｐｆｉ２に上記画素ＰＸにて上記正極性の電圧を保持する際の、画素電極１１の電位Ｖ１１、コモン電圧Ｖｃｏｍ、及び走査信号Ｖｇの電圧の変化を示す別のタイミングチャートである。なお、図１６において、電圧の値は一例であり、他の値に調整可能である。また、画素電極１１に対する信号線電圧Ｖｓｉｇの書込み不足がある場合、電位Ｖ１１の波形は、図１６に示す波形から変動し得る。
【００７０】
ここでは、図１６に示す駆動を、図７Ｂにおける走査線Ｇ１及び信号線Ｓ１に接続された第１画素ＰＸＡ（第１液晶層３０Ａ）の駆動に適用した場合について説明する。ここでは、奇数番目の走査線Ｇ（ｊ）に接続された第１画素ＰＸＡ、及び偶数番目の走査線Ｇ（ｊ＋１）に接続された第２画素ＰＸＢを代表し、走査線Ｇ１に接続された第１画素ＰＸＡについて説明する。なお、第１フィールド期間Ｐｆｉ１は奇数フィールド期間であり、第２フィールド期間Ｐｆｉ２は偶数フィールド期間である。
【００７１】
図１６及び図７Ｂに示すように、第１フィールド期間Ｐｆｉ１において、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替えると同時に信号線電圧Ｖｓｉｇを０Ｖから１６Ｖに切り替える。続いて、ゲードドライバＧＤ２は走査線Ｇ１に与える走査信号Ｖｇの電圧を−２１Ｖから＋２１Ｖに切替え、第１スイッチング素子ＳＷＡをオンにし、第１画素電極１１Ａに＋１６Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば＋１６Ｖに調整される。
【００７２】
その後、第１スイッチング素子ＳＷＡをオフに切替えるため、ゲードドライバＧＤ２は走査線Ｇ１に与える走査信号Ｖｇの電圧を＋２１Ｖから−２１Ｖに切替える。これにより、第１画素電極１１Ａの電位Ｖ１１Ａは＋１６Ｖに保持される。
【００７３】
次いで、第２フィールド期間Ｐｆｉ２に移行すると、ゲードドライバＧＤ２は走査線Ｇ１に与える走査信号Ｖｇの電圧を−２１Ｖに維持し、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替える。すると、カップリング作用により、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば＋３２Ｖにシフトする。第２フィールド期間Ｐｆｉ２において、第１スイッチング素子ＳＷＡのゲートの電圧は画素に接続されている電極の電位Ｖ１１Ａに対して−５３Ｖとなる（電圧Ｖｇｓ＝−５３Ｖ）。尚、ここではスイッチング素子ＳＷはＮ型トランジスタとされ画素に接続されている側の電極をソースとして説明しているが、スイッチング素子ＳＷの画素に接続されている側の電極がドレインとされ、信号線Ｓに接続されている側の電極をソースとしても同様である。この場合は、スイッチング素子Ｖｇｄ＝−５３Ｖと表すことができる。また、スイッチング素子がＰ型トランジスタとされる場合はゲート電圧がソースまたはドレイン電圧より高くゲートとソースまたはドレインとの差の電圧が高いほどリーク電流がより大きくなる。
【００７４】
このため、第２フィールド期間Ｐｆｉ２に、第１スイッチング素子ＳＷＡに流れるリーク電流（図１５の電流Ｉｄｓ）の値の上昇を抑えることは困難となる。図１６に示す駆動を採用し、第１フィールド期間Ｐｆｉ１に第１液晶層３０Ａに印加した正極性の駆動電圧を、第２フィールド期間Ｐｆｉ２に保持する手法は、望ましくない。なぜなら、第１画素ＰＸＡの輝度（散乱度）の低下を招き易くなるためである。
【００７５】
次に、連続する第１サブフレーム期間及び第２サブフレーム期間における第１画素ＰＸＡの電位変動及び第２画素ＰＸＢの電位変動について説明する。ここでは、サブフレーム期間Ｐｓｆ毎に、各々の画素ＰＸに書き込まれる電圧の極性を異ならせる場合を例に説明する。  
図１７Ａは、第１サブフレーム期間Ｐｓｆ１及び第２サブフレーム期間Ｐｓｆ２における、第１画素電極１１Ａの電位、コモン電圧Ｖｃｏｍ、及び走査信号Ｖｇ（ｊ）の電圧の変化を示す別のタイミングチャートである。なお、図１７Ａにおいても、図１６の場合と同様に、電圧の値は他の値に調整可能であり、電位Ｖ１１Ａの波形は図１７Ａに示す波形から変動し得る。
【００７６】
ここでは、図１７Ａに示す駆動を、奇数番目の走査線Ｇ（ｊ）及び信号線Ｓに接続された第１画素ＰＸＡ（第１液晶層３０Ａ）の駆動に適用した場合について説明する。なお、第１サブフレーム期間Ｐｓｆ１の第１フィールド期間Ｐｆｉ１及び第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２は、それぞれ奇数フィールド期間である。第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２及び第２サブフレーム期間Ｐｓｆ２の第１フィールド期間Ｐｆｉ１は、それぞれ偶数フィールド期間である。
【００７７】
図１７Ａ及び図７Ａに示すように、第１サブフレーム期間Ｐｓｆ１の第１フィールド期間Ｐｆｉ１において、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替えると同時に信号線電圧Ｖｓｉｇを１６Ｖから０Ｖに切り替える。続いて、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を−２１Ｖから＋２１Ｖに切替え、第１スイッチング素子ＳＷＡをオンにし、第１画素電極１１Ａに０Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば０Ｖに調整される。
【００７８】
その後、第１スイッチング素子ＳＷＡをオフに切替えるため、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を＋２１Ｖから−２１Ｖに切替える。これにより、第１スイッチング素子ＳＷＡをオフにし、第１画素電極１１Ａの電位Ｖ１１Ａは０Ｖに保持される。
第１サブフレーム期間Ｐｓｆ１に、第１画素ＰＸＡ（第１液晶層３０Ａ）に負極性の電圧を印加することができる。
【００７９】
次いで、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２に移行すると、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を−２１Ｖに維持し、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替える。すると、カップリング作用により、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば−１６Ｖにシフトする。この第２フィールド期間Ｐｆｉ２において、第１スイッチング素子ＳＷＡの電圧Ｖｇｓは、−５Ｖとなる。このとき、信号線Ｓに接続されている第１スイッチング素子ＳＷＡの電極（ソースまはたドレイン）の電圧は１６Ｖであるため、第１スイッチング素子ＳＷＡの信号線Ｓに接続されている電極（ソースまはたドレイン）に対するゲートの電圧（ＶｇｓまはたＶｄｇ）は−３７Ｖとなっている。ここで、図１５を参照すると、スイッチング素子ＳＷの電圧Ｖｇｓ（またはＶｇｄ）を−３Ｖ〜−１０Ｖ付近に近づけるほどスイッチング素子ＳＷのリーク電流は小さくなっている。従って、図１６に示したコモン電圧Ｖｃｏｍを０Ｖから１６Ｖに立ち上げた後の第１スイッチング素子ＳＷＡの電圧Ｖｇｓ（またはＶｇｄ）−５３Ｖよりもこの時の電圧Ｖｇｓ（またはＶｇｄ）−３７Ｖのほうが−３Ｖ〜−１０Ｖ付近に近いため、リーク電流は抑制される。
【００８０】
このため、第２フィールド期間Ｐｆｉ２に、第１スイッチング素子ＳＷＡに流れるリーク電流（図１５の電流Ｉｄｓ）の値の上昇を抑えることができる。図１７Ａに示す駆動を採用し、第１サブフレーム期間Ｐｓｆ１の第１フィールド期間Ｐｆｉ１に第１液晶層３０Ａに印加した負極性の駆動電圧を、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２に保持する手法は、例えば、輝度（散乱度）の低下の抑制に寄与することができる。  
また、図１７Ａに示す駆動を採用する場合、ライン反転駆動と比較して低消費電力化に寄与することができる。
【００８１】
その後、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２のうち走査期間Ｐｓに続く保持期間Ｐｈに、制御部ＣＯＮは、光源ユニットＬＵを第１状態に切替える。ここで、上記第１状態とは、光源ユニットＬＵが液晶層３０に光を照射する状態である。そして、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２が終わる前に、制御部ＣＯＮは、光源ユニットＬＵを第１状態から第２状態に切替える。ここで、上記第２状態とは、光源ユニットＬＵが液晶層３０への光の照射を休止する状態である。
上記のことから、第１サブフレーム期間Ｐｓｆ１のうち走査期間Ｐｓに続く期間である保持期間Ｐｈに、制御部ＣＯＮは、対応する発光素子ＬＳを点灯させた後、消灯する。少なくとも発光素子ＬＳを点灯させている期間、第１スイッチング素子ＳＷＡに流れるリーク電流を抑制することができる。
【００８２】
そして、サブフレーム期間Ｐｓｆが切替る毎に、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象と、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象と、を入れ替える。後述するが、図１７Ａに示す例とは異なり、第１フィールド期間Ｐｆｉ１に負極性の駆動電圧を印加する対象と、第２フィールド期間Ｐｆｉ２に正極性の駆動電圧を印加する対象と、を入れ替えるタイミングは、フレーム期間Ｐｆが切替る毎であってもよい。
【００８３】
図１７Ａ及び図７Ｂに示すように、この例では、第２サブフレーム期間Ｐｓｆ２の第１フィールド期間Ｐｆｉ１に移行すると、第１スイッチング素子ＳＷＡのオフ状態は維持される。図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替える。すると、カップリング作用により、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば０Ｖにシフトする。
【００８４】
その後、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２に移行すると、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替えると同時に信号線電圧Ｖｓｉｇを＋１６Ｖに切り替える。続いて、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を−２１Ｖから＋２１Ｖに切替え、第１スイッチング素子ＳＷＡをオンにし、第１画素電極１１Ａに＋１６Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば１６Ｖに調整される。
【００８５】
その後、第１スイッチング素子ＳＷＡをオフに切替えるため、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を＋２１Ｖから−２１Ｖに切替える。これにより、第１スイッチング素子ＳＷＡはオフ状態となり、第１画素電極１１Ａの電位Ｖ１１Ａは１６Ｖに保持される。
第２サブフレーム期間Ｐｓｆ２に、第１画素ＰＸＡ（第１液晶層３０Ａ）に正極性の電圧を印加することができる。第１画素ＰＸＡ（第１液晶層３０Ａ）を極性反転駆動するタイミングは、対応する発光素子ＬＳが消灯した後のタイミングである。このため、表示品位の低下を招く恐れはない。
【００８６】
その後、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２のうち走査期間Ｐｓに続く保持期間Ｐｈに、制御部ＣＯＮは、光源ユニットＬＵを第１状態に切替える。そして、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２が終わる前に、制御部ＣＯＮは、光源ユニットＬＵを第１状態から第２状態に切替える。
【００８７】
第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２において、第１スイッチング素子ＳＷＡのゲートの電圧は画素に接続されている電極の電位Ｖ１１Ａに対して−３７Ｖとなる（ＶｇｓまたはＶｇｄ＝−３７）。このときは第１スイッチング素子ＳＷＡの信号線Ｓに接続されている電極の電圧も１６Ｖであり、第１スイッチング素子ＳＷＡのゲート電圧は信号線Ｓに接続されている電極の電圧に対して−３７Ｖとなる。従って第１スイッチング素子ＳＷＡのソースとドレイン間の電圧は実質同等の電圧となりリーク電流は抑制される。従って図１７Ａに示す例は、第１画素電極１１Ａの電位Ｖ１１Ａが＋１６Ｖを超える場合より、第１スイッチング素子ＳＷＡに流れるリーク電流（電流Ｉｄｓ）を抑えることができる。
【００８８】
図１７Ｂは、第１サブフレーム期間Ｐｓｆ１及び第２サブフレーム期間Ｐｓｆ２における、第２画素電極１１Ｂの電位、コモン電圧Ｖｃｏｍ、及び走査信号Ｖｇ（ｊ＋１）の電圧の変化を示す別のタイミングチャートである。なお、図１７Ｂにおいても、電圧の値は他の値に調整可能である。
ここでは、図１７Ｂに示す駆動を、偶数番目の走査線Ｇ（ｊ＋１）及び信号線Ｓに接続された第２画素ＰＸＢ（第２液晶層３０Ｂ）の駆動に適用した場合について説明する。
【００８９】
図１７Ｂ及び図７Ａに示すように、第１サブフレーム期間Ｐｓｆ１の第１フィールド期間Ｐｆｉ１において、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替える。第２スイッチング素子ＳＷＢはオフ状態となっている。そのため、カップリング作用により、第２画素電極１１Ｂの電位Ｖ１１Ｂは、−１６Ｖから０Ｖにシフトするものと仮定する。
なお、第１フィールド期間Ｐｆｉ１に、第１画素電極１１Ａには、上述したように負極性の電圧が印加される。
【００９０】
続いて、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２において、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替える。次いで、ゲードドライバＧＤ１は走査線Ｇ（ｊ＋１）に与える走査信号Ｖｇの電圧を−２１Ｖから＋２１Ｖに切替え、第２スイッチング素子ＳＷＢをオンにし、第２画素電極１１Ｂに＋１６Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第２画素電極１１Ｂの電位Ｖ１１Ｂは、例えば＋１６Ｖに調整される。
【００９１】
その後、ゲードドライバＧＤ１は走査線Ｇ（ｊ＋１）に与える走査信号Ｖｇ（ｊ＋１）の電圧を＋２１Ｖから−２１Ｖに切替える。これにより、第２スイッチング素子ＳＷＢはオフ状態となり、第２画素電極１１Ｂの電位Ｖ１１Ｂは＋１６Ｖに保持される。この第２フィールド期間Ｐｆｉ２において、第１スイッチング素子ＳＷＡの電圧Ｖｇｓは、−３７Ｖとなる。このときは第１スイッチング素子ＳＷＡの信号線Ｓに接続されている電極の電圧も１６Ｖであり、第１スイッチング素子ＳＷＡのゲート電圧は信号線Ｓに接続されている電極の電圧に対して−３７Ｖとなる。従って第１スイッチング素子ＳＷＡのソースとドレイン間の電圧は実質同等の電圧となりリーク電流は抑制される。
その後、保持期間Ｐｈに、制御部ＣＯＮは、光源ユニットＬＵを第１状態に切替える。そして、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２が終わる前に、制御部ＣＯＮは、光源ユニットＬＵを第１状態から第２状態に切替える。
【００９２】
図１７Ｂ及び図７Ｂに示すように、この例では、第２サブフレーム期間Ｐｓｆ２の第１フィールド期間Ｐｆｉ１に移行すると、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替える。続いて、ゲードドライバＧＤ１は走査線Ｇ（ｊ＋１）に与える走査信号Ｖｇ（ｊ＋１）の電圧を−２１Ｖから＋２１Ｖに切替え、第２スイッチング素子ＳＷＢをオンにし、第２画素電極１１Ｂに０Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第２画素電極１１Ｂの電位Ｖ１１Ｂは、例えば０Ｖに調整される。
その後、ゲードドライバＧＤ１は走査線Ｇ（ｊ＋１）に与える走査信号Ｖｇ（ｊ＋１）の電圧を＋２１Ｖから−２１Ｖに切替える。これにより、第２スイッチング素子ＳＷＢはオフ状態となり、第２画素電極１１Ｂの電位Ｖ１１Ｂは０Ｖに保持される。
【００９３】
その後、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２に移行すると、ゲードドライバＧＤ１は走査線Ｇ（ｊ＋１）に与える走査信号Ｖｇ（ｊ＋１）の電圧を−２１Ｖに維持し、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替える。すると、カップリング作用により、第２画素電極１１Ｂの電位Ｖ１１Ｂは、例えば−１６Ｖにシフトする。この第２フィールド期間Ｐｆｉ２において、第２スイッチング素子ＳＷＢの電圧Ｖｇｓは、−５Ｖとなる。このとき、信号線Ｓに接続されている第１スイッチング素子ＳＷＡの電極（ソースまはたドレイン）の電圧は１６Ｖであるため、第１スイッチング素子ＳＷＡの信号線Ｓに接続されている電極（ソースまはたドレイン）に対するゲートの電圧（ＶｇｓまはたＶｄｇ）は−３７Ｖとなっている。ここで、図１５を参照すると、スイッチング素子ＳＷの電圧Ｖｇｓ（またはＶｇｄ）を−３Ｖ〜−１０Ｖ付近に近づけるほどスイッチング素子ＳＷのリーク電流は小さくなっている。従って、図１６に示したコモン電圧Ｖｃｏｍを０Ｖから１６Ｖに立ち上げた後の第１スイッチング素子ＳＷＡの電圧Ｖｇｓ（またはＶｇｄ）−５３Ｖよりもこの時の電圧Ｖｇｓ（またはＶｇｄ）−３７Ｖのほうが−３Ｖ〜−１０Ｖ付近に近いため、リーク電流は抑制される。
【００９４】
その後、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２のうち走査期間Ｐｓに続く保持期間Ｐｈに、制御部ＣＯＮは、光源ユニットＬＵを第１状態に切替える。そして、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２が終わる前に、制御部ＣＯＮは、光源ユニットＬＵを第１状態から第２状態に切替える。
上記のことから、第２サブフレーム期間Ｐｓｆ２のうち少なくとも発光素子ＬＳを点灯させている期間、第２スイッチング素子ＳＷＢに流れるリーク電流を抑えることができる。
【００９５】
第１サブフレーム期間Ｐｓｆ１及び第２サブフレーム期間Ｐｓｆ２を含む期間で考慮すると、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２に、第２画素電極１１Ｂの電位Ｖ１１Ｂは負の値となる。このため、第２スイッチング素子ＳＷＢに流れるリーク電流を抑えることができる。
【００９６】
次に、図１７Ａ及び図１７Ｂに示した例と異なり、フレーム期間Ｐｓｆ毎に、各々の画素ＰＸに書き込まれる電圧の極性を異ならせる場合を例に説明する。ここでは、連続する第１サブフレーム期間及び第２サブフレーム期間における第１画素ＰＸＡの電位変動及び第２画素ＰＸＢの電位変動について説明する。
図１８Ａは、第１サブフレーム期間Ｐｓｆ１及び第２サブフレーム期間Ｐｓｆ２における、第１画素電極１１Ａの電位、コモン電圧Ｖｃｏｍ、及び走査信号Ｖｇ（ｊ）の電圧の変化を示す別のタイミングチャートである。なお、図１８Ａにおいても、図１６の場合と同様に、電圧の値は他の値に調整可能であり、電位Ｖ１１Ａの波形は図１８Ａに示す波形から変動し得る。
【００９７】
ここでは、図１８Ａに示す駆動を、奇数番目の走査線Ｇ（ｊ）及び信号線Ｓに接続された第１画素ＰＸＡ（第１液晶層３０Ａ）の駆動に適用した場合について説明する。なお、図中、第１フィールド期間Ｐｆｉ１は奇数フィールド期間であり、第２フィールド期間Ｐｆｉ２は偶数フィールド期間である。
ここで、図１８Ａのタイミングチャートと、図１７Ａのタイミングチャートとを比較した場合、第１サブフレーム期間Ｐｓｆ１の電圧及び電位の変動は同一である。そのため、ここでは、第２サブフレーム期間Ｐｓｆ２について説明する。
【００９８】
図１８Ａ及び図７Ａに示すように、第２サブフレーム期間Ｐｓｆ２の第１フィールド期間Ｐｆｉ１に移行すると、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替えると同時に信号線電圧Ｖｓｉｇを１６Ｖから０Ｖに切り替える。続いて、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を−２１Ｖから＋２１Ｖに切替え、第１スイッチング素子ＳＷＡをオンにし、第１画素電極１１Ａに０Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば０Ｖに調整される。
その後、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を＋２１Ｖから−２１Ｖに切替える。これにより、第１スイッチング素子ＳＷＡをオフにし、第１画素電極１１Ａの電位Ｖ１１Ａは０Ｖに保持される。
【００９９】
次いで、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２に移行すると、ゲードドライバＧＤ２は走査線Ｇ（ｊ）に与える走査信号Ｖｇ（ｊ）の電圧を−２１Ｖに維持し、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替える。すると、カップリング作用により、第１画素電極１１Ａの電位Ｖ１１Ａは、例えば−１６Ｖにシフトする。この第２フィールド期間Ｐｆｉ２において、第１スイッチング素子ＳＷＡの電圧Ｖｇｓは、−５Ｖとなる。このとき、信号線Ｓに接続されている第１スイッチング素子ＳＷＡの電極（ソースまはたドレイン）の電圧は１６Ｖであるため、第１スイッチング素子ＳＷＡの信号線Ｓに接続されている電極（ソースまはたドレイン）に対するゲートの電圧（ＶｇｓまはたＶｄｇ）は−３７Ｖとなっている。ここで、図１５を参照すると、スイッチング素子ＳＷの電圧Ｖｇｓ（またはＶｇｄ）を−３Ｖ〜−１０Ｖ付近に近づけるほどスイッチング素子ＳＷのリーク電流は小さくなっている。従って、図１６に示したコモン電圧Ｖｃｏｍを０Ｖから１６Ｖに立ち上げた後の第１スイッチング素子ＳＷＡの電圧Ｖｇｓ（またはＶｇｄ）−５３Ｖよりもこの時の電圧Ｖｇｓ（またはＶｇｄ）−３７Ｖのほうが−３Ｖ〜−１０Ｖ付近に近いため、リーク電流は抑制される。
このため、図中の各々の第２フィールド期間Ｐｆｉ２に、第１スイッチング素子ＳＷＡに流れるリーク電流（図１５の電流Ｉｄｓ）の値の上昇を抑えることができる。
【０１００】
その後、第１サブフレーム期間Ｐｓｆ１の第２フィールド期間Ｐｆｉ２のうち走査期間Ｐｓに続く保持期間Ｐｈに、制御部ＣＯＮは、光源ユニットＬＵを第１状態に切替える。そして、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２が終わる前に、制御部ＣＯＮは、光源ユニットＬＵを第１状態から第２状態に切替える。
上記のことから、少なくとも発光素子ＬＳを点灯させている期間、第１スイッチング素子ＳＷＡに流れるリーク電流を抑制することができる。
【０１０１】
図１８Ｂは、第１サブフレーム期間Ｐｓｆ１及び第２サブフレーム期間Ｐｓｆ２における、第２画素電極１１Ｂの電位、コモン電圧Ｖｃｏｍ、及び走査信号Ｖｇ（ｊ＋１）の電圧の変化を示す別のタイミングチャートである。なお、図１８Ｂにおいても、電圧の値は他の値に調整可能である。
ここでは、図１８Ｂに示す駆動を、偶数番目の走査線Ｇ（ｊ＋１）及び信号線Ｓに接続された第２画素ＰＸＢ（第２液晶層３０Ｂ）の駆動に適用した場合について説明する。なお、図中、第１フィールド期間Ｐｆｉ１は奇数フィールド期間であり、第２フィールド期間Ｐｆｉ２は偶数フィールド期間である。
ここで、図１８Ｂのタイミングチャートと、図１７Ｂのタイミングチャートとを比較した場合、第１サブフレーム期間Ｐｓｆ１の電圧及び電位の変動は同一である。そのため、ここでは、第２サブフレーム期間Ｐｓｆ２について説明する。
【０１０２】
図１８Ｂ及び図７Ｂに示すように、第２サブフレーム期間Ｐｓｆ２の第１フィールド期間Ｐｆｉ１に移行すると、第２スイッチング素子ＳＷＢのオフ状態は維持される。図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを０Ｖから＋１６Ｖに切替える。すると、カップリング作用により、第２画素電極１１Ｂの電位Ｖ１１Ｂは、例えば＋３２Ｖにシフトする。
【０１０３】
その後、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２に移行すると、図３に示すＶｃｏｍ回路ＶＣは、共通電極２１に与えるコモン電圧Ｖｃｏｍを＋１６Ｖから０Ｖに切替えると同時に信号線電圧Ｖｓｉｇを＋１６Ｖに切り替える。続いて、ゲードドライバＧＤ１は走査線Ｇ（ｊ＋１）に与える走査信号Ｖｇ（ｊ＋１）の電圧を−２１Ｖから＋２１Ｖに切替え、第１スイッチング素子ＳＷＡをオンにし、第２画素電極１１Ｂに＋１６Ｖの信号線電圧Ｖｓｉｇを印加する。これにより、第２画素電極１１Ｂの電位Ｖ１１Ｂは、例えば１６Ｖに調整される。
【０１０４】
その後、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２のうち走査期間Ｐｓに続く保持期間Ｐｈに、制御部ＣＯＮは、光源ユニットＬＵを第１状態に切替える。そして、第２サブフレーム期間Ｐｓｆ２の第２フィールド期間Ｐｆｉ２が終わる前に、制御部ＣＯＮは、光源ユニットＬＵを第１状態から第２状態に切替える。
図中の各々の第２フィールド期間Ｐｆｉ２において、第２スイッチング素子ＳＷＢの電圧Ｖｇｓは、−３７Ｖとなる。このときは第２スイッチング素子ＳＷＡの信号線Ｓに接続されている電極の電圧も１６Ｖであり、第２スイッチング素子ＳＷＡのゲート電圧は信号線Ｓに接続されている電極の電圧に対して−３７Ｖとなる。従って第２スイッチング素子ＳＷＡのソースとドレイン間の電圧は実質同等の電圧となりリーク電流は抑制される。
【０１０５】
また、第１画素ＰＸＡ及び第２画素ＰＸＢの何れにおいても、連続する２フレーム期間Ｐｆで考慮すると、一方の一フレーム期間Ｐｆに、画素電極１１の電位Ｖ１１は負の値となる。このため、スイッチング素子ＳＷに流れるリーク電流を抑えることができる。
【０１０６】
続いて、透明走査を取り入れた表示装置ＤＳＰの制御例につき、図１９乃至図２３を参照して説明する。なお、ここでは、１フレーム期間が複数のサブフレーム期間を有する駆動方式を表示装置ＤＳＰに適用する。このような駆動方式は、例えばフィールドシーケンシャル方式と呼ばれる。各サブフレーム期間においては、赤色、緑色、及び青色の画像がそれぞれ表示される。このように時分割で表示された各色の画像が合わさって、多色表示の画像としてユーザに視認される。さらに、ここでは、各サブフレーム期間にインターレース方式による駆動が行われる。
【０１０７】
図１９は、図３に示したタイミングコントローラＴＣの一構成例を示す図である。
図１９に示すように、タイミングコントローラＴＣは、タイミング生成部５０、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、光源制御部５４などを備えている。
【０１０８】
フレームメモリ５１は、２フレーム分の画像データを記憶できる容量を持ち、外部から入力される１フレーム分の画像データを記憶する。フレームメモリ５１は、フィールド・シーケンシャル駆動用にライン単位で１フレーム分のデータを読出し、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂに記憶するとともに、残りの１フレーム分には次フレームの映像データを記憶する。なお、フレームメモリ５１は、読出し及び書込みを１フレーム単位で交互に繰り返す。ラインメモリ５２Ｒ、５２Ｇ、５２Ｂは、それぞれ赤色、緑色、及び青色のサブフレームデータを記憶する。各サブフレームデータは、各画素ＰＸに時分割で表示させる赤色、緑色、青色の画像（例えば各画素ＰＸの階調値）を表す。
【０１０９】
データ変換部５３は、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各色のサブフレームデータに対してガンマ補正などの各種のデータ変換処理を施して映像信号を生成し、上述のソースドライバＳＤに出力する。なお、フレームメモリ５１にてＲＧＢのデータに振り分けてデータ変換部５３にＲＧＢのデータを送るようにタイミングコントローラＴＣが構成されていてもよい。この場合、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ無しに、タイミングコントローラＴＣを構成することも可能である。
【０１１０】
光源制御部５４は、光源制御信号を上述の光源ドライバＬＳＤに出力する。光源ドライバＬＳＤは、光源制御信号に基づいて、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢを駆動する。発光素子ＬＳＲ、ＬＳＧ、ＬＳＢは、例えばＰＷＭ（Pulse Width Modulation）制御により駆動することができる。すなわち、光源ドライバＬＳＤは、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢに出力する信号のデューティ比によって、発光素子ＬＳＲ、ＬＳＧ、ＬＳＢの各々の輝度を調整することができる。
【０１１１】
タイミング生成部５０は、外部から入力される垂直同期信号Ｖｓｙｎｃ及び水平同期信号Ｈｓｙｎｃに同期して、フレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３、及び光源制御部５４の動作タイミングを制御する。また、タイミング生成部５０は、ソースドライバ制御信号を出力するによりソースドライバＳＤを制御するとともに、ゲートドライバ制御信号を出力することによりゲートドライバＧＤ１及びＧＤ２を制御し、Ｖｃｏｍ制御信号を出力する。
【０１１２】
図２０は、表示動作の一例を示すタイミングチャートである。この例は、上記第３駆動方法を用いた表示動作に相当している。  
図２０に示すように、１フレームの開始時に、垂直同期信号Ｖｓｙｎｃが立ち下がる。すなわち、この例では、垂直同期信号Ｖｓｙｎｃが立ち下がってから、再び立ち下がるまでの時間がフレーム期間（１フレーム期間）Ｐｆに相当する。例えば６０Ｈｚで表示装置ＤＳＰを駆動する場合、フレーム期間Ｐｆは約１６．７ｍｓである。
【０１１３】
フレーム期間Ｐｆは、上述の透明走査を実行する第１リセット期間Ｐｒ１と、第１サブフレーム期間ＰｓｆＲと、第２サブフレーム期間ＰｓｆＧと、第３サブフレーム期間ＰｓｆＢと、を含んでいる。各サブフレーム期間Ｐｓｆは、上述の表示走査を実行する走査期間Ｐｓと保持期間Ｐｈ（発光素子ＬＳの点灯期間）との和に相当する。この例では、第１リセット期間Ｐｒ１がフレーム期間Ｐｆの先頭の期間である。第１リセット期間Ｐｒ１、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢは、この順に続いている。但し、この例とは異なり、第１リセット期間Ｐｒ１がフレーム期間Ｐｆの先頭の期間ではなく、フレーム期間Ｐｆの最後尾の期間であってもよい。
【０１１４】
第１フレーム期間Ｐｆ１の第１リセット期間Ｐｒ１においては、タイミングコントローラＴＣの制御の下で透明走査が実行される。すなわち、第１リセット期間Ｐｒ１に、ゲートドライバＧＤ１及びＧＤ２が各走査線Ｇ１〜Ｇｎにハイレベル（例えば、上記＋２１Ｖ）の走査信号を順に与える。さらに、この走査信号を与える間、ソースドライバＳＤが各信号線Ｓ１〜Ｓｍに、例えばコモン電圧Ｖｃｏｍと同じ値の信号線電圧Ｖｓｉｇを与える。このような動作により、第２透明電圧は、全ての画素ＰＸの画素電極１１と共通電極２１との間に印加され、言い換えると、全ての第１液晶層３０Ａ及び全ての第２液晶層３０Ｂに印加される。各画素ＰＸの画素電極１１は、対応する走査線Ｇに走査信号が与えられた後は、次に当該走査線Ｇに走査信号が与えられるまで電位を保持可能である。したがって、第２透明電圧が書き込まれた画素ＰＸにおいては、対応する走査線Ｇに対して次の走査信号が供給されるまで、第２透明電圧が保持される。
【０１１５】
第２透明電圧が書き込まれた画素ＰＸにおいては、液晶層３０が良好な透明状態にあるので、表示パネルＰＮＬの背景の視認性が高まる。本実施形態において、第１リセット期間Ｐｒ１においては、発光素子ＬＳＲ，ＬＳＧ，ＬＳＢはいずれも消灯している。なお、発光素子ＬＳＲ，ＬＳＧ，ＬＳＢは、第１リセット期間Ｐｒ１に消灯している方が望ましいが、第１リセット期間Ｐｒ１に点灯していてもよい。  
第１リセット期間Ｐｒ１において各信号線Ｓ１〜Ｓｍに供給する信号線電圧Ｖｓｉｇは、各画素ＰＸに書き込まれる電圧が第２透明電圧となる値であれば、コモン電圧Ｖｃｏｍと同じである必要はない。透明走査におけるコモン電圧Ｖｃｏｍと信号線電圧Ｖｓｉｇについては、図１３及び図１４を用いて説明した種々の態様を適用し得る。
【０１１６】
第１リセット期間Ｐｒ１において各走査線Ｇ１〜Ｇｎに走査信号を順に与える期間は、走査期間Ｐｓ１である。第１リセット期間Ｐｒ１は、走査期間Ｐｓ１の後に、第２透明電圧をさらに保持するための保持期間Ｐｈ１を含んでいる。但し、第１リセット期間Ｐｒ１は、保持期間Ｐｈ１を含んでいなくともよい。この場合、時間期間に関して、Ｐｓ１＝Ｐｒ１である。  
なお、透明走査においては、全ての走査線Ｇに対して走査信号を同時に与えてもよい。この場合であっても、全ての第１液晶層３０Ａ及び全ての第２液晶層３０Ｂに第２透明電圧を書き込むことができる。
【０１１７】
図２０及び図７Ａに示すように、第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢはこの順に続いているが、この例と異なり、これらのサブフレーム期間Ｐｓｆの順番は異なっていてもよい。各サブフレーム期間Ｐｓｆにおいては、タイミング生成部５０がフレームメモリ５１、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂ、データ変換部５３をデータ同期信号ＤＥにより制御し、各色の表示走査を実行させる。
【０１１８】
第１サブフレーム期間ＰｓｆＲは、走査期間ＰｓＲと、保持期間ＰｈＲとを含んでいる。また、第１サブフレーム期間ＰｓｆＲは、第１フィールド期間Ｐｆｉ１と、第２フィールド期間Ｐｆｉ２とを含んでいる。走査期間ＰｓＲは、第１フィールド期間Ｐｆｉ１の全体と、第２フィールド期間Ｐｆｉ２の先頭の期間とを含んでいる。保持期間ＰｈＲは、第２フィールド期間Ｐｆｉ２の残りの期間を含んでいる。保持期間ＰｈＲに、発光素子ＬＳＲは点灯する。
【０１１９】
第１フィールド期間Ｐｆｉ１においては、駆動の対象が複数の第１駆動領域ＤＡ１であり、ゲートドライバＧＤ２が奇数番目の走査線Ｇ１，Ｇ３，…，Ｇｎ−１にハイレベル（例えば、上記＋２１Ｖ）の走査信号を順に与える。さらに、この走査信号を与える間、ソースドライバＳＤがラインメモリ５２Ｒに記憶された赤色のサブフレームデータ（Ｒ＿ＤＡＴＡ）に応じた信号線電圧Ｖｓｉｇを各信号線Ｓ１〜Ｓｍに与える。より具体的には、走査信号が供給されたラインの各画素ＰＸに対応する階調の信号線電圧Ｖｓｉｇを一斉に各信号線Ｓ１〜Ｓｍに与える動作が繰り返される。信号線電圧Ｖｓｉｇは、選択された走査線Ｇに対応する第１画素ＰＸＡの第１画素電極１１Ａに第１スイッチング素子ＳＷＡを介して与えられ、その後第１スイッチング素子ＳＷＡが非導通状態に切替えられることで、第１画素電極１１Ａの電位が保持される。その後、次の奇数行の走査線Ｇが選択され、同様の駆動が順次行われる。
第１サブフレーム期間ＰｓｆＲの第１フィールド期間Ｐｆｉ１に、第１画素ＰＸＡ（第１液晶層３０Ａ）には負極性の駆動電圧が印加される。
【０１２０】
その後、第２フィールド期間Ｐｆｉ２であり走査期間ＰｓＲである期間においては、駆動の対象が複数の第２駆動領域ＤＡ２であり、ゲートドライバＧＤ１が偶数番目の走査線Ｇ２，Ｇ４，…，Ｇｎにハイレベル（例えば、上記＋２１Ｖ）の走査信号を順に与える。さらに、この走査信号を与える間、ソースドライバＳＤがラインメモリ５２Ｒに記憶された赤色のサブフレームデータ（Ｒ＿ＤＡＴＡ）に応じた信号線電圧Ｖｓｉｇを各信号線Ｓ１〜Ｓｍに与える。より具体的には、走査信号が供給されたラインの各画素ＰＸに対応する階調の信号線電圧Ｖｓｉｇを一斉に各信号線Ｓ１〜Ｓｍに与える動作が繰り返される。信号線電圧Ｖｓｉｇは、選択された走査線Ｇに対応する第２画素ＰＸＢの第２画素電極１１Ｂに第２スイッチング素子ＳＷＢを介して与えられ、その後第２スイッチング素子ＳＷＢが非導通状態に切替えられることで、第２画素電極１１Ｂの電位が保持される。その後、次の偶数行の走査線Ｇが選択され、同様の駆動が順次行われる。
第１サブフレーム期間ＰｓｆＲの第２フィールド期間Ｐｆｉ２に、第２画素ＰＸＢ（第２液晶層３０Ｂ）には正極性の駆動電圧が印加される。
【０１２１】
このような動作により、各画素ＰＸの画素電極１１と共通電極２１との間に、赤色のサブフレームデータに応じた電圧が書き込まれる。各フィールド期間Ｐｆｉにおいて、各信号線Ｓ１〜Ｓｍを介して各画素電極１１に供給される信号線電圧Ｖｓｉｇは、共通電極２１のコモン電圧Ｖｃｏｍと極性が異なるか、或いは基準電圧Ｖｓｉｇ-ｃである。したがって、各画素ＰＸに書き込まれる電圧の絶対値は、８Ｖ以上かつ１６Ｖ以下である。保持期間ＰｈＲは、全ての第１液晶層３０Ａ及び全ての第２液晶層３０Ｂへの書き込みが完了してから、第２サブフレーム期間ＰｓｆＧが到来するまでの期間である。この保持期間ＰｈＲにおいて、発光素子ＬＳＲが赤色の光を照射する。これにより、赤色の画像が表示領域ＤＡに表示される。
【０１２２】
第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおける動作は、第１サブフレーム期間ＰｓｆＲと同様である。  
すなわち、第２サブフレーム期間ＰｓｆＧは第１フィールド期間Ｐｆｉ１と第２フィールド期間Ｐｆｉ２を含んでいる。第１フィールド期間Ｐｆｉ１において、複数の第１駆動領域ＤＡ１の各第１画素ＰＸＡにラインメモリ５２Ｇが記憶する緑色のサブフレームデータ（Ｇ＿ＤＡＴＡ）に応じた電圧が書き込まれる。第２フィールド期間Ｐｆｉ２において、複数の第２駆動領域ＤＡ２の各第２画素ＰＸＢにラインメモリ５２Ｇが記憶する緑色のサブフレームデータ（Ｇ＿ＤＡＴＡ）に応じた電圧が書き込まれる。保持期間ＰｈＧにおいて発光素子ＬＳＧが緑色の光を照射する。これにより、緑色の画像が表示領域ＤＡに表示される。
第２サブフレーム期間ＰｓｆＧの第１フィールド期間Ｐｆｉ１に、第１画素ＰＸＡ（第１液晶層３０Ａ）には負極性の駆動電圧が印加される。第２サブフレーム期間ＰｓｆＧの第２フィールド期間Ｐｆｉ２に、第２画素ＰＸＢ（第２液晶層３０Ｂ）には正極性の駆動電圧が印加される。
【０１２３】
第３サブフレーム期間ＰｓｆＢは第１フィールド期間Ｐｆｉ１と第２フィールド期間Ｐｆｉ２を含んでいる。第１フィールド期間Ｐｆｉ１において、複数の第１駆動領域ＤＡ１の各第１画素ＰＸＡにラインメモリ５２Ｂが記憶する緑色のサブフレームデータ（Ｂ＿ＤＡＴＡ）に応じた電圧が書き込まれる。第２フィールド期間Ｐｆｉ２において、複数の第２駆動領域ＤＡ２の各第２画素ＰＸＢにラインメモリ５２Ｂが記憶する緑色のサブフレームデータ（Ｂ＿ＤＡＴＡ）に応じた電圧が書き込まれる。保持期間ＰｈＢにおいて発光素子ＬＳＢが青色の光を照射する。これにより、青色の画像が表示領域ＤＡに表示される。
第３サブフレーム期間ＰｓｆＢの第１フィールド期間Ｐｆｉ１に、第１画素ＰＸＡ（第１液晶層３０Ａ）には負極性の駆動電圧が印加される。第３サブフレーム期間ＰｓｆＢの第２フィールド期間Ｐｆｉ２に、第２画素ＰＸＢ（第２液晶層３０Ｂ）には正極性の駆動電圧が印加される。
【０１２４】
第１フレーム期間Ｐｆ１において、次の第２フレーム期間Ｐｆ２で表示する画像データがフレームメモリ５１に書き込まれる。さらに、画素ＰＸへの書き込みが完了したラインメモリ５２Ｒ、５２Ｇ、５２Ｂのサブフレームデータが、フレームメモリ５１に書き込まれた画像データに対応するサブフレームデータにそれぞれ書き換えられる。
【０１２５】
第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおいて時分割で表示された赤色、緑色、青色の画像が混合されることで、多色表示の画像としてユーザに視認される。また、第１リセット期間Ｐｒ１においては、各画素ＰＸの画素電極１１と共通電極２１との間に、第２透明電圧が印加される。このような第１リセット期間Ｐｒ１がフレーム毎に繰り返されることで、表示領域ＤＡの透明性が高まり、表示領域ＤＡの背景の視認性が向上する。
【０１２６】
図２０に示す各々の保持期間Ｐｈにおいて、負の電圧Ｖｇｓの絶対値が５３Ｖとなることは無い（図１６）。このため、保持期間Ｐｈにスイッチング素子ＳＷに流れるリーク電流（電流Ｉｄｓ）の値の上昇を抑えることができる。
【０１２７】
フレーム期間Ｐｆにおいて第１リセット期間Ｐｒ１が占める割合が大きいほど表示領域ＤＡの透明性が高まるが、画像の視認性が低下し得る。これらを考慮し、第１リセット期間Ｐｒ１の長さは、例えばフレーム期間Ｐｆの長さの１／２以下とすることが好ましい。但し、透明性を重視する場合などには、フレーム期間Ｐｆに占める第１リセット期間Ｐｒ１の割合をより大きくしてもよい。第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢは、例えば同じ長さとすることができる。第１サブフレーム期間ＰｓｆＲ、第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢの比率を異ならせることで、表示画像の色度を調整してもよい。
【０１２８】
次いで、第２フレーム期間Ｐｆ２の第１リセット期間Ｐｒ１においては、第２透明電圧は、全ての第１液晶層３０Ａ及び全ての第２液晶層３０Ｂに印加される。
【０１２９】
図２０及び図７Ｂに示すように、続いて、第２フレーム期間Ｐｆ２の第１サブフレーム期間ＰｓｆＲに移行する。第１フィールド期間Ｐｆｉ１においては、駆動の対象が複数の第２駆動領域ＤＡ２であり、ゲートドライバＧＤ１が偶数番目の走査線Ｇ２，Ｇ４，…，Ｇｎにハイレベルの走査信号を順に与え、ソースドライバＳＤが信号線電圧Ｖｓｉｇを各信号線Ｓ１〜Ｓｍに与える。
【０１３０】
その後、第２フィールド期間Ｐｆｉ２であり走査期間ＰｓＲである期間においては、駆動の対象が複数の第１駆動領域ＤＡ１であり、ゲートドライバＧＤ２が奇数番目の走査線Ｇ１，Ｇ３，…，Ｇｎ−１にハイレベルの走査信号を順に与え、ソースドライバＳＤが信号線電圧Ｖｓｉｇを各信号線Ｓ１〜Ｓｍに与える。  
第２サブフレーム期間ＰｓｆＧ、及び第３サブフレーム期間ＰｓｆＢにおける動作は、第１サブフレーム期間ＰｓｆＲと同様である。
【０１３１】
第２フレーム期間Ｐｆ２において、第２駆動領域ＤＡ２の第２画素ＰＸＢ（第２液晶層３０Ｂ）には負極性の電圧（負極性の駆動電圧）が印加され、第１駆動領域ＤＡ１の第１画素ＰＸＡ（第１液晶層３０Ａ）には正極性の電圧（正極性の駆動電圧）が印加される。第１フレーム期間Ｐｆ１と第２フレーム期間Ｐｆ２とで、各々の画素ＰＸに書き込まれる電圧の極性は異なる。上記のことから、各々の画素ＰＸは、フレーム反転駆動される。
【０１３２】
次に、図２０に示した表示動作と異なる表示動作について説明する。  
例えば、図２１に示すように、１フレーム期間Ｐｆが第１リセット期間Ｐｒ１を含んでいなくともよい。  
又は、図示しないが、フレーム期間Ｐｆは、第１リセット期間Ｐｒ１だけではなく、第２リセット期間及び第３リセット期間をさらに含んでいてもよい。第２リセット期間は、第１サブフレーム期間ＰｓｆＲと第２サブフレーム期間ＰｓｆＧとの間の期間である。第３リセット期間は、第２サブフレーム期間ＰｓｆＧと第３サブフレーム期間ＰｓｆＢとの間の期間である。
【０１３３】
図２２に示すように、サブフレーム期間Ｐｓｆ毎に、各々の画素ＰＸに書き込まれる電圧の極性を異ならせてもよい。上記のことから、各々の画素ＰＸは、サブフレーム反転駆動される。なお、この例は、上記第４駆動方法を用いた表示動作に相当している。
【０１３４】
図２２に示した表示動作に関しても種々変形可能である。  
例えば、図２３に示すように、１フレーム期間Ｐｆが第１リセット期間Ｐｒ１を含んでいなくともよい。  
又は、図示しないが、フレーム期間Ｐｆは、第１リセット期間Ｐｒ１だけではなく、第２リセット期間及び第３リセット期間をさらに含んでいてもよい。
【０１３５】
上記のように構成された第１の実施形態に係る表示装置ＤＳＰによれば、サブフレーム期間Ｐｓｆ毎にインターレース方式による駆動を行うことができる。１フレーム期間毎の極性反転の回数を大幅に少なくすることができ、低消費電力化に寄与することができる。画素ＰＸの極性分布は、単純なライン反転駆動を行った際の画素ＰＸの極性分布と同一となる。このため、単純なフレーム反転駆動を行った場合と比較して、フリッカの発生を抑制することができる。また、画素ＰＸを駆動する際、スイッチング素子ＳＷをオフにした際の電圧Ｖｇｓを考慮している。このため、スイッチング素子ＳＷに流れるリーク電流の値の上昇を抑えることができる。
【０１３６】
また、本実施形態の構成であれば、表示装置ＤＳＰを低耐圧のソースドライバＳＤで駆動することができる。この効果につき、図６及び図１２を参照しながら説明する。  
コモン電圧Ｖｃｏｍを直流電圧とし、当該コモン電圧Ｖｃｏｍを中心に信号線電圧Ｖｓｉｇのみ極性反転させる比較例を想定する。この場合、信号線電圧Ｖｓｉｇをコモン電圧Ｖｃｏｍと同じ電圧にすることで、通常の表示走査においても各画素領域の液晶層３０に０Ｖの電圧を印加することができる。但しこの比較例において、図６の散乱電圧を階調表現に用いるためには、信号線電圧Ｖｓｉｇは、コモン電圧Ｖｃｏｍに対して−１６Ｖ〜＋１６Ｖの範囲で可変でなければならない。すなわち、ソースドライバＳＤ等の回路が３２Ｖの耐圧を有する必要がある。
【０１３７】
これに対し、本実施形態の構成であれば、図１２に示したように信号線電圧Ｖｓｉｇ及びコモン電圧Ｖｃｏｍが例えば１６Ｖの範囲で可変であればよい。すなわち、ソースドライバＳＤ等の回路が１６Ｖの耐圧を有すれば足りる。このように、回路の耐圧を低く抑えることで、回路サイズや製造コストを低減することが可能となる。  
上述した効果の他にも、本実施形態からは種々の好適な効果を得ることができる。
【０１３８】
（第２の実施形態）  
第２実施形態においては、主に第１実施形態との相違点に注目し、第１実施形態と同一の構成については説明を省略する。  
図２４は、本実施形態に係る表示装置ＤＳＰの主要な構成要素を示す図である。  
図２４に示すように、表示装置ＤＳＰは、コントローラＣＮＴがレベル変換回路（Ｌ／Ｓ回路）ＬＳＣ及びＶｃｏｍ引き込み回路ＬＩＣを備える点で、図３に示した構成と相違している。
【０１３９】
Ｖｃｏｍ回路ＶＣから供給されるコモン電圧（Ｖｃｏｍ）は、共通電極２１に供給されるとともに、Ｖｃｏｍ引き込み回路ＬＩＣにも供給される。Ｖｃｏｍ引き込み回路ＬＩＣは、ソースドライバＳＤと各信号線Ｓとの間に介在している。Ｖｃｏｍ引き込み回路ＬＩＣは、ソースドライバＳＤから出力される映像信号を各信号線Ｓに供給する。また、Ｖｃｏｍ引き込み回路ＬＩＣは、Ｖｃｏｍ回路ＶＣからのコモン電圧を各信号線Ｓに供給することもできる。
【０１４０】
図２５は、Ｖｃｏｍ引き込み回路ＬＩＣの一構成例を示す図である。Ｖｃｏｍ引き込み回路ＬＩＣは、スイッチング素子ＳＷ１〜ＳＷｍを備えている。スイッチング素子ＳＷ１〜ＳＷｍは、例えば表示パネルＰＮＬの第１基板ＳＵＢ１に配置されている。スイッチング素子ＳＷ１〜ＳＷｍの入力端（ソース）には配線ＬＮ１が接続され、出力端（ドレイン）には各信号線Ｓ１〜Ｓｍがそれぞれ接続され、制御端（ゲート）には配線ＬＮ２が接続されている。
【０１４１】
図２４に示したＶｃｏｍ回路ＶＣは、配線ＬＮ１にコモン電圧Ｖｃｏｍを供給する。なお、この動作は、画素ＰＸに第２透明電圧を書込む際の駆動に適用したり、リセット期間の駆動に適用したり、画素ＰＸに第２透明電圧を書込む際の駆動とリセット期間の駆動の両方に適用したりすることができる。Ｖｃｏｍ引き込み回路ＬＩＣがコモン電圧Ｖｃｏｍを信号線Ｓ１〜Ｓｍに供給する際、ソースドライバＳＤの出力は、ハイ・インピーダンスに制御される。また、タイミングコントローラＴＣは、透明走査を実行する際に、制御信号をレベル変換回路ＬＳＣに出力する。レベル変換回路ＬＳＣは、この制御信号を所定レベルの電圧に変換して配線ＬＮ２に供給する。配線ＬＮ２に制御信号が供給されると、配線ＬＮ１と各信号線Ｓ１〜Ｓｍとが導通し、配線ＬＮ１のコモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給される。
【０１４２】
このようにコモン電圧Ｖｃｏｍが各信号線Ｓ１〜Ｓｍに供給された状態で、各走査線Ｇ１〜Ｇｎに走査信号が供給されると、各画素電極１１に各信号線Ｓ１〜Ｓｍのコモン電圧Ｖｃｏｍが供給される。すなわち、各画素電極１１と共通電極２１との電位差が０Ｖ（第２透明電圧）となる。
【０１４３】
本実施形態の構成であっても、第１実施形態と同様の効果を得ることができる。本実施形態の構成であれば、ソースドライバＳＤに透明走査のための電圧（例えばコモン電圧Ｖｃｏｍ）を供給するための回路等を設ける必要が無い。
【０１４４】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。必要に応じて、複数の実施形態を組合せることも可能である。
【０１４５】
例えば、ラインメモリ５２Ｒ、５２Ｇ、５２Ｂが記憶する各サブフレームデータは、第１色の画像を表す第１サブフレームデータ、第２色の画像を表す第２サブフレームデータ、第３色の画像を表す第３サブフレームデータの一例である。  
第１色、第２色、及び第３色は、それぞれ赤色、緑色、青色に限られない。また、光源ユニットＬＵは、２種類以下の色の発光素子ＬＳを備えてもよいし、４種類以上の色の発光素子ＬＳを備えてもよい。発光素子ＬＳの種類数（色数）に応じて、ラインメモリ、サブフレームデータ、サブフレーム期間の数を増減させればよい。
【０１４６】
液晶層３０は、ノーマル型ポリマーディスパーズド液晶を利用してもよい。上記の液晶層３０は、印加される電圧が高い場合に入射される光の平行度を維持し、印加される電圧が低い場合に入射される光を散乱させる。
【符号の説明】
【０１４７】
ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＰＸ…画素、Ｇ…走査線、Ｓ…信号線、
３０…液晶層、３０Ａ…第１液晶層、３０Ｂ…第２液晶層、ＳＷ…スイッチング素子、
ＳＷＡ…第１スイッチング素子、ＳＷＢ…第２スイッチング素子、
１１…画素電極、１１Ａ…第１画素電極、１１Ｂ…第２画素電極、２１…共通電極、
ＣＮＴ…コントローラ、ＴＣ…タイミングコントローラ、５０…タイミング生成部、
５１…フレームメモリ、５２Ｒ，５２Ｇ，５２Ｂ…ラインメモリ、５３…データ変換部、
５４…光源制御部、ＳＤ…ソースドライバ、ＧＤ１，ＧＤ２…ゲードドライバＧＤ、
ＬＵ…光源ユニット、ＬＳＲ，ＬＳＧ，ＬＳＢ…発光素子、ＣＯＮ…制御部、
ＤＡ…表示領域、ＤＡ１…第１駆動領域、ＤＡ２…第２駆動領域、
Ｐｆ，Ｐｆ１，Ｐｆ２…フレーム期間、Ｐｆｉ，Ｐｆｉ１，Ｐｆｉ２…フィールド期間、
Ｐｒ…リセット期間、Ｐｓｆ，ＰｓｆＲ，ＰｓｆＧ，ＰｓｆＢ…サブフレーム期間
Ｖｇ…走査信号、Ｖｓｉｇ…信号線電圧、Ｖｃｏｍ…コモン電圧、Ｖｇｓ…電圧、
Ｉｄｓ…電流、Ｖ１１…電位、Ｘ…第１方向、Ｙ…第２方向。
【図１】
2019128361.tif 000003
【図２】
2019128361.tif 000004
【図３】
2019128361.tif 000005
【図４Ａ】
2019128361.tif 000006
【図４Ｂ】
2019128361.tif 000007
【図５Ａ】
2019128361.tif 000008
【図５Ｂ】
2019128361.tif 000009
【図６】
2019128361.tif 000010
【図７Ａ】
2019128361.tif 000011
【図７Ｂ】
2019128361.tif 000012
【図８Ａ】
2019128361.tif 000013
【図８Ｂ】
2019128361.tif 000014
【図８Ｃ】
2019128361.tif 000015
【図９】
2019128361.tif 000016
【図１０】
2019128361.tif 000017
【図１１Ａ】
2019128361.tif 000018
【図１１Ｂ】
2019128361.tif 000019
【図１２】
2019128361.tif 000020
【図１３】
2019128361.tif 000021
【図１４】
2019128361.tif 000022
【図１５】
2019128361.tif 000023
【図１６】
2019128361.tif 000024
【図１７Ａ】
2019128361.tif 000025
【図１７Ｂ】
2019128361.tif 000026
【図１８Ａ】
2019128361.tif 000027
【図１８Ｂ】
2019128361.tif 000028
【図１９】
2019128361.tif 000029
【図２０】
2019128361.tif 000030
【図２１】
2019128361.tif 000031
【図２２】
2019128361.tif 000032
【図２３】
2019128361.tif 000033
【図２４】
2019128361.tif 000034
【図２５】
2019128361.tif 000035