(57)【要約】【課題】受信機の数を減らすことができる交差偏波間干渉補償支援装置を提供する。【解決手段】本発明の交差偏波間干渉補償支援装置は、到来波が互いに直交する既知の２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって直列信号を生成する直列信号生成部と、直列信号を中間周波数帯またはベースバンドのデジタル領域で直−並列変換し、第一の信号と第二の信号とにそれぞれ対応した第一の被補償信号と第二の被補償信号とを生成する被補償信号生成部と、第一の被補償信号と第二の被補償信号との何れか一方から、到来波のシンボルに同期し、かつシンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度で直列信号生成部による選択と被補償信号生成部による直−並列変換のきっかけを与えるタイミング制御部とを備える。【選択図】図１
2019134258.tif 000002
【特許請求の範囲】
【請求項１】
到来波が互いに直交する既知の２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって直列信号を生成する直列信号生成部と、
前記直列信号を中間周波数帯またはベースバンドのデジタル領域で直−並列変換し、前記第一の信号と前記第二の信号とにそれぞれ対応した第一の被補償信号と第二の被補償信号とを生成する被補償信号生成部と、
前記第一の被補償信号と前記第二の被補償信号との何れか一方から、前記到来波のシンボルに同期し、かつ前記シンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度で前記直列信号生成部による選択と前記被補償信号生成部による直−並列変換のきっかけを与えるタイミング制御部と
を備える点に特徴がある交差偏波間干渉補償支援装置。
【請求項２】
請求項１に記載の交差偏波間干渉補償支援装置において、
前記第一の被補償信号と前記第二の被補償信号とが前記シンボル単位のインパルスレスポンスとして推定される
点に特徴がある交差偏波間干渉補償支援装置。
【請求項３】
請求項１又は２に記載の交差偏波間干渉補償支援装置において、
前記きっかけを与えるために、
前記第一の信号と第二の信号との双方または何れか一方が示す既知の情報に基づいて、前記シンボルとの同期の引き込みを行い、または前記シンボルのレートと、前記既定の整数との双方または何れか一方を特定する
点に特徴がある交差偏波間干渉補償支援装置。
【請求項４】
直列信号生成部によって、到来波が互いに直交する既知の２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって直列信号を生成し、
被補償信号生成部によって、前記直列信号を中間周波数帯またはベースバンドのデジタル領域で直−並列変換し、前記第一の信号と前記第二の信号とにそれぞれ対応した第一の被補償信号と第二の被補償信号とを生成し、
タイミング制御部によって、前記第一の被補償信号と前記第二の被補償信号との何れか一方から、前記到来波のシンボルに同期し、かつ前記シンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度で前記直列信号生成部による選択と前記被補償信号生成部による直−並列変換のきっかけを与える
点に特徴がある交差偏波間干渉補償支援方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２偏波伝送において交差偏波間の干渉を補償する際に用いて好適な交差偏波間干渉補償支援装置及び交差偏波間干渉補償支援方法に関する。
【背景技術】
【０００２】
互いに直交する偏波を有する２つの電磁波を利用して無線通信を行う装置の一例が特許文献１に記載されている。特許文献１に記載されている装置では、１つの偏波共用アンテナを用いて偏波が交差する２つの無線信号を受信し、受信した信号をそれぞれ独立して復調する。その際、特許文献１に記載されている装置では、ＸＰＩＣ（Cross Polarization Interference Canceller；交差偏波間干渉補償器）を用いて、２つの偏波間の干渉が抑圧される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−６４４３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ここで、図２及び図３を参照して本発明の背景技術とその課題について詳細に説明する。図２は、交差偏波を用いた通信システムにおける送信装置の一例を示したブロック図である。図３は、同システムにおける受信装置の一例を示したブロック図である。
【０００５】
図２に示した送信装置１００は、直−並列変換部１０１と、マッピング回路（１）１０２及び（２）１０３と、変調器（１）１０４及び（２）１０５と、送信機（１）１０６及び（２）１０７と、偏分波器１０８と、２偏波共用アンテナ１０９とを備える。直−並列変換部１０１は１つの入力端子と、２つの出力端子とを備える。マッピング回路（１）１０２及び（２）１０３、変調器（１）１０４及び（２）１０５、並びに、送信機（１）１０６及び（２）１０７は、それぞれ１つの入力端子と１つの出力端子とを備える。偏分波器１０８は、垂直偏波（Ｖ偏波）用の１つの入力端子及び水平偏波（Ｈ偏波）用の１つの入力端子と１つの出力端子とを備える。２偏波共用アンテナ１０９は、１つの入力端子を備える。
【０００６】
直−並列変換部１０１の２つの出力端子は、マッピング回路（１）１０２及び（２）１０３の各入力端子にそれぞれ接続されている。マッピング回路（１）１０２及び（２）１０３の各出力端子は、変調器（１）１０４及び（２）１０５の各入力端子にそれぞれ接続されている。変調器（１）１０４及び（２）１０５の各出力端子は送信機（１）１０６及び（２）１０７の各入力端子にそれぞれ接続されている。送信機（１）１０６の出力端子は、偏分波器１０８の垂直偏波用の入力端子に接続されている。送信機（２）１０７の出力端子は、偏分波器１０８の水平偏波用の入力端子に接続されている。そして、偏分波器１０８の出力端子は、２偏波共用アンテナ１０９の入力端子に接続されている。
【０００７】
以上の構成によって図２に示した送信装置１００は次のように動作する。すなわち、直−並列変換部１０１は、入力したシリアルデータを所定のビット単位でパラレルデータに変換し、変換した同一のパラレルデータを、マッピング回路（１）１０２及び（２）１０３へ出力する。マッピング回路（１）１０２及び（２）１０３は、入力したパラレルデータを、所定のデジタル変調によるＩ／Ｑ平面（複素平面）上の信号点へ対応付け、信号点を表すデータを出力する。この各信号点が１シンボルに対応する。変調器（１）１０４及び（２）１０５は、入力した信号点を表すデータに応じて変調信号を生成して出力する。送信機（１）１０６及び（２）１０７は、入力した変調信号の周波数変換を行い、周波数変換した信号を増幅して出力する。その際、送信機（１）１０６及び（２）１０７は、入力した変調信号を同一の周波数の信号に変換する。偏分波器１０８は、送信機（１）１０６から入力した信号を垂直偏波の電磁波に変換するとともに、送信機（２）１０７から入力した信号を水平偏波の電磁波に変換して、２偏波共用アンテナ１０９へ出力する。２偏波共用アンテナ１０９は、入力した垂直及び水平偏波の電磁波を同時に空間に放射する。
【０００８】
以上の動作によって送信装置１００は、同一のデータを垂直偏波の電磁波と水平偏波の電磁波とに変換して送信する。
【０００９】
なお、以上の説明では、送信装置１００は、交差する２偏波で同時に同一のデータを送信することとしたが、交差する２偏波で異なるデータを送信することもできる。
【００１０】
一方、図３に示した受信装置２００は、２偏波共用アンテナ２０１と、偏分波器２０２と、受信機（１）２０３及び（２）２０４と、分配器（１）２０５及び（２）２０６と、ＡＤ（アナログ・デジタル）変換器２０７〜２１０と、デジタル信号処理部２２０とを備える。デジタル信号処理部２２０は、復調器（１）２２１及び（２）２２２と、ＸＰＩＣ（１）２２３及び（２）２２４と、デマッピング回路（１）２２５及び（２）２２６と、直−並列変換部２２７とを備える。
【００１１】
２偏波共用アンテナ２０１は１つの出力端子を備える。偏分波器２０２は、１つの入力端子と、垂直偏波用の１つの出力端子と水平偏波用の１つの出力端子とを備える。分配器（１）２０５及び（２）２０６は、それぞれ１つの入力端子と、２つの出力端子とを備える。受信機（１）２０３及び（２）２０４と、ＡＤ変換器２０７〜２１０と、ＸＰＩＣ（１）２２３及び（２）２２４と、デマッピング回路（１）２２５及び（２）２２６とは、それぞれ１つの入力端子と、１つの出力端子とを備える。復調器（１）２２１及び（２）２２２と、並−直列変換部２２７とは、それぞれ２つの入力端子と、１つの出力端子とを備える。
【００１２】
２偏波共用アンテナ２０１の出力端子は、偏分波器２０２の入力端子に接続されている。偏分波器２０２の垂直偏波用の出力端子は受信機（１）２０３の入力端子に接続されている。偏分波器２０２の水平偏波用の出力端子は受信機（２）２０４の入力端子に接続されている。受信機（１）２０３及び（２）２０４の各出力端子は分配器（１）２０５及び（２）２０６の各入力端子にそれぞれ接続されている。分配器（１）２０５の一方の出力端子はＡＤ変換器２０７の入力端子に接続され、他方の出力端子はＡＤ変換器２０９の入力端子に接続されている。分配器（１）２０６の一方の出力端子はＡＤ変換器２０８の入力端子に接続され、他方の出力端子はＡＤ変換器２１０の入力端子に接続されている。ＡＤ変換器２０７の出力端子は復調器（１）２２１の入力端子に接続されている。ＡＤ変換器２０８の出力端子はＸＰＩＣ（１）２２３の入力端子に接続されている。ＡＤ変換器２０９の出力端子はＸＰＩＣ（２）２２４の入力端子に接続されている。ＡＤ変換器２１０の出力端子は復調器（２）２２２の入力端子に接続されている。デマッピング回路（１）２２５及び（２）２２６の各出力端子は並−直列変換部２２７の２つの入力端子のどちらかに接続されている。
【００１３】
以上の構成によって図２に示した受信装置２００は次のように動作する。すなわち、２偏波共用アンテナ２０１は、図２に示した送信装置１００の２偏波共用アンテナ１０９から送信された電磁波を受信し、受信した電磁波を偏分波器２０２へ出力する。偏分波器２０２は、入力された電磁波に含まれる垂直偏波の電磁波に応じた信号を受信機（１）２０３へ出力するとともに、入力された電磁波に含まれる水平偏波の電磁波に応じた信号を受信機（２）２０４へ出力する。受信機（１）２０３及び（２）２０４はそれぞれ入力した信号を増幅して、中間周波数帯またはベースバンドのデジタル領域の周波数の信号に変換し、周波数変換した信号を出力する。分配器（１）２０５は入力した信号を２分配し、ＡＤ変換器２０７及び２０９へ出力する。分配器（２）２０６は入力した信号を２分配し、ＡＤ変換器２０８及び２１０へ出力する。ＡＤ変換器２０７〜２１０は、入力されたアナログ信号をデジタル信号に変換して出力する。
【００１４】
ＸＰIＣ（１）２２３は、ＡＤ変換器２０８の出力すなわち水平偏波の電磁波に応じた信号に応じて、垂直偏波の電磁波に応じた信号に含まれる、送信装置１００及び受信装置２００間の伝送路等で発生した交差偏波間干渉信号を抑圧するための信号を生成して出力する。ＸＰIＣ（２）２２４は、ＡＤ変換器２０９の出力すなわち垂直偏波の電磁波に応じた信号に応じた出力に応じて、水平偏波の電磁波に応じた信号に含まれる、送信装置１００及び受信装置２００間の伝送路等で発生した交差偏波間干渉信号を抑圧するための信号を生成して出力する。ＸＰIＣ（１）２２３及びＸＰIＣ（２）２２４の構成及び動作は、特許文献１等に記載されている公知のものとすることができる。
【００１５】
復調器（１）２２１は、ＡＤ変換器２０７の出力から、ＸＰIＣ（１）２２３の出力に応じて干渉信号を除去するとともに、シンボルタイミングに同期して各シンボルに対応する各信号点をＩ／Ｑ平面上で表すデータを生成して出力する。復調器（２）２２２は、ＡＤ変換器２１０の出力から、ＸＰIＣ（２）２２４の出力に応じて干渉信号を除去するとともに、シンボルタイミングに同期して各シンボルに対応する各信号点をＩ／Ｑ平面上で表すデータを生成して出力する。
【００１６】
デマッピング回路（１）２２５は、入力した各信号点をＩ／Ｑ平面上で表すデータに応じて、対応するビットデータを決定し、パラレルデータとして出力する。デマッピング回路（２）２２６は、入力した各信号点をＩ／Ｑ平面上で表すデータに応じて、対応するビットデータを決定し、パラレルデータとして出力する。並−直列変換部２２７は、デマッピング回路（１）２２５及び（２）２２６から入力した各パラレルデータを合成し、１つのシリアルデータに変換して出力する。
【００１７】
以上の動作によって受信装置２００は、送信装置１００が同一周波数で垂直偏波の電磁波と水平偏波の電磁波とを併用して送信した無線信号を受信し、無線信号が含むデータを復調して出力する。
【００１８】
次に、本発明が解決しようとする課題について説明する。  図３に示した受信装置２００は、垂直偏波用と水平偏波用とのそれぞれに受信機（１）２０３と受信機（２）２０４とを備えることで、２偏波伝送と交差偏波間干渉補償とを実現する。図３に示した構成では、受信機（１）２０３と受信機（２）２０４とに要するコストやサイズの低減が課題となっていた。
【００１９】
本発明は、上記の事情に鑑みてなされたものであり、受信機の数を減らすことができる交差偏波間干渉補償支援装置及び交差偏波間干渉補償支援方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記課題を解決するため、本発明の交差偏波間干渉補償支援装置は、到来波が互いに直交する既知の２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって直列信号を生成する直列信号生成部と、前記直列信号を中間周波数帯またはベースバンドのデジタル領域で直−並列変換し、前記第一の信号と前記第二の信号とにそれぞれ対応した第一の被補償信号と第二の被補償信号とを生成する被補償信号生成部と、前記第一の被補償信号と前記第二の被補償信号との何れか一方から、前記到来波のシンボルに同期し、かつ前記シンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度で前記直列信号生成部による選択と前記被補償信号生成部による直−並列変換のきっかけを与えるタイミング制御部とを備える点に特徴がある。
【００２１】
また、本発明の他の交差偏波間干渉補償支援装置は、上記の交差偏波間干渉補償支援装置において、前記第一の被補償信号と前記第二の被補償信号とが前記シンボル単位のインパルスレスポンスとして推定される点に特徴がある。
【００２２】
また、本発明の他の交差偏波間干渉補償支援装置は、上記の交差偏波間干渉補償支援装置において、前記きっかけを与えるために、前記第一の信号と第二の信号との双方または何れか一方が示す既知の情報に基づいて、前記シンボルとの同期の引き込みを行い、または前記シンボルのレートと、前記既定の整数との双方または何れか一方を特定する点に特徴がある。
【００２３】
また、本発明の交差偏波間干渉補償支援方法は、直列信号生成部によって、到来波が互いに直交する既知の２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって直列信号を生成し、被補償信号生成部によって、前記直列信号を中間周波数帯またはベースバンドのデジタル領域で直−並列変換し、前記第一の信号と前記第二の信号とにそれぞれ対応した第一の被補償信号と第二の被補償信号とを生成し、タイミング制御部によって、前記第一の被補償信号と前記第二の被補償信号との何れか一方から、前記到来波のシンボルに同期し、かつ前記シンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度で前記直列信号生成部による選択と前記被補償信号生成部による直−並列変換のきっかけを与える点に特徴がある。
【発明の効果】
【００２４】
本発明によれば、２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって生成された直列信号から、被補償信号生成部によって、交差偏波間干渉補償の対象となる第一の被補償信号と第二の被補償信号とを生成することができる。したがって、被補償信号生成部が備える周波数変換器、増幅器等の構成、すなわち受信機を、２つの偏波に対して容易に共用化することができ、受信機の数を減らすことができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態の構成例を説明するためのブロック図である。
【図２】交差偏波を利用した送信装置の構成例を示したブロック図である。
【図３】交差偏波を利用した受信装置の構成例を示したブロック図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態について説明する。図１は、本発明の一実施形態の構成例を説明するためのブロック図である。図１は、交差偏波を利用して２偏波伝送を行う通信システムにおける受信装置１の構成例を示している。なお、図１において、図３に示したものと同一の構成には同一の符号を用いて説明を適宜省略する。
【００２７】
図１に示した受信装置１は、２偏波共用アンテナ２０１と、偏分波器２０２と、スイッチ３０１と、受信機（１）２０３と、バンドパスフィルタ３０４と、ＡＤ変換器２０７と、遅延調整部３０３と、デジタル信号処理部３２０とを備える。デジタル信号処理部３２０は、直−並列変換部３２１と、タイミング制御部３２２と、分配器３２３及び３２４と、ＣＯＭフィルタ（Comb Filter；コムフィルタ）３２５〜３２８と、復調器（１）２２１及び（２）２２２と、ＸＰＩＣ（１）２２３及び（２）２２４と、デマッピング回路（１）２２５及び（２）２２６と、直−並列変換部２２７とを備える。
【００２８】
スイッチ３０１は、２つのアナログ信号の入力端子と、１つのアナログ信号の出力端子と、１つのクロック信号の入力端子とを備え、２つのアナログ信号の入力端子のどちらかを１つの出力端子に選択的に接続する。スイッチ３０１の２つのアナログ信号の入力端子はそれぞれ、垂直偏波の電磁波に応じた信号を出力する偏分波器２０２の出力端子、または、水平偏波の電磁波に応じた信号を出力する偏分波器２０２の出力端子に接続されている。スイッチ３０１の出力端子は、受信機（１）２０３の入力端子に接続されている。また、スイッチ３０１のクロック信号の入力端子は遅延調整部３０３の出力端子に接続されている。スイッチ３０１は、遅延調整部３０３が出力したクロック信号に同期して、接続状態を切り替える。
【００２９】
受信機（１）２０３の入力端子はスイッチ３０１の出力端子に接続され、受信機（１）２０３の出力端子はバンドパスフィルタ３０４の入力端子に接続されている。受信機（１）２０３は、増幅器、周波数変換器等の構成を備える。受信機（１）２０３は入力した信号を増幅して、中間周波数帯またはベースバンドのデジタル領域の周波数の信号に変換し、周波数変換した信号を出力する。
【００３０】
遅延調整部３０３は、１つの入力端子と１つの出力端子とを備え、入力端子に入力された信号を所定時間遅延して出力する。遅延調整部３０３の入力端子はタイミング制御部３２２の出力端子に接続され、遅延調整部３０３の出力端子はスイッチ３０１のクロック信号の入力端子に接続されている。遅延調整部３０３は、タイミング制御部３２２が出力したクロック信号を一定時間遅延して出力する。この遅延調整部３０３は、スイッチ３０１のスイッチタイミングとＡＤ変換器２０７のＡＤサンプリングタイミングを調整する構成である。スイッチ３０１のスイッチングタイミングとＡＤ変換器２０７にアナログ信号が入力されるタイミングとを遅延調整部３０３で調整し最適化することでスイッチ切り替えによるサンプリングノイズで信号が劣化する要素を排除することができる。
【００３１】
バンドパスフィルタ３０４は１つの入力端子と１つの出力端子とを備える。バンドパスフィルタ３０４の入力端子は受信機（１）２０３の出力端子に接続され、バンドパスフィルタ３０４の出力端子はＡＤ変換器２０７の入力端子に接続されている。このバンドパスフィルタ３０４は、スイッチ切り替えによるサンプリングノイズを排除するための構成である。すなわち、スイッチ３０１のスイッチ切り替え後の信号にバンドパスフィルタ３０４を入れることにより、サンプリングの折り返しノイズを除去し、信号が劣化する要素を排除することができる。
【００３２】
ＡＤ変換器２０７は、１つのアナログ信号の入力端子と１つのデジタル信号の出力端子と１つのクロック信号の入力端子とを備える。ＡＤ変換器２０７のアナログ信号の入力端子はバンドパスフィルタ３０４の出力端子に接続され、ＡＤ変換器２０７の出力端子は直−並列変換部３２１の入力端子に接続されている。また、ＡＤ変換器２０７のクロック信号の入力端子は、タイミング制御部３２２の出力端子に接続されている。ＡＤ変換器２０７は、入力したアナログ信号を、タイミング制御部３２２が出力したクロック信号に同期してデジタル信号に変換して出力する。
【００３３】
直−並列変換部３２１は、１つのデジタル信号の入力端子と、２つのデジタル信号の出力端子と、１つのクロック信号の入力端子とを備える。直−並列変換部３２１のデジタル信号の入力端子はＡＤ変換器２０７の出力端子に接続されている。直−並列変換部３２１の２つの出力端子の一方は分配器３２３の入力端子に接続され、他方の出力端子は分配器３２４の入力端子とタイミング制御部３２２の入力端子とに接続されている。直−並列変換部３２１は、各出力端子に対応した記憶領域を有するメモリを備える。直−並列変換部３２１は、タイミング制御部３２２が出力したクロック信号に同期して、入力したデジタル信号を各出力端子に対応した各記憶領域に振り分けて一時的に記憶し、記憶したデジタル信号を記憶領域毎に対応する各出力端子に振り分けて同時に出力する。
【００３４】
タイミング制御部３２２は、１つの入力端子と１つの出力端子とを備える。タイミング制御部３２２の入力端子は、直−並列変換部３２１の１つの出力端子に接続されている。タイミング制御部３２２の出力端子は、ＡＤ変換器２０７及び直−並列変換部３２１のクロック信号の各入力端子と、遅延調整部３０３の入力端子とに接続されている。なお、図１に示した構成例では、直−並列変換部３２１の２つの出力端子のうち分配器３２４に接続されたものをタイミング制御部３２２の入力端子に接続しているが、分配器３２３に接続されたものをタイミング制御部３２２の入力端子に接続してもよい。タイミング制御部３２２は、直−並列変換部３２１の２つの出力端子から出力された２つの信号のうちの何れか一方から、２偏波共用アンテナ２０１への到来波のシンボルに同期し、かつシンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度となるクロック信号を生成して出力する。ここで係数の「８」は、サンプリング定理の成立のための係数「２」と、偏波の数「２」と、直−並列変換後におけるサンプリング定理の成立のための係数「２」とを掛け合わせた数である。また、既定の整数は、１以上の整数である。その際、タイミング制御部３２２は、直−並列変換部３２１の２つの出力端子から出力された２つの信号の双方または何れか一方が示すパイロットシンボル等の既知の情報に基づいて、シンボルとの同期の引き込みを行い、またはシンボルのレートと、既定の整数との双方または何れか一方を特定することができる。
【００３５】
なお、シンボルはデジタル変調において基本となる信号波形の単位であり、信号の持続時間がシンボル長である。このシンボル長の逆数がシンボルレートであり、シンボルレートは１秒間に伝送されるシンボル数を表す。１シンボルが対応するビット数は変調方式によって異なる。１シンボルが対応するビット数は１以上の整数であり、上記の「既定の整数」は、例えば、１シンボルが対応するビット数に応じて可変することができる。
【００３６】
分配器３２３及び分配器３２４はそれぞれ１つの入力端子と２つの出力端子とを備える。分配器３２３の入力端子は直−並列変換部３２１の一方の出力端子に接続されている。分配器３２４の入力端子は直−並列変換部３２１の他方の出力端子に接続されている。分配器３２３の２つの出力端子はＣＯＭフィルタ３２５及び３２７の各入力端子に接続されている。分配器３２４の２つの出力端子はＣＯＭフィルタ３２６及び３２８の各入力端子に接続されている。分配器３２３及び分配器３２４はそれぞれ、入力した信号を２つの出力端子に分配して出力する。
【００３７】
ＣＯＭフィルタ３２５〜３２８は、くし形の繰り返し周波数特性を有するフィルタであり、それぞれ１つの入力端子と１つの出力端子を備える。ＣＯＭフィルタ３２５の入力端子は分配器３２３の一方の出力端子に接続され、ＣＯＭフィルタ３２５の出力端子は復調器（１）２２１の入力端子に接続されている。ＣＯＭフィルタ３２６の入力端子は分配器３２４の一方の出力端子に接続され、ＣＯＭフィルタ３２６の出力端子はＸＰＩＣ（１）２２３の入力端子に接続されている。ＣＯＭフィルタ３２７の入力端子は分配器３２３の他方の出力端子に接続され、ＣＯＭフィルタ３２７の出力端子はＸＰＩＣ（２）２２４の入力端子に接続されている。ＣＯＭフィルタ３２８の入力端子は分配器３２３の他方の出力端子に接続され、ＣＯＭフィルタ３２８の出力端子は復調器（２）２２２の入力端子に接続されている。ＣＯＭフィルタ３２５〜３２８は、ＡＤ変換器２０７のＡＤ出力信号に含まれる折り返しノイズを除去する構成である。本実施形態では、スイッチ３０１のスイッチ切り替えにより、片偏波の信号として見た時にＡＤ出力信号がサンプリング速度の１／２の信号となる。そのため、本実施形態では、デジタル信号処理部３２０にＣＯＭフィルタ３２５〜３２８を実装し、折り返し除去を行うことで受信性能の劣化要素を排除している。
【００３８】
復調器（１）２２１及び（２）２２２と、ＸＰＩＣ（１）２２３及び（２）２２４と、デマッピング回路（１）２２５及び（２）２２６と、直−並列変換部２２７とについては、図２に示した構成と同一であり構成についての説明を省略する。  
【００３９】
なお、図１に示した構成において、スイッチ３０１は、直列信号生成部を構成する。すなわち、スイッチ３０１は、到来波が互いに直交する既知の２つの偏波毎に分離されてなる第一の信号と第二の信号とを交互に選択することによって直列信号を生成する直列信号生成部を構成する。ここで、スイッチ３０１に入力される偏分波器２０２の垂直偏波に応じた出力信号と水平偏波に応じた出力信号とが第一の信号と第二の信号とに対応する。
【００４０】
また、鎖線のブロック３０２内の構成が、被補償信号生成部を構成する。すなわち、ブロック３０２は、スイッチ３０１が出力した直列信号を中間周波数帯またはベースバンドのデジタル領域で直−並列変換し、第一の信号と第二の信号とにそれぞれ対応した第一の被補償信号と第二の被補償信号とを生成する被補償信号生成部を構成する。ここで、直−並列変換部３２１の２つの出力信号が、第一の被補償信号と第二の被補償信号とに対応する。
【００４１】
また、本発明の実施形態を交差偏波間干渉補償支援装置として構成する場合、交差偏波間干渉補償支援装置は、直列信号生成部（スイッチ３０１）と、被補償信号生成部（ブロック３０２）と、タイミング制御部（タイミング制御部３２２）とを備えたものとすることができる。すなわち、本発明の交差偏波間干渉補償支援装置は、偏波共用アンテナ２０１、偏分波器２０２や、復調器（１）２２１及び（２）２２２、ＸＰＩＣ（１）２２３及びＸＰＩＣ（２）２２４等の構成を含まない構成とすることができる。
【００４２】
以上の構成によって図１に示した受信装置１は次のように動作する。すなわち、２偏波共用アンテナ２０１は、図２に示した送信装置１００の２偏波共用アンテナ１０９から送信された電磁波を受信し、受信した電磁波を偏分波器２０２へ出力する。偏分波器２０２は、入力された電磁波に含まれる垂直偏波の電磁波に応じた信号をスイッチ３０１の一方の入力端子に出力するとともに、入力された電磁波に含まれる水平偏波の電磁波に応じた信号をスイッチ３０１の他方の入力端子に出力する。スイッチ３０１は、タイミング制御部３２２が出力したクロック信号を遅延調整部３０３で所定時間遅延したクロック信号のレベルに応じて、垂直偏波の電磁波に応じた信号と水平偏波の電磁波に応じた信号とを交互に選択して出力する。ここで、タイミング制御部３２２が出力するクロック信号は、２偏波共用アンテナ２０１への到来波のシンボルに同期し、かつシンボルのレートと、「８」と、既定の整数との積以上の周波数または頻度となるクロック信号である。
【００４３】
受信機（１）２０３は、入力した信号を増幅して、中間周波数帯またはベースバンドのデジタル領域の周波数の信号に変換し、周波数変換した信号を出力する。その際、受信機（１）２０３は、垂直偏波の電磁波に応じた信号を周波数変換した信号と水平偏波の電磁波に応じた信号を周波数変換した信号とを交互に出力する。ＡＤ変換器２０７は、タイミング制御部３２２が出力したクロック信号の立ち上がりおよび立ち下がりのタイミングに同期して、受信機（１）２０３の出力信号をバンドパスフィルタ３０４を介して入力してサンプリングし、デジタル信号に変換して出力する。ＡＤ変換器２０７は、垂直偏波の電磁波に応じたデジタル信号と水平偏波の電磁波に応じたデジタル信号とを交互に出力する。直−並列変換部３２１は、ＡＤ変換器２０７から出力された垂直偏波の電磁波に応じたデジタル信号と水平偏波の電磁波に応じたデジタル信号とが交互に含まれる信号を入力し、垂直偏波の電磁波に応じたデジタル信号と水平偏波の電磁波に応じたデジタル信号とに分離して、２つの出力端子から並列的に出力する。この場合、直−並列変換部３２１は、分配器３２３へ垂直偏波の電磁波に応じたデジタル信号を出力し、分配器３２４へ水平偏波の電磁波に応じたデジタル信号を出力するものとする。
【００４４】
分配器３２３は、直−並列変換部３２１から入力した垂直偏波の電磁波に応じたデジタル信号を２分配し、ＣＯＭフィルタ３２５とＣＯＭフィルタ３２７とに出力する。分配器３２４は、直−並列変換部３２１から入力した水平偏波の電磁波に応じたデジタル信号を２分配し、ＣＯＭフィルタ３２６とＣＯＭフィルタ３２８とに出力する。ＣＯＭフィルタ３２５及び３２７は、それぞれ入力した垂直偏波の電磁波に応じた信号から折り返しノイズを抑圧した信号を出力する。ＣＯＭフィルタ３２６及び３２８は、それぞれ入力した水平偏波の電磁波に応じた信号から折り返しノイズを抑圧した信号を出力する。
【００４５】
ＸＰIＣ（１）２２３は、ＣＯＭフィルタ３２６の出力すなわち水平偏波の電磁波に応じた信号に応じて、垂直偏波の電磁波に応じた信号に含まれる、送信装置１００及び受信装置１間の伝送路等で発生した交差偏波間干渉信号を抑圧するための信号を生成して出力する。ＸＰIＣ（２）２２４は、ＣＯＭフィルタ３２７の出力すなわち垂直偏波の電磁波に応じた信号に応じて、水平偏波の電磁波に応じた信号に含まれる、送信装置１００及び受信装置１間の伝送路等で発生した交差偏波間干渉信号を抑圧するための信号を生成して出力する。
【００４６】
復調器（１）２２１は、ＣＯＭフィルタ３２５の出力から、ＸＰIＣ（１）２２３の出力に応じて干渉信号を除去するとともに、シンボルタイミングに同期して各シンボルに対応する各信号点をＩ／Ｑ平面上で表すデータを生成して出力する。復調器（２）２２２は、ＣＯＭフィルタ３２８の出力から、ＸＰIＣ（２）２２４の出力に応じて干渉信号を除去するとともに、シンボルタイミングに同期して各シンボルに対応する各信号点をＩ／Ｑ平面上で表すデータを生成して出力する。
【００４７】
デマッピング回路（１）２２５は、入力した各信号点をＩ／Ｑ平面上で表すデータに応じて、対応するビットデータを決定し、パラレルデータとして出力する。デマッピング回路（２）２２６は、入力した各信号点をＩ／Ｑ平面上で表すデータに応じて、対応するビットデータを決定し、パラレルデータとして出力する。並−直列変換部２２７は、デマッピング回路（１）２２５及び（２）２２６から入力した各パラレルデータを合成し、１つのシリアルデータに変換して出力する。
【００４８】
以上の動作によって受信装置１は、送信装置１００が同一周波数で垂直偏波の電磁波と水平偏波の電磁波とを併用して送信したデータを、１つの受信機（１）２０３を用いて受信することができる。
【００４９】
また、本実施形態の受信装置１は、受信機（１）２０３とＡＤ変換器２０７とが各１個であり、図３に示した構成と比較して受信機の数とＡＤ変換器の数とを減らすことができる。すなわち、本実施形態の受信装置１は、受信機とデジタル信号処理部３２０の前段に設けるＡＤ変換器とを１系統のシンプルな構造で交差偏波間干渉補償を実現することができる。
【００５０】
また、本実施形態の受信装置１は、受信側偏分波器２０２と受信機（１）２０３の間にスイッチ３０１を具備し、スイッチ３０１の制御においてはＡＤ変換器２０７のサンプリングクロックを利用する。ここで、受信機とＡＤ変換器とを１系統にすることによる性能劣化の要素としてはスイッチ３０１の切り替えによるサンプリングノイズ、ＡＤ変換器２０７の出力信号の折り返しノイズ、スイッチ３０１の切り替えタイミングとＡＤ変換器２０７のサンプリングタイミングの遅延差が考えられる。これらの劣化要因に対して本実施形態は下記の回路を具備することで劣化を排除している。
【００５１】
すなわち、スイッチ切り替えによるサンプリングノイズに対しては、スイッチ切り替え後の信号にバンドパスフィルタ３０４を入れることにより、サンプリングの折り返しノイズを除去し劣化要素を排除している。
【００５２】
また、ＡＤ出力信号の折り返しノイズに対しては、スイッチ切り替えにより、片偏波の信号として見た時にＡＤ出力信号がサンプリング速度の１／２の信号となるため、デジタル信号処理部３２０にＣＯＭフィルタ３２５〜３２８を実装し折り返し除去を行うことで受信性能の劣化要素を排除している。
【００５３】
また、スイッチタイミングとＡＤサンプリングタイミングの調整については、スイッチ３０１のスイッチングタイミングとＡＤ変換器２０７に入力されるタイミングとを遅延調整部３０３で調整し最適化することで劣化要素を排除している。
【００５４】
なお、本発明の実施形態は上記のものに限定されない。例えば、図１に示した構成例では、タイミング制御部３２２は、直−並列変換部３２１の出力に応じてクロック信号を生成することとしているが、これに限らず、例えば、ＣＯＭフィルタ３２５〜３２８のいずれかの出力に応じてタイミング制御部３２２がクロック信号を生成して出力してもよい。
【００５５】
また、ＣＯＭフィルタ３２５と復調器（１）２２１との間およびＣＯＭフィルタ３２８と復調器（２）２２２との間に、インパルス応答として信号を再生する構成要素を付加することができる。この構成要素は、例えばトランスバーサルフィルタによりインパルス応答の列として各偏波の信号を推測する回路として構成することができる。この構成要素を付加することで、スイッチ３０１のスイッチングレートが、シンボルレート×「８」の整数倍でない場合あるいは同期ずれ等、誤差が大きい場合であっても、各偏波の信号の再現性を高めることができる。また、この構成要素の出力をタイミング制御部３２２へ入力し、タイミング制御部３２２がこの構成要素の出力に応じてクロック信号を生成して出力してもよい。この場合、サンプリングタイムの適正化を図ることができる。また、この場合、上述した第一の被補償信号と第二の被補償信号とがシンボル単位のインパルスレスポンスとして推定されることになる。また、この場合、伝送レート（シンボルレート）に揺らぎ等があり、あるいは上記スイッチングレー トの精度が十分に高くない場合でも、安定に作用効果が得られる。
【００５６】
また、上記の実施形態では直交する垂直及び水平の直線偏波を利用して２偏波伝送を行っているが、直線偏波に限らず、例えば円偏波における左旋偏波と右旋偏波とを用いて２偏波伝送を行うようにしてもよい。なお、本実施形態において、多元接続を行う場合、多元接続の方式に限定はない。ただし、ＴＤＭＡ（時分割多元接続）を用いる場合には、スイッチ３０１のスイッチタイミングは、フレーム周期と同期させることが望ましい。
【００５７】
また、本発明の適用分野は、例えば、固定のマイクロ波無線装置としたり、衛星通信の分野で用いられる装置としたりすることができる。
【００５８】
また、本発明の実施形態で用いる変調方式は、シングルキャリア変調方式であってもよいし、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing；直交周波数分割多重方式）等のマルチキャリア変調方式であってもよい。
【００５９】
また、タイミング制御部３２２は、クロック信号を生成する際に、フレームやパケット伝送が行われる場合には、所定のヘッダーや同期ワードのような既知の情報を参照することにより、スイッチングの周波数および同期の偏差を吸収することもできる。あるいは、タイミング制御部３２２がクロック信号を生成する際に、 送信端と連係して１つの偏波で必要なトレーニングを行ってもよい。
【００６０】
なお、デジタル信号処理部３２０は、例えば、ＦＰＧＡ（Field Programmable Gate Array）等のＬＳＩ（Large Scale Integration）を用いて構成してもよいし、ＣＰＵ（Central Processing Unit）で所定の記憶装置に記憶したプログラムを実行する形態として構成してもよい。
【符号の説明】
【００６１】
１  受信装置
２０１  ２偏波共用アンテナ
２０２  偏分波器
２０３  受信機（１）
２０７  ＡＤ変換器
２２１  復調器（１）
２２２  復調器（２）
２２３  ＸＰＩＣ（１）
２２４  ＸＰＩＣ（２）
２２５  デマッピング回路（１）
２２６  デマッピング回路（２）
２２７  直−並列変換部
３０１  スイッチ
３０４  バンドパスフィルタ
３０３  遅延調整部
３２０  デジタル信号処理部
３２１  直−並列変換部
３２２  タイミング制御部
３２４  分配器３２３及び
３２５〜３２８  ＣＯＭフィルタ
【図１】
2019134258.tif 000003
【図２】
2019134258.tif 000004
【図３】
2019134258.tif 000005