(57)【要約】【課題】変圧器帰還直交電圧で制御された発振器（ＱＶＣＯ）を提供する。【解決手段】本開示の実施形態は、第１ＶＣＯ、第２ＶＣＯ、及び第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力局部発振（ＬＯ）信号の位相誤差を第１及び第２ＶＣＯにより補正するデジタル制御信号に従って結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを含む、変圧器帰還直交電圧で制御された発振器（ＱＶＣＯ）を提供する。【選択図】図２
2019114865.tif 000002
【特許請求の範囲】
【請求項１】
変圧器帰還直交電圧で制御された発振器（ＱＶＣＯ）であって、
第１ＶＣＯ、
第２ＶＣＯ、及び
第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤りを第１及び第２ＶＣＯにより補正するデジタル制御信号に従って、結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを具備する、変圧器帰還直交電圧で制御された発振器（ＱＶＣＯ）。
【請求項２】
前記変圧器帰還ＱＶＣＯが第１半回路及び第２半回路により形成され、前記第１及び第２半回路のそれぞれが、
第１結合コンデンサ、
第２結合コンデンサ、
誘導インダクタ、
ＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタ、及び
その第１端末が前記誘導インダクタの第１端末、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が前記誘導インダクタの第２端末、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、
前記第１及び第２半回路の前記誘導インダクタが変圧器を形成し、前記第１半回路の前記ＰＭＯＳトランジスタ本体が前記第１半回路の前記第１結合コンデンサを介して前記第２半回路の前記ＰＭＯＳトランジスタ源に接続しており、前記第１半回路の前記ＮＭＯＳトランジスタ本体が前記第１半回路の前記第２結合コンデンサを介して前記第２半回路の前記ＮＭＯＳトランジスタ源に接続しており、前記第２半回路の前記ＰＭＯＳトランジスタ本体が前記第２半回路の前記第１結合コンデンサを介して前記第１半回路の前記ＮＭＯＳトランジスタ源に接続しており、前記第２半回路の前記ＮＭＯＳトランジスタ本体が前記第２半回路の前記第２結合コンデンサを介して前記第１半回路の前記ＰＭＯＳトランジスタ源に接続しており、前記ＰＭＯＳトランジスタの前記ドレイン及び前記ＮＭＯＳトランジスタが直交位相の前記ＬＯ信号を出力するよう使用され、かつ前記周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、
前記第１及び第２半回路の前記第１及び第２結合コンデンサが、前記動的位相の誤り訂正回路を形成するような前記動的位相の誤り訂正回路の前記可変結合コンデンサであり、前記第１半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが第１ＶＣＯを形成し、かつ前記第２半回路の前記ＰＭＯＳトランジスタ及び前記誘導インダクタが前記第２ＶＣＯを形成する、請求項１に記載の変圧器へ帰還するＱＶＣＯ。
【請求項３】
前記第１半回路及び前記第２半回路のそれぞれが、
その第１端末が前記周波数可変回路の前記第１端末に接続されており、またその第２端末が前記周波数可変回路の前記第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する、請求項２に記載の変圧器へ帰還するＱＶＣＯ。
【請求項４】
前記第１半回路及び前記第２半回路のそれぞれが、
前記ＰＭＯＳトランジスタ源が前記第１インダクタを介してシステム電圧に接続されている第１インダクタ、及び
前記ＮＭＯＳトランジスタ源が前記第２インダクタを介して接地に接続されている第２インダクタ、とを更に具備する、請求項２に記載の変圧器へ帰還するＱＶＣＯ。
【請求項５】
前記周波数同調が、
第１及び第２の可変容量コンデンサ、
第１及び第２の抵抗器、及び
第１及び第２のコンデンサを具備し、
前記周波数可変電圧が前記第１及び第２可変容量コンデンサの第１端末に適用され、前記第１可変容量コンデンサの第２端末が前記第１抵抗器及び前記第１コンデンサの第２端末に接続されており、前記第２可変容量コンデンサの第２端末が前記第２抵抗器及び前記第２コンデンサの第２端末に接続されており、バイアス電圧が前記第１及び第２抵抗器の第１端末に適用され、また前記第１及び第２抵抗器の第１端末がそれぞれ前記ＰＭＯＳ及びＮＭＯＳトランジスタのドレインに接続されている、請求項２に記載の変圧器へ帰還するＱＶＣＯ。
【請求項６】
前記周波数可変電圧が増大する場合に、前記第１可変容量コンデンサのキャパシタンスが増大し、かつ前記第２可変容量コンデンサのキャパシタンスが減少する、請求項５に記載の変圧器へ帰還するＱＶＣＯ。
【請求項７】
前記コンデンサ切換装置が、
切替開閉器のそれぞれが２つのコンデンサの間で接続されており、前記切替開閉器と前記対応するコンデンサとの各セットがもう一方のセットに平行に接続されており、前記コードが前記切替開閉器の少なくとも１つを作動させる又は作動を停止させるために使用される、切替開閉器及びコンデンサを具備する、請求項３に記載の変圧器へ帰還するＱＶＣＯ。
【請求項８】
変圧器へ帰還するＱＶＣＯ、
前記変圧器へ帰還するＱＶＣＯに接続したフロントエンド回路、とを具備する通信機器であって、
前記変圧器へ帰還するＱＶＣＯが
第１ＶＣＯ、
第２ＶＣＯ、及び
第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤差を第１及び第２ＶＣＯにより補正するデジタル制御信号に従って、結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを具備する、通信機器。
【請求項９】
前記変圧器へ帰還するＱＶＣＯが第１半回路及び第２半回路により形成され、前記第１及び第２半回路のそれぞれが、
第１結合コンデンサ、
第２結合コンデンサ、
誘導インダクタ、
ＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタ、及び
その第１端末が前記誘導インダクタの第１端末、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が前記誘導インダクタの第２端末、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、
前記第１及び第２半回路の前記誘導インダクタが変圧器を形成し、前記第１半回路の前記ＰＭＯＳトランジスタ本体が前記第１半回路の前記第１結合コンデンサを介して前記第２半回路の前記ＰＭＯＳトランジスタ源に接続しており、前記第１半回路の前記ＮＭＯＳトランジスタ本体が前記第１半回路の前記第２結合コンデンサを介して前記第２半回路の前記ＮＭＯＳトランジスタ源に接続しており、前記第２半回路の前記ＰＭＯＳトランジスタ本体が前記第２半回路の前記第１結合コンデンサを介して前記第１半回路の前記ＮＭＯＳトランジスタ源に接続しており、前記第２半回路の前記ＮＭＯＳトランジスタ本体が前記第２半回路の前記第２結合コンデンサを介して前記第１半回路の前記ＰＭＯＳトランジスタ源に接続しており、前記ＰＭＯＳトランジスタの前記ドレイン及び前記ＮＭＯＳトランジスタが直交位相の前記ＬＯ信号を出力するよう使用され、かつ前記周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、
前記第１及び第２半回路の前記第１及び第２結合コンデンサが、前記動的位相の誤り訂正回路を形成するような前記動的位相の誤り訂正回路の前記可変結合コンデンサであり、前記第１半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが第１ＶＣＯを形成し、かつ前記第２半回路の前記ＰＭＯＳトランジスタ及び前記誘導インダクタが前記第２ＶＣＯを形成する、請求項８に記載の通信機器。
【請求項１０】
前記第１半回路及び前記第２半回路のそれぞれが、
その第１端末が前記周波数可変回路の前記第１端末に接続されており、またその第２端末が前記周波数可変回路の前記第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する、請求項９に記載の通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は通信機器で使用する局部発振器に関し、また特に、変圧器帰還ＱＶＣＯの回路網を連結させることにより動的位相誤差を訂正するための、変圧器帰還直交電圧で制御された発振器（ＱＶＣＯ）、及び変圧器帰還ＱＶＣＯを用いた通信機器に関する。
【背景技術】
【０００２】
通信技術の開発が進歩することにより、家庭で使用される通信デバイスは徐々にスマートフォン及びパッド型コンピュータなどの移動通信デバイスに取って代わられてきており、またスマート機器はその内部に設置された通信機器を含むことができる。移動通信デバイス及びスマート機器はデータ伝送目的で無線通信を実行し、またこのようにモノのインターネット（Ｉｎｔｅｒｎｅｔ  ｏｆ  Ｔｈｉｎｇｓ，ＩｏＴ）の時代が、人々の生活に到来している。
【０００３】
無線通信は、空中で無線信号を送受信するよう送受信機により実施される。送受信機は通常、搬送周波数を切換えるための周波数合成器を有する。高精度な通信への要求に関しては、無線信号を無線受信機へと精密に送信させることができる故に、安定した精密な局所発振（ＬＯ）信号が否応なしに必要とされている。したがって、位相ノイズが低い電圧制御発振器（ＶＣＯ）は、送受信機において重要な電気部品である。
【０００４】
現在、第５世代（５Ｇ）移動通信基準が開発されており、また前世代の移動通信と比較して、５Ｇ移動通信はより大きい回路網容量、より速いデータ伝送速度、より強い通信能力及びより低い無線伝送遅延を提供する。更に、５Ｇの移動通信基準は、３８．６ＧＨｚから４０ＧＨｚの無線周波数（ＲＦ）を指定している。
【０００５】
図１を参照すると、図１は５Ｇの移動通信で使用される従来の送受信機のブロック図である。従来の送受信機１は変調器１１、副高調波ミクサ１２、１７、電力増幅器（ＰＡ）１３、送信／受信−切替開閉器（ＴＲ−ＳＷ）１４、アンテナ１５、低ノイズ増幅器（ＬＮＡ）１６、復調器１８及び位相ロックループ（ＰＬＬ）１９を具備する。副高調波ミクサ１２は、変調器１１、ＰＬＬ１９及びＰＡ１３に接続している。ＴＲ−ＳＷ１４は、ＰＡ１３、ＬＮＡ１６及びアンテナ１５に接続している。副高調波ミクサ１７は、復調器１８、ＰＬＬ１９及びＬＮＡ１６に接続している。
【０００６】
変調器１１は第１データ信号Ｄｉｎを受信して変調させ、約３．５ＧＨｚの第１中間周波数（ＩＦ）信号を発生させる。ＰＬＬ１９は、副高調波ミクサ１２及び１７へＬＯ信号を提供する。副高調波ミクサ１２は、第１ＩＦ信号及びＬＯ信号を混合して、ＰＡ１３へと第１ＲＦ信号を発生させる。アンテナ１５が第１増幅ＲＦ信号を空中へと放射するように、ＰＡ１３は第１ＲＦ信号を受信して増幅し、またＴＲ−ＳＷ１４はＰＡ１３へと切換えられる。
【０００７】
ＬＮＡ１６が第１ＲＦ信号を増幅できるように、アンテナ１５は第１ＲＦ信号を空中から受信し、またＴＲ−ＳＷ１４はＬＮＡ１６へと切換えられる。副高調波ミクサ１７は、第２増幅ＲＦ信号及びＬＯ信号を混合して、約３．５ＧＨｚの第２ＩＦ信号を発生させる。復調器１８は第２ＩＦ信号を受信して復調し、第２のデータ信号Ｄｏｕｔを発生させる。
【０００８】
５Ｇ移動通信の基準では、ＲＦは３８．６ＧＨｚから４０ＧＨｚと指定されており、またＲＦはＲＦ＝２ＬＯ＋ＩＦとして表すことができる。したがって、ＬＯは１７．５５ＧＨｚから１８．２５ＧＨｚの範囲内で指定されなければならない。５Ｇ移動通信の基準を満たすように、プロセス変動又はその他の影響因子を防止するために、ＬＯの範囲は１７．５ＧＨｚから１８．６ＧＨｚまで拡張することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＰＰＬがＬＯ信号を発生させるために使用されることに加えて、従来のＱＶＣＯを使用して直交位相のＬＯ信号を発生させることもできるが、連結した回路網を有する従来のＱＶＣＯはその出力端末に接続しており、これにより出力負荷が増大し、かつ最大運用周波数が減少する。なお、電流受動連結回路網は、超広帯域の運用帯域故に異なる周波数で位相偏移を生じさせる。
【００１０】
本開示の目的は、変圧器帰還ＱＶＣＯの連結回路網用である動的位相の誤差訂正回路を有する、変圧器帰還ＱＶＣＯを提供することである。
【００１１】
本開示の別の一目的は、変圧器帰還ＱＶＣＯの出力負荷を減少させて、同時に変圧器帰還ＱＶＣＯの最大運用周波数を増大させるように、約１８ＧＨｚの直交位相ＬＯ信号を発生させる、変圧器帰還ＱＶＣＯを提供することである。変圧器帰還ＱＶＣＯは５Ｇ移動通信の周波数合成器の必要条件を満たし、また更に携帯デバイス内に設置される。
【課題を解決するための手段】
【００１２】
少なくとも上記の目的を達成するために、本開示は、第１ＶＣＯ、第２ＶＣＯ、及び第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤差を第１及び第２ＶＣＯにより補正するデジタル制御信号に従って結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを含む、変圧器帰還直交電圧で制御された発振器（ＱＶＣＯ）を提供する。
【００１３】
少なくとも上記の目的を達成するために、本開示は、上記の変圧器帰還ＱＶＣＯ、及び変圧器帰還ＱＶＣＯに接続したフロントエンド回路、とを具備する、通信機器を提供する。
【００１４】
本開示の実施形態では、変圧器帰還直交電圧で制御された発振器が第１半回路及び第２半回路により形成され、第１及び第２半回路のそれぞれが、第１結合コンデンサ、第２結合コンデンサ、誘導インダクタ、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ、及びその第１端末が誘導インダクタの第１端末、ＰＭＯＳトランジスタのドレイン及びＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が誘導インダクタの第２端末、ＮＭＯＳトランジスタのドレイン及びＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、第１及び第２半回路の誘導インダクタが変圧器を形成し、第１半回路のＰＭＯＳトランジスタ本体が第１半回路の第１結合コンデンサを介して第２半回路のＰＭＯＳトランジスタ源に接続しており、第１半回路のＮＭＯＳトランジスタ本体が第１半回路の第２結合コンデンサを介して第２半回路のＮＭＯＳトランジスタ源に接続しており、第２半回路のＰＭＯＳトランジスタ本体が第２半回路の第１結合コンデンサを介して第１半回路のＮＭＯＳトランジスタ源に接続しており、第２半回路のＮＭＯＳトランジスタ本体が第２半回路の第２結合コンデンサを介して第１半回路のＰＭＯＳトランジスタ源に接続しており、ＰＭＯＳトランジスタのドレイン及びＮＭＯＳトランジスタが直交位相の局所発振（ＬＯ）信号を出力するよう使用され、かつ周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、第１及び第２半回路の第１及び第２結合コンデンサが、動的位相の誤り訂正回路を形成するような動的位相の誤り訂正回路の可変結合コンデンサであり、第１半回路のＮＭＯＳトランジスタ、ＰＭＯＳトランジスタ及び誘導インダクタが第１ＶＣＯを形成し、かつ第２半回路のＰＭＯＳトランジスタ及び誘導インダクタが第２ＶＣＯを形成する。
【００１５】
本開示の実施形態では、第１半回路及び第２半回路のそれぞれが、その第１端末が周波数可変回路の第１端末に接続されており、またその第２端末が周波数可変回路の第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する。
【００１６】
本開示の実施形態では、第１半回路及び第２半回路のそれぞれが、ＰＭＯＳトランジスタ源が第１インダクタを介してシステム電圧に接続されている第１インダクタ、及びＮＭＯＳトランジスタ源が第２インダクタを介して接地に接続されている第２インダクタ、とを更に具備する。
【００１７】
本開示の実施形態では、周波数同調が、第１及び第２の可変容量コンデンサ、第１及び第２の抵抗器、及び第１及び第２のコンデンサを具備し、周波数可変電圧が第１及び第２可変容量コンデンサの第１端末に適用され、第１可変容量コンデンサの第２端末が第１抵抗器及び第１コンデンサの第２端末に接続されており、第２可変容量コンデンサの第２端末が第２抵抗器及び第２コンデンサの第２端末に接続されており、バイアス電圧が第１及び第２抵抗器の第１端末に適用され、また第１及び第２抵抗器の第１端末がそれぞれＰＭＯＳ及びＮＭＯＳトランジスタのドレインに接続されている。
【００１８】
本開示の実施形態では、周波数可変電圧が増大する場合に、第１可変容量コンデンサのキャパシタンスが増大し、かつ第２可変容量コンデンサのキャパシタンスが減少する。
【００１９】
本開示の実施形態では、切替開閉器装置は、切換開閉器のそれぞれが２つのコンデンサの間で接続されており、切替開閉器と対応するコンデンサとの各セットがもう一方のセットに平行に接続されており、コードが切替開閉器の少なくとも１つを作動させる又は作動を停止させるために使用される、切替開閉器及びコンデンサを具備する。
【００２０】
本開示の実施形態では、ＬＯ周波数は１７．２ＧＨｚから１８．６ＧＨｚである。
【００２１】
本開示の実施形態では、１ＭＨｚの周波数偏移にて、位相ノイズは約約−１１０ｄＢｃ／Ｈｚである。
【００２２】
本開示の実施形態では、通信機器は、フロントエンド回路に接続しているアンテナであって、フロントエンド回路が送受信機回路、受信機回路又は送信機回路であるアンテナを、更に具備する。
【００２３】
要約すると、従来のＱＶＣＯと比較して、変圧器帰還ＱＶＣＯは、変圧器帰還ＱＶＣＯの連結回路網故に、直交位相ＬＯ信号の位相誤差を訂正することができる。なお、変圧器帰還ＱＶＣＯは、より低い出力負荷、より高い運用周波数、及びより低い位相ノイズを有することができ、更にコンデンサ切換装置を使用する一方でより広範な運用帯域を有することができる。
【図面の簡単な説明】
【００２４】
【図１】５Ｇの移動通信で使用される従来の送受信機のブロック図である。
【図２】本開示の実施形態に従った、変圧器帰還ＱＶＣＯのブロック図である。
【図３】本開示の実施形態に従った、変圧器帰還ＱＶＣＯの回路図である。
【図４Ａ】本開示の一実施形態に従った結合コンデンサの異なる比率での、変圧器帰還ＱＶＣＯと関連した直交位相ＬＯ信号を示す曲線図である。
【図４Ｂ】本開示の一実施形態に従った結合コンデンサの異なる比率での、変圧器帰還ＱＶＣＯと関連した直交位相ＬＯ信号を示す曲線図である。
【図４Ｃ】本開示の一実施形態に従った結合コンデンサの異なる比率での、変圧器帰還ＱＶＣＯと関連した直交位相ＬＯ信号を示す曲線図である。
【図４Ｄ】本開示の一実施形態に従った結合コンデンサの異なる比率での、変圧器帰還ＱＶＣＯと関連した直交位相ＬＯ信号を示す曲線図である。
【図４Ｅ】本開示の一実施形態に従った結合コンデンサの異なる比率での、変圧器帰還ＱＶＣＯと関連した直交位相ＬＯ信号を示す曲線図である。
【図５Ａ】最小の運用周波数にて作動させた変圧器帰還ＱＶＣＯと関連した、位相ノイズ及び偏移周波数（又は相対周波数）との関係を示す曲線図である。
【図５Ｂ】最大の運用周波数にて作動させた変圧器帰還ＱＶＣＯと関連した、位相ノイズ及び偏移周波数（又は相対周波数）との関係を示す曲線図である。
【図６Ａ】コンデンサ切換装置を有しない変圧器帰還ＱＶＣＯと関連した、運用周波数及び周波数可変電圧との関係を示す曲線図である。
【図６Ｂ】異なるコードが所与されるコンデンサ切換装置を有する変圧器帰還ＱＶＣＯと関連した、運用周波数及び周波数可変電圧との関係を示す曲線図である。
【図７】本開示の実施形態に従った、通信機器のブロック図である。
【発明を実施するための形態】
【００２５】
本開示の発明を実施するための最良の形態について、審査官の理解がより容易であるよう、本開示の目的、特性及び効果、添付図面を伴う実施形態を提供する。
【００２６】
本開示の実施形態は、第１半回路及び第２半回路を具備する変圧器帰還ＱＶＣＯを提供する。第１及び第２半回路のそれぞれは、変圧器帰還構造を形成する変圧器の誘導インダクタを有する。第１及び第２半回路のそれぞれにおける周波数可変回路は、変圧器帰還ＱＶＣＯの出力端末上の代わりに、変圧器帰還ＱＶＣＯの回路内部に形成される。
【００２７】
なお、第１半回路のＰＭＯＳトランジスタ本体は第１半回路の第１連結コンデンサを介して第２半回路のＰＭＯＳトランジスタ源に接続されており、また第１半回路のＮＭＯＳトランジスタ本体は第１半回路の第２結合コンデンサを介して第２半回路のＮＭＯＳトランジスタ源に接続されている。第２半回路のＰＭＯＳトランジスタ本体は第２半回路の第１連結コンデンサを介して第１回路のＮＭＯＳトランジスタ源に接続されており、また第２半回路のＮＭＯＳトランジスタ本体は第２半回路の第２結合コンデンサを介して第１半回路のＰＭＯＳトランジスタ源に接続されている。
【００２８】
本体−源コンデンサ連結様式により、変圧器帰還ＱＶＣＯは直交位相ＬＯ信号を発生させることができる。周波数可変回路は実際、連結回路網の回路構成部品である。周波数可変回路は、変圧器帰還ＱＶＣＯの出力端末上の代わりに変圧器帰還ＱＶＣＯの回路内部に形成される故に、変圧器帰還ＱＶＣＯの最大運用周波数が増大し、かつ変圧器帰還ＱＶＣＯの出力負荷が減少する。
【００２９】
第１半回路の誘導インダクタ、ＰＭＯＳ及びＮＭＯＳトランジスタは実際にＶＣＯを形成し、第２半回路の誘導インダクタ、ＰＭＯＳ及びＮＭＯＳトランジスタは実際に別のＶＣＯを形成し、また第１及び第２半回路の第１及び第２連結トランジスタが、変圧器帰還ＱＶＣＯの連結回路網用の動的位相の誤差訂正回路を形成することに留意されたい。
【００３０】
更に、周波数−電圧曲線に基づいた、周波数可変回路に適用される周波数可変電圧に従って、周波数可変回路を使用してＬＯ周波数を測定する。第１半回路及び第２半回路のそれぞれは、変圧器帰還ＱＶＣＯの回路内に形成された連結回路網の回路構成部品であるコンデンサ切換装置を、更に具備することができる。コンデンサ切換装置に所与されるコードに従い周波数−電圧曲線を移動させることによる、超広帯域の運用帯域故に、電流受動連結回路網は異なる周波数で位相偏移を生じさせる。
【００３１】
変圧器帰還ＱＶＣＯの詳細を、以下の通り図示する。図２を参照すると、図２は本開示の実施形態に従った、変圧器帰還ＱＶＣＯのブロック図である。変圧器帰還ＱＶＣＯ７は２つのＶＣＯ７１、７２及び動的位相の誤差訂正回路７３を有し、当該動的位相の誤差訂正回路７３は、当該２つのＶＣＯ７１、７２との間で接続した結合コンデンサを具備し、またデジタル制御信号ＤＣＴＲＬにより結合コンデンサのキャパシタンスを制御することができる。
【００３２】
２つのＶＣＯ７１、７２による異なる２つの信号出力を使用し、変圧器帰還ＱＶＣＯの連結回路網を介して直交位相ＬＯ信号を発生させることができる。しかし、プロセス許容範囲故に、２つのＶＣＯ７１、７２は、直交位相の偏移が存在して定常状態の位相誤差を形成するような不整合を有し得る。
【００３３】
高い精密性が要求される一方で、定常状態の位相誤差を訂正しなければならない。結合コンデンサのキャパシタンスが変化する間、直交位相ＬＯ信号の位相誤差は増大又は減少し、これにより直交位相ＬＯ信号の位相誤差を訂正する。
【００３４】
次に、図３を参照すると、図３は本開示の実施形態に従った、変圧器帰還ＱＶＣＯの回路図である。変圧器帰還ＱＶＣＯ２は第１半回路２１及び第２半回路２２により形成され、第２半回路２２は第１半回路２１に接続しており、また第１半回路２１の回路構成部品は第２半回路２２のものと同一である。
【００３５】
第１及び第２半回路２１、２２のそれぞれは、ＰＭＯＳトランジスタＭ１、ＮＭＯＳトランジスタＭ２、インダクタＬ１、Ｌ２、誘導インダクタＬＩＮＤ、コンデンサ切換装置ＳＣ、周波数可変回路ＦＴ、及び結合コンデンサＣ１、Ｃ２を具備する。第１及び第２半回路２１、２２のそれぞれでは、ＰＭＯＳ及びＮＭＯＳトランジスタ源Ｍ１、Ｍ２はそれぞれインダクタＬ１及びＬ２を介してシステム電圧ＶＤＤ及び接地ＧＮＤに接続しており、ＰＭＯＳ及びＮＭＯＳトランジスタ本体Ｍ１、Ｍ２はそれぞれ連結コンデンサＣ１、Ｃ２の第１端末に接続しており、ＰＭＯＳトランジスタＭ１のドレインはＮＭＯＳトランジスタＭ２のゲート及び誘導インダクタＬＩＮＤの第１端末、コンデンサ切換装置ＳＣ及び周波数可変回路ＦＴに接続しており、またＮＭＯＳトランジスタＭ２のドレインはＰＭＯＳトランジスタＭ１のゲート及び誘導インダクタＬＩＮＤの第２端末、コンデンサ切換装置ＳＣ及び周波数可変回路ＦＴに接続している。第１半回路２１及び第２半回路２２の誘導インダクタＬＩＮＤは、上記の接続様式により互いに結合（即ち、誘導インダクタＬＩＮＤは変圧器を形成する）しており、変圧器帰還構造が形成される。
【００３６】
変圧器帰還構造は出力振幅を増大させて位相ノイズを減少させ、また上記の接続様式は位相ノイズを減少させて、ＰＭＯＳ及びＮＭＯＳトランジスタ源Ｍ１、Ｍ２の二次高調波信号を除去するための電流再使用構造を、更に形成する。
【００３７】
第２半回路２２のＰＭＯＳ及びＮＭＯＳトランジスタ源Ｍ１、Ｍ２はそれぞれ、第１半回路の連結トランジスタＣ１及びＣ２の第２端末に接続しており、また第１半回路２１のＰＭＯＳ及びＮＭＯＳトランジスタ源Ｍ１、Ｍ２はそれぞれ、第１半回路の連結トランジスタＣ１及びＣ２の第２端末に接続しており、これにより、本体−源のコンデンサ連結様式は、変圧器帰還ＱＶＣＯが直交位相ＬＯ信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−を発生させるようにすることができる。
【００３８】
上記の連結様式により、コンデンサ切換装置ＳＣ及び周波数可変回路ＦＴは、変圧器帰還ＱＶＣＯ２の出力端末上の代わりに変圧器帰還ＱＶＣＯ２の回路内部に連結回路網を形成し、これにより、変圧器帰還ＱＶＣＯ２の出力負荷が減少し、また変圧器帰還ＱＶＣＯ２の最大運用周波数が増大することに留意されたい。
【００３９】
周波数可変回路ＦＴを使用して、例えば、５Ｇの移動通信に関して１７．７ＧＨｚから１８．６ＧＨｚの運用帯域内で実質的に対数直線である、周波数−電圧曲線に基づいた周波数可変電圧Ｖｔｕｎｅに従い、直交位相ＬＯ信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−のＬＯ周波数を決定する。これは、周波数可変電圧Ｖｔｕｎｅが増大する場合に、ＬＯ周波数が増大するということである。
【００４０】
コンデンサ切換装置ＳＣを使用して、コンデンサ切換装置ＳＣに所与されるコード（即ち、切換開閉器Ｓ１、Ｓ２、Ｓ３の制御信号）に従い、周波数−電圧曲線を移動させる。コンデンサ切換装置ＳＣは、周波数−電圧曲線の範囲の対数直線を増大させることができ、かつ広帯域の運用帯域故に、異なる周波数にて位相偏移を訂正することができる。
【００４１】
周波数可変回路ＦＴのそれぞれの詳細を以下の通り図示し、また周波数可変回路ＦＴの次の実装は、本開示を制限するものではない。周波数可変回路ＦＴは、コンデンサＣ３、Ｃ４、抵抗器Ｒ１、Ｒ２、第１可変容量コンデンサＣＶＡＲ＋及び第２可変容量コンデンサＣＶＡＲ−を具備する。周波数可変電圧Ｖｔｕｎｅを第１及び第２可変容量コンデンサＣＶＡＲ＋及びＣＶＡＲ−の第１端末に適用し、またバイアス電圧Ｖｂｉａｓを抵抗器Ｒ１、Ｒ２の第１端末に適用する。抵抗器Ｒ１の第２端末は第１可変容量コンデンサＣＶＡＲ＋の第２端末及びコンデンサＣ３に接続されており、また抵抗器Ｒ２の第２端末は第２可変容量コンデンサＣＶＡＲ−の第２端末及びコンデンサＣ４に接続している。コンデンサＣ３、Ｃ４の第１端末は周波数可変回路ＦＴの第１及び第２端末にそれぞれ接続している（即ち、ＰＭＯＳ及びＮＭＯＳトランジスタＭ１、Ｍ２のドレイン端末）。
【００４２】
第１可変容量コンデンサＣＶＡＲ＋及び第２可変容量コンデンサＣＶＡＲ−は、周波数可変電圧Ｖｔｕｎｅに従ってそれらのキャパシタンスを変化させることができ、これにより、周波数可変電圧Ｖｔｕｎｅに従ったＬＯ周波数を変化させることができる。第２可変容量コンデンサＣＶＡＲ−が、周波数可変電圧Ｖｔｕｎｅが増大する場合にそのキャパシタンスを減少させる一方、第１可変容量コンデンサＣＶＡＲ＋は、周波数可変電圧Ｖｔｕｎｅが増大する場合にそのキャパシタンスを増大させることに留意されたい。しかし、第１可変容量コンデンサＣＶＡＲ＋及び第２可変容量コンデンサＣＶＡＲ−の設計は、本開示を制限するものではない。
【００４３】
コンデンサ切換装置ＳＣのそれぞれの詳細を以下の通り図示し、またコンデンサ切換装置ＳＣの次の実装は、本開示を制限するものではない。コンデンサ切換装置ＳＣは、複数のコンデンサＣ４からＣ６及び複数の切換開閉器Ｓ１からＳ３を具備することができる。切換開閉器Ｓ１は２つのコンデンサＣ４の２つの第１端末との間で接続され、切換開閉器Ｓ２は２つのコンデンサＣ５の２つの第１端末との間で接続され、また切換開閉器Ｓ３は２つのコンデンサＣ６の２つの端末との間で接続される。上部コンデンサＣ４からＣ６の第２端末はコンデンサ切換装置ＳＣの第１端末（即ち、ＰＭＯＳトランジスタＭ１のドレイン端末）に接続しており、また下部コンデンサＣ４からＣ６の第２端末はコンデンサ切換装置ＳＣの第２端末（即ち、ＮＭＯＳトランジスタＭ２のドレイン端末）に接続されている。
【００４４】
制御信号により形成されるコードは、切換開閉器Ｓ１からＳ３の少なくとも１つを作動させる又は止めるよう使用され、これにより、コンデンサ切換装置ＳＣの等価キャパシタンスを変化させることができる。コンデンサ切換装置ＳＣの等価キャパシタンスを変化させることができる故に、変圧器帰還ＱＶＣＯ２の周波数−電圧曲線を移動させることができ、かつ同様な意味合いで、複数の周波数−電圧曲線が提供される。広い対数直線範囲を必要とはせず、コンデンサ切換装置ＳＣを変圧器帰還ＱＶＣＯ２から取り外すことができることに留意されたい。
【００４５】
第１半回路２１の誘導インダクタＬＩＮＤ並びにＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２は、ＶＣＯ（図２のＶＣＯ７１など）を形成することに留意されたい。  第１半回路２１の誘導インダクタＬＩＮＤ並びにＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２は、ＶＣＯ（図２のＶＣＯ７２など）を形成し、第２半回路２２の誘導インダクタＬＩＮＤ並びにＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２は、別のＶＣＯ（図２のＣＯ７２など）を形成し、また第１回路２１及び第２回路２２の連結コンデンサＣ１及びＣ２は、動的位相の誤差訂正回路（図２の、動的位相の誤差訂正回路７３など）を形成することに留意されたい。２つのＶＣＯによる２つの異なる信号出力を使用し、連結回路網を介して直交位相ＬＯ信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−を発生させることができる。しかし、プロセス許容範囲故に、２つのＶＣＯは、直交位相の偏移が存在して定常状態の位相誤差を形成するような不整合を有し得る。
【００４６】
高い精密性が要求される一方で、定常状態の位相誤差を訂正しなければならない。第１回路２１及び第２回路２２の連結コンデンサＣ１及びＣ２は、変圧器帰還ＱＶＣＯの連結回路網用の、動的位相の誤差訂正回路を形成する可変結合コンデンサである。連結コンデンサＣ１及びＣ２の比が変化する間、直交位相ＬＯ信号Ｉ＋、Ｑ＋（又はＩ−、Ｑ−）の位相誤差は増大又は減少する。
【００４７】
図４Ａ〜図４Ｅを参照すると、図４Ａ〜図４Ｅは、本開示の一実施形態に従った第１及び第２結合コンデンサの異なる比率での、変圧器帰還ＱＶＣＯと関連した直交位相ＬＯ信号を示す曲線図である。例えば、図４Ａでは結合コンデンサＣ１及びＣ２の比は１８．６９ＧＨｚでの運用で約１（即ち、１５７ｆＦ／１５７ｆＦ）、及び位相誤差は約０．１６８であり、図４Ｂでは結合コンデンサＣ１及びＣ２の比は１８．６９ＧＨｚでの運用で約２（即ち、３１４ｆＦ／１５７ｆＦ）、及び位相誤差は約１．５１４であり、図４Ｃでは結合コンデンサＣ１及びＣ２の比は１８．６９ＧＨｚでの運用で約１／２（即ち、１５７ｆＦ／３１４ｆＦ）、及び位相誤差は約−１．８５であり、図４Ｄでは結合コンデンサＣ１及びＣ２の比は１８．６９ＧＨｚでの運用で約４（即ち、６２８ｆＦ／３１４ｆＦ）、及び位相誤差は約４．２０６あり、図４Ｅでは結合コンデンサＣ１及びＣ２の比は１８．６９ＧＨｚでの運用で約１／４（即ち、１５７ｆＦ／６２８ｆＦ）、及び位相誤差は約−３．１９６である。したがって、結合コンデンサＣ１及びＣ２の比の調整は、２つのＶＣＯの不整合による定常状態の位相誤差を訂正することができる。
【００４８】
図５Ａ及び図５Ｂを参照すると、図５Ａは最小の運用周波数にて作動させた変圧器帰還ＱＶＣＯと関連した、位相ノイズ及び偏移周波数（又は相対周波数）との関係を示す曲線図であり、また図５Ｂは最大の運用周波数にて作動させた変圧器帰還ＱＶＣＯと関連した、位相ノイズ及び偏移周波数（又は相対周波数）との関係を示す曲線図である。
【００４９】
図５Ａでは、変圧器帰還ＱＶＣＯが最小の運用周波数で作動する場合、位相ノイズは１ＭＨｚの周波数偏移で−１１１．７５ｄＢｃ／Ｈｚ（即ち、約−１１０ｄＢｃ／Ｈｚ）であり、図５Ｂでは、変圧器帰還ＱＶＣＯが最小の運用周波数で作動する場合、位相ノイズは１ＭＨｚの周波数偏移で−１１１．０５５ｄＢｃ／Ｈｚ（即ち、約−１１０ｄＢｃ／Ｈｚ）である。
これは、従来のＱＶＣＯと比較して、図３の圧器帰還ＱＶＣＯ２の位相ノイズが減少しているということである。
【００５０】
次に、図６Ａ及び図６Ｂを参照すると、図６Ａはコンデンサ切換装置を有しない変圧器帰還ＱＶＣＯと関連した、運用周波数及び周波数可変電圧との関係を示す曲線図であり、図６Ｂは異なるコードが所与されるコンデンサ切換装置を有する変圧器帰還ＱＶＣＯと関連した、運用周波数及び周波数可変電圧との関係を示す曲線図である。
【００５１】
図６Ａでは、コンデンサ切換装置が変圧器帰還ＱＶＣＯに使用されない場合、周波数−電圧曲線を移動させることができず、また対数直線範囲は広くない。図６Ｂでは、３ビット（即ち、切換開閉器Ｓ１からＳ３用の制御信号）のコードは０００から１１１であることができ、またこのように、コード（即ち、同様な意味合いで、８種の周波数−電圧曲線を選択することができる）に従って周波数−電圧曲線を移動させることができ、かつ対数直線範囲が増大（即ち、図６Ａと比較して約４倍）する。  
【００５２】
最後に、図７を参照すると、図７は本開示の実施形態に従った、通信機器のブロック図である。通信機器５は５Ｇ移動通信にて使用可能であり、また本開示は通信機器５の用途を制限するものではない。通信機器５は、変圧器帰還ＱＶＣＯ５１、フロントエンド回路５２及びアンテナ５３を具備し、フロントエンド回路５２は変圧器帰還ＱＶＣＯ５１及びアンテナ５３に接続している。
【００５３】
変圧器帰還ＱＶＣＯ５１は、図２又は図３の変圧器帰還ＱＶＣＯ７又は２であることができ、また本開示はこれらに限定されるものではない。変圧器帰還ＱＶＣＯ５１は、直交位相ＬＯ信号Ｉ＋、Ｉ−、Ｑ＋、Ｑ−をフロントエンド回路５２に提供する。本実施形態のフロントエンド回路５２は、データ信号ＤｉｎのＲＦ信号を空中へ発生させ、かつデータ信号ＤｏｕｔのＲＦ信号をアンテナ５３を介して空中から受信するための、送受信機回路である。しかし、本開示はフロントエンド回路５２の種類を制限するものではなく、またその他の実施形態では、フロントエンド回路５２は受信機回路又は送信機回路であり得る。
【００５４】
談合では、本開示の実施形態は変圧器帰還ＱＶＣＯ及びこれを用いた通信機器を提供し、本変圧器帰還ＱＶＣＯは、直交位相ＬＯ信号を発生させるために本体−源コンデンサ連結様式を使用する。連結コンデンサは、変圧器帰還ＱＶＣＯの連結回路網故に、直交位相ＬＯ信号の位相誤差を訂正するための、動的位相の誤差訂正回路を形成することができる。
【００５５】
なお、変圧器帰還ＱＶＣＯは、変圧器帰還ＱＶＣＯの出力端末上に代わって変圧器帰還ＱＶＣＯの回路内部に設置された連結回路網を有し、これにより出力負荷が減少し、運用周波数が増大し、かつ位相ノイズが減少する。加えて、変圧器帰還ＱＶＣＯはコンデンサ切換装置を更に有することができ、これにより、変圧器帰還ＱＶＣＯの周波数−電圧曲線を移動させて対数直線範囲を増大させ、かつ異なる周波数で位相偏移を訂正することができる。
【００５６】
本開示は、ある種の実施形態を用いて記載されており、請求項に記述されている本開示の精神と範囲から逸脱することなしに、当業者によって多数の変更及び変形形態をそれに対して行うことができる。
【図１】
2019114865.tif 000003
【図２】
2019114865.tif 000004
【図３】
2019114865.tif 000005
【図４Ａ】
2019114865.tif 000006
【図４Ｂ】
2019114865.tif 000007
【図４Ｃ】
2019114865.tif 000008
【図４Ｄ】
2019114865.tif 000009
【図４Ｅ】
2019114865.tif 000010
【図５Ａ】
2019114865.tif 000011
【図５Ｂ】
2019114865.tif 000012
【図６Ａ】
2019114865.tif 000013
【図６Ｂ】
2019114865.tif 000014
【図７】
2019114865.tif 000015
【手続補正書】
【提出日】平成31年2月13日(2019.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
変圧器へ帰還された直交電圧で制御された発振器（ＱＶＣＯ）であって、
第１ＶＣＯ、
第２ＶＣＯ、及び
第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤りを第１及び第２ＶＣＯにより補正するデジタル制御信号に従って、結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを具備する、変圧器帰還直交電圧で制御され、
前記ＱＶＣＯが第１半回路及び第２半回路により形成され、前記第１及び第２半回路のそれぞれが、
第１結合コンデンサ、
第２結合コンデンサ、
誘導インダクタ、
ＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタ、及び
その第１端末が前記誘導インダクタの第１端末、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が前記誘導インダクタの第２端末、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、
前記第１及び第２半回路の前記誘導インダクタが変圧器を形成し、前記第１半回路の前記ＰＭＯＳトランジスタのボディが前記第１半回路の前記第１結合コンデンサを介して前記第２半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記第１半回路の前記ＮＭＯＳトランジスタのボディが前記第１半回路の前記第２結合コンデンサを介して前記第２半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＰＭＯＳトランジスタのボディが前記第２半回路の前記第１結合コンデンサを介して前記第１半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＮＭＯＳトランジスタのボディが前記第２半回路の前記第２結合コンデンサを介して前記第１半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記ＰＭＯＳトランジスタの前記ドレイン及び前記ＮＭＯＳトランジスタが直交位相のＬＯ信号を出力するよう使用され、かつ前記周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、
前記第１及び第２半回路の前記第１及び第２結合コンデンサが、前記動的位相の誤り訂正回路を形成するような前記動的位相の誤り訂正回路の可変結合コンデンサであり、前記第１半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが第１ＶＣＯを形成し、かつ前記第２半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが前記第２ＶＣＯを形成する、ＱＶＣＯ。
【請求項２】
前記第１半回路及び前記第２半回路のそれぞれが、
その第１端末が前記周波数可変回路の前記第１端末に接続されており、またその第２端末が前記周波数可変回路の前記第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する、請求項１に記載のＱＶＣＯ。
【請求項３】
前記第１半回路及び前記第２半回路のそれぞれが、
前記ＰＭＯＳトランジスタのソースが第１インダクタを介してシステム電圧に接続されている第１インダクタ、及び
前記ＮＭＯＳトランジスタのソースが第２インダクタを介して接地に接続されている第２インダクタ、とを更に具備する、請求項１に記載のＱＶＣＯ。
【請求項４】
前記周波数同調が、
第１及び第２の可変容量コンデンサ、
第１及び第２の抵抗器、及び
第１及び第２のコンデンサを具備し、
前記周波数可変電圧が前記第１及び第２可変容量コンデンサの第１端末に適用され、前記第１可変容量コンデンサの第２端末が前記第１抵抗器及び前記第１コンデンサの第２端末に接続されており、前記第２可変容量コンデンサの第２端末が前記第２抵抗器及び前記第２コンデンサの第２端末に接続されており、バイアス電圧が前記第１及び第２抵抗器の第１端末に適用され、また前記第１及び第２抵抗器の第１端末がそれぞれ前記ＰＭＯＳ及びＮＭＯＳトランジスタのドレインに接続されている、請求項１に記載のＱＶＣＯ。
【請求項５】
前記周波数可変電圧が増大する場合に、前記第１可変容量コンデンサのキャパシタンスが増大し、かつ前記第２可変容量コンデンサのキャパシタンスが減少する、請求項４に記載のＱＶＣＯ。
【請求項６】
前記コンデンサ切換装置が、
切替開閉器のそれぞれが２つのコンデンサの間で接続されており、前記切替開閉器と対応するコンデンサとの各セットがもう一方のセットに平行に接続されており、前記コードが前記切替開閉器の少なくとも１つを作動させる又は作動を停止させるために使用される、切替開閉器及びコンデンサを具備する、請求項２に記載のＱＶＣＯ。
【請求項７】
変圧器へ帰還された直交電圧で制御された発振器（ＱＶＣＯ）、
前記ＱＶＣＯに接続したフロントエンド回路、とを具備する通信機器であって、
前記ＱＶＣＯが
第１ＶＣＯ、
第２ＶＣＯ、及び
第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤差を第１及び第２ＶＣＯにより補正するデジタル制御信号に従って、結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを具備し、
前記ＱＶＣＯが第１半回路及び第２半回路により形成され、前記第１及び第２半回路のそれぞれが、
第１結合コンデンサ、
第２結合コンデンサ、
誘導インダクタ、
ＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタ、及び
その第１端末が前記誘導インダクタの第１端末、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が前記誘導インダクタの第２端末、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、
前記第１及び第２半回路の前記誘導インダクタが変圧器を形成し、前記第１半回路の前記ＰＭＯＳトランジスタのボディが前記第１半回路の前記第１結合コンデンサを介して前記第２半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記第１半回路の前記ＮＭＯＳトランジスタのボディが前記第１半回路の前記第２結合コンデンサを介して前記第２半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＰＭＯＳトランジスタのボディが前記第２半回路の前記第１結合コンデンサを介して前記第１半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＮＭＯＳトランジスタのボディが前記第２半回路の前記第２結合コンデンサを介して前記第１半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記ＰＭＯＳトランジスタの前記ドレイン及び前記ＮＭＯＳトランジスタが直交位相のＬＯ信号を出力するよう使用され、かつ前記周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、
前記第１及び第２半回路の前記第１及び第２結合コンデンサが、前記動的位相の誤り訂正回路を形成するような前記動的位相の誤り訂正回路の可変結合コンデンサであり、前記第１半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが第１ＶＣＯを形成し、かつ前記第２半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが前記第２ＶＣＯを形成する、通信機器。
【請求項８】
前記第１半回路及び前記第２半回路のそれぞれが、
その第１端末が前記周波数可変回路の前記第１端末に接続されており、またその第２端末が前記周波数可変回路の前記第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する、請求項７に記載の通信機器。
【手続補正書】
【提出日】平成31年4月18日(2019.4.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
変圧器へ帰還された直交電圧で制御された発振器（ＱＶＣＯ）であって、
第１ＶＣＯ、
第２ＶＣＯ、及び
第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤りを第１及び第２ＶＣＯにより補正するデジタル制御信号に従って、結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを具備する、変圧器帰還直交電圧で制御され、
前記ＱＶＣＯが第１半回路及び第２半回路により形成され、前記第１及び第２半回路のそれぞれが、
第１結合コンデンサ、
第２結合コンデンサ、
誘導インダクタ、
ＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタ、及び
その第１端末が前記誘導インダクタの第１端末、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が前記誘導インダクタの第２端末、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、
前記第１及び第２半回路の前記誘導インダクタが変圧器を形成し、前記第１半回路の前記ＰＭＯＳトランジスタのボディが前記第１半回路の前記第１結合コンデンサを介して前記第２半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記第１半回路の前記ＮＭＯＳトランジスタのボディが前記第１半回路の前記第２結合コンデンサを介して前記第２半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＰＭＯＳトランジスタのボディが前記第２半回路の前記第１結合コンデンサを介して前記第１半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＮＭＯＳトランジスタのボディが前記第２半回路の前記第２結合コンデンサを介して前記第１半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのドレインが直交位相のＬＯ信号を出力するよう使用され、かつ前記周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、
前記第１及び第２半回路の前記第１及び第２結合コンデンサが、前記動的位相の誤り訂正回路を形成するような前記動的位相の誤り訂正回路の可変結合コンデンサであり、前記第１半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが第１ＶＣＯを形成し、かつ前記第２半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが前記第２ＶＣＯを形成する、ＱＶＣＯ。
【請求項２】
前記第１半回路及び前記第２半回路のそれぞれが、
その第１端末が前記周波数可変回路の前記第１端末に接続されており、またその第２端末が前記周波数可変回路の前記第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する、請求項１に記載のＱＶＣＯ。
【請求項３】
前記第１半回路及び前記第２半回路のそれぞれが、
前記ＰＭＯＳトランジスタのソースが第１インダクタを介してシステム電圧に接続されている第１インダクタ、及び
前記ＮＭＯＳトランジスタのソースが第２インダクタを介して接地に接続されている第２インダクタ、とを更に具備する、請求項１に記載のＱＶＣＯ。
【請求項４】
前記周波数可変回路が、
第１及び第２の可変容量コンデンサ、
第１及び第２の抵抗器、及び
第１及び第２のコンデンサを具備し、
前記周波数可変電圧が前記第１及び第２の可変容量コンデンサの第１端末に適用され、前記第１の可変容量コンデンサの第２端末が前記第１の抵抗器及び前記第１のコンデンサの第２端末に接続されており、前記第２の可変容量コンデンサの第２端末が前記第２の抵抗器及び前記第２のコンデンサの第２端末に接続されており、バイアス電圧が前記第１及び第２の抵抗器の第１端末に適用され、また前記第１及び第２のコンデンサの各第１端末がそれぞれ前記ＰＭＯＳトランジスタのドレイン及びＮＭＯＳトランジスタのドレインに接続されている、請求項１に記載のＱＶＣＯ。
【請求項５】
前記周波数可変電圧が増大する場合に、前記第１の可変容量コンデンサのキャパシタンスが増大し、かつ前記第２の可変容量コンデンサのキャパシタンスが減少する、請求項４に記載のＱＶＣＯ。
【請求項６】
前記コンデンサ切換装置が、
切替開閉器のそれぞれが２つのコンデンサの間で接続されており、前記切替開閉器と対応するコンデンサとの各セットがもう一方のセットに平行に接続されており、前記コードが前記切替開閉器の少なくとも１つを作動させる又は作動を停止させるために使用される、切替開閉器及びコンデンサを具備する、請求項２に記載のＱＶＣＯ。
【請求項７】
変圧器へ帰還された直交電圧で制御された発振器（ＱＶＣＯ）、
前記ＱＶＣＯに接続したフロントエンド回路、とを具備する通信機器であって、
前記ＱＶＣＯが
第１ＶＣＯ、
第２ＶＣＯ、及び
第１及び第２ＶＣＯとの間で複数の結合コンデンサを有し、直交位相出力の局部発振（ＬＯ）信号における位相の誤差を第１及び第２ＶＣＯにより補正するデジタル制御信号に従って、結合コンデンサのキャパシタンスが変化する、動的位相の誤り訂正回路、とを具備し、
前記ＱＶＣＯが第１半回路及び第２半回路により形成され、前記第１及び第２半回路のそれぞれが、
第１結合コンデンサ、
第２結合コンデンサ、
誘導インダクタ、
ＮＭＯＳトランジスタ、
ＰＭＯＳトランジスタ、及び
その第１端末が前記誘導インダクタの第１端末、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのゲートに接続されており、かつその第２端末が前記誘導インダクタの第２端末、前記ＮＭＯＳトランジスタのドレイン及び前記ＰＭＯＳトランジスタのゲートに接続されている周波数可変回路、とを具備し、
前記第１及び第２半回路の前記誘導インダクタが変圧器を形成し、前記第１半回路の前記ＰＭＯＳトランジスタのボディが前記第１半回路の前記第１結合コンデンサを介して前記第２半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記第１半回路の前記ＮＭＯＳトランジスタのボディが前記第１半回路の前記第２結合コンデンサを介して前記第２半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＰＭＯＳトランジスタのボディが前記第２半回路の前記第１結合コンデンサを介して前記第１半回路の前記ＮＭＯＳトランジスタのソースに接続しており、前記第２半回路の前記ＮＭＯＳトランジスタのボディが前記第２半回路の前記第２結合コンデンサを介して前記第１半回路の前記ＰＭＯＳトランジスタのソースに接続しており、前記ＰＭＯＳトランジスタのドレイン及び前記ＮＭＯＳトランジスタのドレインが直交位相のＬＯ信号を出力するよう使用され、かつ前記周波数可変回路に適用される周波数可変電圧により周波数−電圧曲線に基づいてＬＯ周波数が決定され、
前記第１及び第２半回路の前記第１及び第２結合コンデンサが、前記動的位相の誤り訂正回路を形成するような前記動的位相の誤り訂正回路の可変結合コンデンサであり、前記第１半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが第１ＶＣＯを形成し、かつ前記第２半回路の前記ＮＭＯＳトランジスタ、前記ＰＭＯＳトランジスタ及び前記誘導インダクタが前記第２ＶＣＯを形成する、通信機器。
【請求項８】
前記第１半回路及び前記第２半回路のそれぞれが、
その第１端末が前記周波数可変回路の前記第１端末に接続されており、またその第２端末が前記周波数可変回路の前記第２端末に接続されており、コンデンサを切り換えるよう所与されるコードが周波数−電圧曲線を変化させるよう使用されるコンデンサ切換装置を具備する、請求項７に記載の通信機器。