(57)【要約】【課題】表示領域の周囲に設けられる額縁の領域を狭くすることができる表示装置および電子棚札を提供する。【解決手段】表示領域を複数の分割表示領域に分割し、それぞれの分割表示領域に配置されたデータ線は、一端同士または他端同士で対応するデータ線接続配線を介して数珠つなぎに接続され、最端の１つの分割表示領域に配置されたデータ線のデータ線接続配線と接続されていない方の一端は、画素にデータを出力する第１のドライバ回路の対応する第１の出力接続電極と、対応するデータ線ピッチ変換配線を介して接続され、走査線は、画素を駆動する第２のドライバ回路の対応する第２の出力接続電極と、対応する走査線ピッチ変換配線を介して接続され、交差するデータ線との交点に対応する画素の薄膜トランジスタが形成され、薄膜トランジスタのソース電極は、対応するデータ線に接続され、薄膜トランジスタのゲート電極は、対応する走査線に接続される。【選択図】図１
2019124787.tif 000002
【特許請求の範囲】
【請求項１】
表示領域に、薄膜トランジスタと前記薄膜トランジスタのドレイン電極が接続された画素電極とを具備する画素が、複数のデータ線と、前記データ線と直交する複数の走査線とのそれぞれが交差する位置に、前記データ線と前記走査線とのそれぞれに沿って行列状に複数形成された第１の基板と、第２の基板に形成された対向電極と前記画素電極との間に配置される電気泳動媒体と、を備えた表示装置であって、
前記表示領域を複数の分割表示領域に分割し、
それぞれの前記分割表示領域に配置されたそれぞれの前記データ線は、
一端同士または他端同士で対応するデータ線接続配線を介して数珠つなぎに接続され、
最端の１つの前記分割表示領域に配置されたそれぞれの前記データ線の前記データ線接続配線と接続されていない方のそれぞれの一端は、
前記画素にデータを出力する第１のドライバ回路の対応する第１の出力接続電極と、対応するデータ線ピッチ変換配線を介して接続され、
それぞれの前記走査線は、
前記画素を駆動する第２のドライバ回路の対応する第２の出力接続電極と、対応する走査線ピッチ変換配線を介して接続され、それぞれの前記データ線と交差し、該走査線と対応する前記データ線との交点に対応し、前記画素の前記薄膜トランジスタが形成され、
それぞれの前記薄膜トランジスタのソース電極は、
対応する前記データ線に接続され、
それぞれの前記薄膜トランジスタのゲート電極は、
対応する前記走査線に接続される、
ことを特徴とする表示装置。
【請求項２】
前記データ線と、前記データ線接続配線と、前記データ線ピッチ変換配線とのそれぞれは、
前記第１の基板上の同一の層に形成され、
それぞれの前記データ線接続配線の少なくとも一部の配線は、
前記第１の基板上の前記表示領域の外に配置される、
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
それぞれの前記走査線は、
少なくとも前記表示領域内に配置される部分が前記データ線と同じ層に形成されている対応する走査線接続配線をさらに介して、対応する前記第２の出力接続電極と接続される、
ことを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
それぞれの前記走査線接続配線は、
一端が、前記第２の出力接続電極と接続されていない方の対応する前記走査線ピッチ変換配線の一端と接続され、他端側の少なくとも前記表示領域内に配置される部分は、前記データ線と同じ方向に延びるように配置され、
それぞれの前記走査線は、
前記第１の基板上の前記走査線接続配線と異なる層に形成され、
対応する前記走査線接続配線の前記他端との交点の位置に形成された層間接続部によって、対応する前記走査線接続配線と接続される、
ことを特徴とする請求項３に記載の表示装置。
【請求項５】
それぞれの前記データ線は、
複数の前記走査線と交差し、
それぞれの前記画素の前記薄膜トランジスタは、
隣接する２本の前記走査線の間の位置に形成され、
それぞれの前記画素の領域には、
対応する前記走査線と、隣接する前記分割表示領域に配置される他の前記画素に対応する前記走査線との２本の前記走査線が配置され、
それぞれの前記画素の前記薄膜トランジスタは、
当該画素が対応する前記走査線と対応する前記データ線との交点に対応して形成される、
ことを特徴とする請求項１から請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記第１の基板および前記第２の基板のそれぞれは、
可撓性を有し、
少なくとも前記第２の基板側の形状を曲げられた形状にする、
ことを特徴とする請求項１から請求項５のいずれか１項に記載の表示装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の表示装置、
を備える、
ことを特徴とする電子棚札。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および電子棚札に関する。
【背景技術】
【０００２】
例えば、スーパーマーケットやコンビニエンスストアなどの販売店では、商品陳列棚に商品を陳列し、商品名や価格などの商品に関する情報を記載した棚札を商品陳列棚に貼り付けている。このような棚札としては、従来から、商品の情報が印刷した紙の媒体が利用されていた。そして、近年では、棚札の電子化が進み、例えば、電気泳動表示装置などの表示装置に商品に関する情報を表示させる電子棚札も実用化されている。
【０００３】
電気泳動表示装置（以下、単に「表示装置」という）では、情報を表示させるための画素が２次元のマトリクス状に複数配置されている。そして、表示装置では、表示領域に対して垂直方向に、画素にデータを入力するためのデータ線が配置されている。また、表示装置では、表示領域に対して水平方向、つまり、データ線に直交するように、データ線によって入力されたデータを画素に記憶させるための走査信号を供給する走査線が配置されている。このような構成によって、表示装置では、データ線と走査線とが交差する位置に配置された画素にデータが記憶され、記憶されたデータに応じた表示を行う。表示装置では、データ線と走査線とのそれぞれを駆動するためのドライバＩＣなどの駆動回路、つまり、それぞれの画素を駆動するための回路要素や、ドライバＩＣと画素または外部とを接続するための端子や配線などが、表示領域の周囲に配置されている。このため、表示装置では、表示領域の周囲に、画素以外の周辺回路が配置される額縁にあたる領域が設けられることになる。
【０００４】
図１３は、従来の表示装置における基板構成の一例を示した図である。図１３には、アクティブマトリックス構造の電気泳動表示装置である従来の表示装置５００における基板構成の一例を示している。図１３に示したように、表示装置５００では、フレキシブルなシート状またはガラスのような剛性の板状のアクティブマトリクス基板１上に形成（配置）される表示領域２０の上に、電気泳動部２が配置されている。
【０００５】
そして、図１３に示したように、電気泳動部２の下側の表示領域２０には、複数本のデータ線Ｘが配置され、データ線Ｘに対して直交するように複数本の走査線Ｙが配置されている。図１３には、ｍ本（ｍ＝自然数）のデータ線Ｘ（１）〜データ線Ｘ（ｍ）が配置され、ｎ本（ｎ＝２以上の偶数）の走査線Ｙ（１）〜走査線Ｙ（ｎ）が、データ線Ｘ（１）〜データ線Ｘ（ｍ）に対して直交するように配置されている表示領域２０の一例を示している。また、図１３に示したように、電気泳動部２の下側の表示領域２０には、信号線Ｘと走査線Ｙとが交差する位置に、信号線Ｘと走査線Ｙとのそれぞれに沿ってマトリクス状になるように、複数の画素Ｐが配置されている。図１３においては、表示領域２０に配置されたそれぞれの画素Ｐとして、画素Ｐを構成する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を示している。
【０００６】
ここで、データ線Ｘの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置されているデータ線Ｘの番号を、図１３の右側から順に示している。また、走査線Ｙの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置されている走査線Ｙの番号を、図１３の上側から順に示している。なお、以下の説明においては、データ線Ｘのそれぞれが延びる列方向を垂直方向といい、走査線Ｙのそれぞれが延びる行方向を水平方向という。
【０００７】
また、画素Ｐの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置された画素Ｐのデータ番号と走査番号とを表している。より具体的には、画素Ｐの符号の後に表す“（）：括弧”内の最初の数字および記号は、画素Ｐが接続しているデータ線Ｘのデータ番号を表し、最後の数字および記号は、画素Ｐが接続している走査線Ｙの走査番号を表している。つまり、画素Ｐ（ｉ，ｊ）は、データ線Ｘ（ｉ）、走査線Ｙ（ｊ）に接続されている画素Ｐであることを表している。ここで、「ｉ」は、１以上ｍ以下の自然数であり、「ｊ」は、１以上ｎ以下の自然数である。
【０００８】
図１３に示した表示装置５００において、表示領域２０に配置された１本のデータ線Ｘに着目すると、奇数行目の走査線Ｙに接続される画素Ｐがデータ線Ｘの右側の列に配置され、偶数行目の走査線Ｙに接続される画素Ｐがデータ線Ｘの左側の列に配置されている。このような画素Ｐの配置によって、従来の表示装置５００では、表示領域２０に配置された画素Ｐのそれぞれの列ごとにデータ線Ｘを配置する場合に比べて、表示領域２０に配置するデータ線Ｘの数が画素Ｐの列数よりも少なくなっている。つまり、表示装置５００における表示領域２０では、１本のデータ線Ｘが２列分の画素Ｐに対応する構成となっていることにより、表示領域２０内に配置するデータ線Ｘの数が画素Ｐの列数ｍの半分になっている。なお、図１３に示したように、表示装置５００における表示領域２０では、それぞれの画素Ｐが、走査線Ｙのそれぞれに対して１本ごとに配置されている。このため、図１３に示した従来の表示装置５００では、表示領域２０内に配置する走査線Ｙの数が、表示領域２０に配置された画素Ｐの行数ｎに対して２倍になっている。
【０００９】
また、図１３に示した表示装置５００では、電気泳動部２の下側の表示領域２０において、それぞれのデータ線Ｘ（ｉ）が、画素Ｐ（ｉ，１）〜画素Ｐ（ｉ，ｎ）のそれぞれに接続されている。そして、表示装置５００では、それぞれのデータ線Ｘ（ｉ）が、アクティブマトリクス基板１において表示領域２０の外側の領域（図１３では、電気泳動部２の下方のピッチ変換領域４０）に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続されている。また、図１３に示した表示装置５００では、電気泳動部２の下側の表示領域２０において、それぞれの走査線Ｙ（ｊ）が、画素Ｐ（１，ｊ）〜画素Ｐ（ｍ，ｊ）のそれぞれに接続されている。そして、表示装置５００では、それぞれの走査線Ｙが、表示領域２０の外側の領域（図１３では、表示領域２０の右側の配線接続領域３０）に配置された対応する走査線接続配線３１、およびピッチ変換領域４０に配置された対応する走査線ピッチ変換配線３２を介して、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。
【００１０】
なお、図１３に示した表示装置５００において、データ線Ｘによって画素Ｐに入力するデータの信号電圧を供給するためのソースドライバＩＣ４は、ソースドライバＩＣ出力接続電極４ｅと入力電極１２ｅとの間に配置されている。また、表示装置５００において、走査線Ｙによって画素Ｐに入力されたデータを記憶させるための走査信号を供給するゲートドライバＩＣ３は、ゲートドライバＩＣ出力接続電極３ｅと入力電極１２ｅとの間に配置されている。それぞれのドライバＩＣ（ソースドライバＩＣ４およびゲートドライバＩＣ３）の入力電極１２ｅは、入力信号線１２によって外部接続電極１１に接続されている。
【００１１】
図１３に示した従来の表示装置５００では、表示装置５００の外部に備えた外部駆動回路から出力されたデータや駆動信号などの種々の信号が、外部接続電極１１に入力される。そして、図１３に示した表示装置５００では、外部駆動回路から出力された信号が、外部接続電極１１、入力信号線１２、および入力電極１２ｅを通って、それぞれのドライバＩＣに伝達される。これにより、表示装置５００では、それぞれのドライバＩＣが、伝達された信号に応じたデータや走査信号を画素Ｐに供給することによって、画素Ｐがデータを記憶し、電気泳動部２が画素Ｐに記憶されたデータに応じた表示を行う。
【００１２】
なお、上述したように、図１３においては、電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐを構成する薄膜トランジスタを示したが、それぞれの画素Ｐには、ソースドライバＩＣ４から出力されたデータを、ゲートドライバＩＣ３から出力された走査信号に応じて記憶して表示させるための構成要素が含まれている。図１４は、従来の表示装置５００において表示領域２０に配置された画素Ｐの構造の一例を模式的に示した図である。図１４には、隣接する２本の走査線Ｙ（走査線Ｙ（ｊ）および走査線Ｙ（ｊ＋１））の間に配置された、同じ１本のデータ線Ｘ（ｉ）に接続する２つの画素Ｐ、つまり、２列分の画素Ｐの構造の一例を示している。
【００１３】
図１４に示したように、それぞれの画素Ｐは、図１３に示した薄膜トランジスタである薄膜トランジスタ６と、容量電極６ｃと、画素電極８とを含んで構成される。なお、図１４には、データ線Ｘ（ｉ）、走査線Ｙ（ｊ）、および走査線Ｙ（ｊ＋１）を併せて示している。薄膜トランジスタ６は、半導体層６ｎと、ソース電極６ｓと、ドレイン電極６ｄと、ゲート電極６ｇとを含んで構成されている。
【００１４】
薄膜トランジスタ６においてソース電極６ｓは、対応するデータ線Ｘ（ｉ）に接続され、対応するソースドライバＩＣ出力接続電極４ｅにソースドライバＩＣ４が出力したデータの信号電圧が供給される。また、薄膜トランジスタ６においてドレイン電極６ｄは、コンタクトホール９を用いて画素電極８に接続されている。また、薄膜トランジスタ６においてゲート電極６ｇは、対応する走査線Ｙに接続されている。より具体的には、図１４に示したように、画素Ｐ（ｉ，ｊ）を構成する薄膜トランジスタ６のゲート電極６ｇは、走査線Ｙ（ｊ）に接続され、画素Ｐ（ｉ，ｊ＋１）を構成する薄膜トランジスタ６のゲート電極６ｇは、走査線Ｙ（ｊ＋１）に接続されている。そして、薄膜トランジスタ６においてそれぞれのゲート電極６ｇには、それぞれ接続された走査線Ｙによって、対応するゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３が出力した走査信号が供給される。また、画素Ｐにおいて容量電極６ｃは、容量配線１０に接続された外部接続電極１１（不図示）を介して、表示装置５００の外部に備えた外部駆動回路に構成されている容量電圧発生部に接続されている。
【００１５】
ここで、画素Ｐの駆動方法について説明する。ソースドライバＩＣ４は、外部駆動回路から外部接続電極１１に入力されたデータが、入力信号線１２を介して入力電極１２ｅに伝達（入力）されると、入力電極１２ｅに入力されたデータに応じた信号電圧を、対応するソースドライバＩＣ出力接続電極４ｅに出力し、データ線Ｘによって画素Ｐを構成する薄膜トランジスタ６のソース電極６ｓに供給する。なお、図１４に示した画素Ｐの構造では、ソースドライバＩＣ４がデータ線Ｘ（ｉ）に供給したデータの信号電圧が、画素Ｐ（ｉ，ｊ）を構成する薄膜トランジスタ６のソース電極６ｓと、画素Ｐ（ｉ，ｊ＋１）を構成する薄膜トランジスタ６のソース電極６ｓとのそれぞれに供給される。このため、ソースドライバＩＣ４は、ゲートドライバＩＣ３がそれぞれの走査線Ｙに走査信号を供給するタイミングに同期して、画素Ｐ（ｉ，ｊ）に記憶させるデータまたは画素Ｐ（ｉ，ｊ＋１）に記憶させるデータのいずれか一方のデータに応じた信号電圧を、データ線Ｘ（ｉ）に供給する。つまり、ソースドライバＩＣ４は、それぞれの画素Ｐ（ｉ，ｊ）に記憶させるデータを、走査線Ｙごとに順次供給する。
【００１６】
より具体的には、画素Ｐ（ｉ，ｊ）にデータを記憶させる場合、ソースドライバＩＣ４は、ゲートドライバＩＣ３が走査線Ｙ（ｊ）に走査信号を供給して、画素Ｐ（ｉ，ｊ）を構成する薄膜トランジスタ６がオン状態になっているタイミングに合わせて、画素Ｐ（ｉ，ｊ）に記憶させるデータの信号電圧をデータ線Ｘ（ｉ）に供給する。一方、画素Ｐ（ｉ，ｊ＋１）にデータを記憶させる場合、ソースドライバＩＣ４は、ゲートドライバＩＣ３が走査線Ｙ（ｊ＋１）に走査信号を供給して、画素Ｐ（ｉ，ｊ＋１）を構成する薄膜トランジスタ６がオン状態になっているタイミングに合わせて、画素Ｐ（ｉ，ｊ＋１）に記憶させるデータの信号電圧をデータ線Ｘ（ｉ）に供給する。
【００１７】
これにより、それぞれの画素Ｐでは、薄膜トランジスタ６がオン状態になっているときにデータ線Ｘに供給されたデータの信号電圧を、容量電極６ｃと、ゲート絶縁膜（不図示）と、ドレイン電極６ｄとによって構成される容量に保持する。それぞれの画素Ｐに構成された容量に保持されたデータの信号電圧は、予め定めた一定の期間（例えば、数フレーム周期の期間）の間保持される。つまり、それぞれの画素Ｐは、ソースドライバＩＣ４がデータ線Ｘに出力したデータを、次にデータの書き換えを行う（更新する）までの間記憶し、電気泳動部２の表示状態を書き換えて維持する。
【００１８】
ここで、図１３に示した従来の表示装置５００の構造について説明する。図１５は、従来の表示装置５００における基板（アクティブマトリクス基板１）の断面の一例を模式的に示した断面図である。図１５には、図１３に示した表示装置５００の構成の一例において、一点鎖線Ｄ−Ｄで示した部分（Ｄ−Ｄ断面）のアクティブマトリクス基板１の断面図を示している。なお、図１５に示したアクティブマトリクス基板１のＤ−Ｄ断面における表示領域２０内の断面は、図１４に示した画素Ｐの構造の一例において一点鎖線Ｄ−Ｄで示した部分の断面を示している。
【００１９】
図１５に示したように、電気泳動部２は、最外殻から順に、透明可塑性基板２ａ、透明電極２ｂ、および電気泳動媒体２ｃが積層され、電気泳動媒体２ｃにおいて透明電極２ｂが積層された側の面とは反対側の面に、導電性を有する接着剤２ｄが塗布されている。そして、電気泳動部２は、接着剤２ｄを介して、アクティブマトリクス基板１の表示領域２０に形成された画素電極８と接続されている。
【００２０】
透明可塑性基板２ａは、ポリエチレンテレフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ：ＰＥＴ）などからなる保護基板である。また、透明電極２ｂは、画素Ｐに備えた画素電極８に対向する、電気泳動部２における共通電極（対向電極）である。また、電気泳動媒体２ｃは、透明電極２ｂと画素電極８との間の電位差に応じて内部の粒子が電気泳動する表示媒体である。このような構成によって、電気泳動部２は、透明電極２ｂと、アクティブマトリクス基板１の表示領域２０に配置されたそれぞれの画素Ｐに構成された容量が保持しているデータの信号電圧との間の電位差に応じた表示を行う。
【００２１】
また、上述したように、アクティブマトリクス基板１上には、電気泳動部２が接続される表示領域２０に、画素Ｐ、データ線Ｘ、および走査線Ｙが形成され、電気泳動部２が接続されない領域、つまり、表示領域２０の外側の領域に、データ線ピッチ変換配線４２、ソースドライバＩＣ４、走査線接続配線３１、走査線ピッチ変換配線３２、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が形成（配置）される。
【００２２】
図１５には、アクティブマトリクス基板１上に形成された画素Ｐに接続される容量配線１０と走査線Ｙ（走査線Ｙ（ｊ）および走査線Ｙ（ｊ＋１）など）とがゲート絶縁膜５によって覆われ、ゲート絶縁膜５の上側にデータ線Ｘ（ｉ）およびデータ線ピッチ変換配線４２が形成（配置）されている状態を示している。また、図１５には、ゲート絶縁膜５の上側に形成されたデータ線Ｘ（ｉ）およびデータ線ピッチ変換配線４２が、薄膜トランジスタ６を構成するドレイン電極６ｄの領域内のコンタクトホール９の位置に開口部を有する層間絶縁膜７によって覆われて、層間絶縁膜７の上側の開口部の位置に画素電極８が形成（配置）されている状態を示している。また、図１５には、アクティブマトリクス基板１上に、ソースドライバＩＣ出力接続電極４ｅおよび入力電極１２ｅに合わせてソースドライバＩＣ４が配置されている状態を示している。
【００２３】
このような構成および構造によって、従来の表示装置５００は実現されていた。なお、表示装置５００においては、表示領域２０の外側（周囲）の領域が、表示装置５００の額縁にあたる領域である。より具体的には、表示装置５００において、データ線ピッチ変換配線４２および走査線ピッチ変換配線３２が配置されるピッチ変換領域４０と、走査線接続配線３１が配置される配線接続領域３０と、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域とのそれぞれの領域が、表示装置５００における額縁の領域である。なお、図１３に示した従来の表示装置５００の構成においては配線や回路要素を配置していないが、表示領域２０の上側および左側の領域も、従来の表示装置において額縁の領域となり得る。
【００２４】
なお、従来の表示装置の構成は、図１３〜図１５に示した表示装置５００と同様な構成以外にも、例えば、特許文献１に開示されたような構成もある。特許文献１に開示された表示装置の構成では、表示領域に配置された１本の走査線が、２行分の画素に対応する構成となっている。より具体的には、特許文献１に開示された表示装置の構成では、表示領域内の１本の走査線に着目すると、奇数列目のデータ線に接続される画素が走査線の下側の行に配置され、偶数列目のデータ線に接続される画素が走査線の上側の行に配置されている。このような画素の配置によって、特許文献１に開示された表示装置では、表示領域に配置された画素のそれぞれの行ごとに走査線を配置する場合に比べて、表示領域に配置する走査線Ｙの数が画素の行数よりも少なくなっている。つまり、特許文献１に開示された表示装置では、表示装置５００とは逆に、表示領域内に配置する走査線の数が画素の行数の半分になっている。ただし、特許文献１に開示された表示装置では、表示領域内に、走査線の上側の行に配置されている画素に対応するデータ線と、走査線の下側の行に配置されている画素に対応するデータ線とが配置されるため、表示装置５００とは逆に、データ線の数が、表示領域に配置された画素の行数に対して２倍になっている。そして、特許文献１に開示された表示装置においても、表示領域の外側（周囲）の領域が、特許文献１に開示された表示装置の額縁にあたる領域である。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開２００７−０８６５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
ところで、表示装置においては、額縁にあたる領域を狭くすることが望まれている。つまり、表示装置における狭額縁化が望まれている。しかしながら、一般的な表示装置においては、ドライバＩＣに配置された接続電極の間隔（ピッチ）を、表示領域に配置されるデータ線または走査線のピッチに合わせるために必要となる領域の大きさが、表示装置において額縁にあたる領域の大きさ（幅）に影響する。
【００２７】
例えば、図１３に示した従来の表示装置５００の構成においては、ピッチ変換領域４０の垂直方向の距離（長さ）、または配線接続領域３０の水平方向の距離（長さ）が、額縁にあたる領域の幅が大きくなる要因となっている。これは、特許文献１に開示された表示装置においても、同様である。
【００２８】
なお、表示装置５００においては、配線接続領域３０には走査線Ｙに接続される走査線接続配線３１のみが配置されており、ゲートドライバＩＣ３に配置されたゲートドライバＩＣ出力接続電極３ｅの数は少ない。このため、表示装置５００においては、ゲートドライバＩＣ出力接続電極３ｅのピッチを配線接続領域３０に配置された走査線接続配線３１のピッチに変換するために広げる走査線ピッチ変換配線３２の距離（幅）、つまり、ピッチ変換領域４０の水平方向の距離（長さ）は、ある程度は短くすることができると考えられる。従って、表示装置５００においては、垂直方向の額縁の幅を狭くすることができると考えられる。
【００２９】
しかし、表示装置５００においては、ソースドライバＩＣ４に配置されたソースドライバＩＣ出力接続電極４ｅのピッチを表示領域２０に配置されたデータ線Ｘのピッチに変換するために広げるデータ線ピッチ変換配線４２におけるデータ線Ｘ側の距離（幅）、つまり、ピッチ変換領域４０の垂直方向の距離（長さ）は、表示領域２０に配置されているデータ線Ｘの本数ｍに応じて長くする必要がある。このため、表示装置５００においては、容易に水平方向の額縁の幅を狭くすることができない。
【００３０】
本発明は、上記の課題に基づいてなされたものであり、表示領域の周囲に設けられる額縁の領域を狭くすることができる表示装置および電子棚札を提供することを目的としている。
【課題を解決するための手段】
【００３１】
上記の課題を解決するため、本発明の表示装置は、表示領域に、薄膜トランジスタと前記薄膜トランジスタのドレイン電極が接続された画素電極とを具備する画素が、複数のデータ線と、前記データ線と直交する複数の走査線とのそれぞれが交差する位置に、前記データ線と前記走査線とのそれぞれに沿って行列状に複数形成された第１の基板と、第２の基板に形成された対向電極と前記画素電極との間に配置される電気泳動媒体と、を備えた表示装置であって、前記表示領域を複数の分割表示領域に分割し、それぞれの前記分割表示領域に配置されたそれぞれの前記データ線は、一端同士または他端同士で対応するデータ線接続配線を介して数珠つなぎに接続され、最端の１つの前記分割表示領域に配置されたそれぞれの前記データ線の前記データ線接続配線と接続されていない方のそれぞれの一端は、前記画素にデータを出力する第１のドライバ回路の対応する第１の出力接続電極と、対応するデータ線ピッチ変換配線を介して接続され、それぞれの前記走査線は、前記画素を駆動する第２のドライバ回路の対応する第２の出力接続電極と、対応する走査線ピッチ変換配線を介して接続され、それぞれの前記データ線と交差し、該走査線と対応する前記データ線との交点に対応し、前記画素の前記薄膜トランジスタが形成され、それぞれの前記薄膜トランジスタのソース電極は、対応する前記データ線に接続され、それぞれの前記薄膜トランジスタのゲート電極は、対応する前記走査線に接続される、ことを特徴とする。
【００３２】
また、本発明の表示装置における前記データ線と、前記データ線接続配線と、前記データ線ピッチ変換配線とのそれぞれは、前記第１の基板上の同一の層に形成され、それぞれの前記データ線接続配線の少なくとも一部の配線は、前記第１の基板上の前記表示領域の外に配置される、ことを特徴とする。
【００３３】
また、本発明の表示装置におけるそれぞれの前記走査線は、少なくとも前記表示領域内に配置される部分が前記データ線と同じ層に形成されている対応する走査線接続配線をさらに介して、対応する前記第２の出力接続電極と接続される、ことを特徴とする。
【００３４】
また、本発明の表示装置におけるそれぞれの前記走査線接続配線は、一端が、前記第２の出力接続電極と接続されていない方の対応する前記走査線ピッチ変換配線の一端と接続され、他端側の少なくとも前記表示領域内に配置される部分は、前記データ線と同じ方向に延びるように配置され、それぞれの前記走査線は、前記第１の基板上の前記走査線接続配線と異なる層に形成され、対応する前記走査線接続配線の前記他端との交点の位置に形成された層間接続部によって、対応する前記走査線接続配線と接続される、ことを特徴とする。
【００３５】
また、本発明の表示装置におけるそれぞれの前記データ線は、複数の前記走査線と交差し、それぞれの前記画素の前記薄膜トランジスタは、隣接する２本の前記走査線の間の位置に形成され、それぞれの前記画素の領域には、対応する前記走査線と、隣接する前記分割表示領域に配置される他の前記画素に対応する前記走査線との２本の前記走査線が配置され、それぞれの前記画素の前記薄膜トランジスタは、当該画素が対応する前記走査線と対応する前記データ線との交点に対応して形成される、ことを特徴とする。
【００３６】
また、本発明の表示装置における前記第１の基板および前記第２の基板のそれぞれは、可撓性を有し、少なくとも前記第２の基板側の形状を曲げられた形状にする、ことを特徴とする。
【００３７】
また、本発明の電子棚札は、上記本発明の表示装置、を備える、ことを特徴とする。
【発明の効果】
【００３８】
本発明によれば、表示領域の周囲に設けられる額縁の領域を狭くすることができる表示装置および電子棚札を提供することができるという効果が得られる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態の表示装置における基板構成の一例を示した図である。
【図２】本発明の第１の実施形態の表示装置において表示領域に配置された画素の等価回路を示した回路図である。
【図３】本発明の第１の実施形態の表示装置において表示領域に配置された画素の構造の一例を模式的に示した図である。
【図４】本発明の第１の実施形態の表示装置における基板の断面の一例を模式的に示した断面図である。
【図５】本発明の第１の実施形態の表示装置におけるデータ線ピッチ変換配線の一例を模式的に示した図である。
【図６】本発明の第２の実施形態の表示装置における基板構成の一例を示した図である。
【図７】本発明の第２の実施形態の表示装置において表示領域に配置された画素の構造の一例を模式的に示した図である。
【図８】本発明の第２の実施形態の表示装置における基板の断面の一例を模式的に示した断面図である。
【図９】本発明の第３の実施形態の表示装置における基板構成の一例を示した図である。
【図１０】本発明の第３の実施形態の表示装置において表示領域に配置された画素の構造の一例を模式的に示した図である。
【図１１】本発明の第３の実施形態の表示装置における基板の断面の一例を模式的に示した断面図である。
【図１２】本発明の表示装置を適用した電子棚札の一例を示した図である。
【図１３】従来の表示装置における基板構成の一例を示した図である。
【図１４】従来の表示装置において表示領域に配置された画素の構造の一例を模式的に示した図である。
【図１５】従来の表示装置における基板の断面の一例を模式的に示した断面図である。
【発明を実施するための形態】
【００４０】
＜第１の実施形態＞
以下、本発明の実施形態について、図面を参照して説明する。本発明の第１の実施形態の表示装置は、１本のデータ線が２列分の画素に対応する、アクティブマトリックス構造の電気泳動表示装置である。
【００４１】
図１は、本発明の第１の実施形態の表示装置における基板構成の一例を示した図である。図１に示した第１の実施形態の表示装置１００は、フレキシブルな（可撓性を持った）シート状またはガラスのような剛性の板状のアクティブマトリクス基板１上に形成（配置）される表示領域２０の上に、電気泳動部２を配置している。
【００４２】
そして、図１に示したように、表示装置１００では、電気泳動部２の下側の表示領域２０に、複数本のデータ線Ｘを配置し、データ線Ｘに対して直交するように複数本の走査線Ｙを配置している。図１に示した表示装置１００では、電気泳動部２の下側の表示領域２０に、ｍ本（ｍ＝２以上の偶数）のデータ線Ｘ（１）〜データ線Ｘ（ｍ）を配置し、データ線Ｘ（１）〜データ線Ｘ（ｍ）に対して直交するようにｎ本（ｎ＝２以上の偶数）の走査線Ｙ（１）〜走査線Ｙ（ｎ）を配置している。また、図１に示したように、表示装置１００では、電気泳動部２の下側の表示領域２０に配置された信号線Ｘと走査線Ｙとが交差する位置に、信号線Ｘと走査線Ｙとのそれぞれに沿ってマトリクス状（行列状）になるように、複数の画素Ｐを配置している。表示装置１００では、表示領域２０においてデータ線Ｘと走査線Ｙとでマトリクス状に区画されたそれぞれの領域に、画素Ｐを配置する。図１に示した表示装置１００では、ｍ列（ｎ／２）行に画素Ｐを配置している。なお、図１においては、表示領域２０に配置されたそれぞれの画素Ｐとして、画素Ｐを構成する薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を示している。
【００４３】
ここで、データ線Ｘの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置されているデータ線Ｘのデータ番号を表している。また、走査線Ｙの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０に配置されている走査線Ｙの走査番号を表している。なお、以下の説明においては、データ線Ｘのそれぞれが延びる列方向を垂直方向といい、走査線Ｙのそれぞれが延びる行方向を水平方向という。
【００４４】
また、画素Ｐの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置された画素Ｐのデータ番号と走査番号とを表している。より具体的には、画素Ｐの符号の後に表す“（）：括弧”内の最初の数字および記号は、画素Ｐが接続しているデータ線Ｘのデータ番号を表し、最後の数字および記号は、画素Ｐが接続している走査線Ｙの走査番号を表している。つまり、画素Ｐ（ｉ，ｊ）は、データ線Ｘ（ｉ）、走査線Ｙ（ｊ）に接続されている画素Ｐであることを表している。ここで、「ｉ」は、１以上ｍ以下の自然数であり、「ｊ」は、１以上ｎ以下の自然数である。
【００４５】
表示装置１００では、図１に示したように、電気泳動部２の下側の表示領域２０を、左右の２つの領域に分割している。このため、表示装置１００では、表示領域２０の右側の領域と左側の領域とのそれぞれに、（ｍ／２）本のデータ線Ｘと、（ｎ／２）本の走査線Ｙと、（ｍ／２）列（ｎ／２）行の画素Ｐの画素群とがそれぞれ配置されている。なお、表示装置１００では、データ線Ｘ、走査線Ｙ、および画素Ｐの全てを区別して表すため、データ線Ｘ、走査線Ｙ、および画素Ｐのそれぞれを、排他的なデータ番号および走査番号で表している。
【００４６】
より具体的には、表示装置１００において、表示領域２０の右側の領域内に配置されているデータ線Ｘのデータ番号を、図１の右側から順に「１」〜「ｍ／２」とし、表示領域２０の左側の領域内に配置されているデータ線Ｘのデータ番号を、図１の右側から順に「ｍ／２＋１」〜「ｍ」としている。また、表示装置１００において、表示領域２０の右側の領域内に配置されている走査線Ｙの走査番号を、図１の上側から順に「１」〜「ｎ／２」とし、表示領域２０の左側の領域内に配置されている走査線Ｙの走査番号を、図１の上側から順に「ｎ／２＋１」〜「ｎ」としている。これにより、表示装置１００では、表示領域２０の右側の領域に、画素Ｐ（１，１）〜画素Ｐ（ｍ／２，ｎ／２）が配置され、表示領域２０の左側の領域に、画素Ｐ（ｍ／２＋１，ｎ／２＋１）〜画素Ｐ（ｍ，ｎ）が配置されることになる。
【００４７】
図１に示したように、表示装置１００では、ｉが１≦ｉ≦ｍ／２のとき、電気泳動部２の下側の表示領域２０の右側の領域において、それぞれのデータ線Ｘ（ｉ）が、画素Ｐ（ｉ，１）〜画素Ｐ（ｉ，ｎ／２）のそれぞれに接続されている。そして、表示装置１００では、それぞれのデータ線Ｘ（ｉ）が、アクティブマトリクス基板１において表示領域２０の外側の領域（図１では、電気泳動部２の下方のピッチ変換領域４０）に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続されている。一方、図１に示したように、表示装置１００では、ｉがｍ／２＋１≦ｉ≦ｍのとき、電気泳動部２の下側の表示領域２０の左側の領域において、それぞれのデータ線Ｘ（ｉ）が、画素Ｐ（ｉ，ｎ／２＋１）〜画素Ｐ（ｉ，ｎ）のそれぞれに接続されている。そして、表示装置１００では、それぞれのデータ線Ｘ（ｉ）が、表示領域２０の外側の領域（図１では、表示領域２０の上側の配線接続領域３０）に配置された対応するデータ線接続配線４１を介して、表示領域２０の右側の領域に配置された対応するデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）のいずれかと接続されている。これにより、それぞれのデータ線Ｘ（ｉ）は、表示領域２０の右側の領域に配置された対応するデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）およびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続される。つまり、表示装置１００では、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）は、データ線接続配線４１によって折り返されて、表示領域２０の右側の領域に配置されたデータ線Ｘ（ｍ−ｉ＋１）と接続され、データ線Ｘ（ｍ−ｉ＋１）およびデータ線ピッチ変換配線４２を介して、対応するソースドライバＩＣ出力接続電極４ｅに接続される。このようにして、表示装置１００では、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）と、表示領域２０の右側の領域に配置されたデータ線Ｘ（ｍ−ｉ＋１）とがデータ線接続配線４１を介して接続される。この構成により、表示装置１００では、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）と、表示領域２０の右側の領域に配置されたデータ線Ｘ（ｍ−ｉ＋１）とを１本のデータ線Ｘとしてみた場合に、それぞれのデータ線Ｘが２列分の画素Ｐに対応する構成となっている。
【００４８】
なお、表示装置１００では、表示領域２０に配置されたデータ線Ｘ、配線接続領域３０に配置されたデータ線接続配線４１、およびピッチ変換領域４０に配置されたデータ線ピッチ変換配線４２を、アクティブマトリクス基板１上の同一の層に形成する。これにより、表示装置１００では、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）がソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続されるまでの経路中に、ビア（Ｖｉａ）ホールなどを形成する必要がなくなり、データ線Ｘ（ｉ）の配線抵抗が高抵抗になってしまうのを抑えることができる。
【００４９】
また、図１に示したように、表示装置１００では、ｊが１≦ｊ≦ｎ／２のとき、電気泳動部２の下側の表示領域２０の右側の領域において、それぞれの走査線Ｙ（ｊ）が、画素Ｐ（１，ｊ）〜画素Ｐ（ｍ／２，ｊ）のそれぞれに接続されている。そして、表示装置１００では、それぞれの走査線Ｙ（ｊ）が、表示領域２０の外側の領域（図１では、表示領域２０の右側の配線接続領域３０）に配置された対応する走査線接続配線３１、およびピッチ変換領域４０に配置された対応する走査線ピッチ変換配線３２を介して、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。一方、図１に示したように、表示装置１００では、ｊがｎ／２＋１≦ｊ≦ｎのとき、電気泳動部２の下側の表示領域２０の左側の領域において、それぞれの走査線Ｙ（ｊ）が、画素Ｐ（ｍ／２＋１，ｊ）〜画素Ｐ（ｍ，ｊ）のそれぞれに接続されている。そして、表示装置１００では、それぞれの走査線Ｙ（ｊ）が、表示領域２０の外側の領域（図１では、表示領域２０の左側、上側、および右側の配線接続領域３０）に配置された対応する走査線接続配線３１、およびピッチ変換領域４０に配置された対応する走査線ピッチ変換配線３２を介して、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。つまり、表示装置１００では、表示領域２０の左側の領域に配置される走査線Ｙ（ｊ）は、配線接続領域３０内に配置された走査線接続配線３１によって表示領域２０の右側の領域を迂回し、走査線ピッチ変換配線３２を介して、対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。
【００５０】
なお、表示装置１００において、データ線Ｘによって画素Ｐに入力するデータの信号電圧を供給するためのソースドライバＩＣ４は、ソースドライバＩＣ出力接続電極４ｅと入力電極１２ｅとの間に配置されている。また、表示装置１００において、走査線Ｙによって画素Ｐに入力されたデータを記憶させるための走査信号を供給するゲートドライバＩＣ３は、ゲートドライバＩＣ出力接続電極３ｅと入力電極１２ｅとの間に配置されている。ソースドライバＩＣ４およびゲートドライバＩＣ３のそれぞれのドライバＩＣの入力電極１２ｅは、入力信号線１２によって外部接続電極１１に接続されている。
【００５１】
表示装置１００では、表示装置１００の外部に備えた外部駆動回路から出力されたデータや駆動信号などの種々の信号が、外部接続電極１１に入力される。そして、表示装置１００では、外部駆動回路から出力された信号が、外部接続電極１１、入力信号線１２、および入力電極１２ｅを通って、それぞれのドライバＩＣに伝達される。これにより、表示装置１００では、それぞれのドライバＩＣが、伝達された信号に応じたデータや走査信号を画素Ｐに供給することによって、画素Ｐがデータを記憶し、電気泳動部２が画素Ｐに記憶されたデータに応じた表示を行う。
【００５２】
なお、表示装置１００において、それぞれのドライバＩＣは、例えば、異方性導電膜（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ：ＡＣＦ）を用いてアクティブマトリクス基板１上の、ソースドライバＩＣ出力接続電極４ｅにソースドライバＩＣ４の出力端子を、ゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３の出力端子を、入力電極１２ｅに、各ドライバの入力端子を各々合わせるように実装される。そして、表示装置１００では、データや駆動信号などの種々の信号は表示装置１００の外部に備えた外部駆動回路からフレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔｓ：ＦＰＣ）を介して、外部接続電極１１に出力され、さらに入力信号線１２によって、それぞれのドライバＩＣの入力電極１２ｅに供給される。なおフレキシブルプリント基板は異方性導電膜を用いて外部接続電極１１に接続されている。
【００５３】
次に、表示装置１００において電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐの構成について説明する。図２は、本発明の第１の実施形態の表示装置１００において表示領域２０に配置された画素Ｐの等価回路を示した回路図である。図２には、画素Ｐを構成する薄膜トランジスタ６に接続されるデータ線Ｘ（ｉ）および走査線Ｙ（ｊ）と、画素Ｐに記憶されたデータに応じて表示状態を変化させる電気泳動部２（透明電極２ｂ、電気泳動媒体２ｃ、および接着剤２ｄ）とを併せて示している。
【００５４】
なお、電気泳動部２を構成する透明電極２ｂは、画素Ｐに備えた画素電極８に対向する、電気泳動部２における共通電極（対向電極）である。また、電気泳動部２を構成する電気泳動媒体２ｃは、２つの電極（つまり、透明電極２ｂおよび画素電極８）の間の電位差に応じて内部の粒子が電気泳動する表示媒体である。電気泳動媒体２ｃは、例えば、正（プラス：＋）に帯電した白い顔料の粒子と、負（マイナス：−）に帯電した黒い顔料の粒子とを含む複数の透明なマイクロカプセルで形成されている。また、接着剤２ｄは、画素Ｐを構成する画素電極８と電気泳動媒体２ｃとを電気的接続するために塗布された、導電性を有する接着剤である。
【００５５】
図２に示したように、画素Ｐは、図１に示した薄膜トランジスタである薄膜トランジスタ６と、容量電極６ｃと、画素電極８とを含んで構成される。薄膜トランジスタ６は、画素Ｐを選択するためのスイッチとして動作する。薄膜トランジスタ６は、ソース電極６ｓと、ドレイン電極６ｄと、ゲート電極６ｇとを含んで構成されている。
【００５６】
薄膜トランジスタ６においてソース電極６ｓは、対応するデータ線Ｘ（ｉ）に接続され、対応するソースドライバＩＣ出力接続電極４ｅにソースドライバＩＣ４が出力したデータの信号電圧が供給される。また、薄膜トランジスタ６においてドレイン電極６ｄは、画素Ｐにおいてデータを記憶（保持）するために構成される容量の一方の電極（容量電極６ｃに対向する電極）である。ドレイン電極６ｄは、画素電極８に接続されている。また、薄膜トランジスタ６においてゲート電極６ｇは、対応する走査線Ｙ（ｊ）に接続され、対応するゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３が出力した走査信号が供給される。また、画素Ｐにおいて容量電極６ｃは、画素Ｐにおいてデータを記憶（保持）するために構成される容量の他方の電極である。容量電極６ｃは、容量配線１０に接続された外部接続電極１１（不図示）を介して、表示装置１００の外部に備えた外部駆動回路に構成されている容量電圧発生部に接続されている。また、画素Ｐにおいて画素電極８は、画素Ｐにおいてデータを記憶（保持）するために構成される容量に保持された電位のレベルを、電気泳動部２を構成する電気泳動媒体２ｃに出力するための電極である。
【００５７】
ここで、画素Ｐの駆動方法について説明する。ソースドライバＩＣ４は、外部駆動回路から外部接続電極１１に入力されたデータが、入力信号線１２を介して入力電極１２ｅに伝達（入力）されると、入力電極１２ｅに入力されたデータに応じた信号電圧を、対応するソースドライバＩＣ出力接続電極４ｅに出力し、データ線Ｘ（１）〜データ線Ｘ（ｍ／２）によって画素Ｐを構成する薄膜トランジスタ６のソース電極６ｓに供給する。なお、表示装置１００では、ソースドライバＩＣ４がデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）に供給したデータの信号電圧が、表示領域２０の右側の領域に配置されたデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）に接続された画素Ｐと、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｍ／２＋１）〜データ線Ｘ（ｍ）に接続された画素Ｐとのそれぞれに供給される。このため、ソースドライバＩＣ４は、ゲートドライバＩＣ３がそれぞれの走査線Ｙ（ｊ）に走査信号を供給するタイミングに同期して、表示領域２０の右側の領域に配置された画素Ｐ（１，ｊ）〜画素Ｐ（ｍ／２，ｊ）に記憶させるデータ、または表示領域２０の左側の領域に配置された画素Ｐ（ｍ／２＋１，ｊ）〜画素Ｐ（ｍ，ｊ）に記憶させるデータのいずれか一方のデータに応じた信号電圧を、データ線Ｘに供給する。つまり、ソースドライバＩＣ４は、それぞれの画素Ｐに記憶させるデータを、走査線Ｙ（ｊ）ごとに順次供給する。
【００５８】
より具体的には、表示領域２０の右側の領域に配置された画素Ｐにデータを記憶させる場合、ソースドライバＩＣ４は、ゲートドライバＩＣ３が走査線Ｙに走査信号を供給して、表示領域２０の右側の領域に配置された画素Ｐを構成する薄膜トランジスタ６がオン状態になっているタイミングに合わせて、表示領域２０の右側の領域に配置された画素Ｐに記憶させるデータの信号電圧をデータ線Ｘに供給する。一方、表示領域２０の左側の領域に配置された画素Ｐにデータを記憶させる場合、ソースドライバＩＣ４は、ゲートドライバＩＣ３が走査線Ｙに走査信号を供給して、表示領域２０の左側の領域に配置された画素Ｐを構成する薄膜トランジスタ６がオン状態になっているタイミングに合わせて、表示領域２０の左側の領域に配置された画素Ｐに記憶させるデータの信号電圧をデータ線Ｘに供給する。
【００５９】
これにより、それぞれの画素Ｐでは、薄膜トランジスタ６がオン状態になっているときにデータ線Ｘに供給されたデータの信号電圧を、容量電極６ｃと、ゲート絶縁膜（不図示）と、ドレイン電極６ｄとによって構成される容量に保持する。それぞれの画素Ｐに構成された容量に保持されたデータの信号電圧は、予め定めた一定の期間（例えば、数フレーム周期の期間）の間保持される。つまり、それぞれの画素Ｐは、ソースドライバＩＣ４がデータ線Ｘに出力したデータを、次にデータの書き換えを行う（更新する）までの間記憶し、電気泳動部２の表示状態を書き換えて維持する。
【００６０】
次に、表示装置１００において電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐの構造について説明する。図３は、本発明の第１の実施形態の表示装置１００において表示領域２０に配置された画素Ｐの構造の一例を模式的に示した図である。図３には、表示領域２０に配置された１つの画素Ｐの構造の一例を示している。なお、図３には、データ線Ｘ（ｉ）および走査線Ｙ（ｊ）を併せて示している。
【００６１】
図２に示した等価回路によって説明したように、画素Ｐは、薄膜トランジスタ６と、容量電極６ｃと、画素電極８とを含んで構成される。薄膜トランジスタ６は、例えば、逆スタガー型の薄膜トランジスタである。薄膜トランジスタ６は、半導体層６ｎと、ソース電極６ｓと、ドレイン電極６ｄと、ゲート電極６ｇとを含んで構成されている。
【００６２】
薄膜トランジスタ６は、アクティブマトリクス基板１上に、ゲート電極６ｇと、容量電極６ｃとが形成され、このゲート電極６ｇと容量電極６ｃとは、ゲート絶縁膜（不図示）で覆われている。また、薄膜トランジスタ６では、不図示のゲート絶縁膜の上に、ゲート電極６ｇと対向させて、ｉ型アモルファスシリコンからなるｉ型の半導体膜６ｎが形成されている。そして、薄膜トランジスタ６では、ｉ型の半導体膜６ｎの両側部の上に、ｎ型不純物をドープしたアモルファスシリコンからなるｎ型の半導体層（不図示）が形成されている。そして、薄膜トランジスタ６では、不図示のｎ型の半導体層の上に、ソース電極６ｓとドレイン電極６ｄとのそれぞれが形成されている。
【００６３】
なお、薄膜トランジスタ６では、ｉ型の半導体膜６ｎのチャンネル領域の上に、ブロッキング絶縁膜（不図示）が形成されている。この不図示のブロッキング絶縁膜は、薄膜トランジスタ６の製造工程において、不図示のｎ型の半導体層をｉ型の半導体膜６ｎのチャンネル領域の上で分離する際に、不図示のｉ型半導体膜を保護するために設けられている絶縁膜である。
【００６４】
また、画素Ｐにおいてデータを記憶（保持）するために構成される容量の一方の電極であるドレイン電極６ｄの領域内のコンタクトホール９の位置が開口部となっている層間絶縁膜（不図示）が形成されている。そして、画素Ｐでは、ドレイン電極６ｄと画素電極８とが、不図示の層間絶縁膜の開口部に形成したコンタクトホール９を介して接続される。そして、画素Ｐに形成された画素電極８は、電気泳動部２に塗布された接着剤２ｄを介して、電気泳動部２を構成する電気泳動媒体２ｃと電気的に接続される。これにより、電気泳動媒体２ｃは、透明電極２ｂと画素電極８との間の電位差に応じて内部の粒子が電気泳動し、画素電極８から出力された電位のレベルに応じた表示を行う。
【００６５】
次に、表示装置１００の構造について説明する。図４は、本発明の第１の実施形態の表示装置１００における基板（アクティブマトリクス基板１）の断面の一例を模式的に示した断面図である。図４には、図１に示した表示装置１００の構成の一例において、一点鎖線Ａ−Ａで示した部分（Ａ−Ａ断面）のアクティブマトリクス基板１の断面図を示している。なお、図４に示したアクティブマトリクス基板１のＡ−Ａ断面における表示領域２０内の断面は、図３に示した画素Ｐの構造の一例において一点鎖線Ａ−Ａで示した部分の断面を示している。
【００６６】
図４に示したように、電気泳動部２は、最外殻から順に、透明可塑性基板２ａ、透明電極２ｂ、および電気泳動媒体２ｃが積層され、電気泳動媒体２ｃにおいて透明電極２ｂが積層された側の面とは反対側の面に、導電性を有する接着剤２ｄが塗布されている。そして、電気泳動部２は、接着剤２ｄを介して、アクティブマトリクス基板１の表示領域２０に形成された画素電極８と接続されている。
【００６７】
透明可塑性基板２ａは、ポリエチレンテレフタレート（Ｐｏｌｙｅｔｈｙｌｅｎｅｔｅｒｅｐｈｔｈａｌａｔｅ：ＰＥＴ）などからなる保護基板である。また、透明電極２ｂは、上述したように、画素Ｐに備えた画素電極８に対向する、電気泳動部２における共通電極（対向電極）である。また、電気泳動媒体２ｃは、上述したように、透明電極２ｂと画素電極８との間の電位差に応じて内部の粒子が電気泳動する表示媒体である。このような構成によって、電気泳動部２は、透明電極２ｂと、アクティブマトリクス基板１の表示領域２０に配置されたそれぞれの画素Ｐに構成された容量が保持しているデータの信号電圧との間の電位差に応じた表示を行う。
【００６８】
また、上述したように、アクティブマトリクス基板１上には、電気泳動部２が接続される表示領域２０に、画素Ｐ、データ線Ｘ、走査線Ｙ、および容量配線１０が形成される。また、上述したように、アクティブマトリクス基板１上には、電気泳動部２が接続されない領域、つまり、表示領域２０の外側の領域に、データ線接続配線４１、データ線ピッチ変換配線４２、ソースドライバＩＣ４、走査線接続配線３１、走査線ピッチ変換配線３２、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が形成（配置）される。
【００６９】
図４には、アクティブマトリクス基板１上に形成された、画素Ｐに接続される容量配線１０、走査線Ｙ（ｊ）、および走査線接続配線３１のそれぞれがゲート絶縁膜５によって覆われている状態を示している。なお、ゲート絶縁膜５は、図４に示した構成要素以外にも、薄膜トランジスタ６を構成するゲート電極６ｇ、画素Ｐを構成する容量電極６ｃ、走査線ピッチ変換配線３２や、容量配線１０を覆うように形成される。
【００７０】
また、図４には、ゲート絶縁膜５の上側に形成された、データ線Ｘ（ｉ）、データ線ピッチ変換配線４２、およびデータ線接続配線４１のそれぞれが形成（配置）され、薄膜トランジスタ６を構成するドレイン電極６ｄの領域内のコンタクトホール９の位置に開口部を有する層間絶縁膜７によって覆われている状態を示している。なお、層間絶縁膜７は、図４に示した構成要素以外にも、薄膜トランジスタ６を構成するソース電極６ｓおよびドレイン電極６ｄを覆うように形成される。
【００７１】
また、図４には、層間絶縁膜７の上側に画素電極８が形成（配置）されている状態を示している。
【００７２】
また、図４には、アクティブマトリクス基板１上に、ソースドライバＩＣ出力接続電極４ｅおよび入力電極１２ｅを備えたソースドライバＩＣ４が配置されている状態を示している。なお、アクティブマトリクス基板１上には、図４に示した構成要素以外にも、ゲートドライバＩＣ出力接続電極３ｅおよび入力電極１２ｅを備えたゲートドライバＩＣ３、入力信号線１２や、外部接続電極１１が配置される。
【００７３】
なお、表示装置１００では、ゲートドライバＩＣ出力接続電極３ｅ、ソースドライバＩＣ出力接続電極４ｅ、入力電極１２ｅ、および外部接続電極１１が配置された領域以外の領域に層間絶縁膜７を形成して、アクティブマトリクス基板１のほぼ全体を層間絶縁膜７によって覆うようにしてもよい。
【００７４】
なお、図４に示した表示装置１００の構造では、画素電極８が形成されている領域が表示装置１００における表示領域２０であり、その他の領域、つまり、表示領域２０の周囲の領域が、表示装置１００の額縁にあたる領域である。しかし、表示装置１００では、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割し、表示領域２０の右側の領域に配置されたそれぞれのデータ線Ｘを、ピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。また、表示装置１００では、表示領域２０の左側の領域に配置されたそれぞれのデータ線Ｘは、配線接続領域３０に配置された対応するデータ線接続配線４１を介して、表示領域２０の右側の領域に配置された対応するデータ線Ｘのいずれかと接続する。つまり、表示装置１００では、表示領域２０の左側の領域に配置されたそれぞれのデータ線Ｘを、表示領域２０の右側の領域に配置された対応するデータ線Ｘおよびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。これにより、表示装置１００では、図１に示したように、ピッチ変換領域４０の水平方向の距離（長さ）が、表示領域２０の右側の領域に対応する距離（長さ）になり、ピッチ変換領域４０の垂直方向の距離（幅）を短くすることができる。つまり、表示装置１００では、表示装置１００の額縁にあたる領域に含まれるピッチ変換領域４０の領域を狭くすることができる。これは、表示装置１００では、ピッチ変換領域４０においてデータ線ピッチ変換配線４２が、ソースドライバＩＣ４に配置されたソースドライバＩＣ出力接続電極４ｅのピッチを表示領域２０の右側の領域に配置されたデータ線Ｘのピッチに変換して広げるデータ線Ｘ側の距離（幅）が短くなるためである。これにより、表示装置１００では、表示装置１００の額縁にあたる領域の内、電気泳動部２の下方の領域の幅を細くして、狭額縁化を実現することができる。
【００７５】
なお、表示装置１００においては、ピッチ変換領域４０に配置された走査線ピッチ変換配線３２が、ゲートドライバＩＣ３に配置されたゲートドライバＩＣ出力接続電極３ｅのピッチを配線接続領域３０に配置された走査線接続配線３１のピッチに変換している。しかし、表示装置１００において配線接続領域３０には、走査線Ｙに接続される走査線接続配線３１のみが配置されており、それぞれの走査線接続配線３１のピッチは狭いため、ピッチ変換領域４０において走査線ピッチ変換配線３２がピッチを変換して広げる水平方向の距離（幅）は短い。このため、表示装置１００では、ピッチ変換領域４０に配置される走査線ピッチ変換配線３２の垂直方向の距離（長さ）の方が、ピッチ変換領域４０に配置されるデータ線ピッチ変換配線４２の垂直方向の距離（幅）よりも短く、走査線ピッチ変換配線３２が、ピッチ変換領域４０の垂直方向の距離（幅）を長くしてしまう要因とはならない。つまり、表示装置１００では、ピッチ変換領域４０に配置された走査線ピッチ変換配線３２が、電気泳動部２の下方の領域における狭額縁化の実現を阻害する要因とはならない。
【００７６】
なお、表示装置１００では、データ線ピッチ変換配線４２（走査線ピッチ変換配線３２も含む）が配置されるピッチ変換領域４０の他、走査線接続配線３１およびデータ線接続配線４１が配置される配線接続領域３０と、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域とのそれぞれの領域も、表示装置１００の額縁にあたる領域である。しかし、表示装置１００において、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域は、それぞれの構成要素の大きさによって、領域の大きさが決定される。つまり、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域は、ピッチ変換領域４０の垂直方向の距離（幅）によって狭額縁化を実現することができる領域ではなく、例えば、ソースドライバＩＣ４やゲートドライバＩＣ３の小型化などを実現することによって狭額縁化を実現する必要があると考えられる領域である。このため、表示装置１００においては、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域を、狭額縁化を実現するための対象の領域とはしていない。また、表示装置１００において、走査線接続配線３１およびデータ線接続配線４１が配置される配線接続領域３０の領域では、走査線接続配線３１やデータ線接続配線４１によってピッチの変換を行っていない。そして、配線接続領域３０の領域は、従来の表示装置においても、額縁の領域となり得る領域である。このため、表示装置１００において、配線接続領域３０の領域は、表示装置１００における狭額縁化の実現を阻害する大きな要因とはならないと考えられる。
【００７７】
次に、表示装置１００においてピッチ変換領域４０に配置されるデータ線ピッチ変換配線４２の水平方向の距離（長さ）と垂直方向の距離（長さ）との関係について説明する。図５は、本発明の第１の実施形態の表示装置１００におけるデータ線ピッチ変換配線４２の一例を模式的に示した図である。
【００７８】
図５に示したデータ線ピッチ変換配線４２における表示領域２０側のデータ配線４２ｃの数は、表示領域２０に配置されたデータ線Ｘの本数ｍによって決まり、両端、つまり、最外部に配置されたデータ配線４２ｃの中心同士の間の距離である最外データ配線中心間距離４２ａは、表示領域２０に配置された画素Ｐの間隔（画素ピッチ）であるデータ線Ｘのデータ線ピッチ４２ａｐ×（ｍ−１）に等しい。また、図５に示したデータ線ピッチ変換配線４２におけるソースドライバＩＣ４側のドライバＩＣ配線４２ｄの数は、データ配線４２ｃに等しく、両端、つまり、最外部に配置されたドライバＩＣ配線４２ｄの中心同士の間の距離である最外ドライバＩＣ配線中心間距離４２ｂは、ソースドライバＩＣ出力接続電極４ｅの端子ピッチ４２ｂｐ×（ｍ−１）に等しい。
【００７９】
上述したように、データ線ピッチ変換配線４２は、ソースドライバＩＣ４に配置されたソースドライバＩＣ出力接続電極４ｅの端子ピッチ４２ｂｐを、表示領域２０の右側の領域に配置されたデータ線Ｘのデータ線ピッチ４２ａｐに広げて接続する配線である。このため、図５に示したピッチ変換距離Ｄは、例えば、下式（１）によって容易に求めることができる。
【００８０】
Ｄ＝（４２ａ−４２ｂ）／２×ｔａｎ（θ）      ・・・（１）
【００８１】
上式（１）において、θは、いずれか一方の最も端に配置されるデータ配線４２ｃとドライバＩＣ配線４２ｄとを接続する配線の幅や、それぞれの配線の間を絶縁するために必要な幅（絶縁幅）などによって定まる角度である。
【００８２】
上式（１）から、ピッチ変換距離Ｄを短くするには、最外データ配線中心間距離４２ａと最外ドライバＩＣ配線中心間距離４２ｂとの差（４２ａ−４２ｂ）を短くすればよいことがわかる。そして、ピッチ変換距離Ｄを短くすると、上述したように、ピッチ変換領域４０の垂直方向の距離（幅）を短くすることができ、表示装置１００において狭額縁化を実現することができる。
【００８３】
最外データ配線中心間距離４２ａは、データ線ピッチ４２ａｐと、表示領域２０に配置されたデータ線Ｘの本数ｍとから、下式（２）によって表すことができる。また、最外ドライバＩＣ配線中心間距離４２ｂは、端子ピッチ４２ｂｐと、表示領域２０に配置されたデータ線Ｘの本数ｍとから、下式（３）によって表すことができる。
【００８４】
４２ａ＝４２ａｐ×（ｍ−１）      ・・・（２）
【００８５】
４２ｂ＝４２ｂｐ×（ｍ−１）      ・・・（３）
【００８６】
ここで、表示装置１００では、図１に示したように、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割し、表示領域２０の右側の領域に配置されたそれぞれのデータ線Ｘを、ピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続している。つまり、表示装置１００では、データ線ピッチ変換配線４２によってソースドライバＩＣ出力接続電極４ｅと接続するピッチ変換領域４０の水平方向の距離（長さ）を、従来の表示装置の半分の距離（長さ）にしている。このため、表示装置１００では、最外データ配線中心間距離４２ａが、下式（４）によって表される。
【００８７】
４２ａ＝４２ａｐ×（ｍ／２−１）      ・・・（４）
【００８８】
上式（４）により、表示装置１００では、最外データ配線中心間距離４２ａが、従来の表示装置の半分の距離（長さ）になっている。このため、表示装置１００では、例えば、ソースドライバＩＣ４の大きさが従来の表示装置と同じ、つまり、ソースドライバＩＣ出力接続電極４ｅの端子ピッチ４２ｂｐが同じであった場合でも、ピッチ変換距離Ｄを短くすることができる。
【００８９】
ここで、表示装置１００における狭額縁化の一例を説明する。以下の説明においては、電気泳動部２の表示画素数が、「１６００×４００画素」、つまり、表示領域２０に配置する水平方向の画素Ｐの画素数が「１６００個」、垂直方向の画素Ｐの画素数が「４００個」である場合について説明する。なお、以下の説明においては、表示領域２０に配置する画素Ｐの画素ピッチ、つまり、データ線ピッチ４２ａｐが、水平方向および垂直方向にそれぞれ２００μｍであるものとする。また、以下の説明においては、ソースドライバＩＣ４に配置されたソースドライバＩＣ出力接続電極４ｅの端子ピッチ４２ｂｐは、５０μｍであるものとする。
【００９０】
この場合、表示装置１００では、表示領域２０に配置された水平方向の画素Ｐの数が「１６００個」であるため、ソースドライバＩＣ４に配置されるソースドライバＩＣ出力接続電極４ｅの電極数は、「８００」である。データ線ピッチ変換配線４２における最外データ配線中心間距離４２ａは、電気泳動部２の画素ピッチ（データ線ピッチ４２ａｐ）と水平方向の画素Ｐの画素数とから、下式（５）によって、１５９．８ｍｍと求めることができる。また、データ線ピッチ変換配線４２における最外ドライバＩＣ配線中心間距離４２ｂは、電気泳動部２の水平方向の画素Ｐの画素数と、端子ピッチ４２ｂｐとから、下式（６）によって、３９．９５ｍｍと求めることができる。
【００９１】
４２ａ＝４２ａｐ×（ｍ−１）
＝０．２×（（１６００／２）−１）      ・・・（５）
＝１５９．８
【００９２】
４２ｂ＝４２ｂｐ×（ｍ−１）
＝０．０５×（（１６００／２）−１）      ・・・（６）
＝３９．９５
【００９３】
このとき、角度θが１５°であったとすると、上式（１）に最外データ配線中心間距離４２ａと最外ドライバＩＣ配線中心間距離４２ｂとを代入し、下式（７）によって、１６．１ｍｍと求めることができる。
【００９４】
Ｄ＝（４２ａ−４２ｂ）／２×ｔａｎ（θ）
＝（１５９．８−３９．９５）／２×ｔａｎ１５°      ・・・（７）
＝１６．１
【００９５】
ここで、図１３に示した従来の表示装置５００において、データ線ピッチ変換配線４２が、最外ドライバＩＣ配線中心間距離４２ｂを、電気泳動部２における水平方向の全体の長さにピッチに変換して広げる場合の最外データ配線中心間距離４２ａについて考える。図１３に示した従来の表示装置５００においても、ソースドライバＩＣ４に配置されるソースドライバＩＣ出力接続電極４ｅの電極数は、「８００」である。ただし、図１３に示した従来の表示装置５００では、電気泳動部２の水平方向の画素ピッチ（データ線ピッチ４２ａｐ）が２倍になる。従って、従来の表示装置５００では、上式（２）におけるデータ線ピッチ４２ａｐを２倍にし、下式（８）によって、従来の表示装置５００のデータ線ピッチ変換配線４２における最外データ配線中心間距離４２ａ’を、３１９．６ｍｍと求めることができる。
【００９６】
４２ａ’＝（２×４２ａｐ）×（ｍ−１）
＝（２×０．２）×（（１６００／２）−１）      ・・・（８）
＝３１９．６
【００９７】
そして、角度θが１５°であったとすると、上式（１）に最外データ配線中心間距離４２ａ’と最外ドライバＩＣ配線中心間距離４２ｂとを代入し、下式（９）によって、３７．５ｍｍと求めることができる。
【００９８】
Ｄ＝（４２ａ’−４２ｂ）／２×ｔａｎ（θ）
＝（３１９．６−３９．９５）／２×ｔａｎ１５°      ・・・（９）
＝３７．５
【００９９】
従って、表示装置１００では、電気泳動部２の下方の領域の幅、つまり、垂直方向の額縁の下方の幅を、−２１．４ｍｍと、図１３に示した従来の表示装置５００における垂直方向の額縁の下方の幅よりも大幅に狭くすることができる。
【０１００】
上述したように、第１の実施形態の表示装置１００では、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割し、表示領域２０の右側の領域に配置されたそれぞれのデータ線Ｘを、ピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。また、第１の実施形態の表示装置１００では、表示領域２０の左側の領域に配置されたそれぞれのデータ線Ｘを、表示領域２０の右側の領域に配置された対応するデータ線Ｘおよびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。これにより、第１の実施形態の表示装置１００では、額縁にあたる領域に含まれるピッチ変換領域４０の水平方向の距離（長さ）を、従来の表示装置におけるピッチ変換領域４０の水平方向の距離（長さ）の半分にして、電気泳動部２の下方の額縁の幅を細くし、狭額縁化を実現することができる。このことにより、第１の実施形態の表示装置１００では、アクティブマトリクス基板１の垂直方向の距離（幅）を短くして、１枚の元の基板あたりのアクティブマトリクス基板１の面取り数を増やし、アクティブマトリクス基板１の低コスト化を実現することができる。
【０１０１】
なお、第１の実施形態の表示装置１００では、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割した構成について説明した。しかし、本発明の表示装置では、表示領域２０を分割する数、つまり、表示領域２０の分割数は、２つに限定されるものではない。つまり、本発明の表示装置では、表示領域２０を複数の領域に分割してもよい。この場合でも、第１の実施形態の表示装置１００と同様に、表示領域２０の分割数に応じて電気泳動部２の下方の額縁の幅を細くして、狭額縁化を実現することができる。例えば、表示領域２０をＳ個（Ｓ＝２以上の自然数）に分割した場合、上式（４）によって求める最外データ配線中心間距離４２ａは、下式（１０）によって求めることができる。
【０１０２】
４２ａ＝４２ａｐ×（ｍ／Ｓ−１）      ・・・（１０）
【０１０３】
そして、上式（１０）によって求めた最外データ配線中心間距離４２ａを、上式（１）に代入することによって、ピッチ変換距離Ｄの距離（長さ）が短くなること、すなわち、実現した狭額縁化の効果を確認することができる。なお、表示領域２０を２つの領域よりもさらに多くの領域に分割した場合、つまり、分割数Ｓを３以上にした場合の表示装置の構成に関する説明は、後述する。
【０１０４】
また、第１の実施形態の表示装置１００の構成では、電気泳動部２の右側の狭額縁化を実現していなかった。しかし、本発明の表示装置では、第１の実施形態の表示装置１００における電気泳動部２の下方の狭額縁化に加えて、さらに、電気泳動部２の右側の狭額縁化をする構成にすることもできる。
【０１０５】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。本発明の第２の実施形態の表示装置は、第１の実施形態の表示装置１００と同様に、電気泳動部の下方の狭額縁化を実現した、アクティブマトリックス構造の電気泳動表示装置である。そして、第２の実施形態の表示装置では、さらに、電気泳動部の右側の狭額縁化も実現する。
【０１０６】
図６は、本発明の第２の実施形態の表示装置における基板構成の一例を示した図である。図６に示した第２の実施形態の表示装置２００も、第１の実施形態の表示装置１００と同様に、フレキシブルな（可撓性を持った）シート状またはガラスのような剛性の板状のアクティブマトリクス基板１上に形成（配置）される表示領域２０の上に、電気泳動部２を配置している。
【０１０７】
そして、図６に示したように、表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０に、複数本のデータ線Ｘを配置し、データ線Ｘに対して直交するように複数本の走査線Ｙを配置している。図６に示した表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０に、ｍ本のデータ線Ｘ（１）〜データ線Ｘ（ｍ）を配置し、データ線Ｘ（１）〜データ線Ｘ（ｍ）に対して直交するようにｎ本の走査線Ｙ（１）〜走査線Ｙ（ｎ）を配置している。また、図６に示したように、表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０に配置された信号線Ｘと走査線Ｙとが交差する位置に、信号線Ｘと走査線Ｙとのそれぞれに沿ってマトリクス状になるように、複数の画素Ｐを配置している。なお、図６においても、図１に示した第１の実施形態の表示装置１００と同様に、表示領域２０に配置されたそれぞれの画素Ｐとして、画素Ｐを構成する薄膜トランジスタを示している。
【０１０８】
ここで、図６においても、図１に示した第１の実施形態の表示装置１００と同様に、データ線Ｘの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置されているデータ線Ｘのデータ番号を表し、走査線Ｙの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０に配置されている走査線Ｙの走査番号を表している。なお、以下の説明においても、第１の実施形態の表示装置１００と同様に、データ線Ｘのそれぞれが延びる列方向を垂直方向といい、走査線Ｙのそれぞれが延びる行方向を水平方向という。また、図６においても、図１に示した第１の実施形態の表示装置１００と同様に、画素Ｐの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置された画素Ｐのデータ番号と走査番号とを表している。従って、表示装置２００においても、第１の実施形態の表示装置１００と同様に、画素Ｐ（ｉ，ｊ）は、データ線Ｘ（ｉ）、走査線Ｙ（ｊ）に接続されている画素Ｐであることを表している。
【０１０９】
図６に示したように、表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０を、左右の２つの領域に分割している。このため、表示装置２００でも、第１の実施形態の表示装置１００と同様に、表示領域２０の右側の領域と左側の領域とのそれぞれに、ｍ／２本のデータ線Ｘと、ｍ／２列ｎ／２行の画素Ｐの画素群とがそれぞれ配置されている。ただし、表示装置２００では、第１の実施形態の表示装置１００と異なり、表示領域２０の水平方向の全体に渡って、ｎ本の走査線Ｙが配置されている。それぞれの走査線Ｙは、配線接続領域３０を通らず、データ線Ｘと同じ垂直方向に延びた走査線接続配線３１との交点で接続されている。そして、表示装置２００では、隣接する２本の走査線Ｙが、表示領域２０に配置された異なる領域内に配置されている画素Ｐに対応している。つまり、ある１本の走査線Ｙが表示領域２０の右側の領域内に配置されている画素Ｐに対応している場合には、隣接する他の走査線Ｙは、表示領域２０の左側の領域内に配置されている画素Ｐに対応している。なお、表示装置２００でも、第１の実施形態の表示装置１００と同様に、データ線Ｘ、走査線Ｙ、および画素Ｐの全てを区別して表すため、データ線Ｘ、走査線Ｙ、および画素Ｐのそれぞれを、排他的なデータ番号および走査番号で表している。
【０１１０】
より具体的には、表示装置２００においても、第１の実施形態の表示装置１００と同様に、表示領域２０の右側の領域内に配置されているデータ線Ｘのデータ番号を、図６の右側から順に「１」〜「ｍ／２」とし、表示領域２０の左側の領域内に配置されているデータ線Ｘのデータ番号を、図６の右側から順に「ｍ／２＋１」〜「ｍ」としている。また、表示装置２００において、表示領域２０内に配置されている走査線Ｙの走査番号を、図６の上側から順に「１」〜「ｎ」としている。表示装置２００では、偶数本目の走査線Ｙが、表示領域２０の右側の領域内に配置されている画素Ｐに対応し、奇数本目の走査線Ｙが、表示領域２０の左側の領域内に配置されている画素Ｐに対応している。これにより、表示装置２００では、表示領域２０の右側の領域に、画素Ｐ（１，２）〜画素Ｐ（ｍ／２，ｎ）が配置され、表示領域２０の左側の領域に、画素Ｐ（ｍ／２＋１，１）〜画素Ｐ（ｍ，ｎ−１）が配置されることになる。
【０１１１】
図６に示したように、表示装置２００では、ｉが１≦ｉ≦ｍ／２のとき、電気泳動部２の下側の表示領域２０の右側の領域において、それぞれのデータ線Ｘ（ｉ）が、偶数行目の画素Ｐ（ｉ，２）〜画素Ｐ（ｉ，ｎ）のそれぞれに接続されている。そして、表示装置２００でも、第１の実施形態の表示装置１００と同様に、それぞれのデータ線Ｘ（ｉ）が、アクティブマトリクス基板１において表示領域２０の外側の領域（図６では、電気泳動部２の下方のピッチ変換領域４０）に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続されている。一方、図６に示したように、表示装置２００では、ｉがｍ／２＋１≦ｉ≦ｍのとき、電気泳動部２の下側の表示領域２０の左側の領域において、それぞれのデータ線Ｘ（ｉ）が、奇数行目の画素Ｐ（ｉ，１）〜画素Ｐ（ｉ，ｎ−１）のそれぞれに接続されている。そして、表示装置２００でも、第１の実施形態の表示装置１００と同様に、それぞれのデータ線Ｘ（ｉ）が、表示領域２０の外側の領域（図６では、表示領域２０の上側の配線接続領域３０）に配置された対応するデータ線接続配線４１を介して、表示領域２０の右側の領域に配置された対応するデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）のいずれかと接続されている。これにより、表示装置２００でも、第１の実施形態の表示装置１００と同様に、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）は、データ線接続配線４１によって折り返されて、表示領域２０の右側の領域に配置された対応するデータ線Ｘ（ｍ−ｉ＋１）と接続され、データ線Ｘ（ｍ−ｉ＋１）およびデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続される。このようにして、表示装置２００でも、第１の実施形態の表示装置１００と同様に、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）と、表示領域２０の右側の領域に配置されたデータ線Ｘ（ｍ−ｉ＋１）とがデータ線接続配線４１を介して接続される。この構成により、表示装置２００でも、第１の実施形態の表示装置１００と同様に、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｉ）と、表示領域２０の右側の領域に配置されたデータ線Ｘ（ｍ−ｉ＋１）とを１本のデータ線Ｘとしてみた場合に、それぞれのデータ線Ｘが２列分の画素Ｐに対応する構成となっている。
【０１１２】
なお、表示装置２００でも、第１の実施形態の表示装置１００と同様に、表示領域２０に配置されたデータ線Ｘ、配線接続領域３０に配置されたデータ線接続配線４１、およびピッチ変換領域４０に配置されたデータ線ピッチ変換配線４２を、アクティブマトリクス基板１上の同一の層に形成することにより、データ線Ｘ（ｉ）の配線抵抗が高抵抗になってしまうのを抑えることができる。
【０１１３】
また、図６に示したように、表示装置２００では、ｊが偶数のとき、それぞれの走査線Ｙ（ｊ）が、電気泳動部２の下側の表示領域２０の右側の領域に配置されている画素Ｐ（１，ｊ）〜画素Ｐ（ｍ／２，ｊ）のそれぞれに接続されている。表示装置２００では、それぞれの走査線Ｙ（ｊ）（ｊ＝偶数）が、表示領域２０内に形成された対応するコンタクトホールによって、データ線Ｘと同じ垂直方向に延びるように表示領域２０内に配置されている対応する走査線接続配線３１との交点の位置で接続されている。そして、表示装置２００では、それぞれの走査線接続配線３１が、ピッチ変換領域４０に配置された対応する走査線ピッチ変換配線３２を介して、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。一方、図６に示したように、表示装置２００では、ｊが奇数のとき、それぞれの走査線Ｙ（ｊ）が、電気泳動部２の下側の表示領域２０の左側の領域に配置されている画素Ｐ（ｍ／２＋１，ｊ）〜画素Ｐ（ｍ，ｊ）のそれぞれに接続されている。そして、表示装置２００では、それぞれの走査線Ｙ（ｊ）が、ｊが偶数のときと同様に、表示領域２０内に形成された対応するコンタクトホールによって接続された対応する走査線接続配線３１、およびピッチ変換領域４０に配置された対応する走査線ピッチ変換配線３２を介して、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。つまり、表示装置２００において走査線Ｙは、第１の実施形態の表示装置１００のように配線接続領域３０を通らず、表示領域２０内で走査線接続配線３１と接続されて、走査線ピッチ変換配線３２を介して、対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。
【０１１４】
なお、上述したように、表示装置２００では、走査線接続配線３１が、表示領域２０内でデータ線Ｘと同じ垂直方向に延びるように配置されている。表示装置２００では、走査線接続配線３１を、アクティブマトリクス基板１上に形成するデータ線Ｘと同一の層に形成する。そして、表示装置２００では、上述したように、表示領域２０に配置された走査線Ｙと、対応する走査線接続配線３１とを、表示領域２０内の交点の位置に形成された対応するコンタクトホールによって接続する。
【０１１５】
なお、表示装置２００においても、ピッチ変換領域４０の下方の領域の構成、つまり、ソースドライバＩＣ４、ソースドライバＩＣ出力接続電極４ｅ、ゲートドライバＩＣ３、ゲートドライバＩＣ出力接続電極３ｅ、入力電極１２ｅ、入力信号線１２、および外部接続電極１１の構成や接続は、第１の実施形態の表示装置１００と同様である。従って、表示装置２００においても、第１の実施形態の表示装置１００と同様に、表示装置２００の外部に備えた外部駆動回路から出力されたデータや駆動信号などの種々の信号が、外部接続電極１１に入力され、外部駆動回路から出力された信号が、外部接続電極１１、入力信号線１２、および入力電極１２ｅを通って、それぞれのドライバＩＣに伝達される。これにより、表示装置２００でも、第１の実施形態の表示装置１００と同様に、それぞれのドライバＩＣが、伝達された信号に応じたデータや走査信号を画素Ｐに供給することによって、画素Ｐがデータを記憶し、電気泳動部２が画素Ｐに記憶されたデータに応じた表示を行う。
【０１１６】
次に、表示装置２００において電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐの構成について説明する。なお、表示装置２００においても、画素Ｐの等価回路は、第１の実施形態の表示装置１００において表示領域２０に配置された画素Ｐの等価回路と同様である。従って、表示装置２００において表示領域２０に配置された画素Ｐの等価回路に関する詳細な説明は省略する。以下に、表示装置２００において電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐの構造について説明する。図７は、本発明の第２の実施形態の表示装置２００において表示領域２０に配置された画素Ｐの構造の一例を模式的に示した図である。図７（ａ）には、表示領域２０の左側の領域に配置された１つの画素Ｐ、つまり、ｊが奇数である走査線Ｙに接続される奇数列の画素Ｐの構造の一例を示している。また、図７（ｂ）には、表示領域２０の右側の領域に配置された１つの画素Ｐ、つまり、ｊが偶数である走査線Ｙに接続される偶数列の画素Ｐの構造の一例を示している。なお、図７には、データ線Ｘ（ｉ）および走査線Ｙ（ｊ）を併せて示している。
【０１１７】
なお、図７（ａ）に示した奇数列の画素Ｐおよび図７（ｂ）に示した偶数列の画素Ｐのそれぞれの構造は、図３に示した、第１の実施形態の表示装置１００において表示領域２０に配置されたそれぞれの画素Ｐの構造と同様である。つまり、奇数列の画素Ｐおよび偶数列の画素Ｐのそれぞれは、薄膜トランジスタ６と、容量電極６ｃと、画素電極８とを含んで構成される。奇数列の画素Ｐおよび偶数列の画素Ｐのそれぞれにおいても、薄膜トランジスタ６は、例えば、逆スタガー型の薄膜トランジスタである。また、それぞれの薄膜トランジスタ６は、半導体層６ｎと、ソース電極６ｓと、ドレイン電極６ｄと、ゲート電極６ｇとを含んで構成されている。
【０１１８】
ただし、表示装置２００では、奇数列の画素Ｐおよび偶数列の画素Ｐを構成する薄膜トランジスタ６のゲート電極６ｇは、対応する走査線Ｙに接続される。より具体的には、図７（ａ）および図７（ｂ）に示したように、それぞれの画素Ｐにおける画素電極８の領域内には、隣接する２本の走査線Ｙが配置されている。しかし、図７（ａ）に示したように、奇数列の画素Ｐを構成する薄膜トランジスタ６のゲート電極６ｇは、対応する奇数列の走査線Ｙ（ｊ）に接続され、対応するゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３が出力した走査信号が供給される。つまり、図７（ａ）に示した奇数列の画素Ｐに配置された走査線Ｙ（ｊ＋１）は、奇数列の画素Ｐの画素電極８の領域を通過しているのみである。一方、図７（ｂ）に示したように、偶数列の画素Ｐを構成する薄膜トランジスタ６のゲート電極６ｇは、対応する偶数列の走査線Ｙ（ｊ＋１）に接続され、対応するゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３が出力した走査信号が供給される。つまり、図７（ｂ）に示した偶数列の画素Ｐに配置された走査線Ｙ（ｊ）は、偶数列の画素Ｐの画素電極８の領域を通過しているのみである。
【０１１９】
ここで、表示装置２００において表示領域２０に配置された画素Ｐの駆動方法について説明する。ソースドライバＩＣ４は、外部駆動回路から外部接続電極１１に入力されたデータが、入力信号線１２を介して入力電極１２ｅに伝達（入力）されると、第１の実施形態の表示装置１００と同様に、入力電極１２ｅに入力されたデータに応じた信号電圧を、対応するソースドライバＩＣ出力接続電極４ｅに出力し、データ線Ｘ（１）〜データ線Ｘ（ｍ／２）によって画素Ｐを構成する薄膜トランジスタ６のソース電極６ｓに供給する。なお、表示装置２００でも、第１の実施形態の表示装置１００と同様に、ソースドライバＩＣ４がデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）に供給したデータの信号電圧が、表示領域２０の右側の領域に配置されたデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）に接続された画素Ｐと、表示領域２０の左側の領域に配置されたデータ線Ｘ（ｍ／２＋１）〜データ線Ｘ（ｍ）に接続された画素Ｐとのそれぞれに供給される。このため、ソースドライバＩＣ４は、第１の実施形態の表示装置１００と同様に、ゲートドライバＩＣ３がそれぞれの走査線Ｙ（ｊ）に走査信号を供給するタイミングに同期して、それぞれの画素Ｐに記憶させるデータを、走査線Ｙ（ｊ）ごとに順次供給する。
【０１２０】
より具体的には、ソースドライバＩＣ４は、ゲートドライバＩＣ３が走査線Ｙ（ｊ）（ｊ＝偶数）に走査信号を供給して、表示領域２０の右側の領域に配置された画素Ｐを構成する薄膜トランジスタ６がオン状態になっているタイミングに合わせて、表示領域２０の右側の領域に配置された画素Ｐ（１，ｊ）〜画素Ｐ（ｍ／２，ｊ）に記憶させるデータの信号電圧をデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）に供給する。一方、ソースドライバＩＣ４は、ゲートドライバＩＣ３が走査線Ｙ（ｊ）（ｊ＝奇数）に走査信号を供給して、表示領域２０の左側の領域に配置された画素Ｐを構成する薄膜トランジスタ６がオン状態になっているタイミングに合わせて、表示領域２０の左側の領域に配置された画素Ｐ（ｍ／２＋１，ｊ）〜画素Ｐ（ｍ，ｊ）に記憶させるデータの信号電圧をデータ線Ｘ（１）〜データ線Ｘ（ｍ／２）に供給する。
【０１２１】
これにより、それぞれの画素Ｐでは、薄膜トランジスタ６がオン状態になっているときにデータ線Ｘに供給されたデータの信号電圧を、容量電極６ｃと、ゲート絶縁膜（不図示）と、ドレイン電極６ｄとによって構成される容量に保持する。表示装置２００においても、第１の実施形態の表示装置１００と同様に、それぞれの画素Ｐは、ソースドライバＩＣ４が、次のフレーム周期においてデータ線Ｘに出力したデータの書き換えを行う（更新する）までの間、記憶したデータの信号電圧を保持して、電気泳動部２の表示状態を書き換え、維持させる。
【０１２２】
次に、表示装置２００の構造について説明する。図８は、本発明の第２の実施形態の表示装置２００における基板（アクティブマトリクス基板１）の断面の一例を模式的に示した断面図である。図８には、図６に示した表示装置２００の構成の一例において、一点鎖線Ｂ−Ｂで示した部分（Ｂ−Ｂ断面）のアクティブマトリクス基板１の断面図を示している。なお、図８に示したアクティブマトリクス基板１のＢ−Ｂ断面における表示領域２０内の断面は、図７（ａ）に示した奇数列の画素Ｐの構造の一例において一点鎖線Ｂ−Ｂで示した部分の断面を示している。
【０１２３】
図８に示したように、表示装置２００においても、第１の実施形態の表示装置１００と同様に、最外殻から順に、透明可塑性基板２ａ、透明電極２ｂ、および電気泳動媒体２ｃが積層され、電気泳動媒体２ｃにおいて透明電極２ｂが積層された側の面とは反対側の面に、導電性を有する接着剤２ｄが塗布されている電気泳動部２が、接着剤２ｄを介して、アクティブマトリクス基板１の表示領域２０に形成された画素電極８と接続されている。従って、表示装置２００においても、第１の実施形態の表示装置１００と同様に、電気泳動部２は、透明電極２ｂと、アクティブマトリクス基板１の表示領域２０に配置されたそれぞれの画素Ｐに構成された容量が保持しているデータの信号電圧との間の電位差に応じた表示を行う。
【０１２４】
また、表示装置２００においても、第１の実施形態の表示装置１００と同様に、アクティブマトリクス基板１上には、電気泳動部２が接続される表示領域２０に、画素Ｐ、データ線Ｘ、走査線Ｙ、および容量配線１０が形成される。また、表示装置２００においても、第１の実施形態の表示装置１００と同様に、アクティブマトリクス基板１上には、電気泳動部２が接続されない表示領域２０の外側の領域に、データ線接続配線４１、データ線ピッチ変換配線４２、ソースドライバＩＣ４、走査線接続配線３１、走査線ピッチ変換配線３２、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が形成（配置）される。
【０１２５】
図８には、アクティブマトリクス基板１上に形成された、画素Ｐに接続される容量配線１０、走査線Ｙ（ｊ）、および走査線Ｙ（ｊ＋１）のそれぞれがゲート絶縁膜５によって覆われている状態を示している。なお、ゲート絶縁膜５は、図８に示した構成要素以外にも、薄膜トランジスタ６を構成するゲート電極６ｇや、画素Ｐを構成する容量電極６ｃを覆うように形成される。
【０１２６】
なお、上述したように、表示装置２００では、表示領域２０内に形成された対応するコンタクトホール１３によって、表示領域２０内に配置された走査線Ｙと走査線接続配線３１とが接続される。表示装置２００において、ゲート絶縁膜５の開口が、走査線Ｙと走査線接続配線３１とを接続するコンタクトホール１３となる。
【０１２７】
また、図８には、ゲート絶縁膜５の上側に形成された、データ線接続配線４１、走査線接続配線３１、および走査線ピッチ変換配線３２のそれぞれが形成（配置）され、薄膜トランジスタ６を構成するドレイン電極６ｄの領域内のコンタクトホール９の位置に開口部を有する層間絶縁膜７によって覆われている状態を示している。なお、層間絶縁膜７は、図８に示した構成要素以外にも、薄膜トランジスタ６を構成するソース電極６ｓおよびドレイン電極６ｄ、データ線Ｘ（ｉ）、データ線ピッチ変換配線４２を覆うように形成される。
【０１２８】
なお、上述したように、表示装置２００では、表示領域２０内に配置された走査線Ｙと走査線接続配線３１とがコンタクトホール１３によって接続される。図８には、電気泳動部２の下方のピッチ変換領域４０に最も近い位置に配置された奇数本目（図８では、表示装置２００の上方から７本目）の走査線Ｙと、対応するコンタクトホール１３を用いて、対応する走査線接続配線３１とが接続されている状態を示している。
【０１２９】
また、図８には、層間絶縁膜７の上側に画素電極８が形成（配置）されている状態を示している。
【０１３０】
また、図８には、アクティブマトリクス基板１上に、ゲートドライバＩＣ出力接続電極３ｅおよび入力電極１２ｅを備えたゲートドライバＩＣ３が配置されている状態を示している。なお、アクティブマトリクス基板１上には、図８に示した構成要素以外にも、ソースドライバＩＣ出力接続電極４ｅおよび入力電極１２ｅを備えたソースドライバＩＣ４、入力信号線１２や、外部接続電極１１が配置される。
【０１３１】
なお、表示装置２００においても、第１の実施形態の表示装置１００と同様に、ゲートドライバＩＣ出力接続電極３ｅ、ソースドライバＩＣ出力接続電極４ｅ、入力電極１２ｅ、および外部接続電極１１が配置された領域以外の領域に層間絶縁膜７を形成して、アクティブマトリクス基板１のほぼ全体を層間絶縁膜７によって覆うようにしてもよい。
【０１３２】
なお、図８に示した表示装置２００の構造でも、第１の実施形態の表示装置１００と同様に、画素電極８が形成されている領域が表示装置２００における表示領域２０であり、その他の領域（表示領域２０の周囲の領域）が、表示装置２００の額縁にあたる領域である。しかし、表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割し、表示領域２０の左側の領域に配置されたそれぞれのデータ線Ｘを、表示領域２０の右側の領域に配置された対応するデータ線Ｘおよびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。これにより、表示装置２００でも、第１の実施形態の表示装置１００と同様に、表示装置２００の額縁にあたる領域に含まれるピッチ変換領域４０の領域を狭くすることができる。
【０１３３】
さらに、表示装置２００では、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅも、ピッチ変換領域４０に配置さえた走査線ピッチ変換配線３２、表示領域２０内に配置された走査線接続配線３１、およびコンタクトホール１３を用いて走査線Ｙに接続する。これにより、表示装置２００では、図６に示したように、第１の実施形態の表示装置１００において表示領域２０の右側にあった、走査線接続配線３１が配置された配線接続領域３０をなくすことができる。これにより、表示装置２００では、表示装置２００の額縁にあたる領域の内、電気泳動部２の右側の領域の幅を細くして、狭額縁化を実現することができる。
【０１３４】
なお、表示装置２００においては、図６に示したように、表示領域２０に配置する走査線接続配線３１を、それぞれの画素Ｐの間に配置している。しかし、表示装置２００では、表示領域２０に配置する走査線接続配線３１を、画素Ｐの間に複数配置することもできる。つまり、表示装置２００では、走査線接続配線３１を、表示領域２０に配置する画素Ｐの間隔（画素ピッチ）以下のピッチで表示領域２０に配置することができる。このため、表示装置２００では、ピッチ変換領域４０において走査線ピッチ変換配線３２がピッチを変換して走査線接続配線３１のピッチに広げる際の水平方向の距離（幅）を、データ線ピッチ変換配線４２がピッチを変換してデータ線Ｘのピッチに広げる際の水平方向の距離（幅）と同等以下にすることができる。言い換えれば、表示装置２００では、走査線ピッチ変換配線３２の最外部に配置された配線の中心同士の間の距離を、データ線ピッチ変換配線４２の最外部に配置された配線の中心同士の間の距離（つまり、最外データ配線中心間距離４２ａ）以下にすることができる。このため、表示装置２００においては、ピッチ変換領域４０に配置された走査線ピッチ変換配線３２の最外部に配置された配線の中心同士の間の距離が、ピッチ変換領域４０の垂直方向の距離（幅）を長くしてしまう要因とはならない。つまり、表示装置２００では、ピッチ変換領域４０に配置された走査線ピッチ変換配線３２が、電気泳動部２の下方の領域における狭額縁化の実現を阻害する要因とはならない。
【０１３５】
なお、表示装置２００でも、第１の実施形態の表示装置１００と同様に、データ線ピッチ変換配線４２および走査線ピッチ変換配線３２が配置されるピッチ変換領域４０の他、データ線接続配線４１が配置される配線接続領域３０と、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域とのそれぞれの領域も、表示装置２００の額縁にあたる領域である。しかし、表示装置２００においても、第１の実施形態の表示装置１００と同様の理由により、配線接続領域３０の領域や、ソースドライバＩＣ４、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が配置される領域は、表示装置２００における狭額縁化の実現を阻害する大きな要因とはならないと考えられる。
【０１３６】
なお、表示装置２００においてピッチ変換領域４０に配置される走査線ピッチ変換配線３２の水平方向の距離（長さ）と垂直方向の距離（幅）との関係は、図５に示した、第１の実施形態の表示装置１００におけるデータ線ピッチ変換配線４２の水平方向の距離（長さ）と垂直方向の距離（幅）との関係と同様に考えることができる。従って、表示装置２００における走査線ピッチ変換配線３２の水平方向の距離（長さ）と垂直方向の距離（幅）との関係に関する詳細な説明は省略する。
【０１３７】
ここで、表示装置２００における狭額縁化の一例を説明する。以下の説明においては、図５に示した第１の実施形態の表示装置１００におけるデータ線ピッチ変換配線４２のそれぞれの関係を用いて、走査線ピッチ変換配線３２におけるそれぞれの関係を説明する。つまり、図５に示した最外データ配線中心間距離４２ａ、最外ドライバＩＣ配線中心間距離４２ｂ、データ配線４２ｃ、ドライバＩＣ配線４２ｄ、データ線ピッチ４２ａｐ、端子ピッチ４２ｂｐ、ピッチ変換距離Ｄ、および角度θのそれぞれが、走査線ピッチ変換配線３２に対応するものとして説明する。
【０１３８】
以下の説明においては、第１の実施形態の表示装置１００における狭額縁化の一例と同様に、表示領域２０に配置する水平方向の画素Ｐの画素数が「１６００個」、垂直方向の画素Ｐの画素数が「４００個」、つまり、電気泳動部２の表示画素数が、「１６００×４００画素」である場合について説明する。なお、以下の説明においても、第１の実施形態の表示装置１００における狭額縁化の一例と同様に、表示領域２０に配置する画素Ｐの画素ピッチ、つまり、データ線ピッチ４２ａｐが、水平方向および垂直方向にそれぞれ２００μｍであり、ゲートドライバＩＣ３に配置されたゲートドライバＩＣ出力接続電極３ｅの端子ピッチ４２ｂｐは、５０μｍであるものとする。
【０１３９】
なお、表示装置２００において、データ線ピッチ変換配線４２におけるピッチ変換距離Ｄは、第１の実施形態の表示装置１００におけるピッチ変換距離Ｄと同じである。このため、表示装置２００におけるデータ線ピッチ変換配線４２のピッチ変換距離Ｄの算出に関する詳細な説明は省略する。そして、以下の説明においては、走査線ピッチ変換配線３２におけるピッチ変換距離Ｄの算出と、表示装置２００における垂直方向の狭額縁化の一例について説明する。
【０１４０】
表示装置２００では、表示領域２０に配置された垂直方向の画素Ｐの画素数が「４００個」であるため、ゲートドライバＩＣ３に配置されるゲートドライバＩＣ出力接続電極３ｅの電極数は、「４００」である。以下の説明においては、垂直方向の画素Ｐの画素数を「ｎ」とし、上式（１）〜上式（１０）における水平方向の画素Ｐの画素数、すなわち、「ｍ」に置き換えて説明する。
【０１４１】
表示装置２００では、走査線ピッチ変換配線３２における最外データ配線中心間距離４２ａが、データ線ピッチ４２ａｐと、表示領域２０に配置された垂直方向の画素Ｐの画素数ｎとから、下式（１１）によって表される。また、表示装置２００では、走査線ピッチ変換配線３２における最外ドライバＩＣ配線中心間距離４２ｂが、端子ピッチ４２ｂｐと、表示領域２０に配置された垂直方向の画素Ｐの画素数ｎとから、下式（１２）によって表される。
【０１４２】
４２ａ＝４２ａｐ×（ｎ−１）      ・・・（１１）
【０１４３】
４２ｂ＝４２ｂｐ×（ｎ−１）      ・・・（１２）
【０１４４】
そして、表示装置２００では、走査線ピッチ変換配線３２における最外データ配線中心間距離４２ａは、電気泳動部２の画素ピッチ（データ線ピッチ４２ａｐ）と画素数ｎとから、下式（１３）によって、７９．８ｍｍと求めることができる。また、走査線ピッチ変換配線３２おける最外ドライバＩＣ配線中心間距離４２ｂは、画素数ｎと、端子ピッチ４２ｂｐとから、下式（１４）によって、１９．９５ｍｍと求めることができる。
【０１４５】
４２ａ＝４２ａｐ×（ｎ−１）
＝０．２×（４００−１）      ・・・（１３）
＝７９．８
【０１４６】
４２ｂ＝４２ｂｐ×（ｎ−１）
＝０．０５×（４００−１）      ・・・（１４）
＝１９．９５
【０１４７】
このとき、角度θが１５°であったとすると、上式（１）に最外データ配線中心間距離４２ａと最外ドライバＩＣ配線中心間距離４２ｂとを代入し、下式（１５）によって、８．０ｍｍと求めることができる。
【０１４８】
Ｄ＝（４２ａ−４２ｂ）／２×ｔａｎ（θ）
＝（７９．８−１９．９５）／２×ｔａｎ１５°      ・・・（１５）
＝８．０
【０１４９】
このことから、表示装置２００において、走査線接続配線３１を表示領域２０内に配置し、ピッチ変換領域４０に配置した走査線ピッチ変換配線３２によって、ゲートドライバＩＣ３に配置されたゲートドライバＩＣ出力接続電極３ｅのピッチを走査線接続配線３１が配置されたピッチに広げたとしても、表示装置２００における垂直方向の狭額縁化の実現を阻害しないことがわかる。
【０１５０】
ここで、第１の実施形態の表示装置１００において、表示領域２０の右側の配線接続領域３０に配置する走査線接続配線３１、つまり、第１の実施形態の表示装置１００における垂直方向の額縁の幅について考える。第１の実施形態の表示装置１００でも、走査線ピッチ変換配線３２が、ゲートドライバＩＣ出力接続電極３ｅのピッチを変換する。このため、走査線ピッチ変換配線３２における最外ドライバＩＣ配線中心間距離４２ｂは、上式（１２）によって求めることができる。つまり、第１の実施形態の表示装置１００において表示領域２０の右側にある配線接続領域３０の水平方向の距離（長さ）は、上式（１２）によって求めることができる。そして、上式（１４）から、第１の実施形態の表示装置１００における表示領域２０の右側の配線接続領域３０の水平方向の距離（長さ）、つまり、垂直方向の右側の額縁の幅は、１９．９５ｍｍと求めることができる。
【０１５１】
表示装置２００では、上述したように、表示領域２０の右側にある、走査線接続配線３１が配置される配線接続領域３０をなくすことができる。このため、表示装置２００では、第１の実施形態の表示装置１００に対して、電気泳動部２の右側の領域の幅を、−１９．９５ｍｍとし、垂直方向の額縁の右側の狭額縁化を実現することができる。なお、表示装置２００では、図１３に示した従来の表示装置５００に対しても同様に、垂直方向の額縁の右側の狭額縁化の効果を得ることができる。
【０１５２】
上述したように、第２の実施形態の表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割し、表示領域２０の左側の領域に配置されたそれぞれのデータ線Ｘを、表示領域２０の右側の領域に配置された対応するデータ線Ｘおよびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。これにより、第２の実施形態の表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下方の額縁の幅を細くして、狭額縁化を実現することができる。このことにより、第２の実施形態の表示装置２００でも、第１の実施形態の表示装置１００と同様に、１枚の元の基板あたりのアクティブマトリクス基板１の面取り数を増やし、アクティブマトリクス基板１の低コスト化を実現することができる。
【０１５３】
さらに、第２の実施形態の表示装置２００では、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅも、ピッチ変換領域４０に配置さえた走査線ピッチ変換配線３２、表示領域２０内に配置された走査線接続配線３１、およびコンタクトホール１３を用いて走査線Ｙに接続する。これにより、第２の実施形態の表示装置２００では、第１の実施形態の表示装置１００において電気泳動部２の右側にあった額縁の幅を細くして、さらに狭額縁化を実現することができる。このことにより、第２の実施形態の表示装置２００では、アクティブマトリクス基板１の水平方向の距離（長さ）を短くして、１枚の元の基板あたりのアクティブマトリクス基板１の面取り数をさらに増やし、アクティブマトリクス基板１のさらなる低コスト化を実現することができる。
【０１５４】
なお、第２の実施形態の表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下側の表示領域２０を左右の２つの領域に分割した構成について説明した。しかし、上述したように、本発明の表示装置では、表示領域２０の分割数は、２つに限定されるもではなく、表示領域２０を複数の領域に分割してもよい。これにより、第２の実施形態の表示装置２００でも、第１の実施形態の表示装置１００と同様に、電気泳動部２の下方の狭額縁化をする構成にすることもできる。
【０１５５】
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。本発明の第３の実施形態の表示装置は、第２の実施形態の表示装置２００と同様に、電気泳動部の下方の狭額縁化し、さらに、電気泳動部の右側の狭額縁化も実現を実現した、アクティブマトリックス構造の電気泳動表示装置である。ただし、本発明の第３の実施形態の表示装置では、表示領域を２つの領域よりもさらに多くの領域に分割することによって、電気泳動部の下方のさらなる狭額縁化を実現する。
【０１５６】
図９は、本発明の第３の実施形態の表示装置における基板構成の一例を示した図である。図９に示した第３の実施形態の表示装置３００も、第２の実施形態の表示装置２００と同様に、フレキシブルな（可撓性を持った）シート状またはガラスのような剛性の板状のアクティブマトリクス基板１上に形成（配置）される表示領域２０の上に、電気泳動部２を配置している。
【０１５７】
そして、図９に示したように、表示装置３００でも、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、電気泳動部２の下側の表示領域２０に、複数本のデータ線Ｘを配置し、データ線Ｘに対して直交するように複数本の走査線Ｙを配置している。また、図９に示したように、表示装置３００でも、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、電気泳動部２の下側の表示領域２０に配置された信号線Ｘと走査線Ｙとが交差する位置に、信号線Ｘと走査線Ｙと信号線Ｘおよび走査線Ｙのそれぞれに沿ってマトリクス状になるように、複数の画素Ｐを配置している。なお、図９においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、表示領域２０に配置されたそれぞれの画素Ｐとして、画素Ｐを構成する薄膜トランジスタを示している。
【０１５８】
表示装置３００では、図９に示したように電気泳動部２の下側の表示領域２０を、右側、中央、左側の３つの領域に分割している。このため、表示装置３００では、表示領域２０の右側の領域と、中央の領域と、左側の領域とのそれぞれに、ｍ／３本のデータ線Ｘと、ｍ／３列ｎ／３行の画素Ｐの画素群とがそれぞれ配置されている。以下の説明においては、分割した表示領域２０の右側の領域を「Ａ領域」といい、中央の領域を「Ｂ領域」といい、左側の領域を「Ｃ領域」という。
【０１５９】
なお、図９においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、データ線Ｘの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置されているデータ線Ｘのデータ番号を表し、走査線Ｙの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０に配置されている走査線Ｙの走査番号を表している。なお、以下の説明においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、データ線Ｘのそれぞれが延びる列方向を垂直方向といい、走査線Ｙのそれぞれが延びる行方向を水平方向という。また、図９においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、画素Ｐの符号の後に表す“（）：括弧”内の数字および記号は、表示領域２０内に配置された画素Ｐのデータ番号と走査番号とを表している。従って、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、画素Ｐ（ｉ，ｊ）は、データ線Ｘ（ｉ）、走査線Ｙ（ｊ）に接続されている画素Ｐであることを表している。また、表示装置３００でも、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、データ線Ｘ、走査線Ｙ、および画素Ｐの全てを区別して表すため、データ線Ｘ、走査線Ｙ、および画素Ｐのそれぞれを、排他的なデータ番号および走査番号で表している。
【０１６０】
表示装置３００では、図９に示したように、表示領域２０に配置されたｍ本のデータ線Ｘ（１）〜データ線Ｘ（ｍ）が配置されている。表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、表示領域２０のＡ領域内に配置されているデータ線Ｘのデータ番号を、図９の右側から順に「１」〜「ｍ／３」とし、Ｂ領域内に配置されているデータ線Ｘのデータ番号を、図９の右側から順に「ｍ／３＋１」〜「２ｍ／３」とし、Ｃ領域内に配置されているデータ線Ｘのデータ番号を、図９の右側から順に「２ｍ／３＋１」〜「ｍ」としている。
【０１６１】
表示装置３００では、図９に示したように、Ａ領域に配置されたデータ線Ｘ（１）〜データ線Ｘ（ｍ／３）が、アクティブマトリクス基板１において表示領域２０の外側の領域（図９では、電気泳動部２の下方のピッチ変換領域４０）に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続している。また、表示装置３００では、Ｂ領域に配置されたデータ線Ｘ（ｍ／３＋１）〜データ線Ｘ（２ｍ／３）が、表示領域２０の外側の領域（図９では、表示領域２０の上側の配線接続領域３０）に配置された対応するデータ線接続配線４１を介して、Ａ領域に配置された対応するデータ線Ｘのいずれかと接続されている。これにより、Ｂ領域に配置されたそれぞれのデータ線Ｘは、データ線接続配線４１によって折り返されて、Ａ領域に配置された対応するデータ線Ｘ（１）〜データ線Ｘ（ｍ／３）およびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続される。また、表示装置３００では、Ｃ領域に配置されたデータ線Ｘ（２ｍ／３＋１）〜データ線Ｘ（ｍ）が、ピッチ変換領域４０に配置された対応するデータ線接続配線４３を介して、Ｂ領域に配置された対応するデータ線Ｘのいずれかと接続されている。これにより、Ｃ領域に配置されたそれぞれのデータ線Ｘは、データ線接続配線４３によって折り返されて、Ｂ領域に配置されたデータ線Ｘ（ｍ／３＋１）〜データ線Ｘ（２ｍ／３）、Ａ領域に配置された対応するデータ線Ｘ（１）〜データ線Ｘ（ｍ／３）、およびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続される。このようにして、表示装置３００では、表示領域２０のＡ領域、Ｂ領域、およびＣ領域に配置された対応するデータ線Ｘ同士が、データ線接続配線４１またはデータ線接続配線４３を介して数珠つなぎに接続される。この構成により、表示装置３００では、表示領域２０のＡ領域、Ｂ領域、およびＣ領域に配置された対応するデータ線Ｘを１本のデータ線Ｘとしてみた場合に、それぞれのデータ線Ｘが３列分の画素Ｐに対応する構成となっている。
【０１６２】
なお、表示装置３００でも、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、表示領域２０に配置されたデータ線Ｘ、配線接続領域３０に配置されたデータ線接続配線４１、ピッチ変換領域４０に配置されたデータ線ピッチ変換配線４２、およびデータ線接続配線４３を、アクティブマトリクス基板１上の同一の層に形成することにより、データ線Ｘ（ｉ）の配線抵抗が高抵抗になってしまうのを抑えることができる。また、表示装置３００では、表示領域２０における走査線接続配線３１は、データ線ピッチ変換配線４２などと同じ層で形成される。表示領域２０の走査線接続配線３１は、対応するコンタクトホール１３によって走査線Ｙに接続されている。ピッチ変換領域４０における走査線ピッチ変換配線３２は、走査線接続配線３１とは異なる層で形成される。そして、走査線接続配線３１と走査線ピッチ変換配線３２とは、ピッチ変換領域４０において対応するコンタクトホール１３によって接続されている。
【０１６３】
また、表示装置３００では、電気泳動部２の下側の表示領域２０を３つの領域に分割している構成であることに伴って、図９に示したように、Ａ領域と、Ｂ領域と、Ｃ領域とのそれぞれの領域に、ｎ本の走査線Ｙが配置されている。以下の説明においては、Ａ領域に配置されたｎ本の走査線Ｙを、「走査線Ｙａ」といい、Ｂ領域に配置されたｎ本の走査線Ｙを、「走査線Ｙｂ」といい、Ｃ領域に配置されたｎ本の走査線Ｙを、「走査線Ｙｃ」という。表示装置３００においては、それぞれの領域内に配置されている走査線Ｙの走査番号を、図９の上側から順に「１」〜「ｎ」としている。
【０１６４】
表示装置３００では、図９に示したように、表示領域２０において、Ｂ領域に配置された走査線Ｙｂと、Ｃ領域に配置された走査線Ｙｃとが、Ｂ領域とＣ領域との水平方向の全体に渡って配置されている。そして、図９に示したように、表示装置３００では、第２の実施形態の表示装置２００と同様に、それぞれの走査線Ｙは、配線接続領域３０を通らず、表示領域２０内に形成された対応するコンタクトホールを用いて、データ線Ｘと同じ垂直方向に延びるように表示領域２０内に配置されている対応する走査線接続配線３１との交点の位置で接続されている。そして、表示装置２００では、それぞれの走査線接続配線３１が、ピッチ変換領域４０に配置された対応する走査線ピッチ変換配線３２を介して、ゲートドライバＩＣ３の対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。つまり、表示装置３００においても、走査線Ｙは、第２の実施形態の表示装置２００と同様に、配線接続領域３０を通らず、表示領域２０内で走査線接続配線３１と接続されて、走査線ピッチ変換配線３２を介して、対応するゲートドライバＩＣ出力接続電極３ｅに接続されている。
【０１６５】
なお、表示装置３００でも、第２の実施形態の表示装置２００と同様に、表示領域２０内の走査線接続配線３１を、アクティブマトリクス基板１上に形成するデータ線Ｘと同一の層に形成する。そして、表示装置３００でも、第２の実施形態の表示装置２００と同様に、表示領域２０に配置された走査線Ｙと、対応する走査線接続配線３１とを、表示領域２０内の交点の位置に形成された対応するコンタクトホールを用いて接続する。
【０１６６】
表示装置３００では、上述したように、ｍ／３列ｎ行の画素Ｐの画素群が、それぞれの領域に配置されている。なお、図９では、画素Ｐの符号の後に表す“（）：括弧”内の走査番号を、表示領域２０におけるいずれの領域に配置された走査線Ｙの走査番号であるかを区別するための記号（「ａ」、「ｂ」、または「ｃ」）とその領域における走査番号を合わせた形式で表している。より具体的には、Ａ領域に配置された１行目の走査線Ｙａに接続される画素Ｐを画素Ｐ（ｉ，ａ１）と表し、Ｂ領域に配置された１行目の走査線Ｙｂに接続される画素Ｐを、画素Ｐ（ｉ，ｂ１）と表し、Ｃ領域に配置された１行目の走査線Ｙｃに接続される画素Ｐを、画素Ｐ（ｉ，ｃ１）と表している。
【０１６７】
なお、表示装置３００においても、ピッチ変換領域４０の下方の領域の構成、つまり、ソースドライバＩＣ４、ソースドライバＩＣ出力接続電極４ｅ、ゲートドライバＩＣ３、ゲートドライバＩＣ出力接続電極３ｅ、入力電極１２ｅ、入力信号線１２、および外部接続電極１１の構成や接続は、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様である。従って、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、表示装置３００の外部に備えた外部駆動回路から出力されたデータや駆動信号などの種々の信号が、外部接続電極１１に入力され、外部駆動回路から出力された信号が、外部接続電極１１、入力信号線１２、および入力電極１２ｅを通って、それぞれのドライバＩＣに伝達される。これにより、表示装置３００でも、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、それぞれのドライバＩＣが、伝達された信号に応じたデータや走査信号を画素Ｐに供給することによって、画素Ｐがデータを記憶し、電気泳動部２が画素Ｐに記憶されたデータに応じた表示を行う。
【０１６８】
次に、表示装置３００において電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐの構成について説明する。なお、表示装置３００においても、画素Ｐの等価回路は、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００において表示領域２０に配置された画素Ｐの等価回路と同様である。従って、表示装置３００において表示領域２０に配置された画素Ｐの等価回路に関する詳細な説明は省略する。以下に、表示装置３００において電気泳動部２の下側の表示領域２０に配置されたそれぞれの画素Ｐの構造について説明する。図１０は、本発明の第３の実施形態の表示装置３００において表示領域２０に配置された画素Ｐの構造の一例を模式的に示した図である。図１０（ａ）には、表示領域２０のＢ領域に配置された１つの画素Ｐ、つまり、走査線Ｙｂに接続される画素Ｐの構造の一例を示している。また、図１０（ｂ）には、表示領域２０のＡ領域に配置された１つの画素Ｐ、つまり、走査線Ｙａに接続される画素Ｐの構造の一例を示している。なお、図１０には、データ線Ｘ（ｉ）および走査線Ｙ（ｊ）を併せて示している。なお、表示装置３００において、表示領域２０のＣ領域に配置された１つの画素Ｐ、つまり、走査線Ｙｃの構造は、図７（ａ）に示した奇数列の画素Ｐの構造と同様である。従って、表示装置３００において表示領域２０のＣ領域に配置された画素Ｐの構造に関する詳細な説明は省略する。
【０１６９】
なお、図１０（ａ）に示したＢ領域に配置された画素Ｐおよび図１０（ｂ）に示したＡ領域に配置された画素Ｐのそれぞれの構造は、図３に示した、第１の実施形態の表示装置１００において表示領域２０に配置されたそれぞれの画素Ｐの構造と同様である。つまり、表示装置３００の表示領域２０内に配置されるそれぞれの画素Ｐは、薄膜トランジスタ６と、容量電極６ｃと、画素電極８とを含んで構成される。表示装置３００においても、それぞれの画素Ｐの薄膜トランジスタ６は、例えば、逆スタガー型の薄膜トランジスタである。また、それぞれの薄膜トランジスタ６は、半導体層６ｎと、ソース電極６ｓと、ドレイン電極６ｄと、ゲート電極６ｇとを含んで構成されている。
【０１７０】
ただし、表示装置３００では、Ｂ領域に配置される画素Ｐを構成する薄膜トランジスタ６のゲート電極６ｇは、対応する走査線Ｙｂに接続される。つまり、Ｂ領域に配置される画素Ｐにおける画素電極８の領域内には、隣接するＡ領域に配置される画素Ｐに対応する走査線Ｙｃが配置されている。しかし、図１０（ａ）に示したように、Ｂ領域に配置される画素Ｐを構成する薄膜トランジスタ６のゲート電極６ｇは、対応する走査線Ｙｂ（ｊ）に接続され、対応するゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３が出力した走査信号が供給される。つまり、図１０（ａ）に示したＢ領域に配置される画素Ｐに配置された走査線Ｙｃ（ｊ）は、Ｂ領域に配置される画素Ｐの画素電極８の領域を通過しているのみである。なお、図示はしていないが、Ａ領域に配置される画素Ｐでは、薄膜トランジスタ６のゲート電極６ｇが、対応する走査線Ｙｃ（ｊ）に接続され、対応するゲートドライバＩＣ出力接続電極３ｅにゲートドライバＩＣ３が出力した走査信号が供給される。つまり、Ａ領域に配置される画素Ｐに配置された走査線Ｙｂ（ｊ）は、Ａ領域に配置される画素Ｐの画素電極８の領域を通過しているのみである。
【０１７１】
なお、表示装置３００においても、表示領域２０のそれぞれの領域に配置された画素Ｐの駆動方法は、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００における画素Ｐの駆動方法と同様に考えることができる。従って、表示装置３００において表示領域２０のそれぞれの領域に配置された画素Ｐの駆動方法に関する詳細な説明は省略する。
【０１７２】
次に、表示装置３００の構造について説明する。図１１は、本発明の第３の実施形態の表示装置３００における基板（アクティブマトリクス基板１）の断面の一例を模式的に示した断面図である。図１１には、図９に示した表示装置３００の構成の一例において、一点鎖線Ｃ−Ｃで示した部分（Ｃ−Ｃ断面）のアクティブマトリクス基板１の断面図を示している。なお、図１１に示したアクティブマトリクス基板１のＣ−Ｃ断面における表示領域２０内の断面は、図１０（ａ）に示したＢ領域に配置される画素Ｐの構造の一例において一点鎖線Ｃ−Ｃで示した部分の断面を示している。
【０１７３】
図１１に示したように、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、最外殻から順に、透明可塑性基板２ａ、透明電極２ｂ、および電気泳動媒体２ｃが積層され、電気泳動媒体２ｃにおいて透明電極２ｂが積層された側の面とは反対側の面に、導電性を有する接着剤２ｄが塗布されている電気泳動部２が、接着剤２ｄを介して、アクティブマトリクス基板１の表示領域２０に形成された画素電極８と接続されている。従って、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、電気泳動部２は、透明電極２ｂと、アクティブマトリクス基板１の表示領域２０に配置されたそれぞれの画素Ｐに構成された容量が保持しているデータの信号電圧との間の電位差に応じた表示を行う。
【０１７４】
また、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、アクティブマトリクス基板１上には、電気泳動部２が接続される表示領域２０に、画素Ｐ、データ線Ｘ、走査線Ｙ、および容量配線１０が形成される。また、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、アクティブマトリクス基板１上には、電気泳動部２が接続されない表示領域２０の外側の領域に、データ線接続配線４１、データ線ピッチ変換配線４２、ソースドライバＩＣ４、走査線接続配線３１、走査線ピッチ変換配線３２、ゲートドライバＩＣ３、入力信号線１２、および外部接続電極１１が形成（配置）される。また、表示装置３００では、電気泳動部２が接続されない表示領域２０の外側の領域に、データ線接続配線４３が形成（配置）される。
【０１７５】
図１１には、アクティブマトリクス基板１上に形成された、画素Ｐに接続される容量配線１０、走査線Ｙｂ（ｊ）、および走査線Ｙｃ（ｊ）のそれぞれがゲート絶縁膜５によって覆われており、走査線接続配線３１と走査線ピッチ変換配線３２とは、ピッチ変換領域４０において対応するコンタクトホール１３によって接続されている。また、表示領域２０の走査線接続配線３１は、対応するコンタクトホール１３を用いて走査線Ｙに接続されている状態を示している。なお、ゲート絶縁膜５は、図１１に示した構成要素以外にも、薄膜トランジスタ６を構成するゲート電極６ｇや、画素Ｐを構成する容量電極６ｃを覆うように形成される。
【０１７６】
図１１には、ピッチ変換領域４０に配置されるデータ線接続配線４３がゲート絶縁膜５上にあり、層間絶縁膜７によって覆われている状態を示している。
【０１７７】
また、図１１には、ゲート絶縁膜５の上側に形成された、データ線接続配線４１、走査線接続配線３１、およびデータ線接続配線４３のそれぞれが形成（配置）され、薄膜トランジスタ６を構成するドレイン電極６ｄの領域内のコンタクトホール９の位置に開口部を有する層間絶縁膜７によって覆われている状態を示している。なお、層間絶縁膜７は、図１１に示した構成要素以外にも、薄膜トランジスタ６を構成するソース電極６ｓおよびドレイン電極６ｄ、Ａ領域、Ｂ領域、Ｃ領域に配置されたデータ線Ｘ（ｉ）、データ線ピッチ変換配線４２を覆うように形成される。
【０１７８】
また、図１１には、層間絶縁膜７の上側に画素電極８が形成（配置）されている状態を示している。
【０１７９】
また、図１１には、アクティブマトリクス基板１上に、ゲートドライバＩＣ出力接続電極３ｅ、入力電極１２ｅ、および入力電極１２ｅと外部接続電極１１とを接続する入力信号線１２が配置されている状態を示している。なお、アクティブマトリクス基板１上には、図１１に示した構成要素以外にも、ソースドライバＩＣ出力接続電極４ｅおよび入力電極１２ｅ、外部接続電極１１が配置される。
【０１８０】
なお、表示装置３００においても、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、ゲートドライバＩＣ出力接続電極３ｅ、ソースドライバＩＣ出力接続電極４ｅ、入力電極１２ｅ、および外部接続電極１１が配置された領域以外の領域に層間絶縁膜７を形成して、アクティブマトリクス基板１のほぼ全体を層間絶縁膜７によって覆うようにしてもよい。
【０１８１】
なお、図１１に示した表示装置３００の構造でも、第２の実施形態の表示装置２００と同様に、画素電極８が形成されている領域が表示装置３００における表示領域２０であり、その他の領域（表示領域２０の周囲の領域）が、表示装置３００の額縁にあたる領域である。しかし、表示装置３００では、電気泳動部２の下側の表示領域２０を３つの領域に分割し、表示領域２０のＢ領域およびＣ領域に配置されたそれぞれのデータ線Ｘを、表示領域２０のＡ領域に配置された対応するデータ線Ｘおよびピッチ変換領域４０に配置された対応するデータ線ピッチ変換配線４２を介して、ソースドライバＩＣ４の対応するソースドライバＩＣ出力接続電極４ｅに接続する。これにより、表示装置３００では、第２の実施形態の表示装置２００よりも、表示装置３００の額縁にあたる領域の内、電気泳動部２の下方の領域の幅をさらに細くして、さらなる狭額縁化を実現することができる。
【０１８２】
なお、表示装置３００において、ピッチ変換領域４０に配置するデータ線ピッチ変換配線４２におけるピッチ変換距離Ｄは、上式（１０）において、分割数Ｓを「３」にすることによって、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に求めることができる。従って、表示装置３００におけるデータ線ピッチ変換配線４２のピッチ変換距離Ｄの算出に関する詳細な説明は省略する。
【０１８３】
なお、表示装置３００においては、第２の実施形態の表示装置２００の構成において、表示領域２０を分割する数をさらに多くした構成について説明した。しかし、表示装置３００の考え方は、第１の実施形態の表示装置１００に適用することもできる。そして、表示装置３００の考え方を適用した第１の実施形態の表示装置１００においても、額縁にあたる領域の内、電気泳動部２の下方の領域の幅をさらに細くして、さらなる狭額縁化を実現することができる。
【０１８４】
上述したように、第３の実施形態の表示装置３００でも、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００と同様に、電気泳動部２の下方の額縁の幅を細くして、狭額縁化を実現することができる。さらに、第３の実施形態の表示装置３００でも、第２の実施形態の表示装置２００と同様に、電気泳動部２の右側にあった額縁の幅を細くして、狭額縁化を実現することができる。このとき、第３の実施形態の表示装置３００では、電気泳動部２の下側の表示領域２０の分割数を、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００よりも多くする。これにより、第３の実施形態の表示装置３００では、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００よりも電気泳動部２の下方の額縁の幅をさらに細くして、さらなる狭額縁化を実現することができる。このことにより、第３の実施形態の表示装置３００では、第１の実施形態の表示装置１００や第２の実施形態の表示装置２００よりも、１枚の元の基板あたりのアクティブマトリクス基板１の面取り数をさらに増やし、アクティブマトリクス基板１のさらなる低コスト化を実現することができる。
【０１８５】
なお、第３の実施形態の表示装置３００では、電気泳動部２の下側の表示領域２０を、右側、中央、左側の３つの領域に分割した構成について説明した。しかし、上述したように、本発明の表示装置では、表示領域２０の分割数を、さらに多くしてもよい。この場合、本発明の表示装置では、ピッチ変換領域４０に配置するデータ線ピッチ変換配線４２と、配線接続領域３０に配置する走査線ピッチ変換配線３２とのバランスをとって、表示領域２０の分割数を決定することが望ましい。これにより、本発明の表示装置では、電気泳動部２の下方のさらなる狭額縁化をする構成にすることができる。
【０１８６】
＜適用例＞
次に、本発明の表示装置の適用例について説明する。以下の説明においては、本発明の表示装置を、電子棚札の表示部として適用した場合について説明する。図１２は、本発明の表示装置を適用した電子棚札の一例を示した図である。
【０１８７】
図１２には、例えば、スーパーマーケットやコンビニエンスストアなどの販売店に設置されている商品陳列棚４００に、陳列した商品４０１に関する商品名（商品説明）や価格などの情報を表示させる電子棚札１０１として、第１の実施形態の表示装置１００を利用した場合の一例を示している。なお、表示装置１００を電子棚札１０１として利用する場合、電子棚札１０１に備える表示装置１００は１つであってもよいし、複数個の表示装置１００を組み合わせて１つの電子棚札１０１を構成してもよい。
【０１８８】
電子棚札１０１として利用された表示装置１００に表示させる情報は、例えば、無線や有線によって、外部機器（不図示）から入力することができる。これにより、表示装置１００には、表示装置１００の外部に備えた外部駆動回路から出力されたデータや駆動信号などの種々の信号が、外部接続電極１１に入力され、外部駆動回路から出力された信号が、外部接続電極１１、入力信号線１２、および入力電極１２ｅを通って、それぞれのドライバＩＣに伝達される。なお、外部駆動回路は、不図示の外部機器に備えていてもよいし、電子棚札１０１を構成する表示装置１００以外の構成要素として電子棚札１０１に備えていてもよい。表示装置１００は、それぞれのドライバＩＣが、伝達された信号に応じたデータや走査信号を画素Ｐに供給することによって、画素Ｐがデータを記憶し、電気泳動部２が画素Ｐに記憶されたデータに応じた表示を行う。なお、電子棚札１０１に表示している情報を書き換える場合には、不図示の外部機器から、表示装置１００に表示させる情報を再び入力することによって行うことができる。このように、表示装置１００を利用した電子棚札１０１では、従来からある紙の媒体を利用した棚札よりも容易に、表示する情報を書き換えることができる。
【０１８９】
ここで、図１２では、電子棚札１０１が、商品陳列棚４００の端部に設置されている場合を示している。そして、電子棚札１０１は、図１２に示したように、横長の形状である。このため、電子棚札１０１に利用された表示装置１００では、表示領域２０に配置する水平方向の画素Ｐの画素数の方が、垂直方向の画素Ｐの画素数よりも多くなる。このため、電子棚札１０１では、表示装置１００において得られる、ピッチ変換領域４０の垂直方向の距離（長さ）を短くし、電気泳動部２の下方の額縁の幅を細くすることができるという狭額縁化の効果が、より優位に働くと考えられる。つまり、電子棚札１０１において情報を表示する表示部の周囲に設けられる額縁の領域を狭くして、表示部の領域の大きな電子棚札１０１を実現することができる。
【０１９０】
なお、図１２では、表示装置１００を利用する電子棚札１０１の形状が、凸形状である場合を示した。しかし、表示装置１００を利用する電子棚札１０１の形状は、凸形状に限定されるものではなく、平面状や凹形状など、種々の形状にしてもよい。また、上述したように、表示装置１００は、フレキシブルな（可撓性を持った）シート状のアクティブマトリクス基板１上に形成（配置）している。このため、表示装置１００では、表示領域２０の上側に配置する電気泳動部２にも可撓性を持たせてもよい。そして、表示装置１００を利用する電子棚札１０１をフレキシブルにして、電子棚札１０１を商品陳列棚４００に設置する際の自由度が高い構成にしてもよい。
【０１９１】
なお、適用例では、第１の実施形態の表示装置１００を電子棚札１０１に利用した場合について説明したが、第２の実施形態の表示装置２００や第３の実施形態の表示装置３００であっても同様に、電子棚札に利用することができる。そして、第２の実施形態の表示装置２００や第３の実施形態の表示装置３００を利用した電子棚札においても、表示装置２００や表示装置３００において得られる狭額縁化の効果を得ることができる。
【０１９２】
上記に述べたとおり、本発明を実施するための形態によれば、表示装置において、電気泳動部の下側の表示領域を複数の領域（分割表示領域）に分割し、分割した１つの分割表示領域である第１の分割表示領域に配置されたそれぞれのデータ線を、ピッチ変換領域に配置された対応するデータ線ピッチ変換配線を介して、ソースドライバＩＣの対応するソースドライバＩＣ出力接続電極に接続する。また、本発明を実施するための形態の表示装置では、分割した他の分割表示領域である第２の分割表示領域に配置されたそれぞれのデータ線を、配線接続領域に配置された対応するデータ線接続配線を介して、第１の分割表示領域に配置された対応するデータ線のいずれかと接続する。つまり、本発明を実施するための形態の表示装置では、第２の分割表示領域に配置されたそれぞれのデータ線を、第１の分割表示領域に配置された対応するデータ線およびピッチ変換領域に配置された対応するデータ線ピッチ変換配線を介して、ソースドライバＩＣの対応するソースドライバＩＣ出力接続電極に接続する。これにより、本発明を実施するための形態の表示装置では、ピッチ変換領域の水平方向の距離（長さ）が、第１の分割表示領域に対応する距離（長さ）になり、ピッチ変換領域の垂直方向の距離（長さ）を短くすることができる。つまり、本発明を実施するための形態の表示装置では、表示装置の周囲に設けられる額縁にあたる領域に含まれるピッチ変換領域を狭くすることができる。これにより、本発明を実施するための形態の表示装置では、表示装置の額縁にあたる領域の内、電気泳動部の下方の領域の幅を細くして、表示装置の狭額縁化を実現することができる。
【０１９３】
さらに、本発明を実施するための形態の表示装置では、ゲートドライバＩＣの対応するゲートドライバＩＣ出力接続電極も、ピッチ変換領域に配置さえた走査線ピッチ変換配線、表示領域内に配置された走査線接続配線、およびコンタクトホールを用いて、走査線に接続する。これにより、本発明を実施するための形態の表示装置では、電気泳動部の右側にあった額縁の幅を細くして、さらに狭額縁化を実現することができる。
【０１９４】
また、本発明を実施するための形態によれば、本発明の表示装置を、電子棚札の表示部として利用する。これにより、本発明を実施するための形態の電子棚札では、情報を表示する表示部の周囲に設けられる額縁の領域を狭くして、表示部の領域の大きな電子棚札を実現することができる。
【０１９５】
なお、本発明を実施するための形態では、本発明の表示装置を、電子棚札の表示部として利用する場合について説明した。しかし、本発明の表示装置を利用することができる装置は、上述した電子棚札に限定されるものではない。つまり、本発明の表示装置は、表示領域の周囲に設けられる額縁にあたる領域を狭くすることが望まれている装置であれば、いかなる装置に利用してもよい。これにより、本発明の表示装置を利用した装置において、同様に狭額縁化の効果を得ることができる。
【０１９６】
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
【符号の説明】
【０１９７】
１００，２００，３００・・・表示装置
１・・・アクティブマトリクス基板（第１の基板）
２・・・電気泳動部
３・・・ゲートドライバＩＣ（第２のドライバ回路）
４・・・ソースドライバＩＣ（第１のドライバ回路）
２０・・・表示領域
３０・・・配線接続領域
３１・・・走査線接続配線
３２・・・走査線ピッチ変換配線
３ｅ・・・ゲートドライバＩＣ出力接続電極（第２の出力接続電極）
４０・・・ピッチ変換領域
４１・・・データ線接続配線
４２・・・データ線ピッチ変換配線
４ｅ・・・ソースドライバＩＣ出力接続電極（第１の出力接続電極）
１１・・・外部接続電極
１２・・・入力信号線
１２ｅ・・・入力電極
Ｐ・・・画素
Ｘ・・・データ線
Ｙ・・・走査線
２ａ・・・透明可塑性基板（第２の基板）
２ｂ・・・透明電極（対向電極）
２ｃ・・・電気泳動媒体
２ｄ・・・接着剤
５・・・ゲート絶縁膜
６・・・薄膜トランジスタ
６ｎ・・・半導体層
６ｓ・・・ソース電極
６ｄ・・・ドレイン電極
６ｇ・・・ゲート電極
６ｃ・・・容量電極
７・・・層間絶縁膜
８・・・画素電極
９・・・コンタクトホール
１０・・・容量配線
４２ａ・・・最外データ配線中心間距離
４２ｂ・・・最外ドライバＩＣ配線中心間距離
４２ｃ・・・データ配線
４２ｄ・・・ドライバＩＣ配線
４２ａｐ・・・データ線ピッチ
４２ｂｐ・・・端子ピッチ
Ｄ・・・ピッチ変換距離
１３・・・コンタクトホール
４３・・・データ線接続配線
１０１・・・電子棚札
４００・・・商品陳列棚
４０１・・・商品
５００・・・表示装置
【図１】
2019124787.tif 000003
【図２】
2019124787.tif 000004
【図３】
2019124787.tif 000005
【図４】
2019124787.tif 000006
【図５】
2019124787.tif 000007
【図６】
2019124787.tif 000008
【図７】
2019124787.tif 000009
【図８】
2019124787.tif 000010
【図９】
2019124787.tif 000011
【図１０】
2019124787.tif 000012
【図１１】
2019124787.tif 000013
【図１２】
2019124787.tif 000014
【図１３】
2019124787.tif 000015
【図１４】
2019124787.tif 000016
【図１５】
2019124787.tif 000017