(57)【要約】      （修正有）【課題】高速の位相遅延回路を用いず、しかしこれと等価な受信用ＡＤ変換用クロック発生回路を提供する。【解決手段】マイクロ波の超広帯域（ＵＷＢ）パルスを複数回送信し、反射波を複数回受信し、経過時間から距離を算出するレーダ技術を用いた近距離の目標物を検出する手段において、超広帯域（ＵＷＢ）パルスを発生させるための基準クロック発生器と、かかる基準クロックの発振周波数からわずかにずらした発振周波数の第二のクロック発生用の発振器と、ＡＤ変換器と、メモリ手段とを有し、かかる第二のクロックで受信信号を複数回ＡＤ変換し、かかるＡＤ変換出力をメモリ手段に記憶させることを特徴とする電波反射に依る検出装置。【選択図】図２
2019066379.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波の超広帯域(UWB)パルスを複数回送信し、反射波を複数回受信し、経過時間から距離を算出するレーダ技術を用いた近距離の目標物を検出する手段において、
前記超広帯域(UWB)パルスを発生させるための基準クロック発生器と、かかる基準クロックの発振周波数からわずかにずらした発振周波数の第二のクロック発生用の発振器と、ＡＤ変換器と、メモリ手段とを有し、かかる第二のクロックで受信信号を複数回ＡＤ変換し、かかるＡＤ変換出力をメモリ手段に記憶させることを特徴とする電波反射に依る検出装置。
【請求項２】
請求項１の電波反射に依る検出装置であって、
前記第二のクロック発生用の発振器が、前記第一のクロックとは非同期の水晶発振器であることを特徴とする電波反射に依る検出装置。
【請求項３】
請求項１の電波反射に依る検出装置であって、
前記第一と第二のクロックを入力としその周波数差成分を出力とする回路と、かかる回路の出力と第三のクロック発生手段との位相差を検出する回路と、かかる回路の出力により前記第二のクロック発生用の発振器を制御する位相ロック・ループ手段を有することを特徴とする電波反射に依る検出装置。
【請求項４】
請求項１の電波反射に依る検出装置であって、
前期メモリ手段に記憶させたデータに対する演算装置を有し、
前記第二のクロックで前記送信された超広帯域(UWB)パルスを直接受信した信号もサンプリングし、前記メモリ手段に記憶させ、
前記メモリ手段に記憶されたデータ内の直接受信した複数のデータと、前記反射波に依る複数のデータとの時間差を算出することにより、目標物との距離を算出することを特徴とする電波反射に依る検出装置。
【請求項５】
請求項４の電波反射に依る検出装置であって、
前記メモリ手段に記憶されたデータの内の近傍の複数のデータの平均、もしくは複数の反射波の内で前記時間差が概略等しいと推定された複数のデータの平均によりノイズを低減したことを特徴とする波反射に依る検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、生体内異常組織等の電波反射による検出装置に関し、特にその周波数生成装置に関する。
【背景技術】
【０００２】
最近の電波の反射を利用し、目標物を検出する発明が報告されている。その一応用が乳癌等の生体内異常組織の検出であるが、これに限定されない。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許公開２０１０−６９１５８「異常組織検出装置及び異常組織検出」
【特許文献２】ＷＯ２００５−０７６０３５「レーダ装置」
【特許文献３】特許公開２００６−３２２７２３「パルスレーダ装置」
【特許文献４】特許公開２０１６−８３０３６「異常組織検出装置及び信号送受信方法」
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年近距離の目標物を検出する手段として、超広帯域(UWB)パルスを用いたマイクロ波レーダ技術が注目されている。
【０００５】
その一例として本件発明者等のチームが提案しているのが、特許文献１に示す、生体に有害なＸ線を使わないで、癌組織などを検出する装置である。特許文献１の概要は、基本クロックから三角波発生回路や微分回路からなるUWB送信機のマイクロ波帯の出力を得て、それをアンテナから体内へ送出し、これが体内の癌組織で反射して来るのを、複数のアンテナで拾い、低雑音増幅器(LNA)で増幅し、ＡＤ変換する構成が記載されている。
【０００６】
ここで送信波形は、基本クロック(実施例では125MHz)毎の単発のパルス波形であるが、その周波数成分はマイクロ波帯に広域に分布している(実施例では5GHzを中心とする広帯域信号)。反射信号を受信して、送信信号とのわずかな時間差から距離を測定するためには、超高速サンプリング(実施例では等価的に31.25ps、即ち32Gサンプル／秒=32Gsps)でＡＤ変換する必要がある。実際には、「逐次的に相対位置をずらしつつサンプリングを繰り返す」等価的なサンプリング手法を用いている。
【０００７】
かかる等価的なサンプリング信号を生成するために、高分解能な(実施例では等価的に31.25psステップの)可変遅延量を生成するタイミング生成回路が必要であった。このため0.00ps, 31.25ps,62.50ps,93.74ps,125.00ps,・・と31.25pづつずらした各位相の信号を作り、切替回路MUXで選択している。しかしながら31.25psの分解能の信号を扱うにはその逆数である32GHzの半分程度以上の周波数を通過させ得る回路が要求される。このスピードは最新CMOSプロセスを用いたとしても設計の難易度が高く、切替回路自体の遅延量のばらつきを10ps台に、またジッタも10ps台に抑えるのは至難の業であった。その上、消費電力が大きいという欠点があった。
【０００８】
第二の従来例として、特許文献２には、車載用、盲人用、医療用の近距離レーダが記載されている。特許文献２の概要は、所定周期(実施例では100ns周期、すなわち100MHz)毎の細いトリガパルスでパルス変調されたUWB信号(実施例では23〜29GHz帯)を送信する。一方で、前記トリガパルスを順次遅延量を変えつつ (実施例ではファイン分解能では0.1nsすなわち100psステップで)遅延させたパルスでパルス変調した局部パルスを生成し、これと反射波を受信した信号とプロダクト検波(乗算検波)をして相関度を出力し、ＡＤ変換する構成が記載されている。
【０００９】
かかる高分解能な(実施例ではファイン分解能では0.1nsすなわち100psステップ、つまり10GHz相当の)可変遅延量を生成する遅延部が必要であった。このスピードは最新CMOSプロセスを用いたとしても設計の難易度が高く、特にジッタを分解能より充分低く抑えるのが至難の業であった。その上、消費電力が大きいという欠点があった。
【００１０】
第三の従来例として、特許文献３には、移動体用の近距離レーダが記載されている。特許文献３の概要は、所定周期毎の細いトリガパルスに応じた送信パルスを発生させて、UWB信号(実施例では23〜29GHz帯)として送信する。一方で、反射波を受信し、検波した信号と前記トリガパルスとの位相差をPLL型の回路で電圧に変換する構成が記載されている。
【００１１】
この特徴は位相差すなわち時間差を電圧に変換することにより、高速の位相遅延回路を必要としない利点がある。ただし、その変換利得のばらつきや直線性などに難点があり、別途校正する手段が必要であった。
【発明の効果】
【００１２】
本願発明は、高速の位相遅延回路を用いず、しかしこれと等価な受信用ＡＤ変換用クロック発生回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では、送信用の基準クロック発生回路(発振回路)に加え、これとは若干周波数をずらした第二のクロック発生回路(発振回路)を設けることを特徴とする。その発振周波数はせいぜい100MHzオーダーであって、例えば水晶発振子を用いて簡単に、かつ高精度、高純度すなわち超低ジッタで作ることができる等の利点がある。
【００１４】
ここで本願発明者は図1を用いて、特許文献１及び２に記載された受信用ＡＤ変換用のサンプリング・クロックについて以下のように考察した。ここでは、まずは特許文献１に記載されている平均化を行わない場合について考察し、平均化対応は実施例の説明時に述べる。
【００１５】
ここで、送信用の基準クロックtcの周波数をfcとする(実施例として、特許文献１ではfc =125MHz、特許文献２ではfc =100MHz)。このクロックを元にし、遅延量を順次τd(実施例として、特許文献１ではτd =31.25ps、特許文献２ではτd =100ps)づつ増加させつつ、受信用クロックtdを発生させ、ＡＤ変換やプロダクト検波によるサンプリング処理を行っている。図１で実線で示された受信波形の繰返しに対し、受信用クロックtdでサンプリングすると、破線で示すように等価的にτdごとにサンプリングをしたのと同様な点でサンプリングができる。つまり破線で示したような受信信号の波形の時間軸を大幅に引き伸ばした波形を作ることにより、等価的にtdの周波数に変換することができる。
【００１６】
これを、時間軸での数式であらわすと、送信用の基準クロックのi番目の立ち上がり時刻tcは、
tc=i/fc
で示される。ここでi=0, 1, 2, ・・
【００１７】
一方、受信用ＡＤ変換用のサンプリング・クロックのi番目の立ち上がり時刻tdは、
td =tc+i・τd 
で示される。前項の式を代入すると
td =i/fc +i・τd
=i・(1/fc +τd)
=i/[fc/((1+τd ・fc)]
受信用ＡＤ変換用のサンプリング・クロックの周波数をfdとすれば
td ≡i/fd
なので、上式により
fd =fc/(1+τd ・fc)
とあらわすことができる。
【００１８】
ここで、特許文献１及び２の実施例の値を代入すると、前者は
fd =125MHz/((1+31.25ps・125MHz) = 124.513619MHz)
後者は
fd =100MHz/((1+100ps・100MHz) = 99.009901MHz)
となる、それぞれ送信用の基準クロックにごく近い単一の周波数のクロックであることが示された。
【００１９】
本願発明になる受信用ＡＤ変換用のサンプリング・クロック発生器の構成手段は、(ピコ秒(ps)単位の超高速遅延回路とその切替回路を用いることなく)単に上記fdの周波数を持つ発振器を用意するだけである。具体的に言えば、特許文献１の実施例では送信用の基準クロックとしてfc =125MHzの水晶発振器と、受信用のサンプリング・クロックとしてfd  =124.513619MHzの水晶発振器を購入するだけでよい。特許文献２の実施例では送信用の基準クロックとしてfc =100MHzの水晶発振器と、受信用ＡＤ変換用のサンプリング・クロックとしてfd =99.009901MHzの水晶発振器を指定して、購入するだけでよい。一般的な100MHz付近の水晶発振器の場合、カタログ規格でも、1Hzの分解能で周波数を指定することに、特段の問題はない。また、ジッタが10ps以下の規格の水晶発振器を容易選択することができる。
【００２０】
ただし、本願発明では送信用の基準クロックfc と、受信用のサンプリング・クロックfd  は、本質的に非同期であるため、図１の左端のような受信のサンプリングのスタートを示す信号が存在しないため、下記実施例で詳細に述べるような処理が必要となる。
【発明を実施するための形態】
【実施例１】
【００２１】
図２は本願発明の第一の実施例であり、特許文献１の図５に記載された装置に適用したものである。両者の違いは、受信用クロック発生回路(水晶発振器２)を追加し、基準クロック発生回路(水晶発振器１)からＡＤコンバータへの矢印を無くしたことである。図には陽には示されていないが、特許文献１の図５に示されたＡＤコンバータのブロック内は同図１１に示された超高速なタイミング生成回路を含んでいたが、本願発明では含まない。
【００２２】
かかる本願実施例による受信波形をＡＤ変換したものをグラフ化した波形の一例を図３に示す。これは「なま」の受信信号の波形ではなく、124.513619MHzのクロックごとのＡＤ変換値をメモリに取り込み、後でグラフ化したものであり、図１の破線で示された信号をより長い時間表示したものに相当する。
【００２３】
ここで、本願発明では送信用の基準クロックfc と、受信用のサンプリング・クロックfd  は、本質的に非同期であるため、受信信号には、図３の時間軸(横軸)のゼロを表すものが存在しない。
そこで、図３ではまずＡＤ変換値を連続して複数波形分繰り返しメモリに取り込むこととした。メモリ上で、最初に大きなピークを示すのがi1番目とすると、これは送信アンテナから受信アンテナに直接飛び込んできたもの(直接波)であり、癌などの目標物からの反射波ではない。またメモリ上で、次の小さなピークを示すのがi2番目とすると、これが癌などの目標物からの反射波である。そこでτd (i2 -i1 )求めると、反射波のかかった時間が推定できる。より厳密には、必要により、直接波が到達するのに掛かった時間、すなわち送信アンテナと受信アンテナ間の物理的距離を光速で除した時間を、τd (i2 -i1 )に加算してやればなお良い。
なお、τd は本願実施例の設計値として与えるべき値であるが、図１から、
τd =(1/fd )-(1/fc )
であり、設計された水晶発振器１と２の周波数から逆算することもできる。
【００２４】
同様に次の大きなピークを示すi3と、小さなピークを示すi4とから、τd (i4 -i3 )求めると、これも反射波のかかった時間が推定値となる。これらを繰返すことで、平均値を求めることができる。一般的に、平均するデータ数をNとすると(特許文献１では実施例として、32個)、ランダムノイズはNの平方根分の１に減ることが知られており、ノイズの低減を図ることができる。
【００２５】
別な平均化手法として、図３の1周期分のn個のデータとして、繰返し周期nごとのメモリ内のデータを重ね合わせる形で平均化した波形を求めることもできる。つまり、受信クロックのi番目に対し、nで割った余りmod(i,n)が等しいときごとにそれぞれ平均を求める。そして、仮に小さなピークがノイズにうずもれているような信号からでも、ノイズを低減した平均化波形からピークを見つけることができる。
ちなみに繰返し周期nは、図１で
n ・τd =1/fc
となる場合であるから、
n =1/(τd ・fc )
また、0023項の式を用いてτdを消去すると、
n =fd /(fc - fd)
と書くこともできる。
なお、n個のメモリを用い、mod(i,n)ごとに、メモリの値とＡＤ変換値を加算したものを再びメモリに記憶させるという操作を、繰返し周波数fdで行う構成とし、最後にデータ数Nで除したものを出力してよい。これはハードウェアでもソフトウェアでも実現できる(図示せず)。
【００２６】
さらに異なる平均化手法を例示する。図２の回路で、例えばτdを上記の1/32に設定する。つまり
fd = 125MHz / (1+31.25ps/32・125MHz) = 124.984743MHz
に設定する。このようにすると、1/32の細かな時間ステップでデジタル化したのと等価である。
図４は、その受信波形をＡＤ変換したものをグラフ化した波形の一例を破線で示したものである。さらにその連続する32データの区間平均を順次取ったものを黒点で示している。この黒点で示す区間平均値を用いることによりホワイトノイズを低減できる。
メモリに入れたデータを後から平均を取る演算をすることができる。あるいは予め、連続する32個のAD変換出力の和を累算するハードウェアを持たせてその結果もしくはその1/32をメモリに入れても良い(なお二進法で1/32にするのは、単に小数点位置を5個ずらすだけである)。
なお例示した1/32に限定することなく、いろいろな値を用いることができるのは言うまでもない。
【実施例２】
【００２７】
図５は本願発明の第二の実施例であり、特許文献２の図１に記載された装置に適用したものである。両者の違いは、従来例の遅延部が受信用クロック発生回路(水晶発振器２)に置き換わり、この出力が同期制御部を介して受信側のクロックとして接続されていることである。
【００２８】
実施例１では単一パルスの繰返し信号が送信されていたが、かかる実施例では複数の振動波形を持つ送信信号になっている。このため送信部が異なるのみならず、受信部も乗算回路、積分回路、及び局発パルス発生部を必要としている。そして上記局発パルス発生部に、実施例２の受信用クロック発生回路(水晶発振器２)の出力を与える構成である。
【００２９】
本願発明では、受信用クロック発生回路(水晶発振器２)が、トリガパルスに対し常に遅延量を一定量づつ増加させる信号を生成するので、もはや特許文献２の図１に示された超高速な遅延量(実施例では100psづつ)を可変するための遅延部や遅延時間可変部は、本願発明では不要である。受信用クロック発生回路(水晶発振器２)は高々100MHz程度の周波数であり、簡単に構成できる、もしくは既製品として極めて低ジッタの水晶発振器を購入することもできる。
【００３０】
本実施例においても、トリガパルス発生部(水晶発振器１)で作られる送信クロックと受信用クロック発生回路(水晶発振器２)で作られる受信用クロックが非同期であることを、注意深く考察しなければならない。
その一つが、図３に示した手法であり、受信用クロックに応じて、ＡＤ変換して相関記憶部(メモリ)に取り込んだ波形に対し、後から各種演算部でデジタル的にピークなどを探す方法がある。また図３もしくは図４に示す平均化手法によるノイズ低減を行っても良い。
【実施例３】
【００３１】
図６は、受信用クロックの第二の発生方法を例示したものである。本実施例では、受信用クロック発生回路として、電圧可変型発振器(ＶＣＯ)を用いる。乗算器及びロー・パス・フィルタにより、基準クロック発生回路(水晶発振器１)の出力と受信用クロック発生回路(ＶＣＯ)の周波数差を取り出す。ここで実施例1と２では、100MHz程度の発生回路の周波数差として数100kHz以下程度の信号を取り出すことになるが、特にこの値に限定するものではない。いずれにせよGHzを超える超高周波ではなく、容易に実現できる周波数である。
この差の周波数が所望の周波数と位相になるように、位相検波とロー・パス・フィルタを用いて前記電圧可変型発振器(ＶＣＯ)を制御する位相ロック・ループ(ＰＬＬ)を構成している。前記所望の周波数として、例えば基準クロック発生回路(水晶発振器１)の出力を可変分周したものを用いることができるが、これに限定しない。
【００３２】
本実施例では、基準クロック発生回路(水晶発振器１)の出力と受信用クロック発生回路(ＶＣＯ)の差が基準クロック発生回路(水晶発振器１)の分周信号となるため、両者は同期した発振器となる。従って、分周器の出力を用いて、従来のように受信波形のスタート位置を特定することが可能である。ただし、これをせずに、図３に例示するような方法を用いることも選択肢の一つである。
【００３３】
電圧可変型発振器(ＶＣＯ)として、安定かつ低ジッタを優先する場合には、電圧可変型水晶発振器(ＶＸＯ)が最適である。一方、低コストを優先する場合は、ＬＳＩ化された発振回路を用いることができる。もちろんその他の電圧可変型発振器であっても差し支えない。
【００３４】
乗算器の両入力はともにデジタルのクロックであるから、乗算器として排他的論理和回路や論理積等のデジタルの標準ゲート回路を用いることができる。また両者の位相差信号を用いても良く、乗算器と位相検波回路とは同様な回路であっても良い。
【００３５】
実施例1と２では、基準クロック発生回路と受信用クロック発生回路の出力は、ほぼ同じような信号であり、それらの出力を入れ替えて用いても、同様な結果が得られる。本実施例でも同様であり、基準クロック発生回路と受信用クロック発生回路の出力を入れ替えても、同様な結果が得られる(図示せず)。
【産業上の利用可能性】
【００３６】
本願発明に依れば、従来のようなピコ秒(ps)単位の遅延量を作って切り替えることなく、生体内異常組織等の電波反射による検出装置の周波数生成装置を実現できる。特に所望の周波数を持つ2個の水晶発振器を用いることで、簡単かつ低ジッタに実現できる。
【図面の簡単な説明】
【００３７】
【図１】特許文献１及び２に記載された受信用ＡＤ変換用のサンプリング・クロックのタイミング・チャート及び受信波形であり、本願の設計目標でもある。
【図２】第一の実施例で、特許文献１に記載された従来の電波反射による検出装置に適用したもの
【図３】第一の実施例の受信波形の一例であり、そのデジタル処理の説明のための図
【図４】第一の実施例の受信波形の他の例であり、そのデジタル処理の説明のための図
【図５】第二の実施例で、特許文献２に記載された従来の電波反射による検出装置に適用したもの
【図６】第三の実施例
【図１】
2019066379.tif 000003
【図２】
2019066379.tif 000004
【図３】
2019066379.tif 000005
【図４】
2019066379.tif 000006
【図５】
2019066379.tif 000007
【図６】
2019066379.tif 000008