(57)【要約】      （修正有）【課題】高精細化が可能な表示装置を提供する。【解決手段】スイッチング素子ＳＷと、前記スイッチング素子を覆う有機絶縁膜と、前記有機絶縁膜に接する反射膜Ｍと、前記反射膜を覆う第１透明導電膜ＴＥ１と、前記第１透明導電膜を覆う第１容量絶縁膜と、前記第１容量絶縁膜の上に配置され、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に配置された電気泳動素子２１と、電気泳動素子２１の上に配置された共通電極ＣＥと、を備える、表示装置。【選択図】図３
2019066641.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子を覆う有機絶縁膜と、
前記有機絶縁膜に接する反射膜と、
前記反射膜を覆う第１透明導電膜と、
前記第１透明導電膜を覆う第１容量絶縁膜と、
前記第１容量絶縁膜の上に配置され、前記スイッチング素子と電気的に接続された画素電極と、
前記画素電極の上に配置された電気泳動素子と、
前記電気泳動素子の上に配置された共通電極と、を備える、表示装置。
【請求項２】
前記第１透明導電膜は、前記反射膜の側面を覆う、請求項１に記載の表示装置。
【請求項３】
前記反射膜の面積は、平面視において、前記画素電極の面積とは異なっている、請求項１又は２に記載の表示装置。
【請求項４】
前記第１透明導電膜は、前記スイッチング素子とつながる第１開口部と、前記第１開口部とは異なる第２開口部と、を有する、請求項１乃至３の何れか１項に記載の表示装置。
【請求項５】
さらに、前記スイッチング素子と電気的に接続されたソース線及びゲート線を備え、
前記第２開口部は、前記ソース線及び前記ゲート線と重ならない、請求項４に記載の表示装置。
【請求項６】
前記第２開口部は、前記反射膜と重ならない、請求項４又は５に記載の表示装置。
【請求項７】
さらに、前記第１容量絶縁膜の上に配置された第２透明導電膜と、
前記第２透明導電膜を覆う第２容量絶縁膜と、を備え、
前記画素電極は、前記第２容量絶縁膜上に配置されている、請求項１乃至６の何れか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
一例では、素子基板と対向基板との間に、マイクロカプセルが配列された電気泳動素子を挟持した電気泳動表示装置が開示されている。この種の電気泳動表示装置は、記憶性を有しているため、表示状態を維持するのに常に電圧を印加する必要はない。一方で、電気泳動表示装置は、各画素において電圧を一定期間保持するために、画素容量を備える必要がある。このような画素容量は、例えば、遮光性金属膜からなる画素容量電極と、保護膜と、画素電極と、によって構成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２２１０９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本実施形態の目的は、高精細化が可能な表示装置を提供することにある。
【課題を解決するための手段】
【０００５】
本実施形態によれば、スイッチング素子と、前記スイッチング素子を覆う有機絶縁膜と、前記有機絶縁膜に接する反射膜と、前記反射膜を覆う第１透明導電膜と、前記第１透明導電膜を覆う第１容量絶縁膜と、前記第１容量絶縁膜の上に配置され、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に配置された電気泳動素子と、前記電気泳動素子の上に配置された共通電極と、を備える、表示装置が提供される。
【図面の簡単な説明】
【０００６】
【図１】図１は、本実施形態の表示装置の一構成例を示す平面図である。
【図２】図２は、図１に示した表示装置の画素を示す平面図である。
【図３】図３は、図２に示した画素のＡ−Ａ’線に沿った断面図である。
【図４】図４は、図２に示した画素のソース線と交差するＢ−Ｂ’線に沿った断面図である。
【図５】図５は、図２に示した画素のゲート線と交差するＣ−Ｃ’線に沿った断面図である。
【図６】図６は、図１に示した表示装置の画素の変形例を示す平面図である。
【図７】図７は、図６に示した画素のゲート線と交差するＤ−Ｄ’線に沿った断面図である。
【図８】図８は、図１に示した表示装置の画素の変形例を示す平面図である。
【図９】図９は、図８に示した画素のゲート線と交差するＥ−Ｅ’線に沿った断面図である。
【図１０】図１０は、図１に示した表示装置の画素の変形例を示す平面図である。
【図１１】図１１は、図１０に示した画素のＡ−Ａ’線に沿った断面図である。
【発明を実施するための形態】
【０００７】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【０００８】
図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。  
図中において、第１方向Ｘ及び第２方向Ｙは互いに交差する方向であり、第３方向Ｚは第１方向Ｘ及び第２方向Ｙと交差する方向である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、互いに９０度以外の角度で交差していてもよい。本明細書において、第３方向Ｚを示す矢印の先端に向かう方向を上方（あるいは、単に上）と称し、矢印の先端から逆に向かう方向を下方（あるいは、単に下）と称する。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面に向かって見ることを平面視という。
【０００９】
表示装置ＤＳＰは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、を備えている。表示装置ＤＳＰは、画像を表示する表示部ＤＡと、表示部ＤＡの周囲の非表示部ＮＤＡと、を備えている。非表示部ＮＤＡは、額縁状に形成されている。表示部ＤＡは、平面視で第１基板ＳＵＢ１及び第２基板ＳＵＢ２が重畳する領域に位置している。表示部ＤＡは、マトリクス状に配置された複数の画素ＰＸを備えている。
【００１０】
図２は、図１に示した表示装置ＤＳＰの画素ＰＸを示す平面図である。
ここでは、画素ＰＸのうち、図１に示した第１基板ＳＵＢ１が備える主な要素のみを図示している。画素ＰＸは、スイッチング素子ＳＷと、反射膜Ｍと、画素電極ＰＥと、第１透明導電膜ＴＥ１と、を備えている。
【００１１】
スイッチング素子ＳＷは、ゲート電極ＧＥ１及びＧＥ２と、半導体層ＳＣと、ソース電極ＳＥと、ドレイン電極ＤＥと、を備えている。図示したスイッチング素子ＳＷは、ダブルゲート構造であるが、シングルゲート構造であってもよい。また、スイッチング素子ＳＷは、半導体層ＳＣの上にゲート電極ＧＥ１及びＧＥ２が配置されるトップゲート構造であってもよいし、半導体層ＳＣの下にゲート電極ＧＥ１及びＧＥ２が配置されるボトムゲート構造であってもよい。
【００１２】
半導体層ＳＣは、その一端部ＳＣＡにおいてコンタクトホールＣＨ１を通じてソース線Ｓ１と電気的に接続され、また、その他端部ＳＣＢにおいてコンタクトホールＣＨ２を通じてドレイン電極ＤＥと電気的に接続されている。半導体層ＳＣは、一端部ＳＣＡと他端部ＳＣＢとの間において、ゲート線Ｇ１と交差している。
【００１３】
ゲート電極ＧＥ１及びＧＥ２は、ゲート線Ｇ１のうち、半導体層ＳＣと重畳する領域に相当する。図示した例では、ゲート線Ｇ１は、第１方向Ｘに沿って延出し、画素ＰＸの中央部を横切っている。ソース電極ＳＥは、ソース線Ｓ１のうち、半導体層ＳＣにコンタクトした領域を含む。図示した例では、ソース線Ｓ１は、第２方向Ｙに沿って延出し、画素ＰＸの左側端部に位置している。ドレイン電極ＤＥは、島状に形成され、ソース線Ｓ１及びＳ２の間に配置されている。
【００１４】
反射膜Ｍは、画素ＰＸにおいて、画素電極ＰＥ、第１透明導電膜ＴＥ１、スイッチング素子ＳＷ、ゲート線Ｇ１、及び、ソース線Ｓ１と重畳している。反射膜Ｍは、各画素ＰＸにおいて島状に形成されている。また、反射膜Ｍは、第２方向Ｙに延出した側面ＭＥ１及びＭＥ２と、第１方向Ｘに延出した側面ＭＥ３及びＭＥ４と、を有している。図示した例では、反射膜Ｍは、側面ＭＥ１及びＭＥ２の第２方向Ｙに沿った長さと、側面ＭＥ３及びＭＥ４の第１方向Ｘに沿った長さが等しい正方形状である。なお、反射膜Ｍは、第１方向Ｘまたは第２方向Ｙに延びた長方形状であってもよいし、その他の多角形であってもよい。また、後述するが、これらの側面ＭＥ１乃至ＭＥ４は、第１透明導電膜ＴＥ１によって覆われている。
【００１５】
第１透明導電膜ＴＥ１は、第１方向Ｘ及び第２方向Ｙに並んだ複数の画素ＰＸと重畳し、また、ゲート線Ｇ１及びソース線Ｓ１のいずれとも重畳している。第１透明導電膜ＴＥ１は、図１に示した表示部ＤＡの略全域に亘って形成されている。第１透明導電膜ＴＥ１は、例えば、非表示部ＮＤＡにおいてコモン電位が供給される。第１透明導電膜ＴＥ１及び反射膜Ｍは、各画素ＰＸにおいて、ドレイン電極ＤＥと重畳する位置に第１開口部ＯＰ１を有している。第１開口部ＯＰ１は、スイッチング素子ＳＷに繋がっている。
【００１６】
画素電極ＰＥは、画素ＰＸにおいて、第１透明導電膜ＴＥ１、反射膜Ｍ、スイッチング素子ＳＷ、ゲート線Ｇ１、及び、ソース線Ｓ１と重畳している。画素電極ＰＥは、コンタクトホールＣＨ３及び第１開口部ＯＰ１を通じてドレイン電極ＤＥと電気的に接続されている。図示した例では、画素電極ＰＥは、第１方向Ｘに沿った長さと第２方向Ｙに沿った長さとが等しい正方形状に形成されているが、この例に限らない。画素電極ＰＥは、第１方向Ｘまたは第２方向Ｙに延びた長方形状であってもよいし、その他の多角形であってもよい。また、図示した例では、画素電極ＰＥ及び反射膜Ｍは、略同等の面積であり略同一形状であるが、画素電極ＰＥの面積及び反射膜Ｍの面積は、互いに異なっていても良い。
【００１７】
平面視で、画素電極ＰＥと第１透明導電膜ＴＥ１とが重畳する部分は、各画素ＰＸの画素容量に相当する。図示した例では、第１透明導電膜ＴＥ１が画素ＰＸの略全面に亘って形成されているため、画素電極ＰＥが形成された領域の略全体が第１透明導電膜ＴＥ１と重畳し、画素容量を形成している。
【００１８】
図３は、図２に示した画素ＰＸのＡ−Ａ’線に沿った断面図である。
第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、粘着層４０によって貼合されている。図示した断面において、表示装置ＤＳＰの観察位置は、第２基板ＳＵＢ２の上方にあるものとする。第１基板ＳＵＢ１は、基材１０と、絶縁膜１１乃至１３と、スイッチング素子ＳＷと、反射膜Ｍと、第１透明導電膜ＴＥ１と、第１容量絶縁膜１４と、画素電極ＰＥと、を備えている。
【００１９】
基材１０は、絶縁性のガラスや樹脂などで形成されている。基材１０は、観察位置の反対側に位置しているため、不透明であってもよい。ゲート線Ｇ１と一体のゲート電極ＧＥ１及びＧＥ２は、基材１０の上に位置し、絶縁膜１１によって覆われている。ゲート線Ｇ１、ゲート電極ＧＥ１及びＧＥ２は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、積層構造であってもよい。
【００２０】
半導体層ＳＣは、絶縁膜１１の上に位置し、絶縁膜１２によって覆われている。半導体層ＳＣは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されてもよい。ソース線Ｓ１と一体のソース電極ＳＥ及びドレイン電極ＤＥは、絶縁膜１２の上に位置し、絶縁膜１３によって覆われている。すなわち、スイッチング素子ＳＷは、絶縁膜１３によって覆われている。ソース線Ｓ１、ソース電極ＳＥ及びドレイン電極ＤＥは、同一材料によって形成され、例えば、上記の金属材料を用いて形成されている。ソース電極ＳＥは、絶縁膜１２を貫通するコンタクトホールＣＨ１を通じて、半導体層ＳＣにコンタクトしている。ドレイン電極ＤＥは、絶縁膜１２を貫通するコンタクトホールＣＨ２を通じて、半導体層ＳＣにコンタクトしている。
【００２１】
反射膜Ｍは、絶縁膜１３の上に位置し、絶縁膜１３に接している。反射膜Ｍは、例えば、第２基板ＳＵＢ２側からの入射光を反射する反射膜として機能するとともに、第２基板ＳＵＢ２側からスイッチング素子ＳＷに向かう光を遮る遮光膜としても機能する。反射膜Ｍは、例えば、アルミニウムなどの金属材料によって形成されている。具体例としては、反射膜Ｍは、アルミニウムとチタンとの積層体や、アルミニウムとモリブデンとの積層体などで形成されている。反射膜Ｍは、第１透明導電膜ＴＥ１に接することで、例えば、コモン電位が供給される。
【００２２】
第１透明導電膜ＴＥ１は、反射膜Ｍを覆っている。第１透明導電膜ＴＥ１は、画素容量を確保するための容量電極として機能する。第１透明導電膜ＴＥ１は、例えば、インジウムスズ酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成されている。第１透明導電膜ＴＥ１は、第１容量絶縁膜１４によって覆われている。また、第１透明導電膜ＴＥ１は、第１開口部ＯＰ１において反射膜Ｍの側面ＭＥ５を覆っている。図示したように、第１透明導電膜ＴＥ１は、反射膜Ｍに接しているため、第１透明導電膜ＴＥ１及び反射膜Ｍは電気的に接続されている。
【００２３】
画素電極ＰＥは、第１容量絶縁膜１４の上に位置している。画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明導電材料によって形成されている。画素電極ＰＥは、第１容量絶縁膜１４を介して第１透明導電膜ＴＥ１と対向している。画素電極ＰＥは、第１開口部ＯＰ１と重畳する位置において、絶縁膜１３及び第１容量絶縁膜１４を貫通するコンタクトホールＣＨ３を通じて、スイッチング素子ＳＷと電気的に接続されている。コンタクトホールＣＨ３を形成するに際しては、絶縁膜１３及び第１容量絶縁膜１４を一括してエッチングしてもよいし、絶縁膜１３をエッチングした後に、第１容量絶縁膜１４にエッチングしてもよい。絶縁膜１３及び第１容量絶縁膜１４を一括してエッチングする場合、図示したように、第１容量絶縁膜１４が絶縁膜１３の端部を覆うことはなく、絶縁膜１３及び第１容量絶縁膜１４の端部がほぼ揃った断面となる。
【００２４】
本実施形態においては、絶縁膜１１、１２と第１容量絶縁膜１４は、いずれも、シリコン酸化物（ＳｉＯ）、シリコン窒化物（ＳｉＮ）、シリコン酸窒化物（ＳｉＯＮ）などの無機絶縁材料によって形成されている。これらの絶縁膜１１、１２、第１容量絶縁膜１４は、それぞれが単層構造であってもよいし、積層構造であってもよい。第１容量絶縁膜１４は、第１透明導電膜ＴＥ１と画素電極ＰＥとの間に介在する容量絶縁膜に相当する。一例では、第１容量絶縁膜１４は、シリコン窒化物によって形成されている。絶縁膜１３は、有機絶縁材料によって形成されている。
【００２５】
第２基板ＳＵＢ２は、基材２０と、共通電極ＣＥと、電気泳動素子２１と、を備えている。基材２０は、絶縁性のガラスや樹脂などで形成されている。基材２０は、観察位置側に位置しているため、透明である。共通電極ＣＥは、電気泳動素子２１の上に配置されている。共通電極ＣＥは、ＩＴＯやＩＺＯなどの透明導電材料によって形成された透明電極である。共通電極ＣＥは、図１に示した表示部ＤＡの略全域に亘って形成されている。共通電極ＣＥは、例えば、非表示部ＮＤＡにおいてコモン電位が供給される。電気泳動素子２１は、画素電極ＰＥの上に配置されている。電気泳動素子２１は、ほとんど隙間なく配列された複数のマイクロカプセル３０によって形成されている。粘着層４０は、画素電極ＰＥと電気泳動素子２１との間に位置している。
【００２６】
マイクロカプセル３０は、例えば５０μｍ〜１００μｍ程度の粒径を有する球状体である。図示した例では、スケールの関係上、１つの画素電極ＰＥと共通電極ＣＥとの間に、多くのマイクロカプセル３０が配置されているが、１辺の長さが数百μｍ程度の正方形状の画素ＰＸにおいては、１個〜１０個程度のマイクロカプセル３０が配置されている。
【００２７】
マイクロカプセル３０は、分散媒３１と、複数の黒色粒子３２と、複数の白色粒子３３とを備えている。黒色粒子３２及び白色粒子３３は、電気泳動粒子と称される場合もある。マイクロカプセル３０の外殻部（壁膜）３４は、例えば、アクリル樹脂等の透明な樹脂を用いて形成されている。分散媒３１は、マイクロカプセル３０内において、黒色粒子３２と、白色粒子３３とを分散させる液体である。黒色粒子３２は、例えば、アニリンブラック等の黒色顔料からなる粒子（高分子あるいはコロイド）であり、例えば正に帯電されている。白色粒子３３は、例えば、二酸化チタン等の白色顔料からなる粒子（高分子あるいはコロイド）であり、例えば負に帯電されている。これらの顔料には、必要に応じて各種添加剤を添加することができる。また、黒色粒子３２及び白色粒子３３の代わりに、例えば赤色、緑色、青色、イエロー、シアン、マゼンタなどの顔料を用いてもよい。
【００２８】
上記構成の電気泳動素子２１において、画素ＰＸを黒表示させる場合、画素電極ＰＥが共通電極ＣＥよりも相対的に高電位に保持される。すなわち、共通電極ＣＥの電位を基準電位としたとき、画素電極ＰＥが正極性に保持される。これにより、正に帯電した黒色粒子３２が共通電極ＣＥに引き寄せられる一方、負に帯電した白色粒子３３が画素電極ＰＥに引き寄せられる。その結果、共通電極ＣＥ側からこの画素ＰＸを観察すると黒色が視認される。一方、画素ＰＸを白表示させる場合には、共通電極ＣＥの電位を基準電位としたとき、画素電極ＰＥが負極性に保持される。これにより、負に帯電した白色粒子３３が共通電極ＣＥ側へ引き寄せられる一方、正に帯電した黒色粒子３２が画素電極ＰＥに引き寄せられる。その結果、この画素ＰＸを観察すると白色が視認される。
【００２９】
図４は、図２に示した画素ＰＸのソース線Ｓ１と交差するＢ−Ｂ’線に沿った断面図である。
反射膜Ｍの端部ＭＥ１及びＭＥ２は、第１透明導電膜ＴＥ１によって覆われている。反射膜Ｍは、第３方向Ｚにおいて、画素電極ＰＥと重畳する位置に配置される。なお、図示した例においては、反射膜Ｍの第１方向Ｘに沿った幅と、画素電極ＰＥの第１方向Ｘに沿った幅は等しいが、反射膜Ｍの第１方向Ｘに沿った幅は、反射率等を考慮して画素電極ＰＥの第１方向Ｘに沿った幅とは関係無く設定できる。したがって、反射膜Ｍの幅は、画素電極ＰＥの幅より小さくても大きくても良い。
【００３０】
図５は、図２に示した画素ＰＸのゲート線Ｇ１と交差するＣ−Ｃ’線に沿った断面図である。
反射膜Ｍの端部ＭＥ３及びＭＥ４は、第１透明導電膜ＴＥ１によって覆われている。反射膜Ｍは、第３方向Ｚにおいて、画素電極ＰＥと重畳する位置に配置される。なお、図示した例においては、反射膜Ｍの第２方向Ｙに沿った幅と、画素電極ＰＥの第２方向Ｙに沿った幅は等しいが、反射膜Ｍの第２方向Ｙに沿った幅は、画素電極ＰＥの第２方向Ｙに沿った幅より小さくても良い。
【００３１】
本実施形態によれば、第１透明導電膜ＴＥ１は、反射膜Ｍの上に配置され、反射膜Ｍの側面ＭＥ１乃至ＭＥ５を覆っている。反射膜Ｍを絶縁膜１３の上に形成する際に、例えば、金属膜である反射膜Ｍと有機絶縁膜である絶縁膜１３の材料に起因する密着性の低下によって、側面ＭＥ１乃至ＭＥ５の形状が乱れる恐れがある。しかし、本実施形態では、第１透明導電膜ＴＥ１が側面ＭＥ１乃至ＭＥ５を覆っているため、第１容量絶縁膜１４のカバレッジ性を向上させることができる。このため、第１容量絶縁膜１４の膜厚を薄くしたとしても、第１容量絶縁膜１４の膜切れが生じるのを抑制することができ、画素電極ＰＥと第１透明導電膜ＴＥ１との間のショートを抑制することができる。また、第１容量絶縁膜１４の膜厚を薄くすることにより、画素電極ＰＥ及び第１透明導電膜ＴＥ１の重畳する面積を変えることなく、画素電極ＰＥ及び第１透明導電膜ＴＥ１によって形成される画素容量を増大することができる。よって、高精細化することが可能である。
【００３２】
また、例えば、画素電極ＰＥ及び反射膜Ｍで画素容量が形成されている場合には、反射膜Ｍの面積を変更すると、画素容量も変更されてしまうため、反射率と画素容量の独立した設計が困難であった。本実施形態においては、画素容量は、画素電極ＰＥと第１透明導電膜ＴＥ１との間で形成されるため、反射膜Ｍの面積を変更して反射率を調整したとしても、画素容量に影響することなく、所望の反射率及び画素容量を得ることができる。
【００３３】
図６は、図１に示した表示装置ＤＳＰの画素ＰＸの変形例を示す平面図である。図６は、図２に示した構成と比較して、反射膜Ｍの面積が、平面視において画素電極ＰＥの面積とは異なっている点で相違している。
すなわち、反射膜Ｍの第１方向Ｘに沿った幅は、画素電極ＰＥの第１方向Ｘに沿った幅より小さい。また、反射膜Ｍの第２方向Ｙに沿った幅は、画素電極ＰＥの第２方向Ｙに沿った幅より小さい。反射膜Ｍは、平面視において全領域が画素電極ＰＥと重なっている。
【００３４】
図７は、図６に示した画素ＰＸのゲート線Ｇ１と交差するＤ−Ｄ’線に沿った断面図である。
画素電極ＰＥと重なる位置において、第１透明導電膜ＴＥ１は、絶縁膜１３に接している。このように、反射膜Ｍの面積を変更することによって、反射率を調整することが可能である。また、上記したように、画素容量は第１透明導電膜ＴＥ１と画素電極ＰＥによって形成されるため、反射膜Ｍの面積を変更しても画素容量へは影響しない。よって、反射膜Ｍの面積を自在に変更することができる。
このような変形例においても、上記したのと同様の効果を得ることができる。
【００３５】
図８は、図１に示した表示装置ＤＳＰの画素ＰＸの変形例を示す平面図である。図８は、図６に示した構成と比較して、第１透明導電膜ＴＥ１が第２開口部ＯＰ２を有している点で相違している。第１透明導電膜ＴＥ１は、斜線で示された領域に配置されている。
第２開口部ＯＰ２は、画素電極ＰＥと重なる位置に形成されている。第２開口部ＯＰ２は、ソース線Ｓ１及びゲート線Ｇ１から画素電極ＰＥへの電界漏れを防ぐためにソース線Ｓ１、ゲート線Ｇ１とは重ならない。また、反射膜Ｍと画素電極ＰＥとで画素容量を形成するのを防ぐため、第２開口部ＯＰ２は反射膜Ｍとは重ならない。第２開口部ＯＰ２は、第１開口部ＯＰ１とは異なる位置に形成されている。
なお、第１透明導電膜ＴＥ１が細くなり抵抗値が上昇するのを抑制するために、隣接する画素における第２開口部ＯＰ２同士は離間している程好ましい。例えば、図示した例では、ゲート線Ｇ１に対して第２開口部ＯＰ２が左側に形成されており、隣接する画素ＰＸも同様にゲート線Ｇの左側に第２開口部ＯＰ２が形成されることが望ましい。ゲート線Ｇ１の右側に第２開口部ＯＰ２が形成される場合も同様である。
【００３６】
図９は、図８に示した画素ＰＸのゲート線Ｇ１と交差するＥ−Ｅ’線に沿った断面図である。
容量絶縁膜１４は、第２開口部ＯＰ２において、絶縁膜１３に接している。換言すると、画素電極ＰＥと重なる位置において、容量絶縁膜１４が絶縁膜１３に接している。このように、第１透明導電膜ＴＥ１が画素電極ＰＥと重なる位置に第２開口部ＯＰ２を有することによって、画素容量を調整することが可能である。
このような変形例においても、上記したのと同様の効果を得ることができる。
【００３７】
図１０は、図１に示した表示装置ＤＳＰの画素ＰＸの変形例を示す平面図である。図１０は、図２に示した構成と比較して、第１基板ＳＵＢ１が第２透明導電膜ＴＥ２を備えている点で相違している。
第２透明導電膜ＴＥ２は、第１方向Ｘ及び第２方向Ｙに並んだ複数の画素ＰＸと重畳し、また、ゲート線Ｇ１及びソース線Ｓ１のいずれとも重畳している。第２透明導電膜ＴＥ２は、各画素ＰＸにおいて、ドレイン電極ＤＥと重畳する位置に第３開口部ＯＰ３を有している。第２透明導電膜ＴＥ２は、図１に示した表示部ＤＡの略全域に亘って形成されている。
【００３８】
第１透明導電膜ＴＥ１は、各画素ＰＸにおいて島状に形成され、画素電極ＰＥよりも大きく形成されている。第１透明導電膜ＴＥ１の第１方向Ｘに沿った幅は、反射膜Ｍの第１方向Ｘに沿った幅より大きく、第１透明導電膜ＴＥ１の第２方向Ｙに沿った幅は、反射膜Ｍの第２方向Ｙに沿った幅より大きい。反射膜Ｍは、全領域において第１透明導電膜ＴＥ１と重なっている。反射膜Ｍの端部ＭＥ１乃至ＭＥ４は、第１透明導電膜ＴＥ１によって覆われている。
【００３９】
図１１は、図１０に示した画素ＰＸのＡ−Ａ’線に沿った断面図である。  
第１基板ＳＵＢ１は、第１容量絶縁膜１４の上に配置された第２透明導電膜ＴＥ２と、第２透明導電膜ＴＥ２を覆う第２容量絶縁膜１５と、を備えている。画素電極ＰＥは、第２容量絶縁膜１５上に配置されている。
【００４０】
第１透明導電膜ＴＥ１は、コンタクトホールＣＨ３内において画素電極ＰＥと接している。そのため、第１透明導電膜ＴＥ１には画素電位が供給される。また、第２透明導電膜ＴＥ２は、例えば、非表示部ＮＤＡにおいてコモン電位が供給される。反射膜Ｍは、第１透明導電膜ＴＥ１に接することで、例えば、画素電位が供給される。なお、図３に示した反射膜Ｍ及び第１透明導電膜ＴＥ１はコモン電位であるため、図１１に示した例とは異なっている。
【００４１】
すなわち、図示した例では、第１透明導電膜ＴＥ１と第２透明導電膜ＴＥとの間と、第２透明導電膜ＴＥ２と画素電極ＰＥとの間において画素容量が形成される。このように第１透明導電膜ＴＥ１と画素電極ＰＥとの間に第２透明導電膜ＴＥ２を配置することによって、画素容量を増大することが可能である。よって、画素電極ＰＥ及び第１透明導電膜ＴＥ１の第１方向Ｘ及び第２方向Ｙに沿った面積を増大することなく、画素容量を増やすことができる。よって、さらに高精細化することが可能である。
このような変形例においても、上記したのと同様の効果を得ることができる。
【００４２】
以上説明したように、本実施形態によれば、高精細化が可能な表示装置を得ることができる。
【００４３】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００４４】
ＤＳＰ…表示装置、ＳＷ…スイッチング素子、１３…絶縁膜、Ｍ…反射膜、
ＴＥ１…第１透明導電膜、ＴＥ２…第２透明導電膜、
１４、１５…容量絶縁膜、ＰＥ…画素電極、２１…電気泳動素子、ＣＥ…共通電極、
ＭＥ１〜ＭＥ５…側面、ＯＰ１…第１開口部、ＯＰ２…第２開口部、
Ｓ…ソース線、Ｇ…ゲート線。
【図１】
2019066641.tif 000003
【図２】
2019066641.tif 000004
【図３】
2019066641.tif 000005
【図４】
2019066641.tif 000006
【図５】
2019066641.tif 000007
【図６】
2019066641.tif 000008
【図７】
2019066641.tif 000009
【図８】
2019066641.tif 000010
【図９】
2019066641.tif 000011
【図１０】
2019066641.tif 000012
【図１１】
2019066641.tif 000013