(57)【要約】【課題】ボケの発生を抑制しつつ、リバースチルトドメインの影響を抑制することのできる液晶装置、および電子機器を提供すること。【解決手段】透過型のノーマリーブラックモードの液晶装置は、液晶パネルと、液晶素子に印加する印加電圧を出力する画像処理回路と、液晶素子の内部で発生する位相差を打ち消す光学補償素子とを備えている。光学補償素子は、印加電圧と液晶素子から出射される光の強度との関係を示す相対透過率−電圧特性において、所定の電圧間隔毎の各印加電圧に対応する光強度−電圧特性上の各ポイントに接する接線の傾きの変化が小さい領域Ｘ、Ｙの間で接線の傾きの変化の大きい領域Ｚに属するポイントに対応する駆動電圧で、液晶素子から出射される光の強度が最小値になるように配置されている。【選択図】図８
2019124775.tif 000002
【特許請求の範囲】
【請求項１】
液晶素子と、
前記液晶素子に印加する印加電圧を出力する画像処理回路と、
前記液晶素子の内部で発生する位相差を打ち消す光学補償素子と、を備え、
前記光学補償素子は、前記印加電圧と前記液晶素子から出射される光の強度との関係を
示す光強度−電圧特性において、所定の電圧間隔毎の各印加電圧に対応する光強度−電圧
特性上の各ポイントに接する接線の傾きの変化が小さい領域に挟まれた接線の傾きの変化
の大きい領域に属するポイントに対応する駆動電圧で、前記液晶素子から出射される光の
強度が最小値または最大値になるように配置されていることを特徴とする液晶装置。
【請求項２】
請求項１に記載の液晶装置において、
前記液晶素子は、ノーマリーブラックモードであり、
前記接線の傾きが大きい領域に属するポイントは、前記液晶素子に印加する駆動電圧の
うち最低階調レベルに対応することを特徴とする液晶装置。
【請求項３】
請求項２に記載の液晶装置において、
前記最低階調レベルに対応する駆動電圧は、０Ｖよりも高く、
前記駆動電圧を０Ｖとした際の光強度は、前記駆動電圧を前記最低階調レベルに対応す
る駆動電圧とした際の光強度より高いことを特徴とする液晶装置。
【請求項４】
請求項２または３に記載の液晶装置において、
前記液晶素子の相対透過率が１０％になる電圧を第１閾値電圧とし、前記液晶素子の相
対透過率が９０％になる電圧を第２閾値電圧とし、最高階調レベルを実現する際の前記印
加電圧を最高印加電圧としたとき、前記最低印加電圧と前記第１閾値電圧との電圧差は、
前記最高印加電圧と前記第２閾値電圧との電圧差より小さいことを特徴とする液晶装置。
【請求項５】
請求項１から４までの何れか一項に記載の液晶装置において、
前記液晶素子は、第１基板に形成された画素電極と、第２基板に形成された共通電極と
の間に液晶層を備え、
前記第１基板には、前記画素電極を覆うように第１配向膜が設けられ、
前記第２基板には、前記共通電極を覆うように第２配向膜が設けられ、
前記第１配向膜および第２配向膜は、柱状体が前記画素電極および前記共通電極に対し
て斜めに形成された柱状構造体層からなり、
前記液晶素子に用いた液晶分子は、負の誘電率異方性を備え、前記第１基板および前記
第２基板に対して斜めに傾いたプレチルトを有するように配向されていることを特徴とす
る液晶装置。
【請求項６】
請求項５に記載の液晶装置において、
前記最低階調レベルに対応する駆動電圧最低印加電圧は、前記液晶分子をプレチルト角
に相当する角度を配向させる電圧であることを特徴とする液晶装置。
【請求項７】
請求項１から６までの何れか一項に記載の前記液晶装置において、
前記画像処理回路は、
前記液晶素子と前記液晶素子に隣り合う液晶素子に印加する駆動電圧の電位差が、所定
の範囲に収まるように、前記液晶素子と前記液晶素子に隣り合う液晶素子のいずれかに印
加する駆動電圧を補正することを特徴とする液晶装置。
【請求項８】
請求項１から７までの何れか一項に記載の液晶装置を備えていることを特徴とする電子
機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルに光学補償素子が設けられた液晶装置、および電子機器に関する
ものである。
【背景技術】
【０００２】
液晶パネルは、第１基板に形成された複数の画素電極と第２基板に形成された共通電極
との間に液晶層を備えており、液晶パネルには、第１基板に対して第２基板とは反対側、
および第２基板に対して第１基板とは反対側の少なくとも一方に配置された光学補償素子
とともに液晶装置を構成している。かかる液晶装置では、画素毎の階調レベルに応じた電
圧を画素電極と共通電極との間に印加すると、液晶層では、液晶分子の配向状態が画素毎
に規定され、透過率または反射率が制御される。従って、液晶分子に作用する電界のうち
、画素電極と共通電極との間において、第１基板または第２基板に対して垂直方向（縦方
向）の電界（縦電界）だけが、表示制御に寄与する。
【０００３】
しかしながら、小型化、高精細化のために画素ピッチが狭くなると、互いに隣接する画
素電極同士で生じる横電界の影響によって、液晶の配向不良（リバースチルトドメイン）
が発生し、表示上の不具合が発生しやすい、という問題が発生する。そこで、隣り合う画
素電極に印加される電圧に大きな差がある場合、印加電圧が低い方の電圧を所定の電圧を
高める補正を行い、リバースチルトドメインの影響を緩和する技術が提案されている（特
許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１５２４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の技術では、印加電圧が低い方の電圧を高い電圧に補
正するため、かかる補正のみによってリバースチルトドメインの影響を緩和すると、画像
にボケが発生しやすいという問題がある。一方、ボケの発生を抑制するために、補正を小
さくすると、リバースチルトドメインの影響が顕在化するという問題点がある
【０００６】
以上の問題点に鑑みて、本発明の課題は、ボケの発生を抑制しつつ、リバースチルトド
メインの影響を抑制することのできる液晶装置、および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る液晶装置の一態様は、液晶素子と、前記液晶
素子に印加する印加電圧を出力する画像処理回路と、前記液晶素子の内部で発生する位相
差を打ち消す光学補償素子と、を備え、前記光学補償素子は、前記印加電圧と前記液晶素
子から出射される光の強度との関係を示す光強度−電圧特性において、所定の電圧間隔毎
の各印加電圧に対応する光強度−電圧特性上の各ポイントに接する接線の傾きの変化が小
さい領域に挟まれた接線の傾きの変化の大きい領域に属するポイントに対応する駆動電圧
で、前記液晶素子から出射される光の強度が最小値または最大値になるように配置されて
いることを特徴とする。
【０００８】
本発明では、ノーマリーブラックにおける最低階調レベル、またはノーマリーホワイト
における最高階調レベルに対応する最低印加電圧が、光強度−電圧特性において、所定の
電圧間隔毎の各印加電圧に対応する光強度−電圧特性上の各ポイントに接する接線の傾き
の変化が小さい領域に挟まれた接線の傾きの変化の大きい領域に設定されている。このた
め、印加電圧を最低印加電圧としたときでも、液晶素子には縦電界が加わるため、隣りの
液晶素子からの横電界の影響を受けにくい。従って、隣り合う液晶素子の印加電圧に差が
あっても、印加電圧を補正する構成のみによってリバースチルトドメインの影響を抑制す
る場合と違って、ボケの発生を抑制しつつ、リバースチルトドメインの影響を抑制するこ
とができる。また、光学補償素子は、印加電圧を最低印加電圧とした際に出射される光強
度が最小値または最大値になるように光学補償を行うため、階調表示を適正に行うことが
できる。
【０００９】
本発明において、前記液晶素子は、ノーマリーブラックモードであり、前記接線の傾き
が大きい領域に属するポイントは、前記液晶素子に印加する駆動電圧のうち最低階調レベ
ルに対応する態様を採用することができる。ノーマリーブラックモードの場合、ノーマリ
ーホワイトより、リバースチルトドメインの影響が目立ちやすいので、本発明を適用した
効果が顕著である。
【００１０】
本発明において、前記最低階調レベルに対応する駆動電圧は０Ｖよりも高く、前記駆動
電圧を０Ｖとした際の光強度は、前記駆動電圧を前記最低階調レベルに対応する駆動電圧
とした際の光強度より高い態様を採用することができる。
【００１１】
本発明において、前記液晶素子の相対透過率が１０％になる電圧を第１閾値電圧とし、
前記液晶素子の相対透過率が９０％になる電圧を第２閾値電圧とし、最高階調レベルを実
現する際の前記印加電圧を最高印加電圧としたとき、前記最低印加電圧と前記第１閾値電
圧との電圧差は、前記最高印加電圧と前記第２閾値電圧との電圧差より小さい態様を採用
することができる。
【００１２】
本発明において、前記液晶素子は、第１基板に形成された画素電極と、第２基板に形成
された共通電極との間に液晶層を備え、前記第１基板には、前記画素電極を覆うように第
１配向膜が設けられ、前記第２基板には、前記共通電極を覆うように第２配向膜が設けら
れ、前記第１配向膜および第２配向膜は、柱状体が前記画素電極および前記共通電極に対
して斜めに形成された柱状構造体層からなり、前記液晶素子に用いた液晶分子は、負の誘
電率異方性を備え、前記第１基板および前記第２基板に対して斜めに傾いたプレチルトを
有するように配向されている態様を採用することができる。
【００１３】
本発明において、前記最低印加電圧は、前記液晶分子をプレチルト角に相当する角度を
配向させる電圧である態様を採用することができる。
【００１４】
本発明において、前記画像処理回路は、前記液晶素子と前記液晶素子に隣り合う液晶素
子に印加する駆動電圧の電位差が、所定の範囲に収まるように、前記液晶素子と前記液晶
素子に隣り合う液晶素子のいずれかに印加する駆動電圧を補正する態様を採用することが
できる。かかる態様によれば、隣り合う画素電極に印加電圧の差が発生しても、リバース
チルトドメインの影響を抑制することができる。また、印加電圧の補正のみでリバースチ
ルトドメインの影響を抑制した場合、画像にボケが発生するおそれがあるが、最低印加電
圧を、０Ｖを超える電圧に設定するという構成と組み合わせているため、印加電圧の補正
が小さくてよい。それ故、リバースチルトドメインの影響を抑制した場合でも、画像にボ
ケが発生することを抑制することができる。
【００１５】
本発明に係る液晶装置は、携帯電話機やモバイルコンピューター、投射型表示装置等の
電子機器に用いることができる。これらの電子機器のうち、投射型表示装置は、液晶装置
に光を供給するための光源と、液晶装置によって光変調された光を投射する投射光学系と
を備えている。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施の形態１に係る液晶装置の一態様を示す平面図。
【図２】図１に示す液晶装置のＨ−Ｈ′断面図。
【図３】図１に示す液晶装置に用いた液晶分子等の説明図。
【図４】本発明の実施形態１に係る液晶装置の電気的構成を示すブロック図。
【図５】図４に示す画素の電気的構成を示すブロック図。
【図６】図１に示す液晶装置の光強度−印加電圧特性を示す説明図。
【図７】図６に示す透過率−印加電圧特性のうち、印加電圧が０Ｖ付近を拡大して示す説明図。
【図８】図１に示す液晶装置における階調電圧等の説明図。
【図９】本発明の実施形態２に係る光変調装置の画像処理回路（画像処理装置）の説明図。
【図１０】図９に示す画像処理回路で行う印加電圧の補正内容を示す説明図。
【図１１】図９に示す画像処理回路で境界を検出するための説明図。
【図１２】本発明の実施形態３に係る液晶装置の階調電圧等の説明図。
【図１３】本発明を適用した液晶装置を用いた投射型表示装置（電子機器）の概略構成図。
【発明を実施するための形態】
【００１７】
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図にお
いては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に
縮尺を異ならしめてある。
【００１８】
［実施の形態１］
（液晶装置の構成）
図１は、本発明の実施の形態１に係る液晶装置１００の一態様を示す平面図であり、液
晶装置１００を第２基板２０側からみた様子を示してある。図２は、図１に示す液晶装置
１００のＨ−Ｈ′断面図である。なお、図１には、図２に示す光学補償素子５０の図示を
省略し、液晶パネル１００ｐのみを示してある。
【００１９】
図１および図２に示すように、液晶装置１００は、透光性の第１基板１０と透光性の第
２基板２０とが所定の隙間を介してシール材１０７によって貼り合わされた液晶パネル１
００ｐと、光学補償素子５０とを備えている。光学補償素子５０は、位相差補償素子であ
り、第１基板１０に対して第２基板２０とは反対側、および第２基板２０に対して第１基
板１０とは反対側の少なくとも一方に配置される。本形態において、光学補償素子５０は
、第２基板２０に対して第１基板１０とは反対側で対向するように配置されている。シー
ル材１０７は第２基板２０の外縁に沿うように枠状に設けられており、第１基板１０と第
２基板２０との間でシール材１０７によって囲まれた領域に液晶層８０が配置されている
。なお、学補償素子５０は、液晶パネル１００ｐ内に設けられることもある。
【００２０】
かかる液晶装置１００を光変調装置１に用いる際、第２基板２０側では、光学補償素子
５０に対して液晶パネル１００ｐとは反対側に第１偏光素子４１が配置され、第１基板１
０側には、第２偏光素子４２が配置される。第１偏光素子４１と第２偏光素子４２とは、
互いの偏光軸が直交するようにクロスニコルに配置される。
【００２１】
第１基板１０および第２基板２０はいずれも四角形であり、液晶装置１００の略中央に
おいて、表示領域１０ａは、時計の３時−９時方向の寸法が０時−６時方向の寸法より長
い長方形の領域として設けられている。かかる形状に対応して、シール材１０７も略長方
形に設けられ、シール材１０７の内周縁と表示領域１０ａの外周縁との間には、矩形枠状
の周辺領域１０ｂが設けられている。
【００２２】
第１基板１０の基板本体は、石英やガラス等からなるである。第１基板１０の第２基板
２０側の面（一方面１０ｓ）側において、表示領域１０ａの外側には、第１基板１０の一
辺に沿ってデータ線駆動回路１０１および複数の端子１０２が形成されており、この一辺
に隣接する他の辺に沿って走査線駆動回路１０４が形成されている。端子１０２には、フ
レキシブル配線基板１０５が接続されており、第１基板１０には、フレキシブル配線基板
１０５を介して各種電位や各種信号が入力される。
【００２３】
第１基板１０の一方面１０ｓ側において、表示領域１０ａには、ＩＴＯ（Ｉｎｄｉｕｍ
Ｔｉｎ  Ｏｘｉｄｅ）膜等からなる透光性の複数の画素電極９ａ、および複数の画素電
極９ａの各々に電気的に接続する画素スイッチング素子（図示せず）がマトリクス状に形
成されている。画素電極９ａに対して第２基板２０側には第１配向膜１６が形成されてお
り、画素電極９ａは、第１配向膜１６によって覆われている。
【００２４】
第２基板２０の基板本体は、石英やガラス等からなる。第２基板２０の第１基板１０側
の面（一方面２０ｓ）の側には、ＩＴＯ膜等からなる透光性の共通電極２１が形成されて
おり、共通電極２１に対して第１基板１０側には第２配向膜２６が形成されている。従っ
て、共通電極２１は第２配向膜２６によって覆われている。共通電極２１は、第２基板２
０の略全面に形成されている。共通電極２１に対して第１基板１０とは反対側には、金属
または金属化合物からなる遮光性の遮光層２３、および透光性の保護層２７が形成されて
いる。遮光層２３は、例えば、表示領域１０ａの外周縁に沿って延在する額縁状の見切り
２３ａとして形成されている。また、遮光層２３は、隣り合う画素電極９ａにより挟まれ
た領域と平面視で重なる領域にブラックマトリクス２３ｂとして形成されることもある。
本形態において、第１基板１０の周辺領域１０ｂのうち、見切り２３ａと平面視で重なる
領域には、画素電極９ａと同時形成されたダミー画素電極９ｂが形成されている。
【００２５】
第１基板１０には、シール材１０７より外側において第２基板２０の角部分と重なる領
域に、第１基板１０と第２基板２０との間で電気的導通をとるための基板間導通用電極１
０９が形成されている。基板間導通用電極１０９には、導電粒子を含んだ基板間導通材１
０９ａが配置されており、第２基板２０の共通電極２１は、基板間導通材１０９ａおよび
基板間導通用電極１０９を介して、第１基板１０側に電気的に接続されている。このため
、共通電極２１は、第１基板１０の側から共通電位が印加されている。
【００２６】
本形態の液晶装置１００は、透過型液晶装置として構成されている。かかる液晶装置１
００では、第１基板１０および第２基板２０のうち、一方側の基板から入射した光が他方
側の基板を透過して出射される間に変調されて画像を表示する。本形態では、矢印Ｌで示
すように、第２基板２０の側から入射した光が第１基板１０を透過して出射される間に液
晶層８０によって画素毎に変調され、画像を表示する。
【００２７】
（液晶層８０の構成）
図３は、図１に示す液晶装置１００に用いた液晶分子８５等の説明図である。図３に示
すように、液晶パネル１００ｐにおいて、第１配向膜１６および第２配向膜２６は、Ｓｉ
Ｏｘ（ｘ≦２）、ＴｉＯ２、ＭｇＯ、Ａｌ２Ｏ３等の斜方蒸着膜からなる無機配向膜であ
る。従って、第１配向膜１６および第２配向膜２６は、カラムと称せられる柱状体１６ａ
、２６ａが第１基板１０および第２基板２０に対して斜めに形成された柱状構造体層から
なる。それ故、第１配向膜１６および第２配向膜２６は、液晶層８０に用いた負の誘電率
異方性を備えた液晶分子８５を第１基板１０および第２基板２０に対して斜め傾斜配向さ
せ、液晶分子８５にプレチルトを付している。ここで、画素電極９ａと共通電極２１との
間に電圧を印加しない状態で、第１基板１０および第２基板２０に対して垂直な方向と液
晶分子８５の長軸方向（配向方向）とがなす角度がプレチルト角θｐである。このように
して、液晶装置１００は、ＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードの液晶
装置として構成されている。かかる液晶装置１００では、画素電極９ａと共通電極２１と
の間に電圧が印加されると、液晶分子８５は、第１基板１０および第２基板２０に対する
傾き角が小さくなる方向に変位する。かかる変位の方向がいわゆる明視方向である。本形
態においては、図１に示すように、液晶分子８５の配向方向Ｐ（明視方向）は、平面視に
おいて、時計の４時３０分の方向から１０時３０分に向かう方向である。
【００２８】
（液晶装置１００等の電気的構成）
図４は、本発明の実施形態１に係る液晶装置１００の電気的構成を示すブロック図であ
る。図５は、図４に示す画素の電気的構成を示すブロック図である。
【００２９】
図４に示すように、本形態の液晶装置１００を備えた光変調装置１は、制御回路１１０
と、液晶パネル１００ｐとを有しており、本形態において、走査線駆動回路１０４、およ
びデータ線駆動回路１０１は、液晶パネル１００ｐに一体に構成されている。
【００３０】
制御回路１１０には、画像信号Ｖid-inが上位装置から同期信号Ｓyncに同期して供給さ
れる。画像信号Ｖid-inは、液晶パネル１００ｐにおける各画素の階調レベルをそれぞれ
指定するデジタルデータであり、同期信号Ｓyncに含まれる垂直走査信号、水平走査信号
およびドットクロック信号に従った走査の順番で供給される。画像信号Ｖid-inは階調レ
ベルを指定するが、階調レベルに応じて、図３に示す画素電極９ａと共通電極２１との間
に印加される印加電圧が定まるので、画像信号Ｖid-inは、印加電圧を指定するものとい
える。制御回路１１０は、走査制御回路１２０と画像処理回路１３０とにより構成され、
走査制御回路１２０は、各種の制御信号を生成して、同期信号Ｓyncに同期して各部を制
御する。画像処理回路１３０は、画素電極９ａと共通電極２１との間に印加される印加電
圧が、画像信号Ｖid-inが指定する階調レベルに対応する電圧になるように、デジタルの
画像信号Ｖid-inを処理して、デジタルの画像信号Ｖid-inが指定する階調レベルに対応す
るアナログのデータ信号Ｖxを出力する。
【００３１】
液晶パネル１００ｐにおいて、第１基板１０のうち、第２基板２０との対向面には、複
数ｍ行の走査線１１２がＸ方向（横）に沿って延在している一方、複数ｎ列のデータ線１
１４が、Ｙ（縦）方向に沿って延在している。走査線１１２とデータ線１１４とは、電気
的に絶縁を保つように設けられている。本実施形態では、走査線１１２を区別するために
、図において上から順に１、２、３、…、（ｍ−１）、ｍ行目という呼び方をする場合が
ある。同様に、データ線１１４を区別するために、図において左から順に１、２、３、…
、（ｎ−１）、ｎ列目という呼び方をする場合がある。
【００３２】
第１基板１０では、走査線１１２とデータ線１１４との交差のそれぞれに対応して、ｎ
チャネル型のＴＦＴ１１６（画素スイッチング素子）と画素電極９ａとの組が設けられて
いる。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極はデータ線１１
４に接続され、ドレイン電極が画素電極９ａに接続されている。第２基板２０の共通電極
２１には、共通電位線１０８を介して共通電位ＬＣcomが印加される。
【００３３】
図５に示すように、走査線１１２とデータ線１１４との交差に対応して複数の画素１１
が構成され、複数の画素の各々には、画素電極９ａと共通電極２１との間に液晶層８０が
配置された液晶素子１２が設けられている。図４では、図示を省略したが、液晶パネル１
００ｐには、液晶素子１２に対して並列に保持容量１２５が設けられる。保持容量１２５
は、一端が画素電極９ａに接続され、他端が容量線１１５に共通接続されている。容量線
１１５は、共通電位線１０８に接続されており、共通電位ＬＣcomが印加されている。
【００３４】
走査線１１２が制御信号Ｙctrに基づいてＨレベルになると、かかる走査線１１２にゲ
ート電極が接続されたＴＦＴ１１６がオンとなり、画素電極９ａがデータ線１１４に接続
される。このため、走査線１１２がＨレベルであるときに、データ線駆動回路１０１が、
画像処理回路１３０から供給されるデータ信号Ｖxを走制御信号Ｘctrに基づいてデータ線
１１４を供給すると、データ信号は、オンしたＴＦＴ１１６を介して画素電極９ａに印加
される。走査線１１２がＬレベルになると、ＴＦＴ１１６はオフするが、画素電極９ａに
印加された電圧は、液晶素子１２の容量性、および補助容量１２５によって保持される。
【００３５】
液晶素子１２では、画素電極９ａおよび共通電極２１によって生じる電界に応じて液晶
分子８５の分子配向状態が変化する。このため、液晶素子１２は、透過型であれば、印加
・保持電圧に応じた透過率となる。
【００３６】
液晶パネル１００ｐでは、液晶素子１２毎に透過率が変化するので、液晶素子１２が画
素１１に相当する。そして、画素１１の配列領域が表示領域１０ａとなる。なお、本実施
形態において、液晶層８０をＶＡ方式として、液晶素子１２が電圧無印加時において黒状
態となるノーマリーブラックモードとする。
【００３７】
（液晶装置１００の光強度−印加電圧特性）
図６は、図１に示す液晶装置１００の光強度−印加電圧特性を示す説明図である。図７
は、図６に示す透過率−印加電圧特性のうち、印加電圧が０Ｖ付近を拡大して示す説明図
である。
【００３８】
本実施形態において、液晶パネル１００ｐは、透過型であって、ノーマリーブラックモ
ードである。このため、液晶素子１２への印加電圧（画素電極９ａと共通電極２１との電
圧差）と、液晶パネル１００ｐから出射される光の強度との関係は、図６および図７に示
すＶ−Ｔ特性（相対透過率−電圧特性）で表される。図６および図７から分かるように、
液晶素子１２を、画像信号Ｖid-inで指定された階調レベルに応じた透過率とさせるには
、階調レベルに応じた電圧を、液晶素子１２に印加することになる。
【００３９】
本発明では、０Ｖよりも高い印加電圧Ｖｂｋで最も暗い黒を表示する階調レベル（最低
階調レベル）になるように、位相差補償素子５０を配置している。また、図６において、
印加電圧Ｖｗｔは、最も明るい白を表示する階調レベル（最高階調レベル）に対応する印
加電圧である。
【００４０】
そして、本発明では、液晶素子１２には、最低階調レベルと最高階調レベルとその間の
各中間階調レベルに対応して、印加電圧Ｖｂｋと印加電圧Ｖｗｔとその間の印加電圧が画
像処理回路１３０から印加されるように構成している。
【００４１】
従って、印加電圧０Ｖから電圧Ｖｂｋ未満の電圧は、通常の表示では、使われない印加
電圧となっている。図６は、この使われない範囲の印加電圧を仮に印加した場合も含めた
Ｖ−Ｔ特性を示している。図６に示したように、印加電圧を０Ｖから、電圧Ｖ１、Ｖ２、
Ｖｂｋ、Ｖ３・・と高めていくと、Ｖ−Ｔ特性は、相対透過率が、一旦、徐々に減少して
、電圧Ｖｂｋで最低値となり、その後、増大していくカーブを描く。印加電圧０ＶからＶ
ｂｋ未満の範囲で、徐々に相対透過率が減少するのは、印加電圧Ｖｂｋで最も暗い黒を表
示する階調レベル（最低階調レベル）になるように、位相差補償素子５０を配置している
からである。また、電圧Ｖ４の周辺で、相対透過率の上昇率が急激に減少する領域が出現
する。電圧Ｖ４は、相対透過率の上昇が飽和し始める電圧である。
【００４２】
図６には、電圧Ｖ２と電圧Ｖ３の間に、相対透過率が急激に上昇する領域が出現するこ
とが示されている。図７には、印加電圧を０．２Ｖずつ異ならせた各印加電圧に対応する
Ｖ−Ｔ特性上の各ポイントに接する接線が示されている。印加電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖ
ｄ、Ｖｅ、Ｖｆ、Ｖｇは、並んだ順番に０．２Ｖずつ大きくなる電圧を示している。ポイ
ントＰａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ、Ｐｆ、Ｐｇは、各印加電圧Ｖａ、Ｖｂ、Ｖｃ、Ｖｄ
、Ｖｅ、Ｖｆ、Ｖｇに対応するＶ−Ｔ特性上のポイントを示している。接線ｌａ、ｌｂ、
ｌｃ、ｌｄ、ｌｅ、ｌｆ、ｌｇは、各ポイントＰａ、Ｐｂ、Ｐｃ、Ｐｄ、Ｐｅ、Ｐｆ、Ｐ
ｇに接する接線を示している。
【００４３】
図７において、領域（Ｘ）は、接線の傾きが小さく、接線の傾きの変化が小さい領域を
示し、領域（Ｙ）は、接線の傾きが大きく、接線の傾きの変化が小さい領域を示し、領域
（Ｘ）と領域（Ｙ）に挟まれた領域（Ｚ）は、接線の傾きが小さいものから大きいものが
混在する領域であって、接線の傾きの変化が大きい領域を示している。図６に示した相対
透過率が急激に上昇する領域は、領域（Ｚ）が対応している。図７において、ポイントＰ
ａ、Ｐｂは、領域（Ｘ）に属しており、ポイントＰｆ、Ｐｇは、領域領域（Ｙ）に属して
おり、ポイントＰｃ、Ｐｄ、Ｐｅは、領域領域（Ｚ）に属している。
【００４４】
ノーマリーブラックモードにおいて、領域（Ｚ）に属するポイントに対応する印加電圧
は、液晶素子１２の相対透過率をおよそ２〜１０％とさせる光学的閾値電圧であり、電圧
Ｖ４は、液晶素子１２の相対透過率をおよそ９０％とさせる光学的飽和電圧と考えてよい
。
【００４５】
かかるＶ−Ｔ特性は、液晶パネル１００ｐの両側に第１偏光素子４１および第２偏光素
子４２をクロスニコルに配置した状態で、液晶パネル１００ｐに光源光を照射し、液晶素
子１２に印加する電圧を変えながら透過光の強度を検出する。
【００４６】
（リバースチルトドメイン対策）
図８は、図１に示す液晶装置１００における階調電圧等の説明図である。図８に示すよ
うに、本形態では、最も暗い黒を表示する階調レベル（最低階調レベル）に対応する最低
印加電圧として、相対透過率が急激に上昇する領域（Ｚ）に属する電圧Ｖｂｋを設定する
。従って、図８に示すように、光変調装置１では、階調範囲ａが電圧Ｖｂｋ（最低印加電
圧Ｖｂｋ）から電圧Ｖ４までの電圧範囲Ａに対応する。最も明るい白を表示する階調レベ
ル（最高階調レベル）を実現する際に印加する最高印加電圧Ｖｗｔとしたとき、階調範囲
ｂは、電圧Ｖ４から最高印加電圧Ｖｗｔまでの電圧範囲Ｂに対応する。それ故、液晶素子
１２の相対透過率が１０％になる電圧を第１閾値電圧Ｖｔｈ１とし、液晶素子１２の相対
透過率が９０％になる電圧を第２閾値電圧Ｖｔｈ２としたとき、最低印加電圧Ｖｂｋと第
１閾値電圧Ｖｔｈ１との電圧差は、最高印加電圧Ｖｗｔと第２閾値電圧Ｖｔｈ２との電圧
差より小さくなる。
【００４７】
本形態において、電圧Ｖｂｋは、図３を参照して説明した液晶分子８５にプレチルト角
θｐを与える程度の電圧であって、透過率の変化をほとんど知覚させない程度の電圧であ
る。例えば、電圧Ｖｂｋは、ノーマリーブラックモードの黒レベル近傍において透過率変
化をほとんど知覚させないという観点からいえば、０〜１．５Ｖの範囲であるが、液晶分
子８５が傾斜し始める電圧という観点からいえば、１．５Ｖである。
【００４８】
光学補償素子５０は、最低印加電圧Ｖｂｋを印加した際に出射される光強度（透過率）
が最低となるように光学補償を行う。このため、本実施形態では、液晶素子１２に０Ｖを
印加した際の光強度は、液晶素子１２に最低印加電圧Ｖｂｋを印加した際の光強度（透過
率）より高い。
【００４９】
（本形態の主な効果）
以上説明したように、本実施形態の液晶装置１００では、最低印加電圧Ｖｂｋを印加し
たときでも、図３に示す液晶分子８５には縦電界が加わるため、隣りの画素電極９ａ（液
晶素子１２）からの横電界の影響を受けにくい。従って、最低印加電圧Ｖｂｋを印加した
液晶素子１２と隣り合う位置に、電圧範囲Ｂにある液晶素子１２が存在しても、最低印加
電圧Ｖｂｋ（電圧Ｖ１）を印加した液晶素子１２が、電圧範囲Ｂにある液晶素子１２から
横電界を受けてリバースチルトドメインが発生させるという事態が発生しにくい。それ故
、本実施形態によれば、印加電圧を補正する構成のみによってリバースチルトドメインの
影響を抑制する場合と違って、画像でのボケの発生を抑制しつつ、リバースチルトドメイ
ンの影響を抑制することができる。また、光学補償素子５０は、最低印加電圧Ｖｂｋを印
加した際に出射される光強度（透過率）が最低となるように光学補償を行うため、階調表
示を適正に行うことができる。
【００５０】
［実施形態２］
図９は、本発明の実施形態２に係る光変調装置１の画像処理回路１３０（画像処理装置
）の説明図である。図１０は、図９に示す画像処理回路で行う印加電圧の補正内容を示す
説明図である。図１１は、図９に示す画像処理回路１３０で境界を検出するための説明図
である。なお、本形態の光変調装置１は、実施形態１に係る光変調装置１において、画像
処理回路１３０の構成を図９に示す態様に変更したものである。従って、共通する部分に
は同一の符号を付してそれらの説明を省略する。
【００５１】
本実施形態において、図９に示す画像処理回路１３０は、印加電圧が電圧Ｖｂｋの画素
（第１画素）と、印加電圧が電圧Ｖ４より高い画素（第２画素）とが隣り合う場合、第１
画素と第２画素に印加される駆動電圧の電位差が、所望の電位以下になるように、第１画
素または第２画素に印加する電圧を電圧Ｖｂｋよりも高い電圧であって電圧Ｖ４よりも低
い電圧に補正する。本形態では、上記の第１画素と上記の第２画素とが隣り合う場合、第
１画素の印加電圧を電圧Ｖ３に補正する。従って、以下に説明するように、図１０（ａ）
に示す画像に対応する信号は、図１０（ｃ）に示す画像に対応する信号に補正される。
【００５２】
本形態では、最低印加電圧Ｖｂｋおよび電圧Ｖ３のいずれについても、透過率の変化を
ほとんど知覚させない程度の電圧とする。例えば、最低印加電圧Ｖｂｋを１Ｖし、基準電
圧を電圧Ｖ３（１．５Ｖ）としてもよい。
【００５３】
かかる態様を実現するにあたって、図９に示す画像処理回路１３０には、境界検出部３
０２、遅延回路３１２、補正部３１４、およびＤ／Ａ変換器３１６が設けられている。遅
延回路３１２は、上位装置から供給される画像信号Ｖid-inを蓄積して、所定時間経過後
に読み出して画像信号Ｖid-dとして出力するものであり、ＦＩＦＯ（FastIn Fast Out：
先入れ先出し）メモリーや多段のラッチ回路などにより構成される。なお、遅延回路３１
２における蓄積および読出は、図４に示す走査制御回路１２０によって制御される。
【００５４】
境界検出部３０２は、検出部３０４と判別部３０６とを有する。検出部３０４は、第１
に、画像信号Ｖid-inで示されるフレーム画像を解析して、図１０（ａ）に示す信号から
図１０（ｂ）に示す境界を検出する。より具体的には、階調範囲ａのうち、図１１に示す
階調範囲ａ１にある画素１１と階調範囲ｂにある画素１１とが垂直または水平方向で隣接
する部分があるか否かを判別し、第２に、隣接する部分があると判別したとき、その隣接
部分である境界（エッジ）を検出する。境界とは、あくまでも階調範囲ａ１にある画素と
階調範囲ｂにある明画素とが隣接する部分をいう。このため、例えば、階調範囲ａのうち
、階調範囲ａ１以外にある画素１１と、階調範囲ｄにある画素１１とが隣接する部分につ
いては、境界として扱わない。
【００５５】
判別部３０６は、遅延して出力された画像信号Ｖid-dで示される画素１１が検出部３０
４で検出された境界に接している暗画素が、電圧Ｖｂｋの画素であるか否かを判別して、
その判別結果が「Ｙｅｓ」である場合に出力信号のフラグＱを例えば「１」とし、その判
別結果が「Ｎｏ」であれば「０」とする。検出部３０４は、ある程度の画像信号を蓄積し
てからでないと、表示すべき画像における垂直または水平方向にわたって境界を検出する
ことができない。このため、上位装置からの画像信号Ｖid-inの供給タイミングを調整す
る意味で、遅延回路３１２が設けられている。上位装置から供給される画像信号Ｖid-in
のタイミングと、遅延回路３１２から供給される画像信号Ｖid-dのタイミングとは異なる
ので、厳密にいえば、両者の水平走査期間等については一致しないことになるが、以降に
ついては特に区別しないで説明する。また、検出部３０４において供給を検出するための
画像信号Ｖid-inの蓄積は、走査制御回路１２０によって制御される。
【００５６】
補正部３１４は、判別部３０６から供給されるフラグＱが「１」である場合に、補正後
の階調レベルの画像信号に置換して、画像信号Ｖid-outとして出力するものである。すな
わち、補正部３１４は、液晶素子１２に印加される電圧が電圧Ｖｂｋである場合、液晶素
子１２に印加される電圧を電圧Ｖ３（基準電圧）に補正する。Ｄ／Ａ変換器３１６は、デ
ジタルデータである画像信号Ｖid-outを、アナログのデータ信号Ｖxに変換する。
【００５７】
かかる画像処理回路１３０によれば、画像信号Ｖid-inで示されるフレーム画像の一部
が、例えば図１１の補正前の画像信号（ａ）に示されるように、白画素を背景として黒画
素の窓領域を表示した画像である場合、図１０の（ｃ）に示すように、暗画素の画像信号
を補正する。従って、図１０の（ｃ）で示される画像は、画像処理回路１３０によって補
正された画像となる。
【００５８】
このため、黒画素の窓領域がいずれの方向に１画素移動しても、白画素に隣接した黒画
素が白画素へと直接的に変化する部分は存在しないことになる。例えば、黒画素の窓領域
が左方向に１画素移動しても、画像信号Ｖid-inにおいて白画素に隣接する黒画素は、電
圧Ｖ３の階調レベルに変化した後に、白画素に変化する。それ故、リバースチルトドメイ
ンが発生しやすい状態の領域が、黒画素の移動に伴って連続的となることを防止すること
が可能となる。さらに、画像信号Ｖid-inで規定される画像のうち、境界に接する暗画素
の階調レベルが局所的に置換されるので、置換による表示画像の補正がユーザーに知覚さ
れる可能性も小さい。
【００５９】
なお、印加電圧を補正する画素については２以上であってもよい。例えば、境界に接す
る暗画素と、当該暗画素に対し境界とは反対方向に隣接する暗画素とが、それぞれ階調レ
ベルｃよりも暗いレベルが指定されていたとき、２つの画素を階調レベルｃの画像信号に
置換してもよい。置換する画素の候補数については、「２」に限られず、「３」以上であ
っても良い。また、水平方向の境界、および垂直方向の境界のいずれか一方の境界のみに
おいて補正を行ってもよい。
【００６０】
［実施形態３］
図１２は、本発明の実施形態３に係る液晶装置１００の階調電圧等の説明図である。上
記実施形態１、２は、ノーマリーブラックモードであったが、ノーマリーホワイトモード
の場合に本発明を適用してもよい。この場合の階調電圧等は、図１２に示す通りであり、
実施形態１、２と黒と白とが逆になるだけであるため、対応する電圧等については、図８
および図１１と同一の符号を付して図示し、それらの説明を省略する。すなわち、強度−
電圧特性において、所定の電圧間隔毎の各印加電圧に対応する光強度−電圧特性上の各ポ
イントに接する接線の傾きの変化が小さい領域に挟まれた接線の傾きの変化の大きい領域
に属するポイントに対応する駆動電圧Ｖｗｔで、液晶素子から出射される光の強度が最大
値になるように光学補償素子が配置される。
【００６１】
［他の実施形態］
上記実施形態では、液晶パネル１００ｐが透過型であったが、液晶パネル１００ｐが反
射型である場合に本発明を適用してもよい。
【００６２】
［電子機器への搭載例］
図１３は、本発明を適用した液晶装置１００を用いた投射型表示装置（電子機器）の概
略構成図である。なお、以下の説明では、互いに異なる波長域の光が供給される複数の光
変調装置１（Ｒ）、（Ｇ）、（Ｂ）が用いられているが、いずれの光変調装置１（Ｒ）、
（Ｇ）、（Ｂ）にも、本発明を適用した液晶装置１００が用いられている。
【００６３】
図１３に示す投射型表示装置２１０は、前方に設けられたスクリーン２１１に画像を投
射する前方投影型のプロジェクターである。投射型表示装置２１０は、光源２１２と、ダ
イクロイックミラー２１３、２１４と、光変調装置１（Ｒ）、（Ｇ）、（Ｂ）と、投射光
学系２１８と、クロスダイクロイックプリズム２１９と、リレー系２２０とを備えている
。光変調装置１（Ｒ）、（Ｇ）、（Ｂ）は各々、図２等を参照して説明した光変調装置１
であり、光Ｌの進行方向に沿って、第１偏光素子４１、液晶装置１００（光学補償素子５
０および液晶パネル１００）、および第２偏光素子４２を有している。
【００６４】
光源２１２は、例えば、赤色光、緑色光および青色光を含む光を供給する超高圧水銀ラ
ンプで構成されている。ダイクロイックミラー２１３は、光源２１２からの赤色光ＬＲを
透過させるとともに緑色光ＬＧおよび青色光ＬＢを反射する構成となっている。また、ダ
イクロイックミラー２１４は、ダイクロイックミラー２１３で反射された緑色光ＬＧおよ
び青色光ＬＢのうち青色光ＬＢを透過させるとともに緑色光ＬＧを反射する構成となって
いる。このように、ダイクロイックミラー２１３、２１４は、光源２１２から射出された
光を赤色光ＬＲと緑色光ＬＧと青色光ＬＢとに分離する色分離光学系を構成する。ダイク
ロイックミラー２１３と光源２１２との間には、インテグレーター２２１および偏光変換
素子２２２が光源２１２から順に配置されている。インテグレーター２２１は、光源２１
２から照射された光の照度分布を均一化する。偏光変換素子２２２は、光源２１２からの
光を例えばｓ偏光のような特定の振動方向を有する偏光に変換する。
【００６５】
光変調装置１（Ｒ）は、ダイクロイックミラー２１３を透過して反射ミラー２２３で反
射した赤色光ＬＲを画像信号に応じて変調する。光変調装置１（Ｒ）に入射した赤色光Ｌ
Ｒは第１偏光素子４１を透過して例えばｓ偏光に変換される。液晶パネル１００ｐは、入
射したｓ偏光を画像信号に応じた変調によってｐ偏光（中間調であれば円偏光又は楕円偏
光）に変換する。さらに、第２偏光素子４２は、ｓ偏光を遮断してｐ偏光を透過させる。
従って、光変調装置１（Ｒ）は、画像信号に応じて赤色光ＬＲを変調し、変調した赤色光
ＬＲをクロスダイクロイックプリズム２１９に向けて射出する。
【００６６】
光変調装置１（Ｇ）は、ダイクロイックミラー２１３で反射した後にダイクロイックミ
ラー２１４で反射した緑色光ＬＧを、画像信号に応じて緑色光ＬＧを変調し、変調した緑
色光ＬＧをクロスダイクロイックプリズム２１９に向けて射出する。
【００６７】
光変調装置１（Ｂ）は、ダイクロイックミラー２１３で反射し、ダイクロイックミラー
２１４を透過した後でリレー系２２０を経た青色光ＬＢを画像信号に応じて変調し、変調
した青色光ＬＢをクロスダイクロイックプリズム２１９に向けて射出する。
【００６８】
リレー系２２０は、リレーレンズ２２４ａ、２２４ｂと反射ミラー２２５ａ、２２５ｂ
とを備えている。リレーレンズ２２４ａ、２２４ｂは、青色光ＬＢの光路が長いことによ
る光損失を防止するために設けられている。リレーレンズ２２４ａは、ダイクロイックミ
ラー２１４と反射ミラー２２５ａとの間に配置されている。
【００６９】
リレーレンズ２２４ｂは、反射ミラー２２５ａ、２２５ｂの間に配置されている。反射
ミラー２２５ａは、ダイクロイックミラー２１４を透過してリレーレンズ２２４ａから出
射した青色光ＬＢをリレーレンズ２２４ｂに向けて反射するように配置されている。反射
ミラー２２５ｂは、リレーレンズ２２４ｂから出射した青色光ＬＢを光変調装置１（Ｂ）
に向けて反射するように配置されている。
【００７０】
クロスダイクロイックプリズム２１９は、２つのダイクロイック膜２１９ａ、２１９ｂ
をＸ字型に直交配置した色合成光学系である。ダイクロイック膜２１９ａは青色光ＬＢを
反射して緑色光ＬＧを透過する。ダイクロイック膜２１９ｂは赤色光ＬＲを反射して緑色
光ＬＧを透過する。
【００７１】
従って、クロスダイクロイックプリズム２１９は、光変調装置１（Ｒ）、（Ｇ）、（Ｂ
）の各々で変調された赤色光ＬＲ、緑色光ＬＧおよび青色光ＬＢを合成し、投射光学系２
１８に向けて射出するように構成されている。投射光学系２１８は、投影レンズ（図示略
）を有しており、クロスダイクロイックプリズム２１９で合成された光をスクリーン２１
１に投射するように構成されている。
【００７２】
なお、赤色用および青色用の光変調装置１（Ｒ）、（Ｂ）にλ／２位相差補償素子を設
け、これらの光変調装置１（Ｒ）、（Ｂ）からクロスダイクロイックプリズム２１９に入
射する光をｓ偏光とし、光変調装置１（Ｇ）にはλ／２位相差補償素子を設けない構成と
して光変調装置２１６からクロスダイクロイックプリズム２１９に入射する光をｐ偏光と
する構成も採用できる。
【００７３】
クロスダイクロイックプリズム２１９に入射する光を異なる種類の偏光とすることで、
ダイクロイック膜２１９ａ、２１９ｂの反射特性を考慮して最適化された色合成光学系を
構成できる。一般に、ダイクロイック膜２１９ａ、２１９ｂはｓ偏光の反射特性に優れて
いるので、上述したようにダイクロイック膜２１９ａ、２１９ｂで反射される赤色光ＬＲ
および青色光ＬＢをｓ偏光とし、ダイクロイック膜２１９ａ、２１９ｂを透過する緑色光
ＬＧをｐ偏光とするとよい。
【００７４】
［他の投射型表示装置］
投射型表示装置において、光源部として、各色の光を出射するＬＥＤ光源、レーザー光
源等を用い、かかる光源から出射された色光を各々、別の液晶装置に供給するように構成
してもよい。
【００７５】
本発明を適用した液晶装置については、上記の電子機器の他にも、投射型のＨＵＤ（ヘ
ッドアップディスプレイ）や直視型のＨＭＤ（ヘッドマウントディスプレイ）等、各種電
子機器に用いてもよい。
【符号の説明】
【００７６】
１…光変調装置、９ａ…画素電極、１０…第１基板、１０ａ…表示領域、１１…画素、１
２…液晶素子、１６…第１配向膜、１６ａ、２６ａ…柱状体、２０…第２基板、２１…共
通電極、２６…第２配向膜、１３０…画像処理回路（画像処理装置）、４１…第１偏光素
子、４２…第２偏光素子、５０…光学補償素子、８０…液晶層、８５…液晶分子、１００
…液晶装置、１００ｐ…液晶パネル、１１０…制御回路、１２０…走査制御回路、２１０
…投射型表示装置、２１２…光源、２１８…投射光学系、２１９…クロスダイクロイック
プリズム、Ｖｃ１…第１基準電圧、Ｖｃ２…第２基準電圧、Ｖｔｈ１…第１閾値電圧、Ｖ
ｔｈ２…第２閾値電圧、Ｖｂｋ…最低印加電圧、Ｖｗｔ…最高印加電圧。
【図１】
2019124775.tif 000003
【図２】
2019124775.tif 000004
【図３】
2019124775.tif 000005
【図４】
2019124775.tif 000006
【図５】
2019124775.tif 000007
【図６】
2019124775.tif 000008
【図７】
2019124775.tif 000009
【図８】
2019124775.tif 000010
【図９】
2019124775.tif 000011
【図１０】
2019124775.tif 000012
【図１１】
2019124775.tif 000013
【図１２】
2019124775.tif 000014
【図１３】
2019124775.tif 000015
【手続補正書】
【提出日】平成30年12月5日(2018.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
液晶素子と、
前記液晶素子に印加する印加電圧を出力する画像処理回路と、
前記液晶素子に配置された位相差補償素子と、を備え、
前記印加電圧と前記液晶素子から出射される光の強度との関係を示す光強度−電圧特性とすると、
前記位相差補償素子は、光強度−電圧特性上の各ポイントに接する接線の傾きの変化が小さい２つの領域に挟まれた、接線の傾きの変化の大きい領域に属するポイントに対する印加電圧で、前記液晶素子から出射される光の強度を最低または最高にする
ことを特徴とする液晶装置。
【請求項２】
請求項１に記載の液晶装置において、
前記液晶素子は、ノーマリーブラックモードであり、
前記接線の傾きが大きい領域に属するポイントは、前記液晶素子に印加する印加電圧のうち最低階調レベルに対応する
ことを特徴とする液晶装置。
【請求項３】
請求項２に記載の液晶装置において、
前記最低階調レベルに対応する印加電圧は、０Ｖよりも高く、
前記印加電圧を０Ｖとした際の光強度は、前記印加電圧を前記最低階調レベルに対応する印加電圧とした際の光強度より高い
ことを特徴とする液晶装置。
【請求項４】
請求項２または３に記載の液晶装置において、
前記液晶素子の相対透過率が１０％になる電圧を第１閾値電圧とし、前記液晶素子の相対透過率が９０％になる電圧を第２閾値電圧とし、最高階調レベルを実現する際の前記印加電圧を最高印加電圧としたとき、最低印加電圧と前記第１閾値電圧との電圧差は、前記最高印加電圧と前記第２閾値電圧との電圧差より小さい
ことを特徴とする液晶装置。
【請求項５】
請求項１から４までの何れか一項に記載の液晶装置において、
前記液晶素子は、第１基板に形成された画素電極と、第２基板に形成された共通電極との間に液晶層を備え、
前記第１基板には、前記画素電極を覆うように第１配向膜が設けられ、
前記第２基板には、前記共通電極を覆うように第２配向膜が設けられ、
前記第１配向膜および第２配向膜は、柱状体が前記画素電極および前記共通電極に対して斜めに形成された柱状構造体層からなり、
前記液晶素子に用いた液晶分子は、負の誘電率異方性を備え、前記第１基板および前記第２基板に対して斜めに傾いたプレチルトを有するように配向されている
ことを特徴とする液晶装置。
【請求項６】
請求項５に記載の液晶装置において、
前記最低階調レベルに対応する最低印加電圧は、前記液晶分子をプレチルト角に相当する角度を配向させる電圧である
ことを特徴とする液晶装置。
【請求項７】
請求項１から６までの何れか一項に記載の前記液晶装置において、
前記画像処理回路は、
前記液晶素子と前記液晶素子に隣り合う液晶素子に印加する印加電圧の電位差が、所定の範囲に収まるように、前記液晶素子と前記液晶素子に隣り合う液晶素子のいずれかに印加する印加電圧を補正する
ことを特徴とする液晶装置。
【請求項８】
請求項１から７までの何れか一項に記載の液晶装置を備えていることを特徴とする電子機器。