(57)【要約】    【課題】  電子部品間のデータ伝送時間の短いプリント配線板の提供    【解決手段】  最外の配線６５８が、第１電子部品１１０Ａを搭載するための上側の第１ランド６５８ｒａａと第２電子部品を搭載するための上側の第１ランド６５８ｒａｂとを接続する最外の信号線６５８ｓを備えるため、配線密度を高めることができる。また、第１電子部品を搭載するためのパッド（上側の第１ランド６５８ｒａａ）と第２電子部品を搭載するためのパッド（下側の第１ランド６５８ｒａｂ）との間の信号線の距離が短くなり、伝送時間を短縮することができる。【選択図】  図４
2019114704.tif 000002
【特許請求の範囲】
【請求項１】
最外の樹脂絶縁層と、
前記最外の樹脂絶縁層上に設けられた最外の導体層と、
前記最外の導体層に設けられた第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドと、を備えるプリント配線板であって、
前記最外の導体層は、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとを接続する最外の信号線を備え、
並列に多数本配置される前記最外の信号線は、絶縁距離が２０μｍ以上に形成される。
【請求項２】
請求項１のプリント配線板であって、
前記最外の樹脂絶縁層下に設けられた内層の導体層は、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとを接続するための内層の信号線を備え、
並列に多数本配置される前記内層の信号線は、最小絶縁距離が前記最外の信号線の半分以下である。
【請求項３】
請求項２のプリント配線板であって、
第１面と第１面の反対側の第２面とを備えるコア基板と、
前記コア基板を貫通するスルーホール導体と、
前記コア基板の前記第１面上に形成された複数の樹脂絶縁層と、
前記複数の樹脂絶縁層上に形成された導体層と、
前記複数の樹脂絶縁層に形成された大径のビア導体と小径のビア導体と、を有し、
前記内層の信号線は、前記小径のビア導体を介して接続される。
【請求項４】
請求項３のプリント配線板であって、
前記最外の信号線と前記内層の信号線とは前記第１電子部品と前記第２電子部品間のデータ伝送のための専用の配線である。
【請求項５】
請求項３又は請求項４のプリント配線板であって、
前記第１電子部品はロジックＩＣであり、前記第２電子部品はメモリである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電子部品を搭載するプリント配線板に関する。
【背景技術】
【０００２】
特許文献１はマルチチップモジュール基板を開示している。特許文献１の図１によれば、１つの基板に２つのＬＳＩが搭載されている。そして、２つのＬＳＩは複数の配線層で接続されている。特許文献１の図１では、複数の配線層は異なる絶縁層内に描かれている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−５３３４９号公報
【発明の概要】
【０００４】
[特許文献１の課題]
特許文献１はマルチチップモジュール基板を開示している。そして、特許文献１の図１や１４段落に開示されているように、特許文献１の図１に示されているマルチチップモジュール基板は、４層の内層の配線層を有している。そして、特許文献１の図１によれば、全４層が２つのＬＳＩを結ぶ配線を有していると思われる。
ここで、内層の配線層のみで２つのＬＳＩを結ぶ場合、配線密度を高めることが困難であると推測される。
【課題を解決するための手段】
【０００５】
本発明に係るプリント配線板は、最外の樹脂絶縁層と、前記最外の樹脂絶縁層上に設けられた最外の導体層と、前記最外の導体層に設けられた第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドと、を備える。そして、前記最外の導体層は、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとを接続する最外の信号線を備える。そして、並列に多数本配置される前記最外の信号線は、絶縁距離が２０μｍ以上に形成される。
【０００６】
[実施形態の効果]
本発明の実施形態によれば、最外の導体層が、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとを接続する最外の信号線を備えるため、配線密度を高めることができる。また、第１電子部品を搭載するためのパッドと第２電子部品を搭載するためのパッドとの間の信号線の距離が内層の信号線との比較で短くなり、伝送時間を短縮することができる。そして、並列に多数本配置される最外の信号線は、絶縁距離が２０μｍ以上に形成される。第１電子部品及び第２電子部品からのノイズの影響を低減でき、また、並列に多数本配置される区間で最外の信号線のノイズが低減できると考えられる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に係るプリント配線板の断面図
【図２】実施形態の応用例に係るプリント配線板の断面図
【図３】実施形態のプリント配線板の断面拡大図
【図４】図４（Ａ）は、実施形態に係るプリント配線板の最外の導体層の平面図、図４（Ｂ）は、プリント配線板の第５導体層の平面図
【発明を実施するための形態】
【０００８】
図１は、実施形態のプリント配線板１０の断面図である。
プリント配線板１０は、第１面Ｆと第１面Ｆと反対側の第２面Ｓとを有するコア基板３０と、コア基板３０の第１面Ｆ上に形成されている第１ビルドアップ層５５Ｆと、コア基板３０の第２面Ｓ上に形成されている第２ビルドアップ層５５Ｓと、第１ビルドアップ層５５Ｆ上に形成されている第１ソルダーレジスト層７０Ｆと、第２ビルドアップ層５５Ｓ上に形成されている第２ソルダーレジスト層７０Ｓとを有する。
【０００９】
コア基板３０はコア層２０ｚとコア層２０ｚの第１面Ｆ上に形成されている第１面導体層３４Ｆとコア層２０ｚの第２面Ｓ上に形成されている第２面導体層３４Ｓを有する。コア基板３０は、さらに、コア層２０ｚを貫通するスルーホール導体３６を有する。スルーホール導体３６の第１ランド３６ＦＲは第１面導体層３４Ｆに含まれる。スルーホール導体３６の第２ランド３６ＳＲは第２面導体層３４Ｓに含まれる。第１面導体層３４Ｆと第２面導体層３４Ｓはスルーホール導体３６を介して接続されている。
【００１０】
第２ビルドアップ層５５Ｓは、コア基板３０の第２面Ｓと第２面導体層３４Ｓ上に形成されている第１樹脂絶縁層１５０Ｓと、第１樹脂絶縁層１５０Ｓ上に形成されている第１導体層１５８Ｓと、第１樹脂絶縁層１５０Ｓと第１導体層１５８Ｓ上に形成されている第２樹脂絶縁層２５０Ｓと、第２樹脂絶縁層２５０Ｓ上に形成されている第２導体層２５８Ｓと、第２樹脂絶縁層２５０Ｓと第２導体層２５８Ｓ上に形成されている第３樹脂絶縁層３５０Ｓと、第３樹脂絶縁層３５０Ｓ上に形成されている第３導体層３５８Ｓと、第３樹脂絶縁層３５０Ｓと第３導体層３５８Ｓ上に形成されている第４樹脂絶縁層４５０Ｓと、第４樹脂絶縁層４５０Ｓ上に形成されている第４導体層４５８Ｓと、第４樹脂絶縁層４５０Ｓと第４導体層４５８Ｓ上に形成されている第５樹脂絶縁層５５０Ｓと、第５樹脂絶縁層５５０Ｓ上に形成されている第５導体層５５８Ｓと、第５樹脂絶縁層５５０Ｓと第５導体層５５８Ｓ上に形成されている第６樹脂絶縁層６５０Ｓと、第６樹脂絶縁層６５０Ｓ上に形成されている第６導体層６５８Ｓと、を有する。第２ビルドアップ層５５Ｓは、さらに、各樹脂絶縁層１５０Ｓ、２５０Ｓ、３５０Ｓ、４５０Ｓ、５５０Ｓ、６５０Ｓを貫通するビア導体１６０Ｓ、２６０Ｓ、３６０Ｓ、４６０Ｓ、５６０Ｓ、６６０Ｓを有する。第２面導体層３４Ｓと第１導体層１５８Ｓは、第１樹脂絶縁層１５０Ｓを貫通する第１ビア導体１６０Ｓを介して接続されている。第１導体層１５８Ｓと第２導体層２５８Ｓは第２樹脂絶縁層２５０Ｓを貫通する第２ビア導体２６０Ｓを介して接続される。第２導体層２５８Ｓと第３導体層３５８Ｓは第３樹脂絶縁層３５０Ｓを貫通する第３ビア導体３６０Ｓを介して接続されている。第３導体層３５８Ｓと第４導体層４５８Ｓは第４樹脂絶縁層４５０Ｓを貫通する第４ビア導体４６０Ｓを介して接続されている。第４導体層４５８Ｓと第５導体層５５８Ｓは第５樹脂絶縁層５５０Ｓを貫通する第５ビア導体５６０Ｓを介して接続されている。第５導体層５５８Ｓと第６導体層６５８Ｓは第６樹脂絶縁層６５０Ｓを貫通する第６ビア導体６６０Ｓを介して接続されている。
【００１１】
第６樹脂絶縁層６５０Ｓと第６導体層６５８Ｓ上に第２開口７２Ｓを有する第２ソルダーレジスト層７０Ｓが形成されている。第２開口７２Ｓから露出される第６導体層６５８Ｓは、マザーボードと接続するための第２パッド７４Ｓを形成する。
【００１２】
第１ビルドアップ層５５Ｆは、コア基板３０の第１面Ｆと第１面導体層３４Ｆ上に形成されている第１樹脂絶縁層１５０Ｆと、第１樹脂絶縁層１５０Ｆ上に形成されている第１導体層１５８Ｆと、第１樹脂絶縁層１５０Ｆと第１導体層１５８Ｆ上に形成されている第２樹脂絶縁層２５０Ｆと、第２樹脂絶縁層２５０Ｆ上に形成されている第２導体層２５８Ｆと、第２樹脂絶縁層２５０Ｆと第２導体層２５８Ｆ上に形成されている第３樹脂絶縁層３５０Ｆと、第３樹脂絶縁層３５０Ｆ上に形成されている第３導体層３５８Ｆと、第３樹脂絶縁層３５０Ｆと第３導体層３５８Ｆ上に形成されている第４樹脂絶縁層４５０Ｆと、第４樹脂絶縁層４５０Ｆ上に形成されている第４導体層４５８Ｆと、第４樹脂絶縁層４５０Ｆと第４導体層４５８Ｆ上に形成されている第５樹脂絶縁層５５０Ｆと、第５樹脂絶縁層５５０Ｆ上に形成されている第５導体層（内層の導体層）５５８Ｆと、第５樹脂絶縁層５５０Ｆと第５導体層５５８Ｆ上に形成されている第６樹脂絶縁層（最外の樹脂絶縁層）６５０Ｆと、第６樹脂絶縁層６５０Ｆ上に形成されている第６導体層（最外の導体層）６５８Ｆと、を有する。第１ビルドアップ層５５Ｆは、さらに、各樹脂絶縁層１５０Ｆ、２５０Ｆ、３５０Ｆ、４５０Ｆ、５５０Ｆ、６５０Ｆを貫通する大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆと、小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０とを有する。大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆは、樹脂絶縁層の外縁側領域ＥＯに配置されている。小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０は、樹脂絶縁層の中心側領域ＥＣに配置されている。第１面導体層３４Ｆと第１導体層１５８Ｆは、第１樹脂絶縁層１５０Ｆを貫通する第１大径ビア導体１６０Ｆを介して接続されている。第１導体層１５８Ｆと第２導体層２５８Ｆは第２樹脂絶縁層２５０Ｆを貫通する第２大径ビア導体２６０Ｆを介して接続される。第２導体層２５８Ｆと第３導体層３５８Ｆは第３樹脂絶縁層３５０Ｆを貫通する第３大径ビア導体３６０Ｆを介して接続されている。第３導体層３５８Ｆと第４導体層４５８Ｆは第４樹脂絶縁層４５０Ｆを貫通する第４大径ビア導体４６０Ｆを介して接続されている。第４導体層４５８Ｆと第５導体層５５８Ｆは第５樹脂絶縁層５５０Ｆを貫通する第５大径ビア導体５６０Ｆを介して接続されている。第５導体層５５８Ｆと第６導体層６５８Ｆは第６樹脂絶縁層６５０Ｆを貫通する第６大径ビア導体６６０Ｆを介して接続されている。第６樹脂絶縁層６５０Ｆと第６導体層６５８Ｆ上に外縁側領域ＥＯに大径開口７２Ｆを、中心側領域ＥＣに小径開口７２を有する第１ソルダーレジスト層７０Ｆが形成されている。大径開口７２Ｆから露出される大径パッド７４Ｆ上に大径金属ポスト７６Ｆが形成されている。小径開口７２から露出される小径パッド７４上に小径金属ポスト７６が形成されている。
【００１３】
図２はプリント配線板の応用例を示す。
図２に示されるように、大径金属ポスト７６Ｆ、小径金属ポスト７６を介して第１電子部品１１０Ａと第２電子部品１１０Ｂとがプリント配線板１０に実装されている。第１電子部品１１０Ａは例えばロジックＩＣであり、第２電子部品１１０Ｂはメモリである。
【００１４】
図３は、図２中のＦＣ部分の拡大図である。
第１電子部品１１０Ａの第６端子６６２ａは、第６配線（最外の配線）６５８を介して第２電子部品１１０Ｂの第６端子６６２ｂに接続されている。第６端子６６２ａ、第６端子６６２ｂは、第６配線６５８を介して接続される端子を意味する。第６配線６５８は第６導体層（最外の導体層）６５８Ｆの一部である。第１電子部品１１０Ａの第５端子５６２ａは、第６小径ビア導体６６０、第５配線（内層の配線）５５８、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第５端子５６２ｂに接続されている。第５端子５６２ａ、第５端子５６２ｂは、第５配線５５８を介して接続される端子を意味する。第５配線５５８は第５導体層（内層の導体層）５５８Ｆの一部である。第１電子部品１１０Ａの第４端子４６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４配線（内層の配線）４５８、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第４端子４６２ｂに接続されている。第４端子４６２ａ、第４端子４６２ｂは、第４配線４５８を介して接続される端子を意味する。第４配線４５８は第４導体層４５８Ｆの一部である。第１電子部品１１０Ａの第３端子３６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３配線（内層の配線）３５８、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第３端子３６２ｂに接続されている。第３端子３６２ａ、第３端子３６２ｂは、第３配線３５８を介して接続される端子を意味する。第３配線３５８は第３導体層３５８Ｆの一部である。第１電子部品１１０Ａの第２端子２６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３小径ビア導体３６０、第２配線（内層の配線）２５８、第３小径ビア導体３６０、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第２端子２６２ｂに接続されている。第２端子２６２ａ、第２端子２６２ｂは、第２配線２５８を介して接続される端子を意味する。第２配線２５８は第２導体層２５８Ｆの一部である。第１電子部品１１０Ａの第１端子１６２ａは、第６小径ビア導体６６０、第５小径ビア導体５６０、第４小径ビア導体４６０、第３小径ビア導体３６０、第２小径ビア導体２６０、第１配線（内層の配線）１５８、第２小径ビア導体２６０、第３小径ビア導体３６０、第４小径ビア導体４６０、第５小径ビア導体５６０、第６小径ビア導体６６０を介して第２電子部品１１０Ｂの第１端子１６２ｂに接続されている。第１端子１６２ａ、第１端子１６２ｂは、第１配線１５８を介して接続される端子を意味する。第１配線１５８は第１導体層１５８Ｆの一部である。また、第１小径ビア導体１６０は、配線（内層の配線）３４を介して他の第１小径ビア導体１６０に接続されている。配線３４は第１面導体層３４Ｆの一部である。小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０の径Ｄ（樹脂絶縁層の上面の開口径）は１０μｍである。大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆの径ＤＦ（樹脂絶縁層の上面の開口径）は２５��ｍである。大径ビア導体の径ＤＦは小径ビア導体の径Ｄの２倍以上であることが望ましい。データ伝送の専用線の高密度化が行える。一方、大径ビア導体の径ＤＦは小径ビア導体の径Ｄの４倍未満であることが望ましい。４倍を超えると配線密度差が大きくなり過ぎて、配線信頼性が低下するからである。
【００１５】
小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０は、配線３４、１５８、２５８、３５８、４５８、５５８、６５８を介して接続される。配線３４、１５８、２５８、３５８、４５８、５５８、６５８は、主として第１電子部品１１０Ａと第２電子部品１１０Ｂ間のデータ伝送のための配線である。一方、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆは、プリント配線板が搭載される外部基板側からの信号線、外部基板側への信号線も含まれるが、主として電源ライン、グランドラインの配線である。
【００１６】
図４（Ａ）は、図３中のＡ矢視の最外の配線６５８の平面図である。
最外の配線６５８は、第１ランド６５８ｒａ、第２ランド６５８ｒｂ、一対の第１ランド６５８ｒａを接続する最外の信号線６５８ｓから構成される。第１ランド６５８ｒａ、第２ランド６５８ｒｂは、中央部が第１ソルダーレジスト層７０の小径開口７２から露出され小径パッド７４を構成し、該小径パッド７４上に小径金属ポスト７６が形成されている（図３参照）。図中で上側の第１ランド６５８ｒａａ、第２ランド６５８ｒｂａ上に図３中に示される第１電子部品１１０Ａが配置され、上側の第１ランド６５８ｒａａ、第２ランド６５８ｒｂａに第１電子部品１１０Ａが接続される。図中で下側の第１ランド６５８ｒａｂ、第２ランド６５８ｒｂｂ上に図３中に示される第２電子部品１１０Ｂが配置され、下側の第１ランド６５８ｒａｂ、第２ランド６５８ｒｂｂに２電子部品１１０Ｂが接続される。即ち、上側の第１ランド６５８ｒａａと下側の第１ランド６５８ｒａｂとを接続する最外の信号線６５８ｓは、第１電子部品１１０Ａと第２電子部品１１０Ｂとの間の専用の高速データ伝送線である。なお、第１ランド６５８ｒａの下には小径ビア導体は形成されない。第２ランド６５８ｒｂの下には小径ビア導体６６０が形成され、第５配線５５８側に接続が取られる。並列に多数本（ここでは、多数本は３本以上を意味する）配置される最外の信号線６５８ｓは、絶縁距離ｄ６が２０μｍ以上に形成される。最外の信号線６５８ｓの線幅ｗ６は４μｍである。
【００１７】
実施形態によれば、最外の配線６５８が、第１電子部品１１０Ａを搭載するための上側の第１ランド６５８ｒａａと第２電子部品を搭載するための下側の第１ランド６５８ｒａｂとを接続する最外の信号線６５８ｓを備えるため、内層のみに信号線を配置することと比較して配線密度を高めることができる。また、第１電子部品を搭載するためのパッド（上側の第１ランド６５８ｒａａ）と第２電子部品を搭載するためのパッド（下側の第１ランド６５８ｒａｂ）との間の信号線の距離が内層の信号線との比較で短くなり、伝送時間を短縮することができる。そして、並列に多数本配置される最外の信号線６５８ｓは、絶縁距離が２０μｍ以上に形成される。第１電子部品及び第２電子部品からのノイズの影響を低減でき、また、並列に多数本配置される区間で最外の信号線のノイズが低減できると考えられる。
【００１８】
図４（Ｂ）は、図３中のＡ矢視の第５配線（内層の配線）５５８の平面図である。
内層の配線５５８は、第１ランド５５８ｒａ、第２ランド５５８ｒｂ、一対の第１ランド５５８ｒａを接続する内層の信号線５５８ｓから構成される。内層の信号線５５８ｓは、第１電子部品１１０Ａと第２電子部品１１０Ｂとの間の専用のデータ伝送線である。第１ランド５５８ｒａは、図４（Ａ）中に示された最外の配線６５８の第２ランド６５８ｒｂ下に形成される小径ビア導体６６０を介して、該最外の配線６５８の第２ランド６５８ｒｂに接続される。第１ランド５５８ｒａの下には小径ビア導体は形成されない。第２ランド５５８ｒｂの下には小径ビア導体５６０が形成され、第４配線４５８側に接続が取られる。並列に多数本（ここでは、多数本は３本以上を意味する）配置される内層の信号線５５８ｓは、最小の絶縁距離ｄ５が４μｍ以上に形成される。即ち、内層の信号線５５８ｓは、最小絶縁距離が最外の信号線６５８ｓの半分以下で、ファインピッチに配置される。内層の信号線５５８ｓの線幅ｗ５は４μｍである。なお、他の内層の配線（第４配線４５８、第３配線３５８、第２配線２５８，第１配線１５８，配線３４）の最小絶縁距離は、第５配線と同様に、最外の信号線６５８ｓの半分以下で、ファインピッチに配置される。
【００１９】
実施形態のプリント配線板１０は、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆと小径ビア導体１６０、２６０、３６０、４６０、５６０、６６０とを備える。このため、小径ビア導体を第１電子部品１１０Ａと第２電子部品１１０Ｂ間のデータ伝送のための配線として用いることで、プリント配線板の配線密度を高め、電子部品間のデータの伝送速度を高くすることができる。また、大径ビア導体１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆを電源ライン、グランドラインとすることで、電源ライン、グランドラインの抵抗を小さくし、ロジックＩＣ等の電子部品が瞬時的に大電力を消費する際にも、電子部品への供給電圧の変動を抑え、電子部品の動作を安定させることができる。
【符号の説明】
【００２０】
１０  プリント配線板
７４  パッド
１１０Ａ  第１電子部品
１１０Ｂ  第２電子部品
１５０Ｆ、２５０Ｆ、３５０Ｆ、４５０Ｆ、５５０Ｆ  樹脂絶縁層
６５０Ｆ  最外の樹脂絶縁層
１６０、２６０、３６０、４６０、５６０、６６０  小径ビア導体
１６０Ｆ、２６０Ｆ、３６０Ｆ、４６０Ｆ、５６０Ｆ、６６０Ｆ  大径ビア導体
５５８  第５配線（内層の配線）
５５８ｓ  内層の信号線
６５８Ｆ  第６導体層（最外の導体層）
６５８  第６配線（最外の配線）
６５８ｓ  最外の信号線
６５８ｒａ  第１ランド
ＥＯ  外縁側領域
ＥＣ  中心側領域
【図１】
2019114704.tif 000003
【図２】
2019114704.tif 000004
【図３】
2019114704.tif 000005
【図４】
2019114704.tif 000006