(57)【要約】【課題】書き込み補助のプリチャージを行うと共に１画素あたりの駆動時間を確保することが可能な表示ドライバー、電気光学装置及び電子機器等を提供すること。【解決手段】表示ドライバー１０は、水平走査期間ＴＨＳの駆動期間ＴＳ１〜ＴＳ８において、電気光学パネル２００の画像信号入力端子ＴＩｉにデータ電圧ＶＩＤ１〜ＶＩＤ８を時分割に出力するアンプ回路ＡＭｉと、画像信号入力端子ＴＩｉとデータ線ＳＬ１〜ＳＬ８との間に設けられるスイッチＳＤ１〜ＳＤ８を制御するスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力するスイッチ制御信号出力回路１６０と、を含む。スイッチ制御信号出力回路１６０は、駆動期間ＴＳ１において、スイッチＳＤ１を含む２以上のスイッチをオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。アンプ回路ＡＭｉは、駆動期間ＴＳ１において、データ電圧ＶＩＤ１を出力する。【選択図】      図４
2019128398.tif 000002
【特許請求の範囲】
【請求項１】
水平走査期間の第１〜第ｎの駆動期間（ｎは２以上の整数）において、電気光学パネルの画像信号入力端子に第１〜第ｎのデータ電圧を時分割に出力するアンプ回路と、
前記電気光学パネルの前記画像信号入力端子と第１〜第ｎのデータ線との間に設けられる第１〜第ｎのスイッチを制御するスイッチ制御信号を出力するスイッチ制御信号出力回路と、
を含み、
前記スイッチ制御信号出力回路は、
前記第１〜第ｎの駆動期間の第１の駆動期間において、前記第１〜第ｎのスイッチのうち前記画像信号入力端子と前記第１のデータ線との間に設けられる第１のスイッチを含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第１の駆動期間において、前記第１〜第ｎのデータ電圧のうち前記第１のデータ線に供給される第１のデータ電圧を出力することを特徴とする表示ドライバー。
【請求項２】
請求項１において、
前記スイッチ制御信号出力回路は、
前記水平走査期間の次の水平走査期間の前記第１の駆動期間において、前記第１〜第ｎのスイッチのうち前記第１のスイッチとは異なる第ｐのスイッチ（ｐは２以上ｎ以下の整数）を含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｐのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項３】
請求項１又は２において、
前記スイッチ制御信号出力回路は、
前記第１の駆動期間において、前記第１〜第ｎのスイッチをオンにする前記スイッチ制御信号を出力し、
前記第１〜第ｎの駆動期間の第ｉの駆動期間（ｉは２以上ｎ以下の整数）において、前記第１〜第ｎのスイッチの第ｉのスイッチをオンにすると共に前記第ｉのスイッチ以外のスイッチをオフにする前記スイッチ制御信号を出力することを特徴とする表示ドライバー。
【請求項４】
請求項３において、
前記第１の駆動期間の長さは、前記第ｉの駆動期間の長さよりも長いことを特徴とする表示ドライバー。
【請求項５】
請求項１又は２において、
前記スイッチ制御信号出力回路は、
前記第１の駆動期間において、前記第１〜第ｎのスイッチの第１〜第ｋのスイッチ（ｋは２以上ｎ−２以下の整数）をオンにする前記スイッチ制御信号を出力し、
前記第１〜第ｎの駆動期間の第ｋ＋１の駆動期間において、前記第１〜第ｎのスイッチの第ｋ＋１〜第ｑのスイッチ（ｑはｋ＋２以上ｎ以下の整数）をオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第ｋ＋１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｋ＋１のデータ電圧を出力することを特徴とする表示ドライバー。
【請求項６】
請求項１又は２において、
前記スイッチ制御信号出力回路は、
前記第１〜第ｎの駆動期間の第ｒの駆動期間（ｒは１以上ｎ−１以下の整数）において、前記第１〜第ｎのスイッチの第ｒのスイッチ及び第ｒ＋１のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第ｒの駆動期間において、前記第１〜第ｎのデータ電圧の第ｒのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項７】
請求項１乃至６のいずれかにおいて、
第１〜第ｎの表示データをＤ／Ａ変換して第１〜第ｎのＤ／Ａ変換電圧を時分割に出力するＤ／Ａ変換回路を含み、
前記アンプ回路は、
前記第１〜第ｎのＤ／Ａ変換電圧に対応する前記第１〜第ｎのデータ電圧を前記第１〜第ｎの駆動期間において時分割に出力することを特徴とする表示ドライバー。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記アンプ回路は、
前記水平走査期間では正極性及び負極性の一方の極性の前記第１〜第ｎのデータ電圧を出力し、
前記水平走査期間の１フレーム後の水平走査期間では前記正極性及び前記負極性の他方の極性の前記第１〜第ｎのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項９】
請求項１乃至８のいずれかに記載の表示ドライバーと、
前記表示ドライバーに駆動される前記電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１０】
請求項１乃至８のいずれかに記載の表示ドライバーを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示ドライバー、電気光学装置及び電子機器等に関する。
【背景技術】
【０００２】
液晶表示装置等の電気光学装置において、画素にデータ電圧を書き込む前に所与のプリチャージ電圧を画素に印加するプリチャージの手法が知られている。プリチャージは、例えばデータ電圧の書き込み補助を目的として行われている。データ電圧の書き込み補助では、画素に書き込む予定のデータ電圧に近いプリチャージ電圧を予め画素に印加しておき、データ電圧の書き込み不足（実際に画素に書き込まれた電圧とデータ電圧との間の誤差）を低減する。
【０００３】
プリチャージの従来技術として、例えば特許文献１に開示される技術がある。特許文献１では、水平走査期間においてアンプ回路がＫ個の画素を順次に駆動するデマルチプレクス駆動において、Ｋ個の画素にデータ電圧（画像信号）を書き込む前のプリチャージ期間に、アンプ回路が所与のプリチャージ電圧をＫ個の画素に印加する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−３７８２７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年では電気光学パネルの画素数や表示のフレームレートが増加する傾向にあるため、１画素あたりの駆動時間が短くなっている。このため、駆動時間内にデータ電圧を画素に十分に書き込めなくなってきている。上述した書き込み補助のプリチャージを行う場合、画素に書き込むデータ電圧と同極性のプリチャージ電圧から書き込みを開始できるが、プリチャージ期間を設けた分だけ１画素あたりの駆動時間は短くなる。このため、画素数やフレームレートが増加した場合には、画素の駆動時間が不足する可能性がある。
【０００６】
本発明の幾つかの態様によれば、書き込み補助のプリチャージを行うと共に１画素あたりの駆動時間を確保することが可能な表示ドライバー、電気光学装置及び電子機器等を提供できる。
【課題を解決するための手段】
【０００７】
本発明の一態様は、水平走査期間の第１〜第ｎの駆動期間（ｎは２以上の整数）において、電気光学パネルの画像信号入力端子に第１〜第ｎのデータ電圧を時分割に出力するアンプ回路と、前記電気光学パネルの前記画像信号入力端子と第１〜第ｎのデータ線との間に設けられる第１〜第ｎのスイッチを制御するスイッチ制御信号を出力するスイッチ制御信号出力回路と、を含み、前記スイッチ制御信号出力回路は、前記第１〜第ｎの駆動期間の第１の駆動期間において、前記第１〜第ｎのスイッチのうち前記画像信号入力端子と前記第１のデータ線との間に設けられる第１のスイッチを含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、前記アンプ回路は、前記第１の駆動期間において、前記第１〜第ｎのデータ電圧のうち前記第１のデータ線に供給される第１のデータ電圧を出力する表示ドライバーに関係する。
【０００８】
本発明の一態様によれば、水平走査期間において、第１〜第ｎのデータ線に接続される第１〜第ｎの画素が時分割に駆動され、その第１〜第ｎの画素のうち最初に駆動される画素の駆動期間である第１の駆動期間において、第１のスイッチを含む２以上のスイッチがオンであり、アンプ回路により第１のデータ電圧が出力される。これにより、第１の駆動期間をプリチャージ期間として兼用でき、画素を駆動する駆動期間と別にプリチャージ期間を設ける必要がなくなる。これにより、画素を駆動する駆動期間と別にプリチャージ期間を設ける場合に比べて１画素あたりの駆動期間を長くすることが可能となり、電気光学パネルの高精細化や表示のフレームレートの増加などに対応できる。
【０００９】
また本発明の一態様では、前記スイッチ制御信号出力回路は、前記水平走査期間の次の水平走査期間の前記第１の駆動期間において、前記第１〜第ｎのスイッチのうち前記第１のスイッチとは異なる第ｐのスイッチ（ｐは２以上ｎ以下の整数）を含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、前記アンプ回路は、前記第１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｐのデータ電圧を出力してもよい。
【００１０】
本発明の一態様によれば、デマルチプレクス駆動における駆動順番のローテーションを行う場合において、その駆動順番に合わせたプリチャージ動作を行うことができる。即ち、水平走査期間において最初の駆動順番の画素を駆動する第１の駆動期間において、その画素にデータ電圧を書き込むと共に、そのデータ電圧で１以上の画素（及び、その画素に接続されるデータ線）をプリチャージできる。
【００１１】
また本発明の一態様では、前記スイッチ制御信号出力回路は、前記第１の駆動期間において、前記第１〜第ｎのスイッチをオンにする前記スイッチ制御信号を出力し、前記第１〜第ｎの駆動期間の第ｉの駆動期間（ｉは２以上ｎ以下の整数）において、前記第１〜第ｎのスイッチの第ｉのスイッチをオンにすると共に前記第ｉのスイッチ以外のスイッチをオフにする前記スイッチ制御信号を出力してもよい。
【００１２】
本発明の一態様によれば、第１の駆動期間において、第１のデータ線に接続される第１の画素に第１のデータ電圧を書き込むと共に、第２〜第ｎのデータ線に接続される第２〜第ｎの画素をプリチャージできる。第１の駆動期間がプリチャージ期間として兼用されるので、おおよそ１画素の駆動期間に相当する時間を、第２〜第ｎの画素を駆動する第２〜第ｎの駆動期間に分配できることになる。
【００１３】
また本発明の一態様では、前記第１の駆動期間の長さは、前記第ｉの駆動期間の長さよりも長くてもよい。
【００１４】
第１の駆動期間では第１〜第ｎのスイッチがオンになり、第１〜第ｎの画素及び第１〜第ｎのデータ線が画像信号入力端子に接続されるので、第２〜第ｎの駆動期間に比べてアンプ回路の負荷が増加する。本発明の一態様によれば、第２〜第ｎの駆動期間の長さに比べて第１の駆動期間の長さを長くすることで、第１の駆動期間において第１の画素に第１のデータ電圧を正確に書き込むと共に第２〜第ｎの画素をプリチャージする期間を確保できる。
【００１５】
また本発明の一態様では、前記スイッチ制御信号出力回路は、前記第１の駆動期間において、前記第１〜第ｎのスイッチの第１〜第ｋのスイッチ（ｋは２以上ｎ−２以下の整数）をオンにする前記スイッチ制御信号を出力し、前記第１〜第ｎの駆動期間の第ｋ＋１の駆動期間において、前記第１〜第ｎのスイッチの第ｋ＋１〜第ｑのスイッチ（ｑはｋ＋２以上ｎ以下の整数）をオンにする前記スイッチ制御信号を出力し、前記アンプ回路は、前記第ｋ＋１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｋ＋１のデータ電圧を出力してもよい。
【００１６】
本発明の一態様によれば、水平走査期間に駆動する第１〜第ｎの画素を複数グループに分割し、そのグループ毎にプリチャージできる。即ち、各グループにおいて、そのグループの最初に駆動される画素のデータ電圧でグループ内の画素をプリチャージできる。このようにすれば、プリチャージにおけるアンプ回路の負荷が低減されるので、プリチャージ期間と兼用する駆動期間において画素に書き込んだデータ電圧の誤差を低減できる。或いは、プリチャージ期間と兼用する駆動期間の長さを、第１〜第ｎの画素の全画素を一度にプリチャージする場合の第１の駆動期間の長さに比べて短くできる。
【００１７】
また本発明の一態様では、前記スイッチ制御信号出力回路は、前記第１〜第ｎの駆動期間の第ｒの駆動期間（ｒは１以上ｎ−１以下の整数）において、前記第１〜第ｎのスイッチの第ｒのスイッチ及び第ｒ＋１のスイッチをオンにする前記スイッチ制御信号を出力し、前記アンプ回路は、前記第ｒの駆動期間において、前記第１〜第ｎのデータ電圧の第ｒのデータ電圧を出力してもよい。
【００１８】
本発明の一態様によれば、第ｒの画素に第ｒのデータ電圧を書き込む際に、その第ｒのデータ電圧で第ｒ＋１の画素をプリチャージできる。同じ水平走査期間におけるデータ電圧の極性は同じなので、第ｒ＋１のデータ電圧と同じ極性の第ｒのデータ電圧で第ｒ＋１の画素がプリチャージされ、第ｒ＋１の画素に対して書き込み補助を行うことができる。また、アンプ回路が２画素ずつ駆動していくため、各画素へのデータ電圧の書き込みに際してアンプ回路の負荷のばらつきを小さくできる。
【００１９】
また本発明の一態様では、表示ドライバーは、第１〜第ｎの表示データをＤ／Ａ変換して第１〜第ｎのＤ／Ａ変換電圧を時分割に出力するＤ／Ａ変換回路を含み、前記アンプ回路は、前記第１〜第ｎのＤ／Ａ変換電圧に対応する前記第１〜第ｎのデータ電圧を前記第１〜第ｎの駆動期間において時分割に出力してもよい。
【００２０】
本発明の一態様によれば、Ｄ／Ａ変換回路により時分割に第１〜第ｎのＤ／Ａ変換電圧が出力され、アンプ回路により第１〜第ｎのデータ電圧が第１〜第ｎの駆動期間において時分割に出力される。また本発明の一態様では、第１の駆動期間において第１〜第ｎのスイッチをオンにするスイッチ制御信号が出力にされ、第２〜第ｎの駆動期間において順次に第２〜第ｎのスイッチをオンにするスイッチ制御信号が出力される。このようにして、第１〜第ｎの画素及び第１〜第ｎのデータ線を時分割に駆動するデマルチプレクス駆動が実現される。
【００２１】
また本発明の一態様では、前記アンプ回路は、前記水平走査期間では正極性及び負極性の一方の極性の前記第１〜第ｎのデータ電圧を出力し、前記水平走査期間の１フレーム後の水平走査期間では前記正極性及び前記負極性の他方の極性の前記第１〜第ｎのデータ電圧を出力してもよい。
【００２２】
このような極性反転駆動を行う場合、負極性のデータ電圧で充電された画素容量を正極性のデータ電圧で充電し、或いは正極性のデータ電圧で充電された画素容量を負極性のデータ電圧で充電する必要がある。このため、画素への書き込み時間が長くなる、或いは画素に書き込んだデータ電圧の誤差が大きくなる可能性がある。このとき、画素を駆動するデータ電圧と同極性のプリチャージ電圧で画素をプリチャージすることで、書き込み補助を行うことができる。しかしながら、プリチャージ期間を画素の駆動期間とは別に設けると、１画素あたりの駆動時間が短くなるという問題がある。本発明の一態様では、水平走査期間の最初の画素に書き込むデータ電圧でプリチャージを行うことで、１画素あたりの駆動時間を短縮することなく書き込み補助を行うことができる。
【００２３】
また本発明の他の態様は、上記のいずれかに記載の表示ドライバーと、前記表示ドライバーに駆動される前記電気光学パネルと、を含む電気光学装置に関係する。
【００２４】
また本発明の更に他の態様は、上記のいずれかに記載の表示ドライバーを含む電子機器に関係する。
【図面の簡単な説明】
【００２５】
【図１】表示ドライバーの構成例。
【図２】電気光学パネルの構成例。
【図３】プリチャージ及びデマルチプレクス駆動の従来技術を説明するタイミングチャート。
【図４】本実施形態におけるプリチャージ及びデマルチプレクス駆動を説明するタイミングチャート。
【図５】デマルチプレクス駆動における駆動順番のローテーションを行う場合の動作を説明する第１のタイミングチャート。
【図６】デマルチプレクス駆動における駆動順番のローテーションを行う場合の動作を説明する第２のタイミングチャート。
【図７】プリチャージを複数回に分けて行う場合の動作を説明するタイミングチャート。
【図８】データ電圧が書き込まれる画素の次の駆動順番の画素をデータ電圧でプリチャージする場合の動作を説明するタイミングチャート。
【図９】電気光学装置の構成例。
【図１０】電子機器の構成例。
【発明を実施するための形態】
【００２６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００２７】
１．表示ドライバー、電気光学パネル
図１は、表示ドライバー１０の構成例である。表示ドライバー１０は、駆動回路１１０と、スイッチ制御信号出力回路１６０とを含む。また表示ドライバー１０は、Ｄ／Ａ変換回路１２０と、処理回路１３０と、インターフェース回路１４０と、制御回路１５０と、画像信号出力端子ＴＱ１〜ＴＱ８０と、スイッチ制御信号出力端子ＴＳＱ１〜ＴＳＱ８とを含むことができる。
【００２８】
インターフェース回路１４０は、表示ドライバー１０の外部の処理装置と表示ドライバー１０との間の通信を行う。処理装置は、例えばＣＰＵやＭＰＵ、表示コントローラー等である。インターフェース回路１４０は、処理装置が送信した表示データ（画像データ、階調データ）を受信したり、処理装置が送信した設定データを受信したり、処理装置に対して種々のデータを送信したりする。設定データは、例えばレジスター設定値や、コマンド等である。処理装置に送信されるデータは、例えばレジスター読み出しデータである。インターフェース回路１４０の通信方式としては、例えばＳＰＩ（Serial Peripheral Interface）方式やＩ２Ｃ（Inter Integrated Circuit）方式、ＬＶＤＳ（Low Voltage Differential Signaling）方式、ＲＧＢシリアルインターフェース方式等を採用できる。
【００２９】
処理回路１３０は、インターフェース回路１４０が受信した表示データに対してデータ処理を行い、処理後の表示データをＤ／Ａ変換回路１２０に出力する。例えば、処理回路１３０は、表示データのマルチプレクス処理を行う。即ち、１ラインの表示データをラッチし、マルチ数分の画素の表示データを１水平走査期間において時分割に出力する。図１では、１つのアンプ回路が１つの水平走査期間に駆動する画素の数（以下、マルチ数と呼ぶ）は８であるが、これに限定されない。或いは、処理回路１３０は、表示データに対してガンマ補正処理やホワイトバランス補正処理、ＦＲＣ処理等を行ってもよい。処理回路１３０は、例えばラインラッチやマルチプレクサーで構成される。或いは、自動配置配線により構成されるロジック回路（ゲートアレイ）であってもよい。
【００３０】
Ｄ／Ａ変換回路１２０は、処理回路１３０が時分割に出力する画素の表示データをＤ／Ａ変換し、時分割の画素の表示データに対応する時分割の階調電圧を出力する。Ｄ／Ａ変換回路１２０は、複数の電圧を生成する電圧生成回路と、その複数の電圧の中から画素の表示データに対応した電圧を選択する電圧選択回路と、で構成される。電圧生成回路は、例えばラダー抵抗回路であり、電圧選択回路は、例えばスイッチで構成されたセレクターである。
【００３１】
駆動回路１１０は、Ｄ／Ａ変換回路１２０からの時分割の階調電圧を増幅（又はバッファリング）し、その増幅した階調電圧であるデータ電圧を電圧ＶＱ１〜ＶＱ８０として出力する。具体的には、駆動回路１１０は、アンプ回路ＡＭ１〜ＡＭ８０を含み、アンプ回路ＡＭｉが電圧ＶＱｉを出力する。ｉは１以上８０以下の整数である。電圧ＶＱｉは画像信号出力端子ＴＱｉから電気光学パネルの画像信号入力端子（図２のＴＩｉ）に出力される。またアンプ回路ＡＭｉは、デマルチプレクス駆動の１画素目の駆動期間において、その１画素目のデータ電圧で電気光学パネルの画素及びデータ線をプリチャージする。このプリチャージの詳細は後述する。アンプ回路ＡＭｉは、例えばボルテージフォロア回路である。この場合、アンプ回路ＡＭｉは演算増幅器を含み、演算増幅器の出力ノードと反転入力ノード（負極性入力ノード）が接続され、演算増幅器の非反転入力ノード（正極性入力ノード）に階調電圧が入力される。或いは、アンプ回路ＡＭｉは、反転増幅回路である。この場合、アンプ回路ＡＭｉは、演算増幅器と、階調電圧が入力されるノードと演算増幅器の非反転入力ノードとの間に設けられる抵抗と、演算増幅器の出力ノードと反転入力ノードとの間に接続される抵抗と、を含む。
【００３２】
制御回路１５０は、表示ドライバー１０の各部に対して種々の制御を行う。具体的には、インターフェース回路１４０を介して受信した表示データやタイミング制御信号に基づいて電気光学パネルの駆動のタイミング制御を行う。また、制御回路１５０は、インターフェース回路１４０を介して受信した設定情報やコマンドに基づいて表示ドライバー１０の各部の動作設定等を行う。例えば、制御回路１５０は処理回路１３０による表示データのマルチプレクス処理のタイミングを制御したり、スイッチ制御信号出力回路１６０によるスイッチ制御信号ＳＥＬ１〜ＳＥＬ８の出力のタイミングを制御したりする。
【００３３】
スイッチ制御信号出力回路１６０は、電気光学パネルのデマルチプレクサーのスイッチ（図２のＳＤ１〜ＳＤ８）をオン又はオフに制御するスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。デマルチプレクス駆動の１画素目の駆動期間において、スイッチ制御信号ＳＥＬ１〜ＳＥＬ８の全てがアクティブである。アクティブとは、スイッチをオンさせる論理レベル（第１の論理レベル）である。スイッチ制御信号ＳＥＬｓはスイッチ制御信号出力端子ＴＳＱｓから表示パネルのスイッチ制御信号入力端子（図２のＴＳＩｓ）に出力される。ｓは１以上８以下の整数である。
【００３４】
図２は、表示ドライバー１０が駆動する電気光学パネル２００の構成例である。図１では、６４０×４８０の画素アレイのうち、表示ドライバー１０の画像信号出力端子ＴＱｉに接続される画像信号入力端子ＴＩｉに関する部分のみを図示している。なお、画素アレイのサイズは６４０×４８０に限定されない。
【００３５】
電気光学パネル２００は、画像信号線ＤＬｉと、データ線ＳＬ１〜ＳＬ８（信号線）と、デマルチプレクサーＤＭＸと、走査線ＧＬ１〜ＧＬ４８０と、８×４８０個の画素（画素回路）と、を含む。
【００３６】
デマルチプレクサーＤＭＸはスイッチＳＤ１〜ＳＤ８で構成される。スイッチＳＤ１は、画像信号線ＤＬｉとデータ線ＳＬ１との間に設けられる。同様に、スイッチＳＤ２〜ＳＤ８は、各々、画像信号線ＤＬｉとデータ線ＳＬ２〜ＳＬ８との間に設けられる。スイッチＳＤ１〜ＳＤ８はトランジスターであり、例えばＴＦＴ（Thin Film Transistor）である。走査線ＧＬｊを例にとると、画素Ｐ１ｊは走査線ＧＬｊとデータ線ＳＬ１とに接続される。ｊは１以上４８０以下の整数である。同様に、画素Ｐ２ｊ〜Ｐ８ｊは、各々、走査線ＧＬｊとデータ線ＳＬ２〜ＳＬ８とに接続される。各画素は、例えば液晶セル（画素）と、ＴＦＴ（トランジスター）とを含む。ＴＦＴのソースはデータ線に接続され、ドレインは液晶セルに接続され、ゲートは走査線に接続される。
【００３７】
２．プリチャージ動作
次に、図１及び図２を例に、表示ドライバー１０及び電気光学パネル２００のプリチャージ及びデマルチプレクス駆動について説明する。
【００３８】
図３は、プリチャージ及びデマルチプレクス駆動の従来技術を説明するタイミングチャートである。
【００３９】
従来技術では、水平走査期間ＴＨＳにおいて画素のプリチャージを行った後に、画素にデータ電圧を書き込む。具体的には、プリチャージ期間Ｔｐｒｅにおいてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがプリチャージ電圧Ｖｐｒｅを出力する。水平走査期間ＴＨＳにおいて画素Ｐ１ｊ〜Ｐ８ｊが選択されている場合、画素Ｐ１ｊ〜Ｐ８ｊ及びデータ線ＳＬ１〜ＳＬ８がプリチャージ電圧Ｖｐｒｅで充電（プリチャージ）される。なお、図３ではアンプ回路ＡＭｉが出力する電圧ＶＱｉを例に図示しているが、プリチャージ期間Ｔｐｒｅではアンプ回路ＡＭ１〜ＡＭ８０が同じプリチャージ電圧Ｖｐｒｅを出力する。画素を正極性のデータ電圧と負極性のデータ電圧で交互に（例えばフレーム毎に交互に）駆動する極性反転駆動において、プリチャージ電圧Ｖｐｒｅは、画素を駆動するデータ電圧と同じ極性の電圧（以下、書き込み補助のプリチャージ電圧と呼ぶ）である。
【００４０】
プリチャージ期間Ｔｐｒｅが終了した後、駆動期間ＴＳＡ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力する。データ電圧ＶＩＤ１は画素Ｐ１ｊの表示データに対応した画像信号の電圧である。駆動期間ＴＳＡ１では、スイッチ制御信号ＳＥＬ２〜ＳＥＬ８は非アクティブである。非アクティブとは、スイッチをオフさせる論理レベル（第２の論理レベル）である。同様に、駆動期間ＴＳＡ２〜ＴＳＡ８においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ２〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ２〜ＶＩＤ８を出力する。
【００４１】
駆動期間ＴＳＡ１〜ＴＳＡ８が終了した後、ポストチャージ期間においてスイッチ制御信号出力回路１６０が非アクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがポストチャージ電圧Ｖｐｏｓｔを出力する。デマルチプレクス駆動では、スイッチＳＤ１〜ＳＤ８がオフになっているデータ線の電圧が、画像信号線ＤＬｉとデータ線との間の容量カップリングにより変動する可能性がある。ポストチャージは、この電圧変動による画質低下を低減する。
【００４２】
以上のように、プリチャージの従来技術では、画素の駆動期間ＴＳＡ１〜ＴＳＡ８とは別にプリチャージ期間Ｔｐｒｅが設けられており、アンプ回路ＡＭ１〜ＡＭ８０が共通のプリチャージ電圧Ｖｐｒｅでデータ線及び画素をプリチャージしている。このため、プリチャージ期間Ｔｐｒｅ、及びプリチャージ期間Ｔｐｒｅと駆動期間ＴＳＡ１との間の期間（スイッチＳＤ１〜ＳＤ８がオフになっている期間）の分だけ、画素の駆動に使える時間が短くなってしまう。例えば、プロジェクターの比較的高性能な機種では、２１６０ラインの走査線を１２０ｆｐｓ（frame per second）で駆動する。このとき、書き込み補助のプリチャージ期間は例えば２００ｎｓであり、１画素の駆動期間は約１１０ｎｓである。マルチ数が８の場合、２００ｎｓ／８＝２５ｎｓであり、プリチャージ期間を設けたことで１画素の駆動期間が２５ｎｓ短くなっている。
【００４３】
図４は、本実施形態におけるプリチャージ及びデマルチプレクス駆動を説明するタイミングチャートである。
【００４４】
本実施形態では、水平走査期間ＴＨＳにおいてプリチャージ期間を設けず、最初の画素の駆動期間ＴＳ１においてプリチャージと最初の画素の書き込みを行う。具体的には、駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力する。水平走査期間ＴＨＳにおいて画素Ｐ１ｊ〜Ｐ８ｊが選択されている場合、画素Ｐ１ｊ〜Ｐ８ｊ及びデータ線ＳＬ１〜ＳＬ８がデータ電圧ＶＩＤ１で充電される。画素Ｐ１ｊに対してはデータ電圧の書き込みとなり、画素Ｐ２ｊ〜Ｐ８ｊに対してはプリチャージとなる。極性反転駆動において、画素Ｐ１ｊ〜Ｐ８ｊは同じ極性のデータ電圧が書き込まれる。即ち、画素Ｐ２ｊ〜Ｐ８ｊはデータ電圧ＶＩＤ２〜ＶＩＤ８と同じ極性のデータ電圧ＶＩＤ１でプリチャージされることになり、データ電圧ＶＩＤ１は書き込み補助のプリチャージ電圧に相当する。
【００４５】
駆動期間ＴＳ２では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ２を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ２を出力する。駆動期間ＴＳ２では、スイッチ制御信号ＳＥＬ１、ＳＥＬ３〜ＳＥＬ８は非アクティブである。同様に、駆動期間ＴＳ３〜ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ３〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ３〜ＶＩＤ８を出力する。駆動期間ＴＳ１〜ＴＳ８が終了した後、ポストチャージ期間においてスイッチ制御信号出力回路１６０が非アクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがポストチャージ電圧Ｖｐｏｓｔを出力する。なお、ポストチャージは省略されてもよい。
【００４６】
以上の実施形態では、アンプ回路ＡＭｉは、水平走査期間ＴＨＳの駆動期間ＴＳ１〜ＴＳ８において、電気光学パネル２００の画像信号入力端子ＴＩｉにデータ電圧ＶＩＤ１〜ＶＩＤ８を時分割に出力する。スイッチ制御信号出力回路１６０は、電気光学パネル２００の画像信号入力端子ＴＩｉとデータ線ＳＬ１〜ＳＬ８との間に設けられるスイッチＳＤ１〜ＳＤ８を制御するスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。そして、スイッチ制御信号出力回路１６０は、駆動期間ＴＳ１において、画像信号入力端子ＴＩｉとデータ線ＳＬ１との間に設けられるスイッチＳＤ１（第１のスイッチ）を含む２以上のスイッチをオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。アンプ回路ＡＭｉは、駆動期間ＴＳ１においてデータ電圧ＶＩＤ１を出力する。データ電圧ＶＩＤ１は、データ線ＳＬ１に供給されるデータ電圧である。
【００４７】
本実施形態によれば、水平走査期間ＴＨＳにおいて、データ線ＳＬ１〜ＳＬ８に接続される画素Ｐ１ｊ〜Ｐ８ｊが時分割に駆動され、その画素Ｐ１ｊ〜Ｐ８ｊのうち最初に駆動される画素の駆動期間である駆動期間ＴＳ１において、スイッチＳＤ１を含む２以上のスイッチがオンであり、アンプ回路ＡＭｉによりデータ電圧ＶＩＤ１が出力される。これにより、駆動期間ＴＳ１をプリチャージ期間として兼用でき、駆動期間とは別にプリチャージ期間を設ける必要がなくなる。具体的には、駆動期間ＴＳ１において、画素Ｐ１ｊにデータ電圧ＶＩＤ１を書き込むと共に、そのデータ電圧ＶＩＤ１で１以上の画素（及び、その画素に接続されるデータ線）をプリチャージできる。例えば図４では、駆動期間ＴＳ１において、スイッチＳＤ１〜ＳＤ８がオンであり、画素Ｐ１ｊにデータ電圧ＶＩＤ１を書き込むと共に画素Ｐ２ｊ〜Ｐ８ｊをプリチャージできる。駆動期間ＴＳ１がプリチャージ期間として兼用されることで、１画素分の駆動期間が省略され、１画素あたりの駆動期間を長くすることが可能となる。これにより、電気光学パネルの高精細化や表示のフレームレートの増加などに、対応しやすくなる。
【００４８】
なお、図４では駆動期間ＴＳ１においてデマルチプレクサーＤＭＸのスイッチＳＤ１〜ＳＤ８の全てがオンであるが、これに限定されず、水平走査期間ＴＨＳの最初の駆動期間でオンになるスイッチを含む２以上のスイッチがオンであればよい。
【００４９】
また、図４では駆動期間ＴＳ１の全てでアンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力しているが、これに限定されず、スイッチ制御信号ＳＥＬ１がアクティブから非アクティブになるタイミングにおいてアンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力していればよい。
【００５０】
また上記では、マルチ数が８である場合を例に説明したが、マルチ数はｎであればよい。即ち、アンプ回路ＡＭｉは、水平走査期間ＴＨＳの第１〜第ｎの駆動期間（ｎは２以上の整数）において、第１〜第ｎのデータ電圧を時分割に出力すればよい。
【００５１】
また、スイッチ制御信号出力回路１６０は、画像信号入力端子ＴＩｉと第１〜第ｎのデータ線との間に設けられる第１〜第ｎのスイッチを制御するスイッチ制御信号を出力すればよい。
【００５２】
また本実施形態では、スイッチ制御信号出力回路１６０は、駆動期間ＴＳ１において、スイッチＳＤ１〜ＳＤ８をオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。スイッチ制御信号出力回路１６０は、駆動期間ＴＳｉ（第ｉの駆動期間（ｉは２以上ｎ以下の整数））においてスイッチをオンにすると共にスイッチＳＤｉ以外のスイッチをオフにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。
【００５３】
このようにすれば、駆動期間ＴＳ１において画素Ｐ１ｊにデータ電圧ＶＩＤ１を書き込むと共に画素Ｐ２ｊ〜Ｐ８ｊをプリチャージできる。上述した例のように１画素の駆動期間が約１１０ｎｓである場合、省略された１１０ｎｓが残りの７画素の駆動期間に分配され、１画素あたり１１０ｎｓ／７≒１６ｎｓだけ駆動期間を長くできる。駆動の時定数をτとし、１１０ｎｓ＝６τである場合、１６ｎｓは約１τに相当する。即ち、１τだけ駆動期間に余裕ができ、電気光学パネルの高精細化や表示のフレームレートの増加などに、対応しやすくなる。
【００５４】
なお、スイッチＳＤｉ以外のスイッチとは、第１〜第ｎのスイッチのうち第ｉのスイッチ以外のスイッチのことであり、第１〜第ｉ−１のスイッチ及び第ｉ＋１〜第ｎのスイッチのことである。
【００５５】
また本実施形態では、図４に示すように、駆動期間ＴＳ１の長さは駆動期間ＴＳｉ（即ち、ＴＳ２〜ＴＳ８）の長さよりも長い。
【００５６】
駆動期間ＴＳ１ではスイッチＳＤ１〜ＳＤ８がオンになり、画素Ｐ１ｊ〜Ｐ８ｊ及びデータ線ＳＬ１〜ＳＬ８が画像信号入力端子ＴＩｉに接続されるので、駆動期間ＴＳ２〜ＴＳ８に比べてアンプ回路ＡＭｉの負荷が増加する。本実施形態によれば、駆動期間ＴＳ２〜ＴＳ８に比べて駆動期間ＴＳ１を長くすることで、駆動期間ＴＳ１において画素Ｐ１ｊにデータ電圧ＶＩＤ１を正確に書き込むと共に画素Ｐ２ｊ〜Ｐ８ｊをプリチャージする期間を確保できる。例えば、駆動期間ＴＳ１の長さを、図３のプリチャージ期間Ｔｐｒｅの長さと同じ（略同一を含む）に設定すればよい。
【００５７】
また本実施形態では、Ｄ／Ａ変換回路１２０は、第１〜第８の表示データ（第１〜第ｎの表示データ）をＤ／Ａ変換して第１〜第８のＤ／Ａ変換電圧（第１〜第ｎのＤ／Ａ変換電圧）を時分割に出力する。そしてアンプ回路ＡＭｉは、第１〜第８のＤ／Ａ変換電圧に対応するデータ電圧ＶＩＤ１〜ＶＩＤ８（第１〜第ｎのデータ電圧）を駆動期間ＴＳ１〜ＴＳ８（第１〜第ｎの駆動期間）において時分割に出力する。
【００５８】
例えば図２の画素Ｐ１ｊ〜Ｐ８ｊを駆動する水平走査期間では、第１〜第８の表示データは、画素Ｐ１ｊ〜Ｐ８ｊを駆動するデータ電圧に対応した表示データである。
【００５９】
本実施形態によれば、Ｄ／Ａ変換回路１２０により時分割に第１〜第８のＤ／Ａ変換電圧が出力され、アンプ回路ＡＭｉによりデータ電圧ＶＩＤ１〜ＶＩＤ８が駆動期間ＴＳ１〜ＴＳ８において時分割に出力される。また本実施形態では、スイッチ制御信号出力回路１６０により駆動期間ＴＳ１においてスイッチ制御信号ＳＥＬ１〜ＳＥＬ８がアクティブにされ、駆動期間ＴＳ２〜ＴＳ８においてスイッチ制御信号ＳＥＬ２〜ＳＥＬ８が順次にアクティブにされる。このようにして、画素Ｐ１ｊ〜Ｐ８ｊ及びデータ線ＳＬ１〜ＳＬ８を時分割に駆動するデマルチプレクス駆動が実現される。
【００６０】
また本実施形態では、アンプ回路ＡＭｉは、水平走査期間ＴＨＳでは正極性及び負極性の一方の極性のデータ電圧ＶＩＤ１〜ＶＩＤ８を出力し、その水平走査期間ＴＨＳの１フレーム後の水平走査期間では正極性及び負極性の他方の極性のデータ電圧ＶＩＤ１〜ＶＩＤ８を出力する。
【００６１】
即ち、水平走査期間ＴＨＳにおいてアンプ回路ＡＭｉが正極性のデータ電圧ＶＩＤ１〜ＶＩＤ８を出力した場合、その１フレーム後の水平走査期間ではアンプ回路ＡＭｉが負極性のデータ電圧ＶＩＤ１〜ＶＩＤ８を出力する。一方、水平走査期間ＴＨＳにおいてアンプ回路ＡＭｉが負極性のデータ電圧ＶＩＤ１〜ＶＩＤ８を出力した場合、その１フレーム後の水平走査期間ではアンプ回路ＡＭｉが正極性のデータ電圧ＶＩＤ１〜ＶＩＤ８を出力する。
【００６２】
このような極性反転駆動を行う場合、負極性のデータ電圧で充電された画素容量を正極性のデータ電圧で充電し、或いは正極性のデータ電圧で充電された画素容量を負極性のデータ電圧で充電する必要がある。このため、画素への書き込み時間が長くなる、或いは画素に書き込んだデータ電圧の誤差が大きくなる可能性がある。このような場合、図３で説明したように、画素を駆動するデータ電圧と同極性のプリチャージ電圧で画素をプリチャージすることで、書き込み補助を行うことができる。即ち、書き込み時間を短縮したり、或いは画素に書き込んだデータ電圧の誤差を小さくできる。しかしながら、プリチャージ期間を画素の駆動期間とは別に設けると、１画素あたりの駆動時間が短くなるという問題がある。本実施形態では、水平走査期間の最初の画素に書き込むデータ電圧でプリチャージを行うことで、１画素あたりの駆動時間を短縮することなく書き込み補助を行うことができる。
【００６３】
なお、正極性のデータ電圧とは、コモン電圧よりも高い電圧のデータ電圧であり、負極性のデータ電圧とは、コモン電圧よりも低い電圧のデータ電圧である。また、１フレーム後の水平走査期間とは、あるフレームのある水平走査期間において走査線ＧＬｊが駆動される場合に、その次のフレームにおいて走査線ＧＬｊが駆動される水平走査期間のことである。
【００６４】
３．プリチャージ動作の種々の例
図５は、デマルチプレクス駆動における駆動順番のローテーションを行う場合の動作を説明する第１のタイミングチャートである。
【００６５】
図５では、水平走査期間ＴＨＳＡの駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ２を出力する。駆動期間ＴＳ２では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ３を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ３を出力する。駆動期間ＴＳ２では、スイッチ制御信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ４〜ＳＥＬ８は非アクティブである。同様に、駆動期間ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ４、ＳＥＬ５、ＳＥＬ６、ＳＥＬ７、ＳＥＬ８、ＳＥＬ１を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ４、ＶＩＤ５、ＶＩＤ６、ＶＩＤ７、ＶＩＤ８、ＶＩＤ１を出力する。
【００６６】
水平走査期間ＴＨＳＡの次の水平走査期間ＴＨＳＢでは、駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ３を出力する。駆動期間ＴＳ２、ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ４、ＳＥＬ５、ＳＥＬ６、ＳＥＬ７、ＳＥＬ８、ＳＥＬ１、ＳＥＬ２を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ４、ＶＩＤ５、ＶＩＤ６、ＶＩＤ７、ＶＩＤ８、ＶＩＤ１、ＶＩＤ２を出力する。
【００６７】
水平走査期間ＴＨＳＢの次の水平走査期間ＴＨＳＣでは、駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ４を出力する。駆動期間ＴＳ２、ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ５、ＳＥＬ６、ＳＥＬ７、ＳＥＬ８、ＳＥＬ１、ＳＥＬ２、ＳＥＬ３を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ５、ＶＩＤ６、ＶＩＤ７、ＶＩＤ８、ＶＩＤ１、ＶＩＤ２、ＶＩＤ３を出力する。
【００６８】
以降、同様にして水平走査期間の最初に駆動される画素が１フレーム毎に１つずつシフトしていき、８フレームで一巡する。なお、水平走査期間ＴＨＳＡの前の水平走査期間では、図４と同様に水平走査期間の最初の駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力する。
【００６９】
以上の図５の例では基本的な画素の駆動順はＰ１ｊ、Ｐ２ｊ、Ｐ３ｊ、Ｐ４ｊ、Ｐ５ｊ、Ｐ６ｊ、Ｐ７ｊ、Ｐ８ｊであり、水平走査期間の最初に駆動される画素がローテーションされる。そして、そのローテーションにおいて最初に駆動される画素のデータ電圧でプリチャージが行われる。
【００７０】
図６は、デマルチプレクス駆動における駆動順番のローテーションを行う場合の動作を説明する第２のタイミングチャートである。
【００７１】
図６では、水平走査期間ＴＨＳＤの駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ４を出力する。駆動期間ＴＳ２では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ３を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ３を出力する。駆動期間ＴＳ２では、スイッチ制御信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ４〜ＳＥＬ８は非アクティブである。同様に、駆動期間ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ６、ＳＥＬ５、ＳＥＬ８、ＳＥＬ２、ＳＥＬ７、ＳＥＬ１を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ６、ＶＩＤ５、ＶＩＤ８、ＶＩＤ２、ＶＩＤ７、ＶＩＤ１を出力する。
【００７２】
水平走査期間ＴＨＳＤの次の水平走査期間ＴＨＳＥでは、駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ３を出力する。駆動期間ＴＳ２、ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ６、ＳＥＬ５、ＳＥＬ８、ＳＥＬ２、ＳＥＬ７、ＳＥＬ１、ＳＥＬ４を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ６、ＶＩＤ５、ＶＩＤ８、ＶＩＤ２、ＶＩＤ７、ＶＩＤ１、ＶＩＤ４を出力する。
【００７３】
水平走査期間ＴＨＳＥの次の水平走査期間ＴＨＳＦでは、駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ６を出力する。駆動期間ＴＳ２、ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ５、ＳＥＬ８、ＳＥＬ２、ＳＥＬ７、ＳＥＬ１、ＳＥＬ４、ＳＥＬ３を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ５、ＶＩＤ８、ＶＩＤ２、ＶＩＤ７、ＶＩＤ１、ＶＩＤ４、ＶＩＤ３を出力する。
【００７４】
以降、同様にして水平走査期間の最初に駆動される画素が１フレーム毎に１つずつシフトしていき、８フレームで一巡する。なお、水平走査期間ＴＨＳＤの前の水平走査期間では、水平走査期間の最初の駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力する。駆動期間ＴＳ２、ＴＳ３、ＴＳ４、ＴＳ５、ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ４、ＳＥＬ３、ＳＥＬ６、ＳＥＬ５、ＳＥＬ８、ＳＥＬ２、ＳＥＬ７を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ４、ＶＩＤ３、ＶＩＤ６、ＶＩＤ５、ＶＩＤ８、ＶＩＤ２、ＶＩＤ７を出力する。
【００７５】
以上の図６の例では基本的な画素の駆動順はＰ１ｊ、Ｐ４ｊ、Ｐ３ｊ、Ｐ６ｊ、Ｐ５ｊ、Ｐ８ｊ、Ｐ２ｊ、Ｐ７ｊであり、水平走査期間の最初に駆動される画素がローテーションされる。そして、そのローテーションにおいて最初に駆動される画素のデータ電圧でプリチャージが行われる。
【００７６】
以上の実施形態では、スイッチ制御信号出力回路１６０は、水平走査期間の駆動期間ＴＳ１において、スイッチＳＤ１とは異なるスイッチＳＤｐ（第ｐのスイッチ（ｐは２以上ｎ以下の整数））を含む２以上のスイッチをオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。そしてアンプ回路ＡＭｉは、駆動期間ＴＳ１において、データ電圧ＶＩＤｐ（第ｐのデータ電圧）を出力する。
【００７７】
図５の例では、水平走査期間ＴＨＳＡの駆動期間ＴＳ１においてスイッチＳＤ２を含む２以上のスイッチがオンになり、アンプ回路ＡＭｉによりデータ電圧ＶＩＤ２が出力される。また図６の例では、水平走査期間ＴＨＳＤの駆動期間ＴＳ１においてスイッチＳＤ４を含む２以上のスイッチがオンになり、アンプ回路ＡＭｉによりデータ電圧ＶＩＤ４が出力される。ここでの水平走査期間ＴＨＳＡ、ＴＨＳＤは、駆動期間ＴＳ１においてスイッチＳＤ１を含む２以上のスイッチがオンになる水平走査期間の次の水平走査期間である。ここで、「次の水平走査期間」とは、ある水平走査期間において駆動される走査線（図２のＧＬｊ）の次の走査線（ＧＬｊ＋１）が駆動される水平走査期間のことである。
【００７８】
本実施形態によれば、デマルチプレクス駆動における駆動順番のローテーションを行う場合において、その駆動順番に合わせたプリチャージ動作を行うことができる。即ち、水平走査期間において駆動順番が最初の画素を駆動する駆動期間ＴＳ１において、その画素にデータ電圧を書き込むと共に、そのデータ電圧で１以上の画素（及び、その画素に接続されるデータ線）をプリチャージできる。
【００７９】
なお、図５、図６では駆動期間ＴＳ１においてデマルチプレクサーＤＭＸのスイッチＳＤ１〜ＳＤ８の全てがオンであるが、これに限定されず、水平走査期間ＴＨＳＡ〜ＴＨＳＦの最初の駆動期間でオンになるスイッチを含む２以上のスイッチがオンであればよい。
【００８０】
図７は、プリチャージを複数回に分けて行う場合の動作を説明するタイミングチャートである。
【００８１】
図７では、水平走査期間ＴＨＳの駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１〜ＳＥＬ４を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力する。駆動期間ＴＳ１においてスイッチ制御信号ＳＥＬ５〜ＳＥＬ８は非アクティブである。水平走査期間ＴＨＳにおいて画素Ｐ１ｊ〜Ｐ８ｊが選択されている場合、画素Ｐ１ｊ〜Ｐ４ｊ及びデータ線ＳＬ１〜ＳＬ４がデータ電圧ＶＩＤ１で充電される。駆動期間ＴＳ２、ＴＳ３、ＴＳ４では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ２、ＳＥＬ３、ＳＥＬ４を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ２、ＶＩＤ３、ＶＩＤ４を出力する。
【００８２】
駆動期間ＴＳ５においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ５〜ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ５を出力する。駆動期間ＴＳ５においてスイッチ制御信号ＳＥＬ１〜ＳＥＬ４は非アクティブである。水平走査期間ＴＨＳにおいて画素Ｐ１ｊ〜Ｐ８ｊが選択されている場合、画素Ｐ５ｊ〜Ｐ８ｊ及びデータ線ＳＬ５〜ＳＬ８がデータ電圧ＶＩＤ５で充電される。駆動期間ＴＳ６、ＴＳ７、ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ６、ＳＥＬ７、ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ６、ＶＩＤ７、ＶＩＤ８を出力する。
【００８３】
以上の実施形態では、スイッチ制御信号出力回路１６０は、駆動期間ＴＳ１（第１の駆動期間）において、第１〜第ｋのスイッチ（ｋは２以上ｎ−２以下の整数）をオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。アンプ回路ＡＭｉは、駆動期間ＴＳ１において、データ電圧ＶＩＤ１（第１のデータ電圧）を出力する。また、第ｋ＋１の駆動期間において、第ｋ＋１〜第ｑのスイッチ（ｑはｋ＋２以上ｎ以下の整数）をオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。アンプ回路ＡＭｉは、第ｋ＋１の駆動期間において、第ｋ＋１のデータ電圧を出力する。
【００８４】
図７の例では、第１〜第ｋのスイッチはスイッチＳＤ１〜ＳＤ４に対応する。また、第ｋ＋１の駆動期間は駆動期間ＴＳ５に対応し、第ｋ＋１〜第ｑのスイッチはスイッチＳＤ５〜ＳＤ８に対応し、第ｋ＋１のデータ電圧はデータ電圧ＶＩＤ５に対応する。第１の駆動期間（ＴＳ１）の長さは第２〜第ｋの駆動期間（図７ではＴＳ２〜ＴＳ４）の長さよりも長く、第ｋ＋１の駆動期間（図７ではＴＳ５）の長さは第ｋ＋２〜第ｑの駆動期間（図７ではＴＳ５〜ＴＳ８）の長さよりも長い。
【００８５】
本実施形態によれば、水平走査期間に駆動するｎ個の画素を複数グループに分割し、そのグループ毎にプリチャージできる。例えば図７では、８個の画素Ｐ１ｊ〜Ｐ８ｊを画素Ｐ１ｊ〜Ｐ４ｊのグループと画素Ｐ５ｊ〜Ｐ８ｊのグループに分割し、そのグループ毎にプリチャージできる。プリチャージにおけるアンプ回路ＡＭｉの負荷が低減されるので、プリチャージ期間と兼用する駆動期間ＴＳ１、ＴＳ５において画素に書き込んだデータ電圧の誤差を低減できる。或いは、プリチャージ期間と兼用する駆動期間ＴＳ１、ＴＳ５の長さを、図４の駆動期間ＴＳ１の長さに比べて低減できる。
【００８６】
図８は、データ電圧が書き込まれる画素の次の駆動順番の画素をデータ電圧でプリチャージする場合の動作を説明するタイミングチャートである。
【００８７】
図８では、水平走査期間ＴＨＳの駆動期間ＴＳ１においてスイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ１、ＳＥＬ２を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ１を出力する。駆動期間ＴＳ１においてスイッチ制御信号ＳＥＬ３〜ＳＥＬ８は非アクティブである。水平走査期間ＴＨＳにおいて画素Ｐ１ｊ〜Ｐ８ｊが選択されている場合、画素Ｐ１ｊ、Ｐ２ｊ及びデータ線ＳＬ１、ＳＬ２がデータ電圧ＶＩＤ１で充電される。駆動期間ＴＳ２では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ２、ＳＥＬ３を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ２を出力する。以降、画素の駆動及び次の順番の画素へのプリチャージを、駆動期間ＴＳ７まで順次に繰り返す。駆動期間ＴＳ８では、スイッチ制御信号出力回路１６０がアクティブのスイッチ制御信号ＳＥＬ８を出力し、アンプ回路ＡＭｉがデータ電圧ＶＩＤ８を出力する。駆動期間ＴＳ１においてスイッチ制御信号ＳＥＬ１〜ＳＥＬ７は非アクティブである。
【００８８】
以上の実施形態では、スイッチ制御信号出力回路１６０は、第ｒの駆動期間（ｒは１以上ｎ−１以下の整数）において、第ｒのスイッチ及び第ｒ＋１のスイッチをオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８を出力する。そしてアンプ回路ＡＭｉは、第ｒの駆動期間において、第ｒのデータ電圧を出力する。
【００８９】
図８の例では、第ｒの駆動期間は駆動期間ＴＳｒ（ｒは１以上７以下の整数）に対応する。また第ｒのスイッチはＳＤｒに対応し、第ｒ＋１のスイッチはＳＤｒ＋１に対応する。また第ｒのデータ電圧はＶＩＤｒに対応する。例えば駆動期間ＴＳ１ではスイッチＳＤ１、ＳＤ２をオンにするスイッチ制御信号ＳＥＬ１〜ＳＥＬ８が出力され、アンプ回路ＡＭｉによりデータ電圧ＶＩＤ１が出力される。
【００９０】
本実施形態によれば、画素にデータ電圧を書き込む際に、そのデータ電圧で次の駆動順番の画素をプリチャージできる。同じ水平走査期間におけるデータ電圧の極性は同じなので、次の駆動順番の画素に書き込まれるデータ電圧と同じ極性のデータ電圧でプリチャージされ、書き込み補助を行うことができる。また、アンプ回路ＡＭｉが２画素ずつ駆動していくため、各画素へのデータ電圧の書き込みに際してアンプ回路ＡＭｉの負荷のばらつきを小さくできる。また、アンプ回路ＡＭｉが２画素ずつ駆動できればよいので、アンプ回路ＡＭｉの回路規模や消費電力を削減したり、駆動期間ＴＳ１〜ＴＳ８の長さを短くできる可能性がある。
【００９１】
４．電気光学装置、電子機器
図９は、表示ドライバー１０を含む電気光学装置３５０の構成例である。電気光学装置３５０は、表示ドライバー１０、電気光学パネル２００を含む。
【００９２】
電気光学パネル２００は、例えばアクティブマトリックス型の液晶表示パネルである。例えば表示ドライバー１０はフレキシブル基板に実装され、そのフレキシブル基板が電気光学パネル２００に接続され、フレキシブル基板に形成された配線によって表示ドライバー１０の画像信号出力端子と電気光学パネル２００の画像信号入力端子とが接続される。或いは、表示ドライバー１０はリジッド基板（プリント基板）に実装され、リジッド基板と電気光学パネル２００とがフレキシブル基板により接続され、フレキシブル基板に形成された配線によって表示ドライバー１０の画像信号出力端子と電気光学パネル２００の画像信号入力端子とが接続されてもよい。
【００９３】
図１０は、表示ドライバー１０を含む電子機器３００の構成例である。電子機器３００は、処理装置３１０、表示コントローラー３２０、表示ドライバー１０、電気光学パネル２００、記憶部３３０（記憶装置、メモリー）、通信部３４０（通信回路、通信装置）、操作部３６０（操作装置）を含む。電子機器３００の具体例としては、例えばプロジェクターやヘッドマウントディスプレイ、携帯情報端末、車載装置（例えばメーターパネル、カーナビゲーションシステム等）、携帯型ゲーム端末、情報処理装置等の、表示装置を搭載する種々の電子機器を想定できる。
【００９４】
操作部３６０は、ユーザーからの種々の操作を受け付けるユーザーインターフェースである。例えば、ボタンやマウスやキーボード、電気光学パネル２００に装着されたタッチパネル等である。通信部３４０は、画像データや制御データの入出力を行うデータインターフェースである。通信部３４０は、例えば無線ＬＡＮや近距離無線通信等の無線通信インターフェース、或いは有線ＬＡＮやＵＳＢ等の有線通信インターフェースである。記憶部３３０は、例えば通信部３４０から入力されたデータを記憶したり、或いは、処理装置３１０のワーキングメモリーとして機能したりする。記憶部３３０は、例えばＲＡＭやＲＯＭ等のメモリー、或いはＨＤＤ等の磁気記憶装置、或いはＣＤドライブ、ＤＶＤドライブ等の光学記憶装置等である。表示コントローラー３２０は、通信部３４０から入力された或いは記憶部３３０に記憶された画像データ（表示データ）を処理して表示ドライバー１０に転送する。表示ドライバー１０は、表示コントローラー３２０から転送された画像データに基づいて電気光学パネル２００に画像を表示させる。処理装置３１０は、電子機器３００の制御処理や、種々の信号処理等を行う。処理装置３１０は、例えばＣＰＵやＭＰＵ等のプロセッサー、或いはＡＳＩＣ等である。
【００９５】
例えば電子機器３００がプロジェクターである場合、電子機器３００は更に光源と光学装置（例えばレンズ、プリズム、ミラー等）とを含む。電気光学パネル２００が透過型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００を透過した光をスクリーンに投影させる。電気光学パネル２００が反射型である場合、光学装置が光源からの光を電気光学パネル２００に入射させ、電気光学パネル２００から反射された光をスクリーンに投影させる。
【００９６】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また表示ドライバー、電気光学装置、電子機器の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９７】
１０…表示ドライバー、１１０…駆動回路、１２０…Ｄ／Ａ変換回路、１３０…処理回路、１４０…インターフェース回路、１５０…制御回路、１６０…スイッチ制御信号出力回路、２００…電気光学パネル、３００…電子機器、３１０…処理装置、３２０…表示コントローラー、３３０…記憶部、３４０…通信部、３５０…電気光学装置、３６０…操作部、ＡＭ１〜ＡＭ８０…アンプ回路、ＤＬｉ…画像信号線、ＤＭＸ…デマルチプレクサー、ＧＬ１〜ＧＬ４８０…走査線、Ｐ１ｊ〜Ｐ８ｊ…画素、ＳＤ１〜ＳＤ８…スイッチ、ＳＥＬ１〜ＳＥＬ８…スイッチ制御信号、ＳＬ１〜ＳＬ８…データ線、ＴＨＳ，ＴＨＳＡ〜ＴＨＳＦ…水平走査期間、ＴＩｉ…画像信号入力端子、ＴＱ１〜ＴＱ８０…画像信号出力端子、ＴＳ１〜ＴＳ８…駆動期間、ＴＳＱ１〜ＴＳＱ８…スイッチ制御信号出力端子、ＶＩＤ１〜ＶＩＤ８…データ電圧、ＶＱ１〜ＶＱ８０…電圧
【図１】
2019128398.tif 000003
【図２】
2019128398.tif 000004
【図３】
2019128398.tif 000005
【図４】
2019128398.tif 000006
【図５】
2019128398.tif 000007
【図６】
2019128398.tif 000008
【図７】
2019128398.tif 000009
【図８】
2019128398.tif 000010
【図９】
2019128398.tif 000011
【図１０】
2019128398.tif 000012
【手続補正書】
【提出日】平成30年12月18日(2018.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
水平走査期間の第１〜第ｎの駆動期間（ｎは２以上の整数）において、電気光学パネルの画像信号入力端子に第１〜第ｎのデータ電圧を時分割に出力するアンプ回路と、
前記電気光学パネルの前記画像信号入力端子と第１〜第ｎのデータ線との間に設けられる第１〜第ｎのスイッチを制御するスイッチ制御信号を出力するスイッチ制御信号出力回路と、
を含み、
前記スイッチ制御信号出力回路は、
前記第１〜第ｎの駆動期間の第１の駆動期間において、前記第１〜第ｎのスイッチのうち前記画像信号入力端子と前記第１のデータ線との間に設けられる前記第１のスイッチを含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第１の駆動期間において、前記第１〜第ｎのデータ電圧のうち前記第１のデータ線に供給される第１のデータ電圧を出力することを特徴とする表示ドライバー。
【請求項２】
請求項１において、
前記スイッチ制御信号出力回路は、
前記水平走査期間の次の水平走査期間の前記第１の駆動期間において、前記第１〜第ｎのスイッチのうち前記第１のスイッチとは異なる第ｐのスイッチ（ｐは２以上ｎ以下の整数）を含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｐのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項３】
請求項１又は２において、
前記スイッチ制御信号出力回路は、
前記第１の駆動期間において、前記第１〜第ｎのスイッチをオンにする前記スイッチ制御信号を出力し、
前記第１〜第ｎの駆動期間の第ｉの駆動期間（ｉは２以上ｎ以下の整数）において、前記第１〜第ｎのスイッチのうち第ｉのスイッチをオンにすると共に前記第ｉのスイッチ以外のスイッチをオフにする前記スイッチ制御信号を出力することを特徴とする表示ドライバー。
【請求項４】
請求項３において、
前記第１の駆動期間の長さは、前記第ｉの駆動期間の長さよりも長いことを特徴とする表示ドライバー。
【請求項５】
請求項１又は２において、
前記スイッチ制御信号出力回路は、
前記第１の駆動期間において、前記第１〜第ｎのスイッチのうち第１〜第ｋのスイッチ（ｋは２以上ｎ−２以下の整数）をオンにする前記スイッチ制御信号を出力し、
前記第１〜第ｎの駆動期間の第ｋ＋１の駆動期間において、前記第１〜第ｎのスイッチのうち第ｋ＋１〜第ｑのスイッチ（ｑはｋ＋２以上ｎ以下の整数）をオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第ｋ＋１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｋ＋１のデータ電圧を出力することを特徴とする表示ドライバー。
【請求項６】
請求項１又は２において、
前記スイッチ制御信号出力回路は、
前記第１〜第ｎの駆動期間の第ｒの駆動期間（ｒは１以上ｎ−１以下の整数）において、前記第１〜第ｎのスイッチのうち第ｒのスイッチ及び第ｒ＋１のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第ｒの駆動期間において、前記第１〜第ｎのデータ電圧の第ｒのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項７】
請求項１乃至６のいずれかにおいて、
第１〜第ｎの表示データをＤ／Ａ変換して第１〜第ｎのＤ／Ａ変換電圧を時分割に出力するＤ／Ａ変換回路を含み、
前記アンプ回路は、
前記第１〜第ｎのＤ／Ａ変換電圧に対応する前記第１〜第ｎのデータ電圧を前記第１〜第ｎの駆動期間において時分割に出力することを特徴とする表示ドライバー。
【請求項８】
請求項１乃至７のいずれかにおいて、
前記アンプ回路は、
前記水平走査期間では正極性及び負極性の一方の極性の前記第１〜第ｎのデータ電圧を出力し、
前記水平走査期間の１フレーム後の水平走査期間では前記正極性及び前記負極性の他方の極性の前記第１〜第ｎのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項９】
水平走査期間の第１〜第ｎの駆動期間（ｎは２以上の整数）において、電気光学パネルの画像信号入力端子に第１〜第ｎのデータ電圧を時分割に出力するアンプ回路と、
前記電気光学パネルの前記画像信号入力端子と第１〜第ｎのデータ線との間に設けられる第１〜第ｎのスイッチを制御するスイッチ制御信号を出力するスイッチ制御信号出力回路と、
を含み、
前記スイッチ制御信号出力回路は、
前記水平走査期間の第１の駆動期間において、前記第１〜第ｎのスイッチのうち第ｐのスイッチ（ｐは１以上ｎ以下の整数）を含む２以上のスイッチをオンにする前記スイッチ制御信号を出力し、
前記アンプ回路は、
前記第１の駆動期間において、前記第１〜第ｎのデータ電圧の第ｐのデータ電圧を出力することを特徴とする表示ドライバー。
【請求項１０】
請求項１乃至９のいずれかに記載の表示ドライバーと、
前記表示ドライバーに駆動される前記電気光学パネルと、
を含むことを特徴とする電気光学装置。
【請求項１１】
請求項１乃至９のいずれかに記載の表示ドライバーを含むことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2019128398.tif 000013