(57)【要約】      （修正有）【課題】複数のデータ種別のデータのうち、特定のデータのみが一時記憶部を占めてしまうことを回避することができる補助記憶装置、及び遊技機を提供する。【解決手段】補助記憶装置は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部４２と、記憶部から読み出したデータをデータ種別に応じた一時記憶領域に一時的に記憶する一時記憶部４４と、記憶部、及び一時記憶部を制御するメモリコントローラ（制御部）と、を備えた補助記憶装置であって、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部から読み出したデータを一時記憶部のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部６０ｂと、要求データアドレス判定部の判定結果に基づいて、一時記憶部の一時記憶領域に記憶部から読み出したデータをキャッシュする一時記憶部書込み制御部６０ｃと、を備えたことを特徴とする。【選択図】図２
2019048003.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、
前記記憶部から読み出したデータを前記データ種別に応じた一時記憶領域に一時的に記憶する一時記憶部と、
前記記憶部、及び前記一時記憶部を制御する制御部と、を備えた補助記憶装置であって、
外部から入力されるリードコマンドに含まれるアドレスに基づいて、前記記憶部から読み出したデータを前記一時記憶部のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部と、
前記要求データアドレス判定部の判定結果に基づいて、前記一時記憶部の一時記憶領域に前記記憶部から読み出したデータをキャッシュする一時記憶部書込み制御部と、を備えたことを特徴とする補助記憶装置。
【請求項２】
アドレスと一時記憶領域とを関連付けて記憶する関連付けテーブルを備え、
前記要求データアドレス判定部は、前記外部からのリードコマンドに含まれるアドレスに基づいて、前記関連付けテーブルを参照し、前記外部から要求されたデータを一時記憶部に格納するか否かを判定することを特徴とする請求項１記載の補助記憶装置。
【請求項３】
補助記憶装置の全体制御部は、前記要求データアドレス判定部の判定結果がキャッシュ不要であることを表す情報である場合には、前記一時記憶部にキャッシュせずに、前記記憶部から読み出したデータを直接に外部に出力することを表す制御信号を前記一時記憶部書込み制御部に出力することを特徴とする請求項２記載の補助記憶装置。
【請求項４】
補助記憶装置の全体制御部は、前記記憶部から読み出したデータを前記一時記憶部に格納する場合には、前記一時記憶部のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部に出力することを特徴とする請求項２記載の補助記憶装置。
【請求項５】
抽選処理の結果に基づき遊技技の動作を制御する上位ＣＰＵと、上位ＣＰＵからの制御コマンドに基づいて少なくとも表示装置に表示する画像データと、スピーカを鳴動させる音声データとを出力するデータ処理プロセッサと、データ処理プロセッサからのリードコマンドにより前記画像データ、音声データをデータ処理プロセッサに出力する補助記憶装置とを備えた遊技機であって、
前記補助記憶装置は、
複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、
前記記憶部から読み出したデータを前記データ種別に応じた一時記憶領域に一時的に記憶する一時記憶部と、
前記記憶部、及び前記一時記憶部を制御する制御部と、を備えた補助記憶装置であって、
外部から入力されるリードコマンドに含まれるアドレスに基づいて、前記記憶部から読み出したデータを前記一時記憶部のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部と、
前記要求データアドレス判定部の判定結果に基づいて、前記一時記憶部の一時記憶領域に前記記憶部から読み出したデータをキャッシュする一時記憶部書込み制御部と、を備えたことを特徴とする遊技機。
【請求項６】
前記補助記憶装置は、
アドレスと一時記憶領域とを関連付けて記憶する関連付けテーブルを備え、
前記要求データアドレス判定部は、前記外部からのリードコマンドに含まれるアドレスに基づいて、前記関連付けテーブルを参照し、前記外部から要求されたデータを一時記憶部に格納するか否かを判定することを特徴とする請求項５記載の遊技機。
【請求項７】
前記補助記憶装置の全体制御部は、キャッシュが不要であることを表す情報がある場合には、前記一時記憶部にキャッシュせずに、前記記憶部から読み出したデータを直接に外部に出力することを表す制御信号を前記一時記憶部書込み制御部に出力することを特徴とする請求項６記載の遊技機。
【請求項８】
前記補助記憶装置の全体制御部は、前記要求データアドレス判定部は、前記記憶部から読み出したデータを前記一時記憶部に格納する場合には、前記一時記憶部のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部に出力することを特徴とする請求項６記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ライフタイム及びデータサイズが異なる複数種類のデータを扱うのに好適な補助記憶装置、及び遊技機に関する。
【背景技術】
【０００２】
パチンコ機やパチスロ機等の遊技機においては、静止画や動画の画像、スピーカからの音、ＬＥＤによる発光等により、遊技中の遊技者に対して、多彩な演出を提供することにより、高い遊興感を味わえるように緻密に構成されている。
【０００３】
遊技中のこれらの画像、音、光の出力は、それらの出力のためのデータを予め遊技機内に格納しておき、遊技の際、遊技の進行に応じて、それらのデータを読み出してきて、所定のデータ変換により画像、光、音として出力することにより行われている。更に詳細には、それらの画像データ、音声データ、及び発光データは、遊技機の製造時に、読出し専用メモリに圧縮符号化して書き込んでおき、遊技の際には、それらのデータを専用で処理するプロセッサが、随時、その読出し専用メモリから読み出して復号して、データに応じて液晶表示器、スピーカ、ＬＥＤ（Light Emitting Diode）等に出力するようにしている。
【０００４】
ところで、上記の専用のデータ処理プロセッサが、読出し専用メモリから所望のデータを読み出す際においては、特に遊技機にあっては液晶表示器等への多彩で変化の激しい出力要求に応ずべく、高速に読み出せることが要求される。従って、この読出し専用メモリからのデータの読み出しにおいても、キャッシュの技術を採用することが多い。具体的には、読出し専用メモリにおいて、画像データ、音声データ、及び発光データを格納する主たるメモリ（典型的にはフラッシュメモリ）に加えて、キャッシュ（リードキャッシュ）として機能させるメモリ（例えば、ＤＲＡＭ（Dynamic Random Access Memory））を備え、キャッシュ機能を実現している。
【０００５】
特許文献１においては、ＨＤＤ（８）の前段にキャッシュメモリ（６）がある構成であり、ＨＤＤ（８）に記録するデータも映像信号と音声信号の２種類の信号であるものの、当該文献に記載の技術の目的は、一纏まり（１ファイル）のサイズがＨＤＤ（８）の容量を越えるようなサイズの映像・音声信号であっても、複数のＨＤＤ（８）に渡ってうまく記録できるようにすることであり、その目的を達成するための構成は、１ファイルの映像・音声信号を、その映像・音声信号の切り替わり箇所で複数に分割して、その各所で分割可能なファイルに構成する、というものである。
また、特許文献２においては、容量の異なる２つのキャッシュメモリによる階層化の技術と、命令とデータ（オペランド）とでキャッシュを分ける技術とを組み合わせる技術の更なる応用が開示されており、その具体的構成は、オペランドアクセス時及び分岐命令の分岐先命令アクセス時に比較的小容量の第１キャッシュメモリをアクセスし、不在のときに大容量の第２キャッシュメモリにアクセスする、というものである。
また、特許文献３においては、複数のプロセッサで処理する処理において、各プロセッサが時々において自身が担当処理するプロセスがない場合に効率的に低電力モードに切り替わる工夫について開示しており、その前提として、各プロセッサには１対１でキャッシュメモリが備わっている（図１、図５）というものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−１１５１６８公報
【特許文献２】特開昭６４−１８８４３号公報
【特許文献３】特表２００５−５３１８６０公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の画像データ、音声データ、及び発光データのように多種のデータを扱う場合、それらのデータ種別に応じてライフタイム（データが利用される時間長）やデータサイズ（通信データ量単位）が異なることが多く、その場合、基本的にデータサイズが大きくライフタイムの長い種別のデータが偏ってキャッシュメモリを占めてしまい、必要なデータを所望のタイミングで処理できない状況に陥ることがある。
特に、パチンコ機等の遊技機においては、音声データ及び発光データが画像データと比較して処理の遅延が許容されないにも拘わらず、データサイズの大きい画像データのみがキャッシュメモリを占めてしまうので、音や光の出力が許容量を超えて遅れてしまうといった問題があった。これは、画像データが音声データや発光データよりデータ量が大きく、かつ、ライフタイムが長いため、キャッシュメモリにおける占有率が高くなり、音声データや発光データのデータがキャッシュメモリにキャッシュされにくく、処理遅延が生じるためである。
本発明は、上記に鑑みてなされたもので、その目的は、複数のデータ種別のデータのうち、特定のデータのみが一時記憶部を占めてしまうことを回避することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１記載の発明は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、前記記憶部から読み出したデータを前記データ種別に応じた一時記憶領域に一時的に記憶する一時記憶部と、前記記憶部、及び前記一時記憶部を制御する制御部と、を備えた補助記憶装置であって、外部から入力されるリードコマンドに含まれるアドレスに基づいて、前記記憶部から読み出したデータを前記一時記憶部のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部と、前記要求データアドレス判定部の判定結果に基づいて、前記一時記憶部の一時記憶領域に前記記憶部から読み出したデータをキャッシュする一時記憶部書込み制御部と、を備えたことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、アドレスに応じて一時記憶部の一時記憶領域を選択するので、複数のデータ種別に応じて領域を割り当てれば、特定のデータのみが一時記憶部を占めてしまうことを回避することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る情報処理装置の構成を説明するための機能ブロック図である。
【図２】本発明の実施形態に係る補助記憶装置に設けられた領域制御部の構成を説明するための機能ブロック図である。
【図３】図２に示す要求データアドレス判定部で用いられる関連付けテーブルの一例を示す図である。
【図４】補助記憶装置に格納されるインデックス情報の一例を示す図である。
【図５】一時記憶部の一時記憶領域の一例を示す図である。
【図６】（ａ）は本発明の実施形態に係るデータ処理プロセッサの動作について説明するためのフローチャートであり、（ｂ）は本発明の実施形態に係る補助記憶装置に設けられたメモリコントローラの動作について説明するためのフローチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明を図面に示した実施の形態により詳細に説明する。
本発明は、複数のデータ種別のデータのうち、特定のデータのみが一時記憶部を占めてしまうことを回避するために、以下の構成を有する。
すなわち、本発明の補助記憶装置は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部と、記憶部から読み出したデータをデータ種別に応じた一時記憶領域に一時的に記憶する一時記憶部と、記憶部、及び一時記憶部を制御する制御部と、を備えた補助記憶装置であって、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部から読み出したデータを一時記憶部のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部と、要求データアドレス判定部の判定結果に基づいて、一時記憶部の一時記憶領域に記憶部から読み出したデータをキャッシュする一時記憶部書込み制御部と、を備えたことを特徴とする。
以上の構成を備えることにより、アドレスに応じて一時記憶部の一時記憶領域を選択するので、複数のデータ種別に応じて領域を割り当てれば、特定のデータのみが一時記憶部を占めてしまうことを回避することができる。
上記の本発明の特徴に関して、以下、図面を用いて詳細に説明する。
【００１２】
＜情報処理装置＞
図１及び図２を参照して、本発明の実施形態に係る情報処理装置の構成について説明する。図１は、本発明の実施形態に係る情報処理装置の構成を説明するための機能ブロック図である。図２は、本発明の実施形態に係る補助記憶装置に設けられた領域制御部の構成を説明するための機能ブロック図である。
情報処理装置１は、データ処理プロセッサ１０、補助記憶装置４０、を備えている。
図１に示す上位ＣＰＵ２は、遊技機等を構成する情報処理装置１に対して上位に配置されたＣＰＵである。
データ処理プロセッサ１０は、画像、音声、発光等のデータを処理するプロセッサであり、ＣＰＵ１２、ＲＡＭ１３、画像処理部１４、表示出力部１６、サウンド処理部１８、サウンド出力部２０、発光処理部２２、発光出力部２４、データバス２６、レジスタバス２８を備えている。
【００１３】
ＣＰＵ１２は、データ処理プロセッサ１０の全体を制御する。
ＲＡＭ１３は、情報の高速な読み書きが可能な揮発性の記憶媒体であり、ワークメモリとして利用可能である。
画像処理部１４は、表示すべき画像を処理するものであり、補助記憶装置４０に格納されたデータをデータバス２６を介して取得して復号し、画像として描画することで画像データを生成する。
表示出力部１６は、画像処理部１４が生成した画像データをディスプレイ３０等の表示部に出力する。ディスプレイ３０は、ＬＣＤ等の表示デバイスである。
サウンド処理部１８は、出力すべき音声信号を処理するものであり、補助記憶装置４０に格納されたデータをデータバス２６を介して取得して復号し、サウンドデータを生成する。
サウンド出力部２０は、生成されたサウンドデータに基づき、スピーカ３２等に音声信号を出力する。
【００１４】
発光処理部２２は、演出に基づき、補助記憶装置４０に格納されたデータをデータバス２６を介して取得して復号し、ＬＥＤ３４等の発光体を駆動するためのデータを生成する。
発光出力部２４は、発光処理部が生成したデータに基づき、ＬＥＤ等の発光体を駆動する。
ＬＥＤ（light emitting diode）３４は、順方向に電圧を加えた際に発光する半導体素子であり、発光体の一例である。
【００１５】
＜補助記憶装置＞
補助記憶装置４０は、記憶部（フラッシュメモリ）４２、一時記憶部（ＤＲＡＭ）４４、メモリコントローラ４６、バス４８を備えている。
補助記憶装置４０は、いわゆるＮＡＮＤフラッシュメモリを含むＳＳＤ（Solid State Drive）である。ただし、通常のＳＳＤでは一時記憶部４４が書込み用のキャッシュメモリとして用いられるが、本発明において用いるＳＳＤはＳＳＤのファームウェアを変更し、一時記憶部４４を読み出し用のキャッシュメモリとして利用している。なお、書込み用に利用されるＤＲＡＭを読み出し用に変更せず、読み出し用として別途ＤＲＡＭを用意しても良い。
記憶部４２は、例えば、ＮＡＮＤフラッシュメモリアレイからなる記憶部である。
一時記憶部４４は、例えば、ＤＤＲ  ＤＲＡＭからなる一時記憶部であって、読み出しデータをキャッシュする。
【００１６】
メモリコントローラ４６は、全体制御部５０、シーケンス制御部５２、ＥＣＣ（Error Check and Correct）制御部５４、ホストＩ／Ｆ制御部５６、メモリＩ／Ｆ制御部５８、領域制御部６０、関連付けテーブル記憶部６２を備え、補助記憶装置４０を制御する。
また領域制御部６０は、一時記憶部領域設定部６０ａ、要求データアドレス判定部６０ｂ、一時記憶部書込み制御部６０ｃ、を備えている。
全体制御部５０は、ＲＡＭ、ＲＯＭ等を内蔵し（図示省略）、メモリコントローラ４６全体を制御する。
全体制御部５０は、要求データアドレス判定部６０ｂの判定結果がキャッシュ不要であることを表す情報である場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
全体制御部５０は、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
なお、全体制御部５０は、実先頭アドレスとデータ量を含めた制御信号を生成して、一時記憶部書込み制御部６０ｃに出力する。
シーケンス制御部５２は、メモリコントローラ４６から記憶部４２に与えられる内部コマンド信号に基づき、記憶部４２の動作を制御する。
ＥＣＣ制御部５４は、読み出しデータに付加されたエラーコレクションコードに基づき、読み出したデータに含まれる誤りを検出し、且つ誤りを検出した場合に当該データの誤りを訂正する。
【００１７】
ホストＩ／Ｆ制御部５６は、ホスト（データ処理プロセッサ）との間のインターフェースを制御する。
メモリＩ／Ｆ制御部５８は、記憶部４２であるＮＡＮＤアレイや一時記憶部４４であるＤＲＡＭ等とのインターフェースを制御する。
領域制御部６０は、一時記憶部４４を用いてキャッシュするデータ種別（画像、音声、発光、他）に応じて、当該一時記憶部４４におけるデータを格納する一時記憶領域を制御する。
関連付けテーブル記憶部６２は、実先頭アドレスに対応する一時記憶領域を記憶した関連付けテーブルを記憶する。
なお、メモリコントローラ４６の各構成は、メモリコントローラ４６のマイクロプロセッサにより実現する。
また、データバス２６とバス４８との接続は、シリアル高速通信バスや、ＰＣＩｅ（ＰＣＩエクスプレス）等を利用することができる。
【００１８】
データ処理プロセッサ１０に補助記憶装置４０を接続しておき、電源を投入すると、ＣＰＵ１２は補助記憶装置４０の記憶部４２に格納されたインデックス情報のデータを取得する。
インデックス情報とは、オブジェクト番号と実先頭アドレスとを対応させた情報であり、例えば、図４に示すように、各データに対する補助記憶装置４０の実先頭アドレスの情報を含むテーブルである。
楽曲のＮｏ．１のデータの先頭アドレスが１００００００００ｈ、画像のＮｏ．１のデータの先頭アドレスが３００００００００ｈ、その他データのＮｏ．１の先頭アドレスがＥ００００００００ｈ・・・というように各オブジェクトに対応する先頭アドレスとの関係が示されている。ＣＰＵ１２は、このインデックス情報を読取り、ＲＡＭ１３に格納する。
インデックス情報には、オブジェクト毎のデータ量の情報を含めても良いし、含めなくても良い。
なお、多くの場合、インデックス情報には、データ量情報は含めない。その理由について、以下に説明する。
【００１９】
データ処理プロセッサ１０があるオブジェクトのデータを取得する場合、そのデータの先頭アドレスを指定して読み出しを行うが、その際、当該オブジェクトの全てのデータを一気に読み出すのではなく、データのヘッダ部分を読み出す。
ヘッダ部分には、通常、オブジェクトのデータ量の情報が含まれているので、ヘッダを読み出せばオブジェクトのデータ量を把握でき、読み出し制御を行うことができる。
データ処理プロセッサ１０から出力されるリードコマンドは、例えば、補助記憶装置４０とのインターフェースがＳＡＴＡであれば、特開２０１７−７６３７５公報の図３に示したようなコマンドパケットとして出力される。コマンドパケットにおいて、ＬＢＡは先頭アドレスを示すデータ、Ｃｏｕｎｔはデータサイズを示すデータである。
従って、ヘッダ情報を読み取り、オブジェクト（例えば、楽曲データ）のデータ量等を把握することで、データ処理プロセッサ１０は所望のオブジェクトのデータを要求するリードコマンドを順次生成できる。
補助記憶装置４０のメモリコントローラ４６には、図３に示すようなデータアドレスと一時記憶領域（キャッシュ領域）とを関連付けた関連付けテーブルを記憶する関連付けテーブル記憶部６２を備え、遊技機で利用するコンテンツの画像データ、音声データ及び発光データ等を補助記憶装置４０に記憶させる際に、この関連付けテーブルを関連付けテーブル記憶部６２に格納する。
【００２０】
＜領域制御部＞
図２を参照して、図１に示す領域制御部の機能ブロックの構成について説明する。
一時記憶部領域設定部６０ａは、初期設定時に利用するもので、一時記憶部４４（キャッシュ）を複数のアドレス空間に領域分けする。具体的には、一時記憶部４４にキャッシュするデータ種別（画像、音声、発光、他）に応じてＤＲＡＭの異なる領域にデータが格納されるよう、データ種別毎の先頭アドレスをそれぞれ一時記憶部書込み制御部６０ｃの書込みアドレスレジスタに設定する。領域設定は任意に行うことができ、例えば、ＤＲＡＭの容量が２ＧＢの場合、１ＧＢを画像データ用、５１２ＭＢを音声・発光データ用、５１２ＭＢを他データ用等に割り当てることで、画像データに対しては大きいキャッシュを確保し、音声・発光データに対しては、画像データの一時記憶領域（キャッシュ領域）に対して相対的に小さいキャッシュを確保することができる。なお、音声・発光データは一つの領域を共用して使用しているが、それぞれのデータに領域を割り当てても良いし、音声・発光データ及び他データが一つの領域を共用し、画像データが利用する領域と異なる領域に割り当てても良い。
【００２１】
要求データアドレス判定部６０ｂは、データ処理プロセッサ１０から入力されるリードコマンドに含まれる実先頭アドレスに基づいて、記憶部４２から読み出したデータを一時記憶部４４のどの一時記憶領域に記憶するかを判定する。
要求データアドレス判定部６０ｂは、データ処理プロセッサ１０から出力された実先頭アドレスを入力し、関連付けテーブルを参照し、データ処理プロセッサ１０から要求されたデータを一時記憶部４４に格納するか否か、一時記憶部４４に格納する場合には一時記憶部４４のどの一時記憶領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
一時記憶部書込み制御部６０ｃは、ＤＭＡコントローラにより構成され、要求データアドレス判定部６０ｂの判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュする。なお、ＤＭＡコントローラは、読出し元のアドレスを記憶する読出しアドレスレジスタ、書込み先のアドレスを記憶する書込みアドレスレジスタ、及び転送量を記憶する転送量レジスタを備えている。
一時記憶部書込み制御部６０ｃは、要求データアドレス判定部６０ｂによって判別された一時記憶領域に応じ、書込みアドレスレジスタに設定された一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュ（書込み）する。
なお、領域制御部６０は、メモリコントローラ４６に含まれるマイクロプロセッサにより実現するものであり、全体制御部５０やシーケンス制御部５２と協働し、データ処理プロセッサ１０から受け付けたリードコマンドに応じて記憶部４２からデータを読み出し、また一時記憶部４４に読み出したデータをキャッシュとして格納する。
【００２２】
＜一時記憶部書込み制御部＞
（１）一時記憶部４４から読み出したデータをデータ処理プロセッサ１０に転送する場合について説明する。
一時記憶部書込み制御部６０ｃは、全体制御部５０から受信した制御信号に含まれる一時記憶領域の先頭アドレス及びデータ量を、一時記憶部書込み制御部６０ｃの読出しアドレスレジスタ、転送量レジスタにそれぞれ設定する。
一時記憶部書込み制御部６０ｃ（ＤＭＡコントローラ）は、読出しアドレスレジスタが示す読出しアドレスを一時記憶部４４に与え、一時記憶部４４からこの読出しアドレスに対応するデータを読み出してデータ処理プロセッサ１０に出力する。この際、読出しアドレスレジスタ値を１ずつ順次にインクリメントしておき、且つ転送量を０から１ずつ順次にインクリメントしておき、転送量が転送量レジスタに記憶されたデータ量に到達した場合にデータ転送を停止する。
【００２３】
（２）記憶部４２から読み出したデータを一時記憶部４４に転送する場合について説明する。
一時記憶部書込み制御部６０ｃは、全体制御部５０から受信した制御信号に含まれる記憶部４２の実先頭アドレス、一時書込み領域の実先頭アドレス、及びデータ量を、一時記憶部書込み制御部６０ｃの読出しアドレスレジスタ、書込みアドレスレジスタ、及び転送量レジスタにそれぞれ設定する。
一時記憶部書込み制御部６０ｃ（ＤＭＡコントローラ）は、読出しアドレスレジスタが示す読出しアドレスを記憶部４２に与え、記憶部４２からこの読出しアドレスに対応するデータを読み出す。次いで、書込みアドレスレジスタが示す書込みアドレスを一時記憶部４４に与え、記憶部４２から読み出したデータを一時記憶部４４の書込みアドレスに対して書き込む。
【００２４】
（３）記憶部４２から読み出したデータをデータ処理プロセッサ１０に転送する場合について説明する。
一時記憶部書込み制御部６０ｃは、全体制御部５０から受信した制御信号に含まれる記憶部４２の実先頭アドレス、及びデータ量を、一時記憶部書込み制御部６０ｃの読出しアドレスレジスタ、転送量レジスタにそれぞれ設定する。
一時記憶部書込み制御部６０ｃは、読出しアドレスレジスタが示す読出しアドレスを記憶部４２に与え、記憶部４２からこの読出しアドレスに対応するデータを読み出す。
【００２５】
＜関連付けテーブル＞
図３を参照して、要求データアドレス判定部６０ｂで用いられる関連付けテーブルについて説明する。図３は、図２に示す要求データアドレス判定部６０ｂで用いられる関連付けテーブルの一例を示す図である。
関連付けテーブルは、データ処理プロセッサ１０から要求されたデータのアドレスと、一時記憶部４４の一時記憶領域とを関連付けて記憶するテーブルである。
図３に示すように、一時記憶部４４のアドレス空間を音声及び発光データ用領域、画像データ用領域、他データ用領域と表現し、キャッシュの必要がないデータのアドレス空間に対しては空欄（−）としている。なお、領域を識別する情報として、領域０、領域１、領域２、領域３を割り当て、領域０が音声及び発光データ用領域、領域１が画像データ用領域、領域２が他データ用領域、領域３がキャッシュ領域使用なしとしてもよい。
一時記憶部４４の領域（アドレス空間）を識別する情報としては、数字や記号等（０、１、２、３）を利用することが可能であり、それを表すために領域０、領域１等を利用すればよい。
【００２６】
領域制御部６０の要求データアドレス判定部６０ｂが、データ処理プロセッサ１０から要求されたデータの実先頭アドレスを取得すると、関連付けテーブルを参照して一時記憶領域を判定し、一時記憶部書込み制御部６０ｃを制御する。
また、データの利用頻度（読出し頻度）が少なく、キャッシュの必要性がないデータについては、関連付けテーブルの一時記憶領域（アドレス空間）のデータが空となっているので、要求されたデータのアドレスに対する一時記憶領域の欄が空欄の場合には、一時記憶部書込み制御部６０ｃにその旨を含む制御信号を出力し、一時記憶部書込み制御部６０ｃは一時記憶部４４にデータを格納せず、要求されたデータは記憶部４２から読み出され、データ処理プロセッサ１０に供給される。
【００２７】
＜インデックス情報＞
図４を参照して、インデックス情報について説明する。図４は、補助記憶装置に格納され、初期設定時（電源投入時）にＲＯＭから読み出され、データ処理プロセッサのＲＡＭに記憶されるインデックス情報の一例を示す図である。
インデックス情報とは、オブジェクト番号と実先頭アドレスとを対応付けさせた情報であり、図４に示すように、各データに対する補助記憶装置４０の実先頭アドレスの情報と、そのデータ量を含むテーブルである。
例えば、Ｓｏｕｎｄ＿Ｎｏ．１は楽曲の一番目のデータであり、その実先頭アドレスが１００００００００ｈであり、そのデータのデータ量を○○ｂｙｔｅと表す。Ｇｒａｐｈｉｃ＿Ｎｏ．１は画像の一番目のデータであり、その実先頭アドレスが３００００００００ｈ、そのデータのデータ量を△△ｂｙｔｅと表す。Ｍｉｓｃ＿Ｎｏ．１はその他データの一番目であり、その実先頭アドレスがＥ００００００００ｈ、そのデータのデータ量を□□ｂｙｔｅと表す。このように各オブジェクトに対応する実先頭アドレスとデータ量との関係が示されている。
【００２８】
なお、全体制御部５０は、実先頭アドレスとデータ量を含む制御信号を生成して、一時記憶部書込み制御部６０ｃに出力する。
図４に示すように、インデックス情報にはオブジェクト毎のデータ量の情報を含めても良いし、含めなくても良い。
なお、多くの場合、インデックス情報にはデータ量情報は含めない。その理由は、データ処理プロセッサ１０があるオブジェクトのデータを取得する場合、そのデータの実先頭アドレスを指定して読み出しを行うが、その際、当該オブジェクトの全てのデータを一気に読み出すのではなく、データのヘッダ部分を読み出す。ヘッダ部分にはオブジェクトのデータ量の情報が含まれているので、ヘッダを読み出せばオブジェクトのデータ量を把握でき、読み出し制御を行うことができるためである。
【００２９】
＜一時記憶領域＞
図５を参照して、一時記憶部４４の一時記憶領域について説明する。図５は、一時記憶部４４の一時記憶領域を示す図である。
図５に示す例において、一時記憶部４４には、画像データ用領域、音声及び発光データ用領域、及び他データ用領域の３つを確保している。同図に示すように、一時記憶部４４のアドレス空間としてはフラッシュメモリの実アドレス空間と等しく等分であることが好ましい。なお、領域の分け方は、一時記憶部４４に用いるＤＤＲ  ＤＲＡＭの物理的構成に依存せず、論理的に分けられていることが認識できればよい。またアドレス空間の各データ領域は記憶部４２の実アドレスと同一量を確保しているが、実際に一時記憶部４４（キャッシュ）として利用する領域は補助記憶装置４０により制限されている。
【００３０】
ところで、高速データ通信においては、予め決めたデータ量単位であるセクターカウント値を用いて複数回（複数リクエスト）に分けてデータの読み出しが行われる。しかも、データ種別に応じて、そのセクターカウント値は異なる。例えば、比較的大容量の画像データについては、音声データや発光データと比較して、セクターカウント値を大きく設定する。
例えば、シリアル高速通信バスの一例であるＳＡＴＡ  Ｉ／Ｆでは、セクターカウント値が定義されているので、一度に読み出すデータ量が制限されている。最少読み出しデータ量は５１２バイトであり、最大読み出しデータ量は３２メガバイト（以下、ＭＢという）である。なお、書込みデータ量についても同様である。
【００３１】
ここで、画像データと音声・発光データのデータ量単位が異なることの技術的理由について説明する。
まず、画像データは、音声データや発光データと比較して容量が大きいので、単位時間当たりでリクエストされるデータ量も音声・発光データより大きくなることが一般的である。そのため、画像データを読み出す場合には、読み出しデータ量単位を大きくすることでホスト装置であるデータ処理プロセッサ１０から補助記憶装置４０の一例であるＳＡＴＡ  ＳＳＤへのアクセス回数を低減し、データ処理プロセッサ１０における処理の高速化を図っている。
一方、音声や発光データは、画像データに比べてデータサイズが小さいので、画像データの読み出し単位と同じ単位で読み出しを行うと、不要なデータも読み出す可能性があり、不要なデータ読み出しにかかる処理時間が無駄になる。このため、読み出し単位を小さく設定することで、データ処理プロセッサ１０における処理の高速化を図っている。
なお、ＳＡＴＡ  Ｉ／Ｆの場合、上記のように読み出しデータ量単位は５１２バイト〜３２ＭＢまで設定することが可能であるが、取り扱うデータの種別に応じ、各処理部（画像処理部、サウンド処理部、発光処理部等）が最適に処理を行うことができるように、読み出し時のデータ量単位は設定される。したがって、設定された読み出し時のデータ量単位以上のデータ量を取り扱う必要がある場合には、複数回に分けてリードコマンドが発行される。
【００３２】
＜動作説明＞
図６を参照して、遊技機に備えられたデータ処理プロセッサとメモリコントローラの動作について説明する。図６（ａ）は、本発明の実施形態に係るデータ処理プロセッサの動作について説明するためのフローチャートである。図６（ｂ）は、本発明の実施形態に係る補助記憶装置に設けられたメモリコントローラの動作について説明するためのフローチャートである。
まず、初期設定時におけるデータ処理プロセッサ１０とメモリコントローラ４６の動作について説明する。
データ処理プロセッサ１０に補助記憶装置４０を接続した後に、電源投入すると、ＣＰＵ１２は、初期設定時において、インデックステーブルを取得するために、インデックステーブル要求を補助記憶装置４０に出力する。補助記憶装置４０は入力したインデックステーブル要求に応じて、記憶部４２からインデックステーブル（図４）を読み出して直接にバス４８を介してデータ処理プロセッサ１０に出力する。ＣＰＵ１２は、補助記憶装置４０からインデックステーブルを受信してＲＡＭ１３に記憶する。
【００３３】
次に、図６（ａ）を参照して、データ処理プロセッサ１０の動作について説明する。
ステップＳ５では、ＣＰＵ１２は、補助記憶装置４０からデータを読み出すか否かを判定する。ここで、ＣＰＵ１２は、上位ＣＰＵ２、画像処理部１４、サウンド処理部１８、発光処理部２２の何れか１つから、補助記憶装置４０からデータを読み出す旨のデータ要求とオブジェクト番号を受け付けたか否かを判定する。補助記憶装置４０からデータを読み出す場合（Ｓ５、Ｙｅｓ）はステップＳ１０に進む。
一方、補助記憶装置４０からデータを読み出さない場合（Ｓ５、Ｎｏ）はステップＳ５に戻り、この処理を繰り返す。
補助記憶装置４０からデータを読み出す場合に、ステップＳ１０では、ＣＰＵ１２は、指定されたオブジェクト番号に基づいて、ＲＡＭ１３に記憶されているインデックステーブル（図４）を参照する。
ステップＳ１５では、ＣＰＵ１２は、ＲＡＭ１３に記憶されているインデックステーブルからオブジェクト番号に対応する実先頭アドレスを取得する。
ステップＳ２０では、ＣＰＵ１２は、実先頭アドレスを含むリードコマンドを生成して補助記憶装置４０に出力する。
【００３４】
次に、図６（ｂ）を参照して、補助記憶装置４０に設けられたメモリコントローラの動作について説明する。
ステップＳ１０５では、全体制御部５０は、データ処理プロセッサ１０からコマンドを受信する。
ステップＳ１１０では、全体制御部５０は、データ処理プロセッサ１０から受信したコマンドがリードコマンドか否かを判定する。受信したコマンドがリードコマンドである場合（Ｓ１１０、Ｙｅｓ）にはステップＳ１１５に進む。受信したコマンドがリードコマンドではない場合（Ｓ１１０、Ｎｏ）にはステップＳ１０５に戻る。
【００３５】
データ処理プロセッサ１０からリードコマンドを受信した場合、ステップＳ１１５では、全体制御部５０は、要求データアドレス判定部６０ｂにリードコマンドに含まれるアドレス情報が一時記憶部４４に領域設定されたものであるか否かを確認し、要求データアドレス判定部６０ｂは関連付けテーブル（図３）を参照して、関連付けテーブルに設定された領域の情報を全体制御部５０に戻す。
全体制御部５０は、要求データアドレス判定部６０ｂからの判定結果（領域の情報）に基づき、一時記憶部４４や記憶部４２からデータを読み出し、一時記憶部書込み制御部６０ｃ等を用いてデータ処理プロセッサ１０から要求されたデータを出力する。
データ処理プロセッサ１０からのリードコマンドに含まれるアドレスが例えば３００００００００ｈであった場合、ステップＳ１１５では、全体制御部５０がその情報を要求データアドレス判定部６０ｂに供給し、要求データアドレス判定部６０ｂは、関連付けテーブルを参照し、画像データ用領域（或いは領域１）の情報を取得し、その情報を全体制御部５０に返す。
【００３６】
ステップＳ１２０では、全体制御部５０は、要求されたデータに関し一時記憶領域の指定があるか否かを判定する。全体制御部５０は、要求されたデータに関し一時記憶領域の指定がある場合（Ｓ１２０、Ｙｅｓ）にはステップＳ１２５に進み、一方、要求されたデータに関し一時記憶領域の指定がない場合（Ｓ１２０、Ｎｏ）にはステップＳ１４０に進む。
この際、全体制御部５０は、要求データアドレス判定部６０ｂの判定結果がキャッシュ不要であることを表す情報である場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部であるデータ処理プロセッサ１０に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
また、全体制御部５０は、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
【００３７】
画像データ用領域の情報を取得した全体制御部５０は、まずは、ステップＳ１２５では、一時記憶部４４の画像データ用領域にデータ処理プロセッサ１０から要求されたデータが一時記憶部４４の指定先に格納（キャッシュ）されているか否かを判定する。
なお、一時記憶部４４（キャッシュ）には、データ及びアドレス情報或いはオブジェクト情報等、データを識別するための情報が含まれているので、一時記憶部４４（キャッシュ）内に要求データが格納されているか否かが分かる。
一時記憶部４４の画像データ用領域にデータ処理プロセッサ１０から要求されたデータが格納（キャッシュ）されている場合（Ｓ１２５、Ｙｅｓ）には、ステップＳ１３０に進む。
この際、全体制御部５０は、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
【００３８】
＜一時記憶部→データ処理プロセッサ＞
ステップＳ１３０では、一時記憶部書込み制御部６０ｃは、全体制御部５０から受信した制御信号に含まれる一時記憶領域の先頭アドレス及びデータ量を、一時記憶部書込み制御部６０ｃの読出しアドレスレジスタ、転送量レジスタにそれぞれ設定する。
次いで、一時記憶部書込み制御部６０ｃ（ＤＭＡコントローラ）は、読出しアドレスレジスタが示す読出しアドレスを一時記憶部４４に与え、一時記憶部４４からこの読出しアドレスに対応するデータを読み出してデータ処理プロセッサ１０に出力する。この際、読出しアドレスレジスタ値を１ずつ順次にインクリメントしておき、且つ転送量を０から１ずつ順次にインクリメントしておき、転送量が転送量レジスタに記憶されたデータ量に到達した場合にデータ転送を停止する。
【００３９】
＜記憶部→一時記憶部＞
また、要求されたデータが一時記憶部４４に格納されていない場合（Ｓ１２５、Ｎｏ）、ステップＳ１３５に進み、一時記憶部書込み制御部６０ｃは、記憶部４２からデータを読み出し、一時記憶部４４の一時記憶領域の指定先に格納する。
すなわち、一時記憶部書込み制御部６０ｃは、全体制御部５０から受信した制御信号に含まれる記憶部４２の実先頭アドレス、一時書込み領域の実先頭アドレス、及びデータ量を、一時記憶部書込み制御部６０ｃの読出しアドレスレジスタ、書込みアドレスレジスタ、及び転送量レジスタにそれぞれ設定する。
次いで、一時記憶部書込み制御部６０ｃ（ＤＭＡコントローラ）は、読出しアドレスレジスタが示す読出しアドレスを記憶部４２に与え、記憶部４２からこの読出しアドレスに対応するデータを読み出す。次いで、書込みアドレスレジスタが示す書込みアドレスを一時記憶部４４に与え、記憶部４２から読み出したデータを一時記憶部４４の書込みアドレスに対して書き込む。
この際、読出しアドレスレジスタ値、及び書込みアドレスレジスタ値を１ずつ順次にインクリメントしておき、且つ転送量を０から１ずつ順次にインクリメントしておき、転送量が転送量レジスタに記憶されたデータ量に到達した場合にデータ転送を停止する。
次に、ステップＳ１３０に進み、一時記憶部書込み制御部６０ｃは、上述したように、一時記憶部４４からデータ処理プロセッサ１０に要求されたデータを出力する。
このように、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部４２から読み出したデータを一時記憶部４４のどの一時記憶領域に記憶するかを判定して、この判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュすることで、アドレスに応じて一時記憶部４４の一時記憶領域を選択するので、複数のデータ種別に応じて領域を割り当てれば、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
また、アドレスに応じて一時記憶部４４に格納するか否かを判定することができ、この判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュすることで、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
さらに、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力することで、どの領域に格納するかを表す制御信号に応じて一時記憶部書込み制御部６０ｃが動作するので、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４０】
一方、データ処理プロセッサ１０からのリードコマンドに含まれるアドレスが例えば２４０００００００ｈの場合、ステップＳ１１５では、全体制御部５０がその情報を要求データアドレス判定部６０ｂに供給し、要求データアドレス判定部６０ｂは関連付けテーブルを参照し、指定領域なし（−）（或いは領域３）の情報を取得し、その情報を全体制御部５０に返す。
上述したステップＳ１２０において、指定領域なし（或いは領域３）の情報を取得した全体制御部５０は、要求されたデータを一時記憶部４４にキャッシュする必要がないため、一時記憶部４４には格納しないものと判断し（Ｓ１２０、Ｎｏ）に、ステップＳ１４０に進む。
この際、全体制御部５０は、要求データアドレス判定部６０ｂの判定結果がキャッシュ不要であることを表す情報である場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力する。
【００４１】
＜記憶部→データ処理プロセッサ＞
ステップＳ１４０では、一時記憶部書込み制御部６０ｃは、全体制御部５０から受信した制御信号に含まれる記憶部４２の実先頭アドレス２４０００００００ｈ、及びデータ量を、一時記憶部書込み制御部６０ｃの読出しアドレスレジスタ、転送量レジスタにそれぞれ設定する。
次いで、一時記憶部書込み制御部６０ｃは、読出しアドレスレジスタが示す読出しアドレスを記憶部４２に与え、記憶部４２からこの読出しアドレスに対応するデータを読み出す。
この際、読出しアドレスレジスタ値を１ずつ順次にインクリメントしておき、且つ転送量を０から１ずつ順次にインクリメントしておき、転送量が転送量レジスタに記憶されたデータ量に到達した場合にデータ転送を停止することで、記憶部４２から読み出したデータをデータ処理プロセッサ１０に直接に転送することができる。
このように、判定結果がキャッシュ不要であることを表す情報である場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力することで、記憶部４２から読み出したデータを直接外部に出力することができ、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４２】
＜本発明の実施態様例の構成、作用、効果＞
＜第１態様＞
本態様の補助記憶装置４０は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部４２と、記憶部４２から読み出したデータをデータ種別に応じた一時記憶領域に一時的に記憶する一時記憶部４４と、記憶部４２、及び一時記憶部４４を制御するメモリコントローラ４６（制御部）と、を備えた補助記憶装置４０であって、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部４２から読み出したデータを一時記憶部４４のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部６０ｂと、要求データアドレス判定部６０ｂの判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュする一時記憶部書込み制御部６０ｃと、を備えたことを特徴とする。
本態様によれば、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部４２から読み出したデータを一時記憶部４４のどの一時記憶領域に記憶するかを判定して、この判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュすることで、アドレスに応じて一時記憶部４４の一時記憶領域を選択するので、複数のデータ種別に応じて領域を割り当てれば、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４３】
＜第２態様＞
本態様の補助記憶装置４０は、アドレスと一時記憶領域とを関連付けて記憶する関連付けテーブルを備え、
要求データアドレス判定部６０ｂは、外部からのリードコマンドに含まれるアドレスに基づいて、関連付けテーブルを参照し、外部から要求されたデータを一時記憶部４４に格納するか否かを判定することを特徴とする。
本態様によれば、アドレスに応じて一時記憶部４４に格納するか否かを判定することができ、この判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュすることで、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４４】
＜第３態様＞
本態様の補助記憶装置４０の全体制御部５０は、要求データアドレス判定部６０ｂの判定結果がキャッシュ不要であることを表す情報である場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力することを特徴とする。
本態様によれば、判定結果がキャッシュ不要であることを表す情報である場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力することで、記憶部４２から読み出したデータを直接に外部に出力することができ、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４５】
＜第４態様＞
本態様の補助記憶装置４０の全体制御部５０は、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力することを特徴とする。
本態様によれば、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部６０ｃに出力することで、どの領域に格納するかを表す制御信号に応じて一時記憶部書込み制御部６０ｃが動作するので、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４６】
＜第５態様＞
本態様の遊技機は、抽選処理の結果に基づき遊技技の動作を制御する上位ＣＰＵと、上位ＣＰＵからの制御コマンドに基づいて少なくとも表示装置に表示する画像データと、スピーカを鳴動させる音声データとを出力するデータ処理プロセッサ１０と、データ処理プロセッサ１０からのリードコマンドにより画像データ、音声データをデータ処理プロセッサ１０に出力する補助記憶装置４０とを備えた遊技機であって、補助記憶装置４０は、複数のデータ種別に対応した複数の種類のデータを記憶する記憶部４２と、記憶部４２から読み出したデータをデータ種別に応じた一時記憶領域に一時的に記憶する一時記憶部４４と、記憶部４２、及び一時記憶部４４を制御するメモリコントローラ４６（制御部）と、を備えた補助記憶装置４０であって、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部４２から読み出したデータを一時記憶部４４のどの一時記憶領域に記憶するかを判定する要求データアドレス判定部６０ｂと、要求データアドレス判定部６０ｂの判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュする一時記憶部書込み制御部６０ｃと、を備えたことを特徴とする。
本態様によれば、外部から入力されるリードコマンドに含まれるアドレスに基づいて、記憶部４２から読み出したデータを一時記憶部４４のどの一時記憶領域に記憶するかを判定して、この判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュすることで、アドレスに応じて一時記憶部の一時記憶領域を選択するので、複数のデータ種別に応じて領域を割り当てれば、特定のデータのみが一時記憶部を占めてしまうことを回避することができる。
従来、遊技機においては、音声データ及び発光データが画像データと比較して処理の遅延が許容されないにも拘わらず、データサイズの大きい画像データのみがキャッシュメモリを占めてしまうので、音や光の出力が許容量を超えて遅れてしまうといった問題があった。
これは、画像データが音声データや発光データよりデータ量が大きく、かつ、ライフタイムが長いため、キャッシュメモリにおける占有率が高くなり、音声データや発光データのデータがキャッシュメモリにキャッシュされにくく、処理遅延が生じることに起因していた。
これに対して、本態様によれば、アドレスに応じて一時記憶部の一時記憶領域を選択するので、複数のデータ種別に応じて領域を割り当てれば、特定のデータのみが一時記憶部を占めてしまうことを回避することができる。
【００４７】
＜第６態様＞
本態様の補助記憶装置４０は、アドレスと一時記憶領域とを関連付けて記憶する関連付けテーブルを備え、要求データアドレス判定部６０ｂは、外部からのリードコマンドに含まれるアドレスに基づいて、関連付けテーブルを参照し、外部から要求されたデータを一時記憶部４４に格納するか否かを判定することを特徴とする。
本態様によれば、アドレスに応じて一時記憶部４４に格納するか否かを判定することができ、この判定結果に基づいて、一時記憶部４４の一時記憶領域に記憶部４２から読み出したデータをキャッシュすることで、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４８】
＜第７態様＞
本態様の補助記憶装置４０の全体制御部は、キャッシュが不要であることを表す情報がある場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力することを特徴とする。
本態様によれば、キャッシュが不要であることを表す情報がある場合には、一時記憶部４４にキャッシュせずに、記憶部４２から読み出したデータを直接に外部に出力することを表す制御信号を一時記憶部書込み制御部６０ｃに出力することで、記憶部４２から読み出したデータを直接に外部に出力することができ、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【００４９】
＜第８態様＞
本態様の補助記憶装置４０の全体制御部は、要求データアドレス判定部６０ｂは、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部に出力することを特徴とする。
本態様によれば、記憶部４２から読み出したデータを一時記憶部４４に格納する場合には、一時記憶部４４のどの領域に格納するかを表す制御信号を一時記憶部書込み制御部に出力することで、どの領域に格納するかを表す制御信号に応じて一時記憶部書込み制御部６０ｃが動作するので、特定のデータのみが一時記憶部４４を占めてしまうことを回避することができる。
【符号の説明】
【００５０】
１…情報処理装置、２…上位ＣＰＵ、１０…データ処理プロセッサ、１２…ＣＰＵ、１３…ＲＡＭ、１４…画像処理部、１６…表示出力部、１８…サウンド処理部、２０…サウンド出力部、２２…発光処理部、２４…発光出力部、２６…インターフェース制御部、２６…データバス、２８…レジスタバス、３０…ディスプレイ、３２…スピーカ、３４…ＬＥＤ、４０…メモリコントローラ、４０…補助記憶装置、４２…一時記憶部、４２…記憶部、４４…一時記憶部、４４…当該一時記憶部、４６…メモリコントローラ、４８…バス、５０…全体制御部、５２…シーケンス制御部、５４…ＥＣＣ制御部、６０…領域制御部、６０ａ…一時記憶部領域設定部、６０ｂ…要求データアドレス判定部、６０ｃ…一時記憶部書込み制御部、６２…テーブル記憶部
【図１】
2019048003.tif 000003
【図２】
2019048003.tif 000004
【図３】
2019048003.tif 000005
【図４】
2019048003.tif 000006
【図５】
2019048003.tif 000007
【図６】
2019048003.tif 000008