(57)【要約】【課題】重金属などの不純物または結晶欠陥に起因するノイズまたはリーク電流の発生を抑制するために有利な技術を提供する。【解決手段】半導体装置の製造方法は、第１面および第２面を有する半導体基板の前記第１面の側に第１溝を形成する工程と、前記第１溝を通して前記半導体基板にイオンを注入することによってゲッタリング領域を形成する工程と、前記ゲッタリング領域を形成する工程の後に、前記半導体基板の前記第１面の側に第２溝を形成する工程と、を含む。前記第１面を基準とする前記第２溝の底面の深さは、前記第１面を基準とする前記第１溝の底面の深さより浅い。【選択図】図５
2019134078.tif 000002
【特許請求の範囲】
【請求項１】
第１面および第２面を有する半導体基板の前記第１面の側に第１溝を形成する工程と、
前記第１溝を通して前記半導体基板にイオンを注入することによってゲッタリング領域を形成する工程と、
前記ゲッタリング領域を形成する工程の後に、前記半導体基板の前記第１面の側に第２溝を形成する工程と、を含み、
前記第１面を基準とする前記第２溝の底面の深さは、前記第１面を基準とする前記第１溝の底面の深さより浅い、
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲッタリング領域を形成する工程では、前記半導体基板の前記第１面のうち前記第１溝が存在する領域以外がマスクされた状態で前記第１溝を通して前記半導体基板に前記イオンを注入する、
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲッタリング領域を形成する工程の後かつ前記半導体基板に第２溝を形成する工程の前に、前記第１溝の中に第１分離部材を配置する工程を更に含む、
ことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記第２溝を形成する工程では、前記第１分離部材の一部および前記半導体基板の一部が除去される、
ことを請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第２溝を形成する工程では、前記ゲッタリング領域の一部が除去される、
ことを請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
前記第２溝の中に第２分離部材を配置する工程を更に含み、
前記第２分離部材が、前記第１分離部材および前記ゲッタリング領域の少なくとも一方に接触する、
ことを特徴とする請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記第２溝を形成する工程では、前記第２溝の底面から前記第１分離部材の上部が突出するように前記半導体基板をエッチングし、
前記半導体装置の製造方法は、前記第２溝の中に第２分離部材を配置する工程を更に含み、
前記第２分離部材は下端に凹部を有し、前記第２分離部材の前記凹部と前記第１分離部材の上部とが嵌合する、
ことを請求項３乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第２溝を形成する工程では、前記第２溝を含む複数の溝が形成され、
前記複数の溝は、前記第１分離部材を露出させるように前記第１分離部材の上に形成される前記第２溝と、前記第１分離部材が存在しない領域の上に形成される第３溝とを含む、
ことを特徴とする請求項３乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記半導体基板の中に電荷蓄積領域を形成する工程を含み、
前記電荷蓄積領域と前記第１溝との間に前記ゲッタリング領域が位置する、
ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記半導体基板の前記第２面の側の一部を除去することによって前記半導体基板を薄化する工程を更に含み、前記半導体基板を薄化する工程では、前記ゲッタリング領域の少なくとも一部が除去されるように前記半導体基板を薄化する、
ことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記半導体基板はシリコンを含み、前記イオンは、シリコンを除く第１４族元素のイオンである、
ことを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記第１面を基準とする前記第１溝の底面の深さは、０．５μｍ以上であり、
前記ゲッタリング領域を形成する工程で形成される前記ゲッタリング領域は、前記第１溝の底の下に位置する第１部分と、前記第１溝の側方に位置する第２部分とを含み、前記第１部分における前記第１４族元素の濃度が、前記第２部分における前記第１４族元素の濃度よりも高い、
ことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
第１面および第２面を有するシリコン層と、
前記第１面の上に配置された配線層と、
前記第１面と前記配線層の間に配置された絶縁膜と、
前記シリコン層に設けられた溝の中に配置された第１素子分離と、
前記第１素子分離と前記絶縁膜との間に配置された部分を含む第２素子分離と、
前記シリコン層の中であって、前記第１素子分離の側方に配置されたゲッタリング領域と、を備え、
前記ゲッタリング領域は、シリコンを除く第１４族元素を含む、
ことを特徴とする半導体装置。
【請求項１４】
前記第１素子分離は、第１分離部材を含み、前記第２素子分離は、下端に凹部を有する第２分離部材を含み、前記第１分離部材の端部と前記凹部とが嵌合している、
ことを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１４族元素は、炭素である、
ことを特徴とする請求項１３又は１４に記載の半導体装置。
【請求項１６】
前記ゲッタリング領域は前記第２面に達する、
ことを特徴とする請求項１３乃至１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記シリコン層の中に配置された電荷蓄積領域を含み、光電変換装置として構成されている、
ことを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体装置。
【請求項１８】
前記電荷蓄積領域と前記溝との間に前記ゲッタリング領域が位置する、
ことを特徴とする請求項１７に記載の半導体装置。
【請求項１９】
請求項１３乃至１８のいずれか１項に記載の半導体装置と、
前記半導体装置から出力された信号を処理する処理装置と、
を備えることを特徴とする機器。
【請求項２０】
駆動装置を具備する機器であって、請求項１３乃至１８のいずれか１項に記載の半導体装置を搭載し、前記半導体装置で得られた情報に基づいて前記駆動装置を制御する制御装置を備えることを特徴とする機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
固体撮像装置および半導体メモリ装置などの半導体装置では、重金属などの不純物または結晶欠陥に起因するノイズまたはリーク電流が発生しうる。特許文献１には、素子分離部の側面にゲッタリング領域を設けることにより不純物に起因する電荷の放出を抑制し、ノイズを低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平２０１６−１８４６２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された技術は、素子に近い領域で金属不純物をゲッタリングできる利点を有するものの、比較的低温の熱処理でも金属不純物が素子の近傍へ戻ってしまう可能性がある。そのため、製造工程の温度に制約があり、また、工程ばらつきに対して弱いという問題がある。また、ゲッタリング領域の欠陥自体がノイズの発生源になりうるため、素子の設計に制約を与え、素子の面積を十分に確保することが難しいかもしれない。
【０００５】
本発明は、重金属などの不純物または結晶欠陥に起因するノイズまたはリーク電流の発生を抑制するために有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の１つの側面は、半導体装置の製造方法に係り、前記製造方法は、第１面および第２面を有する半導体基板の前記第１面の側に第１溝を形成する工程と、前記第１溝を通して前記半導体基板にイオンを注入することによってゲッタリング領域を形成する工程と、前記ゲッタリング領域を形成する工程の後に、前記半導体基板の前記第１面の側に第２溝を形成する工程と、を含み、前記第１面を基準とする前記第２溝の底面の深さは、前記第１面を基準とする前記第１溝の底面の深さより浅い。
【発明の効果】
【０００７】
本発明は、重金属などの不純物または結晶欠陥に起因するノイズまたはリーク電流の発生を抑制するために有利な技術が提供される。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図２】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図３】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図４】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図５】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図６】本発明の第１実施形態の光電変換装置の製造方法を説明する図。
【図７】本発明の第２実施形態の光電変換装置の製造方法を説明する図。
【図８】本発明の第２実施形態の光電変換装置の製造方法を説明する図。
【図９】本発明の第２実施形態の光電変換装置の製造方法を説明する図。
【図１０】本発明の第２実施形態の光電変換装置の製造方法を説明する図。
【図１１】光電変換装置を搭載した機器の模式図。
【図１２】光電変換装置を搭載した他の機器の模式図。
【発明を実施するための形態】
【０００９】
以下、添付図面を参照しながら本発明をその例示的な実施形態を通して説明する。なお、以下では、本発明の半導体装置を撮像装置等の光電変換装置に適用した例を説明するが、本発明の１つの側面は、素子分離とゲッタリング領域とによって特徴づけられるものであるので、光電変換装置以外の半導体装置にも適用可能である。光電変換装置以外の半導体装置としては、例えば、メモリ装置およびアナログ信号処理装置などを挙げることができる。
【００１０】
図１〜図６を参照しながら、本発明に係る半導体装置およびその製造方法の第１実施形態として、撮像装置等の光電変換装置およびその製造方法を説明する。まず、工程Ｓ１０１において、互いに反対側の面である第１面Ｓ１および第２面Ｓ２を有する半導体基板１０１を準備する。半導体基板１０１は、典型的には、シリコン基板あるいはシリコン層である。次いで、工程Ｓ１０２において、半導体基板１０１の第１面Ｓ１の上に絶縁膜（例えば、シリコン酸化膜）１０２を形成する。
【００１１】
次いで、工程Ｓ１０３において、半導体基板１０１の第１面Ｓ１の上、より具体的には、半導体基板１０１の第１面Ｓ１の上の絶縁膜１０２の上に、第１開口ＯＰ１を有する第１マスク１０３を形成する。第１マスク１０３は、例えば、絶縁膜１０２の上にフォトレジスト膜を形成し、該フォトレジスト膜をフォトリソグラフィー工程またはインプリント工程等のリソグラフィー工程によってパターニングすることによって形成されうる。
【００１２】
次いで、工程Ｓ１０４において、第１マスク１０３の第１開口ＯＰ１を通して半導体基板１０１をドライエッチング法によってエッチングすることによって半導体基板１０１の第１面Ｓ１の側に第１溝１０４を形成する。ここで、絶縁膜１０２には、第１マスク１０３の第１開口ＯＰ１が第１転写開口ＯＰ１’として転写されうる。第１転写開口ＯＰ１’が形成された絶縁膜１０２は、半導体基板１０１をエッチングするためのハードマスクとして機能しうる。絶縁膜１０２を形成する工程Ｓ１０２は、任意的な工程であり、第１マスク１０３が十分なエッチング耐性を有する場合には不要である。
【００１３】
次いで、工程Ｓ１０５では、第１マスク１０３が除去される。工程Ｓ１０５は、第１転写開口ＯＰ１’を有する絶縁膜１０２が形成された場合（工程Ｓ１０２が実施された場合）において、任意的に実施されうる。第１転写開口ＯＰ１’を有する絶縁膜１０２が形成された場合（工程Ｓ１０２が実施された場合）においても、工程Ｓ１０５が実施されなくてもよい。
【００１４】
次いで、工程Ｓ１０６では、第１転写開口ＯＰ１’を有する絶縁膜１０２をハードマスク（イオン注入マスク）として利用し、第１転写開口ＯＰ１’および第１溝１０４を通して半導体基板１０１にイオンを注入することによってゲッタリング領域１０５を形成する。即ち、工程Ｓ１０６では、半導体基板１０１の第１面Ｓ１のうち第１溝１０４が存在する領域以外がマスクされた状態で第１溝１０４を通して半導体基板１０１にイオンを注入する。ゲッタリング領域１０５は、第１溝１０４の底の下に位置する第１部分と、第１溝１０４の側方に位置する第２部分とを含うる。一例において、該第１部分における第１４族元素の濃度が、該第２部分における第１４族元素の濃度よりも高い。イオンは、半導体基板１０１がシリコン基板である場合、シリコン以外の第１４族元素のイオンでありうる。イオンの注入には、イオン注入装置が使用されうる。イオンを注入するための加速エネルギーは、ハードマスクとしての絶縁膜１０２をイオンが突き抜けて半導体基板１０１に到達しないように決定されうる。例えば、イオンを注入する際の絶縁膜１０２の厚さが３００ｎｍであり、加速エネルギーが２０ｋｅＶ程度であれば、イオンが絶縁膜１０２を突き抜けることは殆どない。
【００１５】
半導体基板１０１がシリコン基板である場合、工程Ｓ１０６において半導体基板１０１に注入されるイオンを構成する材料は、炭素が好適であるが、炭素を含む分子である炭化水素が採用されてもよい。半導体基板１０１がシリコン基板である場合、工程Ｓ１０６において半導体基板１０１に注入されるイオンを構成する材料は、ゲルマニウム、スズまたは鉛であってもよい。半導体基板１０１としてのシリコン基板に炭素、ゲルマニウム、スズまたは鉛のイオンを注入することによって、シリコン基板に局所的なひずみを与え、ゲッタリングサイトとして機能させることができる。第１溝１０４を通して半導体基板１０１にイオンを注入することによって、比較的に低い加速エネルギーであっても、半導体基板１０１の深い位置にゲッタリング領域１０５を形成することができる。
【００１６】
絶縁膜１０２が形成されない場合（工程Ｓ１０２が実施されない場合）、工程Ｓ１０５を実施せず、工程Ｓ１０６では、第１マスク１０３をイオン注入マスクとして利用して半導体基板１０１にイオンが注入され、ゲッタリング領域１０５が形成されうる。
【００１７】
次いで、工程Ｓ１０７において、絶縁膜１０２が除去されうる。次いで、工程Ｓ１０８において、第１溝１０４の中に絶縁体が配置あるいは充填されるように、例えば、減圧ＣＶＤ法等の膜形成方法によって、第１溝１０４の中および半導体基板１０１の第１面Ｓ１の上に絶縁膜（例えば、シリコン窒化膜）１０６を形成する。次いで、工程Ｓ１０９において、絶縁膜１０６のうち半導体基板１０１の第１面Ｓ１の上に存在する部分をＣＭＰ法等によって除去する。これにより、絶縁膜１０６のうち第１溝１０４の中に存在する部分が、第１溝１０４に配置あるいは充填された第１分離部材（第１素子分離）１０７として残る。なお、工程Ｓ１０８および工程Ｓ１０９は、必ずしも必要ではなく、工程Ｓ１０８および工程Ｓ１０９が実施されない場合には、第１溝１０４が空隙として残り、これが第１素子分離として機能しうる。第１溝１０４の中に配置される第１分離部材１０７は、第１溝１０４を完全に充填する必要はなく、第１溝１０４の中に空隙が存在してもよい。第１分離部材１０７は絶縁体のみで構成することができるが、絶縁体と非絶縁体（半導体あるいは導電体）とを組み合わせた構造とすることができる。この場合、非絶縁体と半導体基板１０１との接触を避けるため、絶縁体が非絶縁体と半導体基板１０１との間に配置されうる。
【００１８】
次いで、工程Ｓ１１０において、半導体基板１０１の第１面Ｓ１の上に絶縁膜（例えば、シリコン窒化膜）１０８を形成する。次いで、工程Ｓ１１１において、半導体基板１０１の第１面Ｓ１の上、より具体的には、半導体基板１０１の第１面Ｓ１の上の絶縁膜１０８の上に、第２開口ＯＰ２を有する第２マスク１０９を形成する。第２マスク１０９は、例えば、絶縁膜１０８の上にフォトレジスト膜を形成し、該フォトレジスト膜をフォトリソグラフィー工程またはインプリント工程等のリソグラフィー工程によってパターニングすることによって形成されうる。
【００１９】
次いで、工程Ｓ１１２において、第２マスク１０９の第２開口ＯＰ２を通して半導体基板１０１をエッチングすることによって半導体基板１０１の第１面Ｓ１の側に複数の溝を形成する。該複数の溝は、第１分離部材（第１素子分離）１０７を露出させるように第１分離部材１０７の上に形成される第２溝１１０を含みうる。また、該複数の溝は、第１分離部材１０７の上に形成される第２溝１１０の他に、第１分離部材１０７が存在しない領域の上に形成される第３溝１１０’を含んでもよい。
【００２０】
工程Ｓ１１２では、第２溝１１０を形成する際に、第１分離部材１０７の一部および半導体基板１０１の一部が除去されうる。あるいは、工程Ｓ１１２では、第２溝１１０を形成する際に、ゲッタリング領域１０５の一部、第１分離部材１０７の一部および半導体基板１０１の一部が除去されうる。あるいは、工程Ｓ１１２では、第２溝１１０を形成する際に、ゲッタリング領域１０５の一部が除去されうる。当該一部は、後に形成される電荷蓄積領域１１３に近い位置に存在する部分であるので、当該一部を除去することは、当該一部によってゲッタリングされた金属元素が再拡散によって電荷蓄積領域１１３またはその近傍に移動することを防止するように機能しうる。
【００２１】
工程Ｓ１１２において、第２溝１１０は、第２溝１１０の底面から第１分離部材（第１素子分離）１０７の上部（端部）が突出するように形成されうる。これは、半導体基板１０１と第１分離部材１０７とのエッチング選択比によって実現されうる。つまり、工程Ｓ１１２は、半導体基板１０１のエッチングレートが第１分離部材（第１素子分離）１０７のエッチングレートより高い条件で行われうる。
【００２２】
次いで、工程Ｓ１１３において、第２マスク１０９を除去する。次いで、工程Ｓ１１４において、第２溝１１０の中に絶縁体が配置あるいは充填されるように、例えば、高密度プラズマＣＶＤ法等の膜形成方法によって、第２溝１１０の中および絶縁膜１０８の上に絶縁膜（例えば、シリコン酸化膜）１１１を形成する。ここで、絶縁膜１１１は、絶縁膜１０８とは異なる材料で形成されうる。工程Ｓ１１４の前において、第２溝１１０を通して半導体基板１０１にチャネルストップ用の不純物が注入されてもよい。
【００２３】
次いで、工程Ｓ１１５において、絶縁膜１１１のうち絶縁膜１０８の上に存在する部分をＣＭＰ法等によって除去する。この際に、絶縁膜１０８が研磨停止膜として利用されうる。これにより、絶縁膜１１１のうち第２溝１１０および第３溝１１０’の中に存在する部分が、第２溝１１０に配置あるいは充填された第２分離部材（第２素子分離）１１２として残る。第２分離部材（第２素子分離）１１２は、第１分離部材(第１素子分離）１０７と第１面Ｓ１との間に配置された部分を含む。第２分離部材１１２は、第１分離部材１０７およびゲッタリング領域１０５の少なくとも一方に接触するように配置されうる。また、第２分離部材１１２は、ゲッタリング領域１０５と接触するように配置されうる。第２溝１１０の中に配置される第２分離部材１１２は、第２溝１１２を完全に充填する必要はなく、第２溝１１０の中に空隙が存在してもよい。第２分離部材１１２は絶縁体のみで構成することができるが、絶縁体と非絶縁体（半導体あるいは導電体）とを組み合わせた構造とすることができる。この場合、非絶縁体と半導体基板１０１との接触を避けるため、絶縁体が非絶縁体と半導体基板１０１との間に配置される。ゲッタリング領域１０５の第１面Ｓ１の側の端面（上面）は、半導体基板１０１の中に位置しうる。換言すると、ゲッタリング領域１０５の第１面Ｓ１の側の端面（上面）は、第１面Ｓ１に接触しないように、第１面Ｓ１と第２面Ｓ２との間に位置しうる。
【００２４】
工程Ｓ１１２において第２溝１１０の底面から第１分離部材（第１素子分離）１０７の上部（端部）が突出するよう第２溝１１０が形成される場合、第２溝１１０の中に充填される第２分離部材１１２の下端に凹部ＣＰが形成されうる。この場合、第２分離部材１１２は、凹部ＣＰと第１分離部材１０７の上部（端部）とが嵌合するように配置されうる。
【００２５】
次いで、工程Ｓ１１６において、絶縁膜１０８が除去される。次いで、工程Ｓ１１７において、転送ゲート（ゲート電極）１２１、電荷蓄積領域１１３、フローティングディフュージョン１２２、トランジスタＴｒ、配線層１１５、層間絶縁膜１１６等が形成されうる。次いで、工程Ｓ１１８において、層間絶縁膜１１６の上に、遮光層、平坦化層、パッシベーション層およびカラーフィルタ層などを含む部材１３０、更には、マイクロレンズ１３１が形成されうる。電荷蓄積領域１１３は、光電変換素子の一部を構成しうる。第１面Ｓ１を基準とする電荷蓄積領域１１３の第２面Ｓ２の側の端面の深さは、第１面Ｓ１を基準とする第２溝１１０の深さよりも浅いことが好ましい。このような構成は、電荷蓄積領域１１３のような素子とゲッタリング領域１０５とを遠ざけるために効果的である。
【００２６】
光電変換素子に入射した光は、電子および正孔を発生させ、電子および正孔のうちの一方の電荷が電荷蓄積領域１１３に蓄積され、転送ゲート１２１の下に形成されるチャネルを通してフローティングディフュージョン１２２に転送されうる。複数のトランジスタＴｒで構成されうる読出回路は、フローティングディフュージョン１２２に転送された電荷に応じた信号を読み出す。
【００２７】
以上のようにして得られる光電変換装置１（半導体装置）は、表面照射型の光電変換装置である。第１面Ｓ１を基準とする第２溝１１０の底面の深さ（第２分離部材１１２の第２面Ｓ２の側の端面の深さ）は、第１面Ｓ１を基準とする第１溝１０４の底面の深さ（第１分離部材１０７の第２面Ｓ２の側の端面の深さ）より浅い。光電変換装置１において、電荷蓄積領域１１３と第１溝１０４との間にゲッタリング領域１０７が位置しうる。
【００２８】
第１面Ｓ１を基準とする第１溝１０４の底面（第１分離部材１０７の第２面Ｓ２の側の端面の深さ）は、０．５μｍ以上であることが好ましく、１μｍ以上であることが更に好ましい。他の観点において、第１溝１０４および第１分離部材１０７は、第１面Ｓ１を基準とする深さが０．５μｍ以上である部分を含むことが好ましく、第１面Ｓ１を基準とする深さが１μｍ以上である部分を含むことが更に好ましい。ゲッタリング領域１０５は、第１溝１０４の底面の側方の領域を含みうる。あるいは、ゲッタリング領域１０５は、第１面Ｓ１を基準とする深さが０．５μｍ以上である部分を含むことが好ましく、第１面Ｓ１を基準とする深さが１μｍ以上である部分を含むことが更に好ましい。
【００２９】
以下、図７〜１０を参照しながら、本発明に係る半導体装置およびその製造方法の第２実施形態として、撮像装置等の光電変換装置およびその製造方法を説明する。第２実施形態では、第１実施形態の工程Ｓ１０１〜工程Ｓ１１７に従って、電荷蓄積領域１１３を含む光電変換部を有する第１構造体２が形成される。また、第２実施形態では、工程Ｓ２０１において、第２構造体３が形成される。第２構造体３は、例えば、トランジスタＴｒ２等を含む回路を含む構造体でありうるが、回路を含まない支持基板であってもよい。該回路は、例えば、論理回路および／またはメモリ回路を含みうる。
【００３０】
第１構造体２および第２構造体３が準備された後、工程Ｓ２０２において、第１構造体２の第２面Ｓ２が露出するように、即ち第１構造体２の配線層１１５の側に第２構造体３が結合されるように、第１構造体２と第２構造体３とを結合する。これにより、第１構造体２と第２構造体３とからなる結合構造体が得られる。結合は、例えば、第１構造体２の層間絶縁膜１１６の上にシリコン酸化膜を形成するか、層間絶縁膜１１６の露出面をシリコン酸化膜で形成し、また、第２構造体３の結合面をシリコン酸化膜で形成し、シリコン酸化膜同士を接合することによってなされうる。あるいは、結合は、第１構造体２と第２構造体３とを接触剤で接着することによってなされてもよいし、他の方法によってなされてもよい。
【００３１】
次いで、工程Ｓ２０３において、結合構造体における半導体基板１０１の第２面Ｓ２の側の一部を除去することによって半導体基板１０１を薄化する。薄化後の半導体基板１０１は、互いに反対側の第１面Ｓ１および第２面Ｓ２’を有する。半導体基板１０１の薄化は、ゲッタリング領域１０５の一部が除去されるように実施されることが好ましい。あるいは、半導体基板１０１の薄化は、第１分離部材１０７が露出するように、または、第１分離部材１０７の一部が除去されるように実施されうる。第１分離部材１０７が露出するように、または、第１分離部材１０７の一部が除去されるように半導体基板１０１の薄化が実施されることによって、ゲッタリング領域１０５の一部が除去されうる。ゲッタリング領域１０５のうち第１分離部材１０７の底面の近傍の領域では、イオン注入で導入されたゲッタリング用の元素が多く、結晶欠陥が多いため、ゲッタリングされている金属不純物が多い。よって、第１分離部材１０７の底面の近傍の領域が除去されるように半導体基板１０１の薄化が実施されることにより、ゲッタリングされている金属不純物を効果的に除去することができる。ゲッタリング領域１０５の第１溝１０４の側方に位置した部分が第２面Ｓ２’に達しうる。
【００３２】
前述の工程Ｓ１０７において、第１面Ｓ１を基準とする第１溝１０４の底面の深さは、半導体基板１０１の薄化における半導体基板１０１の除去量を考慮して決定されうる。半導体基板１０１の薄化は、例えば、グラインダなどによる研削、またはＣＭＰなどによって行われうる。その他、３次元実装またはＴＳＶ（貫通電極）形成プロセスなどで採用されている公知の基板薄膜化技術を適用することができる。
【００３３】
次いで、工程Ｓ２０４において、第２面Ｓ２’の上に、遮光層、平坦化層、パッシベーション層およびカラーフィルタ層などを含む部材１３０、更には、マイクロレンズ１３１が形成されうる。ゲッタリング領域１０５や第１分離部材１０７は部材１３０に接しうる。部材１３０は第２面Ｓ２に接する誘電体膜を含みうる。第１分離部材１０７およびゲッタリング領域１０５はこの誘電体膜に接しうる。この誘電体膜は酸化シリコン膜や窒化シリコン膜などのシリコン化合物膜あるいは酸化アルミニウム膜や酸化ハフニウム膜などの金属酸化物膜でありうる。金属酸化物膜は半導体基板１０１内の電荷を固定することで暗電流を低減しうる。以上のようにして、裏面照射型の光電変換装置１（半導体装置）が得られる。
【００３４】
第１および第２実施形態に係る光電変換装置およびその製造方法は、重金属などの不純物または結晶欠陥に起因するノイズまたはリーク電流の発生を抑制するために有利である。
【００３５】
以下、上述の実施形態に係る光電変換装置１の応用例として、光電変換装置１が撮像装置として組み込まれたカメラやスマートフォンなどの電子機器、自動車などの輸送機器について例示的に説明する。ここで、カメラの概念には、撮影を主目的とする装置のみならず、撮影機能を補助的に備える装置（例えば、パーソナルコンピュータやタブレットのような携帯端末など）も含まれる。
【００３６】
図１１は、光電変換装置１を搭載した機器ＥＱＰの模式図である。機器ＥＱＰの一例は、カメラやスマートフォンなどの電子機器（情報機器）、自動車や飛行機などの輸送機器である。光電変換装置１は、半導体基板（半導体チップ）を含む半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは光電変換装置１に光学像を形成するものであり、例えばレンズやシャッタ、ミラーである。制御装置ＣＴＲＬは光電変換装置１の動作を制御するものであり、例えばＡＳＩＣなどの半導体デバイスである。処理装置ＰＲＣＳは光電変換装置１から出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体デバイスである。表示装置ＤＳＰＬは光電変換装置１で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置１で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッタ動作のために光学系ＯＰＴの部品を駆動することができる。機器ＥＱＰでは、光電変換装置１から出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置１が組み込まれうる制御／信号処理回路などに含まれる記憶回路部や演算回路部とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えていてもよい。
【００３７】
上述したように、第１および第２実施形態の光電変換装置１は、ノイズまたはリーク電流の発生を抑制するために有利である。したがって、光電変換装置１が組み込まれたカメラは、監視カメラや、自動車や鉄道車両などの輸送機器に搭載される車載カメラなどに好適である。ここでは、光電変換装置１が組み込まれたカメラを輸送機器に適用した例を説明する。輸送機器２１００は、例えば、図１２（ａ）、（ｂ）に示す車載カメラ２１０１を備えた自動車である。図１２（ａ）は、輸送機器２１００の外観と主な内部構造を模式的に示している。輸送機器２１００は、光電変換装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、制御装置２１１３を備える。
【００３８】
光電変換装置２１０２には、上述の光電変換装置１が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。制御装置２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、輸送機器２１００が制御装置２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。
【００３９】
図１２（ｂ）は、輸送機器２１００のシステム構成を示すブロック図である。輸送機器２１００は、第１の光電変換装置２１０２と第２の光電変換装置２１０２とを含む。つまり、本実施形態の車載カメラはステレオカメラである。光電変換装置２１０２には、光学部２１１４により被写体像が結像される。光電変換装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。上述の信号処理部９０２は、画像前処理部２１１５および撮像システム用集積回路２１０３の少なくとも一部に相当する。
【００４０】
撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、光電変換装置２１０２のそれぞれの画素から出力される信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の光電変換装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、輸送機器、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、光電変換装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、制御装置２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、制御装置２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。
【００４１】
輸送機器２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
【００４２】
運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
【００４３】
運転支援部２１１１が他の物体と衝突しないように輸送機器２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
【００４４】
輸送機器２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション、エンジン、モーター、車輪、プロペラ等の、移動あるいはその補助に用いられる駆動装置を具備する。また、輸送機器２１００は、それらの制御ユニットを含む。制御ユニットは、制御装置２１１３の制御信号に基づいて、対応する駆動装置を制御する。
【００４５】
本実施形態に用いられた撮像システムは、自動車や鉄道車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの輸送機器にも適用することができる。加えて、輸送機器に限らず、高度道路交通システム（ＩＴＳ）など、広く物体認識を利用する機器に適用することができる。
【００４６】
上記実施形態は、本発明を適用しうる幾つかの態様を例示したものに過ぎず、本発明の趣旨を逸脱しない範囲で適宜修正や変形を行うことを妨げるものではない。
【符号の説明】
【００４７】
Ｓ１：第１面、Ｓ２：第２面、１０１：半導体基板、ＯＰ１：第１開口、１０３：第１マスク、１０４：第１溝、１０５：ゲッタリング領域、１０７：第１分離部材（第１素子分離）、１１０：第２溝、１１０’：第３溝、ＯＰ２：第２開口、１０９：第２マスク、１１２：第２分離部材（第２素子分離）
【図１】
2019134078.tif 000003
【図２】
2019134078.tif 000004
【図３】
2019134078.tif 000005
【図４】
2019134078.tif 000006
【図５】
2019134078.tif 000007
【図６】
2019134078.tif 000008
【図７】
2019134078.tif 000009
【図８】
2019134078.tif 000010
【図９】
2019134078.tif 000011
【図１０】
2019134078.tif 000012
【図１１】
2019134078.tif 000013
【図１２】
2019134078.tif 000014