(57)【要約】【解決手段】コンピュータデバイスは、第１の壁付近に第１のコネクタを備える。第１のコネクタは、第１の壁に対して離間配置させたチップパッケージと、第１のケーブルを介して連通する。チップパッケージは、支持層によって支持されるチップを備える。チップは、基板及び／又は回路基板によって支持され得る。第２のコネクタは、第２の壁付近に位置付けさせることができ、また、チップパッケージと第２のケーブルを介して連通し得る。所望する場合、基板又は回路基板は、第１及び第２のケーブルの端部に終端させた基板コネクタと係合するように構成される信号基板コネクタを備えてもよい。【選択図】図１
2019207733.tif 000002
【特許請求の範囲】
【請求項１】
第１の壁を備える、取り囲み部と、
第１の信号基板コネクタに電気的に接続されたチップを備える、チップパッケージと、
前記第１の壁付近で支持される第１のコネクタであって、該第１のコネクタが、ケージ及び嵌合インターフェイスを有するハウジングを備え、該ハウジングが、第１のペアの端子を支持し、該第１のペアの端子のそれぞれの端子が、前記嵌合インターフェイスに接点を有し、前記第１のコネクタが、回路基板の上に支持され、前記ケージが垂直に配置される、第１のコネクタと、
導電体のペアを有する第１のケーブルであって、該第１のケーブルが、第１の端部及び第２の端部を備え、前記第１のケーブルの第１の端部が、前記第１のペアの端子に終端される、第１のケーブルと、
第１の基板コネクタであって、前記第１のケーブルの前記第２の端部に終端され、前記第１の信号基板コネクタと嵌合するように構成される、第１の基板コネクタと、
電力を前記チップにもたらす構成要素回路機構と、を含む、コンピュータデバイス。
【請求項２】
前記コンピュータデバイスが、対応するケージを有する複数の第１のコネクタを含み、対応するケージの各々は、垂直に配置され、かつ水平列内に位置する、請求項１に記載のコンピュータデバイス。
【請求項３】
前記第１の信号基板コネクタが、前記第１の基板コネクタに接続される、請求項２に記載のコンピュータデバイス。
【請求項４】
前記チップが、信号基板によって支持され、かつ前記第１の信号基板コネクタが前記信号基板上に装着される、請求項２に記載のコンピュータデバイス。
【請求項５】
前記取り囲み部が、第２の壁を備え、前記コンピュータデバイスが、前記第２の壁付近で支持される第２のコネクタを備え、該第２のコネクタが、第２のケーブルの第１の端部に終端され、前記第２のケーブルが、第２の基板コネクタに終端された第２の端部を有し、信号基板が、前記チップに電気的に接続された第２の信号基板コネクタを支持し、前記第２の基板コネクタが、前記第２の信号基板コネクタと嵌合するように構成される、請求項２に記載のコンピュータデバイス。
【請求項６】
前記構成要素回路機構が、ケーブルアセンブリを介して、前記信号基板に接続される、請求項２に記載のコンピュータデバイス。
【請求項７】
前記チップパッケージが、前記チップを支持する基板を備える、請求項１に記載のコンピュータデバイス。
【請求項８】
前記基板が、信号基板によって支持され、該信号基板が、前記第１のコネクタまで延在しない、請求項７に記載のコンピュータデバイス。
【請求項９】
前記第１のコネクタが、ネストによって支持され、該ネストは前記第１の壁から片持ち方式で支持される、請求項１に記載のコンピュータデバイス。
【請求項１０】
前記チップが、複数の信号基板コネクタに電気的に接続され、該複数の信号基板コネクタのそれぞれが、対応する基板コネクタを介して異なる第１のコネクタに嵌合される、請求項１に記載のコンピュータデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願
本出願は、以下の２０１５年５月４日出願の米国特許仮出願第６２／１５６，６０２号、２０１５年５月４日出願の米国特許仮出願第６２／１５６，７０８号、２０１５年５月２７日出願の米国特許仮出願第６２／１６７，０３６号、及び２０１５年６月１９日出願の米国特許仮出願第６２／１８２，１６１号の優先権を主張し、その全体がすべて、参照によって本明細書に援用される。
【０００２】
本開示は、高周波信号伝達分野、より具体的には、シャーシ内に位置付けされたコンピュータシステムに関する。
【背景技術】
【０００３】
ルーター、サーバー、スイッチなどコンピュータデバイスは、多くのエンドユーザーデバイスでの音声及びビデオストリーミングの帯域幅及び配信の高まるニーズに対応するため、高いデータ伝送速度で動作する必要がある。これらのデバイスは、順に様々な回路を支持する回路基板を支持するシャーシを備え、回路基板上及び回路基板に装着されたコネクタ上に装着された、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、デジタル信号処理装置（ＤＳＰ）などの主要チップ部材間に延在する信号伝達線を使用する。これらの伝達線は、回路基板上及びその中で導電性トレースとして形成され、チップ部材（複数の場合あり）の間で外部コネクタ又はデバイスの回路機構まで延在する。
【０００４】
理解され得るように、集積回路（多くの場合はチップと称される）は、これらの電子デバイスの心臓部である。これらのチップは典型的に、プロセッサを含み、このプロセッサは、導電性はんだバンプによって基板（そのパッケージ）に結合され得るダイを有する。パッケージは、基板を通ってはんだボールまで延在するマイクロビア又はメッキスルーホールを含んでよい。これらのはんだボールは、ＢＧＡ（ball grid array ）を含み得、それによってパッケージが回路基板に取り付けられる。回路基板は、差動信号ペア、差動信号ペアに関連付けられた接地経路、並びに電力、クロック信号、及び他の機能に対応する多様な低速伝達線を含む伝達線を画定する（designated define ）、多数のトレースを含む。これらのトレースは、ＡＳＩＣから、外部コネクタが接続されるデバイスのＩ／Ｏコネクタまで経路指定され、同様にその他は、ＡＳＩＣから、ネットワークサーバーなどのシステム全体にデバイスが接続されることを可能にするバックプレーンコネクタまで経路指定され、更にその他は、ＡＳＩＣからデバイスのマザーボード又は別の回路基板上の構成要素及び回路機構まで経路指定される。
【０００５】
典型的な回路基板は通常、安価なＦＲ４として知られる、安価な材料から形成される。安価ではあるが、ＦＲ４は、約６Ｇｂｐｓ以上の速さ（例えば、３ＧＨｚを超える信号周波数）でデータを転送する高速信号伝達線において損失が多いことが知られている。これらの損失は、周波数が増加するにつれて増加するため、ＦＲ４材料は、約１０ＧＨｚ以上の信号周波数での高速データ転送アプリケーションには望ましくないものとなっている。ＦＲ４を高周波数信号伝達線用の回路基板材料として使用するため、設計者は、増幅器及び等化器を使用しなければならない場合があり、それによってデバイスの最終コストが増加する。
【０００６】
ＦＲ４回路基板内の信号伝達線の全長は、閾値の長さ、約１０インチを超える場合があり、信号反射及びノイズの問題、並びに付加的な損失を発生させ得る曲げ及び回転を含み得る。上述のとおり、損失は時として、増幅器、中継器、及び等化器の使用によって補正され得るが、これらの要素も、最終的な回路基板を製造するコストを増加させ、回路基板のレイアウトを更に複雑にする。また、回路基板における信号伝達線の経路指定は、複数の回転及び／又は遷移を必要とし得る。信号伝達線に沿った終端点で発生するこれらの回転及び遷移は、信号対雑音比を低下させる傾向にある。更に、遷移及び終端により、信号反射となるインピーダンスの不連続が発生する傾向にあり、単に伝達力を増大することによって信号対騒音の問題を解決するのを困難にする。その結果、長い距離にわたって信号の経路指定を行うために、回路基板の使用、特にＦＲ４を使用（よりコストのかかる材料を使用したとしても）すると、データ転送速度が増大するため、更に困難になる。結果として、特定の個人には更なる改善の真価がわかるであろう。
【発明の概要】
【課題を解決するための手段】
【０００７】
バイパスアセンブリは、デバイスチップ又はチップセットと、バックプレーン又は回路基板との間に延在する高速データ伝達線を提供するために使用される。バイパスケーブルアセンブリは、支持している回路基板を回避するか、又はバイパスすることができる信号伝達線を有するケーブルを備える（いかなる構成材料でも構わない）。
【０００８】
かかるアプリケーションでは、特定用途向け集積回路（ＡＳＩＣ）又はフィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのチップの形状を有する集積回路は、全体的なチップパッケージの一部として提供される。チップは、従来のはんだバンプなどとしてパッケージ基板上に搭載され、チップ及び基板の一部を覆う封入材料によって基板内に密閉され、統合され得る。パッケージ基板は、チップ下部上のはんだバンプから、基板上の終端領域まで延在するトレース、すなわち導線を有し得る。基板は、コネクタ又は接触パッドを更に支持できるか、あるいは、基板上の通信ポイントを回路基板上の接触パットに連結するトレースを備える回路基板上に搭載され得る。第１のコネクタは、その後、ケーブルアセンブリと連結するために、回路基板上に搭載させ得る。所望する場合、第１のコネクタは、第２のコネクタと嵌合し得る。ケーブルは、第１のコネクタ又は第２のコネクタの一方に終端され、Ｉ／Ｏコネクタ及びバックプレーンコレクタなどの外部インターフェイスまで延在する。
【０００９】
チップパッケージは、論理、クロック、電力、並びに低速及び高速信号回路から、チップパッケージが使用されるデバイスのマザーボード上のトレースへの接続を提供するためのチップパッケージの下面に配設されたはんだボールの形状で、複数の接点を含み得る。基板が接続インターフェイスを直接支持し、その後、チップの高速信号回路に関連付けられた接点は、高速トレースがチップパッケージの底部まで経路指定されなくなると、同様にチップパッケージの底部から除去される。しかし、基板を回路基板に搭載し、その後、高速トレースを、回路基板まで経路指定させ、適切なコネクタまでわずかな距離延在させてもよい。
【００１０】
かかるアセンブリに利用されるケーブルは差動信号伝達用に設計されてもよく、好ましくは、２本の電線、すなわち信号線ペアを形成するため、誘電性カバー内に入れられた信号導電体のペアを使用する、ツイナックス形式のケーブルである。電線ペアの第１の端部は典型的に、対応するチップパッケージで終端され、これらの電線ペアの第２の端部は、Ｉ／Ｏ及びバックプレーンコネクタなどの入口又は出口コネクタの端子で直接終端される。
【００１１】
本発明は、一例として例示され、添付図面に限定されるものではなく、図面中、同様の参照番号は、類似の要素を示す。
【図面の簡単な説明】
【００１２】
【図１】スイッチ、ルーターなどの電子デバイスの、上部カバーを外された状態の斜視図であり、その中の適所にあるデバイス構成要素及びバイパスケーブルアセンブリの一般的なレイアウトを示す図である。
【図２】図１と同じ図であるが、わかりやすくするため、バイパスアセンブリがデバイス内から除去された状態を示す図である。
【図２Ａ】図２のバイパスアセンブリのみの斜視図である。
【図２Ｂ】図２Ａと同じ図であるが、わかりやすくするため、チップパッケージ基板及び／又は封止剤が除去されている図である。
【図２Ｃ】図１のバイパスアセンブリで使用される１つのチップを取り囲む終端領域の拡大詳細図である。
【図２Ｄ】バイパスアセンブリで使用されるツイナックスケーブルの端部の斜視図である。
【図３Ａ】マザーボードを介して経路指定される又はマザーボード上のトレースによって、ルーター、スイッチなどの電子デバイス内のマザーボードにチップパッケージを接続するのに従来使用されている、既知の構造の概略断面図である。
【図３Ｂ】図３Ａと同様に概略断面図であるが、図１に示されているようなバイパスアセンブリの構造を示しており、この構造を使用して、図１のデバイスのコネクタ又は他のコネクタにチップパッケージを接続するが、ケーブルを使用し、図１のデバイスに示されているマザーボード上の導電性トレースを信号伝達線として使用することがなくなる。
【図４】原理に従って構築された、ケーブルダイレクトコネクタアセンブリの斜視図である。
【図４Ａ】その線Ａ−Ａに沿った、図４のコネクタアセンブリの断面図である。
【図５】図４のケージ及びケーブルダイレクトコネクタアセンブリの分解図である。
【図５Ａ】図５と同じ図であるが、レセプタクルコネクタが、ケージ及びケージの側壁に固定された下部内の適所にある図である。
【図６】図５のケージの下部から見た斜視図であり、下壁が取り外され、ケージの内部からコネクタアセンブリが取り外されている図である。
【図６Ａ】図６と同じ図であるが、コネクタアセンブリがケージ内の適所にある図である。
【図６Ｂ】図６Ａと同じ図であるが、ケーブルダイレクトコネクタアセンブリをケージに密封するため、下壁が適所にある図である。
【図７】図４のコネクタアセンブリの部分的な分解図である。
【図８】図７のコネクタアセンブリのより完全な分解図である。
【図８Ａ】コネクタアセンブリの１つの端子配列と、その関連する接地プレートと、図４のコネクタアセンブリで使用される１組の対応するケーブル及び電線と、を示す分解図である。
【図８Ｂ】図８Ａと同じ図であるが、基礎コネクタ要素を形成するために組み立てられた状態にある、その構成要素を示す図である。
【図８Ｃ】レセプタクルコネクタ端子配列を形成するために共に組み立てられた、２つの基礎コネクタ要素の斜視図である。
【図８Ｄ】コネクタ要素内の２本のケーブルの拡大詳細図であり、それと共に使用される高度の接地プレート構造を示す図である。
【図９】コネクタアセンブリの端子接触部と接触するエッジカードの一部を示している、ケージの正面図である。
【図１０】コネクタアセンブリが適所にある状態のケージの後端部の下部の拡大詳細図である。
【図１１】バイパスアセンブリで使用される、ケージの斜視図である。
【図１１Ａ】図１１の線Ａ−Ａに沿った、図１１のコネクタの断面図である。
【図１１Ｂ】図１１Ａの側面図である。
【図１２】図１１のコネクタの斜視図であるが、反対側の後部からの図である。
【図１３】図６Ａのコネクタの底面図であるが、わかりやすいように底部は除去されている図である。
【図１３Ａ】内部コネクタ及び熱伝達部材が適所にない、空のケージの断面図である。
【図１４】上壁がケージから除去され、エッジカードの一部が内部コネクタと係合されている状態の、ケージの平面図である。
【図１４Ａ】図１４と同じ図であるが、内部コネクタと、ケージの本体と係合している様子を示すため、後部カバープレートより下のレベルで分断されている図である。
【図１４Ｂ】内部コネクタの前面に近位のケージを通して見た垂直断面図であり、ケージの中空内部空間と、コネクタ要素に接触し、そのＥＭＩ吸収パッドを適所で保持する内部リブと、をわかりやすく示すため、内部ケージの一部が除去されている図である。
【図１５】熱伝達部材及び表示灯が回路基板上の垂直スタックで配置されている、一対のケージの一部の斜視図である。
【図１５Ａ】図１５の分解図である。
【図１６】デバイスのフェースプレート上の水平列に垂直に配置された３つのケージの斜視図である。
【図１６Ａ】垂直のケージ及びフェースプレート搭載アセンブリの分解図である。
【図１７】原理に従って構築された、改善されたヒートシンクアセンブリが取り付けられている、ケージの斜視図である。
【図１８】図１７のケージのヒートシンクアセンブリの部分的分解図であり、わかりやすいように、ヒートシンクアセンブリ構成要素がケージの上部との係合から除去されている図である。
【図１８Ａ】図１８の分解図の側面図であり、そこに描かれている構成要素がその線Ｃ−Ｃに沿って分断されている図である。
【図１９】図１７のケージのヒートシンクアセンブリの、線３−３に沿った、正面図である。
【図１９Ａ】図１７のケージのヒートシンクアセンブリの、右側に沿った側面図である。
【図１９Ｂ】図１７のケージのヒートシンクアセンブリの平面図である。
【図１９Ｃ】図１７のケージのヒートシンクアセンブリの、線Ｃ−Ｃに沿った長手方向断面図である。
【図１９Ｄ】図１７のヒートシンクアセンブリの伝達部にあるケージのヒートシンクアセンブリを介した、線Ｄ−Ｄに沿った横断面図である。
【図１９Ｅ】図１９Ｄと同じ図であるが、わかりやすいように熱パイプがヒートシンクアセンブリから除去され、熱パイプのペアの代替構成が斜線で示されている図である。
【図１９Ｆ】図１７のヒートシンクアセンブリの消散部にあるケージのヒートシンクアセンブリを介して後方に見た、線Ｆ−Ｆに沿った横断面図である。
【図１９Ｇ】図１７のヒートシンクアセンブリの消散部にあるケージのヒートシンクアセンブリを介して前方に見た、線Ｇ−Ｇに沿った横断面図であり、熱消散フィンとコネクタ線との間のすき間を示す図である。
【図２０】代替的ケージ構成の斜視図である。
【図２１】コンピュータデバイスの一実施形態の斜視図である。
【図２２】コンピュータデバイスの別の実施形態の斜視図である。
【図２３】図２２に描写される実施形態の拡大斜視図である。
【図２４】バイパスシステムの一実施形態の簡略斜視図である。
【図２５】バイパスシステムの一実施形態の簡略部分斜視図である。
【図２６】信号回路基板上に装着されたチップパッケージ断面の立側面図である。
【図２７】信号回路基板構成の一実施形態の簡略斜視図である。
【図２８Ａ】信号回路基板への接続に好適なコネクタシステムの一実施形態の斜視図である。
【図２８Ｂ】図２９Ａに描写される実施形態の別の斜視図である。
【図２９】チップパッケージの代替的実施形態の概略図である。
【発明を実施するための形態】
【００１３】
以下の発明を実施するための形態は、例示的な実施形態を説明するものであり、明示的に開示された組み合わせ（複数可）に限定することを意図しない。したがって、別途注記のない限り、本明細書で開示される特徴は、一緒に組み合わせて、簡潔さのために別の場合では示されなかった、更なる組み合わせを形成することができる。よって、特徴又は態様への言及は、実施例の特徴及び態様を説明することを意図するものであり、本開示の全ての実施形態が、説明される特徴又は態様を有しなければならないことを含意することを意図するものではない。更に、記載はいくつかの特徴を例示していることに留意するべきである。特定の特徴を組み合わせて潜在的なシステム設計が例示されてきたが、それらの特徴は、明示的に開示されていない他の組み合わせにおいても使用することができる。したがって、描かれている組み合わせは、特に指示がない限り、限定的であることを意図しない。
【００１４】
図面に例示されている実施形態において、様々な要素の構造及び移動を説明するために使用される上下左右、前後等の方向の表示は、絶対的ではなく、相対的である。これらの表示は、要素が図面に示されている位置にあるとき、適切である。しかしながら、要素の位置の説明が変化する場合、これらの表示はそれに応じて変更されるべきである。
【００１５】
理解され得るように、以下の説明は、信号伝達に関する。信号は、多くの場合、当業者によって、データ転送速度に応じて、低速又は高速と称する（低データ転送速度は、低速信号と称し、高データ転送速度は、高速信号と称する）。こうしたかかる命名は、かかる事項を称するには、技術的に最も正確な方法ではないが、一般的な用法に合わせて、本明細書では、低速／高速の取決めを用いることにする。
【００１６】
本明細書に描写する実施形態は、チップ又はプロセッサなどからバックプレーン、マザーボード及び他の回路基板への損失の少ない高データ速度を支持する高速データ伝達線システムと共に使用するのに好適である。損失の低減が可能であるため、回路基板上のトレースを有効に使用することなく、デバイスのチップパッケージを入口コネクタ（信号をデバイス内に入力する、又はデバイスから出力するのに使用可能である）に接続するアセンブリを開示する。所望する場合、入口コネクタとして使用するために、改善されたコネクタは、回路基板上のトレースというよりも、ケーブル又は導線に直接接続して、コネクタから直接にチップ及びホストデバイスのプロセッサまで信号伝達線を画定することができる。かかる構成は、高速データアプリケーション（１０Ｇｂｐｓを超える）と考えられる場合に、有用であり、ＮＲＺ符号化を使用する場合、通常を上回る際は、１５Ｇｂｐｓを超えて動作するシステム内で有利に使用される。レセプタクルコネクタは、コネクタ構造内に完全に包含させることができ、回路基板に直接接続される必要がないため、ケージの下壁は、途切れがなく、ケージの下部を完全に封じる大きさにすることができ、このため、コネクタのＥＭＩ性能を改善することができる。コネクタを装着するためのプレスフィットピンの使用も排除され得る。ウェハの形状のコネクタ要素のペアが提供され、これらは、レセプタクルコネクタの後ろにある開口部に嵌る。２つのコネクタ要素の信号端子間の信号干渉、例えば相互干渉をブロックするため、コネクタ要素間にプライマリ接地面が提供される。したがって、コネクタは、ホストデバイスのフェースパネル又は壁に個別に装着されてもよく、又は更には、垂直又は水平スタッキングに好適なコネクタの統合アセンブリを形成するため、他のコネクタと相互接続されてもよい。更に、所望により、コネクタは、回路基板上にスタンドオフ又は他の支持体又はスタンドアロンで支持され得る、内部遷移コネクタとしてホストデバイス内に位置付けられ得る。この構造は、ホストデバイス回路基板上の回路トレースをバイパスし得る、１０Ｇｂｐｓ以上の高速データアプリケーションに有益な信号伝達線を形成する高速コネクタを有するコネクタを画定する。
【００１７】
上述のコネクタを使用するデバイスのデータ転送速度は、非常に高く（１０Ｇｂｐｓ及び多くの場合、２０Ｇｂｐｓ＋）、多くの場合、コネクタは、データ転送中、実質的な熱を発生させる傾向にある有効なケーブルアセンブリと共に使用される。コネクタは、ケージの内部に延在する、かつ、ケージに挿入される嵌合モジュールに接触するように構成される、ヒートシンクアセンブリを更に含み得る。ケージは、レセプタクルコネクタを収容する内部を協働的に画定する壁を含む。これらのケージが、多くの場合、ホストデバイスのフェースパネル沿いに搭載され得る限り、ケージに挿入される嵌合モジュールと接触する伝達部と、伝達部から水平方向に離間して描写され、そこに接続される消散部と、を含むヒートシンクアセンブリが提供される。このように、熱消散部は、有益にも、シールドケージの後方に延在し、下向きのフィンを備えることになる。この構造は、ケージの後側の開放された空間を利用し、ホストデバイスの全体高さの減少をもたらし得、その結果、空気流の構成が設定され得ると想定される。
【００１８】
一実施形態においては、少なくとも１組のコネクタへの終端では、電線ペアの第２の端部は、コネクタの場所での相互干渉及び他の有害な要因が最小限に保たれるように、ケーブルの規則的な形状をエミュレートした方法及び間隔で終端されるように構成される。かかる構成では、コネクタ端子のすべてが同じ長さを有する。信号端子ペアの自由端は、所望の間隔で配置され、関連する接地を含むことから、それぞれの電線ペアに関連付けられた接地は、コネクタの対応する接地で終端され、ケーブル及びそのコネクタの全長が延在する関連の接地を画定し得る。この配置は、信号端子を共通モードで連結できる接地表面を画定することによってシールド、及び相互干渉の削減を提供することになるが、信号端子のペアは差動モードで一緒に連結され得る。ケーブル線のコネクタでの終端は、可能な限り、ケーブル内の信号及び接地導電体の明確な所望の形状が、コネクタへのケーブルの終端を介して維持されるような方法で実行され得る。
【００１９】
基板に搭載された集積回路を含む、単一のチップパッケージが提供され得る。基板は、複数のツイナックスケーブルの第１の端部が終端される、終端領域を有する。ケーブルの長さは様々であってよく、入口及び出口コネクタのいずれか又は両方の外部コネクタの一部である、単一又は複数のＩ／Ｏ型コネクタの形状で、第１の外部インターフェイスに一部のケーブルが簡単かつ確実に終端されるのに十分な長さとなる。これらのコネクタは、好ましくは、そこに嵌合するプラグコネクタ又はプラガブルモジュールなどの外部コネクタを許可する様式で、ホストデバイスのパネルに搭載され得る。アセンブリは、ケーブルをデバイスの入口コネクタと、統合アセンブリとして形成されたチップパッケージとの間に延在させてもよく、又は、それらのアセンブリは、チップパッケージと、デバイスの出口コネクタとの間に延在する追加のケーブルを更に含んでもよい。バイパスケーブルの第１の端部は、「プラグアンドプレイ」機能を有するようにチップパッケージ上のコネクタに挿入され得るよう、構成され得る。このように、外部コネクタは、単一又は連結された要素としてホストデバイスに挿入され得、それぞれが１つ又は２つ以上の信号伝達チャネルを含む。チップパッケージは、低コストで低速のマザーボードに単独で、又はスタンドオフ若しくは他の類似の取り付けによって、デバイスのケージ内で支持され得る。
【００２０】
この方法でチップから外部コネクタへの信号伝達線をマザーボードから除去すると、信号伝達線用にマザーボードで使用する同等のデバイスよりも低いコストを維持しながら、付加価値及び機能をデバイスに提供するための付加的な機能構成要素を収容できる、マザーボード上の空間が解放される。更に、バイパスアセンブリのケーブルに信号伝達線を組み込むと、チップパッケージから外部コネクタへ高速信号を伝達するために必要な電力量が減少し、それによって、バイパスアセンブリの「グリーン」価値が高まり、かかるバイパスアセンブリを使用するデバイスの運用コストが減少する。
【００２１】
コネクタとチップパッケージとの間に延在するケーブルは、好ましくは、信号導電体のペアが、導電性被覆に密閉された、導線の長さ方向に走るように、各ケーブルに２本の導線を有する、「ツイナックス」型である。導線のペアは、好ましくはケーブルの近位端でレセプタクルコネクタに、及びそれらの遠位端でチップパッケージに直接終端される。レセプタクルコネクタは、好ましくは、ケージ、アダプタフレームなどのコネクタ構造内に包含され、コネクタ構造と協働して、プラガブルモジュールなどの外部コネクタを受容するように構成されたシールドケージを画定する。ケーブル線の第２の端部は、レセプタクルコネクタの端子及び接地に直接終端され、ケーブルは、レセプタクルコネクタのカードスロットの対向する側面に端子列を画定するため、ウェハのような支持体で好ましくは保持される。ケーブルは、コネクタ構造からその後壁を通って抜ける。
【００２２】
図面に戻って、図１は、スイッチ、ルーター、サーバーなどのコンピュータデバイス５０の斜視図であり、ホストデバイスのカバーは取り外されている。コンピュータデバイス５０は、全体的なチップパッケージ５４の一部であり得る、チップ５２（共にパッケージングされた１つ又は２つ以上の別個のチップであってもよい）の形状の１つ又は２つ以上のプロセッサ、又は集積回路によって管理されている。デバイス５０は、一対の側壁５５と、第１及び第２の壁５６、５７と、を有する。プラガブルモジュールなどの形状の対向する嵌合コネクタが、デバイス５０の回路に接続するために挿入され得るよう、コネクタ８０（入力／出力又はＩＯコネクタの形態であってもよい）は、ホストデバイスの第１の壁５６（前壁であり得る）に提供される。バックプレーンコネクタ３０は、デバイス５０をサーバーなどの大型デバイスに、かかるデバイスで使用されるバックプレーンも含めて接続するため、第２の壁５７（後壁であり得る）に提供され得る。デバイス５０は、電源５８及び冷却アセンブリ５９、並びにキャパシター、スイッチ、より小さいチップなどの各種の電子的構成要素を備えるマザーボート６２を含む。
【００２３】
図３Ａは、従来のデバイスで使用される、既知の技術による従来のチップパッケージ及びマザーボートアセンブリの断面図である。チップ５２は、ＡＳＩＣ、又はＦＰＧＡなどの任意の別のタイプのプロセッサ若しくは集積回路であってよく、一緒に位置付けられた１つ又は２つ以上の別個の集積回路であってよい。したがって、チップという用語は、本明細書では任意の好適な集積回路に対する汎用用語として使用される。図３Ａに示すように、チップ５２はその下側に、支持基板４７の関連する接触パッドに接続するはんだバンプ４５の形状の接点を有する。基板４７は典型的に、基板４７の本体を介して下側まで延在する、メッキスルーホール、マイクロビア、又はトレース４８を含む。これらの要素４８は、基板４７の下側４７ａに配設された接点４９と接続し、これらの接点４９は典型的に、ＢＧＡ、ＰＧＡ、又はＬＧＡなどの形状を取り得る。チップ５２、はんだバンプ４５、基板４７、及び接点４９はすべて協働的に、チップパッケージ５２−１を画定する。チップパッケージ５２−１は、ＦＲ４材料から作製され、デバイスで使用されるマザーボード５２−２のソケット（図示せず）経由で嵌合される。マザーボード６２は、チップパッケージの接点４９からマザーボードを介してデバイスの他のコネクタ、構成要素などまで延在する、長さのある複数の導電性トレース５２ａ〜ｃを有する。例えば、一対の導電性トレース５２ａ、５２ｂは、差動信号伝達線を画定するために必要とされ、第３の導電性トレース５２ｃは、信号伝達線の経路に従った、関連する接地を提供する。かかる信号伝達線はそれぞれ、マザーボードを介して又はマザーボード上で経路指定され、かかる経路指定は特定の欠点を有する。
【００２４】
ＦＲ４回路基板材料は、損失が増えてきており、１０Ｇｈｚを超える周波数でこのことが問題となり始める。また、これらの信号伝達線のトレース５２ａ〜ｃの回転、曲げ、及び交差は通常、チップパッケージの接点４９からマザーボード５２−２に搭載されたコネクタ又は他の構成要素までの伝達線を経路指定するために必要とされる。トレース５２ａ〜ｃにおけるこれらの方向の変化は、信号反射及びノイズの問題、並びに付加的な損失を生じさせ得る。損失は時として、増幅器、中継器、及び等化器の使用によって補正され得るが、これらの要素も、最終的な回路基板５２−２を製造するコストを増加させる。かかる増幅器及び中継器を収容するために、追加の基板空間が必要となることから、このことが回路基板５２−２のレイアウトを複雑にし、この追加の基板空間は、デバイスに意図された大きさでは使用できない場合がある。かかる損失を軽減する回路基板のカスタム材料を使用できるが、これらの材料の価格は回路基板の、また結果的にそれらが使用される電子デバイスのコストを著しく増加させる。なお更に、長さのある回路トレースは、それらを通る高速信号を駆動するために増大した電力が必要であり、そのように、それらのトレースが、「グリーン」（省エネ）デバイスを開発するための設計者の努力を妨害する。
【００２５】
図３Ｂは、図１のデバイス５０に使用され得るチップパッケージ５４の断面図である。チップ５２は、チップパッケージ基板５３に接続される、高速、低速、クロック、論理、電力、及びその他の回路を含む。パッケージ５４のトレース５４−１は、好ましくは基板５３の縁部５４−４に、又はその近位に配設された終端領域５４−３に配置される、関連する接触パッド５４−２につながる。チップパッケージ５４は、エポキシなどの封止剤５４−５を更に含み得、封止剤５４−５は、パッケージ５４内の適所に統合アセンブリとして、関連するケーブルコネクタ及び他の構成要素と共にチップ５２を固定する。図示のように、チップパッケージ５４は、はんだバンプ４９を通してマザーボードに部分的に接続されるが、かかる接続部は、マザーボード６２上の適所に高速信号伝達線を含む必要はない。しかし、図２２〜２９Ａに関して後述のとおり、支持回路基板は、短い距離を遷移する場合、高速伝達線を備えてもよい。例えば、トレース５２ａ〜ｃは、基板４７の外縁部のちょうど外側の回路基板６２上に提供されたコネクタに迅速に終端し得る。
【００２６】
ケーブルを基板に対して直接終端させる場合、ケーブル６０は、好適な電線対基板コネクタなどによって、パッケージの接触パッド５４−２に終端させることができ、これらのケーブル６０は、好ましくは、誘電性被覆部６１−１によって取り囲まれた２つの信号導電体６１を有するツイナックス構成である。ケーブル６０は、また、関連するドレイン線６１−２及び外側シールド６１−３並びに完成絶縁性外側ジャケット６１−４を含んでもよい（図２Ｄ）。外側シールド（導電性ラップ、編組シールドなどの形態であってもよい）と同様に、１つ又は２つ以上のドレイン線を使用することは任意である。場合によっては、２つの導電体が単一の誘電性カバー内に入れられ得る。かかる電線ペアそれぞれを構成する電線の間隔及び配向は、ケーブルが、回路基板とは別にそこから離れた、また、回路基板上のチップ、チップセット、構成要素、及びコネクタの場所の間、並びに回路基板上の２つの場所の間に延在し得る、伝達線を提供するような方法で、容易に制御され得る。ある実施形態においては、伝達構成要素としてのケーブルの規則的な形状は、回路基板信号伝達線で引き起こされる困難に比較して、許容可能な損失及び騒音を有する伝達線をより容易に維持できる。
【００２７】
上述のように、ケーブル６０及びそれらの信号導電体ペアは、チップパッケージ５４から第１（入口）又は第２（出口）のコネクタ８０、３０につながる高速信号伝達線を画定する。ケーブルの規則的な形状は、そこを通してインピーダンスを制御するために事前に選択された間隔での対として、信号導電体を維持する。信号伝達線としてケーブルを使用することで、マザーボード上のトレースの形状で高速信号伝達線を敷く必要がなくなることが可能であり、それによって、高い外国産基板材料のコストと、ＦＲ４などのより安い基板材料に関連付けられた損失と、が回避される。
【００２８】
図２〜２Ｃに示すように、ケーブル６０は、マザーボードをバイパスする高速信号伝達線を画定するため、チップパッケージ５４及びコネクタ８０（第１のコネクタであり得る）又はバックプレーンコネクタ３０（第２のコネクタであり得る）にそれぞれ接続される、対向する第１及び第２の端部１６３、１６４を有する。ケーブル６０は、外部インターフェイスを介したチップへ及びチップから横断する長さ全体を通して、信号導電体の規則的な形状を維持する。ケーブルの規則的な形状は、回路基板信号伝達線で発生し得る、信号反射又はインピーダンスの不連続性の問題を伝達線に導入せずに、ケーブルがそれらの経路内で回転すること、曲がること、又は交差することを可能にする。ケーブル６０は、ケーブルの第１及び第２のセットに配置されており、第１のケーブルセットはコネクタ８０とチップパッケージ５４との間に延在し、第２のケーブルセットは、デバイスの第２の壁５７内のチップパッケージ５４とコネクタ３０との間に延在する。ケーブル６０の信号導電体がチップ基板で終端され得る方法は、様々であってよい。図２Ｃに示すように、ケーブル６０は、電線対基板コネクタ６６を通じて終端され得、電線対基板コネクタ６６は、チップパッケージ基板５４上の接点と嵌合し得る（図示するために切り取っている）。コネクタ６６は、また、回路基板の表面上に搭載したコネクタにも嵌合し得る（図２２〜２８に示すものなど）。ヒートシンク７１は、熱を放出するため、示されているようにチップ５２の表面に取り付けられてもよく、封止材によってアセンブリに統合されてもよい。図２２〜２８に示す実施形態に関して、更に詳細な潜在的構成構造が以下に開示されることに留意されたい。
【００２９】
チップ、基板、ヒートシンク、及びケーブルコネクタ６６は、図２〜２Ｃに示すようにそれらを単一のアセンブリとして一緒に保持する封止材又は他の支持構造体によって統合され得る（may integrated together ）。この構造により、デバイス設計者は、複雑な回路基板設計を必要とせずに、ホストデバイスに価値を付加する付加的な構成要素及び回路に使用できる、マザーボード６２上の空間を完全に利用することができる。これらの統合アセンブリは、単に第１及び第２のコネクタを、ホストデバイス５０の前壁及び後壁３７４、５７にある対応する開口部に挿入することによって、デバイスに挿入され得る。図３Ｂに示すように、チップパッケージをデバイスの他の回路に接続するため、補助コネクタが提供されてもよい。また、アセンブリは、例えば、１）チップパッケージはないが、チップパッケージ基板はある、２）チップパッケージと、図２Ａの２００及び２０１にそれぞれ示されている第１又は第２のコネクタとがある、並びに、３）図２の２０２に示されているように、デバイスの前壁の開口部まで延在するように配置された、入口及び出口の両コネクタがある、などの他の形式で提供され得る。この方法で、アセンブリ２００、２０１、及び２０２は、ホストデバイス５０のマザーボード６２にかかる機能性を設計する必要なく、その機能性を有するデバイスを提供するために基礎デバイスに挿入され得る。考えられる構成の更なる詳細は、以下に述べる。
【００３０】
図４、７、及び８を参照すると、内部コネクタ７０は、コネクタ８０のそれぞれ内に収容され、かつ、内部コネクタ７０は、コネクタ７０の前側及びコネクタ８０の入口６７に開かれたカードスロット１０９を有する、絶縁性材料で構成された本体１０８を備える。カードスロット１０９は、嵌合インターフェイスの一例であり、カードスロット構成が好ましく、他の嵌合インターフェイスも好適である。カードスロット１０９は、コネクタ８０の下壁６８からカードスロット１０９を支持し、誤って位置付けられた対向する嵌合コネクタがカードスロット１０９に挿入されることを防止する、立脚１１０ａ、１１０ｂによって形成された偏光チャネル１１０の上に位置付けられる。本体１０８は、２つのコネクタ要素１０４ａ、１０４ｂの片持ち端子１１５ａ、１１５ｂの接触部を受容する、カードスロット１０９の両側に並べられた、複数の端子受容空洞１１１を有する。コネクタ要素１０４ａ、１０４ｂは、図４Ａ及び８Ｃに示すように、対応する端子の単一列で端子１１５ａ、１１５ｂを支持する。２つのコネクタ要素１０４ａ、１０４ｂはそれぞれ、ウェハに似た構成を有し、後部からコネクタ本体１０８に挿入されることができ、内部コネクタアセンブリが完成する。描写したように、それぞれのコネクタ要素１０４ａ、１０４ｂの端子配列は、それによって、カード受容スロット１０９の両側に位置付けられる。
【００３１】
図８Ａは、コネクタ７０で使用されるコネクタ要素１０４の基本構成を示す。複数のツイナックスケーブル６０及び通常の電線１２１は、コネクタ７０の幅方向に延在する配列内に配置される。電線１２１及びケーブル６０の端部は、ケーブル６０の単一導電体６１を露出させるように剥離され、同様に、コネクタ端子１１５ａ、１１５ｂの対応する尾部１１６で終端するように、電線及びケーブルそれぞれの自由端１２１ａ、１２０ａを画定する（図４Ａ）。例示の実施形態では、ツイナックスケーブル６０のペアは、配列の外端に位置し、ツイナックスケーブル１２０のドレイン線６１−２は、単純に上方へ曲げられてから、関連する接地プレート１２５上で平らになるように再び曲げられる。端子１１５ａ、１１５ｂは、独自に幅方向へ離間した配列で、支持バー１２４によって一緒に保持されている。これは、主としてコネクタ終端におけるケーブルの形状を維持する。
【００３２】
描写したレセプタクルコネクタ７０は、通過するデータ信号の信号完全性を促進し、バイパスケーブル線ペア及び対向する嵌合コネクタの回路カードの回路からのインピーダンスの遷移をもたらす構成を有する。この遷移は、事前に選択された許容度レベル内の８５〜１００オームであり、遷移が、入力レベルのインピーダンスから第１の遷移インピーダンス、次いで第２の遷移インピーダンス、次いで最終的に最終又は第３の遷移インピーダンスまで緩やかに発生するように、複数の段階、すなわち３つのゾーンで実行される。このように、インピーダンスの遷移は、そのコネクタの尾部又は接触部で発生するのではなく、レセプタクルコネクタの全長にわたってやや緩やかに発生する。いずれのインピーダンスの遷移も必要としない実施形態においては、遷移を省略することができる。
【００３３】
遷移がもたらされる場合、遷移は、レセプタクルコネクタ端子が延在する際に通過する３つの異なる誘電体媒質を呈することによってもたらされ得る。第１のゾーン媒質は、好ましくはホットメルト接着剤であり、ここでインピーダンスは約８５オームの入力インピーダンスから約６オーム上昇し、第２のゾーン媒質は好ましくはＬＣＰ（液晶ポリマー）を含み、そこでインピーダンスが更に約６オーム上昇し、最後に、第３のゾーン媒質は空気を含み、そこでインピーダンスは約１０５オームまで上昇し、それによってインピーダンスは約５％の許容度レベルで遷移する。また、周囲の媒質の変化は、異なるゾーンでより広く又はより狭くなる端子の幅の変化を伴う。また、端子と、関連する接地プレートとの間の距離が、この選択されたインピーダンスの同調に寄与し得る。遷移は、尾部から接触端部までの長さにわたって発生し、端子の尾部内又は接触部内のいずれかのみでなく、ユニット長にわたって緩やかな増加を示す。
【００３４】
描写したように、端子１１５ａ、１１５ｂでのケーブル／電線１２０、１２１の終端領域は、幅方向に延在し、所望の誘電定数を有する絶縁材料から形成されるネスト１３０内に配設される（図８Ａ〜８Ｄ）。描写したネスト１３０は、Ｕ字形構成を有し、端子支持バー１２４に隣接して配置されている。この領域では、ケーブル６０のドレイン線６１−２は、ケーブル６０の上に位置付けられ、端子尾部１１６より上に、そこから垂直方向に離間している接地プレート１２５に結合され得る。接地プレート１２５は、プレート本体１２５ａと、少なくとも部分的に平らな表面を有し、この表面にドレイン線６１−２が接触し、また、この表面にドレイン線がはんだ付けされるか、ないしは別の方法で接続され得る。
【００３５】
接触脚１２６は、好ましくはコネクタ７０の接地端子の尾部１１６に取り付けられた、接地プレート１２５の接触部１２８を形成するため、接地プレート１２５の一部として提供される。接触脚１２６は垂直にオフセットされ、そのため、接地プレート１２５は対応するコネクタ要素に関連付けられた端子の列で、信号端子の尾部への信号導電体の終端から離間し、その終端の少なくとも一部の上に延在する。図８Ｂ〜８Ｄに示されているように、接地プレート１２５はそれぞれ、任意の２つの信号端子の尾部が接触脚１２６のうちの２つが隣接するような方法で、好ましくは、コネクタ７０の接地端子に接触する３つの接触脚１２６を含む。この配列は、信号端子の間隔を、インピーダンスの観点からツイナックスケーブル６０の信号導電体の間隔とおよそ一致させることを可能にする。このように、端子１１５ａ、１１５ｂのＧ−Ｓ−Ｓ−Ｇパターンは、カードスロット１０９の両側にある端子の２つの列内に、内部コネクタ７０用に維持される。
【００３６】
矩形フレーム１３２は、各コネクタ要素１０４ａ、１０４ｂの後部に沿って提供され、中空の内部陥凹部１３８を少なくとも部分的に画定するよう、下壁１３４の周囲に一緒に結合された４つの壁１３３（図８）を含む。フレーム１３２の前壁及び後壁１３３は、示されているとおり、フレーム１３２を介した長手方向の範囲で、ツイナックスケーブル１２０と、低電力及び論理制御線１２１とを収容するように構成された開口部１３５で穿孔される。フレーム１３２は、その背面沿いに、終端領域を埋める外側被覆部分によって、ネスト１３０に結合される。フレーム１３２は、金属などの導電材料から形成されるか、又は外側の導電性コーティングを有し得、それにより、コネクタ８０内の適所にあるときに、コネクタ要素１０４ａ、１０４ｂが電気接地接触する。このため、フレームには、接地するための経路又は他の基準面が提供され得る。コネクタ要素のフレーム１３２は、ネスト（図８Ｃ）に隣接し、その後部に位置付けられ、後述のようにそこに固定され得る。
【００３７】
フレーム１３２の側壁１３３は、示されているとおり、垂直スロット１３６と共にはめ込まれ得る。これらのスロット１３６は、コネクタ８０の後部開口部１０６の側壁１０６ａ、１０６ｂと係合することになり、フレームは導電性であるため、スロット１３６はまた、コネクタ８０の後部開口部１０６からのＥＭＩの漏れを軽減し得る。ケーブル及び電線が延在するときに通過する、コネクタ要素のフレーム１３２の開放された陥凹部１３８には、液晶ポリマー（「ＬＣＰ」）などの誘電材料が充填され、この誘電材料によって、コネクタ要素のフレーム１３２に対して、また、ＬＣＰの一部も受容するネストに対して陥凹部１３８内の適所にケーブル／電線が固定される。このように、コネクタ要素１０４ａ、１０４ｂのウェハに似た構成が画定され、この全体的な構造が、ツイナックスケーブル６０に一定の歪み軽減をもたらす。
【００３８】
２つのコネクタ要素１０４ａ、１０４ｂの底部１３４は、互いに隣接し、図６に示すような係合方法で、支柱１４０及び孔１４１を介して互いに係合し得る。このように、２つのコネクタ要素１０４ａ、１０４ｂは、コネクタ本体１０８の後部開口部に挿入され得、それにより、端子接触部が互いにそろえられ、コネクタ本体１０８の端子受容空洞１１１に受容されて、統合コネクタアセンブリが形成される。図６に示すように、コネクタアセンブリは下からコネクタ６０の中空の内部空間に押し込まれる。内部接地面１４２は、２つの接続要素１０４ａ、１０４ｂの間に配置された平坦な導電性プレートの形状で提供される。この接地面１４２は、コネクタ要素のフレーム１３２の後端部からネスト１３０の前縁部まで延在する。この接地面１４２は、あるコネクタ要素内の信号導電体ペアと、別のコネクタ要素内の信号導電体ペアとの間の相互干渉を阻止する働きをする、プライマリ接地面の役割を果たす。接地プレート１２５は第２の接地プレート、すなわち、ケーブル１２０の信号導電体及び信号端子１１５ａでのそれらの終端へのバスの役割を果たす。
【００３９】
コネクタ要素１０４ａ、１０４ｂの側面にあるスロット１３６は、コネクタの後部開口部１０６の側面１０６ａ、１０６ｂと係合し、一方、コネクタ本体１０８の両側外面に配設された２つのつめ１４４は、コネクタ８０の側壁６４ａ、６４ｂの対応する開口部１４６に受容される。つめ１４４は、コネクタアセンブリがケージ６３内の適所に挿入されたときに変形するように、オーバーサイズであってよい。スロット１３６は、コネクタ８０との確実な接触を確保するため、チップ１４８が内側を又は互いを指す構成で丸められ得る（図１０）。
【００４０】
２つのＥＭＩ吸収パッド１０２ａ、１０２ｂは、コネクタアセンブリが下からコネクタ８０の内部６１に押し込まれる前に、コネクタアセンブリのコネクタ要素１０４ａ、１０４ｂの対向する表面に適用され得る。前述のように、コネクタ要素は垂直にはめ込まれるので、それらはコネクタの後壁開口部１０６の側面１０６ａ、１０６ｂと係合することができ、この接触が、ＥＭＩ吸収パッドと協働して、コネクタ要素周囲の四側面のＥＭＩ漏れの保護をもたらす。コネクタ８０の後壁及び導電性のコネクタ要素１０４ａ、１０４ｂが結合して、ＥＭＩの漏れを防止する、事実上第５の壁を形成する。パッド１０２ａ、１０２ｂは、コネクタ要素１０４ａ、１０４ｂと、ケージ６３の対向する表面との間の空間を密封する。これらのパッド１０２ａ、１０２ｂは、従来のコネクタでは通常、空である、コネクタ要素１０４ａ、１０４の上及び下の開放空間を占有する。
【００４１】
ＥＭＩパッド１０２ａ、１０２ｂは、好ましくは、ケーブル線が内部コネクタ７０の端子尾部で終端される、コネクタ要素の領域にそろえられ、その上に位置付けられる。下部パッド１０２ｂは、下壁６８と下部コネクタ要素１０４ｂとの間に保持され、上部パッド１０２ａは、上部コネクタ要素１０４ａとケージの後部カバー９０との間の適所に保持される。これは、図１３Ｂに示されているように、下に延在してパッド１０２ａと接触する後部カバー９０の底部に形成される、リブ１０３によって達成される。コネクタ要素のＥＭＩ吸収パッドは、それによって、ケージの上壁６６と下壁６８との間に差し込まれ、パッド１０２ａ、１０２ｂは、ＥＭＩの漏れがケージの後壁開口部１０６に沿って確実に減少されるように補助する。
【００４２】
ツイナックスケーブル６０をコネクタ７０の端子に直接終端させて、コネクタ８０は、回路基板からパネル上に取り付けるために、又はホストデバイス内の自立型コネクタとなるような方法で、構成される。コネクタ８０は、終端方法で回路基板６２に搭載される必要はないが、回路基板内の開口部を通ってネジボスへ延在する締結具を経由することができる。このため、コネクタの底部を有意に封鎖し、直角コネクタの必要性を排除することで、マザーボード６２上にコネクタを装着する必要性が排除されるだけでなく、垂直及び水平の両方の配置でのコネクタのスタッキングが容易になる。
【００４３】
したがって、コネクタの電線は、回路基板上のトレースをバイパスするプロセッサ又はチップパッケージなどの、ホストデバイスの構成要素に直接接続されてよい。ここで接続が直接的になり得るため、コネクタは、回路基板に搭載される必要はないが、開示されているコネクタ８０及び搭載されているパネルなどの構造内に密閉され得る。コネクタ８０は、アダプタフレーム上に配置されてもよく、所望の場合、ケージと同様に構成され得る。なお更に、コネクタは、内部接続スリーブとして使用され、ホストデバイス内に位置付けられ、プラグ形式コネクタを受容する、内部コネクタを提供し得る。コネクタケーブルは、ケーブルの一方の端部にてコネクタ要素端子の尾部で終端されるので、ケーブルは、第２の端部にてホストデバイスのチップパッケージ又はプロセッサで終端され得る。このような統合バイパスアセンブリは、１ユニットとして設置され、取り外し又は置換され得、回路基板、及びＦＲ４材料で発生する関連する損失問題をバイパスし、それによって、設計を簡略化し、回路基板のコストを削減する。
【００４４】
ここで図４〜９を参照すると、コネクタ８０は、図５及び５Ａに示されており、ホストデバイスの入口コネクタを収容する外部インターフェイスとして使用され得る。コネクタ８０は、デバイス５０の第１の壁３７４に配設され、プラガブル電子モジュールなどのプラグコネクタの形状で、対向する嵌合コネクタを受容する。コネクタ８０は、導電性のケージ６３を備え、２つの側壁６４ａ、６４ｂ、後壁６５、並びに上壁及び下壁６６、６８を備える。すべての壁は、ポートを画定するために、内部コネクタ７０と嵌合する、対応する対向の外部嵌合コネクタを受容する、中空の内部６１を協働的に画定する。コネクタ８０の壁は、アダプタフレームのように１つのピースとして一緒に形成されてもよく、一緒に結合される別個の要素を利用して、統合アセンブリが形成されてもよい。コネクタ８０は、動作中、プラガブルモジュールのみの収容に制限されるものではないが、適切な構成では、あらゆる好適なコネクタを収容できる点に留意されたい。
【００４５】
ケージ壁６４〜６６及び６８は、すべて導電性であり、コネクタ８０内に作製される接続部に対するシールドを提供する。この点について、コネクタ８０には、搭載されている回路基板に対して底面が開放されている既知のケージ及びフレームと対照的に、ケージ６３の底面を完全に封鎖する導電性の下壁６８が提供される。図示したコネクタ８０は、端子１１５ａ、１１５ｂに対する直接電線接続部を有する内部のケーブルダイレクトコネクタ７０（図４）を含み、したがって、ホストデバイス５０のマザーボード６２上のトレースでの終端を必要としない。ケージ又はフレームによって密封される従来技術のコネクタは直角型であり、つまり、コネクタは、その嵌合面から回路基板、及びコネクタが終端されるトレースまで直角に延在する。直角コネクタの回路基板での終端は、端子の様々な長さ及びその曲げ、例えば、曲がり角で増加する電気容量、又はコネクタ及び回路基板とのインターフェイスでのシステムの特性インピーダンスの上昇若しくは下降などにより、高速動作での信号完全性に問題を生じさせる可能性がある。更に、ケージの後部からケーブルが出ることにより、コネクタを回路基板に装着するための手段として、プレスフィットピンを使用する必要性が排除される可能性があり、通常の装着孔がネジ部品に使用されてよく、それによってホストデバイスのマザーボードの全体的な設計が簡略化される。図示するとおり、内部コネクタ７０は、ケーブル６０の電線で終端され、コネクタ８０の後壁６５から出て、それにより、前述の問題を回避する。
【００４６】
図５〜６Ｂに示すとおり、ケージの下壁６８は、ハウジング８０の底面を密封する。下壁６８は、下部プレート７２、及びケージ側壁６４ａ、６４ｂの外側表面に沿って延在する側面取り付けフラップ７３と共に板金片から形成されるものとして示されている。取り付けフラップ７３中の開口部７４は、つめ、すなわち側壁６４ａ、６４ｂ上に配置されているタブ７６と係合し、下部プレート７２を適所に保持する。付加的な取り付け手段として、下部プレート６８から上に曲げられているが、側壁６４ａ、６４ｂの内表面に沿って内部の中空空間６１に延在するように下部プレート６８の縁部に沿って位置付けられている、内部フラップ７５が含まれ得る。かかる２つの内部フラップ７５は、図１１及び１３Ａに示されており、内部チャネル６１に挿入される対向するコネクタの両側に接触するため、内部に延在する接触タブ７５ａを含む。また、２つのリム、すなわちフランジ７７ａ、７７ｂが下部プレート６８の反対端に提供されてもよく、これらのフランジは、ケージ６３の前壁及び後壁６５と係合して導電接触を行い、その位置でＥＭＩシールドを提供するために、一定の角度で延在する。下部全体を被覆する下壁６８の使用により、この領域でのＥＭＩが有意に減少する。スタンドオフ６９は、所望により、下壁６８内に形成され得る。下壁６８とケージ６３との間の多数の接触ポイントにより、内部コネクタ７０のコネクタ８０の底部全体に沿って確実なＥＭＩシールドガスケットが提供される。
【００４７】
ここで図５を参照すると、上壁６６は好ましくはアクセス開口部８１を含み、アクセス開口部８１は中空の内部６１に通じており、内部コネクタ７０と、主に内部コネクタ７０の前側のエリアと、にそろえられる。フィン付きヒートシンクとして示されている熱伝達部材８２が提供されてよく、熱伝達部材８２は、アクセス開口部８１に少なくとも部分的に延在する基部８４を有する。基部８４は、ケージの内部６１に挿入されたモジュールの対向する表面と接触する、平らな底部接触面８５を有する。２つの保持器８６は、上壁６６に結合するものとして示されており、保持器８６はそれぞれ、ヒートシンクの上部プレート８７に下向きの保持力を加える組み込み済みの接触アーム８８のペアを有する。開口部８１の周辺に延在し、上壁６６と熱伝達部材８２との間に挿入される、ＥＭＩガスケット８９が提供される。
【００４８】
コネクタ８０は、内部コネクタ７０の一部を被覆するために、内部６１の後部にわたって延在する、後部カバー部９０を更に含む。陥凹部９１は、後部カバー９０の対向する表面と上壁６６との間に挿入される、山型のＥＭＩガスケット９２を収容するように、後部カバー９０に形成され得る。後部カバー９０は、スロット９４の形状の開口部を含むように見える。上壁６６（図１３Ａ）は、示されているように、係合フック９５を含んでよく、係合フック９５はスロット９４内に受容されて、コネクタ８０の前フランジに、上壁６６の先端縁が隣接するように、上壁６６が前方にスライドされ得るような方法で上壁６６をケージ６３に係合し、コネクタ８０の前フランジは、上壁６６の対応するスロット９７に係合する、共に形成された突起タブ９６を含み得る（図５Ａ及び１３Ａ）。締結具９９（ネジ又は他の締結具でもよい）を使用して、ケージ６３によって支持されるネジボス１００に形成されるネジ付き孔と係合することにより、上壁６６をケージ６３に固定することができる。このように、ケージ６３は、ＥＭＩの漏れを有意に低減する方法で密閉される。
【００４９】
内部コネクタ７０は、ケーブル６０に直接接続されるため、コネクタ８０は、直接終端によってマザーボード６２に搭載される必要はないが、他の構造によって支持され得るか、又は回路基板内の開口部１２２を通ってネジボス１００へ延在する締結具１２０によって取り付けられ得る。コネクタ８０の底部を封鎖し、直角コネクタを排除することで、マザーボード６２上にコネクタ８０を装着する必要性が排除されるだけでなく、垂直及び水平の両方の配置でのケージ／コネクタ８０のスタッキングが容易になる。図１５及び１６は、２つの異なる形式のスタッキングを示している。図１５及び１５Ａは、垂直スタックにおいて水平に配向された入口６７を有するコネクタ８０のペアを示している。示されている２つのコネクタ８０は、回路基板内の開口部を通って上向きに、ネジボス１００に係合する下部ネジ１２０によって、回路基板６２上に支持されている。１組の中間ネジ１２４が、下方のケージのネジボス１００を係合するために提供され、これらのネジ１２４は、ネジ付き雄型端部及びネジ付き雌型端部１２６を有する。雌型端部１２６は、上部ケージのネジボス１００に延在する上部ネジ９９、１２８を係合する。したがって、複数のコネクタ８０は、そのような、回路基板６２に形成され、内部コネクタ７０で終端される複雑な高速接続トレースを必要としない方法でスタックされ得る。
【００５０】
図１６〜１６Ａは、コネクタ８０が配置され得る別の方法を示している。この配置は、ホストデバイスの前側に沿って垂直にそろえられるが、回路基板６２から引き上げられた、３つのケージの水平列を含む。図１５Ｂは、コネクタ８０を収容する陥凹部を形成する、基部１３２及び２つの延在する側壁１３３を有する、装着ネスト（mounting nest ）１３０を示している。装着ネスト１３０は、基部１３２内の開口部１３５を通って延在する、図示されているような締結具を使用してフェースプレート１３６に取り付けられ得る、２つの取り付けフランジ１３４を有する。締結具は、ケージをネストに取り付けるために使用され得、基部開口部１３５を通ってネジボス１００の中に延在する。コネクタ８０の上壁６６は、上述のように雄型対雌型の端部の締結具１２６を使用して、ケージ６３に取り付けられ得、そのため、隣接するコネクタ８０は、ネスト１３０の基部１３２を通って対向する締結具の雌型端部１２６まで、又はケージのネジボス１００まで延在する雄型締結具を使用して、統合型配置に組み立てられ得る。また、熱伝達部材８２は、記載されているように、ケージの後方に延在する熱消散フィンを有するため、図１４〜１５Ｂに示されているような事例においては、コネクタ８０は密接していてもよい。
【００５１】
したがって、ケージの下に位置付けられた終端トレースを必要とせずに、フェースプレート又はベゼルなどのホストデバイスの外壁に、又は回路基板に取り付けられ得る、自立型コネクタ／ケージが提供される。かかる自立型コネクタは、回路基板に搭載される必要はないが、パネル搭載されてもよい。コネクタは、アダプタフレーム、シールドケージ、又は類似タイプのケージの形状を取り得る。なお更に、コネクタは、内部接続スリーブとして使用され、ホストデバイス内に位置付けられ、プラグ形式コネクタを受容する、内部コネクタを提供し得る。コネクタケーブルは、ケーブルの近位端にてコネクタ要素端子の尾部で終端されるので、ケーブルは、遠位端にてホストデバイスのチップパッケージ又はプロセッサで終端され得る。このような統合バイパスアセンブリは、１ユニットとして設置され、取り外し又は置換され得、回路基板、及びＦＲ４材料で発生する関連する損失問題をバイパスし、それによって、設計を簡略化し、回路基板のコストを削減する。
【００５２】
Ｉ／Ｏコネクタに接続するのに使用される嵌合コネクタは、動作中に熱を発生させるが、この熱は、動作中の信号の効率的な伝達及び受信を維持するために除去する必要がある。高い温度は、モジュールだけでなく、モジュールが使用されるデバイスの性能にも悪影響を及ぼす恐れがあるため、この動作熱を除去することは重要である。かかる除去は典型的に、モジュールの選択された表面、典型的には上面と接触する立体基部を含むヒートシンクの使用によって達成される。これらのヒートシンクは、基部からデバイスの内部空間の中へ上方向に突出する、複数の熱消散フィンを更に有する。フィンは、互いに離間しているため、熱がフィンから周囲の内部雰囲気に消散される方法で、空気はフィンの上及び周囲に流れ得る。フィンは、ヒートシンク及びモジュールの上に装着され、所望の程度の熱交換を達成するために、特定の高さで上方に延在する。ただし、かかるヒートシンクの使用では、設計者は、モジュールが使用されるデバイスの高さを減少させることができず、かかるデバイスの全体高さを減少させる可能性が排除される。
【００５３】
この点について、図１７〜１９Ｇに示すように、ケージ／コネクタ２２２の内部空間２２６に下向きに垂れ下がる立体基部２４２を有する、熱伝達部２４１を含む、ヒートシンクアセンブリ２４０が提供される。熱伝達部の基部２４２は、ケージ２２２内の開口部２３２に対する形状において補完的であるため、基部２４２は、ケージ２２２の内部ベイ２２９の前側開口部２３０に挿入されるモジュールの頂部又は上面に熱接触するよう、開口部２３２を通り、内部空間２２６の中に延在し得る。基部２４２は、基部２４２の周辺部の少なくとも実質的な部分の周囲に、好ましくは基部２４２の周辺部全体に延在するすそ部又はリップ部２４４を更に含み得る。このすそ部２４４は、ケージ２２２の上面２３３に形成された対応する陥凹部２４６に受容され、好ましくは開口部２３２を取り囲む。陥凹部２４６に適合し、開口部２３２を取り囲む、導電性のＥＭＩリングガスケット２４７が提供される。ガスケット２４７は、複数のスプリングフィンガー２４８を有し、開口部２３２を介したＥＭＩの漏れを防止するように、熱伝達部のすそ部２４４とケージ上部の陥凹部２４６との間に導電性シールを提供する。ＥＭＩガスケット２４７は、陥凹部２４６内に位置しており、放射状に外側へ延在し、示されているようにすそ部２４４の下面と接触するスプリングフィンガー２４８で開口部２３２を取り囲む。ケージ２２２の上部にある開口部２３２は、熱伝達部２４１がケージ２２２の内部空間２２６の中に延在し、及び熱接触面２５０によって挿入される任意のモジュールと熱伝達接触することを可能にするため、接触開口部と見なされる（図１９Ｃ）。
【００５４】
熱伝達部２４１は、好ましくはフレーム接触開口部に入り、有効かつ確実な熱接触でベイ２２９に挿入されたモジュールの上面と接触するように構成された、平面熱接触面２５０を（その底面に）含む、立体基部２４２を有する。基部２４２は、モジュールの挿入を容易にするため、その接触面２５０上に所定の角度のリードイン部を含み得る。ヒートシンクアセンブリ２４０は、モジュールによって生成され、モジュールの熱接触面２５０と対向する上面（複数の場合あり）との間の接触によって熱伝達部２４１に伝達される熱を消散する、別個の熱消散部２５２を更に含む。図１８に示すように、この熱消散部２５２は、熱伝達部２４１とは別個であり、そこから長手方向又は水平方向に離間している。
【００５５】
熱消散部２５２は、類似の長手方向軸に沿って熱伝達部２４１から片持ちに延在する基部２５４を含む。複数の垂直熱消散フィン２５６は、基部２５４に配設され、熱消散部の基部２５４から垂直に下方へ延在する。図示したように、フィン２５６は長手（水平）方向に互いに離間して、それらの間に、熱伝達部２４１から長さ方向に離間し、モジュールに対して長さ方向に更に延在する複数の冷却路２５８を画定する。対応するモジュールと接触する熱伝達部２４１を保持するため、また、熱消散部２５２の幅及び／又は長さによって発生し得る任意のモーメントに抵抗するため、保持器２６０が示されている。これらの保持器２６０は、保持器の基部２６５に配設される対応する開口部２６４内に受容される、垂直支柱２６３に似たケージ２２２の一部として形成され得るリベット２６２などの締結具によって、フレーム上面２３３に取り付けられる。これらの支柱２６３の自由端は、保持器２６０とすそ部２４４との間の接続を形成するための「デッドヘッド型（dead-headed ）」又は「マッシュルーム型」であってよい。保持器２６０は、それらに関連付けられ、図示するように基部２６５から長手方向に延在している、片持ちのスプリングアーム２６７のペアを有しているように見える。スプリングアーム２６７は可撓性があり、予備形成された下向きの付勢力で弾性スプリングアーム２６７として形成される。スプリングアーム２６７は、自由端２６８で終わり、下向きの角度で延在して熱伝達部材のすそ部２４４と接触する。かかる接触点４つが、図に示されているヒートシンク２４０のアセンブリに提供され、これらの接触点により、想像線でつなげたときに四方が画定される。ただし、スプリングアーム２６７の接触点は、ヒートシンク部材２４０のすそ部２４４で使用できる空間の範囲に従って示された場所とは異なり得る。
【００５６】
スプリングアーム２６７の弾性は、設計者が、スプリングアーム２６７の長さ、スプリングアーム２６７が陥凹部２４６の中に垂れ下がるときの深さ、及びスプリングアーム２６７を保持器２６０に結合するスタブ２６９の高さを構成することによって、所望の接触圧を得ることができる。保持器２６０をすそプレート２４４に締結具で接続することにより、場所を取り、ケージ２２２間の間隔に影響を及ぼすケージ２２２の側面への取り付けを形成し、使用する必要がなくなる。リベット２６２はまた、フレーム２２６が、垂直方向を含む任意の方向に過度に拡大されないように、低輪郭を有する。スプリングアーム２６７は、長さが相対的に短く、したがって、任意のモジュールとの良好な熱伝達接触を維持するため、確実な接触圧を用いるように、およそ４つの角で熱伝達部２４１と接触する。
【００５７】
一意的に、熱消散フィン２５６は、ヒートシンクアセンブリ２４０の熱伝達部２４１との直接接触から除去される。むしろ、それらのフィンは、熱消散部２５２に位置付けられ、そこから下方に延在する。フィン２５６は、熱伝達部４１及びその基部２４２から長手方向に離間している。フィン２５６は、垂直面Ｆとして示されている一連の平面に更に配置され、垂直面Ｆは、熱伝達部のすそ部が延在する水平面Ｈ１と、熱接触面（複数の場合あり）２５０が延在する水平面Ｈ２と、の両方と交差する。図１９Ｃに示すように、垂直面Ｆが２つの平面Ｈ１及びＨ２と交差するだけでなく、フィン自体もそれら２つの面を交差する高さで延在する。更に、隣接するフィン２５６は、空気が循環し得る、冷却路又は空気チャンネルを介在することによって分離される。フィン２５６及び冷却路２５８は、ヒートシンクアセンブリ２４０の長手方向軸まで横方向に延在する。このように、フィン２５６は、ケージ２２２の後方、及びケージ２２２で支持されるレセプタクルコネクタ２７１で終端される電線２７２の上の空間Ｒを占有し得る。このようにフィン２５６を配置することで、ケージ構造が使用されるデバイスの高さ全体を、通常はケージから上方に突出するフィンのおおよその高さだけ減少させることができる。フィン２５６をこの配向で電線２７２に接触させないことが望ましい。この点について、フィン２５６の高さは、図に示されているように好ましくはケージ２２２の高さ未満である。
【００５８】
示されている熱伝達及び熱消散部２４１、２５２は、伝達部２４１から消散部２５２へ熱伝達を促進するため、一片として一体的に形成されている。ただし、２つの部分２４１、２５２は別個に形成され、所望に応じてその後に結合され得ることが想到される。熱伝達部２４１からの熱の伝達を更に高めるため、熱伝達及び熱消散部２４１、２５２に沿って長さ方向に延在し、そこに接触する熱伝達部材２７４が提供される。かかる伝達部材２７４は、熱パイプ２７５として図に示されており、楕円形又は長円形の断面構成を有し、かかる形状を画定する長軸及び単軸を含む（図１９Ｄ）。熱パイプ２７５の楕円形構成は、熱パイプ２７５と、ヒートシンクアセンブリ２４０の２つの部分２４１、２５２との間の接触エリアの量を増大する。矩形の内部空洞などの他の非円形構成、又は更には円筒形の構成が使用されてもよい。熱パイプ２７５は、更にヒートシンクアセンブリ２４０に沿って長手方向に延在する共通チャネル２７８内に受容され、２つの部分２４１、２５２の輪郭をたどる。したがって、熱パイプ２７５は、ヒートシンクアセンブリ２４０の異なる高さ、すなわち高度で延在する２つの別個の部分２７９、２８０とのオフセット構成を有する。
【００５９】
熱パイプ２７５は、その端部で密封されている側壁２８３によって画定された内部空洞２８２を備えた中空状の部材であり、その内部空洞２８２内に２相（例えば気化性）流体を含む。内部空洞２８２の実施形態内に存在し得る２相流動体の例としては、純水、フレオンなどが挙げられる。熱パイプ２７５及びその壁２８３は、アルミニウム、銅又は他の熱伝導性材料から構成されてもよい。内部空洞２８２は好ましくは、熱伝達部２４１に隣接する位置にある蒸発器領域２７９と、熱消散部２５２に隣接する位置にある凝縮器領域２８０と、を含む。熱は、熱伝達部２４１から熱パイプ２７５の下壁及び側壁２８３を通って内部空洞２８２へ伝達され、そこで、蒸発器領域２７９に存在する２相流体を蒸発させ得る。この蒸気は次いで、凝縮器領域２８０内の液体に凝縮され得る。図示した実施形態では、蒸気は凝縮するにつれて熱を放出し、その熱は内部空洞２８２から熱パイプ２７５の壁２８３を通って熱消散部２５２の基部及びその関連するフィン２５６へ伝達される。内部空洞２８２は、ウィックに沿って蒸発器領域２８０に戻る凝縮液の移動を容易にするため、ウィック２８４を含み得る（図１９Ｄ）。ウィック２８４は、内部空洞２８２の内面にあるくぼみ付きチャネルの形状、又はワイヤメッシュなどの範囲を取り得る。
【００６０】
図示したように、ヒートシンクアセンブリ２４０の熱伝達及び熱消散部２４１、２５２は長手方向に延在するが、異なる高度で延在し、熱消散部２５２は熱伝達部２４１に対して高くなっている。この高度の違いは、ある程度、熱伝達部２４１から熱消散部２５２までの液体蒸気の動きを促進するが、その主な目的は、熱消散部２５２を収容するためにフレーム２２２を変更することなく、その水平範囲で熱消散部２５２を収容することである。熱伝達部２４１と同じ高度で熱消散部２５２を延在させることが望ましい場合、後壁２２４及びそこに近位の上面２３３の一部を変更する必要がある。チャネル、すなわち陥凹部は、熱伝達部２４１と熱消散部２５２との間のヒートシンクアセンブリ４０の領域を収容するように、その２つの壁２２４、２３３に形成され得る。また、大半は１つの熱パイプ２７５について論じられているが、図１９Ｅに斜線で示されているように、ペアの熱パイプ２９０などの複数の熱パイプが、ヒートシンクアセンブリのチャネルで経路指定され得ることが理解される。この事例では、ペアのパイプが中間に封入され得、図示したようにペアの熱パイプと単一の楕円形構成の熱パイプとの間で失われた直接接触の量を補うための熱伝達を容易にする。熱導電性グリース又は他の化合物を熱パイプに適用して、熱伝達を高めることができる。
【００６１】
このヒートシンクアセンブリは、ケージと熱的に係合し、そこからケージの後方の領域に熱を独自に伝達する。この構造及びその下方に垂れ下がる熱消散フィンを使用することで、かかるヒートシンクアセンブリが使用されるデバイスは、減少された高さを有し、追加のデバイスを収納し、スタックすることを可能にする。熱消散フィンは、フィンの間のすべての空間が冷却に使用され、そのいずれもライトパイプ及びそこを通って延在する他の部材を有さないような場所にある。ヒートシンクの熱消散部は、水平に延在するが、デバイスのマザーボードの上に離間配置されるので、設計者は、ホストデバイスの横方向のサイズ及び深さを増大させることなく、付加的な機能構成要素にこの開放空間を利用できる。ヒートシンクが統合されたコネクタが、ホストデバイスで使用するために配置され、装着され得る方法の例が、図１５〜１６Ａに示されている。
【００６２】
上述のとおり、コネクタ８０のケージは、コネクタ８０が回路基板によって支持されず、その代わりに、他の構造体（導電性又は絶縁性フレームなど）によって支持され得るように、コネクタ８０の位置付けが可能な方法で形成され得る。かかる構成では、すべての端子は、好ましくは、信号（高速及び低速）が適切に指向され得るように、ケーブル内の導電体に接続される。かかる多くの実施形態においては、コネクタのケージは、ダイ鋳造材料を用いて形成され得る。従来の打抜金属構成も適しているため、かかる構成は不要である。
【００６３】
ケージを別個の構造体、例えばフレーム、によって支持され得る一方で、コネクタは、更なる従来の方法で回路基板に装着させ得る点に留意されたい。例えば、図２０のコネクタ８０’は、打抜金属で形成され、回路基板に圧入し、連動構成に複数のポート８０ａ’を提供するように構成される。ケージ６３’は、ポートの画定を補助する隔壁６３ａ’を備え、ケージ６３’は、回路基板に圧入させるように構成される尾部６３ｂ’を備える。回路基板がボックスの縁部まで延在することが好ましいあるシステム構成では、図示した圧入方法で回路基板に装着できるように構成されたコネクタ８０’を有することが有益であり得る。かかる構成では、高速信号端子は、コネクタ対ケーブルであるが、低速信号は、所望の方法で、ケーブルに装着され得るか、又は回路基板に接続され得ると予測される（例えば、ＰＣＴ出願第ＰＣＴ／ＵＳ２０１４／０５４１００号に描写され、その全体が参照によって本明細書に援用されるコネクタなど）。
【００６４】
図２１は、コンピュータデバイス３００の実施形態を示す。デバイス３００は、第１の壁３０５ａ及び第２の壁３０５ｂを有するシャーシ３０１を備える。描写されるとおり、前壁の第１の壁３０５ａ及び第２の壁３０５ｂは、後壁であるが（したがって、第１及び第２の壁３０５ａ、３０５ｂは対向している）、第１及び第２の壁３０５ａ、３０５ｂは、対向している側面上にある必要はなく、このため、いくつかの構成が可能である。
【００６５】
シャーシ３０１は、前壁３０５ａに近接するまで延在する主要回路基板３１２を支持する。チップパッケージ３４０は、回路基板３１２上に提供され、かつ第１のコネクタ３２１は、高速信号を搬送するケーブル３２２によって、チップパッケージ３４０に接続させる。第２のコネクタ３３１は、第２の壁３０５ｂに位置付けされ、ケーブル３３２によって、チップパッケージ３４０に接続される。電力は、電力接続部３３０を介して、回路基板３１２（及び基板によって支持される様々な構成要素）に提供される。第１及び第２の壁３０５ａ、３０５ｂの間の距離は、２０インチを超えてもよく、このため、高速信号の転送に回路基板を使用する予定である場合、特に、データ転送速度が２５Ｇｂｐｓに近づき、その値を超える場合、問題となる点に留意されたい。非ゼロ復帰（ＮＲＺ）符号化では、信号伝達周波数約１２．５ＧＨｚを必要とし、かつ、かかる周波数は、従来のＦＲ４ベースの回路基板との互換性は低い。更に、データ転送速度が４０Ｇｂｐｓに近づく（かつ、信号伝達が２０ＧＨｚに近づく）につれ、外国産材料を使用しても、従来の回路基板技法を使用するには、不十分である可能性がある。
【００６６】
図２２〜２７は、コンピュータデバイスの別の実施形態を示す。具体的には、コンピュータデバイス４００は、第１の壁４０５ａ及び第２の壁４０５ｂを有するシャーシ４０１を備える。主要回路基板４０６が提供され、主要回路基板は、構成要素回路機構４０７を備える。構成要素回路機構４０７は、所望の周波数帯を支持するために、いずれも高周波数で動作する必要がないか、又は短い距離を遷移することを意図して、電源、冷却ファン及び様々なデジタル信号チップを備えてもよい。支持体接続部４０８（アセンブリの簡略化としてケーブルアセンブリとして示すが、２つの基板コネクタであってもよい）は、制御信号及び／又は電力信号を１つ又は２つ以上のチップパッケージ４４０を支持する信号基板４１０に提供し得る。
【００６７】
第１のコネクタ４２１は、第１の壁４０５ａにポート４２１ａを提供するために、第１の壁４０５ａに沿って位置付けられる。同様に、第２のコネクタ４３１は、第２の壁４０５ｂに沿って、適切な嵌合インターフェイスを画定するために、第２の壁４０５ｂに沿って位置付けられる。しかし、理解され得るように、信号基板４１０が、第１又は第２のコネクタまで延在することはない。その代わりに、第１のコネクタ４２１は、ケーブル４２２を介してチップパッケージ４４０に連結され、第２のコネクタ４３１は、ケーブル４３２を介して、チップパッケージ４４０に連結される。第１のコネクタ４２１は、前述と同様の方法で形成され得る。したがって、コネクタ４２１の内部詳細は、簡略化のために、ここでは繰り返さない。その代わり、かかるコネクタの上記の特徴は、システム要件に適合するコネクタを提供するために、本明細書において所望の方法及び所望の組み合わせで使用され得る点に留意されたい。
【００６８】
理解され得るように、第１のコネクタ４２１は、前側回路基板４１１によって支持され得る。あるいは、前側回路基板は、省略してもよく、第１のコネクタ４２１を支持するために、フレーム１３２（前述）などのフレームを使用することもできる。前側回路基板４１１を使用する場合、コネクタ支持体４１１ａを使用して、第１のコネクタ４２１を前側回路基板４１１に固定することができる。
【００６９】
信号基板４１０は、チップパッケージ４４０を支持し、チップパッケージ４４０は、チップ４４５を備え、複数の信号基板コネクタ４２６がチップパッケージ４４０の周囲に配置される。前述のトレースにより、チップ４４５を信号基板コネクタ（複数可）４２６に接続でき、前述のとおり、任意の基板は、チップ４４５と信号基板４１０との間の接続部として動作し得る。図２７に示すものなど、一実施形態においては、信号基板コネクタ４２６は、チップ４４５の少なくとも２つの側面に位置付けられ得、また、システム容量を増大するために、４つの側面に位置付けられてもよい。所望である場合、少なくとも２つの信号基板コネクタ４２６は、チップ４４５のそれぞれの側面に提供され得る。必然的に、信号基板４１０（又は、信号基板を使用しない場合、対応する構造体）が両側面（例えば、頂部及び底部）にチップを有する場合、密度を更に増大させることができる。
【００７０】
動作中、信号基板４１０が作製され（はんだリフロー操作によるものも含んでもよい）、第１のコネクタ４２１に嵌合されることが予測される。こうした設置プロセスを可能にするには、ケーブル４２２は、第１のコネクタ４２１に終端させた第１の端部４２２ａを有し、第２の端部４２２ｂは、第１の基板コネクタ４２３に終端させ、第１の基板コネクタ４２３は、信号基板コネクタ４２６と嵌合可能である。同様に、ケーブル４３２は、第２のコネクタ４３１に終端させた第１の端部４３２ａ、及び第２の基板コネクタ４３３に終端させた第２の端部４３２ｂを有してもよい。かかる構成により、第１のコネクタ４２１及び第２のコネクタ４３３に接続させる前に、信号基板４１０をシャーシ４０１内に装着させることができる。動作中、信号基板コネクタ４２６は、信号基板４１０にはんだ付けされている複数の端子４２９を支持するハウジング４２６ａを備えることが予測される。当然ながら、代替的実施形態においては、信号基板コネクタは、信号回路基板４１０に圧入されてもよい。コネクタを回路基板上に搭載するために、はんだ又は圧入を用いることは公知であるため、本明細書において、かかるコネクタの詳細を更に論ずることはない。
【００７１】
信号基板コネクタ４２６を信号コネクタ基板４１０に装着させる方法に関係なく、信号コネクタ基板４１０に嵌合可能なインターフェイスを提供する。信号コネクタ基板は、チップ４４５（典型的には、搬送波又はある程度自然の基板上にあることになる）を支持する。チップ４４５は、上述のとおり、信号回路基板４１０に接続させることができ、かつ、冷却ブロック４４１を支持する熱的フレーム４４２によって支持され得る。冷却ブロック４４１（従来のヒートシンクの形態であってもよい）は、好ましくは、チップ４４５に対して圧縮されることになる冷却基部４４１ａを備え、かつ、表面積を増やし、チップの冷却を改善するために、冷却フィン４４１ｂを備えてもよい。理解され得るように、熱伝達化合物４４３は、チップ４４５を冷却基部４４１ａに熱により連結させる。
【００７２】
チップ４４５は、前述のとおり、ＡＳＩＣ、ＤＳＰ及び／又はコントローラ及びプロセッサの任意の所望の組み合わせであってもよく、したがって、信号回路基板４１０を介して、非常に短い経路のみを介して第１のコネクタ４２１及び第２のコネクタ４３１に接続される。信号損失は、基板に沿って遷移する距離と関係があるため、描写したとおり距離を短くすることにより、従来のシステムよりも、損失をはるかに少なくすることができ、かつ、従来の回路基板材料及び構成方法を使用することができる。
【００７３】
図２８Ａ及び２８Ｂは、信号基板コネクタ及び第１の基板コネクタの代替的実施形態を示す。具体的には、第１の基板コネクタ５２３は、ケーブル５２２の１つ又は２つ以上の列を支持するハウジング５２３ａを備える。第１の基板コネクタ５２３のハウジング５２３ａは、動作中、ケージ５２７ｂを対応する信号回路基板に固定するのを補助する立脚５２７ｃを有するケージ５２７ｂ内にハウジング５２７ａを備える信号基板コネクタ５２６に嵌合する。付勢部材５２８ａは、信号基板コネクタ５２６の第１の基板コネクタ５２３を固定し、作動部材５２８ｂを備え、作動する際、第１の基板コネクタ５２３を信号基板コネクタ５２６から除去することができる。
【００７４】
必然的に、第１の基板コネクタ及び信号基板コネクタの他の構成も可能であり、したがって、描写した実施形態は、特に明記のない限り、制限することを意図するものではない。更に、第１の基板コネクタ及び第２の基板コネクタは、同じであってもよく、又は必ず、適切なコネクタを誤った場所に装着できないように、異なってもよい。潜在的な設置に関する問題を更に防ぐために、第１の基板コネクタ及び第２の基板コネクタのそれぞれは、所望の構成のみ設置できるように、別々のキーボード入力であってもよい。
【００７５】
図２９は、チップパッケージ６４０の代替的実施形態を示す。支持層６１４が提供され、該支持層は、屈曲層６９０を支持し、次に、基板６４６を支持し、基板６４６は、チップ６４５を支持する。チップ６４５及び基板６４６は、前述のとおりであってよい。支持層６１４は、回路基板又は他の何らかの材料であってもよい。支持層６１４は、チップ６４５及び基板６４６のサイズと比較的類似しているように示すが、実際には、支持層は、付加的支持を提供するために、チップ６４６及び基板６４６よりも大きいことが予測される。理解され得るように、描写した実施形態では、チップをコネクタに連結するために回路基板を使用するよりも、屈曲回路を使用して、コネクタ６２６をチップ６４５に連結する。チップパッケージ６４０の全体を、所望の構成に応じて、フレーム（図示せず）又は支持層６１４によって支持でき、また、チップからの熱の消散を補助するために、ヒートシンクを備えてもよい。かかるシステムでは、支持層６１４には、前述のものと類似のヒートシンク用の装着点が提供されてもよい。
【００７６】
屈曲回路は、複数の層の厚さであり得るため、複雑なパターンで作製されてもよく、屈曲回路６９０は、複数の信号基板コネクタ６２６（システムの他の部分が実質的で同じであるように、対応する第１の基板コネクタに接続されるように構成される）に終端させ得る。このため、屈曲回路６９０と基板６４６又はチップ６４５との間のはんだ接続が可能である。また、理解され得るように、屈曲回路は、回路基板に比較して、高い性能を提供し得る。基板６４６は、別個の構成要素のように示すが、一実施形態においては、屈曲回路６９０は、基板６４６と置き換えることができ、このため、基板６４６の使用は、チップパッケージ６４０においては任意である点に留意されたい。このため、理解され得るように、信号基板コネクタは、回路基板上に装着させることはできるが、必ずしも装着させる必要はない。
【００７７】
屈曲回路は、多くの場合、ＫＡＰＴＯＮにより形成され、強固な屈曲回路であってもよく、また、ポリイミド、アクリル接着剤、エポキシ接着剤及びフルオロポリマー接着剤溶液によって形成され得る点に留意されたい。このため、このシステム設計により、ＦＲ４など比較的損失のある材料であっても、効果的に使用され得るため、材料の選択を制限することを意図するものではない。
【００７８】
具体的には、周波数約１５ＧＨｚ（ＮＲＺ符号化を用いる場合は、２５Ｇｂｐｓ、及びＰＡＭ４符号化を用いる場合、５０Ｇｂｐｓを支持する必要がある周波数をわずかに上回る）では、チップと信号基板コネクタとの間の回路基板による挿入損失が２ｄＢ（好ましくは、１ｄＢ未満）未満とし得ることが予測されるように、信号基板（信号基板を使用する場合）のトレースの経路長は、短いままにする。これは、安価の回路基板材料であっても、その周波数で、遷移１インチ当たり１ｄＢ未満にすることができるためであり、また、システム設計により、トレースがチップと信号基板コネクタとの間で、比較的短い経路長（多くの場合、長さ２インチ未満）を有することができる。より性能の高い回路基板材料では、１インチ当たり約０．５ｄＢの範囲で、損失が生じ得る。このため、チップと信号基板コネクタとの間で１ｄＢ未満の損失を有することは、実現可能である。必然的に、動作周波数が増大し、２５ＧＨｚに近づくにつれて、挿入損失の減少が可能な、描写された構成がより重要になる。出願人は、２５ＧＨｚの信号伝達操作であっても、描写されたシステムでは、依然として比較的低い挿入損失（確実に設計したシステムの回路基板において挿入損失２ｄＢ未満）をもたらし得、このため、高性能アプリケーションには、描写された構成がきわめて望ましいものであり得ると、判断した。更に、より感受性の高いアプリケーションでは、従来の回路基板を省略してもよく、回路基板により通常認められるものよりも少ない挿入損失をもたらし得るように、チップを信号基板コネクタに対して終端させる屈曲回路に接続することができる。
【００７９】
本明細書で提供される開示は、その好ましい例示的な実施形態の観点で特徴を説明している。添付の請求項の範囲及び趣旨の範囲内で、数多くの他の実施形態、修正、及び変形が、本開示の検討から当業者に想起されるであろう。
【図１】
2019207733.tif 000003
【図２】
2019207733.tif 000004
【図２Ａ】
2019207733.tif 000005
【図２Ｂ】
2019207733.tif 000006
【図２Ｃ】
2019207733.tif 000007
【図２Ｄ】
2019207733.tif 000008
【図３Ａ】
2019207733.tif 000009
【図３Ｂ】
2019207733.tif 000010
【図４】
2019207733.tif 000011
【図４Ａ】
2019207733.tif 000012
【図５】
2019207733.tif 000013
【図５Ａ】
2019207733.tif 000014
【図６】
2019207733.tif 000015
【図６Ａ】
2019207733.tif 000016
【図６Ｂ】
2019207733.tif 000017
【図７】
2019207733.tif 000018
【図８】
2019207733.tif 000019
【図８Ａ】
2019207733.tif 000020
【図８Ｂ】
2019207733.tif 000021
【図８Ｃ】
2019207733.tif 000022
【図８Ｄ】
2019207733.tif 000023
【図９】
2019207733.tif 000024
【図１０】
2019207733.tif 000025
【図１１】
2019207733.tif 000026
【図１１Ａ】
2019207733.tif 000027
【図１１Ｂ】
2019207733.tif 000028
【図１２】
2019207733.tif 000029
【図１３】
2019207733.tif 000030
【図１３Ａ】
2019207733.tif 000031
【図１４】
2019207733.tif 000032
【図１４Ａ】
2019207733.tif 000033
【図１４Ｂ】
2019207733.tif 000034
【図１５】
2019207733.tif 000035
【図１５Ａ】
2019207733.tif 000036
【図１６】
2019207733.tif 000037
【図１６Ａ】
2019207733.tif 000038
【図１７】
2019207733.tif 000039
【図１８】
2019207733.tif 000040
【図１８Ａ】
2019207733.tif 000041
【図１９】
2019207733.tif 000042
【図１９Ａ】
2019207733.tif 000043
【図１９Ｂ】
2019207733.tif 000044
【図１９Ｃ】
2019207733.tif 000045
【図１９Ｄ】
2019207733.tif 000046
【図１９Ｅ】
2019207733.tif 000047
【図１９Ｆ】
2019207733.tif 000048
【図１９Ｇ】
2019207733.tif 000049
【図２０】
2019207733.tif 000050
【図２１】
2019207733.tif 000051
【図２２】
2019207733.tif 000052
【図２３】
2019207733.tif 000053
【図２４】
2019207733.tif 000054
【図２５】
2019207733.tif 000055
【図２６】
2019207733.tif 000056
【図２７】
2019207733.tif 000057
【図２８Ａ】
2019207733.tif 000058
【図２８Ｂ】
2019207733.tif 000059
【図２９】
2019207733.tif 000060