(57)【要約】【課題】アライメント溝に起因した不具合の発生を抑えることが可能な半導体装置を提供する。【解決手段】  半導体基板と、前記半導体基板に設けられ、第１の幅Ｗ１を有して第１方向に延在する第１溝と、前記第１溝に連通して前記半導体基板に設けられ、前記第１の幅と異なる第２の幅Ｗ２を有して前記第１方向に交差する第２方向に延在する第２溝とを備え、前記第１溝および前記第２溝のいずれか一方がアライメントに用いられる半導体装置。【選択図】図１
2019134111.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に設けられ、第１の幅Ｗ１を有して第１方向に延在する第１溝と、
前記第１溝に連通して前記半導体基板に設けられ、前記第１の幅と異なる第２の幅Ｗ２を有して前記第１方向に交差する第２方向に延在する第２溝と
を備え、
前記第１溝および前記第２溝のいずれか一方がアライメントに用いられる
半導体装置。
【請求項２】
前記第２の幅Ｗ２は、前記第１の幅Ｗ１よりも大きい
請求項１に記載の半導体装置。
【請求項３】
前記第１溝が前記アライメントに用いられ、
前記第２溝が前記第１溝に流入した物質の排出に用いられる
請求項２に記載の半導体装置。
【請求項４】
前記第２方向に離間する第１の位置から第２の位置までの領域に、所定の間隔で配置された複数の前記第１溝を有し、
前記複数の前記第１溝の少なくとも一方の端に前記第２溝が設けられている
請求項３に記載の半導体装置。
【請求項５】
前記複数の前記第１溝の両端に前記第２溝が設けられている
請求項４に記載の半導体装置。
【請求項６】
更に、前記第１溝の側壁および前記第２溝の側壁に設けられ、厚みｔ１を有する絶縁膜と、
前記絶縁膜に積層された、厚みｔ２を有するメッキ膜とを有する
請求項４に記載の半導体装置。
【請求項７】
前記第２溝は、前記第１の位置および前記第２の位置各々から、距離ＬＤ拡幅して設けられ、
距離ＬＤは、以下の式（１）を満たす
請求項６に記載の半導体装置。
ＬＤ＞ｔ１+ｔ２-Ｗ１/２      ・・・・・（１）
【請求項８】
前記第２溝の前記第２の幅Ｗ２は、以下の式（２）を満たす
請求項６に記載の半導体装置。
Ｗ２＞２×ｔ１+２×ｔ２      ・・・・・（２）
【請求項９】
前記第２溝は開放されている
請求項６に記載の半導体装置。
【請求項１０】
前記第１溝は、前記絶縁膜または前記メッキ膜により塞がれている
請求項６に記載の半導体装置。
【請求項１１】
更に、前記第１溝および前記第２溝の底に設けられた導電膜を含む
請求項１に記載の半導体装置。
【請求項１２】
前記半導体基板はシリコン層を含む
請求項１に記載の半導体装置。
【請求項１３】
更に、前記半導体基板に対向する封止基板と、
前記封止基板と前記半導体基板との間に設けられた機能素子とを含み、
前記第１溝および前記第２溝は、前記半導体基板の前記封止基板との対向面と反対の面に設けられている
請求項１に記載の半導体装置。
【請求項１４】
前記第１方向および前記第２方向は、直交している
請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体基板を有する半導体装置に関する。
【背景技術】
【０００２】
近年、ＷＣＳＰ（Wafer level Chip Size Package）等の半導体装置の開発が進められている。ＷＣＳＰは、例えば、半導体基板と封止基板との間に、受光素子等の機能素子を有している（例えば、特許文献１参照）。
【０００３】
半導体基板の一方の面には、例えば、貫通電極、再配線層および半田ボール等が設けられている。各部材を半導体基板上に形成する工程では、例えば、半導体基板にアライメント溝を形成して、位置の調整が行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−５９８３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
このようなアライメント溝が設けられた半導体装置では、アライメント溝に起因した不具合の発生を抑えることが望まれている。
【０００６】
したがって、アライメント溝に起因した不具合の発生を抑えることが可能な半導体装置を提供することが望ましい。
【課題を解決するための手段】
【０００７】
本開示の一実施の形態に係る半導体装置は、半導体基板と、半導体基板に設けられ、第１の幅Ｗ１を有して第１方向に延在する第１溝と、第１溝に連通して半導体基板に設けられ、第１の幅と異なる第２の幅Ｗ２を有して第１方向に交差する第２方向に延在する第２溝とを備え、第１溝および第２溝のいずれか一方がアライメントに用いられるものである。
【０００８】
本開示の一実施の形態に係る半導体装置では、第１溝に連通された第２溝が設けられているので、仮に、製造過程で、アライメント溝（第１溝または第２溝）が塞がれても、アライメント溝中の物質は、もう一方の溝に移動する。
【発明の効果】
【０００９】
本開示の一実施の形態に係る半導体装置によれば、第１溝に連通された第２溝を設けるようにしたので、例えば、アライメント溝中に物質が閉じ込められることに起因した不具合の発生を抑えることができる。よって、アライメント溝に起因した不具合の発生を抑えることが可能となる。
【００１０】
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
【図面の簡単な説明】
【００１１】
【図１】本開示の一実施の形態に係る半導体装置の一部の概略構成を表す平面模式図である。
【図２Ａ】図１に示したＡ−Ａ’線に沿った断面構成を表す模式図である。
【図２Ｂ】図１に示したＢ−Ｂ’線に沿った断面構成を表す模式図である。
【図３】図１に示したアライメント溝および排出溝の他の例を表す平面模式図である。
【図４Ａ】図１等に示した半導体装置の製造工程の一工程を表す断面模式図である。
【図４Ｂ】図４Ａに続く工程を表す断面模式図である。
【図４Ｃ】図４Ｂに続く工程を表す断面模式図である。
【図５】比較例に係る半導体装置の一部の概略構成を表す断面模式図である。
【図６】図１に示した半導体装置が適用されたウェハレベルパッケージの構成の一例を表す断面模式図である。
【発明を実施するための形態】
【００１２】
以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．実施の形態（アライメント溝および排出溝を有する半導体装置）
２．適用例（ＷＣＳＰの例）
【００１３】
＜実施の形態＞
図１は、本開示の一実施の形態に係る半導体装置（半導体装置１）の一部の平面構成を模式的に表したものである。図２Ａは、図１のＡ−Ａ’線に沿った断面構成、図２Ｂは、図１のＢ−Ｂ’線に沿った断面構成を表している。この半導体装置１は、例えば、ＷＣＳＰ（後述の図６のウェハレベルパッケージ１０）などに適用される。半導体装置１は、アライメント溝Ｃ１および排出溝Ｃ２が設けられた半導体基板１１を有している。半導体装置１は、この半導体基板１１上に、例えば、絶縁膜１３およびメッキ膜１４をこの順に有している（図２Ａ，図２Ｂ）。
【００１４】
半導体基板１１は、例えば、半導体層１１０Ａおよび配線層１１０Ｂを含み、これらの積層構造を有している。半導体層１１０Ａは、例えば、シリコン（Ｓｉ）層である。この半導体層１１０Ａに、アライメント溝Ｃ１および排出溝Ｃ２が設けられている。配線層１１０Ｂは、導電膜１２を有している。導電膜１２は、例えば銅（Ｃｕ）またはアルミニウム（Ａｌ）等の金属により構成されている。アライメント溝Ｃ１および排出溝Ｃ２は、導電膜１２に達しており、導電膜１２によりアライメント溝Ｃ１および排出溝Ｃ２の底面が構成されている。なお、アライメント溝Ｃ１が本技術の第１溝の一具体例であり、排出溝Ｃ２が本技術の第２溝の一具体例である。
【００１５】
半導体基板１１には、例えば複数のアライメント溝Ｃ１が設けられている。アライメント溝Ｃ１は、例えば、メッキ膜１４を形成する際のアライメント（位置決め）に用いられる目印である。このアライメント溝Ｃ１の上部は、例えば、メッキ膜１４により塞がれている。複数のアライメント溝Ｃ１は、互いに所定の間隔で一方向（図１のＸ方向）に並んで配置されている。具体的には、Ｘ方向に離間する位置Ｐ１から位置Ｐ２までの間の領域に３つのアライメント溝Ｃ１が、並んで配置されている。これら３つのアライメント溝Ｃ１は、同一の方向（図１のＹ方向，第１方向）に延在している。各々のアライメント溝Ｃ１は、例えば幅Ｗ１（図１のＸ方向の大きさ，第１の幅）を有している。アライメント溝Ｃ１の幅Ｗ１は、例えば数μｍ〜数十μｍである。複数のアライメント溝Ｃ１の幅Ｗ１が、互いに異なっていてもよい。複数のアライメント溝Ｃ１の長さ（図１のＹ方向の大きさ）は、例えば、略同じであり、複数のアライメント溝Ｃ１の両端の位置（図１のＹ方向の位置）は、互いに揃っている。
【００１６】
本実施の形態では、複数のアライメント溝Ｃ１の端に接続された排出溝Ｃ２が設けられており、アライメント溝Ｃ１に排出溝Ｃ２が連通している。これにより、アライメント溝Ｃ１が、仮に、メッキ膜１４等により塞がれても、アライメント溝Ｃ１中のメッキ液（後述の図５のメッキ液１４２）が、排出溝Ｃ２に移動する。この排出溝Ｃ２の上部は開放されている。
【００１７】
排出溝Ｃ２は、例えば、アライメント溝Ｃ１の両端に接続されている。具体的には、３つのアライメント溝Ｃ１に対して、２つの排出溝Ｃ２が設けられている。３つのアライメント溝Ｃ１の一方の端各々が、１つの排出溝Ｃ２に接続されており、３つのアライメント溝Ｃ１の他方の端各々が、もう１つの排出溝Ｃ２に接続されている。２つの排出溝Ｃ２は、アライメント溝Ｃ１の幅Ｗ１と異なる幅Ｗ２（図１のＹ方向の大きさ，第２の幅）を有し、アライメント溝Ｃ１の延在方向と交差する方向（図１のＸ方向，第２方向）に延在している。例えば、アライメント溝Ｃ１の延在方向と、排出溝Ｃ２の延在方向とは、直交している。２つの排出溝Ｃ２の幅Ｗ２が、互いに異なっていてもよい。２つの排出溝Ｃ２の長さＬ２（図１のＸ方向の大きさ）は、例えば、略同じであり、２つの排出溝Ｃ２の両端の位置（図１のＸ方向の位置）は、互いに揃っている。
【００１８】
排出溝Ｃ２は、アライメント溝Ｃ１が設けられた位置Ｐ１，位置Ｐ２各々から、距離ＬＤだけ拡幅して設けられている。この距離ＬＤは、以下の式（１）を満たすことが好ましい。
ＬＤ＞ｔ１+ｔ２-Ｗ１/２      ・・・・・（１）
ここで、ｔ１は、排出溝Ｃ２の側壁ＳＷ２近傍での絶縁膜１３の厚みであり、ｔ２は排出溝Ｃ２の側壁ＳＷ２近傍でのメッキ膜１４の厚みである。厚みｔ１，ｔ２は、成膜ばらつきを考慮した最大値である。厚みｔ１，ｔ２および幅Ｗ１の単位は、例えばμｍである。
【００１９】
距離ＬＤが式（１）を満たすことにより、排出溝Ｃ２のうち、位置Ｐ１，Ｐ２に配置されたアライメント溝Ｃ１からの導入部（排出溝Ｃ２のうち、アライメント溝Ｃ１との連結部分）が、絶縁膜１３およびメッキ膜１４により塞がれるのを抑えることができる。
【００２０】
排出溝Ｃ２の幅Ｗ２は、アライメント溝Ｃ１の幅Ｗ１よりも大きくなっており、以下の式（２）を満たすことが好ましい。
Ｗ２＞２×ｔ１+２×ｔ２      ・・・・・（２）
【００２１】
排出溝Ｃ２の長さＬ２は、上記の位置Ｐ１，Ｐ２各々からの距離ＬＤを満たすとともに、下記の式（３）を満たすことが好ましい。
Ｌ２＞２×ｔ１+２×ｔ２      ・・・・・（３）
【００２２】
排出溝Ｃ２の幅Ｗ２および長さＬ２が各々、上記の式（２），（３）を満たすことにより、排出溝Ｃ２が、絶縁膜１３およびメッキ膜１４により塞がれるのを抑えることができる。
【００２３】
図３は、アライメント溝Ｃ１および排出溝Ｃ２の構成の他の例を表している。アライメント溝Ｃ１は、４つ以上または２つであってもよく、あるいは、１つであってもよい。少なくとも、アライメント溝Ｃ１の一方の端に排出溝Ｃ２が設けられていればよい。例えば、アライメント溝Ｃ１の一方の端に１つの排出溝Ｃ２が接続されており、アライメント溝Ｃ１の他方の端が、閉じられていてもよい。例えば、半導体装置１が、図１および図３に示したアライメント溝Ｃ１，排出溝Ｃ２を有していてもよい。図１に示したアライメント溝Ｃ１を、サーチアライメントに用い、図３に示したアライメント溝Ｃ１を、ファインアライメントに用いるようにしてもよい。
【００２４】
絶縁膜１３は、半導体基板１１の一方の面上、より具体的には、半導体層１１０Ａ上に設けられ、アライメント溝Ｃ１の側壁ＳＷ１および排出溝Ｃ２の側壁ＳＷ２を覆っている。アライメント溝Ｃ１および排出溝Ｃ２の底面には、絶縁膜１３が設けられていない。この絶縁膜１３は、例えば、酸化シリコン（ＳｉＯ），酸窒化シリコン（ＳｉＯＮ）または窒化シリコン（ＳｉＮ）等により構成されている。
【００２５】
メッキ膜１４は、絶縁膜１３上に設けられている。換言すれば、メッキ膜１４は、絶縁膜１３を間にして半導体基板１１の一方の面上に設けられている。このメッキ膜１４は、絶縁膜１３を間にして、アライメント溝Ｃ１の側壁ＳＷ１および排出溝Ｃ２の側壁ＳＷ２を覆っている。メッキ膜１４は、アライメント溝Ｃ１および排出溝Ｃ２の底面にも設けられ、導電膜１２上に成膜されている。このメッキ膜１４は、例えば電気メッキ法等のメッキ法を用いて成膜されたものである。メッキ膜１４は、例えば、銅（Ｃｕ），アルミニウム（Ａｌ），タングステン（Ｗ），チタン（Ｔｉ），金（Ａｕ），ニッケル（Ｎｉ），銀（Ａｇ），モリブデン（Ｍｏ）またはタングステンチタン合金（ＴｉＷ）等の金属材料により構成されている。メッキ膜１４は少なくとも１つのアライメント溝Ｃ１の上部を塞いでいる。
【００２６】
このような半導体装置１は、例えば、以下のようにして製造する（図４Ａ〜図４Ｃ）。
【００２７】
まず、半導体層１１０Ａおよび配線層１１０Ｂを含む半導体基板１１を用意する。次いで、図４Ａに示したように、この半導体基板１１の半導体層１１０Ａに、フォトリソグラフイ法およびドライエッチング法を用いて、導電膜１２に達するアライメント溝Ｃ１および排出溝Ｃ２を形成する。
【００２８】
続いて、図４Ｂに示したように、アライメント溝Ｃ１および排出溝Ｃ２を形成した半導体層１１０Ａの全面にわたって、例えば、酸窒化シリコン（ＳｉＯＮ）よりなる絶縁膜１３を、ＣＶＤ法（Chemical Vapor Deposition:化学気相成長法）を用いて成膜する。これにより、アライメント溝Ｃ１の側壁ＳＷ１および排出溝Ｃ２の側壁ＳＷ２に絶縁膜１３が形成される。アライメント溝Ｃ１および排出溝Ｃ２の底面に成膜された絶縁膜１３は、選択的に除去するようにしてもよい。
【００２９】
絶縁膜１３を成膜した後、図４Ｃに示したように、半導体層１１０Ａの全面にわたって、例えば、スパッタ法を用いてシード層１４１を形成する。シード層１４１は、メッキ膜１４を形成するためのものであり、例えば銅（Ｃｕ）により構成されている。シード層１４１を成膜した後、例えばフォトリソグラフィ法およびエッチッグ法を用いて、シード層１４１のパターニングを行う。このシード層１４１のパターニングの際に、例えば、アライメント溝Ｃ１が用いられて、フォトレジスト膜のアライメントが行われる。この後、シード層１４１が形成された半導体基板１１を、例えば硫酸銅（ＣｕＳＯ4）からなるメッキ液（後述の図５のメッキ液１４２）に浸けてメッキ膜１４を形成する。例えば、このメッキ膜１４により、小さな幅Ｗ１のアライメント溝Ｃ１は塞がれる。十分な幅Ｗ２および長さＬ２を有する排出溝Ｃ２の開口部分は維持される。このような工程を経て、図１等に示した半導体装置１を完成させる。
【００３０】
本実施の形態の半導体装置１では、半導体基板１１に、アライメント溝Ｃ１に連通された排出溝Ｃ２が設けられているので、仮に、製造過程で、アライメント溝Ｃ１が塞がれても、アライメント溝Ｃ１中の物質は、排出溝Ｃ２に移動する。これにより、アライメント溝Ｃ１中に物質が閉じ込められることに起因した不具合の発生を抑えることができる。以下、この作用・効果について説明する。
【００３１】
図５は、比較例に係る半導体装置（半導体装置１００）の一部の模式的な断面構成を表している。この半導体装置１００では、半導体基板１１にアライメント溝Ｃ１のみが設けられている。換言すれば、半導体装置１００の半導体基板１１には、排出溝（例えば図１の排出溝Ｃ２）が設けられていない。このような半導体装置１００では、メッキ膜１４を形成する際に、アライメント溝Ｃ１内にメッキ液１４２が流入した状態のまま、メッキ膜１４によりアライメント溝Ｃ１が塞がれるおそれがある。即ち、アライメント溝Ｃ１中に、メッキ液１４２が閉じ込められるおそれがある。このアライメント溝Ｃ１中のメッキ液１４２は、製造工程中の熱処理の際に膨張する。膨張したメッキ液１４２により、アライメント溝Ｃ１近傍の半導体基板１１に局所的な圧力が加えられ、クラック（クラック１００Ｃ）等が発生する。クラック１００Ｃは、例えば、半導体層１１０Ａと配線層１１０Ｂとの界面近傍で発生しやすい。
【００３２】
半導体基板１１をメッキ液１４２に浸ける前に、例えば、絶縁膜１３等により、アライメント溝Ｃ１が塞がれることも考え得る。この場合には、アライメント溝Ｃ１中に空気が閉じこめられる。このアライメント溝Ｃ１中に閉じ込められた空気が、半導体装置１００に不具合を生じさせるおそれがある。
【００３３】
また、アライメント溝Ｃ１の幅Ｗ１を十分大きくする方法も考え得る。この方法では、絶縁膜１３およびメッキ膜１４等を形成する際に、アライメント溝Ｃ１の開口が維持される。しかし、アライメント溝Ｃ１の幅Ｗ１を大きくすると、アライメント工程に影響が及び、例えば、十分な精度でメッキ膜１４等のアライメントを行うことができないおそれがある。
【００３４】
これに対し、本実施の形態では、半導体基板１１に、アライメント溝Ｃ１に連通した排出溝Ｃ２が設けられているので、仮に、アライメント溝Ｃ１がメッキ膜１４等により塞がれても、アライメント溝Ｃ１中のメッキ液（図５のメッキ液１４２）または空気等は、排出溝Ｃ２に移動する。したがって、半導体基板１１に熱処理が施されても、排出溝Ｃ２を介して圧力が開放される。よって、半導体基板１１でのクラック（図５のクラック１００Ｃ）等の発生が抑えられる。
【００３５】
また、アライメント溝Ｃ１の幅Ｗ１を大きくする必要がないので、アライメント工程に影響を及ぼすことなく、半導体基板１１でのクラック等の発生が抑えられる。
【００３６】
以上説明したように、本実施の形態に係る半導体装置１では、半導体基板１１に、アライメント溝Ｃ１に連通された排出溝Ｃ２を設けるようにしたので、アライメント溝Ｃ１中に物質（メッキ液または空気等）が閉じ込められることに起因した不具合の発生を抑えることができる。よって、アライメント溝Ｃ１に起因した不具合の発生を抑えることが可能となる。
【００３７】
＜適用例＞
本実施の形態の半導体装置１は例えばＷＣＳＰ（後述の図６のウェハレベルパッケージ１０）に適用される。
【００３８】
図６は、半導体装置１が適用されたウェハレベルパッケージ１０の模式的な断面構成を表すものである。このウェハレベルパッケージ１０は、半導体基板１１とガラス基板１６（封止基板）との間に、例えば受光素子１９（機能素子）を封止してなるＷＣＳＰ（ウェハレベルチップサイズパッケージ）である。半導体基板１１とガラス基板１６とは、これらの周縁部において接着層１５を介して貼り合わせられ、これらの半導体基板１１、ガラス基板１６および接着層１５によって囲まれる領域が、受光素子１９を気密封止するためのキャビティとなっている。このウェハレベルパッケージ１０は、例えばイメージセンサ装置等の光学機器に使用される。ウェハレベルパッケージ１０の半導体基板１１側は、マザーボード等のプリント基板へ実装され、ウェハレベルパッケージ１０のガラス基板１６側は、例えば、レンズユニットに貼り合わされる。
【００３９】
半導体基板１１の配線層１１０Ｂはガラス基板１６側に配置され、半導体基板１１の半導体層１１０Ａは、配線層１１０Ｂを間にしてガラス基板１６に対向している。即ち、アライメント溝Ｃ１および排出溝Ｃ２（図２Ａ，図２Ｂ）は、半導体基板１１の、ガラス基板１６との対向面と反対の面に設けられている。受光素子１９は、例えば、配線層１１０Ｂに接して設けられている。
【００４０】
配線層１１０Ｂの導電膜１２は、例えば、半導体基板１１の周縁部（接着層１５に対向する部分）に配置されている。この導電膜１２は、例えば、受光素子１９やその周辺回路へ配線（図示せず）によって接続されている。導電膜１２は、例えば、受光素子１９やその周辺回路に電気信号を入力したり、あるいはそれらから出力された電気信号を取り出すための外部接続用のパッドとして機能する。
【００４１】
受光素子１９は、例えばＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）等の固体撮像素子であり、受光面には、図示しないカラーフィルタが設けられている。この受光素子１９では、導電膜１２を通じて入力された電気信号に応じて、露光および受光信号の読み出しが行われ、読み出された受光信号が導電膜１２を通じて外部へ出力されるようになっている。
【００４２】
半導体層１１０Ａ上には、メッキ膜１４とともに、半田ボール１７および封止樹脂層１８が配設されている。メッキ膜１４は、半導体層１１０Ａ上の選択的な領域に設けられており、このメッキ膜１４に半田ボール１７が接続されている。封止樹脂層１８は、メッキ膜１４を覆うとともに、メッキ膜１４を露出させる開口を有している。この封止樹脂層１８の開口に半田ボール１７が設けられている。
【００４３】
半導体層１１０Ａには、配線層１１０Ｂの導電膜１２に対応する位置に貫通ビア１１Ｖが設けられている。貫通ビア１１Ｖは、半導体層１１０Ａの表面から裏面までを貫通しており、これによって導電膜１２の一部が露出している。この貫通ビア１１Ｖの内部には、メッキ膜１４が、露出された導電膜１２の表面を覆って形成されており、かつ貫通ビア１１Ｖの内部から半導体層１１０Ａ上の半田ボール１７の形成領域まで延設されている（引き出されている）。尚、半導体層１１０Ａとメッキ膜１４との間には、上述の絶縁膜１３およびシード層１４１（図４Ｃ）が形成されている。貫通ビア１１Ｖは、例えば、直径６０μｍ程度の円状の平面形状を有している。例えば、この貫通ビア１１Ｖの形成工程と、同一工程で、アライメント溝Ｃ１および排出溝Ｃ２が形成される。
【００４４】
半田ボール１７は、プリント基板へ実装するための外部接続端子として機能するものであり、例えばＳｎ−Ａｇ−Ｃｕ等の無鉛高融点はんだ等よりなる。例えば、複数の半田ボール１７が、半導体層１１０Ａ上に、所定のピッチで規則的に配列して設けられている。この半田ボール１７の配列は、実装されるプリント基板（図示せず）側の接合パッドの位置に応じて適宜設定されている。これにより、導電膜１２の配列が半田ボール１７の配列に変換され、マザーボード等のプリント基板へ直接実装することが可能となる。尚、図６では、半田ボール１７が半導体基板１１の中央付近には形成されていない配列となっているが、勿論中央付近にも半田ボール１７が配設されていてもよいし、周縁領域にのみ配設されていてもよい。この半田ボール１７は、メッキ膜１４を介して導電膜１２と電気的に接続されている。
【００４５】
貫通ビア１１Ｖに設けられたメッキ膜１４は、半田ボール１７と導電膜１２とを電気的に接続するためのものであり、再配線として機能する。
【００４６】
封止樹脂層１８は、メッキ膜１４を保護するためのものであり、半田ボール１７に対応して開口を有している。この封止樹脂層１８は、例えばエポキシ系、ポリイミド系、シリコン系、アクリル系の樹脂等により構成されている。
【００４７】
このウェハレベルパッケージ１０では、配線層１１０Ｂの導電膜１２と半導体層１１０Ａ上の半田ボール１７とが、貫通ビア１１Ｖおよびメッキ膜１４を介して電気的に接続されている。これにより、半導体基板１１の一方の面（配線層１１０Ｂ側の面）から他方の面（半導体層１１０Ａ）側へ外部接続端子が引き出される（外部接続端子が導電膜１２から半田ボール１７へ変換される）。
【００４８】
ウェハレベルパッケージ１０の半導体基板１１が、アライメント溝Ｃ１に連通した排出溝Ｃ２を有することにより、アライメント溝Ｃ１に起因した不具合の発生が抑えられる。よって、ウェハレベルパッケージ１０の歩留まりを向上させることが可能となる。
【００４９】
以上、実施の形態および適用例を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した半導体装置の構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
【００５０】
例えば、上記実施の形態では、半導体基板１１上にメッキ膜１４を成膜する場合について説明したが、メッキ法以外の方法を用いて膜を形成するようにしてもよい。メッキ法以外の方法とは、例えば、ＣＶＤ法，物理気相成長（ＰＶＤ：Physical Vapor Deposition）法，原子層堆積（ＡＬＤ：Atomic Layer Deposition）法またはスパッタ法等である。
【００５１】
また、上記実施の形態では、アライメント溝Ｃ１を、メッキ膜１４のアライメントに用いる場合について説明したが、アライメント溝Ｃ１は、他の膜のアライメントに用いるようにしてもよい。
【００５２】
また、図２Ａには、アライメント溝Ｃ１がメッキ膜１４により塞がれている例を示したが、アライメント溝Ｃ１は、例えば絶縁膜１３など、他の膜によって塞がれていてもよく、あるいは、開口が維持されていてもよい。
【００５３】
また、図１および図３では、複数のアライメント溝Ｃ１が同一方向に並んで配置されている例を示したが、複数のアライメント溝Ｃ１が互いに交差する方向に配置されていてもよい。更に、上記実施の形態では、アライメント溝Ｃ１および排出溝Ｃ２を例に挙げて説明したが、本開示の効果を発揮し得る態様であれば、アライメント溝Ｃ１および排出溝Ｃ２は、溝形状を有していなくてもよい。
【００５４】
また、上記適用例では、機能素子として、受光素子１９を用いる場合について説明したが、受光素子以外の機能素子を用いるようにしてもよい。例えば、ＭＥＭＳ（Micro Electro Mechanical System）を用いるようにしてもよい。
【００５５】
上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
【００５６】
尚、本開示は、以下のような構成であってもよい。
（１）
半導体基板と、
前記半導体基板に設けられ、第１の幅Ｗ１を有して第１方向に延在する第１溝と、
前記第１溝に連通して前記半導体基板に設けられ、前記第１の幅と異なる第２の幅Ｗ２を有して前記第１方向に交差する第２方向に延在する第２溝と
を備え、
前記第１溝および前記第２溝のいずれか一方がアライメントに用いられる
半導体装置。
（２）
前記第２の幅Ｗ２は、前記第１の幅Ｗ１よりも大きい
前記（１）に記載の半導体装置。
（３）
前記第１溝が前記アライメントに用いられ、
前記第２溝が前記第１溝に流入した物質の排出に用いられる
前記（１）または（２）に記載の半導体装置。
（４）
前記第２方向に離間する第１の位置から第２の位置までの領域に、所定の間隔で配置された複数の前記第１溝を有し、
前記複数の前記第１溝の少なくとも一方の端に前記第２溝が設けられている
前記（３）に記載の半導体装置。
（５）
前記複数の前記第１溝の両端に前記第２溝が設けられている
前記（４）に記載の半導体装置。
（６）
更に、前記第１溝の側壁および前記第２溝の側壁に設けられ、厚みｔ１を有する絶縁膜と、
前記絶縁膜に積層された、厚みｔ２を有するメッキ膜とを有する
前記（４）または（５）に記載の半導体装置。
（７）
前記第２溝は、前記第１の位置および前記第２の位置各々から、距離ＬＤ拡幅して設けられ、
距離ＬＤは、以下の式（１）を満たす
前記（６）に記載の半導体装置。
ＬＤ＞ｔ１+ｔ２-Ｗ１/２      ・・・・・（１）
（８）
前記第２溝の前記第２の幅Ｗ２は、以下の式（２）を満たす
前記（６）または（７）に記載の半導体装置。
Ｗ２＞２×ｔ１+２×ｔ２      ・・・・・（２）
（９）
前記第２溝は開放されている
前記（６）ないし（８）のうちいずれか１つに記載の半導体装置。
（１０）
前記第１溝は、前記絶縁膜または前記メッキ膜により塞がれている
前記（６）ないし（９）のうちいずれか１つに記載の半導体装置。
（１１）
更に、前記第１溝および前記第２溝の底に設けられた導電膜を含む
前記（１）ないし（１０）のうちいずれか１つに記載の半導体装置。
（１２）
前記半導体基板はシリコン層を含む
前記（１）ないし（１１）のうちいずれか１つに記載の半導体装置。
（１３）
更に、前記半導体基板に対向する封止基板と、
前記封止基板と前記半導体基板との間に設けられた機能素子とを含み、
前記第１溝および前記第２溝は、前記半導体基板の前記封止基板との対向面と反対の面に設けられている
前記（１）ないし（１２）のうちいずれか１つに記載の半導体装置。
（１４）
前記第１方向および前記第２方向は、直交している
前記（１）ないし（１３）のうちいずれか１つに記載の半導体装置。
【符号の説明】
【００５７】
１…半導体装置、１０…ウェハレベルパッケージ、１１…半導体基板、１１０Ａ…半導体層、１１０Ｂ…配線層、１１Ｖ…貫通ビア、１２…導電膜、１３…絶縁膜、１４…メッキ膜、１４１…シード層、１４２…メッキ液、１５…接着層、１６…ガラス基板、１７…半田ボール、１８…封止樹脂層、１９…受光素子、Ｃ１…アライメント溝、Ｃ２…排出溝、Ｗ１，Ｗ２…幅、Ｌ２…長さ、ＬＤ…距離、Ｐ１，Ｐ２…位置、ｔ１，ｔ２…厚み、ＳＷ１，ＳＷ２…側壁。
【図１】
2019134111.tif 000003
【図２Ａ】
2019134111.tif 000004
【図２Ｂ】
2019134111.tif 000005
【図３】
2019134111.tif 000006
【図４Ａ】
2019134111.tif 000007
【図４Ｂ】
2019134111.tif 000008
【図４Ｃ】
2019134111.tif 000009
【図５】
2019134111.tif 000010
【図６】
2019134111.tif 000011