(57)【要約】      （修正有）【課題】確実に内部に空洞を備えた絶縁分離トレンチを形成でき、かつ半導体素子を効率よく配置する半導体装置の製造方法を提供する。【解決手段】トレンチ（３ａ、３ｂ、３ｃ）を形成する際、トレンチの開口部より深い位置の幅を開口幅よりも広く形成し、その後絶縁膜を充填する。このように構成すると、開口幅が異なるトレンチに絶縁膜を同時に充填しても、トレンチ内に確実に空洞を形成することが可能となる。【選択図】図１
2019207902.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板にトレンチを形成し、該トレンチ内を絶縁膜で充填する工程を含む半導体装置の製造方法において、
第１のトレンチを形成する工程と、
該第１のトレンチの開口部の少なくとも一部を残し、該開口部より深い位置に幅を広げた第２のトレンチを形成する工程と、
前記第１および第２のトレンチ内に前記絶縁膜を充填するとともに、少なくとも前記第２のトレンチ内に空洞を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記第２のトレンチを形成する工程は、前記第１のトレンチの側壁の一部にエッチングマスクを形成し、露出する前記半導体基板をエッチングする工程であり、
前記第１および第２のトレンチ内に前記絶縁膜を充填する工程は、前記エッチングマスクを除去した後、前記半導体基板表面全面に前記絶縁膜を形成する工程であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２いずれかに記載の半導体装置の製造方法において、
前記第１のトレンチは異方性エッチングにより形成し、
前記第２のトレンチは等方性エッチングにより形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に絶縁分離のためのトレンチを備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来から、半導体基板に形成した複数の半導体素子をそれぞれ電気的に分離するために絶縁分離トレンチが用いられている。絶縁分離用トレンチは、半導体基板にトレンチを形成し、このトレンチ内に絶縁膜が埋め込まれている。このような絶縁分離トレンチを備えた半導体装置では、絶縁膜と半導体基板との熱膨張係数の差によって生じる応力の影響で、結晶欠陥が発生し、半導体装置の特性が低下してしまう。そのため、トレンチ内に空洞を残し、応力ストレスを緩和する方法が提案されている（例えば、引用文献１）。
【０００３】
空洞を有する絶縁分離トレンチを備えた半導体装置は、一般的に図３に示す製造工程により形成することができる。まず、半導体基板１の主表面上に、ＣＶＤ法により厚さ０．１μｍ程度のシリコン酸化膜２を形成する。次にシリコン酸化膜２をパターニングし、トレンチ形成領域を開口するエッチングマスクを形成する。その後、このシリコン酸化膜２をエッチングマスクとして使用して、半導体基板１をエッチングすることにより、半導体基板１主表面に幅１μｍ程度、深さ１０μｍ程度のトレンチ３を形成する（図３ａ）。
【０００４】
シリコン酸化膜２を除去し、熱酸化法により、半導体基板１の主表面およびトレンチ３の内壁面に厚さ０．０５μｍ程度のシリコン酸化膜５を形成する（図３ｂ）。
【０００５】
その後、半導体基板１表面全面にＣＶＤ法によりＴＥＯＳ膜からなる絶縁膜６を形成し、トレンチ３内に充填する。このとき絶縁膜６は、半導体基板１表面上およびトレンチ３内に順次堆積してトレンチ３内を充填していくが、トレンチ３の開口部に堆積する絶縁膜６はトレンチ３の中心方向に徐々にせり出し、開口部が狭窄していく。その結果、図３（ｃ）に示すように、トレンチ３内に絶縁膜６で囲まれた空洞７が形成される。
【０００６】
その後、エッチバックして平坦化する（図３ｄ)。以下、通常の半導体装置の製造方法に従い、層間絶縁膜や半導体素子を形成し、半導体装置が完成する。
【０００７】
ところで、絶縁分離トレンチで分離された半導体素子形成領域１０を効率良く配置するには、図４に示すようにトレンチ３を格子状にレイアウトするとよい。
【０００８】
しかしながら、トレンチの開口幅がトレンチの交差部や角部Ａとトレンチの直線部Ｂとで異なっており、トレンチの交差部や角部Ａの開口幅は、直線部Ｂの開口幅の√２倍となっていることから、交差部や角部Ａのトレンチ開口部を閉じるための絶縁膜の厚さも直線部の√２倍必要となる。このため、交差部や角部Ａのトレンチ開口部が閉じるまで、絶縁膜６を堆積すると、直線部Ｂのトレンチ内の空洞が消失するという問題があった。
【０００９】
そこで、図５に示すようにトレンチを長方形の角部に曲率を持たせたレイアウトとすることで、トレンチの開口幅を広がらないようにする方法が提案されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開平３−２２９４４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ところで、図５に示すレイアウトのトレンチ３で囲まれる領域は、角部に曲率を持つため、半導体素子形成領域１０より大きくなってしまう。また、一本のトレンチで半導体素子形成領域１０を囲むため、隣り合う半導体素子形成領域１０の間には、２本のトレンチ３が形成されてしまう。その結果、隣り合う半導体素子形成領域１０の間隔が広くなってしまい、半導体素子を効率よく配置することができないという問題があった。本発明は、このような問題点を解消し、確実に内部に空洞を備えた絶縁分離トレンチを形成でき、かつ半導体素子を効率よく配置することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本願請求項１に係る半導体装置の製造方法は、半導体基板にトレンチを形成し、該トレンチ内を絶縁膜で充填する工程を含む半導体装置の製造方法において、第１のトレンチを形成する工程と、該第１のトレンチの開口部の少なくとも一部を残し、該開口部より深い位置に幅を広げた第２のトレンチを形成する工程と、前記第１および第２のトレンチ内に前記絶縁膜を充填するとともに、少なくとも前記第２のトレンチ内に空洞を形成する工程と、を含むことを特徴とする。
【００１３】
本願請求項２に係る発明は、請求項１記載の半導体装置の製造方法において、前記第２のトレンチを形成する工程は、前記第１のトレンチの側壁の一部にエッチングマスクを形成し、露出する前記半導体基板をエッチングする工程であり、前記第１および第２のトレンチ内に前記絶縁膜を充填する工程は、前記エッチングマスクを除去した後、前記半導体基板表面全面に前記絶縁膜を形成する工程であることを特徴とする。
【００１４】
本願請求項３に係る発明は、請求項１または２いずれかに記載の半導体装置の製造方法において、前記第１のトレンチは異方性エッチングにより形成し、前記第２のトレンチは等方性エッチングにより形成することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、トレンチ開口部より深い位置のトレンチ幅を開口幅よりも広く形成することができ、開口幅が異なるトレンチに絶縁膜を同時に充填しても、トレンチ内に空洞を形成することができるため、トレンチを格子状にレイアウトした場合でも全てのトレンチ内に空洞を形成することが可能となる。また、隣り合う半導体素子形成領域の間隔は、トレンチ開口部より深い位置の幅の広いトレンチを形成するために拡げられた寸法だけ広くなることに留まり、半導体素子を効率よく配置することが可能となる。
【００１６】
また、空洞の上端部を半導体基板表面よりも深い位置に形成することができるため、平坦化やエッチング等の工程でトレンチ内の絶縁膜がエッチングされたとしても空洞が開口することはなく、製品の歩留まりの悪化や、半導体装置の特性の低下を抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施例を説明する図である。
【図２】本発明の実施例を説明する図である。
【図３】従来の実施例を説明する図である。
【図４】従来の実施例を用いた素子配置を説明する図である。
【図５】従来の実施例を用いた別の素子配置を説明する図である。
【発明を実施するための形態】
【００１８】
本発明に係る半導体装置の製造方法は、トレンチを形成する際、異方性エッチングと等方性エッチングを組み合わせることで、トレンチ開口部より深い位置のトレンチ幅を開口幅よりも広く形成する。このように構成すると、開口幅が異なるトレンチに絶縁膜を同時に充填しても、トレンチ内に確実空洞を形成することが可能となる。以下、実施例について詳細に説明する。
【実施例１】
【００１９】
本発明の第１の実施例について説明する。まず、半導体基板１の主表面上に、ＣＶＤ法により厚さ０．１μｍ程度のシリコン酸化膜２を形成する。次にトレンチ形成領域を開口するようにパターニングしたシリコン酸化膜２を、エッチングマスクとして使用して、異方性エッチングにより、半導体基板１主表面に幅１μｍ程度、深さ１．３μｍ程度のトレンチ３ａ（第１のトレンチに相当）を形成する（図１ａ）。ここで、トレンチ３ａの深さは、後述する幅の広いトレンチを形成した後にも残り、トレンチ内に絶縁膜を充填した後、開口部が閉じられる形状となるように設定される。
【００２０】
その後、ＣＶＤ法により半導体基板１の主表面およびトレンチ３ａの内壁面に厚さ０．０２μｍ程度のＴＥＯＳ膜４を形成する（図１ｂ）。
【００２１】
次に半導体基板１主表面上およびトレンチ３ａ底部のＴＥＯＳ膜４を除去する。このとき、トレンチ３ａ側壁にはＴＥＯＳ膜４ａが残ることとなる（図１ｃ）。このＴＥＯＳ膜４ａがエッチングマスクに相当する。
【００２２】
その後、トレンチ３ａ底部を８．４μｍ程度異方性エッチングすることによりさらに深いトレンチ３ｂを形成する（図１ｄ）。その結果、前工程でトレンチ３ａ側壁に残したＴＥＯＳ膜４ａは、トレンチ３ｂ上部の側壁に残ることとなる。
【００２３】
次にトレンチ３ｂ上部の側壁に残っているＴＥＯＳ膜４ａをエッチングマスクとして使用して、トレンチ３ｂを０．３μｍ程度等方性エッチングすることにより、図１ｅに示すように開口部より深い位置の幅を広げたトレンチ３ｃ（第２のトレンチに相当）を形成する。本発明では、先に形成したトレンチ３ａとトレンチ３ｃが素子分離のためのトレンチに相当する。
【００２４】
その後、シリコン酸化膜２およびＴＥＯＳ膜４ａを除去し、熱酸化法により、半導体基板１の主表面およびトレンチ３ｃの内壁面にシリコン酸化膜５を形成する（図１ｆ）。
【００２５】
次に半導体基板１表面全面にＣＶＤ法によりＴＥＯＳ膜からなる絶縁膜６を形成し、トレンチ３ｃ内に充填する。ここで、格子状にレイアウトしたトレンチでは、トレンチの交差部や角部の広い開口幅を確実に閉じる厚さの絶縁膜が形成される。絶縁膜６は、半導体基板１表面上およびトレンチ３ｃ内に順次堆積してトレンチ３ｃ内を充填していくが、トレンチ３ｃの開口部に堆積する絶縁膜６はトレンチ３ｃの開口幅の中心方向に徐々にせり出し、開口部が狭窄していく。その結果、図１（ｇ）に示すように、トレンチ３ｃ内に絶縁膜６で囲まれた空洞７が形成される。
【００２６】
その後、平坦化のためエッチバックする（図１ｈ)。以下、通常の半導体装置の製造方法に従い、層間絶縁膜や半導体素子を形成し、半導体装置が完成する。
【００２７】
このように形成する本発明の半導体装置の絶縁分離トレンチは、トレンチの開口部より深い位置の幅を半導体基板表面の開口幅よりも広くすることにより、トレンチの開口幅が異なるトレンチに絶縁膜を同時に充填する場合、開口幅の広いトレンチの開口部が絶縁膜で閉じられる間、開口幅の狭いトレンチの内部に絶縁膜が堆積し続けても、開口幅の狭いトレンチ内の空洞が消失することはなく、確実に空洞が形成される。
【００２８】
このため、図４に示すようにトレンチを格子状にレイアウトした場合でもトレンチの開口部より深い位置の幅を開口幅の√２倍以上とすることにより、トレンチ交差部や角部Ａのトレンチ開口部が閉じるまで、直線部Ｂのトレンチ内部に絶縁膜が堆積し続けても、直線部Ｂのトレンチ内に空洞を形成することができ、絶縁膜と半導体基板との熱膨張係数の差によって生じる応力を緩和することが可能となる。トレンチ幅はトレンチ開口部より深い位置で広くなり、実効的なトレンチ幅は広くなるものの、その幅はわずかな増加に留まり、内部に空洞を備えた絶縁分離トレンチを用いて半導体素子を効率よく配置することが可能となる。
【００２９】
また、最初に形成するトレンチ３ａを異方性エッチングにより、半導体基板表面に対して垂直に形成することで、空洞の上端部を半導体基板表面よりも深い位置に形成することができるため、製造工程中に空洞が開口することを防ぐことが可能となる。
【実施例２】
【００３０】
次に、本発明の第２の実施例について説明する。まず、上記第１の実施例と同様、半導体基板１の主表面上に、ＣＶＤ法により厚さ０．１μｍ程度のシリコン酸化膜２を形成し、このシリコン酸化膜２をパターニングし、エッチングマスクとして使用して、異方性エッチングにより、半導体基板１主表面に幅１μｍ程度、深さ４μｍ程度のトレンチ３ａを形成する（図１ａ）。その後、ＣＶＤ法により半導体基板１の主表面およびトレンチ３ａの内壁面に厚さ０．０２μｍ程度のＴＥＯＳ膜４を形成する（図１ｂ）。次に、半導体基板１主表面上およびトレンチ３ａ底部のＴＥＯＳ膜４を除去し、トレンチ３ａ側壁にＴＥＯＳ膜４ａを残す（図１ｃ）。
【００３１】
その後、トレンチ３ａ上部の側壁に残っているＴＥＯＳ膜４ａをエッチングマスクとして使用して、トレンチ３ａを２μｍ程度等方性エッチングすることで、開口部より下部の幅が広いトレンチ３ｄを形成する（図２ａ）。
【００３２】
次に、ＣＶＤ法により半導体基板１の主表面およびトレンチ３ｄの内壁面に厚さ０．０２μｍ程度のＴＥＯＳ膜を形成する。その後、半導体基板１主表面上およびトレンチ３ｄ底部のＴＥＯＳ膜を除去し、トレンチ３ｄ側壁にＴＥＯＳ膜８を残す（図２ｂ）。
【００３３】
その後、トレンチ３ｄの側壁に残っているＴＥＯＳ膜８をエッチングマスクとして使用して、トレンチ３ｄを２μｍ程度等方性エッチングすることにより、図２（ｃ）に示すようにトレンチ３ｄの底部より深い位置に開口部より幅が広いトレンチ３ｅを形成する。
【００３４】
次に、ＣＶＤ法により半導体基板１の主表面およびトレンチ３ｅの内壁面に厚さ０．０２μｍ程度のＴＥＯＳ膜を形成する。その後、半導体基板１主表面上およびトレンチ３ｅ底部のＴＥＯＳ膜を除去し、トレンチ３ｅ側壁にＴＥＯＳ膜９を残す。このトレンチ３ｅの側壁に残っているＴＥＯＳ膜９をエッチングマスクとして使用して、トレンチ３ｅを２μｍ程度等方性エッチングすることにより、図２（ｄ）に示すようにトレンチ３ｅの底部より深い位置に開口部より幅が広いトレンチ３ｆを形成する。
【００３５】
その後、シリコン酸化膜２およびＴＥＯＳ膜４ａ、８、９を除去し、熱酸化法により、半導体基板１の主表面およびトレンチ３ｄ、３ｅ、３ｆが一体となったトレンチ３ｇ（第２のトレンチに相当）の内壁面にシリコン酸化膜５を形成する（図２ｅ）。
【００３６】
次に第１の実施例と同様、半導体基板１表面全面にＣＶＤ法によりＴＥＯＳ膜からなる絶縁膜６を形成し、トレンチ３ｇ内に充填する。ここで、格子状にレイアウトしたトレンチでは、トレンチの交差部や角部の広い開口幅を確実に閉じる厚さの絶縁膜が形成される。絶縁膜６は、半導体基板１表面上およびトレンチ３ｇ内に順次堆積してトレンチ３ｇ内を充填していくが、トレンチ３ｇの開口部に堆積する絶縁膜５はトレンチ３ｇの開口幅の中心方向に徐々にせり出し、開口部が狭窄していく。その結果、図２（ｆ）に示すように、トレンチ３ｇ内に絶縁膜６で囲まれた空洞７が形成される。
【００３７】
その後、平坦化のためエッチバックする（図２ｇ)。以下、通常の半導体装置の製造方法に従い、層間絶縁膜や半導体素子を形成し、半導体装置が完成する。
【００３８】
このように形成する本発明の半導体装置の絶縁分離トレンチは、第１の実施例と同様に、トレンチの開口部より深い位置の幅を開口幅よりも広くすることにより、トレンチの開口幅が異なるトレンチに絶縁膜を同時に充填する場合、開口幅の広いトレンチの開口部が絶縁膜で閉じられる間、開口幅の狭いトレンチの内部に絶縁膜が堆積し続けても、開口幅の狭いトレンチ内の空洞が消失することはなく、確実に空洞が形成される。
【００３９】
このため、第１の実施例と同様に、図４に示すように半導体素子を効率よく配置するためにトレンチを格子状にレイアウトした場合でも、トレンチの開口部より深い位置の幅を開口幅の√２倍以上とすることにより、すべてのトレンチ内に空洞を形成することが可能となる。また、最初に形成するトレンチ３ａを異方性エッチングにより、半導体基板表面に対して垂直に形成することで、空洞の上端部を半導体基板表面よりも深い位置に形成することができるため、製造工程中に空洞が開口することを防ぐことが可能となる。
【００４０】
以上本発明の実施例について説明したが、本発明の上記実施例に限定されるものでないことは言うまでもなく、具体的には、トレンチは開口部より深い位置の幅が半導体基板表面の開口幅よりも広く形成できればよく、異方性エッチングと等方性エッチングの組み合わせは適宜変更可能である。
【符号の説明】
【００４１】
１:半導体基板、２：シリコン酸化膜、３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ：トレンチ、４，４ａ：ＴＥＯＳ膜、５：シリコン酸化膜、６：ＴＥＯＳ膜、７：空洞、８，９：ＴＥＯＳ膜、１０：半導体素子形成領域
【図１】
2019207902.tif 000003
【図２】
2019207902.tif 000004
【図３】
2019207902.tif 000005
【図４】
2019207902.tif 000006
【図５】
2019207902.tif 000007