(57)【要約】【課題】インダクタンスを低減させてインダクタンスのバラツキによる電流分担及び電圧降下の影響を低減できる電源装置を提供する。【解決手段】第１相半導体装置ＵＸ１（ＵＸ２）と第２相半導体装置ＶＹ１（ＶＹ２）とを並列に配置して構成した半導体装置列Ｌ１（Ｌ２）を覆うように第１相出力導体板１１及び第２相出力導体板１２を互いに離間させて重ねて配置する。第１相出力導体板及び第２相出力導体板は、第１相半導体装置及び第２相半導体装置との対向位置に開口部２３ａ〜２３ｄを形成した幅広板部２１と、この幅広板部に連接し出力端子となる幅狭板部２２を有し、第１相出力導体板は、第１相半導体装置と対向する開口部の幅狭板部とは反対側に第１相半導体装置の交流出力端子と接続する第１端子２６を備え、第２相出力導体板は、第２相半導体装置と対向する開口部の幅狭板部とは反対側に第２相半導体装置の交流出力端子と接続する第２端子２７を備える。【選択図】図１
2019134543.tif 000002
【特許請求の範囲】
【請求項１】
第１相半導体装置と第２相半導体装置とを並列に配置して構成した半導体装置列を覆うように第１相出力導体板及び第２相出力導体板を互いに離間させて重ねて配置し、
前記第１相出力導体板及び前記第２相出力導体板は、前記第１相半導体装置及び前記第２相半導体装置と対向する位置に開口部を形成した幅広板部と、該幅広板部に連接し出力端子となる幅狭板部を有し、前記幅広板部の前記開口部間を電流通路とし、
前記第１相出力導体板は、前記第１相半導体装置と対向する前記開口部の前記幅狭板部とは反対側に当該第１相半導体装置の第１相交流出力端子と接続する第１端子部を備え、
前記第２相出力導体板は、前記第２相半導体装置と対向する前記開口部の前記幅狭板部とは反対側に当該第２相半導体装置の第２相交流出力端子と接続する第２端子を備えた電源装置。
【請求項２】
前記第１相出力導体板及び前記第２相出力導体板は、配列方向外側の前記開口部の外側に、通過する電流を抑制する電流抑制部が形成されている請求項１に記載の電源装置。
【請求項３】
前記電流抑制部は、配列方向外側の前記開口部における外側の電流通路の少なくとも一部の断面積が前記開口部間の電流通路の断面積より小さく設定されている請求項２に記載の電源装置。
【請求項４】
前記電流抑制部は、配列方向外側の前記開口部における外側の電流通路が開路されている請求項２に記載の電源装置。
【請求項５】
前記半導体装置列は、前記第１相半導体装置及び前記第２相半導体装置の整列順が同一に設定されている複数の半導体装置列で構成されている請求項１から４の何れか一項に記載の電源装置。
【請求項６】
前記半導体装置列は、前記第１相半導体装置及び前記第２相半導体装置の整列順が異なるように設定されている複数の半導体装置列で構成されている請求項１から４の何れか一項に記載の電源装置。
【請求項７】
前記第１相出力導体板及び前記第２相出力導体板を離間させた状態で重ねて配置し、前記第１相半導体装置が前記第１相出力導体板と対向して配置され、前記第２相半導体装置が前記第２相出力導体板と対向して配置されている請求項１から６の何れか一項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単相又は三相以上の交流電力を出力する電源装置に関する。
【背景技術】
【０００２】
この種の電源装置としては、単相又は三相以上の交流電力を出力する電力変換装置を備えている。このインバータ装置は、正極ライン及び負極ライン間に上アームを構成する第１半導体素子と、下アームを形成する第２半導体素子とを直列に接続したレグを２つ又は３つ以上並列に接続されてブリッジ回路を構成している。そして、第１半導体素子及び第２半導体素子の接続点から交流電力の一相分を出力する。
例えば、３相２レベルの電力変換装置では、Ｕ相レグからＵ相出力を、Ｖ相レグからＶ相出力を、Ｗ相レグからＷ相出力を夫々出力するようにしている。
【０００３】
ところで、３相２レベルの電力変換装置では、必要な電流量が多くなると、この電流量を確保するために、Ｕ相レグ、Ｖ相レグ及びＷ相レグの夫々を複数のレグを並列に接続した構成としている（例えば、特許文献１参照）。
このような電力変換装置では、正側ＩＧＢＴ及び負側ＩＧＢＴで構成される複数のレグを相毎に並列に配置し、Ｕ相、Ｖ相及びＷ相毎に交流側出力端子を平板状の交流側導体で接続するようにしている。したがって、３相分の交流側導体が３相分並列に配置されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−６０１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上述した特許文献１に記載された先行技術では、相毎に平板状の交流出力側導体を接続するようにしている。このため、交流出力側導体の出力端から第１半導体素子及び第２半導体素子の接続点までのインダクタンスは構造上バラツキが生じる。
ここで、例えば、説明を簡単にするために、図１２に示すように、単相の電力変換装置を考え、Ｕ相アーム及びＸ相アームで１つのレグを構成する２ｉｎ１構成の半導体装置ＵＸ１及びＵＸ２とＶＹ１及びＶＹ２を２つずつ並列に配置して交流出力端子ＡＣｕ１及びＡＣｕ２と及びＡＣｖ１及びＡＣｖ２を平板状の出力導体板Ｃｕ及びＣｖで接続する場合を考える。
【０００６】
このときに、基本周波数の低い例えば商用交流周波数６０Ｈｚ程度の電力変換装置では、出力導体板Ｃｕ及びＣｖの各素子の交流出力端子ＡＣｕ１，ＡＣｕ２及びＡＣｖ１，ＡＣｖ２から出力端Ｕｅ及びＶｅまでのインダクタンスを相毎（Ｕ又はＶ）の合計で０．５μＨ程度の場合、出力導体板Ｃｕ及びＣｖの電圧降下ΔＶＬ′（＝ωＬ×Ｉ＝２πｆ×Ｉ）は下記のように計算される。ここで、電流Ｉは、半導体装置ＵＸ１、ＵＸ２及びＶＹ１，ＶＹ２の１装置の出力電流を２００Ａとすると、２つの半導体装置ＵＸ１、ＵＸ２及びＶＹ１，ＶＹ２が並列に接続されているので、Ｕ相及びＶ相で４００Ａとなる。
ΔＶＬ′＝＝２×π×６０Ｈｚ×０．５×１０−６×４００Ａ≒０．０７５Ｖ
この電圧降下ΔＶＬ′≒０．０７５Ｖは出力数百Ｖ程度の電力変換装置に対しては特に有為な値ではない。
【０００７】
一方、基本周波数が１００００Ｈｚと高い出力電流の電力変換装置では、出力導体板Ｃｕ及びＣｖの電圧降下は下記式で表される。
ΔＶＬ′＝２×π×１００００Ｈｚ×０．５×１０−６×４００Ａ＝１２．６Ｖ
この電圧降下ΔＶＬ′＝１２．６Ｖは、出力電圧３００Ｖ程度の電力変換装置に対しては約５％程度となり、電力変換装置の電圧利用率の低下となり、電力変換装置容量の減少要因となっている。
【０００８】
次に、図１３に示すように、Ｕ相及びＶ相でそれぞれ３つの半導体装置ＵＸ１〜ＵＸ３及び半導体装置ＶＹ１〜ＶＹ３を並列に接続する場合の電流分担について説明する。
この場合には、基本周波数が例えば商用周波数６０Ｈｚ程度の出力電流の電力変換装置では、例えば出力導体板Ｃｕ及びＣｖで並列装置間のインダクタンスＬｕ１〜Ｌｕ３で差分０．０５μＨが生じても、この部分での下記で計算される電圧降下ΔＶＬに対して半導体装置ＵＸ１〜３及び半導体装置ＶＹ１〜３を構成する半導体素子が例えばＩＧＢＴである場合のオン電圧１Ｖ（２００Ｖ／半導体素子）が十分に大きい。
ΔＶＬ＝２×π×６０Ｈｚ×０．０５×１０−６×２００Ａ＝３．８ｍＶ≪オン電圧
このため、出力導体板Ｃｕ及びＣｖが各並列半導体装置に対して持つインダクタンスのバラツキは並列半導体装置の電流分担には問題とならない。
【０００９】
一方、基本周波数が例えば１００００Ｈｚと高い出力電流の電力変換装置では、例えば、出力導体板Ｃｕ及びＣｖで並列半導体装置間のインダクタンスＬｕ１〜Ｌｕ３で差分０．０５μＨが生じると、半導体装置ＵＸ１〜３及び半導体装置ＶＹ１〜３を構成する半導体素子がＩＧＢＴであるとしたときのオン電圧１Ｖ（２００Ａ／半導体素子）に対し、この部分での電圧降下ΔＶＬは下記のように算出される。
ΔＶＬ＝２×π×１００００Ｈｚ×０．０５×１０−６×２００Ａ＝０．６３Ｖ
この電圧降下ΔＶＬ＝０．６３Ｖは、半導体素子のオン電圧１Ｖに対して５０％以上となり、大きな影響を与える。
このため、従来は、出力導体板Ｃｕ及びＣｖの電圧降下ΔＶＬを考慮した並列半導体装置の電流分担で素子取得電流を検討しなければならないという課題がある。
そこで、本発明は、上記従来技術の課題に着目してなされたものであり、インダクタンスを低減させてインダクタンスのバラツキによる電流分担及び電圧降下の影響を低減できる電源装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る電源装置の一態様は、第１相半導体装置と第２相半導体装置とを並列に配置して構成した半導体装置列を覆うように第１相出力導体板及び第２相出力導体板を互いに離間させて重ねて配置し、第１相出力導体板及び第２相出力導体板は、第１相半導体装置及び第２相半導体装置と対向する位置に開口部を形成した幅広板部と、この幅広板部に連接し出力端子となる幅狭板部を有し、幅広板部の開口部間を電流通路とし、第１相出力導体板は、第１相半導体装置と対向する開口部の幅狭板部とは反対側に第１相半導体装置の第１相交流出力端子と接続する第１端子部を備え、第２相出力導体板は、第２相半導体装置と対向する開口部の幅狭板部とは反対側に第２相半導体装置の第２相交流出力端子と接続する第２端子を備えている。
【発明の効果】
【００１１】
本発明の一態様によれば、第１相半導体装置と第２相半導体装置とを並列に配置してこれらを覆うように第１相出力導体板及び第２相出力導体板を重ね合わせて配置することにより、第１相出力導体板及び第２相出力導体板間での相互誘導効果によってインダクタンスを打ち消すことができる。したがって、第１相出力導体板及び第２相出力導体板部分での電圧降下及び電流分担の影響を低減させて電力変換装置の利用率改善を行うことができる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る電源装置の一実施形態を示す平面図である。
【図２】図１の左側面である。
【図３】図１の背面図である。
【図４】図１のIV−IV線上の断面図である。
【図５】図１のV−V線上の断面図である。
【図６】第１相出力導体板を示す平面図である。
【図７】第２相出力導体板を示す平面図である。
【図８】図１の電源装置の回路構成を示す回路である。
【図９】本発明に係る電源装置の動作の説明に供する説明図である。
【図１０】電源装置の変形例を示す平面図である。
【図１１】電源装置の他の変形例を示す背面図である。
【図１２】従来の出力導体板を示す平面図である。
【図１３】従来の出力導体板の他の例を示す平面図である。
【発明を実施するための形態】
【００１３】
次に、図面を参照して、本発明の一実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものである。本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
【００１４】
以下、本発明に係る電源装置の一実施形態について単相電力変換装置を備える場合を例として図面を参照して説明する。
電源装置１０は、図１に示すように、Ｕ相を構成する第１相半導体装置ＵＸと、Ｖ相を構成する第２相半導体装置ＶＹとを備えている。第１相半導体装置ＵＸは、２つの半導体装置ＵＸ１及びＵＸ２を有する。同様に、第２相半導体装置ＶＹも２つの半導体装置ＶＹ１及びＶＹ２を有する。
これら半導体装置ＵＸ１，ＵＸ２及びＶＹ１，ＶＹ２は、上アームを構成する例えばＩＧＢＴで構成されるパワー半導体素子と、下アームを構成する同様にＩＧＢＴで構成されるパワー半導体素子とが直列にトーテムポール接続されて内蔵された所謂２ｉｎ１構成を有する。半導体装置ＵＸ１、ＵＸ２及びＶＹ１、ＶＹ２は、図１〜図３に示すように、上面に交流出力端子ＡＣｕ１、ＡＣｕ２及びＡＣｖ１、ＡＣｖ２と、正極端子ＤＣｐと、負極端子ＤＣｎとがその順に所定間隔を保って一列に突出形成されている。
【００１５】
そして、第１相半導体装置ＵＸの半導体装置ＵＸ１と第２相半導体装置ＶＹの半導体装置ＶＹ１とが上面を上方に向け、且つ予め設定された絶縁距離を保って並列に配置されて半導体装置列Ｌ１が構成されている。同様に、第１相半導体装置ＵＸの半導体装置ＵＸ２と第２相半導体装置ＶＹの半導体装置ＶＹ２とが予め設定された絶縁距離を保って並列に配置されて半導体装置列Ｌ２が構成されている。
半導体装置列Ｌ１及びＬ２は、半導体装置ＵＸ１及びＶＹ１間の絶縁距離と等しい絶縁距離が設けられて並列に配置されている。したがって、半導体装置ＵＸ１、ＶＹ１、ＵＸ２及びＶＹ２が、その順に各半導体装置の交流出力端子ＡＣｕ１〜ＡＣｖ２、正極端子ＤＣｐ、負極端子ＤＣｎの配列方向と直交する方向に絶縁距離を保って整列されている。
【００１６】
これら半導体装置列Ｌ１及びＬ２の上方には、各端子ＡＣｕ１〜ＡＣｖ２、ＤＣｐ及びＤＣｎと対向して第１相出力導体板１１と第２相出力導体板１２とが例えば第１相出力導体板１１を上方とし、第２相出力導体板１２を下方とする関係で予め設定された絶縁距離を保って配置されている。
第１相出力導体板１１及び第２相出力導体板１２の夫々は、図６及び図７に示すように、半導体装置列Ｌ１及びＬ２を覆う大きさに設定された幅広板部２１と、この幅広板部２１の中央部に連接された出力端子となる幅狭板部２２とでＴ字状に構成されている。幅広板部２１には、半導体装置ＵＸ１、ＶＹ１、ＵＸ２及びＶＹ２に対向する位置に、これら半導体装置ＵＸ１、ＶＹ１、ＵＸ２及びＶＹ２の上面形状と略等しい形状の開口部２３ａ〜２３ｄが貫通して形成されている。開口部２３ａ及び２３ｂ間に電流通路２４ａが形成され、開口部２３ｂ及び２３ｃ間に電流通路２４ｂが形成され、開口部２３ｃ及び２３ｄ間に電流通路２４ｃが形成されている。
【００１７】
また、幅広板部２１には、開口部２３ａ〜２３ｄの整列方向の両端部に電流抑制部２５ａ及び２５ｂが形成されている。これら電流抑制部２５ａ及び２５ｂは、断面積が電流通路２４ａ〜２４ｃの断面積に比較して１／６程度と十分小さく設定され、流れる電流を制限している。
この電流抑制部２５ａ及び２５ｂは、幅狭の帯状領域とする場合に限らず、幅広の帯状領域として、開口部２３ａ及び２３ｄに対向する側縁に外周側から開口部２３ａ及び２３ｄに向かう又はその逆方向に向かう切欠を設けるようにしてもよい。さらには、開口部２３ａ及び２３ｄに対向する任意の位置に切断部を設けて開路し、電流を遮断するようにしてもよい。
【００１８】
そして、第１相出力導体板１１には、半導体装置ＵＸ１及びＵＸ２に対向する開口部２３ａ及び２３ｃの幅狭板部２２とは反対側における中央部から開口部２３ａ及び２３ｃ内に延長し、且つ半導体装置ＵＸ１及びＵＸ２の交流出力端子ＡＣｕ１及びＡＣｕ２に接触するように下方に延長する第１端子２６が形成されている。
また、第２相出力導体板１２には、半導体装置ＶＹ１及びＶＹ２に対向する開口部２３ｂ及び２３ｄの幅狭板部２２とは反対側における中央部から開口部２３ｂ及び２３ｄ内に延長し、且つ半導体装置ＶＹ１及びＶＹ２の交流出力端子ＡＣｖ１及びＡＣｖ２に接触するように下方に延長する第２端子２７が形成されている。
そして、第１相出力導体板１１の第１端子２６が、図４に示すように、第１相出力導体板１１の開口部２３ａ及び２３ｃを通じて半導体装置ＵＸ１及びＵＸ２の交流出力端子ＡＣｕ１及びＡＣｕ２にネジで接合されている。
また、第２相出力導体板１２の第２端子２７が、図５に示すように、直接半導体装置ＶＹ１及びＶＹ２の交流出力端子ＡＣｖ１及びＡＣｖ２にネジで接合されている。
【００１９】
次に、上記実施形態の電気的接続関係について図８，図９を伴って説明する。
半導体装置ＵＸ１、ＵＸ２及びＶＹ１、ＶＹ２は、図８に示すように、上アームを形成する例えばＩＧＢＴで構成されたパワースイッチング半導体素子Ｑ１及び下アームを形成する例えばＩＧＢＴで構成されたパワースイッチング半導体素子Ｑ２が直列にトーテムポール接続されている。各パワースイッチング半導体素子Ｑ１及びＱ２には夫々フリーホイーリングダイオードＤ１及びＤ２が逆方向接続されている。
そして、半導体装置ＵＸ１を代表として説明すると、パワースイッチング半導体素子Ｑ１及びＱ２の接続点が交流出力端子ＡＣｕ１に接続され、パワースイッチング半導体素子Ｑ１のコレクタが正極端子ＤＣｐに接続され、パワースイッチング半導体素子Ｑ２のエミッタが負極端子ＤＣｎに接続されている。
【００２０】
交流出力端子ＡＣｕ１は第１相出力導体板１１に接続され、正極端子ＤＣｐ及び負極端子ＤＣｎは直流電力が供給される正極ラインＬｐ及び負極ラインＬｎに個別に接続されている。
同様に、半導体装置ＵＸ２及びＶＹ１、ＶＹ２の正極端子ＤＣｐ及び負極端子ＤＣｎが半導体装置ＵＸ１と並列に正極ラインＬｐ及び負極ラインＬｎ間に接続され、半導体装置ＵＸ２の交流出力端子ＡＣｕ２が第１相出力導体板１１に接続され、半導体装置ＶＹ１及びＶＹ２の交流出力端子ＡＣｖ１及びＡＣｖ２が第２相出力導体板１２に接続されて電力変換装置としてのインバータ装置が構成されている。
【００２１】
次に、上記実施形態の動作を説明する。
半導体装置ＵＸ１、ＵＸ２の上アームのゲート端子にＰＷＭ信号を入力するとともに、半導体装置ＶＹ１、ＶＹ２の下アームのゲート端子にオン信号を入力して第１相出力導体板１１から交流出力の正の半サイクル分を出力する。次いで、半導体装置ＵＸ１、ＵＸ２の下アームのゲート端子にＰＷＭ信号を入力するとともに、半導体装置ＶＹ１、ＶＹ２の上アームのゲート端子にオン信号を入力して第２相出力導体板１２から交流出力の負の半サイクル分を出力する。
【００２２】
このとき、出力極性が異なる第１相出力導体板１１と第２相出力導体板１２とが所定の絶縁距離を保って平行に配置されているとともに、第１相出力導体板１１及び第２相出力導体板１２に半導体装置ＵＸ１、ＶＹ１、ＵＸ２及びＶＹ２に対応する開口部２３ａ〜２３ｄが形成されている。このため、第１相出力導体板１１の開口部間に形成された電流通路２４ａ〜２４ｃが第２相出力導体板１２の開口部間に形成された電流通路２４ａ〜２４ｃと上下方向で重なる。
そして、第１相出力導体板１１及び第２相出力導体板１２の半導体装置ＵＸ１、ＵＸ２及びＶＹ１、ＶＹ２に接続される第１端子２６及び第２端子２７が開口部２３ａ〜２３ｄの幅狭板部２２とは反対側に形成されている。このため、第１相出力導体板１１及び第２相出力導体板１２を流れる電流は、図９に示すように、第１端子２６及び第２端子２７から電流通路２４ａ〜２４ｃを通り、幅狭板部２２で合流され，この幅狭板部２２から出力される。
【００２３】
このとき、第１相出力導体板１１及び第２相出力導体板１２の単体では、電流通路２４ｂを通る電流は幅狭板部２２に最短距離で流れるが、電流通路２４ａ及び２４ｂを通る電流は電流通路２４ｂを電流に対して距離が長くなる。このため、インダクタンスは電流路の長さに比例することから電流通路２４ａ及び２４ｃを通る電流のインダクタンスＬａ及びＬｃは、中央の電流通路２４ｂを通る電流のインダクタンスＬｂに対して大きくなり、インダクタンスにバラツキを生じるのは従来例と同様である。
【００２４】
しかしながら、本実施形態では、第１相出力導体板１１と第２相出力導体板１２とが重ね合わされていることから、相互誘導効果によってインダクタンスを低減させることができる。すなわち、図９に示すように、単体ではインダクタンスが大きい電流通路２４ａを流れる電流についてのインダクタンスＬａは、第１相出力導体板１１の電流路のインダクタンスをＬｕ１とし、第２相出力導体板１２の電流路のインダクタンスをＬｖ１とすると、
Ｌａ＝Ｌｕ１＋Ｌｖ１−２Ｍｕ１ｖ１
で表される。ここで、Ｍｕ１ｖ１は相互誘導によって生じる相互インダクタンスである。このため、インダクタンスＬａは、相互インダクタンスＭｕ１ｖ１によってインダクタンスＬｕ１及びＬｖ１を打ち消して略零まで減少される。
【００２５】
同様に、単体ではインダクタンスが大きい電流通路２４ｃを流れる電流についてのインダクタンスＬｃは、第１相出力導体板１１の電流路のインダクタンスをＬｕ２とし、第２相出力導体板１２の電流路のインダクタンスをＬｖ２とすると、
Ｌｃ＝Ｌｕ２＋Ｌｖ２−２Ｍｕ２ｖ２
で表される。ここで、Ｍｕ２ｖ２は相互誘導によって生じる相互インダクタンスである。このため、インダクタンスＬｃは、相互インダクタンスＭｕ２ｖ２によってインダクタンスＬｕ２及びＬｖ２を打ち消して略零まで減少される。
【００２６】
さらに、幅狭板部２２を通って出力端に流れる電流についてのインダクタンスＬｄは、第１相出力導体板１１の幅狭板部２２のインダクタンスをＬｕとし、第２相出力導体板１２の幅狭板部２２のインダクタンスタをＬｖとすると、
Ｌｄ＝Ｌｕ＋Ｌｖ−２Ｍｕｖ
で表される。ここで、Ｍｕｖは相互誘導によって生じる相互インダクタンスである。このため、幅狭板部２２でのインダクタンスＬｄは、相互インダクタンスＭｕｖによって打ち消して略零まで減少される。
【００２７】
このように、単体の出力導体板１１及び１２では、インダクタンスが大きくなる電流通路２４ａ及び２４ｂ及び幅狭板部２２で相互誘導効果を発揮して、インダクタンスを略零まで減少させることができる。また、電流通路２４ｂのインダクタンスについても相互誘導効果によりインダクタンスを略零まで減少される。
このように、上記実施形態では、異なる相を構成する半導体装置同士を並列に配置し、各相の出力導体板を重ねた構造としたことで、重なり合う出力導体板の相互誘導効果で導体板のインダクタンスを打ち消すことができる。このため、各半導体装置から出力導体板の出力端までのインダクタンスでの電圧降下を減少させることができる。
【００２８】
また、基本周波数の高い（例えば周波数１００００Ｈｚ）出力電流のインバータ装置でも、第１相出力導体板１１及び第２相出力導体板１２でのインダクタンスが略零となるので、電圧降下ΔＶＬ＝ωＬ×Ｉの影響を小さなものとすることができる。したがって、並列接続される半導体装置の電流分担が改善される。
よって、並列接続する半導体装置の電流分担を改善し、且つ、インバータ装置で構成される電力変換装置の出力導体板での電圧降下を改善することができ、電力変換装置の利用率を向上させることができる。
【００２９】
また、各相出力導体板１１及び１２の外側の開口部２３ａ及び２３ｄの外側に電流抑制部２５ａ及び２５ｂを形成したので、幅広板部２１の半導体装置の整列方向の両端側に流れる電流を抑制して電流通路を制限することができ、より距離が長くなって大きなインダクタンスが発生することを抑制できる。
なお、上記実施形態では、単相インバータ装置に本発明を適用した場合について説明したが、これに限定されるものではなく、図１０に示す三相インバータ装置にも本発明を適用することができる。
【００３０】
すなわち、第１相半導体装置ＵＸ、第２相半導体装置ＶＹ及び第３相半導体装置ＷＺを、例えば２ｉｎ１構成の半導体装置ＵＸ１、ＵＸ２、ＶＹ１、ＶＹ２、ＷＺ１及びＷＺ２の２つずつで構成している。そして、相の異なる半導体装置を並列に配置して半導体装置列を形成し、この半導体装置列を並列に配置している。
これら半導体装置列上に、第１相出力導体板１１、第２相出力導体板１２及び第３相出力導体板１３を上から順に所定の絶縁距離を保って配置している。各相出力導体板１１、１２及び１３は、半導体装置ＵＸ１、ＶＹ１、ＷＺ１、ＵＸ２、ＶＹ２及びＷＺ２の全て覆う幅広板部２１と、この幅広板部２１と連接して出力端子となる幅狭板部２２とでＴ字状に形成されている。
【００３１】
幅広板部２１には、半導体装置ＵＸ１、ＶＹ１、ＷＺ１、ＵＸ２、ＶＹ２及びＷＺ２に対向する位置に開口部２３ａ〜２３ｆが形成されている。第１相出力導体板１１には、開口部２３ａ及び２３ｄの幅狭板部２２とは反対側に半導体装置ＵＸ１及びＵＸ２の交流出力端子ＡＣｕ１及びＡＣｕ２に接続する第１端子２６が形成されている。第２相出力導体板１２には、開口部２３ｂ及び２３ｅの幅狭板部２２とは反対側に半導体装置ＶＹ１及びＶＹ２の交流出力端子ＡＣｖ１及びＡＣｖ２に接続する第２端子２７が形成されている。第３相出力導体板１３には、開口部２３ｃ及び２３ｆの幅狭板部２２とは反対側に半導体装置ＷＺ１及びＷＺ２の交流出力端子ＡＣｗ１及びＡＣｗ２に接続する第３端子２８が形成されている。
【００３２】
また、幅広板部２１の開口部２３ａ及び２３ｆの外側に電流抑制部２５ａ及び２５ｂが形成されている。
この三相インバータ装置を有する電源装置でも、相の異なる半導体装置を並列に配置して形成した半導体装置列を並列に配置し、これらを覆うように、第１相出力導体板１１、第２相出力導体板１２及び第３相出力導体板１３を重ねて配置している。このため、各相出力導体板１１、１２及び１３に１２０度位相の異なる交流電流が流れることにより、相互誘導効果を発揮して、インダクタンスを打ち消して減少させることができる。したがって、各半導体装置から出力導体板の出力端までのインダクタンスでの電圧降下を減少させることができるとともに、並列接続される半導体装置の電流分担が改善される。よって、三相インバータ装置で構成される電力変換装置の利用効率を向上させることができる。
【００３３】
また、幅広板部２１の半導体装置の整列方向の両端に電流抑制部２５ａ及び２５ｂを設けているので、幅広板部２１の両端を流れる電流によって大きなインダクタンスが発生することを抑制できる。なお、四相以上のインバータ装置を有する電源装置にも本発明を適用することができる。
また、上記実施形態では、第１相半導体装置ＵＸと第２相半導体装置ＶＹとを一列に配置した場合について説明したが、これに限定されるものではなく、図１１に示すように、第１相出力導体板１１と２相出力導体板１２とを所定の絶縁距離を保って対向して配置し、第１相出力導体板１１と対向するように第１相半導体装置ＵＸを構成する半導体装置ＵＸ１及びＵＸ２を配置し、第２相出力導体板１２と対向するように第２相半導体装置ＶＹを構成する半導体装置ＶＹ１及びＶＹ２を配置するようにしてもよい。
【００３４】
また、上記実施形態では、第１相半導体装置ＵＸ及び第２相半導体装置ＶＹをそれぞれ２つの半導体装置ＸＵ１、ＸＵ２及びＶＹ１、ＶＹ２を並列に接続する場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、第１相半導体装置ＵＸ及び第２相半導体装置ＶＹを１つの半導体装置で構成する場合や３つ以上の半導体装置を並列に接続する場合でも本発明を適用することができる。
【００３５】
また、上記実施形態では、第１相半導体装置ＵＸを構成する半導体装置と第２相半導体装置ＶＹを構成する半導体装置とを並列に配置した半導体装置列を順次配置して第１相半導体装置ＵＸを構成する半導体装置と第２相半導体装置を構成する半導体装置とを交互に配置した場合について説明した。しかしながら、本発明は、上記構成に限定されるものではなく、例えば半導体装置ＵＸ１及び半導体装置ＶＹ１を順に配置した半導体装置列と、逆に半導体装置ＶＹ２及び半導体装置ＵＸ２を順に配置した半導体装置列とを順に並列に配置するようにしてもよい。
また、上記実施形態では、半導体装置ＵＸ１〜ＶＹ２として２ｉｎ１構成の半導体装置を適用した場合について説明したが、これに限定されるものではなく、スイッチング半導体素子を１つ内蔵する１ｉｎ１構成の半導体装置を直列に接続するようにしてもよい。
【符号の説明】
【００３６】
１０…電源装置、ＵＸ…第１相半導体装置、ＵＸ１、ＵＸ２…半導体装置、ＶＹ…第２相半導体装置、ＶＹ１、ＶＹ２…半導体装置、ＷＺ…第３相半導体装置、ＷＺ１、ＷＺ２…半導体装置、Ｌ１、Ｌ２…半導体装置列、ＡＣｕ１〜ＡＣｖ２…交流出力端子、ＤＣｐ…正極端子、ＤＣｎ…負極端子、１１…第１相出力導体板、１２…第２相出力導体板、１３…第３相出力導体板、２１…幅広板部、２２…幅狭板部、２３ａ〜２３ｆ…開口部、２４ａ〜２４ｅ…電流通路、２５ａ、２５ｂ…電流抑制部、２６…第１端子、２７…第２端子、２８…第３端子
【図１】
2019134543.tif 000003
【図２】
2019134543.tif 000004
【図３】
2019134543.tif 000005
【図４】
2019134543.tif 000006
【図５】
2019134543.tif 000007
【図６】
2019134543.tif 000008
【図７】
2019134543.tif 000009
【図８】
2019134543.tif 000010
【図９】
2019134543.tif 000011
【図１０】
2019134543.tif 000012
【図１１】
2019134543.tif 000013
【図１２】
2019134543.tif 000014
【図１３】
2019134543.tif 000015