(57)【要約】【課題】電圧損失を抑制できる車両用計器の過電流保護回路を提供する。【解決手段】出力回路３０は、電源出力部Ｐｏに接続されるドレイン端子Ｄ、電源入力部Ｐｉに接続されるソース端子Ｓ、及びグランドに接続されるゲート端子Ｇを有するＰチャネルＦＥＴ素子Ｑ１と、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇとソース端子Ｓの間に接続される抵抗Ｒ１と、グランドと電力線Ｌｖの間に接続されるコンデンサＣ１と、電力線Ｌｖに接続されるベース端子Ｂ及びエミッタ端子Ｅを有し、電力線Ｌｖに過電流Ｉｏが発生した場合、ベース端子Ｂとエミッタ端子Ｅの間の電位差の変化に基づきオンすることによりＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇをグランドに接続するＰＮＰトランジスタＱ２と、グランドとＰＮＰトランジスタＱ２のエミッタ端子Ｅの間に接続されるコンデンサＣ２と、コンデンサＣ２と電力線Ｌｖの間に設けられるダイオードＤ１と、を備える。【選択図】図１
2019134581.tif 000002
【特許請求の範囲】
【請求項１】
電源供給部に接続される電源入力部と、車両情報を表示する表示部に接続される電源出力部と、を備える車両用計器の過電流保護回路であって、
前記電源入力部と前記電源出力部の間に接続される電力線に設けられ、前記電源出力部に接続されるドレイン端子、前記電源入力部に接続されるソース端子、及びグランドに接続されるゲート端子を有し、ＰチャネルＦＥＴからなる第１スイッチング素子と、
前記第１スイッチング素子の前記ゲート端子と前記ソース端子の間に接続される抵抗と、
一端が前記グランドに接続され、他端が前記電力線における前記第１スイッチング素子と前記電源入力部の間に接続される第１コンデンサと、
前記電力線にそれぞれ接続される第１端子及び第２端子を有し、前記電力線に過電流が発生した場合、前記第１端子と前記第２端子の間の電位差の変化に基づきオンすることにより前記第１スイッチング素子の前記ゲート端子に前記第１スイッチング素子をオフさせる電圧を印加する第２スイッチング素子と、
一端が前記グランドに接続され、他端が前記第２スイッチング素子の前記第２端子に接続される第２コンデンサと、
前記第２コンデンサと前記電力線の間に、自身のカソード端子が前記第２コンデンサを向くように設けられる第１ダイオードと、を備える、
車両用計器の過電流保護回路。
【請求項２】
前記第２スイッチング素子は、前記第１端子であるベース端子、前記第２端子であるエミッタ端子、及び前記グランドに接続されるコレクタ端子を備えるＰＮＰトランジスタからなり、
前記過電流保護回路は、
前記第２スイッチング素子の前記コレクタ端子と前記グランドの間に接続される第３コンデンサと、
前記第３コンデンサと前記第２スイッチング素子の前記コレクタ端子の間に接続されるベース端子、前記グランドに接続されるエミッタ端子、及びコレクタ端子を備えるＮＰＮトランジスタからなる第３スイッチング素子と、
前記グランドに接続されるドレイン端子、前記第１スイッチング素子の前記ゲート端子に接続されるソース端子、及びＰＷＭ制御信号を送信するマイコンと前記第３スイッチング素子の前記コレクタ端子に接続されるゲート端子を有し、ＮチャネルＦＥＴからなる第４スイッチング素子と、を備える、
請求項１に記載の車両用計器の過電流保護回路。
【請求項３】
前記第２コンデンサと前記電力線の間に、自身のカソード端子が前記電力線を向くように前記第１ダイオードと並列に設けられる第２ダイオードを備える、
請求項１又は２に記載の車両用計器の過電流保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用計器の過電流保護回路に関する。
【背景技術】
【０００２】
従来から、例えば、特許文献１に記載されるように、過電流を遮断するために過電流を検出する手段として電流検出抵抗が用いられていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１５２７６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１の構成では、電流検出抵抗による電圧損失が問題となっていた。
【０００５】
本発明は、上記実状を鑑みてなされたものであり、電圧損失を抑制できる車両用計器の過電流保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る車両用計器の過電流保護回路は、電源供給部に接続される電源入力部と、車両情報を表示する表示部に接続される電源出力部と、を備える車両用計器の過電流保護回路であって、前記電源入力部と前記電源出力部の間に接続される電力線に設けられ、前記電源出力部に接続されるドレイン端子、前記電源入力部に接続されるソース端子、及びグランドに接続されるゲート端子を有し、ＰチャネルＦＥＴからなる第１スイッチング素子と、前記第１スイッチング素子の前記ゲート端子と前記ソース端子の間に接続される抵抗と、一端が前記グランドに接続され、他端が前記電力線における前記第１スイッチング素子と前記電源入力部の間に接続される第１コンデンサと、前記電力線にそれぞれ接続される第１端子及び第２端子を有し、前記電力線に過電流が発生した場合、前記第１端子と前記第２端子の間の電位差の変化に基づきオンすることにより前記第１スイッチング素子の前記ゲート端子に前記第１スイッチング素子をオフさせる電圧を印加する第２スイッチング素子と、一端が前記グランドに接続され、他端が前記第２スイッチング素子の前記第２端子に接続される第２コンデンサと、前記第２コンデンサと前記電力線の間に、自身のカソード端子が前記第２コンデンサを向くように設けられる第１ダイオードと、を備える。
【発明の効果】
【０００７】
本発明によれば、車両用計器の過電流保護回路において、電圧損失を抑制できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る車両用計器の回路図である。
【図２】本発明の一実施形態に係る各ＦＥＴ素子、各トランジスタ及びＰＷＭ信号の状態を示すタイミングチャートである。
【図３】本発明の変形例に係る車両用計器の回路図である。
【発明を実施するための形態】
【０００９】
本発明に係る過電流保護回路を備える車両用計器の一実施形態について、図１及び図２を参照して説明する。本実施形態に係る車両用計器は、車速、エンジン回転数等の車両情報を表示する。
【００１０】
（構成）
図１に示すように、車両用計器１は、電源供給部１０と、電源供給部１０からの電力に基づき表示部５０を駆動させるための駆動電圧Ｖｄを生成する計器ユニット２０と、計器ユニット２０からの駆動電圧Ｖｄに基づき動作する表示部５０と、を備える。
【００１１】
電源供給部１０は車載バッテリＢｔを備える。車載バッテリＢｔの正極は計器ユニット２０の電源端子Ｐｖに接続され、車載バッテリＢｔの負極は計器ユニット２０のグランド端子Ｐｇに接続される。車載バッテリＢｔは計器ユニット２０に電力を供給する。
なお、電源供給部１０は、車載バッテリＢｔに加えて、エンジンの駆動により発電する図示しないオルタネータを備えていてもよい。
【００１２】
表示部５０は、計器ユニット２０からのＰＷＭ信号である駆動電圧Ｖｄを動作電源として、車速、エンジン回転数等の車両情報を表示する負荷である。表示部５０は、例えば、液晶表示素子、バックライト等のＬＥＤ（Light Emitting Diode）又は指針駆動用モータ等を備える。
【００１３】
計器ユニット２０は、過電流保護機能付きの出力回路３０と、電源回路４０と、マイコン（マイクロコンピュータ）６０と、を備える。
出力回路３０は、過電流保護回路の一例であり、表示部５０の短絡等に伴う過電流Ｉｏを検知したのち遮断する機能に加えて、マイコン６０による制御のもと、表示部５０へ出力する駆動電圧Ｖｄを生成する機能も有する。詳しくは、出力回路３０は、寄生ダイオードＤｆが寄生するＰチャネルＦＥＴ（Field Effect Transistor）素子Ｑ１と、ＮチャネルＦＥＴ素子Ｑ４と、ＰＮＰトランジスタＱ２と、ＮＰＮトランジスタＱ３と、ダイオードＤ１，Ｄ２と、コンデンサＣ１，Ｃ２，Ｃ３と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５と、電源入力部Ｐｉ及び電源出力部Ｐｏと、電力線Ｌｖと、を備える。
【００１４】
出力回路３０の電源入力部Ｐｉは、電源回路４０を介して電源供給部１０に接続されている。出力回路３０の電源出力部Ｐｏは表示部５０に接続されている。電力線Ｌｖは、電力が供給される電気線であり、電源入力部Ｐｉと電源出力部Ｐｏの間を連結する。
【００１５】
ＰチャネルＦＥＴ素子Ｑ１は電力線Ｌｖに設けられ、自身がオンすることにより電力線Ｌｖを導通し、自身がオフすることにより電力線Ｌｖを遮断する。詳しくは、ＰチャネルＦＥＴ素子Ｑ１のドレイン端子Ｄは電源出力部Ｐｏに接続されている。ＰチャネルＦＥＴ素子Ｑ１のソース端子Ｓは電源入力部Ｐｉに接続されている。ＰチャネルＦＥＴ素子Ｑ１のゲート端子ＧはＮチャネルＦＥＴ素子Ｑ４を介してグランドに接続されている。
【００１６】
寄生ダイオードＤｆは、ＰチャネルＦＥＴ素子Ｑ１に並列に接続されている。寄生ダイオードＤｆのカソード端子Ｃｔは電源入力部Ｐｉを向き、ダイオードＤ１のアノード端子Ａｎは電源出力部Ｐｏを向く。
【００１７】
ＮチャネルＦＥＴ素子Ｑ４のソース端子Ｓは、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに接続されている。ＮチャネルＦＥＴ素子Ｑ４のドレイン端子Ｄはグランドに接続されている。ＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇは、抵抗Ｒ４を介してマイコン６０に接続されている。ＮチャネルＦＥＴ素子Ｑ４は、マイコン６０による制御のもと、ＰチャネルＦＥＴ素子Ｑ１のゲート電圧ＶＧを制御することでＰチャネルＦＥＴ素子Ｑ１をオン又はオフに切り替える。
【００１８】
抵抗Ｒ５の一端は抵抗Ｒ４とマイコン６０の間に接続され、抵抗Ｒ５の他端はグランドに接続されている。
【００１９】
ＰＮＰトランジスタＱ２、ダイオードＤ１，Ｄ２及びコンデンサＣ２は、過電流Ｉｏを検知するために設けられる。
ＰＮＰトランジスタＱ２のベース端子Ｂは、電力線ＬｖにおけるＰチャネルＦＥＴ素子Ｑ１と電源入力部Ｐｉとの間の位置Ａ１に接続されている。ＰＮＰトランジスタＱ２のエミッタ端子ＥはコンデンサＣ２を介してグランドに接続されている。コンデンサＣ２は、チャージされた電荷によりＰＮＰトランジスタＱ２のエミッタ電圧ＶＥを設定するために設けられる。コンデンサＣ２は、例えば、電解コンデンサである。ＰＮＰトランジスタＱ２のコレクタ端子ＣはコンデンサＣ３を介してグランドに接続されている。コンデンサＣ３は、ＰＮＰトランジスタＱ２のチャタリングを抑制する機能に加えて、ＰＮＰトランジスタＱ２がオンしたときから過電流Ｉｏを遮断するまでの時間をコンデンサＣ３の容量値を調整することにより延長させる機能を有する。コンデンサＣ３は、例えばセラミックコンデンサである。
【００２０】
ダイオードＤ１，Ｄ２は、ＰＮＰトランジスタＱ２におけるエミッタ端子Ｅとベース端子Ｂの間に接続されている。ダイオードＤ１，Ｄ２は互いに異なる向きで、かつ並列に接続されている。詳しくは、ダイオードＤ１のカソード端子ＣｔはコンデンサＣ２及びＰＮＰトランジスタＱ２のエミッタ端子Ｅを向き、ダイオードＤ１のアノード端子Ａｎは電力線Ｌｖを向く。ダイオードＤ２のカソード端子Ｃｔは電力線Ｌｖを向き、ダイオードＤ２のアノード端子ＡｎはコンデンサＣ２及びＰＮＰトランジスタＱ２のエミッタ端子Ｅを向く。ダイオードＤ１，Ｄ２は、ＰＮＰトランジスタＱ２においてエミッタ端子Ｅとベース端子Ｂの間の電位差を形成するために設けられる。これにより、ノイズ等の電圧変動により不用意にＰＮＰトランジスタＱ２がオン・オフ間で切り替わることが抑制され、ＰＮＰトランジスタＱ２の動作を安定させることができる。
【００２１】
ＮＰＮトランジスタＱ３のベース端子Ｂは、抵抗Ｒ２を介してコンデンサＣ３とＰＮＰトランジスタＱ２のコレクタ端子Ｃの間に接続されている。抵抗Ｒ２は、コンデンサＣ２からＰＮＰトランジスタＱ２を介してＮＰＮトランジスタＱ３のベース端子Ｂへ流れる電流を調整するために設けられている。抵抗Ｒ３の一端は抵抗Ｒ２とＮＰＮトランジスタＱ３のベース端子Ｂの間に接続され、抵抗Ｒ３の他端はグランドに接続されている。抵抗Ｒ３は、ＮＰＮトランジスタＱ３のベース・エミッタ間の電位差を安定させ、ノイズ等の電圧変動によるＮＰＮトランジスタＱ３の誤動作を抑制するために設けられている。ＮＰＮトランジスタＱ３のエミッタ端子Ｅはグランドに接続されている。また、ＮＰＮトランジスタＱ３のコレクタ端子Ｃは、ＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇと抵抗Ｒ４の間に接続されている。ＮＰＮトランジスタＱ３は、過電流Ｉｏを遮断したときにオンすることにより、マイコン６０からのＰＷＭ制御信号Ｓｐｗｍをグランドに流し、これにより、ＰチャネルＦＥＴ素子Ｑ１及びＮチャネルＦＥＴ素子Ｑ４を強制的にオフさせる。
【００２２】
コンデンサＣ１の一端は電力線Ｌｖの位置Ａ２に接続され、コンデンサＣ１の他端はグランドに接続されている。コンデンサＣ１は、電力線Ｌｖに供給される電力を安定させるために設けられている。コンデンサＣ１は、例えば、電解コンデンサである。
【００２３】
電源回路４０は、車載バッテリＢｔからの電源電圧を受け入れる回路である。電源回路４０は、例えば、電源電圧に含まれるノイズを除去するノイズフィルタ、電源電圧に含まれるサージをカットするサージ保護回路又はＤＣ／ＤＣコンバータ等のスイッチングレギュレータ回路等を備える。
【００２４】
マイコン６０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）等から構成される。マイコン６０は、所定のデューティ比を有するＰＷＭ制御信号Ｓｐｗｍを生成し、そのＰＷＭ制御信号ＳｐｗｍをＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇに出力する。ＰＷＭ制御信号Ｓｐｗｍは、図２に示すように、Ｈｉ及びＬｏを繰り返す。マイコン６０は、過電流Ｉｏが発生していない場合、ＰＷＭ制御信号ＳｐｗｍのＨｉをＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇに印加することによりＮチャネルＦＥＴ素子Ｑ４、ひいてはＰチャネルＦＥＴ素子Ｑ１をオンし、ＰＷＭ制御信号ＳｐｗｍのＬｏをＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇに印加することによりＮチャネルＦＥＴ素子Ｑ４、ひいてはＰチャネルＦＥＴ素子Ｑ１をオフする。これにより、ＰＷＭ制御信号Ｓｐｗｍに対応する駆動電圧Ｖｄが生成される。マイコン６０は、外部のＥＣＵ（Electronic Control Unit）からの車両情報に応じて、ＰＷＭ制御信号Ｓｐｗｍのデューティ比を変化させる。
【００２５】
（作用）
次に、図１を参照しつつ、過電流Ｉｏが発生せずに正常範囲内の通常電流Ｉｎが電力線Ｌｖに供給される通常時の出力回路３０の作用について説明する。通常時においては、通常電流ＩｎはコンデンサＣ１に流れ込むとともに、ダイオードＤ１を介してコンデンサＣ２に流れ込む。コンデンサＣ１，Ｃ２の電荷のチャージが完了すると、コンデンサＣ２には、コンデンサＣ１よりもダイオードＤ１の電圧降下分だけ低い電荷がチャージされる。ここで、ＰＮＰトランジスタＱ２のベース端子ＢにはコンデンサＣ１の電位と同等の電圧が印加され、ＰＮＰトランジスタＱ２のエミッタ端子ＥにはコンデンサＣ２の電位と同等の電圧が印加される。よって、ＰＮＰトランジスタＱ２においては、そのベース電圧ＶＢは、そのエミッタ電圧ＶＥよりもダイオードＤ１の電圧降下分だけ高くなり、これにより、ＰＮＰトランジスタＱ２はオフする。ＰＮＰトランジスタＱ２がオフしているとき、コンデンサＣ３には電荷がチャージされないため、ＮＰＮトランジスタＱ３もオフする。
【００２６】
この通常時であって、マイコン６０からＰＷＭ制御信号ＳｐｗｍのＬｏが出力されている場合、ＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇは抵抗Ｒ４，Ｒ５を介してグランドに接続される。これにより、ＮチャネルＦＥＴ素子Ｑ４のゲート・ソース間の電位差が閾値以上となり、ＮチャネルＦＥＴ素子Ｑ４はオフする。ＮチャネルＦＥＴ素子Ｑ４がオフされると、ＰチャネルＦＥＴ素子Ｑ１のソース端子Ｓ及びゲート端子Ｇには抵抗Ｒ１を介して同等の電圧が印加される。これにより、ＰチャネルＦＥＴ素子Ｑ１のゲート・ソース間の電位差が閾値より小さくなり、ＰチャネルＦＥＴ素子Ｑ１はオン条件を満たさず、ＰチャネルＦＥＴ素子Ｑ１はオフする。このとき、ＰチャネルＦＥＴ素子Ｑ１のドレイン電圧ＶＤは実質０Ｖである。
【００２７】
一方、この通常時であって、マイコン６０からＰＷＭ制御信号ＳｐｗｍのＨｉが出力されている場合、ＮチャネルＦＥＴ素子Ｑ４のゲート・ソース間の電位差が閾値より小さくなることにより、ＮチャネルＦＥＴ素子Ｑ４はオンする。ＮチャネルＦＥＴ素子Ｑ４がオンすると、ＰチャネルＦＥＴ素子Ｑ１のゲート端子ＧはＮチャネルＦＥＴ素子Ｑ４を介してグランドに接続される。これにより、ＰチャネルＦＥＴ素子Ｑ１のゲート電圧ＶＧは０Ｖとなる。よって、ゲート・ソース間の電位差が閾値より大きくなることでＰチャネルＦＥＴ素子Ｑ１のオン条件を満たし、ＰチャネルＦＥＴ素子Ｑ１はオンとなる。ＰチャネルＦＥＴ素子Ｑ１がオンすると、ＰチャネルＦＥＴ素子Ｑ１のソース端子Ｓに入力された電流はドレイン端子Ｄから電源出力部Ｐｏに向けて流れる。
【００２８】
次に、負荷である表示部５０が短絡して過電流Ｉｏが発生したときの出力回路３０の作用について説明する。
過電流Ｉｏが発生すると、電力線Ｌｖに印加される電圧は急激に低下する。これにより、コンデンサＣ１にチャージされた電荷は、電力線Ｌｖに放出されてＰチャネルＦＥＴ素子Ｑ１を通過するように流れる。そして、コンデンサＣ１の電位が低下すると、コンデンサＣ２の電荷はダイオードＤ２を介して電力線Ｌｖに放出される。これにより、ダイオードＤ２は、ＰＮＰトランジスタＱ２をオンさせるのに必要なエミッタ・ベース間の電位差、例えば、−０．７Ｖを発生させる。これと同時に、ＰＮＰトランジスタＱ２のベース端子Ｂからも電流が電力線Ｌｖに流れ出す。このように、過電流発生時には、ＰＮＰトランジスタＱ２はオフからオンに切り替わる。
【００２９】
ＰＮＰトランジスタＱ２がオンすると、コンデンサＣ２にチャージされた電荷は、ＰＮＰトランジスタＱ２のコレクタ端子ＣからコンデンサＣ３を経てグランドに流れ出す。これにより、コンデンサＣ３には電荷がチャージされる。ＮＰＮトランジスタＱ３をオンするために必要な電位までコンデンサＣ３に電荷がチャージするためには所定のチャージ時間が必要となる。このチャージ時間は、コンデンサＣ３の容量値により設定される。よって、ＰＮＰトランジスタＱ２がオンしてからチャージ時間が経過したとき、コンデンサＣ３には上記必要な電位まで電荷がチャージされ、ＮＰＮトランジスタＱ３がオンする。ＮＰＮトランジスタＱ３がオンすると、ＮチャネルＦＥＴ素子Ｑ４のゲート端子ＧはＮＰＮトランジスタＱ３を介してグランドに接続される。このとき、マイコン６０からのＰＷＭ制御信号ＳｐｗｍはＮＰＮトランジスタＱ３を介してグランドに流れる。これにより、ＮチャネルＦＥＴ素子Ｑ４、ひいてはＰチャネルＦＥＴ素子Ｑ１はオフに維持される。従って、過電流Ｉｏを遮断することができる。
【００３０】
次に、図２に示すタイミングチャートに従って、ＰチャネルＦＥＴ素子Ｑ１、ＰＮＰトランジスタＱ２、ＮＰＮトランジスタＱ３、ＮチャネルＦＥＴ素子Ｑ４、ＰＷＭ制御信号Ｓｐｗｍ及び電力線Ｌｖに供給される電流Ｉの状態を説明する。
過電流Ｉｏが発生しない通常期間Ｔ１においては、上述したようにＰＮＰトランジスタＱ２及びＮＰＮトランジスタＱ３はオフに維持されるとともに、ＰＷＭ制御信号ＳｐｗｍのＨｉ及びＬｏに応じてＰチャネルＦＥＴ素子Ｑ１及びＮチャネルＦＥＴ素子Ｑ４がオン及びオフの間で切り替わる。
時刻ｔａにおいて過電流Ｉｏが発生した直後に、まずＰＮＰトランジスタＱ２がオフからオンに切り替わる。そして、ＰＮＰトランジスタＱ２がオンしてからチャージ時間Ｔｃｈが経過した時刻ｔｂにおいて、ＮＰＮトランジスタＱ３はオフからオンに切り替わる。時刻ｔｂ以降においてはＮＰＮトランジスタＱ３がオンされているため、ＰチャネルＦＥＴ素子Ｑ１及びＮチャネルＦＥＴ素子Ｑ４は、ＰＷＭ制御信号Ｓｐｗｍに関わらず、オフに維持される。これにより、過電流Ｉｏは０Ａとなり、過電流Ｉｏから電源回路４０を保護することができる。
【００３１】
時刻ｔｂ以降、ＰチャネルＦＥＴ素子Ｑ１がオフされる期間においては、コンデンサＣ１，Ｃ２には電荷がチャージされる。これにより、ＰＮＰトランジスタＱ２は通常時と同様の状態となってオフする。このため、コンデンサＣ３にチャージされた電荷は放出されて、ＮＰＮトランジスタＱ３をオンに維持できなくなり、ＮＰＮトランジスタＱ３はオフする。この場合に、マイコン６０からＰＷＭ制御信号ＳｐｗｍのＨｉが出力されると、ＰチャネルＦＥＴ素子Ｑ１及びＮチャネルＦＥＴ素子Ｑ４がオンする。このときに、短絡状態が解消されていなければ、出力回路３０は、再び、時刻ｔａ以降の動作を行うことにより過電流Ｉｏを遮断する。一方、このときに、短絡状態が解消されていれば、出力回路３０は、通常期間Ｔ１における動作を行う。
【００３２】
（効果）
以上、説明した一実施形態によれば、以下の効果を奏する。
【００３３】
（１）車両用計器１の過電流保護回路に相当する過電流保護機能付きの出力回路３０は、電源供給部１０に接続される電源入力部Ｐｉと、車両情報を表示する表示部５０に接続される電源出力部Ｐｏと、を備える。出力回路３０は、電源入力部Ｐｉと電源出力部Ｐｏの間に接続される電力線Ｌｖに設けられ、電源出力部Ｐｏに接続されるドレイン端子Ｄ、電源入力部Ｐｉに接続されるソース端子Ｓ、及びグランドに接続されるゲート端子Ｇを有し、第１スイッチング素子に相当するＰチャネルＦＥＴ素子Ｑ１と、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇとソース端子Ｓの間に接続される抵抗Ｒ１と、一端がグランドに接続され、他端が電力線ＬｖにおけるＰチャネルＦＥＴ素子Ｑ１と電源入力部Ｐｉの間に接続される第１コンデンサに相当するコンデンサＣ１と、電力線Ｌｖにそれぞれ接続される第１端子に相当するベース端子Ｂ及び第２端子に相当するエミッタ端子Ｅを有し、電力線Ｌｖに過電流Ｉｏが発生した場合、ベース端子Ｂとエミッタ端子Ｅの間の電位差の変化に基づきオンすることによりＰチャネルＦＥＴ素子Ｑ１のゲート端子ＧにＰチャネルＦＥＴ素子Ｑ１をオフさせる電圧を印加する第２スイッチング素子に相当するＰＮＰトランジスタＱ２と、一端がグランドに接続され、他端がＰＮＰトランジスタＱ２のエミッタ端子Ｅに接続される第２コンデンサに相当するコンデンサＣ２と、コンデンサＣ２と電力線Ｌｖの間に、自身のカソード端子ＣｔがコンデンサＣ２を向くように設けられる第１ダイオードに相当するダイオードＤ１と、を備える。
この構成によれば、短絡により過電流Ｉｏが発生したとき、ＰＮＰトランジスタＱ２がオンすることにより、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇには抵抗Ｒ１を介してソース端子Ｓと同等の電圧が印加される。これにより、ＰチャネルＦＥＴ素子Ｑ１はオフし、過電流Ｉｏが遮断される。この構成では、過電流Ｉｏを検出するために従来のように電圧損失が大きい電流検出抵抗が用いられないため、電圧損失を抑制できる。これにより、車載バッテリＢｔからの電源電圧に近い電圧を表示部５０に供給可能である。
また、従来の電流検出抵抗を用いる手法では、電力線に供給される電流が大きくなるほど、過電流判定をするための閾値を大きく設定する必要があるが、この場合には、より小さい抵抗値の誤差の少ない抵抗を用いる必要があり、このような抵抗は一般的に高価であった。上記構成では、電力線Ｌｖに供給される電流が大きい場合であっても、上記高価な抵抗を用いる必要なく、安価に構成できる。
さらに、コンデンサＣ２及びダイオードＤ２により、過電流Ｉｏが発生した場合にＰＮＰトランジスタＱ２がオンし、かつ通常時にはＰＮＰトランジスタＱ２がオフするように、ＰＮＰトランジスタＱ２のベース・エミッタ間の電位差が制御される。これにより、ノイズ等の電圧変動により不用意にＰＮＰトランジスタＱ２がオン・オフ間で切り替わることが抑制され、ＰＮＰトランジスタＱ２、ひいてはＰチャネルＦＥＴ素子Ｑ１を安定的に動作させることができる。
【００３４】
（２）ＰＮＰトランジスタＱ２は、ベース端子Ｂ、エミッタ端子Ｅ、及びグランドに接続されるコレクタ端子Ｃを備える。出力回路３０は、ＰＮＰトランジスタＱ２のコレクタ端子Ｃとグランドの間に接続される第３コンデンサに相当するコンデンサＣ３と、コンデンサＣ３とＰＮＰトランジスタＱ２のコレクタ端子Ｃの間に接続されるベース端子Ｂ、グランドに接続されるエミッタ端子Ｅ、及びコレクタ端子Ｃを備える第３スイッチング素子に相当するＮＰＮトランジスタＱ３と、グランドに接続されるドレイン端子Ｄ、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに接続されるソース端子Ｓ、及びＰＷＭ制御信号Ｓｐｗｍを送信するマイコン６０とＮＰＮトランジスタＱ３のコレクタ端子Ｃに接続されるゲート端子Ｇを有し、第４スイッチング素子に相当するＮチャネルＦＥＴ素子Ｑ４と、を備える。
この構成によれば、短絡により過電流Ｉｏが発生したとき、ＰＮＰトランジスタＱ２がオンすることにより、コンデンサＣ３への電荷のチャージが開始される。ＰＮＰトランジスタＱ２がオンしてからチャージ時間Ｔｃｈが経過すると、コンデンサＣ３にチャージされた電荷により、ＮＰＮトランジスタＱ３がオンする。これにより、ＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇはグランドに接続される。従って、ＰチャネルＦＥＴ素子Ｑ１及びＮチャネルＦＥＴ素子Ｑ４は、マイコン６０からのＰＷＭ制御信号Ｓｐｗｍに関わらず、オフに維持される。チャネルＦＥＴ素子Ｑ１がオフすることにより過電流Ｉｏが遮断される。
また、上記構成では、過電流Ｉｏが発生していない通常時には、マイコン６０は、ＰＷＭ制御信号ＳｐｗｍをＮチャネルＦＥＴ素子Ｑ４のゲート端子Ｇに出力することによりチャネルＦＥＴ素子Ｑ１をオン及びオフの間で切り替える。これにより、出力回路３０は駆動電圧Ｖｄを生成できる。このように、ＰチャネルＦＥＴ素子Ｑ１及びＮチャネルＦＥＴ素子Ｑ４は、通常時に駆動電圧Ｖｄを生成するために利用され、過電流発生時にはその過電流Ｉｏを遮断するために利用される。よって、過電流保護のために新たにＦＥＴを設ける必要がなく、より簡易な構成を実現できる。
また、上記構成では、過電流Ｉｏが発生していない通常時には、ＰＮＰトランジスタＱ２及びＮＰＮトランジスタＱ３はオフに維持され、電流がグランドに流れることはない。このため、過電流の有無を監視するために必要な電力を低減することができる。
また、出力回路３０は、一般的な電気部品であるＦＥＴ、トランジスタ及びダイオードの組み合わせからなるため、従来に比べて安価に構成することができる。
また、従来、例えば、マイコンは、電力線に印加される電圧値を検知し、その検知した電圧値と過電流判定閾値の比較に基づき過電流が発生したか否かを判定することが考えられる。しかし、この従来の構成では、ＰＷＭ制御信号のデューティ比の変化に合わせて複数の過電流判定閾値を設定する必要があった。また、ＰＷＭ制御信号のデューティ比が小さい場合、検知される電圧値の平均値が０Ｖに近づくため、過電流発生時の電圧低下との判別が困難であった。上記本実施形態の構成では、出力回路３０は、ＰＷＭ制御信号Ｓｐｗｍのデューティ比の変化に関わらず、過電流Ｉｏを遮断することができる。このため、上記本実施形態の構成では、この従来の構成のような問題は生じない。
【００３５】
（３）出力回路３０は、コンデンサＣ２と電力線Ｌｖの間に、自身のカソード端子Ｃｔが電力線Ｌｖを向くようにダイオードＤ１と並列に設けられる第２ダイオードに相当するダイオードＤ２を備える。
この構成によれば、ダイオードＤ２により、ＰＮＰトランジスタＱ２のベース・エミッタ間の電位差が制御される。これにより、通常時に、ノイズ等の電圧変動によりＰＮＰトランジスタＱ２が誤ってオン状態となることを抑制し、ＰＮＰトランジスタＱ２の動作を安定させることができる。
【００３６】
（変形例）
なお、上記実施形態は、これを適宜変更した以下の形態にて実施することができる。
【００３７】
上記実施形態においては、出力回路３０は、ダイオードＤ１，Ｄ２を一つずつ備えていたが、複数個ずつ備えていてもよい。例えば、図３に示すように、複数のダイオードＤ１ａ〜Ｄ１ｎは直列に接続され、複数のダイオードＤ２ａ〜Ｄ２ｎは直列に接続されている。なお、「ｎ」は任意の自然数である。直列に接続されるダイオードＤ１ａ〜Ｄ１ｎと直列に接続されるダイオードＤ２ａ〜Ｄ２ｎは互いに並列に接続される。この構成によれば、ダイオードＤ１ａ〜Ｄ１ｎ，Ｄ２ａ〜Ｄ２ｎによる電圧降下により、ＰＮＰトランジスタＱ２のエミッタ・ベース間の電位差を大きく設定し易い。これにより、ＰＮＰトランジスタＱ２の動作を安定させることができる。
また、図３に示すように、出力回路３０は、コンデンサＣ２と並列に接続される抵抗Ｒ６を備えていてもよい。抵抗Ｒ６によりダイオードＤ１ａ〜Ｄ１ｎの順方向電圧を飽和電圧に近づけることができる。
【００３８】
また、ＮＰＮトランジスタＱ３のコレクタ端子Ｃは、図３に示すように、マイコン６０に接続されていてもよい。この場合、マイコン６０は、過電流発生時に、ＮＰＮトランジスタＱ３がオンすることを検知すると、ＮチャネルＦＥＴ素子Ｑ４のゲート端子ＧにＬｏを出力する。
【００３９】
上記実施形態における図１に示す出力回路３０のマイコン６０を代替する他の回路構成によって実現してもよい。
【００４０】
上記実施形態において、出力回路３０は、ＰチャネルＦＥＴ素子Ｑ１の上流側（ドレイン端子Ｄ側）にツェナーダイオード等のサージアブソーバーを備えていてもよい。
【００４１】
上記実施形態においては、コンデンサＣ１，Ｃ２は電解コンデンサであったが、電解コンデンサに限らず、セラミックコンデンサ又はタンタルコンデンサであってもよい。同様に、コンデンサＣ３はセラミックコンデンサであったが、セラミックコンデンサに限らず、電解コンデンサ又はタンタルコンデンサであってもよい。
【００４２】
上記実施形態におけるトランジスタＱ２，Ｑ３はＦＥＴであってもよい。この場合、ＦＥＴのオン条件は、上記実施形態と同様の作用及び効果を奏するように設定される。
【符号の説明】
【００４３】
１  車両用計器
１０  電源供給部
２０  計器ユニット
３０  出力回路
４０  電源回路
５０  表示部
６０  マイコン
１３０  過電流保護回路
Ｃ１，Ｃ２，Ｃ３  コンデンサ
Ｄ１，Ｄ２，Ｄ１ａ〜Ｄ１ｎ，Ｄ２ａ〜Ｄ２ｎ  ダイオード
Ｑ１  ＰチャネルＦＥＴ素子
Ｑ２  ＰＮＰトランジスタ
Ｑ３  ＮＰＮトランジスタ
Ｑ４  ＮチャネルＦＥＴ素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５，Ｒ６  抵抗
Ｂｔ  車載バッテリ
Ｌｖ  電力線
Ｓｐｗｍ  ＰＷＭ制御信号
【図１】
2019134581.tif 000003
【図２】
2019134581.tif 000004
【図３】
2019134581.tif 000005