(57)【要約】【課題】水素による強誘電体キャパシタの劣化をより一層抑制することができる半導体装置及びその製造方法を提供する。【解決手段】半導体装置１００は、基板１０１と、基板１０１の表面に形成されたトランジスタＴｒと、トランジスタＴｒの上方に形成された第１の絶縁膜１１１と、第１の絶縁膜１１１上に形成された第２の絶縁膜１１２と、第２の絶縁膜１１２上に形成された第３の絶縁膜１１３と、第３の絶縁膜１１３上に形成された第４の絶縁膜１１４と、第４の絶縁膜１１４上に形成された強誘電体キャパシタＱと、を有する。第３の絶縁膜１１３は、第１の絶縁膜１１１よりも水素を透過させやすく、第２の絶縁膜１１２及び第４の絶縁膜１１４は、第１の絶縁膜１１１及び第３の絶縁膜１１３よりも水素及び酸素を透過させやすい。【選択図】図１
2019134071.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に形成されたトランジスタと、
前記トランジスタの上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成された強誘電体キャパシタと、
を有し、
前記第３の絶縁膜は、前記第１の絶縁膜よりも水素を透過させやすく、
前記第２の絶縁膜及び前記第４の絶縁膜は、前記第１の絶縁膜及び前記第３の絶縁膜よりも水素及び酸素を透過させやすいことを特徴とする半導体装置。
【請求項２】
前記第１の絶縁膜は、第１の窒化シリコン膜であり、
前記第３の絶縁膜は、前記第１の窒化シリコン膜よりも窒素含有率が低い第２の窒化シリコン膜であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
Ｘ線光電子分光法による分析において、前記第３の絶縁膜は前記第１の絶縁膜よりも大きなＳｉ−Ｏ結合のピークを示すことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第４の絶縁膜上に形成され、前記強誘電体キャパシタの上面及び側面を覆い、前記第３の絶縁膜よりも水素を透過させにくく、前記第２の絶縁膜及び前記第４の絶縁膜よりも酸素を透過させにくい第５の絶縁膜を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
基板の表面にトランジスタを形成する工程と、
前記トランジスタの上方に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜よりも水素及び酸素を透過させやすい第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記第１の絶縁膜よりも水素を透過させやすく、前記第２の絶縁膜よりも水素及び酸素を透過させにくい第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に、前記第１の絶縁膜及び前記第３の絶縁膜よりも水素及び酸素を透過させやすい第４の絶縁膜を形成する工程と、
前記第４の絶縁膜上に強誘電体キャパシタを形成する工程と、
アニールにより、前記第２の絶縁膜及び前記第４の絶縁膜に含まれる水素を脱離させる工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記第１の絶縁膜は、第１の窒化シリコン膜であり、
前記第３の絶縁膜は、前記第１の窒化シリコン膜よりも窒素含有率が低い第２の窒化シリコン膜であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第３の絶縁膜を形成する工程におけるシリコン原子の供給量に対する窒素原子の供給量の第２のＮ／Ｓｉ比は、前記第１の絶縁膜を形成する工程におけるシリコン原子の供給量に対する窒素原子の供給量の第１のＮ／Ｓｉ比よりも低いことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第４の絶縁膜上に、前記強誘電体キャパシタの上面及び側面を覆い、前記第３の絶縁膜よりも水素を透過させにくく、前記第２の絶縁膜及び前記第４の絶縁膜よりも酸素を透過させにくい第５の絶縁膜を形成する工程を有することを特徴とする請求項５乃至７のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタに保持する強誘電体メモリ（ＦｅＲＡＭ）の開発が進められている。強誘電体メモリは、電源を切っても保持された情報が消失しない不揮発メモリであり、高集積度、高速駆動、高耐久性及び低消費電力を実現できる。
【０００３】
強誘電体キャパシタを構成する強誘電体膜の材料としては、残留分極量が１０μＣ／ｃｍ２〜３０μＣ／ｃｍ２程度のＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）等のペロブスカイト結晶構造を有する強誘電体酸化物が主として用いられている。これら強誘電体酸化物の強誘電体特性は、酸化シリコン膜等の水との親和性が高い層間絶縁膜から侵入した水分により低下しやすい。すなわち、強誘電体キャパシタを形成した後の、層間絶縁膜やメタル配線を形成する際の高温プロセス中に、層間絶縁膜に含まれる水分が水素及び酸素に分解され、水素が強誘電体酸化物中の酸素と反応して強誘電体膜に酸素欠陥が生じ、強誘電体膜の結晶性が低下する。層間絶縁膜に含まれる水分に起因する酸素欠損の発生は、高温プロセス中だけでなく、強誘電体メモリの長期間の使用によっても生じ得る。そして、強誘電体膜の結晶性の低下は強誘電体キャパシタの劣化を引き起こす。
【０００４】
そこで、従来、強誘電体膜への水素の侵入を抑制するための構造について種々の検討がなされている。例えば、酸化アルミニウム膜により強誘電体キャパシタが上方及び側方から直接覆われた構造が知られている。また、半導体基板の表面に形成され、強誘電体キャパシタに接続されるトランジスタとの間に窒化シリコン膜が設けられた構造も知られている。酸化アルミニウム膜及び窒化シリコン膜は水素及び水分を透過させにくい。更に、複数の強誘電体キャパシタを含むメモリセル部の周囲にガードリングを設けた構造も知られている。
【０００５】
しかしながら、従来の技術によっても、水素による強誘電体キャパシタの劣化を十分に抑制することができない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−２６８４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、水素による強誘電体キャパシタの劣化をより一層抑制することができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
半導体装置の一態様は、基板と、前記基板の表面に形成されたトランジスタと、前記トランジスタの上方に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成された第４の絶縁膜と、前記第４の絶縁膜上に形成された強誘電体キャパシタと、を有する。前記第３の絶縁膜は、前記第１の絶縁膜よりも水素を透過させやすく、前記第２の絶縁膜及び前記第４の絶縁膜は、前記第１の絶縁膜及び前記第３の絶縁膜よりも水素及び酸素を透過させやすい。
【０００９】
半導体装置の製造方法の一態様では、基板の表面にトランジスタを形成し、前記トランジスタの上方に第１の絶縁膜を形成し、前記第１の絶縁膜上に、前記第１の絶縁膜よりも水素及び酸素を透過させやすい第２の絶縁膜を形成する。前記第２の絶縁膜上に、前記第１の絶縁膜よりも水素を透過させやすく、前記第２の絶縁膜よりも水素及び酸素を透過させにくい第３の絶縁膜を形成し、前記第３の絶縁膜上に、前記第１の絶縁膜及び前記第３の絶縁膜よりも水素及び酸素を透過させやすい第４の絶縁膜を形成し、前記第４の絶縁膜上に強誘電体キャパシタを形成し、アニールにより、前記第２の絶縁膜及び前記第４の絶縁膜に含まれる水素を脱離させる。
【発明の効果】
【００１０】
開示の技術によれば、水素による強誘電体キャパシタの劣化をより一層抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施形態に係る半導体装置を示す断面図である。
【図２Ａ】第１の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
【図２Ｂ】第１の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
【図２Ｃ】第１の実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
【図２Ｄ】第１の実施形態に係る半導体装置の製造方法を示す断面図（その４）である。
【図２Ｅ】第１の実施形態に係る半導体装置の製造方法を示す断面図（その５）である。
【図３】第２の実施形態に係る半導体装置のレイアウトの概要を示す図である。
【図４】個片化前の第２の実施形態に係る半導体装置を示す図である。
【図５】第２の実施形態に係る半導体装置を示す断面図である。
【図６】メモリセル部内のトランジスタを示す断面図である。
【図７】メモリセル部の回路構成を示す図である。
【図８Ａ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
【図８Ｂ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
【図８Ｃ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
【図８Ｄ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その４）である。
【図８Ｅ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その５）である。
【図８Ｆ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その６）である。
【図８Ｇ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その７）である。
【図８Ｈ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その８）である。
【図８Ｉ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その９）である。
【図８Ｊ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１０）である。
【図８Ｋ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１１）である。
【図８Ｌ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１２）である。
【図８Ｍ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１３）である。
【図８Ｎ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１４）である。
【図８Ｏ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１５）である。
【図８Ｐ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１６）である。
【図８Ｑ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１７）である。
【図８Ｒ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１８）である。
【図８Ｓ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その１９）である。
【図８Ｔ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その２０）である。
【図８Ｕ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その２１）である。
【図８Ｖ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その２２）である。
【図８Ｗ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その２３）である。
【図８Ｘ】第２の実施形態に係る半導体装置の製造方法を示す断面図（その２４）である。
【図９】実験に用いた試料を示す断面図である。
【図１０Ａ】実験結果を示す図（その１）である。
【図１０Ｂ】実験結果を示す図（その２）である。
【発明を実施するための形態】
【００１２】
本願発明者らは、酸化アルミニウム膜、窒化シリコン膜及びガードリングを用いても水素による強誘電体キャパシタの劣化を十分に抑制することができない原因を究明すべく鋭意検討を行った。強誘電体キャパシタを形成した後の高温プロセス中に、強誘電体キャパシタの下方の層間絶縁膜に残留している水分が分解され、水素が導電プラグを介して強誘電体キャパシタに到達し、酸素欠損を引き起こしていることが明らかになった。また、強誘電体キャパシタの下方の層間絶縁膜に含まれる水分は、強誘電体キャパシタと基板との間の構成を適切なものとし、アニールを行うことで脱離させられることも明らかになった。
【００１３】
以下、実施形態について添付の図面を参照しながら具体的に説明する。
【００１４】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る半導体装置を示す断面図である。
【００１５】
図１に示すように、第１の実施形態に係る半導体装置１００は、基板１０１と、基板１０１の表面に形成されたトランジスタＴｒと、を含む。半導体装置１００は、トランジスタＴｒの上方に形成された第１の絶縁膜１１１と、第１の絶縁膜１１１上に形成された第２の絶縁膜１１２と、第２の絶縁膜１１２上に形成された第３の絶縁膜１１３と、第３の絶縁膜１１３上に形成された第４の絶縁膜１１４と、を含む。半導体装置１００は、第４の絶縁膜１１４上に形成された強誘電体キャパシタＱを更に含む。第３の絶縁膜１１３は、第１の絶縁膜１１１よりも水素を透過させやすく、第２の絶縁膜１１２及び第４の絶縁膜１１４は、第１の絶縁膜１１１及び第３の絶縁膜１１３よりも水素及び酸素を透過させやすい。
【００１６】
基板１０１の表面に、素子領域を画定する素子分離絶縁膜１０２が形成され、トランジスタＴｒは素子領域に形成されている。トランジスタＴｒは、例えば第１導電型のウェル１９１、第２導電型の不純物拡散層１９３、ゲート絶縁膜１９４及びゲート電極１９５を含む。基板１０１上にトランジスタＴｒを覆う絶縁膜１０３が形成され、絶縁膜１０３上に絶縁膜１０４が形成されている。
【００１７】
強誘電体キャパシタＱは、下部電極１２１、強誘電体膜１２２及び上部電極１２３を含む。第４の絶縁膜１１４上に、強誘電体キャパシタＱの上面及び側面を覆う第５の絶縁膜１３１が形成されている。第５の絶縁膜１３１は、第３の絶縁膜１１３よりも水素を透過させにくく、第２の絶縁膜１１２及び第４の絶縁膜１１４よりも酸素を透過させにくい。
【００１８】
第１の絶縁膜１１１及び第２の絶縁膜１１２内に第１の導電体１１６が形成され、第３の絶縁膜１１３及び第４の絶縁膜１１４内に第２の導電体１１８が形成され、絶縁膜１０３及び絶縁膜１０４内に第３の導電体１０６が形成されていてもよい。第２の導電体１１８は第１の導電体１１６及び強誘電体キャパシタＱに接続され、第３の導電体１０６は第１の導電体１１６の下面に接し、トランジスタＴｒに接続される。
【００１９】
次に、半導体装置１００の製造方法について説明する。図２Ａ〜図２Ｅは、第１の実施形態に係る半導体装置１００の製造方法を工程順に示す断面図である。
【００２０】
先ず、図２Ａに示すように、基板１０１の表面に素子分離絶縁膜１０２を形成する。次いで、素子領域にトランジスタＴｒを形成する。その後、トランジスタＴｒを覆う絶縁膜１０３を形成し、絶縁膜１０３上に絶縁膜１０４を形成する。
【００２１】
続いて、図２Ｂに示すように、絶縁膜１０４上に第１の絶縁膜１１１、第２の絶縁膜１１２、第３の絶縁膜１１３及び第４の絶縁膜１１４を形成する。絶縁膜１０３及び絶縁膜１０４の形成後に第３の導電体１０６を形成し、第１の絶縁膜１１１及び第２の絶縁膜１１２の形成後に第１の導電体１１６を形成し、第３の絶縁膜１１３及び第４の絶縁膜１１４の形成後に第２の導電体１１８を形成してもよい。
【００２２】
次いで、図２Ｃに示すように、第４の絶縁膜１１４上に、下部電極１２１、強誘電体膜１２２及び上部電極１２３を含む強誘電体キャパシタＱを形成する。
【００２３】
その後、アニールを行う。このアニールでは、第２の絶縁膜１１２に含まれる水分及び第４の絶縁膜１１４に含まれる水分が水素及び酸素に分解される。第１の絶縁膜１１１、第２の絶縁膜１１２、第３の絶縁膜１１３及び第４の絶縁膜１１４の間で、第１の絶縁膜１１１が最も水素を透過させにくいため、第２の絶縁膜１１２中に生じた水素及び第４の絶縁膜１１４中に生じた水素は第４の絶縁膜１１４の上方に放出される。すなわち、図２Ｄに示すように、第２の絶縁膜１１２及び第４の絶縁膜１１４に含まれる水素が脱離する。このアニールが強誘電体キャパシタＱの回復アニールを兼ねてもよい。第１の絶縁膜１１１及び第３の絶縁膜１１３が第２の絶縁膜１１２及び第４の絶縁膜１１４よりも酸素を透過させにくいため、酸素を含む雰囲気中でアニールが行われても、第１の導電体１１６、第２の導電体１１８及び第３の導電体１０６は酸化されにくい。
【００２４】
続いて、図２Ｅに示すように、強誘電体キャパシタＱの上面及び側面を覆う第５の絶縁膜１３１を第４の絶縁膜１１４上に形成する。
【００２５】
その後、上層配線等を形成して半導体装置１００を完成させる。
【００２６】
半導体装置１００においては、上記のように、第１の絶縁膜１１１、第２の絶縁膜１１２、第３の絶縁膜１１３及び第４の絶縁膜１１４の間で、第１の絶縁膜１１１が最も水素を透過させにくいため、第２の絶縁膜１１２中に生じた水素及び第４の絶縁膜１１４中に生じた水素は第４の絶縁膜１１４の上方に放出される。従って、第５の絶縁膜１３１の形成後の上層配線等の形成時に水が分解されるような温度に曝されたとしても、第２の絶縁膜１１２及び第４の絶縁膜１１４が含んでいた水分に起因する強誘電体キャパシタＱの劣化は生じにくい。また、長期間の使用による強誘電体キャパシタＱの劣化も生じにくい。このように、第１の実施形態によれば、水素による強誘電体キャパシタＱの劣化をより一層抑制することができる。
【００２７】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態に係る半導体装置は強誘電体メモリの一例に関する。図３は、第２の実施形態に係る半導体装置のレイアウトの概要を示す図である。図４は、個片化前の第２の実施形態に係る半導体装置を示す図である。図５は、第２の実施形態に係る半導体装置を示す断面図である。図５は、図３中のＩ−Ｉ線に沿った断面図に相当する。
【００２８】
図３に示すように、第２の実施形態に係る半導体装置２００には、メモリセル部１、ロジック回路部２、周辺回路部３及びパッド部４が含まれる。パッド部４は半導体装置２００の外周近傍に配置され、メモリセル部１、ロジック回路部２及び周辺回路部３はその内側に配置される。
【００２９】
半導体装置２００の製造に際しては、図４に示すように、一つのウェハに複数の半導体装置２００が並行して形成され、ダイシングライン１１に沿ったダイシング処理により各半導体装置２００が個片化される。半導体装置２００の製造方法の詳細については後述する。
【００３０】
図５に示すように、半導体装置２００においては、基板２０１の表面に素子領域を画定する素子分離絶縁膜２０２が形成されている。メモリセル部１内の素子領域にトランジスタＴｒＣが形成され、ロジック回路部２内の素子領域にトランジスタＴｒＬが形成され、周辺回路部３内の素子領域にトランジスタＴｒＰが形成されている。
【００３１】
ここで、トランジスタＴｒＣについて説明する。図６は、メモリセル部内のトランジスタを示す断面図である。
【００３２】
図６に示すように、トランジスタＴｒＣは、Ｐ型のウェル２９１、Ｎ型の低濃度不純物拡散層２９２、Ｎ型の高濃度不純物拡散層２９３、ゲート絶縁膜２９４、ゲート電極２９５及びサイドウォール絶縁膜２９６を含む。例えば、ウェル２９１にＰ型不純物としてホウ素が含まれ、低濃度不純物拡散層２９２にＮ型不純物としてリン（Ｐ）が含まれ、高濃度不純物拡散層２９３にＮ型不純物としてヒ素（Ａｓ）が含まれる。例えば、トランジスタＴｒＣのゲート長は１１０ｎｍ〜１８０ｎｍであり、ゲート絶縁膜２９４は厚さが６ｎｍ〜７ｎｍの酸化シリコン膜であり、ゲート電極２９５は厚さが４０ｎｍ〜６０ｎｍのアモルファスシリコン膜であり、サイドウォール絶縁膜２９６は厚さが３５ｎｍ〜５５ｎｍの酸化シリコン膜である。ゲート電極２９５の表面及び高濃度不純物拡散層２９３の表面に、厚さが１２０ｎｍ〜１８０ｎｍのシリサイド膜、例えばタングステンシリサイド（ＷＳｉ）膜が形成されていてもよい。
【００３３】
トランジスタＴｒＬ及びＴｒＰも、トランジスタＴｒＣと同様に、ウェル、不純物拡散層、ゲート絶縁膜、ゲート電極及びサイドウォール絶縁膜を含む。図５等では、トランジスタＴｒＰのゲート電極等が素子分離絶縁膜２０２上にあるが、これは、トランジスタＴｒＰのゲート電極等が素子分離絶縁膜２０２上に延びる部分を含むことを示している。トランジスタＴｒＬのゲート電極等も、トランジスタＴｒＰと同様に、素子分離絶縁膜２０２上に延びる部分を含む。
【００３４】
基板２０１上にトランジスタＴｒＣ、トランジスタＴｒＬ及びトランジスタＴｒＰを覆う絶縁膜２０３が形成され、絶縁膜２０３上に層間絶縁膜２０４が形成されている。例えば、絶縁膜２０３は酸窒化シリコン膜（ＳｉＯＮ膜）であり、層間絶縁膜２０４は表面が平坦なノンドープトシリケートグラス（nondoped  silicate  glass：ＮＳＧ）膜である。
【００３５】
層間絶縁膜２０４上に酸化防止膜２１１が形成され、酸化防止膜２１１上に層間絶縁膜２１２が形成され、層間絶縁膜２１２上に酸化防止膜２１３が形成され、酸化防止膜２１３上に層間絶縁膜２１４が形成されている。例えば、酸化防止膜２１１及び酸化防止膜２１３は窒化シリコン（ＳｉＮ）膜であり、層間絶縁膜２１２及び層間絶縁膜２１４は酸化シリコン膜である。酸化防止膜２１３の窒素含有率は酸化防止膜２１１の窒素含有率よりも低く、酸化防止膜２１３は、酸化防止膜２１１よりも水素を透過させやすい。例えば、Ｘ線光電子分光法による分析において、酸化防止膜２１１はＳｉ−Ｏ結合のピークを示さないが、酸化防止膜２１３はＳｉ−Ｏ結合のピークを示す。すなわち、酸化防止膜２１３は酸化防止膜２１１よりも大きなＳｉ−Ｏ結合のピークを示す。層間絶縁膜２１２及び層間絶縁膜２１４は、酸化防止膜２１１及び酸化防止膜２１３よりも水素及び酸素を透過させやすい。例えば、酸化防止膜２１３の窒素含有率は４０．０原子％以上４５．０原子％未満であり、酸化防止膜２１３におけるＳｉ含有量に対するＮ含有量の比は、０．７０以上１．００未満である。一方、例えば、酸化防止膜２１１の窒素含有率は４５．０原子％以上５０．０原子％以下であり、酸化防止膜２１１におけるＳｉ含有量に対するＮ含有量の比は、１．００以上１．３０以下である。このように、酸化防止膜２１３の窒化度は酸化防止膜２１１の窒化度より低い。酸化防止膜２１１及び酸化防止膜２１３は、メモリセル部１、ロジック回路部２、周辺回路部３及びパッド部４にわたって形成されており、平面視で半導体装置２００の全体に設けられている。
【００３６】
メモリセル部１では、層間絶縁膜２１４上に、下部電極２２１、強誘電体膜２２２及び上部電極２２３を含む強誘電体キャパシタＱが形成されている。例えば、下部電極２２１はイリジウム（Ｉｒ）膜を含み、強誘電体膜２２２はチタン酸ジルコン酸鉛（ＰＺＴ）膜を含み、上部電極２２３は酸化イリジウム（ＩｒＯｘ）膜を含む。層間絶縁膜２１４上に、強誘電体キャパシタＱの上面及び側面を覆うバリア膜２３１が形成されている。バリア膜２３１は、例えば酸化アルミニウム（ＡｌＯｘ）膜であり、酸化防止膜２１３よりも水素を透過させにくく、層間絶縁膜２１２及び層間絶縁膜２１４よりも酸素を透過させにくい。バリア膜２３１は、メモリセル部１、ロジック回路部２、周辺回路部３及びパッド部４にわたって形成されており、平面視で半導体装置２００の全体に設けられている。バリア膜２３１上に層間絶縁膜２３２が形成されている。例えば、層間絶縁膜２３２は表面が平坦な酸化シリコン膜である。
【００３７】
メモリセル部１では、絶縁膜２０３及び層間絶縁膜２０４に開口部（コンタクトホール）２０５Ｃが形成され、開口部２０５Ｃ内に導電プラグ２０６Ｃが形成されている。導電プラグ２０６Ｃは、トランジスタＴｒＣの高濃度不純物拡散層に電気的に接続される。酸化防止膜２１１及び層間絶縁膜２１２に開口部（配線溝）２１５が形成され、開口部２１５内に配線２１６が形成されている。酸化防止膜２１３及び層間絶縁膜２１４に開口部（ビアホール）２１７が形成され、開口部２１７内に導電プラグ２１８が形成されている。バリア膜２３１及び層間絶縁膜２３２に開口部（ビアホール）２３３が形成され、開口部２３３内に導電プラグ２３５Ｃが形成されている。例えば、導電プラグ２０６Ｃ、配線２１６、導電プラグ２１８及び導電プラグ２３５Ｃは、タングステン（Ｗ）膜を含む。配線２１６の一部は、導電プラグ２０６Ｃと導電プラグ２１８とを互いに電気的に接続する導電性の台座として機能する。
【００３８】
ロジック回路部２では、絶縁膜２０３及び層間絶縁膜２０４に開口部（コンタクトホール）２０５Ｌが形成され、開口部２０５Ｌ内に導電プラグ２０６Ｌが形成されている。導電プラグ２０６Ｌは、トランジスタＴｒＬの高濃度不純物拡散層に電気的に接続される。酸化防止膜２１１、層間絶縁膜２１２、酸化防止膜２１３、層間絶縁膜２１４、バリア膜２３１及び層間絶縁膜２３２に開口部（ビアホール）２３４Ｌが形成され、開口部２３４Ｌ内に導電プラグ２３５Ｌが形成されている。例えば、導電プラグ２０６Ｌ及び導電プラグ２３５Ｌは、タングステン（Ｗ）膜を含む。
【００３９】
周辺回路部３では、絶縁膜２０３及び層間絶縁膜２０４に開口部（コンタクトホール）２０５Ｐが形成され、開口部２０５Ｐ内に導電プラグ２０６Ｐが形成されている。導電プラグ２０６Ｐは、トランジスタＴｒＰのゲート電極に電気的に接続される。酸化防止膜２１１、層間絶縁膜２１２、酸化防止膜２１３、層間絶縁膜２１４、バリア膜２３１及び層間絶縁膜２３２に開口部（ビアホール）２３４Ｐが形成され、開口部２３４Ｐ内に導電プラグ２３５Ｐが形成されている。例えば、導電プラグ２０６Ｐ及び導電プラグ２３５Ｐは、タングステン（Ｗ）膜を含む。
【００４０】
層間絶縁膜２３２上に、導電プラグ２３５Ｃに接続される配線２４１Ｃ、導電プラグ２３５Ｌに接続される配線２４１Ｌ、及び導電プラグ２３５Ｐに接続される配線２４１Ｐが形成されている。層間絶縁膜２３２上に、配線２４１Ｃ、配線２４１Ｌ及び配線２４１Ｐを覆う平坦な層間絶縁膜２４２が形成されている。パッド部４においては、最表面にパッドが形成されている。
【００４１】
ここで、メモリセル部１の回路構成について説明する。図７は、メモリセル部１の回路構成を示す図である。
【００４２】
図７に示すように、メモリセル部１には、１個のトランジスタＴｒＣ及び１個の強誘電体キャパシタＱを含むメモリセルＭＣが含まれる。トランジスタＴｒＣのゲート電極２９５がワード線ＷＬに含まれ、配線２４１Ｃがプレート線ＰＬに含まれ、トランジスタＴｒＣと強誘電体キャパシタＱとが、導電プラグ２０６Ｃ、配線２１６及び導電プラグ２１８を介して電気的に接続されている。図５には、図７中の二つのメモリセルの領域２１に相当する部分を図示しており、二つのトランジスタＴｒＣが共有する高濃度不純物拡散層２９３に接続された配線２１６はローカルインターコネクトとしてビット線ＢＬに含まれる。
【００４３】
次に、半導体装置２００の製造方法について説明する。図８Ａ〜図８Ｘは、第２の実施形態に係る半導体装置２００の製造方法を工程順に示す断面図である。
【００４４】
先ず、図８Ａに示すように、基板２０１の表面にＳＴＩ（shallow  trench  isolation）の素子分離絶縁膜２０２を形成する。次いで、メモリセル部１内の素子領域にトランジスタＴｒＣを形成し、ロジック回路部２内の素子領域にトランジスタＴｒＬを形成し、周辺回路部３内の素子領域にトランジスタＴｒＰを形成する。トランジスタＴｒＣの形成では、ホウ素（Ｂ）のイオン注入によりウェル２９１を形成し、ゲート絶縁膜２９４及びゲート電極２９５を形成し、ゲート電極２９５をマスクとするリン（Ｐ）のイオン注入により低濃度不純物拡散層２９２を形成し、サイドウォール絶縁膜２９６を形成し、ゲート電極２９５及びサイドウォール絶縁膜２９６をマスクとするヒ素（Ａｓ）のイオン注入により高濃度不純物拡散層２９３を形成する。トランジスタＴｒＬ及びＴｒＰの形成では、集積回路に応じたサイズ及び導電型を有する複数のトランジスタを形成する。
【００４５】
トランジスタＴｒＣ、ＴｒＬ及びＴｒＰの形成後、図８Ｂに示すように、トランジスタＴｒＣ、ＴｒＬ及びＴｒＰを覆う絶縁膜２０３を形成する。絶縁膜２０３としては、例えば、プラズマ化学気相成長（plasma  chemical  vapor  deposition：ＣＶＤ）法により、厚さが１６０ｎｍ〜２４０ｎｍの酸窒化シリコン膜（ＳｉＯＮ膜）を形成する。次いで、絶縁膜２０３上に層間絶縁膜２０４を形成し、層間絶縁膜２０４の表面を平坦化する。層間絶縁膜２０４としては、例えば、プラズマＣＶＤ法により、テトラエチルオルソシリケート（tetraethyl  orthosilicate：ＴＥＯＳ）を用いて、厚さが４８０ｎｍ〜７２０ｎｍのＮＳＧ膜を形成する。層間絶縁膜２０４の厚さを１０００ｎｍ〜１２００ｎｍとしてもよい。層間絶縁膜２０４の表面の平坦化では、化学機械研磨（chemical  mechanical  polishing：ＣＭＰ）法により、層間絶縁膜２０４の表面を１６０ｎｍ〜２４０ｎｍ研磨する。
【００４６】
その後、図８Ｃに示すように、層間絶縁膜２０４上にレジストパターン２５１を形成する。レジストパターン２５１は、メモリセル部１内のコンタクトホール形成予定領域を露出する開口部２５２Ｃ、ロジック回路部２内のコンタクトホール形成予定領域を露出する開口部２５２Ｌ、及び周辺回路部３内のコンタクトホール形成予定領域を露出する開口部２５２Ｐを有する。続いて、レジストパターン２５１をマスクとして層間絶縁膜２０４及び絶縁膜２０３をエッチングする。この結果、メモリセル部１内に開口部（コンタクトホール）２０５Ｃが形成され、ロジック回路部２内に開口部（コンタクトホール）２０５Ｌが形成され、周辺回路部３内に開口部（コンタクトホール）２０５Ｐが形成される。
【００４７】
次いで、図８Ｄに示すように、レジストパターン２５１を除去し、開口部２０５Ｃ内に導電プラグ２０６Ｃを形成し、開口部２０５Ｌ内に導電プラグ２０６Ｌを形成し、開口部２０５Ｐ内に導電プラグ２０６Ｐを形成する。導電プラグ２０６Ｃ、導電プラグ２０６Ｌ及び導電プラグ２０６Ｐの形成では、例えば、物理気相成長（physical  vapor  deposition：ＰＶＤ）法によりバリアメタル膜を形成し、バリアメタル膜上にＣＶＤ法によりＷ膜を形成し、層間絶縁膜２０４上のバリアメタル膜及びＷ膜を除去する。バリアメタル膜の形成では、例えば、厚さが１６ｎｍ〜２４ｎｍのチタン（Ｔｉ）膜を形成し、その上に厚さが４０ｎｍ〜６０ｎｍの窒化チタン（ＴｉＮ）膜を形成する。Ｗ膜の厚さは４００ｎｍ〜６００ｎｍである。層間絶縁膜２０４上のバリアメタル膜及びＷ膜は、例えばＣＭＰ法により除去することができる。
【００４８】
その後、図８Ｅに示すように、層間絶縁膜２０４、導電プラグ２０６Ｃ、導電プラグ２０６Ｌ及び導電プラグ２０６Ｐ上に酸化防止膜２１１を形成する。酸化防止膜２１１としては、例えば、ＣＶＤ法により、厚さが３２ｎｍ〜４８ｎｍの第１の窒化シリコン（ＳｉＮ）膜を形成する。第１のＳｉＮ膜を形成する際には、例えば、Ｓｉの原料としてシラン（ＳｉＨ４）を用い、Ｎの原料としてアンモニア（ＮＨ３）若しくは一酸化二窒素（Ｎ２Ｏ）又はこれらの両方を用い、Ｓｉ原子の供給量に対するＮ原子の供給量の第１のＮ／Ｓｉ比を１９０〜２３０とする。
【００４９】
続いて、図８Ｆに示すように、酸化防止膜２１１上に層間絶縁膜２１２を形成する。層間絶縁膜２１２としては、例えば、プラズマＣＶＤ法により、ＴＥＯＳを用いて、厚さが２００ｎｍ〜３００ｎｍの酸化シリコン膜を形成する。
【００５０】
次いで、図８Ｇに示すように、層間絶縁膜２１２上にレジストパターン２５３を形成する。レジストパターン２５３は、メモリセル部１内の配線溝形成予定領域を露出する開口部２５４を有する。その後、レジストパターン２５３をマスクとして層間絶縁膜２１２及び酸化防止膜２１１をエッチングする。この結果、メモリセル部１内に開口部（配線溝）２１５が形成される。
【００５１】
続いて、図８Ｈに示すように、レジストパターン２５３を除去し、開口部２１５内に配線２１６を形成する。配線２１６の形成では、例えば、ＰＶＤ法によりバリアメタル膜を形成し、バリアメタル膜上にＣＶＤ法によりＷ膜を形成し、層間絶縁膜２１２上のバリアメタル膜及びＷ膜を除去する。バリアメタル膜の形成では、例えば、厚さが８ｎｍ〜１２ｎｍのＴｉ膜を形成し、その上に厚さが１６ｎｍ〜２４ｎｍのＴｉＮ膜を形成する。Ｗ膜の厚さは２４０ｎｍ〜３６０ｎｍである。層間絶縁膜２１２上のバリアメタル膜及びＷ膜は、例えばＣＭＰ法により除去することができる。
【００５２】
次いで、図８Ｉに示すように、層間絶縁膜２１２及び配線２１６上に酸化防止膜２１３を形成する。酸化防止膜２１３としては、例えば、ＣＶＤ法により、厚さが８０ｎｍ〜１８０ｎｍの第２の窒化シリコン（ＳｉＮ）膜を形成する。第２のＳｉＮ膜を形成する際には、例えば、Ｓｉの原料としてＳｉＨ４を用い、Ｎの原料としてＮＨ３若しくはＮ２Ｏ又はこれらの両方を用い、Ｓｉ原子の供給量に対するＮ原子の供給量の第２のＮ／Ｓｉ比を第１のＮ／Ｓｉ比より小さくする。例えば、第２のＮ／Ｓｉ比は１００〜１８５とする。
【００５３】
その後、図８Ｊに示すように、酸化防止膜２１３上に層間絶縁膜２１４を形成する。層間絶縁膜２１４としては、例えば、プラズマＣＶＤ法により、ＴＥＯＳを用いて、厚さが１８０ｎｍ〜２８０ｎｍの酸化シリコン膜を形成する。
【００５４】
続いて、図８Ｋに示すように、層間絶縁膜２１４上にレジストパターン２５５を形成する。レジストパターン２５５は、メモリセル部１内のビアホール形成予定領域を露出する開口部２５６を有する。次いで、レジストパターン２５５をマスクとして層間絶縁膜２１４及び酸化防止膜２１３をエッチングする。この結果、メモリセル部１内に開口部（ビアホール）２１７が形成される。
【００５５】
次いで、図８Ｌに示すように、レジストパターン２５５を除去し、開口部２１７内に導電プラグ２１８を形成する。導電プラグ２１８の形成では、例えば、ＰＶＤ法によりバリアメタル膜を形成し、バリアメタル膜上にＣＶＤ法によりＷ膜を形成し、層間絶縁膜２１４上のバリアメタル膜及びＷ膜を除去する。バリアメタル膜の形成では、例えば、厚さが８ｎｍ〜１２ｎｍのＴｉ膜を形成し、その上に厚さが１６ｎｍ〜２４ｎｍのＴｉＮ膜を形成する。Ｗ膜の厚さは２４０ｎｍ〜３６０ｎｍである。層間絶縁膜２１４上のバリアメタル膜及びＷ膜は、例えばＣＭＰ法により除去することができる。
【００５６】
その後、図８Ｍに示すように、層間絶縁膜２１４及び導電プラグ２１８上に下部電極２２１、強誘電体膜２２２、上部電極２２３、ハードマスク２２４及び絶縁膜２２５を形成する。下部電極２２１としては、例えば、ＰＶＤ法により、厚さが４０ｎｍ〜６０ｎｍのイリジウム（Ｉｒ）膜を形成する。強誘電体膜２２２としては、例えば、厚さが７５ｎｍ〜８５ｎｍのＰＺＴ膜を形成する。上部電極２２３としては、例えば、ＰＶＤ法により、厚さが１６０ｎｍ〜２４０ｎｍの酸化イリジウム（ＩｒＯｘ）膜を形成する。ハードマスク２２４としては、例えば、ＰＶＤ法により、厚さが１６０ｎｍ〜２４０ｎｍの窒化チタンアルミニウム（ＴｉＡｌＮ）膜を形成する。絶縁膜２２５としては、例えば、プラズマＣＶＤ法により、ＴＥＯＳを用いて、厚さが１６０ｎｍ〜２４０ｎｍの酸化シリコン膜を形成する。強誘電体膜２２２の形成と上部電極２２３の形成との間に、結晶化アニールを行って強誘電体膜２２２の結晶化を促進してもよい。
【００５７】
続いて、図８Ｎに示すように、絶縁膜２２５上にレジストパターン２５７を形成する。レジストパターン２５７は、強誘電体キャパシタの形成予定領域を覆い、残部を露出する。次いで、レジストパターン２５５をマスクとして、絶縁膜２２５、ハードマスク２２４、上部電極２２３、強誘電体膜２２２及び下部電極２２１をエッチングする。この結果、強誘電体キャパシタＱが形成される。
【００５８】
その後、図８Ｏに示すように、レジストパターン２５７、絶縁膜２２５及びハードマスク２２４を除去し、例えばスクラバーを用いて表面を洗浄する。
【００５９】
続いて、強誘電体膜２２２に生じている酸素欠損を修復させるために、酸素雰囲気中で回復アニールを行う。例えば、回復アニールの温度は３００℃〜４００℃とし、時間は３０分間〜６０分間とする。この回復アニールでは、酸素欠損が修復されると共に、図８Ｐに示すように、層間絶縁膜２１２中の水が分解して発生した水素、及び層間絶縁膜２１４中の水が分解して発生した水素が排除される。また、酸化防止膜２１３及び酸化防止膜２１１が酸素の透過を防止するため、これらの下方への酸素の侵入が防止され、導電プラグ２０６Ｃ、配線２１６等の酸化が防止される。
【００６０】
次いで、図８Ｑに示すように、強誘電体キャパシタＱの上面及び側面を覆うバリア膜２３１を形成する。バリア膜２３１としては、例えば、ＰＶＤ法又はＣＶＤ法により、厚さが１０ｎｍ〜３０ｎｍの酸化アルミニウム（ＡｌＯｘ）膜を形成する。
【００６１】
その後、図８Ｒに示すように、バリア膜２３１上に層間絶縁膜２３２を形成し、層間絶縁膜２３２の表面を平坦化する。層間絶縁膜２３２としては、例えば、プラズマＣＶＤ法により、ＴＥＯＳを用いて、厚さが１２００ｎｍ〜１８００ｎｍの酸化シリコン膜を形成する。層間絶縁膜２３２の表面の平坦化では、ＣＭＰ法により層間絶縁膜２３２の表面を研磨する。
【００６２】
続いて、図８Ｓに示すように、層間絶縁膜２３２上にレジストパターン２５９を形成する。レジストパターン２５９は、メモリセル部１内のビアホール形成予定領域を露出する開口部２６０を有する。次いで、レジストパターン２５９をマスクとして層間絶縁膜２３２及びバリア膜２３１をエッチングする。この結果、メモリセル部１内に開口部（ビアホール）２３３が形成される。
【００６３】
次いで、図８Ｔに示すように、レジストパターン２５９を除去する。
【００６４】
その後、図８Ｕに示すように、層間絶縁膜２３２上及び開口部２３３内にレジストパターン２６１を形成する。レジストパターン２６１は、ロジック回路部２内のビアホール形成予定領域を露出する開口部２６２Ｌ及び周辺回路部３内のビアホール形成予定領域を露出する開口部２６２Ｐを有する。続いて、レジストパターン２６１をマスクとして層間絶縁膜２３２、バリア膜２３１、層間絶縁膜２１４、酸化防止膜２１３、層間絶縁膜２１２及び酸化防止膜２１１をエッチングする。この結果、ロジック回路部２内に開口部（ビアホール）２３４Ｌが形成され、周辺回路部３内に開口部（ビアホール）２３４Ｐが形成される。
【００６５】
次いで、図８Ｖに示すように、レジストパターン２６１を除去する。
【００６６】
その後、図８Ｗに示すように、開口部２３３内に導電プラグ２３５Ｃを形成し、開口部２３４Ｌ内に導電プラグ２３５Ｌを形成し、開口部２３４Ｐ内に導電プラグ２３５Ｐを形成する。導電プラグ２３５Ｃ、導電プラグ２３５Ｌ及び導電プラグ２３５Ｐの形成では、例えば、ＰＶＤ法によりバリアメタル膜としてＴｉＮ膜を形成し、バリアメタル膜上にＣＶＤ法によりＷ膜を形成し、層間絶縁膜２３２上のＴｉＮ膜及びＷ膜を除去する。ＴｉＮ膜の厚さは８０ｎｍ〜１２０ｎｍであり、Ｗ膜の厚さは２４０ｎｍ〜３６０ｎｍである。層間絶縁膜２３２上のＴｉＮ膜及びＷ膜は、例えばＣＭＰ法により除去することができる。
【００６７】
続いて、図８Ｘに示すように、導電プラグ２３５Ｃ上に配線２４１Ｃを形成し、導電プラグ２３５Ｌ上に配線２４１Ｌを形成し、導電プラグ２３５Ｐ上に配線２４１Ｐを形成する。次いで、配線２４１Ｃ、配線２４１Ｌ及び配線２４１Ｐを覆う層間絶縁膜２４２を形成し、層間絶縁膜２４２の表面を平坦化する。
【００６８】
更に、上層配線及びパッド等を形成して半導体装置２００を完成させる。
【００６９】
半導体装置２００においては、上記のように、酸化防止膜２１１、層間絶縁膜２１２、酸化防止膜２１３及び層間絶縁膜２１４の間で、酸化防止膜２１１が最も水素を透過させにくいため、層間絶縁膜２１２中に生じた水素及び層間絶縁膜２１４中に生じた水素は層間絶縁膜２１４の上方に放出される。従って、バリア膜２３１の形成後の上層配線等の形成時に水分が分解されるような温度に曝されたとしても、層間絶縁膜２１２及び層間絶縁膜２１４が成膜時に含んでいた水分に起因する強誘電体キャパシタＱの劣化は生じにくい。また、長期間の使用による強誘電体キャパシタＱの劣化も生じにくい。このように、水素による強誘電体キャパシタＱの劣化をより一層抑制することができる。
【００７０】
層間絶縁膜２１２の形成後で酸化防止膜２１３の形成前に、アニールにより、層間絶縁膜２１２に含まれる水素を脱離させてもよい。これにより、層間絶縁膜２１２中の水素をより低減することができ、強誘電体キャパシタＱの劣化をより一層抑制することができる。
【００７１】
なお、層間絶縁膜２０４にも水分が含まれるが、この水分は回復アニールの際に分解され、配線２１６を介して脱離し得る。また、回復アニール後に層間絶縁膜２１２に水分が残留していても、層間絶縁膜２１２と強誘電体キャパシタＱとの間の距離が大きいため、層間絶縁膜２１２に残留する水分は強誘電体キャパシタＱの劣化に寄与しにくい。
【００７２】
また、窒化シリコン膜は、窒素含有率が低いほど、酸素原子を含みやすく、酸化シリコン膜とのエッチング選択比が小さくなる。従って、酸化防止膜２１１に開口部２１５を形成する際のエッチング選択比は、酸化防止膜２１３に開口部２１７を形成する際のエッチング選択比よりも高い。本実施形態では、上記のように、酸化防止膜２１３は水素を透過させなくもよいため、開口部２１５の加工精度を考慮して、酸化防止膜２１１には、酸化防止膜２１３よりも窒素含有率が高い窒化シリコン膜を用いる。
【００７３】
次に、窒化シリコン膜の窒素含有率と水素の透過させやすさとの関係について、本願発明者らが行った実験について説明する。図９は、実験に用いた試料を示す断面図である。
【００７４】
この実験では、図９に示すように、シリコン基板３０１上に酸化シリコン膜３０２、窒化シリコン膜３０３及び酸化シリコン膜３０４が形成された二つの試料を用いた。両試料の間で、酸化シリコン膜３０２及び酸化シリコン膜３０４の形成条件は共通のものとし、窒化シリコン膜３０３の形成条件を異ならせた。第１の試料では、窒化シリコン膜３０３を形成する際のＳｉ原子の供給量に対するＮ原子の供給量のＮ／Ｓｉ比（原子数比）を１４２とし、第２の試料では、窒化シリコン膜３０３を形成する際のＳｉ原子の供給量に対するＮ原子の供給量のＮ／Ｓｉ比（原子数比）を２１１とした。具体的には、第１の試料では、窒化シリコン膜３０３を形成する際のＳｉＨ４の流量を１５５ｓｃｃｍ、ＮＨ３の流量を９００とし、第３の試料では、窒化シリコン膜３０３を形成する際のＳｉＨ４の流量を４８０ｓｃｃｍ、ＮＨ３の流量を３８５０とした。そして、酸素雰囲気中で、３５０℃、４０分間のアニールを行い、アニールの前及び後に、二次イオン質量分析（secondary  ion  mass  spectrometry：ＳＩＭＳ）法により、酸化シリコン膜３０２、窒化シリコン膜３０３及び酸化シリコン膜３０４中の水素濃度を測定した。
【００７５】
図１０Ａに第１の試料の実験結果を示し、図１０Ｂに第２の試料の実験結果を示す。図１０Ａ及び図１０Ｂの横軸は酸化シリコン膜３０４の表面からの深さを示す。図１０Ａに示すように、第１の試料では、酸化シリコン膜３０２、窒化シリコン膜３０３及び酸化シリコン膜３０４のすべてにおいて、アニール後にアニール前よりも水素濃度が大きく低下していた。一方、図１０Ｂに示すように、第２の試料では、酸化シリコン膜３０４において、アニール後にアニール前よりも水素濃度が大きく低下していたものの、窒化シリコン膜３０３及び酸化シリコン膜３０２では、水素濃度はほとんど低下していなかった。これらの結果は、第１の試料の窒化シリコン膜３０３が第３の試料の窒化シリコン膜３０３よりも水素を透過させやすく、第１の試料の窒化シリコン膜３０３が酸化防止膜２１３に好適であり、第３の試料の窒化シリコン膜３０３が酸化防止膜２１１に好適であることを示す。
【００７６】
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板と、
前記基板の表面に形成されたトランジスタと、
前記トランジスタの上方に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜上に形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成された第４の絶縁膜と、
前記第４の絶縁膜上に形成された強誘電体キャパシタと、
を有し、
前記第３の絶縁膜は、前記第１の絶縁膜よりも水素を透過させやすく、
前記第２の絶縁膜及び前記第４の絶縁膜は、前記第１の絶縁膜及び前記第３の絶縁膜よりも水素及び酸素を透過させやすいことを特徴とする半導体装置。
（付記２）
前記第１の絶縁膜は、第１の窒化シリコン膜であり、
前記第３の絶縁膜は、前記第１の窒化シリコン膜よりも窒素含有率が低い第２の窒化シリコン膜であることを特徴とする付記１に記載の半導体装置。
（付記３）
Ｘ線光電子分光法による分析において、前記第３の絶縁膜は前記第１の絶縁膜よりも大きなＳｉ−Ｏ結合のピークを示すことを特徴とする付記２に記載の半導体装置。
（付記４）
前記第４の絶縁膜上に形成され、前記強誘電体キャパシタの上面及び側面を覆い、前記第３の絶縁膜よりも水素を透過させにくく、前記第２の絶縁膜及び前記第４の絶縁膜よりも酸素を透過させにくい第５の絶縁膜を有することを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）
前記第５の絶縁膜は、窒化アルミニウム膜であることを特徴とする付記４に記載の半導体装置。
（付記６）
前記第１の絶縁膜及び前記第２の絶縁膜内に形成された第１の導電体と、
前記第３の絶縁膜及び前記第４の絶縁膜内に形成され、前記第１の導電体及び前記強誘電体キャパシタに接続された第２の導電体と、
前記第１の導電体の下面に接し、前記トランジスタに接続された第３の導電体と、
を有することを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）
前記第１の絶縁膜及び前記第２の絶縁膜内に形成された第４の導電体と、
前記第４の導電体の下面に接し、前記トランジスタに接続された第５の導電体と、
を有することを特徴とする付記６に記載の半導体装置。
（付記８）
前記第１の絶縁膜及び前記第３の絶縁膜は、平面視で当該半導体装置の全体に設けられていることを特徴とする付記１乃至７のいずれか１項に記載の半導体装置。
（付記９）
基板の表面にトランジスタを形成する工程と、
前記トランジスタの上方に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜よりも水素及び酸素を透過させやすい第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に、前記第１の絶縁膜よりも水素を透過させやすく、前記第２の絶縁膜よりも水素及び酸素を透過させにくい第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に、前記第１の絶縁膜及び前記第３の絶縁膜よりも水素及び酸素を透過させやすい第４の絶縁膜を形成する工程と、
前記第４の絶縁膜上に強誘電体キャパシタを形成する工程と、
アニールにより、前記第２の絶縁膜及び前記第４の絶縁膜に含まれる水素を脱離させる工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１０）
前記第１の絶縁膜は、第１の窒化シリコン膜であり、
前記第３の絶縁膜は、前記第１の窒化シリコン膜よりも窒素含有率が低い第２の窒化シリコン膜であることを特徴とする付記９に記載の半導体装置の製造方法。
（付記１１）
前記第３の絶縁膜を形成する工程におけるシリコン原子の供給量に対する窒素原子の供給量の第２のＮ／Ｓｉ比は、前記第１の絶縁膜を形成する工程におけるシリコン原子の供給量に対する窒素原子の供給量の第１のＮ／Ｓｉ比よりも低いことを特徴とする付記１０に記載の半導体装置の製造方法。
（付記１２）
前記第４の絶縁膜上に、前記強誘電体キャパシタの上面及び側面を覆い、前記第３の絶縁膜よりも水素を透過させにくく、前記第２の絶縁膜及び前記第４の絶縁膜よりも酸素を透過させにくい第５の絶縁膜を形成する工程を有することを特徴とする付記９乃至１１のいずれか１項に記載の半導体装置の製造方法。
（付記１３）
前記第５の絶縁膜は、窒化アルミニウム膜であることを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記第２の絶縁膜を形成する工程と前記第３の絶縁膜を形成する工程との間に、アニールにより、前記第２の絶縁膜に含まれる水素を脱離させる工程を有することを特徴とする付記９乃至１３のいずれか１項に記載の半導体装置の製造方法。
【符号の説明】
【００７７】
１００：半導体装置
１０６、１１６、１１８：導電体
１１１、１１２、１１３、１１４：絶縁膜
２００：半導体装置
２０６Ｃ、２１８：導電プラグ
２１６：配線
２１１、２１３：酸化防止膜
２１２、２１４：層間絶縁膜
２３１：バリア膜
Ｑ：強誘電体キャパシタ
Ｔｒ、ＴｒＣ、ＴｒＬ、ＴｒＰ：トランジスタ
【図１】
2019134071.tif 000003
【図２Ａ】
2019134071.tif 000004
【図２Ｂ】
2019134071.tif 000005
【図２Ｃ】
2019134071.tif 000006
【図２Ｄ】
2019134071.tif 000007
【図２Ｅ】
2019134071.tif 000008
【図３】
2019134071.tif 000009
【図４】
2019134071.tif 000010
【図５】
2019134071.tif 000011
【図６】
2019134071.tif 000012
【図７】
2019134071.tif 000013
【図８Ａ】
2019134071.tif 000014
【図８Ｂ】
2019134071.tif 000015
【図８Ｃ】
2019134071.tif 000016
【図８Ｄ】
2019134071.tif 000017
【図８Ｅ】
2019134071.tif 000018
【図８Ｆ】
2019134071.tif 000019
【図８Ｇ】
2019134071.tif 000020
【図８Ｈ】
2019134071.tif 000021
【図８Ｉ】
2019134071.tif 000022
【図８Ｊ】
2019134071.tif 000023
【図８Ｋ】
2019134071.tif 000024
【図８Ｌ】
2019134071.tif 000025
【図８Ｍ】
2019134071.tif 000026
【図８Ｎ】
2019134071.tif 000027
【図８Ｏ】
2019134071.tif 000028
【図８Ｐ】
2019134071.tif 000029
【図８Ｑ】
2019134071.tif 000030
【図８Ｒ】
2019134071.tif 000031
【図８Ｓ】
2019134071.tif 000032
【図８Ｔ】
2019134071.tif 000033
【図８Ｕ】
2019134071.tif 000034
【図８Ｖ】
2019134071.tif 000035
【図８Ｗ】
2019134071.tif 000036
【図８Ｘ】
2019134071.tif 000037
【図９】
2019134071.tif 000038
【図１０Ａ】
2019134071.tif 000039
【図１０Ｂ】
2019134071.tif 000040