(57)【要約】      （修正有）【課題】出力に寄与しない損失を抑制し、電力変換効率を高める負入力正出力スイッチングコンバータを提供する。【解決手段】負入力正出力スイッチングコンバータは、スイッチング回路部１００と、スイッチング制御部２４と、出力電圧監視部２６と、を備える。スイッチング回路部１００は、入力側回路と出力側回路とを接続する第１のコンデンサ１６を備える。入力側回路は、コイル１２と、スイッチング素子１４とを備える。出力側回路は、第１のダイオード１８と、第１のダイオードのカソード端子に接続される第２のコンデンサ２２とを備える。コイル１２に蓄積された電力は、スイッチング動作に応じて第１のコンデンサ１６に電荷として蓄積される。第１のコンデンサ１６に蓄積された電荷は、第２のコンデンサ２２に蓄積される。【選択図】図２
2019193460.tif 000002
【特許請求の範囲】
【請求項１】
負入力が入力される入力端子に接続される入力側回路と、
正出力が出力される出力端子に接続される出力側回路と、
前記入力側回路と前記出力側回路とを接続する第１のコンデンサとを備え、
前記入力側回路は、
コイルと、
前記コイルに流れる電流をＯＮ／ＯＦＦ制御するスイッチング素子とを備え、
前記出力側回路は、
第１のダイオードと、
前記第１のダイオードのカソード端子に接続される第２のコンデンサとを備え、
前記スイッチング素子のＯＮ制御に応じて前記コイルに蓄積された電力は、前記スイッチング素子のＯＮ／ＯＦＦ制御に応じ、前記第１のコンデンサおよび前記第１のダイオードを介して、電荷として前記第２のコンデンサに段階的に蓄積される、
負入力正出力スイッチングコンバータ。
【請求項２】
前記コイルの第１の端部は、前記入力端子の高電位側に接続され、
前記スイッチング素子は、前記コイルの前記第１の端部の反対側の端部である第２の端部に接続され、かつ、前記入力端子の低電位側に接続され、
前記第１のダイオードは、前記コイルの前記第２の端部に、前記第１のコンデンサを介してアノード端子が接続され、
前記第２のコンデンサは、前記第１のダイオードのカソード端子に接続され、かつ、前記出力端子に接続される、
請求項１に記載の負入力正出力スイッチングコンバータ。
【請求項３】
前記第１のダイオードの前記アノード端子にカソード端子が接続され、かつ、前記出力端子にアノード端子が接続される第２のダイオードをさらに備え、
前記第２のダイオードの前記アノード端子が、基準電位に接続される、
請求項２に記載の負入力正出力スイッチングコンバータ。
【請求項４】
前記出力端子に接続され、かつ、前記出力端子から出力される出力電圧を検出する検出部と、
前記検出部から出力される電圧値が入力され、かつ、前記スイッチング素子のスイッチング動作を制御する制御部とをさらに備え、
前記検出部は、前記出力電圧と、あらかじめ定められたしきい値電圧との比較結果を出力し、
前記制御部は、前記比較結果に応じて、前記スイッチング素子のスイッチング動作を制御する、
請求項１から請求項３のうちのいずれか１項に記載の負入力正出力スイッチングコンバータ。
【請求項５】
前記制御部は、前記比較結果に応じて、前記スイッチング素子がＯＮ状態である時間を制御する、
請求項４に記載の負入力正出力スイッチングコンバータ。
【請求項６】
前記検出部と前記制御部との間に配置される第３のコンデンサをさらに備える、
請求項４または請求項５に記載の負入力正出力スイッチングコンバータ。
【請求項７】
前記検出部と前記第３のコンデンサとの間に配置される送信部と、
前記制御部と前記第３のコンデンサとの間に配置される受信部とをさらに備え、
前記送信部は、前記検出部から出力される前記電圧値を、データ信号に変換して送信し、
前記受信部は、前記第３のコンデンサを介して前記送信部から送信された前記データ信号を受信し、かつ、前記データ信号から前記電圧値を復元し、さらに、復元された前記電圧値を前記制御部に入力する、
請求項６に記載の負入力正出力スイッチングコンバータ。
【請求項８】
前記データ信号は、アナログ信号またはデジタル信号である、
請求項７に記載の負入力正出力スイッチングコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願明細書に開示される技術は、負極性電圧入力を正極性電圧出力に変換するスイッチングコンバータに関するものである。
【背景技術】
【０００２】
従来の、直流負極性電圧入力を直流正極性電圧出力に変換するスイッチングコンバータとしては、昇圧回路を用いて、負極性入力を正極性出力に変換するものがあった（たとえば、非特許文献１および非特許文献２を参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】原田耕介ほか、「スイッチングコンバータの基礎」コロナ社、１９９２年２月
【非特許文献２】リニア・テクノロジー、”ＬＴ８７０９  −  負電圧入力、同期整流式マルチトポロジーＤＣ／ＤＣコントローラ”、［ｏｎｌｉｎｅ］、［２０１７年９月１０日検索］、インターネット＜ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｌｉｎｅａｒ−ｔｅｃｈ．ｃｏ．ｊｐ／ｐｒｏｄｕｃｔ／ＬＴ８７０９＞
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の、直流負極性電圧入力を直流正極性電圧出力に変換するスイッチングコンバータでは、出力電力を得るためのコイルと出力電流を抽出するためのダイオード（または、電界効果トランジスタ（ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、すなわち、ＦＥＴ）とが直接接続されていた。
【０００５】
そのため、負極性入力電位と入出力共通の基準電位との間で出力に寄与しない無駄な損失（たとえば、負入力正出力スイッチングコンバータでは、２次側に与える電圧は｜Ｖｉｎ｜＋｜Ｖｏｕｔ｜となるが、｜Ｖｉｎ｜分は出力に寄与しない無駄な損失となる）を生じ、電力変換効率が低くなるという問題点があった。
【０００６】
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、出力に寄与しない損失を抑制し、電力変換効率を高めるための技術を提供することを目的とするものである。
【課題を解決するための手段】
【０００７】
本願明細書に開示される技術の第１の態様は、負入力が入力される入力端子に接続される入力側回路と、正出力が出力される出力端子に接続される出力側回路と、前記入力側回路と前記出力側回路とを接続する第１のコンデンサとを備え、前記入力側回路は、コイルと、前記コイルに流れる電流をＯＮ／ＯＦＦ制御するスイッチング素子とを備え、前記出力側回路は、第１のダイオードと、前記第１のダイオードのカソード端子に接続される第２のコンデンサとを備え、前記スイッチング素子のＯＮ制御に応じて前記コイルに蓄積された電力は、前記スイッチング素子のＯＮ／ＯＦＦ制御に応じ、前記第１のコンデンサおよび前記第１のダイオードを介して、電荷として前記第２のコンデンサに段階的に蓄積される。
【発明の効果】
【０００８】
本願明細書に開示される技術の第１の態様は、負入力が入力される入力端子に接続される入力側回路と、正出力が出力される出力端子に接続される出力側回路と、前記入力側回路と前記出力側回路とを接続する第１のコンデンサとを備え、前記入力側回路は、コイルと、前記コイルに流れる電流をＯＮ／ＯＦＦ制御するスイッチング素子とを備え、前記出力側回路は、第１のダイオードと、前記第１のダイオードのカソード端子に接続される第２のコンデンサとを備え、前記スイッチング素子のＯＮ制御に応じて前記コイルに蓄積された電力は、前記スイッチング素子のＯＮ／ＯＦＦ制御に応じ、前記第１のコンデンサおよび前記第１のダイオードを介して、電荷として前記第２のコンデンサに段階的に蓄積される。このような構成によれば、入力側回路と出力側回路との間に第１のコンデンサを配置し、これらの回路間で直流遮断することによって、出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。
【０００９】
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態に関する、負入力正出力スイッチングコンバータのスイッチング回路部の構成の例を示す図である。
【図２】実施の形態に関する、負入力正出力スイッチングコンバータの構成の例を示す図である。
【図３】スイッチング制御部から出力されるスイッチング制御信号Ｖｓｗの波形の例を示す図である。
【図４】実施の形態に関する、負入力正出力スイッチングコンバータの構成の例を示す図である。
【発明を実施するための形態】
【００１１】
以下、添付される図面を参照しながら実施の形態について説明する。
【００１２】
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
【００１３】
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
【００１４】
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
【００１５】
＜第１の実施の形態＞
以下、本実施の形態に関する負入力正出力スイッチングコンバータについて説明する。
【００１６】
＜負入力正出力スイッチングコンバータの構成について＞
図１は、本実施の形態に関する負入力正出力スイッチングコンバータのスイッチング回路部の構成の例を示す図である。
【００１７】
図１に例が示されるように、スイッチング回路部は、基準電位１０と、コイル１２と、ＦＥＴ１４と、単位ステップコンデンサ１６と、ダイオード１８と、ダイオード２０と、出力コンデンサ２２とを備える。
【００１８】
また、図２は、本実施の形態に関する負入力正出力スイッチングコンバータの構成の例を示す図である。
【００１９】
図２に例が示されるように、負入力正出力スイッチングコンバータは、スイッチング回路部１００と、スイッチング制御部２４と、出力電圧監視部２６とを備える。
【００２０】
基準電位１０は、入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔに共通の電位である。入力電圧Ｖｉｎおよび出力電圧Ｖｏｕｔの極性電位は、基準電位１０を基準として確定される。入力電圧Ｖｉｎは、負極性入力電圧であり、かつ、基準電位１０よりも低い電位である。
【００２１】
コイル１２は、入力電圧から出力電力を得るためのコイルである。コイル１２の一端は、入力端子の高電位側に基準電位１０を介して接続される。
【００２２】
ＦＥＴ１４は、ドレイン端子がコイル１２の他端に接続され、ソース端子が入力端子の低電位側に接続されている。また、ＦＥＴ１４は、ゲート端子にスイッチング制御部２４から入力されるスイッチング制御信号Ｖｓｗによって、コイル１２の他端と入力電圧Ｖｉｎとを一定時間電気的に接続させる。すなわち、ＦＥＴ１４は、コイル１２に流れる電流をＯＮ／ＯＦＦ制御する。
【００２３】
ここで、コイル１２と、コイル１２に電力を蓄積するためのＦＥＴ１４とを含む回路を、入力側回路とも称する。
【００２４】
単位ステップコンデンサ１６は、ＦＥＴ１４のドレイン端子とダイオード１８のアノード端子との間に接続される。ダイオード２０は、アノード端子が基準電位１０および出力端子に接続され、カソード端子がダイオード１８のアノード端子に接続される。
【００２５】
出力コンデンサ２２は、ダイオード１８のカソード端子とダイオード２０のアノード端子との間に接続される。また、出力コンデンサ２２は、出力端子に接続される。出力コンデンサ２２は、ダイオード１８のカソード端子からの出力電荷を蓄積し、また、外部の負荷に対して蓄積された当該電荷を供給することによって、負入力正出力スイッチングコンバータの出力とする。
【００２６】
ここで、ダイオード１８と、ダイオード１８のカソード端子に接続される出力コンデンサ２２とを含む回路を、出力側回路とも称する。
【００２７】
出力電圧監視部２６は、出力端子に接続される。また、出力電圧監視部２６は、出力電圧Ｖｏｕｔを常時監視することによって、目標電圧と出力電圧Ｖｏｕｔとの電位差Ｖｃを出力する。
【００２８】
スイッチング制御部２４には、出力電圧監視部２６から出力される電位差Ｖｃが入力される。そして、スイッチング制御部２４は、電位差Ｖｃに基づいてスイッチング制御信号Ｖｓｗを出力する。スイッチング制御部２４から出力されたスイッチング制御信号ＶｓｗはＦＥＴ１４のゲート端子に入力され、ＦＥＴ１４のＯＮ／ＯＦＦ制御のために用いられる。
【００２９】
＜負入力正出力スイッチングコンバータの動作について＞
次に、本実施の形態に関する負入力正出力スイッチングコンバータの動作を、図２を参照しつつ説明する。
【００３０】
まず、ＦＥＴ１４は、ゲート端子に入力されるスイッチング制御信号Ｖｓｗに応じて、ＯＮ／ＯＦＦ制御を繰り返す。ＦＥＴ１４がＯＮ状態である場合、コイル１２には「基準電位１０−Ｖｉｎ」の電圧が印加される。そして、ＦＥＴ１４がＯＮ状態である時間に応じて、コイル１２に電力が蓄積される。
【００３１】
一方で、ＦＥＴ１４がＯＦＦ状態である場合、ＦＥＴ１４がＯＮ状態である時に蓄積された電力が、単位ステップコンデンサ１６に電荷蓄積という形態で移し替えられる。この単位ステップコンデンサ１６に蓄積された電荷は、次にＦＥＴ１４がＯＮ状態となった時に、ダイオード１８を介して出力コンデンサ２２に移し替えられる。
【００３２】
このようにして、出力コンデンサ２２には、ＦＥＴ１４がＯＮ状態になるごとに、単位ステップコンデンサ１６の容量単位で電荷が次第に蓄積される。そして、出力コンデンサ２２における電荷蓄積量に応じて、出力コンデンサ２２に発生する電圧も上昇する。一方で、出力コンデンサ２２からは出力電圧Ｖｏｕｔから外部の負荷に対して電荷が出力される。
【００３３】
すると、今度は出力されて減少した電荷量に応じて、出力コンデンサ２２に発生する電圧も低下する。したがって、出力コンデンサ２２に発生する電圧は、単位ステップコンデンサ１６からダイオード１８を経由して流入する電荷と、出力電圧Ｖｏｕｔから流出する電荷とを反映して、上昇と低下とを常に起こしている。この出力コンデンサ２２に発生する電圧の変動を小さく抑えるために、出力電圧監視部２６とスイッチング制御部２４とが機能する。
【００３４】
出力電圧監視部２６は、出力コンデンサ２２に発生する電圧を常に監視し、目標電圧と出力電圧Ｖｏｕｔとの差を電位差Ｖｃとして出力する。また、スイッチング制御部２４は、出力電圧監視部２６から入力された電位差Ｖｃに応じて、スイッチング制御信号Ｖｓｗの波形を変更する。
【００３５】
図３は、スイッチング制御部２４から出力されるスイッチング制御信号Ｖｓｗの波形の例を示す図である。図３において、縦軸は電圧Ｖを示し、横軸は時間Ｔをそれぞれ示す。図３に例が示されるように、スイッチング制御部２４は、一定周期Ｔｓにおいて、時間幅ＴＯＮで電圧ＶＯＮの矩形波を発生させる。
【００３６】
図３において、デューティ比Ｄは以下の式（１）のように表される。
【００３７】
【数１】
2019193460.tif 000003
【００３８】
また、図３において、周波数ｆｓは以下の式（２）のように表される。
【００３９】
【数２】
2019193460.tif 000004
【００４０】
電圧ＶＯＮは、ＦＥＴ１４が十分にＯＮ状態となる電圧である。スイッチング制御部２４は、出力電圧監視部２６から入力された電位差Ｖｃに応じて、図３における矩形波の時間幅ＴＯＮを変更する。すなわち、スイッチング制御部２４は、比較結果に応じて、ＦＥＴ１４がＯＮ状態である時間を制御する。
【００４１】
電位差Ｖｃが「目標電圧＜出力電圧Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを短くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量が減るため、出力コンデンサ２２において「流入電荷量＜流出電荷量」という状態が形成されることになる。
【００４２】
一方で、電位差Ｖｃが「目標電圧＞Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを長くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量を増えるため、出力コンデンサ２２において「流入電荷量＞流出電荷量」という状態が形成されることになる。
【００４３】
また、電位差Ｖｃが「目標電圧＝Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを一定幅に保つ。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量も一定値となり、出力コンデンサ２２において「流入電荷量＝流出電荷量」の均衡が保たれることになる。
【００４４】
なお、本実施の形態における構成は、上述のような入出力間の基準電位１０が共通である負入力正出力スイッチングコンバータに限られるものではなく、入力側回路の基準電位と出力側回路の基準電位とが異なる負入力正出力スイッチングコンバータであっても適用可能である。
【００４５】
また、本実施の形態におけるダイオード２０のアノード端子と出力コンデンサ２２の低電位側とが、入力側とは異なる基準電位に接続されてもよい。
【００４６】
以上に説明されたように、ダイオード２０のアノード端子と出力コンデンサ２２の低電位側とが基準電位１０に接続される構成であることによって、ＦＥＴ１４がＯＦＦ状態である時のコイル１２の出力端に発生する電位が基準電位１０を下回っている間は、単位ステップコンデンサ１６と出力コンデンサ２２との間での電荷移動は起こらない。したがって、基準電位１０以下での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。
【００４７】
また、入力側の基準電位とは基準電位が異なる出力を発生させることができるという効果も生じる。
【００４８】
また、入力側回路のコイル１２と出力側回路のダイオード１８との間に単位ステップコンデンサ１６を配置し、これらの素子間で直流遮断することによって、負極性入力電位と入出力共通の基準電位との間で出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。
【００４９】
＜第２の実施の形態＞
本実施の形態に関する負入力正出力スイッチングコンバータについて説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
【００５０】
＜負入力正出力スイッチングコンバータの構成について＞
図４は、本実施の形態に関する負入力正出力スイッチングコンバータの構成の例を示す図である。
【００５１】
図４に例が示されるように、負入力正出力スイッチングコンバータは、スイッチング回路部１００Ａと、スイッチング制御部２４と、出力電圧監視部２６と、電圧データ受信部２８と、電圧データ送信部３０と、直流遮断コンデンサ３２とを備える。
【００５２】
基準電位１０Ａは、入力側回路の基準電位である。入力電圧Ｖｉｎの極性電位は、基準電位１０Ａを基準として確定される。入力電圧Ｖｉｎは、負極性入力電圧であり、かつ、基準電位１０Ａよりも低い電位である。一方で、基準電位１０Ｂは、出力側回路の基準電位である。出力電圧Ｖｏｕｔの極性電位は、基準電位１０Ｂを基準として確定される。
【００５３】
基準電位１０Ａと基準電位１０Ｂとは、単位ステップコンデンサ１６と直流遮断コンデンサ３２とによって、直流的に絶縁されている。
【００５４】
コイル１２は、入力電圧から出力電力を得るためのコイルである。コイル１２の一端は、入力端子の高電位側に基準電位１０Ａを介して接続される。
【００５５】
ＦＥＴ１４は、ドレイン端子がコイル１２の他端に接続され、ソース端子が入力端子の低電位側に接続されている。また、ＦＥＴ１４は、ゲート端子にスイッチング制御部２４から入力されるスイッチング制御信号Ｖｓｗによって、コイル１２の他端と入力電圧Ｖｉｎとを一定時間電気的に接続させる。
【００５６】
単位ステップコンデンサ１６は、ＦＥＴ１４のドレイン端子とダイオード１８のアノード端子との間に接続される。ダイオード２０は、アノード端子が基準電位１０Ｂに接続され、カソード端子がダイオード１８のアノード端子に接続される。
【００５７】
出力コンデンサ２２は、ダイオード１８のカソード端子とダイオード２０のアノード端子との間に接続される。出力コンデンサ２２は、ダイオード１８のカソード端子からの出力電荷を蓄積し、また、外部の負荷に対して蓄積された当該電荷を供給することによって、負入力正出力スイッチングコンバータの出力とする。
【００５８】
出力電圧監視部２６は、出力電圧Ｖｏｕｔを常時監視することによって、目標電圧と出力電圧Ｖｏｕｔとの電位差Ｖｃを出力する。ここで、出力電圧Ｖｏｕｔおよび目標電圧は、基準電位１０Ｂを基準とする電圧である。
【００５９】
出力電圧監視部２６が出力する電位差Ｖｃは、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流的に絶縁されているため、直接スイッチング制御部２４に入力することができない。そこで、電圧データ送信部３０、直流遮断コンデンサ３２および電圧データ受信部２８を介して、電位差Ｖｃを出力側から入力側へ送信する。
【００６０】
電圧データ送信部３０は、出力電圧監視部２６と直流遮断コンデンサ３２との間に配置される。電圧データ送信部３０は、出力電圧監視部２６から出力された電位差Ｖｃを電圧データＶｄａｔａに変換する。そして、電圧データ送信部３０は、電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させ、さらに、直流遮断コンデンサ３２を挟んで入力側に備えられる電圧データ受信部２８に送信する。
【００６１】
電圧データ受信部２８は、スイッチング制御部２４と直流遮断コンデンサ３２との間に配置される。電圧データ受信部２８は、電圧データ送信部３０から送信された電圧データＶｄａｔａを受信する。そして、電圧データ受信部２８は、電圧データＶｄａｔａを元の電位差Ｖｃに復元する。さらに、電圧データ受信部２８は、復元された電位差Ｖｃを、スイッチング制御部２４に入力する。
【００６２】
スイッチング制御部２４には、電圧データ受信部２８によって復元された電位差Ｖｃが入力される。そして、スイッチング制御部２４は、復元された電位差Ｖｃに基づいてスイッチング制御信号Ｖｓｗを出力する。スイッチング制御部２４から出力されたスイッチング制御信号ＶｓｗはＦＥＴ１４のゲート端子に入力され、ＦＥＴ１４のＯＮ／ＯＦＦ制御のために用いられる。
【００６３】
＜負入力正出力スイッチングコンバータの動作について＞
次に、本実施の形態に関する負入力正出力スイッチングコンバータの動作を、図４を参照しつつ説明する。
【００６４】
まず、ＦＥＴ１４は、ゲート端子に入力されるスイッチング制御信号Ｖｓｗに応じて、ＯＮ／ＯＦＦ制御を繰り返す。ＦＥＴ１４がＯＮ状態である場合、コイル１２には「基準電位１０Ａ−Ｖｉｎ」の電圧が印加される。そして、ＦＥＴ１４がＯＮ状態である時間に応じて、コイル１２に電力が蓄積される。
【００６５】
一方で、ＦＥＴ１４がＯＦＦ状態である場合、ＦＥＴ１４がＯＮ状態である時に蓄積された電力が、単位ステップコンデンサ１６に電荷蓄積という形態で移し替えられる。この単位ステップコンデンサ１６に蓄積された電荷は、次にＦＥＴ１４がＯＮ状態となった時に、ダイオード１８を介して出力コンデンサ２２に移し替えられる。
【００６６】
このようにして、出力コンデンサ２２には、ＦＥＴ１４がＯＮ状態になるごとに、単位ステップコンデンサ１６の容量単位で電荷が次第に蓄積される。そして、出力コンデンサ２２における電荷蓄積量に応じて、出力コンデンサ２２に発生する電圧も上昇する。一方で、出力コンデンサ２２からは出力電圧Ｖｏｕｔから外部の負荷に対して電荷が出力される。
【００６７】
すると、今度は出力されて減少した電荷量に応じて、出力コンデンサ２２に発生する電圧も低下する。したがって、出力コンデンサ２２に発生する電圧は、単位ステップコンデンサ１６からダイオード１８を経由して流入する電荷と、出力電圧Ｖｏｕｔから流出する電荷とを反映して、上昇と低下とを常に起こしている。この出力コンデンサ２２に発生する電圧の変動を小さく抑えるために、出力電圧監視部２６とスイッチング制御部２４とが機能する。
【００６８】
出力電圧監視部２６は、出力コンデンサ２２に発生する電圧を常に監視し、目標電圧と出力電圧Ｖｏｕｔとの差を電位差Ｖｃとして出力する。ただし、目標電圧および出力電圧Ｖｏｕｔは、基準電位１０Ｂを基準とする電圧である。
【００６９】
出力電圧監視部２６が出力する電位差Ｖｃは、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流的に絶縁されているため、直接スイッチング制御部２４に入力することができない。そこで、電圧データ送信部３０、直流遮断コンデンサ３２および電圧データ受信部２８を介して、電位差Ｖｃを出力側から入力側へ送信する。
【００７０】
電圧データ送信部３０は、出力電圧監視部２６から出力された電位差Ｖｃを電圧データＶｄａｔａに変換する。そして、電圧データ送信部３０は、電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させ、さらに、直流遮断コンデンサ３２を挟んで入力側に備えられる電圧データ受信部２８に送信する。
【００７１】
電圧データ受信部２８は、電圧データ送信部３０から送信された電圧データＶｄａｔａを受信する。そして、電圧データ受信部２８は、電圧データＶｄａｔａを元の電位差Ｖｃに復元する。さらに、電圧データ受信部２８は、復元された電位差Ｖｃを、スイッチング制御部２４に入力する。
【００７２】
スイッチング制御部２４は、電圧データ受信部２８から入力された電位差Ｖｃに応じて、スイッチング制御信号Ｖｓｗの波形を変更する。
【００７３】
スイッチング制御信号Ｖｓｗの波形は、図３に例が示されたように、一定周期Ｔｓにおいて、時間幅ＴＯＮで電圧ＶＯＮの矩形波である。
【００７４】
電圧ＶＯＮは、ＦＥＴ１４が十分にＯＮ状態となる電圧である。スイッチング制御部２４は、出力電圧監視部２６から入力された電位差Ｖｃに応じて、図３における矩形波の時間幅ＴＯＮを変更する。
【００７５】
電位差Ｖｃが「目標電圧＜出力電圧Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを短くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量が減るため、出力コンデンサ２２において「流入電荷量＜流出電荷量」という状態が形成されることになる。
【００７６】
一方で、電位差Ｖｃが「目標電圧＞Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを長くする。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量を増えるため、出力コンデンサ２２において「流入電荷量＞流出電荷量」という状態が形成されることになる。
【００７７】
また、電位差Ｖｃが「目標電圧＝Ｖｏｕｔ」を示す場合は、スイッチング制御部２４は、時間幅ＴＯＮを一定幅に保つ。そうすることによって、単位ステップコンデンサ１６に蓄積される電荷量も一定値となり、出力コンデンサ２２において「流入電荷量＝流出電荷量」の均衡が保たれることになる。
【００７８】
なお、本実施の形態に関する構成において、入出力間の電圧データ信号通信路の直流絶縁は、コンデンサを用いる絶縁に限られず、入出力間のデータ通信が可能で、かつ、入出力間の直流絶縁が可能な通信トランスを用いる絶縁であってもよい。
【００７９】
また、本実施の形態において用いられる電圧データＶｄａｔａは、デジタル信号であってもアナログ信号であってもよい。
【００８０】
以上に説明されたように、単位ステップコンデンサ１６と直流遮断コンデンサ３２とを備えることによって、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流絶縁される構成となるため、単位ステップコンデンサ１６に充電される電荷は出力側の基準電位１０Ｂから供給される。したがって、入力側での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。
【００８１】
また、電力トランスを用いない簡単な構成で、入出力間直流絶縁型のコンバータを実現することができるため、製造コストを低減させることができる。
【００８２】
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
【００８３】
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
【００８４】
以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、入力端子に接続される入力側回路と、出力端子に接続される出力側回路と、入力側回路と出力側回路とを接続する第１のコンデンサとを備える。ここで、第１のコンデンサは、たとえば、単位ステップコンデンサ１６に対応するものである。入力側回路は、コイル１２と、コイル１２に電力を蓄積するためのスイッチング素子とを備える。ここで、スイッチング素子は、たとえば、ＦＥＴ１４に対応するものである。出力側回路は、第１のダイオードと、第１のダイオードのカソード端子に接続される第２のコンデンサとを備える。ここで、第１のダイオードは、たとえば、ダイオード１８に対応するものである。また、第２のコンデンサは、たとえば、出力コンデンサ２２に対応するものである。ＦＥＴ１４のスイッチング動作に応じてコイル１２に蓄積された電力は、スイッチング動作に応じて単位ステップコンデンサ１６に電荷として順次蓄積される。単位ステップコンデンサ１６に蓄積された電荷は、出力コンデンサ２２に段階的に蓄積される。
【００８５】
このような構成によれば、入力側回路と出力側回路との間に単位ステップコンデンサ１６を配置し、これらの回路間で直流遮断することによって、出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。
【００８６】
なお、これらの構成以外の本願明細書に例が示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
【００８７】
しかしながら、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
【００８８】
また、以上に記載された実施の形態によれば、コイル１２の第１の端部は、入力端子の高電位側に接続される。ＦＥＴ１４は、コイル１２の第１の端部の反対側の端部である第２の端部に接続される。また、ＦＥＴ１４は、入力端子の低電位側に接続される。ダイオード１８のアノード端子は、コイル１２の第２の端部に、単位ステップコンデンサ１６を介して接続される。出力コンデンサ２２は、ダイオード１８のカソード端子に接続される。また、出力コンデンサ２２は、出力端子に接続される。このような構成によれば、入力側回路のコイル１２と出力側回路のダイオード１８との間に単位ステップコンデンサ１６を配置し、これらの素子間で直流遮断することによって、負極性入力電位と入出力共通の基準電位との間で出力に寄与しない無駄な損失が生じることを抑制し、電力変換効率を高めることができる。
【００８９】
また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、ダイオード１８のアノード端子にカソード端子が接続され、かつ、出力端子にアノード端子が接続される第２のダイオードを備える。ここで、第２のダイオードは、たとえば、ダイオード２０に対応するものである。そして、ダイオード２０のアノード端子が、基準電位に接続される。このような構成によれば、ダイオード２０のアノード端子と出力コンデンサ２２の低電位側とが基準電位１０に接続される構成であることによって、ＦＥＴ１４がＯＦＦ状態である時のコイル１２の出力端に発生する電位が基準電位１０を下回っている間は、単位ステップコンデンサ１６と出力コンデンサ２２との間での電荷移動は起こらない。したがって、基準電位１０以下での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。
【００９０】
また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、検出部と、制御部とを備える。ここで、検出部は、たとえば、出力電圧監視部２６に対応するものである。また、制御部は、たとえば、スイッチング制御部２４に対応するものである。出力電圧監視部２６は、出力端子に接続される。また、出力電圧監視部２６は、出力端子から出力される出力電圧を検出する。スイッチング制御部２４には、出力電圧監視部２６から出力される電圧値が入力される。また、スイッチング制御部２４は、ＦＥＴ１４のスイッチング動作を制御する。出力電圧監視部２６は、出力電圧と、あらかじめ定められたしきい値電圧との比較結果を出力する。そして、スイッチング制御部２４は、比較結果に応じて、ＦＥＴ１４のスイッチング動作を制御する。このような構成によれば、出力電圧監視部２６が、出力コンデンサ２２に発生する電圧（すなわち、出力端子から出力される出力電圧）を常に監視し、目標電圧と出力電圧Ｖｏｕｔとの差を電位差Ｖｃとして出力する。そして、スイッチング制御部２４が、出力電圧監視部２６から入力された電位差Ｖｃに応じて、スイッチング制御信号Ｖｓｗの波形を変更する。そのため、出力端子から出力される出力電圧に基づくＦＥＴ１４にフィードバック制御によって、出力コンデンサ２２に発生する電圧の変動を小さく抑えることができる。
【００９１】
また、以上に記載された実施の形態によれば、スイッチング制御部２４は、比較結果に応じて、ＦＥＴ１４がＯＮ状態である時間を制御する。このような構成によれば、ＦＥＴ１４がＯＮ状態である間に、単位ステップコンデンサ１６に蓄積される電荷量を調整することができるため、出力コンデンサ２２における流入電荷量と流出電荷量とのバランスを保ち、出力コンデンサ２２に発生する電圧の変動を小さく抑えることができる。
【００９２】
また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、出力電圧監視部２６とスイッチング制御部２４との間に配置される第３のコンデンサを備える。ここで、第３のコンデンサは、たとえば、直流遮断コンデンサ３２に対応するものである。このような構成によれば、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流絶縁される構成となるため、単位ステップコンデンサ１６に充電される電荷は出力側回路の基準電位１０Ｂから供給される。したがって、入力側回路での電力損失を抑えることが可能となり、その分だけ電力変換効率が改善される。
【００９３】
また、以上に記載された実施の形態によれば、負入力正出力スイッチングコンバータは、送信部と、受信部とを備える。ここで、送信部は、たとえば、電圧データ送信部３０に対応するものである。また、受信部は、たとえば、電圧データ受信部２８に対応するものである。電圧データ送信部３０は、出力電圧監視部２６と直流遮断コンデンサ３２との間に配置される。電圧データ受信部２８は、スイッチング制御部２４と直流遮断コンデンサ３２との間に配置される。電圧データ送信部３０は、出力電圧監視部２６から出力される電圧値を、データ信号に変換して送信する。電圧データ受信部２８は、直流遮断コンデンサ３２を介して電圧データ送信部３０から送信されたデータ信号を受信する。そして、電圧データ受信部２８は、データ信号から電圧値を復元し、さらに、復元された電圧値をスイッチング制御部２４に入力する。このような構成によれば、直流遮断コンデンサ３２によって入力側回路と出力側回路とが直流絶縁される場合であっても、出力電圧監視部２６から出力される電位差Ｖｃを電圧データＶｄａｔａに変換し、当該電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させることによって、電圧データ受信部２８さらにはスイッチング制御部２４へ電位差Ｖｃを入力することができる。
【００９４】
また、以上に記載された実施の形態によれば、データ信号は、アナログ信号またはデジタル信号である。このような構成によれば、出力電圧監視部２６から出力される電位差Ｖｃを電圧データＶｄａｔａに変換し、当該電圧データＶｄａｔａを、信号として直流遮断コンデンサ３２を通過させることによって、電圧データ受信部２８さらにはスイッチング制御部２４へ電位差Ｖｃを入力することができる。
【００９５】
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
【００９６】
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【００９７】
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
【００９８】
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
【００９９】
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
【０１００】
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
【０１０１】
また、以上に記載された実施の形態で記載されたそれぞれの構成要素は、ソフトウェアまたはファームウェアとしても、それと対応するハードウェアとしても想定され、その双方の概念において、それぞれの構成要素は「部」または「処理回路」などと称される。
【符号の説明】
【０１０２】
１０，１０Ａ，１０Ｂ  基準電位、１２  コイル、１４  ＦＥＴ、１６  単位ステップコンデンサ、１８，２０  ダイオード、２２  出力コンデンサ、２４  スイッチング制御部、２６  出力電圧監視部、２８  電圧データ受信部、３０  電圧データ送信部、３２  直流遮断コンデンサ、１００，１００Ａ  スイッチング回路部、１０２Ａ，１０２Ｂ  処理回路、１０３  記憶装置。
【図１】
2019193460.tif 000005
【図２】
2019193460.tif 000006
【図３】
2019193460.tif 000007
【図４】
2019193460.tif 000008