(57)【要約】【課題】抵抗値が高くなることを抑制できる半導体装置を提供する。【解決手段】下地層を構成するＧａＮ層３と、ＧａＮ層３上に積層され、電子走行層を構成するＩｎＧａＮ層４と、ＩｎＧａＮ層４上に積層され、ＩｎＧａＮ層４よりもバンドギャップエネルギーが大きい材料で構成されており、障壁層を構成するＡｌＧａＮ層５と、ＡｌＧａＮ層５上に形成されたゲート電極９、ゲート電極９を挟んで配置されたソース電極１０およびドレイン電極１１と、を備える。そして、ＩｎＧａＮ層４は、ＧａＮ層３との界面を構成し、ＧａＮ層３側からＡｌＧａＮ層５側に向かってＩｎの組成が０からＸへと変化するＩｎＧａＮ傾斜層４ａを有するようにする。【選択図】図１
2019207991.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングデバイスが形成された半導体装置であって、
下地層を構成する第１窒化物半導体層（３）と、
前記第１窒化物半導体層上に積層され、電子走行層を構成する第２窒化物半導体層（４）と、
前記第２窒化物半導体層上に積層され、前記第２窒化物半導体層よりもバンドギャップエネルギーが大きい材料で構成されており、障壁層を構成する第３窒化物半導体層（５）と、
前記第３窒化物半導体層上に形成されたゲート電極（９）と、
前記ゲート電極を挟んで配置されたソース電極（１０）およびドレイン電極（１１）と、を備え、
前記第２窒化物半導体層は、前記第１窒化物半導体層との界面を構成し、前記第１窒化物半導体層側から前記第３窒化物半導体層側に向かってＩｎの組成が０からＸ（０＜Ｘ＜１）へと変化するＩｎＧａＮ傾斜層（４ａ）を有している半導体装置。
【請求項２】
前記ＩｎＧａＮ傾斜層は、前記第１窒化物半導体層との界面において、前記Ｉｎの組成Ｘに基づき、価電子帯側の上端電位がフェルミ準位より低くなる厚さとされている請求項１に記載の半導体装置。
【請求項３】
前記ＩｎＧａＮ傾斜層は、３ｎｍ以上の厚さとされている請求項２に記載の半導体装置。
【請求項４】
前記ＩｎＧａＮ傾斜層は、前記Ｉｎの組成Ｘが０．１以下とされている請求項３に記載の半導体装置。
【請求項５】
前記第３窒化物半導体層には、凹部（７）が形成され、
前記ゲート電極は、前記凹部内に形成されたゲート絶縁膜（８）上に形成されている請求項１ないし４のいずれか１つに記載の半導体装置。
【請求項６】
前記凹部は、前記第２窒化物半導体層に達するように形成され、底面が前記第２窒化物半導体層で構成されている請求項５に記載の半導体装置。
【請求項７】
前記凹部は、前記第１窒化物半導体層に達するように形成され、底面が前記第１窒化物半導体層で構成されている請求項５に記載の半導体装置。
【請求項８】
前記第３窒化物半導体層は、ＡｌＧａＮ層で構成され、
前記第２窒化物半導体層と前記第３窒化物半導体層との間には、前記第２窒化物半導体層および前記第３窒化物半導体層より構成元素の数が少なくされた合金散乱抑制層（１２）が配置されている請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記第２窒化物半導体層は、前記ＩｎＧａＮ傾斜層と前記第３窒化物半導体層との間に、Ｉｎの組成が前記ＸであるＩｎＸＧａ１−ＸＮ層（４ｂ）が配置されている請求項１ないし８のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子走行層を窒化インジウムガリウム（以下では、単にＩｎＧａＮという）を用いて構成した半導体装置に関するものである。
【背景技術】
【０００２】
従来より、ヘテロジャンクション構造を備えたスイッチングデバイスとして、ＨＥＭＴ（High electron mobility transistor：高電子移動度トランジスタ）が提案されている（例えば、特許文献１参照）。
【０００３】
具体的には、この半導体装置は、窒化物半導体層を用いて構成されており、下地層としての窒化ガリウム（以下では、単にＧａＮという）層上に、電子走行層としてのＩｎＧａＮ層が積層されている。そして、ＩｎＧａＮ層上には、当該ＩｎＧａＮ層とヘテロジャンクション構造を構成する障壁層としての窒化アルミニウムガリウム（以下では、単にＡｌＧａＮという）層が積層されている。また、ＡｌＧａＮ層上には、ゲート電極が配置されていると共に、ゲート電極を挟むようにソース電極およびドレイン電極が配置されている。
【０００４】
上記半導体装置では、電子走行層を構成するＩｎＧａＮ層のうちのＡｌＧａＮ層側に２次元電子ガス（以下では、単に２ＤＥＧという）が誘起され、ゲート電極に印加される電圧が制御されることによって２ＤＥＧを通じて電流が流れる。この場合、上記半導体装置では、電子走行層としてＩｎが添加されたＩｎＧａＮ層を用いているため、ＩｎＧａＮ層に誘起される２ＤＥＧの濃度が増加することが期待される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−１２２４８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、本発明者らが検討したところ、電子走行層としてＩｎＧａＮ層を用いた場合には、ＩｎＧａＮ層のうちの下地層としてのＧａＮ層側に２次元ホールガス（以下では、単に２ＤＨＧという）が誘起される可能性があることが確認された。そして、２ＤＨＧが誘起されると、２ＤＨＧによってＩｎＧａＮ層のバンドが固定されるため、ゲート電極に印加される電圧を変化させた際にＩｎＧａＮ層のバンドが変化し難くなる。したがって、上記半導体装置では抵抗値が高くなる可能性がある。
【０００７】
本発明は上記点に鑑み、抵抗値が高くなることを抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１では、スイッチングデバイスが形成された半導体装置であって、下地層を構成する第１窒化物半導体層（３）と、第１窒化物半導体層上に積層され、電子走行層を構成する第２窒化物半導体層（４）と、第２窒化物半導体層上に積層され、第２窒化物半導体層よりもバンドギャップエネルギーが大きい材料で構成されており、障壁層を構成する第３窒化物半導体層（５）と、第３窒化物半導体層上に形成されたゲート電極（９）と、ゲート電極を挟んで配置されたソース電極（１０）およびドレイン電極（１１）と、を備え、第２窒化物半導体層は、第１窒化物半導体層との界面を構成し、第１窒化物半導体層側から第３窒化物半導体層側に向かってＩｎの組成が０からＸ（０＜Ｘ＜１）へと変化するＩｎＧａＮ傾斜層（４ａ）を有するようにしている。
【０００９】
これによれば、第１窒化物半導体層上にＩｎＧａＮ傾斜層が配置されているため、第１窒化物半導体層と第２窒化物半導体層との界面での組成変化を緩やかにできる。このため、第２窒化物半導体層における第１窒化物半導体層側に２ＤＨＧが誘起されることを抑制でき、抵抗値が増加することを抑制できる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態における半導体装置の断面図である。
【図２】ＧａＮ層、ＩｎＧａＮ層、ＡｌＧａＮ層のバンド図である。
【図３】図２中の領域IIIの拡大図である。
【図４】図２中の領域IVの拡大図である。
【図５】Ｉｎの組成Ｘを０．２とした場合の図２中の領域IIIに相当する部分の拡大図である。
【図６】Ｉｎの組成Ｘを０．３とした場合の図２中の領域IVに相当する部分の拡大図である。
【図７】第２実施形態における半導体装置の断面図である。
【図８】第３実施形態における半導体装置の断面図である。
【図９】他の実施形態における半導体装置の断面図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１２】
（第１実施形態）
第１実施形態の半導体装置について、図面を参照しつつ説明する。なお、本実施形態の半導体装置は、スイッチングデバイスとしてのＨＥＭＴを備えた構成とされている。
【００１３】
半導体装置は、基板１を備え、基板１上にバッファ層２が形成されている。基板１は、ＧａＮ系半導体層を積層し易いものが用いられ、例えば、シリコン基板、炭化珪素基板、サファイア基板、またはＧａＮ基板等が用いられる。
【００１４】
バッファ層２は、基板１と、後述するＧａＮ層３との間に格子歪が発生するのを抑制するための層である。例えば、バッファ層２は、炭素がドープされたＡｌＧａＮ層等で構成され、高抵抗とされている。なお、バッファ層は、ＡｌＧａＮ層とＧａＮ層とが交互に積層された超格子構造や、窒化アルミニウム（以下では、ＡｌＮという）層とＧａＮ層とが交互に積層された超格子構造で構成されていてもよい。
【００１５】
バッファ層２上には、下地層としてのＧａＮ層３が形成されている。そして、ＧａＮ層３上には、電子走行層としてのＩｎＧａＮ層４が形成されている。本実施形態では、ＩｎＧａＮ層４は、ＧａＮ層３側からＩｎＧａＮ傾斜層４ａ、ＩｎＸＧａ１−ＸＮ（０＜Ｘ＜１）層４ｂが順に積層されて構成されている。
【００１６】
ＩｎＧａＮ傾斜層４ａは、ＧａＮ層３側からＩｎＸＧａ１−ＸＮ層４ｂ側に向かってＩｎの組成が０からＸへと変化する層である。なお、ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成が連続的に変化するように形成されていてもよいし、段階的に変化するように複数の層が形成されることで構成されていてもよい。
【００１７】
ＩｎＧａＮ層４上には、ＩｎＧａＮ層４よりもバンドギャップエネルギーの大きな材料で構成され、ＩｎＧａＮ層４とヘテロジャンクション構造を構成する障壁層としてのＡｌＹＧａＮＹ−１（０＜Ｙ＜１）層５が形成されている。そして、本実施形態の半導体装置は、ＡｌＧａＮ／ＩｎＧａＮ界面のＩｎＧａＮ層４側に、ピエゾ効果および分極効果によって２ＤＥＧ６が誘起される。なお、以下では、ＡｌＹＧａＮＹ−１層５を単にＡｌＧａＮ層５ともいう。
【００１８】
ここで、ＩｎＸＧａ１−ＸＮ層４ｂは、Ｉｎの組成Ｘが多すぎると、ＡｌＧａＮ層５との間の歪みが緩和してしまい、ピエゾ効果が小さくなって２ＤＥＧ６の濃度が低下する可能性がある。このため、ＩｎＸＧａ１−ＸＮ層４ｂは、Ｉｎの組成Ｘが０．３以下とされることが好ましい。
【００１９】
なお、本実施形態では、ＧａＮ層３が第１窒化物半導体層に相当し、ＩｎＧａＮ層４が第２窒化物半導体層に相当し、ＡｌＧａＮ層５が第３窒化物半導体層に相当している。また、上記ＧａＮ層３、ＩｎＧａＮ傾斜層４ａ、ＩｎＸＧａ１−ＸＮ層４ｂ、ＡｌＧａＮ層５は、有機金属成長（すなわち、ＭＯＣＶＤ）法、分子線エピタキシー（すなわち、ＭＢＥ法）、化学ビームエピタキシー（すなわち、ＣＢＥ）法等の結晶成長法によって形成される。
【００２０】
ＡｌＧａＮ層５には、ゲート領域と対応する部分が部分的に除去されることで凹部（すなわち、リセス部）７が形成されている。これにより、２ＤＥＧ６は、凹部７によって分断されている。本実施形態では、凹部７は、ＡｌＧａＮ層５を貫通してＩｎＧａＮ層４の表層部も除去するように形成されている。具体的には、凹部７は、ＩｎＸＧａ１−ＸＮ層４ｂにおけるＡｌＧａＮ層５側の表層部も除去するように形成されている。このため、凹部７は、底面がＩｎＸＧａ１−ＸＮ層４ｂで構成されている。
【００２１】
そして、凹部７内には、ゲート絶縁膜８が成膜されており、ゲート絶縁膜８上には、ゲート電極９が形成されている。これにより、ＭＯＳゲート構造が構成されている。なお、本実施形態では、ゲート絶縁膜８は、シリコン酸化膜（すなわち、ＳｉＯ２）等によって構成されており、ゲート電極９は、アルミニウムまたは不純物がドープされたポリシリコン等によって構成されている。
【００２２】
また、本実施形態では、ＡｌＧａＮ層５には、凹部７を挟むように、ＩｎＸＧａ１−ＸＮ層４ｂを露出させる第１開口部５ａおよび第２開口部５ｂが形成されている。そして、第１開口部５ａから露出するＩｎＸＧａ１−ＸＮ層４ｂの表面には、ソース電極１０が形成されている。また、第２開口部５ｂから露出するするＩｎＸＧａ１−ＸＮ層４ｂの表面には、ドレイン電極１１が形成されている。つまり、ソース電極１０およびドレイン電極１１は、ゲート電極９を挟むように形成されている。
【００２３】
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の作動について説明する。上記半導体装置は、ゲート電極９に印加されるゲート電圧が制御されることによってスイッチング動作を行う。
【００２４】
まず、上記半導体装置は、ゲート電極９に印加されるゲート電圧の大きさに関わらず、ＩｎＧａＸＮ／ＡｌＧａＮ界面におけるＩｎＧａＮ層４側に、ピエゾ効果および分極効果によって２ＤＥＧ６が誘起される。なお、凹部７が形成されている部分では、ＡｌＧａＮ層５が除去されているため、２ＤＥＧ６は誘起されていない。
【００２５】
そして、ゲート電極９に閾値電圧以上のゲート電圧が印加される前では、凹部７の底部に２ＤＥＧ６が誘起されていないため、ドレイン電極１１に高電圧が印加されてもソース電極１０とドレイン電極１１との間に電流は流れない。つまり、ゲート電極９に閾値電圧以上のゲート電圧が印加されていない場合には、半導体装置はオフ状態となる。
【００２６】
そして、ゲート電極９に閾値電圧以上のゲート電圧が印加されると、ＩｎＧａＮ層４のうちの凹部７と接する部分に電子が誘起される。これにより、半導体装置は、２ＤＥＧ６および電子によって形成されたチャネルを通じてソース電極１０とドレイン電極１１との間に電流が流れるオン状態となる。
【００２７】
このように、本実施形態の半導体装置は、閾値電圧以上のゲート電圧が印加されていない場合にオフ状態となり、閾値電圧以上のゲート電圧が印加されている場合オン状態となるノーマリオフ型の半導体装置となる。
【００２８】
ここで、上記のように、ＩｎＧａＮ層４におけるＧａＮ層３側には２ＤＨＧが誘起される可能性がある。このため、本実施形態では、ＩｎＧａＮ層４のうちのＧａＮ層３側にＩｎＧａＮ傾斜層４ａを配置するようにし、ＧａＮ層３とＩｎＧａＮ層４との界面の組成変化が緩やかになるようにしている。したがって、ＩｎＧａＮ層４におけるＧａＮ層３側に２ＤＨＧが誘起されることを抑制でき、抵抗値が増加することを抑制できる。
【００２９】
そして、本発明者らは、さらに、２ＤＨＧが誘起されることを十分に抑制できるＩｎＧａＮ傾斜層４ａの膜厚について検討を行い、図２〜図４に示すバンド図を得た。なお、図２は、ＧａＮ層３、ＩｎＧａＮ層４、ＡｌＧａＮ層５のバンド図であって、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘが０．１である場合のバンド図である。また、図２は、ＩｎＧａＮ層４を１００ｎｍとしたものであり、図２中のＩｎＧａＮ層４における膜厚は、ＩｎＧａＮ傾斜層４ａの膜厚を示している。このため、図２中において、膜厚が０ｎｍとは、ＧａＮ層３上に直接ＩｎＸＧａ１−ＸＮ層４ｂが形成されていることを意味し、膜厚が１００ｎｍとは、ＩｎＧａＮ層４がＩｎＧａＮ傾斜層４ａのみで構成されていることを意味している。
【００３０】
図２に示されるように、ＡｌＧａＮ／ＩｎＧａＮ界面では、ＩｎＧａＮ層４における伝導体の下端電位（すなわち、下端バンドエネルギー準位）がフェルミ準位よりも低くなるため、２ＤＥＧ６が誘起されることが確認される。この場合、図３に示されるように、ＩｎＧａＮ傾斜層４ａの膜厚を変更しても、フェルミ準位よりも低くなる下端電位の領域の変化は小さい。したがって、ＩｎＧａＮ傾斜層４ａの膜厚を変更しても、誘起される２ＤＥＧ６の濃度はほぼ変化しない。
【００３１】
一方、ＩｎＧａＮ／ＧａＮ界面では、価電子帯側の上端電位（すなわち、上端バンドエネルギー準位）がフェルミ準位よりも高くなると２ＤＨＧが誘起される。この場合、図２および図４に示されるように、ＩｎＧａＮ傾斜層４ａの膜厚により、価電子帯側の上端電位とフェルミ準位との関係が変化していることが確認される。具体的には、ＩｎＧａＮ／ＧａＮ界面における価電子帯側の上端電位は、ＩｎＧａＮ傾斜層４ａの膜厚が０ｎｍの際にはフェルミ準位よりも高くなっており、ＩｎＧａＮ傾斜層４ａの膜厚が厚くなるにつれて小さくなる。より詳しくは、ＩｎＧａＮ／ＧａＮ界面における価電子帯側の上端電位は、ＩｎＧａＮ傾斜層４ａの膜厚が３ｎｍ以上となるとフェルミ準位より低くなっている。
【００３２】
このため、ＩｎＧａＮ層４は、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘを０．１とする場合には、ＩｎＧａＮ傾斜層４ａの膜厚が３ｎｍ以上とされることにより、ＩｎＧａＮ／ＧａＮ界面に２ＤＨＧが誘起されることが抑制される。
【００３３】
また、本発明者らは、ＩｎＧａＮ傾斜層４ａにおける膜厚について、Ｉｎの組成Ｘを変更してさらに検討を行い、図５および図６に示す結果を得た。なお、図５および図６は、ＩｎＧａＮ層４を１００ｎｍとしたものであり、図５および図６中の膜厚は、ＩｎＧａＮ傾斜層４ａの膜厚を示している。
【００３４】
すなわち、図５に示されるように、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘを０．２とする場合、ＩｎＧａＮ／ＧａＮ界面における価電子帯側の上端電位は、ＩｎＧａＮ傾斜層４ａの膜厚が１０ｎｍ以上となるとフェルミ準位より低くなることが確認される。このため、ＩｎＧａＮ層４は、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘを０．２とする場合には、ＩｎＧａＮ傾斜層４ａの膜厚が１０ｎｍ以上とされることにより、ＩｎＧａＮ／ＧａＮ界面に２ＤＨＧが誘起されることが抑制される。
【００３５】
また、図６に示されるように、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘを０．３とする場合、ＩｎＧａＮ／ＧａＮ界面における価電子帯側の上端電位は、ＩｎＧａＮ傾斜層４ａの膜厚が２０ｎｍ以上となるとフェルミ準位より低くなることが確認される。このため、ＩｎＧａＮ層４は、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘを０．３とする場合には、ＩｎＧａＮ傾斜層４ａの膜厚が２０ｎｍ以上とされることにより、ＩｎＧａＮ／ＧａＮ界面に２ＤＨＧが誘起されることが抑制される。
【００３６】
そして、本実施形態では、ＩｎＧａＮ層４は、Ｉｎの組成Ｘに基づき、ＩｎＧａＮ／ＧａＮ界面において、価電子帯側の上端電位がフェルミ準位より低くなる厚さとされている。なお、上記図２、図４〜図６を参照すると、ＩｎＧａＮ層４は、ＩｎＧａＮ傾斜層４ａにおけるＩｎの組成Ｘが小さいほど、２ＤＨＧの誘起を十分に抑制するために必要なＩｎＧａＮ傾斜層４ａの膜厚が薄くなるともいえる。このため、本実施形態では、ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘを０．１以下とする場合には、膜厚が３ｎｍ以上とされている。また、ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘを０．２以下とする場合には、膜厚が１０ｎｍ以上とされている。そして、ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘを０．３以下とする場合には、膜厚が２０ｎｍ以上とされている。
【００３７】
以上説明したように、本実施形態では、ＩｎＧａＮ層４は、ＧａＮ層３側にＩｎＧａＮ傾斜層４ａを有する構成としている。このため、上記半導体装置では、ＧａＮ層３とＩｎＧａＮ層４との界面での組成変化が緩やかになり、ＩｎＧａＮ層４のうちのＧａＮ層３側に２ＤＨＧが誘起されることを抑制でき、抵抗値が増加することを抑制できる。
【００３８】
また、ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘに基づき、ＩｎＧａＮ／ＧａＮ界面において、価電子帯側の上端電位がフェルミ準位より低くなる厚さとされている。このため、ＩｎＧａＮ層４のうちのＧａＮ層３側に２ＤＨＧが誘起されることを抑制できる。
【００３９】
この場合、ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘを０．１以下とする場合には、膜厚が３ｎｍ以上とされる。ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘを０．２以下とする場合には、膜厚が１０ｎｍ以上とされる。ＩｎＧａＮ傾斜層４ａは、Ｉｎの組成Ｘを０．３以下とする場合には、２０ｎｍ以上とされる。これにより、ＩｎＧａＮ層４のうちのＧａＮ層３側に２ＤＨＧが誘起されることを十分に抑制できる。
【００４０】
また、本実施形態では、ＩｎＧａＮ層４は、ＧａＮ層３側に位置するＩｎＧａＮ傾斜層４ａと、ＩｎＧａＮ傾斜層４ａとＡｌＧａＮ層５との間に配置されるＩｎＸＧａ１−ＸＮ層４ｂを有している。このため、ＩｎＧａＮ層４をＩｎＧａＮ傾斜層４ａのみで構成する場合と比較して、２ＤＥＧを誘起し易くできる。
【００４１】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対し、凹部７の形状を変更したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【００４２】
本実施形態の半導体装置では、図７に示されるように、凹部７は、ＡｌＧａＮ層５、ＩｎＧａＮ層４を貫通してＧａＮ層３における表層部を除去するように形成されている。そして、凹部７は、底面がＧａＮ層３で構成されている。
【００４３】
これによれば、ゲート電極９に閾値以上のゲート電圧が印加されると、ＩｎＧａＮ層４およびＧａＮ層３のうちの凹部７と接する部分に電子が誘起される。この場合、ＧａＮ層３は、ＩｎＧａＮ層４と比較すると、Ｉｎが存在しないため、ＩｎＧａＮ層４より合金散乱が発生し難い。したがって、本実施形態の半導体装置では、合金散乱によって電子の移動度が低下することを抑制しつつ、上記第１実施形態と同様の効果を得ることができる。
【００４４】
（第３実施形態）
第３実施形態について説明する。本実施形態は、第１実施形態に対し、ＩｎＧａＮ層４とＡｌＧａＮ層５との間に合金散乱抑制層を配置したものである。その他に関しては、第１実施形態と同様であるため、ここでは説明を省略する。
【００４５】
本実施形態の半導体装置では、図８に示されるように、ＩｎＧａＮ層４とＡｌＧａＮ層５との間には、ＩｎＧａＮ層４およびＡｌＧａＮ層５より構成元素の数が少なくされた合金散乱抑制層としてのＡｌＮ層１２が配置されている。
【００４６】
これによれば、ＩｎＧａＮ層４とＡｌＧａＮ層５との間にＡｌＮ層１２が配置されているため、ＩｎＧａＮ層４上にＡｌＧａＮ層５を直接配置する場合と比較して、合金散乱が抑制される。このため、電子の移動度が低下することを抑制しつつ、上記第１実施形態と同様の効果を得ることができる。
【００４７】
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００４８】
例えば、上記第１実施形態では、凹部７は、深さがＩｎＧａＮ層４における表層部が一部除去されるまでの深さとした。しかしながら、凹部７は、当該凹部７の底面側の部分に２ＤＥＧ６が形成されない程度にＡｌＧａＮ層５の一部が残る程度の深さとされていてもよい。また、凹部７は、ＩｎＧａＮ層４のうちのＩｎＧａＮ傾斜層４ａの表層部を除去する深さとされていてもよい。
【００４９】
そして、上記第１実施形態において、凹部７が形成されておらず、ゲート電極９は、ＡｌＧａＮ層５上におけるＩｎＧａＮ層４と反対側の一面の上に形成されていてもよい。この場合は、ＩｎＧａＮ層４に形成される２ＤＥＧ６が分断されないため、ゲート電極９に所定のゲート電圧を印加することにより、ゲート電極９の下方に位置する部分で２ＤＥＧ６が分断されるようにすればよい。つまり、上記第１実施形態の構成をノーマリオン型の半導体装置に適用することもできる。同様に、上記第３実施形態の構成をノーマリオン型の半導体装置に適用することもできる。
【００５０】
また、上記各実施形態において、ＩｎＧａＮ傾斜層４ａは、ＩｎＧａＮ／ＧａＮ界面において、価電子帯側の上端電位がフェルミ準位以上となる厚さとされていてもよい。このような半導体装置としても、ＩｎＧａＮ傾斜層４ａを形成することによってＧａＮ層３とＩｎＧａＮ層４との界面での組成変化が緩やかになるため、２ＤＨＧが誘起されることを抑制できる。つまり、２ＤＨＧの濃度を低減することができる。したがって、このような半導体装置としても、抵抗値が増加することを抑制できる。
【００５１】
さらに、上記各実施形態において、ＩｎＧａＮ層４は、ＩｎＧａＮ傾斜層４ａのみを有する構成としてもよい。
【００５２】
また、上記各実施形態を組み合わせることもできる。例えば、上記第２実施形態と上記第３実施形態を組み合わせ、図９に示されるように、ＡｌＮ層１２を備えつつ、凹部７をＧａＮ層３の表層部が除去される深さとしてもよい。
【符号の説明】
【００５３】
３    ＧａＮ層（第１窒化物半導体層）
４    ＩｎＧａＮ層（第２窒化物半導体層）
４ａ  ＩｎＧａＮ傾斜層
４ｂ  ＩｎＸＧａ１−ＸＮ層
５    ＡｌＧａＮ層（第３窒化物半導体層）
９    ゲート電極
【図１】
2019207991.tif 000003
【図２】
2019207991.tif 000004
【図３】
2019207991.tif 000005
【図４】
2019207991.tif 000006
【図５】
2019207991.tif 000007
【図６】
2019207991.tif 000008
【図７】
2019207991.tif 000009
【図８】
2019207991.tif 000010
【図９】
2019207991.tif 000011