(57)【要約】【課題】ＬＸ端子の電圧ＶＬＸが変動した状況においても確実にハイサイドトランジスタを制御可能なスイッチング回路を提供する。【解決手段】レベルシフト回路６００は、入力信号ＨＩＮを、スイッチング（ＬＸ）端子の電圧ＶＬＸをロー、ブートストラップ（ＢＳＴ）端子の電圧ＶＢＳＴをハイとする出力信号ＨＯＵＴにレベルシフトする。ハイサイドドライバ２４０は、出力信号ＨＯＵＴに応じてハイサイドトランジスタＭ１を駆動する。中間基準電圧生成回路６１０は、ＬＸ端子の電圧ＶＬＸに応じた中間基準電圧ＶＩＮＴを中間ライン６０２に発生する。第１シフト回路６２０は、入力信号ＨＩＮを、中間基準電圧ＶＩＮＴをローとする中間信号ＩＮＴにレベルシフトする。第２シフト回路６３０は中間信号ＩＮＴを、ＢＳＴ端子の電圧ＶＢＳＴをハイ、ＬＸ端子の電圧ＶＬＸをローとする出力信号ＨＯＵＴに変換する。【選択図】図５
2019134595.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
スイッチング端子と、
ブートストラップ端子と、
前記入力端子と前記スイッチング端子の間に設けられたハイサイドトランジスタと、
前記スイッチング端子と前記ブートストラップ端子の間に設けられるブートストラップキャパシタと、
入力信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、
前記出力信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記レベルシフト回路は、
中間ラインと、
前記スイッチング端子の電圧を受け、それに応じた中間基準電圧を前記中間ラインに発生する中間基準電圧生成回路と、
前記入力信号を、前記中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、
前記中間信号を、前記ブートストラップ端子の電圧をハイ、前記スイッチング端子の電圧をローとする前記出力信号に変換する第２シフト回路と、
を含むことを特徴とするスイッチング回路。
【請求項２】
前記中間基準電圧は、接地電圧と前記スイッチング端子の電圧の低い方に応じていることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記中間基準電圧生成回路は、
カソードが接地端子と接続され、アノードが前記中間ラインと接続される第１ダイオードと、
カソードが前記スイッチング端子と接続され、アノードが前記中間ラインと接続される第２ダイオードと、
を含むことを特徴とする請求項２に記載のスイッチング回路。
【請求項４】
前記第１ダイオードはツェナーダイオードであることを特徴とする請求項３に記載のスイッチング回路。
【請求項５】
ＳＯＩ構造を有する半導体基板に集積化されることを特徴とする請求項１から４のいずれかに記載のスイッチング回路。
【請求項６】
前記第１シフト回路は、前記入力信号を、当該入力信号のポジエッジ、ネガエッジの一方に応じてアサートされるセット信号と、それらの他方に応じてアサートされるリセット信号に変換し、レベルシフト後の前記セット信号と前記リセット信号のペアを前記中間信号として、前記第２シフト回路に供給することを特徴とする請求項１から５のいずれかに記載のスイッチング回路。
【請求項７】
前記第２シフト回路は、ラッチ型であることを特徴とする請求項１から５のいずれかに記載のスイッチング回路。
【請求項８】
スイッチング回路を構成する半導体装置であって、
スイッチング端子およびブートストラップ端子と、
フィードバック信号が目標値に近づくように、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、
前記パルス信号を、前記スイッチング端子の電圧をロー、前記ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、
前記出力信号にもとづいて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
を備え、
前記レベルシフト回路は、
中間ラインと、
前記スイッチング端子の電圧を受け、それに応じた中間基準電圧を前記中間ラインに発生する中間基準電圧生成回路と、
前記パルス信号に応じた入力信号を、前記中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、
前記中間信号を、前記ブートストラップ端子の電圧をハイ、前記スイッチング端子の電圧をローとする前記出力信号に変換する第２シフト回路と、
を含むことを特徴とする半導体装置。
【請求項９】
前記中間基準電圧は、接地電圧と前記スイッチング端子の電圧の低い方に応じていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記中間基準電圧生成回路は、
カソードが接地端子と接続され、アノードが前記中間ラインと接続される第１ダイオードと、
カソードが前記スイッチング端子と接続され、アノードが前記中間ラインと接続される第２ダイオードと、
を含むことを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第１ダイオードはツェナーダイオードであることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
ＳＯＩ構造を有する半導体基板に集積化されることを特徴とする請求項８から１１のいずれかに記載の半導体装置。
【請求項１３】
前記第１シフト回路は、前記入力信号を、当該入力信号のポジエッジ、ネガエッジの一方に応じてアサートされるセット信号と、それらの他方に応じてアサートされるリセット信号に変換し、レベルシフト後の前記セット信号と前記リセット信号のペアを前記中間信号として、前記第２シフト回路に供給することを特徴とする請求項８から１２のいずれかに記載の半導体装置。
【請求項１４】
前記第２シフト回路は、ラッチ型であることを特徴とする請求項８から１２のいずれかに記載の半導体装置。
【請求項１５】
請求項８から１４のいずれかに記載の半導体装置を備えることを特徴とするＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータやインバータなどに、スイッチング回路が用いられる。図１は、スイッチング回路の回路図である。スイッチング回路１００は、入力端子（ＶＩＮ）とスイッチング端子（ＬＸ）の間に設けられたハイサイドトランジスタＭ１、ＬＸ端子と接地端子（ＧＮＤ）の間に設けられたローサイドトランジスタＭ２を備える。ハイサイドトランジスタＭ１がオン、ローサイドトランジスタＭ２がオフの状態では、ＬＸ端子はハイレベル（ＶＩＮ端子の電圧ＶＩＮが発生）となり、ハイサイドトランジスタＭ１がオフ、ローサイドトランジスタＭ２がオンの状態では、ＬＸ端子には、ローレベル（ＧＮＤ端子の電圧ＶＧＮＤ）が発生する。なお、ローサイドトランジスタＭ２に代えて、ショットキーダイオードなどの整流素子を設けてもよい。
【０００３】
ハイサイドトランジスタＭ１として、Ｎチャンネル（あるいはＮＰＮ型）のトランジスタを用いることがある。この場合、ハイサイドトランジスタＭ１をターンオンするためには、そのゲートに、入力電圧ＶＩＮより高いゲート電圧ＶＨＧを与える必要がある。入力電圧ＶＩＮより高いゲート電圧ＶＨＧを生成するために、ブートストラップ回路が利用される。
【０００４】
ブートストラップ端子（ＢＳＴ）と、ＬＸ端子の間には、ブートストラップキャパシタＣＢＳＴが接続される。レギュレータ回路１１０は、電源電圧ＶＣＣを生成する。電源電圧ＶＣＣは、ＶＣＣ端子およびダイオードＤ１を介して、ブートストラップキャパシタＣＢＳＴに供給される。電源電圧ＶＣＣは、ハイサイドトランジスタＭ１のゲートソース間のしきい値電圧ＶＧＳ（ｔｈ）より高く定められる。
【０００５】
ＬＸ端子がロー（０Ｖ）の状態では、ブートストラップキャパシタＣＢＳＴが、ΔＶ＝ＶＣＣ−Ｖｆで充電される。ＶｆはダイオードＤ１の順電圧である。ＢＳＴ端子にはＶＢＳＴ＝ＶＬＸ＋ΔＶを満たす電圧が発生する。ＢＳＴ端子の電圧ＶＢＳＴは、ハイサイドドライバ１４０の上側の電源端子に供給される。ハイサイドドライバ１４０の下側電源端子は、ＬＸ端子と接続される。
【０００６】
レベルシフト回路１２０は、ＶＣＣをハイ、ＶＧＮＤをローとするパルス信号ＨＩＮを、ＶＢＳＴをハイ、ＶＬＸをローとする出力信号ＨＯＵＴにレベルシフトし、後段のハイサイドドライバ１４０に供給する。ハイサイドドライバ１４０は、出力信号ＨＯＵＴがオン状態であるときにＶＢＳＴを出力してハイサイドトランジスタＭ１をオンし、オフ状態であるときにＶＬＸを出力してハイサイドトランジスタＭ１をオフする。
【０００７】
ローサイドドライバ１０４は、ローサイドパルスＳＬにもとづいて、ローサイドトランジスタＭ２を駆動する。
【０００８】
図２は、本発明者が検討したレベルシフト回路１２０の回路図である。レベルシフト回路１２０は、主として、パルス発生器１２２、シフト回路１２４を含む。パルス発生器１２２は、パルス信号ＨＩＮにもとづいて、セット信号ＨＩＮ＿Ｅｄｇｅ１およびリセット信号ＨＩＮ＿Ｅｄｇｅ２を生成する。パルス発生器１２２は、パルス信号ＨＩＮのポジエッジに応答してセット信号ＨＩＮ＿Ｅｄｇｅ１をアサート（ハイ）し、パルス信号ＨＩＮのネガエッジに応答してリセット信号ＨＩＮ＿Ｅｄｇｅ２をアサート（ハイ）する。
【０００９】
シフト回路１２４は、初段のインバータのペア１２６，１２８と、後段のインバータのペア１３０，１３２を含む。セット信号ＨＩＮ＿Ｅｄｇｅ１がハイとなると、トランジスタＭ２１がターンオンし、インバータ１２６の出力であるＨＶＳＥＴ＿ＩＮ信号がローとなる。またリセット信号ＨＩＮ＿Ｅｄｇｅ２がハイとなると、トランジスタＭ２２がターンオンし、インバータ１２８の出力であるＨＶＲＥＳＥＴ＿ＩＮ信号がローとなる。
【００１０】
ＨＶＳＥＴ＿ＩＮ信号がインバータ１３０のしきい値Ｖｔｈより低くなると、インバータ１３０の出力であるＨＶＳＥＴ＿ＯＵＴ信号がハイ（ＶＢＳＴ）となり、ＨＶＲＥＳＥＴ＿ＩＮ信号がインバータ１３２のしきい値Ｖｔｈより低くなると、インバータ１３２の出力であるＨＶＲＥＳＥＴ＿ＯＵＴ信号がハイ（ＶＢＳＴ）となる。
【００１１】
ＨＶＳＥＴ＿ＯＵＴ信号、ＨＶＲＥＳＥＴ＿ＯＵＴ信号のペアが、図１の出力信号ＨＯＵＴに相当する。
【００１２】
ハイサイドドライバ１４０は、フリップフロップ１４２、出力バッファ１４４を含む。フリップフロップ１４２がＨＶＳＥＴ＿ＯＵＴ信号に応じてセットされると、ハイサイドパルスＳＨがハイ（ＶＢＳＴ）となる。フリップフロップ１４２がＨＶＲＥＳＥＴ＿ＯＵＴ信号に応じてリセットされると、ハイサイドパルスＳＨがロー（ＶＬＸ）となる。出力バッファ１４４はハイサイドパルスＳＨに応じてハイサイドトランジスタＭ１を駆動する。
【００１３】
図３は、図２のレベルシフト回路１２０の動作波形図である。図中、Ｖｔｈはインバータ１３０，１３４のしきい値を表す。実際には、ＨＩＮがハイとなった後、ハイサイドトランジスタＭ１がターンオンすると、スイッチング電圧ＶＬＸはＶＩＮ付近まで上昇するが、ここでは図が複雑となるのを避けるため、低い電圧レベルとして示す。
【先行技術文献】
【特許文献】
【００１４】
【特許文献１】特開２０１２−７０３３３号公報
【特許文献２】特開２０１１−０１４７３８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１５】
本発明者は、図２のレベルシフト回路１２０について検討した結果、以下の課題を認識するに至った。
【００１６】
図４は、図２のレベルシフト回路１２０の問題を説明する図である。図３に示す通常の動作時においては、ＬＸ端子の電圧ＶＬＸのローは、接地電圧ＶＧＮＤである。したがって、ブートストラップキャパシタＣＢＳＴの下側の電極にＶＧＮＤ（０Ｖ）が印加され、上側の電極にＶＣＣ−Ｖｆが印加されて、ブートストラップキャパシタＣＢＳＴの両端間には、ΔＶ＝ＶＣＣ−Ｖｆが印加され、充電される。
【００１７】
ところで、ＬＸ端子のスイッチング電圧ＶＬＸは、ＬＸ端子にはインダクタやトランス、誘導性負荷が接続される場合が多い。したがってＬＸ端子の電圧ＶＬＸは、逆起電力や共振の影響で負（＜ＶＧＮＤ）となることがある。図４には、電圧ＶＬＸが負となったときの動作が示される。この状態では、ブートストラップキャパシタＣＢＳＴの下側の電極に、負電圧−ＶＮが印加され、上側の電極にＶＣＣ−Ｖｆが印加されて、ブートストラップキャパシタＣＢＳＴの両端間には、ΔＶ’＝ＶＣＣ−Ｖｆ＋ＶＮが印加される。この電位差ΔＶは、図３の電位差ΔＶより大きい。
【００１８】
ブートストラップキャパシタＣＢＳＴの両端間電圧ΔＶ’が大きくなると、ＢＳＴ端子とＬＸ端子の電位差が大きくなる。インバータ１３０，１３４は、ＶＢＳＴとＶＬＸを電源としており、そのしきい値Ｖｔｈは、ＶＢＳＴとＶＬＸの電位差ΔＶ’に応じて変化する。すなわち電位差ΔＶ’が大きくなると、しきい値Ｖｔｈが低電位側にシフトする。
【００１９】
トランジスタＭ２１がオンしたときのＨＶＳＥＴ＿ＩＮ信号が、低電位側にシフトしたしきい値Ｖｔｈを下回ることができないと、ＨＶＳＥＴ＿ＯＵＴ信号はローのままであり、フリップフロップ１４２をセットできない。
【００２０】
またトランジスタＭ２２がオンしたときのＨＶＲＥＳＥＴ＿ＩＮ信号が、低電位側にシフトしたしきい値Ｖｔｈを下回ることができないと、ＨＶＲＥＳＥＴ＿ＯＵＴ信号はローのままであり、フリップフロップ１４２をリセットできない。
【００２１】
なおこの問題を、当業者の一般的な認識と捉えてはならない。
【００２２】
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ＬＸ端子の電圧が変動した状況においても確実にハイサイドトランジスタを制御可能なスイッチング回路の提供にある。
【課題を解決するための手段】
【００２３】
本発明のある態様はスイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、入力信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、出力信号にもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、中間ラインと、スイッチング端子の電圧に応じた中間基準電圧を中間ラインに発生する中間基準電圧生成回路と、入力信号を、中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、中間信号を、ブートストラップ端子の電圧をハイ、スイッチング端子の電圧をローとする出力信号に変換する第２シフト回路と、を含む。
【００２４】
本発明の別の態様は、半導体装置に関する。半導体装置は、スイッチング端子およびブートストラップ端子と、ハイサイドトランジスタのオンオフを指示するパルス信号を生成するパルス変調器と、パルス信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとする出力信号にレベルシフトするレベルシフト回路と、出力信号にもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、中間ラインと、スイッチング端子の電圧に応じた中間基準電圧を中間ラインに発生する中間基準電圧生成回路と、パルス信号に応じた入力信号を、中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、中間信号を、ブートストラップ端子の電圧をハイ、スイッチング端子の電圧をローとする出力信号に変換する第２シフト回路と、を含む。
【００２５】
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述の半導体装置を備えてもよい。
【００２６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２７】
本発明のある態様によれば、スイッチング端子の電圧が変動した状況においても確実にハイサイドトランジスタを制御できる。
【図面の簡単な説明】
【００２８】
【図１】スイッチング回路の回路図である。
【図２】本発明者が検討したレベルシフト回路の回路図である。
【図３】図２のレベルシフト回路の動作波形図である。
【図４】図２のレベルシフト回路の問題を説明する図である。
【図５】実施の形態に係るスイッチング回路の回路図である。
【図６】ＬＸ端子の電圧ＶＬＸが負であるときの、図５のスイッチング回路のレベルダイアグラムである。
【図７】第１実施例に係るレベルシフト回路の回路図である。
【図８】図７のレベルシフト回路の動作波形図である。
【図９】第２実施例に係るレベルシフト回路の回路図である。
【図１０】ＤＣ／ＤＣコンバータの回路図である。
【発明を実施するための形態】
【００２９】
（実施の形態の概要）
本明細書に開示される一実施の形態は、スイッチング回路に関する。スイッチング回路は、入力端子と、スイッチング端子と、ブートストラップ端子と、入力端子とスイッチング端子の間に設けられたハイサイドトランジスタと、スイッチング端子とブートストラップ端子の間に設けられるブートストラップキャパシタと、入力信号を、スイッチング端子の電圧をロー、ブートストラップ端子の電圧をハイとするハイサイドパルスにレベルシフトするレベルシフト回路と、ハイサイドパルスにもとづいてハイサイドトランジスタを駆動するハイサイドドライバと、を備える。レベルシフト回路は、中間ラインと、スイッチング端子の電圧に応じた中間基準電圧を中間ラインに発生する中間基準電圧生成回路と、入力信号を、中間基準電圧をローとする中間信号にレベルシフトする第１シフト回路と、中間信号を、ブートストラップ端子の電圧をハイ、スイッチング端子の電圧をローとするハイサイドパルスに変換する第２シフト回路と、を含む。
【００３０】
この実施の形態では、接地電圧から中間基準電圧へのレベルシフトと、中間基準電圧からスイッチング端子の電圧へのレベルシフトの２段階を経由することにより、スイッチング端子の電圧が変動した場合においても、入力信号を確実に後段に伝えることが可能となる。
【００３１】
中間基準電圧は、接地電圧とスイッチング端子の電圧の低い方に応じていてもよい。これにより、スイッチング端子の電圧が正である場合には、接地電圧を基準としたレベルシフトが可能となる。
【００３２】
中間基準電圧生成回路は、カソードが接地端子と接続され、アノードが中間ラインと接続される第１ダイオードと、カソードがスイッチング端子と接続され、アノードが中間ラインと接続される第２ダイオードと、を含んでもよい。これにより、スイッチング端子の電圧が接地電圧ＶＧＮＤより高いときには、中間基準電圧はＶＧＮＤ＋Ｖｆとなり、スイッチング端子の電圧ＶＬＸが接地電圧より低いときには、中間基準電圧は、ＶＬＸ＋Ｖｆとなる。
【００３３】
第１ダイオードはツェナーダイオードであってもよい。これにより、中間基準電圧をＶＧＮＤ−ＶＺを下回らないようにクランプすることができ、第２シフト回路に流れる電流を制限することができる。
【００３４】
スイッチング回路は、ＳＯＩ構造を有する半導体基板に集積化されてもよい。素子分離をＰＮ接合の逆バイアスによって形成する場合、第２ダイオードにおいて、寄生動作が発生するところ、ＳＯＩ構造を採用することにより、寄生動作を防止できる。
【００３５】
第１シフト回路は、入力信号を、当該入力信号のポジエッジ、ネガエッジの一方に応じてアサートされるセット信号と、それらの他方に応じてアサートされるリセット信号に変換し、レベルシフト後のセット信号とリセット信号のペアを、中間信号として、第２シフト回路に供給してもよい。
【００３６】
第２シフト回路は、ラッチ型であってもよい。
【００３７】
（実施の形態）
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３８】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３９】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００４０】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００４１】
図５は、実施の形態に係るスイッチング回路２００の回路図である。スイッチング回路２００は、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２、ハイサイドドライバ２４０、ローサイドドライバ２０４、ブートストラップキャパシタＣＢＳＴ、整流素子Ｄ１、レギュレータ回路２１０、レベルシフト回路６００を備える。
【００４２】
スイッチング回路２００の構成部品のうち、ブートストラップキャパシタＣＢＳＴ、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２、整流素子Ｄ１は外付けされており、残りの部品は集積回路である制御回路４００に集積化される。なお、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２を制御回路４００に集積化してもよい。
【００４３】
入力端子ＩＮには、直流の入力電圧ＶＩＮが供給される。ＬＸ端子には、図示しない負荷やインダクタ、トランスが接続される。スイッチング回路２００は、スイッチング端子（ＬＸ）に、ハイ（ＶＩＮ）とロー（ＶＧＮＤ）の間を遷移するスイッチング信号ＶＬＸを発生する。
【００４４】
ハイサイドトランジスタＭ１は、入力端子ＩＮとスイッチング端子ＬＸの間に設けられる。ローサイドトランジスタＭ２は、ＬＸ端子と接地端子ＧＮＤの間に設けられる。ブートストラップキャパシタＣＢＳＴは、ＬＸ端子とＢＳＴ端子の間に設けられる。
【００４５】
この実施の形態では、ハイサイドトランジスタＭ１およびローサイドトランジスタＭ２をＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）としたがトランジスタの種類は限定されず、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタを用いることもできる。
【００４６】
レギュレータ回路２１０は、電源電圧ＶＣＣを生成し、制御回路４００のその他の回路ブロックに供給する。またこの電源電圧ＶＣＣは、ブートストラップ回路の充電用の電圧としても利用される。具体的には電源電圧ＶＣＣは、電源電圧（ＶＣＣ）端子および外付けの整流素子Ｄ１を介して、ブートストラップキャパシタＣＢＳＴに供給される。
【００４７】
レベルシフト回路６００は、入力信号ＨＩＮを、ＬＸ端子の電圧ＶＬＸをロー、ＢＳＴ端子の電圧をハイとする出力信号ＨＯＵＴにレベルシフトする。たとえば入力信号ＨＩＮはロジックレベルを有し、電源電圧ＶＣＣをハイ、接地電圧ＶＧＮＤをローとする信号である。ハイサイドドライバ２４０は、出力信号ＨＯＵＴにもとづいてハイサイドトランジスタＭ１を駆動する。ハイサイドドライバ２４０の上側電源端子はＢＳＴ端子と接続され、その下側電源端子は、ＬＸ端子と接続される。ローサイドドライバ２０４はローサイドパルスＳＬにもとづいてローサイドトランジスタＭ２を駆動する。
【００４８】
以上がスイッチング回路２００の全体構成である。続いてレベルシフト回路６００の構成を説明する。
【００４９】
レベルシフト回路６００は、中間ライン６０２、中間基準電圧生成回路６１０、第１シフト回路６２０、第２シフト回路６３０を備える。中間基準電圧生成回路６１０は、ＬＸ端子の電圧ＶＬＸを受け、それＶＬＸに応じた中間基準電圧ＶＩＮＴを中間ライン６０２に発生する。
【００５０】
第１シフト回路６２０は、入力信号ＨＩＮを、中間基準電圧ＶＩＮＴをローとする中間信号ＩＮＴにレベルシフトする。第２シフト回路６３０は、中間信号ＩＮＴを、ＢＳＴ端子の電圧ＶＢＳＴをハイ、ＬＸ端子の電圧ＶＬＸをローとする出力信号ＨＯＵＴに変換する。
【００５１】
中間基準電圧ＶＩＮＴは、接地電圧ＶＧＮＤとＬＸ端子の電圧ＶＬＸの低い方に応じていてもよい。この場合、中間基準電圧生成回路６１０を、電圧選択回路（最小電圧回路）で構成してもよい。
【００５２】
以上がレベルシフト回路６００の構成である。続いてスイッチング回路２００の動作を説明する。図６は、ＬＸ端子の電圧ＶＬＸが負であるときの、図５のスイッチング回路２００のレベルダイアグラムである。ダイオードＤ１の電圧降下を無視するとき、ブートストラップキャパシタＣＢＳＴは、電位差ΔＶ＝ＶＣＣ−ＶＬＸで充電される。
【００５３】
入力信号ＨＩＮは、ＶＧＮＤをロー、ＶＣＣをハイとするロジック信号である。中間基準電圧生成回路６１０は、スイッチング電圧ＶＬＸに応じた中間基準電圧ＶＩＮＴを生成する。ここでは、中間基準電圧ＶＩＮＴは、スイッチング電圧ＶＬＸよりわずかに高い電圧として示すがその限りでない。
【００５４】
前段の第１シフト回路６２０によって、ＶＩＮＴをロー、ＶＣＣをハイとする中間信号ＩＮＴが生成される。この中間信号ＩＮＴが後段の第２シフト回路６３０に入力され、ＶＬＸをロー、ＶＢＳＴをハイとする出力信号ＨＯＵＴが生成される。
【００５５】
以上がスイッチング回路２００の動作である。このスイッチング回路２００によれば、接地電圧ＶＧＮＤから中間基準電圧ＶＩＮＴへのレベルシフトと、中間基準電圧ＶＩＮＴからスイッチング端子の電圧ＶＬＸへのレベルシフトの２段階を経由することにより、ＬＸ端子の電圧ＶＬＸが変動した場合においても、入力信号ＨＩＮを確実に後段に伝えることが可能となる。
【００５６】
本発明は、図５のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００５７】
図７は、第１実施例に係るレベルシフト回路６００Ａの回路図である。中間基準電圧生成回路６１０Ａは、第１ダイオードＺＤ１１および第２ダイオードＤ１２を含む。第１ダイオードＺＤ１１は、カソードが接地端子と接続され、アノードが中間ライン６０２と接続される。第２ダイオードＺＤ１２は、カソードがＬＸ端子と接続され、アノードが中間ライン６０２と接続される。２つのダイオードＺＤ１１およびＤ１２は、最低電圧選択回路を形成しており、中間ライン６０２の電圧ＶＩＮＴは、２つの電圧ＶＬＸとＶＧＮＤのうち低い電圧を基準にクランプされる。具体的には、ＶＬＸ＞ＶＧＮＤのときＶＩＮＴ＝ＶＧＮＤ＋ＶＦとなり、ＶＬＸ＜ＶＧＮＤのときＶＩＮＴ＝ＶＬＸ＋ＶＦとなる。
【００５８】
第１ダイオードＺＤ１１をツェナーダイオードとしてもよい。トランジスタＭ１１，Ｍ１２はソースフォロア回路であり、それらのゲート電圧Ｖｇ１，Ｖｇ２はロー側レベルシフタ６２４の出力のハイ電圧すなわちＶＣＣであるから、トランジスタＭ１１，Ｍ１２のソース電圧はＶＣＣ−Ｖｇｓとなる。このときの抵抗Ｒ１２，Ｒ１４の両端間電圧は、ＶＣＣ−Ｖｇｓ−ＶＩＮＴであり、抵抗Ｒ１２，Ｒ１４に流れる電流は、それらの抵抗値をＲとして、（ＶＣＣ−Ｖｇｓ−ＶＩＮＴ）／Ｒで表される。もし中間基準電圧ＶＩＮＴが無制限に低下すると、抵抗Ｒ１２，Ｒ１４に流れる電流が大きくなり、電力損失が大きくなり、場合によっては、許容電流を超えてしまうおそれもある。
【００５９】
第１ダイオードＺＤ１１をツェナーダイオードとすることで、中間基準電圧ＶＩＮＴをＶＧＮＤ−ＶＺを下回らないようにクランプすることができる。中間基準電圧ＶＩＮＴをＶＧＮＤ−ＶＺに制限することで、抵抗Ｒ１２，Ｒ１４の両端間電圧を制限することができ、ひいてはそれらに流れる電流を制限することができる。
【００６０】
レベルシフト回路６００Ａを含む制御回路は、ＳＯＩ構造を有する半導体基板に集積化される。いわゆる素子分離をＰＮ接合の逆バイアスによって形成する場合、第２ダイオードＤ１２において、寄生動作が発生するところ、ＳＯＩ構造を採用することにより、寄生動作を防止できる。第２ダイオードＤ１２を外付けする場合にはその限りでない。
【００６１】
第１シフト回路６２０は、入力信号ＨＩＮを、当該入力信号ＨＩＮのポジエッジ、ネガエッジの一方（ここではポジエッジ）に応じてアサートされるセット信号ＨＩＮ＿Ｅｄｇｅ１と、それらの他方（ここではネガエッジ）に応じてアサートされるリセット信号ＨＩＮ＿Ｅｄｇｅ２に変換し、レベルシフト後のセット信号Ｖｇ１とリセット信号Ｖｇｓ２のペアを、中間信号ＩＮＴとして、第２シフト回路６３０に供給する。
【００６２】
第１シフト回路６２０Ａは、パルス発生器６２２とロー側レベルシフタ６２４を含む。パルス発生器６２２は、入力信号ＨＩＮを受け、その一方のエッジ（たとえばポジエッジ）に応答してアサート（たとえばハイ）されるセット信号ＨＩＮ＿Ｅｄｇｅ１と、入力信号ＨＩＮの他方のエッジ（たとえばネガエッジ）に応答してアサートされるリセット信号ＨＩＮ＿Ｅｄｇｅ２と、を生成する。
【００６３】
ロー側レベルシフタ６２４は、セット信号ＨＩＮ＿Ｅｄｇｅ１およびリセット信号ＨＩＮ＿Ｅｄｇｅ２のローレベルを、ＶＧＮＤからＶＩＮＴにシフトし、シフト後の信号Ｖｇ１，Ｖｇ２を、中間信号ＩＮＴとして後段の第２シフト回路６３０に供給する。
【００６４】
第２シフト回路６３０は、初段のインバータ６３２，６３４と、後段のインバータ６３６，６３８を含む。初段のインバータ６３２，６３４は、セット信号Ｖｇ１およびリセット信号Ｖｇ２それぞれをレベルシフトし、ＨＶＳＥＴ＿ＩＮ信号およびＨＶＲＥＳＥＴ＿ＩＮ信号を出力する。インバータ６３２は、抵抗Ｒ１１、トランジスタＭ１１、抵抗Ｒ１２を含む。インバータ６３４は、抵抗Ｒ１３、トランジスタＭ１２、抵抗Ｒ１４を含む。
【００６５】
後段のインバータ６３６，６３８は、ＨＶＳＥＴ＿ＩＮ信号、ＨＶＲＥＳＥＴ＿ＩＮ信号を反転する。
【００６６】
ハイサイドドライバ２４０は、フリップフロップ２４２、出力バッファ２４４を含む。フリップフロップ２４２は、ＨＶＳＥＴ＿ＯＵＴ信号に応じてセット、ＨＶＲＥＳＥＴ＿ＯＵＴ信号に応じてリセットされる。出力バッファ２４４は、フリップフロップ２４２の出力に応じてハイサイドトランジスタＭ１を駆動する。
【００６７】
図８は、図７のレベルシフト回路６００Ａの動作波形図である。中間基準電圧ＶＩＮＴを利用したレベルシフトを経由することで、ＨＶＳＥＴ＿ＩＮ信号、ＨＶＲＥＳＥＴ＿ＩＮ信号のローレベルが、図４におけるそれよりも低くなり、後段のインバータ６３６，６３８のしきい値Ｖｔｈを確実に下回ることができる。これにより、入力信号ＨＩＮのレベル変化を、後段のハイサイドドライバ２４０に確実に伝達できる。
【００６８】
図９は、第２実施例に係るレベルシフト回路６００Ｂの回路図である。レベルシフト回路６００Ｂは、ラッチ型で構成される。第１シフト回路６２０Ｂは、差動変換回路６２６と、ロー側レベルシフタ６２８を含む。差動変換回路６２６は、入力信号ＨＩＮを一対の差動信号ＨＩＮＰ，ＨＩＮＮに変換する。ロー側レベルシフタ６２８は、差動信号ＨＩＮＰ，ＨＩＮＮを、中間基準電圧ＶＩＮＴをローとする信号Ｖｇ１，Ｖｇ２に変換し、それらを中間信号ＩＮＴとして第２シフト回路６３０に供給する。
【００６９】
第２シフト回路６３０はラッチ型のレベルシフタであり、Ｖｇ１，Ｖｇ２のハイレベルを、ＶＢＳＴにシフトする。
【００７０】
（用途）
続いて、実施の形態に係るスイッチング回路を用いたＤＣ／ＤＣコンバータを説明する。図１０は、ＤＣ／ＤＣコンバータ５００の回路図である。ＤＣ／ＤＣコンバータ５００は、制御回路４００Ｃと、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２、ブートストラップキャパシタＣＢＳＴ、インダクタＬ１、出力キャパシタＣ１、抵抗Ｒ１１，Ｒ１２を備える。制御回路４００Ｃは、ひとつの半導体基板に集積化された機能ＩＣである。
【００７１】
このＤＣ／ＤＣコンバータ５００は、定電圧出力であり、図示しない負荷に、所定のレベルに安定化された出力電圧ＶＯＵＴを供給する。ＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴは、抵抗Ｒ２１，Ｒ２２からなる分圧回路によって分圧される。分圧後のフィードバック信号ＶＦＢは、フィードバック（ＦＢ）端子に入力される。定電流出力のコンバータでは、出力電流に応じたフィードバック信号ＶＦＢがフィードバックされる。
【００７２】
パルス変調器４１０は、フィードバック信号ＶＦＢが目標値ＶＲＥＦに近づくように、ハイサイドトランジスタＭ１のオンオフを指示するパルス信号ＳＰＷＭを生成する。ロジック回路４２０は、パルス信号ＳＰＷＭに応じて、ハイサイドトランジスタＭ１、ローサイドトランジスタＭ２それぞれを制御するためのパルス信号ＳＰＷＭＨ，ＳＰＷＭＬを生成する。ハイサイドのパルス信号ＳＰＷＭＨは、上述のレベルシフト回路６００によってレベルシフトされ、ハイサイドドライバ２４０に供給される。パルス信号ＳＰＷＭＬはローサイドドライバ２０４に供給される。
【００７３】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７４】
（第１変形例）
図７において、パルス発生器６２２とロー側レベルシフタ６２４を入れ替えてもよい。すなわち、入力信号ＨＩＮをレベルシフトした後に、エッジに応じた２つの信号Ｖｇ１，Ｖｇ２を生成してもよい。
【００７５】
（第２変形例）
図９においても、差動変換回路６２６とロー側レベルシフタ６２８を入れ替えてもよい。すなわち、入力信号ＨＩＮをレベルシフトした後に、差動信号に変換してもよい。
【００７６】
（第３変形例）
ＤＣ／ＤＣコンバータは、ローサイドトランジスタＭ２に代えてダイオードを備えるダイオード整流型であってもよい。
【００７７】
（第４変形例）
スイッチング回路２００の用途は、ＤＣ／ＤＣコンバータに限定されない。たとえばスイッチング回路２００は、双方向コンバータ、バッテリの充電回路、モータを駆動するインバータ装置などにも適用可能である。
【００７８】
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７９】
Ｍ１  ハイサイドトランジスタ
Ｍ２  ローサイドトランジスタ
ＣＢＳＴ  ブートストラップキャパシタ
２００  スイッチング回路
２４０  ハイサイドドライバ
２４２  フリップフロップ
２４４  出力バッファ
２０４  ローサイドドライバ
２１０  レギュレータ
６００  レベルシフト回路
６０２  中間ライン
６１０  中間基準電圧生成回路
ＺＤ１１  第１ダイオード
Ｄ１２  第２ダイオード
６２０  第１シフト回路
６２２  パルス発生器
６２４  ロー側レベルシフタ
６２６  差動変換回路
６２８  ロー側レベルシフタ
６３０  第２シフト回路
６３２，６３４，６３６，６３８  インバータ
４００  制御回路
４１０  パルス変調器
Ｄ１  整流素子
５００  降圧ＤＣ／ＤＣコンバータ
【図１】
2019134595.tif 000003
【図２】
2019134595.tif 000004
【図３】
2019134595.tif 000005
【図４】
2019134595.tif 000006
【図５】
2019134595.tif 000007
【図６】
2019134595.tif 000008
【図７】
2019134595.tif 000009
【図８】
2019134595.tif 000010
【図９】
2019134595.tif 000011
【図１０】
2019134595.tif 000012