(57)【要約】【課題】エミッタから発せられる熱の放熱経路を適切に確保し、注入電流−光出力特性（放熱特性）を改善することができる半導体発光素子を提供する。【解決手段】半導体発光素子は、第１面および第２面を有する半導体基板１１と、半導体基板１１の第１面上に形成された半導体層１２と、半導体層１２内に、それぞれ第１方向に離間して配置され、それぞれ電気的に接続された複数の発光部１５ａ、１５ｂと、半導体層１２上に形成された第１電極１３と、半導体基板１１の第２面上に形成された第２電極１４と、を備える。第１電極１３は、第１方向において最も外側に配置された発光部の外端部よりも外側に位置する第１部分１３ａと、最も外側に配置された発光部の内端部と、隣接する発光部の外端部との間の第２部分１３ｂと、を有する。第１方向において、第１部分１３ａの幅は、第２部分１３ｂの幅の半分以上の長さを有する。【選択図】      図１
2019207966.tif 000002
【特許請求の範囲】
【請求項１】
第１面および第２面を有する半導体基板と、
前記半導体基板の前記第１面上に形成された半導体層と、
前記半導体層内に、それぞれ第１方向に離間して配置され、それぞれ電気的に接続された複数の発光部と、
前記半導体層上に形成された第１電極と、
前記半導体基板の前記第２面上に形成された第２電極と、を備え、
前記第１電極は、
前記第１方向において最も外側に配置された前記発光部の外端部よりも外側の第１部分と、
前記最も外側に配置された前記発光部の内端部と、隣接する前記発光部の外端部との間の第２部分と、を有し、
前記第１方向において、前記第１部分の幅は、前記第２部分の幅の半分以上の長さを有することを特徴とする半導体発光素子。
【請求項２】
前記複数の発光部は、前記第１方向において最も外側に配置された、第１発光部と、第２発光部とを有し、
前記第１部分は、前記第１発光部の外端部および前記第２発光部の外端部よりもそれぞれ外側に配置されていることを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記第１方向において、前記第１部分の幅は、前記第２部分の幅以下の長さを有することを特徴とする請求項１または２に記載の半導体発光素子。
【請求項４】
前記第１方向において、前記第２部分の半分の幅は、前記発光部の幅以上の長さを有することを特徴とする請求項１から３のいずれか１項に記載の半導体発光素子。
【請求項５】
前記第１方向において、前記複数の発光部の幅の合計は、前記半導体層の前記第１面の幅の１０％以上の長さを有することを特徴とする請求項１から４のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光部を備える半導体発光素子に関する。
【背景技術】
【０００２】
従来、複数の発光部（エミッタ）を備える半導体チップにおいては、エミッタ間での熱的クロストーク（熱的干渉）に着目し、注入電流−光出力特性（Ｉ−Ｌ特性）の改善や放熱改善が図られている。例えば特許文献１、２には、複数のエミッタの間に放熱部を設けることで、隣接する複数の活性領域の熱的干渉を低減する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１７９２０９号公報
【特許文献２】特開２０１３−１７９２１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来、半導体チップのＩ−Ｌ特性の改善や放熱改善のためには、上記のようにエミッタ間に放熱部材を設けたり、エミッタ間の距離を離したりするなどの対策が施されてきた。
しかしながら、半導体チップのＩ−Ｌ特性の改善や放熱改善のためには、エミッタの外側の放熱経路が重要であることが、新たな知見として得られた。エミッタの外側からの放熱経路が制限されると、半導体チップの放熱特性が悪化し光出力が低下してしまうという問題がある。
そこで、本発明は、エミッタから発せられる熱の放熱経路を適切に確保し、Ｉ−Ｌ特性（放熱特性）を改善することができる半導体発光素子を提供することを課題としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明に係る半導体発光素子の一態様は、第１面および第２面を有する半導体基板と、前記半導体基板の前記第１面上に形成された半導体層と、前記半導体層内に、それぞれ第１方向に離間して配置され、それぞれ電気的に接続された複数の発光部と、前記半導体層上に形成された第１電極と、前記半導体基板の前記第２面上に形成された第２電極と、を備え、前記第１電極は、前記第１方向において最も外側に配置された前記発光部の外端部よりも外側の第１部分と、前記最も外側に配置された前記発光部の内端部と、隣接する前記発光部の外端部との間の第２部分と、を有し、前記第１方向において、前記第１部分の幅は、前記第２部分の幅の半分以上の長さを有する。
【０００６】
このように、第１電極の第１部分の幅を、第２部分の幅の半分以上の長さとすることで、最も外側に配置された発光部（エミッタ）の外側に、隣接する発光部（エミッタ）間の電極幅の半分に該当するエミッタ内側の放熱経路と同等以上の放熱経路を確保することができる。そのため、エミッタからの熱を効率的に放熱させることができる。複数のエミッタが電気的に接続され、非独立に駆動される半導体発光素子では、複数のエミッタ間での熱的クロストークが大きな問題となり得る。上記のような構成とすることにより、適切に放熱改善を図り、Ｉ−Ｌ特性を改善することができる。
【０００７】
また、上記の半導体発光素子において、前記複数の発光部は、前記第１方向において最も外側に配置された、第１発光部と、第２発光部とを有し、前記第１部分は、前記第１発光部の外端部および前記第２発光部の外端部よりもそれぞれ外側に配置されていてもよい。
このように、半導体層の外周部の最も近くに配置される２つの発光部（第１発光部、第２発光部）における各々の外端部よりも外側に、それぞれ第２部分の幅の半分以上の長さを有する第１部分が配置されていてもよい。この場合、半導体層の両端にそれぞれ放熱経路を確保することできるので、エミッタからの熱を効率的に放熱させることができる。
また、上記の半導体発光素子は、前記第１方向において、前記第１部分の幅が、前記第２部分の幅以下の長さを有していてもよい。
このように、第１電極の第１部分の幅に上限を設けることで、チップ幅（面積）が広がりすぎることを抑制し、１枚のウェハ当たりのチップの取得数（チップ取得率）の低下を抑制することができる。また、チップにかかる応力が大きくなりすぎることを抑制し、チップの反りや複数の発光部の位置ずれが生じることを抑制することができる。
【０００８】
さらに、上記の半導体発光素子は、前記第１方向において、前記第２部分の半分の幅が、前記発光部の幅以上の長さを有していてもよい。
この場合、エミッタ内側に、エミッタ幅と同等以上の放熱経路を確保することができる。エミッタ幅が広いほど高出力となり、エミッタからの発熱は大きくなるので、上記のようにエミッタ幅に応じて適切に放熱経路を確保することで、適切にＩ−Ｌ特性の改善効果が得られる。
【０００９】
また、上記の半導体発光素子は、前記第１方向において、前記複数の発光部の幅の合計が、前記半導体層の前記第１面の幅の１０％以上の長さを有していてもよい。
この場合、エミッタ幅の広い（ブロードエリアの）マルチモードの半導体発光素子において、適切に放熱改善を図り、Ｉ−Ｌ特性を向上させることができる。
【発明の効果】
【００１０】
本発明の半導体発光素子によれば、エミッタの外側の電極幅を確保することで、エミッタから発せられる熱の放熱経路を適切に確保し、特性（放熱特性）を改善することができる。
【図面の簡単な説明】
【００１１】
【図１】本実施形態における半導体チップの構成例（Ｗ２＝（Ｗ１）／２）を示す断面図である。
【図２】本実施形態における半導体チップの構成例（Ｗ２＝Ｗ１）を示す断面図である。
【図３】本実施形態における半導体発光素子の放熱経路を説明する図である。
【図４】従来の半導体チップの構成例（Ｗ２＝（Ｗ１）／６）を示す断面図である。
【図５】従来の半導体発光素子の放熱経路を説明する図である。
【図６】Ｉ−Ｌ特性（注入電流−光出力特性）を示す図である。
【図７】３エミッタの半導体チップの構成例を示す断面図である。
【図８】リッジ構造を有する半導体チップの構成例を示す断面図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。
（第一の実施形態）
図１は、本実施形態における半導体発光素子を構成する半導体チップ（ＬＤチップ）１０の構成例を示す断面図である。
ＬＤチップ１０は、第１面および第２面を有する半導体基板１１と、半導体基板１１の第１面上に、エピタキシャル成長によって形成された多層の半導体層１２と、を備える。本実施形態において、ＬＤチップ１０の第１面は、図１における上面である。また、ＬＤチップ１０の第２面は、第１面とは反対側の面、すなわち、図１における下面である。
半導体基板１１は、例えばＧａＡｓ基板とすることができる。例えば、半導体基板１１は、（１００）面から＜０１１＞方向に所定の傾斜角度θ（例えば、１０°）傾斜させた面を主面とするｎ−ＧａＡｓ傾斜基板であってもよい。ＬＤチップ１０は、半導体レーザ装置に組み付けられて所定の注入電流が供給された場合に、６００ｎｍ帯（例えば、赤色）のレーザ光を発振する。
【００１３】
半導体層１２は、不図示の活性層（例えば、ＧａＩｎＰ）を含む。具体的には、半導体層は、半導体基板１１上に、少なくとも第１導電型半導体層、活性層および第２導電型半導体層が、この順に積層された構成を有する。第１導電型半導体層は、ｎ型クラッド層（例えば、ｎ−ＡｌＧａＩｎＰ）であり、第２導電型半導体層は、ｐ型クラッド層（例えば、ｐ−ＡｌＧａＩｎＰ）である。
また、ＬＤチップ１０は、半導体層１２上に後述する絶縁膜１６を介して形成されたｐ側電極（第１電極）１３と、半導体基板１１の第２面上（半導体基板１１における半導体層１２とは反対側の面上）に形成されたｎ側電極（第２電極）１４と、を備える。第１電極１３および第２電極１４は、例えば金（Ａｕ）により構成されている。なお、第１電極１３および第２電極１４は、多層電極層であってもよい。例えば、第１電極１３および第２電極１４は、Ｔｉ／Ｐｔ／Ａｕからなる多層電極層であってよい。
【００１４】
さらに、ＬＤチップ１０は、半導体層１２内に、それぞれ第１方向（図１の左右方向）に離間して配置された２つの発光部（エミッタ）１５ａ、１５ｂを備える。これら２つの発光部１５ａ、１５ｂは、活性層の特定領域に対応する。当該特定領域は、絶縁膜１６の開口部に対応しており、電流が集中して注入されてレーザ光が出射される領域である。
第１電極１３は、２つの発光部１５ａ、１５ｂを跨いでつながっており、発光部１５ａ、１５ｂは、それぞれ電気的に接続されている。つまり、第１電極１３は、エミッタの間で分断されておらず、複数のエミッタは、非独立に駆動される（同一駆動される）。
【００１５】
第１電極１３は、第１方向において発光部１５ａ、１５ｂの外端部よりも外側に位置する第１部分１３ａと、隣接する２つの発光部１５ａ、１５ｂの間に位置する第２部分１３ｂと、を有する。そして、第１方向において、第１部分１３ａの幅は、第２部分１３ｂの幅の半分以上の長さを有する。ここで、電極の幅は、第１電極１３における半導体層１２に対向する側（発光部側）の幅であってもよいし、第１電極１３における半導体層１２とは反対側（後述するサブマウントと接合する側）の幅であってもよい。また、電極の幅は、ＬＤチップの幅とそろっていてもよいし、ＬＤチップの幅より内側であってもよい。ＬＤチップの幅より内側である場合は、ＬＤチップをサブマウントと接合した際に、はんだ等の接合材がチップ側面へ這い上がり、電気的にショートする不具合の発生を防ぐことができる。
【００１６】
つまり、発光部１５ａ、１５ｂの間に位置する第２部分１３ｂの第１方向における幅をＷ１、発光部１５ａの外側に位置する第１部分１３ａの第１方向における幅をＷ２、発光部１５ｂの外側に位置する第１部分１３ａの第１方向における幅をＷ２´とした場合、以下の関係式が成り立つ。
（Ｗ１）／２≦Ｗ２，
（Ｗ１）／２≦Ｗ２´  ………（１）
なお、図１は、第１部分１３ａの幅Ｗ２、Ｗ２´を下限値である（Ｗ１）／２とした場合のＬＤチップ１０を示している。
【００１７】
また、第１方向において、第１部分１３ａの幅は、第２部分１３ｂの幅以下の長さとすることができる。つまり、以下の関係式が成り立つ。
（Ｗ１）／２≦Ｗ２≦Ｗ１，
（Ｗ１）／２≦Ｗ２´≦Ｗ１  ………（２）
図２は、第１部分１３ａの幅Ｗ２、Ｗ２´を上限値であるＷ１とした場合のＬＤチップ１０Ａを示す断面図である。なお、図２において、発光部１５ａ、１５ｂの幅Ｗｅ、Ｗｅ´、および第２部分１３ｂの幅Ｗ１は、図１に示すＬＤチップ１０と同様である。
【００１８】
さらに、第１方向において、第２部分１３ｂの半分の幅は、発光部１５ａ、１５ｂの幅以上の長さとすることができる。つまり、発光部１５ａ、１５ｂの幅をＷｅ、Ｗｅ´とした場合、以下の関係式が成り立つ。
Ｗｅ≦（Ｗ１）／２，
Ｗｅ´≦（Ｗ１）／２  ………（３）
【００１９】
また、第１方向において、複数の発光部１５ａ、１５ｂの幅の合計は、半導体層１２の第１面の幅の１０％以上の長さとすることができる。つまり、複数の発光部１５ａ、１５ｂの幅の合計（Ｗｅ＋Ｗｅ´）をＷｅ−ｓｕｍ、半導体層１２の第１面の幅をＷｃとした場合、以下の関係式が成り立つ。
Ｗｅ−ｓｕｍ≧Ｗｃ×０．１  ………（４）
なお、第１方向において、１つの発光部の幅は５μｍ以上とすることができる。
例えば、発光部１５ａ、１５ｂの幅Ｗｅ、Ｗｅ´は７５μｍ、第２部分１３ｂの幅Ｗ１は１５０μｍとすることができる。この場合、図１において、第１部分１３ａの幅Ｗ２、Ｗ２´は７５μｍとなり、図２において、第１部分１３ａの幅Ｗ２、Ｗ２´は１５０μｍとなる。また、第１電極１３の厚みは、例えば３μｍとすることができる。電極の厚みは、厚いほど放熱経路が拡がり放熱の効果が得られるが、電極の応力が大きくなってチップが反ってしまうおそれがある。この場合、複数の発光部が第１方向に一列に整列せずに歪んでしまい、製品として不具合が生じ得る。そのため、放熱経路を確保するという側面では、電極の厚みはできるだけ厚い方が好ましく、０．５μｍ以上の厚さが必要ではあるが、発光部のばらつきの抑制という観点では、電極の厚みは１０μｍ以下であることが好ましい。
また、放熱経路を確保する観点で、複数の発光部の間は、電極でつながっていることが好ましく、また、電極は平坦であることがより好ましい。複数の発光部が電極でつながっている場合は、並列駆動となる。
【００２０】
図３に示すように、ＬＤチップ１０は、半導体レーザ装置を構成するサブマウント２０に接合される。
サブマウント２０の本体部は、例えば、窒化アルミニウム（ＡｌＮ）によって構成することができる。なお、サブマウント２０の本体部は、放熱性、絶縁性、ＬＤチップ１０との線膨張係数差およびコストなどを考慮して適宜選択することができる。例えば、放熱性のよい絶縁性材料では、炭化ケイ素（ＳｉＣ）、ダイヤモンドなど、導電性材料では、Ｃｕ、ＣｕＷ、ＣｕＭｏなど、また比較的安価な材料ではＳｉ、酸化アルミニウム（Ａｌ２Ｏ３）などがある。また、サブマウント２０の本体部は、例えば、ＳｉＣなどの絶縁性材料とＣｕなどの導電性材料とを組み合わせた複層構造により構成されていてもよい。
【００２１】
サブマウント２０の表面には、金（Ａｕ）によって不図示の電極配線が形成されており、ＬＤチップ１０は、その電極配線上に、例えば、金スズ（ＡｕＳｎ）はんだを介してジャンクションダウン方式で接合される。すなわち、ＬＤチップ１０の発光部１５ａ、１５ｂ側（半導体層１２側）の表面である第１電極１３の表面が接合面となって、サブマウント２０に接合される。これにより、第１電極１３とサブマウント２０の電極配線とが電気的に導通される。なお、サブマウント２０の表面の接合材は、スズ銀銅（ＳｎＡｇＣｕ）、スズ銀（ＳｎＡｇ）、スズ金（ＳｎＡｕ）などのはんだ材のほか、インジウム（Ｉｎ）、銀(Ａｇ)ペーストなどの低融点金属材料でもよい。
【００２２】
ＬＤチップ１０に注入電流が供給されてＬＤチップ１０が駆動されると、発光部１５ａ、１５ｂからレーザ光が出射される。このとき、発光部１５ａ、１５ｂは発熱し、発生した熱は、第１電極１３を介してサブマウント２０に伝達されて放熱される。具体的には、発光部１５ａ、１５ｂからの熱は、図３の矢印で示すように、第１電極１３を通じて、半導体基板１１の第１面の法線方向（図３のＡ1方向）と、チップ内側へ向かうＡ２方向およびチップ外側に向かうＡ３方向に伝わり、サブマウント２０へ伝達される。このように、第１電極１３が放熱経路（熱伝導経路）となる。
なお、図３では、図１に示すＬＤチップ１０がサブマウント２０に接合された場合について示しているが、図２に示すＬＤチップ１０Ａがサブマウント２０に接合された場合についても同様である。
【００２３】
従来、複数のエミッタ間の熱的クロストークを考慮し、エミッタ間の距離を離すといった対策が行われてきた。しかしながら、１枚のウェハ当たりのチップの取得数であるチップ取得率の向上のため、エミッタの外側の電極の幅は、できるだけ狭くなるよう設計することが一般的であった。
これに対して、本実施形態では、エミッタ外側への放熱経路の確保も重要であるとの新たな知見により、ＬＤチップ１０、１０Ａにおいて、第１電極１３のエミッタ外側の部分である第１部分１３ａの電極幅を確保した構成とした。詳細には、各エミッタからの熱が左右均等に逃げていくと考え、隣接するエミッタ間の電極幅の半分に該当するエミッタ内側の放熱経路と同等以上に、エミッタ外側にも放熱経路を確保するようにした（上記（１）式）。これにより、本実施形態のＬＤチップ１０、１０Ａは、エミッタ外側の放熱経路が制限された従来構成のＬＤチップと比較して、放熱改善とＩ−Ｌ特性の改善とを図ることができる。
【００２４】
図４は、比較例として、従来の半導体チップ（ＬＤチップ）１１０の構成例を示す断面図である。
この図４に示すＬＤチップ１１０は、図１に示すＬＤチップ１０に対して、エミッタ幅（Ｗｅ、Ｗｅ´）およびエミッタ間隔（Ｗ１）は同じで、エミッタ外側の電極幅（Ｗ２、Ｗ２´）が短い構成を有する。図４は、ＬＤチップ１１０の第１部分１３ａの幅が、第２部分１３ｂの幅の１／６である例を示している。つまり、Ｗ２、Ｗ２´＝（Ｗ１）／６である。
【００２５】
図５に示すように、図４に示すＬＤチップ１１０が、半導体レーザ装置を構成するサブマウント２０に接合されて駆動された場合、発光部１５ａ、１５ｂからの熱は、第１電極１３を介してサブマウント２０に伝達されて放熱される。しかしながら、ＬＤチップ１１０においては、エミッタ外側の放熱経路が制限されているため、チップ外側への熱の逃げが不十分となる。そのため、ＬＤチップ１１０においては、放熱特性が悪化し光出力が低下してしまうという問題がある。
【００２６】
図６は、本実施形態におけるＬＤチップ１０、１０Ａと、比較例としてのＬＤチップ１１０とにおける、注入電流と光出力との関係を示すＩ−Ｌ特性（測定温度４５℃）を示す図である。図６において、横軸は注入電流Ｉｆ、縦軸は光出力Ｐｏである。また、図６において、曲線Ａは、図２に示すＬＤチップ１０ＡのＩ−Ｌ特性線、曲線Ｂは、図１に示すＬＤチップ１０のＩ−Ｌ特性線、曲線Ｃは、図４に示すＬＤチップ１１０のＩ−Ｌ特性線である。
この図６からも明らかなように、ＬＤチップ１０、１０Ａは、ＬＤチップ１１０と比較して、光出力の飽和点が大幅に向上している。また、ＬＤチップ１０とＬＤチップ１０Ａとの比較からも明らかなように、エミッタ外側の電極幅（Ｗ２、Ｗ２´）が広いほど、光出力の飽和点が大きく向上していることがわかる。このように、エミッタ外側の電極幅（Ｗ２、Ｗ２´）を広げ、エミッタ外側の放熱経路を確保することで、ＬＤチップの放熱特性を向上、改善し、光出力を高められることが確認できた。
【００２７】
ところで、上述したように、エミッタ外側の放熱経路（電極幅）を広くとるほど、ＬＤチップの放熱特性を向上させることができる。しかしながら、エミッタ外側の放熱経路（電極幅）を広くとりすぎるとチップ幅（面積）が大きくなり、１枚のウェハから取得できるチップ数（チップ取得率）が少なくなってしまうという問題がある。チップ取得率の低下は、チップ原価の高騰につながる。
また、エミッタ外側の電極幅を広くとりすぎると、電極の応力が大きくなってチップが反ってしまうおそれがある。この場合、複数の発光部が第１方向に一列に整列せずに歪んでしまい、製品として不具合が生じ得る。
そのため、放熱経路を確保するという側面では、エミッタ外側の電極幅（Ｗ２、Ｗ２´）は、できるだけ広い方が好ましく、最低限エミッタ間の幅（Ｗ１）の半分、つまり、（（Ｗ１）／２）以上の長さが必要ではあるが、チップ取得率の向上（チップ原価の低減）や発光部のばらつきの抑制という観点では、エミッタ外側の電極幅はエミッタ間の幅（Ｗ１）以下であることが好ましい（上記（２）式）。
【００２８】
以上説明したように、本実施形態におけるＬＤチップ１０、１０Ａは、第１面および第２面を有する半導体基板１１と、半導体基板１１の第１面上に形成された半導体層１２と、半導体層１２内に、それぞれ第１方向に離間して配置され、それぞれ電気的に接続された複数の発光部１５ａ、１５ｂと、半導体層１２上に形成された第１電極１３と、半導体基板１１の第２面上に形成された第２電極１４と、を備える。また、第１電極１３は、発光部１５ａ、１５ｂの外端部よりもそれぞれ外側に位置する第１部分１３ａと、発光部１５ａ、１５ｂの間に位置する第２部分１３ｂと、を有する。
そして、第１方向において、第１部分１３ａの幅Ｗ２、Ｗ２´は、第２部分１３ｂの幅Ｗ１の半分以上の長さを有する。また、第１方向において、第１部分１３ａの幅Ｗ２、Ｗ２´は、第２部分１３ｂの幅Ｗ１以下の長さとすることができる。
【００２９】
このように、発光部（エミッタ）１５ａ、１５ｂの外側の電極幅を確保することで、チップの外周部の領域に配置された電極から適切に熱を逃がすことができ、ＬＤチップの放熱特性を改善することができる。その結果、ＬＤチップのＩ−Ｌ特性を向上させることができる。さらに、発光部（エミッタ）１５ａ、１５ｂの外側の電極幅に上限（Ｗ１）を設けることで、チップ幅（面積）が大きくなりすぎることを抑制し、チップ取得率の低下を抑制することができる。また、チップにかかる応力を抑制し、発光部のばらつきを抑制することもできる。
【００３０】
また、本実施形態において、第１電極１３は、複数のエミッタを跨いでつながっており、複数のエミッタは非独立に駆動される（同一駆動される）。一方、複数のエミッタが独立駆動されるマルチビーム製品では、電極が分断されているため、当該電極側（放熱経路側）において熱的クロストークは発生しないが、本実施形態のように複数のエミッタが同一駆動される製品では、上記の熱的クロストークの抑制や、エミッタからの熱の放熱改善が重要になる。複数のエミッタの独立駆動が要求されない製品としては、例えばプロジェクタ用途のＬＤがある。一方、複数のエミッタの独立駆動を前提とする製品としては、例えばプリンタ用の光源として用いられるＬＤがある。
本実施形態のＬＤチップ１０、１０Ａは、上述したようにエミッタ外側の放熱経路が確保された構成を有するので、エミッタからの熱を速やかに放熱することができ、同一駆動される複数のエミッタ間における熱的クロストークを適切に抑制することができる。
【００３１】
さらに、本実施形態において、ＬＤチップ１０、１０Ａは、エミッタ間の電極幅の半分に該当するエミッタ内側の放熱経路は、エミッタ幅と同等以上の長さとすることができる（上記（３）式）。つまり、エミッタ間の電極幅（Ｗ１）は、エミッタ幅（Ｗｅ、Ｗｅ´）の２倍以上とすることができる。これにより、エミッタ間の距離を確保し、エミッタ内側の放熱経路を適切に確保することができる。したがって、同一駆動される複数のエミッタ間における熱的クロストークをより適切に抑制することができ、Ｉ−Ｌ特性を改善させることができる。
【００３２】
また、本実施形態において、ＬＤチップ１０、１０Ａは、発光部１５ａ、１５ｂの幅の合計が、半導体層１２の第１面の幅の１０％以上の長さを有する、エミッタ幅の広い（ブロードエリアの）マルチモードの製品とすることができる（上記（４）式）。
例えばプロジェクタ用途のＬＤでは、複数のエミッタの独立駆動は要求されず、より高い出力が要求される。そして、高出力であるほど、端面での光密度を下げるためにエミッタの幅は広く設定される。また、高出力であるほど投入電力は大きくなるため、エミッタからの発熱は大きくなる。したがって、このようなマルチモードの高出力の製品では、放熱経路を適切に確保することが重要となる。
【００３３】
一方で、例えばプリンタ用の光源などに用いられるマルチビームＬＤは、小さなスポット径が要求される製品であるため、エミッタの幅は数μｍと狭いシングルモードの製品である。シングルモードの製品では、エミッタ幅の合計は、半導体層の幅に対して最大でも５％程度である。このようなシングルモードの製品の場合、低出力であるため、発熱は小さく、電極での放熱経路の大小は特性に大きな影響を与えない。
本実施形態では、エミッタ幅が広い（ブロードエリアの）マルチモードの製品において、放熱経路を適切に確保し、より望ましいＩ−Ｌ特性の改善効果を得ることができる。
【００３４】
（変形例）
上記実施形態においては、ＬＤチップは、２つの発光部を備える場合について説明したが、発光部は３つ以上であってもよい。ただし、３つ以上の発光部は、それぞれ電気的に接続された構成であるものとする。
図７は、３エミッタのＬＤチップ１０Ｂの構成例を示す断面図である。
ＬＤチップ１０Ｂは、３つの発光部１５ａ〜１５ｃを備える。この場合、第１方向において最も外側に配置された発光部１５ａ、１５ｃの外端部よりも外側の部分が、それぞれ上述した第１部分１３ａとなる。また、最も外側に配置された発光部１５ａの内端部と、隣接する発光部１５ｂの外端部との間、および、最も外側に配置された発光部１５ｃの内端部と、隣接する発光部１５ｂの外端部との間が、それぞれ上述した第２部分１３ｂとなる。この場合にも、図１および図２に示す２エミッタの場合と同様の効果が得られる。
【００３５】
また、上記実施形態においては、複数のエミッタの幅がすべて同一である場合について説明したが、各エミッタの幅は異なっていてもよい。つまり、図１および図２において、発光部１５ａの幅Ｗｅと、発光部１５ｂの幅Ｗｅ´とは異なっていてもよい。さらに、図７において、発光部１５ａの幅Ｗｅと、発光部１５ｂの幅Ｗｅ´と、発光部１５ｃの幅Ｗｅ″とは、それぞれ異なっていてもよい。
また、エミッタの幅が広いほど、エミッタからの発熱は大きくなるため、エミッタの幅に応じてエミッタ外側の電極幅（Ｗ２、Ｗ２´）を設定してもよい。つまり、エミッタの幅が広いほどエミッタ外側の電極幅を広く設定してもよい。
【００３６】
さらに、上記実施形態においては、ＬＤチップは、発光部に電流を集中して注入するために、半導体層１２にリッジ構造を有する電流狭窄部を備えていてもよい。
図８は、リッジ構造を有する電流狭窄部を備えるＬＤチップ１０Ｃの構成例を示す断面図である。この図８に示すＬＤチップ１０Ｃは、リッジ構造１７を備える点を除いては、図１に示すＬＤチップ１０と同様の構成を有する。リッジ構造を有する場合においても、電極が放熱経路となることから、図１に示すリッジ構造を有しない場合と同様の効果が得られる。
【００３７】
さらにまた、上記実施形態においては、半導体基板１１をＧａＡｓ基板とする場合について説明したが、これに限定されるものではない。例えば、半導体基板１１は、ＩｎＰ基板であってもよいし、ＧａＮ基板であってもよいし、Ｓｉ基板であってもよい。半導体基板１１の材質は、発光波長に応じて適宜選択することができる。
また、本実施形態では、ＬＤチップ１０の第１面と第２面とが平行に配置している場合について説明したが、第１面と第２面とは、平行に配置していなくてもよい。例えば、第２面は、第１面に対して垂直な面であってもよい。
【符号の説明】
【００３８】
１０…ＬＤチップ、１１…半導体基板、１２…半導体層、１３…ｐ側電極（第１電極）、１３ａ…第１部分、１３ｂ…第２部分、１４…ｎ側電極（第２電極）、１５ａ，１５ｂ…発光部、１６…絶縁膜、１７…リッジ構造、２０…サブマウント
【図１】
2019207966.tif 000003
【図２】
2019207966.tif 000004
【図３】
2019207966.tif 000005
【図４】
2019207966.tif 000006
【図５】
2019207966.tif 000007
【図６】
2019207966.tif 000008
【図７】
2019207966.tif 000009
【図８】
2019207966.tif 000010