(57)【要約】【課題】健全ＵＰＳの電圧変動を十分抑制し、並列冗長システムの信頼性の向上に貢献可能な技術を提供する。【解決手段】並列冗長システムＳの各ＵＰＳ１，ＵＰＳ２それぞれに備えられたインバータ制御部３において、制御対象インバータに係る指令信号を生成して出力する信号生成部３Ａと、当該指令信号に加算する出力信号を出力して所望の補償制御を行う補償制御部３Ｂと、を有した構成にする。補償制御部３Ｂにおいては、制御対象フィルタのリアクトルＬを想定した制御対象リアクトル用乗算部３１と、制御対象フィルタのコンデンサＣを想定した減算部３２ａ，ハイパスフィルタ３２ｂ，制御対象コンデンサ用乗算部３２と、非制御対象フィルタのコンデンサＣを想定した減算部３３ａ，ハイパスフィルタ３３ｂ，非制御対象コンデンサ用乗算部３３と、を備えた構成とする。【選択図】図１
2019193338.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングデバイスを有し直流電力を交流電力に変換して出力するインバータと、
リアクトルおよびコンデンサを有しインバータ出力側に設けられたフィルタ回路と、
フィルタ回路と給電対象負荷との間に介挿された解列用スイッチと、
インバータのスイッチングデバイスを制御するインバータ制御部と、
を有した電力変換装置を２つ以上並列接続し、
各電力変換装置のインバータ制御部は、
各電力変換装置のうち制御対象装置のインバータに係る出力電圧の基準信号と、当該インバータに係る出力電圧の検出信号と、の偏差に基づいて指令信号を生成して出力する信号生成部と、
信号生成部の指令信号と、補償制御部の出力信号と、を加算する加算部と、
を備え、
補償制御部は、
制御対象装置のインバータに係る出力電流の検出信号に、当該制御対象装置のフィルタ回路に係るリアクトルのインダクタンスに対応した補償ゲインを乗じて出力する制御対象リアクトル用乗算部と、
制御対象装置のインバータに係る出力電流の検出信号と、当該制御対象装置のフィルタ回路に係る出力電流の検出信号と、の偏差から抽出される所定周波数以上の周波数帯域に、当該フィルタ回路に係るコンデンサに対応した補償ゲインを乗じて出力する制御対象コンデンサ用乗算部と、
制御対象装置のフィルタ回路に係る出力電流の検出信号と、各電力変換装置から検出された出力電流の合計を当該電力変換装置の並列接続数で割って得た平均電流信号と、の偏差から抽出される所定周波数以上の周波数帯域に、各電力変換装置のうち非制御対象装置のフィルタ回路に係るコンデンサに対応した補償ゲインを乗じて出力する非制御対象コンデンサ用乗算部と、
を備えていることを特徴とする並列冗長システム。
【請求項２】
スイッチングデバイスを有し直流電力を交流電力に変換して出力するインバータと、
リアクトルおよびコンデンサを有しインバータ出力側に設けられたフィルタ回路と、
フィルタ回路と給電対象負荷との間に介挿された解列用スイッチと、
インバータのスイッチングデバイスを制御するインバータ制御部と、
を有した電力変換装置を２つ以上並列接続し、
各電力変換装置のインバータ制御部は、
各電力変換装置のうち制御対象装置のインバータに係る出力電圧の基準信号と、当該インバータに係る出力電圧の検出信号と、の偏差に基づいて指令信号を生成して出力する信号生成部と、
信号生成部の指令信号と、補償制御部の出力信号と、を加算する加算部と、
を備え、
補償制御部は、
制御対象装置のインバータに係る出力電流の検出信号に、当該制御対象装置のフィルタ回路に係るリアクトルのインダクタンスに対応した補償ゲインを乗じて出力する制御対象リアクトル用乗算部と、
制御対象装置のインバータに係る出力電流の検出信号と、当該制御対象装置のフィルタ回路に係る出力電流の検出信号と、の偏差から抽出される所定周波数以上の周波数帯域に、当該フィルタ回路に係るコンデンサに対応した補償ゲインを乗じて出力する制御対象コンデンサ用乗算部と、
制御対象装置のインバータに係る出力電流の検出信号を絶対値化し、その絶対値における所定の閾値を超過した分に応じて、制御対象リアクトル用乗算部の補償ゲインを減少させる調整部と、
を備えたことを特徴とする並列冗長システム。
【請求項３】
補償制御部は、
制御対象装置のインバータに係る出力電流の検出信号を絶対値化し、その絶対値における所定の閾値を超過した分に応じて、制御対象リアクトル用乗算部の補償ゲインを減少させる調整部、
を更に備えていることを特徴とする請求項１記載の並列冗長システム。
【請求項４】
信号生成部は、生成した指令信号に比例ゲイン，積分ゲインを乗じて出力することを特徴とする請求項１〜３の何れかに記載の並列冗長システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列冗長システムに関するものであって、例えば種々の設備に適用可能な無停電電源装置を用いた技術に係るものである。
【背景技術】
【０００２】
種々の設備（例えば重要負荷設備）で適用されている無停電電源装置（以下、単にＵＰＳと適宜称する）は、例えばインバータや出力フィルタ回路等を備え、直流電力をインバータにより交流電力に変換して給電対象負荷に給電できるように構成されたものがある。また、前述のようなＵＰＳを複数台用いて並列冗長システムを構成し、電力供給の安定化を図ることが検討されている（例えば特許文献１）。
【０００３】
並列冗長システムは、例えば複数台のＵＰＳのうち、故障等により停止したＵＰＳ（例えばインバータのスイッチングデバイスが何らかの原因により破損して短絡したＵＰＳ；以下、単に停止ＵＰＳと適宜称する）がある場合に、他の駆動可能なＵＰＳ（例えば設計通りに駆動可能なＵＰＳ；以下、単に健全ＵＰＳと適宜称する）を介して、給電対象負荷へ給電できるように構成されている。
【０００４】
また、並列冗長システムにおいては、前述のような停止ＵＰＳを並列冗長システムから解列可能な解列用スイッチ（例えば電磁接触器や開閉器等）が備えられており、当該停止ＵＰＳに健全ＵＰＳからの短絡電流が流れないようにし、当該健全ＵＰＳにおいて過電流が流れないように構成されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２７１２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
解列用スイッチの開閉切替には、所定のタイムラグを要するため、当該タイムラグ期間中は、停止ＵＰＳが並列冗長システムに接続されたままとなってしまう。
【０００７】
この場合、停止ＵＰＳのインバータ出力側のフィルタ回路が負荷として機能することになり、健全ＵＰＳにおいて電圧変動が起こり出力電圧が不安定になるおそれがある。また、健全ＵＰＳにおいて過電流が生じ、当該過電流が健全ＵＰＳの停止レベル（例えば健全ＵＰＳ内のスイッチングデバイスなどの部品を保護するための過電流故障停止レベル）を超えてしてしまうことも起こり得る。その結果、健全ＵＰＳも故障停止してしまった場合には、全てのＵＰＳが停止ＵＰＳとなり、給電対象負荷への給電ができなくなってしまう。
【０００８】
本発明は、かかる技術的課題を鑑みてなされたものであって、健全ＵＰＳの電圧変動を十分抑制し、並列冗長システムの信頼性の向上に貢献可能な技術を提供することにある。
【課題を解決するための手段】
【０００９】
この発明の一態様は、スイッチングデバイスを有し直流電力を交流電力に変換して出力するインバータと、リアクトルおよびコンデンサを有しインバータ出力側に設けられたフィルタ回路と、フィルタ回路と給電対象負荷との間に介挿された解列用スイッチと、インバータのスイッチングデバイスを制御するインバータ制御部と、を有した電力変換装置を２つ以上並列接続した並列冗長システムであることを特徴とする。
【００１０】
各電力変換装置のインバータ制御部は、各電力変換装置のうち制御対象装置のインバータに係る出力電圧の基準信号と、当該インバータに係る出力電圧の検出信号と、の偏差に基づいて指令信号を生成して出力する信号生成部と、信号生成部の指令信号と、補償制御部の出力信号と、を加算する加算部と、を備えたものが挙げられる。
【００１１】
補償制御部は、制御対象装置のインバータに係る出力電流の検出信号に、当該制御対象装置のフィルタ回路に係るリアクトルのインダクタンスに対応した補償ゲインを乗じて出力する制御対象リアクトル用乗算部と、制御対象装置のインバータに係る出力電流の検出信号と、当該制御対象装置のフィルタ回路に係る出力電流の検出信号と、の偏差から抽出される所定周波数以上の周波数帯域に、当該フィルタ回路に係るコンデンサに対応した補償ゲインを乗じて出力する制御対象コンデンサ用乗算部と、制御対象装置のフィルタ回路に係る出力電流の検出信号と、各電力変換装置から検出された出力電流の合計を当該電力変換装置の並列接続数で割って得た平均電流信号と、の偏差から抽出される所定周波数以上の周波数帯域に、各電力変換装置のうち非制御対象装置のフィルタ回路に係るコンデンサに対応した補償ゲインを乗じて出力する非制御対象コンデンサ用乗算部と、を備えているものが挙げられる。
【００１２】
他の態様において、補償制御部は、制御対象装置のインバータに係る出力電流の検出信号に、当該制御対象装置のフィルタ回路に係るリアクトルのインダクタンスに対応した補償ゲインを乗じて出力する制御対象リアクトル用乗算部と、制御対象装置のインバータに係る出力電流の検出信号と、当該制御対象装置のフィルタ回路に係る出力電流の検出信号と、の偏差から抽出される所定周波数以上の周波数帯域に、当該フィルタ回路に係るコンデンサに対応した補償ゲインを乗じて出力する制御対象コンデンサ用乗算部と、制御対象装置のインバータに係る出力電流の検出信号を絶対値化し、その絶対値における所定の閾値を超過した分に応じて、制御対象リアクトル用乗算部の補償ゲインを減少させる調整部と、を備えたことを特徴とする。
【発明の効果】
【００１３】
以上示したように本発明によれば、健全ＵＰＳの電圧変動を十分抑制し、並列冗長システムの信頼性の向上に貢献可能となる。
【図面の簡単な説明】
【００１４】
【図１】実施例１によるインバータ制御部３を説明するための概略構成図。
【図２】実施例２によるインバータ制御部４を説明するための概略構成図。
【図３】実施例３によるインバータ制御部５を説明するための概略構成図。
【図４】本実施形態による並列冗長システムＳを説明するための概略構成図。
【図５】一般的なインバータ制御部を説明するための概略構成図。
【図６】図５のインバータ制御部の場合の出力電圧・出力電流の変化特性図。
【発明を実施するための形態】
【００１５】
本発明の実施形態における並列冗長システムは、並列接続している複数個のＵＰＳそれぞれのインバータ制御部の構成において、各ＵＰＳのうち制御対象装置のインバータ（以下、単に制御対象インバータと適宜称する）の出力側のフィルタ回路（以下、単に制御対象フィルタと適宜称する）に起因した電圧変動を想定して補償制御するだけでなく、各ＵＰＳのうち非制御対象装置のインバータ（以下、単に非制御対象インバータと適宜称する）の出力側のフィルタ回路（以下、単に非制御対象フィルタと適宜称する）に起因する電圧変動も想定して補償制御することにより、健全ＵＰＳの電圧変動を十分抑制できるようにした構成である。
【００１６】
すなわち、本実施形態による並列冗長システムは、各ＵＰＳそれぞれに備えられたインバータ制御部において、制御対象インバータに係る指令信号を生成して出力する信号生成部と、当該指令信号に加算する出力信号を出力して所望の補償制御を行う補償制御部と、を有したものとする。そして、補償制御部においては、単に制御対象フィルタに起因する電圧変動を想定した補償制御を行うようにした構成はなく、更に、非制御対象フィルタに起因する電圧変動を想定した補償項を備える、または／および制御対象フィルタに係る補償ゲインを減少させる調整部を備えた構成とする。
【００１７】
並列冗長システムにおいては、例えば図４の符号Ｓで示すように、複数個（図４では２個）のＵＰＳ１，ＵＰＳ２を並列接続し、それぞれのインバータ１１，２１により直流電力を交流電力に適宜変換し、それぞれの出力電流Ｉinv1，Ｉinv2をフィルタ回路Ｆ１，Ｆ２を介して給電対象負荷に流して給電できるようにした構成が挙げられる。インバータ１１，２１の各スイッチングデバイス（具体的な図示は省略）は、ＵＰＳ１，ＵＰＳ２それぞれに設けられたインバータ制御部によって適宜制御される。
【００１８】
ここで、一般的なインバータ制御部に着目すると、例えば図５の符号６で示すような構成が挙げられる。図５のインバータ制御部６においては、制御対象インバータに係る指令信号（例えば後述のようにＰＩ制御の指令信号）を生成して出力する信号生成部６Ａと、当該指令信号に加算する出力信号を出力して所望の補償制御を行う補償制御部６Ｂを有した構成となっている。
【００１９】
また、補償制御部６Ｂにおいては、制御対象フィルタのリアクトル（制御対象フィルタがＵＰＳ１に係る場合はリアクトルＬ１、ＵＰＳ２に係る場合はリアクトルＬ２；以下、単にリアクトルＬと適宜称する）のインダクタンスに係る補償項（図５では制御対象リアクトル用乗算部３１による補償項）と、当該制御対象フィルタのコンデンサ（制御対象フィルタがＵＰＳ１に係る場合はコンデンサＣ１、ＵＰＳ２に係る場合はコンデンサＣ２；以下、単にコンデンサＣと適宜称する）に係る補償項（図５では制御対象コンデンサ用乗算部３２による補償項）と、を備えた構成となっている。
【００２０】
しかしながら、図５に示す構成では、制御対象フィルタに起因する電圧変動を補償することができても、非制御対象フィルタに起因する電圧変動を想定した補償制御を行うことは困難である。
【００２１】
例えば、図５に示す構成においてＵＰＳ１，ＵＰＳ２の両者が共に健全ＵＰＳの場合、当該両者は、図６の時間ｔ以前に示すように同様の出力電流・出力電圧特性が得られる。
【００２２】
そして、時間ｔにて停止ＵＰＳとなったＵＰＳ２は、出力電圧Ｖout2および出力電流Ｉout2が共にゼロとなるものの、当該時間ｔにて解列用スイッチが動作し当該ＵＰＳ２が解列されるまでのタイムラグ期間中（例えば数ｍｓ程度の期間中）は、当該ＵＰＳ２の出力フィルタが負荷として機能することになる。
【００２３】
したがって、図５に示す構成では、ＵＰＳ１において、時間ｔ後のタイムラグ期間中に図６に示すような出力電圧Ｖout1の電圧変動を起こすこととなり、場合によってはＵＰＳ１において過電圧が発生することで装置が停止し、冗長システムとして機能しなくなる。
【００２４】
一方、本実施形態による並列冗長システムにおいては、前述したように、非制御対象フィルタに起因する電圧変動を想定した補償項を備える、または／および制御対象フィルタに係る補償ゲインを減少させる調整部を備えている構成であるため、例えば図４に示すような構成においてＵＰＳ２が停止ＵＰＳになっても、ＵＰＳ１のインバータ制御部においては、制御対象インバータ１１を制御するにあたり、当該停止ＵＰＳ２のフィルタ回路Ｆ２に起因する電圧変動を想定した補償制御を自動的に行うことが可能となる。
【００２５】
したがって、本実施形態によれば、並列冗長システムに並列接続されている各ＵＰＳにおいて停止ＵＰＳと健全ＵＰＳが存在している場合に、健全ＵＰＳのインバータ制御において電圧変動を十分抑制することができる。そして、給電対象負荷に対する給電が継続し易くなり、当該並列冗長システムの信頼性の向上に貢献可能となる。
【００２６】
本実施形態の並列冗長システムは、前述のように、インバータ制御部の補償制御部において非制御対象フィルタに起因する電圧変動も想定して補償制御できるような構成であれば、種々の分野（例えば重要負荷設備で適用されているＵＰＳ技術，電力設備技術，制御技術等の分野）の技術常識を適宜適用して設計することが可能であり、その一例として以下に示すものが挙げられる。
【００２７】
≪実施例１≫
図１は、本実施形態の実施例１を示すものであって、並列冗長システムＳのＵＰＳ１，ＵＰＳ２それぞれに備えられるインバータ制御部３を説明するためのものである。なお、図４〜図６に示すものと同様のものには、同一符号を付する等により、その詳細な説明を適宜省略する。
【００２８】
図１のインバータ制御部３は、制御対象インバータに係る指令信号を生成する信号生成部３Ａと、当該指令信号に加算する出力信号を出力して所望の補償制御を行う補償制御部３Ｂと、を備えている。そして、加算部３０により、信号生成部３Ａの指令信号と補償制御部３Ｂの出力信号とを加算し、当該加算された信号をパルス幅変調部３Ａ３を介して出力して、制御対象インバータを適宜駆動できるように構成されている。
【００２９】
図１の信号生成部３Ａにおいては、制御対象インバータの出力電圧の基準信号Ｖc_refと、当該制御対象インバータに係る出力電圧の検出信号Ｖc_detと、の偏差が減算部３Ａ１により導出され、当該偏差に基づいて指令信号（電圧指令信号）を生成して出力する構成となっている。この信号生成部３Ａは、種々の構成を適用することが可能であり、例えば図示するようにＰＩ制御部３Ａ２を備えた構成の場合には、前述のように生成した指令信号に比例ゲイン，積分ゲインを乗じて適宜出力することとなる。
【００３０】
補償制御部３Ｂは、制御対象フィルタのリアクトルＬを想定した制御対象リアクトル用乗算部３１（以下、単に乗算部３１と適宜称する）と、制御対象フィルタのコンデンサＣを想定した減算部３２ａ，ハイパスフィルタ３２ｂ，制御対象コンデンサ用乗算部３２（以下、単に乗算部３２と適宜称する）と、非制御対象フィルタのコンデンサＣを想定した減算部３３ａ，ハイパスフィルタ３３ｂ，非制御対象コンデンサ用乗算部３３（以下、単に乗算部３３と適宜称する）と、を備えた構成となっている。
【００３１】
乗算部３１においては、制御対象インバータに係る出力電流の検出信号Ｉinv_detが入力され、当該制御対象フィルタに係るリアクトルＬのインダクタンスに対応した補償ゲインＫLを乗じて信号出力する構成となっている。
【００３２】
減算部３２ａでは、検出信号Ｉinv_detと、制御対象フィルタに係る出力電流の検出信号Ｉout_detと、の偏差を導出される。そして、当該偏差において、ハイパスフィルタ３２ｂにより所定周波数以上の周波数帯域を抽出し、乗算部３２により制御対象フィルタに係るコンデンサＣに対応した補償ゲインＫCを乗じて信号出力する。
【００３３】
減算部３３ａでは、検出信号Ｉout_detと、各ＵＰＳ１，ＵＰＳ２から検出された出力電流の合計電流ＩallをＵＰＳ並列接続数（ＵＰＳ１，ＵＰＳ２を並列接続している場合には２）で割って得た平均電流信号Ｉall_aveと、の偏差から抽出される。そして、当該偏差において、ハイパスフィルタ３３ｂにより所定周波数以上の周波数帯域が抽出され、乗算部３３により非制御対象フィルタに係るコンデンサＣに対応した補償ゲインＫC2を乗じて信号出力する。
【００３４】
前述のように乗算部３１〜３３から出力された各出力信号は、加算部３０に入力され、信号生成部３Ａの指令信号に加算される。
【００３５】
ここで、非制御対象フィルタに係るコンデンサＣに着目すると、当該コンデンサＣに係る電圧変動は、下記式（１）によって推定できることが判る。なお、下記式（１）は、フィルタ回路Ｆ１が制御対象フィルタ、フィルタ回路Ｆ２が非制御対象フィルタの場合を示すものであり、ＨＰＦはハイパスフィルタによる所定周波数以上の周波数帯域の抽出に係る係数、ｉoutは制御対象フィルタに係る出力電流、Ｉaveは平均電流とする。
【００３６】
【数１】
2019193338.tif 000003
【００３７】
したがって、インバータ制御部３のように、乗算部３３による補償項を備えた構成によれば、非制御対象フィルタに起因する電圧変動を想定した補償制御が、十分可能であること判る。
【００３８】
≪実施例２≫
図２は、本実施形態の実施例２を示すものであって、並列冗長システムＳのＵＰＳ１，ＵＰＳ２それぞれに備えられるインバータ制御部４を説明するためのものである。なお、図１，図４〜図６に示すものと同様のものには、同一符号を付する等により、その詳細な説明を適宜省略する。
【００３９】
図２のインバータ制御部４は、制御対象インバータに係る指令信号を生成する信号生成部３Ａと、当該指令信号に加算する出力信号を出力して所望の補償制御を行う補償制御部４Ｂと、を備えている。そして、加算部３０により、信号生成部３Ａの指令信号と補償制御部４Ｂの出力信号とを加算し、当該加算された信号をパルス幅変調部３Ａ３を介して出力して、制御対象インバータを適宜駆動できるように構成されている。
【００４０】
補償制御部４Ｂは、制御対象フィルタのリアクトルＬを想定した乗算部３１と、制御対象フィルタのコンデンサＣを想定した減算部３２ａ，ハイパスフィルタ３２ｂ，乗算部３２と、乗算部３１の補償ゲインＫLを減少させる調整部４１と、を備えている。
【００４１】
調整部４１においては、まず、制御対象インバータに係る出力電流の検出信号Ｉinv_detを絶対値化し、その絶対値における所定の閾値と比較する。そして、当該絶対値が閾値を超過した場合には、当該超過した分に応じて、乗算部３１の補償ゲインＫLを減少させる。当該絶対値が閾値以下の場合には、当該補償ゲインＫＬを維持する。
【００４２】
ここで、並列冗長システムＳにおける負荷電流による電圧降下に着目すると、当該電圧降下は下記式（２）に示すような補償項によって補償制御することが考えられる。なお、下記式（２）は、フィルタ回路Ｆ１が制御対象フィルタ、フィルタ回路Ｆ２が非制御対象フィルタの場合を示すものとする。
【００４３】
【数２】
2019193338.tif 000004
【００４４】
式（２）に示す補償項においては、制御対象インバータに流れる電流（例えばｄ軸電流）に応じて補償ゲインＫLを変化させることにより、一時的な電圧の上昇を抑制できることが読み取れる。
【００４５】
したがって、インバータ制御部４のように、調整部４１による補償項を備えた構成によれば、非制御対象装置が停止ＵＰＳとなった場合でも、非制御対象フィルタに起因する電圧変動も想定して補償制御できることが判る。
【００４６】
≪実施例３≫
図３は、本実施形態の実施例３を示すものであって、並列冗長システムＳのＵＰＳ１，ＵＰＳ２それぞれに備えられるインバータ制御部５を説明するためのものである。なお、図１，図２，図４〜図６に示すものと同様のものには、同一符号を付する等により、その詳細な説明を適宜省略する。
【００４７】
図３のインバータ制御部５は、制御対象インバータに係る指令信号を生成する信号生成部３Ａと、当該指令信号に加算する出力信号を出力して所望の補償制御を行う補償制御部５Ｂと、を備えている。そして、加算部３０により、信号生成部３Ａの指令信号と補償制御部５Ｂの出力信号とを加算し、当該加算された信号をパルス幅変調部３Ａ３を介して出力して、制御対象インバータを適宜駆動できるように構成されている。
【００４８】
補償制御部５Ｂは、前述の補償制御部３Ｂ，４Ｂを適宜組み合わせた構成である。すなわち、制御対象フィルタのリアクトルＬを想定した乗算部３１と、制御対象フィルタのコンデンサＣを想定した減算部３２ａ，ハイパスフィルタ３２ｂ，乗算部３２と、非制御対象フィルタのコンデンサＣを想定した減算部３３ａ，ハイパスフィルタ３３ｂ，乗算部３３と、乗算部３１に係る調整部４１と、を備えている。
【００４９】
インバータ制御部５のように、乗算部３３による補償項を備え、調整部４１による補償項を備えた構成によれば、非制御対象フィルタに起因する電圧変動を多面的（実施例１，２と比較して多面的）に想定した補償制御が、十分可能であること判る。
【００５０】
以上、本発明において、記載された具体例に対してのみ詳細に説明したが、本発明の技術思想の範囲で多彩な変更等が可能であることは、当業者にとって明白なことであり、このような変更等が特許請求の範囲に属することは当然のことである。
【符号の説明】
【００５１】
Ｓ…並列冗長システム
１，２…ＵＰＳ
１１，２１…インバータ
１２，２２…解列用スイッチ
Ｆ１，Ｆ２…フィルタ回路
３Ａ…信号生成部
３Ｂ，４Ｂ，５Ｂ…補償制御部
３０…加算部
３１…制御対象リアクトル用乗算部
３２…制御対象コンデンサ用乗算部
３３…非制御対象コンデンサ用乗算部
４１…調整部
【図１】
2019193338.tif 000005
【図２】
2019193338.tif 000006
【図３】
2019193338.tif 000007
【図４】
2019193338.tif 000008
【図５】
2019193338.tif 000009
【図６】
2019193338.tif 000010