(57)【要約】【課題】インパルス性の雑音の周期に関係なく、データにおいて復号誤りが連続して長時間発生することを抑制し、信号の品質の劣化を防止する。【解決手段】インターリーブ方法及び通信システムでは、送信側及び受信側のそれぞれのメモリにおいて、アドレス番号の規定の順での書込み及び読出しが行われる。書込みアドレスから読出しアドレスへの変換は、送信側及び受信側では、互いに対して逆変換になる。送信側では、規定の順の中央又はその付近の順序の基準書込みアドレス番号を、最初の読出しアドレス番号に設定し、基準書込みアドレス番号に規定の順の順序が近いほど、読出しアドレス番号を早い順序にする。送信側では、書込みアドレス番号の規定の順の順序が基準書込みアドレス番号より早い側及び遅い側に対して交互に、読出しアドレス番号を規定の順に設定する。【選択図】図５
2019193185.tif 000002
【特許請求の範囲】
【請求項１】
所定の数の複数のビットからなるブロック単位でデータを送信側から受信側へ送信する通信システムが実行する、インターリーブ方法であって、
送信側メモリに、書込みアドレス番号の規定の順に前記データを書込むことと、
前記送信側メモリの前記書込みアドレス番号を第１変換により変換し、前記送信側メモリの読出しアドレス番号を設定することと、
前記送信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを前記受信側に送信することと、
受信側メモリに、前記送信側から受信した前記データを、書込みアドレス番号の前記規定の順に書込むことと、
前記受信側メモリの前記書込みアドレス番号を、前記第１変換とは逆変換の第２変換により変換し、前記受信側メモリの読出しアドレス番号を設定することと、
前記受信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを出力することと、
を備え、
前記送信側メモリの前記読出しアドレス番号を設定では、
前記書込みアドレス番号の中で前記規定の順の中央又はその付近の順序の基準書込みアドレス番号を、前記読出しアドレス番号の中で前記規定の順の最初の読み出しアドレス番号に設定し、
前記基準書込みアドレス番号に前記規定の順の順序が近い書込みアドレス番号ほど、前記読出しアドレス番号を前記規定の順において早い順序に設定し、
前記書込みアドレス番号の前記規定の順の順序が前記基準書込みアドレス番号より早い側及び遅い側に対して交互に、前記読出しアドレス番号を前記規定の順に設定する、
インターリーブ方法。
【請求項２】
前記送信側メモリ及び前記受信側メモリのそれぞれのサイズは、前記データの１ブロックを構成する前記複数のビットの前記所定の数に対応する、請求項１のインターリーブ方法。
【請求項３】
送信側メモリを備え、所定の数の複数のビットからなるブロック単位でデータを送信する送信装置と、
受信側メモリを備え、前記送信装置からの前記データを受信する受信装置と、
を備え、
前記送信装置は、
前記送信側メモリに、書込みアドレス番号の規定の順に前記データを書込み、
前記送信側メモリの前記書込みアドレス番号を第１変換により変換し、前記送信側メモリの読出しアドレス番号を設定し、
前記送信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを前記受信装置に送信し、
前記受信装置は、
前記受信側メモリに、前記送信装置から受信した前記データを、書込みアドレス番号の前記規定の順に書込み、
前記受信側メモリの前記書込みアドレス番号を、前記第１変換とは逆変換の第２変換により変換し、前記受信側メモリの読出しアドレス番号を設定し、
前記受信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを出力し、
前記送信装置は、前記送信側メモリの前記読出しアドレス番号の設定において、
前記書込みアドレス番号の中で前記規定の順の中央又はその付近の順序の基準書込みアドレス番号を、前記読出しアドレス番号の中で前記規定の順の最初の読み出しアドレス番号に設定し、
前記基準書込みアドレス番号に前記規定の順の順序が近い書込みアドレス番号ほど、前記読出しアドレス番号を前記規定の順において早い順序に設定し、
前記書込みアドレス番号の前記規定の順の順序が前記基準書込みアドレス番号より早い側及び遅い側に対して交互に、前記読出しアドレス番号を前記規定の順に設定する、
通信システム。
【請求項４】
前記送信側メモリ及び前記受信側メモリのそれぞれのサイズは、前記データの１ブロックを構成する前記複数のビットの前記所定の数に対応する、請求項３の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、インターリーブ方法及び通信システムに関する。
【背景技術】
【０００２】
非特許文献１には、雑音等によるバースト誤りを補償する方法として、インターリーブを用いた補償方法が開示されている。このインターリーブを用いた補償方法は、レイリーフェージングの発生によりバースト誤りが発生する環境下で使用される無線通信システムに、適用される。ここで、レイリーフェージングとは、無線信号が反射、回折および散乱等により複雑に重なり合うことにより発生し、無線信号の受信強度が激しく変動する現象である。レイリーフェージングが発生すると、無線信号のＳ／Ｎ比が急激に劣化する。インターリーブ方法は、レイリーフェージングの対策として有効であるとともに、インパルス性の雑音に対しても有効である。
【０００３】
図１は、前述の非特許文献１の無線通信システム１´を示す。無線通信システム１´は、無線信号を送信する送信装置２´と、送信装置２´が送信した無線信号を受信する受信装置３´と、を備える。送信装置２´は、符号器２１´、メモリ（送信側メモリ）２２´及び送信機２３´を備える。受信装置３´は、復号器３１´、メモリ（受信側メモリ）３２´及び受信機３３´を備える。
【０００４】
送信装置２´の符号器２１´には、送信データが入力される。符号器２１´は、入力された送信データを、符号化によって送信符号化信号ＴＥＳに変換する。そして、送信符号化信号ＴＥＳをメモリ２２´に出力する。送信符号化信号ＴＥＳは、“０”，“１”から構成されるビット列である。
【０００５】
図２は、符号器２１´を構成する電子回路の一例を示す。図２の一例では、符号器２１´は、並列直列変換部２１´Ａ、シフトレジスタ２１´Ｂ，２１´Ｃ、及び、加算器２１´Ｄ，２１´Ｅを備える。符号器２１´は、シフトレジスタ２１´Ｂ，２１´Ｃ、加算器２１´Ｄ，２１´Ｅ、及び、並列直列変換部２１´Ａを用いて、入力された送信データＸkを送信符号化信号ｃ２k，ｃ２k＋１に変換する。
【０００６】
送信装置２´のメモリ２２´は、送信符号化信号ＴＥＳを、蓄積する。この際、例えば図３に示す一例のように、送信符号化信号ＴＥＳを蓄積する。メモリ２２´では、複数の記憶領域が格子状に配置される。メモリ２２´では、符号器２１´からの送信符号化信号ＴＥＳが、横方向（行方向）に書込まれる。図３の一例では、メモリ２２´に書込まれる送信符号化信号ＴＥＳは、“０１，０２，０３，０４，０５，０６，０７，０８，０９，１０，１１，１２，・・・，３１，３２，３３，３４，３５，３６”の順のデータ列（ビット列）になる。
【０００７】
また、メモリ２２´では、蓄積されたデータが、縦方向（列方向）に読出される。そして、メモリ２２´から読出されたデータが、送信信号ＴＳとして、送信機２３´に出力される。図３の一例では、メモリ２２´から出力される送信信号ＴＳは、“０１，０７，１３，１９，２５，３１，０２，０８，１４，２０，２６，３２，・・・，０６，１２，１８，２４，３０，３６”の順のデータ列（ビット列）になる。そして、送信機２３´は、送信信号ＴＳを受信装置３´へ送信する。
【０００８】
受信装置３´の受信機３３´は、送信機２３´から送信された送信信号ＴＳを受信信号ＲＳとして受信する。そして、受信機３３´は、受信信号ＲＳをメモリ３２´に出力する。メモリ３２´へ出力される受信信号ＲＳのデータ列の順序は、送信信号ＴＳでのデータ列の順序と同一である。
【０００９】
受信装置３´のメモリ３２´は、受信信号ＲＳを蓄積する。メモリ３２´でも、メモリ２２´と同様に、複数の記憶領域が格子状に配置される。メモリ３２´では、受信機３３´からの受信信号ＲＳが、縦方向（列方向）に書込まれる。そして、メモリ３２´では、蓄積されたデータが、横方向（行方向）に読出される。そして、メモリ３２´から読出されたデータが受信符号化信号ＲＥＳとして、復号器３１´に出力される。
【００１０】
メモリ３２´での書込み方向は、メモリ２２´での読出し方向と一致し、メモリ３２´での読出し方向は、メモリ２２´での書込み方向と一致する。このため、メモリ３２´から出力される受信符号化信号ＲＥＳのデータ列の順序は、送信符号化信号ＴＥＳでのデータ列の順序と同一になる。したがって、インターリーブでは、送信装置２´側で、信号のデータ列（ビット列）の順序が入れ替えられる。そして、インターリーブでは、受信装置３´側で、信号のデータ列（ビット列）が元の順序に戻される。なお、図３の一例では、“インターリーブのブロック長ｎ´＝６”である。
【００１１】
復号器３１´は、受信符号化信号ＲＥＳを復号化する。そして、復号器３１´は、復号化した受信データを出力する。
【００１２】
前述した無線通信システム１´では、送信機２３´から送信された送信信号ＴＳに、外部からのインパルス性の雑音ＲＷが重畳することがある。この場合、受信機３３´が受信する受信信号ＲＳに連続して誤りビットが発生する。ただし、無線通信システム１´では、前述したインターリーブによって、受信信号ＲＳの連続した誤りは、受信符号化信号ＲＥＳでは分散されたランダムな誤りビットになる。復号器３１´は、誤り訂正能力を超えない範囲で、分散された誤りビットを訂正する。
【００１３】
ここで、送信符号化信号ＴＥＳ、送信信号ＴＳ、インパルス性の雑音ＲＷ、雑音ＲＷが重畳した受信信号ＲＳ、及び、雑音ＲＷが重畳した受信符号化信号ＲＥＳの一例を、図４に示す。図４の一例では、図３の一例と同様の送信符号化信号ＴＥＳがメモリ２２´に書込まれる。そして、図３の一例と同様の送信信号ＴＳが、メモリ２２´から出力される。なお、図４の一例では、受信信号ＲＳ及び受信符号化信号ＲＥＳのそれぞれにおいて、インパルス性の雑音ＲＷによるビット誤りが発生したビットを、強調表示する。
【００１４】
また、図４の一例では、図２の一例に示す符号器２１´が用いられ、図２の符号器２１´に対応する復号器３１´が用いられる。このため、符号器２１´の性能として、“畳み込み符号の拘束長Ｌ＝３”、“符号化率Ｒ＝１／２”、及び、“最小ハミング距離ｄ＝５”となる。また、復号器３１´での硬判定ビタビ復号において、“誤り訂正能力値ｍ＝２”となる。
【００１５】
ここで、符号化率Ｒは、符号器２１´からの送信符号化信号ＴＥＳのビット数に対する、符号器２１´への送信データのビット数の比である。例えば、符号器２１´に１ビットを入力した場合に、符号器２１´から２ビットが出力されると、“符号化率Ｒ＝１／２”となる。また、復号器３１でビット誤りを訂正可能か否かは、受信符号化信号ＲＥＳの所定のビット列長Ｘでのビット誤りの数に基づいて、決定される。所定のビット列長Ｘは、拘束長Ｌ及び符号化率Ｒを用いて、Ｌ／Ｒで算出される。このため、“拘束長Ｌ＝３”、“符号化率Ｒ＝１／２”の図４の一例では、“所定のビット列長Ｘ＝６”となる。
【００１６】
そして、復号器３１´でビット誤りを訂正可能か否かは、受信符号化信号ＲＥＳの所定のビット列長Ｘにおけるビット誤りの数が誤り訂正能力値ｍより大きいか否かで、決定される。所定のビット列長Ｘにおけるビット誤りの数が誤り訂正能力値ｍより大きい場合は、復号器３１´において誤りが訂正されず、復号誤りが発生する。図４の一例では、“所定のビット列長Ｘ＝６”においてビット誤りの数が“誤り訂正能力値ｍ＝２”より大きい場合は、復号誤りが発生する。
【００１７】
インバータ等では、高電圧電源のスイッチングによって周期的なインパルス性の雑音ＲＷが発生する。図４の一例では、“雑音ＲＷの周期Ｙ＝１２”となり、雑音ＲＷの周期Ｙは、インターリーブのブロック長（ブロック周期）ｎ´の２倍になる。図４の一例では、前述のようにインターリーブが行われても、受信符号化信号ＲＥＳの範囲Ｚ´１〜Ｚ´３のそれぞれにおいて、“所定のビット列長Ｘ＝６”でのビット誤りの数が“誤り訂正能力値ｍ＝２”より大きい。このため、受信符号化信号ＲＥＳでは、範囲Ｚ´１〜Ｚ´３を含む範囲Ｚ´０において、ビット誤りが訂正されない。したがって、図４の一例では、復号器３１´から出力される受信データにおいて、長時間に渡って連続して復号誤りが発生する。
【００１８】
図４の一例の以後に送受信されるビット列（データ列）についても、送信信号ＴＳに図４の一例と同様のインパルス性の雑音ＲＷが重畳されれば、復号器３１´から出力される受信データにおいて、長時間に渡って連続して復号誤りが発生する。
【先行技術文献】
【非特許文献】
【００１９】
【非特許文献１】三瓶政一、“ディジタルワイヤレス伝送技術”、pp229-236、(株)ビアソン・エデュケーション、2002年.
【発明の概要】
【発明が解決しようとする課題】
【００２０】
非特許文献１のようにインターリーブが行われても、図４の一例のようにインパルス性の雑音ＲＷの周期Ｙがインターリーブのブロック長（ブロック周期）ｎ´の自然数倍になる場合は、復号器に入力される受信符号化信号ＲＥＳにおいて、ビット誤りが時間的に集中する。このため、ビット誤りが集中する範囲では、復号器において誤りが訂正されない。これにより、復号器から出力される受信データにおいて、長時間に渡って連続して復号誤りが発生し、信号の品質が劣化する。
【００２１】
本発明は、上記事情に着目してなされたものであり、インパルス性の雑音の周期に関係なく、復号されたデータにおいて復号誤りが長時間に渡って連続して発生することを抑制し、信号の品質劣化を防止するインターリーブ方法、及び、通信システムを提供することにある。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明の第１態様は、所定の数の複数のビットからなるブロック単位でデータを送信側から受信側へ送信する通信システムが実行する、インターリーブ方法であって、送信側メモリに、書込みアドレス番号の規定の順に前記データを書込むことと、前記送信側メモリの前記書込みアドレス番号を第１変換により変換し、前記送信側メモリの読出しアドレス番号を設定することと、前記送信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを前記受信側に送信することと、受信側メモリに、前記送信側から受信した前記データを、書込みアドレス番号の前記規定の順に書込むことと、前記受信側メモリの前記書込みアドレス番号を、前記第１変換とは逆変換の第２変換により変換し、前記受信側メモリの読出しアドレス番号を設定することと、前記受信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを出力することと、を備え、前記送信側メモリの前記読出しアドレス番号を設定では、前記書込みアドレス番号の中で前記規定の順の中央又はその付近の順序の基準書込みアドレス番号を、前記読出しアドレス番号の中で前記規定の順の最初の読み出しアドレス番号に設定し、前記基準書込みアドレス番号に前記規定の順の順序が近い書込みアドレス番号ほど、前記読出しアドレス番号を前記規定の順において早い順序に設定し、前記書込みアドレス番号の前記規定の順の順序が前記基準書込みアドレス番号より早い側及び遅い側に対して交互に、前記読出しアドレス番号を前記規定の順に設定する。
【００２３】
本発明の第２態様は、第１態様のインターリーブ方法であって、前記送信側メモリ及び前記受信側メモリのそれぞれのサイズは、前記データの１ブロックを構成する前記複数のビットの前記所定の数に対応する。
【００２４】
本発明の第３態様は、送信側メモリを備え、所定の数の複数のビットからなるブロック単位でデータを送信する送信装置と、受信側メモリを備え、前記送信装置からの前記データを受信する受信装置と、を備え、前記送信装置は、前記送信側メモリに、書込みアドレス番号の規定の順に前記データを書込み、前記送信側メモリの前記書込みアドレス番号を第１変換により変換し、前記送信側メモリの読出しアドレス番号を設定し、前記送信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを前記受信装置に送信し、前記受信装置は、前記受信側メモリに、前記送信装置から受信した前記データを、書込みアドレス番号の前記規定の順に書込み、前記受信側メモリの前記書込みアドレス番号を、前記第１変換とは逆変換の第２変換により変換し、前記受信側メモリの読出しアドレス番号を設定し、前記受信側メモリから、設定した前記読出しアドレス番号の前記規定の順に前記データを読出し、読出した前記データを出力し、前記送信装置は、前記送信側メモリの前記読出しアドレス番号の設定において、前記書込みアドレス番号の中で前記規定の順の中央又はその付近の順序の基準書込みアドレス番号を、前記読出しアドレス番号の中で前記規定の順の最初の読み出しアドレス番号に設定し、前記基準書込みアドレス番号に前記規定の順の順序が近い書込みアドレス番号ほど、前記読出しアドレス番号を前記規定の順において早い順序に設定し、前記書込みアドレス番号の前記規定の順の順序が前記基準書込みアドレス番号より早い側及び遅い側に対して交互に、前記読出しアドレス番号を前記規定の順に設定する、通信システムである。
【００２５】
本発明の第４態様は、第３態様の通信システムであって、前記送信側メモリ及び前記受信側メモリのそれぞれのサイズは、前記データの１ブロックを構成する前記複数のビットの前記所定の数に対応する。
【発明の効果】
【００２６】
本発明の第１態様乃至第４態様によれば、受信側メモリから出力されるデータにおいて、ビット誤りが集中する範囲が小さくなる。このため、受信メモリからデータが入力される復号器において、ビット誤りが訂正されない範囲が連続して長時間発生することが、抑制される。したがって、インパルス性の雑音の周期に関係なく、復号されたデータにおいて復号誤りが長時間に渡って連続して発生することが抑制され、信号の品質劣化が防止される。
【００２７】
また、第２態様及び第４態様では、送信側メモリ及び受信側メモリのそれぞれのサイズは、送信側から受信側へ送信されるデータの１ブロックを構成する複数のビットの所定の数、すなわち、ブロック長に対応する。このため、第１態様のインターリーブ方法が、適切に行われる。
【図面の簡単な説明】
【００２８】
【図１】図１は、非特許文献１の無線通信システムを示す概略図である。
【図２】図２は、図１の符号器を構成する電気回路の一例を示す概略図である。
【図３】図３は、図１の送信装置のメモリでの書込み及び読出しを説明する概略図である。
【図４】図４は、図１の無線通信システムにおける、送信符号化信号、送信信号、インパルス性の雑音、雑音が重畳した受信信号、及び、雑音が重畳した受信符号化信号の一例を示す概略図である。
【図５】図５は、第１実施形態の無線通信システムを示す概略図である。
【図６】図６は、第１実施形態の送信装置のメモリにおける書込みアドレス及び読出しアドレスの一例を示す概略図である。
【図７】図７は、第１実施形態において、送信側の書込みアドレス及び読出しアドレスが図６の一例のようになる場合の、受信装置のメモリにおける書込みアドレス及び読出しアドレスを示す概略図である。
【図８】図８は、第１実施形態において、送信側のメモリでの書込みアドレスと読出しアドレスとの関係の一例を示す概略図である。
【図９】図９は、第１実施形態において、送信側のメモリでの書込みアドレスと読出しアドレスとの関係の図８とは別の一例を示す概略図である。
【図１０】図１０は、第１実施形態の無線通信システムにおける、送信符号化信号、送信信号、インパルス性の雑音、雑音が重畳した受信信号、及び、雑音が重畳した受信符号化信号の一例を示す概略図である。
【発明を実施するための形態】
【００２９】
以下、図面を参照にしながら、本発明の実施形態について説明する。図５は、第１実施形態の無線通信システム１を示す。無線通信システム１は、無線信号を送信する送信装置２と、送信装置２が送信した無線信号を受信する受信装置３と、を備える。送信装置２は、符号器２１、メモリ（送信側メモリ）２２及び送信機２３を備える。受信装置３は、復号器３１、メモリ（受信側メモリ）３２及び受信機３３を備える。送信装置２は、連続するビット列のデータをブロック単位で、無線信号を受信装置３に送信する。本実施形態では、送信装置２から受信装置３への無線信号において、連続するｎビットのデータを１ブロックとする。すなわち、所定の数ｎの複数のビットが、データのブロック単位となる。そして、送信装置２から受信装置３へ送信されるデータでは、ブロック長ｎが規定される。
【００３０】
送信装置２の符号器２１には、送信データが入力される。符号器２１は、入力された送信データを、符号化によって送信符号化信号ＴＥＳに変換する。そして、送信符号化信号ＴＥＳをメモリ２２に出力する。送信符号化信号ＴＥＳは、“０”，“１”から構成されるビット列である。
【００３１】
送信装置２のメモリ２２は、送信符号化信号ＴＥＳを、蓄積する。メモリ２２のサイズは、送信符号化信号ＴＥＳの１ブロックを構成する複数のビットの所定の数ｎ、すなわち、ブロック長ｎに対応する。メモリ２２では、書込みアドレスＴＷａｄに従って、送信符号化信号ＴＥＳが書込まれる。また、メモリ２２では、読出しアドレスＴＲａｄに従って、蓄積されたデータが読出される。そして、メモリ２２から読出されたデータが、送信信号ＴＳとして、送信機２３に出力される。メモリ２２において書込みアドレスＴＷａｄに従った書込み、及び、読出しアドレスＴＲａｄに従った読出しが行われるため、送信信号ＴＳでは、送信符号化信号ＴＥＳから、データ列（ビット列）の順序が入れ替えられる。
【００３２】
受信装置３の受信機３３は、送信機２３から送信された送信信号ＴＳを受信信号ＲＳとして受信する。そして、受信機３３は、受信信号ＲＳをメモリ３２に出力する。メモリ３２へ出力される受信信号ＲＳのデータ列の順序は、送信信号ＴＳでのデータ列の順序と同一である。
【００３３】
受信装置３のメモリ３２は、受信信号ＲＳを蓄積する。メモリ３２のサイズは、受信信号ＲＳの１ブロックを構成する複数のビットの所定の数ｎ、すなわち、ブロック長ｎに対応する。メモリ３２では、書込みアドレスＲＷａｄに従って、受信信号ＲＳが書込まれる。また、メモリ３２では、読出しアドレスＲＲａｄに従って、蓄積されたデータが読出される。そして、メモリ３２から読出されたデータが受信符号化信号ＲＥＳとして、復号器３１に出力される。メモリ３２において書込みアドレスＲＷａｄに従った書込み、及び、読出しアドレスＲＲａｄに従った読出しが行われるため、受信符号化信号ＲＥＳでは、受信信号ＲＳから、データ列（ビット列）の順序が入れ替えられる。この際、受信符号化信号ＲＥＳでは、データ列が、元の順序、すなわち、送信符号化信号ＴＥＳでの順序に、戻される。
【００３４】
復号器３１は、受信符号化信号ＲＥＳを復号化する。そして、復号器３１は、復号化した受信データを出力する。また、無線通信システム１では、送信機２３から送信された送信信号ＴＳに、外部からのインパルス性の雑音ＲＷが重畳することがある。この場合、受信機３３が受信する受信信号ＲＳに連続して誤りビットが発生するとともに、受信符号化信号ＲＥＳにも誤りビットが発生する。復号器３１は、誤り訂正能力を超えない範囲で、受信符号化信号ＲＥＳの誤りビットを訂正する。
【００３５】
本実施形態の無線通信システム１でも、送信装置２側で、信号のデータ列（ビット列）の順序が入れ替えられる。そして、受信装置３側で、信号のデータ列（ビット列）が元の順序に戻される。すなわち、本実施形態でも、無線通信システム（通信システム）１によってインターリーブ方法が実行される。
【００３６】
図６は、送信装置２のメモリ２２における書込みアドレスＴＷａｄ及び読出しアドレスＴＲａｄの一例を示す。図７は、送信側の書込みアドレスＴＷａｄ及び読出しアドレスＴＲａｄが図６の一例のようになる場合の、受信装置３のメモリ３２における書込みアドレスＲＷａｄ及び読出しアドレスＲＲａｄを示す。
【００３７】
図６及び図７の一例では、メモリ２２に、データ列（ビット列）が“Ｄ１，Ｄ２，Ｄ３，・・・，Ｄｎ−１，Ｄｎ”の順になる１ブロック（ブロック長＝ｎ）の送信符号化信号ＴＥＳが書込まれる。この際、メモリ２２では、書込みアドレスＴＷａｄに従ってデータが書込まれ、書込みアドレス番号の昇順にデータが書込まれる。このため、メモリ２２では、書込みアドレス番号が低い記憶領域から順に、すなわち、書込みアドレス番号“１，２，３，・・・，ｎ−１，ｎ”の順に、送信符号化信号ＴＥＳが書込まれる。
【００３８】
そして、メモリ２２では、読出しアドレスＴＲａｄに従ってデータが読出され、読出しアドレス番号の昇順にデータが読出される。このため、メモリ２２では、読出しアドレス番号が低い記憶領域から順に、すなわち、読出しアドレス番号“１，２，３，・・・，ｎ−１，ｎ”の順に、送信信号ＴＳが読出される。メモリ２２の各記憶領域における書込みアドレス番号と読込アドレス番号との関係は、後述する。そして、メモリ２２から読出された送信信号ＴＳでは、データ列（ビット列）が“Ｄｎ／２，Ｄｎ／２＋１，Ｄｎ／２−１，Ｄｎ／２＋２，・・・，Ｄｎ−１，Ｄ１，Ｄｎ”の順になる。
【００３９】
そして、図６及び図７の一例では、メモリ３２に、データ列（ビット列）が送信信号ＴＳと同一の順序になる受信信号ＲＳが、書込まれる。すなわち、メモリ３２に書込まれる受信信号ＲＳでは、データ列が“Ｄｎ／２，Ｄｎ／２＋１，Ｄｎ／２−１，Ｄｎ／２＋２，・・・，Ｄｎ−１，Ｄ１，Ｄｎ”の順になる。この際、メモリ３２では、書込みアドレスＲＷａｄに従ってデータが書込まれ、書込みアドレス番号の昇順にデータが書込まれる。このため、メモリ３２では、書込みアドレス番号が低い記憶領域から順に、すなわち、書込みアドレス番号“１，２，３，・・・，ｎ−１，ｎ”の順に、受信信号ＲＳが書込まれる。
【００４０】
そして、メモリ３２では、読出しアドレスＲＲａｄに従ってデータが読出され、読出しアドレス番号の昇順にデータが読出される。このため、メモリ３２では、読出しアドレス番号が低い記憶領域から順に、すなわち、読出しアドレス番号“１，２，３，・・・，ｎ−１，ｎ”の順に、受信符号化信号ＲＥＳが読出される。メモリ３２の各記憶領域における書込みアドレス番号と読込アドレス番号との関係は、後述する。そして、メモリ３２から読出された受信符号化信号ＲＥＳでは、データ列（ビット列）が“Ｄ１，Ｄ２，Ｄ３，・・・，Ｄｎ−１，Ｄｎ”の順になる。すなわち、受信符号化信号ＲＥＳでは、データ列（ビット列）が送信符号化信号ＴＥＳと同一の順序に、戻される。
【００４１】
図６及び図７の一例含む本実施形態では、メモリ２２において書込みアドレス番号１〜ｎのそれぞれに対して読出しアドレス番号１〜ｎの対応する１つが設定され、メモリ３２において書込みアドレス番号１〜ｎのそれぞれに対して読出しアドレス番号１〜ｎの対応する１つが設定される。そして、メモリ２２の書込みアドレス番号をメモリ２２の読出しアドレス番号へ変換する変換式（第１変換）は、メモリ３２の書込みアドレス番号をメモリ３２の読出しアドレス番号へ変換する変換式（第２変換）に対して、逆変換になる。
【００４２】
図８は、メモリ２２の書込みアドレスＴＷａｄと読出しアドレスＴＲａｄとの関係の一例を示す。図８の一例では、書込みアドレスＴＷａｄに対する読出しアドレスＴＲａｄの関係が、以下のように設定される。図８の一例では、ブロック長ｎが偶数の場合、以下の式（１）〜（３）が成立する。
【００４３】
【数１】
2019193185.tif 000003
【００４４】
そして、図８の一例では、ブロック長ｎが奇数の場合、以下の式（４）〜（６）が成立する。
【００４５】
【数２】
2019193185.tif 000004
【００４６】
また、メモリ２２の書込みアドレスＴＷａｄと読出しアドレスＴＲａｄとの関係は、図９の一例のように設定されてもよい。図９の一例では、ブロック長ｎが偶数の場合、以下の式（７）〜（９）が成立する。
【００４７】
【数３】
2019193185.tif 000005
【００４８】
そして、図９の一例では、ブロック長ｎが奇数の場合、以下の式（１０）〜（１２）が成立する。
【００４９】
【数４】
2019193185.tif 000006
【００５０】
図８の一例及び図９の一例に示すように、本実施形態では、メモリ（送信側メモリ）２２において、書込みアドレスＴＷａｄと読出しアドレスＴＲａｄとの間には、以下の関係が成立する。すなわち、メモリ２２では、書込みアドレス番号１〜ｎの中で昇順の中央又はその付近の順序である基準書込みアドレス番号αを、最初の読出しアドレス番号１に設定する。ここで、１ブロックのブロック長ｎが偶数の場合、基準書込みアドレス番号αは、ｎ／２番目の順序の書込みアドレス番号ｎ／２、又は、ｎ／２＋１番目の順序の書込みアドレス番号ｎ／２＋１に相当する。したがって、全ての書込みアドレス番号１〜ｎの中央値に最も近い２つの書込みアドレス番号（ｎ／２及びｎ／２＋１）の一方が、基準書込みアドレス番号αに相当する。また、１ブロックのブロック長ｎが奇数の場合は、基準書込みアドレス番号αは、（ｎ＋１）／２番目の順序の書込みアドレス番号（ｎ＋１）／２に相当する。したがって、全ての書込みアドレス番号１〜ｎの中央値と同一の書込みアドレス番号（（ｎ＋１）／２）が、基準書込みアドレス番号αに相当する。
【００５１】
また、メモリ２２では、基準書込みアドレス番号αに昇順の順序が近い書込みアドレス番号ほど、読出しアドレス番号を小さく設定する。すなわち、基準書込みアドレス番号αに昇順の順序が近い書込みアドレス番号ほど、読出しアドレス番号を昇順において早い順序に設定する。このため、メモリ２２では、書込みアドレスＴＷａｄ１〜ＴＷａｄα−１において、書込みアドレス番号１〜α−１の昇順に、読出しアドレス番号が小さくなる。そして、メモリ２２では、書込みアドレスＴＷａｄα＋１〜ＴＷａｄｎにおいて、書込みアドレス番号α＋１〜ｎの降順に、読出しアドレス番号が小さくなる。
【００５２】
また、メモリ２２では、基準書込みアドレス番号αから書込みアドレス番号が減少する側、及び、基準書込みアドレス番号αから書込みアドレス番号が増加する側に対して交互に、読出しアドレス番号２〜ｎを昇順に設定する。すなわち、書込みアドレス番号の昇順の順序が基準書込みアドレス番号αより早い側及び遅い側に対して交互に、読出しアドレス番号２〜ｎを昇順に設定する。したがって、書込みアドレスＴＷａｄ１〜ＴＷａｄα−１のグループ、及び、書込みアドレスＴＷａｄα＋１〜ＴＷａｄｎのグループに対して交互に、読出しアドレス番号２〜ｎが、昇順に設定される。ここで、連続する２つの読出しアドレス番号ｉ，ｉ＋１（ｉ＝２，３，・・・ｎ−１）を規定する。メモリ２２では、読出しアドレス番号ｉが、書込みアドレスＴＷａｄ１〜ＴＷａｄα−１のグループ及び書込みアドレスＴＷａｄα＋１〜ＴＷａｄｎのグループの一方に設定される。そして、読出しアドレス番号ｉ＋１が、書込みアドレスＴＷａｄ１〜ＴＷａｄα−１のグループ及び書込みアドレスＴＷａｄα＋１〜ＴＷａｄｎのグループの中で、読出しアドレスＴＲａｄｉとは異なるグループに設定される。
【００５３】
図８の一例では、基準書込みアドレス番号αから書込みアドレス番号が減少する側では、読出しアドレス番号が３以上の奇数に設定される。そして、書込みアドレスＴＷａｄ１〜ＴＷａｄα−１において、書込みアドレス番号の降順に、奇数の読出しアドレス番号が増加する。また、図８の一例では、基準書込みアドレス番号αから書込みアドレス番号が増加する側では、読出しアドレス番号が２以上の偶数に設定される。そして、書込みアドレスＴＷａｄα＋１〜ＴＷａｄｎにおいて、書込みアドレス番号の昇順に、偶数の読出しアドレス番号が増加する。
【００５４】
一方、図９の一例では、基準書込みアドレス番号αから書込みアドレス番号が減少する側では、読出しアドレス番号が２以上の偶数に設定される。そして、書込みアドレスＴＷａｄ１〜ＴＷａｄα−１において、書込みアドレス番号の降順に、偶数の読出しアドレス番号が増加する。また、図９の一例では、基準書込みアドレス番号αから書込みアドレス番号が増加する側では、読出しアドレス番号が３以上の奇数に設定される。そして、書込みアドレスＴＷａｄα＋１〜ＴＷａｄｎにおいて、書込みアドレス番号の昇順に、奇数の読出しアドレス番号が増加する。
【００５５】
ここで、本実施形態の通信システム１における、送信符号化信号ＴＥＳ、送信信号ＴＳ、インパルス性の雑音ＲＷ、雑音ＲＷが重畳した受信信号ＲＳ、及び、雑音ＲＷが重畳した受信符号化信号ＲＥＳの一例を、図１０に示す。図１０の一例では、メモリ（送信側メモリ）２２での書込みアドレスＴＷａｄと読出しアドレスＴＲａｄとの関係は、図８の一例と同様になる。そして、メモリ２２の書込みアドレス番号からメモリ２２の読出しアドレス番号への変換式は、メモリ３２の書込みアドレス番号からメモリ３２の読出しアドレス番号への変換式に対して、逆変換になる。なお、図１０の一例では、受信信号ＲＳ及び受信符号化信号ＲＥＳのそれぞれにおいて、インパルス性の雑音ＲＷによるビット誤りが発生したビットを、強調表示する。
【００５６】
また、図１０の一例では、図４の一例と同一の送信符号化信号ＴＥＳがメモリ２２に書込まれる。このため、送信符号化信号ＴＥＳは、“０１，０２，０３，０４，０５，０６，０７，０８，０９，１０，１１，１２，・・・，３１，３２，３３，３４，３５，３６”の順のデータ列（ビット列）になる。また、図１０の一例では、用いられる符号器２１及び復号器３１は、図４の一例と同様である。このため、“畳み込み符号の拘束長Ｌ＝３”、“符号化率Ｒ＝１／２”、“最小ハミング距離ｄ＝５”、及び、“誤り訂正能力値ｍ＝２”となる。また、図１０の一例では、図４の一例と同様に、復号器３１でビット誤りを訂正可能か否かの判断に用いられる“所定のビット列長Ｘ＝６”となる。そして、図４の一例と同様に、“所定のビット列長Ｘ＝６”においてビット誤りの数が“誤り訂正能力値ｍ＝２”より大きい場合は、復号器３１でビット誤りが訂正されず、復号器３１から出力される受信データにおいて、復号誤りが発生する。
【００５７】
また、図１０の一例では、信符号化信号ＴＥＳ、送信信号ＴＳ、受信信号ＲＳ、及び、受信符号化信号ＲＥＳのそれぞれにおいて、“１ブロックのブロック長ｎ＝３６”である。そして、図１０の一例では、図４の一例と同様に、“雑音ＲＷの周期Ｙ＝１２”となる。したがって、雑音ＲＷの周期Ｙは、図４の一例のインターリーブのブロック長（ブロック周期）ｎ´の２倍になる。
【００５８】
図１０の一例では、メモリ２２において、書込みアドレス番号１８が、基準書込みアドレス番号αとなり、読出しアドレス番号１に設定される。このため、書込みアドレスＴＷａｄ１８が、読出しアドレスＴＲａｄ１に設定される。そして、書込みアドレス（ＴＷａｄ１，ＴＷａｄ２，・・・，ＴＷａｄ１７）は、読出しアドレス（ＴＲａｄ３５，ＴＲａｄ３３，・・・，ＴＲａｄ３）に設定され、書込みアドレス（ＴＷａｄ１９，ＴＷａｄ２０，・・・，ＴＷａｄ３６）は、読出しアドレス（ＴＲａｄ２，ＴＲａｄ４，・・・，ＴＲａｄ３６）に設定される。
【００５９】
そして、読出しアドレス番号の昇順に、メモリ２２からデータが出力される。したがって、メモリ２２から出力される送信信号ＴＳでは、データ列（ビット列）が“１８，１９，１７，２０，１６，２１，・・・，０３，３４，０２，３５，０１，３６”の順になる。
【００６０】
そして、メモリ（受信側メモリ）３２では、送信信号ＴＳにインパルス性の雑音ＲＷが重畳した受信信号ＲＳが、書込みアドレス番号の昇順に書込まれる。受信信号ＲＳでのデータ列の順序は、送信信号ＴＳでのデータ列の順序と同一である。受信信号ＲＳでは、重畳される雑音ＲＷによって、“１９”，“１７”，“２０”，“２５”，“１１”，“２６”，“３１”，“０５”，“３２”が、誤りビットとなる。受信信号ＲＳでは、“１９”，“１７”，“２０”はこの順で連続し、“２５”，“１１”，“２６” はこの順で連続し、“３１”，“０５”，“３２”はこの順で連続する。
【００６１】
そして、読出しアドレス番号の昇順に、メモリ３２からデータが出力される。ここで、本実施形態では、前述のように、メモリ（送信側メモリ）２２の書込みアドレスＴＷａｄからメモリ２２の読出しアドレスＴＲａｄへの変換（第１変換）は、メモリ（受信側メモリ）３２の書込みアドレスＲＷａｄからメモリ３２の読出しアドレスＲＲａｄへの変換（第２変換）に対して、逆変換である。そして、無線通信システム１でのインターリーブ方法によって、メモリ３２から出力される受信符号化信号ＲＥＳでは、データ列が、元の順序、すなわち、送信符号化信号ＴＥＳでの順序に、戻される。
【００６２】
受信符号化信号ＲＥＳのデータ列が送信符号化信号ＴＥＳのデータ列の順序に戻されることにより、図１０の一例では、誤りビット“０５”，“１１”，“１７”，“１９”，“２０”，“２５”，“２６”，“３１”，“３２”が分散される。また、図１０の一例では、受信符号化信号ＲＥＳの範囲Ｚ１，Ｚ２のそれぞれにおいて、“所定のビット列長Ｘ＝６”でのビット誤りの数が“誤り訂正能力値ｍ＝２”より大きい。このため、受信符号化信号ＲＥＳでは、範囲Ｚ１，Ｚ２を含む範囲Ｚ０において、ビット誤りが訂正されない。
【００６３】
ここで、図１０の一例と同様の雑音ＲＷが重畳され、かつ、非特許文献１のインターリーブ方法が実施される図４の一例に対して、図１０の一例を比較する。図４の一例では、１９ビットに渡る範囲Ｚ´０において、受信符号化信号ＲＥＳのビット誤りが訂正されない。一方、本実施形態のインターリーブ方法が実施される図１０の一例では、８ビットに渡る範囲Ｚ０においてのみ、受信符号化信号ＲＥＳのビット誤りが訂正されない。すなわち、図１０の一例では、図４の一例に比べて、復号器３１でビット誤りが訂正されない範囲が、小さい。このため、図１０の一例では、図４の一例に比べて、復号器３１からの受信データにおいて、連続して復号誤りが発生する時間が短縮される。すなわち、復号器３１からの受信データにおいて復号誤りが連続して長時間発生することが、抑制される。
【００６４】
前述のように、本実施形態では、非特許文献１とは異なる規則を適用して、インターリーブ方法が実行される。これにより、復号器３１に入力される受信符号化信号ＲＥＳにおいて、ビット誤りが集中する範囲が小さくなる。このため、復号器３１においてビット誤りが訂正されない範囲が連続して長時間発生することが、抑制される。したがって、インパルス性の雑音ＲＷの周期に関係なく、復号されたデータにおいて復号誤りが長時間に渡って連続して発生することが抑制され、信号の品質劣化が防止される。
【００６５】
また、本実施形態では、メモリ２２のサイズは、送信符号化信号ＴＥＳの１ブロック、すなわち、ブロック長ｎに対応する。そして、メモリ３２のサイズは、受信信号ＲＳの１ブロック、すなわち、ブロック長ｎに対応する。このため、前述したインターリーブ方法が、適切に行われる。
【００６６】
なお、前述の実施形態では、メモリ（送信側メモリ）２２及びメモリ（受信側メモリ）３２のそれぞれにおいて、書込みアドレス番号の昇順にデータが書込まれ、読出しアドレス番号の昇順にデータが読出されるが、これに限るものではない。ある実施例では、メモリ２２，３２のそれぞれにおいて、書込みアドレス番号の昇順以外の規定の順にデータが書込まれ、読出しアドレス番号のその規定の順にデータが読出される。この場合、メモリ２２，３２のそれぞれにおいて、例えば、書込みアドレス番号の降順にデータが書込まれ、読出しアドレス番号の降順にデータが読出される。
【００６７】
この場合も、メモリ２２での書込みアドレス番号から読出しアドレス番号への第１変換は、メモリ３２での書込みアドレス番号から読出しアドレス番号への第２変換に対して、逆変換になる。そして、メモリ（送信側メモリ）２２では、書込みアドレス番号の中で規定の順の中央又はその付近の順序の基準書込みアドレス番号αを読出しアドレス番号の中で規定の順の最初の読み出しアドレス番号に設定する。また、メモリ２２では、基準書込みアドレス番号αに規定の順の順序が近い書込みアドレス番号ほど、読出しアドレス番号を規定の順において早い順序に設定する。そして、メモリ２２では、書込みアドレス番号の規定の順の順序が基準書込みアドレス番号αより早い側及び遅い側に対して交互に、読出しアドレス番号を規定の順に設定する。この場合も、前述の実施形態等と同様の作用及び効果を奏する。
【００６８】
また、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の発明が含まれており、開示される複数の構成要件から選択された組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、課題が解決でき、効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【符号の説明】
【００６９】
１…無線通信システム、２…送信装置、３…受信装置、２１…符号器、２２…メモリ、２３…送信機、３１…復号器、３２…メモリ、３３…受信機。
【図１】
2019193185.tif 000007
【図２】
2019193185.tif 000008
【図３】
2019193185.tif 000009
【図４】
2019193185.tif 000010
【図５】
2019193185.tif 000011
【図６】
2019193185.tif 000012
【図７】
2019193185.tif 000013
【図８】
2019193185.tif 000014
【図９】
2019193185.tif 000015
【図１０】
2019193185.tif 000016