(57)【要約】【課題】待機電力を低減できる車両用計器の逆流抑制回路を提供する。【解決手段】逆流抑制回路３０は、電源入力部Ｐｉに接続されるドレイン端子Ｄ、電源出力部Ｐｏに接続されるソース端子Ｓ、及びグランドに接続されるゲート端子Ｇを有するＰチャネルＦＥＴ素子Ｑ１と、グランドと電力線Ｌｖの間に接続されるコンデンサＣ１と、電力線Ｌｖに接続されるベース端子Ｂ及びエミッタ端子Ｅを有し、逆流電流Ｉｒが発生した場合、ベース端子Ｂとエミッタ端子Ｅの間の電位差の変化に基づきオンすることによりＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに電力線Ｌｖからの電圧を印加するＰＮＰトランジスタＱ２と、グランドとＰＮＰトランジスタＱ２のエミッタ端子Ｅの間に接続されるコンデンサＣ２と、コンデンサＣ２と電力線Ｌｖの間に、カソード端子ＣｔがコンデンサＣ２を向くように設けられるダイオードＤ２と、を備える。【選択図】図１
2019134580.tif 000002
【特許請求の範囲】
【請求項１】
電源供給部に接続される電源入力部と、車両情報を表示する表示部に接続される電源出力部と、を備える車両用計器の逆流抑制回路であって、
前記電源入力部と前記電源出力部の間に接続される電力線に設けられ、前記電源入力部に接続されるドレイン端子、前記電源出力部に接続されるソース端子、及びグランドに接続されるゲート端子を有し、ＰチャネルＦＥＴからなる第１スイッチング素子と、
一端が前記グランドに接続され、他端が前記電力線における前記第１スイッチング素子と前記電源出力部の間に接続される第１コンデンサと、
前記電力線にそれぞれ接続される第１端子及び第２端子を有し、前記電力線に前記電源出力部から前記電源入力部に向かう逆流電流が発生した場合、前記第１端子と前記第２端子の間の電位差の変化に基づきオンすることにより前記第１スイッチング素子の前記ゲート端子に前記電力線からの電圧を印加する第２スイッチング素子と、
一端が前記グランドに接続され、他端が前記第２スイッチング素子の前記第２端子に接続される第２コンデンサと、
前記第２コンデンサと前記電力線の間に、自身のカソード端子が前記第２コンデンサを向くように設けられる第１ダイオードと、を備える、
車両用計器の逆流抑制回路。
【請求項２】
前記第２スイッチング素子は、前記第１端子であるベース端子、前記第２端子であるエミッタ端子、及び前記グランドに接続されるコレクタ端子を備えるＰＮＰトランジスタからなり、
前記逆流抑制回路は、
前記第２スイッチング素子の前記コレクタ端子と前記グランドの間に接続される第３コンデンサと、
前記第３コンデンサと前記第２スイッチング素子の前記コレクタ端子の間に接続されるベース端子、前記グランドに接続されるエミッタ端子、及びコレクタ端子を備えるＮＰＮトランジスタからなる第３スイッチング素子と、
前記第３スイッチング素子の前記コレクタ端子に接続されるベース端子、前記電力線における前記第２スイッチング素子が接続される位置と前記第１コンデンサが接続される位置との間に接続されるエミッタ端子、及び前記第１スイッチング素子の前記ゲート端子と前記グランドの間に接続されるコレクタ端子を備えるＰＮＰトランジスタからなる第４スイッチング素子と、を備える、
請求項１に記載の車両用計器の逆流抑制回路。
【請求項３】
前記第２スイッチング素子は、前記第１端子であるベース端子、前記第２端子であるエミッタ端子、及び前記第１スイッチング素子の前記ゲート端子と前記グランドの間に接続されるコレクタ端子を備えるＰＮＰトランジスタからなる、
請求項１に記載の車両用計器の逆流抑制回路。
【請求項４】
前記第２コンデンサと前記電力線の間に、自身のカソード端子が前記電力線を向くように前記第１ダイオードと並列に設けられる第２ダイオードを備える、
請求項１から３の何れか一項に記載の車両用計器の逆流抑制回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用計器の逆流抑制回路に関する。
【背景技術】
【０００２】
従来、負荷からバッテリに向けて電流が逆流することを抑制するためダイオードを設けることが一般的であったが、バッテリから負荷に向けて順方向に電流が流れている場合、このダイオードによる電圧降下、すなわち電圧損失が問題となっていた。そこで、例えば、特許文献１に記載の整流ユニットは、ダイオードによる電圧損失を抑制するため、ダイオードよりも電圧降下の小さいＦＥＴ（Field Effect Transistor）と、逆流電流が発生したときにＦＥＴをオフすることにより逆流電流を遮断するコンパレータと、を備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−１７０９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記特許文献１の構成では、コンパレータは逆流が発生していない場合であっても、電流を監視するための待機電力が必要となる。このため、この待機電力を低減することが望まれていた。
【０００５】
本発明は、上記実状を鑑みてなされたものであり、待機電力を低減できる車両用計器の逆流抑制回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る車両用計器の逆流抑制回路は、電源供給部に接続される電源入力部と、車両情報を表示する表示部に接続される電源出力部と、を備える車両用計器の逆流抑制回路であって、前記電源入力部と前記電源出力部の間に接続される電力線に設けられ、前記電源入力部に接続されるドレイン端子、前記電源出力部に接続されるソース端子、及びグランドに接続されるゲート端子を有し、ＰチャネルＦＥＴからなる第１スイッチング素子と、一端が前記グランドに接続され、他端が前記電力線における前記第１スイッチング素子と前記電源出力部の間に接続される第１コンデンサと、前記電力線にそれぞれ接続される第１端子及び第２端子を有し、前記電力線に前記電源出力部から前記電源入力部に向かう逆流電流が発生した場合、前記第１端子と前記第２端子の間の電位差の変化に基づきオンすることにより前記第１スイッチング素子の前記ゲート端子に前記電力線からの電圧を印加する第２スイッチング素子と、一端が前記グランドに接続され、他端が前記第２スイッチング素子の前記第２端子に接続される第２コンデンサと、前記第２コンデンサと前記電力線の間に、自身のカソード端子が前記第２コンデンサを向くように設けられる第１ダイオードと、を備える。
【発明の効果】
【０００７】
本発明によれば、車両用計器の逆流抑制回路において、待機電力を低減できる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施形態に係る車両用計器の回路図である。
【図２】本発明の一実施形態に係るＦＥＴ及び各トランジスタの状態を示すタイミングチャートである。
【図３】本発明の変形例に係る車両用計器の回路図である。
【図４】本発明の変形例に係る車両用計器の回路図である。
【発明を実施するための形態】
【０００９】
本発明に係る逆流抑制回路を備える車両用計器の一実施形態について、図１を参照して説明する。本実施形態に係る車両用計器は、車速、エンジン回転数等の車両情報を表示する。
【００１０】
（構成）
図１に示すように、車両用計器１は、電源供給部１０と、電源供給部１０からの電力に基づき表示部５０を駆動させるための電圧Ｖ１を生成する電源回路２０と、電源回路２０からの電圧Ｖ１に基づき動作する表示部５０と、を備える。
【００１１】
電源供給部１０は、オルタネータ１１と、車載バッテリＢｔと、を備える。車載バッテリＢｔの正極は電源回路２０の電源端子Ｐｖに接続され、車載バッテリＢｔの負極は電源回路２０のグランド端子Ｐｇに接続される。また、オルタネータ１１の一端は電源端子Ｐｖに接続され、オルタネータ１１の他端はグランドに接続される。オルタネータ１１は、車両駆動源となる図示しないエンジンの回転を利用して発電する。車載バッテリＢｔは、オルタネータ１１により発電された交流成分を利用して充電するとともに、オルタネータ１１から出力される電圧を安定させる。また、エンジン、すなわちオルタネータ１１が稼働しない状態においても、車載バッテリＢｔは、電源を電源回路２０に供給する。
【００１２】
表示部５０は、電源回路２０からの電圧Ｖ１を動作電源として、図示しない制御部による制御のもと、車速、エンジン回転数等の車両情報を表示するものであり、例えば、液晶表示素子、バックライト又は指針駆動用モータ等を備える。
【００１３】
電源回路２０は、逆流抑制回路３０と、安定化回路４０と、を備える。
逆流抑制回路３０は、表示部５０から電源供給部１０に向かって逆流する逆流電流Ｉｒを抑制する。詳しくは、逆流抑制回路３０は、コンデンサＣ１，Ｃ２，Ｃ３と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５と、寄生ダイオードＤｆが寄生するＰチャネルＦＥＴ素子Ｑ１と、ＰＮＰトランジスタＱ２，Ｑ４と、ＮＰＮトランジスタＱ３と、ダイオードＤ１，Ｄ２，Ｄ３と、電源入力部Ｐｉ及び電源出力部Ｐｏと、電力線Ｌｖと、を備える。
【００１４】
逆流抑制回路３０の電源入力部Ｐｉは電源端子Ｐｖを介して電源供給部１０に接続され、逆流抑制回路３０の電源出力部Ｐｏは安定化回路４０に接続されている。電力線Ｌｖは、電力が供給される電気線であり、電源入力部Ｐｉと電源出力部Ｐｏの間を連結する。
【００１５】
ＰチャネルＦＥＴ素子Ｑ１は電力線Ｌｖに設けられ、自身がオフすることにより電力線Ｌｖに流れる逆流電流Ｉｒを遮断する。詳しくは、ＰチャネルＦＥＴ素子Ｑ１のドレイン端子Ｄは電源入力部Ｐｉに接続されている。ＰチャネルＦＥＴ素子Ｑ１のソース端子Ｓは電源出力部Ｐｏに接続されている。ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇは抵抗Ｒ１を介してグランドに接続されている。
【００１６】
寄生ダイオードＤｆは、ＰチャネルＦＥＴ素子Ｑ１に並列に接続されている。寄生ダイオードＤｆのカソード端子Ｃｔは電源出力部Ｐｏを向き、ダイオードＤ１のアノード端子Ａｎは電源入力部Ｐｉを向く。
【００１７】
ダイオードＤ１は、寄生ダイオードＤｆ及びＰチャネルＦＥＴ素子Ｑ１に並列に接続されている。ダイオードＤ１のカソード端子Ｃｔは電源出力部Ｐｏを向き、ダイオードＤ１のアノード端子Ａｎは電源入力部Ｐｉを向く。
寄生ダイオードＤｆ及びダイオードＤ１は、電源供給部１０が電源回路２０に接続されたときに、電源入力部Ｐｉから入力された電流をＰチャネルＦＥＴ素子Ｑ１を迂回して電源出力部Ｐｏに向けて流す。
【００１８】
ＰＮＰトランジスタＱ２、ダイオードＤ２，Ｄ３及びコンデンサＣ２は、逆流電流Ｉｒを検出するために設けられる。
ＰＮＰトランジスタＱ２のベース端子Ｂは、電力線ＬｖにおけるＰチャネルＦＥＴ素子Ｑ１と電源出力部Ｐｏとの間の位置Ａ１に接続されている。ＰＮＰトランジスタＱ２のエミッタ端子ＥはコンデンサＣ２を介してグランドに接続されている。コンデンサＣ２は、チャージされた電荷によりＰＮＰトランジスタＱ２のエミッタ電圧ＶＥを設定するために設けられる。コンデンサＣ２は、例えば、電解コンデンサである。ＰＮＰトランジスタＱ２のコレクタ端子ＣはコンデンサＣ３を介してグランドに接続されている。コンデンサＣ３は、ＰＮＰトランジスタＱ２のチャタリングを抑制する機能に加えて、ＰＮＰトランジスタＱ２がオンしたときから逆流電流Ｉｒを遮断するまでの時間をコンデンサＣ３の容量値を調整することにより延長させる機能を有する。コンデンサＣ３は、例えばセラミックコンデンサである。
【００１９】
ダイオードＤ２，Ｄ３は、ＰＮＰトランジスタＱ２におけるエミッタ端子Ｅとベース端子Ｂの間に接続されている。ダイオードＤ２，Ｄ３は互いに異なる向きで、かつ並列に接続されている。詳しくは、ダイオードＤ２のカソード端子ＣｔはコンデンサＣ２及びＰＮＰトランジスタＱ２のエミッタ端子Ｅを向き、ダイオードＤ２のアノード端子Ａｎは電力線Ｌｖを向く。ダイオードＤ３のカソード端子Ｃｔは電力線Ｌｖを向き、ダイオードＤ３のアノード端子ＡｎはコンデンサＣ２及びＰＮＰトランジスタＱ２のエミッタ端子Ｅを向く。ダイオードＤ２，Ｄ３は、ＰＮＰトランジスタＱ２においてエミッタ端子Ｅとベース端子Ｂの間の電位差を形成するために設けられる。これにより、ノイズ等の電圧変動により不用意にＰＮＰトランジスタＱ２がオン・オフ間で切り替わることが抑制され、ＰＮＰトランジスタＱ２の動作を安定させることができる。
【００２０】
ＮＰＮトランジスタＱ３のベース端子Ｂは、抵抗Ｒ２を介してコンデンサＣ３とＰＮＰトランジスタＱ２のコレクタ端子Ｃの間に接続されている。抵抗Ｒ２は、コンデンサＣ２からＰＮＰトランジスタＱ２を介してＮＰＮトランジスタＱ３のベース端子Ｂへ流れる電流を調整するために設けられている。抵抗Ｒ３の一端は抵抗Ｒ２とＮＰＮトランジスタＱ３のベース端子Ｂの間に接続され、抵抗Ｒ３の他端はグランドに接続されている。抵抗Ｒ３は、ＮＰＮトランジスタＱ３のベース・エミッタ間の電位差を安定させ、ノイズ等の電圧変動によるＮＰＮトランジスタＱ３の誤動作を抑制するために設けられている。ＮＰＮトランジスタＱ３のエミッタ端子Ｅはグランドに接続されている。また、ＮＰＮトランジスタＱ３のコレクタ端子Ｃには抵抗Ｒ４を介してＰＮＰトランジスタＱ４のベース端子Ｂに接続されている。抵抗Ｒ４は、コンデンサＣ１からＰＮＰトランジスタＱ４のベース端子Ｂへ抜ける電流を抑制するために設けられている。
【００２１】
ＰＮＰトランジスタＱ４のエミッタ端子Ｅは、電力線Ｌｖにおける位置Ａ１と位置Ａ２の間に接続されている。ＰＮＰトランジスタＱ４のコレクタ端子Ｃは抵抗Ｒ１とＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇの間に接続されている。ＰＮＰトランジスタＱ４におけるエミッタ端子Ｅとベース端子Ｂの間には抵抗Ｒ５が接続されている。抵抗Ｒ５は、ＰＮＰトランジスタＱ４のベース・エミッタ間の電位差を安定させ、ノイズ等の電圧変動によるＰＮＰトランジスタＱ４の誤動作を抑制するために設けられている。
【００２２】
コンデンサＣ１の一端は電力線Ｌｖの位置Ａ２に接続され、コンデンサＣ１の他端はグランドに接続されている。コンデンサＣ１は、電力線Ｌｖに供給される電力を安定させるために設けられている。コンデンサＣ１は、例えば、電解コンデンサである。
【００２３】
安定化回路４０は、ＤＣ／ＤＣコンバータであり、逆流抑制回路３０を経た電圧を所定の電圧（例えば５Ｖ）に降圧したうえで、その降圧した電圧Ｖ１を表示部５０に出力する。
【００２４】
（作用）
次に、図１及び図２を参照しつつ、逆流抑制回路３０の作用について説明する。
車載バッテリＢｔの正極が電源回路２０の電源端子Ｐｖに接続され、車載バッテリＢｔの負極が電源回路２０のグランド端子Ｐｇに接続される。すると、逆流抑制回路３０において、電源入力部Ｐｉを経て入力された電流は、ＰチャネルＦＥＴ素子Ｑ１の寄生ダイオードＤｆ又はダイオードＤ１を経て電源出力部Ｐｏに向けて順方向に流れる。この際、ＰチャネルＦＥＴ素子Ｑ１のソース端子Ｓには所定のソース電圧ＶＳが印加されるとともに、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇは抵抗Ｒ１を介してグランドに接続されているため、ＰチャネルＦＥＴ素子Ｑ１のゲート電圧ＶＧは０Ｖとなる。よって、ＰチャネルＦＥＴ素子Ｑ１のオン条件を満たし、ＰチャネルＦＥＴ素子Ｑ１はオフからオンに切り替わる（図２の時刻ｔ１）。ＰチャネルＦＥＴ素子Ｑ１のオン条件は、ゲート・ソース間の電位差が閾値より大きくなることである。これにより、電源入力部Ｐｉを経て入力された電流は、ＰチャネルＦＥＴ素子Ｑ１を経て電源出力部Ｐｏに向けて順方向に流れる。ＰチャネルＦＥＴ素子Ｑ１がオンしたときのＰチャネルＦＥＴ素子Ｑ１のドレイン・ソース間の電位差は、ダイオードＤ１及び寄生ダイオードＤｆの電圧降下分よりも小さい。よって、ＰチャネルＦＥＴ素子Ｑ１を設けることにより、従来のダイオードのみからなる構成に比べて、電圧降下を少なくすることができ、逆流抑制回路３０における電気的な損失を低下させることができる。
【００２５】
ＰチャネルＦＥＴ素子Ｑ１がオンすると、コンデンサＣ１には、ＰチャネルＦＥＴ素子Ｑ１のドレイン電圧ＶＤからＰチャネルＦＥＴ素子Ｑ１の電圧降下分を差し引いたソース電圧ＶＳと同電位の電荷がチャージされる。
また、ＰチャネルＦＥＴ素子Ｑ１を経た電流は、ダイオードＤ２を経てコンデンサＣ２に流れ込む。これにより、コンデンサＣ２には、ＰチャネルＦＥＴ素子Ｑ１のソース電圧ＶＳからダイオードＤ２の電圧降下分だけ差し引いた電位の電荷がチャージされる。そして、コンデンサＣ２はチャージされた電荷の電位をＰＮＰトランジスタＱ２のエミッタ端子Ｅに印加する。一方、ＰＮＰトランジスタＱ２のベース端子ＢにはＰチャネルＦＥＴ素子Ｑ１のソース電圧ＶＳと同等の電圧が印加される。これにより、ＰＮＰトランジスタＱ２において、そのベース電圧ＶＢは、そのエミッタ電圧ＶＥよりもダイオードＤ２の電圧降下分だけ高くなる。このため、ＰＮＰトランジスタＱ２はオフとなり、これに伴いＮＰＮトランジスタＱ３及びＰＮＰトランジスタＱ４もオフとなる（図２の時刻ｔ１〜ｔ２）。
【００２６】
コンデンサＣ１，Ｃ２のチャージが完了した後、逆流抑制回路３０における逆流電流Ｉｒの発生を監視するのに要する待機電力は実質０Ｗである。なぜなら、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇから抵抗Ｒ１を介してグランドに流れる電流は実質０Ａであり、ＰＮＰトランジスタＱ２，Ｑ４及びＮＰＮトランジスタＱ３はオフしているためグランドへ流れ出す電流値は０Ａであり、抵抗Ｒ３からグランドへ流れ出す電流値は０Ａであるためである。
【００２７】
次に、逆流電流Ｉｒが発生した場合、すなわち、図２の時刻ｔ２以降の逆流抑制回路３０の作用について説明する。逆流電流Ｉｒは、電源供給部１０から供給される電力の瞬断、負荷変動又は車載バッテリＢｔの逆接続により発生し得る。
逆流電流Ｉｒが発生したとき、ＰチャネルＦＥＴ素子Ｑ１において、ソース電圧ＶＳはドレイン電圧ＶＤよりも高くなる。すなわち、逆流電流Ｉｒが発生した場合には、通常時に比べてソース電圧ＶＳとドレイン電圧ＶＤの大小関係が逆転する。この場合、コンデンサＣ１にチャージされた電荷は、電力線Ｌｖに放出されてＰチャネルＦＥＴ素子Ｑ１を通過するように逆流する。そして、コンデンサＣ１の電位が低下すると、コンデンサＣ２の電荷はダイオードＤ３を介して電力線Ｌｖに放出される。これにより、ダイオードＤ３は、ＰＮＰトランジスタＱ２をオンさせるのに必要なエミッタ・ベース間の電位差、例えば、−０．７Ｖを発生させる。これと同時に、ＰＮＰトランジスタＱ２のベース端子Ｂからも電流が電力線Ｌｖに流れ出す。このように、逆流電流Ｉｒが発生した場合、ＰＮＰトランジスタＱ２がオフからオンに切り替わる（図２の時刻ｔ３）。
【００２８】
ＰＮＰトランジスタＱ２がオンすると、コンデンサＣ２にチャージされた電荷は、ＰＮＰトランジスタＱ２のコレクタ端子ＣからコンデンサＣ３を経てグランドに流れ出す。これにより、コンデンサＣ３には電荷がチャージされる。ＮＰＮトランジスタＱ３をオンするために必要な電位までコンデンサＣ３に電荷がチャージするためには所定のチャージ時間が必要となる。このチャージ時間は、コンデンサＣ３の容量値により設定される。よって、ＰＮＰトランジスタＱ２がオンしてからチャージ時間が経過したとき、ＮＰＮトランジスタＱ３には上記必要な電位まで電荷がチャージされ、ＮＰＮトランジスタＱ３がオンする。ＮＰＮトランジスタＱ３がオンすると、ＰＮＰトランジスタＱ４のベース端子ＢがＮＰＮトランジスタＱ３を介してグランドに接続される。これにより、ＰＮＰトランジスタＱ４はオンし、これに伴いＰチャネルＦＥＴ素子Ｑ１はオフする（図２の時刻ｔ４）。詳しくは、ＰＮＰトランジスタＱ４がオンすると、ＰチャネルＦＥＴ素子Ｑ１のゲート端子ＧがＰＮＰトランジスタＱ４を介して電力線Ｌｖに導通した状態となる。これにより、コンデンサＣ１の電位からＰＮＰトランジスタＱ４の電圧降下分を差し引いた電圧がＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに印加される。これにより、ＰチャネルＦＥＴ素子Ｑ１のゲート・ソース間の電位差が閾値より小さくなり、ＰチャネルＦＥＴ素子Ｑ１はオン条件を満たせなくなり、ＰチャネルＦＥＴ素子Ｑ１はオフする。これにより、逆流電流Ｉｒは遮断されて流れなくなる。
【００２９】
（効果）
以上、説明した一実施形態によれば、以下の効果を奏する。
【００３０】
（１）車両用計器１の逆流抑制回路３０は、電源供給部１０に接続される電源入力部Ｐｉと、車両情報を表示する表示部５０に接続される電源出力部Ｐｏと、を備える。逆流抑制回路３０は、電源入力部Ｐｉと電源出力部Ｐｏの間に接続される電力線Ｌｖに設けられ、電源入力部Ｐｉに接続されるドレイン端子Ｄ、電源出力部Ｐｏに接続されるソース端子Ｓ、及びグランドに接続されるゲート端子Ｇを有する第１スイッチング素子に相当するＰチャネルＦＥＴ素子Ｑ１と、一端がグランドに接続され、他端が電力線ＬｖにおけるＰチャネルＦＥＴ素子Ｑ１と電源出力部Ｐｏの間に接続される第１コンデンサに相当するコンデンサＣ１と、電力線Ｌｖにそれぞれ接続される第１端子に相当するベース端子Ｂ及び第２端子に相当するエミッタ端子Ｅを有し、電力線Ｌｖに電源出力部Ｐｏから電源入力部Ｐｉに向かう逆流電流Ｉｒが発生した場合、ベース端子Ｂとエミッタ端子Ｅの間の電位差の変化に基づきオンすることによりＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに電力線Ｌｖからの電圧を印加する第２スイッチング素子に相当するＰＮＰトランジスタＱ２と、一端がグランドに接続され、他端がＰＮＰトランジスタＱ２のエミッタ端子Ｅに接続される第２コンデンサに相当するコンデンサＣ２と、コンデンサＣ２と電力線Ｌｖの間に、自身のカソード端子ＣｔがコンデンサＣ２を向くように設けられる第１ダイオードに相当するダイオードＤ２と、を備える。
この構成によれば、逆流電流Ｉｒが発生していない通常時、ＰＮＰトランジスタＱ２はオフしていて、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇには電圧が印加されない。このため、逆流抑制回路３０において通常時にはグランドに流れる電流を実質０Ｖとすることができる。よって、逆流抑制回路３０における逆流電流Ｉｒの発生を監視するのに要する待機電力を低減することができる。
また、電源入力部Ｐｉからの順電流は、ＰチャネルＦＥＴ素子Ｑ１を経て電源出力部Ｐｏに流れる。ここで、一般的に、ＰチャネルＦＥＴ素子Ｑ１による電圧降下は、ダイオードよりも小さいため、逆流抑制回路３０による電圧損失を低減することができる。
さらに、コンデンサＣ２及びダイオードＤ２により、逆流電流Ｉｒが発生した場合にＰＮＰトランジスタＱ２がオンし、かつ通常時にはＰＮＰトランジスタＱ２がオフするように、ＰＮＰトランジスタＱ２のベース・エミッタ間の電位差が制御される。これにより、ノイズ等の電圧変動により不用意にＰＮＰトランジスタＱ２がオン・オフ間で切り替わることが抑制され、ＰＮＰトランジスタＱ２、ひいてはＰチャネルＦＥＴ素子Ｑ１を安定的に動作させることができる。
【００３１】
（２）ＰＮＰトランジスタＱ２は、ベース端子Ｂ、エミッタ端子Ｅ、及びグランドに接続されるコレクタ端子Ｃを備える。逆流抑制回路３０は、ＰＮＰトランジスタＱ２のコレクタ端子Ｃとグランドの間に接続される第３コンデンサに相当するコンデンサＣ３と、コンデンサＣ３とＰＮＰトランジスタＱ２のコレクタ端子Ｃの間に接続されるベース端子Ｂ、グランドに接続されるエミッタ端子Ｅ、及びコレクタ端子Ｃを備える第３スイッチング素子に相当するＮＰＮトランジスタＱ３と、ＮＰＮトランジスタＱ３のコレクタ端子Ｃに接続されるベース端子Ｂ、電力線ＬｖにおけるＰＮＰトランジスタＱ２が接続される位置Ａ１とコンデンサＣ１が接続される位置Ａ２との間に接続されるエミッタ端子Ｅ、及びＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇとグランドの間に接続されるコレクタ端子Ｃを備える第４スイッチング素子に相当するＰＮＰトランジスタＱ４と、を備える。
この構成によれば、逆流電流Ｉｒが発生しない通常時にはＰＮＰトランジスタＱ２、ＮＰＮトランジスタＱ３及びＰＮＰトランジスタＱ４はオフに維持される。逆流電流Ｉｒが発生した場合、まずＰＮＰトランジスタＱ２がオンし、ＰＮＰトランジスタＱ２がオンすると、コンデンサＣ３に電荷がチャージされる。コンデンサＣ３へのチャージが開始されてチャージ時間が経過すると、ＮＰＮトランジスタＱ３がオンし、これによりＰＮＰトランジスタＱ４がオンする。ＰＮＰトランジスタＱ４がオンすると、電力線Ｌｖの電圧がＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに印加される。これにより、ＰチャネルＦＥＴ素子Ｑ１のゲート・ソース間の電位差が閾値より小さくなり、ＰチャネルＦＥＴ素子Ｑ１はオフする。これにより、逆流電流Ｉｒが遮断される。
特に、上記構成では、ＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇには、電力線Ｌｖの電圧からＰＮＰトランジスタＱ４の電圧降下分だけ差し引いた電圧が印加される。よって、ＰチャネルＦＥＴ素子Ｑ１のゲート電圧ＶＧをソース電圧ＶＳに近づけることができ、逆流電流Ｉｒが発生した場合、より確実にＰチャネルＦＥＴ素子Ｑ１をオフすることができる。
また、逆流抑制回路３０は、一般的な電気部品であるＦＥＴ、トランジスタ及びダイオードの組み合わせからなるため、従来に比べて安価に構成することができる。
【００３２】
（３）逆流抑制回路３０は、コンデンサＣ２と電力線Ｌｖの間に、自身のカソード端子Ｃｔが電力線Ｌｖを向くようにダイオードＤ２と並列に設けられる第２ダイオードに相当するダイオードＤ３を備える。
この構成によれば、ダイオードＤ３により、ＰＮＰトランジスタＱ２のベース・エミッタ間の電位差が制御される。これにより、通常時に、ノイズ等の電圧変動によりＰＮＰトランジスタＱ２が誤ってオン状態となることを抑制し、ＰＮＰトランジスタＱ２の動作を安定させることができる。
【００３３】
（変形例）
なお、上記実施形態は、これを適宜変更した以下の形態にて実施することができる。
【００３４】
上記実施形態においては、ダイオードＤ１は、ＰチャネルＦＥＴ素子Ｑ１に並列に接続されていたが、電源供給部１０からの順電流に対して寄生ダイオードＤｆの許容電流が十分である場合、ダイオードＤ１は省略可能である。
【００３５】
上記実施形態において、逆流抑制回路３０は、ＰチャネルＦＥＴ素子Ｑ１の上流側（ドレイン端子Ｄ側）にツェナーダイオード等のサージアブソーバーを備えていてもよい。
【００３６】
上記実施形態においては、コンデンサＣ１，Ｃ２は電解コンデンサであったが、電解コンデンサに限らず、セラミックコンデンサ又はタンタルコンデンサであってもよい。同様に、コンデンサＣ３はセラミックコンデンサであったが、セラミックコンデンサに限らず、電解コンデンサ又はタンタルコンデンサであってもよい。
【００３７】
上記実施形態におけるトランジスタＱ２，Ｑ３，Ｑ４はＦＥＴであってもよい。この場合、ＦＥＴのオン条件は、上記実施形態と同様の作用及び効果を奏するように設定される。
【００３８】
上記実施形態において、逆流抑制回路３０の構成は適宜変更可能である。例えば、図３に示すように、逆流抑制回路３０において、コンデンサＣ３、抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５、ＰＮＰトランジスタＱ４及びＮＰＮトランジスタＱ３が省略されてもよい。この場合、トランジスタＱ２のコレクタ端子Ｃは、抵抗Ｒ１とＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇの間に接続される。この構成では、逆流電流Ｉｒが発生した場合、トランジスタＱ２がオンし、これにより、ＰチャネルＦＥＴ素子Ｑ１のソース端子Ｓからの電流はダイオードＤ２及びトランジスタＱ２を経てＰチャネルＦＥＴ素子Ｑ１のゲート端子Ｇに供給される。従って、上記実施形態と同様に、ＰチャネルＦＥＴ素子Ｑ１がオフすることにより、逆流電流Ｉｒが遮断される。
【００３９】
上記実施形態においては、逆流抑制回路３０は、ダイオードＤ２，Ｄ３を一つずつ備えていたが、複数個ずつ備えていてもよい。例えば、図４に示すように、複数のダイオードＤ２ａ〜Ｄ２ｎは直列に接続され、複数のダイオードＤ３ａ〜Ｄ３ｎは直列に接続されている。なお、「ｎ」は任意の自然数である。直列に接続されるダイオードＤ２ａ〜Ｄ２ｎと直列に接続されるダイオードＤ３ａ〜Ｄ３ｎは互いに並列に接続される。この構成によれば、ダイオードＤ２ａ〜Ｄ２ｎ，Ｄ３ａ〜Ｄ３ｎによる電圧降下により、ＰＮＰトランジスタＱ２のエミッタ・ベース間の電位差を大きく設定し易い。これにより、ＰＮＰトランジスタＱ２の動作を安定させることができる。
【符号の説明】
【００４０】
１  車両用計器
１０  電源供給部
１１  オルタネータ
２０  電源回路
３０  逆流抑制回路
４０  安定化回路
５０  表示部
Ｃ１，Ｃ２，Ｃ３  コンデンサ
Ｄ１，Ｄ２，Ｄ３  ダイオード
Ｑ１  ＰチャネルＦＥＴ素子
Ｑ２，Ｑ４  ＰＮＰトランジスタ
Ｑ３  ＮＰＮトランジスタ
Ｄｆ  寄生ダイオード
Ｂｔ  車載バッテリ
Ｐｉ  電源入力部
Ｐｏ  電源出力部
Ｉｒ  逆流電流
Ｌｖ  電力線
【図１】
2019134580.tif 000003
【図２】
2019134580.tif 000004
【図３】
2019134580.tif 000005
【図４】
2019134580.tif 000006