(57)【要約】      （修正有）【課題】線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる液晶パネルを実現する。【解決手段】第１基板２１０と、第２基板２９０とを備えており、第１基板２１０と第２基板２９０との間に液晶２８０が挟持されており、第１基板２１０は、複数の第１配線２２０と、複数の第１配線２２０と第１層間絶縁膜２４０を介して交差する複数の第２配線６０と、第１配線２２０と第２配線６０とが交差する位置の付近に配置された複数のスイッチング素子と、前記スイッチング素子から画素電極２７０に延伸する第３配線２５０と、第３配線２５０とは異なる層に配置され、第３配線２５０と少なくとも一部が重畳するように配置される第４配線２６１とを備えている。【選択図】図２
2019184669.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
第２基板とを備えており、
前記第１基板と前記第２基板との間に液晶が挟持されており、
前記第１基板は、
複数の第１配線と、
前記複数の第１配線と第１層間絶縁膜を介して交差する複数の第２配線と、
前記第１配線と前記第２配線とが交差する位置の付近に配置された複数のスイッチング素子と、
前記スイッチング素子から画素電極に延伸する第３配線と、
前記第３配線とは異なる層に配置され、前記第３配線と少なくとも一部が重畳するように配置される第４配線とを備えている
ことを特徴とする液晶パネル。
【請求項２】
前記第４配線は、前記第３配線と平行に配置される
ことを特徴とする請求項１に記載の液晶パネル。
【請求項３】
前記第１配線と平行に配置される複数の第５配線をさらに備え、
前記第３配線を覆う第２層間絶縁膜の、前記第５配線よりも前記第１配線に近い位置に第１コンタクトホールが形成されており、
前記第２層間絶縁膜の、前記第５配線に対応する位置に第２コンタクトホールが形成されており、
前記第３配線と前記第４配線とが、前記第１コンタクトホールおよび前記第２コンタクトホールを通じて接続されている
ことを特徴とする請求項１または２に記載の液晶パネル。
【請求項４】
前記第１コンタクトホールと、前記スイッチング素子と、の間にスイッチング素子から第３配線の少なくとも一部を電気的に分離するための切断領域が設けられている
ことを特徴とする請求項３に記載の液晶パネル。
【請求項５】
前記複数の第１配線とはゲート線であり、前記複数の第２配線とはソース線であり、
前記第３配線とは第１ドレイン線であり、前記第４配線とは第２ドレイン線であり、
前記第５配線とは補助容量線である
ことを特徴とする請求項３または４に記載の液晶パネル。
【請求項６】
前記第２基板の、前記第１コンタクトホールおよび前記第２コンタクトホールに対向する位置に遮光膜が配置されている
ことを特徴とする請求項３〜５のいずれか１項に記載の液晶パネル。
【請求項７】
前記第４配線の前記液晶側に、絶縁膜を介して、共通電極が配置されている
ことを特徴とする請求項３〜６のいずれか１項に記載の液晶パネル。
【請求項８】
前記共通電極は、前記第１コンタクトホールおよび前記第２コンタクトホールに対向する位置に配置されている
ことを特徴とする請求項７に記載の液晶パネル。
【請求項９】
前記共通電極は、画素電極に対向するスリットを備えている
ことを特徴とする請求項７または８に記載の液晶パネル。
【請求項１０】
前記画素電極は、前記第４配線を覆う第３層間絶縁膜上に形成される
ことを特徴とする請求項１〜９のいずれか１項に記載の液晶パネル。
【請求項１１】
前記第４配線は、前記画素電極と同一の材料を含む
ことを特徴とする請求項１〜１０のいずれか１項に記載の液晶パネル。
【請求項１２】
請求項１〜１１のいずれか１項に記載の液晶パネルを備えていることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルおよび液晶表示装置に関する。
【背景技術】
【０００２】
液晶パネルの生産時に断線または配線間リークなどの線欠陥が発生すると、液晶パネルの歩留りが低下する。配線としては、表示領域を構成する各画素へ信号を供給するための配線の他に、各画素内において、例えばスイッチング素子と画素電極を接続するための配線も含むが、これらの線欠陥が液晶パネルに１か所でもあれば、液晶パネルは不良品として判定される。高精細パネルおよび大型パネルでは配線数が多いため、その歩留りを高くすることが特に難しい。
【０００３】
線欠陥が発生する原因は主に設計上の都合である。ドレイン線は、画素の開口率を確保するために、細線として設計されることが多い。また、特に高精細パネルや大型パネルにおいては画素数が多くなる。これにより、液晶パネルの製造時にドレイン線の断線が発生する可能性が高くなる。このような断線によって、液晶パネルの良品化が妨げられる。
【０００４】
特許文献１に、データ線と、その上層に絶縁膜を介して形成される冗長データ線とを備えており、データ線と冗長データ線とがコンタクトホールを介して接続される構成の液晶表示装置が開示されている。
【０００５】
また、特許文献２に、第２絶縁膜上に第２信号配線のうち第１信号線の交差部を含む領域にて導電層ｄ３が重畳されて形成され、この導電層は第１信号線を間にした各側にて前記第２絶縁膜に形成されたスルーホールを通して第２信号線に接続されている液晶表示装置が開示されている。
【０００６】
また、特許文献３に、工程を追加することなく、データ線断線不良を低減することができる補助修理線構造を実現することができる液晶表示装置及びその製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−２４２２４３号（１９９９年９月７日公開）
【特許文献２】特開２０００−５６３３５号（２０００年２月２５日公開）
【特許文献３】特開平１１−１９４３６９号（１９９９年７月２１日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の液晶表示装置では、コンタクトホールが画素開口部の付近に形成されているので、表示不良の発生が懸念される。さらに、コンタクトホールが画素の平坦性を損なうことによって、液晶の配向不良が生じ、これにより光漏れなどの問題を引き起こすことも懸念される。
【０００９】
また、特許文献２、３に記載の技術を用いて、画素電極等と同じ層を利用することでドレイン線が断線した場合に対応する場合、画素電極等の形状が損なわれるため、表示品位が低下することが懸念される。
【００１０】
本発明は、前記の課題を解決するためになされたものであり、その目的は、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる液晶パネルを実現することにある。
【課題を解決するための手段】
【００１１】
前記の課題を解決するために、本発明の一態様に係る液晶パネルは、第１基板と、第２基板とを備えており、前記第１基板と前記第２基板との間に液晶が挟持されており、前記第１基板は、複数の第１配線と、前記複数の第１配線と交差する複数の第２配線と、前記第１配線と前記第２配線とが交差する位置の付近に配置された複数のスイッチング素子と、前記スイッチング素子から画素電極に延伸する第３配線と、前記第３配線とは異なる層に配置され、前記第３配線と平行に配置される第４配線とを備えている。
【発明の効果】
【００１２】
本発明の一態様によれば、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態１に係る液晶パネルの要部構成を示すブロック図である。
【図２】図２の（ａ）は画素の詳細な構成を平面的に示す平面図であり、（ｂ）は（ａ）のＸ-Ｘ箇所の断面を示す断面図である（第２ドレイン線に断線が発生した場合の電流経路を示す図である）。
【図３】図１のＢ部の拡大図である。
【図４】液晶パネルにおける画素電極を示す平面図である。
【図５】液晶パネルにおける遮光膜を示す断面図である。
【図６】第１基板上に各配線などを形成するための処理の流れを説明するフローチャートである。
【図７】本発明の実施形態２に係る液晶パネルの画素の構成を平面的に示す平面図。
【図８】図７における液晶パネルの画素電極を示す平面図である。
【図９】画素電極に電圧が印加された場合の液晶の配向を説明する図である。
【図１０】本発明の実施形態３に係る液晶パネルにおける共通電極を示す断面図である。
【図１１】図１０の液晶パネルの画素電極を示す平面図である。
【図１２】比較例１における液晶パネルの画素の構成を平面的に示す平面図であり、（ｂ）は（ａ）のＺ-Ｚ箇所の断面を示す断面図である（ドレイン線に断線が発生した場合の状況を示す図である）。
【図１３】比較例２に係る液晶パネルの断面を示す断面図である。
【発明を実施するための形態】
【００１４】
〔実施形態１〕
図１〜図６を参照して、本発明に係る実施形態１について以下に説明する。
【００１５】
（液晶パネル１の構成）
図１は、本発明の実施形態１に係る液晶パネル１の要部構成を示すブロック図である。図１に示すように、液晶パネル１は、ゲートドライバ１１、ソースドライバ１２、複数のゲート線１０（第１配線２２０）および複数のソース線６０（第２配線）を備えている。ゲート線１０は表示領域１３において水平方向に配置され、ソース線６０は表示領域１３においてゲート線１０と直交する垂直方向にそれぞれ配置される。ゲート線１０と、ソース線６０とが交差する交差領域１４ごとに画素１５が形成される。画素１５は、赤サブ画素（Ｒ）、青サブ画素（Ｂ）、および緑サブ画素（Ｇ）からなる３つのサブ画素によって構成されている。これにより、液晶パネル１はカラー表示をすることができる。ゲートドライバ１１はゲート線１０に接続されており、ゲート線１０にゲート信号を出力する。ソースドライバ１２はソース線６０に接続されており、ソース線６０にソース信号（データ信号）を出力する。
【００１６】
図２の（ａ）は画素の詳細な構成を平面的に示す平面図であり、（ｂ）は（ａ）のＸ-Ｘ箇所の断面を示す断面図である（第２ドレイン線に断線が発生した場合の電流経路を示す図である）。図２に示すように、液晶パネル１は、アレイ基板２１０（第１基板）と、対向基板２９０（第２基板）とを備えている。第１基板２１０と第２基板２９０との間に液晶２８０が挟持されている。第１基板２１０は、複数の第１配線２２０（図２の（ａ）におけるゲート線１０）と、複数の第１配線と第１層間絶縁膜２４０を介して交差する複数の第２配線６０（ソース線）と、第１配線と前記第２配線とが交差する位置の付近に配置された複数のスイッチング素子７０と、スイッチング素子７０から画素電極５０（画素電極２７０）に延伸する第３配線２５０（ドレイン線２０）と、第３配線２５０とは異なる層に配置され、第３配線２５０と少なくとも一部が重畳するように配置される第４配線２６１（ドレイン線２０）とを備えている。
【００１７】
ドレイン線２０はソース線６０に対して、平面視でほぼ平行な部分を備える。また、画素電極５０は、例えばＩＴＯまたはＩＺＯなどの透明導電膜である。なお、第２基板２９０の液晶２８０側には、カラーフィルターおよび後述のブラックマトリックスが配置されており、カラーフィルターのさらに液晶２８０側には共通電極が配置されているが、ここでは不図示としている。
【００１８】
共通電極と画素電極２７０と間に挟まれる液晶２８０は、画素信号の電位に基づいて配向する。液晶パネル１の背面側に配置されるバックライト（図示せず）から照射される光の画素透過量を、第１基板２１０側および第２基板２９０側の各偏光板と、液晶２８０の配向とによって、制御する。
【００１９】
また、図２に示すように、液晶パネル１においては、第４配線２６１（ドレイン線２０）は、第３配線２５０と平行に配置されている。
【００２０】
また、図２に示すように、液晶パネル１においては、画素電極２７０（５０）は、第４配線２６１を覆う第３層間絶縁膜２６２上に形成されている。
【００２１】
また、図２に示すように、液晶パネル１は、複数の第５配線２３０（補助容量線３０）をさらに備えている。複数の第５配線２３０は第１配線２２０と平行に配置されている。第３配線２５０を覆う第２層間絶縁膜（層間絶縁膜）２６０の、第５配線２３０よりも第１配線２２０に近い位置に第１コンタクトホール１６が形成されており、第２層間絶縁膜２６０の、第５配線２３０に対応する位置に第２コンタクトホール４０が形成されており、第３配線２５０と第４配線２６１とが、前記第１コンタクトホール１６および前記第２コンタクトホール４０を通じて接続されている。
【００２２】
第１基板２１０の上に、ゲート線２２０および補助容量線２３０が配置されている。ゲート線２２０は、水平方向に延伸するように配置されている。補助容量線２３０は、ゲート線２２０と平行に配置されている。第１層間絶縁膜２４０は、ゲート線２２０および補助容量線２３０を覆うように配置されている。第３配線２５０は、第１層間絶縁膜２４０の上に配置されている。スイッチング素子７０としては、例えば、酸化物半導体を用いた薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を利用することができる。ＴＦＴは、画素１５の信号を制御するための部材であり、ゲート線１０とソース線６０との交点付近に配置されている。
【００２３】
第２層間絶縁膜２６０は、第３配線２５０の一部を覆うように配置されている。第４配線２６１は、第２層間絶縁膜２６０の上に配置されている。第２層間絶縁膜２６０に第１コンタクトホール１６と第２コンタクトホール４０とが形成されている。第４配線２６１は、コンタクトホール１６、４０を通じて第３配線２５０に接続されている。第３配線２５０と第４配線２６１とは、互いに対向する位置に配置されている。画素電極２７０（５０）は、第３層間絶縁膜２６２の、第２コンタクトホール４０に対応する位置に形成されたコンタクトホールを介して、第４配線２６１と接続されている。すなわち、画素電極２７０（５０）は、第４配線２６１と第３配線２５０とを介して、スイッチング素子７０に接続されている。このように、第２コンタクトホール４０に対応する位置に、画素電極２７０と第４配線２６１とを接続するためのコンタクトホールを形成すれば、画素開口率の低下および表示品位の低下をより効果的に防ぐことができる。なお、図２では省略しているが、液晶パネル１における液晶２８０に向いたそれぞれの内部表面には、配向膜が形成されている。
【００２４】
画素信号はスイッチング素子７０として用いるＴＦＴを介して、ソース線６０から入力される。その結果、第３配線２５０、コンタクトホール１６、４０、第４配線２６１を通じてＴＦＴのドレイン電極（ソース線６０と接続されるソース電極と対向する電極）と導通している画素電極５０（２７０）の信号電位が決定される。
【００２５】
（電流経路）
また、図２には、第３配線２５０（下層ドレイン線）に断線２００が発生した場合の電流経路を示している。図２に示すように、液晶パネル１では、第３配線２５０と第４配線２６１（上層ドレイン線）とが、コンタクトホール１６、４０を通じてそれぞれ接続されている。これにより、液晶パネル１には、第３配線２５０から第４配線２６１へ、そして再び第３配線２５０へと繋がる電流経路（図２における矢印線）が形成される。図２に示すように、第３配線２５０に断線２００が発生したとしても、第３配線２５０に印加された電流は電流経路を通じて正常に流れることができる。したがって、第３配線２５０および第４配線２６１に同時に断線が発生しない限り、液晶パネル１を良品化することができる。これにより、線欠陥（ドレイン線の断線）に起因する画素欠陥による歩留り低下を抑えかつ高い画素開口率が得られる液晶パネル１を実現することができる。
【００２６】
（ドレインカットのための領域）
続いて、図３を参照して、ドレインカットのための領域について以下に説明する。図３は図１のＢ部の拡大図である。図３に示すように、液晶パネル１においては、第１コンタクトホール１６と、スイッチング素子７０との間にスイッチング素子７０から第３配線２５０の少なくとも一部を、レーザ等を用いて電気的に分離するための切断領域５５が設けられている。
【００２７】
スイッチング素子７０の特性不良などにより、ソース線６０と画素電極２７０（５０）とのリーク電流が常時大きくなった場合、本来、暗表示であるべき画素が、輝点となる不良が発生する場合がある。この場合、ドレインカット処理による黒点化修正が必要となる。ドレインカットとは、画素電極をスイッチング素子から電気的に分離するために、ドレイン線の一部を切断する処理のことであり、液晶層に電圧が印加されない場合に暗表示を行うノーマリブラックモードにおいては、輝点を黒点（暗表示）にすることで、目立たなくすることができる。この場合は第１コンタクトホール１６と、スイッチング素子７０との間にドレインカットのための切断領域５５を設けることで、黒点化修正が可能となる。これにより、製造コストの削減に有利である。
【００２８】
図４は液晶パネル１における画素電極５０を示す平面図である。図４に示すように、画素電極５０は、いわゆるベタ電極として構成されている。
【００２９】
また、第４配線２６１の配線材料は、画素電極５０（２７０）と同じ材料（ＩＴＯまたはＩＺＯなどの透明導電膜）であってもよいが、第４配線２６１の抵抗を低くするために、Ａｌ系またはＣｕ系の材料でもよい。
【００３０】
（遮光膜）
続いて、図５を参照して、遮光膜２９１について以下に説明する。図５は液晶パネル１における遮光膜２９１を示す断面図である。図５に示すように、液晶パネル１においては、第２基板２９０の、第１コンタクトホール１６および第２コンタクトホール４０に対向する位置に遮光膜２９１（ブラックマトリックス）が配置されている。
【００３１】
（プロセスフロー）
図６は、第１基板２１０上に各配線などを形成するための処理の流れを説明するフローチャートである。当該フローチャートに示す各ステップは、例えば、制御部を備えた製造装置によって自動的に実行される。
【００３２】
図６に示すフローが開始されると、まず、第１基板２１０の表面に第１配線２２０および第５配線２３０を形成する（ステップＳ１）。次に、第１配線２２０および第５配線２３０を覆うように第１層間絶縁膜２４０を形成する（ステップＳ２）。次に、第１層間絶縁膜２４０の上に第２配線６０と第３配線２５０とを形成する（ステップＳ３）。次に、第２配線６０と第３配線２５０とを覆うように第２層間絶縁膜２６０を形成する（ステップＳ４）。次に、第２層間絶縁膜２６０に第１コンタクトホール１６および第２コンタクトホール４０を形成する（ステップＳ５）。次に、第２層間絶縁膜２６０の上に第４配線２６１を形成する（ステップＳ６）。次に、第４配線２６１を覆うように第３層間絶縁膜２６２を形成するとともに第２コンタクトホール４０に対応する位置に他のコンタクトホールを形成する（ステップＳ７、Ｓ８）。次に、第３層間絶縁膜２６２の上に画素電極２７０を形成する（ステップＳ９）。
【００３３】
液晶パネル１の製造時、同一のフォトリソグラフィ工程において、コンタクトホール１６および４０を形成することができる。
【００３４】
以上のように、実施形態１によれば、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる液晶パネル１が実現される。さらに、液晶パネル１と同様に、液晶パネル１を備えている液晶表示装置（図示せず）にも、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる利点がある。
【００３５】
〔実施形態２〕
本実施形態２は、上記実施形態１と相違する構成は主に画素電極の形状にあり、以下、この相違点を中心的に説明する。
【００３６】
図７〜９を参照して、本発明に係る実施形態２について以下に説明する。本実施形態において実施形態１と共通する部材には、同一の部材番号を付し、特に必要がない限りその詳細な説明を繰り返さない。
【００３７】
（液晶パネル１ｂの構成）
図７は、本発明の実施形態２に係る液晶パネル1ｂの画素の構成を平面的に示す平面図。液晶パネル１ｂは、実施形態１に係る液晶パネル１を構成する各部材と同一の各部材を備えている。ただし、液晶パネル１ｂと液晶パネル１とでは、画素電極５０ａの形状が異なる。
【００３８】
図８は、画素電極５０ａを平面的に示す平面図である。この図に示すように、画素電極５０ａは、いわゆるフィッシュボーン形状を有する。液晶パネル１ｂは、ＶＡ（Vertical Alignment）モードで動作する。垂直配向膜によって制御された液晶２８０に電圧が印加されると、液晶２８０は、画素電極５０ａを構成する各枝部の端から画素電極５０ａの内側に向けて、倒れ込むように配向する。
【００３９】
（液晶２８０の配向方向）
図９は、画素電極５０ａに電圧が印加された場合の液晶２８０の配向を説明する図である。この図に示すように、画素電極５０ａは、４つの領域７１〜７４に分割される。液晶２８０に電圧が印加されると、領域７１〜７４に対応する液晶２８０は、画素電極５０ａの内側に向かう異なる配向方向８１〜８４にそれぞれ倒れるように配向する。液晶パネル１ｂにおいて液晶２８０の配向が異なる４つの方向に制御されることによって、液晶２８０の視野角異存性を小さくすることができ、これにより広い視野角の範囲内で均一な表示を実現することができる。
【００４０】
画素電極５０ａの幹となる十字領域８５は、液晶２８０の異なる配向がぶつかり合うことによって、液晶パネル１ｂにおいて暗線となることが多い。暗線とは、液晶２８０の制御が困難であるために充分な光透過性が得られない箇所を意味する。実施形態２では、十字領域８５上の画素無効領域８６に、コンタクトホールが設けられている。これにより、画素１５の開口率の低下を抑えることができる。
【００４１】
液晶パネル１ｂでは、ＰＳＡ処理などによって液晶２８０の配向を安定化することもできる。液晶パネル１ｂに適用されるＰＳＡ処理は、モノマーを含む液晶材料を液晶パネル１ｂ内に封入し、画素１５に電圧を印加した状態で紫外線を照射するなどして、配向膜の界面において液晶２８０のポリマー化を促進することを意味する。これにより、垂直配向膜を用いて液晶２８０を配向させる液晶モードにおいて、一定の傾斜角を持った初期配向を液晶２８０に付与することができる。その結果、液晶２８０の配向が迷わずに安定し、表示品位が向上する。さらに、表示の応答速度および光透過率も向上する。
【００４２】
また、本実施形態における液晶パネル１bも下記の構成を備える。すなわち、パネル１bは、第１基板２１０と、第２基板２９０とを備えており、前記第１基板と前記第２基板との間に液晶２８０が挟持されており、前記第１基板は、複数の第１配線２２０と、前記複数の第１配線と第１層間絶縁膜２４０を介して交差する複数の第２配線６０と、前記第１配線と前記第２配線とが交差する位置の付近に配置された複数のスイッチング素子７０と、前記スイッチング素子から画素電極に延伸する第３配線２５０と、前記第３配線とは異なる層に配置され、前記第３配線と少なくとも一部が重畳するように配置される第４配線２６１とを備えている。
【００４３】
以上のように、実施形態２によっても、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる液晶パネル１ｂが実現される。さらに、液晶パネル１ｂと同様に、液晶パネル１ｂを備えている液晶表示装置（図示せず）にも、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる利点がある。
【００４４】
その他実施形態１において説明した各構成についても本実施形態に適用することができる。
【００４５】
〔実施形態３〕
図１０、図１１を参照して、本発明に係る実施形態３について以下に説明する。本実施形態において他の実施形態と共通する部材には同一の部材番号を付し、特に必要がない限りその詳細な説明を繰り返さない。
【００４６】
（共通電極）
続いて、図１０を参照して、横電界モード、例えばＦＦＳ（Fringe Field Switching）モードにおける共通電極２９２について以下に説明する。図１０は液晶パネル１ｃにおける共通電極２９２を示す断面図である。図２では、画素電極との間で液晶に電圧を印加するための共通電極は、第２基板２９０の液晶２８０側に形成されていたが、図１０では、共通電極は第１基板２１０に形成される。図１０に示すように、液晶パネル１ｃにおいては、前記第４配線の液晶２８０側に、絶縁膜を介して、共通電極２９２が配置されている。共通電極２９２は、例えばＩＴＯまたはＩＺＯなどの透明導電膜である。共通電極２９２には、画素電極２７０に対向するスリット２９３が形成されており、画素電極２７０との間で、このスリット２９３を介してフリンジ電界を生じさせることによって、液晶の配向を制御する。
【００４７】
また、共通電極２９２と画素電極２７０と間でスリット２９３を介して生じるフリンジ電界によって、液晶２８０は、画素信号の電位に基づいて配向する。液晶パネル１ｃの背面側に配置されるバックライト（図示せず）から照射される光の画素透過量を、第１基板２１０側および第２基板２９０側の各偏光板と、液晶２８０の配向とによって、制御する。
【００４８】
また、図１０に示すように、共通電極２９２は、第１コンタクトホール１６および第２コンタクトホール４０に対向する位置に配置されている。
（液晶パネル１ｃの構成）
図１１は、本発明の実施形態３に係る液晶パネル１ｃの構成を平面的に示す平面図である。液晶パネル１ｃは、実施形態１に係る液晶パネル１を構成する各部材と同一の各部材を少なくとも備えている。ただし、液晶パネル１ｃと液晶パネル１とでは、液晶２８０の配向モードが異なる。液晶パネル１ｃは、横電界すなわちＦＦＳモードに対応している。画素電極５０の形状は実施形態１と同様にスリットは形成されていないが、共通電極２９２には、ゲート線２２０に対して一定の傾斜角を持ちつつ、水平方向（ゲート線２２０の配置方向）と略並行なスリットが形成されている。
【００４９】
上記構成においても、スイッチング素子７０と、スイッチング素子７０と画素電極５０とを接続するためのコンタクトホール４０との距離が長い場合、すなわちドレイン線２０が長い場合は、断線する可能性があるため、前記実施形態１に係る図２に示す構成を、スイッチング素子７０と、スイッチング素子７０と画素電極５０とを接続するためのコンタクトホール４０の間において適用することができる。
【００５０】
上記構成によっても、前記実施形態１および２と同様な効果を奏することができる。
【００５１】
（比較例）
図１２〜図１３を参照して、比較例について以下に説明する。図１２は、比較例１における液晶パネルの画素の構成を平面的に示す平面図であり、（ｂ）は（ａ）のＺ-Ｚ箇所の断面を示す断面図である（ドレイン線に断線が発生した場合の状況を示す図である）。図１３は、比較例２に係る液晶パネルの断面を示す断面図である。
【００５２】
図１２に示すように、液晶パネル１ｚにおいては、ドレイン線２５０ｚが断線すると画素電極に信号供給ができなくなってしまい、歩留まり低下を招くことになる。
【００５３】
また、図１３に示すように、データ線と、その上層に絶縁膜を介して形成される冗長データ線とを備えており、データ線と冗長データ線とがコンタクトホールを介して接続される構成が開示されている。
【００５４】
比較例１および比較例２のいずれも本発明の実施形態に記載した構成を備えない。そのため本発明の特有の効果を奏することができない。
【００５５】
〔まとめ〕
本発明の態様１に係る液晶パネル（１）は、第１基板（２１０）と、第２基板（２９０）とを備えており、前記第１基板と前記第２基板との間に液晶（２８０）が挟持されており、前記第１基板は、複数の第１配線（２２０）と、前記複数の第１配線と第１層間絶縁膜（２４０）を介して交差する複数の第２配線（６０）と、前記第１配線と前記第２配線とが交差する位置の付近に配置された複数のスイッチング素子（７０）と、前記スイッチング素子から画素電極に延伸する第３配線（２５０）と、前記第３配線とは異なる層に配置され、前記第３配線と少なくとも一部が重畳するように配置される第４配線（２６１）とを備えている。
【００５６】
前記の構成によれば、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる。
【００５７】
本発明の態様２に係る液晶パネルは、前記態様１において、第４配線（２６１）は、第３配線（２５０）と平行に配置されていてもよい。
【００５８】
前記の構成によれば、線欠陥による歩留り低下を抑えかつ、さらに高い画素開口率が得られる。
【００５９】
本発明の態様３に係る液晶パネルは、前記態様１又は２において、第１配線（２２０）と平行に配置される複数の第５配線（２３０）をさらに備え、前記第３配線を覆う第２層間絶縁膜（２６０）の、前記第１配線に近い位置に第１コンタクトホール（１６）が形成されており、前記第２層間絶縁膜の、前記第５配線に対応する位置に第２コンタクトホール（４０）が形成されており、前記第３配線と前記第４配線とが、第１コンタクトホール（１６）および第２コンタクトホール（４０）を通じて接続されていてもよい。
【００６０】
前記の構成によれば、前記第３配線と前記第４配線とが、第１コンタクトホール（１６）および第２コンタクトホール（４０）を通じて接続されるようになる。
【００６１】
本発明の態様４に係る液晶パネルは、前記態様３において、前記第１コンタクトホールと、前記スイッチング素子と、の間にスイッチング素子から第３配線の少なくとも一部を電気的に分離するための切断領域（５５）が設けられていてもよい。
【００６２】
前記の構成によれば、輝点となる画素欠陥の黒点化修正が可能となる。これにより、製造コストの削減に有利である。
【００６３】
本発明の態様５に係る液晶パネルは、前記態様３または４において、前記複数の第１配線とはゲート線であり、前記複数の第２配線とはソース線であり、前記第３配線とは第１ドレイン線であり、前記第４配線とは第２ドレイン線であり、前記第５配線とは補助容量線であってもよい。
【００６４】
本発明の態様６に係る液晶パネルは、前記態様３〜５のいずれかにおいて、前記第２基板の第１コンタクトホール（１６）および第２コンタクトホール（４０）に対向する位置に遮光膜（２９１）（ブラックマトリックス）が配置されていてもよい。
【００６５】
本発明の態様７に係る液晶パネルは、前記態様３〜６のいずれかにおいて、前記第４配線の前記液晶側に、絶縁膜を介して、共通電極（２９２）が配置されていてもよい。
【００６６】
本発明の態様８に係る液晶パネルは、前記態様７において、前記共通電極は、第１コンタクトホール（１６）および第２コンタクトホール（４０）に対向する位置に配置されていてもよい。
【００６７】
本発明の態様９に係る液晶パネルは、前記態様７または８において、前記共通電極は、画素電極に対向するスリット（２９３）を備えていてもよい。
【００６８】
本発明の態様１０に係る液晶パネルは、前記態様１〜９の何れかにおいて、前記画素電極が、前記第４配線を覆う第３層間絶縁膜（２６２）上に形成されていてもよい。
【００６９】
本発明の態様１１に係る液晶パネルは、前記態様１〜１０の何れかにおいて、前記第４配線は、前記画素電極と同一の材料を含んでもよい。
【００７０】
前記の構成によれば、液晶パネルの製造方法を簡略化することができる。
【００７１】
本発明の態様１２に係る液晶表示装置は、前記態様１〜１１のいずれかの液晶パネルを備えている。
【００７２】
前記の構成によれば、線欠陥による歩留り低下を抑えかつ高い画素開口率が得られる液晶表示装置を実現することができる。
【００７３】
本発明は前述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態も、本発明の技術的範囲に含まれる。各実施形態にそれぞれ開示された技術的手段を組み合わせることによって、新しい技術的特徴を形成することもできる。
【符号の説明】
【００７４】
１、１ａ、１ｂ、１ｃ、１ｚ  液晶パネル、１１  ゲートドライバ、１２  ソースドライバ、１３  表示領域、１４  交差部、１５  画素、１６、４５  コンタクトホール、６０  ソース線、７０  ＴＦＴ、２００  断線、２１０  第１基板、１０、２２０  ゲート線、３０、２３０  補助容量線、２４０  第１層間絶縁膜、２０、２５０、２６１  ドレイン線、２６０  第２層間絶縁膜、５０、５０ａ、２７０  画素電極、２８０  液晶、２９０  第２基板、２９１  ブラックマトリックス、２９２  共通電極、２９３、スリット
【図１】
2019184669.tif 000003
【図２】
2019184669.tif 000004
【図３】
2019184669.tif 000005
【図４】
2019184669.tif 000006
【図５】
2019184669.tif 000007
【図６】
2019184669.tif 000008
【図７】
2019184669.tif 000009
【図８】
2019184669.tif 000010
【図９】
2019184669.tif 000011
【図１０】
2019184669.tif 000012
【図１１】
2019184669.tif 000013
【図１２】
2019184669.tif 000014
【図１３】
2019184669.tif 000015