(57)【要約】      （修正有）【課題】フィードバック制御における応答速度を高速化することによって、出力に接続された負荷が急激に変動した場合であっても、出力する出力電圧の値を適切に制御することが可能な電源装置などを提供する。【解決手段】電源装置１は、インバータ制御回路３０及びコンバータ制御回路４０を有し、共振回路２２から出力される出力電圧を検出し、検出した出力電圧に基づいて、インバータ回路２１における各半導体スイッチング素子Ｑａ〜Ｑｄのオン動作及びオフ動作を制御することによって、インバータ回路２１から出力される出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを制御し、当該インバータ回路２１から出力される出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティに基づいて、降圧コンバータ１０から出力される直流電圧の振幅レベルを制御する。【選択図】図１
2019134542.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧を出力するコンバータと、
複数の半導体スイッチング素子を有し、当該半導体スイッチング素子を制御することによって、前記コンバータから出力された直流電圧から、正負の極性が周期的に変化する電圧パルスを生成して出力するインバータ回路と、
前記インバータ回路の出力端に直列に接続されたインダクタ及びコンデンサを備えた共振回路と、
前記共振回路から出力される出力電圧及び出力電流の少なくともいずれか一方を検出する検出手段と、
前記検出された出力電圧若しくは出力電流に基づいて、又は、当該検出された出力電圧及び出力電流を用いて算出された出力電力に基づいて、前記各半導体スイッチング素子を制御することによって、前記インバータ回路から出力される電圧パルスのデューティを制御するインバータ駆動制御手段と、
前記インバータ回路から出力される電圧パルスのデューティに基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御するコンバータ駆動制御手段と、
を備えることを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記インバータ駆動制御手段が、
前記検出された出力電圧若しくは出力電流に基づいて、又は、当該検出された出力電圧及び出力電流を用いて算出された出力電力に基づいて、前記インバータ回路から出力される電圧パルスのデューティを決定し、当該決定した電圧パルスのデューティに基づいて、前記複数の半導体スイッチング素子のオン動作及びオフ動作を制御し、
前記コンバータ駆動制御手段が、
前記インバータ駆動制御手段によって決定された電圧パルスのデューティを取得し、
当該取得した電圧パルスのデューティに基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御する、電源装置。
【請求項３】
請求項１又は２に記載の電源装置において、
前記コンバータが、半導体スイッチング素子を有し、
前記コンバータ駆動制御手段が、
前記取得した電圧パルスのデューティに基づいて、前記コンバータの半導体スイッチング素子におけるオン動作及びオフ動作を制御することによって、前記コンバータから出力される直流電圧の振幅レベルを制御する、電源装置。
【請求項４】
請求項１〜３の何れか１項に記載の電源装置において、
前記インバータ駆動制御手段が、
前記検出された出力電圧の値若しくは出力電流の値、又は、前記算出された出力電力の値と、前記出力電圧の値、前記出力電流の値又は前記出力電力を示す予め定められた第１の基準値と、の差分値に基づいて、前記各半導体スイッチング素子を制御し、
前記コンバータ駆動制御手段が、
予め定められた第２の基準値と、前記取得した電圧パルスのデューティの値と、の差分値に基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御する、電源装置。
【請求項５】
直流電圧を出力するコンバータと、複数の半導体スイッチング素子を有し、当該半導体スイッチング素子を制御することによって、前記コンバータから出力された直流電圧から、正負の極性が周期的に変化する電圧パルスを生成して出力するインバータ回路と、前記インバータ回路の出力端に直列に接続されたインダクタ及びコンデンサを備えた共振回路
と、を有する電源装置を制御する制御装置であって、
前記共振回路から出力される出力電圧及び出力電流の少なくともいずれか一方を検出する検出手段と、
前記検出された出力電圧若しくは出力電流に基づいて、又は、当該検出された出力電圧及び出力電流を用いて算出された出力電力に基づいて、前記各半導体スイッチング素子を制御することによって、前記インバータ回路から出力される電圧パルスのデューティを制御するインバータ駆動制御手段と、
前記インバータ回路から出力される電圧パルスのデューティに基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御するコンバータ駆動制御手段と、
を備えることを特徴とする制御装置。
【請求項６】
直流電圧を出力するコンバータと、複数の半導体スイッチング素子を有し、当該半導体スイッチング素子を制御することによって、前記コンバータから出力された直流電圧から、正負の極性が周期的に変化する電圧パルスを生成して出力するインバータ回路と、前記インバータ回路の出力端に直列に接続されたインダクタ及びコンデンサを備えた共振回路と、を有する電源装置を制御する制御プログラムであって、
コンピュータを、
前記共振回路から出力される出力電圧及び出力電流の少なくともいずれか一方を検出する検出手段、
前記検出された出力電圧若しくは出力電流に基づいて、又は、当該検出された出力電圧及び出力電流を用いて算出された出力電力に基づいて、前記各半導体スイッチング素子を制御することによって、前記インバータ回路から出力される電圧パルスのデューティを制御するインバータ駆動制御手段、及び、
前記インバータ回路から出力される電圧パルスのデューティに基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御するコンバータ駆動制御手段、
として機能させることを特徴とする制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータ回路の出力端に共振回路を直列に接続した共振形インバータ装置を利用した電源装置などに関する。
【背景技術】
【０００２】
従来、降圧コンバータに直列接続した直列共振形インバータ装置を接続した電源装置においては、当該直列共振形インバータ装置の出力電圧値、出力電流値又は出力電圧値と出力電流値の演算値（すなわち、電力値）に応じて、降圧コンバータの出力電圧、出力電流又は出力電力のいずれかを制御して直列共振形インバータ装置のパルス幅を制御するＰＷＭ（ｐｕｌｓｅ  ｗｉｄｅ  ｍｏｄｕｌａｔｉｏｎ）制御を行うものが提案されている（例えば、特許文献１）。
【０００３】
すなわち、上記の電源装置は、直列共振形インバータ装置の出力電圧値（具体的には、増幅した値）に基づき、降圧コンバータ及び直列共振形インバータ装置をフィードバック制御することにより直列共振形インバータ装置から出力される電圧（すなわち、電源装置から出力される電圧）を制御するようになっている。
【０００４】
なお、出力電圧値と出力電流値の演算値Ｐは、以下の（式１）によって算出される。ただし、（式１）中の「Ｔ」は、発振周期を示す。
【０００５】
Ｐ＝１／Ｔ×∫t-T  t（Ｖ×Ｉ）ｄｔ        ・・・・（式１）
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特表２０１５−５１３７５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載の電源装置であっては、当該電源装置に接続された負荷の値が急激に変化するような場合には、降圧コンバータに含まれる回路素子によって、フィードバック制御に対する応答性が低下し、適切な出力電圧を出力することが難しくなる場合も多い。
【０００８】
本発明は、上記課題を解決するためになされたものであり、その目的は、フィードバック制御における応答速度を高速化することによって、出力に接続された負荷が急激に変動した場合であっても、出力する出力電圧の値を適切に制御することが可能な電源装置などを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明は、
直流電圧を出力するコンバータと、
複数の半導体スイッチング素子を有し、当該半導体スイッチング素子を制御することによって、前記コンバータから出力された直流電圧から、正負の極性が周期的に変化する電圧パルスを生成して出力するインバータ回路と、
前記インバータ回路の出力端に直列に接続されたインダクタ及びコンデンサを備えた共振回路と、
前記共振回路から出力される出力電圧及び出力電流の少なくともいずれか一方を検出する検出手段と、
前記検出された出力電圧若しくは出力電流に基づいて、又は、当該検出された出力電圧及び出力電流を用いて算出された出力電力に基づいて、前記各半導体スイッチング素子を制御することによって、前記インバータ回路から出力される電圧パルスのデューティを制御するインバータ駆動制御手段と、
前記インバータ回路から出力される電圧パルスのデューティに基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御するコンバータ駆動制御手段と、
を備える構成を有している。
【００１０】
また、本発明は、
直流電圧を出力するコンバータと、複数の半導体スイッチング素子を有し、当該半導体スイッチング素子を制御することによって、前記コンバータから出力された直流電圧から、正負の極性が周期的に変化する電圧パルスを生成して出力するインバータ回路と、前記インバータ回路の出力端に直列に接続されたインダクタ及びコンデンサを備えた共振回路と、を有する電源装置を制御する制御装置であって、
前記共振回路から出力される出力電圧及び出力電流の少なくともいずれか一方を検出する検出手段と、
前記検出された出力電圧若しくは出力電流に基づいて、又は、当該検出された出力電圧及び出力電流を用いて算出された出力電力に基づいて、前記各半導体スイッチング素子を制御することによって、前記インバータ回路から出力される電圧パルスのデューティを制御するインバータ駆動制御手段と、
前記インバータ回路から出力される電圧パルスのデューティに基づいて、前記コンバータから出力される直流電圧の振幅レベルを制御するコンバータ駆動制御手段と、
を備える構成を有していてもよい。
【００１１】
なお、本発明は、上記の制御装置をコンピュータに搭載された制御プログラムによって実現してもよい。
【００１２】
この構成により、本発明は、従来からの回路構成を大きく変更させることなく、追加コストを発生させずに、かつ、高速応答を実現することができるので、出力安定化のためには大きい定数が必要な、共振タンクを構成するコンデンサやインダクタの定数を小さくことができるとともに、その結果、小型化及びコストダウンを実現することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明に係る一実施形態における電源装置の回路構成を示す図である。
【図２】一実施形態において、インバータ回路を構成する各スイッチング素子の動作と、当該インバータ回路から出力される出力電圧パルス及び出力電流のタイミングと、の関係を示す基本動作に関するタイミングチャートである。
【図３】従来のフィードバック制御における負荷変動、出力電圧及び降圧コンバータの出力電圧の関係を説明するための図である。
【図４】一実施形態の電源装置１のフィードバック制御における負荷変動、出力電圧Ｖｏ及び降圧コンバータの出力電圧の関係を説明するための図である。
【図５】一実施形態において、インバータ回路を構成する各スイッチング素子の動作と、当該インバータ回路から出力される出力電圧パルス及び出力電流のタイミングと、の関係を示すタイミングチャートである。
【発明を実施するための形態】
【００１４】
以下、本実施形態について説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、本実施形態で説明さ
れる構成の全てが、本発明の必須構成要件であるとは限らない。
【００１５】
［１］電源装置
まず、図１を用いて本実施形態の電源装置１の回路構成について説明する。なお、図１は、本実施形態における電源装置１の回路構成を示す図である。
【００１６】
本実施形態の電源装置１は、直流電圧をコンバータ入力部に印加し、コンバータの直流出力を位相シフトフルブリッジによるＰＷＭ（ｐｕｌｓｅ  ｗｉｄｅ  ｍｏｄｕｌａｔｉｏｎ）方式のインバータによって交流（矩形波）電圧に変換し、かつ、インダクタとコンデンサによる直列共振タンクにより矩形波を正弦波に変換する直列共振型のインバータである。
【００１７】
また、本実施形態の電源装置１は、例えば、スパッタリング装置、透過電子顕微鏡や走査電子顕微鏡などの各種の電子顕微鏡、磁気共鳴装置や各種の測定装置、高周波誘導加熱装置及び放電管を用いた照明器具に対して、交流電源を供給するためのものである。
【００１８】
そして、本実施形態の電源装置１は、図１に示すように、直流電圧を降圧して直列共振形インバータ装置２０に供給する降圧コンバータ１０と、直流電圧を交流電圧に変換するインバータ回路２１を有する直列共振形インバータ装置２０と、直列共振形インバータ装置２０を制御するインバータ制御回路３０と、降圧コンバータ１０を制御するコンバータ制御回路４０と、を備えている。
【００１９】
なお、例えば、本実施形態の降圧コンバータ１０は、本発明のコンバータを構成し、直列共振形インバータ装置２０は、本発明のインバータ回路及び共振回路を構成する。また、例えば、本発明のインバータ制御回路３０は、本発明の検出手段及びインバータ駆動制御手段を構成し、本発明のコンバータ制御回路４０は、本発明のコンバータ駆動制御手段を構成する。
【００２０】
降圧コンバータ１０は、出力端１２に接続された直列共振形インバータ装置２０の入力端に対して直流電圧を供給する。特に、降圧コンバータ１０は、入力側コンデンサＣ１及び出力側コンデンサＣ２と、ダイオードＤ１と、コンバータ用の半導体スイッチング素子（以下、「コンバータ用スイッチング素子」という。）Ｑ１と、インダクタＬ１と、有している。
【００２１】
特に、降圧コンバータ１０は、コンバータ用スイッチング素子Ｑ１に対して供給されるコンバータ用スイッチング信号Ｖｇ１に基づいて、直列共振形インバータ装置２０に、電圧値（振幅レベル）Ｖｍが制御された直流電圧（以下、「直流電圧」ともいう。）Ｖｍを出力する構成を有している。
【００２２】
具体的には、入力側コンデンサＣ１及び出力側コンデンサＣ２は、それぞれ、入力端１１（第１の入力端１１ａ及び第２の入力端１１ｂ）及び出力端１２（第１の出力端１２ａ及び第２の出力端１２ｂ）に対して並列に接続されている。
【００２３】
ダイオードＤ１のアノードは、コンバータ用スイッチング素子Ｑ１のドレイン及びインダクタＬ１の一端に接続され、当該ダイオードＤ１のカソードは、入力側コンデンサＣ１及び出力側コンデンサＣ２の一端に接続される。
【００２４】
コンバータ用スイッチング素子Ｑ１は、Ｎ型のＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）によって構成されている。
【００２５】
また、コンバータ用スイッチング素子Ｑ１は、入力側コンデンサＣ１の一端及び第２の入力端１１ｂにソース電極（以下、「ソース」ともいう。）が接続され、かつ、ダイオードＤ１のアノードにドレイン電極（以下、「ドレイン」ともいう。）が接続されている。
【００２６】
インダクタＬ１は、ダイオードＤ１のアノード、及び、出力側コンデンサＣ２の一端及び第２の出力端１２ｂに接続されている。
【００２７】
直列共振形インバータ装置２０は、降圧コンバータ１０によって供給される直流電圧を交流電圧に変換して正負の極性が周期的に変化する電圧パルスを出力するフルブリッジ型のインバータ回路２１と、正弦波を生成するための共振回路２２と、を有している。
【００２８】
なお、例えば、本実施形態のインバータ回路２１は、本発明のインバータ回路を構成し、共振回路２２は、本発明の共振回路を構成する。
【００２９】
インバータ回路２１は、ＭＯＳＦＥＴなどの自己消弧形でＮ型の４つのスイッチング素子Ｑ（以下、それぞれ、「第１スイッチング素子Ｑａ」、「第２スイッチング素子Ｑｂ」、「第３スイッチング素子Ｑｃ」及び「第４スイッチング素子Ｑｄ」という。）を有している。
【００３０】
そして、各スイッチング素子Ｑａ〜Ｑｄは、それぞれ、ドレイン−ソース間に寄生ダイオード（以下、「ボディダイオード」という。）ＢＤを内蔵した構成を有している。また、各ボディダイオードＢＤは、各スイッチング素子Ｑａ〜Ｑｄのドレイン−ソース間に並列接続されている。
【００３１】
具体的には、第１スイッチング素子Ｑａのドレインは、降圧コンバータ１０の第１の出力端１２ａに接続された第１の入力端２３ａ及び第３スイッチング素子Ｑｃのドレインに接続される。そして、第１スイッチング素子Ｑａのソースは、第２スイッチング素子Ｑｂのドレインに接続される。
【００３２】
第２スイッチング素子Ｑｂのドレインは、第１スイッチング素子Ｑａのソース及び第２の出力端２４ｂに接続される。また、第２スイッチング素子Ｑｂのソースは、降圧コンバータ１０の第２の出力端１２ｂに接続された第２の入力端２３ｂ及び第４スイッチング素子Ｑｄのソースに接続される。
【００３３】
そして、第１スイッチング素子Ｑａのソースと第２スイッチング素子Ｑｂのドレイン間に共振回路２２の入力端となる第１の接続点ＣＰ１が形成される。
【００３４】
一方、第３スイッチング素子Ｑｃのドレインは、第１の入力端２３ａ及び第１スイッチング素子Ｑａのドレインに接続される。また、第３スイッチング素子Ｑｃのソースは、第４スイッチング素子Ｑｄのドレインに接続される。
【００３５】
第４スイッチング素子Ｑｄのドレインは、第３スイッチング素子Ｑｃのソース及び第１の出力端２４ａに接続される。また、第４スイッチング素子Ｑｄのソースは、第２の入力端２３ｂ及び第２スイッチング素子Ｑｂのソースに接続される。
【００３６】
そして、第３スイッチング素子Ｑｃのソースと第４スイッチング素子Ｑｄのドレイン間に共振回路２２の入力端となる第２の接続点ＣＰ２が形成される。
【００３７】
なお、第１の接続点ＣＰ１及び第２の接続点ＣＰ２は、インバータ回路２１の出力端を
構成する。そして、両接続点ＣＰ１−ＣＰ２間の電位差（（Ｖｓｗ１−Ｖｓｗ２）間電圧）は、インバータ回路２１の出力電圧パルスとして共振回路２２に供給される。
【００３８】
他方、各スイッチング素子Ｑａ〜Ｑｄのベース電極（以下、「ベース」という。）には、それぞれ、インバータ制御回路３０（具体的には、後述の駆動回路部３７）が接続されており、第１スイッチング信号Ｖｇａ、第２スイッチング信号Ｖｇｂ、第３スイッチング信号Ｖｇｃ及び第４スイッチング信号Ｖｇｄが供給される。
【００３９】
特に、各スイッチング素子Ｑａ〜Ｑｄは、それぞれ、対応するスイッチング信号Ｖｇａ〜Ｖｇｄが「Ｌｏｗ」レベル（以下、「Ｌレベル」という。）から「Ｈｉ」レベル（以下、「Ｈレベル」という。）に上昇すると、ターンオン（オン動作）する。そして、各スイッチング素子Ｑａ〜Ｑｄは、対応するスイッチング信号Ｖｇａ〜Ｖｇｄが「Ｈ」レベルに維持されている間は、オン状態を維持する。
【００４０】
また、各スイッチング素子Ｑａ〜Ｑｄは、対応するスイッチング信号Ｖｇａ〜Ｖｇｄが、「Ｈ」レベルから「Ｌ」レベルに下降すると、ターンオフ（オフ動作）する。そして、各スイッチング素子Ｑａ〜Ｑｄは、対応するスイッチング信号Ｖｇａ〜Ｖｇｄが「Ｌ」レベルに維持されている間は、オフ状態を維持する。
【００４１】
なお、本実施形態においては、各スイッチング素子Ｑａ〜Ｑｄのオンタイミング及びオフタイミングを調整することによって、ソフトスイッチング動作を実現し、電源装置１（具体的には、インバータ回路２１）におけるスイッチング損失を低減することができるようになっている。
【００４２】
共振回路２２は、インバータ回路２１から出力された所望の交流電圧や交流電流を出力端２４から外部に出力する構成を有している。具体的には、共振回路２２は、第１の接続点ＣＰ１に直列に接続されたインダクタＬ２と、第２の接続点ＣＰ２に直列に接続されたコンデンサＣ３と、一次側がコンデンサＣ３の出力側及びインダクタＬ２の出力側に接続され、かつ、二次側が出力端２４に接続されるトランスＴ１と、を有している。
【００４３】
特に、インダクタＬ２の一端は、第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂ間に形成された第１の接続点ＣＰ１に接続され、当該インダクタＬ２の他端は、トランスＴ１の一次巻線Ｌｐの一端に接続される。
【００４４】
また、コンデンサＣ３の一端は、第３スイッチング素子Ｑｃ及び第４スイッチング素子Ｑｄ間に形成された第２の接続点ＣＰ２に接続され、当該コンデンサＣ３の他端は、トランスＴ１の一次巻線Ｌｐの他端に接続される。
【００４５】
インバータ制御回路３０は、直列共振形インバータ装置２０の出力電圧Ｖｏ、出力電流Ｉｏ及び出力電圧Ｖｏと出力電流Ｉｏの演算値（すなわち、電力値）に対してフィードバック制御を実行するための回路である。
【００４６】
そして、インバータ制御回路３０は、
（Ａ１）直列共振形インバータ装置２０の出力電圧Ｖｏ及び出力電流Ｉｏ（すなわち、電源装置１の出力電流）を検出し、又は、検出した出力電圧Ｖｏ及び出力電流Ｉｏに基づいて下記の（式２）を用いて演算を実行して演算値（すなわち、電力値）Ｐを算出し、
（Ａ２）予め設定された基準値（具体的には、直列共振形インバータ装置２０の出力電圧Ｖｏ、出力電流Ｉｏ及び演算した電力値の理想値）と検出した出力電圧Ｖｏ、出力電流Ｉｏ、又は、演算した演算値と比較し、双方の差分が少なくなるように、両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧）を決定し、
（Ａ３）当該決定した各パルスデューティに基づいて、各スイッチング素子Ｑａ〜Ｑｄを駆動する、
構成を有している。
【００４７】
Ｐ＝（１／Ｔ×∫t-T  t（Ｖ×Ｉ）ｄｔ）          ・・・（式２）
【００４８】
なお、（式２）において、「Ｔ」は、直列共振形インバータ装置２０の発振周期を示す。
【００４９】
具体的には、インバータ制御回路３０は、直列共振形インバータ装置２０の出力電圧Ｖｏを検出する出力電圧検出回路部３１と、直列共振形インバータ装置２０の出力電流Ｉｏを検出する出力電流検出回路部３２と、基準値のデータが記憶される第１記憶部３３と、所定の演算を実行する第１演算回路部３４と、各スイッチング素子Ｑａ〜Ｑｄを駆動するインバータ駆動回路部３５と、有している。
【００５０】
出力電圧検出回路部３１は、直列共振形インバータ装置２０の出力電圧Ｖｏの電圧値を検出し、当該検出した電圧値に対応する信号を第１演算回路部３４に出力する。
【００５１】
出力電流検出回路部３２は、直列共振形インバータ装置２０の出力電流Ｉｏの電流値を検出し、当該検出した電流値を示す信号を第１演算回路部３４に出力する。
【００５２】
第１記憶部３３には、直列共振形インバータ装置２０が出力すべき電圧値及び電流値の基準値（以下、「第１の基準値」ともいう。）として、所定の電圧値Ｖｒｅｆ、電流値Ｉｒｅｆ及び電力値Ｐｒｅｆを示すデータが記憶されている。
【００５３】
第１演算回路部３４は、出力電圧検出回路部３３から供給される電圧値と、第１記憶部３３に記憶された基準値Ｖｒｅｆと、の差分値を算出し、当該差分値が小さくなる（すなわち、「０」となる）ように、両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティを決定する。
【００５４】
また、第１演算回路部３４は、出力電流検出回路部３２から供給される電流値と、第１記憶部３３に記憶された基準値Ｉｒｅｆと、の差分値を算出し、当該差分値が小さくなる（すなわち、「０」となる）ように、両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティを決定してもよい。
【００５５】
さらに、第１演算回路部３４は、出力電圧検出回路部３１から供給される電圧値と、出力電流検出回路部３２から供給される電流値と、に基づいて演算値Ｐを算出し、当該算出した演算値Ｐと第１記憶部３３に記憶された基準値Ｐｒｅｆと、の差分値を算出し、当該差分値が小さくなる（すなわち、「０」となる）ように、両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティを決定してもよい。
【００５６】
インバータ駆動回路部３５は、第１演算回路部３４によって決定された両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティに基づいて、各スイッチング素子Ｑａ〜Ｑｄのドレインーソース間に所定の電圧パルスを発生させるための各スイッチング信号Ｖｇａ〜Ｖｇｄを生成する。
【００５７】
そして、インバータ駆動回路部３５は、第１演算回路部３４によって決定された両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティをコンバータ制御回路４０（具体的には、インバータ動作検出回路部４２）に出力する。
【００５８】
コンバータ制御回路４０は、降圧コンバータ１０から出力された直流電圧Ｖｍに対してフィードバック制御を実行するため、
（Ｂ１）インバータ制御回路３０によって決定されたインバータ回路２１のデューティ（すなわち、両接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティ）と、予め設定された基準値とを比較し、双方の差分が少なくなるように（すなわち、「０」になるように）コンバータ用スイッチング素子Ｑ１のオン動作のタイミングを制御するパルスデューティを決定し、
（Ｂ２）当該決定した各パルスデューティに基づいて、コンバータ用スイッチング素子Ｑ１を駆動する、
構成を有している。
【００５９】
具体的には、コンバータ制御回路４０は、降圧コンバータ１０から出力された直流電圧Ｖｍを検出するコンバータ出力電圧検出回路部４１と、インバータ回路２１からの出力電圧（Ｖｓｗ１−Ｖｓｗ２）のデューティを検出するインバータ動作検出回路部４２と、基準となるデューティ（以下、「基準デューティ」ともいう。）のデータが記憶される第２記憶部４３と、所定の演算を行う第２演算回路部４４と、コンバータ用スイッチング素子Ｑ１を駆動するコンバータ駆動回路部４５と、を有している。
【００６０】
コンバータ出力電圧検出回路部４１は、降圧コンバータ１０から実際に出力されている直流電圧Ｖｍを検出し、当該検出した結果を第２演算回路部４４に出力する。
【００６１】
インバータ動作検出回路部４２は、インバータ駆動回路部３５から出力されたＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧デューティを第２演算回路部４４に出力する。
【００６２】
第２記憶部４３には、接続点ＣＰ１−ＣＰ２間の出力電圧パルスの予め設定されているデフォルトの基準デューティ（以下、「第２の基準値」ともいう。）を示すデータが記録される。
【００６３】
第２演算回路部４４は、接続点ＣＰ１−ＣＰ２間の（Ｖｓｗ１−Ｖｓｗ２）間電圧のデューティと、第２記憶部４３に記録された基準値と、を比較して、両者の差分値が小さくなる（すなわち「０」とする）降圧コンバータ１０が出力すべき直流電圧Ｖｍの振幅レベルを決定する。そして、第２演算回路部４４は、当該決定した直流電圧Ｖｍの振幅レベルに基づいて、コンバータ用スイッチング素子Ｑ１のデューティを決定する。
【００６４】
コンバータ駆動回路部４５は、第２演算回路部４４によって決定されたコンバータ用スイッチング素子Ｑ１のデューティに基づいて、コンバータ用スイッチング素子Ｑ１のドレインーソース間に所定の電圧パルスを発生させるためのコンバータ用スイッチング信号Ｖｇ１を生成する。そして、コンバータ駆動回路部４５は、当該生成したコンバータ用スイッチング信号Ｖｇ１をコンバータ用スイッチング素子Ｑ１のゲートに供給する。
【００６５】
［２］電源装置の動作概要
［２．１］電源装置の基本動作
次に、図２を用いて、本実施形態の電源装置１（具体的には直列共振形インバータ装置２０）の基本動作について説明する。なお、図２は、本実施形態において、インバータ回路２１を構成する各スイッチング素子Ｑの動作と、当該インバータ回路２１における接続点ＣＰ１−ＣＰ２間の出力電圧パルスのタイミングと、の関係を示す基本動作に関するタイミングチャートである。
【００６６】
本実施形態の電源装置１は、降圧コンバータ１０において、入力された所定の直流電圧
Ｖｉｎの振幅を制御しつつ、直列共振形インバータ装置２０において、当該降圧コンバータ１０から出力された直流電圧Ｖｍを、正負の電圧パルスに変換して出力電圧Ｖｏ及び正弦波の出力電流Ｉｏを出力する。
【００６７】
特に、インバータ回路２１は、基本動作として、各スイッチング素子Ｑａ〜Ｑｄのゲートに、インバータ駆動回路部３５において生成された各スイッチング信号Ｖｇａ〜Ｖｇｄを供給することによって、接続点ＣＰ１−ＣＰ２間の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）及び出力電流（Ｉｓｗ）を出力するようになっている。
【００６８】
具体的には、インバータ回路２１においては、
（１）第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂから構成され、かつ、デットタイムを設けて５０％弱のデューティで交互にオン動作する第１組スイッチと、
（２）第３スイッチング素子Ｑｃ及び第４スイッチング素子Ｑｄから構成され、かつ、デットタイムを設けて５０％弱のデューティで交互にオン動作する第２組スイッチと、
を構成する。
【００６９】
そして、インバータ回路２１は、第１組スイッチ（すなわち、第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂの組）及び第２組スイッチ（すなわち、第３スイッチング素子Ｑｃ及び第４スイッチング素子Ｑｄの組）に位相差を与えて出力電圧パルス（接続点ＣＰ１−ＣＰ２間の出力電圧パルス）を出力するようになっている。
【００７０】
例えば、本実施形態のインバータ回路２１は、各スイッチング信号Ｖｇａ〜Ｖｇｄによって、図２（Ａ）〜（Ｄ）に示すように、第１組スイッチ及び第２組スイッチを、約５０％（例えば４７％）ずつ、かつ、１８０度の位相差（又は、それより少し位相をずらして）によって交互に動作させる場合を想定する。
【００７１】
この場合には、本実施形態のインバータ回路２１は、各スイッチング素子Ｑａ〜Ｑｄにおけるドレイン−ソース間の電圧（以下、「ドレイン−ソース間電圧」という。）を発生させ、図２（Ｂ）に示すように、振幅レベル±Ｖｍを有する正負の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）を出力するようになっている。
【００７２】
なお、本実施形態においては、上述のように、第１組スイッチを構成する第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂがそれぞれ同時にオン動作することによって貫通電流が流れることを防止するため、第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂのオン時間にはデットタイムを設けている。そして、同様に、第２組スイッチを構成する第３スイッチング素子Ｑｃ及び第４スイッチング素子Ｑｄがそれぞれ同時にオン動作することによって貫通電流が流れることを防止するため、第３スイッチング素子Ｑｃ及び第４スイッチング素子Ｑｄのオン時間にはデットタイムを設けている。
【００７３】
また、図２（Ａ）〜（Ｄ）は、各スイッチング素子Ｑａ〜Ｑｄのドレイン−ソース間電圧を示し、第１組スイッチ及び第２組スイッチの位相を、約１８０度から少しずらして動作させている場合の例である。
【００７４】
そして、共振回路２２（すなわち、トランスＴ１、インダクタＬ２及びコンデンサＣ３から構成される回路の両端）には、図２（Ｅ）に示すように、インバータ回路２１から出力された振幅レベル±Ｖｍを有し、パルスデューティが各スイッチング素子Ｑａ〜Ｑｄのドレイン−ソース電圧の約５０％（例えば４７％）となる正負の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）が印加される。
【００７５】
そして、共振回路２２においては、出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）と、インダ
クタＬ２及びコンデンサＣ３の共振タンクの作用と、に基づいて、正弦波の電流がトランスＴ１に流れ、その結果、直列共振形インバータ装置２０の出力として交流（正弦波）の出力電圧Ｖｏ及び出力電流Ｉｏが出力される。
【００７６】
［２．２］本実施形態の電源装置における動作概要
次に、図３を用いて、従来のフィードバック制御を参照しつつ、本実施形態の電源装置１における動作概要について説明する。なお、図３は、従来のフィードバック制御における負荷変動、出力電圧Ｖｏ及び降圧コンバータ１０の出力電圧の関係を説明するための図である。
【００７７】
従来、直列共振形インバータ装置２０から出力された出力電圧Ｖｏｌ、出力電流Ｉｏ又はこれらに基づく演算値が予め設定された基準を示す電圧値（以下、「基準値」ともいう。）Ｖｒｅｆ、電流値Ｉｒｅｆ、又は、電力値Ｐｒｅｆから変化した場合には、電源装置１は、降圧コンバータ１０から出力される直流電圧Ｖｍの振幅レベルを低くし又は高くし、出力電圧Ｖｏ、出力電流Ｉｏ又は出力電力Ｐｏを基準値に維持及び調整するＰＡＭ（Ｐｕｌｓｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）制御に基づくフィードバック制御を実行する。
【００７８】
特に、直列共振形インバータ装置２０（具体的には、インバータ回路２１）は、スイッチング素子において発生する導通損失の影響を考慮し、常に一定のデューティ（例えば、最大デューティ）によって駆動させており、降圧コンバータ１０から出力される直流電圧Ｖｍの振幅レベルを制御するようになっている。
【００７９】
例えば、図３に示すように、負荷変動によって、直列共振形インバータ装置２０から出力された出力電流Ｉｏが低下し（図３（Ａ））、当該直列共振形インバータ装置２０から出力される出力電圧Ｖｏの振幅レベルが基準値Ｖｒｅｆより高くなった場合には、フィードバック制御を実行しないと出力電圧Ｖｏの値が規定の値に戻らなくなり（図３（Ｂ））、負荷などに不具合が生ずる。
【００８０】
そのため、降圧コンバータ１０において、コンバータ用スイッチング素子Ｑ１のオン動作を制御して当該コンバータ用スイッチング素子Ｑ１におけるパルスデューティを制御することによって、降圧コンバータ１０から出力される直流電圧Ｖｍにおける振幅レベルを低くする（図３（Ｃ））。
【００８１】
その結果、図２（Ｆ）に示すように、インバータ回路２１の接続点ＣＰ１−ＣＰ２間の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）の振幅レベル（±Ｖｍ２）も低くなり、出力電圧Ｖｏの振幅レベルも基準値Ｖｒｅｆに収束させることができるようになっている（図３（Ｄ））。なお、出力電流Ｉｏ及び出力電力Ｐｏが基準値Ｉｒｅｆ又はＰｒｅｆより高くなった場合も同様である。
【００８２】
しかしながら、降圧コンバータ１０の出力側には、大容量の平滑コンデンサである出力側コンデンサＣ２が配置されているため、負荷の急激な変動が発生した場合には、当該出力側コンデンサＣ２の充放電に、ある程度の時間が必要となるため、たとえ、コンバータ用スイッチング素子Ｑ１のオン動作が迅速に制御されたとしても、降圧コンバータ１０から出力される直流電圧Ｖｍの振幅が迅速に応答しない。
【００８３】
具体的には、コンバータ用スイッチング素子Ｑ１の動作周期は、十数μ秒である一方で、出力側コンデンサＣ２の充放電の時間Ｔ１は、百μ秒〜数百μ秒となり、１〜２桁秒の遅延が発生する。
【００８４】
そこで、本実施形態の電源装置１は、インバータ制御回路３０及びコンバータ制御回路４０を設け、
（１）共振回路２２から出力される出力電圧（すなわち、当該電源装置１から出力される出力電圧）Ｖｏ若しくは出力電流Ｉｏを検出し、又は、当該検出した出力電圧Ｖｏ及び出力電流Ｉｏに基づいて出力電力Ｐｏを算出し、
（２）検出した出力電圧Ｖｏ若しくは出力電流Ｉｏ、又は、算出された出力電力Ｐｏに基づいて、インバータ回路２１における各スイッチング素子Ｑａ〜Ｑｄのオン動作及びオフ動作を制御する制御信号を生成し、かつ、当該生成した制御信号を各スイッチング素子Ｑａ〜Ｑｄに供給することによって、インバータ回路２１の接続点ＣＰ１−ＣＰ２間の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを制御し、
（３）当該接続点ＣＰ１−ＣＰ２間の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティに基づいて、降圧コンバータ１０から出力される直流電圧Ｖｍの振幅レベルを制御する、
構成を有している。
【００８５】
このような構成を有することによって、本実施形態の電源装置１は、従来からの回路構成を大きく変更させずに、ＰＡＭ制御における高効率化とＰＷＭの応答速度の速さを両立させた構成を実現することができるので、例えば、負荷が急激に変動した場合であっても、出力電圧を基準値に適切に維持及び調整することができるなど、追加コストを発生させずに高速応答を実現できるようになっている。
【００８６】
また、本実施形態の電源装置１は、出力安定化のためには大きい定数が必要な共振タンクを構成するコンデンサやインダクタの定数を小さくすること、及び、その結果、小型化及び低コスト化を実現することができるようになっている。
【００８７】
［２．３］インバータ制御回路及びコンバータ制御回路の動作
次に、図４及び図５を用いて本実施形態のインバータ制御回路３０及びコンバータ制御回路４０の動作について説明する。なお、図４は、本実施形態の電源装置１のフィードバック制御における負荷変動、出力電圧Ｖｏ及び降圧コンバータ１０の出力電圧の関係を説明するための図である。また、図５は、本実施形態において、インバータ回路２１を構成する各スイッチング素子の動作と、当該インバータ回路から出力される出力電圧パルス及び出力電流のタイミングと、の関係を示すタイミングチャートである。
【００８８】
例えば、インバータ制御回路３０によって、インバータ回路２１における各スイッチング素子Ｑａ〜Ｑｄを制御し、上述の図２（Ａ）〜（Ｄ）に示すように、それらの各ドレイン−ソース間において位相差約１８０度（具体的には２００度）の電圧パルスであって、振幅レベルＶｍ１の電圧パルスを発生させている場合を想定する。
【００８９】
すなわち、第１スイッチング素子Ｑａ及び第４スイッチング素子Ｑｄと、第２スイッチング素子Ｑｂ及び第３スイッチング素子Ｑｃと、において位相差約１８０度（具体的には２００度）の電圧パルスであって、振幅レベルＶｍ１の電圧パルスを発生させている場合を想定する。
【００９０】
この場合において、負荷が安定している場合には、両接続点ＣＰ１−ＣＰ２間には（すなわち、共振回路２２には）、図２（Ｅ）に示すように、パルスデューティが約１００％で振幅レベル±Ｖｍ１を有する（Ｖｓｗ１−Ｖｓｗ２）電圧の出力電圧パルスが印加され、それに基づいて出力電圧Ｖｏが電源装置１から負荷に出力される。
【００９１】
なお、上述のように、第１スイッチング素子Ｑａ及び第２スイッチング素子Ｑｂと、第３スイッチング素子Ｑｃ及び第４スイッチング素子Ｑｄとがそれぞれ同時にオン動作する
ことによって貫通電流が流れることを防止するため、第１組スイッチ及び第２組スイッチのそれぞれのオン時間にはデッドタイムを設けている。そして、ここでは、第１組スイッチ及び第２組スイッチのそれぞれのオン時間は５０％よりも若干少なく設定され（例えば４７％）、タイミングにずれを生じさせている。
【００９２】
一方、この場合において、例えば、図４（Ａ）に示すように、負荷が急激に小さくなる変動が発生した場合には、本実施形態のインバータ制御回路３０は、図４（Ｃ）に示すように、各スイッチング素子Ｑａ〜Ｑｄのオン動作を制御し、インバータ回路２１から出力される正負の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティをＤｉ１の値からＤｉ２の値に小さくする。
【００９３】
具体的には、インバータ制御回路３０によって、各スイッチング素子Ｑａ〜Ｑｄを制御し、それらの各ドレイン−ソース間において、図５（Ａ）〜（Ｄ）に示すように、第１スイッチング素子Ｑａ及び第４スイッチング素子Ｑｄと、第２スイッチング素子Ｑｂ及び第３スイッチング素子Ｑｃと、における位相差を、約２００度に変化させた振幅レベル±Ｖｍ１の電圧パルスを発生させる。
【００９４】
この結果、共振回路２２には、図５（Ｅ）に示すように、振幅レベル±Ｖｍ１を有する出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）が印加され、それに基づいて出力電圧Ｖｏが電源装置１から負荷に出力される。
【００９５】
すなわち、図４（Ｃ）及び（Ｄ）に示すように、正負の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティをＤｉ１の値からＤｉ２の値に変化させることによって、出力電圧Ｖｏは、一端上昇するが、時間Ｔ２の経過後は、規定された振幅レベルに収束するようになっている。ただし、図４（Ｄ）は、出力電圧Ｖｏの実効値を示している。
【００９６】
したがって、電源装置１は、降圧コンバータ１０から出力される直流電圧Ｖｍの振幅レベルの制御を待つことなく、出力電圧Ｖｏの上昇を短時間で抑制することができるようになっている。
【００９７】
一方、コンバータ制御回路４０は、出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティが小さくなると、当該正負の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを基準値Ｖｒｅｆに戻すため、コンバータ用スイッチング素子Ｑ１のオン動作を制御する。具体的には、コンバータ制御回路４０は、図４（Ｃ）に示すように、降圧コンバータ１０から出力される直流電圧Ｖｍを、振幅レベルＶ１からＶ２に小さくする。
【００９８】
この結果、本実施形態の電源装置１においては、降圧コンバータ１０から出力される直流電圧Ｖｍの変化に応じて接続点ＣＰ１−ＣＰ２間の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを基準値Ｄｉｌに収束させることができるようになっている。
【００９９】
特に、正負の極性が周期的に変化する電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを基準値Ｄｉｌに収束させるまでの時間Ｔ１ｒは、降圧コンバータ１０の出力側コンデンサＣ２の充放電に必要な時間として、数十μ秒〜数百μ秒と長くなる。しかしながら、この間において、上述のように、出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを小さくすることによって、電源装置１としての出力電圧Ｖｏは小さくなり（出力電流Ｉｏや出力電力Ｐｏも小さくなり）、その結果、負荷に印加されるエネルギーは小さくすることができるようになっている。
【０１００】
すなわち、電源装置１としての出力電圧Ｖｏの振幅レベルとして、時間Ｔ２の経過後であっても、負荷変動の影響が生ずることなく、基準値Ｖｒｅｆを維持することができるよ
うになっている。
【０１０１】
このように、本実施形態の電源装置１は、負荷が急激に変動した場合においては、正負の出力電圧パルス（Ｖｓｗ１−Ｖｓｗ２）のデューティを制御するまでの時間（上述の場合には、Ｄｉ２に収束するまでの時間Ｔ２）があれば、出力電圧Ｖｏの振幅レベルを基準値Ｖｒｅｆに、出力電流Ｉｏの振幅レベルを基準値Ｉｒｅｆに、又は、出力電力Ｐｏの振幅レベルを基準値Ｐｒｅｆに収束することができるようになっている。
【０１０２】
したがって、本実施形態の電源装置１は、従来のように、降圧コンバータ１０から出力された直流電圧Ｖｍのみを制御する場合に必要な時間Ｔ１ｒに比べて、出力電圧Ｖｏから基準値Ｖｒｅｆへ、出力電流Ｉｏから基準値Ｉｒｅｆへ、又は、出力電力Ｐｏから基準値Ｐｒｅｆへ収束する時間を大幅に短縮することができるようになっている。
【０１０３】
また、パルスデューティを小さくすると、実効電流が大きくなり、かつ、ＭＯＳＦＥＴのＯＮ抵抗による導通損失が大きくなり、効率が低下する。
【０１０４】
しかしながら、本実施形態の電源装置１においては、パルスデューティが小さくなると、最終的には降圧コンバータ１０から出力された直流電圧Ｖｍを降圧コンバータ１０の出力電圧を低く制御し、パルスデューティを設定された高い値に瞬時にあげることができるので、パルスデューティが小さい期間は極めて短時間となる。したがって、本実施形態の電源装置１においては、出力電圧、出力電流又は出力電力に対する効率への影響を取り除くことができる。
【０１０５】
［３］その他
上記実施形態においては、直列共振形インバータ装置２０、又は、降圧コンバータ１０と、直列共振形インバータ装置２０と、インバータ制御回路３０と、コンバータ制御回路４０と、を備えた電源装置１について本願の電源装置を適用した場合について説明したが、降圧コンバータ１０及び直列共振形インバータ装置２０を制御するインバータ制御回路３０及びコンバータ制御回路４０を有する制御装置として、本願の制御装置を適用してもよい。
【０１０６】
また、この場合には、インバータ制御回路３０及びコンバータ制御回路４０を有する制御装置を、記憶装置（ハードディスクなど）、ＣＰＵ及びメモリ（ＲＯＭやＲＡＭ）を有するコンピュータによって構成し、当該コンピュータを、制御装置として機能させるための制御プログラムによって実現することも可能である。
【符号の説明】
【０１０７】
１  …  電源装置
３  …  波形
１０  …  降圧コンバータ
２０  …  直列共振形インバータ装置
２１  …  インバータ回路
２２  …  共振回路
３０  …  インバータ制御回路
３１  …  出力電圧検出回路部
３２  …  出力電流検出回路部
３３  …  第１記憶部
３４  …  第１演算回路部
３５  …  インバータ駆動回路部
４０  …  コンバータ制御回路
４１  …  コンバータ出力電圧検出回路部
４２  …  インバータ動作検出回路部
４３  …  第２記憶部
４４  …  第２演算回路部
４５  …  コンバータ駆動回路部
【図１】
2019134542.tif 000003
【図２】
2019134542.tif 000004
【図３】
2019134542.tif 000005
【図４】
2019134542.tif 000006
【図５】
2019134542.tif 000007