(57)【要約】【課題】非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づける。【解決手段】制御回路は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、系に含まれる制御対象を制御信号に基づいて調整する調整部と、検出された誤差信号に基づいて制御信号を生成することにより、調整部を介して制御対象へのフィードバック制御又はフィードフォワード制御を行う制御部とを備える。制御部は、制御信号の生成にあたり、制御信号と、制御対象の状態変化との非線形な応答関係を補償する非線形補償演算処理を行う。【選択図】図１
2019207330.tif 000002
【特許請求の範囲】
【請求項１】
系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、
前記系に含まれる制御対象を制御信号に基づいて調整する調整部と、
前記誤差信号に基づいて前記制御信号を生成することにより、前記調整部を介して前記制御対象へのフィードバック制御又はフィードフォワード制御を行い、前記系が基準の状態に近くなるよう制御する制御部とを備え、
前記制御部は、前記制御信号の生成にあたり、前記制御信号と、前記制御対象の状態変化との非線形の応答関係を補償する非線形補償演算処理を行う制御回路。
【請求項２】
前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第１のアームと、分岐された他方の前記光を伝送する第２のアームと、前記第１のアームを伝送した前記光及び前記第２のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、
前記制御対象は、前記第１のアーム又は前記第２のアームの少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、
前記調整部は、前記遅延量制御部を前記制御信号に基づいて調整し、
前記制御部は、前記非線形補償演算処理において、前記遅延量制御部に生じる遅延量と前記制御信号との間の非線形の応答関係を補償する、
請求項１に記載の制御回路。
【請求項３】
前記調整部は、前記遅延量制御部を調整することにより前記第１のアームの前記光及び前記第２のアームの前記光の遅延量をプッシュプルに制御し、
前記制御部は、前記第１のアーム及び前記第２のアームのうち一方の遅延量をＸだけ増加させる場合は、他方の遅延量をＸだけ減少させるように前記調整部を介して前記遅延量制御部を制御し、
前記非線形補償演算処理は、前記制御信号と前記Ｘとの間の非線形の応答関係を補償する、
請求項２に記載の制御回路。
【請求項４】
前記遅延量制御部は、前記第１のアームを伝送する前記光の遅延量を熱膨張により変更する第１のヒータと、前記第２のアームを伝送する前記光の遅延量を熱膨張により変更する第２のヒータとからなり、
前記調整部は、前記制御信号に基づき前記第１のヒータ及び第２のヒータへ電圧又は電流を供給し、
前記制御部は、予め定められたオフセット電力を用いて、前記第１のヒータ及び前記第２のヒータのうちの一方のヒータ電力がオフセット電力にΔＷを加算した値である場合に、他方のヒータ電力を、前記オフセット電力から前記ΔＷを減算した値とするよう前記調整部を介して前記遅延量制御部を制御し、
前記非線形補償演算処理は、前記制御信号と前記ΔＷとの間の非線形の応答関係を補償する、
請求項２に記載の制御回路。
【請求項５】
前記制御部は、
予め定められた周波数ｆｄで発振する発振器と、
前記非線形の応答関係によって生じる、ディザ信号の振幅と、前記調整部が前記制御対象にディザリングを加えたときの前記系の状態の変動との非線形な対応関係を補償するディザリング効率補償部と、を備え、
前記調整部は、前記ディザリング効率補償部により前記非線形な対応関係が補償された前記周波数ｆｄのディザ信号を前記制御対象に加え、
前記誤差検出部は、前記調整部が前記制御対象にディザリングを加えた前記系の状態を同期検波し、前記系の現在の状態と基準の状態との差分を定量化した前記誤差信号を検出する、
請求項１に記載の制御回路。
【請求項６】
前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第１のアームと、分岐された他方の前記光を伝送する第２のアームと、前記第１のアームを伝送した前記光及び前記第２のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、
前記制御対象は、前記第１のアーム又は前記第２のアームのうち少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、
前記調整部は、前記第１のアーム及び前記第２のアームのうち少なくとも一方のアームを伝送する光の遅延量を制御すると共に、前記第１のアーム及び前記第２のアームのうち少なくとも一方のアームを伝送する前記光の遅延量に前記周波数ｆｄのディザリングを加えるよう前記遅延量制御部を制御し、
前記ディザリング効率補償部は、前記ディザ信号の振幅と前記調整部がディザリングを加えることにより生じる前記遅延量の変動との前記非線形な対応関係を補償することにより、ディザリングにより生じる前記遅延量の増減の振幅を一定に保つ、
請求項５に記載の制御回路。
【請求項７】
前記調整部は、前記第１のアーム及び前記第２のアームの遅延量Ｙを相反的に振幅ΔＹの範囲でディザリングし、前記第１のアーム及び前記第２のアームのうち一方のアームの遅延量がＹ＋ΔＹからＹ−ΔＹへと変化するときは他方のアームの遅延量がＹ−ΔＹからＹ＋ΔＹへと変化するようディザリングを行い、かつ、
前記ディザリング効率補償部は、Ｙの値によらず常にΔＹが一定となるよう前記非線形な対応関係を補償する、
請求項６に記載の制御回路。
【請求項８】
前記遅延量制御部は、前記第１のアーム及び前記第２のアームの少なくとも片方を熱膨張させるヒータを有し、
前記調整部は、前記ヒータへ印加する電圧又は電流にディザリングを加え、
前記ディザリング効率補償部は、ディザリングによる前記ヒータの発熱量の増減の振幅が一定となるように前記ヒータに印加される電圧又は電流と前記ヒータの発熱量との非線形性な対応関係を補償する、
請求項６に記載の制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御回路に関する。
【背景技術】
【０００２】
マッハツェンダ干渉計（ＭＺＩ）は、特定の波長のみを通過させる光バンドパスフィルタや、位相変調信号を復調するためのビット遅延干渉計など、様々な分野で用いられる光学部品である。特に、ＭＺＩを用いた光変調器（以下、「ＭＺＩ型光変調器」と記載する。）は、大容量光伝送システムにおけるキーコンポーネントである。
【０００３】
ＭＺＩはよく知られているように、入力光を２分岐し、それぞれ別のアームを伝搬させたのちに再び合波して出力する。ＭＺＩから出力される光の強度又は光位相は、２つのアームそれぞれを伝搬してきた光の位相差で定まり、この位相差はこれら２つのアームの光路長の差で定まる。
【０００４】
ＭＺＩを光フィルタ又はビット遅延干渉計として用いる場合には、２つのアームの光路長の差を一定の値に調整する必要がある。この光路長の差が幾らであるべきかは、光フィルタの波長特性をどのように設定するか、又は、ビット遅延干渉計で復調する信号のキャリア波長及びビットレートが幾らであるかによって定まる。
【０００５】
ＭＺＩ型光変調器は、この光路長の差を駆動信号によって意図的に変調することにより、出力される光の強度あるいは光位相に変調を与え、光変調信号を生成する。しかし、ＭＺＩ型光変調器として運用する場合であっても、駆動信号がゼロレベルになった瞬間における２つのアーム光路長の差は一定に保つ必要がある。この光路長の差が幾らであるべきかは、キャリアとなる波長及び光信号の信号フォーマットによって定まる。
【０００６】
ＭＺＩが持つ２つのアームの光路長の差の制御は、これらのアームの少なくとも片方に設けられた遅延量制御部によってアームの屈折率や長さを変更することで達成される。遅延量制御部としては、ポッケルス効果などの光非線形効果や、ヒータによる光導波路の熱膨張を用いたものが一般的である。遅延量制御部がアームに齎す遅延量は、遅延量制御部に加えられる電気信号によって制御される。この電気信号は通常、バイアス電圧と呼ばれる。電圧ではなく電流でもって制御する構成もありえるが、慣例に従って本願では「バイアス電圧」という表記で統一する。
【０００７】
ＭＺＩの２つのアームの光路長の差を所望の値とするにあたり、必要となるバイアス電圧がいくらになるかは一般に事前予測が難しい。なぜなら、通常、各アームの光路長の製造誤差は波長に匹敵する量であり、かつ前述の光非線形効果の波長依存性や、環境温度による光路長の変化が無視できないためである。結果としてバイアス電圧の最適値はＭＺＩの個体ごとに異なり、また使用する波長にも依存し、更にＭＺＩの経時変化によっても微妙に変化する。
【０００８】
このため、ＭＺＩの運用には、バイアス電圧の最適値からのずれを検出する誤差検出回路と、検出された誤差をバイアス電圧にフィードバックするバイアス制御回路とからなる自動バイアス制御回路（ＡＢＣ回路）が重要となる。自動バイアス制御技術、特にＭＺＩ型光変調器のための自動バイアス制御技術については、過去さまざまな手法が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第５２６１７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
かつては遅延量制御部に、ポッケルス効果を用いる構成が一般的であった。この場合、バイアス電圧とアームを伝搬する光の遅延量はほぼ比例する。バイアス電圧と光位相差もまた比例するため、フィードバック制御は比較的容易である。
【００１１】
一方で、アームの近辺に配置したヒータの熱でアームを熱膨張させ、遅延量を調整するタイプの遅延量制御部や、半導体素子の非線形光学効果を用いてアームの屈折率を変化させ、アームを伝搬する光の遅延量を調整するタイプの遅延量制御部がある。こられのタイプの遅延量制御部では、ヒータの熱量や半導体の非線形性に注意してフィードバック制御を行うことが重要となる。例えば、ヒータの熱量はヒータに印加されるヒータ電圧とヒータを通過するヒータ電流の積に比例するが、ヒータ電流はヒータの抵抗値に依存し、またヒータの抵抗値はヒータの温度に依存する。それゆえ、単純なＰＩ（Proportional-Integral）制御やＰＩＤ（Proportional-Integral-Differential）制御によりヒータ電圧やヒータ電流を制御しても、的確な制御は困難である。
【００１２】
上述の非線形性が齎すもう一つの問題は、パイロットトーンないしディザリングの影響が非線形になるという点である。例として、図９に示すようなＭＺＩからの出力光の光強度を最大に制御することを考える。ここでは、説明を容易にするために、ＭＺＩには変調を与えず、出力光はＣＷ（Continuous wave：無変調連続波）光であると仮定する。ＭＺＩに入力されたＣＷ光は、第１の光カプラで２分岐される。２分岐された光それぞれが伝搬するアームのうち片方のアームには遅延量制御部が設けられている。２つのアームそれぞれを伝搬した光は、第２の光カプラで合波され、出力光として取り出される。
【００１３】
ここで、２つのアームによる光位相の差が２π（単位はrad（ラジアン）、以下同じ）の整数倍となるように、バイアス電圧を変更して遅延量制御部で生じる遅延量を変更し、光パワモニタにおいて検出された光強度が最大となった時点で遅延量の変更を停止すれば目的は達せられる。だが、前述のようにＭＺＩのアームの長さは経時変化を起こしやすく、またＣＷ光源から出力される光パワにも揺らぎが生じうるので、光強度が最大であるか否かの判定を継続的に行うのは難しい。
【００１４】
この問題を解消するため、バイアス電圧に周波数ｆｄのディザ信号を加え、光パワモニタの出力を周波数ｆｄで同期検波し、同期検波結果をバイアス電圧及び遅延量制御部へフィードバックすることが広く行われている。ここで、出力光に与える影響を大きくせぬよう、ディザ信号の振幅を小さく抑えるのが一般的である。図９には、ディザ信号を印加する機能部と同期検波回路とを含む構成を併せて示している。
【００１５】
遅延量制御部には、バイアス電源の出力であるバイアス電圧が印加されるが、ここに発振器から出力される周波数ｆｄのディザ信号が印加される。出力光には周波数ｆｄ又はその倍波の強度変調成分が重畳される。第２の光カプラからの出力光はタップにより一部分岐される。光パワモニタが、その分岐された光を受光して周波数ｆｄのディザ成分又はその倍波を検出したのち、同期検波回路が、発振器出力をリファレンスとして用いて同期検波を行う。後述のように同期検波結果は、バイアス電圧の現在値が最適値とどの程度離れているかを示す誤差信号として活用できる。すなわち、光パワモニタと同期検波回路は、誤差検出回路として機能する。得られた誤差信号はＰＩ制御回路へと送られ、ＰＩ制御回路は、誤差信号に基づいてバイアス電源へのフィードバック信号の大きさを決定し、バイアス電源を制御する。
【００１６】
図１０は、周波数ｆｄのディザ信号が遅延量制御部に与える影響を示す模式図であり、図１１は、周波数ｆｄのディザ信号が出力光の光強度に与える影響を示す模式図である。図１０における符号Ｌ９１及び図１１における符号Ｌ９３は、遅延量制御部によって生じる遅延量がバイアス電圧に比例する場合（以下、「ケース１」と記載する。）を表す。この場合、図１０の符号Ｌ９１に示すように、遅延量はバイアス電圧に対して線形に増加する。しかし、図１１の符号Ｌ９３に示すように、ＭＺＩの性質により、出力光強度は、バイアス電圧に対して正弦波応答を示す。
【００１７】
図１０の符号Ｌ９２及び図１１における符号Ｌ９４は、遅延量制御部によって生じる遅延量が、バイアス電圧に対して非線形な応答を示す場合（以下、「ケース２」と記載する）である。例として、遅延量制御部がヒータである場合が相当する。ヒータの熱量は電流と電圧の積に比例し、また電流は電圧をヒータ抵抗で割ったものである。よって、ヒータの熱量はおおよそバイアス電圧の２乗に比例し、光導波路の遅延量もバイアス電圧の２乗に比例する。このため出力光強度の正弦波応答は歪み、バイアス電圧が高電圧になるほど光強度の変化は激しくなる。
【００１８】
ケース１、２のどちらの場合であっても、周波数ｆｄのディザ信号により、出力光強度は強度変調を受ける。この強度変調の周波数成分は一般にはｆｄであるが、出力光強度が極値を取る場合にはｆｄではなく２ｆｄとなる。以下その理由を説明する。図１０及び図１１には、ケース１において出力光強度が最大値となるバイアス電圧Ｖａ１、Ｖａ２、及び、ケース２において出力光強度が最大値となるバイアス電圧Ｖｂ１、Ｖｂ２を示している。これらのバイアス電圧では、出力光強度はディザリングにより最大値を間に挟んで変動する。すなわち、バイアス電圧がディザリングにより微小増加する過程で一度最大値を通過し、またバイアス電圧がディザリングにより微小減少する過程でもう一度最大値を通過する。これらの過程が周波数ｆｄで繰り返されるため、出力光に重畳する強度変調成分は２ｆｄとなり、ｆｄの周波数成分は抑圧される。よって光強度を最大とすることを制御目標とする場合は、周波数ｆｄで同期検波を行い、同期検波結果を誤差信号として用い、誤差信号の絶対値が最小（すなわち周波数ｆｄの成分が最小）となるよう制御を行えばよい。
【００１９】
ここで、正しい制御がなされ、バイアス電圧がＶａ１、Ｖａ２（ケース１の場合）又はバイアス電圧がＶｂ１、Ｖｂ２（ケース２の場合）にロックしたとき、出力光に重畳した周波数２ｆｄの強度変調の振幅がどうなるかを考える。遅延量がバイアス電圧に比例するケース１の場合は、図１１の符号Ｌ９３に示す通り、２ｆｄの強度変調の振幅はＶａ１でもＶａ２でも一様である。しかし遅延量がバイアス電圧に比例しないケース２の場合は、図１１の符号Ｌ９４に示す通り、Ｖｂ１における周波数２ｆｄの強度変調の振幅は小さく、Ｖｂ２における周波数２ｆｄの強度変調の振幅は大きくなる。また、同図から明らかなように、更に高いバイアス電圧でロックすると、周波数２ｆｄの強度変調の振幅は加速度的に大きくなる。前述のとおり、出力光に与える影響を大きくせぬよう、ディザ信号の振幅は小さく抑えるのが一般的であるが、例えバイアス電圧に印加された時点でのディザ信号の振幅が一定であっても、出力光に重畳されるディザ成分又はその２倍波の振幅は一様ではない、という問題が生じる。
【００２０】
さらに問題なのは、実線のように遅延量制御部がバイアス電圧に対して非線形である場合は、ＰＩ制御が非常に難しくなるということである。フィードバック信号の大きさから誤差信号の大きさをどのように求めるかは、様々な研究がなされているが、図１１の符号Ｌ９４のような場合には、バイアス電圧が高い時ほど、バイアス電圧の変更量に対する光強度の変動量が大きくなる。そのため、単純なＰＩ制御では適切な収束ができず、最悪の場合は発散に至る。
【００２１】
またこれまでの説明では、光強度を最大とすることを制御目標とした。しかし、運用によっては、光強度を最大値の半分に設定することが望ましい場合もある。遅延量がバイアス電圧に比例する場合はこの種の制御は比較的容易である。図１１の符号Ｌ９３に示すように、光強度は正弦波応答であり、光強度の最大値の半分であるとき、符号Ｌ９３の傾斜は最大である。従って、出力光に重畳する周波数ｆｄの強度変調成分が最大となるようにバイアス電圧を制御すればよい。つまり、周波数ｆｄで同期検波を行い、同期検波結果を誤差信号として用い、誤差信号の絶対値が最大となるようにバイアス電圧を制御すればよい。ところが、遅延量がバイアス電圧に比例しない場合は、図１１の符号Ｌ９４に示すように、光強度は単純な正弦波応答ではなく、光強度の最大値の半分であるときの符号Ｌ９４の傾斜は最大とは限らない。このため、同期検波結果を誤差信号として用いることが出来ず、制御は更に困難となる。
【００２２】
上記事情に鑑み、本発明は、非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づけることができる制御回路を提供することを目的としている。
【課題を解決するための手段】
【００２３】
本発明の一態様は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する誤差検出部と、前記系に含まれる制御対象を制御信号に基づいて調整する調整部と、前記誤差信号に基づいて前記制御信号を生成することにより、前記調整部を介して前記制御対象へのフィードバック制御又はフィードフォワード制御を行い、前記系が基準の状態に近くなるよう制御する制御部とを備え、前記制御部は、前記制御信号の生成にあたり、前記制御信号と、前記制御対象の状態変化との非線形の応答関係を補償する非線形補償演算処理を行う制御回路である。
【００２４】
本発明の一態様は、上述の制御回路であって、前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第１のアームと、分岐された他方の前記光を伝送する第２のアームと、前記第１のアームを伝送した前記光及び前記第２のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、前記制御対象は、前記第１のアーム又は前記第２のアームの少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、前記調整部は、前記遅延量制御部を前記制御信号に基づいて調整し、前記制御部は、前記非線形補償演算処理において、前記遅延量制御部に生じる遅延量と前記制御信号との間の非線形の応答関係を補償する。
【００２５】
本発明の一態様は、上述の制御回路であって、前記調整部は、前記遅延量制御部を調整することにより前記第１のアームの前記光及び前記第２のアームの前記光の遅延量をプッシュプルに制御し、前記制御部は、前記第１のアーム及び前記第２のアームのうち一方の遅延量をＸだけ増加させる場合は、他方の遅延量をＸだけ減少させるように前記調整部を介して前記遅延量制御部を制御し、前記非線形補償演算処理は、前記制御信号と前記Ｘとの間の非線形の応答関係を補償する。
【００２６】
本発明の一態様は、上述の制御回路であって、前記遅延量制御部は、前記第１のアームを伝送する前記光の遅延量を熱膨張により変更する第１のヒータと、前記第２のアームを伝送する前記光の遅延量を熱膨張により変更する第２のヒータとからなり、前記調整部は、前記制御信号に基づき前記第１のヒータ及び第２のヒータへ電圧又は電流を供給し、前記制御部は、予め定められたオフセット電力を用いて、前記第１のヒータ及び前記第２のヒータのうちの一方のヒータ電力がオフセット電力にΔＷを加算した値である場合に、他方のヒータ電力を、前記オフセット電力から前記ΔＷを減算した値とするよう前記調整部を介して前記遅延量制御部を制御し、前記非線形補償演算処理は、前記制御信号と前記ΔＷとの間の非線形の応答関係を補償する。
【００２７】
本発明の一態様は、上述の制御回路であって、前記制御部は、予め定められた周波数ｆｄで発振する発振器と、前記非線形の応答関係によって生じる、ディザ信号の振幅と、前記調整部が前記制御対象にディザリングを加えたときの前記系の状態の変動との非線形な対応関係を補償するディザリング効率補償部と、を備え、前記調整部は、前記ディザリング効率補償部により前記非線形な対応関係が補償された前記周波数ｆｄのディザ信号を前記制御対象に加え、前記誤差検出部は、前記調整部が前記制御対象にディザリングを加えた前記系の状態を同期検波し、前記系の現在の状態と基準の状態との差分を定量化した前記誤差信号を検出する。
【００２８】
本発明の一態様は、上述の制御回路であって、前記系は、入力された光を二つに分岐する分岐部と、分岐された一方の前記光を伝送する第１のアームと、分岐された他方の前記光を伝送する第２のアームと、前記第１のアームを伝送した前記光及び前記第２のアームを伝送した前記光を合波する合波部とを有するマッハツェンダ干渉計であり、前記制御対象は、前記第１のアーム又は前記第２のアームのうち少なくとも一方の前記光の遅延量を制御する遅延量制御部であり、前記調整部は、前記第１のアーム及び前記第２のアームのうち少なくとも一方のアームを伝送する光の遅延量を制御すると共に、前記第１のアーム及び前記第２のアームのうち少なくとも一方のアームを伝送する前記光の遅延量に前記周波数ｆｄのディザリングを加えるよう前記遅延量制御部を制御し、前記ディザリング効率補償部は、前記ディザ信号の振幅と前記調整部がディザリングを加えることにより生じる前記遅延量の変動との前記非線形な対応関係を補償することにより、ディザリングにより生じる前記遅延量の増減の振幅を一定に保つ。
【００２９】
本発明の一態様は、上述の制御回路であって、前記調整部は、前記第１のアーム及び前記第２のアームの遅延量Ｙを相反的に振幅ΔＹの範囲でディザリングし、前記第１のアーム及び前記第２のアームのうち一方のアームの遅延量がＹ＋ΔＹからＹ−ΔＹへと変化するときは他方のアームの遅延量がＹ−ΔＹからＹ＋ΔＹへと変化するようディザリングを行い、かつ、前記ディザリング効率補償部は、Ｙの値によらず常にΔＹが一定となるよう前記非線形な対応関係を補償する。
【００３０】
本発明の一態様は、上述の制御回路であって、前記遅延量制御部は、前記第１のアーム及び前記第２のアームの少なくとも片方を熱膨張させるヒータを有し、前記調整部は、前記ヒータへ印加する電圧又は電流にディザリングを加え、前記ディザリング効率補償部は、ディザリングによる前記ヒータの発熱量の増減の振幅が一定となるように前記ヒータに印加される電圧又は電流と前記ヒータの発熱量との非線形性な対応関係を補償する。
【発明の効果】
【００３１】
本発明により、非線形応答により系を制御する機能を有する制御対象を迅速に目標の状態に近づけることができる。
【図面の簡単な説明】
【００３２】
【図１】第１の実施形態によるＭＺＩ及び制御回路の構成図である。
【図２】同実施形態による遅延量の変化を示す図である。
【図３】同実施形態による出力光の光強度を示す図である。
【図４】第２の実施形態による光変調器及び制御回路の構成図である。
【図５】同実施形態による出力光の光強度の変化を示す図である。
【図６】第３の実施形態による光変調器及び制御回路の構成図である。
【図７】同実施形態による出力光の光強度を示す図である。
【図８】第４の実施形態による制御回路の構成図である。
【図９】従来技術によるＭＺＩの制御回路の構成図である。
【図１０】周波数ｆｄのディザ信号が遅延量制御部に与える影響を示す模式図である。
【図１１】周波数ｆｄのディザ信号が出力光の光強度に与える影響を示す模式図である。
【発明を実施するための形態】
【００３３】
以下、図面を参照しながら本発明の実施形態を詳細に説明する。本実施形態は、制御信号に対して非線形応答する回路の状態制御に適する。特に、光路長の制御機構が非線形応答をするタイプのマッハツェンダ干渉計（ＭＺＩ）又はそのようなＭＺＩを用いた光変調器の状態制御に適する。
【００３４】
［第１の実施形態］
図１は、本発明の第１の実施形態によるＭＺＩ１及び制御回路２の構成図である。ＭＺＩ１は、第１の光カプラ１１と、第１のアーム１２ａと、第２のアーム１２ｂと、ヒータ１３と、第２の光カプラ１４とを有する。第１の光カプラ１１は、ＣＷ光を入力する。第１の光カプラ１１は、入力されたＣＷ光を分岐し、分岐された一方の光を第１のアーム１２ａに、分岐された他方の光を第２のアーム１２ｂに出力する。ヒータ１３は、非線形応答を行う遅延量制御部の一例である。ヒータ１３は、制御回路２から印加されるバイアス電圧により熱を発生して第１のアーム１２ａを熱膨張させ、第１のアーム１２ａを伝播する光の光位相の遅延を変化させることにより、ＭＺＩ１の光出力の光の強度あるいは光位相を制御する。第２の光カプラ１４は、第１のアーム１２ａから出力される変調後の光と、第２のアーム１２ｂから出力される光とを合波し、ＭＺＩ１から出力する。
【００３５】
制御回路２は、ＰＩ制御回路２１と、第１の演算回路２２と、バイアス電源２３と、発振器２４と、第２の演算回路２５と、加算部２６と、タップ２７と、誤差検出回路２８とを備える。なお、ヒータ１３を、制御回路２の構成要素とみなしてもよい。
【００３６】
ＰＩ制御回路２１は、第１の演算回路２２にヒータ１３の熱量を指示する。第１の演算回路２２は、ＰＩ制御回路２１から指示された熱量をバイアス電圧に変換し、変換されたバイアス電圧に基づいてバイアス電源２３を制御する。バイアス電源２３は、第１の演算回路２２の制御に従ってバイアス電圧を供給する。発振器２４は、周波数ｆｄで発振し、周波数ｆｄのリファレンスクロックを発生する。第２の演算回路２５は、ヒータ１３の熱量の振幅が一定となるようにディザリングを加えるための電圧振幅を算出する。加算部２６は、バイアス電源２３の出力電圧に、第２の演算回路２５が算出した電圧振幅を重畳して、ヒータ１３に周波数ｆｄのディザ信号を印加する。
【００３７】
タップ２７は、ＭＺＩ１の第２の光カプラ１４から出力された光を分岐し、誤差検出回路２８に出力する。誤差検出回路２８は、光パワモニタ２８１及び同期検波回路２８２を備える。光パワモニタ２８１は、タップ２７が分岐した光の光強度（光パワ）を測定し、周波数ｆｄのディザ成分又はその倍波を検出する。同期検波回路２８２は、発振器２４から出力される周波数ｆｄのリファレンスクロックにより、光パワモニタ２８１による測定結果を同期検波する。ＰＩ制御回路２１は、同期検波回路２８２から出力される同期検波結果を誤差信号として用いてヒータ１３の熱量の目標値を決定し、第１の演算回路２２にフィードバック信号を送る。
【００３８】
図９に示した例と同様に、制御回路２によってＭＺＩ１の出力光の光パワを最大に制御する場合を例にとる。図９と同様に、説明を容易にするために、ＭＺＩ１は変調を加えず、出力光はＣＷ光であると仮定する。図９における遅延量制御部は、本実施形態ではヒータ１３であり、図１０の符号Ｌ９２及び図１１の符号Ｌ９４に示したようにヒータ１３の挙動はバイアス電圧に対して非線形である。
【００３９】
バイアス電圧をＶｂｉａｓと定義するとき、ヒータ１３による発熱量は（Ｖｂｉａｓ）２／Ｒに比例する。ここで、Ｒはヒータ１３の抵抗値である。抵抗値Ｒは厳密には定数ではなく、ヒータ１３の熱量の関数である。そして、ヒータ１３によって生じる遅延量の増加分は、ヒータ１３の熱量に比例する。
【００４０】
本実施形態では、ＰＩ制御回路２１によって生成されるフィードバック信号は、ヒータ１３の熱量を基準にして計算される。すなわち、制御回路２はフィードバック信号を直接にバイアス電圧に帰還するのではなく、第１の演算回路２２において、フィードバック信号が表すヒータ１３の熱量の目標値に抵抗値Ｒを乗算したのち、その平方根をとることにより、ヒータ１３の熱量の目標値をバイアス電圧Ｖｂｉａｓに換算してからバイアス電源２３に帰還させる。例えば、ＰＩ制御回路２１は、誤差検出回路２８から出力される誤差信号に対して比例係数をかける（Ｐ制御）か、積分処理を行う（Ｉ制御）か、微分処理を行う（Ｄ制御）かの少なくとも一つを行ってヒータ１３の熱量の目標値を決定する。前述のとおり、ヒータ１３の熱量の変化は、第１のアーム１２ａの遅延量の変化に比例するが、第１のアーム１２ａの遅延量とバイアス電圧Ｖｂｉａｓとは非線形な応答関係を有する。このため、第１の演算回路２２は、ＰＩ制御回路２１が決定した熱量の目標値をヒータ１３の熱量へフィードバックするにあたり、上記の非線形な応答関係を補償するための非線形演算処理をフィードバック信号に対して行ってバイアス電圧Ｖｂｉａｓを生成する。
【００４１】
次に、バイアス電圧Ｖｂｉａｓに重畳させるディザ信号Ｖｄｉｔｈｅｒの振幅について考える。本実施形態では、ディザ信号Ｖｄｉｔｈｅｒの振幅を一定にするのではなく、ヒータ１３の熱量の振幅が一定となるようにディザリングを加える。ディザリングによって生じるヒータ１３の熱量の変化量を±ΔＷと定義する。また、ディザリングによって増加したバイアス電圧をＶｂｉａｓＵｐ、ディザリングによって減少したバイアス電圧をＶｂｉａｓＤｎと定義する。これらの定義より、以下の式（１）となる。
【００４２】
（ＶｂｉａｓＵｐ）２／Ｒ−（Ｖｂｉａｓ）２／Ｒ
＝（Ｖｂｉａｓ）２／Ｒ−（ＶｂｉａｓＤｎ）２／Ｒ
＝ΔＷ      …（１）
【００４３】
式（１）から、ＶｂｉａｓＵｐは式（２）となり、ＶｂｉａｓＤｎは式（３）となる。
【００４４】
ＶｂｉａｓＵｐ＝（ＲΔＷ＋（Ｖｂｉａｓ）２）０．５      …（２）
【００４５】
ＶｂｉａｓＤｎ＝（−ＲΔＷ＋（Ｖｂｉａｓ）２）０．５      …（３）
【００４６】
式（２）から、ディザリングによりバイアス電圧Ｖｂｉａｓから増加する電圧は式（４）となり、式（３）から、ディザリングによりバイアス電圧Ｖｂｉａｓから減少する電圧は式（５）となる。
【００４７】
ＶｂｉａｓＵｐ−Ｖｂｉａｓ＝（ＲΔＷ＋（Ｖｂｉａｓ）２）０．５−Ｖｂｉａｓ      …（４）
【００４８】
ＶｂｉａｓＤｎ−Ｖｂｉａｓ＝（−ＲΔＷ＋（Ｖｂｉａｓ）２）０．５−Ｖｂｉａｓ      …（５）
【００４９】
式（４）から、ディザ信号Ｖｄｉｔｈｅｒの振幅の上限は以下の式（６）となり、式（５）から、ディザ信号Ｖｄｉｔｈｅｒの振幅の下限は以下の式（７）となる。
【００５０】
Ｖｄｉｔｈｅｒの上限＝（ＲΔＷ＋（Ｖｂｉａｓ）２）０．５−Ｖｂｉａｓ      …（６）
【００５１】
Ｖｄｉｔｈｅｒの下限＝（−ＲΔＷ＋（Ｖｂｉａｓ）２）０．５−Ｖｂｉａｓ      …（７）
【００５２】
ディザ信号Ｖｄｉｔｈｅｒをバイアス電圧Ｖｂｉａｓに加算し、式（６）及び式（７）に示す上限と下限の範囲内でＶｄｉｔｈｅｒを周波数ｆｄで変調するならば、ヒータ１３の熱量の変調振幅をＶｂｉａｓによらず一定値±ΔＷに保つことができる。
【００５３】
第２の演算回路２５は、バイアス電圧Ｖｂｉａｓの値及び抵抗値Ｒを基に、式（６）の（ＲΔＷ＋（Ｖｂｉａｓ）２）０．５−Ｖｂｉａｓ及び式（７）の（−ＲΔＷ＋（Ｖｂｉａｓ）２）０．５−Ｖｂｉａｓを計算する。バイアス電圧Ｖｂｉａｓの値は、第１の演算回路２２の出力から求まる。抵抗値Ｒの値はヒータ１３の熱量及びヒータの特性に依存する量である。そのため、第２の演算回路２５は、内部又は外部に用意された記憶部に事前に記憶されるデータテーブルから熱量の平均値（Ｖｂｉａｓ）２／Ｒに対応する抵抗Ｒの値を読み込むことによって上記の計算を行う。
【００５４】
なお、抵抗Ｒの熱量依存性が比較的小さい場合は、これを定数と見做して、データテーブルからの読み込み処理を省く構成としても良い。
【００５５】
図２は、上記の演算処理を施すことによって得られる遅延量の変化を示す図であり、図３は、上記の演算処理を施すことによって得られる出力光の光強度（出力光パワ）の変化を示す図である。これらの図は、横軸をヒータ電力としてプロットしているので、図１０における符号Ｌ９２及び図１１における符号Ｌ９４における非線形性が抑圧される。図１０及び図１１におけるバイアス電圧Ｖｂ１及びＶｂ２は、図２及び図３においてはヒータ電力Ｗ１及びＷ２に置換される。ヒータ電力及び遅延量は、±ΔＷの振幅及び周波数ｆｄでディザリングされる。本実施形態では、出力光パワを最大にすることが目的であるが、このとき出力光強度に重畳する周波数２ｆｄのディザ成分が最大となり、周波数ｆｄのディザ成分が最小となる。
【００５６】
このため、ＰＩ制御回路２１は、出力光強度に重畳する周波数ｆｄのディザ成分が最小となるようにヒータ１３の電力を制御する。同期検波回路２８２によって得られた同期検波結果は、バイアス電圧の現在値が最適値（誤差を算出するための基準となる状態）とどの程度離れているかを示す誤差信号となる。ＰＩ制御回路２１は、誤差信号が０となるようにヒータ電力を調整するよう、フィードバック信号を定める。図３に示した範囲内においては、同期検波結果が０となるのはヒータ電力Ｗ１、Ｗ２、及び、（Ｗ１＋Ｗ２）／２の３箇所である。選ぶべきヒータ電力はＷ１又はＷ２であるが、これらのヒータ電力の近傍と、ヒータ電力（Ｗ１＋Ｗ２）／２の近傍とを比較すると、ヒータ電力に対する出力光強度の傾斜が逆転している。この逆転により、同期検波結果の符号も反転するため、ＰＩ制御回路２１は、同期検波結果が０となるヒータ電力近傍での同期検波結果の符号から、正しいヒータ電力（すなわちＷ１又はＷ２）を選択することが可能となる。
【００５７】
ヒータ電力がＷ１又はＷ２で正しくロックがなされた場合、出力光強度に重畳されるディザ成分は前述のとおりｆｄではなく２ｆｄとなるが、その強度変調の振幅はＷ１にロックした場合でもＷ２にロックした場合でも変わらない。このため、図１１に示したような、２倍波の振幅が予測不可能になるという問題は生じない。
【００５８】
［第２の実施形態］
本実施形態と第１の実施形態との差分は、本実施形態ではＭＺＩを単なる干渉計ではなく光変調器として活用し、ＣＷ光ではなく変調光が出力されるという点である。本実施形態の光変調器の遅延量制御部は、第１の実施形態と同様にヒータである。信号フォーマットは強度変調信号である。
【００５９】
図４に、本発明の第２の実施形態の光変調器３及び制御回路４の構成図を示す。同図において、図１に示す第１の実施形態のＭＺＩ１及び制御回路２と同一の部分には同一の符号を付し、その説明を省略する。
【００６０】
光変調器３は、第１の実施形態のＭＺＩ１の第１のアーム１２ａに、光位相制御器３１を設置した構成である。このように、光変調器３は、２本のアームのうち片方のアームに光位相制御器３１及びヒータ１３を設けたＭＺＩである。光変調器３からの出力光の瞬時光強度は、電気のデータ信号によって変調される。駆動アンプ５１は、データ信号を増幅し、光位相制御器３１は、第１のアーム１２ａを伝送する光の遅延量を、駆動アンプ５１が増幅したデータ信号により高速に変調する。
【００６１】
制御回路４が、第１の実施形態の制御回路２と異なる点は、ＰＩ制御回路２１に代えて、ＰＩ制御回路４１を備える点である。駆動アンプ５１の出力はＧＮＤレベルを中心に正負に変動されるが、ＰＩ制御回路４１は、駆動アンプ５１の出力がゼロレベルとなった瞬間において、光変調器３からの光出力のパワが最大値の半分となるようにＶｂｉａｓを制御する。
【００６２】
駆動アンプ５１の出力が正である場合に、光位相制御器３１は、光変調器３の出力光強度が大きく（又は小さく）なるよう光位相を変化させ、駆動アンプ５１の出力が負である場合に、光位相制御器３１は光変調器３の出力光強度が小さく（又は大きく）なるよう光位相を変化させる。結果として、光変調器３からの出力の光強度はデータ信号に対応して強度変調される。光パワモニタ２８１の帯域がデータ信号のビットレートよりも小さい場合、光パワモニタ２８１は瞬時強度の変化をとらえることは出来ず、その平均値をモニタする。このため、光パワモニタ２８１が測定する出力光パワは、図３に示すものと概ね同じになる。
【００６３】
本実施形態においても、第１の実施形態と同じく、ＰＩ制御回路４１は、ヒータ電力を基準にフィードバック信号を定め、第１の演算回路２２は、ヒータ電力からＶｂｉａｓへ換算する。また、第２の演算回路２５を用いることで、ディザリングによるヒータ電力の変動はＶｂｉａｓの値によらず一定に保たれる。ただし、本実施形態では、ＰＩ制御回路４１は、同期検波結果の絶対値が最大となるようヒータ電力を調整する。
【００６４】
図５は、ヒータ電力と光変調器３の出力光強度との関係を示す図である。同期検波回路２８２によって得られた同期検波結果が誤差信号となるが、ＰＩ制御回路４１は誤差信号の絶対値が最大となるようにヒータ電力を調整するためのフィードバック信号を定める。これは、光変調器３の出力光強度をヒータ電力で微分した値が最大になるようヒータ電力を調整するということである。つまり、ヒータ電力の最適値は、同図に示すＷ３又はＷ４となる。目的通り、このヒータ電力において出力光強度は最大値の半分となっている。
【００６５】
ここで注意すべきことは、ヒータ１３の熱量ではなくバイアス電圧の振幅が一定になるようにディザリングを加えたならば、同期検波結果の絶対値を最大にするという作業は、図１１の符号Ｌ９４の傾斜を最大にするという作業となる。しかし、この傾斜はバイアス電圧が大きな領域にて加速度的に増加していくため、最適点にロックさせることは出来ない。本実施形態では、ヒータ１３の熱量の振幅が一定となるようにディザリングを加えているがゆえに、適切なヒータ電力（図５のＷ３又はＷ４）にロックさせることが出来る。
【００６６】
なおヒータ電力がＷ３の場合とＷ４の場合とでは、ヒータ電力に対する出力光パワの傾斜が逆であるため、同期検波結果の符号が逆転する。この符号が反転すると、データ信号の大小と変調光の瞬時強度の大小の対応関係が反転し、ロジックが反転する。どちらのロジックを選択しても、光強度変調を生成することは可能であるが、ロジック反転の有無をも含めてコントロールしたい場合は、同期検波結果の符号を予め限定した上で、同期検波結果の絶対値が最大となるように制御を行えばよい。
【００６７】
［第３の実施形態］
図６は、本発明の第３の実施形態の光変調器６及び制御回路７の構成図を示す。同図において、図４に示す第２の実施形態と同一の部分には同一の符号を付し、その説明を省略する。
【００６８】
光変調器６が図４に示す第２の実施形態の光変調器３と異なる点は、第１のアーム１２ａに光位相制御器３１及びヒータ１３に代えて第１の光位相制御器６１ａ及び第１のヒータ６２ａを備える点、第２のアーム１２ｂに第２の光位相制御器６１ｂ及び第２のヒータ６２ｂを備える点である。このように、光変調器６は、２つのアームのそれぞれに、光位相制御器及びヒータを備えたＭＺＩである。
【００６９】
第１の光位相制御器６１ａは、差動出力型駆動アンプ５２が増幅させたデータ信号を印加して、第１のアーム１２ａを伝送する光の光位相に変調を与える。第１のヒータ６２ａは、制御回路７から印加されるバイアス電圧により熱を発生して第１のアーム１２ａを熱膨張させ、第１のアーム１２ａを伝送する光の強度あるいは光位相に変調を与える。
【００７０】
第２の光位相制御器６１ｂは、差動出力型駆動アンプ５２が増幅及び反転させたデータ信号を印加して、第２のアーム１２ｂを伝播する光の光位相の遅延を変化させることにより、ＭＺＩの光出力の光の強度あるいは光位相を制御する。第２のヒータ６２ｂは、制御回路７から印加されるバイアス電圧により熱を発生して第２のアーム１２ｂを熱膨張させ、第２のアーム１２ｂを伝播する光の光位相の遅延を変化させることにより、ＭＺＩの光出力の光の強度あるいは光位相を制御する。
【００７１】
制御回路７が図４に示す第２の実施形態の制御回路５と異なる点は、ＰＩ制御回路４１、第１の演算回路２２、バイアス電源２３、第２の演算回路２５及び加算部２６に代えてＰＩ制御回路７１、第１の演算回路７２ａ、第１のバイアス電源７３ａ、第２の演算回路７５ａ及び第１の加算部７６ａを備える点、ならびに、第３の演算回路７２ｂ、第２のバイアス電源７３ｂ、第４の演算回路７５ｂ及び第２の加算部７６ｂをさらに備える点である。なお、第１のヒータ６２ａ及び第２のヒータ６２ｂを、制御回路７の構成要素とみなしてもよい。
【００７２】
ＰＩ制御回路７１は、誤差検出信号に基づいて、第１の演算回路７２ａに第１のヒータ６２ａのヒータ電力をフィードバック信号により指示し、第３の演算回路７２ｂに第２のヒータ６２ｂのヒータ電力をフィードバック信号により指示する。
【００７３】
第１の演算回路７２ａは、ＰＩ制御回路７１からフィードバック信号により指示されたヒータ電力に基づいてバイアス電圧を算出し、算出したバイアス電圧に基づいて第１のバイアス電源７３ａを制御する。第１のバイアス電源７３ａ、第２の演算回路７５ａ及び第１の加算部７６ａはそれぞれ、第２の実施形態のバイアス電源２３、第２の演算回路２５及び加算部２６と同様に動作する。すなわち、第１のバイアス電源７３ａは、第１の演算回路７２ａの制御に従ってバイアス電圧Ｖｂｉａｓ１を供給する。第２の演算回路７５ａは、第１のヒータ６２ａの熱量の振幅が一定となるようにディザリングを加えるための周波数ｆｄのディザ信号Ｖｄｉｔｈｅｒ１を算出する。第１の加算部７６ａは、第１のバイアス電源７３ａから出力されるバイアス電圧Ｖｂｉａｓ１に、第２の演算回路７５ａが算出したディザ信号Ｖｄｉｔｈｅｒ１を重畳した第１のバイアス電圧を、第１のヒータ６２ａに印加する。
【００７４】
第３の演算回路７２ｂ、第２のバイアス電源７３ｂ、第４の演算回路７５ｂ及び第２の加算部７６ｂはそれぞれ、第２のヒータ６２ｂへ印加する第２のバイアス電圧に関して、第１の演算回路７２ａ、第１のバイアス電源７３ａ、第２の演算回路７５ａ及び第１の加算部７６ａと同様の処理を行う。すなわち、第３の演算回路７２ｂは、ＰＩ制御回路７１からフィードバック信号により指示されたヒータ電力に基づいてバイアス電圧を算出し、算出したバイアス電圧に基づいて第２のバイアス電源７３ｂを制御する。第２のバイアス電源７３ｂは、第３の演算回路７２ｂの制御に従ってバイアス電圧Ｖｂｉａｓ２を供給する。第４の演算回路７５ｂは、第２のヒータ６２ｂの熱量の振幅が一定となるようにディザリングを加えるための周波数ｆｄのディザ信号Ｖｄｉｔｈｅｒ２を算出する。ただし、ディザ信号Ｖｄｉｔｈｅｒ２は、ディザ信号Ｖｄｉｔｈｅｒ１よりも位相を１８０度遅らせる。第２の加算部７６ｂは、第２のバイアス電源７３ｂのバイアス電圧Ｖｂｉａｓ２に、第４の演算回路７５ｂが出力したディザ信号Ｖｄｉｔｈｅｒ２を重畳した第２のバイアス電圧を、第２のヒータ６２ｂに印加する。
【００７５】
本実施形態の光変調器６の遅延量制御部は、第１及び第２の実施形態と同様にヒータである。本実施形態では第２の実施形態と同様、ＭＺＩを単なる干渉計ではなく光変調器として活用するが、信号フォーマットはCarrier Suppressed Return to Zero（ＣＳ−ＲＺ）である。信号フォーマットの違いによる本実施形態と第２の実施形態との差分は２つある。まず第１に、光変調器６におけるＭＺＩの２つのアーム、すなわち、第１のアーム１２ａ及び第２のアーム１２ｂを、プッシュプルで駆動する必要がある。このため、図４に示す第２の実施形態の駆動アンプ５１に代えて、差動出力型駆動アンプ５２を用い、差動出力型駆動アンプ５２の相反する２つの出力の一方を第１の光位相制御器６１ａに加え、他方を第２の光位相制御器６１ｂに加える。これにより、光変調器６の第１のアーム１２ａ及び第２のアーム１２ｂの２つのアームの光位相をプッシュプルに変調する。すなわち、第１の光位相制御器６１ａが第１のアーム１２ａを伝送するＣＷ光の光位相を進ませる（又は遅らせる）とき、第２の光位相制御器６１ｂは第２のアーム１２ｂを伝送するＣＷ光の光位相を遅らせる（又は進ませる）。
【００７６】
第２の実施形態とのもう一つの差分は、ＰＩ制御回路７１は、差動出力型駆動アンプ５２の出力が０レベルである瞬間に、光変調器６の出力光パワが最小となるようにバイアス電圧を制御するという点である。本実施形態では、バイアス電圧もまたプッシュプルに制御している。すなわち、ＰＩ制御回路７１は、第１のアーム１２ａの第１のヒータ６２ａと第２のアーム１２ｂの第２のヒータ６２ｂとを用い、片方のヒータ電力を上げる場合は他方のヒータ電力を下げるという制御を行う。
【００７７】
ＣＳ−ＲＺ信号の生成に当たっては、前述のとおり駆動信号はプッシュプル駆動が必須であるが、バイアス電圧の制御については必ずしもプッシュプルである必要はない。しかしプッシュプル制御を用いることにより、単一のヒータを用いた構成と比較して、半分の発熱量で同一の光位相差の制御範囲を確保できるため、第１及び第２のバイアス電源の電流容量を小さく抑えることが出来るという利点がある。
【００７８】
ただし、ポッケルス効果による光位相の制御と異なり、ヒータの発熱と遅延量の変化は印加電圧の正負によらない。そのため、ヒータ電力をプッシュプルに制御するためには、オフセットとなるヒータ電力Ｗｏｆｆｓｅｔを用意し、第１のヒータ６２ａのヒータ電力が（Ｗｏｆｆｓｅｔ＋Ｗｂｉａｓ）、第２のヒータ６２ｂのヒータ電力が（Ｗｏｆｆｓｅｔ−Ｗｂｉａｓ）となるように制御をする。ここで、Ｗｏｆｆｓｅｔは正の値であるが、Ｗｂｉａｓは正負両方の値をとることが出来る。熱量は負の値をとらないから、（Ｗｏｆｆｓｅｔ＋Ｗｂｉａｓ）及び（Ｗｏｆｆｓｅｔ−Ｗｂｉａｓ）は常に正の値となるため、−Ｗｏｆｆｓｅｔ＜Ｗｂｉａｓ＜Ｗｏｆｆｓｅｔという制限は生じる。
【００７９】
本実施形態においても、第１のヒータ６２ａのヒータ電力（Ｗｏｆｆｓｅｔ＋Ｗｂｉａｓ）及び第２のヒータ６２ｂのヒータ電力（Ｗｏｆｆｓｅｔ−Ｗｂｉａｓ）にディザリングを加える。同期検波回路２８２の検出効率を高めるためには、第１のヒータ６２ａのヒータ電力に加えるディザリングと第２のヒータ６２ｂのヒータ電力に加えるディザリングとは、同一周波数ｆｄとし、かつ逆位相にすることが望ましい。
【００８０】
図７に、Ｗｂｉａｓに対する光変調器６からの出力光の光強度の変化を示す。前述のとおり−Ｗｏｆｆｓｅｔ及びＷｏｆｆｓｅｔ各々がＷｏｆｆｓｅｔからの変化の下限及び上限となる。出力光強度に重畳するディザリング由来の強度変調成分に注目した時、周波数２ｆｄの成分が最大でかつ周波数ｆｄの成分が最小となるのは、第１の実施形態と同様に、出力光強度が最大又は最小となるときである。図７に示す範囲においては、出力光強度が最大又は最小となるときは、Ｗｂｉａｓ＝Ｗ５、Ｗｂｉａｓ＝ｗ６、又は、Ｗｂｉａｓ＝（Ｗ５＋Ｗ６）／２の時である。このとき、同期検波結果は第１の実施形態と同様にゼロとなる。選択すべきはＷｂｉａｓ＝Ｗ５又はＷｂｉａｓ＝Ｗ６であって、Ｗｂｉａｓ＝（Ｗ５＋Ｗ６）／２は除外せねばならない。第１の実施形態と同様に、ＰＩ制御回路７１は、同期検波結果が０となるＷｂｉａｓ近傍での同期検波結果の符号から、Ｗｂｉａｓ＝Ｗ５又はＷｂｉａｓ＝Ｗ６を正しく選択することが出来る。
【００８１】
前述のとおり、同期検波回路２８２によって得られた同期検波結果が誤差信号となるが、ＰＩ制御回路７１は誤差信号が０に近づくよう、Ｗｂｉａｓを変更するためのフィードバック信号を定める。
【００８２】
ところで本実施形態では、第１のヒータ６２ａに印加される第１のバイアス電圧と第２のヒータ６２ｂに印加される第２のバイアス電圧が異なるため、制御回路７に第１のバイアス電源７３ａと第２のバイアス電源７３ｂとを用意する必要がある。第１のバイアス電源７３ａから出力させるバイアス電圧Ｖｂｉａｓ１は、電力Ｗｏｆｆｓｅｔ＋Ｗｂｉａｓを電圧に換算することで得られ、第２のバイアス電源７３ｂから出力させるバイアス電圧Ｖｂｉａｓ２は、電力Ｗｏｆｆｓｅｔ−Ｗｂｉａｓを電圧に換算することで得られる。かつ、Ｗｏｆｆｓｅｔは定数であるから、制御すべき変数はＷｂｉａｓのみとなり、ＰＩ制御回路７１で定められるフィードバック信号はＷｂｉａｓのみを制御対象として算出される。このフィードバック信号は第１の演算回路７２ａと第３の演算回路７２ｂに帰還される。第１の実施形態と同様の手法で、第１の演算回路７２ａは、電力Ｗｏｆｆｓｅｔ＋ＷｂｉａｓをＶｂｉａｓ１に換算し、第３の演算回路７２ｂは、Ｗｏｆｆｓｅｔ−ＷｂｉａｓをＶｂｉａｓ２に換算する。
【００８３】
本実施形態ではディザリングを第１のアーム１２ａと第２のアーム１２ｂの２つのアームに加えるため、Ｖｄｉｔｈｅｒ１とＶｄｉｔｈｅｒ２の２つのディザ信号を用いる。Ｖｄｉｔｈｅｒ１の振幅は、第１のヒータ５２ａのヒータ電力の振幅が一定となるように設定され、Ｖｄｉｔｈｅｒ２の振幅は、第２のヒータ５２ｂのヒータ電力の振幅が一定となるように設定される。この設定は、第１の実施形態と同様の手法により、第２の演算回路７５ａ及び第４の演算回路７５ｂにより演算される。すなわち、第２の演算回路７５ａは、Ｖｂｉａｓ１及びヒータ抵抗値Ｒの値を基にＶｄｉｔｈｅｒ１を設定し、第４の演算回路７５ｂは、Ｖｂｉａｓ２の値及びヒータ抵抗値Ｒの値を基にＶｄｉｔｈｅｒ２を設定する。ただし、第４の演算回路７５ｂは、ディザリングの効率を高めるため、Ｖｄｉｔｈｅｒ２の位相をＶｄｉｔｈｅｒ１に対して１８０度遅らせる。これは、ディザ信号の電圧を正負反転させることで容易に実現できる。
【００８４】
［第４の実施形態］
上述した第１〜第３の実施形態では、ＰＩ制御回路によってフィードバック信号を生成する、フィードバック系についての説明を行ってきた。本実施形態は、フィードフォワード系への適用である。以下では、第２の実施形態との差分を中心に説明するが、この差分を第１の実施形態及び第３の実施形態に適用してもよい。
【００８５】
図８に、本実施形態の制御回路８の構成図を示す。同図において、図４に示す第２の実施形態と同一の部分には同一の符号を付し、その説明を省略する。同図に示す制御回路８が図４に示す第２の実施形態の制御回路４と異なる点は、フィードフォワード制御回路８１と、光アッテネータ８２をさらに備える点である。このような構成により、本実施形態の制御回路８は、フィードフォワード制御回路８１からのフィードフォワード信号により、タップ２７の後段に設けられた光アッテネータ８２を制御する。
【００８６】
第２の実施形態にて説明したように、ＰＩ制御回路４１は誤差信号（すなわち同期検波結果）の絶対値が最大となるようにヒータ電力を調整するためのフィードバック信号を定める。従って、誤差信号がゼロに近い段階においては、ヒータ電力は目標値から大きく離れているということであり、フィードバックループが安定するまでの間は、伝送路に入力される光強度が急変することが予測される。とくに、ＰＩ制御におけるＰの係数を大きめに設定した場合は、収束するまでの間、光強度が最適値近傍で振動を繰り返してしまう。これは伝送系から見れば不規則かつ予測不能な外乱に相当し、場合によっては伝送系に含まれる光装置の動作不安定を引き起こす。
【００８７】
このような事態を避けるために、本実施形態では、誤差信号がゼロに近く、ヒータ電力が目標値から大きく離れていると判断される期間中は、フィードフォワード制御回路８１は、光アッテネータ８２にフィードフォワード信号を送り、光アッテネータ８２の光損失を大きくする。誤差信号の絶対値が大きくなり、ヒータ電力と目標値との乖離が所定以内となり、ヒータ電力が目標値に十分近づいたと判断される状態で、フィードフォワード制御回路８１は光アッテネータ８２にフィードフォワード信号を送り、光アッテネータ８２の光損失を減らしてゆく。
【００８８】
本実施形態ではこのような構成をとることにより、伝送路への光入力の急変を抑圧することができる。
【００８９】
［各実施形態のバリエーション］
今まで述べた各実施形態では、遅延量制御部はヒータであるものとした。しかしこれに限らず、遅延量制御部が半導体の非線形光学効果を用いるものであっても良い。この場合、ＰＩ制御回路２１、４１、７１の制御対象はヒータ電力ではなくアームの遅延量であり、第１の演算回路２２、７２ａ及び第３の演算回路７２ｂは、遅延量をバイアス電圧へと換算する制御を行う。
【００９０】
また今まで述べた各実施形態では、フィードバック系の初期値については言及しなかった。フィードバック系の立ち上げ時点において、第１又は第２の実施形態のヒータ電力をゼロからスタートする、あるいは第３の実施形態のＷｂｉａｓをゼロからスタートする構成としても良い。より望ましくは、制御回路２、４、７、８は、フィードバック系が収束したときのバイアス電圧、又は制御量のパラメータであるヒータ電力やＷｂｉａｓの値を不揮発性のメモリに記録しておき、系をたち下げた後もその記録を保持し続け、次に再度フィードバック系を立ち上げた際に、メモリに記録しておいた数値を初期値と用いてフィードバックを開始しても良い。最後に不揮発性メモリに書き込まれた時刻と、立上げ開始の時刻とには時間差があるため、不揮発性メモリに記録してあったバイアス電圧（あるいはヒータ電力やＷｂｉａｓ）には修正が必要ではあるが、しかし収束までに要する時間を短縮できるという効果がある。
【００９１】
上記の実施形態によれば、制御回路は、制御信号に対して非線形応答を行う系の制御、特に、光路長の制御機構が非線形応答をするタイプのＭＺＩ又はそのようなＭＺＩを用いた光変調器の制御を行うに当たり、迅速な制御を達成し、また同期検波に用いるディザ信号が、システムに与える影響を一定値以下に抑えることが可能となる。
【００９２】
以上説明した実施形態によれば、制御回路は、誤差検出部と、調整部と、制御部とを備える。誤差検出部は、系の現在の状態と基準の状態との差分を定量化した誤差信号を検出する。調整部は、系に含まれる制御対象を制御信号に基づいて調整する。例えば、調整部は、バイアス電源２３及び加算部２６、第１のバイアス電源７３ａ及び第１の加算部７６ａ、第２のバイアス電源７３ｂ及び第２の加算部７６ｂである。また、例えば、制御対象は、ヒータ１３、第１のヒータ６２ａ、第２のヒータ６２ｂであり、制御信号は、これらに印加するバイアス電圧である。制御部は、検出された誤差信号に基づいて制御信号を生成することにより、調整部を介して制御対象へのフィードバック制御又はフィードフォワード制御を行い、系が基準の状態に近くなるよう制御する。例えば、制御部は、ＰＩ制御回路２１、４１及び第１の演算回路２２、ＰＩ制御回路７１、第１の演算回路７２ａ及び第３の演算回路７２ｂである。なお、フィードフォワード制御を行う場合、例えば、調整部は光アッテネータであり、制御信号はフィードフォワード信号である。制御信号と、制御信号に基づいて制御される制御対象の状態変化とは非線形な応答関係を有している。そこで、制御部は、この非線形の応答関係を補償する非線形補償演算処理を行った制御信号を生成して調整部に出力する。例えば、制御部は、誤差信号に対して比例係数をかける（Ｐ制御）か、積分処理を行う（Ｉ制御）か、微分処理を行う（Ｄ制御）かの少なくとも一つを行った上で、更に非線形補償演算処理を行って帰還信号となる制御信号を生成し、調整部に出力する。
【００９３】
系を、ＭＺＩ又はＭＺＩ型光変調器としてもよい。ＭＺＩは、入力された光を二つに分岐する分岐部（例えば、第１の光カプラ１１）と、分岐された一方の光を伝送する第１のアームと、分岐された他方の光を伝送する第２のアームと、第１のアームを伝送した光及び第２のアームを伝送した光を合波する合波部（例えば、第２の光カプラ１４）とを有する。制御対象は、ＭＺＩの第１のアーム又は第２のアームの少なくとも一方の光の遅延量を制御する遅延量制御部である。調整部は、遅延量制御部を制御信号に基づいて調整する。この場合、遅延量制御部による制御対象は、アームを伝送する光の遅延量であるが、遅延量により制御されるＭＺＩ出力光の位相や光強度でもよい。制御信号は、電気信号であり、制御部は、非線形補償演算処理において、遅延量制御部に生じる遅延量と制御信号との間の非線形の応答関係を補償する。
【００９４】
調整部は、遅延量制御部を調整することにより、マッハツェンダ干渉計の第１のアームと第２のアームとをプッシュプルに変更してもよい。制御部は、第１のアーム及び第２のアームのうち一方を伝送する光に対して遅延量をＸだけ増加させる場合は、他方のアームを伝送する光に対して遅延量をＸだけ減少させる。遅延量Ｘの値と調整部への制御信号との間には非線形な応答関係があり、非線形補償演算処理によりこの非線形な対応関係を補償する。
【００９５】
調整部は、第１のアームを伝送する光の遅延量を熱膨張により変更する第１のヒータと、第２のアームを伝送する光の遅延量を熱膨張により変更する第２のヒータに対して、電圧又は電流を供給する構成であってもよい。制御部は、第１のヒータと第２のヒータの一方のヒータ電力をオフセット電力Ｗｏｆｆｓｅｔ＋バイアス電力Ｗｂｉａｓとする場合に、他方のヒータ電力をオフセット電力Ｗｏｆｆｓｅｔ−バイアス電力Ｗｂｉａｓとなるよう調整部を介して遅延量制御部を制御する。非線形補償演算処理は、制御信号とバイアス電力との間の非線形の応答関係を補償する。
【００９６】
また、制御部は、発振器と、ディザリング効率補償部とを備えてもよい。制御信号と、制御信号に基づく制御対象の状態変化とが非線形な応答関係を有していることにより、ディザ信号の振幅と、調整部が制御対象にディザリングを加えたときの系の状態の変動とに非線形な対応関係が生じる。ディザリング効率補償部は、この非線形な対応関係を補償する。調整部は、発振器の出力に基づく周波数であり、かつ、ディザリング効率補償部により上記の非線形な対応関係が補償されたディザ信号を制御対象に印加する。例えば、ディザリング効率補償部は、第２の演算回路２５、７５ａ、第４の演算回路７５ｂであり、調整部は、加算部２６、第１の加算部７６ａ、第２の加算部７６ｂである。誤差検出部は、制御信号に基づいて調整部が制御対象にディザリングを加えた系の状態を同期検波し、同期検波の結果と基準の状態との差分を定量化した誤差信号を検出する。
【００９７】
系がＭＺＩ又はＭＺＩ型光変調器である場合、制御信号は電気信号である。これはアナログ的な電気信号であってもよく、また制御量を数値で示したディジタル的な信号であってもよい。発振器は、周波数ｆｄのリファレンス信号を出力する。制御部は、周波数ｆｄにより変動する電気信号のディザ信号に基づいて第１のアーム及び第２のアームのうち少なくとも一方のアームを伝送する光の遅延量に周波数ｆｄのディザリングを加えるよう調整部を制御する。ディザリング効率補償部は、ディザ信号の振幅と調整部がディザリングを加えることにより生じる遅延量の変動との非線形な対応関係を補償することにより、ディザリングにより生じる遅延量の増減の振幅を一定に保つ。
【００９８】
また、制御部は、ＭＺＩ又はＭＺＩ型光変調器の第１のアーム及び第２のアームの遅延量Ｙを振幅ΔＹの範囲で相反的にディザリングするよう調整部を制御してもよい。調整部は、第１のアーム及び第２のアームのうち一方のアームの遅延量がＹ＋ΔＹからＹ−ΔＹに変化するときは、他方のアームの遅延量がＹ−ΔＹからＹ＋ΔＹへと変化するようディザリングを行う。ディザリング効率補償部は、遅延量Ｙの値によらず振幅ΔＹが一定となるよう非線形な対応関係を補償する。
【００９９】
また、遅延量制御部は、ＭＺＩ又はＭＺＩ型光変調器の第１のアーム及び第２のアームの少なくとも片方を熱膨張させるヒータへ電圧又は電流を供給する機能を有しており、調整部は、ヒータへ印加される電圧又は電流にディザリングを加える。ディザリング効率補償部は、ディザリングによるヒータの発熱量の増減の振幅が一定となるように、ヒータに印加される電圧又は電流とヒータの発熱量との間の非線形性な対応関係を補償する。
【０１００】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【０１０１】
１…ＭＺＩ，  ２…制御回路，  ３…光変調器，  ４…制御回路，  ５…制御回路，  ６…光変調器，  ７…制御回路，  ８…制御回路，  １１…第１の光カプラ，  １２ａ…第１のアーム，  １２ｂ…第２のアーム，  １３…ヒータ，  １４…第２の光カプラ，  ２１…ＰＩ制御回路，  ２２…第１の演算回路，  ２３…バイアス電源，  ２４…発振器，  ２５…第２の演算回路，  ２６…加算部，  ２７…タップ，  ２８…誤差検出回路，  ３１…光位相制御器，  ４１…ＰＩ制御回路，  ５１…駆動アンプ，  ５２…差動出力型駆動アンプ，  ５２ａ…第１のヒータ，  ５２ｂ…第２のヒータ，  ６１ａ…第１の光位相制御器，  ６１ｂ…第２の光位相制御器，  ６２ａ…第１のヒータ，  ６２ｂ…第２のヒータ，  ７１…ＰＩ制御回路，  ７２ａ…第１の演算回路，  ７２ｂ…第３の演算回路，  ７３ａ…第１のバイアス電源，  ７３ｂ…第２のバイアス電源，  ７５ａ…第２の演算回路，  ７５ｂ…第４の演算回路，  ７６ａ…第１の加算部，  ７６ｂ…第２の加算部，  ８１…フィードフォワード制御回路，  ８２…光アッテネータ，  ２８１…光パワモニタ，  ２８２…同期検波回路
【図１】
2019207330.tif 000003
【図２】
2019207330.tif 000004
【図３】
2019207330.tif 000005
【図４】
2019207330.tif 000006
【図５】
2019207330.tif 000007
【図６】
2019207330.tif 000008
【図７】
2019207330.tif 000009
【図８】
2019207330.tif 000010
【図９】
2019207330.tif 000011
【図１０】
2019207330.tif 000012
【図１１】
2019207330.tif 000013