(57)【要約】【課題】  ゲート駆動性能の低下を抑制しながらトランスのタップ数を削減し、延いては、システムの小型化や低コスト化を達成することである。【解決手段】  本発明に係る電力変換装置は、トランジスタ素子のエミッタとコレクタを接続しかつｋ相負荷に接続するｋ組のスイッチ素子の組と、前記トランジスタ素子の各々のゲート電極の電位を変化させてスイッチ状態をオンオフ制御するゲート駆動回路と、前記ゲート駆動回路に電力を供給する絶縁電源回路と、を備え、前記絶縁電源回路は、トランスを有し、前記トランスは、ｋ＋２組のタップを有し、前記ｋ＋２組のタップのうち１組の第１タップには２ｋ個並列接続された第１ダイオード群と、前記ｋ＋２組のタップのうち前記第１タップ以外のいずれかのタップには第２ダイオードが接続される。【選択図】図３（ａ）
2019213244.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタ素子のエミッタとコレクタを接続しかつｋ相負荷に接続するｋ組のスイッチ素子の組と、
前記ｋ組の前記トランジスタ素子のコレクタを接続する正極端子と、
前記ｋ組の前記トランジスタ素子のエミッタを接続する負極端子と、
前記各組のエミッタとコレクタの接続点と接続する交流出力端子と、
前記トランジスタ素子の各々のゲート電極の電位を変化させてスイッチ状態をオンオフ制御するゲート駆動回路と、
前記ゲート駆動回路に電力を供給する絶縁電源回路と、を備え、
前記絶縁電源回路は、トランスを有し、
前記トランスは、ｋ＋２組のタップを有し、
前記ｋ＋２組のタップのうち１組の第１タップには２ｋ個並列接続された第１ダイオード群と、
前記ｋ＋２組のタップのうち前記第１タップ以外のいずれかのタップには第２ダイオードが接続される電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特に多相電力変換装置に設けられるインバータ回路を制御する駆動回路に関する。
【背景技術】
【０００２】
多相電力変換装置は、ｋを１以上の整数とすると、ｋ相電圧形インバータ回路により構成される。ｋ相電圧形インバータ回路は、トランジスタ素子のエミッタとコレクタを接続したスイッチ素子の組をｋ組有する。ｋ組の各々のトランジスタ素子のコレクタを接続し、これをＰ端子と称する。ｋ組の各々のトランジスタ素子のエミッタを接続し、これをＮ端子と称する。
【０００３】
Ｐ端子は直流電圧源の正極に接続され、Ｎ端子は直流電圧源の負極に接続される。ｋ組の各組のエミッタとコレクタの接続点を交流出力端子とする。中でも、ｋ＝３、すなわち、３相インバータ回路が広く普及している。
【０００４】
図１は、３相電力変換装置を用いたモータ駆動システムのブロック構成図である。
【０００５】
モータ３は、巻線を有しかつ交流出力端子に接続され、種々な分野の可変速駆動用途に使用される。
【０００６】
インバータ回路２は、トランジスタＴｕｐ、Ｔｖｐ、Ｔｗｐ、Ｔｕｎ、Ｔｖｎ、Ｔｗｎがオフの際に、誘導負荷の電流を還流させる目的で各トランジスタのコレクタにダイオードＤｕｐ、Ｄｖｐ、Ｄｗｐ、Ｄｕｎ、Ｄｖｎ、Ｄｗｎのそれぞれのカソードが、各トランジスタのエミッタにそれぞれのアノードが夫々接続している。トランジスタＴｕｐ、Ｔｖｐ、Ｔｗｐ、Ｔｕｎ、Ｔｖｎ、Ｔｗｎは、例えばＩＧＢＴである。
【０００７】
またインバータ回路２のＰ端子及びＮ端子には、高電圧バッテリー１、スイッチングリプル除去用の平滑コンデンサ１２、高周波ノイズ除去用の第１Ｙコンデンサ１３、第２Ｙコンデンサ１４が接続されている。
【０００８】
Ｕ相電流検出器５とＶ相電流検出器６とＷ相電流検出器７は、インバータ回路２とモータ３間に流れる３相電流を検出する。マイクロプロセッサなどを実装する制御回路９は、この検出値が電流指令に追従するように、所定の制御演算が行われる。
【０００９】
なお直流電圧検出器４の検出電圧及び回転検出器８の検出回転子角度は、制御回路９によるい制御演算の際に用いられる。その結果に応答して、インバータ回路２の各トランジスタがオンオフ制御される。
【００１０】
その際、各組のトランジスタは相補動作させる。また、それぞれコレクタ端子をＰ端子としたトランジスタのエミッタ端子（トランジスタのスイッチング電圧の基準電位を与える端子でもある）の電位は対を成す他方のトランジスタがオンの場合は、負電極電位となり、オフの場合は正極電位となる。
【００１１】
従って、各トランジスタのエミッタ端子は異なることがあるため、これらを接続すると正極電位と負極電位間で短絡電流が生ずる故、各トランジスタを駆動する回路は各々絶縁された電源１１ｂを供給されたゲート駆動回路１０を必要とする。
【００１２】
一方、それぞれエミッタ端子をＮ端子としたトランジスタのその電位はトランジスタのオンオフに関係なく、負電極の電位となる。ただし、夫々のエミッタ端子を接続する配線インピーダンスに生ずる電圧降下が無視できる場合である。この場合は、各トランジスタのエミッタ端子は同電位であるため、これらを接続することは可能である。
【００１３】
そうでない場合は、前述の電圧降下が負電極電位に重畳され、夫々のエミッタ電位が変動する。そのため、スイッチング時にその電圧降下が大きくなる大電流かつ高速なスイッチングインバータ回路では、それらのトランジスタスイッチング回路も各々絶縁された電源供給をしていた。
【００１４】
なお、絶縁電源としては、図２に示すトランスを用いたスイッチング電源が一般に採用される。図２は、図１に示されるスイッチング電源１１ｂの一例となる絶縁型スイッチング電源の回路図である。図２に示されるような絶縁型スイッチング電源は、例えば、特許文献１に記載されている。
【００１５】
なお、図２では高圧電源系回路とは絶縁素子を介して、信号を送受信する制御回路９に電力を供給するスイッチング電源１１ａを示したが、本発明においては絶縁電源である必要はない。
【００１６】
図１に示されるように、Ｐ端子にコレクタを接続したトランジスタ（これを以降、上アームトランジスタと呼ぶ）が３つの素子、Ｎ端子にエミッタを接続したトランジスタ（これを以降、下アームトランジスタと呼ぶ）が３つの素子が存在する。故に図２に示されるように、夫々に独立したトランスのタップが計６組存在する。これらを２次側と称すると、それら２次側タップに電力を供給するタップ１組（１次側と称する）、少なくとも、総計７組が必要となる。ここで、タップとはトランス巻線の引き出し線を接続する端子（２端子で１組）である。
【００１７】
２次側の上アームトランジスタはスイッチング状態によって、エミッタ端子電位がＰ端子電位又は、Ｎ端子電位に変化するため、絶縁強度を確保する観点で、それらに接続されるタップには、所定の沿面もしくは、空間距離を確保する必要がある。下アームと上アームトランジスタについても、隣接したタップを使用する場合には、同様である。
【００１８】
１次側と２次側のタップは、両者に発生する最大電位差に応じて、所定の沿面もしくは、空間距離を確保する必要がある。
【００１９】
所定の沿面もしくは、空間距離の算定に、例えば、ＩＥＣ６０６６４−１を参照する事ができる。それによると、トランスタップ間の沿面距離は、巻線並びに、タップを保持するボビンの形成素材の材料Ｇｒが１、インバータの入力直流電圧が最大９２５ＶＤＣとすると、４．６３ｍｍ以上必要である。また、最高高度６０００ｍを想定した場合の空間距離は２．５５ｍｍ以上必要である。
【００２０】
タップ間に所定の沿面距離を確保するためタップ数に応じて、トランスの外形寸法は必然的に大きくなる。そのため、それを実装する基板面積は増加し、小型化の阻害要因となる。
【００２１】
これを回避する例として、例えば、特許文献２や特許文献３に記載されている。
【００２２】
特許文献２は、下アームトランジスタ（３素子）のエミッタ端子を夫々接続している。その結果、絶縁電源を構成するトランスのタップ数を２組減らす事ができる。しかしながら、前述の通り、夫々のエミッタ端子を接続する配線インピーダンスに生ずる電圧降下が大きいシステムでは採用が難しい。
【００２３】
特許文献３では、下アームトランジスタのエミッタ端子と電源を接続する経路にインピーダンスを挿入することにより、夫々のエミッタ端子を接続する配線インピーダンスに生ずる電圧降下が大きいシステムにおいても、絶縁電源を構成するトランスのタップ数を２組減らす事ができる技術が開示されている。
【００２４】
しかしながら、特許文献２に記載の回路図において、トランジスタのゲート端子にかかる最大定格を更に抑える必要性が生じている。
【先行技術文献】
【特許文献】
【００２５】
【特許文献１】特開２０１３−２２６０５０号公報
【特許文献２】特開２００８−２９０６０号公報
【特許文献３】特開２０１５−３３２２２号公報
【発明の概要】
【発明が解決しようとする課題】
【００２６】
本発明の課題は、ゲート駆動性能の低下を抑制しながらトランスのタップ数を削減し、延いては、システムの小型化や低コスト化を達成することである。
【課題を解決するための手段】
【００２７】
本発明に係る電力変換装置は、トランジスタ素子のエミッタとコレクタを接続しかつｋ相負荷に接続するｋ組のスイッチ素子の組と、前記ｋ組の前記トランジスタ素子のコレクタを接続する正極端子と、前記ｋ組の前記トランジスタ素子のエミッタを接続する負極端子と、前記各組のエミッタとコレクタの接続点と接続する交流出力端子と、前記トランジスタ素子の各々のゲート電極の電位を変化させてスイッチ状態をオンオフ制御するゲート駆動回路と、前記ゲート駆動回路に電力を供給する絶縁電源回路と、を備え、前記絶縁電源回路は、トランスを有し、前記トランスは、ｋ＋２組のタップを有し、前記ｋ＋２組のタップのうち１組の第１タップには２ｋ個並列接続された第１ダイオード群と、前記ｋ＋２組のタップのうち前記第１タップ以外のいずれかのタップには第２ダイオードが接続される。
【発明の効果】
【００２８】
本発明により、ゲート駆動性能の低下を抑制しながらトランスのタップ数を削減し、延いては、システムの小型化や低コスト化を達成することができる。
【図面の簡単な説明】
【００２９】
【図１】３相電力変換装置を用いたモータ駆動システムのブロック構成図である。
【図２】絶縁型スイッチング電源の一例となる回路図である。
【図３（ａ）】本実施形態に係る絶縁電源回路とインバータ回路を示す回路図である。
【図３（ｂ）】図３（ａ）に係る回路の動作を、トランジスタＴｕｎ、Ｔｖｎ、Ｔｗｎのエミッタ・ゲート間の電圧Ｖ（ｇｕ，ｅｕ）  、Ｖ（ｇｖ，ｅｖ）、  Ｖ（ｇｗ，ｅｗ）を解析した結果である。
【図４（ａ）】比較例１に係る絶縁電源回路とインバータ回路を示す回路図である。
【図４（ｂ）】図４（ａ）に係る回路の動作を解析した結果である。
【図５（ａ）】比較例２に係る絶縁電源回路とインバータ回路を示す回路図である。
【図５（ｂ）】図５（ａ）に係る回路の動作を解析した結果である。
【図６】他の実施形態に係る絶縁型スイッチング電源に係る回路図である。
【発明を実施するための形態】
【００３０】
以下、本発明の実施形態を、図面を用いて説明する。
【００３１】
図３（ａ）は、本実施形態に係る絶縁電源回路とインバータ回路を示す回路図である。当該回路に係る動作を説明するにあたって、インバータ回路には下アームトランジスタのエミッタ端子電位の考察に必要な配線インダクタンスＬｕｎ、Ｌｖｎ、Ｌｗｎ、ｌｅｕｎ、ｌｅｖｎ、ｌｅｗｎを追記している（図１では省略）。
【００３２】
各トランジスタに接続されるゲート駆動回路ＧＣｕｐ、ＧＣｖｐ、ＧＣｗｐ、ＧＣｕｎ、ＧＣｖｎ、ＧＣｗｎは、図１に示されたゲート駆動回路１０に対応する。これは、図１に示された制御回路９からのスイッチング信号Ｓｕｐ、Ｓｖｐ、Ｓｗｐ、Ｓｕｎ、Ｓｖｎ、Ｓｗｎをフォトカプラなどで絶縁し、適切な増幅回路を通して、対応するトランジスタのゲート端子に与えられる。
【００３３】
電源Ｅｕｐ、Ｅｖｐ、Ｅｗｐがゲート駆動回路ＧＣｕｐ、ＧＣｖｐ、ＧＣｗｐに夫々が絶縁された電力を供給している。
【００３４】
ゲート駆動回路ＧＣｕｎの電源電圧は、トランス巻線Ｌｎの出力電圧をダイオードＤ１ｕｎ、Ｄ０ｕｎ並びにＣｕｎにて平滑されて供給される。残るゲート駆動回路ＧＣｘｎの電源電圧は、同じトランス巻線Ｌｎの出力電圧をダイオードＤ１ｘｎ、Ｄ０ｘｎ並びにＣｘｎにて平滑されて供給される。ここでｘは、ｖまたはｗである。
【００３５】
なおトランス１次側の回路は、トランス巻線Ｌ０の一端がダイオードＤ０のアノードを通して、スイッチング素子（ＦＥＴ）Ｓ０のドレインに、そのカソードが接続されている点が異なっている。しかしながら、これによるスイッチング素子Ｓ０のオンオフに伴うトランスＴの励磁動作に変化はないので、図２の巻線Ｌｕｐ、Ｌｖｐ、ＬｗｐをＬ０、Ｌｎとボビン共有することで、複数のトランスを用いる必要はない。
【００３６】
すなわち、図２の巻線Ｌ０、Ｌｕｐ、Ｌｖｐ、Ｌｗｐ、Ｌｕｎ、Ｌｖｎ、Ｌｗｎの計７巻線（７組のタップ）はＬ０、Ｌｕｐ、Ｌｖｐ、Ｌｗｐ、Ｌｎの計５巻線（５組のタップ）まで削減することができる。
【００３７】
図３（ｂ）は、図３（ａ）に係る回路の動作を、トランジスタＴｕｎ、Ｔｖｎ、Ｔｗｎのエミッタ・ゲート間の電圧Ｖ（ｇｕ，ｅｕ）  、Ｖ（ｇｖ，ｅｖ）、  Ｖ（ｇｗ，ｅｗ）を解析した結果である。
【００３８】
ここで、図２に示された配線インダクタンスＬｕｎ、Ｌｖｎ、Ｌｗｎは３０ｎＨ（抵抗分６０ｕΩ）、ｌｅｕｎ、ｌｅｖｎ、ｌｅｗｎは１０ｎＨ（抵抗分０．１Ω）とした。また、ＰＮ間の直流電圧は４００ＶＤＣ、トランジスタスイッチング時の各電流はｉｕ、ｉｖが２６５Ａ、ｉｗは−５３０Ａに設定した。トランジスタゲート抵抗はオンオフ時のサージ電圧が、素子の最大定格内に収まる範囲で、最も高速にスイッチングする値に選んでいる。
【００３９】
ここで、インバータ回路のＰＷＭ周波数は１０ｋＨｚ、電源の１次側スイッチング素子Ｓ０（ＦＥＴ）の駆動周波数は１００ｋＨｚとし、２次側電圧は１５ＶとなるようにＤｕｔｙを設定している。
【００４０】
比較のために、図４（ａ）の比較回路を示し、同様に図４（ａ）を解析した結果を図４（ｂ）に示す。図４（ａ）は、比較例１に係る絶縁電源回路とインバータ回路を示す回路図である。図４（ｂ）は、図４（ａ）に係る回路の動作を解析した結果である。
【００４１】
この回路は下アームトランジスタにも絶縁電源を供給する回路であるが、図３（ｂ）と図４（ｂ）を比較してわかるように、ゲート電圧に発生するオーバーシュートはほぼ同等である。
【００４２】
次に本実施形態と同様に、トランスタップ数を削減する比較回路の１つである図５（ａ）を示し、図５（ｂ）の回路の動作を同様に解析した結果を図５（ｂ）に示す。図５（ａ）は、比較例２に係る絶縁電源回路とインバータ回路を示す回路図である。図５（ｂ）は、図５（ａ）に係る回路の動作を解析した結果である。
【００４３】
図５（ｂ）によると、図３（ｂ）や図４（ｂ）のゲート電圧に比べ、それに発生するオーバーシュートが高くなっている。そして、Ｖ（ｇｗ，ｅｗ）は解析に選択したトランジスタの最大定格±２０Ｖを超えている。
【００４４】
これは、トランジスタゲート抵抗をより大きく設定し、そのスイッチング速度を遅くすることで、解消することは可能だが、スイッチングに伴う損失が増大するという問題がある。
【００４５】
ここで、本実施形態に係る図３（ａ）と比較例２に係る図５（ａ）の差異が生じた理由を説明する。
【００４６】
本実施形態では下アームトランジスタのゲート駆動回路用電源のトランス巻線は１つＬｎに集約しているが、その出力電圧を整流する回路は個別に設けている。
【００４７】
スイッチング時に各トランジスタのエミッタ電位は、配線インダクタンスに生ずる電圧降下ｖ＝Ｌ・ｄｉ／ｄｔにより変化する。そして、その結果一番電位が高い相の整流ダイオードのみ（例えば、Ｄｕ０ｎ）がオンする。
【００４８】
他の相のダイオード（例えば、Ｄｖ０ｎとＤｗ０ｎ）はオフし、絶縁と等価な状態となる。よって、スイッチングの過渡期は、一時的にトランス巻線とは切り離された状態となるが、各相に平滑コンデンサを設けているため、供給電圧は維持される。
【００４９】
従って、動作としては全てのトランジスタのゲート駆動回路に絶縁電源を供給する図４（ａ）と同等となる。
【００５０】
さて、整流の観点では各カソードがトランス巻線端子に接続されたダイオードＤｕ０ｎ、Ｄｖ０ｎ、Ｄｗ０ｎで十分であるが、それらが接続されていないトランス巻線の他端子にアノードを接続するダイオードＤｕ０ｐ、Ｄｖ０ｐ、Ｄｗ０ｐを追加している。
【００５１】
その理由を以下に説明する。ダイオードＤｖ０ｎ、Ｄｗ０ｎがオフしている場合、ダイオードＤｖ０ｐ、Ｄｗ０ｐがないとすると、ｖ相トランジスタエミッタ端子→平滑コンデンサＣｖｎ→平滑コンデンサＣｗｎ→ｗ相トランジスタエミッタ端子の経路により、ｖ相または、ｗ相のエミッタ電位が変動してしまう。ダイオードＤｕ０ｐ、Ｄｖ０ｐ、Ｄｗ０ｐはこの変動を防止する。
【００５２】
本実施形態に係る２次側回路は、１次側スイッチング素子（ＦＥＴ）Ｓ０のオン直後に、２次側グラウンドからＦＥＴの寄生ダイオードを通り、２次側供給電源の正極に向かう電流が生じたため、これを防止するために、トランス１次側にダイオードＤ０を追加している。
【００５３】
一方、図５（ａ）の回路では、トランス巻線Ｌｎに１つの整流回路を設け、ゲート駆動回路に電源を供給すると共に、その基準電位点にカソードを接続したダイオードを介して、下アームの各エミッタ端子を接続している。
【００５４】
その結果、本実施形態と同様に、スイッチング時に一番電位が高い相のダイオードのみがオンし、残る他相はオフするため、過渡的なエミッタ電位の変動の影響を他相に与えない。しかし、経路に電圧を平滑するコンデンサがないため、本実施形態に比べ、電位変動の影響を受けやすいと考えられる。
【００５５】
また、図５（ａ）の回路ではダイオードの極性から考えて、ゲート端子に負電圧をかけることは不可能であるが、本実施形態は下アームトランジスタそれぞれに、電源を供給する方式であるため、必然的に絶縁電源を供給する上アームトランジスタと同様に図６のような回路を、図３（ａ）の平滑コンデンサＣｕｎ、Ｃｖｎ、Ｃｗｎ両端に接続すれば、負電圧をゲート端子に印可できる。
【００５６】
図６は、他の実施形態に係る絶縁型スイッチング電源に係る回路図である。
【００５７】
図６に係る回路はアノードを整流電圧のグランド側へ、カソードをバイアス抵抗２１へ接続したツェナダイオード２０により仮想グランドを形成している。バイアス抵抗  ２１の一端は整流電圧の正極に接続され、ツェナ電圧を得る所定のバイアス電流をツェナダイオード２０に流している。バイアス抵抗２１とツェナダイオード２０には電圧平滑化を目的にしたコンデンサ２２、コンデンサ２３がそれぞれ並列に接続している。バイアス抵抗２１とツェナダイオード２０の接続点が仮想グラウンドであり、これを、トランジスタのエミッタに接続する。
【００５８】
整流電圧の正極には抵抗２４が接続され、その他端はｎｐｎトランジスタ２５のコレクタに接続している。また、そのエミッタはインバータ回路のトランジスタゲートへ接続する。ｎｐｎトランジスタ２５がオンすると抵抗２４を介して、正電圧Ｅ−Ｖ＿ＤＺがゲートへ印可される。
【００５９】
整流電圧のグラウンドには抵抗２６が接続され、その他端はｐｎｐトランジスタ２７のコレクタに接続している。また、そのエミッタはインバータ回路のトランジスタゲートへ接続する。ｐｎｐトランジスタ２７がオンすると抵抗２６を介して、負電圧Ｖ＿ＤＺがゲートへ印可される。
【００６０】
ｎｐｎトランジスタ２５、ｐｎｐトランジスタ２７のベースは接続され、図示を省略した適当なベース抵抗を介し、フォトカプラなどの絶縁素子を通し、制御信号Ｓｘｘに応答し、オンオフする。ここで、ｎｐｎトランジスタ２５、ｐｎｐトランジスタ２７は相補動作する。
【００６１】
実施例ではインバータ回路を構成するトランジスタは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）を例にしめしたが、スイッチング制御する主電流を流す２端子とそのオンオフを制御する１端子を有する半導体素子であれば、本実施懈怠を適用できる。本実施形態で例示のＩＧＢＴに対して、ＦＥＴ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）の場合は、コレクタをドレイン、エミッタをソースと主電流を流す端子を読み替え、ＢＪＴ（Ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）の場合は、ゲートをベースと制御を行う端子を読み替えれば良い。
【符号の説明】
【００６２】
１…高圧バッテリー、２…インバータ回路、３…モータ、４…直流電圧検出器、５…Ｕ相電流検出器、６…Ｖ相電流検出器、７…Ｗ相電流検出器、８…回転位置検出器、９…制御回路、１０…ゲート駆動回路、１１ａ…スイッチング電源、１１ｂ…スイッチング電源、１２…平滑コンデンサ、１３…第１Yコンデンサ、１４…第２Yコンデンサ、２０…ツェナダイオード、２１…バイアス抵抗、２２…平滑コンデンサ、２３…平滑コンデンサ、２４…抵抗、２５…ｎｐｎトランジスタ、２６…抵抗、２７…ｐｎｐトランジスタ、２８…フォトカプラ
Tup…IGBT、Tvp…IGBT、Twp…IGBT、Tun…IGBT、Tvn…IGBT、Twn…IGBT、Dup…ダイオード、Dvp…ダイオード、Dwp…ダイオード、Dun…ダイオード、Dvn…ダイオード、Dwn…ダイオード、D0up…ダイオード、D0vp…ダイオード、D0wp…ダイオード、D0un…ダイオード、D0vn…ダイオード、D0wn…ダイオード、D1un…ダイオード、D1vn…ダイオード、D1wn…ダイオード、D0…ダイオード、Eup…電源、Evp…電源、Ewp…電源、S0…FET、L0…トランス巻線、Lup…トランス巻線、Lvp…トランス巻線、Lwp…トランス巻線、Lun…トランス巻線、Lvn…トランス巻線、Lwn…トランス巻線、Ln…トランス巻線、Lun…配線インダクタンス、Lvn…配線インダクタンス、Lwn…配線インダクタンス、leun…配線インダクタンス、levn…配線インダクタンス、lewn…配線インダクタンス、C0up…平滑コンデンサ、C0vp…平滑コンデンサ、C0wp…平滑コンデンサ、C0un…平滑コンデンサ、C0vn…平滑コンデンサ、C0wn…平滑コンデンサ、Cun…平滑コンデンサ、Cvn…平滑コンデンサ、Cwn…平滑コンデンサ、GCup…ゲート駆動回路、GCvp…ゲート駆動回路、GCwp…ゲート駆動回路、GCun…ゲート駆動回路、GCvn…ゲート駆動回路、GCwn…ゲート駆動回路
【図１】
2019213244.tif 000003
【図２】
2019213244.tif 000004
【図３（ａ）】
2019213244.tif 000005
【図３（ｂ）】
2019213244.tif 000006
【図４（ａ）】
2019213244.tif 000007
【図４（ｂ）】
2019213244.tif 000008
【図５（ａ）】
2019213244.tif 000009
【図５（ｂ）】
2019213244.tif 000010
【図６】
2019213244.tif 000011