(57)【要約】【課題】コア層の劣化を抑制し、かつ高抵抗の領域を形成することが可能な光半導体素子およびその製造方法を提供する。【解決手段】コア層、およびコア層の上に設けられ第１元素がドープされた第１クラッド層を含む光導波路と、前記光導波路の上に設けられ、前記光導波路の延伸方向において互いに離間した複数の変調電極と、を具備し、前記光導波路は、前記変調電極の下に位置する変調部と、前記複数の変調電極の間に位置し、第２元素がドープされ前記変調部よりも高抵抗な分離部とを含み、前記分離部は第１分離部と第２分離部とを含み、深さ方向における前記第２分離部の前記第２元素の濃度は、前記第１分離部よりも低い光半導体素子。【選択図】  図２
2019095516.tif 000002
【特許請求の範囲】
【請求項１】
コア層、およびコア層の上に設けられ第１元素がドープされた第１クラッド層を含む光導波路と、
前記光導波路の上に設けられ、前記光導波路の延伸方向において互いに離間した複数の変調電極と、を具備し、
前記光導波路は、前記変調電極の下に位置する変調部と、前記複数の変調電極の間に位置し、第２元素がドープされ前記変調部よりも高抵抗な分離部とを含み、
前記分離部は第１分離部と第２分離部とを含み、
深さ方向における前記第２分離部の前記第２元素の濃度は、前記第１分離部よりも低い光半導体素子。
【請求項２】
前記光導波路の延伸方向において、前記第１分離部は前記変調部に隣接し、
前記第２分離部は前記変調部に隣接する複数の前記第１分離部の間に位置する請求項１に記載の光半導体素子。
【請求項３】
前記光導波路の延伸方向において、前記第２分離部は前記変調部に隣接し、
前記変調部に隣接する複数の前記第２分離部の間に別の前記第２分離部が位置し、
前記変調部に隣接する第２分離部と前記別の第２分離部との間に前記第１分離部が位置する請求項１に記載の光半導体素子。
【請求項４】
前記光導波路の延伸方向において、前記第２分離部は前記第１分離部よりも長い請求項１から３のいずれか一項に記載の光半導体素子。
【請求項５】
前記第１元素は亜鉛であり、
前記第２元素は水素、ホウ素、酸素、硫黄、セレン、鉄、クロムおよびルテニウムの少なくとも１つである請求項１から４のいずれか一項に記載の光半導体素子。
【請求項６】
前記第１元素はシリコンであり、
前記第２元素はベリリウム、マグネシウム、亜鉛およびカドミウムの少なくとも１つである請求項１から４のいずれか一項に記載の光半導体素子。
【請求項７】
前記第１クラッド層はインジウムリンにより形成されている請求項１から６のいずれか一項に記載の光半導体素子。
【請求項８】
前記コア層と前記第１クラッド層との間に設けられたアンドープの第２クラッド層を具備する請求項１から７のいずれか一項に記載の光半導体素子。
【請求項９】
コア層を成長する工程と、
前記コア層の上にドーパントがドープされたクラッド層を形成する工程と、
前記クラッド層の上に、複数の開口部を有する第１マスクを形成する工程と、
前記第１マスクの上であって前記複数の開口部の間に第２マスクを形成する工程と、
前記第２マスクを形成する工程の後に、前記クラッド層にイオンを注入することで、前記クラッド層のうち前記第１マスクの開口部内の部分に第１分離部を形成し、前記第１マスクに覆われかつ前記第２マスクに覆われない部分に第２分離部を形成する工程と、
前記第１マスクおよび前記第２マスクを除去した後、前記クラッド層の前記第２マスクに覆われた部分に変調電極を形成する工程と、を有する光半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光半導体素子およびその製造方法に関するものである。
【背景技術】
【０００２】
光通信システムの光変調器として、電気信号を用いて連続光を変調する素子が用いられている。変調速度が速く伝送距離の長い変調器としてマッハツェンダ型光変調器がある。変調速度調整のため変調電極を複数設ける。光導波路の変調電極間の領域に高抵抗の層を形成することで、変調電極間を電気的に分離する（例えば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−１０２１６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
光導波路の半導体層にイオン注入を行うことで高抵抗の領域を形成することができる。しかし、イオンがコア層に到達するとコア層の結晶性が劣化してしまう。
【０００５】
そこで、コア層の劣化を抑制し、かつ高抵抗の領域を形成することが可能な光半導体素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る光半導体素子は、コア層、およびコア層の上に設けられ第１元素がドープされた第１クラッド層を含む光導波路と、前記光導波路の上に設けられ、前記光導波路の延伸方向において互いに離間した複数の変調電極と、を具備し、前記光導波路は、前記変調電極の下に位置する変調部と、前記複数の変調電極の間に位置し、第２元素がドープされ前記変調部よりも高抵抗な分離部とを含み、前記分離部は第１分離部と第２分離部とを含み、深さ方向における前記第２分離部の前記第２元素の濃度は、前記第１分離部よりも低いものである。
【０００７】
本発明に係る光半導体素子の製造方法は、コア層を成長する工程と、前記コア層の上にドーパントがドープされたクラッド層を形成する工程と、前記クラッド層の上に、複数の開口部を有する第１マスクを形成する工程と、前記第１マスクの上であって前記複数の開口部の間に第２マスクを形成する工程と、前記第２マスクを形成する工程の後に、前記クラッド層にイオンを注入することで、前記クラッド層のうち前記第１マスクの開口部内の部分に第１分離部を形成し、前記第１マスクに覆われかつ前記第２マスクに覆われない部分に第２分離部を形成する工程と、前記第１マスクおよび前記第２マスクを除去した後、前記クラッド層の前記第２マスクに覆われた部分に変調電極を形成する工程と、を有する。
【発明の効果】
【０００８】
上記発明によれば、コア層の劣化を抑制し、かつ高抵抗の領域を形成することが可能である。
【図面の簡単な説明】
【０００９】
【図１】図１は実施例１に係る光半導体素子を例示する平面図である。
【図２】図２（ａ）から図２（ｃ）は光半導体素子を例示する断面図である。
【図３】図３（ａ）は光半導体素子の製造方法を例示する平面図である。図３（ｂ）から図３（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図４】図４（ａ）は光半導体素子の製造方法を例示する平面図である。図４（ｂ）から図４（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図５】図５（ａ）から図５（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図６】図６（ａ）から図６（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図７】図７（ａ）は光半導体素子の製造方法を例示する平面図である。図７（ｂ）から図７（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図８】図８（ａ）は光半導体素子の製造方法を例示する平面図である。図８（ｂ）から図８（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図９】図９（ａ）から図９（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図１０】図１０（ａ）は光半導体素子の製造方法を例示する平面図である。図１０（ｂ）から図１０（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図１１】図１１（ａ）および図１１（ｂ）はイオンの密度のシミュレーションの結果である。
【図１２】図１２（ａ）は実施例２に係る光半導体素子を例示する平面図である。図１２（ｂ）は光半導体素子を例示する断面図である。
【図１３】図１３（ａ）は光半導体素子の製造方法を例示する平面図である。図１３（ｂ）は光半導体素子の製造方法を例示する断面図である。
【図１４】図１４（ａ）は光半導体素子の製造方法を例示する平面図である。図１４（ｂ）および図１４（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図１５】図１５は実施例３に係る光半導体素子を例示する平面図である。
【図１６】図１６（ａ）から図１６（ｃ）は光半導体素子を例示する断面図である。
【図１７】図１７（ａ）から図１７（ｃ）は光半導体素子の製造方法を例示する断面図である。
【図１８】図１８（ａ）は光半導体素子の製造方法を例示する平面図である。図１８（ｂ）から図１８（ｄ）は光半導体素子の製造方法を例示する断面図である。
【図１９】図１９は実施例４に係る光半導体素子を例示する平面図である。
【発明を実施するための形態】
【００１０】
[本願発明の実施形態の説明]
最初に本願発明の実施形態の内容を列記して説明する。
【００１１】
本願発明の一形態は、（１）コア層、およびコア層の上に設けられ第１元素がドープされた第１クラッド層を含む光導波路と、前記光導波路の上に設けられ、前記光導波路の延伸方向において互いに離間した複数の変調電極と、を具備し、前記光導波路は、前記変調電極の下に位置する変調部と、前記複数の変調電極の間に位置し、第２元素がドープされ前記変調部よりも高抵抗な分離部とを含み、前記分離部は第１分離部と第２分離部とを含み、深さ方向における前記第２分離部の前記第２元素の濃度は、前記第１分離部よりも低い光半導体素子である。分離部は高抵抗な領域であり、特に第１分離部は第２分離部よりも高抵抗な領域である。したがって複数の変調部の間が電気的に分離される。第２分離部において第２元素はコア層に侵入しにくいため、コア層の結晶性の劣化が抑制される。
（２）前記光導波路の延伸方向において、前記第１分離部は前記変調部に隣接し、前記第２分離部は前記変調部に隣接する複数の前記第１分離部の間に位置してもよい。第１分離部は高抵抗であり、変調電極から染み出す電界の影響を受けにくい。したがって変調信号の損失、特性の劣化などが抑制される。
（３）前記光導波路の延伸方向において、前記第２分離部は前記変調部に隣接し、前記変調部に隣接する複数の前記第２分離部の間に別の前記第２分離部が位置し、前記変調部に隣接する第２分離部と前記別の第２分離部との間に前記第１分離部が位置してもよい。コア層のうち結晶性の高い部分が変調部の近くに位置する。したがって変調電極付近の電界によるコア層への影響が抑制され、特性の劣化が抑制される。
（４）前記光導波路の延伸方向において、前記第２分離部は前記第１分離部よりも長くてもよい。これによりコア層の結晶性の劣化を抑制することができる。
（５）前記第１元素は亜鉛であり、前記第２元素は水素、ホウ素、酸素、硫黄、セレン、鉄、クロムおよびルテニウムの少なくとも１つとすることができる。これにより分離部を形成することができる。
（６）前記第１元素はシリコンであり、前記第２元素はベリリウム、マグネシウム、亜鉛およびカドミウムの少なくとも１つとすることができる。これにより分離部を形成することができる。
（７）前記第１クラッド層はインジウムリンにより形成されてもよい。インジウムリンに第２元素をドープすることで分離部を形成することができる。
（８）前記コア層と前記第１クラッド層との間に設けられたアンドープの第２クラッド層を具備してもよい。これにより光損失を抑制することができる。
（９）コア層を成長する工程と、前記コア層の上にドーパントがドープされたクラッド層を形成する工程と、前記クラッド層の上に、複数の開口部を有する第１マスクを形成する工程と、前記第１マスクの上であって前記複数の開口部の間に第２マスクを形成する工程と、前記第２マスクを形成する工程の後に、前記クラッド層にイオンを注入することで、前記クラッド層のうち前記第１マスクの開口部内の部分に第１分離部を形成し、前記第１マスクに覆われかつ前記第２マスクに覆われない部分に第２分離部を形成する工程と、前記第１マスクおよび前記第２マスクを除去した後、前記クラッド層の前記第２マスクに覆われた部分に変調電極を形成する工程と、を有する光半導体素子の製造方法である。これによりコア層の劣化を抑制し、かつ高抵抗の領域を形成することができる。
【００１２】
［本願発明の実施形態の詳細］
本発明の実施形態に係る光半導体素子およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【実施例１】
【００１３】
（光半導体素子）
図１は実施例１に係る光半導体素子１００を例示する平面図である。図１に示すように、光半導体素子１００は、入射導波路１、光導波路２ａおよび２ｂ、ならびに出射導波路３を備えるマッハツェンダ型光変調器である。
【００１４】
２つの光導波路２ａおよび２ｂは図１のＺ方向に延伸するアーム導波路であり、分岐導波路４を介して入射導波路１に接続され、分岐導波路５を介して出射導波路３に接続されている。光導波路２ａおよび２ｂはＸ方向において互いに離間している。
【００１５】
光導波路２ａおよび２ｂの上にはそれぞれ複数の変調電極２６が配置され、複数の変調電極２６は互いに離間し、配線２８により電気的に接続されている。２つの配線２８は高周波電源６および抵抗７に接続されている。高周波電源６および抵抗７は、光半導体素子１００の外部に設けてもよいし、内部に設けてもよい。
【００１６】
連続光は入射導波路１に入射され、分岐導波路４により光導波路２ａおよび２ｂに入力される。高周波電源６から入力される例えば２Ｖ程度の高周波電圧が、配線２８および変調電極２６を通じて光導波路２ａおよび２ｂに印加される。高周波電圧により、光導波路２ａおよび２ｂを通る光が変調される。変調された光は分岐導波路５によって合波され、出射導波路３から光半導体素子１００の外部へと出力される。変調信号が配線２８を伝播する速度は、光が光導波路を伝播する速度よりも速い。複数の変調電極２６が容量となるため、変調信号の伝搬速度が低下し、光の伝搬速度に一致する。
【００１７】
光導波路２ａおよび２ｂは、変調部Ｒ３、変調部Ｒ３よりも高抵抗な分離部を有する。具体的に、光導波路２ａおよび２ｂは第１分離部Ｒ１、第２分離部Ｒ２および変調部Ｒ３を含み、これらの領域は光導波路の延伸方向（Ｚ方向）に並んでいる。変調部Ｒ３は変調電極２６が設けられた領域である。第２分離部Ｒ２は変調部Ｒ３より高い電気抵抗を有する領域であり、第１分離部Ｒ１は第２分離部Ｒ２より高い電気抵抗を有する領域である。第１分離部Ｒ１のＺ方向の幅は例えば５μｍである。第２分離部Ｒ２の幅は第１分離部Ｒ１よりも大きい。
【００１８】
図２（ａ）から図２（ｃ）は光半導体素子１００を例示する断面図であり、図２（ａ）は図１の線Ａ−Ａに沿った断面を図示しており、変調部Ｒ３に対応する。図２（ｂ）は線Ｂ−Ｂに沿った断面を図示しており、第２分離部Ｒ２に対応する。図２（ｃ）は線Ｃ−Ｃに沿った断面を図示しており、第１分離部Ｒ１から変調部Ｒ３にかけた領域に対応する。
【００１９】
図２（ａ）に示すように、基板１０、バッファ層１２、下クラッド層１４および１６、コア層１８、上クラッド層２０および２２、コンタクト層２４が、Ｙ方向に順に積層されている。光導波路２ａおよび２ｂは、同じ構成を有し、それぞれ下クラッド層１６、コア層１８、上クラッド層２０および２２、コンタクト層２４を含む導波路メサである。光導波路２ａおよび２ｂはＢＣＢ（ベンゾシクロブテン）などの樹脂３０で埋め込まれている。コンタクト層２４の上面と樹脂３０の上面とは同一平面を形成し、変調電極２６はこれらの上面に接触する。樹脂３０の上面に変調電極２６と接続された配線２８が配置されている。バッファ層１２および下クラッド層１４にはアイソレーショントレンチ９が形成されている。
【００２０】
図２（ｂ）および図２（ｃ）に示すように、第２分離部Ｒ２には高抵抗層３４が形成されている。後述するように、高抵抗層３４は上クラッド層２２の一部にイオン注入することで形成される。高抵抗層３４の下に上クラッド層２０および２２が位置する。
【００２１】
図２（ｃ）に示すように、第１分離部Ｒ１には高抵抗層３２が形成されている。後述するように、高抵抗層３２は上クラッド層２０および２２、コア層１８の一部にイオンが注入されることで形成される。高抵抗層３２はＹ方向において上クラッド層２０および２２を縦断する。
【００２２】
基板１０は例えば半絶縁性のインジウムリン（ＩｎＰ）などで形成された半導体基板である。バッファ層１２は例えば厚さ２００ｎｍの半絶縁性ＩｎＰで形成されている。下クラッド層１４および１６はそれぞれ例えば厚さ５００ｎｍのｎ型ＩｎＰで形成され、ｎ型のドーパントとして例えばシリコン（Ｓｉ）がドープされている。コア層１８は、例えば厚さ５００ｎｍの多重量子井戸層（ＭＱＷ：Multi Quantum Well）であり、アンドープのアルミニウムガリウムインジウム砒素（ＡｌＧａＩｎＡｓ）の井戸層およびアルミニウムインジウム砒素（ＡｌＩｎＡｓ）のバリア層を積層したものである。
【００２３】
上クラッド層２０（第２クラッド層）は例えば厚さ２００ｎｍ以下のアンドープのＩｎＰで形成されている。アンドープの上クラッド層２０によりｐ型キャリアによる光損失を抑制することができるが、電圧降下が生じる。電圧降下を抑制するため、厚さは２００ｎｍ以下が好ましい。上クラッド層２２（第１クラッド層）は例えば厚さ１２００ｎｍのｐ型ＩｎＰで形成されている。コンタクト層２４は例えば厚さ３００ｎｍのｐ型ＧａＩｎＡｓで形成されている。ｐ型のドーパント（第１元素）は例えば亜鉛（Ｚｎ）である。
【００２４】
高抵抗層３２および高抵抗層３４は上クラッド層２０および２２に水素イオン（プロトン、第２元素）を注入することで形成され、上クラッド層２２よりも高い電気抵抗を有する。プロトンの注入により半導体に結晶欠陥が生じる。結晶欠陥がドナー型の準位を形成し、ｐ型ＩｎＰの正孔を捕獲し、アクセプタを補償する。したがってプロトン濃度がアクセプタ濃度を補償する程度の大きさになると、ｐ型ＩｎＰは高抵抗化される。高抵抗層３２の電気抵抗および深さ方向（Ｙ方向）におけるイオン濃度は高抵抗層３４よりも高い。第１分離部Ｒ１ではプロトンがコア層１８の一部に到達するため、高抵抗層３２は上クラッド層２０および２２、コア層１８から形成される。高抵抗層３２の厚さは例えば１４００ｎｍ程度、高抵抗層３４の厚さは例えば１０００ｎｍ程度である。
【００２５】
配線２８および変調電極２６は例えば一体であり、チタン（Ｔｉ）、白金（Ｐｔ）および金（Ａｕ）などの金属で形成されている。
【００２６】
（製造方法）
図３（ａ）、図４（ａ）、図７（ａ）、図８（ａ）、および図１０（ａ）は光半導体素子１００の製造方法を例示する平面図である。図３（ｂ）から図３（ｄ）、図４（ｂ）から図４（ｄ）、図５（ａ）から図６（ｃ）、図７（ｂ）から図７（ｄ）、図８（ｂ）から図８（ｄ）、図９（ａ）から図９（ｃ）、図１０（ｂ）から図１０（ｄ）は光半導体素子１００の製造方法を例示する断面図であり、それぞれ対応する平面図の線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃに沿った断面を図示する。
【００２７】
図３（ｂ）から図３（ｄ）に示すように、例えば有機金属気相成長法（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）などで、基板１０上にバッファ層１２、下クラッド層１４および１６、コア層１８、上クラッド層２０および２２、コンタクト層２４をエピタキシャル成長する。ドーパントは層の成長中、または高温環境下などで拡散する。成長後に上クラッド層２２から上クラッド層２０にＺｎが拡散し、ｐ型ＩｎＰが厚くなることがある。そこで、Ｚｎ拡散後に上クラッド層２０および２２が所望の厚さとなるように、エピタキシャル成長における上クラッド層２０の厚さは所望の厚さより大きくし、上クラッド層２２の厚さを所望の厚さよりも小さく設定してもよい。
【００２８】
その後、図３（ａ）から図３（ｄ）に示すように、ウェハ全面に例えば厚さ４００ｎｍ、酸化シリコン（ＳｉＯ２）の絶縁膜４０（第１マスク）を形成し、フォトリソグラフィおよびウェットエッチングなどで絶縁膜４０に複数の開口部４０ａを形成する。図３（ａ）および図３（ｄ）に示すように、開口部４０ａからコンタクト層２４が露出する。
【００２９】
図４（ａ）、図４（ｂ）および図４（ｄ）に示すように、絶縁膜４０の表面のうち変調部Ｒ３に対応する部分にレジストマスク４２（第２マスク）を形成する。レジストマスク４２は例えば厚さ３μｍの樹脂で形成されている。レジストマスク４２の端部は開口部４０ａの端部に一致する。図４（ａ）、および図４（ｄ）に示すように、第１分離部Ｒ１および第２分離部Ｒ２にはレジストマスク４２は形成されない。
【００３０】
図５（ａ）から図５（ｃ）に示す工程では、絶縁膜４０およびレジストマスク４２の上からプロトンの注入を行う。プロトンの侵入深さは加速電圧に依存する。加速電圧は例えば４０〜２００ｋｅＶとし、複数回の注入を行う。例えば４０〜２００ｋｅＶの範囲で加速電圧を２０ｋｅＶずつ増加させながら、それぞれの加速電圧で３００秒のイオン注入を行う。また、プロトンの入射方向を平均化するため、プロトンのビームに対してウェハを傾斜させ、かつ回転させながらプロトンを入射する。
【００３１】
図５（ａ）および図５（ｃ）に示すように、プロトンはレジストマスク４２を透過せず、レジストマスク４２下にはプロトンが注入されない。図５（ｂ）および図５（ｃ）に示すように、レジストマスク４２の設けられていない部分にプロトンは注入される。開口部４０ａを通るプロトンは高いエネルギーを有するため、注入深さが大きくなる。開口部４０ａを通ったプロトンがコンタクト層２４、上クラッド層２２、上クラッド層２０およびコア層１８の一部に注入され、図５（ｃ）に示す高抵抗層３２が形成される。
【００３２】
一方、プロトンは絶縁膜４０を透過するが、絶縁膜４０によりエネルギーが減衰する。このため、絶縁膜４０を透過するプロトンが到達できる深さは小さくなる。プロトンがコンタクト層２４、上クラッド層２２、上クラッド層２０の一部に注入されることで、図５（ｂ）および図５（ｃ）に示す高抵抗層３４が形成される。高抵抗層３２は上クラッド層２０および２２よりも深い位置まで到達し、高抵抗層３４はコア層１８に到達しにくい。
【００３３】
図６（ａ）から図６（ｃ）に示すように、絶縁膜４０およびレジストマスク４２を除去する。図７（ａ）から図７（ｃ）に示すように、フォトリソグラフィ法およびドライエッチングによりメサを形成する。図７（ｄ）に示すように、光導波路２ａおよび２ｂの延伸方向において、高抵抗層３２および３４が並ぶ。図８（ａ）から図８（ｄ）に示すように、フォトリソグラフィ法およびウェットエッチングにより、バッファ層１２および下クラッド層１４の一部を除去し、アイソレーショントレンチ９を形成する。これによりウェハ内の複数の光半導体素子が電気的に分離される。下クラッド層１４に不図示のｎ型電極を形成してもよい。
【００３４】
図９（ａ）から図９（ｃ）に示すように樹脂３０を形成する。図９（ｂ）および図９（ｃ）に示すように、高抵抗層３２および３４のうち上側の一部（コンタクト層２４と同程度の厚さ）をエッチングなどで除去し、その後に樹脂３０を形成する。高抵抗層３２および３４は樹脂３０に埋め込まれる。図９（ａ）および図９（ｂ）に示すように、樹脂３０とコンタクト層２４とは同一平面を形成し、コンタクト層２４は樹脂３０から露出する。なお樹脂３０の形成前にウェハに窒化シリコン（ＳｉＮ）およびＳｉＯ２など絶縁体の保護膜を設けてもよい。
【００３５】
図１０（ａ）から図１０（ｄ）に示すように、蒸着法またはメッキ法などにより配線２８および変調電極２６を形成する。図１に示した高周波電源６と接続するためのパッドなどを形成してもよい。以上で光半導体素子１００が形成される。
【００３６】
以上のように、実施例１によれば、絶縁膜４０およびレジストマスク４２をマスクとしてイオン注入を行う。これにより、複数の変調部Ｒ３の間に、高抵抗層３２を有する第１分離部Ｒ１、および高抵抗層３４を有する第２分離部Ｒ２が形成される。
【００３７】
図１１（ａ）および図１１（ｂ）はイオンの密度のシミュレーションの結果である。シミュレーションにおいて、例えば４０〜２００ｋｅＶの範囲で加速電圧を２０ｋｅＶずつ増加させながら、それぞれの加速電圧で３００秒のプロトン注入を行い、上記の光半導体素子１００を製造するものとした。横軸はコンタクト層２４の表面を基準とする深さ、縦軸はプロトンの規格化注入密度である。プロトンの最大密度を１とし、プロトンの密度を規格化したものが規格化注入密度である。
【００３８】
図１１（ａ）は第１分離部Ｒ１におけるシミュレーション結果である。図１１（ａ）に示すように、プロトンはコンタクト層２４からコア層１８にかけて注入される。図５（ｃ）に示すように、第１分離部Ｒ１は絶縁膜４０およびレジストマスク４２に覆われないため、プロトンが高いエネルギーを有し、深く注入される。つまり深さ方向における濃度が高くなる。この結果、高抵抗層３２が形成される。
【００３９】
図１１（ｂ）は第２分離部Ｒ２におけるシミュレーション結果である。図１１（ｂ）に示すように、プロトンはコンタクト層２４から上クラッド層２０にかけて注入され、プロトン密度のピークはコンタクト層２４に位置する。その一方で、コア層１８におけるプロトン密度はほぼ０である。図５（ｃ）に示すように、第２分離部Ｒ２はレジストマスク４２に覆われず、絶縁膜４０に覆われる。プロトンは絶縁膜４０を透過する際にエネルギーを失い、注入深さが第１分離部Ｒ１よりも浅くなる。つまり深さ方向における濃度が低くなる。この結果、高抵抗層３４が形成される。
【００４０】
第１分離部Ｒ１および第２分離部Ｒ２により、隣り合う変調部Ｒ３を電気的に分離することができる。特に、第１分離部Ｒ１の高抵抗層３２は高抵抗層３４よりも高い抵抗を有するため、電気的な分離が効果的に行われる。図１１（ａ）に示したように第１分離部Ｒ１ではプロトンがコア層１８に注入されるため、コア層１８の結晶性が劣化する恐れがある。一方、図１１（ｂ）に示したように第２分離部Ｒ２ではプロトンのコア層１８への注入が抑制される。したがってコア層１８の結晶性の劣化を抑制することができる。すなわち、コア層１８の劣化を抑制し、かつ高抵抗の領域を形成することが可能である。
【００４１】
高抵抗層３２および３４のプロトン濃度は、上クラッド層２２が高抵抗化する程度、またはｎ型になる程度である。コア層１８の結晶性を高く維持するため、高抵抗層３４は上クラッド層２２の＋Ｙ側の一部から形成され、コア層１８には形成されないことが好ましい。高抵抗層３４のプロトン濃度は高抵抗層３２より低く、例えばコア層１８に到達するプロトン濃度は１×１０１６ｃｍ−３程度が好ましい。高抵抗層３２はＹ方向において導電性の上クラッド層２２を縦断することが好ましく、プロトン濃度は例えば１×１０１８ｃｍ−３以上など、上クラッド層２２のＺｎ濃度を超えることが好ましい。高抵抗層３４だけでは変調部Ｒ３同士の電気的な分離が不十分になる恐れもあるが、高い抵抗を有する高抵抗層３２により、電気的な分離が十分に行われる。
【００４２】
２つの変調部Ｒ３間の絶縁のため、Ｚ方向における第１分離部Ｒ１の幅（高抵抗層３２の幅）は例えば３μｍ以上であることが好ましい。ただし第１分離部Ｒ１が長いとコア層１８の中で結晶性の低い部分が長くなり、信頼性が低下する。したがって第１分離部Ｒ１の幅は例えば１０μｍ以下であり、第２分離部Ｒ２は第１分離部Ｒ１より長いことが好ましく、例えば９０μｍ程度とする。２つの変調部Ｒ３間の領域のうち、例えば９０％以上が第２分離部Ｒ２であり、残りの１０％程度が第１分離部Ｒ１であることが好ましい。これにより光半導体素子１００の信頼性が向上する。
【００４３】
光導波路２ａおよび２ｂの延伸方向（Ｚ方向）において、第１分離部Ｒ１は変調部Ｒ３に隣接する。高抵抗層３２は高い抵抗を有するため、変調電極２６から染み出す電界の影響を受けにくい。したがって変調信号の損失、光半導体素子１００の特性の劣化などが抑制される。特に、複数の変調部Ｒ３のそれぞれに第１分離部Ｒ１が隣接し、１つの変調部Ｒ３の両側に第１分離部Ｒ１が配置されることが好ましい。
【００４４】
光半導体素子１００には、例えばガリウム（Ｇａ）、砒素（Ａｓ）、アンチモン（Ｓｂ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、リン（Ｐ）、窒素（Ｎ）の少なくとも１つを含む化合物半導体を用いることができる。またシリコン系半導体を用いてもよい。図２（ａ）〜図２（ｃ）に示したように光導波路２ａおよび２ｂはｐｉｎ構造とする。
【００４５】
上クラッド層２２はｐ型のドーパント（例えばＺｎなど）が添加されたＩｎＰなどとすることができる。ｐ型の上クラッド層２２にプロトンまたはホウ素（Ｂ）イオンなどを注入することで上クラッド層２２に結晶欠陥を形成し、結晶欠陥がｐ型キャリアを補償する。これにより高抵抗層３２および３４が形成される。また、ｐ型キャリア濃度が低下すると、ｐ型キャリアによる光吸収が抑制される。酸素（Ｏ）、硫黄（Ｓ）、セレン（Ｓｅ）、鉄（Ｆｅ）、クロム（Ｃｒ）、ルテニウム（Ｒｕ）の少なくとも１つのイオンを注入してもよい。Ｏ、Ｓ、Ｓｅの各イオンはドナー型の準位を形成し、ｐ型キャリアをトラップする。Ｆｅ、Ｃｒ、Ｒｕなど遷移金属のイオンは深い準位を形成し、ｐ型キャリアをトラップする。これにより高抵抗層３２および３４を形成してもよい。また、シリコン（Ｓｉ）イオンなどを用いてもよい。
【００４６】
上クラッド層２２にＳｉなどをドープしｎ型とすることもできる。例えばベリリウム（Ｂｅ）、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、炭素（Ｃ）などのうち少なくとも１つイオンをｎ型の上クラッド層２２に注入することで高抵抗化する。これらのイオンはアクセプタ準位を形成することでｎ型のキャリアをトラップする。高抵抗層３２および３４の導電型は上クラッド層２２と反対とすることができる。
【００４７】
イオンを一様に注入するため、ウェハを回転させながらイオン注入を行うことが好ましい。また、層の厚さ、所望の注入深さなどに応じて、イオンの加速電圧、注入の回数などを定めることができる。
【００４８】
イオン注入深さを異ならせ、第１分離部Ｒ１、第２分離部Ｒ２および変調部Ｒ３を形成するために、厚さの異なるマスクを用いればよい。図４（ａ）〜図４（ｄ）の例では絶縁膜４０とレジストマスク４２とでマスクを形成した。絶縁膜４０に代えて、例えばポリイミドなどの樹脂膜、ＩｎＰのエピタキシャル半導体層などを用いてもよい。また、例えば一層のマスクを設け、エッチングによりマスクの一部を薄くしてもよい。これによりイオン注入深さに違いが生じ、第１分離部Ｒ１、第２分離部Ｒ２および変調部Ｒ３を形成することができる。ただしマスクの厚さの制御およびエッチングによる成型が難しい。したがってレジストマスク４２と絶縁膜４０のように、異なる材料で形成され、エッチング選択比を有する複数の膜を用いることが好ましい。
【実施例２】
【００４９】
（光半導体素子）
図１２（ａ）は実施例２に係る光半導体素子２００を例示する平面図である。図１２（ｂ）は光半導体素子２００を例示する断面図であり、図１２（ａ）の線Ｃ−Ｃに沿う断面図を例示している。実施例１と同様の構成については説明を省略する。
【００５０】
図１２（ａ）および図１２（ｂ）に示すように、２つの変調部Ｒ３の間に、２つの第１分離部Ｒ１および３つの第２分離部Ｒ２（Ｒ２ａおよびＲ２ｂ）が形成されている。変調部Ｒ３に第２分離部Ｒ２ａが隣接し、第２分離部Ｒ２ｂは変調部Ｒ３から離間する。第１分離部Ｒ１は第２分離部Ｒ２ａおよびＲ２ｂの間に位置する。すなわち、１つの変調部Ｒ３から隣の変調部Ｒ３にかけて、第２分離部Ｒ２ａ、第１分離部Ｒ１、第２分離部Ｒ２ｂ、第１分離部Ｒ１および第２分離部Ｒ２ａが並ぶ。第１分離部Ｒ１および第２分離部Ｒ２ａの幅は例えば５μｍであり、３μｍ以上である。第２分離部Ｒ２ｂは第１分離部Ｒ１および第２分離部Ｒ２ａよりも大きい。
【００５１】
（製造方法）
図１３（ａ）および図１４（ａ）は光半導体素子２００の製造方法を例示する平面図である。図１３（ｂ）、図１４（ｂ）および図１４（ｃ）は光半導体素子２００の製造方法を例示する断面図であり、対応する平面図の線Ｃ−Ｃに沿った断面を例示する。
【００５２】
図１３（ａ）および図１３（ｂ）に示すように、コンタクト層２４の上に絶縁膜４０を形成する。実施例２における２つの開口部４０ａ間の距離は、実施例１における距離よりも小さい。
【００５３】
図１４（ａ）および図１４（ｂ）に示すように、絶縁膜４０の上にレジストマスク４２を形成する。図１４（ｃ）に示すように、プロトンの注入を行うことで、高抵抗層３２および３４を形成する。これ以降の工程は実施例１と同じである。
【００５４】
実施例２によれば、実施例１と同様に、第１分離部Ｒ１により隣り合う変調部Ｒ３を電気的に分離することができる。また、第２分離部Ｒ２ａおよびＲ２ｂではプロトンのコア層１８への注入が抑制されるため、コア層１８の結晶性の劣化を抑制することができる。
【００５５】
第２分離部Ｒ２ａが変調部Ｒ３に隣接し、第１分離部Ｒ１は第２分離部Ｒ２ａに比べて変調部Ｒ３から遠くに位置する。したがって、コア層１８のうち、結晶性の高い部分が変調部Ｒ３の近くに位置し、結晶性の劣化する部分は変調部Ｒ３の遠くに位置する。したがって変調電極２６付近の電界のコア層１８への影響が抑制され、光半導体素子２００の特性の劣化などが抑制される。
【実施例３】
【００５６】
（光半導体素子）
図１５は実施例３に係る光半導体素子３００を例示する平面図である。図１６（ａ）から図１６（ｃ）は光半導体素子３００を例示する断面図である。図１５から図１６（ｂ）に示すように、樹脂３０に開口部３０ａが形成され、開口部３０ａから下クラッド層１４が露出する。開口部３０ａの内側であって、下クラッド層１４の上面にグランド電極５０が設けられている。このように光半導体素子３００は進行波型電極構造を有する。
【００５７】
グランド電極５０は配線２８および変調電極２６から離間し、Ｚ方向に延伸し、かつ接地されている。２つの配線２８は抵抗７ａおよび７ｂを介して互いに接続されている。抵抗７ａおよび７ｂの一端は直流電源を介して接地されている。一対の配線２８には例えば差動信号が入力される。また図１６（ｃ）に示すように、第１分離部Ｒ１および第２分離部Ｒ２が形成されている。
【００５８】
（製造方法）
図１７（ａ）から図１７（ｃ）および図１８（ｂ）から図１８（ｄ）は光半導体素子３００の製造方法を例示する断面図である。図１８（ａ）は光半導体素子３００の製造方法を例示する平面図である。
【００５９】
図１７（ａ）および図１７（ｂ）に示すように、フォトリソグラフィ法およびドライエッチングにより、樹脂３０に開口部３０ａを形成する。図１７（ｃ）に示すように、高抵抗層３２および３４を覆う樹脂３０には開口部を形成しない。
【００６０】
図１８（ａ）から図１８（ｃ）に示すように、例えば蒸着法などによりグランド電極５０を下クラッド層１４の上面に形成する。また、図１８（ａ）から図１８（ｄ）に示すように、配線２８および変調電極２６を形成する。以降の工程は実施例１と同じである。
【００６１】
実施例３によれば、実施例１と同様に、第１分離部Ｒ１により隣り合う変調部Ｒ３を電気的に分離することができる。また、第２分離部Ｒ２ではプロトンのコア層１８への注入が抑制されるため、コア層１８の結晶性の劣化を抑制することができる。
【００６２】
図１５の例では、Ｘ方向において配線２８および変調電極２６が対向し、その間にグランド電極５０が位置する。例えば配線２８それぞれの外側にグランド電極５０を設けてもよいし、配線２８の外側および変調電極２６の間にグランド電極５０を設けてもよい。
【実施例４】
【００６３】
図１９は実施例４に係る光半導体素子４００を例示する平面図である。図１９に示すように光半導体素子４００は２つの光半導体素子１００を接続したＩＱ変調器である。２つの光半導体素子１００は、図１９では図示を省略した高周波電源に接続されている。一方の光半導体素子１００はＩ（In-phase）チャネルの変調光を生成し、他方の光半導体素子１００はＱ（Quadrature-phase）チャネルの変調光を生成する。それぞれの光半導体素子１００の位相を調整する調整電極などを設けてもよい。
【００６４】
入射導波路５２および分岐導波路５４を介して連続光が入射される。２つの光半導体素子１００で変調された光は、分岐導波路５６および出射導波路５８を介して出射される。ＩチャネルおよびＱチャネルを位相変調および振幅変調した光を直交多重する多値変調が可能である。
【００６５】
実施例４によれば、実施例１と同様に、変調部Ｒ３間を電気的に分離し、かつコア層１８の結晶性の劣化を抑制することができる。図１９の例では２つの光半導体素子１００を用いたが、光半導体素子１００、２００および３００のいずれを組み合わせてもよい。また、例えば光半導体素子４００を２つ用いて、ＤＰ−ＩＱ変調器を構成してもよい。
【符号の説明】
【００６６】
１、５２                          入射導波路
２ａ、２ｂ                        光導波路
３、５８                          出射導波路
４、５、５４、５６                分岐導波路
６                                高周波電源
７、７ａ、７ｂ                    抵抗
９                                アイソレーショントレンチ
１０                              基板
１２                              バッファ層
１４、１６                        下クラッド層
１８                              コア層
２０、２２                        上クラッド層
２６                              変調電極
２８                              配線
３０                              樹脂
３０ａ、４０ａ                    開口部
３２、３４                        高抵抗層
４０                              絶縁膜
４２                              レジストマスク
１００、２００、３００、４００    光半導体素子
Ｒ１                              第１分離部
Ｒ２、Ｒ２ａ、Ｒ２ｂ              第２分離部
Ｒ３                              変調部
【図１】
2019095516.tif 000003
【図２】
2019095516.tif 000004
【図３】
2019095516.tif 000005
【図４】
2019095516.tif 000006
【図５】
2019095516.tif 000007
【図６】
2019095516.tif 000008
【図７】
2019095516.tif 000009
【図８】
2019095516.tif 000010
【図９】
2019095516.tif 000011
【図１０】
2019095516.tif 000012
【図１１】
2019095516.tif 000013
【図１２】
2019095516.tif 000014
【図１３】
2019095516.tif 000015
【図１４】
2019095516.tif 000016
【図１５】
2019095516.tif 000017
【図１６】
2019095516.tif 000018
【図１７】
2019095516.tif 000019
【図１８】
2019095516.tif 000020
【図１９】
2019095516.tif 000021