(57)【要約】【課題】さらなる伝送ケーブルの細径化と高速な信号伝送との両立を図ることができる映像取得装置および内視鏡を提供する。【解決手段】映像取得装置は、第１のバッファ２６と、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を出力するプリエンファシスアンプ２７と、プリエンファシスアンプ２７から入力された第３の映像信号に対して増幅を行った第４の映像信号を伝送ケーブル３の入力端子へ出力する第２のバッファ２８と、プリエンファシスアンプ２７の出力端子における直流インピーダンスは、第１のインピーダンス素子５３の直流インピーダンスよりも高い。【選択図】図３
2019213120.tif 000002
【特許請求の範囲】
【請求項１】
映像信号を送信する送信部と、
第１の特性インピーダンスを有し、前記映像信号を伝送する伝送ケーブルと、
前記伝送ケーブルを伝送された前記映像信号を受信する受信部と、
を備え、
前記送信部は、
外部から入力された第１の映像信号に対して増幅を行ったローインピーダンスの第２の映像信号として出力する第１のバッファと、
前記第１のバッファから入力された前記第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を出力するプリエンファシスアンプと、
前記プリエンファシスアンプから入力された前記第３の映像信号に対して増幅を行った第４の映像信号を前記伝送ケーブルの入力端子へ出力する第２のバッファと、
を有し、
前記受信部は、
前記伝送ケーブルの基端側に接続され、前記伝送ケーブルにおける前記第１の特性インピーダンスとの整合を行う第１のインピーダンス素子と、
を有し、
前記プリエンファシスアンプの出力端子における直流インピーダンスは、前記第１のインピーダンス素子の直流インピーダンスよりも高い
映像取得装置。
【請求項２】
前記送信部は、
一端側が前記伝送ケーブルの先端側に接続され、他端側が前記第２のバッファの出力端に接続され、前記伝送ケーブルにおける前記第１の特性インピーダンスとの整合を行う第２のインピーダンス素子を有する
請求項１に記載の映像取得装置。
【請求項３】
前記プリエンファシスアンプは、
一端側が前記第１のバッファの出力端子に接続され、他端側が前記第２のバッファの入力端子に接続される
請求項１または２に記載の映像取得装置。
【請求項４】
前記プリエンファシスアンプは、ハイパスフィルタである
請求項１〜３のいずれか一つに記載の映像取得装置。
【請求項５】
前記送信部は、
所定の値を有する基準レベル信号と前記第４の映像信号とを交互に前記伝送ケーブルへ出力し、
前記受信部は、
前記基準レベル信号の値と前記第４の映像信号の値の差分をデジタル信号に変換するＡ／Ｄ変換部を有する
請求項１〜４のいずれか一つに記載の映像取得装置。
【請求項６】
前記第２のバッファは、フィードフォード型のアンプである
請求項１〜５のいずれか一つに記載の映像取得装置。
【請求項７】
前記第２のバッファは、
第１導電型のトランジスタを有し、
前記第１導電型のトランジスタは、ゲート端子に前記第３の映像信号が入力され、ドレイン端子が電源電圧に接続され、ソース端子が前記伝送ケーブルに接続される
請求項１〜６のいずれか一つに記載の映像取得装置。
【請求項８】
前記送信部は、
前記プリエンファシスアンプに接続され、前記第１導電型のトランジスタの閾値ばらつきをキャンセルする電圧を供給するバイアス回路をさらに有する
請求項７に記載の映像取得装置。
【請求項９】
前記送信部は、
前記バイアス回路へ電流を供給する定電流源をさらに有する
請求項８に記載の映像取得装置。
【請求項１０】
前記プリエンファシスアンプは、カットオフ周波数が前記伝送ケーブルのカットオフ周波数以上である
請求項１〜６のいずれか一つに記載の映像取得装置。
【請求項１１】
前記プリエンファシスアンプは、
フィードバックネットワークを有するフィードバックアンプと、
前記フィードバックネットワーク内に設けられ、前記フィードバックアンプの周波数依存性を有するインピーダンス素子群と、
を含む
請求項１〜６のいずれか一つに記載の映像取得装置。
【請求項１２】
前記送信部は、
光を受光することによって前記第１の映像信号を生成する撮像素子をさらに有する
請求項１〜１１のいずれか一つに記載の映像取得装置。
【請求項１３】
前記送信部は、
前記撮像素子および前記第１のバッファが配置されてなる第１チップと、
前記プリエンファシスアンプおよび前記第２のバッファが配置されてなる第２チップと、
をさらに有し、
前記第１チップは、前記第２チップに積層されてなる
請求項１２に記載の映像取得装置。
【請求項１４】
請求項１〜１３のいずれか一つに記載の映像取得装置と、
被検体に挿入可能な挿入部と、
前記映像信号に対して画像処理を行う制御装置に接続されるコネクタ部と、
を備え、
前記送信部は、前記挿入部の先端部に配置されてなり、
前記受信部は、前記コネクタ部に配置されてなる
内視鏡。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送ケーブルを用いて映像信号を送信側から受信側へ送信する映像取得装置および内視鏡に関する。
【背景技術】
【０００２】
従来、内視鏡システムでは、伝送ケーブルを用いて被検体の挿入部の先端部に設けられた撮像装置によって生成されたパルス状の映像信号をプロセッサへの伝送を行っている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５５９６８８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、内視鏡システムにおいては、患者負担の軽減のため、伝送ケーブルのさらなる細径化が望まれている。しかしながら、伝送ケーブルの細径化を図った場合、細いケーブルほどパルス状の映像信号の波形がなまってしまい、高速な信号伝送を行うことができないという問題点があった。
【０００５】
本開示は、上記に鑑みてなされたものであって、さらなる伝送ケーブルの細径化と高速な信号伝送との両立を図ることができる映像取得装置および内視鏡を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本開示に係る映像取得装置は、映像信号を送信する送信部と、第１の特性インピーダンスを有し、前記映像信号を伝送する伝送ケーブルと、前記伝送ケーブルを伝送された前記映像信号を受信する受信部と、を備え、前記送信部は、外部から入力された第１の映像信号に対して増幅を行ったローインピーダンスの第２の映像信号として出力する第１のバッファと、前記第１のバッファから入力された前記第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を出力するプリエンファシスアンプと、前記プリエンファシスアンプから入力された前記第３の映像信号に対して増幅を行った第４の映像信号を前記伝送ケーブルの入力端子へ出力する第２のバッファと、を有し、前記受信部は、前記伝送ケーブルの基端側に接続され、前記伝送ケーブルにおける前記第１の特性インピーダンスとの整合を行うインピーダンス素子と、を有し、前記プリエンファシスアンプの出力端子における直流インピーダンスは、前記第１のインピーダンス素子の直流インピーダンスよりも高い。
【０００７】
また、本開示に係る映像取得装置は、上記開示において、前記送信部は、一端側が前記伝送ケーブルの先端側に接続され、他端側が前記第２のバッファの出力端に接続され、前記伝送ケーブルにおける前記第１の特性インピーダンスとの整合を行う第２のインピーダンス素子を有する。
【０００８】
また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、一端側が前記第１のバッファの出力端子に接続され、他端側が前記第２のバッファの入力端子に接続される。
【０００９】
また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、ハイパスフィルタである。
【００１０】
また、本開示に係る映像取得装置は、上記開示において、前記送信部は、所定の値を有する基準レベル信号と前記第４の映像信号とを交互に前記伝送ケーブルへ出力し、前記受信部は、前記基準レベル信号の値と前記第４の映像信号の値の差分をデジタル信号に変換するＡ／Ｄ変換部を有する。
【００１１】
また、本開示に係る映像取得装置は、上記開示において、前記第２のバッファは、フィードフォード型のアンプである。
【００１２】
また、本開示に係る映像取得装置は、上記開示において、前記第２のバッファは、第１導電型のトランジスタを有し、前記第１導電型のトランジスタは、ゲート端子に前記第３の映像信号が入力され、ドレイン端子が電源電圧に接続され、ソース端子が前記伝送ケーブルに接続される。
【００１３】
また、本開示に係る映像取得装置は、上記開示において、前記送信部は、前記プリエンファシスアンプに接続され、前記第１導電型のトランジスタの閾値ばらつきをキャンセルする電圧を供給するバイアス回路をさらに有する。
【００１４】
また、本開示に係る映像取得装置は、上記開示において、前記送信部は、前記バイアス回路へ電流を供給する定電流源をさらに有する。
【００１５】
また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、カットオフ周波数が前記伝送ケーブルのカットオフ周波数以上である。
【００１６】
また、本開示に係る映像取得装置は、上記開示において、前記プリエンファシスアンプは、フィードバックネットワークを有するフィードバックアンプと、前記フィードバックネットワーク内に設けられ、前記フィードバックアンプの周波数依存性を有するインピーダンス素子群と、を含む。
【００１７】
また、本開示に係る映像取得装置は、上記開示において、前記送信部は、光を受光することによって前記第１の映像信号を生成する撮像素子をさらに有する。
【００１８】
また、本開示に係る映像取得装置は、上記開示において、前記送信部は、前記撮像素子および前記第１のバッファが配置されてなる第１チップと、前記プリエンファシスアンプおよび前記第２のバッファが配置されてなる第２チップと、をさらに有し、前記第１チップは、前記第２チップに積層されてなる。
【００１９】
また、本開示に係る内視鏡は、上記開示の映像取得装置と、被検体に挿入可能な挿入部と、前記映像信号に対して画像処理を行う制御装置に接続されるコネクタ部と、を備え、前記送信部は、前記挿入部の先端部に配置されてなり、前記受信部は、前記コネクタ部に配置されてなる。
【発明の効果】
【００２０】
本開示によれば、さらなる伝送ケーブルの細径化と高速な信号伝送との両立を図ることができるという効果を奏する。
【図面の簡単な説明】
【００２１】
【図１】図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。
【図２】図２は、本開示の実施の形態１に係る内視鏡システムの要部の機能構成を示すブロック図である。
【図３】図３は、本開示の実施の形態１に係るプリエンファシスアンプの構成を示す回路図である。
【図４】図４は、本開示の実施の形態１に係る撮像部が送信する第４の映像信号を表すタイミングチャートである。
【図５】図５は、比較例のプリエンファシスアンプを備える回路図を模式的に示す図である。
【図６】図６は、本開示の実施の形態１に係るプリエンファシスアンプの効果を模式的に示す図である。
【図７】図７は、本開示の実施の形態１に係る撮像部が送信する映像信号の時間変化を示す図である。
【図８】図８は、本開示の実施の形態２に係る撮像装置の要部を含む回路図である。
【図９】図９は、本開示の実施の形態２の変形例に係る撮像装置の要部を含む回路図である。
【図１０】図１０は、本開示の実施の形態３に係る撮像装置の要部を含む回路図である。
【発明を実施するための形態】
【００２２】
以下、本開示を実施するための形態（以下、「実施の形態」という）として、被検体内に挿入される挿入部の先端部に撮像装置を有する内視鏡を備えた内視鏡システムについて説明する。また、この実施の形態により、本開示が限定されるものではない。さらに、図面の記載において、同一の部分には同一の符号を付して説明する。さらにまた、図面は、模式的なものであり、各部材の厚みと幅との関係、各部材の比率等は、現実と異なることに留意する必要がある。また、図面の相互間において、互いの寸法や比率が異なる部分が含まれている。
【００２３】
（実施の形態１）
〔内視鏡システムの構成〕
図１は、本開示の実施の形態１に係る内視鏡システムの全体構成を模式的に示す概略図である。図１に示す内視鏡システム１は、内視鏡２と、伝送ケーブル３と、コネクタ部５と、プロセッサ６と、表示装置７と、光源装置８と、を備える。
【００２４】
内視鏡２は、伝送ケーブル３の一部である挿入部１００を被検体の体腔内に挿入することによって被検体の体内を撮像して撮像信号をプロセッサ６へ出力する。また、内視鏡２は、伝送ケーブル３の一端側であり、被検体の体腔内に挿入される挿入部１００の先端部１０１側に、被検体の体内を撮像して映像信号を生成する撮像装置２０が設けられている。さらに、内視鏡２は、挿入部１００の基端部１０２側に、内視鏡２に対する各種操作を受け付ける操作部４が設けられている。撮像装置２０が撮像した体内画像の映像信号は、例えば数ｍの長さを有する伝送ケーブル３を経由してコネクタ部５に出力される。なお、実施の形態１では、撮像装置２０が映像取得装置の送信部として機能する。
【００２５】
伝送ケーブル３は、内視鏡２とコネクタ部５とを接続するとともに、内視鏡２とプロセッサ６および光源装置８とを接続する。また、伝送ケーブル３は、撮像装置２０が生成した撮像信号をコネクタ部５へ伝送する。伝送ケーブル３は、ケーブルや光ファイバ等を用いて構成される。また、伝送ケーブル３は、第１のインダンスを有する。具体的には、伝送ケーブル３は、例えば５０Ωの特性インピーダンスを有する。
【００２６】
コネクタ部５は、内視鏡２、プロセッサ６および光源装置８に接続され、接続された内視鏡２が出力する映像信号に所定の信号処理を施してプロセッサ６へ出力する。なお、実施の形態１では、コネクタ部５が映像取得装置の受信部として機能する。
【００２７】
プロセッサ６は、コネクタ部５から入力された映像信号に所定の画像処理を施して表示装置７へ出力する。また、プロセッサ６は、内視鏡システム１全体を統括的に制御する。例えば、プロセッサ６は、光源装置８が出射する照明光を切り替えたり、内視鏡２の撮像モードを切り替えたりする制御を行う。
【００２８】
表示装置７は、プロセッサ６が画像処理を施した映像信号に対応する画像を表示する。また、表示装置７は、内視鏡システム１に関する各種情報を表示する。表示装置７は、液晶や有機ＥＬ（Electro  Luminescence）等の表示パネル等を用いて構成される。
【００２９】
光源装置８は、コネクタ部５および伝送ケーブル３を経由して内視鏡２の挿入部１００の先端部１０１側から被検体（被写体）に向けて照明光を照射する。光源装置８は、白色光を発する白色ＬＥＤ（Light  Emitting  Diode）等を用いて構成される。なお、本実施の形態では、光源装置８に同時方式の照明方式が採用されるが、面順次方式の照明方式であってもよい。
〔内視鏡システムの要部〕
次に、内視鏡システム１の要部の機能について説明する。図２は、内視鏡システム１の要部の機能構成を示すブロック図である。
【００３０】
〔内視鏡の構成〕
まず、内視鏡２の構成について説明する。
図２に示す内視鏡２は、撮像装置２０と、伝送ケーブル３と、コネクタ部５と、を備える。
【００３１】
撮像装置２０は、第１チップ２１と、第２チップ２２と、を有する。第１チップ２１および第２チップ２２は、相対して貼り合わされ、チップ間は、チップの周縁部に配置されるパッド、またはチップ間を貫通するビア等により接続される。なお、第１チップ２１および第２チップ２２は、双方の主面が平行になるように配置するものに限らず、周囲の構造により、横に並べて配置したり、一方の主面に対して他方の主面が垂直になるように積層して配置したりしてもよい。
【００３２】
第１チップ２１は、受光部２３と、読み出し部２４と、第１のバッファ２６と、タイミング生成部２５と、を有する。
【００３３】
受光部２３は、図示しない光学系が集光した被写体像を受光することによって光電変換を行い、この光電変換によって第１の映像信号（画像信号）を生成する。受光部２３は、受光量に応じた第１の映像信号を生成する複数の画像が行列方向に二次元マトリクス状に配置されてなる。受光部２３は、ＣＣＤ（Charge  Coupled  Device）やＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）等のイメージセンサを用いて構成される。
【００３４】
読み出し部２４は、タイミング生成部２５の制御のもと、受光部２３によって光電変換によって生成された第１の映像信号を列毎に順次読み出すことによって第１のバッファ２６へ出力する。読み出し部２４は、水平走査回路および垂直走査回路等を用いて構成される。
【００３５】
タイミング生成部２５は、伝送ケーブル３から入力された基準クロック信号および同期信号に基づいて、読み出し部２４を駆動するための駆動信号を生成し、この駆動信号を読み出し部２４へ出力する。タイミング生成部２５は、タイミングジェネレータ等を用いて構成される。
【００３６】
第１のバッファ２６は、読み出し部２４から入力された第１の映像信号を低インピーダンス（Low  Impedance）の第２の映像信号として第２チップ２２へ出力する。第１のバッファ２６は、増幅アンプ、例えばフィードフォード型のアンプ等を用いて構成される。
【００３７】
第２チップ２２は、プリエンファシスアンプ２７と、第２のバッファ２８と、第１のインピーダンス素子２９と、を有する。
【００３８】
プリエンファシスアンプ２７は、一端側が第１のバッファ２６の出力端子に接続され、他端側が第２のバッファの入力端子に接続される。プリエンファシスアンプ２７は、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を第２のバッファ２８へ出力する。なお、プリエンファシスアンプ２７の詳細な構成は、後述する。
【００３９】
第２のバッファ２８は、プリエンファシスアンプ２７から入力された第３の映像信号の増幅を行った第４の映像信号を伝送ケーブル３（信号線３４）へ出力する。第２のバッファ２８は、出力アンプ等を用いて構成される。
【００４０】
第１のインピーダンス素子２９は、一端側が第２のバッファ２８の出力端と接続され、他端側が伝送ケーブル３の入力端に接続される。第１のインピーダンス素子２９は、伝送ケーブル３の信号線３４の第１のインピーダンスとの整合を行う抵抗値を有する。例えば、第１のインピーダンス素子２９は、抵抗値が５０Ωである。
【００４１】
〔伝送ケーブルの構成〕
次に、伝送ケーブル３について説明する。
伝送ケーブル３は、複数の信号線および図示しないライトガイドを用いて構成される。具体的には、伝送ケーブル３は、少なくとも電源電圧ＶＤＤを伝送する信号線３１と、基準クロック信号を伝送する信号線３２と、同期信号を伝送する信号線３３と、映像信号を伝送する信号線３４と、を有する。なお、実施の形態１では、伝送ケーブル３が伝送路として機能する。また、信号線３４は、例えば特性インピーダンスが５０Ωに設定される。
【００４２】
〔コネクタ部の構成〕
次に、コネクタ部５の構成について説明する。
コネクタ部５は、Ａ／Ｄ変換部５１と、アナログ・フロント・エンド部５２（以下、「ＡＦＥ部５２」という）と、第２のインピーダンス素子５３と、を有する。
【００４３】
Ａ／Ｄ変換部５１は、伝送ケーブル３から伝送された映像信号に対してＡ／Ｄ変換を行ってＡＦＥ部５２へ出力する。
【００４４】
ＡＦＥ部５２は、Ａ／Ｄ変換部５１から入力されたデジタルの映像信号に対してノイズ除去等の所定の信号処理を行ってプロセッサ６へ出力する。ＡＦＥ部５２は、例えばＦＰＧＡ（Field  Programmable  Gate  Array）等を用いて構成される。
【００４５】
第２のインピーダンス素子５３は、一端側が伝送ケーブル３の信号線３４の出力端とＡ／Ｄ変換部５１との間に接続され他端側がグランドＧＮＤに接続される。第２のインピーダンス素子５３は、伝送ケーブル３の信号線３４の特性インピーダンスとインピーダンス整合を行う。また、第２のインピーダンス素子５３は、例えば抵抗値が５０Ωに設定される。
【００４６】
〔プロセッサの構成〕
次に、プロセッサ６の構成について説明する。
プロセッサ６は、電源６１と、クロック生成部６２と、同期信号生成部６３と、画像処理部６４と、制御部６５と、を備える。
【００４７】
電源６１は、外部から入力された電力に基づいて、グランドＧＮＤを基準とした電源電圧ＶＤＤを生成し、この生成した電源電圧ＶＤＤを伝送ケーブル３の信号線３１の中心線を経由させて撮像装置２０へ出力するとともに、プロセッサ６を構成する各部へ出力する。コネクタ部５およびプロセッサ６側のグランドＧＮＤは、信号線３１のシールド線を経由して撮像装置２０側のグランドＧＮＤに接続される。
【００４８】
クロック生成部６２は、内視鏡システム１の各部の動作の基準となるクロック信号ＣＬＫを生成し、このクロック信号ＣＬＫを伝送ケーブル３の信号線３３を経由させて撮像装置２０へ出力する。また、クロック生成部６２は、クロック信号ＣＬＫを同期信号生成部６３および制御部６５の各々へ出力する。クロック生成部６２は、クロック・モジュールを用いて構成される。
【００４９】
同期信号生成部６３は、クロック生成部６２から入力されたクロック信号に基づいて、垂直同期信号、水平同期信号および撮像装置２０を制御するための制御信号を含む同期信号ＳＹＮＣを生成し、この同期信号ＳＹＮＣを伝送ケーブル３の信号線３２を経由して撮像装置２０へ出力する。
【００５０】
画像処理部６４は、コネクタ部５のＡＦＥ部５２から入力された映像信号に対して、所定の画像処理を行って表示装置７へ出力する。ここで、所定の画像処理としては、例えばホワイトバランス調整処理およびデモザイキング処理等である。画像処理部６４は、ＧＰＵ（Graphics  Processing  Unit）等を用いて構成される。
【００５１】
制御部６５は、内視鏡システム１の各部を統括的に制御する。制御部６５は、ＣＰＵ（Central  Processing  Unit）等を用いて構成される。
【００５２】
〔プリエンファシスアンプの構成〕
次に、上述したプリエンファシスアンプ２７の構成について説明する。図３は、プリエンファシスアンプ２７の構成を示す回路図である。
【００５３】
図３に示すように、プリエンファシスアンプ２７は、コンデンサ２７１と、抵抗２７２と、を有するハイパスフィルタによって構成される。プリエンファシスアンプ２７は、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過した第３の映像信号を第２のバッファ２８へ出力する。
【００５４】
コンデンサ２７１は、一端側が第１のバッファ２６の出力端子に接続され、他端側が第２のバッファ２８の入力端子に接続される。コンデンサ２７１は、例えばキャパシタ容量値が０．８ｐＦに設定される。
【００５５】
抵抗２７２は、一端側がコンデンサ２７１と第２のバッファ２８との間に接続され、他端側が外部から入力される基準電圧ＶＲＥＦが伝送される信号線に接続される。抵抗２７２は、例えば抵抗値が１０ｋΩに設定される。
【００５６】
このように構成されたプリエンファシスアンプ２７の出力端子における直流インピーダンスは、第２のインピーダンス素子５３の直流インピーダンスより高い（抵抗２７２（１０ｋΩ））＞第２のインピーダンス素子５３（（５０Ω））。
【００５７】
〔撮像装置２０の伝送方法〕
次に、撮像装置２０が伝送ケーブル３を経由してコネクタ部５へ映像信号を伝送する伝送方法について説明する。図４は、第４の映像信号を表すタイミングチャートである。図４において、縦軸が電圧を示し、横軸が時間を示す。図４において、折れ線ＤＬが第４の映像信号を示す。
【００５８】
図４に示すように、映像取得装置の送信部として機能する撮像装置２０は、タイミング生成部２５の制御のもと、第４の映像信号を伝送ケーブル３の信号線３４へ出力する。第４の映像信号は、所定の値を有する基準レベル信号ＶＲＥＦ＿Ｂと映像レベル信号Ｄ［ｉ］（ｉは任意の整数）とを周期１／ｆ０で交互に出力する。映像レベル信号Ｄ［ｉ］は、受光部２３を構成するピクセルの受光量に対応した電圧信号であり、ピクセルの受光量がゼロの場合は基準レベル信号ＶＲＥＦ＿Ｂとの差分がゼロになる電圧、ピクセルの受光量が飽和レベルに達した場合には基準レベル信号ＶＲＥＦ＿Ｂとの差分がＤｓａｔになる電圧を出力する。映像取得装置の受信部として機能するＡ／Ｄ変換部５１は、基準レベル信号ＶＲＥＦ＿Ｂの値と映像レベルの値Ｄ［ｉ］との差分ΔＤ［ｉ］に対してＡ／Ｄ変換を行うことによってアナログの第４の映像信号をデジタル信号の第４の映像信号に変換することによってＡＦＥ部５２へ出力する。
【００５９】
〔プリエンファシスアンプの面積ついて〕
次に、上述したプリエンファシスアンプ２７と、第２のバッファ２８の出力端と伝送ケーブル３の入力端との間に別のプリエンファシスアンプを配置した比較例との効果の違いについて説明する。
【００６０】
〔比較例〕
まず、比較例の構成について説明する。図５は、比較例のプリエンファシスアンプを備える回路図を模式的に示す図である。図５に示す第２チップ１０００に設けられたプリエンファシスアンプ１００１は、第２のバッファ２８の出力端と伝送ケーブル３の信号線３４の入力端との間に配置される。プリエンファシスアンプ１００１は、抵抗２９およびコンデンサ１００２が直列に配置されることによって、ＲＣハイパスフィルタを構成する。伝送ケーブル３は、上述したように特性インピーダンスが５０Ωである。このため、所望のハイパスカット周波数を実現するためには、コンデンサ１００２に大きな容量が必要である。この結果、比較例のプリエンファシスアンプ１００１は、チップ面積が増大する。
【００６１】
例えば、比較例のプリエンファシスアンプ１００１では、５０Ωの抵抗２９を用いて２０ＭＨｚのハイパスフィルタを実現する場合、以下の式（１）により、コンデンサ１００２の容量が１５９ｐＦである。
ｆ＝１／（２πｒ）＝１／（２πＲＣ）      ・・・（１）
【００６２】
１ｐＦの容量をダブルポリキャパシタで実現する場合（ＣＭＯＳ  ＯＡアンプ回路実務設定の基礎  ｐｐ５８を参照）、必要なシリコンの面積は、１１６０μｍ２である。このため、比較例のプリエンファシスアンプ１００１では、容量が１５９ｐＦのコンデンサ１００２をダブルポリキャパシタで実現する場合、√１５９×１１６０＝４２９μｍ×４２９μｍの面積が必要となる。
【００６３】
これに対して、上述したプリエンファシスアンプ２７のコンデンサ２７１および抵抗２７２によって構成されたハイパスフィルは、インピーダンス整合を考慮する必要がない。このため、抵抗２７２の抵抗値を１０ｋΩおよびコンデンサ２７１の容量を０．８ｐＦで２０ＭＨｚのハイパスフィルタを実現することができる。ウェル抵抗は、３５００Ω／１μｍ程度の大きさである（ＣＭＯＳ  ＯＡアンプ回路実務設定の基礎  ｐｐ６２を参照）。このため、１０ｋΩの抵抗値を実現する場合、必要なシリコンの面積が１μｍ×１．５μｍ程度（幅０．５μｍ、長さ１μｍの抵抗３本で１０．５ｋΩ）となる。また、０．８ｐＦの容量のコンデンサ２７１を実現する場合、シリコンの面積は、√０．８×１１６０＝３１．６μｍ×３１μｍである。
【００６４】
このように、プリエンファシスアンプ２７の面積と上述した比較例の面積と比べた場合、圧倒的に小さな面積で実現することができる。
【００６５】
〔プリエンファシスアンプによる効果〕
次に、上述したプリエンファシスアンプ２７による効果について説明する。図６は、プリエンファシスアンプ２７の効果を模式的に示す図である。図６において、図６の（ａ），（ｂ），（ｃ）において、横軸が周波数（Ｈｚ）を示し、縦軸がゲイン（ｄｂ）を示す。また、図６の（ａ）がケーブルのゲインと周波数特性の関係を示し、図６の（ｂ）がプリエンファシスアンプ２７のハイパスフィルタの特性を示し、図６の（ｃ）がプリエンファシスアンプ２７と細いケーブルの組み合わせ場合のゲインと周波数特性の関係を示す。また、図６の（ａ）の折れ線Ｌ１が細いケーブルのゲインと周波数特性の関係を示し、折れ線Ｌ２が太いケーブルのゲインと周波数特性の関係を示す。また、図６の（ｂ）の折れ線Ｌ３がプリエンファシスアンプ２７のハイパスフィルタの特性を示し、図６の（ｃ）の折れ線Ｌ４がプリエンファシスアンプ２７と細いケーブルの組み合わせ場合のゲインと周波数特性の関係を示す。
【００６６】
図６の（ａ）の折れ線Ｌ１および折れ線Ｌ２に示すように、細いケーブル（例えば上述した信号線３４）は、一次カットオフ周波数が周波数ｆ１であり、従来技術で用いた太いケーブルは、一次カットオフ周波数が周波数ｆ２（ｆ１＜ｆ２）である。また、図６の（ｂ）の折れ線Ｌ３に示すように、プリエンファシスアンプ２７のハイパスフィルタの特性は、一次カットオフ周波数が周波数ｆ３となるように設定されている（ｆ１＜ｆ２＜ｆ３）。
【００６７】
図６の（ｃ）の折れ線Ｌ４に示すように、伝達特性は、細いケーブル（例えば上述した信号線３４）とプリエンファシスアンプ２７を組み合わせることによって、細いケーブル単体の伝達特性と比べて高い周波数成分の信号伝達を行うことができる。即ち、撮像装置２０は、第１のバッファ２６と第２のバッファ２８との間にプリエンファシスアンプ２７を設けることによって、プリエンファシスアンプ２７のハイパスフィルタの特性によって、ＤＣゲインが０倍となる。しかしながら、撮像装置２０から送信する映像信号（第４の映像信号）は、上述した図４のように基準レベル信号ＶＲＥＦの値と映像信号の値の差分がその振幅を意味する、周波数ｆ０のパルス波（交流信号）なので、問題とならない。周波数ｆ１と周波数ｆ３は、理論上ｆ１＜ｆ０＜ｆ３となるように設計されることが望ましい。しかしながら、周波数ｆ１と周波数ｆ３は、設計上の諸制約により、ｆ１＜ｆ０＜２×ｆ３程度の周波数範囲となるように、設計パラメータが設定されていても構わない。
【００６８】
図７は、撮像装置２０が送信する映像信号の時間変化を示す図である。図７の（ａ），（ｂ）において、横軸が時間（ｓ）を示し、縦軸が電圧（Ｖ）を示す。また、図７において、図７の（ａ）が送信側の映像信号の時間変化を示し、図７の（ｂ）が受信側の映像信号の時間変化を示す。図７において、曲線Ｌ１０が従来の映像信号の時間変化を示し、曲線Ｌ１１が撮像装置２０によって出力される映像信号の時間変化を示す。
【００６９】
図７の（ａ）の曲線Ｌ１０に示すように、従来技術では、映像信号をパルス状の信号として送信している。これに対して、図７の（ａ）の曲線Ｌ１１に示すように、撮像装置２０は、プリエンファシスアンプ２７によって高周波成分を増幅した状態の映像信号（第４の映像信号）を送信する。
【００７０】
図７の（ｂ）の曲線Ｌ１３に示すように、従来技術では、伝送ケーブル３（信号線３４）のローパス特性によって、Ａ／Ｄ変換部５１（受信側）が受信した際の映像信号の高周波成分が減衰するため、映像信号がなまった波形となる。
【００７１】
これに対して、図７の（ｂ）の曲線Ｌ１２に示すように、撮像装置２０は、プリエンファシスアンプ２７によって高周波成分を増幅するので、伝送ケーブル３（信号線３４）のローパス特性によって、Ａ／Ｄ変換部５１（受信側）が受信した際の映像信号が理想的な矩形波状となる。即ち、撮像装置２０は、第２チップ２２のチップ面積の増大を抑えつつ、細いケーブルであっても、高品質のアナログ信号の映像信号をＡ／Ｄ変換部５１へ送信することができる。第４の映像信号の周波数ｆ０は、ｆ１＜ｆ０＜ｆ３の条件で最も高い効果が得られるが、少なくともｆ１＜ｆ０であれば、本開示の効果を得ることは可能である。
【００７２】
以上説明した実施の形態１によれば、第１のバッファ２６と第２のバッファ２８との間にプリエンファシスアンプ２７を配置したので、所望の時定数を有するハイパスフィルタを構成するコンデンサ２７１に対する抵抗２７２の割合を従来よりも大きくできるため、第１チップ２１および第２チップ２２のチップ面積の増大を招くことなく、高速な信号伝送を実現することができる。
【００７３】
また、実施の形態１によれば、撮像装置２０が伝送ケーブル３の信号線３４の第１の特性インピーダンスとの整合を行うための第１のインピーダンス素子２９を有するので、精度よく映像信号をコネクタ部５へ送信することができる。
【００７４】
また、実施の形態１によれば、説明を単純化するために第２のバッファ２８の出力インピーダンスが０であり、第１のインピーダンス素子２９の抵抗値が５０Ωであるものとして説明を行ってきたが、これに限定されることはない。実際の第２のバッファ２８の出力インピーダンスは、数Ωから二十数Ω程度であることが普通であり、その場合には、第２のバッファ２８の出力インピーダンスと第１のインピーダンス素子２９の抵抗値との和が約５０Ωであることが重要である。即ち、第１のインピーダンス素子２９は、インピーダンス整合という目的のために配置されている限り、必ずしも５０Ωに限定されることはなく、伝送ケーブル３の特性インピーダンス以下の任意の値を取りうる可能性がある。実施の形態１において、第１のインピーダンス素子２９は、抵抗器として存在するものとして説明してきたが、第２のバッファ２８の出力端子から伝送ケーブル３までのチップ内配線に同等の役割を担わせることも可能であるし、必要に応じて適宜省略することもできる。
【００７５】
（実施の形態２）
次に、本開示の実施の形態２について説明する。実施の形態２は、上述した実施の形態１に係る撮像装置２０と構成が異なり、第２のバッファの閾値ばらつきをキャンセルするバイアス回路と、バイアス回路に電流を供給する定電流源と、さらに備える。以下においては、実施の形態２に係る撮像部の構成について説明する。なお、上述した実施の形態１に係る撮像装置２０と同一の構成には同一の符号を付して詳細な説明は省略する。
【００７６】
〔撮像装置の構成〕
図８は、実施の形態２に係る撮像装置の要部を含む回路図である。図８に示す撮像装置２０ａは、第１のバッファ２６ａと、プリエンファシスアンプ２７と、第２のバッファ２８ａと、バイアス回路３０と、定電流源３１と、を備える。
【００７７】
第１のバッファ２６ａは、上述した図２の読み出し部２４から入力された第１の映像信号を低インピーダンスの第２の映像信号として増幅することによってプリエンファシスアンプ２７へ出力する。第１のバッファ２６ａは、ソースフォロアによって構成される。具体的には、第１のバッファ２６ａは、ＰＭＯＳ（第２導電型）のトランジスタ２６１を有し、ゲート端子に第１の映像信号が入力され、ソース端子がプリエンファシスアンプ２７に接続され、ドレイン端子がグランドＧＮＤに接続される。
【００７８】
第２のバッファ２８ａは、プリエンファシスアンプ２７から入力された第３の映像信号の増幅を行った第４の映像信号を、第１のインピーダンス素子２９を経由させて伝送ケーブル３の信号線３４へ出力する。第２のバッファ２８ａは、フィードフォードワード型のアンプを用いて構成される。具体的には、第２のバッファ２８ａは、ＮＭＯＳトランジスタ２８１（第１導電型のトランジスタ）を有する。ＮＭＯＳトランジスタ２８１は、ゲート端子にプリエンファシスアンプ２７から入力された第３の映像信号が入力され、ソース端子が第１のインピーダンス素子２９を経由して伝送ケーブル３の信号線３４と接続され、ドレイン端子が電源電圧ＶＤＤと接続される。
【００７９】
バイアス回路３０は、プリエンファシスアンプ２７に基準電圧ＶＲＥＦを供給する。具体的には、バイアス回路３０は、プリエンファシスアンプ２７の直流的な出力電圧である基準電圧ＶＲＥＦを供給する。より具体的には、バイアス回路３０は、第２のバッファ２８ａのＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルする基準電圧ＶＲＥＦをプリエンファシスアンプ２７へ供給する。バイアス回路３０は、カレントミラー回路によって構成される。具体的には、ＰＭＯＳトランジスタ３０１と、ＮＭＯＳトランジスタ３０２と、ＮＭＯＳトランジスタ３０３と、ＮＭＯＳトランジスタ３０４と、抵抗３０５と、ＮＭＯＳトランジスタ３０６と、ＮＭＯＳトランジスタ３０７と、を有する。
【００８０】
ＰＭＯＳトランジスタ３０１は、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がＮＭＯＳトランジスタ３０２のソース端子に接続されており、ゲート端子は所定の電圧Ｖｂに接続されている。電圧Ｖｂは、ＰＭＯＳトランジスタ３０１を飽和領域で動作させるための電圧であり、例えば図示しないＶＤＤ-ＧＮＤ間に形成された抵抗ラダーにより電源電圧を分圧することにより得られる。
【００８１】
ＮＭＯＳトランジスタ３０２は、ゲート端子がＮＭＯＳトランジスタ３０２のドレイン端子およびＮＭＯＳトランジスタ３０３のゲート端子に接続され、ドレイン端子がＰＭＯＳトランジスタ３０１のソース端子およびＮＭＯＳトランジスタ３０２のゲート端子に接続され、ソース端子がＮＭＯＳトランジスタ３０４のゲート端子およびドレイン端子に接続される。
【００８２】
ＮＭＯＳトランジスタ３０３は、ゲート端子がＮＭＯＳトランジスタ３０２のゲート端子およびドレイン端子に接続され、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がプリエンファシスアンプ２７およびＮＭＯＳトランジスタ３０７のドレイン端子に接続される。
【００８３】
ＮＭＯＳトランジスタ３０４は、ゲート端子がＮＭＯＳトランジスタ３０２のソース端子に接続され、ドレイン端子がＮＭＯＳトランジスタ３０２のソース端子およびＮＭＯＳトランジスタ３０４のゲート端子に接続され、ソース端子が抵抗３０５に接続される。
【００８４】
抵抗３０５は、一端側がＮＭＯＳトランジスタ３０４のソース端子に接続され、他端側がＮＭＯＳトランジスタ３０６のドレイン端子に接続される。
【００８５】
ＮＭＯＳトランジスタ３０６は、ゲート端子が定電流源３１に接続され、ドレイン端子が抵抗３０５に接続され、ソース端子がグランドＧＮＤに接続される。
【００８６】
ＮＭＯＳトランジスタ３０７は、ゲート端子が定電流源３１に接続され、ドレイン端子がプリエンファシスアンプ２７およびＮＭＯＳトランジスタ３０３のソース端子に接続され、ソース端子がグランドＧＮＤに接続される。
【００８７】
定電流源３１は、バイアス回路３０へ電流を供給する。定電流源３１は、ＮＭＯＳトランジスタ３１２を有する。ＮＭＯＳトランジスタ３１２は、ゲート端子がバイアス回路３０のＮＭＯＳトランジスタ３０６およびＮＭＯＳトランジスタ３０７のゲート端子およびＮＭＯＳトランジスタ３１２のドレイン端子に接続される。
【００８８】
以上説明した実施の形態２によれば、バイアス回路３０がプリエンファシスアンプ２７の直流的な出力電圧である基準電圧ＶＲＥＦを供給することによって、第２のバッファ２８ａのＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルする（ＮＭＯＳトランジスタ２８１の閾値がプロセスばらつきにより上昇・下降すると、基準電圧ＶＲＥＦもＮＭＯＳトランジスタ２８１の閾値電圧上昇・下降分だけ変動する）ので、上述した実施の形態１と同様の効果を有するとともに、トランジスタの製造ばらつきに対して、消費電力や映像信号のセトリング特性の変動を抑えた映像信号の伝送が可能になる。
【００８９】
なお、実施の形態２では、バイアス回路３０の内部回路構成は、ＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルする具体的手段の一例を説明しただけであり、ＮＭＯＳトランジスタ２８１の閾値がプロセスばらつきによりΔＶだけ変動した際に、基準電圧ＶＲＥＦの電圧がΔＶだけ変動するような回路がバイアス回路３０の内部に形成されていれば、本実施例における開示内容に限定されるものではない。
【００９０】
また、実施の形態２では、第１導電型のトランジスタをＰＭＯＳ、第２導電型のトランジスタをＮＭＯＳとして説明してきたが、第２導電型のトランジスタがＰＭＯＳ、第１導電型のトランジスタがＮＭＯＳであり、電源電圧ＶＤＤとグランドＧＮＤとを入れ替えた構成であっても、同等の作用および効果が得ることができる。
【００９１】
（実施の形態２の変形例）
次に、本開示の実施の形態２の変形例について説明する。実施の形態２の変形例は、上述した実施の形態２の撮像装置２０ａと異なる。以下においては、実施の形態２の変形例に係る撮像装置の構成について説明する。なお、上述した実施の形態２に係る撮像装置２０ａと同一の構成には同一の符号を付して詳細な説明は省略する。
【００９２】
〔撮像装置の構成〕
図９は、実施の形態２の変形例に係る撮像装置の要部を含む回路図である。図９に示す撮像装置２０ｂは、上述した第１のバッファ２６ａおよび定電流源３１に換えて、第１のバッファ２６ｂおよび定電流源３１ｂを備える。
【００９３】
第１のバッファ２６ｂは、上述した図２の読み出し部２４から入力された第１の映像信号を低インピーダンスの第２の映像信号として増幅することによってプリエンファシスアンプ２７へ出力する。第１のバッファ２６ｂは、ソースフォロアによって構成される。具体的には、第１のバッファ２６ｂは、ＮＭＯＳトランジスタ２６２と、ＮＭＯＳトランジスタ２６３と、を有する。
【００９４】
ＮＭＯＳトランジスタ２６２は、ゲート端子が読み出し部２４から入力された第１の映像信号を伝送する信号線に接続され、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がプリエンファシスアンプ２７およびＮＭＯＳトランジスタ２６３のドレイン端子に接続される。
【００９５】
ＮＭＯＳトランジスタ２６３は、ゲート端子が定電流源３１ｂから供給される電圧が伝送される信号線が接続され、ドレイン端子がＮＭＯＳトランジスタ２６２のソース端子およびプリエンファシスアンプ２７に接続され、ソース端子がグランドＧＮＤに接続される。
【００９６】
定電流源３１ｂは、バイアス回路３０および第１のバッファ２６ｂを構成するＮＭＯＳトランジスタ２６３、３０６、３０７のゲート端子に電流を供給する。定電流源３１ｂは、ＮＭＯＳトランジスタ３１３を有する。ＮＭＯＳトランジスタ３１３は、ドレイン端子が電源電圧ＶＤＤに接続され、ソース端子がグランドＧＮＤに接続され、ゲート端子が第１のバッファ２６のＮＭＯＳトランジスタ２６３のゲート端子、ＮＭＯＳトランジスタ３０６のゲート端子およびＮＭＯＳトランジスタ３０７のゲート端子のそれぞれに接続される。
【００９７】
以上説明した実施の形態２の変形例によれば、バイアス回路３０がプリエンファシスアンプ２７の直流的な出力電圧である基準電圧ＶＲＥＦを供給することによって、第２のバッファ２８ａのＮＭＯＳトランジスタ２８１の閾値のばらつきをキャンセルするので、上述した実施の形態１と同様の効果を有するとともに、精度よく映像信号を送信することができる。
【００９８】
（実施の形態３）
次に、本開示の実施の形態３について説明する。実施の形態３は、上述した実施の形態１に係る撮像装置２０の構成が異なる。以下においては、実施の形態３に係る撮像装置の構成について説明する。なお、上述した実施の形態１に係る撮像装置２０と同一の構成には同一の符号を付して詳細な説明は省略する。
【００９９】
〔撮像装置の構成〕
図１０は、実施の形態３に係る撮像装置の要部を含む回路図である。図１０に示す撮像装置２０ｃは、上述した実施の形態１に係るプリエンファシスアンプ２７に換えて、プリエンファシスアンプ２７ｃを備える。
【０１００】
プリエンファシスアンプ２７ｃは、第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を第２のバッファ２８へ出力する。プリエンファシスアンプ２７ｃは、フィードバックネットワークＮ１を有するフィードバックアンプ２７３と、フィードバックネットワークＮ１内に設けられ、フィードバックアンプ２７３の周波数依存性を有する第３のインピーダンス素子群Ｇ１と、を含む。
【０１０１】
第３のインピーダンス素子群Ｇ１は、コンデンサ２７４（Ｃｉｎ）と、抵抗２７５（Ｒｉｎ）と、抵抗２７６（Ｒｆ）と、を有する。コンデンサ２７４は、一端側が第１のバッファ２６の出力端（第３のインピーダンス素子群Ｇ１の第１入力端子）に接続され、他端側が抵抗２７５に接続される。抵抗２７５は、一端側がコンデンサ２７４に接続され、他端側が抵抗２７５とフィードバックアンプ２７３の入力端子（−端子）に接続される。抵抗２７６は、一端側が抵抗２７５および入力端子（−端子）に接続され、他端側がフィードバックアンプ２７３の出力端子に接続される。
【０１０２】
フィードバックアンプ２７３は、入力端子（−端子）が第３のインピーダンス素子群Ｇ１の第２入力端子に接続され、入力端子（＋端子）が第２の基準電圧ＶＲＥＦ２に接続され、出力端子が第２のバッファ２８の入力端子および第３のインピーダンス素子群Ｇ１の第３入力端子に接続される。
【０１０３】
このように構成されたプリエンファシスアンプ２７ｃは、以下の式（２）を満たす。
【数１】
2019213120.tif 000003
【０１０４】
以上説明した実施の形態３によれば、プリエンファシスアンプ２７ｃが第１のバッファ２６から入力された第２の映像信号の内、所定の周波数よりも高い周波数成分のみを透過しつつ増幅を行った第３の映像信号を第２のバッファ２８へ出力するので、伝送ケーブル３の細径化と高速な信号伝送との両立を図ることができる。
【０１０５】
（その他の実施の形態）
上述した本開示の実施の形態１〜３に開示されている複数の構成要素を適宜組み合わせることによって、種々の発明を形成することができる。例えば、上述した本開示の実施の形態１〜３に記載した全構成要素からいくつかの構成要素を削除してもよい。さらに、上述した本開示の実施の形態１〜３で説明した構成要素を適宜組み合わせてもよい。
【０１０６】
また、本開示の実施の形態１〜３では、制御装置と光源装置とが別体であったが、一体的に形成してもよい。
【０１０７】
また、本開示の実施の形態１〜３では、内視鏡システムであったが、例えば被検体を撮像するビデオマイクロスコープ、撮像機能を有する携帯電話および撮像機能を有するタブレット型端末であっても適用することができる。
【０１０８】
また、本開示の実施の形態１〜３では、軟性の内視鏡を備えた内視鏡システムであったが、硬性の内視鏡を備えた内視鏡システム、工業用の内視鏡を備えた内視鏡システムであっても適用することができる。
【０１０９】
また、本開示の実施の形態１〜３では、被検体に挿入される内視鏡を備えた内視鏡システムであったが、例えば硬性の内視鏡を備えた内視鏡システム、副鼻腔内視鏡および電気メスや検査プローブ等の内視鏡システムであっても適用することができる。
【０１１０】
また、本開示の実施の形態１〜３では、上述してきた「部」は、「手段」や「回路」などに読み替えることができる。例えば、制御部は、制御手段や制御回路に読み替えることができる。
【０１１１】
以上、本願の実施の形態のいくつかを図面に基づいて詳細に説明したが、これらは例示であり、本発明の開示の欄に記載の態様を始めとして、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
【符号の説明】
【０１１２】
１  内視鏡システム
２  内視鏡
３  伝送ケーブル
４  操作部
５  コネクタ部
６  プロセッサ
７  表示装置
８  光源装置
２０，２０ａ，２０ｂ，２０ｃ  撮像装置
２１  第１チップ
２２  第２チップ
２３  受光部
２４  読み出し部
２５  タイミング生成部
２６，２６ａ，２６ｂ  第１のバッファ
２７，２７ｃ  プリエンファシスアンプ
２７ｃ  プリエンファシスアンプ
２８，２８ａ  第２のバッファ
２９  第１のインピーダンス素子
３０  バイアス回路
３１，３１ｂ  定電流源
５１  Ａ／Ｄ変換部
５２  ＡＦＥ部
５３  第２のインピーダンス素子
６１  電源
６２  クロック生成部
６３  同期信号生成部
６４  画像処理部
６５  制御部
１００  挿入部
１０１  先端部
１０２  基端部
２７３  フィードバックアンプ
Ｇ１  第３のインピーダンス素子群
【図１】
2019213120.tif 000004
【図２】
2019213120.tif 000005
【図３】
2019213120.tif 000006
【図４】
2019213120.tif 000007
【図５】
2019213120.tif 000008
【図６】
2019213120.tif 000009
【図７】
2019213120.tif 000010
【図８】
2019213120.tif 000011
【図９】
2019213120.tif 000012
【図１０】
2019213120.tif 000013