(57)【要約】【課題】ダウンリンク方向でＲＦＩＤタグの感度を改善し、アップリンク方向でＲＦＩＤタグの伝送強度を改善する、または増大させること。【解決手段】本発明は、ＲＦＩＤ回路、およびＲＦＩＤ回路用復調器（１００）に関し、復調器は、  −入力（１０２）および少なくとも１つの出力（１０４、１０６）と、  −入力（１０２）に接続されたクロック抽出器（１１０）と、  −少なくとも１つの出力（１０４）に接続されたコンパレータ（１３０）と、  −入力（１０２）およびコンパレータ（１３０）に接続された、有限インパルス応答ＦＩＲフィルタ配列（１４５）と  を備える。【選択図】図３
2019213199.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦＩＤ回路用復調器（１００）であって、
−入力（１０２）および少なくとも１つの出力（１０４、１０６）と、
−前記入力（１０２）に接続されたクロック抽出器（１１０）と、
−前記少なくとも１つの出力（１０４）に接続されたコンパレータ（１３０）と、
−前記入力（１０２）および前記コンパレータ（１３０）に接続された、有限インパルス応答ＦＩＲフィルタ配列（１４５）と
を備える復調器。
【請求項２】
前記有限インパルス応答ＦＩＲフィルタ配列（１４５）は、離散時間フィルタ配列であり、前記クロック抽出器（１１０）に連結される、請求項１に記載の復調器。
【請求項３】
前記有限インパルス応答ＦＩＲフィルタ配列（１４５）は、いくつかのｎ遅延線またはいくつかのｎタップを有する、少なくとも１つのｎ−タップＦＩＲフィルタ（１４０、１４１、１４２、１４３、１４４）を備える、請求項１または２に記載の復調器。
【請求項４】
前記少なくとも１つのｎ−タップＦＩＲフィルタ（１４０、１４１、１４２、１４３、１４４）は、少なくとも５個の遅延線またはタップを備える、請求項３に記載の復調器。
【請求項５】
前記ｎタップまたは前記ｎ遅延線の前記数ｎは、前記入力（１０２）で提供されるＲＦ入力信号の搬送周波数と変調周波数の比以下である、請求項３または４に記載の復調器。
【請求項６】
前記少なくとも１つのｎ−タップＦＩＲフィルタ（１４０、１４１、１４２、１４３、１４４）は、５つのタップを備え、各タップは、フィルタ係数ｃiを有し、ｉ＝０，１，２，３、または４であり、第１のタップの係数ｃ0＝１であり、最後のタップの前記係数ｃ4＝−１である、請求項３から５のいずれかに記載の復調器。
【請求項７】
前記少なくとも１つのｎ−タップＦＩＲフィルタ（１４０、１４１、１４３、１４４）の残りの係数ｃ1，ｃ2，ｃ3＝０である、請求項６に記載の復調器。
【請求項８】
前記少なくとも１つのｎ−タップＦＩＲフィルタ（１４０、１４１、１４２、１４３、１４４）は、数多くのスイッチトキャパシタ（Ｃ0、Ｃ1、Ｃ2、Ｃ3、Ｃ4）を備える、請求項３から５のいずれかに記載の復調器。
【請求項９】
前記有限インパルス応答ＦＩＲフィルタ配列（１４５）は、インターリーブされた配列でいくつかのｎ個のｎ−タップＦＩＲフィルタ（１４０、１４１、１４２、１４３、１４４）を備える、請求項１から８のいずれかに記載の復調器。
【請求項１０】
前記クロック抽出器（１１０）および前記有限インパルス応答ＦＩＲフィルタ配列（１４５）に接続された、多相発生器（１２０）をさらに備える、請求項９に記載の復調器。
【請求項１１】
前記多相発生器（１２０）は、前記有限インパルス応答ＦＩＲフィルタ配列（１４５）の各ｎ−タップＦＩＲフィルタ（１４０、１４１、１４２、１４３、１４４）に個々に接続される、請求項１０に記載の復調器。
【請求項１２】
前記多相発生器（１２０）は、時間ｔ１に前記クロック抽出器（１１０）から第１のｎ−タップフィルタ（１４０）に第１のクロック信号ＣＳを提供するように構成され、前記時間ｔ１に所定の時間遅延ＴＤを加えた時間に少なくとも第２のｎ−タップフィルタ（１４１）に前記第１のクロック信号ＣＳを提供するようにさらに構成され、前記時間遅延ＴＤは、前記第１のクロック信号のクロック周波数により決定される、請求項１０または１１に記載の復調器。
【請求項１３】
ＲＦＩＤ回路用トランスポンダ・フロント・エンドであって、
−第１のアンテナパッド（Ａ１）に接続可能な第１のアンテナノード（ａａ１）と、
−第２のアンテナパッド（Ａ２）に接続可能な第２のアンテナノード（ａａ２）と、
−前記第１のアンテナノード（ａａ１）および前記第２のアンテナノード（ａａ２）に接続された、クロック回復回路（２００）と、
−前記第１のアンテナノード（ａａ１）および前記第２のアンテナノード（ａａ２）に接続された、変調器（３００）と、
−前記第１のアンテナノード（ａａ１）および前記第２のアンテナノード（ａａ２）に接続された、請求項１から１２のいずれかに記載の復調器（１００）と
を備えるトランスポンダ・フロント・エンド。
【請求項１４】
ＲＦＩＤ回路であって、
−デジタル回路（１２）と、
−アンテナ（２６）と、
−前記デジタル回路（１２）および前記アンテナ（２６）に接続された、請求項１３に記載のトランスポンダ・フロント・エンド（３０）と
を備えるＲＦＩＤ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦＩＤタグの分野に関し、詳細にはＲＦＩＤタグのトランスポンダ・フロント・エンドに関する。一様態では、本発明は、ＲＦＩＤ回路用復調器に関する。
【背景技術】
【０００２】
本発明は一般に、電磁界または波を通して、対応する他方の種類の機器と通信することができる、何組かの２種類の機器、すなわち、リーダまたはトランシーバと呼ばれる第１の種類の機器、タグまたはトランスポンダと呼ばれる第２の種類の機器から通常は構成されるＲＦＩＤ（ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ−ｉｄｅｎｔｉｆｉｃａｔｉｏｎ、無線周波数識別）のシステムに関する。
【０００３】
リーダからタグへ情報を伝送するための通信は、ダウンリンクと呼ばれ、逆方向での情報の通信は、アップリンクと呼ばれる。アップリンクだけの能力があるタグは、読出し専用と称される。アップリンクまたはダウンリンクで通信することができるためには、タブは、電磁界または波を介してリーダからタグへ伝達されてもよい、またはたとえば電池などの、タグに内在する何らかの電気エネルギー源により提供されてもよい、電気エネルギーを供給される必要がある。電磁界または波を介してリーダからタグへ伝達される場合、タグはパッシブ型と称される。パッシブ型タグがアップリンクでリーダと通信することが意図される一方で、同時に、リーダが、通信される情報もまた運ぶ電磁界または波を介してタグの動作に必要な電気エネルギーを伝達する場合、ＲＦＩＤシステムは、全二重（ｆｕｌｌ−ｄｕｐｌｅｘ、ＦＤＸ）であると称される。
【０００４】
アップリンクでの情報の伝達、および電磁界または波を介した電気エネルギーの伝達が同時ではない場合、ＲＦＩＤシステムは、半二重（ｈａｌｆ−ｄｕｐｌｅｘ、ＨＤＸ）であると称される。半二重は、タグが電気エネルギーを一時的に貯蔵するための手段を備える必要がある。電磁界または波を介してタグとリーダの間で情報を伝達するためのさまざまな方法が公知である。
【０００５】
本発明が関係する場合については、電磁界は交番し、伝達される情報は、電磁界の変調された瞬時振幅、瞬時周波数、または瞬時位相の中に包含され、それぞれ振幅変調（ａｍｐｌｉｔｕｄｅ−ｍｏｄｕｌａｔｉｏｎ、ＡＭ）、周波数変調（ｆｒｅｑｕｅｎｃｙ−ｍｏｄｕｌａｔｉｏｎ、ＦＭ）、または位相変調（ｐｈａｓｅ−ｍｏｄｕｌａｔｉｏｎ、ＰＭ）という語を用いる。それに応じてこの場合、電磁界は、振幅シフトキーイング（ａｍｐｌｉｔｕｄｅ−ｓｈｉｆｔ−ｋｅｙｉｎｇ、ＡＳＫ）変調、周波数シフトキーイング（ｆｒｅｑｕｅｎｃｙ−ｓｈｉｆｔ−ｋｅｙｉｎｇ、ＦＳＫ）変調、または位相シストキーイング（ｐｈａｓｅ−ｓｈｉｆｔ−ｋｅｙｉｎｇ、ＰＳＫ）変調のうち１つを受ける。
【０００６】
たとえば、ＦＤＸ  ＲＦＩＤシステムの場合、タグは、リーダが発生させた電磁界または波から吸収する電力の量を時間的に変調することにより、アップリンクでリーダに情報を伝達する。タグは、電磁界に提示する負荷を変調することにより情報を伝達し、負荷を変調することにより、それに対応してリーダが検出してもよい電磁界の瞬時振幅の変動につながる。この方法は、負荷変調と呼ばれる。ＬＦ帯（低周波）内での、たとえば１２５ｋＨｚの、ＨＦ帯（高周波）内での、たとえば１３．５６ＭＨｚの、またはＵＨＦ帯（超高周波）内での、たとえば８６８ＭＨｚの周波数を有する電磁界または波でタグが動作することは、当業者に公知である。
【０００７】
ＲＦＩＤタグは、少なくとも２つの端子を有する少なくとも１つの集積回路（集積タグ回路と呼ばれる）と、少なくとも２つの端子を有するアンテナとを備えてもよく、アンテナ端子の一方は、集積タグ回路の２つの端子のちょうど一方に電気的に接続され、かつ機械的に接合し、アンテナ端子の他方は、集積タグ回路の２つの端子のちょうど他方に電気的に接続され、かつ機械的に接合する。前記アンテナは、周囲の電磁界と相互作用するとき、アンテナの２つの端子上に、電圧および電流により運ばれる電気信号を作り出すことができる受動機器であってもよい、すなわち、内在するエネルギー源がなくてもよい。集積タグ回路は、たとえば、単一片の単結晶半導体材料を適切に構造化することにより得られるトランジスタおよび抵抗器などの、多数の小型化電子部品からなってもよい。
【０００８】
さらにより具体的には、集積タグ回路で電気信号を用いて情報を交換する必要がある機能を、すなわち、アップリンクおよびダウンリンクでリーダとの通信を可能にする機能を実装する、トランスポンダ・フロント・エンドと呼ばれる、集積タグ回路の電気部品のサブセットが提供されてもよい。トランスポンダ・フロント・エンドは、典型的にはアナログ回路により実装される。パッシブＬＦタグの集積タグ回路は、典型的には、副回路として、集積タグ回路の基準電位をノードに提供する接地発生器と、アンテナの端子で交流電圧から直流電圧を発生させる整流器と、アンテナの２つの端子を過電圧から保護する電圧リミッタと、安定した供給電圧を発生させるレギュレータと、基準電圧および基準電流を発生させる基準回路と、トランスポンダ・フロント・エンドと、デジタル回路とを備える。トランスポンダ・フロント・エンドは、ダウンリンクで、アンテナの端子で信号を受信および復調し、アップリンクで、デジタル回路から供給されるデータ信号を用いてアンテナの端子で搬送波信号を変調する。デジタル回路は、通常はメモリを備え、ダウンリンクで、復調信号を復号および処理し、アップリンクで、伝送すべき信号を発生させ、その信号をトランスポンダ・フロント・エンドに提供する。
【０００９】
トランスポンダ・フロント・エンドは、ダウンリンクで、通常はＲＦ入力信号と呼ばれる信号をアンテナの端子で受信および復調し、アップリンクで、デジタル回路から供給されるデータ信号を用いてアンテナの端子で搬送波信号を変調する。デジタル回路は、通常はメモリを備え、ダウンリンクで、復調信号を復号および処理し、アップリンクで、伝送すべき信号を発生させ、その信号をトランスポンダ・フロント・エンドに提供する。
【００１０】
公知のように、パッシブＬＦタグの従来型トランスポンダ・フロント・エンドは、典型的にはクロック抽出器と、変調器と、復調器とを備える。クロック抽出器は、ヒステリシスを有する制限増幅器のように振る舞い、アンテナの端子で信号電圧が十分な電圧を有する場合、アンテナ信号電圧と同じ瞬時周波数を有する、集積タグ回路のデジタル回路のためのクロック信号として使用されるデジタルクロック信号を提供する。
【００１１】
変調器の機能は、アップリンク通信の間、すなわち、タグからリーダへ、タグコイル上の信号の振幅を変調することである。この電圧の変動は、リーダとタグの間の誘導電磁界の変動を含み、リーダコイル上で電圧の変動を作り出す。リーダは、リーダコイル上の電圧変動を復調することができ、タグの応答を復号することができる。
【００１２】
復調器の機能は、無線周波数からベースバンドへＲＦ入力信号をダウンコンバートし、次いで、ＲＦ入力信号をアナログ信号からデジタル信号へ変換することにより、ダウンリンクの間、集積タグ回路のデジタル回路に復調デジタル信号を提供することである。いくつかのＡＳＫ復調器は、ダイオード整流器により、または連続時間低域フィルタが後に続く精密整流器（ｐｒｅｃｉｓｉｏｎ−ｒｅｃｔｉｆｉｅｒ）により実装された検波器を使用して、ダウンリンクでＲＦ入力信号を復調する。次いで、コンパレータを用いて検波器の出力を固定電圧基準と比較して、デジタル回路に復調信号を提供する。
【００１３】
他のＡＳＫ復調器は、ダイオード整流器により、または連続時間低域フィルタが後に続く精密整流器により実装された検波器を使用して、ダウンリンクでＲＦ入力信号を復調する。次いで、コンパレータを用いて検波器の出力を可変基準電圧と比較して、デジタル回路に復調信号を提供する。可変基準電圧は、通常は平均値検出器と称される連続時間フィルタを用いて検波器出力を低域フィルタリングすることにより発生させられる。
【００１４】
他のＡＳＫ復調器は、ダイオード整流器により、または連続時間低域フィルタが後に続く精密整流器により実装された検波器を使用して、ダウンリンクでＲＦ入力信号を復調する。検波器の出力は、離散時間微分器の入力である。微分器は、位相が多相発生器により最終的に制御されるクロック抽出回路からのクロック出力を使用することにより、搬送周波数に等しいサンプリング周波数を用いて入力信号をサンプリングし、出力で、サンプリング時間ごとに、２つの引き続く入力サンプル間の差分を作り出す。次いで、コンパレータを用いて離散時間微分器出力を固定電圧基準と比較して、デジタル回路に復調信号を提供する。復調信号は、その絶対値の尺度ではなくむしろＲＦ入力包絡線変動の尺度である。
【００１５】
ダウンリンクで、変調器は、短い時間間隔を規定し、その時間間隔の間、リーダは、前記時間間隔の間の負荷インピーダンスを下げることにより、通常は時間間隔当たり１データビットをタグに伝送してもよい。リーダは、タグにより規定される時間間隔の間、リーダが放出する電磁界の振幅を変わらないままにすることにより、一方のバイナリ状態を伝送する。リーダは、自身が放出する電磁界を減少させることにより他方の可能なバイナリ状態を伝送する。タグのアンテナ上の電圧信号は、タグの変調器の活動によりすでに低下した振幅を有するので、他方のバイナリ状態を伝送するときにリーダにより振幅をさらに低下させることにより、結果とし得られるアンテナ電圧信号が、あまりにも弱くなるので、クロックが抽出されない場合があり、クロック抽出器の出力が固定した状態で動かなくなることにつながる。
【００１６】
パッシブＲＦＩＤタグの性能は、距離に関して測定され、タブは、読み出されてもよい、すなわち、タグは、リーダが伝送したメッセージを正しく受信し、応答としてメッセージを戻して伝送し、リーダは、応答として前記メッセージを正しく受信する。この処理が作動する最大距離が大きくなると、それだけタグの性能がよくなる。前記最大距離は、読出し距離と呼ばれる。
【００１７】
パッシブＲＦＩＤタグのアンテナは、通常は誘導性であり、すなわち、誘導コイルの形で提供され、本質的に磁界と相互作用するのに対して、電界との相互作用は無視してよい。さらに、集積タグ回路は通常、アンテナのインダクタンスと共に、高いＱ値を有する共振回路を構成する、集積タグ回路の２つの端子の間に接続されたキャパシタンスを有する。
【００１８】
たとえば、値が４０または最大６０までさえもある高いＱ値を使用して、磁界から利用可能な電力を用いて最大電圧振幅を発生させ、整流器を通して集積タグ回路に給電することができる。しかしながら、高いＱ値は、タグのアンテナの低帯域幅に相当する。４０〜６０の間の範囲のＱ値、およびおおよそ４ｋＢｄのシンボルレートを用いる場合、情報を運ぶ信号のスペクトル部分は、著しく減衰され、位相および振幅対周波数特性は、タグのアンテナの伝達関数により著しく歪む。
【００１９】
パッシブＲＦＩＤタグの通常のアンテナは、Ｑ値が高いにもかかわらず、集積タグ回路で消費される電力は、タグのアンテナの抵抗損失で消費される電力よりも依然としてはるかに少ない。その結果として、最新のパッシブＲＦＩＤタグを用いた場合、集積タグ回路の電力消費は、タグの性能、すなわち、タグの読出し距離をひどく制限することはない。
【００２０】
パッシブＲＦＩＤタグの性能は、ダウンリンクでのパッシブＲＦＩＤタグの感度により、すなわち、雑音、または集積タグ回路に内在する機器特性の不正確さなどの誤差原因のために、アンテナで信号を受信および復調するトランスポンダ・フロント・エンドの能力により、制限される場合がある。ダウンリンクでのタグの感度は、タグが、所与の低い誤り率で受信および復調することができる最も弱い信号であると規定される。アンテナの伝達関数により引き起こされる、受信すべき信号の位相および振幅対周波数特性の、前述の減衰および歪みのために、ダウンリンクでのタグの感度は低下し、読出し距離は低減する。
【００２１】
パッシブＬＦ−ＦＤＸ−タグの性能は、アップリンクでの、パッシブＬＦ−ＦＤＸ−タグの伝送強度により制限される場合がある。従来技術で公知のように、パッシブＲＦＩＤタグは、その負荷インピーダンスをそれほど強く変調しなくてもよいので、アンテナ電圧信号の振幅は、非常に弱くなるので、クロックが抽出されなかった場合がある。クロックがもはや抽出されない場合、集積タグ回路のデジタル部分は、クロック制御されず、その状態を脱する手段がなければ、現在の状態のままでいる。これは、公知のタグの負荷変調の強さがアップリンクで制限される必要があることを意味し、その結果、リーダが受信する信号の振幅を制限することになり、したがって、読出し距離を制限することになる。そのような制限は、最新のタグおよびリーダでも同様に観察される。
【００２２】
集積回路の製作費用は、集積回路のサイズに大きく依存する。パッシブＲＦＩＤタグの場合、前記サイズは、数ＭΩの範囲の高抵抗を伴う抵抗器の存在により大きく影響を受ける。主として、消費電流を数ｎＡの範囲に限定しなければならないので、かつ１００ｋＨｚの範囲の搬送周波数、および４ｋＢｄの範囲のシンボルレートを用いる場合、通常はキャパシタンスと抵抗の積により実現されるトランスポンダ・フロント・エンドの時定数は、数μｓの範囲であり、大きなサイズのコンデンサおよび抵抗器を必要とするので、そのような高抵抗値が必要とされる。
【発明の概要】
【発明が解決しようとする課題】
【００２３】
したがって、ダウンリンク方向でＲＦＩＤタグの感度を改善し、アップリンク方向でＲＦＩＤタグの伝送強度を改善する、または増大させることが望ましい。ＲＦＩＤタグをさらに小型化することができること、ならびにＲＦＩＤ回路またはＲＦＩＤトランスポンダのアナログフロントエンドで、抵抗器およびコンデンサなどの、かなり費用効率の高い、密な電子部品を使用可能にすることが、別の目的である。
【課題を解決するための手段】
【００２４】
一様態では、本発明は、ＲＦＩＤ回路用復調器に関する。復調器は、入力と、少なくとも１つの出力とを備える。復調器は、入力に接続されたクロック抽出器をさらに備える。復調器はまた、少なくとも１つの出力に接続されたコンパレータを備える。さらに、復調器は、入力およびコンパレータに接続された有限インパルス応答（ｆｉｎｉｔｅ  ｉｍｐｕｌｓｅ  ｒｅｓｐｏｎｓｅ、ＦＩＲ）フィルタ配列を備える。詳細にはいくつかの例では、復調器は、入力およびコンパレータに接続されたアナログ離散時間有限インパルス応答（ＦＩＲ）フィルタ配列を備える。公知の復調器構成と比較して、ＦＩＲフィルタ配列は、微分器が後に続く連続時間低域フィルタ、または微分器が後に続く検波器を置換してもよく、ＲＦ入力信号の等化に対してかなり柔軟な選択を可能にする。
【００２５】
ＦＩＲフィルタ配列は、高域フィルタリングおよび低域フィルタリングを遂行することができる。換言すれば、ＦＩＲフィルタ配列は、復調器の入力に存在するＲＦ信号のための帯域フィルタを提供するように構成される。さらに、ＦＩＲフィルタ配列は、１つの同じハードウェアブロックで高域フィルタリングと低域フィルタリングの両方を提供するように構成される。その限りにおいて、そのような復調器の幾何学的サイズ、およびそれぞれのＲＦＩＤの用途に著しく寄与する構成要素である、連続時間低域フィルタまたは検波器を使用する必要なしに、ＲＦ入力信号を直接サンプリングおよびダウンコンバートすることが可能である。
【００２６】
ＦＩＲフィルタ配列のサンプリングクロックのエッジが、ＲＦ入力信号の搬送波信号のピークと整列するように、クロック抽出器が、ＦＩＲフィルタ配列に対応するクロック信号またはクロック位相を提供するということを前提に、ＦＩＲフィルタ配列は、ＲＦ入力信号を直接サンプリングするように構成される。
【００２７】
ＦＩＲフィルタ配列を使用することは、ＲＦＩＤチップまたはＲＦＩＤ回路上のスペースを節約するだけではない。ＦＩＲフィルタ配列は、スイッチトキャパシタ技法またはスイッチトキャパシタ技術に基づき実装することができ、したがって、ＦＩＲフィルタ配列の非常に少ない電力消費および狭い面積のために、ＲＦＩＤパッシブ・タグ・フロント・エンドのための等化ブロックとして向いている。そのようなＦＩＲフィルタ配列は、低価格で市販されており、したがって、ＲＦＩＤ回路の中に実装するのに非常に魅力的である。典型的には、離散時間フィルタでの遮断周波数は、クロックレートの関数であり、コンデンサのサイズの関数ではない。その限りにおいて、ＦＩＲフィルタ配列の電力消費がかなり少ないのは、ＦＩＲフィルタ配列の部品の狭い面積および／または低キャパシタンスの結果である。
【００２８】
別の例によれば、ＦＩＲフィルタ配列は、離散時間フィルタ配列であり、クロック抽出器に連結される。ＦＩＲフィルタ配列は、クロック抽出器に直接または間接的に連結されてもよい。このようにして、ＦＩＲフィルタ配列のサンプリングクロックのエッジは、ＲＦ入力信号の搬送波信号のピークと容易に整列することができる。
【００２９】
他の一例では、ＦＩＲフィルタ配列は、パッシブ離散時間アナログＦＩＲフィルタ配列である。パッシブ離散時間アナログＦＩＲフィルタ配列は、電力消費が非常に少ないために、パッシブＲＦＩＤ回路にとってかなり魅力的である。
【００３０】
別の例では、ＦＩＲフィルタ配列は、いくつかのｎ−遅延線またはいくつかのｎ−タップを有する少なくとも１つのｎ−タップＦＩＲフィルタを備える。
【００３１】
有限インパルス応答ＦＩＲフィルタは、有限継続期間のインパルス応答を提供する。離散時間ＦＩＲの次数はｎである。出力シーケンスの各値は、最新の入力値の加重和である。ｎ−タップＦＩＲフィルタのピーク遅延線またはタップは、積算動作への時間遅延入力を提供する。典型的には、ｎ−タップＦＩＲフィルタの各遅延線またはタップは、クロックサイクルだけ連続的に遅延させられる。たとえば、３つのタップまたは遅延線を用いる場合、第２のタップまたは遅延線は、第１のタップまたは遅延線からクロックサイクルだけ遅延させられる。第１のタップまたは遅延線は、第２の遅延線または第２のタップからクロックサイクルだけ遅延させられる。
【００３２】
遅延線またはタップの数だけではなく、ＦＩＲフィルタ配列の出力に関する遅延線もしくはタップの重み付けまたは因子を個々に修正することができる。最小の幾何学的スペースおよび製造費用で最適な復調器性能に到達するために、復調器ごとに、ＦＩＲフィルタ配列およびその数多くのｎ−タップＦＩＲフィルタの特有の実装を個々に設計することができる。
【００３３】
単一チャネルｎ−タップＦＩＲフィルタは、クロック周波数を遅延線の数またはタップの数で除算することにより得られる速度でだけ、出力を作り出すことができる。このために、ｎ−タップＦＩＲフィルタの遅延線の数またはタップの数ができるだけ少ないときが有益である。これはまた、少ない製造費用、少ない電力消費に到達するために、および最小の幾何学的スペース要件を提供するために、有益である。
【００３４】
別の一例では、少なくとも１つのｎ−タップＦＩＲフィルタは、少なくとも５つの遅延線または５つのタップを備える。シミュレーションおよび実験により、ｎ−タップＦＩＲフィルタの少なくとも５つのタップまたは遅延線という数は、十分である、および／またはｎ−タップＦＩＲフィルタ設計のための最適条件を提示する場合があることが明らかになった。
【００３５】
別の一例によれば、タップまたは遅延線の数ｎは、復調器の入力に提供されるＲＦ入力信号の搬送周波数と変調周波数の比以下である。
【００３６】
結局は、タップの数は、搬送周波数と変調周波数の比に実質的に等しくあるべきであることが分かった。搬送周波数がＲＦ入力信号の変調周波数と比較して約５倍大きい場合、ｎ−タップＦＩＲフィルタの５つの遅延線または５つのタップという数は、最適条件であるように思える。ＲＦ入力信号の搬送周波数と変調周波数の比が５よりも大きい場合、たとえば、比が実質的に８または１０に等しい場合、ｎ−タップＦＩＲフィルタの遅延線またはタップのそれぞれの数ｎは、たとえば同数の８または１０であってもよい。
【００３７】
別の例によれば、少なくとも１つのｎ−タップＦＩＲフィルタは、５つのタップまたは遅延線を備え、各タップまたは遅延線は、フィルタ係数Ｃiを有し、ｉ＝０，１，２，３，４であり、第１のタップの係数Ｃ0＝１であり、最後のタップの係数Ｃ4＝−１である。この特定のＦＩＲフィルタ実装は、結局は、ＲＦ入力信号の適切で正確な復調を提供するために、特に有益であることが分かった。
【００３８】
別の一例によれば、少なくとも１つのｎ−タップＦＩＲフィルタの残りの係数Ｃ1、Ｃ2、Ｃ3はすべて０である。
【００３９】
少なくとも１つまたは数多くのフィルタ係数は０であるので、少なくとも１つのｎ−タップＦＩＲフィルタのハードウェア実装を簡略化することができる。その結果、ＦＩＲフィルタのための製造費用だけではなく、幾何学的スペースも低減することができる。
【００４０】
別の例によれば、少なくとも１つのｎ−タップＦＩＲフィルタは、数多くのスイッチトキャパシタを備える。実際には、各遅延線またはタップは、４つのスイッチおよび１つのコンデンサを備える。コンデンサをそれぞれ入力ノードおよび接地に接続するために、２つの個々のスイッチが提供されてもよい。これらのスイッチを閉じることにより、たとえば、クロックサイクル中にコンデンサを充電することが可能になる。これらのスイッチを入力スイッチと呼んでもよい。さらに、各コンデンサを２つの出力スイッチと接続してもよく、２つの出力スイッチを用いて、コンデンサを接地、およびｎ−タップＦＩＲフィルタの出力ノードに接続することができる。
【００４１】
別の実施形態によれば、ＦＩＲフィルタ配列は、数多くのｎ−タップＦＩＲフィルタを備える。ｎ−タップＦＩＲフィルタは、同様に構成されてもよい、または別様に構成されてもよい。いくつかの実施形態に関しては、ＦＩＲフィルタ配列は、同様に構成されたｎ−タップＦＩＲフィルタから構成される。典型的には、ＦＩＲフィルタ配列の個々の、たとえば同一に構成されたｎ−タップＦＩＲフィルタの数は、各ｎ−タップＦＩＲフィルタが作られたｎ−遅延線またはｎ−タップの数に等しい。たとえば、同様に構成された５−タップＦＩＲフィルタから作られたＦＩＲフィルタ配列は、そのような５−タップＦＩＲフィルタを５つ備える。
【００４２】
さらに、別の一例によれば、ＦＩＲフィルタ配列は、インターリーブされた配列でｎ倍のｎ−タップＦＩＲフィルタを備える。ＦＩＲフィルタ配列を作り出すためにｎに等しい数のｎ−タップＦＩＲフィルタを用いる場合、ｎ−タップＦＩＲフィルタの各１つが、ｎ分の１のクロックサイクルでだけ、新しい出力を提供するという欠点を補償することができる。この場合、ｎ−タップＦＩＲフィルタは、インターリーブされた配列で駆動される。各ｎ−タップＦＩＲフィルタは、所定の遅延を伴い個々に動作してもよい、または駆動されてもよい。典型的には、ＦＩＲフィルタ配列の、連続するｎ−タップＦＩＲフィルタの間の遅延は、クロック抽出器により提供されるクロック信号のクロックサイクルに等しくてもよい。
【００４３】
ＦＩＲフィルタ配列の、連続するｎ−タップＦＩＲフィルタそれぞれが、クロックサイクルに等しい遅延の差で駆動されるインターリーブされた配列では、ＦＩＲフィルタ配列のｎ−タップＦＩＲフィルタの各１つは、クロックサイクルのｎ分の１の速度で個々の出力を提供する。クロックサイクルの差のｎ倍遅延したｎ個の個々のｎ−タップＦＩＲフィルタが提供されるので、ＦＩＲフィルタ配列の出力は、クロック周波数で提供され、したがって、復調器は、クロックサイクルごとにそれぞれの出力信号を提供する。
【００４４】
ｎの因子で時間インターリーブされた単一ｎ−タップＦＩＲフィルタのｎ個の正および／または負のフィルタ係数を組み合わせて、クロックレートで走り、したがって、復調感度を、したがってＲＦＩＤタグの読出し距離の性能を改善することを目指したＡＳＫ復調器に関する等化機能を設計する際に、より広範な融通性を提供する、ｎ−タップＦＩＲフィルタ構成を形成することが可能である。
【００４５】
別の一例によれば、復調器は、クロック抽出器およびＦＩＲフィルタ配列に接続された、多相発生器を備える。多相発生器は、ＦＩＲフィルタ配列の個々のｎ−タップＦＩＲフィルタごとに所与の遅延で位相信号を提供するように構成される。多相発生器は、クロック抽出器に接続され、クロック抽出器により駆動される。多相発生器は、ＦＩＲフィルタ配列の個々のｎ−タップＦＩＲフィルタを駆動するための位相信号のシーケンスを提供するように構成される。
【００４６】
したがって、多相発生器は、ＦＩＲフィルタ配列の第１のｎ−タップＦＩＲフィルタに第１の位相信号を提供するように構成される。多相発生器は、第１の位相信号と比較してクロックサイクルだけ遅延した時間に、ＦＩＲフィルタ配列の第２のｎ−タップＦＩＲフィルタに第２の位相信号を提供するように構成される。さらに、多相発生器は、ＦＩＲフィルタ配列の数多くのｎ−タップＦＩＲフィルタにそれぞれ第２の、第３の、第４の、または第ｎの位相信号を発生させ、提供するように構成され、連続する位相信号は、クロックサイクル、またはクロックサイクルの倍数だけ時間遅延させられる。
【００４７】
別の例によれば、多相発生器は、ＦＩＲフィルタ配列の各ｎ−タップＦＩＲフィルタに個々に接続される。この方法では、多相発生器は、所与のクロックサイクルにｎ−タップＦＩＲフィルタの各々のスイッチのスイッチングを個々にトリガするように構成される。
【００４８】
別の一例によれば、多相発生器は、時間ｔ１に、クロック抽出器から第１のｎ−タップフィルタへ第１のクロック信号ＣＳを提供するように構成され、時間ｔ１＋所定の時間遅延に、少なくとも第２のｎ−タップフィルタに第１のクロック信号ＣＳを提供するようにさらに構成される。この場合、時間遅延は、クロック信号のクロック周波数により決定される。時間遅延は、クロックサイクルに等しくてもよい。この場合、クロック抽出器により提供される第１のクロック信号ＣＳは、ｎ−タップＦＩＲフィルタの数多くのスイッチをスイッチングするための位相信号であると考えてもよい。
【００４９】
別の様態によれば、ＲＦＩＤ回路用トランスポンダ・フロント・エンドが提供される。トランスポンダ・フロント・エンドは、第１のアンテナパッドに接続可能な第１のアンテナノードと、第２のアンテナパッドに接続可能な第２のアンテナノードとを備える。トランスポンダ・フロント・エンドは、第１のアンテナノードおよび第２のアンテナノードに接続された、クロック回復回路をさらに備える。トランスポンダ・フロント・エンドは、第１のアンテナノードおよび第２のアンテナノードに接続された、変調器をさらに備える。最後に、ＲＦＩＤ回路用トランスポンダ・フロント・エンドは、上述のような復調器を備える。復調器は、第１のアンテナノードおよび第２のアンテナノードに接続される。
【００５０】
別の様態では、ＲＦＩＤ回路が提供される。ＲＦＩＤ回路は、デジタル回路と、アンテナと、上述のようなトランスポンダ・フロント・エンドとを備え、アンテナとＲＦＩＤ回路のデジタル回路の両方に接続される。典型的には、ＲＦＩＤ回路は、パッシブＲＦＩＤタグとして実装され、構成される。
【００５１】
次に、ＲＦＩＤ回路の復調器の一実施形態で、ＲＦＩＤ回路の復調器について、より詳細に説明する。
【図面の簡単な説明】
【００５２】
【図１】ＲＦＩＤ回路の概略の構成図である。
【図２】トランスポンダ・フロント・エンドの概略の構成図である。
【図３】トランスポンダ・フロント・エンドの復調器の概略の構成図である。
【図４】遅延クロック入力、およびＦＩＲフィルタのさまざまなタップを示す。
【図５】ＦＩＲフィルタのスイッチトキャパシタ実装の概略図である。
【図６】ＦＩＲフィルタのスイッチトキャパシタ実装の別の概略図である。
【図７】インターリーブされた配列での、数多くのＦＩＲフィルタの概略図である。
【図８】５−タップＦＩＲフィルタに関する遅延クロック入力の概略図である。
【図９】インターリーブされた配列での、５つのＦＩＲフィルタの概略図である。
【図１０】ＦＩＲフィルタの特有のスイッチトキャパシタ実装を表す。
【図１１】図１０によるＦＩＲフィルタの単一チャネルＦＩＲ波形図対ＲＦ入力を表す。
【図１２】単一チャネルＦＩＲ波形図対ＦＩＲ出力を示す。
【図１３】ＦＩＲフィルタの正規化伝達関数を示す。
【図１４】ＲＦ入力対フィルタ出力、およびそれぞれの復調器フロントエンド出力データを示す。
【発明を実施するための形態】
【００５３】
図１は、本開示によるＲＦＩＤタグのＲＦＩＤ回路を示す。ＲＦＩＤ回路１０は、アンテナ２６と、トランスポンダ・フロント・エンド３０と、メモリ１４を伴うデジタル回路１２と、基準回路１６と、レギュレータ１８と、整流器２０と、リミッタ２２と、接地発生器２４とを備える。トランスポンダ・フロント・エンド３０は、それ自体ＲＦＩＤタグの一部である集積タグ回路１０の副回路である。図２に、より詳細に示すように、トランスポンダ・フロント・エンド３０は、第１のアンテナパッドＡ１と、第２のアンテナパッドＡ２とをそれぞれ備える。トランスポンダ・フロント・エンド３０は、第１のアンテナノードおよび第２のアンテナノードと呼ばれる、ａａ１およびａａ２というラベルの付いた少なくとも２つのノードを内部ノードとしてさらに具備する。第１のアンテナノードａａ１は、第１のアンテナパッドＡ１に接続され、第２のアンテナノードａａ２は、第２のアンテナパッドＡ２に接続される。
【００５４】
トランスポンダ・フロント・エンド３０は、復調器１００と、クロック回復回路２００と、変調器３００とを備える。アンテナノードａａ１、ａａ２は両方とも、それぞれ復調器１００、クロック回復回路２００，および変調器３００の、それぞれの第１のアンテナピンａ１および第２のアンテナピンａ２に接続される。
【００５５】
トランスポンダ・フロント・エンド３０は、集積タグ回路の何らかの他の副回路により駆動されるノードに接続されることが意図されるいくつかの別のピン、すなわち、伝送ピンｔｘと、集積タグ回路の何らかの他の副回路とインタフェースをとる何らかのノードに接続されることが意図される受信ピンｒｘと、集積タグ回路の何らかの他の副回路とインタフェースをとる、集積タグ回路の何らかのノードに接続されることが意図されるクロックピンｃｋと、電圧源を伝える、集積タグ回路の何らかのノードに接続されることが意図される、ｄｄというラベルを付けられた供給源ピンと、基準電位を伝える、集積タグ回路のノードに接続された、ｓｓというラベルを付けられた接地ピンとを備える。集積タグ回路のアンテナパッドＡ１、Ａ２は、タグのアンテナ２６の端子に接続されることが意図される。
【００５６】
トランスポンダ・フロント・エンド３０は、ｔｘ’というラベルを付けられた、伝送ノードと呼ばれる内部ノードと、ｒｘ’というラベルを付けられた、受信ノードと呼ばれる１つの別の内部ノードと、ｃｋ’というラベルを付けられた、クロックノードと呼ばれる１つの別の内部ノードと、ｄｄ’というラベルを付けられた、供給源ノードと呼ばれる１つの別の内部ノードと、ｓｓ’というラベルを付けられた、接地ノードと呼ばれる１つの別の内部ノードと、ｆｒ’というラベルを付けられた、受信フリーズノードと呼ばれる１つの別の内部ノードと、ｆｔ’というラベルを付けられた、伝送フリーズノードと呼ばれるもう１つの内部ノードとをさらに備える。
【００５７】
第１のアンテナノードａａ１は、トランスポンダ・フロント・エンドの第１のアンテナピンａ１に接続され、第２のアンテナノードａａ２は、トランスポンダ・フロント・エンドの第２のアンテナピンａ２に接続される。前記伝送ノードｔｘ’は、トランスポンダ・フロント・エンドの伝送ピンｔｘに接続される。受信オードｒｘ’は、トランスポンダ・フロント・エンドの受信ピンｒｘに接続される。クロックノードは、トランスポンダ・フロント・エンドのクロックピンに接続される。供給源ノードｄｄ’は、トランスポンダ・フロント・エンドの供給源ピンｄｄに接続され、接地ノードｓｓ’は、トランスポンダ・フロント・エンドの接地ピンｓｓに接続される。
【００５８】
変調器３００は、それぞれａ１およびａ２というラベルを付けられ、第１のアンテナピンおよび第２のアンテナピンと呼ばれ、アンテナノードａａ１およびａａ２に接続された少なくとも２つのアンテナピンの電気インタフェースを有する。変調器３００は、ｔｘというラベルを付けられ、伝送ピンと呼ばれ、トランスポンダ・フロント・エンドの伝送ノードｔｘ’に接続された１つの別のピンを有する。変調器３００は、ｃｋというラベルを付けられ、クロックピンと呼ばれ、クロックノードｃｋ’に接続された１つの別のピンを備える。変調器３００は、ｆｔというラベルを付けられ、伝送フリーズピンと呼ばれ、伝送フリーズノードｆｔ’に接続された１つの別のピンを備える。変調器３００は、ｄｄというラベルを付けられ、供給源ピンと呼ばれ、供給源ノードｄｄ’に接続された１つの別のピンを備える。変調器３００は、ｓｓというラベルを付けられ、接地ピンと呼ばれ、接地ノードｓｓ’に接続されたもう１つのピンを備える。
【００５９】
トランスポンダ・フロント・エンド３０の復調器１００は、それぞれａ１およびａ２というラベルを付けられ、第１のアンテナピンおよび第２のアンテナピンと呼ばれ、アンテナノードａａ１およびａａ２に接続された少なくとも２つのピンの電気インタフェースを備える。復調器１００は、ｒｘというラベルを付けられ、受信ピンと呼ばれ、受信ノードｒｘ’に接続された１つの別のピンを備える。復調器１００は、ｃｋというラベルを付けられ、クロックピンと呼ばれ、クロックノードｃｋ’に接続された１つの別のピンを備える。復調器１００は、ｆｒというラベルを付けられ、受信フリーズピンと呼ばれ、受信フリーズノードｆｒ’に接続された１つの別のピンを備える。復調器１００は、ｄｄというラベルを付けられ、供給源ピンと呼ばれ、供給源ノードｄｄ’に接続された１つの別のピンを備える。復調器１００は、ｓｓというラベルを付けられ、接地ピンと呼ばれ、接地ノードｓｓ’に接続されたもう１つのピンを備える。
【００６０】
トランスポンダ・フロント・エンド３０はまた、副回路としてクロック回復回路２００を備える。クロック回復回路２００は、それぞれａ１およびａ２というラベルを付けられ、第１のアンテナピンおよび第２のアンテナピンと呼ばれ、アンテナノードａａ１およびａａ２に接続された少なくとも２つのピンの電気インタフェースを備える。クロック回復回路２００は、ｃｋというラベルを付けられ、クロックピンと呼ばれ、クロックノードｃｋ’に接続された１つの別のピンを備える。クロック回復回路２００は、ｆｔというラベルを付けられ、伝送フリーズピンと呼ばれ、伝送フリーズノードｆｔ’に接続された１つの別のピンを備える。クロック回復回路２００は、ｆｒというラベルを付けられ、受信フリーズピンと呼ばれ、受信フリーズノードｆｒ’に接続された１つの別のピンを備える。クロック回復回路２００は、ｄｄというラベルを付けられ、供給源ピンと呼ばれ、供給源ノードｄｄ’に接続された１つの別のピンを備える。クロック回復回路２００は、ｓｓというラベルを付けられ、接地ピンと呼ばれ、接地ノードｓｓ’に接続されたもう１つのピンを備える。
【００６１】
変調器３００の機能は、アップリンク通信の間、たとえば、タグからリーダへ、タグコイル上の信号の振幅を変調することである。リーダコイルとタグコイルの間の相互インダクタンスのために、この信号の変動、したがって、電圧の変動は、リーダとタグの間で誘導電磁界の変動を誘導し、リーダコイル上に電圧の変動を作り出す。リーダは、リーダコイル上の電圧変動を復調することができ、タグの応答を復号することができる。変調器の原理は、タグコイル入力でのインピーダンスの変調に基づく。
【００６２】
復調器１００の機能は、ダウンリンク伝送中にタグコイル上で受信された、リーダにより送信された変調信号を抽出することである。復調器の原理は、スペースおよび面積の低減、ならびに性能に関して最適化される。システム全体、したがって復調器は、連続時間で作動しているのではなく、サンプリングされる。サンプリング周波数は、搬送周波数Ｆｃに等しい。そのために、回路は、Ｔｃ＝（１／Ｆｃ）ごとにサンプリングされる。包絡線の絶対値をその平均値または固定しきい値と比較するのではなく、復調器回路１００は、包絡線自体の変動を検出する。この場合、３つの異なる場合が考えられる。
【００６３】
第１の場合では、包絡線レベルは、第１の時間ｔ１から第２の時間ｔ１＋Ｔｃまで減少する。この場合、復調器の出力は、論理「１」から論理「０」へ変化する。第２の場合では、包絡線レベルは、第１の時間ｔ１から第２の時間ｔ１＋Ｔｃまで増大する。この場合、復調器は、論理「０」から論理「１」へ変化する。包絡線レベルが第１の時間ｔ１から第２の時間ｔ１＋Ｔｃまで変化しない第３の場合では、復調器出力を記憶する。
【００６４】
図３に示すようなＲＦＩＤ回路１０の復調器１００は、入力１０２を、すなわち、２つのアンテナノードａ１，ａ２の形で備え、少なくとも１つの出力１０４、１０６をさらに備える。復調器１００は、コンパレータ１３０と、ＦＩＲフィルタ配列１４５とを備える。ＦＩＲフィルタ配１４５およびコンパレータ１３０は、直列に配列される。ＦＩＲフィルタ配列１４５の入力は、復調器１００の入力１０２に直接接続される。ＦＩＲフィルタ配列１４５の出力は、コンパレータ１３０の第１の入力に接続される。コンパレータ１３０は、基準、たとえば、電圧基準に接続された第２の入力を備える。コンパレータ１３０は、デジタル復調器にデータを提供するように構成された出力１０４を備える。
【００６５】
復調器は、一般に図１および図２に示すようなＲＦＩＤ回路に限定されるのではなく、多くの他のＲＦＩＤ回路と共に同様に使用されることができる。
【００６６】
復調器１００は、クロック抽出器１１０と、多相発生器１２０とをさらに備える。クロック抽出器１１０および多相発生器１２０は、直列に配列される。クロック抽出器１１０の入力は、入力１０２に接続される。クロック抽出器１１０および多相発生器１２０は、ＦＩＲフィルタ配列１４５およびコンパレータ１３０と並列に配列される。多相発生器は、ＦＩＲフィルタ配列１４５に接続された第１の出力を備える。多相発生器１２０は、復調器１００の第２の出力を形成する第２の出力１０６を備える。出力１０６は、デジタル復調器にクロック信号を提供するように構成される。
【００６７】
ＦＩＲフィルタ配列１４５を用いて、コンパレータ１３０の第１の入力でＲＦ入力信号の変動に比例する電圧を生成するように、ＲＦ入力信号の包絡線の変動を測定することができる。コンパレータ１３０は、ＦＩＲフィルタ配列１４５の出力を固定基準と比較して、出力信号またはデータ出力を発生させるように構成される。
【００６８】
ＦＩＲフィルタ配列は、パッシブ離散時間ｎ−タップパッシブＦＩＲフィルタ配列として実装される。ＦＩＲフィルタ配列１４５は、図７および図９に概略的に示すように、数多くの個々のｎ−タップＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４を備える。ｎ−タップフィルタ１４０、１４１、１４２、１４３、１４４は、並列に配列されてもよい。図５に示すように、各ｎ−タップＦＩＲフィルタ１４０は、Ｖinに、したがって、入力１０２に接続可能な入力を備える。ＦＩＲフィルタ１４０は、Ｖoutに接続された出力をさらに備え、したがって、コンパレータ１３０の第１の入力に接続される。数多くのＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４は、個々に多相発生器１２０に接続される。数多くのＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４は、インターリーブモードで駆動される。ＦＩＲフィルタ配列１４５が５つの個々のｎ−タップＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４を備える図９の例を用いる場合、ｎ−タップＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４の各１つは、隣接するフィルタ１４０、１４１、１４２、１４３、１４４に対して時間領域でクロックサイクルだけ遅延させられる。
【００６９】
たとえば、ｎ−タップＦＩＲフィルタ１４１は、ｎ−タップＦＩＲフィルタ１４０と比較してクロックサイクルだけ遅延させられる。ｎ−タップＦＩＲフィルタ１４２は、ｎ−タップＦＩＲフィルタ１４１に関してはクロックサイクルだけ遅延させられるなどである。ＦＩＲフィルタ配列１４５のｎ−タップＦＩＲフィルタの数は、個々のｎ−タップＦＩＲフィルタの遅延線の数ｎ、またはタップの数ｎに等しい。ｎ−タップＦＩＲフィルタが、たとえば５つのタップまたは遅延線を備える場合、ＦＩＲフィルタ配列１４５では、５つの個々の５−タップＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４が提供される。
【００７０】
図４および図５には、単一ｎ−タップＦＩＲフィルタ１４０のスイッチトキャパシタ実装が、概略的に示されている。ＦＩＲフィルタ１４０は、入力Ｖinと、出力Ｖoutとを備える。ＦＩＲフィルタ１４０は、数多くのコンデンサＣ0、Ｃ1、およびＣN-1を、したがって、総数Ｎまでのコンデンサを備える。コンデンサは、並列に配列される。各コンデンサは、接地に接続可能な第１のノードを有し、それぞれＶinおよびＶoutに接続可能な第２のノードを有する。ｎ−タップＦＩＲフィルタ１４０の各遅延線またはタップは全部で、１つのコンデンサと、４つのスイッチとを備える。各タップは、２つの入力スイッチΦ0と、２つの出力スイッチΦsumとを備える。
【００７１】
入力スイッチΦ0を閉じることにより、第１のコンデンサＣ0は、第１のクロックサイクルの間、充電される。その後、第２のクロックサイクルの間、第２のコンデンサは充電され、一方では、第１のコンデンサは、入力Ｖinから切断される。ｎクロックサイクル後、利用可能なコンデンサの各１つは、充電される。Ｎクロックサイクル後、出力スイッチΦsumは閉じられ、したがって、すべてのコンデンサを放電して、出力Ｖoutで信号を発生させる。
【００７２】
図４および図８の位相図１５０は、個々のスイッチΦ0〜ΦN-1のオン相およびオフ相の時間的挙動、および出力スイッチΦsumのスイッチングを示す。
【００７３】
個々のコンデンサＣ0、…、ＣN-1のキャパシタンスは、いわゆるＦＩＲフィルタ係数を規定する。図５に示すようなＦＩＲフィルタ１４０のスイッチトキャパシタ実装１４６では、すべてのＦＩＲ係数は正である。
【００７４】
図５のスイッチトキャパシタ実装１４６と反対に、図６の構成は、負のＦＩＲ係数を伴うスイッチトキャパシタ実装１４８を表す。この場合、出力Ｖoutは、出力スイッチΦsumを介してコンデンサＣ0、…、Ｃn-1の第１のノードに接続可能である。コンデンサＣ0、…、Ｃn-1の第２のノードは、入力スイッチΦ0、…、Φn-1を介して入力Ｖinに接続される。
【００７５】
図５に示すような正のＦＩＲフィルタ係数の実装を用いた場合、ＶinおよびＶoutは、コンデンサの一方の同じノードに接続される。図６に示すような負のＦＩＲ係数の実装を用いる場合、入力Ｖinおよび出力Ｖoutは、コンデンサＣ0、…、Ｃn-1の異なるノードに接続される。
【００７６】
図８および図１０に、ＦＩＲフィルタ１４０の特有の実装を示す。この場合、ＦＩＲフィルタ１４０は、５つのタップまたは５つの遅延線を備え、フィルタ係数は、Ｃ0＝１およびＣ4＝−１であり、残りのフィルタ係数Ｃ1、Ｃ2、およびＣ3は０である。この場合、ＦＩＲフィルタ１４０の第１の遅延線またはタップは、正のフィルタ係数Ｃ0を具備し、最後の、したがって、第５の遅延線またはタップは、負のフィルタ係数を具備する。残りの、または他のフィルタ係数は０である。その結果として、それぞれのＦＩＲフィルタ１４０のスイッチトキャパシタ実装１４７は、２つのコンデンサＣ0、Ｃ4、ならびにそれぞれの入力スイッチおよび出力スイッチだけを備える。
【００７７】
図１０に示すように、第１のコンデンサＣ0の第１のノードは、それぞれ入力スイッチΦ0およびΦsumを介して接地に接続可能である。第１のコンデンサＣ0の第２のノードは、入力スイッチΦ0を介してＲＦ入力に接続可能である。第１のコンデンサＣ0の第２のノードは、出力スイッチΦsumを介してフィルタ出力であるＦＩＲ出力に接続可能である。この場合、第１のコンデンサＣ0のスイッチトキャパシタ実装は、図５に示すようなスイッチトキャパシタ実装１４６に対応する。スイッチトキャパシタ実装１４７の他方のコンデンサＣ4は、負のＦＩＲ係数を備えるように実装される。それに応じて、コンデンサＣ4の第１のノードは、入力スイッチΦ4を介して接地に、かつ別の出力スイッチΦsumを介してＦＩＲ出力に接続可能である。コンデンサＣ4の第２のノードは、別の入力スイッチΦ4を介してＲＦ入力に、かつ別の出力スイッチΦsumを介して接地に接続可能である。
【００７８】
図８に示すような、対応する位相図１５０が示すように、入力スイッチΦ4は、第１のクロックサイクルの間、閉じられる。次の第２のクロックサイクルの間、次の第３のクロックサイクルの間、および次の第４のクロックサイクルの間、スイッチΦ0、Φ4のどれも閉じられない。これらのスイッチは、開いたままである。第５のクロックサイクルの間、入力スイッチΦ0は閉じられ、コンデンサＺ0は充電される。その後、すべての出力スイッチΦsumは、第５のクロックサイクルで、かつ第５のクロックサイクル後に、出力信号を提供するために、閉じられる。
【００７９】
単一の５−タップＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４を用いた場合、低減された速度で出力信号が提供される。第５のクロックサイクルごとだけに、フィルタ処理された信号が出力１０４に提供される。各クロックサイクルで信号を提供するために、ＦＩＲフィルタ配列１４５は、多相発生器１２０によりインターリーブモードで配列され、駆動される５個のｎ−タップフィルタ１４０、１４１、１４２、１４３、１４４を備える。そのようなインターリーブされた配列を図７および図９に示す。図７は、Ｎ個の個々のｎ−タップＦＩＲフィルタ１４０、…、１４４の、一般的なインターリーブされた配列を表す。図９の構成図は、インターリーブされた配列で、５個の５−タップＦＩＲフィルタ１４０、１４１、１４２、１４３、１４４のインターリーブされた配列を表す。
【００８０】
図１１および図１２に、単一チャネルＦＩＲ波形を示す。図１１に、ＲＦ入力２００を点線で示す。図１０のスイッチトキャパシタ実装１４７のコンデンサＣ4の電圧ＶＣ４を太い点線２０２で示し、コンデンサＣ0に提供される電圧ＶＣ０を経時的な太い破線２０４で示す。図１１に示すように、コンデンサＣ4のサンプリングは、第１のクロックサイクルから始まる。対応する点ＳＰ４を図１１に示す。第５のクロックサイクル後、サンプリング点ＳＰ０で示すように、コンデンサＣ0のサンプリングが始まる。
【００８１】
図１２では、波形２０２、２０４は、コンデンサＣ4、Ｃ0に存在する電圧信号である。電圧信号は、この場合もそれぞれ波形２０２、２０４として示される。追加で、有限インパルス応答、したがって、ＦＩＲ出力２０６を太線で示す。ＦＩＲ出力２０６は、第５のクロックサイクル後の、またはその間の有限継続期間のパルスを提供する。
【００８２】
図１３に、５個のｎ−タップインターリーブＦＩＲフィルタを備えるＦＩＲフィルタ配列１４５の伝達関数のシミュレーションを示す。点線３００は、正規化周波数に対してＦ搬送波／Ｆ変調＝４でダウンコンバートされた入力信号の正規化包絡線振幅を表す。太い破線３０２は、復調器１００が微分器を用いて、したがって、ｃ0＝１およびｃ1＝−１の２−タップＦＩＲフィルタにより実装された場合の、同等の出力伝達関数を示す。太線３０４は、本発明の５−タップＦＩＲフィルタ配列１４５の出力伝達関数を表す。図示するように、ＦＩＲフィルタ配列１４５は、周波数領域で、ダウンコンバートされた入力信号に幾分か同等の形状を備える。したがって、ＦＩＲフィルタ配列１４５は、かなり正確で的確な信号変換を提供する。別の太い破線３０８は、フィルタ係数Ｃ0,1,2,3＝１の４−タップＦＩＲフィルタの出力を表す。
【００８３】
ここに示す例では、ＦＩＲフィルタ配列は、微分器のＤＣ（直流）信号範囲の減衰をクロック周波数の半分（ＦＳ／２）での雑音の減衰と組み合わせる帯域フィルタである。Ｎ−タップ＝５というこの選択は、信号スペクトルの減衰を最小にするので、搬送周波数を変調周波数で除算した比Ｆ搬送波／Ｆ変調＝４を伴う信号に最適である。この場合、ＦＳ／４の所にあるフィルタのノッチは、ダウンコンバートされた信号のノッチに対応する。
【００８４】
図１３に、ＲＦＩＤチップのためのＡＳＫ変調での可能な信号を表す場合がある周期的変調信号のスペクトル３０６を示す。０が最小４時間単位継続するために、ダウンコンバートされた信号のノッチは、ＦＳ／４の所に出現する。この特有の事例では、５−タップフィルタは、好ましい選択である。
【００８５】
従来技術でのダウンコンバートされた信号のＤＣに関しては、ＤＣは、リーダに対するタグの距離と共に変わり、復調の結果をＤＣに依存させるので、たとえば、微分器を用いてＤＣを減衰させることが一般的範囲であった。ＦＳ／２での雑音成分は、一方の信号サンプルと次の信号サンプルの間の望ましくない変動であるサンプル間の雑音に一度寄与しているので、最も重大である。低域フィルタリングがなければ、このサンプル間雑音は、復調器の誤り率を増大させる。
【００８６】
図１４に、ＦＩＲフィルタ配列１４５の出力４０２と比較して、ＲＦ入力４００を時間領域で示す。ＲＦ入力４００の包絡線の微分が符号を変えるとき、ＦＩＲ出力４０２は、正の値から負の値に切り替わる。それに応じて、図１４の下方の図４０４に、コンパレータ１３０の出力で提供されるような復調器フロントエンド出力データを時間領域で示す。ＲＦ入力４００の包絡線と比較して図１４の下方の図４０４に示すように、復調器フロントエンド出力データは、ＲＦ入力の包絡線の微分が変化を受けるとき、変化する。
【符号の説明】
【００８７】
１０  ＲＦＩＤ回路
１２  デジタル回路
１４  メモリ
１６  基準回路
１８  レギュレータ
２０  整流器
２２  リミッタ
２４  接地発生器
２６  アンテナ
３０  トランスポンダ・フロント・エンド
１００  復調器
１０２  入力
１０４  データ出力
１０６  クロック出力
１１０  クロック抽出器
１２０  多相発生器
１３０  コンパレータ
１４０  ＦＩＲフィルタ
１４１  ＦＩＲフィルタ
１４２  ＦＩＲフィルタ
１４３  ＦＩＲフィルタ
１４４  ＦＩＲフィルタ
１４５  ＦＩＲフィルタ配列
１４６  スイッチトキャパシタ実装
１４７  スイッチトキャパシタ実装
１４８  スイッチトキャパシタ実装
１５０  入力位相図
２００  ＲＦ入力信号
２０２  電圧波形
２０４  電圧波形
２０６  ＦＩＲ出力
３００  ダウンコンバートされた入力信号包絡線
３０２  比較微分器出力
３０４  ＦＩＲフィルタ出力
３０６  周期信号
３０８  ＦＩＲフィルタ出力
４００  ＲＦ入力
４０２  ＦＩＲ出力
４０４  復調器フロントエンド出力データ
ＳＰ０  サンプリング点
ＳＰ４  サンプリング点
ａ１、ａ２  アンテナピン
ａａ１、ａａ２  アンテナノード
Ａ１、Ａ２  アンテナパッド
ｓｓ  接地ピン
ｓｓ’  接地ノード
ｄｄ  供給源ピン
ｄｄ’  供給源ノード
ｃｋｅ  クロック抽出ピン
ｃｋｅ’  クロック抽出ノード
ｃｋ  クロックピン
ｃｋ’  クロックノード
ｃｋｆ  フィードバック・クロック・ピン
ｃｋｆ’  フィードバック・クロック・ノード
ｆｃ  周波数制御ピン
ｆｃ’  周波数制御ノード
ｆｔ  伝送フリーズピン
ｆｔ’  伝送フリーズノード
ｆｒ  受信フリーズピン
ｆｒ’  受信フリーズノード
【図１】
2019213199.tif 000003
【図２】
2019213199.tif 000004
【図３】
2019213199.tif 000005
【図４】
2019213199.tif 000006
【図５】
2019213199.tif 000007
【図６】
2019213199.tif 000008
【図７】
2019213199.tif 000009
【図８】
2019213199.tif 000010
【図９】
2019213199.tif 000011
【図１０】
2019213199.tif 000012
【図１１】
2019213199.tif 000013
【図１２】
2019213199.tif 000014
【図１３】
2019213199.tif 000015
【図１４】
2019213199.tif 000016
【外国語明細書】
2019213199000001.pdf