(57)【要約】【課題】駆動トランジスタからのリーク電流による有機ＥＬ素子の微発光を防ぐことが可能な画素回路を提供する。【解決手段】電流量に応じた輝度で発光する発光素子と、前記発光素子と並列に設けられるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタからなるＭＯＳ容量と、を備え、前記ＭＯＳ容量は、ソース電位及びドレイン電位が同電位である、画素回路が提供される。【選択図】図１１
2019095566.tif 000002
【特許請求の範囲】
【請求項１】
電流量に応じた輝度で発光する発光素子と、
前記発光素子と並列に設けられるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタからなるＭＯＳ容量と、
を備え、
前記ＭＯＳ容量は、ソース電位及びドレイン電位が同電位である、画素回路。
【請求項２】
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタをさらに備え、
前記ＭＯＳ容量のゲート端子が、前記リセットトランジスタのソースおよび前記発光素子のアノードと接続される、請求項１に記載の画素回路。
【請求項３】
前記ＭＯＳ容量は、ソース電位及びドレイン電位と、前記発光素子のカソード電位とが同電位である、請求項２に記載の画素回路。
【請求項４】
前記発光素子のアノードにソースが接続される駆動トランジスタと、
前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
をさらに備える、請求項１に記載の画素回路。
【請求項５】
前記駆動トランジスタは、ＰチャネルのＭＯＳトランジスタである、請求項４に記載の画素回路。
【請求項６】
請求項１に記載の画素回路が配置される画素アレイ部と、
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
【請求項７】
請求項６に記載の表示装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、画素回路、表示装置および電子機器に関する。
【背景技術】
【０００２】
近年、表示装置の分野では、発光部を含む画素が行列状（マトリクス状）に配置されて成る平面型（フラットパネル型）の表示装置が主流となっている。平面型の表示装置の一つとして、発光部に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子、例えば、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子を用いる有機ＥＬ表示装置がある。
【０００３】
この有機ＥＬ表示装置に代表される平面型の表示装置にあっては、電気光学素子を駆動する駆動トランジスタのトランジスタ特性（例えば、閾値電圧）が、プロセスの変動などによって画素毎にばらつく場合がある。その駆動トランジスタの特性の補正動作を行うに当たって、駆動トランジスタのゲートノードに対する初期化電圧の書込み時間の短縮化を可能にした表示装置の技術が、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−３４８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
高輝度化、低消費電力化は表示装置にとって常に検討すべき事項である。この高輝度化や低消費電力化に向けて有機ＥＬ素子の低電圧化を検討した際に、黒を表示すると駆動トランジスタからのリーク電流により有機ＥＬ素子が微かに発光すること（微発光）が懸念される。
【０００６】
そこで、本開示では、駆動トランジスタからのリーク電流による有機ＥＬ素子の微発光を防ぐことが可能な、新規かつ改良された画素回路、表示装置および電子機器を提案する。
【課題を解決するための手段】
【０００７】
本開示によれば、電流量に応じた輝度で発光する発光素子と、前記発光素子と並列に設けられるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタからなるＭＯＳ容量と、を備え、前記ＭＯＳ容量は、ソース電位及びドレイン電位が同電位である、画素回路が提供される。
【０００８】
また本開示によれば、上記画素回路が配置される画素アレイ部と、前記画素アレイ部を駆動させる駆動回路と、を備える、表示装置が提供される。
【０００９】
また本開示によれば、上記表示装置を備える、電子機器が提供される。
【発明の効果】
【００１０】
以上説明したように本開示によれば、駆動トランジスタからのリーク電流による有機ＥＬ素子の微発光を防ぐことが可能な、新規かつ改良された画素回路、表示装置および電子機器を提供することが出来る。
【００１１】
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
【図面の簡単な説明】
【００１２】
【図１Ａ】代表的な駆動トランジスタと有機ＥＬ素子との構成回路を示す説明図である。
【図１Ｂ】代表的な駆動トランジスタと有機ＥＬ素子との構成回路を示す説明図である。
【図２】図１Ｂに示した回路において、有機ＥＬ素子ＥＬに並列にＭＩＭ容量Ｃを接続した回路構成を示す説明図である。ま
【図３】ＭＩＭ容量の特性を示す説明図である。
【図４】本開示の実施の形態に係る有機ＥＬ表示装置の画素回路を示す説明図である。
【図５】図４に示した画素回路の駆動方法について説明する説明図である。
【図６】有機ＥＬ素子ＥＬの輝度が所望の輝度に達するまでの充電期間をグラフで示す説明図である。
【図７】輝度の違いによる充電時間の違いをグラフで示す説明図である。
【図８】低階調での理想的なガンマ特性と、ＭＩＭ容量を有機ＥＬ素子ＥＬに並列に接続した場合のガンマ特性とを示す説明図である。
【図９】時間と、有機ＥＬ素子ＥＬの輝度との関係を示す説明図である。
【図１０】時間と、有機ＥＬ素子ＥＬの輝度との関係を示す説明図である。
【図１１】本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。
【図１２】本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。
【図１３】本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。
【図１４】ＭＯＳ容量の特性を示す説明図である。
【図１５】本開示の実施の形態に係る画素回路を示す説明図である。
【図１６】図４及び図１５に示した画素回路のレイアウトを模式的に示す説明図である。
【図１７】本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。
【図１８】本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。
【図１９】低周波で駆動させた場合のＭＯＳ容量Ｔ５の特性をグラフで示す説明図である。
【図２０】本開示の実施の形態に係る画素回路の回路構成を示す説明図である。
【図２１】本開示の実施の形態に係る画素回路の回路構成を示す説明図である。
【図２２】本開示の実施の形態に係る画素回路の回路構成を示す説明図である。
【図２３】Ｎチャネルのトランジスタを用いたＭＯＳ容量の特性を示す説明図である。
【発明を実施するための形態】
【００１３】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１４】
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
１．２．本開示の概要
２．まとめ
【００１５】
＜１．本開示の実施の形態＞
［１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明］
本開示の表示装置は、発光部を駆動する駆動トランジスタの他に、サンプリングトランジスタ及び保持容量を有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１６】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
【００１７】
有機ＥＬ素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１８】
有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、テレビジョンシステムの他、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）や携帯電話機等の携帯通信機器などを例示することができる。
【００１９】
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタのゲートノードをフローティング状態にした後ソースノードをフローティング状態にする構成とすることができる。また、駆動部について、駆動トランジスタのソースノードをフローティング状態にしたままサンプリングトランジスタによる信号電圧の書込みを行う構成とすることができる。初期化電圧については、信号電圧と異なるタイミングで信号線に供給され、信号線からサンプリングトランジスタによるサンプリングによって駆動トランジスタのゲートノードに書き込まれる構成とすることができる。
【００２０】
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、シリコンのような半導体上に形成する構成とすることができる。また、駆動トランジスタについて、Ｐチャネル型のトランジスタから成る構成とすることができる。駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのは次の理由による。
【００２１】
トランジスタをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、トランジスタは、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲート（ベース）の４端子となる。そして、駆動トランジスタとしてＮチャネル型のトランジスタを用いた場合、バックゲート（基板）電圧が０Ｖとなり、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する動作などに悪影響を及ぼすことになる。
【００２２】
また、トランジスタの特性ばらつきは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を持つＮチャネル型のトランジスタに比べて、ＬＤＤ領域を持たないＰチャネル型のトランジスタの方が小さく、画素の微細化、ひいては、表示装置の高精細化を図る上で有利である。このような理由などから、シリコンのような半導体上への形成を想定した場合、駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのが好ましい。
【００２３】
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
【００２４】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、発光部の発光／非発光を制御する発光制御トランジスタを有する構成とすることができる。このとき、発光制御トランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
【００２５】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、保持容量について、駆動トランジスタのゲートノードとソースノードとの間に接続された構成とすることができる。また、画素回路について、駆動トランジスタのソースノードと固定電位のノードとの間に接続された補助容量を有する構成とすることができる。
【００２６】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、駆動トランジスタのドレインノードと発光部のカソードノードとの間に接続されたスイッチングトランジスタを有する構成とすることができる。このとき、スイッチングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。また、駆動部について、発光部の非発光期間にスイッチングトランジスタを導通状態にする構成とすることができる。
【００２７】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部は、スイッチングトランジスタを駆動する信号を、サンプリングトランジスタによる初期化電圧のサンプリングタイミングよりも前にアクティブ状態にする。そして、発光制御トランジスタを駆動する信号をアクティブ状態にした後に非アクティブ状態にする構成とすることができる。このとき、駆動部について、発光制御トランジスタを駆動する信号を非アクティブ状態にする前に、サンプリングトランジスタによる初期化電圧のサンプリングを完了する構成とすることができる。
【００２８】
［１．２．本開示の概要］
続いて、本開示の概要について説明する。図１Ａ、図１Ｂは、代表的な駆動トランジスタと有機ＥＬ素子との構成回路を示す説明図である。図１Ａは、駆動トランジスタＴ１としてＮチャネルのトランジスタを用いて、駆動トランジスタＴ１のソースと、有機ＥＬ素子ＥＬのアノードとが接続されているものである。図１Ｂは、駆動トランジスタＴ２としてＰチャネルのトランジスタを用いて、駆動トランジスタＴ２のドレインと、有機ＥＬ素子ＥＬのアノードとが接続されているものである。
【００２９】
有機ＥＬ素子へ流す電流値に応じた駆動トランジスタのゲート・ソース間電圧を決めるため、Ｎチャネルのトランジスタのソース電極である有機ＥＬ素子のアノードとカソードとの間に並列に容量素子を接続することはごく一般的である。一方、駆動トランジスタとしてＰチャネルのトランジスタを用いた場合、駆動トランジスタのドレインと有機ＥＬ素子とが接続されるため、有機ＥＬ素子のアノードとカソードとの間に並列に容量素子を接続することは一般的ではない。高輝度化、低消費電力化は表示装置にとって常に検討すべき事項である。この高輝度化や低消費電力化に向けて有機ＥＬ素子の低電圧化を検討した際に、黒を表示すると駆動トランジスタからのリーク電流により有機ＥＬ素子が微かに発光すること（微発光）が懸念される。この微発光のことを以下では黒浮き現象とも称する。
【００３０】
この黒浮き現象への対策として、有機ＥＬ素子に並列にＭＩＭ（Metal  Insulator  Metal）容量を接続する技術がある。図２は、図１Ｂに示した回路において、有機ＥＬ素子ＥＬに並列にＭＩＭ容量Ｃを接続した回路構成を示す説明図である。また図３は、ＭＩＭ容量の特性を示す説明図である。図３は、横軸に有機ＥＬ素子ＥＬのアノードの電圧を、縦軸にＭＩＭ容量の容量値を表したグラフである。図３に示したように、ＭＩＭ容量Ｃの容量値は有機ＥＬ素子ＥＬのアノードの電圧ＶＡｎｏｄｅにかかわらず一定である。
【００３１】
図４は、本開示の実施の形態に係る有機ＥＬ表示装置の画素回路を示す説明図である。画素回路は、トランジスタＴ１１〜Ｔ１４と、キャパシタＣ１、Ｃ２と、有機ＥＬ素子ＥＬと、を含んで構成される。
【００３２】
トランジスタＴ１１は有機ＥＬ素子ＥＬの発光を制御する発光制御トランジスタである。トランジスタＴ１１は、電源電圧ＶＣＣＰの電源ノードと、トランジスタＴ１２のソースノード（ソース電極）との間に接続され、信号線ＤＳからの発光制御信号による駆動の下に、有機ＥＬ素子ＥＬの発光／非発光を制御する。
【００３３】
トランジスタＴ１２は、キャパシタＣ２の保持電圧に応じた駆動電流を有機ＥＬ素子ＥＬに流すことによって有機ＥＬ素子ＥＬを駆動する駆動トランジスタである。
【００３４】
トランジスタＴ１３は、信号線ＷＳからの信号によりオン・オフが切り替わり、信号電圧Ｖｓｉｇをサンプリングすることによって、トランジスタＴ１２のゲートノード（ゲート電極）に信号電圧Ｖｓｉｇを書き込む。
【００３５】
トランジスタＴ１４は、トランジスタＴ１２のドレインノード（ドレイン電極）と電流排出先ノードとの間に接続されるリセットトランジスタである。トランジスタＴ１４は、信号線ＡＺから供給される駆動信号による駆動の下に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御する。トランジスタＴ１１〜Ｔ１４は、いずれもＰチャネル型のトランジスタから成る構成とすることができる。
【００３６】
キャパシタＣ２は、トランジスタＴ１２のゲートノードとソースノードとの間に接続されており、トランジスタＴ１３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。キャパシタＣ１は、トランジスタＴ１２のソースノードと、固定電位のノード（例えば、電源電圧ＶＣＣＰの電源ノード）との間に接続されている。このキャパシタＣ１は、信号電圧を書き込んだときにトランジスタＴ１２のソース電圧が変動するのを抑制するとともに、トランジスタＴ１２のゲートソース間電位ＶｇｓをトランジスタＴ１２の閾値電圧Ｖthにする作用をなす。
【００３７】
図５は、図４に示した画素回路の駆動方法について説明する説明図である。図４に示した画素回路は、１水平期間内に初期化期間、Ｖｔｈ補正期間、書込み期間、および発光期間を有する。画素回路は、まず初期化期間において、信号線ＷＳをローレベルにしてトランジスタＴ１３を一度オンさせた後、信号線ＷＳをハイレベルにしてトランジスタＴ１３をオフさせる。
【００３８】
続くＶｔｈ補正期間において、信号線ＷＳをローレベルにしてトランジスタＴ１３を一度オンさせた後、信号線ＷＳをハイレベルにしてトランジスタＴ１３をオフさせる。そして信号線ＤＳをハイレベルにしてトランジスタＴ１１をオフさせると、トランジスタＴ１２のソース電圧及びゲート電圧が低下する。Ｖｔｈ補正期間において、トランジスタＴ１２のゲートソース間電位ＶｇｓがトランジスタＴ１２の閾値電圧Ｖｔｈに設定される。また、Ｖｔｈ補正期間の間において信号線ＡＺがローレベルからハイレベルになる。
【００３９】
続く書込み期間において、信号線ＷＳがハイレベルからローレベルになり、信号電圧ＶｓｉｇがトランジスタＴ１２へ書き込まれる。信号電圧ＶｓｉｇがトランジスタＴ１２へ書き込まれることによりトランジスタＴ１２のゲート電位がＶｓｉｇになる。続いて信号線ＷＳがローレベルからハイレベルになり、信号電圧ＶｓｉｇのトランジスタＴ１２への書き込み期間が終了する。そして、続く発光期間において信号線ＤＳがハイレベルからローレベルになり、トランジスタＴ１１がオンになることで有機ＥＬ素子ＥＬが発光する。発光期間では、トランジスタＴ１２のソース電位が電源電圧ＶＣＣＰとなる。
【００４０】
図６は、有機ＥＬ素子ＥＬの輝度が所望の輝度に達するまでの充電期間をグラフで示す説明図である。発光期間において、有機ＥＬ素子ＥＬの輝度が所望の輝度に達するまでの、有機ＥＬ素子ＥＬの充電期間は、ＭＩＭ容量を有機ＥＬ素子ＥＬに並列に接続した方が長くなる。ＭＩＭ容量を有機ＥＬ素子ＥＬに並列に接続することによるガンマ特性への影響を述べる。
【００４１】
ＭＩＭ容量を有機ＥＬ素子ＥＬに並列に接続することで、低輝度のガンマ形状が変化する。図７は、輝度の違いによる充電時間の違いをグラフで示す説明図である。図７に示したように、低輝度の場合の方が、高輝度の場合に比べて充電時間が長くなる。図８は、低階調での理想的なガンマ特性と、ＭＩＭ容量を有機ＥＬ素子ＥＬに並列に接続した場合のガンマ特性とを示す説明図である。低輝度になると有機ＥＬ素子ＥＬの充電期間が長くなり、ＭＩＭ容量を接続すると、ＭＩＭ容量へも電流が流れることにより、さらに充電期間が長くなる。この状態でデューティ比を下げていくと、所望の輝度まで発光する前に映像が切り替わってしまう。つまり図８に示したように、低階調で輝度が小さくなる方向にガンマ形状が変化する。
【００４２】
図９及び図１０は、時間と、有機ＥＬ素子ＥＬの輝度との関係を示す説明図である。図９、１０に示したグラフのそれぞれに対して、積分したものが有機ＥＬ素子ＥＬの輝度となる。従って、図９は、デューティ比が１００％の場合の時間と輝度との関係を示し、図１０は、デューティ比が５０％の場合の時間と輝度との関係を示している。このようにデューティ比を半分にすると、ＭＩＭ容量による充電期間が長いほど、輝度は半分以下となる。すなわち、デューティ比の変化と輝度の変化とのズレが顕著になる。ＭＩＭ容量を有機ＥＬ素子ＥＬに並列に接続した場合、デューティ比を変えた際の輝度調整が必要になる。
【００４３】
そこで本実施形態では、有機ＥＬ素子に並列に接続する容量を、ＭＩＭ容量ではなくＭＯＳ容量とする。ＭＯＳ容量は、ゲート端子に印加される電圧に依存して容量値が変化する。この特性を利用することで、黒浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能となる。
【００４４】
また本実施形態では、有機ＥＬ素子に並列に接続する容量をＭＯＳ容量とすることで、ＭＩＭの配線が不要となる。ＭＯＳトランジスタの微細化が進むと、有機ＥＬ素子に並列に接続する容量をＭＯＳ容量とすることは、回路面積の減少に大きく寄与することができる。
【００４５】
図１１、１２は、本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。図１１は、駆動トランジスタＴ２としてＰチャネルのトランジスタを用いて、駆動トランジスタＴ２のドレインと、有機ＥＬ素子ＥＬのアノードとが接続されているものである。図１２は、駆動トランジスタＴ１としてＮチャネルのトランジスタを用いて、駆動トランジスタＴ１のソースと、有機ＥＬ素子ＥＬのアノードとが接続されているものである。すなわち、ＭＯＳ容量Ｔ３はアノードとカソードとが同電位となっている。
【００４６】
そして図１１、１２に示したように、本開示の実施の形態に係る画素回路では、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３が接続されている。ＭＯＳ容量Ｔ３には、Ｎチャネルのトランジスタが用いられる。ＭＯＳ容量Ｔ３のゲートが有機ＥＬ素子ＥＬのアノードに接続され、ＭＯＳ容量Ｔ３のソース及びドレインが有機ＥＬ素子ＥＬのカソードに接続されている。上述したようにＭＯＳ容量は、ゲート端子に印加される電圧に依存して容量値が変化する。
【００４７】
このように有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続することで、有機ＥＬ素子ＥＬの発光時と非発光時とでＭＯＳ容量Ｔ３の容量値の変化を付けることが出来る。
【００４８】
図１３は、本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。図１３は、駆動トランジスタＴ２としてＰチャネルのトランジスタを用いて、駆動トランジスタＴ２のドレインと、有機ＥＬ素子ＥＬのアノードとが接続されているものである。
【００４９】
そして図１３に示したように、本開示の実施の形態に係る画素回路では、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ４が接続されている。ＭＯＳ容量Ｔ４には、Ｐチャネルのトランジスタが用いられる。ＭＯＳ容量Ｔ４はアノードとカソードとが同電位となっている。
【００５０】
図１４は、ＭＯＳ容量の特性を示す説明図である。図１４は、横軸にＭＯＳ容量Ｔ４のゲートソース間電位Ｖｇｓを、縦軸にＭＯＳ容量Ｔ４の容量値を表したグラフである。図１４に示したように、ＭＯＳ容量Ｔ４の容量値はゲートソース間電位Ｖｇｓが低い場合、すなわち、有機ＥＬ素子ＥＬが発光している状態では少なく、ゲートソース間電位Ｖｇｓが高い場合、すなわち、有機ＥＬ素子ＥＬが発光していない状態では大きい。従って、有機ＥＬ素子ＥＬの発光時にはＭＯＳ容量Ｔ４の容量値は少ないので、ＭＯＳ容量Ｔ４の充電期間が短く済む。従って有機ＥＬ素子ＥＬと並列にＭＯＳ容量を接続することで、低階調時におけるガンマ特性の変化を抑えることができる。
【００５１】
このＭＯＳ容量の特性は、製造プロセスによって微調整が可能であり、ＭＯＳ容量の容量値を制御できるのがＭＩＭ容量とは異なる。また、有機ＥＬ素子ＥＬに並列にＭＯＳ容量を接続することで、有機ＥＬ素子ＥＬの特性が時間の経過と共に変化しても、有機ＥＬ素子ＥＬが所望の輝度に達するまでの時間のばらつきを抑えることが可能となる。
【００５２】
図１５は、本開示の実施の形態に係る画素回路を示す説明図である。図１５に示したのは、図４に示した画素回路に、ＭＯＳ容量Ｔ４を有機ＥＬ素子ＥＬに並列に追加した画素回路である。このように、図４に示した画素回路において、ＭＯＳ容量Ｔ４を有機ＥＬ素子ＥＬに並列に追加することで、黒浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能となる。
【００５３】
図１６は、図４及び図１５に示した画素回路のレイアウトを模式的に示す説明図である。左側は図４に示した画素回路のレイアウトであり、右側は図１５に示した画素回路、すなわち、図４に示した画素回路にＭＯＳ容量Ｔ４を追加した画素回路のレイアウトである。図１６には、トランジスタＴ１１（ＤＳトランジスタ）、トランジスタＴ１２（Ｄｒｖトランジスタ）、トランジスタＴ１３（ＷＳトランジスタ）、トランジスタＴ１４（ＡＺトランジスタ）のレイアウト例が示されている。
【００５４】
ＭＯＳ容量としてＰＭＯＳのトランジスタを用いた場合、他のトランジスタと同じ工程で作製可能である。従って、図４に示した画素回路にＭＯＳ容量Ｔ４を追加する際に、レイヤーを追加する必要がなく、各トランジスタと同階層にレイアウトすることが可能とある。また、図４に示した画素回路にＭＯＳ容量Ｔ４を追加する際に、レイアウトの一部を使用して実現可能であるため、レイアウトを大きく変更せずにＭＯＳ容量Ｔ４を追加することが可能となる。
【００５５】
別の例を示す。図１７は、本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。図１７は、駆動トランジスタＴ１としてＮチャネルのトランジスタを用いて、駆動トランジスタＴ１のソースと、有機ＥＬ素子ＥＬのアノードとが接続されているものである。
【００５６】
そして図１７に示したように、本開示の実施の形態に係る画素回路では、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ４が接続されている。ＭＯＳ容量Ｔ４には、Ｐチャネルのトランジスタが用いられる。このようにＭＯＳ容量Ｔ４を有機ＥＬ素子ＥＬと並列に接続することによっても、黒浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能となる。
【００５７】
別の例を示す。図１８は、本開示の実施の形態に係る画素回路の回路構成を簡略化して示す説明図である。図１８に示したのは、低周波で駆動させた場合の画素回路の構成例である。低周波ではゲート・ソース間電圧が負、つまり非発光時にＰＭＯＳトランジスタの容量が大きくなる。図１９は、低周波で駆動させた場合のＭＯＳ容量Ｔ５の特性をグラフで示す説明図である。低周波で駆動させた場合、図１９に示すように非発光時にＰＭＯＳトランジスタの容量が大きくなる。この場合、ＭＯＳ容量Ｔ５のゲート電極を有機ＥＬ素子ＥＬのアノードとドレイン電極に、ソース電極をグランド、有機ＥＬ素子ＥＬのカソード、または別電源に接続してもよい。
【００５８】
別の例を示す。図２０は本開示の実施の形態に係る画素回路の回路構成を示す説明図である。図２０に示したのは、２つのトランジスタＴ２１、Ｔ２２と、２つのキャパシタＣｃｓ、Ｃｓｕｂからなる画素回路において、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続した画素回路の構成例である。このような画素回路においても、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続することで、浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能となる。
【００５９】
別の例を示す。図２１は本開示の実施の形態に係る画素回路の回路構成を示す説明図である。図２１に示したのは、４つのトランジスタＴ１１〜Ｔ１４と、２つのキャパシタＣ１、Ｃ２からなる画素回路において、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続した画素回路の構成例である。このような画素回路においても、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続することで、浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能となる。
【００６０】
別の例を示す。図２２は本開示の実施の形態に係る画素回路の回路構成を示す説明図である。図２２に示したのは、６つのトランジスタＴ２１〜Ｔ２６と、２つのキャパシタＣｓ、Ｃａからなる画素回路において、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続した画素回路の構成例である。このような画素回路においても、有機ＥＬ素子ＥＬと並列にＭＯＳ容量Ｔ３を接続することで、浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能となる。
【００６１】
図２３は、Ｎチャネルのトランジスタを用いたＭＯＳ容量の特性を示す説明図である。Ｎチャネルのトランジスタを用いたＭＯＳ容量の容量値は、有機ＥＬ素子ＥＬが発光していない場合、すなわち有機ＥＬ素子ＥＬのアノードの電位が低い場合に大きく、有機ＥＬ素子ＥＬが発光している場合、すなわち有機ＥＬ素子ＥＬのアノードの電位が高い場合に小さくなる。従って、有機ＥＬ素子ＥＬの発光時にＭＯＳ容量Ｔ３の充電期間が短く済み、有機ＥＬ素子ＥＬと並列にＭＯＳ容量を接続することで、低階調時におけるガンマ特性の変化を抑えることができる。
【００６２】
＜２．まとめ＞
以上説明したように本開示の実施の形態によれば、有機ＥＬ素子ＥＬと並列にＭＯＳ容量を接続することで、黒浮き現象の発生を抑えつつ、デューティ比の変化と輝度の変化とのズレを抑えて、低階調でのガンマ特性の変化を抑えることが可能な画素回路、当該画素回路を用いた表示装置、及び当該表示装置を備えた電子機器が提供される。
【００６３】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【００６４】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【００６５】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
電流量に応じた輝度で発光する発光素子と、
前記発光素子と並列に設けられるＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタからなるＭＯＳ容量と、
を備え、
前記ＭＯＳ容量は、ソース電位及びドレイン電位が同電位である、画素回路。
（２）
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタをさらに備え、
前記ＭＯＳ容量のゲート端子が、前記リセットトランジスタのソースおよび前記発光素子のアノードと接続される、前記（１）に記載の画素回路。
（３）
前記ＭＯＳ容量は、ソース電位及びドレイン電位と、前記発光素子のカソード電位とが同電位である、前記（２）に記載の画素回路。
（４）
前記発光素子のアノードにソースが接続される駆動トランジスタと、
前記駆動トランジスタのゲートにソースが接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
をさらに備える、前記（１）〜（３）のいずれかに記載の画素回路。
（５）
前記駆動トランジスタは、ＰチャネルのＭＯＳトランジスタである、前記（４）に記載の画素回路。
（６）
前記（１）〜（５）のいずれかに記載の画素回路が配置される画素アレイ部と、
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
（７）
前記（６）に記載の表示装置を備える、電子機器。
【符号の説明】
【００６６】
Ｃ        ：ＭＩＭ容量
Ｃ１      ：キャパシタ
Ｃ２      ：キャパシタ
Ｃａ      ：キャパシタ
Ｃｃｓ    ：キャパシタ
Ｃｓ      ：キャパシタ
Ｃｓｕｂ  ：キャパシタ
ＥＬ      ：有機ＥＬ素子
Ｔ１      ：駆動トランジスタ
Ｔ２      ：駆動トランジスタ
Ｔ１１    ：トランジスタ
Ｔ１２    ：トランジスタ
Ｔ１３    ：トランジスタ
Ｔ１４    ：トランジスタ
Ｔ２１    ：トランジスタ
Ｔ２２    ：トランジスタ
Ｔ２３    ：トランジスタ
Ｔ２４    ：トランジスタ
Ｔ２５    ：トランジスタ
Ｔ２６    ：トランジスタ
Ｔ３      ：ＭＯＳ容量
Ｔ４      ：ＭＯＳ容量
Ｔ５      ：ＭＯＳ容量
【図１Ａ】
2019095566.tif 000003
【図１Ｂ】
2019095566.tif 000004
【図２】
2019095566.tif 000005
【図３】
2019095566.tif 000006
【図４】
2019095566.tif 000007
【図５】
2019095566.tif 000008
【図６】
2019095566.tif 000009
【図７】
2019095566.tif 000010
【図８】
2019095566.tif 000011
【図９】
2019095566.tif 000012
【図１０】
2019095566.tif 000013
【図１１】
2019095566.tif 000014
【図１２】
2019095566.tif 000015
【図１３】
2019095566.tif 000016
【図１４】
2019095566.tif 000017
【図１５】
2019095566.tif 000018
【図１６】
2019095566.tif 000019
【図１７】
2019095566.tif 000020
【図１８】
2019095566.tif 000021
【図１９】
2019095566.tif 000022
【図２０】
2019095566.tif 000023
【図２１】
2019095566.tif 000024
【図２２】
2019095566.tif 000025
【図２３】
2019095566.tif 000026