(57)【要約】【目的】ＤＭＡ転送中の割込み要求信号をＣＰＵが全て調停すると、ＣＰＵの処理負荷が高くなってしまう。そこで、ＤＭＡ転送中の割込み要求信号の処理にかかるＣＰＵの負荷を低減する。【構成】所定の周期で動作するデバイス（ＡＳＩＣ２０９）に前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送手段（ＦＰＧＡ２０５）と、前記ＤＭＡ転送手段および前記デバイスを制御する制御手段（ＣＰＵ２０１）と、を有し、前記デバイスは、割込み要因が発生した場合に割込み要求信号（ＩＲＱ）を前記ＤＭＡ転送手段に通知し、前記ＤＭＡ転送手段は、前記所定の周期に基づいて設定した割込み要求信号の受付期間に前記デバイスから受信した割込み要求信号（ＩＲＱ）を前記制御手段に通知し、前記受付期間外に前記デバイスから受信した割込み要求信号（ＩＲＱ）を前記制御手段に通知しないように割込み要求信号（ＩＲＱ）の判定を行う。【選択図】        図２
2019095970.tif 000002
【特許請求の範囲】
【請求項１】
所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送手段と、
前記ＤＭＡ転送手段および前記デバイスを制御する制御手段と、を有し、
前記デバイスは、割込み要因が発生した場合に割込み要求信号を前記ＤＭＡ転送手段に通知し、
前記ＤＭＡ転送手段は、前記デバイスから受信した割込み要求信号を前記制御手段に通知するか否かを判定することを特徴とするＤＭＡ転送装置。
【請求項２】
前記ＤＭＡ転送手段は、前記所定の周期に基づいて割込み要求の受付期間を設定し、前記割込み要求の受付期間内に受信した前記デバイスからの割込み要求信号を前記制御手段に通知し、前記割込み要求の受付期間以外に受信した前記デバイスからの割込み要求信号を前記制御手段に通知しないことを特徴とする請求項１に記載のＤＭＡ転送装置。
【請求項３】
前記デバイスは、画像を記録媒体に記録するための記録ヘッドを制御するＡＳＩＣであることを特徴とする請求項１または２に記載のＤＭＡ転送装置。
【請求項４】
前記制御手段は、前記ＤＭＡ転送手段から受信した割込み要求信号が前記記録ヘッドの画像記録動作の停止に係る要求である場合に、前記ＤＭＡ転送手段によるデータ転送を停止させることを特徴とする請求項３に記載のＤＭＡ転送装置。
【請求項５】
前記ＤＭＡ転送手段は、前記ＡＳＩＣに圧縮した画像データをＤＭＡ転送することを特徴とする請求項３または４に記載のＤＭＡ転送装置。
【請求項６】
所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送方法であり、
前記デバイスから受信した割込み要求信号を、前記デバイスの動作と前記ＤＭＡ転送とを制御する制御部に通知するか否かを判定することを特徴とするＤＭＡ転送方法。
【請求項７】
所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送手段と、
前記ＤＭＡ転送手段および前記デバイスを制御する制御手段と、を有し、
前記デバイスは、割込み要因が発生した場合に割込み要求信号を前記ＤＭＡ転送手段に通知し、
前記ＤＭＡ転送手段は、前記所定の周期に基づいて設定した割込み要求信号の受付期間に前記デバイスから受信した割込み要求信号を前記制御手段に通知し、前記受付期間外に前記デバイスから受信した割込み要求信号を前記制御手段に通知しないことを特徴とするＤＭＡ転送装置。
【請求項８】
前記デバイスは、画像を記録媒体に記録するための記録ヘッドを制御するＡＳＩＣであることを特徴とする請求項７に記載のＤＭＡ転送装置。
【請求項９】
前記制御手段は、前記ＤＭＡ転送手段から受信した割込み要求信号が前記記録ヘッドの画像記録動作の停止に係る要求である場合に、前記ＤＭＡ転送手段によるデータ転送を停止させることを特徴とする請求項８に記載のＤＭＡ転送装置。
【請求項１０】
前記ＤＭＡ転送手段は、前記ＡＳＩＣに圧縮した画像データをＤＭＡ転送することを特徴とする請求項８または９に記載のＤＭＡ転送装置。
【請求項１１】
所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送方法であり、
前記所定の周期に基づいて設定した割込み要求信号の受付期間に前記デバイスから受信した割込み要求信号を、前記デバイスの動作と前記ＤＭＡ転送とを制御する制御部に通知し、前記受付期間外に前記デバイスから受信した割込み要求信号を、前記制御部に通知しないことを特徴とするＤＭＡ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データをＤＭＡ転送するＤＭＡ転送装置における割込み要求信号の処理に関するものである。
【背景技術】
【０００２】
現在一般的にデータ処理回路に入力されたデータを高速に転送するための方法として、ＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）転送という方式が知られている。
ＤＭＡ転送方式とは、バス幅の狭いＲＯＭバス等において、大量のデータをＣＰＵを介さずに高速で転送する方式であり、このための専用回路は一般的にＤｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ（ＤＭＡＣ）と呼ばれている。ＤＭＡ転送方式では、ＣＰＵによるＲｅａｄ／Ｗｒｉｔｅ等のプログラム命令によらず、メモリとメモリ若しくはメモリと周辺デバイス（例えばＡＳＩＣ等）との間で直接データの転送を行うことが可能となる。このときＣＰＵはＤＭＡＣに対し一度データ転送の内容を設定（例えばメモリからＤＭＡ転送する場合、データ転送の開始アドレスや終了アドレス等の設定）するだけで、そのあとはＣＰＵを介さずにＤＭＡＣがデータの転送を実行してくれるというものである。そのため、ＣＰＵの負荷を低減させることができ、ＣＰＵを他の処理に使用することができる。
【０００３】
ＤＭＡ転送方式を使用する回路の例としては、例えばプリンタや複写機における画像処理回路が考えられる。
【０００４】
一般的にＤＭＡ転送方式には、サイクルスチールモードと呼ばれる転送モードと、バーストモードと呼ばれる転送モードが存在する。サイクルスチールモードとは、ＣＰＵがバスにアクセスしていない間を利用してＤＭＡＣがバスにアクセスしＤＭＡ転送を行う方法である。
【０００５】
サイクルスチールモードにおいては、ＤＭＡＣは１回の転送単位（バイト、ワード等）のＤＭＡ転送を実行した後、バス使用権を毎回ＣＰＵに返還する。ＣＰＵはその後、ＤＭＡＣからの転送要求（バス使用要求）があれば再びＤＭＡＣにバス使用を許可し、１回のＤＭＡ転送を実行させるというものであり、このサイクルをＤＭＡ転送が完了するまで繰り返し実行される。
【０００６】
一方、バーストモードによるＤＭＡ転送方式では、ＤＭＡＣはバスの使用権を一度取得すると占有した状態でメモリからデータを一気に転送する。このときＤＭＡＣは一度バス使用許可が下りると、ＤＭＡ転送が完了するまでバス使用権をＣＰＵに解放しない。データのＤＭＡ転送効率を上げ、ＣＰＵの負荷を低減させるためには、バーストモードによるＤＭＡ転送を行うことが好ましい。しかしながら、ＤＭＡＣがバスを占有してしまうと、ＣＰＵによるバスアクセスが不可能になるため、データ転送を途中で止めることができず、割込み処理が遅れることになる。
【０００７】
このような状態を避けるために、一般的にはデータ転送を止める場合、ＣＰＵが割込み要求信号を受信すると、ＤＭＡＣに対しバス使用要求を出力する。ＤＭＡＣは、ＣＰＵからのバス使用要求を受信すると、ＤＭＡ転送を中断し、バスをＣＰＵに解放する仕組みをとっている。このとき、ＣＰＵは割込み要求信号の種類を判定し、ＤＭＡ転送を停止する必要がある割込み要求信号の場合だけＤＭＡＣに対しＤＭＡ転送の停止を命令する必要がある。特許文献１に記載されている技術では、ＣＰＵが割込み要求を受け付けると、あらかじめ決められた割込み要求の優先度とＤＭＡ転送の優先度を比較し（いわゆる調停を行い）、割込み要求が優先であると判断した場合にのみ、データ転送元であるＤＭＡＣにＤＭＡ転送を中断させ、割込み処理を先に実行するようにしている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平５−１５１１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ＣＰＵに対する割込み信号は、受信するタイミングや回数が様々であるため、割込み要求信号を受信するたびに要求の種類を判定するとＣＰＵの負荷が増大し、処理効率を落とす可能性がある。
【００１０】
本発明は、このような従来の技術に存在する課題に鑑みてなされたものであり、ＤＭＡ転送中の割込み要求信号の処理にかかるＣＰＵの負荷を低減することが可能となるＤＭＡ転送装置及びＤＭＡ転送方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係るＤＭＡ転送装置は、所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送手段と、前記ＤＭＡ転送手段および前記デバイスを制御する制御手段と、を有し、前記デバイスは、割込み要因が発生した場合に割込み要求信号を前記ＤＭＡ転送手段に通知し、前記ＤＭＡ転送手段は、前記デバイスから受信した割込み要求信号を前記制御手段に通知するか否かを判定することを特徴とするＤＭＡ転送装置である。
【００１２】
また、本発明に係るＤＭＡ転送方法は、所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送方法であり、前記デバイスから受信した割込み要求信号を、前記デバイスの動作と前記ＤＭＡ転送とを制御する制御部に通知するか否かを判定することを特徴とするＤＭＡ転送方法である。
【００１３】
また、本発明に係るＤＭＡ転送装置は、所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送手段と、前記ＤＭＡ転送手段および前記デバイスを制御する制御手段と、を有し、前記デバイスは、割込み要因が発生した場合に割込み要求信号を前記ＤＭＡ転送手段に通知し、前記ＤＭＡ転送手段は、前記所定の周期に基づいて設定した割込み要求信号の受付期間に前記デバイスから受信した割込み要求信号を前記制御手段に通知し、前記受付期間外に前記デバイスから受信した割込み要求信号を前記制御手段に通知しないことを特徴とするＤＭＡ転送装置である。
【００１４】
また、本発明に係るＤＭＡ転送方法は、所定の周期で動作するデバイスに前記動作を行うためのデータをＤＭＡ転送するＤＭＡ転送方法であり、前記所定の周期に基づいて設定した割込み要求信号の受付期間に前記デバイスから受信した割込み要求信号を、前記デバイスの動作と前記ＤＭＡ転送とを制御する制御部に通知し、前記受付期間外に前記デバイスから受信した割込み要求信号を、前記制御部に通知しないことを特徴とするＤＭＡ転送方法である。
【発明の効果】
【００１５】
本発明によれば、ＤＭＡ転送中の割込み要求信号の処理にかかるＣＰＵの負荷を低減させることが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明におけるインクジェットプリンタの主要部を示す外観断面図である。
【図２】本発明におけるＤＭＡ転送装置の制御構成を示したブロック図である。
【図３】本発明におけるＤＭＡ転送中の割込み要求信号の処理を示したフローチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の実施形態を詳細に説明する。
図１は、本実施形態におけるインクジェットプリンタの主要部を示す外観断面図である。本実施形態では、ＤＭＡ転送装置の例として、ロール状の記録媒体に画像情報を記録するインクジェットプリンタの動作を制御するコントローラを用いて説明する。
【００１８】
プリンタ１００はプリンタ本体１０１と、プリンタ本体１０１に記録媒体を給送する給送ユニット１０５で構成される。記録媒体Ｐに記録する記録データは、ホストコンピュータ（以下、ホストＰＣともいう）７００からプリントケーブル７０１を介してプリンタ本体１０１に送信される。プリンタ本体１０１は、各種設定を行ったり、プリンタ１００の状態を操作者に通知するための操作パネル１０３を備えている。
【００１９】
プリンタ本体１０１は、記録媒体Ｐの幅全体に亘って複数の吐出口を配列した４色の記録ヘッド１０を備えており、記録媒体Ｐに対してフルカラーで画像を記録することができる。記録ヘッド１０の下には、上から順番に記録ヘッド１０の吐出口を保護するキャップユニット１１、記録媒体Ｐを搬送する搬送ユニット２０、記録ヘッド１０にインクを供給する４色のインクタンク３０、キャップユニット１１に回収されたインクを貯留する回収タンク４０を備えている。
【００２０】
給送ユニット１０５にセットされた記録媒体Ｐは、不図示の給送モータによる駆動力により給送ローラを駆動することでプリンタ本体１０１に（矢印Ａ方向）給送される。
【００２１】
プリンタ本体１０１に給送された記録媒体Ｐは入口センサ２２で検出され、不図示の搬送モータの駆動力により回転駆動された搬送ベルト２１により記録ヘッド１０の位置に搬送される。搬送ベルト２１には吸着孔が設けられており、搬送ベルト２１の下に設けられた不図示の吸着ファンに吸気されることで記録媒体Ｐが搬送ベルト２１上に吸着される。
【００２２】
また、搬送ベルト２１の回転に同期して回転する不図示のエンコーダにより、記録媒体Ｐの搬送位置が制御される。
【００２３】
記録ヘッド１０による記録が行われた記録媒体Ｐは、出口センサ２３で検出され、記録ページの後端がカッターユニット５０の切断位置に到達した時点で搬送を停止する。そして、カッターにより記録ページの後端部が切断された後、排出される。
【００２４】
１０８はプリンタ１００全体を制御するコントローラ（ＤＭＡ転送装置）である。コントローラ１０８にはＣＰＵとＡＳＩＣとＦＰＧＡが配置されており、ＦＰＧＡで画像データを記録ヘッド１０の画像形成単位に分割したあとデータ圧縮し、記録ヘッド１０の動作タイミングに合わせてＡＳＩＣにＤＭＡ転送する。ＡＳＩＣは受信した画像データを解凍し、記録ヘッド１０に送信し、記録を行わせる。
図２は、本発明におけるインクジェットプリンタに搭載されたＤＭＡ転送装置の制御構成を示したブロック図である。ＤＭＡ転送装置は、データを送信するＦＰＧＡ２０５（ＤＭＡ転送手段）、データを受信するＡＳＩＣ２０９（デバイス）、ＦＰＧＡ−ＡＳＩＣ間のデータ転送路であるＲＯＭバス２０２、およびＣＰＵ２０１（制御手段）で構成される。ＦＰＧＡ２０５、ＡＳＩＣ２０９、ＣＰＵ２０１にはそれぞれＲＡＭ２０４、２０６、２１１が接続されており、一時的なデータ記憶エリアとして使用される。
【００２５】
プリンタ１００のコントローラ１０８に搭載されたＤＭＡ転送装置は、ホストＰＣ７００から送られてきた画像データをＦＰＧＡ２０５で受信し、ＲＯＭバス２０２を介して記録ヘッド１０に記録用データを出力するための画像処理を行うＡＳＩＣ２０９にＤＭＡ転送する。
【００２６】
ＲＯＭ２０３は、ＤＭＡ転送装置を制御するための各種プログラムやデータが書き込まれた読み取り専用の記憶素子である。ＣＰＵ２０１の処理は、このＲＯＭ２０３に記憶された処理プログラムを実行することで行われる。
【００２７】
ＦＰＧＡ２０５はＵＳＢやＥｔｈｅｒｎｅｔ等の外部インターフェイスを介してホストＰＣ７００と接続されており、ＣＰＵ２０１から受信した制御コマンド群を格納するＳＲＡＭ２０７と接続されている。ＤＭＡＣ２０８は、ＳＲＡＭ２０７に格納された制御コマンド群とコマンド実行タイミングに従いＲＡＭ２０６に格納された画像データのＤＭＡ転送を実行する。
【００２８】
ＡＳＩＣ２０９はＣＰＵ２０１及びＦＰＧＡ２０５とＲＯＭバス２０２で接続されており、ＤＭＡＣ２０８から送信される圧縮された画像データを受信し、内部の画像処理ブロック２１０により解凍し、ＲＡＭ２１１にデータを一時格納する。その後、印刷データ生成ブロック２１２にて、画像の伸縮、間引き、不吐補完等の処理を行い、１ライン毎の印刷データを生成し、記録ヘッド２１３に転送する。
【００２９】
その他、ＡＳＩＣ２０９内部には各種アクチュエータ制御ブロック２１４を備えており、あらかじめＣＰＵ２０１によってＳＲＡＭ２１５に格納されたパルステーブルを読み出し、外部のモータドライバを使用して搬送モータ等の各種アクチュエータの駆動制御を行う。
【００３０】
また、ＡＳＩＣ２０９は各種アナログ／デジタルのセンサ制御ブロック２１６を備えており、外部のセンサとセンサ信号検出回路を介して、インクタンクや用紙の状態、アクチュエータの動作等プリンタの各種状態を監視している。ＡＳＩＣ２０９内の各制御ブロックにおいて異常を検知した場合、割込み要求が割込みコントローラ２２０に通知される。割込みコントローラ２２０は各制御ブロックからの割込み要求を受けてＦＰＧＡ２０５のコントローラレジスタ２２３に対し割込み要求信号（ＩＲＱ）を出力する。
前述の通りＣＰＵ２０１、ＦＰＧＡ２０５、ＡＳＩＣ２０９は共通のＲＯＭバス２０２に接続されており、ＲＯＭバス２０２の使用権の調停を行うバスアービタ２１７がＣＰＵ２０１内部に備わっている。ＣＰＵ２０１とＦＰＧＡ２０５はこのバスアービタ２１７の調停に従ってＲＯＭバス２０２の使用権を取得することができる。
【００３１】
一般的には、割込み要求信号（ＩＲＱ）は、バスアービタ２１７に出力され、ＣＰＵ２０１内でＲＯＭバス２０２の使用権の調停が行われる。しかし、それだとＣＰＵ２０１の処理負荷が上がってしまうため、本発明では、コントローラレジスタ２２３が割込み要求信号（ＩＲＱ）を受信し、その受信タイミングに基づいてバスアービタ２１７に割込み要求信号（ＩＲＱ）を出力するかどうかを判定する。ＣＰＵ２０１には、全ての割込み要求信号（ＩＲＱ）は出力されず、コントローラレジスタ２２３が出力すると判定した割込み要求信号（ＩＲＱ）だけが出力されるため、ＣＰＵ２０１による調停の処理負荷を低減させることができる。
【００３２】
具体的には、シリアルタイプのインクジェットプリンタの場合、１走査ごとに記録ヘッド１０の往復動作を行うため、その往復周期で画像データの出力終了信号や、記録ヘッド１０の駆動終了信号が割込み要求信号（ＩＲＱ）として出力される。これらの信号は画像データの転送が正常に行われている間は無視することが可能なため、コントローラレジスタ２２３は画像データの転送周期に基づいて割込み要求信号（ＩＲＱ）の受付期間を設定し、この受付期間以外に受信した割込み要求信号（ＩＲＱ）はバスアービタ２１７に出力しないと判定する。
【００３３】
記録ヘッド１０の駆動に異常があると、画像データの転送周期と異なるタイミングで割込み要求信号（ＩＲＱ）が発行される。このときの割込み要求信号（ＩＲＱ）は、画像データの転送周期と異なるため、コントローラレジスタ２２３が設定した受付期間に受信される。そのため受付期間に受信された割込み要求信号（ＩＲＱ）を、コントローラレジスタ２２３はバスアービタ２１７に出力すると判定する。
【００３４】
画像データの転送周期はＳＲＡＭ２０７に記憶されている。コントローラレジスタ２２３は、画像データの転送周期をＳＲＡＭ２０７から読み出して、割込み要求信号（ＩＲＱ）の受付期間を設定する。
【００３５】
具体的には、画像データのＤＭＡ転送を開始した後、転送した画像データの記録終了時の前までの期間を受付期間に設定し、画像データの記録終了時に発行される割込み要求信号（ＩＲＱ）が受付期間外になるように設定する。
図３は、本発明におけるインクジェットプリンタに搭載されたＤＭＡ転送装置の処理フローを示した図である。
【００３６】
ホストＰＣ７００から画像データを受信すると、ＦＰＧＡ２０５が、ＣＰＵ２０１に対してバス使用権を要求する（Ｓ１０１）。
【００３７】
ＣＰＵに内蔵されるバスアービタ２１７は、使用権の調停を行い、ＦＰＧＡ２０５に対してバス使用を許可する（Ｓ１０２）。
【００３８】
バス使用権を取得したＦＰＧＡ２０５は、ＡＳＩＣ２０９に画像データをＤＭＡ転送する（Ｓ１０３）。この時ＦＰＧＡ２０５は、データ転送の周期に基づいて、割込み要求信号（ＩＲＱ）の受付期間を設定する。データ転送を開始すると、データ転送の周期と同じ周期で、画像データの出力終了や記録ヘッドの駆動終了を示す割込み要求信号（ＩＲＱ）がＦＰＧＡ２０５に通知されるが、それらは無視することが可能なため、ＦＰＧＡ２０５はデータ転送の応答としての割込み要求信号（ＩＲＱ）を受信する期間以外を割込み要求信号（ＩＲＱ）の受付期間に設定する。そして、割込み要求信号（ＩＲＱ）の受付期間以外の割込み要求信号（ＩＲＱ）のみをＣＰＵに通知する。
【００３９】
よって、この後、記録ヘッド１０の動作に異常が発生しなければ、全ての画像データの転送が終わるまで、ＣＰＵ２０１はデータ転送に関与せず、ＦＰＧＡ２０５とＡＳＩＣ２０９の間でデータ転送が行われる。
【００４０】
記録ヘッドの１走査目の画像出力が終了すると、ＡＳＩＣ２０９の割込みコントローラ２２０からデータ出力終了を通知する割込み要求信号（ＩＲＱ）と記録ヘッドの駆動終了を通知する割込み要求信号（ＩＲＱ）がＦＰＧＡ２０５のコントローラレジスタ２２３に通知される（Ｓ１０４、Ｓ１０５）。この時、Ｓ１０４、Ｓ１０５の割込み要求信号（ＩＲＱ）は、ＤＭＡ転送開始時に設定した受付期間以外の割込み要求信号（ＩＲＱ）であるため、ＣＰＵ２０１には通知しない。
【００４１】
そして、ＦＰＧＡ２０５はデータ出力終了を通知する割込み要求信号（ＩＲＱ）を受けて、次の画像データをＤＭＡ転送する（Ｓ１０６）。
【００４２】
以降同様に、データ転送の周期でＡＳＩＣ２０９の割込みコントローラ２２０から割込み要求信号（ＩＲＱ）がＦＰＧＡ２０５のコントローラレジスタ２２３に通知される（Ｓ１０７〜Ｓ１１２）。
【００４３】
Ｓ１１２でＦＰＧＡ２０５から画像データがＤＭＡ転送された後、用紙が詰まるジャムが発生するなどの異常をＡＳＩＣ２０９のセンサ制御部２１６が検出した場合、割込みコントローラ２２０はコントローラレジスタ２２３に対して、ジャム発生の割込み要求信号（ＩＲＱ）を発行する（Ｓ１１３）。この時の割込み要求信号（ＩＲＱ）は、設定した割込み要求信号（ＩＲＱ）の受付期間に発生しているため、ＦＰＧＡ２０５は、割込み要求信号（ＩＲＱ）をＣＰＵに通知する（Ｓ１１４）。
【００４４】
そして、ＣＰＵ２０１に内蔵されるバスアービタ２１７は、ＦＰＧＡ２０５に対するバス使用許可後初めてバス使用権の調停を行う。そして、ジャム発生のための割込み要求信号（ＩＲＱ）だった場合は、プリント動作を止める必要があるため、ＣＰＵ２０１はＦＰＧＡ２０５に与えていたバス使用権を解放し、ＦＰＧＡ２０５のＤＭＡ転送を終了させる（Ｓ１１５）。
その他、割込み要求信号（ＩＲＱ）受付期間以外に用紙ジャム等の異常が発生する場合もある。その場合、その割込み要求信号（ＩＲＱ）は無視されるが、ジャムが解除されるまでＡＳＩＣ２０９が割込み要求信号（ＩＲＱ）の発行を繰り返すようにしておけば、ＦＰＧＡ２０５は次の割込み要求信号（ＩＲＱ）受付期間に通知された割込み要求信号（ＩＲＱ）をＣＰＵ２０１に通知することができるので、次に記録ヘッドを駆動させる前に記録を停止させることができる。
なお、本実施の形態では、ＤＭＡ転送装置の例として、インクジェットプリンタの動作を制御するコントローラの例を示したが、これに限らず、ＣＰＵがＤＭＡ転送中の割込み要求信号を調停する装置に適用することができる。
【符号の説明】
【００４５】
１００  インクジェットプリンタ（プリンタ）
１０１  プリンタ本体
１０３  操作パネル
１０５  給送装置
１０８  コントローラ（ＤＭＡ転送装置）
１０  記録ヘッド
５０    カッターユニット
Ｐ  記録媒体
７００  ホストコンピュータ
２０１  ＣＰＵ（制御手段）
２０２  ＲＯＭバス
２０３  ＲＯＭ
２０４、２０６、２１１  ＲＡＭ
２０５  ＦＰＧＡ（ＤＭＡ転送手段）
２０７、２１５  ＳＲＡＭ
２０８  ＤＭＡＣ
２０９  ＡＳＩＣ（デバイス）
２２０  割込みコントローラ
２２１  割込み要求信号（ＩＲＱ）
２２３  コントローラレジスタ
【図１】
2019095970.tif 000003
【図２】
2019095970.tif 000004
【図３】
2019095970.tif 000005