(57)【要約】【課題】熱エネルギーを効率良く排熱すること。【解決手段】複数の外形形状の異なる半導体チップを備える半導体装置であって、複数の半導体チップが垂直方向に重なりあう面へ第一の貫通ＴＳＶを設置し、複数の半導体チップが垂直方向に重ならない面へ第二の貫通ＴＳＶを設置し、第一の貫通ＴＳＶは、垂直方向に対向する位置の貫通ＴＳＶと接続用バンプを介して接続され、第二の貫通ＴＳＶは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする。【選択図】図１
2019075423.tif 000002
【特許請求の範囲】
【請求項１】
複数の外形形状の異なる半導体チップを備える半導体装置であって、
前記複数の半導体チップが垂直方向に重なりあう面へ第一の貫通ＴＳＶを設置し、
前記複数の半導体チップが垂直方向に重ならない面へ第二の貫通ＴＳＶを設置し、
前記第一の貫通ＴＳＶは、垂直方向に対向する位置の貫通ＴＳＶと接続用バンプを介して接続され、
前記第二の貫通ＴＳＶは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする半導体装置。
【請求項２】
前記外形寸法の異なる半導体チップを積層した状態の各層半導体チップシリコン部の垂直断面形状が略三角形となる構造をなすことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外形寸法の異なる半導体チップを積層した状態の各層半導体チップシリコン部の垂直断面形状が略菱形となる構造をなすことを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
製品機能の拡大に伴いＰｏＰをはじめとした積層型半導体チップセットが多くの製品に搭載されているが、半導体動作速度も上昇している為、積層構造半導体パッケージの内部に大量の熱エネルギーが蓄積する状況になっている。
【０００３】
このような積層構造半導体パッケージ熱こもりへ対処する為、特許文献１には、半導体チップの回路領域外の部分へ放熱用ＴＳＶを設置することが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１７９３７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
現在の積層型半導体チップセットは、製品機能充実に伴う回路拡大、処理データ量増量に伴う動作速度上昇、半導体製造プロセス微細化などの要因により、発熱量が非常に大きくなっている。半導体発熱量増大は半導体信号ジッターを悪化させるとともに、消費電力を増大させ、製品トータルの安定的な動作を阻害する為、積層型半導体チップセット単体として、更なる放熱効率改善が求められている。
【０００６】
従って、本発明の目的は、半導体装置において、多数の半導体チップを積層した構成において、高密度な回路動作によって発生する膨大な熱エネルギーを効率良く排熱できる放熱構造を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するために、本発明に係る半導体装置は、
複数の外形寸法の異なる半導体チップを備える積層型半導体装置であって、前記複数の半導体チップが垂直方向に重なりあう面へ第一の貫通ＴＳＶを設置し、前記複数の半導体チップが垂直方向に重ならない面へ第二の貫通ＴＳＶを設置し、前記第一の貫通ＴＳＶは、垂直方向に対向する位置の貫通ＴＳＶと接続用バンプを介して接続され、前記第二の貫通ＴＳＶは、垂直方向に対向する位置の高熱伝導率ヒートスプレッダ材と接続用バンプを介して接続される構造をなすことを特徴とする。
【発明の効果】
【０００８】
本発明に係る半導体装置によれば、効率良く放熱でき、消費電力抑制、安定動作などの効果をもたらす。
【図面の簡単な説明】
【０００９】
【図１】第１実施例に係る積層半導体ユニット垂直断面構成図
【図２】第１実施例に係る積層半導体ユニット積層構成概念図
【図３】ヒートスプレッダ平面図
【図４】第一層半導体チップ層平面図
【図５】第二層半導体チップ層平面図
【図６】第三層半導体チップ層平面図
【図７】インターポーザ基板平面図
【図８】放熱経路概略熱等価回路
【図９】第２実施例に係る積層半導体ユニット垂直断面構成図
【図１０】第四層半導体チップ層平面図
【図１１】第五層半導体チップ層平面図
【図１２】第２実施例に係る積層半導体ユニット積層構成概念図
【発明を実施するための形態】
【００１０】
以下、図面を参照しながら、本発明の実施の形態における半導体装置を詳細に説明する。
【００１１】
（実施例１）
図２は、積層半導体ユニットの積層構成を示す概念図である。
【００１２】
図２において、１０２はヒートスプレッダ層、１１１は第一層の半導体チップ層、１１２は第二層の半導体チップ層、１１３は第三層の半導体チップ層、１０１はインターポーザ基板を示す。
【００１３】
図１は、図２積層半導体ユニットを図２中表記のＡ−Ａ断面で切断した場合の積層半導体ユニット垂直断面構成図である。図３はヒートスプレッダの平面図、図４は第一層の半導体チップ層の平面図、図５は第二層の半導体チップ層の平面図、図６は第三層の半導体チップ層の平面図、図７はインターポーザ基板の平面図である。
【００１４】
図１、図２、図３、図４、図５、図６、図７において、１２１はヒートスプレッダ材で、高熱伝導率のＡｌなどで構成する。１３１は上下層間の熱伝導を行うバンプで、高熱伝導率かつ低電気抵抗率のＡｕなどで構成する。１３５は半導体チップのＴＳＶで、高熱伝導率かつ低電気抵抗率のＣｕなどで構成する。１４１は半導体チップのシリコン基板である。１４２は半導体チップの絶縁層で一般的に二酸化シリコンで構成される。１４３は半導体チップの放熱メタル層で、ＧＮＤ層と共用してもよい。１７１はインターポーザ基材で、シリコンあるいはガラスエポキシ樹脂などで構成する。１７２はランドで高熱伝導率かつ低電気抵抗率のＡｕなどで構成する。１７３はＢＧＡボールで鉛フリー半田などで構成する。図１、図２のように積層組立、一体化された積層半導体ユニットはマザー基板へ半田実装され、ある機能ブロックの半導体ユニットとして動作する。
【００１５】
また、図２、図３、図４、図５、図６、図７において、１６１はインターポーザ基板の組立基準点、１６４は第三層の半導体チップ層の組立基準点である。そして、１６５は第二層の半導体チップ層の組立基準点、１６６は第一層の半導体チップ層の組立基準点、１６７はヒートスプレッダ層の組立基準点である。
【００１６】
このように構成された半導体ユニットの上層半導体チップと下層半導体チップの接合方法は、対向バンプ同士を圧接し、接合する手法である。上層半導体チップと下層半導体チップがバンプ接合される事により、半導体チップ内部回路動作において発生する熱エネルギーは、放熱メタル層、ＴＳＶ、バンプ、ヒートスプレッダを介し、積層半導体ユニット周囲外気へ放出される。図８が、この放熱経路の概略の熱等価回路である。
【００１７】
図８において、Ｔｊはジャンクション温度、Ｔａは周囲外気温度を示す。そして、Ｒｊｇはジャンクションと放熱メタル層間の熱抵抗、Ｒｇｎｄは放熱メタル層の熱抵抗、ＲｔｓｖはＴＳＶの熱抵抗、Ｒｂｕｍｐはバンプの熱抵抗である。そして、Ｒｓｐｒｄはヒートスプレッダの熱抵抗、Ｒｓａはヒートスプレッダと周囲外気間の熱抵抗、Ｒｓｉｏは半導体チップ絶縁層の熱抵抗、Ｒｓｉは半導体チップシリコン基板の熱抵抗である。図８のように放熱経路が並列に存在する熱等価回路となる場合、並列系を構成する複数の直列系の中に極めて低い熱抵抗要素が含まれていると、放熱エネルギーの殆どがその並列系を通らず、他方の並列系へ集中して通過する。ここで半導体チップ絶縁層の熱抵抗Ｒｓｉｏは他の抵抗要素に比較し、二桁も抵抗値が高い為、並列する二つの放熱経路のうち、放熱エネルギーの殆どがＲｓｉｏが存在しない側の系を集中して通過する。従って、高い放熱性を維持する為に、半導体チップ絶縁層を貫通するＴＳＶを通過する放熱路の多数確保、つまりより多数のＴＳＶを配置する必要がある。
【００１８】
しかしながら、高密度化の著しい半導体チップにおいて、動作素子や配線がレイアウトされている有効回路領域内に多数の放熱用ＴＳＶを配置する事は極めて困難である。従って、本実施例の構成では、放熱用ＴＳＶの数を、図２、１５１で示す有効回路領域の外郭線の内側に少数とし、有効回路領域の外側に多数とする事により放熱路を確保している。つまり、並列して存在する放熱路中において主となる放熱路は、熱源ジャンクションから、放熱メタル層、ＴＳＶ、バンプ、ヒートスプレッダ、周囲外気という経路となる。すなわち、熱抵抗が高いＲｓｉｏが存在しない側の系の熱抵抗値がより低くなるため、半導体チップ絶縁層の構成を変えずに、効率の良い放熱ができる。
【００１９】
さらに本実施例の構成は、半導体チップ積層による熱こもり対策を追加して施す。つまり、複数積層された半導体チップの中で、周囲外気とその熱源ジャンクションとの熱抵抗の最も高くなる最下層半導体チップと周囲外気との間の熱抵抗を低減する対策を施す。
【００２０】
すなわち、最下層半導体チップ１１３の最外周ＴＳＶは、第二層半導体チップ１１２のＴＳＶとは接続せず、第二層半導体チップと同じ高さに配置されたヒートスプレッダ材１２１へバンプ１３１を介し、接続する。そして、第二層半導体チップ１１２の最外周ＴＳＶは、最上層半導体チップ１１１のＴＳＶとは接続せず、最上層半導体チップと同じ高さに配置されたヒートスプレッダ材１２１へバンプ１３１を介し、接続する。
【００２１】
つまり、このような構成とする為には、積層される半導体チップの外形寸法を最下層から最上層へ向けて小さくする必要がある。そして、積層される半導体チップの外形寸法を最下層から最上層へ向けて大きさを調整する領域は、有効回路外領域の範囲で寸法調整する必要がある。
【００２２】
なお、本実施例では、直上層半導体チップのＴＳＶとは接続せず直上層半導体チップと同じ高さに配置されたヒートスプレッダ材と接続するＴＳＶの配列位置を、最外一周のみのＴＳＶとしたが、最外周複数列のＴＳＶとしてもよい。また、直上層半導体チップのＴＳＶとは接続せず直上層半導体チップと同じ高さに配置されたヒートスプレッダ材と接続するＴＳＶは、全ＴＳＶを対象とせず、一部のＴＳＶのみに限定してもよい。
本発明を本実施例のように構成する事により、最上層半導体チップはその下層半導体チップより、放熱用ＴＳＶ本数が減り、かつ、半導体チップ積層時のＴＳＶ位置合わせも簡易化される為、加工コストが軽減する。
【００２３】
（実施例２）
第二実施例では、積層半導体ユニットを構成する半導体チップの数、すなわち半導体チップ層数がさらに多数となる例を示す。
【００２４】
図１２は、積層半導体ユニットの積層構成を示す概念図である。
【００２５】
図１２において、１０２はヒートスプレッダ層、１１１は第一層の半導体チップ層、１１２は第二層の半導体チップ層、１１３は第三層の半導体チップ層、１１４は第四層の半導体チップ層、１１５は第五層の半導体チップ層、１０１はインターポーザ基板を示す。
【００２６】
図９は、図１２積層半導体ユニットを図１２中表記のＢ−Ｂ断面で切断した場合の積層半導体ユニット垂直断面構成図である。図３はヒートスプレッダの平面図、図４は第一層の半導体チップ層の平面図、図５は第二層の半導体チップ層の平面図、図６は第三層の半導体チップ層の平面図、図７はインターポーザ基板の平面図である。図１０は第四層の半導体チップ層の平面図、図１１は第五層の半導体チップ層の平面図である。第一実施例の積層構成概念図、図２と第二実施例の積層構成概念図、図１２、および、第一実施例の積層半導体ユニット垂直断面構成図、図１と第二実施例の積層半導体ユニット垂直断面構成図、図９では、同要素に同一符号を与え、構成を揃え概略説明は省略した。また、図３、図４、図５、図６、図７、図１０、図１１の各層平面図も同要素に同一符号を与え、構成を揃え概略説明は省略した。
【００２７】
また、図１０、図１１、図１２において、１６２は第五層の半導体チップ層の組立基準点である。そして、１６３は第四層の半導体チップ層の組立基準点である。
【００２８】
第二実施例の構成は、第一実施例の半導体チップ積層による熱こもり対策を拡張したものである。つまり、第一の放熱先を周囲外気、第二の放熱先を半導体チップの実装筐体とし、周囲外気、および、筐体とその熱源ジャンクションとの間の熱抵抗が最も高くなる最中層半導体チップと、周囲外気、および、筐体との間の熱抵抗低減対策を施す。
【００２９】
すなわち、最中（第三）層半導体チップ１１３の最外周ＴＳＶは、第二層半導体チップ１１２のＴＳＶとは接続せず、第二層半導体チップと同じ高さに配置されたヒートスプレッダ材１２１へバンプ１３１を介し、接続する。そして、第二層半導体チップ１１２の最外周ＴＳＶは、最上層半導体チップ１１１のＴＳＶとは接続せず、最上層半導体チップと同じ高さに配置されたヒートスプレッダ材１２１へバンプ１３１を介し、接続する。同様に、最中（第三）層半導体チップ１１３の最外周ＴＳＶは、第四層半導体チップ１１４のＴＳＶとは接続せず、第四層半導体チップと同じ高さに配置されたヒートスプレッダ材１２１へバンプ１３１を介し、接続する。そして、第四層半導体チップ１１４の最外周ＴＳＶは、最下層半導体チップ１１５のＴＳＶとは接続せず、最下層半導体チップと同じ高さに配置されたヒートスプレッダ材１２１へバンプ１３１を介し、接続する。
【００３０】
つまり、このような構成とする為には、積層される半導体チップの外形寸法を最中層から最上層へ向けて小さくし、さらに、積層される半導体チップの外形寸法を最中層から最下層へ向けて小さくする必要がある。そして、積層される半導体チップの外形寸法を最中層から最上層、さらに、最中層から最下層へ向けて大きさを調整する領域は、有効回路外領域の範囲で寸法調整する必要がある。
【００３１】
なお、第二実施例では、シリコン基板の最も広い層を、５層中の中央となる第三層としたが、第二層、あるいは、第四層といった別の層として構成してもよい。実装筐体と周囲外気間との熱抵抗により最も熱のこもる層位置が決まる為、実装筐体の構成によっては別の層とした方が効率良く放熱ができる場合もある。
【００３２】
さらに、本発明を第二実施例のように構成する事により、半導体チップの積層層数が増大しても効率良く放熱ができる。つまり、積層層数が非常に多くなった場合であっても、最中層を広く、上下層を狭くし、シリコン基板垂直断面が樽型となるような半導体ユニット断面構成とする事により、効率良く放熱ができる。また、半導体ユニットから直接外気への放熱経路に加え、並行した放熱経路として、放熱面大である筐体経由の放熱口も追加できる。
【符号の説明】
【００３３】
１０１  インターポーザ基板、１０２  ヒートスプレッダ層、
１１１  第一層の半導体チップ層、１１２  第二層の半導体チップ層、
１１３  第三層の半導体チップ層
【図１】
2019075423.tif 000003
【図２】
2019075423.tif 000004
【図３】
2019075423.tif 000005
【図４】
2019075423.tif 000006
【図５】
2019075423.tif 000007
【図６】
2019075423.tif 000008
【図７】
2019075423.tif 000009
【図８】
2019075423.tif 000010
【図９】
2019075423.tif 000011
【図１０】
2019075423.tif 000012
【図１１】
2019075423.tif 000013
【図１２】
2019075423.tif 000014