(57)【要約】【課題】意図しないクランプ電圧に変更されることを防止することができる半導体装置を提供する。【解決手段】半導体装置１００は、基板２０と、基板配線パターン９０（基板配線）と、集積回路１０と、を備える。基板配線パターン９０は、基板２０に設けられる。集積回路１０は、ＮＭＯＳ３０（トランジスタ）、及び、アクティブクランプ回路４０を含む。ＮＭＯＳ３０は、ゲート（第１の制御端子）を有し、ゲートに印加される駆動指示信号ＳＩＧ（制御信号）に応じて誘導性負荷Ｌ１に流れる電流をオン／オフする。アクティブクランプ回路４０は、ＮＭＯＳ３０のゲートと誘導性負荷Ｌ１の間の経路に配置され、ＮＭＯＳ３０のゲートと誘導性負荷Ｌ１の間の電圧を基板配線パターン９０の論理レベルに応じた電圧にクランプする。基板配線パターン９０は、一定の論理レベルに保たれる。【選択図】図１
2019036768.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板に設けられる基板配線と、
第１の制御端子を有し、前記第１の制御端子に印加される制御信号に応じて誘導性負荷に流れる電流をオン／オフするトランジスタ、及び、前記第１の制御端子と前記誘導性負荷の間の経路に配置され、前記第１の制御端子と前記誘導性負荷の間の電圧を前記基板配線の論理レベルに応じた電圧にクランプするアクティブクランプ回路を含む集積回路と、を備え、
前記基板配線は、一定の論理レベルに保たれる
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記基板配線は、
電源又はグランドに接続される
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置であって、
前記集積回路は、
前記基板配線に接続される第２の制御端子を備える
ことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置であって、
前記第２の制御端子は、
前記集積回路の端部に配置される
ことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置であって、
前記アクティブクランプ回路は、
順方向ダイオードと、複数のツェナーダイオードと、前記基板配線の論理レベルに応じてオン／オフするスイッチと、から構成され、
前記順方向ダイオードと前記複数のツェナーダイオードは、
直列に接続され、
前記スイッチの両端は、それぞれ、
前記複数のツェナーダイオードのうち、第１のツェナーダイオードのアノードと、第２のツェナーダイオードのカソードと、に接続される
ことを特徴とする半導体装置。
【請求項６】
請求項１に記載の半導体装置であって、
前記アクティブクランプ回路は、
第１の回路と、前記第１の回路に並列に接続される第２の回路と、前記基板配線の論理レベルを反転して出力する論理反転素子と、から構成され、
前記第１の回路は、
第１の順方向ダイオードと、第１組の複数のツェナーダイオードと、前記論理反転素子から出力される論理レベルに応じてオン／オフする第１のスイッチと、から構成され、
前記第２の回路は、
第２の順方向ダイオードと、第２組の複数のツェナーダイオードと、前記基板配線の論理レベルに応じてオフ／オンする第２のスイッチと、から構成される
ことを特徴とする半導体装置。
【請求項７】
請求項２に記載の半導体装置の製造方法であって、
前記アクティブクランプ回路のクランプ電圧を２つの値から選択する工程と、
選択された値に応じて前記基板配線を電源電圧又はグランドに接続する工程と、
を有することを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および製造方法に関する。
【背景技術】
【０００２】
誘導性負荷を駆動するためのドライバ回路において、ドライバ回路がオン状態からオフ状態に遷移することによって誘導性負荷を流れる電流が時間的に減少する場合に、逆起電力に起因するサージ電圧が誘導性負荷の両端に発生する。一般に発生するサージ電圧は誘導性負荷を流れる駆動電流の時間変化率とインダクタンス値に比例し、ドライバ回路の耐圧を超えるサージ電圧となる場合には、ドライバ回路が破壊に至ることがある。
【０００３】
耐圧を超えるサージ電圧からドライバ回路を保護するための回路には、例えばアクティブクランプ回路がある。アクティブクランプ回路は誘導性負荷を駆動するためのドライバ回路を構成するＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、以下ＭＯＳＦＥＴとする）のゲート―ドレイン間に、１つ以上のツェナーダイオードと１つの順方向ダイオードを直列に接続する構成を取る。サージ電圧が上昇するとアクティブクランプ回路が動作し、ツェナーダイオードのツェナー電圧と順方向ダイオードの順方向降下電圧とＭＯＳＦＥＴのゲート―ソース間電圧の和であるクランプ電圧値にクランプされる。
【０００４】
一般にクランプ電圧への要求値は、顧客毎、あるいは同一顧客においても仕様によって異なることがある。加えて近年では、電子制御装置の高集積化と低コスト化が求められており、前述のドライバ回路やアクティブクランプ回路を内蔵した集積回路が使われるようになってきている。
【０００５】
前述の状況を鑑みると、複数の仕様を順守しつつ半導体装置のコスト低減を推進するためには、集積回路において複数のクランプ電圧に対応することは必須であると言える。クランプ電圧を外部操作によって切り替え可能としたものは例えば、特許文献１に示される誘導性負荷駆動用ＩＣがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特許第4348961号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１は、ツェナーダイオードの接続段数を外部操作に応じた段数に設定したままにする接続段数保持手段を有する誘導性負荷駆動用ＩＣに関する。外部操作に応じてツェナーダイオードの接続段数を変更することでクランプ電圧の調整を可能としている。
【０００８】
しかしながら、前記の発明においては次に示す課題があった。すなわち、ユーザの意図しない誤った外部操作が行われた場合に、ツェナーダイオードの接続段数が変更され、クランプ電圧は変わり得る。相対的に低いクランプ電圧設定においてＩＣが動作している最中に、意図しない外部操作によって相対的に高いクランプ電圧に設定された場合、ＩＣに内蔵される負荷駆動装置の耐圧を上回るクランプ電圧が印加される恐れがあり、最悪の場合は負荷駆動装置（半導体装置）の破壊に繋がる。
【０００９】
本発明の目的は、意図しないクランプ電圧に変更されることを防止することができる半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、基板と、前記基板に設けられる基板配線と、第１の制御端子を有し、前記第１の制御端子に印加される制御信号に応じて誘導性負荷に流れる電流をオン／オフするトランジスタ、及び、前記第１の制御端子と前記誘導性負荷の間の経路に配置され、前記第１の制御端子と前記誘導性負荷の間の電圧を前記基板配線の論理レベルに応じた電圧にクランプするアクティブクランプ回路を含む集積回路と、を備え、前記基板配線は、一定の論理レベルに保たれる。
【発明の効果】
【００１１】
本発明によれば、意図しないクランプ電圧に変更されることを防止することができる。上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態である半導体装置のブロック図である。
【図２】第１の実施形態である半導体装置の別の形態のブロック図である。
【図３】第１の実施形態である半導体装置を製造する際のフローチャートである。
【図４】第２の実施形態である半導体装置のブロック図である。
【図５】第２の実施形態である半導体装置の別の形態のブロック図である。
【図６】第２の実施形態である半導体装置を製造する際のフローチャートである。
【発明を実施するための形態】
【００１３】
以下、図面を参照しつつ、本発明の第１〜第２の実施形態による半導体装置について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。
【００１４】
（第１の実施形態）
図１は、第１の実施形態である半導体装置１００を表す構成図である。本実施形態における半導体装置１００は、外部の誘導性負荷Ｌ１（例えば、燃料噴射弁のソレノイド）を駆動するための集積回路１０と、前記集積回路１０に内蔵され、駆動指示信号ＳＩＧに応じて誘導性負荷Ｌ１を駆動するＮチャネル型ＭＯＳＦＥＴ（以下、ＮＭＯＳとする）３０と、前記ＮＭＯＳ３０のドレインとゲートとの間に接続されるアクティブクランプ回路４０であって、異なる設定のクランプ電圧での動作を可能とするように制御可能な選択用スイッチ回路５０を有するアクティブクランプ回路４０と、前記選択用スイッチ回路５０の導通状態を制御するための信号を伝える選択信号配線８０と、前記集積回路１０を物理的および電気的に搭載する基板２０と、前記基板２０の表層あるいは内層に配置され、前記選択信号配線８０と接続し所望の電位を前記選択用スイッチ回路５０に与える基板配線パターン９０からなる。
【００１５】
換言すれば、半導体装置１００は、基板２０と、基板配線パターン９０（基板配線）と、集積回路１０と、を備える。基板配線パターン９０は、基板２０に設けられる。集積回路１０は、ＮＭＯＳ３０（トランジスタ）、及び、アクティブクランプ回路４０を含む。ＮＭＯＳ３０は、ゲート（第１の制御端子）を有し、ゲートに印加される駆動指示信号ＳＩＧ（制御信号）に応じて誘導性負荷Ｌ１に流れる電流をオン／オフする。アクティブクランプ回路４０は、ＮＭＯＳ３０のゲートと誘導性負荷Ｌ１の間の経路に配置され、ＮＭＯＳ３０のゲートと誘導性負荷Ｌ１の間の電圧を基板配線パターン９０の論理レベルに応じた電圧にクランプする。ここで、基板配線パターン９０は、一定の論理レベルに保たれる。
【００１６】
これにより、意図しないクランプ電圧に変更されることを防止することができる。
【００１７】
本実施形態におけるアクティブクランプ回路４０は、１個の順方向ダイオード６０と４個のツェナーダイオード２０１〜２０４とを直列に接続し、前記順方向ダイオード６０のアノードと前記ＮＭＯＳ３０のドレインを接続し、前記ツェナーダイオード２０１のアノードと前記ＮＭＯＳ３０のゲートを接続し、また前記ツェナーダイオード２０４のカソードと前記順方向ダイオード６０のカソードを接続する構造を有する。
【００１８】
換言すれば、アクティブクランプ回路４０は、順方向ダイオード６０と、複数のツェナーダイオード２０１〜２０４と、基板配線パターン９０（基板配線）の論理レベルに応じてオン／オフする選択用スイッチ回路５０（スイッチ）と、から構成される。順方向ダイオード６０と複数のツェナーダイオード２０１〜２０４は、直列に接続される。これにより、例えば、基板２０におけるアクティブクランプ回路４０の専有面積が小さくなる。
【００１９】
ここで、選択用スイッチ回路５０の両端は、それぞれ、複数のツェナーダイオード２０１〜２０４のうち、ツェナーダイオード２０１（第１のツェナーダイオード）のアノードと、ツェナーダイオード２０２（第２のツェナーダイオード）のカソードと、に接続される。
【００２０】
また前記選択用スイッチ回路５０は、前記選択信号配線８０の電位の高低に対応してオンないしオフ状態に制御され、本実施形態においては、例えば、前記選択信号配線８０の電位がハイレベルの場合には前記選択用スイッチ回路５０はオンして前記ツェナーダイオード２０１のアノードと前記ツェナーダイオード２０２のカソードが電気的に短絡され、同じく前記選択信号配線８０の電位がローレベルの場合は選択用スイッチ回路５０がオフして電気的に開放となる。これにより、前記ツェナーダイオード２０１〜２０４のうちクランプ電圧の設定に寄与する個数を変更可能である特徴を有する。
【００２１】
選択信号配線８０の電位の高低に対応した、アクティブクランプ回路４０におけるクランプ電圧の変化について説明する。まず選択信号配線８０の電位がローレベルである場合、選択用スイッチ回路５０に印加される電圧も同様にローレベルであり、選択用スイッチ回路５０はオフし開放状態となる。
【００２２】
ゆえにツェナーダイオード２０１のアノードとツェナーダイオード２０２のカソードは短絡されず、いずれのツェナーダイオードもクランプ動作に寄与する。このときクランプ電圧をＶＣＬ１と置くと、ツェナーダイオード２０１〜２０４のツェナー電圧をＶｚ、順方向ダイオード６０の順方向降下電圧をＶｆ、ＮＭＯＳ３０のゲート―ソース間電圧Ｖｇｓを用いるとＶＣＬ１＝４Ｖｚ＋Ｖｆ＋Ｖｇｓと表される。
【００２３】
次に選択信号配線８０の電位がハイレベルにある場合は選択用スイッチ回路５０がオンし、ツェナーダイオード２０１のアノードとツェナーダイオード２０２のカソードが短絡され、これらのツェナーダイオード２０１、２０２はクランプ動作に寄与しなくなる。このときのクランプ電圧をＶＣＬ２と置くと、ＶＣＬ２＝２Ｖｚ＋Ｖｆ＋Ｖｇｓと表される。従ってＶＣＬ１−ＶＣＬ２＝２Ｖｚとなることから明らかなように、本実施形態に示す集積回路１０においては選択信号配線８０の電位の高低に応じて選択用スイッチ回路５０の短絡ないし開放を選択する。これにより、ツェナーダイオード２０１および２０２のツェナー電圧の和２Ｖｚだけクランプ電圧を調整可能となる。
【００２４】
集積回路１０における選択信号配線８０は集積回路１０の端子Ｖｃｔｒｌを介して基板上の配線と接続可能であり、本実施形態における半導体装置１００では基板２０に内蔵される基板配線パターン９０と接続する。基板配線パターン９０の電位レベルの高低は、半導体装置１００の動作に必要な所望の電源電圧が印加されている状態において一意に定まるように基板製造前の設計段階で決定しておき、基板製造後に変更する手段は持たないものとする。
【００２５】
換言すれば、集積回路１０は、基板配線パターン９０（基板配線）に接続される端子Ｖｃｔｒｌ（第２の制御端子）を備える。端子Ｖｃｔｒｌは、集積回路１０の端部（外周）に配置される。これにより、集積回路１０を基板２０に搭載するときに基板配線パターン９０と端子Ｖｃｔｒｌとの接続が容易となる。
【００２６】
ここで、本実施形態の基板２０における基板配線パターン９０の電位はＧＮＤ、すなわちローレベルとなるように設計されているとする。換言すれば、基板配線パターン９０（基板配線）は、ＧＮＤ（グランド）に接続される。これにより、クランプ電圧を４段のツェナーダイオード２０１〜２０４のツェナー電圧の和に応じた値に固定できる
このとき、アクティブクランプ回路４０のクランプ電圧はＶＣＬ１に設定される。以上により、半導体装置１００はクランプ電圧ＶＣＬ１にて動作する。
【００２７】
また、図２には、同じく第１の実施形態である半導体装置１０１を表す構成図である。本実施形態における半導体装置１０１は半導体装置１００と比較し、基板２０を基板２１に置き換えたものである。
【００２８】
基板２１は半導体装置１００に搭載されるものと同じ集積回路１０と、前記基板２１の表層あるいは内層に配置され、集積回路１０に内蔵される選択信号配線８０と接続し所望の電位を前記選択用スイッチ回路５０に与える基板配線パターン９１を内蔵する点のみが半導体装置１００と異なる。
【００２９】
ここで、本実施形態の基板２１における基板配線パターン９１は、半導体装置１０１の動作に必要な所望の電源電圧が印加されている状態において内部電源ＶＤＤに接続され、ハイレベルとなるように設計されている。換言すれば、基板配線パターン９０（基板配線）は、内部電源ＶＤＤ（電源）に接続される。これにより、クランプ電圧を２段のツェナーダイオード２０３、２０４のツェナー電圧の和に応じた値に固定できる。なお、内部電源ＶＤＤ（電源）は、例えば、バッテリ電圧を降圧する降圧回路等である。
【００３０】
このとき、アクティブクランプ回路４０のクランプ電圧はＶＣＬ２に設定される。以上により、半導体装置１０１はクランプ電圧ＶＣＬ２にて動作する。
【００３１】
次に、図３には、半導体装置１００または１０１を製造するフローチャートを示す。図３のフローチャートに従って製造された半導体装置が、それぞれ異なるクランプ電圧で動作することを説明する。なお、フローチャートの動作の主体は、例えば、産業用ロボット等の機械、又は人間である（図９も同様）。
【００３２】
まず、本実施形態の集積回路１０はフローＳ０１にて製造される。次のフローＳ０２ではアクティブクランプ回路４０のクランプ電圧を、本実施形態においてはＶＣＬ１またはＶＣＬ２から選択し、ＶＣＬ１の場合はフローＳ０３へ、ＶＣＬ２の場合はフローＳ０５へと進む。
【００３３】
それぞれのフローへ分岐後、集積回路１０はフローＳ０３では基板２０に、フローＳ０５では基板２１に搭載される。基板２０と基板の２１との違いは既に述べたように、基板２０における基板配線パターン９０はＧＮＤに接続され、基板２１における基板配線パターン９１はＶＤＤに接続されている点である。
【００３４】
すなわち、選択された値（クランプ電圧）に応じて基板配線パターン９０（基板配線）は、ＶＤＤ（電源電圧）又はＧＮＤ（グランド）に接続される。
【００３５】
以上を経て、基板２０に集積回路１０を搭載した場合はフローＳ０４にて半導体装置１００が完成し、基板２１に集積回路１０を搭載した場合はフローＳ０６にて半導体装置１０１が完成する。
【００３６】
基板２０又は２１に集積回路１０が搭載された時点で集積回路１０における選択信号配線８０は基板配線パターン９０または９１と電気的に接続され、アクティブクランプ回路４０に内蔵される選択用スイッチ回路５０に印加される電位レベルは各基板で設計された値に固定される。すなわち集積回路１０におけるクランプ電圧設定は一意に固定される。
【００３７】
集積回路１０において選択信号配線８０の電位に応じてクランプ電圧が変更可能であることは本実施形態において既に示しており、図３のフローチャートに従って製造された半導体装置１００および１０１がそれぞれ異なるクランプ電圧で動作することは明らかとなった。
【００３８】
（第２の実施形態）
図４は、第２の実施形態である半導体装置１０２を表す構成図である。本実施形態における半導体装置１０２は、主として、外部の誘導性負荷Ｌ１を駆動するための集積回路１１と基板配線パターン９０を備える。集積回路１１は、基板２０に配置され、ＮＭＯＳ３０、アクティブクランプ回路４１及び４２、論理反転素子７０、選択信号配線８０、反転選択信号配線８１を含む。
【００３９】
第１の実施形態と比較し、アクティブクランプ回路４０に代えてアクティブクランプ回路４１及び４２を備える点と、論理反転素子７０、反転選択信号配線８１を備える点が異なる。
【００４０】
ここで、ＮＭＯＳ３０は、前記集積回路１１に内蔵され、駆動信号ＳＩＧに応じて誘導性負荷Ｌ１を駆動する。アクティブクランプ回路４１及び４２は、前記ＮＭＯＳ３０のドレインとゲートとの間に並列に接続され、アクティブクランプ回路４１及び４２の導通、非導通を制御可能な選択用スイッチ回路５１及び５２を有する。
【００４１】
換言すれば、アクティブクランプ回路（装置）は、アクティブクランプ回路４１（第１の回路）と、アクティブクランプ回路４１に並列に接続されるアクティブクランプ回路４２（第２の回路）と、基板配線パターン９０（基板配線）の論理レベルを反転して出力する論理反転素子７０と、から構成される。これにより、例えば、アクティブクランプ回路４１、４２が故障したときにそれぞれの交換が容易となる。
【００４２】
アクティブクランプ回路４１（第１の回路）は、順方向ダイオード６１（第１の順方向ダイオード）と、複数のツェナーダイオード２１１〜２１４（第１組の複数のツェナーダイオード）と、論理反転素子７０から出力される論理レベルに応じてオフ／オンする選択用スイッチ回路５１（第１のスイッチ）と、から構成される。
【００４３】
アクティブクランプ回路４２（第２の回路）は、順方向ダイオード６２（第２の順方向ダイオード）と、複数のツェナーダイオード２２１〜２２２（第２組の複数のツェナーダイオード）と、基板配線パターン９０の論理レベルに応じてオン／オフする選択用スイッチ回路５２（第２のスイッチ）と、から構成される。
【００４４】
選択信号配線８０は、前記選択用スイッチ回路５２の導通状態を制御するための信号を伝える。論理反転素子７０は、前記選択信号配線８０の電圧レベルを入力とし、論理回路的に反転させた電圧レベルを出力する。反転選択信号配線８１は、前記論理反転素子７０から出力され、選択用スイッチ回路５１の導通を制御するための信号を伝える。基板２０は、前記集積回路１１を物理的および電気的に搭載する。基板配線パターン９０は、前記基板２０の表層あるいは内層に配置され、前記選択信号配線８０と接続し所望の電位を前記選択用スイッチ回路５１及び５２に与える。
【００４５】
本実施形態におけるアクティブクランプ回路４１は、１個の順方向ダイオード６１と４個のツェナーダイオード２１１〜２１４とを直列に接続し、前記順方向ダイオード６１のアノードと前記ＮＭＯＳ３０のドレインを接続し、前記前記ツェナーダイオード２１４のカソードと前記順方向ダイオード６１のカソードを接続し、また前記ツェナーダイオード２１１のアノードと前記ＮＭＯＳ３０のゲートとを選択用スイッチ回路５１を介して接続する構造を有する。
【００４６】
また前記選択用スイッチ回路５１は、前記反転選択信号配線８１の電位の高低に対応してオンないしオフ状態に制御され、本実施形態においては前記反転選択信号配線８１の電位がハイレベルの場合には前記選択用スイッチ回路５１はオンして前記ツェナーダイオード２１１のアノードと前記ＮＭＯＳ３０のゲートが電気的に短絡、同じく前記反転選択信号配線８１の電位がローレベルの場合は選択用スイッチ回路５１がオフして電気的に開放となる特徴を有する。
【００４７】
アクティブクランプ回路４２は、１個の順方向ダイオード６２と２個のツェナーダイオード２２１及び２２２とを直列に接続し、選択用スイッチ回路５２を有する構造を取る。アクティブクランプ回路４１と異なる点は、ツェナーダイオードの直列接続段数が２段である点と、選択用スイッチ回路５２のオンないしオフを制御するのは選択信号配線８０の電圧レベルである点である。その他の接続関係については前記アクティブクランプ回路４１と同様であるため、ここでは説明を省略する。
【００４８】
選択信号配線８０の電位の高低に対応してアクティブクランプ回路４１または４２が選択され、クランプ電圧が変化する点について説明する。まず選択信号配線８０の電位がローレベルである場合、反転選択信号配線８１の電位はハイレベルとなる。この時、選択用スイッチ回路５１に印加される電圧はハイレベル、選択用スイッチ回路５２に印加される電圧はローレベルであり、選択用スイッチ回路５１はオンし短絡状態、選択用スイッチ回路５２はオフし開放状態となる。ゆえに導通しているアクティブクランプ回路４１がクランプ動作に寄与する。このときクランプ電圧は第１の実施形態と同様にしてＶＣＬ１＝４Ｖｚ＋Ｖｆ＋Ｖｇｓと表される。
【００４９】
次に、図５を用いて後述するように、選択信号配線８０の電位がハイレベルである場合、反転選択信号配線８１の電位はローレベルとなる。この時、選択用スイッチ回路５２に印加される電圧はハイレベル、選択用スイッチ回路５１に印加される電圧はローレベルであり、選択用スイッチ回路５２はオンし短絡状態、選択用スイッチ回路５１はオフし開放状態となる。ゆえに導通しているアクティブクランプ回路４２がクランプ動作に寄与する。このときクランプ電圧は第１の実施形態と同様にＶＣＬ２＝２Ｖｚ＋Ｖｆ＋Ｖｇｓと表される。従ってＶＣＬ１−ＶＣＬ２＝２Ｖｚとなることから明らかなように、本実施形態に示す集積回路１１においては選択信号配線８０の電位の高低に応じて選択用スイッチ回路５１及び５２の短絡ないし開放を選択することで、集積回路１１のクランプ電圧を調整可能となる。
【００５０】
図４に示すように、集積回路１１における選択信号配線８０は集積回路１１の端子Ｖｃｔｒｌを介して基板上の配線と接続可能であり、本実施形態における半導体装置１０２では基板２０に内蔵される基板配線パターン９０と接続する。基板配線パターン９０の電位レベルの高低は、半導体装置１０２の動作に必要な所望の電源電圧が印加されている状態において一意に定まるように基板製造前の設計段階で決定しておき、基板製造後に変更する手段は持たないものとする。本実施形態の基板２０における基板配線パターン９０の電位はＧＮＤ、すなわちローレベルとなるように設計されているとする。このとき、アクティブクランプ回路４１が導通状態となり、クランプ電圧はＶＣＬ１に設定される。以上により、半導体装置１０２はクランプ電圧ＶＣＬ１にて動作する。
【００５１】
また、図５には、同じく第２の実施形態である半導体装置１０３を表す構成図である。本実施形態における半導体装置１０３は半導体装置１０２と比較し、基板２０を基板２１に置き換えたものである。基板２１は半導体装置１０２に搭載されるものと同じ集積回路１１と、前記基板２１の表層あるいは内層に配置され、集積回路１１に内蔵される選択信号配線８０と接続し所望の電位を前記選択用スイッチ回路５１及び５２に与える基板配線パターン９１を内蔵する点のみが半導体装置１０２と異なる。
【００５２】
基板２１における基板配線パターン９１は、半導体装置１０３の動作に必要な所望の電源電圧が印加されている状態において内部電源ＶＤＤに接続され、ハイレベルとなるように設計されている。このときアクティブクランプ回路４２が導通状態となり、クランプ電圧はＶＣＬ２に設定される。以上により、半導体装置１０３はクランプ電圧ＶＣＬ２にて動作する。
【００５３】
次に、図６には、半導体装置１０２または１０３を製造するフローチャートを示す。図６のフローチャートに従って製造された半導体装置が、それぞれ異なるクランプ電圧で動作することを説明する。
【００５４】
まず、本実施形態の集積回路１１はフローＳ１１にて製造される。次のフローＳ１２ではアクティブクランプ回路４１または４２のうち、所望のクランプ電圧（ＶＣＬ１又はＶＣＬ２）となるいずれかを選択する。アクティブクランプ回路４１を選択した場合はフローＳ１３へ、アクティブクランプ回路４２を選択した場合はフローＳ１５へと進む。それぞれのフローへ分岐後、集積回路１１はフローＳ１３では基板２０に、フローＳ１５では基板２１に搭載される。
【００５５】
以上を経て、基板２０に集積回路１１を搭載した場合はフローＳ１４にて半導体装置１０２が完成し、基板２１に集積回路１１を搭載した場合はフローＳ１６にて半導体装置１０３が完成する。
【００５６】
基板２０又は２１に集積回路１１が搭載された時点で集積回路１１における選択信号配線８０は基板配線パターン９０または９１と電気的に接続され、アクティブクランプ回路４１または４２のいずれかが一意に選択される。一方で選択されない、他方のアクティブクランプ回路は、集積回路１１には搭載されるが使用されない状態となる。
【００５７】
集積回路１１において選択信号配線８０の電位に応じてクランプ電圧が変更可能であることは本実施形態において既に示しており、図６のフローチャートに従って製造された半導体装置１０２および１０３がそれぞれ異なるクランプ電圧で動作することは明らかとなった。
【００５８】
以上説明したように、上記の実施形態１〜２によれば、意図しないクランプ電圧に変更されることを防止することができる。
【００５９】
なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【００６０】
上記の実施形態では、誘導性負荷を駆動するドライバとして、ＮＭＯＳ３０を用いたが、その他のトランジスタ（スイッチング素子）を用いてもよい。
【００６１】
上記の実施形態の選択用スイッチ回路５０〜５２は、例えば、Ｎチャネル型ＭＯＳＦＥＴであるが、その他のトランジスタ（スイッチング素子）であってもよい。
【００６２】
上記の実施形態では、図面を見やすくするため、アクティブクランプ回路において直列に接続されるツェナーダイオードの段数を４段又は２段としたが所望のクランプ電圧に応じて段数を変更してもよい。
【００６３】
また、上記の各構成、機能等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサ（マイコン）がそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウェアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｄｒｉｖｅ）等の記録装置、または、ＩＣカード、ＳＤカード、ＤＶＤ等の記録媒体に置くことができる。
【００６４】
なお、本発明の実施形態は、以下の態様であってもよい。
【００６５】
（１）誘導性負荷を駆動するための半導体装置であって、前記半導体装置は集積回路を物理的かつ電気的に搭載した基板を有し、前記集積回路は、制御信号に応じて誘導性負荷を駆動し前記誘導性負荷に電流を印加する出力トランジスタと、前記トランジスタの出力と誘導性負荷とに接続され、前記トランジスタがオフした時に発生するサージ電圧を所定の電圧にクランプするためのアクティブクランプ回路と、前記アクティブクランプ回路のクランプ電圧を変更するための選択回路、を有することを特徴とし、前記基板は前記選択回路に接続する基板配線を有し、前記基板配線の論理レベルにより前記選択回路の導通ないし開放状態を一意に決定する、ことを特徴とする半導体装置。
【００６６】
（２）（１）に記載の半導体装置において、前記アクティブクランプ回路は、ツェナーダイオードと順方向ダイオードが直列に接続されたものであり、前記選択回路はその導通ないし開放状態によって前記ツェナーダイオードの段数を変化させること、を特徴とする半導体装置。
【００６７】
（３）（１）に記載の半導体装置において、前記アクティブクランプ回路は、ツェナーダイオードと順方向ダイオードが直列に接続された回路が複数にわたって並列接続されたものであり、前記選択回路はその選択状態によって前記回路のうち１つを選択すること、を特徴とする半導体装置。
【００６８】
（４）（１）〜（３）に記載の半導体装置の製造方法であって、クランプ電圧の選択に応じて前記集積回路を搭載すべき基板を決定し、前記基板に前記集積回路を搭載した時点で以降のクランプ電圧設定の変更を不可能とする、ことを特徴とした半導体装置の製造方法。
【符号の説明】
【００６９】
１００〜１０３…半導体装置
１０、１１…集積回路
２０、２１…基板
３０…Ｎチャネル型ＭＯＳＦＥＴ
４０〜４２…アクティブクランプ回路
５０〜５２…選択用スイッチ回路
６０〜６２…順方向ダイオード
７０…論理反転素子
８０…選択信号配線
８１…反転選択信号配線
９０、９１…基板配線パターン
Ｓ０１〜０６、Ｓ１１〜１６…半導体装置の製造フローチャート
【図１】
2019036768.tif 000003
【図２】
2019036768.tif 000004
【図３】
2019036768.tif 000005
【図４】
2019036768.tif 000006
【図５】
2019036768.tif 000007
【図６】
2019036768.tif 000008