(57)【要約】【課題】深さの異なる複数のコンタクトホールを形成するにあたって、コスト低減およびリードタイム短縮を実現可能な半導体装置の製造方法を提供すること。【解決手段】第１開口部と、第１開口部よりも幅の広い第２開口部と、を有するレジスト膜をマスクとしてＣＨＦ3ガスを用いて層間絶縁膜をドライエッチングし、層間絶縁膜の、第１開口部に所定深さの第１コンタクトホールを形成し、かつ第２開口部に第２コンタクトホールを形成する。次に、炉内のガスをＣ4Ｆ8ガスに切り替えて、Ｃ4Ｆ8ガスによるポリマーで第１コンタクトホールを埋める。次に、炉内のガスをＣＨＦ3ガスに切り替える。次に、ポリマーで第１コンタクトホールを保護した状態で、同一のレジスト膜をマスクとして層間絶縁膜をドライエッチングし、第２コンタクトホールの深さを第１コンタクトホールの深さよりも深い所定深さにする。その後、レジスト膜およびポリマーを除去する。【選択図】図２
2019046834.tif 000002
【特許請求の範囲】
【請求項１】
深さの異なる複数のコンタクトホールを有する半導体装置の製造方法であって、
半導体基板の上に、層間絶縁膜を形成する第１工程と、
第１開口部と、前記第１開口部よりも幅の広い第２開口部と、を有するレジスト膜を前記層間絶縁膜の上に形成する第２工程と、
前記レジスト膜をマスクとして前記層間絶縁膜をドライエッチングし、前記層間絶縁膜の、前記第１開口部に露出する部分に第１所定深さの第１コンタクトホールを形成し、かつ前記第２開口部に露出する部分に第２コンタクトホールを形成する第３工程と、
第１ガスに含まれる成分で生成される反応生成物を堆積して、前記反応生成物で前記第１コンタクトホールを埋める第４工程と、
前記反応生成物で前記第１コンタクトホールを保護した状態で、前記レジスト膜をマスクとして前記層間絶縁膜をドライエッチングし、前記第２コンタクトホールの深さを前記第１コンタクトホールの深さよりも深い第２所定深さにする第５工程と、
前記レジスト膜を除去する第６工程と、
前記反応生成物を除去して前記第１コンタクトホールを露出させる第７工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記第３工程の後、前記第４工程の前に、前記半導体基板を載置した炉の内部の第２ガスを前記第１ガスに切り替える工程をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４工程の後、前記第５工程の前に、前記炉の内部の前記第１ガスを第３ガスに切り替える工程をさらに含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２ガスと前記第３ガスとは同じガス種であることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第３工程では、前記第１ガスを含む混合ガスを用いてドライエッチングを行い、
前記第４工程では、前記混合ガスに含まれる成分で生成される前記反応生成物を堆積し、
前記第５工程では、前記混合ガスを用いてドライエッチングを行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第３工程では、前記第１コンタクトホールの前記第１所定深さを、前記半導体基板の上に配置されたポリシリコン層の表面に達する深さにし、
前記第７工程の後、前記第１コンタクトホールに、前記ポリシリコン層とのコンタクトを形成する第１電極層を形成する第８工程をさらに含むことを特徴とする請求項１〜５のいずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記第５工程では、前記第２コンタクトホールの前記第２所定深さを、前記半導体基板の表面に達する深さにし、
前記第７工程の後、前記第２コンタクトホールに、前記半導体基板とのコンタクトを形成する第２電極層を形成する第９工程をさらに含むことを特徴とする請求項１〜６のいずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記第５工程の後、前記第６工程の前に、前記レジスト膜をマスクとして前記半導体基板をドライエッチングして、前記第２コンタクトホールの深さをさらに深くする第１０工程をさらに含み、
前記第９工程では、前記第２コンタクトホールの側壁に、前記半導体基板と前記第２電極層とのコンタクトを形成することを特徴とする請求項７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、トレンチゲート構造のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）や  ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）と同一の半導体基板（半導体チップ）のおもて面上に、絶縁層を介して温度センサ用等のポリシリコン（ｐｏｌｙ−Ｓｉ）ダイオードを設けた半導体装置が公知である。
【０００３】
通常、電極層とのコンタクト（電気的接触）用のコンタクトホールを形成する方法として、半導体基板のおもて面を覆う酸化膜を、レジスト膜をマスクとしてドライエッチングにより選択的に除去することが一般的である。コンタクトホールは、エミッタ領域等のシリコン（Ｓｉ）部や、ゲート電極等のポリシリコン層等に達する溝である。酸化膜はシリコンやポリシリコンとの選択比が高いため、酸化膜のエッチングはシリコンやポリシリコンの表面でほぼ停止する。このため、シリコン部やポリシリコン層と電極層との良好なコンタクトを形成可能である。
【０００４】
上述したＩＧＢＴやＭＯＳＦＥＴ、ポリシリコンダイオード等の複数の素子を同一の半導体基板に配置した半導体装置において、例えば、ポリシリコンダイオード用のコンタクトホール、半導体基板のおもて面でシリコン部とのコンタクトを形成するためのコンタクトホール、およびトレンチ内部に埋め込まれたゲート電極とのコンタクト用のコンタクトホールを形成する場合、各コンタクトホールの深さはそれぞれ異なる。しかしながら、ドライエッチングで酸化膜に複数のコンタクトホールを形成する場合、通常、エッチング深さはすべてのコンタクトホールでほぼ等しくなる。
【０００５】
深さの異なる複数のコンタクトホールを同時に形成するために、例えば相対的に深さの深いコンタクトホールのエッチング条件でエッチングを行うと、相対的に深さの浅い例えばポリシリコンダイオード用のコンタクトホールがポリシリコンダイオードを突き抜けてしまう。また、相対的に深さの浅いコンタクトホールのエッチング条件でエッチングを行うと、相対的に深さの深いコンタクトホールは所定深さに達しない。このため、深さの異なる複数のコンタクトホールをそれぞれ異なるエッチング工程で形成する。
【０００６】
深さの異なる複数のコンタクトホールをそれぞれ異なるエッチング工程で形成する場合、各エッチング工程の前に、エッチング用マスクを形成するためのフォトリソグラフィ工程を行う。このようにフォトリソグラフィ工程を２回以上行う場合、２回目以降のフォトリソグラフィ工程では、すでに形成されているコンタクトホールにはレジスト膜が埋め込まれる。このため、レジスト膜の除去後に、コンタクトホールの内部にレジスト膜の残渣（レジスト残渣）が生じる。レジスト残渣はコンタクト不良を発生させる要因となるため、好ましくない。
【０００７】
近年、パワーデバイスでは、トレンチの内壁にシリコン部と電極層とのコンタクト（以下、トレンチコンタクトとする）を形成することで耐量等の特性改善を図ったデバイス構造が提案されている。このパワーデバイスも、トレンチコンタクト用のコンタクトホールと、ポリシリコンダイオード用のコンタクトホールと、が混在する。トレンチコンタクト用のコンタクトホールは、層間絶縁膜を深さ方向に貫通して半導体基板の内部で終端する。このため、これらのコンタクトホールは、深さの差が大きく、上述したようにそれぞれ異なるエッチング工程で形成される。
【０００８】
一方、トレンチを形成するためのシリコン部のドライエッチングでは、ドライエッチング時にトレンチの側壁を保護するために、ドライエッチング時に供給するガスに含まれる成分で生成される反応生成物（いわゆるポリマー）をトレンチの内壁に成長させながらトレンチをエッチングするボッシュプロセスというエッチング方法が公知である（例えば、下記特許文献１参照。）。ボッシュプロセスでは、フッ化硫黄（ＳＦ6）等のフッ素（Ｆ）ラジカルによりシリコン部をエッチングする工程と、オクタフルオロシクロブタン（Ｃ4Ｆ8）ガス等を用いてトレンチの側壁にポリマーを堆積させて保護する工程と、を交互に繰り返し行うことで高アスペクト比のトレンチを高速に形成可能である。
【０００９】
ボッシュプロセスによる従来の半導体装置の製造方法について、トレンチコンタクト用のコンタクトホール１３７によりエミッタ電極とのコンタクトを形成したトレンチゲート型ＩＧＢＴ１１０と同一の半導体基板１０１上に絶縁層１０２を介してポリシリコンダイオード１２０を設けた半導体装置を例に説明する。図９〜１５は、従来の半導体装置の製造途中の状態を示す断面図である。まず、図９に示すように、半導体基板１０１のおもて面側に、トレンチゲート型ＩＧＢＴ１１０のＭＯＳゲート部（不図示）を形成する。次に、半導体基板１０１のおもて面上に、酸化シリコン（ＳｉＯ2）などによる絶縁層１０２を選択的に形成する。
【００１０】
次に、絶縁層１０２上に、ポリシリコンダイオード１２０のｐ型アノード層およびｎ型カソード層となる各ポリシリコン層１２１，１２２を形成する。次に、トレンチゲート型ＩＧＢＴ１１０のゲート電極（不図示）およびポリシリコン層１２１，１２２を覆うように、半導体基板１０１のおもて面の全面に、ＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）などによる層間絶縁膜１０３を形成する。次に、熱処理（リフロー）や化学機械研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）等により層間絶縁膜１０３を平坦化する。
【００１１】
次に、層間絶縁膜１０３上に、ポリシリコンダイオード１２０のアノードコンタクトおよびカソードコンタクトの形成領域に対応する部分を開口したレジスト膜１３１を形成する。符号１３２ａ，１３２ｂは、レジスト膜１３１の、アノードコンタクトおよびカソードコンタクトの形成領域に対応する各開口部である。次に、図１０に示すように、レジスト膜１３１をマスクとして、トリフルオロメタン（ＣＨＦ3）ガス等を用いてドライエッチングを行い、層間絶縁膜１０３を深さ方向に貫通してポリシリコン層１２１，１２２それぞれに達する各コンタクトホール１３３ａ，１３３ｂを形成する。
【００１２】
コンタクトホール１３３ａ，１３３ｂを形成するためのドライエッチングは、ボッシュプロセスにより、層間絶縁膜１０３を選択的に除去してコンタクトホール１３３ａ，１３３ｂの深さを深くするエッチング工程と、コンタクトホール１３３ａ，１３３ｂの側壁にポリマーを堆積してコンタクトホール１３３ａ，１３３ｂの側壁を保護する堆積工程と、を交互に繰り返し行う。このため、コンタクトホール１３３ａ，１３３ｂの所定深さが得られた時点においても、レジスト膜１３１の開口部１３２ａ，１３２ｂおよびコンタクトホール１３３ａ，１３３ｂの側壁には、ポリマーからなる保護膜１３４が残る。
【００１３】
次に、図１１に示すように、レジスト膜１３１を除去した後、ポリマーからなる保護膜１３４を除去する。次に、図１２に示すように、層間絶縁膜１０３上に、トレンチゲート型ＩＧＢＴ１１０のトレンチコンタクトの形成領域に対応する部分を開口したレジスト膜１３５を形成する。符号１３６は、レジスト膜１３５の、トレンチコンタクトの形成領域に対応する開口部である。このとき、層間絶縁膜１０３のコンタクトホール１３３ａ，１３３ｂにはレジスト膜１３５が埋め込まれる。
【００１４】
次に、図１３に示すように、コンタクトホール１３３ａ，１３３ｂの形成時と異なるレジスト膜１３５をマスクとして、ＣＨＦ3ガス等を用いてドライエッチングを行い、層間絶縁膜１０３を選択的に除去してコンタクトホール１３７’を形成する。コンタクトホール１３７’の深さが半導体基板１０１のおもて面に達したのち、チャンバー（炉）内に供給するガス種をＣ4Ｆ8ガス等に変更する。
【００１５】
そして、図１４に示すように、レジスト膜１３５をマスクとしてさらにドライエッチングを行い、ボッシュプロセスにより半導体基板１０１（シリコン部）を選択的に除去してコンタクトホール１３７’の深さを深くすることで、トレンチコンタクト用のコンタクトホール１３７を形成する。トレンチコンタクト用のコンタクトホール１３７が形成された時点において、レジスト膜１３５の開口部１３６およびトレンチコンタクト用のコンタクトホール１３７の側壁には、ポリマーからなる保護膜１３８が残る。次に、図１５に示すように、レジスト膜１３５を除去する。
【００１６】
ここまでの工程により、深さの異なるコンタクトホール１３３ａ，１３３ｂ，１３７が形成される。その後、コンタクトホール１３３ａ，１３３ｂにそれぞれアノード電極およびカソード電極となる各電極層（不図示）を埋め込むことでアノードコンタクトおよびカソードコンタクトを形成する。コンタクトホール１３７にエミッタ電極となる電極層（不図示）を埋め込むことで、コンタクトホール１３７の側壁にエミッタコンタクトを形成する。半導体基板１０１の裏面にコレクタ領域およびコレクタ電極を形成することで、半導体装置が完成する。
【００１７】
深さの異なる複数のコンタクトホールを同時に形成する方法として、プレーナゲート型ＭＯＳＦＥＴのシリコン部用およびゲート電極用の各コンタクトホールを形成するにあたって、ゲート電極を覆うように材料の異なる３層の絶縁膜を順に積層し、これら３層の絶縁膜をそれぞれの材料にあわせたエッチングガスに切り替えて個々にドライエッチングする方法が提案されている（例えば、下記特許文献２（第００１５〜００１８段落、第５〜８図）参照。）。
【先行技術文献】
【特許文献】
【００１８】
【特許文献１】特表２００１−５０５００１号公報
【特許文献２】特開２００７−０２７３４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述したように深さの異なる複数のコンタクトホール１３３ａ，１３３ｂ，１３７’を形成するためのエッチングにおいてマスクとなるレジスト膜１３１，１３５をそれぞれ形成するために２回のフォトリソグラフィ工程が必要となる。１回のフォトリソグラフィ工程は例えば１時間程度の時間を要するため、リードタイムが伸びるという問題がある。また、レジスト膜１３１，１３５の材料費や加工費用が増えるため、コストアップにつながるという問題がある。
【００２０】
この発明は、上述した従来技術による問題点を解消するため、深さの異なる複数のコンタクトホールを形成するにあたって、コストの低減およびリードタイムの短縮を実現することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、深さの異なる複数のコンタクトホールを有する半導体装置の製造方法であって、次の特徴を有する。まず、半導体基板の上に、層間絶縁膜を形成する第１工程を行う。次に、第１開口部と、前記第１開口部よりも幅の広い第２開口部と、を有するレジスト膜を前記層間絶縁膜の上に形成する第２工程を行う。次に、前記レジスト膜をマスクとして前記層間絶縁膜をドライエッチングし、前記層間絶縁膜の、前記第１開口部に露出する部分に第１所定深さの第１コンタクトホールを形成し、かつ前記第２開口部に露出する部分に第２コンタクトホールを形成する第３工程を行う。次に、第１ガスに含まれる成分で生成される反応生成物を堆積して、前記反応生成物で前記第１コンタクトホールを埋める第４工程を行う。次に、前記反応生成物で前記第１コンタクトホールを保護した状態で、前記レジスト膜をマスクとして前記層間絶縁膜をドライエッチングし、前記第２コンタクトホールの深さを前記第１コンタクトホールの深さよりも深い第２所定深さにする第５工程を行う。次に、前記レジスト膜を除去する第６工程を行う。次に、前記反応生成物を除去して前記第１コンタクトホールを露出させる第７工程を行う。
【００２２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程の後、前記第４工程の前に、前記半導体基板を載置した炉の内部の第２ガスを前記第１ガスに切り替える工程をさらに含むことを特徴とする。
【００２３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第４工程の後、前記第５工程の前に、前記炉の内部の前記第１ガスを第３ガスに切り替える工程をさらに含むことを特徴とする。
【００２４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第２ガスと前記第３ガスとは同じガス種であることを特徴とする。
【００２５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記第１ガスを含む混合ガスを用いてドライエッチングを行う。前記第４工程では、前記混合ガスに含まれる成分で生成される前記反応生成物を堆積する。前記第５工程では、前記混合ガスを用いてドライエッチングを行うことを特徴とする。
【００２６】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第３工程では、前記第１コンタクトホールの前記第１所定深さを、前記半導体基板の上に配置されたポリシリコン層の表面に達する深さにする。前記第７工程の後、前記第１コンタクトホールに、前記ポリシリコン層とのコンタクトを形成する第１電極層を形成する第８工程をさらに含むことを特徴とする。
【００２７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程では、前記第２コンタクトホールの前記第２所定深さを、前記半導体基板の表面に達する深さにする。前記第７工程の後、前記第２コンタクトホールに、前記半導体基板とのコンタクトを形成する第２電極層を形成する第９工程をさらに含むことを特徴とする。
【００２８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程の後、前記第６工程の前に、前記レジスト膜をマスクとして前記半導体基板をドライエッチングして、前記第２コンタクトホールの深さをさらに深くする第１０工程をさらに含む。前記第９工程では、前記第２コンタクトホールの側壁に、前記半導体基板と前記第２電極層とのコンタクトを形成することを特徴とする。
【００２９】
上述した発明によれば、１つのレジスト膜のみをマスクとして用いて、半導体基板をチャンバー（炉）から取り出すことなく、深さの異なる複数のコンタクトホールを形成することができる
【発明の効果】
【００３０】
本発明にかかる半導体装置の製造方法によれば、深さの異なる複数のコンタクトホールを形成するにあたって、コストの低減およびリードタイムの短縮を実現することができるという効果を奏する。
【図面の簡単な説明】
【００３１】
【図１】実施の形態にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。
【図２】実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。
【図３】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図４】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図５】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図６】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図７】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図８】実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。
【図９】従来の半導体装置の製造途中の状態を示す断面図である。
【図１０】従来の半導体装置の製造途中の状態を示す断面図である。
【図１１】従来の半導体装置の製造途中の状態を示す断面図である。
【図１２】従来の半導体装置の製造途中の状態を示す断面図である。
【図１３】従来の半導体装置の製造途中の状態を示す断面図である。
【図１４】従来の半導体装置の製造途中の状態を示す断面図である。
【図１５】従来の半導体装置の製造途中の状態を示す断面図である。
【発明を実施するための形態】
【００３２】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３３】
（実施の形態）
まず、実施の形態にかかる半導体装置の製造方法により作製（製造）される半導体装置の一例について説明する。図１は、実施の形態１にかかる半導体装置の製造方法により製造される半導体装置の一例を示す断面図である。図１に示す実施の形態１にかかる半導体装置は、トレンチコンタクト用のコンタクトホール９によりエミッタ電極１４とシリコン（Ｓｉ）部とのコンタクトを形成したトレンチゲート型ＩＧＢＴ１０と同一の半導体基板１上に、絶縁層１２を介してポリシリコンダイオード２０を備える。
【００３４】
トレンチゲート型ＩＧＢＴ１０は、半導体基板１のおもて面側に、ｐ型ベース領域３、ｎ+型エミッタ領域４、ｐ+型コンタクト領域５、トレンチ（ゲートトレンチ）６、ゲート絶縁膜７およびゲート電極８からなるＭＯＳゲート部を備える。ｐ型ベース領域３は、半導体基板１のおもて面の表面層に選択的に設けられている。半導体基板１の、ｐ型ベース領域３および後述するｐ+型コレクタ領域１５以外の部分がｎ-型ドリフト領域２である。ｐ型ベース領域３の内部には、半導体基板１のおもて面側の表面層に、ｎ+型エミッタ領域４およびｐ+型コンタクト領域５がそれぞれ選択的に設けられている。
【００３５】
ゲートトレンチ６は、ｎ+型エミッタ領域４およびｐ型ベース領域３を貫通してｎ-型ドリフト領域２に達する。ゲートトレンチ６の幅ｗ３は、例えば１．５μｍ以下程度であってもよい。ゲートトレンチ６の深さｄ１は、５μｍ以上６μｍ以下であってもよい。ゲート絶縁膜７は、ゲートトレンチ６の内壁に沿って設けられている。ゲート電極８は、ゲートトレンチ６の内部において、ゲート絶縁膜７上に設けられている。ゲート電極８は、ゲートトレンチ６の側壁のゲート絶縁膜７を挟んでｎ+型エミッタ領域４に対向する。ゲート電極８は、例えばポリシリコン（ｐｏｌｙ−Ｓｉ）で形成されていてもよい。
【００３６】
隣り合うゲートトレンチ６間（メサ領域）には、ゲートトレンチ６と離して、トレンチ（エミッタトレンチ）９ａが設けられている。隣り合うゲートトレンチ６間の幅ｗ４は、例えば５μｍ以下程度であってもよい。エミッタトレンチ９ａの深さｄ１１’は、ｎ+型エミッタ領域４およびｐ+型コンタクト領域５の深さよりも浅い。エミッタトレンチ９ａの側壁にはｎ+型エミッタ領域４が露出され、底面にはｐ+型コンタクト領域５が露出されている。エミッタトレンチ９ａは、後述するトレンチコンタクト用のコンタクトホール９を構成する。トレンチゲート型ＩＧＢＴ１０のＭＯＳゲート部の周囲は、フィールド酸化膜１１に囲まれている。
【００３７】
フィールド酸化膜１１は、半導体基板１のおもて面上に設けられている。フィールド酸化膜１１は、例えばＬＯＣＯＳ（局部酸化）膜であってもよい。フィールド酸化膜１１の厚さｔ１は、例えば４００ｎｍ以上６００ｎｍ以下程度であってもよい。半導体基板１のおもて面上には、ゲート電極８、フィールド酸化膜１１、絶縁層１２およびポリシリコンダイオード２０を覆うように層間絶縁膜１３が設けられている。層間絶縁膜１３は、例えばＢＰＳＧ等で形成されていてもよい。層間絶縁膜１３の厚さｔ２は、例えば８００ｎｍ以上１２００ｎｍ以下程度であってもよい。
【００３８】
層間絶縁膜１３の、エミッタトレンチ９ａに対向する部分には、層間絶縁膜１３を深さ方向に貫通して半導体基板１に達するコンタクトホール９ｂが設けられている。深さ方向とは、半導体基板１のおもて面から裏面に向かう方向である。コンタクトホール９ｂは、エミッタトレンチ９ａに連続してトレンチコンタクト用のコンタクトホール９を構成する。コンタクトホール９ｂの幅（＝トレンチコンタクト用のコンタクトホール９の幅ｗ１）は、例えばエミッタトレンチ９ａの幅と略同じであり、コンタクトホール９ｂおよびエミッタトレンチ９ａの側壁は略面一である。
【００３９】
半導体基板１のおもて面側から見てストライプ状のレイアウトにコンタクトホール９を形成した場合、コンタクトホール９の幅ｗ１とは、コンタクトホール９の短手方向の長さである。半導体基板１のおもて面側から見てマトリクス状のレイアウトにコンタクトホール９を形成した場合、コンタクトホール９の幅ｗ１とは、コンタクトホール９が略円形状の平面形状であればコンタクトホール９の直径（コンタクト径）であり、コンタクトホール９が略矩形状の平面形状であればコンタクトホール９の各辺の長さである。後述するコンタクトホール２３ａ，２３ｂの幅ｗ２ａ，ｗ２ｂについても同様である。
【００４０】
トレンチコンタクト用のコンタクトホール９の開口側（底面側に対して反対側）の幅ｗ１は、例えば０．９μｍ以上１．１μｍ以下程度であってもよい。トレンチコンタクト用のコンタクトホール９は、開口側から底面側へ向かって幅ｗ１の等しい略矩形状の断面形状を有していてもよいし、開口側から底面側へ向かうにしたがって幅の狭くなる略台形状の断面形状を有していてもよい。また、半導体基板１のおもて面上には、絶縁層１２が設けられている。絶縁層１２は、例えばフィールド酸化膜１１で構成されていてもよい。絶縁層１２の厚さｔ３は、例えば２００ｎｍ以上程度であってもよい。
【００４１】
絶縁層１２の上には、半導体基板１のおもて面に平行する方向に並列にｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２が設けられている。ｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２は、互いに接する。ｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２の厚さｔ１１は、例えば４００ｎｍ以上６００ｎｍ以下程度であってもよい。ｐ型アノード層となるｐ型ポリシリコン層２１と、ｎ型カソード層となるｎ型ポリシリコン層２２と、のｐｎ接合でポリシリコンダイオード２０が形成されている。ポリシリコンダイオード２０は、例えば温度センサ用のダイオードとして用いてもよいし、ゲート抵抗や電気特性評価のための配線として用いてもよい。
【００４２】
ポリシリコンダイオード２０（ｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２）および絶縁層１２は、上述したように層間絶縁膜１３に覆われている。層間絶縁膜１３の、ｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２にそれぞれ対向する部分には、層間絶縁膜１３を深さ方向に貫通してｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２にそれぞれ達する各コンタクトホール２３ａ，２３ｂが設けられている。このコンタクトホール２３ａ，２３ｂはそれぞれポリシリコンダイオード２０のアノードコンタクト用およびカソードコンタクト用のコンタクトホールであり、その底面にはそれぞれｐ型ポリシリコン層２１およびｎ型ポリシリコン層２２が露出されている。
【００４３】
ポリシリコンダイオード２０用のコンタクトホール２３ａ，２３ｂの幅ｗ２ａ，ｗ２ｂは、トレンチゲート型ＩＧＢＴ１０のトレンチコンタクト用のコンタクトホール９の幅ｗ１よりも狭い。ポリシリコンダイオード２０用のコンタクトホール２３ａ，２３ｂの幅ｗ２ａ，ｗ２ｂは、当該コンタクトホール２３ａ，２３ｂの深さｄ１２ａ，ｄ１２ｂと、トレンチゲート型ＩＧＢＴ１０のトレンチコンタクト用のコンタクトホール９の深さｄ１１と、に基づいて決定される。ポリシリコンダイオード２０用のコンタクトホール２３ａ，２３ｂの幅ｗ２ａ，ｗ２ｂは、例えば０．４μｍ以上０．６μｍ以下程度であってもよい。ポリシリコンダイオード２０用のコンタクトホール２３ａ，２３ｂの深さｄ１２ａ，ｄ１２ｂは、トレンチゲート型ＩＧＢＴ１０のトレンチコンタクト用のコンタクトホール９の深さｄ１１よりも浅い。
【００４４】
層間絶縁膜１３の上には、エミッタ電極（第２電極層）１４、アノード電極（第１電極層）２４ａおよびカソード電極（第１電極層）２４ｂが互いに離して設けられている。エミッタ電極１４は、トレンチコンタクト用のコンタクトホール９に埋め込まれ、当該コンタクトホール９を構成するエミッタトレンチ９ａの内壁においてｎ+型エミッタ領域４およびｐ+型コンタクト領域５に接し、これらｎ+型エミッタ領域４およびｐ+型コンタクト領域５に電気的に接続されている。エミッタトレンチ９ａの内壁には、シリコン部（ｎ+型エミッタ領域４およびｐ+型コンタクト領域５）とエミッタ電極１４とのエミッタコンタクトが形成されている。
【００４５】
アノード電極２４ａは、ポリシリコンダイオード２０用の一方のコンタクトホール２３ａに埋め込まれ、当該コンタクトホール２３ａの底面においてｐ型ポリシリコン層２１に接する。このコンタクトホール２３ａの底面に、ｐ型ポリシリコン層２１とアノード電極２４ａとのアノードコンタクトが形成される。カソード電極２４ｂは、ポリシリコンダイオード２０用の他方のコンタクトホール２３ｂに埋め込まれ、当該コンタクトホール２３ｂの底面においてｎ型ポリシリコン層２２に接する。このコンタクトホール２３ｂの底面に、ｎ型ポリシリコン層２２とカソード電極２４ｂとのカソードコンタクトが形成される。なお、コンタクトホール２３ａ，２３ｂには、バリアメタル層を介してタングステンプラグが埋め込まれてもよい（不図示）。
【００４６】
半導体基板１の裏面の表面層には、ｐ+型コレクタ領域１５が設けられている。コレクタ電極１６は、半導体基板１の裏面の全面に設けられている。コレクタ電極１６は、半導体基板１の裏面においてｐ+型コレクタ領域１５に接し、このｐ+型コレクタ領域１５に電気的に接続されている。
【００４７】
次に、実施の形態にかかる半導体装置の製造方法について説明する。図２は、実施の形態にかかる半導体装置の製造方法の概要を示すフローチャートである。図３〜８は、実施の形態にかかる半導体装置の製造途中の状態を示す断面図である。図３〜８には、トレンチゲート型ＩＧＢＴ１０のｐ型ベース領域３、ｎ+型エミッタ領域４、ｐ+型コンタクト領域５、ゲートトレンチ６、ゲート絶縁膜７およびゲート電極８からなるＭＯＳゲート部（図１参照）を図示省略する。まず、図３に示すように、例えばシリコンからなる半導体基板（半導体ウエハ）１のおもて面側に、トレンチゲート型ＩＧＢＴ１０のＭＯＳゲート部（不図示）等のおもて面素子構造を形成する（ステップＳ１）。
【００４８】
次に、半導体基板１のおもて面上に、例えば熱酸化法や化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法等により酸化シリコン（ＳｉＯ2）などによる絶縁層１２を選択的に形成する。次に、絶縁層１２上に、ポリシリコンダイオード２０のｐ型アノード層およびｎ型カソード層となる各ポリシリコン層２１，２２を形成する（ステップＳ２）。ポリシリコン層２１，２２は、ＣＶＤ法等によりノンドープポリシリコンを堆積した後に、それぞれｐ型不純物およびｎ型不純物をイオン注入することで形成されてもよいし、ＣＶＤ法等によりｐ型およびｎ型のドープドポリシリコンを堆積することで形成されてもよい。
【００４９】
次に、トレンチゲート型ＩＧＢＴ１０のゲート電極（不図示）およびポリシリコン層２１，２２を覆うように、半導体基板１のおもて面の全面に、例えばＣＶＤ法等により層間絶縁膜１３を形成する（ステップＳ３）。次に、熱処理（リフロー）や化学機械研磨（ＣＭＰ）等により層間絶縁膜１３を平坦化し、おもて面電極の被覆性（ステップカバレッジ）を向上させる（ステップＳ４）。次に、層間絶縁膜１３上に、所定領域が開口したレジスト膜３１を形成する（ステップＳ５）。
【００５０】
レジスト膜３１は、トレンチゲート型ＩＧＢＴ１０のトレンチコンタクト用のコンタクトホール９の形成領域、および、ポリシリコンダイオード２０のアノードコンタクト用およびカソードコンタクト用の各コンタクトホール２３ａ，２３ｂの形成領域に対応する部分に開口部３２，３３ａ，３３ｂを有する。レジスト膜３１の、トレンチゲート型ＩＧＢＴ１０のトレンチコンタクト用のコンタクトホール９の形成領域に対応する開口部（第２開口部）３２の幅ｗ１１は、レジスト膜３１の、ポリシリコンダイオード２０用のコンタクトホール２３ａ，２３ｂの形成領域に対応する各開口部（第１開口部）３３ａ，３３ｂの幅ｗ２１ａ，ｗ２１ｂよりも広くする。
【００５１】
次に、図４に示すように、レジスト膜３１をマスクとしてドライエッチングを行い、層間絶縁膜１３を選択的に除去する（ステップＳ６）。ステップＳ６のドライエッチングは、例えばトリフルオロメタン（ＣＨＦ3）ガスや、四フッ化炭素（ＣＦ4）ガス等のフッ素（Ｆ）系ガス（第２ガス）を用い、チャンバー（炉）内で発生させたプラズマ中のＦラジカルを利用して行う。このステップＳ６のドライエッチングにより、レジスト膜３１の開口部３３ａ，３３ｂに露出された部分において層間絶縁膜１３を深さ方向に貫通してポリシリコン層２１，２２にそれぞれ達する深さ（第１所定深さ）のコンタクトホール（第１コンタクトホール）２３ａ，２３ｂを形成する。これにより、ポリシリコンダイオード２０用のコンタクトホール２３ａ，２３ｂが形成される。
【００５２】
また、ステップＳ６のドライエッチングにより、レジスト膜３１の開口部３２に露出された部分において層間絶縁膜１３がエッチングされ、上記コンタクトホール２３ａ，２３ｂと同時に、レジスト膜３１の開口部３２にコンタクトホール（第２コンタクトホール）９ｂ’が形成される。上述したように、レジスト膜３１は、開口部３２の幅ｗ１１を開口部３３ａ，３３ｂの幅ｗ２１ａ，ｗ２１ｂよりも広くしている。このため、レジスト膜３１の開口部３２に形成されたコンタクトホール９ｂ’の深さは、レジスト膜３１の開口部３３ａ，３３ｂに形成されたコンタクトホール２３ａ，２３ｂの深さよりも深くなる。
【００５３】
次に、レジスト膜３１の開口部３３ａ，３３ｂに形成されたコンタクトホール２３ａ，２３ｂの深さがポリシリコン層２１，２２の表面に達した時点で、チャンバー内に供給するガス種を例えばオクタフルオロシクロブタン（Ｃ4Ｆ8）ガス等のフッ化炭素（ＣｘＦｙ、ｘ,ｙ：整数）系ガス（第１ガス）に切り替える（ステップＳ７）。ステップＳ７の処理時、チャンバー内のガス種が完全にＣｘＦｙ系ガスに切り替わるまでに、チャンバー内に残るＦ系ガスにより層間絶縁膜１３がエッチングされる。このため、ステップＳ７の処理後にコンタクトホール２３ａ，２３ｂの底面にそれぞれポリシリコン層２１，２２が露出されてもよい。すなわち、ステップＳ６のドライエッチング時にレジスト膜３１の開口部３３ａ，３３ｂに形成されたコンタクトホール２３ａ，２３ｂの深さがポリシリコン層２１，２２の表面に達した時点よりも早いタイミングでステップＳ７の処理を行ってもよい。
【００５４】
次に、ステップＳ７において切り替えたＣｘＦｙ系ガスを用い、チャンバー内で発生させたプラズマ中のＣｘＦｙラジカルによるドライエッチングにより、ＣｘＦｙ系ガスによるポリマー（ＣｘＦｙラジカルによるポリマー）３４を堆積する（ステップＳ８）。ポリマー３４とは、ステップＳ８の処理時に供給するガスに含まれる成分で生成される反応生成物である。そして、ステップＳ８においては、図５に示すように、レジスト膜３１の開口部３３ａ，３３ｂに形成されたコンタクトホール２３ａ，２３ｂをポリマー３４で埋める。
【００５５】
ステップＳ８においては、コンタクトホール２３ａ，２３ｂをポリマー３４で埋めることで、コンタクトホール２３ａ，２３ｂの側壁およびコンタクトホール２３ａ，２３ｂに露出するポリシリコン層２１，２２の表面をポリマー３４で完全に保護し、レジスト膜３１の開口部３３ａ，３３ｂに露出する層間絶縁膜１３のエッチングを終了させる。コンタクトホール２３ａ，２３ｂには、後述するステップＳ１０，Ｓ１２の処理においてレジスト膜３１の開口部３３ａ，３３ｂに露出する層間絶縁膜１３およびポリシリコン層２１，２２がドライエッチングされない程度にポリマー３４が埋め込まれていればよい。
【００５６】
レジスト膜３１の開口部３２に形成されたコンタクトホール９ｂ’は、ステップＳ８の処理で堆積されるポリマー３４で埋まらない程度の幅ｗ１（図１参照）に設計されている。このため、レジスト膜３１の開口部３２に形成されたコンタクトホール９ｂ’の内壁（例えば側壁）には、後述するステップＳ１０，Ｓ１２のドライエッチングの進行を阻害しない程度にポリマー３４が堆積される。次に、チャンバー内に供給するガス種を再度例えばＣＨＦ3ガスやＣＦ4ガス等のＦ系ガス（第３ガス）に切り替える（ステップＳ９）。そして、レジスト膜３１をマスクとして、レジスト膜３１の開口部３２に露出する層間絶縁膜１３をチャンバー内で発生させたプラズマ中のＦラジカルを利用して再度ドライエッチングする（ステップＳ１０）。ステップＳ１０のドライエッチングの条件は、例えばステップＳ６のドライエッチングの条件と同様であってもよい。
【００５７】
ステップＳ１０のドライエッチングにより、レジスト膜３１の開口部３２に形成されたコンタクトホール９ｂ’の深さを深くし、図６に示すように、層間絶縁膜１３を深さ方向に貫通して半導体基板１のおもて面に達するコンタクトホール９ｂを形成する。このとき、上述したようにレジスト膜３１の開口部３３ａ，３３ｂに形成されたコンタクトホール２３ａ，２３ｂにはポリマー３４が埋め込まれ、コンタクトホール２３ａ，２３ｂの側壁およびコンタクトホール２３ａ，２３ｂに露出するポリシリコン層２１，２２の表面がポリマー３４で保護された状態にある。このため、レジスト膜３１の開口部３３ａ，３３ｂに露出された層間絶縁膜１３およびポリシリコン層２１，２２はドライエッチングされない。コンタクトホール２３ａ，２３ｂに埋め込まれたポリマー３４は、後述するステップＳ１２のドライエッチング時にレジスト膜３１の開口部３３ａ，３３ｂに露出された層間絶縁膜１３およびポリシリコン層２１，２２がエッチングされない程度に残っていればよく、ステップＳ１０のドライエッチングにより若干除去されてもよい。図６にはステップＳ１０のドライエッチング後に残るポリマー３４をそれぞれ符号３４で示し、図７にはステップＳ１２のドライエッチング後に残るポリマー３４を符号３４ｂで示す。
【００５８】
次に、チャンバー内に供給するガス種を例えばＳＦ6ガスやクロロトリフルオロメタン（ＣＣｌＦ3）ガス等のＦ系ガスに切り替える（ステップＳ１１）。後述するステップＳ１２のドライエッチングにおいて、ステップＳ１０のドライエッチングで用いたガスを用いることができる場合には、ステップＳ１１の処理を省略してもよい。そして、図７に示すように、レジスト膜３１をマスクとして、レジスト膜３１の開口部３２に露出された部分において半導体基板１（シリコン部）をプラズマ中のＦラジカルを利用してドライエッチングし、コンタクトホール９ｂに連続して所定深さのエミッタトレンチ９ａを形成する（ステップＳ１２）。これにより、エミッタトレンチ９ａおよびコンタクトホール９ｂからなるトレンチコンタクト用のコンタクトホール９が形成される。
【００５９】
次に、図８に示すように、薬液による溶解処理や酸素を用いたアッシング（灰化）処理、アミン系剥離液を用いた剥離等によりレジスト膜３１を除去する（ステップＳ１３）。次に、コンタクトホール２３ａ，２３ｂ，９ｂおよびエミッタトレンチ９ａの内部に残るポリマー３４ｂを薬液による溶解処理（例えば硫酸過酸化水素水溶液（Ｈ2ＳＯ4／Ｈ2Ｏ2／Ｈ2Ｏ）によるＳＰＭ洗浄や、Ｈ2Ｏ2（過酸化水素）とアンモニア（ＮＨ3）との混合水溶液によるＳＣ１洗浄）により浮き上がらせて除去（リフトオフ）する（ステップＳ１４）。
【００６０】
例えば通常のボッシュプロセスを用いた従来技術（図９〜１５および上記特許文献１参照）では、層間絶縁膜１０３や半導体基板１０１（シリコン部）をエッチングするエッチング工程と、コンタクトホール１３７の側壁にポリマー１３６を堆積させてコンタクトホール１３７の側壁を保護する堆積工程と、を交互に繰り返し行うことを１工程として所定深さのコンタクトホール１３７を形成する。このコンタクトホール１３７は、深さの異なる他のコンタクトホール１３３ａ，１３３ｂと異なる工程で形成される。それに対して、本発明においては、上述したように、ステップＳ６，Ｓ１０，Ｓ１２においてそれぞれボッシュプロセスのエッチング工程のみを１回ずつ行い、ステップＳ８においてボッシュプロセスのポリマー３４の堆積工程のみを１回行う。
【００６１】
ステップＳ６で形成されるコンタクトホール２３ａ，２３ｂには、その後のステップＳ８においてポリマー３４が埋め込まれる。このため、ステップＳ６のドライエッチングのみで所定深さになるコンタクトホール２３ａ，２３ｂと、ステップＳ８の前後に行うステップＳ６，Ｓ１０，Ｓ１２のドライエッチングをすべて行うことで所定深さになるコンタクトホール９と、を１つのレジストマスク（レジスト膜３１）のみを用いて同時に形成することができる。かつ、半導体基板１をチャンバーから取り出すことなく、ステップＳ７，Ｓ１１のガス種の切り替えのみで、ステップＳ８の前後に行うステップＳ６，Ｓ１０，Ｓ１２のドライエッチング工程を連続して行うことができる。
【００６２】
ステップＳ７，Ｓ１１のガス種の切り替えを行うタイミングは、例えば、それぞれステップＳ６，Ｓ１０のドライエッチング条件（エッチングレート等）から算出されるエッチング時間に基づいて決定されてもよい。また、ステップＳ７，Ｓ１１のガス種の切り替えを行うタイミングは、それぞれステップＳ６，Ｓ１０のドライエッチング時に観測可能なプラズマの発光強度に基づいて決定されてもよい。
【００６３】
次に、半導体基板１のおもて面の全面に、コンタクトホール９，２３ａ，２３ｂに埋め込むように電極層（不図示）を形成する。次に、フォトリソグラフィおよびエッチングにより電極層をパターニングして、コンタクトホール９，２３ａ，２３ｂの内部に埋め込まれた部分をそれぞれエミッタ電極１４、アノード電極２４ａおよびカソード電極２４ｂとして残す。これにより、コンタクトホール９を構成するエミッタトレンチ９ａの内壁に、ｎ+型エミッタ領域４およびｐ+型コンタクト領域５とエミッタ電極１４とのエミッタコンタクトが形成される。コンタクトホール２３ａの底面に、ｐ型ポリシリコン層２１とアノード電極２４ａとのアノードコンタクトが形成される。コンタクトホール２３ｂの底面に、ｎ型ポリシリコン層２２とカソード電極２４ｂとのカソードコンタクトが形成される。次に、半導体基板１の裏面にｐ+型コレクタ領域１５およびコレクタ電極１６を形成する。その後、半導体基板１を切断して個々のチップ状に個片化することで、図１の半導体装置が完成する。
【００６４】
上述した実施の形態にかかる半導体装置の製造方法において、ステップＳ１２を省略してもよい。ステップＳ１２を省略した場合、半導体基板１のおもて面上にｎ+型エミッタ領域およびｐ+型コンタクト領域とエミッタ電極とのエミッタコンタクトが形成された通常のエミッタコンタクトを有する半導体装置を作製（製造）することができる。また、上述したコンタクトホール９，２３ａ，２３ｂと同時に、トレンチゲート型ＩＧＢＴ１０のゲート電極８をチップ表面に引き出してゲートランナーやゲートパッド（電極パッド）等に接続するためのコンタクトホール（不図示）を形成してもよい。
【００６５】
トレンチゲート型ＩＧＢＴ１０のゲート電極８をチップ表面に引き出すためのコンタクトホールは、活性領域に形成してもよいし、活性領域の周囲を囲むエッジ終端領域に形成してもよい。活性領域は、オン状態のときに電流が流れる（電流駆動を担う）領域である。エッジ終端領域は、活性領域と半導体基板（半導体チップ）１の側面との間の領域であり、ｎ-型ドリフト領域２の、基板おもて面（半導体基板１のおもて面）側の電界を緩和して耐圧（耐電圧）を保持する領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。
【００６６】
また、半導体基板１に形成したゲートトレンチ６の内部にＭＯＳゲートを埋め込んだトレンチゲート型ＩＧＢＴ１０に代えて、半導体基板上に平板状にＭＯＳゲートを設けたプレーナゲート型ＩＧＢＴ（不図示）を形成してもよい。プレーナゲート型ＩＧＢＴのエミッタコンタクト用およびゲートコンタクト用の各コンタクトホールの深さはそれぞれ異なる。このため、上述した実施の形態にかかる半導体装置の製造方法を適用して、プレーナゲート型ＩＧＢＴのエミッタコンタクトおよびゲートコンタクト用の各コンタクトホールを同時に形成すればよい。
【００６７】
また、ＣｘＦｙ系ガスとＦ系ガスとの混合ガスを用いて、相対的に深さの浅いコンタクトホールのみがポリマーで埋まるように、相対的に深さの浅いコンタクトホールの深さに基づいてドライエッチング条件を最適化することで、ステップＳ７，Ｓ９のガス種の切り替えを省略することも可能である。この場合、ステップＳ６のドライエッチングは、例えばチャンバー内にＣＨＦ3ガスを４０ｍｌ／分で流量し、Ｃ4Ｆ8ガスを１０ｍｌ／分で流量し、４００Ｗの電力でプラズマを発生させた混合ガスを用いて行う。ステップＳ８のポリマー３４の堆積は、例えばチャンバー内にＣＨＦ3ガスを１０ｍｌ／分で流量し、Ｃ4Ｆ8ガスを４０ｍｌ／分で流量し、４００Ｗの電力でプラズマを発生させた混合ガスを用いて行う。ステップＳ１０のドライエッチングは、例えばチャンバー内にＣＨＦ3ガスを４０ｍｌ／分で流量し、Ｃ4Ｆ8ガスを１０ｍｌ／分で流量し、４００Ｗの電力でプラズマを発生させた混合ガスを用いて行う。
【００６８】
また、半導体基板１の材料を、シリコンに代えて炭化珪素（ＳｉＣ）としてもよい。半導体基板１の材料を炭化珪素とする場合、ステップＳ６，１０のドライエッチングに用いるガス種は、例えばＣＦ4、ＣＨＦ3等を用いればよい。ステップＳ１２のドライエッチングに用いるガス種は、例えばＳＦ6、ＣＣｌＦ3等を用いればよい。ステップＳ７においてチャンバー内に供給するガス種は、例えば四フッ化ケイ素（ＳｉＦ4）＋酸素（Ｏ2）等を用いればよい。
【００６９】
以上、説明したように、実施の形態によれば、深さの異なる複数のコンタクトホールの形成領域に対応する開口部を有するレジスト膜をマスクとして層間絶縁膜をドライエッチングする。そして、相対的に深さの浅いコンタクトホールの深さが所定深さに達した後、チャンバー内に供給するガス種を切り替え、ボッシュプロセスのポリマーの堆積工程を利用してポリマーを堆積し、相対的に深さの浅いコンタクトホールをポリマーで埋める。このとき、レジスト膜の、相対的に深さの深いコンタクトホールの形成領域に対応する開口部の幅が相対的に深さの浅いコンタクトホールの形成領域に対応する開口部の幅よりも広いことで、相対的に深さの深いコンタクトホールはポリマーで埋め込まれない。相対的に深さの浅いコンタクトホールにポリマーが埋め込まれた状態で、チャンバー内に供給するガス種を再度切り替えて、同一のレジスト膜をマスクとして層間絶縁膜をドライエッチングすることにより、相対的に深さの深いコンタクトホールを所定深さにする。
【００７０】
例えば従来技術（図９〜１５参照）では、深さの異なる複数のコンタクトホールごとにレジストマスク（レジスト膜）を形成していた。具体的には、従来技術では、レジスト膜１３１，１３５を形成するための２回のフォトリソグラフィ工程が必要である。それに対して、実施の形態によれば、上述したようにチャンバー内に供給するガス種の切り替えのみで、１つのレジストマスクのみを用いて、半導体基板（半導体ウエハ）をチャンバーから取り出すことなく、深さの異なる複数のコンタクトホールを形成することができる。このため、従来技術と比べて、工程数を削減することができる。また、コスト（材料費等）を低減することができ、かつレジストマスクの形成（１回のフォトリソグラフィ工程は１時間程度を要する）やレジストマスクの除去に要した時間を短縮することができる。したがって、深さの異なる複数のコンタクトホールを形成するにあたって、コストの低減およびリードタイムの短縮を実現することができる。具体的には、例えば、エッチングレートが同じ場合、製品によって異なるが、１回のフォトリソグラフィ工程を削減することができるため、従来技術と比べて３〜５％程度の時短が可能である。
【００７１】
また、実施の形態によれば、ポリマーの堆積工程の前後に行う各エッチング工程でそれぞれ、相対的に深さの浅いコンタクトホールの深さと、相対的に深さの深いコンタクトホールの深さと、を自由に調整可能である。また、従来技術では、深さの異なる複数のコンタクトホールを形成する場合、一方のコンタクトホールを形成するためのエッチングでマスクとして用いるレジスト膜が、すでに形成されている他方のコンタクトホールに埋め込まれる。このため、他方のコンタクトホールの内部にレジスト残渣が生じ、コンタクト不良を発生させる虞がある。それに対して、実施の形態によれば、１つのレジスト膜を用いて深さの異なる複数のコンタクトホールを形成するため、コンタクトホールにレジスト膜が埋め込まれない。したがって、コンタクトホール内のレジスト残渣によるコンタクト不良が生じることを防止することができる。
【００７２】
また、従来技術では、層間絶縁膜をエッチングする工程と、コンタクトホールの側壁にポリマーを堆積してコンタクトホールの側壁を保護する堆積工程と、を交互に繰り返し行う。このため、ボッシュプロセスの処理条件によっては、ボッシュプロセス中にコンタクトホールがポリマーで埋まってしまい（エッチストップ）、コンタクトホールの形成が妨げられる。また、エッチストップにより除去しきれなかったポリマーがコンタクトホールの底部に残ってしまい、シリコンと電極層や、ゲート電極と電極層とが接続されないことで、特性不良や信頼性低下が生じる。それに対して、実施の形態によれば、相対的に深さの浅いコンタクトホールにポリマーを埋め込むための１回のポリマーの堆積工程を行うのみであるため、相対的に深さの深いコンタクトホールのエッチストップは生じない。
【００７３】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態では、ＩＧＢＴを例に説明しているが、ＩＧＢＴに代えて、ＭＯＳＦＥＴや、ｐ型拡散領域とｎ型拡散領域とのｐｎ接合で形成されるダイオードとしてもよい。また、本発明は、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
【産業上の利用可能性】
【００７４】
以上のように、本発明にかかる半導体装置の製造方法は、深さの異なる複数のコンタクトホールを有する半導体装置に有用である。
【符号の説明】
【００７５】
１  半導体基板
２  ｎ-型ドリフト領域
３  ｐ型ベース領域
４  ｎ+型エミッタ領域
５  ｐ+型コンタクト領域
６  ゲートトレンチ
７  ゲート絶縁膜
８  ゲート電極
９  コンタクトホール
９ａ  エミッタトレンチ
９ｂ，９ｂ'  トレンチコンタクト用のコンタクトホール
１０  トレンチゲート型ＩＧＢＴ
１１  フィールド酸化膜
１２  絶縁層
１３  層間絶縁膜
１４  エミッタ電極
１５  ｐ+型コレクタ領域
１６  コレクタ電極
２０  ポリシリコンダイオード
２１  ｐ型ポリシリコン層
２２  ｎ型ポリシリコン層
２３ａ，２３ｂ  ポリシリコンダイオード用のコンタクトホール
２４ａ  アノード電極
２４ｂ  カソード電極
３１  レジスト膜
３２，３３ａ，３３ｂ  レジスト膜の開口部
３４，３４ａ，３４ｂ  ポリマー
ｗ１  トレンチコンタクト用のコンタクトホールの幅
ｗ２ａ，ｗ２ｂ  ポリシリコンダイオード用のコンタクトホールの幅
ｗ３  ゲートトレンチの幅
ｗ１１，ｗ２１ａ，ｗ２１ｂ  レジスト膜の開口部の幅
【図１】
2019046834.tif 000003
【図２】
2019046834.tif 000004
【図３】
2019046834.tif 000005
【図４】
2019046834.tif 000006
【図５】
2019046834.tif 000007
【図６】
2019046834.tif 000008
【図７】
2019046834.tif 000009
【図８】
2019046834.tif 000010
【図９】
2019046834.tif 000011
【図１０】
2019046834.tif 000012
【図１１】
2019046834.tif 000013
【図１２】
2019046834.tif 000014
【図１３】
2019046834.tif 000015
【図１４】
2019046834.tif 000016
【図１５】
2019046834.tif 000017
【手続補正書】
【提出日】平成30年6月6日(2018.6.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
また、ＣｘＦｙ系ガスとＦ系ガスとの混合ガスを用いて、相対的に深さの浅いコンタクトホールのみがポリマーで埋まるように、相対的に深さの浅いコンタクトホールの深さに基づいてドライエッチング条件を最適化することで、ステップＳ７，Ｓ９のガス種の切り替えを省略することも可能である。この場合、ステップＳ６のドライエッチングは、例えばチャンバー内にＣＨＦ3ガスを４０ｍｌ／分の流量で流し、Ｃ4Ｆ8ガスを１０ｍｌ／分の流量で流し、４００Ｗの電力でプラズマを発生させた混合ガスを用いて行う。ステップＳ８のポリマー３４の堆積は、例えばチャンバー内にＣＨＦ3ガスを１０ｍｌ／分の流量で流し、Ｃ4Ｆ8ガスを４０ｍｌ／分の流量で流し、４００Ｗの電力でプラズマを発生させた混合ガスを用いて行う。ステップＳ１０のドライエッチングは、例えばチャンバー内にＣＨＦ3ガスを４０ｍｌ／分の流量で流し、Ｃ4Ｆ8ガスを１０ｍｌ／分の流量で流し、４００Ｗの電力でプラズマを発生させた混合ガスを用いて行う。