(57)【要約】【課題】端面実装された半導体素子を備え、従来よりも信頼性の高い半導体装置およびその製造方法を実現する。【解決手段】半導体基板２０の端面２０ｃにおいて露出する端面電極２２２をはんだを有してなる材料で構成され、端面電極２２２にバリが発生しても加熱により除去可能、かつ端面におけるリーク発生が抑制される半導体素子となる。そして、該半導体基板を備える半導体素子１００を、該端面のうち該端面電極が形成された面を実装基板１０の一面１０ａ側に向けた状態で、該一面上に搭載された半導体装置とする。これにより、該半導体素子が該端面電極により端面実装がされ、従来によりも信頼性の高い半導体装置となる。また、該半導体装置の製造方法には、はんだにより該端面電極を形成した後、該端面電極を融解させた後に再度固化することを含む。これにより、該端面電極のバリを容易に除去可能でき、信頼性の高い半導体装置を製造できる。【選択図】図１
2019046906.tif 000002
【特許請求の範囲】
【請求項１】
一面（１０ａ）を有する実装基板（１０）と、
表面（２０ａ）、裏面（２０ｂ）および前記表面と前記裏面とを繋ぐ端面（２０ｃ）を有する半導体基板（２０）と、物理量に応じた信号を出力するセンサ部（３０）とを有する半導体素子（１００）と、を備え、
前記半導体基板は、前記端面に前記表面と前記裏面とを繋ぐ溝部（２１）が形成されており、
前記溝部には、該溝部の内壁面を覆う絶縁膜（２１１）と、前記絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極（２１２）とが形成されており、
前記半導体素子は、前記端面のうち前記端面電極が形成されている面が前記一面側を向いた状態で前記一面上に搭載されると共に、前記端面電極を介して前記実装基板と電気的に接続されている半導体装置。
【請求項２】
前記絶縁膜は、第１絶縁膜であり、
前記半導体基板は、前記表面と前記裏面とを繋ぐ貫通孔（２２）が形成されており、
前記貫通孔には、該貫通孔の内壁面を覆う第２絶縁膜（２２１）と、前記第２絶縁膜を介して前記貫通孔を充填し、はんだを有してなる貫通電極（２２２）とが形成されている請求項１に記載の半導体装置。
【請求項３】
前記表面に対する法線方向から見て、前記端面電極の最大幅と前記貫通電極の最大幅とが異なっている請求項２に記載の半導体装置。
【請求項４】
前記半導体基板は、第１半導体基板であり、
前記半導体素子は、第２半導体基板（５０）をさらに有し、
前記第２半導体基板は、前記第１半導体基板と前記第２半導体基板とが積層された構成とされている請求項１ないし３のいずれか１つに記載の半導体装置。
【請求項５】
前記第２半導体基板は、表裏の関係にある一面（５０ａ）と他面（５０ｂ）とを有すると共に、該一面と該他面とを繋ぐ側面（５０ｃ）を備え、
前記側面には、前記溝部を第１溝部として、前記一面と前記他面とを繋ぐ第２溝部（５１）が形成されており、
前記第２溝部は、前記第１溝部の内壁面を覆う前記絶縁膜を第１絶縁膜として、該第２溝部の内壁面が第３絶縁膜（５１１）により覆われていると共に、はんだを有してなり、前記第３絶縁膜を介して該第２溝部を充填する側面電極（５１２）が形成されており、
前記側面のうち前記側面電極が形成されている面は、前記端面のうち前記端面電極が形成されている面と共に前記一面側を向いた配置とされており、
前記半導体素子は、前記端面電極および前記側面電極を介して前記一面上に搭載されている請求項４に記載の半導体装置。
【請求項６】
前記半導体素子は、前記第１半導体基板および前記第２半導体基板のうち一方が前記センサ部を備えるセンサチップであり、他方がキャップであり、
前記センサ部は、前記センサチップのうち前記キャップと向き合う面に配置され、前記キャップにより封止されている請求項４または５に記載の半導体装置。
【請求項７】
前記第１半導体基板はキャップである請求項６に記載の半導体装置。
【請求項８】
前記半導体素子は、はんだと樹脂とにより構成された接合材（４０）を介して前記一面上に搭載されている請求項１ないし７のいずれか１つに記載の半導体装置。
【請求項９】
前記物理量は、加速度、角速度および磁気のいずれか１つであり、
前記半導体素子は、加速度センサ、角速度センサおよび地磁気センサのいずれか１つとして機能する請求項１ないし８のいずれか１つに記載の半導体装置。
【請求項１０】
請求項１ないし９のいずれか１つに記載の半導体装置の製造方法であって、
前記実装基板を用意することと、
前記表面もしくは前記裏面から他方の面へ延びると共に、前記表面もしくは前記裏面に対する法線方向から見て、最大幅の寸法が異なる複数のトレンチ（２１Ａ、２２）および該複数のトレンチの内壁面を覆う絶縁膜（２１Ｂ、２２１）が形成された前記半導体基板を用意することと、
前記半導体基板を用意した後、前記複数のトレンチを溶融したはんだを用いて充填して該はんだを固化することと、
前記はんだにより充填された前記複数のトレンチのうち一部を分割し、前記端面において前記はんだが露出する前記端面電極を形成することと、
前記端面電極が形成された前記半導体基板を用いて前記半導体素子を形成することと、
前記端面のうち前記端面電極が形成された面を前記実装基板の前記一面側に向けた状態で、前記実装基板の前記一面上に前記半導体素子を搭載することと、を含む前記半導体装置の製造方法。
【請求項１１】
前記複数のトレンチを溶融したはんだを用いて充填することにおいては、真空中において前記溶融したはんだを塗布した後に、前記溶融したはんだが塗布された前記半導体基板を加圧することにより行う請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記端面電極を形成した後に、加熱により前記端面電極を溶融させ、溶融させた前記端面電極を再度固化する請求項１０または１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、端面において半導体基板から露出する貫通電極を備える半導体素子が、該貫通電極が形成された端面を実装基板に向けた状態で実装された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、表面と裏面とを有し、表面側から裏面側へ延びるように形成された複数のビアを有する半導体基板を備え、複数のビアのうち一部が平面視にて分断された状態とされ、表面と裏面とを繋ぐ面である端面において露出している半導体素子が知られている。そして、このような半導体素子がその端面を他の回路基板の一面と対面させた状態で、該端面において露出する一部のビア内に設けられた接合材を介して該一面上に実装されている半導体装置が知られている（以下、このような実装を「端面実装」という）。この種の半導体装置としては、例えば、特許文献１に記載の発明が挙げられる。
【０００３】
特許文献１に記載の半導体装置は、表裏の関係にある一面と他面とを有し、一面に加速度計などの回路が形成された第１の半導体基板と、表面と裏面とを有する第２の半導体基板とを有する半導体素子を備えた構成とされている。第１の半導体基板は、他面から一面側へ延びるビアが複数形成されていると共に、該第１の半導体基板の一面が第２の半導体基板の裏面と接合されている。第２の半導体基板は、表面から裏面側へと延びるビアが複数形成されている。これらのビアは、その内壁に第１の半導体基板の回路と電気的に接続された配線が形成されている。このような構成において、特許文献１に記載の半導体装置は、この半導体素子の一部のビアが一面に対する法線方向から見て円弧状となるように分断され、該一部のビアの内壁面が端面側において露出している。そして、この半導体装置は、該半導体素子の端面が他の回路基板の一面と対面すると共に、該一部のビア内に設けられた接合材を介して他の回路基板の一面上に端面実装されている。
【０００４】
このように端面実装が可能、かつ加速度センサとされた半導体素子を、例えば該半導体素子を互いに直交する３つの軸方向それぞれの加速度を検出できるように１つの回路基板上に３つ搭載した場合、３つの軸方向それぞれの加速度を検出できる半導体装置となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１２−１６０７３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、本発明者らは、このような端面実装を、半導体基板を貫通するビアを金属材料などの導電性材料で充填して形成されたＳｉ貫通電極、すなわちＴＳＶを利用して行うことを検討している。この場合、平面視にて端面で分断され、該端面で露出すると共に端面実装に用いられるＴＳＶ（以下「端面ＴＳＶ」という）は、端面実装の面積を大きくし、接合信頼性を向上させる観点から、その径が端面で露出していない他のＴＳＶの径よりも大きいことが好ましい。しかしながら、このように径の異なる複数のＴＳＶを形成する場合、一度のめっき法により行うことは難しい。
【０００７】
具体的には、複数のビアが形成された面に対する法線方向から見て、複数のビアのうち径の小さいビア（以下「小径ビア」という）と径の大きいビア（以下「大径ビア」という）との２種のビアそれぞれを充填するＴＳＶをめっき法で形成する場合について検討する。このとき、大径ビアを充填するＴＳＶ（以下「大径ＴＳＶ」という）を形成するのに要する時間は、小径ビアを充填するＴＳＶ（以下「小径ＴＳＶ」という）を形成するのに要する時間よりも長い。そのため、小径ビアおよび大径ビアそれぞれを一度のめっき法で充填しようとすると、小径ＴＳＶを形成した後もめっきを続けることとなってしまい、小径ＴＳＶが半導体基板をはみ出すように過剰に形成される。また、大径ＴＳＶをめっき法で形成する手法は、時間を要するため、小径ＴＳＶのみをめっき法で形成する場合よりも高コストとなる。
【０００８】
ここで、端面ＴＳＶは、ビアを金属材料で充填してＴＳＶを形成した後に、平面視にて当該ＴＳＶを分断するようにダイシングカットを行って形成されるため、そのＴＳＶの断面が端面側において露出した状態となる。このような工程により形成される端面ＴＳＶは、ダイシングブレードで端面ＴＳＶを構成する金属材料が切断される際に当該金属材料が伸びることに起因し、平面視にて端面ＴＳＶ側から半導体基板まで突き出た突起、すなわちバリが形成されてしまうことがある。このようなバリが形成された場合、端面ＴＳＶは、半導体基板と電気的に繋がって短絡してしまい、歩留まりの低下や信頼性の低下の原因となってしまう。
【０００９】
本発明は、上記の点に鑑みてなされたものであり、他のＴＳＶよりも径の大きな端面ＴＳＶを有しつつも、端面ＴＳＶでの短絡が抑制された半導体素子が、他の実装基板に端面実装された半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、請求項１に記載の半導体装置は、一面（１０ａ）を有する実装基板（１０）と、表面（２０ａ）、裏面（２０ｂ）および表面と裏面とを繋ぐ端面（２０ｃ）を有する半導体基板（２０）と、物理量に応じた信号を出力するセンサ部（３０）とを有する半導体素子（１００）と、を備える。このような構成において、半導体基板は、端面に表面と裏面とを繋ぐ溝部（２１）が形成されており、溝部には、該溝部の内壁面を覆う絶縁膜（２１１）と、絶縁膜を介して該溝部を充填し、はんだを有してなる端面電極（２１２）とが形成されており、半導体素子は、端面のうち端面電極が形成されている面が一面側を向いた状態で一面上に搭載されると共に、端面電極を介して実装基板と電気的に接続されている。
【００１１】
このように、端面に形成された溝部を充填し、端面において露出する端面電極、すなわち端面ＴＳＶにはんだを有してなる材料が用いられることで、端面ＴＳＶにバリが発生した場合であっても、加熱によりバリを除去できる半導体素子の構成となる。また、端面ＴＳＶにおけるバリを除去できる半導体素子の構成とされることで、端面ＴＳＶでの半導体素子のリーク電流の発生を抑制することができ、歩留まりや信頼性を向上する。そのため、このような半導体素子を用いた半導体装置は、その歩留まりや信頼性が向上する。
【００１２】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
【図面の簡単な説明】
【００１３】
【図１】第１実施形態の半導体装置を示す斜視図である。
【図２】図１中のII-II間を通る平面に沿って第１実施形態の半導体装置を切断した場合における断面を示す断面図である。
【図３】端面実装される半導体素子を示す斜視図である。
【図４】第１実施形態の半導体装置の製造工程を示す図である。
【図５】図４に続く第１実施形態の半導体装置の製造工程を示す図である。
【図６】端面電極に生じるバリとその除去を示す平面図であり、（ａ）は半導体基板の分割直後を示す図であり、（ｂ）は端面電極を再融解・固化した後を示す図である。
【図７】第１実施形態の半導体装置における半導体素子の構造の変形例について示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）の断面図である。
【図８】第１実施形態の半導体装置における半導体素子の構造の変形例について示す図であって、（ａ）は斜視図であり、（ｂ）は（ａ）の断面図である。
【図９】第２実施形態の半導体装置を示す斜視図である。
【発明を実施するための形態】
【００１４】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１５】
（第１実施形態）
第１実施形態の半導体装置Ｓ１について、図１〜図６を参照して述べる。図１、図２では、構成を分かり易くするため、後述する実装基板１０、半導体素子１００および接合材４０以外の構成を省略している。図１、図３では、構成を分かり易くするため、一方向から斜視した状態において当該一方向から見えない部分については、破線で示すと共に、半導体素子１００のうち表面２０ａ側に形成された絶縁膜については省略している。
【００１６】
本実施形態の半導体装置Ｓ１は、図１もしくは図２に示すように、実装基板１０と、半導体素子１００とを備え、実装基板１０の一面１０ａ上に半導体素子１００が搭載された構成とされている。
【００１７】
実装基板１０は、本実施形態では、例えば、ガラスエポキシ樹脂などにより構成された一面１０ａを有する板状の基板である。実装基板１０は、図示しない回路配線、電極パッドや半導体素子１００を制御する図示しないＩＣ（Integrated Circuitの略）チップなどを備えていてもよい。
【００１８】
半導体素子１００は、本実施形態では、図１もしくは図２に示すように、半導体基板２０と、半導体基板２０に形成されたセンサ部３０と、を有してなり、接合材４０を介して実装基板１０の一面１０ａ上に搭載されている。具体的には、図３に示すように、半導体素子１００は、端面２０ｃのうち端面電極２１２が形成された搭載面２０ｃａを実装基板１０の一面１０ａ側に向けた状態で、該一面１０ａ上に端面実装されている。
【００１９】
半導体基板２０は、例えばシリコンなどによりなり、本実施形態では、図３に示すように、表面２０ａと、その反対側の裏面２０ｂと、表面２０ａと裏面２０ｂとを繋ぐ端面２０ｃとを備える四角形板状とされている。半導体基板２０は、図２に示すように、表面２０ａと裏面２０ｂとを繋ぐ溝部２１と貫通孔２２とが形成されている。
【００２０】
溝部２１は、本実施形態では、図３に示すように、裏面２０ｂに対する法線方向（以下「裏面法線方向」という）から見て、円弧形状とされ、端面２０ｃに２つ設けられている。溝部２１の内壁面は、例えばＳｉＯ２などの絶縁性材料によりなる第１絶縁膜２１１により覆われている。溝部２１は、図３に示すように、第１絶縁膜２１１を介して端面電極２１２により充填されている。溝部２１は、円弧形状に限られず、台形形状や多角形状などとされてもよく、テーパーが設けられてもよいし、他の形状とされてもよい。
【００２１】
端面電極２１２は、例えば、はんだを有する導電性材料により構成される。端面電極２１２は、半導体基板２０に貫通孔とその内壁面を覆う絶縁膜と該絶縁膜を介して貫通孔を充填する電極を形成した後に、ダイシングカットなどにより分割されて形成された結果、端面２０ｃにおいて半導体基板２０から延設方向における断面が露出している。この詳細は、後述する製造工程において説明する。
【００２２】
端面電極２１２は、図１に示すように、接合材４０を介して半導体素子１００を実装基板１０の一面１０ａ上に搭載され、露出した断面が該一面１０ａ側を向くように配置される。言い換えると、半導体素子１００は、その端面２０ｃのうち端面電極２１２が形成された搭載面２０ｃａが一面１０ａ側を向くように配置される。端面電極２１２は、本実施形態では、接合材４０を介して実装基板１０と電気的に接続されている。
【００２３】
端面電極２１２は、図３に示すように、裏面法線方向から見て、その最大幅が後述する貫通電極２２２の最大幅よりも大きくされることが好ましい。より具体的には、裏面法線方向から見て、端面電極２１２の搭載面２０ｃａにおける幅は、貫通電極２２２の最大幅よりも大きくされることが好ましい。これは、端面電極２１２の搭載面２０ｃａにおける露出面積を広く、すなわち接合の面積を広くすることで、半導体素子１００の接合における信頼性を高めるためである。
【００２４】
なお、この端面電極２１２や貫通電極２２２の幅については、任意であり、適宜調整される。また、本実施形態では、溝部２１、第１絶縁膜２１１および端面電極２１２がそれぞれ２つ形成されている例について説明しているが、これに限られず、これらの数は、適宜変更されてもよい。
【００２５】
貫通孔２２は、本実施形態では、図３に示すように、円形状とされ、裏面法線方向から見て、半導体基板２０の外郭領域の内側に３つ設けられている。貫通孔２２の内壁面は、例えばＳｉＯ２などの絶縁性材料によりなる第２絶縁膜２２１により覆われている。貫通孔２２は、図２に示すように、第２絶縁膜２２１を介して貫通電極２２２により充填されている。
【００２６】
貫通電極２２２は、端面電極２１２と同様に、例えば、はんだを有してなる導電性材料により構成される。貫通電極２２２は、本実施形態では、表面２０ａ側もしくは裏面２０ｂ側に設けられた図示しない回路配線を介して端面電極２１２やセンサ部３０と電気的に接続されている。
【００２７】
なお、貫通孔２２は、円形状に限られず、楕円形状や多角形状などとされてもよく、テーパーが設けられてもよいし、他の形状とされてもよい。また、本実施形態では、貫通孔２２、第２絶縁膜２２１および貫通電極２２２がそれぞれ３つ形成された例について説明しているが、これに限られず、これらの数は適宜変更されてもよい。
【００２８】
センサ部３０は、物理量、例えば加速度、角速度や磁気に応じた信号を出力するものであり、公知の半導体プロセスにより形成される。センサ部３０は、本実施形態では、角速度を検出する回路構成、すなわちジャイロセンサとされ、表面法線方向における角速度に応じた信号を出力する。
【００２９】
なお、センサ部３０は、例えば、加速度センサ、ジャイロセンサ、地磁気センサなどとされるが、その構成については公知であるため、本明細書では詳細な構成などの説明を省略する。また、センサ部３０は、本実施形態では、半導体基板２０の表面２０ａ側に形成されているが、これに限られず、裏面２０ｂ側に形成されてもよい。
【００３０】
接合材４０は、はんだを有してなる導電性材料、例えば、はんだやはんだ粒子とエポキシ樹脂との混合材料（いわゆる樹脂強化型はんだ）などにより構成され、実装基板１０と端面電極２１２とを電気的に接続している。
【００３１】
以上が、本実施形態の半導体装置Ｓ１の構成である。このような構成とされた半導体装置Ｓ１は、全体としてジャイロセンサなどとして機能する。
【００３２】
次に、半導体装置Ｓ１の製造方法について、図４、図５を参照して説明する。なお、半導体素子１００の形成工程のうち、端面電極２１２および貫通電極２２２の形成以外の工程については公知であるため、ここでは、簡単に説明する。
【００３３】
まず、図４（ａ）に示すように、シリコンによりなり、表面２０ａおよび裏面２０ｂを有する半導体基板２０を用意する。そして、図４（ｂ）に示すように、表面２０ａ側に、通常の半導体プロセスによりセンサ部３０を形成する。その後、例えば、ＣＶＤ（Chemical Vapor Depositionの略）など手法によりＳｉＯ２などの絶縁性材料によりなる絶縁膜を表面２０ａ側に形成する。そして、例えば、スパッタリングや蒸着法などの真空成膜法により、センサ部３０と電気的に接続された図示しない配線層を形成し、当該配線層を上記と同様の手法により絶縁膜で覆う。これにより、図４（ｃ）に示すように、表面２０ａ側を覆い、図示しない配線層を備える表面絶縁膜２０Ａが形成される。
【００３４】
表面絶縁膜２０Ａを形成した後、図４（ｄ）に示すように、例えば、図示しないマスクを用いてドライエッチングにより、裏面法線方向から見て、表面２０ａと裏面２０ｂとを繋ぐと共に、円柱状の穴である複数のトレンチ２１Ａ、貫通孔２２を形成する。
【００３５】
なお、トレンチ２１Ａが後ほど溝部２１となるものであり、トレンチ２１Ａは、裏面法線方向から見た径が、貫通孔２２の径よりも大きくされる。また、トレンチ２１Ａと貫通孔２２は、表面絶縁膜２０Ａを貫通せず、かつ、表面絶縁膜２０Ａ内に形成された図示しない配線層が裏面２０ｂ側に露出する程度の深さとされる。
【００３６】
トレンチ２１Ａ、貫通孔２２を形成した後、例えば、ＣＶＤなど手法によりＳｉＯ２などの絶縁性材料によりなり絶縁膜を形成する。具体的には、図４（ｅ）に示すように、裏面２０ｂを覆う裏面絶縁膜２０Ｂ、トレンチ２１Ａの内壁面を覆う内壁絶縁膜２１Ｂ、および貫通孔２２の内壁面を覆う第２絶縁膜２２１を形成する。
【００３７】
なお、上記の絶縁膜の形成により、裏面法線方向から見て、トレンチ２１Ａおよび貫通孔２２の底部にも絶縁膜が形成され、表面絶縁膜２０Ａ内の配線層を覆うため、絶縁膜のうち当該底部に形成されたものについては、ドライエッチングなどにより除去する。これにより、図４（ｅ）に示す状態となる。
【００３８】
次いで、例えばスパッタリングにより後述するはんだを塗布する下地となる図示しないシード層を裏面２０ｂ側に形成する。具体的には、シード層は、例えば薄膜のＴｉとＣｕとがこの順に積層された構成とされ、裏面絶縁膜２０Ｂ、内壁絶縁膜２１Ｂ、第２絶縁膜２２１、トレンチ２１Ａ内の底部および貫通孔２２内の底部を覆うこととなる。そして、真空もしくは減圧した環境下において、図５（ａ）に示すように、半導体基板２０の裏面２０ｂ側に融解したはんだを塗布した後、半導体基板２０を裏面２０ｂ側から加圧することで、電極層２０Ｃを形成する。具体的には、内壁絶縁膜２１Ｂを介してトレンチ２１Ａを充填する電極層２１Ｃ、および第２絶縁膜２２１を介して貫通孔２２を充填する電極層２２Ｃを形成する。その後、図５（ｂ）に示すように、研磨を行い、裏面２０ｂ側の余分なシード層およびはんだによる電極層２０Ｃの一部を除去する。
【００３９】
なお、溶融させたはんだを真空もしくは減圧した環境下において塗布することで、後に端面電極２１２もしくは貫通電極２２２となる電極層２１Ｃ、２２Ｃ内にボイドが生じることを抑制できる。また、溶融させたはんだの塗布により、一括で電極層２１Ｃ、２２Ｃを形成することで、表面法線方向から見て、最大幅が異なる電極層２１Ｃ、２２Ｃをめっき法よりも短時間、かつ低コストで形成することができる。
【００４０】
続いて、図５（ｃ）に示すように、電極層２１Ｃを例えばダイシングカットにより、図５（ｃ）中の一点鎖線で示す断面で分割し、電極層２１Ｃの延設方向における断面を半導体基板２０から露出させる。これにより、溝部２１、第１絶縁膜２１１および端面電極２１２を備える半導体素子１００が形成される。
【００４１】
なお、電極層２１Ｃを分割することで、電極層２１Ｃを構成するはんだがダイシングカットにより伸びてバリを形成した場合には、例えば半導体基板２０を加熱して電極層２１Ｃを溶融させた後、溶融した電極層２１Ｃを再度固化することでバリを除去する。この詳細については、後ほどに説明する。
【００４２】
続いて、図５（ｄ）に示すように、半導体素子１００を、端面電極２１２がされた搭載面２０ｃａを別途用意した実装基板１０の一面１０ａ側に向け、例えばはんだによりなる接合材４０を介して搭載する。
【００４３】
以上のような工程により、半導体装置Ｓ１を製造することができる。なお、上記の製造方法は、あくまで一例であり、上記の例に限られず、適宜変更されてもよい。
【００４４】
次に、端面電極２１２におけるバリ形成およびその除去について、図６を参照して説明する。図６では、端面電極２１２に生じたバリの除去の様子を分かり易くするため、半導体素子１００のうち、センサ部３０や表面絶縁膜２０Ａについては省略している。
【００４５】
端面電極２１２は、例えば、図６（ａ）中の矢印で示す方向Ｄに沿ってダイシングカットされることにより形成され、端面２０ｃにおいてその断面を半導体基板２０から露出している。この際、端面電極２１２を構成するはんだがダイシングカットに用いるブレードにより延びることで、図６（ａ）に示すように、剥き出しになった半導体基板２０の端面２０ｃに接触する突起２１２ａ、いわゆるバリが形成されることがある。突起２１２ａが形成されると、端面電極２１２は、半導体基板２０と電気的に接続されてしまい、短絡した状態となる。端面電極２１２が端面２０ｃにおいて半導体基板２０と短絡した状態となると、半導体素子１００の歩留まりや信頼性が低下し、半導体装置Ｓ１の信頼性低下の原因となる。
【００４６】
貫通電極をＣｕなどの金属材料により構成した従来の半導体装置（以下、単に「従来の半導体装置」という）では、端面電極を形成しようとした場合において、このようなバリが生じたとき、その対応が困難であった。本発明者らは、鋭意検討の結果、はんだを有してなる導電性材料で端面電極２１２を形成し、バリが生じたとしてもこれを容易に除去できる構成とされた半導体素子を用いた半導体装置を発明するに至った。
【００４７】
具体的には、図６（ａ）に示すような突起２１２ａが形成された場合であっても、端面電極２１２がはんだで構成されているため、半導体基板２０を加熱して突起２１２ａを溶融させた後に、これを再度固化することにより、突起２１２ａを除去できる。より具体的には、例えば、窒素雰囲気下で２３０℃のホットプレート上に３０秒ほど静置し、端面電極２１２が溶解させる。すると、端面電極２１２を構成するはんだが表面張力により溝部２１に集まり、図６（ｂ）に示すように、突起２１２ａを形成していたはんだが溝部２１内に戻る。図６（ｂ）の状態となった後に、冷却して再び溶融させたはんだを固化することで、バリのない端面電極２１２を形成することができる。
【００４８】
なお、ダイシングカットにより形成された搭載面２０ｃａにおいて剥き出しになっている半導体基板２０は、はんだの濡れが悪いため、溶融したはんだが残りにくい。また、上記の加熱温度、時間および加熱の雰囲気は、あくまで一例であり、はんだの融点以上であって、突起２１２ａを溶融させることができる条件であればよく、適宜変更されてもよい。加熱雰囲気は、はんだリフローなどによる半導体素子１００の搭載工程を行いやすくする観点から、はんだが酸化しないもしくは酸化し難い雰囲気、例えば窒素雰囲気や水素雰囲気とされることが好ましい。
【００４９】
このように、端面電極２１２をはんだを有してなる導電性材料により構成することで、バリが生じた場合であっても、端面電極２１２を加熱して溶融させた後に冷却固化することで、容易にバリを除去できる。つまり、端面電極２１２における短絡が生じない半導体素子１００とでき、これを用いて端面実装することで、従来の信頼性の高い半導体装置となる。
【００５０】
また、従来の半導体装置は、実装基板１０の一面１０ａに対する法線方向から見て、半導体素子の搭載面に隣接する面のうち一面１０ａ近傍部分を囲むようにはんだなどを配置し、半導体素子が実装されるか、端面実装していてもその接合面積が小さかった。前者の場合、すなわち搭載面の隣接面を用いて実装基板１０にはんだ接続する場合、振動によりはんだに生じる応力が大きく、信頼性が低くなる要因となり得る。後者の場合、端面実装とされることで振動によりはんだに生じる応力が前者に比べて小さいものの、従来の半導体装置ではその接合面積が小さいため、信頼性が十分と言えなかった。
【００５１】
これに対して、本実施形態の半導体装置Ｓ１は、半導体素子１００が端面実装された構成であり、振動によりはんだに生じる応力が小さく、かつ端面電極２１２の断面積、すなわち接合面積が大きいため、従来よりも信頼性の高い半導体装置となる。
（第１実施形態の変形例１）
上記第１実施形態では、半導体素子１００が１つの半導体基板２０を用いて構成された例について説明したが、半導体素子１００は、上記の例に限られず、図７に示すように、２つの半導体基板２０、５０により構成されたものが用いられてもよい。
【００５２】
具体的には、本変形例１における半導体素子１００は、図７（ａ）、（ｂ）に示すように、半導体基板２０を第１半導体基板２０として、第１半導体基板２０と第２半導体基板５０とが積層された構成とされている点において、上記第１実施形態と相違する。本変形例１では、この相違点について主に説明する。
【００５３】
図７（ａ）は、半導体基板２０、５０により構成された半導体素子１００の斜視図である。図７（ｂ）は、図７（ａ）に示す半導体素子１００が搭載された半導体装置を、図７（ａ）中のVIIB−VIIB間を通る平面で切断したときの断面図である。
【００５４】
本変形例１の半導体素子１００は、図７（ｂ）に示すように、センサ部３０が第２半導体基板５０に形成されており、第２半導体基板５０がデバイス基板として機能し、第１半導体基板２０がキャップ基板として機能する構成とされている。
【００５５】
第２半導体基板５０は、例えばシリコンなどにより構成され、図７（ａ）に示すように、表裏の関係にある一面５０ａおよび他面５０ｂと、一面５０ａと他面５０ｂとを繋ぐ側面５０ｃとを有する四角形板状とされている。第２半導体基板５０は、他面５０ｂ側にセンサ部３０が形成されると共に、他面５０ｂ側において第１半導体基板２０の表面２０ａ側と接触している。第２半導体基板５０は、図７（ａ）に示すように、表面法線方向から見て、第１半導体基板２０と平面寸法が同じとされ、その外郭領域が第１半導体基板２０の外郭領域と重なるように配置されている。
【００５６】
第１半導体基板２０は、図７（ａ）に示すように、センサ部３０が形成されていない点および端面電極２１２が表面２０ａ側と裏面２０ｂ側の両側で露出している点を除き、上記第１実施形態と同様の構成とされている。なお、第１半導体基板２０の表面２０ａ側に、第２半導体基板５０に形成されたセンサ部３０を覆う凹部、すなわちキャビティが形成されてもよい。また、本変形例では第１半導体基板２０のみに貫通電極、端面電極を作製しているが、第２半導体基板５０へ貫通電極、端面電極を作製してもよく、両基板に作製してもよい。
【００５７】
第１半導体基板２０の端面電極２１２は、本変形例１では、裏面２０ｂ側において第１半導体基板２０から露出しているが、表面２０ａ側において表面絶縁膜２０Ａにより覆われている。そして、端面電極２１２は、第２半導体基板５０の他面５０ｂと直接的に電気的な接続がされていない。
【００５８】
半導体素子１００は、第１半導体基板２０の端面電極２１２が形成された搭載面２０ｃａ側および第２半導体基板５０の側面５０ｃのうち搭載面２０ｃａと同じ側を向く面５０ｃａを、実装基板１０の一面１０ａ側に向けて端面実装されている。
【００５９】
なお、本変形例１の場合、接合材４０は、いわゆる樹脂強化型はんだが用いられるのが好ましい。これにより、第２半導体基板５０の面５０ｃａについては、接合材４０のうち樹脂を介して実装基板１０に接合され、第１半導体基板２０の搭載面２０ｃａについては、接合材４０のうちはんだを介して実装基板１０に接合されるため、位置合わせが容易となる。接合材４０として樹脂強化型はんだを用いない場合、例えば、第２半導体基板５０側については樹脂によりなる接着剤を用い、第１半導体基板２０側についてははんだによりなる導電性接合材料を用いる。
【００６０】
変形例１においても、上記第１実施形態と同様に、従来よりも信頼性の高い半導体装置となる。
（第１実施形態の変形例２）
半導体素子１００は、図８に示すように、２つの半導体基板２０、５０によりなり、両方の搭載面に半導体基板から露出する電極が形成された構成とされてもよい。
【００６１】
本変形例２では、第１半導体基板２０の端面電極２１２が表面２０ａ側でも露出し、かつ第２半導体基板５０の側面５０ｃに第２溝部５１、第３絶縁膜５１１、側面電極５１２が形成された半導体素子１００とされている点において、上記変形例１と相違する。本変形例２では、この相違点について主に説明する。
【００６２】
図８（ａ）は、半導体基板２０、５０により構成された半導体素子１００の斜視図である。図８（ｂ）は、図８（ａ）に示す半導体素子１００が搭載された半導体装置を、図８（ａ）中のVIIIB−VIIIB間を通る平面で切断したときの断面図である。
【００６３】
第１半導体基板２０は、図８に示すように、端面電極２１２が表面２０ａ側および裏面２０ｂ側の両側において第１半導体基板２０から露出すると共に、第２半導体基板５０の側面電極５１２と電気的に接続されている。
【００６４】
第２半導体基板５０は、図８に示すように、側面５０ｃに表面法線方向から見て、円弧形状とされた第２溝部５１が形成されている。第２溝部５１は、その内壁面が第３絶縁膜５１１に覆われると共に、第３絶縁膜５１１を介してはんだを有してなる導電性材料によりなる側面電極５１２により充填されている。
【００６５】
側面電極５１２は、本変形例２では、図８（ａ）に示すように、端面電極２１２と同じ数だけ形成されると共に、表面法線方向から見て、端面電極２１２と同じ断面積とされている。側面電極５１２は、端面電極２１２と繋がるように配置されている。
【００６６】
半導体素子１００は、端面電極２１２が形成された搭載面２０ｃａおよび側面電極５１２が形成された搭載面５０ｃａを実装基板１０の一面１０ａ側に向けて端面実装されている。
【００６７】
なお、第２溝部５１、第３絶縁膜５１１および側面電極５１２は、上記第１実施形態での説明した端面電極２１２の製造工程と同様の工程により形成される。また、第１半導体基板２０と第２半導体基板５０とをアライメントし、任意の半導体プロセスによりこれらの半導体基板を接合することで、半導体素子１００を製造できる。
【００６８】
変形例２においても、上記第１実施形態と同様に、従来よりも信頼性の高い半導体装置となる。
【００６９】
（第２実施形態）
第２実施形態の半導体装置Ｓ２について、図９を参照して述べる。図９では、図９の紙面左右の軸方向をＸ軸とし、実装基板１０の平面上であって、Ｘ方向と直交する軸方向をＹ軸とし、ＸＹ平面に対して直交する軸方向をＺ軸としている。また、図９では、構成を分かり易くするため、半導体素子１００や後述する制御ＩＣ６０を実装基板１０に接続する接合材や実装基板１０上に形成される回路配線などについては、省略している。
【００７０】
本実施形態の半導体装置Ｓ２は、図９に示すように、実装基板１０と、実装基板１０の一面１０ａ上に実装された３つの半導体素子と、半導体素子１００を制御する制御ＩＣ６０とを備えた構成とされている点で上記第１実施形態と相違する。本実施形態では、この相違点について主に説明する。
【００７１】
制御ＩＣ６０は、例えば、図９に示すように、実装基板１０の一面１０ａ上にはんだなどの図示しない接合材を介して搭載され、一面１０ａの反対側の面に複数の電極パッド６１が形成されている。制御ＩＣ６０は、ワイヤ６２などを介して実装基板１０と電気的に接続されると共に、実装基板１０を介して端面実装された半導体素子１００と電気的に接続されている。
【００７２】
実装基板１０の一面１０ａ上に搭載されている３つの半導体素子１００は、搭載された状態が異なるものの、構造についてはいずれも同一である。３つの半導体素子１００それぞれは、図９に示すように、それぞれ表面法線方向が、Ｘ軸、Ｙ軸、Ｚ軸に沿うように配置され、Ｘ軸、Ｙ軸、Ｚ軸における物理量に応じた信号を出力する配置とされている。
【００７３】
具体的には、本実施形態では、Ｘ軸およびＹ軸における物理量に応じた信号を出力する半導体素子１００は、図示しない接合材を介して実装基板１０上に端面実装されている。そして、Ｚ軸における物理量に応じた信号を出力する半導体素子１００は、端面実装されておらず、端面もしくは側面と異なる面を実装基板１０の一面１０ａ側に向けて、当該異なる面が図示しない接合材を介して実装基板１０上に搭載されている。
【００７４】
このような構造とされることで、Ｘ軸、Ｙ軸およびＺ軸の３軸の方向における角速度を検出することができる半導体装置Ｓ２となる。また、同一構造の半導体素子１００を３つ用いて３軸方向の物理量を検出する半導体装置Ｓ２を構成することにより、軸方向における信号出力の特性のばらつきが少ない半導体装置となる。
【００７５】
具体的には、例えば、３軸方向における物理量を検出する構造とされた１つの半導体素子が搭載された半導体装置について検討する。この場合、当該半導体素子は、３つのセンサ部を備えた構造となるが、それぞれの軸方向における物理量を検出するセンサ部をすべて同じ構造とすることができないため、Ｘ軸、Ｙ軸およびＺ軸における信号出力特性にばらつきが生じてしまう。そのため、３軸方向における物理量を検出する１つの半導体素子が搭載された半導体装置は、軸方向における信号出力の特性にばらつきが生じてしまう。
【００７６】
これに対して、本実施形態の半導体装置Ｓ２は、同一構造とされた３つの半導体素子１００が搭載された構成とされているため、各軸方向における信号出力の特性のばらつきが抑えられることとなる。
【００７７】
また、本実施形態の半導体装置Ｓ２は、実装基板１０上における半導体素子１００それぞれの搭載された状態が異なるものの、同一構造の半導体素子１００を用いている。そのため、大量生産により半導体素子１００の製造コストを下げることができ、低コストな半導体装置となる効果も期待される。
【００７８】
さらに、１つの素子で３軸方向におけるそれぞれの物理量を検出する構造とされた半導体素子は、１軸のセンサ部に不良が発生した場合、他の２軸のセンサ部に不良が発生していなくても当該半導体素子全体で不良となるため、歩留まりが低くなりやすい。これに対して、１軸のみの物理量に応じた信号を出力する半導体素子１００は、３軸分のセンサ部を備える半導体素子に比べて、歩留まりが高い。このような観点からも、半導体装置Ｓ２は、従来よりも低コストとなる効果が期待される。
【００７９】
なお、本実施形態では、半導体素子１００は、角速度を検出するジャイロセンサとされているが、加速度センサや磁気センサとされていてもよく、他のセンサとされていてもよい。
【００８０】
（他の実施形態）
なお、上記した各実施形態に示した半導体装置およびその製造方法は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００８１】
例えば、上記各実施形態では、半導体素子１００が接合材４０を介して実装基板１０上に搭載された例について説明したが、半導体素子１００は、端面電極２１２や側面電極５１２を構成するはんだを用いて実装基板１０上に直接搭載されてもよい。
【００８２】
上記１実施形態の変形例１、２では、半導体素子１００は、デバイス基板とキャップ基板とが積層され、デバイス基板とされた半導体基板に貫通電極が形成されていない例について説明したが、これに限られず、デバイス基板にも貫通電極が形成されていてもよい。端面実装に用いられる半導体素子１００は、端面電極２１２もしくは側面電極５１２が形成されていればよく、貫通電極やセンサ部３０の配置が適宜変更されてもよい。
【００８３】
具体的には、デバイス基板とキャップ基板とにより構成された半導体素子１００は、デバイス基板にのみ端面電極が形成された構成とされてもよく、キャップ基板にのみ端面電極が形成された構成とされてもよい。また、半導体素子１００は、デバイス基板とキャップ基板とにより構成され、両基板に端面電極が形成された構成とされてもよい。そして、端面電極が形成された第１半導体基板２０に貫通電極２２２が形成される一方で、第２半導体基板５０は、必要に応じて貫通電極が形成されてもよい。
【符号の説明】
【００８４】
１０        実装基板
２０、５０  半導体基板
２０ｃ      端面
２１、５１  溝部
２１２      端面電極
２２        貫通孔
２２２      貫通電極
５０ｃ      側面
【図１】
2019046906.tif 000003
【図２】
2019046906.tif 000004
【図３】
2019046906.tif 000005
【図４】
2019046906.tif 000006
【図５】
2019046906.tif 000007
【図６】
2019046906.tif 000008
【図７】
2019046906.tif 000009
【図８】
2019046906.tif 000010
【図９】
2019046906.tif 000011