(57)【要約】【課題】電力変換装置において、波形歪を小さくする。【解決手段】各々が複数のスイッチング素子と、少なくとも一のコンデンサとを有し、直列接続された複数のセル１０８と、位相情報を発生させる位相情報発生部１４０Ｐと、各々のセル１０８における複数のスイッチング素子を、位相情報とセル１０８毎のセル固有情報とに基づいたタイミングでオンオフさせるオンオフ制御部１４０Ｕ，１４０Ｖ，１４０Ｗと、を電力変換装置１０２に設けた。オンオフ制御部１４０Ｕ，１４０Ｖ，１４０Ｗは、好ましくは、セル１０８毎の変調波と、セル１０８毎の搬送波と、に基づいて各々のセル１０８における複数のスイッチング素子のオンオフ状態を制御するものであり、位相情報は、好ましくは、交流系統１０１における電圧の位相と、搬送波との位相差とに係る情報である。【選択図】図１
2019075844.tif 000002
【特許請求の範囲】
【請求項１】
各々が複数のスイッチング素子と、少なくとも一のコンデンサとを有し、直列接続された複数のセルと、
位相情報を発生させる位相情報発生部と、
各々の前記セルにおける複数の前記スイッチング素子を、前記位相情報と前記セルに対応するセル対応情報とに基づいたタイミングでオンオフさせるオンオフ制御部と、を備えた
ことを特徴とする電力変換装置。
【請求項２】
前記オンオフ制御部は、前記セル毎の変調波と、前記セル毎の搬送波と、に基づいて各々の前記セルにおける複数の前記スイッチング素子のオンオフ状態を制御するものであり、
前記位相情報は、交流系統における電圧の位相と、前記搬送波との位相差とに係る情報である
ことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記位相情報発生部は、前記位相情報を、所定期間毎に変更する
ことを特徴とする請求項２に記載の電力変換装置。
【請求項４】
前記所定期間は、前記交流系統における電圧周期である
ことを特徴とする請求項３に記載の電力変換装置。
【請求項５】
各々の前記セルは、複数のセルグループのうち何れかのセルグループに属するものであり、
前記オンオフ制御部は、一のセルグループに属する前記セルにおける前記搬送波の位相を、他のセルグループに属する前記セルにおける前記搬送波の位相とは異なるように設定する
ことを特徴とする請求項３に記載の電力変換装置。
【請求項６】
前記オンオフ制御部は、一のセルグループに属する前記セルにおける前記搬送波の位相を、同一の位相に設定する
ことを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記オンオフ制御部は、前記交流系統における電圧に同期させつつ、前記搬送波を生成する搬送波生成部を有する
ことを特徴とする請求項２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
下記非特許文献１，２には、交流電圧系統に接続され、ＡＣ−ＤＣ変換またはＡＣ−ＡＣ変換を行うＭＭＣ（Modular Multilevel Converter；モジュラーマルチレベルコンバータ）について記載されている。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】萩原誠，他、「モジュラーマルチレベル変換器（ＭＭＣ）のＰＷＭ制御法と動作検証」、電学論Ｂ、１２８巻７号、２００８年
【非特許文献２】藤田英明，他、「ＭＭＣＣ-ＤＳＣＣ方式モジュラーマルチレベルコンバータのパワーフロー解析と直流コンデンサ電圧の制御」、電学論Ｂ、１３２巻６号、２０１２年
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的に、ＭＭＣは直列に接続された複数のセルを有しており、各セルはコンデンサとスイッチング素子とを有している。ここで、ＭＭＣが接続されている交流電圧系統の電圧、電流レベルに高調波成分が多く含まれていると、これらコンデンサの電圧バランスが崩れ、合成される交流電圧の波形歪が大きくなるという問題がある。
この発明は上述した事情に鑑みてなされたものであり、波形歪を小さくできる電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため本発明の電力変換装置は、各々が複数のスイッチング素子と、少なくとも一のコンデンサとを有し、直列接続された複数のセルと、位相情報を発生させる位相情報発生部と、各々の前記セルにおける複数の前記スイッチング素子を、前記位相情報と前記セル毎の固有情報とに基づいたタイミングでオンオフさせるオンオフ制御部と、を備えたことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、波形歪を小さくできる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１実施形態によるＭＭＣのブロック図である。
【図２】第１実施形態におけるセルのブロック図である。
【図３】制御装置が備える共通制御部のブロック図である。
【図４】制御装置が備えるＵ相制御部のブロック図である。
【図５】パルス幅変調器のブロック図である。
【図６】第１実施形態における各部の波形図である。
【図７】第１実施形態における搬送波の波形図である。
【図８】第１実施形態における搬送波位相信号の遷移状態を示す図である。
【図９】比較例における搬送波の波形図である。
【図１０】第２実施形態における搬送波の波形図である。
【図１１】図１０における位相分布を示す図である。
【図１２】第２実施形態における搬送波の他の波形図である。
【図１３】第２実施形態における搬送波位相信号の遷移状態を示す図である。
【図１４】第３実施形態によるＭＭＣのブロック図である。
【図１５】第４実施形態によるＭＭＣのブロック図である。
【図１６】第５実施形態による無効電力補償装置のブロック図である。
【図１７】第５実施形態におけるセルのブロック図である。
【図１８】第６実施形態によるＭＭＣのブロック図である。
【図１９】第６実施形態におけるセルのブロック図である。
【発明を実施するための形態】
【０００８】
［第１実施形態］
〈第１実施形態の全体構成〉
電力系統において、パワーエレクトロニクス技術を用いた電力変換装置は、直流送電や無効電力制御装置に加え、ＰＣＳ(Power Conditioning System)等への適用が拡大している。ここで、ＰＣＳとは、太陽光発電システム、風力発電システム、蓄電システム等を電力系統に連系するためのシステムである。特に、大型の直流送電システムやＰＣＳを高効率の電力変換装置として構成するには、装置に適用される直流電圧を高くすることが好ましい。ＭＭＣ（Modular Multilevel Converter；モジュラーマルチレベルコンバータ）は、適用される直流電圧（アーム電圧）を高くできる電圧型自励変換装置の一つである。すなわち、ＭＭＣにおいて、Ｕ相、Ｖ相、Ｗ相の各相のアームは、直列に接続された複数のセルを有している。そして、セルの直列数を大きくすると、直流電圧（アーム電圧）を高くできるため、ＭＭＣは大容量の電力変換器に適している。
【０００９】
図１は、本発明の第１実施形態によるＭＭＣ１０２（電力変換装置）のブロック図である。
図示のＭＭＣ１０２は、ＺＣ−ＭＭＣ（Zero-Sequence Cancelling Modular Multilevel Converter；零相キャンセル型ＭＭＣ）と呼ばれることもある。ＭＭＣ１０２は、３相の電力系統１０１（交流系統）と、直流電力系統１５０との間に接続され、両者間で双方向の電力変換を行うものである。なお、直流電力系統１５０は、例えば、直流送電系統や、他のＭＭＣ等である。ＭＭＣ１０２と、これと同様に形成された他のＭＭＣ（図示せず）とを背中合わせで接続すると、電力系統１０１と、他の電力系統（図示せず）との間で相互に電力を融通できる。なお、電力系統１０１における周波数を「系統周波数」と呼ぶ。
【００１０】
ＭＭＣ１０２は、直流電力系統１５０の正極に接続される正極端子１３０Ｐと、直流電力系統１５０の負極に接続される負極端子１３０Ｎと、Ｕ相、Ｖ相、Ｗ相のアーム１０４Ｕ，１０４Ｖ，１０４Ｗ（以下、これらをアーム１０４と総称することがある）と、ＭＭＣ１０２内の各部を制御する制御装置１１２と、３相の変圧器１０３と、初充電装置１２０と、遮断器１２１と、を備えている。直流電力系統１５０の出力電圧すなわち正極端子１３０Ｐと負極端子１３０Ｎとの間の直流電圧をＶＰＮと呼ぶ。
【００１１】
３相の変圧器１０３は、Δ結線の一次巻線１０３ａと、千鳥結線の二次巻線１０３ｂと、を備えている。アーム１０４Ｕ，１０４Ｖ，１０４Ｗは、それぞれ、正極端子１３０Ｐと、二次巻線１０３ｂのＵ相、Ｖ相、Ｗ相端子（符号なし）との間に接続されている。また、二次巻線１０３ｂの中性点（符号なし）は、負極端子１３０Ｎに接続されている。
【００１２】
各アーム１０４は、それぞれ、直列に接続されたＭ個（Ｍは複数）のセル１０８を有している。以降の説明において、複数のセル１０８のうち一のセルを、例えば「セル１０８ｊｍ」のような形式で表現することがある。ここで、ｊは相番号であり、「１」〜「３」のうち何れかである。そして、「ｊ＝１」はＵ相、「ｊ＝２」はＶ相、「ｊ＝３」はＷ相である。但し、相番号ｊとして、「１」〜「３」の文字に代えて、「ｕ」，「ｖ」，「ｗ」等の文字を用いる場合もある。また、ｍはセル番号（セル対応情報）であり、「１」〜「Ｍ（セル直列数）」のうち何れかである。セル番号ｍは、対応するアーム内において、正極端子１３０Ｐから見て、ｍ番目のセルであることを示す。
【００１３】
変圧器１０３の一次巻線１０３ａは、遮断器１２１を介して、電力系統１０１に接続されている。遮断器１２１の系統側には電圧検出器１１０が接続されている。電圧検出器１１０は、電力系統１０１のＵ相、Ｖ相、Ｗ相の相電圧を検出し、検出結果である一次側電圧検出値ＶＧＵ，ＶＧＶ，ＶＧＷを制御装置１１２に供給する。また、各アーム１０４Ｕ，１０４Ｖ，１０４Ｗと、二次巻線１０３ｂとの間には、電流検出器１１１が挿入されている。電流検出器１１１は、二次巻線１０３ｂのＵ相、Ｖ相、Ｗ相に流れる二次側電流すなわちアーム電流を検出し、検出結果であるＵ相、Ｖ相、Ｗ相のアーム電流検出値ＩＵＰ，ＩＶＰ，ＩＷＰを制御装置１１２に供給する。
【００１４】
変圧器１０３の一次巻線１０３ａと遮断器１２１との間には、電流検出器１０９が挿入されている。電流検出器１０９は、一次巻線１０３ａのＵ相、Ｖ相、Ｗ相に流れる一次側電流を検出し、検出結果である一次側電流検出値ＩＧＵ，ＩＧＶ，ＩＧＷを制御装置１１２に供給する。直流電流検出器１１５は、二次巻線１０３ｂの中性点と負極端子１３０Ｎとの間に挿入されている。直流電流検出器１１５は、ＭＭＣ１０２から直流電力系統１５０に流れる直流電流を検出し、検出結果である直流電流検出値ＩＤＣを制御装置１１２に供給する。
【００１５】
制御装置１１２は、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）等、一般的なコンピュータとしてのハードウエアを備えており、ＲＯＭには、ＣＰＵによって実行される制御プログラム、ＤＳＰによって実行されるマイクロプログラムおよび各種データ等が格納されている。図１において、制御装置１１２の内部は、制御プログラムおよびマイクロプログラム等によって実現される機能を、ブロックとして示している。
【００１６】
すなわち、制御装置１１２は、共通制御部１４０Ｃと、指令値発生部１４０Ｐ（位相情報発生部）と、Ｕ相、Ｖ相およびＷ相制御部１４０Ｕ，１４０Ｖ，１４０Ｗ（オンオフ制御部）と、を備えている。ここで、指令値発生部１４０Ｐは、図示せぬ上位制御装置からの指令に基づいて、各種指令値等を出力する。共通制御部１４０Ｃは、Ｕ相、Ｖ相、Ｗ相に対する共通の制御を実行する。Ｕ相、Ｖ相およびＷ相制御部１４０Ｕ，１４０Ｖ，１４０Ｗは、アーム１０４Ｕ，１０４Ｖ，１０４Ｗに対する制御をそれぞれ実行する。なお、指令値発生部１４０Ｐおよび各制御部１４０Ｃ，１４０Ｕ，１４０Ｖ，１４０Ｗの詳細については後述する。
【００１７】
各セル１０８に関する各種情報（詳細は後述する）は、伝送路１１４を介して制御装置１１２に供給される。また、制御装置１１２は、伝送路１１３を介して、各セル１０８に駆動パルス（詳細は後述する）を出力する。初充電装置１２０は、ＭＭＣ１０２の動作開始時に変圧器１０３を介して、各セル１０８内に設けられたコンデンサ（詳細は後述する）を充電する。そして、初充電装置１２０による充電が完了すると、遮断器１２１がオン状態にされる。制御装置１１２は、遮断器１２１がオン状態にされた後、伝送路１１３を介して、駆動パルスを各セル１０８に出力する。これにより、変圧器１０３の二次巻線１０３ｂに交流電流が流れ、電力系統１０１と直流電力系統１５０との間で相互に電力が融通できるようになる。
【００１８】
〈セル１０８の構成〉
図２は、セル１０８（すなわちセル１０８ｊｍ）のブロック図である。
セル１０８ｊｍは、一般的に「ハーフブリッジ」と呼ばれるものであり、入出力端子２１０ａ，２１０ｂと、セル制御部２０５と、スイッチング素子２０１Ｈ，２０１Ｌと、還流ダイオード２０２Ｈ，２０２Ｌと、コンデンサ２０３と、電圧検出器２０４と、を有している。なお、図示の例においてスイッチング素子２０１Ｈ，２０１ＬはＩＧＢＴ（Insulated Gate Bipolar Transistor）である。入出力端子２１０ａ，２１０ｂを介して流れる電流をアーム電流Ｉｊと呼ぶ。なお、図１に示したアーム電流検出値ＩＵＰ，ＩＶＰ，ＩＷＰは、このアーム電流Ｉｊの検出値である。
【００１９】
セル制御部２０５は、制御装置１１２（図１参照）から伝送路１１３を介して、パルス信号ＧＨｊｍ，ＧＬｊｍを受信する。セル制御部２０５は、パルス信号ＧＨｊｍに基づいてスイッチング素子２０１Ｈをオン／オフ制御するとともに、パルス信号ＧＬｊｍに基づいてスイッチング素子２０１Ｌをオン／オフ制御する。電圧検出器２０４は、コンデンサ２０３の端子電圧であるコンデンサ電圧ＶＤＣｊｍを検出し、伝送路１１４を介して、その検出結果を制御装置１１２に供給する。
【００２０】
入出力端子２１０ａ，２１０ｂ間の電圧をセル電圧Ｖｊｍと呼ぶ。スイッチング素子２０１Ｌをオン状態にすると、セル電圧Ｖｊｍは零値になる。スイッチング素子２０１Ｌをオフ状態にしてスイッチング素子２０１Ｈをオン状態にすると、セル電圧Ｖｊｍは正値（入出力端子２１０ａが２１０ｂよりも高電位）になる。
【００２１】
〈共通制御部１４０Ｃの構成〉
図３は、制御装置１１２が備える共通制御部１４０Ｃのブロック図である。
図３において、共通制御部１４０Ｃは、ＡＰＲ５１０（有効電力調整器）と、ＤＣＩ−ＡＣＲ５１１（直流電流調整器）と、加算器５１４と、ＤＣ−ＡＶＲ５２２（直流電圧調整器）と、ＡＱＲ５２４（系統無効電力調整器）と、ＡＣＲ５２６（電流調整器）と、逆ＤＱ変換器５２８と、２相３相変換器５３０と、加算器群５３２と、３相２相変換器５４０と、ＤＱ変換器５４２と、電力演算器５５０と、位相検出器５５２と、３相２相変換器５６０と、ＤＱ変換器５６２と、電圧平均値演算部５６４と、を備えている。
【００２２】
電力演算器５５０は、一次側電流検出値ＩＧＵ，ＩＧＶ，ＩＧＷと、一次側電圧検出値ＶＧＵ，ＶＧＶ，ＶＧＷと、に基づいて、ＭＭＣ１０２の有効電力および無効電力を演算し、演算結果を有効電力計算値Ｐおよび無効電力計算値Ｑとして出力する。また、図中に示す有効電力指令値Ｐｒｅｆ、無効電力指令値Ｑｒｅｆ、コンデンサ電圧指令値ＶＤＣｒｅｆ、およびＰＮ間電圧指令設定値ＶＰＮｒｅｆは、指令値発生部１４０Ｐ（図１参照）から共通制御部１４０Ｃに対して供給される指令値である。
【００２３】
ここで、有効電力指令値Ｐｒｅｆおよび無効電力指令値Ｑｒｅｆは、ＭＭＣ１０２が電力系統１０１に対して入出力する有効電力および無効電力の指令値である。また、コンデンサ電圧指令値ＶＤＣｒｅｆは、コンデンサ電圧ＶＤＣｊｍ（図２参照）の指令値であり、各セル１０８ｊｍに対して共通の値である。また、ＰＮ間電圧指令設定値ＶＰＮｒｅｆは、直流電圧ＶＰＮ（図１参照）の指令値である。
【００２４】
３相２相変換器５６０は、下式（１）に基づいて、３相の一次側電圧検出値ＶＧＵ，ＶＧＶ，ＶＧＷを、２相の電圧信号Ｖａ，Ｖｂに変換する。
【数１】
2019075844.tif 000003
【００２５】
ここで、電圧信号Ｖａ，Ｖｂの周期と同一周期で回転する回転座標を想定する。この回転座標において、有効電力に係る軸をｄ軸とし、ｄ軸に直交する軸をｑ軸とする。ＤＱ変換器５６２は、下式（２）に基づいて、２相の電圧信号Ｖａ，Ｖｂを、ｄ軸電圧Ｖｄおよびｑ軸電圧Ｖｑに変換する。
【数２】
2019075844.tif 000004
【００２６】
また、３相２相変換器５４０は、下式（３）に基づいて、３相のアーム電流検出値ＩＵＰ，ＩＶＰ，ＩＷＰを、２相の電流信号Ｉａ，Ｉｂに変換する。
【数３】
2019075844.tif 000005
【００２７】
そして、ＤＱ変換器５４２は、下式（４）に基づいて、２相の電流信号Ｉａ，Ｉｂを、ｄ軸電流Ｉｄおよびｑ軸電流Ｉｑに変換する。
【数４】
2019075844.tif 000006
【００２８】
位相検出器５５２は、電圧信号Ｖａ，Ｖｂに対してディジタルフーリエ変換（ＤＦＴ）処理を施し、電圧信号Ｖａ，Ｖｂの基本波成分Ｖａ０，Ｖｂ０を求める。さらに、位相検出器５５２は、下式（５）に基づいて、系統位相信号φ（ｔ）を演算する。式（５）におけるπ／３（６０°）は、変圧器１０３の一次二次間の位相差を補正する値であり、変圧器１０３の結線状態によって決まる値である。
【数５】
2019075844.tif 000007
【００２９】
電圧平均値演算部５６４は、伝送路１１４を介して、全てのセル１０８からコンデンサ電圧ＶＤＣｊｍを受信するとともに、下式（６）に基づいて、これらの平均値である全セルコンデンサ電圧平均値ＶＤＣａｖｅを演算する。下式（６）において、Ｍは、一のアーム１０４におけるセル直列数、ｊおよびｍは、上述した相番号（１〜３）および、セル番号(１〜Ｍ)である。
【数６】
2019075844.tif 000008
【００３０】
ＤＣ−ＡＶＲ５２２の前段の減算器（符号なし）は、コンデンサ電圧指令値ＶＤＣｒｅｆから全セルコンデンサ電圧平均値ＶＤＣａｖｅを減算する。ＤＣ−ＡＶＲ５２２は、この減算結果（ＶＤＣｒｅｆ−ＶＤＣａｖｅ）に対して比例積分制御を行い、減算結果（ＶＤＣｒｅｆ−ＶＤＣａｖｅ）が零に近づくような有効分電流指令値Ｉｄｒｅｆを出力する。ＤＣ−ＡＶＲ５２２の後段の減算器（符号なし）は、有効分電流指令値Ｉｄｒｅｆからｄ軸電流Ｉｄを減算し、その減算結果（Ｉｄｒｅｆ−Ｉｄ）をＡＣＲ５２６に供給する。
【００３１】
また、ＡＱＲ５２４の前段の減算器（符号なし）は、無効電力指令値Ｑｒｅｆから無効電力計算値Ｑを減算する。ＡＱＲ５２４は、この減算結果（Ｑｒｅｆ−Ｑ）に対して比例積分制御を行い、減算結果（Ｑｒｅｆ−Ｑ）が零に近づくような無効電流指令値Ｉｑｒｅｆを出力する。ＡＱＲ５２４の後段の減算器（符号なし）は、無効電流指令値Ｉｑｒｅｆからｑ軸電流Ｉｑを減算し、その減算結果（Ｉｑｒｅｆ−Ｉｑ）をＡＣＲ５２６に供給する。
【００３２】
ＡＣＲ５２６は、供給された減算結果（Ｉｄｒｅｆ−Ｉｄ），（Ｉｑｒｅｆ−Ｉｑ）に対して、それぞれ比例積分演算を行い、両減算結果が零に近づくようなｄ軸電圧指令Ｖｄｒおよびｑ軸電圧指令Ｖｑｒを出力する。ＡＣＲ５２６の後段における一対の加算器（符号なし）は、ｄ軸電圧指令Ｖｄｒとｄ軸電圧Ｖｄとを加算し、加算結果をｄ軸電圧指令Ｖｄｒｅｆとして出力するとともに、ｑ軸電圧指令Ｖｑｒとｑ軸電圧Ｖｑとを加算し、加算結果をｑ軸電圧指令Ｖｑｒｅｆとして出力する。
【００３３】
逆ＤＱ変換器５２８は、下式（７）に基づいて、ｄ軸電圧指令Ｖｄｒｅｆおよびｑ軸電圧指令Ｖｑｒｅｆを、２相の電圧指令値Ｖａｒｅｆ，Ｖｂｒｅｆ（図示せず）に変換する。
【数７】
2019075844.tif 000009
【００３４】
また、２相３相変換器５３０は、下式（８）に基づいて、２相の電圧指令値Ｖａｒｅｆ，Ｖｂｒｅｆを３相の電圧指令値Ｖｕｒｅｆ０，Ｖｖｒｅｆ０，Ｖｗｒｅｆ０に変換する。
【数８】
2019075844.tif 000010
【００３５】
また、ＡＰＲ５１０の前段の減算器（符号なし）は、有効電力指令値Ｐｒｅｆから有効電力計算値Ｐを減算する。ＡＰＲ５１０は、この減算結果（Ｐｒｅｆ−Ｐ）に対して比例積分制御を行い、減算結果（Ｐｒｅｆ−Ｐ）が零に近づくような直流電流指令値ＩＤＣｒｅｆを出力する。ＡＰＲ５１０の後段の減算器（符号なし）は、直流電流指令値ＩＤＣｒｅｆから直流電流検出値ＩＤＣを減算する。
【００３６】
ＤＣＩ−ＡＣＲ５１１は、この減算結果（ＩＤＣｒｅｆ−ＩＤＣ）が零に近づくようなＰＮ間電圧補正指令値ＶＤＣｒｅｆ０を出力する。上述したように、ＰＮ間電圧指令設定値ＶＰＮｒｅｆは、直流電圧ＶＰＮ（図１参照）の指令値である。加算器５１４は、ＰＮ間電圧指令設定値ＶＰＮｒｅｆと、ＰＮ間電圧補正指令値ＶＤＣｒｅｆ０とを加算し、加算結果をＰＮ間直流電圧制御指令値ＶＤＣｒｅｆ１として出力する。このように、ＤＣＩ−ＡＣＲ５１１および加算器５１４を設けたことにより、ＡＰＲ５１０に入力される入力偏差、すなわち減算結果（Ｐｒｅｆ−Ｐ）を小さくすることができる。これにより、有効電力計算値Ｐを有効電力指令値Ｐｒｅｆに追従させやすくなる。
【００３７】
加算器群５３２は、下式（９）に示すように、電圧指令値Ｖｕｒｅｆ０，Ｖｖｒｅｆ０，Ｖｗｒｅｆ０に対して、それぞれＰＮ間直流電圧制御指令値ＶＤＣｒｅｆ１を加算し、加算結果をＵ相、Ｖ相およびＷ相アーム出力電圧指令値Ｖｕｒｅｆ１，Ｖｖｒｅｆ１，Ｖｗｒｅｆ１として出力する。これら指令値は、Ｕ相、Ｖ相およびＷ相制御部１４０Ｕ，１４０Ｖ，１４０Ｗ（図１参照）にそれぞれ供給される。
【数９】
2019075844.tif 000011
【００３８】
〈Ｕ相制御部１４０Ｕの構成〉
図４は、制御装置１１２が備えるＵ相制御部１４０Ｕのブロック図である。なお、Ｖ相制御部１４０ＶおよびＷ相制御部１４０Ｗについては図示を省略するが、Ｕ相制御部１４０Ｕと同様に構成されている。
Ｕ相制御部１４０Ｕは、電圧平均値演算部６０４と、Ｍ系統（Ｍはセル１０８の直列数）のセル制御部６２０−１〜６２０−Ｍと、を備えている。但し、図４においては、セル制御部６２０−１〜６２０−Ｍのうち、一系統のセル制御部６２０−ｍ（但し、１≦ｍ≦Ｍ）のみを図示する。
【００３９】
電圧平均値演算部６０４は、Ｍ系統のＵ相コンデンサ電圧ＶＤＣｕ１〜ＶＤＣｕＭを加算平均し、その結果をＵ相コンデンサ電圧平均値ＶＤＣｕａｖｅとして出力する。セル制御部６２０−ｍに含まれる減算器６０５は、ｍ番目のＵ相コンデンサ電圧ＶＤＣｕｍからＵ相コンデンサ電圧平均値ＶＤＣｕａｖｅを減算し、減算結果を電圧差ｄＶｕｍとして出力する。
【００４０】
Ｕ相ｍ番目セルに係るコンデンサ電圧バランス制御部６０２ｕｍは、電圧差ｄＶｕｍと、Ｕ相アーム電流検出値ＩＵＰとを入力信号とし、下式（１０）に基づいて、Ｕ相ｍ番目セルのコンデンサ電圧バランス制御指令ＶＢｕｍを出力する。なお、式（１０）において、Ｇ１は制御ゲインである。
【数１０】
2019075844.tif 000012
【００４１】
加算器６１０は、コンデンサ電圧バランス制御指令ＶＢｕｍと、Ｕ相アーム出力電圧指令値Ｖｕｒｅｆ１とを加算し、その結果を該ｍ番目セルの変調波Ｖｕｒｅｆ２ｍとして出力する。変調波Ｖｕｒｅｆ２ｍは、Ｕ相ｍ番目のパルス幅変調器６１２（図中ではＰＷＭｕｍと表記する）に入力される。上述した指令値発生部１４０Ｐ（図１参照）は、各制御部１４０Ｕ，１４０Ｖ，１４０Ｗに対して、位相設定番号Ａ（位相情報）という値を出力する。ここで、位相設定番号Ａは、「０」〜「Ｍ−１」の範囲で、系統周波数の１周期毎に循環的に「１」ずつインクリメントされる整数である。位相選択器６０６は、自セル番号ｍと、位相設定番号Ａとを受信し、下式（１１）に基づいて、搬送波位相信号φｍを出力する。
【００４２】
【数１１】
2019075844.tif 000013
例えば、セル直列数Ｍが「９」であったとすると、搬送波位相信号φｍすなわちφ１〜φ９は、０°，−４０°，−８０°，…，−２８０°または−３２０°のうち何れかの値になるとともに、相互に異なる値になる。
【００４３】
パルス幅変調器６１２は、系統位相信号φ（ｔ）と、搬送波位相信号φｍと、変調波Ｖｕｒｅｆ２ｍと、を受信すると、Ｕ相ｍ番目のセル１０８ｕｍ（図２参照）に供給するパルス信号ＧＨｕｍ，ＧＬｕｍ（すなわち図２に示したパルス信号ＧＨｊｍ，ＧＬｊｍ）を出力する。電気光変換器６１４（図中ではＥ／Ｏと表記する）は、パルス信号ＧＨｕｍ，ＧＬｕｍを光信号に変換し、対応する伝送路１１３ｕｍを介して、当該セル１０８ｕｍのセル制御部２０５（図２参照）に供給する。
【００４４】
〈パルス幅変調器６１２の構成〉
図５は、パルス幅変調器６１２のブロック図である。
乗算器７１０は、系統位相信号φ（ｔ）にパルス数Ｋを乗算する。ここで、パルス数Ｋとは、系統周波数すなわち電力系統１０１の周波数と、パルス幅変調（ＰＷＭ）のためのキャリア周波数との比である。例えば、系統周波数が５０Ｈｚであり、パルス数Ｋが「５」であれば、キャリア周波数は２５０Ｈｚになる。乗算器７１０の出力信号を位相信号φｋ（ｔ）と呼ぶ。加算器７１２は、位相信号φｋ（ｔ）と、搬送波位相信号φｍと、を加算し、加算結果をセル番号ｍに対するセル位相信号（φｋ（ｔ）＋φｍ）として出力する。
【００４５】
搬送波演算器７２１（搬送波生成部）は、セル位相信号（φｋ（ｔ）＋φｍ）に基づいて、パルス幅変調のための三角波の搬送波βｍ（ｔ）を生成する。ここで、搬送波位相信号φｍが「０°」であった場合の搬送波βｍ（ｔ）を基準搬送波β（ｔ）と呼ぶ。従って、搬送波βｍ（ｔ）は、基準搬送波β（ｔ）に対して、φｍの位相差を有する波形になる。比較器７２２（ＣＭＰ）は、変調波Ｖｕｒｅｆ２ｍと搬送波βｍ（ｔ）との大小関係を比較し、「Ｖｕｒｅｆ２ｍ≧βｍ（ｔ）」であった場合は、“１”（オン）、それ以外の場合は“−１”（オフ）となるパルス信号ＧＨを生成する。また、ＮＯＴ回路７２４は、パルス信号ＧＨの値を反転したパルス信号ＧＬを出力する。
【００４６】
オンディレイ回路７２６，７２８は、パルス信号ＧＨ，ＧＬの“−１”（オフ）から“１”（オン）への立上りタイミングを若干遅らせ、その結果を、パルス信号ＧＨｕｍ，ＧＬｕｍとして出力する。上述したように、セル１０８ｕｍにおけるスイッチング素子２０１Ｈ，２０１Ｌ（図２参照）は、これらパルス信号ＧＨｕｍ，ＧＬｕｍによってオン／オフされる。ここで、オンディレイ回路７２６，７２８においてパルス信号ＧＨｕｍ，ＧＬｕｍの立上りタイミングを遅らせる理由は、スイッチング素子２０１Ｈ，２０１Ｌの双方がオフ状態になるデッドタイムを確保するためである。
【００４７】
図６は、本実施形態における各部の波形図であり、何れの波形も横軸は時間（秒）である。
図示のように、変調波Ｖｕｒｅｆ２ｍは、略正弦波状である。図示の例は、パルス数Ｋが「５」である場合を想定している。系統周波数が５０Ｈｚであった場合、変調波Ｖｕｒｅｆ２ｍの周期Ｔｆは２０ｍｓ（ミリ秒）になり、搬送波βｍ（ｔ）の周期は４ｍｓになる。パルス信号ＧＨｕｍ，ＧＬｕｍは、相互にほぼ反転した信号になる。なお、図６においては、デッドタイムの図示は省略している。セル電圧Ｖｕｍ（図２におけるＶｊｍ）は、パルス信号ＧＨｕｍに近似した波形を有し、レベルが０［Ｖ］またはＶＤＣｕｍ（図２におけるコンデンサ電圧ＶＤＣｊｍ）に交互に切り替わる電圧になる。
【００４８】
〈第１実施形態の動作〉
図７は、本実施形態における搬送波βｍ（ｔ）の波形図である。
同図においては、セル直列数Ｍ＝９、パルス数Ｋ＝５、系統周波数＝５０Ｈｚである。図中の区間ＴＡ１，ＴＡ２，ＴＡ３は、系統周波数の周期すなわち２０ｍｓ毎の周期に対応する区間である。また、搬送波βｍ（ｔ）すなわち搬送波β１（ｔ）〜β９（ｔ）は、周期が４ｍｓであり、順次４０°ずつ位相の異なる三角波である。これら搬送波のうち、特にβ１（ｔ）の波形を太線で示す。時刻ｔ0において、β１（ｔ）はピーク値になっている。従って、系統周波数の１周期が経過した時刻ｔ10においても、搬送波β１（ｔ）はピーク値になる。
【００４９】
但し、時刻ｔ10において、位相設定番号Ａが「１」だけインクリメントされたとする。式（１１）によれば、搬送波位相信号φ１は４０°だけ減少する。従って、搬送波β１（ｔ）は、４０°位相が遅れる。すると、時刻ｔ10から４０°相当の時間が経過した時刻ｔ11において、搬送波β１（ｔ）には、再びピークが現れる。また、時刻ｔ10から系統周波数の１周期が経過した時刻ｔ20において、位相設定番号Ａは再び「１」だけインクリメントされる。すると、搬送波β１（ｔ）は、さらに４０°位相が遅れ、時刻ｔ20から８０°相当の時間が経過した時刻ｔ21において、搬送波β１（ｔ）にピーク値が現れる。
【００５０】
図８は、本実施形態における搬送波位相信号φｍの遷移状態を示す図である。
図８において、位相分布ＰＤ０１は、図７の区間ＴＡ１における位相分布である。この区間ＴＡ１におけるセル番号ｍ＝１の搬送波位相信号φｍすなわち搬送波位相信号φ１は０°であることとする。そして、セル番号ｍ＝２〜９における搬送波位相信号φ２〜φ９は、搬送波位相信号φ１に対して、順次４０°ずつ遅れた値になる。また、位相分布ＰＤ０２は、図７の区間ＴＡ２における位相分布である。位相分布ＰＤ０２においては、搬送波位相信号φ１〜φ９は、位相分布ＰＤ０１のものと比較して、それぞれ４０°ずつ遅れた値になる。また、位相分布ＰＤ０３は、図７の区間ＴＡ３における位相分布である。位相分布ＰＤ０３においては、搬送波位相信号φ１〜φ９は、位相分布ＰＤ０２のものと比較して、それぞれ４０°ずつ遅れた値になる。換言すれば、位相分布ＰＤ０３における搬送波位相信号φ１〜φ９は、位相分布ＰＤ０１のものと比較して、それぞれ８０°ずつ遅れた値になる。
【００５１】
このように、時間経過とともに、搬送波の位相等の設定を少しずつ変更することを、以下「キャリアローテーション」と呼ぶ。本実施形態によれば、各セル１０８ｊｍに対応する搬送波βｍ（ｔ）の位相を系統周波数の１周期毎に変化させることができる。すると、系統周波数の１周期内におけるパルス信号ＧＨｊｍ，ＧＬｊｍ（図２、図６参照）の変化タイミングが固定されなくなる。従って、各セル１０８ｊｍにおけるコンデンサ電圧ＶＤＣｊｍを平均化することができる。
【００５２】
〈比較例〉
次に、本実施形態の効果を明らかにするため、本実施形態の比較例について説明する。
比較例のハードウエア構成は、キャリアローテーションを実行しない点を除いて、第１実施形態のもの（図１〜図５）と同様である。すなわち、第１実施形態の構成において、位相設定番号Ａを常に一定にした場合と等価である。
図９は、比較例における搬送波βｍ（ｔ）の波形図である。図９において、セル直列数Ｍ＝９、パルス数Ｋ＝５、系統周波数＝５０Ｈｚであることは、図７の波形図と同様である。
【００５３】
図９に示すように、搬送波β１（ｔ）〜β９（ｔ）の位相は一定であるため、これらの位相分布も一定になり、例えば、図８に示す位相分布ＰＤ０１に固定される。すると、系統周波数の１周期内において、各セル１０８ｊｍのパルス信号ＧＨｊｍ，ＧＬｊｍ（図２、図６参照）の変化タイミングは、固定される。ここで、各セル１０８には、スイッチング素子２０１Ｈ，２０１Ｌのスイッチング損失や、コンデンサ２０３の損失等、種々の個体差が存在する。そして、搬送波β１（ｔ）〜β９（ｔ）の位相分布が固定されていると、セル１０８の個体差によって、コンデンサ電圧ＶＤＣｊｍにアンバランスが生じることがある。コンデンサ電圧ＶＤＣｊｍのアンバランスを放置すると、合成される交流電圧の波形歪が大きくなる。
【００５４】
但し、比較例のＭＭＣは、本実施形態と同様に、図４に示した構成を有するため、これによってある程度はコンデンサ電圧ＶＤＣｊｍのアンバランスを低減させることができる。すなわち、比較例のＭＭＣは、各セル１０８におけるコンデンサ電圧ＶＤＣｊｍ（図４に示すＶＤＣｕ１〜ＶＤＣｕＭ）と、コンデンサ電圧平均値ＶＤＣｊａｖｅ（同ＶＤＣｕａｖｅ）との差（同ｄＶｕｍ）を求め、これによってスイッチング素子２０１Ｈ，２０１Ｌのオン時間を調整している。例えば、何れか一方の時間が他方よりも若干長くなるように、両者のオン時間を調整している。電力系統１０１の電圧または電流波形が正弦波に近ければ、このようにスイッチング素子のオン時間を調整するのみで、波形歪を抑制できることが多い。しかし、電力系統１０１の電圧または電流に高調波成分が多く含まれていると、セルに流れるアーム電流Ｉｊの符号が系統周波数の１周期内において頻繁に変化することになるため、コンデンサ電圧ＶＤＣｊｍの制御を適切に実行できなくなり、コンデンサ電圧ＶＤＣｊｍのバランスが崩れ、波形歪が大きくなるという問題が生じる。
【００５５】
〈第１実施形態の効果〉
以上のように本実施形態によれば、オンオフ制御部（１４０Ｕ，１４０Ｖ，１４０Ｗ）は、各々のセル（１０８）における複数のスイッチング素子（２０１Ｈ，２０１Ｌ）を、位相情報（Ａ）と各セル（１０８）に対応するセル対応情報（ｍ）とに基づいたタイミングでオンオフさせることができる。
従って、位相情報（Ａ）を適切に設定することにより、波形歪を小さくできる
【００５６】
また、オンオフ制御部（１４０Ｕ，１４０Ｖ，１４０Ｗ）は、セル（１０８）毎の変調波（Ｖｕｒｅｆ２ｍ）と、セル（１０８）毎の搬送波（βｍ（ｔ））と、に基づいて各々のセル（１０８）における複数のスイッチング素子（２０１Ｈ，２０１Ｌ）のオンオフ状態を制御するものであり、位相情報（Ａ（位相設定番号））は、交流系統（１０１）における電圧の位相と、搬送波（βｍ（ｔ））との位相差とに係る情報である。
これにより、位相情報（Ａ）によって、搬送波（βｍ（ｔ））の位相を適切に設定することができる。
【００５７】
また、位相情報発生部（１４０Ｐ）は、位相情報（Ａ）を、所定期間毎に変更する。
これにより、スイッチング素子（２０１Ｈ，２０１Ｌ）のオンオフタイミングを所定期間毎に変更することができ、コンデンサ（２０３）の電圧を平均化することができ、波形歪を一層小さくできる。
また、所定期間は、交流系統（１０１）における電圧周期に等しい。これにより、電圧周期毎に、スイッチング素子（２０１Ｈ，２０１Ｌ）のオンオフタイミングを変更することができる。
【００５８】
さらに、オンオフ制御部（１４０Ｕ，１４０Ｖ，１４０Ｗ）は、交流系統（１０１）における電圧に同期させつつ、搬送波（βｍ（ｔ））を生成する搬送波生成部（７２１）を有する。
これにより、本実施形態によれば、コンデンサ電圧をバランスさせる制御の制御量を小さくできるため（あるいはバランス制御そのものを省略できるため）、制御装置１１２の構成を簡単化できるという効果も奏する。
【００５９】
［第２実施形態］
次に、本発明の第２実施形態によるＭＭＣの構成を説明する。なお、以下の説明において、図１〜図９の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
なお、本実施形態のハードウエア構成は第１実施形態のもの（図１〜図５）と同様である。但し、本実施形態においては、キャリアローテーションによって搬送波位相信号φｍが切り替えられる際、搬送波位相信号φｍの変更幅は、第１実施形態のものと比較して大きくなる。
【００６０】
図１０は、本実施形態における搬送波βｍ（ｔ）の波形図である。図１０において、セル直列数Ｍ＝９、パルス数Ｋ＝５、系統周波数＝５０Ｈｚであることは、図７に示した第１実施形態の波形図と同様である。本実施形態においてもキャリアローテーションは実行されるが、図１０は、キャリアローテーションによる位相の切替が発生していない区間の波形図である。
【００６１】
図１０において、搬送波β２（ｔ）は、搬送波β１（ｔ）に対して１２０°遅れており、搬送波β３（ｔ）は、搬送波β１（ｔ）に対して２４０°遅れている。そして、搬送波β４（ｔ），β５（ｔ），β６（ｔ）は、搬送波β１（ｔ），β２（ｔ），β３（ｔ）に対して各々４０°遅れており、搬送波β７（ｔ），β８（ｔ），β９（ｔ）は、搬送波β４（ｔ），β５（ｔ），β６（ｔ）に対して各々４０°遅れている。
【００６２】
図１１は、図１０における位相分布ＰＤ２１を示す図である。セル番号ｍ＝１の搬送波位相信号φｍすなわち搬送波位相信号φ１を「０°」とすると、セル番号ｍ＝１〜９の搬送波位相信号φｍは、図１１に示すように配置される。ここで、セル番号ｍが１〜３であるセル１０８を総称したものをセル群ＧＳ１と呼ぶ。また、セル番号ｍが４〜６であるセル１０８を総称したものをセル群ＧＳ２と呼び、セル番号ｍが７〜９であるセル１０８を総称したものをセル群ＧＳ３と呼ぶ。
【００６３】
図１２は、本実施形態における搬送波βｍ（ｔ）の他の波形図であり、図示した範囲内において、キャリアローテーションによる位相の切替が発生している。
すなわち、同図の区間ＴＢ１，ＴＢ２，ＴＢ３は、系統周波数の周期すなわち２０ｍｓ毎の周期に対応する区間であり、これらの境界である時刻ｔ40および時刻ｔ60において、キャリアローテーションによる位相の切替が発生している。
そして、本実施形態においては、時刻ｔ40，ｔ60において、各搬送波位相信号φ１〜φ９が１２０°ずつシフトされる。
【００６４】
図１３は、本実施形態における搬送波位相信号φｍの遷移状態を示す図である。
図１３において、位相分布ＰＤ２１は、図１２の区間ＴＢ１における位相分布である。これは、図１１に示したものと同様であり、この区間ＴＢ１におけるセル番号ｍ＝１の搬送波位相信号φｍすなわち搬送波位相信号φ１は０°であることとする。また、位相分布ＰＤ２２は、図１２の区間ＴＢ２における位相分布である。位相分布ＰＤ０２においては、搬送波位相信号φ１〜φ９は、位相分布ＰＤ０１のものと比較して、それぞれ１２０°ずつ遅れた値になる。また、位相分布ＰＤ２３は、図１２の区間ＴＢ３における位相分布である。位相分布ＰＤ２３においては、搬送波位相信号φ１〜φ９は、位相分布ＰＤ２２のものと比較して、それぞれ１２０°ずつ遅れた値になる。換言すれば、搬送波位相信号φ１〜φ９は、位相分布ＰＤ２１のものと比較して、それぞれ２４０°ずつ遅れた値になる。
【００６５】
このように、本実施形態においては、セル群ＧＳ１〜ＧＳ３が同一であるセルの間でキャリアローテーションが実行される。本実施形態においても、キャリアローテーションが実行される点で第１実施形態と同様であるため、第１実施形態のものと同様の効果を奏する。さらに、本実施形態においては、１回あたりのキャリアローテーションにおける搬送波位相信号φｍの変更幅は、第１実施形態のものよりも大きくなっている。
【００６６】
仮に、セル直列数Ｍが大きい場合に上述した第１実施形態を適用すると、搬送波位相信号φｍが元の値に戻るまでの周期が長くなり、コンデンサ電圧をバランスさせる効果が低下することも考えられる。このような場合に本実施形態を適用すると、搬送波位相信号φｍが元の値に戻るまでの周期を短くすることができ、コンデンサ電圧のばらつきを効果的に抑制することができる。
【００６７】
［第３実施形態］
〈第３実施形態の構成〉
図１４は、本発明の第３実施形態によるＭＭＣ１６２のブロック図である。なお、以下の説明において、図１〜図１３の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
ＭＭＣ１６２は、第１実施形態におけるアーム１０４に代えて、アーム１６４Ｕ，１６４Ｖ，１６４Ｗ（以下、これらをアーム１６４と総称することがある）を備えている。アーム１６４は、第１実施形態のアーム１０４と同様に、直列接続された複数のセル１０８を備えている。
【００６８】
但し、本実施形態においては、所定数（図示の例では４台）のセル１０８が一の「セルグループ」を構成し、複数のセルグループ（図示の例ではＧＲ１〜ＧＲ５）が直列に接続されることにより、アーム１６４が構成されている。そして、搬送波βｍ（ｔ）は、セルグループ毎に設定される。すなわち、同一グループに属するセル１０８には、共通の搬送波βｍ（ｔ）が適用される。また、搬送波βｍ（ｔ）の搬送波位相信号φｍは、セルグループ間で異なる値に設定される。例えば、セルグループＧＲ１〜ＧＲ５に対して、順次「３６０°／５＝７２°」ずつ異なる搬送波位相信号φｍを設定するとよい。
【００６９】
〈第３実施形態の効果〉
以上のように本実施形態によれば、各々のセル（１０８）は、複数のセルグループ（ＧＲ１〜ＧＲ５）のうち何れかのセルグループに属するものであり、オンオフ制御部（１４０Ｕ，１４０Ｖ，１４０Ｗ）は、一のセルグループ（ＧＲ１〜ＧＲ５）に属するセル（１０８）における搬送波（βｍ（ｔ））の位相を、他のセルグループ（ＧＲ１〜ＧＲ５）に属するセル（１０８）における搬送波（βｍ（ｔ））の位相とは異なるように設定する。さらに、オンオフ制御部（１４０Ｕ，１４０Ｖ，１４０Ｗ）は、一のセルグループ（ＧＲ１〜ＧＲ５）に属するセル（１０８）における搬送波（βｍ（ｔ））の位相を、同一の位相に設定する。
【００７０】
本実施形態においても、キャリアローテーションが実行される点で第１実施形態と同様であるため、第１実施形態のものと同様の効果を奏する。さらに、本実施形態においては、特にセル直列数Ｍが大きい場合、搬送波位相信号φｍが元の値に戻るまでの周期を短くすることができる。これにより、第２実施形態と同様に、コンデンサ電圧のばらつきを効果的に抑制することができる。さらに、生成する搬送波（βｍ（ｔ））およびこれらの搬送波位相信号φｍの種類を少なくできるため、制御装置１１２の処理量を低減することができる。
【００７１】
［第４実施形態］
図１５は、本発明の第４実施形態によるＭＭＣ１７２のブロック図である。なお、以下の説明において、図１〜図１４の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
ＭＭＣ１７２は、第１実施形態（図１参照）における変圧器１０３に代えて、変圧器１７３を備えている。ここで、変圧器１７３は、Δ−Δ結線、Ｙ−Ｙ結線、Ｙ−Δ結線またはΔ−Ｙ結線の通常の３相変圧器である。
変圧器１７３のＵ相、Ｖ相、Ｗ相の二次巻線には、レグ１７４Ｕ，１７４Ｖ，１７４Ｗ（以下、これらをレグ１７４と総称することがある）が接続されている。
【００７２】
レグ１７４Ｕは、アームリアクトル１０７ＵＰ，１０７ＵＮ（以下、これらをアームリアクトル１０７と総称することがある）と、アーム１７６ＵＰ，１７６ＵＮ（以下、これらをアーム１７６と総称することがある）と、を有している。アームリアクトル１０７ＵＰ，１０７ＵＮの各一端は変圧器１７３の二次巻線に接続され、各他端はアーム１７６ＵＰ，１７６ＵＮの一端に接続されている。また、アーム１７６ＵＰの他端は正極端子１３０Ｐに接続され、アーム１７６ＵＮの他端は負極端子１３０Ｎに接続されている。アーム１７６ＵＰ，１７６ＵＮは、直列接続された複数のセル１０８を有している。アーム１７６ＵＰ，１７６ＵＮに現れる電圧をアーム電圧ＶＵＰ，ＶＵＮと呼ぶ。
【００７３】
レグ１７４Ｖ，１７４Ｗは、レグ１７４Ｕと同様に構成されている。すなわち、レグ１７４Ｖは、アームリアクトル１０７ＶＰ，１０７ＶＮと、アーム電圧ＶＶＰ，ＶＶＮを発生させるアーム１７６ＶＰ，１７６ＶＮと、を有している。また、レグ１７４Ｗは、アームリアクトル１０７ＷＰ，１０７ＷＮと、アーム電圧ＶＷＰ，ＶＷＮを発生させるアーム１７６ＷＰ，１７６ＷＮと、を有している。なお、アームリアクトル１０７は、アーム１７６の相互間（上下アーム間、または相間）を巡回する電流を抑制する機能を有する。
【００７４】
本実施形態においては、第１実施形態のものと同様に、各制御部１４０Ｃ，１４０Ｕ，１４０Ｖ，１４０Ｗによってキャリアローテーションが実行され、これによって第１実施形態のものと同様の効果を奏する。このように、ＺＣ−ＭＭＣ以外のＭＭＣ方式、すなわちアームリアクトル１０７を有するＭＭＣについても、本発明を適用することができる。
【００７５】
［第５実施形態］
図１６は、本発明の第５実施形態による無効電力補償装置１８２のブロック図である。なお、以下の説明において、図１〜図１５の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
無効電力補償装置１８２は、アーム１８４Ｕ，１８４Ｖ，１８４Ｗ（以下、これらをアーム１８４と総称することがある）とを有しており、これらアーム１８４は、電力系統１０１の線間にΔ結線されている。そして、各アーム１８４は、直列接続された複数のセル１８８を備えている。
【００７６】
図１７は、本実施形態に適用されるセル１８８のブロック図である。セル１８８は、一般的に「フルブリッジ」と呼ばれるものであり、入出力端子２１０ａ，２１０ｂと、セル制御部２１５と、各２個のスイッチング素子２０１Ｈ，２０１Ｌと、各２個の還流ダイオード２０２Ｈ，２０２Ｌと、コンデンサ２０３と、電圧検出器２０４と、を有している。なお、図１７においても、スイッチング素子２０１Ｈ，２０１ＬはＩＧＢＴである。
【００７７】
上述したように、第１実施形態に適用されたセル１０８（図２参照）は、セル電圧Ｖｊｍとして、零値または正値（入出力端子２１０ａが２１０ｂよりも高電位）のうち、何れかの値を取り得るものであった。一方、本実施形態におけるセル１８８は、セル電圧Ｖｊｍとして、零値、正値（入出力端子２１０ａが２１０ｂよりも高電位）、または負値（入出力端子２１０ａが２１０ｂよりも低電位）のうち何れかの値を取り得る。
【００７８】
図１６に示すようにアーム１８４をΔ結線すると、アーム１８４の端子電圧に直流成分が含まれていた場合に、これら３台のアーム１８４を循環する循環電流が流れる。本実施形態のように、セル電圧Ｖｊｍとして、零値、正値または負値のうち何れかの値を取り得るセル１８８を採用すると、各アーム１８４の端子電圧から直流成分を除去しやすくなり、循環電流を抑制することができる。
【００７９】
無効電力補償装置１８２は、電力系統１０１から電流を流入させ、セルの損失分の電力をコンデンサ２０３（図１７参照）に充電するとともに、コンデンサの電圧を使って交流電圧を作成して、電力系統１０１との接続点に出力する無効電力を制御する電力変換装置である。
【００８０】
本実施形態においては、第１実施形態のものと同様に、各制御部１４０Ｃ，１４０Ｕ，１４０Ｖ，１４０Ｗによって各セル１８８のキャリアローテーションが実行され、これによってコンデンサ２０３のコンデンサ電圧ＶＤＣｊｍが平均化される。従って、本実施形態においても第１実施形態のものと同様の効果を奏することができる。換言すれば、直流端子Ｐ，Ｎ（図１の１３０Ｐ，１３０Ｎ）を持たないＭＭＣにおいても、本発明を適用することができる。
【００８１】
［第６実施形態］
図１８は、本発明の第６実施形態によるＭＭＣ３００のブロック図である。なお、以下の説明において、図１〜図１７の各部に対応する部分には同一の符号を付し、その説明を省略する場合がある。
ＭＭＣ３００は、３相の電力系統３２０，３２２の間に接続される。また、ＭＭＣ３００は、３台のアーム３０６ＵＰ，３０６ＶＰ，３０６ＷＰ（以下、これらをアーム３０６と総称することがある）を有しており、各アーム３０６は、複数のセル３０８を備えている。各アーム３０６と、電力系統３２０との間には、電圧検出器１１０と、電流検出器１１１と、初充電装置１２０と、遮断器１２１とが挿入されている。なお、各アーム３０６と、電力系統３２２との間にも同様のものが挿入されているが、図示を省略する。
【００８２】
図１９は、本実施形態に適用されるセル３０８のブロック図である。
セル３０８は、一次側入出力端子３１０ａ，３１０ｂと、二次側入出力端子３１２ａ，３１２ｂと、を有している。一次側入出力端子３１０ａ，３１０ｂには、第５実施形態に適用したセル１８８（図１７参照）と同様の構成を有する一次側フルブリッジ部３３０が接続されている。また、二次側入出力端子３１２ａ，３１２ｂには、一次側フルブリッジ部３３０と同様に構成された二次側フルブリッジ部３３２が接続されている。
【００８３】
一次側入出力端子３１０ａ，３１０ｂに現れる電圧を一次側セル電圧Ｖｊｍ１と呼び、二次側入出力端子３１２ａ，３１２ｂに現れる電圧を二次側セル電圧Ｖｊｍ２と呼ぶ。また、一次側フルブリッジ部３３０のコンデンサ２０３に現れる電圧を一次側コンデンサ電圧ＶＤＣｊｍ１と呼び、二次側フルブリッジ部３３２のコンデンサ２０３に現れる電圧を二次側コンデンサ電圧ＶＤＣｊｍ２と呼ぶ。ＤＣ／ＤＣコンバータ１５０１は、一次側フルブリッジ部３３０と二次側フルブリッジ部３３２との間に接続され、双方向に電力を伝送する。
【００８４】
図１８に戻り、各アーム３０６に含まれる複数のセル３０８は、一次側入出力端子３１０ａ，３１０ｂ（図１８では符号の図示を省略）が順次直列に接続されるとともに、電力系統３２０の各相に接続されている。同様に、これらセル３０８の二次側入出力端子３１２ａ，３１２ｂ（図１８では符号の図示を省略）も、順次直列に接続されるとともに、電力系統３２２の各相に接続されている。
【００８５】
本実施形態においては、第１実施形態のものと同様に、各制御部１４０Ｃ，１４０Ｕ，１４０Ｖ，１４０Ｗによって各セル３０８のキャリアローテーションが実行され、これによって、各コンデンサ２０３の一次側コンデンサ電圧ＶＤＣｊｍ１および二次側コンデンサ電圧ＶＤＣｊｍ２が平均化される。従って、本実施形態においても第１実施形態のものと同様の効果を奏することができる。換言すれば、交流電圧同士の直接変換を行う電力変換装置においても、本発明を適用することができる。
【００８６】
［変形例］
本発明は上述した実施形態に限定されるものではなく、種々の変形が可能である。上述した実施形態は本発明を理解しやすく説明するために例示したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について削除し、もしくは他の構成の追加・置換をすることが可能である。また、図中に示した制御線や情報線は説明上必要と考えられるものを示しており、製品上で必要な全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。上記各実施形態に対して可能な変形は、例えば以下のようなものである。
【００８７】
（１）上記第１〜第４実施形態においては、図２に示したハーフブリッジのセル１０８を適用した。しかし、これらの実施形態においても、図１７に示したフルブリッジのセル１８８を適用してもよい。
【００８８】
（２）上記各実施形態において、指令値発生部１４０Ｐは、位相設定番号Ａを電力系統１０１の電圧周期毎に変化させ、これによって搬送波βｍ（ｔ）の位相も該電圧周期毎に切り替えていた。しかし、位相設定番号Ａを変化させる周期はこれに限られるものではなく、任意に定めてもよい。但し、位相設定番号Ａの変更周期を電圧周期の自然数倍にすると、それ以外の場合と比較して、高調波成分を抑制できる点で好ましい。
【００８９】
（３）上記各実施形態における制御装置１１２のハードウエアは一般的なコンピュータによって実現できるため、図３〜図５等に示したアルゴリズムに係るプログラム等を記憶媒体に格納し、または伝送路を介して頒布してもよい。
【００９０】
（４）また、図３〜図５等に示したアルゴリズムに係る処理は、上記各実施形態ではプログラムを用いたソフトウエア的な処理として説明したが、その一部または全部をＡＳＩＣ(Application Specific Integrated Circuit；特定用途向けＩＣ)、あるいはＦＰＧＡ(field-programmable gate array)等を用いたハードウエア的な処理に置き換えてもよい。
【符号の説明】
【００９１】
１０１  電力系統（交流系統）
１０２  ＭＭＣ（電力変換装置）
１０３  変圧器
１０４  アーム
１０７  アームリアクトル
１０８  セル
１０９  電流検出器
１１０  電圧検出器
１１１  電流検出器
１１２  制御装置
１４０Ｃ  共通制御部
１４０Ｐ  指令値発生部（位相情報発生部）
１４０Ｕ，１４０Ｖ，１４０Ｗ  Ｕ相、Ｖ相およびＷ相制御部（オンオフ制御部）
２０１Ｈ，２０１Ｌ  スイッチング素子
２０３  コンデンサ
７２１  搬送波演算器（搬送波生成部）
βｍ（ｔ）  搬送波
Ａ  位相設定番号（位相情報）
ＧＲ１〜ＧＲ５  セルグループ
ｍ  セル番号（セル対応情報）
Ｖｕｒｅｆ２ｍ  変調波
【図１】
2019075844.tif 000014
【図２】
2019075844.tif 000015
【図３】
2019075844.tif 000016
【図４】
2019075844.tif 000017
【図５】
2019075844.tif 000018
【図６】
2019075844.tif 000019
【図７】
2019075844.tif 000020
【図８】
2019075844.tif 000021
【図９】
2019075844.tif 000022
【図１０】
2019075844.tif 000023
【図１１】
2019075844.tif 000024
【図１２】
2019075844.tif 000025
【図１３】
2019075844.tif 000026
【図１４】
2019075844.tif 000027
【図１５】
2019075844.tif 000028
【図１６】
2019075844.tif 000029
【図１７】
2019075844.tif 000030
【図１８】
2019075844.tif 000031
【図１９】
2019075844.tif 000032