(57)【要約】【課題】電源仕様や負荷定格の多様性に対応可能な突入防止回路の技術を提供する。【解決手段】突入防止回路は、電源と負荷とを接続する第１給電経路の導通および開放を制御する有接点リレーと、第１給電経路から分岐し、第１給電経路に並列して負荷に接続される第２給電経路の導通および開放を制御する無接点リレーと、有接点リレーの第１給電経路の導通時に、第２給電経路の導通期間の抵抗値、第２給電経路の導通期間、第２給電経路の導通期間の繰り返し周期、第２給電経路の導通期間と開放期間との比率、第２給電経路の導通期間の電流値の少なくとも一つを制御し、第２給電経路に分岐された電源の電力を平均化する無接点リレーの制御手段と、を備えることを特徴とする。【選択図】図２
2019075937.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷とを接続する第１給電経路の導通および開放を制御する有接点リレーと、
前記第１給電経路から分岐し、前記第１給電経路に並列して前記負荷に接続される第２給電経路の導通および開放を制御する無接点リレーと、
前記有接点リレーの前記第１給電経路の導通時に、前記第２給電経路の導通期間の抵抗値、前記第２給電経路の導通期間、前記第２給電経路の導通期間の繰り返し周期、前記第２給電経路の導通期間と開放期間との比率、前記第２給電経路の導通期間の電流値の少なくとも一つを制御し、前記第２給電経路に分岐された前記電源の電力を平均化する前記無接点リレーの制御手段と、
を備えることを特徴とする突入防止回路。
【請求項２】
前記無接点リレーは、前記第２給電経路に分岐された前記電源の電力が入力されるソースと、前記第１給電経路に並列して前記負荷に接続されるドレインとを有するスイッチング素子を備え、
前記制御手段は、前記スイッチング素子のゲートに印加されるゲート電圧に基づいて、前記スイッチング素子のソースとドレインとの間を導通または開放し、前記第２給電経路に分岐された前記電源の電力を平均化する、ことを特徴とする請求項１に記載の突入防止回路。
【請求項３】
前記制御手段は、前記スイッチング素子のソースとドレインとの間を導通する際の前記ゲート電圧の電圧値を可変し、前記有接点リレーの前記第１給電経路の導通時の、前記第２給電経路の導通期間の抵抗値を制御する、請求項２に記載の突入防止回路。
【請求項４】
前記制御手段は、前記ゲート電圧の印加期間、前記ゲート電圧を印加する周期間隔、前記ゲート電圧を印加する周期間隔内の印加期間の比率の少なくとも一つを前記電源の仕様条件に応じて可変し、前記有接点リレーの前記第１給電経路の導通時に伴う電圧変動を所定電圧に平均化する、請求項２に記載の突入防止回路。
【請求項５】
前記制御手段は、前記ゲート電圧の印加期間、前記ゲート電圧を印加する周期間隔、前記ゲート電圧を印加する周期間隔内の印加期間の比率、前記スイッチング素子のソースとドレインとの間を導通する前記ゲート電圧の電圧値の少なくとも一つを前記負荷の定格に応じて可変し、前記負荷の始動時に生じる突入電流を平均化する、請求項２に記載の突入防止回路。
【請求項６】
電源と負荷とを接続する第１給電経路の導通および開放を制御する有接点リレーと、前記第１給電経路から分岐し、前記第１給電経路に並列して前記負荷に接続される第２給電経路の導通および開放を制御する無接点リレーと、前記無接点リレーに接続する制御手段とを有する突入防止回路において、
前記制御手段が、
前記有接点リレーの前記第１給電経路の導通時に、前記第２給電経路の導通期間、前記第２給電経路の導通期間の繰り返し周期、前記第２給電経路の導通期間と開放期間との比率、前記第２給電経路の導通期間の電流値の少なくとも一つを制御し、前記第２給電経路に分岐された前記電源の電力を平均化する制御ステップ、
を実行することを特徴とする突入防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無接点スイッチを用いた突入防止回路および突入防止方法に関する。
【背景技術】
【０００２】
従来から、各種プラントや産業用ロボット等の産業機器等の分野においては、電磁石等で発生させた磁力を用いて接点を可動する機械式リレーが知られている。機械式リレーは、可動接点を介して接続される機器間の絶縁性を確保した上で、耐圧性、耐ノイズ性に優れている。このため、上記分野においては、例えば、電源と負荷とを接続する給電経路の導通および開放の制御に用いられる場合がある。
【０００３】
機械式リレーの使用時は、可動接点の機械的振動に起因するチャタリング等を抑止する目的で、ＣＲ積分回路等で構成された突入防止回路が上記機械式リレーの挿入された給電経路に並設される場合がある。突入防止回路を構成する構成要素（抵抗値、キャパシタの容量値）を適宜に選定することで、ＣＲ時定数で規定される周波数帯域の電圧変動成分等が抑制される。
【０００４】
なお、本明細書で説明する技術に関連する技術が記載されている先行技術文献としては、以下の特許文献が存在している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−３４７１８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、機械式リレーが挿入される給電経路には、電圧値、電流値、電力量等の仕様条件の異なる多様な電源が接続し得る。給電経路に機械式リレーを含む給電システムの設計においては、例えば、仕様条件の異なる多様な電源毎にＣＲ積分回路のＣＲ時定数を求め、ＣＲ時定数に基づいて使用部品の選定や、部品数量、部品配置等の決定が行われていた。上記給電システムにおいては、仕様条件の異なる多様な電源毎に突入防止回路の新規設計が繰り返されるため、設計効率の低下を招く場合があった。
【０００７】
また、上記給電経路には、始動時に突入電流を生じるモータ等が負荷として接続し得る。給電経路を介して電源から負荷側に流れる突入電流は負荷の定格毎に異なる。上記給電経路に突入電流が生じる負荷が接続される場合には、突入電流対策のため、例えば、負荷の定格毎に耐電力の高い抵抗種別を選定し、選定した抵抗種別を用いて突入防止回路の新規設計が行われていた。このため、突入電流が生じる負荷が接続される場合においても、設計効率の低下を招く場合があった。
【０００８】
本発明は、上記の課題を考慮してなされたものであり、電源仕様や負荷定格の多様性に対応可能な突入防止回路の技術の提供を目的とする。
【課題を解決するための手段】
【０００９】
本開示の一例では、以下の構成を採用した。
すなわち、本開示の一例に係る突入防止回路は、電源と負荷とを接続する第１給電経路の導通および開放を制御する有接点リレーと、第１給電経路から分岐し、第１給電経路に並列して負荷に接続される第２給電経路の導通および開放を制御する無接点リレーと、有
接点リレーの第１給電経路の導通時に、第２給電経路の導通期間の抵抗値、第２給電経路の導通期間、第２給電経路の導通期間の繰り返し周期、第２給電経路の導通期間と開放期間との比率、第２給電経路の導通期間の電流値の少なくとも一つを制御し、第２給電経路に分岐された電源の電力を平均化する無接点リレーの制御手段と、を備えることを特徴とする。
【００１０】
上記構成により、本開示の一例に係る突入防止回路は、無接点リレー側に分岐された電力を時分割して平均化することができる。突入防止回路を備える給電システムでは、該突入防止回路に接続される負荷に対して平均化されて安定した電力が供給できる。
【００１１】
上記突入防止回路の無接点リレーは、第２給電経路に分岐された電源の電力が入力されるソースと、第１給電経路に並列して負荷に接続されるドレインとを有するスイッチング素子を備え、制御手段は、スイッチング素子のゲートに印加されるゲート電圧に基づいて、スイッチング素子のソースとドレインとの間を導通または開放し、第２給電経路に分岐された電源の電力を平均化するとしてもよい。
【００１２】
上記構成により、上記突入防止回路は、スイッチング素子のゲート電圧を制御することで、ソースに入力された電源の電力を時分割して平均化し、ドレインに出力できる。突入防止回路を備える給電システムでは、スイッチング素子のドレインに出力される平均化された電力値を設計時の指標値として採用できるため、設計効率の向上が期待できる。
【００１３】
上記突入防止回路の制御手段は、スイッチング素子のソースとドレインとの間を導通する際のゲート電圧の電圧値を可変し、有接点リレーの第１給電経路の導通時の、第２給電経路の導通期間の抵抗値を制御するとしてもよい。
【００１４】
上記構成により、突入防止回路は、第２給電経路の導通時の抵抗値を、ゲート電圧の電圧値を可変して制御することができる。突入防止回路においては、制御された第２給電経路の導通時の抵抗値に基づいて、多様なＣＲ時定数に対応可能な回路として共通化できる。また、ＣＲ積分回路においては、抵抗の削減が可能になり、突入防止回路を搭載する基板面積の縮小化が可能になる。
【００１５】
上記突入防止回路の制御手段は、ゲート電圧の印加期間、ゲート電圧を印加する周期間隔、ゲート電圧を印加する周期間隔内の印加期間の比率の少なくとも一つを電源の仕様条件に応じて可変し、有接点リレーの第１給電経路の導通時に伴う電圧変動を所定電圧に平均化するとしてもよい。
【００１６】
上記構成により、突入防止回路は、電源の仕様条件に対応してスイッチング素子のオン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比等を可変できる。突入防止回路は、様々な仕様条件の電源が接続される場合であっても、機械式リレーのチャタリング等による電圧変動波形が重畳する電圧値を、負荷側で規定される許容範囲内に抑制できる。
【００１７】
上記突入防止回路の制御手段は、ゲート電圧の印加期間、ゲート電圧を印加する周期間隔、ゲート電圧を印加する周期間隔内の印加期間の比率、スイッチング素子のソースとドレインとの間を導通するゲート電圧の電圧値の少なくとも一つを負荷の定格に応じて可変し、負荷の始動時に生じる突入電流を平均化するとしてもよい。
【００１８】
上記構成により、突入防止回路は、負荷の定格に応じて、スイッチング素子のオン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比、ソース・ドレイン間を導通（オン）する際のゲート電圧値を可変できる。突入防止回路は、様々な定格の負荷が接続
される場合であっても、負荷の始動時に生じる突入電流を平均化することができる。突入防止回路を備える給電システムでは、平均化された電流値に基づいて突入電流を抑制する抵抗デバイスを選定することで、抵抗デバイスの低容量化（低耐電力）が可能になる。
【００１９】
また、本開示の一例は、電源と負荷とを接続する第１給電経路の導通および開放を制御する有接点リレーと、第１給電経路から分岐し、第１給電経路に並列して負荷に接続される第２給電経路の導通および開放を制御する無接点リレーと、無接点リレーに接続する制御手段とを有する突入防止回路において、制御手段が、有接点リレーの第１給電経路の導通時に、第２給電経路の導通期間、第２給電経路の導通期間の繰り返し周期、第２給電経路の導通期間と開放期間との比率、前記第２給電経路の導通期間の電流値の少なくとも一つを制御し、第２給電経路に分岐された電源の電力を平均化する制御ステップを実行することを特徴とする突入防止方法であってもよい。
【発明の効果】
【００２０】
本発明によれば、電源仕様や負荷定格の多様性に対応可能な突入防止回路の技術が提供できる。
【図面の簡単な説明】
【００２１】
【図１】突入防止回路の一形態を説明する図である。
【図２】実施形態１に係る突入防止回路の構成の一例を示す図である。
【図３】実施形態１に係る突入防止回路の動作を説明する図である。
【図４】実施形態２に係る突入防止回路の構成の一例を示す図である。
【図５】実施形態２に係る突入防止回路の動作を説明する図である。
【図６】実施形態３に係る突入防止回路の構成の一例を示す図である。
【図７】実施形態３に係る突入防止回路の動作を説明する図である。
【発明を実施するための形態】
【００２２】
以下、図面を参照して、一実施形態に係る突入防止回路について説明する。
〔適用例〕
本実施形態に係る突入防止回路１０は、図２、図４、図６に例示のように、機械式リレーＺ２と、機械式リレーＺ２に並列された無接点スイッチＵ１を含む。突入防止回路１０においては、電源（ＤＣバッテリＢ１、Ｂ２）から供給された電力が分岐されて機械式リレーＺ２、無接点スイッチＵ１に入力される。機械式リレーＺ２、無接点スイッチＵ１のそれぞれに分岐されて入力された電力は、図示しない負荷に出力される。
ここで、機械式リレーＺ２は「有接点リレー」の一例であり、無接点スイッチＵ１は「無接点リレー」の一例である。機械式リレーＺ２を介して接続される電源と負荷との給電経路は「第１給電経路」の一例であり、無接点スイッチＵ１を介して接続される電源と負荷との給電経路は「第２給電経路」の一例である。
【００２３】
無接点スイッチＵ１は、ゲート電圧（ゲート・ソース間に印加される電圧値）の制御によってソース・ドレイン間の接続経路を導通（オン）および開放（オフ）するスイッチング素子を有する。ゲート電圧は、ＰＷＭ制御部１１、１２、１３を介して制御される。無接点スイッチＵ１は、例えば、ＰＷＭ制御部１１、１２、１３のゲート電圧制御を介してソース・ドレイン間を導通および開放することで、スイッチング素子のソースに接続された電源の電力を、ドレインに接続される負荷側へ供給する。ここで、ＰＷＭ制御部１１、１２、１３は、「制御手段」の一例である。
【００２４】
ＰＷＭ制御部１１は、無接点スイッチＵ１のゲート・ソース間に印加される電圧値を制御することで、導通時のソース・ドレイン間の抵抗値を制御する。突入防止回路１０においては、ソース・ドレイン間の抵抗値を制御することで、無接点スイッチＵ１とドレイン
に接続するコンデンサ素子Ｃ１とを、ＣＲ積分回路として動作することが可能になる。突入防止回路においては、多様なＣＲ時定数に対応可能な回路として共通化できる。また、抵抗デバイスが削減でき、突入防止回路を搭載する基板面積の縮小化が可能になる。
【００２５】
ＰＷＭ制御部１２は、スイッチング素子のゲート・ソース間に印加される電圧値を制御し、無接点スイッチＵ１のオン期間のパルス幅、オン期間の周期間隔、デューティ比等を制御する。機械式リレーＺ２のチャタリング等による電圧変動期間では、例えば、オン期間に導通されたソース・ドレイン間を介して抵抗Ｒ１に流れる電流量が制限され、抵抗Ｒ１の抵抗値に応じた電圧値が、コンデンサ素子Ｃ１の一端と機械式リレーＺ２の可動接点の他端とが接続する給電経路に出力される。
【００２６】
ＰＷＭ制御部１２は、仕様条件が異なる電源に応じて、上記無接点スイッチＵ１のオン期間のパルス幅、オン期間の周期間隔、デューティ比等を可変することで、仕様条件の異なる電源に対応可能な突入防止回路１０が提供される。
【００２７】
ＰＷＭ制御部１３は、スイッチング素子のゲート・ソース間に印加される電圧値を制御し、無接点スイッチＵ１のオン期間のパルス幅、オン期間の周期間隔、デューティ比等を制御する。また、ＰＷＭ制御部１２は、ソース・ドレイン間を導通（オン）する際のゲート電圧値（ゲート・ソース間に印加される電圧値）を相対的に増加・減少することで、ソース・ドレイン間に流れる電流値を制御する。
負荷始動時の突入電流期間では、ＰＷＭ制御部１３は、ゲート電圧値の相対的な増減によって無接点スイッチＵ１のソース・ドレイン間に流れ込む突入電流の電流値を制限する。同様にして、オン期間のパルス幅、オン期間の周期間隔、デューティ比等によって、ソース・ドレイン間に流れ込む突入電流の電流量を制限する。
【００２８】
ＰＷＭ制御部１３は、定格の異なる負荷に応じて、上記無接点スイッチＵ１のオン期間のパルス幅、オン期間の周期間隔、デューティ比、オン期間の電流値等を可変することで、定格の異なる負荷に対応可能な突入防止回路１０が提供される。
【００２９】
＜１．比較形態＞
まず、比較形態として、機械式リレーに並設される突入防止回路を説明する。
図１は、比較形態の突入防止回路を説明する図である。図１においては、ダイオード素子Ｄ１０１と、抵抗Ｒ１０１と、コンデンサ素子Ｃ１０１から構成される突入防止回路１００が例示される。図１において、ＤＣバッテリＢ１０１は、機械式リレーＺ１０２を介して接続される負荷側に所定電力（直流電力）を供給する電源である。なお、ＤＣバッテリＢ１０１と図示しない負荷とを接続する給電経路には、例えば、短絡や故障が生じた際の負荷側に流れ込む過電流保護を目的として、ヒューズＺ１０１が挿入される。
機械式リレーＺ１０２の備える可動接点の一端にはＤＣバッテリＢ１０１の電圧供給端子（正極側端子）が接続され、可動接点の他端には図示しない負荷が接続される。機械式リレーＺ１０２の可動接点の他端に接続される負荷には、例えば、ＤＣバッテリＢ１０１から供給された電力が所定電圧値（ＶＯＵＴ）として供給される。機械式リレーＺ１０２は、可動接点の開閉状態を電磁石等で発生させた磁力を用いて制御するための駆動部と、磁力等によって開閉状態が制御される接点機構とを有する。上記ＤＣバッテリＢ１０１と負荷との間の接続状態は、駆動部に出力される２値のステータス信号により制御される。ここで、２値のステータス信号は、例えば、“Ｈｉｇｈ／Ｌｏｗ”、“１／０”等の電圧信号であり、“Ｈｉｇｈ”、“１”は通電時に磁力を発生させるための高電圧値に対応し、“Ｌｏｗ”、“０”は磁力を発生させない低電圧値に対応する。機械式リレーＺ１０２が挿入された給電経路の接続状態は、２値のステータス信号に応じて開閉される可動接点の状態により制御される。
【００３０】
図１の突入防止回路１００において、ダイオード素子Ｄ１０１のアノードは、機械式リレーＺ１０２のＤＣバッテリＢ１０１の電圧供給端子側が接続される可動接点の一端に接続され、カソードは抵抗Ｒ１０１の入力端子に接続される。抵抗Ｒ１０１の出力端は、他端が接地電位（ＧＮＤ）に接地されたコンデンサ素子Ｃ１０１の一端に接続される。なお、コンデンサ素子Ｃ１０１の一端は、機械式リレーＺ１０２の可動接点の他端に接続され、コンデンサ素子Ｃ１０１の他端は、ＤＣバッテリＢ１０１の負極側端子に接続される。
【００３１】
機械式リレーＺ１０２のチャタリング等によって生じた電圧変動は、ダイオード素子Ｄ１０１により、一定方向の電圧変動に制御される。また、電圧変動の周波数帯域は、抵抗Ｒ１０１の抵抗値と、コンデンサ素子Ｃ１０１の容量値によって規定されるＣＲ時定数により通過帯域が制限される。なお、電圧変動に伴う電圧変化幅は、抵抗Ｒ１０１の抵抗値と、コンデンサ素子Ｃ１０１の容量値によって規定される変化幅に制限される。突入防止回路１００が並設された給電経路に接続される負荷には、例えば、ＣＲ時定数により通過帯域、電圧変化幅が制限されて鈍らせられた電圧波形の重畳する電力が所定電圧値（ＶＯＵＴ）として出力される。突入防止回路１００が並設された給電経路に接続される負荷側には、許容範囲内に制御された所定電圧値（ＶＯＵＴ）が供給される。
【００３２】
図１の突入防止回路１００においては、例えば、機械式リレーＺ１０２の備える可動接点の一端に接続される電源（ＤＣバッテリＢ１０１）の電圧値、電流値、電力量等の異なる仕様条件に応じて、抵抗Ｒ１０１の抵抗値、コンデンサ素子Ｃ１０１の容量値が決定されていた。特に、負荷側に供給される所定電圧値（ＶＯＵＴ）が負荷側の許容範囲内に収まるように抵抗Ｒ１０１の抵抗値や、抵抗Ｒ１０１を構成する抵抗デバイスの数量等が電源の異なる仕様条件毎に設計されていた。このため、機械式リレーを用いた給電システムの設計では、設計効率の低下を招く虞があった。
【００３３】
＜２．実施形態＞
（実施形態１）
図２は、実施形態１（以下、本実施形態とも称する）に係る突入防止回路の構成の一例を示す図である。図２においては、本実施形態に係る突入防止回路１０を構成に含む給電システム１が例示される。図２の給電システム１においては、ＤＣバッテリＢ１から供給された電力が、給電経路に挿入された突入防止回路１０を介して、図示しない負荷側に所定電圧値（ＶＯＵＴ）として供給される。
但し、本実施形態の突入防止回路１０を構成に含む給電システム１においては、図１に例示のＣＲ積分回路（抵抗Ｒ１０１、コンデンサ素子Ｃ１０１）の抵抗Ｒ１０１を不要とする。なお、図２において、コンデンサ素子Ｃ１、ヒューズＺ１は、それぞれ、図１に例示のコンデンサ素子Ｃ１０１、ヒューズＺ１０１に相当する。
【００３４】
図２に示すように、突入防止回路１０は、機械式リレーＺ２を構成に含む。機械式リレーＺ２は、図１に例示の機械式リレーＺ１０２に相当する。但し、本実施形態に係る突入防止回路１０は、機械式リレーＺ２に並設する無接点スイッチＵ１を構成に含む。図２においては、無接点スイッチＵ１として半導体リレー（ＳＳＲ：Solid State Relay）が例
示される。半導体リレーは、サイリスタやトライアック、トランジスタ等の半導体デバイスで構成されたスイッチング素子を含むリレーであり、機械式リレーのように可動可能な接点機構を持たないリレー（無接点リレー）である。但し、機械式リレーＺ２に並設される無接点スイッチＵ１は、トランジスタ等の半導体デバイス等で構成されるとしてもよい。図２に示す無接点スイッチＵ１は、Ｐ型のＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）で構成される半導体スイッチング素子を含む一例である。
【００３５】
図２において、ＤＣバッテリＢ１の電圧供給端子（正極側端子）は、ヒューズＺ１を介し、突入防止回路１０の機械式リレーＺ２の可動接点の一端に接続される。機械式リレー
Ｚ２の可動接点の他端は、図示しない負荷に接続される。
【００３６】
突入防止回路１０の無接点スイッチＵ１のソースには、ヒューズＺ１を介して、ＤＣバッテリＢ１の電圧供給端子（正極側端子）が接続される。また、無接点スイッチＵ１のドレインには、コンデンサ素子Ｃ１の入力端子が接続される。無接点スイッチＵ１のゲートは、ＰＷＭ（Pulse Width Modulation）制御部１１に接続される。ＰＷＭ制御部１１は、無接点スイッチＵ１のゲートに印加される電圧値等を制御する制御装置である。ＰＷＭ制御部１１として、例えば、マイコン等が例示される。ＰＷＭ制御部１１には、メモリやＤＡコンバータ等が含まれるとしてもよい。
【００３７】
無接点スイッチＵ１を構成するＰ型のＭＯＳＦＥＴにおいては、例えば、ゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）以下のときにソース・ドレイン間が導通（オン）される。また、ゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）を超えるときにソース・ドレイン間が開放（オフ）される。ゲート・ソース間に係る電圧の制御は、例えば、ＰＷＭ制御部１１を介して行われる。
なお、以下では、無接点スイッチＵ１はＰ型のＭＯＳＦＥＴとして説明するが、Ｎ型であっても同様の効果を奏することができる。すなわち、Ｎ型においてはゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）以上のときにソース・ドレイン間が導通（オン）され、閾値電圧（Ｖｔｈ）未満のときにソース・ドレイン間が開放（オフ）される。
【００３８】
本実施形態に係る突入防止回路１０においては、ＰＷＭ制御部１１は、無接点スイッチＵ１のゲート・ソース間に印加される電圧値を制御することで、導通時のソース・ドレイン間の抵抗値を制御する。突入防止回路１０においては、ソース・ドレイン間の抵抗値を制御することで、無接点スイッチＵ１とドレインに接続するコンデンサ素子Ｃ１とを、ＣＲ積分回路として動作することが可能になる。給電システム１においては、突入防止回路１０を含む回路の共通化が可能になる。なお、図１に例示の突入防止回路１００と比較して、ＣＲ積分回路を構成する抵抗デバイスの削除が可能になる。このため、本実施形態に係る突入防止回路１０を構成に含む給電システム１では、部材コストの相対的な抑制が可能になる。抵抗デバイスの削除により、例えば、給電システム１を搭載する基板面積の相対的なサイズの縮小化を図ることが可能になる。
【００３９】
図３は、本実施形態に係る突入防止回路１０の動作を説明する図である。図３に例示のグラフは、本実施形態に係る無接点スイッチＵ１のゲート電圧（ゲート・ソース間の印加電圧）特性を表す。図３の縦軸は、導通時のソース・ドレイン間の抵抗値を表し、横軸は、ゲート・ソース間に印加される電圧値を表す。“Ｖｒｅｆ”は、無接点スイッチＵ１のソース・ドレイン間の導通および開放を切替える基準電圧（閾値電圧）を表す。
【００４０】
図３に示すように、無接点スイッチＵ１においては、一定のドレイン電圧が印加される際に、ゲート電圧の増加に比例して線形的に抵抗値が減少する領域Ｅ１（オーム領域）を有する。なお、Ｎ型のＭＯＳＦＥＴの場合では、図３に例示のグラフは逆特性になる。すなわち、オーム領域は、ゲート電圧の増加に比例して線形的に抵抗値が増加する領域になる。
【００４１】
本実施形態に係る突入防止回路１０のＰＷＭ制御部１１は、図３の破線で囲まれた領域Ｅ１でゲート・ソース間に印加される電圧値を制御することで、導通時のソース・ドレイン間の抵抗値を制御する。突入防止回路１０を構成に含む給電システム１では、ゲート・ソース間に印加される電圧値によって指定された抵抗値、および、無接点スイッチＵ１のドレインに接続するコンデンサ素子Ｃ１の容量値によってＣＲ時定数を可変することが可能になる。
【００４２】
なお、領域Ｅ１におけるゲート電圧およびソース・ドレイン間の抵抗値の特性は、予め実験的に求めることができる。突入防止回路１０の提供者（製造者）等は、無接点スイッチＵ１に対して上記特性を計測し、計測結果をゲート制御のパラメータとしてＰＷＭ制御部１１の有するメモリ等に記憶することができる。メモリ等に記憶されたテーブル値の読出しは、例えば、突入防止回路１０が搭載された基板上のＤＩＰ（Dual Inline Package
）スイッチ等を介して設定された指示値により行われる。突入防止回路１０のＰＷＭ制御部１１は、上記指示値で指定されたパラメータ値を読み出して無接点スイッチＵ１のゲート制御が可能になる。
【００４３】
以上、説明したように、突入防止回路１０は、導通時の無接点スイッチＵ１のソース・ドレイン間の抵抗値をゲート電圧で制御するＰＷＭ制御部１１を備える。突入防止回路１０においては、ソース・ドレイン間の抵抗値を制御することで、無接点スイッチＵ１とドレインに接続するコンデンサ素子Ｃ１とを、ＣＲ積分回路として動作することが可能になる。本実施形態の突入防止回路１０によれば、無接点スイッチＵ１のソース・ドレイン間の抵抗値とドレインに接続するコンデンサ素子Ｃ１とで多様なＣＲ時定数に対応可能な突入防止回路の技術が提供できる。
【００４４】
（実施形態２）
図４は、実施形態２（以下、本実施形態とも称する）に係る突入防止回路の構成の一例を示す図である。図４においては、図２と同様に、本実施形態に係る突入防止回路１０を構成に含む給電システム１が例示される。図４の給電システム１においては、ＤＣバッテリＢ１から供給された電力が、給電経路に挿入された突入防止回路１０を介して、図示しない負荷側に所定電圧値（ＶＯＵＴ）として供給される。
但し、ＤＣバッテリＢ１の仕様は様々であり、ＤＣバッテリＢ１からは、仕様に基づく多様な電圧値、電流値、電力量等が負荷側に供給される。なお、図４において、抵抗Ｒ１、コンデンサ素子Ｃ１、ヒューズＺ１は、それぞれ、図１に例示の抵抗Ｒ１０１、コンデンサ素子Ｃ１０１、ヒューズＺ１０１に相当する。
【００４５】
実施形態１と同様にして、本実施形態の突入防止回路１０は、図１に例示の機械式リレーＺ１０２に相当する機械式リレーＺ２を構成に含む。また、突入防止回路１０は、機械式リレーＺ２に並設する無接点スイッチＵ１を構成に含む。無接点スイッチＵ１は、実施形態１と同様である。図４の、ＤＣバッテリＢ１の電圧供給端子（正極側端子）は、ヒューズＺ１を介し、突入防止回路１０の機械式リレーＺ２の可動接点の一端に接続される。機械式リレーＺ２の可動接点の他端は、図示しない負荷に接続される。
【００４６】
実施形態１と同様に、突入防止回路１０の無接点スイッチＵ１のソースには、ヒューズＺ１を介して、ＤＣバッテリＢ１の電圧供給端子（正極側端子）が接続される。また、無接点スイッチＵ１のドレインには、抵抗Ｒ１の入力端子が接続される。無接点スイッチＵ１のゲートは、ＰＷＭ制御部１２に接続される。ＰＷＭ制御部１２は、無接点スイッチＵ１のゲートに印加される電圧値等を制御する制御装置であり、例えば、マイコン等である。ＰＷＭ制御部１２には、メモリやＤＡコンバータ等が含まれるとしてもよい。
【００４７】
実施形態１と同様にして、無接点スイッチＵ１は、ゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）以下のときにソース・ドレイン間が導通（オン）される。また、ゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）を超えるときにソース・ドレイン間が開放（オフ）される。ゲート・ソース間に係る電圧の制御は、ＰＷＭ制御部１２を介して行われる。
【００４８】
ＰＷＭ制御部１２は、例えば、無接点スイッチＵ１のスイッチング素子のゲート・ソース間に印加される電圧値を制御することで、無接点スイッチＵ１のオン期間、オフ期間を
制御する。無接点スイッチＵ１のオン期間、オフ期間の制御により、例えば、オン期間に導通されたソース・ドレイン間を介して抵抗Ｒ１に流れる電流量が制限され、抵抗Ｒ１の抵抗値に応じた電圧値が、コンデンサ素子Ｃ１の一端と機械式リレーＺ２の可動接点の他端とが接続する給電経路に出力される。
【００４９】
本実施形態に係る突入防止回路１０は、例えば、ＤＣバッテリＢ１の仕様に対応して無接点スイッチＵ１のオン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比等を可変して制御する。ここで、上記オン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比等は、例えば、ＰＷＭ方式で制御される。但し、上記オン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比等は、ＰＦＭ（Pulse-Frequency Modulation）方式、ＰＡＭ（Pulse Amplitude Modulation）方式等で制御されるとしてもよい。
【００５０】
突入防止回路１０においては、ＤＣバッテリＢ１の仕様に対応して無接点スイッチＵ１のオン期間に時分割された電流量を制御することで、抵抗Ｒ１を介して給電経路に出力される電圧値が一定範囲内になるように制御される。本実施形態に係る突入防止回路１０においては、様々な仕様のＤＣバッテリＢ１が接続される場合であっても、機械式リレーＺ２のチャタリング等による電圧変動波形が重畳する所定電圧値（ＶＯＵＴ）を負荷側で規定される許容範囲内に抑制することが可能になる。
【００５１】
図５は、本実施形態の突入防止回路１０の動作を説明する図である。図５において、（１）は無接点スイッチＵ１の出力を表し、（２）は機械式リレーＺ２のチャタリング等の電圧変動が生ずる期間経過後の出力を表す。図５の縦軸は、電圧値を表し、横軸は時間を表す。
【００５２】
突入防止回路１０において、無接点スイッチＵ１のゲートに接続するＰＷＭ制御部１２は、例えば、機械式リレーＺ２の可動接点の開閉状態を制御する制御信号のステータス変化を契機として無接点スイッチＵ１のゲート制御を開始する（ｔｓ）。例えば、機械式リレーＺ２では、制御信号のステータス“Ｈｉｇｈ”から“Ｌｏｗ”への変化に伴い、接点状態が閉状態から開状態に変化し、制御信号のステータス“Ｌｏｗ”から“Ｈｉｇｈ”への変化に伴い、接点状態が開状態から閉状態に変化する。接点状態が閉状態のときに、機械式リレーＺ２が挿入された給電経路は導通し、接点状態が開状態では該給電経路は開放される。
【００５３】
図５（１）、（２）において、ＰＷＭ制御部１２は、例えば、機械式リレーＺ２の可動接点の開閉状態を制御する制御信号の“Ｌｏｗ”から“Ｈｉｇｈ”への変化を契機として、無接点スイッチＵ１のスイッチング素子のゲート制御を開始する。スイッチング素子のソースには、機械式リレーＺ２で生じたチャタリング等の電圧変動に伴う電流が流れ込む。ＰＷＭ制御部１２は、スイッチング素子のゲート・ソース間に印加される電圧値を制御し、無接点スイッチＵ１のオン期間のパルス幅、オン期間の周期間隔、デューティ比等を制御する。無接点スイッチＵ１のソース・ドレイン間に流れ込む電流量は、オン期間のパルス幅により制限される。
【００５４】
図５（１）に示すように、チャタリング等の電圧変動が生ずる期間においては、ＰＷＭ制御部１２のゲート制御によって導通されたソース・ドレイン間にソース電流が流れ込み、ソース・ドレイン間の導通期間に対応してソース電流が時分割される。スイッチング素子のドレインに接続する抵抗Ｒ１を介して、時分割されたソース電流の電流量に応じたパルス状の波形を伴う電圧変化分が給電経路に出力される。チャタリング等の電圧変動が継続する期間、ＰＷＭ制御部１２によるゲート制御は継続し、チャタリング等によって生じた電圧変動は平均化される。
【００５５】
図５（２）に示すように、チャタリング等の電圧変動が生ずる期間経過後、機械式リレーＺ２の可動接点を介して接続された給電経路に、ＤＣバッテリＢ１から供給された電力が所定電圧として印加される。無接点スイッチＵ１が並設された給電経路に接続される負荷には、図５（１）に示すＰＷＭ制御部１２を介してゲート制御されて平均化されたチャタリング等の電力、および、図５（２）に示す電力が、許容範囲内に制御された所定電圧値（ＶＯＵＴ）として供給される。
【００５６】
ＤＣバッテリＢ１の仕様に対応するＰＷＭ制御部１２のゲート制御は、例えば、実験的に接続された、仕様の異なるＤＣバッテリＢ１、機械式リレーＺ２、負荷等を用いて予め特定することが可能である。
突入防止回路１０の提供者（製造者）等は、例えば、ＤＣバッテリＢ１、機械式リレーＺ２、負荷等が接続された給電経路において、機械式リレーＺ２の可動接点を開閉し、開閉時に生じるチャタリング等の電気的特性を仕様の異なるＤＣバッテリＢ１毎に測定する。測定される電気的特性は、例えば、チャタリング等による電圧変動期間、電圧変動幅、電圧変動時の減衰傾向等である。
突入防止回路１０の提供者（製造者）等は、仕様の異なるＤＣバッテリＢ１毎に測定された電気的特性から、許容範囲内の電圧値（ＶＯＵＴ）になるように、ゲート制御のパラメータ（オン期間のパルス幅、オン期間の周期間隔、デューティ比等）を特定する。但し、ゲート制御のパラメータは、例えば、ＤＣバッテリＢ１の仕様範囲（例えば、＊＊ＶＤＣから￥￥ＶＤＣの電圧範囲等）を段階的に区分けし、区分けされた段階毎にゲート制御のパラメータを関連付けるとしてもよい。突入防止回路１０においては、予め実験的に測定されたデータに基づいて、チャタリング等によって生じた電圧変動を平均化して抑制するゲート制御のパラメータを求めることができる。
【００５７】
なお、突入防止回路１０の提供者（製造者）等は、上記特定されたゲート制御のパラメータを、例えば、ＤＣバッテリＢ１の仕様等と関連付けたパラメータテーブルとしてＰＷＭ制御部１２の有するメモリ等に記憶することができる。メモリ等に記憶されたテーブル値の読出しは、例えば、突入防止回路１０が搭載された基板上のＤＩＰ（Dual Inline Package）スイッチ等を介して設定された指示値により行われる。突入防止回路１０の使用
時には、ＰＷＭ制御部１２は、上記指示値で指定されたＤＣバッテリＢ１の仕様条件に関連付けされたパラメータ値を読み出して無接点スイッチＵ１のゲート制御が可能になる。
【００５８】
以上、説明したように、突入防止回路１０の無接点スイッチＵ１は、スイッチング素子のゲート制御を行うＰＷＭ制御部１２を備え、該ゲート制御に基づいて並設する機械式リレーＺ２のチャタリング等の電圧変動に伴う電流を時分割し、平均化できる。ＰＷＭ制御部１２は、給電経路に接続された異なる仕様条件の電源（ＤＣバッテリＢ１）に応じて、無接点スイッチＵ１のゲート制御に係るパラメータ（オン期間のパルス幅、オン期間の周期間隔、デューティ比等）を可変できる。本実施形態の突入防止回路１０によれば、仕様条件の異なる電源に対応可能な突入防止回路の技術が提供される。
【００５９】
なお、実施形態２の無接点スイッチＵ１はＮ型であっても上記の効果を奏することができる。Ｎ型においてはゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）以上のときにソース・ドレイン間が導通（オン）され、閾値電圧（Ｖｔｈ）未満のときにソース・ドレイン間が開放（オフ）される。ＰＷＭ制御部１２は、チャタリング等の電圧変動に伴って無接点スイッチＵ１のオン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比等を可変して制御すればよい。
【００６０】
また、無接点スイッチＵ１は、少なくとも、並設する機械式リレーＺ２のチャタリング等の電圧変動に伴う電流を時分割し、平均化する回路やデバイスであってもよい。無接点
スイッチＵ１は、例えば、ソースに相当する入力端子、ドレインに相当する出力端子、ゲートに相当する制御端子を備え、制御端子に印加する電圧値に応じて、無接点スイッチＵ１のオン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比等を可変して制御すればよい。
【００６１】
（実施形態３）
図１の突入防止回路１００においては、例えば、モータ等の電動機負荷、白熱電球等のランプ負荷が、機械式リレーＺ１０２の挿入された給電経路に接続される場合がある。上記負荷が接続されるときには、上記負荷の始動時に生じる突入電流が給電経路に流れる場合がある。突入電流が給電経路に流れる場合には、突入電流の最大値等を考慮した抵抗デバイスの選定が行われていた。例えば、図１に示す抵抗Ｒ１０１として、外皮に抵抗体を保護するためのホーロー等を採用して耐熱性を高めた耐電力の高いセメント抵抗が、負荷毎の突入電流の最大値等に応じて選定されていた。このため、突入電流を生じる負荷が接続される際の、機械式リレーを用いた給電システムの設計においては、設計効率の低下を招く虞があった。また、セメント抵抗は部品コストが高く、突入電流の最大値が相対的に高い場合には、機械式リレーを用いた給電システムのコスト増加の要因となっていた。
【００６２】
実施形態３（以下、本実施形態とも称する）に係る突入防止回路においては、実施形態２と同様に、機械式リレーに並設された無接点スイッチＵ１のゲート制御を行うことで、抵抗デバイスに流れる突入電流を時分割して平均化する。突入電流の平均化は、負荷毎の突入電流特性（電流最大値、継続期間等）に応じて行われる。突入防止回路においては、突入電流の平均化により、例えば、抵抗デバイスの低容量化（低耐電力）が可能になる。
【００６３】
図６は、本実施形態に係る突入防止回路の構成の一例を示す図である。図６においては、本実施形態に係る突入防止回路１０を構成に含む給電システム１が例示される。図６の給電システム１においては、ＤＣバッテリＢ２の電力が、給電経路に挿入された突入防止回路１０を介して、図示しない負荷側に所定電圧値（ＶＯＵＴ）として供給される。但し、給電経路に接続される負荷は、電源投入時に突入電流が生じる負荷であり、突入電流の特性（電流最大値、継続期間等）は負荷毎に相違する。図６に例示の抵抗Ｒ２は、上述のように突入電流の最大値（ピーク値）を抑制するように機能し、コンデンサ素子Ｃ２は給電経路を介して負荷に供給される電力の高周波ノイズ等を抑制するように機能する。ヒューズＺ１は、図１に例示のヒューズＺ１０１に相当する。
【００６４】
図６に示すように、突入防止回路１０は、機械式リレーＺ２、および、機械式リレーＺ２に並設する無接点スイッチＵ１を構成に含む。機械式リレーＺ２、無接点スイッチＵ１は、実施形態２と同様である。図６のＤＣバッテリＢ２の電圧供給端子（正極側端子）は、ヒューズＺ１を介し、突入防止回路１０の機械式リレーＺ２の可動接点の一端に接続される。機械式リレーＺ２の可動接点の他端は、図示しない負荷に接続される。
【００６５】
また、無接点スイッチＵ１のソースには、ヒューズＺ１を介して、ＤＣバッテリＢ２の電圧供給端子（正極側端子）、無接点スイッチＵ１のドレインには、抵抗Ｒ２の入力端子が接続される。無接点スイッチＵ１のゲートは、ＰＷＭ制御部１３に接続される。ＰＷＭ制御部１３は、無接点スイッチＵ１のゲートに印加される電圧値等を制御する制御装置であり、例えば、マイコン等である。ＰＷＭ制御部１３には、メモリやＤＡコンバータ等が含まれるとしてもよい。
【００６６】
実施形態２と同様に、無接点スイッチＵ１を構成するＰ型のＭＯＳＦＥＴにおいては、例えば、ゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）以下のときにソース・ドレイン間が導通（オン）される。また、ゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）を超えるときにソース・ドレイン間が開放（オフ）される。ソース・ドレイン間の導通（オ
ン）時に、ソース・ドレイン間に流れる電流は、ゲート・ソース間に印加される電圧値に依存する。ゲート・ソース間に印加される電圧値の制御は、例えば、ＰＷＭ制御部１３を介して行われる。
【００６７】
本実施形態に係る突入防止回路１０においては、ＰＷＭ制御部１３は、無接点スイッチＵ１のスイッチング素子のゲート・ソース間に印加される電圧値を制御し、無接点スイッチＵ１のオン期間の期間幅、オン期間の周期間隔、デューティ比等を制御する。また、ＰＷＭ制御部１３は、ソース・ドレイン間を導通（オン）する際のゲート電圧値（ゲート・ソース間に印加される電圧値）を相対的に増加・減少することで、ソース・ドレイン間に流れる電流値を制御する。
【００６８】
図７は、本実施形態の突入防止回路１０の動作を説明する図である。図７において、“Ｉｏｃ”は、モータ等の負荷の始動時に生じる突入電流の時間推移を表し、“Ｉａｖｅ”は、平均化された突入電流の時間推移を表す。“ｔ１”は、負荷の始動時を表す。グラフｇ１は、ＰＷＭ制御部１２によるゲート・ソース間に印加される電圧値の制御の一例を表す。図７の縦軸は、図示された“Ｉｏｃ”、“Ｉａｖｅ”、電圧値のそれぞれの相対的な大きさを表し、横軸は時間を表す。グラフｇ１においては、無接点スイッチＵ１のオン期間の期間幅、オン期間の周期間隔、ソース・ドレイン間に流れる電流値を制御する制御形態が例示される。
【００６９】
図６に例示の無接点スイッチＵ１のソースには、図７の“Ｉｏｃ”に示す複数のピーク（Ｐ１、Ｐ２、Ｐ３、Ｐ４）を有する突入電流が負荷の始動時に流れ込む。各ピークのピーク電流値は、時間の経過に伴って減少する。ＰＷＭ制御部１３は、例えば、負荷の始動を契機として、図７のグラフｇ１に示すゲート・ソース間に印加される電圧値の制御を開始する。負荷の始動は、例えば、接続される負荷側、あるいは、給電システム１を含む機器の制御を行う上位の制御装置からＰＷＭ制御部１３に通知される。
【００７０】
図７のグラフｇ１に示すように、ＰＷＭ制御部１３は、例えば、電流値が最大になるピークＰ１の突入電流期間では、電圧値を相対的に減少させたパルス状のゲート電圧ｇ１ａをゲート・ソース間に印加し、ソース・ドレイン間を導通させる。導通期間では、無接点スイッチＵ１のソース・ドレイン間に流れ込むピークＰ１を伴う突入電流の電流値が、相対的に減少させたゲート電圧値で規定される電流値に制限される。なお、ピークＰ１時に無接点スイッチＵ１のソース・ドレイン間に流れ込む突入電流の電流量は、ゲート電圧ｇ１ａのパルス幅により制限される。
【００７１】
次のピークＰ２の突入電流期間では、ＰＷＭ制御部１３は、例えば、ゲート電圧ｇ１ａより電圧値を相対的に増加させたパルス状のゲート電圧ｇ１ｂをゲート・ソース間に印加し、ソース・ドレイン間を導通させる。導通期間では、ゲート電圧ｇ１ａ印加時と同様にして、ソース・ドレイン間に流れ込むピークＰ２を伴う突入電流の電流値が、ゲート電圧ｇ１ｂのゲート電圧値で規定される電流値に制限される。また、ピークＰ２時に無接点スイッチＵ１のソース・ドレイン間に流れ込む突入電流の電流量は、ゲート電圧ｇ１ｂのパルス幅により制限される。
【００７２】
図７のグラフｇ１に示すように、ピークＰ３、Ｐ４の突入電流期間においても、上記と同様にして、ゲート電圧ｇ１ｃ、ｇ１ｄによる制御が行われる。各ピークを伴う突入電流の、導通期間にソース・ドレイン間に流れ込む電流値、電流量がゲート電圧ｇ１ｃ、ｇ１ｄの電圧値、パルス幅によって制限される。
図７のグラフｇ１においては、ゲート電圧ｇ１ｃは、ゲート電圧ｇ１ｂより相対的に電圧値が高く、ゲート電圧ｇ１ｄは、ゲート電圧ｇ１ｃより相対的に電圧値が低くなるように制御されている。また、ゲート電圧ｇ１ｃ、ゲート電圧ｇ１ｄの印加期間（パルス幅）
は、ゲート電圧ｇ１ａ、ｇ１ｂの印加期間より相対的に長くなるように制御されている。
【００７３】
ＰＷＭ制御部１３は、図７に例示のように、突入電流の特性（継続期間、電流値の時間推移、ピーク値等）に応じて、ゲート電圧を制御するパラメータを可変する。この結果、本実施形態に係る突入防止回路１０においては、ＰＷＭ制御部１３のゲート電圧制御を介して、負荷の始動時に流れ込む突入電流が時分割される。時分割された突入電流は、図７の“Ｉａｖｅ”に示すように平均化される。
【００７４】
負荷毎に異なる定格に対応するＰＷＭ制御部１３のゲート制御は、実施形態２と同様にして、予め実験的に求めることができる。突入防止回路１０の提供者（製造者）等は、例えば、ＤＣバッテリＢ１、機械式リレーＺ２、負荷等が接続された給電経路において、始動時に生じる突入電流の電流特性を負荷の定格毎に測定する。突入電流の電流特性として、例えば、突入電流の継続期間、電流値の時間推移、ピーク電流値等が例示される。
突入防止回路１０の提供者（製造者）等は、定格の異なる負荷毎に測定された突入電流の電流特性から、低耐電力の抵抗デバイスに合わせて突入電流が平均化されるように、ゲート制御のパラメータを特定する。ゲート制御のパラメータとして、例えば、オン期間のパルス幅、オン期間の周期間隔、デューティ比、オン時のゲート電圧値等が例示される。
なお、測定された突入電流の電流特性を複数のグループに区分けし、区分けされたグループ毎にゲート制御のパラメータを関連付けるとしてもよい。また、区分けされたグループ毎に定格の異なる負荷群を関連付けるとしてもよい。
【００７５】
突入防止回路１０の提供者（製造者）等は、上記特定されたゲート制御のパラメータを、例えば、定格の異なる負荷群等と関連付けたパラメータテーブルとしてＰＷＭ制御部１３の有するメモリ等に記憶することができる。メモリ等に記憶されたテーブル値の読出しは、例えば、突入防止回路１０が搭載された基板上のＤＩＰスイッチ等を介して設定された指示値により行われる。突入防止回路１０の使用時には、ＰＷＭ制御部１３は、上記指示値で指定された負荷群等に関連付けされたパラメータ値を読み出して無接点スイッチＵ１のゲート制御が可能になる。
【００７６】
以上、説明したように、本実施形態の突入防止回路によれば、負荷毎に異なる突入電流を低耐電力の抵抗デバイスに合わせて時分割できるため、突入電流を生じる負荷が接続される場合であっても、機械式リレーを用いた給電システムの設計効率の向上が可能になる。また、低耐電力の抵抗デバイスが採用できるため部品コストを抑制でき、機械式リレーを用いた給電システムのコスト低減が期待できる。本実施形態の突入防止回路１０によれば、負荷定格の多様性に対応可能な突入防止回路の技術が提供される。
【００７７】
本実施形態の無接点スイッチＵ１はＮ型であっても上記の効果を奏することができる。すなわち、Ｎ型においてはゲート・ソース間に係る電圧が閾値電圧（Ｖｔｈ）以上のときにソース・ドレイン間が導通（オン）され、閾値電圧（Ｖｔｈ）未満のときにソース・ドレイン間が開放（オフ）される。ソース・ドレイン間の導通（オン）時に、ソース・ドレイン間に流れる電流は、ゲート・ソース間に印加される電圧値に依存する。ＰＷＭ制御部１３は、突入電流の特性（継続期間、電流値の時間推移、ピーク値等）に応じて、ゲート電圧を制御するパラメータを可変し、オン期間の期間幅、オン期間の周期間隔、デューティ比、オン期間のソース・ドレイン間に流れる電流値を制御すればよい。
【００７８】
また、本実施形態に係る無接点スイッチＵ１は、少なくとも、抵抗デバイスに流れる突入電流を時分割して平均化する回路、デバイス等であってもよい。無接点スイッチＵ１は、例えば、ソースに相当する入力端子、ドレインに相当する出力端子、ゲートに相当する制御端子を備え、制御端子に印加する電圧値に応じて、無接点スイッチＵ１のオン期間の期間幅（パルス幅）、オン期間の周期間隔、デューティ比、オン期間に流れる電流値等を
可変して制御すればよい。
【００７９】
＜３．変形形態＞
実施形態２、実施形態３で説明した突入防止回路１０の処理は、併用が可能である。変形形態の突入防止回路１０のＰＷＭ制御部においては、例えば、ＤＣバッテリＢ１の仕様等と関連付けたゲート制御のパラメータテーブルと、定格の異なる負荷群等と関連付けたパラメータテーブルとをメモリ等に保持すればよい。変形形態の突入防止回路１０においては、電源仕様や負荷定格に応じて、実施形態２、実施形態３で説明した処理機能が提供できる。変形形態の突入防止回路１０においては、無接点スイッチＵ１のドレインに接続される抵抗Ｒ１、抵抗Ｒ２を、抵抗値が同一の低耐電力の抵抗デバイスに置き換えることができる。
【００８０】
〔形態例〕
本開示の一例に係る突入防止回路（１０）は、
電源（Ｂ１、Ｂ２）と負荷とを接続する第１給電経路の導通および開放を制御する有接点リレー（Ｚ２）と、
前記第１給電経路から分岐し、前記第１給電経路に並列して前記負荷に接続される第２給電経路の導通および開放を制御する無接点リレー（Ｕ１）と、
前記有接点リレー（Ｚ２）の前記第１給電経路の導通時に、前記第２給電経路の導通期間の抵抗値、前記第２給電経路の導通期間、前記第２給電経路の導通期間の繰り返し周期、前記第２給電経路の導通期間と開放期間との比率、前記第２給電経路の導通期間の電流値の少なくとも一つを制御し、前記第２給電経路に分岐された前記電源の電力を平均化する前記無接点リレー（Ｕ１）の制御手段（１１、１２、１３）と、
を備えることを特徴とする。
【００８１】
上述した実施形態及び変形形態の構成は、例示であり、本突入防止回路は実施形態及び変形形態の構成には限定されない。本突入防止回路は、本開示の要旨を逸脱しない範囲において適宜変更して実施し得る。実施形態及び変形形態において示した特徴的な構成は、技術的な矛盾が生じない限りにおいて、自由に組み合わせて実施することができる。
【符号の説明】
【００８２】
１      給電システム
１０、１００  突入防止回路
１１、１２、１３  ＰＷＭ制御部
Ｂ１、Ｂ２、Ｂ１０１  ＤＣバッテリ
Ｃ１、Ｃ２、Ｃ１０１  コンデンサ素子
Ｄ１０１    ダイオード素子
Ｒ１、Ｒ２、Ｒ１０１  抵抗
Ｕ１    無接点スイッチ（無接点リレー）
Ｚ１、Ｚ１０１  ヒューズ
Ｚ２、Ｚ１０２  機械式リレー
【図１】
2019075937.tif 000003
【図２】
2019075937.tif 000004
【図３】
2019075937.tif 000005
【図４】
2019075937.tif 000006
【図５】
2019075937.tif 000007
【図６】
2019075937.tif 000008
【図７】
2019075937.tif 000009