(57)【要約】【課題】複数のデータを取り込む場合のデータ誤りの発生確率を低減させる。【解決手段】データ処理回路１は、温度を示す温度情報を取得する温度取得部１４と、複数のデータを生成するデータ生成部１１と、データ生成部１１が生成した複数のデータを出力する複数の出力端子と、温度情報が示す温度に対応する位相変化量だけ複数の出力端子Ｔ１〜Ｔ４が出力する複数のデータそれぞれの位相を変化させる位相調整部１２と、を有する。【選択図】図２
2019135584.tif 000002
【特許請求の範囲】
【請求項１】
温度を示す温度情報を取得する温度取得部と、
複数のデータを生成するデータ生成部と、
前記データ生成部が生成した複数の前記データを出力する複数の出力端子と、
前記温度情報が示す温度に対応する位相変化量だけ前記複数の出力端子が出力する前記複数のデータそれぞれの位相を変化させる位相変化部と、
を有するデータ処理回路。
【請求項２】
前記複数の出力端子に関連付けて、温度と位相変化量との関係を記憶する記憶部をさらに有し、
前記位相変化部は、前記記憶部に記憶された前記関係を参照することにより、前記温度情報が示す温度に対応する位相変化量だけ前記複数の出力端子が出力する前記複数のデータそれぞれの位相を変化させる、
請求項１に記載のデータ処理回路。
【請求項３】
前記位相変化部は、
複数の位相調整クロックにより前記複数のデータをラッチする複数の位相調整部と、
前記複数の位相調整クロックを生成するクロック生成部と、
前記複数の位相調整クロックの位相を制御する位相制御部と、
を有する、
請求項１又は２に記載のデータ処理回路。
【請求項４】
前記位相変化部は、前記複数のデータ生成部のそれぞれから、対応する前記出力端子までの遅延時間を特定し、特定した遅延時間に基づいて、前記複数のデータそれぞれの位相を変化させる、
請求項１から３のいずれか一項に記載のデータ処理回路。
【請求項５】
温度を示す温度情報を取得する温度取得部と、
データを生成する複数のデータ生成部と、
前記データ生成部が生成した複数の前記データを出力する複数の出力端子と、
前記温度情報が示す温度に対応する位相変化量だけ、前記複数のデータを入力する複数の入力端子に入力するデータそれぞれの位相を変化させる量を示す制御データを出力する位相変化部と、
を有するデータ処理回路。
【請求項６】
複数のデータを出力するデータ処理回路と、前記複数のデータをＤＡ変換するＤＡコンバータと、を有し、
前記データ処理回路は、
温度を示す温度情報を取得する温度取得部と、
データを生成する複数のデータ生成部と、
前記データ生成部が生成した複数の前記データを出力する複数の出力端子と、
前記温度情報が示す温度に対応する位相変化量だけ前記複数の出力端子が出力する前記複数のデータそれぞれの位相を変化させる位相変化部と、
を有し、
前記ＤＡコンバータは、
前記複数の出力端子が出力した前記複数のデータの入力を受ける複数の入力端子と、
前記複数の入力端子に入力された前記複数のデータを所定のクロックに同期して取得するデータ取得部と、
を有する、データ処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを処理するデータ処理回路に関する。
【背景技術】
【０００２】
温度変化によってＬＳＩから出力されるデータの遅延時間が変化することが知られている。特許文献１には、温度変化によって、ＤＡコンバータに入力されるデータと、データを取り込むためのラッチクロックとの位相関係が変化した結果、データの取り込み誤りが発生することを防ぐために、それぞれ位相が異なる複数のクロックのうち、測定した温度において最適なクロックをラッチクロックとして選択する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−０１３２３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＤＡコンバータ等のデバイスに入力される複数のデータの変化タイミングが揃っている場合であれば、従来の技術のように、データを取り込むためのラッチクロックの位相を調整することで、データの取り込み誤りを防げる。しかしながら、ＦＰＧＡ（Field Programmable Gate Array）のように、データを生成する回路から出力端子までの配線距離にばらつきがあるデバイスから複数のデータが出力される場合、ラッチクロックの位相を調整したとしても、一部のデータの変化点とラッチクロックの変化タイミングとが一致してしまい、データの取り込み誤りが発生してしまう場合があるという問題があった。
【０００５】
そこで、本発明はこれらの点に鑑みてなされたものであり、複数のデータを取り込む場合のデータ誤りの発生確率を低減できるデータ処理回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第１の態様のデータ処理回路は、温度を示す温度情報を取得する温度取得部と、複数のデータを生成するデータ生成部と、前記データ生成部が生成した複数の前記データを出力する複数の出力端子と、前記温度情報が示す温度に対応する位相変化量だけ前記複数の出力端子が出力する前記複数のデータそれぞれの位相を変化させる位相変化部と、を有する。
【０００７】
データ処理回路は、前記複数の出力端子に関連付けて、温度と位相変化量との関係を記憶する記憶部をさらに有し、前記位相変化部は、前記記憶部に記憶された前記関係を参照することにより、前記温度情報が示す温度に対応する位相変化量だけ前記複数の出力端子が出力する前記複数のデータそれぞれの位相を変化させてもよい。
【０００８】
前記位相変化部は、複数の位相調整クロックにより前記複数のデータをラッチする複数の位相調整部と、前記複数の位相調整クロックを生成するクロック生成部と、前記複数の位相調整クロックの位相を制御する位相制御部と、を有してもよい。
【０００９】
前記位相変化部は、前記複数のデータ生成部のそれぞれから、対応する前記出力端子までの遅延時間を特定し、特定した遅延時間に基づいて、前記複数のデータそれぞれの位相を変化させてもよい。
【００１０】
本発明の第２の態様のデータ処理回路は、温度を示す温度情報を取得する温度取得部と、データを生成する複数のデータ生成部と、前記データ生成部が生成した複数の前記データを出力する複数の出力端子と、前記温度情報が示す温度に対応する位相変化量だけ、前記複数のデータを入力する複数の入力端子に入力するデータそれぞれの位相を変化させる量を示す制御データを出力する位相変化部と、を有する。
【００１１】
本発明の第３の態様のデータ処理回路は、複数のデータを出力するデータ処理回路と、前記複数のデータをＤＡ変換するＤＡコンバータと、を有し、前記データ処理回路は、温度を示す温度情報を取得する温度取得部と、データを生成する複数のデータ生成部と、前記データ生成部が生成した複数の前記データを出力する複数の出力端子と、前記温度情報が示す温度に対応する位相変化量だけ前記複数の出力端子が出力する前記複数のデータそれぞれの位相を変化させる位相変化部と、を有し、前記ＤＡコンバータは、前記複数の出力端子が出力した前記複数のデータの入力を受ける複数の入力端子と、前記複数の入力端子に入力された前記複数のデータを所定のクロックに同期して取得するデータ取得部と、を有する。
【発明の効果】
【００１２】
本発明によれば、複数のデータを取り込む場合のデータ誤りの発生確率を低減できるという効果を奏する。
【図面の簡単な説明】
【００１３】
【図１】第１の実施形態のデータ処理回路の構成を示す図である。
【図２】データ生成デバイスの構成を示す図である。
【図３】データ生成デバイスが位相を調整しないで複数のデータを出力する場合の複数のデータとラッチクロックとの関係の一例を示す図である。
【図４】データ生成デバイスにおいて複数のデータの位相を調整する動作について説明するための図である。
【図５】データ生成デバイスから出力される複数のデータとラッチクロックとの関係の一例を示す図である。
【図６】第２の実施形態に係るデータ生成デバイスの構成を示す図である。
【図７】第２の実施形態に係るＤＡコンバータの構成を示す図である。
【発明を実施するための形態】
【００１４】
＜第１の実施形態＞
［データ処理回路Ｓの概要］
図１は、第１の実施形態のデータ処理回路Ｓの構成を示す図である。データ処理回路Ｓは、データ生成デバイス１ａと、温度センサ２と、ＤＡコンバータ３とを有する。
【００１５】
データ生成デバイス１ａは、複数のデータを出力するデバイスであり、例えばＦＰＧＡである。データ生成デバイス１ａは、内部回路により生成した複数のデータ（第１データ、第２データ、第３データ、第４データ）をＤＡコンバータ３に出力する。
【００１６】
温度センサ２は、データ生成デバイス１ａの周辺の温度を検出する温度センサである。温度センサ２は、例えばサーミスタであり、温度に応じて変化する信号を出力する。
【００１７】
ＤＡコンバータ３は、データ生成デバイス１ａから入力された複数のデータをアナログ信号に変換する。ＤＡコンバータ３は、入力された複数のデータを所定のラッチクロックに同期して取得し、取得した複数のデータをアナログ信号に変換する。所定のラッチクロックは、例えばデータ生成デバイス１ａから入力されるクロックである。ＤＡコンバータ３は、内部でラッチクロックを生成してもよい。
【００１８】
データ処理回路Ｓにおいては、データ生成デバイス１ａが、温度センサ２が検出した温度に基づいて、内部で生成した複数のデータの位相を調整してから出力することを特徴としている。データ生成デバイス１ａが、ＦＰＧＡのように、回路によって出力端子までのルートが異なることで、複数のデータの遅延時間が異なる場合であっても、データごとに温度に基づいて位相を調整するので、複数のデータの変化点とラッチクロックの変化点とが一致しないようにすることができる。
以下、データ生成デバイス１ａの詳細について説明する。
【００１９】
［データ生成デバイス１ａの構成］
図２は、データ生成デバイス１ａの構成を示す図である。図３は、データ生成デバイス１ａが位相を調整しないで複数のデータを出力する場合の複数のデータとラッチクロックとの関係の一例を示す図である。図４は、データ生成デバイス１ａにおいて複数のデータの位相を調整する動作について説明するための図である。図５は、データ生成デバイス１ａから出力される複数のデータとラッチクロックとの関係の一例を示す図である。
【００２０】
データ生成デバイス１ａは、データ生成部１１と、位相調整部１２と、クロック生成部１３と、温度取得部１４と、記憶部１５と、位相制御部１６と、複数の出力端子Ｔ（Ｔ１、Ｔ２、Ｔ３、Ｔ４）を有する。位相調整部１２、クロック生成部１３及び位相制御部１６は、連携して動作することにより位相変化部として機能する。位相変化部は、記憶部１５に記憶された温度と位相変化量との関係を参照することにより、温度情報が示す温度に対応する位相変化量だけ複数の出力端子Ｔが出力するデータそれぞれの位相を変化させる。
【００２１】
データ生成部１１は、複数のデータを生成する回路である。データ生成部１１は、それぞれが位相調整部１２に出力するデータを生成する第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４を有する。図２においてはデータ生成部１１が４つの回路を有するものとしているが、データ生成部１１は、任意の数の回路を有してよい。
【００２２】
第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４は、それぞれ所定の同期クロックに同期して動作するが、最終段の素子からデータ処理回路１の出力端子Ｔまでの間のルートに差があるため、データが出力端子Ｔから出力されるまでの遅延時間に差が生じる。さらに、ルートによって温度特性が異なるため、図３に示すように、温度によってデータの遅延時間の変化量が異なる。その結果、一部のデータの変化タイミングとラッチクロックの変化タイミングとが一致してしまう場合が生じ得る。そこで、第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４が生成したデータは、それぞれのデータの位相を調整するための位相調整部１２に入力される。
【００２３】
位相調整部１２は、複数の位相調整クロックにより、第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４から入力された複数のデータをラッチする第１位相調整部１２１、第２位相調整部１２２、第３位相調整部１２３及び第４位相調整部１２４を有する。第１位相調整部１２１、第２位相調整部１２２、第３位相調整部１２３及び第４位相調整部１２４は、クロック生成部１３から入力される位相調整クロックＳＣＬＫ１、ＳＣＬＫ２、ＳＣＬＫ３及びＳＣＬＫ４により、第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４から入力された複数のデータをラッチする。
【００２４】
クロック生成部１３は、ＳＣＬＫ１を生成する第１クロック生成部１３１、ＳＣＬＫ２を生成する第２クロック生成部１３２、ＳＣＬＫ３を生成する第３クロック生成部１３３、及びＳＣＬＫ４を生成する第４クロック生成部１３４を有する。第１クロック生成部１３１、第２クロック生成部１３２、第３クロック生成部１３３、及び第４クロック生成部１３４のそれぞれには、図４に示す基準クロックが入力されている。第１クロック生成部１３１、第２クロック生成部１３２、第３クロック生成部１３３、及び第４クロック生成部１３４は、位相制御部１６からの指示に基づく遅延時間だけ基準クロックを遅延させることにより、位相調整クロックを生成する。
【００２５】
クロック生成部１３は、例えばシフト量が可変のシフトレジスタ、又はＰＬＬ（Phased Lock Loop）により、基準クロックを遅延させる。図４に示すように、ＳＣＬＫ１、ＳＣＬＫ２、ＳＣＬＫ３及びＳＣＬＫ４は同一ではなく、第１位相調整部１２１、第２位相調整部１２２、第３位相調整部１２３及び第４位相調整部１２４のそれぞれと、対応する出力端子Ｔとの間の配線ルートによって異なる遅延時間に応じて、それぞれ異なる位相のクロックとなっている。
【００２６】
温度取得部１４は、温度センサ２から温度に応じて変化する信号の入力を受けることにより、温度を示す温度情報を取得する。温度取得部１４は、温度センサ２から入力された信号の電圧値をデジタル値に変換し、デジタル値を位相制御部１６に通知する。
【００２７】
記憶部１５は、不揮発性メモリである。記憶部１５は、データを更新可能なメモリであることが望ましく、例えばＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）である。記憶部１５は、複数の出力端子Ｔに関連付けて、温度と、位相調整部１２において位相を変化させる量である位相変化量との関係を記憶する。
【００２８】
記憶部１５は、複数の出力端子Ｔから出力されるデータを生成する回路（第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４）と複数の出力端子Ｔとの間の配線ルートの長さに関連付けて、温度と位相変化量との関係を記憶してもよい。記憶部１５は、複数の出力端子Ｔから出力されるデータの位相を調整する回路（第１位相調整部１２１、第２位相調整部１２２、第３位相調整部１２３及び第４位相調整部１２４）と複数の出力端子Ｔとの間の配線ルートの長さに関連付けて、温度と位相変化量との関係を記憶してもよい。
【００２９】
記憶部１５は、例えば、２５℃において、第１データの位相変化量が５ｐｓ、第２データの位相変化量が７ｐｓ、第３データの位相変化量が５ｐｓ、第４データの位相変化量が８ｐｓであることを記憶する。記憶部１５は、０℃において、第１データの位相変化量が３ｐｓ、第２データの位相変化量が５ｐｓ、第３データの位相変化量が４ｐｓ、第４データの位相変化量が５ｐｓであることを記憶する。このように、記憶部１５は、複数の出力端子Ｔのそれぞれに対して個別に、温度に関連付けて位相変化量を記憶している。記憶部１５は、例えば、予め行われた実験結果に基づいて決定された位相変化量が外部機器を介して書き込まれることにより、位相変化量を記憶する。
【００３０】
位相制御部１６は、記憶部１５に記憶された、温度取得部１４から入力された温度情報が示す温度に対応する位相変化量を読み出して、読み出した位相変化量に基づいて、複数の位相調整クロックの位相を制御する。具体的には、位相制御部１６は、複数の出力端子Ｔのそれぞれに関連付けられた位相変化量だけ基準クロックに対して位相が異なる位相調整クロックを生成するように、第１クロック生成部１３１、第２クロック生成部１３２、第３クロック生成部１３３及び第４クロック生成部１３４のそれぞれに指示する。
【００３１】
以上のように、位相調整部１２が、位相制御部１６の指示に基づいて、それぞれ位相が異なる位相調整クロックを用いて複数のデータそれぞれの位相を調整することにより、複数のデータ出力端子Ｔから、図５に示すように同じタイミングで変化する複数のデータを出力することが可能になる。また、クロック生成部１３は、図５に示すように、複数のデータが変化しないタイミングで変化するラッチクロックを生成し、生成したラッチクロックをＤＡコンバータ３に入力してもよい。このようにすることで、ＤＡコンバータ３においてデータの取り込み誤りが発生する確率を低減させることができる。
【００３２】
［変形例］
上記の説明においては、記憶部１５が、予め実験により決定された位相変化量を記憶しているという場合を例示したが、位相変化部は、第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４のそれぞれから対応する出力端子Ｔまでの遅延時間を特定し、特定した遅延時間に基づいて、複数のデータそれぞれの位相を変化させてもよい。
【００３３】
例えば、位相制御部１６は、基準温度において第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４が生成したデータの変化タイミングを所定のクロックの変化タイミングと比較し、比較した結果に基づいて遅延時間を特定する。位相制御部１６は、第１回路１１１、第２回路１１２、第３回路１１３及び第４回路１１４のそれぞれから対応する出力端子Ｔまでの配線ルートを示すルート情報を取得し、ルート情報に基づいて遅延時間を特定してもよい。
【００３４】
位相制御部１６は、基準温度において特定した遅延時間に基づいて、他の温度における遅延時間を推定し、推定した遅延時間に基づいて決定した位相変化量を記憶部１５に記憶させてもよい。このようにすることで、予め実験により温度ごとに位相変化量を決定することなく、温度ごとの位相変化量を記憶部１５に記憶させることができるので、ＦＰＧＡのように頻繁に配線ルートが変化する場合であっても、実験を繰り返すことなく、適切にデータの位相を変化させることができる。
【００３５】
＜第２の実施形態＞
第１の実施形態においては、データ生成デバイス１ａが内部で複数のデータの位相を調整したが、第２の実施形態においては、ＤＡコンバータ３の内部で複数のデータの位相を調整するという点で、第１の実施形態と異なる。図６は、第２の実施形態に係るデータ生成デバイス１ｂの構成を示す図である。データ生成デバイス１ｂは、データ生成デバイス１ａと同様にデータ生成部１１、温度取得部１４、記憶部１５及び位相制御部１６を有するが、位相調整部１２及びクロック生成部１３を有しない点でデータ生成デバイス１ａと異なる。
【００３６】
データ生成デバイス１ｂにおける位相制御部１６は、第１の実施形態における位相制御部１６と同様に、記憶部１５に記憶された、温度取得部１４から入力された温度情報が示す温度に対応する位相変化量を読み出して、読み出した位相変化量に基づいて、複数の位相調整クロックの位相を制御するための制御データを生成する。位相制御部１６は、生成した制御データをＤＡコンバータ３に出力する。
【００３７】
図７は、第２の実施形態に係るＤＡコンバータ３の構成を示す図である。ＤＡコンバータ３は、第１の実施形態のデータ生成デバイス１ａにおける位相調整部１２に対応する位相調整部３１、クロック生成部１３に対応するクロック生成部３２、及びＤＡ変換部３３を有する。位相調整部３１は、それぞれ第１位相調整部１２１、第２位相調整部１２２、第３位相調整部１２３及び第４位相調整部１２４に対応する第１位相調整部３１１、第２位相調整部３１２、第３位相調整部３１３及び第４位相調整部３１４を有する。
【００３８】
クロック生成部３２は、それぞれ第１クロック生成部１３１、第２クロック生成部１３２、第３クロック生成部１３３及び第４クロック生成部１３４に対応する第１クロック生成部３２１、第２クロック生成部３２２、第３クロック生成部３２３及び第４クロック生成部３２４を有する。このように、データ生成デバイス１ｂが出力した複数の位相調整クロックの位相を制御するための制御データに基づいて、ＤＡコンバータ３の内部で複数のデータの位相を調整しても、ＤＡコンバータ３においてデータの取り込み誤りが発生する確率を低減させることができる。
【００３９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の分散・統合の具体的な実施の形態は、以上の実施の形態に限られず、その全部又は一部について、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を合わせ持つ。
【符号の説明】
【００４０】
１ａ、１ｂ  データ生成デバイス
２  温度センサ
３  ＤＡコンバータ
１１  データ生成部
１２  位相調整部
１３  クロック生成部
１４  温度取得部
１５  記憶部
１６  位相制御部
３１  位相調整部
３２  クロック生成部
３３  変換部
１１１  第１回路
１１２  第２回路
１１３  第３回路
１１４  第４回路
１２１  第１位相調整部
１２２  第２位相調整部
１２３  第３位相調整部
１２４  第４位相調整部
１３１  第１クロック生成部
１３２  第２クロック生成部
１３３  第３クロック生成部
１３４  第４クロック生成部
３１１  第１位相調整部
３１２  第２位相調整部
３１３  第３位相調整部
３１４  第４位相調整部
３２１  第１クロック生成部
３２２  第２クロック生成部
３２３  第３クロック生成部
３２４  第４クロック生成部
【図１】
2019135584.tif 000003
【図２】
2019135584.tif 000004
【図３】
2019135584.tif 000005
【図４】
2019135584.tif 000006
【図５】
2019135584.tif 000007
【図６】
2019135584.tif 000008
【図７】
2019135584.tif 000009