(57)【要約】【課題】酸化物半導体を用いた薄膜トランジスタにおける酸化物半導体からの酸素抜けを防止し、特性の安定した薄膜トランジスタを実現する。【解決手段】酸化物半導体１０４を用いたＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、前記酸化物半導体１０４は、酸化シリコン膜で形成された第１の絶縁膜１０３の上に形成され、前記第１の絶縁膜１０３の上に酸化物半導体１０４とアルミニウム酸化膜５０がいずれも直接形成されていることを特徴とする表示装置。【選択図】図４
2019046903.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体を用いたＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、
前記酸化物半導体は、酸化シリコン膜で形成された第１の絶縁膜の上に形成され、
前記第１の絶縁膜の上に酸化物半導体とアルミニウム酸化膜がいずれも直接形成されていることを特徴とする表示装置。
【請求項２】
前記酸化物半導体と前記アルミニウム酸化膜とは平面で視て重複していないことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記酸化物半導体と前記アルミニウム酸化膜との間には、平面で視て１０μｍよりも小さな隙間が存在していることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記アルミニウム酸化膜の端部は逆テーパ形状であることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記酸化物半導体は端部において、前記アルミニウム酸化膜の端部が重複して形成され、前記アルミニウム酸化膜が前記酸化物半導体の上に乗り上げていることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記酸化物半導体は端部において、前記アルミニウム酸化膜の端部が重複して形成され、前記酸化物半導体が前記アルミニウム酸化膜の上に乗り上げていることを特徴とする請求項１に記載の表示装置。
【請求項７】
平面で視て、前記酸化物半導体と前記第１の絶縁膜の下側には、第１のゲート電極が形成され、前記第１の絶縁膜はゲート絶縁膜として機能することをと特徴とする請求項１に記載の表示装置。
【請求項８】
平面で視て、前記酸化物半導体と前記第１の絶縁膜の下側には、遮光膜としての金属膜が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項９】
前記酸化物半導体の上には、酸化シリコンで形成された第２の絶縁膜が形成され、前記第２の絶縁膜の上に第２ゲート電極が形成されていることを特徴とする請求項７に記載の表示装置。
【請求項１０】
前記酸化物半導体の上には、酸化シリコンで形成された第２の絶縁膜が形成され、前記第２の絶縁膜の上に第２ゲート電極が形成されていることを特徴とする請求項８に記載の表示装置。
【請求項１１】
前記酸化物半導体の第１の端部には、ドレイン金属が接触して形成され、前記酸化物半導体の、前記第１の端部と対向する第２の端部には、ソース金属が接触して形成され、前記ドレイン金属及び前記ソース金属は、平面で視て、前記第１のゲート電極と部分的に重複していることを特徴とする請求項７に記載の表示装置。
【請求項１２】
前記第２の絶縁膜は、前記ＴＦＴを構成する前記酸化物半導体のチャネル部のみに形成されていることを特徴とする請求項９に記載の表示装置。
【請求項１３】
前記ＴＦＴ基板には、さらに、シリコンによるＴＦＴが形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１４】
前記ＴＦＴ基板には、さらに、シリコンによるＴＦＴが形成され、前記シリコンによるＴＦＴを構成する第３のゲート電極と、前記酸化物半導体によるＴＦＴを構成する第１のゲート電極とは同層で形成されていることを特徴とする請求項７に記載の表示装置。
【請求項１５】
前記ＴＦＴ基板には、さらに、シリコンによるＴＦＴが形成され、前記シリコンによるＴＦＴを構成する第３のゲート電極と、前記酸化物半導体の下側に形成された前記金属膜とは同層で形成されていることを特徴とする請求項８に記載の表示装置。
【請求項１６】
前記表示装置は液晶表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項１７】
前記表示装置は有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項１８】
基板上に酸化シリコンによる第１の絶縁膜を形成し、
前記第１の絶縁膜の上に酸化物半導体を形成し、
前記酸化物半導体の上にフォトレジストを形成して前記酸化物半導体のパターニングを行い、
前記フォトレジストを被着したまま、前記第１の絶縁膜及び前記フォトレジストの上にスパッタリングによって、アルミニウム酸化膜を形成し、
その後、前記フォトレジストを剥離して前記酸化物半導体と前記アルミニウム酸化膜を分離することを特徴とする表示装置の製造方法。
【請求項１９】
前記フォトレジストを用いて前記酸化物半導体をパターニングする際、前記酸化物半導体に対してサイドエッチングを行うことを特徴とする請求項１８に記載の表示装置の製造方法。
【請求項２０】
前記サイドエッチングの部分において、前記酸化物半導体と前記アルミニウム酸化膜の間に間隙が形成されることを特徴とする請求項１９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は酸化物半導体を用いたＴＦＴを有する表示装置において、チャネル部を構成する酸化物半導体が還元されることによるリーク電流が増大する現象を対策した表示装置に関する。
【背景技術】
【０００２】
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている構成となっている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。一方、有機ＥＬ表示装置は、各画素に自発光する有機ＥＬ層とＴＦＴを配置することによってカラー画像を形成する。有機ＥＬ表示装置はバックライトを必要としないので、フレキシブル表示装置等に有利である。
【０００３】
表示装置において、ＴＦＴは画素におけるスイッチング素子、周辺駆動回路等に使用される。酸化物半導体を用いたＴＦＴはＯＦＦ抵抗が高いので、スイッチングトランジスタとしては好適である。また、酸化物半導体を用いたＴＦＴは、ｐｏｌｙ−Ｓｉを用いたＴＦＴに比べて、比較的低温で形成することが出来るという利点もある。
【０００４】
表示装置では層間絶縁膜として種々の絶縁膜が用いられる。多くは、酸化シリコン（以後本明細書ではＳｉＯと記す）、窒化シリコン（以後本明細書ではＳｉＮでと記す）が用いられるが、酸化アルミニウムが用いられる場合もある。特許文献１には、ゲート電極をアルミニウムで形成し、このアルミニウムの表面を陽極酸化して酸化アルミニウムを形成し、レジストとの密着性を向上させた構成が記載されている。また、特許文献１にはスルーホールを形成した際、スルーホールにおける酸化アルミニウムをエッチングによって除去する構成が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−２１３９６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
酸化物半導体を用いたＴＦＴでは、チャネル部の酸化物半導体が還元されると抵抗が小さくなり、ＴＦＴのリーク電流が増大する。酸化物半導体が還元される場合として、金属等によって酸素が抜かれる場合、ＳｉＮ等の層から水素が供給される場合等がある。
【０００７】
酸化物半導体が還元されることを防止するためには、酸化物半導体に例えばＳｉＯ膜等を接触して配置し、このＳｉＯから酸化物半導体に酸素を供給する方法がある。ＳｉＯ膜から酸素を供給するためには、ＳｉＯ膜が酸素を多く含む構造とする必要がある。しかし、酸素を多く含む構成は、ＳｉＯ膜に欠陥が多く存在することになり、絶縁特性等の特性を十分に保てなくなる。また、ＳｉＯが酸素を多く含む構造であったとしても、酸素が他の部分に抜けていき、ＳｉＯ膜から酸化物半導体に酸素を十分に供給できない構成となる場合もある。
【０００８】
本発明の課題は、酸化物半導体と接触して、酸素を多く含むＳｉＯを配置し、かつ、ＳｉＯから、酸化物半導体に必要な酸素を十分に供給することが出来る構成を実現することである。そして、リーク電流を小さく維持できる、酸化物半導体を用いたＴＦＴを実現することである。
【課題を解決するための手段】
【０００９】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１０】
酸化物半導体を用いたＴＦＴが形成されたＴＦＴ基板を有する表示装置であって、前記酸化物半導体は、酸化シリコン膜で形成された第１の絶縁膜の上に形成され、前記第１の絶縁膜の上に酸化物半導体とアルミニウム酸化膜が並列して形成されていることを特徴とする表示装置。すなわち、前記第１の絶縁膜を覆うアルミニウム酸化膜によって、第１の絶縁膜中の酸素をとじ込め、前記第１の絶縁中の酸素を前記酸化物半導体に酸素を効率よく供給する。
【図面の簡単な説明】
【００１１】
【図１】液晶表示装置の平面図である。
【図２】液晶表示装置の表示領域の断面図である。
【図３】酸化物半導体ＴＦＴの平面図である。
【図４】図３のＡ−Ａ断面図である。
【図５】第１ゲート電極を形成した状態の断面図である。
【図６】第１ゲート絶縁膜を形成した状態の断面図である。
【図７】酸化物半導体を被着した状態の断面図である。
【図８】酸化物半導体をパターニングした状態の断面図である。
【図９】アルミニウム酸化膜を被着した状態の断面図である。
【図１０】レジストを剥離した状態の断面図である。
【図１１】アルミニウム酸化膜をＴＦＴ基板上に被着した状態を示す平面図である。
【図１２】アルミニウム酸化膜をパターニングした後の状態の表示領域の平面図である。
【図１３】実施例２の第１の例を示す断面図である。
【図１４】実施例２の第２の例を示す断面図である。
【図１５】実施例３を示す断面図である。
【図１６】実施例４を示す断面図である。
【図１７】有機ＥＬ表示装置の平面図である。
【図１８】本発明を適用した有機ＥＬ表示装置の表示領域の断面図である。
【発明を実施するための形態】
【００１２】
以下、実施例によって本発明の内容を詳細に説明する。以下の説明では、液晶表示装置を例にとって説明するが、本発明は有機ＥＬ表示装置についても適用することが出来る。
【実施例１】
【００１３】
図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴや画素電極が形成されたＴＦＴ基板１００と対向基板２００が周辺においてシール材２１で接着し、内部に液晶が封入されている。シール材２１で囲まれた領域が表示領域２０となっている。
【００１４】
図１において、ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００と対向基板２００が重なっていない部分は端子部３０となっており、この部分にドライバＩＣ３１が配置している。また、端子部３０には、液晶表示装置に電源や信号を供給するフレキシブル配線基板３２が接続している。
【００１５】
図１において、表示領域２０には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また映像信号線１２が縦方向に延在し、横方向に配列している。映像信号線１２には、端子部３０に配置されたドライバＩＣ３１から映像信号が送られる。走査線１１と映像信号線１２で囲まれた領域が画素１３となっている。
【００１６】
図１に示す液晶表示装置では酸化物半導体を用いたＴＦＴが使用されている。酸化物半導体はリーク電流が小さいという特徴を有している。したがって、表示領域の画素におけるスイッチング素子としては好適である。一方、ｐｏｌｙ−Ｓｉを用いたＴＦＴは、リーク電流が大きいが、移動度が大きいので、周辺回路の駆動用ＴＦＴとして使用される場合が多い。
【００１７】
図２は、図１に示す液晶表示装置の表示領域２０における断面図である。図２に使用されているＴＦＴには酸化物半導体１０４が用いられている。酸化物半導体１０４によるＴＦＴは、リーク電流を小さくすることが出来る。酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。本発明では、酸化物半導体１０４にＩＧＺＯを用いた例で説明する。なお、本明細書では、酸化物半導体１０４をＴＡＯＳと表現する場合もある。
【００１８】
図２において、ガラスあるいは樹脂で形成されたＴＦＴ基板１００の上に下地膜１０１が形成されている。液晶表示装置をフレキシブル表示装置としたい場合は、ＴＦＴ基板１００をポリイミド等の樹脂で形成する。また、ガラスも厚さが０．２ｍｍ以下になると、フレキシブルに湾曲するようになる。
【００１９】
下地膜１０１は、ＳｉＮ膜とＳｉＯ膜の積層膜で形成される場合が多い。ＳｉＯ膜とＳｉＮ膜の２層膜の場合もあるし、ＳｉＮ膜をＳｉＯ膜でサンドイッチする場合もある。ＳｉＯ膜は、ガラス基板１００等からの不純物をブロックするとともに、ガラス基板１００との接着力を向上させる役割を有している。ＳｉＮ膜は、ガラス基板１００等からの不純物、特に水分をブロックする。
【００２０】
下地膜１０１の上にＴＦＴが形成されているが、図２のＴＦＴはいわゆるデュアルゲートとなっている。すなわち、半導体層１０４の下に第１ゲート電極１０２が、半導体層１０４の上側に第２ゲート電極１０６が存在している。第１ゲート電極１０２は図１に示す走査線１１と同層で形成されているか、スルーホールを介して接続している。第１ゲート電極１０２は、例えば、ＭｏＷ合金で形成されている。第１ゲート電極１０２あるいは走査線１１の抵抗を低くしたい場合は、例えば、ＡｌをＴｉ等でサンドイッチした構成が用いられる。なお、ＴＦＴをデュアルゲートではなく、トップゲート方式とする場合は、第１ゲート電極１０２は走査線に接続せず、酸化物半導体１０４に対する遮光膜として用いられる。
【００２１】
第１ゲート電極１０２の上に第１ゲート絶縁膜１０３が形成されている。第１ゲート絶縁膜１０３は、酸素を多く含むＳｉＯで形成され、第１ゲート絶縁膜１０３の上に形成される酸化物半導体１０４に酸素を供給する。本発明は、第１ゲート絶縁膜１０３から効率良く酸化物半導体１０４に酸素を供給することに特徴がある。
【００２２】
図２において、第１ゲート絶縁膜１０３の上にＴＦＴを構成する酸化物半導体１０４が形成されている。酸化物半導体１０４は厚さ５ｎｍ乃至１００ｎｍであり、スパッタリング等によって形成される。酸化物半導体１０４は全面に形成され、その後パターニングされる。
【００２３】
図２において、酸化物半導体１０４とわずかな間隔ｄ１をおいて、アルミニウム酸化物膜（以後、本明細書では、ＡｌＯ膜で表現する）５０が第１ゲート絶縁膜１０３の上に形成されている。ＡｌＯ膜５０は酸化物半導体１０４が形成されている領域を除いて表示領域全面に形成されている。ＡｌＯ膜５０は、Ａｌターゲットを酸素リッチな雰囲気でスパッタリングによって形成される。したがって、ＡｌＯ膜５０をスパッタリングしている時に、第１ゲート絶縁膜１０３に大量の酸素が打ち込まれる。
【００２４】
この第１ゲート絶縁膜１０３中の酸素は、ＡｌＯ膜がスパッタリングされた後は、ＡｌＯ膜５０によって、第１ゲート絶縁膜１０３中に閉じ込められる。第１ゲート絶縁膜１０３中に閉じ込められた酸素は、拡散して、酸化物半導体１０４側に移動し、酸化物半導体１０４に対して酸素を供給する。これによって、酸化物半導体１０４が還元されることを防止し、酸化物半導体１０４の特性を安定化する。図２における、酸化物半導体１０４とＡｌＯ膜５０の間隔ｄ１は、後で説明するように、ＡｌＯ膜のパターニングからの要請であり、１０μｍ以下、より好ましくは１μｍ以下で、プロセスが許せば小さいほどよい。
【００２５】
図２において、酸化物半導体１０４の上に第２ゲート絶縁膜１０５が形成されている。第２ゲート絶縁膜１０５は、ＳｉＯによって表示領域全面に形成され、その後パターニングされて、酸化物半導体１０４のチャネル部分にのみ存在している。第２ゲート絶縁膜１０５の上に第２ゲート電極１０６が形成されている。第２ゲート電極１０６は、走査線１１と同層で形成されるか、又は、走査線１１とスルーホールを介して接続している。第１ゲート電極１０２と同様に、第２ゲート電極１０６はＭｏＷ等の合金で形成されるか、あるいは、電気抵抗を小さくしたい場合はＡｌをＴｉ等でサンドイッチした構成が使用される。
【００２６】
本発明では、酸化物半導体１０４に対する酸素の供給の役割は、第１ゲート絶縁膜１０３に担わせているので、第２ゲート絶縁膜１０５は、ゲート絶縁膜としての特性を主眼に形成することが出来る。すなわち、第２ゲート絶縁膜１０５は酸素リッチにする必要がない。ＳｉＯ中に酸素が多いと、絶縁特性が悪くなる。したがって、本発明では、第２ゲート絶縁膜１０５の厚さを小さくできるので、ＴＦＴの動作はトップゲート側において、より強く制御するようになっている。
【００２７】
一方、図２の構成では、第１ゲート絶縁膜１０３は酸素リッチな膜になっているが、この場合、酸素は、第１ゲート絶縁膜１０３がＡｌＯ膜５０に覆われている領域から連続的に供給される。したがって、第１ゲート絶縁膜１０３が酸化物半導体１０４と接している部分のみを極端に酸素リッチにしなくとも、酸化物半導体１０４に酸素を供給することが出来、酸化物半導体１０４の特性を安定に保つことが出来る。
【００２８】
第２ゲート電極１０６を形成した後、層間絶縁膜１０７を形成する前に酸化物半導体１０４表面にプラズマ処理を行って、第２ゲート絶縁膜１０５で覆われた部分以外の酸化物半導体１０４を還元し、導電性を付与する。これによって、酸化物半導体１０４にドレインおよびソースを形成する。その後、第２ゲート電極１０６、酸化物半導体１０４、ＡｌＯ膜５０等を覆って層間絶縁膜１０７を形成する。層間絶縁膜１０７はＳｉＯで形成される。層間絶縁膜１０７をＳｉＯとＳｉＮの２層構成とする場合、酸化物半導体１０４に近い側である下層をＳｉＯにする。
【００２９】
その後、層間絶縁膜１０７にスルーホール１２０、１２１を形成する。スルーホール１２０の部分にはドレイン電極１０８を形成し、スルーホール１２１の部分にはソース電極１０９を形成する。ドレイン電極１０８は映像信号線１２と接続し、ソース電極１０９は画素電極１１３と接続する。
【００３０】
ドレイン電極１０８、ソース電極１０９、層間絶縁膜１０７を覆って有機パッシベーション膜１１０を形成する。有機パッシベーション膜１１０はアクリル等の感光性樹脂によって形成される。有機パッシベーション膜１１０は平坦化膜としての役割も有しているので、２乃至４μｍ程度と、厚く形成される。有機パッシベーション膜１１０には、スルーホール１３０を形成し、ソース電極１０９と画素電極１１３の接続を可能にする。
【００３１】
図２において、有機パッシベーション膜１１０の上にコモン電極１１１が透明導電性金属酸化膜であるＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）によって平面状に形成される。コモン電極１１１は各画素共通に形成される。コモン電極１１１を覆って、容量絶縁膜１１２が形成され、容量絶縁膜１１２の上に画素電極１１３が形成される。画素電極１１３とコモン電極１１１との間に容量絶縁膜１１２を挟んで蓄積容量が形成されるので、画素電極１１３とコモン電極１１１の間の絶縁膜は容量絶縁膜１１２と称される。
【００３２】
画素電極１１３および容量絶縁膜１１２を覆って液晶を初期配向させるための配向膜１１４が形成される。配向膜１１４はラビング処理あるいは偏光紫外線を用いた光配向処理によって配向処理される。ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｇ）方式では、光配向処理が有利である。
【００３３】
容量絶縁膜１１２には有機パッシベーション膜１１０のスルーホール１３０内において、スルーホールが形成され、ソース電極１０９と画素電極１１３の接続を可能にしている。画素電極１１３は櫛歯状、あるいは、ストライプ状に形成され、画素電極１１３に映像信号が印加されると、コモン電極１１１との間に図２に示すような電気力線が発生し、液晶分子３０１を回転し、液晶層３００の透過率を制御する。
【００３４】
図２において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００はガラスあるいはポリイミド等の樹脂で形成されることはＴＦＴ基板１００と同様である。対向基板２００の内側には、カラーフィルタ２０１及びブラックマトリクス２０２が形成されている。画素電極１１３が存在している部分にはカラーフィルタ２０１が形成されて、カラー画像表示を可能にしている。また、スルーホール１３０及びＴＦＴが形成された部分にはブラックマトリクス２０２を形成して、光漏れを防止している。
【００３５】
カラーフィルタ２０１及びブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。オーバーコート膜２０３はカラーフィルタ２０１の顔料が液晶層３００を汚染することを防止する。オーバーコート膜２０３を覆って液晶を初期配向するための配向膜２０４が形成されている。配向膜２０４は、ラビング配向処理、あるいは光配向処理を受けることはＴＦＴ基板１００側の配向膜１１４と同様である。
【００３６】
図３は、図２におけるＴＦＴの模式平面図である。図３において、最下層には第１ゲート電極１０２が形成されている。第１ゲート電極１０２は、図示しない部分において、走査線１１とスルーホールを介して接続している。第１ゲート電極１０２の上に第１ゲート絶縁膜を介して酸化物半導体１０４とＡｌＯ膜５０が形成されている。酸化物半導体１０４はＴＦＴを構成し、ＡｌＯ膜５０は、第１ゲート電極１０２中の酸素を閉じ込める役割を有している。ＡｌＯ膜５０は酸化物半導体１０４が存在している部分を除いて表示領域全面に形成されている。なお、酸化物半導体１０４とＡｌＯ膜５０の間の間隔ｄ１は、後で説明するプロセスの都合によるものであって、ＴＦＴ特性上は小さいほど良く、１０μｍ以下、より好ましくは１μｍ以下でもよい。
【００３７】
図３において、酸化物半導体１０４の上に、第２ゲート絶縁膜を介して第２ゲート電極１０６が形成されている。図３では、第２ゲート電極１０６は走査線１１と同層で形成されている。第２ゲート電極１０６は層間絶縁膜によって覆われ、層間絶縁膜には、スルーホール１２０およびスルーホール１２１が形成されている。スルーホール１２０を覆ってドレイン電極１０８が形成され、スルーホール１２１を覆ってソース電極１０９が形成されている。
【００３８】
図４は図３のＡ−Ａ断面図である。図４はＴＦＴの部分を拡大した断面図であり、下地膜１０１は省略されている。図４において、ＴＦＴ基板１００の上に第１ゲート電極１０２が形成され、これを覆って第１ゲート絶縁膜１０３が形成されている。第１ゲート電極１０２の上に第１ゲート絶縁膜１０３を介して酸化物半導体１０４が形成されている。第１ゲート絶縁膜１０３の上に、酸化物半導体１０４とわずかな間隔ｄ１を置いてＡｌＯ膜５０が形成されている。ＡｌＯ膜５０は、酸化物半導体１０４が形成されている部分を除いて、第１ゲート絶縁膜１０３の上面全面に形成されている。
【００３９】
ＡｌＯ膜５０をスパッタリングによって形成する時に、第１ゲート絶縁膜１０３に酸素が打ち込まれ、この酸素はＡｌＯ膜５０によって第１ゲート絶縁膜１０３内に閉じ込められている。酸化物半導体１０４の上には、第２ゲート絶縁膜１０５が形成され、その上に第２ゲート電極１０６が形成されている。酸化物半導体１０４は、第２ゲート電極１０６及び第２ゲート絶縁膜１０５が形成されている部分以外は、プラズマ処理によって還元され、導電性が付与されている。層間絶縁膜１０７、ドレイン電極１０８、ソース電極１０９等の構成は、図２で説明したとおりである。
【００４０】
図４において、第１ゲート絶縁膜１０３内に閉じ込められた酸素は拡散して、酸化物半導体１０４に達し、長時間、酸化物半導体１０４が還元されることを防止して酸化物半導体１０４の特性変動を防止する。図４の構成では、第１ゲート絶縁膜１０３は酸素リッチな膜になっているが、この場合、酸素は、第１ゲート絶縁膜１０３がＡｌＯ膜５０に覆われている領域から連続的に供給される。したがって、第１ゲート絶縁膜１０３が酸化物半導体１０４と接している部分のみを極端に酸素リッチにしなくとも、酸化物半導体１０４に酸素を供給することが出来、酸化物半導体１０４の特性を安定に保つことが出来る。
【００４１】
一方、酸化物半導体１０４の上に形成される第２ゲート絶縁膜１０５は、必ずしも、酸化物半導体１０４に対する酸素の供給源とする必要はないので、絶縁性を重視した膜質とすることが出来る。したがって、第２ゲート絶縁膜１０５の膜厚を小さくすることが出来る。
【００４２】
図５乃至図１０は、図４の構成を実現するプロセスを示す断面図である。図５乃至図１０においても、下地膜は省略されている。図５は、ＴＦＴ基板１００上に第１ゲート電極１０２を形成した状態を示す断面図である。図６は、第１ゲート電極１０２およびＴＦＴ基板１００を覆って第１ゲート絶縁膜１０３を形成した状態を示す断面図である。第１ゲート絶縁膜１０３はＳｉＯによって形成されている。
【００４３】
その後図７に示すように、第１ゲート絶縁膜１０３を覆って酸化物半導体１０４が形成される。酸化物半導体１０４は例えばスパッタリングによって、５ｎｍ〜１００ｎｍの厚さで形成される。図８は、フォトレジスト５００を用いて酸化物半導体１０４をパターニングした状態を示す断面図である。酸化物半導体１０４のパターニングはウェットエッチングにより行われるが、この時ＳＥで示すようにサイドエッチングが生ずる。
【００４４】
図９は、図８の状態に対して、スパッタリングによってＡｌＯ膜５０を１ｎｍ乃至５０ｎｍ、表示領域全面にわたって形成した状態を示す断面図である。つまり、レジスト５００の上にもＡｌＯ膜５０は形成される。ＡｌＯ膜５０をスパッタリングによって形成する時に、第１ゲート絶縁膜には、レジストで覆われている部分を除いて、酸素が大量に打ち込まれる。その後、図１０に示すように、レジスト５００を剥離すると、レジスト５００の上に形成されたＡｌＯ膜５０も同時に剥離される。
【００４５】
またＡｌＯ膜５０はスパッタリングされる際、酸化物半導体１０４のサイドエッチングＳＥの影響で形状は一定ではないが膜厚がレジスト端部下において局所的に薄くなる傾向があり、すもできやすい。そのためＡｌＯ膜５０の端部は逆テーパ形状になりやすい。
【００４６】
図１０における酸化物半導体１０４とＡｌＯ膜５０の間には、酸化物半導体１０４をエッチングした際に生じたサイドエッチングＳＥの分だけ間隔ｄ１が生じている。ｄ１が大きいと、第１ゲート絶縁膜１０３中を拡散する酸素は間隔ｄ１から外側に抜けてしまい、酸化物半導体１０４に達する酸素が少なくなる。したがって、ｄ１はプロセスが許せば小さいほどよい。ｄ１は１０μｍ以下で、プロセスが許せば１μｍ以下でもよい。その後、第２ゲート絶縁膜１０５、第２ゲート電極１０６、層間絶縁膜１０７、スルーホール１２０、１２１、ドレイン電極１０８、ソース電極１０９を形成して、図４の構成となる。
【００４７】
図１１は、ＴＦＴ基板１００全面にＡｌＯ膜をスパッタリングリングによって形成した状態を示す平面図である。図１１において、点線は走査線駆動回路領域６０、制御回路領域６１、端子領域３０等が形成される領域を示しているが、ＡｌＯ５０膜がスパッタリングされる状態では、これらの要素はまだ形成されていない。
【００４８】
図１２は、表示領域全面に形成されたＡｌＯ膜５０を、酸化物半導体１０４が形成された範囲から除去した状態を示す平面図である。つまり、ＡｌＯ膜５０は、酸化物半導体１０６が形成されている部分以外は全て覆っている。
【００４９】
以上説明したように、本発明によれば、第１ゲート絶縁膜１０３の上にＡｌＯ膜５０をスパッタリングによって形成することによって、第１ゲート絶縁膜１０３に多量の酸素を含ませることが出来、かつ、この酸素をスパッタリングされたＡｌＯ膜５０によって第１ゲート絶縁膜１０３内に閉じ込めることが出来る。そして、第１ゲート絶縁膜１０５内に閉じ込められた酸素が第１ゲート絶縁膜１０３内を拡散し、酸化物半導体１０４に供給されるので、酸化物半導体１０４の特性変動を効率よく防止することが出来る。
【実施例２】
【００５０】
図１３は実施例２を示す断面図である。図１３が実施例１の図４と異なる点は、酸化物半導体１０４とＡｌＯ膜５０との間に間隔が存在せず、ＡｌＯ膜５０が酸化物半導体１０４に乗り上げている点である。このように、酸化物半導体１０４とＡｌＯ膜５０の間に隙間が存在しなければ、第１ゲート絶縁膜１０３中の酸素は酸化物半導体１０４とＡｌＯ膜５０との隙間から外部に逃げることは無いので、酸素をより効率的に酸化物半導体に供給することが出来る。
【００５１】
図１３の構成は、先ず、酸化物半導体１０４をパターニングした後、レジストを剥離し、その後、ＡｌＯ膜５０をスパッタリングリングにより形成し、改めて、フォトリソグラフィによってＡｌＯ膜５０をパターニングする。すなわち、フォトリソグラフィの構成は、実施例１の場合よりも１回多くなる。その他のプロセスは実施例１で説明したのと同様である。
【００５２】
図１４は、実施例２の他の形態を示す断面図である。図１４も酸化物半導体１０４とＡｌＯ膜５０の間隔を無くしていることに特徴があるが、図１４が図１３と異なる点は、酸化物半導体１０４がＡｌＯ膜５０に乗り上げている点である。すなわち、ＡｌＯ膜４０の成膜及びパターニングを先に行い、その後、酸化物半導体１０４の成膜及びパターニングを行っている。実施例１の場合に比べてフォトリソグラフィ工程が１回増えることは図１３と同じである。図１４の効果も図１３と同じである。
【実施例３】
【００５３】
実施例１では、ＴＦＴがデュアルゲートの場合について説明した。本発明は、ＴＦＴがトップゲートの場合、あるいは、ボトムゲートの場合についても適用することが出来る。トップゲートの場合は、実施例１において、第１ゲート電極１０２がゲート電極ではなく、遮光膜であるとして考えればよい。しがって、本実施例では、ボトムゲートの場合について説明する。
【００５４】
図１５は、ボトムゲート方式のＴＦＴに対して本発明を適用した場合の例を示す断面図である。図１５において、下地膜は省略されている。図１５において、ＴＦＴ基板１００上に第１ゲート電極１０２が形成されている。第１ゲート電極１０２を覆って第１ゲート絶縁膜１０３が形成されている。第１ゲート電極１０２の上に第１ゲート絶縁膜１０３を介して酸化物半導体１０４が形成されている。第１ゲート絶縁膜１０３の上で酸化物半導体１０４が形成された領域以外にＡｌＯ膜５０が形成されている。そして、第１ゲート絶縁膜１０３中の酸素はＡｌＯ膜５０によって閉じ込められている。
【００５５】
その後、酸化物半導体１０４の端部を覆って、ドレイン金属１０８１とソース金属１０９１が形成されている。ドレイン金属１０８１とソース金属１０９１は、ドレイン電極１０８あるいはソース電極１０９と同じ材料で形成され、例えばＡｌをＴｉでサンドイッチした構成である。ドレイン金属１０８１あるいはソース金属１０９１が酸化物半導体１０４と接触している部分は、酸化物半導体１０４から酸素が抜かれ、酸化物半導体１０４は導電体となっている。図１５のドレイン金属１０８１及びソース金属１０９１と、第１ゲート電極１０２は平面で視て一部重複している。
【００５６】
図１５において、酸化物半導体１０４の上には、第２ゲート絶縁膜及び第２ゲート電極は存在していない。すなわち、ＴＦＴは第１ゲート電極１０３のみによってＯＮ、ＯＦＦ動作が制御される。図１５において、酸化物半導体１０４、ドレイン金属１０８１、ソース金属１０９１を覆って層間絶縁膜１０７を形成し、層間絶縁膜１０７にスルーホール１２０およびスルーホール１２１を形成し、各々にドレイン電極１０８、ソース電極１０９を形成する。
【００５７】
図１５の利点は、層間絶縁膜１０７に形成されるスルーホール１２０、１２１はドレイン金属１０８１あるいはソース金属１０９１の上に形成されるので、スルーホール１２０、１２１を形成した時、酸化物半導体１０４のドレイン部あるいはソース部が消失することが無い。これに対して、実施例１では、図４に示すように、膜厚の薄い酸化物半導体１０４の上にスルーホール１２０、１２１が形成されるので、エッチング条件によっては、酸化物半導体１０４が消失する危険がある。この点、図１５の構成は、ＴＦＴを歩留まり良く形成することが出来る。
【００５８】
本実施例においても、第１ゲート絶縁膜１０３に存在する酸素はＡｌＯ膜５０によって閉じ込められているので、この酸素を効率良く、酸化物半導体１０４に供給することが出来る。したがって酸化物半導体１０４によるＴＦＴの信頼性を向上することが出来る。
【実施例４】
【００５９】
本発明は、同じＴＦＴ基板に酸化物半導体ＴＦＴとポリシリコンＴＦＴを形成するいわゆるハイブリッドタイプの液晶表示装置についても適用することが出来る。酸化物半導体１０４はリーク電流が小さいので、画素におけるスイッチングＴＦＴとして好適であり、ポリシリコンは、移動度が大きいので、ＴＦＴ基板１００にビルトインされた駆動回路に使用されるＴＦＴに好適である。
【００６０】
図１６は、同一ＴＦＴ基板１００に酸化物半導体１０４によるＴＦＴとポリシリコン１４０によるＴＦＴを形成した場合の例を示す断面図である。図１６において、ＴＦＴ基板１００の上に下地膜１０１が形成されている。下地膜１０１は図２で説明したとおりである。下地膜１０１の上にポリシリコンによる半導体層１４０が形成されている。ポリシリコン１４０は、まず、ＣＶＤによってａ-Ｓｉ（ａｍｏｒｐｈｏｕｓ−Ｓｉ）を形成し、これにエキシマレーザを照射してポリシリコン１４０に変換したものである。このようなポリシリコンはＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉ）と呼ばれる。そして、図３のポリシリコン１４０はＬＴＰＳをパターニングしたものである。なお、製品の仕様によってはａ-Ｓｉのまま用いることもできる。
【００６１】
ＬＴＰＳ１４０を覆ってＳｉＯによる第３ゲート絶縁膜１４１を形成し、第３ゲート絶縁膜１４１の上に第３ゲート電極１４２を形成する。第３ゲート電極１４２と同時に酸化物半導体１０４のＴＦＴにおける第１ゲート電極１０２を形成する。なお、酸化物半導体１０４のＴＦＴおける第１ゲート電極１０２は、ゲート電極ではなく、遮光膜として用いる場合もある。つまり、ゲート電圧を印加せずに、バックライトからの光を遮光する役割のみを持たせる場合もある。
【００６２】
ポリシリコン１４０側の第３ゲート電極１４２及び酸化物半導体１０４側の第１ゲート電極１０２を覆って、ＳｉＯによる第１ゲート絶縁膜１０３を形成する。第１ゲート絶縁膜１０３の上に酸化物半導体ＴＦＴ側には、酸化物半導体１０４を形成し、パターニングする。その後、第１ゲート絶縁膜１０３の上に、酸化物半導体１０４が形成されている以外の領域にＡｌＯ膜５０を形成する。ＡｌＯ膜５０を形成するプロセスは図７乃至図１０で説明したとおりである。
【００６３】
ＡｌＯ膜５０によって、第１ゲート絶縁膜１０３中に酸素が閉じ込められ、酸素が効率的に酸化物半導体１０４に供給されることは、実施例１で説明したとおりである。一方、ポリシリコンＴＦＴ側における第１ゲート絶縁膜１０３の上にもＡｌＯ膜５０は形成されるが、これは特にＴＦＴ特性には影響しない。ポリシリコン側ＴＦＴにおいて、スルーホール１２２、１２３が形成され、この部分に各々ドレイン電極１１５、ソース電極１１６が形成される。
【００６４】
図１６は実施例１の構成をハイブリッドタイプのＴＦＴ基板に適用した例であるが、実施例２及び３の構成も同様に実施例４に適用することが出来る。このように、ハイブリッドタイプのＴＦＴ基板を有する液晶表示装置においても、実施例１等で説明した本発明を適用することができ、信頼性の高い酸化物半導体によるＴＦＴを形成することが出来る。
【実施例５】
【００６５】
実施例１乃至４では、本発明を液晶表示装置に適用した例を説明した。本発明は、有機ＥＬ表示装置に対しても適用することが出来る。図１７は有機ＥＬ表示装置の例を示す平面図である。図１７において、有機ＥＬ表示装置は表示領域２０と端子領域３０に分かれている。表示領域２０において、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。映像信号線１２と電源線１４が縦方向（ｙ方向）に延在し、横方向に配列している。電源線１４は、各画素の有機ＥＬ層に電流を供給する。走査線１１と映像信号線１２で囲まれた領域が画素１３になっている。
【００６６】
図１７において、表示領域２０の両側には、走査線駆動回路６０が形成され、表示領域の上側（ｙ方向）には、電流供給領域６２が形成されている。図１７の端子領域３０には、映像信号線駆動回路を有するドライバＩＣ３１が搭載されている。また、有機ＥＬ表示装置に電源や信号を供給するためにフレキシブル配線基板３２が接続している。
【００６７】
図１８は有機ＥＬ表示装置の表示領域の断面図である。図１８は、有機ＥＬ層と、有機ＥＬ層を駆動する駆動トランジスタが形成されている部分の断面図である。図１８において、ＴＦＴ基板１００の上に下地膜１０１が形成され、その上に第１ゲート電極１０２が形成され、これを覆って第１ゲート絶縁膜１０３がＳｉＯによって形成されている。第１ゲート電極１０２に対応して第１ゲート絶縁膜１０３の上に酸化物半導体１０４が形成されている。
【００６８】
そして、第１ゲート絶縁膜１０３の上で、酸化物半導体１０４が形成された領域以外の領域にＡｌＯ膜５０が形成されている。ＡｌＯ膜５０の役割は、実施例１で説明したように、酸素リッチになっている第１ゲート絶縁膜１０３内の酸素を閉じ込め、この酸素を効率よく酸化物半導体１０４に供給することである。ＡｌＯ膜５０の形成方法、膜厚等は、実施例１で説明したのと同様である。
【００６９】
その後、酸化物半導体１０４の上に第２ゲート絶縁膜１０５を形成し、その上に第２ゲート電極１０６を形成する。酸化物半導体１０４及びＡｌＯ膜５０を覆って層間絶縁膜１０７を形成する。層間絶縁膜１０７にスルーホール１２０、１２１を形成し、スルーホール１２０にドレイン電極１０８を形成し、スルーホール１２１にソース電極１０９を形成する。ドレイン電極１０８およびソース電極１０９を覆って有機パッシベーション膜１１０を形成し、有機パッシベーション膜１１０にソース電極１０９とアノード４０２を接続するためのスルーホール１３０を形成する。このように、有機パッシベーション膜１１０にスルーホール１３０を形成するまでの構成は、液晶表示装置と同様である。
【００７０】
図１８において、有機パッシベーション膜１１０の上に反射電極４０１とアノード４０２を形成する。反射電極４０１は例えば銀薄膜によって形成し、アノード４０２はＩＴＯ膜で形成する。反射電極４０１とアノード４０２は下部電極とも呼ばれる。下部電極４０１，４０２はスルーホール１３０を介してソース電極１０９と接続する。なお、反射電極４０１と有機パッシベーション膜１１０との接着力を向上させるために、反射電極４０１の下にＩＴＯ膜が形成される場合もある。
【００７１】
下部電極４０１、４０２の端部を覆ってバンク４０３が形成される。バンク４０３は、各画素を隔絶するためと、アノード４０２の上に形成される有機ＥＬ層４０４が段切れを生ずることを防止するために形成される。図１８において、アノード４０２の上に有機ＥＬ層４０４が形成されている。有機ＥＬ層４０４は、アノード４０２側からホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数の層で形成されている。
【００７２】
図１８において、有機ＥＬ層４４の上にカソードとなる上部電極４０５が形成されている。上部電極４０５は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。有機ＥＬ層４０４は水分によって分解されるので、水分等の侵入を防止するために、上部電極４０５を覆って保護層４０６をＳｉＮ等によって形成する。その後、偏光板４０８を粘着材４０７によって、保護層４０６に貼り付ける。偏光板４０８は反射防止の役割を有している。
【００７３】
図１８は、有機ＥＬ表示装置に実施例１の構成を適用した例であるが、実施例２乃至４の構成を有機ＥＬ表示装置に適用することも出来る。
【００７４】
このように、有機ＥＬ表示装置においても、酸化物半導体ＴＦＴの付近は液晶表示装置と同じ構成とすることができる。したがって、酸化物半導体の下側に形成されたＳｉＯ膜における酸素をＡｌＯ膜によって閉じ込め、酸化物半導体に効率的に酸素を供給することが出来る。これによって、特性変動の少ない有機ＥＬ表示装置を製造することが出来る。
【符号の説明】
【００７５】
１１…走査線、  １２…映像信号線、  １３…画素、  １４…電源線、  ２０…表示領域、  ２１…シール材、  ３０…端子領域、  ３１…ドライバＩＣ、  ３２…フレキシブル配線基板、  ５０…ＡｌＯ膜、  ６０…走査線駆動回路、  ６１…制御回路、  ６２…電流供給領域、  １００…ＴＦＴ基板、  １０１…下地膜、  １０２…第１ゲート電極、  １０３…第１ゲート絶縁膜、  １０４…酸化物半導体、  １０５…第２ゲート絶縁膜、  １０６…第２ゲート電極、  １０７…層間絶縁膜、  １０８…ドレイン電極、  １０９…ソース電極、  １１０…有機パッシベーション膜、  １１１…コモン電極、  １１２…容量絶縁膜、  １１３…画素電極、  １１４…配向膜、  １１５…ドレイン電極、  １１６…ソース電極、  １２０…スルーホール、  １２１…スルーホール、  １２２…スルーホール、  １２３…スルーホール、  １３０…スルーホール、  １４０…ポリシリコン、  １４１…第３ゲート絶縁膜、  １４２…第３ゲート電極、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２０４…配向膜、  ３００…液晶層、  ３０１…液晶分子、  ４０１…反射電極、  ４０２…アノード、  ４０３…バンク、  ４０４…有機ＥＬ層、  ４０５…カソード、  ４０６…保護層、  ４０７…粘着材、  ４０８…偏光板、  ５００…レジスト、  １０８１…ドレイン金属、  １０９１…ソース金属、  ＳＥ…サイドエッチング
【図１】
2019046903.tif 000003
【図２】
2019046903.tif 000004
【図３】
2019046903.tif 000005
【図４】
2019046903.tif 000006
【図５】
2019046903.tif 000007
【図６】
2019046903.tif 000008
【図７】
2019046903.tif 000009
【図８】
2019046903.tif 000010
【図９】
2019046903.tif 000011
【図１０】
2019046903.tif 000012
【図１１】
2019046903.tif 000013
【図１２】
2019046903.tif 000014
【図１３】
2019046903.tif 000015
【図１４】
2019046903.tif 000016
【図１５】
2019046903.tif 000017
【図１６】
2019046903.tif 000018
【図１７】
2019046903.tif 000019
【図１８】
2019046903.tif 000020