(57)【要約】【課題】マッハツェンダ型の光変調装置において、光変調装置の電気回路基板の面積の増大を抑制しつつ、高周波の差動変調信号が用いられる場合における光信号の位相差の低減を抑制する技術を提供する。【解決手段】一実施形態に係る光変調装置は、第１伝送線路部から出力された第２差動変調信号を増幅して第３差動変調信号として第２伝送線路部に入力する第２増幅器と、第２差動変調信号に応じて光信号の位相を増減する第１光位相変調部と変調後の光信号の位相を遅延させる光遅延部と遅延された光信号の位相を第３差動変調信号に応じて増減する第２光位相変調部とを備える光変調器とを備える。第２増幅器が第２差動変調信号を第３差動変調信号に増幅するときの利得において第２差動変調信号の第１周波数領域おける最大値は第１周波数領域よりも周波数の高い第２周波数領域における最小値よりも小さく設定されている。【選択図】図１
2019061133.tif 000002
【特許請求の範囲】
【請求項１】
差動入力信号に応じて光信号を変調する光変調装置であって、
前記差動入力信号に応じて第１差動変調信号を生成する入力回路と、
前記第１差動変調信号を増幅して、増幅された前記第１差動変調信号を第２差動変調信号として第１伝送線路部に入力する第１増幅器と、
前記第１伝送線路部から出力された前記第２差動変調信号を増幅して、増幅された前記第２差動変調信号を第３差動変調信号として第２伝送線路部に入力する第２増幅器と、
前記第１伝送線路部を伝搬する前記第２差動変調信号に応じて前記光信号の位相を増減する第１光位相変調部と、前記第１光位相変調部によって変調された前記光信号の位相を第１遅延時間だけ遅延させる光遅延部と、前記第２伝送線路部を伝搬する前記第３差動変調信号に応じて、前記第１光位相変調部によって変調され前記光遅延部によって遅延された前記光信号の位相を増減する第２光位相変調部と、を備える光変調器と、
を備え、
前記第２増幅器が前記第２差動変調信号を前記第３差動変調信号に増幅するときの利得において、前記第２差動変調信号の第１周波数領域おける最大値は前記第１周波数領域よりも周波数の高い第２周波数領域における最小値よりも小さく設定されている、
光変調装置。
【請求項２】
前記光遅延部の長さは、前記第１遅延時間と、前記第２差動変調信号が前記第１伝送線路部から前記第２増幅器に入力された時間から該第２差動変調信号に対応する前記第３差動変調信号が前記第２増幅器から前記第２伝送線路部に出力される時間までの第２遅延時間とが整合するように設定されている、
請求項１に記載の光変調装置。
【請求項３】
前記第２増幅器は、制御端子と、第１電流端子と、第２電流端子とをそれぞれ有する一対の第１トランジスタと、第１抵抗器と、第２抵抗器と、第１キャパシタと、を含み、前記一対の第１トランジスタの一方の第１電流端子と前記一対の第１トランジスタの他方の第１電流端子との間に、前記第１抵抗器と前記第２抵抗器とが直列に接続された直列回路と、前記第１キャパシタとが並列に接続され、前記一対の第１トランジスタの一方の制御端子と前記一対の第１トランジスタの他方の制御端子とに前記第２差動変調信号が入力される、
請求項１または２に記載の光変調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光変調装置に関する。
【背景技術】
【０００２】
特許文献１〜３には光変調器の駆動方法に係る技術が開示されている。特許文献１の技術において、変調信号は、長さの異なる伝送線路に沿って電極に供給され、光信号の伝搬に同期して電極に到達する。特許文献２には、マッハツェンダ型光変調器の駆動回路に係る伝搬遅延変動に対応するための技術が開示されている。特許文献３には、マッハツェンダ型の光変調器におけるパルス振幅変調信号の符号化技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００３／０２２７６６６号明細書
【特許文献２】米国特許出願公開第２００７／０２３７４４４号明細書
【特許文献３】米国特許出願公開第２０１２／０３１５０３６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
マッハツェンダ型光変調器において、変調信号によって変調される光信号の位相差は、変調信号の振幅の大きさと、変調信号が入力され光導波路に沿って延びる伝送線路電極の長さと、に応じて増減する。例えば、比較的高い周波数（例えば３０［ＧＨｚ］程度の周波数）の変調信号が伝送線路電極に入力される場合、伝送線路電極の長さが長いほど、伝送線路電極の表皮抵抗や誘電損失等に起因して変調信号の振幅は減衰し、よって光信号に加えられる位相差は小さくなる。そのような変調信号の減衰を抑制するために、比較的短い二つの伝送線路電極（前段の伝送線路電極、および、後段の伝送線路電極）を用いてそれぞれの伝送線路電極に変調信号を入力する構成が考えられる。しかし、この場合、二つの伝送線路電極に同一の変調信号を入力する必要があるので、例えば後段の伝送線路電極に入力する変調信号の入力タイミングを調節する遅延回路が必要となり得る。このような遅延回路を光変調装置の電気回路基板に設けると、当該電気回路基板の面積の増大を招く。したがって、マッハツェンダ型光変調装置において、光変調装置の電気回路基板の面積の増大を抑制しつつ、高周波の変調信号によって変調される光信号の位相差の低下を抑制する技術が望まれている。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る光変調装置は、差動入力信号に応じて光信号を変調する光変調装置であって、（１）前記差動入力信号に応じて第１差動変調信号を生成する入力回路と、（２）前記第１差動変調信号を増幅して、増幅された前記第１差動変調信号を第２差動変調信号として第１伝送線路部に入力する第１増幅器と、（３）前記第１伝送線路部から出力された前記第２差動変調信号を増幅して、増幅された前記第２差動変調信号を第３差動変調信号として第２伝送線路部に入力する第２増幅器と、（４）前記第１伝送線路部を伝搬する前記第２差動変調信号に応じて前記光信号の位相を増減する第１光位相変調部と、前記第１光位相変調部によって変調された前記光信号の位相を第１遅延時間だけ遅延させる光遅延部と、前記第２伝送線路部を伝搬する前記第３差動変調信号に応じて、前記第１光位相変調部によって変調され前記光遅延部によって遅延された前記光信号の位相を増減する第２光位相変調部と、を備える光変調器と、を備える。前記第２増幅器が前記第２差動変調信号を前記第３差動変調信号に増幅するときの利得において、前記第２差動変調信号の第１周波数領域おける最大値は前記第１周波数領域よりも周波数の高い第２周波数領域における最小値よりも小さく設定されている。
【発明の効果】
【０００６】
以上説明したように、マッハツェンダ型の光変調装置において、電気回路基板の面積の増大を抑制しつつ、高周波の変調信号によって変調される光信号の位相差の低下を抑制できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本発明の一実施形態に係る光変調装置の電気回路基板の構成を示す図である。
【図２】図２は、本発明の一実施形態に係る光変調装置の光導波路基板の構成を示す図である。
【図３】図３は、図１に示す電気回路基板の第１段目の増幅器の回路図である。
【図４】図４は、図１に示す電気回路基板の第２段目の増幅器の回路図である。
【図５】図５は、図１に示す電気回路基板の第３段目の増幅器の回路図である。
【図６】図６は、図１に示す電気回路基板の第４段目の増幅器の回路図である。
【図７】図７は、図１に示す電気回路基板の終端回路の回路図である。
【図８】図８は、図５に示す第３段目の増幅器の動作を説明するための数式群である。
【図９】図９は、図５に示す第３段目の増幅器の周波数特性を示す図である。
【図１０】図１０は、本発明の一実施形態に係る光変調装置の電気信号回路を流れる変調信号の振幅の変化の様子を示す図である。
【発明を実施するための形態】
【０００８】
［本願発明の実施形態の説明］
最初に本願発明の実施態様を列記して説明する。本発明の一態様に係る光変調装置は、差動入力信号に応じて光信号を変調する光変調装置であって、（１）前記差動入力信号に応じて第１差動変調信号を生成する入力回路と、（２）前記第１差動変調信号を増幅して、増幅された前記第１差動変調信号を第２差動変調信号として第１伝送線路部に入力する第１増幅器と、（３）前記第１伝送線路部から出力された前記第２差動変調信号を増幅して、増幅された前記第２差動変調信号を第３差動変調信号として第２伝送線路部に入力する第２増幅器と、（４）前記第１伝送線路部を伝搬する前記第２差動変調信号に応じて前記光信号の位相を増減する第１光位相変調部と、前記第１光位相変調部によって変調された前記光信号の位相を第１遅延時間だけ遅延させる光遅延部と、前記第２伝送線路部を伝搬する前記第３差動変調信号に応じて、前記第１光位相変調部によって変調され前記光遅延部によって遅延された前記光信号の位相を増減する第２光位相変調部と、を備える光変調器と、を備える。前記第２増幅器が前記第２差動変調信号を前記第３差動変調信号に増幅するときの利得において、前記第２差動変調信号の第１周波数領域おける最大値は前記第１周波数領域よりも周波数の高い第２周波数領域における最小値よりも小さく設定されている。
【０００９】
上記の実施態様に係る光変調装置では、伝送線路電極（伝送線路部）による差動変調信号の高周波成分の減衰を抑制するために、（ａ）伝送線路電極が前部（第１伝送線路部）と後部（第２伝送線路部）とに分割され、（ｂ）第１増幅器によって増幅された後に前段の第１伝送線路部に入力され伝送線路部から出力される差動変調信号が、差動変調信号の周波数が高い成分の利得が、周波数が低い成分の利得よりも大きく設定された第２増幅器によって増幅されて後部の伝送線路部に入力される。従って、前部の第１伝送線路部への第２差動変調信号の入力タイミングと後部の第２伝送線路部への第３差動変調信号の入力タイミングとを遅延回路等を用いて調節することなく、前部の第１伝送線路部において生じ得る差動変調信号の高周波成分の減衰が補償される。また、遅延回路を用いないので、遅延回路による電気回路基板の面積の増大が回避される。
【００１０】
一実施形態において、前記光遅延部の長さは、前記第１遅延時間と、前記第２差動変調信号が前記第１伝送線路部から前記第２増幅器に入力された時間から該第２差動変調信号に対応する前記第３差動変調信号が前記第２増幅器から前記第２伝送線路部に出力される時間までの第２遅延時間とが整合するように設定されている。このように、光遅延部の長さを調節することによって、第２光位相変調部に光信号が伝搬するタイミングと、第２伝送線路に第３差動変調信号が伝搬するタイミングとを、好適に合わせることができる。すなわち、第２差動変調信号が第２増幅器によって増幅されるときに、第２増幅器の遅延時間によって後部（第２伝送線路部）を変調する第３差動変調信号に遅れが生じる。その遅れを相殺するように光信号を遅らせるよう、光遅延部の長さが長く設定されることができる。
【００１１】
一実施形態において、前記第２増幅器は、制御端子と、第１電流端子と、第２電流端子とをそれぞれ有する一対の第１トランジスタと、第１抵抗器と、第２抵抗器と、第１キャパシタと、を含み、前記一対の第１トランジスタの一方の第１電流端子と前記一対の第１トランジスタの他方の第１電流端子との間に、前記第１抵抗器と前記第２抵抗器とが直列に接続された直列回路と、前記第１キャパシタとが並列に接続され、前記一対の第１トランジスタの一方の制御端子と前記一対の第１トランジスタの他方の制御端子とに前記第２差動変調信号が入力される。
【００１２】
［本願発明の実施形態の詳細］
本発明の実施形態に係る光変調装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１３】
まず、図１および図２を参照して、一実施形態に係る光変調装置１の構成を説明する。図１は、一実施形態に係る光変調装置の電気回路基板の構成を示す図である。図２は、一実施形態に係る光変調装置の光導波路基板の構成を示す図である。
【００１４】
光変調装置１は、差動変調信号に応じて光信号を変調するマッハツェンダ型の光変調装置である。光変調装置１は、図１に示す電気回路基板ＢＰ１ａと図２に示す光導波路基板ＢＰ１ｂとを備える。電気回路基板ＢＰ１ａは、光導波路基板ＢＰ１ｂ上に設けられている。
【００１５】
電気回路基板ＢＰ１ａは、増幅器ＡＭＰ１（入力回路）、増幅器ＡＭＰ２（第１増幅器）、増幅器ＡＭＰ３、伝送線路部ＲＬａ（第１伝送線路部）、伝送線路部ＲＬｂ（第２伝送線路部）、電源回路ＰＳＣ１、終端回路ＴＭＣ１を備える。増幅器ＡＭＰ３は、増幅器ＡＭＰ３ａ（第２増幅器）、増幅器ＡＭＰ３ｂを備える。電気回路基板ＢＰ１ａは、更に、端子ＴＡ１ａ、端子ＴＡ１ｂ、端子ＴＡ２ａ、端子ＴＡ２ｂ、端子ＴＡ３ａ、端子ＴＡ３ｂ、端子ＴＡ４ａ、端子ＴＡ４ｂ、端子ＴＡ５ａ、端子ＴＡ５ｂ、端子ＴＡ６ａ、端子ＴＡ６ｂ、端子ＴＡ７ａ、端子ＴＡ７ｂ、端子ＴＡ７ｃ、端子ＴＡ７ｄ、端子ＴＡ７ｅを備える。
【００１６】
光導波路基板ＢＰ１ｂは、電気信号（差動変調信号）が伝搬する伝送線路部ＲＬａ（電極）、伝送線路部ＲＬｂ（電極）と、光信号が伝搬する光導波路部ＬＷ１とを備える。電気回路基板ＢＰ１ａに設けられた増幅器ＡＭＰ１、増幅器ＡＭＰ２、増幅器ＡＭＰ３と、光導波路基板ＢＰ１ｂに設けられた伝送線路部ＲＬａ、伝送線路部ＲＬｂとは、光変調装置１の電気信号回路（光変調装置１において差動変調信号が伝搬する回路）に含まれる。光導波路基板ＢＰ１ｂは、更に、電極パッドＰａ、電極パッドＰｂ、端子ＴＢ１ａ、端子ＴＢ１ｂ、端子ＴＢ２ａ、端子ＴＢ２ｂ、端子ＴＢ３ａ、端子ＴＢ３ｂ、端子ＴＢ４ａ、端子ＴＢ４ｂ、端子ＴＢ５ａ、端子ＴＢ５ｂ、端子ＴＢ６ａ、端子ＴＢ６ｂ、端子ＴＢ７ａ、端子ＴＢ７ｂ、端子ＴＢ７ｃ、端子ＴＢ７ｄ、端子ＴＢ７ｅ、電極パッドＰｃ、電極パッドＰｄ、電極パッドＰｅを備える。光導波路基板ＢＰ１ｂは、更に、電極ＥＰ１、電極ＥＰ２を備える。
【００１７】
伝送線路部ＲＬａは、入力端部ＩＥａ、出力端部ＯＥａを備える。伝送線路部ＲＬｂは、入力端部ＩＥｂ、出力端部ＯＥｂを備える。伝送線路部ＲＬａは、伝送線路電極ＲＬ１、伝送線路電極ＲＬ２を備える。伝送線路部ＲＬｂは、伝送線路電極ＲＬ３、伝送線路電極ＲＬ４を備える。伝送線路電極ＲＬ１は、入力端ＩＥ１、出力端ＯＥ１を備える。伝送線路電極ＲＬ２は、入力端ＩＥ２、出力端ＯＥ２を備える。伝送線路電極ＲＬ３は、入力端ＩＥ３、出力端ＯＥ３を備える。伝送線路電極ＲＬ４は、入力端ＩＥ４、出力端ＯＥ４を備える。伝送線路部ＲＬａの入力端部ＩＥａは、伝送線路電極ＲＬ１の入力端ＩＥ１、伝送線路電極ＲＬ２の入力端ＩＥ２を備える。伝送線路部ＲＬａの出力端部ＯＥａは、伝送線路電極ＲＬ１の出力端ＯＥ１、伝送線路電極ＲＬ２の出力端ＯＥ２を備える。伝送線路部ＲＬｂの入力端部ＩＥｂは、伝送線路電極ＲＬ３の入力端ＩＥ３、伝送線路電極ＲＬ４の入力端ＩＥ４を備える。伝送線路部ＲＬｂの出力端部ＯＥｂは、伝送線路電極ＲＬ３の出力端ＯＥ３、伝送線路電極ＲＬ４の出力端ＯＥ４を備える。
【００１８】
増幅器ＡＭＰ１は、入力部ＩＮ１、出力部ＯＵＴ１を備える。増幅器ＡＭＰ２は、入力部ＩＮ２（第１入力部）、出力部ＯＵＴ２（第１出力部）を備える。増幅器ＡＭＰ３ａは、入力部ＩＮ３ａ、出力部ＯＵＴ３ａを備える。増幅器ＡＭＰ３ｂは、入力部ＩＮ３ｂ、出力部ＯＵＴ３ｂを備える。増幅器ＡＭＰ３ａの入力部ＩＮ３ａは増幅器ＡＭＰ３の入力部（第２入力部）であり、増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂは増幅器ＡＭＰ３の出力部（第２出力部）である。
【００１９】
増幅器ＡＭＰ１、増幅器ＡＭＰ２、増幅器ＡＭＰ３ａ、増幅器ＡＭＰ３ｂは、何れも、差動変調信号を増幅する増幅器である。増幅器ＡＭＰ１は、光変調装置１の電気信号回路における第１段目の増幅器として機能する。増幅器ＡＭＰ１は、差動入力信号に応じて第１差動変調信号を生成する。より具体的に、増幅器ＡＭＰ１は、入力バッファ（入力回路）であり、例えば、入力部ＩＮ１に抵抗値５０［Ω］の終端抵抗を持った差動増幅回路である。差動変調信号（差動入力信号）は、２本の信号線（例えば正相成分と逆相成分）を介して外部から入力部ＩＮ１に伝送され、終端抵抗はそれぞれの信号線に接続される。終端抵抗の抵抗値は、差動入力信号を増幅器ＡＭＰ１の入力に伝送する伝送線路の特性インピーダンスに合わせて例えば２５〜６０［Ω］に設定されても良い。増幅器ＡＭＰ１は、入力部ＩＮ１に受けた差動入力信号を増幅し、増幅した差動入力信号を第１差動変調信号として出力部ＯＵＴ１から出力する。
【００２０】
増幅器ＡＭＰ２は、光変調装置１の電気信号回路における第２段目の増幅器として機能する。増幅器ＡＭＰ２は、第１差動変調信号を増幅して、増幅された第１差動変調信号を第２差動変調信号として伝送線路部ＲＬａに入力する。より具体的に、増幅器ＡＭＰ２は、入力部ＩＮ２に入力する第１差動変調信号を増幅し、増幅した第１差動変調信号を第２差動変調信号として出力部ＯＵＴ２から伝送線路部ＲＬａ（伝送線路電極ＲＬ１および伝送線路電極ＲＬ２）に出力する。増幅器ＡＭＰ２は、光変調装置１の駆動バッファであり、光変調装置１を駆動する電圧振幅（例えば単相あたり０．８〜２．５［Ｖｐｐ］）を出力する。
【００２１】
増幅器ＡＭＰ３は、伝送線路部ＲＬａから出力された第２差動変調信号を増幅して、増幅された第２差動変調信号を第３差動変調信号として伝送線路部ＲＬｂに入力する。増幅器ＡＭＰ３は、伝送線路部ＲＬａを介して増幅器ＡＭＰ２から入力部ＩＮ３ａに入力する第２差動変調信号を増幅し、増幅した第２差動変調信号を第３差動変調信号として出力部ＯＵＴ３ｂから伝送線路部ＲＬｂに出力する。第２差動変調信号に対する増幅器ＡＭＰ３の利得（より具体的には増幅器ＡＭＰ３ａの利得）は、第２差動変調信号のうち低周波数成分（第１周波数領域）よりも高周波数成分（第２周波数領域）のほうが大きい。このように、増幅器ＡＭＰ３ａが第２差動変調信号を第３差動変調信号に増幅するときの利得において、第２差動変調信号の第１周波数領域おける最大値は第１周波数領域よりも周波数の高い第２周波数領域における最小値よりも小さく設定されている。
【００２２】
増幅器ＡＭＰ３の入力側の増幅器ＡＭＰ３ａは、光変調装置１の電気信号回路における第３段目の増幅器として機能する。より具体的に、増幅器ＡＭＰ３ａは、イコライザバッファであり、光変調装置１において劣化（減衰）した差動変調信号をイコライズ（equalize）する機能を有する。
【００２３】
増幅器ＡＭＰ３の出力側の増幅器ＡＭＰ３ｂは、光変調装置１の電気信号回路における第４段目の増幅器として機能する。増幅器ＡＭＰ３ｂは、増幅器ＡＭＰ２と同様の機能を有する。より具体的に、増幅器ＡＭＰ３ｂは、増幅器ＡＭＰ３ａの出力部ＯＵＴ３ａから入力部ＩＮ３ｂに入力する差動変調信号を増幅し、増幅した差動変調信号を第３差動変調信号として出力部ＯＵＴ３ｂから伝送線路部ＲＬｂ（伝送線路電極ＲＬ３および伝送線路電極ＲＬ４）に出力する。増幅器ＡＭＰ３ｂは、光変調装置１の駆動バッファであり、光変調装置１を駆動する電圧振幅（例えば単相あたり０．８〜２．５［Ｖｐｐ］）を出力する。
【００２４】
増幅器ＡＭＰ１の入力部ＩＮ１は、光導波路基板ＢＰ１ｂの電極パッドＰａ、電極パッドＰｂに電気的に接続されている。電極パッドＰａと電極パッドＰｂは、例えばワイヤボンディングによって外部の回路（例えば伝送線路）に接続されている。光変調装置１は、電極パッドＰａと電極パッドＰｂによって外部から差動変調信号（差動入力信号）を受ける。増幅器ＡＭＰ２の入力部ＩＮ２は、増幅器ＡＭＰ１の出力部ＯＵＴ１に電気的に接続されている。増幅器ＡＭＰ２の出力部ＯＵＴ２は、伝送線路部ＲＬａの入力端部ＩＥａに電気的に接続されている。増幅器ＡＭＰ３ａの入力部ＩＮ３ａは、伝送線路部ＲＬａの出力端部ＯＥａに電気的に接続されている。増幅器ＡＭＰ３ａの入力部ＩＮ３ａは、伝送線路部ＲＬａを介して増幅器ＡＭＰ２の出力部ＯＵＴ２に電気的に接続されている。
【００２５】
増幅器ＡＭＰ３ａの出力部ＯＵＴ３ａは、増幅器ＡＭＰ３ｂの入力部ＩＮ３ｂに接続されている。増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂは、伝送線路部ＲＬｂの入力端部ＩＥｂに電気的に接続されている。終端回路ＴＭＣ１は、伝送線路部ＲＬｂの出力端部ＯＥｂに電気的に接続されている。終端回路ＴＭＣ１は、伝送線路部ＲＬｂを介して増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂに電気的に接続されている。
【００２６】
光変調装置１の光導波路の構成を更に詳細に説明する。光導波路部ＬＷ１は、光入力端部ＩＰ、光出力端部ＯＰを備える。光導波路部ＬＷ１は、光導波路ＬＷ１ａ、光導波路ＬＷ１ｂを備える。光導波路ＬＷ１ａ、光導波路ＬＷ１ｂは、光導波路基板ＢＰ１ｂにおいて並列に配置されている。光導波路ＬＷ１ａは、光入力端部ＩＰから光出力端部ＯＰに至る。光導波路部ＬＷ１（光導波路ＬＷ１ａおよび光導波路ＬＷ１ｂ）は、第１領域ＦＤ１、第２領域ＦＤ２、および第３領域ＦＤ３を備える。第１領域ＦＤ１、第２領域ＦＤ２、および第３領域ＦＤ３は、光入力端部ＩＰから光出力端部ＯＰまでの間において、この順に直列に配置されている。光導波路ＬＷ１ａおよび光導波路ＬＷ１ｂは、第１領域ＦＤ１より光入力端部ＩＰ側にて、互いに近接して方向性結合器（第１方向性結合器）を構成する。光入力端部ＩＰに入力され、光導波路ＬＷ１ａを伝搬してきた光信号は、方向性結合器にて光導波路ＬＷ１ａと光導波路ＬＷ１ｂとに分配される。第１領域ＦＤ１において、伝送線路電極ＲＬ１、光導波路ＬＷ１ａ、電極ＥＰ１、光導波路ＬＷ１ｂ、伝送線路電極ＲＬ２は、この順に並列に光導波路基板ＢＰ１ｂに配置されている。
【００２７】
すなわち、電極ＥＰ１を中心に、伝送線路電極ＲＬ１と電極ＥＰ１が光導波路ＬＷ１ａを挟むように配置され、電極ＥＰ１と伝送線路電極ＲＬ２が光導波路ＬＷ１ｂを挟むように配置されている。伝送線路部ＲＬａ（伝送線路電極ＲＬ１および伝送線路電極ＲＬ２）は、電極ＥＰ１とともに、第１領域ＦＤ１において光導波路部ＬＷ１（光導波路ＬＷ１ａおよび光導波路ＬＷ１ｂ）に沿って配置されている。第１領域ＦＤ１において、光導波路ＬＷ１ａを伝搬する光信号（第１光信号）の位相と光導波路ＬＷ１ｂを伝搬する光信号（第２光信号）の位相との差（第１位相差）は、伝送線路電極ＲＬ１を伝搬する第２差動変調信号の一方の成分（例えば正相成分）と第２差動変調信号の他方の成分（例えば逆相成分）との電圧差に応じて増減する。このように、第１領域ＦＤ１は、第２差動変調信号に応じて光信号の位相差を変調する光位相変調器（第１光位相変調部）を構成する。第１光位相変調部は、伝送線路部ＲＬａを伝搬する第２差動変調信号に応じて光信号の位相を増減する。
【００２８】
第２領域ＦＤ２において、光導波路ＬＷ１ａ、光導波路ＬＷ１ｂは、この順に並列に配置されている。第３領域ＦＤ３において、伝送線路電極ＲＬ３、光導波路ＬＷ１ａ、電極ＥＰ２、光導波路ＬＷ１ｂ、伝送線路電極ＲＬ４は、この順に並列に光導波路基板ＢＰ１ｂに配置されている。すなわち、電極ＥＰ２を中心に、伝送線路電極ＲＬ３と電極ＥＰ２が光導波路ＬＷ１ａを挟むように配置され、電極ＥＰ２と伝送線路電極ＲＬ４が光導波路ＬＷ１ｂを挟むように配置されている。伝送線路部ＲＬｂ（伝送線路電極ＲＬ３および伝送線路電極ＲＬ４）は、電極ＥＰ２とともに、第３領域ＦＤ３において光導波路部ＬＷ１（光導波路ＬＷ１ａおよび光導波路ＬＷ１ｂ）に沿って配置されている。
【００２９】
第３領域ＦＤ３において、光導波路ＬＷ１ａを伝搬する光信号（第３光信号）の位相と光導波路ＬＷ１ｂを伝搬する光信号（第４光信号）の位相との差（第２位相差）は、伝送線路電極ＲＬ３を伝搬する第３差動変調信号の一方の成分（例えば正相成分）と第３差動変調信号の他方の成分（例えば逆相成分）との電圧差に応じて増減する。このように、第３領域ＦＤ３は、第３差動変調信号に応じて光信号の位相差を変調する光位相変調器（第２光位相変調部）を構成する。第２光位相変調部は、伝送線路部ＲＬｂを伝搬する第３差動変調信号に応じて、第１光位相変調部によって変調され第２領域ＦＤ２（後述の光遅延部）によって遅延された光信号の位相を増減する。光導波路ＬＷ１ａおよび光導波路ＬＷ１ｂは、第３領域ＦＤ３より光出力端部ＯＰ側にて、互いに近接して方向性結合器（第２方向性結合器）を構成する。第３領域ＦＤ３にて光導波路ＬＷ１ａを伝搬してきた光信号と光導波路ＬＷ１ｂを伝搬してきた光信号とは、方向性結合器にて結合される。
【００３０】
第２領域ＦＤ２における光導波路部ＬＷ１の長さは、光導波路部ＬＷ１を進行する光信号が第１領域ＦＤ１から出力され第２領域ＦＤ２を介して第３領域ＦＤ３に入力するまでに要する時間（第１遅延時間）と第２差動変調信号が伝送線路部ＲＬａから出力され当該第２差動変調信号に対応する第３差動変調信号が増幅器ＡＭＰ３によって生成され伝送線路部ＲＬｂに入力するまでに要する時間（第２遅延時間）とが整合（略一致）するように設定されている。このように、光導波路部ＬＷ１は第２領域ＦＤ２において光遅延部を構成する。第２領域ＦＤ２の光遅延部は、第１光位相変調部によって変調された光信号の位相を第１遅延時間だけ遅延させる。第２領域ＦＤ２の長さは、第１遅延時間と、第２差動変調信号が伝送線路部ＲＬａから増幅器ＡＭＰ３ａに入力された時間から第２差動変調信号に対応する第３差動変調信号が増幅器ＡＭＰ３ａから増幅器ＡＭＰ３ｂを介して伝送線路部ＲＬｂに出力される時間までの第２遅延時間とが整合するように設定されている。
【００３１】
第２領域ＦＤ２における光導波路ＬＷ１ａの長さと、第２領域ＦＤ２における光導波路ＬＷ１ｂの長さとは同一である。第２領域ＦＤ２における光導波路部ＬＷ１の長さは、第２領域ＦＤ２における光導波路ＬＷ１ａの長さであると共に、第２領域ＦＤ２における光導波路ＬＷ１ｂの長さである。従って、第２領域ＦＤ２の光導波路部ＬＷ１の長さを調節することによって、第３領域ＦＤ３の光導波路部ＬＷ１に光信号が伝搬するタイミングと、第３領域ＦＤ３の光導波路部ＬＷ１に並行する伝送線路部ＲＬｂに差動変調信号が伝搬するタイミングとを、好適に合わせることができる。
【００３２】
光変調装置１の電気信号回路の構成を更に詳細に説明する。差動変調信号（差動入力信号）は、正相成分と逆相成分を有する。正相成分の振幅と逆相成分の振幅は略同一であり、正相成分の位相は逆相成分の位相の逆となっている。例えば、正相成分が増加するときに逆相成分は減少し、正相成分が減少するときに逆相成分は増加する。正相成分がピーク値（最大値）になるとき逆相成分はボトム値（最小値）となり、正相成分がボトム値（最小値）になるとき逆相成分はピーク値（最大値）となる。
【００３３】
差動変調信号の正相成分が入力する電極パッドＰａは端子ＴＢ７ａに電気的に接続され、端子ＴＢ７ａは端子ＴＡ７ａに電気的に接続（バンプ接続）されている。端子ＴＡ７ａは増幅器ＡＭＰ１の入力部ＩＮ１の正相端子（図３に示す入力端子Ｖｉｎ１）に電気的に接続されている。差動変調信号の逆相成分が入力する電極パッドＰｂは端子ＴＢ７ｂに接続され、端子ＴＢ７ｂは端子ＴＡ７ｂに電気的に接続（バンプ接続）されている。端子ＴＡ７ｂは増幅器ＡＭＰ１の入力部ＩＮ１の逆相端子（図３に示す入力端子ＶｉｎＢ１）に電気的に接続されている。
【００３４】
増幅器ＡＭＰ１の出力部ＯＵＴ１の正相端子（図３に示す出力端子Ｖｏｕｔ１）は、増幅器ＡＭＰ２の入力部ＩＮ２の正相端子（図４に示す入力端子Ｖｉｎ２）に電気的に接続されている。増幅器ＡＭＰ１の出力部ＯＵＴ１の逆相端子（図３に示す出力端子ＶｏｕｔＢ１）は、増幅器ＡＭＰ２の入力部ＩＮ２の逆相端子（図４に示す入力端子ＶｉｎＢ２）に電気的に接続されている。
【００３５】
増幅器ＡＭＰ２の出力部ＯＵＴ２の正相端子（図４に示す出力端子Ｖｏｕｔ２）は端子ＴＡ１ａに電気的に接続され、端子ＴＡ１ａは端子ＴＢ１ａに電気的に接続（バンプ接続）されている。端子ＴＢ１ａは伝送線路電極ＲＬ１の入力端ＩＥ１に電気的に接続されている。増幅器ＡＭＰ２の出力部ＯＵＴ２の逆相端子（図４に示す出力端子ＶｏｕｔＢ２）は端子ＴＡ２ａに電気的に接続され、端子ＴＡ２ａは端子ＴＢ２ａに電気的に接続（バンプ接続）されている。端子ＴＢ２ａは伝送線路電極ＲＬ２の入力端ＩＥ２に電気的に接続されている。増幅器ＡＭＰ２の接地端子（図４に示す信号用接地端子ＳＧＮＤ２）は端子ＴＡ５ａに電気的に接続され、端子ＴＡ５ａは端子ＴＢ５ａに接続（バンプ接続）され、端子ＴＢ５ａは電極ＥＰ１に電気的に接続されている。
【００３６】
伝送線路電極ＲＬ１の出力端ＯＥ１は端子ＴＢ１ｂに電気的に接続され、端子ＴＢ１ｂは端子ＴＡ１ｂに電気的に接続（バンプ接続）されている。端子ＴＡ１ｂは増幅器ＡＭＰ３ａの入力部ＩＮ３ａの正相端子（図５に示す入力端子Ｖｉｎ３ａ）に電気的に接続されている。伝送線路電極ＲＬ２の出力端ＯＥ２は端子ＴＢ２ｂに電気的に接続され、端子ＴＢ２ｂは端子ＴＡ２ｂに電気的に接続（バンプ接続）されている。端子ＴＡ２ｂは増幅器ＡＭＰ３ａの入力部ＩＮ３ａの逆相端子（図５に示す入力端子ＶｉｎＢ３ａ）に電気的に接続されている。電極ＥＰ１は端子ＴＢ５ｂに電気的に接続され、端子ＴＢ５ｂは端子ＴＡ５ｂに電気的に接続（バンプ接続）されている。端子ＴＡ５ｂは増幅器ＡＭＰ３ａの接地端子（図５に示す信号用接地端子ＳＧＮＤ３ａ）に接続されている。
【００３７】
増幅器ＡＭＰ２の出力部ＯＵＴ２の正相端子（図４に示す出力端子Ｖｏｕｔ２）は、伝送線路電極ＲＬ１を介して、増幅器ＡＭＰ３ａの入力部ＩＮ３ａの正相端子（図５に示す入力端子Ｖｉｎ３ａ）に電気的に接続されている。増幅器ＡＭＰ２の出力部ＯＵＴ２の逆相端子（図４に示す出力端子ＶｏｕｔＢ２）は、伝送線路電極ＲＬ２を介して、増幅器ＡＭＰ３ａの入力部ＩＮ３ａの逆相端子（図５に示す入力端子ＶｉｎＢ３ａ）に電気的に接続されている。増幅器ＡＭＰ２の接地端子（図４に示す信号用接地端子ＳＧＮＤ２）は、電極ＥＰ１を介して増幅器ＡＭＰ３ａの接地端子（図５に示す信号用接地端子ＳＧＮＤ３ａ）に電気的に接続されている。
【００３８】
増幅器ＡＭＰ３ａの出力部ＯＵＴ３ａの正相端子（図５に示す出力端子Ｖｏｕｔ３ａ）は、増幅器ＡＭＰ３ｂの入力部ＩＮ３ｂの正相端子（図６に示す入力端子Ｖｉｎ３ｂ）に電気的に接続されている。増幅器ＡＭＰ３ａの出力部ＯＵＴ３ａの逆相端子（図５に示す出力端子ＶｏｕｔＢ３ａ）は、増幅器ＡＭＰ３ｂの入力部ＩＮ３ｂの逆相端子（図６に示す入力端子ＶｉｎＢ３ｂ）に電気的に接続されている。
【００３９】
増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂの正相端子（図６に示す出力端子Ｖｏｕｔ３ｂ）は端子ＴＡ３ａに電気的に接続され、端子ＴＡ３ａは端子ＴＢ３ａに電気的に接続（バンプ接続）されている。端子ＴＢ３ａは伝送線路電極ＲＬ３の入力端ＩＥ３に電気的に接続されている。増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂの逆相端子（図６に示す出力端子ＶｏｕｔＢ３ｂ）は端子ＴＡ４ａに電気的に接続され、端子ＴＡ４ａは端子ＴＢ４ａに電気的に接続（バンプ接続）されている。端子ＴＢ４ａは伝送線路電極ＲＬ４の入力端ＩＥ４に電気的に接続されている。増幅器ＡＭＰ３ｂの接地端子（図６に示す信号用接地端子ＳＧＮＤ３ｂ）は端子ＴＡ６ａに電気的に接続され、端子ＴＡ６ａは端子ＴＢ６ａに電気的に接続（バンプ接続）されている。端子ＴＢ６ａは電極ＥＰ２に電気的に接続されている。
【００４０】
伝送線路電極ＲＬ３の出力端ＯＥ３は端子ＴＢ３ｂに電気的に接続され、端子ＴＢ３ｂは端子ＴＡ３ｂに電気的に接続（バンプ接続）されている。端子ＴＡ３ｂは終端回路ＴＭＣ１に電気的に接続されている。伝送線路電極ＲＬ４の出力端ＯＥ４は端子ＴＢ４ｂに電気的に接続され、端子ＴＢ４ｂは端子ＴＡ４ｂに電気的に接続（バンプ接続）されている。端子ＴＡ４ｂは終端回路ＴＭＣ１に電気的に接続されている。電極ＥＰ２は端子ＴＢ６ｂに電気的に接続され、端子ＴＢ６ｂは端子ＴＡ６ｂに電気的に接続（バンプ接続）されている。
【００４１】
端子ＴＡ６ｂは終端回路ＴＭＣ１に電気的に接続されている。増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂの正相端子（図６に示す出力端子Ｖｏｕｔ３ｂ）は、伝送線路電極ＲＬ３を介して、終端回路ＴＭＣ１に電気的に接続されている。増幅器ＡＭＰ３ｂの出力部ＯＵＴ３ｂの逆相端子（図６に示す出力端子ＶｏｕｔＢ３ｂ）は、伝送線路電極ＲＬ４を介して、終端回路ＴＭＣ１に電気的に接続されている。増幅器ＡＭＰ３ｂの接地端子（図６に示す信号用接地端子ＳＧＮＤ３ｂ）は、電極ＥＰ２を介して終端回路ＴＭＣ１に電気的に接続されている。
【００４２】
電源回路ＰＳＣ１は、増幅器ＡＭＰ１、増幅器ＡＭＰ２、増幅器ＡＭＰ３ａ、増幅器ＡＭＰ３ｂに電気的に接続されている。電源回路ＰＳＣ１は、端子ＴＡ７ｃ、端子ＴＡ７ｄ、端子ＴＡ７ｅに電気的に接続されている。端子ＴＡ７ｃは、端子ＴＢ７ｃに電気的に接続（バンプ接続）されている。端子ＴＡ７ｄは、端子ＴＢ７ｄに電気的に接続（バンプ接続）されている。端子ＴＡ７ｅは、端子ＴＢ７ｅに電気的に接続（バンプ接続）されている。
【００４３】
端子ＴＢ７ｃは、電極パッドＰｃに電気的に接続されている。端子ＴＢ７ｄは、電極パッドＰｄに電気的に接続されている。端子ＴＢ７ｅは、電極パッドＰｅに電気的に接続されている。電極パッドＰｃ、電極パッドＰｄ、および電極パッドＰｅは、外部の電源と例えばワイヤボンディングによって電気的に接続することができる。
【００４４】
図３〜図６に示す電源Ｖｃｃ１による電圧は、電極パッドＰｃから、電源回路ＰＳＣ１を介して、増幅器ＡＭＰ１、増幅器ＡＭＰ２、増幅器ＡＭＰ３ａ、増幅器ＡＭＰ３ｂに印加される。図５に示す電源Ｖｃｃ２による電圧は、電極パッドＰｄから、電源回路ＰＳＣ１を介して、増幅器ＡＭＰ３ａに印加される。電源回路ＰＳＣ１は、電極パッドＰｅを介して、接地されている。
【００４５】
次に、図３〜図６を参照して、増幅器ＡＭＰ１、増幅器ＡＭＰ２、および増幅器ＡＭＰ３の構成についてより詳細に説明する。図３は、図１に示す電気回路基板の第１段目の増幅器の回路図である。図３に示す一実施形態に係る増幅器ＡＭＰ１は、入力端子Ｖｉｎ１、入力端子ＶｉｎＢ１、出力端子Ｖｏｕｔ１、出力端子ＶｏｕｔＢ１、抵抗器ＲＳ１１、抵抗器ＲＳ１２、抵抗器ＲＳ１３、抵抗器ＲＳ１４、抵抗器ＲＳ１６、抵抗器ＲＳ１７、抵抗器ＲＳ１８、抵抗器ＲＳ１９、キャパシタＣＰ１１、キャパシタＣＰ１２、トランジスタＴＲ１１、トランジスタＴＲ１２、トランジスタＴＲ１３、トランジスタＴＲ１４、電流源ＳＵ１１、電流源ＳＵ１２、電流源ＳＵ１３を備える。
【００４６】
入力端子Ｖｉｎ１は、トランジスタＴＲ１１の制御端子（図中、Ｂと記載されており、以下同様）に接続されている。制御端子は、例えばバイポーラトランジスタのベースである。入力端子Ｖｉｎ１は、抵抗器ＲＳ１１（終端抵抗）、抵抗器ＲＳ１３を順に介して電源Ｖｃｃ１に電気的に接続されている。抵抗器ＲＳ１１、抵抗器ＲＳ１３は、入力端子Ｖｉｎ１に対して、この順に直列に接続されている。トランジスタＴＲ１１の第１電流端子（図中、Ｅと記載されており、以下同様）は、トランジスタＴＲ１３の制御端子に接続されている。
【００４７】
第１電流端子は、例えばバイポーラトランジスタのエミッタであるトランジスタＴＲ１１の第１電流端子は電流源ＳＵ１１を介して接地されている（接地するための接地線に接続されている）。トランジスタＴＲ１１の第２電流端子（図中、Ｃと記載されており、以下同様）は、電源Ｖｃｃ１に接続されている。第２電流端子は、例えばバイポーラトランジスタのコレクタである。なお、トランジスタＴＲ１１の第２電流端子は、電源Ｖｃｃ１の代わりに電源Ｖｃｃ１に接続するための電源線に接続されていてもよい。
【００４８】
入力端子ＶｉｎＢ１は、トランジスタＴＲ１２の制御端子（ベース端子）に接続されている。入力端子ＶｉｎＢ１は、抵抗器ＲＳ１２（終端抵抗）、抵抗器ＲＳ１３を順に介して電源Ｖｃｃ１に電気的に接続されている。抵抗器ＲＳ１２、抵抗器ＲＳ１３は、入力端子ＶｉｎＢ１に対して、この順に直列に接続されている。トランジスタＴＲ１２の第１電流端子（エミッタ端子）は、トランジスタＴＲ１４の制御端子（ベース端子）に接続されている。
【００４９】
トランジスタＴＲ１２の第１電流端子（エミッタ端子）は電流源ＳＵ１２を介して接地されている（接地するための接地線に接続されている）。トランジスタＴＲ１２の第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている。なお、トランジスタＴＲ１２の第２電流端子は、電源Ｖｃｃ１の代わりに電源Ｖｃｃ１に接続するための電源線に接続されていてもよい。
【００５０】
抵抗器ＲＳ１１と抵抗器ＲＳ１３との接続点（または、抵抗器ＲＳ１２と抵抗器ＲＳ１３との接続点）は、抵抗器ＲＳ１４を介して、接地されている（接地するための接地線に接続されている）。抵抗器ＲＳ１１と抵抗器ＲＳ１３との接続点（または、抵抗器ＲＳ１２と抵抗器ＲＳ１３との接続点）はキャパシタＣＰ１１を介して接地されている（接地するための接地線に接続されている）。
【００５１】
すなわち、抵抗器ＲＳ１４とキャパシタＣＰ１１は、抵抗器ＲＳ１１と抵抗器ＲＳ１３との接続点（または、抵抗器ＲＳ１２と抵抗器ＲＳ１３との接続点）と接地線との間に並列に接続されている。ここで、抵抗器ＲＳ１３と抵抗器ＲＳ１４は、抵抗分圧回路を構成する。抵抗器ＲＳ１３と抵抗器ＲＳ１４との接続点は、抵抗器ＲＳ１１（終端抵抗）、抵抗器ＲＳ１２に対して、終端電圧（ｒｓ１３／（ｒｓ１３＋ｒｓ１４）×ｖｃｃ１）を供給する（ｒｓ１３は抵抗器ＲＳ１３の抵抗値、ｒｓ１４は抵抗器ＲＳ１４の抵抗値、ｖｃｃ１は電源Ｖｃｃ１の電源電圧値をそれぞれ表している。）。キャパシタＣＰ１１は、ノイズに対して終端電圧を安定化することができる。
【００５２】
トランジスタＴＲ１３の第１電流端子（エミッタ端子）は、抵抗器ＲＳ１６と抵抗器ＲＳ１７を介してトランジスタＴＲ１４の第１電流端子（エミッタ端子）と電気的に接続されている。抵抗器ＲＳ１６の一方の端子は、トランジスタＴＲ１３に電気的に接続され、抵抗器ＲＳ１６の他方の端子は、抵抗器ＲＳ１７と接続されている。抵抗器ＲＳ１７の一方の端子は、トランジスタＴＲ１４に電気的に接続され、抵抗器ＲＳ１７の他方の端子は、抵抗器ＲＳ１６と接続されている。抵抗器ＲＳ１６と抵抗器ＲＳ１７の接続点は、電流源ＳＵ１３を介して接地されている（あるいは、接地するための接地線に接続されていてもよい）。
【００５３】
トランジスタＴＲ１３の第２電流端子（コレクタ端子）は、抵抗器ＲＳ１８を介して電源Ｖｃｃ１（上述したように電源線でもよい）に電気的に接続されている。トランジスタＴＲ１４の第２電流端子（コレクタ端子）は、抵抗器ＲＳ１９を介して電源Ｖｃｃ１（上述したように電源線でもよい）に電気的に接続されている。トランジスタＴＲ１３の第１電流端子（エミッタ端子）は、キャパシタＣＰ１２を介して、トランジスタＴＲ１４の第１電流端子（エミッタ端子）と電気的に接続されている。
【００５４】
すなわち、トランジスタＴＲ１３の第１電流端子（エミッタ端子）とトランジスタＴＲ１４の第１電流端子（エミッタ端子）との間には、抵抗器ＲＳ１６と抵抗器ＲＳ１７の直列回路とキャパシタＣＰ１２とが並列に接続されている。トランジスタＴＲ１３とトランジスタＴＲ１４は、同じ構造および同じ電気的特性を有するトランジスタが使用される。
【００５５】
抵抗器ＲＳ１８とトランジスタＴＲ１３の第２電流端子（コレクタ端子）との接続点は、出力端子ＶｏｕｔＢ１に電気的に接続されている。抵抗器ＲＳ１９とトランジスタＴＲ１４の第２電流端子（コレクタ端子）との接続点は、出力端子Ｖｏｕｔ１に電気的に接続されている。
【００５６】
一実施形態において、抵抗器ＲＳ１１、抵抗器ＲＳ１２は、例えば５０［Ω］程度の抵抗値を有しており、終端抵抗として機能する。抵抗器ＲＳ１１、抵抗器ＲＳ１２の抵抗値は、出力部ＯＵＴ１に接続される伝送線路の特性インピーダンスと合うように、例えば２５〜６０［Ω］の間の値を設定してもよい。
【００５７】
トランジスタＴＲ１１、トランジスタＴＲ１２、電流源ＳＵ１１、電流源ＳＵ１２は、エミッタフォロア回路を構成する。トランジスタＴＲ１３、トランジスタＴＲ１４、抵抗器ＲＳ１６、抵抗器ＲＳ１７、抵抗器ＲＳ１８、抵抗器ＲＳ１９、キャパシタＣＰ１２、電流源ＳＵ１３は、差動対回路を構成する。電流源ＳＵ１３は、当該差動対回路の電流源として機能する。
【００５８】
当該差動対回路と電流源ＳＵ１３は、差動増幅回路を構成する。電流源ＳＵ１３が供給する一定の電流をＩ１とすると、差動増幅回路は、トランジスタＴＲ１３の制御端子に印加される電圧（ベース電圧値ｖｂ１３）とトランジスタＴＲ１４の端子電圧に印加される電圧（ベース電圧値ｖｂ１４）との大小関係に応じて、電流Ｉ１のうち抵抗器ＲＳ１８に流れる電流（電流値ｉｃ１３）と電流Ｉ１のうち抵抗器ＲＳ１９を流れる電流（電流値ｉｃ１４）とに配分する。例えば、ｖｂ１３＞ｖｂ１４のときには、ｉｃ１３＞ｉｃ１４となり、ｖｂ１３＜ｖｂ１４のときには、ｉｃ１３＜ｉｃ１４となり、ｖｂ１３＝ｖｂ１４のときには、ｉｃ１３＝ｉｃ１４となる。出力端子ＶｏｕｔＢ１の電圧値（電圧信号）ｖｏｕｔｂ１は、電流値ｉｃ１３の電流が抵抗器ＲＳ１８を流れるときの電圧降下によって、電源Ｖｃｃ１の電源電圧値ｖｃｃ１を基準に生成される。すなわち、電圧信号ｖｏｕｔｂ１＝ｖｃｃ１−ｒｓ１８×ｉｃ１３となる（ｒｓ１８は抵抗器ＲＳ１８の抵抗値を表している。）。
【００５９】
同様に、出力端子Ｖｏｕｔ１の電圧値（電圧信号）ｖｏｕｔ１は、電流値ｉｃ１４の電流が抵抗器ＲＳ１９を流れるときの電圧降下によって、電源Ｖｃｃ１の電源電圧値ｖｃｃ１を基準に生成される。すなわち、電圧信号ｖｏｕｔ１＝ｖｃｃ１−ｒｓ１９×ｉｃ１４となる（ｒｓ１９は抵抗器ＲＳ１９の抵抗値を表している。）。ここで、トランジスタＴＲ１３の制御端子に流れ込む電流（ベース電流）とトランジスタＴＲ１４の制御端子に流れ込む電流（ベース電流）とを無視すると、ｉ１＝ｉｃ１３＋ｉｃ１４とみなすことができる（ｉ１は電流Ｉ１の電流値を表している。）。すなわち、ｉｃ１３が増えるときは、電圧値（電圧信号）ｖｏｕｔｂ１は低下し、このときｉｃ１４は減少するので、電圧値（電圧信号）ｖｏｕｔ１は上昇する。
【００６０】
このように、電圧信号ｖｏｕｔ１、電圧信号ｖｏｕｔｂ１は、互いに位相が逆の相補信号（第１差動変調信号）を構成する。電圧信号ｖｏｕｔ１、電圧信号ｖｏｕｔｂ１の振幅の最大値（最大振幅）は、ＲＬ×ｉ１となる。ここで、抵抗値ＲＬは、抵抗器ＲＳ１８と抵抗器ＲＳ１９の抵抗値を表す。すなわち、第２差動変調信号の振幅は、電流Ｉ１の電流値ｉ１と抵抗値ＲＬとに応じて増減する。
【００６１】
差動増幅回路の線形性と利得は、抵抗器ＲＳ１６、抵抗器ＲＳ１７によって変化する。抵抗器ＲＳ１６、抵抗器ＲＳ１７の抵抗値を大きくすると、利得は減少し、ベース電圧値ｖｂ１３、ベース電圧値ｖｂ１４に対して線形で動作する範囲（線形動作範囲）が広くなる。反対に、抵抗器ＲＳ１６、抵抗器ＲＳ１７の抵抗値を小さくすると、利得は増加し、ベース電圧値ｖｂ１３、ベース電圧値ｖｂ１４に対して線形で動作する範囲（線形動作範囲）が狭くなる。キャパシタＣＰ１２は、差動増幅回路の利得と線形動作範囲の周波数依存性との調整に使用される。
【００６２】
図４は、図１に示す電気回路基板の第２段目の増幅器の回路図である。図４に示す一実施形態に係る増幅器ＡＭＰ２は、入力端子Ｖｉｎ２、入力端子ＶｉｎＢ２、出力端子Ｖｏｕｔ２、出力端子ＶｏｕｔＢ２、信号用接地端子ＳＧＮＤ２、抵抗器ＲＳ２１、抵抗器ＲＳ２６、抵抗器ＲＳ２７、抵抗器ＲＳ２８、抵抗器ＲＳ２９、キャパシタＣＰ２１、キャパシタＣＰ２２、トランジスタＴＲ２１、トランジスタＴＲ２２、トランジスタＴＲ２３、トランジスタＴＲ２４、電流源ＳＵ２１、電流源ＳＵ２２、電流源ＳＵ２３を備える。
【００６３】
入力端子Ｖｉｎ２は、トランジスタＴＲ２１の制御端子（ベース端子）に電気的に接続されている。トランジスタＴＲ２１の第１電流端子（エミッタ端子）は、トランジスタＴＲ２３の制御端子（ベース端子）に電気的に接続されている。トランジスタＴＲ２１の第１電流端子（エミッタ端子）は電流源ＳＵ２１を介して接地されている（あるいは、接地するための接地線に電気的に接続されている）。トランジスタＴＲ２１の第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている（あるいは、電源Ｖｃｃ１に接続するための電源線に電気的に接続されていてもよい）。
【００６４】
入力端子ＶｉｎＢ２は、トランジスタＴＲ２２の制御端子（ベース端子）に電気的に接続されている。トランジスタＴＲ２２の第１電流端子（エミッタ端子）は、トランジスタＴＲ２４の制御端子（ベース端子）に電気的に接続されている。トランジスタＴＲ２２の第１電流端子（エミッタ端子）は電流源ＳＵ２２を介して接地されている（あるいは、接地するための接地線に電気的に接続されている）。トランジスタＴＲ２２の第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている（あるいは、電源Ｖｃｃ１に接続するための電源線に電気的に接続されていてもよい）。
【００６５】
トランジスタＴＲ２３の第１電流端子（エミッタ端子）は抵抗器ＲＳ２６と抵抗器ＲＳ２７を介してトランジスタＴＲ２４の第１電流端子（エミッタ端子）と電気的に接続されている。抵抗器ＲＳ２６の一方の端子は、トランジスタＴＲ２３に電気的に接続され、抵抗器ＲＳ２６の他方の端子は、抵抗器ＲＳ２７と接続されている。抵抗器ＲＳ２７の一方の端子は、トランジスタＴＲ２４に電気的に接続され、抵抗器ＲＳ２７の他方の端子は、抵抗器ＲＳ２６と接続されている。抵抗器ＲＳ２６と抵抗器ＲＳ２７の接続点は、電流源ＳＵ２３を介して接地されている（あるいは、接地するための接地線に接続されていてもよい）。
【００６６】
トランジスタＴＲ２３の第２電流端子（コレクタ端子）は、抵抗器ＲＳ２８を介して電源（あるいは電源線）Ｖｃｃ１に電気的に接続されている。トランジスタＴＲ２４の第２電流端子（コレクタ端子）は、抵抗器ＲＳ２９を介して電源（あるいは電源線）Ｖｃｃ１に電気的に接続されている。トランジスタＴＲ２３の第１電流端子（エミッタ端子）は、キャパシタＣＰ２２を介して、トランジスタＴＲ２４の第１電流端子（エミッタ端子）と電気的に接続されている。
【００６７】
すなわち、トランジスタＴＲ２３の第１電流端子（エミッタ端子）とトランジスタＴＲ２４の第１電流端子（エミッタ端子）との間には、抵抗器ＲＳ２６と抵抗器ＲＳ２７の直列回路とキャパシタＣＰ２２とが並列に接続されている。トランジスタＴＲ２３とトランジスタＴＲ２４は、同じ構造および同じ電気的特性を有するトランジスタが使用される。
【００６８】
抵抗器ＲＳ２８とトランジスタＴＲ２３の第２電流端子（コレクタ端子）との接続点は、出力端子ＶｏｕｔＢ２に電気的に接続されている。抵抗器ＲＳ２９とトランジスタＴＲ２４の第２電流端子（コレクタ端子）との接続点は、出力端子Ｖｏｕｔ２に電気的に接続されている。
【００６９】
信号用接地端子ＳＧＮＤ２はキャパシタＣＰ２１を介して電源Ｖｃｃ１（あるいは電源Ｖｃｃ１に接続するための電源線でもよい）に接続されている。信号用接地端子ＳＧＮＤ２は、抵抗器ＲＳ２１を介して電源Ｖｃｃ１に電気的に接続されている（あるいは電源Ｖｃｃ１に接続するための電源線でもよい）。従って、キャパシタＣＰ２１、抵抗器ＲＳ２１は、信号用接地端子ＳＧＮＤ２と電源Ｖｃｃ１（あるいは電源線）との間において、並列に接続されている。
【００７０】
一実施形態において、増幅器ＡＭＰ２は、伝送線路部ＲＬａ（第１伝送線路部）の駆動回路として機能する。トランジスタＴＲ２１と電流源ＳＵ２１、トランジスタＴＲ２２と電流源ＳＵ２２は、それぞれエミッタフォロア回路を構成する。トランジスタＴＲ２３、トランジスタＴＲ２４、抵抗器ＲＳ２６、抵抗器ＲＳ２７、抵抗器ＲＳ２８、抵抗器ＲＳ２９、キャパシタＣＰ２２は、差動対回路を構成する。電流源ＳＵ２３は、当該差動対回路の電流源として機能する。
【００７１】
当該差動対回路と電流源ＳＵ２３は、差動増幅回路を構成する。当該差動増幅回路は、入力部ＩＮ２（入力端子Ｖｉｎ２、入力端子ＶｉｎＢ２）とトランジスタＴＲ２１、トランジスタＴＲ２２を含むエミッタフォロワ回路を介して受けた第１差動変調信号を増幅して、増幅された第１差動変調信号を第２差動変調信号として出力部ＯＵＴ２（出力端子Ｖｏｕｔ２、出力端子ＶｏｕｔＢ２）から出力する。増幅器ＡＭＰ２の差動増幅回路の構成および動作は、上述した増幅器ＡＭＰ１の差動増幅回路の構成および動作とほぼ同じであり、説明を省略する。
【００７２】
電流源ＳＵ２３は、例えば２０〜２００［ｍＡ］程度の電流値を有する。抵抗器ＲＳ２８、抵抗器ＲＳ２９は、例えば２０〜２００［Ω］程度の抵抗値を有する。抵抗器ＲＳ２１、キャパシタＣＰ２１は、シグナルＧＮＤ（signal  ground）を構成する要素である。抵抗器ＲＳ２１は、例えば１［ｋΩ］程度である。キャパシタＣＰ２１は、例えば１０［ｐＦ］程度である。このときのキャパシタＣＰ２１のインピーダンスは、周波数１[ＧＨｚ]にて約１６［Ω］となる。
【００７３】
図５は、図１に示す電気回路基板の第３段目の増幅器の回路図である。図５に示す一実施形態に係る増幅器ＡＭＰ３ａは、入力端子Ｖｉｎ３ａ、入力端子ＶｉｎＢ３ａ、出力端子Ｖｏｕｔ３ａ、出力端子ＶｏｕｔＢ３ａ、信号用接地端子ＳＧＮＤ３ａ、抵抗器ＲＳ３１ａ、抵抗器ＲＳ３３ａ、抵抗器ＲＳ３５ａ、抵抗器ＲＳ３４ａ、抵抗器ＲＳ３２ａ、抵抗器ＲＳ３８ａ、抵抗器ＲＳ３９ａ、抵抗器ＲＳ３６ａ、抵抗器ＲＳ３７ａ、キャパシタＣＰ３１ａ、キャパシタＣＰ３２ａ、トランジスタＴＲ３１ａ、トランジスタＴＲ３２ａ、トランジスタＴＲ３３ａ、トランジスタＴＲ３４ａ、電流源ＳＵ３１ａ、電流源ＳＵ３２ａ、電流源ＳＵ３３ａを備える。
【００７４】
入力端子Ｖｉｎ３ａは、抵抗器ＲＳ３１ａを介してトランジスタＴＲ３１ａの制御端子（ベース端子）に電気的に接続されている。入力端子Ｖｉｎ３ａは、抵抗器ＲＳ３１ａ、抵抗器ＲＳ３３ａを順に介して電源Ｖｃｃ１に電気的に接続されている（あるいは電源Ｖｃｃ１に接続するための電源線に接続されている）。抵抗器ＲＳ３１ａ、抵抗器ＲＳ３３ａは、入力端子Ｖｉｎ３ａに対して、この順に直列に接続されている。トランジスタＴＲ３１ａの第１電流端子（エミッタ端子）は、トランジスタＴＲ３３ａの制御端子（ベース端子）に電気的に接続されている。
【００７５】
トランジスタＴＲ３１ａの第１電流端子（エミッタ端子）は電流源ＳＵ３１ａを介して接地されている（あるいは、接地するための接地線に電気的に接続されている）。トランジスタＴＲ３１ａの第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている（あるいは、電源Ｖｃｃ１に接続するための電源線に電気的に接続されていてもよい）。
【００７６】
入力端子ＶｉｎＢ３ａは、抵抗器ＲＳ３２ａを介してトランジスタＴＲ３２ａの制御端子（ベース端子）に電気的に接続されている。入力端子ＶｉｎＢ３ａは、抵抗器ＲＳ３２ａ、抵抗器ＲＳ３４ａを順に介して電源Ｖｃｃ１に電気的に接続されている（あるいは電源Ｖｃｃ１に接続するための電源線に接続されている）。抵抗器ＲＳ３２ａ、抵抗器ＲＳ３４ａは、入力端子ＶｉｎＢ３ａに対して、この順に直列に接続されている。トランジスタＴＲ３２ａの第１電流端子（エミッタ端子）は、トランジスタＴＲ３４ａの制御端子（ベース端子）に電気的に接続されている。
【００７７】
トランジスタＴＲ３２ａの第１電流端子（エミッタ端子）は電流源ＳＵ３２ａを介して接地されている（あるいは、接地するための接地線に電気的に接続されている）。トランジスタＴＲ３２ａの第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている（あるいは、電源Ｖｃｃ１に接続するための電源線に電気的に接続されていてもよい）。
【００７８】
信号用接地端子ＳＧＮＤ３ａは、抵抗器ＲＳ３５ａを介して電源Ｖｃｃ１（あるいは電源Ｖｃｃ１に接続するための電源線でもよい）に電気的に接続されている。信号用接地端子ＳＧＮＤ３ａはキャパシタＣＰ３１ａを介して電源Ｖｃｃ１（あるいは電源Ｖｃｃ１に接続するための電源線でもよい）に接続されている。抵抗器ＲＳ３５ａ、キャパシタＣＰ３１ａは、信号用接地端子ＳＧＮＤ３ａと電源Ｖｃｃ１（あるいは電源線）との間において、並列に接続されている。
【００７９】
トランジスタＴＲ３３ａの第１電流端子（エミッタ端子）は抵抗器ＲＳ３６ａと抵抗器ＲＳ３７ａを介してトランジスタＴＲ３４ａの第１電流端子（エミッタ端子）と電気的に接続されている。抵抗器ＲＳ３６ａの一方の端子は、トランジスタＴＲ３３ａに電気的に接続され、抵抗器ＲＳ３６ａの他方の端子は、抵抗器ＲＳ３７ａと接続されている。抵抗器ＲＳ３７ａの一方の端子は、トランジスタＴＲ３４ａに電気的に接続され、抵抗器ＲＳ３７ａの他方の端子は、抵抗器ＲＳ３６ａと接続されている。抵抗器ＲＳ３６ａと抵抗器ＲＳ３７ａの接続点は、電流源ＳＵ３３ａを介して接地されている（あるいは、接地するための接地線に接続されていてもよい）。
【００８０】
トランジスタＴＲ３３ａの第２電流端子（コレクタ端子）は、抵抗器ＲＳ３８ａを介して電源Ｖｃｃ２（あるいは電源Ｖｃｃ２に接続するための電源線）に電気的に接続されている。トランジスタＴＲ３４ａの第２電流端子（コレクタ端子）は、抵抗器ＲＳ３９ａを介して電源Ｖｃｃ２（あるいは電源Ｖｃｃ２に接続するための電源線）に電気的に接続されている。
【００８１】
トランジスタＴＲ３３ａの第１電流端子（エミッタ端子）は、キャパシタＣＰ３２ａを介して、トランジスタＴＲ３４ａの第１電流端子（エミッタ端子）と電気的に接続されている。すなわち、トランジスタＴＲ３３ａの第１電流端子（エミッタ端子）とトランジスタＴＲ３４ａの第１電流端子（エミッタ端子）との間には、抵抗器ＲＳ３６ａと抵抗器ＲＳ３７ａの直列回路とキャパシタＣＰ３２ａとが並列に接続されている。トランジスタＴＲ３３ａとトランジスタＴＲ３４ａは、同じ構造および同じ電気的特性を有するトランジスタが使用される。
【００８２】
抵抗器ＲＳ３８ａとトランジスタＴＲ３３ａの第２電流端子（コレクタ端子）との接続点は、出力端子ＶｏｕｔＢ３ａに電気的に接続されている。抵抗器ＲＳ３９ａとトランジスタＴＲ３４ａの第２電流端子（コレクタ端子）との接続点は、出力端子Ｖｏｕｔ３ａに電気的に接続されている。
【００８３】
以上説明したように、伝送線路部ＲＬａから出力された第２差動変調信号を増幅して、増幅された第２差動変調信号を第３差動変調信号として増幅器ＡＭＰ３ｂを介して伝送線路部ＲＬｂに入力する。増幅器ＡＭＰ３ａは、制御端子と、第１電流端子と、第２電流端子とをそれぞれ有する一対の第１トランジスタ（トランジスタＴＲ３３ａ、トランジスタＴＲ３４ａ）と、第１抵抗器（抵抗器ＲＳ３６ａ）と、第２抵抗器（抵抗器ＲＳ３７ａ）と、第１キャパシタ（キャパシタＣＰ３２ａ）と、を含み、一対の第１トランジスタの一方の第１電流端子と一対の第１トランジスタの他方の第１電流端子との間に、第１抵抗器と第２抵抗器とが直列に接続された直列回路と、第１キャパシタとが並列に接続され、一対の第１トランジスタの一方の制御端子と一対の第１トランジスタの他方の制御端子とに第２差動変調信号が入力される。
【００８４】
一実施形態において、抵抗器ＲＳ３５ａとキャパシタＣＰ３１ａの並列回路は、シグナルＧＮＤノード（信号用接地端子ＳＧＮＤ３ａ）を構成する。抵抗器ＲＳ３５ａは、例えば２００［Ω］程度の抵抗値を有する。キャパシタＣＰ３１ａは、例えば１０［ｐＦ］程度の容量値を有する。抵抗器ＲＳ３５ａとキャパシタＣＰ３１ａの並列接続によって、シグナルＧＮＤノード（signal  ground  node）のＧＮＤ（ground）に対するインピーダンスは、例えば、１［ＧＨｚ］以上の信号周波数に対し比較的に低いインピーダンス（例えば２０［Ω］以下）となり、直流（ＤＣ）から低周波に対し比較的に高い抵抗値（例えば２００［Ω］程度）となる。ここで、高周波回路において電源はＧＮＤと等価とみなすことができると考えている。従って、伝送線路部ＲＬａのＧＮＤのＤＣ電位を所望の値に設定することができる。
【００８５】
抵抗器ＲＳ３１ａの抵抗値と抵抗器ＲＳ３３ａの抵抗値の和は、伝送線路部ＲＬａの特性インピーダンスと同じ値に設定されている。抵抗器ＲＳ３３ａの抵抗値を抵抗器ＲＳ３３ａの抵抗値と抵抗器ＲＳ３１ａの抵抗値の和で割った値（商）は、入力端子Ｖｉｎ３ａにおける信号の減衰比率を表している。抵抗器ＲＳ３４ａの抵抗値を抵抗器ＲＳ３４ａの抵抗値と抵抗器ＲＳ３２ａの抵抗値の和で割った値（商）は、入力端子ＶｉｎＢ３ａにおける信号の減衰比率を表している。
【００８６】
入力端子Ｖｉｎ３ａ、入力端子ＶｉｎＢ３ａに入力された信号は、抵抗器ＲＳ３１ａ、抵抗器ＲＳ３３ａ、抵抗器ＲＳ３２ａ、抵抗器ＲＳ３４ａによって振幅が減衰されて、差動対回路のトランジスタＴＲ３３ａ、トランジスタＴＲ３４ａにそれぞれ入力される。トランジスタＴＲ３１ａと電流源ＳＵ３１ａ、トランジスタＴＲ３２ａと電流源ＳＵ３２ａは、それぞれエミッタフォロア回路を構成する。トランジスタＴＲ３３ａ、トランジスタＴＲ３４ａ、抵抗器ＲＳ３６ａ、抵抗器ＲＳ３７ａ、抵抗器ＲＳ３８ａ、抵抗器ＲＳ３９ａ、キャパシタＣＰ３２ａは差動対回路を構成する。電流源ＳＵ３３ａは、当該差動対回路の電流源として機能する。
【００８７】
当該差動対回路と電流源ＳＵ３３ａは、差動増幅回路を構成する。当該差動増幅回路は、入力部ＩＮ３ａ（入力端子Ｖｉｎ３ａ、入力端子ＶｉｎＢ３ａ）とトランジスタＴＲ３１ａ、トランジスタＴＲ３２ａを含むエミッタフォロワ回路を介して受けた第２差動変調信号を増幅して、増幅された第２差動変調信号を出力部ＯＵＴ３ａ（出力端子Ｖｏｕｔ３ａ、出力端子ＶｏｕｔＢ３ａ）から出力する。増幅器ＡＭＰ３ａの差動増幅回路の構成および動作は、電源の違いを除いて、上述した増幅器ＡＭＰ１の差動増幅回路の構成および動作とほぼ同じであり、説明を省略する。なお、当該差動増幅回路において、キャパシタＣＰ３２ａを変えることによって、当該差動増幅回路の利得と線形動作範囲の周波数依存性（イコライザピーキング特性）を調整することができる。
【００８８】
図６は、図１に示す電気回路基板の第４段目の増幅器の回路図である。図６に示す一実施形態に係る増幅器ＡＭＰ３ｂは、入力端子Ｖｉｎ３ｂ、入力端子ＶｉｎＢ３ｂ、出力端子Ｖｏｕｔ３ｂ、出力端子ＶｏｕｔＢ３ｂ、信号用接地端子ＳＧＮＤ３ｂ、抵抗器ＲＳ３１ｂ、抵抗器ＲＳ３６ｂ、抵抗器ＲＳ３７ｂ、抵抗器ＲＳ３８ｂ、抵抗器ＲＳ３９ｂ、キャパシタＣＰ３１ｂ、キャパシタＣＰ３２ｂ、トランジスタＴＲ３１ｂ、トランジスタＴＲ３２ｂ、トランジスタＴＲ３３ｂ、トランジスタＴＲ３４ｂ、電流源ＳＵ３１ｂ、電流源ＳＵ３２ｂ、電流源ＳＵ３３ｂを備える。
【００８９】
入力端子Ｖｉｎ３ｂは、トランジスタＴＲ３１ｂの制御端子（ベース端子）に電気的に接続されている。トランジスタＴＲ３１ｂの第１電流端子（エミッタ端子）は、トランジスタＴＲ３３ｂの制御端子（ベース端子）に接続されている。トランジスタＴＲ３１ｂの第１電流端子（エミッタ端子）は電流源ＳＵ３１ｂを介して接地されている（あるいは、接地するための接地線に電気的に接続されている）。トランジスタＴＲ３１ｂの第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている（あるいは、電源Ｖｃｃ１に接続するための電源線に電気的に接続されていてもよい）。
【００９０】
入力端子ＶｉｎＢ３ｂは、トランジスタＴＲ３２ｂの制御端子（ベース端子）に電気的に接続されている。トランジスタＴＲ３２ｂの第１電流端子（エミッタ端子）は、トランジスタＴＲ３４ｂの制御端子（ベース端子）に接続されている。トランジスタＴＲ３２ｂの第１電流端子（エミッタ端子）は電流源ＳＵ３２ｂを介して接地されている（あるいは、接地するための接地線に電気的に接続されている）。トランジスタＴＲ３２ｂの第２電流端子（コレクタ端子）は、電源Ｖｃｃ１に接続されている（あるいは、電源Ｖｃｃ１に接続するための電源線に電気的に接続されていてもよい）。
【００９１】
トランジスタＴＲ３３ｂの第１電流端子（エミッタ端子）は抵抗器ＲＳ３６ｂと抵抗器ＲＳ３７ｂを介してトランジスタＴＲ３４ｂの第１電流端子（エミッタ端子）と電気的に接続されている。抵抗器ＲＳ３６ｂの一方の端子は、トランジスタＴＲ３３ｂに電気的に接続され、抵抗器ＲＳ３６ｂの他方の端子は、抵抗器ＲＳ３７ｂと接続されている。
【００９２】
抵抗器ＲＳ３７ｂの一方の端子は、トランジスタＴＲ３４ｂに電気的に接続され、抵抗器ＲＳ３７ｂの他方の端子は、抵抗器ＲＳ３６ｂと接続されている。抵抗器ＲＳ３６ｂと抵抗器ＲＳ３７ｂの接続点は、電流源ＳＵ３３ｂを介して接地されている（あるいは、接地するための接地線に接続されていてもよい）。
【００９３】
トランジスタＴＲ３３ｂの第２電流端子（コレクタ端子）は、抵抗器ＲＳ３８ｂを介して電源Ｖｃｃ１（あるいは電源線）に電気的に接続されている。トランジスタＴＲ３４ｂの第２電流端子（コレクタ端子は、抵抗器ＲＳ３９ｂを介して電源Ｖｃｃ１（あるいは電源線）に電気的に接続されている。トランジスタＴＲ３３ｂの第１電流端子（エミッタ端子）はキャパシタＣＰ３２ｂを介して、トランジスタＴＲ３４ｂの第１電流端子（エミッタ端子）と電気的に接続されている。
【００９４】
すなわち、トランジスタＴＲ３３ｂの第１電流端子（エミッタ端子）とトランジスタＴＲ３４ｂの第１電流端子（エミッタ端子）との間には、抵抗器ＲＳ３６ｂと抵抗器ＲＳ３７ｂの直列回路とキャパシタＣＰ３２ｂとが並列に接続されている。トランジスタＴＲ３３ｂとトランジスタＴＲ３４ｂは、同じ構造および同じ電気的特性を有するトランジスタが使用される。
【００９５】
抵抗器ＲＳ３８ｂとトランジスタＴＲ３３ｂの第２電流端子（コレクタ端子）との接続点は、出力端子ＶｏｕｔＢ３ｂに電気的に接続されている。抵抗器ＲＳ３９ｂとトランジスタＴＲ３４ｂの第２電流端子（コレクタ端子）との接続点は、出力端子Ｖｏｕｔ３ｂに電気的に接続されている。
【００９６】
信号用接地端子ＳＧＮＤ３ｂはキャパシタＣＰ３１ｂを介して電源Ｖｃｃ１（あるいは電源Ｖｃｃ１に接続するための電源線でもよい）に接続されている。信号用接地端子ＳＧＮＤ３ｂは、抵抗器ＲＳ３１ｂを介して電源Ｖｃｃ１（あるいは電源Ｖｃｃ１に接続するための電源線でもよい）に電気的に接続されている。キャパシタＣＰ３１ｂ、抵抗器ＲＳ３１ｂは、信号用接地端子ＳＧＮＤ３ｂと電源Ｖｃｃ１（あるいは電源線）との間において、並列に接続されている。
【００９７】
一実施形態において、増幅器ＡＭＰ３ｂは、伝送線路部ＲＬｂ（第２伝送線路部）の駆動回路として機能する。トランジスタＴＲ３１ｂと電流源ＳＵ３１ｂ、トランジスタＴＲ３２ｂと電流源ＳＵ３２ｂは、それぞれエミッタフォロア回路を構成する。トランジスタＴＲ３３ｂ、トランジスタＴＲ３４ｂ、抵抗器ＲＳ３６ｂ、抵抗器ＲＳ３７ｂ、抵抗器ＲＳ３８ｂ、抵抗器ＲＳ３９ｂ、キャパシタＣＰ３２ｂは、差動対回路を構成する。電流源ＳＵ３３ｂは、当該差動対回路の電流源として機能する。
【００９８】
当該差動対回路と電流源ＳＵ３３ｂは、差動増幅回路を構成する。当該差動増幅回路は、増幅器ＡＭＰ３ａによって増幅されて出力された第３差動変調信号を、入力部ＩＮ３ｂ（入力端子Ｖｉｎ３ｂ、入力端子ＶｉｎＢ３ｂ）とトランジスタＴＲ３１ｂ、トランジスタＴＲ３２ｂを含むエミッタフォロワ回路とを介して受けてさらに増幅し、さらに増幅された第３差動変調信号を出力部ＯＵＴ３ｂ（出力端子Ｖｏｕｔ３ｂ、出力端子ＶｏｕｔＢ３ｂ）から出力する。増幅器ＡＭＰ３ｂの差動増幅回路の構成および基本的な動作は、上述した増幅器ＡＭＰ２の差動増幅回路の構成および基本的な動作とほぼ同じであり、説明を省略する。
【００９９】
電流源ＳＵ３３ｂは、例えば２０〜２００［ｍＡ］程度の直流電流を供給する。抵抗器ＲＳ３８ｂ、抵抗器ＲＳ３９ｂは、例えば２０〜２００［Ω］程度の抵抗値を有する。抵抗器ＲＳ３１ｂ、キャパシタＣＰ３１ｂは、シグナルＧＮＤを構成する。抵抗器ＲＳ３１ｂは、例えば１［ｋΩ］程度である。キャパシタＣＰ３１ｂは、例えば１０［ｐＦ］程度である。
【０１００】
図７は、図１に示す電気回路基板の終端回路の回路図である。図７に示す一実施形態に係る終端回路ＴＭＣ１は、端子ＴＣ１、端子ＴＣ２、端子ＴＣ３、抵抗器ＲＳＣ１、抵抗器ＲＳＣ２、抵抗器ＲＳＣ３、キャパシタＣＰＣ１を備える。端子ＴＣ１は端子ＴＡ３ｂに接続され、端子ＴＣ２は端子ＴＡ６ｂに接続され、端子ＴＣ３は端子ＴＡ４ｂに接続されている（図１参照）。端子ＴＣ１は、抵抗器ＲＳＣ１、抵抗器ＲＳＣ２を順に介して、端子ＴＣ３に電気的に接続されている。抵抗器ＲＳＣ１、抵抗器ＲＳＣ２は、端子ＴＣ１と端子ＴＣ３との間において、直列に接続されている。抵抗器ＲＳＣ１と抵抗器ＲＳＣ２との接続点は、抵抗器ＲＳＣ３を介して端子ＴＣ２に電気的に接続されている。抵抗器ＲＳＣ１と抵抗器ＲＳＣ２との接続点はキャパシタＣＰＣ１を介して端子ＴＣ２に接続されている。キャパシタＣＰＣ１、抵抗器ＲＳＣ３は、抵抗器ＲＳＣ１と抵抗器ＲＳＣ２との接続点と、端子ＴＣ２との間において、並列に接続されている。
【０１０１】
次に、図５、図８〜図１０を参照して、本発明の一実施形態に係る光変調装置１が奏する効果を例示的に説明する。図８は、図５に示す第３段目の増幅器（増幅器ＡＭＰ３ａ）の動作を説明するための数式群（数式群ＦＭ）である。図９は、図５に示す第３段目の増幅器の電圧利得の周波数特性を示す図である。図１０は、本発明の一実施形態に係る光変調装置の電気信号回路を流れる信号の振幅（Ｐｅａｋ−ｔｏ−Ｐｅａｋ値）の変化の様子を示す図である。
【０１０２】
図５、図８、図９を参照して説明する。トランジスタＴＲ３３ａ、トランジスタＴＲ３４ａを有する差動対回路（以下の説明においては便宜的に差動対回路ＤＦという）のトランジスタＴＲ３３ａ（またはトランジスタＴＲ３４ａ）のエミッタ端子に接続されているＲＣ回路のインピーダンスの値Ｚｅは、式Ｆ１に示されている。式Ｆ１に示すＲｅ１は、抵抗器ＲＳ３６ａ（または抵抗器ＲＳ３７ａ）の抵抗値である。式Ｆ１に示すＣｅ１は、キャパシタＣＰ３２ａの容量値の二倍の値である。式Ｆ１に示すωは、信号の角周波数（２π×ｆ；ｆは周波数［ＧＨｚ］）である。また、差動対回路ＤＦの電圧利得Ｇｂｕｆｆは、式Ｆ２に示されている。式Ｆ２に示すＺＬは、差動対回路ＤＦの負荷インピーダンスの値であって、抵抗器ＲＳ３８ａ（または抵抗器ＲＳ３９ａ）の抵抗値である。なお、通常、抵抗器ＲＳ３８ａの抵抗値は、抵抗器ＲＳ３９ａの抵抗値と同じ値に設定される。
【０１０３】
式Ｆ２に示すＺｅは、上述の差動対回路ＤＦのＲＣ回路のインピーダンスの値である。また、増幅器ＡＭＰ３ａのアッテネータ部（抵抗器ＲＳ３１ａ、抵抗器ＲＳ３２ａ、抵抗器ＲＳ３３ａ、抵抗器ＲＳ３４ａ）の利得ＧＲｉｎ（減衰量）は、式Ｆ３に示されている。式Ｆ３に示すＲｉｎ１は、抵抗器ＲＳ３１ａ（または抵抗器ＲＳ３２ａ）の抵抗値である。式Ｆ３に示すＲｉｎ２は、抵抗器ＲＳ３３ａ（または抵抗器ＲＳ３４ａ）の抵抗値である。入力端子Ｖｉｎ３ａ、入力端子ＶｉｎＢ３ａから出力端子Ｖｏｕｔ３ａ、出力端子ＶｏｕｔＢ３ａまでの電圧利得Ｇ３−１は、式Ｆ４に示されている。電圧利得Ｇ３−１は、式Ｆ４に示すように、ＧｂｕｆｆとＧＲｉｎとの積である。
【０１０４】
式Ｆ４に示す電圧利得Ｇ３−１の周波数特性の一例を、図９に示す。図９には、Ｒｉｎ１＝０［Ω］、Ｒｉｎ２＝５０［Ω］、Ｒｅ１＝４０［Ω］、Ｃｅ１＝０．３００［ｆＦ］、ＺＬ＝４０［Ω］の場合に得られた結果が示されている。図９の横軸は、信号の周波数（Frequency）［ＧＨｚ］であり、式Ｆ４に示すωを２πで割った値（商）である。図９の縦軸は、式Ｆ４に示す電圧利得Ｇ３−１［ｄＢ］である。
【０１０５】
次に、図１０を参照して説明する。図１０の横軸は電気回路基板ＢＰ１ａの変調信号の伝送経路上の位置（場所）を示しており、図１０の縦軸は電気回路基板ＢＰ１ａを流れる変調信号の振幅（変調電圧振幅）［ｄＢＶ］を表している。この振幅は信号波形のＰｅａｋ−ｔｏ−Ｐｅａｋ値に対応する。区間ＰＴ１は、伝送線路部ＲＬａに対応している。区間ＰＴ２は、増幅器ＡＭＰ３ａのアッテネータ部（抵抗器ＲＳ３１ａ、抵抗器ＲＳ３２ａ、抵抗器ＲＳ３３ａ、抵抗器ＲＳ３４ａ）に対応している。区間ＰＴ３は、増幅器ＡＭＰ３ａのエミッタフォロワ回路、差動対バッファに対応している。区間ＰＴ４は、増幅器ＡＭＰ３ｂに対応している。
【０１０６】
区間ＰＴ５は、伝送線路部ＲＬｂに対応している。折れ線ＧＲ１は３０［ＧＨｚ］の正弦波信号（説明の便宜的上、高周波信号という）による結果を表し、折れ線ＧＲ２は１［ＧＨｚ］の正弦波信号（説明の便宜的上、低周波信号という）による結果を表している。折れ線ＧＲ２は１［ＧＨｚ］よりも低い周波数、例えば１［ＭＨｚ］の正弦波信号でも同様になると考えられる。
【０１０７】
区間ＰＴ１において、低周波信号（折れ線ＧＲ２）が伝送線路部ＲＬａを伝搬しても、低周波信号（折れ線ＧＲ２）の電圧振幅は伝送線路部ＲＬａに入力された時の電圧振幅値Ｖ３が伝送線路部ＲＬａから出力されるまで維持される。一方、高周波信号（折れ線ＧＲ１）は、伝送線路部ＲＬａを伝搬することによって電圧振幅が電圧振幅値Ｖ３から電圧振幅値Ｖ３より小さい電圧振幅値Ｖ２に減衰している。区間ＰＴ２において、高周波信号（折れ線ＧＲ１）と低周波信号（折れ線ＧＲ２）のそれぞれの電圧振幅は、増幅器ＡＭＰ３ａのアッテネータ部（入力抵抗）の減衰作用によって共に電圧振幅値Ｖ２から電圧振幅値Ｖ２よりも小さい電圧振幅値Ｖ１まで減少している。なお、ここでは、例えばＲｉｎ１＝３０［Ω］、Ｒｉｎ２＝２０［Ω］に設定して増幅器ＡＭＰ３ａのアッテネータ部の減衰量が０［ｄＢ］よりも大きくなる状況を想定した。
【０１０８】
区間ＰＴ３において、低周波信号（折れ線ＧＲ２）は増幅器ＡＭＰ３ａを通過しても電圧振幅はあまり増えない。一方、高周波信号（折れ線ＧＲ１）は、増幅器ＡＭＰ３ａによって増幅され、増幅器ＡＭＰ３ａの出力部ＯＵＴ３ａにて電圧振幅は低周波信号の電圧振幅よりも大きくなる。これは、図９に示したように、増幅器ＡＭＰ３ａの利得が、低周波信号に対しては小さく、高周波信号に対しては大きくなるように設定されていることによる。従って、増幅器ＡＭＰ３ａの出力部ＯＵＴ３ａにおいて、伝送線路部ＲＬａでの減衰量の大きい高周波信号を伝送線路部ＲＬａでの減衰量が小さい低周波信号よりも大きく増幅することで、変調電圧振幅の周波数に対する変化（変動）を抑えるようにイコライズ（equalize）を行うよう設定されている。
【０１０９】
区間ＰＴ４において、高周波信号（折れ線ＧＲ１）と低周波信号（折れ線ＧＲ２）は、増幅器ＡＭＰ３ｂによって共に電圧振幅値Ｖ１に増幅されて出力される。ここでも増幅器ＡＭＰ３ａと同様に増幅器ＡＭＰ３ｂによってイコライズが行われる。区間ＰＴ５において、高周波信号（折れ線ＧＲ１）は、伝送線路部ＲＬｂを伝搬することによって、伝送線路部ＲＬａ（区間ＰＴ１）と同様に、電圧振幅値Ｖ３から電圧振幅値Ｖ２に減少する。
【０１１０】
本発明の実施形態に係る光変調装置１では、伝送線路電極（伝送線路部）による差動変調信号の高周波成分の減衰を抑制するために、（ａ）伝送線路電極が前部（伝送線路部ＲＬａ）と後部（伝送線路部ＲＬｂ）とに分割され、（ｂ）増幅器ＡＭＰ２によって増幅された後に前段の伝送線路部ＲＬａに入力され伝送線路部ＲＬａから出力される差動変調信号が、差動変調信号の周波数が高い成分の利得が、周波数が低い成分の利得よりも大きく設定された増幅器ＡＭＰ３（特には増幅器ＡＭＰ３ａ）によって増幅されて後部の伝送線路部ＲＬｂに入力される。
【０１１１】
なお、差動変調信号が増幅器ＡＭＰ３によって増幅されるときに、増幅器ＡＭＰ３の遅延時間によって後部（伝送線路部ＲＬｂ）を変調する差動変調信号に遅れが生じる。その遅れを相殺するように光信号を遅らせるよう、第２領域ＦＤ２（光遅延部）における光導波路部ＬＷ１の長さが長く設定されている（例えば、光導波路ＬＷ１ａおよび光導波路ＬＷ１ｂが外側に張り出すように形成される）。従って、前部の伝送線路部ＲＬａへの差動変調信号の入力タイミングと後部の伝送線路部ＲＬｂへの差動変調信号の入力タイミングとを遅延回路等を用いて調節することなく、前部の伝送線路部ＲＬａにおいて生じ得る差動変調信号の高周波成分の減衰が補償される。また、遅延回路を用いないので、遅延回路による電気回路基板ＢＰ１ａの面積の増大が回避される。
【０１１２】
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【符号の説明】
【０１１３】
１…光変調装置、ＡＭＰ１，ＡＭＰ２，ＡＭＰ３，ＡＭＰ３ａ，ＡＭＰ３ｂ…増幅器、ＢＰ１ａ…電気回路基板、ＢＰ１ｂ…光導波路基板、ＣＰ１１，ＣＰ１２，ＣＰ２１，ＣＰ２２，ＣＰ３１ａ，ＣＰ３１ｂ，ＣＰ３２ａ，ＣＰ３２ｂ，ＣＰＣ１…キャパシタ、ＥＰ１，ＥＰ２…電極、ＦＤ１…第１領域、ＦＤ２…第２領域、ＦＤ３…第３領域、ＦＭ…数式群、ＧＲ１，ＧＲ２…折れ線、ＩＥ１，ＩＥ２，ＩＥ３，ＩＥ４…入力端、ＩＥａ，ＩＥｂ…入力端部、ＩＮ１，ＩＮ２，ＩＮ３ａ，ＩＮ３ｂ…入力部、ＩＰ…光入力端部、ＬＷ１…光導波路部、ＬＷ１ａ，ＬＷ１ｂ…光導波路、ＯＥ１，ＯＥ２，ＯＥ３，ＯＥ４…出力端、ＯＥａ，ＯＥｂ…出力端部、ＯＰ…光出力端部、ＯＵＴ１，ＯＵＴ２，ＯＵＴ３ａ，ＯＵＴ３ｂ…出力部、Ｐａ，Ｐｂ，Ｐｃ，Ｐｄ，Ｐｅ…電極パッド、ＰＳＣ１…電源回路、ＰＴ１，ＰＴ２，ＰＴ３，ＰＴ４，ＰＴ５…区間、ＲＬ１，ＲＬ２，ＲＬ３，ＲＬ４…伝送線路電極、ＲＬａ，ＲＬｂ…伝送線路部、ＲＳ１１，ＲＳ１２，ＲＳ１３，ＲＳ１４，ＲＳ１６，ＲＳ１７，ＲＳ１８，ＲＳ１９，ＲＳ２１，ＲＳ２６，ＲＳ２７，ＲＳ２８，ＲＳ２９，ＲＳ３１ａ，ＲＳ３１ｂ，ＲＳ３２ａ，ＲＳ３３ａ，ＲＳ３４ａ，ＲＳ３５ａ，ＲＳ３６ａ，ＲＳ３６ｂ，ＲＳ３７ａ，ＲＳ３７ｂ，ＲＳ３８ａ，ＲＳ３８ｂ，ＲＳ３９ａ，ＲＳ３９ｂ，ＲＳＣ１，ＲＳＣ２，ＲＳＣ３…抵抗器、ＳＧＮＤ２，ＳＧＮＤ３ａ，ＳＧＮＤ３ｂ…信号用接地端子、ＳＵ１１，ＳＵ１２，ＳＵ１３，ＳＵ２１，ＳＵ２２，ＳＵ２３，ＳＵ３１ａ，ＳＵ３１ｂ，ＳＵ３２ａ，ＳＵ３２ｂ，ＳＵ３３ａ，ＳＵ３３ｂ…電流源、ＴＡ１ａ，ＴＡ１ｂ，ＴＡ２ａ，ＴＡ２ｂ，ＴＡ３ａ，ＴＡ３ｂ，ＴＡ４ａ，ＴＡ４ｂ，ＴＡ５ａ，ＴＡ５ｂ，ＴＡ６ａ，ＴＡ６ｂ，ＴＡ７ａ，ＴＡ７ｂ，ＴＡ７ｃ，ＴＡ７ｄ，ＴＡ７ｅ，ＴＢ１ａ，ＴＢ１ｂ，ＴＢ２ａ，ＴＢ２ｂ，ＴＢ３ａ，ＴＢ３ｂ，ＴＢ４ａ，ＴＢ４ｂ，ＴＢ５ａ，ＴＢ５ｂ，ＴＢ６ａ，ＴＢ６ｂ，ＴＢ７ａ，ＴＢ７ｂ，ＴＢ７ｃ，ＴＢ７ｄ，ＴＢ７ｅ，ＴＣ１，ＴＣ２，ＴＣ３…端子、ＴＭＣ１…終端回路、ＴＲ１１，ＴＲ１２，ＴＲ１３，ＴＲ１４，ＴＲ２１，ＴＲ２２，ＴＲ２３，ＴＲ２４，ＴＲ３１ａ，ＴＲ３１ｂ，ＴＲ３２ａ、ＴＲ３２ｂ，ＴＲ３３ａ，ＴＲ３３ｂ，ＴＲ３４ａ，ＴＲ３４ｂ…トランジスタ、Ｖ１，Ｖ２，Ｖ３…電圧振幅値、Ｖｃｃ１，Ｖｃｃ２…電源、Ｖｉｎ１，Ｖｉｎ２，Ｖｉｎ３ａ，Ｖｉｎ３ｂ，ＶｉｎＢ１，ＶｉｎＢ２，ＶｉｎＢ３ａ，ＶｉｎＢ３ｂ…入力端子、Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３ａ，Ｖｏｕｔ３ｂ，ＶｏｕｔＢ１，ＶｏｕｔＢ２，ＶｏｕｔＢ３ａ，ＶｏｕｔＢ３ｂ…出力端子。
【図１】
2019061133.tif 000003
【図２】
2019061133.tif 000004
【図３】
2019061133.tif 000005
【図４】
2019061133.tif 000006
【図５】
2019061133.tif 000007
【図６】
2019061133.tif 000008
【図７】
2019061133.tif 000009
【図８】
2019061133.tif 000010
【図９】
2019061133.tif 000011
【図１０】
2019061133.tif 000012