(57)【要約】【課題】半導体素子の寿命や歩留まりを改善する半導体素子の製造方法を提供する。【解決手段】  本開示の結晶成長方法は、表面層を有する基板を準備する準備工程と、前記表面層上に、複数の帯状体からなるマスクパターンを形成し、前記表面層を前記複数の帯状体で区画することによって、前記表面層の一部を露出させるマスク形成工程と、露出した前記表面層の一部を複数の成長領域とし、前記複数の成長領域上に、気相成長によって、前記基板と異なる格子定数を有する半導体結晶を成長させて結晶成長層を形成する結晶成長工程と、を含み、前記複数の帯状体のそれぞれは、前記表面層から離れるにつれて幅が減少するように傾斜した側面を有するものである。【選択図】      図２
2019131441.tif 000002
【特許請求の範囲】
【請求項１】
表面層を有する基板を準備する準備工程と、
前記表面層上に、複数の帯状体からなるマスクパターンを形成し、前記表面層を前記複数の帯状体で区画することによって、前記表面層の一部を露出させるマスク形成工程と、
露出した前記表面層の一部を複数の成長領域とし、前記複数の成長領域上に、気相成長によって、前記基板と異なる格子定数を有する半導体結晶を成長させて結晶成長層を形成する結晶成長工程と、を含み、
前記複数の帯状体のそれぞれは、前記表面層から離れるにつれて幅が減少するように傾斜した側面を有する結晶成長方法。
【請求項２】
前記帯状体の短手方向の断面は、台形状または三角形状である請求項１に記載の結晶成長方法。
【請求項３】
前記マスクパターンは、ストライプ状、または格子状である請求項１または２に記載の結晶成長方法。
【請求項４】
前記結晶成長工程は、前記帯状体を介して隣接する前記複数の成長領域のうち、一方の成長領域上に成長した結晶成長層と、他方の成長領域上に成長した他方の結晶成長層とが離れた状態で結晶成長を停止させる請求項１〜３のいずれか１つに記載の結晶成長方法。
【請求項５】
前記結晶成長工程後に、前記マスクパターンをエッチングによって除去するマスク除去工程をさらに含む請求項４に記載の結晶成長方法。
【請求項６】
請求項１〜５のいずれか１つに記載の結晶成長方法によって形成された前記結晶成長層を用いて半導体素子を形成する半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結晶成長方法および半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、ＧａＮ基板上にＡｌＧａＮ層を結晶成長させる方法が知られている(引用文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−６４４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来から、基板と異なる格子定数を有する結晶成長層を形成するときに、半導体層の品質を向上させることが求められている。
【課題を解決するための手段】
【０００５】
本開示の結晶成長方法は、表面層を有する基板を準備する準備工程と、前記表面層上に、複数の帯状体からなるマスクパターンを形成し、前記表面層を前記複数の帯状体で区画することによって、前記表面層の一部を露出させるマスク形成工程と、露出した前記表面層の一部を複数の成長領域とし、前記複数の成長領域上に、気相成長によって、前記基板と異なる格子定数を有する半導体結晶を成長させて結晶成長層を形成する結晶成長工程と、を含み、前記複数の帯状体のそれぞれは、前記表面層から離れるにつれて幅が減少するように傾斜した側面を有するものである。
【０００６】
本開示の半導体素子の製造方法は、上記の結晶成長方法によって形成された前記結晶成長層を用いて半導体素子を形成するものである。
【発明の効果】
【０００７】
本開示の結晶成長方法によれば、結晶成長層の品質を向上させることができる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態の結晶成長方法の工程図である
【図２】本実施形態の結晶成長方法を説明する断面図である。
【図３】マスクパターンの一例を示す平面図である。
【図４】マスクパターンの一例を示す平面図である。
【図５】本実施形態の半導体素子の製造方法を説明する断面図である。
【図６】本実施形態の半導体素子の製造方法を説明する断面図である。
【図７】本実施形態の半導体素子の製造方法を説明する平面図である。
【図８】本実施形態の半導体素子の製造方法を説明する拡大断面図である。
【図９】本実施形態の半導体素子の製造方法の工程図である。
【図１０】本実施形態の半導体素子の製造方法を説明する断面図である。
【図１１】本実施形態の半導体素子の製造方法を説明する断面図である。
【図１２】他の実施形態の半導体素子の製造方法の工程図である。
【図１３】他の実施形態の半導体素子の製造方法を説明する断面図である。
【図１４】他の実施形態の半導体素子の製造方法を説明する断面図である。
【図１５】他の実施形態の半導体素子の製造方法を説明する断面図である。
【発明を実施するための形態】
【０００９】
図１は本実施形態の結晶成長方法の工程図である。本実施形態の結晶成長方法は、基板を準備する準備工程Ｓ１、基板上にマスクパターンを形成するマスク形成工程Ｓ２、および基板上に窒化物半導体を成長させる結晶成長工程Ｓ３を含んでいる。ここでいう「窒化物半導体」は、たとえば、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１；０≦ｙ≦１；０≦ｚ≦１；ｘ＋ｙ＋ｚ＝１）によって構成されるものを用いることができる。
【００１０】
（１）準備工程  Ｓ１
図２は、本実施形態の結晶成長方法を示す断面図である。まず、表面層を有する基板１０を準備する。基板１０は、たとえば、窒化物半導体などであればよい。また、窒化物半導体中に不純物がドーピングされたｎ型基板またはｐ型基板であってもよい。たとえば、基板の欠陥密度は、１×１０５/ｃｍ３以下のものを使用する。
【００１１】
また、基板１０は、少なくとも表面層が窒化物半導体であればよい。この場合、基板１０としては、ＧａＮ基板のほか、サファイア基板、ＳｉＣ基板などのＧａＮ以外の基板の表面にＧａＮ層を形成した基板も使用することが可能である。また、基板１０が窒化物半導体である場合、基板１０の表面層は、ＧａＮ層に限定されない。
【００１２】
なお、本実施形態の基板１０は、ＧａＮ単結晶インゴットから切り出したＧａＮ基板を使用している。
【００１３】
基板１０の法線方向の窒化物半導体の結晶面方位としては、Ａ面（１１−２０）、Ｃ面（０００１）、Ｍ面（１−１００）、Ｒ面（１−１０２）などを使用することができ、基板１０上に製作する素子によって適宜選択することが可能である。また、これらの結晶面方位から数度傾けたいわゆるオフ基板も使用することが可能である。
【００１４】
（２）マスク形成工程  Ｓ２
次に上述の準備工程で準備したＧａＮ基板である基板１０上にマスクパターンを形成するマスク形成工程を行う。まず基板１０上にマスクの材料となるＳｉＯ２をＰＣＶＤ（Plasma Chemical Vapor Deposition)法などによって、表面層１０ａ上に所定の厚さのマスク層であるＳｉＯ２層を積層する。続いて、フォトグラフィー法とＨＦ（フッ酸）系ウェットエッチングまたはドライエッチングによって、ＳｉＯ２層をパターニングして、図２および図３に示されるマスクパターン１１を形成する。マスクパターン１１は、帯状体１１ａを所定の間隔で複数本平行に並べたストライプ状である。
【００１５】
マスクパターン１１によって、表面層１０ａは、複数の帯状体１１ａで区画された成長領域１０ａ１，１０ａ２，１０ａ３が形成される。成長領域１０ａ１，１０ａ２，１０ａ３は、基板１０の表面層が露出している領域であり、続いて行われる結晶成長工程において、窒化物半導体が結晶成長する成長領域となる。
【００１６】
マスクパターン１１を形成するためのマスク材料としては、ＳｉＯ２のほか、気相成長によって、マスク材料から半導体層が成長しない材料であればよく、たとえば、パターニングが可能なＺｒＯＸ、ＴｉＯＸおよびＡｌＯＸなどの酸化物、もしくは、ＷおよびＣｒなどの遷移金属を使用することができる。また、マスク層の積層方法は、蒸着、スパッタ、および塗布硬化など、マスク材料に適合した方法を適宜用いることが可能である。したがって、たとえば、ＡｌＧａＮなどを気相成長する場合は、マスク材料がＳｉＯ２あると、マスクパターン上からＡｌＧａＮが成長してしまうおそれがあるので、ＷやＣｒなどの材料を用いればよい。
【００１７】
基板１０上に形成したマスクパターン１１を平面視した形状は、前述のストライプ状のほか、たとえば、図４に示すように、帯状体１１ａを縦横に直交するように複数配置した格子状であってもよい。このようなマスクパターン１１は、基板１０上に作成する半導体素子の素子領域の限定に利用することができる。また、基板１０上に作成する半導体素子を個々に分離する素子分割にも有用である。または、マスクパターンとしては、たとえば、入れ子状または千鳥状などであってもよい。
【００１８】
ストライプ状のマスクパターン１１の帯状体１１ａの長手方向の向きは、製造する素子によって適宜選択することが可能である。たとえば、半導体レーザー素子を形成する場合には、帯状体１１ａ長手の方向をＧａＮ基板の結晶方向のｍ軸（１−１００）方向に形成し、劈開面がｍ面となるように構成することが可能である。
【００１９】
帯状体１１ａは、短手方向の断面は、表面層１０ａから離れるにつれて、帯状体１１ａの短手方向の幅が減少するような形状をしており、基板１０の上方から平面視して、傾いた側面１２ａ，１２ｂが確認可能な形状をしている。たとえば、台形状または三角形状であり、表面層１０ａ接触している底面１２ｃが、帯状体１１ａの上面１２ｄよりも長い形状をしている。
【００２０】
（３）結晶成長工程  Ｓ３
つづいて、図５、６に示されるように、成長領域１０ａ１，１０ａ２，１０ａ３上に半導体結晶の結晶成長層である半導体層１３を気相成長(エピタキシャル成長）させる結晶成長工程を行う。本開示の半導体層１３は、窒化物半導体であり、より具体的には、ＡｌＧａＮ層である。
【００２１】
結晶成長工程は、マスクパターン１１が形成された基板１０をエピタキシャル装置の反応管に挿入して水素ガス、窒素ガスまたは水素と窒素の混合ガスとアンモニアなどのＶ族原料ガスを供給しながら、基板１０を所定の成長温度まで昇温する。温度が安定してから上記ガスの他にＧａ,Ｉｎ,ＡｌなどのＩＩＩ族原料を供給して成長領域１０ａ１，１０ａ２，１０ａ３から、半導体層１３を成長させる。結晶成長方法は、ＩＩＩ族原料に塩化物を用いる塩化物輸送法による気相成長ＶＰＥ（Vapor Phase Epitaxy)または、ＩＩＩ族原料に有機金属を用いるＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）を用いることが可能である。成長工程中にＩＩＩ族元素の原料ガスの割合や、不純物の原料ガスの割合を変化させて、半導体層１３を多層膜として形成することも可能である。
【００２２】
たとえば、成長領域１０ａ１，１０ａ２，１０ａ３上に半導体層１３であるＡｌＧａＮをＭＯＣＶＤ法で成長させる場合には、マスクパターン１１形成後の基板１０を入れたエピタキシャル装置において、基板１０の温度を１０５０℃程度として水素と窒素の混合ガスと、原料ガスとしてアンモニアとトリメチルガリウムガス（ＴＭＧ）を流して、エピタキシャル成長を行う。このときＳｉなどのｎ型不純物、Ｍｇなどのｐ型不純物などの原料ガスを供給することによって、所望の導電型のＡｌＧａＮを得ることが可能となる。
【００２３】
図５に示されるように、それぞれの成長領域１０ａ１，１０ａ２，１０ａ３から成長した半導体層１３は、面に垂直な方向のほか、面に平行な方向にも成長するので、帯状体１１ａの側面１２ａ，１２ｂに沿って成長する。さらに、帯状体１１ａの高さを超えると帯状体の上面１２ｄに沿って横方向にも成長していく。
【００２４】
この結晶成長工程では、図６に示すように、それぞれの成長領域１０ａ１，１０ａ２，１０ａ３から成長した半導体層１３が、隣り合う半導体層１３と互いに重なる前に終了する。たとえば、成長領域１０ａ１から成長した半導体層１３ａ１が、隣接する成長領域１０ａ２，１０ａ３からそれぞれ成長した半導体層１３ａ２，１３ａ３と重ならない状態で終了する。すなわち、帯状体１１ａを介して隣接する一方の成長領域上に成長した半導体層１３ａ１と、他方の成長領域上に成長した他方の半導体層１３ａ２および１３ａ３とが離間した状態で結晶成長を停止させ、結晶成長工程を終了させる。
【００２５】
図７は、本実施形態の半導体素子の製造工程を示す平面図である。成長工程が終了した基板１０を基板上方から平面視すると、半導体層１３ａ１は、半導体層１３ａ２，１３ａ３と離間しており、半導体層１３の縁部には帯状体１１ａの上面１２ｄが露出している。隣接する半導体層１３の縁部が接すると、縁部でクラックや結晶欠陥が生じやすくなるが、半導体層１３が隣接する半導体層１３と離間しているので、半導体層１３の縁部でクラックや結晶欠陥を低減することができる。
【００２６】
また、たとえば、ＧａＮ基板にμｍオーダーのドライエッチングを行った基板では、エピタキシャル成長させる部分をマスクで保護したとしても、基板表面へのダメージが大きく、クラックや結晶欠陥が増加しているので、エピタキシャル成長させる層にクラックや結晶転移が含まれて結晶成長層の品質が低下する。それを軽減するために結晶成長させる領域を、低出力のドライエッチングを行ったあとにＧａＮバッファ層を成長させる工程を経ることによって、結晶成長させる領域のクラックや結晶転移を軽減させる必要があり、工数の増加によってコスト増の要因となる可能性がある。本実施形態においては、基板１０上の成長領域１０ａ１，１０ａ２，１０ａ３にクラックおよび結晶転移を引き起こしやすい工程を適用しないため、クラックおよび結晶転移の少ない成長領域から半導体層１３を成長することが可能となるので、余計な工程を経ずして半導体層１３の品質を向上させることができ、基板上に作製される窒化物半導体の品質を向上させることができる。
【００２７】
図８は、マスクパターン１１の帯状体１１ａ付近を拡大した拡大断面図である。帯状体１１ａの短手方向の断面形状は、たとえば、基板１０に接触している底面１２ｃが、帯状体１１ａの上面１２ｄよりも大きい台形状、もしくは、基板１０上に底辺を有する三角形状とすることが可能である。帯状体１１ａの側面１２ａ，１２ｂが基板１０の表面となす、側面１２ａ，１２ｂの表面層１０ａに対する角αは、たとえば、３０度以上９０度未満であればよい。
【００２８】
たとえば、基板１０に接触している底面１２ｃがマスクの上面１２ｄよりも長い場合、すなわち、帯状体１１ａの上端から表面層１０ａに向かって成長領域の外側に向かうように傾斜している場合においては、マスクと表面層１０ａとのあいだにボイドが生じやすくなるおそれがある。そこで、帯状体１１ａの上面１２ｄよりも底面１２ｃを長くすることによって、ボイドを生じにくくすることが可能となる。また、窒化物半導体の成長に伴い、成長層が基板の面方向に広がるように成長しようとしてマスクの側面１２ａ，１２ｂに沿って成長するが、上述のように帯状体１１ａの側面１２ａ，１２ｂが傾斜していることによって、帯状体１１ａによって成長層が基板１０に沿った方向に成長することを妨げにくくして、クラックや結晶欠陥を生じにくくすることができる。
【００２９】
帯状体１１ａの上端から基板１０の表面層１０ａまでの高さ、すなわち、帯状体１１ａの厚みは、厚い方が好ましいが、帯状体１１ａの厚みを超えて半導体層１３が成長したとしても、帯状体１１ａの幅を充分に大きくすることによって、１つの成長領域１０ａ１を成長開始面として成長する半導体層１３ａ１を、成長領域１０ａ１と隣接する成長領域１０ａ１，１０ａ２を成長開始面として成長する半導体層１３ａ２，１３ａ３と離間させることが可能となる。
【００３０】
図８において、成長させる半導体層１３の厚さをＤ、帯状体１１ａの高さをｔ、帯状体１１ａの底面１２ｃの幅をＷとし、基板１０の法線方向(たとえば、Ｃ軸）成長速度に対する面方向(たとえば、ｍ軸）の成長速度比をｎとしたときに、下記式（１）
Ｗ／２−（Ｄ−ｔ）×ｎ＞ｔ／tanα（単位はμｍ）・・・・・（１）
の関係を満たせば、隣の成長領域に形成した結晶成長層と重なり合うことがない。たとえば、αが９０度の場合、Ｄ＝２μｍ、ｔ＝０．５μｍ、ｎ＝１の場合には帯状体１１ａの幅Ｗは、３μｍ以上であればよく、Ｄ＝２μｍ、ｔ＝１．０μｍ、ｎ＝４の場合には帯状体１１ａの幅Ｗは、８μｍ以上であればよく、また、Ｄ＝２μｍ、ｔ＝０．２μｍ、ｎ＝４であれば、帯状体１１ａの幅Ｗは、１４．４μｍ以上であればよい。
【００３１】
また、台形構造の利点としては、横方向成長が傾斜角度で限定されるため、ＭＯＣＶＤで一般的に使用されているパイロメータと併用してｉｎ−ｓｉｔｕ膜厚計測、例えばＬａｙＴｅｃ社製反射膜厚計を行うことで、横方向成長距離の制御性を向上させることができる。マスク選択成長では、横方向成長速度を基板面内で一定にするための成長条件の最適化が困難な場合があるが、帯状体の１１ａの台形構造にパイロメータと併用するｉｎ−ｓｉｔｕ膜厚計測を適用することによって、半導体層１３の形状の制御性を向上させることができる。
【００３２】
このようにマスクの幅Ｗを充分大きく設定することによって、半導体層１３を所定の厚さにさせた場合に、帯状体１１ａを介して隣接する成長領域から成長した半導体層１３と重ならず、帯状体１１ａの上面１２ｄが露出している間隙を設けることが可能となる。また、マスクパターン１１がストライプ状の場合の隣り合う帯状体１１ａの間隔は、基板上に形成する半導体素子の形状にもよるが、概ね５０μｍ〜１０００μ程度の幅で作成することが可能である。このように、半導体層１３ａ２，１３ａ３が重ならない状態で結晶成長工程が終了する。
【００３３】
図９は本実施形態の半導体素子の製造方法の工程図である。準備工程Ｓ１、基板上にマスクパターンを形成するマスク形成工程Ｓ２、および基板上に窒化物半導体を成長させる結晶成長工程Ｓ３含む上述の結晶成長方法によって半導体層１３を作成した後、マスクパターンをエッチングによって取り除くマスク除去工程Ｓ４を行って、窒化物半導体の結晶成長工程を完了する。その後、半導体層１３上にさらに半導体層を形成して半導体素子を形成する半導体層形成工程Ｓ５を行って、半導体素子を作成する。
【００３４】
（４）マスク除去工程  Ｓ４
結晶成長工程Ｓ３を終了後、図１０に示されるように、成長した半導体層１３を実質的に侵さないエッチャントを用いてマスク材料をエッチング除去する。ＳｉＯ２マスクの場合、ＨＦ系ウェットエッチングを行う。このとき、マスクパターン１１は、基板上方からの平面視において露出しているので、このマスク除去工程を速やかに行うことが可能となる。その結果、たとえば、開口２μｍ以上、深さ２μ以上の溝構造が形成される。
【００３５】
その際、帯状体１１ａのＷと横方向成長比ｎが大きい場合、マスク材料のエッチング残りが発生する場合がある。また、仮にエッチングが完全にできたとしても、その後のエピタキシャル成長の条件によっては、エピタキシャル成長した層の中にボイドと呼ばれる空間が発生する懸念がある。ボイドが発生した場合、ボイド周辺で応力集中によるクラックや結晶欠陥の発生と、クラックのデバイス作成領域への伸長による発光効率や素子寿命などのデバイス品質へ影響するおそれがある。
【００３６】
そのため、エッチングされるマスクパターン１１における帯状体１１ａの断面形状において、充分なボイド抑制効果を得るためには、帯状体１１ａの断面を底面１２ｃと上面１２ｄとの幅が等しいトレンチ構造または底面１２ｃ対して上面１２ｄが長い逆台形の断面形状、とするよりも、底面１２ｃの幅が上面１２ｄの幅に対して長い台形構造とすることが望ましく、帯状体１１ａの上面幅に対して底面幅が大きい順テーパー形状とすることが望ましい。
【００３７】
（５）半導体層形成工程  Ｓ５
その後、図１１に示されるように半導体層１３上に、ＡｌＧａＮ層などのデバイス製造に必要な半導体層１４をエピタキシャル成長によって順次積層して半導体素子１５を基板１０上に複数個製造する。
【００３８】
たとえば、成長領域から成長させたｎ型ＧａＮ層の上にｎ型ＡｌＧａＮクラッド層、ＩｎＧａＮ発光層、ｐ型ＡｌＧａＮクラッド層、ｐ型ＧａＮコンタクト層を積層して、ＬＤおよびＬＥＤなどの発光素子を製造することができる。
【００３９】
（６）半導体層形成工程  Ｓ６
図１２は、本実施形態の半導体素子の製造方法の別の工程図である。準備工程Ｓ１、基板上にマスクパターンを形成するマスク形成工程Ｓ２、および基板上に窒化物半導体を成長させる結晶成長工程Ｓ３からなる上述の結晶成長方法によって半導体層１３を作成した後、半導体層１３上にさらに半導体層を形成して半導体素子を形成する。その後半導体層形成工程Ｓ６を行って、半導体素子を作成する。前述の半導体素子の製造方法の工程図に比べて、マスクパターンをエッチングによって取り除くマスク除去工程Ｓ４が省略されている。
【００４０】
作成する半導体素子によっては、のマスク除去工程Ｓ４を省略することができる。マスク除去工程を経ずに直接、半導体層１３上にエピタキシャル成長させる場合には、半導体層１３層の厚さを２．５μｍ以上とする。
【００４１】
その後、図１３に半導体層１３上に、ＡｌＧａＮ層などのデバイス製造に必要な半導体層１４をエピタキシャル成長させることによって、図１３に示される半導体素子１５を製造することができる。このように、半導体層１３上に直接エピタキシャル成長させる場合には、同一装置で連続して成長工程を継続することが可能である。
【００４２】
半導体層１４をエピタキシャル成長後、図１３の点線で示されるように、基板１０を平面視して、帯状体１１の上面１２ｄが見えている部分を基準として点線に沿って、分割することができるので、素子の分割を円滑におこなうことができる。
【００４３】
図１４、図１５は、他の実施形態の半導体素子の製造方法を説明する断面図である。図１０に示すように、基板のストライプパターンが形成される箇所に沿って楔形の溝１６をスクライビングなどで形成しておき、楔形の溝に沿ってマスクパターンを形成し、楔形の溝上に帯状体１１aを配置する。
【００４４】
続いて、前述の実施形態と同様に、半導体層１３の成長を行う、その後図に示すようにマスク除去工程をおこなって、さらに半導体層１４を成長させて図１５に示されるように、半導体素子１５を形成する。
【００４５】
マスクパターン１１は、素子領域の限定や素子分割におけるガイドとして機能させることができるが、楔形の溝１６は、図１５に点線で示されるように基板を分割するカッティングガイドとして機能させて、基板上に形成した複数の半導体素子を容易に分割することが可能となるので、素子領域の限定や素子分割におけるガイド機能をより強化することができる。
【符号の説明】
【００４６】
１０  基板
１０ａ  表面層
１０ａ１，１０ａ２，１０ａ３  成長領域
１１  マスクパターン
１１ａ  帯状体
１２ａ，１２ｂ  側面
１２ｃ  底面
１２ｄ  上面
１３，１３ａ１，１３ａ２，１３ａ３  半導体層
１４  半導体層
１５  半導体素子
【図１】
2019131441.tif 000003
【図２】
2019131441.tif 000004
【図３】
2019131441.tif 000005
【図４】
2019131441.tif 000006
【図５】
2019131441.tif 000007
【図６】
2019131441.tif 000008
【図７】
2019131441.tif 000009
【図８】
2019131441.tif 000010
【図９】
2019131441.tif 000011
【図１０】
2019131441.tif 000012
【図１１】
2019131441.tif 000013
【図１２】
2019131441.tif 000014
【図１３】
2019131441.tif 000015
【図１４】
2019131441.tif 000016
【図１５】
2019131441.tif 000017