(57)【要約】【課題】取り付けたフィンのばたつきを小さくし、ばたつきによる応力を分散することができるパワーモジュールを得る。【解決手段】パワーチップ５ａ〜５ｆにパワー端子２が接続されている。パワーチップ５ａ〜５ｆを制御する制御チップ６，７に制御端子３が接続されている。パワーチップ５ａ〜５ｆ、制御チップ６，７、パワー端子２及び制御端子３をモールド樹脂で覆ってパッケージ１が構成されている。パワー端子２及び制御端子３が突出していないパッケージ１の互いに対向する側面にそれぞれフィン１０を取り付けるための第１及び第２の窪み４ａ，４ｂが設けられている。第１及び第２の窪み４ａ，４ｂは対向せずに互い違いに配置されている。【選択図】図１
2019075476.tif 000002
【特許請求の範囲】
【請求項１】
パワーチップと、
前記パワーチップを制御する制御チップと、
前記パワーチップに接続されたパワー端子と、
前記制御チップに接続された制御端子と、
前記パワーチップ、前記制御チップ、前記パワー端子及び前記制御端子をモールド樹脂で覆ったパッケージとを備え、
前記パワー端子及び前記制御端子が突出していない前記パッケージの互いに対向する側面にそれぞれフィンを取り付けるための第１及び第２の窪みが設けられ、
前記第１及び第２の窪みは対向せずに互い違いに配置されていることを特徴とするパワーモジュール。
【請求項２】
前記パッケージは、互いに対向する第１及び第２の主面を有し、
前記第１及び第２の窪みは前記第２の主面側に設けられ、
前記パッケージは前記第１の主面に凸の反りを持つことを特徴とする請求項１に記載のパワーモジュール。
【請求項３】
前記第１及び第２の窪みが設けられた前記側面では前記パッケージから内部電極が露出していないことを特徴とする請求項１又は２に記載のパワーモジュール。
【請求項４】
前記パワーチップは、高圧パワーチップと、前記高圧パワーチップよりも印加される電圧が低い低圧パワーチップとを有し、
前記制御チップは、前記高圧パワーチップを制御する高圧制御チップと、前記低圧パワーチップを制御する低圧制御チップとを有し、
前記第１の窪みを前記高圧パワーチップ側に配置し、
前記第２の窪みを前記低圧制御チップ側に配置することを特徴とする請求項１〜３の何れか１項に記載のパワーモジュール。
【請求項５】
前記パワーチップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜４の何れか１項に記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーモジュールに関する。
【背景技術】
【０００２】
パッケージにくぼみを設けてフィンの装着を可能としたパワーモジュールが用いられている。従来のパワーモジュールでは、２つのくぼみがパッケージの短手又は長手方向の中央線上で対称に配置されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平０６−３１０６３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のパワーモジュールにフィンを取り付けると、フィンがばたつき、それによる応力がパッケージにダメージを与えるという問題があった。
【０００５】
本発明は、上述のような課題を解決するためになされたもので、その目的は取り付けたフィンのばたつきを小さくし、ばたつきによる応力を分散することができるパワーモジュールを得るものである。
【課題を解決するための手段】
【０００６】
本発明に係るパワーモジュールは、パワーチップと、前記パワーチップを制御する制御チップと、前記パワーチップに接続されたパワー端子と、前記制御チップに接続された制御端子と、前記パワーチップ、前記制御チップ、前記パワー端子及び前記制御端子をモールド樹脂で覆ったパッケージとを備え、前記パワー端子及び前記制御端子が突出していない前記パッケージの互いに対向する側面にそれぞれフィンを取り付けるための第１及び第２の窪みが設けられ、前記第１及び第２の窪みは対向せずに互い違いに配置されていることを特徴とする。
【発明の効果】
【０００７】
本発明では、パッケージの側面に第１及び第２の窪みが設けられている。これにより、フィンの取り付けが可能となり、放熱性の改善が見込める。また、第１及び第２の窪みは対向せずに互い違いに配置されている。これにより、取り付けたフィンのばたつきを小さくし、ばたつきによる応力を分散することができる。
【図面の簡単な説明】
【０００８】
【図１】実施の形態に係るパワーモジュールを示す平面図である。
【図２】実施の形態に係るパワーモジュールを示す側面図である。
【図３】実施の形態に係るパワーモジュールの内部構造を示す平面図である。
【図４】図３のＩ−ＩＩに沿った断面図である。
【図５】実施の形態に係るパワーモジュールの回路図である。
【図６】実施の形態に係るフィンを取り付けたパワーモジュールを示す側面図である。
【図７】図６のＩ−ＩＩに沿った断面図である。
【図８】実施の形態に係るフィンを取り付けたパワーモジュールの変形例を示す側面図である。
【図９】図８のＩ−ＩＩに沿った断面図である。
【発明を実施するための形態】
【０００９】
図１は、実施の形態に係るパワーモジュールを示す平面図である。図２は、実施の形態に係るパワーモジュールを示す側面図である。パッケージ１の互いに対向する側面からパワー端子２及び制御端子３が突出している。パワー端子２及び制御端子３が突出していないパッケージ１の側面にそれぞれ第１及び第２の窪み４ａ，４ｂが設けられている。第１及び第２の窪み４ａ，４ｂは対向せずに互い違いに配置されている。
【００１０】
図３は、実施の形態に係るパワーモジュールの内部構造を示す平面図である。図４は図３のＩ−ＩＩに沿った断面図である。図５は、実施の形態に係るパワーモジュールの回路図である。
【００１１】
６つのパワーチップ５ａ〜５ｆが金属のフレーム上に実装されている。ＨＶＩＣ６及びＬＶＩＣ７がグランド端子８上に実装されている。パワーチップ５ａ〜５ｃは、高電圧が印加される高圧パワーチップである。パワーチップ５ｄ〜５ｆは、高圧パワーチップよりも印加される電圧が低い低圧パワーチップである。ＨＶＩＣ６は、パワーチップ５ａ〜５ｃを制御する高圧制御チップである。ＬＶＩＣ７は、パワーチップ５ｄ〜５ｆを制御する低圧制御チップである。パワーチップ５ａ〜５ｆはＩＧＢＴとＦＷＤを同一チップにビルトインしたＲＣＩＧＢＴ（Reverse Conducting Insulated. Gate Bipolar Transistor）である。なお、パワーチップ５ａ〜５ｆはＭＯＳＦＥＴでもよいし、コンデンサ等を含んでもよい。
【００１２】
パワー端子２、制御端子３、パワーチップ５ａ〜５ｆ、ＨＶＩＣ６、ＬＶＩＣ７、グランド端子８及び電力端子９をモールド樹脂で覆ってパッケージ１が構成されている。パッケージ１内の各構成はそれぞれワイヤにより接続されている。
【００１３】
図６は、実施の形態に係るフィンを取り付けたパワーモジュールを示す側面図である。図７は図６のＩ−ＩＩに沿った断面図である。弾性のあるフィン１０のツメ１１ａ，１１ｂをそれぞれ第１及び第２の窪み４ａ，４ｂに嵌め合わせてフィン１０をパッケージ１に取り付けている。パッケージ１は、フィン１０の主面が接する第１の主面と、第１の主面と対向する第２の主面とを有する。第１及び第２の窪み４ａ，４ｂは第２の主面側に設けられている。パワーモジュールが基板に実装された場合、第２の主面が基板側になる。
【００１４】
図８は、実施の形態に係るフィンを取り付けたパワーモジュールの変形例を示す側面図である。図９は図８のＩ−ＩＩに沿った断面図である。第１及び第２の窪み４ａ，４ｂとフィン１０に弾性のあるクリップ１２ａ，１２ｂを嵌め合わせてフィン１０をパッケージ１に取り付けている。
【００１５】
本実施の形態では、パッケージ１の側面に第１及び第２の窪み４ａ，４ｂが設けられている。これにより、フィン１０の取り付けが可能となり、放熱性の改善が見込める。また、第１及び第２の窪み４ａ，４ｂは対向せずに互い違いに配置されている。これにより、取り付けたフィン１０のばたつきを小さくし、ばたつきによる応力を分散することができる。
【００１６】
また、パッケージ１は、フィン１０を取り付ける第１の主面に凸の反りを持つことが好ましい。これにより、フィン１０を取り付けた際にパッケージ１の反りを低減させつつフィン１０と密着させることができる。
【００１７】
従来はＩＣパッケージのような低電圧で使用される半導体装置を想定していたため、フィンを取り付けるための窪みを設けた側面で内部電極が露出していた。しかし、取り付けたフィンと内部電極が接触して絶縁が確保できないため、従来の構成は高電圧を印加するパワーモジュールには適用できなかった。これに対して、本実施の形態では、フィン１０を取り付けるための第１及び第２の窪み４ａ，４ｂが設けられた側面ではパッケージ１から電力端子９及び制御端子３などの内部電極が露出していない。これにより、グランド端子８及び電力端子９とフィン１０が接触して同電位になるのを防ぐことができる。従って、フィン１０がフローティングな状態でモジュールを駆動することができ、パワーモジュール使用時にフィン１０と外部電源のグランドを分けて使用することができる。
【００１８】
パワーチップ５ａ〜５ｆ又はワイヤがかかる部分に第１及び第２の窪み４ａ，４ｂが位置すると高圧部との絶縁距離が不足し絶縁破壊に至る、ワイヤが露出するなどの問題が生じる。そこで、ダイパッドを広く取りワイヤが干渉しないパワーチップ５ａ〜５ｃ側に第１の窪み４ａを配置する。また、高電圧が印加されないＬＶＩＣ７側に第２の窪み４ｂを配置する。これにより、パッケージを大きくせずに第１及び第２の窪み４ａ，４ｂを配置することができるため、パッケージを小型化することができる。
【００１９】
なお、パワーチップ５ａ〜５ｆは、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワーチップは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化されたパワーチップを用いることで、このパワーチップを組み込んだパワーモジュールも小型化・高集積化できる。また、パワーチップの耐熱性が高いため、フィン１０を小型化でき、水冷部を空冷化できるので、パワーモジュールを更に小型化できる。また、パワーチップの電力損失が低く高効率であるため、パワーモジュールを高効率化できる。
【符号の説明】
【００２０】
１  パッケージ、２  パワー端子、３  制御端子、４ａ  第１の窪み、４ｂ  第２の窪み、５ａ〜５ｆ  パワーチップ、６  ＨＶＩＣ（制御チップ）、７  ＬＶＩＣ（制御チップ）、８  グランド端子（内部電極）、９  電力端子（内部電極）、１０  フィン
【図１】
2019075476.tif 000003
【図２】
2019075476.tif 000004
【図３】
2019075476.tif 000005
【図４】
2019075476.tif 000006
【図５】
2019075476.tif 000007
【図６】
2019075476.tif 000008
【図７】
2019075476.tif 000009
【図８】
2019075476.tif 000010
【図９】
2019075476.tif 000011