(57)【要約】【課題】デッドタイム中の積層欠陥の拡張を抑制することができる炭化珪素ＭＯＳＦＥＴインバータ回路を提供する。【解決手段】インバータ回路は、第１炭化珪素ＭＯＳＦＥＴと、第２炭化珪素ＭＯＳＦＥＴとが、直列に接続される。前記第１炭化珪素ＭＯＳＦＥＴおよび前記第２炭化珪素ＭＯＳＦＥＴがオフであるデッドタイムに、前記第１炭化珪素ＭＯＳＦＥＴの内蔵ダイオードおよび前記第２炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに流れる過渡電流のパルス幅が２μｓ未満である。【選択図】図１
2019075934.tif 000002
【特許請求の範囲】
【請求項１】
第１炭化珪素ＭＯＳＦＥＴと、第２炭化珪素ＭＯＳＦＥＴとが、直列に接続されたインバータ回路であって、
前記第１炭化珪素ＭＯＳＦＥＴおよび前記第２炭化珪素ＭＯＳＦＥＴがオフであるデッドタイムに、前記第１炭化珪素ＭＯＳＦＥＴの内蔵ダイオードおよび前記第２炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに流れる過渡電流のパルス幅が２μｓ未満であることを特徴とする炭化珪素ＭＯＳＦＥＴインバータ回路。
【請求項２】
前記過渡電流の電流密度が１００Ａ／ｃｍ2以下であり、前記過渡電流のパルス幅が０．４μｓ以下であることを特徴とする請求項１に記載の炭化珪素ＭＯＳＦＥＴインバータ回路。
【請求項３】
前記第１炭化珪素ＭＯＳＦＥＴに逆並列に接続された第１ダイオードと、前記第２炭化珪素ＭＯＳＦＥＴに逆並列に接続された第２ダイオードと、をさらに含むことを特徴とする請求項１または２に記載の炭化珪素ＭＯＳＦＥＴインバータ回路。
【請求項４】
前記デッドタイムは、２μｓ以下であることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素ＭＯＳＦＥＴインバータ回路。
【請求項５】
前記過渡電流のパルス幅ｔおよび前記過渡電流の電流密度Ｉは、
５×１０-2／ｅｘｐ（−ｔ×１．７×１０6）／Ｉ≦１
を満たすことを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素ＭＯＳＦＥＴインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素ＭＯＳＦＥＴインバータ回路に関する。
【背景技術】
【０００２】
従来、高電圧や大電流を制御するパワー半導体装置の構成材料として、シリコン（Ｓｉ）が用いられている。パワー半導体装置は、バイポーラトランジスタやＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ)、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）など複数種類あり、これらは用途に合わせて使い分けられている。
【０００３】
例えば、バイポーラトランジスタやＩＧＢＴは、ＭＯＳＦＥＴに比べて電流密度は高く大電流化が可能であるが、高速にスイッチングさせることができない。具体的には、バイポーラトランジスタは数ｋＨｚ程度のスイッチング周波数での使用が限界であり、ＩＧＢＴは数十ｋＨｚ程度のスイッチング周波数での使用が限界である。一方、パワーＭＯＳＦＥＴは、バイポーラトランジスタやＩＧＢＴに比べて電流密度が低く大電流化が難しいが、数ＭＨｚ程度までの高速スイッチング動作が可能である。
【０００４】
しかしながら、市場では大電流と高速性とを兼ね備えたパワー半導体装置への要求が強く、ＩＧＢＴやパワーＭＯＳＦＥＴはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んでいる。パワー半導体装置の観点からシリコンに代わる半導体材料が検討されており、低オン電圧、高速特性、高温特性に優れた次世代のパワー半導体装置を作製（製造）可能な半導体材料として炭化珪素（ＳｉＣ）が注目を集めている。
【０００５】
その背景には、ＳｉＣは化学的に非常に安定な材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより１桁以上大きいからである。ＳｉＣはシリコンにおける材料限界を超える可能性大であることからパワー半導体用途、特にＭＯＳＦＥＴでは今後の伸長が大きく期待される。特にそのオン抵抗が小さいことが期待されているが高耐圧特性を維持したままより一層の低オン抵抗を有する炭化珪素ＭＯＳＦＥＴが期待できる。
【０００６】
従来の炭化珪素半導体装置の構造について、縦型ＭＯＳＦＥＴを例に説明する。図５は、従来の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。図５に示すように、ｎ+型炭化珪素基板１のおもて面にｎ型炭化珪素エピタキシャル層２が堆積され、ｎ型炭化珪素エピタキシャル層２の表面にｐ+型ベース領域３、ｐ型ベース層４が選択的に設けられる。また、ｐ型ベース層４の表面にｎ+型ソース領域５、ｐ+型コンタクト領域６、ｎ型ウェル領域７が選択的に設けられる。
【０００７】
ｐ型ベース層４およびｎ+型ソース領域５との表面に、ゲート絶縁膜８を介してゲート電極９が設けられている。また、ｎ型炭化珪素エピタキシャル層２、ｐ+型コンタクト領域６およびｎ+型ソース領域５の表面に、ソース電極１０が設けられている。また、ｎ+型炭化珪素基板１の裏面には、ドレイン電極１１が設けられている。
【０００８】
このような構造の縦型ＭＯＳＦＥＴは、ソース−ドレイン間にボディーダイオードとしてｐ+型ベース領域３とｎ型炭化珪素エピタキシャル層２とで形成される寄生ｐｎダイオードを内蔵する。この寄生ｐｎダイオードは、ソース電極１０に高電位を印加することで動作させることができ、ｐ+型コンタクト領域６からｐ+型ベース領域３とｎ型炭化珪素エピタキシャル層２とを経由してｎ+型炭化珪素基板１への方向（図５において矢印Ａで示す方向）に電流が流れる。このように、ＭＯＳＦＥＴではＩＧＢＴと異なり、寄生ｐｎダイオードを内蔵しているため、インバータに用いる還流ダイオード（ＦＷＤ：Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ）を省略することができ、低コスト化および小型化に貢献する。これ以降、ＭＯＳＦＥＴの寄生ｐｎダイオードを内蔵ダイオードと称する。
【０００９】
しかしながら、炭化珪素半導体装置では、ｎ+型炭化珪素基板１の結晶に欠陥がある場合がある。この場合、内蔵ダイオードに電流が流れると、ｐ+型コンタクト領域６からホールが注入され、ｎ型炭化珪素エピタキシャル層２またはｎ+型炭化珪素基板１中で電子およびホールの再結合が発生する。このときに発生するバンドギャップ相当の再結合エネルギー（３ｅＶ）により、ｎ+型炭化珪素基板１に存在する結晶欠陥の一種である基底面転位が移動し、２つの基底面転位に挟まれる積層欠陥が拡張する。
【００１０】
積層欠陥が拡張すると、積層欠陥は電流を流しにくいため、ＭＯＳＦＥＴのオン抵抗および内蔵ダイオードの順方向電圧が上昇する。このような動作が継続すると積層欠陥は累積的に拡張するため、インバータ回路に発生する損失は経時的に増加し、発熱量も大きくなるため、装置故障の原因となる。この問題を防ぐためにＭＯＳＦＥＴと逆並列にＳｉＣ−ＳＢＤ（Ｓｃｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ：ショットキーバリアダイオード）を接続し、電流がＭＯＳＦＥＴの内蔵ダイオードに流れないように対策することができる。
【００１１】
図６は、従来の炭化珪素ＭＯＳＦＥＴを用いたインバータ回路の一例を示す図である。インバータ回路は、複数のＭＯＳＦＥＴ（図６では２つのＭＯＳＦＥＴ２１、２２）を備え、モータ等の負荷２５を駆動するための回路である。図６において、ダイオード２６、２７は、それぞれＭＯＳＦＥＴ２１、２２の内蔵ダイオードを示す。また、ダイオード３０、３１は、それぞれＭＯＳＦＥＴ２１、２２と逆並列に接続されたＳｉＣ−ＳＢＤを示す。図６では、インバータ回路の１相分、つまり直列に接続されたＭＯＳＦＥＴの１つのセットのみを示している。
【００１２】
図６に示すインバータ回路において、入力回路３４からの信号によりＭＯＳＦＥＴ２１をオンすることで、ＭＯＳＦＥＴ２１から負荷２５への方向（矢印Ｂの方向）に、負荷２５に電流を流すことができる。この後、入力回路３４からの信号によりＭＯＳＦＥＴ２１をオフにし、ＭＯＳＦＥＴ２２をオンにすることで、負荷２５からＭＯＳＦＥＴ２２への方向（矢印Ｃの方向）に、負荷２５に電流を流すことができる。このようにして、電流の向きを変えることで、例えば、負荷２５のモータに接続されたアームを左右に動かすことができる。
【００１３】
ここで、ＭＯＳＦＥＴ２１がオフであるとき、ＭＯＳＦＥＴ２１には、還流電流が矢印Ｂと逆方向に流れる。還流電流は、閾値電圧Ｖｆが低いＳｉＣ−ＳＢＤ３０に流れて、内蔵ダイオード２６には流れなくなる。ＭＯＳＦＥＴ２２も同様に、内蔵ダイオード２７には流れなくなる。このように、ＭＯＳＦＥＴがオフのとき、内蔵ダイオードに還流電流が流れることがないため、ＭＯＳＦＥＴの積層欠陥が拡張することがなくなる。なお、ダイオード３０、３１では積層欠陥が成長することがないため、ダイオード３０、３１に還流電流が流れても問題はない。
【００１４】
また、ＭＯＳＦＥＴの積層欠陥を縮小させる技術が存在する。例えば、炭化珪素バイポーラ型半導体装置を３５０℃以上の温度で加熱し、電流通電により拡大した積層欠陥面積を縮小する技術が存在する（下記、特許文献１参照）。また、炭化珪素半導体装置に発生した三角状・帯状の積層欠陥による順方向電圧の増加を抑える技術が存在する。例えば、炭化珪素半導体装置を２４２℃の温度で１４Ａ／ｃｍ2の電流を流すことで、ＰＮダイオードの順方向電圧を１０％抑える技術が存在する（下記、非特許文献１参照）。また、例えば、炭化珪素半導体装置を５００℃の高温にすることで、順方向電圧を回復する技術が存在する（下記、非特許文献２参照）。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２００６−２９５０６１号公報
【非特許文献】
【００１６】
【非特許文献１】Ｃａｌｄｗｅｌｌ，  ｅｔ  ａｌ．  “Ｏｎ  ｔｈｅ  ｄｒｉｖｉｎｇ  ｆｏｒｃｅ  ｆｏｒ  ｒｅｃｏｍｂｉｎａｔｉｏｎ−ｉｎｄｕｃｅｄ  ｓｔａｃｋｉｎｇ  ｆａｕｌｔ  ｍｏｔｉｏｎ  ｉｎ  ４Ｈ−ＳｉＣ”，  ＪＯＵＲＮＡＬ  ＯＦ  ＡＰＰＬＩＥＤ  ＰＨＹＳＩＣＳ  １０８，  ０４４５０３，  ２０１０
【非特許文献２】Ｃａｌｄｗｅｌｌ，  ｅｔ  ａｌ．  “Ｉｎｆｌｕｅｎｃｅ  ｏｆ  Ｔｅｍｐｅｒａｔｕｒｅ  ｏｎ  Ｓｈｏｃｋｌｅｙ  Ｓｔａｃｋｉｎｇ  Ｆａｕｌｔ  Ｅｘｐａｎｓｉｏｎ  ａｎｄ  Ｃｏｎｔｒａｃｔｉｏｎ  ｉｎ  ＳｉＣ  ＰｉＮ  Ｄｉｏｄｅｓ”，  Ｊｏｕｒｎａｌ  ｏｆ  ＥＬＥＣＴＲＯＮＩＣ  ＭＡＴＥＲＩＡＬＳ，  Ｖｏｌ．  ３７，  Ｎｏ．  ５，  ２００８
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、図６のようにＳｉＣ−ＳＢＤ３０、３１をＭＯＳＦＥＴ２１、２２と逆並列に接続された場合でも、ＭＯＳＦＥＴ２１、２２がオンからオフに切り替わった瞬間に、ＭＯＳＦＥＴ２１、２２の内蔵ダイオード２６、２７に電流が流れる場合があり、ＭＯＳＦＥＴ２１、２２の積層欠陥が拡張することがある。図７は、インバータ回路のダイオードに流れる電流の時間的変化を示すグラフである。図７において、横軸は時間を示し、縦軸は電流を示す。図７のＩ１は、ＳｉＣ−ＳＢＤ３０、３１に流れる電流を示し、Ｉ２は、内蔵ダイオード２６、２７に流れる電流を示す。
【００１８】
図７では、ＭＯＳＦＥＴ２１、２２が時間Ｔにおいてオンからオフにされた場合の電流の時間的変化を示す。図７に示すように、ＭＯＳＦＥＴ２１、２２がオフになるとＳｉＣ−ＳＢＤ３０、３１に流れる電流Ｉ１は徐々に増加して、一定の値に落ち着く。内蔵ダイオード２６、２７に流れる電流Ｉ２は、ＭＯＳＦＥＴ２１、２２がオフになった直後から、以下で説明するデッドタイムの間に徐々に増加し、この後徐々に減少して、０に落ち着く。
【００１９】
このように、内蔵ダイオード２６、２７に流れる電流Ｉ２は常に０ではなく、ＭＯＳＦＥＴ２１、２２がオンからオフにされた過渡状態の短い期間だけ流れる。以下、この電流を過渡電流と称する。図８は、インバータ回路における炭化珪素ＭＯＳＦＥＴのオンオフを示すグラフである。図８において、横軸は時間を示し、縦軸は電圧を示す。また、図８の上図がインバータ回路のＭＯＳＦＥＴ２１のオンオフを示し、下図がインバータ回路のＭＯＳＦＥＴ２２のオンオフを示す。図８に示すように、インバータ回路では、直列に接続されたＭＯＳＦＥＴ（図６ではＭＯＳＦＥＴ２１とＭＯＳＦＥＴ２２）が同時にオンになると短絡してＭＯＳＦＥＴが破壊されるため、ＭＯＳＦＥＴが同時にオフになるデッドタイムが設けられている。図８では、ｔ１〜ｔ２の期間、ｔ３〜ｔ４の期間がデッドタイムとなる。
【００２０】
このデッドタイムに内蔵ダイオード２６、２７に過渡電流が流れ、積層欠陥が成長する。内蔵ダイオード２６、２７に過渡電流が流れる時間は、過渡電流が流れない時間に比べると短い時間であるが、ＭＯＳＦＥＴ２１、２２は高速でスイッチング、例えば、数ＭＨｚでスイッチングするため、長時間使用し続ける内に過渡電流が流れる時間の総和が無視できない量になる。ＭＯＳＦＥＴ２１、２２の炭化珪素基板の結晶の欠陥量によっては、過渡電流によって積層欠陥が拡張するようになり、ＭＯＳＦＥＴ２１、２２の信頼性が低下してしまう。このため、インバータ回路でＭＯＳＦＥＴ２１、２２を使用するためには、出荷前にＭＯＳＦＥＴ２１、２２に過渡電流と同程度の電流を流し、積層欠陥が拡張しないＭＯＳＦＥＴ２１、２２を選択するスクリーニングが必要であった。
【００２１】
この発明は、上述した従来技術による問題点を解消するため、デッドタイム中の積層欠陥の拡張を抑制することができる炭化珪素ＭＯＳＦＥＴインバータ回路を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路は、次の特徴を有する。インバータ回路は、第１炭化珪素ＭＯＳＦＥＴと、第２炭化珪素ＭＯＳＦＥＴとが、直列に接続される。前記第１炭化珪素ＭＯＳＦＥＴおよび前記第２炭化珪素ＭＯＳＦＥＴがオフであるデッドタイムに、前記第１炭化珪素ＭＯＳＦＥＴの内蔵ダイオードおよび前記第２炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに流れる過渡電流のパルス幅が２μｓ未満である。
【００２３】
また、この発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路は、上述した発明において、前記過渡電流の電流密度が１００Ａ／ｃｍ2以下であり、前記過渡電流のパルス幅が０．４μｓ以下であることを特徴とする。
【００２４】
また、この発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路は、上述した発明において、前記第１炭化珪素ＭＯＳＦＥＴに逆並列に接続された第１ダイオードと、前記第２炭化珪素ＭＯＳＦＥＴに逆並列に接続された第２ダイオードと、をさらに含むことを特徴とする。
【００２５】
また、この発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路は、上述した発明において、前記デッドタイムは、２μｓ以下であることを特徴とする。
【００２６】
また、この発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路は、上述した発明において、前記過渡電流のパルス幅ｔおよび前記過渡電流の電流密度Ｉは、
５×１０-2／ｅｘｐ（−ｔ×１．７×１０6）／Ｉ≦１
を満たすことを特徴とする。
【００２７】
上述した発明によれば、炭化珪素ＭＯＳＦＥＴのインバータ回路は、デッドタイムに内蔵ダイオードに流れる過渡電流のパルス幅を短くしている。これにより、ＭＯＳＦＥＴの積層欠陥の成長を抑制することができ、炭化珪素半導体装置のインバータ回路の特性が劣化することを防止できる。
【発明の効果】
【００２８】
本発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路によれば、デッドタイム中の積層欠陥の拡張を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００２９】
【図１】実施の形態における炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに流れる電流の時間的変化を示すグラフである。
【図２】炭化珪素ＭＯＳＦＥＴの電流密度に対する積層欠陥の成長速度を示すグラフである。
【図３】パルス電流のパルス幅に対する積層欠陥が成長する直流電流の比率を示すグラフである。
【図４】パルス電流のパルス幅に対する積層欠陥が成長する電流密度を示すグラフである。
【図５】従来の炭化珪素ＭＯＳＦＥＴの構造を示す断面図である。
【図６】従来の炭化珪素ＭＯＳＦＥＴを用いたインバータ回路の一例を示す図である。
【図７】インバータ回路のダイオードに流れる電流の時間的変化を示すグラフである。
【図８】インバータ回路における炭化珪素ＭＯＳＦＥＴのオンオフを示すグラフである。
【発明を実施するための形態】
【００３０】
以下に添付図面を参照して、この発明にかかる炭化珪素ＭＯＳＦＥＴインバータ回路の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００３１】
（実施の形態）
実施の形態の炭化珪素ＭＯＳＦＥＴの構成は、従来の炭化珪素半導体装置の構成と同様であるため、記載および説明を省略する。図５で説明した従来の炭化珪素半導体装置は、チャネルが基板表面に対して平行に形成されるプレーナー構造の炭化珪素ＭＯＳＦＥＴであったが、本発明は、インバータ回路で使用される炭化珪素ＭＯＳＦＥＴに適用可能である。例えば、本発明は、チャネルを基板表面に対して垂直方向に形成したトレンチ構造の縦型ＭＯＳＦＥＴにも適用可能である。
【００３２】
また、実施の形態の炭化珪素ＭＯＳＦＥＴインバータ回路の構成は、従来の炭化珪素ＭＯＳＦＥＴインバータ回路の構成と同様であるため、記載を省略する。実施の形態の炭化珪素ＭＯＳＦＥＴインバータ回路では、デッドタイムに内蔵ダイオードに流れる過渡電流のパルス幅、過渡電流の電流密度が規定されている。例えば、インバータ回路の配線を短くする等によりインダクタンスを減らすことで、過渡電流のパルス幅を短くすることが可能である。
【００３３】
図１は、実施の形態における炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに流れる電流の時間的変化を示すグラフである。図１において、横軸は時間を示し、縦軸は電流を示す。図１のＩ１は、ＳｉＣ−ＳＢＤに流れる電流を示し、Ｉ２は、炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに流れる電流を示す。
【００３４】
図１では、ＭＯＳＦＥＴが時間Ｔにおいてオンからオフにされた場合の電流の時間的変化を示す。図１に示すように、ＭＯＳＦＥＴがオフになると炭化珪素ＭＯＳＦＥＴの内蔵ダイオードに短パルス、例えば、０．２μｓ〜１．０μｓのパルス幅ｔの過渡電流が流れる。また、過渡電流のパルス幅とは、電流値が０の時刻Ｔから、電流値が増加し、その後減少して電流値が０になる時刻Ｔ’までの時間Ｔ’−Ｔであり、図１で符号ｔが示す時間である。
【００３５】
以下に、実施の形態の炭化珪素ＭＯＳＦＥＴの内蔵ダイオードの過渡電流のパルス幅、電流密度の具体例、および過渡電流のパルス幅、電流密度を規定することによる効果等を詳細に説明する。
【００３６】
図２は、炭化珪素ＭＯＳＦＥＴの電流密度に対する積層欠陥の成長速度を示すグラフである。図２において、縦軸は積層欠陥の成長速度を示し、単位はμｍ／ｓであり、横軸は電流密度を示し、単位はＡ／ｃｍ2である。積層欠陥の成長速度は、炭化珪素半導体基板内の帯状の積層欠陥が延びる速度である。図２は、炭化珪素半導体装置に直流電流を流し、直流電流の電流密度に対する積層欠陥の成長速度を計測した実験結果である。
【００３７】
図２に示すように、直流電流の電流密度が１０Ａ／ｃｍ2程度から電流密度が大きくなるにつれて積層欠陥が成長することが分かる。一方、直流電流の電流密度が１０Ａ／ｃｍ2より小さくなると積層欠陥の成長速度がマイナスとなり、積層欠陥が縮小していくことが分かる。つまり、炭化珪素半導体装置に電流密度１０Ａ／ｃｍ2より小さい直流電流では、積層欠陥が成長しないことがわかる。
【００３８】
次に、図３は、パルス電流のパルス幅に対する積層欠陥が成長する直流電流の比率を示すグラフである。図３において、縦軸はパルス電流のパルス幅に対する積層欠陥が成長する直流電流の比率を示し、横軸はパルス電流のパルス幅を示し、単位はμｓである。ここで、パルス電流とは、一定時間の間に電流値が増加し、この後減少して、０になる電流である。例えば、内蔵ダイオードに流れる過渡電流Ｉ２は、パルス電流の一種である。また、パルス電流のパルス幅は、過渡電流のパルス幅と同様に電流値が０の時刻Ｔから、電流値が増加し、その後減少して電流値が０になる時刻Ｔ’までの時間Ｔ’−Ｔである。図３は、炭化珪素半導体装置にパルス電流を流し、パルス電流のパルス幅に対する積層欠陥の成長速度を計測して、直流電流の電流密度に対する比率を算出した結果である。
【００３９】
図３に示すように、パルス電流のパルス幅が小さくなると、比率は１より大きくなっていく。これは、パルス電流のパルス幅が小さくなるに従い、積層欠陥を成長させるのに必要な電流の量が多くなることを意味する。つまり、より大きい電流密度でも積層欠陥が成長しないことになる。この結果は、パルス幅が小さくなることより、電流が流れる時間が短くなり、内蔵ダイオードのキャリア（ホール）が炭化珪素半導体基板に到達する数が少なくなったためと推定される。
【００４０】
具体的には、図３に示すように、パルス電流のパルス幅が２μｓ以上では、比率は１となっている。つまり、パルス電流でも直流電流と同じ電流密度で積層欠陥が成長する。図２を考慮すると、パルス電流のパルス幅が２μｓ以上のパルス電流では、電流密度１０Ａ／ｃｍ2より大きいと積層欠陥が成長することになる。
【００４１】
一方、パルス電流のパルス幅が２μｓより小さいと、比率は１より大きくなっている。つまり、パルス電流では、直流電流より大きい電流密度でも積層欠陥が成長しない。例えば、パルス幅が１μｓの場合、比率は４であり、直流電流より４倍の電流密度でも積層欠陥が成長しない。図２を考慮すると、パルス電流のパルス幅が１μｓのパルス電流では、電流密度１０Ａ／ｃｍ2の４倍の電流密度４０Ａ／ｃｍ2の電流密度になるまで積層欠陥が成長しない。
【００４２】
また、例えば、パルス幅が０．２μｓの場合、比率は１０以上であり、直流電流より１０倍以上の電流密度でも積層欠陥が成長しない。図２を考慮すると、パルス電流のパルス幅が０．２μｓのパルス電流では、電流密度１０Ａ／ｃｍ2の１０倍の電流密度１００Ａ／ｃｍ2以上の電流密度になるまで積層欠陥が成長しない。
【００４３】
次に、図４は、パルス電流のパルス幅に対する積層欠陥が成長する電流密度を示すグラフである。図４において、縦軸は積層欠陥が成長する電流密度を示し、単位はＡ／ｃｍ2であり、横軸はパルス電流のパルス幅を示し、単位はｓである。図４は、図２と図３により、算出した結果であり、パルス幅をｔ、電流密度をＩとすると、図４の曲線は、
Ｉ＝２００×ｅｘｐ（−ｔ×１．７×１０6）                ・・・  （１）
で表せる。この曲線より原点側の領域、つまり、矢印Ｄ側の領域は、
５×１０-2／ｅｘｐ（−ｔ×１．７×１０6）／Ｉ≦１          ・・・  （２）
と表され、式（２）を満たすパルス幅ｔ、電流密度Ｉでは、積層欠陥が成長しない。
【００４４】
これまでの結果をまとめると、以下のようになる。パルス電流のパルス幅が１μｓの場合は、パルス電流の電流密度が４０Ａ／ｃｍ2の電流密度になるまで積層欠陥が成長せず、積層欠陥の成長を抑制できる。また、パルス電流のパルス幅が０．４μｓおよび電流密度１００Ａ／ｃｍ2の場合は、積層欠陥を成長しないようにできる。より一般的には、式（２）を満たすパルス電流のパルス幅および電流密度の場合は、積層欠陥を成長しないようにできる。
【００４５】
以上のことより、実施の形態の炭化珪素ＭＯＳＦＥＴのインバータ回路は、過渡電流のパルス幅を２μｓ未満としている。なお、これ以降、パルス電流として、過渡電流の場合を説明する。これにより、直流電流の場合より大きい電流密度でも積層欠陥が成長しないようにすることができる。例えば、実施の形態の炭化珪素ＭＯＳＦＥＴのインバータ回路で、過渡電流のパルス幅を１μｓとした場合、過渡電流が４０Ａ／ｃｍ2の電流密度になるまで積層欠陥が成長しない。上述したように、パルス幅と電流密度との関係は常に図４の関係（式（１）の関係）を満たしているため、パルス幅が２μｓ以上および直流電流で電流密度１０Ａ／ｃｍ2まで使用可能ならば、パルス幅が１μｓでは電流密度４０Ａ／ｃｍ2まで使用可能になる。このため、製品仕様として、還流電流が４０Ａ／ｃｍ2まで使用可能なＭＯＳＦＥＴでは、出荷前に１０Ａ／ｃｍ2の電流密度の直流電流をＭＯＳＦＥＴに流し、積層欠陥が拡張しないＭＯＳＦＥＴを選択するスクリーニングで十分になる。パルス幅が１μｓの場合、直流電流より４倍の電流密度でも積層欠陥が成長しないためである。これにより、４０Ａ／ｃｍ2でのスクリーニングでなく、条件を落とした１０Ａ／ｃｍ2でのスクリーニングのため、不良品の数が減り歩留まりが上がり、コストダウンが可能になる。また、パルス電流での試験は、炭化珪素ＭＯＳＦＥＴをインバータ回路に組み込んで試験をしなければならないが、直流電流での試験は炭化珪素ＭＯＳＦＥＴ単体で試験できるため、試験にかかる工数を減らすこともできる。
【００４６】
また、実施の形態の炭化珪素ＭＯＳＦＥＴのインバータ回路で、過渡電流のパルス幅を０．４μｓ以下とし、さらに過渡電流の電流密度を１００Ａ／ｃｍ2以下とすることが好ましい。このようにすることで、積層欠陥を成長させないことが可能である。また、この場合もパルス幅が１μｓの場合と同様の理由により、製品仕様として、還流電流が１００Ａ／ｃｍ2まで使用可能なＭＯＳＦＥＴでは、出荷前にＭＯＳＦＥＴに１０Ａ／ｃｍ2の電流密度の直流電流を流し、積層欠陥が拡張しないＭＯＳＦＥＴを選択するスクリーニングで十分になる。パルス幅が０．４μｓの場合、直流電流より１０倍の電流密度でも積層欠陥が成長しないためである。これにより、１００Ａ／ｃｍ2でのスクリーニングではなく、条件を落とした１０Ａ／ｃｍ2でのスクリーニングのため、不良品の数が減り歩留まりが上がり、コストダウンが可能になる。
【００４７】
より一般化して、実施の形態の炭化珪素ＭＯＳＦＥＴのインバータ回路では、過渡電流のパルス幅ｔ、過渡電流の電流密度Ｉは、式（２）の条件を満たすことが好ましい。このようにすることで、積層欠陥を成長させないことが可能である。この場合も上記の場合と同様にスクリーニングは条件を落とした１０Ａ／ｃｍ2でのスクリーニングのため、不良品の数が減り歩留まりが上がり、コストダウンが可能になる。
【００４８】
また、実施の形態の炭化珪素ＭＯＳＦＥＴのインバータ回路のデッドタイムは、２μｓ以下であることが好ましい。デッドタイムが過渡電流のパルス幅より大きくなるとインバータ回路の２つのＭＯＳＦＥＴが同時にオンになるため、パルス幅はデッドタイムより短くする必要がある。過渡電流のパルス幅を２μｓ未満と短く設定することで、パルス幅を越えない範囲でデッドタイムも２μｓ以下に短く設定することができる。例えば、デッドタイムとして３００ｎｓ〜８００ｎｓに設定することができる。これにより、過渡電流の電流密度が高くなり、結晶欠陥が成長する条件（上述の式（２）を満たさない場合）になっても、過渡電流が流れる時間が短くなり、結晶欠陥の成長を抑制することができる。
【００４９】
実施の形態では、炭化珪素ＭＯＳＦＥＴに接続するダイオードとして、ＳｉＣ−ＳＢＤを用いても、Ｓｉ−ＳＢＤを用いてもかまわない。インバータ装置の耐熱性のため、ＳｉＣ−ＳＢＤのほうが好ましい。また、ＳＢＤではなく、ＰＮダイオードでも可能である。また、炭化珪素ＭＯＳＦＥＴにダイオードを接続しないと、過渡電流より後の還流電流が炭化珪素ＭＯＳＦＥＴに流れるため、ダイオードを接続する形態が好ましい。ただし、炭化珪素半導体基板の品質が高く、還流電流を流しても結晶欠陥が成長しないのであれば、ダイオードを接続せず、内蔵ダイオードをＦＷＤとして利用することが可能である。
【００５０】
以上、説明したように、実施の形態にかかる炭化珪素ＭＯＳＦＥＴのインバータ回路によれば、デッドタイムに内蔵ダイオードに流れる過渡電流のパルス幅を短くしている。これにより、ＭＯＳＦＥＴの積層欠陥の成長を抑制することができ、炭化珪素半導体装置のインバータ回路の特性が劣化することを防止できる。
【００５１】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ワイドバンドギャップ半導体として炭化珪素を用いた場合を例に説明しているが、炭化珪素以外の例えば窒化ガリウム（ＧａＮ）などのワイドバンドギャップ半導体にも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００５２】
以上のように、本発明にかかる炭化珪素ＭＯＳＦＥＴのインバータ回路は、炭化珪素ＭＯＳＦＥＴにダイオードを逆並列に接続したインバータ回路を用いる電力変換装置や種々の産業用機械などの電源装置などに有用である。
【符号の説明】
【００５３】
１  ｎ+型炭化珪素基板
２  ｎ型炭化珪素エピタキシャル層
３  ｐ+型ベース領域
４  ｐ型ベース層
５  ｎ+型ソース領域
６  ｐ+型コンタクト領域
７  ｎ型ウェル領域
８  ゲート絶縁膜
９  ゲート電極
１０  ソース電極
１１  ドレイン電極
２１、２２  ＭＯＳＦＥＴ
２５  負荷
２６、２７  内蔵ダイオード
３０、３１  ＳｉＣ−ＳＢＤ
３４  入力回路
【図１】
2019075934.tif 000003
【図２】
2019075934.tif 000004
【図３】
2019075934.tif 000005
【図４】
2019075934.tif 000006
【図５】
2019075934.tif 000007
【図６】
2019075934.tif 000008
【図７】
2019075934.tif 000009
【図８】
2019075934.tif 000010