(57)【要約】【課題】回路規模を縮小すること。【解決手段】隣り合う複数の４相発振器を備え、第１の４相発振器は、第１のＩ相差動信号の位相と第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、第２の４相発振器は、第２のＩ相差動信号の位相と第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、４相発振回路。【選択図】図４
2019036893.tif 000002
【特許請求の範囲】
【請求項１】
隣り合う複数の４相発振器を備え、
前記複数の４相発振器のうちの第１の４相発振器は、第１のＩ相コイルと、第１のＱ相コイルと、前記第１のＩ相コイルの両側から出力される第１のＩ相差動信号の位相と前記第１のＱ相コイルの両側から出力される第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、
前記複数の４相発振器のうちの第２の４相発振器は、第２のＩ相コイルと、第２のＱ相コイルと、前記第２のＩ相コイルの両側から出力される第２のＩ相差動信号の位相と前記第２のＱ相コイルの両側から出力される第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、
前記第２の駆動回路は、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、４相発振回路。
【請求項２】
前記第１の駆動回路は、前記第１のＩ相差動信号の位相に対して前記第１のＱ相差動信号の位相が遅れるように、前記第１のＩ相電流の位相に対して前記第１のＱ相電流の位相を遅らせ、
前記第２の駆動回路は、前記第２のＩ相差動信号の位相に対して前記第２のＱ相差動信号の位相が進むように、前記第２のＩ相電流の位相に対して前記第２のＱ相電流の位相を進める、請求項１に記載の４相発振回路。
【請求項３】
前記第１のＩ相コイルと前記第２のＩ相コイルとは、線対称に配置され、前記第１のＱ相コイルと前記第２のＱ相コイルとは、線対称に配置された、請求項１又は２に記載の４相発振回路。
【請求項４】
前記第１のＩ相コイルと前記第２のＩ相コイルとは、互いの軸方向が平行になるように配置され、前記第１のＱ相コイルと前記第２のＱ相コイルとは、互いの軸方向が平行になるように配置された、請求項１から３のいずれか一項に記載の４相発振回路。
【請求項５】
隣り合う複数の４相発振器と、
前記複数の４相発振器のそれぞれに対して設けられた複数のＣＤＲ部とを備え、
前記複数のＣＤＲ部は、クロックが重畳されたデータ信号から、対応する４相発振器から出力される４相の信号に基づいて、クロックとデータを再生し、
前記複数の４相発振器のうちの第１の４相発振器は、第１のＩ相コイルと、第１のＱ相コイルと、前記第１のＩ相コイルの両側から出力される第１のＩ相差動信号の位相と前記第１のＱ相コイルの両側から出力される第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、
前記複数の４相発振器のうちの第２の４相発振器は、第２のＩ相コイルと、第２のＱ相コイルと、前記第２のＩ相コイルの両側から出力される第２のＩ相差動信号の位相と前記第２のＱ相コイルの両側から出力される第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、
前記第２の駆動回路は、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、ＣＤＲ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、４相発振回路及びＣＤＲ（Clock  and  Data  Recovery）回路に関する。
【背景技術】
【０００２】
従来、コイル（Ｌ）と容量（Ｃ）とが並列に接続されたＬＣ共振器によるＬＣ共振を利用して、位相が互いに異なる４相のクロックを出力する４相発振器が知られている。４相発振器は、例えば、高速のデータを有線又は無線で通信する高速インターコネクトの分野において使用されるＣＤＲ回路に備えられる。ＣＤＲ回路は、クロックが重畳されたデータ信号から、クロックとデータを再生する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】T．Shibasaki，et．al．，“4×25．78Gb/s  Retimer  ICs  for  Optical  Links  in  0．13μm  SiGe  BiCMOS”，ISSCC  2015．
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、複数の４相発振器が隣り合う構成では、隣り合う４相発振器のコイル間に発生するクロストークによって、４相発振器の間のピッチを短縮することができず、回路規模を縮小することが難しい場合がある。
【０００５】
そこで、本開示では、回路規模の縮小が可能な４相発振回路及びＣＤＲ回路が提供される。
【課題を解決するための手段】
【０００６】
本開示の一態様では、
隣り合う複数の４相発振器を備え、
前記複数の４相発振器のうちの第１の４相発振器は、第１のＩ相コイルと、第１のＱ相コイルと、前記第１のＩ相コイルの両側から出力される第１のＩ相差動信号の位相と前記第１のＱ相コイルの両側から出力される第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、
前記複数の４相発振器のうちの第２の４相発振器は、第２のＩ相コイルと、第２のＱ相コイルと、前記第２のＩ相コイルの両側から出力される第２のＩ相差動信号の位相と前記第２のＱ相コイルの両側から出力される第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、
前記第２の駆動回路は、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、４相発振回路が提供される。
【０００７】
本開示の他の一態様では、
隣り合う複数の４相発振器と、
前記複数の４相発振器のそれぞれに対して設けられた複数のＣＤＲ部とを備え、
前記複数のＣＤＲ部は、クロックが重畳されたデータ信号から、対応する４相発振器から出力される４相の信号に基づいて、クロックとデータを再生し、
前記複数の４相発振器のうちの第１の４相発振器は、第１のＩ相コイルと、第１のＱ相コイルと、前記第１のＩ相コイルの両側から出力される第１のＩ相差動信号の位相と前記第１のＱ相コイルの両側から出力される第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、
前記複数の４相発振器のうちの第２の４相発振器は、第２のＩ相コイルと、第２のＱ相コイルと、前記第２のＩ相コイルの両側から出力される第２のＩ相差動信号の位相と前記第２のＱ相コイルの両側から出力される第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、
前記第２の駆動回路は、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、ＣＤＲ回路が提供される。
【発明の効果】
【０００８】
本開示によれば、回路規模の縮小が可能となる。
【図面の簡単な説明】
【０００９】
【図１】本実施形態におけるＣＤＲ回路を使用する光通信システムの構成の一例を示す図である。
【図２】コイル間の干渉を示す図である。
【図３】コイル中心間距離とクロストーク量との関係の一例を示す図である。
【図４】４相発振回路の構成の一例を示す図である。
【図５】各コイルに流れる電流の一例を示す波形図である。
【図６】第１の実施形態における４相発振回路の第１の具体例を示す図である。
【図７】ＬＣタンクの構成の一例を示す図である。
【図８】第１の実施形態における４相発振回路の第２の具体例を示す図である。
【図９】各コイルに流れる電流の一例を示す波形図である。
【図１０】第１の実施形態における４相発振回路の第３の具体例を示す図である。
【図１１】各コイルに流れる電流の一例を示す波形図である。
【図１２】第２の実施形態における４相発振回路の構成の第１の具体例を示す図である。
【図１３】ＣＤＲ回路の構成の一例を示す図である。
【図１４】位相周波数検出器の構成の一例を示す図である。
【図１５】コイル中心間距離が２５０μｍの場合のゲイン特性の一例を示す図である。
【図１６】コイル中心間距離が１００μｍの場合のゲイン特性の一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、本実施形態における４相発振回路及びＣＤＲ回路について図面を参照して説明する。
【００１１】
図１は、本実施形態におけるＣＤＲ回路を使用する光通信システムの構成の一例を示す図である。光通信システム１０００は、入力信号を光信号に変換して出力する送信回路５００と、送信回路５００からの光信号を伝送する光ファイバ３００と、光信号を受けて受信信号を再生する受信回路４００とを有する。送信回路５００は、電子装置等から送信された入力信号を再生して光信号を生成する。また、送信回路５００は、光ファイバ３００を介して受信した光信号を一旦電気信号に変換した後、再度光信号に変換して出力する中継装置でもよい。受信回路４００は、再生した受信信号を電気信号として電子装置等に出力する。また、受信回路４００は、受信信号を再度光信号に変換して出力する中継装置でもよい。
【００１２】
送信回路５００は、複数の送信部５０１を有する。送信部５０１は、それぞれ、プリアンプ５０２と、ＣＤＲ部５０３と、ドライバ５０４と、発光素子５０８とを有する。ＣＤＲ部５０３は、４相発振器５０５によって生成される４相のクロックを用いて、プリアンプ５０２によって増幅された入力信号であるデータ信号からクロックを再生すると共に送信データ信号を再生する。ＣＤＲ部５０３は、４相クロックの生成に使用するＩ相コイル５０６及びＱ相コイル５０７を有する４相発振器５０５を備える。ドライバ５０４は、送信データ信号に応じて発光素子５０８を駆動する駆動信号を出力し、光信号を発光素子５０８により生成して光ファイバ３００のファイバ線３０１に出力する。発光素子５０８の具体例として、レーザダイオードが挙げられる。
【００１３】
光ファイバ３００は、複数のファイバ線３０１を有する。ファイバ線３０１のそれぞれは、送信部５０１と受信部４０１との間を繋ぐ。
【００１４】
受信回路４００は、複数の受信部４０１を有する。受信部４０１は、それぞれ、受光素子４０４と、トランスインピーダンス増幅器（ＴＩＡ）４０２と、ＣＤＲ部４０３とを有する。受光素子４０４は、光ファイバ３００のファイバ線３０１から受信した光信号を電気的な受信データ信号に変換する。受光素子４０４の具体例として、フォトダイオードが挙げられる。ＴＩＡ４０２は、受信データ信号を増幅する。ＣＤＲ部４０３は、４相発振器４０５によって生成される４相のクロックを用いて、受信データ信号からクロックを再生すると共に受信データ信号を再生する。ＣＤＲ部４０３は、４相クロックの生成に使用するＩ相コイル４０６及びＱ相コイル４０７を有する４相発振器４０５を備える。
【００１５】
本実施形態におけるＣＤＲ回路は、複数のＣＤＲ部５０３を備えるＣＤＲ回路にも、複数のＣＤＲ部４０３を備えるＣＤＲ回路にも適用可能である。また、本実施形態における４相発振回路は、隣り合う複数の４相発振器５０５を備える４相発振回路にも、隣り合う複数の４相発振器４０５を備える４相発振回路にも適用可能である。
【００１６】
なお、本実施形態における４相発振回路及びＣＤＲ回路は、光通信システムへの利用に限られない。本実施形態における４相発振回路及びＣＤＲ回路は、電子装置の内部又は外部でクロックに同期して変調したデータ信号を送受信する回路において、データ信号からクロックを再生する場合には、どのような回路にも適用可能である。例えば、集積回路チップ内又はチップ間（装置内、装置間）で信号を送受信する高速インターコネクトの分野等のビットレートの一層の高速化が望まれている分野で使用可能である。
【００１７】
ところで、複数の４相クロック信号を使用する多チャンネルの高速インターコネクトの分野では、隣り合うコイル間の干渉（クロストークＸＴ）がＣＤＲの特性に影響することがある。また、２５ＧＨｚ程度の高周波領域では、４相発振器内のＩ相コイル及びＱ相コイルのサイズは、４相発振器の回路サイズに対して比較的大きな割合を占める。そのため、隣り合う送信部５０１間のピッチ又は隣り合う受信部４０１間のピッチを狭めることができず、送信回路５００又は受信回路４００の更なる小型化が難しい場合がある。
【００１８】
図２は、隣り合うコイル間の干渉を示す図である。コイルＬ１，Ｌ２は、それぞれ、軸方向がＺ軸に平行になるようにＸＹ平面に平行に配置されており、具体的には、基板７００の表面上に形成されている。例えば、コイルＬ１は、隣り合う４相発振器のうち、一方の４相発振器に設けられたＱ相コイルを表し、コイルＬ２は、他方の４相発振器に設けられたＱ相コイルを表す。あるいは、例えば、コイルＬ１は、隣り合う４相発振器のうち、一方の４相発振器に設けられたＩ相コイルを表し、コイルＬ２は、他方の４相発振器に設けられたＩ相コイルを表す。基板７００は、コイルＬ１が形成される基板と、コイルＬ２が形成される基板とに分かれていてもよい。
【００１９】
円形状のコイルＬ１，Ｌ２のそれぞれには、電流が流れる。一方のコイルＬ２に流れる電流によって発生する磁界が、他方のコイルＬ１を貫くと、他方のコイルＬ１に誘導電流Ｉが流れる磁界結合が発生する。この磁界結合が、コイルＬ１とコイルＬ２との間に発生するクロストークの原因の一つである。
【００２０】
図３は、コイル中心間距離とクロストーク量との関係をシミュレーションした結果の一例を示す図である。コイル中心間距離は、コイルＬ１の中心とコイルＬ２の中心との距離を表す。例えば、２５ＧＨｚの４相クロックを生成する４相発振器では、コイル中心間距離が２５０μｍであると、コイル間のクロストーク量は、−６４ｄＢ程度である。しかしながら、コイル中心間距離を更に縮めると、クロストーク量が増大するため、ＣＤＲの特性に影響が出やすくなる。
【００２１】
そこで、本実施形態における４相発振回路は、隣り合う４相発振器において、Ｉ相とＱ相のうち、一方の相のコイルに流れる電流が同位相のとき、他方の相のコイルに流れる電流の位相を互いに反転させることで、同相のコイル間の干渉を低減する。隣り合う同相のコイル間の干渉が低減されることで、コイル中心間距離を更に縮めることができる。よって、隣り合う複数の４相発振器を備える４相発振回路の回路規模を縮小することが容易になる。
【００２２】
次に、本実施形態における４相発振回路について更に詳細に説明する。
【００２３】
図４は、本実施形態における４相発振回路の構成の一例を模式的に示す図である。図４に示される４相発振回路２１０は、隣り合う２つの４相発振器２１１，２１２を備える。例えば、第１の４相発振器２１１は、通信チャンネル１のファイバ線３０１でデータを送受する場合に使用され、第２の４相発振器２１２は、通信チャンネル２のファイバ線３０１でデータを送受する場合に使用される。４相発振器２１１，２１２は、ＸＹ平面に平行な基板の表面に形成されている。
【００２４】
第１の４相発振器２１１は、Ｉ相発振器１０と、Ｑ相発振器２０とを備える。Ｉ相発振器１０は、位相が互いに１８０度異なる第１のＩ相差動信号を出力する第１の発振器の一例である。Ｑ相発振器２０は、位相が第１のＩ相差動信号と９０度又は−９０度異なる第１のＱ相差動信号を出力する第２の発振器の一例である。
【００２５】
Ｉ相発振器１０は、少なくとも一巻き以上に巻かれた第１のＩ相コイルＬＩ１を備え、第１のＩ相コイルＬＩ１の両側に位置する一対のノードａ１，ｃ１から第１のＩ相差動信号を出力する。例えば、第１のＩ相差動信号のうちの一方の信号である０度クロックがノードａ１から出力され、第１のＩ相差動信号のうちの他方の信号である１８０度クロックがノードｃ１から出力される。一方、Ｑ相発振器２０は、少なくとも一巻き以上に巻かれた第１のＱ相コイルＬＱ１を備え、第１のＱ相コイルＬＱ１の両側に位置する一対のノードｂ１，ｄ１から第１のＱ相差動信号を出力する。例えば、第１のＱ相差動信号のうちの一方の信号である９０度クロックがノードｂ１から出力され、第１のＱ相差動信号のうちの他方の信号である２７０度クロックがノードｄ１から出力される。
【００２６】
ノードｂ１から出力される９０度クロックは、ノードａ１から出力される０度クロックに対して位相が９０度遅れている。ノードｃ１から出力される１８０度クロックは、ノードｂ１から出力される９０度クロックに対して位相が９０度遅れている。ノードｄ１から出力される２７０度クロックは、ノードｃ１から出力される１８０度クロックに対して位相が９０度遅れている。
【００２７】
一方、４相発振器２１２は、Ｉ相発振器３０と、Ｑ相発振器４０とを備える。Ｉ相発振器３０は、位相が互いに１８０度異なる第２のＩ相差動信号を出力する第３の発振器の一例である。Ｑ相発振器４０は、位相が第２のＩ相差動信号と９０度又は−９０度異なる第２のＱ相差動信号を出力する第４の発振器の一例である。
【００２８】
Ｉ相発振器３０は、少なくとも一巻き以上に巻かれた第２のＩ相コイルＬＩ２を備え、第２のＩ相コイルＬＩ２の両側に位置する一対のノードａ２，ｃ２から第２のＩ相差動信号を出力する。例えば、第２のＩ相差動信号のうちの一方の信号である０度クロックがノードａ２から出力され、第２のＩ相差動信号のうちの他方の信号である１８０度クロックがノードｃ２から出力される。一方、Ｑ相発振器４０は、少なくとも一巻き以上に巻かれた第２のＱ相コイルＬＱ２を備え、第２のＱ相コイルＬＱ２の両側に位置する一対のノードｄ２，ｂ２から第２のＱ相差動信号を出力する。例えば、第２のＱ相差動信号のうちの一方の信号である２７０度クロックがノードｄ２から出力され、第２のＱ相差動信号のうちの他方の信号である９０度クロックがノードｂ２から出力される。
【００２９】
ノードｂ２から出力される９０度クロックは、ノードａ２から出力される０度クロックに対して位相が９０度進んでいる。ノードｃ２から出力される１８０度クロックは、ノードｂ２から出力される９０度クロックに対して位相が９０度進んでいる。ノードｄ２から出力される２７０度クロックは、ノードｃ２から出力される１８０度クロックに対して位相が９０度進んでいる。
【００３０】
４相発振器２１１は、第１の駆動回路９１を備える。第１の駆動回路９１は、第１のＩ相コイルＬＩ１側から出力される第１のＩ相差動信号の位相と第１のＱ相コイルＬＱ１側から出力される第１のＱ相差動信号の位相とを相違させる。第１の駆動回路９１は、第１のＩ相差動信号の位相と第１のＱ相差動信号の位相とが相違するように、第１のＩ相コイルＬＩ１に流れる第１のＩ相電流ＩＩ１と第１のＱ相コイルＬＱ１に流れる第１のＱ相電流ＩＱ１とを発生させる。第１の駆動回路９１は、第１のＩ相電流ＩＩ１を制御するＩ相回路部９１Ｉと、第１のＱ相電流ＩＱ１を制御するＱ相回路部９１Ｑとを有する。
【００３１】
一方、４相発振器２１２は、第２の駆動回路９２を備える。第２の駆動回路９２は、第２のＩ相コイルＬＩ２側から出力される第２のＩ相差動信号の位相と第２のＱ相コイルＬＱ２側から出力される第２のＱ相差動信号の位相とが相違させる。第２の駆動回路９２は、第２のＩ相差動信号の位相と第２のＱ相差動信号の位相とが相違するように、第２のＩ相コイルＬＩ２に流れる第２のＩ相電流ＩＩ２と第２のＱ相コイルＬＱ２に流れる第２のＱ相電流ＩＱ２とを発生させる。第２の駆動回路９２は、第２のＩ相電流ＩＩ２を制御するＩ相回路部９２Ｉと、第２のＱ相電流ＩＱ２を制御するＱ相回路部９２Ｑとを有する。
【００３２】
本実施形態では、図４に示されるように、第２の駆動回路９２は、第１のＩ相電流ＩＩ１と第２のＩ相電流ＩＩ２とが時刻ｔ０で同位相であるとき、第１のＱ相電流ＩＱ１に対して位相が反転した第２のＱ相電流ＩＱ２を時刻ｔ１で発生させる。時刻ｔ１は、時刻ｔ０後の時刻を表す。
【００３３】
ここで、第１のＱ相電流ＩＱ１が第１のＱ相コイルＬＱ１に流れることにより発生する磁界を“磁界ＭＱ１”とし、磁界ＭＱ１により第２のＱ相コイルＬＱ２に流れる誘導電流を“誘導電流ＩＱ２Ｍ”とする。また、第２のＱ相電流ＩＱ２が第２のＱ相コイルＬＱ２に流れることにより発生する磁界を“磁界ＭＱ２”とし、磁界ＭＱ２により第１のＱ相コイルＬＱ１に流れる誘導電流を“誘導電流ＩＱ１Ｍ”とする。
【００３４】
第１のＱ相電流ＩＱ１に対して位相が反転した第２のＱ相電流ＩＱ２が発生することにより、磁界ＭＱ１の第２のＱ相コイルＬＱ２内での向きと、第２のＱ相電流ＩＱ２により発生する磁界ＭＱ２の第１のＱ相コイルＬＱ１内での向きとは、互いに反対となる。これにより、磁界ＭＱ１の第２のＱ相コイルＬＱ２内での強さと、磁界ＭＱ２の第１のＱ相コイルＬＱ１内での強さとが弱め合うので、誘導電流ＩＱ２Ｍが第２のＱ相電流ＩＱ２に与える影響と誘導電流ＩＱ１Ｍが第１のＱ相電流ＩＱ１に与える影響とが低減される。したがって、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２との間のクロストークが低減するので、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２との中心間距離を更に縮めることができる。その結果、４相発振回路２１０の回路規模を縮小することが容易になる。
【００３５】
また、図４には示されていないが、本実施形態では、第２の駆動回路９２は、第１のＱ相電流ＩＱ１と第２のＱ相電流ＩＱ２とが時刻ｔ０で同位相であるとき、第１のＩ相電流ＩＩ１に対して位相が反転した第２のＩ相電流ＩＩ２を時刻ｔ１で発生させる。時刻ｔ１は、時刻ｔ０後の時刻を表す。
【００３６】
ここで、第１のＩ相電流ＩＩ１が第１のＩ相コイルＬＩ１に流れることにより発生する磁界を“磁界ＭＩ１”とし、磁界ＭＩ１により第２のＩ相コイルＬＩ２に流れる誘導電流を“誘導電流ＩＩ２Ｍ”とする。また、第２のＩ相電流ＩＩ２が第２のＩ相コイルＬＩ２に流れることにより発生する磁界を“磁界ＭＩ２”とし、磁界ＭＩ２により第１のＩ相コイルＬＩ１に流れる誘導電流を“誘導電流ＩＩ１Ｍ”とする。
【００３７】
第１のＩ相電流ＩＩ１に対して位相が反転した第２のＩ相電流ＩＩ２が発生することにより、磁界ＭＩ１の第２のＩ相コイルＬＩ２内での向きと、第２のＩ相電流ＩＩ２により発生する磁界ＭＩ２の第１のＩ相コイルＬＩ１内での向きとは、互いに反対となる。これにより、磁界ＭＩ１の第２のＩ相コイルＬＩ２内での強さと、磁界ＭＩ２の第１のＩ相コイルＬＩ１内での強さとが弱め合うので、誘導電流ＩＩ２Ｍが第２のＩ相電流ＩＩ２に与える影響と誘導電流ＩＩ１Ｍが第１のＩ相電流ＩＩ１に与える影響とが低減される。したがって、第１のＩ相コイルＬＩ１と第２のＩ相コイルＬＩ２との間のクロストークが低減するので、第１のＩ相コイルＬＩ１と第２のＩ相コイルＬＩ２との中心間距離を更に縮めることができる。その結果、４相発振回路２１０の回路規模を縮小することが容易になる。
【００３８】
第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２との間のクロストークを低減させるため、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２とは、線対称に配置されることが好ましい。本実施形態では、Ｙ軸に平行な対称軸に関して、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２とは、線対称に配置されている。第１のＱ相コイルＬＱ１の一方のコイル端に位置するノードｂ１と、第２のＱ相コイルＬＱ２の一方のコイル端に位置するノードｂ２とは、Ｙ軸に平行な対称軸に関して線対称に位置する。第１のＱ相コイルＬＱ１のもう一方のコイル端に位置するノードｄ１と、第２のＱ相コイルＬＱ２のもう一方のコイル端に位置するノードｄ２とは、Ｙ軸に平行な対称軸に関して線対称に位置する。
【００３９】
Ｑ相側と同様に、第１のＩ相コイルＬＩ１と第２のＩ相コイルＬＩ２との間のクロストークを低減させるため、第１のＩ相コイルＬＩ１と第２のＩ相コイルＬＩ２とは、線対称に配置されることが好ましい。詳細については、上述の説明を援用する。
【００４０】
また、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２との間のクロストークを低減させるため、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２とは、互いの軸方向が平行になるように配置されることが好ましい。本実施形態では、第１のＱ相コイルＬＱ１と第２のＱ相コイルＬＱ２とは、互いのコイル中心を通る軸方向（コイル中心線）がＺ軸に平行になるように配置されている。
【００４１】
Ｑ相側と同様に、第１のＩ相コイルＬＩ１と第２のＩ相コイルＬＩ２との間のクロストークを低減させるため、第１のＩ相コイルＬＩ１と第２のＩ相コイルＬＩ２とは、互いの軸方向が平行になるように配置されることが好ましい。詳細については、上述の説明を援用する。
【００４２】
図５は、コイルＬＩ１，ＬＱ１，ＬＩ２，ＬＱ２のそれぞれに流れるコイル電流の一例を示す波形図である。第１の駆動回路９１は、第１のＩ相電流ＩＩ１の位相に対して第１のＱ相電流ＩＱ１の位相を９０度遅らせた状態のまま、４相発振器２１１が属するＣＤＲ部に入力されるデータ信号に応じて、第１のＩ相電流ＩＩ１と第１のＱ相電流ＩＱ１の各位相を変化させる。第２の駆動回路９２は、第２のＩ相電流ＩＩ２の位相に対して第２のＱ相電流ＩＱ２の位相を９０度進めた状態のまま、４相発振器２１２が属するＣＤＲ部に入力されるデータ信号に応じて、第２のＩ相電流ＩＩ２と第２のＱ相電流ＩＱ２の各位相を変化させる。
【００４３】
図５では、第１の駆動回路９１は、第１のＩ相差動信号の位相に対して第１のＱ相差動信号の位相が遅れるように、第１のＩ相電流ＩＩ１の位相に対して第１のＱ相電流ＩＱ１の位相を９０度遅らせる。一方、第２の駆動回路９２は、第２のＩ相差動信号の位相に対して第２のＱ相差動信号の位相が進むように、第２のＩ相電流ＩＩ２の位相に対して第２のＱ相電流ＩＱ２の位相を９０度進める。このように、隣り合うコイル間で一方の電流の位相を進めもう一方の電流の位相を遅らせることで、第１のＩ相電流ＩＩ１と第２のＩ相電流ＩＩ２とが同位相になるとき、第１のＱ相電流ＩＱ１の位相に対して第２のＱ相電流ＩＱ２の位相を反転させることができる。同様に、隣り合うコイル間で一方の電流の位相を進めもう一方の電流の位相を遅らせることで、第１のＱ相電流ＩＱ１と第２のＱ相電流ＩＱ２とが同位相になるとき、第１のＩ相電流ＩＩ１の位相に対して第２のＩ相電流ＩＩ２の位相を反転させることができる。
【００４４】
＜第１の実施形態＞
図６は、第１の実施形態における４相発振回路の第１の具体例を示す図である。４相発振回路２１０Ａは、図４の４相発振回路２１０の一具体例であり、隣り合う２つの４相発振器２１１Ａ，２１２Ａを備える。
【００４５】
４相発振器２１１Ａは、位相が互いに１８０度異なる第１のＩ相差動信号を出力するＩ相発振器１０Ａと、位相が第１のＩ相差動信号と９０度又は−９０度異なる第１のＱ相差動信号を出力するＱ相発振器２０Ａとを備える。
【００４６】
Ｉ相発振器１０Ａは、ＬＣタンク５１と、クロスカップル回路５４と、テール電流源５５と、第１の入力差動対トランジスタ５６ａ，５６ｂと、キャパシタ５４ｃ，５４ｄとを有する。
【００４７】
ＬＣタンク５１は、コイルと容量とが並列に接続された第１の共振器の一例である。クロスカップル回路５４は、第１のクロスカップル回路の一例である。クロスカップル回路５４は、ＬＣタンク５１に接続された一対のトランジスタ５４ａ，５４ｂをクロスカップルした構成を有する。一対のトランジスタ５４ａ，５４ｂは、第１の一対のトランジスタの一例である。テール電流源５５は、第１のテール電流源の一例であり、一対のトランジスタ５４ａ，５４ｂに接続されている。第１の入力差動対トランジスタ５６ａ，５６ｂは、第１のＱ相差動信号が入力される。
【００４８】
Ｑ相発振器２０Ａは、ＬＣタンク６１と、クロスカップル回路６４と、テール電流源６５と、第２の入力差動対トランジスタ６６ａ，６６ｂと、キャパシタ６４ｃ，６４ｄとを有する。
【００４９】
ＬＣタンク６１は、コイルと容量とが並列に接続された第２の共振器の一例である。クロスカップル回路６４は、第２のクロスカップル回路の一例である。クロスカップル回路６４は、ＬＣタンク６１に接続された一対のトランジスタ６４ａ，６４ｂをクロスカップルした構成を有する。一対のトランジスタ６４ａ，６４ｂは、第２の一対のトランジスタの一例である。テール電流源６５は、第２のテール電流源の一例であり、一対のトランジスタ６４ａ，６４ｂに接続されている。第２の入力差動対トランジスタ６６ａ，６６ｂは、第１のＩ相差動信号が入力される。
【００５０】
第１の入力差動対トランジスタ５６ａ，５６ｂは、第１の一対のトランジスタ５４ａ，５４ｂに直列に接続されている。第２の入力差動対トランジスタ６６ａ，６６ｂは、第２の一対のトランジスタ６４ａ，６４ｂに直列に接続されている。
【００５１】
Ｉ相発振器１０Ａは、第１のＩ相差動信号を出力する一対の出力端子ａ１１，ｃ１１を備え、Ｑ相発振器２０Ａは、第１のＱ相差動信号を出力する一対の出力端子ｂ１１，ｄ１１を備える。ＬＣタンク５１は、第１の出力端子ａ１１と第２の出力端子ｃ１１との間に接続されている。ＬＣタンク６１は、第３の出力端子ｂ１１と第４の出力端子ｄ１１との間に接続されている。出力端子ａ１１，ｃ１１，ｂ１１，ｄ１１は、それぞれ、図４に示されるノードａ１，ｃ１，ｂ１，ｄ１の一例である。
【００５２】
第１の出力端子ａ１１にトランジスタ５６ａを介して接続された第１のトランジスタ５４ａと第２の出力端子ｃ１１にトランジスタ５６ｂを介して接続された第２のトランジスタ５４ｂとは、発振用トランジスタである。第１のトランジスタ５４ａは、ベースがキャパシタ５４ｃを介して第２の出力端子ｃ１１に接続され、コレクタがトランジスタ５６ａを介して第１の出力端子ａ１１に接続され、エミッタがテール電流源５５に接続されている。第２のトランジスタ５４ｂは、ベースがキャパシタ５４ｄを介して第１の出力端子ａ１１に接続され、コレクタがトランジスタ５６ｂを介して第２の出力端子ｃ１１に接続され、エミッタがテール電流源５５に接続されている。
【００５３】
テール電流源５５は、クロスカップル回路５４の一対のトランジスタ５４ａ，５４ｂに第１のテール電流値を流す。第１のテール電流値は、発振用テール電流の電流値を表す。テール電流源５５は、一対のトランジスタ５４ａ，５４ｂのエミッタの共通接続点とグランドとの間に接続される。
【００５４】
第１のトランジスタ５４ａに直列に接続され且つ第４の出力端子ｄ１１に接続された第３のトランジスタ５６ａと、第２のトランジスタ５４ｂに直列に接続され且つ第３の出力端子ｂ１１に接続された第４のトランジスタ５６ｂとにより、入力差動対が形成される。この入力差動対は、インジェクション用トランジスタを表す。第３のトランジスタ５６ａは、ベースが配線６７を介して第４の出力端子ｄ１１に接続され、コレクタが第１の出力端子ａ１１に接続され、エミッタがトランジスタ５４ａのコレクタに接続されている。第４のトランジスタ５６ｂは、ベースが配線６２を介して第３の出力端子ｂ１１に接続され、コレクタが第２の出力端子ｃ１１に接続され、エミッタがトランジスタ５４ｂのコレクタに接続されている。
【００５５】
第３の出力端子ｂ１１にトランジスタ６６ａを介して接続された第５のトランジスタ６４ａと第４の出力端子ｄ１１にトランジスタ６６ｂを介して接続された第６のトランジスタ６４ｂとは、発振用トランジスタである。第５のトランジスタ６４ａは、ベースがキャパシタ６４ｃを介して第４の出力端子ｄ１１に接続され、コレクタがトランジスタ６６ａを介して第３の出力端子ｂ１１に接続され、エミッタがテール電流源６５に接続されている。第６のトランジスタ６４ｂは、ベースがキャパシタ６４ｄを介して第３の出力端子ｂ１１に接続され、コレクタがトランジスタ６６ｂを介して第４の出力端子ｄ１１に接続され、エミッタがテール電流源６５に接続されている。
【００５６】
テール電流源６５は、クロスカップル回路６４の一対のトランジスタ６４ａ，６４ｂに第２のテール電流値を流す。第２のテール電流値は、発振用テール電流の電流値を表す。テール電流源６５は、一対のトランジスタ６４ａ，６４ｂのエミッタの共通接続点とグランドとの間に接続される。
【００５７】
第５のトランジスタ６４ａに直列に接続され且つ第１の出力端子ａ１１に接続された第７のトランジスタ６６ａと、第６のトランジスタ６４ｂに直列に接続され且つ第２の出力端子ｃ１１に接続された第８のトランジスタ６６ｂとにより、入力差動対が形成される。この入力差動対は、インジェクション用トランジスタを表す。第７のトランジスタ６６ａは、ベースが配線５２を介して第１の出力端子ａ１１に接続され、コレクタが第３の出力端子ｂ１１に接続され、エミッタがトランジスタ６４ａのコレクタに接続されている。第８のトランジスタ６６ｂは、ベースが配線５７を介して第２の出力端子ｃ１１に接続され、コレクタが第４の出力端子ｄ１１に接続され、エミッタがトランジスタ６４ｂのコレクタに接続されている。
【００５８】
トランジスタ５４ａ，５４ｂ，５６ａ，５６ｂ，６４ａ，６４ｂ，６６ａ，６６ｂは、それぞれ、例えば、ｎｐｎ型バイポーラトランジスタである。これらのトランジスタは、それぞれ、Ｎチャネル型ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）でもよい。この場合、ベースはゲート、コレクタはドレイン、エミッタはソースに対応する。
【００５９】
４相発振器２１２Ａは、位相が互いに１８０度異なる第２のＩ相差動信号を出力するＩ相発振器３０Ａと、位相が第２のＩ相差動信号と９０度又は−９０度異なる第２のＱ相差動信号を出力するＱ相発振器４０Ａとを備える。Ｉ相発振器３０Ａは、ＬＣタンク７１と、クロスカップル回路７４と、テール電流源７５と、第１の入力差動対トランジスタ７６ａ，７６ｂと、キャパシタ７４ｃ，７４ｄとを有する。クロスカップル回路７４は、ＬＣタンク７１に接続された一対のトランジスタ７４ａ，７４ｂをクロスカップルした構成を有する。Ｑ相発振器４０Ａは、ＬＣタンク８１と、クロスカップル回路８４と、テール電流源８５と、第２の入力差動対トランジスタ８６ａ，８６ｂと、キャパシタ８４ｃ，８４ｄとを有する。クロスカップル回路８４は、ＬＣタンク８１に接続された一対のトランジスタ８４ａ，８４ｂをクロスカップルした構成を有する。
【００６０】
４相発振器２１１Ａと４相発振器２１２Ａとは、各インジェクション用トランジスタのベースの接続先が異なる。トランジスタ７６ａは、ベースが配線８７を介して出力端子ｄ１２に接続され、トランジスタ７６ｂは、ベースが配線８２を介して出力端子ｂ１２に接続される。トランジスタ８６ａは、ベースが配線７７を介して出力端子ｃ１２に接続され、トランジスタ８６ｂは、ベースが配線７２を介して出力端子ａ１２に接続される。出力端子ａ１１，ｃ１２，ｂ１２，ｄ１２は、それぞれ、図４に示されるノードａ２，ｃ２，ｂ２，ｄ２の一例である。それ以外の構成については、４相発振器２１１Ａと同様であるため、上述の説明を援用する。
【００６１】
図７は、ＬＣタンクの構成の一例を示す図である。図７に示すＬＣタンクは、図６に示されるＬＣタンク５１，６１，７１，８１の一例である。ＬＣタンクは、コイルと容量とが並列に接続された構成を有する。コイルは、コイル部６０１とコイル部６０２とを有し、コイル部６０１とコイル部６０２との間で電源電圧Ｖｄｄの電源線に接続されている。一方の出力端子は、コイル部６０１を介して電源電圧Ｖｄｄの電源線に接続され、他方の出力端子は、コイル６０２部を介して電源電圧Ｖｄｄの電源線に接続されている。容量６０３は、例えば、制御電圧Ｖｃｎｔに応じてその容量値が変化する可変容量である。容量６０３の具体例として、バラクタ、可変容量ダイオードなどが挙げられる。
【００６２】
図６の構成の４相発振回路２１０Ａは、２種類の発振モード（回転モード）をとりうる。４相発振器２１１Ａは、第１の発振モードで発振し、４相発振器２１２Ａは、第２の発振モードで発振する。
【００６３】
図６の４相発振器２１１Ａについて、出力端子ａ１１を起点にクロック電圧信号が入出力する動きを順に説明する。出力端子ａ１１から出力された０度クロックは、Ｑ相のトランジスタ６６ａにインジェクションされ、位相が０度クロックに対して９０度遅れた９０度クロックが出力端子ｂ１１から出力される。出力端子ｂ１１から出力された９０度クロックは、Ｉ相のトランジスタ５６ｂにインジェクションされ、位相が９０度クロックに対して９０度遅れた１８０度クロックが出力端子ｃ１１から出力される。出力端子ｃ１１から出力された１８０度クロックは、Ｑ相のトランジスタ６６ｂへインジェクションされ、位相が１８０度クロックに対して９０度遅れた２７０度クロックが出力端子ｄ１１から出力される。出力端子ｄ１１から出力された２７０度クロックは、Ｉ相のトランジスタ５６ａにインジェクションされ、位相が２７０度クロックに対して９０度遅れた０度クロックが出力端子ａ１１から出力される。
【００６４】
図６の４相発振器２１２Ａについて、出力端子ａ１２を起点にクロック電圧信号が入出力する動きを順に説明する。出力端子ａ１２から出力された０度クロックは、Ｑ相のトランジスタ８６ｂにインジェクションされ、位相が０度クロックに対して９０度進んだ９０度クロックが出力端子ｂ１２から出力される。出力端子ｂ１２から出力された９０度クロックは、Ｉ相のトランジスタ７６ｂにインジェクションされ、位相が９０度クロックに対して９０度進んだ１８０度クロックが出力端子ｃ１２から出力される。出力端子ｃ１２から出力された１８０度クロックは、Ｑ相のトランジスタ８６ａへインジェクションされ、位相が１８０度クロックに対して９０度進んだ２７０度クロックが出力端子ｄ１２から出力される。出力端子ｄ１２から出力された２７０度クロックは、Ｉ相のトランジスタ５６ａにインジェクションされ、位相が２７０度クロックに対して９０度進んだ０度クロックが出力端子ａ１２から出力される。
【００６５】
図６の構成によれば、第１のＩ相電流ＩＩ１と第２のＩ相電流ＩＩ２とが同位相になるとき、第１のＱ相電流ＩＱ１の位相に対して第２のＱ相電流ＩＱ２の位相を反転させることができる。また、第１のＱ相電流ＩＱ１と第２のＱ相電流ＩＱ２とが同位相になるとき、第１のＩ相電流ＩＩ１の位相に対して第２のＩ相電流ＩＩ２の位相を反転させることができる。また、図６の構成のよれば、第１のＩ相差動信号の位相に対して第１のＱ相差動信号の位相が遅れるように、第１のＩ相電流ＩＩ１の位相に対して第１のＱ相電流ＩＱ１の位相を９０度遅らせることができる。また、第２のＩ相差動信号の位相に対して第２のＱ相差動信号の位相が進むように、第２のＩ相電流ＩＩ２の位相に対して第２のＱ相電流ＩＱ２の位相を９０度進めることができる。
【００６６】
図８は、第１の実施形態における４相発振回路の第２の具体例を示す図である。図９は、図８の各ＬＣタンク内のコイルのそれぞれに流れるコイル電流の一例を示す波形図である。
【００６７】
図８では、隣り合う３つの４相発振器２１１Ａ，２１２Ａ，２１３Ａを備える。４相発振器２１１Ａ，２１３Ａは、互いに同じ構成を有する。したがって、図６と同様、図８の構成によれば、第１のＩ相電流ＩＩ１と第２のＩ相電流ＩＩ２とが同位相になるとき、第１のＱ相電流ＩＱ１の位相に対して第２のＱ相電流ＩＱ２の位相を反転させることができる。また、第２のＩ相電流ＩＩ２と第３のＩ相電流ＩＩ３とが同位相になるとき、第２のＱ相電流ＩＱ２の位相に対して第３のＱ相電流ＩＱ３の位相を反転させることができる。また、第１のＱ相電流ＩＱ１と第２のＱ相電流ＩＱ２とが同位相になるとき、第１のＩ相電流ＩＩ１の位相に対して第２のＩ相電流ＩＩ２の位相を反転させることができる。また、第２のＱ相電流ＩＱ２と第３のＱ相電流ＩＱ３とが同位相になるとき、第２のＩ相電流ＩＩ２の位相に対して第３のＩ相電流ＩＩ３の位相を反転させることができる。
【００６８】
図１０は、第１の実施形態における４相発振回路の第３の具体例を示す図である。図１１は、図１０の各ＬＣタンク内のコイルのそれぞれに流れるコイル電流の一例を示す波形図である。
【００６９】
図１０では、隣り合う４つの４相発振器２１１Ａ，２１２Ａ，２１３Ａ，２１４Ａを備える。４相発振器２１１Ａ，２１３Ａは、互いに同じ構成を有し、４相発振器２１２Ａ，２１４Ａは、互いに同じ構成を有する。図１０の構成によれば、第３のＩ相電流ＩＩ３と第４のＩ相電流ＩＩ４とが同位相になるとき、第３のＱ相電流ＩＱ３の位相に対して第４のＱ相電流ＩＱ４の位相を反転させることができる。また、第３のＱ相電流ＩＱ３と第４のＱ相電流ＩＱ４とが同位相になるとき、第３のＩ相電流ＩＩ３の位相に対して第４のＩ相電流ＩＩ４の位相を反転させることができる。
【００７０】
このように、第１の実施形態によれば、隣り合う４相発振器において、Ｉ相とＱ相のうち、一方の相のコイルに流れる電流が同位相のとき、他方の相のコイルに流れる電流の位相を互いに反転させることで、同相のコイル間の干渉を低減することができる。
【００７１】
＜第２の実施形態＞
図１２は、第２の実施形態における４相発振回路の第１の具体例を示す図である。４相発振回路２１０Ｂは、図４の４相発振回路２１０の一具体例であり、隣り合う２つの４相発振器２１１Ｂ，２１２Ｂを備える。
【００７２】
４相発振器２１１Ｂは、位相が互いに１８０度異なる第１のＩ相差動信号を出力するＩ相発振器１０Ｂと、位相が第１のＩ相差動信号と９０度又は−９０度異なる第１のＱ相差動信号を出力するＱ相発振器２０Ｂとを備える。Ｉ相発振器１０Ｂは、ＬＣタンク１１と、クロスカップル回路１４と、テール電流源１５と、第１の入力差動対トランジスタ１６ａ，１６ｂと、キャパシタ１４ｃ，１４ｄとを有する。クロスカップル回路１４は、ＬＣタンク１１に接続された一対のトランジスタ１４ａ，１４ｂをクロスカップルした構成を有する。Ｑ相発振器２０Ｂは、ＬＣタンク２１と、クロスカップル回路２４と、テール電流源２５と、第２の入力差動対トランジスタ２６ａ，２６ｂと、キャパシタ２４ｃ，２４ｄとを有する。クロスカップル回路２４は、ＬＣタンク２１に接続された一対のトランジスタ２４ａ，２４ｂをクロスカップルした構成を有する。
【００７３】
図１２の４相発振器２１１Ｂは、図６の４相発振器２１１Ａに対して、各インジェクション用トランジスタの接続場所が異なるとともに、ローパスフィルタ（ＬＰＦ）１３，１８，２３，２８が追加されている。トランジスタ１６ａは、ベースが、配線２７に挿入されたＬＰＦ２８を介して出力端子ｄ２１に接続され、トランジスタ１６ｂは、ベースが、配線２２に挿入されたＬＰＦ２３を介して出力端子ｂ２１に接続される。トランジスタ２６ａは、ベースが、配線１２に挿入されたＬＰＦ１３を介して出力端子ａ２１に接続され、トランジスタ２６ｂは、ベースが、配線１７に挿入されたＬＰＦ１８を介して出力端子ｃ２１に接続される。ＬＰＦによって、位相を遅らせることができる。トランジスタ１６ａ，１６ｂ，２６ａ，２６ｂは、それぞれ、トランジスタ１４ａ，１４ｂ，２４ａ，２４ｂに並列に接続されている。出力端子ａ２１，ｃ２１，ｂ２１，ｄ２１は、それぞれ、図４に示されるノードａ１，ｃ１，ｂ１，ｄ１の一例である。それ以外の構成については、４相発振器２１１Ａと同様であるため、上述の説明を援用する。
【００７４】
図１２の４相発振器２１２Ｂは、図６の４相発振器２１１Ａに対して、各インジェクション用トランジスタの接続場所が異なるとともに、ハイパスフィルタ（ＨＰＦ）３３，３８，４３，４８が追加されている。トランジスタ３６ａは、ベースが配線４７に挿入されたＨＰＦ４８を介して出力端子ｂ２２に接続され、トランジスタ１６ｂは、ベースが配線４２に挿入されたＨＰＦ４３を介して出力端子ｄ２２に接続される。トランジスタ４６ａは、ベースが配線３２に挿入されたＨＰＦ３３を介して出力端子ａ２２に接続され、トランジスタ４６ｂは、ベースが配線３７に挿入されたＨＰＦ３８を介して出力端子ｃ２２に接続される。ＨＰＦによって、位相を進めることができる。トランジスタ３６ａ，３ｂ，４６ａ，４６ｂは、それぞれ、トランジスタ３４ａ，３４ｂ，４４ａ，４４ｂに並列に接続されている。出力端子ａ２２，ｃ２２，ｂ２２，ｄ２２は、それぞれ、図４に示されるノードａ２，ｃ２，ｂ２，ｄ２の一例である。それ以外の構成については、４相発振器２１１Ａと同様であるため、上述の説明を援用する。
【００７５】
図１２の構成によれば、第１のＩ相電流ＩＩ１と第２のＩ相電流ＩＩ２とが同位相になるとき、第１のＱ相電流ＩＱ１の位相に対して第２のＱ相電流ＩＱ２の位相を反転させることができる。また、第１のＱ相電流ＩＱ１と第２のＱ相電流ＩＱ２とが同位相になるとき、第１のＩ相電流ＩＩ１の位相に対して第２のＩ相電流ＩＩ２の位相を反転させることができる。
【００７６】
このように、第２の実施形態によれば、隣り合う４相発振器において、Ｉ相とＱ相のうち、一方の相のコイルに流れる電流が同位相のとき、他方の相のコイルに流れる電流の位相を互いに反転させることで、同相のコイル間の干渉を低減することができる。
【００７７】
＜ＣＤＲ回路＞
図１３は、本開示に係るＣＤＲ回路の構成の一例を示す図である。ＣＤＲ回路２２０は、隣り合う複数のＣＤＲ部を有する。図１３には、隣り合う２つのＣＤＲ部２２１，２２２が例示されている。
【００７８】
ＣＤＲ部２２１は、クロックが重畳された受信データ信号Ｄｉｎから、クロックとデータＤｏｕｔを再生する。ＣＤＲ部２２１は、ＰＬＬ（Phase  Locked  Loop）回路１１０と、データ生成回路１０６とを備える。ＰＬＬ回路１１０は、４相発振器１０４と、位相周波数検出器１０１と、制御電圧生成回路１０７とを備える。４相発振器１０４に、本実施形態における４相発振器を適用することができる。制御電圧生成回路１０７は、チャージポンプ１０２と、ループフィルタ１０３とを有する。
【００７９】
ＣＤＲ部２２２も、ＣＤＲ部２２１と同様の構成を有する。ただし、ＣＤＲ部２２１とＣＤＲ部２２２は、４相発振器１０４の構成が互いに異なる。ＣＤＲ部２２１の４相発振器１０４は、例えば、図４に示される４相発振器２１１と同じ構成（すなわち、Ｉ相発振器１０及びＱ相発振器２０）を備える。ＣＤＲ部２２２の４相発振器１０４は、例えば、図４に示される４相発振器２１２と同じ構成（すなわち、Ｉ相発振器３０及びＱ相発振器４０）を備える。
【００８０】
Ｉ相発振器１０，３０は、それぞれ、Ｉ相差動信号（０度クロック及び１８０度クロック）を一対の出力端子ａ，ｃから出力する。Ｑ相発振器２０，４０は、Ｑ相差動信号（９０度クロック及び２７０度クロック）を一対の出力端子ｂ，ｄから出力する。
【００８１】
位相周波数検出器１０１は、Ｉ相差動信号とＱ相差動信号を使用して、受信データ信号Ｄｉｎの位相とＩ相差動信号の位相とを比較する。また、位相周波数検出器１０１は、Ｉ相差動信号とＱ相差動信号を使用して、受信データ信号Ｄｉｎの周波数とＩ相差動信号の周波数とを比較する。
【００８２】
位相周波数検出器１０１は、受信データ信号Ｄｉｎの位相とＩ相差動信号の位相との比較結果を示す位相検出信号ＰＤＩと、受信データ信号Ｄｉｎの周波数とＩ相差動信号の周波数との比較結果を示す周波数検出信号ＦＤＯとを生成する。位相周波数検出器１０１は、生成した位相検出信号ＰＤＩ及び周波数検出信号ＦＤＯをチャージポンプ１０２に出力する。
【００８３】
図１４は、位相周波数検出器の構成の一例を示す図である。位相周波数検出器１０１は、第１の位相検出回路１２１と、第２の位相検出回路１２２と、周波数検出回路１２３とを有する。位相検出回路１２１、位相検出回路１２２及び周波数検出回路１２３は、周知の構成を適用可能である。例えば、２個のサンプルホールド回路（ラッチ回路）及びマルチプレクサによって、差動型の第１の位相検出回路及び第２の位相検出回路が形成される。また、例えば、２個のラッチ回路及び変形マルチプレクサによって、差動型の周波数検出回路が形成される。
【００８４】
位相周波数検出器１０１に入力される受信データ信号Ｄｉｎには、位相が互いに反転した差動データ信号ｄｉｎ，ｄｉｎ＿が含まれている。位相検出回路１２１は、受信データ信号ＤｉｎとＩ相差動信号との位相差に応じた第１の位相検出信号ＰＤＩを出力する。具体的には、位相検出回路１１１は、差動データ信号ｄｉｎ，ｄｉｎ＿の変化エッジに対してＩ相差動信号（０度クロック及び１８０度クロック）の変化エッジが進んでいるのか遅れているかを示す第１の位相検出信号ＰＤＩを生成する。位相検出回路１２２は、受信データ信号ＤｉｎとＱ相差動信号との位相差に応じた第２の位相検出信号ＰＤＱを出力する。具体的には、位相検出回路１２２は、差動データ信号ｄｉｎ，ｄｉｎ＿の変化エッジに対してＱ相差動信号（９０度クロック及び２７０度クロック）の変化エッジが進んでいるのか遅れているかを示す第２の位相検出信号ＰＤＱを生成する。
【００８５】
周波数検出回路１２３は、位相検出信号ＰＤＩの変化エッジの方向および位相検出信号ＰＤＩの変化エッジでラッチした位相検出信号ＰＤＱの値から、周波数検出信号ＦＤＯを生成する。周波数検出信号ＦＤＯは、Ｉ相差動信号の周波数が受信データ信号Ｄｉｎの周波数に対して低いか高いかを示す。周波数検出信号ＦＤＯは、Ｉ相差動信号の周波数が受信データ信号Ｄｉｎの周波数に対して低い時に＋１、高い時に−１、同じ時に０を示す。位相検出信号ＰＤＩおよび周波数検出信号ＦＤＯは、チャージポンプ１０２（図１３参照）に供給される。
【００８６】
チャージポンプ１０２は、位相周波数検出器１０１から供給される位相検出信号ＰＤＩ及び周波数検出信号ＦＤＯを使用して、受信データ信号ＤｉｎとＩ相差動信号との位相差及び周波数差を補償するための信号を生成する。チャージポンプ１０２は、Ｉ相差動信号の位相が受信データ信号Ｄｉｎの位相よりも遅れている、又はＩ相差動信号の周波数が受信データ信号Ｄｉｎの周波数よりも低いと判定したとき、ループフィルタ１０３にアップ信号Ｕｐを出力する。一方、チャージポンプ１０２は、Ｉ相差動信号の位相が受信データ信号Ｄｉｎの位相よりも進んでいる、又はＩ相差動信号の周波数が受信データ信号Ｄｉｎの周波数よりも高いと判定したとき、ループフィルタ１０３にダウン信号Ｄｏｗｎを出力する。
【００８７】
ループフィルタ１０３は、Ｉ相差動信号及びＱ相差動信号の周波数及び位相を調整する制御電圧Ｖｃｎｔを４相発振器１０４内のＬＣタンクに供給する。制御電圧Ｖｃｎｔによって、Ｉ相差動信号及びＱ相差動信号の周波数及び位相の微調整が可能となる。
【００８８】
ループフィルタ１０３は、チャージポンプ１０２から供給されるアップ信号Ｕｐ及びダウン信号Ｄｏｗｎに応じて、４相発振器１０４に供給する制御電圧Ｖｃｎｔを変動させる。ループフィルタ１０３は、チャージポンプ１０２からアップ信号Ｕｐが供給されると、４相発振器１０４に供給する制御電圧Ｖｃｎｔを上昇させる。制御電圧Ｖｃｎｔの上昇によって、Ｉ相差動信号の位相が進み、Ｉ相差動信号の周波数が高くなる。一方、ループフィルタ１０３は、チャージポンプ１０２からダウン信号Ｄｏｗｎが供給されると、４相発振器１０４に供給する制御電圧Ｖｃｎｔを下降させる。制御電圧Ｖｃｎｔの下降によって、Ｉ相差動信号の位相が遅れ、Ｉ相差動信号の周波数が低くなる。
【００８９】
４相発振器１０４は、ループフィルタ１０３から供給される制御電圧Ｖｃｎｔに応じて微調整された周波数及び位相を有するＩ相差動信号と、Ｉ相差動信号に対して位相が反転したＱ相差動信号とを生成する。
【００９０】
データ生成回路１０６は、一例ではデータフリップフロップであり、４相発振器１０４から出力されたＩ相差動信号に従って受信データ信号Ｄｉｎをサンプリングすることにより、受信データ信号ＤｉｎからデータＤｏｕｔを再生する。
【００９１】
＜本実施形態の効果＞
図１５は、コイル中心間距離が２５０μｍの場合のゲイン特性の一例を示す図である。図１６は、コイル中心間距離が１００μｍの場合のゲイン特性の一例を示す図である。図１５，１６は、隣り合う２つの４相発振器を備えた構成において、隣り合う送信部のプリアンプ（図１参照）に入力される入力信号の位相差を変化させたときのシミュレーション結果の一例を示す。横軸は、入力信号の位相差を表す。縦軸は、制御電圧Ｖｃｎｔに対して４相発振器から出力される４相クロックの周波数の変化率（ゲイン）を表す。比較例は、隣り合う４相発振器が同じ構成を有する場合を示し、実施例は、隣り合う４相発振器の構成が異なる本実施形態の場合を示す。
【００９２】
図１６では、コイル間の磁界カップリングを−６０ｄＢに設定している。実施例は、比較例に比べて、ゲインの最低値が高いので、ＣＤＲのクロックノイズを抑えることができる。図１７では、コイル間の磁界カップリングを−４０ｄＢに設定している。図１６によれば、コイル間の中心間距離を短くしても、本実施例は、比較例に比べて、ゲインを維持することができる。したがって、本実施形態では、クロストークＸＴがあっても、コイル間の距離を短縮することができるので、回路規模の縮小が可能となる。
【００９３】
以上、４相発振回路及びＣＤＲ回路を実施形態により説明したが、本発明は上記実施形態に限定されるものではない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が、本発明の範囲内で可能である。
【００９４】
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
隣り合う複数の４相発振器を備え、
前記複数の４相発振器のうちの第１の４相発振器は、第１のＩ相コイルと、第１のＱ相コイルと、前記第１のＩ相コイルの両側から出力される第１のＩ相差動信号の位相と前記第１のＱ相コイルの両側から出力される第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、
前記複数の４相発振器のうちの第２の４相発振器は、第２のＩ相コイルと、第２のＱ相コイルと、前記第２のＩ相コイルの両側から出力される第２のＩ相差動信号の位相と前記第２のＱ相コイルの両側から出力される第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、
前記第２の駆動回路は、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、４相発振回路。
（付記２）
前記第１の駆動回路は、前記第１のＩ相差動信号の位相に対して前記第１のＱ相差動信号の位相が遅れるように、前記第１のＩ相電流の位相に対して前記第１のＱ相電流の位相を遅らせ、
前記第２の駆動回路は、前記第２のＩ相差動信号の位相に対して前記第２のＱ相差動信号の位相が進むように、前記第２のＩ相電流の位相に対して前記第２のＱ相電流の位相を進める、付記１に記載の４相発振回路。
（付記３）
前記第１のＩ相コイルと前記第２のＩ相コイルとは、線対称に配置され、前記第１のＱ相コイルと前記第２のＱ相コイルとは、線対称に配置された、付記１又は２に記載の４相発振回路。
（付記４）
前記第１のＩ相コイルと前記第２のＩ相コイルとは、互いの軸方向が平行になるように配置され、前記第１のＱ相コイルと前記第２のＱ相コイルとは、互いの軸方向が平行になるように配置された、付記１から３のいずれか一項に記載の４相発振回路。
（付記５）
隣り合う複数の４相発振器と、
前記複数の４相発振器のそれぞれに対して設けられた複数のＣＤＲ部とを備え、
前記複数のＣＤＲ部は、クロックが重畳されたデータ信号から、対応する４相発振器から出力される４相の信号に基づいて、クロックとデータを再生し、
前記複数の４相発振器のうちの第１の４相発振器は、第１のＩ相コイルと、第１のＱ相コイルと、前記第１のＩ相コイルの両側から出力される第１のＩ相差動信号の位相と前記第１のＱ相コイルの両側から出力される第１のＱ相差動信号の位相とが相違するように、前記第１のＩ相コイルに流れる第１のＩ相電流と前記第１のＱ相コイルに流れる第１のＱ相電流とを発生させる第１の駆動回路とを有し、
前記複数の４相発振器のうちの第２の４相発振器は、第２のＩ相コイルと、第２のＱ相コイルと、前記第２のＩ相コイルの両側から出力される第２のＩ相差動信号の位相と前記第２のＱ相コイルの両側から出力される第２のＱ相差動信号の位相とが相違するように、前記第２のＩ相コイルに流れる第２のＩ相電流と前記第２のＱ相コイルに流れる第２のＱ相電流とを発生させる第２の駆動回路とを有し、
前記第２の駆動回路は、前記第１のＩ相電流と前記第２のＩ相電流とが同位相であるとき、前記第１のＱ相電流に対して位相が反転した前記第２のＱ相電流を発生させ、前記第１のＱ相電流と前記第２のＱ相電流とが同位相であるとき、前記第１のＩ相電流に対して位相が反転した前記第２のＩ相電流を発生させる、ＣＤＲ回路。
（付記６）
前記第１の駆動回路は、前記第１のＩ相差動信号の位相に対して前記第１のＱ相差動信号の位相が遅れるように、前記第１のＩ相電流の位相に対して前記第１のＱ相電流の位相を遅らせ、
前記第２の駆動回路は、前記第２のＩ相差動信号の位相に対して前記第２のＱ相差動信号の位相が進むように、前記第２のＩ相電流の位相に対して前記第２のＱ相電流の位相を進める、付記５に記載のＣＤＲ回路。
（付記７）
前記第１のＩ相コイルと前記第２のＩ相コイルとは、線対称に配置され、前記第１のＱ相コイルと前記第２のＱ相コイルとは、線対称に配置された、付記５又は６に記載のＣＤＲ回路。
（付記８）
前記第１のＩ相コイルと前記第２のＩ相コイルとは、互いの軸方向が平行になるように配置され、前記第１のＱ相コイルと前記第２のＱ相コイルとは、互いの軸方向が平行になるように配置された、付記５から７のいずれか一項に記載のＣＤＲ回路。
【符号の説明】
【００９５】
１０，３０  Ｉ相発振器
２０，４０  Ｑ相発振器
２１０，２１０Ａ，２１０Ｂ  ４相発振回路
２１１，２１２  ４相発振器
２２０  ＣＤＲ回路
２２１，２２２  ＣＤＲ部
３００  光ファイバ
３０１  ファイバ線
４００  受信回路
４０５  ４相発振器
５００  送信回路
５０１  送信部
５０３  ＣＤＲ部
５０４  ドライバ
５０５  ４相発振器
５０８  発光素子
５０６，５０７  コイル
７００  基板
１０００  光通信システム
【図１】
2019036893.tif 000003
【図２】
2019036893.tif 000004
【図３】
2019036893.tif 000005
【図４】
2019036893.tif 000006
【図５】
2019036893.tif 000007
【図６】
2019036893.tif 000008
【図７】
2019036893.tif 000009
【図８】
2019036893.tif 000010
【図９】
2019036893.tif 000011
【図１０】
2019036893.tif 000012
【図１１】
2019036893.tif 000013
【図１２】
2019036893.tif 000014
【図１３】
2019036893.tif 000015
【図１４】
2019036893.tif 000016
【図１５】
2019036893.tif 000017
【図１６】
2019036893.tif 000018