(57)【要約】      （修正有）【課題】入力信号に対する出力信号の線形性を改善すること。【解決手段】トランスインピーダンス増幅回路の利得可変増幅回路１３は、電圧信号Ｖｉｎ及び基準信号Ｖｒｅｆに応じて一対の出力信号Ｖｏｕｔ１，Ｖｏｕｔ２を生成する。利得可変増幅器１３の差動回路２３は、電圧信号Ｖｉｎが入力されるベースを有するトランジスタ３１と、基準信号Ｖｒｅｆが入力されるベースを有するトランジスタ３２と、それぞれのソースがトランジスタ３１のエミッタに接続されるとともにそれぞれのドレインがトランジスタ３２のエミッタに接続された複数のＦＥＴ３５＿１〜３５＿Ｎを有する可変抵抗回路３３と、を備える。電圧信号Ｖｉｎの振幅が大きいほど可変抵抗回路３３の抵抗値が大きくなるように、複数のＦＥＴのオン状態とオフ状態とが線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎによって切り替えられる。【選択図】図２
2019036817.tif 000002
【特許請求の範囲】
【請求項１】
入力信号及び基準信号に応じて一対の相補信号を生成する利得可変増幅器と、
前記利得可変増幅器の利得を制御するための利得調整信号を生成する利得制御回路と、
前記利得可変増幅器の線形性を制御するための線形性調整信号を生成する線形性制御回路と、
を備え、
前記利得可変増幅器は、
第１電流を供給する第１電流源と、
第２電流を供給する第２電流源と、
前記入力信号及び前記基準信号に応じて前記第１電流及び前記第２電流をそれぞれ２つに分配して、第１電流信号及び第２電流信号を生成する第１差動回路と、
前記利得調整信号に応じて前記第１電流信号を第３電流信号及び第４電流信号に分配する第２差動回路と、
前記利得調整信号に応じて前記第２電流信号を第５電流信号及び第６電流信号に分配する第３差動回路と、
前記第４電流信号を前記一対の相補信号の一方に変換する第１負荷抵抗素子と、
前記第６電流信号を前記一対の相補信号の他方に変換する第２負荷抵抗素子と、
を備え、
前記第１差動回路は、
前記入力信号が入力される制御端子と、前記第１電流源に電気的に接続された第１電流端子と、前記第２差動回路に電気的に接続された第２電流端子と、を有する第１トランジスタと、
前記基準信号が入力される制御端子と、前記第２電流源に電気的に接続された第１電流端子と、前記第３差動回路に電気的に接続された第２電流端子と、を有する第２トランジスタと、
それぞれのゲートに前記線形性調整信号が入力され、それぞれのソースが前記第１トランジスタの第１電流端子に共通に接続されるとともにそれぞれのドレインが前記第２トランジスタの第１電流端子に共通に接続された複数の電界効果トランジスタを有する可変抵抗回路と、
を備え、
前記線形性制御回路は、前記入力信号の振幅又は前記一対の相補信号の振幅が大きいほど前記可変抵抗回路の前記第１トランジスタの第１電流端子と前記第２トランジスタの第１電流端子との間の抵抗値が大きくなるように、前記複数の電界効果トランジスタのそれぞれについて、ドレインとソースとの間が導通するオン状態と、前記ドレインと前記ソースとの間が遮断されるオフ状態と、を前記線形性調整信号によって切り替える、トランスインピーダンス増幅回路。
【請求項２】
前記利得制御回路は、前記一対の相補信号の振幅を検出する第１振幅検出回路と、前記振幅に基づいて前記利得調整信号を生成する第１生成回路と、を備える、請求項１に記載のトランスインピーダンス増幅回路。
【請求項３】
前記線形性制御回路は、前記第１振幅検出回路によって検出された前記振幅に基づいて前記線形性調整信号を生成する第２生成回路を備える請求項２に記載のトランスインピーダンス増幅回路。
【請求項４】
前記線形性制御回路は、前記入力信号の振幅を検出する第２振幅検出回路と、前記振幅に基づいて前記線形性調整信号を生成する第２生成回路と、を備える請求項１又は請求項２に記載のトランスインピーダンス増幅回路。
【請求項５】
入力信号及び基準信号に応じて一対の相補信号を生成する利得可変増幅器であって、
第１電流を供給する第１電流源と、
第２電流を供給する第２電流源と、
前記入力信号及び前記基準信号に応じて前記第１電流及び前記第２電流をそれぞれ２つに分配して第１電流信号及び第２電流信号を生成する第１差動回路と、
利得を制御するための利得調整信号に応じて前記第１電流信号を第３電流信号及び第４電流信号に分配する第２差動回路と、
前記利得調整信号に応じて前記第２電流信号を第５電流信号及び第６電流信号に分配する第３差動回路と、
前記第４電流信号を前記一対の相補信号の一方に変換する第１負荷抵抗素子と、
前記第６電流信号を前記一対の相補信号の他方に変換する第２負荷抵抗素子と、
を備え、
前記第１差動回路は、
前記入力信号が入力される制御端子と、前記第１電流源に電気的に接続された第１電流端子と、前記第２差動回路に電気的に接続された第２電流端子と、を有する第１トランジスタと、
前記基準信号が入力される制御端子と、前記第２電流源に電気的に接続された第１電流端子と、前記第３差動回路に電気的に接続された第２電流端子と、を有する第２トランジスタと、
それぞれのソースが前記第１トランジスタの第１電流端子に共通に接続されるとともにそれぞれのドレインが前記第２トランジスタの第１電流端子に共通に接続された複数の電界効果トランジスタを有する可変抵抗回路と、
を備え、
前記複数の電界効果トランジスタのそれぞれのゲートには、ドレインとソースとの間が導通するオン状態と、ドレインとソースとの間が遮断されるオフ状態と、を切り替えるための線形性調整信号が供給される、利得可変増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスインピーダンス増幅回路、及び利得可変増幅器に関する。
【背景技術】
【０００２】
従来、受光素子で発生する光電流を電圧信号に変換するトランスインピーダンス増幅回路を含む光受信モジュールが知られている。ＰＡＭ４（4-level  Pulse  Amplitude  Modulation）伝送等では、光電流に対する電圧信号の線形性が求められる。このため、トランスインピーダンス増幅回路に含まれる増幅器が飽和しないように、信号の振幅がモニタされ、振幅に応じて利得可変増幅器の利得が制御される。
【０００３】
特許文献１には、一対のトランジスタと、一対のトランジスタのエミッタ間に設けられ、直列に接続された抵抗器と電界効果トランジスタ（Field  Effect  Transistor：ＦＥＴ）とを有する可変抵抗回路と、を備える可変利得型差動増幅器が記載されている。この可変利得型差動増幅器では、ＦＥＴのゲートに制御電圧が印加され、制御電圧に応じてＦＥＴのソース−ドレイン間抵抗を変化させることによって、利得制御が行われる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−３０４７７５号公報
【特許文献２】特開昭５８−２０４６１４号公報
【特許文献３】特開平１１−５０９７１１号公報
【特許文献４】特開２００３−１６８９３７号公報
【特許文献５】特開２００３−１６８９３８号公報
【特許文献６】特開２００３−２４３９５１号公報
【特許文献７】特開２０１１−２０５４７０号公報
【特許文献８】特開昭６３−１７５５１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の可変利得型差動増幅器のように、ＦＥＴのゲートに制御電圧が印加される構成では、ＦＥＴの閾値電圧付近の制御電圧を印加することによって、ドレインとソースとの間が導通するオン状態と、ドレインとソースとの間が遮断されるオフ状態と、の間の過渡状態を用いてソース−ドレイン間の抵抗値を変化させている。しかし、ＦＥＴが過渡状態であると、ソース及びドレインの端子電圧の変動がソース−ドレイン間の抵抗値に影響を及ぼすおそれがある。これにより、入力信号に対する出力信号の線形性が劣化するおそれがある。
【０００６】
本発明では、入力信号に対する出力信号の線形性を改善可能なトランスインピーダンス増幅回路、及び利得可変増幅器が提供される。
【課題を解決するための手段】
【０００７】
本発明の一側面に係るトランスインピーダンス増幅回路は、入力信号及び基準信号に応じて一対の相補信号を生成する利得可変増幅器と、利得可変増幅器の利得を制御するための利得調整信号を生成する利得制御回路と、利得可変増幅器の線形性を制御するための線形性調整信号を生成する線形性制御回路と、を備える。利得可変増幅器は、第１電流を供給する第１電流源と、第２電流を供給する第２電流源と、入力信号及び基準信号に応じて第１電流及び第２電流をそれぞれ２つに分配して、第１電流信号及び第２電流信号を生成する第１差動回路と、利得調整信号に応じて第１電流信号を第３電流信号及び第４電流信号に分配する第２差動回路と、利得調整信号に応じて第２電流信号を第５電流信号及び第６電流信号に分配する第３差動回路と、第４電流信号を一対の相補信号の一方に変換する第１負荷抵抗素子と、第６電流信号を一対の相補信号の他方に変換する第２負荷抵抗素子と、を備える。第１差動回路は、入力信号が入力される制御端子と、第１電流源に電気的に接続された第１電流端子と、第２差動回路に電気的に接続された第２電流端子と、を有する第１トランジスタと、基準信号が入力される制御端子と、第２電流源に電気的に接続された第１電流端子と、第３差動回路に電気的に接続された第２電流端子と、を有する第２トランジスタと、それぞれのゲートに線形性調整信号が入力され、それぞれのソースが第１トランジスタの第１電流端子に共通に接続されるとともにそれぞれのドレインが第２トランジスタの第１電流端子に共通に接続された複数の電界効果トランジスタを有する可変抵抗回路と、を備える。線形性制御回路は、入力信号の振幅又は一対の相補信号の振幅が大きいほど可変抵抗回路の第１トランジスタの第１電流端子と第２トランジスタの第１電流端子との間の抵抗値が大きくなるように、複数の電界効果トランジスタのそれぞれについて、ドレインとソースとの間が導通するオン状態と、ドレインとソースとの間が遮断されるオフ状態と、を線形性調整信号によって切り替える。
【発明の効果】
【０００８】
本発明によれば、入力信号に対する出力信号の線形性を改善することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、第１実施形態に係るトランスインピーダンス増幅回路を含む光受信装置の概略構成を示す図である。
【図２】図２は、図１に示される利得可変増幅器の回路構成を示す図である。
【図３】図３は、図１に示される利得制御回路の回路構成を示す図である。
【図４】図４は、図１に示される線形性制御回路の回路構成を示す図である。
【図５】図５は、比較例のトランスインピーダンス増幅回路に用いられる利得可変増幅器の回路構成を示す図である。
【図６】図６は、図５に示される利得可変増幅器のＤＣ特性を示す図である。
【図７】図７の（ａ）は、図１に示されるトランスインピーダンス増幅回路の入力光パワーに対する出力波形の歪みのシミュレーション結果を示す図、図７の（ｂ）は、比較例のトランスインピーダンス増幅回路の入力光パワーに対する出力波形の歪みのシミュレーション結果を示す図である。
【図８】図８は、第２実施形態に係るトランスインピーダンス増幅回路を含む光受信装置の概略構成を示す図である。
【図９】図９は、図８に示される制御回路の回路構成を示す図である。
【発明を実施するための形態】
【００１０】
［本願発明の実施形態の説明］
最初に本発明の実施形態の内容を列記して説明する。
【００１１】
本発明の一側面に係るトランスインピーダンス増幅回路は、入力信号及び基準信号に応じて一対の相補信号を生成する利得可変増幅器と、利得可変増幅器の利得を制御するための利得調整信号を生成する利得制御回路と、利得可変増幅器の線形性を制御するための線形性調整信号を生成する線形性制御回路と、を備える。利得可変増幅器は、第１電流を供給する第１電流源と、第２電流を供給する第２電流源と、入力信号及び基準信号に応じて第１電流及び第２電流をそれぞれ２つに分配して、第１電流信号及び第２電流信号を生成する第１差動回路と、利得調整信号に応じて第１電流信号を第３電流信号及び第４電流信号に分配する第２差動回路と、利得調整信号に応じて第２電流信号を第５電流信号及び第６電流信号に分配する第３差動回路と、第４電流信号を一対の相補信号の一方に変換する第１負荷抵抗素子と、第６電流信号を一対の相補信号の他方に変換する第２負荷抵抗素子と、を備える。第１差動回路は、入力信号が入力される制御端子と、第１電流源に電気的に接続された第１電流端子と、第２差動回路に電気的に接続された第２電流端子と、を有する第１トランジスタと、基準信号が入力される制御端子と、第２電流源に電気的に接続された第１電流端子と、第３差動回路に電気的に接続された第２電流端子と、を有する第２トランジスタと、それぞれのゲートに線形性調整信号が入力され、それぞれのソースが第１トランジスタの第１電流端子に共通に接続されるとともにそれぞれのドレインが第２トランジスタの第１電流端子に共通に接続された複数の電界効果トランジスタを有する可変抵抗回路と、を備える。線形性制御回路は、入力信号の振幅又は一対の相補信号の振幅が大きいほど可変抵抗回路の第１トランジスタの第１電流端子と第２トランジスタの第１電流端子との間の抵抗値が大きくなるように、複数の電界効果トランジスタのそれぞれについて、ドレインとソースとの間が導通するオン状態と、ドレインとソースとの間が遮断されるオフ状態と、を線形性調整信号によって切り替える。
【００１２】
このトランスインピーダンス増幅回路では、第１差動回路が備える第１トランジスタの制御端子に入力信号が入力され、第２トランジスタの制御端子に基準信号が供給される。このような非対称な構成では、特に、電界効果トランジスタが過渡状態であると、ソース及びドレインの端子電圧の変動がソース−ドレイン間の抵抗値に影響を及ぼし、入力信号に対する相補信号の線形性が劣化するおそれがある。これに対し、上記トランスインピーダンス増幅回路では、複数の電界効果トランジスタのそれぞれのゲートに線形性調整信号が供給されることによって、各電界効果トランジスタはオン状態及びオフ状態のいずれかに切り替えられる。これにより、可変抵抗回路の抵抗値が設定される。このため、電界効果トランジスタを過渡状態とすることなく、可変抵抗回路の抵抗値を段階的に変更することができるので、可変抵抗回路の抵抗値を安定化することが可能となる。その結果、入力信号に対する相補信号の線形性を改善することが可能となる。
【００１３】
利得制御回路は、一対の相補信号の振幅を検出する第１振幅検出回路と、振幅に基づいて利得調整信号を生成する第１生成回路と、を備えてもよい。この場合、一対の相補信号を用いて利得調整信号が生成される。これにより、例えば、利得可変増幅器による増幅の線形性を維持できるように利得が調整され得る。その結果、入力信号の電圧範囲を拡大することが可能となる。
【００１４】
線形性制御回路は、第１振幅検出回路によって検出された振幅に基づいて線形性調整信号を生成する第２生成回路を備えてもよい。この場合、一対の相補信号を用いて可変抵抗回路の制御が行われる。つまり、第１振幅検出回路によって検出された振幅で、利得可変増幅器の利得及び線形性の両方が制御されるので、利得可変増幅器の利得制御及び線形性制御で、振幅検出回路を共通化できる。これにより、回路規模を小さくすることができる。
【００１５】
線形性制御回路は、入力信号の振幅を検出する第２振幅検出回路と、振幅に基づいて線形性調整信号を生成する第２生成回路と、を備えてもよい。この場合、入力信号を用いて可変抵抗回路の制御が行われる。つまり、利得可変増幅器によって増幅される前の信号を用いて、利得可変増幅器の線形性が制御されるので、利得可変増幅器による増幅のばらつきの影響を受けることなく利得可変増幅器の線形性を制御することができる。
【００１６】
本発明の別の側面に係る利得可変増幅器は、入力信号及び基準信号に応じて一対の相補信号を生成する利得可変増幅器であって、第１電流を供給する第１電流源と、第２電流を供給する第２電流源と、入力信号及び基準信号に応じて第１電流及び第２電流をそれぞれ２つに分配して第１電流信号及び第２電流信号を生成する第１差動回路と、利得を制御するための利得調整信号に応じて第１電流信号を第３電流信号及び第４電流信号に分配する第２差動回路と、利得調整信号に応じて第２電流信号を第５電流信号及び第６電流信号に分配する第３差動回路と、第４電流信号を一対の相補信号の一方に変換する第１負荷抵抗素子と、第６電流信号を一対の相補信号の他方に変換する第２負荷抵抗素子と、を備える。第１差動回路は、入力信号が入力される制御端子と、第１電流源に電気的に接続された第１電流端子と、第２差動回路に電気的に接続された第２電流端子と、を有する第１トランジスタと、基準信号が入力される制御端子と、第２電流源に電気的に接続された第１電流端子と、第３差動回路に電気的に接続された第２電流端子と、を有する第２トランジスタと、それぞれのソースが第１トランジスタの第１電流端子に共通に接続されるとともにそれぞれのドレインが第２トランジスタの第１電流端子に共通に接続された複数の電界効果トランジスタを有する可変抵抗回路と、を備える。複数の電界効果トランジスタのそれぞれのゲートには、ドレインとソースとの間が導通するオン状態と、ドレインとソースとの間が遮断されるオフ状態と、を切り替えるための線形性調整信号が供給される。
【００１７】
この利得可変増幅器では、第１差動回路が備える第１トランジスタの制御端子に入力信号が入力され、第２トランジスタの制御端子に基準信号が供給される。このような非対称な構成では、特に、電界効果トランジスタが過渡状態であると、ソース及びドレインの端子電圧の変動がソース−ドレイン間の抵抗値に影響を及ぼし、入力信号に対する相補信号の線形性が劣化するおそれがある。これに対し、上記利得可変増幅器では、複数の電界効果トランジスタのそれぞれのゲートに線形性調整信号が供給されることによって、各電界効果トランジスタはオン状態及びオフ状態のいずれかに切り替えられる。これにより、可変抵抗回路の抵抗値が設定される。このため、電界効果トランジスタを過渡状態とすることなく、可変抵抗回路の抵抗値を段階的に変更することができるので、可変抵抗回路の抵抗値を安定化することが可能となる。その結果、入力信号に対する相補信号の線形性を改善することが可能となる。
【００１８】
［本願発明の実施形態の詳細］
本発明の実施形態に係るトランスインピーダンス増幅回路、及び利得可変増幅器の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【００１９】
（第１実施形態）
図１は、第１実施形態に係るトランスインピーダンス増幅回路を含む光受信装置の概略構成を示す図である。図２は、図１に示される利得可変増幅器の回路構成を示す図である。図３は、図１に示される利得制御回路の回路構成を示す図である。図４は、図１に示される線形性制御回路の回路構成を示す図である。
【００２０】
図１に示される光受信装置１は、不図示の光送信装置から送信された光信号Ｐｉｎを受信する。光受信装置１は、受光素子ＰＤと、トランスインピーダンス増幅回路１０と、を備える。受光素子ＰＤは、光信号Ｐｉｎを受信し、光信号Ｐｉｎに応じた光電流を生成する。受光素子ＰＤは、例えば、フォトダイオードである。受光素子ＰＤの一方の端子は、所定のバイアス電圧に電気的に接続され、受光素子ＰＤの他方の端子は、光電流を出力する。
【００２１】
トランスインピーダンス増幅回路１０は、受光素子ＰＤからの光電流を入力信号Ｄｉｎとして受け、入力信号Ｄｉｎに応じて電圧信号である出力信号ＤｏｕｔＰ，ＤｏｕｔＮを出力する。出力信号ＤｏｕｔＰ，ＤｏｕｔＮは、一対の相補信号である。トランスインピーダンス増幅回路１０は、入力端子１０ａと、出力端子１０ｂと、出力端子１０ｃと、を備える。入力端子１０ａには入力信号Ｄｉｎが入力される。出力端子１０ｂから出力信号ＤｏｕｔＰが出力され、出力端子１０ｃから出力信号ＤｏｕｔＮが出力される。出力信号ＤｏｕｔＰ，ＤｏｕｔＮは、一つの差動信号（差動出力信号）を構成する。
【００２２】
トランスインピーダンス増幅回路１０は、ＴＩＡ（TransImpedance  Amplifier）部１１と、ダミーＴＩＡ部１２と、利得可変増幅器１３と、バッファ１４と、出力バッファ１５と、オフセット制御回路１６と、バイパス回路１７と、利得制御回路１８と、線形性制御回路１９と、を備える。
【００２３】
ＴＩＡ部１１は、入力信号Ｄｉｎを電圧信号Ｖｉｎ（入力信号）に変換する回路である。具体的には、ＴＩＡ部１１は、アンプ１１ａと帰還抵抗素子１１ｂとを備え、入力信号Ｄｉｎからバイパス電流Ｉｂを差し引いた電流信号Ｉｉｎに応じた電圧信号Ｖｉｎを生成する。ＴＩＡ部１１は、電圧信号Ｖｉｎを利得可変増幅器１３に出力する。ＴＩＡ部１１の利得（電流信号Ｉｉｎの大きさに対する電圧信号Ｖｉｎの大きさの比）は、帰還抵抗素子１１ｂの抵抗値（トランスインピーダンス）によって決まる。
【００２４】
ダミーＴＩＡ部１２は、電圧信号である基準信号Ｖｒｅｆを生成する回路である。ダミーＴＩＡ部１２は、基準信号Ｖｒｅｆを利得可変増幅器１３に出力する。基準信号Ｖｒｅｆは、利得可変増幅器１３において単一の電圧信号Ｖｉｎを差動信号に変換するために用いられ、所定の電圧値を有する。ダミーＴＩＡ部１２は、ＴＩＡ部１１と同様に、アンプと帰還抵抗素子とを備えていてもよい。ダミーＴＩＡ部１２がＴＩＡ部１１と同様の構成を有することで、アンプの電源電圧及び温度の変化による電圧信号Ｖｉｎの変化を補償（相殺）するように基準信号Ｖｒｅｆが生成されてもよい。
【００２５】
利得可変増幅器１３は、電圧信号Ｖｉｎ及び基準信号Ｖｒｅｆに応じて、一対の相補信号である出力信号Ｖｏｕｔ１，Ｖｏｕｔ２を生成する回路である。図２に示されるように、利得可変増幅器１３は、電流源２１（第１電流源）と、電流源２２（第２電流源）と、差動回路２３（第１差動回路）と、差動増幅器２４と、差動回路２５（第２差動回路）と、差動回路２６（第３差動回路）と、負荷抵抗素子２７（第１負荷抵抗素子）と、負荷抵抗素子２８（第２負荷抵抗素子）と、を備える。
【００２６】
電流源２１は、電流Ｉ１（第１電流）を供給する回路である。電流源２１は、電流Ｉ１を差動回路２３に供給する。電流源２２は、電流Ｉ２（第２電流）を供給する回路である。電流源２２は、電流Ｉ２を差動回路２３に供給する。電流Ｉ１と電流Ｉ２とは、同じ大きさに設定されてもよい。
【００２７】
差動回路２３は、電圧信号Ｖｉｎと基準信号Ｖｒｅｆとに応じて電流Ｉ１及び電流Ｉ２をそれぞれ２つに分配して、電流信号Ｉｃ１（第１電流信号）及び電流信号Ｉｃ２（第２電流信号）を生成する回路である。差動回路２３は、トランジスタ３１（第１トランジスタ）と、トランジスタ３２（第２トランジスタ）と、可変抵抗回路３３と、を備える。電流Ｉ１と電流Ｉ２との和は、電流信号Ｉｃ１と電流信号Ｉｃ２との和に略等しい。ここで、「略等しい」と記載したのは、後述するようにトランジスタ３１，３２がバイポーラトランジスタである場合、ベース電流がエミッタに流れ込むことでエミッタ電流（電流Ｉ１，Ｉ２）がコレクタ電流（電流信号Ｉｃ１，Ｉｃ２）よりも大きくなるためである。例えば、トランジスタ３１，３２がＭＯＳ（Metal-Oxide-Semiconductor）構造を有する電界効果トランジスタである場合は、ゲート電流をゼロとみなしてもよいので、電流Ｉ１と電流Ｉ２との和は、電流信号Ｉｃ１と電流信号Ｉｃ２との和に等しくなる。差動回路２３は、電圧信号Ｖｉｎと基準信号Ｖｒｅｆとの差に応じて、電流Ｉ１と電流Ｉ２との和を２つに分配してそれぞれ電流信号Ｉｃ１と電流信号Ｉｃ２とを生成する。
【００２８】
トランジスタ３１，３２は、例えば、ＮＰＮ型バイポーラトランジスタである。トランジスタ３１のベース（制御端子）は、ＴＩＡ部１１の出力端子に電気的に接続されており、トランジスタ３１のベースには、電圧信号Ｖｉｎが入力される。トランジスタ３１のエミッタ（第１電流端子）は、電流源２１に電気的に接続されている。トランジスタ３１のコレクタ（第２電流端子）は、差動回路２５に電気的に接続されている。トランジスタ３２のベース（制御端子）は、ダミーＴＩＡ部１２の出力端子に電気的に接続されており、トランジスタ３２のベースには、基準信号Ｖｒｅｆが入力される。トランジスタ３２のエミッタ（第１電流端子）は、電流源２２に電気的に接続されている。トランジスタ３２のコレクタ（第２電流端子）は、差動回路２６に電気的に接続されている。
【００２９】
可変抵抗回路３３は、トランジスタ３１のエミッタとトランジスタ３２のエミッタとの間に設けられ、トランジスタ３１のエミッタとトランジスタ３２のエミッタとの間の抵抗値を設定するための回路である。可変抵抗回路３３は、抵抗素子３４と、複数（Ｎ個；Ｎは２以上の整数を表す）の電界効果トランジスタ（Field  Effect  Transistor：ＦＥＴ）３５と、を備える。なお、Ｎ個のＦＥＴ３５を区別するために、ＦＥＴ３５＿ｋ（ｋは１以上Ｎ以下の整数）と表す場合がある。抵抗素子３４は、固定の抵抗値Ｒｅを有する。抵抗素子３４の一端は、トランジスタ３１のエミッタに電気的に接続され、抵抗素子３４の他端は、トランジスタ３２のエミッタに電気的に接続されている。
【００３０】
ＦＥＴ３５＿１〜３５＿Ｎは、抵抗素子３４と並列に接続され、かつ、互いに並列に接続されている。つまり、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれのソースは、互いに電気的に接続され、トランジスタ３１のエミッタに共通に電気的に接続されている。ＦＥＴ３５＿１〜３５＿Ｎのそれぞれのドレインは、互いに電気的に接続され、トランジスタ３２のエミッタに共通に電気的に接続されている。ＦＥＴ３５＿１〜３５＿Ｎのそれぞれのゲートには、線形性調整信号Ｖｃｔｌが入力される。線形性調整信号Ｖｃｔｌは、利得可変増幅器１３の線形性を制御するための制御信号である。線形性調整信号Ｖｃｔｌは、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎを含む。つまり、ＦＥＴ３５＿ｋのゲートには、線形性調整信号Ｖｃｔｌ＿ｋが入力される。
【００３１】
ＦＥＴ３５＿ｋの状態は、線形性調整信号Ｖｃｔｌ＿ｋによって、ドレインとソースとの間が例えば数十Ω以下の比較的小さい抵抗値（オン抵抗値）で導通するオン状態、又は、ドレインとソースとの間が遮断されるオフ状態に切り替えられる。線形性調整信号Ｖｃｔｌ＿ｋの電圧レベルは、ＦＥＴ３５＿ｋの閾値電圧よりも十分に小さい０レベルと、ＦＥＴ３５＿ｋの閾値電圧よりも十分に大きい１レベルと、のいずれかに設定され、ＦＥＴ３５＿ｋの閾値電圧付近には設定されない。したがって、０レベルの線形性調整信号Ｖｃｔｌ＿ｋが入力された場合には、ＦＥＴ３５＿ｋの状態はオフ状態となり、１レベルの線形性調整信号Ｖｃｔｌ＿ｋが入力された場合には、ＦＥＴ３５＿ｋの状態はオン状態となる。したがって、個々のＦＥＴ３５＿ｋは、それぞれの線形性調整信号Ｖｃｔｌ＿ｋによって制御される電気的なスイッチとして機能する。なお、本実施形態では、ＦＥＴ３５＿１〜３５＿Ｎのサイズ（チャンネル幅Ｗ及びチャンネル長Ｌ）は互いに等しく、ＦＥＴ３５＿１〜３５＿Ｎのオン抵抗値は互いに等しい。このように、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれが、オン状態又はオフ状態に個別に設定されることにより、ＦＥＴ３５＿１〜３５＿Ｎは可変抵抗器として機能する。このように、ドレインとソースとの間に同じ抵抗値を有する複数のＦＥＴ３５＿１〜３５＿Ｎについて、オン状態の数とオフ状態の数とを変えることで可変抵抗回路３３の抵抗値を一定の間隔で均等に変化させることができる。また、個々のＦＥＴ３５＿ｋの状態は、オン状態かオフ状態かのいずれかであるので、後述するような差動回路２３内部の過渡的な電圧の影響を回避することができ、線形性の劣化を抑制することができる。
【００３２】
差動増幅器２４は、利得調整信号Ｖｇａを入力し、利得調整信号Ｖｇａ＋，Ｖｇａ−を生成する回路である。利得調整信号Ｖｇａは、利得可変増幅器１３の利得を制御するための制御信号である。利得調整信号Ｖｇａ＋，Ｖｇａ−は、それぞれ正相と逆相という互いの位相が１８０度異なる相補的に変化する一対の信号である。利得調整信号Ｖｇａ＋，Ｖｇａ−の間の電位差により、利得可変増幅器１３の電圧信号Ｖｉｎに対する出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の利得が制御される。差動増幅器２４は、利得調整信号Ｖｇａ＋，Ｖｇａ−を差動回路２５及び差動回路２６に出力する。
【００３３】
差動回路２５は、利得調整信号Ｖｇａに応じて電流信号Ｉｃ１を電流信号Ｉｃ３（第３電流信号）及び電流信号Ｉｃ４（第４電流信号）に分配する回路である。差動回路２５は、トランジスタ５１と、トランジスタ５２と、を備える。
【００３４】
トランジスタ５１，５２は、例えば、ＮＰＮ型バイポーラトランジスタである。トランジスタ５１のベースは、差動増幅器２４の反転出力端子に電気的に接続され、トランジスタ５１のベースには、利得調整信号Ｖｇａ−が入力される。トランジスタ５２のベースは、差動増幅器２４の非反転出力端子に電気的に接続され、トランジスタ５２のベースには、利得調整信号Ｖｇａ＋が入力される。トランジスタ５１のエミッタ及びトランジスタ５２のエミッタは、互いに電気的に接続され、トランジスタ３１のコレクタと電気的に接続されている。トランジスタ５１のコレクタは電源電圧ＶＣＣに電気的に接続されている。トランジスタ５２のコレクタは負荷抵抗素子２７を介して電源電圧ＶＣＣに電気的に接続されている。
【００３５】
差動回路２６は、利得調整信号Ｖｇａに応じて電流信号Ｉｃ２を電流信号Ｉｃ５（第５電流信号）及び電流信号Ｉｃ６（第６電流信号）に分配する回路である。差動回路２６は、トランジスタ６１と、トランジスタ６２と、を備える。
【００３６】
トランジスタ６１，６２は、例えば、ＮＰＮ型バイポーラトランジスタである。トランジスタ６１のベースは、差動増幅器２４の反転出力端子に電気的に接続され、トランジスタ６１のベースには、利得調整信号Ｖｇａ−が入力される。トランジスタ６２のベースは、差動増幅器２４の非反転出力端子に電気的に接続され、トランジスタ６２のベースには、利得調整信号Ｖｇａ＋が入力される。トランジスタ６１のエミッタ及びトランジスタ６２のエミッタは、互いに電気的に接続され、トランジスタ３２のコレクタと電気的に接続されている。トランジスタ６１のコレクタは電源電圧ＶＣＣに電気的に接続されている。トランジスタ６２のコレクタは負荷抵抗素子２８を介して電源電圧ＶＣＣに電気的に接続されている。
【００３７】
差動回路２５は、電流信号Ｉｃ１を、利得調整信号Ｖｇａ＋，Ｖｇａ−に応じてトランジスタ５１のコレクタ電流である電流信号Ｉｃ３とトランジスタ５２のコレクタ電流である電流信号Ｉｃ４とに分配する。差動回路２６は、電流信号Ｉｃ２を、利得調整信号Ｖｇａ＋，Ｖｇａ−に応じてトランジスタ６１のコレクタ電流である電流信号Ｉｃ５とトランジスタ６２のコレクタ電流である電流信号Ｉｃ６とに分配する。利得可変増幅器１３において、電流信号Ｉｃ３に対する電流信号Ｉｃ４の比が、電流信号Ｉｃ５に対する電流信号Ｉｃ６の比と等しい状態を保つように差動回路２５，２６が構成されている。
【００３８】
負荷抵抗素子２７は、電流信号Ｉｃ４を出力信号Ｖｏｕｔ１（一対の相補信号の一方）に変換する。具体的には、電流信号Ｉｃ４が負荷抵抗素子２７に流れることによって生じるトランジスタ５２のコレクタ電位が出力信号Ｖｏｕｔ１として出力される。負荷抵抗素子２８は、電流信号Ｉｃ６を出力信号Ｖｏｕｔ２（一対の相補信号の他方）に変換する。具体的には、電流信号Ｉｃ６が負荷抵抗素子２８に流れることによって生じるトランジスタ６２のコレクタ電位が出力信号Ｖｏｕｔ２として出力される。出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の基準電位は、負荷抵抗素子２７，２８が接続された電源電圧ＶＣＣに等しい。すなわち、電流信号Ｉｃ４がゼロのときには、出力信号Ｖｏｕｔ１の電位は電源電圧ＶＣＣに等しくなり、電流信号Ｉｃ４が負荷抵抗素子２７を流れるときには、出力信号Ｖｏｕｔ１の電位は電源電圧ＶＣＣよりも負荷抵抗素子２７の電圧降下（負荷抵抗素子２７の抵抗値×電流信号Ｉｃ４の大きさ）だけ低い電位となる。同様に、電流信号Ｉｃ６がゼロのときには、出力信号Ｖｏｕｔ２の電位は電源電圧ＶＣＣに等しくなり、電流信号Ｉｃ６が負荷抵抗素子２８を流れるときには、出力信号Ｖｏｕｔ２の電位は電源電圧ＶＣＣよりも負荷抵抗素子２８の電圧降下（負荷抵抗素子２８の抵抗値×電流信号Ｉｃ６の大きさ）だけ低い電位となる。負荷抵抗素子２７，２８のそれぞれの抵抗値は、通常同じ値に設定される場合が多い。その場合、出力信号Ｖｏｕｔ１と出力信号Ｖｏｕｔ２とは一つの差動信号を構成する。
【００３９】
バッファ１４は、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２を増幅し、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２を出力する差動増幅器である。このとき、例えば、出力信号Ｖｏｕｔｘ１と出力信号Ｖｏｕｔｘ２との差（＝Ｖｏｕｔｘ１−Ｖｏｕｔｘ２）は、出力信号Ｖｏｕｔ１と出力信号Ｖｏｕｔ２との差（＝Ｖｏｕｔ１−Ｖｏｕｔ２）にバッファ１４の利得（差動利得）を乗じた大きさに等しくなる。出力バッファ１５は、バッファ１４によって増幅された出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２をさらに増幅し、出力信号ＤｏｕｔＰ，ＤｏｕｔＮを出力する差動増幅器である。このとき、例えば、出力信号ＤｏｕｔＰと出力信号ＤｏｕｔＮとの差（＝ＤｏｕｔＰ−ＤｏｕｔＮ）は、出力信号Ｖｏｕｔｘ１と出力信号Ｖｏｕｔｘ２との差（＝Ｖｏｕｔｘ１−Ｖｏｕｔｘ２）に出力バッファ１５の利得（差動利得）を乗じた大きさに等しくなる。バッファ１４及び出力バッファ１５の利得は予め定められた固定値に設定されている。
【００４０】
オフセット制御回路１６は、出力バッファ１５から出力された出力信号ＤｏｕｔＰ，ＤｏｕｔＮに応じて、電流信号Ｉｉｎの時間平均が所定の値となるように制御する制御信号Ｖｏｆｆｓｅｔを生成する回路である。オフセット制御回路１６は、制御信号Ｖｏｆｆｓｅｔをバイパス回路１７に出力する。オフセット制御回路１６は、例えば、出力信号ＤｏｕｔＰと出力信号ＤｏｕｔＮとの差（＝ＤｏｕｔＰ−ＤｏｕｔＮ）が大きくなるに従いバイパス電流Ｉｂが大きくなるようにバイパス回路１７を制御することで、電流信号Ｉｉｎの時間平均値が過剰に増加するのを抑制する。
【００４１】
バイパス回路１７は、制御信号Ｖｏｆｆｓｅｔに応じて入力信号Ｄｉｎからバイパス電流Ｉｂをバイパス（分流）する回路である。本実施形態では、バイパス回路１７は、ＦＥＴを含む。ＦＥＴのゲートは、オフセット制御回路１６の出力端子に接続されており、ＦＥＴのゲートに制御信号Ｖｏｆｆｓｅｔが供給される。ＦＥＴのソースは接地電位に電気的に接続されている。ＦＥＴのドレインは入力端子１０ａに電気的に接続されている。バイパス回路１７は、制御信号Ｖｏｆｆｓｅｔに応じてバイパス電流Ｉｂの大きさを増減するが、図１に示される構成に限定されず、同じ機能を実現するために他の回路構成を有してもよい。
【００４２】
利得制御回路１８は、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅に基づいて利得調整信号Ｖｇａを生成する回路である。利得制御回路１８は、利得調整信号Ｖｇａを用いて電流信号Ｉｃ４及び電流信号Ｉｃ６を制御することによって、利得可変増幅器１３の利得を調整する。利得制御回路１８は、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の振幅が大きいほど、利得可変増幅器１３の利得が小さくなるように、利得調整信号Ｖｇａを生成する。この例では、利得制御回路１８は、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の振幅が大きいほど、利得調整信号Ｖｇａの電圧レベルが小さくなるように、利得調整信号Ｖｇａを生成する。
【００４３】
図３に示されるように、利得制御回路１８は、振幅検出回路８１（第１振幅検出回路）と、生成回路８２（第１生成回路）と、を備える。振幅検出回路８１は、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の振幅を検出する回路である。具体的には、振幅検出回路８１は、バッファ１４によって増幅された出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅を検出する。振幅検出回路８１は、ピーク検出回路８３と、平均値検出回路８４と、差動増幅器８５と、を備える。
【００４４】
ピーク検出回路８３は、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２のピーク値を検出する回路である。ピーク検出回路８３は、検出したピーク値を差動増幅器８５に出力する。平均値検出回路８４は、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の時間平均値（平均電圧値）を検出する回路である。平均値検出回路８４は、検出した平均値を差動増幅器８５に出力する。差動増幅器８５は、ピーク検出回路８３によって検出されたピーク値と平均値検出回路８４によって検出された平均値との差分値を生成し、差分値を基に出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅を検出する。差動増幅器８５の非反転入力端子にはピーク値が入力され、差動増幅器８５の反転入力端子には平均値が入力される。差動増幅器８５は、ピーク値から平均値を減算した値（振幅の１／２に等しい）から振幅を検出する。差動増幅器８５は、検出した振幅を生成回路８２に出力する。
【００４５】
生成回路８２は、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅に基づいて利得調整信号Ｖｇａを生成する回路である。この例では、生成回路８２は、差動増幅器である。生成回路８２の反転入力端子には、振幅検出回路８１から出力された振幅が入力される。生成回路８２の非反転入力端子には、基準信号Ａｒｅｆが入力されている。基準信号Ａｒｅｆは、予め定められた固定値であり、使用される光信号Ｐｉｎの範囲で、バッファ１４及び出力バッファ１５の信号が歪まないような値に設定される。生成回路８２は、基準信号Ａｒｅｆから振幅を減算した値を増幅することで利得調整信号Ｖｇａを生成する。この構成によれば、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅が大きいほど、利得調整信号Ｖｇａの値は小さくなる。生成回路８２は、利得調整信号Ｖｇａを利得可変増幅器１３に出力する。
【００４６】
線形性制御回路１９は、電圧信号Ｖｉｎの振幅に基づいて線形性調整信号Ｖｃｔｌを生成する回路である。具体的には、線形性制御回路１９は、電圧信号Ｖｉｎの振幅が大きいほど、可変抵抗回路３３の抵抗値が大きくなるように、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれについて、オン状態とオフ状態とを線形性調整信号Ｖｃｔｌによって切り替える。例えば、Ｎ個のＦＥＴ３５＿１〜３５＿Ｎのうち、オフ状態のＦＥＴの数が多くなり、オン状態のＦＥＴの数が少なくなるほど、可変抵抗回路３３の抵抗値は大きくなるので、オン状態のＦＥＴの数を減らし、オフ状態のＦＥＴの数を増やすように線形性調整信号Ｖｃｔｌを生成する。
【００４７】
図４に示されるように、線形性制御回路１９は、振幅検出回路９１（第２振幅検出回路）と、生成回路９２（第２生成回路）と、を備える。振幅検出回路９１は、電圧信号Ｖｉｎの振幅を検出する回路である。振幅検出回路９１は、ピーク検出回路９３と、平均値検出回路９４と、差動増幅器９５と、を備える。
【００４８】
ピーク検出回路９３は、電圧信号Ｖｉｎのピーク値を検出する回路である。ピーク検出回路９３は、検出したピーク値を差動増幅器９５に出力する。平均値検出回路９４は、電圧信号Ｖｉｎの時間平均値（平均電圧値）を検出する回路である。平均値検出回路９４は、検出した平均値を差動増幅器９５に出力する。差動増幅器９５は、ピーク検出回路９３によって検出されたピーク値と平均値検出回路９４によって検出された平均値との差分値を生成し、差分値を基に電圧信号Ｖｉｎの振幅を検出する。差動増幅器９５の非反転入力端子にはピーク値が入力され、差動増幅器９５の反転入力端子には平均値が入力される。差動増幅器９５は、ピーク値から平均値を減算した値（振幅の１／２に等しい）から振幅を検出する。差動増幅器９５は、検出した振幅を生成回路９２に出力する。
【００４９】
生成回路９２は、電圧信号Ｖｉｎの振幅に基づいて線形性調整信号Ｖｃｔｌを生成する回路である。生成回路９２は、Ａ／Ｄ変換器９６と、デジタル回路９７と、を備える。Ａ／Ｄ変換器９６は、振幅検出回路９１によって検出された電圧信号Ｖｉｎの振幅をデジタル値に変換する回路である。Ａ／Ｄ変換器９６は、デジタル値をデジタル回路９７に出力する。デジタル回路９７は、デジタル値が大きいほど可変抵抗回路３３の抵抗値が大きくなるように線形性調整信号Ｖｃｔｌを生成する。すなわち、線形性調整信号Ｖｃｔｌを調整することで、Ｎ個のＦＥＴ３５＿１〜３５＿Ｎのうちオフ状態のＦＥＴの数を増やし、オン状態のＦＥＴの数を減らす。
【００５０】
例えば、デジタル回路９７には、値が大きい順に、第１閾値、第２閾値、・・・及び第Ｎ閾値のＮ個の閾値が予め設定されている。すなわち、各閾値は、第１閾値＞第２閾値＞・・・＞第Ｎ−１閾値＞第Ｎ閾値となるように設定されている。デジタル回路９７は、Ａ／Ｄ変換器９６から受け取ったデジタル値が第１閾値よりも大きい場合には、ＦＥＴ３５＿１〜３５＿Ｎのすべてをオフ状態とする線形性調整信号Ｖｃｔｌを生成する。具体的には、デジタル回路９７は、０レベルの線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎを生成する。つまり、デジタル回路９７は、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎをすべて０レベルに設定する。デジタル回路９７は、デジタル値が第１閾値以下であり、かつ第２閾値よりも大きい場合には、ＦＥＴ３５＿１〜３５＿Ｎのうち１つをオン状態とし、残りのＮ−１個をオフ状態とする線形性調整信号Ｖｃｔｌを生成する。例えば、デジタル回路９７は、１レベルの線形性調整信号Ｖｃｔｌ＿１と０レベルの線形性調整信号Ｖｃｔｌ＿２〜Ｖｃｔｌ＿Ｎとを生成する。
【００５１】
同様に、デジタル回路９７は、デジタル値が第ｋ閾値以下であり、かつ第ｋ＋１閾値よりも大きい場合には、ＦＥＴ３５＿１〜３５＿Ｎのうちｋ個をオン状態とし、（Ｎ−ｋ）個をオフ状態とする線形性調整信号Ｖｃｔｌを生成する。例えば、デジタル回路９７は、１レベルの線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿ｋと０レベルの線形性調整信号Ｖｃｔｌ＿ｋ＋１〜Ｖｃｔｌ＿Ｎとを生成する。デジタル回路９７は、デジタル値が第Ｎ閾値以下である場合には、ＦＥＴ３５＿１〜３５＿Ｎのすべてをオン状態とする線形性調整信号Ｖｃｔｌを生成する。具体的には、デジタル回路９７は、１レベルの線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎを生成する。つまり、デジタル回路９７は、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎをすべて１レベルに設定する。
【００５２】
つまり、線形性制御回路１９は、電圧信号Ｖｉｎの振幅が大きいほど、線形性調整信号ＶｃｔｌによってＦＥＴ３５＿１〜３５＿Ｎのうちオフ状態のＦＥＴの数を増やすとともに、オン状態のＦＥＴの数を減らす。また、線形性制御回路１９は、電圧信号Ｖｉｎの振幅が小さいほど、線形性調整信号ＶｃｔｌによってＦＥＴ３５＿１〜３５＿Ｎのうちオフ状態のＦＥＴの数を減らすとともに、オン状態のＦＥＴの数を増やす。これにより、トランジスタ３１のエミッタとトランジスタ３２のエミッタとの間の抵抗値が可変制御される。
【００５３】
トランスインピーダンス増幅回路１０では、入力信号Ｄｉｎの周波数が高くなるほど、ＴＩＡ部１１だけで十分な利得を得ることが難しくなり、トランスインピーダンス増幅回路１０の入力換算雑音を抑制するために、利得可変増幅器１３の雑音を低減することが必要となる。このため、可変抵抗回路３３の抵抗値を小さくすることで利得可変増幅器１３の利得を大きくすることによって、利得可変増幅器１３の内部のショット雑音及び負荷抵抗素子２７，２８の熱雑音等がトランスインピーダンス増幅回路１０の入力換算雑音に与える影響の度合いが低減される。すなわち、利得可変増幅器１３の内部の上記雑音要素がトランスインピーダンス増幅回路１０の入力換算雑音に与える影響の度合いは、それらの雑音源による雑音をトランスインピーダンス増幅回路１０の入力から利得可変増幅器１３の出力までの利得で割った値となる。このため、利得可変増幅器１３の利得を大きくすることで雑音（入力換算雑音）が低減される。
【００５４】
このため、利得可変増幅器１３は、電圧信号Ｖｉｎの振幅が小さい時には、可変抵抗回路３３の抵抗値を小さくして雑音を低減し、電圧信号Ｖｉｎの振幅が大きい時には可変抵抗回路３３の抵抗値を大きくして線形入力範囲を拡大するように制御される。
【００５５】
次に、図５〜図７を参照して、比較例のトランスインピーダンス増幅回路と比較しながら、トランスインピーダンス増幅回路１０及び利得可変増幅器１３の作用効果を説明する。図５は、比較例のトランスインピーダンス増幅回路に用いられる利得可変増幅器の回路構成を示す図である。
【００５６】
図５に示されるように、比較例の利得可変増幅器１１３は、差動回路２３に代えて差動回路１２３を備える点において利得可変増幅器１３と主に相違する。差動回路１２３は、可変抵抗回路３３に代えて可変抵抗回路１３３を備える点において差動回路２３と主に相違する。可変抵抗回路１３３は、ＦＥＴ３５＿１〜３５＿Ｎに代えて１つのＦＥＴ３５を備える点において可変抵抗回路３３と主に相違する。
【００５７】
この利得可変増幅器１１３が用いられるトランスインピーダンス増幅回路では、線形性制御回路は、アナログ値の線形性調整信号ＶｃｔｌをＦＥＴ３５に出力する。つまり、線形性制御回路は、電圧信号Ｖｉｎの振幅が小さいほど、線形性調整信号Ｖｃｔｌの電圧レベルを大きくして可変抵抗回路１３３（ＦＥＴ３５）の抵抗値を小さくし、電圧信号Ｖｉｎの振幅が大きいほど、線形性調整信号Ｖｃｔｌの電圧レベルを小さくして可変抵抗回路１３３（ＦＥＴ３５）の抵抗値を大きくする。
【００５８】
図６は、図５に示される利得可変増幅器のＤＣ特性を示す図である。図７の（ａ）は、図１に示されるトランスインピーダンス増幅回路の入力光パワーに対する出力波形の歪みのシミュレーション結果を示す図、図７の（ｂ）は、比較例のトランスインピーダンス増幅回路の入力光パワーに対する出力波形の歪みのシミュレーション結果を示す図である。図６の横軸は電圧信号Ｖｉｎと基準信号Ｖｒｅｆとの差である差動入力電圧（＝Ｖｉｎ−Ｖｒｅｆ）［Ｖ］を示し、図６の縦軸は利得可変増幅器１３の微分利得［ａ．ｕ．］を示す。なお、「ａ．ｕ．」は、任意単位（arbitrary  unit）を意味する。図７の（ａ）、（ｂ）の横軸は光信号Ｐｉｎの光変調振幅（Optical  Modulation  Amplitude；ＯＭＡ）［ｄＢｍ］を示し、図７の（ａ）、（ｂ）の縦軸は出力波形の歪み率（Total  Harmonic  Distortion；ＴＨＤ）［％］を示す。ここでは、電圧信号Ｖｉｎとして１ＧＨｚの周波数を有する正弦波を用いた場合の利得可変増幅器１３，１１３から出力される出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の歪み率を示す。なお、電圧信号Ｖｉｎとして１ＧＨｚの周波数を有する正弦波を用いた場合、利得可変増幅器１３，１１３から出力される出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の周波数スペクトルは、歪みが無い理想的な状態では、１ＧＨｚの周波数成分のみを有する。歪みが大きくなると、１ＧＨｚの整数倍の周波数成分（高調波）が増加する。
【００５９】
図６に示されるグラフＧ１〜Ｇ４は、ＦＥＴ３５のゲート電圧の異なるバイアス条件での利得可変増幅器１１３のＤＣ特性を示す。図７の（ｂ）に示される特性値Ｄ１〜Ｄ４は、グラフＧ１〜Ｇ４のバイアス条件での特性値である。グラフＧ１〜Ｇ４の順に、線形性調整信号Ｖｃｔｌの電圧レベルが大きくなり、利得（の絶対値）が大きくなる。具体的には、グラフＧ１のバイアス条件では、線形性調整信号Ｖｃｔｌの電圧レベルはＦＥＴ３５の閾値電圧よりも十分に小さく、可変抵抗回路１３３のＦＥＴ３５はオフ状態である。グラフＧ２，Ｇ３のバイアス条件では、線形性調整信号Ｖｃｔｌの電圧レベルはＦＥＴ３５の閾値電圧付近である。このとき、ＦＥＴ３５の抵抗値が下がり、利得可変増幅器１１３の利得は大きくなるが、差動入力電圧が０でのグラフＧ２，Ｇ３の傾きが大きい。つまり、グラフＧ２，Ｇ３では、利得が差動入力電圧の正負で非対称となっている。このため、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２のそれぞれにおいて、正側の振幅と負側の振幅とが異なる。これにより、図７の（ｂ）に示されるように、比較例のトランスインピーダンス増幅回路では、光信号ＰｉｎのＯＭＡが０〜＋１ｄＢｍである場合に、線形性が劣化している。
【００６０】
グラフＧ４のバイアス条件では、線形性調整信号Ｖｃｔｌの電圧レベルはＦＥＴ３５の閾値電圧よりも十分に大きいので、ＦＥＴ３５の端子電圧（ソース電圧及びドレイン電圧）がＦＥＴ３５の抵抗値に与える影響が小さく、非対称性が改善されている。
【００６１】
一方、トランスインピーダンス増幅回路１０では、可変抵抗回路３３の抵抗値を切り替えるために、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎの電圧レベルとして、ＦＥＴ３５＿１〜３５＿Ｎの閾値電圧付近の電圧が使用されない。このため、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎの電圧レベルが０レベルである場合には、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎの電圧レベルは、電圧信号Ｖｉｎの振幅によらずに、トランジスタ３１のエミッタ電圧及びトランジスタ３２のエミッタ電圧よりも常に小さい。一方、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎの電圧レベルが１レベルである場合には、線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎの電圧レベルは、電圧信号Ｖｉｎの振幅によらずに、トランジスタ３１のエミッタ電圧及びトランジスタ３２のエミッタ電圧よりも常に大きい。これにより、ＦＥＴ３５＿１〜３５＿Ｎの端子電圧（ソース電圧及びドレイン電圧）がＦＥＴ３５＿１〜３５＿Ｎの抵抗値に与える影響は小さくなる。その結果、図７の（ａ）に示されるように、歪み率のピークは、７％程度から３％程度に低減されており、線形性の劣化が抑制されている。
【００６２】
以上説明したようにトランスインピーダンス増幅回路１０及び利得可変増幅器１３では、差動回路２３が備えるトランジスタ３１のベースに電圧信号Ｖｉｎが入力され、トランジスタ３２のベースに基準信号Ｖｒｅｆが供給される。このような非対称な構成では、比較例のトランスインピーダンス増幅回路のように、特に、ＦＥＴ３５が過渡状態であると、ソース及びドレインの端子電圧の変動がソース−ドレイン間の抵抗値に影響を及ぼし、電圧信号Ｖｉｎに対する出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の線形性が劣化するおそれがある。これに対し、トランスインピーダンス増幅回路１０及び利得可変増幅器１３では、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれのゲートに線形性調整信号Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎが供給されることによって、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれはオン状態及びオフ状態のいずれかに切り替えられる。これにより、可変抵抗回路３３の抵抗値が設定される。このため、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれを過渡状態とすることなく、可変抵抗回路３３の抵抗値を段階的に変更することができるので、可変抵抗回路３３の抵抗値を安定化することが可能となる。その結果、電圧信号Ｖｉｎに対する出力信号Ｖｏｕｔ１，Ｖｏｕｔ２の線形性を改善することが可能となる。
【００６３】
利得制御回路１８は、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅に基づいて利得調整信号Ｖｇａを生成する。このため、出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２を用いて利得調整信号Ｖｇａが生成される。これにより、例えば、利得可変増幅器１３による増幅の線形性を維持できるように利得可変増幅器１３の利得が調整され得る。その結果、電圧信号Ｖｉｎの電圧範囲を拡大することが可能となる。
【００６４】
線形性制御回路１９は、電圧信号Ｖｉｎの振幅に基づいて線形性調整信号Ｖｃｔｌを生成する。このため、電圧信号Ｖｉｎを用いて可変抵抗回路３３の制御が行われる。つまり、利得可変増幅器１３によって増幅される前の電圧信号Ｖｉｎを用いて、利得可変増幅器１３の線形性が制御されるので、利得可変増幅器１３による増幅のばらつきの影響を受けることなく利得可変増幅器１３の線形性を制御することができる。
【００６５】
（第２実施形態）
次に、図８及び図９を参照して、第２実施形態に係るトランスインピーダンス増幅回路を説明する。図８は、第２実施形態に係るトランスインピーダンス増幅回路を含む光受信装置の概略構成を示す図である。図９は、図８に示される制御回路の回路構成を示す図である。図８に示されるように、光受信装置１Ａは、トランスインピーダンス増幅回路１０に代えてトランスインピーダンス増幅回路１０Ａを備える点において光受信装置１と主に相違する。トランスインピーダンス増幅回路１０Ａは、利得制御回路１８及び線形性制御回路１９に代えて制御回路２０を備える点においてトランスインピーダンス増幅回路１０と主に相違する。
【００６６】
制御回路２０は、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅に基づいて、利得調整信号Ｖｇａ及び線形性調整信号Ｖｃｔｌを生成する回路である。制御回路２０は、利得制御回路１８と、線形性制御回路１９Ａと、を備える。線形性制御回路１９Ａは、振幅検出回路９１を備えない点、及び生成回路９２に代えて生成回路９２Ａ（第２生成回路）を備える点において線形性制御回路１９と主に相違する。
【００６７】
生成回路９２Ａは、振幅検出回路８１によって検出された振幅に基づいて線形性調整信号Ｖｃｔｌを生成する回路である。生成回路９２Ａは、Ａ／Ｄ変換器９６Ａと、デジタル回路９７Ａと、を備える。Ａ／Ｄ変換器９６Ａは、振幅検出回路８１によって検出された出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅をデジタル値に変換する回路である。Ａ／Ｄ変換器９６Ａは、デジタル値をデジタル回路９７Ａに出力する。デジタル回路９７Ａは、Ａ／Ｄ変換器９６Ａによって変換されたデジタル値が大きいほど可変抵抗回路３３の抵抗値が大きくなるように線形性調整信号Ｖｃｔｌを生成する。デジタル回路９７Ａは、設定されている第１閾値、第２閾値、・・・及び第Ｎ閾値の値において、デジタル回路９７と相違する。出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２の振幅に応じて、各閾値の値は設定されている。
【００６８】
つまり、線形性制御回路１９Ａは、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅が大きいほど、可変抵抗回路３３の抵抗値が大きくなるように、ＦＥＴ３５＿１〜３５＿Ｎのそれぞれについて、オン状態とオフ状態とを線形性調整信号Ｖｃｔｌによって切り替える。具体的には、線形性制御回路１９Ａは、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅が大きいほど、線形性調整信号ＶｃｔｌによってＦＥＴ３５＿１〜３５＿Ｎのうちオフ状態のＦＥＴの数を増やすとともに、オン状態のＦＥＴの数を減らす。また、線形性制御回路１９Ａは、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅が小さいほど、線形性調整信号ＶｃｔｌによってＦＥＴ３５＿１〜３５＿Ｎのうちオフ状態のＦＥＴの数を減らすとともに、オン状態のＦＥＴの数を増やす。これにより、トランジスタ３１のエミッタとトランジスタ３２のエミッタとの間の抵抗値が可変制御される。
【００６９】
以上説明したトランスインピーダンス増幅回路１０Ａにおいても、トランスインピーダンス増幅回路１０と同様の効果が奏される。
【００７０】
トランスインピーダンス増幅回路１０Ａでは、線形性制御回路１９Ａは、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅に基づいて線形性調整信号Ｖｃｔｌを生成する。このため、出力信号Ｖｏｕｔ１，Ｖｏｕｔ２（出力信号Ｖｏｕｔｘ１，Ｖｏｕｔｘ２）の振幅を用いて可変抵抗回路３３の制御が行われる。つまり、振幅検出回路８１によって検出された振幅で、利得可変増幅器１３の利得及び線形性の両方が制御されるので、利得可変増幅器１３の利得制御及び線形性制御で、振幅検出回路８１を共通化できる。これにより、トランスインピーダンス増幅回路１０Ａの回路規模を小さくすることができる。
【００７１】
なお、本発明に係るトランスインピーダンス増幅回路及び利得可変増幅器は上記実施形態に限定されない。
【００７２】
例えば、上記実施形態では、トランジスタ３１，３２，５１，５２，６１，６２として、バイポーラトランジスタを用いて説明を行ったが、トランジスタ３１，３２，５１，５２，６１，６２は、ＦＥＴであってもよい。トランジスタ３１，３２，５１，５２，６１，６２がＦＥＴである場合には、バイポーラトランジスタのベース、エミッタ、及びコレクタは、ゲート、ソース、及びドレインにそれぞれ読み替えられる。
【００７３】
また、ＦＥＴ３５＿１〜３５＿Ｎのサイズ（チャンネル幅Ｗ及びチャンネル長Ｌ）は同じでなくてもよい。この場合、ＦＥＴ３５＿１〜３５＿Ｎの抵抗値は、互いに異なる。ＦＥＴ３５＿１〜３５＿Ｎの抵抗値は、チャンネル幅Ｗをチャンネル長Ｌで除算した値Ｗ／Ｌが小さいほど大きくなる。Ａ／Ｄ変換器９６から出力されるデジタル値に応じて、ＦＥＴ３５＿１〜３５＿Ｎのうちオン状態とするＦＥＴとオフ状態とするＦＥＴとの組み合わせが予め定められている。デジタル回路９７は、ＦＥＴ３５＿１〜３５＿Ｎのうちの上記組み合わせに応じてＦＥＴをオン状態又はオフ状態とする線形性調整信号Ｖｃｔｌを生成する。ＦＥＴ３５＿１〜３５＿Ｎのサイズを適切に設定することによって、ＦＥＴ３５の数を減らすことができる。これにより、利得可変増幅器１３の回路規模を小さくすることが可能となる。
【００７４】
例えば、図２の利得可変増幅器１３において、Ｎ＝１１であり、ＦＥＴ３５＿１〜３５＿１１のすべてをオン状態とするパターン、１つのＦＥＴ３５だけをオン状態とするパターン、３つのＦＥＴ３５をオン状態とするパターン、及びＦＥＴ３５＿１〜３５＿１１のすべてをオフ状態とするパターンの４つのパターンが必要であるとする。これに対し、サイズの比が１：２：８となる３つのＦＥＴ３５を用いることで、上記４つのパターンを実現することが可能となる。
【符号の説明】
【００７５】
１，１Ａ…光受信装置、１０，１０Ａ…トランスインピーダンス増幅回路、１１…ＴＩＡ部、１２…ダミーＴＩＡ部、１３…利得可変増幅器、１８…利得制御回路、１９，１９Ａ…線形性制御回路、２０…制御回路、２１…電流源（第１電流源）、２２…電流源（第２電流源）、２３…差動回路（第１差動回路）、２５…差動回路（第２差動回路）、２６…差動回路（第３差動回路）、２７…負荷抵抗素子（第１負荷抵抗素子）、２８…負荷抵抗素子（第２負荷抵抗素子）、３１…トランジスタ（第１トランジスタ）、３２…トランジスタ（第２トランジスタ）、３３…可変抵抗回路、３４…抵抗素子、３５＿１〜３５＿Ｎ…ＦＥＴ、８１…振幅検出回路（第１振幅検出回路）、８２…生成回路（第１生成回路）、９１…振幅検出回路（第２振幅検出回路）、９２，９２Ａ…生成回路（第２生成回路）、Ｉ１…電流（第１電流）、Ｉ２…電流（第２電流）、Ｉｃ１…電流信号（第１電流信号）、Ｉｃ２…電流信号（第２電流信号）、Ｉｃ３…電流信号（第３電流信号）、Ｉｃ４…電流信号（第４電流信号）、Ｉｃ５…電流信号（第５電流信号）、Ｉｃ６…電流信号（第６電流信号）、Ｐｉｎ…光信号、Ｖｃｔｌ＿１〜Ｖｃｔｌ＿Ｎ…線形性調整信号、Ｖｇａ…利得調整信号、Ｖｉｎ…電圧信号、Ｖｏｕｔ１…出力信号（一対の相補信号の一方）、Ｖｏｕｔ２…出力信号（一対の相補信号の他方）、Ｖｒｅｆ…基準信号。
【図１】
2019036817.tif 000003
【図２】
2019036817.tif 000004
【図３】
2019036817.tif 000005
【図４】
2019036817.tif 000006
【図５】
2019036817.tif 000007
【図６】
2019036817.tif 000008
【図７】
2019036817.tif 000009
【図８】
2019036817.tif 000010
【図９】
2019036817.tif 000011