(57)【要約】【課題】  回路基板からの電磁界放射を抑えることを可能とするとともに、配線設計の自由度を有する回路基板及びその設計方法を提供することを目的とする。【解決手段】  本発明の回路基板は、信号層１１０とグランド層１２０と電源層１３０とが積層された回路基板１００であって、信号層１１０のグランドパターン１１５とグランド層１２０とを接続する複数のビアホール１５０は、信号層１１０において、１辺の長さＬａが第１周波数ｆａの実効波長の１／２未満、かつ、第１周波数ｆａよりも高い第２周波数ｆｂの実効波長の１／２以上である第１領域を構成する複数のビアホール１５０ａと、信号層１１０において、１辺の長さＬｂが第２周波数ｆｂの実効波長の１／２未満であり、第１領域に内包される第２領域を構成する複数のビアホール１５０ｂと、を有することを特徴とする回路基板。【選択図】  図２
2019075444.tif 000002
【特許請求の範囲】
【請求項１】
信号を処理する信号配線と、導電体膜とを備える信号層と、電源層と、グランド層と、が積層された回路基板であって、
前記導電体膜とグランド層とを接続する複数のビアホールを有し、
前記複数のビアホールは、
前記信号層において、１辺の長さが前記信号の周波数に対応する第１周波数の実効波長の１／２未満、かつ、前記第１周波数よりも高い第２周波数の実効波長の１／２以上である第１領域を構成する複数のビアホールからなる第１ビアホール群と、
前記信号層において、１辺の長さが前記第２周波数の実効波長の１／２未満であり、前記第１領域に内包される第２領域を構成する複数のビアホールからなる第２ビアホール群と、
を有することを特徴とする回路基板。
【請求項２】
前記第２周波数は、前記第１周波数の整数倍であることを特徴とする請求項１に記載の回路基板。
【請求項３】
複数の前記第１領域が隣接して設けられるように、複数の前記第１ビアホール群を備え、
前記複数の第１ビアホール群は、隣接する第１ビアホール群の間で、少なくとも２以上のビアホールを共有することを特徴とする請求項１または請求項２に記載の回路基板。
【請求項４】
前記第１ビアホール群に含まれるビアホールと、当該第１ビアホール群で構成する前記第１領域に内包される第２領域に対応する第２ビアホール群に含まれるビアホールとの距離が、前記第２周波数よりも高い第３周波数の実効波長の１／２未満であることを特徴とする請求項１乃至請求項３のいずれか１項に記載の回路基板。
【請求項５】
前記第３周波数は、前記第１周波数の整数倍であることを特徴とする請求項４に記載の回路基板。
【請求項６】
前記第１領域は、Ｎ角形（Ｎは６以上の整数）であり、
前記第２領域は、Ｍ角形（Ｍは３以上の整数）であり、
Ｍは、Ｎ／２以下であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の回路基板。
【請求項７】
前記第１領域は、六角形であり、
前記第２領域は、三角形であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の回路基板。
【請求項８】
前記第１周波数は、５．９４ＧＨｚであり、
前記第２周波数は、１１．８８ＧＨｚであることを特徴とする請求項１乃至請求項７のいずれか１項に記載の回路基板。
【請求項９】
前記信号層は、１２Ｇ−ＳＤＩ規格に準拠したインターフェースから入力された４Ｋ解像度以上の画像信号を処理するものであって、
前記第１周波数は、５．９４ＧＨｚであり、
前記第２周波数は、１１．８８ＧＨｚであることを特徴とする請求項１乃至請求項７のいずれか１項に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号層と電源層とグランド層をもつ回路基板に関する。
【背景技術】
【０００２】
回路基板において、両端が開放または短絡した導体は基本的に共振周波数の実効波長の１／２の整数倍で共振しアンテナもしくは結合器を形成する。
【０００３】
ＧＨｚ帯の周波数を動作クロックに用いる機器、例えば１２Ｇ−ＳＤＩ（Ｓｅｒｉａｌ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）対応機器では、シリアル伝送周波数は５．９４ＧＨｚで機器内動作クロックはその２倍の１１．８８ＧＨｚになる。１１．８８ＧＨｚの場合、開放端及び短絡端共振の要因となる実効波長の１／２は１２．６２ｍｍと長さが短い。そのため、接続端子部や外装開口部、突起部の長さが短い箇所であっても意図せずアンテナを形成してしまうため、機器の外装面が電磁界の放射源となり得る。ＧＨｚ帯のＥＭＩ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を抑制するためには、ノイズ発生源となる回路基板からの電磁界放射を抑えることが、これまで以上に重要になっている。
【０００４】
多層回路基板からの電磁界放射を抑制するために、面配置されたグランドパターンに狭ピッチでランダムにビアホールを設けることがある。特許文献１には、一直線上に並ばないようにビアホールを配列し、隣接して配列された任意の２つのビアホール同士の間隔が基板表面における実効波長の１／２未満になるように配置する方法があった。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−６８５９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の技術では、共振周波数の実効波長の１／２未満になるようランダムにビアホールを配置するためには、ランダムに配置したビアホール間の距離を確認する必要があり、設計者の負担となっていた。また、ビアホール数を増やすと、配線設計において自由度が減ってしまうという課題があった。
【０００７】
そこで本発明は、回路基板の共振周波数の整数倍の周波数の電磁波要因となる共振の発生を抑制し、回路基板からの電磁界放射を抑えることを可能とし、配線設計の自由度を有する回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明の回路基板は、信号を処理する信号配線と、導電体膜とを備える信号層と、電源層と、グランド層と、が積層された回路基板であって、前記導電体膜とグランド層とを接続する複数のビアホールを有し、前記複数のビアホールは、前記信号層において、１辺の長さが前記信号の周波数に対応する第１周波数の実効波長の１／２未満、かつ、前記第１周波数よりも高い第２周波数の実効波長の１／２以上である第１領域を構成する複数のビアホールからなる第１ビアホール群と、前記信号層において、１辺の長さが前記第２周波数の実効波長の１／２未満であり、前記第１領域に内包される第２領域を構成する複数のビアホールからなる第２ビアホール群と、を有することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、回路基板は、共振周波数の実効波長の１／２未満の間隔を一辺とする第１領域を構成する第１ビアホールと、共振周波数の整数倍の周波数の実効波長の１／２未満の間隔を一辺とする第２領域を構成する第２ビアホールを備える。したがって、回路基板の共振周波数の整数倍の周波数の電磁波要因となる共振の発生を抑制し、回路基板からの電磁界放射を抑えることを可能とし、配線設計の自由度を有する回路基板を提供することが可能となる。
【図面の簡単な説明】
【００１０】
【図１】回路基板の正断面を示す模式図である。
【図２】ビアホールの配置を示す第１の模式図である。
【図３】ビアホールが配置された回路基板の上面図である。
【図４】ビアホールの配置を示す第２の模式図である。
【図５】ビアホールの配置を示す第３の模式図である。
【図６】ビアホールの配置を示す第４の模式図である。
【図７】ビアホールの配置を示す第５の模式図である。
【図８】ビアホールの配置を示す第６の模式図である。
【発明を実施するための形態】
【００１１】
〔実施例１〕
本発明の実施例１について、図１〜図４を参照して説明する。図１は、本発明の実施例１の回路基板１００の正断面図である。回路基板１００は、１２Ｇ／６Ｇ−ＳＤＩ規格に準拠した非図示のインターフェースと接続し、インターフェースを介して信号が入力される。回路基板１００は、１２Ｇ−ＳＤＩで信号が入力された場合、動作クロックの周波数を１１．８８ＧＨｚとして、信号を処理する。また、回路基板１００は、６Ｇ−ＳＤＩで信号が入力された場合、動作クロックの周波数を５．９４ＧＨｚとして、信号を処理する。回路基板１００は、例えば、インターフェースを介して入力された画像信号を処理する画像処理回路であるとする。例えば、画像は、４Ｋ解像度の画像であるとする。なお、画像の解像度は、４Ｋに限らない。４Ｋ解像度以上の解像度、例えば、８Ｋ解像度の画像であってもよい。
【００１２】
回路基板１００は、信号層１１０、グランド層１２０、電源層１３０および、裏面信号層１４０が積層された多層回路基板である。信号層１１０は、誘電体層１１１上に設けられた導体層であって、高周波ＩＣ１１２及び実装回路部品１１３の実装される実装領域、および高周波回路パターン１１４が設けられる信号線領域を備える。信号層１１０は、さらに、グランドパターン１１５が設けられるグランド領域を有する層である。
【００１３】
高周波ＩＣ１１２は、高周波回路パターン１１４を介して、受信した信号を処理する集積回路である。例えば、高周波ＩＣ１１２は、画像処理を実行する。実装回路部品１１３は、例えば、コンデンサ、抵抗、およびトランジスタ等の回路部品であり、１つまたは複数の回路部品が集積されたものを含む。
【００１４】
高周波回路パターン１１４は、高周波ＩＣ１１２及び実装回路部品１１３の信号の送受信を行うための信号線である。また、高周波ＩＣ１１２及び実装回路部品１１３がグランド層１２０のグランドパターン、電源層１３０の電源供給パターン、および裏面信号層１４０の実装回路部品１４３等と、接続するための信号線の一部を構成することも可能である。高周波ＩＣ１１２、実装回路部品１１３および高周波回路パターン１１４は、回路基板１００が信号を処理するための信号配線である。
【００１５】
グランドパターン１１５は、導電体膜であって、グランド層のグランドパターンと、後述するビアホール１５０を介して接続する。グランドパターン１１５は、上述した信号層１１０の信号配線が設けられる領域以外に設けられる。
【００１６】
グランド層１２０は、信号層１１０に対して誘電体層１１１を挟んで設けられた導電層であって、回路の接地電位と接続し、回路基板１００に実装される集積回路や回路部品に設置電位を供給するためのグランドパターンが形成される層である。
【００１７】
電源層１３０は、グランド層１２０に対して誘電体層１２１を挟んで設けられた導電層であって、非図示の電源と接続し、回路基板１００に実装される集積回路や回路部品に、電力を供給するための電源供給パターンが形成される層である。
【００１８】
裏面信号層１４０は、電源層１３０に対して誘電体層１３１を挟んで設けられた導電層である。裏面信号層１４０は、実装回路部品１４３の実装領域、裏層回路パターン１４４が設けられる信号線領域、および、グランドパターン１４５が設けられるグランド領域を有する層である。実装回路部品１４３は、例えば、コンデンサ、抵抗、およびトランジスタ等の回路部品であり、１つまたは複数の回路部品が集積されたものを含む。
【００１９】
裏層回路パターン１４４は、実装回路部品１４３の信号の送受信を行うための信号線である。グランドパターン１４５は、導電膜であって、グランド層のグランドパターンと、後述するビアホール１５０を介して接続する。なお、グランドパターン１１５、およびグランドパターン１４５がそれぞれ設けられるグランド領域は、信号線領域とは異なる領域である。
【００２０】
さらに、回路基板１００は、各導電体層間を接続するための導電部材で構成された複数のビアホール１５０を備える。各導電体層は、誘電体層を貫く導電部材であるビアホール１５０で接続される。例えば、図１の高周波ＩＣ１１２は、ビアホール１５０を介して、グランド層１２０および電源層１３０と接続する。また、複数のビアホール１５０のうちの一部は、回路基板１００が共振して電磁界放射（ノイズ放射）をすることを抑制するために、グランドパターン１１５とグランドパターン１４５との少なくとも一方をグランドパターンに接続する。
【００２１】
ノイズ放射を抑制するための複数のビアホールは、各層において、信号線領域以外の領域であるグランド領域に設けられる。ノイズ放射を抑制するための複数のビアホールは、回路基板１００が処理する信号の周波数（基本波周波数）の整数倍の周波数である第１周波数ｆａの電磁波の実効波長の１／２未満の間隔で配置される複数のビアホール１５０ａからなるビアホール群を有する。また、複数のビアホール１５０ａの間隔は、第２周波数ｆｂの電磁波の実効波長の１／２以上の間隔で配置される。複数のビアホール１５０ａからなるビアホール群が囲む領域を第１領域とする。第１領域は、１辺の長さが、第１周波数ｆａの電磁波の実効波長の１／２未満、かつ、第２周波数ｆｂの電磁波の実効波長の１／２以上である多角形の領域である。
【００２２】
ノイズ放射を抑制するための複数のビアホールは、第１周波数ｆａの整数倍の周波数である第２周波数ｆｂの電磁波の実効波長の１／２未満の間隔で配置され、第１領域に内包される第２領域を構成する複数のビアホール１５０ｂからなるビアホール群を有する。また、隣接する第１ビアホールの間隔は、第２周波数ｆｂの電磁波の実効波長の１／２以上であるように設けられる。第２領域は、１辺の長さが、第２周波数ｆｂの電磁波の実効波長の１／２未満である多角形の領域である。
【００２３】
第１周波数ｆａは、６Ｇ−ＳＤＩ伝送時の動作クロック５．９６ＧＨｚであるとする。また、第２周波数は、１２Ｇ−ＳＤＩ伝送時の動作クロック１１．８８ＧＨｚであるとする。
【００２４】
図２は、ビアホール１５０の配置を示す模式図である。図２（ａ）は、ビアホール１５０の配置の一例を示す模式図である。複数のビアホール１５０ａは、一点鎖線で示す第１領域の頂点に配置される。ビアホール１５０ａの間の距離Ｌａは、第１周波数ｆａに対応する実効波長の１／２未満の長さであり、かつ、第２周波数ｆｂに対応する実効波長の１／２以上の長さである。例えば、第１領域は、正六角形であるとする。つまり、第１領域を構成する複数のビアホール１５０ａからなるビアホール群は、隣接するビアホール１５０ａとの距離がＬａである６個のビアホール１５０ａで構成されるといえる。なお、第１領域の形状は、正六角形でなくともよい。例えば、第１領域はＮ角形（Ｎは６以上の整数）であってもよい。
【００２５】
また、複数のビアホール１５０ｂは、破線で示す第２領域の頂点に配置される。ビアホール１５０ｂの間の距離Ｌｂは、第２周波数ｆｂに対応する実効波長の１／２未満の長さである。例えば、第２領域は、正三角形であるとする。つまり、第２領域を構成する複数のビアホール１５０ｂからなるビアホール群は、隣接するビアホール１５０ｂとの距離がＬｂである３個のビアホール１５０ａで構成されるといえる。なお、第２領域の形状は、正三角形でなくともよい。例えば、第２領域はＭ角形（Ｍは３以上の整数）であってもよい。上述したＮとＭとは、ＭがＮ／２以下となるように各ビアホールを設けてもよい。
【００２６】
また、第１領域を構成するビアホール群の各ビアホール１５０ａと、当該第１領域に内容される第２領域を構成するビアホール群の各ビアホール１５０ｂとの距離Ｌｃは、距離Ｌａよりも短くなるように配置する。
【００２７】
また、図２（ａ）に示すように、回路基板１００上に、複数の第１領域が隣接して設けられる。また、複数の第１領域のそれぞれは、第２領域を内包する。複数の第１領域のうち、隣接する２つの第１領域は少なくとも１つの辺を共有している。すなわち、複数の第１領域それぞれに対応するビアホール群は、少なくとも２以上のビアホール１５０ａを共有するといえる。
【００２８】
また、第１領域の中心点と、第２領域の中心点とが一致するように、ビアホール１５０ａ、１５０ｂが配置される。これにより、第１領域内において、ノイズに対する耐性の偏りが抑制される。
【００２９】
また、第１領域の幾何学形状の角度と、第２領域の幾何学形状の角度は、図２（ａ）に示した例に限らない。第１領域に対して、内容する第２領域の角度が回転可能である。図２（ｂ）〜（ｄ）は、第１領域に対して、第２領域の角度を変更した例を示す上面図である。図２（ｂ）は、隣接する複数の第１領域の縦列毎に、第２領域の配置角度を１８０度回転させた場合を示す。また、図２（ｃ）は、第１領域毎に第２領域の角度を２０度ずつ回転させた場合を示す。
【００３０】
また、図２（ｄ）に示すように、第１領域の中心点と内包する第２領域の中心点とを所定量ずらして配置してもよい。
【００３１】
図３は、図２（ａ）に示した配置パターンでビアホール１５０を配置した回路基板１００の上面図である。複数のビアホール１５０は、グランドパターン１１５に配置される。図３の上部に、高周波ＩＣ１１２が配置される。また、高周波ＩＣ１１２に高周波回路パターン１１４がコプレーナ線路で配線される。そして、高周波回路パターン１１４の両側に、グランドパターン１１５が配置される。
【００３２】
上述したように、第１周波数ｆａが６Ｇ−ＳＤＩ伝送時の動作クロック５．９６ＧＨｚであり、第２周波数ｆｂが１２Ｇ−ＳＤＩ伝送時の動作クロック１１．８８ＧＨｚとある場合を例に説明する。この場合、第１周波数ｆａの実効波長の１／２は、２５．２４ｍｍ、第２周波数ｆｂの実効波長の１／２は、１２．６２ｍｍである。この時、Ｌａ、Ｌｂ、Ｌｃはそれぞれ下記の式１を満たす。
１２．６２ｍｍ＜Ｌａ＜２５．２４ｍｍ
Ｌｂ＜１２．６２ｍｍ                           （式１）
Ｌｃ＜２５．２４ｍｍ
【００３３】
上述のようにして、信号層のグランドパターンとグランド層とを接続する複数のビアホールを有する回路基板であって、第１ビアホール群で形成される第１領域に、第２ビアホール群で形成される第２領域が内包されるように、複数のビアホールを配置する。そして、第１ビアホール群の隣接するビアホール間の距離が、回路基板が処理する信号の周波数に対応する第１周波数の実効波長の１／２未満、かつ、前記第１周波数よりも高い第２周波数の実効波長の１／２以上であるように配置される。また、第２ビアホール群に含まれるあるビアホールと隣接するビアホールとの長さが、第２周波数の実効波長の１／２未満であるように配置される。
【００３４】
このように、規則性のあるパターンで、複数のビアホールを配置にすることにより、隣接ビアホール間の長さが、保証できる。したがって、少ないビアホール数で、第一の周波数ｆａ及び第二の周波数ｆｂを要因とするパターン共振の発生を抑えることで、回路基板からの電磁界放射を抑えることできる。したがって、回路基板が処理する信号に対応した共振周波数の電磁波および共振周波数の整数倍の周波数の電磁波要因となる共振の発生を抑制し、回路基板からの電磁界放射を抑えることを可能とすることが可能となる。さらに、規則性のある幾何学パターンを形成するように、複数のビアホールを配置することにより、配線設計の自由度を向上させることが可能となる。
【００３５】
なお、図２および図３では、第１領域が正六角形、および第２領域が正三角形となるようにビアホール１５０を配置する構成を示したが、第１領域および第２領域の形状はこれに限らない。第１領域および第２領域は、式１を満たすようにビアホール１５０を配置可能な種々の幾何学形状とすることが可能である。具体的には第１領域の各辺の長さ、および角度がそれぞれ異なるように配置することも可能である。図４は、第１領域が正六角形をつぶした異形六角形となるように、ビアホール１５０を配置した模式図である。このような形状となるように、複数のビアホール１５０を設けてもよい。
【００３６】
〔実施例２〕
本発明の第２の実施例について説明する。回路基板１００のうち、ビアホール２５０の配置以外の構成は実施例１と同様であることから、説明を省略する。
【００３７】
回路基板１００が処理する信号の周波数ｆを整数Ｘ倍した周波数を第１周波数ｆａとし、周波数ｆをＸより大きい整数Ｙ倍した周波数を第２周波数ｆｂとし、周波数ｆをＹより大きい整数Ｚ倍した周波数を第３周波数ｆｃとする。具体的には、基本波の周波数ｆに対し第１周波数ｆａをｆの２倍波（ｆａ＝ｆ×２）、第２周波数ｆｂをｆの４倍波（ｆｂ＝ｆ×４）、および第３周波数ｆｃをｆの３倍波（ｆｃ＝ｆ×３）とする。
【００３８】
図５は、実施例２におけるビアホール２５０の配置を示す模式図である。図５（ａ）は、実施例２におけるビアホール２５０の配置の一例を示す模式図である。複数のビアホール２５０ａは、一点鎖線で示す第１領域の頂点に配置される。ビアホール２５０ａの間の距離Ｌａは、第１周波数ｆａに対応する実効波長の１／２未満の長さであり、かつ、第２周波数ｆｂに対応する実効波長の１／２以上の長さである。例えば、第１領域は、正六角形であるとする。つまり、第１領域を構成する複数のビアホール２５０ａからなるビアホール群は、隣接するビアホール２５０ａとの距離がＬａである６個のビアホール２５０ａで構成されるといえる。
【００３９】
また、複数のビアホール２５０ｂは、破線で示す第２領域の頂点に配置される。ビアホール２５０ｂの間の距離Ｌｂは、第２周波数ｆｂに対応する実効波長の１／２未満の長さである。例えば、第２領域は、正三角形であるとする。つまり、第２領域を構成する複数のビアホール２５０ｂからなるビアホール群は、隣接するビアホール２５０ｂとの距離がＬｂである３個のビアホール２５０ｂで構成されるといえる。
【００４０】
また、第１領域を構成するビアホール群の各ビアホール２５０ａと、当該第１領域に内容される第２領域を構成するビアホール群の各ビアホール２５０ｂとの距離Ｌｃは、第３周波数ｆｃの実効波長の１／２未満の長さである。
【００４１】
実施例２において、複数のビアホール２５０は、上記の条件を満たす規則性ある幾何学パターンを形成するように配置される。
【００４２】
例えば、高周波ＩＣ１１２は１２Ｇ／６Ｇ−ＳＤＩのケーブルドライバであるとする。基本波の周波数ｆは、６Ｇ−ＳＤＩ伝送時に高周波ＩＣ１１２が信号を処理するために用いる動作クロックの周波数（５．９６ＧＨｚ）とする。この場合、第１周波数ｆａは基本波の周波数ｆの２倍１１．８８ＧＨｚとなる。これは１２Ｇ−ＳＤＩ伝送時の高周波ＩＣ１１２の動作クロックでもある。したがって、第１周波数ｆａの実効波長の１／２は、１２．６２ｍｍである。
【００４３】
また、第２周波数ｆｂは、基本波の周波数ｆの４倍の２３．７６ＧＨｚとなる。これは１２Ｇ−ＳＤＩ伝送時の高周波ＩＣ１１２の動作クロックの２倍波でもある。したがって、第２周波数ｆｂの実効波長の１／２は、８．４１ｍｍである。そして、第３周波数ｆｃは基本波の周波数ｆの３倍１７．８２ＧＨｚとする。したがって、第２周波数ｆｂの実効波長の１／２は、６．３１ｍｍである。
【００４４】
この場合、各ビアホール間の距離Ｌａ、Ｌｂ、Ｌｃはそれぞれ、下記の式２を満たす。
８．４１ｍｍ＜Ｌａ＜１２．６２ｍｍ
Ｌｂ＜６．３１ｍｍ                               （式２）
６．３１ｍｍ＜Ｌｃ＜８．４１ｍｍ
【００４５】
図５（ｂ）は、実施例２におけるビアホールの配置の変形例を示す模式図である。第２のビアホール群の複数のビアホール２５０ｂのうち、対応する第１のビアホール群のあるビアホール２５０ａに対して２番目に隣接するビアホール２５０ｂとの距離Ｌａ’が、第３周波数ｆｃの実効波長の１／２未満の長さとする。上述の周波数に対応させると、１２．６２ｍｍ＜Ｌａ’＜２５．２４ｍｍの関係を満たす配置となる。この配置にすることで、隣接するビアホール２５０の距離が第１周波数ｆａの実効波長の１／２未満の長さになることから、周波数ｆａの電磁波に対するパターン共振の発生を抑えることができる。
【００４６】
図５（ｃ）は、実施例２におけるビアホールの配置の変形例を示す模式図である。第１領域に対して、内包する第２領域の配置角がずれるように、ビアホール２５０ａ、２２５０ｂを配置する。この場合、第１領域のビアホール２５０ａと、第２領域のビアホール２５０ｂと間にＬα、Ｌβ及びＬγと異なる長さを作ることができる。なお、Ｌａ＞Ｌα，Ｌβ，Ｌγの関係を満たす。Ｌγ＝Ｌｃとして、Ｌａ＞Ｌα，Ｌβ＞Ｌｃの関係を満たすように配置してもよい。
【００４７】
以上述べた通り、基本波の周波数ｆに対して、周波数ｆを整数Ｘ倍した周波数を第１周波数ｆａとし、周波数ｆをＸより大きい整数Ｙ倍した周波数を第２周波数ｆｂとし、周波数ｆをＹより大きい整数Ｚ倍した周波数を第３周波数ｆｃとする。第１周波数ｆａの実効波長の１／２未満の間隔Ｌａを一辺とする第１領域を構成するように複数のビアホール２５０ａが配置される。第１領域の内側に、第２周波数ｆｂの実効波長の１／２未満の間隔Ｌｂを一辺とする第２領域を構成するように複数のビアホール２５０ｂが配置される。さらに、最も隣接する第１領域と第２領域とのビアホール２５０の間の距離Ｌｃが、第３周波数ｆｃの実効波長の１／２未満の長さとなるように、ビアホール２５０ａ、２５０ｂが配置される。
【００４８】
このように、規則性のあるパターンで、複数のビアホールを配置にすることにより、隣接ビアホール間の長さが、保証できる。したがって、少ないビアホール数で、第一の周波数ｆａ及び第二の周波数ｆｂを要因とするパターン共振の発生を抑えることで、回路基板からの電磁界放射を抑えることできる。したがって、回路基板が処理する信号（基本波）の４倍波までのパターン共振の発生を抑えることで、回路基板からの電磁界放射を抑えることができる。さらに、規則性のある幾何学パターンを形成するように、複数のビアホールを配置することにより、配線設計の自由度を向上させることが可能となる。
【００４９】
なお、図５では、第１領域が正六角形、および第２領域が正三角形となるようにビアホール１５０を配置する構成を示したが、第１領域および第２領域の形状はこれに限らない。例えば、正六角形の第１領域に、四角形の第２領域が内包されるように、ビアホール２５０を配置することも可能である。
【００５０】
図６は、ビアホール２５０の配置の変形例を示す模式図である。図６（ａ）に示すように、複数のビアホール２５０ａは、上述したようにビアホール２５０ａの間の距離Ｌａで、正六角形の第１領域を形成するように設けられる。一方で、複数のビアホール２５０ｂは、破線で示す第２領域の頂点に、間隔が距離Ｌｂで配置される。第２領域は、正四角形である。各領域において、隣接するビアホール２５０間の距離Ｌａ及びＬｂの長さ条件は、上述の条件と同様である。
【００５１】
また、図６（ｂ）は、第１領域の配置角と第２領域の配置角をずらしたビアホールの配置を示す模式図である。この時、領域間の隣接するビアホール間の距離Ｌα、Ｌβ及びＬγは、図５（ｂ）で説明した例と同様にＬａ＞Ｌα，Ｌβ，Ｌγの条件を満たす。
【００５２】
図７は、ビアホール２５０の配置の変形例を示す模式図である。図７（ａ）に示すように、複数のビアホール２５０ａは、上述したようにビアホール２５０ａの間の距離Ｌａで、正四角形の第１領域を形成するように設けられる。一方で、複数のビアホール２５０ｂは、破線で示す第２領域の頂点に、間隔が距離Ｌｂで配置される。第２領域は、正三角形である。各領域において、隣接するビアホール２５０間の距離Ｌａ及びＬｂの長さ条件は、上述の条件と同様である。また、第１領域の配置角と第２領域の配置角とは、第１領域ごとに異なるように、ビアホール２５０ｂが配置される。
【００５３】
図７（ｂ）は、図７（ａ）に対して、第１領域の配置角と第２領域の配置角とが複数の第１領域で一致するように、ビアホール２５０を配置した場合を示す模式図である。この時、第１領域を構成するあるビアホール２５０ａと、内容する第２領域を構成する複数のビアホール２５０ｂのうち、２番目に近いビアホール２５０ｂとの距離を距離Ｌαとする。さらに、ある第１領域に内包する第２領域を構成するビアホール２５０ｂと、当該第１領域に隣接する他の第１領域に内包する第２領域のビアホール２５０ｂとの距離Ｌβとする。
【００５４】
ここで、距離Ｌα、および距離Ｌβが、上述の距離Ｌｃと同様の条件を満たすように、ビアホール２５０がそれぞれ配置される。
【００５５】
〔実施例３〕
本発明の実施例３について図８を参照して説明する。図８に示すように、実施例３の回路基板１００は、一点鎖線で示すひし形の第１領域を構成するようにビアホール３５０ａを配置する。また、第１領域のひし形の対角長手方向のビアホール３５０ａ間を結ぶ直線上に、２つのビアホール３５０ｂを配置する。２点のビアホール３５０ｂで形成される直線が第１領域に内包される第２領域にあたる。
【００５６】
ここで、隣接するビアホール３５０ａの間の距離をＬａ、第１領域において対角長手方向に配置する一方のビアホール３５０ａと隣接するビアホール３５０ｂとの間の距離をＬｂ、とする。さらに、第１領域において対角短手方向に配置する一方のビアホール３５０ａと隣接するビアホール３５０ｂとの間の距離をＬｃとする。Ｌａ、Ｌｂ、Ｌｃはそれぞれ、実施例２と同様の条件を満たす。
【００５７】
上述のように、規則性のあるパターンで、複数のビアホールを配置にすることにより、隣接ビアホール間の長さが、保証できる。したがって、少ないビアホール数で、第一の周波数ｆａ及び第二の周波数ｆｂを要因とするパターン共振の発生を抑えることで、回路基板からの電磁界放射を抑えることできる。したがって、回路基板が処理する信号（基本波）の４倍波までのパターン共振の発生を抑えることで、回路基板からの電磁界放射を抑えることができる。さらに、規則性のある幾何学パターンを形成するように、複数のビアホールを配置することにより、配線設計の自由度を向上させることが可能となる。
【００５８】
また、第２領域を構成するビアホール群に含まれるビアホールを２つとすることで、より少ないビアホール数で、基本波ｆの４倍波までのパターン共振の発生を抑えることが可能となる。
【符号の説明】
【００５９】
１００  回路基板
１１０  信号層
１１５  グランドパターン
１２０  グランド層
１３０  電源層
１５０  ビアホール
【図１】
2019075444.tif 000003
【図２】
2019075444.tif 000004
【図３】
2019075444.tif 000005
【図４】
2019075444.tif 000006
【図５】
2019075444.tif 000007
【図６】
2019075444.tif 000008
【図７】
2019075444.tif 000009
【図８】
2019075444.tif 000010