(57)【要約】【課題】半導体装置の電気的特性や信頼性の向上に有利な技術を提供する。【解決手段】半導体基板の上にマスクパターンを形成する工程と、マスクパターンの開口を介して、半導体基板の表面にトレンチを形成する工程と、トレンチの表面を酸化することによって第１の酸化膜を形成する第１の酸化工程と、第１の酸化工程の後、半導体基板の上にトレンチの深さよりも厚い絶縁膜を形成し、絶縁膜からトレンチの中に配された絶縁部材を形成する工程と、絶縁部材の上端が半導体基板の表面よりもトレンチの底部の側に位置するように、マスクパターンの開口を介して第１の酸化膜および絶縁部材の一部をエッチングし、凹部のほかはトレンチに第１の酸化膜および絶縁部材が配された状態で、側面の一部を酸化することによって第２の酸化膜を形成する第２の酸化工程と、を含む。【選択図】図２
2019046974.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
半導体基板の上にマスクパターンを形成する工程と、
前記マスクパターンの開口を介して、前記半導体基板の表面にトレンチを形成する工程と、
前記トレンチの表面を酸化することによって第１の酸化膜を形成する第１の酸化工程と、
前記第１の酸化工程の後、前記半導体基板の上に前記トレンチの深さよりも厚い絶縁膜を形成し、前記絶縁膜から前記トレンチの中に配された絶縁部材を形成する工程と、
前記絶縁部材の上端が前記半導体基板の表面よりも前記トレンチの底部の側に位置するように、前記マスクパターンの開口を介して前記第１の酸化膜および前記絶縁部材の一部をエッチングし、前記トレンチの側面の一部を露出させた凹部を形成する工程と、
前記凹部のほかは前記トレンチに前記第１の酸化膜および前記絶縁部材が配された状態で、前記側面の一部を酸化することによって第２の酸化膜を形成する第２の酸化工程と、
を含むことを特徴とする製造方法。
【請求項２】
前記絶縁部材を形成する工程において、前記絶縁部材が、前記トレンチの内部の全体に充填されるように配されることを特徴とする請求項１に記載の製造方法。
【請求項３】
前記第２の酸化工程の処理温度が、前記第１の酸化工程の処理温度よりも高いことを特徴とする請求項１または２に記載の製造方法。
【請求項４】
前記第１の酸化工程の処理温度が１０００℃未満であり、前記第２の酸化工程の処理温度が１０００℃以上であることを特徴とする請求項１乃至３の何れか１項に記載の製造方法。
【請求項５】
前記凹部を形成する工程において、形成された前記凹部の底部の前記第１の酸化膜と前記絶縁部材との境界に段差がない、または、前記第１の酸化膜の方が前記絶縁部材よりも前記半導体基板の表面に近い高さを有することを特徴とする請求項１乃至４の何れか１項に記載の製造方法。
【請求項６】
前記マスクパターンを形成する工程は、
前記半導体基板の上に前記マスクパターンの少なくとも上面を構成するマスク膜を形成する工程と、
前記マスク膜をパターニングし、前記マスクパターンの開口を形成する工程と、を含み、
前記マスク膜と、前記絶縁部材と、が互いに異なる絶縁体であることを特徴とする請求項１乃至５の何れか１項に記載の製造方法。
【請求項７】
前記マスク膜が窒化シリコンであり、前記絶縁部材が酸化シリコンであり、
前記凹部を形成する工程が、ウェットエッチングによって選択的に前記絶縁部材および前記第１の酸化膜をエッチングすることを特徴とする請求項６に記載の製造方法。
【請求項８】
前記第２の酸化膜の厚さが、前記第１の酸化膜の厚さよりも厚いことを特徴とする請求項１乃至７の何れか１項に記載の製造方法。
【請求項９】
前記凹部を形成する工程において、前記半導体基板の表面から深さ方向に前記トレンチの側面を少なくとも１０ｎｍ露出させることを特徴とする請求項１乃至８の何れか１項に記載の製造方法。
【請求項１０】
前記第２の酸化工程が、ドライ酸化によって行われることを特徴とする請求項１乃至９の何れか１項に記載の製造方法。
【請求項１１】
前記製造方法が、前記第２の酸化工程の後、前記凹部の中に配された凹部絶縁部材を形成する工程をさらに含むことを特徴とする請求項１乃至１０の何れか１項に記載の製造方法。
【請求項１２】
前記凹部絶縁部材を形成する工程が、前記凹部絶縁部材の材料を形成する工程を含み、
前記絶縁膜と前記凹部絶縁部材の材料とが、同じプロセス条件で形成されることを特徴とする請求項１１に記載の製造方法。
【請求項１３】
前記製造方法が、前記凹部絶縁部材を形成する工程の後、前記マスクパターンを除去する工程をさらに含むことを特徴とする請求項１１または１２に記載の製造方法。
【請求項１４】
前記トレンチのうち前記凹部絶縁部材と前記絶縁部材との境界が配される部分の側面が段差を有することを特徴とする請求項１１乃至１３の何れか１項に記載の製造方法。
【請求項１５】
前記半導体装置が、フォトダイオードを含む画素が形成される画素領域と、前記画素を駆動するための回路が形成される周辺領域と、を含み、
前記トレンチが、前記画素領域に配されることを特徴とする請求項１乃至１４の何れか１項に記載の製造方法。
【請求項１６】
前記半導体装置は、前記周辺領域に配される周辺領域トレンチをさらに含み、
前記製造方法が、
前記第１の酸化工程の前に、前記半導体基板の表面に前記周辺領域トレンチを形成する工程と、
前記絶縁部材を形成する工程の後、かつ、前記凹部を形成する工程の前において、前記凹部を形成する工程の間、前記画素領域のうち少なくとも前記マスクパターンの開口の上に開口を有し、前記周辺領域のうち少なくとも前記周辺領域トレンチを覆う第２のマスクパターンを形成する工程と、
をさらに含むことを特徴とする請求項１５に記載の製造方法。
【請求項１７】
前記周辺領域トレンチが、前記トレンチを形成する工程において、前記トレンチと同時に形成されることを特徴とする請求項１６に記載の製造方法。
【請求項１８】
フォトダイオードを含む画素が形成される画素領域と、前記画素を駆動するための回路が形成される周辺領域と、を含む半導体装置の製造方法であって、
半導体基板の上に第１のマスクパターンを形成する工程と、
前記第１のマスクパターンの開口を介して、前記半導体基板の表面のうち前記画素領域となる位置に第１のトレンチおよび前記周辺領域となる位置に第２のトレンチをそれぞれ形成する工程と、
前記第１のトレンチおよび前記第２のトレンチの表面を酸化することによって第１の酸化膜を形成する第１の酸化工程と、
前記第１の酸化工程の後、前記半導体基板の上に前記第１のトレンチおよび前記第２のトレンチの深さよりも厚い絶縁膜を形成し、前記絶縁膜から前記第１のトレンチおよび前記第２のトレンチの中に配された絶縁部材を形成する工程と、
前記絶縁部材の形成の後、前記画素領域のうち少なくとも前記第１のマスクパターンの開口の上に開口を有し、前記周辺領域のうち少なくとも前記第２のトレンチを覆う第２のマスクパターンを形成する工程と、
前記絶縁部材のうち前記第１のトレンチに形成された絶縁部材の上端が前記半導体基板の表面よりも前記第１のトレンチの底部の側に位置するように、前記第１のマスクパターンおよび前記第２のマスクパターンの開口を介して前記第１の酸化膜および前記絶縁部材のうち前記第１のトレンチに形成された第１の酸化膜および絶縁部材の一部をエッチングし、前記第１のトレンチの側面の一部を露出させた凹部を形成する工程と、
前記凹部のほかは前記第１のトレンチおよび前記第２のトレンチに前記第１の酸化膜および前記絶縁部材が配された状態で、前記側面の一部を酸化することによって第２の酸化膜を形成する第２の酸化工程と、
を含むことを特徴とする製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板に形成された素子間を絶縁分離するための構造としてトレンチ分離がある。トレンチ分離を形成する際、基板にドライエッチングによって形成したトレンチに絶縁物を埋め込む前に、ドライエッチングによってトレンチの内壁に生じる欠陥などのダメージを取り除くために、トレンチの内壁を熱酸化することが知られている。基板温度１０００℃以下の比較的低温で熱酸化を行った場合、トレンチの上端の酸化膜の膜厚が、トレンチの他の部分と比較して薄くなり、電界集中によって素子の信頼性が低下する場合がある。一方、１０００℃以上の比較的高温で熱酸化を行った場合、トレンチの上端の酸化膜の膜厚は、トレンチの他の部分と比較して薄くなりにくいが、トレンチの底部と側面との間のコーナーにファセットが発生する場合がある。ファセットの発生によって、トレンチのコーナーにストレスが集中し、クラックなどの結晶欠陥が発生する。この結晶欠陥に起因して接合リーク電流が発生し、素子の電気的特性が劣化する場合がある。特許文献１には、９５０℃のウェット酸化でトレンチの底部から側面の中途位置まで第１熱酸化膜を形成し、次いで、１１００℃のドライ酸化によってトレンチの側面の中途位置から表面まで第２熱酸化膜を形成することが示されている。これによって、トレンチ上端の酸化膜の膜厚が他の部分よりも薄くなることと、トレンチ底部と側面との間のコーナーのファセットの発生とが抑制される。特許文献２には、シリコン基板の凹部に熱酸化膜を形成し、熱酸化膜とシリコン基板の一部分とを選択的に除去することによりトレンチを形成し、トレンチに熱酸化膜を形成する製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０８９７９号公報
【特許文献２】特開２００３−１６３２６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の製造方法において、第２熱酸化膜を形成する際、トレンチの底部から側面の中途位置まで形成された第１熱酸化膜は、耐エッチング膜によってマスクされる。ドライ酸化によって第２熱酸化膜を形成した後、第２熱酸化膜の上に保護膜が形成され、次いで、トレンチ内の耐エッチング膜を除去する工程が行われる。この耐エッチング膜を除去する工程において、第２熱酸化膜の上に保護膜を残すために、フォトリソグラフィ工程が用いられる。このフォトリソグラフィ工程においてアライメントずれが生じた場合、トレンチ内に耐エッチング膜が残留するなど、後の工程でトレンチに充填される絶縁物の形状などがばらついてしまい、結果として形成される素子の電気的特性がばらついてしまう可能性がある。
【０００５】
本発明は、半導体装置の電気的特性や信頼性の向上に有利な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するための手段は、半導体装置の製造方法であって、半導体基板の上にマスクパターンを形成する工程と、マスクパターンの開口を介して、半導体基板の表面にトレンチを形成する工程と、トレンチの表面を酸化することによって第１の酸化膜を形成する第１の酸化工程と、第１の酸化工程の後、半導体基板の上にトレンチの深さよりも厚い絶縁膜を形成し、絶縁膜からトレンチの中に配された絶縁部材を形成する工程と、絶縁部材の上端が半導体基板の表面よりもトレンチの底部の側に位置するように、マスクパターンの開口を介して第１の酸化膜および絶縁部材の一部をエッチングし、トレンチの側面の一部を露出させた凹部を形成する工程と、凹部のほかはトレンチに第１の酸化膜および絶縁部材が配された状態で、側面の一部を酸化することによって第２の酸化膜を形成する第２の酸化工程と、を含むことを特徴とする。
【発明の効果】
【０００７】
本発明によれば、半導体装置の電気的特性や信頼性の向上に有利な技術を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す断面図。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図。
【図４】本発明の実施形態に係る半導体装置の製造方法を示す断面図。
【図５】本発明の実施形態に係る半導体装置の製造方法を示す断面図。
【図６】本発明の実施形態に係る半導体装置の製造方法を示す断面図。
【図７】本発明の実施形態に係る半導体装置の素子配置例を示す断面図。
【発明を実施するための形態】
【０００９】
以下、本発明に係る半導体装置の製造方法の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１０】
第１の実施形態
図１（ａ）〜２（ｄ）を参照して、本発明の実施形態による半導体装置の製造方法について説明する。図１（ａ）〜２（ｄ）は、本発明の第１の実施形態における半導体装置の製造方法の各工程を示す断面図である。
【００１１】
まず、半導体基板としてシリコン基板１０１を用意し、シリコン基板１０１にトレンチを形成するためのマスクパターンを形成する。マスクパターンを形成する工程は、まず、シリコン基板１０１の表面に、厚みが約２０ｎｍの酸化シリコン１０２を形成する。酸化シリコン１０２は、例えばパイロジェニック酸化、ＩＳＳＧ（Ｉｎ−Ｓｉｔｕ  Ｓｔｅａｍ  Ｇｅｎｅｒａｔｅｄ）酸化のようなウェット酸化やドライ酸化などの熱酸化によって形成されうる。次いで、シリコン基板１０１および酸化シリコン１０２の上に、マスクパターンの上面を構成するマスク膜として、厚みが約２００ｎｍの窒化シリコン１０３を形成する。窒化シリコン１０３は、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成されうる。
【００１２】
酸化シリコン１０２および窒化シリコン１０３の形成後、窒化シリコン１０３の上にフォトレジストを塗布し、フォトリソグラフィ工程を用いてフォトレジストをパターニングすることによって、レジストマスクパターン３０１を形成する。次いで、レジストマスクパターン３０１の開口部１０４を介して窒化シリコン１０３および酸化シリコン１０２をドライエッチングしパターニングする。この工程によって、図１（ａ）に示すように、窒化シリコン１０３および酸化シリコン１０２に、開口部１０４に対応する開口１１２を備えるマスクパターン１１１が形成される。このとき、開口１１２の底部にシリコン基板１０１が露出する。
【００１３】
次いで、レジストマスクパターン３０１を除去した後、窒化シリコン１０３および酸化シリコン１０２によって構成されるマスクパターン１１１の開口１１２を介してシリコン基板１０１をドライエッチングする。ドライエッチングには、種々の方式のプラズマエッチング装置が用いられうる。この工程によって、図１（ｂ）に示すように、シリコン基板１０１の表面に深さ約３００ｎｍのトレンチ１０５が形成される。このドライエッチングの工程において、ドライエッチングのプロセス条件をエッチング中に調整し、トレンチ１０５の底部と側面との間のコーナー１０５ａが丸まった形状となるように、トレンチ１０５が形成されてもよい。例えば、ドライエッチング中、エッチング時間が残り１０％となった時点で、プロセス圧力やパワー、プロセスガスの比率などのプロセス条件を変更してもよい。この場合、例えば、プロセスの圧力が、最初の９０％の時間よりも残り１０％の時間の方が高くなるように設定してもよい。
【００１４】
トレンチ１０５を形成した後、トレンチ１０５を形成する際のドライエッチングによるダメージ層の除去を目的として、トレンチ１０５の表面（側面）を酸化し酸化膜を形成する。この工程によって、図１（ｃ）に示されるように、トレンチ１０５の側面に酸化膜として酸化シリコン１０６が形成される。酸化シリコン１０６は、例えば約１０ｎｍの厚さとなるように形成される。酸化シリコン１０６を形成する酸化工程の処理温度は、トレンチ１０５の底部と側面との間のコーナー１０５ａにおいてファセットが生成されないよう、１０００℃未満でありうる。例えば、７５０℃の処理温度で、酸化シリコン１０６の形成が行われてもよい。この程度の温度での酸化処理では、トレンチ１０５の上端部１０５ｂの丸まりは不十分でありうる。換言すると、トレンチ１０５の上端部１０５ｂにおいて、酸化シリコン１０６の膜厚が、トレンチ１０５の底部や側面と比較して薄くなってしまっている。しかしながら、トレンチ１０５の底部と側面との間のコーナー１０５ａでのファセットの発生を回避できる。酸化シリコン１０６を形成するための酸化は、ウェット酸化であってもよいし、ドライ酸化であってもよい。
【００１５】
次に、トレンチ１０５に絶縁部材１０７を埋め込むための工程を行う。まず、シリコン基板１０１の上に、トレンチ１０５の深さよりも厚い絶縁膜として酸化シリコン１０７ａを形成する。本実施形態において、トレンチ１０５の深さ約３００ｎｍに対して、酸化シリコン１０７ａの膜厚は、トレンチ１０５の形成されていないシリコン基板１０１の表面上で約５００ｎｍとした。酸化シリコン１０７ａは、ＬＰＣＶＤやＡＰ（Ａｔｍｏｓｐｈｅｒｉｃ  Ｐｒｅｓｓｕｒｅ）ＣＶＤ、プラズマＣＶＤなどを用いて形成できる。トレンチ１０５の深さよりも厚い酸化シリコン１０７ａを形成することによって、酸化シリコン１０７ａは、図１（ｄ）に示されるように、トレンチ１０５の内部の全体に充填されうる。このとき、トレンチ１０５は、図１（ｄ）に示すように酸化シリコン１０７ａによって完全に満たされていてもよいし、また、酸化シリコン１０７ａ内に空隙があってもよい。
【００１６】
酸化シリコン１０７ａを形成した後、図１（ｅ）に示すように、マスクパターン１１１の上面である窒化シリコン１０３の表面が露出するまで酸化シリコン１０７ａを除去する。酸化シリコン１０７ａを除去する方法として、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法やエッチバック法が用いられうる。例えば、窒化シリコン１０３の上部にある酸化シリコン１０７ａを選択的にドライエッチングなどでエッチングし、その後にＣＭＰ法を用いて窒化シリコン１０３を露出させてもよい。この工程によって、酸化シリコン１０７ａからトレンチ１０５の中に配された絶縁部材１０７が形成される。
【００１７】
次いで、マスクパターン１１１の開口１１２を介してトレンチ１０５の中に配された酸化シリコン１０６および絶縁部材１０７の一部をエッチングする。このエッチング工程において、図１（ｆ）に示すように、絶縁部材１０７の上端が、シリコン基板１０１の表面よりもトレンチ１０５の底部の側に位置するようにエッチングを行う。このエッチング工程によって、トレンチ１０５の側面の一部のシリコン基板１０１ａを露出させた凹部１１３が形成される。この工程において、シリコン基板１０１の表面から深さ方向にトレンチ１０５の側面を少なくとも１０ｎｍ露出させる。換言すると、露出したトレンチ１０５の側面のシリコン基板１０１ａの長さＨ１は、シリコン基板１０１の表面であるトレンチ１０５の上端部１０５ｂから深さ方向に少なくとも１０ｎｍとなるようにエッチングを行う。この工程によって露出するシリコン基板１０１ａは、この後の工程でトレンチ１０５の上端部１０５ｂが丸まるのに十分な長さがあればよい。凹部１１３の形成後、トレンチ１０５の底部側には絶縁部材１０７および酸化シリコン１０６の一部が残っている。また、シリコン基板１０１ａが露出した部分以外のトレンチ１０５の側面は、酸化シリコン１０６に覆われたままである。トレンチ１０５の底部に残された絶縁部材１０７の厚さが、より厚くなるように凹部１１３を形成してもよい。
【００１８】
酸化シリコン１０６および絶縁部材１０７の一部をエッチングする方法として、ドライエッチングやウェットエッチングが用いられうる。本実施形態において、マスクパターン１１１の上面と、絶縁部材１０７および酸化シリコン１０６と、が互いに異なる絶縁体によって構成される。具体的には、マスクパターン１１１の上面は窒化シリコン１０３であり、また、絶縁部材１０７および酸化シリコン１０６は酸化シリコンである。このため、凹部１１３を形成する工程において、マスクパターン１１１の開口１１２を介して、例えばフッ酸を用いたウェットエッチングによって絶縁部材１０７および酸化シリコン１０６を選択的にエッチングし、凹部１１３を形成できる。形成された凹部１１３の底部は、フッ酸に対するエッチングレートが酸化シリコン１０６と絶縁部材１０７とで同等な場合、図１（ｆ）に示されるように、酸化シリコン１０６と絶縁部材１０７との境界に段差が生じない。また、酸化シリコン１０６を酸化によって形成する際の温度が、絶縁部材１０７を形成する際の温度と比較して高く、酸化シリコン１０６のフッ酸に対するエッチングレートが、絶縁部材１０７のフッ酸に対するエッチングレートよりも遅い場合がある。この場合、形成された凹部１１３の底部は、酸化シリコン１０６と絶縁部材１０７との境界で段差を生じ、酸化シリコン１０６の方が絶縁部材１０７よりもシリコン基板１０１の表面に近い高さを有しうる。また、図１（ｆ）では、凹部１１３の底部は、平面で示されているが、窪みを有していてもよいし、ふくらみを有していてもよい。また、本実施形態では、絶縁部材１０７の全体が、シリコン基板１０１の表面よりもトレンチ１０５の底部の側に位置するが、これに限られることはない。例えば、凹部１１３の底部のうち少なくともトレンチ１０５の側面に近接する周縁部が、シリコン基板１０１の表面よりもトレンチ１０５の底部の側に位置し、凹部１１３の底部の中央部が、シリコン基板１０１の表面よりも高い位置にあってもよい。ここで、凹部１１３の底部の周縁部とは、凹部１１３の幅方向に、両端のそれぞれ１／３の領域であってもよいし、それぞれ１／４の領域であってもよいし、それぞれ１／５の領域であってもよい。凹部１１３の底部の周縁部が、凹部１１３の幅方向に両端のそれぞれ１／ｎ（ｎ＞２）の領域である場合、凹部１１３の底部の中央部は、凹部１１３の幅方向をｎ等分したうち中央の（ｎ−２）／ｎの領域となりうる。
【００１９】
凹部１１３の形成後、凹部１１３のほかはトレンチ１０５に酸化シリコン１０６および絶縁部材１０７で配された状態で、前の工程で露出したトレンチ１０５の側面の一部のシリコン基板１０１ａを酸化し酸化膜を形成する。この工程によって、図２（ａ）に示されるように、酸化膜として酸化シリコン１０８が形成される。本実施形態において、この酸化工程によって形成される酸化シリコン１０８の厚さは３０ｎｍとした。この酸化工程によって、トレンチ１０５の上端部１０５ｂが丸まり、トレンチ１０５の上端部１０５ｂの酸化膜の膜厚が、トレンチ１０５の底部や側面よりも薄くなることを抑制できる。
【００２０】
酸化シリコン１０８を形成する酸化工程の処理温度は、少なくとも酸化シリコン１０６を形成する酸化工程の処理温度より高い。つまり、ファセットが生成されないよう、１０００℃未満で酸化が行われる酸化シリコン１０６の形成に対して、酸化シリコン１０８を形成する酸化工程の処理温度は、１０００℃以上でありうる。例えば、１１００℃の処理温度で、酸化シリコン１０８の形成が行われてもよい。酸化シリコン１０８を形成するための酸化は、ウェット酸化であってもよいし、ドライ酸化であってもよい。本実施形態において、酸化が、シリコン基板１０１ａの深部まで進まないドライ酸化を用いる。
【００２１】
本実施形態において、酸化シリコン１０８の厚さが３０ｎｍと、酸化シリコン１０６の厚さ１０ｎｍよりも厚いが、これに限られることはない。酸化シリコン１０８によって、トレンチ１０５の上端部１０５ｂの酸化膜の膜厚が、トレンチ１０５の他の部分と比較して薄くなることが抑制できればよい。また、酸化シリコン１０８を形成する酸化工程において、トレンチ１０５の底部のコーナー１０５ａは絶縁部材１０７（および酸化シリコン１０６）によって厚く覆われているため、酸化が進まず形状を維持できる。そのため、トレンチ１０５の底部と側面との間のコーナー１０５ａでのファセットの発生が抑制される。
【００２２】
酸化シリコン１０８を形成する酸化工程の後、図２（ｂ）に示すように、凹部１１３に絶縁体が埋め込まれるように、シリコン基板１０１の上に酸化シリコン１０９ａを形成する。本実施形態において、トレンチ１０５の形成されていないシリコン基板１０１の表面上で約３００ｎｍの膜厚を有する酸化シリコン１０９ａが形成される。酸化シリコン１０９ａは、ＬＰＣＶＤやＡＰＣＶＤ、プラズマＣＶＤなどを用いて形成できる。このとき、凹部絶縁部材１０９の材料である酸化シリコン１０９ａは、絶縁部材１０７を形成するための絶縁膜である酸化シリコン１０７ａと同じプロセス条件によって形成してもよい。
【００２３】
酸化シリコン１０９ａを形成した後、図２（ｃ）に示すように、マスクパターン１１１の上面の窒化シリコン１０３が露出するまで酸化シリコン１０９ａを除去する。酸化シリコン１０９ａを除去する方法として、ＣＭＰ法やエッチバック法が用いられうる。例えば、窒化シリコン１０３の上部にある酸化シリコン１０９ａを選択的にドライエッチングなどでエッチングし、その後にＣＭＰ法を用いて窒化シリコン１０３を露出させてもよい。この工程によって、酸化シリコン１０９ａからトレンチ１０５の凹部１１３の中に配された凹部絶縁部材１０９が形成される。このとき、図２（ｃ）に示すように、トレンチ１０５のうち凹部絶縁部材１０９と絶縁部材１０７との境界が配される部分の側面１０５ｃは、段差を有しうる。
【００２４】
次いで、凹部絶縁部材１０９を、フッ酸を用いて所定の厚さ、ウェットエッチングする。その後、マスクパターン１１１として用いた窒化シリコン１０３を、例えば熱リン酸を用いたウェットエッチングによって選択的に除去する。これによって、図２（ｄ）に示されるように、トレンチ１０５の内部に絶縁体が配されたトレンチ分離が完成する。その後、ｎ型ウェル、ｐ型ウェル、ゲート酸化膜、ゲート電極、ソース・ドレイン領域などの形成を行い、トランジスタなどの半導体素子を形成する。
【００２５】
以上のように、トレンチ１０５の底部と側面との間のコーナー１０５ａは、１０００℃以下の処理温度で酸化シリコン１０６が形成される。また、酸化シリコン１０８の形成の際、トレンチ１０５の底部と側面との間のコーナー１０５ａは、高温での酸化処理を行っても絶縁部材１０７によって覆われているため、ファセットの発生を抑制・回避できる。ファセットの発生が抑制できるため、トレンチ１０５の底部と側面との間のコーナー１０５ａでの結晶欠陥の発生を抑制でき、結晶欠陥に起因するリーク電流の発生を抑制できる。また、トレンチ１０５の上端部１０５ｂには、酸化シリコン１０８が１０００℃以上の処理温度を用いて形成される。これによって、トレンチ１０５の上端部１０５ｂの酸化膜の膜厚が薄くなることを抑制し、上端部１０５ｂを十分に丸めることができる。これによって、トレンチ１０５の上端部１０５ｂでの電界集中が緩和できる。さらに、トレンチ１０５および凹部１１３は、それぞれ同じマスクパターン１１１の開口１１２を介して自己整合的に形成される。また、酸化シリコン１０６および酸化シリコン１０８も、それぞれ同じマスクパターン１１１の開口１１２によって露出した部分に形成される。これによって、形成されるトレンチ分離の形状が安定し、形成される素子の電気的特性のばらつきが抑制される。結果として、半導体装置の電気的特性や信頼性が向上しうる。
【００２６】
第２の実施形態
図３（ａ）〜７（ｂ）を参照して、本発明の実施形態による半導体装置の製造方法および構造について説明する。図３（ａ）〜７（ｂ）は、本発明の第２の実施形態における半導体装置の製造方法の各工程を示す断面図である。本実施形態において、半導体装置は、フォトダイオードや増幅トランジスタを含む複数の画素が形成される画素領域２０１と、画素を駆動するためのトランジスタなどの回路が形成される周辺領域２０２と、を含む。このため、本実施形態の半導体装置は、撮像装置とも呼ばれうる。図７（ａ）に示されるように、画素領域２０１の画素７０５には、互いにトレンチ分離されたフォトダイオード７０１や増幅トランジスタ７０４などが配される。増幅トランジスタ７０４には、ゲート電極７００およびソース・ドレイン領域７０２が配される。また、図７（ｂ）に示されるように、周辺領域２０２には、画素７０５を駆動するために、互いにトレンチ分離された複数のトランジスタ７０６が配される。それぞれのトランジスタ７０６には、ゲート電極７００およびソース・ドレイン領域７０２が配される。
【００２７】
次に、本実施形態の半導体装置の製造方法について説明する。まず、半導体基板としてシリコン基板１０１を用意し、シリコン基板１０１にトレンチを形成するためのマスクパターンを形成する。上述の第１の実施形態と同様に、シリコン基板１０１の上に酸化シリコン１０２および窒化シリコン１０３を形成し、窒化シリコン１０３の上にフォトレジストなどを用いたレジストマスクパターン３０１を形成する。次いで、レジストマスクパターン３０１の開口部１０４を介して窒化シリコン１０３および酸化シリコン１０２をドライエッチングしパターニングする。この工程によって、図３（ａ）に示すように、画素領域２０１および周辺領域２０２の窒化シリコン１０３および酸化シリコン１０２に、開口部１０４に対応する開口１１２を備えるマスクパターン１１１が形成される。
【００２８】
次いで、レジストマスクパターン３０１を除去した後、窒化シリコン１０３および酸化シリコン１０２によって構成されるマスクパターン１１１の開口１１２を介してシリコン基板１０１をドライエッチングする。この工程によって、図３（ｂ）に示すように、シリコン基板１０１の表面に深さ約３００ｎｍのトレンチ１０５が形成される。本実施形態において、トレンチ１０５のうち画素領域２０１に配されるトレンチをトレンチ１０５１、トレンチ１０５のうち周辺領域に配されるトレンチ（周辺領域トレンチ）をトレンチ１０５２として区別する。このように、画素領域２０１のトレンチ１０５１と周辺領域２０２のトレンチ１０５２とは、同時に形成されうる。また、本実施形態において、レジストマスクパターン３０１を用いて、画素領域２０１および周辺領域２０２のマスクパターン１１１の開口１１２を同時に形成したが、これに限られることはない。例えば、画素領域２０１に開口を有するレジストマスクパターンと周辺領域２０２に開口を有するレジストマスクパターンとを用いて、領域ごとに開口１１２が形成されてもよい。
【００２９】
トレンチ１０５１、１０５２の形成後、図３（ｃ）〜４（ｂ）までの工程は、画素領域２０１および周辺領域２０２において、上述の図１（ｃ）〜（ｅ）と同様の工程を行ってもよい。このため、トレンチ１０５１、１０５２の側面に酸化膜として酸化シリコン１０６を形成する工程からトレンチ１０５１、１０５２の中に絶縁部材１０７が形成される図４（ｂ）に示される工程までの詳細な説明は、ここでは省略する。
【００３０】
トレンチ１０５１、１０５２を絶縁部材１０７で埋め込んだ後、窒化シリコン１０３および絶縁部材１０７の上に、フォトレジストを塗布する。次いで、フォトリソグラフィ工程を用いてフォトレジストをパターニングすることによって、レジストマスクパターン３０２を形成する。レジストマスクパターン３０２は、画素領域２０１のうち少なくともマスクパターン１１１の開口１１２の上に開口を有する。本実施形態において、図４（ｃ）に示すように、レジストマスクパターン３０２は、画素領域２０１の上、全体に開口を有していてもよい。また、レジストマスクパターン３０２は、周辺領域２０２のうち少なくともトレンチ１０５２を覆う。本実施形態において、図４（ｃ）に示すように、レジストマスクパターン３０２は、周辺領域２０２の上、全体を覆う。
【００３１】
次いで、レジストマスクパターン３０２の開口およびマスクパターン１１１の開口１１２を介して画素領域２０１のトレンチ１０５１の中に配された酸化シリコン１０６および絶縁部材１０７の一部をエッチングする。このエッチング工程において、図４（ｃ）に示すように、トレンチ１０５１に配された絶縁部材１０７の上端が、シリコン基板１０１の表面よりもトレンチ１０５１の底部の側に位置するようにエッチングを行う。このエッチング工程によって、トレンチ１０５１の側面の一部のシリコン基板１０１ａを露出させた凹部１１３が形成される。この工程において、シリコン基板１０１の表面から深さ方向にトレンチ１０５１の側面を少なくとも１０ｎｍ露出させる。この工程によって露出するシリコン基板１０１ａは、この後の工程でトレンチ１０５１の上端部１０５ｂが丸まるのに十分な長さがあればよい。凹部１１３の形成後、トレンチ１０５１の底部側には絶縁部材１０７および酸化シリコン１０６の一部が残っている。また、シリコン基板１０１ａが露出した部分以外のトレンチ１０５１の側面は、酸化シリコン１０６に覆われたままである。トレンチ１０５１の底部に残された絶縁部材１０７の厚さが、より厚くなるように凹部１１３を形成してもよい。また、図４（ｃ）に示すように、この工程において周辺領域２０２は、レジストマスクパターン３０２によって覆われるため、周辺領域２０２のトレンチ１０５２には凹部１１３は形成されない。
【００３２】
凹部１１３を形成するために、酸化シリコン１０６および絶縁部材１０７の一部をエッチングする方法として、ドライエッチングやウェットエッチングが用いられうる。上述の第１の実施形態と同様に、本実施形態において、マスクパターン１１１の上面の側は窒化シリコン１０３であり、また、絶縁部材１０７および酸化シリコン１０６は酸化シリコンである。このため、ウェットエッチングを用いて凹部１１３を形成する場合、例えば、フッ酸を用いることによって、絶縁部材１０７および酸化シリコン１０６を選択的に除去できる。
【００３３】
画素領域２０１のトレンチ１０５１に凹部１１３を形成した後、レジストマスクパターン３０２を除去する。次いで、凹部１１３のほかはトレンチ１０５１、１０５２に酸化シリコン１０６および絶縁部材１０７で配された状態で、前の工程で露出したトレンチ１０５１の側面の一部のシリコン基板１０１ａを酸化し酸化膜を形成する。この工程によって、図５（ａ）に示されるように、画素領域２０１のトレンチ１０５１の側面に酸化シリコン１０８が形成される。本実施形態において、酸化シリコン１０８の厚さは３０ｎｍとした。これによって、トレンチ１０５１の上端部１０５ｂが丸まり、トレンチ１０５１の上端部１０５ｂの酸化膜の膜厚が、トレンチ１０５１の底部や側面よりも薄くなることを抑制できる。
【００３４】
酸化シリコン１０８を形成する工程の処理温度は、上述の第１の実施形態と同様に、少なくとも酸化シリコン１０６を形成する工程の処理温度より高い。つまり、ファセットが生成されないよう、１０００℃未満で酸化が行われる酸化シリコン１０６の形成に対して、酸化シリコン１０８を形成する酸化工程の処理温度は、１０００℃以上でありうる。例えば、１１００℃の処理温度で、酸化シリコン１０８の形成が行われてもよい。
【００３５】
また、この酸化シリコン１０８を形成する工程において、周辺領域２０２のトレンチ１０５２の上端部１０５ｄは、酸化シリコン１０６および絶縁部材１０７によって覆われている。このため、トレンチ１０５２の上端部１０５ｄは、酸化が進まず、図３（ｃ）に示す酸化シリコン１０６を形成する工程によって形成された形状を維持しうる。
【００３６】
酸化シリコン１０８を形成する酸化工程の後、図５（ｂ）に示すように、凹部１１３に絶縁体が埋め込まれるように、シリコン基板１０１の上に酸化シリコン１０９ａを形成する。酸化シリコン１０９ａを形成した後、図５（ｃ）に示すように、マスクパターン１１１の上面の窒化シリコン１０３が露出するまで酸化シリコン１０９ａを除去する。これらの工程は、上述の第１の実施形態の図２（ｂ）、（ｃ）に示す工程と同様の工程を用いてもよい。これによって、酸化シリコン１０９ａから画素領域２０１のトレンチ１０５１の凹部１１３の中に配された凹部絶縁部材１０９が形成される。また、このマスクパターン１１１の上面の窒化シリコン１０３が露出するまで酸化シリコン１０９ａを除去する工程によって、図５（ｃ）に示されるように、周辺領域２０２のトレンチ１０５２に埋め込まれた絶縁部材１０７が露出しうる。
【００３７】
次いで、トレンチ１０５１に配された凹部絶縁部材１０９およびトレンチ１０５２に配された絶縁部材１０７を、フッ酸を用いて所定の厚さ、ウェットエッチングする。その後、マスクパターン１１１として用いた窒化シリコン１０３を、例えば熱リン酸を用いたウェットエッチングによって除去する。これによって、図２（ｄ）に示すトレンチ分離が完成する。ここで、凹部絶縁部材１０９の材料である酸化シリコン１０９ａと、絶縁部材１０７を形成するための絶縁膜である酸化シリコン１０７ａとが、同じプロセス条件によって形成されている場合を考える。この場合、トレンチ１０５１に配された凹部絶縁部材１０９およびトレンチ１０５２に配された絶縁部材１０７は、フッ酸によって同等のエッチングレートでエッチングされうる。結果として、画素領域２０１と周辺領域２０２とのトレンチ分離において、トレンチ１０５１、１０５２にそれぞれ埋め込また絶縁体のシリコン基板１０１の表面からの突出高さが、図６に示すように同等となりうる。その後、ｎ型ウェル、ｐ型ウェル、ゲート酸化膜、ゲート電極、ソース・ドレイン領域などの形成を行い、トランジスタやフォトダイオードなどの半導体素子を形成する。
【００３８】
以上のように、画素領域２０１および周辺領域２０２において、トレンチ１０５１、１０５２の底部と側面との間のコーナー１０５ａは、１０００℃以下の処理温度で酸化シリコン１０６が形成される。また、酸化シリコン１０８の形成の際、トレンチ１０５１、１０５２の底部と側面との間のコーナー１０５ａは、絶縁部材１０７によって覆われているため、ファセットの発生を抑制・回避できる。ファセットの発生が抑制できるため、トレンチ１０５１、１０５２の底部と側面との間のコーナー１０５ａでの結晶欠陥の発生を抑制でき、画素領域２０１および周辺領域２０２において、結晶欠陥に起因するリーク電流の発生を抑制できる。これによって、例えば画素領域２０１において、撮影した画像に発生する白点が低減できる。また、画素領域２０１において、トレンチ１０５１の上端部１０５ｂには、酸化シリコン１０８が１０００℃以上の処理温度を用いて形成される。これによって、トレンチ１０５１の上端部１０５ｂの酸化膜の膜厚が薄くなることを抑制し、上端部１０５ｂを十分に丸めることができる。電界集中の緩和によって、画素領域２０１に配されるトランジスタの寄生チャネル成分の発生が抑制できる。これによって、ソースとドレインとの間のリーク電流が抑制され、画素特性が向上しうる。また、本実施形態においても、画素領域２０１のトレンチ１０５１および凹部１１３は、それぞれ同じマスクパターン１１１の開口を介して自己整合的に形成される。また、画素領域２０１のトレンチ１０５１に形成される酸化シリコン１０６および酸化シリコン１０８も、それぞれ同じマスクパターン１１１の開口１１２によって露出した部分に形成される。これによって、形成されるトレンチ分離の形状が安定し、半導体素子の電気的特性のばらつきが抑制される。一方、周辺領域２０２は、画像信号処理を高速化するために画素領域２０１よりも微細化されたトランジスタが配されうる。このため、周辺領域２０２のトランジスタは、酸化シリコン１０６の形成によるトレンチ１０５２の上端部１０５ｄの丸まりで電界集中の緩和がなされうる。また、周辺領域２０２のトレンチ１０５２には酸化シリコン１０８が形成されないため、周辺領域２０２のトレンチ１０５２の上端部１０５ｄの丸まりは、画素領域２０１のトレンチ１０５１の上端部１０５ｂの丸まりよりも曲率半径が小さい。このため、半導体素子を配置する活性領域が実効的に広くなり、レイアウト効率が向上しうる。このように、周辺領域２０２において、画素領域２０１から出力される信号処理を高機能化・高速化する効果がありうる。このように本実施形態においても、半導体装置の電気的特性や信頼性が向上しうる。
【００３９】
以上、本発明に係る実施形態を示したが、本発明はこれらの実施形態に限定されないことはいうまでもなく、本発明の要旨を逸脱しない範囲で、上述した実施形態は適宜変更、組み合わせが可能である。
【符号の説明】
【００４０】
１０５，１０５１，１０５２：トレンチ、１０７：絶縁部材、１１１：マスクパターン、１１３：凹部
【図１】
2019046974.tif 000003
【図２】
2019046974.tif 000004
【図３】
2019046974.tif 000005
【図４】
2019046974.tif 000006
【図５】
2019046974.tif 000007
【図６】
2019046974.tif 000008
【図７】
2019046974.tif 000009