(57)【要約】【課題】放熱基板上に実装される電子部品の発熱に起因する不具合を抑えることが可能な放熱基板及びその製造方法の提供を目的とする。【解決手段】本発明に係る回路基板１０は、コア基板１１と、コア基板１１のＦ面１１ＦとＳ面１１Ｓとに積層されるビルドアップ層２０，２０と、を備えている。そして、Ｆ面１１Ｆ側の第１ビルドアップ層２０Ａには、その外面に開口する第１キャビティ３０Ａが形成され、Ｓ面１１Ｓ側の第２ビルドアップ２０Ｂ層には、その外面に開口する第２キャビティ３０Ｂが形成され、第１キャビティ３０Ａと第２キャビティ３０Ｂとは、回路基板１０の厚み方向で重ならない位置に配置され、且つ、金属からなる放熱経路（導体層１２Ｆ，Ｓ及び接続導体１５）で連絡されている。【選択図】図１
2019046956.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、前記コア基板の第１面と第２面とにそれぞれ積層されるビルドアップ層と、を備える回路基板であって、
前記ビルドアップ層は、交互に積層されている複数の導体層と複数の絶縁層と、複数の導体層を接続する接続導体を含み、
前記第１面側のビルドアップ層には、前記コア基板に向く面とは反対側の面に開口する第１キャビティが形成され、
前記第２面側のビルドアップ層には、前記コア基板に向く面とは反対側の面に開口する第２キャビティが形成され、
前記第１キャビティと前記第２キャビティとは、前記回路基板の厚み方向で重ならない位置に配置され、且つ、金属からなる放熱経路で連絡されている。
【請求項２】
請求項１に記載の回路基板であって、
前記放熱経路は、
前記コア基板の前記第１面側の導体層であって、前記第１キャビティの底面に露出した第１導体層と、
前記コア基板の前記第２面側の導体層であって、前記第２キャビティの底面に露出した第２導体層と、
前記第１導体層と前記第２導体層とを接続する前記接続導体と、を含む。
【請求項３】
請求項２に記載の回路基板であって、
さらに、前記コア基板の前記第１キャビティと前記第２キャビティの両方と前記回路基板の厚み方向で重なる位置に金属ブロックが内蔵され、
前記放熱経路は、
前記金属ブロックと、
前記金属ブロックと前記第１導体層及び前記第２導体層とを接続する前記接続導体と、を含む。
【請求項４】
請求項２に記載の回路基板であって、
さらに、前記コア基板の内部に金属層を有し、
前記放熱経路は、
前記金属層と、
前記金属層と前記第１導体層及び前記第２導体層とを接続する前記接続導体と、を含む。
【請求項５】
請求項２に記載の回路基板であって、
前記第１導体層又は前記第２導体層の少なくとも一方の導体層は、
前記第１キャビティ及び前記第２キャビティの何れにも前記回路基板の厚み方向で重なる。
【請求項６】
請求項１乃至５の何れか１の請求項に記載の回路基板であって、
前記接続導体は、フィルドめっき導体である。
【請求項７】
回路基板の製造方法であって、
コア基板の表裏の両面である第１面と第２面とにそれぞれビルドアップ層を積層することと、
前記第１面側のビルドアップ層に、前記コア基板に向く面とは反対側の面に開口する第１キャビティを形成することと、
前記第２面側のビルドアップ層に、前記第１キャビティと前記回路基板の厚み方向で重ならない位置に、前記コア基板に向く面とは反対側の面に開口する第２キャビティを形成することと、
前記第１キャビティと前記第２キャビティとを連絡する金属からなる放熱経路を形成することと、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コア基板にビルドアップ層が積層されている回路基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の回路基板として、キャビティに収容されている放熱ブロックが、回路基板上に実装されている電子部品（例えば、半導体素子）と、ビア導体等を介して接続されているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１３５１６８号（段落［００２８］〜［００３０］、図３（Ｂ））
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の回路基板では、回路基板上に実装されている電子部品の発熱がたまると、熱による回路基板の反り等が発生し、断線等の問題が生じると考えられる。
【０００５】
本発明は、上記事情に鑑みてなされたもので、回路基板上に実装される電子部品の発熱に起因する不具合を抑えることが可能な回路基板及びその製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するためなされた本発明に係る回路基板は、コア基板と、前記コア基板の第１面と第２面とに積層されるビルドアップ層と、を備えている。そして、前記第１面側のビルドアップ層には、その外面に開口する第１キャビティが形成され、前記第２面側のビルドアップ層には、その外面に開口する第２キャビティが形成され、前記第１キャビティと前記第２キャビティとは、前記回路基板の厚み方向で重ならない位置に配置され、且つ、金属からなる放熱経路で連絡されている。
【０００７】
また、本発明に係る回路基板の製造方法は、コア基板の表裏の両面である第１面と第２面とにそれぞれビルドアップ層を積層することと、前記第１面側のビルドアップ層に、その外面に開口する第１キャビティを形成することと、前記第２面側のビルドアップ層に、前記第１キャビティと前記回路基板の厚み方向で重ならない位置に、前記第２面側のビルドアップ層の外面に開口する第２キャビティを形成することと、前記第１キャビティと前記第２キャビティとを連絡する金属からなる放熱経路を形成することと、を含んでいる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１実施形態に係る回路基板の側断面図
【図２】回路基板の製造工程を示す側断面図
【図３】回路基板の製造工程を示す側断面図
【図４】回路基板の製造工程を示す側断面図
【図５】回路基板の製造工程を示す側断面図
【図６】回路基板の製造工程を示す側断面図
【図７】回路基板の製造工程を示す側断面図
【図８】回路基板の製造工程を示す側断面図
【図９】回路基板の使用例を示す側断面図
【図１０】変形例の回路基板の側断面図
【図１１】変形例の回路基板の側断面図
【発明を実施するための形態】
【０００９】
［第１実施形態］
以下、本発明の第１実施形態を図１〜図９に基づいて説明する。図１に示されるように、本実施形態の回路基板１０は、コア基板１１の表裏の両面にそれぞれビルドアップ層２０，２０が積層され、さらにソルダーレジスト層２６，２６が積層された構造をなしている。なお、以下ではコア基板１１の板厚方向の一端側の表面をＦ面１１Ｆ（本発明の「第１面」に相当する。）といい、他端側の表面をＳ面１１Ｓ（本発明の「第２面」に相当する。）という。
【００１０】
コア基板１１は、絶縁性基材１１Ｋの表裏の両面に導体層１２がそれぞれ形成されている。なお、導体層１２，１２を区別するときは、コア基板１１のＦ面１１Ｆ側の導体層１２を第１導体層１２Ｆといい、コア基板１１のＳ面１１Ｓ側の導体層１２を第２導体層１２Ｓという。なお、絶縁性基材１１Ｋは、補強繊維の織布（例えば、ガラスクロス）に樹脂を含浸させてなるプリプレグである。絶縁性基材１１Ｋの厚さは、例えば、５０〜１５０［μｍ］程度になっている。
【００１１】
また、絶縁性基材１１Ｋには、複数の導電用貫通孔１１Ｈが形成されている。導電用貫通孔１１Ｈは、中間括れ形状をなしている。各導電用貫通孔１１Ｈ内にはめっきが充填されて複数の接続導体１５がそれぞれ形成され、それら接続導体１５によって第１導体層１２Ｆと第２導体層１２Ｓとの間が接続されている。
【００１２】
ビルドアップ層２０は、交互に積層されている複数の絶縁層２１と複数の導体層２２とから構成されている。なお、ビルドアップ層２０，２０を区別するときは、コア基板１１のＦ面１１Ｆ側に積層されているビルドアップ層２０を第１ビルドアップ層２０Ａといい、コア基板１１のＳ面１１Ｓ側に積層されているビルドアップ層２０を第２ビルドアップ層２０Ｂという。
【００１３】
導体層１２，２２は、主として銅メッキで構成され、１０〜２５［μｍ］程度になっている。導体層１２，２２は、絶縁層２１を貫通するビア導体１７又は絶縁性基材１１Ｋを貫通する接続導体１５によって接続されている。ビア導体１７及び接続導体１５は、めっきフィルドで構成されている。なお、ビア導体１７及び接続導体１５が、本発明の「接続導体」に相当する。
【００１４】
絶縁層２１及びソルダーレジスト層２６は、補強繊維を含んでいない樹脂層である。絶縁層２１の厚さは、例えば、１５〜３０［μｍ］程度であり、ソルダーレジスト層２６の厚さは、例えば、１８〜３５［μｍ］程度である。
【００１５】
また、ソルダーレジスト層２６には、導体層２２の一部を露出させる複数の開口２６Ｈ，２６Ｈが形成されている。そして、導体層２２のうち開口２６Ｈ，２６Ｈから露出する部分がパッド２９，２９を構成する。
【００１６】
図１に示されるように、第１ビルドアップ層２０Ａには、第１キャビティ３０Ａが設けられている。第１キャビティ３０Ａは、ソルダ―レジスト層２６、第１ビルドアップ層２０Ａを貫通してなる。そして、第１キャビティ３０Ａの底面からは、第１導体層１２Ｆが露出している。
【００１７】
また、第２ビルドアップ層２０Ｂには、第２キャビティ３０Ｂが設けられている。第２キャビティ３０Ｂは、ソルダ―レジスト層２６、第２ビルドアップ層２０Ｂを貫通してなる。そして、第２キャビティ３０Ｂの底面からは、第２導体層１２Ｓが露出している。
【００１８】
第１導体層１２Ｆ及び第２導体層１２Ｓは、回路パターン２３と、第１キャビティ３０Ａ又は第２キャビティ３０Ｂの底面を構成するプレーン状パターン２４とを有している。第１導体層１２Ｆのプレーン状パターン２４は、第１キャビティ３０Ａの底面と略同じ大きさまたは、やや大きく形成されている。第２導体層１２Ｓのプレーン状パターン２４は、第１キャビティ３０Ａ及び第２キャビティ３０Ｂの何れにも、回路基板１０の厚み方向で重なる大きさに形成されている。
【００１９】
そして、第１キャビティ３０Ａの底面を構成する第１導体層１２Ｆと第２キャビティ３０Ｂの底面を構成する第２導体層１２Ｓとは、複数の接続導体１５によって接続されている。具体的には、複数の接続導体１５は、第１キャビティ３０Ａの下方に向けて延び、第１キャビティ３０Ａと回路基板１０の厚み方向で重なる位置に配置されている第２導体層１２Ｓのプレーン状パターン２４と接続されている。なお、第１導体層１２Ｆのプレーン状パターン２４及び第２導体層１２Ｓのプレーン状パターン２４及びそれらを接続する接続導体１５が、本発明の「放熱経路」に相当する。
【００２０】
本実施形態の回路基板１０は、以下のようにして製造される。
（１）図２（Ａ）に示されるように、絶縁性基材１１Ｋの表裏の両面に、銅箔１１Ｃが積層されている銅張積層板１１Ｚが用意される。
【００２１】
（２）図２（Ｂ）に示されるように、銅張積層板１１Ｚに接続導体１５（図１参照）を形成するための導電用貫通孔１１Ｈが複数形成される。具体的には、銅張積層板１１Ｚの両面から、例えばＣＯ２レーザが照射されて接続導体１５用の導電用貫通孔１１Ｈが形成される。
【００２２】
（３）無電解めっき処理が行われ、銅箔１１Ｃ上と導電用貫通孔１１Ｈの内面とに無電解めっき膜（図示せず）が形成される。次いで、図２（Ｃ）に示されるように、銅箔１１Ｃ上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
【００２３】
（４）図２（Ｄ）に示されるように、電解めっき処理が行われ、電解めっきが導電用貫通孔１１Ｈ内に充填されて接続導体１５が形成されると共に、銅張積層板１１Ｚ上に形成されている無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分の上に電解めっき膜３４，３４が形成される。
【００２４】
（５）めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）及び銅箔１１Ｃが除去され、図３（Ａ）に示されるように、残された電解めっき膜３４、無電解めっき膜及び銅箔１１Ｃにより、絶縁性基材１１Ｋの表裏の両面に回路パターン２３と、プレーン状パターン２４とを有する導体層１２，１２が形成される。以上により、コア基板１１が得られる。なお、それら複数の接続導体１５の一部の接続導体１５は、回路パターン２３同士を接続し、他の一部の接続導体１５はプレーン状パターン２４同士を接続する。
【００２５】
（６）図３（Ｂ）に示されるように、第１導体層１２Ｆ及び第２導体層１２Ｓのプレーン状パターン２４上に、剥離可能マスク４５，４５が積層される。剥離可能マスク４５，４５は、第１キャビティ３０Ａ及び第２キャビティ３０Ｂが形成される部分にのみ積層される。
【００２６】
（７）図３（Ｃ）に示されるように、コア基板１１のＦ面１１Ｆ及びＳ面１１Ｓに絶縁層２１，２１が積層される。
【００２７】
（８）図３（Ｄ）に示されるように、絶縁層２１，２１にＣＯ２レーザが照射されて、絶縁層２１，２１を貫通する複数のビアホール２１Ｈが形成される。
【００２８】
（９）無電解めっき処理が行われ、各絶縁層２１，２１上とビアホール２１Ｈの内面とに無電解めっき膜（図示せず）が形成される。次いで、図４（Ａ）に示されるように、各絶縁層２１，２１上の無電解めっき膜上に、所定パターンのめっきレジスト３３が形成される。
【００２９】
（１０）電解めっき処理が行われ、図４（Ｂ）に示されるように、電解めっきがビアホール２１Ｈ内に充填されてビア導体１７が形成されると共に、各絶縁層２１，２１の無電解めっき膜（図示せず）のうちめっきレジスト３３から露出している部分に電解めっき膜３４，３４が形成される。
【００３０】
（１１）次いで、図４（Ｃ）に示されるように、めっきレジスト３３が剥離されると共に、めっきレジスト３３の下方の無電解めっき膜（図示せず）が除去され、残された電解めっき膜３４及び無電解めっき膜により導体層２２，２２が形成される。そして、コア基板１１の表裏の各導体層１２，１２と導体層２２，２２とがビア導体１７によって接続される。
【００３１】
（１２）そして、（７）〜（１１）の処理と同様の処理が複数回繰り返されて、図４（Ｄ）〜図７（Ｂ）に示されるように、コア基板１１のＦ面１１ＦとＳ面１１Ｓとにそれぞれ絶縁層２１と導体層２２とが交互複数積層されてビルドアップ層２０Ａ，２０Ｂが形成される。
【００３２】
（１９）図７（Ｃ）に示すように、ビルドアップ層２０，２０の表裏の両面にソルダーレジスト層２６，２６が積層される。
【００３３】
（２０）そして、図８（Ａ）に示されるように、Ｆ面１１Ｆ側及びＳ面１１Ｓ側のソルダーレジスト層２６，２６の所定箇所にテーパー状の開口２６Ｈが形成されて導体層２２の回路パターン２３の一部がソルダーレジスト層２６から露出し、パッド２９，２９が形成される。
【００３４】
（２１）図８（Ｂ）に示されるように、ＣＯ２レーザによって、Ｆ面１１Ｆ側のソルダーレジスト層２６から第１導体層１２Ｆに到達する枠状溝３０Ｔが、第１導体層１２Ｆのプレーン状パターン２４の外縁部に沿って形成される。また、ＣＯ２レーザによって、Ｓ面１１Ｓ側のソルダーレジスト層２６から第２導体層１２Ｓに到達する枠状溝３０Ｔが、第２導体層１２Ｓのプレーン状パターン２４上に形成される。
【００３５】
（２２）図８（Ｃ）に示すように、第１ビルドアップ層２０Ａのうち枠状溝３０Ｔより内側で剥離可能マスク４５より上側部分が第１導体層１２Ｆのプレーン状パターン２４から剥離されて除去されて、第１キャビティ３０Ａが形成される。また、第２ビルドアップ層２０Ｂのうち枠状溝３０Ｔより内側で剥離可能マスク４５より下側部分が第２導体層１２Ｓのプレーン状パターン２４から剥離されて除去されて、第２ビルドアップ層２０Ｂに第２キャビティ３０Ｂが形成される。
【００３６】
（２３）パッド２９上に、ニッケル層、パラジウム層、金層の順に積層されて図示しない金属膜が形成される。以上で、図１に示される回路基板１０が完成する。
【００３７】
本実施形態の回路基板１０の構造及び製造方法に関する説明は以上である。次に回路基板１０の作用効果を、回路基板１０の使用例と共に説明する。本実施形態の回路基板１０は、図９に示されるように、第１キャビティ３０Ａに電子部品９０が搭載されると共に、第２キャビティ３０Ｂにヒートシンク９５が搭載されて使用される。なお、図９に示される例では、電子部品９０の上面に設けられている端子９０Ａと、回路基板１０に形成されているパッド２９とが、ワイヤーボンディングによって接続されている。
【００３８】
第１キャビティ３０に搭載されている電子部品９０が発熱すると、その熱は、第１導体層１２Ｆからビア１７を介して第２導体層１２Ｓに伝わる。そして、第２導体層１２Ｓに伝わった熱は、第２キャビティ３０Ｂに搭載されているヒートシンク９５に伝わる。このように、第１キャビティ３０Ａに搭載されている電子部品９０の熱を、第１導体層１２Ｆ及び第２導体層１２Ｓを介して、第２キャビティ３０Ｂに搭載されているヒートシンク９５から放熱することが可能となる。
【００３９】
また、第１キャビティ３０Ａ及び第２キャビティ３０Ｂの底面が、プレーン状パターン２４となっているので、電子部品９０及びヒートシンク９５に対する当接面を大きくすることができる。
【００４０】
さらに、第１導体層１２Ｆと、第２導体層１２Ｓとを接続するビア１７が複数備えられているので、電子部品９０の熱を効率よくヒートシンク９５に伝えることができる。
［他の実施形態］
【００４１】
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００４２】
（１）上記実施形態の回路基板１０は、第１キャビティ３０Ａ及び第２キャビティ３０Ｂの底面は、プレーン状パターン２４が露出する構成であったが、プレーン状パターン２４ではなく、複数のランドが露出する構成であってもよい。
【００４３】
（２）図１０に示されるように、コア基板１１に金属ブロック４０が内蔵されていてもよい。図１０に示される例では、第１キャビティ３０Ａ及び第２キャビティ３０Ｂの底面から、金属ブロック４０と接続導体１５Ａを介して接続される導体層２２，２２が露出している。なお、図１０に示された実施例では、金属ブロック４０及び導体層２２，２２及び接続導体１５Ａが、本発明の「放熱経路」に相当する。
【００４４】
（３）図１１に示されるように、コア基板１１は金属層４０が内層されているメタルコアであってもよい。このとき、第１キャビティ３０Ａ及び第２キャビティ３０Ｂの底面から、金属層４０と接続導体１５Ａを介して接続される導体層１２Ｆ，１２Ｓが露出する構成であってもよい。なお、図１１に示された実施例では、金属層４０及び導体層１２Ｆ，１２Ｓ及び接続導体１５Ａが、本発明の「放熱経路」に相当する。
【符号の説明】
【００４５】
１０    回路基板
１１    コア基板
１２，２２    導体層
１２Ｆ    第１導体層
１２Ｓ    第２導体層
１５    接続導体
１７    ビア導体
２０Ａ    第１ビルドアップ層
２０Ｂ    第２ビルドアップ層
２１    絶縁層
２３    回路パターン
２４    プレーン状パターン
３０Ａ    第１キャビティ
３０Ｂ    第２キャビティ
９０    電子部品
９５    ヒートシンク
【図１】
2019046956.tif 000003
【図２】
2019046956.tif 000004
【図３】
2019046956.tif 000005
【図４】
2019046956.tif 000006
【図５】
2019046956.tif 000007
【図６】
2019046956.tif 000008
【図７】
2019046956.tif 000009
【図８】
2019046956.tif 000010
【図９】
2019046956.tif 000011
【図１０】
2019046956.tif 000012
【図１１】
2019046956.tif 000013