(57)【要約】      （修正有）【課題】発熱及び電力損失を抑制することができる電力変換装置及びスナバ回路を提供する。【解決手段】電力変換装置において同期整流回路は、第１スイッチＱ１と、第１コンデンサＣ１、第１トランジスタＴＲ１、第１抵抗Ｒ１、及び第１ダイオードＤ１を含む第１スナバ回路２１と、第２コンデンサＣ２及び第２抵抗Ｒ２を含む第１微分回路２２と、第１スイッチＱ１を制御するスイッチ制御信号を出力すると共に、第２コンデンサＣ２の他端側にスナバ制御信号を出力する制御装置３３と、を備える。第１トランジスタＴＲ１は、第１スイッチＱ１のスイッチングサージにより充電された分の第１コンデンサＣ１の電荷を放電する。【選択図】図２
2019135899.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子と、
前記スイッチング素子の一端側に第１コンデンサを介してコレクタが接続されるトランジスタと、前記トランジスタのエミッタとグランドとの間に接続される第１抵抗と、前記トランジスタのコレクタにアノードが接続され、グランドにカソードが接続されるダイオードと、を含むスナバ回路と、
一端側が前記トランジスタのベースに接続される第２コンデンサと、前記第２コンデンサの一端側とグランドとの間に接続される第２抵抗と、を含む微分回路と、
前記スイッチング素子を制御するスイッチ制御信号を出力すると共に、前記第２コンデンサの他端側にスナバ制御信号を出力する制御装置と、を備え、
前記トランジスタは、前記スイッチング素子のスイッチングサージにより充電された分の前記第１コンデンサの電荷を放電する、電力変換装置。
【請求項２】
前記スイッチ制御信号と前記スナバ制御信号とは、互いに独立した経路により前記制御装置から出力される、請求項１に記載の電力変換装置。
【請求項３】
前記トランジスタは、前記スイッチング素子のサージ発生期間の後に、前記第１コンデンサの放電を開始する、請求項１又は２に記載の電力変換装置。
【請求項４】
前記トランジスタは、前記スイッチング素子がＯＦＦからＯＮに切り替わる前に、前記第１コンデンサの放電を終了する、請求項１乃至３のいずれかに記載の電力変換装置。
【請求項５】
制御装置により制御されるスイッチング素子のスイッチングサージを抑制するスナバ回路であって、
前記スイッチング素子の一端側に第１コンデンサを介してコレクタが接続されるトランジスタと、前記トランジスタのエミッタとグランドとの間に接続される第１抵抗と、前記トランジスタのコレクタにアノードが接続され、グランドにカソードが接続されるダイオードと、を含み、
前記トランジスタは、前記スイッチング素子のスイッチングサージにより充電された分の前記第１コンデンサの電荷を放電する、スナバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置及びスナバ回路に関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータなどの電力変換装置に利用される同期整流回路は、一般的に２つの電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）を交互にＯＮ／ＯＦＦ制御するよう構成されることが多く、２つのＦＥＴの各ゲートに入力されるＰＷＭ信号によって所望の電圧の直流電力を安定的に出力することができる。この同期整流回路は、各ＦＥＴがＯＮ／ＯＦＦ制御されるスイッチング時において、ドレイン‐ソース間に大きなサージ電圧が発生することがある。このようなサージ電圧を低減する技術としてスナバ回路が広く知られており、スナバ回路を備える同期整流回路が公知である（例えば、特許文献１を参照）。
【０００３】
スナバ回路の中でもアクティブスナバ回路は、例えばパワー半導体素子によるスイッチング回路を利用し、サージ電圧が発生するタイミングでコンデンサにサージ電圧を吸収させることができる。より具体的には、例えば特許文献１に記載された従来技術は、同期整流回路のＦＥＴに対する駆動信号を微分したゲート信号で動作するバイポーラトランジスタを備え、当該バイポーラトランジスタのコレクタとＦＥＴのドレインとがコンデンサを介して接続されると共に、当該バイポーラトランジスタのエミッタとグランドとが抵抗を介して接続されている。これにより、特許文献１の従来技術は、サージ電圧が発生するタイミングのみでスナバ回路を動作させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１９２８５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら特許文献１に記載された従来技術は、スナバ回路が動作するタイミングにおいて、コンデンサと抵抗との直列回路にＦＥＴのドレイン−ソース間電圧が印加される。このため、当該従来技術では、抵抗において比較的大きな電力が消費されることになり、発熱及び電力損失が増加する虞が生じる。
【０００６】
本発明は、このような状況に鑑みてなされたものであり、その目的とするところは、発熱及び電力損失を抑制することができる電力変換装置及びスナバ回路を提供することにある。
【課題を解決するための手段】
【０００７】
＜本発明の第１の態様＞
本発明の第１の態様は、スイッチング素子と、前記スイッチング素子の一端側に第１コンデンサを介してコレクタが接続されるトランジスタと、前記トランジスタのエミッタとグランドとの間に接続される第１抵抗と、前記トランジスタのコレクタにアノードが接続され、グランドにカソードが接続されるダイオードと、を含むスナバ回路と、一端側が前記トランジスタのベースに接続される第２コンデンサと、前記第２コンデンサの一端側とグランドとの間に接続される第２抵抗と、を含む微分回路と、前記スイッチング素子を制御するスイッチ制御信号を出力すると共に、前記第２コンデンサの他端側にスナバ制御信号を出力する制御装置と、を備え、前記トランジスタは、前記スイッチング素子のスイッチングサージにより充電された分の前記第１コンデンサの電荷を放電する、電力変換装置である。
【０００８】
スイッチング素子がＯＮからＯＦＦへ切り替わるタイミングで発生するスイッチングサージは、スナバ回路の第１コンデンサにより電荷が充電されることにより抑制される。このため、スイッチング素子は、スイッチングサージによる耐圧超過となる虞が低減される。ここで、制御装置は、スイッチング素子のＯＮ／ＯＦＦを切り替えるスイッチング制御信号を出力すると共に、微分回路を介してスナバ回路へスナバ制御信号を出力する。このとき、スナバ回路のトランジスタは、第１コンデンサに充電された電荷のうち、スイッチングサージにより充電された分の電荷を放電する。このため、第１コンデンサが充放電する電荷がスイッチングサージに伴う分のみに制限されることにより、第１抵抗において消費される電力を最小限に抑えることができる。これにより本発明の第１の態様によれば、発熱及び電力損失を抑制することができるという作用効果が得られる。
【０００９】
＜本発明の第２の態様＞
本発明の第２の態様は、上記した本発明の第１の態様において、前記スイッチ制御信号と前記スナバ制御信号とは、互いに独立した経路により前記制御装置から出力される、電力変換装置である。
【００１０】
制御装置は、スイッチング制御信号によりスイッチング素子を制御し、スナバ制御信号によりスナバ回路を制御する。このとき、スイッチ制御信号及びスナバ制御信号は、制御装置から互いに独立した経路によりスイッチング素子及びスナバ回路にそれぞれ出力されている。これにより本発明の第２の態様によれば、スイッチング素子とスナバ回路との動作のタイミング及び期間が互いに異なる場合であっても、互いに影響されることなくそれぞれを容易に設定することができるという作用効果が得られる。
【００１１】
＜本発明の第３の態様＞
本発明の第３の態様は、上記した本発明の第１又は２の態様において、前記トランジスタは、前記スイッチング素子のサージ発生期間の後に、前記第１コンデンサの放電を開始する、電力変換装置である。
【００１２】
スナバ回路は、トランジスタがＯＮである期間において、第１コンデンサに充電された電荷を放電する。ここで、制御装置は、スイッチング素子のサージ発生期間の後に、トランジスタがＯＮするようスナバ制御信号を切り替える。これにより本発明の第３の態様によれば、スナバ回路がサージ発生期間中に第１コンデンサを放電しないことになり、従って、必要以上に電荷を放電してしまう虞を低減することができるという作用効果が得られる。
【００１３】
＜本発明の第４の態様＞
本発明の第４の態様は、上記した本発明の第１乃至３のいずれかの態様において、前記トランジスタは、前記スイッチング素子がＯＦＦからＯＮに切り替わる前に、前記第１コンデンサの放電を終了する、電力変換装置である。
【００１４】
スイッチング素子がＯＦＦからＯＮへ切り替わると、スイッチング素子の両端電圧がローレベルに低下する。このため、スナバ回路は、スイッチング素子がＯＦＦからＯＮに切り替わる前に、トランジスタをＯＦＦにして第１コンデンサの放電を終了する。これにより本発明の第４の態様によれば、スイッチング素子がローレベルである期間に、第１コンデンサを当該スイッチング素子に接続されない状態にすることができ、従って、必要以上に電荷を放電してしまう虞を低減することができるという作用効果が得られる。
【００１５】
＜本発明の第５の態様＞
本発明の第５の態様は、制御装置により制御されるスイッチング素子のスイッチングサージを抑制するスナバ回路であって、前記スイッチング素子の一端側に第１コンデンサを介してコレクタが接続されるトランジスタと、前記トランジスタのエミッタとグランドとの間に接続される第１抵抗と、前記トランジスタのコレクタにアノードが接続され、グランドにカソードが接続されるダイオードと、を含み、前記トランジスタは、前記スイッチング素子のスイッチングサージにより充電された分の前記第１コンデンサの電荷を放電する、スナバ回路である。
【００１６】
本発明の第５の態様によれば、上記した第１の態様と同様の理由により、第１コンデンサが充放電する電荷がスイッチングサージに伴う分のみに制限されることにより、第１抵抗において消費される電力を最小限に抑えることができ、従って、発熱及び電力損失を抑制することができるという作用効果が得られる。
【発明の効果】
【００１７】
本発明によれば、発熱及び電力損失を抑制することができる電力変換装置及びスナバ回路を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】本発明に係る電力変換装置の回路図である。
【図２】本発明に係るスナバ回路及び微分回路の回路図である。
【図３】同期整流回路の各部における電圧波形を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下、図面を参照し、本発明の実施の形態について詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、実施の形態の説明に用いる図面は、いずれも構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。
【００２０】
図１は、本発明に係る電力変換装置１の回路図である。電力変換装置１は、本実施形態においては、一次側がフルブリッジ方式の絶縁型ＤＣ−ＤＣコンバータであり、入力された入力電圧Ｖｉｎを安定した所望の電圧に変換して出力電圧Ｖｏｕｔとして出力する。電力変換装置１は、インバータ回路１０、絶縁トランスＴ、同期整流回路２０、及び駆動制御部３０を備える。
【００２１】
インバータ回路１０は、公知のフルブリッジインバータ回路であり、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）Ｑ１１〜Ｑ１４、コイルＬ１、コンデンサＣ１１を含む。尚、本発明においてインバータ回路１０は、フルブリッジ方式に限定されるものではなく、例えばハーフブリッジ、フライバック、フォーワード等、他の方式のインバータ回路であってもよい。
【００２２】
電界効果トランジスタＱ１１〜Ｑ１４は、半導体スイッチング素子であり、後述する一次側ドライバ３１に各ゲートが接続されている。電界効果トランジスタＱ１１のドレインは、電界効果トランジスタＱ１２のドレインに接続されている。電界効果トランジスタＱ１１のソースは、電界効果トランジスタＱ１３のドレインに接続されている。電界効果トランジスタＱ１２のソースは、電界効果トランジスタＱ１４のドレインに接続されている。電界効果トランジスタＱ１３のソース及び電界効果トランジスタＱ１４のソースは、一次側グランドＧＮＤ１に接続されている。
【００２３】
コイルＬ１は、一端側が電力変換装置１の高電位側の入力端子に接続されており、他端側が電界効果トランジスタＱ１１のドレインと電界効果トランジスタＱ１２のドレインとの接続点に接続されている。コンデンサＣ１１は、一端側がコイルＬ１の他端側に接続されており、他端側が一次側グランドＧＮＤ１に接続されている。
【００２４】
絶縁トランスＴは、電力変換装置１の一次側におけるインバータ回路１０から二次側における同期整流回路２０へ絶縁しつつ電力を伝える公知の変圧器であり、一次側コイルＬ１１と二次側コイルＬ２１、Ｌ２２とを含む。一次側コイルＬ１１は、電界効果トランジスタＱ１２と電界効果トランジスタＱ１４との接続点に巻き始め端が接続され、電界効果トランジスタＱ１１と電界効果トランジスタＱ１３との接続点に巻き終わり端が接続されている。また、絶縁トランスＴは、二次側コイルＬ２１の巻き終わり端と二次側コイルＬ２２の巻き始め端とが接続点（センタータップ）において接続されている。
【００２５】
同期整流回路２０は、第１スイッチＱ１、第２スイッチＱ２、抵抗Ｒ２１〜Ｒ２４、コイルＬ２、コンデンサＣ２１、第１スナバ回路２１、第１微分回路２２、第２スナバ回路２３、及び第２微分回路２４を含む。ここで、本発明においては、「スイッチング素子」が本実施形態における第１スイッチＱ１及び第２スイッチＱ２の少なくとも一方に相当し、「スナバ回路」が本実施形態における第１スナバ回路２１及び第２スナバ回路２３の少なくとも一方に相当し、「微分回路」が本実施形態における第１微分回路２２及び第２微分回路２４の少なくとも一方に相当する。
【００２６】
第１スイッチＱ１及び第２スイッチＱ２は、半導体スイッチング素子であり、例えばＮチャンネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。第１スイッチＱ１は、絶縁トランスＴの二次側コイルＬ２１の巻き始め端にドレインが接続されており、二次側グランドＧＮＤ２にソースが接続されている。第２スイッチＱ２は、絶縁トランスＴの二次側コイルＬ２２の巻き終わり端にドレインが接続されており、二次側グランドＧＮＤ２にソースが接続されている。
【００２７】
抵抗Ｒ２１及び抵抗Ｒ２２は、後述する二次側ドライバ３２から入力されるスイッチ制御信号の電圧を第１スイッチＱ１のゲートに出力する。抵抗Ｒ２１は第１スイッチＱ１の安定動作に寄与し、抵抗Ｒ２２は二次側ドライバ３２から制御信号が入力されない状態の第１スイッチＱ１のゲート−ソース間電圧ＶＧＳを０Ｖまで低下させる。
【００２８】
抵抗Ｒ２３及び抵抗Ｒ２４は、後述する二次側ドライバ３２から入力されるスイッチ制御信号の電圧を第２スイッチＱ２のゲートに出力する。抵抗Ｒ２３は第２スイッチＱ２の安定動作に寄与し、抵抗Ｒ２４は二次側ドライバ３２から制御信号が入力されない状態の第２スイッチＱ２のゲート−ソース間電圧ＶＧＳを０Ｖまで低下させる。
【００２９】
コイルＬ２は、絶縁トランスＴの二次側コイルＬ２１とＬ２２との接続点（センタータップ）に一端側が接続されており、他端側が出力Ｖｏｕｔに接続されている。コンデンサＣ２１は、出力Ｖｏｕｔと二次側グランドＧＮＤ２との間に接続されている。これにより、コイルＬ２及びコンデンサＣ２１は、絶縁トランスＴのセンタータップと二次側グランドＧＮＤ２との間の電圧を平滑化し、出力回路として安定した出力電圧Ｖｏｕｔを出力する。
【００３０】
第１スナバ回路２１は、第１スイッチＱ１がＯＮからＯＦＦに切り替わるタイミングで発生するスイッチングサージを低減する。第１微分回路２２は、後述する制御装置３３から出力されるスナバ制御信号を、第１スナバ回路２１のベース電圧として適した電圧に調整して出力する。第２スナバ回路２３は、第２スイッチＱ２がＯＮからＯＦＦに切り替わるタイミングで発生するスイッチングサージを低減する。第２微分回路２４は、後述する制御装置３３から出力されるスナバ制御信号を、第２スナバ回路２３のベース電圧として適した電圧に調整して出力する。
【００３１】
駆動制御部３０は、本発明に係る電力変換装置１を駆動制御するための制御回路であり、一次側ドライバ３１、二次側ドライバ３２、制御装置３３、及びアイソレータ３４を含む。
【００３２】
一次側ドライバ３１は、電界効果トランジスタＱ１１〜Ｑ１４の各ゲートに制御信号を出力し、電界効果トランジスタＱ１１、Ｑ１４に対して電界効果トランジスタＱ１２、Ｑ１３が逆位相となるようにＯＮ／ＯＦＦ制御する。これにより、インバータ回路１０は、入力端子に印加される直流の入力電圧Ｖｉｎを交流電力に変換し、絶縁トランスＴを介して同期整流回路２０へ出力する。
【００３３】
二次側ドライバ３２は、第１スイッチＱ１及び第２スイッチＱ２のゲートにスイッチ制御信号を出力することにより、第１スイッチＱ１及び第２スイッチＱ２をＯＮ／ＯＦＦ制御する。より具体的には、二次側ドライバ３２は、第１スイッチＱ１と第２スイッチＱ２とに対して交互にＯＮ／ＯＦＦするように制御する。これにより、同期整流回路２０は、絶縁トランスＴから入力される交流電力を直流電力に変換し、出力電圧Ｖｏｕｔとして出力する。
【００３４】
制御装置３３は、一次側ドライバ３１と二次側ドライバ３２とに制御信号を出力することにより電力変換装置１の全体を統括制御する制御ＩＣであり、本実施形態においては特に、第１微分回路２２及び第２微分回路２４を介して第１スナバ回路２１及び第２スナバ回路２３をそれぞれ制御するスナバ制御信号を出力する回路が構成されている。そして、制御装置３３は、二次側ドライバ３２を介して第１スイッチＱ１及び第２スイッチＱ２を制御するためのスイッチ制御信号と、第１スナバ回路２１及び第２スナバ回路２３を制御するためのスナバ制御信号とを、互いに独立した経路により出力する。
【００３５】
アイソレータ３４は、二次側に設けられた制御装置３３から一次側に設けられた一次側ドライバ３１を制御するために、両者の接続を直流的に絶縁する。
【００３６】
次に、同期整流回路２０の詳細構成について図２を参照しながら説明する。図２は、本発明に係る第１スナバ回路２１、第１微分回路２２、第２スナバ回路２３、及び第２微分回路２４の回路図である。
【００３７】
第１スナバ回路２１は、第１トランジスタＴＲ１、第１コンデンサＣ１、第１抵抗Ｒ１、及び第１ダイオードＤ１を含む。第１トランジスタＴＲ１は、ＰＮＰ型のバイポーラトランジスタであり、コレクタと第１スイッチＱ１のドレインとが、第１コンデンサＣ１を介して接続されている。また第１トランジスタＴＲ１は、エミッタと二次側グランドＧＮＤ２とが、第１抵抗Ｒ１を介して接続されている。第１ダイオードＤ１は、例えばショットキーバリアダイオードであり、アノードが第１トランジスタＴＲ１のコレクタに接続され、カソードが二次側グランドＧＮＤ２に接続されている。
【００３８】
第１スナバ回路２１は、第１スイッチＱ１に生じるスイッチングサージを第１コンデンサＣ１が吸収することにより、第１スイッチＱ１のドレイン−ソース間電圧Ｖｄｓが耐圧超過とならないようする保護回路として機能する。また、第１スナバ回路２１は、第１トランジスタＴＲ１がＯＮである期間において、スイッチングサージにより充電された第１コンデンサＣ１の電荷を放電する。
【００３９】
第１微分回路２２は、第２コンデンサＣ２、第２抵抗Ｒ２、及び第３抵抗Ｒ３を含む。第２コンデンサＣ２は、一端側が制御装置３３に接続され、他端側が第３抵抗Ｒ３を介して第１トランジスタＴＲ１のベースに接続されている。第２抵抗Ｒ２は、一端側が第２コンデンサＣ２と第３抵抗Ｒ３との接続点に接続され、他端側が二次側グランドＧＮＤ２に接続されている。
【００４０】
第１微分回路２２は、制御装置３３から出力されるスナバ制御信号の矩形波を、第２コンデンサＣ２及び第２抵抗Ｒ２から構成される微分回路により微分し、第３抵抗Ｒ３により電流を制限しつつ第１トランジスタＴＲ１のベースに出力する。すなわち、第１微分回路２２は、制御装置３３の制御信号に基づいて第１スナバ回路２１の第１トランジスタＴＲ１を所定のタイミング及び所定の期間においてＯＮとなるよう制御する。
【００４１】
第２スナバ回路２３は、第２トランジスタＴＲ２、第３コンデンサＣ３、第４抵抗Ｒ４、及び第２ダイオードＤ２を含む。第２トランジスタＴＲ２は、ＰＮＰ型のバイポーラトランジスタであり、コレクタと第２スイッチＱ２のドレインとが、第３コンデンサＣ３を介して接続されている。また第２トランジスタＴＲ２は、エミッタと二次側グランドＧＮＤ２とが、第４抵抗Ｒ４を介して接続されている。第２ダイオードＤ２は、例えばショットキーバリアダイオードであり、アノードが第２トランジスタＴＲ２のコレクタに接続され、カソードが二次側グランドＧＮＤ２に接続されている。
【００４２】
第２スナバ回路２３は、第２スイッチＱ２に生じるスイッチングサージを第３コンデンサＣ３が吸収することにより、第２スイッチＱ２のドレイン−ソース間電圧Ｖｄｓが耐圧超過とならないようする保護回路として機能する。また、第２スナバ回路２３は、第２トランジスタＴＲ２がＯＮである期間において、スイッチングサージにより充電された第３コンデンサＣ３の電荷を放電する。
【００４３】
第２微分回路２４は、第４コンデンサＣ４、第５抵抗Ｒ５、及び第６抵抗Ｒ６を含む。第４コンデンサＣ４は、一端側が制御装置３３に接続され、他端側が第６抵抗Ｒ６を介して第２トランジスタＴＲ２のベースに接続されている。第５抵抗Ｒ５は、一端側が第４コンデンサＣ４と第６抵抗Ｒ６との接続点に接続され、他端側が二次側グランドＧＮＤ２に接続されている。
【００４４】
第２微分回路２４は、制御装置３３から出力されるスナバ制御信号の矩形波を、第４コンデンサＣ４及び第５抵抗Ｒ５から構成される微分回路により微分し、第６抵抗Ｒ６により電流を制限しつつ第２トランジスタＴＲ２のベースに出力する。すなわち、第２微分回路２４は、制御装置３３の制御信号に基づいて第２スナバ回路２３の第２トランジスタＴＲ２を所定のタイミング及び所定の期間においてＯＮとなるよう制御する。
【００４５】
続いて、同期整流回路２０の動作について図３を参照しながら説明する。図３は、同期整流回路２０の各部における電圧波形を示すタイミングチャートである。ここで、第２スイッチＱ２のスイッチングサージを低減する第２スナバ回路２３及び第２微分回路２４の動作は、第１スイッチＱ１のスイッチングサージを低減する第１スナバ回路２１及び第１微分回路２２の動作と同様である。そのため、以下では、第１スナバ回路２１及び第１微分回路２２の動作について詳細に説明することとし、第２スナバ回路２３及び第２微分回路２４の動作については詳細な説明を省略する。
【００４６】
制御装置３３は、第１スイッチＱ１及び第２スイッチＱ２が交互にＯＮ／ＯＦＦするように、二次側ドライバ３２を介してスイッチ制御信号としてのＰＷＭ信号を出力する。すなわち、第１スイッチＱ１のゲート−ソース間電圧ＶＧＳは、図３に示すように、ハイレベルとローレベルとを交互に繰り返す矩形波となる。
【００４７】
第１スイッチＱ１は、ゲート−ソース間電圧ＶＧＳがハイレベルであるＯＮの状態の期間において、ドレイン−ソース間電圧ＶＤＳがローレベルである。そして、第１スイッチＱ１は、ＯＮからＯＦＦへ切り替わるタイミングＴ１、すなわちゲート−ソース間電圧ＶＧＳがハイレベルからローレベルに切り替わる時点において、ドレイン−ソース間電圧ＶＤＳがローレベルからハイレベルへ切り替わると共に、タイミングＴ１においてスイッチングサージが発生する。
【００４８】
このとき、第１スイッチＱ１は、ドレインが第１コンデンサＣ１及び第１ダイオードＤ１を介して二次側グランドＧＮＤ２へ至る導電路が形成されていることから、タイミングＴ１において発生するスイッチングサージの過剰な電荷が第１スナバ回路２１の第１コンデンサＣ１により吸収され、これによりドレイン−ソース間電圧ＶＤＳの急激な上昇が緩和されて、耐圧超過となる虞を低減することができる。そして、第１コンデンサＣ１は、スイッチングサージに伴う電荷により充電されることにより、タイミングＴ１の前後において両端電圧ＶＣ１が電圧Ｖ１から電圧Ｖ２に上昇する。
【００４９】
第１スイッチＱ１のドレイン−ソース間電圧ＶＤＳは、ローレベルからハイレベルへ切り替わるタイミングＴ１において、スイッチングサージによりハイレベルを超える最大電圧となり、サージ発生期間においてハイレベルの電圧まで減衰する。このとき、制御装置３３は、サージ発生期間の後のタイミングＴ２において、第１微分回路２２へ出力するスナバ制御信号ＶＣＯＮＴをハイレベルからローレベルに切り替える。ここで、例えばスイッチングサージの減衰時間が比較的長い場合には、ドレイン−ソース間電圧ＶＤＳが第１スイッチＱ１の耐圧制限以下となる電圧まで減衰した時点や、電圧の最初の１又は２のピークの後をサージ発生期間の完了時刻と見做してタイミングＴ２を設定してもよい。
【００５０】
タイミングＴ２において、スナバ制御信号ＶＣＯＮＴがハイレベルからローレベルに切り替わると、スナバ制御信号ＶＣＯＮＴが第１微分回路２２により微分されることにより、第１トランジスタＴＲ１のベース−エミッタ電圧ＶＢＥには、図３に示すように、負の電圧が印加されることになる。ここで、当該ベース−エミッタ電圧ＶＢＥが第１トランジスタＴＲ１の動作電圧Ｖｔｈ（例えば、−０．７Ｖ）よりも低い期間では、第１トランジスタＴＲ１がＯＮとなる。このため、第１スナバ回路２１は、二次側グランドＧＮＤ２から、第１抵抗Ｒ１、第１トランジスタＴＲ１、及び第１コンデンサＣ１を介して、第１スイッチＱ１のドレイン側へ至る放電経路が形成され、当該放電経路によって第１コンデンサＣ１に充電されていた電荷が放電されることになる。これにより、第１コンデンサＣ１の両端電圧ＶＣ１は、電圧Ｖ２から徐々に低下する。尚、第１トランジスタＴＲ１のベース−エミッタ電圧ＶＢＥは、第２コンデンサＣ２の特性に伴う緩和時間で徐々に０Ｖに向かって減衰する。
【００５１】
そして、第１コンデンサＣ１の両端電圧ＶＣ１がスイッチングサージ発生前の電圧Ｖ１まで低下するタイミングＴ３において、制御装置３３は、第１微分回路２２へ出力するスナバ制御信号ＶＣＯＮＴをローレベルからハイレベルに切り替える。これにより、図３に示すように、第１トランジスタＴＲ１のベース−エミッタ電圧ＶＢＥが正の電圧に切りかわり、第１トランジスタＴＲ１がＯＦＦとなる。これに伴い、第１コンデンサＣ１は、放電経路が遮断されることにより放電を停止して、両端電圧ＶＣ１を電圧Ｖ１に維持する。ここで、制御装置３３は、第１スイッチＱ１がＯＦＦから再びＯＮとなるタイミングＴ４よりも前に放電を停止する。
【００５２】
このように、制御装置３３は、第１スイッチＱ１に対してＯＮ／ＯＦＦ制御すると共に、第１スイッチＱ１がＯＦＦの期間におけるサージ発生期間以外の期間において、第１コンデンサＣ１に充電された電荷が放電されるように第１スナバ回路２１を制御する。このとき、充放電される第１コンデンサＣ１の電荷は、第１スイッチＱ１のスイッチングサージに伴う分だけであることから、第１抵抗Ｒ１において消費される電力を最小限に抑えることができる。また、第２スナバ回路２３についても同様に、充放電される第３コンデンサＣ３の電荷は、第２スイッチＱ２のスイッチングサージに伴う分だけであることから、第４抵抗Ｒ４において消費される電力を最小限に抑えることができる。
【００５３】
これにより、本発明に係る電力変換装置１によれば、第１スイッチＱ１及び第２スイッチＱ２におけるスイッチングサージの低減において、電力消費に伴う発熱及び電力損失を抑制することができる。
【００５４】
また、制御装置３３は、二次側ドライバ３２を介して第１スイッチＱ１及び第２スイッチＱ２を制御するためのスイッチ制御信号と、第１スナバ回路２１及び第２スナバ回路２３を制御するためのスナバ制御信号とを、互いに独立した経路により出力している。このため、電力変換装置１は、第１スイッチＱ１及び第２スイッチＱ２をＯＮ／ＯＦＦ制御するタイミング及び期間に対して、第１コンデンサＣ１及び第２コンデンサＣ２の充放電のタイミング及び期間をそれぞれ独立して設定することができる。従って、本発明に係る電力変換装置１によれば、第１スナバ回路２１及び第２スナバ回路２３の動作のタイミング及び期間を、第１スイッチＱ１及び第２スイッチＱ２の動作のタイミング及び期間に影響されることなく容易に設定することができる。
【００５５】
さらに、制御装置３３は、例えば、サージ発生期間の後のタイミングＴ２において、スイッチングサージに伴う分の第１コンデンサＣ１の電荷の放電を開始する。これにより、第１スナバ回路２１は、サージ発生期間中においては、第１抵抗Ｒ１、第１コンデンサＣ１、及び第１トランジスタＴＲ１からなる放電経路が第１スイッチＱ１に構成されないため、必要以上に電荷を放電してしまう虞を低減することができる。従って、本発明に係る電力変換装置１によれば、上記した電力消費に伴う発熱及び電力損失を確実に抑制することができる。
【００５６】
また、制御装置３３は、例えば、第１スイッチＱ１がＯＦＦからＯＮに切り替わるタイミングＴ４の前に、タイミングＴ３において第１コンデンサＣ１の放電を終了する。これにより、第１スナバ回路２１は、ドレイン−ソース間電圧ＶＤＳがローレベルに低下した第１スイッチＱ１に対して放電経路を構成しないため、必要以上に第１コンデンサＣ１の電荷を放電してしまう虞を低減することができる。従って、本発明に係る電力変換装置１によれば、上記した電力消費に伴う発熱及び電力損失をより確実に抑制することができる。
【００５７】
尚、スイッチングサージの波形やサージ電圧、及び第１コンデンサＣ１の放電速度は、電力変換装置１の回路特性に対して略一定である。そのため、電力変換装置１の動作データを予め取得しておくことにより、制御装置３３から出力されるスナバ制御信号ＶＣＯＮＴの切り替えのタイミング（Ｔ２及びＴ３）を適切に設定しておくことができる。
【００５８】
以上で実施形態の説明を終えるが、本発明は上記した実施形態に限定されるものではない。例えば、上記の実施形態では、二次側の回路構成として同期整流回路２０を例示したが、フルブリッジ又はハーフブリッジによる回路構成を採用してもよい。
【符号の説明】
【００５９】
１  電力変換装置
１０  インバータ回路
２０  同期整流回路
２１  第１スナバ回路
２２  第１微分回路
２３  第２スナバ回路
２４  第２微分回路
３０  駆動制御部
３１  一次側ドライバ
３２  二次側ドライバ
３３  制御装置
３４  アイソレータ
Ｔ  絶縁トランス
Ｑ１１〜Ｑ１４  電界効果トランジスタ
Ｌ１、Ｌ２  コイル
Ｃ１１、Ｃ２１  コンデンサ
Ｑ１〜Ｑ２  第１〜第２スイッチ
Ｒ２１〜Ｒ２４  抵抗
ＴＲ１〜ＴＲ２  第１〜第２トランジスタ
Ｒ１〜Ｒ６  第１〜第６抵抗
Ｃ１〜Ｃ４  第１〜第４コンデンサ
Ｄ１〜Ｄ２  第１〜第２ダイオード
【図１】
2019135899.tif 000003
【図２】
2019135899.tif 000004
【図３】
2019135899.tif 000005