(57)【要約】【課題】樹脂による応力によって回路特性が変化することを抑制でき、かつ、選択可能な樹脂の種類を増やすことができる半導体装置および電子機器を提供すること。【解決手段】半導体装置は、接続電極が設けられた第一面を備えた回路基板と、半導体回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、前記回路基板および前記半導体チップの間に充填された樹脂と、前記半導体チップにおける前記回路基板側の面である第二面に設けられ、線膨張係数が前記樹脂よりも小さい突起電極と、を備え、前記半導体回路の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記突起電極と重なる位置に設けられていることを特徴とする。【選択図】図２
2019036569.tif 000002
【特許請求の範囲】
【請求項１】
接続電極が設けられた第一面を備えた回路基板と、
半導体回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、
前記回路基板および前記半導体チップの間に充填された樹脂と、
前記半導体チップにおける前記回路基板側の面である第二面に設けられ、線膨張係数が前記樹脂よりも小さい突起電極と、を備え、
前記半導体回路の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記突起電極と重なる位置に設けられている
ことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体回路は、温度センサーを有し、
前記温度センサーにおける温度の検出に用いられる回路素子の少なくとも一部は、前記平面視において、前記突起電極と重なる位置に設けられている
ことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記温度の検出に用いられる回路素子の少なくとも一部は、抵抗素子である
ことを特徴とする半導体装置。
【請求項４】
請求項２または請求項３に記載の半導体装置において、
前記温度の検出に用いられる回路素子の少なくとも一部は、トランジスターである
ことを特徴とする半導体装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の半導体装置において、
前記半導体回路は、定電流を生成する定電流生成回路を備え、
前記定電流生成回路における前記定電流の設定に用いられる回路素子の少なくとも一部は、前記平面視において、前記突起電極と重なる位置に設けられている
ことを特徴とする半導体装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載の半導体装置において、
前記半導体回路は、定電圧を生成する定電圧生成回路を備え、
前記定電圧生成回路における前記定電圧の設定に用いられる回路素子の少なくとも一部は、前記平面視において、前記突起電極と重なる位置に設けられている
ことを特徴とする半導体装置。
【請求項７】
請求項１から請求項６のいずれか１項に記載の半導体装置において、
前記突起電極は、はんだで構成されている
ことを特徴とする半導体装置。
【請求項８】
請求項１から請求項７のいずれか１項に記載の半導体装置において、
前記平面視において、前記半導体回路の前記一部と重なる位置に設けられた前記突起電極は、前記接続電極とは重なっていない
ことを特徴とする半導体装置。
【請求項９】
請求項１から請求項７のいずれか１項に記載の半導体装置において、
前記半導体回路の前記一部と前記平面視において重なる位置に設けられた前記突起電極は、グランドに接続された前記接続電極と接続されている
ことを特徴とする半導体装置。
【請求項１０】
接続電極が設けられた第一面を備えた回路基板と、
半導体回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、
前記回路基板および前記半導体チップの間に充填された樹脂と、
前記半導体チップにおける前記回路基板側の面である第二面に設けられた応力緩衝部と、を備え、
前記半導体回路の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記応力緩衝部と重なる位置に設けられている
ことを特徴とする半導体装置。
【請求項１１】
接続電極が設けられた第一面を備えた回路基板と、
基準信号を発生する基準信号発生回路、温度センサー、および前記温度センサーからの出力信号に基づいて前記基準信号を補正する補正データを出力する温度補償回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、
前記回路基板および前記半導体チップの間に充填された樹脂と、
前記半導体チップにおける前記回路基板側の面である第二面に設けられ、線膨張係数が前記樹脂よりも小さい突起電極と、を備え、
前記温度センサーにおける温度の検出に用いられる回路素子の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記突起電極と重なる位置に設けられている
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを備えた半導体装置および電子機器に関する。
【背景技術】
【０００２】
従来、基板と半導体チップ（ＬＳＩチップ）とがはんだバンプによってフリップチップ接続され、基板と半導体チップとの間に樹脂が充填された半導体装置が知られている（例えば、特許文献１参照）。
このような半導体装置では、樹脂が熱により膨張又は収縮することで、半導体チップの回路形成面に応力が加わり、半導体チップの回路特性が変化する場合がある。特許文献１の半導体装置では、樹脂に線膨張係数が低い材料を用いることで、前記応力を低減しているため、前記回路特性が変化することを抑制できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平８−８３００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の半導体装置のように、樹脂に線膨張係数が低い材料を用いる場合は、選択できる樹脂の種類が制限されるという問題がある。
【０００５】
本発明の目的は、樹脂による応力によって回路特性が変化することを抑制でき、かつ、選択可能な樹脂の種類を増やすことができる半導体装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、接続電極が設けられた第一面を備えた回路基板と、半導体回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、前記回路基板および前記半導体チップの間に充填された樹脂と、前記半導体チップにおける前記回路基板側の面である第二面に設けられ、線膨張係数が前記樹脂よりも小さい突起電極と、を備え、前記半導体回路の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記突起電極と重なる位置に設けられていることを特徴とする。
【０００７】
突起電極は一般的に接続電極に接触しているため、本発明によれば、半導体回路の一部と回路基板との間に、樹脂ではなく、樹脂よりも線膨張係数が小さい突起電極を介在させることができる。これにより、半導体回路の一部と回路基板との間に樹脂が介在している場合と比べて、半導体回路の一部に加わる応力を低減できる。
従って、この半導体回路の一部に、半導体回路の回路特性に影響を与え易い回路素子を含めることで、当該回路素子が応力の影響を受けて半導体回路の回路特性が変化することを抑制できる。
また、回路基板および半導体チップの間に充填される樹脂は、線膨張係数がはんだと同じ程度に低い材料である必要がないため、選択可能な樹脂の種類を増やすことができる。
【０００８】
本発明の半導体装置において、前記半導体回路は、温度センサーを有し、前記温度センサーにおける温度の検出に用いられる回路素子の少なくとも一部は、前記平面視において、前記突起電極と重なる位置に設けられていることが好ましい。
【０００９】
本発明によれば、温度の検出に用いられる回路素子の少なくとも一部に応力が加わることを抑制できるため、当該回路素子が応力の影響を受けて温度センサーの検出精度が低下することを抑制できる。
【００１０】
本発明の半導体装置において、前記温度の検出に用いられる回路素子の少なくとも一部は、抵抗素子であることが好ましい。
【００１１】
抵抗素子は、応力が加えられると、抵抗値が変化し、温度センサーの特性が変化する場合がある。本発明によれば、この抵抗素子に応力が加わることを抑制できるため、温度センサーの検出精度が低下することを効果的に抑制できる。
【００１２】
本発明の半導体装置において、前記温度の検出に用いられる回路素子の少なくとも一部は、トランジスターであることが好ましい。
【００１３】
トランジスターは、応力が加えられると、電流を流す能力等が変化し、温度センサーの特性が変化する場合がある。本発明によれば、このトランジスターに応力が加わることを抑制できるため、温度センサーの検出精度が低下することを効果的に抑制できる。
【００１４】
本発明の半導体装置において、前記半導体回路は、定電流を生成する定電流生成回路を備え、前記定電流生成回路における前記定電流の設定に用いられる回路素子の少なくとも一部は、前記平面視において、前記突起電極と重なる位置に設けられていることが好ましい。
【００１５】
定電流が変化すると、半導体回路の特性は変化し易い。本発明によれば、この定電流の設定に用いられる回路素子の少なくとも一部に応力が加わることを抑制できるため、半導体回路の特性が変化することを効果的に抑制できる。
【００１６】
本発明の半導体装置において、前記半導体回路は、定電圧を生成する定電圧生成回路を備え、前記定電圧生成回路における前記定電圧の設定に用いられる回路素子の少なくとも一部は、前記平面視において、前記突起電極と重なる位置に設けられていることが好ましい。
【００１７】
定電圧が変化すると、半導体回路の特性は変化し易い。本発明によれば、この定電圧の設定に用いられる回路素子の少なくとも一部に応力が加わることを抑制できるため、半導体回路の特性が変化することを効果的に抑制できる。
【００１８】
本発明の半導体装置において、前記突起電極は、はんだで構成されていることが好ましい。
【００１９】
突起電極をはんだで構成した場合、回路基板に半導体チップを実装する際に、突起電極が実装時の熱で溶ける。このため、実装時に、半導体回路の一部が突起電極に押される力は、突起電極が例えば金で構成されている場合と比べて小さくなる。
このため、本発明によれば、実装時において、半導体回路の一部に応力が加わり、半導体回路の回路特性が変化することを抑制できる。
【００２０】
本発明の半導体装置において、前記平面視において、前記半導体回路の前記一部と重なる位置に設けられた前記突起電極は、前記接続電極とは重なっていないことが好ましい。
【００２１】
本発明によれば、半導体チップにおいて、回路基板の接続電極と対向する位置以外に、半導体回路の一部を設けることができる。これにより、半導体回路のレイアウトの自由度を向上できる。
この場合、半導体回路の一部と重なる突起電極は、例えば、回路基板の第一面における接続電極が設けられていない部分に接触するか、または、回路基板に接触していない。この場合も、半導体回路の一部と回路基板との間に突起電極が介在し、当該間に樹脂は介在していないか、または、介在していても量は少ないため、半導体回路の一部に加わる応力を低減できる。
【００２２】
本発明の半導体装置において、前記半導体回路の前記一部と前記平面視において重なる位置に設けられた前記突起電極は、グランドに接続された前記接続電極と接続されていることが好ましい。
【００２３】
本発明によれば、半導体回路の一部と重なる突起電極に与えられる電圧が安定しているため、半導体回路の一部が、当該突起電極の電圧変動による影響を受けることを抑制できる。
【００２４】
本発明の半導体装置は、接続電極が設けられた第一面を備えた回路基板と、半導体回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、前記回路基板および前記半導体チップの間に充填された樹脂と、前記半導体チップにおける前記回路基板側の面である第二面に設けられた応力緩衝部と、を備え、前記半導体回路の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記応力緩衝部と重なる位置に設けられていることを特徴とする。
【００２５】
応力緩衝部は、線膨張係数が樹脂よりも小さい金属などの部材や、樹脂が充填されていない空間などである。
本発明によれば、半導体チップの第二面における、平面視において半導体回路の一部と重なる位置に、応力緩衝部が設けられているため、当該位置に樹脂が設けられている場合と比べて、半導体回路の一部に加わる応力を低減できる。
従って、この半導体回路の一部に、半導体回路の回路特性に影響を与え易い回路素子を含めることで、当該回路素子が応力の影響を受けて半導体回路の回路特性が変化することを抑制できる。
また、回路基板および半導体チップの間に充填される樹脂は、線膨張係数がはんだと同じ程度に低い材料である必要がないため、選択可能な樹脂の種類を増やすことができる。
【００２６】
本発明の電子機器は、接続電極が設けられた第一面を備えた回路基板と、基準信号を発生する基準信号発生回路、温度センサー、および前記温度センサーからの出力信号に基づいて前記基準信号を補正する補正データを出力する温度補償回路を有し、前記回路基板の前記第一面側に設けられた半導体チップと、前記回路基板および前記半導体チップの間に充填された樹脂と、前記半導体チップにおける前記回路基板側の面である第二面に設けられ、線膨張係数が前記樹脂よりも小さい突起電極と、を備え、前記温度センサーにおける温度の検出に用いられる回路素子の少なくとも一部は、前記第二面と交差する方向から見た平面視において、前記突起電極と重なる位置に設けられていることを特徴とする。
【００２７】
本発明によれば、温度の検出に用いられる回路素子に応力が加わることを抑制できるため、当該回路素子が応力の影響を受けて温度センサーの検出精度が低下することを抑制できる。これにより、温度補償回路から出力される補正データの精度を向上でき、温度補償の精度を向上できる。
また、回路基板および半導体チップの間に充填される樹脂は、線膨張係数がはんだと同じ程度に低い材料である必要がないため、選択可能な樹脂の種類を増やすことができる。
【図面の簡単な説明】
【００２８】
【図１】本発明に係る第１実施形態の電子時計の構成を示すブロック図。
【図２】第１実施形態の半導体装置の断面図。
【図３】第１実施形態の突起電極が設けられた半導体チップの平面図。
【図４】第１実施形態の定電圧生成回路の回路図。
【図５】第１実施形態の基準電流生成回路の回路図。
【図６】第１実施形態の定電圧調整回路の回路図。
【図７】第１実施形態の温度センサーの回路図。
【図８】第１実施形態のカレントミラー回路が構成する定電流回路の等価回路を示す図。
【図９】第１実施形態の半導体装置の部分断面図。
【図１０】本発明に係る第２実施形態の突起電極が設けられた半導体チップの平面図。
【発明を実施するための形態】
【００２９】
［第１実施形態］
以下、本発明の第１実施形態の電子時計１について図面を用いて説明する。
図１に示すように、電子時計１は、半導体装置１０と、水晶振動子１７と、電子時計１が備える指針（図示せず）を駆動するモーター１８等とを備えて構成されている。
【００３０】
［半導体装置の構造］
図２は、半導体装置１０の断面図であり、図３は、半導体装置１０が備える半導体チップ５を回路基板２側から見た平面図である。
図２に示すように、半導体装置１０は、回路基板２と、半導体チップ５と、ＵＢＭ（under-bump-metallurgy）６と、突起電極７と、樹脂８とを備えて構成されている。
【００３１】
回路基板２は、ガラスエポキシ樹脂等の絶縁性を有する材料で形成された基板本体３と、基板本体３の一方の面である第一面Ｓ１に設けられた、金（Ａｕ）または銅（Ｃｕ）等の金属で形成された接続電極４とを備えている。
【００３２】
半導体チップ５は、回路基板２の第一面Ｓ１側に回路基板２と離間して設けられている。半導体チップ５は、シリコン（Ｓｉ）等で形成された半導体基板と、半導体基板上に形成された配線層とを備え、当該半導体基板および配線層によって構成された半導体回路１００（図３参照）を有している。
【００３３】
半導体チップ５における回路基板２側の面である第二面Ｓ２には、図示しない電極パッドが設けられ、当該電極パッド上にＵＢＭ６が設けられている。本実施形態では、ＵＢＭ６は、ニッケル（Ｎｉ）等の金属で構成されている。このＵＢＭ６の線膨張係数は、例えば、約１３．４ｐｐｍ／Ｋであり、樹脂８の線膨張係数よりも小さい。
【００３４】
このＵＢＭ６上に、突起電極７が設けられている。突起電極７は、回路基板２の接続電極４と対向する位置に設けられ、当該接続電極４と接触して接続されている。本実施形態では、突起電極７ははんだで構成されている。この突起電極７の線膨張係数は、例えば、約２２ｐｐｍ／Ｋであり、樹脂８の線膨張係数よりも小さい。
【００３５】
樹脂８は、アンダーフィルとも称され、回路基板２の第一面Ｓ１と半導体チップ５の第二面Ｓ２との間に充填されている。本実施形態では、樹脂８の線膨張係数は、例えば、約３０〜１５０ｐｐｍ／Ｋである。また、樹脂８には、シリカ等のフィラーが含まれている。
【００３６】
本実施形態では、図３に示すように、半導体チップ５を第二面Ｓ２と交差する方向から見た平面視において、突起電極７は、矩形状に形成された半導体チップ５の４辺に沿って配列されている。
そして、半導体チップ５内には、平面視において、突起電極７と重なる位置に、半導体回路１００の一部である第一回路部１００Ａが形成されている。
第一回路部１００Ａは、半導体回路１００のうち、応力が加わることで半導体回路１００の回路特性を変化させ易い回路素子を含む回路部である。第一回路部１００Ａに含まれる具体的な回路素子については後述する。
そして、本実施形態では、この第一回路部１００Ａと重なる突起電極７および当該突起電極７が設けられたＵＢＭ６は、詳しくは後述するが、第一回路部１００Ａに加わる応力を緩和する応力緩衝部として機能する。
また、本実施形態では、第一回路部１００Ａと重なる突起電極７は、グランドに接続された接続電極４と接続される突起電極７である。
半導体回路１００の残りの部分である第二回路部１００Ｂは、突起電極７が形成されていない位置、すなわち、突起電極７で囲まれた領域に形成されている。
【００３７】
［半導体回路の構成］
次に、半導体装置１０が備える半導体回路１００について説明する。
本実施形態の電子時計１は、例えば、年間での時刻のずれが数秒以内であることを特徴とする年差時計であり、半導体回路１００は、温度補償回路１４を備えている。
図１に示すように、半導体回路１００は、定電圧生成回路１１（定電流生成回路）と、温度センサー１２と、周波数検出回路１３と、前記温度補償回路１４と、発振分周回路１５と、制御回路１６とを備えている。
【００３８】
定電圧生成回路１１は、電圧ＶＤＤよりも低い定電圧ＶＲＥＧを生成し、温度センサー１２および発振分周回路１５等に供給する。なお、定電圧生成回路１１の詳細については後述する。
発振分周回路１５は、水晶振動子１７を発振させることで、所定周波数のクロック信号を生成する。そして、生成したクロック信号を分周して、時間計測の基準となる分周クロック信号（基準信号）を生成し、制御回路１６に出力する。すなわち、発振分周回路１５は、基準信号を発生する基準信号発生回路に相当する。
制御回路１６は、発振分周回路１５から出力された分周クロック信号に応じて、モーター１８を駆動させる。また、制御回路１６は、半導体回路１００全体の制御を行う。
【００３９】
温度センサー１２は、温度を検出し、検出した温度に応じた周波数の発振信号を出力信号として出力する。なお、温度センサー１２の詳細については後述する。
周波数検出回路１３は、温度センサー１２から出力された発振信号から、周波数を検出し、温度データに変換して温度補償回路１４に出力する。
温度補償回路１４は、周波数検出回路１３から出力された温度データに応じて、発振分周回路１５における分周パラメーターを補正する補正データ、すなわち、分周クロック信号を補正する補正データを発振分周回路１５に出力する。これにより、発振分周回路１５からは、温度に応じて補正された分周クロック信号が出力される。このため、予め規定された温度範囲において、電子時計１のクロック精度を維持できる。
【００４０】
［定電圧生成回路の構成］
次に、定電圧生成回路１１の回路構成について説明する。
図４は、定電圧生成回路１１の回路図である。
定電圧生成回路１１は、基準電流生成回路４０、カレントミラー回路２２，２３、差動回路２４、出力スイッチ素子２５、位相補償用コンデンサー２６、定電圧調整回路６０、出力固定スイッチ素子２８を備える。なお、図４では、定電圧生成回路１１に加えて、動作スイッチ素子５４も図示している。
また、定電圧生成回路１１には、制御回路１６から出力された動作コントロール信号ＸＴが入力される制御端子１４１と、生成した定電圧ＶＲＥＧを出力する出力端子１５１とが設けられている。
【００４１】
［基準電流生成回路の構成］
基準電流生成回路４０は、カレントミラー回路２２を介して電圧ＶＤＤの第１電源ライン５１に接続されたノードＮ１と、動作スイッチ素子５４を介して電圧ＶＳＳの第２電源ライン５２に接続された内部電源ライン５３との間に接続され、基準電流を生成する。
図５は、基準電流生成回路４０の回路図である。なお、本実施形態では、第２電源ライン５２がグランドに接続されているが、第１電源ライン５１がグランドに接続される構成としてもよい。
具体的には、基準電流生成回路４０は、抵抗素子として機能する９個のＮチャネルＭＯＳ電界効果トランジスター（以下、ＮＭＯＳトランジスターという）４１１〜４１９と、ＮＭＯＳトランジスター４１１〜４１９のうち電流を流すトランジスターを選択する４個のＮＭＯＳトランジスター４２１〜４２４とを備える。
また、基準電流生成回路４０は、制御回路１６から出力される定電流値コントロール信号ＩＴ１，ＩＴ２，ＩＴ３，ＩＴ４が入力される制御端子１２１，１２２，１２３，１２４を備えている。
【００４２】
ＮＭＯＳトランジスター４１１〜４１９は互いに直列に接続され、各ＮＭＯＳトランジスター４１１〜４１９のゲート電極は、内部電源ライン５３に接続されている。また、バックゲート電極は、第２電源ライン５２に接続されている。
ここで、ＮＭＯＳトランジスター４１１〜４１９は、互いに同じ形状およびサイズで形成され、同じ抵抗値を有している。
【００４３】
ＮＭＯＳトランジスター４２１は、ＮＭＯＳトランジスター４１２およびＮＭＯＳトランジスター４１３の接続部と、内部電源ライン５３との間に接続され、ゲート電極は、制御端子１２１に接続されている。
ＮＭＯＳトランジスター４２２は、ＮＭＯＳトランジスター４１３およびＮＭＯＳトランジスター４１４の接続部と、内部電源ライン５３との間に接続され、ゲート電極は、制御端子１２２に接続されている。
ＮＭＯＳトランジスター４２３は、ＮＭＯＳトランジスター４１５およびＮＭＯＳトランジスター４１６の接続部と、内部電源ライン５３との間に接続され、ゲート電極は、制御端子１２３に接続されている。
ＮＭＯＳトランジスター４２４は、ＮＭＯＳトランジスター４１９と内部電源ライン５３との間に接続され、ゲート電極は、制御端子１２４に接続されている。
なお、ＮＭＯＳトランジスター４２１〜４２４のバックゲート電極は、第２電源ライン５２に接続されている。
【００４４】
この基準電流生成回路４０は、制御端子１２１〜１２４に入力される定電流値コントロール信号ＩＴ１〜ＩＴ４に応じた基準電流を生成する。
制御端子１２１にＨレベルの定電流値コントロール信号ＩＴ１が入力され、制御端子１２２〜１２４にＬレベルの定電流値コントロール信号ＩＴ２〜ＩＴ４が入力された場合について説明する。この場合、ＮＭＯＳトランジスター４２１がＯＮ状態、ＮＭＯＳトランジスター４２２〜４２４がＯＦＦ状態となり、ノードＮ１からＮＭＯＳトランジスター４１１，４１２，４２１を介して内部電源ライン５３に電流が流れる。すなわち、おおよそ、ノードＮ１の電圧を、抵抗素子２個分の抵抗値で割った基準電流が流れる。
【００４５】
次に、制御端子１２２にＨレベルの定電流値コントロール信号ＩＴ２が入力され、制御端子１２１，１２３，１２４にＬレベルの定電流値コントロール信号ＩＴ１，ＩＴ３，ＩＴ４が入力された場合について説明する。この場合、ＮＭＯＳトランジスター４２２がＯＮ状態、ＮＭＯＳトランジスター４２１，４２３，４２４がＯＦＦ状態となり、ノードＮ１からＮＭＯＳトランジスター４１１〜４１３，４２２を介して内部電源ライン５３に電流が流れる。すなわち、おおよそ、ノードＮ１の電圧を、抵抗素子３個分の抵抗値で割った基準電流が流れる。
【００４６】
次に、制御端子１２３にＨレベルの定電流値コントロール信号ＩＴ３が入力され、制御端子１２１，１２２，１２４にＬレベルの定電流値コントロール信号ＩＴ１，ＩＴ２，ＩＴ４が入力された場合について説明する。この場合、ＮＭＯＳトランジスター４２３がＯＮ状態、ＮＭＯＳトランジスター４２１，４２２，４２４がＯＦＦ状態となり、ノードＮ１からＮＭＯＳトランジスター４１１〜４１５，４２３を介して内部電源ライン５３に電流が流れる。すなわち、おおよそ、ノードＮ１の電圧を、抵抗素子５個分の抵抗値で割った基準電流が流れる。
【００４７】
次に、制御端子１２４にＨレベルの定電流値コントロール信号ＩＴ４が入力され、制御端子１２１〜１２３にＬレベルの定電流値コントロール信号ＩＴ１〜ＩＴ３が入力された場合について説明する。この場合、ＮＭＯＳトランジスター４２４がＯＮ状態、ＮＭＯＳトランジスター４２１〜４２３がＯＦＦ状態となり、ノードＮ１からＮＭＯＳトランジスター４１１〜４１９，４２４を介して内部電源ライン５３に電流が流れる。すなわち、おおよそ、ノードＮ１の電圧を、抵抗素子９個分の抵抗値で割った基準電流が流れる。
【００４８】
［カレントミラー回路］
図４に示すように、カレントミラー回路２２は、第１電源ライン５１とノードＮ１との間に接続され、ノードＮ１に流れる電流に応じた定電流を、ノードＮ１とは異なる電流経路に設けられたノードＮ２に流す。
カレントミラー回路２２は、ＰチャネルＭＯＳ電界効果トランジスター（以下、ＰＭＯＳトランジスターという）２２１，２２２を備える。
ＰＭＯＳトランジスター２２１は、第１電源ライン５１とノードＮ１との間に接続され、ゲート電極は、ノードＮ１およびＰＭＯＳトランジスター２２２のゲート電極に接続され、バックゲート電極は、第１電源ライン５１に接続されている。
ＰＭＯＳトランジスター２２２は、第１電源ライン５１とノードＮ２との間に接続され、ゲート電極は、ＰＭＯＳトランジスター２２１のゲート電極に接続され、バックゲート電極は、第１電源ライン５１に接続されている。
本実施形態では、ＰＭＯＳトランジスター２２１とＰＭＯＳトランジスター２２２とは、同じサイズで形成されている。このため、カレントミラー回路２２は、ノードＮ１に流れる定電流と同じ大きさの定電流を、ノードＮ２に流す。
【００４９】
カレントミラー回路２３は、ノードＮ２と内部電源ライン５３との間に接続され、ノードＮ２に流れる定電流に応じた定電流を、ノードＮ１，Ｎ２とは異なり、かつ、互いに異なる電流経路に設けられたノードＮ３，Ｎ４に流す。
カレントミラー回路２３は、ＮＭＯＳトランジスター２３１〜２３３を備える。
ＮＭＯＳトランジスター２３１は、ノードＮ２と内部電源ライン５３との間に接続され、ゲート電極は、ノードＮ２に接続され、バックゲート電極は、第２電源ライン５２に接続されている。
ＮＭＯＳトランジスター２３２は、ノードＮ３と内部電源ライン５３との間に接続され、ゲート電極は、ノードＮ２に接続され、バックゲート電極は、第２電源ライン５２に接続されている。
ＮＭＯＳトランジスター２３３は、ノードＮ４と内部電源ライン５３との間に接続され、ゲート電極は、ノードＮ２に接続され、バックゲート電極は、第２電源ライン５２に接続されている。
本実施形態では、ＮＭＯＳトランジスター２３２は、ＮＭＯＳトランジスター２３１の３倍のサイズで構成されている。このため、カレントミラー回路２３は、ノードＮ２に流れる定電流の３倍の大きさの定電流を、ノードＮ３に流す。また、ＮＭＯＳトランジスター２３１とＮＭＯＳトランジスター２３３とは、同じサイズで構成されている。このため、カレントミラー回路２３は、ノードＮ２に流れる定電流と同じ大きさの定電流を、ノードＮ４に流す。
【００５０】
［差動回路］
差動回路２４は、ノードＮ２の電圧とノードＮ４の電圧との差分に応じた電圧を、差動出力端子２４５から出力する。
差動回路２４は、第１電源ライン５１と差動出力端子２４５との間に接続されたＰＭＯＳトランジスター２４３と、差動出力端子２４５とノードＮ３との間に接続されたＮＭＯＳトランジスター２４１と、第１電源ライン５１とノードＮ３との間に直列に接続されたＰＭＯＳトランジスター２４４およびＮＭＯＳトランジスター２４２とを備える。
ＮＭＯＳトランジスター２４１のゲート電極は、ノードＮ２に接続されている。ＮＭＯＳトランジスター２４２のゲート電極は、ノードＮ４に接続されている。また、ＮＭＯＳトランジスター２４１，２４２のバックゲート電極は、第２電源ライン５２に接続されている。
ＰＭＯＳトランジスター２４３のゲート電極は、ＰＭＯＳトランジスター２４４のゲート電極と、ＰＭＯＳトランジスター２４４およびＮＭＯＳトランジスター２４２の接続部とに接続されている。ＰＭＯＳトランジスター２４４のゲート電極は、ＰＭＯＳトランジスター２４３のゲート電極と、ＰＭＯＳトランジスター２４４およびＮＭＯＳトランジスター２４２の接続部とに接続されている。また、ＰＭＯＳトランジスター２４３，２４４のバックゲート電極は、第１電源ライン５１に接続されている。
【００５１】
［出力スイッチ素子］
出力スイッチ素子２５は、ＰＭＯＳトランジスターで構成されている。出力スイッチ素子２５は、第１電源ライン５１と、出力端子１５１に接続されたノードＮ５との間に接続され、ゲート電極が、差動出力端子２４５に接続され、バックゲート電極が第１電源ライン５１に接続されている。
出力スイッチ素子２５は、差動出力端子２４５から出力された電圧に応じて、第１電源ライン５１とノードＮ５との間の導通状態を制御する。
なお、差動出力端子２４５とノードＮ５との間には、位相補償用コンデンサー２６が接続されている。
【００５２】
［定電圧調整回路］
図６は、定電圧調整回路６０の回路図である。
定電圧調整回路６０は、ノードＮ５とノードＮ４との間に接続され、出力端子１５１に供給される定電圧ＶＲＥＧの大きさを調整する。
具体的に、定電圧調整回路６０は、抵抗素子として機能する互いに並列に接続された４個のＰＭＯＳトランジスター６２１〜６２４と、ＰＭＯＳトランジスター６２１〜６２４のうち電流を流すトランジスターを選択するための４個のＰＭＯＳトランジスター６１１〜６１４を備える。ここで、ＰＭＯＳトランジスター６２１〜６２４は、ＯＮ抵抗が互いに異なっている。また、定電圧調整回路６０は、制御回路１６から定電圧値コントロール信号ＶＴ１，ＶＴ２，ＶＴ３，ＶＴ４が入力される制御端子１１１，１１２，１１３，１１４を備えている。
【００５３】
ＰＭＯＳトランジスター６１１およびＰＭＯＳトランジスター６２１は、ノードＮ５とノードＮ４との間に直列に接続されている。ＰＭＯＳトランジスター６１１のゲート電極は、定電圧値コントロール信号ＶＴ１が入力される制御端子１１１に接続され、バックゲート電極は、ノードＮ５に接続されている。ＰＭＯＳトランジスター６２１のゲート電極は、ノードＮ４に接続され、バックゲート電極は、ＰＭＯＳトランジスター６１１およびＰＭＯＳトランジスター６２１の接続部に接続されている。
【００５４】
ＰＭＯＳトランジスター６１２およびＰＭＯＳトランジスター６２２は、ノードＮ５とノードＮ４との間に直列に接続されている。ＰＭＯＳトランジスター６１２のゲート電極は、定電圧値コントロール信号ＶＴ２が入力される制御端子１１２に接続され、バックゲート電極は、ノードＮ５に接続されている。ＰＭＯＳトランジスター６２２のゲート電極は、ノードＮ４に接続され、バックゲート電極は、ＰＭＯＳトランジスター６１２およびＰＭＯＳトランジスター６２２の接続部に接続されている。
【００５５】
ＰＭＯＳトランジスター６１３およびＰＭＯＳトランジスター６２３は、ノードＮ５とノードＮ４との間に直列に接続されている。ＰＭＯＳトランジスター６１３のゲート電極は、定電圧値コントロール信号ＶＴ３が入力される制御端子１１３に接続され、バックゲート電極は、ノードＮ５に接続されている。ＰＭＯＳトランジスター６２３のゲート電極は、ノードＮ４に接続され、バックゲート電極は、ＰＭＯＳトランジスター６１３およびＰＭＯＳトランジスター６２３の接続部に接続されている。
【００５６】
ＰＭＯＳトランジスター６１４およびＰＭＯＳトランジスター６２４は、ノードＮ５とノードＮ４との間に直列に接続されている。ＰＭＯＳトランジスター６１４のゲート電極は、定電圧値コントロール信号ＶＴ４が入力される制御端子１１４に接続され、バックゲート電極は、ノードＮ５に接続されている。ＰＭＯＳトランジスター６２４のゲート電極は、ノードＮ４に接続され、バックゲート電極は、ＰＭＯＳトランジスター６１４およびＰＭＯＳトランジスター６２４の接続部に接続されている。
【００５７】
この定電圧調整回路６０は、制御端子１１１〜１１４に供給される定電圧値コントロール信号ＶＴ１〜ＶＴ４に応じて、ノードＮ５の電圧、すなわち、出力端子１５１から出力される定電圧ＶＲＥＧの大きさを調整する。
制御端子１１１にＬレベルの定電圧値コントロール信号ＶＴ１が入力され、制御端子１１２〜１１４にＨレベルの定電圧値コントロール信号ＶＴ２〜ＶＴ４が入力された場合について説明する。この場合、ＰＭＯＳトランジスター６１１がＯＮ状態、ＰＭＯＳトランジスター６１２〜６１４がＯＦＦ状態となり、ノードＮ５からＰＭＯＳトランジスター６１１，６２１を介してノードＮ４に電流が流れる。このため、定電圧ＶＲＥＧは、ＰＭＯＳトランジスター６２１の抵抗値に応じた値に調整される。
【００５８】
次に、制御端子１１２にＬレベルの定電圧値コントロール信号ＶＴ２が入力され、制御端子１１１，１１３，１１４にＨレベルの定電圧値コントロール信号ＶＴ１，ＶＴ３，ＶＴ４が入力された場合について説明する。この場合、ＰＭＯＳトランジスター６１２がＯＮ状態、ＰＭＯＳトランジスター６１１，６１３，６１４がＯＦＦ状態となり、ノードＮ５からＰＭＯＳトランジスター６１２，６２２を介してノードＮ４に電流が流れる。このため、定電圧ＶＲＥＧは、ＰＭＯＳトランジスター６２２の抵抗値に応じた値に調整される。
【００５９】
次に、制御端子１１３にＬレベルの定電圧値コントロール信号ＶＴ３が入力され、制御端子１１１，１１２，１１４にＨレベルの定電圧値コントロール信号ＶＴ１，ＶＴ２，ＶＴ４が入力された場合について説明する。この場合、ＰＭＯＳトランジスター６１３がＯＮ状態、ＰＭＯＳトランジスター６１１，６１２，６１４がＯＦＦ状態となり、ノードＮ５からＰＭＯＳトランジスター６１３，６２３を介してノードＮ４に電流が流れる。このため、定電圧ＶＲＥＧは、ＰＭＯＳトランジスター６２３の抵抗値に応じた値に調整される。
【００６０】
次に、制御端子１１４にＬレベルの定電圧値コントロール信号ＶＴ４が入力され、制御端子１１１〜１１３にＨレベルの定電圧値コントロール信号ＶＴ１〜ＶＴ３が入力された場合について説明する。この場合、ＰＭＯＳトランジスター６１４がＯＮ状態、ＰＭＯＳトランジスター６１１〜６１３がＯＦＦ状態となり、ノードＮ５からＰＭＯＳトランジスター６１４，６２４を介してノードＮ４に電流が流れる。このため、定電圧ＶＲＥＧは、ＰＭＯＳトランジスター６２４の抵抗値に応じた値に調整される。
【００６１】
［出力固定スイッチ素子］
図４に示すように、出力固定スイッチ素子２８は、第１電源ライン５１と出力端子１５１との間に接続され、出力端子１５１から出力される出力電圧を、電圧ＶＤＤに固定する。
出力固定スイッチ素子２８は、ＰＭＯＳトランジスターによって構成される。出力固定スイッチ素子２８のゲート電極は、動作コントロール信号ＸＴが入力される制御端子１４１に接続され、バックゲート電極は、第１電源ライン５１に接続されている。
出力固定スイッチ素子２８は、制御端子１４１にＨレベルの動作コントロール信号ＸＴが入力されると、ＯＦＦ状態となり、第１電源ライン５１と出力端子１５１との間を非導通状態とする。一方、制御端子１４１にＬレベルの動作コントロール信号ＸＴが入力されると、ＯＮ状態となり、第１電源ライン５１と出力端子１５１との間を導通状態とし、出力電圧を電圧ＶＤＤに固定する。
【００６２】
［動作スイッチ素子］
動作スイッチ素子５４は、定電圧生成回路１１とは別に設けられ、第２電源ライン５２と内部電源ライン５３との間に接続され、第２電源ライン５２と内部電源ライン５３との間を、導通状態または非導通状態とすることで、定電圧生成回路１１を動作状態または非動作状態に切り換える。
動作スイッチ素子５４は、ＮＭＯＳトランジスターによって構成されている。動作スイッチ素子５４のゲート電極は、動作コントロール信号ＸＴが入力される制御端子１４１に接続され、バックゲート電極は、第２電源ライン５２に接続されている。
動作スイッチ素子５４は、制御端子１４１にＨレベルの動作コントロール信号ＸＴが入力されると、ＯＮ状態となり、第２電源ライン５２と内部電源ライン５３との間を導通状態とする。一方、制御端子１４１にＬレベルの動作コントロール信号ＸＴが入力されると、ＯＦＦ状態となり、第２電源ライン５２と内部電源ライン５３との間を非導通状態とする。
【００６３】
［定電圧生成回路の動作］
次に、定電圧生成回路１１の動作について説明する。
制御回路１６は、定電圧生成回路１１を動作させる際、Ｈレベルの動作コントロール信号ＸＴを、定電圧生成回路１１の制御端子１４１に出力する。
これにより、定電圧生成回路１１が動作状態となる。また、第１電源ライン５１と出力端子１５１との間が非導通状態となる。
また、制御回路１６は、製造バラツキ等に応じて予め設定された定電流値コントロール信号ＩＴ１〜ＩＴ４を、定電圧生成回路１１の制御端子１２１〜１２４に出力する。
これにより、基準電流生成回路４０は、設定値とされた基準電流を生成する。そして、カレントミラー回路２２，２３によって、ノードＮ２〜Ｎ４のそれぞれに、基準電流に応じた定電流が流れる。このように、定電圧生成回路１１は、定電流を生成するため、定電流生成回路でもある。
また、制御回路１６は、製造バラツキ等に応じて予め設定された定電圧値コントロール信号ＶＴ１〜ＶＴ４を、定電圧生成回路１１の制御端子１１１〜１１４に出力して、定電圧ＶＲＥＧの大きさを調整する。
これらにより、出力端子１５１から、基準電流に応じた所定の定電圧ＶＲＥＧが出力される。
【００６４】
［温度センサーの構成］
次に、温度センサー１２の構成について説明する。
図７は、温度センサー１２の回路図である。
温度センサー１２は、定電流回路７０と、ＣＲ発振回路８０と、出力バッファー９０とを備えている。また、温度センサー１２は、制御回路１６から出力された選択信号ＳＥＬ１〜ＳＥＬ４が入力される制御端子１３１〜１３４と、出力端子１３５とを備えている。
【００６５】
［定電流回路］
定電流回路７０は、抵抗素子を備え、当該抵抗素子の抵抗値に応じた電流をＣＲ発振回路に出力する。
具体的に、定電流回路７０は、抵抗素子７１１〜７１４を備えるカレントミラー回路７２〜７５と、カレントミラー回路７６と、定電流調整回路７７とを備えている。
【００６６】
カレントミラー回路７６は、定電圧ＶＲＥＧの第３電源ライン５５と、互いに異なる電流経路に設けられたノードＮ１０，Ｎ６，Ｎ７との間に接続され、カレントミラー回路７２〜７５のいずれかと共に機能して、抵抗素子７１１〜７１４のうち選択された抵抗素子の抵抗値に応じた電流を、ノードＮ１０，Ｎ６，Ｎ７に流す。
具体的に、カレントミラー回路７６は、ＰＭＯＳトランジスター７６１〜７６３を備える。
ＰＭＯＳトランジスター７６１は、第３電源ライン５５とノードＮ１０との間に接続され、ゲート電極は、ＰＭＯＳトランジスター７６２のゲート電極およびノードＮ６に接続されている。
ＰＭＯＳトランジスター７６２は、第３電源ライン５５とノードＮ６との間に接続され、ゲート電極は、ＰＭＯＳトランジスター７６１のゲート電極およびノードＮ６に接続されている。
ＰＭＯＳトランジスター７６３は、第３電源ライン５５とノードＮ７との間に接続され、ゲート電極は、ノードＮ６に接続されている。
【００６７】
抵抗素子７１１〜７１４は、ノードＮ１０と、ノードＮ１０と同じ電流経路に設けられたノードＮ８との間に直列接続されている。抵抗素子７１１〜７１４は、例えばポリシリコン等で形成されている。
【００６８】
カレントミラー回路７２は、カレントミラー回路７６と共に機能して、抵抗素子７１１〜７１４の抵抗値を合計した合計抵抗値に応じた定電流をノードＮ６に流す。
カレントミラー回路７２は、抵抗素子７１１〜７１４およびＮＭＯＳトランジスター７２１，７２２を備えている。
ＮＭＯＳトランジスター７２１は、ノードＮ８と後述するＮＭＯＳトランジスター７７１との間に接続され、ゲート電極は、ノードＮ１０に接続されている。
ＮＭＯＳトランジスター７２２は、ノードＮ６と後述するＮＭＯＳトランジスター７７２との間に接続され、ゲート電極は、ノードＮ８に接続されている。
【００６９】
カレントミラー回路７３は、カレントミラー回路７６と共に機能して、抵抗素子７１１〜７１３の抵抗値を合計した合計抵抗値に応じた定電流をノードＮ６に流す。
カレントミラー回路７３は、抵抗素子７１１〜７１３およびＮＭＯＳトランジスター７３１，７３２を備えている。
ＮＭＯＳトランジスター７３１は、抵抗素子７１３および抵抗素子７１４の接続部と後述するＮＭＯＳトランジスター７７３との間に接続され、ゲート電極は、ノードＮ１０に接続されている。
ＮＭＯＳトランジスター７３２は、ノードＮ６と後述するＮＭＯＳトランジスター７７４との間に接続され、ゲート電極は、抵抗素子７１３および抵抗素子７１４の接続部に接続されている。
【００７０】
カレントミラー回路７４は、カレントミラー回路７６と共に機能して、抵抗素子７１１，７１２の抵抗値を合計した合計抵抗値に応じた定電流をノードＮ６に流す。
カレントミラー回路７４は、抵抗素子７１１，７１２およびＮＭＯＳトランジスター７４１，７４２を備えている。
ＮＭＯＳトランジスター７４１は、抵抗素子７１２および抵抗素子７１３の接続部と後述するＮＭＯＳトランジスター７７５との間に接続され、ゲート電極は、ノードＮ１０に接続されている。
ＮＭＯＳトランジスター７４２は、ノードＮ６と後述するＮＭＯＳトランジスター７７６との間に接続され、ゲート電極は、抵抗素子７１２および抵抗素子７１３の接続部に接続されている。
【００７１】
カレントミラー回路７５は、カレントミラー回路７６と共に機能して、抵抗素子７１１の抵抗値に応じた定電流をノードＮ６に流す。
カレントミラー回路７５は、抵抗素子７１１およびＮＭＯＳトランジスター７５１，７５２を備えている。
ＮＭＯＳトランジスター７５１は、抵抗素子７１１および抵抗素子７１２の接続部と後述するＮＭＯＳトランジスター７７７との間に接続され、ゲート電極は、ノードＮ１０に接続されている。
ＮＭＯＳトランジスター７５２は、ノードＮ６と後述するＮＭＯＳトランジスター７７８との間に接続され、ゲート電極は、抵抗素子７１１および抵抗素子７１２の接続部に接続されている。
【００７２】
定電流調整回路７７は、制御端子１３１〜１３４に供給される選択信号ＳＥＬ１〜ＳＥＬ４に応じて、カレントミラー回路７２〜７５のいずれか１つを作動させる。
具体的に、定電流調整回路７７は、ＮＭＯＳトランジスター７７１〜７７８を備えている。
ＮＭＯＳトランジスター７７１は、ＮＭＯＳトランジスター７２１と第２電源ライン５２との間に接続され、ゲート電極は、選択信号ＳＥＬ４が入力される制御端子１３４およびＮＭＯＳトランジスター７７２のゲート電極に接続されている。
ＮＭＯＳトランジスター７７２は、ＮＭＯＳトランジスター７２２と第２電源ライン５２との間に接続され、ゲート電極は、制御端子１３４およびＮＭＯＳトランジスター７７１のゲート電極に接続されている。
【００７３】
ＮＭＯＳトランジスター７７３は、ＮＭＯＳトランジスター７３１と第２電源ライン５２との間に接続され、ゲート電極は、選択信号ＳＥＬ３が入力される制御端子１３３およびＮＭＯＳトランジスター７７４のゲート電極に接続されている。
ＮＭＯＳトランジスター７７４は、ＮＭＯＳトランジスター７３２と第２電源ライン５２との間に接続され、ゲート電極は、制御端子１３３およびＮＭＯＳトランジスター７７３のゲート電極に接続されている。
【００７４】
ＮＭＯＳトランジスター７７５は、ＮＭＯＳトランジスター７４１と第２電源ライン５２との間に接続され、ゲート電極は、選択信号ＳＥＬ２が入力される制御端子１３２およびＮＭＯＳトランジスター７７６のゲート電極に接続されている。
ＮＭＯＳトランジスター７７６は、ＮＭＯＳトランジスター７４２と第２電源ライン５２との間に接続され、ゲート電極は、制御端子１３２およびＮＭＯＳトランジスター７７５のゲート電極に接続されている。
【００７５】
ＮＭＯＳトランジスター７７７は、ＮＭＯＳトランジスター７５１と第２電源ライン５２との間に接続され、ゲート電極は、選択信号ＳＥＬ１が入力される制御端子１３１およびＮＭＯＳトランジスター７７８のゲート電極に接続されている。
ＮＭＯＳトランジスター７７８は、ＮＭＯＳトランジスター７５２と第２電源ライン５２との間に接続され、ゲート電極は、制御端子１３１およびＮＭＯＳトランジスター７７７のゲート電極に接続されている。
【００７６】
次に、定電流回路７０の動作について説明する。
制御端子１３４にＨレベルの選択信号ＳＥＬ４が入力され、制御端子１３１〜１３３にＬレベルの選択信号ＳＥＬ１〜ＳＥＬ３が入力された場合について説明する。この場合、ＮＭＯＳトランジスター７７１，７７２がＯＮ状態、ＮＭＯＳトランジスター７７３〜７７８がＯＦＦ状態となり、カレントミラー回路７２が動作状態となる。これにより、カレントミラー回路７２，７６は、図８に示す等価回路で表される、自己バイアス永田基準電流回路として知られる定電流回路を構成する。
【００７７】
本実施形態では、ＰＭＯＳトランジスター７６１のβをβＰ１とし、ＰＭＯＳトランジスター７６２のβをβＰ２とすると、βＰ１＝βＰ２である。ここで、βはＭＯＳトランジスターの特性を表すパラメーターの１つであり、チャネル幅をＷ、チャネル長をＬ、移動度をμ、ゲート酸化膜の単位面積当たりの容量をＣｏｘとすると、β＝（Ｗ／Ｌ）・μ・Ｃｏｘで求められる。
また、ＮＭＯＳトランジスター７２１のβをβＮ１１、ＮＭＯＳトランジスター７２２のβをβＮ２１とすると、βＮ１１＜βＮ２１である。そして、カレントミラー回路７２が備える抵抗素子７１１〜７１４の抵抗値をＲとすると、ノードＮ６に流れる定電流Ｉｄは次の式（１）で表される。
【００７８】
【数１】
2019036569.tif 000003
【００７９】
前記式（１）を見て明らかなように、ノードＮ６に、抵抗素子７１１〜７１４の抵抗値に応じた電流が流れる。そして、ノードＮ７に、ノードＮ６を流れる電流に応じた電流が流れる。
ここで、前記式（１）を見ても明らかであるが、抵抗値Ｒの製造バラツキによって定電流Ｉｄの値が変動する。そのため、所望の定電流を得るためには、抵抗の切り替え回路が必要である。本実施形態では、図７に示すように、選択信号ＳＥＬ１〜ＳＥＬ４によって定電流調整回路７７を制御することで、複数のカレントミラー回路７２〜７５を切り替えている。これにより、抵抗値Ｒを、４つの抵抗素子７１１〜７１４が直列に接続された状態から、１つの抵抗素子７１１のみで構成された状態まで、４段階に抵抗値を切り替えることができ、これにより所望の定電流を得ることができる。
【００８０】
すなわち、制御端子１３３にＨレベルの選択信号ＳＥＬ３が入力され、制御端子１３１，１３２，１３４にＬレベルの選択信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ４が入力された場合は、ＮＭＯＳトランジスター７７３，７７４がＯＮ状態、ＮＭＯＳトランジスター７７１，７７２，７７５〜７７８がＯＦＦ状態となり、カレントミラー回路７３が動作状態となる。これにより、カレントミラー回路７３，７６は、図８に示す定電流回路と同様の回路を構成する。これにより、ノードＮ６に、抵抗素子７１１〜７１３の抵抗値に応じた電流が流れ、ノードＮ７にノードＮ６を流れる電流に応じた電流が流れる。
【００８１】
制御端子１３２にＨレベルの選択信号ＳＥＬ２が入力され、制御端子１３１，１３３，１３４にＬレベルの選択信号ＳＥＬ１，ＳＥＬ３，ＳＥＬ４が入力された場合は、ＮＭＯＳトランジスター７７５，７７６がＯＮ状態、ＮＭＯＳトランジスター７７１〜７７４，７７７，７７８がＯＦＦ状態となり、カレントミラー回路７４が動作状態となる。これにより、カレントミラー回路７４，７６は、図８に示す定電流回路と同様の回路を構成する。これにより、ノードＮ６に、抵抗素子７１１，７１２の抵抗値に応じた電流が流れ、ノードＮ７にノードＮ６を流れる電流に応じた電流が流れる。
【００８２】
制御端子１３１にＨレベルの選択信号ＳＥＬ１が入力され、制御端子１３２〜１３４にＬレベルの選択信号ＳＥＬ２〜ＳＥＬ４が入力された場合は、ＮＭＯＳトランジスター７７７，７７８がＯＮ状態、ＮＭＯＳトランジスター７７１〜７７６がＯＦＦ状態となり、カレントミラー回路７５が動作状態となる。これにより、カレントミラー回路７５，７６は、図８に示す定電流回路と同様の回路を構成する。これにより、ノードＮ６に、抵抗素子７１１の抵抗値に応じた電流が流れ、ノードＮ７にノードＮ６を流れる電流に応じた電流が流れる。
【００８３】
ここで、ポリシリコン等で形成された抵抗素子７１１〜７１４の抵抗値は、温度に応じて変化するため、ノードＮ７には、温度に応じた電流が流れる。すなわち、カレントミラー回路７２〜７５のうち動作状態のカレントミラー回路が固定されている場合でも、温度に応じてノードＮ７に流れる電流は変化する。
【００８４】
［ＣＲ発振回路］
図７に示すように、ＣＲ発振回路８０は、ノードＮ７に流れる電流の大きさに応じた周波数で発振し、発振信号を出力バッファー９０に出力する。すなわち、ノードＮ７に流れる電流の大きさは、温度に応じて変化するため、ＣＲ発振回路８０は、温度に応じた周波数で発振する。
本実施形態では、ＣＲ発振回路８０は、抵抗素子とコンデンサーの組を３段備えて構成され、具体的には、ＮＭＯＳトランジスター８１１，８２１，８３１と、ＰＭＯＳトランジスター８１２，８２２，８３２と、抵抗素子８４１〜８４３と、コンデンサー８５１〜８５３とを備えている。
【００８５】
ＰＭＯＳトランジスター８１２およびＮＭＯＳトランジスター８１１は、ノードＮ７と第２電源ライン５２との間に直列に接続され、各トランジスターのゲート電極は、出力バッファー９０と接続されたノードＮ９に接続されている。抵抗素子８４１およびコンデンサー８５１は、ＰＭＯＳトランジスター８１２およびＮＭＯＳトランジスター８１１の接続部と、第２電源ライン５２との間に直列接続されている。
【００８６】
ＰＭＯＳトランジスター８２２およびＮＭＯＳトランジスター８２１は、ノードＮ７と第２電源ライン５２との間に直列に接続され、各トランジスターのゲート電極は、抵抗素子８４１およびコンデンサー８５１の接続部に接続されている。抵抗素子８４２およびコンデンサー８５２は、ＰＭＯＳトランジスター８２２およびＮＭＯＳトランジスター８２１の接続部と、第２電源ライン５２との間に直列接続されている。
【００８７】
ＰＭＯＳトランジスター８３２およびＮＭＯＳトランジスター８３１は、ノードＮ７と第２電源ライン５２との間に直列に接続され、各トランジスターのゲート電極は、抵抗素子８４２およびコンデンサー８５２の接続部に接続されている。抵抗素子８４３は、ＰＭＯＳトランジスター８３２およびＮＭＯＳトランジスター８３１の接続部と、ノードＮ９との間に接続されている。コンデンサー８５３は、ノードＮ９と第２電源ライン５２との間に接続されている。
【００８８】
このようなＣＲ発振回路８０が出力する発振信号の周波数は、各コンデンサー８５１〜８５３に充電される電荷の充放電速度により決定する。よって、抵抗素子８４１〜８４３の抵抗値と、コンデンサー８５１〜８５３の容量と、定電流回路７０から供給される定電流（ノードＮ７を流れる定電流）とによって発振周波数が決定する。
前記定電流は、上述の通り、温度に応じて変化するため、当該発振信号の周波数も温度に応じて変化する。
【００８９】
［出力バッファーの構成］
図７に示すように、出力バッファー９０は、第３電源ライン５５と第２電源ライン５２との間に直列に接続されたＰＭＯＳトランジスター９２とＮＭＯＳトランジスター９１とを備えている。各トランジスターのゲート電極は、ノードＮ９に接続されている。
出力バッファー９０は、ノードＮ９に供給される発振信号の周波数で、ＨレベルおよびＬレベルが切り替わる発振信号を出力端子１３５に出力する。
この発振信号の周波数は、温度に応じて変化するため、上記周波数検出回路１３は、当該発振信号の周波数を検出することで、半導体装置１０が配置された環境の温度を検出することができ、温度データを生成できる。
【００９０】
［第一回路部の構成］
第一回路部１００Ａは、上述したように、応力が加わることで半導体回路１００の回路特性を変化させ易い回路素子を含む回路部である。
当該回路特性を変化させ易い回路素子には、本実施形態では、定電圧生成回路１１および温度センサー１２における次の回路素子が該当する。
すなわち、定電圧生成回路１１（定電流生成回路）では、定電流の設定に用いられる回路素子および定電圧ＶＲＥＧの設定に用いられる回路素子が該当する。具体的には、定電流の設定に用いられる回路素子は、カレントミラー回路２２を構成するＰＭＯＳトランジスター２２１，２２２と、カレントミラー回路２３を構成するＮＭＯＳトランジスター２３１〜２３３と、基準電流生成回路４０のＮＭＯＳトランジスター４１１〜４１９と、差動回路２４のＮＭＯＳトランジスター２４１，２４２とである。定電圧ＶＲＥＧの設定に用いられる回路素子は、これらのトランジスターと、定電圧調整回路６０のＰＭＯＳトランジスター６２１〜６２４とである。
【００９１】
また、温度センサー１２では、温度の検出に用いられる回路素子、すなわち、ノードＮ７に流れる電流を設定する回路素子が該当する。
具体的には、カレントミラー回路７２〜７５を構成する、抵抗素子７１１〜７１４およびＮＭＯＳトランジスター７２１，７２２，７３１，７３２，７４１，７４２，７５１，７５２と、カレントミラー回路７６を構成するＰＭＯＳトランジスター７６１〜７６３とである。
つまり、本実施形態では、少なくともこれらの回路素子は、平面視において、突起電極７と重なる位置に形成されている。
【００９２】
［第１実施形態の作用効果］
本実施形態によれば、第一回路部１００Ａと回路基板２との間に、樹脂８ではなく、樹脂８よりも線膨張係数が小さいＵＢＭ６および突起電極７を介在させることができる。これにより、図２に示すように、樹脂８が半導体チップ５の第二面Ｓ２に沿う方向Ｄ１に、膨張または収縮しても、第一回路部１００Ａと回路基板２との間に樹脂８が介在している場合と比べて、第一回路部１００Ａに加わる応力を低減できる。
従って、この第一回路部１００Ａに含まれる定電流や定電圧の設定に用いられる回路素子に応力が加わることを抑制でき、半導体回路１００の回路特性が変化することを抑制できる。
また、第一回路部１００Ａに含まれる温度センサー１２の温度の検出に用いられる回路素子に応力が加わることを抑制でき、温度センサー１２の検出精度が低下することを抑制できる。これにより、温度補償回路１４から出力される補正データの精度を向上でき、温度補償の精度を向上できる。
【００９３】
また、本実施形態では、図９に示すように、樹脂８にはフィラー８Ａが含まれている。このフィラー８Ａは、樹脂８の伸縮に伴って移動し、半導体チップ５の第二面Ｓ２に当たる場合がある。この場合、フィラー８Ａが当たる部分に位置している半導体回路１００に矢印Ａ１で示すように局所的に応力が加わる。
本実施形態では、第二面Ｓ２における平面視で第一回路部１００Ａと重なる部分には、ＵＢＭ６および突起電極７が設けられているため、当該部分にフィラー８Ａが当たることを回避でき、フィラー８Ａによって第一回路部１００Ａに応力が加わることを抑制できる。これにより、半導体回路１００の回路特性が変化することをさらに抑制できる。
【００９４】
また、本実施形態によれば、樹脂８は、線膨張係数がはんだと同じ程度に低い材料である必要がないため、選択可能な樹脂８の種類を増やすことができる。
【００９５】
また、本実施形態では、突起電極７は、はんだで構成されているため、回路基板２に半導体チップ５を実装する際に、突起電極７が実装時の熱で溶ける。このため、実装時に、第一回路部１００Ａが突起電極７に押される力は、突起電極７が例えば金で構成されている場合と比べて小さくなる。
このため、本実施形態によれば、実装時において、第一回路部１００Ａに応力が加わり、半導体回路１００の回路特性が変化することを抑制できる。
【００９６】
また、本実施形態では、第一回路部１００Ａと平面視で重なる突起電極７は、グランドに接続された接続電極４と接続されているため、当該突起電極７に与えられる電圧は安定している。このため、第一回路部１００Ａが、当該突起電極７の電圧変動による影響を受けることを抑制できる。
【００９７】
［第２実施形態］
第１実施形態では、突起電極７のうち、第一回路部１００Ａと重なる突起電極７は、回路基板２の接続電極４と重なる位置に設けられているが、第２実施形態では、第一回路部１００Ａと重なる突起電極７Ａは、接続電極４と重ならない位置に設けられている。
図１０は、第２実施形態の半導体装置１０Ｂにおける半導体チップ５を、回路基板２側から見た平面図である。
図１０に示すように、半導体装置１０Ｂでは、第一回路部１００Ａは、平面視において、接続電極４と接続された突起電極７Ｂと重ならない位置、すなわち、接続電極４と重ならない位置に設けられている。そして、この第一回路部１００Ａと平面視で重なる位置、すなわち、接続電極４と平面視で重ならない位置に、接続電極４と接続されていない突起電極７Ａが設けられている。当該突起電極７Ａは、回路基板２の第一面Ｓ１における接続電極４が設けられていない部分に接触している。つまり、突起電極７Ａは、信号線や電源線に接続されていないダミー電極である。
なお、突起電極７Ａは、他の突起電極７Ｂと同様に、半導体チップ５にＵＢＭ６を介して設けられている。
その他の構成は、第１実施形態と同様である。
【００９８】
［第２実施形態の作用効果］
本実施形態によれば、半導体チップ５において、回路基板２の接続電極４と対向する位置以外に、第一回路部１００Ａを設けることができ、半導体回路１００のレイアウトの自由度を向上できる。
また、本実施形態によれば、第一回路部１００Ａと回路基板２との間にＵＢＭ６および突起電極７Ａが介在し、当該間に樹脂８は介在していないため、第一回路部１００Ａに加わる応力を低減できる。
その他、第１実施形態と同様の構成により、同様の作用効果を得ることができる。
【００９９】
［他の実施形態］
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【０１００】
前記各実施形態では、ＵＢＭ６がＮｉで構成され、突起電極７がはんだで構成されているが、これに限定されない。
すなわち、ＵＢＭ６および突起電極７は、線膨張係数が樹脂８よりも小さい材料で構成されていればよい。例えば、ＵＢＭ６をＴｉＷ（線膨張係数：約８．４ｐｐｍ／Ｋ）で構成し、突起電極７を金（線膨張係数：約１４，３ｐｐｍ／Ｋ）で構成してもよい。
【０１０１】
前記各実施形態では、ＵＢＭ６および突起電極７が、応力緩衝部を構成しているが、これに限定されない。
例えば、第一回路部１００Ａと平面視で重なる位置に、ＵＢＭ６および突起電極７の一方のみを設けて、当該一方で応力緩衝部を構成してもよい。
または、当該位置に、線膨張係数が樹脂８よりも小さい部材を別途設けて、当該部材で応力緩衝部を構成してもよい。
または、当該位置に、樹脂８が充填されていない空間を設けて、当該空間で応力緩衝部を構成してもよい。当該空間は、例えば、回路基板２に穴を設け、空間形成部に治具を配置させた状態で、当該穴から樹脂８を充填し、その後、当該治具を除去することで形成できる。
【０１０２】
前記第２実施形態では、第一回路部１００Ａと平面視で重なる突起電極７Ａは、回路基板２の第一面Ｓ１における接続電極４が設けられていない部分と接触しているが、これに限定されない。
例えば、突起電極７Ａは、回路基板２の第一面Ｓ１に設けられた、ダミー電極と接触していてもよい。
または、突起電極７Ａは、回路基板２と接触していなくてもよい。この場合、突起電極７Ａと回路基板２との間に樹脂８が介在することになるが、量は少ないため、第一回路部１００Ａに加わる応力を低減できる。
【０１０３】
前記各実施形態では、定電圧生成回路１１における定電流および定電圧の設定に用いられる回路素子、および、温度センサー１２における温度の検出に用いられる回路素子は、すべて第一回路部１００Ａに含まれているが、これに限定されない。
例えば、これらの回路素子の一部を、第一回路部１００Ａに含ませる構成としてもよい。なお、どの回路素子を第一回路部１００Ａに含ませるかは、半導体回路１００の回路特性に与える影響の大きさに基づいて決定すればよい。
【０１０４】
前記各実施形態では、定電圧生成回路１１における定電流および定電圧の設定に用いられる回路素子、および、温度センサー１２における温度の検出に用いられる回路素子が、第一回路部１００Ａに含まれているが、これに限定されない。
例えば、定電圧生成回路１１および温度センサー１２の面積が小さい場合は、定電圧生成回路１１および温度センサー１２の全体が第一回路部１００Ａに含まれていてもよい。
または、定電圧生成回路１１および温度センサー１２以外の回路に含まれる回路素子のうち、半導体回路１００の回路特性に影響を与え易い回路素子が、第一回路部１００Ａに含まれる構成としてもよい。
【０１０５】
前記第１実施形態において、第一回路部１００Ａと平面視で重なる突起電極７は、グランドに接続された接続電極４と接続されているが、これに限定されない。
例えば、当該突起電極７は、グランドに接続されていない電源線や、信号線に接続された接続電極４と接続されていてもよい。
【０１０６】
前記各実施形態は、本発明を電子時計１に適用した場合の例であるが、本発明は、基準信号を用いる電子機器に広く適用できる。例えば、計測機器、テレビ、携帯電話機などの情報端末、自動車等に適用できる。
【符号の説明】
【０１０７】
１…電子時計（電子機器）、２…回路基板、３…基板本体、４…接続電極、５…半導体チップ、７，７Ａ，７Ｂ…突起電極、８Ａ…フィラー、１０，１０Ｂ…半導体装置、１１…定電圧生成回路（定電流生成回路）、１２…温度センサー、１３…周波数検出回路、１４…温度補償回路、１５…発振分周回路、１６…制御回路、１７…水晶振動子、１８…モーター、１００…半導体回路、１００Ａ…第一回路部（半導体回路の一部）、１００Ｂ…第二回路部、Ｓ１…第一面、Ｓ２…第二面、ＶＲＥＧ…定電圧。
【図１】
2019036569.tif 000004
【図２】
2019036569.tif 000005
【図３】
2019036569.tif 000006
【図４】
2019036569.tif 000007
【図５】
2019036569.tif 000008
【図６】
2019036569.tif 000009
【図７】
2019036569.tif 000010
【図８】
2019036569.tif 000011
【図９】
2019036569.tif 000012
【図１０】
2019036569.tif 000013