(57)【要約】      （修正有）【課題】逓倍比を低くしつつ誤動作を防止する。【解決手段】ＰＬＬ回路１は、制御電圧に基づいて所定周波数の発振信号を出力する電圧制御発振器１１と、発振信号と、所定信号との差分を示す差分信号を出力するミキサ１２と、差分信号を所定の逓倍比で分周して分周信号を出力する第２分周器１４と、基準信号と分周信号との位相差に応じた位相差信号を出力する位相比較器１５と、ＰＬＬ回路１が起動を開始してから所定時間が経過していない場合に、所定信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、所定信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、所定周波数に対応する制御電圧の範囲に対応する信号を出力し、所定時間が経過すると、位相差信号に対応する信号を出力する切替器１７と、切替器１７から出力された信号に含まれる所定の周波数成分を通過させることにより制御電圧を出力するループフィルタ１９とを備える。【選択図】図１
2019036928.tif 000002
【特許請求の範囲】
【請求項１】
所定周波数の発振信号を出力するＰＬＬ回路であって、
制御電圧に基づいて前記発振信号を出力する電圧制御発振器と、
前記発振信号と、前記所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力する混合器と、
前記差分信号を所定の逓倍比で分周して分周信号を出力する分周器と、
基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、
前記ＰＬＬ回路が起動を開始してから所定時間が経過していない場合に、前記所定信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、前記所定信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、前記所定周波数に対応する制御電圧の範囲に含まれる制御電圧に対応する信号を出力し、前記所定時間が経過すると、前記位相比較器から出力された位相差信号に対応する信号を出力する切替器と、
前記切替器から出力された信号に含まれる所定の周波数成分を通過させることにより前記制御電圧を出力するフィルタ回路と、
を備えるＰＬＬ回路。
【請求項２】
前記所定信号の周波数は前記所定周波数よりも低く、
前記切替器は、前記ＰＬＬ回路が起動を開始してから所定時間を経過していない場合に、前記制御電圧の上限値から所定範囲内の電圧値に対応する信号を前記フィルタ回路に出力する、
請求項１に記載のＰＬＬ回路。
【請求項３】
前記分周器及び前記位相比較器は、デジタル回路によって構成され、
前記ＰＬＬ回路が起動を開始してから前記所定時間が経過すると、前記分周器の逓倍比を設定し、前記切替器に前記位相比較器から出力された位相差信号に対応する信号を出力させる制御部をさらに備える、
請求項１又は２に記載のＰＬＬ回路。
【請求項４】
前記切替器は、前記ＰＬＬ回路が起動を開始してから、前記フィルタ回路に設けられているコンデンサに電荷が蓄積されるまでの前記所定時間を経過していない場合に、前記所定信号の周波数よりも高い周波数に対応する信号を出力し、前記所定時間が経過すると、前記位相比較器から出力された位相差信号に対応する信号を出力する、
請求項３に記載のＰＬＬ回路。
【請求項５】
所定周波数の発振信号を出力するＰＬＬ回路であって、
制御電圧に基づいて前記発振信号を出力する電圧制御発振器と、
前記発振信号と、前記所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力する混合器と、
前記差分信号を所定の逓倍比で分周して分周信号を出力する分周器と、
基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、
前記位相差信号に含まれる所定の周波数成分を通過させることにより制御電圧を出力するフィルタ回路と、
前記ＰＬＬ回路が起動を開始してから所定時間を経過していない場合に、前記所定信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、前記所定信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、前記所定周波数に対応する制御電圧の範囲に含まれる電圧値の制御電圧を前記電圧制御発振器に出力し、前記所定時間を経過すると、前記フィルタ回路から出力された制御電圧を前記電圧制御発振器に出力する切替器と、
を備えるＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関する。
【背景技術】
【０００２】
従来、電圧制御発振器を備えるＰＬＬ（Phase Locked Loop）回路から出力される発振信号に含まれる位相雑音を低下させる方法として、位相比較周波数と、発振信号の周波数との逓倍比を減らすことが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２４４３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
位相比較周波数と、発振信号の周波数との逓倍比を減らす方法として、発振信号をミキシングによって低い周波数の信号に変換し、位相比較器に戻す方法が用いられる。しかしながら、逓倍比を低くした場合、発振信号の周波数を所望の周波数に制御することができないことがある。
【０００５】
図５は、従来のＰＬＬ回路１００の構成例を示す図である。図６は、従来のＰＬＬ回路１００が備える電圧制御発振器の制御電圧特性を示す図である。図５に示すように、位相比較器に入力される位相比較周波数が５０ＭＨｚ、ＰＬＬ回路１００が出力する発振信号の周波数が３，０００ＭＨｚ、ミキシング用の基準信号の周波数が２，９５０ＭＨｚである場合、逓倍比が１となり、位相雑音を低下させることができる。
【０００６】
ここで、ミキサが出力する信号の周波数は、発振信号とミキシング用の基準信号との周波数の差分の絶対値である。例えば、発振信号の周波数が２，９００ＭＨｚである場合と、３，０００ＭＨｚである場合とのいずれも、ミキサが出力する信号の周波数が５０ＭＨｚとなる。このため、電圧制御発振器の制御電圧特性は、ミキシング用の基準信号の周波数に対応する電圧値を中心としたＶ字形状となる。これにより、５０ＭＨｚに対応する制御電圧は、図６に示すように、０．６Ｖと、１．３Ｖとなる。したがって、０．６Ｖで電圧制御発振器が制御されると、発振信号の周波数が２，９００ＭＨｚに収束してしまい、誤動作してしまう。
【０００７】
そこで、本発明はこれらの点に鑑みてなされたものであり、逓倍比を低くしつつ誤動作を防止することができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係るＰＬＬ回路は、所定周波数の発振信号を出力するＰＬＬ回路であって、制御電圧に基づいて前記発振信号を出力する電圧制御発振器と、前記発振信号と、前記所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力する混合器と、前記差分信号を所定の逓倍比で分周して分周信号を出力する分周器と、基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、前記ＰＬＬ回路が起動を開始してから所定時間が経過していない場合に、前記所定信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、前記所定信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、前記所定周波数に対応する制御電圧の範囲に含まれる制御電圧に対応する信号を出力し、前記所定時間が経過すると、前記位相比較器から出力された位相差信号に対応する信号を出力する切替器と、前記切替器から出力された信号に含まれる所定の周波数成分を通過させることにより前記制御電圧を出力するフィルタ回路と、を備える。
【０００９】
前記所定信号の周波数は前記所定周波数よりも低く、前記切替器は、前記ＰＬＬ回路が起動を開始してから所定時間を経過していない場合に、前記制御電圧の上限値から所定範囲内の電圧値に対応する信号を前記フィルタ回路に出力してもよい。
【００１０】
前記分周器及び前記位相比較器は、デジタル回路によって構成され、前記ＰＬＬ回路は、前記ＰＬＬ回路が起動を開始してから前記所定時間が経過すると、前記分周器の逓倍比を設定し、前記切替器に前記位相比較器から出力された位相差信号に対応する信号を出力させる制御部をさらに備えてもよい。
【００１１】
前記切替器は、前記ＰＬＬ回路が起動を開始してから、前記フィルタ回路に設けられているコンデンサに電荷が蓄積されるまでの前記所定時間を経過していない場合に、前記所定信号の周波数よりも高い周波数に対応する信号を出力し、前記所定時間が経過すると、前記位相比較器から出力された位相差信号に対応する信号を出力してもよい。
【００１２】
本発明の第２の態様に係るＰＬＬ回路は、所定周波数の発振信号を出力するＰＬＬ回路であって、制御電圧に基づいて前記発振信号を出力する電圧制御発振器と、前記発振信号と、前記所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力する混合器と、前記差分信号を所定の逓倍比で分周して分周信号を出力する分周器と、基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号に含まれる所定の周波数成分を通過させることにより制御電圧を出力するフィルタ回路と、前記ＰＬＬ回路が起動を開始してから所定時間を経過していない場合に、前記所定信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、前記所定信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、前記所定周波数に対応する制御電圧の範囲に含まれる電圧値の制御電圧を前記電圧制御発振器に出力し、前記所定時間を経過すると、前記フィルタ回路から出力された制御電圧を前記電圧制御発振器に出力する切替器と、を備える。
【発明の効果】
【００１３】
本発明によれば、逓倍比を低くしつつ誤動作を防止することができるという効果を奏する。
【図面の簡単な説明】
【００１４】
【図１】第１実施形態に係るＰＬＬ回路の構成を示す図である。
【図２】第１実施形態に係る電圧制御発振器の制御電圧特性を示す図である。
【図３】第１実施形態に係るＰＬＬ回路の動作開始時における制御部の処理の流れを示すフローチャートである。
【図４】第２実施形態に係るＰＬＬ回路の構成を示す図である。
【図５】従来のＰＬＬ回路の構成例を示す図である。
【図６】従来のＰＬＬ回路が備える電圧制御発振器の制御電圧特性を示す図である。
【発明を実施するための形態】
【００１５】
＜第１実施形態＞
［ＰＬＬ回路１の構成］
図１は、第１実施形態に係るＰＬＬ回路１の構成を示す図である。本実施形態において、ＰＬＬ回路１は、位相比較周波数としての基準信号と、発振信号の周波数との逓倍比を減らすことを目的として、混合器として機能するミキサ１２を備えている。例えば、本実施形態において、位相比較周波数と、発振信号の周波数との逓倍比は１であるものとする。
【００１６】
ミキサ１２は、発振信号の周波数と、ミキシング用の基準信号の周波数との差分の絶対値の周波数の信号を出力する。このため、逓倍比が１である場合における電圧制御発振器１１の制御電圧特性は、ミキシング用の基準信号の周波数に対応する電圧値を中心としたＶ字形状となる。
【００１７】
図２は、第１実施形態に係る電圧制御発振器１１の制御電圧特性を示す図である。図２に示すように、制御電圧特性は、ミキシング用の基準信号の周波数に対応する電圧値において傾きが反転し、当該電圧値を中心としたＶ字形状となっていることが確認できる。その結果、ミキサ１２から出力される信号の周波数に対応する制御電圧の電圧値が２通りとなることがある。
【００１８】
これに対して、ＰＬＬ回路１は、起動を開始してから所定時間が経過していない場合に、ミキシング用の基準信号の周波数よりも高い周波数に対応する所定信号を出力し、所定時間が経過すると、位相比較器１５から出力された位相差信号を出力する。
【００１９】
このようにすることで、ＰＬＬ回路１は、起動開始時において、発振信号の周波数が、ＰＬＬ回路１が出力する信号の周波数として設定される所定周波数とは異なる周波数に収束することを防止することができる。これにより、ＰＬＬ回路１は、逓倍比を低くしつつ、誤動作を防止することができる。
【００２０】
続いて、ＰＬＬ回路１が備える各構成について説明する。図１に示すように、ＰＬＬ回路１は、電圧制御発振器１１と、ミキサ１２と、第１分周器１３と、第２分周器１４と、位相比較器１５と、チャージポンプ１６と、切替器１７と、制御部１８と、ループフィルタ１９とを備える。
【００２１】
電圧制御発振器１１は、例えば水晶振動子及び可変容量ダイオードを備える。電圧制御発振器１１は、ループフィルタ１９から出力される制御電圧に基づいて当該可変容量ダイオードの容量値を変化させることにより、発振信号を生成する。電圧制御発振器１１は、発振信号をミキサ１２に出力するとともに、ＰＬＬ回路１の出力信号として外部に出力する。電圧制御発振器１１は、ＰＬＬ回路１がロック状態である場合に、所定周波数の発振信号を出力する。
【００２２】
ミキサ１２は、電圧制御発振器１１から出力された発振信号と、所定信号としてのミキシング用の基準信号との差分を示す差分信号を出力する。具体的には、ミキサ１２は、電圧制御発振器１１から出力された発振信号の周波数と、ミキシング用の基準信号の周波数との差分の絶対値に対応する周波数を有する差分信号を出力する。ここで、ミキシング用の基準信号の周波数は、所定周波数よりも低い周波数であるものとする。
【００２３】
第１分周器１３、第２分周器１４、位相比較器１５、及びチャージポンプ１６は、デジタル回路により実現される。
【００２４】
第１分周器１３は、基準信号を第１分周比で分周する。第１分周器１３は、分周された基準信号を位相比較器１５に出力する。
第２分周器１４は、ミキサ１２から出力された差分信号を所定の逓倍比で分周する。第２分周器１４は、分周信号として、分周された差分信号を位相比較器１５に出力する。
【００２５】
位相比較器１５は、第１分周器１３から出力された基準信号の位相と、第２分周器１４から出力された差分信号の位相との位相差に応じた位相差信号を出力する。
チャージポンプ１６は、位相比較器１５から出力された位相差信号を電圧パルス信号に変換し、切替器１７に出力する。なお、チャージポンプ１６は、位相差信号を電圧パルス信号に変換する代わりに電流パルス信号に変換してもよい。
【００２６】
切替器１７は、ＰＬＬ回路１が起動を開始してから所定時間が経過していない場合に、ミキシング用の基準信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、当該基準信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、所定周波数が含まれる周波数領域に対応する制御電圧の範囲に含まれる制御電圧に対応する所定信号をループフィルタ１９に出力する。ここで、所定時間は、ＰＬＬ回路１が起動を開始してから、ループフィルタ１９に設けられているコンデンサに電荷が蓄積されるまでにかかる時間である。
【００２７】
例えば、位相比較器１５に入力される基準信号の周波数が５０ＭＨｚ、発振信号の周波数が３，０００ＭＨｚ、ミキシング用の基準信号の周波数が２，９５０ＭＨｚ、逓倍比が１であるとする。この場合において、発振信号の周波数が２，９００ＭＨｚ又は３，０００ＭＨｚであるとき、ミキサ１２が出力する信号の周波数が５０ＭＨｚとなる。図２に示すように、５０ＭＨｚに対応する制御電圧は、０．６Ｖ及び１．３Ｖであることから、電圧制御発振器１１に入力される制御電圧の電圧値が０．６Ｖになると、発振信号の周波数は、２，９００ＭＨｚに収束してしまい、誤動作してしまう。
【００２８】
これに対して、切替器１７は、ＰＬＬ回路１が起動を開始してから所定時間を経過していない場合に、電圧制御発振器１１の制御電圧の上限値から所定範囲内の電圧値に対応する所定信号をループフィルタ１９に出力する。そして、切替器１７は、所定時間が経過すると、位相比較器１５から出力された位相差信号に対応し、チャージポンプ１６によって変換された信号をループフィルタ１９に出力する。このようにすることで、ＰＬＬ回路１は、発振信号の周波数が、所定周波数と異なる周波数に収束することを抑制し、誤動作を防止することができる。
【００２９】
制御部１８は、切替器１７に位相比較器１５から出力された位相差信号に対応する信号を出力させるか、ミキシング用の基準信号の周波数よりも高い周波数に対応する信号を出力させるかを制御する。まず、制御部１８は、ループフィルタ１９に設けられているコンデンサに電荷が供給されてから、電荷が蓄積されるまでの時間を所定時間に設定する。ここで、所定時間は、ＰＬＬ回路１が動作する前に予め定められていてもよい。
【００３０】
制御部１８は、ＰＬＬ回路１が起動を開始してから所定時間が経過すると、第２分周器１４の逓倍比を設定する。そして、制御部１８は、切替器１７の出力を切り替えることにより、切替器１７に、位相比較器１５から出力された位相差信号に対応する信号を出力させる。
【００３１】
ループフィルタ１９は、切替器１７から出力された信号に含まれる所定の周波数成分を通過させることにより制御電圧を生成するフィルタ回路である。ループフィルタ１９は、例えば、低域通過フィルタである。ループフィルタ１９は、生成した制御電圧を電圧制御発振器１１に出力する。
【００３２】
［制御部１８における処理の流れ］
続いて、制御部１８における処理の流れについて説明する。図３は、第１実施形態に係るＰＬＬ回路１の動作開始時における制御部１８の処理の流れを示すフローチャートである。
【００３３】
まず、制御部１８は、切替器１７が、ミキシング用の基準信号の周波数よりも高い周波数に対応する所定信号を出力するように切替器１７を制御する（Ｓ１０）。
【００３４】
続いて、制御部１８は、ＰＬＬ回路１が動作を開始してから所定時間が経過したか否かを判定する（Ｓ２０）。制御部１８は、ＰＬＬ回路１が動作を開始してから所定時間が経過したと判定すると、Ｓ３０に処理を移し、所定時間が経過していないと判定すると、Ｓ２０を再実行する。
【００３５】
続いて、制御部１８は、第２分周器１４の逓倍比を設定する（Ｓ３０）。ここでは、制御部１８は、逓倍比を１に設定する。
続いて、制御部１８は、切替器１７が、位相比較器１５から出力され、チャージポンプによって変換された位相差信号を出力するように切替器１７を制御する（Ｓ４０）。これにより、ＰＬＬ回路１は、所定時間を経過した後に、位相比較器１５から出力される位相差信号に基づいて電圧制御発振器１１の制御を行うことができる。
【００３６】
［第１実施形態の効果］
以上のとおり、第１実施形態に係るＰＬＬ回路１では、ミキサ１２が、発振信号と、所定周波数と異なる周波数のミキシング用の基準信号との差分を示す差分信号を出力し、第２分周器１４が、差分信号を所定の逓倍比で分周して分周信号を出力する。そして、切替器１７は、ＰＬＬ回路１が起動を開始してから所定時間が経過していない場合に、所定信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、所定信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、所定周波数に対応する制御電圧の範囲に含まれる制御電圧に対応する信号を出力し、所定時間が経過すると、位相比較器１５から出力された位相差信号に対応する信号を出力する。
【００３７】
このようにすることで、ＰＬＬ回路１は、起動開始してから所定時間が経過するまでに、予め定められた信号によって発振信号の周波数が所定周波数から所定範囲に収まるようにすることができる。その後、ＰＬＬ回路１は、位相差信号に基づく制御電圧の制御を行うことにより、発振信号の周波数を所定周波数に収束させることができる。これにより、ＰＬＬ回路１は、逓倍比を低くしつつ、誤動作を防止することができる。
【００３８】
＜第２実施形態＞
［ループフィルタ１９の後段に切替器１７を設ける］
続いて、第２実施形態について説明する。第２実施形態に係るＰＬＬ回路１では、切替器１７が、ループフィルタ１９の後段に設けられている点で第１実施形態と異なる。以下に、第２実施形態に係るＰＬＬ回路１について説明する。なお、第１実施形態と同様の構成については同一の符号を付し、詳細な説明を省略する。
【００３９】
図４は、第２実施形態に係るＰＬＬ回路１の構成を示す図である。
ループフィルタ１９は、チャージポンプ１６から出力された信号に含まれる所定の周波数成分を通過させることにより制御電圧を生成する。ループフィルタ１９は、生成した制御電圧を切替器１７に出力する。
【００４０】
切替器１７は、ループフィルタ１９と、電圧制御発振器１１との間に設けられている。切替器１７は、ＰＬＬ回路１が起動を開始してから所定時間を経過していない場合に、ミキシング用の基準信号の周波数よりも高い周波数領域に対応する制御電圧の範囲と、当該基準信号の周波数よりも低い周波数領域に対応する制御電圧の範囲とのうち、所定周波数に対応する制御電圧の範囲に含まれる所定電圧値の制御電圧を電圧制御発振器１１に出力する。また、切替器１７は、所定時間を経過すると、ループフィルタ１９から出力された制御電圧を電圧制御発振器１１に出力する。
【００４１】
［第２実施形態の効果］
以上のとおり、第２実施形態に係るＰＬＬ回路１では、切替器１７は、ループフィルタ１９の後段に設けられており、ＰＬＬ回路１が起動を開始してから所定時間を経過していない場合に、所定周波数に対応する制御電圧の範囲に含まれる電圧値の制御電圧を電圧制御発振器１１に出力し、所定時間を経過すると、ループフィルタ１９から出力された制御電圧を電圧制御発振器１１に出力する。このようにすることで、第２実施形態に係るＰＬＬ回路１は、第１実施形態に係るＰＬＬ回路１と同様に、逓倍比を低くしつつ誤動作を防止することができる。
【００４２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。また、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４３】
例えば、ＰＬＬ回路１は、第２分周器１４を備えることとしたが、これに限らない。ＰＬＬ回路１は、位相比較周波数と、発振信号の周波数との逓倍比を１とする場合には、第２分周器１４を備えないようにしてもよい。
【符号の説明】
【００４４】
１・・・ＰＬＬ回路、１１・・・電圧制御発振器、１２・・・ミキサ、１３・・・第１分周器、１４・・・第２分周器、１５・・・位相比較器、１６・・・チャージポンプ、１７・・・切替器、１８・・・制御部、１９・・・ループフィルタ
【図１】
2019036928.tif 000003
【図２】
2019036928.tif 000004
【図３】
2019036928.tif 000005
【図４】
2019036928.tif 000006
【図５】
2019036928.tif 000007
【図６】
2019036928.tif 000008