(57)【要約】【課題】ＳｉＮ膜からのオーミック電極の剥離を低減できる半導体装置の製造方法を提供する。【解決手段】この製造方法は、半導体層を基板上に成長する工程と、減圧ＣＶＤ法を用いて半導体層上にＳｉＮ膜を形成する工程と、ＳｉＮ膜に第１の開口を形成する工程と、第１の開口よりも大きい第２の開口を第１の開口上に有するレジストマスクをＳｉＮ膜上に形成する工程と、半導体層における第１の開口から露出した部分を反応性プラズマによりエッチングするとともに、ＳｉＮ膜の表面であって第２の開口から露出した領域を反応性プラズマに晒す工程と、半導体層の露出部分及びＳｉＮ膜の領域を覆うオーミック電極を形成する工程と、を含む。【選択図】図１
2019075452.tif 000002
【特許請求の範囲】
【請求項１】
半導体層を基板上に成長する工程と、
減圧ＣＶＤ法を用いて前記半導体層上にＳｉＮ膜を形成する工程と、
前記ＳｉＮ膜に第１の開口を形成する工程と、
前記第１の開口よりも大きい第２の開口を前記第１の開口上に有するレジストマスクを前記ＳｉＮ膜上に形成する工程と、
前記半導体層における前記第１の開口から露出した部分を反応性プラズマによりエッチングするとともに、前記ＳｉＮ膜の表面であって前記第２の開口から露出した領域を前記反応性プラズマに晒す工程と、
前記半導体層の露出部分及び前記ＳｉＮ膜の前記領域を覆うオーミック電極を形成する工程と、
を含む、半導体装置の製造方法。
【請求項２】
前記ＳｉＮ膜の厚さを１０ｎｍ〜１００ｎｍの範囲内とする、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の開口の縁を、前記第１の開口の縁に対して少なくとも０．５μｍ後退させる、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記オーミック電極を形成する工程は、Ｔａ層、Ｔｉ層、及びＮｉ層のうち少なくとも１つの層とＡｌ層とを含む金属積層構造体を形成する工程と、前記金属積層構造体を５００℃〜６００℃の範囲内の温度に昇温して合金化する工程と、を含む、請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記半導体層は、ＧａＮチャネル層、前記ＧａＮチャネル層上に設けられたバリア層、及び前記バリア層上に設けられたＧａＮキャップ層を含み、
前記半導体層をエッチングする工程において、エッチング深さを少なくとも前記ＧａＮキャップ層を除去する深さとする、請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記反応性プラズマはＣｌ2ガスもしくはＳｉＣｌ4ガスを含む、請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記ＳｉＮ膜を形成する工程において、成膜温度を７００℃〜８００℃の範囲内とし、成膜圧力を１０Ｐａ〜６０Ｐａの範囲内とし、原料ガスをジクロロシラン（ＳｉＨ2Ｃｌ2）及びアンモニア（ＮＨ3）とする、請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
特許文献１には、III族窒化物半導体デバイス及びその製造方法が記載されている。この製造方法では、シリコン窒化物を含みIII族窒化物半導体層を覆うパッシベーション層を、有機金属気相成長法（Metal Organic Chemical Vapor Deposition；ＭＯＣＶＤ）または減圧（LowPressure；ＬＰ）ＣＶＤ法を用いて、４５０℃より高い温度で形成する。その後、パッシベーション層を部分的に除去してリセスゲート領域を形成し、III族窒化物半導体層を露出させる。リセスゲート領域内にｐ型ＧａＮ層を形成し、ｐ型ＧａＮ層上にゲート電極を形成する。この文献には、パッシベーション層を５５０℃より高い温度（より好適には７００℃より高い温度）で形成することが記載されている。
【０００３】
特許文献２には、ヘテロ接合バイポーラトランジスタ及びその製造方法が記載されている。この製造方法では、ＳｉＮ膜を形成する前の基板表面を、塩素とアルゴンとの混合ガスによる電子サイクロトロン共鳴反応性エッチング（ＥＣＲ−ＲＩＥ）によりエッチングし、続いて塩酸系エッチング液によってウェットエッチングして、基板表面とＳｉＮ膜との密着性を向上させる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１２３０４７号公報
【特許文献２】特開２００１−０７７２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
オーミック電極を備える半導体装置を製造するための一つの方法として、半導体層の表面をＳｉＮ膜で覆い、ＳｉＮ膜に開口を形成して半導体層を部分的に露出させ、露出した半導体層上にオーミック電極を形成する方法がある。このような方法において、ＳｉＮ膜とオーミック電極との密着性が低下し、ＳｉＮ膜からオーミック電極が剥離してしまう問題がある。
【０００６】
本発明は、このような問題点に鑑みてなされたものであり、ＳｉＮ膜からのオーミック電極の剥離を低減できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、一実施形態に係る半導体装置の製造方法は、半導体層を基板上に成長する工程と、減圧ＣＶＤ法を用いて半導体層上にＳｉＮ膜を形成する工程と、ＳｉＮ膜に第１の開口を形成する工程と、第１の開口よりも大きい第２の開口を第１の開口上に有するレジストマスクをＳｉＮ膜上に形成する工程と、半導体層における第１の開口から露出した部分を反応性プラズマによりエッチングするとともに、ＳｉＮ膜の表面であって第２の開口から露出した領域を反応性プラズマに晒す工程と、半導体層の露出部分及びＳｉＮ膜の領域を覆うオーミック電極を形成する工程と、を含む。
【発明の効果】
【０００８】
本発明による半導体装置の製造方法によれば、ＳｉＮ膜からのオーミック電極の剥離を低減できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、一実施形態に係る製造方法によって製造される半導体装置の構造を示す断面図である。
【図２】図２の（ａ）〜（ｃ）は、半導体装置の製造方法の各工程を示す断面図である。
【図３】図３の（ａ），（ｂ）は、半導体装置の製造方法の各工程を示す断面図である。
【図４】図４の（ａ）〜（ｃ）は、半導体装置の製造方法の各工程を示す断面図である。
【図５】図５は、従来の課題を説明するための断面図である。
【発明を実施するための形態】
【００１０】
本発明の実施形態に係る半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１１】
図１は、本発明の一実施形態に係る製造方法によって製造される半導体装置１Ａの構造を示す断面図である。本実施形態の半導体装置１Ａは電界効果トランジスタであり、一例では高電子移動度トランジスタ（ＨＥＭＴ）である。この半導体装置１Ａは、窒化物半導体を主構成材料とする。すなわち、半導体装置１Ａは、基板１１、複数の窒化物半導体層を含む積層構造１５、第１のＳｉＮ膜２１、第２のＳｉＮ膜２２、第３のＳｉＮ膜２３、ソース電極３１、ドレイン電極３２、及びゲート電極３３を備える。
【００１２】
基板１１は、例えば平坦な（０００１）主面を有する炭化シリコン（ＳｉＣ）基板である。基板１１は、積層構造１５をエピタキシャル成長可能なものであればＳｉＣ基板に限られない。積層構造１５は、基板１１上に成長したIII族窒化物半導体層であり、その積層方向は例えば［０００１］方向である。積層構造１５は、基板１１側から順に形成されるチャネル層１２、バリア層（電子供給層）１３、およびキャップ層１４を含む。チャネル層１２は、厚さが例えば１０００ｎｍのアンドープＧａＮ層である。バリア層１３は、厚さが例えば２０ｎｍのｎ型ＡｌＧａＮ層若しくはｎ型ＩｎＡｌＮ層である。キャップ層１４は、厚さが例えば５ｎｍのｎ型ＧａＮ層である。チャネル層１２とバリア層１３との界面に２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）が生じることにより、チャネル層１２内にチャネル領域が形成される。
【００１３】
第１のＳｉＮ膜２１は、積層構造１５上に形成されたパッシベーション膜であり、積層構造１５の表面（本実施形態ではキャップ層１４の表面）を覆う。ＳｉＮ膜２１は、積層構造１５の表面（キャップ層１４の表面）に密着している。ＳｉＮ膜２１は、積層構造１５を露出させるソース開口２１ａ及びドレイン開口２１ｂを有する。ソース開口２１ａ及びドレイン開口２１ｂは、本実施形態における第１の開口である。ソース開口２１ａ及びドレイン開口２１ｂでは、キャップ層１４と、バリア層１３の一部とがエッチングにより除去され、バリア層１３がＳｉＮ膜２１から露出している。ソース電極３１は、ソース開口２１ａ内の積層構造１５の表面（バリア層１３の表面）上から、ＳｉＮ膜２１の表面であってソース開口２１ａの周囲に位置する領域２１ｃ上にわたって形成されている。ドレイン電極３２は、ドレイン開口２１ｂ内の積層構造１５の表面（バリア層１３の表面）上から、ＳｉＮ膜２１の表面であってドレイン開口２１ｂの周囲に位置する領域２１ｄ上にわたって形成されている。言い換えると、ソース電極３１は、ソース開口２１ａ内の積層構造１５の表面、及びソース開口２１ａの周囲のＳｉＮ膜２１を覆っており、ドレイン電極３２は、ドレイン開口２１ｂ内の積層構造１５の表面、及びドレイン開口２１ｂの周囲のＳｉＮ膜２１を覆っている。従って、ソース電極３１及びドレイン電極３２はＴ字状の断面形状を有する。
【００１４】
ソース開口２１ａの周囲に位置するＳｉＮ膜２１の領域２１ｃ（すなわちＳｉＮ膜２１とソース電極３１との界面）、及び、ドレイン開口２１ｂの周囲に位置するＳｉＮ膜２１の領域２１ｄ（すなわちＳｉＮ膜２１とドレイン電極３２との界面）は、ＳｉＮ膜２１の他の表面と比較して粗くなっている。領域２１ｃ及び領域２１ｄの粗面は、後述する製造方法において述べるように、反応性プラズマに晒されることにより形成されたものである。
【００１５】
第２のＳｉＮ膜２２は、第１のＳｉＮ膜２１上からソース電極３１上及びドレイン電極３２上にわたって設けられている。言い換えると、ＳｉＮ膜２２は、ＳｉＮ膜２１においてソース電極３１上及びドレイン電極３２から露出した部分、ソース電極３１、及びドレイン電極３２を覆っている。ＳｉＮ膜２２は、ＳｉＮ膜２１、ソース電極３１、及びドレイン電極３２と接する。
【００１６】
ＳｉＮ膜２１，２２は、ゲート開口２４を有する。ゲート開口２４は、ソース開口２１ａとドレイン開口２１ｂとの間に形成され、ＳｉＮ膜２１，２２を貫通している。ゲート開口２４では、積層構造１５の表面（キャップ層１４の表面）がＳｉＮ膜２１，２２から露出している。ゲート電極３３は、ゲート開口２４内の積層構造１５の表面（キャップ層１４の表面）上から、ＳｉＮ膜２２の表面であってゲート開口２４の周囲に位置する領域上にわたって形成されている。言い換えると、ゲート電極３３は、ゲート開口２４内の積層構造１５の表面、及びゲート開口２４の周囲のＳｉＮ膜２２を覆っている。従って、ゲート電極３３はＴ字状の断面形状を有する。
【００１７】
ＳｉＮ膜２１の厚さは、例えば１０ｎｍ〜１００ｎｍであり、一実施例では２０ｎｍである。ＳｉＮ膜２１の厚さが少なくとも１０ｎｍであることにより、ゲート電極３３の庇部分（ＳｉＮ膜２１上の部分）と積層構造１５とが近づき過ぎることを防ぎ、ゲート−ソース容量Ｃｇｓを抑制できる。これにより、高周波特性の劣化を抑制できる。また、ＳｉＮ膜２１の厚さが１００ｎｍよりも小さいことにより、ゲート電極３３の庇部分（ＳｉＮ膜２１上の部分）と積層構造１５とが離れ過ぎることを防ぎ、ゲート電極３３の庇部分による電界緩和効果を効果的に得ることができる。これにより、ゲートリーク電流を抑制できる。ＳｉＮ膜２２の厚さは、例えば４０ｎｍである。なお、必要に応じてＳｉＮ膜２２は省略可能である。
【００１８】
ソース電極３１及びドレイン電極３２は、オーミック電極である。ソース電極３１は、ソース開口２１ａを介して積層構造１５（バリア層１３）とオーミック接触を成す。ドレイン電極３２は、ドレイン開口２１ｂを介して積層構造１５（バリア層１３）とオーミック接触を成す。ソース電極３１及びドレイン電極３２の厚さは、例えば３００ｎｍである。ソース電極３１及びドレイン電極３２は、Ｔａ層、Ｔｉ層、及びＮｉ層のうち少なくとも１つの層と、Ａｌ層との積層構造が合金化（アロイ）されて成る。例えば、ソース電極３１及びドレイン電極３２は、Ｔａ／Ａｌ／Ｔａ、Ｔｉ／Ａｌ／Ｔｉ／Ａｕ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕのうちいずれかの積層構造が合金化されて成る。ゲート電極３３は、ショットキ電極である。ゲート電極３３は、ゲート開口２４を介して積層構造１５（キャップ層１４）とショットキ接触を成す。ゲート電極３３は、積層構造１５側からＮｉ膜およびＡｕ膜を有する。Ｎｉ膜はショットキ接触膜である。
【００１９】
第３のＳｉＮ膜２３は、第２のＳｉＮ膜２２上からゲート電極３３上にわたって設けられている。言い換えると、ＳｉＮ膜２３は、ＳｉＮ膜２２においてゲート電極３３から露出した部分、及びゲート電極３３を覆っている。ＳｉＮ膜２３は、ＳｉＮ膜２２及びゲート電極３３と接する。
【００２０】
以上の構成を備える半導体装置１Ａの製造方法について説明する。図２の（ａ）〜（ｃ）、図３の（ａ），（ｂ）、及び図４の（ａ）〜（ｃ）は、半導体装置１Ａの製造方法の各工程を示す断面図である。
【００２１】
まず、ＭＯＣＶＤ法を用いて、図２の（ａ）に示されるように、窒化物半導体層である積層構造１５を基板１１上に成長する。具体的には、基板１１上にチャネル層１２をエピタキシャル成長させ、続いてチャネル層１２上にバリア層１３をエピタキシャル成長させ、続いてバリア層１３上にキャップ層１４をエピタキシャル成長させる。このとき、ＧａＮの原料としては例えばトリメチルガリウム（ＴＭＧ）及びアンモニア（ＮＨ3）を用いる。ＡｌＧａＮの原料としては例えばトリメチルアルミニウム（ＴＭＡ）、ＴＭＧ及びＮＨ3を用いる。ＩｎＡｌＮの原料としては例えばトリメチルインジウム（ＴＭＩ）、ＴＭＧ及びＮＨ3を用いる。ｎ型のドーパントはＳｉであり、その原料としては例えばシラン（ＳｉＨ4）を用いる。
【００２２】
次に、図２の（ｂ）に示されるように、積層構造１５の表面に接するＳｉＮ膜２１を、減圧ＣＶＤ法を用いて形成する。成膜温度は７００℃〜８００℃の範囲内であり、一実施例では８００℃である。成膜圧力は１０Ｐａ〜６０Ｐａの範囲内である。また、原料ガスとして、アンモニア（ＮＨ3）及びジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。前述したように、ＳｉＮ膜２１の厚さは１０ｎｍ〜１００ｎｍの範囲内である。
【００２３】
続いて、ＳｉＮ膜２１に、ソース開口２１ａ及びドレイン開口２１ｂを形成する。具体的には、図２の（ｂ）に示されるように、ＳｉＮ膜２１上にフォトレジストを塗布し、フォトリソグラフィ技術により該フォトレジストに一対の開口パターンＲ１ａ（図には１つのみ代表して図示）を形成することにより、レジストマスクＲ１を形成する。そして、一対の開口パターンＲ１ａから露出したＳｉＮ膜２１の各部分をエッチングすることにより、ＳｉＮ膜２１の該露出部分を除去する。このエッチングは、例えばフッ素（Ｆ）原子を含む反応性ガスを用いた反応性イオンエッチング（ＲＩＥ）である。こうして、ＳｉＮ膜２１にソース開口２１ａ及びドレイン開口２１ｂが形成され、積層構造１５の表面（キャップ層１４）が露出する。なお、ソース開口２１ａの幅Ｗ１とドレイン開口２１ｂの幅Ｗ１とは互いに等しくてもよく、異なってもよい。
【００２４】
続いて、レジストマスクＲ１を除去したのち、図３の（ａ）に示されるように、レジストマスクＲ２をＳｉＮ膜２１上に形成する。レジストマスクＲ２は、一対の開口パターンＲ２ａ（第２の開口）を有する（図には１つのみ代表して図示）。一対の開口パターンＲ２ａそれぞれは、庇状の側壁を有し、ソース開口２１ａ及びドレイン開口２１ｂそれぞれの上に形成される。レジストマスクＲ２の具体的な形成方法は次のとおりである。まず、ＳｉＮ膜２１上に第１のフォトレジストＲ２１を塗布し、その上に、別の第２のフォトレジストＲ２２を塗布する。次に、フォトリソグラフィ技術により、それぞれのフォトレジストＲ２１，Ｒ２２に開口パターンＲ２１ａ，Ｒ２２ａを形成する。フォトレジストＲ２１，Ｒ２２の感光度の違いにより、開口パターンＲ２１ａの幅Ｗ２は開口パターンＲ２２ａの幅Ｗ３よりも広くなる。こうして、庇状の側壁を有する開口パターンＲ２ａが形成される。
【００２５】
この工程では、開口パターンＲ２ａをソース開口２１ａ及びドレイン開口２１ｂよりも大きく形成する。具体的には、ソース開口２１ａ上の開口パターンＲ２ａの幅（すなわち開口パターンＲ２２ａの幅）Ｗ３を、ソース開口２１ａの幅Ｗ１よりも広く形成する。同様に、ドレイン開口２１ｂ上の開口パターンＲ２ａの幅Ｗ３を、ドレイン開口２１ｂの幅Ｗ１よりも広く形成する。例えば、開口パターンＲ２ａの両側の縁を、ソース開口２１ａ（ドレイン開口２１ｂ）の両側の縁に対して少なくとも０．５μｍ後退させる（図中の寸法Ｌ）。これにより、積層構造１５の積層方向から見て、ＳｉＮ膜２１の表面のうちソース開口２１ａの周囲の領域２１ｃ、及びドレイン開口２１ｂの周囲の領域２１ｄが、開口パターンＲ２２ａの縁から０．５μｍ程度露出する。
【００２６】
続いて、図３の（ｂ）に示されるように、積層構造１５におけるソース開口２１ａから露出した部分およびドレイン開口２１ｂから露出した部分を、反応性プラズマＰによりエッチングする。このエッチングは、例えば塩素（Ｃｌ）を含む反応性ガスを用いたＲＩＥである。反応性プラズマＰは例えば塩素プラズマであり、Ｃｌ2ガスもしくはＳｉＣｌ4ガスを含む。このときのエッチング深さは、キャップ層１４を除去し、バリア層１３の一部を除去する深さ（例えば１０ｎｍ）である。このエッチングにより、積層構造１５にソース電極３１及びドレイン電極３２のための一対の凹部（リセス）１５ａが形成される。ソース電極３１及びドレイン電極３２がこのリセス１５ａを介してバリア層１３と接触することにより、コンタクト抵抗が低減される。
【００２７】
また、この工程では、積層構造１５のエッチングと併せて、ＳｉＮ膜２１の表面であって開口パターンＲ２ａから露出した領域（領域２１ｃ，２１ｄ）を反応性プラズマＰに晒す。これにより、ＳｉＮ膜２１の領域２１ｃ，２１ｄが他の表面と比較して粗面化する。塩素プラズマに対するＳｉＮとＧａＮとのエッチング選択比は十分であり、ＳｉＮよりもＧａＮの方が多くエッチングされる。従って、積層構造１５にリセスが形成される間、ＳｉＮ膜２１の表面が粗面化する程度にエッチングされる。なお、ＳｉＮ膜２１表面のエッチング量は０．３ｎｍ程度である。
【００２８】
続いて、図４の（ａ）に示されるように、ＳｉＮ膜２１のソース開口２１ａを介してバリア層１３に接触するソース電極３１、およびＳｉＮ膜２１のドレイン開口２１ｂを介してバリア層１３に接触するドレイン電極３２を形成する。まず、ソース電極３１及びドレイン電極３２の原料となる複数の金属を順に蒸着することにより、Ｔａ層、Ｔｉ層、及びＮｉ層のうち少なくとも１つの層とＡｌ層とを含む金属積層構造体を形成する。この金属積層構造体は、積層構造１５の露出部分であるリセス１５ａ内のバリア層１３、及びＳｉＮ膜２１の領域２１ｃ，２１ｄを覆う。このとき、フォトレジストＲ２２上には原料の金属３４が堆積する。蒸着法としては、ＥＢ蒸着法、抵抗加熱蒸着法、スパッタ法など種々の方法を用いることができる。
【００２９】
続いて、図４の（ｂ）に示されるように、レジストマスクＲ２（フォトレジストＲ２１，Ｒ２２）を除去することにより、フォトレジストＲ２２上の金属３４を除去する（リフトオフ）。その後、金属積層構造体を例えば５００℃〜６００℃の範囲内の温度に昇温して金属積層構造体の合金化（アロイ）を行う。これにより、オーミック電極であるソース電極３１及びドレイン電極３２が形成される。
【００３０】
続いて、図４の（ｃ）に示されるように、基板１１上の全面に、ＳｉＮ膜２２を形成する。このＳｉＮ膜２２は、ソース電極３１、ドレイン電極３２、並びに、ソース電極３１及びドレイン電極３２から露出したＳｉＮ膜２１を覆う。ＳｉＮ膜２２の成膜方法には、ＳｉＮ膜２１とは異なり、プラズマＣＶＤ法を用いることができる。そして、通常のフォトリソグラフィ技術若しくは電子露光技術を用いて、ＳｉＮ膜２１，２２にゲート開口２４を形成する。リフトオフ技術を用いて、ゲート開口２４を埋め込むとともにゲート開口２４の周囲を覆うゲート電極３３を形成する。その後、ゲート電極３３上、及びゲート電極３３から露出したＳｉＮ膜２２上に、ＳｉＮ膜２３を形成する。ＳｉＮ膜２３の成膜方法には、ＳｉＮ膜２２と同様に、プラズマＣＶＤ法を用いることができる。以上の工程を経て、本実施形態の半導体装置１Ａが作製される。
【００３１】
以上に説明した本実施形態の半導体装置１Ａの製造方法によって得られる効果について、従来の課題と共に説明する。ソース電極３１及びドレイン電極３２といったオーミック電極とＳｉＮ膜２１とが接触すると、例えばオーミック電極を合金化するためのアロイ（熱処理）などの際に、ＳｉＮ膜２１のＳｉとオーミック電極の金属原子（例えばＡｌ）とが反応し、金属シリサイドが発生することがある。金属シリサイドの発生を抑制するためには、ＳｉＮ膜２１を減圧ＣＶＤ法により高温（例えば７００℃以上）で成膜するとよい。減圧ＣＶＤ法は、成膜圧力を下げる代わりに成膜温度を高くすることにより、良質の膜を形成する方法である。このように形成されたＳｉＮ膜２１は緻密であり、オーミック電極のアニール時の高温下においてもシリサイド反応が生じにくくなる。しかしながら、ＳｉＮ膜が緻密になると、ＳｉＮ膜とオーミック電極との密着性は低下する。故に、図５のＡ部分に示されるように、ＳｉＮ膜２１からのオーミック電極の剥離が生じ易くなってしまう。
【００３２】
このような問題に対し、本実施形態の半導体装置１Ａの製造方法では、ＳｉＮ膜２１のソース開口２１ａ及びドレイン開口２１ｂよりも大きい開口パターンＲ２ａをレジストマスクＲ２に形成する。そして、積層構造１５を反応性プラズマによりエッチングする際、ＳｉＮ膜２１の表面であって開口パターンＲ２ａから露出した領域２１ｃ，２１ｄを反応性プラズマに晒す。これにより形成される領域２１ｃ，２１ｄの粗面は、その上に形成されるオーミック電極（ソース電極３１及びドレイン電極３２）に対してアンカー効果をもたらす。すなわち、ソース電極３１が領域２１ｃに対して強固に貼り付き、ドレイン電極３２が領域２１ｄに対して強固に貼り付く。このように、本実施形態によれば、オーミック電極とＳｉＮ膜２１との密着性が向上するので、例えばオーミック電極のアニール時などにおける、ＳｉＮ膜２１からのオーミック電極の剥離を低減できる。
【００３３】
なお、通常の半導体装置では、積層構造１５を反応性プラズマによりエッチングする際、エッチングマスクとして図２の（ｃ）に示されたレジストマスクＲ１を用いる。従って、積層構造１５をエッチングする際、ＳｉＮ膜２１はレジストマスクＲ１によって覆われており、反応性プラズマに晒されない。
【００３４】
また、前述したように、レジストマスクＲ２の開口パターンＲ２ａの縁を、ソース開口２１ａ及びドレイン開口２１ｂの縁に対して少なくとも０．５μｍ後退させてもよい。これにより、ＳｉＮ膜２１の表面における粗面化領域を十分に広くして、オーミック電極とＳｉＮ膜２１との密着性を更に高めることができる。
【００３５】
また、前述したように、オーミック電極を形成する工程は、Ｔａ層、Ｔｉ層、及びＮｉ層のうち少なくとも１つの層とＡｌ層とを含む金属積層構造体を形成する工程と、金属積層構造体を５００℃〜６００℃の範囲内の温度に昇温して合金化する工程と、を含んでもよい。この場合、オーミック電極とＳｉＮ膜２１との接触部分を高温に晒すことになるが、本実施形態の製造方法によれば、ＳｉＮ膜２１からのオーミック電極の剥離を効果的に低減できる。
【００３６】
また、前述したように、積層構造１５をエッチングする工程において、エッチング深さを少なくともキャップ層１４を除去する深さとしてもよい。これにより、オーミック電極（ソース電極３１及びドレイン電極３２）とバリア層１３とを接触させて、コンタクト抵抗を低減できる。
【００３７】
また、前述したように、反応性プラズマＰはＣｌ2ガスもしくはＳｉＣｌ4ガスを含んでもよい。これにより、ＳｉＮ膜２１及び積層構造１５に対するエッチング選択性を十分に確保し、積層構造１５にリセス１５ａを形成する一方で、ＳｉＮ膜２１の領域２１ｃ，２１ｄの粗面化を好適に行うことができる。
【００３８】
また、前述したように、ＳｉＮ膜２１を形成する工程において、成膜温度を７００℃〜８００℃の範囲内とし、成膜圧力を１０Ｐａ〜６０Ｐａの範囲内とし、原料ガスをジクロロシラン（ＳｉＨ2Ｃｌ2）及びアンモニア（ＮＨ3）としてもよい。これにより、緻密な良質のＳｉＮ膜２１を形成し、オーミック電極との間に生じる金属シリサイドを低減できる。
【００３９】
本発明による半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では半導体装置としてＨＥＭＴを例示したが、本発明による製造方法は、ＨＥＭＴに限らず、オーミック電極及びＳｉＮ膜を備える様々な半導体装置に適用可能である。また、上記実施形態では、半導体層のリセスエッチングを行う際のレジストマスクと、電極形成時のリフトオフのために用いるレジストマスクとを共通としているが、これらのレジストマスクは個別に形成されてもよい。
【符号の説明】
【００４０】
１Ａ…半導体装置、１１…基板、１２…チャネル層、１３…バリア層（電子供給層）、１４…キャップ層、１５…積層構造、１５ａ…凹部（リセス）、２１…第１のＳｉＮ膜、２１ａ…ソース開口、２１ｂ…ドレイン開口、２１ｃ，２１ｄ…領域、２２…第２のＳｉＮ膜、２３…第３のＳｉＮ膜、２４…ゲート開口、３１…ソース電極、３２…ドレイン電極、３３…ゲート電極、３４…金属、Ｐ…反応性プラズマ、Ｒ１，Ｒ２…レジストマスク、Ｒ１ａ，Ｒ２ａ…開口パターン、Ｒ２１，Ｒ２２…フォトレジスト、Ｒ２１ａ，Ｒ２２ａ…開口パターン。
【図１】
2019075452.tif 000003
【図２】
2019075452.tif 000004
【図３】
2019075452.tif 000005
【図４】
2019075452.tif 000006
【図５】
2019075452.tif 000007