(57)【要約】【課題】空隙内への異物の侵入を抑制すること。【解決手段】主面に、第１領域と、平面視において前記第１領域を囲む第２領域と、を有し、前記第１領域と前記第２領域との間に段差５４が設けられ、前記第１領域における厚さは前記第２領域における厚さより大きい基板１０と、前記第１領域上に空隙を挟み対向するようにバンプを用い実装されたデバイスチップ１１と、前記デバイスチップを囲むように設けられ、前記第２領域と接合し、前記第１領域とは接合しない封止部３０と、を具備する電子部品。【選択図】図１
2019036784.tif 000002
【特許請求の範囲】
【請求項１】
主面に、第１領域と、平面視において前記第１領域を囲む第２領域と、を有し、前記第１領域と前記第２領域との間に段差が設けられ、前記第１領域における厚さは前記第２領域における厚さより大きい基板と、
前記第１領域上に空隙を挟み対向するようにバンプを用い実装されたデバイスチップと、
前記デバイスチップを囲むように設けられ、前記第２領域と接合し、前記第１領域とは接合しない封止部と、
を具備する電子部品。
【請求項２】
前記段差の側面に設けられた金属膜を具備し、
前記封止部は半田からなり前記金属膜と接合する請求項１記載の電子部品。
【請求項３】
前記段差の側面および前記第２領域上に設けられた金属膜を具備し、
前記封止部は半田からなり前記金属膜と接合する請求項１記載の電子部品。
【請求項４】
前記デバイスチップ上および前記封止部上に設けられたリッドを具備する請求項１から３のいずれか一項記載の電子部品。
【請求項５】
前記デバイスチップは前記第１領域と空隙を挟み対向する機能素子を備える請求項１から４のいずれか一項記載の電子部品。
【請求項６】
前記機能素子は弾性波素子である請求項５記載の電子部品。
【請求項７】
主面に、第１領域と、平面視において前記第１領域を囲む第２領域と、を有し、前記第１領域と前記第２領域との間に段差が設けられ、前記第１領域における厚さは前記第２領域における厚さより大きい基板の、前記第１領域上に空隙を挟み対向するようにバンプを用いデバイスチップを実装する工程と、
前記デバイスチップを囲み、前記第２領域と接合し、前記第１領域とは接合しないように封止部を形成する工程と、
を含む電子部品の製造方法。
【請求項８】
前記基板は、前記段差の側面および前記第２領域上に設けられた金属膜を有し、
前記封止部は半田からなり、
前記封止部を形成する工程は、前記封止部が前記金属膜と接合するように前記封止部を形成する工程を含む請求項７記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品およびその製造方法に関し、デバイスチップが空隙を挟み基板と対向する電子部品およびその製造方法に関する。
【背景技術】
【０００２】
デバイスチップのパッケージング方法として、基板上にデバイスチップをフリップチップ実装し、デバイスチップを囲むように封止部を設ける方法が知られている（例えば、特許文献１から３）。機能素子が設けられたデバイスチップの下面は基板の上面と空隙を挟み対向している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２０３１４９号公報
【特許文献２】特開２０１０−１４７３４８号公報
【特許文献３】特開２０１６−２０１７８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、封止部の材料が基板とデバイスチップとの間の空隙に侵入することがある。封止部の材料の侵入を抑制しようとすると、封止部とデバイスチップとの間隔を広げることになり電子部品が大型化してしまう。
【０００５】
本発明は、上記課題に鑑みなされたものであり、空隙内への異物の侵入を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、主面に、第１領域と、平面視において前記第１領域を囲む第２領域と、を有し、前記第１領域と前記第２領域との間に段差が設けられ、前記第１領域における厚さは前記第２領域における厚さより大きい基板と、前記第１領域上に空隙を挟み対向するようにバンプを用い実装されたデバイスチップと、前記デバイスチップを囲むように設けられ、前記第２領域と接合し、前記第１領域とは接合しない封止部と、を具備する電子部品である。
【０００７】
上記構成において、前記段差の側面に設けられた金属膜を具備し、前記封止部は半田からなり前記金属膜と接合する構成とすることができる。
【０００８】
上記構成において、前記段差の側面および前記第２領域上に設けられた金属膜を具備し、前記封止部は半田からなり前記金属膜と接合する構成とすることができる。
【０００９】
上記構成において、前記デバイスチップ上および前記封止部上に設けられたリッドを具備する構成とすることができる。
【００１０】
上記構成において、前記デバイスチップは前記第１領域と空隙を挟み対向する機能素子を備える構成とすることができる。
【００１１】
上記構成において、前記機能素子は弾性波素子である構成とすることができる。
【００１２】
本発明は、主面に、第１領域と、平面視において前記第１領域を囲む第２領域と、を有し、前記第１領域と前記第２領域との間に段差が設けられ、前記第１領域における厚さは前記第２領域における厚さより大きい基板の、前記第１領域上に空隙を挟み対向するようにバンプを用いデバイスチップを実装する工程と、前記デバイスチップを囲み、前記第２領域と接合し、前記第１領域とは接合しないように封止部を形成する工程と、を含む電子部品の製造方法である。
【００１３】
上記構成において、前記基板は、前記段差の側面および前記第２領域上に設けられた金属膜を有し、前記封止部は半田からなり、前記封止部を形成する工程は、前記封止部が前記金属膜と接合するように前記封止部を形成する工程を含む構成とすることができる。
【発明の効果】
【００１４】
本発明によれば、空隙内への異物の侵入を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、基板の平面図である。
【図２】図２（ａ）は、実施例１における機能素子の一例を示す平面図、図２（ｂ）は、機能素子の別の例を示す断面図である。
【図３】図３（ａ）から図３（ｄ）は、実施例１に係る電子部品の製造方法を示す断面図（その１）である。
【図４】図４（ａ）から図４（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図（その２）である。
【図５】図５は、比較例１に係る電子部品の断面図である。
【図６】図６（ａ）および図６（ｂ）は、それぞれ比較例１および実施例１の断面の拡大図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照し本発明の実施例について説明する。
【実施例１】
【００１７】
図１（ａ）は、実施例１に係る電子部品の断面図、図１（ｂ）は、基板２０の平面図である。図１（ａ）に示すように、基板２０上にデバイスチップ１１がフリップチップ実装されている。基板２０は積層された絶縁層２０ａおよび２０ｂを有している。絶縁層２０ａおよび２０ｂは、例えばセラミックス層または樹脂層である。絶縁層２０ａおよび２０ｂの上面にそれぞれ配線２２ｃおよび２４が設けられている。絶縁層２０ａの下面に端子２６が設けられている。端子２６は機能素子１２を外部に接続するためのフッドパッドである。絶縁層２０ａおよび２０ｂを貫通するビア配線２２ａおよび２２ｂが設けられている。ビア配線２２ａ、２２ｂおよび配線２２ｃは内部配線２２を形成する。内部配線２２は配線２４と端子２６とを電気的に接続する。ビア配線２２ａ、２２ｂ、配線２２ｃ、２４および端子２６は、例えば銅層、金層、アルミニウム層および／またはニッケル層等の金属層である。
【００１８】
基板２０の上面は領域５０および５２を有している。図１（ｂ）のように、領域５０は基板２０の中央領域である。領域５２は領域５０を囲むように環状に設けられている。領域５０と５２との間には段差５４が形成されている。領域５０における基板２０の厚さは領域５２における基板２０の厚さより大きい。領域５２および段差５４の側面には金属膜２８が設けられている。金属膜２８は、例えば金膜および／またはニッケル膜である。
【００１９】
図１（ａ）のように、基板１０の下面に機能素子１２および配線１４が設けられている。デバイスチップ１１は、基板１０、機能素子１２および配線１４を含む。配線１４は例えば銅層、アルミニウム層または金層等の金属層である。基板１０はバンプ３６を介し基板２０上面の領域５０にフリップチップ実装（フェースダウン実装）されている。バンプ３６は、例えば金バンプ、半田バンプまたは銅バンプである。バンプ３６は、配線１４および２４と接合する。機能素子１２は空隙３８を介し基板２０の上面に対向する。
【００２０】
デバイスチップ１１を囲むように封止部３０が設けられている。封止部３０は、例えば半田等の金属または樹脂である。封止部３０は基板２０上面の領域５２および段差５４に形成された金属膜２８に接合する。封止部３０およびデバイスチップ１１の上面にリッド３２が設けられている。リッド３２は、例えばコバール板等の金属板または絶縁板である。リッド３２および封止部３０を覆うように保護膜３４が設けられている。保護膜３４は例えばニッケル膜等の金属膜または絶縁膜である。デバイスチップ１１上に封止部３０が設けられていてもよい。リッド３２は設けられていなくてもよい。
【００２１】
端子２６は、内部配線２２、配線２４、バンプ３６、配線１４を介し機能素子１２に電気的に接続されている。金属膜２８は、内部配線２２を介し端子２６のうちグランド端子に電気的に接続されている。これにより、封止部３０は接地される。
【００２２】
図２（ａ）は、実施例１における機能素子の一例を示す平面図、図２（ｂ）は、機能素子の別の例を示す断面図である。図２（ａ）および図２（ｂ）は、それぞれ機能素子１２が弾性表面波共振器および圧電薄膜共振器の例である。
【００２３】
図２（ａ）に示すように、基板１０上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が基板１０に弾性表面波を励振する。基板１０は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板等の圧電基板である。ＩＤＴ４０および反射器４２は例えばアルミニウム膜または銅膜により形成される。基板２０は、サファイア基板、アルミナ基板、スピネル基板、水晶基板またはシリコン基板等の支持基板に接合されていてもよい。ＩＤＴ４０および反射器４２を覆う保護膜または温度補償膜が設けられていてもよい。この場合、保護膜または温度補償膜を含め機能素子１２として機能する。
【００２４】
図２（ｂ）に示すように、基板１０上に圧電膜４６が設けられている。圧電膜４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板１０との間に空隙４５が形成されている。下部電極４４および上部電極４８は圧電膜４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電膜４６は例えば窒化アルミニウム膜である。基板１０は例えばシリコン基板もしくは砒化ガリウム等の半導体基板、またはサファイア基板、アルミナ基板、スピネル基板またはガラス基板等の絶縁基板である。図２（ａ）および図２（ｂ）のように、機能素子１２は弾性波を励振する電極を含む。このため、弾性波の振動を制限しないように、機能素子１２は空隙３８に覆われている。
【００２５】
［実施例１の製造方法］
図３（ａ）から図４（ｃ）は、実施例１に係る電子部品の製造方法を示す断面図である。図３（ａ）に示すように、内部配線２２、配線２４および端子２６が設けられた基板２０を準備する。
【００２６】
図３（ｂ）に示すように、基板２０の上面にデバイスチップ１１が実装される領域５０を囲むように、溝６０を形成する。溝６０の底面が領域５２となる。溝６０の形成は、例えばダイシングブレードを用いハーフダイシングにより行う。溝６０の深さは絶縁層２０ｂの厚さより大きくてもよいし、小さくてもよい。溝６０はエッチング法を用い形成してもよい。
【００２７】
図３（ｃ）に示すように、溝６０の底面および側面に金属膜２８を形成する。金属膜２８は、基板２０側から例えば金膜、ニッケル膜および金膜である。金属膜２８は例えばめっき法を用い形成する。金属膜２８をめっき法で形成する場合、シード層を形成した後、めっき層を形成してもよい。金属膜２８の最上面は半田との濡れ性のよい金膜等であることが好ましい。金膜と内部配線２２との間には相互拡散を抑制するためのニッケル膜等のバリア層を設けることが好ましい。
【００２８】
図３（ｄ）に示すように、バンプ３６を用い基板２０上にデバイスチップ１１をフリップチップ実装する。基板２０上面の領域５０とデバイスチップ１１の機能素子１２との間に空隙３８が形成される。
【００２９】
図４（ａ）に示すように、デバイスチップ１１の上方に、下面に半田３１が設けられたリッド３２を配置する。半田３１は例えばＳｎＡｇ半田である。半田３１を半田３１の融点以上に加熱する。矢印５８のように、リッド３２の上面をデバイスチップ１１に押圧する。
【００３０】
図４（ｂ）に示すように、半田３１が溶融し溝６０内面の金属膜２８に接合する。基板２０上面の領域５０には金属膜２８が設けられていない。このため、領域５０は半田３１の濡れ性が悪い。よって、半田３１は領域５０には接合しない。半田３１により封止部３０が形成される。
【００３１】
図４（ｃ）に示すように、切断領域６２のようにリッド３２、封止部３０および基板２０を例えばダイシング法を用い切断する。その後、リッド３２および封止部３０を覆うように保護膜３４を形成する。保護膜３４は例えばめっき法を用い形成する。以上により図１（ａ）の電子部品が完成する。
【００３２】
［比較例１］
図５は、比較例１に係る電子部品の断面図である。図５に示すように、比較例１では、基板２０の上面は平坦であり段差５４が設けられていない。金属膜２８は配線２４と同じ高さの基板２０上面に形成されている。その他の構成は実施例１と同じであり説明を省略する。
【００３３】
図６（ａ）および図６（ｂ）は、それぞれ比較例１および実施例１の断面の拡大図である。図６（ａ）に示すように、比較例１では、金属膜２８は、基板２０上面に平坦に設けられている。封止部３０の側面と基板２０の上面とがなす角度はθ１である。角度θ１は、図４（ａ）および図４（ｂ）において、金属膜２８の表面における溶融した封止部３０の表面張力に依存する。例えば封止部３０がＳｎＡｇ半田であり、金属膜２８の最上面が金膜の場合、角度θ１は３０°から６０°である。角度θ１が小さいと封止部３０の側面と基板２０上面との間隔が狭くなる。このため、封止部３０の材料（例えば半田）が異物として空隙３８内に侵入しやすくなる。また、電子部品を実装するときのリフロー等において封止部３０の材料が空隙３８内に侵入しやすくなる。デバイスチップ１１と基板２０との間に異物が侵入しないようにしようとすると、デバイスチップ１１と金属膜２８との距離Ｌ１を大きくすることになる。これにより、電子部品が大型化する。
【００３４】
図６（ｂ）に示すように、実施例１では、金属膜２８が段差５４の側面に設けられている。例えば、領域５２と段差５４の側面とのなす角度θ３が９０°とすると、封止部３０の表面張力からは封止部３０の側面は破線６４のように設けられるはずである。しかしながら、封止部３０には内向きに応力が加わるため、封止部３０の側面は基板２０の上面に対し垂直に近くなる。一例として、基板２０の上面とがなす角度θ２は４０°から７０°となる。このように、角度θ２は比較例１の角度θ１より大きくなる。このため、封止部３０の材料は空隙３８内に侵入し難くなる。これにより、デバイスチップ１１と金属膜２８との距離Ｌ２を小さくでき、電子部品を小型化できる。
【００３５】
基板２０が多層基板の場合、絶縁層２０ｂの厚さは例えば５０μｍから７０μｍである。溝６０をハーフダイシングで形成する場合、溝６０の深さＤ１は最も上の絶縁層２０ｂの厚さより大きくてもよいし小さくてもよい。溝６０の深さが小さいと角度θ２を大きくできない。よって、溝６０の深さＤ１は１０μｍ以上が好ましく、２０μｍ以上が好ましく、３０μｍ以上がさらに好ましい。溝の深さが大きいと加工工数が大きくなる。よって、溝６０の深さは１００μｍ以下が好ましく、７０μｍ以下がより好ましい。金属膜２８の膜厚は例えば１μｍから２０μｍであり、深さＤ１に比べると十分に小さい。基板２０の上面とデバイスチップ１１の下面との距離は例えば１０μｍから２０μｍである。
【００３６】
角度θ３が大きすぎると角度θ２が小さくなる。よって、角度θ３は１３５°以下が好ましく、１２０°以下がより好ましい。溝６０をハーフダイシングにより形成するとθ３は略９０°となる。溝６０をエッチング法を用い形成すると角度θ３は９０°より大きくなる。デバイスチップ１１と金属膜２８との距離Ｌ２は、小型化の観点から１００μｍ以下が好ましく、空隙３８に異物が侵入しないように５μｍ以上が好ましい。
【００３７】
図６（ａ）および図６（ｂ）の例として封止部３０が半田からなる場合を説明したが、封止部３０が樹脂の場合にも、封止部３０を基板２０と接合させるときに樹脂が空隙３８に侵入しやすくなる。よって、封止部３０は樹脂からなる場合であってもよい。
【００３８】
実施例１によれば、基板２０の上面（主面）は、領域５０（第１領域）と、平面視において領域５０を囲む領域５２（第２領域）を有する。領域５０と領域５２との間に段差５４が設けられている。領域５０における基板２０の厚さは領域５２における基板２０の厚さより大きい。デバイスチップ１１は、領域５０上に空隙３８を挟み対向するようにバンプ３６を用い実装されている。封止部３０は、デバイスチップ１１を囲むように設けられ、領域５２と接合し、領域５０とは接合しない。これにより、空隙３８に異物が侵入することを抑制できる。
【００３９】
金属膜２８は段差５４の側面に設けられている。封止部３０は半田からなり金属膜２８と接合する。これにより、半田の表面張力により封止部３０がデバイスチップ１１の方に回り込むことを抑制できる。よって、空隙３８への異物の侵入をより抑制できる。金属膜２８は領域５２上に設けられていてもよい。これにより、封止部３０は領域５２に強固に接合する。
【００４０】
リッド３２は、デバイスチップ１１上および封止部３０上に設けられている。これにより、封止部３０とリッド３２により空隙３８を気密封止できる。
【００４１】
デバイスチップ１１は領域５０と空隙３８を挟み対向する機能素子１２を備える。これにより、機能素子１２を空隙３８に封止できる。
【００４２】
機能素子１２は弾性波素子である。弾性波素子が空隙３８に囲まれるため弾性波素子の振動が制限されない。
【００４３】
実施例１においては、機能素子１２として弾性波素子を例に説明したが、機能素子１２はインダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはＭＥＭＳ（Micro Electro Mechanical Systems）素子でもよい。機能素子１２は各々弾性波フィルタを形成してもよい。機能素子１２は、デュプレクサ、トリプレクサまたはクワッドプレクサ等のマルチプレクサを形成してもよい。
【００４４】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４５】
１０、２０  基板
１２  機能素子
１４、２４  配線
２８  金属膜
３０  封止部
３２  リッド
３４  保護膜
【図１】
2019036784.tif 000003
【図２】
2019036784.tif 000004
【図３】
2019036784.tif 000005
【図４】
2019036784.tif 000006
【図５】
2019036784.tif 000007
【図６】
2019036784.tif 000008