(57)【要約】      （修正有）【課題】トレンチゲートの側面のゲート絶縁膜の膜厚を選択的に厚くする製造技術を提供する。【解決手段】トレンチゲート３０を備える半導体装置１の製造方法であって、半導体基板内にフッ素を導入するフッ素導入工程と、フッ素導入工程の後に、トレンチゲート用のトレンチの側面を熱酸化してゲート絶縁膜を形成する熱酸化工程と、を有する。フッ素導入工程において、フッ素は、トレンチゲートのゲート電極３２の下端部となる位置に隣接するトレンチゲート用のトレンチの側面の一部に選択的に導入される。【選択図】図１
2019046979.tif 000002
【特許請求の範囲】
【請求項１】
トレンチゲートを備える半導体装置の製造方法であって、
半導体基板内にフッ素を導入するフッ素導入工程であって、前記フッ素は、前記トレンチゲートのゲート電極の下端部となる位置に隣接する前記トレンチゲート用のトレンチの側面の一部に選択的に導入される、フッ素導入工程と、
前記フッ素導入工程の後に、前記トレンチゲート用の前記トレンチの側面を熱酸化してゲート絶縁膜を形成する熱酸化工程と、を有する半導体装置の製造方法。
【請求項２】
前記フッ素導入工程では、前記フッ素の導入面積が深部に向けて大きくなるように実施される、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フッ素導入工程では、前記フッ素の濃度が深部に向けて濃くなるように実施される、請求項１又は２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、トレンチゲートを備える半導体装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１は、トレンチゲートの側面のゲート絶縁膜のうちのゲート電極の下端部に隣接するゲート絶縁膜の膜厚を選択的に厚くする技術を開示する。これにより、その部分の電界集中が緩和され、半導体装置の耐圧が向上する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１７７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、トレンチゲート用のトレンチを形成した後に、そのトレンチの側面に酸化保護膜を形成する。さらに、ゲート絶縁膜の膜厚を選択的に厚くしたい部分の酸化保護膜を選択的に除去した後に熱酸化を実施することで、トレンチゲートの側面のゲート絶縁膜の膜厚を選択的に厚くする。この製造方法に代えて、より簡易にトレンチゲートの側面のゲート絶縁膜の膜厚を選択的に厚くする製造技術が望まれている。
【課題を解決するための手段】
【０００５】
本明細書が開示するトレンチゲートを備える半導体装置の製造方法は、半導体基板内にフッ素を導入するフッ素導入工程、及び、フッ素導入工程の後に、トレンチゲート用のトレンチの側面を熱酸化してゲート絶縁膜を形成する熱酸化工程を有することができる。フッ素導入工程では、フッ素が、トレンチゲートのゲート電極の下端部となる位置に隣接するトレンチゲート用のトレンチの側面の一部に選択的に導入される。フッ素導入工程は、トレンチゲート用のトレンチを形成する前に実施されてもよく、トレンチゲート用のトレンチを形成した後に実施されてもよい。この製造方法によると、熱酸化工程を実施したときに、予め導入されていたフッ素によって熱酸化が促進されるので、トレンチゲートの側面のゲート絶縁膜のうちのゲート電極の下端部に隣接するゲート絶縁膜の膜厚を選択的に厚くすることができる。
【図面の簡単な説明】
【０００６】
【図１】半導体装置の要部断面図を模式的に示す。
【図２Ａ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｂ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｃ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｄ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｅ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｆ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｇ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｈ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図２Ｉ】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程を示す。
【図３】半導体装置の製造方法のうちのトレンチゲートの製造工程の一過程であり、図２Ｂに対応する工程の別例を示す。
【発明を実施するための形態】
【０００７】
図１に示されるように、半導体装置１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称される種類の半導体装置であり、炭化珪素の半導体基板１０、半導体基板１０の裏面１０ｂを被覆するドレイン電極２２、半導体基板１０の表面１０ａを被覆するソース電極２４、及び、半導体基板１０の表層部に設けられているトレンチゲート３０を備える。
【０００８】
半導体基板１０は、ｎ＋型のドレイン領域１２、ｎ-型のドリフト領域１４、ｐ型のｐ型半導体領域１５、ｐ型のボディ領域１６及びｎ＋型のソース領域１８を有する。ドレイン領域１２は、半導体基板１０の裏層部に設けられており、ドレイン電極２２にオーミック接触する。ドリフト領域１４は、ドレイン領域１２とボディ領域１６の間に設けられており、ｐ型半導体領域１５とトレンチゲート３０の側面に接する。ドリフト領域１４は、半導体基板１０に他の半導体領域を形成した残部である。ｐ型半導体領域１５は、トレンチゲート３０の下端面に接する。この例のｐ型半導体領域１５は、ドリフト領域１４によってボディ領域１６から分離されており、その電位がフローティングである。この例に代えて、ｐ型半導体領域１５は、ボディ領域１６に接するように構成されていてもよい。ボディ領域１６は、半導体基板１０の表層部に設けられており、ドリフト領域１４とソース領域１８の間に設けられており、トレンチゲート３０の側面に接する。ボディ領域１６は、図示しない断面に設けられているｐ+型のボディコンタクト領域を介してソース電極２４に電気的に接続する。ソース領域１８は、半導体基板１０の表層部に設けられており、トレンチゲート３０の側面に接し、ソース電極２４にオーミック接触する。
【０００９】
トレンチゲート３０は、半導体基板１０の表面１０ａから深さ方向（半導体基板１０の表面１０ａに直交する方向であり、紙面上下方向）に伸びるトレンチ３０Ｔ内に設けられており、ゲート電極３２、ゲート絶縁膜３４及び厚底酸化膜３６を有する。ゲート電極３２及びゲート絶縁膜３４はトレンチ３０Ｔ内の上側に配置されており、厚底酸化膜３６はトレンチ３０Ｔ内の下側に配置されている。換言すると、厚底酸化膜３６は、ゲート電極３２の下端面を被覆するゲート絶縁膜の一部と評価することができる。図１では、１つのトレンチゲート３０のみを図示するが、半導体基板１０には、複数のトレンチゲート３０が設けられている。複数のトレンチゲート３０は、半導体基板１０の深さ方向に沿って観測したときに（半導体基板１０を平面視したときに）、ストライプ状に配置されていてもよく、島状に分散配置されていてもよい。
【００１０】
トレンチゲート３０の断面形状は、半導体基板１０の深部に向けて先細りのテーパ形状となるように構成されている。トレンチゲート３０の側面は、ドリフト領域１４とソース領域１８を隔てる位置にあるボディ領域１６に接するとともに、ドリフト領域１４にも接する。トレンチゲート３０の下端面は、ｐ型半導体領域１５に接する。
【００１１】
ゲート電極３２は、その側面及び下端面がゲート絶縁膜３４で被覆されており、側面を被覆するゲート絶縁膜３４を介してドリフト領域１４、ボディ領域１６及びソース領域１８に対向する。ゲート絶縁膜３４は、トレンチゲート３０の側面において、膜薄部分３４ａ及び膜厚部分３４ｂを有する。膜薄部分３４ａの膜厚は、膜厚部分３４ｂの膜厚よりも薄い。膜薄部分３４ａの膜厚は、半導体基板１０の深さ方向に沿って概ね一定である。膜厚部分３４ｂの膜厚は、半導体基板１０深さ方向に沿って変化し、深部に向けて増加する。ゲート絶縁膜３４の膜薄部分３４ａは、ゲート電極３２の上端部に隣接するとともに、ボディ領域１６とソース領域１８に接する。ゲート絶縁膜３４の膜厚部分３４ｂは、ゲート電極３２の下端部に隣接するとともに、ドリフト領域１４に接する。
【００１２】
半導体装置１は、トレンチゲート３０の側面のゲート絶縁膜３４のうちのゲート電極３２の下端部に隣接するゲート絶縁膜３４、即ち、膜厚部分３４ｂを有することを特徴とする。例えば、このような膜厚部分３４ｂが設けられていない場合、この部分が電界の集中し易い部分であることから、ゲート絶縁膜の破壊が懸念される。半導体装置１では、ゲート絶縁膜３４のうちの電界集中が起きやすい部分に膜厚部分３４ｂが選択的に形成されているので、電界集中が緩和され、耐圧が向上する。
【００１３】
また、半導体装置１では、ボディ領域１６に対してはゲート絶縁膜３４の膜薄部分３４ａが接している。このため、トレンチゲート３０のゲート閾値が高くなる等の影響が抑えられている。
【００１４】
また、この種の半導体装置１では、トレンチゲート３０のトレンチピッチ間距離を短くして低抵抗化を図ることが行われている。一方、半導体装置１のように、電界緩和目的のｐ型半導体領域１５が設けられていると、トレンチピッチ間距離を短くした場合に、そのｐ型半導体領域１５に起因するＪＦＥＴ効果によってオン抵抗の低下が妨げられることが懸念される。しかしながら、半導体装置１は、ゲート絶縁膜３４が膜厚部分３４ｂを有することにより、電界集中を緩和することができるので、ｐ型半導体領域１５の濃度低下及び小サイズ化によりＪＦＥＴ効果を抑えることができる。このように、ゲート絶縁膜３４の膜厚部分３４ｂとｐ型半導体領域１５の組み合わせは、耐圧とオン抵抗のトレードオフを改善することができる有用な技術である。
【００１５】
次に、半導体装置１の製造方法のうちのトレンチゲート３０を形成する製造工程を説明する。トレンチゲート３０を形成する工程以外の製造工程については、既知の製造工程を利用することで、半導体装置１を製造することができる。
【００１６】
まず、図２Ａに示されるように、炭化珪素の半導体基板１０を準備する。半導体基板１０の表層部には、ボディ領域１６が形成されている。この段階でソース領域１８（図１参照）が形成されていてもよい。次に、半導体基板１０の表面１０ａ上に酸化シリコンのフッ素注入用マスク４２を形成する。フッ素注入用マスク４２には、トレンチ形成予定領域３０Ｔａの外周に対応して開口が形成されている。
【００１７】
次に、図２Ｂに示されるように、イオン注入技術を利用して、フッ素注入用マスク４２の開口を通過して半導体基板１０内に向けてフッ素イオンを照射する。フッ素５２は、ドーズ量及び加速エネルギーを調整することで、トレンチ形成予定領域３０Ｔａの外周の一部に選択的に導入される。この例では、フッ素５２は、ドリフト領域１４とボディ領域１６の接合面のうちのドリフト領域１４側に導入されている。また、フッ素５２は、多段（例えば３段）で導入されており、深部に向けて濃度が濃くなるように導入されている。フッ素５２が導入された後に、半導体基板１０の表面１０ａ上のフッ素注入用マスク４２が除去される。
【００１８】
次に、図２Ｃに示されるように、半導体基板１０の表面１０ａ上に酸化シリコンのトレンチ形成用マスク４４を形成する。トレンチ形成用マスク４４には、トレンチ形成予定領域３０Ｔａの全範囲に対応して開口が形成されている。
【００１９】
次に、図２Ｄに示されるように、ドライエッチング技術を利用して、トレンチ形成用マスク４４の開口において露出する半導体基板１０の表面１０ａから深さ方向に伸びるトレンチ３０Ｔを形成する。トレンチ３０Ｔは、その側面が深さ方向に対して傾斜しており、断面先細りの形状を有する。トレンチ３０Ｔは、ボディ領域１６を貫通してドリフト領域１４に達する。トレンチ３０Ｔの側面の一部には、先の工程で導入されていたフッ素５２が残存している。
【００２０】
次に、図２Ｅに示されるように、ＣＶＤ技術を利用して、トレンチ３０Ｔの内壁面上にＬＰ−ＴＥＯＳによる保護膜４６を堆積する。次に、イオン注入技術を利用して、トレンチ３０Ｔの下端面に向けてアルミニウムイオンを照射し、ｐ型半導体領域１５を形成する。トレンチ３０Ｔの内壁面上に保護膜４６が形成されているので、アルミニウムはトレンチ３０Ｔの側面に導入されず、トレンチ３０Ｔの下端面に選択的に導入される。
【００２１】
次に、図２Ｆに示されるように、保護膜４６及びトレンチ形成用マスク４４を除去する。
【００２２】
次に、図２Ｇに示されるように、ＣＶＤ技術を利用して、トレンチ３０Ｔ内が埋め込まれるように、酸化シリコンの埋込み酸化膜１３６を形成する。
【００２３】
次に、図２Ｈに示されるように、エッチバック技術を利用して、トレンチ３０Ｔの下端部側に埋込み酸化膜１３６の一部を残存させ、厚底酸化膜３６を形成する。厚底酸化膜３６は、導入されていたフッ素５２よりも少なくとも深い位置のトレンチ３０Ｔを充填するように形成されている。
【００２４】
次に、図２Ｉに示されるように、熱酸化技術を利用して、トレンチ３０Ｔの側面を熱酸化してゲート絶縁膜３４を形成する。形成される熱酸化膜は、チャンバー内のＯ２ガスと炭化珪素中のＳｉが反応したＳｉＯ２膜である。このとき、炭化珪素中にフッ素が含まれていると、熱酸化反応が促進され、熱酸化膜が厚くなる（増殖酸化効果）。このため、図２Ｉに示されるように、フッ素５２が導入されていたトレンチ３０Ｔの側面に対応する部分の熱酸化膜が厚くなり、ゲート絶縁膜３４の膜厚部分３４ｂが形成される。フッ素濃度が濃いほど熱酸化膜の厚みが厚くなるので、ゲート絶縁膜３４の膜厚部分３４ｂの膜厚は深部に向けて厚くなる。このような形態の膜厚部分３４ｂは、電界集中が起きやすい場所に対応して膜厚が厚くなっているので、効果的に電界を緩和することができる。その後、トレンチ３０Ｔ内にゲート電極を充填してトレンチゲート３０が形成される。
【００２５】
上記したように、上記製造方法では、ゲート絶縁膜３４が熱酸化膜として形成されることを１つの特徴とする。従来のゲート絶縁膜の形成方法として、ＬＰ−ＴＥＯＳによるＣＶＤ膜を利用することが多い。しかしながら、例えば、このようなＣＶＤ膜を半導体装置１のゲート絶縁膜に適用した場合、半導体装置１の膜厚部分３４ｂに対応する位置のゲート絶縁膜が薄く形成されることが多い。特に、トレンチ３０Ｔがテーパ形状に構成されているとともに厚底酸化膜３６が設けられていると、ＣＶＤ膜では、半導体装置１の膜厚部分３４ｂに対応する位置のゲート絶縁膜が薄く形成されることが多い。一方、上記製造方法では、フッ素を利用した熱酸化膜の増殖酸化効果によってゲート絶縁膜３４の膜厚部分３４ｂが良好に形成される。このため、ゲート絶縁膜３４のうちの電界集中が起きやすい部分に膜厚部分３４ｂを選択的に形成することができる。さらに、従来のゲート絶縁膜のＣＶＤ膜は、良質な酸化膜ではないことから、チャネル抵抗を増大させ、ひいてはオン抵抗を増大させてしまう。一方、半導体装置１のゲート絶縁膜３４は熱酸化膜として形成されているので、炭化珪素とゲート絶縁膜３４の界面準位密度が増加し、チャネルの移動度が低下し、オン抵抗が低下する。
【００２６】
上記製造方法では、フッ素注入用マスク４２越しにフッ素イオンを照射するときに（図２Ｂ参照）、フッ素５２の濃度が深部に向けて濃くなるように導入されている。この例に代えて、図３に示すように、ドーズ量及び加速エネルギーを調整することで、フッ素１５２の濃度を一定としながらフッ素１５２の導入面積を深部に向けて大きくしてもよい。この場合でも、増殖酸化効果が得られることから、ゲート絶縁膜３４の膜厚部分３４ｂの膜厚が深部に向けて厚くなる。さらに、ドーズ量及び加速エネルギーを調整することで、フッ素の濃度が深部に向けて濃くなるとともに、フッ素の導入面積を深部に向けて大きくしてもよい。増殖酸化効果が効果的に得られることから、ゲート絶縁膜３４の膜厚部分３４ｂの膜厚が深部に向けて確実に厚くなる。
【００２７】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２８】
１：半導体装置
１０：半導体基板
１２：ドレイン領域
１４：ドリフト領域
１５：ｐ型半導体領域
１６：ボディ領域
１８：ソース領域
２２：ドレイン電極
２４：ソース電極
３０：トレンチゲート
３２：ゲート電極
３４：ゲート絶縁膜
３４ａ：膜薄部分
３４ｂ：膜厚部分
３６：厚底酸化膜
【図１】
2019046979.tif 000003
【図２Ａ】
2019046979.tif 000004
【図２Ｂ】
2019046979.tif 000005
【図２Ｃ】
2019046979.tif 000006
【図２Ｄ】
2019046979.tif 000007
【図２Ｅ】
2019046979.tif 000008
【図２Ｆ】
2019046979.tif 000009
【図２Ｇ】
2019046979.tif 000010
【図２Ｈ】
2019046979.tif 000011
【図２Ｉ】
2019046979.tif 000012
【図３】
2019046979.tif 000013