(57)【要約】【課題】格子不整合系の窓層兼支持基板を有する半導体基板から発光素子をスクライブ・ブレーキングにより分離する際、ブレーキング不良率を低減させる発光素子の製造方法を提供する。【解決手段】  基板上に、格子整合系の材料で第一半導体層、活性層、第二半導体層をエピタキシャル成長させて発光層部を形成し、発光層部と格子不整合系の材料で窓層兼支持基板をエピタキシャル成長させ、基板を除去し、第一オーミック電極を形成し、除去部を形成し、除去部に第二オーミック電極を形成することにより半導体基板を製造し、半導体基板からスクライブ・ブレーキングにより発光素子を分離する発光素子の製造方法において、半導体基板の発光層部形成面側とは反対側の表面に、窓層兼支持基板における残り厚さが７０μｍ以下となる溝を形成し、スクライブ・ブレーキングにより発光素子を分離することを特徴とする発光素子の製造方法。【選択図】  図１
2019036662.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、該基板と格子整合系の材料で少なくとも第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光層部を形成する工程と、
該発光層部と格子不整合系の材料で窓層兼支持基板を前記発光層部上にエピタキシャル成長させる窓層兼支持基板形成工程と、
前記基板を除去する工程と、
前記第一半導体層表面に第一オーミック電極を形成する工程と、
少なくとも前記第一半導体層と前記活性層を除去して除去部を形成する工程と、
前記除去部の前記第二半導体層または窓層兼支持基板上に第二オーミック電極を形成する工程により、
前記窓層兼支持基板上に、少なくとも、前記除去部以外の発光層部と、前記第一オーミック電極、及び前記第二オーミック電極を有する半導体基板を製造し、その後、該半導体基板から、スクライブ・ブレーキングにより発光素子を分離することにより発光素子を製造する発光素子の製造方法において、
前記発光素子の分離を、前記半導体基板の前記発光層部形成面側とは反対側の表面に、前記窓層兼支持基板における残り厚さが７０μｍ以下となる溝を形成し、その後、前記半導体基板の前記発光層部形成面側から、前記半導体基板の表面に前記溝に沿ってスクライブ痕を付け、前記半導体基板に垂直な力を前記溝の全長または一部に加えることで発光素子を分離することを特徴とする発光素子の製造方法。
【請求項２】
前記溝を、湿式エッチングまたはドライエッチングにより形成することを特徴とする請求項１に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の製造方法に関し、特に半導体基板から発光素子をスクライブ・ブレーキングにより分離する工程を含む発光素子の製造方法に関する。
【背景技術】
【０００２】
チップオンボード（ＣＯＢ）などの製品は、ＬＥＤ素子からの放熱性に優れ、照明等の用途において、採用されるＬＥＤチップ実装方法である。ＣＯＢなどにＬＥＤを実装する場合、チップを直接ボードに接合するフリップ実装が必須である。フリップ実装を実現するためには、発光素子の一方の面に極性の異なる通電用パッドを設けたフリップチップを作製する必要がある。また、通電用パッドが設けられた面の反対側の面は光取り出し機能を有する材料で構成する必要がある。
【０００３】
黄色〜赤色ＬＥＤでフリップチップを作製する場合、発光層にはＡｌＧａＩｎＰ系の材料が用いられる。ＡｌＧａＩｎＰ系材料はバルク結晶が存在せず、エピタキシャル法でＬＥＤ部は形成されるため、出発基板はＡｌＧａＩｎＰとは異なる材料が選択される。出発基板はＧａＡｓやＧｅが選択される場合が多く、これらの基板は可視光に対して光吸収の特性を有するため、フリップチップを作製する場合、出発基板は除去される。
【０００４】
しかし、発光層を形成するエピタキシャル層は極薄膜のため、出発基板除去後に自立することができない。したがって、発光層に発光波長に対して略透明で窓層としての機能を有し、自立させるために十分の厚さを有する支持基板としての機能を有する材料・構成で、出発基板と置換する必要がある。
【０００５】
窓層兼支持基板の機能を有する置換材料として、ＧａＰ，ＧａＡｓＰ，サファイアなどが選択される。前記いずれの材料を選択しても、ＡｌＧａＩｎＰ系材料と異なる材料であるため、格子定数、熱膨張係数やヤング率などの機械的特性はＡｌＧａＩｎＰ系材料とは異なる。
【０００６】
このような技術として、特許文献１には窓層兼支持基板としてＧａＰを結晶成長して形成する方法が開示されている。
【０００７】
ここで、従来のフリップチップ構造の発光素子の製造方法の一例を図３（ａ）〜（ｄ）を使って説明する。
【０００８】
ＡｌＧａＩｎＰ系エピタキシャルウェーハを製造する場合、最初に、図３（ａ）に示すように、出発基板３００として、例えば［００１］方向に１５度傾斜したＧａＡｓ基板を準備する。次いで、ＧａＡｓ基板３００上に有機金属気相成長（ＭＯＶＰＥ）法にて、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）からなる第一半導体層（Ｎクラッド層）３０１、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）からなる活性層３０２、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）からなる第二半導体層（Ｐクラッド層）３０３を積層し、発光層部３０７とする。次いで、ＧａｙＩｎ１−ｙＰ（０．０≦ｙ≦１．０）からなる中間組成層３０４、０．５μｍ以上の厚さを有するＧａＰ窓層３０５を順次積層する。これらの作製方法はＭＯＶＰＥ法に限定されるものではなく、分子線エピタキシー（ＭＢＥ）法や、化学線エピタキシー（ＣＢＥ）法で作製しても良い。
【０００９】
次に、ＧａＰ窓層３０５に接してＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）からなる窓層兼支持基板３０６を形成する。窓層兼支持基板３０６はＭＯＶＰＥ法あるいはＭＢＥ法により形成することも可能だが、安価で成長速度も速いハイドライド気相成長（ＨＶＰＥ）法を好適に用いることができる。厚さは例えば１００μｍ程度とすることができる。
【００１０】
次に、図３（ｂ）に示すように窓層兼支持基板３０６形成後、化学的エッチングによりＡｌＧａＩｎＰ系エピタキシャルウェーハのＧａＡｓ基板３００を除去したウェーハ０３１を形成する。化学的エッチング液はＡｌＧａＩｎＰ系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。
【００１１】
次に、図３（ｃ）に示すようにＧａＡｓ基板除去後、ウェーハ０３１の第一半導体層（下部クラッド層）３０１上に第一オーミック電極３５１を形成し、少なくとも第一半導体層（下部クラッド層）３０１と活性層３０２の一部を切り欠いた領域（除去部）３２０を形成した後に、除去部３２０の一部に第二オーミック電極３６１を形成する。
【００１２】
次に、第一半導体層（下部クラッド層）３０１の、領域（除去部）３２０以外の領域（非除去部）３１０のうち、第一オーミック電極３５１を有しない領域３１１の少なくとも一部には誘電体部３４０を設けることができる。また、領域３１０と領域３２０の間にある段差部３３０の少なくとも一部にも誘電体部３４１を設けることができる。そして領域３２０のうち、第二オーミック電極３６１以外の領域３２１の少なくとも一部には誘電体部３４２を設けた半導体基板Ａ０３を得る。
【００１３】
また、図３（ｃ）では、誘電体部３４０、３４１、３４２全てを有する場合を例示しているが、全てを有する必要はなく、一部のみを有する場合であっても、同様の効果が得られる。また、領域３１１において、誘電体部３４０しか有しない構造を例示しているが、誘電体部３４０と第一半導体層３０１の領域３１１との間に光反射膜あるいは光反射部を設けても良く、あるいは、誘電体部３４０の第一半導体層３０１の領域３１１に接しない面側に光反射膜あるいは光反射部を設けてもよい。
【００１４】
また、領域３１１において、平坦な面を有する場合を例示しているが、凹凸を有する面を有していてもよい。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面とすることができる。
【００１５】
また、段差部３３０、領域（除去部）３２０及び窓層兼支持基板３０６は凹凸の無いフラットな面を例示しているが、凹凸を有する面であってもよい。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面のいずれであってもよい。また、窓層兼支持基板３０６表面に何も膜がない構造を示しているが、誘電体から成る反射防止膜を設けてもよい。
【００１６】
次に、図３（ｄ）に示すように半導体基板Ａ０３の第二の面０３Ｂ面において、ブレーキング予備線３８１に沿って、スクライブ痕３８２を付けるスクライブ処理を行う。スクライブ処理は例えば４ポイントのダイヤモンドヘッドを用い、荷重５０ｇにて行なうことができる。スクライブ条件は前述の条件に限定されるものではなく、多ポイントあるいは少ポイントのヘッドを用いても良く、荷重もこの数値に限定されるものでない。
【００１７】
また、ダイヤモンドヘッドに限定されず、レーザーアブレーション法によってスクライブを行ってもよい。レーザーアブレーション法を採用する場合、例えば波長３５５ｎｍ、出力０．５Ｗのレーザーを用いて、スクライブ処理を行うことができる。
【００１８】
スクライブ処理後、第二の面０３Ｂ表面に保護シートを乗せ、保護シート面と反対側の面（第一の面０３Ａ）から刃を当ててブレーキング処理を実施し、ダイス化して、発光素子を分離することにより、発光素子を製造する。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２０１５−００５５５１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２０】
ところで、窓層兼支持基板をＧａＰ等の格子不整合系の材料で形成した半導体基板では、スクライブ・ブレーキングによるダイス化を行う場合、ＧａＰ等の窓層兼支持基板に元々高密度の結晶欠陥（転位）があるため、スクライブ程度の物理力では欠陥線を延ばしづらく、結果としてブレーキング不良ダイスが多発する。
【００２１】
ブレーキング不良の発生頻度を下げるためには、ブレーキング時に印加する圧力を上げることで、発生頻度を下げることはできるが、欠陥線に基づかない“割れ・破壊”処理になるため、良品率の向上にはつながらない。
【００２２】
本発明は上記課題に鑑みてなされたもので、格子不整合系のＧａＰ等の窓層兼支持基板を有する半導体基板から発光素子をスクライブ・ブレーキングにより分離する際、ブレーキング不良率を低減することができる発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記目的を達成するために、本発明によれば、基板上に、該基板と格子整合系の材料で少なくとも第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光層部を形成する工程と、該発光層部と格子不整合系の材料で窓層兼支持基板を前記発光層部上にエピタキシャル成長させる窓層兼支持基板形成工程と、前記基板を除去する工程と、前記第一半導体層表面に第一オーミック電極を形成する工程と、少なくとも前記第一半導体層と前記活性層を除去して除去部を形成する工程と、前記除去部の前記第二半導体層または窓層兼支持基板上に第二オーミック電極を形成する工程により、前記窓層兼支持基板上に、少なくとも、前記除去部以外の発光層部と、前記第一オーミック電極、及び前記第二オーミック電極を有する半導体基板を製造し、その後、該半導体基板から、スクライブ・ブレーキングにより発光素子を分離することにより発光素子を製造する発光素子の製造方法において、
前記発光素子の分離を、前記半導体基板の前記発光層部形成面側とは反対側の表面に、前記窓層兼支持基板における残り厚さが７０μｍ以下となる溝を形成し、その後、前記半導体基板の前記発光層部形成面側から、前記半導体基板の表面に前記溝に沿ってスクライブ痕を付け、前記半導体基板に垂直な力を前記溝の全長または一部に加えることで発光素子を分離することを特徴とする発光素子の製造方法を提供する。
【００２４】
このような発光素子の製造方法であれば、半導体基板の前記発光層部形成面側とは反対側の表面に、窓層兼支持基板における残り厚さが７０μｍ以下となる溝を形成することで、発光層部と格子不整合系の材料で窓層兼支持基板をエピタキシャル成長した場合であっても、スクライブ・ブレーキング工程での不良率を低下させることができる。
【００２５】
またこの場合、前記溝を、湿式エッチングまたはドライエッチングにより形成することが好ましい。
【００２６】
これらの方法によれば、確実に所望の深さの溝を形成することができる。
【発明の効果】
【００２７】
本発明の発光素子の製造方法であれば、格子不整合系のＧａＰ等の窓層兼支持基板を有する半導体基板から発光素子をスクライブ・ブレーキングにより分離する際、ブレーキング不良率を低減させることができ、高品質の発光素子を生産性良く製造することができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の発光素子の製造方法の第一の実施形態を示した概略図である。
【図２】本発明の発光素子の製造方法の第二の実施形態を示した概略図である。
【図３】従来の発光素子の製造方法を示した概略図である。
【図４】実施例１〜１０、及び比較例１〜６について窓層兼支持基板における溝の残り厚さとスクライブ・ブレーキングによる不良率（％）の関係を示したグラフである。
【図５】実施例１１〜２０、及び比較例７〜１６について窓層兼支持基板における溝の残り厚さとスクライブ・ブレーキングによる不良率（％）の関係を示したグラフである。
【発明を実施するための形態】
【００２９】
上述したように、窓層兼支持基板をＧａＰ等の格子不整合系の材料で形成した半導体基板では、スクライブ・ブレーキングによるダイス化を行う場合、ＧａＰ等の窓層兼支持基板に元々高密度の結晶欠陥（転位）があるため、スクライブ程度の物理力では欠陥線を延ばしづらく、結果としてブレーキング不良ダイスが多発するという問題があった。
【００３０】
そこで、本発明者はこのような問題を解決すべく鋭意検討を重ねた。その結果、半導体基板の前記発光層部形成面側とは反対側の表面に、前記窓層兼支持基板における残り厚さが７０μｍ以下となる溝を形成し、その後、スクライブ・ブレーキングによるダイス化を行えば、ダイス化による不良率を低下させることができることを見出し、本発明を完成させた。
【００３１】
即ち、本発明は、基板上に、該基板と格子整合系の材料で少なくとも第一半導体層、活性層、第二半導体層を順次エピタキシャル成長により成長させて発光層部を形成する工程と、該発光層部と格子不整合系の材料で窓層兼支持基板を前記発光層部上にエピタキシャル成長させる窓層兼支持基板形成工程と、前記基板を除去する工程と、前記第一半導体層表面に第一オーミック電極を形成する工程と、少なくとも前記第一半導体層と前記活性層を除去して除去部を形成する工程と、前記除去部の前記第二半導体層または窓層兼支持基板上に第二オーミック電極を形成する工程により、前記窓層兼支持基板上に、少なくとも、前記除去部以外の発光層部と、前記第一オーミック電極、及び前記第二オーミック電極を有する半導体基板を製造し、その後、該半導体基板から、スクライブ・ブレーキングにより発光素子を分離することにより発光素子を製造する発光素子の製造方法において、
前記発光素子の分離を、前記半導体基板の前記発光層部形成面側とは反対側の表面に、前記窓層兼支持基板における残り厚さが７０μｍ以下となる溝を形成し、その後、前記半導体基板の前記発光層部形成面側から、前記半導体基板の表面に前記溝に沿ってスクライブ痕を付け、前記半導体基板に垂直な力を前記溝の全長または一部に加えることで発光素子を分離することを特徴とする発光素子の製造方法である。
【００３２】
以下、本発明の第一の実施形態と第二の実施形態について、図を参照しながら更に詳細に説明するが、本発明はこれに限定されるものではない。なお、第一の実施形態と第二の実施形態は、溝の形成方法が異なるだけであり、それ以外の工程は基本的に同じ方法で行うことができる。まず、第一の実施形態と第二の実施形態の前半の共通な工程について図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）を用いて説明する。
【００３３】
最初に、図１（ａ）及び図２（ａ）に示すように、ＡｌＧａＩｎＰ系エピタキシャルウェーハを作製する場合、例えば［００１］方向に１５度傾斜したＧａＡｓ等の出発基板１００，２００を準備する。
【００３４】
次いで、基板１００，２００上に、基板１００，２００と格子整合系の材料で、少なくとも第一半導体層１０１，２０１、活性層１０２，２０２、第二半導体層１０３，２０３を順次エピタキシャル成長により成長させて発光層部１０７，２０７を形成する。
【００３５】
具体的には、基板１００，２００としてＧａＡｓ基板を使用した場合には、ＧａＡｓ基板上に、有機金属気相成長（ＭＯＶＰＥ）法により、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）からなるＮクラッド層（第一半導体層）１０１，２０１、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）からなる活性層１０２，２０２、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０≦ｘ≦１，０．４≦ｙ≦０．６）からなるＰクラッド層（第二半導体層）１０３，２０３を順次エピタキシャル成長により成長させて発光層部１０７，２０７を形成する。次いで、ＧａｙＩｎ１−ｙＰ（０．０≦ｙ≦１．０）から成る中間組成層１０４，２０４、０．５μｍ以上の厚さを有するＧａＰからなる窓層１０５，２０５を順次積層することができる。
【００３６】
これらの作製方法はＭＯＶＰＥ法に限定されるものではなく、分子線エピタキシー（ＭＢＥ）法や、化学線エピタキシー（ＣＢＥ）法で作製しても良い。
【００３７】
次いで、発光層部１０７，２０７と格子不整合系の材料で窓層兼支持基板１０６，２０６を発光層部上にエピタキシャル成長させる。具体的には、ＧａＰ窓層１０５，２０５に接して、発光層部１０７，２０７と格子不整合系であるＧａＡｓｚＰ１−ｚ（０．０≦ｚ≦０．１）窓層兼支持基板１０６，２０６をエピタキシャル成長させることで、窓層兼支持基板１０６，２０６を発光層部１０７，２０７上に形成することができる。窓層兼支持基板１０６，２０６はＭＯＶＰＥ法あるいはＭＢＥ法により形成することも可能だが、安価で成長速度も速いハイドライド気相成長（ＨＶＰＥ）法を好適に用いることができる。厚さは２０〜２００μｍ、例えば１００μｍ程度とすることができる。
【００３８】
窓層兼支持基板１０６，２０６形成後、図１（ｂ）及び図２（ｂ）に示すように、基板１００，２００を除去する工程を行う。例えば、化学的エッチングによりＡｌＧａＩｎＰ系エピタキシャルウェーハのＧａＡｓ基板１００，２００を除去し、ウェーハ０１１，０２１を形成する。化学的エッチング液はＡｌＧａＩｎＰ系材料とエッチング選択性があるものが好ましく、一般にはアンモニア含有エッチャントで除去する。
【００３９】
次に、図１（ｃ）及び図２（ｃ）に示すように、基板１００，２００を除去後、ウェーハ０１１，０２１の下部クラッド層（第一半導体層）１０１，２０１上に第一オーミック電極１５１，２５１を形成し、次いで、少なくとも第一半導体層１０１，２０１と活性層１０２，２０２を除去して除去部１２０，２２０を形成し、除去部１２０，２２０の第二半導体層１０３，２０３または窓層兼支持基板１０６，２０６上に第二オーミック電極１６１，２６１を形成する。
【００４０】
次に、非除去部（除去部１２０，２２０以外の領域）１１０，２１０のうち、第一オーミック電極１５１，２５１を有しない領域１１１，２１１の少なくとも一部には誘電体部１４０，２４０を設けることができる。
【００４１】
また、非除去部１１０，２１０と除去部１２０，２２０の間にある段差部１３０，２３０の少なくとも一部にも誘電体部１４１，２４１を設けることができる。
【００４２】
そして除去部１２０，２２０のうち、第二オーミック電極１６１，２６１以外の領域１２１，２２１の少なくとも一部には誘電体部１４２，２４２を設けることができる。以上のように製造された半導体基板Ａ０１，Ａ０２は、窓層兼支持基板１０６，２０６上に、少なくとも、前記除去部１２０，２２０以外の発光層部１０７，２０７と、前記第一オーミック電極１５１，２５１、及び第二オーミック電極１６１，２６１を有するものである。
【００４３】
本実施形態においては、誘電体部１４０，２４０、１４１，２４１、１４２，２４２全てを有する場合を例示しているが、全てを有する必要はなく、一部のみを有する場合であっても、同様の効果が得られる。また、本実施形態においては、第一半導体層１０１，２０１の領域１１１，２１１において、誘電体部１４０，２４０しか有しない構造を例示しているが、誘電体部１４０，２４０と第一半導体層１０１，２０１の領域１１１，２１１との間に光反射膜あるいは光反射部を設けても良く、あるいは、誘電体部１４０，２４０の第一半導体層１０１，２０１の領域１１１，２１１に接しない面側に光反射膜あるいは光反射部を設けてもよい。
【００４４】
また、本実施形態においては、領域１１１，２１１において、平坦な面を有する場合を例示しているが、凹凸を有する面を有していてもよい。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面とすることができる。
【００４５】
また、本実施形態においては、段差部１３０，２３０、除去部１２０，２２０及び窓層兼支持基板１０６，２０６は凹凸の無いフラットな面を例示しているが、凹凸を有する面であってもよい。凹凸を有する面に関しては、ウェットエッチングによる単純粗面、ファセット面を有するファセット粗面、数十μｍ〜数百ｎｍのピッチを有するフォトリソによるパターン化されたパターン化粗面、数〜数百ｎｍのピッチのトレンチ形状を有するフォトニック粗面いずれの場合も含まれる。
【００４６】
また、窓層兼支持基板１０６，２０６表面に何も膜がない構造を示しているが、誘電体から成る反射防止膜を設けてもよい。
【００４７】
ここまでは第一実施形態及び第二実施形態は全く同じ工程となる。その後、図１（ｄ）、（ｅ）、図２（ｄ）、（ｅ）のように、半導体基板Ａ０１，Ａ０２の前記発光層部形成面側とは反対側の表面（即ち、窓層兼支持基板１０６，２０６を有する第一の面）０１Ａ，０２Ａに、窓層兼支持基板１０６，２０６における残り厚さが７０μｍ以下となる溝１８０，２８０を形成し、半導体基板Ａ０１，Ａ０２の発光層部形成面（０１Ｂ，０２Ｂ）側から、半導体基板の表面に溝に沿ってスクライブ痕１８２，２８２を付け、半導体基板に垂直な力を溝１８０，２８０の全長または一部に加えることで発光素子を分離する工程を行う。溝の形成方法が湿式エッチングの場合（第一実施形態）、ドライエッチングの場合（第二実施形態）に分けて以下に詳述する。
【００４８】
まず、第一実施形態について図１（ｄ）、（ｅ）を用いて説明する。図１（ｄ）に示すように、半導体基板Ａ０１の発光層部形成面側とは反対側の表面（即ち、窓層兼支持基板１０６を有する第一の面）０１Ａ上に、ＳｉＯ２膜を１μｍ形成し、予め付けたブレーキング予備線１８１の領域が開口したＳｉＯ２パターン１７０をフォトリソにより設ける。開口部１７１の幅は大きければエッチングは容易であるが、例えば２５μｍとすることができる。開口部１７１の幅は２５μｍに限定されるものでなく、エッチング深さに対して１／２０以上の幅を有すればよい。
【００４９】
次にＳｉＯ２パターン１７０を有する半導体基板Ａ０１の第一の面０１Ａと反対側の、発光層部形成面側の表面（第二の面）０１Ｂにエレクトロンワックスを塗布し、塩酸と硝酸が１：３の割合で混合されたエッチング溶液の中に投入し、開口部１７１をエッチングする。５分程度の浸漬で１μｍ程度のエッチングを行うことが可能である。そしてエッチング溶液を保温しながら所望の溝深さに成る様に時間管理で制御を行う。この時、溝１８０は、窓層兼支持基板１０６における残り厚さが７０μｍ以下となるように形成する。
【００５０】
次に、図１（ｅ）に示すように所望の溝深さを設けた半導体基板Ａ０１の第二の面０１Ｂ面において、溝１８０に沿って（即ち、ブレーキング予備線１８１に沿って）、スクライブ痕１８２を付けるスクライブ処理を行う。スクライブ処理は例えば４ポイントのダイヤモンドヘッドを用い、荷重５０ｇにて行なうことができる。スクライブ条件は前述の条件に限定されるものではなく、多ポイントあるいは少ポイントのヘッドを用いても良く、荷重もこの数値に限定されるものでない。
【００５１】
また、ダイヤモンドヘッドに限定されず、レーザーアブレーション法によってスクライブを行ってもよい。レーザーアブレーション法を採用する場合、例えば波長３５５ｎｍ、出力０．５Ｗのレーザーを用いて、スクライブ処理を行うことができる。
【００５２】
スクライブ処理後、半導体基板Ａ０１に垂直な力を溝１８０の全長または一部に加えることで発光素子を分離する。この際、第二の面０１Ｂ表面に保護シートを乗せ、保護シート面と反対側の面から刃を当ててブレーキング処理を実施することで、ダイス化することができる。
【００５３】
次に第二実施形態について図２（ｄ）、（ｅ）を用いて説明する。半導体基板Ａ０２の発光層部形成面側とは反対側の表面（即ち、半導体基板Ａ０２の窓層兼支持基板２０６を有する第一の面）０２Ａ上に、ＳｉＯ２膜を１μｍ形成し、予め付けたブレーキング予備線２８１の領域が開口したフォトレジストパターン２９０をフォトリソにより設ける。開口部２７１の幅は大きければエッチングは容易であるが、例えば、２５μｍとすることができる。開口部２７１の幅は２５μｍに限定されるものでなく、エッチング深さに対して１／２０以上の幅を有すればよい。
【００５４】
フォトレジストパターン２９０を有するウェーハＡ０２を弗酸液に投入し、フォトレジストパターン２９０と略同一のＳｉＯ２パターン２７０を得る。ＳｉＯ２パターン２７０を形成後、フォトレジストパターン２９０を有機洗浄、アッシングの方法で除去する。
【００５５】
ＳｉＯ２パターン２７０を有するウェーハＡ０２の第一の面０２Ａに、例えば塩素プラズマを含有する処理を行い、開口部２７１をエッチングする。塩素プラズマ源としてＣｌ２、プラズマ印加方式としてＩＣＰを用いることができる。プラズマ印加出力は例えば１５０Ｗとすることができる。そして所望の溝深さに成る様に時間管理で制御を行う。この時、溝２８０は、窓層兼支持基板２０６における残り厚さが７０μｍ以下となるように形成する。
【００５６】
前記に示した条件はあくまで例示であり、前記の条件に限定されるものでない。塩素プラズマ発生源とガスとしては他にＳｉＣｌ４やＢＣｌ３が選択可能であり、プラズマ印加方式としてＲＩＥも選択可能である。出力も５０Ｗ以上あれば、エッチングを行うことができる。
【００５７】
所望の溝深さを設けた半導体基板Ａ０２の第一の面０２Ａと反対側の第二の面０２Ｂ面において、溝２８０に沿って（即ち、ブレーキング予備線２８１に沿って）、スクライブ痕２８２を付けるスクライブ処理を行う。スクライブ処理は４ポイントのダイヤモンドヘッドを用い、荷重５０ｇにて行うことができる。スクライブ条件は前述の条件に限定されるものではなく、多ポイントあるいは少ポイントのヘッドを用いても良く、荷重もこの数値に限定されるものでない。
【００５８】
また、ダイヤモンドヘッドに限定されず、レーザーアブレーション法によってスクライブ処理を行ってもよい。レーザーアブレーション法を採用する場合、例えば波長３５５ｎｍ、出力０．５Ｗのレーザーを用いて、スクライブ処理を行うことができる。
【００５９】
スクライブ処理後、半導体基板Ａ０２に垂直な力を溝２８０の全長または一部に加えることで発光素子を分離する。この際、第二の面０２Ｂ表面に保護シートを乗せ、保護シート面と反対側の面から刃を当ててブレーキング処理を実施することで、ダイス化することができる。
【００６０】
上記のように、半導体基板Ａ０１，Ａ０２の発光層部形成面側とは反対側の表面０１Ａ，０２Ａに、窓層兼支持基板１０６，２０６における残り厚さが７０μｍ以下となる溝１８０，２８０を形成し、半導体基板の発光層部形成面側から、半導体基板Ａ０１，Ａ０２の表面に溝に沿ってスクライブ痕１８２，２８２を付け、半導体基板に垂直な力を溝１８０，２８０の全長または一部に加えることで発光素子を分離することで、格子不整合系ＧａＰ等の窓層兼支持基板を有する半導体基板から発光素子をスクライブ・ブレーキングにより分離する際、ブレーキング不良率を低減することができる。
【００６１】
窓層兼支持基板における残り厚さが７０μｍを超える溝を形成した場合や、溝を形成しない場合、及び半導体基板の発光層部形成面側に溝を形成した場合には、ブレーキング不良率が高くなる。
【実施例】
【００６２】
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
【００６３】
（実施例１〜５）
図１に示すような本発明の発光素子の製造方法の第一の実施形態に基づいて、発光素子の製造を行った。
まず、図１に示すように、出発基板１００としてＧａＡｓ（００１）からなる基板を準備し、この基板上に、機能層たるダブルヘテロ層（発光層部１０７）をＭＯＶＰＥ法にて形成した。発光層部１０７は、下部クラッド層（第一半導体層）１０１、活性層１０２、上部クラッド層（第二半導体層）１０３を順次積層したものとした。
【００６４】
第一半導体層１０１は、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．６≦ｘ≦１．０、０．４≦ｙ≦０．６）の組成が選択され、本実施例では、第一半導体層として、ｎ型ＡｌＩｎＰクラッド層を０．７μｍ（ドーピング濃度３．０×１０１７／ｃｍ３）、ｎ型Ａｌ０．８５ＧａＩｎＰ層を０．３μｍ（ドーピング濃度１．０×１０１７／ｃｍ３）の２層構造とした。
【００６５】
活性層１０２は、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（０．１５≦ｘ≦０．８、０．４≦ｙ≦０．６）から選択され、波長によって組成ｘ及びｙは変更した。本実施例において活性層は、多重活性層を用いた。活性層及び障壁層の膜厚は求める波長により変更され、それぞれ４〜１２ｎｍの範囲で波長に合わせて調整した。
【００６６】
第二半導体層１０３として、ｐ型ＡｌＩｎＰクラッド層を０．９μｍ（ドーピング濃度３．０×１０１７／ｃｍ３）、ｐ型Ａｌ０．６ＧａＩｎＰ層を０．１μｍ（ドーピング濃度１．０×１０１７／ｃｍ３）の２層構造とした。
【００６７】
発光層部１０７上には、ＧａＩｎＰからなる緩衝層（中間組成層１０４）を成膜し、この緩衝層上にＧａＰからなる窓層兼支持基板１０６をＭＯＶＰＥ法及びＨＶＰＥ法にて１００μｍ程度成膜した。
【００６８】
窓層兼支持基板１０６を形成した後、図１（ｂ）に示すように、ウェットエッチング法により基板１００を除去して自立基板とし、基板１００を除去した面に第一オーミック電極１５１を形成した。第一オーミック電極１５１は、Ｓｉ、Ｚｎ、Ｓを含有するＡｕ電極からなり、膜厚は１．５μｍとした。
【００６９】
次に、図１（ｃ）に示すように、発光層部１０７の一部をフォトリソグラフィー法とエッチング法により切り欠き、発光層領域１１０（非除去部）と、窓層兼支持基板を露出させた領域（除去部）１２０とを設けた。
【００７０】
そして、除去部１２０の窓層兼支持基板１０６上に第二オーミック電極１６１を形成した。第二オーミック電極１６１は、Ｂｅを含有するＡｕ電極からなり、膜厚は１．５μｍとした。
【００７１】
次に、図１（ｄ）に示すように半導体基板Ａ０１の窓層兼支持基板１０６を有する第一の面（０１Ａ）上に、ＳｉＯ２膜を１μｍ形成し、ブレーキング予備線１８１の領域が開口したＳｉＯ２パターン１７０をフォトリソにより設けた。開口幅は２５μｍとした。
【００７２】
次に、ＳｉＯ２パターン１７０を有する半導体基板の第一の面（０１Ａ）と反対側の第二の面（０１Ｂ）にエレクトロンワックスを塗布し、塩酸と硝酸が１：３の割合で混合されたエッチング溶液の中に投入し、開口部１７１をエッチングし溝１８０を形成した。表１に示すように、溝１８０の、窓層兼支持基板１０６における残り厚さ（溝部厚さ）をエッチング時間を変えることによって変化させた。この時、窓層兼支持基板１０６における残り厚さが７０μｍ以下となるように溝１８０を形成した。
【００７３】
次に、図１（ｅ）に示すように、所望の溝深さを設けた半導体基板の第二の面（０１Ｂ）において、ブレーキング予備線１８１に沿ってスクライブ処理を行なった。スクライブ処理は４ポイントのダイヤモンドヘッドを用い、荷重５０ｇにて行なった。
【００７４】
スクライブ処理後、第二の面０１Ｂ表面に保護シートを乗せ、保護シート面と反対側の面から刃を当ててブレーキング処理を実施し、ダイス化した。
【００７５】
（比較例１〜３）
エッチング時間を変えて、溝の窓層兼支持基板における残り厚さを表１に示す厚さとした以外は実施例１と同様な方法で発光素子の製造を行った。
【００７６】
（実施例６〜１０）
塩素プラズマを含有する処理を行い開口部をエッチングしたこと、及び溝の窓層兼支持基板における残り厚さを表１に示す厚さとしたことを除き、実施例１と同様な方法で発光素子の製造を行った。塩素プラズマ源としてＣｌ２、プラズマ印加方式としてＩＣＰを用いた。プラズマ印加出力は１５０Ｗとした。そして所望の溝深さになる様に時間管理で制御を行なった。この時、窓層兼支持基板における残り厚さが７０μｍ以下となるようにして溝を形成した。
【００７７】
（比較例４〜６）
溝の窓層兼支持基板における残り厚さを表１に示す厚さとした以外は、実施例６と同様の方法で発光素子の製造を行った。
【００７８】
（実施例１１〜１５）
窓層兼支持基板の厚さを１２０μｍ程度及び溝の窓層兼支持基板における残り厚さを表１に示す厚さとした以外は実施例１と同様の方法で発光素子の製造を行った。
【００７９】
（比較例７〜１１）
溝の窓層兼支持基板における残り厚さを表１に示す厚さとした以外は実施例１１と同様な方法で発光素子の製造を行った。
【００８０】
（実施例１６〜２０）
窓層兼支持基板の厚さを１２０μｍ程度及び溝の窓層兼支持基板における残り厚さを表１に示す厚さとした以外は、実施例６と同様な方法で発光素子の製造を行った。
【００８１】
（比較例１２〜１６）
溝の窓層兼支持基板における残り厚さを表１に示す厚さとした以外は、実施例１６と同様な方法で発光素子の製造を行った。
【００８２】
実施例１〜１０、及び比較例１〜６について溝の窓層兼支持基板における残り厚さとスクライブ・ブレーキングによる不良率（％）の関係を表１及び図４に示す。実施例１１〜２０、及び比較例７〜１６について溝の窓層兼支持基板における残り厚さとスクライブ・ブレーキングによる不良率（％）の関係を表１及び図５に示す。
【００８３】
【表１】
2019036662.tif 000003
【００８４】
表１、図４及び図５から、７０μｍ以下の残り厚さの溝を形成した実施例では、ブレーキング不良率を低減できたことが判った。
【００８５】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【符号の説明】
【００８６】
１００，２００，３００…基板、  １０１，２０１，３０１…第一半導体層、  １０２，２０２，３０２…活性層、  １０３，２０３，３０３…第二半導体層、  １０４，２０４，３０４…中間組成層、  １０５，２０５，３０５…窓層、  １０６，２０６，３０６…窓層兼支持基板、  １０７，２０７，３０７…発光層部、  １１０，２１０，３１０…非除去部  １１１，２１１，３１１…非除去部のうち、第一オーミック電極を有しない領域、  １２０，２２０，３２０…除去部、  １２１，２２１，３２１…除去部のうち、第二オーミック電極以外の領域、  １３０，２３０，３３０…段差部、  １４０，１４１，１４２，２４０、２４１，２４２，３４０，３４１，３４２…誘電体部、  １５１，２５１，３５１…第一オーミック電極、  １６１，２６１，３６１…第二オーミック電極、  １７０，２７０…ＳｉＯ２パターン、  ２９０…フォトレジストパターン，  １７１，２７１・・・開口部、  １８０，２８０…溝、  １８１，２８１，３８１…ブレーキング予備線、  １８２，２８２，３８２…スクライブ痕、  ０１１，０２１，０３１…ウェーハ、  Ａ０１，Ａ０２，Ａ０３・・・半導体基板、  ０１Ａ，０２Ａ，０３Ａ…半導体基板の発光層部形成面側とは反対側の表面（第一の面）、  ０１Ｂ，０２Ｂ，０３Ｂ…半導体基板の発光層部形成面側の表面（第二の面）。
【図１】
2019036662.tif 000004
【図２】
2019036662.tif 000005
【図３】
2019036662.tif 000006
【図４】
2019036662.tif 000007
【図５】
2019036662.tif 000008