(57)【要約】【課題】  光電変換装置の性能を向上する。【解決手段】  半導体層１０を覆い、ゲート電極２０の上に位置するコンタクトホールを有する層間絶縁膜１７と、コンタクトホールの中に配され、ゲート電極２０に接続されたコンタクトプラグ４０と、層間絶縁膜１７と半導体層１０との間に位置し、電荷保持部１０２を覆う部分３１２、および、ゲート電極２０の上面を覆う部分３２５を有する遮光膜３０と、部分３２５とゲート電極２０との間に位置する誘電体層１４と、を備える光電変換装置であって、誘電体層１４の比誘電率が、層間絶縁膜１７の比誘電率よりも低い。【選択図】  図２
2019075441.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、および、前記電荷保持部で保持された電荷が転送される電荷検出部を含む半導体層と、
前記半導体層の上に配された、トランジスタのゲート電極と、
前記半導体層を覆い、前記ゲート電極の上に位置するコンタクトホールを有する絶縁膜と、
前記コンタクトホールの中に配され、前記ゲート電極に接続されたコンタクトプラグと、
前記絶縁膜と前記半導体層との間に位置し、前記電荷保持部を覆う第１部分、および、前記ゲート電極の上面を覆う第２部分を有する遮光膜と、
前記第２部分と前記ゲート電極との間に位置する誘電体層と、
を備える光電変換装置であって、
前記誘電体層の比誘電率が、前記絶縁膜の比誘電率よりも低いことを特徴とする光電変換装置。
【請求項２】
光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、および、前記電荷保持部で保持された電荷が転送される電荷検出部を含む半導体層と、
前記半導体層の上に配された、トランジスタのゲート電極と、
前記絶縁膜と前記半導体層との間に位置し、前記電荷保持部を覆う第１部分、および、前記ゲート電極の上面を覆う第２部分を有する遮光膜と、
前記第２部分と前記ゲート電極との間に位置する誘電体層と、
を備える光電変換装置であって、
前記誘電体層がｌｏｗ−ｋ材料からなることを特徴とする光電変換装置。
【請求項３】
前記誘電体層の比誘電率が３．５以下である、請求項１または２に記載の光電変換装置。
【請求項４】
前記遮光膜は前記トランジスタのソースまたはドレインを覆う第３部分を有し、前記誘電体層が、前記第３部分と前記半導体層との間に延在する、請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記ゲート電極は、前記電荷検出部に接続されている、請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記第１部分と前記半導体層との間の距離は、前記第２部分と前記半導体層との間の距離よりも小さい、請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記遮光膜は前記光電変換部の一部を覆う第４部分を有し、前記誘電体層は前記第４部分と前記半導体層との間に延在する、請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記誘電体層は前記光電変換部の上に開口を有する、請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記誘電体層と前記ゲート電極との間には、前記誘電体層の前記比誘電率よりも高い比誘電率を有する誘電体膜が設けられている、請求項１乃至８のいずれか１項に記載の光電変換装置。
【請求項１０】
前記遮光膜の端面が、前記ゲート電極の上面の上に位置している、請求項１乃至９のいずれか１項に記載の光電変換装置。
【請求項１１】
前記絶縁膜および前記誘電体層はＳｉおよびＯを含み、前記誘電体層はＣおよびＦの少なくとも一方を含む、請求項１乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
前記誘電体層は有機ポリマーからなる、請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１３】
前記遮光膜には、前記光電変換部の上に位置する第１開口と、前記電荷検出部の上に位置する第２開口とが設けられている、請求項１乃至１１のいずれか１項に記載の光電変換装置。
【請求項１４】
前記第２開口の中には、前記ゲート電極に接続されたコンタクトプラグを含む複数のコンタクトプラグが設けられている、請求項１３に記載の光電変換装置。
【請求項１５】
前記遮光膜には第３開口が設けられており、前記第３開口の中には、前記ゲート電極に接続されたコンタクトプラグを含む複数のコンタクトプラグが設けられている、請求項１３または１４に記載の光電変換装置。
【請求項１６】
前記光電変換部と前記電荷保持部との間の半導体領域の上には第１転送電極が設けられており、前記電荷保持部と前記電荷検出部との間の半導体領域の上には第２転送電極が設けられている、請求項１乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記遮光膜の上には銅を主成分とする配線層が設けられており、前記遮光膜の主成分は銅ではない金属である、請求項１乃至１６のいずれか１項に記載の光電変換装置。
【請求項１８】
前記電荷保持部はｎ型の半導体領域を含み、前記ｎ型の半導体領域と前記半導体層の表面との間にはｐ型の半導体領域が配されている、請求項１乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
請求項１乃至１８のいずれか１項に記載の光電変換装置を備える電子機器であって、
前記光電変換装置に結像する光学系、前記光電変換装置を制御する制御装置、前記光電変換装置から出力された信号を処理する処理装置、前記光電変換装置で得られた情報を表示する表示装置、および、前記光電変換装置で得られた情報を記憶する記憶装置の少なくともいずれか、をさらに備えることを特徴とする電子機器。
【請求項２０】
移動装置を備える輸送機器であって、
請求項１乃至１８のいずれか１項に記載の光電変換装置と、前記光電変換装置で得られた情報に基づいて前記移動装置を操作するための処理を行う処理装置と、をさらに備えることを特徴とする輸送機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遮光膜を備える光電変換装置に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサーにおいては、光電変換部で生成された電荷を保持する電荷保持部を設けることで、グローバル電子シャッター機能を実現することができる。電荷保持期間中に電荷保持部へ光が入射しないように、電荷保持部は遮光膜で覆われる。
【０００３】
特許文献１には、遮光部材が電荷保持部と画素回路のトランジスタのゲート電極を覆うことが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２１９７９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
遮光性能を高めるために遮光膜の面積を大きくしたり、半導体層に近づけたりすると、遮光膜による寄生容量がゲート電極に付加されやすくなる。遮光膜による寄生容量が画素回路の動作に影響を及ぼし、光電変換装置の性能の向上の妨げになることが本発明者らの検討により新たに見出された。
【０００６】
本発明は、光電変換装置の性能を向上することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の第１の観点は、光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、および、前記電荷保持部で保持された電荷が転送される電荷検出部を含む半導体層と、前記半導体層の上に配された、トランジスタのゲート電極と、前記半導体層を覆い、前記ゲート電極の上に位置するコンタクトホールを有する絶縁膜と、前記コンタクトホールの中に配され、前記ゲート電極に接続されたコンタクトプラグと、前記絶縁膜と前記半導体層との間に位置し、前記電荷保持部を覆う第１部分、および、前記ゲート電極の上面を覆う第２部分を有する遮光膜と、前記第２部分と前記ゲート電極との間に位置する誘電体層と、を備える光電変換装置であって、前記誘電体層の比誘電率が、前記絶縁膜の比誘電率よりも低いことを特徴とする光電変換装置。
【０００８】
本開示の第２の観点は、光電変換部、前記光電変換部で生成された電荷を保持する電荷保持部、および、前記電荷保持部で保持された電荷が転送される電荷検出部を含む半導体層と、前記半導体層の上に配された、トランジスタのゲート電極と、前記絶縁膜と前記半導体層との間に位置し、前記電荷保持部を覆う第１部分、および、前記ゲート電極の上面を覆う第２部分を有する遮光膜と、前記第２部分と前記ゲート電極との間に位置する誘電体層と、を備える光電変換装置であって、前記誘電体層がｌｏｗ−ｋ材料からなることを特徴とする光電変換装置。
【発明の効果】
【０００９】
本発明によれば、光電変換装置の性能を向上する上で有利な技術を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】光電変換装置および機器を説明する模式図。
【図２】光電変換装置を説明する模式図。
【図３】光電変換装置の製造方法を説明する模式図。
【発明を実施するための形態】
【００１１】
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。
【００１２】
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については説明を適宜省略する。また、同様の名称で異なる符号を付した構成については、第１構成、第２構成、第３構成・・・などとして区別することが可能である。
【００１３】
（第１実施形態）
図１（ａ）は本発明の実施形態に係る光電変換装置ＡＰＲを備える機器ＥＱＰの模式図である。光電変換装置ＡＰＲは、半導体デバイスＩＣを含む。半導体デバイスＩＣは、半導体集積回路が設けられた半導体チップである。光電変換装置ＡＰＲは半導体デバイスＩＣに加えて、これらを格納するパッケージＰＫＧを含むことができる。光電変換装置ＡＰＲは、イメージセンサーやＡＦ（Ａｕｔｏ  Ｆｏｃｕｓ）センサー、測光センサー、測距センサーとして用いることができる。
【００１４】
機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹおよび機械装置ＭＣＨＮの少なくともいずれかをさらに備え得る。機器ＥＱＰの詳細は後述する。
【００１５】
半導体デバイスＩＣは光電変換部を含む画素回路ＰＸＣが２次元状に配列された画素領域ＰＸを有する。半導体デバイスＩＣは画素領域ＰＸの周囲に周辺領域ＰＲを有することができる。また、周辺領域ＰＲには画素回路ＰＸＣを駆動するための駆動回路、画素回路ＰＸＣからの信号を処理するための信号処理回路、駆動回路や信号処理回路を制御するための制御回路を配置することができる。信号処理回路は、相関二重サンプリング（ＣＤＳ：Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）処理や増幅処理、ＡＤ（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ）変換処理などの信号処理を行うことができる。半導体デバイスＩＣの別の例としては、周辺領域ＰＲに配される周辺回路の少なくとも一部を、画素領域ＰＸが配された半導体層とは別の半導体層に配置して、両方の半導体層を積層することもできる。
【００１６】
図１（ｂ）には、画素回路ＰＸＣの一例を示している、画素回路素子ＰＸＣは、光電変換素子ＰＥＣと、転送ゲートＧＳと、電荷保持容量ＭＥＭと、転送ゲートＴＸと、電荷検出容量ＦＤとを含む。また、画素回路ＰＸＣは、増幅トランジスタＳＦと、リセットトランジスタＲＳと、選択トランジスタＳＬとを含むことができる。光電変換素子ＰＥＣはそれぞれフォトダイオードまたはフォトゲートである。電荷検出容量ＦＤはフローティングディフュージョンによって構成される。転送ゲートＧＳ、ＴＸはＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲート、増幅トランジスタＳＦと、リセットトランジスタＲＳと、選択トランジスタＳＬはＭＩＳトランジスタである。増幅トランジスタＳＦは接合型電界効果トランジスタであってもよい。複数の光電変換素子ＰＥＣが１つの増幅トランジスタＳＦを共有することもできる。
【００１７】
光電変換素子ＰＥＣで生成された信号電荷は、転送ゲートＧＳを介して電荷保持容量ＭＥＭに転送され、電荷保持容量ＭＥＭは、光電変換素子ＰＥＣで生成された電荷を保持する。電荷保持容量ＭＥＭで保持された信号電荷は転送ゲートＴＸを介して電荷検出容量ＦＤに転送される。電荷検出容量ＦＤはフローティングノードＦＮに接続されている。電流源ＣＳと共にソースフォロワ回路を構成する増幅トランジスタＳＦのゲートはフローティングノードＦＮに接続されている。つまり、増幅トランジスタＳＦのゲートは、フローティングノードＦＮを介して、電荷検出容量ＦＤに接続されている。電圧信号としての画素信号が信号出力線ＯＵＴに出力される。リセットトランジスタＲＳはフローティングノードＦＮの電荷、電位のリセットを行い、選択トランジスタＳＬは増幅トランジスタＳＦと信号出力線ＯＵＴとの接続の切り替えを行う。リセットトランジスタＲＳと増幅トランジスタＳＦは電源供給線ＶＤＤに接続されている。信号出力線ＯＵＴと電源供給線ＶＤＤは画素回路ＰＸＣの列毎に設けられている。
【００１８】
図２（ａ）は画素回路ＰＸＣの平面模式図であり、図２（ｂ）は、図２（ａ）の曲線Ａ−Ｂにおける画素回路ＰＸＣの断面模式図である。図２（ａ）では２×２の４画素分の画素回路ＰＸＣを示している。４つの画素回路ＰＸＣは並進対称であり、図の視認性を確保するために異なる事項を説明するための符号を、別々の画素に記載している。図２（ａ）の右側と図２（ｂ）の下側にはハッチングと符号の対応関係を示す凡例を示している。図２（ａ）では複数の部材の重なり方をハッチングの重なりによって示している。
【００１９】
光電変換装置ＡＰＲは、半導体層１０と、半導体層１０の上に配された、トランジスタのゲート電極２０と、半導体層１０の上に配された遮光膜３０と、を備える。
【００２０】
半導体層１０は、例えば単結晶シリコンウェハ上のエピタキシャル層である。半導体層１０は素子分離領域１１で画定された半導体領域を有する。半導体層１０は、各々が半導体領域である、光電変換部１０１、電荷保持部１０２、電荷検出部１０３を含む。半導体層１０は、各々がトランジスタのソースおよび／またはドレインとして機能するｎ型の半導体領域１０４、１０５、１０６を含む。光電変換部１０１、電荷保持部１０２、電荷検出部１０３、半導体領域１０４、１０５、１０６の間には、チャネル領域としての半導体領域が設けられている。例えば、図２（ａ）では、光電変換部１０１、電荷保持部１０２、電荷検出部１０３、半導体領域１０４、１０５、１０６がｎ型の半導体領域であり、半導体層１０のこれら以外の半導体領域がｐ型の半導体領域である。なお、以下の説明では、画素回路において信号電荷として取り扱う電荷を多数キャリアとする導電型に一致する導電型を第一導電型とし、信号電荷として取り扱う電荷を少数キャリアとする導電型に一致する導電型を第二導電型とする。信号電荷として電子を用いる場合にはｎ型が第一導電型、ｐ型が第二導電型となる。
【００２１】
光電変換部１０１は光電変換素子ＰＥＣに相当し、電荷保持部１０２は電荷保持容量ＭＥＭに相当し、電荷検出部１０３は電荷検出容量ＦＤに相当する。電荷検出部１０３はフローティングディフュージョンとなるｎ型の半導体領域により構成されている。光電変換部１０１は電荷蓄積領域としてのｎ型の半導体領域を含み、この光電変換部１０１のｎ型の半導体領域と半導体層１０の表面との間にはｐ型の半導体領域が配されている。この光電変換部１０１上のｐ型の半導体領域は、半導体層１０の表面で生じるノイズ電荷（暗電流）が光電変換部１０１のｎ型の半導体領域に混入することを抑制する。光電変換部１０１は電荷蓄積領域としてのｎ型の半導体領域を含み、この光電変換部１０１のｎ型の半導体領域と半導体層１０の表面との間にはｐ型の半導体領域が配されている。この光電変換部１０１上のｐ型の半導体領域は、半導体層１０の表面で生じるノイズ電荷（暗電流）が光電変換部１０１のｎ型の半導体領域に混入することを抑制する。電荷保持部１０２は電荷保持領域としてのｎ型の半導体領域を含み、この電荷保持部１０２のｎ型の半導体領域と半導体層１０の表面との間にはｐ型の半導体領域が配されている。この電荷保持部１０２上のｐ型の半導体領域は、半導体層１０の表面で生じるノイズ電荷（暗電流）が電荷保持部１０２ｎ型の半導体領域に混入することを抑制する。
【００２２】
チャネル領域としての半導体領域の上に複数のゲート電極２０が設けられている。ゲート電極２０は例えばポリシリコン電極であるが、一部または全部が金属や金属化合物で構成されていてもよい。複数のゲート電極２０は、ゲート電極２０２、２０３、２０４、２０５、２０６を含む。ゲート電極２０２は転送ゲートＧＳを構成し、ゲート電極２０３は転送ゲートＴＸを構成する。そのため、ゲート電極２０２、２０３を転送電極と称することもできる。ゲート電極２０４はリセットトランジスタＲＳを構成し、ゲート電極２０５は増幅トランジスタＳＦを構成し、ゲート電極２０６は選択トランジスタＳＬを構成する。半導体領域１０４が増幅トランジスタＳＦのドレインとして機能し、半導体領域１０５が増幅トランジスタＳＦのソースとして機能し、半導体領域１０６が選択トランジスタＳＬのソースとして機能する。
【００２３】
遮光膜３０はタングステン等の金属を主成分とする金属膜である。遮光膜３０の厚さは、例えば１１０〜２４０ｎｍである。遮光膜３０は図２（ａ）に示すように、開口３０１、３０２、３０３、３０４を有するが、画素回路の大部分を覆っている。開口３０１は光電変換部１０１の上に位置し、開口３０２はゲート電極２０２の上に位置する。光電変換部１０１は開口３０１を介して受光可能になっている。開口３０３はゲート電極２０３、電荷検出部１０３、半導体領域１０４、および、ゲート電極２０５の上に位置する。開口３０４はゲート電極２０６および半導体領域１０６の上に位置する。図２（ａ）に示すように、遮光膜３０は電荷保持部１０２を覆う部分と、ゲート電極２０を覆う部分と、を有する。また、そのほか、遮光膜３０は、トランジスタの半導体領域を覆う部分と、光電変換部１０１の一部を覆う部分と、素子分離領域１１を覆う部分も有する。図２（ｂ）では、遮光膜３０のうち、光電変換部１０１を覆う部分３１１と、電荷保持部１０２を覆う部分３１２と、ゲート電極２０５を覆う部分３２５と、半導体領域１０５を覆う部分３１５と、素子分離領域１１を覆う部分３１０とを示している。遮光膜３０がこれらの半導体領域を覆う部分を含むことは、これらの半導体領域を覆う部分の間で遮光膜３０が連続していることを意味する。
【００２４】
詳細は後述するが、本実施形態では、遮光膜３０とゲート電極２０との間の静電容量を最適化するための工夫を行っている。この静電容量は寄生容量とも呼べるもので、遮光膜３０による寄生容量が画素回路ＰＸＣの動作に影響を及ぼし、光電変換装置の性能の向上の妨げになる。特に、電荷検出容量ＦＤの容量は増幅トランジスタＳＦの入力における電荷電圧変換（Ｖ＝Ｑ／Ｃ）における変換係数（ゲイン）であり画素回路ＰＸＣの性能向上に重要な要因である。電荷検出容量ＦＤの容量を小さくして変換係数を大きくすることで、低輝度における信号の階調性を高めることができ、ダークノイズの低減も可能になる。また、画素回路ＰＸＣの後段の信号処理回路におけるＳ／Ｎを向上することができる。増幅トランジスタＳＦ以外のゲート電極２０に対しては、ゲートのＯＮ／ＯＦＦのスイッチング速度を高め、画素回路ＰＸＣの動作速度を向上できる。
【００２５】
遮光膜３０の上には層間絶縁膜１７が設けられている。そのため、遮光膜３０は層間絶縁膜１７と半導体層１０との間に位置する。層間絶縁膜１７は、例えばＳｉ（ケイ素）とＯ（酸素）を含み、更にＢ（ホウ素）およびＰ（リン）の少なくとも一方を含みうる。誘電体層１４はガラス材料であってもよい。層間絶縁膜１７には複数のコンタクトホール（孔）が設けられており、複数のコンタクトプラグ４０が複数のコンタクトホールの各々の中に配されている。複数のコンタクトプラグ４０は、この複数のコンタクトプラグ４０が設けられたコンタクトホールを有する層間絶縁膜１７に接する。図２（ｂ）に示すように、複数のコンタクトプラグ４０は、コンタクトプラグ４２２、４２３、４１３、４２４、４１４、４２５、４２６、４１６を含む。コンタクトプラグ４２２はゲート電極２０２に接続し、コンタクトプラグ４２３はゲート電極２０３に接続し、コンタクトプラグ４１３は電荷検出部１０３に接続する。コンタクトプラグ４２４はゲート電極２０４に接続し、コンタクトプラグ４１４は半導体領域１０４に接続し、コンタクトプラグ４２５はゲート電極２０５に接続する。コンタクトプラグ４２６はゲート電極２０６に接続し、コンタクトプラグ４１６は半導体領域１０６に接続する。コンタクトプラグ４２２は遮光膜３０の開口３０２の中に設けられている。コンタクトプラグ４２３、４１３、４２４、４１４、４２５は遮光膜３０の開口３０３の中に設けられている。コンタクトプラグ４２６、４１６は遮光膜３０の開口３０４の中に設けられている。このように遮光膜３０の開口３０２、３０３、３０４は、コンタクトプラグ４０を配置するために設けられている。開口３０２、３０３、３０４の中において、コンタクトプラグ４０と遮光膜３０との間に層間絶縁膜１７が位置することで、両者の絶縁が確保される。
【００２６】
層間絶縁膜１７の上とコンタクトプラグ４０（コンタクトプラグ４２２、４２３、４１３、４２４、４１４、４２５、４２６、４１６）の上には配線層５０が設けられている。本例の配線層５０は銅を主成分とする銅配線層であるが、アルミニウムを主成分とするアルミニウム配線層であってもよい。遮光膜３０の主成分である金属（例えばタングステン）は、配線層５０の主成分の金属（例えば銅やアルミニウム）とは異なる。遮光膜３０の主成分を配線層５０の主成分と異ならせることで、半導体層１０の汚染を抑制できる。配線層５０はコンタクトプラグ４２２、４２３、４１３、４２４、４１４、４２５、４２６、４１６のいずれかに接続される、複数の配線（配線パターン）を含む。配線層５０に含まれる複数の配線の中には、コンタクトプラグ４２３とコンタクトプラグ４２５とを接続する配線（ローカル配線）を含む。コンタクトプラグ４２２、４１３、４２４、４１４、４２６、４１６は駆動信号線や電源線、信号出力線などのグローバル配線に接続される。
【００２７】
半導体層１０の各半導体領域、ゲート電極２０２、２０３、２０４、２０５、２０６を連続的に覆うように誘電体膜１３が設けられている。誘電体膜１３は窒化シリコン膜であることが好ましい。誘電体膜１３の厚さは、例えば２０〜２００ｎｍ、好ましくは２５〜１００ｎｍである。窒化シリコン層である誘電体膜１３は様々な役割を有する。誘電体膜１３は遮光膜３０の金属が半導体層１０へ拡散することを抑制する拡散防止の役割を果たしうる。誘電体膜１３は光電変換部１０１の上に位置する部分は光電変換部１０１へ入射する光の反射を低減する反射防止の役割を果たしうる。誘電体膜１３は、コンタクトプラグ４０が配されるコンタクトホールを形成する際のエッチングストッパの役割を果たしうる。
【００２８】
誘電体膜１３と光電変換部１０１との間には絶縁体層１２が設けられている。この絶縁体層１２は酸化シリコン層であることが好ましい。絶縁体層１２の厚さは、誘電体膜１３の厚さよりも小さくてよい。絶縁体層１２の厚さは、例えば５〜５０ｎｍ、好ましくは５〜２０ｎｍである。絶縁体層１２を誘電体膜１３と電荷保持部１０２、電荷検出部１０３、半導体領域１０４、１０５、１０６、素子分離領域１１との間に設けることもできる。絶縁体層１２は窒化シリコン層である誘電体膜１３と半導体層１０やゲート電極２０との間の緩衝層として機能しうる。絶縁体層１２は、誘電体膜１３とゲート電極２０２、２０３、２０４、２０５、２０６の上面および側面との間に延在している。絶縁体層１２は誘電体膜１３とゲート電極２０２、２０３、２０４、２０５、２０６との間にゲート電極２０２、２０３、２０４、２０５、２０６を連続的に覆う様に設けることができる。
【００２９】
誘電体膜１３と遮光膜３０との間には誘電体層１４が設けられている。換言すれば、誘電体層１４と半導体層１０との間に誘電体膜１３が位置することになる。誘電体層１４の比誘電率ε１は、層間絶縁膜１７の比誘電率ε２よりも低いことが好ましい（ε１＜ε２）。また、誘電体層１４の比誘電率ε１は、誘電体膜１３の比誘電率ε３よりも低い（ε１＜ε３）ことが好ましい。さらに、誘電体層１４の比誘電率ε１は、絶縁体層１２の比誘電率ε４よりも低い（ε１＜ε４）ことが好ましい。誘電体膜１３の比誘電率ε３が層間絶縁膜１７の比誘電率ε２よりも高い場合には、誘電体層１４の比誘電率ε１を低くすることがより効果的である。層間絶縁膜１７の比誘電率ε２は絶縁体層１２の比誘電率ε４よりも高くてもよい。典型的には、ε１＜ε４＜ε２＜ε３の関係を満たしうる。
【００３０】
誘電体層１４は例えば公知のｌｏｗ−ｋ材料からなる。ここでいうｌｏｗ−ｋ材料は、比誘電率が３．８未満である誘電体材料を指す。酸化シリコンの比誘電率は３．９〜４．２程度であり、ｌｏｗ−ｋ材料は酸化シリコンより比誘電率が低い材料であるとも言える。誘電体層１４は、例えばＳｉ（ケイ素）とＯ（酸素）を含み、更にＣ（炭素）およびＦ（フッ素）の少なくとも一方を含みうる。誘電体層１４は有機ポリマー材料であってもよい。なお、誘電体層１４の比誘電率ε１は低ければ低いほど寄生容量を低減することができ、比誘電率ε１は３．５以下であることが好ましい。ただし、誘電体層１４自体の安定性や耐熱性、半導体層１０への汚染などの影響を考慮して、誘電体層１４の材料は適切に選択することができる。誘電体層１４の材料を適切に選択する上では、比誘電率ε１は２．０以上であってもよい。なお、層間絶縁膜１７の比誘電率ε２は３．８未満であってもよいし、３．８以上であってよく、４．０〜６．０程度であってもよい。誘電体膜１３の比誘電率ε３は７．０以上８．０以下であってもよい。絶縁体層１２の比誘電率ε３は３．８以上４．３以下であってもよい。
【００３１】
また、誘電体層１４の屈折率は、誘電体膜１３の屈折率より高く層間絶縁膜１７の屈折率以下であってもよい。誘電体層１４が光電変換部１０１の上方の層間絶縁膜１７に近い屈折率を有することで、光電変換部１０１に到達する光量の損失を抑えることができる。また、誘電体層１４は、光電変換部１０１の上に開口（不図示）を有していてもよい。これにより、誘電体層１４の上下の層（例えば層間絶縁膜１７や誘電体膜１３）との界面による反射を抑制できる。誘電体層１４が層間絶縁膜１７よりも低い屈折率を有する場合、部分３１５が覆う半導体領域１０５や部分３１０が覆う素子分離領域１１、部分３１１が覆う光電変換部１０１の端部への高い遮光性を確保できる。その結果、半導体領域１０５や素子分離領域１１、光電変換部１０１を介した光が電荷保持部１０２に侵入することを抑制し、グローバル電子シャッターによる撮像を高画質化できる。誘電体層１４は、遮光膜３０の下のみに存在してもよい。
【００３２】
誘電体層１４の厚さは、例えば２０〜８０ｎｍである。誘電体層１４は遮光膜３０の下地を平坦化する役割を果たしうる。そのため、誘電体層１４の厚さは、誘電体膜１３の厚さよりも大きいことが好ましい。
【００３３】
図２（ｂ）から理解されるように、半導体層１０のうちでその上にゲート電極２０が設けられていない部分と遮光膜３０との距離は、半導体層１０の表面と遮光膜３０との間の絶縁体層および誘電体層の厚さに対応する。なお、遮光膜３０までの距離は、遮光膜３０の下面までの距離を意味する。本例では、絶縁体層１２の厚さと、誘電体膜１３の厚さと、誘電体層１４の厚さとの和が、半導体層１０の表面と遮光膜３０との距離に一致する。他の絶縁体層が存在する場合には他の絶縁体層の厚さを加えた分が半導体層１０の表面と遮光膜３０との距離に一致する。
【００３４】
図２（ｂ）には、遮光膜３０のうちの光電変換部１０１を覆う部分３１１と半導体層１０との間の距離Ｄ１を示している。遮光膜３０のうちの電荷保持部１０２を覆う部分３１２と半導体層１０との間の距離Ｄ２を示している。遮光膜３０のうちの半導体領域１０５を覆う部分３１５と半導体層１０との間の距離Ｄ４を示している。遮光膜３０のうちの素子分離領域１１を覆う部分３１６と遮光膜３０との間の距離Ｄ５を示している。本例では、距離Ｄ１、Ｄ２、Ｄ４、Ｄ５は互いに等しく、これらを総称して距離Ｄｓｕｂとする（距離Ｄｓｕｂ＝Ｄ１、Ｄ２、Ｄ４、Ｄ５）。距離Ｄｓｕｂはゼロよりも大きいこと好ましい（Ｄｓｕｂ＞０）これは、遮光膜３０の金属成分等による半導体層１０の汚染を抑制するためである。遮光膜３０の部分３１１、３１２、３１５の間には絶縁体層１２、誘電体膜１３、誘電体層１４が位置するため、距離Ｄｓｕｂは絶縁体層１２と誘電体膜１３と誘電体層１４との厚さの和に相当する。距離Ｄｓｕｂは例えば２５〜２５０ｎｍであり、好ましくは５０〜２５０ｎｍである。
【００３５】
半導体層１０と遮光膜３０のうちのゲート電極２０を覆う部分との距離は、ゲート電極２０の上面と遮光膜３０との間の絶縁体層および誘電体層の厚さと、ゲート電極２０の厚さとの和に対応する。図２（ｂ）には、遮光膜３０のうちのゲート電極２０５の上面を覆う部分３２５と半導体層１０との距離Ｄ３を示している。なお、ゲート電極２０２、２０３、２０４、２０６等の複数のゲート電極２０の上面と遮光膜３０との距離Ｄｇｔは、それぞれ距離ＤＳｕｂに等しい（Ｄｇｔ＝ＤＳｕｂ）と見なしてよい。距離Ｄｇｔは例えば５０〜５００ｎｍであり、好ましくは５０〜２５０ｎｍである。
【００３６】
部分３１２と半導体層１０との間の距離Ｄ２が、部分３２５と半導体層１０との間の距離Ｄ３よりも小さい（Ｄ２＜Ｄ３）。距離Ｄ３と距離Ｄ２の違いはゲート電極２０の厚さに起因するものである。このようにすることで、部分３１２が覆う電荷保持部１０２への高い遮光性を確保できる。
【００３７】
また、部分３２５と半導体層１０との間の距離Ｄ３が、半導体領域１０５を覆う部分３１５と半導体層１０との間の距離Ｄ４よりも大きい（Ｄ４＜Ｄ３）。素子分離領域１１を覆う部分３１０と素子分離領域１１との間の距離Ｄ５は、部分３２５と半導体層１０との間の距離Ｄ３よりも小さい（Ｄ５＜Ｄ３）。光電変換部１０１を覆う部分３１１と半導体層１０との間の距離Ｄ１は、部分３２５と半導体層１０との距離Ｄ３よりも小さい（Ｄ１＜Ｄ３）。このようにすることで、ゲート電極２０５に生じる寄生容量を低減しつつ、部分３１５が覆う半導体領域１０５や部分３１０が覆う素子分離領域１１、部分３１１が覆う光電変換部１０１の端部への高い遮光性を確保できる。その結果、半導体領域１０５や素子分離領域１１、光電変換部１０１を介した光が電荷保持部１０２に侵入することを抑制し、グローバル電子シャッターによる撮像を高画質化できる。
【００３８】
ここではゲート電極２０５の上面と遮光膜３０の部分３２５との間の構造について説明した。ゲート電極２０５への寄生容量は電荷電圧変換（Ｖ＝Ｑ／Ｃ）における変換係数に直接的に効いてくるため、距ゲート電極２０５の上面と遮光膜３０の部分３２５との間の構造を上記した低比誘電率の構造にすることが好ましい。ゲート電極２０５以外のゲート電極２０２、２０３、２０４、２０６への寄生容量は、ゲートのスイッチング速度を低下させうる。そのため、ゲート電極２０２、２０３、２０４、２０６の上面と遮光膜３０との間の構造についても同様に、比誘電率を低くすることが好ましい。そのためには、ｌｏｗ−ｋ材料からなる誘電体層１４を遮光膜３０とゲート電極２０２、２０３、２０４、２０６との間に延在させればよい。
【００３９】
さらに、部分３１２と半導体層１０との間の距離Ｄ３と部分３１１と半導体層１０との間の距離Ｄ１との差（Ｄ３−Ｄ１）は、ゲート電極２０５等のゲート電極２０の厚さＴｇと異なっていてもよいが、本例では同じである。距離Ｄ３と距離Ｄ１との差を極端に大きくすると、遮光膜３０に生じる凹凸の高低差が大きくなり、遮光膜３０での反射光が迷光となったり、遮光膜３０に段切れが生じやすくなったりする。距離Ｄ３と距離Ｄ１との差をゲート電極２０の厚さＴｇの２倍以下にしておくことで、遮光膜３０の上面の形状を良好にすることができる。
【００４０】
増幅トランジスタＳＦのソースである半導体領域１０４と遮光膜３０との距離も、距離Ｄ４と同様に、距離Ｄ３よりも小さくてもよい。また、他のトランジスタのソースやドレインと遮光膜３０との距離も、当該トランジスタのゲート電極と遮光膜３０との距離よりも小さくてもよい。
【００４１】
遮光膜３０の部分３１１、３１２、３１５とゲート電極２０の側面との距離Ｄｇｓについては、距離ＤＳｕｂよりも大きくすることが、ゲート電極２０への寄生容量の低減に有効である。距離Ｄｇｔは距離Ｄｇｓよりも小さくても大きくてもよい。ゲート電極２０の側面の総面積（４つの側面の面積の和）よりもゲート電極２０の上面の面積の方が大きければ、距離Ｄｇｔは距離Ｄｇｓよりも大きいことが好ましい。ゲート電極２０の側面の総面積よりもゲート電極２０の上面の面積の方が小さければ、距離Ｄｇｔは距離Ｄｇｓよりも小さいことが好ましい。
【００４２】
以上のように、比誘電率ε１＜比誘電率ε２とすることで、ゲート電極２０への寄生容量を低減して画素回路ＰＸＣの性能を向上することができる。
【００４３】
これ以外にも画素回路ＰＸＣの性能を向上するための工夫を説明する。遮光膜３０の開口３０３が電荷検出部１０３の上に位置することで、開口３０３の分だけ遮光膜３０が電荷検出部１０３に重ならないため、電荷検出部１０３への遮光膜３０の寄生容量を低減できる。同様に、遮光膜３０の開口３０３がゲート電極２０５の上に位置することで、開口３０３の分だけ遮光膜３０がゲート電極２０５に重ならないため、ゲート電極２０５への遮光膜３０の寄生容量を低減できる。開口３０２がゲート電極２０２の上に位置し、開口３０４がゲート電極２０６の上に位置することについても同様である。
【００４４】
なお、開口３０３を設けなくても、ゲート電極２０５を電荷検出部１０３へ接続することは可能であり、コンタクトプラグ４２３を用いずに、ゲート電極２０５を延在させて、ゲート電極２０５を電荷検出部１０３へ接触させればよい。しかし、そうすると延在させたゲート電極２０５と遮光膜３０とが重なる面積が大きくなり、寄生容量を十分に低減できなくなる。本実施形態では、ゲート電極２０５へ接続されたコンタクトプラグ４２５と電荷検出部１０３へ接続されたコンタクトプラグ４２３とが同じ開口３０３に配置されている。このことも、コンタクトプラグ４２３、４２５と遮光膜３０との間の寄生容量を低減して、電荷検出容量ＦＤの容量を低減する上で効果的である。
【００４５】
開口３０３を画定する遮光膜３０の端面はゲート電極２０５の上面の上に位置することで、遮光領域を広くできるため、遮光性が向上する。同様に、開口３０３を画定する遮光膜３０の端面はゲート電極２０３、２０４の上面の上にも位置する。開口３０２を画定する遮光膜３０の端面はゲート電極２０２の上面の上に位置し、開口３０４を画定する遮光膜３０の端面はゲート電極２０６の上面の上に位置する。
【００４６】
このように、電荷保持部１０２以外の半導体領域の遮光性を高めることは、電荷保持部１０２以外の半導体領域が光電変換部１０１の近くに配置されている場合に特に効果的である。図２（ａ）から分かるように、ゲート電極２０４、２０５と光電変換部１０１との間にはトランジスタが配されていない。ゲート電極２０４、２０５とゲート電極２０２と結ぶ少なくとも１本の直線上にゲート電極２０３が位置しない。図２（ｂ）に示した断面図は、図２（ａ）における曲線Ａ−Ｂにおける断面図であることに留意すべきである。
【００４７】
図３を用いて、図２に示した光電変換装置ＡＰＲの製造方法を説明する。
【００４８】
図３（ａ）に示す工程ａでは、半導体層１０を含む基板（ウエハ）に素子分離領域（不図示）やウェル領域（不図示）を形成する。半導体層１０の上にゲート絶縁膜（不図示）を形成し、ゲート絶縁膜上にゲート電極２０となる導電体膜２００を形成する。導電体膜２００は例えばポリシリコン膜またはアモルファスシリコン膜である。導電体膜２００の上には、フォトリソグラフィによってレジストパターン２２０が形成されている。
【００４９】
図３（ｂ）に示す工程ａでは、レジストパターン２２０をマスクとして用いたドライエッチングにより、導電体膜２００を、パターニングする。これにより、ゲート電極２０（ゲート電極２０２、２０３、２０４、２０５、２０６）を形成する。
【００５０】
図３（ｃ）に示す工程ｃでは、酸化シリコン層である絶縁体層１２（不図示）を全面に形成し、さらに絶縁体層１２の上に窒化シリコン膜である誘電体膜１３を成膜する。そして、誘電体膜１３の上に第１の誘電体層を形成し、この第１の誘電体層をエッチバックしてゲート電極２０の側面を覆うサイドウォールスペーサとしての誘電体層１４１を形成する。
【００５１】
図３（ｄ）に示す工程ｄでは、誘電体層１４１を覆う様に全面にｌｏｗ−ｋ材料からなる誘電体層１４２を積層する。誘電体層１４１と誘電体層１４２とを合わせたものが誘電体層１４となる。なお、誘電体層１４１と誘電体層１４２と異なる材質を用いてもよい。さらに、誘電体層１４の上にタングステン膜等の金属膜３００を成膜する。本工程ｄにおいて、誘電体層１４１は、金属膜３００を成膜する際の金属膜の被覆性（カバレッジ）向上の役割を果たしうる。
【００５２】
図３（ｅ）に示す工程ｅでは、フォトリソグラフィおよびドライエッチングにより金属膜３００をパターニングすることにより、所定の開口を有する遮光膜３０が形成される。また、本工程ｅにおいて、誘電体層１４２は、金属膜をドライエッチングする際に誘電体膜１３がエッチングされてしまうことを防ぐ保護層としての役割を果たしうる。誘電体膜１３がエッチングによって厚さが変化すると誘電体膜１３の反射防止性能が低下してしまう可能性があるが、誘電体層１４（誘電体層１４２）を設けることで光学特性を向上することができる。
【００５３】
図３（ｆ）に示す工程ｆでは、遮光膜３０の上に酸化シリコン膜等の層間絶縁膜１７を成膜し、必要に応じてＣＭＰ法などの研磨法を用いて層間絶縁膜１７を平坦化する。層間絶縁膜１７に複数のコンタクトホール１７１、１７２を形成する。コンタクトホール１７１は半導体層１０に達し、コンタクトホール１７２はゲート電極２０に達する。コンタクトホール１７１、１７２を層間絶縁膜１７に形成する際に、誘電体膜１３が一時的なエッチングストッパとして機能しうる。
【００５４】
その後は、層間絶縁膜１７のコンタクトホール１７１、１７２内にコンタクトプラグ４０を形成する。その後、層間絶縁膜１７およびコンタクトホール１７１、１７２の上に層間絶縁膜１９を形成する。コンタクトホール１７１、１７２を露出するように層間絶縁膜１９にトレンチを形成し、トレンチ内に銅などの導電材料を埋め込み、トレンチ外の余計な導電材料を研磨して除去する。このようにシングルダマシン法によって銅を主成分とする配線層５０を形成する。その後は必要に応じた数の銅を主成分とした配線層を形成する。さらに必要に応じて、光導波路やカラーフィルタ、マイクロレンズを形成する。
【００５５】
そして、ウエハをダイシングし、パッケージングして光電変換装置ＡＰＲを製造できる。
【００５６】
本実施形態の光電変換装置ＡＰＲによれば、電荷保持部１０２の遮光を犠牲にすることなく、ゲート電極２０の遮光膜３０に起因する寄生容量を低減することができる。これにより、ダークノイズの低減が可能になり、ＳＮ比の良好な光電変換装置ＡＰＲを提供することが可能になる。
【００５７】
図１（ａ）に示した機器ＥＱＰについて詳述する。光電変換装置ＡＰＲは半導体層１０を有する半導体デバイスＩＣの他に、半導体デバイスＩＣを収容するパッケージＰＫＧを含みうる。パッケージＰＫＧは、半導体デバイスＩＣが固定された基体と、半導体デバイスＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体デバイスＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。
【００５８】
機器ＥＱＰは、光学系ＯＰＴ、制御装置ＣＴＲＬ、処理装置ＰＲＣＳ、表示装置ＤＳＰＬ、記憶装置ＭＭＲＹの少なくともいずれかをさらに備え得る。光学系ＯＰＴは光電変換装置ＡＰＲに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＴＲＬは光電変換装置ＡＰＲを制御するものであり、例えばＡＳＩＣなどの光電変換装置である。処理装置ＰＲＣＳは光電変換装置ＡＰＲから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの光電変換装置である。表示装置ＤＳＰＬは光電変換装置ＡＰＲで得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＭＲＹは、光電変換装置ＡＰＲで得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置ＭＭＲＹは、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。機械装置ＭＣＨＮはモーターやエンジン等の可動部あるいは推進部を有する。機器ＥＱＰでは、光電変換装置ＡＰＲから出力された信号を表示装置ＤＳＰＬに表示したり、機器ＥＱＰが備える通信装置（不図示）によって外部に送信したりする。そのために、機器ＥＱＰは、光電変換装置ＡＰＲが有する記憶回路や演算回路とは別に、記憶装置ＭＭＲＹや処理装置ＰＲＣＳを更に備えることが好ましい。
【００５９】
図１（ａ）に示した機器ＥＱＰは、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器でありうる。カメラにおける機械装置ＭＣＨＮはズーミングや合焦、シャッター動作のために光学系ＯＰＴの部品を駆動することができる。また、機器ＥＱＰは、車両や船舶、飛行体などの輸送機器でありうる。輸送機器における機械装置ＭＣＨＮは移動装置として用いられうる。輸送機器としての機器ＥＱＰは、光電変換装置ＡＰＲを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置ＰＲＣＳは、光電変換装置ＡＰＲで得られた情報に基づいて移動装置としての機械装置ＭＣＨＮを操作するための処理を行うことができる。
【００６０】
本実施形態による光電変換装置ＡＰＲを用いれば、グローバル電子シャッターにより得られる画像の高画質化が可能となる。そのため、光電変換装置ＡＰＲを輸送機器に搭載して輸送機器の外部の撮影や外部環境の測定を行う際に優れた画質や測定精度を得ることができる。また、輸送機器に搭載なように信頼性を高めることができる。よって、輸送機器の製造、販売を行う上で、本実施形態の光電変換装置ＡＰＲの輸送機器への搭載を決定することは、輸送機器の性能を高める上で有利である。
【００６１】
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、実施形態の開示内容は、本明細書に明記したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。
【符号の説明】
【００６２】
１０  半導体層
１０１  光電変換部
１０２  電荷保持部
１０３  電荷検出部
１０５  半導体領域（ソース）
２０５  ゲート電極
３０  遮光膜
１４  誘電体層
【図１】
2019075441.tif 000003
【図２】
2019075441.tif 000004
【図３】
2019075441.tif 000005