(57)【要約】【課題】有機ＥＬ素子を用いる表示パネルであって、有機ＥＬ素子の電極を形成する導電層の電位を測定できる表示パネルなどを提供する。【解決手段】表示パネル１０は、コンタクト領域１６を備え、コンタクト領域１６は、有機ＥＬ素子１４０の一方の電極を形成する上方導電層３０と、上方導電層３０の下方に配置される下方導電層６０と、上方導電層３０と下方導電層６０との間に配置される中間層４０と、下方導電層６０と中間層４０との間に配置される絶縁層５０とを有し、中間層４０は、上方導電層３０と導通する導電性の第一領域４１及び第二領域４２と、第一領域４１及び第二領域４２を分離する絶縁性の分離領域４３とを含み、下方導電層６０は、第一コンタクトホール５１を介して第一領域４１と導通する第一配線６１と、第二コンタクトホール５２を介して第二領域４２と導通する第二配線６２とを含む。【選択図】図５Ｃ
2019075304.tif 000002
【特許請求の範囲】
【請求項１】
各々が有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を含む複数の画素を有する表示領域と、
前記表示領域の外側に配置されるコンタクト領域とを備え、
前記コンタクト領域は、
前記有機ＥＬ素子の一方の電極を形成する上方導電層と、
前記上方導電層の下方に配置される下方導電層と、
前記上方導電層と前記下方導電層との間に配置される中間層と、
前記下方導電層と前記中間層との間に配置される絶縁層とを有し、
前記絶縁層は、第一コンタクトホール及び第二コンタクトホールを有し、
前記中間層は、前記上方導電層と導通する導電性の第一領域及び第二領域と、前記第一領域及び前記第二領域を分離する絶縁性の分離領域とを含み、
前記下方導電層は、前記第一コンタクトホールを介して前記第一領域と導通する第一配線と、前記第二コンタクトホールを介して前記第二領域と導通する第二配線とを含む
表示パネル。
【請求項２】
前記絶縁層は、第三コンタクトホールをさらに有し、
前記下方導電層は、前記第三コンタクトホールを介して前記第一領域と導通する第三配線をさらに含む
請求項１に記載の表示パネル。
【請求項３】
前記中間層の平面視において、前記第一領域は、前記第二領域を包囲する
請求項１又は２に記載の表示パネル。
【請求項４】
前記第一配線に接続される第一パッドと、
前記第二配線に接続される第二パッドとをさらに備える
請求項１〜３のいずれか１項に記載の表示パネル。
【請求項５】
請求項１〜４のいずれか１項に記載の表示パネルを備える
表示装置。
【請求項６】
前記第一配線に接続され、前記第一配線に電圧を印加するレギュレータと、
前記第二配線に接続され、前記第二配線の電位を測定する電位モニタと、
前記電位モニタによって測定された前記第二配線の電位に基づいて、前記レギュレータが前記第一配線に印加する電圧を制御する制御回路とをさらに備える
請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いる表示パネル及び表示装置に関する。
【背景技術】
【０００２】
従来、有機ＥＬ素子を用いる表示装置が開発されている。このような表示装置においては、有機ＥＬ素子のアノード及びカソードの間に電圧を印加することによって、有機ＥＬ素子を発光させる。有機ＥＬ素子のカソードには、配線を介してカソード電圧を印加するための電源が接続されている。ここで、電源からカソードまでの配線には、例えば、端子部などにおいて二つの導体を接触させる接触部があるため、当該接触部において接触抵抗が存在する。接触部において接触不良がある場合、接触部における接触抵抗が増大し、所望の電位をカソードに印加できない。このため、有機ＥＬ素子を所望の輝度で発光させることができない。また、接触部において接触抵抗が高い場合、画素の駆動方法によっては、クロストークといった画品位悪化の原因となり得る。
【０００３】
そこで、電源から表示パネルまでの間に存在する接触抵抗を測定できる表示装置が提案されている（例えば、特許文献１）。特許文献１に開示された表示装置においては、電源から表示パネルまでの配線に存在する接触抵抗を測定し、接触抵抗に応じた電位を配線に印加することで、所望の輝度で有機ＥＬ素子を発光させようとしている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１６９９９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された表示装置では、表示パネルに設けられた端子の電位をカソード電位として測定し、測定された電位に基づいてカソードまでの接触抵抗を測定している。しかしながら、当該端子からカソードを形成する導電層までの間には、一般に一つ以上の接触部が存在する。このため、特許文献１に開示された表示装置においては、表示パネル内における接触抵抗を測定できない。つまり、特許文献１に開示された表示装置においては、カソードを形成する導電層そのものの電位を測定することができないため、当該導電層から表示パネルの端子までの間に存在する接触抵抗を測定できない。
【０００６】
本開示は、上記の課題に鑑みてなされたものであり、有機ＥＬ素子を用いる表示パネルであって、有機ＥＬ素子の電極を形成する導電層の電位を測定できる表示パネル及びそれを備える表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本開示の一態様に係る表示パネルは、各々が有機ＥＬ素子を含む複数の画素を有する表示領域と、前記表示領域の外側に配置されるコンタクト領域とを備え、前記コンタクト領域は、前記有機ＥＬ素子の一方の電極を形成する上方導電層と、前記上方導電層の下方に配置される下方導電層と、前記上方導電層と前記下方導電層との間に配置される中間層と、前記下方導電層と前記中間層との間に配置される絶縁層とを有し、前記絶縁層は、第一コンタクトホール及び第二コンタクトホールを有し、前記中間層は、前記上方導電層と導通する導電性の第一領域及び第二領域と、前記第一領域及び前記第二領域を分離する絶縁性の分離領域とを含み、前記下方導電層は、前記第一コンタクトホールを介して前記第一領域と導通する第一配線と、前記第二コンタクトホールを介して前記第二領域と導通する第二配線とを含む。
【０００８】
また、上記目的を達成するために、本開示の一態様に係る表示装置は、上記表示パネルを備える。
【発明の効果】
【０００９】
本開示によれば、有機ＥＬ素子を用いる表示パネルであって、有機ＥＬ素子の電極を形成する導電層の電位を測定できる表示パネル及びそれを備える表示装置を提供できる。
【図面の簡単な説明】
【００１０】
【図１Ａ】図１Ａは、実施の形態１に係る表示パネルの全体構成を示す模式的な平面図である。
【図１Ｂ】図１Ｂは、実施の形態１の変形例に係る表示パネルの全体構成を示す模式的な平面図である。
【図２】図２は、実施の形態１に係る表示領域の構成の一例を示す模式的な断面図である。
【図３】図３は、実施の形態１に係る表示領域のピクセルバンクの一例を示す斜視図である。
【図４】図４は、実施の形態１に係る表示パネルにおける画素回路の構成の一例を示す電気回路図である。
【図５Ａ】図５Ａは、実施の形態１に係る表示パネルのコンタクト領域の構成を示す模式的な平面図である。
【図５Ｂ】図５Ｂは、実施の形態１に係る表示パネルのコンタクト領域の構成を示す第一の模式的な断面図である。
【図５Ｃ】図５Ｃは、実施の形態１に係る表示パネルのコンタクト領域の構成を示す第二の模式的な断面図である。
【図５Ｄ】図５Ｄは、実施の形態１に係る表示パネルのコンタクト領域の構成を示す第三の模式的な断面図である。
【図５Ｅ】図５Ｅは、実施の形態１に係る表示パネルのコンタクト領域の構成を示す第四の模式的な断面図である。
【図６Ａ】図６Ａは、比較例のコンタクト領域の構成を示す模式的な平面図である。
【図６Ｂ】図６Ｂは、比較例のコンタクト領域の構成を示す第一の模式的な断面図である。
【図６Ｃ】図６Ｃは、比較例のコンタクト領域の構成を示す第二の模式的な断面図である。
【図６Ｄ】図６Ｄは、比較例のコンタクト領域の構成を示す第三の模式的な断面図である。
【図７】図７は、実施の形態１に係るコンタクト領域における等価回路を示す回路図である。
【図８】図８は、実施の形態２に係る表示装置の機能構成を示すブロック図である。
【発明を実施するための形態】
【００１１】
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１２】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１３】
また、各図は模式図であり、必ずしも厳密に図示されたものではない。したがって、各図において縮尺等は必ずしも一致していない。なお、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１４】
また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、２つの構成要素が互いに間隔をあけて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに接する状態で配置される場合にも適用される。
【００１５】
（実施の形態１）
［１−１．表示パネルの全体構成］
実施の形態１に係る表示パネルの全体構成について図面を用いて説明する。図１Ａは、本実施の形態に係る表示パネル１０の全体構成を示す模式的な平面図である。図１Ｂは、本実施の形態の変形例に係る表示パネル１０ａの全体構成を示す模式的な平面図である。
【００１６】
本実施の形態に係る表示パネル１０は、有機ＥＬ素子を用いる表示パネルである。表示パネル１０は、図１Ａに示されるように、表示領域１２と、コンタクト領域１６とを備える。本実施の形態では、表示パネル１０は、さらに、パッド配置領域７０と、ゲート駆動回路領域８０と、絶縁領域１４とを備える。表示パネル１０は、ガラス基板などからなる基板２０を備え、基板２０と、基板２０上に形成された回路などとによって上記各領域が形成される。
【００１７】
［１−２．表示領域］
以下、表示領域１２について図面を用いて説明する。図２は、本実施の形態に係る表示領域１２の構成の一例を示す模式的な断面図である。図３は、本実施の形態に係る表示領域１２のピクセルバンクの一例を示す斜視図である。
【００１８】
表示領域１２は、各々が有機ＥＬ素子を含む複数の画素を有する領域である。図２に示されるように、表示領域１２は、ＴＦＴ基板１２０と、有機ＥＬ素子１４０との積層構造により構成される。
【００１９】
ＴＦＴ基板１２０は、複数個の薄膜トランジスタが配置された基板である。ＴＦＴ基板１２０は、基板２０と、基板２０上にマトリクス状に配置された複数の画素１３０とを備える。各画素１３０には画素回路１３１が設けられている。
【００２０】
有機ＥＬ素子１４０は、アノード１４１、有機材料からなる発光層であるＥＬ層１４２及び透明なカソードである上方導電層３０からなる発光素子である。有機ＥＬ素子１４０は、複数の画素１３０のそれぞれに対応して形成されており、各画素１３０に設けられた画素回路１３１によって各有機ＥＬ素子１４０の発光の制御が行われる。有機ＥＬ素子１４０は、複数の薄膜トランジスタを覆うように形成された層間絶縁膜（平坦化層）の上に形成される。
【００２１】
また、有機ＥＬ素子１４０は、アノード１４１と上方導電層３０との間にＥＬ層１４２が配置された構成となっている。アノード１４１とＥＬ層１４２との間にはさらに正孔輸送層（不図示）が積層形成され、ＥＬ層１４２と上方導電層３０との間にはさらに電子輸送層（不図示）が積層形成されている。なお、アノード１４１と上方導電層３０との間には、その他の有機機能層が設けられていてもよい。
【００２２】
各画素１３０は、それぞれの画素回路１３１によって駆動制御される。また、ＴＦＴ基板１２０には、画素１３０の行方向に沿って配置される複数のゲート配線（走査線）１５０と、ゲート配線１５０と交差するように画素１３０の列方向に沿って配置される複数のソース配線（信号配線）１６０と、ソース配線１６０と平行に配置される複数の電源配線（図２では省略）とが形成されている。各画素１３０は、例えば、直交するゲート配線１５０とソース配線１６０とによって区画されている。
【００２３】
ゲート配線１５０は、各画素回路１３１に含まれるスイッチング素子として動作する薄膜トランジスタのゲート電極と行毎に接続されている。ソース配線１６０は、各画素回路１３１に含まれるスイッチング素子として動作する薄膜トランジスタのソース電極と列毎に接続されている。電源配線は、各画素回路１３１に含まれる駆動素子として動作する薄膜トランジスタのドレイン電極と列毎に接続されている。
【００２４】
図３に示すように、表示領域１２の各画素１３０は、３色（赤色、緑色、青色）のサブ画素１３０Ｒ、１３０Ｇ、１３０Ｂによって構成されており、これらのサブ画素１３０Ｒ、１３０Ｇ、１３０Ｂは、表示面上に複数個マトリクス状に配列されるように形成されている。各サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂは、バンク１２１によって互いに分離されている。
【００２５】
バンク１２１は、ゲート配線１５０に平行に延びる突条と、ソース配線１６０に平行に延びる突条とが互いに交差するように、格子状に形成されている。そして、この突条で囲まれる部分（すなわち、バンク１２１の開口部）の各々とサブ画素１３０Ｒ、１３０Ｇ、１３０Ｂの各々とが一対一で対応している。なお、本実施の形態において、バンク１２１はピクセルバンクとしたが、ラインバンクとしても構わない。
【００２６】
アノード１４１は、ＴＦＴ基板１２０上の層間絶縁膜（平坦化層）上でかつバンク１２１の開口部内に、サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂ毎に形成されている。同様に、ＥＬ層１４２は、アノード１４１上でかつバンク１２１の開口部内に、サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂ毎に形成されている。透明な上方導電層３０は、複数のバンク１２１上で、かつ、全てのＥＬ層１４２（全てのサブ画素１３０Ｒ、１３０Ｇ、１３０Ｂ）を覆うように、連続的に形成されている。
【００２７】
さらに、画素回路１３１は、各サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂ毎に設けられており、各サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂと、対応する画素回路１３１とは、コンタクトホール及び中継電極によって電気的に接続されている。なお、サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂは、ＥＬ層１４２の発光色が異なることを除いて同一の構成である。
【００２８】
［１−３．画素回路］
ここで、画素１３０における画素回路１３１の回路構成の一例について、図４を用いて説明する。図４は、本実施の形態に係る表示パネル１０における画素回路１３１の構成の一例を示す電気回路図である。
【００２９】
図４に示すように、画素回路１３１は、駆動素子として動作する薄膜トランジスタ１３２と、スイッチング素子として動作する薄膜トランジスタ１３３と、対応する画素１３０に表示するためのデータを記憶するキャパシタ１３４とで構成される。本実施の形態において、薄膜トランジスタ１３２は、有機ＥＬ素子１４０を駆動するための駆動トランジスタであり、薄膜トランジスタ１３３は、画素１３０を選択するためのスイッチングトランジスタである。
【００３０】
薄膜トランジスタ１３２は、薄膜トランジスタ１３３のドレイン電極１３３ｄ及びキャパシタ１３４の一端に接続されるゲート電極１３２ｇと、電源配線１７０に接続されるドレイン電極１３２ｄと、キャパシタ１３４の他端と有機ＥＬ素子１４０のアノード１４１とに接続されるソース電極１３２ｓと、半導体膜（図示せず）とを備える。この薄膜トランジスタ１３２は、キャパシタ１３４が保持しているデータ電圧に対応する電流を電源配線１７０からソース電極１３２ｓを通じて有機ＥＬ素子１４０のアノード１４１に供給する。これにより、有機ＥＬ素子１４０では、アノード１４１から上方導電層３０へと駆動電流が流れてＥＬ層１４２が発光する。
【００３１】
薄膜トランジスタ１３３は、ゲート配線１５０に接続されるゲート電極１３３ｇと、ソース配線１６０に接続されるソース電極１３３ｓと、キャパシタ１３４の一端及び薄膜トランジスタ１３２のゲート電極１３２ｇに接続されるドレイン電極１３３ｄと、半導体膜（図示せず）とを備える。この薄膜トランジスタ１３３は、接続されたゲート配線１５０及びソース配線１６０に所定の電圧が印加されると、当該ソース配線１６０に印加された電圧がデータ電圧としてキャパシタ１３４に保存される。
【００３２】
なお、上記構成の表示領域１２では、ゲート配線１５０とソース配線１６０との交点に位置する画素１３０毎に表示制御を行うアクティブマトリクス方式が採用されている。これにより、各画素１３０（各サブ画素１３０Ｒ、１３０Ｇ、１３０Ｂ）の薄膜トランジスタ１３２及び１３３によって、対応する有機ＥＬ素子１４０が選択的に発光し、所望の画像が表示される。
【００３３】
［１−４．コンタクト領域］
コンタクト領域１６について説明する。コンタクト領域１６は、表示領域１２の外側に配置される領域であって、表示領域１２に配置された導電層と、他の導電層とを接触させる領域である。本実施の形態では、図１Ａに示されるように、コンタクト領域１６が、長方形状の表示領域１２の外縁の全周に沿って、表示領域１２の外側に配置されている。なお、コンタクト領域１６の構成は、これに限定されない。例えば、図１Ｂに示される本実施の形態の変形例に係る表示パネル１０ａのように、二つのコンタクト領域１６が、長方形状の表示領域１２の外縁のうち二つの長辺に沿ってそれぞれ配置されてもよい。この場合、二つのコンタクト領域１６は、表示領域１２を挟んで対向する位置に配置される。本変形例に係る表示パネル１０ａのように、二つのコンタクト領域１６が、ゲート駆動回路領域８０と重ならない位置に配置されてもよい。なお、図１Ａに示される本実施の形態に係る表示パネル１０と、本実施の形態の変形例に係る表示パネル１０ａとは、コンタクト領域１６の配置構成において相違し、その他の構成において一致する。以下では、これらを代表して、図１Ａに示される表示パネル１０について説明する。
【００３４】
コンタクト領域１６は、一つ以上のモニタ領域１８を含む。以下、モニタ領域１８付近におけるコンタクト領域１６の構成について図面を用いて説明する。図５Ａは、本実施の形態に係る表示パネル１０のコンタクト領域１６の構成を示す模式的な平面図である。図５Ａにおいては、図１Ａの二点鎖線枠ＶＡの内部が拡大されて示されている。図５Ｂ、図５Ｃ、図５Ｄ及び図５Ｅは、本実施の形態に係る表示パネル１０のコンタクト領域１６の構成を示す模式的な断面図である。図５Ｂ、図５Ｃ、図５Ｄ及び図５Ｅは、それぞれ、図５ＡのＶＢ−ＶＢ線、ＶＣ−ＶＣ線、ＶＤ−ＶＤ線及びＶＥ−ＶＥ線における断面を示す。
【００３５】
図５Ａ〜図５Ｅに示されるように、コンタクト領域１６は、上方導電層３０と、中間層４０と、絶縁層５０と、下方導電層６０とを有する。
【００３６】
上方導電層３０は、上述したとおり、有機ＥＬ素子１４０のカソードを形成する導電層である。上方導電層３０は、コンタクト領域１６から、表示領域１２まで延在する。本実施の形態では、上方導電層３０は、透光性の導電層であり、例えば、透明な導電材料である酸化インジウム亜鉛（ＩＺＯ）などで形成される。
【００３７】
下方導電層６０は、上方導電層３０の下方に配置される導電層であり、本実施の形態では、図５Ａなどに示されるように、第一配線６１、第二配線６２及び第三配線６３を含む。下方導電層６０は、基板２０の上方に形成される。下方導電層６０は、基板２０の上面に直接形成されてもよい。
【００３８】
中間層４０は、上方導電層３０と下方導電層６０との間に配置される層である。中間層４０は、図５Ａ及び図５Ｃに示されるように、上方導電層３０と導通する導電性の第一領域４１及び第二領域４２と、第一領域４１及び第二領域４２を分離する絶縁性の分離領域４３とを含む。つまり、第一領域４１と第二領域４２との間には、分離領域４３が配置され、第一領域４１は第二領域４２と接触しない。本実施の形態では、中間層４０の平面視において、第一領域４１は、第二領域４２を包囲する。つまり、第二領域４２は、島状に第一領域４１から分離されており、中間層４０の平面視において第二領域４２の周囲は、分離領域４３に包囲されており、分離領域４３は、第一領域４１に包囲されている。中間層４０の第一領域４１及び第二領域４２は、例えばＡｌ、Ｎｉ、Ｃｕ及びＬａで構成された導電材料などで形成され、分離領域４３は、例えば、ＳｉＯ２で形成される。
【００３９】
絶縁層５０は、下方導電層６０と中間層４０との間に配置される絶縁材料で形成される層である。絶縁層５０は、第一コンタクトホール５１及び第二コンタクトホール５２を有する。下方導電層６０の第一配線６１は、図５Ｅに示されるように、第一コンタクトホール５１を介して中間層４０の第一領域４１と導通する。下方導電層６０の第二配線６２は、図５Ｃに示されるように、第二コンタクトホール５２を介して中間層４０の第二領域４２と導通する。本実施の形態では、絶縁層５０は、さらに第三コンタクトホール５３を有し、下方導電層６０の第三配線６３は、図５Ｃに示されるように、第三コンタクトホール５３を介して第一領域４１と導通する。絶縁層５０は、例えば、ＳｉＯ２で形成される。
【００４０】
絶縁層５０の第二コンタクトホール５２及び第三コンタクトホール５３は、電位をモニタするためのコンタクトホールであり、図５Ａに示されるように、モニタ領域１８に配置される。
【００４１】
［１−５．パッド配置領域］
パッド配置領域７０は、コンタクト領域１６にから引き出された配線に接続されたパッド状の電極が配置される領域である。本実施の形態では、図１Ａに示されるように、二つのパッド配置領域７０が、それぞれ二つのコンタクト領域１６に隣接する位置に配置される。パッド配置領域７０は、例えば、図５Ａに示されるように、下方導電層６０の第一配線６１、第二配線６２及び第三配線６３にそれぞれ対応する第一パッド７１、第二パッド７２及び第三パッド７３を有する。
【００４２】
本実施の形態に係る表示パネル１０において、上方導電層３０の電位を測定する場合には、図５Ａに示されるように、第一パッド７１、第二パッド７２及び第三パッド７３に、それぞれ、電圧源９０、第一電位モニタ９１及び第二電位モニタ９２が接続される。
【００４３】
［１−６．絶縁領域］
絶縁領域１４は、コンタクト領域１６と表示領域１２との境界に配置される領域であり、コンタクト領域１６の端部を形成する。絶縁領域１４においては、上方導電層３０と、中間層４０の第一領域４１及び第二領域４２とが絶縁される領域である。例えば、絶縁領域１４において中間層４０を設けなくてもよいし、中間層として、絶縁材料で形成された層が設けられてもよい。
【００４４】
［１−７．ゲート駆動回路領域］
ゲート駆動回路領域８０は、表示パネル１０のゲート配線１５０に供給する信号を生成するゲート駆動回路が配置される領域である。ゲート駆動回路領域８０において、基板２０にゲート駆動回路が直接形成されてもよいし、ゲート駆動回路を構成する集積回路が基板２０に実装されてもよい。
【００４５】
本実施の形態では、二つのゲート駆動回路領域８０が、それぞれ長方形状の表示領域１２の外縁のうち二つの短辺に沿って配置されている。ゲート駆動回路領域８０は、長方形状の表示領域１２の外縁のうち二つの長辺に沿って配置されてもよい。この場合、モニタ領域１８が長方形状の表示領域１２の外縁に沿った領域のうち、ゲート駆動回路領域８０が配置されない領域に配置されればよい。
【００４６】
［１−８．作用及び効果］
本実施の形態に係る表示パネル１０の作用及び効果について、比較例と比較しながら図面を用いて説明する。図６Ａは、比較例のコンタクト領域１６Ａの構成を示す模式的な平面図である。図６Ａには、図５Ａと同様に、モニタ領域１８付近のコンタクト領域１６Ａが拡大されて示されている。図６Ｂ、図６Ｃ及び図６Ｄは、比較例のコンタクト領域１６Ａの構成を示す模式的な断面図である。図６Ｂ、図６Ｃ及び図６Ｄは、それぞれ、図６ＡのＶＩＢ−ＶＩＢ線、ＶＩＣ−ＶＩＣ線及びＶＩＤ−ＶＩＤ線における断面を示す。図７は、本実施の形態に係るコンタクト領域１６における等価回路を示す回路図である。図７においては、下方導電層６０の第一配線６１、第二配線６２及び第三配線６３にそれぞれ接続される電圧源９０、第一電位モニタ９１及び第二電位モニタ９２も併せて示されている。
【００４７】
図６Ａ〜図６Ｄに示される比較例に係るコンタクト領域１６Ａは、下方導電層６０が第二配線６２を含まない点、中間層４０が分離領域４３を備えない点（つまり、中間層４０全体が導電層である点）、及び、絶縁層５０が第二コンタクトホール５２を有しない点において相違し、その他の点において一致する。
【００４８】
まず、比較例に係るコンタクト領域１６Ａを用いて電位を測定する場合について説明する。図６Ａに示されるように、第一パッド７１を介して第一配線６１に電圧Ｖｃａｔｈを印加し、第三パッド７３を介して第二電位モニタ９２によって、第二配線６２の電位を測定する。この場合に第二電位モニタ９２によって測定される電位について、図面を用いて説明する。図６Ｂ〜図６Ｄに示されるように、第二電位モニタ９２に接続される第三配線６３は、導電性の中間層４０を介して、上方導電層３０に接続されているが、第三配線６３の電位は、上方導電層３０の電位とは異なる。以下に、第三配線６３の電位が、上方導電層３０の電位と異なる理由について説明する。
【００４９】
まず、図７に示される本実施の形態に係るコンタクト領域１６の等価回路について説明する。図７に示されるように、電圧源９０、第一電位モニタ９１及び第二電位モニタ９２には、それぞれ第一配線６１、第二配線６２及び第三配線６３が接続されている。図７に示される抵抗要素６０ｒは、第一配線６１、第二配線６２及び第三配線６３の抵抗成分を示す。図７に示される抵抗要素３０ｒ及び４０ｒは、それぞれ、上方導電層３０の抵抗成分、及び、中間層４０における第一領域４１の抵抗成分を示す。図７に示される抵抗要素４６ｒは、中間層４０と、第一配線６１、第二配線６２及び第三配線６３との間の接触抵抗成分を示す。図７に示される抵抗要素３４ｒは、上方導電層３０と、中間層４０との間の接触抵抗成分を示す。
【００５０】
なお、比較例のコンタクト領域１６Ａの等価回路も、図７の等価回路と同様に表すことができる。具体的には、比較例のコンタクト領域１６Ａの等価回路は、図７のノードＸから第一電位モニタ９１までの経路を取り除いた回路で表すことができる。
【００５１】
図７に示されるように、本実施の形態及び比較例の各コンタクト領域において、中間層４０と上方導電層３０との間には、無視できない大きさの接触抵抗が存在する。また、電位をモニタする際には、第一配線６１に電圧源９０によって電圧Ｖｃａｔｈが印加されることで、表示領域１２と電圧源９０との間に電流が流れる。これに伴い、上記接触抵抗に相当する抵抗要素３４ｒにも電流が流れるため、抵抗要素３４ｒにおいて電圧降下が発生する。つまり、図７のノードＹ１とノードＹ２との間に電圧降下が発生する。このため、第二電位モニタ９２によって測定される電位は、上方導電層３０に相当するノードＹ１の電位でなく、中間層４０に相当するノードＹ２の電位となる。なお、ノードＹ２から第二電位モニタ９２までの経路に含まれる抵抗要素４６ｒ及び６０ｒには電流が流れないため、これらの抵抗要素における電圧降下は生じない。以上のように、第二電位モニタ９２によって、上方導電層３０の電位を測定できない。つまり、比較例のコンタクト領域１６Ａでは、上方導電層３０の電位を測定できない。
【００５２】
一方、本実施の形態に係るコンタクト領域１６においては、下方導電層６０は、第二コンタクトホール５２を介して中間層４０の第二領域４２と導通する第二配線６２を含む。中間層４０の第二領域４２も、第一領域４１と同様に上方導電層３０と接触する。このため、第一領域４１と上方導電層３０との間に接触抵抗が存在する。図７において、上方導電層３０における第二領域４２との接触部は、ノードＸに相当し、ノードＸに接続される抵抗要素３４ｒが、当該接触抵抗の成分に相当する。
【００５３】
図７に示されるように、ノードＸから第一電位モニタ９１までの経路においても、ノードＹ１から第二電位モニタ９２までの経路と同様に、接触抵抗成分に相当する抵抗要素３４ｒ及び４６ｒ、並びに、第二配線６２の抵抗成分に相当する抵抗要素６０ｒが存在する。しかしながら、本実施の形態に係るコンタクト領域１６においては、第二配線６２が接触する中間層４０の第二領域４２が、第一領域４１と絶縁されている。つまり、表示領域１２と電圧源９０との間の電流経路となる第一領域４１には電流が流れるが、第一領域４１と絶縁された第二領域４２には、電流が流れない。このため、上方導電層３０と第二領域４２との間の接触部には、電流が流れない。言い換えると、図７のノードＸに接続された抵抗要素３４ｒには、電流が流れない。このため、抵抗要素３４ｒにおける電圧降下がない。また、抵抗要素４６ｒ及び６０ｒにおける電圧降下は、比較例と同様に生じない。したがって、第一電位モニタ９１によって、上方導電層３０の電位を測定できる。
【００５４】
本実施の形態では、中間層４０の平面視において、第一領域４１は、第二領域４２を包囲しており、第一領域４１と第二領域４２との間は分離領域４３によって分離されている。つまり、第二領域４２が、絶縁性の分離領域４３によって分離された第一領域４１によって包囲されているため、第二領域４２に第一領域４１以外の導電層から電流が流れ込むことをより確実に抑制できる。このため、上方導電層３０の電位をより正確に測定できる。
【００５５】
また、第一電位モニタ９１によって測定された上方導電層３０の電位と、第二電位モニタ９２によって測定された中間層４０の第一領域４１の電位と、電圧源９０に流れる電流の測定値とに基づいて、上方導電層３０と中間層４０の第一領域４１との間の接触抵抗を測定できる。これにより、上方導電層３０と中間層４０との接触部における不具合の有無を検査できる。
【００５６】
なお、本実施の形態では、上方導電層３０が、有機ＥＬ素子１４０のカソードを形成する例を示したが、上方導電層３０は、これに限定されない。例えば、有機ＥＬ素子１４０のアノード１４１を形成する導電層であってもよい。
【００５７】
［１−９．まとめ］
以上のように、本実施の形態に係る表示パネル１０は、各々が有機ＥＬ素子１４０を含む複数の画素１３０を有する表示領域１２と、表示領域１２の外側に配置されるコンタクト領域１６とを備える。コンタクト領域１６は、有機ＥＬ素子１４０の一方の電極を形成する上方導電層３０と、上方導電層３０の下方に配置される下方導電層６０と、上方導電層３０と下方導電層６０との間に配置される中間層４０と、下方導電層６０と中間層４０との間に配置される絶縁層５０とを有する。絶縁層５０は、第一コンタクトホール５１及び第二コンタクトホール５２を有する。中間層４０は、上方導電層３０と導通する導電性の第一領域４１及び第二領域４２と、第一領域４１及び第二領域４２を分離する絶縁性の分離領域４３とを含む。下方導電層６０は、第一コンタクトホール５１を介して第一領域４１と導通する第一配線６１と、第二コンタクトホール５２を介して第二領域４２と導通する第二配線６２とを含む。
【００５８】
これにより、第一配線６１に電圧を印加し、第二配線６２の電位を測定することで、表示パネル１０の有機ＥＬ素子１４０の一方の電極の電位を測定できる。
【００５９】
また、表示パネル１０において、絶縁層５０は、第三コンタクトホール５３をさらに有し、下方導電層６０は、第三コンタクトホール５３を介して第一領域４１と導通する第三配線６３をさらに含んでもよい。
【００６０】
これにより、第一配線６１に電圧を印加し、第三配線６３の電位を測定することで、中間層４０の第一領域４１の電位を測定できる。したがって、上方導電層３０の電位の測定値と、中間層４０の第一領域４１の電位の測定値と、第一配線６１に流れる電流の測定値とを用いて、上方導電層３０と中間層４０との間の接触抵抗を測定できる。これにより、上方導電層３０と中間層４０との接触部における不具合の有無を検査できる。
【００６１】
また、表示パネル１０において、中間層４０の平面視において、第一領域は、第二領域を包囲してもよい。
【００６２】
このように、第二領域４２が、絶縁性の分離領域４３によって分離された第一領域４１によって包囲されているため、第二領域４２に第一領域４１以外の導電層から電流が流れ込むことをより確実に抑制できる。このため、上方導電層３０の電位をより正確に測定できる。
【００６３】
また、表示パネル１０は、第一配線６１に接続される第一パッド７１と、第二配線６２に接続される第二パッド７２とをさらに備えてもよい。
【００６４】
これにより、第一パッド７１に電圧源９０を接続することで、第一配線６１に容易に電圧を印加できる。また、第二パッド７２に第一電位モニタ９１を接続することで、容易に電位を測定できる。
【００６５】
（実施の形態２）
実施の形態２に係る表示装置について説明する。本実施の形態に係る表示装置は、実施の形態１に係る表示パネル１０を用いる表示装置である。以下、本実施の形態に係る表示装置について、図面を用いて説明する。
【００６６】
図８は、本実施の形態に係る表示装置１の機能構成を示すブロック図である。表示装置１は、表示パネル１０を用いる装置である。表示装置１は、例えば、フラットパネルディスプレイとして実現される。図８に示されるように、表示装置１は、機能的には、表示パネル１０と、電位モニタ９３と、制御回路９５と、レギュレータ９０ｒとを備える。
【００６７】
レギュレータ９０ｒは、第一配線６１に接続され、第一配線６１に電圧を印加する可変電圧源である。
【００６８】
電位モニタ９３は、第二配線６２に接続され、第二配線６２の電位を測定するモニタである。電位モニタ９３は、さらに、第三配線６３に接続され、第三配線６３の電位を測定できてもよい。電位モニタ９３は、測定した電位に相当する信号を制御回路９５に出力する。
【００６９】
制御回路９５は、電位モニタ９３によって測定された第二配線の電位に基づいて、レギュレータ９０ｒが第一配線６１に印加する電圧を制御する回路である。制御回路９５は、例えば、第一配線６１に印加される電圧と所定の値との誤差が許容値より大きくなった場合に、当該誤差が許容値以下になるようにレギュレータ９０ｒを制御する。制御回路９５は、例えば、第一配線６１に印加される電圧が、所定の値より許容値を超えて大きくなった場合にレギュレータ９０ｒの印加電圧を低下させる。
【００７０】
制御回路９５は、例えば、マイコン（ＭＣＵ；Ｍｉｃｒｏ−Ｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ）で実現される。マイコンは、プログラムが格納されたＲＯＭ、ＲＡＭ、プログラムを実行するプロセッサ（ＣＰＵ；Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、タイマ、Ａ／Ｄ変換器やＤ／Ａ変換器を含む入出力回路などを有する１チップの半導体集積回路である。
【００７１】
以上のように、本実施の形態に係る表示装置１は、実施の形態１の表示パネル１０を備える。これにより、表示装置１は、表示パネル１０と同様の効果を奏する。
【００７２】
また、表示装置１は、第一配線６１に接続され、第一配線６１に電圧を印加するレギュレータ９０ｒと、第二配線６２に接続され、第二配線６２の電位を測定する電位モニタ９３とをさらに備える。表示装置１は、電位モニタ９３によって測定された第二配線６２の電位に基づいて、レギュレータ９０ｒが第一配線６１に印加する電圧を制御する制御回路９５をさらに備える。
【００７３】
これにより、表示装置１においては、有機ＥＬ素子１４０の一方の電極に印加される電圧が所定の値となるように制御することができる。
【００７４】
（他の実施の形態）
以上、本開示に係る表示パネルなどについて、実施の形態に基づいて説明してきたが、本開示に係る表示パネルなどは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本開示に含まれる。
【産業上の利用可能性】
【００７５】
本開示は、例えば、有機ＥＬ素子を用いるフラットパネルディスプレイに有用である。
【符号の説明】
【００７６】
１  表示装置
１０、１０ａ  表示パネル
１２  表示領域
１４  絶縁領域
１６、１６Ａ  コンタクト領域
１８  モニタ領域
２０  基板
３０  上方導電層
３０ｒ、３４ｒ、４０ｒ、４６ｒ、６０ｒ  抵抗要素
４０  中間層
４１  第一領域
４２  第二領域
４３  分離領域
５０  絶縁層
５１  第一コンタクトホール
５２  第二コンタクトホール
５３  第三コンタクトホール
６０  下方導電層
６１  第一配線
６２  第二配線
６３  第三配線
７０  パッド配置領域
７１  第一パッド
７２  第二パッド
７３  第三パッド
８０  ゲート駆動回路領域
９０  電圧源
９０ｒ  レギュレータ
９１  第一電位モニタ
９２  第二電位モニタ
９３  電位モニタ
９５  制御回路
１２０  ＴＦＴ基板
１２１  バンク
１３０  画素
１３０Ｂ、１３０Ｇ、１３０Ｒ  サブ画素
１３１  画素回路
１３２、１３３  薄膜トランジスタ
１３２ｄ、１３３ｄ  ドレイン電極
１３２ｇ、１３３ｇ  ゲート電極
１３２ｓ、１３３ｓ  ソース電極
１３４  キャパシタ
１４０  有機ＥＬ素子
１４１  アノード
１４２  ＥＬ層
１５０  ゲート配線
１６０  ソース配線
１７０  電源配線
【図１Ａ】
2019075304.tif 000003
【図１Ｂ】
2019075304.tif 000004
【図２】
2019075304.tif 000005
【図３】
2019075304.tif 000006
【図４】
2019075304.tif 000007
【図５Ａ】
2019075304.tif 000008
【図５Ｂ】
2019075304.tif 000009
【図５Ｃ】
2019075304.tif 000010
【図５Ｄ】
2019075304.tif 000011
【図５Ｅ】
2019075304.tif 000012
【図６Ａ】
2019075304.tif 000013
【図６Ｂ】
2019075304.tif 000014
【図６Ｃ】
2019075304.tif 000015
【図６Ｄ】
2019075304.tif 000016
【図７】
2019075304.tif 000017
【図８】
2019075304.tif 000018