(57)【要約】【課題】ＬＳＩが有する動作モードに応じた回路配置、入出力端子配置にすることでリーク電力、配線長によるダイナミック電力を削減すること。【解決手段】メモリとの入出力を行うメモリ入出力端子と、前記メモリを制御するためのメモリ制御回路と、前記メモリ制御回路に隣接して設けられた第一動作モード制御回路とを備え、前記第一動作モード制御回路が、前記メモリ入出力端子と前記メモリ制御回路とあわせて動作する第一動作モードを含む、所定の機能を実現するＮ個（Ｎは２以上の整数）の動作モードを有することを特徴とする。【選択図】図１
2019075422.tif 000002
【特許請求の範囲】
【請求項１】
メモリとの入出力を行うメモリ入出力端子と、
前記メモリを制御するためのメモリ制御回路と、
前記メモリ制御回路に隣接して設けられた第一動作モード制御回路と、
を備え、
前記第一動作モード制御回路が、前記メモリ入出力端子と前記メモリ制御回路とあわせて動作する第一動作モードを含む、所定の機能を実現するＮ個（Ｎは２以上の整数）の動作モードを有することを特徴とする半導体集積回路。
【請求項２】
第Ｎ−１動作モード入出力端子に隣接して設けられた第Ｎ動作モード入出力端子と、第Ｎ−１動作モード制御回路に隣接して設けられた第Ｎ動作モード制御回路とを備え、前記が前記メモリ入出力端子と前記メモリ制御回路と第Ｎ−１以下の動作モード入出力端子と第Ｎ−１以下の動作モード制御回路とあわせて動作する第Ｎ動作モードを有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記第Ｎ動作モードで使用する前記第Ｎ動作モード入出力端子と前記第Ｎ動作モード制御回路と、前記第Ｎ−１動作モードで使用する第Ｎ−１動作モード入出力端子と第Ｎ−１動作モード制御回路の間に電源遮断する機構を設け、前記第Ｎ−１動作モード時に、前記Ｎ−１動作モード以下で使用する入出力端子と制御回路以外の電源を遮断することを特徴とする請求項１又は請求項２に記載の半導体集積回路。
【請求項４】
前記第Ｎ−１動作モードに対して、前記第Ｎの動作モードの方が前記メモリの使用率が高いことを特徴とする請求項１乃至請求項３の何れか一項に記載の半導体集積回路
【請求項５】
前記Ｎ個の動作モードは、自らのモードで使用するサブメモリ制御回路を有し、前記メモリ制御回路と接続されることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関する。
【背景技術】
【０００２】
近年、大規模集積回路（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ  Ｃｉｒｃｕｉｔ、以下ＬＳＩ）はプロセスの微細化により、ＬＳＩに実装する回路規模や機能が増加している。一方で、バッテリーの寿命や環境への配慮から消費電力削減に対する要求も増している。ＬＳＩにおける消費電力は、ダイナミック電力とリーク電力に分類され、次式で表現される。
【０００３】
ダイナミック電力＝Ｎ×αａｖ×Ｆ（Ｃ×Ｖ２＋ＩＳＣ×ＴＳＣ×Ｖ）
リーク電力＝Ｎ×Ｉｌｅａｋ×Ｖ
この式において、Ｎは回路規模、αａｖは活性化率、Ｆは周波数、Ｃは負荷容量、ＩＳＣは貫通電流、ＴＳＣは貫通発生時間、Ｉｌｅａｋはリーク電流、Ｖは電圧である。負荷容量Ｃは、さらに、配線の容量とトランジスタの入力容量に分類される。
【０００４】
ダイナミック電力を削減する手法として、電圧を低下させる、或いは、周波数を低減するといった手法が一般的に知られている。
【０００５】
また、リーク電力を削減する手法として、電源遮断スイッチを用いてＬＳＩ内部の特定領域の電源を遮断する技術が知られている（特許文献１）。これにより、動作モードに応じて、使用しない回路ブロックの電源を遮断して、リーク電力を削減することが可能となる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０００−１５１３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１の技術は、電源遮断そのものは記載しているが電源遮断領域の配置方法まで記載されていなかった。そのため、同じ動作モードで使用する回路ブロックを離して配置してしまうと回路ブロック同士を接続するための領域必要となり、電源遮断できる領域が減ってしまうという問題があった。さらには、これら使用する回路ブロックが離れて配置されると接続するための配線が長くなり、配線容量が増えてしまうという問題があった。
【０００８】
また、ＬＳＩが有する外部との入出力端子の配置と関係するＬＳＩ内部の回路ブロックを離して配置してしまうと、入出力端子と回路ブロックを接続するための領域必要となり、電源遮断できる領域が減ってしまうという問題があった。
【０００９】
本発明は、半導体集積回路において、ＬＳＩが有する動作モードに応じた回路配置、入出力端子配置にすることでリーク電力、配線長によるダイナミック電力を削減することを目的とする。
【課題を解決するための手段】
【００１０】
上記の目的を達成するために、本発明に係る半導体集積回路は、
メモリとの入出力を行うメモリ入出力端子と、前記メモリを制御するためのメモリ制御回路と、前記メモリ制御回路に隣接して設けられた第一動作モード制御回路とを備え、前記第一動作モード制御回路が、前記メモリ入出力端子と前記メモリ制御回路とあわせて動作する第一動作モードを含む、所定の機能を実現するＮ個（Ｎは２以上の整数）の動作モードを有することを特徴とする。
【発明の効果】
【００１１】
本発明に係る半導体集積回路によれば、各動作モードにおいて、動作する入出力端子、制御回路の位置を最適にすることで、必要最低限の領域で動作を行うことができるため、消費電力の削減が可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態に係る回路構成を示すブロック図である。
【図２】本発明の一実施形態に係るレイアウトを示す図である。
【図３】本発明の一実施形態に係る動作部分を示す図である。
【図４】本発明の一実施形態に係るレイアウトを示す図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照しながら本発明の好適な実施の形態を説明する。
【００１４】
本発明の実施例
図２、図３を説明するにあたり、図１を用いて本発明が実施もしくは適応されて好適な半導体集積回路の回路構成を明確にする。図１は、本発明が実施若しくは適応されて好適な撮像装置の半導体集積回路の回路構成示すブロック図である。
【００１５】
図１において、１００は、撮像装置内の半導体集積回路である。制御部１０１は、概して、ＭＰＵ、ＲＯＭ、ＲＡＭ等を有している。ここでＭＰＵはマイクロコンピュータの形を可とし、撮像装置の記録データの生成、各種コマンドの解析、各種設定、及びレンズ、表示部等、撮像装置全体を統括制御する。レンズ１０２は被写体像を入光するためのものであり、撮像素子１０３はレンズ１０２から入光した被写体像を光電変換し、半導体集積回路１００が有する撮像素子入出力端子１０４を介して半導体集積回路１００内部に電気信号として取り込まれ、カメラ信号処理部１０５とカメラ信号処理部１０６に入力される。カメラ信号処理部１０５、カメラ信号処理部１０６は、キズ補正やデベイヤ処理、ガンマ補正を行い、画像データを後述するメモリ制御部１１７へ出力し、半導体集積回路１００が有するメモリ入出力端子１１８を介してメモリ１１９へ格納する。
【００１６】
また、カメラ信号処理部１０５とカメラ信号処理部１０６は、同一の構成を有しており、後述する操作部１２１により設定された記録する解像度、フレームレートに応じて、制御部１０１の命令に従い、解像度、或いは、フレームレートが低い時はカメラ信号処理部１０５のみで制御され、解像度、或いは、フレームレートが高い時はカメラ信号処理部１０５とカメラ信号処理部１０６の両方で制御される。レンズ制御部１０７は、画像情報やフォーカス、露出の状態に応じて、半導体集積回路１００が有するレンズ制御入出力端子１０８を介して、レンズ１０２を制御する。
【００１７】
符号化処理部１０９、符号化処理部１１０は、カメラ信号処理部１０５、カメラ信号処理部１０６によりメモリ１１９に格納された画像情報を読み出し、ＭＰＥＧやＨ．２６４、ＪＰＥＧなどの符号化処理を行い、符号化データをメモリ制御部１１７へ出力し、メモリ入出力端子１１８を介してメモリ１１９へ格納する。また、符号化処理部１０９と符号化処理部１１０は同一の構成を有しており、操作部１２１により設定された記録する解像度、フレームレートに応じて、制御部１０１の命令に従い、解像度、或いは、フレームレートが低い時は符号化処理部１０９のみ制御され、解像度、或いは、フレームレートが高い時は符号化処理部１０９と符号化処理部１１０の両方で制御される。
【００１８】
表示制御部１１１は、カメラ信号処理部１０５、カメラ信号処理部１０６によりメモリ１１９に格納された画像情報を読み出し、所定のフォーマットに変換して半導体集積回路１００が有する表示装置入出力端子１１２を介して表示装置１１３に出力する。表示装置１１３は、表示制御部１１１によって生成された信号に基づく画像を表示させる。記録媒体制御部１１４は、符号化処理部１０９、符号化処理部１１０によりメモリ１１９に格納された符号化データを読み出し、所定のフォーマット形式に変換したファイルを、半導体集積回路１００が有する記憶媒体入出力端子１１５を介して記録媒体１１６に出力する。
【００１９】
また、記録媒体制御部１１４は、記憶媒体１１６に格納されている符号化画像情報を読み出し、メモリ１１９に符号化画像情報を格納する。メモリ制御部１１７は、各処理部からのメモリへのアクセス要求に対して、調停を行い、半導体集積回路１００が有するメモリ入出力端子１１８を介してメモリ１１９にデータの入出力を行う。復号化処理部１２０は、記録媒体制御部１１４によりメモリ１１９に格納された符号化画像情報を読み出し、復号化処理を施し、メモリ制御部１１７に出力し、メモリ入出力端子１１８を介して、メモリ１１９へ格納する。
【００２０】
操作部１２１は、被写体を撮像するカメラモードと記録媒体１１６に記録された映像信号を再生する再生モードとの切替えや静止画像を撮像するためのフォト操作等を、操作部材や表示装置１１３に設けられたタッチパネル等により指示され、半導体集積回路１００が有する操作部入出力端子１２２を介して、制御部１０１に出力し、制御部１０１は、入力された指示に従い制御する。
【００２１】
図２は本発明の一実施形態に係る図で、図１で説明した半導体集積回路のレイアウト図である。図３は本発明の一実施形態に係る図で、図２で説明した半導体集積回路の動作部分を示す図である。
【００２２】
図２、図３を用いて、本発明の動作モードと動作モードで使用する制御回路、入出力端子の構成、制御方法に関して説明する。なお、図１で説明したものは同じ符号を付して説明は省略する。
【００２３】
図２において、半導体集積回路１００は、複数のＩＯセルが周囲に配置された配線領域２００を有する。それぞれのＩＯセルは電極部を有し、ワイヤーボンディング等を用いてパッケージの電極と接続される。記録媒体制御部１１４、記憶媒体入出力端子１１５は、半導体集積回路１００の外側に設けられた２個の記録媒体に対応し、それぞれ１１４ａと１１４ｂ、１１５ａと１１５ｂで構成される。図示せぬ第一の記録媒体にアクセスする場合は、記録媒体制御部１１４ａと記録媒体入出力端子１１５ａが使用され、図示せぬ第二の記録媒体に記録する場合は、記録媒体制御部１１４ｂと記録媒体入出力端子１１５ｂが使用される。
【００２４】
メモリ制御部１１７、メモリ入出力端子１１８は、半導体集積回路１００の外側に設けられた２個のメモリに対応し、それぞれ、１１７ａと１１７ｂと１１７ｃ、１１８ａ、１１８ｂで構成される。図示せぬ第一のメモリにアクセスする場合は、メモリ制御部１１７ａ、１１７ｂとメモリ入出力端子１１８ａが使用され、図示せぬ第二のメモリにアクセスする場合は、メモリ制御部１１７ａ、１１７ｂ、１１７ｃとメモリ入出力端子１１８ａと１１８ｂが使用される。
【００２５】
次に、半導体集積回路１００が有する第一動作モードを説明する。
【００２６】
第一動作モードにおいて、撮像素子入出力端子１０４から入力された信号は、カメラ信号処理部１０５でキズ補正やデベイヤ処理、ガンマ補正を行い、画像データをメモリ制御部１１７ａ、１１７ｂへ出力し、メモリ入出力端子１１８ａを介してメモリへ出力する。表示制御部１１１は、カメラ信号処理部１０５によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、メモリ制御部１１７ａ、１１７ｂを介して読み出し、所定のフォーマットに変換し、表示装置入出力端子１１２を介して図示せぬ表示装置に出力し、所定の画像を表示させる。レンズ制御部１０７は、カメラ信号処理部１０５の撮影情報や図示せぬ操作部から操作部入出力端子１２２を介して入力されるレンズ制御情報に従い、レンズ入出力端子１０８を介して、図示せぬレンズを制御する。また、操作部１２１からは、撮像モード情報やユーザー操作情報が入力される。制御部１０１は、これら全体の制御を統括する。
【００２７】
以上、説明したように、第一動作モードでは、図示せぬレンズより入力された被写体の映像信号を処理し、図示せぬ表示装置に表示することができ、ユーザーは記録できる画像を確認することができる。
【００２８】
次に、半導体集積回路１００が有する第二動作モードを説明する。第二動作モードにおいて、撮像素子入出力端子１０４から入力された信号は、カメラ信号処理部１０５でキズ補正やデベイヤ処理、ガンマ補正を行い、画像データをメモリ制御部１１７ａ、１１７ｂへ出力し、メモリ入出力端子１１８ａを介してメモリへ出力する。表示制御部１１１は、カメラ信号処理部１０５によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、メモリ制御部１１７ａ、１１７ｂを介して読み出し、所定のフォーマットに変換し、表示装置入出力端子１１２を介して図示せぬ表示装置に出力し、所定の画像を表示させる。
【００２９】
符号化処理部１０９は、カメラ信号処理部１０５によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、メモリ制御部１１７ａ、１１７ｂを介して読み出し、符号化処理を行い、符号化データをメモリ制御部１１７ａ、１１７ｂへ出力し、メモリ入出力端子１１８ａを介してメモリへ格納する。記録媒体制御部１１４ａは、符号化処理部１０９によりメモリに格納された符号化データをメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部１１７ａ、１１７ｂを介して読み出し、所定のフォーマット形式に変換し、変換したファイルを、記憶媒体入出力端子１１５ａを介して記録媒体に出力する。
【００３０】
レンズ制御部１０７は、カメラ信号処理部１０５の撮影情報や図示せぬ操作部から操作部入出力端子１２２を介して入力されるレンズ制御情報に従い、レンズ入出力端子１０８を介して、図示せぬレンズを制御する。また、操作部１２１からは、撮像モード情報やユーザー操作情報が入力される。制御部１０１は、これら全体の制御を統括する。
【００３１】
以上、説明したように、第二動作モードでは、図示せぬレンズより入力された被写体の映像信号を処理し、図示せぬ表示装置に表示することができ、図示せぬ記録媒体に画像を記録することが可能となる。
【００３２】
次に、半導体集積回路１００が有する第三動作モードを説明する。第三動作モードにおいて、撮像素子入出力端子１０４から入力された信号は、カメラ信号処理部１０５とカメラ信号処理部１０６に分配され、キズ補正やデベイヤ処理、ガンマ補正を行い、画像データをメモリ制御部１１７ａ、１１７ｂ、１１７ｃへ出力し、メモリ入出力端子１１８ａ、１１８ｂを介して２つのメモリへ出力する。表示制御部１１１は、カメラ信号処理部１０５、カメラ信号処理部１０６によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部１１７ａ、１１７ｂ、１１７ｃを介して読み出し、所定のフォーマットに変換し、表示装置入出力端子１１２を介して図示せぬ表示装置に出力し、所定の画像を表示させる。
【００３３】
符号化処理部１０９、符号化処理部１１０は、カメラ信号処理部１０５、カメラ信号処理部１０６によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部１１７ａ、１１７ｂ、１１７ｃを介して読み出し、符号化処理を行い、符号化データをメモリ制御部１１７ａ、１１７ｂ、１１７ｃへ出力し、メモリ入出力端子１１８ａ、１１８ｂを介してメモリへ格納する。記録媒体制御部１１４ａ、１１４ｂは、符号化処理部１０９、符号化処理部１１０によりメモリに格納された符号化データをメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部１１７ａ、１１７ｂ、１１７ｃを介して読み出し、所定のフォーマット形式に変換し、変換したファイルを、記憶媒体入出力端子１１５ａ、１１５ｂを介して２つの記録媒体に出力する。
【００３４】
レンズ制御部１０７は、カメラ信号処理部１０５、カメラ信号処理部１０６の撮影情報や図示せぬ操作部から操作部入出力端子１２２を介して入力されるレンズ制御情報に従い、レンズ入出力端子１０８を介して、図示せぬレンズを制御する。また、操作部１２１からは、撮像モード情報やユーザー操作情報が入力される。制御部１０１は、これら全体の制御を統括する。
【００３５】
以上、説明したように、第三動作モードでは、図示せぬレンズより入力された被写体の映像信号を処理し、図示せぬ表示装置に表示することができ、図示せぬ記録媒体に画像を記録することが可能となる。また、第二動作モードに対して、カメラ信号処理部１０６、符号化処理部１１０、記録媒体制御部１１４ｂ、記憶媒体入出力端子１１５ｂ、メモリ制御部１１７ｃ、メモリ入出力端子１１８ｂが追加で動作することによって、第二動作モードより、解像度が高い、或いは、フレームレートが高い、或いは、メモリを高帯域で使用する撮影が可能となる。
【００３６】
以上、説明したように、第一動作モードでは、制御部１０１、撮像素子入出力端子１０４、カメラ信号処理部１０５、レンズ制御部１０７、レンズ入出力端子１０８、表示制御部１１１、表示装置入出力端子１１２、メモリ制御部１１７ａ、１１７ｂ、メモリ入出力端子１１８ａ、操作部入出力端子１２２を使用し、それ以外は使用しない。第二動作モードでは、第一動作モードで動作するものに加えて、符号化処理部１０９、記録媒体制御部１１４ａ、記憶媒体入出力端子１１５ａを追加で使用し、それ以外は使用しない。第三動作モードでは、第二動作モードで動作するものに加えて、カメラ信号処理部１０６、符号化処理部１１０、記録媒体制御部１１４ｂ、記憶媒体入出力端子１１５ｂ、メモリ制御部１１７ｃ、メモリ入出力端子１１８ｂを追加で使用し、それ以外は使用しない。
【００３７】
図３に示すように、第一動作モード、第二動作モード、第三動作モードと機能が拡張されていくに従い、各辺の中心に設けられたメモリ端子、メモリ制御回路から外側に向けて使用する領域が広がっていくので、半導体集積回路１００で使用するエリアが必要最低限に抑えられ、使用しないエリアは、クロック供給停止、或いは、周囲に電源遮断できる機構を設けることで、電源遮断を行うことができるため、半導体集積回路１００が消費する電力を削減することが可能となる。
【００３８】
なお、本実施例では記録媒体が２個の場合について説明したが、２個以上の場合についても同様の構成を適応することで可能となる。また、本実施例ではメモリが２個の場合について説明したが、２個以上の場合についても同様の構成を適応することで可能となる。
【００３９】
第１の実施例では、メモリ制御回路にサブメモリ制御回路がない単一の例について説明した。第２の実施例では、各動作モードにおけるサブメモリ制御回路がある場合について説明する。なお、実施例１で説明したものは同じ付箋を付して説明は省略する。
【００４０】
図４は本発明の一実施形態に係る図で、第２の実施例が適応されて好適な撮像装置の半導体集積回路のレイアウト図である。
【００４１】
図４において、半導体集積回路４００は、配線領域２００、制御部１０１、撮像素子入出力端子１０４、レンズ制御部１０７、レンズ入出力端子１０８、表示装置入出力端子１１２、記憶媒体入出力端子１１５ａ、１１５ｂ、メモリ入出力端子１１８ａ、１１８ｂ、１１８ｃ、操作部入出力端子１２２、カメラ信号処理部４０１、カメラ信号処理部４０２、表示制御部４０３、符号化処理部４０４、符号化処理部４０５、復号化処理部４０６、記録媒体制御部４０７、記録媒体制御部４０８、メモリ制御部４０９ａ、４０９ｂ、４０９ｃから構成される。
【００４２】
カメラ信号処理部４０１、カメラ信号処理部４０２は、撮像素子入出力端子１０４から入力された信号に対して、キズ補正やデベイヤ処理、ガンマ補正を行い、画像データをメモリ制御部４０９ａ、４０９ｂ、４０９ｃへ出力し、メモリ入出力端子１１８ａ、１１８ｂを介して２つのメモリへ出力する。表示制御部４０３は、カメラ信号処理部４０１、カメラ信号処理部４０２によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部４０９ａ、４０９ｂ、４０９ｃを介して読み出し、所定のフォーマットに変換し、表示装置入出力端子１１２を介して図示せぬ表示装置に出力し、所定の画像を表示させる。
【００４３】
符号化処理部４０４、符号化処理部４０５は、カメラ信号処理部４０１、カメラ信号処理部４０２によってメモリに格納された画像情報をメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部４０９ａ、４０９ｂ、４０９ｃを介して読み出し、符号化処理を行い、符号化データをメモリ制御部４０９ａ、４０９ｂ、４０９ｃへ出力し、メモリ入出力端子１１８ａ、１１８ｂを介してメモリへ格納する。記録媒体制御部４０７、４０８は、符号化処理部４０４、符号化処理部４０５によりメモリに格納された符号化データをメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部４０９ａ、４０９ｂ、４０９ｃを介して読み出し、所定のフォーマット形式に変換し、変換したファイルを、記憶媒体入出力端子１１５ａ、１１５ｂを介して図示せぬ２つの記録媒体に出力する。復号化処理部４０６は、記録媒体制御部４０７、記録媒体制御部４０８により図示せぬメモリに格納された符号化画像情報をメモリ入出力端子１１８ａ、１１８ｂ、メモリ制御部４０９ａ、４０９ｂ、４０９ｃを介して読み出し、復号化処理を施し、メモリ制御部４０９ａ、４０９ｂ、４０９ｃに出力し、メモリ入出力端子１１８ａ、１１８ｂを介して、メモリ１１９へ格納する。
【００４４】
ここで、カメラ信号処理部４０１、カメラ信号処理部４０２、表示制御部４０３、符号化処理部４０４、符号化処理部４０５、復号化処理部４０６、記録媒体制御部４０７、記録媒体制御部４０８は、サブメモリ制御回路を有する。サブメモリ制御回路は、メモリ制御部４０９ａ、４０９ｂ、４０９ｃで各処理部からのメモリへのアクセス要求に対して調停を行う前に、各処理部内の複数のアクセス要求に対して、調停を行い、許可されたアクセス要求をメモリ制御部４０９ａ、４０９ｂ、４０９ｃに出力し、メモリ制御部４０９ａ、４０９ｂ、４０９ｃは、その結果に従い、メモリへのアクセス要求に対して調停を行い、図示せぬメモリに対してデータの入出力を行う。
【００４５】
以上、説明したように、メモリ制御部を各処理部にも設けて階層化することで、メモリ制御回路４０９ａ、４０９ｂ、４０９ｃの回路規模が削減することが可能になる。そのため、機能拡張に従い各辺の中心に設けられたメモリ端子、メモリ制御回路から外側に向けて拡大する使用領域が必要最低限に抑えられるため、使用しないエリアは、クロック供給停止、或いは、周囲に電源遮断できる機構を設けることで、電源遮断を行うことができるため、半導体集積回路４００が消費する電力を削減することが可能となる。
【００４６】
なお、本発明は、本発明の技術思想の範囲内において、上記実施形態に限定されるものではなく、対象となる回路形態により適時変更されて適応するべきものである。
【符号の説明】
【００４７】
１００  半導体集積回路、１０１  制御部、１０２  レンズ、
１０３  撮像素子、１０４  撮像素子入出力端子
【図１】
2019075422.tif 000003
【図２】
2019075422.tif 000004
【図３】
2019075422.tif 000005
【図４】
2019075422.tif 000006