(57)【要約】【課題】一次巻線と二次巻線との間の寄生容量を低減する。【解決手段】一次巻線が巻回された中心磁脚と、二次巻線がそれぞれ巻回された複数の外部磁脚と、を備えるトランスであって、前記各外部磁脚は、互いに断面積が等しく、且つ前記中心磁脚の中央部から等しい距離であり、隣り合う前記外部磁脚同士の距離が等しくなるように配置され、前記中心磁脚の断面積は、前記各外部磁脚の断面積の合計値と等しい、ことを特徴とするトランスである。【選択図】図１
2019046828.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線が巻回された中心磁脚と、二次巻線がそれぞれ巻回された複数の外部磁脚と、を備えるトランスであって、
前記各外部磁脚は、互いに断面積が等しく、且つ前記中心磁脚の中央部から等しい距離であり、隣り合う前記外部磁脚同士の距離が等しくなるように配置され、
前記中心磁脚の断面積は、前記各外部磁脚の断面積の合計値と等しい、
ことを特徴とするトランス。
【請求項２】
前記一次巻線の巻き数は、前記各外部磁脚に巻回された各二次巻線の巻き数と等しいことを特徴とする請求項１に記載のトランス。
【請求項３】
前記一次巻線の巻き数と前記二次巻線の巻き数との比がｎ：１（ｎは２以上の整数）の関係にある場合には、前記外部磁脚の数をｎとするとともに、一次巻線の巻き数は、各二次巻線の巻き数と等しいことを特徴とする請求項１又は２に記載のトランス。
【請求項４】
前記一次巻線の巻き数と前記二次巻線の巻き数との比がｎ：１（ｎは２以上の整数）の関係にある場合には、前記外部磁脚の数をｍ（ｍは２以上の整数、ｎ≧ｍ）とするとともに、前記一次巻線の巻き数は、ｎ／ｍターンとし、前記二次巻線の巻き数は１ターンとすることを特徴とする請求項１に記載のトランス。
【請求項５】
前記一次巻線の巻き数と、前記各二次巻線の巻き数とをそれぞれ１ターンとすることを特徴とする、請求項１から３のいずれか一項に記載のトランス。
【請求項６】
請求項１〜５のいずれか一項に記載のトランスと、
前記一次巻線に接続され、スイッチングすることで入力電圧を前記一次巻線に印加するスイッチング回路と、
前記各二次巻線に接続され、前記各二次巻線に誘起される交流電圧を直流電圧に変換して出力電圧を得る交直変換回路と、
を備えることを特徴とするスイッチング電源。
【請求項７】
前記外部磁脚の数は、前記入力電圧と前記出力電圧との比に基づいて設定されることを特徴とする、請求項６に記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランス、及びスイッチング電源に関する。
【背景技術】
【０００２】
近年、共振コンバータであるスイッチング電源は小型化の要求を満たすために駆動周波数の高周波化が求められている。ただし、駆動周波数を高周波化するとスイッチング電源の損失が増加してしまう。この問題を解決するために、スイッチング電源のトランスとしてプレーナ構造のトランスが用いられる。
上記プレーナ構造のトランスは、一次巻線と二次巻線との結合を向上させて交流抵抗を低減することを目的として、一次巻線と二次巻線とを交互に積層したサンドイッチ構造をとることが知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−２８４１３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したように、プレーナ構造のトランスは、一次巻線と二次巻線とを交互に積層したサンドイッチ構造であるために、一次巻線と二次巻線との間の寄生容量が増大してしまう。そのため、この寄生容量を介して一次側から二次側に流れるコモンモード電流が増加し、誤動作やノイズの原因になる。また、励磁電流によりＺＶＳ用コンデンサを充放電することでＺＶＳ動作を行う場合では、上記寄生容量に多くの励磁電流が流れてしまい、ＺＶＳ動作を行うことができない場合がある。更に、上記寄生容量の増加に伴い、一次側から二次側に流れる電流が増加するため、無負荷時に出力電圧が上昇してしまう場合がある。このような問題はプレーナ構造のトランスに限られた問題ではなく、一次巻線と二次巻線との間の寄生容量が形成される様々なトランスに共通する問題である。
【０００５】
本発明は、このような事情に鑑みてなされたもので、その目的は、一次巻線と二次巻線との間の寄生容量を低減するトランス、及びスイッチング電源を提供することである。
【課題を解決するための手段】
【０００６】
本発明の第一の態様は、一次巻線が巻回された中心磁脚と、二次巻線がそれぞれ巻回された複数の外部磁脚と、を備えるトランスであって、前記各外部磁脚は、互いに断面積が等しく、且つ前記中心磁脚の中央部から等しい距離であり、隣り合う前記外部磁脚同士の距離が等しくなるように配置され、前記中心磁脚の断面積は、前記各外部磁脚の断面積の合計値と等しい、ことを特徴とするトランスである。
【０００７】
本発明の第二の態様は、第一の態様に係るトランスであって、前記各外部磁脚に巻回された各二次巻線の巻き数と等しい。
【０００８】
本発明の第三の態様は、第一の態様又は第二の態様に係るトランスであって、前記一次巻線の巻き数と前記二次巻線の巻き数との比がｎ：１（ｎは２以上の整数）の関係にある場合には、前記外部磁脚の数をｎとするとともに、一次巻線の巻き数は、各二次巻線の巻き数と等しい。
【０００９】
本発明の第四の態様は、第一の態様に係るトランスであって、前記一次巻線の巻き数と前記二次巻線の巻き数との比がｎ：１（ｎは２以上の整数）の関係にある場合には、前記外部磁脚の数をｍ（ｍは２以上の整数、ｎ≧ｍ）とするとともに、前記一次巻線の巻き数は、ｎ／ｍターンとし、前記二次巻線の巻き数は１ターンとする。
【００１０】
本発明の第五の態様は、第一の態様から第三の態様のいずれかの態様に係るトランスであって、前記一次巻線の巻き数と、前記各二次巻線の巻き数とをそれぞれ１ターンとする。
【００１１】
本発明の第六の態様は、第一の態様から第五の態様のいずれかの態様に係るトランスと、前記一次巻線に接続され、スイッチングすることで入力電圧を前記一次巻線に印加するスイッチング回路と、前記各二次巻線に接続され、前記各二次巻線に誘起される交流電圧を直流電圧に変換して出力電圧を得る交直変換回路と、を備えることを特徴とするスイッチング電源である。
【００１２】
本発明の第七の態様は、第六の態様に係るスイッチング電源であって、前記外部磁脚の数は、前記入力電圧と前記出力電圧との比に基づいて設定される。
【発明の効果】
【００１３】
以上説明したように、本発明によれば、一次巻線と二次巻線との間の寄生容量を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係るスイッチング電源Ａの概略構成の一例を示す図である。
【図２】本発明の一実施形態に係るトランス４の平面図を示す図である。
【図３】本発明の一実施形態に係るコア４０の形状を示す図である。
【図４】従来の共振コンバータであるスイッチング電源１００の概略構成図である。
【図５】従来のプレーナ構造のトランスにおける概略構成図である。
【発明を実施するための形態】
【００１５】
以下、本発明の一実施形態に係るスイッチング電源を、図面を用いて説明する。
【００１６】
図１は、本発明の一実施形態に係るスイッチング電源Ａの概略構成の一例を示す図である。本実施形態では、スイッチング電源ＡがＬＬＣ方式のＤＣ−ＤＣコンバータである場合について説明するが、本発明はこれに限定されない。
【００１７】
図１に示すように、スイッチング電源Ａは、電源１、トーテンポール回路２、共振回路３、トランス４、複数の整流回路５（整流回路５−１，５−２）、平滑部６、及び制御部７を備える。なお、整流回路５と平滑部６とは、本発明の「交直変換回路」を構成する。また、トーテンポール回路２は、本発明の「スイッチング回路」の一例である。
【００１８】
電源１は、ニッケル水素電池やリチウムイオン電池といった二次電池を用いることができる。また、電源１は、二次電池の代わりに、電気二重層キャパシタ（コンデンサ）を用いることもできる。
【００１９】
トーテンポール回路２は、スイッチ素子を備えている。トーテンポール回路２は、電源１からの直流の入力電圧Ｖｉｎを交流に変換する。
【００２０】
具体的には、トーテンポール回路２は、一対のスイッチ素子Ｑ１及びスイッチ素子Ｑ２を備える。ただし、本実施形態において、トーテンポール回路２は、複数個のスイッチ素子を備えていればよく、偶数個のスイッチ素子を備えていることが望ましい。
【００２１】
スイッチ素子Ｑ１，Ｑ２は、例えば、ＦＥＴ（Field Effective Transistor；電界効果トランジスタ）、又はＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）等である。
【００２２】
スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、互いに直列接続されている。具体的には、スイッチ素子Ｑ１のソースは、スイッチ素子Ｑ２のドレインに接続されている。スイッチ素子Ｑ１のドレインは電源１の正極端子に接続されている。スイッチ素子Ｑ２のソースは電源１の負極端子に接続されている。スイッチ素子Ｑ１のソースとスイッチ素子Ｑ２のドレインとの接続点は、共振回路３に接続されている。スイッチ素子Ｑ１及びスイッチ素子Ｑ２のゲートは、それぞれ制御部７に接続されている。したがって、スイッチ素子Ｑ１及びスイッチ素子Ｑ２は、制御部７から出力される制御信号がそれぞれのゲートに入力されて、交互にオン・オフ駆動（スイッチング）される。これにより、入力電圧Ｖｉｎがトランス４の一次側に印加される。
【００２３】
共振回路３は、直列接続された共振コンデンサ３１及び共振インダクタ３２を備えている。
共振回路３は、一端側がトーテンポール回路２のスイッチ素子Ｑ１のソース及びスイッチ素子Ｑ２のドレインの接続点に接続されると共に、他端側がトランス４に一次側に接続されている。
共振回路３の共振コンデンサ３１及び共振インダクタ３２の各値は、共振回路３によるトランス４の一次側での共振周波数を駆動周波数と一致させて、スイッチ素子Ｑ１及びスイッチ素子Ｑ２をソフトスイッチングさせることができるように予め規定されている。
【００２４】
なお、共振インダクタ３２は、トランス４の漏洩インダクタンスで構成することもできるし、トランス４とは異なる独立したインダクタで構成することもできる。
【００２５】
次に、本実施形態に係るトランス４について説明する。図２は、本実施形態に係るトランス４の平面図を示す図である。
トランス４は、例えば、プレーナ構造のトランスであってもよい。トランス４は、コア４０、一次巻線４１ａ、及び複数の二次巻線４１ｂを備える。複数の二次巻線４１ｂとは、二次巻線４１ｂ−１，４１ｂ−２，…，４１ｂ−４を備える。
図３は、本実施形態に係るコア４０の形状を示す図である。図３（ａ）はコア４０の平面図を示す。また、図３（ｂ）はコア４０の正面図を示し、図３（ｃ）はコア４０の右側面図を示す。
【００２６】
コア４０は、フェライト等の磁性材料で形成されている。図３に示すように、コア４０は、中心磁脚４０１、複数の外部磁脚４０２（外部磁脚４０２−１，４０２−２，…，４０２−４）、下面部４０３、及び上面部４０４を備える。なお、中心磁脚４０１、複数の外部磁脚４０２、下面部４０３、及び上面部４０４は一体で形成されてもよいし、別体で形成されてもよい。
【００２７】
中心磁脚４０１は、コア４０の中心部に配置されている。中心磁脚４０１には一次巻線４１ａが巻回されている。この中心磁脚４０１は、下面部４０３から上面部４０４へ突出している。すなわち、中心磁脚４０１は、下面部４０３と上面部４０４との間の設けられている。本実施形態では、中心磁脚４０１は、多角柱形状である。なお、以下において、下面部４０３から上面部４０４へ向かう方向を高さ方向と称する。
【００２８】
外部磁脚４０２−１〜４０２−４は、中心磁脚４０１の中央部から等しい距離であり、隣り合う外部磁脚４０２同士の距離が等しくなるように配置されている。例えば、外部磁脚４０２−１〜４０２−４は、中心磁脚４０１の中央部を中心とした円周Ｃに沿って等間隔で配置されている。
このように、中心磁脚４０１と各外部磁脚４０２−１〜４０２−４との間の距離Ｌは互いに等しい。また、各外部磁脚４０２−１〜４０２−４において、周方向において隣り合う外部磁脚４０２同士の距離は互いに等しい。なお、本実施形態では、一例として外部磁脚４０２が４つの場合について説明するが、これに限定されない。すなわち、外部磁脚４０２は複数であればよい。
【００２９】
外部磁脚４０２−１〜４０２−４は、中心磁脚４０１と同様に、下面部４０３から上面部４０４へ突出している。すなわち、各外部磁脚４０２−１〜４０２−４は、下面部４０３と上面部４０４との間の設けられている。本実施形態では、各外部磁脚４０２−１〜４０２−４は、多角柱形状である。
【００３０】
各外部磁脚４０２−１〜４０２−４は、中心磁脚４０１の側面にそれぞれ対向するように設けられている。したがって、本実施形態の中心磁脚４０１は、四角柱形状のコアとして形成されている。
また、各外部磁脚４０２−１〜４０２−４の高さ方向の長さは、中心磁脚４０１の高さ方向の長さに等しい。
【００３１】
各外部磁脚４０２−１〜４０２−４は、互いに断面積が等しい。そして、各外部磁脚４０２−１〜４０２−４の断面積の合計値は、中心磁脚４０１の断面積と等しい。例えば、各外部磁脚４０２−１〜４０２−４の断面積がＡｅ／４である場合には中心磁脚４０１の断面積はＡｅとなる。したがって、一次巻線２１０ａにより通電されることで中心磁脚４０１から発生した磁束Φは、各外部磁脚４０２−１〜４０２−４に磁束Φ／４ずつ流れることになる。
【００３２】
下面部４０３は、中心磁脚４０１と各外部磁脚４０２−１〜４０２−４との下部をそれぞれ磁気的に連結する。
上面部４０４は、中心磁脚４０１と各外部磁脚４０２−１〜４０２−４との上部をそれぞれ磁気的に連結する。
【００３３】
図２に戻り、一次巻線４１ａは、中心磁脚４０１に巻回されており、その巻回数（巻き数）は１ターンである。そして、一次巻線４１ａは、一端側が共振回路３に接続され、他端側がスイッチ素子Ｑ２のソースに接続されている。
【００３４】
二次巻線４１ｂは、各外部磁脚４０２−１〜４０２−４に巻回されており、その巻き数はそれぞれ１ターンである。具体的には、二次巻線４１ｂ−１は外部磁脚４０２−１に１ターンで巻回されている。二次巻線４１ｂ−２は外部磁脚４０２−２に１ターンで巻回されている。二次巻線４１ｂ−３は外部磁脚４０２−３に１ターンで巻回されている。二次巻線４１ｂ−４は外部磁脚４０２−４に１ターンで巻回されている。
【００３５】
したがって、中心磁脚４０１に巻回されている一次巻線４１ａの巻き数は、各外部磁脚４０２−１〜４０２−４に巻回された各二次巻線４１ｂ−１〜４１ｂ−４の巻き数と等しい。
【００３６】
図１に戻り、整流回路５は二次巻線４１ｂに誘起される交流電圧を整流して直流電圧に変換する。
具体的には、整流回路５−１は、フルブリッジ接続された整流素子５１〜５４を備えている。本実施形態では、整流素子５１〜５４の一例としてダイオードで構成されている。この整流回路５−１は、二次巻線４１ｂ−１に誘起される交流電圧と二次巻線４１ｂ−２に誘起される交流電圧との和を直流電圧に変換する。
【００３７】
整流回路５−２は、フルブリッジ接続された整流素子５１〜５４を備えている。この整流回路５−２は、二次巻線４１ｂ−３に誘起される交流電圧と二次巻線４１ｂ−４に誘起される交流電圧との和を直流電圧に変換する。
【００３８】
平滑部６は、整流回路５−１及び整流回路５−２のそれぞれの出力側に並列接続される平滑コンデンサである。平滑部６は、整流回路５−１により変換された直流電圧と、整流回路５−２により変換された直流電圧とを平滑し、その平滑した直流電圧を出力電圧Ｖｏｕｔとして一対の出力端子７ａ、７ｂ間に出力する。
【００３９】
制御部７は、スイッチ素子Ｑ１，Ｑ２を交互にオン・オフ駆動する。したがって、トランス４は、スイッチ素子Ｑ１及びスイッチ素子Ｑ２のスイッチングに伴い（スイッチ素子Ｑ３及びスイッチ素子Ｑ４が交互にオン・オフ駆動されるのに伴い）、一次巻線４１ａから二次巻線４１ｂのそれぞれに交流電圧を誘起させる。
【００４０】
次に、本実施形態に係る作用効果について説明する。図４は、従来の共振コンバータであるスイッチング電源１００の概略構成図である。図５は、従来のプレーナ構造のトランスの概略構成図である。
【００４１】
図４に示すように、従来のスイッチング電源１００は、トランス２００を備えたハーフブリッジのＬＬＣ式のコンバータである。このトランス２００は、ＥＩ型又はＥＥ型の磁性材料からなるコア２０１であり、このコア２０１の中央磁脚２０２には一次巻線２１０ａ及び二次巻線２１０ｂが巻回されている。
【００４２】
ここで、スイッチング電源１００において、例えば、入力電圧Ｖｉｎ＝４００Ｖで出力電圧Ｖｏｕｔ＝５０Ｖを得るためには、トランス２００における一次巻線の巻き数Ｎ１と二次巻線の巻き数Ｎ２との比は、Ｎ１／Ｎ２=４／１（Ｎ１：Ｎ２＝４：１）と設定される。したがって、トランス２００の一次側においては１ターンの一次巻線２１０ａが４つ直列接続となり、二次側においては１ターンの二次巻線２１０ｂが４つ並列接続となる。
【００４３】
この場合において、トランス２００としてプレーナ構造のトランスが用いられると、図５に示すように、一次巻線２１０ａと二次巻線２１０ｂとは交互に積層したサンドイッチ構造となる。したがって、一次巻線２１０ａと二次巻線２１０ｂとの間の寄生容量Ｃｐが増大してしまう。そのため、この寄生容量Ｃｐを介して一次側から二次側に流れるコモンモード電流が増加し、誤動作やノイズの原因になる。また、励磁電流によりＺＶＳ用コンデンサを充放電することでＺＶＳ動作を行う場合では、寄生容量Ｃｐに多くの励磁電流が流れてしまい、ＺＶＳ動作を行うことができない場合がある。更に、寄生容量Ｃｐの増加に伴い、一次側から二次側に流れる電流が増加するため、無負荷時に出力電圧が上昇してしまう場合がある。
【００４４】
一方、本実施形態に係るトランス４のコア４０は、一次巻線４１ａが巻回される中心磁脚４０１と、二次巻線４１ｂがそれぞれ巻回される複数の外部磁脚４０２−１〜４０２−４と、を備え、各外部磁脚４０２−１〜４０２−４は、互いに断面積が等しく、且つ中心磁脚４０１の中央部を中心とした円周に沿って等間隔で配置されている。そして、その中心磁脚４０１の断面積は、各外部磁脚４０２の断面積の合計値と等しい。
【００４５】
これにより、上述したように、入力電圧Ｖｉｎ＝４００Ｖで出力電圧Ｖｏｕｔ＝５０Ｖを得る場合において、本実施形態に係る一次巻線４１ａの巻き数Ｎ１１と、各二次巻線４１ｂ−１〜４１ｂ−４の各巻き数Ｎ２２をそれぞれ１ターンとすることができる。すなわち、一次巻線４１ａの巻き数Ｎ１１と各二次巻線４１ｂ−１〜４１ｂ−４の各巻き数Ｎ２２との比を１：１の関係にすることができる。したがって、一次巻線２１０ａにより通電されることで中心磁脚４０１から発生した磁束Φが各外部磁脚４０２−１〜４０２−４にΦ／４ずつ流れることになり、トランス４の一次側と二次側の巻き数比は、従来における一次側と二次側の巻き数比Ｎ１／Ｎ２=４／１と同等となる。
【００４６】
このように、本実施形態に係るトランス４は、一次側の巻き数と二次側の巻き数をすべて１ターンで構成することができるため、従来のように一次巻線と二次巻線とを交互に積層したサンドイッチ構造を採用せずに巻線抵抗を低減することができる。また、トランス４は、二次巻線を分割巻きにすることが可能となり、一次巻線と二次巻線との間の寄生容量を低減することが可能となる。
【００４７】
なお、外部磁脚４０２の数は、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比（一次巻線の巻き数と二次巻線の巻き数との比）に基づいて設定される。例えば、入力電圧Ｖｉｎと出力電圧Ｖｏｕｔとの比がｎ：１（ｎは２以上の整数）の関係にある場合には、外部磁脚４０２の数はｎとし、中心磁脚の数は１つとなる。
【００４８】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【００４９】
（変形例１）上記実施形態では、中心磁脚４０１及び各外部磁脚４０２−１〜４０２−４の形状が四角柱である場合について説明したが、本発明はこれに限定されない。すなわち、中心磁脚４０１及び各外部磁脚４０２−１〜４０２−４の形状は特に限定されず、例えば、円柱形状でもよい。また、中心磁脚４０１及び各外部磁脚４０２−１〜４０２−４はそれぞれ異なる形状であってもよい。
【００５０】
（変形例２）上記実施形態では、中心磁脚４０１及び各外部磁脚４０２−１〜４０２−４にそれぞれ１ターンの巻き数が巻回されている場合について説明したが、これに限定されない。例えば、中心磁脚４０１及び各外部磁脚４０２−１〜４０２−４のそれぞれに同じ巻き数の巻線が巻回されていればよい。すなわち、一次巻線４１ａの巻き数は、各二次巻線４１ｂ−１〜４１ｂ−４の巻き数と等しければよい。
【００５１】
（変形例３）上記実施形態では、スイッチング電源Ａは、２つの整流回路５−１，５−２を用いて二次巻線４１ｂ−１〜４１ｂ−４に誘起される交流電圧を整流したが、これに限定されない。例えば、スイッチング電源Ａは、一つの整流回路５で二次巻線４１ｂ−１〜４１ｂ−４に誘起される交流電圧を整流してもよい。
【００５２】
（変形例４）上記実施形態では、一次巻線４１ａを中心磁脚４０１に１ターンで巻回し、二次巻線４１ｂを各外部磁脚４０２に１ターンで巻回したが、本発明はこれに限定されない。例えば、一次巻線４１ａを各外部磁脚４０２に１ターンで巻回し、その巻回した一次巻線４１ａをそれぞれ直列接続し、二次巻線４１ｂを中心磁脚４０１に１ターンで巻回してもよい。この場合においても、一次巻線と二次巻線との間の寄生容量を低減することが可能となる。
【００５３】
（変形例５）上記実施形態では、スイッチング電源Ａは、トーテンポール回路構成のうちハーフブリッジ構成のＬＬＣ方式のＤＣ−ＤＣコンバータである場合について説明したが、これに限定されない。例えば、スイッチング電源Ａは、フルブリッジ構成やプッシュプル構成のＬＬＣ方式のＤＣ−ＤＣコンバータ等であってもよい。
【００５４】
（変形例６）上記実施形態では、外部磁脚４０２−１〜４０２−４を４つ設け、一次巻線４１ａの巻き数Ｎ１１と、各二次巻線４１ｂ−１〜４１ｂ−４の各巻き数Ｎ２２をそれぞれ１ターンとし、トランス２００における一次巻線の巻き数Ｎ１と二次巻線の巻き数Ｎ２との比を、Ｎ１／Ｎ２=４／１（Ｎ１：Ｎ２＝４：１）と設定したが、例えば、外部磁脚４０２−１〜４０２−４を４つ設け、一次巻線の巻き数Ｎ１と二次巻線の巻き数Ｎ２との比を、Ｎ１／Ｎ２＝１６／１（Ｎ１：Ｎ２＝１６：１）と設定する場合は、一次巻線４１ａの巻き数Ｎ１１を４ターンとし、各二次巻線４１ｂ−１〜４１ｂ−４の各巻き数Ｎ２２をそれぞれ１ターンとすればよい。
【００５５】
上述したように、一次巻線４１ａが巻回された中心磁脚４０１と、二次巻線４１ｂがそれぞれ巻回された複数の外部磁脚４０２と、を備え、各外部磁脚４０２は、断面積が等しく、且つ中心磁脚４０１の中心部から等しい距離であり、隣り合う前記外部磁脚同士の距離が等しくなるように配置される。そして、中心磁脚４０１の断面積を各外部磁脚４０２の断面積の合計値と等しくする。これにより、一次巻線４１ａの巻き数は、各二次巻線４１ｂの巻き数と等しい構成にすることが可能になり、一次巻線４１ａと二次巻線４１ｂとの間の寄生容量を低減することができる。
【００５６】
また、上述したように、トランス４は、上記寄生容量を低減することができるため、寄生容量を介して一次側から二次側に流れるコモンモード電流の増加を抑制することができ、誤動作やノイズを抑制することができる。
【００５７】
また、上述したように、トランス４は、上記寄生容量を低減することができるため、励磁電流によりＺＶＳ用コンデンサを充放電することでＺＶＳ動作を行う場合では、上記寄生容量に多くの励磁電流が流れることを抑制することができる。したがって、トランス４は、ＺＶＳ動作を確実に実施することができる。
【００５８】
また、上述したように、トランス４は、上記寄生容量を低減することができるため、一次側から二次側に流れる電流の増加を抑制し、無負荷時に出力電圧が上昇することを抑制することができる。
【００５９】
また、上記トランス４の一次巻線４１ａの巻き数は、各外部磁脚４０２に巻回された各二次巻線４１ｂの巻き数と等しくする。これにより、一次巻線４１ａの巻き数及び各二次巻線４１ｂの巻き数を減らすことが可能となり、一次巻線４１ａと各二次巻線４１ｂとの交流抵抗を低減することができる。
【００６０】
また、上記トランス４は、一次巻線４１ａの巻き数と二次巻線４１ｂの巻き数との比がｎ：１（ｎは２以上の整数）の関係にある場合には、外部磁脚４０２の数をｎとするとともに、一次巻線４１ａの巻き数は、各二次巻線４１ｂの巻き数と等しくする。これにより、トランス４は、二次巻線４１ｂを分割巻きにすることが可能となり、一次巻線と二次巻線との間の寄生容量を低減することが可能となる。
【００６１】
また、上記トランス４は、前記一次巻線４１ａの巻き数と、各二次巻線４１ｂの巻き数とをそれぞれ１ターンとすることで、更に一次巻線４１ａと各二次巻線４１ｂとの交流抵抗を低減することができる。
【符号の説明】
【００６２】
Ａ  スイッチング電源
１  電源
２  トーテンポール回路
３  共振回路
４  トランス
５  整流回路
６  平滑部
７  制御部
４０  コア
４１ａ  一次巻線
４１ｂ  二次巻線
４０１  中心磁脚
４０２  外部磁脚
４０３  下面部
４０４  上面部
【図１】
2019046828.tif 000003
【図２】
2019046828.tif 000004
【図３】
2019046828.tif 000005
【図４】
2019046828.tif 000006
【図５】
2019046828.tif 000007