(57)【要約】【課題】オフセット電圧の容易な調整を可能とすること。【解決手段】オペアンプ１０のオフセット電圧調節回路１５は、差動対１２のトランジスタＭ１，Ｍ２に流れる電流Ｉ１，Ｉ２を調節することにより、オフセット電圧を調節する。オフセット電圧調節回路１５は、電流生成部４１、補正用電流源４４、スイッチ回路４２を有している。電流生成部４１は、テイル電流ＩＤに応じた補正用基準電流Ｉａを生成する。補正用電流源４４は、トリミング可能なヒューズ素子を含み、補正用基準電流Ｉａに基づいて、ヒューズ素子の状態（切断，非切断）に応じた電流量の補正電流Ｉｃを生成する。スイッチ回路４２は、電流生成部４１と補正用電流源４４との間に設けられ、外部端子Ｔ２２から入力される制御信号ＳＣに応じて、補正用基準電流Ｉａの電流経路を、補正用電流源４４と外部端子Ｔ２１とに切り替える。【選択図】図１
2019036771.tif 000002
【特許請求の範囲】
【請求項１】
第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、
前記差動対に第１の電流を供給する電流源と、
前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、
前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、
を含み、
前記オフセット電圧調節回路は、
前記第１の電流に応じた補正用基準電流を生成する電流生成部と、
トリミング可能な複数のヒューズ素子を含み、前記補正用基準電流に基づいて、前記複数のヒューズ素子の状態に応じた電流量の補正電流を生成する補正用電流源と、
前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用基準電流を前記補正用電流源又は検出用外部端子に供給する第１のスイッチ回路と、
を有する、差動回路。
【請求項２】
前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、
前記第２のスイッチ回路は、トリミング可能な複数のヒューズ素子を含み、前記複数のヒューズ素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替える、請求項１に記載の差動回路。
【請求項３】
第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、
前記差動対に第１の電流を供給する電流源と、
前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、
前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、
を含み、
前記オフセット電圧調節回路は、
前記第１の電流に応じた補正用基準電流を生成する電流生成部と、
複数の不揮発性記憶素子を含み、前記補正用基準電流に基づいて、前記複数の不揮発性記憶素子の状態に応じた電流量の補正電流を生成する補正用電流源と、
前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用電流源又は検出用外部端子に前記電流生成部を接続する第１のスイッチ回路と、
を有する、差動回路。
【請求項４】
前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、
前記第２のスイッチ回路は、複数の不揮発性記憶素子を含み、前記複数の不揮発性記憶素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替える、請求項３に記載の差動回路。
【請求項５】
前記第１のスイッチ回路は、前記外部入力端子をプルダウンする抵抗を含む、請求項１〜４の何れか１項に記載の差動回路。
【請求項６】
前記補正用電流源は、前記補正用基準電流に応じた電流を流す複数の調節用トランジスタを含み、前記複数の調節用トランジスタは、バイナリで重み付けされた電流を流すように形成されている、請求項１〜５の何れか１項に記載の差動回路。
【請求項７】
前記オフセット電圧調節回路は、
前記電流生成部と直列に接続され、ゲート端子とドレイン端子とが接続されたＭＯＳトランジスタを含み、
前記複数の調節用トランジスタのゲートはそれぞれ、前記ＭＯＳトランジスタのゲート端子に接続されている、
請求項６に記載の差動回路。
【請求項８】
前記ヒューズ素子は、レーザ照射、過電流、又は過電圧によりトリミング可能である、請求項１又は２に記載の差動回路。
【請求項９】
一つの半導体基板上に一体集積化された、請求項１〜８の何れか１項に記載の差動回路。
【請求項１０】
半導体素子に形成された差動回路をテストするテスト装置において実行される調節方法であって、
前記差動回路は、
第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、
前記差動対に第１の電流を供給する電流源と、
前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、
前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、
を含み、
前記オフセット電圧調節回路は、
前記第１の電流に応じた補正用基準電流を生成する電流生成部と、
トリミング可能な複数のヒューズ素子を含み、前記補正用基準電流に基づいて、前記複数のヒューズ素子の状態に応じた電流量の補正電流を生成する補正用電流源と、
前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用基準電流を前記補正用電流源又は検出用外部端子に供給する第１のスイッチ回路と、
を含み、
前記テスト装置は、
前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、
前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、
前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるヒューズ素子をトリミングするための電圧調節データを含む補正指示データを生成するステップと、
を実行する、調節方法。
【請求項１１】
前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、
前記第２のスイッチ回路は、トリミング可能な複数のヒューズ素子を含み、前記複数のヒューズ素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、
前記テスト装置は、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成する、
請求項１０に記載の調節方法。
【請求項１２】
半導体素子に形成された差動回路をテストするテスト装置において実行される調節方法であって、
前記差動回路は、
第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、
前記差動対に第１の電流を供給する電流源と、
前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、
前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、
を含み、
前記オフセット電圧調節回路は、
前記第１の電流に応じた補正用基準電流を生成する電流生成部と、
複数の不揮発性記憶素子を含み、前記補正用基準電流に基づいて、前記複数の不揮発性記憶素子の状態に応じた電流量の補正電流を生成する補正用電流源と、
前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用電流源又は検出用外部端子に前記電流生成部を接続する第１のスイッチ回路と、
を含み、
前記テスト装置は、
前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、
前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、
前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるメモリ素子に書き込む電圧調節データを含む補正指示データを生成するステップと、
を実行する、調節方法。
【請求項１３】
前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、
前記第２のスイッチ回路は、複数の不揮発性記憶素子を含み、前記複数の不揮発性記憶素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、
前記テスト装置は、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成する、
請求項１２に記載の調節方法。
【請求項１４】
前記テスト装置は、前記補正指示データを生成するステップにおいて、
前記補正用電流源により前記出力電圧をシフトするときの標準的な１ステップのシフト量を標準シフト量とし、
前記補正用基準電流の標準値と、前記補正用基準電流の測定値との比を算出し、算出した比に基づいて、測定対象における１ステップの電圧変化のずれ量を算出し、標準シフト量に前記ずれ量を加算して前記標準値に対する前記測定値のずれを考慮した１ステップの電圧シフト量を算出し、前記オフセット電圧の測定値を前記電圧シフト量で除算して前記電圧調節データの補正ステップ数を算出する、
請求項１０〜１３の何れか１項に記載の調節方法。
【請求項１５】
前記標準シフト量は、前記補正用基準電流にばらつきの無い設計値によって得られた値、又は作製した半導体素子の測定結果に基づいて統計的手法により得られた値である、請求項１４に記載の調節方法。
【請求項１６】
半導体素子に形成された差動回路をテストするテスト装置において実行されるプログラムであって、
前記差動回路は、
第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、
前記差動対に第１の電流を供給する電流源と、
前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、
前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、
を含み、
前記オフセット電圧調節回路は、
前記第１の電流に応じた補正用基準電流を生成する電流生成部と、
トリミング可能な複数のヒューズ素子を含み、前記補正用基準電流に基づいて、前記複数のヒューズ素子の状態に応じた電流量の補正電流を生成する補正用電流源と、
前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用基準電流を前記補正用電流源又は検出用外部端子に供給する第１のスイッチ回路と、
を含み、
前記テスト装置が実行するプログラムは、
前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、
前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、
前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるヒューズ素子をトリミングするための電圧調節データを含む補正指示データを生成するステップと、
を含む、プログラム。
【請求項１７】
前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、
前記第２のスイッチ回路は、トリミング可能な複数のヒューズ素子を含み、前記複数のヒューズ素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、
前記テスト装置が実行するプログラムは、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成するステップを含む、
請求項１６に記載のプログラム。
【請求項１８】
半導体素子に形成された差動回路をテストするテスト装置において実行されるプログラムであって、
前記差動回路は、
第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、
前記差動対に第１の電流を供給する電流源と、
前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、
前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、
を含み、
前記オフセット電圧調節回路は、
前記第１の電流に応じた補正用基準電流を生成する電流生成部と、
複数の不揮発性記憶素子を含み、前記補正用基準電流に基づいて、前記複数の不揮発性記憶素子の状態に応じた電流量の補正電流を生成する補正用電流源と、
前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用電流源又は検出用外部端子に前記電流生成部を接続する第１のスイッチ回路と、
を含み、
前記テスト装置が実行するプログラムは、
前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、
前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、
前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるメモリ素子に書き込む電圧調節データを含む補正指示データを生成するステップと、
を含む、プログラム。
【請求項１９】
前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、
前記第２のスイッチ回路は、複数の不揮発性記憶素子を含み、前記複数の不揮発性記憶素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、
前記テスト装置が実行するプログラムは、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成するステップを含む、
請求項１６に記載のプログラム。
【請求項２０】
前記テスト装置は、前記補正指示データを生成するステップにおいて、
前記補正用電流源により前記出力電圧をシフトするときの標準的な１ステップのシフト量を標準シフト量とし、
前記補正用基準電流の標準値と、前記補正用基準電流の測定値との比を算出し、算出した比に基づいて、測定対象における１ステップの電圧変化のずれ量を算出し、標準シフト量に前記ずれ量を加算して前記標準値に対する前記測定値のずれを考慮した１ステップの電圧シフト量を算出し、前記オフセット電圧の測定値を前記電圧シフト量で除算して前記電圧調節データの補正ステップ数を算出する、
請求項１６〜１９の何れか１項に記載のプログラム。
【請求項２１】
前記標準シフト量は、前記補正用基準電流にばらつきの無い設計値によって得られた値、又は作製した半導体素子の測定結果に基づいて統計的手法により得られた値である、請求項２０に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動回路、差動回路の調節方法、プログラムに関する。
【背景技術】
【０００２】
オペアンプ等の差動回路は、様々な電子機器に用いられている。オペアンプは、差動対のトランジスタに供給される入力電圧の差に応じた出力電圧を生成する。差動対のトランジスタの特性バラツキ等によりオフセット電圧が生じる。このため、差動回路には、ヒューズの切断によってオフセット電圧を調整するオフセット電圧調節回路が含まれる（例えば、特許文献１参照）。例えば、オフセット電圧調整回路は、基準電流源を含み、ヒューズの切断によって生成した補正電流によって差動対に流れる差動電流を補正し、オフセット電圧を調整する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−３１８３３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述のオフセット電圧調整回路において、チップ毎に基準電流源のばらつき等によりオフセット電圧の補正精度が低下する場合がある。このため、オフセット電圧を調整するリペア処理において、所定のヒューズを切断する前後においてオフセット電圧を測定し、オフセット電圧が変化する方向（正負）と変化量とに基づいて切断するヒューズを決定し、その決定したヒューズを切断する方法が用いられている。このような方法では、個々のチップに対するリペア処理に長い時間を要し、生産性が低下する。
【０００５】
本発明の目的は、オフセット電圧の容易な調整を可能とする差動回路、調節方法、プログラムを提供することにある。
【課題を解決するための手段】
【０００６】
〔１〕本発明の一態様である差動回路は、第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、前記差動対に第１の電流を供給する電流源と、前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、を含み、前記オフセット電圧調節回路は、前記第１の電流に応じた補正用基準電流を生成する電流生成部と、トリミング可能な複数のヒューズ素子を含み、前記補正用基準電流に基づいて、前記複数のヒューズ素子の状態に応じた電流量の補正電流を生成する補正用電流源と、前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用基準電流を前記補正用電流源又は検出用外部端子に供給する第１のスイッチ回路と、を有する。
【０００７】
この構成によれば、第１のスイッチ回路は、制御信号に応じて、補正用基準電流の経路を補正用電流源と検出用外部端子とに切り替える。第１のスイッチ回路により補正電流を生成するための補正用基準電流を検出用外部端子に流すことで、その検出用外部端子により補正用基準電流の測定が可能となる。補正用基準電流に基づいて生成される補正電流と、差動対の第１トランジスタ及び第２トランジスタに供給する第１の電流とは、相関性があるように設計される。製造ばらつき等によって補正用基準電流の電流値にばらつきが生じると、補正電流のばらつきによって、オフセット電圧の調節精度が低下する。これに対し、補正用基準電流の測定値に基づいて、補正電流を生成することで、ヒューズ素子を切断しなくてもオフセット電圧を調整する補正ステップ数を決定することができ、容易なトリミングを可能にできる。また、補正用基準電流の測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧の高精度な調節が可能となる。
【０００８】
〔２〕上記の差動回路において、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、前記第２のスイッチ回路は、トリミング可能な複数のヒューズ素子を含み、前記複数のヒューズ素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えることが好ましい。
【０００９】
この構成によれば、第２スイッチ回路によって補正用電流源を第１トランジスタ及び第２トランジスタに対して非接続状態とすることで、オフセット電圧と補正用電流源に供給する補正用基準電流とを測定できる。そして、オフセット電圧の極性に応じて、第１トランジスタと第２トランジスタの一方に補正用電流源を接続することで、第１トランジスタと第２トランジスタに流れる差動電流の一方を調節してオフセット電圧を調節することができる。このように、１つの補正用電流源を用意すればよく、差動回路が占める面積の増加を抑制できる。なお、１つの補正用電流源を用意すればよいため、第１トランジスタと第２トランジスタのそれぞれに補正用電流源を接続する場合と比べ、１つの補正用電流源において生成可能な補正電流のステップを多くでき、オフセット電圧の調節範囲を広くできる。
【００１０】
〔３〕本発明の一態様である差動回路は、第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、前記差動対に第１の電流を供給する電流源と、前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、を含み、前記オフセット電圧調節回路は、前記第１の電流に応じた補正用基準電流を生成する電流生成部と、複数の不揮発性記憶素子を含み、前記補正用基準電流に基づいて、前記複数の不揮発性記憶素子の状態に応じた電流量の補正電流を生成する補正用電流源と、前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用電流源又は検出用外部端子に前記電流生成部を接続する第１のスイッチ回路と、を有する。
【００１１】
この構成によれば、第１のスイッチ回路は、制御信号に応じて、補正用基準電流の経路を補正用電流源と検出用外部端子とに切り替える。第１のスイッチ回路により補正電流を生成するための補正用基準電流を検出用外部端子に流すことで、その検出用外部端子により補正用基準電流の測定が可能となる。補正用基準電流に基づいて生成される補正電流と、差動対の第１トランジスタ及び第２トランジスタに供給する第１の電流とは、相関性があるように設計される。製造ばらつき等によって補正用基準電流の電流値にばらつきが生じると、補正電流のばらつきによって、オフセット電圧の調節精度が低下する。これに対し、補正用基準電流の測定値に基づいて、補正電流を生成することで、不揮発性記憶素子の書き込みを行わなくてもオフセット電圧を調整する補正ステップ数を決定することができ、容易な設定を可能にできる。また、補正用基準電流の測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧の高精度な調節が可能となる。
【００１２】
〔４〕上記の差動回路において、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、前記第２のスイッチ回路は、複数の不揮発性記憶素子を含み、前記複数の不揮発性記憶素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えることが好ましい。
【００１３】
この構成によれば、第２スイッチ回路によって補正用電流源を第１トランジスタ及び第２トランジスタに対して非接続状態とすることで、オフセット電圧と補正用電流源に供給する補正用基準電流とを測定できる。そして、オフセット電圧の極性に応じて、第１トランジスタと第２トランジスタの一方に補正用電流源を接続することで、第１トランジスタと第２トランジスタに流れる差動電流の一方を調節してオフセット電圧を調節することができる。このように、１つの補正用電流源を用意すればよく、差動回路が占める面積の増加を抑制できる。なお、１つの補正用電流源を用意すればよいため、第１トランジスタと第２トランジスタのそれぞれに補正用電流源を接続する場合と比べ、１つの補正用電流源において生成可能な補正電流のステップを多くでき、オフセット電圧の調節範囲を広くできる。
【００１４】
〔５〕上記の差動回路において、前記第１のスイッチ回路は、前記外部入力端子をプルダウンする抵抗を含むことが好ましい。
この構成によれば、制御信号が供給されていないときには抵抗によるプルダウンによって補正用基準電流を補正用電流源に供給できる。
【００１５】
〔６〕上記の差動回路において、前記補正用電流源は前記補正用基準電流に応じた電流を流す複数の調節用トランジスタを含み、前記複数の調節用トランジスタは、バイナリで重み付けされた電流を流すように形成されていることが好ましい。
【００１６】
この構成によれば、オフセット電圧の補正ステップ数に対して補正電流の変更に必要なヒューズ素子や不揮発性記憶素子の数が少なくて済み、回路規模の増大が抑制できる。
〔７〕上記の差動回路において、前記オフセット電圧調整回路は、前記電流生成部と直列に接続され、ゲート端子とドレイン端子とが接続されたＭＯＳトランジスタを含み、前記複数の調節用トランジスタのゲートはそれぞれ、前記ＭＯＳトランジスタのゲート端子に接続されていることが好ましい。
【００１７】
この構成によれば、補正用電流源に直列接続されたＭＯＳトランジスタと調節用トランジスタとにより、補正用基準電流に応じた電流を各調節用トランジスタに流すことができる。
【００１８】
〔８〕上記の差動回路において、前記ヒューズ素子は、レーザ照射、過電流、又は過電圧によりトリミング可能であることが好ましい。
この構成によれば、ヒューズ素子を容易にトリミングできる。
【００１９】
〔９〕上記の差動回路において、一つの半導体基板上に一体集積化されたことが好ましい。
なお、「一体集積化」とは、回路の構成要素の全てが１つの基板上に形成される場合や、回路の主要構成要素が１つの基板上に形成される場合が含まれる。なお、抵抗やキャパシタ等の回路定数の調整用に用いられる素子の一部が基板の外部に設けられていても良い。
【００２０】
〔１０〕本発明の一態様である調節方法は、半導体素子に形成された差動回路をテストするテスト装置において実行される調節方法であって、前記差動回路は、第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、前記差動対に第１の電流を供給する電流源と、前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、を含み、前記オフセット電圧調節回路は、前記第１の電流に応じた補正用基準電流を生成する電流生成部と、トリミング可能な複数のヒューズ素子を含み、前記補正用基準電流に基づいて、前記複数のヒューズ素子の状態に応じた電流量の補正電流を生成する補正用電流源と、前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用基準電流を前記補正用電流源又は検出用外部端子に供給する第１のスイッチ回路と、を含み、前記テスト装置は、前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるヒューズ素子をトリミングするための電圧調節データを含む補正指示データを生成するステップと、を実行する。
【００２１】
この構成によれば、第１のスイッチ回路は、制御信号に応じて、補正用基準電流の経路を補正用電流源と検出用外部端子とに切り替える。第１のスイッチ回路により補正電流を生成するための補正用基準電流を検出用外部端子に流すことで、その検出用外部端子により補正用基準電流の測定が可能となる。補正用基準電流に基づいて生成される補正電流と、差動対の第１トランジスタ及び第２トランジスタに供給する第１の電流とは、相関性があるように設計される。製造ばらつき等によって補正用基準電流の電流値にばらつきが生じると、補正電流のばらつきによって、オフセット電圧の調節精度が低下する。これに対し、補正用基準電流の測定値に基づいて、補正電流を生成することで、ヒューズ素子を切断しなくてもオフセット電圧を調整する補正ステップ数を決定することができ、容易なトリミングを可能にできる。また、補正用基準電流の測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧の高精度な調節が可能となる。
【００２２】
〔１１〕上記の調節方法において、前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、前記第２のスイッチ回路は、トリミング可能な複数のヒューズ素子を含み、前記複数のヒューズ素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、前記テスト装置は、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成することが好ましい。
【００２３】
この構成によれば、第２スイッチ回路によって補正用電流源を第１トランジスタ及び第２トランジスタに対して非接続状態とすることで、オフセット電圧と補正用電流源に供給する補正用基準電流とを測定できる。そして、オフセット電圧の極性に応じて、第１トランジスタと第２トランジスタの一方に補正用電流源を接続することで、第１トランジスタと第２トランジスタに流れる差動電流の一方を調節してオフセット電圧を調節することができる。このように、１つの補正用電流源を用意すればよく、差動回路が占める面積の増加を抑制できる。なお、１つの補正用電流源を用意すればよいため、第１トランジスタと第２トランジスタのそれぞれに補正用電流源を接続する場合と比べ、１つの補正用電流源において生成可能な補正電流のステップを多くでき、オフセット電圧の調節範囲を広くできる。
【００２４】
〔１２〕本発明の一態様である調節方法は、半導体素子に形成された差動回路をテストするテスト装置において実行される調節方法であって、前記差動回路は、第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、前記差動対に第１の電流を供給する電流源と、前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、を含み、前記オフセット電圧調節回路は、前記第１の電流に応じた補正用基準電流を生成する電流生成部と、複数の不揮発性記憶素子を含み、前記補正用基準電流に基づいて、前記複数の不揮発性記憶素子の状態に応じた電流量の補正電流を生成する補正用電流源と、前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用電流源又は検出用外部端子に前記電流生成部を接続する第１のスイッチ回路と、を含み、前記テスト装置は、前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるメモリ素子に書き込む電圧調節データを含む補正指示データを生成するステップと、を実行する。
【００２５】
この構成によれば、第１のスイッチ回路は、制御信号に応じて、補正用基準電流の経路を補正用電流源と検出用外部端子とに切り替える。第１のスイッチ回路により補正電流を生成するための補正用基準電流を検出用外部端子に流すことで、その検出用外部端子により補正用基準電流の測定が可能となる。補正用基準電流に基づいて生成される補正電流と、差動対の第１トランジスタ及び第２トランジスタに供給する第１の電流とは、相関性があるように設計される。製造ばらつき等によって補正用基準電流の電流値にばらつきが生じると、補正電流のばらつきによって、オフセット電圧の調節精度が低下する。これに対し、補正用基準電流の測定値に基づいて、補正電流を生成することで、不揮発性記憶素子の書き込みを行わなくてもオフセット電圧を調整する補正ステップ数を決定することができ、容易な設定を可能にできる。また、補正用基準電流の測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧の高精度な調節が可能となる。
【００２６】
〔１３〕上記の調節方法において、前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、前記第２のスイッチ回路は、複数の不揮発性記憶素子を含み、前記複数の不揮発性記憶素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、前記テスト装置は、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成することが好ましい。
【００２７】
この構成によれば、第２スイッチ回路によって補正用電流源を第１トランジスタ及び第２トランジスタに対して非接続状態とすることで、オフセット電圧と補正用電流源に供給する補正用基準電流とを測定できる。そして、オフセット電圧の極性に応じて、第１トランジスタと第２トランジスタの一方に補正用電流源を接続することで、第１トランジスタと第２トランジスタに流れる差動電流の一方を調節してオフセット電圧を調節することができる。このように、１つの補正用電流源を用意すればよく、差動回路が占める面積の増加を抑制できる。なお、１つの補正用電流源を用意すればよいため、第１トランジスタと第２トランジスタのそれぞれに補正用電流源を接続する場合と比べ、１つの補正用電流源において生成可能な補正電流のステップを多くでき、オフセット電圧の調節範囲を広くできる。
【００２８】
〔１４〕上記の調節方法において、前記テスト装置は、前記補正指示データを生成するステップにおいて、前記補正用電流源により前記出力電圧をシフトするときの標準的な１ステップのシフト量を標準シフト量とし、前記補正用基準電流の標準値と、前記補正用基準電流の測定値との比を算出し、算出した比に基づいて、測定対象における１ステップの電圧変化のずれ量を算出し、標準シフト量に前記ずれ量を加算して前記標準値に対する前記測定値のずれを考慮した１ステップの電圧シフト量を算出し、前記オフセット電圧の測定値を前記電圧シフト量で除算して前記電圧調節データの補正ステップ数を算出することが好ましい。
【００２９】
この構成によれば、補正用基準電流の標準値に対する測定値の電流ずれに応じて、１ステップのオフセット電圧のシフト量のずれを算出することで、測定値に応じた補正ステップ数を得る。このため、精度の高いオフセット電圧の調整ができる。
【００３０】
〔１５〕上記の調節方法において、前記標準シフト量は、前記補正用基準電流にばらつきの無い設計値によって得られた値、又は作製した半導体素子の測定結果に基づいて統計的手法により得られた値であることが好ましい。
【００３１】
〔１６〕本発明の一態様であるプログラムは、半導体素子に形成された差動回路をテストするテスト装置において実行されるプログラムであって、前記差動回路は、第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、前記差動対に第１の電流を供給する電流源と、前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、を含み、前記オフセット電圧調節回路は、前記第１の電流に応じた補正用基準電流を生成する電流生成部と、トリミング可能な複数のヒューズ素子を含み、前記補正用基準電流に基づいて、前記複数のヒューズ素子の状態に応じた電流量の補正電流を生成する補正用電流源と、前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用基準電流を前記補正用電流源又は検出用外部端子に供給する第１のスイッチ回路と、を含み、前記テスト装置が実行するプログラムは、前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるヒューズ素子をトリミングするための電圧調節データを含む補正指示データを生成するステップと、を含む。
【００３２】
この構成によれば、第１のスイッチ回路は、制御信号に応じて、補正用基準電流の経路を補正用電流源と検出用外部端子とに切り替える。第１のスイッチ回路により補正電流を生成するための補正用基準電流を検出用外部端子に流すことで、その検出用外部端子により補正用基準電流の測定が可能となる。補正用基準電流に基づいて生成される補正電流と、差動対の第１トランジスタ及び第２トランジスタに供給する第１の電流とは、相関性があるように設計される。製造ばらつき等によって補正用基準電流の電流値にばらつきが生じると、補正電流のばらつきによって、オフセット電圧の調節精度が低下する。これに対し、補正用基準電流の測定値に基づいて、補正電流を生成することで、ヒューズ素子を切断しなくてもオフセット電圧を調整する補正ステップ数を決定することができ、容易なトリミングを可能にできる。また、補正用基準電流の測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧の高精度な調節が可能となる。
【００３３】
〔１７〕上記のプログラムにおいて、前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、前記第２のスイッチ回路は、トリミング可能な複数のヒューズ素子を含み、前記複数のヒューズ素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、前記テスト装置が実行するプログラムは、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成するステップを含むことが好ましい。
【００３４】
この構成によれば、第２スイッチ回路によって補正用電流源を第１トランジスタ及び第２トランジスタに対して非接続状態とすることで、オフセット電圧と補正用電流源に供給する補正用基準電流とを測定できる。そして、オフセット電圧の極性に応じて、第１トランジスタと第２トランジスタの一方に補正用電流源を接続することで、第１トランジスタと第２トランジスタに流れる差動電流の一方を調節してオフセット電圧を調節することができる。このように、１つの補正用電流源を用意すればよく、差動回路が占める面積の増加を抑制できる。なお、１つの補正用電流源を用意すればよいため、第１トランジスタと第２トランジスタのそれぞれに補正用電流源を接続する場合と比べ、１つの補正用電流源において生成可能な補正電流のステップを多くでき、オフセット電圧の調節範囲を広くできる。
【００３５】
〔１８〕本発明の一態様であるプログラムは、半導体素子に形成された差動回路をテストするテスト装置において実行されるプログラムであって、前記差動回路は、第１入力電圧が制御端子に印加される第１トランジスタと、第２入力電圧が制御端子に印加される第２トランジスタとを含む差動対と、前記差動対に第１の電流を供給する電流源と、前記差動対から流れる差動電流に応じた出力電圧を生成する出力部と、前記第１トランジスタ又は前記第２トランジスタから流れる電流を調節することにより、前記出力電圧のオフセット電圧を調節するオフセット電圧調節回路と、を含み、前記オフセット電圧調節回路は、前記第１の電流に応じた補正用基準電流を生成する電流生成部と、複数の不揮発性記憶素子を含み、前記補正用基準電流に基づいて、前記複数の不揮発性記憶素子の状態に応じた電流量の補正電流を生成する補正用電流源と、前記電流生成部と前記補正用電流源との間に設けられ、外部入力端子から供給される制御信号に応じて、前記補正用電流源又は検出用外部端子に前記電流生成部を接続する第１のスイッチ回路と、を含み、前記テスト装置が実行するプログラムは、前記第１トランジスタと前記第２トランジスタとに同相の前記第１入力電圧及び前記第２入力電圧を印加して前記出力電圧のオフセット電圧を測定するステップと、前記制御信号を印加し、前記検出用外部端子から流れる補正用基準電流を測定するステップと、前記オフセット電圧の測定値と前記補正用基準電流の測定値とに基づいて、前記補正用電流源に含まれるメモリ素子に書き込む電圧調節データを含む補正指示データを生成するステップと、を含む。
【００３６】
この構成によれば、第１のスイッチ回路は、制御信号に応じて、補正用基準電流の経路を補正用電流源と検出用外部端子とに切り替える。第１のスイッチ回路により補正電流を生成するための補正用基準電流を検出用外部端子に流すことで、その検出用外部端子により補正用基準電流の測定が可能となる。補正用基準電流に基づいて生成される補正電流と、差動対の第１トランジスタ及び第２トランジスタに供給する第１の電流とは、相関性があるように設計される。製造ばらつき等によって補正用基準電流の電流値にばらつきが生じると、補正電流のばらつきによって、オフセット電圧の調節精度が低下する。これに対し、補正用基準電流の測定値に基づいて、補正電流を生成することで、不揮発性記憶素子の書き込みを行わなくてもオフセット電圧を調整する補正ステップ数を決定することができ、容易な設定を可能にできる。また、補正用基準電流の測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧の高精度な調節が可能となる。
【００３７】
〔１９〕上記のプログラムにおいて、前記オフセット電圧調節回路は、前記補正用電流源を前記第１トランジスタの第２端子又は前記第２トランジスタの第２端子に接続する第２のスイッチ回路を有し、前記第２のスイッチ回路は、複数の不揮発性記憶素子を含み、前記複数の不揮発性記憶素子の状態に応じて、前記補正用電流源が前記第１トランジスタ及び前記第２トランジスタに対して非接続である状態から、前記補正用電流源を前記第１トランジスタの第２端子に接続した状態、又は前記補正用電流源を前記第２トランジスタの第２端子に接続した状態へと切り替えるものであり、前記テスト装置が実行するプログラムは、前記測定したオフセット電圧に応じて、前記第２のスイッチ回路により、前記第１トランジスタの第２端子と前記第２トランジスタの第２端子の何れか一方に前記補正用電流源を接続するように前記第２のスイッチ回路に含まれるヒューズ素子をトリミングするための極性データを含む前記補正指示データを生成するステップを含むことが好ましい。
【００３８】
この構成によれば、第２スイッチ回路によって補正用電流源を第１トランジスタ及び第２トランジスタに対して非接続状態とすることで、オフセット電圧と補正用電流源に供給する補正用基準電流とを測定できる。そして、オフセット電圧の極性に応じて、第１トランジスタと第２トランジスタの一方に補正用電流源を接続することで、第１トランジスタと第２トランジスタに流れる差動電流の一方を調節してオフセット電圧を調節することができる。このように、１つの補正用電流源を用意すればよく、差動回路が占める面積の増加を抑制できる。なお、１つの補正用電流源を用意すればよいため、第１トランジスタと第２トランジスタのそれぞれに補正用電流源を接続する場合と比べ、１つの補正用電流源において生成可能な補正電流のステップを多くでき、オフセット電圧の調節範囲を広くできる。
【００３９】
〔２０〕上記のプログラムにおいて、前記テスト装置は、前記補正指示データを生成するステップにおいて、前記補正用電流源により前記出力電圧をシフトするときの標準的な１ステップのシフト量を標準シフト量とし、前記補正用基準電流の標準値と、前記補正用基準電流の測定値との比を算出し、算出した比に基づいて、測定対象における１ステップの電圧変化のずれ量を算出し、標準シフト量に前記ずれ量を加算して前記標準値に対する前記測定値のずれを考慮した１ステップの電圧シフト量を算出し、前記オフセット電圧の測定値を前記電圧シフト量で除算して前記電圧調節データの補正ステップ数を算出することが好ましい。
【００４０】
この構成によれば、補正用基準電流の標準値に対する測定値の電流ずれに応じて、１ステップのオフセット電圧のシフト量のずれを算出することで、測定値に応じた補正ステップ数を得る。このため、精度の高いオフセット電圧の調整ができる。
【００４１】
〔２１〕上記のプログラムにおいて、前記標準シフト量は、前記補正用基準電流にばらつきの無い設計値によって得られた値、又は作製した半導体素子の測定結果に基づいて統計的手法により得られた値であることが好ましい。
【発明の効果】
【００４２】
本発明によれば、オフセット電圧を容易に調整できる。
【図面の簡単な説明】
【００４３】
【図１】オペアンプの一例を示す回路図。
【図２】トリミングブロックの一例を示す回路図。
【図３】選択スイッチの一例を示す回路図。
【図４】リペア処理を行うシステムの一例を示す概略図。
【図５】テスト装置におけるリペアデータ作成処理のフローチャート。
【図６】トリミングデータとリペアステップとシフト量の関係を示す説明図。
【図７】リペアステップ数の演算の一例を示す説明図。
【図８】オフセット補正処理のシミュレーション結果を示す波形図。
【図９Ａ】オフセット電圧を説明する説明図。
【図９Ｂ】オフセット電圧の調節を示す説明図。
【発明を実施するための形態】
【００４４】
以下、好適な実施形態について図面を参照して説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する場合がある。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００４５】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４６】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００４７】
また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味する。具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。
【００４８】
図１に示すように、オペアンプ１０は、基準電流源１１、差動対１２、電流源１３、出力部１４、オフセット電圧調節回路１５を含み、これらは、一つの半導体基板に一体集積化されている。オペアンプ１０は、電源端子Ｔ１１から供給される高電位電圧ＶＤＤと電源端子Ｔ１２から供給される低電位電圧ＶＳＳとに基づいて動作する。オペアンプ１０は、非反転入力端子ＩＮＰと反転入力端子ＩＮＮとの間の電位差を増幅し、出力端子Ｔ１３から出力電圧Ｖｏを出力する。
【００４９】
基準電流源１１は、トランジスタＭ１１と電流源２１を含む。本実施形態のトランジスタＭ１１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。トランジスタＭ１１として、例えばＰチャネルＭＯＳＦＥＴを用いることができる。トランジスタＭ１１のソース端子は、高電位電圧ＶＤＤが供給される電源配線（以下電源ＶＤＤ）に接続されている。トランジスタＭ１１のドレイン端子は電流源２１の第１端子に接続され、電流源２１の第２端子は低電位電圧ＶＳＳが鋼球される電源配線（以下、電源配線ＶＳＳ）に接続されている。トランジスタＭ１１のゲート端子はトランジスタＭ１１のドレイン端子に接続されている。トランジスタＭ１１のゲート電圧がバイアス電圧ＶＢ１として電流源１３と出力部１４に供給される。
【００５０】
電流源１３は、トランジスタＭ１２を含む。本実施形態のトランジスタＭ１２は、ＭＯＳＦＥＴである。トランジスタＭ１２として、例えば、ＰチャネルＭＯＳＦＥＴを用いることができる。トランジスタＭ１２のソース端子は電源配線ＶＤＤに接続され、トランジスタＭ１２のドレイン端子は差動対１２に接続されている。トランジスタＭ１２のゲート端子（制御端子）は、基準電流源１１のトランジスタＭ１１のゲート端子に接続されている。この電流源１３は、トランジスタＭ１２のゲート端子に供給されるバイアス電圧ＶＢ１に応じたテイル電流ＩＤを差動対１２に供給する。
【００５１】
差動対１２は、一対のトランジスタＭ１，Ｍ２を含む。本実施形態のトランジスタＭ１，Ｍ２はＭＯＳＦＥＴである。トランジスタＭ１，Ｍ２として、例えばＰチャネルＭＯＳＦＥＴを用いることができる。トランジスタＭ１のゲート端子（制御端子）は、非反転入力端子ＩＮＰに接続され、トランジスタＭ２のゲート端子（制御端子）は反転入力端子ＩＮＮに接続されている。トランジスタＭ１のソース端子とトランジスタＭ２のソース端子は互いに接続され、その接続点Ｎ１は電流源１３に含まれるトランジスタＭ１２のドレイン端子に接続されている。トランジスタＭ１，Ｍ２のドレイン端子は出力部１４に接続されている。トランジスタＭ１のゲート端子には、非反転入力端子ＩＮＰの入力電圧ＶＩＰが印加される。トランジスタＭ２のゲート端子には、反転入力端子ＩＮＮの入力電圧ＶＩＮが印加される。この差動対１２は、入力電圧ＶＩＰ，ＶＩＮに応じた差動電流Ｉ１，Ｉ２を生成する。
【００５２】
出力部１４は、負荷回路３１及び基準電流源３２を有する。
負荷回路３１は、例えばカスコードカレントミラー回路である。この負荷回路３１は、差動対１２と接続される能動負荷である。
【００５３】
負荷回路３１は、トランジスタＭ２１〜Ｍ１４を含む。本実施形態において、トランジスタＭ２１〜Ｍ２４はＭＯＳＦＥＴである。トランジスタＭ２１〜Ｍ２４として、例えばＮチャネルＭＯＳＦＥＴを用いることができる。
【００５４】
トランジスタＭ２１は、差動対１２のトランジスタＭ２と直列に接続されている。トランジスタＭ２１のドレイン端子はトランジスタＭ２のドレイン端子に接続され、トランジスタＭ２１のソース端子は電源配線ＶＳＳに接続されている。トランジスタＭ２２は、差動対１２のトランジスタＭ１と直列に接続されている。トランジスタＭ２２のドレイン端子はトランジスタＭ１のドレイン端子に接続され、トランジスタＭ２２のソース端子は電源配線ＶＳＳに接続されている。トランジスタＭ２１のゲート端子とトランジスタＭ２２のゲート端子は互いに接続されている。
【００５５】
トランジスタＭ２１のドレイン端子はトランジスタＭ２３のソース端子に接続されている。トランジスタＭ２２のドレイン端子はトランジスタＭ２４のソース端子に接続されている。トランジスタＭ２３のゲート端子とトランジスタＭ２４のゲート端子には、図示しないバイアス回路からバイアス電圧ＶＢ３が供給される。トランジスタＭ２１及びトランジスタＭ２２のゲート端子はトランジスタＭ２３のドレイン端子に接続されている。
【００５６】
トランジスタＭ２３のドレイン端子とトランジスタＭ２４のドレイン端子は基準電流源３２に接続されている。
基準電流源３２は、定電流回路であり、負荷回路３１の適切なバイアス状態を維持する。基準電流源３２は、トランジスタＭ２５〜Ｍ２８を含む。本実施形態において、トランジスタＭ２５〜Ｍ２８はＭＯＳＦＥＴである。トランジスタＭ２５〜Ｍ２８として、例えばＰチャネルＭＯＳＦＥＴを用いることができる。トランジスタＭ２５のソース端子とトランジスタＭ２６のソース端子は電源配線ＶＤＤに接続されている。トランジスタＭ２５のドレイン端子はトランジスタＭ２７のソース端子に接続され、トランジスタＭ２７のドレイン端子は負荷回路３１のトランジスタＭ２３のドレイン端子に接続されている。トランジスタＭ３６のドレイン端子はトランジスタＭ２８のソース端子に接続され、トランジスタＭ２８のドレイン端子は負荷回路３１のトランジスタＭ２４のドレイン端子に接続されている。
【００５７】
トランジスタＭ２５のゲート端子とトランジスタＭ２６のゲート端子は互いに接続され、バイアス電圧ＶＢ１が供給される。トランジスタＭ２７のゲート端子とトランジスタＭ２８のゲート端子は互いに接続され、図示しないバイアス回路からバイアス電圧ＶＢ２が供給される。
【００５８】
負荷回路３１と基準電流源３２の間のノード、詳しくは、トランジスタＭ２４のドレイン端子とトランジスタＭ２８のドレイン端子との間のノードＮ２は出力端子Ｔ１３に接続されている。出力部１４は、ノードＮ２の電圧と等しい出力電圧Ｖｏを出力端子Ｔ１３から出力する。
【００５９】
オフセット電圧調節回路１５は、差動対１２に接続され、差動対１２の差動電流を調整する。
オフセット電圧調節回路１５は、電流生成部４１、スイッチ回路４２，４３、トランジスタＭ３１、及び補正用電流源４４を有している。
【００６０】
電流生成部４１はトランジスタＭ３２を含む。トランジスタＭ３２は、例えばＭＯＳＦＥＴである。トランジスタＭ３２としては、例えばＰチャネルＭＯＳＦＥＴを用いることができる。トランジスタＭ３２のソース端子は電源配線ＶＤＤに接続されている。トランジスタＭ３２のゲート端子はトランジスタＭ１２のゲート端子と接続されている。このトランジスタＭ１２のゲート端子にはバイアス電圧ＶＢ１が印加されている。トランジスタＭ３２は、電流源１３のトランジスタＭ１２が差動対１２に供給するテイル電流ＩＤに応じた補正用基準電流Ｉａを流す。
【００６１】
トランジスタＭ３２のドレイン端子は、スイッチ回路４２を介してトランジスタＭ３１に接続されている。
スイッチ回路４２は、アナログスイッチＳＷ１，ＳＷ２、インバータ回路５１、抵抗Ｒ１を含む。アナログスイッチＳＷ１，ＳＷ２は、並列接続されたＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを含む。アナログスイッチＳＷ１の第１端子はトランジスタＭ３２のドレイン端子に接続されている。アナログスイッチＳＷ１の第２端子は外部端子Ｔ２１に接続されている。
【００６２】
アナログスイッチＳＷ２の第１端子はトランジスタＭ３２のドレイン端子に接続されている。アナログスイッチＳＷ２の第２端子はトランジスタＭ３１に接続されている。トランジスタＭ３１は、ＭＯＳＦＥＴである。このトランジスタＭ３１としては、例えばＮチャネルＭＯＳＦＥＴを用いることができる。トランジスタＭ３１のドレイン端子はアナログスイッチＳＷ２に接続されている。トランジスタＭ３１のソース端子は電源配線ＶＳＳに接続されている。
【００６３】
インバータ回路５１の入力端子は外部端子Ｔ２２に接続されている。また、インバータ回路５１の入力端子は抵抗Ｒ１の第１端子に接続され、抵抗Ｒ１の第２端子は電源配線ＶＳＳに接続されている。インバータ回路５１の出力端子は、アナログスイッチＳＷ１の反転制御端子とアナログスイッチＳＷ２の非反転制御端子とに接続されている。アナログスイッチＳＷ１の反転制御端子とアナログスイッチＳＷ２の非反転制御端子は外部端子Ｔ２２に接続されている。外部端子Ｔ２２には制御信号ＳＣが供給される。制御信号ＳＣは、後述するリペア処理において、テスト装置から供給される。インバータ回路５１は、制御信号ＳＣを論理反転した反転制御信号ＳＣＸを出力する。制御信号ＳＣと反転制御信号ＳＣＸは、アナログスイッチＳＷ１，ＳＷ２に供給される。
【００６４】
アナログスイッチＳＷ１は、Ｈレベル（例えば、高電位電圧ＶＤＤレベル）の制御信号ＳＣとＬレベル（例えば、低電位電圧ＶＳＳレベル）の反転制御信号ＳＣＸに応答してオンし、Ｌレベルの制御信号ＳＣとＨレベルの反転制御信号ＳＣＸに応答してオフする。アナログスイッチＳＷ２は、Ｈレベルの制御信号ＳＣとＬレベルの反転制御信号ＳＣＸに応答してオフし、Ｌレベルの制御信号ＳＣとＨレベルの反転制御信号ＳＣＸに応答してオンする。つまり、アナログスイッチＳＷ１，ＳＷ２は、制御信号ＳＣに基づいて相補的にオンオフする。アナログスイッチＳＷ１がオンし、アナログスイッチＳＷ２がオフすると、トランジスタＭ３２の補正用基準電流Ｉａは、オンしたアナログスイッチＳＷ１を介して外部端子Ｔ２１に向かって流れる。一方、アナログスイッチＳＷ１がオフし、アナログスイッチＳＷ２がオンすると、補正用基準電流Ｉａは、オンしたアナログスイッチＳＷ２を介してトランジスタＭ３１に流れる。
【００６５】
なお、制御信号ＳＣが供給されないとき、外部端子Ｔ２２は、抵抗Ｒ１により低電位電圧ＶＳＳにプルダウンされる。従って、インバータ回路５１は、Ｈレベルの反転制御信号ＳＣＸを出力する。この反転制御信号ＳＣＸと抵抗Ｒ１によるプルダウンによって、アナログスイッチＳＷ１がオフし、アナログスイッチＳＷ２がオンする。これにより、補正用基準電流Ｉａは、オンしたアナログスイッチＳＷ２を介してトランジスタＭ３１に流れる。
【００６６】
図２に示すように、オフセット電圧調節回路１５の補正用電流源４４は８つのトリミングブロック６１〜６８を有している。
トリミングブロック６１は、電流源６１ａ、トランジスタＭ４１ａ，Ｍ４１ｂ、抵抗Ｒ１１ａ，Ｒ１１ｂ、ヒューズ素子Ｆ１を含む。トランジスタＭ４１ａ，Ｍ４１ｂは、例えばＭＯＳＦＥＴである。本実施形態において、トランジスタＭ４１ａ，Ｍ４１ｂとしてＮチャネルＭＯＳＦＥＴを用いることができる。
【００６７】
トランジスタＭ４１ａのソース端子は電源配線ＶＳＳに接続され、トランジスタＭ４１ａのドレイン端子はトランジスタＭ４１ｂのソース端子に接続され、トランジスタＭ４１ｂのドレイン端子は図１に示すスイッチ回路４３に接続されている。トランジスタＭ４１ａのゲート端子はトランジスタＭ３１のゲート端子に接続されている。
【００６８】
電流源６１ａの第１端子は電源配線ＶＤＤに接続され、電流源６１ａの第２端子はトランジスタＭ４１ｂのゲート端子に接続されている。トランジスタＭ４１ｂのゲート端子は抵抗Ｒ１１ａの第１端子に接続され、抵抗Ｒ１１ａの第２端子はヒューズ素子Ｆ１の第１端子に接続されている。ヒューズ素子Ｆ１の第２端子は抵抗Ｒ１１ｂの第１端子に接続され、抵抗Ｒ１１ｂの第２端子は電源配線ＶＳＳに接続されている。
【００６９】
ヒューズ素子Ｆ１は、トリミング可能な素子である。本実施形態において、ヒューズ素子Ｆ１は、レーザの照射によって切断可能な素子である。ヒューズ素子Ｆ１が切断されていないとき、トランジスタＭ４１ｂがオフするため、トランジスタＭ４１ａに電流は流れない。ヒューズ素子Ｆ１が切断されると、トランジスタＭ４１ｂがオンする。これにより、トリミングブロック６１のトランジスタＭ４１ａは、トランジスタＭ３１にながれる補正用基準電流Ｉａに比例した補正用電流Ｉｂ１を流す。
【００７０】
トリミングブロック６２〜６８は、トリミングブロック６１と同様の構成を有している。トリミングブロック６２〜６８は、電流源６２ａ〜６８ａ、トランジスタＭ４２ａ〜Ｍ４８ａ，Ｍ４２ｂ〜Ｍ４８ｂ、抵抗Ｒ１２ａ〜Ｒ１８ａ，Ｒ１２ｂ〜Ｒ１８ｂ、ヒューズ素子Ｆ２〜Ｆ８を含む。ヒューズ素子Ｆ２〜Ｆ８が切断されていないとき、トランジスタＭ４２ｂ〜Ｍ４８ｂがオフするため、トランジスタＭ４２ａ〜Ｍ４８ａに電流は流れない。ヒューズ素子Ｆ２〜Ｆ８が切断されると、トランジスタＭ４２ｂ〜Ｍ４８ｂがオンする。これにより、トランジスタＭ４２ａ〜Ｍ４８ａは、トランジスタＭ３１にながれる補正用基準電流Ｉａに比例した補正用電流Ｉｂ２〜Ｉｂ８を流す。
【００７１】
本実施形態において、各トリミングブロック６１〜６８のトランジスタＭ４１ａ〜Ｍ４８ａは、バイナリで重み付けされた補正用電流Ｉｂ１〜Ｉｂ８を流すように設定されている。例えば、トランジスタＭ４１ａは、補正用基準電流Ｉａと等しい（×１）の補正用電流Ｉｂ１を流すように設定されている。トランジスタＭ４２ａは、補正用基準電流Ｉａとの２倍（×２）の補正用電流Ｉｂ２を流すように設定されている。トランジスタＭ４３ａは、補正用基準電流Ｉａとの４倍（×４）の補正用電流Ｉｂ３を流すように設定されている。トランジスタＭ４４ａは、補正用基準電流Ｉａとの８倍（×８）の補正用電流Ｉｂ４を流すように設定されている。トランジスタＭ４５ａは、補正用基準電流Ｉａとの１６倍（×１６）の補正用電流Ｉｂ５を流すように設定されている。トランジスタＭ４６ａは、補正用基準電流Ｉａとの３２倍（×３２）の補正用電流Ｉｂ６を流すように設定されている。トランジスタＭ４７ａは、補正用基準電流Ｉａとの６４倍（×６４）の補正用電流Ｉｂ７を流すように設定されている。トランジスタＭ４８ａは、補正用基準電流Ｉａとの１２８倍（×１２８）の補正用電流Ｉｂ８を流すように設定されている。
【００７２】
トリミングブロック６１〜６８において、トランジスタＭ４１ａ，Ｍ４１ｂ〜Ｍ４８ａ，Ｍ４８ｂは、図１に示すスイッチ回路４３と電源配線ＶＳＳとの間に並列的に接続されている。従って、切断されたヒューズを含むトリミングブロックのトランジスタに流れる電流を合成した電流が補正電流Ｉｃとしてスイッチ回路４３から電源配線ＶＤＤに向かって流れる。そして、各トリミングブロック６１〜６８のトランジスタＭ４１ａ〜Ｍ４８ａは、バイナリで重み付けされた電流を流すように設定されている。このため、補正用電流源４４は、ヒューズ素子Ｆ１〜Ｆ８の選択的な切断により、補正用基準電流Ｉａと等しい（×１）の補正電流Ｉｃから、補正用基準電流Ｉａの２５５倍（×２５５）の補正電流Ｉｃを流すことが可能である。
【００７３】
図１に示すように、スイッチ回路４３は、差動対１２のトランジスタＭ１又はトランジスタＭ２に対して補正用電流源４４を選択的に接続する。スイッチ回路４３は、オペアンプ１０のオフセット電圧の極性に応じて、補正用電流源４４を接続するトランジスタが設定される。
【００７４】
図３は、スイッチ回路４３の構成の一例を示す。このスイッチ回路４３は、アナログスイッチＳＷ１１，ＳＷ１２、インバータ回路７１ａ，７１ｂ、電流源７２ａ，７２ｂ、ヒューズ素子Ｆ１１，Ｆ１２、抵抗Ｒ２１，Ｒ２２を含む。
【００７５】
アナログスイッチＳＷ１１は、並列接続されたＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを含む。アナログスイッチＳＷ１１は、図１に示すトランジスタＭ１のドレイン端子と補正用電流源４４との間に接続されている。
【００７６】
電流源７２ａとヒューズ素子Ｆ１１と抵抗Ｒ２１はこの順番で電源配線ＶＤＤと電源配線ＶＳＳの間に直列に接続されている。つまり、電流源７２ａの第１端子は電源配線ＶＤＤに接続され、電流源７２ａの第２端子はヒューズ素子Ｆ１１の第１端子に接続されている。ヒューズ素子Ｆ１１の第２端子は抵抗Ｒ２１の第１端子に接続され、抵抗Ｒ２１の第２端子は電源配線ＶＳＳに接続されている。ヒューズ素子Ｆ１１と抵抗Ｒ２１の間のノードＮ１１はインバータ回路７１ａの入力端子とアナログスイッチＳＷ１１の反転入力端子に接続されている。インバータ回路７１ａの出力端子はアナログスイッチＳＷ１１の非反転入力端子に接続されている。
【００７７】
ヒューズ素子Ｆ１１は、トリミング可能な素子である。本実施形態において、ヒューズ素子Ｆ１１は、レーザの照射によって切断可能な素子である。ヒューズ素子Ｆ１１が切断されていないとき、アナログスイッチＳＷ１１はオフしている。ヒューズ素子Ｆ１１が切断されると、アナログスイッチＳＷ１１はオンする。オンしたアナログスイッチＳＷ１１により、図１に示す補正用電流源４４は、トランジスタＭ１のドレイン端子に接続される。
【００７８】
アナログスイッチＳＷ１２は、並列接続されたＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴを含む。アナログスイッチＳＷ１２は、図１に示すトランジスタＭ２のドレイン端子と補正用電流源４４との間に接続されている。
【００７９】
電流源７２ｂとヒューズ素子Ｆ１２と抵抗Ｒ２２はこの順番で電源配線ＶＤＤと電源配線ＶＳＳの間に直列に接続されている。つまり、電流源７２ｂの第１端子は電源配線ＶＤＤに接続され、電流源７２ｂの第２端子はヒューズ素子Ｆ１２の第１端子に接続されている。ヒューズ素子Ｆ１２の第２端子は抵抗Ｒ２２の第１端子に接続され、抵抗Ｒ２２の第２端子は電源配線ＶＳＳに接続されている。ヒューズ素子Ｆ１２と抵抗Ｒ２２の間のノードＮ１２はインバータ回路７１ｂの入力端子とアナログスイッチＳＷ１２の反転入力端子に接続されている。インバータ回路７１ｂの出力端子はアナログスイッチＳＷ１２の非反転入力端子に接続されている。
【００８０】
ヒューズ素子Ｆ１２は、トリミング可能な素子である。本実施形態において、ヒューズ素子Ｆ１２は、レーザの照射によって切断可能な素子である。ヒューズ素子Ｆ１２が切断されていないとき、アナログスイッチＳＷ１２はオフしている。ヒューズ素子Ｆ１２が切断されると、アナログスイッチＳＷ１２はオンする。オンしたアナログスイッチＳＷ１２により、図１に示す補正用電流源４４は、トランジスタＭ２のドレイン端子に接続される。
【００８１】
従って、このスイッチ回路４３において、ヒューズ素子Ｆ１１，Ｆ１２の一方を切断することにより、図１に示す補正用電流源４４をトランジスタＭ１のドレイン端子又はトランジスタＭ２のドレイン端子に接続する。
【００８２】
ここで、オフセット電圧と、そのオフセット電圧の補正の概略を説明する。
図９Ａに示すように、差動対１２のトランジスタＭ１，Ｍ２に同相の入力電圧ＶＩＰ，ＶＩＮを印加する。トランジスタＭ１，Ｍ２の特性にばらつきがある場合、トランジスタＭ１のゲート−ソース間電圧Ｖｇｓ１と、トランジスタＭ２のゲート−ソース間電圧Ｖｇｓ２に差により、トランジスタＭ１に電流Ｉ−ΔＩが流れ、トランジスタＭ２に電流Ｉ＋ΔＩが流れる。なお、電流Ｉは、電流源１３が差動対１２に供給するテイル電流ＩＤの１／２である。
【００８３】
図９Ｂに示すように、補正用電流源４４において、トランジスタＭ１の電流Ｉ−ΔＩと、トランジスタＭ２の電流Ｉ＋ΔＩの差分（２ΔＩ）と等しい補正電流Ｉｃを生成する。そして、スイッチ回路４３により電流が増加している側、つまりトランジスタＭ２のドレイン端子に補正用電流源４４を接続する。これにより、トランジスタＭ２に流れる電流Ｉ＋ΔＩから補正電流Ｉｃを減ずることにより、オフセット電圧を補正する。
【００８４】
次に、上述のオペアンプ１０のリペア処理を説明する。
図４は、オフセット電圧の補正（リペア処理）を行うシステムの概略を示す。
このシステムは、テスト装置１１０とトリミング装置１２０とを含む。システムの概略動作を説明する。テスト装置１１０は、ウェハＷ１に形成された各半導体素子１００の電気的特性を測定する。テスト装置１１０は、測定結果に基づいて、半導体素子１００に対応する補正指示データ１３０を生成する。トリミング装置１２０は、補正指示データ１３０に基づいて、半導体素子１００のヒューズ素子をトリミングする。
【００８５】
ウェハＷ１には、複数の半導体素子１００が形成されている。各半導体素子１００には、上述のオペアンプ１０が含まれる。各半導体素子１００には、複数のパッド１０１と複数のヒューズ素子１０２が形成されている。複数のパッド１０１は、上述の外部端子Ｔ１１〜Ｔ１３，Ｔ２１，Ｔ２２の一部を概略的に示すものである。ヒューズ素子１０２は、図２に示すヒューズ素子Ｆ１〜Ｆ８と、図３に示すヒューズ素子Ｆ１１，Ｆ１２の一部を概略的に示すものである。ウェハＷ１を実線に沿って切断することで、チップ状の半導体素子１００が得られる。
【００８６】
テスト装置１１０は、半導体素子１００のパッド１０１にプローブ１１０ａを接触させる。なお、テスト装置１１０は、図４では、１本のプローブ１１０ａが示されているが、各半導体素子１００の動作テスト等に必要なプローブ１１０ａを有している。
【００８７】
テスト装置１１０は、プログラム１１１と各種データ１１２を記憶している。プログラム１１１は、各半導体素子１００に対するリペア処理のプログラムを含む。各種データ１１２は、リペア処理に必要なデータ、リペア処理によって決定したヒューズの切断データを含む。テスト装置１１０は、プログラム１１１に従ってウェハＷ１の各半導体素子１００に対するリペア処理を実施する。
【００８８】
リペア処理において、テスト装置１１０は、各種データ１１２を参照し、リペア処理に必要な補正指示データを生成する。
補正指示データは、図２に示すヒューズ素子Ｆ１〜Ｆ８をトリミングしてオフセット電圧を調節する電圧補正データを含む。また、補正指示データは、図３に示すヒューズ素子Ｆ１１，Ｆ１２をトリミングして補正用電流源４４をトランジスタＭ１，Ｍ２の何れか一方に接続する極性データを含む。
【００８９】
各種データ１１２は、リペア処理する半導体素子１００に形成されたオペアンプ１０（図１参照）のデータを含む。このデータは、オペアンプ１０の標準的な電気的特性値を含む。標準的な特性値は、図１に示す補正用電流源４４に流れる電流の標準値Ｉ０、補正用電流源４４における電圧シフト量の標準値（標準シフト量）Ａ、を含む。
【００９０】
補正用電流源４４の電流の標準値Ｉ０としては、例えば、回路設計時において設定される値（設計値）、複数（例えば、数ロットのウェハ）の半導体素子１００の測定値から統計的手法により得られる値（例えば、中間値、平均値、所定の分布のピーク値、等）を用いることができる。
【００９１】
標準シフト量Ａは、トリミングするヒューズの１ステップあたりのオフセット電圧の変化量（シフト量）である。標準シフト量Ａは、ヒューズをトリミングしたときのオフセット電圧の変化量（シフト量）を、トリミングしたヒューズのステップ数で除算することにより得られる。なお、標準シフト量Ａとしては、例えば、回路設計時において設定される値（設計値）、複数（例えば、数ロットのウェハ）の半導体素子１００の測定値から統計的手法により得られる値（例えば、中間値、平均値、所定の分布のピーク値、等）を用いることができる。
【００９２】
ステップ数は、補正用電流源における電流値階調値であり、補正用電流源４４においてヒューズ素子Ｆ１〜Ｆ８のトリミングにより設定可能な電流量の数である。本実施形態の補正用電流源４４は、８つのトリミングブロック６１〜６８を有し、各トリミングブロック６１〜６８のトランジスタＭ４１ａ〜Ｍ４８ａは、バイナリで重み付けされた電流を流すように構成されている。ヒューズ素子Ｆ１〜Ｆ８のトリミングによりトランジスタＭ４１ａ〜Ｍ４８ａに流れる電流を合成して補正電流Ｉｃを生成する。各ヒューズ素子Ｆ１〜Ｆ８に１ビットのリペアデータを割り当てると、この補正用電流源４４をトリミングするためのリペアデータは「８」ビットとなる。従って、この補正用電流源４４によって生成する補正電流Ｉｃの可変ステップ（ステップ数）の最大値は「２５６」となる。
【００９３】
そして、オフセット電圧を調節するために必要なヒューズを示すデータを電圧補正データとし、その電圧補正データの値を補正ステップ数とする。テスト装置１１０は、オペアンプ１０の特性を測定し、測定結果に基づいて電圧補正データの補正ステップ数を算出する。そして、電圧補正データを含む補正指示データ１３０を生成する。
【００９４】
補正ステップ数Ｒｓは、補正用電流源４４に含まれるヒューズに対応するビット数（本実施形態では８ビット）のデータである。そして、補正ステップ数Ｒｓにおける各ビットの位置は、補正用電流源４４に含まれバイナリで重み付けされたトランジスタＭ４１ａ〜Ｍ４８ａに対応している。各ビットの値は、例えば、「１」がトリミング指示を示し、「０」はトリミングしないことを示す。例えば、１ビット目（ＬＳＢ）のみが「１」の場合、図２に示すトリミングブロック６１のヒューズ素子Ｆ１をトリミング（切断）する。これにより、補正用基準電流Ｉａの１倍の電流量の電流がトランジスタＭ４１ａに流れる。また、８ビット目（ＭＳＢ）のみが「１」の場合、図２に示すトリミングブロック６８のヒューズ素子Ｆ８をトリミング（切断）する。これにより、補正用基準電流Ｉａの１２８倍の電流量の電流がトランジスタＭ４８ａに流れる。
【００９５】
図５は、テスト装置１１０が実行するリペア処理の概略フローを示す。テスト装置１１０は、ステップ２０１〜２０５の処理を実行し、補正指示データ１３０を生成する。ステップ２０１〜２０５の処理を、図１〜図４を参照して説明する。
【００９６】
ステップ２０１において、テスト装置１１０は、オフセット電圧Ｖｏｆｆを測定する。詳述すると、テスト装置１１０は、図１の電源端子Ｔ１１，Ｔ１２に、高電位電圧ＶＤＤと低電位電圧ＶＳＳを供給する。また、テスト装置１１０は、図１の入力端子ＩＮＰ，ＩＮＮに同相の入力電圧ＶＩＰ，ＶＩＮを印加する。そして、テスト装置１１０は、出力電圧Ｖｏの電圧値を取得する。この同相の入力電圧ＶＩＰ，ＶＩＮに対する出力電圧Ｖｏの電圧値がオフセット電圧Ｖｏｆｆとなる。
【００９７】
ステップ２０２において、テスト装置１１０は、補正用基準電流Ｉａを測定する。詳述すると、外部端子Ｔ２２に所定レベル（例えば、Ｈレベル）の制御信号ＳＣを供給する。その制御信号ＳＣによりオンしたアナログスイッチＳＷ１を介して、電流生成部４１の補正用基準電流Ｉａが外部端子Ｔ２１に出力される。テスト装置１１０は、その補正用基準電流Ｉａの電流値を測定する。
【００９８】
ステップ２０３とステップ２０４の処理により、テスト装置１１０は、補正指示データ１３０の補正ステップ数を算出する。
先ず、ステップ２０３において、テスト装置１１０は、１ステップ当たりの電圧シフト量を算出する。詳述すると、テスト装置１１０は、電流生成部４１の補正用基準電流Ｉａの標準値Ｉ０と、測定した補正用基準電流Ｉａの測定値Ｉｓとに基づいて、標準値Ｉ０に対する測定値Ｉｓの電流比βを算出する。電流比βは、
β＝ＩＳ／Ｉ０
により算出される。そして、テスト装置１１０は、電流比βから、１ステップの補正に対するオフセット電圧の変動量を求める。オフセット電圧の変動量は、標準シフト量Ａに対して、補正用基準電流Ｉａの電流量のずれに応じた電圧値である。この電圧値は、補正用基準電流Ｉａの標準値Ｉ０に対するずれの比率（β−１）に、「１」（μＶ／ＳＴＥＰ）を乗算することにより得られる。この演算結果を１ステップあたりの標準シフト量Ａに加算することで、この測定対象のオペアンプ１０における１ステップあたりのオフセット電圧の変化量（電圧シフト量）（Ａ＋（β−１））が得られる。
【００９９】
次に、ステップ２０４において、テスト装置１１０は、補正ステップ数Ｒｓを算出する。詳述すると、テスト装置１１０は、上述のように算出した１ステップあたりの電圧シフト量（Ａ＋（β−１））と、測定したオフセット電圧Ｖｏｆｆとに基づいて、補正ステップ数Ｒｓを得る。補正ステップ数Ｒｓは、
Ｒｓ＝Ｖｏｆｆ／（Ａ＋（β−１））
により得られる。なお、演算結果を整数化（例えば、小数点以下を四捨五入）した値を補正ステップ数Ｒｓとする。
【０１００】
ステップ２０５において、テスト装置１１０は、補正指示データ１３０を生成する。本実施形態において、補正指示データ１３０は、上述の補正ステップ数Ｒｓの電圧補正データと、オフセット電圧Ｖｏｆｆの極性に応じた極性データと、を含む。極性データは、図１において、補正用電流源４４をトランジスタＭ１とトランジスタＭ２に対して選択的に接続するためのデータである。
【０１０１】
（作用）
次に、上述のオペアンプ１０の作用を説明する。
例えば、オフセット電圧Ｖｏｆｆを６００（μＶ）、オフセット電圧調節回路１５の標準シフト量Ａを３．４（μＶ／ＳＴＥＰ）、補正用基準電流Ｉａの標準値Ｉ０を５．６４（μＡ）とする。また、ばらつきによる補正用基準電流Ｉａの測定値Ｉｓの最大値を７．０３７（μＡ）、最小値を４．６９９（μＡ）とする。
【０１０２】
図６は、トリミングデータと補正ステップ数とシフト量（標準シフト量の場合）の関係を示す。図７は、上述の標準値Ｉ０と最大値、最小値における電流比β，（β−１），電圧シフト量（Ａ＋（β−１）），補正ステップ数Ｒｓを示す。
【０１０３】
標準値Ｉ０の場合、補正ステップ数Ｒｓは「１７６」となる。これに対し、最大値（７．０３７（μＡ））に対する補正ステップ数Ｒｓは「１６４」となり、最小値（４．６９９（μＡ））に対する補正ステップ数Ｒｓは「１８６」となる。
【０１０４】
図８は、これらの補正ステップ数によりシフトするオフセット電圧Ｖｏｆｆを、シミュレーションにより求めた結果を示す。図８は、シミュレーション結果を示す。このシミュレーションは、理想的なオペアンプ（オフセット電圧が「０」）に対して、オフセット電圧調節回路１５により、６００（μＶ）のオフセット電圧を与えるように、リペア処理を実施した結果を示す。なお、標準値Ｉ０によるオフセット電圧Ｖｏｆｆは６００（μＶ）であるため、図７には示していない。
【０１０５】
図７において、曲線Ｌ１，Ｌ２は、補正用基準電流Ｉａの最大値に対するオフセット電圧Ｖｏｆｆを示し、曲線Ｌ３，Ｌ４は、補正用基準電流Ｉａの最小値に対するオフセット電圧Ｖｏｆｆを示す。なお、曲線Ｌ１と曲線Ｌ２は、オフセット電圧Ｖｏｆｆの極性の違いを示す。つまり、図１において、トランジスタＭ１の電流がトランジスタＭ２の電流より多い場合と、トランジスタＭ２の電流がトランジスタＭ１の電流より多い場合を示す。曲線Ｌ３，Ｌ４についても同様である。
【０１０６】
オフセット電圧Ｖｏｆｆに対して、最大値に対する補正ステップ数Ｒｓ（１６４）によりトリミングを行った場合、オフセット電圧Ｖｏｆｆは、「６１５」（μＶ）となる。また、最小値に対する補正ステップ数Ｒｓ（１８６）によりトリミングを行った場合、オフセット電圧Ｖｏｆｆは、「５８６」（μＶ）となる。従って本実施形態では、オフセット電圧Ｖｏｆｆを、±１５μＶの範囲内に調節することができる。なお、補正用基準電流Ｉａを測定しない従来の方法では、オフセット電圧Ｖｏｆｆの精度は±５０μＶ程度である。
【０１０７】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）オペアンプ（差動回路）１０は、トランジスタＭ１，Ｍ２を含む差動対１２と、差動対１２にテイル電流ＩＤを供給する電流源１３と、差動対１２から流れる電流Ｉ１，Ｉ２に応じた出力電圧Ｖｏを生成する出力部１４とを有している。また、オペアンプ１０は、トランジスタＭ１，Ｍ２に流れる電流Ｉ１，Ｉ２を調節することにより、オフセット電圧Ｖｏｆｆを調節するオフセット電圧調節回路１５を有している。オフセット電圧調節回路１５は、電流生成部４１、補正用電流源４４、スイッチ回路４２を有している。電流生成部４１は、テイル電流ＩＤに応じた補正用基準電流Ｉａを生成する。補正用電流源４４は、トリミング可能なヒューズ素子Ｆ１〜Ｆ８を含み、補正用基準電流Ｉａに基づいて、ヒューズ素子Ｆ１〜Ｆ８の状態（切断，非切断）に応じた電流量の補正電流Ｉｃを生成する。スイッチ回路４２は、電流生成部４１と補正用電流源４４との間に設けられ、外部端子Ｔ２２から入力される制御信号ＳＣに応じて、補正用基準電流Ｉａの電流経路を、補正用電流源４４と外部端子Ｔ２１とに切り替える。
【０１０８】
従って、スイッチ回路４２により補正電流Ｉｃを生成するための補正用基準電流Ｉａを外部端子Ｔ２１に流すことで、その外部端子Ｔ２１により補正用基準電流Ｉａの測定が可能となる。補正用基準電流Ｉａに基づいて生成される補正電流Ｉｃと、差動対１２のトランジスタＭ１及びトランジスタＭ２に供給するテイル電流ＩＤとは、相関性があるように設計される。製造ばらつき等によって補正用基準電流Ｉａの電流値にばらつきが生じると、補正電流Ｉｃのばらつきによって、オフセット電圧Ｖｏｆｆの調節精度が低下する。これに対し、補正用基準電流Ｉａの測定値Ｉｓに基づいて、補正電流を生成することで、オフセット電圧Ｖｏｆｆを調整する補正ステップ数Ｒｓを決定する。このため、ヒューズ素子Ｆ１〜Ｆ８に対するトリミング処理を１回行えばよく、容易なトリミングを可能にできる。また、補正用基準電流Ｉａの測定が可能なため、製造ばらつき等の影響を低減し、オフセット電圧Ｖｏｆｆの高精度な調節が可能となる。
【０１０９】
（２）オペアンプ１０は、差動対１２と補正用電流源４４との間に接続されたスイッチ回路４３を有している。スイッチ回路４３は、トリミング可能なヒューズ素子Ｆ１１，Ｆ１２を含む。スイッチ回路４３は、ヒューズ素子Ｆ１１，Ｆ１２の状態（切断，非切断）に応じて、補正用電流源４４を差動対１２に対して非接続である状態から、補正用電流源４４を差動対１２のトランジスタＭ１，Ｍ２の一方と接続する状態へと切り替える。
【０１１０】
従って、オフセット電圧Ｖｏｆｆの極性に応じて、トランジスタＭ１とトランジスタＭ２の一方に補正用電流源４４を接続することで、トランジスタＭ１とトランジスタＭ２に流れる差動電流Ｉ１，Ｉ２の一方を調節してオフセット電圧Ｖｏｆｆを調節できる。本実施形態では、１つの補正用電流源４４を用意すればよく、オペアンプ１０の回路面積の増加を抑制できる。
【０１１１】
なお、１つの補正用電流源４４を用意すればよいため、トランジスタＭ１とトランジスタＭ２のそれぞれに補正用電流源４４を接続するものと同程度の回路面積とした場合、１つの補正用電流源４４に含めるトリミングブロックの数を多くする、つまりオフセット電圧Ｖｏｆｆの調節範囲を広くすることが可能となる。また、各トリミングブロックにおける補正電流を小さくすることで、電圧シフト量を少なくし、細かい電圧シフト量にてオフセット電圧Ｖｏｆｆを調整できる。
【０１１２】
＜変形例＞
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記実施形態において、複数のトリミングブロック６１〜６８をバイナリにて重み付けして補正電流Ｉｃを生成した。これに対し、同じ電流値の電流を流すトリミングブロックを複数備え、各トリミングブロックの電流を合成して補正電流Ｉｃ生成するようにしてもよい。
【０１１３】
・上記実施形態において、オフセット電圧調節回路１５に含まれるトリミングブロックの数を適宜変更してもよい。
・上記実施形態では、レーザの照射によりトリミング可能なヒューズ素子Ｆ１〜Ｆ８を用いたが、過電圧や過電流の印加によって切断可能なヒューズ等の素子を用いてもよい。この場合、図４に示すトリミング装置１２０としてレーザ加工装置に替えて、過電圧又は過電流を供給する電源装置が用いられる。
【０１１４】
また、不揮発性のメモリ素子を用いてもよい。不揮発性のメモリ素子としては、例えばシリアル通信によってデータを書き込むメモリ回路のメモリ素子を用いることができる。この場合、図４に示すトリミング装置１２０としてレーザ加工装置に替えて、メモリ回路への書き込み装置が用いられる。
【０１１５】
・上記実施形態は、差動対１２を含む差動回路の一例として演算増幅器（オペアンプ）を示したが、差動対１２を含む回路として、例えば、電圧比較器（コンパレータ）、混合回路（ミキサ）、変調回路、等としてもよい。
【０１１６】
・上記実施形態では、スイッチ回路４２のアナログスイッチＳＷ１，ＳＷ２を制御信号ＳＣにより相補的にオンオフするようにしたが、アナログスイッチＳＷ１，ＳＷ２を別々の制御信号によりそれぞれオンオフするようにしてもよい。
【０１１７】
・上記実施形態はＭＯＳＦＥＴを用いたが、バイポーラトランジスタを用いて差動回路を構成してもよい。また、ＭＯＳＦＥＴとバイポーラトランジスタとを混在した差動回路としてもよい。
【０１１８】
・上記実施形態は、差動対１２にＰチャネルＭＯＳＦＥＴを用いたが、ＮチャネルＭＯＳＦＥＴを含む差動対を有するオペアンプとしてもよい。また、ＰチャネルＭＯＳＦＥＴを含む差動対と、ＮチャネルＭＯＳＦＥＴを含む差動対とを有するオペアンプとしてもよい。
【０１１９】
・上記実施形態では、スイッチ回路４３により補正用電流源４４をトランジスタＭ１又はトランジスタＭ２に接続したが、トランジスタＭ１とトランジスタＭ２のそれぞれに補正用電流源４４を接続し、オフセット電圧Ｖｏｆｆの極性に応じた一方の補正用電流源のヒューズ素子をトリミングしてもよい。
【符号の説明】
【０１２０】
１０…オペアンプ（差動回路）、１２…差動対、１３…電流源、１４…出力部、１５…オフセット電圧調節回路、４１…電流生成部、４２…第１のスイッチ回路、４３…第２のスイッチ回路、４４…補正用電流源、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｉ１，Ｉ２…差動電流、Ｉａ…補正用基準電流、Ｉｃ…補正電流、ＩＤ…テイル電流（第１の電流）、Ｆ１〜Ｆ８，Ｆ１１，Ｆ１２…ヒューズ素子、Ｔ１１，Ｔ１２…電源端子、Ｔ２１…外部端子（検出用外部端子）、Ｔ２２…外部端子（外部入力端子）、ＶＩＰ，ＶＩＮ…入力電圧、Ｖｏｆｆ…オフセット電圧。
【図１】
2019036771.tif 000003
【図２】
2019036771.tif 000004
【図３】
2019036771.tif 000005
【図４】
2019036771.tif 000006
【図５】
2019036771.tif 000007
【図６】
2019036771.tif 000008
【図７】
2019036771.tif 000009
【図８】
2019036771.tif 000010
【図９Ａ】
2019036771.tif 000011
【図９Ｂ】
2019036771.tif 000012