(57)【要約】【課題】  高圧の直流電圧を、使用する半導体素子の数を少なくして導通損失を少なくして、得る。【解決手段】  ２つの電源２、４の変圧器６、８の２次側の一方の端子１０、２８が正極性のとき変圧器６、８の２次側を直列に接続するように、変圧器６、８の数より１だけ多い数のダイオード１２、２６、３４が変圧器６、８の２次側間に接続され、変圧器６、８の２次側の一方の端子１０、２８が負極性のとき変圧器６、８の２次側を直列に接続するように、変圧器６、８の数より１だけ多い数のダイオード１８、３０、３２が変圧器６、８の２次側間に接続されている。【選択図】  図１
2019075948.tif 000002
【特許請求の範囲】
【請求項１】
第１の極性の電圧と、第１の極性と反対の第２の極性の電圧とを、連続してまたは間隔をおいて交互に発生する複数の電源と、
前記複数の電源が前記第１の極性の電圧を発生している時に前記複数の電源を直列に接続するように、前記複数の電源間に接続された、前記複数の電源の数より１だけ多い数の第1の整流用半導体素子群と、
前記複数の電源が前記第２の極性の電圧を発生している時に前記複数の電源を直列に接続するように、前記複数の電源間に接続された、前記複数の電源の数より１だけ多い数の第２の整流用半導体素子群とを、
有する直流電源装置。
【請求項２】
請求項１記載の直流電源装置において、前記第１及び第２の整流用半導体素子がダイオードである直流電源装置。
【請求項３】
請求項１記載の直流電源装置において、前記第１及び第２の整流用半導体素子が、同期整流用半導体スイッチング素子である直流電源装置。
【請求項４】
一方の端子と他方の端子との間に交番電圧を発生するｎ（ｎは２以上の正の整数）台の電源を有し、
前記ｎ台の電源それぞれの一方の端子に、一方の端子から電流を吐き出す方向に一方の端子用電流吐き出し半導体素子が接続されると共に、前記一方の端子に、電流を吸い込む方向に前記一方の端子の端子用電流吸い込み半導体素子が接続され、
前記ｎ台の電源それぞれの他方の端子に、他方の端子から電流を吐き出す方向に他方の端子用電流吐き出し半導体素子が接続されると共に、前記他方の端子に、電流を吸い込む方向に前記他方の端子用電流吸い込み半導体素子が接続され、
前記ｎ台の電源のうちｍ（ｍは２以上ｎ以下の正の整数）番目の電源の前記一方の端子用電流吐き出し半導体素子と、ｍ−１番目の電源の前記他方の端子用電流吸い込み半導体素子とが、同一であって、
前記ｎ台の電源のうちｍ番目の電源の前記他方の端子用電流吐き出し半導体素子と、ｍ−１番目の電源の他方の端子用電流吸い込み半導体素子とが、同一である直流電源装置。
【請求項５】
請求項４記載の直流電源装置において、前記一方の端子用電流吐き出し半導体素子、前記一方の端子の端子用電流吸い込み半導体素子、前記他方の端子用電流吐き出し半導体素子及び前記他方の端子の端子用電流吸い込み半導体素子が、ダイオードである直流電源装置。
【請求項６】
請求項４記載の直流電源装置において、前記一方の端子用電流吐き出し半導体素子、前記一方の端子の端子用電流吸い込み半導体素子、前記他方の端子用電流吐き出し半導体素子及び前記他方の端子の端子用電流吸い込み半導体素子が、同期整流用半導体スイッチング素子である直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源装置に関し、特に複数の交番電源を整流して直列に重畳するものに関する。
【背景技術】
【０００２】
従来、上記のような直流電源として、例えば特許文献１に開示されているようなものがある。特許文献１の技術によれば、２つのスイッチング変換部からのパルス電圧が、これらスイッチング変換部に対応する２つの出力トランスに供給され、２つの出力トランスの出力は、２つの出力トランスに対応して設けられた２つの整流部によって整流される。２つの整流部の出力側は、スイッチ素子によって直列に接続され、これら直列に接続された２つの出力側の間に平滑回路が接続されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１２８４５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術によれば、スイッチ素子をオンとしたとき、２つの整流部の出力が直列に接続されて、高圧の直流電圧を得ることができる。特許文献１に記載されていないが、整流部は、変換効率の観点等から、４つのダイオードをブリッジ接続したものが使用されていると考えられる。そのため、２つの整流部を構成すると、合成８つのダイオードが必要となり、その結果、ダイオードでの導通損失が大きくなる。
【０００５】
本発明は、直列重畳によって高圧の直流電圧を、少ない数の整流用半導体素子によって実現し、導通損失を改善することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の直流電源は、複数の電源を有し、複数の電源は、第１の極性の電圧と、第１の極性と反対の第２の極性の電圧とを、連続してまたは間隔をおいて交互に発生する。例えば電源としては、正負のパルス電圧を発生するものや、交流電圧を発生するものを使用することができ、その上に変圧器によって正負のパルス電圧や交流電圧を昇圧するものを使用することもできる。前記複数の電源が前記第１の極性の電圧を発生している時に前記複数の電源を直列に接続するように、前記複数の電源の数より１だけ多い数の第１の整流用半導体素子群が前記複数の電源間に接続されている。前記複数の電源が前記第２の極性の電圧を発生している時に前記複数の電源を直列に接続するように、前記複数の電源の数より１だけ多い数の第２の整流用半導体素子群が、前記複数の電源間に接続されている。第１及び第２の整流用半導体素子としては、ダイオードを使用することもできるし、同期整流を行う場合には、前記第１及び第２の整流用半導体素子として、同期整流用半導体スイッチング素子、例えばＩＧＢＴやＭＯＳＦＥＴを使用することができる。
【０００７】
このように構成された直流電源では、前記複数の電源が前記第１の極性の電圧を発生している時、前記複数の電源の数より１だけ多い数の第１の整流用半導体素子群が、前記複数の電源を直列に接続するので、第１の極性の電圧は第１の整流用半導体素子によって整流され、整流された電圧は直列に合成される。同様に、前記複数の電源が前記第２の極性の電圧を発生している時、前記複数の電源の数より１だけ多い数の第２の整流用半導体素子群が、前記複数の電源を直列に接続するので、第２の極性の電圧が第２の整流用半導体素子によって整流され、整流された電圧は直列に合成される。従って、複数の電源の電圧を全波整流した電圧を直列に合成した高圧の直流電圧を得ることができる。しかも、使用される整流用半導体素子の数は、第１及び第２を合わせても、複数の電源の数の２倍に２を加算した値であり、例えば全波整流するために１台の電源に対して４つの整流用半導体素子をブリッジ接続して使用する場合に比較して、格段に少ない数であり、整流用半導体素子で発生する導通損失を格段に小さくできる。
【０００８】
本発明の他の態様の直流電源は、ｎ（ｎは２以上の正の整数）台の電源を有している。ｎ台の電源それぞれは、一方の端子と他方の端子との間に交番電圧を発生する。前記ｎ台の電源それぞれの一方の端子に、一方の端子から電流を吐き出す方向に一方の端子用電流吐き出し半導体素子が接続されると共に、前記一方の端子に、電流を吸い込む方向に前記一方の端子の端子用電流吸い込み半導体素子が接続されている。前記ｎ台の電源それぞれの他方の端子に、他方の端子から電流を吐き出す方向に他方の端子用電流吐き出し半導体素子が接続されると共に、前記他方の端子に、電流を吸い込む方向に前記他方の端子用電流吸い込み半導体素子が接続されている。前記ｎ台の電源のうちｍ（ｍは２以上ｎ以下の正の整数）番目の電源の前記一方の端子用電流吐き出し半導体素子と、ｍ−１番目の電源の前記他方の端子用電流吸い込み半導体素子とが、同一である。前記ｎ台の電源のうちｍ番目の電源の前記他方の端子用電流吐き出し半導体素子と、ｍ−１番目の電源の他方の端子用電流吸い込み半導体素子とが、同一である。
【０００９】
このように構成された直流電源では、例えばｎ台の電源のうち１台目の電源において一方の端子から、一方の端子用電流吐き出し半導体素子を介して電流が流れると、この電流は、ｎ台目の電源の他方の端子に、他方の端子用電流吸い込み半導体素子を介して流れる。ｎ台目の電源の一方の端子から、一方の端子用電流吐き出し用半導体素子であって、かつｎ−１台目の電源の他方の端子への他方の端子用電流吸い込み用半導体素子である共通半導体素子を介して、ｎ−１台目の電源の他方の電源端子に電流が流れる。ｎ−１台目の電源の一方の端子から、一方の端子用電流吐き出し用半導体素子であって、かつｎ−２台目の電源の他方の端子への他方の端子用電流吸い込み用半導体素子である共通半導体素子を介して、ｎ−２台目の電源の他方の電源端子に電流が流れる。以下、同様にして、２台目の電源の一方の端子から、一方の端子用電流吐き出し用半導体素子であって、かつ１台目の電源の他方の端子への他方の端子用電流吸い込み用半導体素子である共通半導体素子を介して、１台目の電源の他方の電源端子に電流が流れる。即ち、各電源は、半導体素子を介して直流に接続され、各電源の電圧は整流されて、直列に合成される。１台目の電源において他方の端子から、他方の端子用電流吐き出し用半導体素子を介して電流が流れる場合も同様にして、各電源は、半導体素子を介して直列に接続され、各電源の電圧は整流されて、長列に合成される。しかも、ｎ台の電源のうちｍ番目の電源の前記一方の端子用電流吐き出し半導体素子と、ｍ−１番目の電源の前記他方の端子用電流吸い込み半導体素子とを同一に構成し、前記ｎ台の電源のうちｍ番目の電源の前記他方の端子用電流吐き出し半導体素子と、ｍ−１番目の電源の他方の端子用電流吸い込み半導体素子とを同一に構成しているので、使用される電流吸い込み用及び吐き出し用半導体素子の数は、格段に少なく、半導体素子で発生する導通損失を格段に小さくできる。
【発明の効果】
【００１０】
以上のように、本発明によれば、高圧の直流電圧が得られる上に、使用する半導体素子の数が少なく、導通損失が少ない直流電源を得ることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態の直流電源の回路図である。
【図２】図１の直流電源の動作説明図である。
【図３】図１の直流電源の各部の電圧波形図である。
【図４】本発明の第２の実施形態の直流電源の回路図である。
【図５】図４の直流電源の動作説明図である。
【図６】本発明の第３の実施形態の直流電源の回路図である。
【図７】図６の直流電源の動作説明図である。
【発明を実施するための形態】
【００１２】
本発明の第１の実施形態の直流電源は、高電圧を必要とする場合に使用するもので、図１に示すように、複数、例えば２台の電源２、４を有している。これら電源２、４は、変圧器６、８を有するもので、それらの一次側６ｐ、８ｐには、図示していない交番電源、例えばパルス電源、具体的にはインバータが接続されている。このインバータが発生した電圧が、変圧器６、８でそれぞれ昇圧されて、２次側６ｓ、８ｓに誘起される。なお、インバータが発生する電圧は、例えば正の電圧を発生した後、電圧発生休止期間があり、その後に負の電圧を発生することを繰り返すものである。
【００１３】
変圧器６の２次側の一方の端子、例えば端子１０には、整流用半導体素子、例えばダイオード１２が、端子１０から電流を吐き出す方向に接続されている。即ち、ダイオード１２のアノードが端子１０に接続され、カソードが、この直流電源の一方の出力端子１４に接続されている。また、変圧器６の２次側の他方の端子、例えば端子１６には、ダイオード１８が、端子１６から電流を吐き出す方向に接続されている。即ち、ダイオード１８のアノードが端子１６に接続され、カソードが出力端子１４に接続されている。
【００１４】
主力端子１４には、負荷１９と平滑手段、例えばリアクトル２０との直列回路を介して、この直流電源の他方の出力端子２２に接続されている。
【００１５】
変圧器８の２次側の他方の端子２４には、ダイオード２６が、端子２４が電流を吸い込む方向に接続されている。即ち、ダイオード２６のカソードが端子２４に接続され、ダイオード２６のアノードが出力端子２２に接続されている。同様に、変圧器８の２次側の一方の端子２８には、ダイオード３０が端子２８に電流を吸い込む方向に接続されている。なお、変圧器６の一方の端子１２に誘起される電圧は、変圧器８の２次側の一方の端子２８に誘起される電圧とほぼ同じ大きさ及び同じ極性であり、変圧器６の他方の端子１６に誘起される電圧は、変圧器８の２次側の他方の端子２４に誘起される電圧とほぼ同じ大きさ及び同じ極性である。
【００１６】
変圧器６の２次側の一方の端子１０と、変圧器８の２次側の他方の端子２４との間には、ダイオード３２が、端子１０に対して電流を吸い込む方向で、端子２４に対しては端子２４から電流を吐き出す方向に接続されている。即ち、ダイオード３２のカソードが一方の端子１０に接続され、アノードが他方の端子２４に接続されている。同様に変圧器６の２次側の他方の端子１６と、変圧器８の２次側の一方の端子２８との間には、ダイオード３４が、端子１６に対して電流を吸い込む方向で、端子２８に対しては端子２８から電流を吐き出す方向に接続されている。即ち、ダイオード３４のカソードが他方の端子１６に接続され、アノードが一方の端子２８に接続されている。即ち、ダイオード３２は、変圧器６の２次側の一方の端子１２に対して吸い込み用のダイオードとして、変圧器８の他方の端子２４に対して吐き出し用のダイオードとして機能し、ダイオード３４は、変圧器６の２次側の他方の端子１６に対して吸い込み用のダイオードとして、変圧器８の一方の端子２８に対して吐き出し用のダイオードとして機能する。
【００１７】
このように構成された直流電源では、図３のモード１において、図２（ａ）に示すように変圧器６、８の一方の端子１０、２８が正の極性で、他方の端子１６、２４が負の極性となるように、変圧器６の一方の端子１０及び他方の端子１６の間に電圧Ｖ１０−１６と、電圧器８の一方の端子２８及び他方の端子２４の間に電圧Ｖ２８−２４がそれぞれ発生している場合、図２（ａ）に示すように、変圧器６、８の台数２よりも１つ多い数の３つのダイオード１２、２６、３４が導通し、これらを介して変圧器６、８の２次側６ｓ、８ｓは、互いに直列に接続され、その直列に合成された出力電圧は負荷１９を正極性として、負荷１９、リアクトル２０に印加され、負荷１９、リアクトル２０に負荷１９側からリアクトル２０側に電流が流れる。このとき、ダイオード１８、３０、３２は導通せず、図３のモード１に示すようにダイオード１８、３０には電圧Ｖ１８、Ｖ３２が印加され、ダイオード３２には電圧Ｖ３２が印加される。電圧Ｖ３２は、電圧Ｖ１０−１６とＶ２８−２４とを直列に合成したもので、電圧Ｖ１８、Ｖ３０よりも大きい。従って、ダイオード３４には、ダイオード１８、３０よりも大きな耐圧のものを使用する。
【００１８】
図３のモード２に示すように変圧器６、８の２次側に電圧が発生していない電圧休止状態では、全てのダイオードには、変圧器６、８からは電圧は印加されず、図２（ｂ）に示すように、リアクトル２０の逆起電力によって発生した電流がリアクトル２０から、ダイオード１２、３２、２６の直列回路と、ダイオード１８、３４、３０の直列回路とを介して、さらに負荷１９を介してリアクトル２０に還流する。このときも、負荷１９側が正極性となる。
【００１９】
図３のモード３に示すように、変圧器６、８の一方の端子１０、２８が負の極性で、他方の端子１６、２４が正の極性となるように、変圧器６の一方の端子１２及び他方の端子１６の間に電圧Ｖ１０−１８と、電圧器８の一方の端子２８及び他方の端子２４の間に電圧Ｖ２８−２４が、それぞれ発生している場合、図２（ｃ）に示すように、変圧器６、８の台数２よりも１つ多い数の３つのダイオード１８、３０、３２が導通し、これらを介して変圧器６、８の２次側６ｓ、８ｓは、互いに直列に接続され、その直列に合成された出力電圧は負荷１９側を正極性として、負荷１９、リアクトル２０に印加され、電流が負荷１９側からリアクトル２０側に流れる。このとき、ダイオード１０、２６、３４は導通せず、図３のモード３に示すようにダイオード１０、２６には電圧Ｖ１０、Ｖ２６が印加され、ダイオード３４には電圧Ｖ３４が印加される。電圧Ｖ３４は、電圧Ｖ１０、Ｖ２６よりも大きいので、ダイオード３２には、ダイオード１０、２６よりも大きな耐圧のものを使用する。以下、再びモード２、モード１、モード２、モード３を繰り返す。
【００２０】
このようにモード１では、変圧器６、８の台数２よりも１つ大きい３台のダイオード１０、２６、３４によって整流が行われ、モード３でも、変圧器６、８の台数２よりも１つ大きい３台のダイオード１８、３０、３２によって整流が行われる。例えば、変圧器６、８の２次側電圧を、通常４つのダイオードをそれぞれ使用するブリッジ回路で全波整流し、その整流出力を直列合成して、高圧の直流電圧を得ようとすると、合計８台のダイオードを必要とするが、この直流電源では、同じく全波整流して直列合成された高圧の直流電圧を得るのに、変圧器の台数の２倍に２を加算した値である６台のダイオードしか使用しておらず、ダイオードで発生する導通損失を軽減することができる。また、このような整流に使用するダイオードは、放熱器に取り付けて冷却するが、この直流電源のようにダイオードの数が少ないと、冷却器を小型化することができ、そのため、この直流電源を小型化することができ、コストを低減することができる。
【００２１】
図４に第２の実施形態の直流電源を示す。この直流電源は、３つの電源３６、３８、４０を有し、これら電源３６、３８、４０は、第１の実施形態の直流電源と同様に変圧器４２、４４、４６を有している。この直流電源の出力端子１４、２０間には負荷１９及びリアクトル２０の直列回路が接続されている。
【００２２】
１台目の変圧器４２の２次側は、一方の端子４８と他方の端子５０とを有し、２台目の変圧器４４の２次側は、一方の端子５２と他方の端子５４とを有し、３台目の変圧器４６の２次側は、一方の端子５６と他方の端子５８とを、有している。
【００２３】
１台目の変圧器４２の２次側の一方の端子４８と出力端子１４との間には、ダイオード６０のアノードが一方の端子４８に、カソードが出力端子１４に接続されている。同様に変圧器４２の２次側の他方の端子５０と出力端子１４との間には、ダイオード６２のアノードが他方の端子５０に、カソードが出力端子１４に接続されている。
【００２４】
３台目の変圧器５６の２次側の一方の端子５６と出力端子２２との間には、ダイオード６４のアノードが出力端子２２に、カソードが一方の端子５６に接続されている。同様に変圧器４６の２次側の他方の端子５８と出力端子２２との間には、ダイオード６６のアノードが出力端子２２に、カソードが他方の端子５８に接続されている。
【００２５】
１台目の変圧器４２の一方の端子４８と２台目の変圧器４４の他方の端子５４との間には、ダイオード６８のアノードが変圧器４４の他方の端子５４に接続され、カソードが変圧器４２の一方の端子４８に接続されている。１台目の変圧器４２の他方の端子５０と２台目の変圧器４４の一方の端子５２との間には、ダイオード７０のアノードが変圧器４４の一方の端子５２に接続され、カソードが変圧器４２の他方の端子５０に接続されている。
【００２６】
同様に、２台目の変圧器４４の一方の端子５２と３台目の変圧器４６の他方の端子５８との間には、ダイオード７２のアノードが変圧器４６の他方の端子５８に、カソードが変圧器４４の一方の端子５２に接続されている。変圧器４４の他方の端子５４と変圧器４６の一方の端子５６との間には、ダイオード７４のアノードが変圧器４６の一方の端子５６に、カソードが変圧器４４の他方の端子５４に接続されている。
【００２７】
このように構成された直流電源では、図５（ａ）に示すように変圧器４２、４４、４６の一方の端子４８、５２、５６が正の極性で、他方の端子５０、５４、５８が負の極性となっている場合、変圧器４８、５２、５４の台数３よりも１つ多い数の４つのダイオード６０．６６、７０、７４が導通し、これらを介して変圧器４２、４４、４６の２次側は、互いに直列に接続され、その直列に合成された出力電圧は負荷１９側を正極性として、負荷１９、リアクトル２０に印加され、負荷１９、リアクトル２０に負荷１９側からリアクトル２０側に電流が流れる。
【００２８】
変圧器４２、４４、４６の２次側に電圧が発生していない電圧休止状態では、全てのダイオードには、変圧器４２、４４、４６から電圧は印加されず、図示していないが、リアクトル２０の逆起電力によって発生した電流がダイオード６０、６８、７４、６４の直列回路と、ダイオード６２、７０、７２、６６の直列回路とを介してリアクトル２０から負荷１９に向かって流れる。
【００２９】
図５（ｂ）に示すように、変圧器４２、４４、４６の一方の端子４８、５２、５６が負の極性で、他方の端子５０、５４、５８が正の極性となっている場合、変圧器４２、４４、４６の台数３よりも１つ多い数の４つのダイオード６２、６４、６８、７２が導通し、これらを介して変圧器４２、４４、４６の２次側は、互いに直列に接続され、その直列に合成された出力電圧は負荷１９、リアクトル２０に印加され、負荷１９、リアクトル２０に負荷１９側からリアクトル２０側に流れる。以下、同様に動作する。
【００３０】
この直流電源では、３台の変圧器４２、４４、４６の電圧を全波整流して直列合成された高圧の直流電圧を得るのに、８台のダイオードしか使用しておらず、１台の変圧器に対して４つのダイオードを使用したブリッジ回路で整流して合成する場合に必要な１２個のダイオードよりも使用ダイオードの数が少なく、第１の実施形態の直流電源と同様な効果を奏する。
【００３１】
本発明の第３の実施形態の直流電源を図６に示す。この直流電源は、４つの電源７６、７８、８０、８２を有し、これら電源７６、７８、８０、８２は、第１の実施形態の直流電源と同様に変圧器８４、８６、８８、９０を有し、この直流電源の出力端子１４、２０間には負荷１９及びリアクトル２０の直列回路が接続されている。
【００３２】
１台目の変圧器８４の２次側は、一方の端子９２と他方の端子９４とを有し、２台目の変圧器８６の２次側は、一方の端子９６と他方の端子９８とを有し、３台目の変圧器８８の２次側は、一方の端子１００と他方の端子１０２とを有し、４台目の変圧器９０の２次側は、一方の端子１０４と他方の端子１０６を有している。
【００３３】
１台目の変圧器８４の２次側の一方の端子９２と出力端子１４との間には、ダイオード１０８のアノードが一方の端子９２に、カソードが出力端子１４に接続されている。同様に変圧器８４の２次側の他方の端子９４と出力端子１４との間には、ダイオード１１０のアノードが他方の端子９４に、カソードが出力端子１４に接続されている。
【００３４】
４台目の変圧器９０の２次側の一方の端子１０４と出力端子２２との間には、ダイオード１１２のアノードが出力端子２２に、カソードが一方の端子１０４に接続されている。同様に変圧器９０の２次側の他方の端子１０６と出力端子２２との間には、ダイオード１１４のアノードが出力端子２２に、カソードが他方の端子１０６に接続されている。
【００３５】
１台目の変圧器８４の一方の端子９２と２台目の変圧器８６の他方の端子９８との間には、ダイオード１１６のアノードが変圧器８６の他方の端子９８に接続され、カソードが変圧器８４の一方の端子９２に接続されている。１台目の変圧器８４の他方の出力端子９４と２台目の変圧器８６の一方の端子９６との間には、ダイオード１１８のアノードが変圧器８６の一方の端子９６に接続され、カソードが変圧器８４の他方の端子９４に接続されている。
【００３６】
同様に、２台目の変圧器８６の一方の端子９６と３台目の変圧器８８の他方の端子１０２との間には、ダイオード１２０のアノードが変圧器８８の他方の端子１０２に、カソードが変圧器８６の一方の端子９６に接続されている。２台目の変圧器８６の他方の端子９８と３台目の変圧器８８の一方の端子１００との間には、ダイオード１２２のアノードが変圧器８８の一方の端子１００に、カソードが変圧器８６の他方の端子９８に接続されている。
【００３７】
３台目の変圧器８８の一方の端子１００と４台目の変圧器９０の他方の端子１０６との間には、ダイオード１２４のアノードが変圧器９０の他方の端子１０６に、カソードが変圧器８８の一方の端子１００に接続されている。変圧器８８の他方の端子１０２と変圧器９０の一方の端子１０４との間には、ダイオード１２６のアノードが変圧器９０の一方の端子１０４に、カソードが変圧器８８の他方の端子１０２に接続されている。
【００３８】
このように構成された直流電源では、図７（ａ）に示すように変圧器８４、８６、８８、９０の一方の端子９２、９６、１００、１０２が正の極性で、他方の端子９４、９８、１０２、１０４が負の極性となっている場合、変圧器８４、８６、８８、９０の台数４よりも１つ多い数の４つのダイオード１０８、１１４、１１８、１２２、１２６が導通し、これらを介して変圧器８４、８６、８８、９０の２次側は、互いに直列に接続され、その直列に合成された出力電圧は負荷側が正となるように、負荷１９、リアクトル２０に印加され、負荷１９、リアクトル２０に負荷１９側からリアクトル２０側に電流が流れる。
【００３９】
変圧器８４、８６、８８、９０の２次側に電圧が発生していない電圧休止状態では、全てのダイオードには、変圧器８４、８６、８８、９０から電圧は印加されず、図示していないが、リアクトル２０の逆起電力によって発生した電流がダイオード１０８、１１６、１２２、１２４、１１４の直列回路と、ダイオード１１０、１１８、１２０、１２６、１１２の直列回路とを介して負荷１９に向かって流れる。
【００４０】
図７（ｂ）に示すように、変圧器８４、８６、８８、９０の一方の端子９２、９６、１００、１０２が負の極性で、他方の端子９４、９８、１０２、１０４が正の極性となっている場合、変圧器８４、８６、８８、９０の台数４よりも１つ多い数の５つのダイオード１１０、１１６、１２０、１２４、１１２が導通し、これらを介して変圧器８４、８６、８８、９０の２次側は、互いに直列に接続され、その直列に合成された出力電圧は、負荷１９側が正極性になるように、負荷１９、リアクトル２０に印加され、負荷１９、リアクトル２０に負荷１９側からリアクトル２０側に流れる。以下、同様に動作する。
【００４１】
この直流電源では、４台の変圧器８４、８６、８８、９０の電圧を全波整流して直列合成された高圧の直流電圧を得るのに、変圧器の台数の２倍に２を加えた数である１０台のダイオードしか使用しておらず、１台の変圧器に対して４つのダイオードを使用したブリッジ回路で整流して合成する場合の使用ダイオードの数１６よりもダイオードの数が少なく、第１の実施形態の直流電源と同様な効果を奏する。
【００４２】
上記の実施形態では、ダイオードを整流用半導体素子として使用したが、同期整流を行う場合には、同期整流用半導体素子として、ＩＧＢＴやＭＯＳＦＥＴを使用することもできる。また、上記の実施形態では、変圧器にインバータから供給されるパルス電圧は、正極性電圧と不極性電圧との間に電圧休止期間を有するものであったが、電圧休止期間を有さずに、正極性電圧と不極性電圧とが交互に連続して発生するものを使用することもできる。また、上記の各実施形態ではパルス電圧を変圧器に供給したが、これに代えて交流電圧を供給することもできる。また、上記の各実施形態では、電源は、変圧器を有するものを使用したが、変圧器を備えない電源を使用することもできる。
【符号の説明】
【００４３】
２  ４  電源
６  ８  変圧器
１２  ２６  ３２  ダイオード（第１の整流用半導体素子群）
１８  ３０  ３４  ダイオード（第２の整流用半導体素子群）
【図１】
2019075948.tif 000003
【図２】
2019075948.tif 000004
【図３】
2019075948.tif 000005
【図４】
2019075948.tif 000006
【図５】
2019075948.tif 000007
【図６】
2019075948.tif 000008
【図７】
2019075948.tif 000009