(57)【要約】【課題】パワー半導体モジュールの小型化を図ること。【解決手段】パワー半導体モジュール１０は、基板１１と、基板１１に設けられたインバータ回路と、インバータ回路に接続された複数の端子と、樹脂製の枠部２１と、樹脂製の絶縁壁３１，３２と、を備える。絶縁壁３１，３２の端部３３と、基板１１との間の領域には、インバータ回路の一部が設けられている。【選択図】図２
2019075417.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と配線とを含む回路が設けられた基板と、
前記回路を囲むように設けられた樹脂製の枠部と、
前記枠部内に設けられた樹脂と、
前記回路に接続されており、並べられた状態で前記基板から立設している複数の端子と、
前記枠部から前記複数の端子同士の間に突出している絶縁壁と、を備え、
前記絶縁壁の一部は、前記端子に沿って前記枠部の外側に突出しており、
前記基板の厚み方向における前記絶縁壁の両端部のうち、前記基板側の端部は前記基板から離間しており、
前記端部と前記基板との間には、前記回路の一部が設けられているパワー半導体モジュール。
【請求項２】
前記回路の一部は、ワイヤを接合するための接合部である請求項１に記載のパワー半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワー半導体モジュールに関する。
【背景技術】
【０００２】
特許文献１に記載のパワー半導体モジュールは、スイッチング素子を用いたインバータ回路と、インバータ回路を収容する樹脂ケースと、を備える。インバータ回路に接続された端子は、樹脂ケース外に突出している。樹脂ケースからは、端子間の絶縁距離を延ばすための絶縁壁が突出している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１２−５３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、パワー半導体モジュールを小型化することが望まれている。
本発明の目的は、小型化を図ることができるパワー半導体モジュールを提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決する半導体モジュールは、半導体素子と配線とを含む回路が設けられた基板と、前記回路を囲むように設けられた樹脂製の枠部と、前記枠部内に設けられた樹脂と、前記回路に接続されており、並べられた状態で前記基板から立設している複数の端子と、前記枠部から前記複数の端子同士の間に突出している絶縁壁と、を備え、前記絶縁壁の一部は、前記端子に沿って前記枠部の外側に突出しており、前記基板の厚み方向における前記絶縁壁の両端部のうち、前記基板側の端部は前記基板から離間しており、前記端部と前記基板との間には、前記回路の一部が設けられている。
【０００６】
これによれば、絶縁壁における基板側の端部を基板から離間して設けることで、絶縁壁と基板との間に回路の一部を設けることができる。絶縁壁と基板との間の領域を回路の一部を配置するための領域として利用することで、絶縁壁と基板とが接している場合に比べてパワー半導体モジュールの小型化が図られる。
【０００７】
上記パワー半導体モジュールについて、前記回路の一部は、ワイヤを接合するための接合部であってもよい。
仮に、絶縁壁と、基板との間に接合部を設けない場合、接合部を設けるために基板の面積（回路が設けられる面の面積）が大きくなる。これに対し、絶縁壁と基板との間に接合部を設けることで、基板の大型化を抑制できる。これにより、パワー半導体モジュールの小型化が図られる。
【発明の効果】
【０００８】
本発明によれば、パワー半導体モジュールの小型化を図ることができる。
【図面の簡単な説明】
【０００９】
【図１】枠部内の樹脂を省略した状態でのパワー半導体モジュールの平面図。
【図２】パワー半導体モジュールの一部を破断して示す断面図。
【図３】枠部内の樹脂を省略した状態でのパワー半導体モジュールの一部を破断して示す斜視図。
【発明を実施するための形態】
【００１０】
以下、パワー半導体モジュールの一実施形態について説明する。
図１に示すようにパワー半導体モジュール１０は、基板１１と、基板１１に設けられたインバータ回路４１と、インバータ回路４１に接続された複数の端子５１，５２，５３，８１と、樹脂製の枠部２１と、樹脂製の絶縁壁３１，３２と、を備える。本実施形態のパワー半導体モジュール１０は、インバータモジュールである。インバータモジュールは、例えば、電動圧縮機に搭載され、バッテリの直流電力を交流電力に変換して、電動圧縮機のモータに供給する。
【００１１】
図１、及び、図２に示すように、枠部２１は、四角枠状である。枠部２１は、４つの壁部２３，２４，２５，２６を備える。４つの壁部２３，２４，２５，２６のうち第１壁部２３及び第２壁部２４は互いに対向しており、第３壁部２５及び第４壁部２６は互いに対向している。枠部２１の２つの開口部２７，２８のうち一方の開口部２７は、基板１１によって閉塞されている。
【００１２】
図２に示すように、パワー半導体モジュール１０は、枠部２１内に設けられた樹脂（ポッティング樹脂）２９を備える。なお、説明の便宜上、図１、及び、図３では、樹脂２９を省略している。
【００１３】
図１に示すように、絶縁壁３１，３２は、枠部２１と一体である。枠部２１及び絶縁壁３１，３２は、樹脂ケースを構成しているともいえる。本実施形態において、絶縁壁３１，３２は、第１壁部２３及び第２壁部２４に設けられている。絶縁壁３１，３２のうち、第１壁部２３に設けられた絶縁壁３１を第１絶縁壁３１とし、第２壁部２４に設けられた絶縁壁３２を第２絶縁壁３２とする。第１絶縁壁３１は、第１壁部２３に沿って複数設けられている。第２壁部２４は、第２壁部２４に沿って複数設けられている。各絶縁壁３１，３２は、枠部２１の内側に突出している。各絶縁壁３１，３２は、板状である。
【００１４】
図２、及び、図３に示すように、各絶縁壁３１，３２の一部は、開口部２８から枠部２１よりも外側に突出している。また、各絶縁壁３１，３２は、開口部２８側に位置する樹脂２９の面（上面）３０から突出している。面３０と、絶縁壁３１，３２により凹凸が形成されている。基板１１の厚み方向における絶縁壁３１，３２の両端部のうち基板１１側の端部（下端）３３は、基板１１から離間している。
【００１５】
図１に示すように、回路としてのインバータ回路（三相インバータ回路）４１は、６つのスイッチング素子Ｑ１〜Ｑ６と、６つのダイオードＤ１〜Ｄ６と、基板１１に設けられた導体パターン４２〜５０と、導体パターン４２〜５０を覆うレジストＲ１と、ワイヤＷ１〜Ｗ１２と、を備える。本実施形態において、スイッチング素子Ｑ１〜Ｑ６、及び、ダイオードＤ１〜Ｄ６が半導体素子となる。
【００１６】
本実施形態では、スイッチング素子Ｑ１〜Ｑ６としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を用いている。スイッチング素子Ｑ１と、ダイオードＤ１とは、導体パターン４２に接合されている。スイッチング素子Ｑ２と、ダイオードＤ２とは、導体パターン４３に接合されている。スイッチング素子Ｑ３と、ダイオードＤ３とは、導体パターン４５に接合されている。スイッチング素子Ｑ４と、ダイオードＤ４とは、導体パターン４６に接合されている。スイッチング素子Ｑ５と、ダイオードＤ５とは、導体パターン４８に接合されている。スイッチング素子Ｑ６と、ダイオードＤ６とは、導体パターン４９に接合されている。なお、各導体パターン４２，４３，４５，４６，４８，４９には、各スイッチング素子Ｑ１〜Ｑ６のコレクタ電極、及び、ダイオードＤ１〜Ｄ６のカソードが接続されている。
【００１７】
導体パターン４２，４５，４８には、それぞれ、端子としての正極端子５１が接合されている。導体パターン４４，４７，５０には、それぞれ、端子としての負極端子５３が接合されている。導体パターン４３，４６，４９には、それぞれ、端子としての出力端子５２が接合されている。正極端子５１、及び、負極端子５３は直流電源（例えば、バッテリ）に接続される。出力端子５２は、負荷（例えば、モータ）に接続される。導体パターン４２〜５０は、第３壁部２５と第４壁部２６との対向方向に並んで設けられている。
【００１８】
各導体パターン４３，４４，４６，４７，４９，５０は、レジストＲ１から露出した接合部Ｂ１〜Ｂ６を備える。各接合部Ｂ１〜Ｂ６の一部は、第１絶縁壁３１の端部３３と、基板１１との間に設けられている。即ち、第１絶縁壁３１と、基板１１との間の領域が接合部Ｂ１〜Ｂ６を設けるための領域として利用されている。
【００１９】
正極端子５１、負極端子５３、及び、出力端子５２は、それぞれ、基板１１から立設している。正極端子５１、負極端子５３、及び、出力端子５２は、枠部２１の開口部２８から枠部２１外に突出している。正極端子５１、負極端子５３、及び、出力端子５２は、第１壁部２３に沿って並んで配置されている。各端子５１〜５３同士は、第１絶縁壁３１を挟んだ状態で並んでいる。即ち、複数の端子５１〜５３同士の間には、枠部２１（第１壁部２３の内側）から第１絶縁壁３１が突出しているといえる。各第１絶縁壁３１は、端子５１〜５３に沿っている。各第１絶縁壁３１は、隣り合う端子５１〜５３同士の沿面距離を長くするために設けられている。前述したように、樹脂２９の面３０と、第１絶縁壁３１により凹凸が形成されており、この凹凸により端子５１〜５３同士の沿面距離が確保されている。
【００２０】
各ワイヤＷ１，Ｗ３，Ｗ５，Ｗ７，Ｗ９，Ｗ１１は、スイッチング素子Ｑ１〜Ｑ６と、ダイオードＤ１〜Ｄ６に接合されている。各ワイヤＷ１，Ｗ３，Ｗ５，Ｗ７，Ｗ９，Ｗ１１は、スイッチング素子Ｑ１〜Ｑ６のエミッタ電極と、ダイオードＤ１〜Ｄ６のアノードとを接続している。
【００２１】
ダイオードＤ１と導体パターン４３の接合部Ｂ１にはワイヤＷ２が接合されている。ダイオードＤ２と導体パターン４４の接合部Ｂ２にはワイヤＷ４が接合されている。ダイオードＤ３と導体パターン４６の接合部Ｂ３にはワイヤＷ６が接合されている。ダイオードＤ４と導体パターン４７の接合部Ｂ４にはワイヤＷ８が接合されている。ダイオードＤ５と導体パターン４９の接合部Ｂ５には、ワイヤＷ１０が接合されている。ダイオードＤ６と導体パターン５０の接合部Ｂ６には、ワイヤＷ１２が接合されている。ワイヤＷ２，Ｗ４，Ｗ６，Ｗ８，Ｗ１０，Ｗ１２の一部は、第１絶縁壁３１の端部３３と、基板１１との間に位置している。なお、ワイヤＷ１とワイヤＷ２、ワイヤＷ３とワイヤＷ４、ワイヤＷ５とワイヤＷ６、ワイヤＷ７とワイヤＷ８、ワイヤＷ９とワイヤＷ１０、ワイヤＷ１１とワイヤＷ１２は、それぞれ一度に接合されるため、繋がっている。
【００２２】
各ワイヤＷ１〜Ｗ１２は、ワイヤボンディングによって接合されている。接合部Ｂ１〜Ｂ６は、ワイヤボンディングを行うためのスペース、即ち、ワイヤボンディング代となる。
【００２３】
また、インバータ回路４１は、導体パターン６１〜７４と、導体パターン６１〜７４を覆うレジストＲ２と、を備える。導体パターン６１，６２，６３，６４，６５，６６，６７，６８，６９，７０，７１，７２，７３，７４は、第３壁部２５と第４壁部２６との対向方向に並んで設けられている。また、各導体パターン４２〜５０と、各導体パターン６１〜７４とは、第１壁部２３と第２壁部２４との対向方向に並んで配置されている。各導体パターン６１〜７４のうちの一部には、端子としての信号端子８１が接合されている。
【００２４】
信号端子８１は、第２壁部２４に沿って並んで配置されている。なお、信号端子８１は、各スイッチング素子Ｑ１〜Ｑ６を制御する制御端子、温度検出用の端子、電圧検出用の端子などである。複数の信号端子８１のうち、一部の信号端子８１同士の間には、第２絶縁壁３２が位置している。第２絶縁壁３２は、複数の信号端子８１のうち、電位差が生じる信号端子８１同士の間に設けられている。各第２絶縁壁３２は、隣り合う一部の信号端子８１同士の沿面距離を長くするために設けられている。前述したように、樹脂２９の面３０と、第２絶縁壁３２により凹凸が形成されており、この凹凸により信号端子８１同士の沿面距離が確保されている。なお、本実施形態において、インバータ回路４１を構成する導体パターン４２〜５０，６１〜７４、及び、ワイヤＷ１〜Ｗ１２が配線となる。
【００２５】
次に、本実施形態のパワー半導体モジュール１０の作用について説明する。
仮に、絶縁壁３１，３２と、基板１１とが接していると、絶縁壁３１，３２とインバータ回路４１の一部とが干渉するため、絶縁壁３１，３２と基板１１との間にインバータ回路４１の一部を設けることができない。即ち、絶縁壁３１，３２の端部３３と基板１１とが接している場合、基板１１において絶縁壁３１，３２の端部３３と接している部分はデッドスペースとなる。
【００２６】
これに対し、本実施形態のパワー半導体モジュール１０においては、絶縁壁３１，３２と、基板１１とが離間しているため、パワー半導体モジュール１０の製造過程において、枠部２１内に樹脂２９を充填する前には、絶縁壁３１，３２と基板１１との間には空間が存在している。また、枠部２１を取り付ける前であれば、絶縁壁３１，３２のスペースも利用でき、ワイヤーボンディングツールが干渉することがない。この空間に接合部Ｂ１〜Ｂ６を設けることで、絶縁壁３１，３２と、接合部Ｂ１〜Ｂ６（ワイヤＷ２，Ｗ４，Ｗ６，Ｗ８，Ｗ１０，Ｗ１２）との干渉を抑止することができる。したがって、基板１１において、インバータ回路４１を実装可能な面の面積増えることになる。
【００２７】
また、絶縁壁３１，３２の端部３３と、基板１１との間には、樹脂２９が介在するため、絶縁壁３１，３２の端部３３と、基板１１とを離間させることによる絶縁性の低下も生じない。
【００２８】
また、絶縁壁３１，３２と基板１１との間には空間が存在していることで、樹脂２９の充填において、空間がない場合に比べて充填しやすい。
したがって、上記実施形態によれば、以下の効果を得ることができる。
【００２９】
（１）第１絶縁壁３１の端部３３と、基板１１との間の領域にインバータ回路４１の一部を設けている。したがって、第１絶縁壁３１の端部３３と基板１１とが接している場合に比べ、パワー半導体モジュール１０の小型化が図られる。
【００３０】
（２）第１絶縁壁３１の端部３３と、基板１１との間には接合部Ｂ１〜Ｂ６が設けられている。仮に、接合部Ｂ１〜Ｂ６を第１絶縁壁３１と基板１１との間に設けない場合、接合部Ｂ１〜Ｂ６を設ける領域を確保するため基板１１の面積（回路が設けられる面の面積）を大きくする必要がある。これに対し、第１絶縁壁３１と基板１１との間に接合部Ｂ１〜Ｂ６を設けることで、基板１１の大型化を抑制できる。これにより、パワー半導体モジュール１０の小型化が図られる。
【００３１】
なお、実施形態は以下のように変更してもよい。
○全ての絶縁壁３１，３２と、基板１１との間にインバータ回路４１の一部が設けられていてもよい。また、第２絶縁壁３２と基板１１との間にインバータ回路４１の一部が設けられていてもよい。即ち、複数の絶縁壁３１，３２のうちの少なくとも１つの絶縁壁３１，３２の端部３３と、基板１１との間にインバータ回路４１の一部が設けられていればよい。
【００３２】
○端部３３と、基板１１との間にインバータ回路４１の一部が設けられない絶縁壁３１，３２については、端部３３と基板１１とが接していてもよい。即ち、複数の絶縁壁３１，３２のうち、一部の絶縁壁３１，３２は基板１１に接していてもよい。
【００３３】
○絶縁壁３１，３２の端部３３と基板１１との間には、インバータ回路４１の一部としてサーミスタなどの半導体素子が設けられていてもよい。
○絶縁壁３１，３２の端部３３の少なくとも一部が基板１１から離間していればよく、絶縁壁３１，３２の端部３３の一部は、基板１１に接していてもよい。この場合、絶縁壁３１，３２の端部３３のうち基板１１から離間している箇所と、基板１１との間に回路の一部が設けられる。
【００３４】
○枠部２１は、枠状であればよく、円形や、四角以外の多角形状の枠状などでもよい。
○スイッチング素子Ｑ１〜Ｑ６としては、ＭＯＳＦＥＴなどを用いてもよい。
○パワー半導体モジュール１０としては、電力変換を行うものであればよく、例えば、コンバータであってもよい。
【符号の説明】
【００３５】
Ｂ１〜Ｂ６…接合部、Ｄ１〜Ｄ６…ダイオード（半導体素子）、Ｑ１〜Ｑ６…スイッチング素子（半導体素子）、Ｗ１〜Ｗ１２…ワイヤ（配線）１０…パワー半導体モジュール、１１…基板、２１…枠部、２９…樹脂、３１，３２…絶縁壁、４１…インバータ回路（回路）、４２〜５０，６１〜７４…導体パターン（配線）、５１…正極端子（端子）、５２…出力端子（端子）、５３…負極端子（端子）、８１…信号端子（端子）。
【図１】
2019075417.tif 000003
【図２】
2019075417.tif 000004
【図３】
2019075417.tif 000005