(57)【要約】【課題】本発明が解決しようとする課題は、閾値電圧を制御することが可能である半導体装置および電気装置を提供することにある。【解決手段】本発明の半導体装置は、窒化物半導体層と、第１のゲート電極と、前記窒化物半導体層上にある、ソース電極およびドレイン電極と、前記第１のゲート電極と前記窒化物半導体層の間にある第１の絶縁層と、  前記第１の絶縁層と前記第１のゲート電極の間にあり、隣接する層との間で電荷の発生を抑制する第１の導電体層と、前記第１のゲート電極と前記第１の導電体層の間にある第１の誘電体層と、前記第１のゲート電極と前記第１の誘電体層の間にある第２の誘電体層と、を備え、前記第１の誘電体層と前記第２の誘電体層の界面にダイポールを有する。【選択図】  図１
2019075550.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体層と、
第１のゲート電極と、
前記窒化物半導体層上にある、ソース電極およびドレイン電極と、
前記第１のゲート電極と前記窒化物半導体層の間にある第１の絶縁層と、  
前記第１の絶縁層と前記第１のゲート電極の間にあり、隣接する層との間で電荷の発生を抑制する第１の導電体層と、
前記第１のゲート電極と前記第１の導電体層の間にある第１の誘電体層と、
前記第１のゲート電極と前記第１の誘電体層の間にある第２の誘電体層と、
を備え、
前記第１の誘電体層と前記第２の誘電体層の界面にダイポールを有する半導体装置。
【請求項２】
前記第１のゲート電極と前記第２の誘電体層の間にあり、隣接する層との間で電荷の発生を抑制する第２の導電体層と、
前記第１のゲート電極と前記第２の導電体層の間にある第３の誘電体層と、
前記第１のゲート電極と前記第３の誘電体層の間にある第４の誘電体層と、
を備え、
前記第３の誘電体層と前記第４の誘電体層の界面にダイポールを有する請求項１に記載の半導体装置。
【請求項３】
第２のゲート電極と、
前記第２のゲート電極と前記第１の絶縁層の間にあり、隣接する層との間で電荷の発生を抑制する第２の導電体層と、
前記第２のゲート電極と前記第２の導電体層の間にある第３の誘電体層と、
前記第２のゲート電極と前記第３の誘電体層の間にある第４の誘電体層と、
を備え、
前記第３の誘電体層と前記第４の誘電体層の界面にダイポールを有する請求項１に記載の半導体装置。
【請求項４】
前記第１の導電体層はアモルファスシリコン、ポリシリコン、Ａｕ、Ｐｔ、およびＷの少なくとも一つを含む請求項１に記載の半導体装置。
【請求項５】
前記第１の導電体層は複数の導電体材料を含む請求項１に記載の半導体装置。
【請求項６】
前記第１の誘電体層はＳｉＯ２であり、前記第２の誘電体層はＨｆＯ２またはＡｌ２Ｏ３、ＴｉＯ２である請求項１に記載の半導体装置。
【請求項７】
前記第２の誘電体層がＳｉＯ２であり、前記第１の誘電体層はＬａ２Ｏ３、ＭｇＯ、およびＳｒＯのいずれかである請求項１に記載の半導体装置。
【請求項８】
前記第１の誘電体層と前記第２の誘電体層の少なくとも一方は強誘電体である請求項１に記載の半導体装置。
【請求項９】
前記第１の絶縁層の厚さは、前記第１の導電体層と前記第１の誘電体層、および前記第２の誘電体層の総膜厚よりも厚い請求項１に記載の半導体装置。
【請求項１０】
前記第１の絶縁層はＳｉＯ２である請求項１に記載の半導体装置。
【請求項１１】
前記第１の絶縁層は複数の誘電体を含む請求項１に記載の半導体装置。
【請求項１２】
請求項１ないし請求項１２のいずれか１項に記載の半導体装置を含む電気回路を備えた電気装置。
【請求項１３】
窒化物半導体層と、
第１のゲート電極と、
前記窒化物半導体層上にある、ソース電極およびドレイン電極と、
前記第１のゲート電極と前記窒化物半導体層の間にある第１の絶縁層と、  
前記第１の絶縁層と前記第１のゲート電極の間にあり、仕事関数が４．８ｅＶ以上の導電性材料を含む第１の導電体層と、
前記第１のゲート電極と前記第１の導電体層の間にある第１の誘電体層と、
前記第１のゲート電極と前記第１の導電体層の間にある第２の誘電体層と、
を備え、
前記第１の誘電体層と前記第２の誘電体層の界面にダイポールを有する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置および電気装置に関する。
【背景技術】
【０００２】
窒化物半導体を用いたトランジスタは、ワイドバンドギャップ材料である窒化物半導体の電気的な材料特性により高耐圧な特性が得られ、シリコンを用いたパワーデバイスに代わる半導体素子となる。また、窒化物半導体は高い電子移動度を有することから電気的に高速な応答が可能となるため、高速スイッチング素子として利用すると高いエネルギー変換効率が得られる。このような窒化物半導体を用いたトランジスタは高耐圧・高速応答性を有していることから電源などの電力変換装置への利用が期待されている。特に、金属、酸化物（もしくは絶縁体）、半導体をゲート構造とするＭＯＳ型の電界トランジスタ（ＭＯＳＦＥＴ）は、ゲート電極に十分な電圧を印加できることから高速化に有利なトランジスタ構造である。
【０００３】
しかしながら、窒化物半導体を用いたＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の閾値電圧が低く任意の値に制御するのが難しい。そのため、窒化物半導体を用いたＭＯＳＦＥＴの閾値電圧に関する制御性の向上が望まれる。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｈ．Ｋａｍａｔａ，ｅｔ  ａｌ．，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．Ｖｏｌ．１１０，１０２１０６（２０１７）．
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、閾値電圧を制御することが可能である半導体装置および電気装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、窒化物半導体層と、第１のゲート電極と、前記窒化物半導体層上にある、ソース電極およびドレイン電極と、前記第１のゲート電極と前記窒化物半導体層の間にある第１の絶縁層と、  前記第１の絶縁層と前記第１のゲート電極の間にあり、隣接する層との間で電荷の発生を抑制する第１の導電体層と、前記第１のゲート電極と前記第１の導電体層の間にある第１の誘電体層と、前記第１のゲート電極と前記第１の誘電体層の間にある第２の誘電体層と、を備え、前記第１の誘電体層と前記第２の誘電体層の界面にダイポールを有する。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式断面図。
【図２】第１の実施形態の半導体装置の模式断面図。
【図３】第２の実施形態の半導体装置の上面図。
【図４】第２の実施形態の半導体装置の模式断面図。
【図５】第２の実施形態の半導体装置の模式断面図。
【図６】第３の実施形態の半導体装置の模式断面図。
【図７】第４の実施形態の半導体装置の模式断面図。
【図８】第５の実施形態に係る別の電気回路及び電気装置を例示する模式図。
【図９】第５の実施形態に係る別の電気回路及び電気装置を例示する模式図。
【図１０】第５の実施形態に係る別の電気回路及び電気装置を例示する模式図。
【図１１】第５の実施形態に係る別の電気回路及び電気装置を例示する模式図。
【発明を実施するための形態】
【０００８】
以下図面を参照して、本発明の実施形態を説明する。同じ符号が付されているものは同様のものを示す。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
【０００９】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１０】
本明細書中、「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
【００１１】
（第１の実施形態）
図１（ａ）に本実施形態の半導体装置１００を説明する概念図を示す。
【００１２】
半導体装置１００は、ＧａＮ系半導体で構成される電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。
【００１３】
図１（ａ）は半導体装置１００のゲート部分を示す。ゲート部分は、半導体層２上に、第１の絶縁層９、第１の構造体１０、ゲート電極５を順に積層したものである。第１の構造体１０は、中間層（第１の導電体層）６、第１の層（第１の誘電体層）７、第２の層（第２の誘電体層）８、を含む。
【００１４】
第１の構造体１０に含まれる、第１の層７と第２の層８はそれぞれ誘電性を有する誘電体である。誘電体である第１の層７と第２の層８は、第１の層７と第２の層８の界面で負電荷と正電荷を帯びた部分に分極する。例えば、第１の層７は酸化シリコン（ＳｉＯ２）であり、第２の層８は酸化ハフニウム（ＨｆＯ２）であり、この場合、第１の層７と第２の層８の界面において、例えば、第１の層７と第２の層８との間の酸素原子の移動によって第１の層７に負電荷ができ、第２の層８に正電荷ができる。これにより界面ダイポールが生じるこの界面ダイポールにより、第１の層７と第２の層８の間で電位が生じる。このとき、第１の層７に負電荷ができ、第２の層８に正電荷ができた場合に生じる電位により、半導体装置１００の閾値電圧を向上させることができる。反対に、第１の層７に正電荷ができ、第２の層８に負電荷ができた場合に生じる電位により、半導体装置１００の閾値電圧を低下させてしまう。
【００１５】
そのため、半導体装置１００の閾値電圧を向上させるために、第１の層７と第２の層８の界面では、第１の層７に負電荷ができ、第２の層８に正電荷ができるように、材料を選択する。
【００１６】
さらに、半導体装置１００の閾値電圧を制御するために、第１の構造体１０の上に、第１の構造体１０と同様の構造を有する第２の構造体１０ａをさらに積層することができる。
【００１７】
第１の構造体１０として、中間層６、第１の層７、第２の層８の積層体を示したが、第１の構造体１０はさらに絶縁層を設けても良い。この場合、絶縁層は第２の層８上に設けられる。例えば、第２の層８と絶縁層の界面には、第２の層８側に負電荷でき、第３の層側に正電荷ができるようになり、第１の構造体１０で生じる電位をさらに大きくすることができる。
【００１８】
図１（ａ）に示すように、半導体層２上の第１の絶縁層９上に第１の構造体１０を具備する場合は、第１の絶縁層９と第１の層７の間に中間層６を設ける。
【００１９】
中間層６は、例えば、導電体である。中間層６が導電体の場合、中間層６は、例えばアモルファスシリコン、ポリシリコン（ｐ型ポリシリコン）や金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）等の仕事関数の高い金属である。中間層６を導電体とすることで、中間層６は、中間層６と隣接する層との間に界面ダイポール、つまり正電荷と負電荷の発生を抑制する。中間層６を設けることで、中間層６の下層の材料によらず、中間層６の上に所望の第１の層７を適用することが可能である。
【００２０】
導電体である中間層６を設けない場合、図１（ｂ）に示すように、第１の絶縁層９の材料によっては、第１の絶縁層９に正電荷ができ、第１の層７に負電荷ができるため、閾値電圧を低下させる電位が生じてしまう可能性がある。
【００２１】
図２（ａ）を用いて半導体装置１００の構造をさらに説明する。図２（ａ）は半導体装置１００の模式断面図を示す。
【００２２】
半導体装置１００は、第１の半導体層１、第２の半導体層２、ソース電極３、ドレイン電極４、ゲート電極５、第１の絶縁層９、第１の構造体１０、第２の絶縁層１２を備える。第１の構造体１０は、中間層６、第１の層７、第２の層８を含む。
【００２３】
半導体装置１００は、第２の半導体層２上に設けられたソース電極３とドレイン電極４の間に、第１の絶縁層９を介して第１の構造体１０とゲート電極５を積層したものである。
【００２４】
第１の半導体層１は、例えば、窒化アルミニウムガリウム（ＡｌｘＧａ（１−ｘ）Ｎ、０＜ｘ≦１）である。以下、窒化アルミニウムガリウムはＡｌＧａＮと表記する。第１の半導体層１の厚さは、例えば、１ｎｍ以上１００ｎｍ以下である。
【００２５】
第２の半導体層２は第１の半導体層１に接している。第２の半導体層２は、例えば、窒化ガリウム（ＧａＮ）である。第２の半導体層２は、意図的に不純物をドープしていないｉ‐ＧａＮであることが望ましい。ｉ‐ＧａＮは、例えば、不純物濃度が１０１７ｃｍ−３以下である。第２の半導体層２の厚さは、例えば、１０ｎｍ以上１０μｍ以下である。第１の半導体層１は、例えば、第２の半導体層２よりもバンドギャップの大きい材料である。なお、第１の半導体層１と第２の半導体層２をまとめて窒化物半導体層と称することがある。
【００２６】
ソース電極３とドレイン電極４は、窒化物半導体層上に設けられる。ソース電極３とドレイン電極４は、第２の半導体層２の第１の半導体層１がある側に設けられる。ソース電極３とドレイン電極４は、第２の半導体層２に電気的に接する。ソース電極３とドレイン電極４は、例えば、金属電極である。金属電極は、例えば、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、金（Ａｕ）の積層構造あるいは混合体である。
【００２７】
ゲート電極（第１のゲート電極）５は、第１の半導体層１の第２の半導体層２と接する側とは反対側に設けられる。ゲート電極５は、ソース電極３とドレイン電極４の間に設けられる。ゲート電極５は、例えば、金属電極であり、例えば、窒化チタン（ＴｉＮ）である。
【００２８】
第１の絶縁層９は、窒化物半導体層とゲート電極５の間に設けられる。第１の絶縁層９は、第１の半導体層１とゲート電極５の間に設けられる。第１の絶縁層９は、後述する、中間層６と第２の絶縁層１２の間、中間層６と第１の半導体層１の間、中間層６と第２の半導体層２の間のそれぞれにある。
【００２９】
第１の絶縁層９は、例えば、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化ガリウム、酸化アルミニウム、酸窒化アルミニウム、酸化ハフニウムなどである。第１の絶縁層９は、これら絶縁層の積層体としても良い。第１の絶縁層９の厚さは、後述する第１の構造体１０の厚さよりも厚い。第１の絶縁層９の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。第２の絶縁層１２は、第１の半導体層１と第１の絶縁層９の間にある。第２の絶縁層１２は、例えば、窒化シリコン（ＳｉＮ）である。第２の絶縁層１２は無くても良い。
【００３０】
第１の構造体１０は、ゲート電極５と第１の絶縁層９の間にある。第１の構造体１０は、中間層６、第１の層７、および第２の層８を含む。第１の構造体層１０の合計の厚さは、例えば、３ｎｍ以上３０ｎｍ以下である。
【００３１】
第１の層７は、ゲート電極５と中間層６の間にある。第２の層８は、ゲート電極５と第１の層７の間にある。第１の層７と第２の層８はそれぞれ誘電性を有する誘電体である。誘電体である第１の層７と第２の層８は、広範なバンドギャップを有するため絶縁体でもあるが、電圧を印加すると第１の層７と第２の層８のそれぞれの内部で負電荷と正電荷を帯びた部分に分極する。
【００３２】
第１の層７と第２の層８の間の界面において、第１の層７に負電荷を発生させ第２の層８に正電荷を発生させて、第１の層７と第２の層８の間に電位を生じさせるために、第１の層７の材料と第２の層８の材料は特定の材料を組み合わせる。
【００３３】
例えば、第１の層７が二酸化ケイ素（ＳｉＯ２）である場合、第２の層８は酸化ハフニウム（ＨｆＯ２）または酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）である。
【００３４】
例えば、第１の層７が酸化ランタン（Ｌａ２Ｏ３）、酸化マグネシウム（ＭｇＯ）、および酸化ストロンチウム（ＳｒＯ）のいずれかである場合、第２の層８はＳｉＯ２である。
【００３５】
例えば、第１の層７が銅（ｉｉ）フタロシアニン（ＣｕＰｃ）または３，４，９，１０‐ペリレンテトラカルボン酸二無水物（ＰＴＣＤＡ）である場合、第２の層８はＢａｔｈｏｃｕｐｒｏｉｎｅ（ＢＣＰ）または３，４，９，１０‐ペリレンテトラカルボン酸ビスベンゾイミダゾール（ＰＴＣＢＩ）である。また、第１の層７と第２の層８を同じ材料とすることもでき、その場合、第１の層７と第２の層８は例えば、強誘電体特性を示すＨｆＯ２が選ばれる。
【００３６】
例えば、第１の層７が二酸化ケイ素（ＳｉＯ２）であり、第２の層８が酸化ハフニウム（ＨｆＯ２）である場合、第１の構造体１０で生じる電位は、例えば、０．２〜０．３Ｖ程度である。そのため、第１の構造体１０が備わる半導体装置１００の閾値電圧は０．２〜０．３Ｖ程度向上する。
【００３７】
第１の層の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。第２の層の厚さは、例えば、１ｎｍ以上５ｎｍ以下である。
【００３８】
中間層６は、ゲート電極５と第１の絶縁層９の間に設けられる。中間層６は、第１の層７と第１の絶縁層９の間にある。中間層６は、第１のゲート電極５と電気的に接続されている。中間層６においては、中間層６と隣接する、第１の層７と第１の絶縁層９との界面に電荷を発生しない材料を用いる。
【００３９】
中間層６の材料は導電体である。中間層６は、例えば、アモルファスシリコン（ａ‐Ｓｉ）、ポリシリコン（ｐ型ポリシリコン）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）などである。中間層６は、例えば、仕事関数が４．８ｅＶ以上である導電体が望ましい。
【００４０】
中間層６は異なる導電体の積層体としても良い。ただし、第１の絶縁層９や第１の層７に接する中間層６の層はアモルファスシリコン（ａ‐Ｓｉ）、ポリシリコン（ｐ型ポリシリコン）、金（Ａｕ）、ポリシリコン（ｐ型ポリシリコン）、白金（Ｐｔ）、タングステン（Ｗ）などである。第１の絶縁層９や第１の層７に接しない中間層６は例えば、アルミニウム（Ａｌ）などの導電性が高い材料を用いることができる。
【００４１】
中間層６の厚さは、例えば、１ｎｍ以上１０ｎｍ以下であることが望ましい。
【００４２】
以下に、図２（ａ）の半導体装置１００の動作について述べる。
【００４３】
図２（ａ）に示すように、第１の半導体層１と第２の半導体層２の界面付近において、第２の半導体層２には２次元電子ガス層が形成される。図２（ａ）の長二点鎖線は２次元電子ガス層が存在する位置を示す。
【００４４】
ゲート電極５に閾値電圧を越えない電圧を印可したオフ状態においては、凹部１３が設けられた第２の半導体層２にはチャネルは存在しない。そのため、ゲート電極５に電圧が印加されていない状態の場合、ソース電極３とドレイン電極４の間に電流は流れない。
【００４５】
第２の半導体層２は意図的に不純物をドープしていないｉ‐ＧａＮであるため、第２の半導体層２は低不純物濃度のｎ型伝導を示す。
【００４６】
ゲート電極５に閾値電圧を越える正の電圧を印加したオン状態の場合、中間層６はゲート電極５と電気的に接続されるため、中間層６側の第２の半導体層２の表面ポテンシャルが下がり電子から見て蓄積状態となる。そのため、図２（ａ）の点線で示したように、ソース電極３からドレイン電極４へ電子が矢印方向に流れ、オン状態となる。この電子の流量は第１のゲート電極５に印加する電圧により変化する。よって、半導体装置１００はＦＥＴとして動作する。
【００４７】
図２（ａ）に示すように、半導体装置１００は、ゲート電極５に電気的に接続される第１の構造体１０を有する。第１の構造体１０に含まれる、第１の層７と第２の層８の界面において、第１の層７に負電荷が発生し第２の層８に正電荷が発生しているため、第１の層７と第２の層８の間で電位が生じている。この電荷により生じた電位で、半導体装置１００の閾値電圧を向上させることができる。
【００４８】
一方、第１の構造体１０の第１の層７と第１の絶縁層９の間に導電体である中間層６があることで、中間層６は、中間層６と隣接する、第１の層７と第１の絶縁層９の界面に電荷が発生するのを抑制する。したがって、第１の絶縁層９の材料がどのような材料であるかに関わらず、半導体装置１００の閾値電圧が向上するように、第１の層７の材料と第２の層８の材料を任意に組み合わせることができる。さらに、半導体装置１００では、例えば、第１の絶縁層９の厚さを第１の構造体１０よりも厚くし、また、第１の絶縁層９の材料は第２の半導体層２よりもバンドギャップの大きな材料とすることが望ましい。これにより、第１の絶縁層９と第２の半導体層２の間に大きなエネルギー障壁差が生じるため、第２の半導体層２に形成されたチャネルから第１のゲート電極５に向かって電子や正孔が漏出するのを防ぐことができる。したがって、チャネルから漏出した電子や正孔によって、半導体装置１００の閾値電圧が時間的に変動することを抑制することができる。
【００４９】
また、半導体装置１００において、第１のゲート電極５と第１の構造体１０の間に、第１の構造体１０と同様の構造である第２の構造体を設けることも可能である。この場合、第２の構造体は、導電体であり、隣接する層との間で電荷の発生を抑制する第２の中間層と、第１のゲート電極と第２の中間層の間にあり、誘電性を有する第３の層と、第１のゲート電極と第３の層の間にあり、誘電性を有し、第３の層との間に電荷を有する第４の層と、を有する。構造体を複数設けることで、半導体装置１００の閾値電圧をさらに向上させることができる。そのため、従来のＭＯＳＦＥＴと比べて、半導体装置１００の閾値電圧をより容易に任意の値に制御することが可能である。
【００５０】
なお、図示していないが、半導体装置１００を所望の閾値とするために、ゲート電極５と第１の構造体１０の間に複数の構造体をさらに積層することも可能である。例えば、半導体装置１００の閾値電圧が０．５Ｖ程度である場合、この半導体装置１００の閾値電圧を１．５Ｖ程度まで向上させるためには、第１の構造体上に第２の構造体をさらに設ける。この場合、第１の構造体１０と第２の構造体はそれぞれ０．５Ｖずつ閾値電圧を向上させる。２つの構造体の厚さの合計は、例えば、６ｎｍ以上５０ｎｍ以下である。よって、半導体装置１００の所望の閾値とするために、構造体の数を決定して構造体を設ける。
【００５１】
なお、図２（ａ）において、第１の半導体層１は必ずしも必要ではない。また、第１の絶縁層９は必ずしも必要ではない。
【００５２】
以上のように、本実施形態の半導体装置１００において、第１の構造体１０を有することで、第１の層７と第２の層８の界面の電荷による電位が発生し、閾値電圧を所望の値に制御することが可能である。
【００５３】
図２（ａ）の半導体装置１００の構造の変形構造を以下に示す。
【００５４】
図２（ｂ）に示す半導体装置１００ａの構造は、第２の半導体層２には中間層６の凹部１３は設けず、第１の半導体層１に中間層６の凹部１３を設けている。半導体装置１００ａは、半導体装置１００よりも移動度は高いが、半導体装置１００よりも閾値電圧は低い。そのため、半導体装置１００ａの閾値電圧を向上させたい場合は、第１の構造体１０、さらには複数の構造体を設けることで、半導体装置１００ａの閾値電圧を向上させることができる。なお、半導体層１００ａは、第２の半導体層２と第１の絶縁層９の間に第３の半導体層３３を有するが、第３の半導体層３３は窒化アルミニウム（ＡｌＮ）またはＡｌＧａＮである。
【００５５】
また、図２（ｃ）に示す半導体装置１００ｂの構造は、中間層６に凹部１３は設けていない。半導体装置１００ｂは、半導体装置１００、１００ａよりも移動度は高いが、半導体装置１００、１００ａよりも閾値電圧は低い。そのため、半導体装置１００ｂの閾値電圧を向上させたい場合は、第１の構造体１０、さらには複数の構造体を設けることで、半導体装置１００ｂの閾値電圧を向上させることができる。
【００５６】
（第２の実施形態）
図３〜５で、半導体装置１０１について説明する。
【００５７】
図２と同様の部分には同じ符号を付して説明を省略する。
【００５８】
図３は半導体装置１０１の上面図である。
【００５９】
本実施形態の半導体装置１０１は、第１の実施形態の半導体装置１００とは以下の点で構造が異なる。すなわち、半導体装置１０１においては、第１のゲート電極５と第１の構造体１０は、ソース電極３とドレイン電極４の間（以下「第１の領域２０」とする）に配置されておらず、半導体装置１０１上面の第１の領域とは異なる別の領域（以下「第２の領域３０」とする）に配置されており、中間層が第１の領域２０から第２の領域３０にまたがって形成されて、両者を接続している。
【００６０】
以下詳細に説明する。半導体装置１０１は、ＧａＮ系半導体で構成される電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）である。
【００６１】
半導体装置１０１は、第１の半導体層１、ソース電極３、ドレイン電極４、第１のゲート電極５、第１の絶縁層９、第１の構造体１０を備える。また、半導体装置１０１の上面において、半導体装置１０１は第１の領域２０と第２の領域３０を有する。
【００６２】
第１の領域２０は、半導体装置１０１の上面にあり、ソース電極３とドレイン電極４の間の点線で囲まれた領域である。第２の領域３０は、半導体装置１０１の上面にあり、ソース電極３とドレイン電極４の間の第１の領域２０から離れた領域である。第１のゲート電極５は、第２の領域にあるため、ソース電極３とドレイン電極４の間には設けられていない。
【００６３】
中間層６は一方と他方を有し、共に半導体装置１０１の上面の第１の絶縁層９上にある。中間層６の一方は、第２の領域３０にあり、第１のゲート電極５と第１の絶縁層９の間にある。
【００６４】
中間層６の他方は、第１の領域２０にあり、第１の絶縁層９の上面にある。
【００６５】
中間層６の一方と、中間層６の他方とは電気的に接続しており、かつ、第１の領域２０にある第２の半導体層２と第２の領域３０にある第１のゲート電極５も電気的に接続している。
【００６６】
図４（ａ）は、図３に示す半導体装置１０１のＡ‐Ａ’線の模式断面図である。
【００６７】
図２と同様の部分には同じ符号を付して説明を省略する。
【００６８】
図４（ａ）の半導体装置１０１は、ソース電極３とドレイン電極４の間に第１の構造体１０を設けない。
【００６９】
図４（ａ）において、半導体装置１０１は、第１の半導体層１、第２の半導体層２、ソース電極３、ドレイン電極４、中間層６、第１の絶縁層９、第２の絶縁層１２を備える。
【００７０】
図４（ａ）の中間層６は、中間層６の他方の部分である。中間層６は、第１の半導体層１の第２の半導体層２がある側とは反対側にある。中間層６は、ソース電極３とドレイン電極４の間にある。中間層６は凹部１３を有する。図４（ａ）に図示するように、第２の半導体層２には、中間層６の凹部１３が設けられている。
【００７１】
図４（ａ）の半導体装置１０１の構造の変形構造を以下に示す。
【００７２】
図４（ｂ）に示す半導体装置１０１ａの構造は、第２の半導体層２には中間層６の凹部１３は設けず、第１の半導体層１に中間層６の凹部１３を設けている。半導体装置１０１ａは、半導体装置１０１よりも凹部１３におけるチャネル移動度は高いが、半導体装置１０１よりも閾値電圧は低い。そのため、半導体装置１０１ａの閾値電圧を向上させたい場合は、後述する第２の領域３０に、第１の構造体１０、さらには複数の構造体を設けることで、半導体装置１０１ａの閾値電圧を向上させることができる。
【００７３】
また、図４（ｃ）に示す半導体装置１０１ｂの構造は、中間層６に凹部１３は設けていない。半導体装置１０１ｂは、半導体装置１０１、１０１ａよりも凹部１３におけるチャネル移動度は高いが、半導体装置１０１、１０１ａよりも閾値電圧は低い。そのため、半導体装置１０１ｂの閾値電圧を向上させたい場合は、後述する第２の領域３０に、第１の構造体１０、さらには複数の構造体を設けることで、半導体装置１０１ｂの閾値電圧を向上させることができる。
【００７４】
図５は、図３に示す半導体装置１０１のＢ‐Ｂ’線の模式断面図である。図５において、半導体装置１０１は、第１の半導体層１、第２の半導体層２、第１のゲート電極５、第１の絶縁層９、第１の構造体１０を備える。第１の構造体１０は、中間層６、第１の層７、第２の層８を含む。
【００７５】
図５の中間層６は、中間層６の一方の部分である。中間層６は、第１の層７と第１の絶縁層９の間にある。
【００７６】
中間層６は第１の領域２０と第２の領域３０の間を跨っており、中間層の一方と他方とでのキャリアの導通を良くするために、半導体装置１０１の中間層６の材料は、導電体である。中間層６は、例えば、アモルファスシリコン（ａ‐Ｓｉ）、ポリシリコン（ｐ型ポリシリコン）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）などである。中間層６は、仕事関数の高い導電体である。中間層６は、第１のゲート電極５と電気的に接続されている。中間層６は、中間層６と隣接する、第１の層７と第１の絶縁層９との界面に電荷を発生させない。
【００７７】
図４（ａ）と図５を用いて以下に半導体装置１０１の動作について述べる。
【００７８】
図４（ａ）に示すように、第１の半導体層１と第２の半導体層２の界面付近において、第２の半導体層２には２次元電子ガス層が形成される。図４（ａ）の長二点鎖線は２次元電子ガス層が存在する位置を示す。
【００７９】
オフ状態においては、凹部１３が設けられた第２の半導体層２にはチャネルが形成されず、電子が流れにくい状態になっている。そのため、第１のゲート電極５に電圧が印加されておらず、中間層６にも電圧が印加されていない状態の場合、ソース電極３とドレイン電極４の間に電流は流れない。
【００８０】
第２の半導体層２は意図的に不純物をドープしていないｉ‐ＧａＮであるため、第２の半導体層２は低不純物濃度のｎ型伝導を示す。
【００８１】
第１のゲート電極５に正の電圧を印加した場合、図５において、中間層６は第１のゲート電極５と電気的に接続されるため、図４（ａ）において、中間層６側の第２の半導体層２の表面ポテンシャルが下がり電子から見て蓄積状態となる。そのため、図４（ａ）の点線で示すように、ソース電極３からドレイン電極４へ電子が矢印方向に流れ、オン状態となる。この電子の流量は第１のゲート電極５に印加する電圧に変化する。よって、半導体装置１０１はＦＥＴとして動作する。
【００８２】
図４（ａ）、図５に示すように、第１のゲート電極５と第１の構造体１０は、ソース電極３とドレイン電極４の間の第１の領域２０に配置されなくてよい。この場合、第１のゲート電極５と第１の構造体１０は、第１の領域２０から離れた、半導体装置１０１の上面の任意の第２の領域に配置されればよい。
【００８３】
図５に示すように、半導体装置１０１は、第１のゲート電極５に電気的に接続される第１の構造体１０を有する。第１の構造体１０に含まれる、第１の層７と第２の層８の界面において、第１の層７に負電荷が発生し第２の層８に正電荷が発生しているため、第１の層７と第２の層８の間で電位が生じている。この電荷により生じた電位で、半導体装置１０１の閾値電圧を向上させることができる。
【００８４】
また、図５に示すように、第１の構造体１０の第１の層７と第１の絶縁層９の間に中間層６があることで、中間層６は、中間層６と隣接する、第１の層７と第１の絶縁層９の界面に電荷が発生することを抑制する。したがって、第１の絶縁層９の材料に関わらず、半導体装置１０１の閾値電圧が向上するように、第１の層７の材料と第２の層８の材料を任意に組み合わせることができる。
【００８５】
さらに、半導体装置１０１では、例えば、第１の絶縁層９の厚さを第１の構造体１０よりも厚くし、また、第１の絶縁層９の材料は第２の半導体層２よりもバンドギャップの大きな材料とすることが望ましい。これにより、第１の絶縁層９と第２の半導体層２の間に大きなエネルギー障壁差が生じるため、第２の半導体層２に形成されたチャネルから第１のゲート電極５に向かって電子や正孔が漏出するのを防ぐことができる。したがって、チャネルから漏出した電子や正孔によって、半導体装置１０１の閾値電圧が時間的に変動することを抑制することができる。
【００８６】
また、図５の半導体装置１０１において、第１のゲート電極５と第１の構造体１０の間に、第１の構造体１０と同様の構造である第２の構造体を設けることも可能である。この場合、第２の構造体は、導電体であり、隣接する層との間で電荷の発生を抑制する第２の中間層と、第１のゲート電極と第２の中間層の間にあり、誘電性を有する第３の層と、第１のゲート電極と第３の層の間にあり、誘電性を有し、第３の層との間に電荷を有する第４の層と、を有する。構造体を複数設けることで、半導体装置１０１の閾値電圧をさらに向上させることができる。そのため、従来のＭＯＳＦＥＴと比べて、半導体装置１０１の閾値電圧を任意の値に制御することが可能である。
【００８７】
なお、図４（ａ）において、第１の半導体層１は必ずしも必要ではない。また、第１の絶縁層９は必ずしも必要ではない。
【００８８】
以上のように、本実施形態の半導体装置１０１において、第１の構造体１０を有することで、第１の層７と第２の層８の界面の電荷による電位が発生し、閾値電圧を所望の値に制御することが可能である。
【００８９】
以下、半導体装置１０１の作製方法について述べる。
【００９０】
まず、ある基板の上に、第２の半導体層２と第１の半導体層１を順に積層する。これらの層の形成方法としては、公知の有機金属気相成長（ＭＯＣＶＤ：Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシ（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法などが使用される。
【００９１】
図４（ａ）に示す部分について説明する。第１の絶縁層９を形成する位置である、第１の半導体層１と第２の半導体層２に開口部を形成しておく。
【００９２】
次に、第１の半導体層１の上と、中間層６を形成する位置に、第１の絶縁層９を形成する。第１の絶縁層９の成膜法としては、公知の化学気相成長（ＣＶＤ:Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法などが用いられる。
【００９３】
中間層６を形成する位置の開口部に、中間層６を形成する。中間層６の形成方法として、真空蒸着法やスパッタリング法などが使用される。
【００９４】
次に、ソース電極３とドレイン電極４を形成する。まず、第１の半導体層１のソース電極３とドレイン電極４を形成する位置に開口部を形成する。そして、この開口部にソース電極３とドレイン電極４を形成する。ソース電極３とドレイン電極４には、例えば積層金属であるＴｉ（下）／Ａｌ／Ｎｉ／Ａｕ（上）が用いられる。積層金属を形成した後は、アニール処理によってオーミック接触化する。
【００９５】
図５に示す部分について説明する。第１の絶縁層９上に、中間層６、第１の層７、第２の層８を順に積層する。これらの層の形成方法としては、真空蒸着法やＣＶＤ法、スパッタリング法などが使用される。
【００９６】
次に、第２の層８上に第１のゲート電極５を形成する。第１のゲート電極５には、例えば積層金属としてＮｉ（下）／Ａｕ（上）が用いられる。第１のゲート電極５には、必要に応じて、Ｐｔ（下）／Ａｕ（上）やＴｉＮが用いられる。また、第１のゲート電極５には、ＭｏＮ、Ｗ、ＷＮを用いてもよい。
【００９７】
（第３の実施形態）
図６に半導体装置１０２を示す。
【００９８】
図５と同様の部分には同じ符号を付して説明を省略する。
【００９９】
図６は図３のＢ‐Ｂ’線の位置に対応する模式断面図である。この場合、図３のＡ‐Ａ’線の位置に対応する模式断面図は図４（ａ）〜図４（ｃ）のいずれかである。
【０１００】
半導体装置１０２は、図５の半導体装置１０１の、第１の構造体１０と第１のゲート電極５の間に第２の構造体１０ａを入れ、第１の構造体１０と第２の構造体１０ａを積層したものである。
【０１０１】
第２の構造体１０ａは、第２の中間層（第２の導電体層）６ａ、第３の層（第３の誘電体層）７ａ、第４の層（第４の誘電体層）８ａを有する。第２の中間層６ａは、第１のゲート電極５と第２の層８の間に設けられる。第２の中間層６ａは、第１のゲート電極５と第１の構造体１０と電気的に接続させる。第３の層７ａは、第１のゲート電極５と第２の中間層６ａの間に設けられる。第４の層８ａは、第１のゲート電極５と第３の層７ａの間に設けられる。
【０１０２】
中間層６は第１の領域２０と第２の領域３０とで跨っているため、キャリアの導通を良くするために、中間層６は導電体を用いたが、第３の層７ａと第２の層８の間の中間層６ａは、第３の層７ａと第２の層８との界面に電荷が発生することを抑制する材料を用いる。
【０１０３】
第２の中間層６ａの材料は導電体である。第２の中間層６ａは、例えば、アモルファスシリコン（ａ‐Ｓｉ）、ポリシリコン（ｐ型ポリシリコン）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）などである。第２の中間層６ａは、仕事関数の高い導電体である。
【０１０４】
第１のゲート電極５をゲート電極として用いた場合、半導体装置１０２の閾値電圧は、第１の構造体１０と第２の構造体１０ａで発生した電位の分だけ向上する。構造体を複数設けることで、半導体装置１０２の閾値電圧をさらに向上させることができる。そのため、従来のＭＯＳＦＥＴと比べて、半導体装置１０２の閾値電圧を任意の値に容易に制御することが可能である。
【０１０５】
半導体装置１０２は、第１のゲート電極５、第１の構造体１０、および第２の構造体１０ａは、ソース電極３とドレイン電極４の間の第１の領域２０に配置されなくてよい。この場合、第１のゲート電極５、第１の構造体１０、および第２の構造体１０ａは、第１の領域２０から離れた、半導体装置１０２の上面の任意の第２の領域に配置されればよい。
【０１０６】
半導体装置１０２は、第１のゲート電極５に電気的に接続される、第１の構造体１０と２の構造体１０ａを有する。第１の構造体１０に含まれる、第１の層７と第２の層８の界面において、第１の層７に負電荷が発生し第２の層８に正電荷が発生しているため、第１の層７と第２の層８の間で電位が生じている。また、第２の構造体１０ａに含まれる、第３の層７ａと第４の層８ａの界面において、第３の層７ａに負電荷が発生し第４の層８ａに正電荷が発生しているため、第３の層７ａと第４の層８ａの間で電位が生じている。この電荷により生じた電位で、半導体装置１０２の閾値電圧を向上させることができる。
【０１０７】
また、半導体装置１０２は、第１の構造体１０の第１の層７と第１の絶縁層９の間に、例えば、導電体である中間層６があることで、中間層６は、中間層６と隣接する、第１の層７と第１の絶縁層９の界面に電荷を発生させない。したがって、第１の絶縁層９の材料に関わらず、半導体装置１０２の閾値電圧が向上するように、第１の層７の材料と第２の層８の材料を任意に組み合わせることができる。また、第２の構造体層１０ａの第３の層７ａと第１の構造体層１０の第２の層８の間に、例えば、導電体である第２の中間層６ａがあることで、第２の中間層６ａは、第２の中間層６ａと隣接する、第３の層７ａと第２の層８の界面に電荷が発生することを抑制する。したがって、第２の層８の材料に関わらず、半導体装置１０２の閾値電圧が向上するように、第３の層７ａの材料と第４の層８ａの材料を任意に組み合わせることができる。
【０１０８】
さらに、半導体装置１０２では、例えば、第１の絶縁層９の厚さを第１の構造体１０よりも厚くし、また、第１の絶縁層９の材料は第２の半導体層２よりもバンドギャップの大きな材料とすることが望ましい。これにより、第１の絶縁層９と第２の半導体層２の間に大きなエネルギー障壁差が生じるため、第２の半導体層２に形成されたチャネルから、中間層６を経由して、第１のゲート電極５に電子や正孔が漏出するのを防ぐことができる。したがって、チャネルから漏出した電子や正孔によって、半導体装置１０２の閾値電圧が時間的に変動することを抑制することができる。
【０１０９】
なお、半導体装置１０２において、第１の半導体層１は必ずしも必要ではない。また、第１の絶縁層９は必ずしも必要ではない。
【０１１０】
（第４の実施形態）
図７に半導体装置１０３を示す。
【０１１１】
図６の半導体装置１０２と同様の部分には同じ符号を付して説明を省略する。
【０１１２】
図７は図３のＢ‐Ｂ’線の位置に対応する模式断面図である。この場合、半導体装置１０３において、図３のＡ‐Ａ’線の位置に対応する模式断面図は図４（ａ）〜図４（ｃ）のいずれかである。
【０１１３】
半導体装置１０３は、第２のゲート電極５ａ、第２の構造体１０ａ、第３のゲート電極５ｂ、第３の構造体１０ｂをさらに備える。
【０１１４】
第２のゲート電極５ａは、ソース電極３とドレイン電極４の間の第１の領域から離れた第２の領域にある。第２のゲート電極５ａは、第１の半導体層１の第２の半導体層２と接する側とは反対側に設けられる。第２のゲート電極５ａは、第１のゲート電極５と第１の構造体１０の近傍に設けられる。第２のゲート電極５ａは、例えば、金属電極である。第２のゲート電極５ａは、例えば、窒化チタン（ＴｉＮ）である。
【０１１５】
第２の構造体１０ａは、第１の半導体層１の第２の半導体層２とは反対側にある。第２の構造体１０ａは、第２のゲート電極５ａと第１の半導体層１の間に設けられる。第２の構造体１０ａは、第１の構造体１０の近傍に設けられる。
【０１１６】
第２の構造体１０ａは、第２の中間層（第２の導電体層）６ａ、第３の層（第３の誘電体層）７ａ、第４の層（第４の誘電体層）８ａを有する。第２の中間層６ａは、第２のゲート電極５ａと第１の絶縁層９の間に設けられる。第２の中間層６ａは、第１のゲート電極５と第２の構造体１０ａと電気的に接続させるために、第１のゲート電極５と第２の層８の間にも設けられる。第３の層７ａは、第２のゲート電極５ａと第２の中間層６ａの間に設けられる。第４の層８ａは、第２のゲート電極５ａと第３の層７ａの間に設けられる。
【０１１７】
第３のゲート電極５ｂは、ソース電極３とドレイン電極４の間の第１の領域から離れた第２の領域にある。第３のゲート電極５ｂは、第１の半導体層１の第２の半導体層２と接する側とは反対側に設けられる。第３のゲート電極５ｂは、第１のゲート電極５、第２のゲート電極５ａ、第１の構造体１０、第２の構造体１０ａの近傍に設けられる。第３のゲート電極５ｂは、例えば、金属電極である。第３のゲート電極５ｂは、例えば、窒化チタン（ＴｉＮ）である。
【０１１８】
第３の構造体１０ｂは、第１の半導体層１の第２の半導体層２とは反対側にある。第３の構造体１０ｂは、第３のゲート電極５ｂと第１の半導体層１の間に設けられる。第３の構造体１０ｂは、第１の構造体１０、第２の構造体１０ａの近傍に設けられる。
【０１１９】
第３の構造体１０ｂは、第３の中間層６ｂ、第５の層７ｂ、第６の層８ｂを有する。第３の中間層６ｂは、第３のゲート電極５ｂと第１の半導体層１の間に設けられる。第３の中間層６ｂは、第２のゲート電極５ａと第３の構造体１０ｂと電気的に接続させるために、第２のゲート電極５ａと第４の層８ａの間にも設けられる。第５の層７ｂは、第３のゲート電極５ｂと第３の中間層６ｂの間に設けられる。第６の層８ｂは、第３のゲート電極５ｂと第５の層７ｂの間に設けられる。
【０１２０】
第２の中間層６ａ、第３の中間層６ｂは、キャリアの導通を良くするために導電体を用いる。第３の層７ａと第１の絶縁層９の間の第２の中間層６ａは、第３の層７ａと第１の絶縁層９との界面に電荷を発生しない材料を用いる。また、第５の層７ｂと第１の絶縁層９の間の第３の中間層６ｂは、第５の層７ｂと第１の絶縁層９との界面に電荷を発生しない材料を用いる。
【０１２１】
第２の中間層６ａ、第３の中間層６ｂの材料は導電体である。第２の中間層６ａ、第３の中間層６ｂは、例えば、アモルファスシリコン（ａ‐Ｓｉ）、ポリシリコン（ｐ型ポリシリコン）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）などである。第２の中間層６ａ、第３の中間層６ｂは、仕事関数の高い導電体である。
【０１２２】
半導体装置１０３は、第１の構造体１０の他に、第２の構造体１０ａ、第３の構造体１０ｂを有するため、第１の構造体１０のみを備える半導体装置１０１よりもさらに閾値電圧を向上させることができる。
【０１２３】
また、半導体装置１０３において、第１のゲート電極５、第２のゲート電極５ａ、第３のゲート電極５ｂのいずれかをゲート電極として使用することで、半導体装置１０３の閾値電圧を任意に制御することができる。
【０１２４】
例えば、第１のゲート電極５、第２のゲート電極５ａ、第３のゲート電極５ｂのうち、第２のゲート電極５ａをゲート電極とした場合、半導体装置１０３の閾値電圧は、第１の構造体１０と第２の構造体１０ａで発生した電位の分だけ向上する。この場合、第３の構造体１０ｂで発生した電位は、半導体装置１０３の閾値電圧に寄与しない。
【０１２５】
また、例えば、第１のゲート電極５、第２のゲート電極５ａ、第３のゲート電極５ｂのうち、第３のゲート電極５ｂをゲート電極とした場合、半導体装置１０３の閾値電圧は、第１の構造体１０、第２の構造体１０ａ、および第３の構造体１０ｂで発生した電位の分だけ向上する。この場合、第１の構造体１０、第２の構造体１０ａ、および第３の構造体１０ｂの全てで発生した電位が半導体装置１０３の閾値電圧に寄与する。
【０１２６】
このように、半導体装置１０３を所望の閾値電圧とするために、複数の構造体を設けることが可能である。例えば、半導体装置１０３の閾値電圧が０Ｖ程度である場合、この半導体装置１０３の閾値電圧を１．５Ｖ程度まで向上させるためには、０．５Ｖ程度の閾値電圧を向上させることが可能である構造体を３つ、つまり、第１の構造体１０、第２の構造体１０ａ、第３の構造体１０ｂを設ける。よって、半導体装置１０３の所望の閾値とするために、構造体の数を決定して複数の構造体を設ける。
【０１２７】
半導体装置１０３は、複数の構造体を有するが、複数の構造体が半導体装置１０３の上面に配置されているため、製造工程が簡便である。例えば、第１の絶縁層９上に、ＣＶＤ法により１回の工程で３つの第１、第２の、および第３の中間層６、６ａ、６ｂを作製することが可能である。また、第１、第２の、および第３の中間層６、６ａ、６ｂのそれぞれの上に、第１、第２、および第３の層７、７ａ、７ｂを作製する際も１回の工程で作製することが可能である。さらに積層する場合も同様に、３つの層を１回の工程で作製することが可能である。
【０１２８】
半導体装置１０３において、第１の構造体１０に含まれる、第１の層７と第２の層８の界面において、第１の層７に負電荷が発生し第２の層８に正電荷が発生しているため、第１の層７と第２の層８の間で電位が生じている。また、第２の構造体１０ａに含まれる、第３の層７ａと第４の層８ａの界面において、第３の層７ａに負電荷が発生し第４の層８ａに正電荷が発生しているため、第３の層７ａと第４の層８ａの間で電位が生じている。さらに、第３の構造体１０ｂに含まれる、第５の層７ｂと第６の層８ｂの界面において、第５の層７ｂに負電荷が発生し第６の層８ｂに正電荷が発生しているため、第５の層７ｂと第６の層８ｂの間で電位が生じている。この電荷により生じた電位で、半導体装置１０３の閾値電圧を向上させることができる。
【０１２９】
また、半導体装置１０３は、第１の構造体１０の第１の層７と第１の絶縁層９の間に導電体である中間層６があることで、中間層６は、中間層６と隣接する、第１の層７と第１の絶縁層９の界面に電荷を発生させない。したがって、第１の絶縁層９の材料に関わらず、半導体装置１０３の閾値電圧が向上するように、第１の層７の材料と第２の層８の材料を任意に組み合わせることができる。第２の構造体１０ａの第３の層７ａと第１の絶縁層９の間に第２の中間層６ａがあることで、第２の中間層６ａは、第２の中間層６ａと隣接する、第３の層７ａと第１の絶縁層９の界面に電荷を発生させない。したがって、第１の絶縁層９の材料に関わらず、半導体装置１０３の閾値電圧が向上するように、第３の層７ａの材料と第４の層８ａの材料を任意に組み合わせることができる。第３の構造体１０ｂの第５の層７ｂと第１の絶縁層９の間に第３の中間層６ｂがあることで、第３の中間層６ｂは、第３の中間層６ｂと隣接する、第５の層７ｂと第１の絶縁層９の界面に電荷を発生させない。したがって、第１の絶縁層９の材料に関わらず、半導体装置１０３の閾値電圧が向上するように、第５の層７ｂの材料と第６の層８ｂの材料を任意に組み合わせることができる。
【０１３０】
さらに、半導体装置１０３では、例えば、第１の絶縁層９の厚さを第１、２および３の構造体１０、１０ａ、１０ｂよりも厚くし、また、第１の絶縁層９の材料は第２の半導体層２よりもバンドギャップの大きな材料とする。これにより、第１の絶縁層９と第２の半導体層２の間に大きなエネルギー障壁差が生じるため、第２の半導体層２に形成されたチャネルから、第１、第２、および第３の中間層６、６ａ、６ｂを経由して、第１、２、および３のゲート電極５、５ａ、５ｂに電子や正孔が漏出するのを防ぐことができる。したがって、チャネルから漏出した電子や正孔によって、半導体装置１０３の閾値電圧が時間的に変動することを抑制することができる。
【０１３１】
なお、半導体装置１０３において、第１の半導体層１は必ずしも必要ではない。また、第１の絶縁層９は必ずしも必要ではない。
【０１３２】
（第５の実施形態）
本実施形態は、電気回路または電気装置に係る。本実施形態に係る電気回路は、第１〜４の実施形態に係る半導体装置及びその変形を含む。本実施形態に係る電気装置は、このような電気回路を含む。本実施形態の半導体装置１１０は、上述した半導体装置１００〜１０３のいずれかである。
【０１３３】
図８は、第５の実施形態に係る電気回路及び電気装置を例示する模式図である。
【０１３４】
図８に示すように、本実施形態に係る電気装置２００ａは、電気回路２１０を含む。電気回路２１０は、例えば、ＩＣモジュールである。電気回路２１０は、半導体装置１１０を含む。例えば、電気回路２１０ａの例においては、半導体装置１１０が、別の半導体装置と、カスコード接続される。電気回路２１０ａは、例えば、カスコード素子である。例えば、電気回路２１０ｂの例においては、半導体装置１１０が、ドライバー回路１８０Ｄと接続される。電気回路２１０ｂは、例えば、ＩＣである。電気回路２１０ｃの例においては、半導体装置１１０及び半導体装置１１０Ａが、制御回路１８０Ｃと共に用いられる。電気回路２１０ｃは、例えば、機能性ＩＣである。
【０１３５】
図９は、第５の実施形態に係る別の電気回路及び電気装置を例示する模式図である。図９に示すように、電気装置２００ｂは、電気回路２１１を含む。電気回路２１１は、例えば、電源装置、または、電力変換装置である。電気回路２１１は、半導体装置１１０を含む。例えば、電気回路２１１ａは、ＡＣアダプタ（スイッチング電源）である。電気回路２１１ｂは、例えば、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ、または、インバータである。
【０１３６】
図１０は、第５の実施形態に係る別の電気回路及び電気装置を例示する模式図である。図１０に示すように、電気装置２００ｃは、電気回路２１２を含む。電気回路２１２は、例えば、コンピュータである。電気装置２００ｄは、電気回路２１３を含む。電気回路２１３は、例えば、サーバである。サーバは、例えば、ケーブル１８１などを介して通信が可能である。サーバに電気回路２１４（例えば、コンピュータ）が設けられても良い。これらの電気回路２１２、２１３及び２１４は、半導体装置１１０を含む。
【０１３７】
図１１は、第５の実施形態に係る別の電気回路及び電気装置を例示する模式図である。  図１１に示すように、電気装置２００ｅ〜２００ｉに、電気回路２１５が設けられる。電気回路２１５は、例えば、電子機器である。電気回路２１５に半導体装置１１０が設けられる。電気機器２００ｅは、冷蔵庫である。電気機器２００ｆは、エアコンディショナである。電気機器２００ｇは、表示装置（例えばテレビジョンなど）である。電気機器２００ｈは、照明である。照明の駆動回路（調光回路）などに半導体装置１１０が設けられる。電気機器２００ｉは、音響装置（例えばスピーカ）である。
【０１３８】
このように、本実施形態に係る電気機器は、種々の電気回路を含んでも良い。電気回路は、例えば、電子回路、電源回路、電力変換装置、及びコンピュータの少なくともいずれかを含む。電気回路は、第１〜４の実施形態に係る半導体装置を含む。
【０１３９】
本実施形態に係る電気回路は、半導体装置により制御される被制御装置２５０を含む。被制御装置２５０は、例えば、電気機器２００ｅ（例えば冷蔵庫）に設けられるモータ２００Ｍなどである。被制御装置２５０は、例えば、電気機器２００ｆ（例えばエアコンディショナ）に設けられるモータ２００Ｍなどである。被制御装置２５０は、例えば、電気機器２００ｇ（表示装置、テレビジョンなど）に設けられる発光部などである。被制御装置２５０は、例えば、電気機器２００ｈ（例えば照明）に設けられる発光素子２００Ｌなどである。被制御装置２５０は、例えば、電気機器２００ｅ（例えば音響装置）に設けられるコイル２００Ｓなどである。
【０１４０】
実施形態に係る電気装置は、モータなどを含む移動装置（例えば、自動車、二輪車、電車、船舶、及び航空機の少なくともいずれか）を含んでも良い。
【０１４１】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、説明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１４２】
１  第１の半導体層
２  第２の半導体層
３  ソース電極
４  ドレイン電極
５  第１のゲート電極（ゲート電極）
５ａ  第２のゲート電極
５ｂ  第３のゲート電極
６  第１の中間層
６ａ  第２の中間層
６ｂ  第３の中間層
７  第１の層
７ａ  第３の層
７ｂ  第５の層
８  第２の層
８ａ  第４の層
８ｂ  第６の層
９  第１の絶縁層
１０  第１の構造体
１０ａ  第２の構造体
１０ｂ  第３の構造体
１２  第２の絶縁層
１３  凹部
３３  第３の半導体層
１００〜１０３  半導体装置
１１０  半導体装置
１８０Ｄ  ドライバー回路
１８１  ケーブル
２００Ｌ  発光素子
２００Ｍ  モータ
２００Ｓ  コイル
２００ａ〜２００ｉ  電気装置
２１０、２１０ａ〜２１０ｃ、２１１、２１１ａ、２１１ｂ、２１２〜２１５  電気回路
【図１】
2019075550.tif 000003
【図２】
2019075550.tif 000004
【図３】
2019075550.tif 000005
【図４】
2019075550.tif 000006
【図５】
2019075550.tif 000007
【図６】
2019075550.tif 000008
【図７】
2019075550.tif 000009
【図８】
2019075550.tif 000010
【図９】
2019075550.tif 000011
【図１０】
2019075550.tif 000012
【図１１】
2019075550.tif 000013