(57)【要約】      （修正有）【解決手段】赤外線焦点面の読出回路は、ユニットバイアス回路１、積分回路２及びオンチップアナログデジタル変換回路３を含む。積分回路は、第１切替管２１、第２切替管２２及び積分コンデンサ２３を含む。ユニットバイアス回路の出力端は、第１切替管の入力端に接続し、第２切替管の入力端は、セット端子に接続し、第１切替管の出力端及び第２切替管の出力端は、共に積分コンデンサの一端及びオンチップアナログデジタル変換回路の入力端に接続する。積分コンデンサの他端は、接地される。オンチップアナログデジタル変換回路は、第１インバーター３１１、第２インバーター３１２、第３インバーター３１３、排他的論理和ゲート３１４、内蔵シーケンスカウンタ３２及びレジスター３３を含む。【効果】複数のトランジスタを含む演算増幅器を設置することを避け、回路構造を簡易化し、大規模のアレイデータを処理するとき、高精度及び高速処理の必要を満足する。【選択図】図１
2019036957.tif 000002
【特許請求の範囲】
【請求項１】
赤外線焦点面の読出回路であって、
ユニットバイアス回路、積分回路及びオンチップアナログデジタル変換回路を含み、前記積分回路は、第１切替管、第２切替管及び積分コンデンサを含み、
前記ユニットバイアス回路の出力端は、前記第１切替管の入力端に接続し、前記第２切替管の入力端は、前記積分回路のセット端子に接続し、前記第１切替管の出力端及び前記第２切替管の出力端は、それぞれ、前記積分コンデンサの一端に接続し、前記積分コンデンサの他端は、接地し、前記オンチップアナログデジタル変換回路の入力端は、それぞれ、前記第１切替管の出力端及び前記第２切替管の出力端に接続していることを特徴とする赤外線焦点面の読出回路。
【請求項２】
前記オンチップアナログデジタル変換回路は、比較回路、内蔵シーケンスカウンタ及びレジスターを含み、前記比較回路の入力端は、前記積分回路の出力端に接続し、前記比較回路は、２つの出力端を含み、１つの出力端が、前記レジスターのデータターミナルに接続し、もう１つの出力端は、前記レジスターのイネーブルに接続し、前記内蔵シーケンスカウンタの出力端は、前記レジスターのデータターミナルに接続していることを特徴とする請求項１に記載の赤外線焦点面の読出回路。
【請求項３】
前記比較回路は、第１インバーター、第２インバーター、第３インバーター及び排他的論理和ゲートを含み、前記第１インバーター及び前記第２インバーターの入力端は、それぞれ、前記積分回路の出力端に接続し、前記第１インバーターの出力端は、それぞれ、前記第３インバーターの入力端及び前記排他的論理和ゲートの入力端に接続し、前記第２インバーターの出力端は、前記排他的論理和ゲートの別の入力端に接続し、前記第３インバーターの出力端は、前記レジスターのデータターミナルに接続し、前記排他的論理和ゲートの出力端は、前記レジスターのイネーブルに接続していることを特徴とする請求項２に記載の赤外線焦点面の読出回路。
【請求項４】
前記ユニットバイアス回路は、第１抵抗、第２抵抗、第１トランジスタ及び第２トランジスタを含み、前記第１抵抗の一端は、第１バイアス信号端に接続し、他端が第１トランジスタのソースに接続し、前記第１トランジスタのドレインは、第２トランジスタのドレインに接続し、前記第２トランジスタのソースは、第２抵抗の一端に接続し、前記第２抵抗の他端は、接地し、前記第１トランジスタのゲートは、第２バイアス信号端に接続し、前記第２トランジスタのゲートは、第３バイアス信号端に接続し、前記第１トランジスタのドレイン及び第２トランジスタのドレインは、共に、前記積分回路の入力端に接続していることを特徴とする請求項１に記載の赤外線焦点面の読出回路。
【請求項５】
前記内蔵シーケンスカウンタは、反転シーケンスカウントタであることを特徴とする請求項２に記載の赤外線焦点面の読出回路。
【請求項６】
前記第１インバーターの反転電圧は、セット端子の基準電圧より大きく、前記基準電圧は、前記第２インバーターの反転電圧より大きいことを特徴とする請求項３に記載の赤外線焦点面の読出回路。
【請求項７】
前記レジスターは、複数のＤフリップフロップからなることを特徴とする請求項１に記載の赤外線焦点面の読出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、出願番号が２０１７１０６９５７６３．６で、出願日が２０１７年８月１５日である中国特許名称「赤外線焦点面の読出回路」の優先権を主張し、その全内容は引用により本願に組み込まれる。
【０００２】
本発明は、赤外線イメージングの技術分野に関し、特に、赤外線焦点面の読出回路に関する。
【背景技術】
【０００３】
赤外線焦点面アレイは、赤外線イメージング技術において、赤外画像信号を取得する核心の光電デバイスであり、赤外線検出器と赤外線焦点面の読出回路（ＲＯＩＣ：ｒｅａｄｏｕｔ  ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔｓ）からなる。現在、非冷却赤外線焦点面アレイは、発展が最も速いアレイの１つであるが、非冷却赤外線焦点面アレイの電力消費は、殆んど、その読出回路により決められている。そのため、赤外線焦点面アレイの規模の持続的拡大に伴って、電力消費が低い赤外線焦点面の読出回路は、ますます、重要になっている。
【０００４】
現在、高精度及び高速処理が要求されるので、非冷却赤外線焦点面アレイは、通常、アナログ出力の代りにデジタル出力を使用する。従来の赤外線焦点面の読出回路における積分回路は、通常、演算増幅器、抵抗及びコンデンサなどのデバイスを含み、比較回路では、通常、アナログ比較器が設けられ、演算増幅器及びアナログ比較器を設置することにより、回路構成を複雑にし、かつ赤外線焦点面の読出回路が大規模のアレイデータを処理するときの電力消費を急激に増加させる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
それによって、構成が簡単で、大規模のアレイデータを処理するときの電力消費が低い赤外線焦点面の読出回路を提供する必要がある。
【課題を解決するための手段】
【０００６】
上記目的を実現するために、本発明は、以下の技術案を提供する。
【０００７】
赤外線焦点面の読出回路であって、ユニットバイアス回路、積分回路及びオンチップアナログデジタル変換回路を含み、前記積分回路は、第１切替管、第２切替管及び積分コンデンサを含む。前記ユニットバイアス回路の出力端は、前記第１切替管の入力端に接続し、前記第２切替管の入力端は、前記積分回路のセット端子に接続し、前記第１切替管の出力端及び前記第２切替管の出力端は、それぞれ、前記積分コンデンサの一端に接続し、前記積分コンデンサの他端は、接地し、前記オンチップアナログデジタル変換回路の入力端は、それぞれ、前記第１切替管の出力端及び前記第２切替管の出力端に接続する。
【０００８】
好ましくは、前記オンチップアナログデジタル変換回路は、比較回路、内蔵シーケンスカウンタ及びレジスターを含み、前記比較回路の入力端は、前記積分回路の出力端に接続し、前記比較回路は、２つの出力端を含み、１つの出力端が前記レジスターのデータターミナルに接続し、もう１つの出力端は、前記レジスターのイネーブル（Ｅｎａｂｌｅ）に接続し、前記内蔵シーケンスカウンタの出力端は、前記レジスターのデータターミナルに接続する。
【０００９】
好ましくは、前記比較回路は、第１インバーター、第２インバーター、第３インバーター及び排他的論理和ゲート（Ｅｘｃｌｕｓｉｖｅ−ＯＲ  ｇａｔｅ）を含み、前記第１インバーター及び前記第２インバーターの入力端は、それぞれ、前記積分回路の出力端に接続し、前記第１インバーターの出力端は、それぞれ、前記第３インバーターの入力端及び前記排他的論理和ゲートの入力端に接続し、前記第２インバーターの出力端は、前記排他的論理和ゲートの別の入力端に接続し、前記第３インバーターの出力端は、前記レジスターのデータターミナルに接続し、前記排他的論理和ゲートの出力端は、前記レジスターのイネーブルに接続する。
【００１０】
好ましくは、前記ユニットバイアス回路は、第１抵抗、第２抵抗、第１トランジスタ及び第２トランジスタを含み、前記第１抵抗の一端は、第１バイアス信号端に接続し、他端が第１トランジスタのソースに接続し、前記第１トランジスタのドレインは、第２トランジスタのドレインに接続し、前記第２トランジスタのソースは、第２抵抗の一端に接続し、前記第２抵抗の他端は、接地し、前記第１トランジスタのゲートは、第２バイアス信号端に接続し、前記第２トランジスタのゲートは、第３バイアス信号端に接続し、前記第１トランジスタのドレイン及び第２トランジスタのドレインは、共に、前記積分回路の入力端に接続する。
【００１１】
好ましくは、前記内蔵シーケンスカウンタは、反転シーケンスカウントタである。
【００１２】
好ましくは、前記第１インバーターの反転電圧は、セット端子の基準電圧より大きく、前記基準電圧は、前記第２インバーターの反転電圧より大きい。
【００１３】
好ましくは、前記レジスターは、複数のＤフリップフロップからなる。
【００１４】
従来技術に比べて、本発明は、以下のような有益効果を有する。
本発明は、赤外線焦点面の読出回路を提出し、ユニットバイアス回路、積分回路及びオンチップアナログデジタル変換回路を含み、積分回路は、第１切替管、第２切替管及び積分コンデンサを含み、オンチップアナログデジタル変換回路は、比較回路、内蔵シーケンスカウンタ及びレジスターを含み、比較回路は、第１インバーター、第２インバーター、第３インバーター及び排他的論理和ゲートを含む。当該赤外線焦点面の読出回路の積分回路には、第１切替管、第２切替管及び積分コンデンサが設けられ、複数のトランジスタを含む演算増幅器を設置することを避け、回路構成が簡単であり、大規模のアレイデータを処理するとき、読出回路全体の電力消費を大幅に低減することができ、かつ比較回路に第１インバーター、第２インバーター、第３インバーター及び排他的論理和ゲートを設置し、アナログ比較器の代わりに３つのインバーターを使用し、大規模のアレイデータを処理するとき、さらに、読出回路全体の電力消費を低減することができる。
【図面の簡単な説明】
【００１５】
本願の実施例又は従来技術の技術案をより明確に説明するために、以下、本願の実施例の説明に必要な図面を簡単に説明し、明らかなように、説明する図面は本願のいくつかの実施例に過ぎず、当業者は創造的な努力をせずにこれらの図面に基づきほかの図面を想到し得る。
【図１】図１は、本発明の実施例に係る赤外線焦点面の読出回路の構成図である。
【図２】図２は、本発明の実施例に係る赤外線焦点面の読出回路の作業のシーケンス図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例における図面を結び合わせて、本発明の実施例における技術案を明瞭、完全に説明する。明らかに、説明した実施例は、本発明の一部の実施例のみであり、すべての実施例ではない。本発明における実施例に基づいて、当業者は、進歩性に値する労働をしない前提で取得したすべての他の実施例は、いずれも、本発明の保護しようとする範囲に含まれる。
【００１７】
以下、本発明の上記目的、特徴及びメリットをより明瞭、理解しやすくするために、図面及び具体的実施形態を結び合わせて、さらに、本発明を詳しく説明する。
【００１８】
図１は、本発明の実施例に係る赤外線焦点面の読出回路の構成図である。
【００１９】
図１に示すように、実施例に係る赤外線焦点面の読出回路は、ユニットバイアス回路１、積分回路２及びオンチップアナログデジタル変換回路３を含む。前記ユニットバイアス回路１は、第１抵抗１１、第２抵抗１２、第１トランジスタ１３及び第２トランジスタ１４を含み、前記第１抵抗１１の一端は、第１バイアス信号端ＶＳＫに接続し、他端は、第１トランジスタ１３のソースに接続し、前記第１トランジスタ１３のドレインは、第２トランジスタ１４のドレインに接続し、前記第２トランジスタ１４のソースは、第２抵抗１２の一端に接続し、前記第２抵抗１２の他端は、接地し、前記第１トランジスタのゲートは、第２バイアス信号端Ｖｅｂに接続し、前記第２トランジスタのゲートは、第３バイアス信号端Ｖｆｉｄに接続し、前記第１トランジスタ１３のドレイン及び第２トランジスタ１４のドレインは、共に、前記積分回路２の入力端に接続する。前記第１抵抗１１及び前記第２抵抗１２は、共に、受光素子であり、前記第１抵抗１１の表面は、遮光層を有し、入射する赤外線放射を吸収することができず、前記第２抵抗１２は、入射する赤外線放射を吸収し、かつ取得した光信号を電気信号に変換することができる。前記積分回路２は、第１切替管２１、第２切替管２２及び積分コンデンサ２３を含み、前記第１切替管２１の入力端は、前記ユニットバイアス回路１の出力端（Ａ点）に接続し、前記第２切替管２２の入力端は、セット端子に接続し、前記セット端子の基準電圧は、Ｖｒｅｆであり、前記第１切替管２１の出力端（Ｂ点）及び前記第２切替管２２の出力端（Ｃ点）は、それぞれ、前記積分コンデンサ２３の一端に接続し、前記積分コンデンサ２３の他端は、接地し、前記オンチップアナログデジタル変換回路３の入力端は、それぞれ、前記第１切替管の出力端及び前記第２切替管の出力端に接続する。前記オンチップアナログデジタル変換回路３は、比較回路３１、内蔵シーケンスカウンタ３２及びレジスター３３を含み、前記比較回路３１の入力端は、前記積分回路２の出力端に接続し、前記比較回路３１は、２つの出力端を含み、１つの出力端は、前記レジスター３３のデータターミナルＤに接続し、もう１つの出力端は、前記レジスター３３のイネーブルＥＮに接続し、前記内蔵シーケンスカウンタ３２の出力端は、前記レジスター３３のデータターミナルＤに接続し、前記比較回路３１は、第１インバーター３１１、第２インバーター３１２、第３インバーター３１３及び排他的論理和ゲート３１４を含み、前記第１インバーター３１１及び前記第２インバーター３１２の入力端は、それぞれ、前記積分回路２の出力端に接続し、前記第１インバーター３１１の出力端は、それぞれ、前記第３インバーター３１２の入力端及び前記排他的論理和ゲート３１４の入力端に接続し、前記第２インバーター３１２の出力端は、前記排他的論理和ゲート３１４の別の入力端に接続し、前記第３インバーター３１３の出力端は、前記レジスター３３のデータターミナルＤに接続し、前記排他的論理和ゲート３１４の出力端は、前記レジスター３３のイネーブルＥＮに接続し、前記第１インバーター３１１の反転電圧ＶＨは、セット端子の基準電圧Ｖｒｅｆより大きく、前記基準電圧Ｖｒｅｆは、前記第２インバーター３１２の反転電圧ＶＬより大きく、前記内蔵シーケンスカウンタ３２は、反転シーケンスカウンタであり、反転シーケンスカウントタを採用することにより、赤外線焦点面の読出回路の出力は、正シーケンスになり、出力の正確性及び精確性を保証し、前記レジスター３３は、複数のＤフリップフロップからなり、それぞれのＤフリップフロップは、シングルビットの二進コードを記憶する。
【００２０】
本実施例において、前記赤外線焦点面の読出回路の作動過程は、以下の通りである。
【００２１】
前記赤外線焦点面の読出回路は、作動する度、まず、リセット操作を行い、具体的には、第１切替管２１はオフし、第２切替管２２はオンし、積分コンデンサ２３の電圧を基準電圧Ｖｒｅｆにセットし、前記基準電圧Ｖｒｅｆは第１インバーター３１１の反転電圧ＶＨより小さく、前記第２インバーター３１２の反転電圧ＶＬより大きく、前記第３インバーター３１３は、出力する符号ビットＦＢが０であり、前記排他的論理和ゲート３１４は、出力する符号ビットが「１」であり、当該リセット操作は、読出回路出力結果の正確性を向上することができる。
【００２２】
そして、第１切替管２１はオンし、第２切替管２２はオフし、前記積分回路２は、前記ユニットバイアス回路１が出力する電流Ｉｉｎｔを積分し、電流Ｉｉｎｔを積分電圧Ｖｉｎｔに変換し、前記積分電流Ｉｉｎｔは、第１抵抗１１を流れる電流Ｉｂと第２抵抗１２を流れる電流Ｉｓとの電流差であり、前記比較回路３１は、積分電圧Ｖｉｎｔと第１インバーター３１１の反転電圧ＶＨ、第２インバーター３１２の反転電圧ＶＬとを比較し、以下の３つの情況に分かられる。
【００２３】
積分電圧ＶｉｎｔがＶＬより大きく、ＶＨより低いとき、前記第３インバーター３１３は、出力する符号ビットＦＢが不変で、０であり、前記排他的論理和ゲート３１４は、出力する符号ビットも不変で、「１」である。
【００２４】
積分電圧ＶｉｎｔがＶＨより大きいとき、前記第３インバーター３１３は、出力する符号ビットＦＢが１になり、前記排他的論理和ゲート３１４の出力は、「１」から「０」に変わり、このとき、前記レジスター３３は、ＦＢ値及び前記内蔵シーケンスカウンタ３２のカウント値を記憶して出力する。
【００２５】
積分電圧ＶｉｎｔがＶＬより小さいとき、前記第３インバーター３１３が出力する符号ビットＦＢは、不変で、０であり、前記排他的論理和ゲート３１４の出力は、「１」から「０」に変わり、このとき、前記レジスター３３は、ＦＢ値と前記内蔵シーケンスカウンタ３２のカウント値を記録して出力する。
【００２６】
図２は、本発明の実施例に係る赤外線焦点面の読出回路の作業のシーケンス図である。
【００２７】
図２に示すように、赤外線焦点面の読出回路は、作業Ｔ１を行うとき、積分回路２における第１切替管２１はオフし、第２切替管２２はオンし、積分電圧ＶｉｎｔをＶｒｅｆにセットする。目標温度がシステム温度より低いとき、第２抵抗１２は増大し、ユニットバイアス回路１の出力電流Ｉｉｎｔは増大し、第２切替管２２はオフし、第１切替管２１はオンし、内蔵シーケンスカウンタ３２はカウントし始め（Ｃｏｕｎｔｅｒ）、それと同時に、電流Ｉｉｎｔは、積分回路により積分して積分電圧Ｖｉｎｔが得られ、出力電流Ｉｉｎｔの増大に伴って、積分電圧Ｖｉｎｔも次第に増大し、積分電圧ＶｉｎｔがＶＨより大きいとき、比較回路２における排他的論理和ゲート３１４の出力は、「１」から「０」に反転し、第３インバーター３１３は、出力する符号ビットＦＢが０から１に変わり、このとき、仮に内蔵シーケンスカウンタ３２のカウント結果を１１００１１００１１００１とすると、レジスター３３は、内蔵シーケンスカウンタ３２のカウント１１００１１００１１００１及びＦＢ＝１を記録して出力し、レジスター３３の出力は、赤外線焦点面の読出回路の出力であり、そのため、赤外線焦点面の読出回路の出力（ＯＵＴ）は、１１１００１１００１１００１である。
【００２８】
次の作業Ｔ２を行うとき、積分回路２における第１切替管２１はオフし、第２切替管２２はオンし、積分電圧ＶｉｎｔをＶｒｅｆにセットする。目標温度がシステム温度より高いとき、第２抵抗１２は減少し、ユニットバイアス回路１の出力電流Ｉｉｎｔは、減少し、第２切替管２２はオフし、第１切替管２１はオンし、内蔵シーケンスカウンタ３２は、カウントし始め、それと同時に、電流Ｉｉｎｔは、積分回路により積分して積分電圧Ｖｉｎｔが得られ、出力電流Ｉｉｎｔの減少に伴って、積分電圧Ｖｉｎｔも次第に減少し、積分電圧ＶｉｎｔがＶＬより低いとき、比較回路２における排他的論理和ゲート３１４の出力は、「１」から「０」に反転し、第３インバーター３１３は、出力する符号ビットＦＢが０であり、このとき、仮に内蔵シーケンスカウンタ３２のカウント結果を１１００１１００１１００１とすると、レジスター３３は、内蔵シーケンスカウンタ３２のカウント１１００１１００１１００１及びＦＢ＝０を記録して出力し、レジスター３３の出力は、赤外線焦点面の読出回路の出力であり、そのため、赤外線焦点面の読出回路の出力は、０１１００１１００１１００１である。
【００２９】
本実施例における赤外線焦点面の読出回路には第１切替管、第２切替管及び積分コンデンサを設置し、比較回路には第１インバーター、第２インバーター、第３インバーター及び排他的論理和ゲートを設置し、積分回路によりユニットバイアス回路が出力する電流を積分し、積分電圧を生成し、比較回路により積分電圧を比較し、かつ従来のアナログ出力の代わりにデジタル出力を生成し、高精度及び高速処理の必要を満足することができ、本実施例における赤外線焦点面の読出回路は、複数のトランジスタを含む演算増幅器を設置することを避け、回路構造を簡易化し、大規模のアレイデータを処理するとき、高精度及び高速処理の必要を満足すると共に、読出回路全体の電力消費を大幅に低減し、かつアナログ比較器の代わりに３つのインバーターを使用し、大規模のアレイデータを処理するとき、高精度及び高速処理の必要を満足すると共に、さらに、読出回路全体の電力消費を低減する。
【００３０】
本明細書における各実施例は、漸進的な方式で説明し、それぞれの実施例は、主に、そのほかの実施例の違いを説明し、それぞれの実施例間の同一又は類似する部分は、お互いに、参照すればよい。
【００３１】
本出願は、具体例を挙げて本発明の原理及び実施形態を説明したが、以上の実施例の説明は、本発明の方法及びその核心思想を理解するためのものである。かつ、当業者にとっては、本発明の思想に基づいて、具体的実施形態及び応用範囲に変更を行ってしまう。以上のように、本明細書の内容は、本発明を制限しない。
【図１】
2019036957.tif 000003
【図２】
2019036957.tif 000004