(57)【要約】【課題】絶縁性のガスの吹き付けや絶縁液浸などを行う特殊な装置を用いることなく、放電を低減する。【解決手段】半導体装置の検査方法は、検査装置が、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加ステップと、検査装置が、電圧印加ステップによって検査電圧を印加させて、半導体装置の耐圧を検査する検査ステップと、を含む。【選択図】図１
2019036592.tif 000002
【特許請求の範囲】
【請求項１】
検査装置が、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、前記第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加ステップと、
検査装置が、前記電圧印加ステップによって前記検査電圧を印加させて、前記半導体装置の耐圧を検査する検査ステップと
を含むことを特徴とする半導体装置の検査方法。
【請求項２】
前記電圧印加ステップにおいて、前記検査装置が、前記基準電圧から複数段の階段状に、前記第２の電圧に上昇させて、前記検査電圧を前記半導体装置に印加する
ことを特徴とする請求項１に記載の半導体装置の検査方法。
【請求項３】
前記電圧印加ステップにおいて、前記検査装置が、前記階段状に電圧を上昇させる際に、各段の時間間隔を１００ｍＳ（ミリ秒）から１５００ｍＳの間の値で上昇させて、前記検査電圧を前記半導体装置に印加する
ことを特徴とする請求項２に記載の半導体装置の検査方法。
【請求項４】
前記電圧印加ステップにおいて、前記検査装置が、前記基準電圧から前記第１の電圧に上昇させた後に、所定の電圧上昇率で前記第２の電圧に上昇させて、前記検査電圧を前記半導体装置に印加する
ことを特徴とする請求項１に記載の半導体装置の検査方法。
【請求項５】
前記電圧印加ステップにおいて、前記検査装置が、１秒間に５００Ｖ（ボルト）から５０００Ｖの電圧上昇率になるように、前記第１の電圧から前記第２の電圧に上昇させる
ことを特徴とする請求項１から４のいずれか一項に記載の半導体装置の検査方法。
【請求項６】
前記電圧印加ステップにおいて、前記検査装置が、前記基準電圧から前記第１の電圧に上昇させた後に、所定の期間経過後に、前記第２の電圧に２段の階段状に上昇させて、前記検査電圧を前記半導体装置に印加する
ことを特徴とする請求項１に記載の半導体装置の検査方法。
【請求項７】
前記検査ステップにおいて、前記検査装置が、前記検査電圧を前記半導体装置に印加した際に、所定の電流以上の電流値が検出された前記検査電圧の値を、前記耐圧実力値として検出し、検出した当該耐圧実力値に基づいて、前記半導体装置の耐圧を検査する
ことを特徴とする請求項１から請求項６のいずれか一項に記載の半導体装置の検査方法。
【請求項８】
前記電圧印加ステップにおいて、検査装置が、前記半導体装置の定格耐圧値以下である前記第１の電圧に上昇させた後に、前記第２の電圧に上昇させて、前記検査電圧を半導体装置に印加する
ことを特徴とする請求項１から請求項７のいずれか一項に記載の半導体装置の検査方法。
【請求項９】
前記検査装置は、ウェハ状態の前記半導体装置を検査することを特徴とする請求項１から請求項８のいずれか一項に記載の半導体装置の検査方法。
【請求項１０】
半導体装置を検査する検査工程を含む半導体装置の製造方法であって、
前記検査工程には、
検査装置が、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、前記第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加ステップと、
検査装置が、前記電圧印加ステップによって前記検査電圧を印加させて、前記半導体装置の耐圧を検査する検査ステップと
が含まれることを特徴とする半導体装置の製造方法。
【請求項１１】
半導体装置を検査する検査装置であって、
基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、前記第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加部と、
前記電圧印加部によって前記検査電圧を印加させて、前記半導体装置の耐圧を検査する検査部と
を備えることを特徴とする検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査方法、半導体装置の製造方法、及び検査装置に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化ケイ素）デバイスなどの半導体装置では、１０００Ｖ（ボルト）を超える高耐圧であるため、耐圧検査の際に放電が発生することがあり、この放電が、電極部分に外観不良が発生する要因となっている。このような耐圧検査の際に発生する放電を低減するために、従来の検査方法では、絶縁性のガスの吹き付けや絶縁液浸などを行っていた。また、従来の検査方法では、矩形波状の電圧を印加して耐圧検査を行っていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−５４１８９号公報
【特許文献２】特開２０１４−１４５６１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来の検査方法では、検査対象の半導体装置に、絶縁性のガスの吹き付けや絶縁液浸などを行う必要があるため、これらを可能にする特殊な装置（例えば、プローバなど）を用いる必要があり、特殊な装置を用いることなく、放電を低減することが困難であった。
【０００５】
本発明は、上記問題を解決すべくなされたもので、その目的は、絶縁性のガスの吹き付けや絶縁液浸などを行う特殊な装置を用いることなく、放電を低減することができる半導体装置の検査方法、半導体装置の製造方法、及び検査装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記問題を解決するために、本発明の一態様は、検査装置が、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、前記第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加ステップと、検査装置が、前記電圧印加ステップによって前記検査電圧を印加させて、前記半導体装置の耐圧を検査する検査ステップとを含むことを特徴とする半導体装置の検査方法である。
【０００７】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電圧印加ステップにおいて、前記検査装置が、前記基準電圧から複数段の階段状に、前記第２の電圧に上昇させて、前記検査電圧を前記半導体装置に印加することを特徴とする。
【０００８】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電圧印加ステップにおいて、前記検査装置が、前記階段状に電圧を上昇させる際に、各段の時間間隔を１００ｍＳ（ミリ秒）から１５００ｍＳの間の値で上昇させて、前記検査電圧を前記半導体装置に印加することを特徴とする。
【０００９】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電圧印加ステップにおいて、前記検査装置が、前記基準電圧から前記第１の電圧に上昇させた後に、所定の電圧上昇率で前記第２の電圧に上昇させて、前記検査電圧を前記半導体装置に印加することを特徴とする。
【００１０】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電圧印加ステップにおいて、前記検査装置が、１秒間に５００Ｖ（ボルト）から５０００Ｖの電圧上昇率になるように、前記第１の電圧から前記第２の電圧に上昇させることを特徴とする。
【００１１】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電圧印加ステップにおいて、前記検査装置が、前記基準電圧から前記第１の電圧に上昇させた後に、所定の期間経過後に、前記第２の電圧に２段の階段状に上昇させて、前記検査電圧を前記半導体装置に印加することを特徴とする。
【００１２】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記検査ステップにおいて、前記検査装置が、前記検査電圧を前記半導体装置に印加した際に、所定の電流以上の電流値が検出された前記検査電圧の値を、前記耐圧実力値として検出し、検出した当該耐圧実力値に基づいて、前記半導体装置の耐圧を検査することを特徴とする。
【００１３】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記電圧印加ステップにおいて、検査装置が、前記半導体装置の定格耐圧値以下である前記第１の電圧に上昇させた後に、前記第２の電圧に上昇させて、前記検査電圧を半導体装置に印加することを特徴とする。
【００１４】
また、本発明の一態様は、上記の半導体装置の検査方法において、前記検査装置は、ウェハ状態の前記半導体装置を検査することを特徴とする。
【００１５】
また、本発明の一態様は、半導体装置を検査する検査工程を含む半導体装置の製造方法であって、前記検査工程には、検査装置が、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、前記第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加ステップと、検査装置が、前記電圧印加ステップによって前記検査電圧を印加させて、前記半導体装置の耐圧を検査する検査ステップとが含まれることを特徴とする半導体装置の製造方法である。
【００１６】
また、本発明の一態様は、半導体装置を検査する検査装置であって、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、前記第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する電圧印加部と、前記電圧印加部によって前記検査電圧を印加させて、前記半導体装置の耐圧を検査する検査部とを備えることを特徴とする検査装置である。
【発明の効果】
【００１７】
ところで、半導体装置に検査電圧を印加すると、半導体装置の電極と半導体基板との間に存在する電子やイオンの再配置により、検査電圧の印加による電界とは逆方向の電界が発生する。この電子やイオンの再配置には、一定の時間を要する。従来の検査方法のように、検査電圧が急激に上昇すると、電子やイオンの再配置が完了する前の検査電圧による電界の相殺が不十分な状態において、大気が絶縁破壊に達してしまうため、放電が起こり易い。
これに対して、本発明によれば、検査装置が、基準電圧から耐圧実力値より低い第１の電圧に上昇させた後に、第１の電圧より高い第２の電圧に上昇させて、検査電圧を半導体装置に印加する。第１の電圧に上昇させた後に第２の電圧に上昇させることで、電子やイオンの再配置が完了し、検査電圧による電界の相殺を十分にすることができるので、耐圧検査の際の放電を低減することができる。このように、本発明によれば、絶縁性のガスの吹き付けや絶縁液浸などを行う特殊な装置を用いることなく、放電を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】本実施形態による検査装置及び半導体装置の構成例を示す図である。
【図２】本実施形態による半導体装置の構成例、及び放電を説明する図である。
【図３】本実施形態における耐圧検査の際に印加する電圧波形の一例を示す図である。
【図４】本実施形態による検査装置の動作の一例を示すフローチャートである。
【図５】本実施形態における検査方法の動作原理を説明する図である。
【図６】本実施形態における電圧波形と、ウェハ単位の放電率とを示す図である。
【図７】本実施形態における耐圧検査の際に印加する電圧波形の変形例を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の一実施形態による半導体装置の検査方法、半導体装置の製造方法、及び検査装置について、図面を参照して説明する。
【００２０】
図１に示すように、検査装置１は、半導体装置２を検査するテスター装置であり、例えば、半導体装置２の耐圧検査を含む検査を実行する。ここで、半導体装置２は、例えば、ＳｉＣ（炭化ケイ素）の半導体基板ＷＦを使用した、ショットキーバリアダイオードであり、図１に示す半導体装置２は、ショットキーバリアダイオードの断面の一部を示している。
【００２１】
半導体装置２は、例えば、Ｎ−領域２１と、Ｐ＋領域２２と、Ｐ−領域２３と、Ｎ＋領域２４と、パッシベーション膜２５と、メタル領域２６と、ポリイミド膜２７と、メタル領域２８とを備えている。なお、図１に示す半導体装置２は、半導体装置２のメタル領域２６を中心とした外周部分の構成を示している。また、半導体装置２の半導体基板ＷＦは、炭化ケイ素を含んで形成されており、以下の説明において、図２の紙面で上側の主面を表面（おもて面）とし、下側の主面を裏面として説明する。
【００２２】
Ｎ−領域２１は、半導体基板ＷＦに形成されたｎ型半導体の領域であり、半導体基板ＷＦの主面である表面（おもて面）に接して形成されている。
Ｐ＋領域２２は、ｐ型半導体の領域であり、Ｎ−領域２１に内包されて、メタル領域２６の外周に形成されている。Ｐ＋領域２２は、ガードリングとして機能する。
【００２３】
Ｐ−領域２３は、Ｐ＋領域２２よりも不純物濃度が低いｐ型半導体の領域であり、Ｎ−領域２１に内包されて、Ｐ＋領域２２に接して形成されている。Ｐ−領域２３は、Ｐ＋領域２２の外周に配置されており、Ｐ＋領域２２と同様に、ガードリングとして機能する。
【００２４】
パッシベーション膜２５は、例えば、ＰＳＧ（Phosphorous Silicate Glass）の絶縁膜であり、半導体基板ＷＦの表面に、Ｐ＋領域２２及びＰ＋領域２２を覆うようにメタル領域２６を除く外周部分に形成されている。
メタル領域２６は、ショットキーバリアダイオードのアノード電極となる金属層であり、半導体基板ＷＦの表面の中央部分に、Ｎ−領域２１とショットキー接合されて形成されている。
ポリイミド膜２７は、半導体装置２の保護膜であり、メタル領域２６の一部を覆うように、表面側の外周部に形成なれている。
【００２５】
Ｎ＋領域２４は、Ｎ−領域２１よりも不純物濃度が高いｎ型半導体の領域であり、Ｎ−領域２１の裏面に形成されている。
メタル領域２８は、ショットキーバリアダイオードのカソード電極となる金属層であり、Ｎ＋領域２４とオーミック接触されて、半導体基板ＷＦの裏面に全体を覆うように形成されている。
【００２６】
なお、上述した半導体装置２の耐圧検査を行う場合に、例えば、１０００Ｖ以上の高電圧を印加する必要があるため、図２に示すような経路で、放電が発生することがある。
図２（ａ）は、半導体装置２の断面図を示しており、検査対象の半導体装置２のメタル領域２６と、隣接する半導体装置２の境界となるスクライブラインＳＢとの間の放電モデルの一例を示している。また、図２（ｂ）は、同様に半導体装置２の断面図を示しており、検査対象の半導体装置２のメタル領域２６と、隣接する半導体装置２のメタル領域２６との間の放電モデルの一例を示している。
【００２７】
ここで、図２に示す半導体装置２は、パッシベーション膜２５の上に窒化ケイ素（ＳｉＮ）の絶縁膜であるシリコン窒化膜２９を形成する一例であるが、基本的な構成は、図１に示す半導体装置２と同様である。また、半導体装置２は、ウェア上で検査され、ウェハを検査するためのプローバ（不図示）内のウェハプローバステージＷＳＴ上に置かれて検査されるものとする。
【００２８】
また、図２（ａ）に示す放電モデルでは、放電は、ポリイミド膜２７のウェハの主面方向の距離Ａ１（メタル領域２６とスクライブラインＳＢとの間の距離）と関係がある。すなわち、距離Ａ１（メタル領域２６とスクライブラインＳＢとの間の距離）が短い程、放電が発生し易くなる。
【００２９】
また、図２（ｂ）に示す放電モデルでは、放電は、検査対象の半導体装置２のメタル領域２６と、隣接する半導体装置２のメタル領域２６との間の距離（Ａ１＋Ｂ＋Ａ２）と関係がある。すなわち、距離（Ａ１＋Ｂ＋Ａ２）が短い程、放電が発生し易くなる。
ここで、距離Ａ１及び距離Ａ２は、例えば、３００μｍ（マイクロメートル）であり、スクライブラインＳＢの幅Ｂは、例えば、１１０μｍである。
【００３０】
図１の説明に戻り、検査装置１は、半導体装置２を検査する検査工程において、上述した半導体装置２の逆バイアス時の耐圧を検査する。また、検査装置１は、電圧印加部１１と、電流検出部１２と、記憶部１３と、制御部１４とを備えている。また、検査装置１は、耐圧検査の際に、信号線Ｌ１及び信号線Ｌ２により半導体装置２に接続される。
ここで、信号線Ｌ１は、メタル領域２８（又は、ウェハプローバステージＷＳＴ）に接続され、検査装置１から検査電圧が印加される。また、信号線Ｌ２は、メタル領域２６に接続され、検査装置１の内部で、基準電位（０Ｖ、グランド）に接続される。
【００３１】
電圧印加部１１は、後述する電圧制御部１４１による制御に基づいて指定された電圧を半導体装置２に印加する。電圧印加部１１は、例えば、基準電圧（例えば、０Ｖ）から耐圧実力値より低い第１の電圧Ｖ１に上昇させた後に、第１の電圧Ｖ１より高い第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。ここで、第１の電圧Ｖ１は、放電が発生しない電圧であって、耐圧実力値より低い電圧である。第１の電圧Ｖ１は、例えば、耐圧定格値以下の電圧値である。また、第２の電圧Ｖ２は、耐圧実力値を判定するための電圧であり、検査電圧の最大値である。第２の電圧Ｖ２は、例えば、マージン分を含んで耐圧定格値を保証可能な電圧値である。
【００３２】
電圧印加部１１は、例えば、図３に示すような電圧波形により、検査電圧を半導体装置２に印加する。
図３（ａ）は、電圧印加部１１が、基準電圧（例えば、０Ｖ）から複数段の階段状に、第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する場合の一例を示している。この図において、グラフの横軸は、時間を示し、縦軸は、電圧を示している。また、波形Ｗ１は、本実施形態における階段状に検査電圧を印加する電圧波形（第１の電圧形成）を示している。また、波形Ｗ２は、比較のために、従来の検査電圧を印加する電圧波形を示している。
【００３３】
ここで、階段状の段数は、例えば、２段から１７０段である。また、第１の電圧Ｖ１から第２の電圧Ｖ２に上昇させる電圧上昇率（所定の電圧上昇率）は、例えば、５００（Ｖ／秒）から５０００（Ｖ／秒）である。すなわち、第１の電圧Ｖ１から第２の電圧Ｖ２に上昇させる電圧上昇率は、例えば、１秒間に５００Ｖから５０００Ｖの電圧上昇率である。
また、階段状に電圧を上昇させる際の各段の時間間隔は、例えば、１００ｍＳ（ミリ秒）から１５００ｍＳの間の値である。
【００３４】
また、図３（ｂ）は、電圧印加部１１が、基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１に上昇させた後に、所定の電圧上昇率で第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する場合の別の一例を示している。この図において、グラフの横軸は、時間を示し、縦軸は、電圧を示している。また、波形Ｗ３は、本実施形態における第１の電圧Ｖ１から所定の電圧上昇率で第２の電圧Ｖ２に上昇させるように検査電圧を印加する電圧波形（第２の電圧形成）を示している。また、波形Ｗ２は、比較のために、従来の検査電圧を印加する電圧波形を示している。
【００３５】
ここで、第１の電圧Ｖ１は、例えば、半導体装置２の耐圧定格値（例えば、１２００Ｖ）である。また、所定の電圧上昇率は、例えば、５００（Ｖ／秒）から５０００（Ｖ／秒）である。また、基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１まで上昇させる時間は、例えば、０．５ｍＳから６ｍＳ程度である。
【００３６】
再び、図１の説明に戻り、電流検出部１２は、信号線Ｌ１に検査電圧を印加した際の電流値Ｉｂを検出する。なお、検査電圧が、半導体装置２の耐圧実力値未満である場合には、電流値Ｉｂは流れないが、検査電圧が、耐圧実力値になった場合に、電流値Ｉｂが流れる。そのため、電流検出部１２は、耐圧実力値を判定するために、電流値Ｉｂを検出する。
【００３７】
記憶部１３は、検査装置１が利用する各種データを記憶する。記憶部１３は、例えば、上述した検査電圧の波形情報も含めた半導体装置２を検査する検査プログラムや検査結果などを記憶する。
【００３８】
制御部１４は、例えば、ＣＰＵ（Central Processing Unit）などを含むプロセッサであり、検査装置１を統括的に制御する。制御部１４は、耐圧検査の際に、検査電圧を半導体装置２に印加した際に、所定の電流以上（例えば、１ｍＡ（ミリアンペア）以上）の電流値が検出された検査電圧の値を、耐圧実力値として検出し、検出した当該耐圧実力値に基づいて、半導体装置２の耐圧を検査する。制御部１４は、例えば、電圧制御部１４１と、検査判定部１４２とを備えている。
電圧制御部１４１は、耐圧検査の際に、上述した図３に示す電圧波形を、電圧印加部１１に出力させる。電圧制御部１４１は、例えば、記憶部１３が記憶する検査プログラムに含まれる電圧波形の設定情報に基づいて、電圧印加部１１に検査電圧を半導体装置２に印加させる。
【００３９】
検査判定部１４２は、例えば、記憶部１３が記憶する検査プログラムに基づいて、半導体装置２の検査結果が正常であるか否かを判定する。検査判定部１４２は、例えば、耐圧検査の際に、電流検出部１２が検出した電流値Ｉｂが所定の電流以上（例えば、１ｍＡ以上）である場合に、耐圧実力値として検出する。そして、検査判定部１４２は、検出した当該耐圧実力値が、検査プログラムにより設定された値以上である場合に、半導体装置２の耐圧が正常であると判定する。また、検査判定部１４２は、検出した当該耐圧実力値が、検査プログラムにより設定された値未満である場合に、半導体装置２の耐圧が異常（半導体装置２が不良品）であると判定する。
【００４０】
なお、検査判定部１４２は、所定の電流以上の電流値Ｉｂが検出されずに、検査電圧が第２の電圧Ｖ２に達した場合には、耐圧実力値が第２の電圧Ｖ２より大きいと判定し、半導体装置２の耐圧が正常であると判定する。
また、検査判定部１４２は、半導体装置２の検査結果を、記憶部１３に記憶させる。
【００４１】
次に、図面を参照して、本実施形態による検査装置１の動作について説明する。
図４は、半導体装置２の耐圧検査を行う際の検査装置１の動作の一例を示している。
【００４２】
図４に示すように、検査装置１は、まず、階段状の電圧波形になるように上昇させた電圧を、半導体装置２に印加する（ステップＳ１０１）。すなわち、検査装置１の電圧制御部１４１は、記憶部１３が記憶する検査プログラムに含まれる電圧波形の設定情報に基づいて、図３（ａ）に示す波形Ｗ１になるように、電圧印加部１１に検査電圧を半導体装置２に印加させる。
【００４３】
次に、検査装置１は、電流値Ｉｂが所定の値以上であるか否かを判定する（ステップＳ１０２）。検査装置１の検査判定部１４２は、電流検出部１２が検出した電流値Ｉｂを取得し、当該電流値Ｉｂが所定の電流以上（例えば、１ｍＡ以上）であるか否かを判定する。検査判定部１４２は、当該電流値Ｉｂが所定の電流以上である場合（ステップＳ１０２：ＹＥＳ）に、処理をステップＳ１０４に進める。また、検査判定部１４２は、当該電流値Ｉｂが所定の電流未満である場合（ステップＳ１０２：ＮＯ）に、処理をステップＳ１０３に進める。
【００４４】
ステップＳ１０３において、検査判定部１４２は、印加電圧が、終了電圧（第２の電圧Ｖ２）であるか否かを判定する。すなわち、検査判定部１４２は、電圧印加部１１が半導体装置２に印加している現在の検査電圧が、終了電圧（第２の電圧Ｖ２）であるか否かを判定する。検査判定部１４２は、印加電圧が、終了電圧（第２の電圧Ｖ２）である場合（ステップＳ１０３：ＹＥＳ）に、処理をステップＳ１０５に進める。また、検査判定部１４２は、印加電圧が、終了電圧（第２の電圧Ｖ２）でない場合（ステップＳ１０３：ＮＯ）に、処理をステップＳ１０１に戻して、図３（ａ）に示す波形Ｗ１になるように、電圧を上昇させて、耐圧検査の処理を繰り返す。
【００４５】
ステップＳ１０４において、検査判定部１４２は、耐圧値が正常であるか否かを判定する。すなわち、検査判定部１４２は、現在の印加電圧を耐圧実力値とし、当該耐圧実力値が、検査プログラムにより設定された所定の値以上であるか否かによって、耐圧値が正常であるか否かを判定する。検査判定部１４２は、耐圧値が正常である場合（ステップＳ１０４：ＹＥＳ）に、処理をステップＳ１０５に進める。また、検査判定部１４２は、耐圧値が異常である場合（ステップＳ１０４：ＮＯ）に、処理をステップＳ１０６に進める。
【００４６】
ステップＳ１０５において、検査判定部１４２は、正常判定処理を行う。すなわち、検査判定部１４２は、当該検査対象の半導体装置２の耐圧が正常であることを示す検査結果を、記憶部１３に記憶させる。ステップＳ１０５の処理後に、検査判定部１４２は、処理を終了する。
また、ステップＳ１０６において、検査判定部１４２は、異常判定処理を行う。すなわち、検査判定部１４２は、当該検査対象の半導体装置２の耐圧が異常であることを示す検査結果を、記憶部１３に記憶させる。ステップＳ１０６の処理後に、検査判定部１４２は、処理を終了する。
【００４７】
このように、検査装置１は、図３（ａ）に示す波形Ｗ１のように、０Ｖから複数段の階段状に、第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。そして、検査装置１は、所定の電流以上（例えば、１ｍＡ以上）の電流値が検出された検査電圧の値を、耐圧実力値として検出し、検出した当該耐圧実力値に基づいて、半導体装置２の耐圧を検査する。
【００４８】
なお、上述した例では、検査装置１は、図３（ａ）に示す波形Ｗ１になるように、検査電圧を半導体装置２に印加する場合の一例を説明したが、図３（ｂ）に示す波形Ｗ３になるように、検査電圧を半導体装置２に印加する場合も、同様の手順となり、ステップＳ１０１において、波形Ｗ３になるように検査電圧を変更する。
また、上述した図４に示す処理において、ステップＳ１０１が、電圧印加ステップに対応し、ステップＳ１０２からステップＳ１０４が、検査ステップに対応する。
【００４９】
次に、図５を参照して、本実施形態の検査方法により、耐圧検査の際の放電が低減される動作原理について説明する。
図５（ａ）は、比較のために、従来の矩形波（図３の波形Ｗ２）を印加して、耐圧検査を行った場合の半導体装置２の断面図を示している。また、図５（ｂ）は、本実施形態の検査方法により電圧波形（例えば、図３（ａ）の波形Ｗ１）を印加して、耐圧検査を行った場合の半導体装置２の断面図を示している。
【００５０】
ところで、メタル領域２６とメタル領域２８との間に逆バイアスを印加した場合に、メタル領域２６と半導体基板ＷＦ（Ｎ−領域２１）との電位差により、電界Ｅ１が発生する。また、半導体装置２のパッシベーション膜２５及びポリイミド膜２７の近傍で電子やイオンの再配置が起こり、この再配置による電界Ｅ２が、電界Ｅ１とは逆方向に発生する。この２つの電界の差（Ｅ１−Ｅ２）が大きい程、放電が発生し易い。
【００５１】
図５（ａ）に示すように、従来の矩形波（図３の波形Ｗ２）を印加した場合には、印加電圧が急峻に上昇するのに対して、パッシベーション膜２５及びポリイミド膜２７における電子やイオンの再配置に時間を要するため、電子やイオンの再配置による電界Ｅ２があまり発生しない。そのため、上述した２つの電界の差（Ｅ１−Ｅ２）が大きくなり、放電が発生し易くなる。
【００５２】
これに対して、図５（ｂ）に示すように、本実施形態の階段状（図３（ａ）の波形Ｗ１）に電圧を印加した場合には、パッシベーション膜２５及びポリイミド膜２７における電子やイオンの再配置が十分に起こり、この再配置による電界Ｅ２が図５（ａ）の場合に比べて大きくなる。そのため、本実施形態による検査方法では、上述した２つの電界の差（Ｅ１−Ｅ２）が、従来の矩形波の場合よりも小さくなり、放電の発生を低減することができる。
【００５３】
なお、図５（ｂ）に示す例では、図３（ａ）に示す波形Ｗ２のような階段状の電圧波形で検査電圧を印加する例を説明したが、図３（ｂ）に示す波形Ｗ３（第２の波形）のような電圧波形の場合でも、同様である。すなわち、図３（ｂ）に示す波形Ｗ３のような電圧波形の場合でも上述した２つの電界の差（Ｅ１−Ｅ２）が、従来の矩形波の場合よりも小さくなり、放電の発生を低減することができる。
【００５４】
また、図６は、本実施形態における電圧波形と、ウェハ単位の放電率とを示す図である。
図６において、「従来の矩形波」は、上述した図３に示す波形Ｗ２の電圧波形を印加した場合であり、「本実施形態の第１の波形（階段状）」は、上述した図３（ａ）に示す波形Ｗ１の電圧波形を印加した場合である。また、「本実施形態の第２の波形」は、上述した図３（ｂ）に示す波形Ｗ３の電圧波形を印加した場合である。
また、ここでの「放電率」は、各電圧波形を印加して耐圧検査を行った際のウェハ単位の放電率（実験結果）を示している。
【００５５】
図６に示すように、「従来の矩形波」における「放電率」は、２８．２２％〜５２．０％である。これに対して、本実施形態による「放電率」は、「本実施形態の第１の波形（階段状）」の場合に、０％〜８．３％であり、「本実施形態の第２の波形」の場合に、２．９％〜１１．１％である。このように、本実施形態による検査方法では、従来の矩形波の場合比べて、放電の発生を低減することができる。
【００５６】
また、本実施形態による検査方法において、耐圧検査の際に印加する電圧波形は、図３に示す電圧波形（波形Ｗ１及び波形Ｗ３）に限定されるものではなく、例えば、図６に示すような電圧波形であってもよい。
【００５７】
図７（ａ）は、電圧印加部１１が、基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１に上昇させた後に、所定の期間経過後に、２段の階段状に、第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する場合の一例を示している。波形Ｗ４は、本実施形態における２段の階段状に検査電圧を印加する電圧波形（第３の電圧形成）を示している。
また、図７（ｂ）は、電圧印加部１１が、基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１に上昇させた後に、所定の電圧上昇率で第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する場合の別の一例を示している。波形Ｗ５は、本実施形態における第１の電圧Ｖ１から所定の電圧上昇率で第２の電圧Ｖ２に上昇させる検査電圧の別の一例を示す電圧波形（第４の電圧形成）を示している。
また、図７において、グラフの横軸は、時間を示し、縦軸は、電圧を示している。
【００５８】
本実施形態による耐圧検査の際に印加する電圧波形は、例えば、図７（ａ）に示す波形Ｗ４、及び図７（ｂ）に示す波形Ｗ５であった場合でも、上述した図３に示す電圧波形（波形Ｗ１及び波形Ｗ３）と同様である。すなわち、図７（ａ）に示す波形Ｗ４、及び図６（ｂ）に示す波形Ｗ５であった場合でも、上述した２つの電界の差（Ｅ１−Ｅ２）が、従来の矩形波の場合よりも小さくなり、放電の発生を低減することができる。
【００５９】
以上説明したように、本実施形態による半導体装置２の検査方法は、電圧印加ステップと、検査ステップとを含む。電圧印加ステップにおいて、検査装置１が、基準電圧（例えば、０Ｖ）から耐圧実力値より低い第１の電圧Ｖ１に上昇させた後に、第１の電圧Ｖ１より高い第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。検査ステップにおいて、検査装置１が、電圧印加ステップによって検査電圧を印加させて、半導体装置２の耐圧を検査する。
【００６０】
これにより、第１の電圧Ｖ１に上昇させた後に第２の電圧Ｖ２に上昇させることで、上述した図５（ｂ）に示すように、半導体装置２の電極（メタル領域２６）と半導体基板ＷＦ（Ｎ−領域２１）との間で電子やイオンの再配置が起こり、検査電圧の印加による電界Ｅ１とは逆方向の電界Ｅ２が発生する。この逆方向の電界Ｅ２により、検査電圧の印加による電界Ｅ１が低減されるため、本実施形態による半導体装置２の検査方法では、半導体装置２の耐圧検査の際の放電を低減することができる。このように、本実施形態による半導体装置２の検査方法では、例えば、絶縁性のガスの吹き付けや絶縁液浸などを行う特殊な装置を用いることなく、放電を低減することができる。
【００６１】
また、本実施形態では、電圧印加ステップにおいて、検査装置１が、基準電圧（例えば、０Ｖ）から複数段の階段状（例えば、２段から１７０段の階段状）に、第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。
これにより、本実施形態による半導体装置２の検査方法は、従来の矩形波に比べて、検査電圧を階段状にゆっくり上昇させるため、図６に示すように、半導体装置２の耐圧検査の際の放電を低減することができる。
【００６２】
また、本実施形態では、電圧印加ステップにおいて、検査装置１が、階段状に電圧を上昇させる際に、各段の時間間隔を１００ｍＳ（ミリ秒）から１５００ｍＳの間の値で上昇させて、検査電圧を半導体装置２に印加する。
これにより、本実施形態による半導体装置２の検査方法は、従来の矩形波に比べて、検査電圧を階段状にゆっくり上昇させるため、図６に示すように、半導体装置２の耐圧検査の際の放電を低減することができる。
【００６３】
また、本実施形態では、電圧印加ステップにおいて、検査装置１が、基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１に上昇させた後に、所定の電圧上昇率で第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。
これにより、本実施形態による半導体装置２の検査方法は、従来の矩形波に比べて、検査電圧をゆっくり上昇させるため、図６に示すように、半導体装置２の耐圧検査の際の放電を低減することができる。
【００６４】
また、本実施形態では、電圧印加ステップにおいて、検査装置１が、１秒間に５００Ｖ（ボルト）から５０００Ｖの電圧上昇率になるように、第１の電圧Ｖ１から第２の電圧Ｖ２に上昇させる。
これにより、本実施形態による半導体装置２の検査方法は、従来の矩形波に比べて、検査電圧をゆっくり上昇させることができるため、電子やイオンの再配置により発生する電界Ｅ２をより大きくすることができる。
【００６５】
また、本実施形態では、電圧印加ステップにおいて、検査装置１が、基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１に上昇させた後に、所定の期間経過後に、第２の電圧に２段の階段状に上昇させて、検査電圧を半導体装置２に印加する。
これにより、本実施形態による半導体装置２の検査方法は、上述した第１の波形の場合と同様に、半導体装置２の耐圧検査の際の放電を低減することができる。
【００６６】
また、本実施形態では、検査ステップにおいて、検査装置１が、検査電圧を半導体装置２に印加した際に、所定の電流以上（例えば、１ｍＡ）の電流値が検出された検査電圧の値を、耐圧実力値として検出し、検出した当該耐圧実力値に基づいて、半導体装置２の耐圧を検査する。すなわち、検査装置１が、電圧印加電流測定により半導体装置２の耐圧を検査する。
これにより、本実施形態による半導体装置２の検査方法は、検査電圧を任意の電圧上昇率で半導体装置２に印加しつつ、半導体装置２の耐圧実力値を計測することが可能になる。そのため、本実施形態による半導体装置２の検査方法は、従来の矩形波（電流印加電圧測定）の検査方法に比べて、半導体装置２の耐圧検査の際の放電を低減することができる。
【００６７】
また、本実施形態では、電圧印加ステップにおいて、検査装置１が、半導体装置２の定格耐圧値以下である第１の電圧Ｖ１に上昇させた後に、第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。
これにより、本実施形態による半導体装置２の検査方法は、放電が発生しないと想定され、耐圧実力値より低い電圧である半導体装置２の定格耐圧値以下に上昇させた後に、第２の電圧Ｖ２に上昇させることにより、電子やイオンの再配置による電界Ｅ２をより大きくすることができる。
【００６８】
また、本実施形態では、検査装置１は、ウェハ状態の半導体装置２を検査する。
これにより、本実施形態による半導体装置２の検査方法は、例えば、絶縁性のガスの吹き付けや絶縁液浸などを行う特殊なプローバを用いることなく、放電を低減することができる。また、本実施形態による半導体装置２の検査方法は、上述した図２（ｂ）に示す検査対象の半導体装置２のメタル領域２６と、隣接する半導体装置２のメタル領域２６との間の放電モデルに対しても放電を低減することができる。
【００６９】
また、本実施形態による半導体装置２の製造方法は、半導体装置２を検査する検査工程を含む半導体装置２の製造方法であって、検査工程には、電圧印加ステップと、検査ステップとを含んでいる。電圧印加ステップにおいて、検査装置１が、基準電圧（例えば、０Ｖ）から耐圧実力値より低い第１の電圧Ｖ１に上昇させた後に、第１の電圧Ｖ１より高い第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。検査ステップにおいて、検査装置１が、電圧印加ステップによって検査電圧を印加させて、半導体装置２の耐圧を検査する。
これにより、本実施形態による半導体装置２の製造方法は、上述した半導体装置２の検査方法と同様の効果を奏し、例えば、絶縁性のガスの吹き付けや絶縁液浸などを行う特殊な装置を用いることなく、放電を低減することができる。
【００７０】
また、本実施形態による検査装置１は、半導体装置２を検査する検査装置であって、電圧印加部１１と、検査部（電流検出部１２及び検査判定部１４２）とを備える。電圧印加部１１は、基準電圧（例えば、０Ｖ）から耐圧実力値より低い第１の電圧Ｖ１に上昇させた後に、第１の電圧Ｖ１より高い第２の電圧Ｖ２に上昇させて、検査電圧を半導体装置２に印加する。検査部（電流検出部１２及び検査判定部１４２）は、電圧印加部１１によって検査電圧を印加させて、半導体装置２の耐圧を検査する。
これにより、本実施形態による検査装置１は、上述した半導体装置２の検査方法と同様の効果を奏し、例えば、絶縁性のガスの吹き付けや絶縁液浸などを行う特殊な装置を用いることなく、放電を低減することができる。
【００７１】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。
例えば、上記の実施形態において、半導体装置２は、ショットキーバリアダイオードである例を説明したが、これに限定されるものではなく、例えば、ＰＮダイオード、サイリスタ、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲート型バイパーラトランジスタ）などであってもよい。
【００７２】
また、上記の実施形態において、半導体装置２は、ＳｉＣ（炭化ケイ素）の半導体基板ＷＦを用いている例を説明したが、これに限定されるものではない。本実施形態による検査装置１及び検査方法は、放電が発生するような高電圧により耐圧を検査するものであれば、他の半導体基板を用いた半導体装置に適用してもよい。
また、上記の実施形態において、半導体装置２がウェハ状態で検査する例を説明したが、例えば、個片状や実装後の検査に、本実施形態による検査装置１及び検査方法を適用してもよい。
【００７３】
また、上述した図２に示すように、基準電圧又は第１の電圧Ｖ１から第２の電圧Ｖ２に電圧を上昇させる電圧上昇率又は上昇させる時間間隔を、半導体装置２の放電モデルにおける放電箇所の距離（Ａ１又はＡ１＋Ｂ＋Ａ２）に応じて、放電の発生し易さは変化する。そこで、本実施形態による検査装置１及び検査方法は、この放電箇所の距離（Ａ１又はＡ１＋Ｂ＋Ａ２）に応じて、上述した電圧上昇率、階段状に電圧を上昇させる際の各段の時間間隔、及び基準電圧（例えば、０Ｖ）から第１の電圧Ｖ１まで上昇させる時間を定めてもよい。
【００７４】
なお、上述の検査装置１は内部に、コンピュータシステムを有している。そして、上述した検査装置１の処理過程は、プログラムの形式でコンピュータ読み取り可能な記録媒体に記憶されており、このプログラムをコンピュータが読み出して実行することによって、上記処理が行われる。ここでコンピュータ読み取り可能な記録媒体とは、磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、半導体メモリ等をいう。また、このコンピュータプログラムを通信回線によってコンピュータに配信し、この配信を受けたコンピュータが当該プログラムを実行するようにしてもよい。
【００７５】
また、上述した検査装置１が備える機能の一部又は全部を、ＬＳＩ（Large Scale Integration）等の集積回路として実現してもよい。上述した各機能は個別にプロセッサ化してもよいし、一部、又は全部を集積してプロセッサ化してもよい。また、集積回路化の手法はＬＳＩに限らず専用回路、又は汎用プロセッサで実現してもよい。また、半導体技術の進歩によりＬＳＩに代替する集積回路化の技術が出現した場合、当該技術による集積回路を用いてもよい。
【符号の説明】
【００７６】
１  検査装置
２  半導体装置
１１  電圧印加部
１２  電流検出部
１３  記憶部
１４  制御部
１４１  電圧制御部
１４２  検査判定部
２１  Ｎ−領域
２２  Ｐ＋領域
２３  Ｐ−領域
２４  Ｎ＋領域
２５  パッシベーション膜
２６、２８  メタル領域
２７  ポリイミド膜
ＳＢ  スクライブライン
ＷＦ  半導体基板
ＷＳＴ  ウェハプローバステージ
【図１】
2019036592.tif 000003
【図２】
2019036592.tif 000004
【図３】
2019036592.tif 000005
【図４】
2019036592.tif 000006
【図５】
2019036592.tif 000007
【図６】
2019036592.tif 000008
【図７】
2019036592.tif 000009