(57)【要約】【課題】高周波スイッチ回路を提供する。【解決手段】陰極端が第１の参照電圧を受ける第１のダイオードと、陰極端が第１の参照電圧を受ける第２のダイオードと、第１の端が第１のダイオードの陽極端に結合され、第２の端が第１の制御電圧を受ける第１のインダクタと、第１の端が第２のダイオードの陽極端に結合され、第２の端が第２の制御電圧を受ける第２のインダクタと、第１のインダクタの第１の端に結合される第１のキャパシタと、第２のインダクタの第１の端に結合される第２のキャパシタと、を含み、第１の制御電圧が第１の参照電圧より小さい場合、第１のダイオードはオフ状態になるが、第２の制御電圧が第１の参照電圧より小さい場合、第２のダイオードはオフ状態になる高周波スイッチ回路。【選択図】図２
2019088005.tif 000002
【特許請求の範囲】
【請求項１】
陰極端が第１の参照電圧を受ける第１のダイオードと、
陰極端が前記第１の参照電圧を受ける第２のダイオードと、
第１の端が前記第１のダイオードの陽極端に結合され、第２の端が第１の制御電圧を受ける第１のインダクタと、
第１の端が前記第２のダイオードの陽極端に結合され、第２の端が第２の制御電圧を受ける第２のインダクタと、
前記第１のインダクタの前記第１の端に結合される第１のキャパシタと、
前記第２のインダクタの前記第１の端に結合される第２のキャパシタと、
を含み、
前記第１の制御電圧が前記第１の参照電圧より小さい場合、前記第１のダイオードはオフ状態になるが、前記第２の制御電圧が前記第１の参照電圧より小さい場合、前記第２のダイオードはオフ状態になる高周波スイッチ回路。
【請求項２】
陽極端が前記第１のインダクタの前記第１の端に結合される第３のダイオードと、
陽極端が前記第２のインダクタの前記第１の端に結合される第４のダイオードと、
第１の端が前記第３のダイオードの陰極端と前記第１のキャパシタとの間に結合され、第２の端が第２の参照電圧を受ける第３のインダクタと、
第１の端が前記第４のダイオードの陰極端と前記第２のキャパシタとの間に結合され、第２の端が第３の参照電圧を受ける第４のインダクタと、
第１の端が前記第１のダイオードの前記陰極端及び前記第２のダイオードの前記陰極端に結合され、第２の端が前記第１の参照電圧を受ける第５のインダクタと、
を更に含む請求項１の高周波スイッチ回路。
【請求項３】
前記第３のダイオードがオフ状態にある場合、前記第１の制御電圧は前記第２の参照電圧より小さく、前記第４のダイオードがオフ状態にある場合、前記第２の制御電圧は前記第３の参照電圧より小さい請求項２に記載の高周波スイッチ回路。
【請求項４】
前記第１のダイオード又は前記第３のダイオードがオフ状態にある場合、前記第１の制御電圧は前記第１の参照電圧及び前記第２の参照電圧より小さく、前記第２のダイオード又は前記第４のダイオードがオフ状態にある場合、前記第２の制御電圧は前記第１の参照電圧及び前記第３の参照電圧より小さい請求項３に記載の高周波スイッチ回路。
【請求項５】
前記第１のダイオード及び前記第３のダイオードがオン状態になる場合、前記第２のダイオード及び前記第４のダイオードはオフ状態になる請求項２に記載の高周波スイッチ回路。
【請求項６】
ソースが第１の参照電圧を受け、ドレインがゲートに結合される第１のトランジスタと、
ソースが前記第１の参照電圧を受け、ドレインがゲートに結合される第２のトランジスタと、
第１の端が前記第１のトランジスタの前記ドレインに結合され、第２の端が第１の制御電圧を受ける第１のインダクタと、
第１の端が前記第２のトランジスタの前記ドレインに結合され、第２の端が第２の制御電圧を受ける第２のインダクタと、
前記第１のインダクタの前記第１の端に結合される第１のキャパシタと、
前記第２のインダクタの前記第１の端に結合される第２のキャパシタと、
を含み、
前記第１の制御電圧が前記第１の参照電圧より小さい場合、前記第１のトランジスタはオフ状態になるが、前記第２の制御電圧が前記第１の参照電圧より小さい場合、前記第２のトランジスタはオフ状態になる高周波スイッチ回路。
【請求項７】
ドレイン及びゲートが前記第１のインダクタの前記第１の端に結合される第３のトランジスタと、
ドレイン及びゲートが前記第２のインダクタの前記第１の端に結合される第４のトランジスタと、
第１の端が前記第３のトランジスタのソースと前記第１のキャパシタとの間に結合され、第２の端が第２の参照電圧を受ける第３のインダクタと、
第１の端が前記第４のトランジスタのソースと前記第２のキャパシタとの間に結合され、第２の端が第３の参照電圧を受ける第４のインダクタと、
第１の端が前記第１のトランジスタの前記ソース及び前記第２のトランジスタの前記ソースに結合され、第２の端が前記第１の参照電圧を受ける第５のインダクタと、
を更に含む請求項６の高周波スイッチ回路。
【請求項８】
前記第３のトランジスタがオフ状態にある場合、前記第１の制御電圧は前記第２の参照電圧より小さく、前記第４のトランジスタがオフ状態にある場合、前記第２の制御電圧は前記第３の参照電圧より小さい請求項７に記載の高周波スイッチ回路。
【請求項９】
前記第１のトランジスタ又は前記第３のトランジスタがオフ状態にある場合、前記第１の制御電圧は前記第１の参照電圧及び前記第２の参照電圧より小さく、前記第２のトランジスタ又は前記第４のトランジスタがオフ状態にある場合、前記第２の制御電圧は前記第１の参照電圧及び前記第３の参照電圧より小さい請求項８に記載の高周波スイッチ回路。
【請求項１０】
前記第１のトランジスタ及び前記第３のトランジスタはオン状態になる場合、前記第２のトランジスタ及び前記第４のトランジスタはオフ状態になる請求項７に記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路に関し、特に、高周波信号（無線周波信号）の切り替えに適用することのできる高周波スイッチ回路に関する。
【背景技術】
【０００２】
特許文献１には、高出力のダイオードスイッチ及び関連の制御方法が開示されている。
現在、通信関連の回路には、異なる周波数の信号間で切り替えるために、又は受信端と発信端との間で切り替えるために、高周波スイッチチップが常に組み合わせられる。しかしながら、現在の高周波スイッチチップでは、その内部の素子が発生した高調波信号の強度を効果的に低下させることができず、且つ様々な製品のサイズが異なるので、相互に代替させることはできない。
【０００３】
図１は、従来の高周波スイッチチップ１００（集積回路１００）を簡略化した機能ブロック図である。高周波スイッチチップ１００は、第１のスイッチ１１０と、第２のスイッチ１２０と、第３のスイッチ１３０と、第４のスイッチ１４０と、制御回路１５０と、パッケージングケース１６０と、第１の信号ピンＲＦ１と、第２の信号ピンＲＦ２と、共通ピンＲＦＣとを含み、高周波（Ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ）信号の伝送経路を切り替えることができる。例えば、制御回路１５０は、外部電圧Ｖ１が高電圧レベルにある場合、第１のスイッチ１１０及び第４のスイッチ１４０をオン状態に切り替えて、第２のスイッチ１２０及び第３のスイッチ１３０をオフ状態に切り替える。このように、高周波信号は、第１のスイッチ１１０を介して第１の信号ピンＲＦ１と共通ピンＲＦＣとの間のみで伝送される。一方、外部電圧Ｖ１が低電圧レベルである場合、制御回路１５０は、第１のスイッチ１１０及び第４のスイッチ１４０をオフ状態に切り替えて、第２のスイッチ１２０及び第３のスイッチ１３０をオン状態に切り替える。このように、高周波信号は、第２のスイッチ１２０を介して第２の信号ピンＲＦ２と共通ピンＲＦＣとの間のみで伝送される。
【０００４】
上記動作によると、集積回路１００は、高周波信号の伝送経路を切り替える機能を達成することができる。しかしながら、パッケージングケース１６０の制限により、集積回路１００のサイズや形状を変更できないので、周辺回路を集積回路１００に合わせて設計しなければならない。そして、集積回路１００では、第１〜４のスイッチ１１０〜１４０のオフの場合のリーク電流を低下させることができないので、集積回路１００の内部に相当な強度の高調波信号が発生する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２０１５／０３０３９７７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記にかんがみて、高調波信号を効果的に抑制し、且つ設計の柔軟性を向上させる高周波スイッチ回路を如何に提供するかが、確実に業界において解決すべき課題となっている。
【課題を解決するための手段】
【０００７】
陰極端が第１の参照電圧を受ける第１のダイオードと、陰極端が前記第１の参照電圧を受ける第２のダイオードと、第１の端が前記第１のダイオードの陽極端に結合され、第２の端が第１の制御電圧を受ける第１のインダクタと、第１の端が前記第２のダイオードの陽極端に結合され、第２の端が第２の制御電圧を受ける第２のインダクタと、前記第１のインダクタの前記第１の端に結合される第１のキャパシタと、前記第２のインダクタの前記第１の端に結合される第２のキャパシタと、を含み、前記第１の制御電圧が前記第１の参照電圧より小さい場合、前記第１のダイオードはオフ状態になるが、前記第２の制御電圧が前記第１の参照電圧より小さい場合、前記第２のダイオードはオフ状態になる高周波スイッチ回路を提供する。
【０００８】
ソースが第１の参照電圧を受け、ドレインがゲートに結合される第１のトランジスタと、ソースが前記第１の参照電圧を受け、ドレインがゲートに結合される第２のトランジスタと、第１の端が前記第１のトランジスタの前記ドレインに結合され、第２の端が第１の制御電圧を受ける第１のインダクタと、第１の端が前記第２のトランジスタの前記ドレインに結合され、第２の端が第２の制御電圧を受ける第２のインダクタと、前記第１のインダクタの前記第１の端に結合される第１のキャパシタと、前記第２のインダクタの前記第１の端に結合される第２のキャパシタと、を含み、前記第１の制御電圧が前記第１の参照電圧より小さい場合、前記第１のトランジスタはオフ状態になるが、前記第２の制御電圧が前記第１の参照電圧より小さい場合、前記第２のトランジスタはオフ状態になる高周波スイッチ回路を提供する。
【図面の簡単な説明】
【０００９】
下記添付図面についての説明は、発明の上記及び他の目的、特徴、メリット及び実施例を分かりやすくするためのものである。
【図１】従来技術による高周波スイッチチップを簡略化した機能ブロック図である。
【図２】本発明の一実施例による高周波スイッチ回路を簡略化した機能ブロック図である。
【図３】図２の高周波スイッチ回路の一動作実施例の簡略化されたシーケンス図である。
【図４】本発明の別の実施例による高周波スイッチ回路を簡略化した機能ブロック図である。
【発明を実施するための形態】
【００１０】
以下、関連の図面に合わせて、本発明の実施例を説明する。図面において、同じ番号は、同一又は類似な素子や方法流れを表す。
【００１１】
上記問題を解決するために、本発明は、高周波スイッチ回路２００を提供する。図２は、本発明の一実施例による高周波スイッチ回路２００を簡略化した機能ブロック図である。図２に示すように、高周波スイッチ回路２００は、第１のダイオード２０２と、第２のダイオード２０４と、第３のダイオード２０６と、第４のダイオード２０８と、第１のインダクタ２１０と、第２のインダクタ２１２と、第３のインダクタ２１４と、第４のインダクタ２１６と、第５のインダクタ２１８と、第１のキャパシタ２２０と、第２のキャパシタ２２２と、第１の信号ノードＮ１と、第２の信号ノードＮ２と、共通ノードＮｃとを有する。図面を簡潔にし且つ説明しやすくするために、高周波スイッチ回路２００における他の素子と接続関係については、図２に示されていない。
【００１２】
第５のインダクタ２１８は、第１の端が第１のダイオード２０２及び第２のダイオード２０４の陰極端に結合され、第２の端が第１の参照電圧Ｖｒｅｆ１を受ける。従って、第１のダイオード２０２及び第２のダイオード２０４の陰極端は、第５のインダクタ２１８によって第１の参照電圧Ｖｒｅｆを受けることができる。
【００１３】
第１のインダクタ２１０は、第１の端が第１のダイオード２０２及び第３のダイオード２０６の陽極端に結合され、且つ第２の端が第１の制御電圧Ｖｃｔ１を受ける。従って、第１のダイオード２０２及び第３のダイオード２０６の陽極端は、第１のインダクタ２１０によって第１の制御電圧Ｖｃｔ１を受けることができる。
【００１４】
第２のインダクタ２１２は、第１の端が第２のダイオード２０４及び第４のダイオード２０８の陽極端に結合され、且つ第２の端が第２の制御電圧Ｖｃｔ２を受ける。従って、第２のダイオード２０４及び第４のダイオード２０８の陽極端は、第２のインダクタ２１２によって第２の制御電圧Ｖｃｔ２を受けることができる。
【００１５】
第３のインダクタ２１４は、第１の端が第３のダイオード２０６の陰極端に結合され、且つ第２の端が第２の参照電圧Ｖｒｅｆ２を受ける。従って、第３のダイオード２０６の陰極端は、第３のインダクタ２１４によって第２の参照電圧Ｖｒｅｆ２を受けることができる。
【００１６】
第４のインダクタ２１６は、第１の端が第４のダイオード２０８の陰極端に結合され、且つ第２の端が第３の参照電圧Ｖｒｅｆ３を受ける。従って、第４のダイオード２０８の陰極端は、第４のインダクタ２１６によって第３の参照電圧Ｖｒｅｆ３を受けることができる。
【００１７】
また、第１のキャパシタ２２０が第３のインダクタ２１４の第１の端と第１の信号ノードＮ１との間に結合され、第２のキャパシタ２２２が第４のインダクタ２１６の第１の端と第２の信号ノードＮ２との間に結合され、共通ノードＮｃが第５のインダクタ２１８の第１の端に結合される。第１の信号ノードＮ１、第２の信号ノードＮ２及び共通ノードＮｃの何れも高周波信号を受けることができる。
【００１８】
図３は、図２の高周波スイッチ回路２００の一動作実施例の簡略化されたシーケンス図である。図３に示すように、第１の制御電圧Ｖｃｔ１及び第２の制御電圧Ｖｃｔ２同士は、互いに逆方向の電圧信号であり、且つイネーブル（ＥＮＡＢＬＥ）電圧レベルＶｅｎ（例えば、５Ｖ）とディスエイブル（ＤＩＳＡＢＬＥ）電圧レベルＶｄｉｓ（例えば、−５Ｖ）との間で切り替える。つまり、第１の制御電圧Ｖｃｔ１がイネーブル電圧レベルＶｅｎにある場合、第２の制御電圧Ｖｃｔ２はディスエイブル電圧レベルＶｄｉｓになるが、これによって類推すればよい。
【００１９】
第１、第２及び第３の参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２及びＶｒｅｆ３は、同じ電圧レベルを有する固定電圧（例えば、０Ｖ）である。イネーブル電圧レベルＶｅｎは第１、第２及び第３の参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２及びＶｒｅｆ３の電圧レベルより大きく、ディスエイブル電圧レベルＶｄｉｓは第１、第２及び第３の参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２及びＶｒｅｆ３の電圧レベルより小さい。
【００２０】
図２及び図３を同時に参照されたい。第１の制御電圧Ｖｃｔ１の大きさがイネーブル電圧レベルＶｅｎに等しくなる場合、第１のダイオード２０２及び第３のダイオード２０６は、順方向バイアスのオン状態になる。この場合、第１の信号ノードＮ１と共通ノードＮｃとの間に第１の信号経路が形成される。具体的には、第１のインダクタ２１０、第３のインダクタ２１４及び第５のインダクタ２１８は、第１の信号経路における直流信号に対して低抵抗を有するが、第１の信号経路における交流特性を持つ高周波信号に対して高抵抗を有する。第１のキャパシタ２２０は、第１の信号経路における直流信号に対して高抵抗を有するが、第１の信号経路における交流特性を持つ高周波信号に対して低抵抗を有する。従って、直流信号は、第１のインダクタ２１０、第３のインダクタ２１４、第５のインダクタ２１８、第１のダイオード２０２及び第３のダイオード２０６により形成される回路の間で伝送される。他方、交流特性を持つ高周波信号は、第１のキャパシタ２２０、第１の信号ノードＮ１及び共通ノードＮｃにより形成される第１の信号経路の間のみで伝送される。
【００２１】
この場合、第２の制御電圧Ｖｃｔ２の大きさがディスエイブル電圧レベルＶｄｉｓに等しくなるので、第２のダイオード２０４及び第４のダイオード２０８は逆バイアスのオフ状態になる。従って、高周波信号は、第２のダイオード２０４及び第４のダイオード２０８により阻止され、第２の信号ノードＮ２と共通ノードＮｃとの間で伝送されることはできない。
【００２２】
他方、第１の制御電圧Ｖｃｔ１の大きさがディスエイブル電圧レベルＶｄｉｓに等しくなる場合、第１のダイオード２０２及び第３のダイオード２０６は、逆バイアスのオフ状態になる。従って、高周波信号は、第１のダイオード２０２及び第３のダイオード２０６により阻止され、第１の信号ノードＮ１と共通ノードＮｃとの間で伝送されることはできない。
【００２３】
この場合、第２の制御電圧Ｖｃｔ２の大きさがイネーブル電圧レベルＶｅｎに等しくなるので、第２のダイオード２０４及び第４のダイオード２０８は、順方向バイアスのオン状態になる。この場合、第２の信号ノードＮ２と共通ノードＮｃとの間に第２の信号経路が形成される。具体的には、第２のインダクタ２１２、第４のインダクタ２１６及び第５のインダクタ２１８は、第２の信号経路における直流信号に対して低抵抗を有するが、第２の信号経路における交流特性を持つ高周波信号に対して高抵抗を有する。第２のキャパシタ２２２は、第２の信号経路における直流信号に対して高抵抗を有するが、第２の信号経路における交流特性を持つ高周波信号に対して低抵抗を有する。従って、直流信号は、第２のインダクタ２１２、第４のインダクタ２１６、第５のインダクタ２１８、第２のダイオード２０４及び第４のダイオード２０８により形成される回路の間で伝送される。交流特性を持つ高周波信号は、第２のキャパシタ２２２、第２の信号ノードＮ２及び共通ノードＮｃにより形成される第２の信号経路の間のみで伝送される。
【００２４】
つまり、第１のダイオード２０２又は第３のダイオード２０６がオフ状態になる場合、第１の制御電圧Ｖｃｔ１は、第１の参照電圧Ｖｒｅｆ１及び第２の参照電圧Ｖｒｅｆ２よりも小さく、更に第１のダイオード２０２及び第３のダイオード２０６のオフ状態にある場合のリーク電流を低下させることができる。第２のダイオード２０４又は第４のダイオード２０８がオフ状態にある場合、第２の制御電圧Ｖｃｔ２は第１の参照電圧Ｖｒｅｆ１及び第３の参照電圧Ｖｒｅｆ３よりも小さく、更に第２のダイオード２０４及び第４のダイオード２０８のオフ状態にある場合のリーク電流を低下させることができる。第１〜４のダイオード２０２〜２０８のオフ状態にある場合のリーク電流を低下させることで、高周波スイッチ回路２００は、リーク電流がダイオードを流れることによる高調波信号の強度を効果的に抑制することができる。
【００２５】
実際に、第１、第２及び第３の参照電圧Ｖｒｅｆ１、Ｖｒｅｆ２及びＶｒｅｆ３は、異なる電圧レベルを有してよい。
【００２６】
また、第１の制御電圧Ｖｃｔ１と第２の制御電圧Ｖｃｔ２とのイネーブル電圧レベルＶｅｎは同一でなくてもよく、第１の制御電圧Ｖｃｔ１と第２の制御電圧Ｖｃｔ２とのディスエイブル電圧レベルＶｄｉｓも同一でなくてもよい。
【００２７】
また、追加の高調波フィルタ回路を使用し、又は高調波に対する許容度が高い実施例において、第３のダイオード２０６、第４のダイオード２０８、第３のインダクタ２１４及び第４のインダクタ２１６を省略してもよい。図４は、本発明の別の実施例による高周波スイッチ回路４００を簡略化した機能ブロック図である。図４に示すように、高周波スイッチ回路４００は、高周波スイッチ回路２００に類似するが、高周波スイッチ回路２００における第１のダイオード２０２、第２のダイオード２０４、第３のダイオード２０６及び第４のダイオード２０８の代わりに、それぞれ第１のトランジスタ４０２、第２のトランジスタ４０４、第３のトランジスタ４０６及び第４のトランジスタ４０８を使用する点で、異なっている。第１、第２、第３及び第４のトランジスタ４０２、４０４、４０６及び４０８の何れも、ダイオードの形態で接続されるトランジスタである。図面を簡潔にし且つ説明しやすくするために、高周波スイッチ回路４００における他の素子と接続関係については、図４に示されていない。
【００２８】
具体的には、第１のインダクタ２１０の第１の端は、第１のトランジスタ４０２のゲート及びドレインに結合され、また第３のトランジスタ４０６のゲート及びドレインに結合される。第２のインダクタ２１２の第１の端は、第２のトランジスタ４０４のゲート及びドレインに結合され、また第４のトランジスタ４０８のゲート及びドレインに結合される。第３のインダクタ２１４の第１の端は、第３のトランジスタ４０６のソースと第１のキャパシタ２２０との間に結合される。第４のインダクタ２１６の第１の端は、第４のトランジスタ４０８のソースと第２のキャパシタ２２２との間に結合される。第５のインダクタ２１８の第１の端は、第１のトランジスタ４０２及び第２のトランジスタ４０４のソースに結合される。
【００２９】
第１の、第２の、第３の及び第４のトランジスタ４０２、４０４、４０６及び４０８の何れもＮ型（Ｎ-ｔｙｐｅ）のトランジスタであるため、高周波スイッチ回路４００は、前記図３における電圧波形に基づいて動作してもよい。第１の制御電圧Ｖｃｔ１の大きさがイネーブル電圧レベルＶｅｎに等しくなる場合、第１のトランジスタ４０２及び第３のトランジスタ４０６はオン状態になる。この場合、第１の信号ノードＮ１と共通ノードＮｃとの間に第３の信号経路が形成される。第３の信号経路は、交流信号に対して低抵抗を有するが、直流信号に対して高抵抗を有し開回路に近似する。従って、交流特性を持つ高周波信号は、第１のキャパシタ２２０、第１の信号ノードＮ１及び共通ノードＮｃにより形成される第３の信号経路の間で伝送されることができる。
【００３０】
この場合、第２の制御電圧Ｖｃｔ２の大きさがディスエイブル電圧レベルＶｄｉｓに等しくなるので、第２のトランジスタ４０４及び第４のトランジスタ４０８はオフ状態になる。従って、高周波信号は、第２のトランジスタ４０４及び第４のトランジスタ４０８により阻止されて、第２の信号ノードＮ２と共通ノードＮｃとの間で伝送されることはできない。
【００３１】
一方、第１の制御電圧Ｖｃｔ１の大きさがディスエイブル電圧レベルＶｄｉｓに等しくなる場合、第１のトランジスタ４０２及び第３のトランジスタ４０６はオフ状態になる。従って、高周波信号は、第１のトランジスタ４０２及び第３のトランジスタ４０６により阻止され、第１の信号ノードＮ１と共通ノードＮｃとの間で伝送されることはできない。
【００３２】
この場合、第２の制御電圧Ｖｃｔ２の大きさがイネーブル電圧レベルＶｅｎに等しくなるので、第２のトランジスタ４０４及び第４のトランジスタ４０８はオン状態になる。この場合、第２の信号ノードＮ２と共通ノードＮｃとの間に第４の信号経路が形成される。且つ第４の信号経路は、交流信号に対して低抵抗を有するが、直流信号に対して高抵抗を有し開回路に近似する。従って、交流特性を持つ高周波信号は、第２のキャパシタ２２２、第２の信号ノードＮ２及び共通ノードＮｃにより形成される第４の信号経路の間で伝送されることができる。
【００３３】
高周波スイッチ回路２００における数多くの動作形態及びメリットについては、高周波スイッチ回路４００にも同様に好適に使用されるので、ここで繰り返して説明しない。
【００３４】
実際的に、高周波スイッチ回路２００における第１のダイオード２０２、第２のダイオード２０４、第３のダイオード２０６及び第４のダイオード２０８の代わりに、Ｐ型（ｐ-ｔｙｐｅ）のトランジスタを使用してもよい。
【００３５】
例えば、ある実施例において、高周波スイッチ回路は、４つのＰ型トランジスタを含む。２つのＰ型トランジスタのゲート及びドレインは、第５のインダクタ２１８の第１の端に結合される。別のＰ型トランジスタのゲート及びドレインは、第３のインダクタ２１４の第１の端に結合される。最後のＰ型トランジスタのゲート及びドレインは、第４のインダクタ２１６の第１の端に結合される。
【００３６】
上記内容から分かるように、高周波スイッチ回路２００及び４００は、閉じた信号経路におけるリーク電流を低下させることができる。従って、リーク電流がダイオード又はトランジスタを流れることによる高調波信号の強度を低下させることができる。
【００３７】
また、高周波スイッチ回路２００及び４００は、パッケージングされた集積回路を使用する必要がないので、その中の全ての素子を回路基板において柔軟に配置することができ、高い適用柔軟性を有する。
【００３８】
明細書及び特許請求の範囲において、特定の素子を指すために、ある語彙が使用される。しかしながら、当業者であれば、同様の素子が異なる名詞で呼ばれることがあることは理解すべきである。明細書及び特許請求の範囲では、名称の差異によって素子の形態を区分するものではなく、素子の機能上の差異を区分の基準とする。明細書及び特許請求の範囲に言及する「含む」は、開放的な用語であるので、「含むが、それに限定されない」として解釈されるべきである。また、ここで、「結合」は、如何なる直接及び間接の接続手段を含む。従って、文中で第１の素子が第２の素子に結合されると説明すると、第１の素子が電気的接続又は無線伝送、光学的伝送等の信号接続形態によって第２の素子に直接接続され、或いは他の素子又は接続手段によって間接前記第２の素子に電気的又は信号接続されてもよい。
【００３９】
上記は発明の好適な実施例だけであり、本発明の請求項に基づく均等な変化や修飾も、本発明の範囲に含まれるべきである。
【符号の説明】
【００４０】
１００：高周波スイッチチップ
１１０：第１のスイッチ
１２０：第２のスイッチ
１３０：第３のスイッチ
１４０：第４のスイッチ
１５０：制御回路
１６０：パッケージングケース
ＲＦ１：第１の信号ピン
ＲＦ２：第２の信号ピン
ＲＦＣ：共通ピン
Ｖ１：外部電圧
２００、４００：高周波スイッチ回路
２０２：第１のダイオード
２０４：第２のダイオード
２０６：第３のダイオード
２０８：第４のダイオード
２１０：第１のインダクタ
２１２：第２のインダクタ
２１４：第３のインダクタ
２１６：第４のインダクタ
２１８：第５のインダクタ
２２０：第１のキャパシタ
２２２：第２のキャパシタ
４０２：第１のトランジスタ
４０４：第２のトランジスタ
４０６：第３のトランジスタ
４０８：第４のトランジスタ
Ｎ１：第１の信号ノード
Ｎ２：第２の信号ノード
Ｎｃ：共通ノード
Ｖｃｔ１：第１の制御電圧
Ｖｃｔ２：第２の制御電圧
Ｖｒｅｆ１〜Ｖｒｅｆ３：第１の参照電圧〜第３の参照電圧
Ｖｅｎ：イネーブル電圧レベル
Ｖｄｉｓ：ディスエイブル電圧レベル
【図１】
2019088005.tif 000003
【図２】
2019088005.tif 000004
【図３】
2019088005.tif 000005
【図４】
2019088005.tif 000006