(57)【要約】      （修正有）【課題】広い負荷範囲で損失を低減することができる電力変換装置を提供する。【解決手段】ＤＣ／ＤＣコンバータ１は、絶縁トランス１１の巻線に接続されたスイッチング回路１０を備える。スイッチング回路１０は、２つのスイッチＱ１及びＱ２、Ｑ３及びＱ４、Ｑ５及びＱ６を直列接続して成り、互いに並列接続された３つの第１、第２、第３レグ１０ａ〜１０ｃと、２つの第１、第２コイルＬ１、Ｌ２と、を備えている。絶縁トランス１１は、スイッチＱ１及びＱ２の接続点と、スイッチＱ３及びＱ４の接続点と、の間に接続される。第１コイルＬ１は、絶縁トランス１１に直列に接続される。第２コイルＬ２は、スイッチＱ５及びＱ６の接続点と、スイッチＱ３及びＱ４の接続点と、の間に接続される。【選択図】図１
2019205285.tif 000002
【特許請求の範囲】
【請求項１】
絶縁トランスの１次側コイルに接続されたスイッチング回路を備える絶縁型の電力変換装置であって、
前記スイッチング回路は、２つのスイッチング素子を直列接続して成り、互いに並列接続された第１、第２、第３レグと、前記第１、第２、第３レグを成すスイッチング素子の各々に並列接続されたコンデンサと、第１、第２コイルと、を備え、
前記１次側コイルの一端は、前記第１コイルを介して前記第１レグを成す２つのスイッチング素子の接続点に接続され、
前記１次側コイルの他端は、前記第２レグを成す２つのスイッチング素子の接続点に接続され、
前記第２コイルは、前記第３レグを成す２つのスイッチング素子の接続点と、前記第１、第２レグの何れか一方を成す２つのスイッチング素子の接続点と、の間に接続されることを特徴とする電力変換装置。
【請求項２】
前記スイッチング回路は、２つのスイッチング素子を直列接続して成り、前記第１、第２、第３レグに並列接続された第４レグと、前記第４レグを成すスイッチング素子の各々に並列接続されたコンデンサと、第３コイルと、をさらに備え、
前記第３コイルは、前記第４レグを成す２つのスイッチング素子の接続点と、前記第１、第２レグの何れか他方を成す２つのスイッチング素子の接続点と、の間に接続されることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記スイッチング回路を構成する前記スイッチング素子をオンオフ制御する制御回路を備え、
前記制御回路は、同じレグを構成する２つのスイッチング素子の一方をターンオフしてから所定時間経過後に他方をターンオンすると共に、前記所定時間経過前に他方に接続された前記コンデンサを放電するように、前記スイッチング素子をオンオフすることを特徴とする請求項１又は２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関する。
【背景技術】
【０００２】
上述した電力変換装置としてのＤＣ−ＤＣコンバータは、絶縁トランスの１次巻線側に接続されたフルブリッジ回路と、２次巻線側に接続された整流回路と、を備える。フルブリッジ回路は、２つのスイッチング素子を直列接続して成り、互いに並列接続された２つのレグを有している。
【０００３】
特許文献１には、スイッチング損失を抑えるために、フルブリッジ回路に共振回路を設け、フェーズシフト方式のソフトスイッチング制御を行うＤＣ−ＤＣコンバータが開示されている。共振回路は、各スイッチング素子に並列に接続されたコンデンサと、絶縁トランスの１次巻線に直列接続されたコイルと、によって構成されている。
【０００４】
以上の構成によれば、スイッチング素子をターンオフする際、コイルに蓄えられたエネルギーによりターンオフされたスイッチング素子のコンデンサが充電される。このため、スイッチング素子の両端電圧がゆっくり立ち上がり、スイッチング素子に流れる電流が立下り０になるまでの間に両端電圧が大きくなることがなく、ターンオフ時の損失を低減できる。また、スイッチング素子をターンオンする前に、コイルに蓄えられたエネルギーでコンデンサを放電して、スイッチング素子の両端電圧をゼロ電圧にすることにより、ターンオン時の損失を低減できる。
【０００５】
しかしながら、電力負荷が小さい場合、コイルに蓄えられたエネルギーが不十分となり、コンデンサの充放電に必要なエネルギーが不足するため、コンデンサに電荷が残留した状態でスイッチング素子のターンオンが行われる恐れがある。この場合、オン状態のスイッチング素子を通じてコンデンサの両端が短絡した状態となるため、短絡電流が流れて、損失が却って増大する。
【０００６】
そこで、特許文献２では、コンデンサを設けたソフトスイッチング制御用のフルブリッジ回路と、コンデンサを設けないハードスイッチング用のフルブリッジ回路と、を設け、高電力負荷時にはソフトスイッチング制御を行い、低電力負荷時にはハードスイッチング制御を行うことが提案されている。
【０００７】
しかしながら、低電力負荷時にはハードスイッチング制御が行われるため、十分に損失を抑えることができない、という問題があった。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１４−２００１７３号公報
【特許文献２】特開２０１７−６３５６８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、以上の背景に鑑みてなされたものであり、広い負荷範囲で損失を低減することができる電力変換装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の一態様である電力変換装置は、絶縁トランスの１次側コイルに接続されたスイッチング回路を備える絶縁型の電力変換装置であって、前記スイッチング回路は、２つのスイッチング素子を直列接続して成り、互いに並列接続された第１、第２、第３レグと、前記第１、第２、第３レグを成すスイッチング素子の各々に並列接続されたコンデンサと、第１、第２コイルと、を備え、前記１次側コイルの一端は、前記第１コイルを介して前記第１レグを成す２つのスイッチング素子の接続点に接続され、前記１次側コイルの他端は、前記第２レグを成す２つのスイッチング素子の接続点に接続され、前記第２コイルは、前記第３レグを成す２つのスイッチング素子の接続点と、前記第１、第２レグの何れか一方を成す２つのスイッチング素子の接続点と、の間に接続されることを特徴とする。
【００１１】
また、前記スイッチング回路は、２つのスイッチング素子を直列接続して成り、前記第１、第２、第３レグに並列接続された第４レグと、前記第４レグを成すスイッチング素子の各々に並列接続されたコンデンサと、第３コイルと、をさらに備え、前記第３コイルは、前記第４レグを成す２つのスイッチング素子の接続点と、前記第１、第２レグの何れか他方を成す２つのスイッチング素子の接続点と、の間に接続されていてもよい。
【００１２】
また、前記スイッチング回路を構成する前記スイッチング素子をオンオフ制御する制御回路を備え、前記制御回路は、同じレグを構成する２つのスイッチング素子の一方をターンオフしてから所定時間経過後に他方をターンオンすると共に、前記所定時間経過前に他方に接続された前記コンデンサを放電するように、前記スイッチング素子をオンオフしてもよい。
【発明の効果】
【００１３】
以上説明したように上記態様によれば、コイルを少なくとも２つ設けており、追加したコイルは負荷電流と異なる経路でエネルギーを蓄積するため、低負荷電力時であってもコイルに十分にエネルギーを蓄積することができる。このため、低負荷電力時であってもコンデンサを十分に放電することができ、広い負荷範囲で損失を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の電力変換装置としてのＤＣ／ＤＣコンバータの一実施形態を示す回路図である。
【図２】図１に示すスイッチＱ１〜Ｑ６のゲート−ソース電圧Ｖｇｓのタイムチャートである。
【図３】図１に示す１次側コイルの両端電圧、トランス電流、スイッチＱ１〜Ｑ６のゲート−ソース電圧Ｖｇｓ、ドレイン−ソース電圧Ｖｄｓ、ドレイン電流ｉｄのタイムチャートである。
【図４】期間Ｔ１における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図５】デッドタイムＤ１１における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図６】期間Ｔ３における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図７】デッドタイムＤ３１における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図８】デッドタイムＤ３１における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図９】期間Ｔ４における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１０】デッドタイムＤ２１における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１１】期間Ｔ２における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１２】デッドタイムＤ１２における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１３】期間Ｔ５における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１４】デッドタイムＤ３２における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１５】デッドタイムＤ３２における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１６】期間Ｔ６における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１７】デッドタイムＤ２２における図１に示すＤＣ／ＤＣコンバータ内での電流の流れを説明するための説明図である。
【図１８】他の実施形態における電力変換装置としてのＤＣ／ＤＣコンバータを示す回路図である。
【発明を実施するための形態】
【００１５】
以下、本発明の電力変換装置としてのＤＣ／ＤＣコンバータ１について図１を参照して説明する。図１に示すＤＣ／ＤＣコンバータ１は、直流電源Ｖを交流電源に変換して変圧し、変圧後の交流電圧を直流電圧に整流する回路である。
【００１６】
ＤＣ／ＤＣコンバータ１は、バイパスコンデンサＣ９と、スイッチング回路１０と、絶縁トランス１１と、整流回路１２と、制御回路１３と、を備えている。
【００１７】
バイパスコンデンサＣ９は、その両端が直流電源Ｖの両端に接続されている。
【００１８】
スイッチング回路１０は、スイッチング素子としてのスイッチＱ１〜Ｑ６を有するフルブリッジ回路から構成されている。スイッチング回路１０は、これらスイッチＱ１〜Ｑ６をオンオフ制御することによって直流電源Ｖを交流に変換し、変換した交流を絶縁トランス１１の１次側コイル１１ａに供給する回路である。６つのスイッチＱ１〜Ｑ６は、例えばＩＧＢＴ又はＭＯＳＦＥＴ等のパワーデバイスから構成されている。本実施形態では、６つのスイッチＱ１〜Ｑ６をｎチャンネル型のＭＯＳＦＥＴとして説明する。上記スイッチＱ１〜Ｑ６のゲートは、制御回路１３に接続され、制御回路１３から出力されるオンオフ信号によりオンオフが制御されている。
【００１９】
即ち、スイッチング回路１０は、互いに直列接続されたスイッチＱ１及びＱ２を有する第１レグ１０ａと、互いに直列接続されたスイッチＱ３及びＱ４を有する第２レグ１０ｂと、互いに直列接続されたスイッチＱ５及びＱ６を有する第３レグ１０ｃと、コンデンサＣ１〜Ｃ６と、第１、第２コイルＬ１、Ｌ２と、を備えている。上記第１レグ１０ａ〜第３レグ１０ｃは互いに並列接続されている。
【００２０】
また、上記スイッチＱ１、Ｑ３、Ｑ５が直流電源Ｖの正極側に接続され、スイッチＱ２、Ｑ４、Ｑ６が直流電源Ｖの負極側に接続されている。詳しく説明すると、スイッチＱ１、Ｑ３、Ｑ５のドレインが、直流電源Ｖの正極及びバイパスコンデンサＣ９の一端に接続されている。スイッチＱ１、Ｑ３、Ｑ５のソースが、スイッチＱ２、Ｑ４、Ｑ６のドレインに接続されている。スイッチＱ２、Ｑ４、Ｑ６のソースが、直流電源Ｖの負極及びバイパスコンデンサＣ９の他端に接続されている。そして、上記スイッチＱ１、Ｑ２の接続点が第１コイルＬ１を介して絶縁トランス１１の１次側コイル１１ａの一端に接続され、スイッチＱ３、Ｑ４の接続点が上記１次側コイル１１ａの他端に接続されている。
【００２１】
コンデンサＣ１〜Ｃ６は各々、スイッチＱ１〜Ｑ６のドレイン−ソース間に接続されている。
【００２２】
第１コイルＬ１は、上述したように１次側コイル１１ａの一端とスイッチＱ１、Ｑ２の接続点との間に接続され、１次側コイル１１ａに直列接続されている。第２コイルＬ２は、スイッチＱ３、Ｑ４の接続点と、スイッチＱ５、Ｑ６の接続点と、の間に接続されている。
【００２３】
絶縁トランス１１は、１次側コイル１１ａと、２次側コイル１１ｂと、を備え、１次側コイル１１ａに供給される交流を変圧して２次側コイル１１ｂから出力する周知の絶縁トランスである。
【００２４】
整流回路１２は、絶縁トランス１１により変圧された交流を直流に変換する回路である。整流回路１２は、ダイオードブリッジ１２ａと、平滑コイルＬ４と、平滑コンデンサＣ１０と、を備えている。
【００２５】
ダイオードブリッジ１２ａは、２次側コイル１１ｂから出力される交流を全波整流する回路であり、ダイオードＤ１〜Ｄ４を備えている。ダイオードＤ１のアノードと、ダイオードＤ２のカソードと、が接続している。ダイオードＤ３のアノードと、ダイオードＤ４のカソードと、が接続している。また、ダイオードＤ１、Ｄ３のカソード同士が接続し、ダイオードＤ２、Ｄ４のアノード同士が接続している。そして、２次側コイル１１ｂの一端部は、ダイオードＤ１のアノードと、ダイオードＤ２のカソードと、に接続している。２次側コイル１１ｂの他端部は、ダイオードＤ３のアノードと、ダイオードＤ４のカソードと、に接続している。
【００２６】
平滑コイルＬ４及び平滑コンデンサＣ１０は、ダイオードブリッジ１２ａにより全波整流された電圧を平滑化するための素子である。平滑コイルＬ４は、一端がダイオードＤ１、Ｄ３のカソードに接続し、他端が平滑コンデンサＣ１０の一端に接続している。平滑コンデンサＣ１０の他端は、ダイオードＤ２、Ｄ４のアノードに接続している。また、平滑コイルＣ１０は、負荷Ｌの両端に接続されている。
【００２７】
制御回路１３は、周知のＣＰＵ、ＲＯＭ、ＲＡＭなどから構成されるマイクロコンピュータから構成されている。制御回路１３は、スイッチＱ１〜Ｑ６のゲート−ソース電圧Ｖｇｓをゲートしきい値以上にするオン信号を出力してオンし、ゲートしきい値未満にするオフ信号を出力してオフする。
【００２８】
次に、上述した構成のＤＣ／ＤＣコンバータ１の動作について、図２〜図１７を参照して説明する。まず、スイッチＱ１〜Ｑ４のスイッチ制御の概要について説明する。本発明の特徴であるスイッチＱ５、Ｑ６のスイッチ制御については後述する。
【００２９】
図４に示すように、スイッチＱ１、Ｑ４をオン、スイッチＱ２、Ｑ３をオフすると、一次側コイル１１ａには図中上から下に向かう電流が流れる。一方、図１１に示すように、スイッチＱ２、Ｑ３をオン、スイッチＱ１、Ｑ４をオフすると、一次側コイル１１ａには図４と逆方向の図中下から上に向かう電流が流れる。制御回路１３は、図２に示すように、期間Ｔ１と、期間Ｔ２と、を交互に切り替えることにより、一次側コイル１１ａに交流電流を流している。
【００３０】
なお、互いに直列接続されたスイッチＱ１、Ｑ２のターンオン、ターンオフを同時に行うと、スイッチＱ１、Ｑ２が同時にオンして大きな電流が流れる恐れがある。そこで、制御回路１３は、フェーズシフト方式を採用し、スイッチＱ１、Ｑ２のターンオン、ターンオフにデッドタイムＤ１１、Ｄ１２（所定時間）を設けている。詳しくは、図２に示すように、制御回路１３は、期間Ｔ１経過後にスイッチＱ１をターンオフし、その後、デッドタイムＤ１１経過後にスイッチＱ２をターンオンしている。また、制御回路１３は、期間Ｔ２経過後にスイッチＱ２をターンオフし、その後、デッドタイムＤ１２経過後にスイッチＱ１をターンオンしている。
【００３１】
スイッチＱ３、Ｑ４も同様にデッドタイムＤ２１、Ｄ２２（所定時間）を設けている。詳しくは、制御回路１３は、期間Ｔ２の前にスイッチＱ４をターンオフし、その後、デッドタイムＤ２１経過後にスイッチＱ３をターンオンしている。また、制御回路１３は、期間Ｔ１の前にスイッチＱ３をターンオフし、その後、デッドタイムＤ２２経過後にスイッチＱ４をターンオンしている。
【００３２】
また、本実施形態では、図１に示すように、各スイッチＱ１〜Ｑ４と並列にコンデンサＣ１〜Ｃ４を接続して、第１、第２レグ１０ａ、１０ｂをソフトスイッチング回路としている。これにより、スイッチＱ１〜Ｑ４のターンオフ時に、第１コイルＬ１に蓄えられたエネルギーによって、ターンオフされたスイッチＱ１〜Ｑ４に並列接続されたコンデンサＣ１〜Ｃ４が充電される。このため、図３に示すように、ターンオフによって発生するスイッチＱ１〜Ｑ４のＶｄｓの立ち上がりを遅らせることができ、ターンオフによってスイッチＱ１〜Ｑ４のＩｄが立ち下がって０になるまでの間、Ｖｄｓが大きくなることを抑制している。これにより、スイッチＱ１〜Ｑ４のターンオフによる損失を低減することができる。
【００３３】
ところで、上記コンデンサＣ１〜Ｃ４がコイルＬ１により充電され、電荷が残留している状態でスイッチＱ１〜Ｑ４がオンすると、スイッチＱ１〜Ｑ４に大きな電流が流れる恐れがある。そこで、本実施形態では、スイッチＱ１〜Ｑ４をターンオンする前に、ターンオンするスイッチＱ１〜Ｑ４に並列接続されたコンデンサＣ１〜Ｃ４を放電させている。
【００３４】
具体的には、制御回路１３は、図２に示すように、期間Ｔ１の後に、デッドタイムＤ１１、Ｄ２１の順に実行することにより、上記コンデンサＣ１〜Ｃ４の放電を行っている。詳しく説明すると、制御回路１３は、図５に示すように、デッドタイムＤ１１中にスイッチＱ３、Ｑ４のオンオフを期間Ｔ１中と同じに維持する（即ち、スイッチＱ３のオフ、スイッチＱ４のオン）。これにより、デッドタイムＤ１１中にスイッチＱ２の両端に接続されたコンデンサＣ２が放電され、デッドタイムＤ１１が終了して、スイッチＱ２をターンオンする際には、コンデンサＣ２に電荷が蓄積されていない状態となる。
【００３５】
また、デッドタイムＤ１１を先に実行することにより、デッドタイムＤ２１中には、図１０に示すように、スイッチＱ１をオフ、スイッチＱ２をオンにすることができる。このため、デッドタイムＤ２１中にスイッチＱ３の両端に接続されたコンデンサＣ３が放電され、デッドタイムＤ２１が終了して、スイッチＱ３をターンオンする際には、コンデンサＣ３に電荷が蓄積されていない状態となる。
【００３６】
デッドタイムＤ１２、Ｄ２２についても同様である。制御回路１３は、図２に示すように、期間Ｔ２の後に、デッドタイムＤ１２、Ｄ２２の順に実行することにより、上記コンデンサＣ１〜Ｃ４の放電を行っている。詳しく説明すると、制御回路１３は、図１２に示すように、デッドタイムＤ１２中にスイッチＱ３、Ｑ４のオンオフを期間Ｔ２中と同じに維持する（即ち、スイッチＱ３のオン、スイッチＱ４のオフ）。これにより、デッドタイムＤ１２中にスイッチＱ１の両端に接続されたコンデンサＣ１が放電され、デッドタイムＤ１２が終了して、スイッチＱ１をターンオンする際には、コンデンサＣ１に電荷が蓄積されていない状態となる。
【００３７】
また、デッドタイムＤ１２を先に実行することにより、デッドタイムＤ２２中には、図１７に示すように、スイッチＱ１をオン、スイッチＱ２をオフにすることができる。このため、デッドタイムＤ２２中にスイッチＱ４の両端に接続されたコンデンサＣ４が放電され、デッドタイムＤ２２が終了して、スイッチＱ４をターンオンする際には、コンデンサＣ４に電荷が蓄積されていない状態となる。
【００３８】
上述した通り、デッドタイムＤ１１、Ｄ１２、Ｄ２１、Ｄ２２において第１コイルＬ１のエネルギーでコンデンサＣ１〜Ｃ４の充放電を行うことでソフトスイッチングを行っている。コンデンサＣ１〜Ｃ４を直流電源Ｖから充放電しないため、短絡電流を防ぎ、ノイズや損失の増加を抑制することができる。
【００３９】
ところが、負荷Ｌが低負荷の場合、第１コイルＬ１に蓄えられるエネルギーが少なく、コンデンサＣ１〜Ｃ４の充放電に必要なエネルギーが不足するため、ソフトスイッチグができない恐れがあった。そこで、本実施形態では、第２コイルＬ２を追加して、第１コイルＬ１のエネルギーが不足しているときに第２コイルＬ２のエネルギーを用いてソフトスイッチングが行えるようにしている。第２コイルＬ２のエネルギーを蓄える制御にスイッチＱ５、Ｑ６を用いている。
【００４０】
制御回路１３は、期間Ｔ１においてスイッチＱ５をオフ、スイッチＱ６をオンする。これにより、上述したように一次側コイル１１ａに図中上から下に向かう電流を流すことができる。また、このとき、第１、第２コイルＬ１、Ｌ２に直流電源Ｖからのエネルギーが蓄積される。また、期間Ｔ２においてスイッチＱ５をオン、スイッチＱ６をオフする。これにより、上述したように一次側コイル１１ａに図中下から上に向かう電流を流すことができる。また、このとき、第１、第２コイルＬ１、Ｌ２に直流電源Ｖからのエネルギーが蓄積される。
【００４１】
スイッチＱ５、Ｑ６のターンオン、ターンオフも同様に、デッドタイムＤ３１、Ｄ３２（所定時間）を設けている。詳しくは、制御回路１３は、スイッチＱ５をターンオンしてからデッドタイムＤ３１経過後にスイッチＱ６をターンオンしている。また、制御回路１３は、スイッチＱ６をターンオフしてからデッドタイムＤ３２経過後にスイッチＱ５をターンオンしている。
【００４２】
また、第１、第２レグ１０ａ、１０ｂと同様に、第３レグ１０ｃも、スイッチＱ５、Ｑ６と並列にコンデンサＣ５、Ｃ６を接続して、ソフトスイッチング回路としている。これにより、スイッチＱ５、Ｑ６のターンオフ時に、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーによって、ターンオフされたスイッチＱ５、Ｑ６に並列接続されたコンデンサＣ５、Ｃ６が充電され、ソフトスイッチングを実現できる。
【００４３】
また、スイッチＱ１〜Ｑ４と同様に、スイッチＱ５、Ｑ６をターンオンする前に、ターンオンするスイッチＱ５、Ｑ６に並列接続されたコンデンサＣ５、Ｃ６を放電させている。
【００４４】
具体的には、制御回路１３は、図２に示すように、期間Ｔ１の後に、デッドタイムＤ１１、Ｄ３１、Ｄ２１の順に実行することにより、コンデンサＣ１〜Ｃ６の放電を行っている。詳しく説明すると、制御回路１３は、図５に示すように、デッドタイムＤ１１中にスイッチＱ３〜Ｑ６のオンオフを期間Ｔ１中と同じに維持する。これにより、デッドタイムＤ１１経過後にターンオンされるスイッチＱ２に接続されたコンデンサＣ２の放電を実行できる。
【００４５】
また、デッドタイムＤ１１を先に実行することにより、デッドタイムＤ３１中は、図７に示すように、スイッチＱ１、Ｑ３をオフ、スイッチＱ２、Ｑ４をオンにすることができる。これにより、デッドタイムＤ３１中にコンデンサＣ５が放電され、デッドタイムＤ３１が終了して、スイッチＱ５をターンオンする際には、コンデンサＣ５に電荷が蓄積されていない状態となる。
【００４６】
また、デッドタイムＤ１１、Ｄ３１を先に実行することにより、デッドタイムＤ２１中は、図１０に示すように、スイッチＱ１、Ｑ６をオフ、スイッチＱ２、Ｑ５をオンにすることができる。このため、デッドタイムＤ２１経過後にターンオンされるスイッチＱ４に接続されたコンデンサＣ４の放電を実行できる。
【００４７】
また、制御回路１３は、図２に示すように、期間Ｔ２の後に、デッドタイムＤ１２、Ｄ３２、Ｄ２２の順に実行することにより、コンデンサＣ１〜Ｃ６の放電を行っている。詳しく説明すると、制御回路１３は、図１２に示すように、デッドタイムＤ１２中にスイッチＱ３〜Ｑ６のオンオフを期間Ｔ２中と同じに維持する。これにより、デッドタイムＤ１２経過後にターンオンされるスイッチＱ１に接続されたコンデンサＣ１の放電を実行できる。
【００４８】
また、デッドタイムＤ１２を先に実行することにより、デッドタイムＤ３２中は、図１４に示すように、スイッチＱ１、Ｑ３をオン、スイッチＱ２、Ｑ４をオフにすることができる。これにより、デッドタイムＤ３２中にコンデンサＣ６が放電され、デッドタイムＤ３２が終了して、スイッチＱ６をターンオンする際には、コンデンサＣ６に電荷が蓄積されていない状態となる。
【００４９】
また、デッドタイムＤ１２、Ｄ３２を先に実行することにより、デッドタイムＤ２２中は、図１７に示すように、スイッチＱ１、Ｑ６をオン、スイッチＱ２、Ｑ５をオフにすることができる。このため、デッドタイムＤ２２経過後にターンオンされるスイッチＱ４に接続されたコンデンサＣ４の放電を実行できる。
【００５０】
上記制御回路１３は、図２に示すように、デッドタイムＤ１１、Ｄ３１、Ｄ２１の順に、デッドタイムＤ２１、Ｄ３２、Ｄ２２の順にデッドタイムを設けている。これにより、各デッドタイムＤ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２において、デッドタイムＤ１１、Ｄ１２、Ｄ２１、Ｄ２２、Ｄ３１、Ｄ３２終了後にターンオンするスイッチＱ１〜Ｑ６のコンデンサＣ１〜Ｃ６を放電させることができる。
【００５１】
次に、上記概略で説明したＤＣ／ＤＣコンバータ１の動作の詳細について説明する。
【００５２】
まず、制御回路１３は、図４の期間Ｔ１に示すように、スイッチＱ１、Ｑ４、Ｑ６をオンすると共に、スイッチＱ２、Ｑ３、Ｑ５をオフにする。これにより、図４の矢印に示すように電流が流れ、スイッチＱ１、Ｑ４、Ｑ６を通して直流電源Ｖから第１、第２コイルＬ１、Ｌ２にエネルギーが蓄えられる。一次側コイル１１ａには図中上から下に向かう電流が流れる。
【００５３】
次に、制御回路１３は、図５のデッドタイムＤ１１に示すように、スイッチＱ１をターンオフする。これにより、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーにより、図５の矢印に示すように電流が流れる。この電流により、ターンオフされたスイッチＱ１のコンデンサＣ１が充電され、デッドタイムＤ１１後にターンオンされるスイッチＱ２のコンデンサＣ２が放電される。
【００５４】
次に、制御回路１３は、図６の期間Ｔ３に示すように、スイッチＱ２をターンオンする。これにより、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーにより、図６の矢印に示すように電流が流れ、スイッチＱ２、Ｑ４、Ｑ６、第１、第２コイルＬ１、Ｌ２のループを還流する。
【００５５】
次に、制御回路１３は、図７のデッドタイムＤ３１に示すように、スイッチＱ６をターンオフする。これにより、図７の矢印に示すように電流が流れる。この電流により、ターンオフされたスイッチＱ６のコンデンサＣ６が充電され、デッドタイムＤ３１経過後にオンされるスイッチＱ５のコンデンサＣ５が放電される。
【００５６】
なお、デッドタイムＤ３１において、コンデンサＣ５の放電、コンデンサＣ６の充電が終了した後、残った第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーは、図８に示すように、スイッチＱ５の寄生ダイオードや、スイッチＱ４を介して直流電源Ｖに回生する。
【００５７】
次に、制御回路１３は、図８の期間Ｔ４に示すように、スイッチＱ５をターンオンする。これにより、図９の矢印に示すように電流が流れ、スイッチＱ２、Ｑ４、Ｑ５を通して直流電源Ｖから第１、第２コイルＬ１、Ｌ２にエネルギーが蓄えられる。
【００５８】
次に、制御回路１３は、図１０のデッドタイムＤ２１に示すように、スイッチＱ４をターンオフする。これにより、コイル第１、第２Ｌ１、Ｌ２に蓄えられたエネルギーにより、図１０の矢印に示すように電流が流れる。この電流により、ターンオフされたスイッチＱ４のコンデンサＣ４が充電され、デッドタイムＤ２１経過後にターンオンされるスイッチＱ３のコンデンサＣ３が放電される。
【００５９】
次に、制御回路１３は、図１１の期間Ｔ２に示すように、スイッチＱ３をターンオンする。これにより、図１１の矢印に示すように電流が流れ、直流電源Ｖから第１、第２コイルＬ１、Ｌ２にエネルギーが蓄えられる。また、一次側コイル１１ａに流れる電流は、図中下から上に反転する。
【００６０】
次に、制御回路１３は、図１２のデッドタイムＤ１２に示すように、スイッチＱ２をターンオフする。これにより、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーにより、図１２の矢印に示すように電流が流れる。この電流により、ターンオフされたスイッチＱ２のコンデンサＣ２が充電され、デッドタイムＤ１２経過後にターンオンされるスイッチＱ１のコンデンサＣ１が放電される。
【００６１】
次に、制御回路１３は、図１３の期間Ｔ５に示すように、スイッチＱ１をターンオンする。これにより、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーにより、図１３の矢印に示すように電流が流れ、スイッチＱ１、Ｑ３、Ｑ５、コイルＬ１、Ｌ２のループを還流する。
【００６２】
次に、制御回路１３は、図１４のデッドタイムＤ３２に示すように、スイッチＱ５をターンオンする。これにより、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーにより、図１４の矢印に示すように電流が流れる。この電流により、ターンオフされたスイッチＱ５のコンデンサＣ５が充電され、デッドタイムＤ３２経過後にターンオンされるスイッチＱ６のコンデンサが放電される。
【００６３】
デッドタイムＤ３２において、コンデンサＣ５の充電、コンデンサＣ６の放電が終了した後、残った第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーは、図１５に示すように、スイッチＱ６の寄生ダイオードなどを通じて、負荷電力として使用する。
【００６４】
次に、制御回路１３は、図１６の期間Ｔ６に示すように、スイッチＱ６をターンオンする。これにより、第１、第２コイルＬ１，Ｌ２に蓄えられたエネルギーにより、図１６の矢印に示すように電流が流れ、スイッチＱ１、Ｑ３、コイルＬ１、Ｌ２のループを還流する。
【００６５】
次に、制御回路１３は、図１７のデッドタイムＤ２２に示すように、スイッチＱ３をターンオフする。これにより、第１、第２コイルＬ１、Ｌ２に蓄えられたエネルギーにより、図１７に示すように電流が流れる。この電流により、ターンオフされたスイッチＱ３のコンデンサＣ３が充電され、デッドタイムＤ２２経過後にオンされるスイッチＱ４のコンデンサＣ４が充電される。
【００６６】
その後、制御回路１３は、図４の期間Ｔ１に戻り、スイッチＱ４をターンオンして、これを繰り返す。
【００６７】
上述した実施形態によれば、第１コイルＬ１、第２コイルの２つ設けており、追加したコイルは負荷電流と異なる経路でエネルギーを蓄積するため、低負荷電力時であっても２つの第１コイルＬ１、第２コイルＬ２に十分にエネルギーを蓄積することができる。このため、低負荷電力時であってもコンデンサＣ１〜Ｃ６を十分に放電することができ、低負荷電力時であってもコンデンサＣ１〜Ｃ６を十分に放電することができ、広い負荷範囲で損失を低減することができる。
【００６８】
なお、上述した実施形態によれば、コイルは第１コイルＬ１、Ｌ２の２つ設けていたが、これに限ったものではない。コイルは、少なくとも２つあればよく、例えば、図１８に示すように、３つ以上設けてもよい。図１８に示す例では、第４レグ１０ｄを設け、コイルを第１コイルＬ１、第２コイルＬ２、第３コイルＬ３の３つ設けている。第４レグ１０ｄは、直列接続されたスイッチＱ７、Ｑ８から成り、第１〜第３レグ１０ａ〜１０ｃに並列接続されている。第３コイルＬ３は、スイッチＱ１、Ｑ２の接続点とスイッチＱ７、Ｑ８の接続点との間に設けられている。これにより、３つの第１〜第３コイルＬ１〜Ｌ３にエネルギーを蓄積することができるため、より一層、低負荷電力時であってもコンデンサＣ１〜Ｃ６を十分に放電することができ、広い負荷範囲で損失を低減することができる。
【００６９】
なお、本発明は上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【符号の説明】
【００７０】
１  ＤＣ−ＤＣコンバータ（電力変換装置）
１０  スイッチング回路
１１  絶縁トランス
１１ａ  １次側コイル
１３  制御回路
Ｑ１〜Ｑ６  スイッチ（スイッチング素子）
１０ａ  第１レグ
１０ｂ  第２レグ
１０ｃ  第３レグ
１０ｄ  第４レグ
Ｌ１  第１コイル
Ｌ２  第２コイル
Ｌ３  第３コイル
【図１】
2019205285.tif 000003
【図２】
2019205285.tif 000004
【図３】
2019205285.tif 000005
【図４】
2019205285.tif 000006
【図５】
2019205285.tif 000007
【図６】
2019205285.tif 000008
【図７】
2019205285.tif 000009
【図８】
2019205285.tif 000010
【図９】
2019205285.tif 000011
【図１０】
2019205285.tif 000012
【図１１】
2019205285.tif 000013
【図１２】
2019205285.tif 000014
【図１３】
2019205285.tif 000015
【図１４】
2019205285.tif 000016
【図１５】
2019205285.tif 000017
【図１６】
2019205285.tif 000018
【図１７】
2019205285.tif 000019
【図１８】
2019205285.tif 000020