(57)【要約】【課題】誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタを提供する。【解決手段】薄膜キャパシタ１は、複数の凹部１１が設けられた主面１０ａを有する第１電極層１０と、第１電極層１０の主面１０ａに対して積層された誘電体層２０と、誘電体層２０に対して積層された第２電極層３０と、を備え、凹部１１の深さをＨとし、誘電体層の厚さをＴとしたとき、Ｈ／Ｔは０．０５以上０．５以下である。【選択図】図２
2019067889.tif 000002
【特許請求の範囲】
【請求項１】
複数の凹部が設けられた主面を有する第１電極層と、
前記第１電極層の前記主面に対して積層された誘電体層と、
前記誘電体層に対して積層された第２電極層と、を備え、
前記凹部の深さをＨとし、前記誘電体層の厚さをＴとしたとき、Ｈ／Ｔは０．０５以上０．５以下である、薄膜キャパシタ。
【請求項２】
前記複数の凹部は、１００μｍ２あたり５０個以上３００個以下の割合で分散している、請求項１に記載の薄膜キャパシタ。
【請求項３】
前記第１電極層の前記主面には、前記複数の凹部のそれぞれに隣接する凸部が更に設けられている、請求項１又は２に記載の薄膜キャパシタ。
【請求項４】
前記凹部の幅は、０．０５μｍ以上０．３μｍ以下である、請求項１〜３の何れか一項に記載の薄膜キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜キャパシタに関する。
【背景技術】
【０００２】
従来から、薄膜キャパシタにおいては、リーク電流を抑制するために検討がなされている。例えば、特許文献１には、第１誘電体層及び第２誘電体層の２層からなる誘電体薄膜と、誘電体薄膜を間に挟み、平行に対向する一対の電極と、を備える薄膜キャパシタが記載されている。この薄膜キャパシタは、第１誘電体層と第２誘電体層との界面に形成される多数の空隙によってリーク電流が抑制されている。
【０００３】
また、例えば特許文献２には、薄膜キャパシタ等の誘電体薄膜を形成する誘電体薄膜形成組成物に対してＡｌ（アルミニウム）をドープすることにより、誘電体薄膜のリーク電流特性を向上させる方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２３２３２９号公報
【特許文献２】特開２０１４−１４４８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に記載の薄膜キャパシタでは、複数の層によって誘電体層（誘電体薄膜）が形成されているので、誘電体層の厚さが大きくなりやすい。このため、薄膜キャパシタの静電容量の向上を図ることが困難である。また、特許文献２に記載の方法では、誘電体層にドープするＡｌ（アルミニウム）量の調整が困難であると共に、誘電体層を薄くすることも困難である。したがって、誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタが求められている。
【０００６】
本発明は上記に鑑みてなされたものであり、誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る薄膜キャパシタは、複数の凹部が設けられた主面を有する第１電極層と、第１電極層の主面に対して積層された誘電体層と、誘電体層に対して積層された第２電極層と、を備え、凹部の深さをＨとし、誘電体層の厚さをＴとしたとき、Ｈ／Ｔは０．０５以上０．５以下である。
【０００８】
この薄膜キャパシタでは、誘電体層が積層された第１電極層の主面は複数の凹部を有しており、凹部の深さをＨとし、誘電体層の厚さをＴとしたとき、Ｈ／Ｔは０．０５以上０．５以下である。このような凹部を複数設けることにより、それぞれの凹部が設けられた箇所においては、第１電極層と第２電極層との間の距離が大きくなり、リーク電流が発生しにくくなる。したがって、誘電体層を薄く保ちつつ、リーク電流を抑制することが可能である。
【０００９】
一形態において、複数の凹部は、１００μｍ２あたり５０個以上３００個以下の割合で分散していてもよい。このような割合で複数の凹部が設けられていることにより、より効果的にリーク電流を抑制することが可能である。また、複数の凹部が略均一に分散していることにより、特定の箇所にリーク電流が集中することが抑制される。したがって、薄膜キャパシタ全体においてリーク電流が抑制することができる。
【００１０】
一形態において、第１電極層の主面には、複数の凹部のそれぞれに隣接する凸部が更に設けられていてもよい。この構成によれば、第１電極層と誘電体層との接触面積が大きくなるので、第１電極層と誘電体層との密着性を高めることができる。
【００１１】
一形態において、凹部の幅は、０．０５μｍ以上０．３μｍ以下であってもよい。この構成によれば、第１電極層に対して誘電体層を積層する際に、複数の凹部に誘電体層が入り込みやすくなる。したがって、第１電極層と誘電体層との密着性を更に高めることができる。
【発明の効果】
【００１２】
本発明によれば、誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタが提供される。
【図面の簡単な説明】
【００１３】
【図１】本発明の一実施形態に係る薄膜キャパシタを概略的に示す断面図である。
【図２】図１の薄膜キャパシタの凹部を示す拡大断面図である。
【図３】図１の第１電極層の主面を示す電子顕微鏡画像である。
【図４】図１の第１電極層の主面を示す原子間力顕微鏡画像である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明の一実施形態に係る薄膜キャパシタを概略的に示す断面図である。図１に示される薄膜キャパシタは、いわゆるＴＦＣＰ（Thin  Film  Capacitor：薄膜キャパシタ）であり、例えば通信端末等に使用される基板に搭載されるキャパシタである。図１に示されるように、薄膜キャパシタ１は、第１電極層１０と、誘電体層２０と、第２電極層３０と、を備えている。第１電極層１０は主面１０ａを有しており、誘電体層２０は、第１電極層１０の主面１０ａに対して積層されている。第２電極層３０は、誘電体層２０に対して積層されている。これにより、誘電体層２０は、第１電極層１０と第２電極層３０との間に挟まれた状態となっている。
【００１６】
第１電極層１０及び第２電極層３０は平板状を呈しており、例えば金属薄膜によって構成されている。第１電極層１０及び第２電極層３０を構成する材料としては、例えば、主成分がニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第１電極層１０及び第２電極層３０の材料は、導電性材料であれば特に限定されない。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。また、第１電極層１０及び第２電極層３０の態様としては、合金や金属間化合物を形成する場合のほか、２種類以上からなる積層体構造である場合も含む。例えば、Ｎｉ薄膜上にＣｕ薄膜を設けた２層構造として電極層を形成してもよい。また、第１電極層１０及び第２電極層３０として純ニッケルを使用する場合、そのニッケルの純度は９９．９９％以上が好ましい。更に、ニッケルを含有する合金の場合、ニッケル以外の金属として含まれる金属は、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、銀（Ａｇ）、銅（Ｃｕ）からなる群より選ばれる少なくとも一種とすれば好適である。また、第１電極層１０と第２電極層３０とは、互いに同一の材料によって構成されていてもよいし、互いに異なる材料によって構成されていてもよい。
【００１７】
第１電極層１０の厚さは、例えば、０．１μｍ〜２００μｍとすることができる。また、第２電極層３０の厚さは、例えば、０．１μｍ〜１０μｍとすることができる。また、上述の第１電極層１０は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る第１電極層１０は基板としても兼用する構成であることが好ましいが、Ｓｉやアルミナなどからなる基板上に第１電極層１０を設けた基板／電極膜構造を採用してもよい。
【００１８】
誘電体層２０は、ペロブスカイト系の誘電体材料から構成されている。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ｘＣａｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３、などのペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３などに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、ＡサイトとＢサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、誘電体層２０の特性制御のため、誘電体層２０に適宜、副成分として添加物質が含有されていてもよい。誘電体層２０の厚さＴは、例えば０．１μｍ以上１．０μｍ以下である。なお、「誘電体層２０の厚さＴ」とは、薄膜キャパシタ１の積層方向における第１電極層１０（主面１０ａ）と第２電極層３０との間の距離である。
【００１９】
次に、図２を参照して、第１電極層１０の主面１０ａについて詳細に説明する。図２は、図１の薄膜キャパシタの凹部を示す拡大断面図である。図２に示されるように、第１電極層１０の主面１０ａには、複数の凹部１１と、複数の凸部１２と、が設けられている。複数の凸部１２は、それぞれ互いに異なる凹部１１に隣接している。ここで、凹部１１と凸部１２とが「隣接している」とは、凹部１１の端部と凸部１２の端部とが互いに連続する箇所を有する状態である。なお、図２においては、１つの凹部１１及び１つの凸部１２のみを拡大して示しているが、凹部１１及び凸部１２は主面１０ａの全面にわたって複数設けられている。より具体的に、複数の凹部１１及び凸部１２は、１００μｍ２あたり５０個以上３００個以下の割合で略均一に分散している。
【００２０】
凹部１１は、例えば中央部が最も深い形状であり、薄膜キャパシタ１の積層方向に沿った断面において、例えば略Ｖ字状を呈している。凹部１１には誘電体層２０が入り込んでおり、誘電体層２０によって凹部１１が充填された状態となっている。凹部１１の深さＨは、例えば０．００５μｍ以上０．５μｍ以下である。誘電体層２０の厚さＴに対する凹部１１の深さＨの割合、すなわち、Ｈ／Ｔの値は、０．０５以上０．５以下とされる。また、凹部１１の幅Ｌは、例えば０．０５μｍ以上０．３μｍ以下である。なお、「凹部１１の深さＨ」とは、積層方向における凹部１１の底部から第１電極層１０の主面１０ａまでの距離である。また、「凹部１１の幅Ｌ」とは、積層方向に直交する方向において、主面１０ａを基準として、凹み始める箇所から凹み終わる箇所までの距離である。例えば、凹部１１の側面と凸部１２の側面とが連続している場合、主面１０ａのうち、凹部１１及び凸部１２が形成されていない領域を基準として第１電極層１０側の部分を凹部１１とし、主面１０ａに対して誘電体層２０側の部分を凸部１２とする。
【００２１】
凸部１２は、例えば中央部が最も高い形状であり、薄膜キャパシタ１の積層方向に沿った断面において、略三角形状を呈している。凸部１２の頂部は、例えば丸みを帯びた形状となっている。凸部１２の高さＤは、例えば０．００５μｍ以上０．０５μｍ以下である。なお、「凸部１２の高さＤ」とは、積層方向における第１電極層１０の主面１０ａから凸部１２の頂部までの距離である。
【００２２】
次に、薄膜キャパシタ１の製造方法について説明する。まず、第１電極層１０となる金属薄膜を準備する。次に、金属薄膜の表面を研磨する。この工程により、複数の凹部１１及び複数の凸部１２が設けられた主面１０ａが形成される。研磨は、例えば遊離砥粒を使用して、バフを１５００〜２３００ｒｐｍで回転させながら金属薄膜を一方向に移動させることにより行うことができる。このような研磨時に、遊離砥粒が金属薄膜の表面を削って金属薄膜に食い込むことによって複数の凹部１１が形成されると考えられる。また、複数の凸部１２は、遊離砥粒によって削られた金属薄膜が変形して形成されると考えられる。このため、凸部１２は、凹部１１に対して一定の方向に隣接して形成される傾向にある。研磨に用いられる遊離砥粒の粒子径は、例えば０．２μｍ〜０．４μｍ程度とすることができる。また、遊離砥粒の平均粒子径は、例えば０．７μｍとすることができる。このような遊離砥粒を用いることにより、凹部１１及び凸部１２を上述の大きさ及び形状等に制御することができる。次に、主面１０ａに対して誘電体膜を積層し、誘電体層２０を形成する。これにより、複数の凹部１１に誘電体層２０が入り込んだ状態となる。最後に、誘電体層２０に対して第２電極層３０を積層する。第２電極層３０は、例えば例えばＤＣスパッタリング等の公知の方法によって形成することができる。
【００２３】
図３は、図１の第１電極層１０の主面１０ａを示す電子顕微鏡画像である。図３に示される第１電極層１０の主面１０ａは、ニッケル（Ｎｉ）の金属薄膜に対して、上記の方法で研磨を行うことにより形成されたものである。図３に示されるように、主面１０ａには複数の凹部１１が形成されていることが確認できる。また、１００μｍ２あたりの凹部１１の数は５０個〜３００個程度であり、複数の凹部１１が略均一に分散して形成されていることが確認できる。したがって、上記の製造方法により、１００μｍ２あたり５０個以上３００個以下の割合で略均一に分散した複数の凹部を有する主面１０ａが形成されることが確認できる。
【００２４】
図４は、図１の第１電極層１０の主面１０ａを原子間力顕微鏡画像である。図４に示される第１電極層１０の主面１０ａは、図３に示される主面１０ａと同様に、ニッケル（Ｎｉ）の金属薄膜に対して上記の方法で研磨を行うことにより形成されたものである。図４に示されるように、主面１０ａには複数の凹部１１及び複数の凸部１２が形成され、複数の凸部１２は、それぞれ互いに異なる凹部１１に隣接していることが確認できる。また、凸部１２は、凹部１１に対して一定の方向に隣接して形成されていることが確認できる。
【００２５】
以上説明したように、本実施形態に係る薄膜キャパシタ１では、誘電体層２０が積層された第１電極層１０の主面１０ａは複数の凹部１１を有する。また、凹部１１の深さをＨとし、誘電体層２０の厚さをＴとしたとき、Ｈ／Ｔは０．０５以上０．５以下である。このように、Ｈ／Ｔの値が０．０５以上０．５以下である凹部１１を複数設けることにより、それぞれの凹部１１が設けられた箇所においては、第１電極層１０と第２電極層３０との間の距離が大きくなり、リーク電流が発生しにくくなる。したがって、誘電体層２０を薄く保ちつつ、リーク電流を抑制することが可能である。
【００２６】
また、Ｈ／Ｔの値が０．０５未満である場合、すなわち、誘電体層２０の厚さＴに対して凹部１１の深さＨが小さすぎる場合、凹部１１が設けられていることによる第１電極層１０と第２電極層３０との間の距離の変化が小さい。このため、リーク電流を抑制するという効果が十分に得られない場合がある。反対に、Ｈ／Ｔの値が０．５を超える場合、すなわち、誘電体層２０の厚さＴに対して凹部１１の深さＨが大きすぎる場合、凹部１１が形成された箇所における静電容量の低下量が大きくなる。また、第１電極層１０の厚さを大きくする必要があるので、薄膜キャパシタ１全体の厚さを小さくすることが困難である。したがって、Ｈ／Ｔの値が０．０５以上０．５以下であることにより、薄膜キャパシタ１の大きさ及び静電容量を維持しつつ、リーク電流を効果的に抑制することができる。
【００２７】
また、複数の凹部１１は、１００μｍ２あたり５０個以上３００個以下の割合で分散している。このような割合で複数の凹部１１が設けられていることにより、より効果的にリーク電流を抑制することが可能である。また、複数の凹部１１が略均一に分散していることにより、特定の箇所にリーク電流が集中することが抑制される。したがって、薄膜キャパシタ全体においてリーク電流が抑制することができる。さらに、特定の箇所にリーク電流が集中することが抑制されることにより、例えばＥＳＤ（Electro  Static  Discharge）等による誘電体層２０の絶縁破壊が起こることを抑制できる。
【００２８】
また、第１電極層１０の主面１０ａには、複数の凹部１１のそれぞれに隣接する凸部１２が更に設けられている。これにより、それぞれの凸部１２が設けられた箇所においては第１電極層１０と第２電極層３０との間の距離が小さくなるので、ぞれぞれの凸部１２は、微少なリーク電流が発生しやすいリークポイントとして機能する。これにより、例えばＥＳＤ等によって大きなリーク電流が発生した場合に、リーク電流が複数のリークポイントに分散されるので、特定の箇所にリーク電流が集中して絶縁破壊が起こることを抑制できる。また、第１電極層１０と誘電体層２０との接触面積が大きくなるので、第１電極層１０と誘電体層２０との密着性を高めることができる。したがって、例えば薄膜キャパシタ１を高周波条件下で動作させた場合であっても、高周波の影響によって第１電極層１０と誘電体層２０との界面に変形が生じることを抑制できる。よって、高周波動作時においても、複数の凸部１２をリークポイントとして機能させることができる。
【００２９】
また、凹部１１の幅Ｌは、０．０５μｍ以上０．３μｍ以下である。これにより、第１電極層１０に対して誘電体層２０を積層する際に、複数の凹部１１に誘電体層２０が入り込みやすくなる。したがって、第１電極層１０と誘電体層２０との密着性を更に高めることができる。
【００３０】
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。例えば、上記の実施形態においては、凸部１２が凹部１１に隣接して設けられている例について説明したが、凸部１２と凹部１１とは互いに隣接していなくてもよい。
【００３１】
また、上記の実施形態では、複数の凹部１１のそれぞれに対して凸部１２が設けられている例について説明したが、全ての凹部１１に対して凸部１２が設けられていなくてもよい。すなわち、凹部１１の数と凸部１２の数とは互いに異なっていてもよい。さらに、主面１０ａには、凸部１２が設けられていなくてもよい。
【００３２】
また、上記の実施形態では、薄膜キャパシタ１の積層方向に沿った断面において、凹部１１の形状が略Ｖ字状であり、凸部１２の形状が略三角形状である例について説明したが、凹部１１及び凸部１２の形状はこれらに限定されない。
【００３３】
また、上記の実施形態では、凹部１１に誘電体層２０が入り込み、誘電体層２０によって凹部１１が充填されている例について説明したが、凹部１１は誘電体層２０によって充填されていなくてもよい。あるいは、誘電体層２０とは異なる材料が凹部１１に充填されていてもよい。例えば、Ａｌ２Ｏ３、ＳｉＮｘ、ＺｒＯ、ＳｉＣ、又はＢＮ等が凹部１１に充填されていてもよい。また、誘電体層２０は、凹部１１に入り込んでいなくてもよい。
【００３４】
また、上記の実施形態では、誘電体層２０が一層である所謂単層の薄膜キャパシタについて説明したが、上記実施形態で説明した構造は、一対の電極層に挟まれた誘電体層を複数層有する所謂多層の薄膜キャパシタにも適用できる。
【符号の説明】
【００３５】
１…薄膜キャパシタ、１０…第１電極層、１０ａ…主面、１１…凹部、１２…凸部、２０…誘電体層、３０…第２電極層、Ｄ…高さ、Ｈ…深さ、Ｌ…幅、Ｔ…厚さ。
【図１】
2019067889.tif 000003
【図２】
2019067889.tif 000004
【図３】
2019067889.tif 000005
【図４】
2019067889.tif 000006