(57)【要約】【課題】ユニポーラ変調でありかつ電流ヒステリシス制御により電流の制御を行うフルブリッジインバータにおいて、高調波除去フィルタと極性を固定するインバータアームに起因する共振電流を抑える。【解決手段】フルブリッジインバータ３は第１の電流ヒステリシス幅ｄｉ１で高周波スイッチングを行うＰＷＭアーム３ｂとインバータの正負の出力極性を決める極性アーム３ａで構成され、それぞれの出力端に平滑リアクトル５、６が接続され、その出力電流を検出する２個の電流センサ９、１０を有し、極性アームには第１の電流ヒステリシス幅の上下限閾値よりも絶対値にて高い値を持つ電流制限用の閾値を持たせ、上記第１の電流ヒステリシス幅ｄｉ１を超えた場合に、インバータの正負の出力極性を一時的に反転させる制御を行う。【選択図】図１
2019058019.tif 000002
【特許請求の範囲】
【請求項１】
直流を交流に変換するフルブリッジ回路を備えた電力変換装置であって、
前記フルブリッジ回路の高周波でスイッチングを行うＰＷＭアームの中間点に接続され、第１の相の電流を検出する第１の電流センサと、
前記フルブリッジ回路の出力極性を決める極性アームの中間点に接続され、第２の相の電流を検出する第２の電流センサと、
前記フルブリッジ回路をユニポーラ変調により制御するとともに、前記第１の電流センサ及び前記第２の電流センサの値を用いて、前記ＰＷＭアーム及び前記極性アームのスイッチングを制御する制御装置と、を備え、
前記制御装置は、
交流電力として出力される出力電流を波形成形する出力電流指令値より低い値に設定された第１の閾値と、前記出力電流指令値より高い値に設定された第２の閾値とで規定された第１の電流ヒステリシス幅に対して、前記第１の電流センサにより検出される前記第１の相の電流値を前記第１の電流ヒステリシス幅内となるように前記ＰＷＭアームのスイッチングを制御し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の電流ヒステリシス幅を超えたときに、前記第２の相の正負の極性を所定期間入れ替えるように、前記極性アームのスイッチングを制御することを特徴とする電力変換装置。
【請求項２】
交流を直流に変換するフルブリッジ回路を備えた電力変換装置であって、
前記フルブリッジ回路の高周波でスイッチングを行うＰＷＭアームの中間点に接続され、第１の相の電流を検出する第１の電流センサと、
前記フルブリッジ回路の出力極性を決める極性アームの中間点に接続され、第２の相の電流を検出する第２の電流センサと、
前記フルブリッジ回路をユニポーラ変調により制御するとともに、前記第１の電流センサ及び前記第２の電流センサの値を用いて、前記ＰＷＭアーム及び前記極性アームのスイッチングを制御する制御装置と、を備え、
前記制御装置は、
交流電力として入力される入力電流を波形成形する入力電流指令値より低い値に設定された第１の閾値と、前記入力電流指令値より高い値に設定された第２の閾値とで規定された第１の電流ヒステリシス幅に対して、前記第１の電流センサにより検出される前記第１の相の電流値を前記第１の電流ヒステリシス幅内となるように前記ＰＷＭアームのスイッチングを制御し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の電流ヒステリシス幅を超えたときに、前記第２の相の正負の極性を所定期間入れ替えるように、前記極性アームのスイッチングを制御することを特徴とする電力変換装置。
【請求項３】
直流と交流を双方向で電力変換可能であることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記ＰＷＭアームの中間点に直列に接続されたリアクトルとコンデンサとからなる第１の相のフィルタ回路と、
前記極性アームの中間点に直列に接続されたリアクトルとコンデンサとからなる第２の相のフィルタ回路と、を備え、
前記第１の電流センサは前記ＰＷＭアームの中間点に接続されたリアクトルの電流を検出し、
前記第２の電流センサは前記極性アームの中間点に接続されたリアクトルの電流を検出することを特徴とする請求項１から３のいずれか１項に記載の電力変換装置。
【請求項５】
前記制御装置は、
前記第２の閾値より高い値である第３の閾値と前記第２の閾値より低い値である第４の閾値と、前記第３の閾値と前記第４の閾値とで規定された第２の電流ヒステリシス幅とに対し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第２の閾値を超え、前記第３の閾値に達した時に、前記第２の相の正負の極性を入れ替え、
その後前記第２の相の電流値が前記第４の閾値に達した時に、前記第２の相の正負の極性を入れ替えて極性を戻すようにし、前記第２の電流ヒステリシス幅で決まる期間、前記第２の相の正負の極性を入れ替えるように前記極性アームのスイッチングを制御することを特徴とする請求項１から４のいずれか１項に記載の電力変換装置。
【請求項６】
前記第４の閾値と前記第１の閾値とは同値であることを特徴とする請求項５に記載の電力変換装置。
【請求項７】
前記制御装置は、
前記第１の閾値より低い値である第５の閾値と前記第１の閾値より高い値である第６の閾値と、前記第５の閾値と前記第６の閾値とで規定された第３の電流ヒステリシス幅とに対し、
前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の閾値を超えて下回り、前記第５の閾値に達した時に、前記第２の相の正負の極性を入れ替え、
その後前記第２の相の電流値が前記第６の閾値に達した時に、前記第２の相の正負の極性を入れ替えて極性を戻すようにし、前記第３の電流ヒステリシス幅で決まる期間、前記第２の相の正負の極性を入れ替えるように前記極性アームのスイッチングを制御することを特徴とする請求項１から６のいずれか１項に記載の電力変換装置。
【請求項８】
前記第６の閾値と前記第２の閾値とは同値であることを特徴とする請求項７に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分散型電源として使われるパワーコンディショナや無停電電源装置等の電力変換装置である、ＤＣ／ＡＣインバータまたはＡＣ／ＤＣコンバータまたは、双方向ＤＣ／ＡＣインバータの変調方法に関するものである。
【背景技術】
【０００２】
系統の停電時の対策として、太陽電池や蓄電池システムに代表される自立して運転できる分散電源や無停電電源装置の需要が高まっている。そのため、バックアップ時間の長さ、平常時の損失低減が求められ、電力変換効率が重要な要素となっている。上記の装置に使われる電力変換装置には直流と交流とを変換するインバータ（ＤＣ／ＡＣインバータ等）を利用しており、そのインバータの高効率な変調方法としてユニポーラ変調がある。
ユニポーラ変調は、例えば特許文献１及び特許文献２に示すように、フルブリッジインバータを構成する２組のインバータアームのうち、一方を高周波にスイッチングし、他方を電源周期の半周期に１回のみスイッチングを行うため、２組とも高周波スイッチングするバイポーラ変調に比べスイッチング損失が少ない変調方式である。
【０００３】
また様々な負荷に安定した波形を出力するためにはインバータの出力制御応答をより高くすることが要求される。そのためにインバータの電流制御応答を上げる方法としてマイコン等による固定スイッチング周波数をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）方式で制御するのではなく、特許文献１に示すようなアナログ制御回路にて電流閾値到達時にスイッチングを行う電流ヒステリシス方式を採用するケースもある。
また、例えば特許文献２の図５に示されているが、各インバータのアーム出力端のリアクトルとともに平滑フィルタを構成するフィルタコンデンサを、各相から直流母線を構成する別のコンデンサの一端に帰線するように接続し、スイッチングにより発生する高周波数成分を除去する方法が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１５２６４７号公報
【特許文献２】特開平９−３０８２６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１、２に示された従来のユニポーラ変調方式のＤＣ／ＡＣインバータでは、ＰＷＭアームの出力端であるＵ相は電流センサを有し電流ヒステリシス制御により一定の電流幅で出力電流は制御される。しかし、極性アームによってインバータの出力極性が切り替えられた時の電位急変に伴い、極性アームの出力端に接続されるリアクトルに過大電流が流れ、フィルタ回路を構成するフィルタ回路のリアクトルとコンデンサとが共振してしまう恐れがあった。極性アームの出力端であるＶ相の出力電流及び高周波数成分の高調波除去フィルタの帰線を経由して流れる電流は制御されていないため、この過電流及び上記過電流に起因する共振電流を制御することができない。そのため、半導体素子の破壊を回避するために、想定外の大きな電流まで考慮し、高電流対応の半導体素子を採用する必要があり、コスト増加に繋がっていた。
【０００６】
この発明は、このような課題を解決するためになされたものであり、インバータの出力極性の切り替え時に発生する共振を伴う過電流を制御、抑制する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明における電力変換装置は、直流を交流に変換するフルブリッジ回路を備えた電力変換装置であって、前記フルブリッジ回路の高周波でスイッチングを行うＰＷＭアームの中間点に接続され、第１の相の電流を検出する第１の電流センサと、前記フルブリッジ回路の出力極性を決める極性アームの中間点に接続され、第２の相の電流を検出する第２の電流センサと、前記フルブリッジ回路をユニポーラ変調で制御するとともに、前記第１の電流センサ及び前記第２の電流センサの値を用いて、前記ＰＷＭアーム及び前記極性アームのスイッチングを制御する制御装置と、を備え、前記制御装置は、交流電力として出力される出力電流を波形成形する電流指令値より低い値に設定された第１の閾値と、前記出力電流指令値より高い値に設定された第２の閾値とで規定された第１の電流ヒステリシス幅に対して、前記第１の電流センサにより検出される前記第１の相の電流値を前記第１の電流ヒステリシス幅内となるように前記ＰＷＭアームのスイッチングを制御し、前記第２の電流センサにより検出される前記第２の相の電流値が前記第１の電流ヒステリシス幅を超えたときに、前記第２の相の正負の極性を所定期間入れ替えるように、前記極性アームのスイッチングを制御することを特徴とするものである。
【発明の効果】
【０００８】
本発明に係る電力変換装置によれば、ＰＷＭアームの中間点に接続された第１の電流センサにより検出される第１の相の電流を出力電流指令値に基づいて設定された第１の電流ヒステリシス幅内で制御するとともに、極性アームの中間点に接続された第２の電流センサにより検出される第２の相の電流が第１の電流ヒステリシス幅を超えた時に第２の相の正負の極性を所定期間入れ替えるように、極性アームのスイッチングを制御するようにしたので、インバータの出力極性が切り替えられた時に発生する共振を伴う過電流を抑制することができる。すなわち、急な電位変動が発生し出力が大きく振動する場合に、一時的に極性アームが高周波で出力極性の切り替えを行い、共振を伴う過電流を制御できることから、半導体素子の故障を抑制できる。これにより高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置の回路図である。
【図２】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置の出力電圧指令値（波形）、出力電流指令値（波形）とユニポーラ変調時の半導体スイッチング素子のゲート信号の波形を示した図である。
【図３】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置のＰＷＭアームについての第１の電流ヒステリシス幅と第１の出力相であるＵ相の出力電流による電流ヒステリシス制御を説明するための図である。
【図４】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置に発生する共振電流経路の一例を示した図である。
【図５】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第２の電流ヒステリシス幅を用いた説明図である。
【図６】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で図５とは異なる幅の第２の電流ヒステリシス幅を用いた説明図である。
【図７】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第３の電流ヒステリシス幅を用いた説明図である。
【図８】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で図７とは異なる幅の第３の電流ヒステリシス幅を用いた説明図である。
【図９】本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置に発生する共振電流経路の別の例を示した図である。
【図１０】本発明の実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第２及び第３の電流ヒステリシス幅を用いた説明図である。
【図１１】本発明の実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第２及び第３の電流ヒステリシス幅を用いた別の説明図である。
【図１２】本発明の実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第２及び第３の電流ヒステリシス幅を用いた別の説明図である。
【図１３】本発明の実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第２及び第３の電流ヒステリシス幅を用いた別の説明図である。
【図１４】本発明の実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームのスイッチング状態を強制反転させるための電流ヒステリシス制御を説明するための図で第２及び第３の電流ヒステリシス幅を用いた別の説明図である。
【図１５】本発明の実施の形態３に係るＡＣ／ＤＣコンバータである電力変換装置の回路図である。
【図１６】本発明の実施の形態３に係るに係るＡＣ／ＤＣコンバータである電力変換装置の入力電圧（波形）、入力電流（波形）とユニポーラ変調時の各半導体スイッチング素子のゲート信号の波形を示した図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態について図を参照して説明する。なお、各図中、同一符号は、同一または相当部分を示すものとする。
【００１１】
実施の形態１．
本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置について、図を用いて説明する。
図１は本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置１００の回路構成を示した図である。
ＤＣ／ＡＣインバータ１００は直流電源１から出力を交流に変換し、負荷１５に出力する。直流電源１には、インバータの母線用のコンデンサ２が並列に接続される。このコンデンサ２の電圧を母線電圧としたフルブリッジ回路３は半導体素子Ｑ１、Ｑ２、Ｑ３、Ｑ４で構成される。フルブリッジ回路３に用いるＱ１からＱ４の半導体素子にはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔｉｖｅ  Ｔｒａｎｓｉｓｔｏｒ）などに代表される自己消弧形の半導体スイッチング素子が用いられる。このスイッチングを行う半導体素子はそれぞれ並列にフリーホイールダイオードが接続されている。ＭＯＳＦＥＴの場合はフリーホイールダイオードを接続せずに寄生ダイオードを利用してもよい。
なお、直流電源１は通常の電源だけでなく、太陽電池や蓄電池のような直流分散電源等でも良いし、ＤＣ／ＤＣコンバータの直流出力等でも良い。
【００１２】
本実施の形態に係るＤＣ／ＡＣインバータ１００はユニポーラ変調により出力波形を制御するものであり、フルブリッジ回路３において半導体素子Ｑ１とＱ２で構成されるブリッジを極性アーム３ａ、半導体素子Ｑ３とＱ４で構成されるブリッジをＰＷＭアーム３ｂと呼ぶ。
また、ＰＷＭアーム３ｂの出力相をＵ相とし、ＰＷＭアーム３ｂの中間点３ｂ１（出力端）にはＵ相のリアクトル５が接続され、極性アーム３ａの出力相をＶ相とし、極性アーム３ａの中間点３ａ１（出力端）にはＶ相のリアクトル６が接続される。このＵ相とＶ相の出力の線間電圧が負荷１５に印加され電力が出力される。
【００１３】
Ｕ相のリアクトル５にはコンデンサ７が接続されて、リアクトル５とコンデンサ７でフィルタを構成する。また、Ｖ相のリアクトル６にはコンデンサ８が接続されて、リアクトル６とコンデンサ８とでフィルタを構成する。コンデンサ７とコンデンサ８とは直列に接続され、そのコンデンサ中性点２８と直流母線の低電位側である直流母線Ｎ接点２７が結線される。この接続間には抵抗を挿入してもよい。またフィルタコンデンサ中性点２８と直流母線の高電位側である直流母線Ｐ接点２６を結線してもよい。
第１の出力相であるＵ相のリアクトル電流１７を検出する第１の電流センサ９及び第２の出力相であるＶ相のリアクトル電流１８を検出する第２の電流センサ１０を備え、またインバータ母線電圧を検出する直流電圧センサ１１及び出力交流電圧を検出する交流電圧センサ１２を備え、これら２つの電流センサと２つの電圧センサの情報は制御装置１６に入力にされる。制御装置１６からは各半導体素子を制御するため極性アーム用ゲート信号１３及びＰＷＭアーム用ゲート信号１４が出力され、ＤＣ／ＡＣインバータ１００の動作が制御される。
【００１４】
次に動作について説明する。
図２は実施の形態１に係るＤＣ／ＡＣインバータ１００の出力電圧指令値（波形）、出力電流指令値（波形）２１ａ及び各スイッチング素子である半導体素子のゲート信号の波形を示した図である。出力電圧指令値及び出力電流指令値は正弦波であり、出力電流指令値２１ａは図１における出力電流２１を波形成形する指令信号である。ユニポーラ変調では、極性アーム用ゲート信号１３により極性アームを構成する半導体素子Ｑ１とＱ２は、正弦波の半周期に１回スイッチングされる。ＰＷＭアーム３ｂを構成する半導体素子Ｑ３とＱ４は、ＰＷＭアーム用ゲート信号１４により正弦波を形成するように高周波でオンオフのスイッチングが行われる。このスイッチングにはパルス幅変調（ＰＷＭ方式）が使われることが多いが、本実施の形態では電流ヒステリシス制御により前記ＰＷＭアーム３ｂの半導体素子Ｑ３とＱ４のスイッチング動作が決定される。
【００１５】
［ＰＷＭアームの電流ヒステリシス制御］
以下、この電流ヒステリシス制御について図を参照して説明する。
電流ヒステリシス制御は、出力電流２１を一定の変動幅内の所望の波形に成形するために、ＰＷＭアーム３ｂのＵ相の出力電流であるＵ相のリアクトル電流１７を制御する方法である。
図３は電流ヒステリシス制御を説明するための図である。図３において、出力電流指令値２１ａは図２に示された正弦波である出力電流指令値２１ａの一部である。この出力電流指令値２１ａは以下に示す理由で一定の変動をするが、一定の変動幅を許容し、所望の出力電流２１を波形成形する。
直流電源１の出力であるインバータ母線電圧は出力する交流電圧のピーク値より大きく設定される。インバータの母線電圧は直流電圧センサ１１で、出力の交流電圧は交流電圧センサ１２でそれぞれ検出される。ＰＷＭアーム３ｂの半導体素子Ｑ３をオンしＱ４をオフする条件では、リアクトルで発生するリプル電流は上昇する。また半導体素子Ｑ３をオフしＱ４をオンする条件では、リアクトルで発生するリプル電流は下降する。すなわち、リプル電流の増減分、Ｕ相のリアクトル電流１７は変動する。
【００１６】
そこで、出力電流指令値２１ａを基準にし、この出力電流指令値２１ａより低い値に第１の閾値Ｔｈ１としてＰＷＭアーム用第１のセット信号１９を設ける。また、出力電流指令値２１ａより高い値に第２の閾値Ｔｈ２としてＰＷＭアーム用第１のリセット信号２０を設ける。前記第１の閾値Ｔｈ１と第２の閾値Ｔｈ２とで規定される電流幅を第１の電流ヒステリシス幅ｄｉ１とする。図３において、ＰＷＭアーム用第１のセット信号１９（第１の閾値Ｔｈ１）及びＰＷＭアーム用第１のリセット信号２０（第２の閾値Ｔｈ２）を一点鎖線で示している。
まず、図中時刻ｔ１において、半導体素子Ｑ３がオンＱ４がオフの状態であり、リプル電流増加に伴い、Ｕ相リアクトル電流センサ９で検出されるＵ相リアクトル電流１７は上昇する（ステップ１（Ｓ１））。時刻ｔ２において、Ｕ相リアクトル電流１７の値が第２の閾値Ｔｈ２に達した時、制御装置１６からのＰＷＭアーム用ゲート信号１４によりＰＷＭアーム３ｂのスイッチング状態を半導体素子Ｑ３がオンからオフに、Ｑ４がオフからオンになるように制御し、出力電流を下降させる（ステップ２（Ｓ２））。
時刻ｔ３において、Ｕ相リアクトル電流１７の値が第１の閾値Ｔｈ１に達した時、制御装置１６からのＰＷＭアーム用ゲート信号１４によりＰＷＭアーム３ｂのスイッチング状態を半導体素子Ｑ３がオフからオンに、Ｑ４がオンからオフになるように制御し、出力電流を上昇させる（ステップ３（Ｓ３））。
【００１７】
図３に示すように、第１の電流ヒステリシス幅ｄｉ１内にＵ相リアクトル電流１７が収まるように、順次時刻ｔ１、ｔ２、ｔ３・・・のタイミングで、ＰＷＭアーム３ｂの半導体素子Ｑ３、Ｑ４を制御して電流ヒステリシス制御を行う。その結果が、図２の半導体素子Ｑ３、Ｑ４のゲート信号のパルス波形である。制御されたＵ相リアクトル電流１７は平均的には出力電流指令値２１ａとほぼ等しくなる。さらに、制御されたＵ相リアクトル電流１７はフィルタコンデンサ７により高周波成分が除去され、出力電流指令値２１ａによる出力電流２１が得られる。
【００１８】
［共振電流と極性アームの電流ヒステリシス制御］
次に、共振を伴う過電流について説明する。
図４は、図１の回路おいて共振電流が流れる経路を示したものである。図において、極性アーム３ａの半導体素子Ｑ２がオンしている状態でＶ相のフィルタを構成するリアクトル６とコンデンサ８とが共振し、共振電流Ｉｒがフィルタコンデンサの中性点２８と直流母線Ｎ接点２７を結線した配線を介して流れる。
この共振電流の発生の主原因は、本回路がユニポーラ変調であり、極性が入れ替わる時、すなわち極性アーム３ａにて半導体素子Ｑ１がオンの状態から半導体素子Ｑ２がオンとなる状態に切り替わった時の出力電位の急変によるものである。回路的には交流ゼロクロス時のように電位が変わることになる。この共振電流はＵ相のフィルタリアクトル５には流れないため、前述したＵ相リアクトル電流センサ９を用いたＰＷＭアーム３ｂでの電流ヒステリシス制御には考慮されない。そのため、この共振を伴う過電流に対して無制御状態となってしまう。
上記過電流がフィルタコンデンサ８に流れることから出力の交流電圧には過電流位相に対してコンデンサによる遅れ位相となる成分が高調波として重畳するため歪んだ電圧波形となる。本制御にて出力電流指令値２１ａは交流電圧センサ１２で得られる検出値と目標値の差分を偏差として電圧を正弦波に制御していることから、結果出力電流指令値２１ａが交流電圧歪みと同様に歪むことで、出力されるＵ相リアクトル電流１７も歪むことになる。
【００１９】
過電流発生時にこの過電流を一定の範囲内に抑制するため、本実施の形態ではＶ相リアクトル電流センサ１０により検出される第２の出力相であるＶ相のリアクトル電流１８の値に基づいて、極性アーム３ａの半導体素子Ｑ１、Ｑ２のスイッチング状態を強制的に反転させるように制御する。
以下、図を参照して制御動作の例について説明する。
【００２０】
図５は、本実施の形態１における極性アーム３ａのスイッチング状態を強制的に反転させるための極性アーム用電流ヒステリシス制御を説明するための図である。図中（ａ）は図２のうち出力波形（出力電圧指令値及び出力電流指令値）と半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。図中（ｂ）は（ａ）中破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図中（ｃ）は（ｂ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
図５では、Ｖ相のリアクトル電流１８が第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０を超える場合について説明する。図中（ｂ）において、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より高い値に第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２を、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より低い値に第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３を設定する。
【００２１】
まず、時刻ｔ１１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。領域Ｐｏにおいては時刻ｔ１１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は上昇し、時刻ｔ１２で第３の閾値Ｔｈ３の値に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
【００２２】
強制極性反転モードに入ると、Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は低下する。時刻ｔ１３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４の値を下回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。図５では、時刻ｔ１３以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
なお、通常極性モードでのインバータ極性の決定は、出力する交流電圧指令値の正負条件を用いて決定するが、極性の決定は電流指令値の正負条件を用いてもよい。
【００２３】
ここで、第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２の値と第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３の値との間の電流幅を第２の電流ヒステリシス幅ｄｉ２とする。
【００２４】
図５では、第４の閾値Ｔｈ４は出力電流指令値２１ａより高く設定されていたが、出力電流指令値２１ａより低く設定してもよい。また、Ｖ相のリアクトル電流１８が第３の閾値Ｔｈ３に達したのが１回の例であったが、複数回到達しても制御可能であることは言うまでもない。
図６は、図５中（ｂ）において第４の閾値Ｔｈ４を出力電流指令値２１ａより低く設定した例を示した図である。図６中（ａ）は図５中（ａ）の破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図６中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
【００２５】
制御動作は図５を用いて説明したと同様である。時刻ｔ１１で極性が反転し、通常極性モードに入った後、Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は上昇し、時刻ｔ１２で第３の閾値Ｔｈ３に到達する。ここで、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、強制極性反転モードとなる。時刻ｔ１３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４の値を下回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、通常極性モードに戻る。Ｖ相リアクトル電流１８の値はその後、ｔ１４で再度第３の閾値Ｔｈ３に到達し、ここで、制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、強制極性反転モードとなる。その後、時刻ｔ１５でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４での値を下回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、通常極性モードに戻る。
【００２６】
図６のように、Ｖ相のリアクトル電流１８が第３の閾値Ｔｈ３に複数回達しても強制極性反転モードになるように制御することは可能であり、共振を伴う過電流を抑制できる。
また、第４の閾値Ｔｈ４を出力電流指令値２１ａより低くすると第２の電流ヒステリシス幅ｄｉ２は大きくなる。
【００２７】
次に、Ｖ相のリアクトル電流１８が第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９を超えて低下する場合について図を参照して説明する。
図７は、本実施の形態１における極性アーム３ａのスイッチング状態を強制的に反転させるための極性アーム用ヒステリシス制御を説明するための図である。図中（ａ）は、図５中（ａ）の破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
図中（ｂ）において、第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より低い値に第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値を、第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より高い値に第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を設定する。
【００２８】
まず、時刻ｔ２１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。領域Ｐｏにおいて、時刻ｔ２１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は、時刻ｔ２２で第５の閾値Ｔｈ５に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
【００２９】
強制極性反転モードに入ると、Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は上昇する。時刻ｔ２３でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６の値を上回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。その後、再度Ｖ相リアクトル電流１８の値は、時刻ｔ２４で第５の閾値Ｔｈ５に到達し、ここで制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオフからオンに、半導体素子Ｑ２がオンからオフになり、強制極性反転モードとなる。その後、Ｖ相リアクトル電流１８の値は上昇し、時刻ｔ２５でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６の値を上回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンになり、通常極性モードに戻る。
図７において、時刻ｔ２５以降、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
【００３０】
ここで、第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値と第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値との間の電流幅を第３の電流ヒステリシス幅ｄｉ３とする。
【００３１】
図７では、第６の閾値Ｔｈ６の値は出力電流指令値２１ａより低く設定されていたが、出力電流指令値２１ａより高く設定してもよい。また、Ｖ相のリアクトル電流１８が第６の閾値Ｔｈ６に２回に達した例を示したが、１回であっても複数回到達しても制御可能であることは言うまでもない。
図８は、図７中（ｂ）において第６の閾値Ｔｈ６の値を出力電流指令値２１ａより高く設定した例を示した図である。図８中（ａ）は図５中（ａ）の破線で示した極性の反転する領域Ｐｏでの出力電流波形の一例を拡大して示したものである。図８中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
【００３２】
制御動作は図７を用いて説明したと同様である。すなわち、時刻ｔ２１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。時刻ｔ２１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は、時刻ｔ２２で第５の閾値Ｔｈ５の値に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
【００３３】
強制極性反転モードに入ると、Ｖ相リアクトル電流１８の値は上昇する。時刻ｔ２３でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６の値を上回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。
【００３４】
図８では、Ｖ相のリアクトル電流１８が第６の閾値Ｔｈ６に１回に達した例である。
また、時刻ｔ２３以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
図８のように、第６の閾値Ｔｈ６の値を出力電流指令値２１ａより高く設定すると第３の電流ヒステリシス幅ｄｉ３は図７と比して大きくなる。
図６や図８のように第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３を大きくすることは、スイッチング周波数を小さくすることになる。通常極性モードだけの切り替えに比して通常モード期間内にスイッチングが生じるとその分損失が生じることになる。ここで、スイッチング周波数の増加を抑制することで、電力変換装置の効率への影響を小さくすることができる。
以上説明したように、極性アームの電流ヒステリシス制御を用いて制御されたＶ相リアクトル電流１８は、平均的には出力電流指令値２１ａとほぼ等しくなる。さらに、制御されたＶ相リアクトル電流１８はコンデンサ８により高周波成分が除去され、出力電流指令値２１ａによる出力電流２１が得られる。
【００３５】
本実施の形態１では、半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられた時の共振を伴う過電流抑制について説明したが、半導体素子Ｑ２がオンからオフに、半導体素子Ｑ１がオフからオンに切り替えられた場合に発生する共振を伴う過電流についても同様の制御で抑制することができる。
この場合、図９に示すように共振電流Ｉｒが流れるが、上述のように通常極性モードと強制極性反転モードが切り替えられるように制御すればよい。
【００３６】
本実施の形態１によれば、共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
【００３７】
実施の形態２．
実施の形態１では、図１は本発明の実施の形態１に係るＤＣ／ＡＣインバータである電力変換装置１００について、ＰＷＭアームの電流ヒステリシス制御と極性アームの電流ヒステリシス制御とを用いて、出力電流を制御する方法について説明した。極性アームの電流ヒステリシス制御については、Ｖ相リアクトル電流１８の値が第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３との範囲内での制御を個別に説明したが、本実施の形態２では、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した例について説明する。
【００３８】
図１０は本実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームの電流ヒステリシス制御を説明する図である。
図中（ａ）において、図５中（ｂ）のように、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より高い値に第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２を、第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０より低い値に第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３を設定する。また、図１０中（ａ）において、図７中（ａ）のように第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より低い値に第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値を、第１の閾値Ｔｈ１であるＰＷＭアーム用第１のセット信号１９より高い値に第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を設定する。
図中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
【００３９】
まず、時刻ｔ３１で極性アーム用ゲート信号１３により半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。極性が変わる領域Ｐｏにおいて、時刻ｔ３１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されたＶ相リアクトル電流１８の値は、時刻ｔ３２で第３の閾値Ｔｈ３に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、インバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
【００４０】
強制極性反転モードに入ると、Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は低下する。時刻ｔ３３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４の値を下回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。
その後、Ｖ相リアクトル電流１８の値は、時刻ｔ３４で第５の閾値Ｔｈ５に到達し、ここで制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフとなり、強制極性反転モードとなる。その後、Ｖ相リアクトル電流１８の値は上昇し、時刻ｔ３５でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を上回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンとなり、通常極性モードに戻る。
図１０では、時刻ｔ３５以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となっている。
【００４１】
図１１は本実施の形態２に係るＤＣ／ＡＣインバータである電力変換装置の極性アームの別の電流ヒステリシス制御を説明する図である。
図１０と異なるのは、図中（ａ）において、第４の閾値Ｔｈ４は出力電流指令値２１より低く（図６参照）、第６の閾値Ｔｈ６の値は出力電流指令値２１ａより高く設定（図８参照）している。
図中（ｂ）は（ａ）中のＶ相のリアクトル電流１８の電流値によりスイッチング状態が切り替えられる半導体素子Ｑ１、Ｑ２のゲート信号を示したものである。
図中（ｂ）の制御動作は図１１と同様である。
【００４２】
このように、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
また、図１０と図１１を比較すると第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方とも図１０の方が小さく、強制極性反転モードの期間が短くなる。従って、スイッチング周波数は高くなるためスイッチング損失が多く発生する。そのため、電力変換装置の効率の点では、図１１のほうが有利である。
【００４３】
次に、各閾値の設定と第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３との関係について検討する。
図５、６、１０、１１で示したように、Ｖ相リアクトル電流１８の値が第３の閾値Ｔｈ３に到達して強制極性反転モードとなり、第４の閾値Ｔｈ４を下回った時に通常極性モードに戻り、第１の電流ヒステリシス幅ｄｉ１内で制御される。また、第４の閾値Ｔｈ４は小さい方が第２の電流ヒステリシス幅ｄｉ２は大きくなり、スイッチング損失の点で有利であり、第４の閾値Ｔｈ４は第２の閾値Ｔｈ２より小さいため、Ｔｈ２＞Ｔｈ４≧Ｔｈ１の関係であることがわかる。
図１２は図１１において、Ｔｈ４＝Ｔｈ１とした場合のＶ相のリアクトル電流１８の電流値の制御を示したものである。
図１２は図１１の場合よりも、時刻ｔ４２とｔ４３の間の強制極性反転モードの期間が長くなり第２の電流ヒステリシス幅ｄｉ２が大きくなる。
【００４４】
また、図７、８、１０、１１で示したように、Ｖ相リアクトル電流１８の値が第５の閾値Ｔｈ５に到達して強制極性反転モードとなり、第６の閾値Ｔｈ６を上回った時に通常極性モードに戻り、第１の電流ヒステリシス幅ｄｉ１内で制御される。第６の閾値Ｔｈ６は大きい方が第３の電流ヒステリシス幅ｄｉ３は大きくなり、スイッチング損失の点で有利であり、第６の閾値Ｔｈ６は第２の閾値Ｔｈ１より大きいため、Ｔｈ２≧Ｔｈ６＞Ｔｈ１の関係であることがわかる。
図１３は図１１において、Ｔｈ２＝Ｔｈ６とした場合のＶ相のリアクトル電流１８の電流値の制御を示したものである。
図１３は図１１の場合よりも、時刻ｔ５４とｔ５５の間の強制極性反転モードの期間が長くなり第３の電流ヒステリシス幅ｄｉ３が大きくなる。
【００４５】
さらに、図１４は図１１において、Ｔｈ４＝Ｔｈ１かつＴｈ２＝Ｔｈ６とした場合のＶ相のリアクトル電流１８の電流値の制御を示したものである。図１４は図１１、１２、１３のいずれの場合よりも、時刻ｔ６２とｔ６３との間および時刻ｔ６４とｔ６５との間の
強制極性反転モードの期間が長くなり、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３ともに大きくなる。すなわち、スイッチング周波数を抑え、スイッチング損失の低減が可能となり、電力変換装置の効率化に寄与できる。
また、電流ヒステリシス制御はその閾値判定を制御装置１６内のアナログ回路で判定しゲート信号１３として出力する。実施の形態１及び実施の形態２で示した電流ヒステリシス制御に関する第１から第６の閾値のうち１つまたは２つを併用することで、６個の閾値数を５個あるいは４個に減らすことが可能となる。そのため、制御装置１６の閾値作成用の演算回路数を減らすことができる。
【００４６】
なお、本実施の形態２では図１０から図１４で、第３の閾値Ｔｈ３および第５の閾値Ｔｈ５に達する回数がそれぞれ１回の例を説明したが複数回生じても制御することができる。
【００４７】
このように、閾値を適切に設定することで、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
【００４８】
実施の形態３．
本発明の実施の形態３に係るＡＣ／ＤＣコンバータである電力変換装置について、図を用いて説明する。
図１５は本発明の実施の形態３に係るＡＣ／ＤＣコンバータである電力変換装置２００の回路構成を示した図である。電力変換装置１００の回路構成は実施の形態１の電力変換装置１００と同様であるが、ＡＣ／ＤＣコンバータである電力変換装置２００には直流負荷２９とコンバータの直流出力であるコンデンサ２が並列に接続され、Ｕ相フィルタ用のコンデンサ７とＶ相フィルタ用のコンデンサ８に交流電源３０から電力（入力電流２１ｂ）が入力される点が異なる。
また、リアクトル５とコンデンサ７及びリアクトル６とコンデンサ８でそれぞれ入力フィルタ部を構成する。
【００４９】
次に動作について説明する。
本発明の実施の形態３に係るＡＣ／ＤＣコンバータ２００は、ユニポーラ変調により出力波形を制御する。
図１６は実施の形態２に係るＡＣ／ＤＣコンバータ２００への入力電力である正弦波の交流電力波形（電圧、電流）と直流変換するための各スイッチング素子のゲート信号の波形を示した図である。極性アーム３ａを構成する半導体素子のうち交流電圧が正の期間では半導体素子Q２をオン、負では半導体素子Q１をオンし、ＰＷＭアーム３ｂを構成する半導体素子Q３、Q４をＰＷＭ制御することで直流のパルス波形に変換し、整流されて所望の電圧をコンデンサ２に出力する。
ユニポーラ変調では、極性アーム用ゲート信号１３により極性アーム３ａを構成する半導体素子Ｑ１と半導体素子Ｑ２とは、正弦波の半周期に１回スイッチングされる。ＰＷＭアーム３ｂを構成する半導体素子Ｑ３、Ｑ４は、ＰＷＭアーム用ゲート信号１４により直流のパルス波形を形成するように高周波でオンオフのスイッチングが行われる。このスイッチングにはパルス幅変調（ＰＷＭ方式）が使われることが多いが、本実施の形態３では実施の形態１と同様に電流ヒステリシス制御により前記ＰＷＭアーム３ｂの半導体素子Ｑ３とＱ４のスイッチング動作が決定される。
【００５０】
［ＰＷＭアームの電流ヒステリシス制御］
本実施の形態３では実施の形態１と同様に、交流側より直流側の方の電圧を高く設定する。すなわち、直流電圧センサ１１で検出されるコンバータ出力である直流電圧は、交流電圧センサ１２でそれぞれ検出される入力側の交流電圧のピーク値より大きく設定される。そのため、ＰＷＭアーム３ｂの半導体素子Ｑ３をオンしＱ４をオフする条件では、リアクトルで発生するリプル電流は上昇する。また半導体素子Ｑ３をオフしＱ４をオンする条件では、リアクトルで発生するリプル電流は下降する。
このリプル電流の影響により、交流電源からの出力である交流電流に高調波が重畳し、最終的に変換された直流出力に影響を及ぼす。そのため、このリプル電流の影響を抑制するために実施の形態１の図３のように、第１の電流ヒステリシス幅ｄｉ１内にコンバータへの入力電流を制御する。第１の電流ヒステリシス幅ｄｉ１は第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０と第２の閾値Ｔｈ２であるＰＷＭアーム用第１のリセット信号２０とで規定されることも実施の形態１と同様である。なお、本実施の形態３では、図３の出力電流指令値２１ａを入力電流指令値２１ｃと読み替える。なお、入力電流指令値２１ｃは、入力電流２１ｂを波形成形する指令信号である。
ＰＷＭアーム３ｂの電流ヒステリシス制御は図３に倣い、実施の形態１と同様のためここでは説明を省略する。
【００５１】
［共振電流と極性アームの電流ヒステリシス制御］
次に、共振を伴う過電流について説明する。
本実施の形態３に係るＡＣ／ＤＣコンバータ２００においても、反周期ごとに半導体素子Ｑ１とＱ２のスイッチングにより極性が反転するため、実施の形態１で説明したと同様に、過電流が発生しＶ相のフィルタであるリアクトル６とコンデンサ８とが共振による過電流の恐れがある。そのため、本実施の形態３においても極性アーム３ａのスイッチング状態を強制的に反転させるための極性アーム用電流ヒステリシス制御を用いる。
【００５２】
実施の形態３に係る極性アーム用電流ヒステリシス制御も実施の形態１における極性アーム用電流ヒステリシス制御と同様である。ここでは実施の形態２の図１０を参照して本実施の形態３に係るＡＣ／ＤＣコンバータ２００における極性アームの電流ヒステリシス制御の一例を説明する。なお、図中の出力電流指令値２１ａを入力電流指令値２１ｃと読み替える。
図において、第３の閾値Ｔｈ３から第６の閾値Ｔｈ６を設定することも実施の形態１と同様である。
まず、時刻ｔ３１で極性アーム用ゲート信号１３により、半導体素子Ｑ１がオンからオフに、半導体素子Ｑ２がオフからオンに切り替えられる。実施の形態１、２の領域Ｐｏと同様に本実施の形態で説明する極性が反転する領域では、時刻ｔ３１以降は半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態であり、これを通常極性モードとする。Ｖ相リアクトル電流センサ１０で検出されるＶ相リアクトル電流１８の値は、時刻ｔ３２で第３の閾値Ｔｈ３である極性アーム用第２のセット信号２２の値に到達する。ここで、制御装置１６からの極性アーム用ゲート信号１３により、コンバータ出力極性を現在のスイッチング状態である半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンから、半導体素子Ｑ１がオン、半導体素子Ｑ２がオフに強制的に反転させる。この時の状態を強制極性反転モードとする。
【００５３】
強制極性反転モードに入ると、Ｖ相リアクトル電流１８の値は低下する。時刻ｔ３３でＶ相リアクトル電流１８の値が、第４の閾値Ｔｈ４である極性アーム用第２のリセット信号２３の値を下回った時、制御装置１６からの極性アーム用ゲート信号１３により、強制極性反転モードを終了し通常極性モードに移行する。すなわち、極性アーム３ａの半導体素子Ｑ１がオン、半導体素子Ｑ２がオフの状態から、半導体素子Ｑ１がオフ、半導体素子Ｑ２がオンの状態に移行し、通常極性モードとなる。
その後、Ｖ相リアクトル電流１８の値は、時刻ｔ３４で第５の閾値Ｔｈ５である極性アーム用第３のセット信号２４の値に到達し、ここで制御装置１６からの極性アーム用ゲート信号１３により、再度極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、強制極性反転モードとなる。その後、Ｖ相リアクトル電流１８の値は上昇し、時刻ｔ３５でＶ相リアクトル電流１８の値が、第６の閾値Ｔｈ６である極性アーム用第３のリセット信号２５の値を上回った時、極性アーム３ａの半導体素子Ｑ１、Ｑ２がそれぞれスイッチングし、通常極性モードに戻る。
実施の形態２と同様、時刻ｔ３５以降では、Ｖ相リアクトル電流１８は、第１の電流ヒステリシス幅ｄｉ１内で変動した例であり、Ｕ相リアクトル電流１７と同様の挙動となる。
【００５４】
以上実施の形態２の図１０を参照して説明したが、各閾値の設定、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３との関係についても実施の形態２と同様である。すなわち、第４の閾値Ｔｈ４は小さい方が第２の電流ヒステリシス幅ｄｉ２は大きくなり、スイッチング損失の点で有利であり、Ｔｈ２＞Ｔｈ４≧Ｔｈ１の関係がある。第６の閾値Ｔｈ６は大きい方が第３の電流ヒステリシス幅ｄｉ３は大きくなり、スイッチング損失の点で有利でありＴｈ２≧Ｔｈ６＞Ｔｈ１の関係がある。Ｔｈ４＝Ｔｈ１、Ｔｈ２＝Ｔｈ６とした場合、スイッチング損失が抑制されるだけでなく、閾値数を５個あるいは４個に減らすことが可能となり、制御装置１６の閾値作成用の演算回路数を減らすことができる。
また、本実施の形態３では実施の形態２の図１０に倣って、第３の閾値Ｔｈ３および第５の閾値Ｔｈ５に達する回数がそれぞれ１回の例を説明したが複数回生じても制御可能であることは言うまでもない。
【００５５】
以上のように、実施の形態３に係るＡＣ／ＤＣコンバータにおいて、閾値を適切に設定することで、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、記極性アームの動作による共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
【００５６】
実施の形態４．
上記実施の形態１から３では、電力変換装置としてＤＣ／ＡＣインバータとＡＣ／ＤＣコンバータとを個別に説明したが、電力変換装置は双方向インバータであってもよい。
たとえば、図１において直流電源１を蓄電池、負荷１５を交流電力系統への接続機器とし、順方向として図１のＤＣ／ＡＣインバータを動作させ、逆方向として図１５のＡＣ／ＤＣコンバータを動作させることができる。また、同様に順方向として図１５のＡＣ／ＤＣコンバータを動作させ、逆方向として図１のＤＣ／ＡＣインバータを動作させることもできる。
【００５７】
本実施の形態４に係る双方向インバータは、実施の形態１から３で説明した制御で動作するので、実施の形態１から３と同様の効果を奏する。
すなわち、実施の形態４に係る双方向インバータにおいて、閾値を適切に設定することで、第２の電流ヒステリシス幅ｄｉ２及び第３の電流ヒステリシス幅ｄｉ３の両方を考慮した制御を行うことができる。従って、記極性アームの動作による共振を伴う過電流を制御できるため、高電流瞬時値が高くなる位相ではユニポーラ変調を維持でき、かつ歪の少ない電圧波形を出力可能となるため、品質の高い電力変換器を提供可能となる。また、半導体素子の故障を抑制できる、あるいは、故障抑制のために高耐電流の半導体素子を使わなくてもよく、電力変換装置の低コスト化に寄与できる。
【００５８】
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００５９】
１  直流電源、        ２  コンデンサ、        ３  フルブリッジ回路、
３ａ  極性アーム、    ３ａ１  極性アームの中間点、    ３ｂ  ＰＷＭアーム、
３ｂ１  ＰＷＭアームの中間点、    ５、６  リアクトル、
７、８  コンデンサ、  ９  Ｕ相リアクトル電流センサ、
１０  Ｖ相リアクトル電流センサ、  １１  直流電圧センサ、
１２  交流電圧センサ、  １３  極性アーム用ゲート信号、
１４  ＰＷＭアーム用ゲート信号、  １５  負荷、  １６  制御装置、
１７  Ｕ相リアクトル電流、        １８  Ｖ相リアクトル電流、
１９  ＰＷＭアーム用第１のセット信号、２０  ＰＷＭアーム用第１のリセット信号、
２１  出力電流、        ２１ａ  出力電流指令値、  ２１ｂ  入力電流、
２１ｃ  入力電流指令値、  ２２  極性アーム用第２のセット信号、
２３  極性アーム用第２のリセット信号、  ２４  極性アーム用第３のセット信号、
２５  極性アーム用第３のリセット信号、  ２６  直流母線Ｐ接点、
２７  直流母線Ｎ接点、            ２８  フィルタコンデンサ中性点、
２９  直流負荷、        ３０  交流電源、  １００  ＤＣ／ＡＣインバータ、
２００  ＡＣ／ＤＣコンバータ、
ｄｉ１  第１の電流ヒステリシス幅、  ｄｉ２  第２の電流ヒステリシス幅、
ｄｉ３  第３の電流ヒステリシス幅、  Ｉｒ  共振電流、
Ｐｏ  極性の反転する領域、      Ｑ１、Ｑ２、Ｑ３、Ｑ４  半導体素子、
Ｔｈ１  第１の閾値、  Ｔｈ２  第２の閾値、    Ｔｈ３  第３の閾値、
Ｔｈ４  第４の閾値、  Ｔｈ５  第５の閾値、    Ｔｈ６  第６の閾値。
【図１】
2019058019.tif 000003
【図２】
2019058019.tif 000004
【図３】
2019058019.tif 000005
【図４】
2019058019.tif 000006
【図５】
2019058019.tif 000007
【図６】
2019058019.tif 000008
【図７】
2019058019.tif 000009
【図８】
2019058019.tif 000010
【図９】
2019058019.tif 000011
【図１０】
2019058019.tif 000012
【図１１】
2019058019.tif 000013
【図１２】
2019058019.tif 000014
【図１３】
2019058019.tif 000015
【図１４】
2019058019.tif 000016
【図１５】
2019058019.tif 000017
【図１６】
2019058019.tif 000018