(57)【要約】【課題】本発明は電流モードbuck型DC-DCコンバータチップに適用する快速過渡応答回路を開示した。【解決手段】当該回路は：誤差増幅器と、リミッタ回路と、マルチプレクサと過渡検出回路、その中、前記誤差増幅器が外部フィードバック入力と接続し、前記誤差増幅器が外部フィードバックを増幅し、また電圧安定信号を出力する；前記リミッタ回路が前記誤差増幅器と接続し、前記リミッタ回路の上限電圧はVHであり、下限電圧はVLであり、前記リミッタ回路が前記誤差増幅器の出力電圧安定信号をVLとVHの間に限定する；前記マルチプレクサが前記リミッタ回路と接続し、前記マルチプレクサが前記誤差増幅器の出力電圧安定信号をVHあるいはVLに設定する；前記過渡検出回路が前記誤差増幅器と接続し、前記過渡検出回路が前記誤差増幅器の内部ノードを検出する。当該回路は消費電力が低く、安定性が良く、過渡応答に優れる等のメリットを有する。【選択図】図１
2019205333.tif 000002
【特許請求の範囲】
【請求項１】
誤差増幅器と、リミッタ回路と、マルチプレクサと過渡検出回路、その中、
前記誤差増幅器が外部フィードバック入力と接続し、前記誤差増幅器が外部フィードバックを増幅し、また電圧安定信号を出力する；
前記リミッタ回路が前記誤差増幅器と接続し、前記リミッタ回路の上限電圧はVHであり、下限電圧はVLであり、前記リミッタ回路が前記誤差増幅器の出力電圧安定信号をVLとVHの間に限定する；前記マルチプレクサが前記リミッタ回路と接続し、前記マルチプレクサが前記誤差増幅器の出力電圧安定信号をVHあるいはVLに設定する；
前記過渡検出回路が前記誤差増幅器と接続し、前記過渡検出回路が前記誤差増幅器の内部ノードを検出し、負荷電流に過渡急変があるかどうかを判断することを含む；
前記誤差増幅器は：差動増幅部分と、ソフトスタート部分と電気容量倍増器、その中、
前記差動増幅部分はMOS型FETM11と、M12と、M13と、M14と、M15と、M16 と、M17と、M18とを含み、フィードバック電圧VfbがM11のゲートと接続し、基準電圧VrefがM12のゲートと接続し、M11のソースがM12のドレインと接続し、M11のドレインがM13のドレインとゲートと接続し且つM16のゲートと接続し、M13とM16とのソースが接地し、M12のソースが同時に前記ソフトスタート部分のMC12のソースと接続し、M12のドレインが同時に前記ソフトスタート部分のMC12と接続し、M14のドレインがM12のドレインと接続し、M14のソースが接地し、M14のゲートがVNノードを引き出し、M15のソースが電圧VDDと接続し、M15のゲートがVPノードを引き出し、M15のゲートがM17のゲートと接続し、M15のドレインがM16のドレインと接続し、M17のソースが電圧VDDと接続し、M17のドレインがM18のドレインと接続し、M18のゲートがM14のゲートと接続し、M18のソースが接地する；
前記ソフトスタート部分はMOS型FETMC12と、コンデンサーC10とMOS型FETMB13とを含み、MC12のソースが前記差動増幅部分のM11とM12とのソースと接続し、MC12のドレインが前記差動増幅部分のM12と、M14とのドレインと接続し、C10がMC12のゲートと接続し、MB13のソースが電圧VDDと接続し、MB13のドレインがC10と接続し、C10が接地する；
前記電気容量倍増器はMOS型FETM19、M100と、MOS型FETMB15、MB16と、コンデンサーCm1とを含み、M19のドレインがMB15のドレインと接続し、M19のゲートがM100のゲートと接続し、M19のソースが接地し、M100のドレインがMB16のドレインと接続し、M100のソースが接地し、MB15のソースが電圧VDDと接続し、MB16のソースが電圧VDDと接続し、コンデンサーCm1がMB14とM19とのドレインと接続し、及びコンデンサーCm1がM19とM100とのゲートと接続することを含む；
前記リミッタ回路は第一演算増幅器と第二演算増幅器とを含み、その中第一演算増幅器はMOS型FETM21と、M22と、M23と、M24と、M25とを含み、第二演算増幅器はMOS型FETM26と、M27と、M28と、M29と、M210と、M211とを含み、前記MOS型FETM21のゲートが上限電圧VHと接続し、前記MOS型FETM27のゲートが下限電圧VLと接続し、M21のソースがM22のソースと接続し、M21のドレインがM23のドレインと接続し、M22のドレインがM24のドレインと接続し、M23のゲートがM24のゲートと接続し、M23のソースが接地し、M24のソースが接地し、M25のゲートがM22と、M24とのドレインと接続し、M25のソースがM22のゲートと接続し、M25のドレインが接地し、M26のゲートがM22のゲートと接続し、M26のソースがM27のソースと接続し、M26のドレインがM28のドレインと接続し、M27のドレインがM29のドレインと接続し、M28のゲートがM29のゲートと接続し、M28のソースが接地し、M29のソースが接地し、M210のゲートがM27と、M29とのドレインと接続し、M210のドレインがM211のゲートと接続し、M210のソースが接地し、M211のソースが接地する；
前記過渡検出回路が前記誤差増幅器の中のVPノード及びVNノードと接続し、前記過渡検出回路が前記誤差増幅器の内部ノードVPとVNの電圧によって負荷電流に過渡急変があるかどうかを判断するということを特徴とする電流モードbuck型DC-DCコンバータチップに適用する快速過渡応答回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源管理分野を取り上げて、具体的にはDC-DCコンバータチップに適用する快速過渡応答回路である。
【背景技術】
【０００２】
直流−直流コンバータチップ（DC-DC converter chip）は高集積化と、大駆動電流と高効率などのメリットを有する。DC-DCコンバータチップは電源管理チップの中の非常に重要なモジュールである。携帯電子製品設備の普及につれて、DC-DCの性能にもより高い集積度と、より高い効率と、より良い過渡応答とより大きい出力電流という新たな要求を提出した。
DC-DCコンバータチップの過渡応答は負荷過渡応答と線形過渡応答とを含み、その負荷過渡応答は出力電流が急変する時に引き起こす出力電圧の変化状況を指し、線形過渡応答は入力電圧が急変する時に引き起こす出力電圧の変化状況を指す。DC-DCを使用することが多い携帯製品の中、一般的に入力電圧が急変することがまれであるが、負荷電流が急変することが普通であるので、DC-DCコンバータチップの負荷過渡応答に対しての研究が重要視されてきた。
電流モードのDC-DCコンバータには比較的に大きいオフチップフィルタコンデンサがあり、負荷ジャンプ時に「貯水池」のような作用を奏でき、出力電圧の波動を低下させることができ、しかし、電流モードDC-DCコンバータが天然に良好な過渡応答を有するというわけではない。実際に、以下の二つの原因が電流モードDC-DCコンバータの限られた過渡応答性能に繋がる。1）電圧ループの単位利得帯域幅が通常1/5のスイッチング周波数より小さく、DC-DCコンバータのスイッチング周波数が高くなく、一般的に2MHz以下であり、低帯域幅が過渡の応答速度を制限する；2）演算増幅器の出力端のPI零点補償には大きな電気容量が必要であり、低消費電力の設計の制約のもとで、当該電気容量は演算増幅器のスルーレートを制限する。これ以外に、電流モードDC-DCコンバータは本質的に非線形システムであるので、適用される快速過渡技術と汎用の線形システムとは相違する。
上記従来技術の欠点に基づき、電流モードbuck型DC-DCコンバータチップの快速過渡応答回路への改良と革新は現在の急務である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】中国特許出願公開第102970008号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は従来技術における問題に対して、DC-DCコンバータチップに適用する快速過渡応答回路を提案し、当該回路は消費電力が低く、安定性が良く、過渡応答に優れる等のメリットを有する。
【課題を解決するための手段】
【０００５】
上記の目的を実現するために、本発明が提供した技術プランは以下の通りである：
【０００６】
電流モードbuck型DC-DCコンバータチップに適用する快速過渡応答回路は：誤差増幅器と、リミッタ回路と、マルチプレクサと過渡検出回路、その中、
【０００７】
前記誤差増幅器が外部フィードバック入力と接続し、前記誤差増幅器が外部フィードバックを増幅し、また電圧安定信号を出力する；
【０００８】
前記リミッタ回路が前記誤差増幅器と接続し、前記リミッタ回路の上限電圧はVHであり、下限電圧はVLであり、前記リミッタ回路が前記誤差増幅器の出力電圧安定信号をVLとVHの間に限定する；
【０００９】
前記マルチプレクサが前記リミッタ回路と接続し、前記マルチプレクサが前記誤差増幅器の出力電圧安定信号をVHあるいはVLに設定する；
【００１０】
前記過渡検出回路が前記誤差増幅器と接続し、前記過渡検出回路が前記誤差増幅器の内部ノードを検出し、負荷電流に過渡急変があるかどうかを判断することを含む。
【００１１】
更に、前記誤差増幅器は：差動増幅部分と、ソフトスタート部分と電気容量倍増器、その中、
【００１２】
前記差動増幅部分はMOS型FETM11と、M12と、M13と、M14と、M15と、M16 と、M17と、M18とを含み、フィードバック電圧VfbがM11のゲートと接続し、基準電圧VrefがM12のゲートと接続し、M11のソースがM12のドレインと接続し、M11のドレインがM13のドレインとゲートと接続し且つM16のゲートと接続し、M13とM16とのソースが接地し、M12のソースが同時に前記ソフトスタート部分のMC12のソースと接続し、M12のドレインが同時に前記ソフトスタート部分のMC12と接続し、M14のドレインがM12のドレインと接続し、M14のソースが接地し、M14のゲートがVNノードを引き出し、M15のソースが電圧VDDと接続し、M15のゲートがVPノードを引き出し、M15のゲートがM17のゲートと接続し、M15のドレインがM16のドレインと接続し、M17のソースが電圧VDDと接続し、M17のドレインがM18のドレインと接続し、M18のゲートがM14のゲートと接続し、M18のソースが接地する；
【００１３】
前記ソフトスタート部分はMOS型FETMC12と、コンデンサーC10とMOS型FETMB13とを含み、MC12のソースが前記差動増幅部分のM11とM12とのソースと接続し、MC12のドレインが前記差動増幅部分のM12と、M14とのドレインと接続し、C10がMC12のゲートと接続し、MB13のソースが電圧VDDと接続し、MB13のドレインがC10と接続し、C10が接地する；
【００１４】
前記電気容量倍増器はMOS型FETM19、M100と、MOS型FETMB15、MB16と、コンデンサーCm1とを含み、M19のドレインがMB15のドレインと接続し、M19のゲートがM100のゲートと接続し、M19のソースが接地し、M100のドレインがMB16のドレインと接続し、M100のソースが接地し、MB15のソースが電圧VDDと接続し、MB16のソースが電圧VDDと接続し、コンデンサーCm1がMB14とM19とのドレインと接続し、及びコンデンサーCm1がM19とM100とのゲートと接続することを含む。
【００１５】
更に、前記リミッタ回路は第一演算増幅器と第二演算増幅器とを含み、その中第一演算増幅器はMOS型FETM21と、M22と、M23と、M24と、M25とを含み、第二演算増幅器はMOS型FETM26と、M27と、M28と、M29と、M210と、M211とを含み、前記MOS型FETM21のゲートが上限電圧VHと接続し、前記MOS型FETM27のゲートが下限電圧VLと接続し、M21のソースがM22のソースと接続し、M21のドレインがM23のドレインと接続し、M22のドレインがM24のドレインと接続し、M23のゲートがM24のゲートと接続し、M23のソースが接地し、M24のソースが接地し、M25のゲートがM22と、M24とのドレインと接続し、M25のソースがM22のゲートと接続し、M25のドレインが接地し、M26のゲートがM22のゲートと接続し、M26のソースがM27のソースと接続し、M26のドレインがM28のドレインと接続し、M27のドレインがM29のドレインと接続し、M28のゲートがM29のゲートと接続し、M28のソースが接地し、M29のソースが接地し、M210のゲートがM27と、M29とのドレインと接続し、M210のドレインがM211のゲートと接続し、M210のソースが接地し、M211のソースが接地する。
【００１６】
更に、前記過渡検出回路が前記誤差増幅器の中のVPノード及びVNノードと接続し、前記過渡検出回路が前記誤差増幅器の内部ノードVPとVNの電圧によって負荷電流に過渡急変があるかどうかを判断する。
【発明の効果】
【００１７】
従来技術と比べ、本発明が提供した回路は消費電力が低く、安定性が良く、過渡応答に優れる等のメリットを有する。
【図面の簡単な説明】
【００１８】
【図１】図1は本発明の電流モードbuck型DC-DCコンバータの構成模式図である；
【図２】図2は従来技術の電流モードbuck型DC-DCコンバータの構成模式図である；
【図３】図3は本発明の誤差増幅器の回路図である；
【図４】図4は本発明の誤差増幅器出力リミッタ回路図である；
【図５】図5は本発明の過渡検出回路とマルチプレクサ回路図である。
【発明を実施するための形態】
【００１９】
以下は付図と実施例を交え、本発明の具体実施方式について更に詳しく説明する。以下の実施例は本発明を説明するためのものであり、本発明の範囲を限定するものではない。
【００２０】
図1に示すのは、本発明の電流モードbuck型DC-DCコンバータチップに適用する快速過渡応答回路の実施例であり、当該快速過渡応答回路は：
【００２１】
誤差増幅器と、リミッタ回路と、マルチプレクサと過渡検出回路、その中、
【００２２】
前記誤差増幅器が外部フィードバック入力と接続し、前記誤差増幅器が外部フィードバックを増幅し、また電圧安定信号を出力する；
【００２３】
前記リミッタ回路が前記誤差増幅器と接続し、前記リミッタ回路の上限電圧はVHであり、下限電圧はVLであり、前記リミッタ回路が前記誤差増幅器の出力電圧安定信号をVLとVHの間に限定する；前記マルチプレクサが前記リミッタ回路と接続し、前記マルチプレクサが前記誤差増幅器の出力電圧安定信号をVHあるいはVLに設定する；
【００２４】
前記過渡検出回路が前記誤差増幅器と接続し、前記過渡検出回路が前記誤差増幅器の内部ノードを検出し、負荷電流に過渡急変があるかどうかを判断することを含む。
【００２５】
本実施例の中、前記誤差増幅器は：差動増幅部分と、ソフトスタート部分と電気容量倍増器、その中、
【００２６】
前記差動増幅部分はMOS型FETM11と、M12と、M13と、M14と、M15と、M16 と、M17と、M18とを含み、フィードバック電圧VfbがM11のゲートと接続し、基準電圧VrefがM12のゲートと接続し、M11のソースがM12のドレインと接続し、M11のドレインがM13のドレインとゲートと接続し且つM16のゲートと接続し、M13とM16とのソースが接地し、M12のソースが同時に前記ソフトスタート部分のMC12のソースと接続し、M12のドレインが同時に前記ソフトスタート部分のMC12と接続し、M14のドレインがM12のドレインと接続し、M14のソースが接地し、M14のゲートがVNノードを引き出し、M15のソースが電圧VDDと接続し、M15のゲートがVPノードを引き出し、M15のゲートがM17のゲートと接続し、M15のドレインがM16のドレインと接続し、M17のソースが電圧VDDと接続し、M17のドレインがM18のドレインと接続し、M18のゲートがM14のゲートと接続し、M18のソースが接地する；
【００２７】
前記ソフトスタート部分はMOS型FETMC12と、コンデンサーC10とMOS型FETMB13とを含み、MC12のソースが前記差動増幅部分のM11とM12とのソースと接続し、MC12のドレインが前記差動増幅部分のM12と、M14とのドレインと接続し、C10がMC12のゲートと接続し、MB13のソースが電圧VDDと接続し、MB13のドレインがC10と接続し、C10が接地する；
【００２８】
前記電気容量倍増器はMOS型FETM19、M100と、MOS型FETMB15、MB16と、コンデンサーCm1とを含み、M19のドレインがMB15のドレインと接続し、M19のゲートがM100のゲートと接続し、M19のソースが接地し、M100のドレインがMB16のドレインと接続し、M100のソースが接地し、MB15のソースが電圧VDDと接続し、MB16のソースが電圧VDDと接続し、コンデンサーCm1がMB14とM19とのドレインと接続し、及びコンデンサーCm1がM19とM100とのゲートと接続することを含む。
【００２９】
本実施例の中、前記リミッタ回路は第一演算増幅器と第二演算増幅器とを含み、その中第一演算増幅器はMOS型FETM21と、M22と、M23と、M24と、M25とを含み、第二演算増幅器はMOS型FETM26と、M27と、M28と、M29と、M210と、M211とを含み、前記MOS型FETM21のゲートが上限電圧VHと接続し、前記MOS型FETM27のゲートが下限電圧VLと接続し、M21のソースがM22のソースと接続し、M21のドレインがM23のドレインと接続し、M22のドレインがM24のドレインと接続し、M23のゲートがM24のゲートと接続し、M23のソースが接地し、M24のソースが接地し、M25のゲートがM22と、M24とのドレインと接続し、M25のソースがM22のゲートと接続し、M25のドレインが接地し、M26のゲートがM22のゲートと接続し、M26のソースがM27のソースと接続し、M26のドレインがM28のドレインと接続し、M27のドレインがM29のドレインと接続し、M28のゲートがM29のゲートと接続し、M28のソースが接地し、M29のソースが接地し、M210のゲートがM27と、M29とのドレインと接続し、M210のドレインがM211のゲートと接続し、M210のソースが接地し、M211のソースが接地する。
【００３０】
本実施例の中、前記過渡検出回路が前記誤差増幅器の中のVPノード及びVNノードと接続し、前記過渡検出回路が前記誤差増幅器の内部ノードVPとVNの電圧によって負荷電流に過渡急変があるかどうかを判断する。
【００３１】
従来技術の電流モードbuck型DC-DCコンバータチップの全体構成回路図を図2に示し、出力電圧が抵抗分圧した後、誤差増幅器のマイナス入力端にフィードバックし、参照電圧と一緒に演算増幅器により差動増幅した後で小信号電圧安定信号VCが得られ、それと同時に、被誘導回路がインダクタを流れる電流を比例して誘導抵抗に注入して誘導電圧VSを形成する。誘導電圧が電圧安定信号と比較し、デューティレシオと比較結果とが相関するという制御信号を出力し、この制御信号がデッドタイムにより制御と駆動をされた後、PWMスイッチの電流を制御し、この電流がLCフィルタを流れた後で出力電圧を形成し、出力電圧を調節して安定させることを実現する。電流が検出されたインダクタ電流信号をデューティレシオ変調モジュールにフィードバックすることによってデューティレシオ信号dが得られ、dがPWMスイッチのオン時間を制御し、PWMスイッチがインダクタ電流を決定するので、このループが電流内部ループを構成するということが見られる。その他、ランプ生成回路が鋸波信号を生成して電流ループにランプ補償を行う。同様に、出力電圧Voutが分圧した後で信号を誤差増幅器のマイナス入力端に送り、誤差増幅器がVfbと基準電圧との誤差電圧を増幅し、また電圧安定信号VCをデューティレシオ変調モジュールに送ってPWMスイッチを制御し、PWMスイッチのブレークオーバー電流がRCフィルタを経由して出力電圧を形成し、これによって電圧外部ループを構成し、電圧ループに複数の極が存在しているので震蕩する可能性があり、直列接続されたRzとCzとが比例積分（Proportional Integral，PI）を形成して零点を補償することによってループ安定を実現することが必要になる。電流モードDC-DCコンバータの限られた単位利得帯域幅と誤差増幅器出力端のPI零点補償に必要な大電気容量はその過渡応答の性能を制限する。
【００３２】
本発明が提案した快速過渡応答を有する電流モードbuck型DC-DCコンバータチップの全体構成回路図を図1に示す。改善として、リミッタ回路が誤差増幅器の出力端と接続し、リミッタ回路の上限電圧はVHであり、下限電圧はVLであり、リミッタ回路を通して誤差増幅器の出力をVLとVHとの間に限定する。同時に過渡検出回路を利用して誤差増幅器の内部ノードを検査し、負荷電流に過渡急変があるかどうかを判断する。もし過渡期間に入れば、マルチプレクサを利用して、誤差増幅器の出力電圧VCをVHあるいはVLに設定する。具体的には、出力電流に突然低下が発生する時、出力電圧に過渡オーバーシュートが発生する可能性があり、電圧が上昇し、過渡検出回路により判断した後、マルチプレクサがVCをVLに設定し、VCが直接最低値まで低下し、これによってデューティレシオを快速に減少し、快速過渡応答を実現する；出力電流に突然上昇が発生する時、出力電圧に過渡アンダシュートが発生する可能性があり、電圧が低下し、過渡検出回路により判断した後、マルチプレクサがVCをVHに設定し、VHが直接最高値まで増大し、これによってデューティレシオを快速に増大し、快速過渡応答を実現する。リミッタ回路の存在は電圧ループの不安定を効果的に防止できる。
【００３３】
本発明が設計した誤差増幅器を図3に示す。誤差増幅器は主に差動増幅部分と、ソフトスタート部分と電気容量倍増器という三つの部分から構成される。その中、M11-M18が差動増幅回路を構成し、Vfbが出力電圧が抵抗分圧した後のフィードバック電圧であり、誤差増幅器の反転入力端に接続し、参照電圧Vrefが誤差増幅器の非反転入力端に接続する。MB11-MB16がカレントミラーを構成してすべての回路にバイアス電流を提供する。MC12と、C10とMB13とがソフトスタート回路を構成し、ソフトスタート回路が通電する過程において過大な誤差増幅器出力VCを防止でき、これによって回路を保護する。M19-M100と、MB15-MB16とCm1とが電気容量倍増器を構成し、RZ1とCm1との接続端から見ると、Cm1の等価容量は（1+k）Cm1であり、これによって電気容量の増大を実現し、この増大された電気容量とRZ1とが零点を構成し、ことによって出力端の極を補償する。内部ノードVPとVNとの電圧が過渡検出に用いられることは、図5で説明する。
【００３４】
本発明が設計したリミッタ回路を図4に示す。リミッタ回路が二つの演算増幅器から構成され、その中にM21-M25が演算増幅器を構成し、M26-M211が演算増幅器を構成する。第一演算増幅器に対して、非反転入力端が上限電圧VHと接続し、反転入力端が演算増幅器出力端と接続し、同時に前述誤差増幅器の出力端VCと接続し、単位利得ネガティブフィードバックを形成する。VCがVHより大きい場合、M25が飽和領域で動作し、ループが十分な利得を提供し、VCがVHにクランプさせられ、VCがVHより小さい場合、M25がオフ領域で動作し、ループが提供する利得が有限であり、VCがVHにクランプされない。第二演算増幅器に対して、非反転入力端が下限電圧VLと接続し、反転入力端が演算増幅器出力端と接続し、同時に前記誤差増幅器の出力端VCと接続し、利得ネガティブフィードバックを形成する。VCがVLより小さい場合、M211が飽和領域で動作し、ループが十分な利得を提供し、VCがVLにクランプさせられ、VCがVLより大きい場合、M211がオフ領域で動作し、ループが提供する利得が有限であり、VCがVLにクランプされない。このような回路設計に基き、VCがVLとVHとの間に制限され、リミッティング機能を実現する。
【００３５】
本発明が設計した過渡検出回路とマルチプレクサとを図5に示す。本発明は前述誤差増幅器内部ノードVPとVNとの電圧によって負荷電流に過渡急変があるかどうかを判断する。もし負荷電流に過渡急変があれば、フィードバック電圧Vfbが変化し、VfbとVrefとの差がVPとVNとの電圧値を変化させる。且つ比較的に短い伝送路とVC端を駆動する必要がない大電気容量とのため、VPとVNとの変化はVCより遥かに早い。このため、VPとVNとを利用して回路が過渡変化に入るかどうか快速に検出できる。負荷電流が低負荷から高負荷へ変化する場合、出力電圧が低下し、Vfbが低下し、これによってVNとVPとの電圧が低下する；負荷電流が高負荷から低負荷へ変化する場合、出力電圧が上昇し、Vfbが上昇し、これによってVNとVPとの電圧が上昇する；
【００３６】
図5が示すように、コンバータが通電し、ソフトスタート状態にある時、VS電圧がVrefより小さく、コンパレータがローレベルを出力し、このローレベルが二つのアンドゲートをローレベル状態にさせるので、VE1がハイレベルであり、VE2がローレベルであり、この時マルチプレクサの二つのスイッチMS3とMS4とがいずれもオフ状態であり、誤差増幅器の出力電圧VCが誤差増幅器により決定され、且つMS1とMS2との二つのスイッチがオンする。MS1とMS2とがオンするので、余分な電流がMS1を通してVDに流れ込み、そこでVD電圧を電源電圧に近い電圧に設置し、即ちVDはハイレベルであり、同様に、余分な電流がMS2を通してVUから流れ出、そこでVU電圧を接地電圧に近い電圧に設置し、即ちVUはローレベルである。この簡単な設置を介して、過渡検出回路とマルチプレクサとをパワーオンリセットさせることができ、負荷過渡がない状況において、VCが誤差増幅器により決定される。通電終了後、ソフトスタート電圧がVrefより高く、コンパレータがハイレベルを出力し、VE1とVE2との電圧がVDとVUにより決定される。
【００３７】
前述の通り、負荷電流が低負荷から高負荷へ変化する場合、VNとVPとの電圧が低下し、PMOS型FETM2のゲート電圧が低下し、M2を流れる電流が増大し、NMOS型FETM4のゲート電圧が低下し、M4を流れる電流が減少し、そこでVUの電圧が上昇し、VUが増大してインバータの切換閾値を超える時、VE1がハイレベルからローレベルへ変化し、これによってMS2をオフさせ、VUがもっと快速に増大し、ポジティブフィードバックのように、最後VE1がローレベル状態にあり、MS3をオンさせ、VC電圧がVHにプルアップされ、誤差増幅器の出力電圧が上限に達し、デューティレシオを迅速に増大し、快速過渡応答を実現し、Voutアンダシュート電圧が復帰する。負荷電流が高負荷から低負荷へ変化する場合、VNとVPとの電圧が上昇し、PMOS型FETM1のゲート電圧が低下し、M1を流れる電流が減少し、NMOS型FETM3のゲート電圧が上昇し、M3を流れる電流が増大し、そこでVPの電圧が低下し、VPがインバータの切換閾値まで低下し、VE2がローレベルからハイレベルへ変化し、これによってMS1をオフさせ、VPがもっと快速に減少し、ポジティブフィードバックのように、最後VE2がハイレベル状態にあり、MS4をオンさせ、VC電圧がVLに引き下げられ、誤差増幅器の出力電圧が下限に達し、デューティレシオを迅速に減少し、快速過渡応答を実現し、Voutオーバーシュート電圧が復帰する。過渡検出回路全体とマルチプレクサとが基本的にデジタル回路であるので、静態消費電力がとても低い。
【００３８】
本発明は電流モードbuck型DC-DCコンバータチップに適用する快速過渡応答回路を提供し、誤差増幅器内部ノードの電圧によって負荷電流に過渡急変が発生するかどうかを判断する。例えば負荷電流が過渡応答ステージに入り、出力電流が突然小さくなる時、マルチプレクサを利用して誤差増幅器の出力電圧を設定された最低値に設定し、この最低値をランプ電圧と比べ、デューティレシオを迅速に低下させ、これによって過渡反応の時間を減少して過渡オーバーシュート電圧を低下させる。出力電流が突然大きくなる時、マルチプレクサを利用して誤差増幅器の出力電圧を設定された最高値に設定し、この最高値をランプ電圧と比べ、デューティレシオを迅速に増加させ、これによって過渡反応の時間を減少して過渡アンダシュート電圧を低下させる。過渡回路がループ安定性に対する影響を低減するために、誤差増幅回路にリミッタモジュールを増加する。本発明は過渡時のPWMのデューティレシオを最大限に変化させることによって、DC-DCコンバータチップの過渡応答能力を高める。試験結果は、上記快速過渡応答回路は消費電力が低く、安定性が良く、過渡応答に優れる等のメリットを有する。
【００３９】
以上に述べたのはただ本実用新型のより良い実施例で、本実用新型を限定することに使わないである。本実用新型の意義と原則のもとで行う全ての修正、同等の入れ替えと改善などは本実用新型の保護範囲に含まれる。
【図１】
2019205333.tif 000003
【図２】
2019205333.tif 000004
【図３】
2019205333.tif 000005
【図４】
2019205333.tif 000006
【図５】
2019205333.tif 000007