(57)【要約】【課題】光出力を大きくする。【解決手段】基板１１上に、少なくとも、ｎ型半導体層１３、発光層１４、及びｐ型半導体層１５が、それぞれ層を成して構成され、前記ｐ型半導体層上に光学干渉層１６とｐ型半導体電極１７，１８とを備える。このとき、発光層１４の発光波長は、略７６０ｎｍであり、光学干渉層１６の膜厚は、１５０〜２００ｎｍである。また、ｐ型半導体層１５は、ｐ型ＧａＡｓであり、光学干渉層１６は、ＡｌＧａＡｓであり、ｐ型半導体電極１８は、ガリウムドープ酸化亜鉛（ＧＺＯ）である。【選択図】図１
2019067816.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
少なくとも、ｎ型半導体層、発光層、及びｐ型半導体層が、それぞれ層を成して構成され、
前記ｐ型半導体層上に光学干渉層とｐ型半導体電極とを備える
ことを特徴とする半導体発光ダイオード。
【請求項２】
請求項１に記載の半導体発光ダイオードであって、
前記ｐ型半導体電極は、透明導電膜である
ことを特徴とする半導体発光ダイオード。
【請求項３】
請求項２に記載の半導体発光ダイオードであって、
前記透明導電膜と前記光学干渉層との間にコンタクト層が介挿されている
ことを特徴とする半導体発光ダイオード。
【請求項４】
請求項２又は請求項３に記載の半導体発光ダイオードであって、
前記発光層の発光波長は、略７６０ｎｍであり、
前記光学干渉層の膜厚は、０ｎｍ以上２００ｎｍ以下である
ことを特徴とする半導体発光ダイオード。
【請求項５】
請求項４に記載の半導体発光ダイオードであって、
前記光学干渉層の膜厚は、１５０ｎｍ以上２００ｎｍ以下である
ことを特徴とする半導体発光ダイオード。
【請求項６】
請求項２乃至請求項５の何れか一項に記載の半導体発光ダイオードであって、
前記ｐ型半導体層は、ｐ型ＧａＡｓであり、
前記光学干渉層は、ＡｌＧａＡｓであり、
前記透明導電膜は、ガリウムドープ酸化亜鉛である
ことを特徴とする半導体発光ダイオード。
【請求項７】
基板上に、
少なくとも、ｎ型半導体層、発光層、及びｐ型半導体層が、それぞれ層を成して構成され、
前記ｐ型半導体層上に電流拡散層とｐ型半導体電極とをさらに備える半導体発光ダイオードであって、
前記電流拡散層の膜厚が２００ｎｍ以下であり、
前記ｐ型半導体電極が透明導電膜である
ことを特徴とする半導体発光ダイオード。
【請求項８】
請求項７に記載の半導体発光ダイオードであって、
前記ｐ型半導体層は、ｐ型ＧａＡｓであり、
前記電流拡散層は、ＡｌＧａＡｓであり、
前記透明導電膜は、ガリウムドープ酸化亜鉛である
ことを特徴とする半導体発光ダイオード。"
【請求項９】
請求項８に記載の半導体発光ダイオードであって、
前記電流拡散層の膜厚が０ｎｍである
ことを特徴とする半導体発光ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光ダイオードに関し、特に、透明導電膜を用いた半導体発光ダイオードに関する。
【背景技術】
【０００２】
従来の半導体発光ダイオード(ＬＥＤ（Light Emitting Diode）)は、透明導電膜を使用したものや、透明導電膜を使用することなく、金属電極に覆われていない開口部から出射光を取り出す構成のものが知られている（特許文献１，２）。透明導電膜を設けないＬＥＤ構造は、金属電極の面積が開口部に比較して少なくなるため、電流が金属電極直下に集中し、発光層に流れる電流密度分布が金属電極部分に偏在してしまう。この電流密度分布の偏在のため、透明導電膜を設けていないＬＥＤ構造は、実質的発光面積が減少し、光量を大きくすることができない。
【０００３】
また、透明導電膜を設けていないＬＥＤ構造は、電流密度が高い部分の発光層が高温になり、光量を減少させてしまう。そこで、電流密度分布の偏在を緩和させて、ＬＥＤの発光効率を良くさせるために、電流拡散層を金属電極と発光層との間に介挿することが行われている（特許文献２参照）。
【０００４】
特許文献１は、Ａｓ系コンタクト層の上に金属酸化物材料から成る電流分散層（ＩＴＯ）が形成された半導体発光素子を開示している。特許文献２は、ｐ−ＧａＡｌＡｓ電流拡散層を積層し、ｐ側電極とのショットキ接合の部位の直下への流れを少なくした半導体発光素子を開示している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２６１２１９号公報（請求項１，３）
【特許文献２】特開平８−１４８７１６号公報（段落００３４）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
透明導電膜を用いないＬＥＤ構造においては、光を取り出す開口部の面積を確保するために金属電極の面積を縮小させていた。そのままでは、発光層へ供給する電流の密度が高くなりすぎるため、金属電極と発光層の間にｐ型ＡｌＧａＡｓ電流拡散層を配置し、電流密度集中の緩和を図っていた。しかし、電流拡散層は光を吸収してしまう性質があるので、電流拡散層を用いたＬＥＤは、本来の性能を出し切れていない。
【０００７】
ところで、透明導電膜を用いた場合においても、透明導電膜やコンタクト層とｐ型半導体層（ｐ型クラッド層）との間にｐ型ＡｌＧａＡｓ層を介挿することができる。
この場合において、ｐ型ＡｌＧａＡｓ層は、光の吸収を低減するために、薄層化が行われる。しかしながら、ｐ型ＡｌＧａＡｓ層の薄層化を行うと、ＬＥＤは、光出力が低下してしまう現象が新たに発生してしまう。
【０００８】
本発明は、このような問題を解決するためになされたものであり、光出力の大きな半導体発光ダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００９】
前記課題を解決するため、本発明の第１手段である半導体発光ダイオードは、基板（１１，７０）上に、少なくとも、ｎ型半導体層（例えば、ｎ−ＧａＡｓクラッド層１３）、発光層（１４）、及びｐ型半導体層（例えば、ｐ−ＧａＡｓクラッド層１５）が、それぞれ層を成して構成され、前記ｐ型半導体層上に光学干渉層（例えば、ｐ−ＡｌＧａＡｓ層１６）とｐ型半導体電極（例えば、ＧＺＯ膜１８）とを備えることを特徴とする。なお、（  ）内の符号や文字は、例示である。
【００１０】
これによれば、発光層から出た光が、ｐ型半導体層と光学干渉層との界面と、光学干渉層とｐ型半導体電極との界面との間で干渉する。このため、ｐ型半導体電極から出射する光の相対出力は、光学干渉層の膜厚に対して周期的（余弦的）に変化する。また、光学干渉層としてのＡｌＧａＡｓ層は、発光層から出た光を減衰させるので、ｐ型半導体電極から出射する光の相対出力は、光学干渉層の膜厚が薄い方が大きい。
ここで、１周期（例えば、１００［ｎｍ］）から２周期（例えば、２００［ｎｍ］）までの膜厚を境界に、光学干渉層の膜厚ゼロのときの光出力と、光の減衰率とが大きく異なる。このため、２周期目付近（例えば、２００［ｎｍ］付近）が最大出力となる。
【００１１】
本発明の第２手段は、基板上に、少なくとも、ｎ型半導体層、発光層、及びｐ型半導体層が、それぞれ層を成して構成され、前記ｐ型半導体層上に電流拡散層（例えば、ＡｌＧａＡｓ層）とｐ型半導体電極とをさらに備える半導体発光ダイオードであって、前記電流拡散層の膜厚が２００ｎｍ以下であり、前記ｐ型半導体層電極が透明導電膜層であることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、光出力が大きくなる。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態である半導体発光ダイオードの構成図である。
【図２】ｐ−ＡｌＧａＡｓ層の現象を説明するためのシミュレーションモデルである。
【図３】半導体発光ダイオードの電流取り出し率と膜厚との関係を示す図である。
【図４】透明電極、及びｐ−ＡｌＧａＡｓ層を設けたときの電流分布を示す図である。
【図５】半導体発光ダイオードの製造工程を説明するためのフローチャートである。
【図６】ＬＥＤ構造基板の断面図である。
【図７】ＧＺＯ膜／ｐ−ＡｌＧａＡｓ層／ｐ−ＧａＡｓコンタクト層を堆積する工程を説明するための素子断面図である。
【図８】第１のパターニング工程を説明するための素子断面図である。
【図９】ドライエッチング工程を説明するための素子断面図である。
【図１０】第２のパターニング工程を説明するための素子断面図である。
【図１１】ｐ型電極を堆積する工程を説明するための素子断面図である。
【図１２】リフトオフ工程を説明するための素子断面図である。
【図１３】ＧＺＯ膜とｐ−ＧａＡｓコンタクト層との間にＮｉ薄膜を挿入したときの構造図である。
【図１４】本発明の第３実施形態における剥離工程を説明するための工程断面図である。
【図１５】本発明の第３実施形態における接合工程を説明するための工程断面図である。
【図１６】本発明の第１比較例である半導体発光ダイオードの断面図である。
【図１７】本発明の第１比較例である半導体発光ダイオードの電流分布を示す図である。
【図１８】本発明の第１比較例である半導体発光ダイオードから電流拡散層を削除したときの電流分布を示す図である。
【図１９】本発明の第１実施形態である半導体発光ダイオードから光学干渉層を削除したときの電流分布を示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
【００１５】
(第１実施形態)
図１は、本発明の第１実施形態の半導体発光ダイオード１０Ａの構成図である。
図１において、半導体発光ダイオード１０Ａは、支持基板としてのＧａＡｓ基板１１の表面にバッファ層１２が積層され、バッファ層１２の基板反対側表面には、ｎ型クラッド層１３が積層され、ｎ型クラッド層１３の基板反対側表面の一部領域には、発光層１４が積層され、発光層１４の基板反対側表面には、ｐ型クラッド層１５が積層され、ｐ型クラッド層１５の基板反対側表面にはｐ−ＡｌＧａＡｓ層１６（１６ａ）が積層され、ｐ−ＡｌＧａＡｓ層１６ａの基板反対側表面にはｐ−ＧａＡｓコンタクト層１７が積層され、ｐ−ＧａＡｓコンタクト層１７の基板反対側表面に透明導電膜としてのＧＺＯ（ガリウムドープ酸化亜鉛）膜１８が積層され、ＧＺＯ膜１８の基板反対側表面の端部には、ｐ型電極２０が積層されている。また、半導体発光ダイオード１０Ａは、ｎ型クラッド層１３の基板反対側表面の他の領域には、ｎ型電極１９が積層されている。
【００１６】
つまり、半導体発光ダイオード１０Ａは、ｎ型クラッド層１３と、発光層１４と、ｐ型クラッド層１５とが積層されたダブルヘテロ（Double Hetero：ＤＨ）接合構造を成している。また、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、ｐ−ＡｌＧａＡｓ層１６ａ、ｐ−ＧａＡｓコンタクト層１７とで薄膜半導体発光ダイオード４０を構成する。
【００１７】
ＧａＡｓ基板１１は、ｎ型のＧａＡｓ基板である。ｎ型クラッド層１３は、例えば、ＳｉドープしたＧａＡｓ系半導体層である。また、ｐ型クラッド層１５は、例えば、ＢｅドープしたＧａＡｓ系半導体層である。ここで、ＧａＡｓ系半導体層は、例えば、ＧａＡｓＰ層、ＡｌＧａＡｓ層、ＡｌＧａＡｓＰ層、ＧａＡｓ層等である。なお、ＧａＡｓは、閃亜鉛鉱型結晶構造のIII−Ｖ族半導体である。
【００１８】
発光層１４は、量子井戸層を複数持つ多重量子井戸（ＭＱＷ: Multi Quantum Well）構造の活性層であり、バルク型よりも明るく鮮やかな発光が可能である。発光層１４は、通常、その厚さが発光波長（７６０ｎｍ±１０ｎｍ）の１／２の倍数（ｎλ／２）である。また、発光層１４は、多重量子井戸構造の代わりに、異種接合構造を用いても構わない。なお、量子井戸構造においては、電子やホールが閉じ込められるバンドギャップの小さい材料の層を井戸層と呼び、電子やホールに対して壁の役割をするバンドギャップの大きい材料の層をバリア層と呼ぶ。
【００１９】
ＧＺＯ膜１８は、厚み１１０ｎｍであり、ｐ型半導体電極として機能する。ｎ型電極１９、及びｐ型電極２０は、例えば、Ｔｉ／Ａｌが使われる。これらの金属電極は、同一材料が使われることにより、同一工程で堆積することができる。ｐ型電極２０、及びｎ型電極１９は、半導体発光ダイオードを集積化して使用すること（例えば、ＬＥＤプリンタの露光装置など）を想定し、上面側に配設されている。
【００２０】
図２は、ｐ−ＡｌＧａＡｓ層の現象を説明するためのシミュレーションモデルであり、図３は、半導体発光ダイオードの相対光出力とｐ−ＡｌＧａＡｓ層の膜厚との関係を示す図である。
図２のモデルは、ｐ型クラッド層１５の直下（ｐ型クラッド層１５と発光層１４（図１）との界面の直下）に存在する光源が発光する光がｐ−ＡｌＧａＡｓ層１６ａ、及び空気（Ａｉｒ）を介して検出される光量の演算を示している。ここで、ｐ型クラッド層１５の上面から光源までの距離は、１［μｍ］であり、空気（Ａｉｒ）の厚みは、０．５［μｍ］である。図３のシミュレーションはＦＤＴＤ法(Finite-differencetime-domainmethod)によって光磁場の強度分布を求めることによって行っている。算出するに当たっては、ｐ−ＡｌＧａＡｓ層１６ａの屈折率と消衰係数を用いて各膜厚を適宜設定した上、波長７６０［ｎｍ］時の値を算出している。なお、波長６３２．８［ｎｍ］において、ＡｌＧａＡｓの屈折率ｎ１は、ｎ１＝３．８であり、ＧａＡｓの屈折率ｎ２は、ｎ２＝３．２〜３．７である。
【００２１】
図３において、横軸は、ｐ−ＡｌＧａＡｓ層１６ａの膜厚（Layer thickness（ｎｍ））であり、縦軸は、膜厚５００［ｎｍ］を基準に規格化したときの相対光出力（Relative output）である。この相対光出力は、膜厚の増加につれて周期的に変化すると共に、所定の減衰率で減少する。なお、膜厚の基準値５００［ｎｍ］は、透明導電膜を使用しない場合において、電流拡散層としてのｐ−ＡｌＧａＡｓ層１６ａの代表的な厚みである。
【００２２】
なお、発光層１４から出射する出射光の真空中の波長λ０は、λ０＝７６０［ｎｍ］であり、ｐ−ＡｌＧａＡｓ層１６ａの媒体中の波長である媒体内波長λ１は、
λ１＝λ０／ｎ１＝７６０［ｎｍ］／３．８＝２００［ｎｍ］
である。つまり、媒体中の１／４周期は、５０［ｎｍ］である。
【００２３】
膜厚２５０［ｎｍ］〜４５０［ｎｍ］では、膜厚２５０、３５０[ｎｍ]で極小になり、膜厚３００、４００［ｎｍ］で極大になっている。また、膜厚０［ｎｍ］以上から一点鎖線で示す１５０［ｎｍ］以下においては、３０［ｎｍ］、及び２点鎖線で示す１３０［ｎｍ］で極小になっており、８０［ｎｍ］で極大になっている。つまり、膜厚１３０［ｎｍ］〜２５０［ｎｍ］を除いて、相対出力は、周期１００［ｎｍ］の干渉現象が生じている。つまり、ｐ−ＡｌＧａＡｓ層１６ａは、光学干渉層として機能している。
【００２４】
また、膜厚１５０［ｎｍ］〜２００［ｎｍ］で相対出力が極大になり、例えば、膜厚１７５［ｎｍ］で最大相対出力値Ｐ＝１．２４を得ている。極小点としての膜厚２５０［ｎｍ］と、極大点としての膜厚１７５［ｎｍ］との距離は、２５０−１７５＝７５［ｎｍ］である。また、極小点としての１３５［ｎｍ］と、極大点としての膜厚１７５［ｎｍ］との距離は、１７５−１３０＝４５［ｎｍ］である。つまり、膜厚ΔＤ２＝１３０〜２００［ｎｍ］で媒体内波長が不連続になっている。
【００２５】
また、膜厚ΔＤ２＝１３０〜２００［ｎｍ］を境界に相対出力の減衰率が変化している。その境界を超えた膜厚の相対出力の極大値の包絡線を、膜厚０［ｎｍ］まで外挿したときの相対出力値と、膜厚０［ｎｍ］の相対出力値（約１．２）とは、大幅に異なっている。言い換えれば、膜厚０〜１３０［ｎｍ］の範囲と、ΔＤ２＝１３０〜２００［ｎｍ］の範囲とが互いに影響を及ぼし、膜厚ΔＤ２＝１３０〜２００［ｎｍ］でモード遷移が発生している。
【００２６】
また、媒体内で周期１００［ｎｍ］で振る舞う膜厚０〜１３０［ｎｍ］と、媒体内波長が不連続になる範囲の膜厚ΔＤ２＝１３０〜２００［ｎｍ］とを合わせて、膜厚ΔＤ１が０［ｎｍ］以上（又は超）２００［ｎｍ］以下の範囲が、相対出力１．１以上を得る範囲である。つまり、相対出力は、３００，４００［ｎｍ］でも極大値を得るが、膜厚ΔＤ１が０［ｎｍ］〜２００［ｎｍ］の範囲であれば、膜厚の変動に拘わらず、１．１以上を得ることができる。
【００２７】
発光層１４から出た光が、ｐ型クラッド層１５と光学干渉層としてのｐ−ＡｌＧａＡｓ層１６ａとの界面と、ｐ−ＡｌＧａＡｓ層１６ａとｐ型半導体電極としてのＧＺＯ膜１８やｐ−ＧａＡｓコンタクト層１７との界面との間で干渉する。このため、ＧＺＯ膜１８から出射する出射光の出力は、ｐ−ＡｌＧａＡｓ層１６ａの膜厚増加につれて周期的（余弦的）に変化する。また、光学干渉層としてのｐ−ＡｌＧａＡｓ層１６ａは、発光層１４から出た光を減衰させるので、ＧＺＯ膜１８から出射する出射光の出力は、ｐ−ＡｌＧａＡｓ層１６ａの膜厚が薄い方が大きい。
ここで、膜厚ΔＤ２＝１３０〜２００［ｎｍ］の範囲、言い換えれば、１周期（１００［ｎｍ］）から２周期（２００［ｎｍ］）までの膜厚を境界に、光学干渉層の膜厚ゼロのときの光出力と、光の減衰率とが大きく異なる。つまり、この境界よりも薄層化すると、吸収が抑制される。このため、２周期目（２００［ｎｍ］）付近が最大出力となる。
【００２８】
図４は、透明導電膜１８、及びｐ−ＡｌＧａＡｓ層１６ａを設けたときの電流分布を示す図である。横軸は、各層の幅［μｍ］である。
図４は、ＧａＡｓ基板１１にバッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、ｐ−ＡｌＧａＡｓ層１６ａ、ｐ−ＧａＡｓコンタクト層１７、及びＧＺＯ膜１８が、積層された半導体発光ダイオードにおいて、ＧＺＯ膜１８とＧａＡｓ基板１１との間に電圧を印加したときの電流分布を示している。電流は、破線で示す積層面に対して、垂直に流れ、電流密度も均一である。
【００２９】
ここで、ｐ−ＡｌＧａＡｓ層１６ａは、図３で示すように、膜厚が前記した１３０［ｎｍ］以上、２００［ｎｍ］以下、例えば、１７５［ｎｍ］であればよい。
【００３０】
(製造方法)
図５は、半導体発光ダイオードの製造工程を説明するためのフローチャートである。
半導体発光ダイオード１０Ａ（図１）は、まず、ＬＥＤ構造基板（積層基板）を準備し（Ｓ１０）、ｐ−ＡｌＧａＡｓ層１６ａを堆積し（Ｓ１２）、ｐ−ＧａＡｓコンタクト層１７を堆積し（Ｓ１４）、ＧＺＯ膜１８を堆積し（Ｓ１６）、レジストで第１のパタ−ニングを行い（Ｓ１８）、ドライエッチングを行い（Ｓ２０）、第２のパターニングを行い（Ｓ２２）、ｐ型電極を堆積し（Ｓ２４）、リフトオフを行い（Ｓ２６）、アニールを行う（Ｓ２８）、ことにより形成される。
【００３１】
（１）まず、図６に示すＬＥＤ構造基板（積層基板）を準備する。
ＬＥＤ構造基板は、支持基板としてのＧａＡｓ基板１１と、その表面に有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）により積層されたバッファ層１２と、その表面にエピタキシャル成長されたｎ型クラッド層１３と、その表面に積層された発光層１４と、その表面に１次結晶成長されたｐ型クラッド層１５とから構成されている。
【００３２】
（２）図７は、ＧＺＯ膜／ｐ−ＧａＡｓコンタクト層／ｐ−ＡｌＧａＡｓ層を堆積する工程を説明するための素子断面図である。
この工程は、ＬＥＤ構造基板のｐ型クラッド層１５の基板反対側表面にｐ−ＡｌＧａＡｓ層１６ａを堆積させ、そのｐ−ＡｌＧａＡｓ層１６ａの基板反対側表面にｐ−ＧａＡｓコンタクト層１７を堆積させ、ｐ−ＧａＡｓコンタクト層１７の基板反対側表面にＧＺＯ膜１８を堆積させて行われる。
【００３３】
（３）図８は、第１のパターニング工程を説明するための素子断面図である。
この工程は、ＧＺＯ膜１８を堆積した積層基板の平面を発光領域とｎ型電極領域とｐ型電極領域とに分割し、発光領域、及びｐ型電極領域にレジスト２１を塗布する工程である。
【００３４】
（４）図９は、ドライエッチング工程を説明するための素子断面図である。
この工程は、レジスト２１が塗布されていない領域（すなわち、ｎ型電極領域）をｎ型クラッド層１３の途中まで除去し、いわゆるＭＥＳＡ構造（Mesa Structure）を形成する工程である。ドライエッチングは、例えば、塩素（Ｃｌ２）や三塩化ホウ素（ＢＣｌ３）のガスによる誘導結合型反応性イオンエッチング法がある。
【００３５】
（５）図１０は、第２のパターニング工程を説明するための素子断面図である。
この工程は、ＧＺＯ膜１８が積層された発光領域、及びｎ型電極領域の一部にフォトレジストを塗布する工程である。
（６）図１１は、ｐ型電極を堆積する工程を説明するための素子断面図である。
この工程は、ｐ型電極領域、ｎ型電極領域及び塗布されたフォトレジストの表面に、ｐ型電極２０、及びｎ型電極１９の材料であるＴｉ／Ａｌ積層膜を堆積する工程である。
【００３６】
（７）図１２は、リフトオフ工程を説明するための素子断面図である。
この工程は、フォトレジスト、及びフォトレジストに堆積されたＴｉ／Ａｌを剥がし、ｐ型電極領域にｐ型電極２０を形成し、ｎ型電極領域の他の領域にｎ型電極１９を形成する工程である。
（８）次に、リフトオフにより電極が形成された発光ダイオードは、ＲＴＡ（Rapid Thermal Annealing：急速アニール装置）を用いて、３００〜５００℃のＮ２雰囲気で３分間アニールが行われる。なお、このアニール温度は、３００℃から光透過率の向上やシート抵抗の低減が現れるが、過剰な高温下では、電極材料が凝集、また、ＧａＡｓのＡｓ昇華で結晶が損傷するため、ＧａＡｓ系では５００℃以下が好ましい。
【００３７】
（第２実施形態）
前記第１実施形態の半導体発光ダイオード１０Ａは、ｐ−ＧａＡｓコンタクト層１７の基板反対側表面にＧＺＯ膜１８を堆積していたが、ｐ−ＧａＡｓコンタクト層１７とＧＺＯ膜１８との間にＮｉ薄膜２２を挿入することもできる。
【００３８】
図１３は、第２の実施形態としてＧＺＯ膜１８とｐ−ＧａＡｓコンタクト層１７との間にＮｉ薄膜２２を挿入した半導体発光ダイオードＢの構造図である。
半導体発光ダイオード１０Ｂは、支持基板としてのＧａＡｓ基板１１と、バッファ層１２と、ｎ型クラッド層１３と、発光層１４と、ｐ型クラッド層１５と、ｐ−ＡｌＧａＡｓ層１６ａと、ｐ−ＧａＡｓコンタクト層１７と、Ｎｉ薄膜２２と、透明導電膜としてのＧＺＯ膜１８とがこの順に積層されて構成されている。
【００３９】
Ｎｉ薄膜２２は、ｐ−ＧａＡｓコンタクト層１７の基板反対側表面に厚さが０．５ｎｍになるまで堆積させている。Ｎｉ薄膜２２は、厚さが０．５ｎｍであるので、透光性を有している。
【００４０】
Ｎｉ薄膜２２は、厚さが０．５ｎｍであるので、光透過率が高くなり、かつ、ｐ型クラッド層１５との間のショットキ障壁のエネルギ差が小さくなる。このため、本実施形態の半導体発光ダイオードによれば、発光層１４で発した光エネルギのうちＬＥＤの外部に取り出せた光エネルギの割合を示す光取り出し効率が高くなる。
【００４１】
（第３実施形態）
第１実施形態で説明した薄膜半導体発光ダイオード４０は、図示しない画像形成装置の露光装置（プリントヘッド）として、線状に配列されることがある。露光装置として使用される薄膜半導体発光ダイオード４０は、ｎ型クラッド層１３の下面が薄膜半導体発光ダイオードを駆動する駆動回路が形成された第２の基板（例えば、Ｓｉ基板）７０（図１５）に接合されたものである。また、薄膜半導体発光ダイオード４０は、上部にｐ型電極２０、及びｎ型電極１９を配置する構造のため、ｐ型電極２０、及びｎ型電極１９が該駆動回路に接続される。
【００４２】
（製造方法）
ｎ型のＧａＡｓ基板１１とｎ型クラッド層１３（図１）との界面にエッチングストップ層（ＧａＡｓ系に対してＧａｌｎＰなど格子定数は一致するが化学的性質が異なる材料）を成長し、エッチングにより本素子を剥離する。
【００４３】
図１４は、第３実施形態における剥離工程を説明するための工程断面図であり、図１５は、第３実施形態における接合工程を説明するための工程断面図である。
図１４（ａ）に示すように、製造者は、第１の基板としてのＧａＡｓ基板１１に犠牲層８０を介して薄膜半導体発光ダイオード４０を積層させる。つまり、薄膜半導体発光ダイオード４０のｎ型クラッド層１３（図１）の下面とＧａＡｓ基板１１との間に犠牲層８０を介挿したものを製造する。
【００４４】
次いで、図１６（ｂ）に示すように、薄膜半導体発光ダイオード４０をエッチングして所定の大きさの島状パターンに形成する。そして、図１６（ｃ）に示すように、犠牲層８０を、選択的にエッチング除去することによって、薄膜半導体発光ダイオード４０をＧａＡｓ基板１１から剥離することができる。剥離され分離された薄膜半導体発光ダイオード４０を分離島と称し、この分離島の剥離された側の面を剥離面とする。
【００４５】
次に、図１５（ａ）、図１５（ｂ）に示すように、剥離した分離島（薄膜半導体発光ダイオード４０）の剥離面を、Ｓｉ基板７０（第２の基板）の表面に加圧・密着させ、密着した面の間に働く分子間力によって接合させる。分子間力による接合（分子間力接合）とは、接着剤、半田、ペースト等を使わずに、水素結合、分極、誘導電荷等の相互作用（引力）によって、接合させる面同士を直接接合することを意味する。
【００４６】
（第１比較例）
図１６は、本発明の第１比較例である半導体発光ダイオード１０Ｄの断面図である。
半導体発光ダイオード１０Ｄは、支持基板としてのＧａＡｓ基板１１の表面にバッファ層１２、及びｎ型クラッド層１３が積層され、ｎ型クラッド層１３の一部領域には、発光層１４が積層され、発光層１４の基板反対側表面には、ｐ型クラッド層１５、ｐ−ＡｌＧａＡｓ層１６ｂ、ｐ−ＧａＡｓコンタクト層１７が積層され、ｐ−ＧａＡｓコンタクト層１７の基板反対側表面の端部には、ｐ型電極２０が積層されている。また、半導体発光ダイオード１０Ａは、ｎ型クラッド層１３の基板反対側表面の他の領域には、ｎ型電極１９が積層されている。
【００４７】
ここで、ｐ−ＡｌＧａＡｓ層１６ｂは、特許文献２の技術と同様、電流拡散層として機能し、その厚みは、５００［ｎｍ］である。つまり、同一材料であるｐ−ＡｌＧａＡｓ層１６ａ（図１，４）は、電流拡散層であると共に、光学干渉層として機能する。
【００４８】
図１７は、本発明の第１比較例である半導体発光ダイオードの電流分布を示す図であり、図１８は、本発明の第１比較例である半導体発光ダイオードから電流拡散層を削除したときの電流分布を示す図である。
【００４９】
図１７は、ＧａＡｓ基板１１にバッファ層１２、ｎ型クラッド層１３、発光層１４、ｐ型クラッド層１５、電流拡散層としてのｐ−ＡｌＧａＡｓ層１６ｂ、ｐ−ＧａＡｓコンタクト層１７、及びｐ型電極２０が積層された半導体発光ダイオードのｐ型電極２０と、ＧａＡｓ基板１１との間に電圧を印加したときの電流分布を示している。なお、ｐ型電極２０は、ｐ−ＧａＡｓコンタクト層１７の端部に配設している。
【００５０】
ｐ−ＧａＡｓコンタクト層１７、及びｐ型クラッド層１５に流れる電流は、ｐ型電極２０と略同一の領域に流れる。発光層１４に流れる電流は、ｐ型電極２０、及びｐ−ＧａＡｓコンタクト層１７と略同一の領域から、ｎ型クラッド層１３と略同一の領域まで拡がる。つまり、発光層１４の電流密度は、ｐ型電極２０の直下の方がｎ型クラッド層１３の近傍よりも高い。言い換えれば、電流拡散層としてのｐ−ＡｌＧａＡｓ層１６ｂは、ｐ型電極２０近辺の局所的な電流集中を緩和する。特に、ｐ型電極２０の端部から流れる電流がｐ型クラッド層１５と発光層１４との境界面を通過する点をＨ１とする。そして、ｎ型クラッド層１３、及びバッファ層１２に流れる電流密度は、全領域で均一になる。
【００５１】
図１８は、図１７の半導体発光ダイオードから電流拡散層としてのｐ−ＡｌＧａＡｓ層１６ｂを削除したときの電流分布を示している。特に、ｐ型電極２０の端部から流れる電流がｐ型クラッド層１５と発光層１４との境界面を通過する点をＨ２とする。点Ｈ２と点Ｈ１（図１７）とを比較すると、ｐ−ＡｌＧａＡｓ層１６ｂを有したときは、ｐ型クラッド層１５と発光層１４との境界面を流れる電流の幅が約２倍になる。つまり、ｐ−ＡｌＧａＡｓ層１６ｂを有した方が、発光層１４に流れる電流が均一になる。
【００５２】
図１９は、本発明の第１実施形態である半導体発光ダイオードから光学干渉層を削除したときの電流分布を示す図である。
図４の電流分布と同様に、電流は、積層面に対して、垂直に流れ、電流密度も均一である。つまり、ｐ−ＡｌＧａＡｓ層１６ａ（図１，４）の電流拡散層としての機能は、膜厚をゼロにしても変化しない。
【００５３】
（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態は、透明導電膜としてＧＺＯ膜１８を用いたが、ＧＺＯ膜１８の代わりに、ＩＴＯ、ＺｎＯ、ＡＺＯ（アルミニウムドープ酸化亜鉛）、ＩＺＯ（登録商標）(インジウムドープ酸化亜鉛)、ＴｉＯ２(二酸化チタン)などであっても、同様の効果が得られる。
（２）前記実施形態は、半導体発光ダイオード単体について説明したが、ＧａＡｓ基板１１に複数の半導体発光ダイオード１０Ａ，１０Ｂ，１０Ｃを二次元配列して、表示装置とすることができる。
（４）前記実施形態は、本発明の透明電極構造を、窒化物半導体発光ダイオードに適用したが、窒化物半導体発光ダイオード以外のＧａＮを適用した窒化物半導体素子（例えば、レーザダイオード）にも適用することができる。
【符号の説明】
【００５４】
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ  半導体発光ダイオード
１１  ＧａＡｓ基板（第１の基板）
１３  ｎ型クラッド層（ｎ型半導体層）
１４  発光層
１５  ｐ型クラッド層（ｐ型半導体層）
１６，１６ａ  ｐ−ＡｌＧａＡｓ層（光学干渉層、電流拡散層）
１６ｂ  ｐ−ＡｌＧａＡｓ層（電流拡散層）
１７  ｐ−ＧａＡｓコンタクト層（コンタクト層）
１８  ＧＺＯ膜（ｐ型半導体電極、透明導電膜）
４０  薄膜半導体発光ダイオード
７０  Ｓｉ基板（第２の基板）
【図１】
2019067816.tif 000003
【図２】
2019067816.tif 000004
【図３】
2019067816.tif 000005
【図４】
2019067816.tif 000006
【図５】
2019067816.tif 000007
【図６】
2019067816.tif 000008
【図７】
2019067816.tif 000009
【図８】
2019067816.tif 000010
【図９】
2019067816.tif 000011
【図１０】
2019067816.tif 000012
【図１１】
2019067816.tif 000013
【図１２】
2019067816.tif 000014
【図１３】
2019067816.tif 000015
【図１４】
2019067816.tif 000016
【図１５】
2019067816.tif 000017
【図１６】
2019067816.tif 000018
【図１７】
2019067816.tif 000019
【図１８】
2019067816.tif 000020
【図１９】
2019067816.tif 000021