(57)【要約】【課題】トランジスタの故障の検出に加え、ブレーキコイルの状態を検出できる監視装置を提供する。【解決手段】監視装置はＦＰＧＡ１、ＦＥＴ５、ツェナーダイオード８、フォトカプラ９を備える。ＦＰＧＡ１は所定時間未満のパルスを含む第一信号１０を出力する。ＦＥＴ５は第一信号１０に基づく第三信号３０を電磁石コイル７に出力する。ツェナーダイオード８とフォトカプラ９は第三信号３０のパルスが電磁石コイル７に出力される時の逆起電力を検出し、逆起電力に応じた第五信号５０を出力する。ＦＰＧＡ１は第五信号５０に基づき電磁石コイル７の状態を判定する。第三信号３０のパルスに応じて第五信号５０のパルスが出力される時、電磁石コイル７が正常と判定され、第三信号３０のパルスに応じて第五信号５０のパルスが出力される時、電磁石コイル７が異常と判定される。【選択図】図１
2019067839.tif 000002
【特許請求の範囲】
【請求項１】
所定時間以上の信号を入力した時にコイルに信号を出力して制動を有効とする制動装置の前記コイルの状態を監視する監視装置において、
前記所定時間未満のパルス信号を、前記コイルに出力する出力部と、
前記出力部により前記パルス信号を前記コイルに出力した時に前記コイルに生じる逆起電力を検出し、前記逆起電力に応じた出力信号を出力する第一検出部と、
前記出力部が出力した前記パルス信号と、前記第一検出部が出力した前記出力信号とに基づき、前記コイルの状態を判定する第一判定部と
を備え、
前記第一判定部は、
前記出力部による前記パルス信号に応じて前記第一検出部が前記出力信号を出力した時、前記コイルが正常と判定し、
前記出力部による前記パルス信号に応じて前記第一検出部が前記出力信号を出力しない時、前記コイルが異常と判定することを特徴とする監視装置。
【請求項２】
前記出力部と前記コイルの間に介在し、前記出力部が出力した前記パルス信号を前記コイルに伝達する伝達状態、又は、前記パルス信号を前記コイルに伝達しない遮断状態に切り替え可能な切替部と、
前記切替部を制御して前記伝達状態又は前記遮断状態に切り替える制御部と、
前記コイルへの前記パルス信号を検出する第二検出部と、
を備え、
前記第一判定部は、
前記制御部が前記切替部を前記伝達状態とした場合、前記出力部による前記パルス信号に応じて前記第二検出部が前記パルス信号を検出し、且つ、前記第一検出部が前記出力信号を出力しない時、前記コイルが異常と判定し、
前記制御部が前記切替部を前記伝達状態とした場合、前記出力部による前記パルス信号に応じて前記第二検出部が前記パルス信号を検出しない時、前記切替部が前記遮断状態で保持した第一異常と判定する第二判定部を更に備えた
ことを特徴とする請求項１に記載の監視装置。
【請求項３】
前記第二判定部は更に、
前記制御部が前記切替部を前記遮断状態とした場合、前記出力部による前記パルス信号に応じて前記第二検出部が前記パルス信号を検出した時、前記切替部が前記伝達状態で保持した第二異常と判定することを特徴とする請求項２に記載の監視装置。
【請求項４】
前記第一検出部は、
前記コイルに接続し、前記逆起電力が逆バイアスで作用するダイオードと、
発光素子と受光素子を内蔵するフォトカプラであって、前記ダイオードに前記逆バイアスが生じた時に前記発光素子が発光し、前記受光素子から前記出力信号を出力するフォトカプラと
を備えたことを特徴とする請求項１から３の何れかに記載の監視装置。
【請求項５】
前記出力部は、前記パルス信号を所定周期で繰り返し出力することを特徴とする請求項１から４の何れかに記載の監視装置。
【請求項６】
前記制動装置の制動対象であるモータを駆動する駆動部と、
前記第一判定部により、前記コイルが異常と判定した時、前記駆動部による前記モータの駆動を停止する停止手段と
を備えたことを特徴とする請求項１から５の何れかに記載の監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブレーキコイルの状態を検出する監視装置に関する。
【背景技術】
【０００２】
モータのブレーキ制御に用いる電子部品の故障を検出する制御回路が公知である。特許文献１は、二つのスイッチングトランジスタとフォトカプラとを直列に接続したブレーキ制御回路を開示する。二つのスイッチングトランジスタは、ブレーキに対する駆動信号（ブレーキ信号）を検出し、ブレーキ信号を検出するとオン状態となる。通常、すべてのスイッチングトランジスタがオンした場合、フォトカプラがオン状態となり、フォトカプラが出力する検出信号はＨｉレベルからＬｏレベルとなる。この場合、ブレーキは駆動する。故障検出が行われる時、ブレーキ信号は、順次スイッチングトランジスタに入力される。ここで、何れかのスイッチングトランジスタがオープンモードで故障した場合、故障したスイッチングトランジスタは、オフ状態を維持する。従って、フォトカプラの検出信号はＨｉレベルを維持する。次に、二つのスイッチングトランジスタのうち上段のスイッチングトランジスタがショートモードで故障した場合、下段のスイッチングトランジスタがブレーキ信号を検出してオンした時、フォトカプラの検出信号はＨｉレベルからＬｏレベルとなる。一方、二つのスイッチングトランジスタのうち下段のスイッチングトランジスタがショートモードで故障した場合、上段のスイッチングトランジスタがブレーキ信号を検出してオンした時、フォトカプラの検出信号はＨｉレベルからＬｏレベルとなる。故に、ブレーキ制御検出回路は、スイッチングトランジスタのオン・オフ状態及びフォトカプラの検出信号の状態を監視する事で、スイッチングトランジスタの故障を検出できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１２３１１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記ブレーキ制御検出回路は、スイッチングトランジスタの故障を検出することは可能であるが、ブレーキ制御に用いられるブレーキコイルの状態を検出できないという問題点がある。
【０００５】
本発明の目的は、トランジスタの故障の検出に加え、ブレーキコイルの状態を検出できる監視装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る監視装置は、所定時間以上の信号を入力した時にコイルに信号を出力して制動を有効とする制動装置のコイルの状態を監視する監視装置において、前記所定時間未満のパルス信号を、前記コイルに出力する出力部と、前記出力部により前記パルス信号を前記コイルに出力した時に前記コイルに生じる逆起電力を検出し、前記逆起電力に応じた出力信号を出力する第一検出部と、前記出力部が出力した前記パルス信号と、前記第一検出部が出力した前記出力信号とに基づき、前記コイルの状態を判定する第一判定部とを備え、前記第一判定部は、前記出力部による前記パルス信号に応じて前記第一検出部が前記出力信号を出力した時、前記コイルが正常と判定し、前記出力部による前記パルス信号に応じて前記第一検出部が前記出力信号を出力しない時、前記コイルが異常と判定することを特徴とする。
【０００７】
監視装置は、コイルが正常である場合、第一検出部は出力部が出力したパルス信号に基づき、コイルに生じる逆起電力に応じた出力信号を出力する。又、監視装置は、コイルが異常である場合、コイルに逆起電力が生じず、第一検出部は出力信号を出力しない。故に、監視装置は、第一判定部が出力信号に基づき判定することでコイルの状態が正常か異常かを判定できる。更に、パルス信号は、制動装置がモータを制動しない状態を維持できるパルス信号である為、監視装置は、制動装置がモータを制動しない状態を維持しつつ、第一判定部によりコイルの状態を判定できる。
【０００８】
本発明において、前記出力部と前記コイルの間に介在し、前記出力部が出力した前記パルス信号を前記コイルに伝達する伝達状態、又は、前記パルス信号を前記コイルに伝達しない遮断状態に切り替え可能な切替部と、前記切替部を制御して前記伝達状態又は前記遮断状態に切り替える制御部と、前記コイルへのパルス信号を検出する第二検出部と、を備え、前記第一判定部は、前記制御部が前記切替部を前記伝達状態とした場合、前記出力部による前記パルス信号に応じて前記第二検出部が前記パルス信号を検出し、且つ、前記第一検出部が前記出力信号を出力しない時、前記コイルが異常と判定し、前記制御部が前記切替部を前記伝達状態とした場合、前記出力部による前記パルス信号に応じて前記第二検出部が前記パルス信号を検出しない時、前記切替部が前記遮断状態で保持した第一異常と判定する第二判定部を更に備えてもよい。該時、制動装置は、切替部が遮断状態で故障した場合、制御部が切替部を伝達状態としても切替部はパルス信号を出力しない。故に、監視装置は、パルス信号の状態を検出することで切替部が遮断状態で故障したことを特定できる。
【０００９】
本発明において、前記第二判定部は更に、前記制御部が前記切替部を前記遮断状態とした場合、前記出力部による前記パルス信号に応じて前記第二検出部が前記パルス信号を検出した時、前記切替部が前記伝達状態で保持した第二異常と判定してもよい。該時、制動装置は、切替部が伝達状態で故障した場合、制御部が切替部を遮断状態としても切替部はパルス信号を出力する。故に、監視装置は、パルス信号の状態を検出することで切替部が伝達状態で故障したことを特定できる。
【００１０】
本発明において、前記第一検出部は、前記コイルに接続し、前記逆起電力が逆バイアスで作用するダイオードと、発光素子と受光素子を内蔵するフォトカプラであって、前記ダイオードに前記逆バイアスが生じた時に前記発光素子が発光し、前記受光素子から前記出力信号を出力するフォトカプラとを備えてもよい。該時、監視装置は、第一検出部にダイオードを用いることでコイルに生じた逆起電力を検出する。ダイオードは、逆起電力が逆バイアスで作用した場合、所定電圧を出力する。故に、第一検出部は、コイルからの逆起電力を確実に検出できる。又、監視装置は、第一検出部にフォトカプラを用いることで、ダイオードに生じた逆バイアスを検出する。フォトカプラは、ダイオードに逆バイアスが生じた時、発光素子が発光し、受光素子が発光素子の発光により出力信号を出力する。故に、監視装置は、コイルに生じる逆起電力を確実に検出できる。又、監視装置は、ダイオードとフォトカプラを用いることで第一判定部の定格以下の出力信号に変換できる。故に、第一判定部が過電圧により故障する可能性を低減できる。
【００１１】
本発明において、前記出力部は、前記パルス信号を所定周期で繰り返し出力してもよい。該時、監視装置は、所定周期で発生するパルスを監視できる。故に、監視装置は、第一判定部が出力信号を所定周期で検出した時、コイルの状態が正常と判定できる。又、監視装置は、第一判定部が出力信号を所定周期で検出しない時、コイルの状態が異常と判定できる。
【００１２】
本発明において、前記監視装置は、前記制動装置の制動対象であるモータを駆動する駆動部と、前記第一判定部により、前記コイルが異常と判定した時、前記駆動部による前記モータの駆動を停止する停止手段とを備えてもよい。監視装置は、切替部が故障した場合、制動装置がモータの制動を有効とする場合がある。該時、モータ及び制動装置への負荷が大きい為、モータ及び制動装置は故障したり寿命が短くなる可能性がある。監視装置は、第一判定部が切替部の故障を検出した時、駆動部を駆動してモータを停止する。該時、監視装置は、モータ及び制動装置への負荷を最小限に抑えることができる。故に、監視装置は、モータの故障や寿命が短くなる可能性を低減できる。
【図面の簡単な説明】
【００１３】
【図１】通常動作時の監視装置１００のブロック図。
【図２】通常動作時の監視装置１００における各信号の波形。
【図３】電磁石コイル７が未接続又は断線状態である場合のブロック図。
【図４】電磁石コイル７が未接続又は断線状態である場合の監視装置１００における各信号の波形。
【図５】ＦＥＴ５が遮断状態で故障した場合の監視装置１００のブロック図。
【図６】ＦＥＴ５が遮断状態で故障した場合の監視装置１００における各信号の波形。
【図７】ＦＥＴ５が伝達状態で故障した場合の監視装置１００における各信号の波形。
【発明を実施するための形態】
【００１４】
本発明の監視装置１００について説明する。図１に示す如く、監視装置１００は、ＦＰＧＡ１、電源２、ブレーキ出力制御回路３、ＦＥＴ５、コネクタ６、ツェナーダイオード８、フォトカプラ９、ダイオード１１を備える。ＦＰＧＡ１の出力端子１Ａは電源２の入力端子２Ａに接続する。電源２の出力端子２Ｂは、ＦＥＴ５のソースに接続する。ブレーキ出力制御回路３の第一出力端子３Ａは、ＦＥＴ５のゲートに接続する。ブレーキ出力制御回路３の第二出力端子３ＢはＦＰＧＡ１の第一入力端子１Ｂに接続する。制動装置２００の電磁石コイル７はコネクタ６に着脱可能に接続する。コネクタ６の入力端子６Ａは、ＦＥＴ５のドレインに接続する。電磁石コイル７の一端７Ａは、コネクタ６の入力端子６Ａを介して、ＦＥＴ５のドレインに接続する。ツェナーダイオード８のカソードは、電磁石コイル７の他端７Ｂにコネクタ６の出力端子６Ｂを介して接続する。フォトカプラ９の発光素子のアノードは、ツェナーダイオード８のカソードに接続する。フォトカプラ９の発光素子のカソードは、抵抗９Ａを介してツェナーダイオード８のアノードに接続する。フォトカプラ９の発光素子は、ツェナーダイオード８に並列接続する。フォトカプラ９の受光素子のコレクタは、ＦＰＧＡ１の第二入力端子１Ｃに接続する。ＦＥＴ５のドレインは、ＦＰＧＡ１の第三入力端子１Ｄに接続する。ダイオード１１のカソードは、コネクタ６の入力端子６Ａに接続する。ダイオード１１のアノードは、ツェナーダイオード８のアノードに接続し、且つ、フォトカプラ９の発光素子のカソードに、抵抗９Ａを介して接続する。
【００１５】
図２に示す如く、第一信号１０は、ＦＰＧＡ１の出力端子１Ａから電源２の入力端子２Ａへ出力する信号である。第二信号２０は、電源２の出力端子２ＢからＦＥＴ５のソースへ出力する信号である。第三信号３０は、ＦＥＴ５のドレインから電磁石コイル７へ出力する信号である。第四信号４０は、電磁石コイル７の他端７Ｂからコネクタ６の出力端子６Ｂを介してツェナーダイオード８に出力する信号である。第五信号５０は、フォトカプラ９の受光素子のコレクタからＦＰＧＡ１の第二入力端子１Ｃへ出力する信号である。
【００１６】
＜通常動作時＞
監視装置１００は、ブレーキ出力制御回路３の第一出力端子３Ａからの制御信号によりＦＥＴ５を介して電磁石コイル７の一端７Ａへ第三信号３０を出力することで、制動装置２００の駆動を制御する。制動装置２００は、電磁石コイル７の一端７Ａに入力する第三信号３０がＨｉｇｈの時、非図示のモータを制動しない解放状態となる。又、制動装置２００は、電磁石コイル７の一端７Ａに入力する第三信号３０がＬｏｗの時、非図示のモータを制動する駆動状態となる。監視装置１００は、Ｌｏｗレベルの時間が所定時間以下であるパルス信号を第三信号３０として電磁石コイル７に出力することで、電磁石コイル７の状態を監視する。制動装置２００は、第三信号３０のパルス信号が入力する時、駆動状態とならず、解放状態を維持できる。
【００１７】
監視装置１００は、ＦＰＧＡ１、電源２、ブレーキ出力制御回路３、ＦＥＴ５により第三信号３０を生成する。ＦＰＧＡ１は、第三信号３０の基となる第一信号１０を出力する。第一信号１０は、振幅３．３Ｖの状態が９９ｍｓｅｃ継続し、振幅０Ｖが１ｍｓｅｃ継続する。第一信号１０は、１００ｍｓｅｃの周期で１ｍｓｅｃ幅の０Ｖのパルスを繰り返す。電源２は、ＦＰＧＡ１が出力した第一信号１０を振幅２４Ｖにレベルシフトし、第二信号２０としてＦＥＴ５のソースへ出力する。第二信号２０は、振幅２４Ｖの状態が９９ｍｓｅｃ継続し、振幅０Ｖが１ｍｓｅｃ継続する。第二信号２０は、１００ｍｓｅｃの周期で１ｍｓｅｃの０Ｖのパルスを繰り返す。第二信号２０のパルスのタイミングは、第一信号１０のパルスのタイミングと同期する。
【００１８】
ブレーキ出力制御回路３は、ＦＥＴ５のゲート及びＦＰＧＡ１にオン信号又はオフ信号を出力する。ＦＰＧＡ１は、ＦＥＴ５のゲートへのオン信号又はオフ信号を監視する。ＦＥＴ５は、ゲートにオン信号が入力した時、ドレイン・ソース間を導通する。該時、ＦＥＴ５は、ソースに入力した第二信号２０を第三信号３０としてドレインから出力する。ＦＥＴ５は、ゲートにオフ信号が入力した時、ドレイン・ソース間を非導通とする。該時、ＦＥＴ５は、第三信号３０をドレインから出力しない。
【００１９】
第三信号３０は、振幅２４Ｖの状態が９９ｍｓｅｃ継続し、振幅−２７．２Ｖが１ｍｓｅｃ継続する。第三信号３０は、１００ｍｓｅｃの周期で１ｍｓの−２７．２Ｖのパルスを繰り返す。又、第三信号３０のパルスのタイミングは、第一信号１０及び第二信号２０のパルスのタイミングと同期する。尚、第三信号３０は、後述の電磁石コイル７による逆起電力が重畳される為、振幅が−２７．２Ｖとなる。
【００２０】
ＦＥＴ５は、コネクタ６の入力端子６Ａを介して電磁石コイル７の一端７Ａへ第三信号３０を出力する。電磁石コイル７は、第三信号３０の振幅が２４Ｖの間、制動装置２００を解放状態とする。又、電磁石コイル７は第三信号３０の振幅−２７．２Ｖのパルス幅が１ｍｓｅｃ以下である為、第三信号３０の振幅が−２７．２Ｖの間も制動装置２００を解放状態とする。
【００２１】
第三信号３０において振幅が２４Ｖから−２７．２Ｖに変位した時、電磁石コイル７は、自己誘導により２４Ｖの状態を維持しようとする。該時、電磁石コイル７に逆起電力が生じる。尚、ダイオード１１は、電磁石コイル７に生じた逆起電力による過電圧からＦＥＴ５を保護する。
【００２２】
電磁石コイル７に生じる逆起電力は、ツェナーダイオード８に逆バイアスで作用する。この逆バイアスにより、ツェナーダイオード８は、一定のツェナー電流（降伏電流）を流す。
【００２３】
図２に示す如く、第三信号３０の振幅が２４Ｖの時（波形Ｓ１）電磁石コイル７に逆起電力が生じない為、第四信号４０は０Ｖとなる（波形Ｓ２）。又、第三信号３０の振幅が−２７．２Ｖの時（波形Ｓ３）、電磁石コイル７の逆起電力がツェナーダイオード８に作用する。第四信号４０は、該逆起電力に対応する振幅−２７．２Ｖのパルスを含む（波形Ｓ４）。第四信号４０の該パルスは、第一信号１０、第二信号２０、第三信号３０と同様の周期（１００ｍｓｅｃ）で出力される。故に、第四信号４０は、０Ｖの状態が９９ｍｓｅｃ継続し、−２７．２Ｖの状態が１ｍｓｅｃ継続する。第四信号４０は、１００ｍｓｅｃの周期で１ｍｓの−２７．２Ｖのパルスを繰り返す。第四信号４０のパルスのタイミングは、第一信号１０、第二信号２０、第三信号３０のパルスのタイミングと同期する。
【００２４】
フォトカプラ９の発光素子は、ツェナーダイオード８に作用する逆バイアスの電圧により発光する。従って、第四信号４０の−２７．２Ｖのパルスに応じた逆バイアスがツェナーダイオード８に作用した場合、フォトカプラ９の発光素子は発光する。
【００２５】
フォトカプラ９の受光素子は、フォトカプラ９の発光素子が発光した場合、オン状態となる。該時、受光素子はコレクタから信号を出力する。一方、受光素子は、発光素子が発光しない場合、オフ状態となる。該時、受光素子はコレクタから出力信号を出力しない。受光素子のコレクタはプルアップ抵抗を介して３．３Ｖ電源が接続している。故に、受光素子がオフ状態の時、フォトカプラ９は受光素子のコレクタから３．３Ｖの第四信号４０（波形Ｓ５）を出力する。又、受光素子がオン状態の時、フォトカプラ９は受光素子のコレクタから０Ｖの第三信号３０（波形Ｓ６）を出力する。
【００２６】
図２に示す如く、第五信号５０は、振幅３．３Ｖの状態が９９ｍｓｅｃ継続し、振幅０Ｖの状態が１ｍｓｅｃ継続する。第三信号３０の振幅が２４Ｖの時、ツェナーダイオード８に逆起電力が作用しない為、第五信号５０は３．３Ｖの状態となる（波形Ｓ５）。又、第三信号３０の振幅が−２７．２Ｖの時、電磁石コイル７の逆起電力がツェナーダイオード８に逆バイアスで作用する為、第五信号５０は０Ｖとなる（波形Ｓ６）。第五信号５０のパルスのタイミングは、第一信号１０、第二信号２０、第三信号３０、第四信号４０のパルスのタイミングと同期する。ＦＰＧＡ１は、第五信号５０を検出する。故に、ＦＰＧＡ１は、第五信号５０の振幅０Ｖのパルスを１００ｍｓｅｃの周期で検出する。
【００２７】
電磁石コイル７には、第三信号３０の―２７．２Ｖのパルスに応じて逆起電力が周期的に生じる。ＦＰＧＡ１は、ツェナーダイオード８、フォトカプラ９を介して第五信号５０を検出する。第五信号５０の振幅０Ｖのパルスは、第三信号３０の振幅０Ｖのパルスのタイミングと略一致する。
【００２８】
＜コイル未接続、断線検出時＞
図３、４を参照し、電磁石コイル７が未接続又は断線状態の場合を説明する。図３は、電磁石コイル７が未接続又は断線状態であることを示す。該時、ＦＰＧＡ１、電源２、ブレーキ出力制御回路３、ＦＥＴ５が第三信号３０を生成、出力しても、電磁石コイル７による逆起電力は生じない。故に、ツェナーダイオード８及びフォトカプラ９は逆起電力を検出しない。従って、電磁石コイル７が未接続又は断線状態の場合、フォトカプラ９が出力する第五信号５０は振幅３．３Ｖの状態で維持し、振幅０Ｖのパルスを有さない。故に、ＦＰＧＡ１は、フォトカプラ９が出力した第五信号５０が振幅０Ｖのパルスを含んでいるか否かを判定することにより、電磁石コイル７の未接続又は断線状態を検出できる。
【００２９】
図４は、電磁石コイル７が未接続又は断線状態である場合の各信号を示す。図４の一点鎖線は、電磁石コイル７が未接続又は断線の状態となった時を示す。第一信号１０、第二信号２０は、通常動作時（図２参照）と同じである（波形Ｓ１１、Ｓ１２）。未接続又は断線後、電磁石コイル７に逆起電力が生じない為、第三信号３０は、１００ｍｓｅｃの周期で振幅２４Ｖの状態が９９ｍｓｅｃ継続し、振幅０Ｖの状態が１ｍｓｅｃ継続するパルスを繰り返し出力する（波形Ｓ１３）。一方、電磁石コイル７に逆起電力が生じない為、第四信号４０は振幅０Ｖの状態を維持する（波形Ｓ１４）。又、ツェナーダイオード８が逆起電力を検出しない為、第五信号５０は振幅３．３Ｖの状態を維持する（波形Ｓ１５）。即ち、第三信号３０が振幅０Ｖのパルスを有する場合も、第四信号４０は振幅０Ｖのパルスを有さず、且つ、第五信号５０は振幅０Ｖのパルスを有しない。故に、ＦＰＧＡ１は、第五信号５０が振幅０Ｖのパルスを有するか否かを判定することにより、電磁石コイル７の未接続又は断線状態を検出できる。
【００３０】
＜ＦＥＴ５が遮断状態で故障した時の検出＞
図５、６を参照し、ＦＥＴ５が遮断状態で故障した場合を説明する。遮断状態での故障とは、ドレイン・ソース間が導通しない状態で維持される故障をいう。該時、ＦＥＴ５のゲートにオン信号及びオフ信号が入力した何れの場合も、ＦＥＴ５のドレインは第三信号３０のパルスを出力しない。
【００３１】
ＦＥＴ５が遮断状態で故障している時、ゲートにオン信号が入力した場合、ソースに入力した第二信号２０に基づく第三信号３０はドレインから出力されない。故に、ＦＥＴ５が遮断状態で故障している時、ＦＰＧＡ１は、ゲートへのオン・オフ信号の状態、及びＦＥＴ５が出力する第三信号３０の状態を検出することで、ＦＥＴ５が正常に動作しているかを確認できる。
【００３２】
図６は、ＦＥＴ５が遮断状態で故障した場合の各出力信号を示す。又、図６の一点鎖線は、遮断状態で故障した時を示す。この場合、第一信号１０、第二信号２０の出力は、通常動作時（図２参照）と同じである。故に、ＦＰＧＡ１及び電源２は、通常動作時と同様、第一信号１０及び第二信号２０を１００ｍｓｅｃの周期で振幅０Ｖのパルスを繰り返し出力する（波形Ｓ２１、Ｓ２２）。一方、ＦＥＴ５が遮断状態で故障後、第三信号３０は０Ｖの状態を維持する（波形Ｓ２３）。又、電磁石コイル７への出力が０Ｖを維持する為（波形Ｓ２３）、第四信号４０は０Ｖを維持する（波形Ｓ２４）。又、フォトカプラ９がオンしない為、第五信号５０は３．３Ｖの状態を維持する（波形Ｓ２５）。故に、遮断状態で故障している時、ＦＰＧＡ１は、ゲートへの信号のオン・オフ状態、及びＦＥＴ５が出力する第三信号３０の状態を検出することで、ＦＥＴ５が正常に動作しているかを確認できる。即ち、ゲートへの出力がオン状態であるにも関わらず、第三信号３０が０Ｖを維持する場合、ＦＰＧＡ１は、ＦＥＴ５が遮断状態で故障していると判定する。
【００３３】
＜ＦＥＴ５が伝達状態で故障した時の検出＞
図７を参照し、ＦＥＴ５が伝達状態で故障した場合を説明する。伝達状態での故障とは、ドレイン・ソース間が導通してした状態で維持される故障をいう。故に、ＦＥＴ５のゲートにオン信号及びオフ信号が入力した何れの場合も、ＦＥＴ５のドレインは一定の信号を出力する。
【００３４】
一方、ＦＥＴ５が伝達状態で故障している時、ＦＥＴ５のドレイン・ソース間は、伝達状態を維持している。従って、ＦＥＴ５のゲートにオン信号及びオフ信号の何れが入力しても、ソースに入力した第二信号２０に基づく第三信号３０がＦＥＴ５のドレインから出力される。故に、伝達状態で故障している時、ＦＰＧＡ１は、ゲートへのオン・オフ信号、及び、ＦＥＴ５が出力する第三信号３０の状態を検出することで、ＦＥＴ５が正常に動作しているかを判定できる。
【００３５】
図７は、ＦＥＴ５が伝達状態で故障した場合の各出力信号を示す。図７の一点鎖線は、伝達状態で故障した時を示す。この場合、第一信号１０、第二信号２０の出力は、通常動作時、及び遮断状態での故障時と同じである。故に、ＦＰＧＡ１及び電源２は、通常動作時と同様、第一信号１０、第二信号２０を１００ｍｓｅｃの周期で振幅０Ｖのパルスを繰り返し出力する（波形Ｓ３１、Ｓ３２）。ここで、ＦＥＴ５が伝達状態で故障後、第三信号３０は、ゲートのオン・オフ信号の状態によらず、ＦＥＴ５のドレインから出力され、２４Ｖの一定状態を維持する（波形Ｓ３３）。第四信号４０は、電磁石コイル７への出力が２４Ｖを維持する為（波形Ｓ３３）、０Ｖを維持する（波形Ｓ３４）。又、第五信号５０は、フォトカプラ９がオンしない為、３．３Ｖの状態を維持する（波形Ｓ３５）。故に、ＦＥＴ５が伝達状態で故障している時、ＦＰＧＡ１は、ゲートへの信号のオン・オフ状態、及びＦＥＴ５が出力する第三信号３０の状態を検出することで、ＦＥＴ５が正常に動作しているかを確認できる。即ち、ＦＥＴ５のゲートへの出力がオフ状態にも関わらず、第三信号３０が２４Ｖを維持する場合、ＦＰＧＡ１は、ＦＥＴ５が伝達状態で故障していると判定する。
【００３６】
＜作用、効果＞
以上のように、監視装置１００は、前記所定時間未満のパルスを含む第三信号３０を、電磁石コイル７に出力する。監視装置１００は、該時に電磁石コイル７に生じる逆起電力を、ツェナーダイオード８及びフォトカプラ９により検出する。監視装置１００は、第三信号３０のパルスと、フォトカプラ９が出力した第五信号５０のパルスとに基づき、ＦＰＧＡ１により電磁石コイル７の状態を判定する。ＦＰＧＡ１は、フォトカプラ９が出力した第五信号５０がパルスを含む時、電磁石コイル７が正常と判定し、フォトカプラ９が出力した第五信号５０がパルスを含まない時、電磁石コイル７が異常と判定する。尚、電磁石コイル７の状態が異常とは、例えば、電磁石コイル７が未接続又は断線状態であることをいう。故に、監視装置１００は、電磁石コイル７が未接続又は断線状態であることを検出できる。尚、第三信号３０のパルスは制動装置２００の解放状態を維持できる為、監視装置１００は、制動装置２００を解放状態で維持しつつ、電磁石コイル７の状態を判定する事ができる。
【００３７】
監視装置１００は、ＦＥＴ５が遮断状態で故障した場合、ブレーキ出力制御回路３がＦＥＴ５をオン状態としてもＦＥＴ５は第三信号３０のパルスを出力しない。故に、監視装置１００は、第三信号３０の状態を検出することでＦＥＴ５が遮断状態で故障したことを特定できる。
【００３８】
監視装置１００は、ＦＥＴ５が伝達状態で故障した場合、ブレーキ出力制御回路３がＦＥＴ５をオフ状態としても、ＦＥＴ５は第三信号３０を出力する。故に、監視装置１００は、第三信号３０の状態を検出することでＦＥＴ５が伝達状態で故障したことを特定できる。
【００３９】
監視装置１００は、電磁石コイル７に生じた逆起電力をツェナーダイオード８により検出する。ツェナーダイオード８は、逆起電力が逆バイアスで作用した場合、所定の降伏電圧を出力する。故に、ツェナーダイオード８は、電磁石コイル７からの逆起電力を確実に検出できる。又、監視装置１００は、フォトカプラ９を用いることで、ツェナーダイオード８に逆起電力が逆バイアスで作用した時に第五信号５０を出力できる。故に、監視装置１００は、電磁石コイル７に生じる逆起電力を確実に検出できる。又、監視装置１００は、ツェナーダイオード８、及びフォトカプラ９を用いることにより、逆起電力に応じた信号を、ＦＰＧＡ１の定格以下の電圧レベルに変換できる。故に、ＦＰＧＡ１が過電圧により故障する可能性を低減できる。更に、フォトカプラ９では、発光素子と受光素子は物理的に接続されない。故に、監視装置１００はノイズ等によりＦＰＧＡ１が誤検出する可能性を低減できる。
【００４０】
ＦＰＧＡ１は、第一信号１０のパルスを所定周期で繰り返し出力する。該時、監視装置１００は、１００ｍｓｅｃの周期で発生する第五信号５０のパルスを監視できる。故に、監視装置１００は、ＦＰＧＡ１が第五信号５０のパルスを１００ｍｓｅｃの周期で検出した時、電磁石コイル７が正常な状態と判定できる。又、監視装置１００は、ＦＰＧＡ１が第五信号５０のパルスを所定周期で検出しない時、コイルが異常な状態であることを判定できる。
【００４１】
＜変形例＞
本発明は、上記実施形態に限らない。監視装置１００はモータ駆動機構（図示略）を備えてもよい。図６に示す如く監視装置１００は、ＦＥＴ５が遮断状態で故障した場合、第三信号３０は制動装置２００を駆動状態とする。該時、モータ駆動機構がモータを回転駆動した状態で、制動装置２００は、モータ停止動作を行う。該時、モータ及び制動装置２００に過大な負荷がかかり、モータ及び制動装置２００が故障したり寿命が短くなる可能性がある。これに対し、監視装置１００は、ＦＥＴ５が遮断状態で故障したことを検出した時、ＦＰＧＡ１はモータ駆動機構を駆動し、制動装置２００のモータ停止動作よりも先にモータの回転駆動を停止する。該時、監視装置１００は、モータ及び制動装置２００に過大な負荷がかかることを抑制できる。故に、監視装置１００は、モータが故障したり寿命が短くなる可能性を低減できる。尚、監視装置１００は、ＦＥＴ５が伝達状態で故障した場合、又は別の状態の故障を検出した場合においても、ＦＰＧＡ１は、モータ駆動機構を制御してモータ停止動作を行ってもよい。
【００４２】
第一信号１０、第二信号２０、第三信号３０は、ＦＰＧＡ１、電源２、ブレーキ出力制御回路３、ＦＥＴ５が生成したが、例えばパルスジェネレータ等の装置を用いてパルスを生成してもよい。ＦＥＴ５は、ＭＯＳ等の他のスイッチング素子でもよい。ツェナーダイオード８を逆起電力の検出に用いたが、他の逆バイアスで作用する素子としてもよい。フォトカプラ９は、トランジスタなどの素子でもよい。監視装置１００は、電磁石コイル７の異常検出、ＦＥＴ５の遮断状態の故障検出、ＦＥＴ５の伝達状態の故障検出、モータ駆動機構の動作等の判定をＦＰＧＡ１により行ったが、ＣＰＵ等の他の制御素子を用いて行ってもよい。
【００４３】
＜その他＞
ＦＰＧＡ１は、本発明の「出力部」の一例である。ツェナーダイオード８及びフォトカプラ９は、本発明の「第一検出部」の一例である。ＦＰＧＡ１は、本発明の「第一判定部」の一例である。ＦＥＴ５は、本発明の「切替部」の一例である。ブレーキ出力制御回路３は、本発明の「制御部」の一例である。ＦＰＧＡ１は、本発明の「第二検出部」の一例である。遮断状態での故障は、本発明の「第一異常」の一例である。伝達状態での故障は、本発明の「第二異常」の一例である。モータ駆動機構は、本発明の「駆動部」の一例である。ＦＰＧＡ１は、本発明の「停止手段」の一例である。
【符号の説明】
【００４４】
１      ：ＦＰＧＡ
３      ：ブレーキ出力制御回路
５      ：ＦＥＴ
７      ：電磁石コイル
８      ：ツェナーダイオード
９      ：フォトカプラ
１００  ：監視装置
２００  ：制動装置
【図１】
2019067839.tif 000003
【図２】
2019067839.tif 000004
【図３】
2019067839.tif 000005
【図４】
2019067839.tif 000006
【図５】
2019067839.tif 000007
【図６】
2019067839.tif 000008
【図７】
2019067839.tif 000009