(57)【要約】【課題】負荷が地絡した状態でインバータ装置が起動された場合においても、過電流が半導体スイッチング素子などに流れないようにすることができるインバータ装置を得ること。【解決手段】インバータ装置１００は、３相交流の各相の電圧波形をそれぞれ検出する入力電圧検出回路８と、入力電圧検出回路８で検出された電圧波形に基づいて、回転電機７の地絡による地絡電流がインバータ装置１００内に流れないタイミングで、Ｕ相下段スイッチング素子５Ｕｎ、Ｖ相下段スイッチング素子５Ｖｎ、およびＷ相下段スイッチング素子５Ｗｎを導通させる制御回路９とを備える。【選択図】図１
2019205288.tif 000002
【特許請求の範囲】
【請求項１】
３相交流入力電源から供給される交流電力を電力変換して負荷を駆動するインバータ装置であって、
前記３相交流入力電源から供給される３相交流の整流用のダイオード群と、
母線電圧平滑用のコンデンサと、
Ｕ相上段スイッチング素子と、Ｖ相上段スイッチング素子と、Ｗ相上段スイッチング素子と、Ｕ相下段スイッチング素子と、Ｖ相下段スイッチング素子と、Ｗ相下段スイッチング素子とを備える３相インバータモジュールと、
前記Ｕ相上段スイッチング素子と前記Ｕ相下段スイッチング素子との接続点である第１の接続点と、前記負荷のＵ相端子との間に設けられるＵ相出力電流検出抵抗と、
前記Ｖ相上段スイッチング素子と前記Ｖ相下段スイッチング素子との接続点である第２の接続点と、前記負荷のＶ相端子との間に設けられるＶ相出力電流検出抵抗と、
前記Ｗ相上段スイッチング素子と前記Ｗ相下段スイッチング素子との接続点である第３の接続点と、前記負荷のＷ相端子との間に設けられるＷ相出力電流検出抵抗と、
プラス入力端が前記Ｕ相出力電流検出抵抗の一端に接続され、マイナス入力端が前記Ｕ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が、前記ダイオード群の負側の直流出力部と前記３相インバータモジュールの陰極部との接続点である第４の接続点の電位を基準電位とした出力電源に接続され、出力電圧検出側のグランド端子が前記第１の接続点に接続されるＵ相絶縁アンプと、
プラス入力端が前記Ｖ相出力電流検出抵抗の一端に接続され、マイナス入力端が前記Ｖ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が前記出力電源に接続され、出力電圧検出側のグランド端子が前記第２の接続点に接続されるＶ相絶縁アンプと、
プラス入力端が前記Ｗ相出力電流検出抵抗の一端に接続され、マイナス入力端が前記Ｗ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が前記出力電源に接続され、出力電圧検出側のグランド端子が前記第３の接続点に接続されるＷ相絶縁アンプと、
前記出力電源と、前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第１の抵抗器と、
前記出力電源と、前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが前記第１の抵抗器に接続され、カソードが前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第１のダイオードと、
一端が前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子と前記第１のダイオードとの間に接続され、他端が前記Ｕ相絶縁アンプの出力電圧検出側のグランド端子と前記第１の接続点との間に接続される第１のブートストラップコンデンサと、
前記出力電源と、前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第２の抵抗器と、
前記出力電源と、前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが前記第２の抵抗器に接続され、カソードが前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第２のダイオードと、
一端が前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子と前記第２のダイオードとの間に接続され、他端が前記Ｖ相絶縁アンプの出力電圧検出側のグランド端子と前記第２の接続点との間に接続される第２のブートストラップコンデンサと、
前記出力電源と、前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第３の抵抗器と、
前記出力電源と、前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが前記第３の抵抗器に接続され、カソードが前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第３のダイオードと、
一端が前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子と前記第３のダイオードとの間に接続され、他端が前記Ｗ相絶縁アンプの出力電圧検出側のグランド端子と前記第３の接続点との間に接続される第３のブートストラップコンデンサと、
前記３相交流の各相の電圧波形をそれぞれ検出する入力電圧検出回路と、
前記入力電圧検出回路で検出された電圧波形に基づいて、前記負荷の地絡による地絡電流が前記インバータ装置内に流れないタイミングで、前記Ｕ相下段スイッチング素子、前記Ｖ相下段スイッチング素子、および前記Ｗ相下段スイッチング素子を導通させる制御回路と
を備えることを特徴とするインバータ装置。
【請求項２】
前記ダイオード群の正側の直流出力部と、前記コンデンサおよび前記３相インバータモジュールの陽極部との間に設けられる第１の遮断器を備える
ことを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記ダイオード群の前記負側の直流出力部と、前記コンデンサおよび前記３相インバータモジュールの前記陰極部との間に設けられる第２の遮断器を備える
ことを特徴とする請求項２に記載のインバータ装置。
【請求項４】
３相交流入力電源から供給される交流電力を電力変換して負荷を駆動するインバータ装置であって、
前記３相交流入力電源から供給される３相交流の整流用のダイオード群と、
母線電圧平滑用のコンデンサと、
Ｕ相上段スイッチング素子と、Ｖ相上段スイッチング素子と、Ｗ相上段スイッチング素子と、Ｕ相下段スイッチング素子と、Ｖ相下段スイッチング素子と、Ｗ相下段スイッチング素子とを備える３相インバータモジュールと、
前記Ｕ相上段スイッチング素子と前記Ｕ相下段スイッチング素子との接続点である第１の接続点と、前記負荷のＵ相端子との間に設けられるＵ相出力電流検出抵抗と、
前記Ｖ相上段スイッチング素子と前記Ｖ相下段スイッチング素子との接続点である第２の接続点と、前記負荷のＶ相端子との間に設けられるＶ相出力電流検出抵抗と、
前記Ｗ相上段スイッチング素子と前記Ｗ相下段スイッチング素子との接続点である第３の接続点と、前記負荷のＷ相端子との間に設けられるＷ相出力電流検出抵抗と、
プラス入力端が前記Ｕ相出力電流検出抵抗の一端に接続され、マイナス入力端が前記Ｕ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が、前記ダイオード群の負側の直流出力部と前記３相インバータモジュールの陰極部との接続点である第４の接続点の電位を基準電位とした出力電源に接続され、出力電圧検出側のグランド端子が前記第１の接続点に接続されるＵ相絶縁アンプと、
プラス入力端が前記Ｖ相出力電流検出抵抗の一端に接続され、マイナス入力端が前記Ｖ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が前記出力電源に接続され、出力電圧検出側のグランド端子が前記第２の接続点に接続されるＶ相絶縁アンプと、
プラス入力端が前記Ｗ相出力電流検出抵抗の一端に接続され、マイナス入力端が前記Ｗ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が前記出力電源に接続され、出力電圧検出側のグランド端子が前記第３の接続点に接続されるＷ相絶縁アンプと、
前記出力電源と、前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第１の抵抗器と、
前記出力電源と、前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが前記第１の抵抗器に接続され、カソードが前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第１のダイオードと、
一端が前記Ｕ相絶縁アンプの出力電圧検出側の電源入力端子と前記第１のダイオードとの間に接続され、他端が前記Ｕ相絶縁アンプの出力電圧検出側のグランド端子と前記第１の接続点との間に接続される第１のブートストラップコンデンサと、
アノードが前記Ｕ相絶縁アンプの出力電圧検出側のグランド端子および前記第１のブートストラップコンデンサの前記他端に接続され、カソードが前記第１の接続点に接続される第１のブロッキングダイオードと、
前記Ｕ相絶縁アンプの出力電圧検出側のグランド端子、前記第１のブートストラップコンデンサの前記他端、および前記第１のブロッキングダイオードの前記カソードと、前記第４の接続点との間に設けられる第１のスイッチング素子と、
前記出力電源と、前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第２の抵抗器と、
前記出力電源と、前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが前記第２の抵抗器に接続され、カソードが前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第２のダイオードと、
一端が前記Ｖ相絶縁アンプの出力電圧検出側の電源入力端子と前記第２のダイオードとの間に接続され、他端が前記Ｖ相絶縁アンプの出力電圧検出側のグランド端子と前記第２の接続点との間に接続される第２のブートストラップコンデンサと、
アノードが前記Ｖ相絶縁アンプの出力電圧検出側のグランド端子および前記第２のブートストラップコンデンサの前記他端に接続され、カソードが前記第２の接続点に接続される第２のブロッキングダイオードと、
前記Ｖ相絶縁アンプの出力電圧検出側のグランド端子、前記第２のブートストラップコンデンサの前記他端、および前記第２のブロッキングダイオードの前記カソードと、前記第４の接続点との間に設けられる第２のスイッチング素子と、
前記出力電源と、前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第３の抵抗器と、
前記出力電源と、前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが前記第３の抵抗器に接続され、カソードが前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第３のダイオードと、
一端が前記Ｗ相絶縁アンプの出力電圧検出側の電源入力端子と前記第３のダイオードとの間に接続され、他端が前記Ｗ相絶縁アンプの出力電圧検出側のグランド端子と前記第３の接続点との間に接続される第３のブートストラップコンデンサと、
アノードが前記Ｗ相絶縁アンプの出力電圧検出側のグランド端子および前記第３のブートストラップコンデンサの前記他端に接続され、カソードが前記第３の接続点に接続される第３のブロッキングダイオードと、
前記Ｗ相絶縁アンプの出力電圧検出側のグランド端子、前記第３のブートストラップコンデンサの前記他端、および前記第３のブロッキングダイオードの前記カソードと、前記第４の接続点との間に設けられる第３のスイッチング素子と
を備えることを特徴とするインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電力で負荷を駆動するインバータ装置に関する。
【背景技術】
【０００２】
回転電機を駆動するインバータ装置には、半導体スイッチング素子を用いて構成されたインバータ回路が備えられていることが多い。このようなインバータ装置では、インバータ回路を収容するケースとインバータ回路との接触などにより、半導体スイッチング素子に過電流が流れることがある。このような過電流が流れると、半導体素子の破壊、およびインバータ装置の寿命の低下を招くことがある。特許文献１に記載のインバータ装置には、過電流を検出してインバータ回路への電力供給を遮断するようにしたインバータ回路の保護機構が備えられている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−１６５９５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述した特許文献１に記載の技術では、負荷として接続された回転電機が地絡した状態でインバータ装置が起動された場合、当該起動時に過電流検出回路のブートストラップ電源を構成するブートストラップコンデンサの充電が完了していないため、当該起動時に過電流検出回路が機能しない、という問題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、負荷が地絡した状態でインバータ装置が起動された場合においても、過電流が半導体スイッチング素子などに流れないようにすることができるインバータ装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明にかかる、３相交流入力電源から供給される交流電力を電力変換して負荷を駆動するインバータ装置は、３相交流入力電源から供給される３相交流の整流用のダイオード群と、母線電圧平滑用のコンデンサと、Ｕ相上段スイッチング素子と、Ｖ相上段スイッチング素子と、Ｗ相上段スイッチング素子と、Ｕ相下段スイッチング素子と、Ｖ相下段スイッチング素子と、Ｗ相下段スイッチング素子とを備える３相インバータモジュールとを備える。インバータ装置は、Ｕ相上段スイッチング素子とＵ相下段スイッチング素子との接続点である第１の接続点と、負荷のＵ相端子との間に設けられるＵ相出力電流検出抵抗と、Ｖ相上段スイッチング素子とＶ相下段スイッチング素子との接続点である第２の接続点と、負荷のＶ相端子との間に設けられるＶ相出力電流検出抵抗と、Ｗ相上段スイッチング素子とＷ相下段スイッチング素子との接続点である第３の接続点と、負荷のＷ相端子との間に設けられるＷ相出力電流検出抵抗とを備える。インバータ装置は、プラス入力端がＵ相出力電流検出抵抗の一端に接続され、マイナス入力端がＵ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が、ダイオード群の負側の直流出力部と３相インバータモジュールの陰極部との接続点である第４の接続点の電位を基準電位とした出力電源に接続され、出力電圧検出側のグランド端子が第１の接続点に接続されるＵ相絶縁アンプと、プラス入力端がＶ相出力電流検出抵抗の一端に接続され、マイナス入力端がＶ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が出力電源に接続され、出力電圧検出側のグランド端子が第２の接続点に接続されるＶ相絶縁アンプと、プラス入力端がＷ相出力電流検出抵抗の一端に接続され、マイナス入力端がＷ相出力電流検出抵抗の他端に接続され、出力電圧検出側の電源入力端子が出力電源に接続され、出力電圧検出側のグランド端子が第３の接続点に接続されるＷ相絶縁アンプとを備える。インバータ装置は、出力電源と、Ｕ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第１の抵抗器と、出力電源と、Ｕ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが第１の抵抗器に接続され、カソードがＵ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第１のダイオードと、一端がＵ相絶縁アンプの出力電圧検出側の電源入力端子と第１のダイオードとの間に接続され、他端がＵ相絶縁アンプの出力電圧検出側のグランド端子と第１の接続点との間に接続される第１のブートストラップコンデンサとを備える。インバータ装置は、出力電源と、Ｖ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第２の抵抗器と、出力電源と、Ｖ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが第２の抵抗器に接続され、カソードがＶ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第２のダイオードと、一端がＶ相絶縁アンプの出力電圧検出側の電源入力端子と第２のダイオードとの間に接続され、他端がＶ相絶縁アンプの出力電圧検出側のグランド端子と第２の接続点との間に接続される第２のブートストラップコンデンサとを備える。インバータ装置は、出力電源と、Ｗ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられる第３の抵抗器と、出力電源と、Ｗ相絶縁アンプの出力電圧検出側の電源入力端子との間に設けられ、アノードが第３の抵抗器に接続され、カソードがＷ相絶縁アンプの出力電圧検出側の電源入力端子に接続される第３のダイオードと、一端がＷ相絶縁アンプの出力電圧検出側の電源入力端子と第３のダイオードとの間に接続され、他端がＷ相絶縁アンプの出力電圧検出側のグランド端子と第３の接続点との間に接続される第３のブートストラップコンデンサとを備える。インバータ装置は、３相交流の各相の電圧波形をそれぞれ検出する入力電圧検出回路と、入力電圧検出回路で検出された電圧波形に基づいて、負荷の地絡による地絡電流がインバータ装置内に流れないタイミングで、Ｕ相下段スイッチング素子、Ｖ相下段スイッチング素子、およびＷ相下段スイッチング素子を導通させる制御回路とを備える。
【発明の効果】
【０００７】
本発明によれば、負荷が地絡した状態でインバータ装置が起動された場合においても、過電流が半導体スイッチング素子などに流れないようにすることができるという効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１にかかるインバータ装置の概略構成を説明するための図
【図２】図１に示すインバータ装置の制御回路および駆動回路などに電力を供給する制御電源部の概略構成を説明するための図
【図３】図１に示すインバータ装置の電流検出回路の概略構成を説明するための図
【図４】図１に示す３相交流入力電源のＳ相が接地された状態で、回転電機のＷ相が地絡した場合を説明するための図
【図５】図１に示すインバータ装置の下段スイッチング素子を導通させるタイミングを説明するための図
【図６】本発明の実施の形態２にかかるインバータ装置の概略構成を説明するための図
【図７】本発明の実施の形態３にかかるインバータ装置の概略構成を説明するための図
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態にかかるインバータ装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
まず、本発明の実施の形態１にかかるインバータ装置について説明する。図１は、本発明の実施の形態１にかかるインバータ装置の概略構成を説明するための図である。図２は、図１に示すインバータ装置の制御回路および駆動回路などに電力を供給する制御電源部の概略構成を説明するための図である。図３は、図１に示すインバータ装置の電流検出回路の概略構成を説明するための図である。図３では、Ｗ相の電流検出回路の概略構成のみが図示されており、Ｕ相の電流検出回路、およびＶ相の電流検出回路の概略構成の図示は省略されている。
【００１１】
図１に示す、３相交流入力電源１は、インバータ装置１００の電力供給源である。本実施の形態では、３相交流入力電源１はＹ結線であり、Ｓ相が接地されている。３相交流入力の整流用のダイオード群２は、Ｒ相、Ｓ相およびＴ相の交流入力部と、直流出力部Ｐ１およびＮ１とを備える。ダイオード群２の交流入力部は、３相交流入力電源１のＲ相、Ｔ相およびＳ相と、入力電圧検出回路８とに接続される。入力電圧検出回路８の検出結果である出力は、制御回路９に入力される。制御回路９は、駆動回路１０を介して、３相インバータモジュール５を制御する。
【００１２】
遮断器３ａの一端には、ダイオード群２の直流出力部Ｐ１が接続される。直流出力部Ｐ１は、正側の直流出力部に対応する。遮断器３ａの他端は、接続点Ｐに接続する。遮断器３ａは、第１の遮断器に対応する。遮断器３ａの他端には、母線電圧平滑用のコンデンサ４の一端と、３相インバータモジュール５の陽極部Ｐ２と、図２に示す制御電源平滑用のコンデンサ１６の一端と、制御電源トランス１９の１次側巻線１９ｎｐ１の巻き終わり端とが接続される。
【００１３】
ダイオード群２の直流出力部Ｎ１は、接続点Ｎに接続する。接続点Ｎは、第４の接続点に対応する。直流出力部Ｎ１は、負側の直流出力部に対応する。直流出力部Ｎ１には、コンデンサ４の他端と、３相インバータモジュール５の陰極部Ｎ２と、図２に示すコンデンサ１６の他端と、制御電源用のスイッチング素子１８のソース端子と、制御電源トランス１９の２次側巻線１９ｎｐ２の巻き終わり端と、２次側巻線平滑用のコンデンサ２１ｃの他端とが接続される。
【００１４】
Ｗ相上段スイッチング素子５Ｗｐのエミッタ端は、接続点Ｗｐに接続する。接続点Ｗｐは、第３の接続点に対応する。Ｗ相上段スイッチング素子５Ｗｐのエミッタ端は、Ｗ相出力電流検出抵抗６ｃの一端と、図３に示す電流検出回路１１を構成するＷ相絶縁アンプ１５のプラス入力端とに接続される。同様に、Ｕ相上段スイッチング素子５Ｕｐのエミッタ端は、接続点Ｕｐに接続する。接続点Ｕｐは、第１の接続点に対応する。Ｕ相上段スイッチング素子５Ｕｐのエミッタ端は、Ｕ相出力電流検出抵抗６ａの一端と、電流検出回路１１を構成する図示しないＵ相絶縁アンプのプラス入力端とに接続される。同様に、Ｖ相上段スイッチング素子５Ｖｐのエミッタ端は、接続点Ｖｐに接続する。接続点Ｖｐは、第２の接続点に対応する。Ｖ相上段スイッチング素子５Ｖｐのエミッタ端は、Ｖ相出力電流検出抵抗６ｂの一端と、電流検出回路１１を構成する図示しないＶ相絶縁アンプのプラス入力端とに接続される。
【００１５】
Ｗ相出力電流検出抵抗６ｃの他端は、Ｗ相絶縁アンプ１５のマイナス入力端と、回転電機７のＷ相端子Ｗ１とに接続される。同様に、Ｕ相出力電流検出抵抗６ａの他端は、図示しないＵ相絶縁アンプのマイナス入力端と、回転電機７のＵ相端子Ｕ１とに接続される。同様に、Ｖ相出力電流検出抵抗６ｂの他端は、図示しないＶ相絶縁アンプのマイナス入力端と、回転電機７のＶ相端子Ｖ１とに接続される。
【００１６】
図２に示すように、スイッチング素子１８のゲート端子に入力されるゲート電圧は、電源制御回路１７によって制御される。制御電源トランス１９の２次側巻線１９ｎｓ１の巻き始め端には、２次側巻線整流用のダイオード２０ａのアノードが接続される。ダイオード２０ａのカソードには、２次側巻線平滑用のコンデンサ２１ａの一端と、出力電源Ｖａ１とが接続される。２次側巻線１９ｎｓ１の巻き終わり端には、コンデンサ２１ａの他端と、出力電源Ｖａ１の基準電位とが接続される。
【００１７】
制御電源トランス１９の２次側巻線１９ｎｓｎの巻き始め端には、２次側巻線整流用のダイオード２０ｂのアノードが接続される。ダイオード２０ｂのカソードには、２次側巻線平滑用のコンデンサ２１ｂの一端と、出力電源Ｖａｎとが接続される。２次側巻線１９ｎｓｎの巻き終わり端には、コンデンサ２１ｂの他端と、出力電源Ｖａｎの基準電位とが接続される。
【００１８】
２次側巻線１９ｎｐ２の巻き始め端には、２次側巻線整流用のダイオード２０ｃのアノードが接続される。ダイオード２０ｃのカソードには、２次側巻線平滑用のコンデンサ２１ｃの一端と、出力電源ＶＮとが接続される。２次側巻線１９ｎｐ２の巻き終わり端には、コンデンサ２１ｃの他端と、接続点Ｎとが接続される。
【００１９】
図３に示すように、出力電源ＶＮには、電流制限用の抵抗器１２の一端が接続される。抵抗器１２は、第３の抵抗器に対応する。抵抗器１２の他端には、ブートストラップ用のダイオード１３のアノードが接続される。ダイオード１３は、第３のダイオードに対応する。ダイオード１３のカソードには、ブートストラップコンデンサ１４の一端と、Ｗ相絶縁アンプ１５の出力電圧検出側の電源入力端子とが接続される。ブートストラップコンデンサ１４は、第３のブートストラップコンデンサに対応する。Ｗ相絶縁アンプ１５の出力電圧検出側のグランド端子には、ブートストラップコンデンサ１４の他端と、接続点Ｗｐとが接続される。
【００２０】
Ｗ相絶縁アンプ１５の絶縁出力側の電源入力端子には、出力電源ＶＮとは絶縁された出力電源Ｖａｎが接続される。Ｗ相絶縁アンプ１５の絶縁出力側のグランド端子は、出力電源Ｖａｎの基準電位に接続される。
【００２１】
Ｕ相の電流検出回路は、Ｗ相の電流検出回路の構成と同様であり、Ｕ相絶縁アンプの出力電圧検出側のグランド端子には、接続点Ｕｐが接続される。Ｖ相の電流検出回路も、Ｗ相の電流検出回路の構成と同様であり、Ｖ相絶縁アンプの出力電圧検出側のグランド端子には、接続点Ｖｐが接続される。
【００２２】
上述したインバータ装置１００において、３相交流入力電源１から供給される３相交流電圧はダイオード群２によって直流電圧に整流され、コンデンサ４によって平滑される。なお、ダイオード群２の直流出力部Ｐ１と、コンデンサ４および３相インバータモジュール５の陽極部Ｐ２との間には遮断器３ａが挿入されている。インバータ装置１００の異常時に遮断器３ａを開放することにより直流出力部Ｐ１と接続点Ｐとの間の電路を遮断し、３相交流入力電源１との接続を切り離す。
【００２３】
コンデンサ４およびコンデンサ１６がある電位まで充電されると、電源制御回路１７が起動し、スイッチング素子１８がスイッチング動作を開始する。スイッチング素子１８がオンになると、制御電源トランス１９の２次側巻線に電圧が発生する。２次側巻線１９ｎｓ１に発生した電圧は、ダイオード２０ａで整流され、コンデンサ２１ａで平滑される。２次側巻線１９ｎｓｎに発生した電圧は、ダイオード２０ｂで整流され、コンデンサ２１ｂで平滑される。２次側巻線１９ｎｐ２に発生した電圧は、ダイオード２０ｃで整流され、コンデンサ２１ｃで平滑される。出力電源ＶＮの基準電位は、接続点Ｎの電位であり、フローティング状態とはならない。このようにして制御電源が確立される。
【００２４】
制御電源の確立後、コンデンサ４によって平滑された直流電圧を３相インバータモジュール５が任意の周波数成分を有する交流電圧に変換し、回転電機７が駆動される。３相インバータモジュール５の内部は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Insulated  Gate  Bipolar  Transistor）または電界効果トランジスタ（ＦＥＴ：Field  Effect  Transistor）などのスイッチング用の半導体素子で構成されている。なお、本実施の形態においては、３相インバータモジュール５は、スイッチング用の半導体素子のみで構成されたモジュール構成としたが、同一パッケージ内に、３相整流用のダイオード、制動回路用のダイオード、およびＩＧＢＴが内蔵されたモジュール構成であってもよい。
【００２５】
インバータ装置１００では、３相インバータモジュール５のＵ相、Ｖ相およびＷ相の出力端子と、回転電機７のＵ相端子Ｕ１、Ｖ相端子Ｖ１およびＷ相端子Ｗ１との間に挿入されたＵ相出力電流検出抵抗６ａ、Ｖ相出力電流検出抵抗６ｂおよびＷ相出力電流検出抵抗６ｃを用いて、各相の電流を検出し、制御回路９に検出した電流の情報をフィードバックし、制御回路９が駆動回路１０を介して３相インバータモジュール５を制御して、回転電機７を駆動している。
【００２６】
３相インバータモジュール５のＵ相上段スイッチング素子５Ｕｐ、Ｖ相上段スイッチング素子５ＶｐおよびＷ相上段スイッチング素子５Ｗｐに関しては、基準電位が接続点Ｎの電位とは異なるため、接続点Ｕｐ、接続点Ｖｐおよび接続点Ｗｐを基準電位としたゲート駆動用電源が必要となる。３相インバータモジュール５のＵ相下段スイッチング素子５Ｕｎ、Ｖ相下段スイッチング素子５ＶｎおよびＷ相下段スイッチング素子５Ｗｎに関しては、基準電位が接続点Ｎの電位であるため、ゲート駆動用電源としての出力電源ＶＮに接続する。
【００２７】
上段スイッチング素子の１つ目のゲート駆動用電源の構成としては、多出力の絶縁型制御電源を用い、接続点Ｕｐ、接続点Ｖｐおよび接続点Ｗｐのそれぞれの基準電位に対応したトランスの２次側巻線を各々用意することが挙げられる。
【００２８】
上段スイッチング素子の２つ目のゲート駆動用電源の構成としては、ブートストラップ方式が挙げられる。ブートストラップ方式では、接続点Ｕｐ、接続点Ｖｐおよび接続点Ｗｐのそれぞれの基準電位に対応したトランスの２次側巻線を各々用意せずに、上段スイッチング素子のゲート駆動用電源として下段スイッチング素子と同様に基準電位が接続点Ｎの電位である出力電源ＶＮを使用する。接続点Ｕｐ、接続点Ｖｐおよび接続点Ｗｐの電位と、接続点Ｎの電位は異なる。たとえば接続点Ｕｐと出力電源ＶＮとの間に直列に電流制限用の抵抗器と、ブートストラップ用のダイオードと、ブートストラップコンデンサとを挿入する。
【００２９】
制御電源が確立し、出力電源ＶＮが確立された段階では３相インバータモジュール５のＵ相下段スイッチング素子５Ｕｎがスイッチングしていないため、接続点Ｕｐの電位はフローティング状態となる。このため、出力電源ＶＮが抵抗器およびダイオードを介してブートストラップコンデンサを充電する経路が存在せず、上段スイッチング素子のゲート駆動用電源は確立されない。この状態において、Ｕ相下段スイッチング素子５Ｕｎを一定のキャリア周波数でスイッチングすることで、接続点Ｕｐの電位が周期的に接続点Ｎの電位となる。Ｕ相下段スイッチング素子５Ｕｎの導通毎にブートストラップコンデンサが充電され、上段スイッチング素子のゲート駆動用電源が確立する。Ｖ相およびＷ相についても同様の動作を行う。制御電源の確立後に下段スイッチング素子のみをスイッチングさせることで、回転電機７を駆動する前に上段スイッチング素子のゲート駆動用電源を確立することが可能である。
【００３０】
本実施の形態によれば、ダイオード群２に入力されるＲ相、Ｓ相およびＴ相の各々の交流電圧が入力電圧検出回路８で検出される。Ｒ相、Ｓ相およびＴ相の各々の交流電圧は、３相交流入力電源１の商用周波数５０Ｈｚまたは６０Ｈｚで各相１２０°ずつ位相がずれている。入力電圧検出回路８で検出された電圧波形は制御回路９に入力される。
【００３１】
３相インバータモジュール５のＵ相、Ｖ相およびＷ相の出力端子にはＵ相出力電流検出抵抗６ａ、Ｖ相出力電流検出抵抗６ｂおよびＷ相出力電流検出抵抗６ｃが接続されており、各検出抵抗６ａ，６ｂ，６ｃの両端には各検出抵抗６ａ，６ｂ，６ｃの両端に発生する電圧を検出する絶縁アンプがそれぞれ接続される。Ｕ相、Ｖ相およびＷ相ともに同一の回路構成であるため、Ｗ相の回路構成にて説明を行う。
【００３２】
Ｗ相絶縁アンプ１５の出力電圧検出側の電源入力端子には、制御電源より生成された出力電源ＶＮが抵抗器１２とダイオード１３を介して接続される。ダイオード１３のカソードには、ブートストラップコンデンサ１４の一端と、Ｗ相絶縁アンプ１５の出力電圧検出側の電源入力端子とが接続される。Ｗ相絶縁アンプ１５の出力電圧検出側のグランド端子には、ブートストラップコンデンサ１４の他端と、接続点Ｗｐとが接続される。上述した３相インバータモジュール５の各相上段スイッチング素子のゲート駆動用電源と同様に、ブートストラップ方式にて電流検出回路１１の電源を生成する。制御電源の確立後に下段スイッチング素子のみをスイッチングさせることで、回転電機７を駆動する前に上段スイッチング素子のゲート駆動用電源を確立するとともに、電流検出回路１１の電源を確立することが可能である。
【００３３】
図４は、図１に示す３相交流入力電源のＳ相が接地された状態で、回転電機のＷ相が地絡した場合を説明するための図である。図４に示すように、３相交流入力電源１のＳ相が接地された状態で、回転電機７のＷ相が絶縁破壊によって地絡した場合を想定し、インバータ装置１００の動作を説明する。当該地絡した状態で、制御電源の確立後、３相インバータモジュール５の各相上段スイッチング素子のゲート駆動用電源と、電流検出回路１１の電源とをブートストラップ方式にて確立するため、下段スイッチング素子のスイッチングを開始すると、３相交流入力電源１のＳ相から大地を介して、Ｗ相出力電流検出抵抗６ｃを通り、導通したＷ相下段スイッチング素子５Ｗｎを通り、接続点Ｎを通り、ダイオード群２を通り、３相交流入力電源１のＴ相に戻る経路で地絡電流が流れる。当該地絡電流が流れる経路上にＷ相出力電流検出抵抗６ｃがあるため、定常動作中における地絡発生であれば電流検出回路１１にて過電流を検出することが可能であり、３相インバータモジュール５のスイッチングを停止するといった処置が可能である。しかしながら、電流検出回路１１の電源生成は３相インバータモジュール５のスイッチングを利用したブートストラップ方式としているため、インバータ装置１００の起動時には電流検出回路１１が機能しない、という問題があった。
【００３４】
本実施の形態では、制御回路９は、入力電圧検出回路８で検出された電圧波形に基づいて、地絡電流が流れないタイミングで下段スイッチング素子を導通させる。図５は、図１に示すインバータ装置の下段スイッチング素子を導通させるタイミングを説明するための図である。図５の上段には、入力電圧検出回路８で検出されたＲ相の電圧波形Ｖｒｓ、Ｓ相の電圧波形Ｖｓｔ、およびＴ相の電圧波形Ｖｔｒが示されている。具体的には、３相交流入力電源１のＳ相が接地された状態で、回転電機７のＷ相が地絡した場合を想定して、制御回路９は、図５の下段に示す期間ｔのタイミングでＷ相下段スイッチング素子５Ｗｎを導通させる。期間ｔのタイミングでＷ相下段スイッチング素子５Ｗｎが導通した場合には、３相交流入力電源１のＳ相から大地を介して、Ｗ相出力電流検出抵抗６ｃを通り、導通したＷ相下段スイッチング素子５Ｗｎを通り、接続点Ｎを通り、ダイオード群２を通り、３相交流入力電源１のＴ相に戻る経路で地絡電流は流れない。期間ｔのタイミング以外の期間では、ダイオード群２が導通するため、地絡電流が流れる経路が発生するが、期間ｔのタイミングでは、ダイオード群２のカソードからアノードに対して地絡電流を流そうとする電流方向となり、ダイオード群２が導通しないため、地絡電流が流れる経路が発生しない。期間ｔは、Ｒ相の電圧波形Ｖｒｓが負から正となる時点からＳ相の電圧波形Ｖｓｔが負から正となる時点までの間の期間である。同様に、３相交流入力電源１のＳ相が接地された状態で、回転電機７のＵ相が地絡した場合を想定して、制御回路９は、地絡電流が流れないタイミングでＵ相下段スイッチング素子５Ｕｎを導通させる。同様に、３相交流入力電源１のＳ相が接地された状態で、回転電機７のＶ相が地絡した場合を想定して、制御回路９は、地絡電流が流れないタイミングでＶ相下段スイッチング素子５Ｖｎを導通させる。
【００３５】
本実施の形態によれば、負荷として接続された回転電機７が地絡した状態でインバータ装置１００が起動された場合においても、地絡電流が半導体スイッチング素子などに流れないようにすることができる。地絡電流が流れない周期で下段スイッチング素子を導通させることができ、電流検出回路１１のブートストラップ電源を確立することが可能となるため、電流検出回路１１が機能せずに、地絡電流が流れることがなくなる。電流検出回路１１が機能することにより、電流検出回路１１の検出結果に基づいて制御回路９は３相インバータモジュール５を停止させることが可能である。これにより、地絡電流などの過電流による半導体素子の破壊、およびインバータ装置の寿命の低下を防ぐことが可能となる。
【００３６】
本実施の形態によれば、電流検出回路１１の電源生成をブートストラップ方式としたため、制御電源トランスに要求される巻線数およびトランスボビンのピン数を削減することが可能となり、トランスの小型化およびインバータ装置１００の小型化が可能となる。
【００３７】
実施の形態２．
次に、本発明の実施の形態２にかかるインバータ装置について説明する。図６は、本発明の実施の形態２にかかるインバータ装置の概略構成を説明するための図である。本発明の実施の形態２にかかるインバータ装置１００Ａは、遮断器３ｂを備える点が、上述した実施の形態１と異なる。実施の形態１と重複した構成および作用については説明を省略し、以下に異なる構成および作用についての説明を行う。
【００３８】
図６に示す、インバータ装置１００Ａでは、ダイオード群２の直流出力部Ｎ１と、コンデンサ４および３相インバータモジュール５の陰極部Ｎ２との間には遮断器３ｂが挿入されている。遮断器３ｂは、第２の遮断器に対応する。
【００３９】
上述したインバータ装置１００Ａにおいて、３相交流入力電源１から供給される３相交流電圧はダイオード群２によって直流電圧に整流され、コンデンサ４によって平滑される。なお、ダイオード群２の直流出力部Ｐ１と、コンデンサ４および３相インバータモジュール５の陽極部Ｐ２との間には遮断器３ａが挿入されている。インバータ装置１００Ａの異常時に遮断器３ａおよび遮断器３ｂを開放することにより直流出力部Ｐ１と接続点Ｐとの間の電路、および直流出力部Ｎ１と接続点Ｎとの間の電路を遮断し、３相交流入力電源１との接続を切り離す。
【００４０】
本実施の形態によれば、電流検出回路１１が機能することにより、制御回路９は地絡電流を検出することが可能となり、遮断器３ａおよび遮断器３ｂを開放することにより、直流出力部Ｐ１と接続点Ｐとの間の電路、および直流出力部Ｎ１と接続点Ｎとの間の電路を遮断し、地絡電流が流れる経路をなくすことができる。これにより、インバータ装置１００Ａにおける負荷の地絡に対する保護をさらに確実なものとすることができる。
【００４１】
実施の形態３．
次に、本発明の実施の形態３にかかるインバータ装置について説明する。図７は、本発明の実施の形態３にかかるインバータ装置の概略構成を説明するための図である。本発明の実施の形態３にかかるインバータ装置１００Ｂは、３相インバータモジュール５Ａ内部のＵ相、Ｖ相およびＷ相の各相に、ブートストラップ用のスイッチング素子、およびブロッキング用のダイオードがそれぞれ追加され、入力電圧検出回路８が削除されている点が、上述した実施の形態１と異なる。実施の形態１と重複した構成および作用については説明を省略し、以下に異なる構成および作用についての説明を行う。
【００４２】
図７に示す、インバータ装置１００Ｂは、３相インバータモジュール５Ａ内部のＵ相、Ｖ相およびＷ相の各相に、ブートストラップ用のスイッチング素子２２ａ，２２ｂ，２２ｃ、およびブロッキング用のダイオード２３ａ，２３ｂ，２３ｃがそれぞれ追加されている。スイッチング素子２２ａは、第１のスイッチング素子に対応する。スイッチング素子２２ｂは、第２のスイッチング素子に対応する。スイッチング素子２２ｃは、第３のスイッチング素子に対応する。ダイオード２３ａは、第１のブロッキングダイオードに対応する。ダイオード２３ｂは、第２のブロッキングダイオードに対応する。ダイオード２３ｃは、第３のブロッキングダイオードに対応する。インバータ装置１００Ｂは、入力電圧検出回路８を備えない。
【００４３】
ブートストラップ用のスイッチング素子２２ａ，２２ｂ，２２ｃのそれぞれの機能、およびブロッキング用のダイオード２３ａ，２３ｂ，２３ｃのそれぞれの機能は、同様であるため、以下では、３相インバータモジュール５Ａ内部のＵ相についての説明のみ行う。
【００４４】
上述したインバータ装置１００Ｂにおいて、制御電源より生成された出力電源ＶＮには、電流制限用の抵抗器１２ａの一端が接続される。抵抗器１２ａは、第１の抵抗器に対応する。抵抗器１２ａの他端には、ブートストラップ用のダイオード１３ａのアノードが接続される。ダイオード１３ａは、第１のダイオードに対応する。ダイオード１３ａのカソードには、ブートストラップコンデンサ２４ａの一端と、Ｕ相絶縁アンプの出力電圧検出側の電源入力端子とが接続される。ブートストラップコンデンサ２４ａは、第１のブートストラップコンデンサに対応する。Ｕ相絶縁アンプの出力電圧検出側のグランド端子には、ブートストラップコンデンサ２４ａの他端と、ダイオード２３ａのアノードと、スイッチング素子２２ａのコレクタ端子とが接続される。スイッチング素子２２ａのエミッタ端子は、接続点Ｎに接続される。スイッチング素子２２ａのゲート端子に入力されるゲート電圧は、駆動回路１０を介して、制御回路９によって制御される。ダイオード２３ａのカソードには、接続点Ｕｐが接続される。
【００４５】
Ｕ相絶縁アンプの絶縁出力側の電源入力端子には、出力電源ＶＮとは絶縁された出力電源Ｖａｎが接続される。Ｕ相絶縁アンプの絶縁出力側のグランド端子は、出力電源Ｖａｎの基準電位に接続される。
【００４６】
インバータ装置１００Ｂでは、３相インバータモジュール５Ａ内部のＶ相およびＷ相の回路構成は、図７に示すように、Ｕ相の回路構成と同様であるため、Ｖ相およびＷ相の回路構成の説明については省略する。
【００４７】
インバータ装置１００Ｂにおいて、制御電源の確立後に、各相のブートストラップ用のスイッチング素子２２ａ，２２ｂ，２２ｃを一定の周波数でスイッチングすることにより、電流検出回路１１の各相の絶縁アンプ用の電源となるブートストラップコンデンサ２４ａ，２４ｂ，２４ｃの充電を行う。３相交流入力電源１のＳ相が接地された状態で、回転電機７のＷ相が絶縁破壊によって地絡した場合においても、各相に挿入されたダイオード２３ａ，２３ｂ，２３ｃによって、地絡電流が流れる経路が遮断される。したがって、任意のタイミングでスイッチング素子２２ａ，２２ｂ，２２ｃをスイッチングすることが可能となる。
【００４８】
本実施の形態によれば、上述した実施の形態１とは異なり、任意のタイミングでブートストラップ用のスイッチング素子２２ａ，２２ｂ，２２ｃをスイッチングすることによって、電流検出回路１１の電源を確立することが可能となる。このため、３相交流入力電源１の各相の電圧波形を考慮したシーケンスが不要となる。
【００４９】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略および変更することも可能である。
【符号の説明】
【００５０】
１  ３相交流入力電源、２  ダイオード群、３ａ，３ｂ  遮断器、４，１６，２１ａ，２１ｂ，２１ｃ  コンデンサ、５，５Ａ  ３相インバータモジュール、５Ｕｎ  Ｕ相下段スイッチング素子、５Ｕｐ  Ｕ相上段スイッチング素子、５Ｖｎ  Ｖ相下段スイッチング素子、５Ｖｐ  Ｖ相上段スイッチング素子、５Ｗｎ  Ｗ相下段スイッチング素子、５Ｗｐ  Ｗ相上段スイッチング素子、６ａ  Ｕ相出力電流検出抵抗、６ｂ  Ｖ相出力電流検出抵抗、６ｃ  Ｗ相出力電流検出抵抗、７  回転電機、８  入力電圧検出回路、９  制御回路、１０  駆動回路、１１  電流検出回路、１２，１２ａ，１２ｂ，１２ｃ  抵抗器、１３，１３ａ，１３ｂ，１３ｃ，２０ａ，２０ｂ，２０ｃ，２３ａ，２３ｂ，２３ｃ  ダイオード、１４，２４ａ，２４ｂ，２４ｃ  ブートストラップコンデンサ、１５  Ｗ相絶縁アンプ、１８，２２ａ，２２ｂ，２２ｃ  スイッチング素子、１９  制御電源トランス、１９ｎｐ１  １次側巻線、１９ｎｐ２，１９ｎｓ１，１９ｎｓｎ  ２次側巻線、１００，１００Ａ，１００Ｂ  インバータ装置。
【図１】
2019205288.tif 000003
【図２】
2019205288.tif 000004
【図３】
2019205288.tif 000005
【図４】
2019205288.tif 000006
【図５】
2019205288.tif 000007
【図６】
2019205288.tif 000008
【図７】
2019205288.tif 000009