(57)【要約】【課題】製造における基板コストを抑制できる半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、半導体インゴットの表面に素子を形成する素子形成工程と、前記素子を形成した半導体インゴットから半導体基板を切り出すことによって、前記素子を有する半導体基板を備えた半導体装置を作製する切出し工程と、を有する。【選択図】図３
2019067824.tif 000002
【特許請求の範囲】
【請求項１】
半導体インゴットの表面に素子を形成する素子形成工程と、
前記素子を形成した半導体インゴットから半導体基板を切り出すことによって、前記素子を有する半導体基板を備えた半導体装置を作製する切出し工程と、
を有する、半導体装置の製造方法。
【請求項２】
前記半導体基板が切り出された前記半導体インゴットを用いて、前記素子形成工程および前記切出し工程により第２の半導体装置を作製する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体インゴットを構成する半導体は、ＳｉＣである、請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記切出し工程において、ワイヤーソーを用いて前記半導体インゴットから前記半導体基板を切り出す、請求項１〜３のうちいずれか１項に記載の半導体装置の製造方法。
【請求項５】
ガイド用シート材が積層された第１領域と、前記第１領域とは異なる第２領域とを含む表面を有する位置決め部材を用意し、
前記切出し工程において、前記半導体インゴットを前記位置決め部材の第２領域に当接させた状態で、前記ワイヤーソーを前記ガイド用シート材の表面に当接させた状態で移動させつつ、前記半導体インゴットから前記半導体基板を切り出す、請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板の表面に素子が形成された半導体装置は、例えば、次のように製造される。半導体インゴットから複数の半導体基板を切り出し、これらの半導体基板の表面にそれぞれ素子を形成する。次いで、半導体基板の裏面に研削または研磨を施して半導体基板を薄板化することによって、半導体装置を得る（例えば、特許文献１，２，３を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１１／１６１９０６号
【特許文献２】特開２０１７−１２３４０５号公報
【特許文献３】特開２０００−９４２２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記半導体装置の製造方法では、例えば半導体材料などによっては基板コストが高騰する場合があり、コストの低減が要望されている。
【０００５】
本発明は、製造における基板コストを抑制できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置の製造方法は、半導体インゴットの表面に素子を形成する素子形成工程と、前記素子を形成した半導体インゴットから半導体基板を切り出すことによって、前記素子を有する半導体基板を備えた半導体装置を作製する切出し工程と、を有する。
前記半導体装置の製造方法では、前記半導体基板が切り出された前記半導体インゴットを用いて、前記素子形成工程および前記切出し工程により第２の半導体装置を作製することができる。
【０００７】
前記半導体インゴットを構成する半導体としては、ＳｉＣが挙げられる。
前記切出し工程においては、ワイヤーソーを用いて前記半導体インゴットから前記半導体基板を切り出すことができる。
前記半導体装置の製造方法では、ガイド用シート材が積層された第１領域と、前記第１領域とは異なる第２領域とを含む表面を有する位置決め部材を用意し、前記切出し工程において、前記半導体インゴットを前記位置決め部材の第２領域に当接させた状態で、前記ワイヤーソーを前記ガイド用シート材の表面に当接させつつ移動させることによって、前記半導体インゴットから前記半導体基板を切り出すことができる。
【発明の効果】
【０００８】
本発明の一態様によれば、半導体インゴットの表面に素子を形成する素子形成工程と、前記素子を形成した半導体インゴットから半導体基板を切り出す切出し工程とによって半導体装置を作製する。切出し工程に供される半導体インゴットには、既に素子が形成されているため、素子形成工程で許容される反りに応じた厚みに従って半導体基板を厚く切り出す必要はない。よって、素子形成後の半導体基板の薄板化は不要であるから、半導体インゴットの有効利用率を高めることができる。したがって、高価な半導体を用いる場合でも、製造における基板コストを抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】実施形態の製造方法を説明する工程図である。
【図２】前図に続く工程図である。
【図３】前図に続く工程図である。
【図４】前図に続く工程図であって、（Ａ）は切断装置の側面図である。（Ｂ）は切断装置の平面図である。
【図５】前図に続く工程図である。
【図６】前図に続く工程図である。
【図７】比較形態の製造方法を説明する工程図である。
【図８】前図に続く工程図である。
【図９】前図に続く工程図である。
【図１０】前図に続く工程図である。
【発明を実施するための形態】
【００１０】
＜実施形態＞
実施形態の半導体装置の製造方法について、図面を参照して説明する。
図１〜図６は、実施形態の製造方法を説明する工程図である。
【００１１】
［第１の半導体装置の作製］
（第１の素子形成工程）
図１に示すように、半導体インゴット１を用意する。半導体インゴット１を構成する半導体としては、例えばＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）などが挙げられる。半導体の好適な一例として、ＳｉＣが挙げられる。ＳｉＣを用いる場合には、優れた特性を有する半導体装置が得られる。ＳｉＣを用いた半導体装置は、他の半導体（例えばＳｉ）を用いた半導体装置に比べて、高耐圧素子の抵抗（オン抵抗）を大幅に低減できる。また、ＳｉＣを用いた半導体装置は、高温環境下の耐久性に優れている。これらの利点は、ＳｉＣの材料としての優位性に起因する。ＳｉＣはバンドギャップおよび電界強度が他の半導体（例えばＳｉ）に比べて大きいことが前述の優位性と関係がある。
【００１２】
半導体インゴット１は、半導体（例えばＳｉＣ）の単結晶からなることが好ましい。ＳｉＣ単結晶からなる半導体インゴット１の製造方法としては、気相成長法、および液相成長法がある。
半導体インゴット１は、例えば整形加工された基板結晶である。半導体インゴット１は、例えば円柱状に形成することができる。図１に示す半導体インゴット１は、第１主面１ａおよび第２主面１ｂが円形であって、中心軸Ｃを有する円柱状とされている。円柱状の半導体インゴット１では、必要に応じて、結晶方位を示すオリエンテーションフラットを側面に導入する。
【００１３】
図２に示すように、半導体インゴット１の第１主面１ａ（被形成面）に、必要に応じて研削、研磨等を施した後、公知の方法に従って、エピタキシャル層２を形成する。半導体インゴット１は十分に厚く形成されているため、エピタキシャル層２の形成工程において、半導体インゴット１に変形（反りなど）は生じない。
【００１４】
次いで、公知の素子形成プロセスにより、エピタキシャル層２の素子形成領域に、ＭＯＳＦＥＴ素子などの素子３（デバイス）を作製する。素子３の作製は、例えばイオン注入工程、活性化工程、金属蒸着工程などを含むが、半導体インゴット１は十分に厚く形成されているため、半導体インゴット１に変形（反りなど）は生じない。以下、エピタキシャル層２および素子３を形成した半導体インゴット１を「素子形成インゴット５」という。
【００１５】
（第１の切出し工程）
図３に示すように、本工程では、素子形成インゴット５から、第１の半導体装置１０を切り出す。以下、本工程の一例を詳しく説明する。
図４（Ａ）は、本工程で用いられる切断装置９を示す側面図である。図４（Ａ）は、図４（Ｂ）のＩ−Ｉ断面図である。図４（Ｂ）は、切断装置９を示す平面図である。
【００１６】
図４（Ａ）および図４（Ｂ）に示すように、切断装置９は、位置決め部材６と、ガイド用シート材７と、切断具８とを備える。
位置決め部材６は、例えばガラス、セラミック、樹脂などからなる板材であって、平坦な表面６ａを有する。表面６ａは、第１領域６ｂと、第２領域６ｃとを有する。図４（Ｂ）に示すように、第１領域６ｂは、平面視において円環状の領域である。第２領域６ｃは、第１領域６ｂの内側の領域であって、平面視において円形の領域である。位置決め部材６は、切り出される第１の半導体装置１０（図３参照）を支える支持部材となる。
【００１７】
ガイド用シート材７は、一定厚さの円環状のシート材であり、位置決め部材６の第１領域６ｂに積層されている。ガイド用シート材７は、接着材層などにより全域にわたって第１領域６ｂに固定されていることが好ましい。ガイド用シート材７は、例えば樹脂（ポリエチレンテレフタレート（ＰＥＴ）など）、金属等からなる。ガイド用シート材７の厚さは、例えば５０〜３００μｍである。ガイド用シート材７としては、接着材層付きの樹脂シートが好適である。ガイド用シート７は、平面視において素子形成インゴット５を囲めるように中央部をくり抜いた形状として位置決め部材６に接着する。くり抜いた部分に相当する位置決め部材６の領域（第２領域６ｃ）に素子形成インゴット５をワックスまたは接着材を用いて接着する。接着厚み（接着材層の厚み）は数μｍ以下におさめるのが好ましい。くり抜いた部分に素子形成インゴット５が入ることでガイド用シート７の厚みが切断厚みとなる。
【００１８】
切断具８としては、ワイヤーソー、バンドソー、ブレードソー、ダイアソーなどが使用できるが、なかでもワイヤーソーは、カーフロスを少なくできるため好ましい。切断具８は、図示しない移動機構により、ガイド用シート材７の表面７ａに沿って、図４（Ａ）に示す矢印方向（切断具８の長さ方向に対して直交する方向）に移動可能である。
【００１９】
切断装置９を用いて素子形成インゴット５から第１の半導体基板４（図３参照）を切り出すには、次のようにする。素子形成インゴット５を位置決め部材６の表面６ａ（第２領域６ｃ）に当接、接着させる。この際、素子形成インゴット５は、エピタキシャル層２および素子３が形成された側の面５ａの全領域を第２領域６ｃに隙間なく当接、接着させる。
【００２０】
素子形成インゴット５を第２領域６ｃに当接、接着させた状態で、切断具８を、長さ方向にわたってガイド用シート材７の表面７ａに当接させつつ、表面７ａに沿って図４（Ａ）に示す矢印方向に移動させることによって、素子形成インゴット５を切断する。切断具８としてのワイヤーソーは、長さ方向に走行しつつ半導体インゴット１に押し当てられることによって、半導体インゴット１を切断する。切断具８は素子形成インゴット５の面５ａと平行に移動するため、図３に示すように、素子形成インゴット５から一定厚さの第１の半導体基板４が切り出される。これによって、第１の半導体基板４の第１主面４ａにエピタキシャル層２および素子３が形成された第１の半導体装置１０が得られる。
【００２１】
半導体基板４の切断面である第２主面４ｂ（第１主面４ａとは反対の面）には、研削または研磨を施してもよい。これによって第２主面４ｂを平滑化することができる。素子形成インゴット５から半導体基板４が切り出された後の半導体インゴット２１の切断面である第１主面２１ａには、研削または研磨を施してもよい。これによって第１主面２１ａを平滑化することができる。
【００２２】
図３に示す符号１１は、素子形成インゴット５の切り代である。切り代１１は、切断具８による切断代だけでなく、半導体基板４および半導体インゴット２１が研削および研磨により失う部分（研削代および研磨代）も含む。
半導体基板４を切り出す前の半導体インゴット１の高さ（軸方向の寸法。厚さともいう）をＴ（図２参照）とし、半導体基板４および切り代１１の合計厚さをαとすると（図３参照）、半導体基板４が切り出された残りの半導体インゴット２１の高さは「Ｔ−α」となる。
【００２３】
［第２の半導体装置の作製］
（第２の素子形成工程）
図５に示すように、半導体インゴット２１の第１主面２１ａ（被形成面）に、必要に応じて研削または研磨を施した後、第１の素子形成工程と同様にして、エピタキシャル層２および素子３を形成する。エピタキシャル層２および素子３を形成した半導体インゴット２１を素子形成インゴット１５という。
【００２４】
（第２の切出し工程）
素子形成インゴット１５から、第１の切出し工程と同様にして、第２の半導体装置２０を切り出す。詳しくは、素子形成インゴット１５のエピタキシャル層２および素子３が形成された側の面１５ａを、位置決め部材６の表面６ａ（第２領域６ｃ）に当接、接着させる（図４（Ａ）および図４（Ｂ）を参照）。この状態で、切断具８をガイド用シート材７の表面７ａに当接させつつ表面７ａに沿って移動させることによって半導体インゴット２１を切断し、第２の半導体基板１４を切り出す。これによって、第２の半導体基板１４の第１主面１４ａにエピタキシャル層２および素子３が形成された第２の半導体装置２０が得られる。
【００２５】
半導体基板１４の切断面である第２主面１４ｂには、研削または研磨を施してもよい。素子形成インゴット１５から半導体基板１４が切り出された後の半導体インゴット３１の切断面である第１主面３１ａには、研削または研磨を施してもよい。図５に示す符号１２は、素子形成インゴット１５の切り代である。
【００２６】
本工程では、半導体インゴット２１の高さ「Ｔ−α」（図３参照）から、半導体基板１４および切り代１２の合計厚さαが失われるため、切り出し後の半導体インゴット３１の高さは「Ｔ−２α」となる。
【００２７】
［第３の半導体装置の作製］
（第３の素子形成工程）
図６に示すように、半導体インゴット３１の第１主面３１ａ（被形成面）に、必要に応じて研削または研磨を施した後、第１の素子形成工程と同様にして、エピタキシャル層２および素子３を形成する。エピタキシャル層２および素子３を形成した半導体インゴット３１を素子形成インゴット２５という。
【００２８】
（第３の切出し工程）
素子形成インゴット２５から、第１の切出し工程と同様にして、第３の半導体装置３０を切り出す。詳しくは、素子形成インゴット２５のエピタキシャル層２および素子３が形成された側の面２５ａを位置決め部材６の表面６ａ（第２領域６ｃ）に当接、接着させる（図４（Ａ）および図４（Ｂ）を参照）。この状態で、切断具８をガイド用シート材７の表面７ａに当接させつつ表面７ａに沿って移動させることによって半導体インゴット３１を切断し、第３の半導体基板２４を切り出す。これによって、第３の半導体基板２４の第１主面２４ａにエピタキシャル層２および素子３が形成された第３の半導体装置３０が得られる。
【００２９】
半導体基板２４の切断面である第２主面２４ｂには、研削または研磨を施してもよい。素子形成インゴット２５から半導体基板２４が切り出された後の半導体インゴット４１の切断面である第１主面４１ａには、研削または研磨を施してもよい。図６に示す符号１３は、素子形成インゴット２５の切り代である。
【００３０】
本工程では、半導体インゴット３１の高さ「Ｔ−２α」（図５参照）から、半導体基板２４および切り代１３の合計厚さαが失われるため、切り出し後の半導体インゴット４１の高さは「Ｔ−３α」となる。
【００３１】
第１〜第３の半導体装置１０，２０，３０は、例えば、第２主面４ｂ，１４ｂ，２４ｂに電極を作製した後、必要に応じてダイシング装置に移されてダイシング工程に供される。これにより、デバイスチップを作製することができる。
第１〜第３の半導体装置１０，２０，３０が薄く、独立してハンドリングできない場合、半導体装置１０，２０，３０を位置決め部材６に接着した状態で第２主面４ｂ，１４ｂ，２４ｂに電極を作製する。その後、第１〜第３の半導体装置１０，２０，３０は、必要に応じてダイシング工程に供され、デバイスチップが作製される。
【００３２】
実施形態の製造方法では、第１〜第３の素子形成工程および第１〜第３の切出し工程により、半導体装置１０，２０，３０を製造するが、半導体装置の作製数は３に限定されず、１または複数であってよい。半導体装置の作製数は、例えば１でもよいし、２でもよいし、４以上の任意の数でもよい。例えば、図６に示す半導体インゴット４１を用いて、素子形成工程および切出し工程により、さらに１または複数の半導体装置を作製してもよい。半導体装置の作製は、残った半導体インゴットの高さ「Ｔ−ｎα」（図３、図５および図６参照）がαより小さくなるまで繰り返すことができる。ｎは素子形成工程および切出し工程の繰り返し回数であり、１以上の整数である。
【００３３】
＜比較形態＞
比較形態の半導体装置の製造方法について、図７〜図１０を参照して説明する。
【００３４】
（切出し工程）
図７に示すように、半導体インゴット５１を用意する。図８に示すように、半導体インゴット５１を、切断具（図示略）を用いて切断し、複数の半導体基板５４を得る。図８に示す符号５２は、半導体インゴット５１の切り代である。
半導体基板５４には、素子形成工程で許容される反りに応じて十分な厚みが与えられる。これは、厚みが不足すると、半導体基板５４に反りが生じ、素子形成工程において不都合が生じやすくなるからである。前記不都合とは、例えば半導体製造装置で半導体基板５４の保持がしにくくなること、および、露光工程で露光が不十分となること等である。
【００３５】
（素子形成工程）
図９に示すように、半導体基板５４の第１主面５４ａにエピタキシャル層２および素子３を形成する。
【００３６】
（薄板化工程）
図１０に示すように、半導体基板５４の第２主面５４ｂに研削または研磨を施すことによって半導体基板５４を薄板化して半導体基板５５とする。本工程では、半導体基板５４の厚みを例えば１００μｍ以上薄くする。薄板化によって半導体基板５５の厚さ方向の電気抵抗を低くすることで、縦型パワーデバイスの性能向上が図られる。これによって、半導体基板５５の表面にエピタキシャル層２および素子３が形成された半導体装置６０を得る。
【００３７】
図１〜図６に示すように、本実施形態の製造方法では、素子形成工程および切出し工程により半導体装置１０，２０，３０を作製する。切出し工程に供される素子形成インゴット５，１５，２５には、既にエピタキシャル層２および素子３が形成されているため、比較形態の製造方法（図８参照）とは異なり、素子形成工程で許容される反りに応じた厚みに従って半導体基板４，１４，２４を厚く切り出す必要はない。よって、素子形成後の半導体基板の薄板化は不要であり、半導体インゴット１の有効利用率を高めることができる。
【００３８】
例えば、比較形態の製造方法において、図８に示すように、半導体基板５４の厚さＴ２を３５０μｍとし、切り代５２の厚さβ２を４００μｍとし、図１０に示すように、薄板化された半導体基板５５の厚さＴ３を１００μｍとする。半導体インゴット５１（図７参照）の有効利用率は「Ｔ３／（Ｔ２＋β２）」であるから、１００μｍ／（３５０μｍ＋４００μｍ）＝約１３％となる。
実施形態の製造方法において、図３、図５および図６に示すように、半導体基板４，１４，２４の厚さＴ１を１００μｍとし、切り代１１，１２，１３の厚さβ１を４００μｍとする。半導体インゴット１の有効利用率は「Ｔ１／（Ｔ１＋β１）」であるから、１００μｍ／（１００μｍ＋４００μｍ）＝２０％となる。
このように、実施形態の製造方法では、比較形態の製造方法に比べて、半導体インゴット１の有効利用率を大幅に高めることができる。したがって、高価な半導体を用いる場合でも、製造における基板コストを抑制することができる。
【００３９】
近年では、径が大きい半導体基板が求められているため、比較形態の製造方法では、径が大きい半導体基板でも反りが起きないように、切出し時点の半導体基板の厚さは増大する傾向にある。
これに対し、実施形態の製造方法では、径が大きい半導体基板を有する半導体装置を作製する場合でも、切出し時点の半導体基板を厚くする必要がないため、半導体インゴットの有効利用率に関する優位性は、半導体基板の径が増すほど大きくなる。
【００４０】
実施形態の製造方法は、薄板化工程が不要であるため、製造工程を簡略にし、生産効率を高めることができるという利点もある。
【００４１】
実施形態の製造方法では、第１の半導体基板４が切り出された残りの半導体インゴット２１を用いて第２の半導体装置２０を作製し、第２の半導体基板１４が切り出された残りの半導体インゴット３１を用いて第３の半導体装置３０を作製する。そのため、半導体装置の生産効率を高めることができる。
【００４２】
半導体基板の切り出しを、異なる工程によって１枚ずつ行なう場合には、複数の半導体基板５４を同時に切り出す比較形態の製造方法に比べて、半導体基板の厚みの精度確保が重要となる。実施形態の製造方法では、図４（Ａ）および図４（Ｂ）に示すように、ワイヤーソーを切断具８として使用することにより、切断具８をガイド用シート材７に沿って正確な軌道で動作させ、切出し工程における加工精度を高めることができる。よって、切り出された半導体基板の厚さの精度を高めることができる。
【００４３】
実施形態の製造方法では、図４（Ａ）および図４（Ｂ）に示すように、切断具８をガイド用シート材７の表面７ａに当接させた状態で移動させることによって半導体基板４，１４，２４を切り出すため、切断具８を素子形成インゴット５，１５，２５の面５ａ，１５ａ，２５ａに沿う軌道で移動させ、厚さの精度が高い半導体基板４，１４，２４を得ることができる。
【００４４】
上述の実施形態における各構成およびそれらの組み合わせ等は一例であり、本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は実施形態によって限定されることはなく、請求項（クレーム）の範囲によってのみ限定される。
第１の素子形成工程に供される半導体インゴットの厚さ（例えば図２に示す高さＴ）は、例えば、通常の半導体基板の厚さよりも厚く、複数の半導体基板を切り出せる厚さであればよい。また、素子形成工程において、半導体インゴットの第１主面以外の箇所に付着物が堆積した場合は、必要に応じて、付着物を除去してもよい。半導体インゴットからの半導体基板の切り出しは、ワイヤーソー等を用いた切断に限らず、割断によって行ってもよい。
【符号の説明】
【００４５】
１，２１，３１・・・半導体インゴット
３・・・素子
４，１４，２４・・・半導体基板
６・・・位置決め部材
６ａ・・・表面
６ｂ・・・第１領域
６ｃ・・・第２領域
７・・・ガイド用シート材
８・・・切断具（ワイヤーソー）
１０・・・第１の半導体装置
２０・・・第２の半導体装置
【図１】
2019067824.tif 000003
【図２】
2019067824.tif 000004
【図３】
2019067824.tif 000005
【図４】
2019067824.tif 000006
【図５】
2019067824.tif 000007
【図６】
2019067824.tif 000008
【図７】
2019067824.tif 000009
【図８】
2019067824.tif 000010
【図９】
2019067824.tif 000011
【図１０】
2019067824.tif 000012