(57)【要約】【課題】電力系統側のインダクタとフィルタ回路内のコンデンサとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。【解決手段】系統連系インバータ装置２０は、電力系統２に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するＤＣ／ＡＣインバータ２３と、前記スイッチングを制御する制御回路３０と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路２４と、を備えている。制御回路３０は、系統電圧Ｖａｃの電圧計測値ｖａｃに対し、三相／二相電圧変換部３１及び回転座標変換部３２により、回転座標変換を行ってｑ軸電圧Ｖｑを算出し、ｑ軸電流制御指令側にフィードバックしてＤＣ／ＡＣインバータ２３のスイッチング制御を行う。【選択図】図１
2019221040.tif 000002
【特許請求の範囲】
【請求項１】
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｑ軸電圧を算出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
【請求項２】
前記インバータは、三相インバータ、前記電力系統は、三相電力系統、及び、前記フィルタ回路は、三相フィルタ回路であり、
前記制御回路は、
前記系統電圧の計測値に対し、三相／二相電圧変換を行う三相／二相電圧変換部と、
前記三相／二相電圧変換部の電圧変換結果を回転座標系に変換して前記ｑ軸電圧を算出する回転座標変換部と、
前記ｑ軸電流制御のｑ軸電流制御指令から前記ｑ軸電圧の対応値を減算して、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項１記載の系統連系インバータ装置。
【請求項３】
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
【請求項４】
前記制御回路は、
前記系統電圧の計測値に対し、振幅・位相角演算を行ってｄ軸電圧及び前記瞬時位相角を算出する振幅・位相角演算部と、
前記瞬時位相角の位相同期を行って位相角を求める位相同期制御部と、
前記瞬時位相角から前記位相角を減算し、この減算結果と前記ｄ軸電圧とを乗算してｑ軸電圧値を求めるｑ軸電圧演算部と、
前記ｑ軸電流制御のｑ軸電流制御指令から前記ｑ軸電圧値を減算して、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項３記載の系統連系インバータ装置。
【請求項５】
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｄ軸電圧及びｑ軸電圧を算出し、前記ｑ軸電圧をｑ軸電流制御にフィードバックすると共に、前記ｄ軸電圧とｄ軸電圧調整値との差をｄ軸電流制御にフィードバックして、前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
【請求項６】
前記インバータは、三相インバータ、前記電力系統は、三相電力系統、及び、前記フィルタ回路は、三相フィルタ回路であり、
前記制御回路は、
前記系統電圧の計測値に対し、三相／二相電圧変換を行う三相／二相電圧変換部と、
前記三相／二相電圧変換部の電圧変換結果を回転座標系に変換して前記ｄ軸電圧及び前記ｑ軸電圧を算出する回転座標変換部と、
前記ｑ軸電流制御のｑ軸電流制御指令から前記ｑ軸電圧の対応値を減算する第１演算部と、
前記ｄ軸電圧と、前記ｄ軸電圧調整値であるｄ軸電圧高調波成分除去値又はｄ軸電圧交流周期平均値と、の差を求め、この差に対応する値を、前記ｄ軸電流制御のｄ軸電流制御指令から減算する第２演算部と、
前記第１演算部の減算結果と前記第２演算部の減算結果とに基づき、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項５記載の系統連系インバータ装置。
【請求項７】
単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、
前記スイッチングを制御する制御回路と、
前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、
を備え、
前記制御回路は、
前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、
前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、
の差を電流制御にフィードバックして前記スイッチングを制御する構成になっている、
ことを特徴とする系統連系インバータ装置。
【請求項８】
前記制御回路は、
前記系統電圧計測値から前記電圧振幅を算出する電圧振幅算出部と、
前記系統電圧計測値から前記位相同期の位相角を求める位相同期制御部と、
前記電圧振幅及び前記位相同期の位相角から前記基本波電圧を算出する基本波電圧算出部と、
前記系統電圧計測値から前記基本波電圧を減算してこの減算結果に対応する対応値を求める演算部と、
前記電流制御の電流制御指令から前記対応値を減算し、この減算結果に基づき、前記スイッチングを制御するスイッチング駆動信号を生成するスイッチング駆動信号生成部と、
を有することを特徴とする請求項７記載の系統連系インバータ装置。
【請求項９】
前記インバータは、直流電力を交流電力に変換するＤＣ／ＡＣインバータであることを特徴とする請求項１〜８のいずれか１項記載の系統連系インバータ装置。
【請求項１０】
前記フィルタ回路は、ＬＣフィルタ回路又はＬＣＬフィルタ回路であることを特徴とする請求項１〜８のいずれか１項記載の系統連系インバータ装置。
【請求項１１】
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｑ軸電圧を算出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
【請求項１２】
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
【請求項１３】
電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｄ軸電圧及びｑ軸電圧を算出し、前記ｑ軸電圧をｑ軸電流制御にフィードバックすると共に、前記ｄ軸電圧とｄ軸電圧調整値との差をｄ軸電流制御にフィードバックして、前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
【請求項１４】
単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、
前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、
を備えた系統連系インバータ装置の安定化制御方法であって、
前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、
前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、
の差を電流制御にフィードバックして前記スイッチングを制御する、
ことを特徴とする安定化制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力系統（例えば、商用電力系統）に対して連系可能に接続され、直流電力を交流電力に変換する系統連系インバータ装置に関するものである。
【背景技術】
【０００２】
図８は、特許文献１及び非特許文献１等に記載された従来のＬＣフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
【０００３】
この系統連系システムは、直流（ＤＣ）電源１と、例えば、商用電力系統である三相Ｕ，Ｖ，Ｗ交流（ＡＣ）の電力系統２と、の間に接続されるＬＣフィルタ付き三相系統連系インバータ装置１０を備えている。電力系統２は、三相遮断器３及び三相変圧器（以下「トランス」という。）４等を介して、系統連系インバータ装置１０の出力端子に接続されている。系統連系インバータ装置１０の出力端子とトランス４との間には、負荷装置５が並列に接続されている。
【０００４】
系統連系インバータ装置１０は、電力系統２に対して連系可能に接続され、直流電源１から供給される直流電力を三相交流電力に変換する装置であり、ＤＣ／ＤＣコンバータ１１を有している。ＤＣ／ＤＣコンバータ１１は、図示しない制御部によってスイッチング動作が制御され、直流電源１から供給される直流電圧を所定の直流電圧に変換する装置であり、この出力側に、並列に接続された電荷蓄積用のコンデンサ１２を介して、三相Ｕ，Ｖ，ＷのＤＣ／ＡＣインバータ１３が接続されている。なお、ＤＣ／ＤＣコンバータ１１は、省略されることもある。
【０００５】
ＤＣ／ＡＣインバータ１３は、図示しない制御部によってスイッチング動作が制御され、コンデンサ１２に蓄積された直流電圧Ｖｄｃを三相Ｕ，Ｖ，Ｗの系統電圧Ｖａｃに変換する装置であり、６つのスイッチ素子（例えば、絶縁ゲート型バイポーラトランジスタ、以下これを「ＩＧＢＴ」という。）１３ａがブリッジ接続されて構成されている。各ＩＧＢＴ１３ａには、ボディダイオード１３ｂが逆並列に接続されている。ＤＣ／ＡＣインバータ１３の出力側には、Ｌ字形の三相ＬＣフィルタ回路１４が接続されている。
【０００６】
Ｌ字形の三相ＬＣフィルタ回路１４は、ＤＣ／ＡＣインバータ１３から出力される交流電圧Ｖｉｎｖ及びインバータ電流Ｉｉｎｖの高調波成分を除去する回路であり、三相インダクタ１４ａ及び三相コンデンサ１４ｂにより構成されている。ＬＣフィルタ回路１４の出力側には、図示しない制御部により開閉が制御される三相開閉器１５を介して、系統連系インバータ装置１０の出力端子が接続されている。
【０００７】
このように構成される系統連系システムでは、直流電源１から供給された直流電圧が、系統連系インバータ装置１０内のＤＣ／ＤＣコンバータ１１により所定の直流電圧に変換され、コンデンサ１２に蓄積される。コンデンサ１２に蓄積された直流電圧Ｖｄｃは、ＤＣ／ＡＣインバータ１３によって三相Ｕ，Ｖ，Ｗの交流電圧Ｖｉｎｖに変換された後、三相フィルタ回路１４のインダクタ１４ａ及びコンデンサ１４ｂによって高調波成分が除去される。高調波成分が除去された三相交流の出力電流Ｉｏ及び系統電圧Ｖａｃは、三相開閉器１５を介して負荷装置５及び電力系統２側へ出力される。電力系統２に停電等が発生すると、遮断器３がオフ状態になり、系統連系インバータ装置１０が電力系統２から切り離されて単独運転状態となり、その系統連系インバータ装置１０から出力された出力電流Ｉｏ及び系統電圧Ｖａｃが負荷装置５へ供給される。
【０００８】
図８の系統連系インバータ装置１０に使用されているＬ字形の三相ＬＣフィルタ回路１４では、直列の三相インダクタ１４ａが１組しかなく、しかも、ＬＣフィルタ回路１４の入出力間の結合（ｃｏｕｐｌｉｎｇ）が大きくなり過ぎるため、高調波成分を十分に減衰できないことがある。これを改善するために、Ｔ字形の三相フィルタ回路を使用したＬＣＬフィルタ付き三相系統連系インバータ装置が知られている。
【０００９】
図９は、従来のＬＣＬフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
この系統連系システムに使用されているＬＣＬフィルタ付き三相系統連系インバータ装置１０Ａでは、図８のＬ字形の三相ＬＣフィルタ回路１４に代えて、Ｔ字形の三相ＬＣＬフィルタ回路１４Ａが設けられている。この三相ＬＣＬフィルタ回路１４Ａは、２組の三相インダクタ１４ａ，１４ｃと、１組の三相コンデンサ１４ｂと、により構成されている。
【００１０】
このような三相系統連系インバータ装置１０Ａにおける三相ＬＣＬフィルタ回路１４Ａでは、直列の三相インダクタ１４ａ，１４ｃを２組使用しているので、高調波減衰帯域での減衰量が、Ｌ字形の三相ＬＣフィルタ回路１４に比べて大幅に向上し、更に、三相ＬＣＬフィルタ回路１４Ａにおける入出力間の結合が著しく減少する。
【００１１】
図１０は、図８の系統連系システムの模式的な等価回路図である。
図８の系統連系インバータ装置１０では、配電線及びトランス４を介して電力系統２（例えば、三相（３φ）２００Ｖ）に接続されるため、図１０の電力系統２側に、抵抗Ｒｓ及びインダクタＬｓからなる系統インピーダンス６が存在する。そのため、系統連系インバータ装置１０の三相交流出力電流Ｉｏがその系統インピーダンス６に流れる。
【００１２】
図１１は、図９の系統連系システムの模式的な等価回路図である。
図９の系統連系インバータ装置１０Ａも、図８と同様に、配電線及びトランス４を介して電力系統２に接続されるため、図１１の電力系統２側に、抵抗Ｒｓ及びインダクタＬｓからなる系統インピーダンス６が存在する。そのため、系統連系インバータ装置１０Ａの三相交流出力電流Ｉｏがその系統インピーダンス６に流れる。
【００１３】
図１２は、従来の図１０及び図１１に示す系統連系システムにおいて電力系統２側の系統インピーダンス６として例えば一定リアクタンス値以上のインダクタＬｓを接続した時の動作波形図である。図１２の上段は、高調波成分が含まれた系統電圧Ｖａｃの波形図、及び、図１２の下段は、高調波成分が含まれた出力電流Ｉｏの波形図である。図１２の横軸は、時刻である。
【００１４】
図１０及び図１１の電力系統２側には、抵抗Ｒｓ及びインダクタＬｓからなる系統インピーダンス６が存在する。そのため、図１２に示すように、電力系統２側のインダクタＬｓとフィルタ回路１４，１４Ａ内のコンデンサ１４ｂとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。
【００１５】
この対策として、特許文献１の技術では、図８、図９に示す系統電圧Ｖａｃの高調波電圧を算出し、この高調波電圧が閾値以上になったら、系統連系システムの共振を検出し、ＤＣ／ＡＣインバータ１３のスイッチングを制御する制御パラメータ（特許文献１の請求項５に記載された比例制御パラメータ）を繰り返し調整することにより、系統連系システムの共振を抑制している。もし、制御パラメータを変更しても共振現象が消えなかったら、フィルタ回路１４，１４Ａ内の三相コンデンサ１４ｂに対して抵抗回路を並列に接続し、共振現象を抑制している。
【００１６】
又、非特許文献１の技術では、系統インピーダンス６をキャンセルするためのインピーダンスキャンセル回路を追加し、共振現象を抑制している。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２０１６−６３７４２号公報
【非特許文献】
【００１８】
【非特許文献１】Ｙ．Ｈｅ，Ｈ．Ｓ．Ｈ．Ｃｈｕｎｇ，Ｊ．Ｃ．Ｔ．Ｌａｉ，Ｘ．Ｚｈａｎｇ  ａｎｄ  Ｗ．Ｗｕ，「  Ａｃｔｉｖｅ  Ｃａｎｃｅｌｌａｔｉｏｎ  ｏｆ  Ｅｑｕｉｖａｌｅｎｔ  Ｇｒｉｄ  Ｉｍｐｅｄａｎｃｅ  ｆｏｒ  Ｉｍｐｒｏｖｉｎｇ  ＳｔａｂｉＩｉｔｙ  ａｎｄ  Ｉｎｊｅｃｔｅｄ  Ｐｏｗｅｒ  ＱｕａＩｉｔｙ  ｏｆ  Ｇｒｉｄ−Ｃｏｎｎｅｃｔｅｄ  Ｉｎｖｅｒｔｅｒ  ｕｎｄｅｒ  Ｖａｒｉａｂｌｅ  Ｇｒｉｄ  Ｃｏｎｄｉｔｉｏｎ  」ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  論文誌、２０１８．
【発明の概要】
【発明が解決しようとする課題】
【００１９】
しかしながら、従来の図８及び図９の系統連系インバータ装置１０，１０Ａでは、以下の（ａ）〜（ｅ）のような課題がある。
【００２０】
（ａ）  電力系統２に高調波電流が流れる負荷装置５が接続される場合等、共振ではなくても高調波電圧が発生するため、制御が誤動作する可能性がある。
（ｂ）  特許文献１の技術では、閾値以上の高調波電圧を検出した時のみ、共振を抑制するための制御が動作するので、共振現象を的確に抑制することができない。特に、高調波電圧の算出には、交流周期以上の遅延が発生するため、高速応答の実現が困難である。又、共振現象が消えない場合には、フィルタ回路１４，１４Ａ内の三相コンデンサ１４ｂに対して抵抗回路を並列に接続し、共振現象を抑制しているが、その抵抗回路によって電力損失が増加する問題がある。
（ｃ）  特許文献１の技術では、高調波振幅と共振振幅とを混同して読み取る恐れがあるので、共振現象を精度良く抑制することができない。
（ｄ）  非特許文献１の技術では、共振現象を抑制するために、インピーダンスキャンセル回路を追加しているので、回路構成が複雑になり、コスト上昇の問題がある。
（ｅ）  図１０及び図１１に示す従来の系統連系システムでは、出力電流Ｉｏに振動（ｈｕｎｔｉｎｇ；ハンチング）が発生した場合、その出力電流Ｉｏが流れる部分に、インダクタを挿入し、ハンチングを防止している。しかし、インダクタを挿入することにより、部品点数が増加して、系統連系インバータ装置１０，１０Ａの小型化が困難になる。
【課題を解決するための手段】
【００２１】
本発明のうちの第１発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｑ軸電圧を算出し、ｑ軸電流制御にフィードバック（帰還）して前記スイッチングを制御する構成になっている。
【００２２】
第２発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御する構成になっている。
【００２３】
第３発明の系統連系インバータ装置は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｄ軸電圧及びｑ軸電圧を算出し、前記ｑ軸電圧をｑ軸電流制御にフィードバックすると共に、前記ｄ軸電圧とｄ軸電圧調整値との差をｄ軸電流制御にフィードバックして、前記スイッチングを制御する構成になっている。
【００２４】
第４発明の系統連系インバータ装置は、単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、前記スイッチングを制御する制御回路と、前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備えている。そして、前記制御回路は、前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、の差を電流制御にフィードバックして前記スイッチングを制御する構成になっている。
【００２５】
第５発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｑ軸電圧を算出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御している。
【００２６】
第６発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値から瞬時位相角を検出し、ｑ軸電流制御にフィードバックして前記スイッチングを制御している。
【００２７】
第７発明の安定化制御方法は、電力系統に対して連系可能に接続され、入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記電力系統との間の系統電圧の計測値に対し、回転座標変換を行ってｄ軸電圧及びｑ軸電圧を算出し、前記ｑ軸電圧をｑ軸電流制御にフィードバックすると共に、前記ｄ軸電圧とｄ軸電圧調整値ｖｄｄとの差をｄ軸電流制御にフィードバックして、前記スイッチングを制御している。
【００２８】
第８発明の安定化制御方法は、単相電力系統に対して連系可能に接続され、単相入力電力をスイッチングして所定電力に変換するインバータと、前記所定電力の高調波成分を除去して前記単相電力系統側へ出力するフィルタ回路と、を備えた系統連系インバータ装置の安定化制御方法であって、前記フィルタ回路と前記単相電力系統との間の系統電圧計測値と、前交流周期の前記系統電圧計測値から求められた電圧振幅及び位相同期の位相角に基づいて算出された基本波電圧と、の差を電流制御にフィードバックして前記スイッチングを制御している。
【発明の効果】
【００２９】
本発明のうちの第１及び第５発明では、例えば、三相交流のベクトル演算を用いて、ｑ軸の電圧変動を検出し、電流制御にフィードバックすることにより、共振抑制を行っている。第２及び第６発明では、系統電圧の瞬時位相角を演算し、例えば、位相同期安定化制御結果の位相角との差をｑ軸電流制御にフィードバックすることにより、共振抑制を行っている。第３及び第７発明では、ｑ軸制御に加えて、ｄ軸電圧を算出し、ｄ軸電圧調整値との差をｄ軸電流制御にフィードバックすることにより、共振抑制を行っている。更に、第４及び第８発明では、系統電圧と前交流周期の系統電圧から算出された系統電圧振幅及び位相同期の位相角から算出した基本波電圧との差を系統電流にフィードバックすることにより、共振抑制を行っている。
【００３０】
そのため、次の（１）〜（４）のよう効果がある。
（１）  ハイインピーダンスの電力系統環境下でも、高品質且つ安定な電力出力を行える。
（２）  非特許文献１のようなインピーダンスキャンセル回路を必要としないため、回路構成が簡単になって低コストが可能になる。
（３）  特許文献１のような、共振抑制のための抵抗回路が不要になるので、低損失且つ低コスト化が可能になる。
（４）  フィルタ回路内のインダクタを小さくした場合、高調波成分の除去効率を上げるためにフィルタ回路内のコンデンサを大きくする必要があるが、そのコンデンサが、系統インピーダンス内のインダクタと共振しやすくなる。又、フィルタ回路内のインダクタを小さくすると、フィルタの制御特性が悪くなるため、ハンチングがし易くなる。本発明では、それらの問題を解決して、フィルタ回路内のインダクタを小型化できる。
【図面の簡単な説明】
【００３１】
【図１】図２の系統連系システムの模式的な等価回路図
【図２】本発明の実施例１における系統連系システムの構成例を示す概略の回路図
【図３】図１の系統連系システムにおける動作波形図
【図４】本発明の実施例２における系統連系システムの模式的な等価回路図
【図５】本発明の実施例３における系統連系システムの模式的な等価回路図
【図６】本発明の実施例４における系統連系システムの構成例を示す概略の回路図
【図７】図６の系統連系システムの模式的な等価回路図
【図８】従来の系統連系システムの構成例を示す概略の回路図
【図９】従来の系統連系システムの構成例を示す概略の回路図
【図１０】図８の模式的な等価回路図
【図１１】図９の模式的な等価回路図
【図１２】図１０及び図１１に示す系統連系システムの動作波形図
【発明を実施するための形態】
【００３２】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００３３】
（実施例１の構成）
図２は、本発明の実施例１におけるＬＣフィルタ付き三相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
【００３４】
この系統連系システムは、従来の図８と同様に、直流電源１と、例えば、商用電力系統である三相Ｕ，Ｖ，Ｗ交流（３φ２００Ｖ）の電力系統２と、の間に接続される、従来とは構成の異なるＬＣフィルタ付き三相系統連系インバータ装置２０を備えている。電力系統２は、従来の図８と同様に、三相遮断器３及び三相トランス４等を介して、系統連系インバータ装置２０の出力端子に接続されている。系統連系インバータ装置２０の出力端子とトランス３との間には、負荷装置５が並列に接続されている。
【００３５】
本実施例１の系統連系インバータ装置２０は、電力系統２に対して連系可能に接続され、直流電源１から供給される直流電力を三相交流電力に変換する装置であり、コンバータ（例えば、ＤＣ／ＤＣコンバータ）２１を有している。ＤＣ／ＤＣコンバータ２１は、直流電源１から供給される直流電圧を所定の直流電圧に変換する装置であり、例えば、図示しない制御部によってスイッチング動作が制御される複数のスイッチ素子のブリッジ接続等により構成されている。ＤＣ／ＤＣコンバータ２１の出力側には、並列に接続された電荷蓄積用のコンデンサ２２を介して、三相Ｕ，Ｖ，Ｗのインバータ（例えば、ＤＣ／ＡＣインバータ）２３が接続されている。
なお、ＤＣ／ＤＣコンバータ２１は、省略されることもある。
【００３６】
ＤＣ／ＡＣインバータ２３は、制御回路３０によってスイッチング動作が制御され、コンデンサ２２に蓄積された入力電力（例えば、直流電圧Ｖｄｃ）を三相Ｕ，Ｖ，Ｗの交流電圧Ｖｉｎｖに変換する装置であり、６つのスイッチ素子（例えば、ＩＧＢＴ）２３ａがブリッジ接続されて構成されている。各ＩＧＢＴ２３ａには、それぞれボディダイオード２３ｂが逆並列に接続されている。ＤＣ／ＡＣインバータ２３の出力側には、三相フィルタ回路（例えば、Ｌ字形の三相ＬＣフィルタ回路）２４が接続されている。
【００３７】
Ｌ字形の三相ＬＣフィルタ回路２４は、ＤＣ／ＡＣインバータ２３から出力される交流電圧Ｖｉｎｖ及びインバータ電流Ｉｉｎｖの高調波成分を除去し、出力電流Ｉｏを送出する回路であり、三相インダクタ２４ａ及び三相コンデンサ２４ｂにより構成されている。ＬＣフィルタ回路２４の出力側には、図示しない制御部により開閉が制御されるリレー等の三相開閉器２５を介して、系統連系インバータ装置２０の出力端子が接続されている。三相インダクタ２４ａと三相コンデンサ２４ｂとの間には、インバータ電流Ｉｉｎｖを計測して電流計測値ｉｉｎｖを出力する三相用の電流計測器（例えば、計器用変流器、以下これを「ＣＴ」という。）２６が設けられている。ＣＴ２６を用いて三相交流電流を計測する場合、２相分（例えば、Ｕ相、Ｗ相）の電流Ｉｕ，Ｉｗを２つのＣＴ２６で計測し、残りの１相分（Ｖ相）の電流Ｉｖは、式（Ｉｖ＝−Ｉｕ−Ｉｗ）より算出すれば良い。
【００３８】
更に、三相コンデンサ２４ｂと三相開閉器２５との間には、系統電圧Ｖａｃを計測して電圧計測値ｖａｃを出力する三相用の電圧計測器（例えば、計器用変圧器、以下これを「ＶＴ」という。）２７が接続されている。
【００３９】
三相用ＣＴ２６及び三相用ＶＴ２７の出力側には、制御回路３０が接続されている。制御回路３０は、電流計測値ｉｉｎｖ及び電圧計測値ｖａｃに基づき、６つのスイッチング駆動信号Ｓ３０を生成し、６つのＩＧＢＴ２３ａをそれぞれオン／オフ動作させる回路である。
【００４０】
図１は、図２のＬＣフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図である。この図１では、ＤＣ／ＡＣインバータ２３及びフィルタ回路２４等を含む電力変換部が模式的に示されている。
制御回路３０は、ＤＣ／ＡＣインバータ２３のスイッチング動作を制御するための第１電流制御機構と第２電流制御機構とを有し、中央処置装置（以下「ＣＰＵ」という。）を有するプロセッサや、個別回路等により構成されている。
【００４１】
前記第１電流制御機構は、三相Ｕ，Ｖ，Ｗの系統電圧Ｖａｃにおける電圧計測値ｖａｃに対し、回転座標変換を行って回転座標系であるｄｑ座標系のｑ軸電圧ｖｑを算出し、ｑ軸電流制御にフィードバックしてＤＣ／ＡＣインバータ２３のスイッチング動作を制御するものである。この第１電流制御機構は、第１三相／二相電圧変換部３１、第１回転座標変換部３２、位相同期回路（以下「ＰＬＬ」という。）制御部３３及びゲイン調整部３４と、スイッチング駆動信号生成部４０内の第１、第２減算部４１，４２、第１電流制御部４４及び変調制御部４６と、により構成されている。
【００４２】
前記第２電流制御機構は、三相Ｕ，Ｖ，Ｗのインバータ電流Ｉｉｎｖにおける電流計測値ｉｉｎｖに対し、回転座標変換を行ってｄｑ座標系のｄ軸電流ｉｄ及びｑ軸電流ｉｑを算出し、ｄ軸電流制御及びｑ軸電流制御にフィードバックしてＤＣ／ＡＣインバータ２３のスイッチング動作を制御するものである。この第２電流制御機構は、第２三相／二相電流変換部３５及び第２回転座標変換部３６と、スイッチング駆動信号生成部４０内の第２、第３減算部４２，４３、第１、第２電流変換部４４，４５及び変調制御部４６と、により構成されている。
【００４３】
前記第１電流制御機構において、第１三相／二相電圧変換部３１は、三相Ｕ，Ｖ，Ｗの系統電圧Ｖａｃが三相用ＶＴ２７で計測された三相Ｕ，Ｖ，Ｗの電圧計測値ｖａｃを入力し、この電圧計測値ｖａｃを固定座標系の二相電圧α，βに変換するものである。この第１三相／二相電圧変換部３１の出力側には、第１回転座標変換部３２が接続されている。第１回転座標変換部３２は、位相角φｐｌｌに基づき、二相電圧α，βをｄｑ座標系のｑ軸電圧ｖｑに変換するものであり、この出力側に、ＰＬＬ制御部３３及びゲイン調整部３４が接続されている。
【００４４】
ＰＬＬ制御部３３は、入力されるｑ軸電圧ｖｑに対し、位相同期制御を行って位相角φｐｌｌを生成するものであり、この位相角φｐｌｌが第１、第２回転座標変換部３２，３６に与えられる。ゲイン調整部３４は、ｑ軸電圧ｖｑのゲインを調整して、そのｑ軸電圧ｖｑの対応値であるゲイン調整値ｖｑｃを生成するものであり、この出力側に、スイッチング駆動信号生成部４０内の第１減算部４１が接続されている。
【００４５】
第１減算部４１は、供給されるｑ軸電流制御指令（以下「ｉｑ指令」という。）からゲイン調整値ｖｑｃを減算するものであり、この出力側に、第２減算部４２が接続されている。第２減算部４２は、第１減算部４１の減算結果から、第２回転座標変換部３６から出力されるｑ軸電流ｉｑを、減算するものであり、この出力側に、第１電流制御部４４が接続されている。第１電流制御部４４は、第２減算部４２の減算結果に対してフィードバック制御（例えば、比例積分制御等、これを以下「ＰＩ制御等」という。）を行うものであり、この出力側に、変調制御部４６が接続されている。変調制御部４６は、第１電流制御部４４の制御結果と後述する第２電流制御部４５の制御結果とに対して変調（例えば、パルス幅変調等）を行い、ＤＣ／ＡＣインバータ２３内の６つのＩＧＢＴ２３ａをオン／オフ制御するための６つのスイッチング駆動信号Ｓ３０を生成するものである。
【００４６】
前記第２電流制御機構において、第２三相／二相電流変換部３５は、三相Ｕ，Ｖ，Ｗの系統電流Ｉｉｎｖが三相用ＣＴ２６で計測された三相Ｕ，Ｖ，Ｗの電流計測値ｉｉｎｖを入力し、この電流計測値ｉｉｎｖに対して、固定座標系の二相電流α，βに変換するものであり、この出力側に、第２回転座標変換部３６が接続されている。第２回転座標変換部３６は、位相角φｐｌｌに基づき、二相電流α，βをｄｑ座標系のｄ軸電流ｉｄ及びｑ軸電流ｉｑに変換するものであり、この出力側に、スイッチング駆動信号生成部４０内の第２、第３減算部４２，４３が接続されている。第３減算部４３は、供給されるｄ軸電流制御指令（以下「ｉｄ指令」という。）から、ｄ軸電流ｉｄを減算するものであり、この出力側に、第２電流制御部４５が接続されている。第２電流制御部４５は、第３減算部４３の減算結果に対してフィードバック制御（例えば、ＰＩ制御等）を行うものであり、この出力側に、変調制御部４６が接続されている。
【００４７】
（実施例１の系統連系システムの全体の動作）
図２の系統連系システムでは、直流電源１から供給された直流電圧が、系統連系インバータ装置２０内のＤＣ／ＤＣコンバータ２１により所定の直流電圧に変換され、コンデンサ２２に蓄積される。コンデンサ２２に蓄積された直流電圧Ｖｄｃは、ＤＣ／ＡＣインバータ２３によって三相Ｕ，Ｖ，Ｗの交流電圧Ｖｉｎｖに変換された後、フィルタ回路２４の三相インダクタ２４ａ及び三相コンデンサ２４ｂによって高調波成分が除去される。高調波成分が除去された三相交流の出力電流Ｉｏ及び系統電圧Ｖａｃは、三相開閉器２５を介して負荷装置５及び三相電力系統２側へ出力される。三相電力系統２に停電等が発生すると、三相遮断器３がオフ状態になり、系統連系インバータ装置２０が電力系統２から切り離されて単独運転状態となり、その系統連系インバータ装置２０から出力された出力電流Ｉｏ及び系統電圧Ｖａｃが負荷装置５へ供給される。
【００４８】
（実施例１の安定化制御方法）
図１の制御回路３０は、以下のような安定化制御を行う。
フィルタ回路２４に三相Ｕ，Ｖ，Ｗのインバータ電流Ｉｉｎｖが流れ、このフィルタ回路２４から、三相Ｕ，Ｖ，Ｗの出力電流Ｉｏ及び系統電圧Ｖａｃが出力されると、その三相Ｕ，Ｖ，Ｗの系統電圧ＶａｃがＶＴ２７で計測されると共に、その三相Ｕ，Ｖ，Ｗのインバータ電流ＩｉｎｖがＣＴ２６で計測される。ＶＴ２７で計測された三相Ｕ，Ｖ，Ｗの電圧計測値ｖａｃは、第１三相／二相電圧変換部３１により、固定座標系の二相電圧α，βに変換される。変換された二相電圧α，βは、第１回転座標変換部３２により、ＰＬＬ制御部３３から与えられる位相角φｐｌｌに基づき、ｄｑ座標系のｑ軸電圧ｖｑに変換され、ＰＬＬ制御部３３及びゲイン調整部３４へ出力される。ＰＬＬ制御部３３では、ｑ軸電圧ｖｑに対して位相同期の制御を行って位相角φｐｌｌを生成し、第１、第２回転座標変換部３２，３６に与える。ゲイン調整部３４は、入力されたｑ軸電圧ｖｑのゲイン調整を行って、ゲイン調整値ｖｑｃをスイッチング駆動信号生成部４０内の第１減算部４１へ出力する。第１減算部４１は、供給されたｉｑ指令からゲイン調整値ｖｑｃを減算し、この減算結果を第２減算部４２へ出力する。
【００４９】
一方、ＣＴ２６で計測された三相Ｕ，Ｖ，Ｗの電流計測値ｉｉｎｖは、第２三相／二相電流変換部３５により、固定座標系の二相電流α，βに変換される。変換された二相電流α，βは、第２回転座標変換部３６により、ＰＬＬ制御部３３から与えられた位相角φｐｌｌに基づき、ｄｑ座標系のｄ軸電流ｉｄ及びｑ軸電流ｉｑに変換され、スイッチング駆動信号生成部４０内の第２、第３減算部４２，４３へ出力される。第２減算部４２は、第１減算部４１の減算結果からｑ軸電流ｉｑを減算し、この減算結果を第１電流制御部４４へ出力する。第１電流制御部４４は、入力された減算結果に対してＰＩ制御等のフィードバック制御を行い、この制御結果を変調制御部４６へ出力する。
【００５０】
更に、第３減算部４３は、供給されたｉｄ指令からｄ軸電流ｉｄを減算し、この減算結果を第２電流制御部４５へ出力する。第２電流制御部４５は、入力された減算結果に対してＰＩ制御等のフィードバック制御を行い、この制御結果を変調制御部４６へ出力する。変調制御部４６は、第１、第２電流制御部４４，４５の制御結果に対してパルス幅変調等の変調を行い、６つのスイッチング駆動信号Ｓ３０を生成し、ＤＣ／ＡＣインバータ２３内の６つのＩＧＢＴ２３ａをオン／オフ制御する。これにより、ｉｄ指令及びｉｑ指令と一致するように、フィルタ回路２４の出力電流Ｉｏがフィートバック制御される。
【００５１】
（実施例１の効果）
図１の電力系統２側には、抵抗Ｒｓ及びインダクタＬｓからなる系統インピーダンス６が存在するため、電力系統２側のインダクタＬｓとフィルタ回路２４内のコンデンサ２４ｂとの共振の影響で、系統連系システムが不安定になり、正常運転できない恐れがある。
【００５２】
この対策として、本実施例１では、系統電圧Ｖａｃの電圧計測値ｖａｃに対し、第１三相／二相電圧変換部３１及び第１回転座標変換部３２により、三相交流のベクトル演算である回転座標変換を行ってｑ軸電圧Ｖｑを算出し、ｉｑ指令側にフィードバックしてＤＣ／ＡＣインバータ２３のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、次の（ｉ）〜（ｉｖ）のような効果がある。
【００５３】
（ｉ）  図３は、図１の系統連系システムにおける電力系統２側の系統インピーダンス６として例えば一定リアクタンス値以上のインダクタＬｓを接続した時の動作波形図である。図３の上段は、高調波成分が含まれた系統電圧Ｖａｃの波形図、及び、図３の下段は、高調波成分が含まれた出力電流Ｉｏの波形図である。図３の横軸は、時刻である。
本実施例１によれば、図３に示すように、ハイインピーダンスの電力系統環境下でも、高品質且つ安定な電力出力を行える。
（ｉｉ）  非特許文献１のようなインピーダンスキャンセル回路を必要としないため、回路構成が簡単になって低コストが可能になる。
（ｉｉｉ）  特許文献１のような、共振抑制のための抵抗回路が不要になるので、低損失且つ低コスト化が可能になる。
（ｉｖ）  フィルタ回路２４内のインダクタ２４ａを小さくした場合、高調波成分の除去効率を上げるためにフィルタ回路２４内のコンデンサ２４ｂを大きくする必要があるが、そのコンデンサ２４ｂが、系統インピーダンス６内のインダクタＬｓと共振しやすくなる。又、フィルタ回路２４内のインダクタ２４ａを小さくすると、フィルタの制御特性が悪くなるため、ハンチングがし易くなる。本実施例１では、それらの問題を解決して、フィルタ回路２４内のインダクタ２４ａを小型化できる。
【実施例２】
【００５４】
（実施例２の構成）
図４は、本発明の実施例２におけるＬＣフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図であり、実施例１を示す図１中の要素と同一の要素には同一の符号が付されている。この図４では、図１と同様に、ＤＣ／ＡＣインバータ２３及びフィルタ回路２４等を含む電力変換部が模式的に示されている。
【００５５】
本実施例２の系統連系システムでは、ＬＣフィルタ付き三相系統連系インバータ装置２０Ａに設けられた制御回路３０Ａの構成が、実施例１の図１に示す制御回路３０の構成と異なっている。
【００５６】
本実施例２の制御回路３０Ａは、実施例１の制御回路３０と同様に、ＤＣ／ＡＣインバータ２３のスイッチング動作を制御するための第１電流制御機構と第２電流制御機構とを有し、ＣＰＵを有するプロセッサや、個別回路等により構成されている。
【００５７】
前記第１電流制御機構は、三相用ＶＴ２７で計測された電圧計測値ｖａｃに基づき、瞬時位相角θ（ｔ）を検出し、ｉｑ指令側にフィードバックしてＤＣ／ＡＣインバータ２３のスイッチング動作を制御するものである。この第１電流制御機構は、電圧計測回路５１、振幅・位相角演算部５２、ＰＬＬ制御部５３、第４減算部５４及び乗算部５５と、実施例１と同様のゲイン調整部３４、スイッチング駆動信号生成部４０内の第１、第２減算部４１，４２、第１電流制御部４４及び変調制御部４６と、により構成されている。
【００５８】
前記第２電流制御機構は、実施例１と同様に、第２三相／二相電流変換部３５及び第２回転座標変換部３６と、スイッチング駆動信号生成部４０内の第２、第３減算部４２，４３、第１、第２電流制御部４４，４５及び変調制御部４６と、により構成されている。
【００５９】
前記第１電流制御機構において、電圧計測回路５１は、三相用ＶＴ２７で計測された三相Ｕ，Ｖ，Ｗの電圧計測値ｖａｃを、デジタル信号に変換する回路であり、アナログ／デジタル変換器（Ａ／Ｄ変換器）等により構成されている。電圧計測回路５１の出力側には、振幅・位相角演算部５２が接続されている。振幅・位相角演算部５２は、デジタル信号に変換されたデジタル電圧計測値に対し、振幅・位相角演算を行って瞬時位相角θ（ｔ）とｄｑ座標系のｄ軸電圧Ｖｄとを算出するものであり、この出力側に、ＰＬＬ制御部５３が接続されている。ＰＬＬ制御部５３は、算出された瞬時位相角θ（ｔ）の位相同期の制御を行って位相角φｐ１１を求めるものであり、この出力側に、ｑ軸電圧演算部が接続されている。
【００６０】
前記ｑ軸電圧演算部は、算出された瞬時位相角θ（ｔ）から位相角φｐ１１を減算し、この減算結果とｄ軸電圧ｖｄとを乗算してｑ軸電圧値に対応するゲイン調整値ｖｑｃを求めるものであり、第４減算部５４、乗算部５５及びゲイン調整部３４により構成されている。第４減算部５４は、算出された瞬時位相角θ（ｔ）から位相角φｐ１１を減算するものであり、この出力側に、乗算部５５が接続されている。乗算部５５は、第４減算部５４の減算結果とｄ軸電圧Ｖｄとを乗算してｑ軸電圧ｖｑを求めるものであり、この出力側に、ゲイン調整部３４が接続されている。ゲイン調整部３４は、ｑ軸電圧ｖｑのゲインを調整して、そのｑ軸電圧ｖｑの対応値であるゲイン調整値ｖｑｃを生成するものであり、この出力側に、実施例１と同様のスイッチング駆動信号生成部４０が接続されている。
【００６１】
スイッチング駆動信号生成部４０は、ｑ軸電流制御のｉｑ指令から、ｑ軸電圧ｖｑの対応値であるゲイン調整値ｖｑｃを減算して、ＤＣ／ＡＣインバータ２３のスイッチング動作を制御するスイッチング駆動信号Ｓ３０Ａを生成するものであり、第１、第２減算部４１，４２、第１電流制御部４４及び変調制御部４６を有している。
スイッチング駆動信号生成部４０には、前記第２電流制御機構の一部を構成する第３減算部４３及び第２電流制御部４５も設けられている。
【００６２】
（実施例２の安定化制御方法）
図４の制御回路３０Ａは、以下のような安定化制御を行う。
三相Ｕ，Ｖ，Ｗの系統電圧ＶａｃがＶＴ２７で計測されると共に、その三相Ｕ，Ｖ，Ｗのインバータ電流ＩｉｎｖがＣＴ２６で計測される。ＶＴ２７で計測された三相Ｕ，Ｖ，Ｗの電圧計測値ｖａｃは、電圧計測回路５１により、デジタル電圧計測値に変換され、振幅・位相角演算部５２へ出力される。振幅・位相角演算部５２は、入力されたデジタル電圧計測値に対して振幅・位相角演算を行い、瞬時位相角θ（ｔ）とｄｑ座標系のｄ軸電圧Ｖｄとを算出し、ＰＬＬ制御部５３、第４減算部５４及び乗算部５５へ出力する。
【００６３】
ＰＬＬ制御部５３は、入力された瞬時位相角θ（ｔ）に対し、位相同期の制御を行って位相角φｐｌｌを生成し、第４減算部５４及び第２回転座標変換部３６へ与える。第４減算部５４により、瞬時位相角θ（ｔ）から位相角φｐｌｌが減算される。この減算結果とｄ軸電圧ｖｄとが、乗算部５５で乗算され、ｑ軸電圧ｖｑが生成される。生成されたｑ軸電圧ｖｑは、ゲイン調整部３４でゲインが調整され、このゲイン調整値ｖｑｃが、スイッチング駆動信号生成部４０内の第１減算部４１へ出力される。第１減算部４１は、供給されたｉｑ指令からゲイン調整値ｖｑｃを減算し、この減算結果を第２減算部４２へ出力する。
【００６４】
一方、ＣＴ２６で計測された三相Ｕ，Ｖ，Ｗの電流計測値ｉｉｎｖは、実施例１と同様に、第２三相／二相電流変換部３５により、二相電流α，βに変換される。変換された二相電流α，βは、第２回転座標変換部３６により、位相角φｐｌｌに基づき、ｄ軸電流ｉｄ及びｑ軸電流ｉｑに変換され、スイッチング駆動信号生成部４０内の第２、第３減算部４２，４３へ出力される。第２減算部４２は、第１減算部４１の減算結果からｑ軸電流ｉｑを減算し、この減算結果を第１電流制御部４４へ出力する。第１電流制御部４４は、入力された減算結果に対してＰＩ制御等のフィードバック制御を行い、この制御結果を変調制御部４６へ出力する。
【００６５】
更に、第３減算部４３は、供給されたｉｄ指令からｄ軸電流ｉｄを減算し、この減算結果を第２電流制御部４５へ出力する。第２電流制御部４５は、入力された減算結果に対してＰＩ制御等のフィードバック制御を行い、この制御結果を変調制御部４６へ出力する。変調制御部４６は、第１、第２電流制御部４４，４５の制御結果に対してパルス幅変調等の変調を行い、６つのスイッチング駆動信号Ｓ３０Ａを生成し、ＤＣ／ＡＣインバータ２３内の６つのＩＧＢＴ２３ａをオン／オフ制御する。これにより、ｉｄ指令及びｉｑ指令と一致するように、フィルタ回路２４の出力電流Ｉｏがフィートバック制御される。
【００６６】
（実施例２の効果）
本実施例２によれば、系統電圧Ｖａｃの電圧計測値ｖａｃから、電圧計測回路５１を通して、振幅・位相角演算部５２により、瞬時位相角θ（ｔ）を求め、位相同期安定化制御結果の位相角φｐｌｌとの差を、乗算部５５及びゲイン調整部３４を通してｉｑ指令側へフィードバックし、ＤＣ／ＡＣインバータ２３のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例１と略同様の効果を奏することができる。
【実施例３】
【００６７】
（実施例３の構成）
図５は、本発明の実施例３におけるＬＣフィルタ付き三相系統連系インバータ装置を備える系統連系システムの模式的な等価回路図であり、実施例１を示す図１中の要素と同一の要素には同一の符号が付されている。この図５では、図１と同様に、ＤＣ／ＡＣインバータ２３及びフィルタ回路２４等を含む電力変換部が模式的に示されている。
本実施例３の系統連系システムでは、ＬＣフィルタ付き三相系統連系インバータ装置２０Ｂに設けられた制御回路３０Ｂの構成が、実施例１の図１に示す制御回路３０の構成と異なっている。
【００６８】
本実施例３の制御回路３０Ｂは、実施例１の制御回路３０と同様に、ＤＣ／ＡＣインバータ２３のスイッチング動作を制御するための第１電流制御機構と第２電流制御機構とを有し、ＣＰＵを有するプロセッサや、個別回路等により構成されている。
【００６９】
実施例１の第１電流制御機構では、ＶＴ２７で計測された電圧計測値ｖａｃに対し、回転座標変換を行ってｄ軸電圧ｖｄ及びｑ軸電圧ｖｑを算出し、そのｑ軸電圧ｖｑをｉｑ指令側にフィードバックするために、第１三相／二相電圧変換部３１と、第１回転座標変換部３２と、ＰＬＬ制御部３３と、第１ゲイン調整部３４及び第１減算部４１からなる第１演算部と、を有している。これに対し、本実施例３の第１電流制御機構では、ｄ軸電圧ｖｄと、ｄ軸電圧調整値（例えば、ｄ軸電圧高調波成分除去値又はｄ軸電圧交流周期平均値）ｖｄｄと、の差をｉｄ指令側にフィードバックするために、ｄ軸電圧調整部６１、第５減算部６２、第２ゲイン調整部６３及び第６減算部４７からなる第２演算部が、追加されている。第６減算部４７は、本実施例３のスイッチング駆動信号生成部４０Ｂ内に設けられている。本実施例３のスイッチング駆動信号生成部４０Ｂは、実施例１のスイッチング駆動信号生成部４０に対して第６減算部４７が追加された構成になっている。
【００７０】
本実施例３の第２演算部において、ｄ軸電圧調整部６１及び第５減算部６２は、第１回転座標変換部３２の出力側に接続されている。ｄ軸電圧調整部６１は、第１回転座標変換部３２から出力されるｄ軸電圧ｖｄのｄ軸電圧調整値ｖｄｄを求めるものである。ｄ軸電圧調整値ｖｄｄは、例えば、ローパスフィルタ（以下「ＬＰＦ」という。）により除去されるｄ軸電圧高調波成分除去値、又は、演算器により求められるｄ軸電圧交流周期平均値である。第５減算部６２は、ｄ軸電圧ｖｄからｄ軸電圧調整値ｖｄｄを減算するものであり、この出力側に、第２ゲイン調整部６３が接続されている。第２ゲイン調整部６３は、第５減算部６２の減算結果に対してゲイン調整を行い、ゲイン調整値ｖｄｃを求めるものであり、この出力側に、スイッチング駆動信号生成部４０Ｂ内の第６減算部４７が接続されている。第６減算部４７は、ｉｄ指令からゲイン調整値ｖｄｃを減算し、この減算結果を第３減算部４３へ出力するものである。
【００７１】
本実施例３の第２電流制御機構は、実施例１と同様に、第２三相／二相電流変換部３５及び第２回転座標変換部３６と、スイッチング駆動信号生成部４０内の第２、第３減算部４２，４３、第１、第２電流変換部４４，４５及び変調制御部４６と、により構成されている。
【００７２】
（実施例３の安定化制御方法）
図５の制御回路３０Ｂは、以下のような安定化制御を行う。
実施例１と同様に、ＶＴ２７で計測された三相Ｕ，Ｖ，Ｗの電圧計測値ｖａｃは、第１三相／二相電圧変換部３１により、二相電圧α，βに変換され、更に、第１回転座標変換部３２により、ｄ軸電圧ｖｄ及びｑ軸電圧ｖｑに変換される。変換されたｑ軸電圧ｖｑは、第１ゲイン調整部３４により、ゲイン調整が行われ、このゲイン調整値ｖｑｃがスイッチング駆動信号生成部４０Ｂ内の第１減算部４１へ出力される。第１減算部４１は、供給されたｉｑ指令からゲイン調整値ｖｑｃを減算し、この減算結果を第２減算部４２へ出力する。
【００７３】
第１回転座標変換部３２により変換されたｄ軸電圧ｖｄは、ｄ軸電圧調整部６１により調整され、ｄ軸電圧調整値（例えば、ＬＰＦにより除去されたｄ軸電圧高調波成分除去値、又は、演算器により求められたｄ軸電圧交流周期平均値）ｖｄｄが求められ、第５減算部６２へ出力される。第５減算部６２は、ｄ軸電圧ｖｄからｄ軸電圧調整値ｖｄｄを減算し、この減算結果を第２ゲイン調整部６３へ出力する。第２ゲイン調整部６３は、第５減算部６２の減算結果に対し、ゲイン調整を行ってゲイン調整値ｖｄｃを求め、スイッチング駆動信号生成部４０Ｂ内の第６減算部４７へ出力する。
【００７４】
一方、ＣＴ２６で計測された三相Ｕ，Ｖ，Ｗの電流計測値ｉｉｎｖは、実施例１と同様に、第２三相／二相電流変換部３５により、二相電流α，βに変換され、更に、第２回転座標変換部３６により、ｄ軸電流ｉｄ及びｑ軸電流ｉｑに変換され、スイッチング駆動信号生成部４０Ｂ内の第２、第３減算部４２，４３へ出力される。
【００７５】
スイッチング駆動信号生成部４０Ｂにおいて、供給されたｉｄ指令及びｉｑ指令のうち、ｉｄ指令は、第６減算器４７により、ゲイン調整値ｖｄｃが減算される。この第６減算器４７の減算結果は、更に、第３減算部４３により、ｄ軸電流ｉｄが減算され、第２電流制御部４５により、ＰＩ制御等のフィードバック制御が行われ、この制御結果が変調制御部４６へ出力される。又、供給されたｉｑ指令は、第１減算部４１により、ゲイン調整値ｖｑｃが減算され、この減算結果が、更に、第２減算部４２により、ｑ軸電流ｉｑが減算され、第１電流制御部４４により、ＰＩ制御等のフィードバック制御が行われ、この制御結果が変調制御部４６へ出力される。
【００７６】
変調制御部４６は、第１、第２電流制御部４４，４５の制御結果に対してパルス幅変調等の変調を行い、６つのスイッチング駆動信号Ｓ３０Ｂを生成し、ＤＣ／ＡＣインバータ２３内の６つのＩＧＢＴ２３ａをオン／オフ制御する。これにより、ｉｄ指令及びｉｑ指令と一致するように、フィルタ回路２４の出力電流Ｉｏがフィートバック制御される。
【００７７】
（実施例３の効果）
本実施例３によれば、ｑ軸制御に加えて、軸電圧ｖｄを算出し、ｄ軸電圧調整値ｖｄｄとの差をｉｄ指令側にフィードバックし、ＤＣ／ＡＣインバータ２３のスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例１と略同様の効果を奏することができる。
【実施例４】
【００７８】
（実施例４の構成）
図６は、本発明の実施例４におけるＬＣフィルタ付き単相系統連系インバータ装置を備える系統連系システムの構成例を示す概略の回路図である。
この系統連系システムは、直流電源１と、例えば、商用電力系統である単相Ｕ，Ｖの電力系統２Ｃと、の間に接続されるＬＣフィルタ付き単相系統連系インバータ装置２０Ｃを備えている。電力系統２Ｃは、単相遮断器３Ｃ及び単相トランス４Ｃ等を介して、系統連系インバータ装置２０Ｃの出力端子に接続されている。系統連系インバータ装置２０Ｃの出力端子とトランス３Ｃとの間には、負荷装置５Ｃが並列に接続されている。
【００７９】
本実施例４の系統連系インバータ装置２０Ｃは、電力系統２Ｃに対して連系可能に接続され、直流電源１から供給される直流電力を単相交流電力に変換する装置であり、コンバータ（例えば、ＤＣ／ＤＣコンバータ）２１Ｃを有している。ＤＣ／ＤＣコンバータ２１Ｃは、直流電源１から供給される直流電圧を所定の直流電圧に変換する装置であり、例えば、図示しない制御部によってスイッチング動作が制御される複数のスイッチ素子のブリッジ接続等により構成されている。ＤＣ／ＤＣコンバータ２１Ｃの出力側には、並列に接続された電荷蓄積用のコンデンサ２２Ｃを介して、単相Ｕ，Ｖのインバータ（例えば、ＤＣ／ＡＣインバータ）２３Ｃが接続されている。
【００８０】
なお、ＤＣ／ＤＣコンバータ２１Ｃは、省略されることもある。
ＤＣ／ＡＣインバータ２３Ｃは、制御回路３０Ｃによってスイッチング動作が制御され、コンデンサ２２Ｃに蓄積された入力電力（例えば、直流電圧Ｖｄｃ）を単相Ｕ，Ｖの交流電圧Ｖｉｎｖに変換する装置であり、４つのスイッチ素子（例えば、ＩＧＢＴ）２３ａがブリッジ接続されて構成されている。各ＩＧＢＴ２３ａには、それぞれボディダイオード２３ｂが逆並列に接続されている。ＤＣ／ＡＣインバータ２３Ｃの出力側には、単相フィルタ回路（例えば、Ｌ字形の単相ＬＣフィルタ回路）２４Ｃが接続されている。
【００８１】
Ｌ字形の単相ＬＣフィルタ回路２４Ｃは、交流電圧Ｖｉｎｖ及びインバータ電流Ｉｉｎｖの高調波成分を除去し、出力電流Ｉｏを送出する回路であり、単相インダクタ２４ａ及び単相コンデンサ２４ｂにより構成されている。ＬＣフィルタ回路２４Ｃの出力側には、図示しない制御部により開閉が制御されるリレー等の単相開閉器２５Ｃを介して、系統連系インバータ装置２０Ｃの出力端子が接続されている。単相インダクタ２４ａと単相コンデンサ２４ｂとの間には、インバータ電流Ｉｉｎｖを計測して電流計測値ｉｉｎｖを出力する電流計測器（例えば、単相用ＣＴ）２６Ｃが設けられている。更に、単相コンデンサ２４ｂと単相開閉器２５Ｃとの間には、系統電圧Ｖａｃを計測して電圧計測値ｖａｃを出力する電圧計測器（例えば、単相用ＶＴ）２７Ｃが接続されている。
【００８２】
単相用ＣＴ２６Ｃ及び単相用ＶＴ２７Ｃの出力側には、制御回路３０Ｃが接続されている。制御回路３０Ｃは、電流計測値ｉｉｎｖ及び電圧計測値ｖａｃに基づき、４つのスイッチング駆動信号Ｓ３０Ｃを生成し、４つのＩＧＢＴ２３ａをそれぞれオン／オフ動作させる回路である。
【００８３】
図７は、図６の系統連系システムの模式的な等価回路図である。この図７では、ＤＣ／ＡＣインバータ２３Ｃ及びフィルタ回路２４Ｃ等を含む電力変換部が模式的に示されている。
制御回路３０Ｃは、ＶＴ２７Ｃで計測された系統電圧Ｖａｃの電圧計測値ｖａｃと、交流周期の電圧計測値ｖａｃから求められた電圧振幅ｖａｃｌｐ及び位相同期の位相角φｐｌｌに基づいて算出された基本波電圧ｖａｃｌと、の差を電流指令（以下「ｉ指令」という。）側にフィードバックしてＤＣ／ＡＣインバータ２３Ｃのスイッチング動作を制御する回路であり、ＣＰＵを有するプロセッサや、個別回路等により構成されている。
【００８４】
制御回路３０Ｃは、ＶＴ２７Ｃの出力側に接続された電圧振幅算出部（例えば、基本波電圧振幅算出部）７１及びＰＬＬ制御部７２を有している。基本波電圧振幅算出部７１は、ＶＴ２７Ｃの電圧計測値ｖａｃから電圧振幅ｖａｃｌｐを算出するものであり、この出力側に、乗算部７４が接続されている。なお、基本波電圧振幅算出部７１は、交流の電圧計測値ｖａｃの実効値ｖｒｍｓを算出し、ｖｒｍｓ×√２を基本波の電圧振幅ｖａｃｌｐと見なす構成であっても良い。
【００８５】
ＰＬＬ制御部７２は、電圧計測値ｖａｃに対し、位相同期の制御を行って位相同期の位相角φｐｌｌを求めるものであり、この出力側に、基本波電圧算出部が接続されている。この基本波電圧算出部は、例えば、ＰＬＬ制御部７２の出力側に接続されたサイン演算部（以下「ｓｉｎ演算部」という。）７３と、この出力側に接続された乗算部７４と、により構成されている。ｓｉｎ演算部７３は、位相角φｐｌｌの正弦値ｓｉｎ（φｐｌｌ）を演算するものであり、この出力側に、乗算部７４が接続されている。乗算部７４は、電圧振幅ｖａｃ１ｐと正弦値ｓｉｎ（φｐｌｌ）とを乗算して基本波電圧ｖａｃｌを算出するものであり、この出力側に、演算部が接続されている。
【００８６】
前記演算部は、電圧計測値ｖａｃから基本波電圧ｖａｃｌを減算してこの減算結果に対応する対応値（例えば、ゲイン調整値）ｖａｃｃを求めるものであり、例えば、第７減算部７５及びゲイン調整部７６により構成されている。第７減算部７５は、電圧計測値ｖａｃから基本波電圧ｖａｃ１を減算し、この減算結果をゲイン調整部７６へ出力するものである。ゲイン調整部７６は、入力される減算結果に対するゲイン調整を行い、ゲイン調整値ｖａｃｃをスイッチング駆動信号生成部４０Ｃへ出力するものである。
【００８７】
スイッチング駆動信号生成部４０Ｃは、供給されるｉ指令と、ゲイン調整部７６から出力されるゲイン調整値ｖａｃｃと、ＣＴ２６Ｃから出力される電流計測値ｉｉｎｖと、に基づき、ＤＣ／ＡＣインバータ２３Ｃのスイッチング動作を制御するための４つのスイッチング駆動信号Ｓ３０Ｃを生成するものである。スイッチング駆動信号生成部４０Ｃは、第８、第９減算部８１，８２、電流制御部８３及び変調制御部８４を有している。
【００８８】
第８減算部８１は、供給されるｉ指令からゲイン調整値ｖａｃｃを減算するものであり、この出力側に、第９減算部８２が接続されている。第９減算部８２は、第８減算部８１の減算結果から、ＣＴ２６Ｃから出力される電流計測値ｉｉｎｖを減算するものであり、この出力側に、電流制御部８３が接続されている。電流制御部８３は、第９減算部８２の減算結果に対してＰＩ制御等のフィードバック制御を行うものであり、この出力側に、変調制御部８４が接続されている。変調制御部８４は、電流制御部８３の制御結果に対してパルス幅変調等の変調を行い、ＤＣ／ＡＣインバータ２３Ｃ内の４つのＩＧＢＴ２３をオン／オフ制御するための４つのスイッチング駆動信号Ｓ３０Ｃを生成するものである。
【００８９】
（実施例４の系統連系システムの全体の動作）
図６の系統連系システムでは、実施例１の図２と略同様に、直流電源１から供給された直流電圧が、系統連系インバータ装置２０Ｃ内のＤＣ／ＤＣコンバータ２１Ｃにより所定の直流電圧に変換され、コンデンサ２２Ｃに蓄積される。コンデンサ２２Ｃに蓄積された直流電圧Ｖｄｃは、ＤＣ／ＡＣインバータ２３Ｃによって単相Ｕ，Ｖの交流電圧Ｖｉｎｖに変換された後、フィルタ回路２４Ｃの単相インダクタ２４ａ及び単相コンデンサ２４ｂによって高調波成分が除去される。高調波成分が除去された単相交流の出力電流Ｉｏ及び系統電圧Ｖａｃは、単相開閉器２５Ｃを介して負荷装置５Ｃ及び電力系統２Ｃ側へ出力される。電力系統２Ｃに停電等が発生すると、単相遮断器３Ｃがオフ状態になり、系統連系インバータ装置２０Ｃが電力系統２Ｃから切り離されて単独運転状態となり、その系統連系インバータ装置２０Ｃから出力された出力電流Ｉｏ及び系統電圧Ｖａｃが負荷装置５Ｃへ供給される。
【００９０】
（実施例４の安定化制御方法）
図７の制御回路３０Ｃは、以下のような安定化制御を行う。
フィルタ回路２４Ｃに単相Ｕ，Ｖの系統電流Ｉｉｎｖが流れ、このフィルタ回路２４Ｃから、単相Ｕ，Ｖの出力電流Ｉｏ及び系統電圧Ｖａｃが出力されると、その単相Ｕ，Ｖの系統電圧ＶａｃがＶＴ２７Ｃで計測されると共に、その単相Ｕ，Ｖのインバータ電流ＩｉｎｖがＣＴ２６Ｃで計測される。ＶＴ２７Ｃで計測された単相Ｕ，Ｖの電圧計測値ｖａｃは、基本波電圧振幅算出部７１及びＰＬＬ制御部７２へ出力される。基本波電圧振幅算出部７１は、電圧計測値ｖａｃから電圧振幅ｖａｃｌｐを算出し、乗算部７４へ出力する。更に、ＰＬＬ制御部７２は、電圧計測値ｖａｃに対し、位相同期の制御を行って位相同期の位相角φｐｌｌを生成し、ｓｉｎ演算部７３へ出力する。
【００９１】
ｓｉｎ演算部７３は、演算により、位相角φｐｌｌの正弦値ｓｉｎ（φｐｌｌ）を求め、乗算部７４へ出力する。乗算部７４は、電圧振幅ｖａｃ１ｐと正弦値ｓｉｎ（φｐｌｌ）とを乗算して基本波電圧ｖａｃｌを算出し、第７減算部７５へ出力する。第７減算部７５は、電圧計測値ｖａｃから基本波電圧ｖａｃ１を減算し、この減算結果をゲイン調整部７６へ出力する。ゲイン調整部７６は、減算結果に対するゲイン調整を行い、ゲイン調整値ｖａｃｃをスイッチング駆動信号生成部４０Ｃ内の第８減算部８１へ出力する。
【００９２】
スイッチング駆動信号生成部４０Ｃ内の第８減算部８１は、供給されたｉ指令からゲイン調整値ｖａｃｃを減算し、第９減算部８２へ出力する。第９減算部８２は、第８減算部８１の減算結果から、ＣＴ２６Ｃで計測された電流計測値ｉｉｎｖを減算し、電流制御部８３へ出力する。電流制御部８３は、第９減算部８２の減算結果に対してＰＩ制御等のフィードバック制御を行い、この制御結果を変調制御部８４へ出力する。
【００９３】
変調制御部８４は、電流制御部８３の制御結果に対してパルス幅変調等の変調を行い、４つのスイッチング駆動信号Ｓ３０Ｃを生成し、ＤＣ／ＡＣインバータ２３Ｃ内の４つのＩＧＢＴ２３ａをオン／オフ制御する。これにより、ｉ指令と一致するように、フィルタ回路２４Ｃの出力電流Ｉｏがフィートバック制御される。
【００９４】
（実施例４の効果）
本実施例４によれば、ＶＴ２７Ｃで計測された電圧計測値ｖａｃと、交流周期の電圧計測値ｖａｃから求められた電圧振幅ｖａｃｌｐ及び位相角φｐｌｌに基づいて算出された基本波電圧ｖａｃｌと、の差を、ｉ指令側にフィードバックしてＤＣ／ＡＣインバータ２３Ｃのスイッチング制御を行い、系統連系システムの共振を抑制している。そのため、実施例１と略同様の効果を奏することができる。
【００９５】
（実施例１〜４の変形例）
本発明は、上記実施例１〜４に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（１）〜（３）のようなものがある。
【００９６】
（１）  系統連系インバータ装置２０，２０Ａ〜２０Ｃにおける電力変換部は、図示以外の構成に変更しても良い。例えば、図２及び図６のＤＣ／ＡＣインバータ２３，２３Ｃは、ＩＧＢＴ２３ａ以外のＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）、ＳｉＣトランジスタ、ＧａＮトランジスタ等の他のスイッチ素子で構成しても良い。又、ＬＣフィルタ回路２４，２４Ｃは、ＬＣＬフィルタ回路に置き換えても良い。
（２）  ＣＴ２６，２６Ｃは、シャント抵抗（分流器）等の他の電流計測器に代えても良い。又、ＶＴ２７，２７Ｃは、抵抗分圧回路等の他の電流計測器に代えても良い。
（３）  制御回路３０，３０Ａ〜３０Ｃは、図示以外の構成に変更しても良い。
【符号の説明】
【００９７】
１      直流電源
２      三相電力系統
２Ｃ      単相電力系統
３，３Ｃ      遮断器
４，４Ｃ      トランス
５，５Ｃ      負荷装置
２０，２０Ａ，２０Ｂ      三相系統連系インバータ装置
２０Ｃ      単相系統連系インバータ装置
２１，２１Ｃ      ＤＣ／ＤＣコンバータ
２３，２３Ｃ      ＤＣ／ＡＣインバータ
２４，２４Ｃ      フィルタ回路
２５，２５Ｃ      開閉器
２６，２６Ｃ      ＣＴ
２７，２７Ｃ      ＶＴ
３０，３０Ａ〜３０Ｃ      制御回路
３１    三相／二相電圧変換部
３２，３６      回転座標変換部
３３，５３，７２      ＰＬＬ制御部
３４，６３，７６      ゲイン調整部
３５      三相／二相電流変換部
４０，４０Ｂ，４０Ｃ      スイッチング駆動信号生成部
５１      電圧計測回路
５２      振幅・位相角演算部
５４，６２，７５      減算部
５５，７４      乗算部
６１      ｄ軸電圧調整部
７１      基本波電圧振幅算出部
７３      ｓｉｎ演算部
【図１】
2019221040.tif 000003
【図２】
2019221040.tif 000004
【図３】
2019221040.tif 000005
【図４】
2019221040.tif 000006
【図５】
2019221040.tif 000007
【図６】
2019221040.tif 000008
【図７】
2019221040.tif 000009
【図８】
2019221040.tif 000010
【図９】
2019221040.tif 000011
【図１０】
2019221040.tif 000012
【図１１】
2019221040.tif 000013
【図１２】
2019221040.tif 000014