(57)【要約】      （修正有）【課題】複数のスイッチを備える入力装置における回路構成の簡素化と制御部の破損を防止する。【解決手段】操作指示を入力するための装置であって、各々が一方端と他方端を有する少なくとも２つのスイッチと、少なくとも１つの入力部及び少なくとも２つの入出力部を有する制御部１０と、を含む。入力部は、２つのスイッチの各々の一方端と接続されており、入出力部のうち第１入出力部は、２つのスイッチのうち第１スイッチの他方端と接続されており、入出力部のうち第２入出力部は、２つのスイッチのうち第２スイッチの他方端と接続されており、制御部は、第１入出力部からスキャン信号を出力する際に、第２入出力部を入力受け付け状態に切り換えて、入力部に生じる電圧の大きさを検出することで第１スイッチの導通状態を得る。【選択図】図１
2019205072.tif 000002
【特許請求の範囲】
【請求項１】
操作指示を入力するための装置であって、
各々が一方端と他方端を有する少なくとも２つのスイッチと、
少なくとも１つの入力部及び少なくとも２つの入出力部を有する制御部と、
を含み、
前記入力部は、前記２つのスイッチの各々の前記一方端と接続されており、
前記入出力部のうち第１入出力部は、前記２つのスイッチのうち第１スイッチの前記他方端と接続されており、
前記入出力部のうち第２入出力部は、前記２つのスイッチのうち第２スイッチの前記他方端と接続されており、
前記制御部は、前記第１入出力部からスキャン信号を出力する際に、前記第２入出力部を入力受け付け状態に切り換えて、前記入力部に生じる電圧の大きさを検出することで前記第１スイッチの導通状態を得る、
入力装置。
【請求項２】
前記第２入出力部の前記入力受け付け状態は、電流が実質的に流れず電圧を検出可能な高インピーダンス状態である、
請求項１に記載の入力装置。
【請求項３】
前記第１スイッチの一方端と前記入力部との間に接続されたプルアップ抵抗素子を更に備える、
請求項１又は２に記載の入力装置。
【請求項４】
（ａ）各々が一方端と他方端を有する少なくとも２つのスイッチと、（ｂ）少なくとも１つの入力部及び少なくとも２つの入出力部を有する制御部と、を備え、（ｃ）前記入力部は、前記２つのスイッチの各々の前記一方端と接続されており、（ｄ）前記入出力部のうち第１入出力部は、前記２つのスイッチのうち第１スイッチの前記他方端と接続されており、（ｅ）前記入出力部のうち第２入出力部は、前記２つのスイッチのうち第２スイッチの前記他方端と接続されている入力装置における当該各スイッチの導通状態を検出する方法であって、
前記制御部は、前記第１入出力部からスキャン信号を出力する際に、前記第２入出力部を入力受け付け状態に切り換えて、前記入力部に生じる電圧の大きさを検出することで前記第１スイッチの導通状態を得る、方法。
【請求項５】
請求項１〜３の何れか１項に記載の入力装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ユーザが各種の電子機器等に対して指示入力を行うために用いられる入力装置の改良技術に関する。
【背景技術】
【０００２】
ユーザが各種の電子機器等に対して指示入力を行うために用いられる入力装置の従来技術は、例えば特開平３−１３５２９８号公報（特許文献１）に開示されている。この文献に開示されるリモコンは、マトリクス状に配列されたメンブレンスイッチを備えており、いずれかのメンブレンスイッチを押下することで指示入力を行うことができる。
【０００３】
上記のような複数のスイッチを備える従来の入力装置における回路構成例を図４に示す。この図４に示す入力装置は、マイコン等からなる制御部１０ａと、マトリクス状に配列される複数のスイッチ１１〜２２と、抵抗素子３１〜３８と、逆接防止用素子４０を含んで構成されている。この入力装置において、制御部１０ａは、複数の出力端子Ｃ１１、Ｃ１２、Ｃ１３と、複数の入力端子Ｓ１、Ｓ２、Ｓ３、Ｓ４を有している。各出力端子Ｃ１１〜Ｃ１３は、各スイッチ１１〜２２のいずれかの一方端と接続されており、入力端子Ｓ１〜Ｓ４は、各スイッチ１１〜２２のいずれかの他方端と接続されている。
【０００４】
図４に示す従来例の入力装置における動作時のタイミングチャートを図５に示す。図示のように、入力装置は、各出力端子Ｃ１１〜Ｃ１３の電位をそれぞれ異なるタイミングで低電位（Ｌｏ出力）にし、それに対応して各入力端子Ｓ１〜Ｓ４において電圧を検出することで、各スイッチ１１〜２２が押下されたことを検出する。例えば、スイッチ１１が押下された場合には、図５に示すＣ１１端子が低電位になったタイミングで抵抗素子３１、３５、スイッチ１１、逆接防止用素子４０を経由する電流経路が形成され、Ｃ１１端子の低電位がスイッチ１１を介して入力端子Ｓ１で検出される。それにより、制御部１０ａは、スイッチ１１が押下されたことを検出することができる。また、スイッチ１１、１２が同時に押下された場合でも、出力端子Ｃ１１、Ｃ１２の各々が低電位になるタイミングが異なることから、制御部１０ａは、スイッチ１１、１２の各々が押下されたことを検出することができる。
【０００５】
ところで、図４に示すような従来例の入力装置において、部品数の削減による低コスト化や実装面積の低減を目的として、逆接防止用素子４０を省略したいという要望が生じ得る。しかしながら、単純に逆接防止用素子４０を省略してしまうと、複数のスイッチが同時に押下された際にそれらのスイッチを介して出力端子同士が短絡してしまい、制御部１０ａを構成するマイコンを破損させる可能性がある。例えば、スイッチ１１、１２が同時に押下された場合には、出力端子Ｃ１１が低電位（Ｌｏ出力）、出力端子Ｃ１２が高電位（Ｈｉ出力）となっている期間において、スイッチ１１、１２および配線を介して出力端子Ｃ１１と出力端子Ｃ１２の間に回り込み電流経路が生じてしまい、出力端子Ｃ１１の破損を生じ得る。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平３−１３５２９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明に係る具体的態様は、複数のスイッチを備える入力装置における回路構成の簡素化と制御部の破損防止を両立し得る技術を提供することを目的の１つとする。
【課題を解決するための手段】
【０００８】
［１］本発明に係る一態様の入力装置は、操作指示を入力するための装置であって、（ａ）各々が一方端と他方端を有する少なくとも２つのスイッチと、（ｂ）少なくとも１つの入力部及び少なくとも２つの入出力部を有する制御部と、を含み、（ｃ）前記入力部は、前記２つのスイッチの各々の前記一方端と接続されており、（ｄ）前記入出力部のうち第１入出力部は、前記２つのスイッチのうち第１スイッチの前記他方端と接続されており、（ｅ）前記入出力部のうち第２入出力部は、前記２つのスイッチのうち第２スイッチの前記他方端と接続されており、（ｆ）前記制御部は、前記第１入出力部からスキャン信号を出力する際に、前記第２入出力部を入力受け付け状態に切り換え、前記入力部に生じる電圧の大きさを検出することで前記前記第１スイッチの導通状態を得る、入力装置である。
［２］本発明に係る一態様の方法は、（ａ）各々が一方端と他方端を有する少なくとも２つのスイッチと、（ｂ）少なくとも１つの入力部及び少なくとも２つの入出力部を有する制御部と、を備え、（ｃ）前記入力部は、前記２つのスイッチの各々の前記一方端と接続されており、（ｄ）前記入出力部のうち第１入出力部は、前記２つのスイッチのうち第１スイッチの前記他方端と接続されており、（ｅ）前記入出力部のうち第２入出力部は、前記２つのスイッチのうち第２スイッチの前記他方端と接続されている入力装置における当該各スイッチの導通状態を検出する方法であって、（ｆ）前記制御部は、前記第１入出力部からスキャン信号を出力する際に、前記第２入出力部を入力受け付け状態に切り換え、前記入力部に生じる電圧の大きさを検出することで前記前記第１スイッチの導通状態を得る、方法である。
［３］本発明に係る一態様の電子機器は、上記の入力装置を備える電子機器である。
【０００９】
なお、本明細書における「接続」とは、特定の回路要素同士が配線等を介して直接的に接続している場合と、当該特定の回路要素同士の間に他の回路要素が介在して当該特定の回路要素同士が間接的に接続している場合の両方を含むものとする。
【００１０】
上記構成によれば、複数のスイッチを備える入力装置における回路構成の簡素化と制御部の破損防止を両立し得る。
【図面の簡単な説明】
【００１１】
【図１】図１は、一実施形態の入力装置の回路構成を示す図である。
【図２】図２は、入力装置の制御部における入出力端子の内部回路の構成例を示す図である。
【図３】図３は、入力装置における動作時のタイミングチャートを示す図である。
【図４】図４は、複数のスイッチを備える従来の入力装置における回路構成例を示す図である。
【図５】図５は、図４に示す従来例の入力装置における動作時のタイミングチャートを示す図である。
【発明を実施するための形態】
【００１２】
図１は、一実施形態の入力装置の回路構成を示す図である。図示の入力装置は、マイコン等からなる制御部１０と、３行×４列のマトリクス状に配置された複数のスイッチ１１〜２２と、抵抗素子３１〜３８を含んで構成されている。この入力装置は、各スイッチ１１〜２２が押下されたか否か（すなわち導通状態）を検出し、その検出結果を図示しない上位装置へ供給するものである。ここでいう上位装置とは、各種の電子機器であり、例えばエアコンである。入力装置と上位装置との間は有線接続されてもよいし、無線接続されてもよい。
【００１３】
制御部１０は、複数の入出力端子Ｃ１、Ｃ１、Ｃ３と、複数の入力端子Ｓ１、Ｓ２、Ｓ３、Ｓ４を有している。入出力端子Ｃ１〜Ｃ３は、それぞれ、相対的に低い電位である低電位信号（スキャン信号）を出力する状態である「出力状態」と、外部から与えられる信号を制御部１０へ入力（検出）する状態である「入力状態（入力受け付け状態）」の何れかの状態を選択可能な端子である。各状態の切り換えは、制御部１０において所定のプログラムを実行させることによって実現することができる。入力端子Ｓ１〜Ｓ４は、それぞれ、外部から与えられる信号を制御部１０へ入力（検出）するための端子である。
【００１４】
制御部１０の入力端子Ｓ１は、各スイッチ１１、１２、１３の一方端と配線および抵抗素子３５を介して接続されている。同様に、入力端子Ｓ２は、各スイッチ１４、１５、１６の一方端と配線および抵抗素子３６を介して接続されている。同様に、入力端子Ｓ３は、各スイッチ１７、１８、１９の一方端と配線および抵抗素子３７を介して接続されている。同様に、入力端子Ｓ４は、各スイッチ２０、２１、２２の一方端と配線および抵抗素子３７を介して接続されている。
【００１５】
制御部１０の入出力端子Ｃ１は、各スイッチ１１、１４、１７、２０の他方端と配線を介して接続されている。同様に、入出力端子Ｃ２は、各スイッチ１２、１５、１８、２１の他方端と配線を介して接続されている。同様に、入出力端子Ｃ３は、各スイッチ１３、１６、１９、２２の他方端と配線を介して接続されている。
【００１６】
抵抗素子３１は、一方端が電源端子（高電位端子）に接続され、他方端が入力端子Ｓ１とスイッチ１１の一方端との間に接続されている。抵抗素子３２は、一方端が電源端子に接続され、他方端が入力端子Ｓ２とスイッチ１４の一方端との間に接続されている。抵抗素子３３は、一方端が電源端子に接続され、他方端が入力端子Ｓ３とスイッチ１７の一方端との間に接続されている。抵抗素子３４は、一方端が電源端子に接続され、他方端が入力端子Ｓ４とスイッチ２０の一方端との間に接続されている。
【００１７】
抵抗素子３５は、入力端子Ｓ１とスイッチ１１の一方端との間に接続されている。抵抗素子３６は、入力端子Ｓ２とスイッチ１４の一方端との間に接続されている。抵抗素子３７は、入力端子Ｓ３とスイッチ１７の一方端との間に接続されている。抵抗素子３８は、入力端子Ｓ４とスイッチ２０の一方端との間に接続されている。これらの抵抗素子３５〜３８は、プルアップ抵抗素子として機能する。
【００１８】
図２は、入力装置の制御部における入出力端子の内部回路の構成例を示す図である。図示の入出力回路５０は、入出力端子Ｃ１を出力状態と入力状態のいずれかに切り換えるための回路であり、抵抗素子５１、５５、トランジスタ５２、５３、５４、ＮＡＮＤ素子（ＮＡＮＤ回路）５６、ＮＯＴ素子（ＮＯＴ回路）５７を含んで構成されている。なお、ここでは説明を省略するが、他の入出力端子Ｃ２、Ｃ３に対しても同様の入出力回路５０が設けられている。
【００１９】
抵抗素子５１は、一方端が電源端子（高電位端子）に接続され、他方端がトランジスタ５２に接続されている。また、抵抗素子５５は、ＮＡＮＤ素子５６の入力端と入出力端子Ｃ１との間に接続されている。
【００２０】
トランジスタ５２は、例えばＰチャネル電界効果型トランジスタであり、電流路の一方端（ソース／ドレイン）が抵抗素子５１を介して電源端子と接続され、電流路の他方端（ソース／ドレイン）が入出力端子Ｃ１と接続されている。このトランジスタ５２の制御端（ゲート）には、制御部１０の図示しない内部回路から制御信号（Pull-up  control）が与えられる。
【００２１】
トランジスタ５３は、例えばＰチャネル電界効果型トランジスタであり、電流路の一方端（ソース／ドレイン）が電源端子と接続され、電流路の他方端（ソース／ドレイン）が入出力端子Ｃ１と接続されている。このトランジスタ５３の制御端（ゲート）には、制御部１０の図示しない内部回路から制御信号（Pout）が与えられる。
【００２２】
トランジスタ５４は、例えばＮチャネル電界効果型トランジスタであり、電流路の一方端（ソース／ドレイン）が基準電位端子（グランド端子）と接続され、電流路の他方端（ソース／ドレイン）が入出力端子Ｃ１と接続されている。このトランジスタ５４の制御端（ゲート）には、制御部１０の図示しない内部回路から制御信号（Nout）が与えられる。
【００２３】
ＮＡＮＤ素子５６は、第１入力端が抵抗素子５５を介して入出力端子Ｃ１と接続されており、第２入力端が制御部１０の図示しない内部回路と接続されており、出力端がＮＯＴ素子５７の入力端と接続されている。このＮＡＮＤ素子５６の第２入力端には、制御部１０の内部回路から制御信号（Standby  control  for  input  shutdown）が与えられる。
【００２４】
ＮＯＴ素子５７は、入力端がＮＡＮＤ素子５６の出力端と接続されている。このＮＯＴ素子５７の出力端から得られる信号（Automotive  input）は、入出力端子Ｃ１を介して外部から得られた信号に対応する。なお、入出力端子Ｃ１から抵抗素子５５を介して直接的に外部からの信号（Analog  input）を得ることもできるよう構成されている。
【００２５】
この入出力回路５０の動作を以下に説明する。入出力端子Ｃ１を「出力状態」とする場合には、各トランジスタ５３、５４の制御端に与える制御信号（Pout、Nout）の電位を制御する。それにより、入出力端子Ｃ１からは高電位信号または低電位信号を選択的に出力することができる。このとき、制御部１０は、ＮＡＮＤ素子５６の第２入力端に与える制御信号（Standby  control  for  input  shutdown）を所定電位に設定することにより、ＮＯＴ素子５７の出力端から得られる信号（Automotive  input）および入出力端子Ｃ１から抵抗素子５５を介して得られる信号（Analog  input）を取得しない状態となる。
【００２６】
他方で、入出力端子Ｃ１を「入力状態」とする場合には、制御部１０は、各トランジスタ５３、５４の制御端に与える制御信号（Pout、Nout）の電位を制御することで高電位信号または低電位信号を出力しない状態とし、ＮＯＴ素子５７の出力端から得られる信号（Automotive  input）または入出力端子Ｃ１から抵抗素子５５を介して得られる信号（Analog  input）を検出する。このようにして入出力端子Ｃ１を「出力状態」または「入力状態」に切り換えることができる。このときの入出力端子Ｃ１の状態は、電流を実質的に流さずい電圧を検出可能な高インピーダンス状態となっている。なお、他の入出力端子Ｃ２、Ｃ３においても同様である。
【００２７】
図３は、入力装置における動作時のタイミングチャートを示す図である。図示のように、入力装置の制御部１０は、各入出力端子Ｃ１〜Ｃ３の電位をそれぞれ異なるタイミングで低電位にし、それに対応して各入力端子Ｓ１〜Ｓ４において電圧を検出することで、各スイッチ１１〜２２が押下されたことを検出する。例えば、スイッチ１１が押下された場合には、入出力端子Ｃ１が低電位になったタイミングで抵抗素子３１、３５、スイッチ１１を経由する電流経路が形成され、入出力端子Ｃ１の低電位信号（スキャン信号）がスイッチ１１を介して入力端子Ｓ１へ入力される。それにより、制御部１０は、スイッチ１１が導通したこと（押下されたこと）を検出することができる。入出力端子Ｃ１に接続されている他のスイッチ１４、１７、２０についても同様にして、各入力端子Ｓ２、Ｓ３、Ｓ４を介して各スイッチの導通状態（導通／非導通）が検出される。他の入出力端子Ｃ２、Ｃ３においても同様であり、各入出力端子Ｃ２、Ｃ３が低電位になったタイミングで各スイッチの導通状態が検出される。
【００２８】
また、制御部１０は、各入出力端子Ｃ１〜Ｃ３について、低電位信号を出力する期間（上記した「出力状態」の期間）以外の期間においては、上記した「入力状態」に制御する。すなわち、本実施形態の入力装置では、ある１つの入出力端子（例えば入出力端子Ｃ１）が出力状態となっている間、他の２つの入出力端子（例えば入出力端子Ｃ２、Ｃ３）は入力状態となるように各入出力端子Ｃ１〜Ｃ３が制御される。それにより、例えばスイッチ１１、１２が同時に押下された場合でも、入出力端子Ｃ１からは低電位信号が出力されるがほかの入出力端子は入力状態となるので、スイッチ１１、１２および配線を介して入出力端子Ｃ１と入出力端子Ｃ２の間に回り込み電流経路が生じることがない。他のスイッチ（例えばスイッチ１３）でも同様であり、複数が同時に押下されたとしても回り込み電流経路を生じることがない。このため、逆接防止用素子を設けていなくても制御部１０の入出力端子Ｃ１〜Ｃ３の破損を生じることがない。
【００２９】
以上のような実施形態によれば、複数のスイッチを備える入力装置における回路構成の簡素化と制御部の破損防止を両立することができる。
【００３０】
なお、本発明は上記した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々に変形して実施をすることが可能である。例えば、入力装置に備わっているスイッチの数、スイッチの種類は上記した実施形態のものに限定されない。また、上記した実施形態における入力装置の回路構成は一例であり、所期の動作を妨げない限りにおいて他の回路素子が含まれていてもよい。
【符号の説明】
【００３１】
１０：制御部、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、２１、２２：スイッチ、３１、３２、３３、３４、３５、３６、３７、３８：抵抗素子、５０：入出力回路、Ｃ１、Ｃ２、Ｃ３：入出力端子、Ｓ１、Ｓ２、Ｓ３、Ｓ４：入力端子
【図１】
2019205072.tif 000003
【図２】
2019205072.tif 000004
【図３】
2019205072.tif 000005
【図４】
2019205072.tif 000006
【図５】
2019205072.tif 000007