(57)【要約】【課題】簡易な構成でシンボルの出現確率を任意に調整することが可能である光通信システム、光送信機及び光受信機を提供する。【解決手段】光通信システムであって、シリアル・パラレル変換部は、対数値により定まる本数の系列群のビット系列と、最上位系列群のビット系列とを出力し、変換部は、自変換部に入力された系列群のビット系列を、０の出現確率又は１の出現確率が所定の確率であるビット系列に変換し、選択部は、自選択部よりも上位の変換部によって出現確率が変換されたビット系列を取得し、取得されたビット系列に応じて、自選択部よりも上位の系列群の他選択部へのシンボルの出力順を選択し、乗算部は、最上位系列群のビット系列に応じて、最上位の選択部によって選択されたシンボルを表す値に数を乗算し、送信部は、数の乗算結果に基づく光信号を送信し、光受信機は、受信部と、復調部とを有し、受信部は、光信号を受信し、復調処理を実行する。【選択図】図１
2019205045.tif 000002
【特許請求の範囲】
【請求項１】
光送信機と光受信機とを備える光通信システムであって、
前記光送信機は、シリアル・パラレル変換部と、出現確率が互いに異なるシンボルの候補数の対数値に応じた個数の変換部及び選択部と、乗算部と、送信部とを有し、
前記シリアル・パラレル変換部は、前記対数値により定まる本数の系列群のビット系列と、最上位系列群のビット系列とを出力し、
前記変換部は、自変換部に入力された前記系列群のビット系列を、０の出現確率又は１の出現確率が所定の確率であるビット系列に変換し、
前記選択部は、自選択部よりも上位の前記変換部によって前記出現確率が変換されたビット系列を取得し、取得されたビット系列に応じて、自選択部よりも上位の前記系列群の他選択部への前記シンボルの出力順を選択し、
前記乗算部は、最上位系列群のビット系列に応じて、最上位の前記選択部によって選択された前記シンボルを表す値に数を乗算し、
前記送信部は、前記数の乗算結果に基づく光信号を送信し、
前記光受信機は、受信部と、復調部とを有し、
前記受信部は、前記光信号を受信し、
前記復調部は、受信された前記光信号に応じて生成された電気信号に対して復調処理を実行する、
光通信システム。
【請求項２】
前記光送信機は、
前記変換部と前記選択部と前記乗算部とを有する２個の変調部と、虚数変換部と、多重部とを備え、
前記虚数変換部は、第１の前記変調部から出力された実数の前記シンボルの列を、虚数の前記シンボルの列に変換し、
前記多重部は、第２の前記変調部から出力された実数の前記シンボルの列と、虚数の前記シンボルの列とを多重する、
請求項１に記載の光通信システム。
【請求項３】
シリアル・パラレル変換部と、出現確率が互いに異なるシンボルの候補数の対数値に応じた個数の変換部及び選択部と、乗算部と、送信部とを備える光送信機であって、
前記シリアル・パラレル変換部は、前記対数値により定まる本数の系列群のビット系列と、最上位系列群のビット系列とを出力し、
前記変換部は、自変換部に入力された前記系列群のビット系列を、０の出現確率又は１の出現確率が所定の確率であるビット系列に変換し、
前記選択部は、自選択部よりも上位の前記変換部によって前記出現確率が変換されたビット系列を取得し、取得されたビット系列に応じて、自選択部よりも上位の前記系列群の他選択部への前記シンボルの出力順を選択し、
前記乗算部は、最上位系列群のビット系列に応じて、最上位の前記選択部によって選択された前記シンボルを表す値に数を乗算し、
前記送信部は、前記数の乗算結果に基づく光信号を送信する、
光送信機。
【請求項４】
前記変換部と前記選択部と前記乗算部とを有する２個の変調部と、虚数変換部と、多重部とを備え、
前記虚数変換部は、第１の前記変調部から出力された実数の前記シンボルの列を、虚数の前記シンボルの列に変換し、
前記多重部は、第２の前記変調部から出力された実数の前記シンボルの列と、虚数の前記シンボルの列とを多重する、
請求項３に記載の光送信機。
【請求項５】
前記選択部は、２次元の複素平面における振幅方向に配置された複数のシンボルの候補から、送信される光信号のシンボルを選択する、請求項３又は請求項４に記載の光送信機。
【請求項６】
前記乗算部は、送信される光信号のシンボルを表す値に実数を乗算する、請求項３から請求項５のいずれか一項に記載の光送信機。
【請求項７】
請求項３から請求項６のいずれか一項に記載の光送信機から送信された光信号を受信する受信部と、
前記光信号に応じて生成された電気信号に対して復調処理を実行する復調部と
を備える光受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信システム、光送信機及び光受信機に関する。
【背景技術】
【０００２】
同相（In-phase）軸と直交位相（Quadrature）軸とを含む平面（ＩＱ平面）における、シンボルの出現確率の分布を不均一化する変調技術（以下「不均一化変調技術」という。）が、光伝送の長距離化に向けて注目されている（非特許文献１参照）。６４ＱＡＭ（64 Quadrature Amplitude Modulation）等の変調処理を実行する光送信機は、ＩＱ平面におけるシンボルの出現確率の分布が不均一になるように、送信される光信号のシンボルを選択する。ここで、光送信機は、振幅の小さいシンボルの出現確率が振幅の大きいシンボルの出現確率よりも高くなるようにシンボルを選択することで、光信号の送信パワーを低減する。これにより、光送信機は、信号対雑音電力比を低減することができる。
【０００３】
非特許文献１では、光送信機は、シンボルの出現確率をシンボル単位（シンボルレベル）で不均一にする。しかしながら、光通信システムで要求されるような高スループットの環境では、出現確率の不均一化をシンボル単位で実行する並列処理は困難である。そこで、出現確率の不均一化をビット単位（ビットレベル）で実行する整合回路が提案されている（非特許文献２及び３参照）。
【０００４】
また、入力されたビット系列に１対１で対応するビット系列（符号語）を出力するエントロピー変換回路が提案されている（非特許文献４参照）。このエントロピー変換回路は、エントロピー変換回路に入力されたビット系列に含まれている１の個数であるハミング重みのビット系列を出力する。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】F.Buchali et al. , “Experimental demonstration of capacity increase and rate-adaptation by probabilistically shaped 64-QAM.” ECOC(2015)
【非特許文献２】Georg Bocherer et al. , “High Throughput Probabilistic Shaping with Product Distribution Matching”
【非特許文献３】Marcin Pikus et al. , “Bit-Level Probabilistically Shaped Coded Modulation”
【非特許文献４】T.V.Ramabadran,“A Coding Scheme for m-out-of-n Codes” IEEE Transactions on communications, Vol.38 No.8 (1990)
【発明の概要】
【発明が解決しようとする課題】
【０００６】
図１８は、従来における、光送信機の変調部の構成の例を示す図である。従来の変調部は、シリアル・パラレル変換部と、第１変換部（第１のエントロピー変換回路）と、第２変換部（第２のエントロピー変換回路）と、バイナリ・グレイ変換部と、ビット・シンボル変換部とから構成される。
【０００７】
シリアル・パラレル変換部は、例えば１００ビットの系列長の０及び１のビット系列（ランダムビット系列）を取得する。図１８は、６４ＱＡＭの変調部の構成の例を示す。この場合、シリアル・パラレル変換部は、シリアル・パラレル変換部に入力されたビット系列における最上位のビット系列を、ＭＳＢ（Most Significant Bit）のビット系列としてビット・シンボル変換部に出力する。シリアル・パラレル変換部は、入力されたビット系列における上位２番目のビット系列を、ＳＳＢ（Second Significant Bit）のビット系列として、第１変換部に出力する。シリアル・パラレル変換部は、入力されたビット系列における最下位のビット系列を、ＬＳＢ（Least Significant Bit）のビット系列として第２変換部に出力する。６４ＱＡＭと比較して多値度が高い２５６ＱＡＭでは、シリアル・パラレル変換部は、ＳＳＢとＬＳＢとの間にＴＳＢ（Third Significant Bit）を出力する。また２（２×Ｍ）（Ｍは２以上の整数）ＱＡＭの場合では、シリアル・パラレル変換部は、シリアル・パラレル変換部に入力されたランダムビット系列を、第１ビット系列から第Ｍビット系列までのＭ個のビット系列として出力する。以下では、６４ＱＡＭ（Ｍ＝３の場合）の例で説明を行う。
【０００８】
シリアル・パラレル変換部が出力する各ビット系列の系列長は、予め定められる。すなわち、シリアル・パラレル変換部の出力における、ＭＳＢのビット系列の系列長と、ＳＳＢのビット系列の系列長と、ＬＳＢのビット系列の系列長とは、それぞれ予め定められる。ここで、ＭＳＢのビット系列の系列長は、ＳＳＢのビット系列の系列長以上、かつ、ＬＳＢのビット系列の系列長以上である。
【０００９】
第１変換部は、第１変換部に入力されたＳＳＢのビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるＳＳＢのビット系列に変換するエントロピー変換回路である。第１変換部から出力されるエントロピー変換後のＳＳＢのビット系列は、第１変換部に入力されたＳＳＢのビット系列の系列長以上となる。エントロピー変換後のＳＳＢのビット系列における０の出現確率又は１の出現確率は、任意の出現確率に予め定められる。第１変換部は、第１変換部に入力されたＳＳＢのビット系列に１対１で対応するエントロピー変換後のＳＳＢのビット系列を、バイナリ・グレイ変換部に出力する。
【００１０】
図１８では、第１変換部に入力されたビット系列における０の出現確率Ｐｉｎ１（０）は、一例として０．５である。第１変換部に入力されたビット系列における１の出現確率Ｐｉｎ１（１）は、一例として０．５である。エントロピーＨは、「Σ−Ｐ・ｌｏｇ（Ｐ）」と表される。したがって、入力エントロピーＨｉｎは１である。
【００１１】
第１変換部から出力されたエントロピー変換後のＳＳＢのビット系列における０の出現確率Ｐｏｕｔ１（０）は、一例として０．７である。第１変換部から出力されたエントロピー変換後のＳＳＢのビット系列における１の出現確率Ｐｏｕｔ１（１）は、一例として０．３である。したがって、出力エントロピーＨｏｕｔは、０．８８である。
【００１２】
第２変換部は、第２変換部に入力されたＬＳＢのビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるＬＳＢのビット系列に変換するエントロピー変換回路である。第２変換部から出力されるエントロピー変換後のＬＳＢのビット系列は、第２変換部に入力されたＬＳＢのビット系列の系列長以上となる。。エントロピー変換後のＬＳＢのビット系列における０の出現確率又は１の出現確率は、任意の出現確率に予め定められる。第２変換部は、第２変換部に入力されたＬＳＢのビット系列に１対１で対応するエントロピー変換後のＬＳＢのビット系列を、バイナリ・グレイ変換部に出力する。
【００１３】
バイナリ・グレイ変換部は、第１変換部から出力されたＳＳＢのビット系列と第２変換部から出力されたＬＳＢのビット系列とを、ＳＳＢのビット系列がＬＳＢのビット系列よりも上位のビット系列となるように結合する。バイナリ・グレイ変換部は、このように結合されたバイナリコードを、グレイコードに変換する。
【００１４】
バイナリ・グレイ変換部は、グレイコードに変換された結果を、グレイコード変換後のＳＳＢ及びＬＳＢのビット系列としてビット・シンボル変換部に出力する。ここで、シリアル・パラレル変換部が出力したＭＳＢのビット系列の系列長と、バイナリ・グレイ変換部が出力したＳＳＢのビット系列の系列長と、バイナリ・グレイ変換部が出力したＬＳＢのビット系列の系列長とは、互いに等しい。例えば６４（＝８２）ＱＡＭでは、シンボルのグレイコードの系列長は、６（＝２×ｌｏｇ２８）ビットである。
【００１５】
より一般的な構成では（他の多値度）、Ｍ−１個のエントロピー変換回路の出力がバイナリ・グレイ変換部に入力され、バイナリ・グレイ変換部は、Ｍ−１ビット単位でバイナリコードをグレイコードに変換する。
【００１６】
図１９は、図１８に示された従来における、シンボルのグレイコードとシンボルの出現確率との関係の例を示す図である。Ｎ２ＱＡＭでは、シンボルを表す（２×ｌｏｇ２Ｎ）の系列長のビットを、Ｉ軸に対応する（ｌｏｇ２Ｎ）ビットとＱ軸に対応する（ｌｏｇ２Ｎ）ビットとに分割し、Ｉ軸及びＱ軸のうちの少なくとも一方でシンボルの出現確率を制御すれば、ＩＱ平面の象限におけるシンボルの出現確率を、原点からの距離（振幅）に応じて制御可能である。ＩＱ平面におけるシンボルの出現確率の分布が振幅値の正負に対して対称である場合、６４（＝８２）ＱＡＭでは、Ｉ軸とＱ軸とで各３（＝ｌｏｇ２８）ビットにおけるＳＳＢ及びＬＳＢが考慮されていれば、ＭＳＢは考慮されなくてもよい。
【００１７】
従来の光通信システムでは、シンボルａの出現確率Ｐｓｙｍ（ａ）とシンボルｂの出現確率Ｐｓｙｍ（ｂ）との比は、シンボルｃの出現確率Ｐｓｙｍ（ｃ）とシンボルｄの出現確率Ｐｓｙｍ（ｄ）との比に等しい。このように従来の光通信システムでは、各シンボルの出現確率Ｐｓｙｍの比に関してこのような制約が存在するので、各シンボルの出現確率Ｐｓｙｍを独立に定めることができない。すなわち、従来の光通信システムは、ＳＳＢ及びＬＳＢにおける０の出現確率又は１の出現確率を独立に操作するだけでは、ＩＱ平面におけるシンボルの出現確率の分布を任意に調整することができない。これはより多値度が高い場合でも同様である。２(２×Ｍ)ＱＡＭの場合は、２（Ｍ−１）個のシンボル点の出現確率を設定する際に制約が生じる。
【００１８】
上記の制約のため従来の構成では任意の分布を設定することができない。例えば、加算性白色ガウス雑音（AWGN: Additive White Gaussian Noise）の環境において理論限界の通信容量が達成されるためには、シンボルの出現確率の分布が「マクスウェル−ボルツマン分布」に従っている必要があることが知られている。シンボルの出現確率の分布が「マクスウェル−ボルツマン分布」に従っていない光通信システムでは、伝送損失が発生する。このように、従来の光通信システムは、簡易な構成でシンボルの出現確率を任意に調整することができないことがあった。
【００１９】
上記事情に鑑み、本発明は、簡易な構成でシンボルの出現確率を任意に調整することが可能である光通信システム、光送信機及び光受信機を提供することを目的としている。
【課題を解決するための手段】
【００２０】
本発明の一態様は、光送信機と光受信機とを備える光通信システムであって、前記光送信機は、シリアル・パラレル変換部と、出現確率が互いに異なるシンボルの候補数の対数値に応じた個数の変換部及び選択部と、乗算部と、送信部とを有し、前記シリアル・パラレル変換部は、前記対数値により定まる本数の系列群のビット系列と、最上位系列群のビット系列とを出力し、前記変換部は、自変換部に入力された前記系列群のビット系列を、０の出現確率又は１の出現確率が所定の確率であるビット系列に変換し、前記選択部は、自選択部よりも上位の前記変換部によって前記出現確率が変換されたビット系列を取得し、取得されたビット系列に応じて、自選択部よりも上位の前記系列群の他選択部への前記シンボルの出力順を選択し、前記乗算部は、最上位系列群のビット系列に応じて、最上位の前記選択部によって選択された前記シンボルを表す値に数を乗算し、前記送信部は、前記数の乗算結果に基づく光信号を送信し、前記光受信機は、受信部と、復調部とを有し、前記受信部は、前記光信号を受信し、前記復調部は、受信された前記光信号に応じて生成された電気信号に対して復調処理を実行する、光通信システムである。
【００２１】
本発明の一態様は、上記の光通信システムであって、前記光送信機は、前記変換部と前記選択部と前記乗算部とを有する２個の変調部と、虚数変換部と、多重部とを備え、前記虚数変換部は、第１の前記変調部から出力された実数の前記シンボルの列を、虚数の前記シンボルの列に変換し、前記多重部は、第２の前記変調部から出力された実数の前記シンボルの列と、虚数の前記シンボルの列とを多重する。
【００２２】
本発明の一態様は、シリアル・パラレル変換部と、出現確率が互いに異なるシンボルの候補数の対数値に応じた個数の変換部及び選択部と、乗算部と、送信部とを備える光送信機であって、前記シリアル・パラレル変換部は、前記対数値により定まる本数の系列群のビット系列と、最上位系列群のビット系列とを出力し、前記変換部は、自変換部に入力された前記系列群のビット系列を、０の出現確率又は１の出現確率が所定の確率であるビット系列に変換し、前記選択部は、自選択部よりも上位の前記変換部によって前記出現確率が変換されたビット系列を取得し、取得されたビット系列に応じて、自選択部よりも上位の前記系列群の他選択部への前記シンボルの出力順を選択し、前記乗算部は、最上位系列群のビット系列に応じて、最上位の前記選択部によって選択された前記シンボルを表す値に数を乗算し、前記送信部は、前記数の乗算結果に基づく光信号を送信する、光送信機である。
【００２３】
本発明の一態様は、上記の光送信機であって、前記変換部と前記選択部と前記乗算部とを有する２個の変調部と、虚数変換部と、多重部とを備え、前記虚数変換部は、第１の前記変調部から出力された実数の前記シンボルの列を、虚数の前記シンボルの列に変換し、前記多重部は、第２の前記変調部から出力された実数の前記シンボルの列と、虚数の前記シンボルの列とを多重する。
【００２４】
本発明の一態様は、上記の光送信機であって、前記選択部は、２次元の複素平面における振幅方向に配置された複数のシンボルの候補から、送信される光信号のシンボルを選択する。
【００２５】
本発明の一態様は、上記の光送信機であって、前記乗算部は、送信される光信号のシンボルを表す値に実数を乗算する。
【００２６】
本発明の一態様は、上記の光送信機から送信された光信号を受信する受信部と、前記光信号に応じて生成された電気信号に対して復調処理を実行する復調部とを備える光受信機である。
【発明の効果】
【００２７】
本発明により、簡易な構成でシンボルの出現確率を任意に調整することが可能である。
【図面の簡単な説明】
【００２８】
【図１】第１実施形態における、光通信システムの構成の例を示す図である。
【図２】第１実施形態における、６４ＱＡＭの変調部の構成の例を示す図である。
【図３】第１実施形態における、２５６ＱＡＭの変調部の構成の例を示す図である。
【図４】第１実施形態における、６４ＱＡＭの復調部の構成の例を示す図である。
【図５】第１実施形態における、２５６ＱＡＭの復調部の構成の例を示す図である。
【図６】第１実施形態における、下位ビット選択部の構成の例を示す図である
【図７】第１実施形態における、シンボルのコードとシンボルの出現確率との関係の例を示す図である。
【図８】第１実施形態における、変調部の等価構成の例を示す図である。
【図９】第１実施形態における、振幅とシンボルの出現密度との関係の例を示す図である。
【図１０】第１実施形態における、信号対雑音電力比と相互情報量との関係の例を示す図である。
【図１１】第２実施形態における、正方ＱＡＭのシンボル・マッピング部の構成の例を示す図である。
【図１２】第２実施形態における、正方ＱＡＭのシンボル・デマッピング部の構成の例を示す図である。
【図１３】第２実施形態における、一般化されたシンボル・マッピング部の構成の例を示す図である。
【図１４】第２実施形態における、一般化されたシンボル・デマッピング部の構成の例を示す図である。
【図１５】第２実施形態における、一般化された変調部の等価構成の例を示す図である。
【図１６】第２実施形態における、任意に選択されるシンボル群と乗算後のシンボル群との例を示す図である。
【図１７】第２実施形態における、振幅方向に選択されるシンボル群と乗算後のシンボル群との例を示す図である。
【図１８】従来における、光送信機の変調部の構成の例を示す図である。
【図１９】従来における、シンボルのグレイコードとシンボルの出現確率との関係の例を示す図である。
【発明を実施するための形態】
【００２９】
本発明の実施形態について、図面を参照して詳細に説明する。
【００３０】
（第１実施形態）
図１は、光通信システム１の構成の例を示す図である。光通信システム１は、光送信機２と、光受信機３とを備える。光送信機２は、光信号を送信する機器である。光送信機２は、シンボル・マッピング部４ａと、送信部５とを備える。シンボル・マッピング部４ａは、変調部４を備える。変調部４は、変調部４に入力されたビット系列に対して変調処理を実行することによって、送信される光信号のシンボルを選択する。送信部５は、選択されたシンボルを表す電気信号に応じて光信号を生成する。送信部５は、生成された光信号を、光ファイバ等の伝送路を介して光受信機３に送信する。
【００３１】
光受信機３は、光信号を受信する機器である。光受信機３は、受信部６と、シンボル・デマッピング部７ａとを備える。受信部６は、光信号を送信部５から受信する。受信部６は、受信された光信号に応じて、シンボルを表す電気信号を生成する。シンボル・デマッピング部７ａは、復調部７を備える。復調部７は、受信部６によって生成された電気信号に対して復調処理を実行する。復調部７は、復調処理が実行されたビット系列を、予め定められた外部装置に出力する。
【００３２】
次に、変調部４及び復調部７の構成例の詳細を説明する。
図２は、６４ＱＡＭの変調部４の構成の例を示す図である。６４ＱＡＭの変調部４は、シリアル・パラレル変換部４０と、候補選択部４１と、乗算部４２と、信号線５００とを備える。候補選択部４１は、変換部４１０と、変換部４１１と、変換部４１２とを備える。乗算部４２は、ビット・シンボル変換部４３を備える。信号線５００は、変換部４１０から下位ビット選択部４１３に、変換部４１０によるエントロピー変換後のＳＳＢのビット系列を出力する。
【００３３】
図３は、２５６ＱＡＭの変調部４の構成の例を示す図である。２５６ＱＡＭの変調部４は、シリアル・パラレル変換部４０と、候補選択部４１と、乗算部４２と、信号線５００から信号線５０３までとを備える。シリアル・パラレル変換部４０は、ＳＳＢとＬＳＢとの間に、ＴＳＢの第１ビット系列及び第２ビット系列を出力する。
【００３４】
信号線５００は、ＴＳＢの第１ビット系列及び第２ビット系列が入力される下位ビット選択部に、エントロピー変換後のＳＳＢのビット系列を出力する。信号線５０１は、ＬＳＢの第１ビット系列及び第２ビット系列が入力される下位ビット選択部に、エントロピー変換後のＴＳＢの第１ビット系列を出力する。信号線５０２は、ＬＳＢの第３ビット系列及び第４ビット系列が入力される下位ビット選択部に、エントロピー変換後のＴＳＢの第２ビット系列を出力する。信号線５０３は、ＬＳＢの下位ビット選択部に、変換部４１０から出力されたＳＳＢのビット系列を出力する。
【００３５】
変調部４において、このように変換部とビット選択部とを追加していくことで、２（２×Ｍ）ＱＡＭの変調部４を表すことができる。
【００３６】
図４は、６４ＱＡＭの復調部７の構成の例を示す図である。復調部７は、除算部７０と、生成部７１と、パラレル・シリアル変換部７２とを備える。除算部７０は、シンボル・ビット変換部７３を備える。生成部７１は、変換部７１０と、変換部７１１と、変換部７１２と、下位ビット選択部７１３と、信号線８００とを備える。
【００３７】
シンボル・ビット変換部７３は、受信された光信号のシンボルを表す値を、ビット系列に変換する。シンボル・ビット変換部７３は、ビット系列に変換されたＳＳＢのビット系列を、信号線８００を介して下位ビット選択部７１３に出力する。ここで、シンボル・ビット変換部７３は、変換部７１０によるエントロピー変換前のＳＳＢのビット系列を、信号線８００を介して下位ビット選択部７１３に出力する。
【００３８】
変換部７１０は、ＳＳＢのビット系列に対してエントロピー変換を実行することで、エントロピー変換後のＳＳＢのビット系列を生成する。変換部７１０に入力されたＳＳＢのビット系列の系列長は、エントロピー変換後のＳＳＢのビット系列の第２系列長以上である。変換部７１１と変換部７１２と下位ビット選択部７１３とは、ＳＳＢのビット系列に応じて、エントロピー変換後のＬＳＢの第１ビット系列と、エントロピー変換後のＬＳＢの第２ビット系列とを生成する。パラレル・シリアル変換部７２は、ＭＳＢのビット系列と、エントロピー変換後のＳＳＢのビット系列と、エントロピー変換後のＬＳＢの第１ビット系列と、エントロピー変換後のＬＳＢの第２ビット系列とに対して、パラレル・シリアル変換処理を実行する。
【００３９】
図５は、２５６ＱＡＭの復調部７の構成の例を示す図である。信号線８００は、ＴＳＢの第１ビット系列及び第２ビット系列を各変換部に出力する下位ビット選択部に、エントロピー変換前のＳＳＢのビット系列を出力する。信号線８０１は、ＬＳＢの第１ビット系列及び第２ビット系列を出力する下位ビット選択部に、エントロピー変換前のＴＳＢの第１ビット系列を出力する。信号線８０２は、ＬＳＢの第３ビット系列及び第４ビット系列を出力する下位ビット選択部に、エントロピー変換前のＴＳＢの第２ビット系列を出力する。信号線８０３は、ＬＳＢの下位ビット選択部に、シンボル・ビット変換部７３から出力されたＳＳＢのビット系列を出力する。
【００４０】
図３に示された変調部４と同様に、復調部７において変換部と下位ビット選択部とを追加していくことで、２（２×Ｍ）ＱＡＭの復調部７を表すことができる。
【００４１】
このように、復調部７の復調処理は、変調部４の変調処理に対して逆の処理である。したがって、復調部７におけるビット系列の流れの向きと、変調部４におけるビット系列の流れの向きとは、原則として互いに逆である。
【００４２】
例外として、変調部４の信号線５００におけるビット系列の流れの向きと、復調部７における信号線８００におけるビット系列の流れの向きとは、互いに同じである。すなわち、復調部７の信号線８００におけるビット系列の流れの向きは、変換部７１０から下位ビット選択部７１３への向きである。変調部４の信号線５００におけるビット系列の流れの向きは、変換部４１０から下位ビット選択部４１３への向きである。同様に、信号線８０１の向きは、信号線５０１の向きと同じである。信号線８０２の向きは、信号線５０２の向きと同じである。信号線８０３の向きは、信号線５０３の向きと同じである。
【００４３】
復調部７及び変調部４の間でビット系列の流れが逆である点が明確になったので、以下では変調部４についてのみ説明する。
【００４４】
図２に戻り、６４ＱＡＭの変調部４の構成の詳細を説明する。シリアル・パラレル変換部４０は、例えば１００ビットの系列長のビット系列（ランダムビット系列）を取得する。シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列に対して、シリアル・パラレル変換を実行する。
【００４５】
すなわち、シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列を、上位ビット系列から下位ビット系列の順に、ＭＳＢのビット系列と、ＳＳＢのビット系列と、ＬＳＢの第１ビット系列（下位の第１ビット系列）と、ＬＳＢの第２ビット系列（下位の第２ビット系列）とに分ける。シリアル・パラレル変換部４０に入力されたビット系列の系列長は、ＭＳＢのビット系列の系列長と、ＳＳＢのビット系列の系列長と、ＬＳＢの第１ビット系列の系列長と、ＬＳＢの第２ビット系列の系列長との合計に等しい。
【００４６】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第１系列長の最上位のビット系列を、ＭＳＢのビット系列としてビット・シンボル変換部４３に出力する。
【００４７】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第２系列長の上位２番目のビット系列を、ＳＳＢのビット系列として、変換部４１０に出力する。
【００４８】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第３系列長の最下位のビット系列を、ＬＳＢの第１ビット系列として変換部４１１に出力する。シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第４系列長の最下位のビット系列を、ＬＳＢの第２ビット系列として変換部４１２に出力する。
【００４９】
シリアル・パラレル変換部４０が出力する各ビット系列の系列長は、予め定められる。すなわち、ＭＳＢのビット系列の系列長（第１系列長）と、ＳＳＢのビット系列の系列長（第２系列長）と、ＬＳＢの第１ビット系列の系列長（第３系列長）と、ＬＳＢの第２ビット系列の系列長（第４系列長）とは、それぞれ予め定められる。ここで、第１系列長は、第２系列長以上、第３系列長以上且つ第４系列長以上である。
【００５０】
変換部４１０は、シリアル・パラレル変換部４０から出力されたＳＳＢのビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるＳＳＢのビット系列に変換するエントロピー変換回路である。変換部４１０から出力されるエントロピー変換後のＳＳＢのビット系列の系列長は、変換部４１０に入力されたＳＳＢのビット系列の系列長以上となる。エントロピー変換後のＳＳＢのビット系列における０の出現確率又は１の出現確率は、任意の出現確率に予め定められる。光信号によって送信される光信号のシンボルの出現確率の分布が、設定された分布に従うように、変換部４１０から出力されるＳＳＢのビット系列における０の出現確率又は１の出現確率は予め定められる。ＡＷＧＮ環境では、例えばマクスウェル−ボルツマン分布が最適な分布である。６４ＱＡＭでの各変換部の出力におけるビット（０，１）の出現確率とシンボル（ａ，ｂ，ｃ，ｄ）の確率分布との関係は、図７を用いた説明において後述される。各変換部の出力におけるビット（０，１）の出現確率は、出現確率及び確率分布の関係を用いて、設定されたシンボルの確率分布から求めることができる。
【００５１】
ビット・シンボル変換部４３及び下位ビット選択部４１３に変換部４１０から出力されたＳＳＢのビット系列における０の出現確率Ｐｏｕｔ１（０）は、一例として０．７である。ビット・シンボル変換部４３及び下位ビット選択部４１３に変換部４１０から出力されたＳＳＢのビット系列における１の出現確率Ｐｏｕｔ１（１）は、一例として０．３である。
【００５２】
変換部４１０は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＳＳＢのビット系列を、ビット・シンボル変換部４３にビットごとに出力する。変換部４１０は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＳＳＢのビット系列を、信号線５００を介して下位ビット選択部４１３にビットごとに出力する。
【００５３】
変換部４１１は、ＬＳＢの第１ビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるＬＳＢの第１ビット系列（下位のビット系列）に変換するエントロピー変換回路である。変換部４１１から出力されるエントロピー変換後のＬＳＢの第１ビット系列の系列長は、変換部４１１に入力されたＬＳＢの第１ビット系列の系列長以上となる。エントロピー変換後のＬＳＢの第１ビット系列における０の出現確率又は１の出現確率は、任意の出現確率に予め定められる。変換部４１１から出力されるＬＳＢの第１ビット系列における０の出現確率又は１の出現確率は、光信号によって送信される光信号のシンボルの出現確率の分布が、設定された分布に従うように、任意の出現確率に予め定められる。変換部４１１は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＬＳＢの第１ビット系列を、下位ビット選択部４１３にビットごとに出力する。
【００５４】
変換部４１２は、ＬＳＢの第２ビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるＬＳＢの第２ビット系列（最下位のビット系列）に変換するエントロピー変換回路である。変換部４１２から出力されるエントロピー変換後のＬＳＢの第２ビット系列の系列長は、変換部４１２に入力されたＬＳＢの第２ビット系列の系列長以上となる。エントロピー変換後のＬＳＢの第２ビット系列における０の出現確率又は１の出現確率は、任意の出現確率に予め定められる。変換部４１２から出力されるＬＳＢの第２ビット系列における０の出現確率又は１の出現確率は、光信号によって送信される光信号のシンボルの出現確率の分布が、設定された分布に従うように、任意の出現確率に予め定められる。変換部４１２は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＬＳＢの第２ビット系列を、下位ビット選択部４１３にビットごとに出力する。
【００５５】
下位ビット選択部４１３は、０の出現確率又は１の出現確率が調整されたＳＳＢのビット系列を、信号線５００を介して変換部４１０から取得する。下位ビット選択部４１３は、ＬＳＢの第１ビット系列を変換部４１１から取得する。下位ビット選択部４１３は、ＬＳＢの第２ビット系列を変換部４１２から取得する。
【００５６】
図６は、下位ビット選択部４１３の構成の例を示す図である。下位ビット選択部４１３は、バッファ４１６と、バッファ４１７と、切替部４１８とを備える。バッファ４１６は、ＬＳＢの第１ビット系列を記憶する。バッファ４１７は、ＬＳＢの第２ビット系列を記憶する。バッファ４１６及びバッファ４１７は、キュー（queue）を有し、記憶されたビットをＦＩＦＯ（First In，First Out）で出力する。
【００５７】
下位ビット選択部４１３は、信号線５００を介して、上位ビットを変換部４１０から取得する。下位ビット選択部４１３は、取得された上位ビットに応じて、バッファ４１６に記憶されているＬＳＢの第１系列のビットとバッファ４１７に記憶されているＬＳＢの第２系列のビットとのうちからビットを選択する。下位ビット選択部４１３は、選択されたビットを、ＬＳＢの出力としてビット・シンボル変換部４３に出力する。
【００５８】
例えば、下位ビット選択部４１３は、エントロピー変換後のＳＳＢのビット系列において０であるビットを変換部４１０から取得した場合、バッファ４１６に記憶されているＬＳＢの第１系列のビットを、ＬＳＢの出力としてビット・シンボル変換部４３に出力する。
【００５９】
例えば、下位ビット選択部４１３は、エントロピー変換後のＳＳＢのビット系列において１であるビットを変換部４１０から取得した場合、バッファ４１７に記憶されているＬＳＢの第２系列のビットを、ＬＳＢの出力としてビット・シンボル変換部４３に出力する。
【００６０】
ビット・シンボル変換部４３は、ビット・シンボル変換部４３に入力されたＭＳＢ、ＳＳＢ、ＬＳＢビット系列を、Ｉn-phaseもしくはＱquadrature-phaseにおけるシンボルに変換する。すなわち、ビット・シンボル変換部４３は、ＩもしくはＱ軸におけるシンボルのマッピングを実行する。ビット・シンボル変換部４３は、ビット系列がシンボルに変換された結果を、送信される光信号のシンボルを表す値（コード）として送信部５に出力する。
【００６１】
図７は、シンボルのコードとシンボルの出現確率との関係の例を示す図である。下位ビット選択部４１３は、エントロピー変換後のＳＳＢのビット系列におけるビットに応じて、ＬＳＢの第１ビット系列のビットとＬＳＢの第２ビット系列のビットとのうちのいずれを上位ビットにするかを選択する。
【００６２】
図７に示されたコードは、ＳＳＢのビット系列とＬＳＢのビット系列とを表す。コード「００」のシンボルの出現確率Ｐｓｙｍ（ａ）は、Ｐｏｕｔ１（０）×Ｐｏｕｔ２（０）である。Ｐｏｕｔ１（０）は、変換部４１０の出力であるエントロピー変換後のＳＳＢのビット系列における「０」の出現確率である。Ｐｏｕｔ２（０）は、変換部４１１の出力であるエントロピー変換後のＬＳＢの第１ビット系列における「０」の出現確率である。
【００６３】
コード「０１」のシンボルの出現確率Ｐｓｙｍ（ｂ）は、Ｐｏｕｔ１（０）×Ｐｏｕｔ２（１）である。Ｐｏｕｔ２（１）は、変換部４１１の出力であるエントロピー変換後のＬＳＢの第１ビット系列における「１」の出現確率である。
【００６４】
コード「１１」のシンボルの出現確率Ｐｓｙｍ（ｃ）は、Ｐｏｕｔ１（１）×Ｐｏｕｔ３（１）である。Ｐｏｕｔ１（１）は、変換部４１０の出力であるエントロピー変換後のＳＳＢのビット系列における「１」の出現確率である。Ｐｏｕｔ３（１）は、変換部４１２の出力であるエントロピー変換後のＬＳＢの第２ビット系列における「１」の出現確率である。
【００６５】
コード「１０」のシンボルの出現確率Ｐｓｙｍ（ｄ）は、Ｐｏｕｔ１（１）×Ｐｏｕｔ３（０）である。Ｐｏｕｔ３（０）は、変換部４１２の出力であるエントロピー変換後のＬＳＢの第２ビット系列における「０」の出現確率である。
【００６６】
図８は、図２に示された変調部４の等価構成の例を示す図である。変調部４は、シリアル・パラレル変換部４０と、候補選択部４１と、乗算部４２とを備える。候補選択部４１は、変換部４１０から出力されたビット系列と変換部４１１から出力されたビット系列と変換部４１２から出力されたビット系列とに応じて、予め定められたシンボルの候補に基づいてシンボル列を生成する。候補選択部４１は、変換部４１０と、変換部４１１と、変換部４１２と、信号線５００とを備える。候補選択部４１は、記憶部６００を備える。
【００６７】
候補選択部４１は、切替部４１４と、切替部４１５と、バッファ４１６と、バッファ４１７と、切替部４１８とを備える。バッファ４１６とバッファ４１７と切替部４１８とは、図２に示された下位ビット選択部４１３と等価の構成である。変換部４１０と変換部４１１と変換部４１２とは、図２に示された変換部と等価の構成である。
【００６８】
予め定められたシンボルの候補の個数が（２ｎ）個である場合、候補選択部４１は、（２ｎ−１）個の変換部と、（２ｎ−１）個の切替部とを備える。図８では、予め定められた送信される光信号のシンボルの候補は、ＳａとＳｂとＳｃとＳｄとの４（＝２２）個である。このため、候補選択部４１は、３（＝２２−１）個の変換部（変換部４１０、変換部４１１、変換部４１２）と、３個の選択部としての切替部４１４、切替部４１５及び切替部４１８とを備えている。記憶部６００は、シンボルの候補（Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ）を予め記憶する。
【００６９】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第１系列長の最上位のビット系列を、ＭＳＢのビット系列として乗算部４２にビットごとに出力する。
【００７０】
変換部４１０は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＳＳＢのビット系列を、信号線５００を介して切替部４１８にビットごとに出力する。変換部４１１は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＬＳＢの第１ビット系列を、切替部４１４にビットごとに出力する。変換部４１２は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＬＳＢの第２ビット系列を、切替部４１５にビットごとに出力する。
【００７１】
切替部４１４は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＬＳＢの第１ビット系列を、ビットごとに変換部４１１から取得する。切替部４１４は、エントロピー変換後のＬＳＢの第１ビット系列におけるビットが０である場合、送信される光信号のシンボルの候補の一つであるシンボルＳａを、バッファ４１６に出力する。切替部４１４は、エントロピー変換後のＬＳＢの第１ビット系列におけるビットが１である場合、送信される光信号のシンボルの候補の一つであるシンボルＳｂを、バッファ４１６に出力する。
【００７２】
切替部４１５は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＬＳＢの第２ビット系列を、ビットごとに変換部４１２から取得する。切替部４１５は、エントロピー変換後のＬＳＢの第２ビット系列におけるビットが０である場合、送信される光信号のシンボルの候補の一つであるシンボルＳｃを、バッファ４１７に出力する。切替部４１５は、エントロピー変換後のＬＳＢの第２ビット系列におけるビットが１である場合、送信される光信号のシンボルの候補の一つであるシンボルＳｄを、バッファ４１７に出力する。
【００７３】
バッファ４１６及びバッファ４１７は、ＲＡＭ（Random Access Memory）等の揮発性の記録媒体である。バッファ４１６及びバッファ４１７は、フラッシュメモリ等の不揮発性の記憶装置（非一時的な記録媒体）でもよい。
【００７４】
バッファ４１６は、切替部４１４から出力されたシンボルＳａ又はシンボルＳｂを一時記憶する。バッファ４１７は、切替部４１５から出力されたシンボルＳｃ又はシンボルＳｄを一時記憶する。バッファ４１６及びバッファ４１７は、キュー（queue）を有し、ＦＩＦＯ（First In，First Out）でシンボル列を出力する。
【００７５】
切替部４１８は、０の出現確率又は１の出現確率が調整されたエントロピー変換後のＳＳＢのビット系列を、ビットごとに変換部４１０から取得する。切替部４１８は、エントロピー変換後のＳＳＢのビット系列におけるビットが０である場合、バッファ４１６に記憶されているシンボルＳａ又はシンボルＳｂを、乗算部４２に出力する。切替部４１８は、エントロピー変換後のＳＳＢのビット系列におけるビットが１である場合、バッファ４１７に記憶されているシンボルＳｃ又はシンボルＳｄを、乗算部４２に出力する。
【００７６】
乗算部４２は、ＭＳＢのビット系列を、ビットごとにシリアル・パラレル変換部４０から取得する。乗算部４２は、シンボルの候補（シンボルＳａ、シンボルＳｂ、シンボルＳｃ、シンボルＳｄ）のうちから選択された一つのシンボルを、エントロピー変換後のＳＳＢのビット系列におけるビットごとに、切替部４１８から取得する。
【００７７】
第１実施形態では、乗算部４２は、ＭＳＢのビット系列におけるビットに応じて、取得されたシンボルのコード（シンボルを表す値）に実数を乗算する。例えば、乗算部４２は、ＭＳＢのビット系列におけるビットが０である場合、取得されたシンボルのコードに（＋１）を乗算する。例えば、乗算部４２は、ＭＳＢのビット系列におけるビットが１である場合、取得されたシンボルのコードに（−１）を乗算する。乗算部４２は、シンボルのコードに実数が乗算された結果を、送信部５に出力する。
【００７８】
図９は、振幅とシンボルの出現密度との関係の例を示す図である。横軸は振幅のレベルを示す。縦軸は、シンボルの出現密度を示す。図９に示された「提案方式」は、変調部４が実行するシンボル割り当ての方式である。変調部４が実行する方式では、シンボルの出現確率が設定した分布（ここではマクスウェル−ボルツマン分布）に従っている。なお、各変換部における出現確率のパラメータは、提案方式の伝送容量と従来方式の伝送容量とが同じになるように調整されている。
【００７９】
図１０は、信号対雑音電力比と相互情報量との関係の例を示す図である。横軸は信号対雑音電力比を示す。縦軸は、規格化（正規化）された一般化相互情報量（以下「規格化一般化相互情報量」という。）を示す。規格化一般化相互情報量は、理想的なバイナリ軟判定誤り訂正符号を用いた際に実現可能な通信容量である。「提案方式」と「従来方式」とで同じ規格化一般化相互情報量を用いた比較結果が示すように、提案方式は、従来方式と比較して、要求される信号対雑音電力比が低い。
【００８０】
以上のように、第１実施形態の光通信システム１は、光送信機２と、光受信機３とを備える。光送信機２は、シリアル・パラレル変換部４０と、変換部４１０と、変換部４１１と、変換部４１２と、選択部（切替部、バッファ）と、乗算部４２とを備える。光受信機３は、光信号を受信する受信部６と、受信された光信号に応じて生成された電気信号に対して復調処理を実行する復調部７とを備える。
【００８１】
シリアル・パラレル変換部４０は、０の出現確率又は１の出現確率が第１確率（例えば、０．５）であるビット系列を、ＭＳＢのビット系列（最上位のビット系列）と、ＳＳＢのビット系列（上位２番目のビット系列）と、ＬＳＢの第１ビット系列（下位のビット系列）と、ＬＳＢの第２ビット系列（最下位のビット系列）とに分ける。
【００８２】
変換部４１０は、ＳＳＢのビット系列を、０の出現確率又は１の出現確率が任意の第２確率である上位２番目のビット系列に変換する。変換部４１１は、ＬＳＢの第１ビット系列（下位のビット系列）を、０の出現確率又は１の出現確率が任意の第３確率である下位のビット系列に変換する。変換部４１２は、ＬＳＢの第２ビット系列（最下位のビット系列）を、０の出現確率又は１の出現確率が任意の第４確率である最下位のビット系列に変換する。
【００８３】
選択部（切替部、バッファ）は、変換されたＬＳＢの第１ビット系列と変換されたＬＳＢの第２ビット系列とに応じて、複数のシンボルの候補から第１のシンボルと第２のシンボルとを選択する。選択部は、変換されたＳＳＢのビット系列に応じて、送信される光信号のシンボルを第１のシンボル又は第２のシンボルから選択する。選択部は、２次元の複素平面（ＩＱ平面）における振幅方向に配置された複数のシンボルの候補から、送信される光信号のシンボルを選択する。乗算部４２は、ＭＳＢのビット系列に応じて、送信される光信号のシンボルを表す値（コード）に実数（例えば、＋１、−１）を乗算する。乗算部４２は、送信される光信号のシンボルを表す値に実数を乗算する。送信部５は、実数の乗算結果に基づく光信号を送信する。受信部６は、光信号を受信する。復調部７は、受信された光信号に応じて生成された電気信号に対して復調処理を実行する。
【００８４】
このように、光通信システム１は、簡易な構成でシンボルの出現確率を任意に調整することが可能である。光通信システム１は、光信号の送信パワーを抑えることが可能である。
【００８５】
第１実施形態では、図８に示されているようにシンボルの位置がＩ軸上又はＱ軸上に制限されるが、光通信システム１は、変調部４の回路規模を削減することができる。
【００８６】
変調部４は、ＩＱ平面にシンボルを割り当てる場合、多段に接続されたビットレベルの変換部（確率不均一化回路）と下位ビット選択部４１３とを、各シンボル点の出力の制御に用いる。これによって、変調部４は、ＩＱ平面における各シンボルの分布を、任意の確率分布にすることができる。変調部４は、伝送容量の特性の劣化（伝送損失）を少なくして、シンボル割り当ての並列処理を実行することができる。変調部４は、光信号の送信パワーを抑えることができる。
【００８７】
（第２実施形態）
第２実施形態では、候補選択部４１から出力されたビット系列に乗算部４２が任意の数（複素数）を乗算する点が、第１実施形態と相違する。第２実施形態では、第１実施形態との相違点を説明する。
【００８８】
図１１は、正方ＱＡＭのシンボル・マッピング部４ｂの構成の例を示す図である。光送信機２は、シンボル・マッピング部４ｂと、送信部５とを備える。正方ＱＡＭのシンボル・マッピング部４ａは、シリアル・パラレル変換部４０ｂと、変調部４−１と、変調部４−２と、虚数変換部４４と、多重部４５とを備える。正方ＱＡＭのシンボル・マッピング部４ｂは、変調部４−１及び４−２を並列に備える。
【００８９】
シリアル・パラレル変換部４０ｂは、ビット系列を取得し、変調部４−１へのビット系列と変調部４−２へのビット系列とが１対１の比率になるように、取得されたビット系列をパラレル化する。シリアル・パラレル変換部４０ｂは、１対１の比率になるようにパラレル化されたビット系列を、変調部４−１及び４−２に出力する。
【００９０】
変調部４−１は、シリアル・パラレル変換部４０ｂから取得されたビット系列に対して変調処理を実行する。変調部４−１は、変調処理の結果である実数のシンボル列を、多重部４５に出力する。
【００９１】
変調部４−２は、シリアル・パラレル変換部４０ｂから取得されたビット系列に対して変調処理を実行する。変調部４−２は、変調処理の結果である実数のシンボル列を、虚数変換部４４に出力する。
【００９２】
虚数変換部４４は、変調部４−２から出力された実数のシンボル列を、虚数のシンボル列に変換する。
【００９３】
多重部４５は、実数のシンボル列と虚数のシンボル列とを多重することによって、複素数のシンボル列を生成する。多重部４５は、生成された複素数のシンボル列を、送信部５に出力する。
【００９４】
図１２は、正方ＱＡＭのシンボル・デマッピング部７ｂの構成の例を示す図である。光受信機３は、受信部６と、シンボル・デマッピング部７ｂとを備える。正方ＱＡＭのシンボル・デマッピング部７ｂは、パラレル・シリアル変換部７２ｂと、復調部７−１と、復調部７−２と、実部取出部７４と、虚部取出部７５とを備える。
【００９５】
実部取出部７４は、複素数のシンボル列を受信部６から取得する。実部取出部７４は、複素数のシンボル列（ｃ＝ａ＋ｊｂ）から、複素数の実部（Ｒｅ（ｃ）＝ａ）を取り出す。実部取出部７４は、実数のシンボル列（ａ）を復調部７−１に出力する。
【００９６】
虚部取出部７５は、複素数のシンボル列を受信部６から取得する。虚部取出部７５は、複素数のシンボル列（ｃ＝ａ＋ｊｂ）から、複素数の虚部（Ｉｍ（ｃ）＝ｂ）を取り出す。虚部取出部７５は、実数のシンボル列（ｂ）を復調部７−２に出力する。
【００９７】
復調部７−１は、実数のシンボル列（ａ）に対して復調処理を実行する。復調部７−１は、実数のシンボル列（ａ）に対する復調処理の結果であるビット系列を、パラレル・シリアル変換部７２ｂに出力する。復調部７−２は、実数のシンボル列（ｂ）に対して復調処理を実行する。復調部７−２は、実数のシンボル列（ｂ）に対する復調処理の結果であるビット系列を、パラレル・シリアル変換部７２ｂに出力する。
【００９８】
パラレル・シリアル変換部７２ｂは、復調部７−１から取得されたビット系列と復調部７−２から取得されたビット系列とに対して、パラレル・シリアル変換を実行する。パラレル・シリアル変換部７２ｂは、シリアル化されたビット系列を、予め定められた外部装に出力する。
【００９９】
図１３は、一般化されたシンボル・マッピング部４ｃ（正方ＱＡＭに限られないシンボル・マッピング部４ｃ）の構成の例を示す図である。光送信機２は、シンボル・マッピング部４ｃと、送信部５とを備える。シンボル・マッピング部４ｃは、シンボル・マッピング部４ｃに入力されたビット系列に対して変調処理を実行する。シンボル・マッピング部４ｃは、複素数のシンボル列を送信部５に出力する。
【０１００】
図１４は、一般化されたシンボル・デマッピング部７ｃ（正方ＱＡＭに限られないシンボル・デマッピング部７ｃ）の構成の例を示す図である。光受信機３は、受信部６と、シンボル・デマッピング部７ｃとを備える。シンボル・デマッピング部７ｃは、シンボル・デマッピング部７ｃに入力されたビット系列に対して復調処理を実行する。シンボル・デマッピング部７ｃは、復調処理が実行されたビット系列を、予め定められた外部装置に出力する。
【０１０１】
図１５は、一般化された変調部４（正方ＱＡＭに限られない変調部４）の等価構成の例を示す図である。変調部４は、シリアル・パラレル変換部４０と、候補選択部４１と、乗算部４２とを備える。候補選択部４１は、変換部を多段に備える。図１５では、候補選択部４１は、変換部４１０と、変換部４１１と、変換部４１２と、変換部４１９と、変換部４２０と、バッファ４２３と、バッファ４２４と、信号線５００等の複数の信号線とを備える。
【０１０２】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列を、上位ビット系列から下位ビット系列までの順に、最上位系列群と第１系列群から第（ｌｏｇ２（ｋ））系列群までとの各ビット系列に分ける。ここで、ｋは、２（ｌｏｇ２Ｎ−１）＝Ｎ／２で表される整数である。例えば、１６ＱＡＭであればｋ＝２である。６４ＱＡＭであればｋ＝４である。シリアル・パラレル変換部４０に入力されたビット系列の系列長は、最上位系列群のビット系列の系列長と第１系列群から第（ｌｏｇ２（ｋ））系列群までの各ビット系列の系列長との合計に等しい。
【０１０３】
第１系列群から第（ｌｏｇ２（ｋ））系列群までの変換部の個数は、（２（ｌｏｇ（ｋ））−１）個である。
【０１０４】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第１系列長の最上位のビット系列を、最上位系列群のビット系列として乗算部４２に出力する。
【０１０５】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第２系列長の上位２番目のビット系列を、第１系列群のビット系列として、変換部４１０に出力する。
【０１０６】
シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第３系列長の上位３番目のビット系列を、第２系列群の第１ビット系列として変換部４１１に出力する。シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列における第４系列長の上位４番目のビット系列を、第２系列群の第２ビット系列として変換部４１２に出力する。
【０１０７】
このように、シリアル・パラレル変換部４０は、シリアル・パラレル変換部４０に入力されたビット系列を、最上位系列群と第１系列群から第（ｌｏｇ２（ｋ））系列群までとの各ビット系列に分ける。
【０１０８】
変換部４１９は、変換部４１９に入力されたビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるビット系列に変換するエントロピー変換回路である。変換部４１９は、変換部４１９に入力された第（ｌｏｇ２（ｋ））系列群の第１ビット系列について、０の出現確率又は１の出現確率を変更するというエントロピー変換を実行する。変換部４１９は、エントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第１ビット系列を、切替部４２１に出力する。
【０１０９】
変換部４２０は、変換部４２０に入力されたビット系列を、０の出現確率又は１の出現確率が所定の出現確率であるビット系列に変換するエントロピー変換回路である。変換部４２０は、変換部４２０に入力された第（ｌｏｇ２（ｋ））系列群の第（ｋ／２）ビットについて、０の出現確率又は１の出現確率を変更するというエントロピー変換を実行する。変換部４１９は、エントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第（ｋ／２）ビット系列を、切替部４２１に出力する。
【０１１０】
切替部４２１は、０の出現確率又は１の出現確率が調整されたエントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第１ビット系列を、ビットごとに変換部４１９から取得する。切替部４２１は、エントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第１ビット系列におけるビットが０である場合、送信される光信号のシンボルの候補の一つであるシンボルＳ１を、バッファ４２３に出力する。切替部４２１は、エントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第１ビット系列におけるビットが１である場合、送信される光信号のシンボルの候補の一つであるシンボルＳ２を、バッファ４２３に出力する。バッファ４２３は、キューを有し、ＦＩＦＯでシンボル列を出力する。
【０１１１】
切替部４２２は、０の出現確率又は１の出現確率が調整されたエントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第（ｋ／２）ビット系列を、ビットごとに変換部４２０から取得する。切替部４２２は、エントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第（ｋ／２）ビット系列におけるビットが０である場合、送信される光信号のシンボルの候補の一つであるシンボルＳｋ−１を、バッファ４２４に出力する。切替部４２１は、エントロピー変換後の第（ｌｏｇ２（ｋ））系列群の第（ｋ／２）ビット系列におけるビットが１である場合、送信される光信号のシンボルの候補の一つであるシンボルＳｋを、バッファ４２４に出力する。バッファ４２４は、キューを有し、ＦＩＦＯでシンボル列を出力する。
【０１１２】
候補選択部４１は、切替部４１４と、切替部４１５と、バッファ４１６と、バッファ４１７と、切替部４１８と、切替部４２１と、切替部４２２と、バッファ４２３と、バッファ４２４とを備える。切替部４１４と切替部４１５とバッファ４１６とバッファ４１７と切替部４１８とは、図２に示された下位ビット選択部４１３と等価の構成である。第１系列群から第（ｌｏｇ２（ｋ））系列群までの切替部の個数は、変換部の個数と同じであり、（２（ｌｏｇ（ｋ））−１）個である。
【０１１３】
図１５では、送信される光信号のシンボルの候補は、Ｓ１からＳkまでのｋ個である。予め定められたシンボルの候補の個数がｋ（＝２ｎ）個である場合、候補選択部４１は、（２ｎ−１）個の変換部と、（２ｎ−１）個の切替部とを備える。図１５に示された各変換部と各切替部と各バッファとは、図８に示された各変換部と各切替部と各バッファと同様に動作する。
【０１１４】
乗算部４２は、最上位系列群のビット系列を、ビットごとにシリアル・パラレル変換部４０から取得する。乗算部４２は、シンボルの候補（Ｓ１からＳkまで）のうちから選択された一つのシンボルを、エントロピー変換後の第１系列のビット系列におけるビットごとに、切替部４１８から取得する。
【０１１５】
第２実施形態では、乗算部４２は、最上位系列群のビット系列におけるビット系列に応じて、取得されたシンボルコードに任意の数（複素数）を乗算する。例えば、乗算部４２は、最上位系列群のビット系列におけるビット系列が「００」である場合、取得されたシンボルのコードに複素数（１＋ｉ）を乗算する。例えば、乗算部４２は、最上位系列群のビット系列におけるビット系列が「０１」である場合、取得されたシンボルのコードに複素数（−１＋ｉ）を乗算する。例えば、乗算部４２は、最上位系列群のビット系列におけるビット系列が「１１」である場合、取得されたシンボルのコードに複素数（−１−ｉ）を乗算する。例えば、乗算部４２は、最上位系列群のビット系列におけるビット系列が「１０」である場合、取得されたシンボルのコードに複素数（１−ｉ）を乗算する。乗算部４２は、シンボルのコードに任意の数が乗算された結果を、送信部５に出力する。
【０１１６】
なお、変調部４は、例えば、変調部４に備えられる変換部及び切替部の個数が「２のべき乗」でない個数に調整されることで、予め定められたシンボルの候補の個数が「２のべき乗」でない場合にも対応可能である。また、変調部４は、変調部４に備えられている複数の変換部及び切替部のうちの一部の変換部及び切替部を使用することで、予め定められたシンボルの候補の個数が「２のべき乗」でない場合に対応可能である。
【０１１７】
図１６は、任意に選択されるシンボル群と乗算後のシンボル群との例を示す図である。変調部４は、ＩＱ平面における任意の複数のシンボルの候補から、シンボルを選択してもよい。乗算部４２は、候補選択部４１の出力に、任意の数（複素数）を乗算してもよい。図１６では、２次元の複素平面（ＩＱ平面）におけるコンスタレーションの形状（信号空間ダイヤグラム）は、６４ＱＡＭ等のコンスタレーションのような格子状（正方）に制限されない。
【０１１８】
図１７は、振幅方向に選択されるシンボル群と乗算後のシンボル群との例を示す図である。変調部４は、ＩＱ平面における振幅方向（実数）の複数のシンボルから、シンボルを選択してもよい。乗算部４２は、候補選択部４１の出力に、任意の数（複素数）を乗算してもよい。図１７では、２次元の複素平面（ＩＱ平面）におけるコンスタレーションの形状（信号空間ダイヤグラム）は放射状となる。
【０１１９】
以上のように、第２実施形態の光通信システム１は、光送信機２と、光受信機３とを備える。光送信機２は、シリアル・パラレル変換部４０と、出現確率が互いに異なるシンボルの候補数（ｋ）の対数値に応じた個数（（２（ｌｏｇ（ｋ））−１）個）の変換部と、同じ個数の選択部（切替部）と、乗算部４２と、送信部５とを有する。
【０１２０】
シリアル・パラレル変換部４０は、候補数（ｋ）の対数値により定まる本数（ｌｏｇ２（ｋ）本）の系列群のビット系列と、最上位系列群のビット系列とを出力する。変換部は、自変換部に入力された系列群のビット系列を、０の出現確率又は１の出現確率が所定の確率であるビット系列に変換する。選択部は、自選択部よりも上位の変換部によって出現確率が変換されたビット系列を取得する。選択部は、取得されたビット系列に応じて、自選択部よりも上位の系列群の他選択部へのシンボルの出力順を選択する。乗算部４２は、最上位系列群のビット系列に応じて、最上位の選択部である切替部４１８によって選択されたシンボルを表す値に数を乗算する。送信部５は、複素数の乗算結果に基づく光信号を送信する。光受信機３は、受信部６と、復調部７とを有する。受信部６は、光信号を受信する。復調部７は、受信された光信号に応じて生成された電気信号に対して復調処理を実行する。
【０１２１】
このように、光通信システム１は、簡易な構成でシンボルの出現確率を任意に調整することが可能である。光通信システム１は、光信号の送信パワーを抑えることが可能である。
【０１２２】
光送信機２は、変換部と選択部（切替部）と乗算部４２とを有する２個の変調部４と、虚数変換部４４と、多重部４５とを備えてもよい。虚数変換部４４は、変調部４−２から出力された実数のシンボルの列を、虚数のシンボルの列に変換する。多重部４５は、変調部４−１から出力された実数のシンボルの列と、虚数変換部４４から出力された虚数のシンボルの列とを多重する。
【０１２３】
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【０１２４】
例えば、光送信機２及び光受信機３は、フラッシュメモリ等の不揮発性の記憶装置（非一時的な記録媒体）に、プログラム、コードテーブルを記憶してもよい。光送信機２及び光受信機３の機能の少なくとも一部は、ソフトウェアによって実現されてもよい。
乗算部４２は、乗算処理用のデータテーブルを記憶してもよい。データテーブルは、例えば、乗算前の複素数と乗算後の複素数との対応付けを表すテーブルでもよい。
【符号の説明】
【０１２５】
１…光通信システム、２…光送信機、３…光受信機、４…変調部、４ａ…シンボル・マッピング部、５…送信部、５ａ…シンボル・デマッピング部、６…受信部、７…復調部、４０…シリアル・パラレル変換部、４０ｂ…シリアル・パラレル変換部、４１…候補選択部、４２…乗算部、４３…ビット・シンボル変換部、４４…虚数変換部、４５…多重部、７０…除算部、７１…生成部、７２…パラレル・シリアル変換部、７２ａ…パラレル・シリアル変換部、７３…シンボル・ビット変換部、７４…実部取出部、７５…虚部取出部、４１０…変換部、４１１…変換部、４１２…変換部、４１３…下位ビット選択部、４１４…切替部、４１５…切替部、４１６…バッファ、４１７…バッファ、４１８…切替部、５００…信号線、５０１…信号線、５０２…信号線、５０３…信号線、６００…記憶部、７１０…変換部、７１１…変換部、７１２…変換部、７１３…下位ビット選択部、８００…信号線、８０１…信号線、８０２…信号線、８０３…信号線
【図１】
2019205045.tif 000003
【図２】
2019205045.tif 000004
【図３】
2019205045.tif 000005
【図４】
2019205045.tif 000006
【図５】
2019205045.tif 000007
【図６】
2019205045.tif 000008
【図７】
2019205045.tif 000009
【図８】
2019205045.tif 000010
【図９】
2019205045.tif 000011
【図１０】
2019205045.tif 000012
【図１１】
2019205045.tif 000013
【図１２】
2019205045.tif 000014
【図１３】
2019205045.tif 000015
【図１４】
2019205045.tif 000016
【図１５】
2019205045.tif 000017
【図１６】
2019205045.tif 000018
【図１７】
2019205045.tif 000019
【図１８】
2019205045.tif 000020
【図１９】
2019205045.tif 000021