(57)【要約】【課題】本発明は、半導体装置とプリント基板との接続部分に発生する歪を抑制する技術を提供することを課題とする。【解決手段】基板は、半導体装置と、はんだバンプを介して半導体装置が固定されるプリント基板本体と、プリント基板本体の半導体装置が固定されている部分の反対側の面に設けられており、膨張係数がプリント基板本体と異なる部材と、を備える。【選択図】図１
2019067849.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置と、
はんだバンプを介して前記半導体装置が固定されるプリント基板本体と、
前記プリント基板本体の前記半導体装置が固定されている部分の反対側の面に設けられており、膨張係数が前記プリント基板本体と異なる部材と、を備える、
基板。
【請求項２】
前記半導体装置は、温度が低下すると前記プリント基板本体側の面が凹状に反る性質を有しており、
前記部材は、膨張係数が前記プリント基板本体よりも大きい、
請求項１に記載の基板。
【請求項３】
前記部材は、線膨張係数が前記プリント基板本体の２倍以上である、
請求項２に記載の基板。
【請求項４】
前記半導体装置は、温度が低下すると前記プリント基板本体側の面が凸状に反る性質を有しており、
前記部材は、膨張係数が前記プリント基板本体よりも小さい、
請求項１に記載の基板。
【請求項５】
前記部材は、線膨張係数が前記プリント基板本体の１／２以下である、
請求項４に記載の基板。
【請求項６】
前記半導体装置は、半導体チップと、前記半導体チップの前記プリント基板本体側の面に形成される再配線層と、を有する、
請求項１から５の何れか一項に記載の基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、基板に関する。
【背景技術】
【０００２】
電子機器には、半導体装置等の各種電子部品が備わっている（例えば、特許文献１−３を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１−２４４６２５号公報
【特許文献２】特開２００５−１６６８８６号公報
【特許文献３】特開２００９−２５２９１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置（例えば、チップ）には、様々な材料が用いられている。よって、半導体装置は、用いられている材料間の膨張係数の相違により、温度変化に応じた反りを発生する場合がある。半導体装置に温度変化が生じる原因としては、例えば、環境の温度変化、実装時の加熱、演算処理時の電力消費による発熱等が挙げられる。
【０００５】
半導体装置がプリント基板にはんだバンプを介して固定される場合、半導体装置に発生する反りは、半導体装置とプリント基板との接続部分に歪を発生させることになる。そこで、半導体装置とプリント基板との接続部分の信頼性を確保する方策の一つとして、接続部分にアンダーフィルを設けることが考えられる。しかし、接続部分にアンダーフィルを設ける工程は、半導体装置の実装プロセスとは別のプロセスで行われるため、工程の複雑化や製品のコストアップを招く。また、アンダーフィルは液状の材料であるため、取り扱いが不便であり、また、ボイドの混入や周辺部への付着といった懸念がある。
【０００６】
そこで、本発明は、半導体装置とプリント基板との接続部分に発生する歪を抑制する技術を提供することを課題とする。
【課題を解決するための手段】
【０００７】
１つの態様では、基板は、半導体装置と、はんだバンプを介して半導体装置が固定されるプリント基板本体と、プリント基板本体の半導体装置が固定されている部分の反対側の面に設けられており、膨張係数がプリント基板本体と異なる部材と、を備える。
【発明の効果】
【０００８】
１つの側面として、半導体装置とプリント基板との接続部分に発生する歪を抑制することができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施形態の基板を示した図である。
【図２】図２は、基板の製造工程を示した第１の図である。
【図３】図３は、半導体装置の製造工程を示した第２の図である。
【図４】図４は、半導体装置の製造工程を示した第３の図である。
【図５】図５は、半導体装置をプリント基板本体に実装する工程を示した第１の図である。
【図６】図６は、プリント基板本体に裏打ち部材が裏打ちされていない場合の半導体装置とプリント基板本体の挙動を示した第１の図である。
【図７】図７は、半導体装置をプリント基板本体へ実装する工程を示した第２の図である。
【図８】図８は、プリント基板本体に裏打ち部材が裏打ちされていない場合の半導体装置とプリント基板本体の挙動を示した第２の図である。
【図９】図９は、裏打ち部材の材料の検証結果を示した図である。
【発明を実施するための形態】
【００１０】
以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本開示の技術的範囲を以下の態様に限定するものではない。
【００１１】
図１は、実施形態の基板を示した図である。基板１は、半導体装置２と、半導体装置２が表面実装（Surface Mount Technology：ＳＭＴ）されたプリント基板本体３とを備える。半導体装置２は、例えば、チップサイズパッケージ（Chip Size Package：ＣＳＰ）で
あり、半導体チップ２Ｕと、半導体チップ２Ｕの下面に形成された再配線層２Ｌとを有する。半導体装置２は、はんだバンプ４を介してプリント基板本体３に固定されている。また、プリント基板本体３には、裏打ち部材５（本願でいう「部材」の一例である）が設けられている。裏打ち部材５は、プリント基板本体３の半導体装置２が固定されている部分の反対側の面に設けられている。裏打ち部材５は、膨張係数がプリント基板本体３と異なる素材で形成されている。裏打ち部材５は、板状の部材をはんだ又は接着剤でプリント基板本体３に固定したものであってもよいし、或いは、裏打ち部材５に取り付けた金型内に射出成型で形成されたものであってもよい。
【００１２】
基板１は、プリント基板本体３の半導体装置２が固定されている部分の反対側の面に裏打ち部材５が設けられているため、裏打ち部材５が設けられていないものに比べて、半導体装置２とプリント基板本体３との接続部分に発生する歪が抑制される。半導体装置２とプリント基板本体３との接続部分に発生する歪が抑制される理由を、以下、基板１の製造方法と共に説明する。
【００１３】
図２は、基板１の製造工程を示した第１の図である。本製造方法では、図２に示されるように、半導体チップ２Ｕが用意される。半導体チップ２Ｕは、半導体製造プロセスを経て集積回路が形成された半導体である。
【００１４】
図３は、半導体装置２の製造工程を示した第２の図である。本製造方法では、半導体チップ２Ｕの片面に再配線層２Ｌが形成される。再配線層２Ｌは、半導体チップ２Ｕの片面に形成されたアルミニウムの配線層を封止樹脂で封止したものである。なお、図３では、チップサイズの半導体チップ２Ｕに再配線層２Ｌが形成されているが、再配線層２Ｌは、チップサイズに切り出される前のウェハの状態で形成される。
【００１５】
図４は、半導体装置２の製造工程を示した第３の図である。本製造方法では、再配線層２Ｌの表面にはんだバンプ４が設けられる。はんだバンプ４は、再配線層２Ｌの表面に縦横に配列される。図４に示されるように、はんだバンプ４の形成後に常温化した半導体装置２は反っている。半導体装置２が反る理由は、以下の通りである。
【００１６】
まず、半導体装置２に使用される主な材料のおおよその線膨張係数（Coefficient of Thermal Expansion：ＣＴＥ）を下記の表に示す。
【表１】
2019067849.tif 000003
【００１７】
上記の表に示されるように、半導体チップ２Ｕを形成するシリコンのＣＴＥが６ｐｐｍ程度であるのに対し、再配線層２Ｌを形成する封止樹脂のＣＴＥは６０ｐｐｍ程度である。すなわち、半導体装置２は、ＣＴＥの小さいシリコンとＣＴＥの大きい封止樹脂とが組み合わさった構造となっている。再配線層２Ｌを形成する封止樹脂として用いられるポリイミドは、ポリアミド酸を３００乃至４００℃程度に加熱してイミド化したものである。よって、半導体装置２の温度が下がり常温化すると、半導体チップ２Ｕを形成する半導体と再配線層２Ｌを形成する封止樹脂との間のＣＴＥの相違により、半導体装置２のプリント基板本体３側の面が、凹状に反ることになる。
【００１８】
図５は、半導体装置２をプリント基板本体３へ実装する工程を示した第１の図である。本製造方法では、半導体装置２がはんだバンプ４を介してプリント基板本体３へ実装される。半導体装置２がプリント基板本体３へ実装される際は、はんだバンプ４を溶融させるために加熱が行われる。はんだバンプ４が、例えば融点が凡そ２２５℃程度のＳＡＣ（Sn-Ag-Cu）はんだであれば、加熱温度は、約２５０℃程度となる。はんだバンプ４が溶融されてプリント基板本体３へ溶着した後は、半導体装置２とプリント基板本体３が何れも常温化される。しかし、半導体装置２が実装されるプリント基板本体３には、裏打ち部材５が設けられている。そして、図４に示されるように、半導体装置２が、常温化するとプリント基板本体３側の面が凹状に反る性質を有する場合、裏打ち部材５を形成する材料には、膨張係数がプリント基板本体３よりも大きいものが用いられている。例えば、前述した表に示されるように、プリント基板本体３を形成する材料のＣＴＥが約２０ｐｐｍ程度の場合、裏打ち部材５を形成する材料は、ＣＴＥが２０ｐｐｍよりも大きいものが用いられる。プリント基板本体３よりも膨張係数の大きい材料が裏打ち部材５としてプリント基板本体３に裏打ちされていれば、半導体装置２とプリント基板本体３は、温度変化が生じた場合に、図５に示されるように何れも同じような反りの挙動を示すことになる。温度変化が生じた場合の反りの挙動が半導体装置２とプリント基板本体３で互いに似ていれば、プリント基板本体３にはんだバンプ４を介して半導体装置２が固定された状態の基板１において、半導体装置２が演算処理や環境温度の変化等により温度変化を生じても、半導体装置２とプリント基板本体３との接続部分に歪が生じにくい。よって、基板１は、半導体装置２とプリント基板本体３との接続部分について長期信頼性を確保することができる。
【００１９】
図６は、プリント基板本体３に裏打ち部材５が裏打ちされていない場合の半導体装置２とプリント基板本体３の挙動を示した第１の図である。プリント基板本体３に裏打ち部材５が裏打ちされていない場合、プリント基板本体３は、温度変化が生じると、単に横方向に伸び縮みする挙動を示す。一方、半導体装置２は、温度変化が生じると、上述したよう
にプリント基板本体３側の面が凹状に反ったり平らになったりする挙動を示す。よって、プリント基板本体３に裏打ち部材５が裏打ちされていない場合、温度変化が生じると互いに異なる挙動を示す半導体装置２とプリント基板本体３との間の接続部分に歪が生じることになる。この点、上記実施形態の基板１であれば、プリント基板本体３に裏打ち部材５が裏打ちされているため、プリント基板本体３の半導体装置２が固定されている部分は、温度変化が生じると、半導体装置２と同じような挙動を示す。よって、プリント基板本体３に裏打ち部材５が裏打ちされている基板１は、裏打ち部材５が裏打ちされていないものに比べて、半導体装置２とプリント基板本体３との間の接合部分に生じる歪が抑制されることになる。
【００２０】
なお、半導体装置２の反りの挙動が上記実施形態と異なる場合、裏打ち部材５を形成する材料は、以下のように選定される。図７は、半導体装置２をプリント基板本体３へ実装する工程を示した第２の図である。例えば、図７に示されるように、半導体装置２が、半導体装置２の温度が下がり常温化するとプリント基板本体３側の面が凸状に反る性質を有する場合、裏打ち部材５を形成する材料は、膨張係数がプリント基板本体３よりも小さいものが選択される。プリント基板本体３よりも膨張係数の小さい材料が裏打ち部材５としてプリント基板本体３に裏打ちされていれば、半導体装置２とプリント基板本体３は、温度変化が生じた場合に、図７に示されるように何れも同じような反りの挙動を示すことになる。温度変化が生じた場合の反りの挙動が半導体装置２とプリント基板本体３で互いに似ていれば、プリント基板本体３にはんだバンプ４を介して半導体装置２が固定された状態の基板１において、半導体装置２が演算処理等により発熱しても、半導体装置２とプリント基板本体３との接続部分に歪が生じにくい。よって、基板１は、半導体装置２とプリント基板本体３との接続部分について長期信頼性を確保することができる。
【００２１】
図８は、プリント基板本体３に裏打ち部材５が裏打ちされていない場合の半導体装置２とプリント基板本体３の挙動を示した第２の図である。プリント基板本体３に裏打ち部材５が裏打ちされていない場合、プリント基板本体３は、温度変化が生じると、単に横方向に伸び縮みする挙動を示す。一方、半導体装置２は、温度変化が生じると、プリント基板本体３側の面が凸状に反ったり平らになったりする挙動を示す。よって、プリント基板本体３に裏打ち部材５が裏打ちされていない場合、温度変化が生じると互いに異なる挙動を示す半導体装置２とプリント基板本体３との間の接続部分に歪が生じることになる。しかし、プリント基板本体３よりも膨張係数の小さい材料が裏打ち部材５としてプリント基板本体３に裏打ちされていれば、プリント基板本体３の半導体装置２が固定されている部分は、温度変化が生じると、半導体装置２と同じような挙動を示す。よって、プリント基板本体３に裏打ち部材５が裏打ちされている基板１は、裏打ち部材５が裏打ちされていないものに比べて、半導体装置２とプリント基板本体３との間の接合部分に生じる歪が抑制されることになる。
【００２２】
なお、上記実施形態では半導体装置２の一例としてＣＳＰを例に説明したが、プリント基板本体３に実装される半導体装置２はＣＳＰ以外の電子部品であってもよい。また、裏打ち部材５は、プリント基板本体３に形成されたキャビティ内に形成されてもよい。
【００２３】
上記実施形態の効果を検証したので、その結果を以下に示す。図９は、裏打ち部材５の材料の検証結果を示した図である。裏打ち部材５の材料として、Ｓｉ、ＡＬＬＯＹ、Ａｌｕｍｉｎａ、ＳＵＳ３０４、ＰＩ（Ｐｏｌｙｉｍｌｄｅ、低ＣＴＥ）、ＰＩ（Ｐｏｌｙｉｍｌｄｅ、中ＣＴＥ）、ＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＡＲ（ピリジルアゾレゾルシノール）の８つの素材を検証した。本検証に用いたプリント基板本体３の厚さは約１ｍｍｔである。また、本検証において、裏打ち部材５の厚さは約５００μｍである。検証の結果、半導体装置２とプリント基板本体３との接続部分に生じる歪を効果的に抑制するには、ＣＴＥが約３０ｐｐｍ以上の素材を裏打ち部材５の材料に用いるのが好まし
いことが判った。
【００２４】
この検証結果より、常温化するとプリント基板本体３側の面が凹状に反る性質を有する場合、半導体装置２とプリント基板本体３との接続部分に生じる歪を効果的に抑制するには、ＣＴＥがプリント基板本体３を形成する材料の約２倍以上の素材を裏打ち部材５の材料に用いるのが好ましいことが判る。また、常温化するとプリント基板本体３側の面が凸状に反る性質を有する場合、半導体装置２とプリント基板本体３との接続部分に生じる歪を効果的に抑制するには、ＣＴＥがプリント基板本体３を形成する材料の約１／２以下の素材を裏打ち部材５の材料に用いるのが好ましいことが判る。
【符号の説明】
【００２５】
１・・基板：
２・・半導体装置：
２Ｕ・・半導体チップ：
２Ｌ・・再配線層：
３・・プリント基板本体：
４・・はんだバンプ
５・・裏打ち部材
【図１】
2019067849.tif 000004
【図２】
2019067849.tif 000005
【図３】
2019067849.tif 000006
【図４】
2019067849.tif 000007
【図５】
2019067849.tif 000008
【図６】
2019067849.tif 000009
【図７】
2019067849.tif 000010
【図８】
2019067849.tif 000011
【図９】
2019067849.tif 000012