(57)【要約】【課題】雑音端子電圧による漏洩電流を打ち消す補償電流を任意かつ容易に調整可能とする電力変換回路を提供する。【解決手段】半導体スイッチング素子Ｑ１の動作により電力変換を行う回路本体に接地コンデンサＣｅが接続された電力変換回路において、半導体スイッチング素子Ｑ１に駆動信号を供給する制御ＩＣ１０は、半導体スイッチング素子Ｑ１の動作に伴って接地コンデンサＣｅの両端に発生する雑音端子電圧Ｖｎｓを打ち消すキャンセル電圧Ｖｎｃを、駆動信号（ゲート信号）を用いて、回路本体に外付けされた補償回路２０内の補償コンデンサＣｐの充放電電流を制御することにより生成する。【選択図】図１
2019205218.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子の動作により電力変換を行う回路本体に接地コンデンサが接続された電力変換回路において、
前記半導体スイッチング素子に駆動信号を供給する制御部は、
前記半導体スイッチング素子の動作に伴って前記接地コンデンサの両端に発生する雑音端子電圧を打ち消すキャンセル電圧を、前記駆動信号を用いて、前記回路本体に外付けされた補償回路内の補償コンデンサの充放電電流を制御することにより生成することを特徴とする電力変換回路。
【請求項２】
請求項１に記載した電力変換回路において、
前記制御部は、前記駆動信号に応じて前記補償コンデンサを充電または放電させるための電流源を備えたことを特徴とする電力変換回路。
【請求項３】
請求項２に記載した電力変換回路において、
前記制御部が、前記補償コンデンサを充電または放電させるための電流源とともに同一の集積回路内部に設けられていることを特徴とする電力変換回路。
【請求項４】
請求項１〜３の何れか１項に記載した電力変換回路において、
前記補償回路は、
前記駆動信号に対する前記半導体スイッチング素子のオン・オフ動作の遅延時間に応じて、前記補償コンデンサの充電または放電のタイミングを調整する遅延時間設定部を備えたことを特徴とする電力変換回路。
【請求項５】
請求項４に記載した電力変換回路において、
前記遅延時間設定部は、
ダイオードと抵抗との並列回路と、遅延時間設定コンデンサとを直列に接続してなる直列回路を備え、
前記制御部に設けられて前記駆動信号に応じて前記補償コンデンサを充電または放電させるための電流源と接地電位との間に、前記直列回路を接続したことを特徴とする電力変換回路。
【請求項６】
請求項１〜５の何れか１項に記載した電力変換回路において、
前記キャンセル電圧の立上りまたは立下りの傾きを調整するための抵抗とダイオードとの直列回路を、前記補償コンデンサに直列に接続したことを特徴とする電力変換回路。
【請求項７】
請求項６に記載した電力変換回路において、
前記抵抗とダイオードとの直列回路が前記回路本体に外付けされていることを特徴とする電力変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、雑音端子電圧による電力変換回路のコモンモードノイズを抑制する技術に関する。
【背景技術】
【０００２】
雑音端子電圧は、例えばＰＦＣ回路（力率改善回路）等の電力変換回路において、半導体スイッチング素子のスイッチングに伴って発生する高周波電圧が、いわゆる寄生キャパシタンスを介して接地コンデンサにより分圧されることにより発生する。
この雑音端子電圧は電力変換回路と接地との間を循環する漏洩電流（コモンモード電流）を生じさせ、コモンモードノイズとなって周辺回路に悪影響を与えるため、従来から、種々のノイズ対策を施した電力変換回路が提供されている。
【０００３】
例えば、特許文献１には、コモンモードノイズ対策を施した図７のＰＦＣ回路が記載されている。
図７において、１０１，１０２は交流入力端子、２０１，２０２は直流出力端子、Ｃｆ，Ｃｏはフィルタコンデンサ、Ｃｅは接地コンデンサ、Ｄ１〜Ｄ５はダイオード、Ｌはリアクトル、ＬａはリアクトルＬの補助巻線、Ｃｃは補償コンデンサ、Ｑ１はＭＯＳＦＥＴ等の半導体スイッチング素子である。
【０００４】
このＰＦＣ回路では、スイッチング素子Ｑ１をオン・オフさせることにより、入力力率をほぼ１に保ちながらリアクトルＬへのエネルギーの蓄積、放出を繰り返し、ダイオードＤ１〜Ｄ４からなる整流回路の出力電圧を昇圧して直流負荷（図示せず）に供給している。
その際、スイッチング素子Ｑ１のオン・オフによりドレイン−ソース間電圧Ｖｓｗが高周波数で変化するため、雑音端子電圧Ｖｎｓが発生し、寄生キャパシタンスＣｓを介して漏洩電流Ｉｓが流れる。図８は、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｓｗ、雑音端子電圧Ｖｎｓ及び漏洩電流Ｉｓの波形図である。なお、漏洩電流Ｉｓは微小であるため、図７に示した経路以外にも、例えばダイオードＤ４が主回路電流によって導通状態にあるときに、接地コンデンサＣｅからダイオードＤ４を逆方向に流れ、スイッチング素子Ｑ１の還流ダイオードと寄生キャパシタンスＣｓとを介して接地に還流する経路も存在する。
【０００５】
図７のＰＦＣ回路においては、補助巻線Ｌａの巻数をリアクトルＬの巻数の１／ｎとし、補償コンデンサＣｃの容量を寄生キャパシタンスＣｓのｎ倍にして補助巻線Ｌａの両端に補償電圧Ｖｃ（＝Ｖｎｓ／ｎ）を発生させ、漏洩電流Ｉｓと大きさが等しく逆向きの補償電流Ｉｃを流すことにより漏洩電流Ｉｓを打ち消している。
【０００６】
ここで、接地コンデンサＣｅを設ける理由を説明する。以下の説明に当たり、各コンデンサに付した記号Ｃｆ，Ｃｅ，Ｃｃ，Ｃｏはそれぞれの容量値も表すものとする。
スイッチング素子Ｑ１のスイッチングにより発生した電圧Ｖｓｗは、寄生キャパシタンスＣｓと接地コンデンサＣｅとの直列回路にて分圧され、交流入力端子１０２の対地電位変動として現れる。交流入力端子１０２の対地電位すなわち雑音端子電圧Ｖｎｓは、以下の数式１により表すことができる。
［数式１］
Ｖｎｓ＝Ｃｓ／（Ｃｅ＋Ｃｓ）・Ｖｓｗ
接地コンデンサＣｅの容量をＣｅ≫Ｃｓとなるように設定すると、数式１から数式２が得られる。
［数式２］
Ｖｎｓ≒（Ｃｓ／Ｃｅ）・Ｖｓｗ
【０００７】
また、フィルタコンデンサＣｆの容量を接地コンデンサＣｅより一桁以上大きい値に設定した場合、フィルタコンデンサＣｆは高周波電流に対しては等価的に短絡とみなすことができる。
仮に、接地コンデンサＣｅを設けずに交流入力端子１０２がそのまま接地されている場合を想定すると、数式１からＶｎｓ＝Ｖｓｗとなり、数１００［Ｖ］オーダーの電圧Ｖｓがそのまま回路の対地電位変動となる。汎用の電源装置等においては、このような電位変動は許容されないため、接地コンデンサＣｅは必須の部品となっている。
【０００８】
次に、図９は、特許文献２に記載されたスイッチング電源の回路図である。
図９において、１１１，１１２は直流入力端子、Ｃ１〜Ｃ３はコンデンサ、Ｌ１，Ｌ２は変圧器Ｔの一次巻線，二次巻線、１１０は制御回路、２１０は整流平滑回路であり、図７と同様にＱ１は半導体スイッチング素子、２０１，２０２は直流出力端子である。
この従来技術では、スイッチング素子Ｑ１のゲートと変圧器Ｔの二次巻線Ｌ２との間に所定容量の補償コンデンサＣ３を接続することにより、スイッチングに伴って変圧器Ｔの寄生キャパシタンスＣｓを介して流れる漏洩電流を、上記補償コンデンサＣ３に流れる逆向きの補償電流によって打ち消している。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００３−１５３５４２号公報（段落［００３５］，［００３６］、図１〜図５等）
【特許文献２】特開２００１−２５２４２号公報（段落［００１３］〜［００１６］、図２等）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図７の従来技術では、補助巻線Ｌａを備えたリアクトルＬを使用しているため汎用部品を使用することができず、コストが高くなるという問題がある。
【００１１】
また、漏洩電流は、スイッチング素子Ｑ１がゲート信号に従ってオン・オフすることにより発生するが、一般にスイッチング素子Ｑ１のオン・オフ動作はゲート信号のタイミングより遅れるため、ゲート信号のタイミングと漏洩電流が発生するタイミングとの間には遅延時間がある。
このため、図９の従来技術によって漏洩電流を確実に打ち消すためには、上述した遅延時間を考慮して回路を設計する必要があるが、特許文献２には、その必要性や解決手段が何ら開示されていない。
更に、半導体スイッチング素子のゲート部分はよく知られているようにノイズに極めて敏感であり、図９において、コンデンサＣ３を介してスイッチング素子Ｑ１のゲート端子を回路の他の部分に直接接続すると、誤動作や発振、過電圧によるスイッチング素子Ｑ１の破壊につながる危険が大きい。これを回避するには、ゲートから分離した形で補償電流を発生する手段が必要であり、制御回路の設計が複雑になる問題があった。
【００１２】
そこで、本発明の解決課題は、雑音端子電圧による漏洩電流を打ち消すための補償電流を任意かつ容易に調整可能とすることにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、請求項１に係る発明は、半導体スイッチング素子の動作により電力変換を行う回路本体に接地コンデンサが接続された電力変換回路において、
前記半導体スイッチング素子に駆動信号を供給する制御部は、
前記半導体スイッチング素子の動作に伴って前記接地コンデンサの両端に発生する雑音端子電圧を打ち消すキャンセル電圧を、前記駆動信号を用いて、前記回路本体に外付けされた補償回路内の補償コンデンサの充放電電流を制御することにより生成することを特徴とする。
【００１４】
請求項２に係る発明は、請求項１に記載した電力変換回路において、
前記制御部は、前記駆動信号に応じて前記補償コンデンサを充電または放電させるための電流源を備えたことを特徴とする。
【００１５】
請求項３に係る発明は、請求項２に記載した電力変換回路において、
前記制御部が、前記補償コンデンサを充電または放電させるための電流源とともに同一の集積回路内部に設けられていることを特徴とする。
【００１６】
請求項４に係る発明は、請求項１〜３の何れか１項に記載した電力変換回路において、
前記補償回路は、
前記駆動信号に対する前記半導体スイッチング素子のオン・オフ動作の遅延時間に応じて、前記補償コンデンサの充電または放電のタイミングを調整する遅延時間設定部を備えたことを特徴とする。
【００１７】
請求項５に係る発明は、請求項４に記載した電力変換回路において、
前記遅延時間設定部は、
ダイオードと抵抗との並列回路と、遅延時間設定コンデンサとを直列に接続してなる直列回路を備え、
前記制御部に設けられて前記駆動信号に応じて前記補償コンデンサを充電または放電させるための電流源と接地電位との間に、前記直列回路を接続したことを特徴とする。
【００１８】
請求項６に係る発明は、請求項１〜５の何れか１項に記載した電力変換回路において、
前記キャンセル電圧の立上りまたは立下りの傾きを調整するための抵抗とダイオードとの直列回路を、前記補償コンデンサに直列に接続したことを特徴とする。
【００１９】
請求項７に係る発明は、請求項６に記載した電力変換回路において、
前記抵抗とダイオードとの直列回路が前記回路本体に外付けされていることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、回路本体に外付けされた補償回路内の補償コンデンサの充放電電流を制御することにより、雑音端子電圧ひいては漏洩電流を打ち消すための適切なキャンセル電圧を生成して回路に注入することができる。
また、補償回路に、半導体スイッチング素子のオン・オフ動作の遅延時間に応じて補償コンデンサの充放電タイミングを調整する遅延時間設定部を設けることにより、雑音端子電圧を一層確実に抑制することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態を示す回路図である。
【図２】本発明の基本原理を説明するための電圧波形図である。
【図３】図１における制御ＩＣの主要部及び補償回路の構成図である。
【図４】スイッチング素子のゲート信号と、遅延時間を考慮したキャンセル電圧Ｖｎｃ’と、更にターンオン時及びターンオフ時のスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｓｗの傾きを考慮したキャンセル電圧Ｖｎｃとを示す波形図である。
【図５】スイッチング素子のゲート信号と遅延時間設定電圧との関係を示す波形図である。
【図６】スイッチング素子のドレイン−ソース間電圧Ｖｓｗと、キャンセル電圧Ｖｎｃと、漏洩電流Ｉｓ及び補償電流Ｉｃとを示す波形図である。
【図７】特許文献１に記載されたＰＦＣ回路を示す図である。
【図８】図７のスイッチング素子のオン・オフに伴って変化する当該スイッチング素子のドレイン−ソース間電圧Ｖｓｗ、雑音端子電圧Ｖｎｓ及び漏洩電流Ｉｓの波形図である。
【図９】特許文献２に記載されたスイッチング電源の回路図である。
【発明を実施するための形態】
【００２２】
以下、図に沿って本発明の実施形態を説明する。
図１は、本発明の実施形態に係る電力変換回路を示している。この実施形態では、非絶縁型のＰＦＣ回路等の交流−直流変換回路について説明するが、本発明の適用対象はこれに限定されるものではなく、直流−直流変換回路を含む各種の電力変換回路に適用可能である。
【００２３】
図１において、図７と同一の部分については重複を避けるために説明を省略し、以下では図７と異なる部分を中心に説明する。
図１の電力変換回路では、半導体スイッチング素子（以下、単にスイッチング素子とも記す）Ｑ１にゲート信号を供給する制御ＩＣ１０に、補償コンデンサＣｐ等を有する補償回路２０が外付け部品として接続可能となっている。
【００２４】
なお、この回路においても、スイッチング素子Ｑ１のオン・オフによりドレイン−ソース間電圧Ｖｓｗが高周波数で変化し、接地コンデンサＣｅの両端に雑音端子電圧Ｖｎｓが発生する。これは、例えば図示の経路で、上述のように寄生キャパシタンスＣｓを介して漏洩電流Ｉｓが流れることが原因であるため、本実施形態は、この漏洩電流Ｉｓを補償電流Ｉｃにより打ち消してコモンモードノイズを抑制することを目的としている。
【００２５】
始めに、雑音端子電圧Ｖｎｓの原因となるスイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｓｗは、図２の概念図に示すように、ゲート電圧Ｖｇに対して論理がほぼ反転している。
従って、制御ＩＣ１０は、ゲート電圧Ｖｇと同じ論理で所定の大きさのキャンセル電圧Ｖｎｃをゲート信号に基づいて生成し、このキャンセル電圧Ｖｎｃを回路本体に与えて補償電流Ｉｃを注入することにより、雑音端子電圧Ｖｎｓによる漏洩電流Ｉｓを打ち消してコモンモードノイズを抑制することができる。
ここで、上述した回路本体とは、スイッチング素子Ｑ１の動作により所定の直流電力を出力する、漏洩電流（コモンモード電流）の経路を含む電力変換回路の主要部（但し、外付け部品である補償回路２０を除く）を意味している。
【００２６】
なお、補償回路２０は、制御ＩＣ１０がキャンセル電圧Ｖｎｃを生成するに当たって、ゲート信号のタイミングとスイッチング素子Ｑ１のオン・オフ動作との間の遅延時間やキャンセル電圧Ｖｎｃの傾きを調整する機能を持っている。
【００２７】
図３は、制御ＩＣ１０の主要部と補償回路２０の内部構成を示している。前述したように、補償回路２０は外付け部品として形成されており、制御ＩＣ１０のキャンセル信号端子１５ａ及び遅延時間設定端子１５ｂに電気的に接続可能である。
【００２８】
制御ＩＣ１０には、正電流源１１及び負電流源１２が設けられており、これらの電流源１１，１２には、スイッチング素子Ｑ１のゲート信号によって切り替わるスイッチ１３の切替端子が接続される。スイッチ１３の共通端子の電圧は遅延時間設定電圧Ｖｔｄとしてコンパレータ１４の非反転入力端子に入力され、コンパレータ１４の反転入力端子にはしきい値電圧Ｖｔｈが入力されている。
コンパレータ１４の非反転入力端子は、遅延時間設定端子１５ｂを介して補償回路２０に接続され、コンパレータ１４の出力端子は、キャンセル信号端子１５ａを介して補償回路２０に接続されている。
【００２９】
補償回路２０において、キャンセル信号端子１５ａと補償コンデンサＣｐの一端との間には、補償コンデンサＣｐの充電用抵抗Ｒ１とダイオードＤ１１との直列回路と、補償コンデンサＣｐの放電用抵抗Ｒ２とダイオードＤ１２との直列回路とが、互いに並列に接続されている。ダイオードＤ１１，Ｄ１２は互いに逆向きになっており、補償コンデンサＣｐの他端はフレームアースされている。上記の各部品により、キャンセル電圧設定部２０Ａが構成される。
また、遅延時間設定端子１５ｂは抵抗Ｒ３とダイオードＤ１３との並列回路を介して、遅延時間設定コンデンサＣｔの一端に接続され、このコンデンサＣｔの他端は制御ＧＮＤとして接地されており、これらの各部品によって遅延時間設定部２０Ｂが構成されている。
【００３０】
なお、図１では、後述する補償電流Ｉｃの経路を説明するために、補償回路２０内の補償コンデンサＣｐの接地をフレームアースにより表してあるが、図３に示した補償コンデンサＣｐのフレームアースは接地コンデンサＣｅを介して図１の交流入力端子１０２に接続され、交流入力端子１０２は直接あるいはフィルタコンデンサＣｆ，Ｃｏを介して出力端子２０２すなわち制御ＧＮＤに接続されている。接地コンデンサＣｅ，フィルタコンデンサＣｆ，Ｃｏは補償コンデンサＣｐよりも容量値が十分大きいので、高周波電流である漏洩電流や補償電流を考える上では、フレームアースは制御ＧＮＤと同電位と考えて差し支えない。
【００３１】
次に、図４は、スイッチング素子Ｑ１のゲート信号と、スイッチング素子Ｑ１のターンオン時及びターンオフ時の遅延時間ｔｄ１，ｔｄ２のみを考慮したキャンセル電圧Ｖｎｃ’と、更にターンオン時及びターンオフ時の電圧Ｖｓｗの傾きであるｄｖｒ／ｄｔ，ｄｖｆ／ｄｔを考慮したキャンセル電圧Ｖｎｃを示す波形図である。図示されていないが、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｓｗはゲート信号に対して論理が反転している。
前述したように、ゲート信号とスイッチング素子Ｑ１のオン・オフ動作（言い換えれば、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｓｗの変化）との間にはタイムラグがあるため、制御ＩＣ１０は、図４の中段に示すように、ゲート信号に対して遅延時間ｔｄ１，ｔｄ２を持つキャンセル電圧Ｖｎｃ’を発生させれば良いことになる。
【００３２】
しかし、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｓｗは瞬時に立ち上りまたは立ち下がるわけではなく、所定の立ち上りの傾きｄｖｒ／ｄｔ、及び立ち下りの傾きｄｖｆ／ｄｔをもって変化する。また、これらの傾きｄｖｒ／ｄｔ，ｄｖｆ／ｄｔの大きさ（絶対値）も、一般に同一ではない。
従って、制御ＩＣ１０は、図４の下段に示す如く、遅延時間ｔｄ１，ｔｄ２及び傾きｄｖｒ／ｄｔ，ｄｖｆ／ｄｔが実際のドレイン−ソース間電圧Ｖｓｗに適合するような逆極性のキャンセル電圧Ｖｎｃを生成することにより、電圧Ｖｓｗによる漏洩電流を打ち消すことができる。
ここで、上記の遅延時間ｔｄ１，ｔｄ２は、図３の補償回路２０内の遅延時間設定部２０Ｂによって設定可能であり、また、上記の傾きｄｖｒ／ｄｔ，ｄｖｆ／ｄｔは、補償回路２０内のキャンセル電圧設定部２０Ａによって設定可能である。
【００３３】
次に、遅延時間ｔｄ１，ｔｄ２の設定方法について説明する。
まず、図５に示すように、スイッチング素子Ｑ１をオンさせるためにゲート信号が「Ｈｉｇｈ」レベルの時には、図３のスイッチ１３が正電流源１１側に接続され、補償回路２０内の遅延時間設定コンデンサＣｔがダイオードＤ１３を介して充電される。この時、抵抗Ｒ３はダイオードＤ１３によって短絡されている。
【００３４】
遅延時間設定コンデンサＣｔの電圧は、遅延時間設定電圧Ｖｔｄとしてコンパレータ１４の非反転入力端子に加わっており、この電圧Ｖｔｄがしきい値電圧Ｖｔｈを超えるとコンパレータ１４の出力が「Ｈｉｇｈ」レベルになるため、補償回路２０内の抵抗Ｒ１とダイオードＤ１１とを介して補償コンデンサＣｐの充電が開始される。
従って、図５に示すように、ゲート信号が「Ｈｉｇｈ」レベルになってから遅延時間設定電圧Ｖｔｄがしきい値電圧Ｖｔｈを超えるまでの時間を、スイッチング素子Ｑ１のターンオン時の遅延時間（図４のゲート信号の立ち上がりに対するキャンセル電圧Ｖｎｃの遅延時間）ｔｄ１として設定することができ、この遅延時間ｔｄ１は遅延時間設定コンデンサＣｔの容量によって調整可能である。
【００３５】
また、スイッチング素子Ｑ１をオフするためにゲート信号が「Ｌｏｗ」レベルの時には、スイッチ１３が負電流源１２側に接続され、補償回路２０内の遅延時間設定コンデンサＣｔが抵抗Ｒ３を介して放電する。この放電時には、抵抗Ｒ３による電圧降下分だけ遅延時間設定電圧Ｖｔｄが低下するので、電圧Ｖｔｄがしきい値電圧Ｖｔｈまで低下するのに要する時間ｔｄ２は、ターンオン時のｔｄ１より短くなる（ｔｄ２＜ｔｄ１）。
上記のように、ゲート信号が「Ｌｏｗ」レベルになってから遅延時間設定電圧Ｖｔｄがしきい値電圧Ｖｔｈに低下するまでの時間を、スイッチング素子Ｑ１のターンオフ時の遅延時間（図４のゲート信号の立ち下がりに対するキャンセル電圧Ｖｎｃの遅延時間）ｔｄ２として設定することができ、この遅延時間ｔｄ２は遅延時間設定コンデンサＣｔの容量と抵抗Ｒ３の抵抗値とによって調整可能である。
なお、スイッチング素子Ｑ１の特性上、ｔｄ２＞ｔｄ１となる場合には、ダイオードＤ１３の向きを逆向きにすれば良い。
【００３６】
次に、キャンセル電圧Ｖｎｃの傾きｄｖｒ／ｄｔ，ｄｖｆ／ｄｔは、補償コンデンサＣｐの充電電流すなわち補償電流Ｉｃのピークによって決まるため、図３の抵抗Ｒ１，Ｒ２の抵抗値や補償コンデンサＣｐの容量を変化させて調整すれば良い。
なお、傾きｄｖｒ／ｄｔ，ｄｖｆ／ｄｔが十分に大きい場合には、抵抗Ｒ１，Ｒ２、及びダイオードＤ１１，Ｄ１２を省略することができる。
【００３７】
ここで、図１に示した漏洩電流Ｉｓと、キャンセル電圧Ｖｎｃによって流れる補償電流Ｉｃとは、数式３，数式４により表すことができる。これらの数式におけるＶｓｗ，Ｖｎｃ，Ｉｓ，Ｉｃの関係を、図６に示す。
［数式３］
Ｉｓ＝Ｃｓ・ｄＶｓｗ／ｄｔ
［数式４］
Ｉｃ＝Ｃｐ・ｄＶｎｃ／ｄｔ
【００３８】
例えば、ＰＦＣ回路等の一般的な動作では、電圧Ｖｓｗの振幅は一定値のＥｄである。一方、キャンセル電圧Ｖｎｃも、制御ＩＣ１０内の制御電源等、一定の電圧から切り出すものとすれば、その振幅は一定となる。
また、寄生キャパシタンスＣｓは、回路や装置の機械的構造がいったん定まれば、温度や負荷等の変化や経年変化があってもほとんど変わらない。
従って、以下に示す数式５が成り立つように補償コンデンサＣｐの容量を設定すれば、数式４のＩｃは、数式３のＩｓと振幅が等しく逆極性となる。すなわち、補償電流Ｉｃによって漏洩電流Ｉｓを打ち消すことができる。
［数式５］
Ｃｓ：Ｃｐ＝Ｖｎｃ：Ｅｄ
【００３９】
以上のように、この実施形態では、補償回路２０を外付け部品として回路本体とは別個に形成している。このため、ユーザは、回路本体のスイッチング素子Ｑ１の仕様（動作遅延時間や動作周波数、電流・電圧等）や負荷に応じて適切なキャンセル電圧Ｖｎｃ、補償電流Ｉｃを生成するように、各コンデンサＣｔ，Ｃｐの容量値や抵抗Ｒ１〜Ｒ３の抵抗値を選定した補償回路２０を外付け部品として予め用意することができる。
これにより、外付け部品を交換するだけで所望の仕様の電力変換回路を構成することができ、汎用性、経済性を高めることができる。
【００４０】
なお、上述した実施形態では、スイッチング素子Ｑ１としてＭＯＳＦＥＴを用いた場合を説明したが、本発明は、駆動信号（ゲート信号やベース信号）が与えられてオン・オフ動作するＩＧＢＴやパワートランジスタ等を含む各種の半導体スイッチング素子を備えた電力変換回路に適用可能である。
【符号の説明】
【００４１】
１０：制御ＩＣ
１１：正電流源
１２：負電流源
１３：スイッチ
１４：コンパレータ
１５ａ：キャンセル信号端子
１５ｂ：遅延時間設定端子
２０：補償回路
２０Ａ：キャンセル電圧設定部
２０Ｂ：遅延時間設定部
１０１，１０２：交流入力端子
２０１，２０２：直流出力端子
Ｃｆ，Ｃｏ：フィルタコンデンサ
Ｃｅ：接地コンデンサ
Ｃｓ：寄生キャパシタンス
Ｄ１〜Ｄ５，Ｄ１１〜Ｄ１３：ダイオード
Ｌ：リアクトル
Ｃｐ：補償コンデンサ
Ｃｔ：遅延時間設定コンデンサ
Ｒ１〜Ｒ３：抵抗
Ｑ１：半導体スイッチング素子
【図１】
2019205218.tif 000003
【図２】
2019205218.tif 000004
【図３】
2019205218.tif 000005
【図４】
2019205218.tif 000006
【図５】
2019205218.tif 000007
【図６】
2019205218.tif 000008
【図７】
2019205218.tif 000009
【図８】
2019205218.tif 000010
【図９】
2019205218.tif 000011