(57)【要約】【課題】本発明は、電力変換装置に入力される電力の力率を改善すると共に、電力変換装置における電力損失を抑制することを目的とする。【解決手段】電力変換装置は、入力電力の力率を調整するＵＶ相スイッチング回路１２と、ＵＶ相スイッチング回路１２にトランスＴによって結合され、ＵＶ相スイッチング回路１２からトランスＴを介して入力された電力を調整するＷＸ相スイッチング回路１６とを備えている。制御部２２は、ＵＶ相スイッチング回路１２からＷＸ相スイッチング回路１６に伝送する電力に応じて、ＵＶ相スイッチング回路１２およびＷＸ相スイッチング回路１６をタイミングをずらして同一のスイッチング周波数でスイッチングする。制御部２２は、ＵＶ相スイッチング回路１２のデューティ比に応じてＷＸ相スイッチング回路１６のデューティ比を補正する。これによって、ＷＸ相スイッチング回路１６が出力する電力に寄与しない循環電流が抑制される。【選択図】図１
2019058030.tif 000002
【特許請求の範囲】
【請求項１】
入力電力の力率をスイッチングによって調整する第１スイッチング回路と、
前記第１スイッチング回路に磁気結合回路によって結合され、前記第１スイッチング回路から前記磁気結合回路を介して入力された電力をスイッチングによって調整する第２スイッチング回路と、
前記第１スイッチング回路から前記第２スイッチング回路に伝送する電力に応じて、前記第１スイッチング回路および前記第２スイッチング回路をタイミングをずらして同一のスイッチング周波数でスイッチングする制御部と、を備え、
前記制御部は、
前記第１スイッチング回路のデューティ比に応じた補正値によって前記第２スイッチング回路のデューティ比を補正して、前記第２スイッチング回路を流れる循環電流であって前記第２スイッチング回路が出力する電力に寄与しない循環電流を抑制することを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記補正値は、前記第２スイッチング回路が備える各スイッチング素子がオフになるデッドタイムに応じて定められることを特徴とする電力変換装置。
【請求項３】
請求項１または請求項２に記載の電力変換装置において、
前記制御部は、前記第１スイッチング回路のデューティ比に応じて、前記第２スイッチング回路のデューティ比を増加または減少させる値を前記補正値として求めることを特徴とする電力変換装置。
【請求項４】
入力電力の力率をスイッチングによって調整する第１スイッチング回路と、
前記第１スイッチング回路に磁気結合回路によって結合され、前記磁気結合回路から入力された電力をスイッチングによって調整する第２スイッチング回路と、
前記第１スイッチング回路から前記第２スイッチング回路に伝送する電力に応じて、前記第１スイッチング回路および前記第２スイッチング回路をタイミングをずらして同一スイッチング周波数でスイッチングする制御部と、を備え、
前記制御部は、
前記第２スイッチング回路から負荷回路に出力される負荷電力に応じて、前記第１スイッチング回路および前記第２スイッチング回路のデューティ比の上限値および下限値を定め、前記上限値および前記下限値によって定まる数値範囲内で、前記デューティ比を調整することを特徴とする電力変換装置。
【請求項５】
請求項４に記載の電力変換装置において、
前記制御部は、
前記負荷電力が大きい程、前記上限値を小さくし、または、前記下限値を大きくすることを特徴とする電力変換装置。
【請求項６】
請求項１から請求項５のいずれか１項に記載の電力変換装置において、
前記第１スイッチング回路は、
並列接続された２つの第１ハーフブリッジであって、直列接続された２つのスイッチング素子をそれぞれが含む、２つの第１ハーフブリッジと、
並列接続された２つの前記第１ハーフブリッジに並列に接続され、直流電力を蓄積するバッファコンデンサと、
前記１次巻線の中途接続点に一端が接続された交流電力源の他端が接続され、前記交流電力源から出力される交流電力を、前記第１スイッチング回路のスイッチングによって整流して前記バッファコンデンサを充電する整流部と、を有し、
前記第２スイッチング回路は、
並列接続された２つの第２ハーフブリッジであって、直列接続された２つのスイッチング素子をそれぞれが含む、２つの第２ハーフブリッジと、
並列接続された２つの前記第２ハーフブリッジに並列に接続され、直流電力を蓄積する出力コンデンサと、を有し、
前記電力変換装置は、
一方の前記第１ハーフブリッジが備える２つのスイッチング素子の接続点、および、他方の前記第１ハーフブリッジが備える２つのスイッチング素子の接続点の間に接続された１次巻線と、
一方の前記第２ハーフブリッジが備える２つのスイッチング素子の接続点、および、他方の前記第２ハーフブリッジが備える２つのスイッチング素子の接続点の間に接続された２次巻線と、を備え、
前記１次巻線および前記２次巻線は磁気的に結合し、前記磁気結合回路を形成することを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、特に、電力変換装置が備えるスイッチング回路の制御に関する。
【背景技術】
【０００２】
ハイブリッド自動車や電気自動車等の電動車両が広く用いられている。電動車両には、駆動用モータに電力を供給するためのバッテリが搭載されている。ハイブリッド自動車では、エンジンの駆動力や回生制動によって発電した電力によってバッテリが充電される。また、プラグイン機能のある電動車両では、商用電源から供給される電力によってバッテリが充電される。バッテリを充電するため、電動車両には電力変換装置が搭載されている。電力変換装置は、バッテリ充電のために入力された電圧を適切な電圧に変換してバッテリに印加する。
【０００３】
以下の特許文献１および２には、２つのスイッチング回路を各回路に接続された巻線によって磁気的に結合させ、２つのスイッチング回路の間で電力を伝送させる電力変換装置が示されている。特許文献３には、第１および第２の昇圧コンバータのパルス幅変調による力率改善を行いつつ、第１および第２の昇圧コンバータの周波数を調整することにより出力電圧を制御する電力変換装置が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１１−１９３７１３号公報
【特許文献２】特開２０１７−４６５３３号公報
【特許文献３】特開２０１０−１８３７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
プラグイン機能のある電動車両については、特許文献３に記載されているような回路を用いて、入力電力の力率を調整する技術が提案されている。このようなプラグイン式の電動車両では、ユーザが触れる側の回路とバッテリ側の回路とを絶縁するため、トランスで結合された２つのスイッチング回路を備える電力変換装置が用いられる。トランスを用いた電力変換装置では、トランスの１次巻線に接続される回路の動作と、トランスの２次巻線に接続される回路の動作によっては、電力伝送に寄与しない電流がトランスに流れ、電力損失が大きくなることがある。そこで、特許文献２に示されているように、各スイッチング回路のスイッチングタイミングを工夫して、電力損失を低減する技術が提案されている。
【０００６】
しかし、電力損失の低減を目的とした特許文献２に記載されているような回路と、力率改善を目的とした特許文献３に記載されているような回路とを組み合わせることは、これらの回路の構成や制御方法が異なるため困難である。
【０００７】
本発明は、電力変換装置に入力される電力の力率を調整すると共に、電力変換装置における電力損失を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、入力電力の力率をスイッチングによって調整する第１スイッチング回路と、前記第１スイッチング回路に磁気結合回路によって結合され、前記第１スイッチング回路から前記磁気結合回路を介して入力された電力をスイッチングによって調整する第２スイッチング回路と、前記第１スイッチング回路から前記第２スイッチング回路に伝送する電力に応じて、前記第１スイッチング回路および前記第２スイッチング回路をタイミングをずらして同一のスイッチング周波数でスイッチングする制御部と、を備え、前記制御部は、前記第１スイッチング回路のデューティ比に応じた補正値によって前記第２スイッチング回路のデューティ比を補正して、前記第２スイッチング回路を流れる循環電流であって前記第２スイッチング回路が出力する電力に寄与しない循環電流を抑制することを特徴とする。
【０００９】
望ましくは、前記補正値は、前記第２スイッチング回路が備える各スイッチング素子がオフになるデッドタイムに応じて定められる。
【００１０】
望ましくは、前記制御部は、前記第１スイッチング回路のデューティ比に応じて、前記第２スイッチング回路のデューティ比を増加または減少させる値を前記補正値として求める。
【００１１】
望ましくは、入力電力の力率をスイッチングによって調整する第１スイッチング回路と、前記第１スイッチング回路に磁気結合回路によって結合され、前記磁気結合回路から入力された電力をスイッチングによって調整する第２スイッチング回路と、前記第１スイッチング回路から前記第２スイッチング回路に伝送する電力に応じて、前記第１スイッチング回路および前記第２スイッチング回路をタイミングをずらして同一スイッチング周波数でスイッチングする制御部と、を備え、前記制御部は、前記第２スイッチング回路から負荷回路に出力される負荷電力に応じて、前記第１スイッチング回路および前記第２スイッチング回路のデューティ比の上限値および下限値を定め、前記上限値および前記下限値によって定まる数値範囲内で、前記デューティ比を調整する。
【００１２】
望ましくは、前記制御部は、前記負荷電力が大きい程、前記上限値を小さくし、または、前記下限値を大きくする。
【００１３】
望ましくは、前記第１スイッチング回路は、並列接続された２つの第１ハーフブリッジであって、直列接続された２つのスイッチング素子をそれぞれが含む、２つの第１ハーフブリッジと、並列接続された２つの前記第１ハーフブリッジに並列に接続され、直流電力を蓄積するバッファコンデンサと、前記１次巻線の中途接続点に一端が接続された交流電力源の他端が接続され、前記交流電力源から出力される交流電力を、前記第１スイッチング回路のスイッチングによって整流して前記バッファコンデンサを充電する整流部と、を有し、前記第２スイッチング回路は、並列接続された２つの第２ハーフブリッジであって、直列接続された２つのスイッチング素子をそれぞれが含む、２つの第２ハーフブリッジと、並列接続された２つの前記第２ハーフブリッジに並列に接続され、直流電力を蓄積する出力コンデンサと、を有し、前記電力変換装置は、一方の前記第１ハーフブリッジが備える２つのスイッチング素子の接続点、および、他方の前記第１ハーフブリッジが備える２つのスイッチング素子の接続点の間に接続された１次巻線と、  一方の前記第２ハーフブリッジが備える２つのスイッチング素子の接続点、および、他方の前記第２ハーフブリッジが備える２つのスイッチング素子の接続点の間に接続された２次巻線と、を備え、前記１次巻線および前記２次巻線は磁気的に結合し、前記磁気結合回路を形成する。
【発明の効果】
【００１４】
本発明によれば、電力変換装置に入力される電力の力率を調整すると共に、電力変換装置における電力損失を抑制することができる。
【図面の簡単な説明】
【００１５】
【図１】車両搭載用の電力変換装置の構成を示す図である。
【図２】制御信号Ｃｎ１〜Ｃｎ８の時間波形を示す図である。
【図３】１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘおよび２次巻線電流ｉｄの時間波形を示す図である。
【図４】制御部の構成例を示す図である。
【図５】入力交流電圧Ｖａｃ、ＵＶ相デューティ比目標値α０＊、および補正項δ＝２π・ｔｄ・ｆｓｗ・ＰＬの時間波形を示す図である。
【図６】１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘおよび２次巻線電流ｉｄの時間波形を示す図である。
【図７】１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘおよび２次巻線電流ｉｄの時間波形を示す図である。
【図８】制御部の構成例を示す図である。
【図９】出力電力Ｐｏｕｔ、ＵＶ相デューティ比目標値α０＊および位相差φの時間波形を示す図である。
【図１０】出力電力Ｐｏｕｔ、ＵＶ相デューティ比目標値α０＊および位相差φの時間波形を示す図である。
【発明を実施するための形態】
【００１６】
図１には、本発明の実施形態に係る車両搭載用の電力変換装置の構成が示されている。電力変換装置は、力率改善回路１０、電圧コンバータ回路１４および制御部２２を備えている。力率改善回路１０には交流電圧源１８が接続されている。交流電圧源１８は、例えば、商用電源であり、電力変換装置の搭載先の車両がプラグイン機能を有する場合には、ＡＣアウトレットが交流電圧源１８となる。電圧コンバータ回路１４には負荷回路２０が接続されている。負荷回路２０は、例えば、車両搭載用バッテリを充電するための充電回路である。制御部２２は、力率改善回路１０および電圧コンバータ回路１４が備える各スイッチング素子をオンオフ制御する。
【００１７】
力率改善回路１０は、交流電圧源１８から流入する電流の時間波形をスイッチングによって調整し、交流電圧源１８から電力変換装置側を見た力率を改善する。力率改善回路１０および電圧コンバータ回路１４はトランスＴによって結合されており、交流電圧源１８から出力された電力は、力率改善回路１０から電圧コンバータ回路１４に伝送される。電圧コンバータ回路１４は、トランスＴの２次巻線Ｔ２から得られる交流電圧を直流電圧に変換し、適切な大きさの直流電圧を負荷回路２０に出力する。力率改善回路１０および電圧コンバータ回路１４によれば、交流電圧源１８から負荷回路２０に効率的に電力が供給される。
【００１８】
力率改善回路１０の構成について説明する。力率改善回路１０は、フィルタコンデンサＣｉｎ、１次巻線Ｔ１、およびＵＶ相スイッチング回路１２を備えている。
【００１９】
ＵＶ相スイッチング回路１２は、スイッチング素子Ｓ１およびＳ２によって構成されるハーフブリッジＵ、スイッチング素子Ｓ３およびＳ４によって構成されるハーフブリッジＶ、ダイオードＤ１、ダイオードＤ２、ならびにバッファコンデンサＣｂｕｆを備えている。ハーフブリッジＵは、スイッチング素子Ｓ１の一端と、スイッチング素子Ｓ２の一端とを接続したものである。スイッチング素子Ｓ１の両端には、スイッチング素子Ｓ２との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ２の両端には、スイッチング素子Ｓ１との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ１およびＳ２としては、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。この場合、スイッチング素子Ｓ１としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ２としてのＩＧＢＴのコレクタとが接続される。
【００２０】
同様に、ハーフブリッジＶは、スイッチング素子Ｓ３の一端と、スイッチング素子Ｓ４の一端とを接続したものである。スイッチング素子Ｓ３の両端には、スイッチング素子Ｓ４との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ４の両端には、スイッチング素子Ｓ３との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ３およびＳ４としては、例えば、ＩＧＢＴが用いられる。この場合、スイッチング素子Ｓ３としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ４としてのＩＧＢＴのコレクタとが接続される。
【００２１】
スイッチング素子Ｓ１およびＳ２の接続点と、スイッチング素子Ｓ３およびＳ４の接続点との間には、１次巻線Ｔ１が接続されている。１次巻線Ｔ１のセンタータップｍ（中途接続点）は、電源入力端子２４−１に接続されている。
【００２２】
なお、１次巻線Ｔ１の一端とスイッチング素子Ｓ１およびＳ２の接続点との間に第１のリアクトルが接続され、１次巻線Ｔ１の他端とスイッチング素子Ｓ３およびＳ４の接続点との間に第２のリアクトルが接続されてもよい。この場合、第１のリアクトルと第２のリアクトルは磁気的に結合してもよい。また、電源入力端子２４−１とセンタータップｍとの間にもリアクトルが接続されてもよい。
【００２３】
ハーフブリッジＵおよびＶは並列接続され、フルブリッジを構成している。すなわち、スイッチング素子Ｓ１のスイッチング素子Ｓ２側とは反対側の端子（図の上側の端子）と、スイッチング素子Ｓ３のスイッチング素子Ｓ４側とは反対側の端子（図の上側の端子）とが接続されている。また、スイッチング素子Ｓ２のスイッチング素子Ｓ１側とは反対側の端子（図の下側の端子）と、スイッチング素子Ｓ４のスイッチング素子Ｓ３側とは反対側の端子（図の下側の端子）とが接続されている。
【００２４】
ダイオードＤ１のアノードはダイオードＤ２のカソードに接続されている。ダイオードＤ１のカソードは、ハーフブリッジＵおよびＶの上側の端子に接続され、ダイオードＤ２のアノードは、ハーフブリッジＵおよびＶの下側の端子に接続されている。ダイオードＤ１およびＤ２の接続点は、電源入力端子２４−２に接続されている。
【００２５】
スイッチング素子Ｓ１、スイッチング素子Ｓ３、およびダイオードＤ１の接続点と、スイッチング素子Ｓ２、スイッチング素子Ｓ４、およびダイオードＤ２の接続点との間には、バッファコンデンサＣｂｕｆが接続されている。
【００２６】
１次巻線Ｔ１は、電圧コンバータ回路１４が備える２次巻線Ｔ２に磁気的に結合し、１次巻線Ｔ１および２次巻線Ｔ２は、トランスＴを構成している。
【００２７】
電源入力端子２４−１と電源入力端子２４−２との間には、フィルタコンデンサＣｉｎが接続されている。また、電源入力端子２４−１と電源入力端子２４−２との間には交流電圧源１８が接続されている。交流電圧源１８が商用電源である場合には、電源入力端子２４−１および２４−２には、ケーブルを介して電源用プラグが接続され、その電源用プラグがＡＣアウトレットに差し込まれる。
【００２８】
力率改善回路１０の動作について説明する。交流電圧源１８は電源入力端子２４−１および２４−２に、正弦波電圧である入力交流電圧Ｖａｃを出力する。フィルタコンデンサＣｉｎは、力率改善回路１０で発生し、交流電圧源１８側に流出する高周波電流を抑制する。
【００２９】
制御部２２は、制御信号Ｃｎ１〜Ｃｎ４をそれぞれスイッチング素子Ｓ１〜Ｓ４に出力し、スイッチング素子Ｓ１〜Ｓ４をオンオフ制御する。制御信号Ｃｎｉがハイであるときは、スイッチング素子Ｓｉはオンとなり、制御信号Ｃｎｉがローであるときは、スイッチング素子Ｓｉはオフとなる。ただし、ｉは１〜４のうちいずれかの整数である。デッドタイムを除く時間帯で、制御信号Ｃｎ２は制御信号Ｃｎ１に対してハイおよびローを反転した値となり、制御信号Ｃｎ４は制御信号Ｃｎ３に対してハイおよびローを反転した値となる。デッドタイムでは、制御信号Ｃｎ１およびＣｎ２は共にローとなり、制御信号Ｃｎ３およびＣｎ４は共にローとなる。また、制御信号Ｃｎ３およびＣｎ４は、それぞれ、制御信号Ｃｎ１およびＣｎ２に対して位相が１８０°遅れている。
【００３０】
これによって、スイッチング素子Ｓ１およびスイッチング素子Ｓ２は、交互にオンオフする。すなわち、スイッチング素子Ｓ１がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ２がオフからオンになり、スイッチング素子Ｓ２がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ１がオフからオンになる。同様に、スイッチング素子Ｓ３およびスイッチング素子Ｓ４は交互にオンオフする。すなわち、スイッチング素子Ｓ３がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ４がオフからオンになり、スイッチング素子Ｓ４がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ３がオフからオンになる。このように、デッドタイムが設けられていることで、各ハーフブリッジを構成する２つのスイッチング素子が同時にオンにならず、バッファコンデンサＣｂｕｆの両端が短絡されてしまうことが回避される。
【００３１】
スイッチング素子Ｓ１およびＳ２のオンオフの位相に対し、スイッチング素子Ｓ３およびＳ４のオンオフの位相は１８０°遅れている。
【００３２】
制御部２２は、バッファコンデンサＣｂｕｆの端子間電圧とその目標値との差異、交流電圧源１８が出力する入力交流電圧Ｖａｃ、および、電源入力端子２４−１とセンタータップｍとを結ぶ経路に流れる入力電流ｉＬに応じて、制御信号Ｃｎ１〜Ｃｎ４のデューティ比（時比率）を変化させる。これによって、電源入力端子２４−１および２４−２に流れる電流の時間波形を入力交流電圧Ｖａｃの時間波形に近似させ、または一致させると共に、電源入力端子２４−１および２４−２に流れる電流の位相を入力交流電圧Ｖａｃの位相に近似させ、または一致させる。
【００３３】
また、制御信号Ｃｎ１〜Ｃｎ４に従ってスイッチングＳ１〜Ｓ４がオンオフ制御されることで、スイッチング素子Ｓ１〜Ｓ４、ダイオードＤ１およびＤ２が整流回路として動作し、１次巻線Ｔ１の端子間電圧Ｖｕｖが整流されてバッファコンデンサＣｂｕｆに印加される。これによって、入力交流電圧Ｖａｃに基づいて、バッファコンデンサＣｂｕｆが充電される。
【００３４】
このように、力率改善回路１０の動作状態は、制御信号Ｃｎ１〜Ｃｎ４のそれぞれによって表される。デューティ比の代表値としてのＵＶ相デューティ比は、制御信号Ｃｎ１がオンになる時間とデッドタイムとを加算した時間を、制御信号Ｃｎ１の周期で除した値として定義される。
【００３５】
制御信号Ｃｎ１〜Ｃｎ４の周期は、入力交流電圧Ｖａｃの周期よりも十分短い。電源入力端子２４−１および２４−２に流れる電流の時間波形は、スイッチング素子Ｓ１〜Ｓ４のスイッチングによって整形され、力率改善動作が実行される。
【００３６】
電圧コンバータ回路１４の構成について説明する。電圧コンバータ回路１４は、２次巻線Ｔ２およびＷＸ相スイッチング回路１６を備えている。
【００３７】
ＷＸ相スイッチング回路１６は、スイッチング素子Ｓ５およびＳ６によって構成されるハーフブリッジＷ、スイッチング素子Ｓ７およびＳ８によって構成されるハーフブリッジＸ、および出力コンデンサＣｏｕｔを備えている。ハーフブリッジＷは、スイッチング素子Ｓ５の一端と、スイッチング素子Ｓ６の一端とを接続したものである。スイッチング素子Ｓ５の両端には、スイッチング素子Ｓ６との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ６の両端には、スイッチング素子Ｓ５との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ５およびＳ６としては、例えば、ＩＧＢＴが用いられる。この場合、スイッチング素子Ｓ５としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ６としてのＩＧＢＴのコレクタとが接続される。
【００３８】
同様に、ハーフブリッジＸは、スイッチング素子Ｓ７の一端と、スイッチング素子Ｓ８の一端とを接続したものである。スイッチング素子Ｓ７の両端には、スイッチング素子Ｓ８との接続点の側をアノードとしてダイオードが接続されている。スイッチング素子Ｓ８の両端には、スイッチング素子Ｓ７との接続点の側をカソードとしてダイオードが接続されている。スイッチング素子Ｓ７およびＳ８としては、例えば、ＩＧＢＴが用いられる。この場合、スイッチング素子Ｓ７としてのＩＧＢＴのエミッタと、スイッチング素子Ｓ８としてのＩＧＢＴのコレクタとが接続される。
【００３９】
スイッチング素子Ｓ５およびＳ６の接続点と、スイッチング素子Ｓ７およびＳ８の接続点との間には２次巻線Ｔ２が接続されている。
【００４０】
ハーフブリッジＷおよびＸは並列接続され、出力フルブリッジを構成している。すなわち、スイッチング素子Ｓ５の上側の端子とスイッチング素子Ｓ６の上側の端子とが接続され、スイッチング素子Ｓ７の下側の端子とスイッチング素子Ｓ８の下側の端子とが接続されている。ハーフブリッジＷおよびＸの上側の端子と、ハーフブリッジＷおよびＸの下側の端子との間には、出力コンデンサＣｏｕｔが接続されている。また、ハーフブリッジＷおよびＸの上側の端子には正極負荷端子２６Ｐが接続され、ハーフブリッジＷおよびＸの下側の端子には負極負荷端子２６Ｎが接続されている。さらに、正極負荷端子２６Ｐと負極負荷端子２６Ｎとの間には負荷回路２０が接続されている。
【００４１】
電圧コンバータ回路１４の動作について説明する。力率改善回路１０の１次巻線Ｔ１に印加された電圧に応じて２次巻線Ｔ２に電圧が発生し、２次巻線Ｔ２に発生した電圧がスイッチング素子Ｓ５およびＳ６の接続点と、スイッチング素子Ｓ７およびＳ８の接続点との間に印加される。
【００４２】
制御部２２は、制御信号Ｃｎ５〜Ｃｎ８をそれぞれスイッチング素子Ｓ５〜Ｓ８に出力し、スイッチング素子Ｓ５〜Ｓ８をオンオフ制御する。制御信号Ｃｎｉがハイであるときは、スイッチング素子Ｓｉはオンとなり、制御信号Ｃｎｉがローであるときは、スイッチング素子Ｓｉはオフとなる。ただし、ｉは５〜８のうちいずれかの整数である。デッドタイムを除く時間帯で、制御信号Ｃｎ６は制御信号Ｃｎ５に対してハイおよびローを反転させた値となり、制御信号Ｃｎ８は制御信号Ｃｎ７に対してハイおよびローを反転させた値となる。また、制御信号Ｃｎ７およびＣｎ８は、それぞれ、制御信号Ｃｎ５およびＣｎ６に対して位相が１８０°遅れている。
【００４３】
これによってスイッチング素子Ｓ５およびＳ６は交互にオンオフする。すなわち、スイッチング素子Ｓ５がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ６がオフからオンになり、スイッチング素子Ｓ６がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ５がオフからオンになる。同様に、スイッチング素子Ｓ７およびＳ８は交互にオンオフする。すなわち、スイッチング素子Ｓ７がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ８がオフからオンになり、スイッチング素子Ｓ８がオンからオフになってからデッドタイムが経過した時にスイッチング素子Ｓ７がオフからオンになる。このように、デッドタイムが設けられていることで、各ハーフブリッジを構成する２つのスイッチング素子が同時にオンにならず、出力コンデンサＣｏｕｔの両端が短絡されてしまうことが回避される。
【００４４】
スイッチング素子Ｓ５およびＳ６のオンオフの位相に対し、スイッチング素子Ｓ７およびＳ８のオンオフの位相は１８０°遅れている。
【００４５】
このように、電圧コンバータ回路１４の動作状態は、制御信号Ｃｎ５〜Ｃｎ８のそれぞれによって表される。デューティ比の代表値としてのＷＸ相デューティ比は、制御信号Ｃｎ５がオンになる時間とデッドタイムとを加算した時間を、制御信号Ｃｎ５の周期で除した値として定義される。制御部２２は、電圧コンバータ回路１４のＷＸ相デューティ比を、力率改善回路１０のＵＶ相デューティ比に一致させる。
【００４６】
制御部２２は、出力コンデンサＣｏｕｔの端子間電圧とその目標値との差異に応じて、ＷＸ相スイッチング回路１６をスイッチングする位相を、ＵＶ相スイッチング回路１２に対して遅らせる。ＷＸ相スイッチング回路１６をスイッチングする位相が、ＵＶ相スイッチング回路１２をスイッチングする位相に対して遅れることで、ＵＶ相スイッチング回路１２からＷＸ相スイッチング回路１６にトランスＴを介して電力が伝送される。
【００４７】
このように、電力変換装置は、交流電圧源１８からの入力電力の力率をスイッチングによって調整する第１スイッチング回路としてのＵＶ相スイッチング回路１２と、ＵＶ相スイッチング回路１２に磁気結合回路としてのトランスＴによって結合され、ＵＶ相スイッチング回路１２からトランスＴを介して入力された電力をスイッチングによって調整する第２スイッチング回路としてのＷＸ相スイッチング回路１６とを備えている。制御部２２は、ＵＶ相スイッチング回路１２からＷＸ相スイッチング回路１６に伝送する電力に応じて、ＵＶ相スイッチング回路１２およびＷＸ相スイッチング回路１６をタイミングをずらして、すなわち、位相をずらして同一のスイッチング周波数でスイッチングする。
【００４８】
ＵＶ相スイッチング回路１２は、並列接続された２つの第１ハーフブリッジであって、直列接続された２つのスイッチング素子をそれぞれが含む、２つの第１ハーフブリッジとしてハーフブリッジＵおよびＶを備えている。また、ＵＶ相スイッチング回路１２は、並列接続されたハーフブリッジＵおよびＶに並列に接続され直流電力を蓄積するバッファコンデンサＣｂｕｆと、電源入力端子２４−１を介して１次巻線Ｔ１のセンタータップｍに一端が接続された交流電圧源１８の他端が接続され、交流電圧源１８から出力される交流電力を、ＵＶ相スイッチング回路１２のスイッチングによって整流してバッファコンデンサＣｂｕｆを充電する整流部としてのダイオードＤ１およびＤ２を有している。
【００４９】
ＷＸ相スイッチング回路１６は、並列接続された２つの第２ハーフブリッジであって、直列接続された２つのスイッチング素子をそれぞれが含む、２つの第２ハーフブリッジとしてハーフブリッジＷおよびＸを備えている。また、ＷＸ相スイッチング回路１６は、並列接続されたハーフブリッジＷおよびＸに並列に接続され、直流電力を蓄積する出力コンデンサＣｏｕｔとを有している。
【００５０】
１次巻線Ｔ１は、ハーフブリッジＵが備える２つのスイッチング素子Ｓ１およびＳ２の接続点と、ハーフブリッジＶが備える２つのスイッチング素子Ｓ３およびＳ４の接続点との間に接続されている。２次巻線Ｔ２は、ハーフブリッジＷが備える２つのスイッチング素子Ｓ５およびＳ６の接続点と、ハーフブリッジＸが備える２つのスイッチング素子Ｓ７およびＳ８の接続点との間に接続されている。１次巻線Ｔ１および２次巻線Ｔ２は磁気的に結合し、磁気結合回路としてのトランスＴを形成している。
【００５１】
本実施形態に係る電力変換装置では、各ハーフブリッジを構成する２つのスイッチング素子の一方がオンからオフになり、他方がオフからオンになる際にデッドタイムが設けられている。このようなデッドタイムがある場合、後述するように、負荷回路２０に出力される電力に寄与しない循環電流が増加することがある。この循環電流は、２次巻線Ｔ２の両端の電圧Ｖｗｘが０である時間帯に２次巻線Ｔ２に流れる電流であり、ジュール熱の発生等によって損失を増加させる。循環電流を抑制するため、制御部２２は、ＵＶ相デューティ比に補正値を加算した値をＷＸ相デューティ比とし、このＷＸ相デューティ比に従って電圧コンバータ回路１４をスイッチングする。
【００５２】
図２（ａ）および（ｂ）には、制御信号Ｃｎ１〜Ｃｎ４の時間波形が示されている。制御信号Ｃｎ１およびＣｎ２の時間波形は実線で示され、制御信号Ｃｎ３およびＣｎ４の時間波形は破線で示されている。
【００５３】
ハーフブリッジＵに対する制御信号Ｃｎ１およびＣｎ２の周期はＰである。制御信号Ｃｎ１がハイになる時間は、デューティ・オン時間Ｔαからデッドタイムｔｄを減算した時間（Ｔα−ｔｄ）である。ここで、デューティ・オン時間Ｔαは、仮にデッドタイムｔｄを０とした場合に、制御信号Ｃｎ１がハイになる時間である。制御信号Ｃｎ２がハイになる時間は、スイッチング周期Ｐからデューティ・オン時間Ｔαを減算し、さらに、デッドタイムｔｄを減算した時間（Ｐ−Ｔα−ｔｄ）である。
【００５４】
ハーフブリッジＶに対する制御信号Ｃｎ３およびＣｎ４は、それぞれ、制御信号Ｃｎ１およびＣｎ２と同一の時間波形を有し、それぞれ、制御信号Ｃｎ１およびＣｎ２に対して位相が１８０°遅れている。
【００５５】
図２（ｃ）および（ｄ）には、制御信号Ｃｎ５〜Ｃｎ８の時間波形が示されている。制御信号Ｃｎ５およびＣｎ６の時間波形は実線で示され、制御信号Ｃｎ７およびＣｎ８の時間波形は破線で示されている。制御信号Ｃｎ５およびＣｎ６は、それぞれ、制御信号Ｃｎ１およびＣｎ２に対しφだけ位相が遅れている。制御信号Ｃｎ５のデューティ比（ＷＸ相デューティ比）は、制御信号Ｃｎ１のデューティ比（ＵＶ相デューティ比）に補正値を加算した補正デューティ比である。デューティ比の補正によって、制御信号Ｃｎ５のパルス幅は、制御信号Ｃｎ１のパルス幅に時間換算補正値Δαを加算した時間となる。制御信号Ｃｎ６のパルス幅は、制御信号Ｃｎ２のパルス幅に時間換算補正値Δαを加算した時間となる。なお、時間換算補正値Δαは、ラジアンで表されたデューティ比の補正値を時間換算した値である。図２（ｃ）および（ｄ）に示される例では、Δαは負の値であり、制御信号Ｃｎ５のオン時間は制御信号Ｃｎ１のオン時間よりも｜Δα｜だけ短くなっている。また、制御信号Ｃｎ６のオフ時間は、制御信号Ｃｎ２のオフ時間よりも｜Δα｜だけ短くなっている。図２（ｃ）および（ｄ）では、制御信号Ｃｎ５およびＣｎ６の補正前の時間波形が点線で模式的に示されている。
【００５６】
同様に、制御信号Ｃｎ７およびＣｎ８は、それぞれ、制御信号Ｃｎ３およびＣｎ４に対しφだけ位相が遅れている。制御信号Ｃｎ７のデューティ比は、制御信号Ｃｎ３のデューティ比に補正値を加算した補正デューティ比である。デューティ比の補正によって、制御信号Ｃｎ７のパルス幅は、制御信号Ｃｎ３のパルス幅に時間換算補正値Δαを加算した時間となる。また、制御信号Ｃｎ８のパルス幅は、制御信号Ｃｎ４のパルス幅に時間換算補正値Δαを加算した時間となる。図２（ｃ）および（ｄ）に示される例では、Δαは負の値であり、制御信号Ｃｎ７のオン時間は制御信号Ｃｎ３のオン時間よりも｜Δα｜だけ短くなっている。また、制御信号Ｃｎ８のオフ時間は、制御信号Ｃｎ４のオフ時間よりも｜Δα｜だけ短くなっている。図２（ｃ）および（ｄ）では、制御信号Ｃｎ７およびＣｎ８の補正前の時間波形が点線で模式的に示されている。
【００５７】
制御信号Ｃｎ１がハイからローに切り換わる時間と制御信号Ｃｎ２がローからハイに切り換わる時間との間、および、制御信号Ｃｎ２がハイからローに切り換わる時間と制御信号Ｃｎ１がローからハイに切り換わる時間との間のそれぞれには、デッドタイムｔｄが設けられている。制御信号Ｃｎ３および制御信号Ｃｎ４の組、制御信号Ｃｎ５およびＣｎ６の組、ならびに制御信号Ｃｎ７およびＣｎ８の組についても、制御信号Ｃｎ１およびＣｎ２の組と同様にデッドタイムｔｄが設けられている。図２では、各デッドタイムがハッチングによって示されている。
【００５８】
バッファコンデンサＣｂｕｆが一定の電圧Ｖｂに充電されており、出力コンデンサＣｏｕｔが一定の電圧Ｖｄに充電されているものとして、１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘおよび２次巻線電流ｉｄについて説明する。図３（ａ）および（ｂ）には、それぞれ、１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘの時間波形が示されている。また、２次巻線Ｔ２の巻き数に対する１次巻線Ｔ１の巻き数の比として定義される巻線比をＮとし、Ｖｂ＝Ｎ・Ｖｄの関係が成立しているものとする。
【００５９】
スイッチング素子Ｓ１およびＳ４の両者がオンになる時間帯で１次巻線電圧ＶｕｖはＶｂとなり、スイッチング素子Ｓ２およびＳ３の両者がオンになる時間帯で１次巻線電圧は−Ｖｕｖとなる。また、スイッチング素子Ｓ５およびＳ８の両者がオンになる時間帯で２次巻線電圧ＶｗｘはＶｄとなり、スイッチング素子Ｓ６およびＳ７の両者がオンになる時間帯で２次巻線電圧Ｖｗｘは−Ｖｄとなる。その他の時間帯において、１次巻線電圧Ｖｕｖおよび２次巻線電圧Ｖｗｘはいずれも０となる。
【００６０】
１次巻線電圧Ｖｕｖは、・・・・Ｖｂ，０，−Ｖｂ，０，Ｖｂ、・・・・というように、時間経過と共にＶｂ，０，−Ｖｂ，０の順に値の変化を繰り返す。２次巻線電圧Ｖｗｘは、・・・・Ｖｄ，０，−Ｖｄ，０，Ｖｄ、・・・・というように、時間経過と共にＶｄ，０，−Ｖｄ，０の順に値の変化を繰り返す。
【００６１】
２次巻線電圧Ｖｗｘが０からＶｄに立ち上がる時間は、１次巻線電圧Ｖｕｖが０からＶｂに立ち上がる時間に対し、位相換算でφだけ遅れている。図３（ｂ）において破線で示されている時間波形は、ＵＶ相デューティ比に補正値が加算されていないデューティ比に従って電力変換装置が動作した場合の２次巻線電圧Ｖｗｘである。図３（ｂ）において実線で示されている時間波形は、ＵＶ相デューティ比に補正値が加算されたＷＸ相デューティ比に従って電力変換装置が動作した場合の２次巻線電圧Ｖｗｘである。
【００６２】
図３（ｃ）には、２次巻線Ｔ２に流れる電流ｉｄの時間波形が示されている。２次巻線電流ｉｄは、スイッチング素子Ｓ７およびスイッチング素子Ｓ８の接続点から、スイッチング素子Ｓ５およびＳ６の接続点に向かって流れる方向を正とする。
【００６３】
ＵＶデューティ比およびＷＸデューティ比に従って電力変換装置が動作した場合について説明する。時間ｔ１〜ｔ２の間は、１次巻線電圧ＶｕｖがＶｂである一方で、２次巻線電圧Ｖｗｘは０である。これによって２次巻線Ｔ２に誘導電流が流れ２次巻線電流ｉｄが増加する。時間ｔ２〜ｔ３の間は、１次巻線電圧ＶｕｖはＶｂを維持し、２次巻線電圧ＶｗｘはＶｄを維持する。Ｖｂ＝Ｎ・Ｖｄが成立するため、２次巻線電流ｉｄは過渡的な増減が少なく、時間ｔ２からほぼ一定の値を維持する。時間ｔ３〜ｔ４の間は、２次巻線電圧ＶｗｘがＶｄである一方で、１次巻線電圧Ｖｕｖは０である。これによって２次巻線Ｔ２に誘導電流が流れ２次巻線電流ｉｄが減少する。時間ｔ４〜ｔ５の間は１次巻線電圧Ｖｕｖおよび２次巻線電圧Ｖｗｘのいずれもが０であるため、ｉｄは過渡的な増減が少なく、時間ｔ４から０または０に近い値を維持する。
【００６４】
時間ｔ５〜ｔ９の間、１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘおよび２次巻線電流ｉｄは、時間ｔ１〜ｔ５における値の極性を反転したものとなる。時間ｔ９〜ｔ１０の間は、時間ｔ１〜ｔ２と同様、１次巻線電圧ＶｕｖがＶｂである一方で、２次巻線電圧Ｖｗｘは０である。これによって２次巻線Ｔ２に誘導電流が流れ２次巻線電流ｉｄが増加する。
【００６５】
次に、補正値が加算されていないデューティ比に従って電力変換装置が動作した場合の動作について説明する。ＷＸ相デューティ比に従った場合、時間ｔ３から時間ｔ４にかけて２次巻線電流ｉｄが減少し０に近付きまたは０となる。これに対し、補正値が加算されていないデューティ比に従った場合、時間ｔ３から時間ｔ４＋｜Δα｜にかけて２次巻線電流ｉｄが減少して０になり、向きが逆になって負方向に増加する。その後、時間ｔ４＋｜Δα｜から時間ｔ５までの間、時間ｔ４＋｜Δα｜での値−ｉｚが維持される。また、ＷＸ相デューティ比に従った場合、時間ｔ７から時間ｔ８にかけて２次巻線電流ｉｄが０に近付く。これに対し、補正値が加算されていないデューティ比に従った場合、時間ｔ７から時間ｔ８＋｜Δα｜にかけて２次巻線電流ｉｄが０に向かい、向きが逆になって正方向に増加する。その後、時間ｔ８＋｜Δα｜から時間ｔ９までの間、時間ｔ８＋｜Δα｜での値ｉｚが維持される。
【００６６】
２次巻線電流ｉｄのうち、負荷回路２０に供給される電力に寄与しない循環電流について説明する。補正値が加算されていないデューティ比に従って電力変換装置が動作した場合、時間ｔ１〜ｔ９の時間帯で２次巻線電圧Ｖｗｘが０となるのは、時間ｔ１〜ｔ２の間、時間ｔ４＋｜Δα｜〜ｔ６の間、および時間ｔ８＋｜Δα｜〜ｔ９の間である。これらのゼロ電圧時間帯における２次巻線電流ｉｄは、負荷回路２０に出力される電力に寄与しない循環電流であり、ジュール熱等の損失を増加させる。
【００６７】
ゼロ電圧時間帯のうち時間ｔ４＋｜Δα｜〜ｔ５の間は、時間ｔ４＋｜Δα｜における電流−ｉｚが流れ、時間ｔ８＋｜Δα｜〜ｔ９の間は、時間ｔ８＋｜Δα｜における電流ｉｚが流れる。したがって、ゼロ電圧時間帯においては、時間ｔ４＋｜Δα｜および時間ｔ８＋｜Δα｜における２次巻線電流ｉｄに基づいて定まる循環電流（−ｉｚまたはｉｚ）が流れる。
【００６８】
一方、ＷＸ相デューティ比に従って電力変換装置が動作した場合、時間ｔ１〜ｔ９の時間帯で、２次巻線電圧Ｖｗｘが０となるのは、時間ｔ１〜ｔ２の間、時間ｔ４〜ｔ６の間、および時間ｔ８〜ｔ９の間である。これらのゼロ電圧時間帯のうち、時間ｔ４〜ｔ５の間、および時間ｔ８〜ｔ９の間では、２次巻線電流ｉｄは０または０に近い値である。したがって、補正値が加算されていないデューティ比に従った場合に比べて循環電流が抑制され、循環電流による損失が抑制される。
【００６９】
図４には、制御部２２の構成例が示されている。制御部２２は、図４に示されている構成要素をプログラムを実行することによって実現するプロセッサを備えていてもよい。また、各構成要素が、ハードウエアとしての電子回路によって個別に構成されてもよい。
【００７０】
制御部２２が、各制御信号を生成するに際しては、バッファコンデンサＣｂｕｆの端子間電圧Ｖｂの計測値Ｖｂｍ、入力交流電圧Ｖａｃの計測値Ｖｉｍ、入力電流ｉＬの計測値ＩＬ、および電圧コンバータ回路１４から負荷回路２０に出力される電圧Ｖｄの計測値Ｖｄｍが用いられる。電力変換装置には、これらを計測するための各センサ（図示せず）が設けられている。
【００７１】
制御部２２は、バッファコンデンサＣｂｕｆの端子間電圧の計測値であるバッファ電圧計測値Ｖｂｍとその目標値であるバッファ電圧目標値Ｖｂ＊との差異に基づいてＵＶ相デューティ比目標値α０＊およびＷＸ相デューティ比目標値α＊を求める。また、制御部２２は、電圧コンバータ回路１４から負荷回路２０への出力電圧の計測値である出力電圧計測値Ｖｄｍとその目標値である出力電圧目標値Ｖｄ＊との差異に基づいて、ＷＸ相スイッチング回路１６をスイッチングする位相を、ＵＶ相スイッチング回路１２に対して遅らせる各制御信号を生成する。
【００７２】
ＵＶ相デューティ比目標値α０＊およびＷＸ相デューティ比目標値α＊を求める処理について説明する。減算器２８は、バッファ電圧目標値Ｖｂ＊からバッファ電圧計測値Ｖｂｍを減算して第１誤差を求め、電圧ＰＩ制御部３０に出力する。電圧ＰＩ制御部３０は、比例積分制御による第１制御値を求め、乗算器３２に出力する。乗算器３２は、入力交流電圧Ｖｉｎの計測値の絶対値｜Ｖｉｍ｜を第１制御値に乗じ、さらに、入力交流電圧計測値Ｖｉｍの時間平均値の自乗の逆数を乗じて得られる入力電流目標値ｉＬ＊を減算器３４に出力する。減算器３４は、入力電流目標値ｉＬ＊から入力電流計測値ＩＬの絶対値｜ＩＬ｜を減算して第２誤差を求め、電流ＰＩ制御部３６に出力する。電流ＰＩ制御部３６は、比例積分制御による第２制御値を求め加算器３８に出力する。加算器３８は、第２制御値に半周期目標値１−｜Ｖｉｍ｜／Ｖｂｍを加算して調整前目標値α０を求める。半周期目標値１−｜Ｖｉｍ｜／Ｖｂｍは、入力交流電圧Ｖａｃが正の半周期の値であるときに、力率改善回路１０において力率改善効果が得られるデューティ比としての意義を有する。
【００７３】
デューティ比決定部４０は、入力交流電圧Ｖａｃの測定値Ｖｉｍが０または正の値であるときは、α０＊＝α０としてＵＶ相デューティ比目標値α０＊を求める。また、デューティ比決定部４０は、入力交流電圧Ｖａｃの測定値Ｖｉｍが負の値であるであるときは、α０＊＝１−α０としてＵＶ相デューティ比目標値α０＊を求める。
【００７４】
さらに、デューティ比決定部４０は、次の（数１）に従ってＵＶ相デューティ比目標値α０＊を補正してＷＸ相デューティ比目標値α＊を求める。ただし、（数１）で求められるＷＸ相デューティ比目標値α＊の単位はラジアンであり、この値を２πで除した値が１周期Ｐに占めるオン・デューティ時間Ｔαの比率を表す値となる。
【００７５】
（数１）α＊＝α０＊＋２π・ｔｄ・ｆｓｗ・ＰＬ［ｒａｄ］
【００７６】
この式におけるｔｄはデッドタイムである。ｆｓｗはスイッチング周波数でありスイッチング周期Ｐの逆数である。また、ＰＬは極性係数であり、ＵＶ相デューティ比目標値α０＊がπ以上であるときは＋１、ＵＶ相デューティ比目標値α０＊がπ未満であるときは−１の値を有する。
【００７７】
（数１）では、ＵＶ相デューティ比目標値α０＊がπ以上であるときと、π未満であるときとで、補正項である２π・ｔｄ・ｆｓｗ・ＰＬの極性が反転する。これによって、制御部２２は、ＵＶ相デューティ比目標値α０＊に応じた極性を有する補正値に基づいてＵＶ相デューティ比目標値α０＊を補正し、ＷＸ相デューティ比目標値α＊を求める。そして、このＷＸ相デューティ比目標値α＊に基づいてＷＸ相スイッチング回路１６を制御して循環電流を抑制する。
【００７８】
なお、（数１）の補正値２π・ｔｄ・ｆｓｗ・ＰＬの単位はラジアンである。図２に示されている時間換算の補正値Δαは、（数２）で示されているように、スイッチング周期Ｐ（＝１／ｆｓｗ）を乗じて２πで除した値である。すなわち、時間換算の補正値Δαは、デッドタイムｔｄの極性を極性係数ＰＬに応じて定めたものであり、｜Δα｜＝ｔｄである。
【００７９】
（数２）Δα＝ｔｄ・ＰＬ
【００８０】
ＷＸ相スイッチング回路１６をスイッチングする位相を、ＵＶ相スイッチング回路１２に対して遅らせる制御信号を生成する処理について説明する。減算器４２は、出力電圧目標値Ｖｄ＊から出力電圧計測値Ｖｄｍを減算した第３誤差を求め、位相ＰＩ制御部４４に出力する。位相ＰＩ制御部４４は、比例積分制御による第３制御値を求め、位相調整部４８に出力する。キャリア生成部４６は、パルス幅変調を行うためのキャリア信号を位相調整部４８に出力する。キャリア信号は、例えば、三角波を時間波形とする信号である。
【００８１】
位相調整部４８は、さらに、キャリア生成部４６から出力されたキャリア信号の位相を、第３制御値に基づいて変化させて、ＵＶ相バッファアンプ５０に出力する。例えば、位相調整部４８は、第３制御値が大きい程、キャリア信号の位相を進める。ＵＶ相バッファアンプ５０は、位相調整部４８から出力されたキャリア信号をＵ相キャリア信号ＣＵとしてＵＶ相制御信号生成部５４に出力する。また、ＵＶ相バッファアンプ５０は、位相調整部４８から出力されたキャリア信号を１８０°遅延させてＶ相キャリア信号ＣＶとしてＵＶ相制御信号生成部５４に出力する。
【００８２】
位相調整部４８は、キャリア信号をＷＸ相バッファアンプ５２に出力する。ＷＸ相バッファアンプ５２は、位相調整部４８から出力されたキャリア信号をＷ相キャリア信号ＣＷとしてＷＸ相制御信号生成部５６に出力する。また、ＷＸ相バッファアンプ５２は、位相調整部４８から出力されたキャリア信号を１８０°遅延させてＸ相キャリア信号ＣＸとしてＷＸ相制御信号生成部５６に出力する。
【００８３】
ここでは、位相調整部４８が、ＵＶ相バッファアンプ５０に出力する信号の位相を第３制御値に基づいて進める処理について説明したが、位相調整部４８が、ＷＸ相バッファアンプ５２に出力する信号の位相を第３制御値に基づいて遅らせる処理が採用されてもよい。
【００８４】
ＵＶ相制御信号生成部５４は、ＵＶ相デューティ比目標値α０＊、Ｕ相キャリア信号ＣＵおよびＶ相キャリア信号ＣＶに基づいて、図２に示されるような制御信号Ｃｎ１〜Ｃｎ４を生成する。ＷＸ相制御信号生成部５６は、ＷＸ相デューティ比目標値α＊、Ｗ相キャリア信号ＣＷおよびＸ相キャリア信号ＣＸに基づいて、図２に示されるような制御信号Ｃｎ５〜Ｃｎ８を生成する。
【００８５】
このような制御によれば、バッファ電圧計測値Ｖｂｍがバッファ電圧目標値Ｖｂ＊に満たないときは、ＵＶ相デューティ比目標値α０＊が増加し、バッファ電圧計測値Ｖｂがバッファ電圧目標値Ｖｂ＊を超えたときは、ＵＶ相デューティ比目標値α０＊が減少する。これによって、バッファコンデンサＣｂｕｆの端子間電圧が電圧目標値Ｖｂ＊に近付き、または、一致する。
【００８６】
さらに、出力電圧計測値Ｖｄｍが出力電圧目標値Ｖｄ＊に満たないときは、ＵＶ相スイッチング回路１２をスイッチングする位相に対し、ＷＸ相スイッチング回路１６をスイッチングする位相の遅れが大きくなる。また、出力電圧計測値Ｖｄｍが出力電圧目標値Ｖｄ＊を超えるときは、ＵＶ相スイッチング回路１２をスイッチングする位相に対し、ＷＸ相スイッチング回路１６をスイッチングする位相の進みが大きくなる。これによって、出力電圧が出力電圧目標値Ｖｄ＊に近付き、または、一致する。
【００８７】
なお、上記では、バッファコンデンサＣｂｕｆの端子間電圧Ｖｂと、出力コンデンサＣｏｕｔの端子間電圧Ｖｄとの間にＶｂ＝Ｎ・Ｖｄの関係が成立しているものとして電力変換装置の動作について説明した。電力変換装置が動作を開始してから定常状態となるまでの間や、負荷回路２０に出力される電力が変動するときは、Ｖｂ＝Ｎ・Ｖｄの関係が成立しないことがある。この場合、ゼロ電圧時間帯に２次巻線Ｔ２に流れる電流が増加することがある。このような課題を解決するため、デューティ比決定部４０は、（数１）の右辺に第２の補正項を加算した（数３）に基づいてＷＸ相デューティ比目標値α＊を求めてもよい。
【００８８】
（数３）α＊＝α０＊＋２π・ｔｄ・ｆｓｗ・ＰＬ
＋（２π−α０＊）・（１−Ｖｂｍ／（Ｎ・Ｖｄｍ））
【００８９】
図５（ａ）、（ｂ）および（ｃ）には、それぞれ、入力交流電圧Ｖａｃ、ＵＶ相デューティ比目標値α０＊、および補正項δ＝２π・ｔｄ・ｆｓｗ・ＰＬの時間波形が示されている。上述のように、デューティ比決定部４０は、入力交流電圧Ｖａｃの測定値Ｖｉｍが０または正の値であるときと、負の値であるときとで異なる数式に従ってＵＶ相デューティ比目標値α０＊を求める。そのため、図４（ａ）および（ｂ）に示されているように、入力交流電圧Ｖａｃが０となるタイミングで時間波形が不連続となる。
【００９０】
図６には、（数１）において、補正項δ＝２π・ｔｄ・ｆｓｗ・ＰＬの代わりに、極性を一定とした補正項｜δ｜＝２π・ｔｄ・ｆｓｗを仮に用いた場合の１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘ、および２次巻線電流ｉｄの時間波形が示されている。これらの時間波形はシミュレーションによって求められたものである。図６（ａ）には、ＵＶ相デューティ比目標値α０＊がπより大きい場合（スイッチング周期Ｐに対するオン・デューティ時間Ｔαの比率が０．５より大きい場合）の時間波形が示されている。図６（ｂ）には、ＵＶ相デューティ比目標値α０＊がπより小さい場合（スイッチング周期Ｐに対するオン・デューティ時間Ｔαの比率が０．５より小さい場合）の時間波形が示されている。ＵＶ相デューティ比目標値α０＊がπより小さい場合については、２次巻線電圧Ｖｗｘのゼロ電圧時間帯における循環電流ｉｚが０に近付けられている。一方、ＵＶ相デューティ比目標値α０＊がπより大きい場合については、ゼロ電圧時間帯における循環電流ｉｚが、ＵＶ相デューティ比目標値α０＊がπより小さい場合に比べて大きい。このように、補正項として｜δ｜＝２π・ｔｄ・ｆｓｗを用いた場合には、ＵＶ相デューティ比目標値α０＊がπより大きいときに循環電流による損失が大きくなってしまう。
【００９１】
図７には、（数１）を用いた場合の１次巻線電圧Ｖｕｖ、２次巻線電圧Ｖｗｘ、および２次巻線電流ｉｄの時間波形が示されている。これらの時間波形はシミュレーションによって求められたものである。図７（ａ）には、ＵＶ相デューティ比目標値α０＊がπより大きい場合の時間波形が示されている。図７（ｂ）には、ＵＶ相デューティ比目標値α０＊がπより小さい場合の時間波形が示されている。ＵＶ相デューティ比目標値α０＊がπより小さい場合および大きい場合のいずれについても、ゼロ電圧時間帯における循環電流ｉｚが０に近付けられている。
【００９２】
本実施形態においては、補正項としてδ＝２π・ｔｄ・ｆｓｗ・ＰＬを有する（数１）または（数３）を用いてＷＸ相デューティ比目標値α＊が求められる。したがって、ゼロ電圧時間帯における循環電流による損失が抑制される。
【００９３】
図８には、本発明の応用実施形態に係る制御部２２Ａの構成が示されている。図４に示されている制御部２２と同一の構成要素については同一の符号を付してその説明を省略する。この制御部２２Ａは、図４に示されている制御部２２におけるデューティ比決定部４０を、デューティ比制限／決定部５８に置き換えたものである。
【００９４】
デューティ比制限／決定部５８は、入力交流電圧Ｖａｃの測定値Ｖｉｍが０または正の値であるときは、β０＊＝α０（加算器３８が出力する調整前目標値α０）として制限前のＵＶ相デューティ比目標値β０＊を求める。また、デューティ比制限／決定部５８は、入力交流電圧Ｖａｃの測定値Ｖｉｍが負の値であるであるときは、β０＊＝１−α０として制限前のＵＶ相デューティ比目標値β０＊を求める。
【００９５】
デューティ比制限／決定部５８は、さらに、ＵＶ相デューティ比目標値β０＊が、下限値Ｌｗ以上、かつ、上限値Ｕｐ以下であるときは、α０＊＝β０＊としてＵＶ相デューティ比目標値α０＊をＵＶ相制御信号生成部５４に出力する。また、デューティ比制限／決定部５８は、ＵＶ相デューティ比目標値β０＊が上限値Ｕｐを超えるときは、α０＊＝ＵｐとしてＵＶ相デューティ比目標値α０＊をＵＶ相制御信号生成部５４に出力し、ＵＶ相デューティ比目標値β０＊が下限値Ｌｗ未満であるときは、β０＊＝ＬｗとしてＵＶ相デューティ比目標値をＵＶ相制御信号生成部５４に出力する。これによって、ＵＶ相デューティ比目標値α０＊は、下限値Ｌｗ以上、上限値Ｕｐ以下の値に制限される。
【００９６】
デューティ比制限／決定部５８は、図４のデューティ比決定部４０と同様の処理によって、ＵＶ相デューティ比目標値α０＊に基づいてＷＸ相デューティ比目標値α＊を求め、ＷＸ相制御信号生成部５６に出力する。
【００９７】
このような処理によれば、ＵＶ相デューティ比目標値α０＊が下限値Ｌｗ以上、上限値Ｕｐ以下の値に制限され、それに従ってＷＸ相デューティ比目標値α＊の範囲も制限される。
【００９８】
各ハーフブリッジを構成する各スイッチング素子は、制御信号が急激に変化した場合に確実に動作することが困難な場合がある。そのため、デューティ・オン時間Ｔαが短い場合、あるいはスイッチング周期Ｐからデューティ・オン時間Ｔαを減算した時間が短い場合には、各スイッチング素子のオンオフ制御が困難となることがある。デューティ比制限／決定部５８が実行する処理によればＵＶ相デューティ比およびＷＸ相デューティ比の範囲が制限される。そのため、各ハーフブリッジを構成する各スイッチング素子が確実に動作する。
【００９９】
図９には、負荷回路２０に出力される電力Ｐｏｕｔ、ＵＶ相デューティ比目標値α０＊、および位相差φの時間波形が示されている。位相差φは、Ｕ相キャリア信号に対するＷ相キャリア信号の位相の遅れと共に、Ｖ相キャリア信号に対するＸ相キャリア信号の位相の遅れを示す。これらの時間波形はシミュレーションによって求められたものである。このシミュレーションでは、ＵＶ相デューティ比目標値α０＊の上限値Ｕｐは０．９とされ、下限値Ｌｗが０は０とされた。
【０１００】
このシミュレーション結果では、ＵＶ相デューティ比目標値α０＊が極大となるときに、出力電力Ｐｏｕｔが低下している。この理由は次の通りである。
【０１０１】
電力変換装置の出力電力は、２次巻線電圧Ｖｗｘが０でない時間帯における２次巻線電圧Ｖｗｘと２次巻線電流ｉｄとの積で表される。そして、電力変換装置には、ＵＶ相スイッチング回路１２およびＷＸ相スイッチング回路１６のデューティ比を一定とした場合、位相差φが大きい程、出力電力Ｐｏｕｔが大きくなる傾向がある。これは、位相差φが大きい程、２次巻線電圧Ｖｗｘが０でない時間帯における２次巻線電流ｉｄが大きくなり、この時間帯での２次巻線電圧Ｖｗｘと２次巻線電流ｉｄとの積が大きくなるためである。
【０１０２】
その一方で、電力変換装置には、ＵＶ相スイッチング回路１２およびＷＸ相スイッチング回路１６のデューティ比が２πまたは０に近いと、位相差φを大きくしても十分な出力電力Ｐｏｕｔが得られないことがある。その理由は、ＵＶ相スイッチング回路１２およびＷＸ相スイッチング回路１６のデューティ比が２πまたは０に近い程、位相差φを大きくして２次巻線電流ｉｄを大きくしたことによる損失が増加するためである。図９に示されているように、ＵＶ相デューティ比目標値α０＊が極大となるときに、出力電力Ｐｏｕｔが低下するのは、この傾向によるものである。
【０１０３】
そこで、デューティ比制限／決定部５８は、出力電力目標値Ｐｏｕｔ＊に応じて、以下の（数４）に基づいて、ＵＶ相デューティ比目標値に対する上限値Ｕｐを求め、（数５）に基づいて、ＵＶ相デューティ比目標値に対する下限値Ｌｗを求めてもよい。
【０１０４】
（数４）Ｕｐ＝Ｕｐ０−ｋ・Ｐｏｕｔ＊
【０１０５】
（数５）Ｌｗ＝Ｌｗ０＋ｋ・Ｐｏｕｔ＊
【０１０６】
ここで、Ｕｐ０およびＬｗ０は、それぞれ、上限値Ｕｐおよび下限値Ｌｗに対する基準値である。基準値Ｕｐ０は、例えば１であり、基準値Ｌｗ０は、例えば０である。ｋは、ユーザによって設定される任意の定数である。
【０１０７】
（数４）および（数５）によれば、出力電力目標値Ｐｏｕｔ＊が大きい程、ＵＶ相デューティ比目標値α０＊に対する上限値Ｕｐは小さくなり、下限値Ｌｗは大きくなる。そして、出力電力目標値Ｐｏｕｔ＊が小さい程、ＵＶ相デューティ比目標値に対する上限値Ｕｐは大きくなり、下限値Ｌｗは小さくなる。これによって、出力電力目標値Ｐｏｕｔ＊が大きい程、ＵＶ相デューティ比目標値α０＊およびＷＸ相デューティ比目標値α＊が取り得る範囲が狭くなり、これらの値は２πおよび０のいずれからも離れる。そのため、位相差φを大きくしても出力電力Ｐｏｕｔが十分な値とならないという問題が回避される。
【０１０８】
なお、ＵＶ相デューティ比目標値α０＊が取り得る範囲が狭くなることで、入力電力の力率が最大とならないことも想定される。しかし、力率の低下は必ずしも電力損失を増加させるものではなく、力率は適度な値であればよい。
【０１０９】
図１０には、ＵＶ相デューティ比目標値α０＊を出力電力目標値Ｐｏｕｔ＊に応じて制限した場合について、出力電力Ｐｏｕｔ、ＵＶ相デューティ比目標値α０＊、および位相差φの時間波形が示されている。ＵＶ相デューティ比目標値α０＊の上限値Ｕｐは０．８とされ、下限値Ｌｗは０とされた。図９のシミュレーション結果では、図９のシミュレーション結果に比べて、出力電力Ｐｏｕｔの低下が抑制されている。
【符号の説明】
【０１１０】
１０  力率改善回路、１２  ＵＶ相スイッチング回路、１４  電圧コンバータ回路、１６  ＷＸ相スイッチング回路、１８  交流電圧源、２０  負荷回路、２２，２２Ａ  制御部、２４−１，２４−２  電源入力端子、２６Ｐ  正極負荷端子、２６Ｎ  負極負荷端子、２８，３４，４２  減算器、３０  電圧ＰＩ制御部、３２  乗算器、３６  電流ＰＩ制御部、３８  加算器、４０  デューティ比決定部、４４  位相ＰＩ制御部、４６  キャリア生成部、４８  位相調整部、５０  ＵＶ相バッファアンプ、５２  ＷＸ相バッファアンプ、５４  ＵＶ相制御信号生成部、５６  ＷＸ相制御信号生成部、５８  デューティ比制限／決定部。
【図１】
2019058030.tif 000003
【図２】
2019058030.tif 000004
【図３】
2019058030.tif 000005
【図４】
2019058030.tif 000006
【図５】
2019058030.tif 000007
【図６】
2019058030.tif 000008
【図７】
2019058030.tif 000009
【図８】
2019058030.tif 000010
【図９】
2019058030.tif 000011
【図１０】
2019058030.tif 000012