(57)【要約】【課題】スイッチの短絡故障による電池セルの過放電を抑制することができる電圧均等化装置を提供する。【解決手段】電圧均等化装置は、電池セル１の放電電流が流れるセル放電回路５と、セル放電回路５を開閉するスイッチ７と、スイッチ７が短絡故障した場合にセル放電回路５を遮断する遮断部８と、を備える。これによれば、スイッチ７が短絡故障した場合にセル放電回路５が遮断されるため、電池セル１の過放電を抑制することができる。【選択図】図１
2019205255.tif 000002
【特許請求の範囲】
【請求項１】
電池セル（１）を複数備える組電池のセル電圧を均等化する電圧均等化装置であって、
前記電池セルの放電電流が流れるセル放電回路（５）と、
前記セル放電回路を開閉するスイッチ（７、２０）と、
前記スイッチが短絡故障した場合に前記セル放電回路を遮断する遮断部（８、１８）と、を備える電圧均等化装置。
【請求項２】
前記遮断部は、前記セル放電回路に配置されたコンデンサ（８）で構成されており、
前記セル放電回路には、前記コンデンサの放電電流が流れるコンデンサ放電回路（１３）が接続されており、
前記セル放電回路と前記コンデンサ放電回路は、開閉状態が互いに逆となるように開閉される請求項１に記載の電圧均等化装置。
【請求項３】
前記遮断部は、前記セル放電回路に配置されたヒューズ（１８）で構成されている請求項１に記載の電圧均等化装置。
【請求項４】
前記電池セルのセル電圧を検出する電圧検出部（２）と、
前記電圧検出部が検出したセル電圧に基づいて前記スイッチを制御する制御部（４）と、を備える請求項１ないし３のいずれか１つに記載の電圧均等化装置。
【請求項５】
前記制御部は、前記電圧検出部が検出したセル電圧に基づいて前記セル放電回路の異常を検知し、検知結果に応じて前記スイッチを制御する請求項４に記載の電圧均等化装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電池セルを複数備える組電池のセル電圧を均等化する電圧均等化装置に関するものである。
【背景技術】
【０００２】
例えば特許文献１では、複数の二次電池を備える蓄電装置について、各二次電池にバイパス回路が接続され、各バイパス回路に配置されたスイッチをオン状態とすることで二次電池の放電が行われる電圧均等化装置が提案されている。この装置では、他の二次電池よりもセル電圧が高い二次電池のバイパス回路のスイッチがオン状態とされ、放電が行われることにより、この二次電池のセル電圧が低下して、各二次電池間のセル電圧のばらつきが小さくなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−２８９６３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、バイパス回路に配置されたスイッチが短絡故障すると、対応する二次電池が放電し続け、過放電により劣化するおそれがある。
【０００５】
本発明は上記点に鑑みて、スイッチの短絡故障による電池セルの過放電を抑制することができる電圧均等化装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１に記載の発明では、電池セル（１）を複数備える組電池のセル電圧を均等化する電圧均等化装置であって、電池セルの放電電流が流れるセル放電回路（５）と、セル放電回路を開閉するスイッチ（７、２０）と、スイッチが短絡故障した場合にセル放電回路を遮断する遮断部（８、１８）と、を備える。
【０００７】
これによれば、スイッチが短絡故障した場合にセル放電回路が遮断されるため、電池セルの過放電を抑制することができる。
【０００８】
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態にかかる電圧均等化装置の回路図である。
【図２】第２実施形態にかかる電圧均等化装置の回路図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
【００１１】
（第１実施形態）
第１実施形態について説明する。本実施形態の電圧均等化装置は、電池セルを複数備える組電池のセル電圧を均等化するものである。図１に示すように、本実施形態の電圧均等化装置は、直列に配置された複数のセル１を備える組電池に接続された電圧センサ２および均等化回路３を備えている。電圧センサ２および均等化回路３は、各セル１に対して並列に接続されている。なお、図１では、電圧センサ２および均等化回路３については１つのセル１に対応するもののみを図示しているが、他のセル１に対しても同様に電圧センサ２および均等化回路３が接続されている。
【００１２】
電圧センサ２は、セル１のセル電圧を検出するものであり、電圧検出部に相当する。電圧センサ２が検出した電圧は、制御部４に入力され、制御部４はセル電圧に応じて均等化回路３に配置されたスイッチを操作する。
【００１３】
均等化回路３は、必要に応じてセル１の放電を行い、複数のセル１のセル電圧を均等化するための回路である。均等化回路３は、セル１の放電を行うためのセル放電回路５を備えており、セル放電回路５は、抵抗素子６、スイッチ７、コンデンサ８、抵抗素子９が順に直列に接続されて形成されている。
【００１４】
スイッチ７は、ＰＭＯＳトランジスタと、ＰＭＯＳトランジスタに接続された還流ダイオードとで構成されている。ＰＭＯＳトランジスタのソース電極は抵抗素子６に接続され、ドレイン電極はコンデンサ８に接続されている。ＰＭＯＳトランジスタのゲート電極とソース電極との間には、抵抗素子１０が接続されている。また、ＰＭＯＳトランジスタのゲート電極と、抵抗素子９とセル１との接続点との間には、スイッチ１１が接続されている。スイッチ１１がオンされることにより、抵抗素子１０に電流が流れてＰＭＯＳトランジスタのゲート−ソース間に電位差が生じ、スイッチ７がオンされてセル放電回路５が閉じられ、セル１の放電が行われる。抵抗素子１０の抵抗値は、抵抗素子６に比べて十分大きい値とされている。
【００１５】
コンデンサ８は、スイッチ７が短絡故障した場合にセル放電回路５を遮断するものであり、遮断部に相当する。スイッチ７が短絡故障してセル放電回路５に電流が流れ続けると、コンデンサ８が満充電となり、これによりセル放電回路５が遮断される。
【００１６】
セル放電回路５には、コンデンサ８および抵抗素子９と共にループ回路を構成するように、スイッチ１２が接続されている。このループ回路はコンデンサ８の放電を行うためのものである。このループ回路をコンデンサ放電回路１３とする。
【００１７】
スイッチ１２は、ＮＭＯＳトランジスタと、ＮＭＯＳトランジスタに接続された還流ダイオードとで構成されている。ＮＭＯＳトランジスタのドレイン電極は、スイッチ７のドレイン電極に接続されており、ソース電極は、抵抗素子９とセル１との接続点に接続されている。ＮＭＯＳトランジスタのゲート電極とソース電極との間には、スイッチ１１が接続されており、スイッチ１１によってスイッチ１２のオンとオフとが切り替えられる。スイッチ７とスイッチ１２は、オンとオフの状態が互いに逆となる。スイッチ１２がオン状態となることでコンデンサ放電回路１３が閉じられ、コンデンサ８の放電が行われる。
【００１８】
スイッチ１１は、スイッチ７のオンとオフとを切り替えて、抵抗素子６、スイッチ７等で構成されたセル放電回路５の状態を切り替えるためのスイッチであり、発光ダイオード１４と、フォトトランジスタ１５とを備えるフォトカプラで構成されている。発光ダイオード１４のアノード電極は抵抗素子１６を介して図示しない電源に接続されており、カソード電極はスイッチ１７を介して接地されている。
【００１９】
スイッチ１７は、ＮＭＯＳトランジスタと、ＮＭＯＳトランジスタに接続された還流ダイオードとで構成されている。ＮＭＯＳトランジスタのドレイン電極は発光ダイオード１４に接続され、ソース電極は接地されている。ＮＭＯＳトランジスタのゲート電極は制御部４に接続されており、他のセル１よりセル電圧が高いセル１に対応する均等化回路３においては、スイッチ１７は制御部４によって所定の周期でオンとオフが切り替えられる。
【００２０】
フォトトランジスタ１５のコレクタ電極はスイッチ７のゲート電極、および、スイッチ１２のゲート電極に接続されており、エミッタ電極は抵抗素子９とセル１との接続点に接続されている。
【００２１】
制御部４は、電圧センサ２が検出したセル電圧に応じてスイッチ１７を操作する他、セル１の異常を検知し、検知結果に応じてスイッチ１７を操作する。具体的には、制御部４は、セル１の放電開始から所定時間が経過してもセル１のセル電圧が目標値にならないとき、異常が発生したと判定し、スイッチ１７をオフ状態にして放電を停止する。また、制御部４は、スイッチ１７をオフ状態にした後にもセル電圧が低下し続け、セル電圧が目標値よりも低い所定の閾値以下となった場合には、スイッチ７の短絡故障等が発生したと判定し、スイッチ１７をオン状態にする。
【００２２】
本実施形態の作動について説明する。まず、スイッチの短絡故障が発生していない通常時について説明する。セル１のセル電圧が他のセル１より低いか、または、他のセル１とほぼ等しく、均等化のための放電が不要な場合には、制御部４によってスイッチ１７がオフ状態とされて、スイッチ１１、スイッチ７がオフ状態となり、均等化回路３に電流は流れない。なお、このとき、スイッチ１１がオフ状態となることにより、スイッチ１２はオン状態となる。
【００２３】
セル１のセル電圧が他のセル１より高く、均等化のための放電が必要な場合には、制御部４によって、スイッチ１７のオンとオフが所定の周期で切り替えられる。スイッチ１７がオン状態とされると、図示しない電源から抵抗素子１６、発光ダイオード１４、スイッチ１７に電流が流れ、発光ダイオード１４が発光してフォトトランジスタ１５がオン状態とされる。これにより、抵抗素子１０に電流が流れてスイッチ７のゲート−ソース間に電位差が発生し、スイッチ７がオン状態となる。そして、抵抗素子６、スイッチ７、コンデンサ８、抵抗素子９で構成されるセル放電回路５にセル１からの電流が流れ、セル１のセル電圧が低下する。また、スイッチ１２はオフ状態となる。
【００２４】
スイッチ１７がオフ状態とされると、発光ダイオード１４に電流が流れないため発光ダイオード１４が発光せず、フォトトランジスタ１５はオフ状態となる。これにより、スイッチ７がオフ状態となり、セル放電回路５が遮断される。また、スイッチ１２がオン状態となり、抵抗素子９、スイッチ１２で構成されるコンデンサ放電回路１３にてコンデンサ８に充電された電荷が放電される。このように、均等化のための放電を行う際には、セル１の放電と、コンデンサ８の放電を交互に繰り返して、セル１のセル電圧を低下させ、複数のセル１のセル電圧を均等化する。
【００２５】
なお、スイッチ１７がオン状態のときにコンデンサ８が満充電になると、セル放電回路５が遮断され、抵抗素子６、抵抗素子１０、フォトトランジスタ１５で構成される回路にセル１からの電流が流れる。しかしながら、抵抗素子１０の抵抗値が十分大きい値とされているので、この回路に電流が流れることによるセル電圧の低下は小さい。
【００２６】
つぎに、スイッチが短絡故障した場合について説明する。スイッチ７が短絡故障すると、セル放電回路５、および、抵抗素子６、スイッチ７、スイッチ１２で構成される回路でセル１の放電が行われる。セル放電回路５については、コンデンサ８が満充電になることで回路が遮断され、放電が停止される。スイッチ１２等で構成された回路については、セル１のセル電圧が所定の閾値まで低下した場合、制御部４が異常を検知し、制御部４によってスイッチ１７がオンされる。これにより、スイッチ１２がオフ状態となり、上記の回路による放電も停止される。
【００２７】
スイッチ１１またはスイッチ１７が短絡故障すると、スイッチ７がオン状態となり、スイッチ１２がオフ状態となる。スイッチ７がオン状態となることでセル放電回路５にセル１の放電電流が流れ、コンデンサ８が満充電になると、セル放電回路５による放電が停止される。そして、抵抗素子６、抵抗素子１０、スイッチ１１で構成される回路に放電電流が流れるが、抵抗素子１０の抵抗値が十分大きい値なので、放電電流は小さい。
【００２８】
スイッチ１２が短絡故障した場合、均等化のための放電が行われていないときであれば、スイッチ７およびスイッチ１１がオフされているので、均等化回路３に電流は流れない。均等化のための放電が行われているときには、スイッチ７がオンされると抵抗素子６、スイッチ７、スイッチ１２で構成される回路にセル１からの電流が流れるため、セル電圧が低下する。しかしながら、セル電圧が目標値になると、制御部４によってスイッチ１７がオフされ、スイッチ７、スイッチ１１がオフ状態となるため、セル１の放電は停止される。
【００２９】
このように、本実施形態では、スイッチ７、スイッチ１１、スイッチ１２、スイッチ１７が短絡故障した場合にセル１の放電が停止されるため、セル１の過放電を抑制することができる。
【００３０】
（第２実施形態）
第２実施形態について説明する。本実施形態は、第１実施形態に対して均等化回路３の構成を変更したものであり、その他については第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
【００３１】
図２に示すように、本実施形態の均等化回路３では、ヒューズ１８、抵抗素子１９、スイッチ２０によってセル放電回路５が形成されている。ヒューズ１８は、スイッチ２０が短絡故障した場合にセル放電回路５を遮断するものであり、遮断部に相当する。スイッチ２０はＰＭＯＳトランジスタで構成されており、スイッチ２０のソース電極は抵抗素子１９に接続されており、ドレイン電極はセル１に接続されている。
【００３２】
スイッチ２０のゲート−ソース間には、抵抗素子２１およびツェナーダイオード２２が並列に接続されている。ツェナーダイオード２２のカソード電極はスイッチ２０のソース電極に接続されており、アノード電極はスイッチ２０のゲート電極に接続されている。
【００３３】
また、スイッチ２０のゲート電極は抵抗素子２３を介してスイッチ２４に接続されている。スイッチ２４はＮＭＯＳトランジスタで構成されている。スイッチ２４のドレイン電極は抵抗素子２３に接続されており、ソース電極は接地されている。
【００３４】
スイッチ２４のゲート電極は制御部４に接続されており、制御部４から入力されるパルス信号によってスイッチ２４のオンとオフとが切り替えられる。スイッチ２４がオンされると、抵抗素子２１に電流が流れてスイッチ２０のゲート−ソース間に電位差が発生し、スイッチ２０がオンされて、セル１の放電が行われる。また、スイッチ２４がオフされると、スイッチ２０がオフされて、セル１の放電が停止される。
【００３５】
制御部４は、スイッチ２０が短絡故障していない通常の放電時にヒューズ１８が切れないように、スイッチ２４に入力するパルス信号のデューティを制御して電流の実効値を小さくする。
【００３６】
このような構成の本実施形態では、スイッチ２０またはスイッチ２４が短絡故障すると、電流の増加によりヒューズ１８が切れてセル放電回路５が遮断される。これにより、セル１の放電が停止されるため、セル１の過放電を抑制することができる。
【００３７】
（他の実施形態）
なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
【００３８】
例えば、上記第１実施形態では、セル放電回路５を開閉するスイッチ７と、コンデンサ放電回路１３を開閉するスイッチ１２を、それぞれ、ＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成したが、これらのスイッチは、交互にオンされる構成であれば、他の構成とされていてもよい。
【００３９】
また、上記第１実施形態では、スイッチ７とスイッチ１２をスイッチ１１等によって制御したが、スイッチ７とスイッチ１２を他の構成によって制御してもよい。
【符号の説明】
【００４０】
１    セル
５    セル放電回路
７    スイッチ
８    コンデンサ
１８  ヒューズ
２０  スイッチ
【図１】
2019205255.tif 000003
【図２】
2019205255.tif 000004