(57)【要約】【課題】オン抵抗特性を向上させることができる炭化珪素半導体装置を提供すること。【解決手段】ｎ+型炭化珪素基板１のおもて面上にｎ型バッファ領域２、ｎ-型ドリフト領域３およびｐ++型アノード領域４となる各炭化珪素エピタキシャル層を順にエピタキシャル成長させてなる炭化珪素エピタキシャル基板１０で、例えばｐｉｎダイオードが構成されている。ｎ-型ドリフト領域３のｎ型不純物濃度は、例えば１×１０14／ｃｍ3以上１×１０16／ｃｍ3以下程度である。ｎ-型ドリフト領域３のボロン濃度は、ｎ-型ドリフト領域３のｎ型不純物濃度よりも十分に低く、かつ例えば１×１０14／ｃｍ3以下程度である。ｎ-型ドリフト領域３のエピタキシャル成長中に、ｎ-型ドリフト領域３へのボロンのオートドープを抑制することで、ｎ-型ドリフト領域３のボロン濃度を低くし、トラップがほぼ存在しないｎ-型ドリフト領域３を形成する。【選択図】図１
2019067982.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素からなる半導体基板と、
前記半導体基板の表面に設けられた、前記半導体基板よりも不純物濃度の低い第１導電型の炭化珪素結晶層からなる第１半導体領域と、
前記第１半導体領域の、前記半導体基板側に対して反対側に設けられ、前記第１半導体領域とｐｎ接合を形成する第２導電型の第２半導体領域と、
を備え、
前記第１半導体領域の第１導電型不純物の不純物濃度は、１×１０16／ｃｍ3以下であり、
前記第１半導体領域の、前記第１導電型不純物以外の不純物であるボロンの不純物濃度は、前記第１半導体領域の前記第１導電型不純物の不純物濃度よりも低く、かつ１×１０14／ｃｍ3以下であることを特徴とする炭化珪素半導体装置。
【請求項２】
前記第２半導体領域、前記第１半導体領域および前記半導体基板で形成されるダイオードであることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記第２半導体領域、前記第１半導体領域および前記半導体基板で形成されるダイオードを含むバイポーラデバイスであることを特徴とする請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記バイポーラデバイスは、バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタまたはサイリスタであることを特徴とする請求項３に記載の炭化珪素半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、炭化珪素半導体装置に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）は、化学的に非常に安定した半導体材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は、最大電界強度もシリコン（Ｓｉ）より１桁以上大きいため、オン抵抗を十分に小さくすることができる半導体材料として期待される。このため、炭化珪素を用いた半導体装置（以下、炭化珪素半導体装置とする）は高耐圧化が可能であり、用途に合わせて複数種類製品化されている。耐圧（耐電圧）とは、素子が誤動作や破壊を起こさない限界の電圧である。
【０００３】
炭化珪素半導体装置は、炭化珪素からなる支持基板（以下、炭化珪素基板とする）上に炭化珪素エピタキシャル層をエピタキシャル成長させた炭化珪素エピタキシャル基板を用いて作製（製造）される。従来の炭化珪素半導体装置の構造について説明する。図４は、従来の炭化珪素半導体装置の構造を示す断面図である。図４に示す従来の炭化珪素半導体装置は、炭化珪素エピタキシャル基板１１０を用いて作製された例えばｐｉｎ（ｐ−ｉｎｔｒｉｎｓｉｃ−ｎ）ダイオードである。
【０００４】
炭化珪素エピタキシャル基板１１０は、ｎ+型カソード領域となるｎ+型炭化珪素基板１０１上にｎ型バッファ領域およびｎ-型ドリフト領域となる各炭化珪素エピタキシャル層１０２，１０３を順にエピタキシャル成長させてなる。ｎ-型ドリフト領域（炭化珪素エピタキシャル層１０３）の、ｎ+型炭化珪素基板１０１側に対して反対側の表面層には、ｐ++型アノード領域１０４が設けられている。符号１０５，１０６は、それぞれアノード電極およびカソード電極である。
【０００５】
一般的に、炭化珪素半導体装置では、シリコンを用いた半導体装置と比較して高耐圧を確保しやすく、各領域の不純物濃度を高くすることができるが、１３ｋＶ以上の高耐圧を確保するにはｎ-型ドリフト領域を５×１０14／ｃｍ3以下程度の低不純物濃度にする必要がある。このようにｎ-型ドリフト領域の不純物濃度を低くすると、ｎ-型ドリフト領域のキャリア濃度も低くなる。この高耐圧化を図るほど、オン抵抗が高くなる。
【０００６】
また、従来の炭化珪素半導体装置では、ｎ-型ドリフト領域となる炭化珪素エピタキシャル層１０３中に、キャリアをトラップ（捕獲）するエネルギー準位（欠陥準位：以下、トラップ準位とする）を形成するトラップ（電子や正孔の捕獲中心となる欠陥：×印で示す）１１１が多く存在する。このトラップ１１１によりｎ-型ドリフト領域のキャリア濃度が低下するため、順方向動作時の電圧（順方向電圧）が高くなり、オン抵抗が増大する。
【０００７】
したがって、従来の炭化珪素半導体装置では、伝導度変調効果によって順方向動作時にｎ-型ドリフト領域のキャリア濃度を高くすることができるバイポーラデバイスであっても、トラップ１１１によるｎ-型ドリフト領域のキャリア濃度の低下と、キャリア濃度の低下によるオン抵抗の増大と、を避けることができない。したがって、炭化珪素の理想特性に近い低オン抵抗特性を得るには、ｎ-型ドリフト領域中のトラップ１１１を低減させる必要がある。
【０００８】
トラップ１１１によるトラップ準位には炭化珪素のトラップ準位があり、この炭化珪素のトラップ準位として、炭素原子空孔に起因する欠陥により形成される様々な欠陥準位が知られている。例えば、ｎ型の炭化珪素エピタキシャル層１０２，１０３中には、炭素原子空孔に起因する欠陥として最も代表的なＺ1/2センターと呼ばれる点欠陥が存在することが公知である。このＺ1/2センターは伝導帯の底よりも深いエネルギー準位に電子トラップ準位（電子を捕獲するエネルギー準位）を形成するトラップである。
【０００９】
一般的な条件でのエピタキシャル成長では、炭化珪素エピタキシャル層１０２，１０３に１×１０13／ｃｍ3程度に高密度に炭素原子空孔に起因する欠陥が導入されることもあり、ダイオードの順方向特性が悪化する。このため、炭化珪素エピタキシャル層１０２，１０３中に炭素原子を供給して熱処理することにより炭素原子空孔に起因する欠陥を低減させる方法が行われており、この方法によりダイオードの順方向特性が改善される事例が多く報告されている。
【００１０】
例えば、炭素原子空孔に起因する欠陥を低減させる方法として、次の２つの方法が提案されている。１つ目の方法は、炭化珪素エピタキシャル層１０３にイオン注入した炭素原子を、熱処理により炭化珪素エピタキシャル層１０３のイオン注入面から深い領域にまで拡散させる方法である。２つ目の方法は、熱酸化により炭化珪素エピタキシャル層１０３上に酸化膜（不図示）を形成し、当該酸化膜との界面付近に生じた余剰の炭素原子を炭化珪素エピタキシャル層１０３中に放出させる方法である。
【００１１】
これらの方法により、炭化珪素エピタキシャル層１０３のエピタキシャル成長後であっても、炭化珪素エピタキシャル層１０３（ｎ-型ドリフト領域）中に炭素原子が補償され、ｎ-型ドリフト領域中の炭素原子空孔に起因する欠陥が低減されるため、ダイオードの順方向特性が改善される。
【００１２】
従来の炭化珪素半導体装置として、ドリフト領域の一部または全体を、ドナーおよびアクセプタを含む高濃度層とした装置が提案されている（例えば、下記特許文献１（第００１７段落）参照。）。下記特許文献１では、ドナー濃度とアクセプタ濃度との和を１×１０18／ｃｍ3以上とした高濃度層により、ドリフト領域中で積層欠陥の拡張を抑制している。かつ、ドナー濃度とアクセプタ濃度との差の絶対値を５×１０14／ｃｍ3以上１×１０17／ｃｍ3以下とすることで、耐圧の大幅な低下を抑制している。
【００１３】
また、低不純物濃度のｎ-型炭化珪素エピタキシャル層を成長させる方法として、エピタキシャル成長炉内の窒素濃度を低減させた条件下で、ｎ-型炭化珪素エピタキシャル層を成長させる方法が提案されている（例えば、下記特許文献２（第００６７〜００６９段落）参照。）。下記特許文献２では、エピタキシャル成長炉を構成する部材の窒素濃度を低くしたり、エピタキシャル成長炉内に導入する窒素ガスの流量を調整して、エピタキシャル成長中にｎ-型炭化珪素エピタキシャル層に取り込まれる窒素を低減させている。
【００１４】
また、低不純物濃度のｎ-型炭化珪素エピタキシャル層を成長させる別の方法として、真空ベークにより窒素を脱離させた部材でエピタキシャル成長炉を構成し、エピタキシャル成長炉から放出される窒素を低減させる方法が提案されている（例えば、下記特許文献３（第００２８〜００２９段落）参照。）。下記特許文献３では、真空ベークによりエピタキシャル成長炉の交換部材から十分に窒素を脱離することで、当該交換部材から放出される窒素を低減させている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】特開２０１６−２１３４７３号公報
【特許文献２】特開２０１５−１４３１６８号公報
【特許文献３】特開２０１５−０５０４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１６】
しかしながら、ｎ-型ドリフト領域を低不純物濃度にして高耐圧化を図ったデバイスでは、炭素原子空孔に起因する欠陥（Ｚ1/2センター等）を低減させても、ｎ-型ドリフト領域中に他のトラップが存在する場合、オン抵抗特性が悪化するという問題がある。
【００１７】
この発明は、上述した従来技術による問題点を解消するため、オン抵抗特性を向上させることができる炭化珪素半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置は、次の特徴を有する。第１導電型の炭化珪素からなる半導体基板の表面に、前記半導体基板よりも不純物濃度の低い第１導電型の炭化珪素結晶層からなる第１半導体領域が設けられている。前記第１半導体領域の、前記半導体基板側に対して反対側に、第２導電型の第２半導体領域が設けられている。前記第２半導体領域は、前記第１半導体領域とｐｎ接合を形成する。前記第１半導体領域の第１導電型不純物の不純物濃度は、１×１０16／ｃｍ3以下である。前記第１半導体領域の、前記第１導電型不純物以外の不純物であるボロンの不純物濃度は、前記第１半導体領域の第１導電型不純物の不純物濃度よりも低く、かつ１×１０14／ｃｍ3以下である。
【００１９】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体領域、前記第１半導体領域および前記半導体基板で形成されるダイオードであることを特徴とする。
【００２０】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記第２半導体領域、前記第１半導体領域および前記半導体基板で形成されるダイオードを含むバイポーラデバイスであることを特徴とする。
【００２１】
また、この発明にかかる炭化珪素半導体装置は、上述した発明において、前記バイポーラデバイスは、バイポーラトランジスタ、絶縁ゲート型バイポーラトランジスタまたはサイリスタであることを特徴とする。
【発明の効果】
【００２２】
本発明にかかる炭化珪素半導体装置によれば、ｎ-型ドリフト領域のキャリア濃度の低下を抑制することができるため、バイポーラ動作時（ダイオードの順方向動作時）のオン抵抗特性を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００２３】
【図１】実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。
【図２】順方向動作時の動作電圧と電流密度との関係をシミュレーションした結果を示す特性図である。
【図３】図２の所定電流密度での動作電圧値を示す図表である。
【図４】従来の炭化珪素半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００２５】
（実施の形態）
実施の形態にかかる炭化珪素半導体装置の構造について説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図１に示す実施の形態にかかる炭化珪素半導体装置は、炭化珪素エピタキシャル基板（半導体チップ）１０を用いた例えば炭化珪素（ＳｉＣ）のｐｉｎダイオードである。炭化珪素エピタキシャル基板１０は、ｎ+型の炭化珪素からなる支持基板（ｎ+型炭化珪素基板）１のおもて面上にｎ型バッファ領域２、ｎ-型ドリフト領域３およびｐ++型アノード領域４となる各炭化珪素エピタキシャル層（炭化珪素結晶層）を順にエピタキシャル成長させてなる。
【００２６】
ｎ+型炭化珪素基板１は、ｎ+型カソード領域である。ｎ+型炭化珪素基板１の不純物濃度は、例えば１×１０19／ｃｍ3程度であってもよい。ｎ型バッファ領域２は、ｎ+型炭化珪素基板１の基底面転位（Ｂａｓａｌ  Ｐｌａｎｅ  Ｄｉｓｌｏｃａｔｉｏｎ：ＢＰＤ）を起点として発生する積層欠陥がｎ-型ドリフト領域３へ伝搬されることを抑制する転位変換層である。ｎ型バッファ領域２は、エピタキシャル成長に伴ってｎ+型炭化珪素基板１からｎ-型ドリフト領域３へと伝搬される基底面転位を、積層欠陥を発生させない貫通刃状転位に高効率で変換する機能を有する。ｎ型バッファ領域２を設けずに、ｎ+型炭化珪素基板１のおもて面上にｎ-型ドリフト領域３が設けられていてもよい。
【００２７】
ｎ-型ドリフト領域３は、炭化珪素半導体装置の所定の耐圧を確保するための耐圧領域であり、ｐｉｎダイオードの真性半導体（ｉ型：ｉｎｔｒｉｎｓｉｃ）層を構成する。ｎ-型ドリフト領域３のｎ型不純物濃度は、例えば１×１０14／ｃｍ3以上１×１０16／ｃｍ3以下程度である。ｎ-型ドリフト領域３のｎ型不純物濃度および厚さは、耐圧クラスによって変わるが、例えば耐圧１２００Ｖクラスであれば、それぞれ１×１０16／ｃｍ3以下程度および１０μｍ以上程度となる。また、ｎ-型ドリフト領域３のｎ型不純物濃度および厚さは、例えば耐圧２０ｋＶクラスであれば、それぞれ４×１０14／ｃｍ3以下程度および１５０μｍ以上程度となる。
【００２８】
ｎ-型ドリフト領域３は、後述するようにエピタキシャル成長中におけるボロンの混入（オートドープ）が抑制されるような対策を取られた状態で形成される。その理由は、ｎ-型ドリフト領域３中に存在するボロン原子が順方向動作時のオン抵抗を増大させる要因となるからである。オン抵抗とは、アノード−カソード間に順方向電流が流れるときの素子抵抗である。具体的には、ｎ-型ドリフト領域３のボロン（Ｂ）濃度は、ｎ-型ドリフト領域３のｎ型不純物濃度よりも十分に低く、かつ例えば１×１０14／ｃｍ3以下程度である。
【００２９】
ｐ++型アノード領域４は、炭化珪素エピタキシャル基板１０のおもて面の表面層（ｎ-型ドリフト領域３の、ｎ+型炭化珪素基板１側に対して反対側の表面層）にイオン注入により形成された拡散領域であってもよい。ｐ++型アノード領域４の不純物濃度は、ｎ-型ドリフト領域３の不純物濃度よりも十分に高く設定される。具体的には、ｐ++型アノード領域４の不純物濃度は、例えば１×１０16／ｃｍ3以上程度であってもよい。ｐ++型アノード領域４の厚さは、例えば０．１μｍ以上数μｍ以下程度であってもよい。
【００３０】
ｐ++型アノード領域４の不純物濃度および厚さは、おもて面電極５へのパンチスルーによる耐圧低下が生じないように設定される。その理由は、次の通りである。例えば、ｐ++型アノード領域４がｎ-型ドリフト領域３よりも十分に高不純物濃度でなく、かつｐ++型アノード領域４の厚さが薄いとする。この場合、逆方向動作時にｐ++型アノード領域４とｎ-型ドリフト領域３とのｐｎ接合から広がる空乏層がおもて面電極５へパンチスルーして耐圧が低下する虞があるからである。
【００３１】
おもて面電極５は、ｐ++型アノード領域４に接し、電気的に接続されている。おもて面電極５は、アノード電極である。裏面電極６は、炭化珪素エピタキシャル基板１０の裏面（ｎ+型炭化珪素基板１の裏面）に接し、ｎ+型カソード領域であるｎ+型炭化珪素基板１に電気的に接続されている。裏面電極６は、カソード電極である。図１には、電流駆動を担う活性領域のみを示し、この活性領域の周囲を囲むエッジ終端領域を図示省略する。エッジ終端領域は、炭化珪素エピタキシャル基板１０のおもて面側の電界を緩和して耐圧を保持する領域である。
【００３２】
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。まず、ｎ+型炭化珪素基板（支持ウエハ）１を用意し、一般的な半導体基板の洗浄法（有機洗浄法やＲＣＡ洗浄法等）によりｎ+型炭化珪素基板１を洗浄する。次に、エピタキシャル成長炉（チャンバー：不図示）内に、ｎ+型炭化珪素基板１を挿入する。次に、エピタキシャル成長炉内に原料ガス、キャリアガスおよびドーピングガス等を導入し、ｎ型バッファ領域２、ｎ-型ドリフト領域３およびｐ++型アノード領域４となる各炭化珪素エピタキシャル層を順にエピタキシャル成長させて炭化珪素エピタキシャル基板（半導体ウエハ）１０を作製する。
【００３３】
このとき、原料ガスとして、珪素（Ｓｉ）を含むガスおよび炭素（Ｃ）を含むガスを導入する。珪素を含むガスは、例えばモノシラン（ＳｉＨ4）ガスであってもよい。炭素を含むガスは、例えばプロパン（Ｃ3Ｈ8）ガスであってもよい。キャリアガスとして、例えば水素（Ｈ2）ガスを用いてもよい。ｎ型ドーピングガスとして、例えばフォスフィン（ＰＨ3）ガスやアルシン（ＡｓＨ3）ガスを用いてもよい。ｐ型ドーピングガスとして、例えばトリメチルアルミニウム（Ａｌ（ＣＨ3）3）ガスを用いてもよい。
【００３４】
また、ｎ-型ドリフト領域３となるｎ-型炭化珪素エピタキシャル層のエピタキシャル成長中には、当該ｎ-型炭化珪素エピタキシャル層への意図しないボロン混入（オートドープ）を抑制するための対策を行う。これにより、炭素原子空孔に起因する欠陥（例えばＺ1/2センター等の電子トラップ）だけでなく、ボロンに起因するホールトラップ（ホールを捕獲するエネルギー準位）もほぼ存在しないｎ-型ドリフト領域３を形成することができる。ボロンは軽元素であり、ｎ-型炭化珪素エピタキシャル層へのボロンのオートドープは避けられない。このため、エピタキシャル成長中にｎ-型ドリフト領域３へのボロンの混入を抑制するには、例えば次の３つの対策を１つ以上行う。
【００３５】
１つ目の対策は、ボロンの含有率の少ない超高純度（例えば純度６Ｎ（＝９９．９９９９％）や９Ｎ（＝９９．９９９９９９９％）程度）な部材（サセプタ、石英管等）を用いて、エピタキシャル成長炉内の雰囲気中に放出されるボロンを低減させる。２つ目の対策は、ボロンの含有率の少ない超高純度なガスを用いることで、エピタキシャル成長炉内の導入するガス中に含まれるボロンを低減させる。３つ目の対策は、エピタキシャル成長炉内のエージング（熱処理）等を十分に行い、エピタキシャル成長炉内の部材から雰囲気中に放出されるボロンを低減させる。
【００３６】
ｎ-型ドリフト領域３となるｎ-型炭化珪素エピタキシャル層をエピタキシャル成長させた後に、従来のようにｎ-型ドリフト領域３中に炭素原子を供給して熱処理することにより、ｎ-型ドリフト領域３の炭素原子空孔に起因する欠陥を低減させてもよい。
【００３７】
次に、フォトリソグラフィおよびエッチングによりｐ++型アノード領域４となるｐ++型炭化珪素エピタキシャル層を選択的に除去して、エッジ終端領域において、炭化珪素エピタキシャル基板１０のおもて面にｎ-型ドリフト領域３を露出させる。ｐ++型アノード領域４をイオン注入によって選択的に形成している場合には、エッジ終端領域において、炭化珪素エピタキシャル基板１０のおもて面にｎ-型ドリフト領域３がすでに露出されているため、このエッチングは行わない。
【００３８】
次に、エッジ終端領域に、横方向（炭化珪素エピタキシャル基板１０のおもて面に平行な方向）への電界強度を緩和させるための例えばガードリングやリサーフ等の耐圧構造を形成する。次に、炭化珪素エピタキシャル基板１０の両面にそれぞれおもて面電極５および裏面電極６を形成する。その後、半導体ウエハをダイシング（切断）して個々のチップ状に個片化することで、図１に示すｎ型バッファ領域２を備えたｐｉｎダイオードが完成する。
【００３９】
（実施例）
次に、実施の形態にかかる炭化珪素半導体装置の順方向動作時の動作電圧（順方向電圧とする）について検証した。図２は、順方向動作時の動作電圧と電流密度との関係をシミュレーションした結果を示す特性図である。図３は、図２の所定電流密度での動作電圧値を示す図表である。図３には、実施例および比較例１，２を同一電流密度（＝１００Ａ／ｃｍ2）で順方向動作させたときのそれぞれの動作電圧（順方向電圧）を示す。
【００４０】
上述した実施の形態にかかる炭化珪素半導体装置（図１参照）の構成を備えたｐｉｎダイオード（以下、実施例とする）の順方向電圧と電流密度との関係をシミュレーションした結果を図２に示す。また、図２には、比較として、従来の炭化珪素半導体装置（図４参照）の構成を備えたｐｉｎダイオード（以下、比較例１，２とする）の順方向電圧と電流密度との関係をシミュレーションした結果を示す。
【００４１】
実施例は、ｎ-型ドリフト領域３中にトラップがほぼ存在しない（ｎ-型ドリフト領域３中のトラップ密度≒０／ｃｍ3）。比較例１は、ｎ-型ドリフト領域（炭化珪素エピタキシャル層１０３）中に１×１０11／ｃｍ3程度のトラップ密度でトラップが導入されている。比較例２は、ｎ-型ドリフト領域中に１×１０12／ｃｍ3程度のトラップ密度でトラップが導入されている。ここでトラップとは、電子トラップおよびホールトラップである。実施例および比較例１，２の耐圧は１３ｋＶとした。
【００４２】
図２に示す結果から、実施例および比較例１，２ともに電流密度を大きくするほど順方向電圧が増加しているが、実施例は、比較例１，２に比べて順方向電圧の増加を抑制することができることが確認された。例えば、図３に示すように、１００Ａ／ｃｍ2の電流密度で動作させたときに、実施例の順方向電圧は３．３８Ｖであるのに対し、比較例１，２の順方向電圧はそれぞれ５．７４Ｖおよび１６．６７Ｖであった。
【００４３】
すなわち、比較例１，２では、ｎ-型ドリフト領域中のトラップ密度が小さくなるほど、電流密度の大きさに対する順方向電圧の増加量を小さくすることができるが、実施例に比べて順方向電圧の増加量が大きく、導通損失が大きくなる。実施例のようにｎ-型ドリフト領域３中にトラップがほぼ存在しない状態にすることで、順方向電圧の増加が抑制され、導通損失を小さくすることができる。
【００４４】
以上、説明したように、実施の形態によれば、ｎ-型ドリフト領域中へのボロンのオートドープを抑制して、ｎ-型ドリフト領域中のボロン濃度がｎ型不純物濃度よりも十分に低く、かつ例えば１×１０14／ｃｍ3以下程度となるようにする。このようにｎ-型ドリフト領域のボロン濃度を極めて低くすることで、正孔（ホール）の捕獲中心となるボロン原子起因のホールトラップがｎ-型ドリフト領域中にほぼ導入されない。このため、バイポーラ動作時（ダイオードの順方向動作時）に、ｎ-型ドリフト領域の少数キャリア（ホール）の減少を抑制することができる。かつ、バイポーラ動作時に、ホールトラップによる電子の間接再結合が抑制され、ｎ-型ドリフト領域の多数キャリア（電子）の減少を抑制することができる。すなわち、バイポーラ動作時にｎ-型ドリフト領域のキャリア濃度が低下することを抑制することができ、導通抵抗（オン抵抗）を低くすることができる。このため、炭化珪素の半導体材料としての特長に基づく理想特性に近い低オン抵抗特性を得ることができる。また、実施の形態によれば、高温動作時にホールトラップの悪影響が小さくなるため、低温動作時に比べて高温動作時にオン抵抗が小さくなるという負の温度特性を改善することができる。
【００４５】
また、実施の形態によれば、従来構造と同じ電流密度の順方向電流を流した場合に、従来構造よりもバイポーラ動作時の順方向電圧を低くすることができ、導通損失を小さくすることができる。したがって、オン抵抗を維持した状態で、高電流密度のバイポーラ動作が可能な炭化珪素半導体装置を提供することができる。
【００４６】
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、本発明は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）のようなユニポーラデバイスに内蔵された寄生のｐｉｎダイオードにも適用可能である。また、本発明は、バイポーラトランジスタ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）、サイリスタ等のバイポーラデバイスにも適用可能である。
【産業上の利用可能性】
【００４７】
以上のように、本発明にかかる炭化珪素半導体装置は、高耐圧（１２００Ｖ以上程度）の炭化珪素半導体装置に有用であり、特にバイポーラ型炭化珪素半導体装置に適している。
【符号の説明】
【００４８】
１  ｎ+型炭化珪素基板
２  ｎ型バッファ領域
３  ｎ-型ドリフト領域
４  ｐ++型アノード領域
５  おもて面電極
６  裏面電極
１０  炭化珪素エピタキシャル基板
【図１】
2019067982.tif 000003
【図２】
2019067982.tif 000004
【図３】
2019067982.tif 000005
【図４】
2019067982.tif 000006