(57)【要約】【課題】信頼性の低下を抑制できる電子部品を提供する。【解決手段】電子部品１は、素体２と、一対の端面２ａ，２ｂ及び４つの側面２ｃ，２ｄ，２ｅ，２ｆを覆うように配置されている薄膜層１０と、第１外部電極３及び第２外部電極４と、内部導体５，６と、を備え、薄膜層１０は、一対の端面２ａ，２ｂ及び４つの側面２ｃ，２ｄ，２ｅ，２ｆのそれぞれの表面形状に沿って形成されており、第１外部電極３及び第２外部電極４のそれぞれは、薄膜層１０上に配置されていると共に内部導体５，６と電気的に接続されている第１電極層２０，３０と、第１電極層２０，３０を覆うように配置されている第２電極層２１，３１と、を有し、第２電極層２１，３１の熱伝導率は、第１電極層２０，３０の熱電導率よりも低い。【選択図】図３
2019067793.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向している一対の端面と、一対の前記端面を連結している４つの側面と、を有し、半導体セラミックスからなる素体と、
一対の前記端面及び４つの前記側面を覆うように配置され、電気絶縁性を有する薄膜層と、
一対の前記端面側のそれぞれに配置されている第１外部電極及び第２外部電極と、
前記素体内に配置されている内部導体と、を備え、
前記薄膜層は、一対の前記端面及び４つの前記側面のそれぞれの表面形状に沿って形成されており、
前記第１外部電極及び前記第２外部電極のそれぞれは、前記薄膜層上に配置されていると共に前記内部導体と電気的に接続されている第１電極層と、前記第１電極層を覆うように配置されている第２電極層と、を有し、
前記第２電極層の熱伝導率は、前記第１電極層の熱電導率よりも低い、電子部品。
【請求項２】
４つの前記側面に配置されている前記薄膜層の厚さは、一対の前記端面に配置されている前記薄膜層の厚さよりも大きい、請求項１に記載の電子部品。
【請求項３】
前記薄膜層の厚さは、５０ｎｍ以上３００ｎｍ以下である、請求項１又は２に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品に関する。
【背景技術】
【０００２】
互いに対向している一対の端面及び一対の端面を連結している４つの側面を有し、セラミックスからなる素体と、素体の一対の端面側にそれぞれ配置された第１外部電極及び第２外部電極と、を備える電子部品が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１６／０８４４５７号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電子部品は、回路基板等に実装されると、回路基板で発生した熱（基板熱、抵抗熱）が外部電極を介して素体に伝達され得る。電子部品は、熱が素体（機能部）に伝達されると、特性が低下し得る。したがって、電子部品の信頼性が低下するおそれがある。
【０００５】
本発明の一側面は、信頼性の低下を抑制できる電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一側面に係る電子部品は、互いに対向している一対の端面と、一対の端面を連結している４つの側面と、を有し、半導体セラミックスからなる素体と、一対の端面及び４つの側面を覆うように配置され、電気絶縁性を有する薄膜層と、一対の端面側のそれぞれに配置されている第１外部電極及び第２外部電極と、素体内に配置されている内部導体と、を備え、薄膜層は、一対の端面及び４つの側面のそれぞれの表面形状に沿って形成されており、第１外部電極及び第２外部電極のそれぞれは、薄膜層上に配置されていると共に内部導体と電気的に接続されている第１電極層と、第１電極層を覆うように配置されている第２電極層と、を有し、第２電極層の熱伝導率は、第１電極層の熱電導率よりも低い。
【０００７】
本発明の一側面に係る電子部品では、第２電極層は、第１電極層を覆って配置されている。第２電極層の熱伝導率は、第１電極層の熱電導率よりも低い。そのため、電子部品が回路基板等に実装された場合に、回路基板等で発生した熱が素体に伝わることを抑制できる。また、素体の外表面は、薄膜層で覆われている。そのため、電子部品では、回路基板等において発生した熱が素体に伝わることを抑制できる。したがって、電子部品は、回路基板等で発生した熱によって特性が低下することを抑制できる。その結果、電子部品では、信頼性の低下を抑制できる。
【０００８】
電子部品では、薄膜層は、一対の端面及び４つの側面のそれぞれの表面形状に沿って形成されている。素体の外表面は、凹凸であり得る。そのため、薄膜層を素体の外表面の表面形状に沿って形成することにより、薄膜層の表面積が増えると共に、アンカー効果が得られる。そのため、薄膜層と第１電極層及び第２電極層との密着性の向上が図れる。したがって、電子部品では、薄膜層と第１電極層及び第２電極層との接合強度を確保できるため、第１電極層及び第２電極層の剥離を抑制できる。その結果、電子部品では、信頼性の低下を抑制できる。
【０００９】
一実施形態においては、４つの側面に配置されている薄膜層の厚さは、一対の端面に配置されている薄膜層の厚さよりも大きくてもよい。この構成では、４つの側面に配置されている薄膜層の厚みが大きいため、４つの側面から素体内に熱が伝わることを防止できる。また、端面に配置されている薄膜層の厚みは、比較的小さい（薄い）ため、端面に引き出された内部導体が薄膜層を突き破って薄膜層から露出する。そのため、第１外部電極及び第２外部電極のそれぞれと内部導体との電気的な接続を確保できる。
【００１０】
一実施形態においては、薄膜層の厚さは、５０ｎｍ以上３００ｎｍ以下であってもよい。
【発明の効果】
【００１１】
本発明の一側面によれば、信頼性の低下を抑制できる。
【図面の簡単な説明】
【００１２】
【図１】図１は、一実施形態に係る電子部品を示す斜視図である。
【図２】図２は、素体の分解斜視図である。
【図３】図３は、電子部品の断面構成を示す図である。
【図４】図４は、電子部品の断面構成を示す図である。
【図５】図５は、素体の表面と薄膜層とを拡大して示す断面図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、図面の説明において同一又は相当要素には同一符号を付し、重複する説明は省略する。
【００１４】
図１に示されるように、ＮＴＣサーミスタ（電子部品）１は、素体２と、素体２の外表面に配置された第１外部電極３及び第２外部電極４と、を備えている。
【００１５】
素体２は、直方体形状を呈している。直方体形状には、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状が含まれる。素体２は、その外表面として、互いに対向している一対の端面２ａ，２ｂと、互いに対向している一対の主面（側面）２ｃ，２ｄと、互いに対向している一対の側面２ｅ，２ｆと、を有している。一対の主面２ｃ，２ｄが対向している対向方向が第１方向Ｄ１である。一対の端面２ａ，２ｂが対向している対向方向が第２方向Ｄ２である。一対の側面２ｅ，２ｆが対向している対向方向が第３方向Ｄ３である。本実施形態では、第１方向Ｄ１は、素体２の高さ方向である。第２方向Ｄ２は、素体２の長手方向であり、第１方向Ｄ１と直交している。第３方向Ｄ３は、素体２の幅方向であり、第１方向Ｄ１と第２方向Ｄ２とに直交している。
【００１６】
一対の端面２ａ，２ｂは、一対の主面２ｃ，２ｄの間を連結するように第１方向Ｄ１に延びている。一対の端面２ａ，２ｂは、第３方向Ｄ３（一対の主面２ｃ，２ｄの短辺方向）にも延びている。一対の側面２ｅ，２ｆは、一対の主面２ｃ，２ｄの間を連結するように第１方向Ｄ１に延びている。一対の側面２ｅ，２ｆは、第２方向Ｄ２（一対の端面２ａ，２ｂの長辺方向）にも延びている。本実施形態では、一対の主面２ｃ，２ｄのいずれかは、ＮＴＣサーミスタ１を他の電子機器（例えば、回路基板、又は、電子部品等）に実装する際、他の電子機器と対向する実装面として規定される。
【００１７】
図２に示されるように、素体２は、一対の主面２ｃ，２ｄが対向している方向に複数のサーミスタ層７が積層されて構成されている。素体２では、複数のサーミスタ層７の積層方向が第１方向Ｄ１と一致する。各サーミスタ層７は、例えば、主成分としてＭｎ、Ｎｉ及びＣｏの各金属酸化物を含んだ半導体セラミックスから形成されている。サーミスタ層７は、主成分であるＭｎ、Ｎｉ及びＣｏの各金属酸化物の他に、特性（抵抗変化率）の調整のために、Ｆｅ、Ｃｕ、Ａｌ、及びＺｒ等を副成分として含んでいてもよい。サーミスタ層７は、Ｍｎ、Ｎｉ及びＣｏの各金属酸化物に代えて、Ｍｎ及びＮｉの各金属酸化物、又はＭｎ及びＣｏの各金属酸化物から形成されていてもよい。実際の素体２では、各サーミスタ層７は、各サーミスタ層７の間の境界が視認できない程度に一体化されている。
【００１８】
素体２の外表面には、薄膜層１０が配置されている。薄膜層１０は、一対の端面２ａ，２ｂ、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆ上に配置されている。すなわち、薄膜層１０は、素体２の外表面の全体を覆って配置されている。薄膜層１０は、電気絶縁性を有するガラス層である。具体的には、薄膜層１０は、非晶質ガラスコート層である。薄膜層１０は、シリカ系ガラス等のガラス材料からなり、Ａｌ及びＬｉを含み得る。なお、薄膜層１０の材料として、結晶化ガラスは用いない。
【００１９】
薄膜層１０の厚さは、５０ｎｍ以上３００ｎｍ以下である。図３及び図４に示されるように、一対の端面２ａ，２ｂに配置された薄膜層１０の厚さＴ１は、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆに配置された薄膜層１０の厚さＴ２よりも小さい（Ｔ１＜Ｔ２）。言い換えれば、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆに配置された薄膜層１０の厚さＴ２は、一対の端面２ａ，２ｂに配置された薄膜層１０の厚さＴ１よりも大きい。厚さＴ１は、例えば、５０ｎｍである。厚さＴ２は、例えば、８０ｎｍである。
【００２０】
薄膜層１０は、素体２の一対の端面２ａ，２ｂ、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆのそれぞれの表面形状に沿って形成されている。薄膜層１０は、素体２の一対の端面２ａ，２ｂ、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆのそれぞれの表面形状を反映させている。すなわち、薄膜層１０の表面形状は、図５に示されるような断面で見て、素体２の一対の端面２ａ，２ｂ、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆのそれぞれの表面形状と同じになる。
【００２１】
図５に示されるように、薄膜層１０は、例えば、主面２ｃの表面形状が凹凸形状を呈している場合には、主面２ｃの凹凸に沿って（凹凸を反映させて）形成されている。すなわち、薄膜層１０は、主面２ｃ上において、主面２ｃに対して厚さが略均一に形成されている。薄膜層１０は、例えば、スパッタリング法により形成される。なお、薄膜層１０は、ＣＶＤ、ＰＶＤ等により形成されてもよい。
【００２２】
ＮＴＣサーミスタ１は、図２に示されるように、素体２内に配置されている内部導体として、複数の第１内部電極５と、複数の第２内部電極６と、を備えている。本実施形態では、複数の第１内部電極５の数（本実施形態では３個）は、複数の第２内部電極６の数と同じである。複数の第１内部電極５のそれぞれは、端面２ａに露出している。複数の第２内部電極６のそれぞれは、端面２ｂに露出している。
【００２３】
第１内部電極５及び第２内部電極６は、素体２の第１方向Ｄ１において異なる位置（層）に配置されている。第１内部電極５と第２内部電極６とは、素体２内において、第１方向Ｄ１に間隔を有して対向するように交互に配置されている。
【００２４】
図１に示されるように、第１外部電極３は、一方の端面２ａ側に配置されている。第１外部電極３は、１つの端面２ａ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。第１内部電極５は、第１外部電極３に直接的に接続されている。
【００２５】
第１外部電極３は、第１電極層２０と、第２電極層２１と、第１めっき層２２と、第２めっき層２３と、を有している。
【００２６】
第１電極層２０は、薄膜層１０上に配置されている。第１電極層２０は、素体２の１つの端面２ａに配置されている。第１電極層２０は、一対の主面２ｃ，２ｄ、及び、一対の側面２ｅ，２ｆにおける端面２ａ側の縁部に配置されていてもよい。第１電極層２０は、端面２ａに露出している（薄膜層１０から露出している）第１内部電極５を覆うように配置されている。
【００２７】
第１電極層２０は、導電性ペーストを素体２の表面（本実施形態では、一対の端面２ａ）に付与して焼き付けることにより形成されている。第１電極層２０は、導電性ペーストに含まれる金属成分（金属粉末）が焼結して形成された焼結金属層である。本実施形態では、第１電極層２０は、Ａｇからなる焼結金属層である。第１電極層２０は、Ｐｄからなる焼結金属層であってもよい。導電性ペーストには、Ａｇ又はＰｄからなる粉末に、ガラス成分、有機バインダ、及び有機溶剤を混合したものが用いられている。
【００２８】
第１電極層２０は、第１内部電極５と電気的に接続されている。導電性ペーストを焼き付けて第１電極層２０を形成する際、端面２ａに露出した第１内部電極５が薄膜層１０を突き破る。このとき、薄膜層１０から露出した第１内部電極５と導電性ペーストとが接触した状態で導電性ペーストが焼結する。これにより、第１電極層２０は、第１内部電極５と電気的に接続される。
【００２９】
第２電極層２１は、第１電極層２０を覆って配置されている。第２電極層２１は、１つの端面２ａ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。すなわち、第２電極層２１の縁は、薄膜層１０上に配置されている。
【００３０】
第２電極層２１は、導電性樹脂層である。導電性樹脂には、熱硬化性樹脂に導電性材料及び有機溶媒等を混合したものが用いられる。導電性材料としては、例えば、金属粉末が用いられる。金属粉末は、例えば、Ａｇ粉末が用いられる。熱硬化性樹脂としては、例えば、フェノール樹脂、アクリル樹脂、シリコーン樹脂、エポキシ樹脂、又はポリイミド樹脂が用いられる。第２電極層２１は、素体２の第１方向において、中央部分の厚みが、一対の主面２ｃ，２ｄ側の厚み、及び、一対の側面２ｅ，２ｆ側の厚みよりも大きくてもよい。
【００３１】
第２電極層２１の熱伝導率は、第１電極層２０の熱伝導率よりも低い。言い換えれば、第１電極層２０の熱伝導率は、第２電極層２１の熱伝導率よりも高い。例えば、第１電極層２０の熱伝導率は、第２電極層２１の熱伝導率の約１０〜８０倍である。
【００３２】
第１めっき層２２は、第２電極層２１を覆って配置されている。第１めっき層２２は、１つの端面２ａ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。すなわち、第１めっき層２２の縁は、薄膜層１０上に配置されている。第１めっき層２２は、Ｎｉめっきにより形成されたＮｉめっき層である。
【００３３】
第２めっき層２３は、第１めっき層２２を覆って配置されている。第２めっき層２３は、１つの端面２ａ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。すなわち、第２めっき層２３の縁は、薄膜層１０上に配置されている。第２めっき層２２は、Ｓｎめっきにより形成されたＳｎめっき層である。
【００３４】
図１に示されるように、第２外部電極４は、他方の端面２ｂ側に配置されている。第２外部電極４は、１つの端面２ｂ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。第２内部電極６は、第２外部電極４に直接的に接続されている。
【００３５】
第２外部電極４は、第１電極層３０と、第２電極層３１と、第１めっき層３２と、第２めっき層３３と、を有している。
【００３６】
第１電極層３０は、素体２の１つの端面２ｂに配置されている。第１電極層３０は、第２内部電極６と電気的に接続されている。第１電極層３０は、第１電極層２０と同様の材料で形成されている。
【００３７】
第２電極層３１は、第１電極層３０を覆って配置されている。第２電極層３１は、１つの端面２ｂ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。第２電極層３１は、第２電極層２１と同様の材料で形成されている。
【００３８】
第１めっき層３２は、第２電極層３１を覆って配置されている。第１めっき層３２は、１つの端面２ｂ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。第１めっき層３２は、第１めっき層２２と同様の材料で形成されている。
【００３９】
第２めっき層３３は、第１めっき層３２を覆って配置されている。第２めっき層３３は、１つの端面２ｂ、一対の主面２ｃ，２ｄ、及び一対の側面２ｅ，２ｆの五面に形成されている。第２めっき層３３は、第２めっき層２３と同様の材料で形成されている。
【００４０】
以上説明したように、本実施形態に係るＮＴＣサーミスタ１では、第１外部電極３（第２外部電極４）の第２電極層２１（第２電極層３１）は、第１電極層２０（第１電極層３０）を覆って配置されている。第２電極層２１（第２電極層３１）の熱伝導率は、第１電極層２０（第１電極層３０）の熱電導率よりも低い。そのため、ＮＴＣサーミスタ１が回路基板等に実装された場合に、回路基板等で発生した熱が素体２に伝わることを抑制できる。また、素体２の外表面は、薄膜層１０で覆われている。そのため、ＮＴＣサーミスタ１では、回路基板等において発生した熱が素体２に伝わることを抑制できる。したがって、ＮＴＣサーミスタ１は、回路基板等で発生した熱によって特性が低下することを抑制できる。その結果、ＮＴＣサーミスタ１では、信頼性の低下を抑制できる。そのため、ＮＴＣサーミスタ１では、周囲環境温度を、回路基板等の熱の影響を受けることなく、精度良く検出できる。
【００４１】
本実施形態に係るＮＴＣサーミスタ１では、薄膜層１０は、一対の端面２ａ，２ｂ、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆのそれぞれの表面形状に沿って形成されている。素体２の外表面は、凹凸であり得る。そのため、薄膜層１０を素体２の外表面の表面形状に沿って形成することにより、薄膜層１０の表面積が増えると共に、アンカー効果が得られる。そのため、薄膜層１０と第１電極層２０及び第２電極層２１（第１電極層３０及び第２電極層３１）との密着性の向上が図れる。したがって、ＮＴＣサーミスタ１では、薄膜層１０と第１電極層２０及び第２電極層２１（第１電極層３０及び第２電極層３１）との接合強度を確保できるため、第１電極層２０及び第２電極層２１（第１電極層３０及び第２電極層３１）の剥離を抑制できる。その結果、ＮＴＣサーミスタ１では、信頼性の低下を抑制できる。
【００４２】
本実施形態に係るＮＴＣサーミスタ１では、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆに配置されている薄膜層１０の厚さＴ２は、一対の端面２ａ，２ｂに配置されている薄膜層１０の厚さＴ１よりも大きい。この構成では、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆに配置されている薄膜層１０の厚みが大きいため、一対の主面２ｃ，２ｄ及び一対の側面２ｅ，２ｆから素体２内に熱が伝わることを防止できる。また、一対の端面２ａ，２ｂに配置されている薄膜層１０の厚みは、比較的小さい（薄い）ため、端面２ａ，２ｂに引き出された第１内部電極５及び端面２ｂに引き出された第２内部電極６が薄膜層１０を突き破って薄膜層１０から露出する。そのため、第１外部電極３及び第２外部電極４のそれぞれと第１内部電極５及び第２内部電極６との電気的な接続を確保できる。
【００４３】
本実施形態に係るＮＴＣサーミスタ１では、薄膜層１０は、非晶質ガラスで形成されている。例えば、結晶化ガラスで薄膜層１０を形成すると、素体２の外表面の表面形状に沿って薄膜層１０を形成することが困難であり、薄膜層１０の表面が滑らか（平坦）になり得る。この場合、薄膜層１０と第１電極層２０及び第２電極層２１（第１電極層３０及び第２電極層３１との密着性を確保できない。これに対して、薄膜層１０を非晶質ガラスで形成すると、素体２の外表面の表明形状に沿って薄膜層１０を形成することが可能となる。そのため、ＮＴＣサーミスタ１では、薄膜層１０の表面積を増やすことができると共に、アンカー効果を得ることができる。したがって、ＮＴＣサーミスタ１では、薄膜層１０と第１電極層２０及び第２電極層２１（第１電極層３０及び第２電極層３１）との密着性の向上が図れる。
【００４４】
素体２は、半導体セラミックスからなる。そのため、第１外部電極３の第１めっき層２２及び第２めっき層２３、及び、第２外部電極４の第１めっき層３２及び第２めっき層３３を形成する際に、めっきが素体２上で延びて、素体２上において所望しない箇所にめっきが形成され得る。本実施形態に係るＮＴＣサーミスタ１では、素体２の外表面に薄膜層１０が形成されている。そのため、素体２の所望しない箇所に、めっき層が形成されることを回避できる。
【００４５】
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００４６】
上記実施形態では、電子部品がＮＴＣサーミスタ１である形態を一例に説明した。しかし、電子部品は、バリスタ、ＰＴＣサーミスタ等であってもよい。電子部品がバリスタである場合、半導体セラミックスは、例えば、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分としてＣｏ、希土類金属元素、ＩＩＩｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体、及び、これらの酸化物を含み得る。
【００４７】
上記実施形態では、第１内部電極５が３個、第２内部電極６が３個配置されている形態を一例に説明した。しかし、内部電極（内部導体）の数は、設計に応じて適宜設定されればよい。
【００４８】
第１外部電極３及び第２外部電極４の形状は、設計に応じて適宜設定されればよい。
【符号の説明】
【００４９】
１…ＮＴＣサーミスタ（電子部品）、２…素体、２ａ，２ｂ…端面、２ｃ，２ｄ…主面（側面）、２ｅ，２ｆ…側面、３…第１外部電極、４…第２外部電極、５…第１内部電極（内部導体）、６…第２内部電極（内部導体）、１０…薄膜層、２０，３０…第１電極層、２１，３１…第２電極層。
【図１】
2019067793.tif 000003
【図２】
2019067793.tif 000004
【図３】
2019067793.tif 000005
【図４】
2019067793.tif 000006
【図５】
2019067793.tif 000007