(57)【要約】【課題】  トレンチゲート型の半導体装置において、トレンチの側面に沿って接続領域を容易に形成し得る技術を提供する。【解決手段】  半導体装置は、半導体基板、上面電極、下面電極及びトレンチ内にゲート絶縁膜を介して設けられたゲート電極を備える。半導体基板は、上面電極に接触するｐ型のボディ層と、ボディ層と下面電極との間に介在するｎ型のドリフト層と、ドリフト層内に設けられているとともに、トレンチの底面に露出するｐ型のフローティング領域と、トレンチの側面に沿ってボディ層とフローティング領域との間を延びるｐ型の接続領域とを有する。トレンチは、平面視したときの長手方向に沿って、接続領域が設けられていない第１区間と接続領域が設けられている第２区間とを有する。そして、トレンチの側面の傾倒角度は、第１区間よりも第２区間において大きくなっている。【選択図】図３
2019040954.tif 000002
【特許請求の範囲】
【請求項１】
上面にトレンチを有する半導体基板と、
前記半導体基板の前記上面に設けられた上面電極と、
前記半導体基板の前記上面とは反対側に位置する下面に設けられた下面電極と、
前記トレンチ内にゲート絶縁膜を介して設けられたゲート電極と、を備え、
前記半導体基板は、
前記上面電極に接触するｐ型のボディ層と、
前記ボディ層と前記下面電極との間に介在するｎ型のドリフト層と、
前記ドリフト層内に位置するとともに、前記トレンチの底面に沿って設けられたｐ型のフローティング領域と、
前記トレンチの側面に沿って前記ボディ層と前記フローティング領域との間を延びるｐ型の接続領域とを有し、
前記トレンチは、平面視したときの長手方向に沿って、前記接続領域が設けられていない第１区間と、前記接続領域が設けられている第２区間とを有し、
前記トレンチの前記側面の傾倒角度は、前記第１区間よりも前記第２区間において大きい、
半導体装置。
【請求項２】
前記トレンチの開口幅は、前記第１区間よりも前記第２区間において大きい、請求項１に記載の半導体装置。
【請求項３】
前記トレンチは、前記長手方向において前記第１区間と前記第２区間との間に位置するとともに前記接続領域が設けられていない第３区間をさらに有し、
前記第３区間では、その開口幅が前記第１区間よりも大きいとともに、前記側面の前記傾倒角度は前記第２区間よりも小さい、請求項１又は２に記載の半導体装置。
【請求項４】
前記第３区間では、前記開口幅が前記第２区間と等しく、前記側面の前記傾倒角度は前記第１区間と等しい、請求項３に記載の半導体装置。
【請求項５】
前記第３区間における前記側面の前記傾倒角度は略ゼロである、請求項３又は４に記載の半導体装置。
【請求項６】
前記半導体装置はＭＯＳＦＥＴであり、
前記半導体基板は、
前記上面電極に接触するとともに前記ゲート絶縁膜を介して前記ゲート電極に対向し、かつ、前記ボディ層によって前記ドリフト層から隔てられたｎ型のソース領域と、
前記下面電極に接触するとともに前記ドリフト層によって前記ボディ層から隔てられたｎ型のドレイン層とをさらに有する、請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
前記半導体装置はＩＧＢＴであり、
前記半導体基板は、
前記上面電極に接触するとともに前記ゲート絶縁膜を介して前記ゲート電極に対向し、かつ、前記ボディ層によって前記ドリフト層から隔てられたｎ型のエミッタ領域と、
前記下面電極に接触するとともに前記ドリフト層によって前記ボディ層から隔てられたｎ型のコレクタ層とをさらに有する、請求項１から５のいずれか一項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で開示する技術は、半導体装置に関し、特に、トレンチゲート型の半導体装置に関する。ここでいうトレンチゲート型の半導体装置とは、半導体基板に設けられたトレンチ内に、半導体基板から絶縁されたゲート電極を有する半導体装置を意味する。トレンチゲート型の半導体装置には、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）及びＩＧＢＴ（Insulated Gate Bipolar Transistor）が含まれる。
【背景技術】
【０００２】
特許文献１に、トレンチゲート型のＭＯＳＦＥＴが開示されている。このＭＯＳＦＥＴは、上面にトレンチを有する半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の下面に設けられた下面電極と、トレンチ内にゲート絶縁膜を介して設けられたゲート電極とを備える。半導体基板は、上面電極に接触するｐ型のボディ層と、ボディ層と下面電極との間に介在するｎ型のドリフト層と、ドリフト層内に位置するとともに、トレンチの底面に沿って設けられたｐ型のフローティング領域と、トレンチの側面に沿ってボディ層とフローティング領域との間を延びるｐ型の接続領域とを有する。
【０００３】
上記したＭＯＳＦＥＴでは、トレンチの底面に沿ってフローティング領域が形成されているとともに、フローティング領域とボディ層との間を接続する接続領域が、トレンチの底面に沿って形成されている。このような構成によると、ＭＯＳＦＥＴがターンオフされたときに、トレンチの底面近傍において電界強度が緩和されることから、ＭＯＳＦＥＴの耐圧性が向上する。また、ＭＯＳＦＥＴがターンオンされたときは、ボディ層から接続領域を通じてフローティング領域へホールが速やかに導入されることによって、フローティング領域のチャージアップが抑制される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−２４２８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
その一方において、トレンチの側面に沿って接続領域を形成することは、比較的に難しい。トレンチの側面に沿って接続領域を形成するためには、トレンチの開口を通じて、トレンチの側面にｐ型不純物のイオン注入を行う必要がある。ここで、トレンチの開口幅は比較的に狭いことから、トレンチの側面（特に、トレンチの長手方向の両端部分を除く側面）に対するイオン注入は、必然的に浅い入射角でしか実施することができない。浅い入射角度によるイオン注入では、イオンが半導体基板内に注入され難いことから、例えばイオンに与える加速エネルギーを高くする必要がある。しかしながら、イオンに与える加速エネルギーを高くすると、例えば半導体基板内の結晶欠陥が増大するといったことが問題となる。このように、トレンチの側面に沿って接続領域を形成することは、比較的に難しい。
【０００６】
本明細書では、トレンチゲート型の半導体装置において、トレンチの側面に沿って接続領域を容易に形成し得る技術を提供する。
【課題を解決するための手段】
【０００７】
本明細書で開示される技術は、半導体装置に具現化される。この半導体装置は、上面にトレンチを有する半導体基板と、半導体基板の上面に設けられた上面電極と、半導体基板の上面とは反対側に位置する下面に設けられた下面電極と、トレンチ内にゲート絶縁膜を介して設けられたゲート電極とを備える。半導体基板は、上面電極に接触するｐ型のボディ層と、ボディ層と下面電極との間に介在するｎ型のドリフト層と、ドリフト層内に設けられているとともに、トレンチの底面に露出するｐ型のフローティング領域と、トレンチの側面に沿ってボディ層とフローティング領域との間を延びるｐ型の接続領域とを有する。トレンチは、平面視したときの長手方向に沿って、接続領域が設けられていない第１区間と接続領域が設けられている第２区間とを有する。そして、トレンチの側面の傾倒角度は、第１区間よりも第２区間において大きくなっている。
【０００８】
ここで、トレンチの側面の傾倒角度とは、トレンチの深さ方向に対してトレンチの側面が成す角度を意味する。特に、トレンチの側面が深さ方向と平行のときを基準（即ち、傾倒角度をゼロ）とし、トレンチの側面が半導体基板の上面側を向くように傾くほど、傾倒角度は大きくなるものとする。
【０００９】
上記した半導体装置では、トレンチの長手方向における一部の区間（即ち、第２区間）において、トレンチの側面の傾倒角度が大きくなっており、その傾倒角度の大きな側面に接続領域が形成されている。このような構造によると、ｐ型不純物のイオン注入によって接続領域を形成するときに、トレンチの側面に対してイオンを比較的に深い入射角で入射させることができる。これにより、例えばイオンに与える加速エネルギーを低くすることができ、それによって、例えば半導体基板内に生成される結晶欠陥を抑制することができる。その一方で、トレンチの長手方向における他の区間（即ち、第１区間）は、トレンチの側面に沿ってチャネルが形成される区間であるが、この区間では側面の傾倒角度が比較的に小さくなっている。このように、チャネルが形成される区間ではトレンチの側面が急峻に形成されていると、チャネルを通過するキャリアの移動度を高くすることができる。
【図面の簡単な説明】
【００１０】
【図１】実施例１のＭＯＳＦＥＴ１０の平面図。
【図２】図１中のＩＩ−ＩＩ線における断面図であって、トレンチ１４の第１区間Ｓ１におけるＭＯＳＦＥＴ１０の断面構造を示す。
【図３】図１中のＩＩＩ−ＩＩＩ線における断面図であって、トレンチ１４の第２区間Ｓ２におけるＭＯＳＦＥＴ１０の断面構造を示す。
【図４】トレンチ１４の開口形状（即ち、平面視したトレンチ）を模式的に示す。
【図５】トレンチ１４の形状を模式的に示す斜視図。
【図６】図４中のＶＩ−ＶＩ線における断面図であって、トレンチ１４の第１区間Ｓ１における断面形状を示す。
【図７】図４中のＶＩＩ−ＶＩＩ線における断面図であって、トレンチ１４の第２区間Ｓ２における断面形状を示す。
【図８】図４中のＶＩＩＩ−ＶＩＩＩ線における断面図であって、トレンチ１４の第３区間Ｓ３における断面形状を示す。
【図９】トレンチ１４を形成する手順の一例における第１ステップを説明する図。
【図１０】図９中のＸ−Ｘ線における断面図であって、第１のステップ後のトレンチ１４の第２区間Ｓ２における断面形状を示す。
【図１１】トレンチ１４を形成する手順の一例における第２ステップを説明する図。
【図１２】図１１中のＸＩＩ−ＸＩＩ線における断面図であって、第２ステップ後のトレンチ１４の第２区間Ｓ２における断面形状を示す。
【図１３】実施例２のＩＧＢＴ１１０の断面構造であって、特に、トレンチ１４の第１区間Ｓ１におけるＩＧＢＴ１１０の断面構造を示す。
【図１４】実施例２のＩＧＢＴ１１０の断面構造であって、特に、トレンチ１４の第２区間Ｓ２におけるＩＧＢＴ１１０の断面構造を示す。
【発明を実施するための形態】
【００１１】
本技術の一実施形態では、トレンチの開口幅が、第１区間よりも第２区間において大きいとよい。トレンチの第２区間における開口幅が大きくなるほど、ｐ型不純物のイオン注入によって接続領域を形成するときに、トレンチの側面に対してイオンをより深く入射させることができる。これにより、例えばイオンに与える加速エネルギーをさらに低くして、半導体基板内における結晶欠陥の生成をさらに抑制することができる。
【００１２】
本技術の一実施形態では、トレンチが、長手方向において第１区間と第２区間との間に位置するとともに、接続領域が設けられていない第３区間をさらに有してもよい。この場合、第３区間では、トレンチの開口幅が第１区間よりも大きいとともに、トレンチの側面の傾倒角度が第２区間よりも小さいとよい。このような構成によると、チャネルが形成されるトレンチの側面が拡大することから、半導体装置の通電に対する抵抗（いわゆるオン抵抗）を低減することができる。
【００１３】
上記した第３区間では、開口幅が第２区間と等しいとともに、側面の傾倒角度については第１区間と等しくてもよい。このような構成によると、トレンチの形状が過度に複雑となることを避けつつ、チャネルが形成されるトレンチの側面を十分に大きくすることができる。
【００１４】
本技術の一実施形態において、半導体装置はＭＯＳＦＥＴであってよい。この場合、半導体基板は、上面電極に接触するとともにゲート絶縁膜を介してゲート電極に対向し、かつ、ボディ層によってドリフト層から隔てられたｎ型のソース領域と、下面電極に接触するとともにドリフト層によってボディ層から隔てられたｎ型のドレイン層とを有するとよい。
【００１５】
本技術の一実施形態において、半導体装置はＩＧＢＴであってもよい。この場合、半導体基板は、上面電極に接触するとともにゲート絶縁膜を介して前記ゲート電極に対向し、かつ、ボディ層によってドリフト層から隔てられたｎ型のエミッタ領域と、下面電極に接触するとともにドリフト層によって前記ボディ層から隔てられたｎ型のコレクタ層とを有するとよい。また、特に限定されないが、半導体基板は、ドリフト層とコレクタ層との間に位置するｎ型のバッファ層をさらに有してもよい。
【実施例】
【００１６】
（実施例１）図面を参照して、実施例１のＭＯＳＦＥＴ１０について説明する。本実施例のＭＯＳＦＥＴ１０は、特に限定されないが、パワー半導体装置に属するものであり、例えば電動型の自動車において、コンバータやインバータのスイッチング素子として採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。
【００１７】
図１、図２、図３に示すように、ＭＯＳＦＥＴ１０は、半導体基板１２と、半導体基板１２の上面１２ａに設けられた上面電極１６と、半導体基板１２の下面１２ｂに設けられた下面電極１８と、複数のゲート電極２０とを備える。半導体基板１２の上面１２ａには、複数のトレンチ１４が設けられており、各々のトレンチ１４内には、ゲート絶縁膜２２を介してゲート電極２０が設けられている。
【００１８】
ここで、半導体基板１２の上面１２ａとは、半導体基板１２の一つの表面を意味し、半導体基板１２の下面１２ｂとは、半導体基板１２の他の一つの表面であって、上面１２ａとは反対側に位置する表面を意味する。本明細書において、「上面」及び「下面」という表現は、互いに反対側に位置する二つの表面を便宜的に区別するものであり、ＭＯＳＦＥＴ１０の製造時や使用時における姿勢を限定するものではない。
【００１９】
本実施例の半導体基板１２は、炭化ケイ素（ＳｉＣ）で構成されたＳｉＣ基板である。但し、半導体基板１２は、ＳｉＣ基板に限定されず、シリコン（Ｓｉ）基板又はその他の半導体材料で構成された基板（結晶体）であってもよい。上面電極１６と下面電極１８は、導電性を有する材料で構成されている。この材料には、特に限定されないが、Ａｌ（アルミニウム）、Ｎｉ（ニッケル）、Ｔｉ（チタン）、Ａｕ（金）といった金属材料を採用することができる。上面電極１６と下面電極１８の具体的な構成については特に限定されない。上面電極１６は、半導体基板１２の上面１２ａにオーミック接触しており、下面電極１８は、半導体基板１２の下面１２ｂにオーミック接触している。
【００２０】
ゲート電極２０は、導電性を有する材料で構成されており、その材料には、例えばポリシリコンを採用することができる。ゲート電極２０とトレンチ１４の内面１４ａ、１４ｂとの間にはゲート絶縁膜２２が介在しており、ゲート電極２０は半導体基板１２から電気的に絶縁されている。ゲート絶縁膜２２は、例えば酸化シリコンといった、絶縁性を有する材料で形成されている。また、ゲート電極２０と上面電極１６との間には、層間絶縁膜２４が設けられており、ゲート電極２０は上面電極１６とも電気的に絶縁されている。ゲート絶縁膜２２は、例えば酸化シリコンといった、絶縁性を有する材料で形成されている。
【００２１】
図２、図３に示すように、半導体基板１２は、ドレイン層３２、ドリフト層３４、ボディ層３６、及び、ソース領域３８を備える。ドレイン層３２は、ｎ型不純物（例えばリン）がドープされたｎ型の半導体領域である。ドレイン層３２は、半導体基板１２の下面１２ｂに沿って位置しており、下面電極１８に接触している。ドレイン層３２におけるｎ型不純物の濃度は十分に高く、下面電極１８はドレイン層３２にオーミック接触している。なお、ドレイン層３２の厚みや、そのｎ型不純物の濃度については、特に限定されず、適宜設計することができる。
【００２２】
ドリフト層３４は、ｎ型不純物がドープされたｎ型の半導体領域である。ドリフト層３４は、ドレイン層３２上に積層されており、半導体基板１２の全体に亘って広がっている。ドリフト層３４におけるｎ型不純物の濃度は、ドレイン層３２におけるｎ型不純物の濃度よりも低い。なお、ドリフト層３４の厚みや、ｎ型不純物の具体的な濃度については、特に限定されず、適宜設計することができる。
【００２３】
ボディ層３６は、ｐ型不純物（例えばＡｌ）がドープされたｐ型の半導体領域である。ボディ層３６は、ドリフト３４層上に積層されており、半導体基板１２の全体に亘って広がっている。ボディ層３６は、半導体基板１２の上面１２ａにおいて、上面電極１６に接触している。ここで、ボディ層３６のうち、上面電極１６に接触する部分３６ａ（コンタクト領域又はボディコンタクト領域と称されることがある）では、ｐ型不純物の濃度が高められており、これによって上面電極１６はボディ層３６にオーミック接触している。なお、ボディ層３６の厚みや、そのｐ型不純物の具体的なの濃度については、特に限定されず、適宜設計することができる。
【００２４】
ソース領域３８は、ｎ型不純物がドープされたｎ型の半導体領域である。ソース領域３８は、半導体基板１２の上面１２ａに沿って設けられており、上面電極１６に接触している。一例ではあるが、本実施例では複数のソース領域３８がストライプ状に形成されており、各々のソース領域３８は、トレンチ１４の長手方向と直交する方向に延びている。従って、半導体基板１２の上面１２ａでは、トレンチ１４の長手方向に沿って、ボディ層３６とソース領域３８とが交互に露出しており、ボディ層３６とソース領域３８との両者が上面電極１６に接触している。また、ソース領域３８は、トレンチ１４の側面１４ａにも露出しており、ゲート絶縁膜２２を介してゲート電極２０に対向している。半導体基板１２内では、ソース領域３８がボディ層３６によって取り囲まれており、ソース領域３８がボディ層３６を介してドリフト層３４から隔離されている。ソース領域３８におけるｎ型不純物の濃度は十分に高く、上面電極１６はソース領域３８にオーミック接触している。なお、ソース領域３８の形状や、ｎ型不純物の具体的な濃度については、特に限定されず、適宜設計することができる。
【００２５】
半導体基板１２はさらに、フローティング領域４０と接続領域４２とをさらに備える。フローティング領域４０は、ｐ型不純物がドープされたｐ型の半導体領域である。フローティング領域４０は、ドリフト層３４内に位置しており、トレンチ１４の底面１４ｂに沿って設けられている。フローティング領域４０は、後述する接続領域４２とともに、トレンチ１４の底面１４ｂの近傍における電界強度を抑制するために設けられている。なお、フローティング領域４０の形状や、ｐ型不純物の具体的な濃度については、特に限定されず、適宜設計することができる。
【００２６】
接続領域４２は、ｐ型不純物がドープされたｐ型の半導体領域である。接続領域４２は、トレンチ１４の側面１４ａに沿って、ボディ層３６とフローティング領域４０との間を延びている。これにより、フローティング領域４０は、接続領域４２及びボディ層３６を介して、上面電極１６と電気的に接続されている。ここで、図２、図３から理解されるように、接続領域４２は、トレンチ１４の長手方向における一部の区間にのみ設けられている。その他の区間では、図２に示すように、接続領域４２が設けられておらず、ゲート電極２０がゲート絶縁膜２２を介してドリフト層３４に対向している。これにより、接続領域４２が設けられていない区間では、ＭＯＳＦＥＴ１０がターンオンされたときに、ソース領域３８からドリフト層３４へキャリアが流れるチャネルが形成される。
【００２７】
次に、図４−図８を参照して、トレンチ１４の構造について説明する。本実施例におけるトレンチ１４は、平面視したときの長手方向（図１及び図４における上下方向）に沿って、第１区間Ｓ１、第２区間Ｓ２及び第３区間Ｓ３を有する。なお、第３区間Ｓ３は必ずしも必要とされない区間であり、トレンチ１４は少なくとも第１区間Ｓ１及び第２区間Ｓ２を有すればよい。また、本実施例では複数の第２区間Ｓ２が設けられているが、トレンチ１４は、その長手方向の両端１２ｃ（図１参照）から離れた位置に、少なくとも一つの第２区間Ｓ２を有すればよい。
【００２８】
前述したように、接続領域４２は、トレンチ１４の長手方向における一部の区間にのみ設けられており、第２区間Ｓ２は、その接続領域４２が設けられた区間である。それに対して、第１区間Ｓ１は接続領域４２が設けられていない区間である。即ち、第２区間Ｓ２では、トレンチ１４の側面１４ａに沿って接続領域４２が形成されているが（図３参照）、第１区間Ｓ１では、接続領域４２が形成されておらず、トレンチ１４の側面１４ａにドリフト層３４が露出している（図２参照）。
【００２９】
図６、図７に示すように、第１区間Ｓ１と第２区間Ｓ２とを比較すると、第１に、トレンチ１４の側面１４ａの傾倒角度Ｃ１、Ｃ２が、両区間Ｓ１、Ｓ２の間で互いに相違している。詳しくは、第１区間Ｓ１における傾倒角度Ｃ１よりも、第２区間Ｓ２における傾倒角度Ｃ２の方が大きくなっている。ここで、トレンチ１４の側面１４ａの傾倒角度とは、トレンチ１４の深さ方向Ｄに対してトレンチ１４の側面１４ａが成す角度を意味する。特に、トレンチ１４の側面１４ａが深さ方向Ｄと平行のときを基準（即ち、傾倒角度をゼロ）とし、トレンチ１４の側面１４ａが半導体基板１２の上面１２ａ側を向くように傾くほど、傾倒角度は大きくなるものとする。
【００３０】
本実施例のＭＯＳＦＥＴ１０では、トレンチ１４の長手方向における一部の区間（即ち、第２区間Ｓ２）において、トレンチ１４の側面１４ａの傾倒角度Ｃ２が大きくなっており、その緩やかに傾斜している側面１４ａに沿って、接続領域４２が形成されている。このような構造によると、ｐ型不純物のイオン注入によって接続領域４２を形成するときに、トレンチ１４の側面１４ａに対してイオンを比較的に深い入射角（即ち、小さな入射角）で入射させることができる。これにより、例えばイオンに与える加速エネルギーを低くすることでき、それによって、半導体基板１２内で生成される結晶欠陥を抑制することができる。
【００３１】
その一方で、トレンチ１４の長手方向における他の区間（例えば第１区間Ｓ１）は、トレンチ１４の側面１４ａに沿ってチャネルが形成される区間であるが、この区間では側面１４ａの傾倒角度Ｃ１が比較的に小さくなっている。一例ではあるが、第１区間Ｓ１におけるトレンチ１４の側面１４ａは、トレンチ１４の深さ方向Ｄに対して略平行であってよい。即ち、第１区間Ｓ１における傾倒角度Ｃ１は略ゼロであってよい。このように、チャネルが形成される区間でトレンチ１４の側面１４ａが急峻に形成されていると、チャネルを通過するキャリアの移動度を高くすることができる。これにより、例えばＭＯＳＦＥＴ１０のオン抵抗を低減又は維持することができる。なお、接続領域４２が形成される第２区間Ｓ２については、本来よりチャネルが形成されない区間なので、その区間においてトレンチ１４の側面１４ａの傾倒角度Ｃ２を大きくしても、ＭＯＳＦＥＴ１０のオン抵抗は特に影響を受けない。
【００３２】
本実施例のＭＯＳＦＥＴ１０では、図６、図７に示すように、トレンチ１４の開口幅Ｗ１、Ｗ２が、第１区間Ｓ１よりも第２区間Ｓ２において大きくなっている（即ち、Ｗ１＜Ｗ２）。トレンチ１４の第２区間Ｓ２における開口幅Ｗ２が大きくなるほど、ｐ型不純物のイオン注入によって接続領域４２を形成するときに、トレンチ１４の側面１４ａに対してイオンをより深い入射角で入射させることができる。これにより、例えばイオンに与える加速エネルギーをさらに低くして、半導体基板１２内における結晶欠陥の生成をさらに抑制することができる。
【００３３】
本実施例のＭＯＳＦＥＴ１０では、前述したように、トレンチ１４が第３区間Ｓ３をさらに有する。第３区間Ｓ３は、トレンチ１４の長手方向において、第１区間Ｓ１と第２区間Ｓ２との間に位置している。第３区間Ｓ３は、接続領域４２が設けられていない区間であり、第１区間Ｓ１と同様に、ＭＯＳＦＥＴ１０のターンオン時にチャネルが形成される区間である。ここで、第３区間Ｓ３におけるトレンチ１４の開口幅Ｗ３は、第１区間Ｓ１の開口幅Ｗ１よりも大きい。また、第３区間Ｓ３におけるトレンチ１４の側面１４ａの傾倒角度Ｃ３は、第２区間Ｓ２における傾倒角度Ｃ２よりも小さい。このような構成によると、第３区間Ｓ３が設けられることによって、チャネルが形成されるトレンチ１４の側面１４ａが拡大する。具体的には、図５中のハッチングが付された部分だけ、トレンチ１４の側面１４ａは拡大するが、当該ハッチングが付された部分は、トレンチ１４の側面１４ａにドリフト層３４が露出する範囲であって、ターンオン時にチャネルが形成される範囲である。このように、トレンチ１４に第３区間Ｓ３を設けることによって、チャネルが形成される範囲を拡大することができ、ＭＯＳＦＥＴ１０のオン抵抗を低減することができる。なお、図５中のハッチングが付された部分は、第３区間Ｓ３におけるトレンチ１４の側面１４ａの一部であり、その傾動角度は図８に示す角度Ｃ３と等しく、比較的に急峻となっている。これにより、当該部分に形成されるチャネルでも、キャリアの移動度が比較的に高くなるので、ＭＯＳＦＥＴ１０のオン抵抗が効果的に低減される。一例ではあるが、図５中のハッチングが付された部分を含め、第３区間Ｓ３におけるトレンチ１４の側面１４ａは、トレンチ１４の深さ方向Ｄに対して略平行であってよい。即ち、第３区間Ｓ３における傾倒角度Ｃ３は略ゼロであってよい。
【００３４】
上記した第３区間Ｓ３では、特に限定されないが、開口幅Ｗ３が第２区間Ｓ２における開口幅Ｗ２と等しいとよい。また、側面１４ａの傾倒角度Ｃ３については、第１区間Ｓ１の傾倒角度Ｃ１と等しいとよい。このような構成によると、トレンチ１４の形状が過度に複雑となることを避けつつ、チャネルが形成されるトレンチ１４の側面１４ａを十分に大きくすることができる。
【００３５】
次に、図９−図１２を参照して、トレンチ１４を形成する手順の一例を説明する。先ず、図９、図１０に示すような形状で、半導体基板１２の上面１２ａにトレンチ１４を形成する。トレンチ１４の形成は、例えばドライエッチングによって形成することができる。この段階では、第２区間Ｓ２を第１区間Ｓ１と同じ形状で形成する。即ち、第２区間Ｓ２における傾倒角度Ｃ２’及び開口幅Ｗ２’は、第１区間Ｓ１における開口幅Ｗ１及び傾倒角度Ｃ１と同じであってよい。このような形状のトレンチ１４であれば、一度のドライエッチングによって形成することができる。ここで、トレンチ１４の形成に先だって、半導体基板１２にはソース領域３８が既に形成されているとよい。この場合、トレンチ１４を形成することによって、トレンチ１４の側面１４ａにソース領域３８を露出させることができる。
【００３６】
続いて、図１１、図１２に示すように、二度目のドライエッチングを実施することによって、第２区間Ｓ２を所望の形状に成形する。即ち、第２区間Ｓ２における開口幅Ｗ２を拡大するとともに、側面１４ａの傾倒角度Ｃ２を大きくする。この工程では、例えば酸化シリコンによってトレンチ１４の全体を埋め、その後に第２区間Ｓ２の酸化シリコンを除去することによって、既に完成している第１区間Ｓ１及び第３区間Ｓ３をマスクするとよい。これにより、トレンチ１４の第２区間Ｓ２のみを選択的にエッチングすることができる。また、側面１４ａの傾倒角度Ｃ２については、ドライエッチングの条件を変更することによって、適宜調整することができる。
【００３７】
（実施例２）図１３、図１４を参照して、実施例２のＩＧＢＴ１１０について説明する。上述したＭＯＳＦＥＴ１０におけるトレンチ１４の構成は、トレンチゲート型の半導体装置に広く採用することができる。以下では、ＩＧＢＴ１１０への適用例を説明するが、ＭＯＳＦＥＴ１０と共通する構成については、同一の符号を付すことによって説明を適宜省略する。
【００３８】
ＩＧＢＴ１１０は、実施例１のＭＯＳＦＥＴ１０と同様に、半導体基板１１２と、半導体基板１１２の上面１１２ａに設けられた上面電極１６と、半導体基板１１２の下面１１２ｂに設けられた下面電極１８と、複数のゲート電極２０とを備える。半導体基板１１２の上面１１２ａには、複数のトレンチ１４が設けられており、各々のトレンチ１４内には、ゲート絶縁膜２２を介してゲート電極２０が設けられている。
【００３９】
半導体基板１１２は、実施例１のＭＯＳＦＥＴ１０と同様に、上面電極１６に接触するｐ型のボディ層３６と、ボディ層３６と下面電極１８との間に介在するｎ型のドリフト層３４と、ドリフト層３４内に位置するとともにトレンチ１４の底面１４ｂに沿って設けられたｐ型のフローティング領域４０と、トレンチ１４の側面１４ａに沿ってボディ層３６とフローティング領域４０との間を延びるｐ型の接続領域４２とを有する。トレンチ１４についても、実施例１のＭＯＳＦＥＴ１０と同様に、平面視したときの長手方向に沿って、接続領域４２が設けられていない第１区間Ｓ１と、接続領域４２が設けられている第２区間Ｓ２とを有する。そして、トレンチ１４の側面１４ａの傾倒角度Ｃ１、Ｃ２は、第１区間Ｓ１よりも第２区間Ｓ２において大きい（図４−図８参照）。本実施例においても、トレンチ１４は第３区間Ｓ３をさらに有するが、第３区間Ｓ３は必ずしも必要とされない。
【００４０】
一方、実施例１のＭＯＳＦＥＴ１０からの相違点として、半導体基板１１２は、ドレイン層３２に代えてｐ型のコレクタ層１３２を有し、かつ、ソース領域３８に代えてｎ型のエミッタ領域１３８を有する。コレクタ層１３２は、半導体基板１１２の下面１１２ｂに沿って設けられており、下面電極１８に接触している。コレクタ層１３２におけるｐ型不純物の濃度は十分に高く、下面電極１８はコレクタ層１３２にオーミック接触している。一方、エミッタ領域１３８は、半導体基板１１２の上面１１２ａに沿って設けられており、上面電極１６に接触している。エミッタ領域１３８におけるｎ型不純物の濃度は十分に高く、上面電極１６はエミッタ領域１３８にオーミック接触している。エミッタ領域１３８は、名称が異なるものの、構造面に関しては実施例１におけるソース領域３８と同じであってよい。半導体基板１１２はさらに、コレクタ層１３２とドリフト層３４との間に、ｎ型のバッファ層１３３を有する。バッファ層１３３におけるｎ型不純物の濃度は、ドリフト層３４におけるｎ型不純物の濃度よりも高い。なお、バッファ層１３３は必ずしも必要とされない。
【００４１】
上記したＩＧＢＴ１１０においても、トレンチ１４及びそれに関係する構成が実施例１のＭＯＳＦＥＴ１０と共通することから、実施例１で説明された作用及び効果を奏することができる。即ち、本実施例のＩＧＢＴ１１０の構成によれば、オン抵抗を維持又は低減しつつ、トレンチ１４の側面１４ａに沿って接続領域４２を容易に形成することができる。
【００４２】
以上、本技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。本明細書又は図面に記載された技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載された組合せに限定されるものではない。また、本明細書又は図面に例示された技術は複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４３】
１０：ＭＯＳＦＥＴ
１２、１１２：半導体基板
１２ａ、１１２ａ：半導体基板の上面
１２ｂ、１１２ｂ：半導体基板の下面
１４：トレンチ
１４ａ：トレンチの側面
１４ｂ：トレンチの底面
１６：上面電極
１８：下面電極
２０：ゲート電極
２２：ゲート絶縁膜
３２：ドレイン層
３４：ドリフト層
３６：ボディ層
３８：ソース領域
４０：フローティング領域
４２：接続領域
１３２：コレクタ層
１３３：バッファ層
１３８：エミッタ領域
Ｃ１、Ｃ２、Ｃ３：トレンチの側面の傾倒角度
Ｄ：トレンチの深さ方向
Ｓ１：トレンチの第１区間
Ｓ２：トレンチの第２区間
Ｓ３：トレンチの第３区間
Ｗ１、Ｗ２、Ｗ２’、Ｗ３：トレンチの開口幅
【図１】
2019040954.tif 000003
【図２】
2019040954.tif 000004
【図３】
2019040954.tif 000005
【図４】
2019040954.tif 000006
【図５】
2019040954.tif 000007
【図６】
2019040954.tif 000008
【図７】
2019040954.tif 000009
【図８】
2019040954.tif 000010
【図９】
2019040954.tif 000011
【図１０】
2019040954.tif 000012
【図１１】
2019040954.tif 000013
【図１２】
2019040954.tif 000014
【図１３】
2019040954.tif 000015
【図１４】
2019040954.tif 000016