(57)【要約】【課題】簡易に製造することができ、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にし、耐量低下を抑えることができる半導体装置および半導体装置の製造方法を提供する。【解決手段】半導体装置は、ｎ+型炭化珪素基板１０のおもて面にｎ型炭化珪素エピタキシャル層１が設けられる。ｎ型炭化珪素エピタキシャル層１の内部に第１ｐ+型ベース領域４が設けられ、主電流が流れる活性領域の外周部に、耐圧構造領域２０が設けられる。第１ｐ+型ベース領域４とｎ+型炭化珪素基板１０のおもて面との距離Ｘは、耐圧構造領域２０とｎ+型炭化珪素基板１０のおもて面との距離Ｙより小さい。【選択図】図１
2019004078.tif 000002
【特許請求の範囲】
【請求項１】
シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板と、
前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、
前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、
前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、
前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる第２導電型のワイドバンドギャップ半導体層と、
前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域と、
前記ソース領域と接し、かつ前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチと、
前記トレンチ内部にゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極上に設けられた層間絶縁膜と、
前記第２導電型のワイドバンドギャップ半導体層および前記第１導電型のソース領域に接触するソース電極と、
前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、
を備え、
前記ソース電極と前記ドレイン電極の間で主電流が流れる活性領域と、
前記活性領域の外周部に、第２導電型の耐圧構造領域と、が設けられ、
前記第１ベース領域と前記ワイドバンドギャップ半導体基板のおもて面との距離が、前記耐圧構造領域と前記ワイドバンドギャップ半導体基板のおもて面との距離より小さいことを特徴とする半導体装置。
【請求項２】
前記耐圧構造領域の一部は、前記第１ベース領域上に設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記耐圧構造領域の不純物濃度は、１．０×１０17／ｃｍ3以上であり、
前記耐圧構造領域は、前記第１ベース領域より５．０μｍ以上外側まで設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
シリコンよりもバンドギャップが広い前記半導体は、炭化珪素であることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
【請求項５】
シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層を形成する第１工程と、
前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に第２導電型の第１ベース領域を形成する第２工程と、
前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に第２導電型の第２ベース領域を形成する第３工程と、
前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に、シリコンよりもバンドギャップが広い半導体からなる第２導電型のワイドバンドギャップ半導体層を形成する第４工程と、
前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に第１導電型のソース領域を形成する第５工程と、
前記ソース領域および前記トレンチを含む活性領域の外周部に、第２導電型の耐圧構造領域を形成する第６工程と、
前記ソース領域に接し、かつ前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチを形成する第７工程と、
前記トレンチ内部にゲート絶縁膜を介してゲート電極を形成する第８工程と、
前記ゲート電極上に層間絶縁膜を形成する第９工程と、
前記第２導電型のワイドバンドギャップ半導体層および前記第１導電型のソース領域に接触するソース電極を形成する第１０工程と、
前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する第１１工程と、
を含み、
前記第６工程では、前記第１ベース領域と前記ワイドバンドギャップ半導体基板のおもて面との距離を、前記耐圧構造領域と前記ワイドバンドギャップ半導体基板のおもて面との距離より小さく形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｅｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
【０００３】
しかしながら、縦型ＭＯＳＦＥＴにトレンチ構造を形成するとチャネルを垂直方向に形成するためにトレンチ内壁全域をゲート絶縁膜で覆う構造となり、ゲート絶縁膜のトレンチ底部の部分がドレイン電極に近づくため、ゲート絶縁膜のトレンチ底部の部分に高電界が印加されやすい。特に、ワイドバンドギャップ半導体（シリコン（Ｓｉ）よりもバンドギャップが広い半導体、例えば、炭化珪素（ＳｉＣ））では超高耐圧素子を作製するため、トレンチ底部のゲート絶縁膜への悪影響は、信頼性を大きく低下させる。
【０００４】
このような課題を解消する方法として、トレンチ底部の電界強度を緩和させるために、ｐ型ベース領域に接し、かつトレンチ底部より深い位置に達するｐ型領域を形成し、トレンチ底部よりも深い位置にｐｎ接合を形成する構造が提案されている（例えば、下記特許文献１参照）。また、トレンチ底部にｐ型領域を形成する構造が提案されている（例えば、下記特許文献２参照）。また、ｐ型ベース領域に接し、かつトレンチ底部より深い位置に達するｐ型領域を形成し、トレンチ底部よりも深い位置にｐｎ接合を形成する構造とトレンチ底部にｐ型領域を形成する構造を組み合わせた構造が提案されている（例えば、下記特許文献３参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５５３９９３１号公報
【特許文献２】米国特許第６１８０９５８号公報
【特許文献３】特開２００９−２６０２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術を用いてｐｎ接合を形成した場合、ｐｎ接合をトレンチ底部より深い位置、もしくは、トレンチに近い位置に形成しなければ耐電圧が確保できないため、製造が非常に困難である。また、特許文献２の技術を用いてｐ型領域を形成した場合、トレンチ側壁のゲート絶縁膜に高電界が印加されやすくなり、オン状態では電流経路が狭くなるため、オン抵抗が高くなる。また、特許文献３の技術を用いてトレンチから離れた位置に深いｐ構造とトレンチ底部のｐ型領域の両方を形成した場合、オン抵抗を下げるためにトレンチ下部のｐ領域の幅をトレンチ幅より狭くしているため、トレンチ底部のコーナー部へ高電界が緩和されない。さらに、特許文献３では、ｐｎ接合がトレンチ直下（ドレイン側）の領域に広く形成されるため、活性部の耐電圧がワイドバンドギャップ半導体の性能限界近くまで上がる。これにより、活性部の耐電圧が耐圧構造部の耐電圧以上になりやすく素子の耐量を低下させる虞がある。
【０００７】
この発明は、上述した従来技術による課題を解消するため、簡易に製造することができ、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にし、耐量低下を抑えることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層が設けられる。前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に第２導電型の第１ベース領域が設けられる。前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に第２導電型の第２ベース領域が設けられる。前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に、シリコンよりもバンドギャップが広い半導体からなる第２導電型のワイドバンドギャップ半導体層が設けられる。前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に第１導電型のソース領域が設けられる。前記ソース領域と接し、かつ前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチが設けられる。前記トレンチ内部にゲート絶縁膜を介してゲート電極が設けられる。前記ゲート電極上に層間絶縁膜が設けられる。前記第２導電型のワイドバンドギャップ半導体層および前記第１導電型のソース領域に接触するソース電極が設けられる。前記ワイドバンドギャップ半導体基板の裏面にドレイン電極が設けられる。前記ソース電極と前記ドレイン電極の間で主電流が流れる活性領域と、前記活性領域の外周部に、第２導電型の耐圧構造領域と、が設けられる。前記第１ベース領域と前記ワイドバンドギャップ半導体基板のおもて面との距離が、前記耐圧構造領域と前記ワイドバンドギャップ半導体基板のおもて面との距離より小さい。
【０００９】
また、この発明にかかる半導体装置は、上述した発明において、前記耐圧構造領域の一部は、前記第１ベース領域上に設けられていることを特徴とする。
【００１０】
また、この発明にかかる半導体装置は、上述した発明において、前記耐圧構造領域の不純物濃度は、１．０×１０17／ｃｍ3以上であり、前記耐圧構造領域は、前記第１ベース領域より５．０μｍ以上外側まで設けられていることを特徴とする。
【００１１】
また、この発明にかかる半導体装置は、上述した発明において、シリコンよりもバンドギャップが広い前記半導体は、炭化珪素であることを特徴とする。
【００１２】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層を形成する第１工程を行う。次に、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に第２導電型の第１ベース領域を形成する第２工程を行う。次に、前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に第２導電型の第２ベース領域を形成する第３工程を行う。次に、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に、シリコンよりもバンドギャップが広い半導体からなる第２導電型のワイドバンドギャップ半導体層を形成する第４工程を行う。次に、前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に第１導電型のソース領域を形成する第５工程を行う。次に、前記ソース領域および前記トレンチを含む活性領域の外周部に、第２導電型の耐圧構造領域を形成する第６工程を行う。次に、前記ソース領域に接し、かつ前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチを形成する第７工程を行う。次に、前記トレンチ内部にゲート絶縁膜を介してゲート電極を形成する第８工程を行う。次に、前記ゲート電極上に層間絶縁膜を形成する第９工程を行う。次に、前記第２導電型のワイドバンドギャップ半導体層および前記第１導電型のソース領域に接触するソース電極を形成する第１０工程を行う。次に、前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する第１１工程を行う。前記第６工程では、前記第１ベース領域と前記ワイドバンドギャップ半導体基板のおもて面との距離を、前記耐圧構造領域と前記ワイドバンドギャップ半導体基板のおもて面との距離より小さく形成する。
【００１３】
上述した発明によれば、ｎ+型炭化珪素基板（第１導電型のワイドバンドギャップ半導体基板）の第１主面に対する第１ｐ+型ベース領域（第２導電型の第１ベース領域）の距離は、ｎ+型炭化珪素基板の第１主面に対する耐圧構造領域の距離よりも小さい。これにより、活性部の耐電圧を抑えることができ、耐圧構造部の耐圧設計を容易にし、耐量低下を抑えた構造とすることができる。
【発明の効果】
【００１４】
本発明にかかる半導体装置および半導体装置の製造方法によれば、簡易に製造することができ、トレンチ底部のゲート絶縁膜の電界強度を緩和させ、活性部の耐電圧を抑えることにより耐圧構造部の耐電圧設計を容易にし、耐量低下を抑えることができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。
【図２】実施の形態にかかる炭化珪素半導体装置の図１のＡ−Ａ’部分の表面図である。
【図３】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。
【図４】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。
【図５】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。
【図６】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。
【図７】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。
【図８】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。
【図９】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その７）。
【図１０】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その８）。
【図１１】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その９）。
【図１２】実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１０）。
【図１３】実施の形態にかかる炭化珪素半導体装置の実施例と比較例の耐電圧を示す表である。
【発明を実施するための形態】
【００１６】
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および−を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“−”はその直後の指数につくバーを意味しており、指数の前に“−”を付けることで負の指数をあらわしている。
【００１７】
（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製された炭化珪素半導体装置について、ＭＯＳＦＥＴを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。
【００１８】
図１では、素子構造が形成されオン状態のときに基板の厚さ方向に主電流が流れる活性領域だけでなく、活性領域の周囲を囲んで耐圧を保持する端部領域の構成も示す。図１において、トレンチ１８等の素子構造が設けられている部分が活性領域であり、トレンチ１８等の素子構造が設けられていない部分が端部領域である。最初に、活性領域について説明する。
【００１９】
図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型のワイドバンドギャップ半導体基板）１０の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）、にｎ型炭化珪素エピタキシャル層（第１導電型のワイドバンドギャップ半導体層）１が堆積されている。
【００２０】
ｎ+型炭化珪素基板１０は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ型炭化珪素エピタキシャル層１は、ｎ+型炭化珪素基板１０よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。ｎ型炭化珪素エピタキシャル層１の、ｎ+型炭化珪素基板１０側に対して反対側の表面は、ｎ型高濃度領域６が形成されている。ｎ型高濃度領域６は、ｎ+型炭化珪素基板１０よりも低くｎ型炭化珪素エピタキシャル層１よりも高い不純物濃度で、例えば窒素がドーピングされている高濃度ｎ型ドリフト層である。以下、ｎ+型炭化珪素基板１０とｎ型炭化珪素エピタキシャル層１と後述するｐ型炭化珪素エピタキシャル層（第２導電型のワイドバンドギャップ半導体層）３とを併せて炭化珪素半導体基体とする。
【００２１】
図１に示すように、ｎ+型炭化珪素基板１０の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極１３が設けられている。裏面電極１３は、ドレイン電極を構成する。裏面電極１３の表面には、ドレイン電極パッド１５が設けられている。
【００２２】
炭化珪素半導体基体の第１主面側（ｐ型炭化珪素エピタキシャル層３側）には、トレンチ構造が形成されている。具体的には、トレンチ１８は、ｐ型炭化珪素エピタキシャル層３のｎ+型炭化珪素基板１０側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型炭化珪素エピタキシャル層３を貫通してｎ型炭化珪素エピタキシャル層１に達する。トレンチ１８の内壁に沿って、トレンチ１８の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１８内のゲート絶縁膜９の内側にゲート電極１６が形成されている。ゲート絶縁膜９によりゲート電極１６が、ｎ型炭化珪素エピタキシャル層１およびｐ型炭化珪素エピタキシャル層３と絶縁されている。ゲート電極１６の一部は、トレンチ１８の上方（ソース電極パッド１４側）からソース電極パッド１４側に突出していてもよい。
【００２３】
ｎ型炭化珪素エピタキシャル層１のｎ+型炭化珪素基板１０側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、第１ｐ+型ベース領域（第２導電型の第１ベース領域）４と第２ｐ+型ベース領域（第２導電型の第２ベース領域）５が選択的に設けられている。第２ｐ+型ベース領域５はトレンチ１８の下に形成されており、第２ｐ+型ベース領域５の幅はトレンチ１８の幅よりも広い。第１ｐ+型ベース領域４と第２ｐ+型ベース領域５は、例えばアルミニウム（Ａｌ）がドーピングされている。
【００２４】
第１ｐ+型ベース領域４の一部をトレンチ１８側に延在させることで第２ｐ+型ベース領域５に接続した構造となっていてもよい。この場合、第１ｐ+型ベース領域４の一部は、第１ｐ+型ベース領域４と第２ｐ+型ベース領域５とが並ぶ方向（以下、第１方向とする）ｘと直交する方向（以下、第２方向とする）ｙに、ｎ型高濃度領域６と交互に繰り返し配置された平面レイアウトを有していてもよい。第１、２ｐ+型ベース領域４、５の平面レイアウトの一例を図２に示す。図２は、実施の形態にかかる炭化珪素半導体装置の図１のＡ−Ａ’部分の表面図である。
【００２５】
図２には、第１ｐ+型ベース領域４の一部１７によって第１、２ｐ+型ベース領域４、５が接続された状態を示す（ハッチングされた部分）。例えば、図２のように、第１ｐ+型ベース領域４の一部１７を第１方向ｘの両側のトレンチ１８側に延在し、第２ｐ+型ベース領域５の一部と接続する構造を第２方向ｙに周期的に配置してもよい。その理由は、第２ｐ+型ベース領域５とｎ型炭化珪素エピタキシャル層１の接合部分でアバランシェ降伏が起こったときに発生するホールを効率よくソース電極１２に退避させることでゲート絶縁膜９への負担を軽減し信頼性をあげるためである。
【００２６】
ｎ型炭化珪素エピタキシャル層１の基体第１主面側には、ｐ型炭化珪素エピタキシャル層（第２導電型のワイドバンドギャップ半導体層）３が設けられている。ｐ型炭化珪素エピタキシャル層３の内部には、基体第１主面側にｎ+型ソース領域（第１導電型のソース領域）７およびｐ++型コンタクト領域８が選択的に設けられている。ｎ+型ソース領域７はトレンチ１８に接している。また、ｎ+型ソース領域７およびｐ++型コンタクト領域８は互いに接する。また、ｎ型炭化珪素エピタキシャル層１の基体第１主面側の表面層の第１ｐ+型ベース領域４と第２ｐ+型ベース領域５に挟まれた領域と、ｐ型炭化珪素エピタキシャル層３と第２ｐ+型ベース領域５に挟まれた領域にｎ型高濃度領域６が設けられている。
【００２７】
図１では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチ構造のＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。
【００２８】
層間絶縁膜１１は、炭化珪素半導体基体の第１主面側の全面に、トレンチ１８に埋め込まれたゲート電極１６を覆うように設けられている。ソース電極１２は、層間絶縁膜１１に開口されたコンタクトホールを介して、ｎ+型ソース領域７およびｐ++型コンタクト領域８に接する。ソース電極１２は、層間絶縁膜１１によって、ゲート電極１６と電気的に絶縁されている。ソース電極１２上には、ソース電極パッド１４が設けられている。
【００２９】
次に、端部領域について説明する。端部領域では、全域にわたってｐ型炭化珪素エピタキシャル層３が除去され、炭化珪素半導体基体のおもて面に端部領域を活性領域よりも低くした（ドレイン側に凹ませた）段差が形成され、段差の底面にｎ型炭化珪素エピタキシャル層１が露出されている。また、端部領域には、電界緩和を目的としたリング状の低不純物濃度の耐圧構造領域２０が設けられている。また、耐圧構造領域２０の外側（チップ端部側）にチャネルストッパとして機能するｎ+型半導体領域２１が設けられている。また、耐圧構造領域２０の一部は、第１ｐ+型ベース領域４上に設けられていることが好ましい。ｐ++型コンタクト領域８は、段差部分を覆い、かつその端部が第１ｐ+型ベース領域４内までとなっている。ｐ++型コンタクト領域８が段差部分を覆うことで、耐圧構造部のホールの抜きを良くしてダイナミックアバランシェ耐量を強くすることができる。また、ｐ++型コンタクト領域８の端部が第１ｐ+型ベース領域４を越えてしまうと、耐圧構造部を広げなければならず、活性領域の面積が減ってしまうが、第１ｐ+型ベース領域４内とすることで耐圧構造部を更に広くする必要がなくなる。
【００３０】
ここで、実施の形態では、ｎ+型炭化珪素基板１０の第１主面に対する第１ｐ+型ベース領域４の距離Ｘは、ｎ+型炭化珪素基板１０の第１主面に対する耐圧構造領域２０の距離Ｙよりも小さい構造である（Ｘ＜Ｙ）。この構造は、第１ｐ+型ベース領域４および耐圧構造領域２０はＡｌ+イオン注入により形成されるため、Ａｌ+イオン注入時の加速エネルギーを調整することで実現可能である。また、イオン注入領域のマスク酸化膜を完全に剥離することなく、ある一定の膜厚のみ残存させることでも、この構造を形成可能である。
【００３１】
また、耐圧構造領域２０の不純物濃度は１．０×１０17／ｃｍ3以上とし、第１ｐ+型ベース領域４からのはみだし量Ｚは５．０μｍ以上とすることが好ましい。このような設計とすることで電界が第１ｐ+型ベース領域４の端部に集中することを回避でき、さらに耐圧構造領域２０の不純物濃度が高いことで、ホールの流れ量が抑制され耐量が高まる効果が得られる。
【００３２】
（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図３〜図１２は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
【００３３】
まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１０を用意する。そして、このｎ+型炭化珪素基板１０の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできた第１ｎ型炭化珪素エピタキシャル層１ａを、例えば１０μｍ程度の厚さまでエピタキシャル成長させる。この第１ｎ型炭化珪素エピタキシャル層１ａは、ｎ型炭化珪素エピタキシャル層１となる。第１ｎ型炭化珪素エピタキシャル層１ａの不純物濃度が３×１０15／ｃｍ3程度となるように形成してもよい。
【００３４】
次に、第１ｎ型炭化珪素エピタキシャル層１ａの表面上に、厚さ１．５μｍの酸化珪素（ＳｉＯ2）膜をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。そして、アルミニウム等のｐ型の不純物を、酸化珪素膜の開口部に注入し、深さ０．５μｍ程度の下部第１ｐ+型ベース領域４ａを形成する。下部第１ｐ+型ベース領域４ａと同時に、トレンチ１８の底部となる第２ｐ+型ベース領域５を形成してもよい。下部第１ｐ+型ベース領域４ａおよび第２ｐ+型ベース領域５の不純物濃度を例えば５×１０18／ｃｍ3程度に設定する。ここまでの状態が図３に示されている。
【００３５】
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第１ｎ型炭化珪素エピタキシャル層１ａの表面領域の一部に、例えば深さ０．５μｍ程度の下部ｎ型高濃度領域６ａを設ける。下部ｎ型高濃度領域６ａの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。
【００３６】
次に、第１ｎ型炭化珪素エピタキシャル層１ａの表面上に、窒素等のｎ型の不純物をドーピングした第２ｎ型炭化珪素エピタキシャル層１ｂを、０．５μｍ程度の厚さで形成する。第２ｎ型炭化珪素エピタキシャル層１ｂの不純物濃度が３×１０15／ｃｍ3程度となるように設定する。以降、第１ｎ型炭化珪素エピタキシャル層１ａと第２ｎ型炭化珪素エピタキシャル層１ｂを合わせて、ｎ型炭化珪素エピタキシャル層１となる。
【００３７】
次に、第２ｎ型炭化珪素エピタキシャル層１ｂの表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。そして、アルミニウム等のｐ型の不純物を、酸化珪素膜の開口部に注入し、深さ０．５μｍ程度の上部第１ｐ+型ベース領域４ｂを、下部第１ｐ+型ベース領域４ａに重なるように形成する。下部第１ｐ+型ベース領域４ａと上部第１ｐ+型ベース領域４ｂは連続した領域を形成し、第１ｐ+型ベース領域４となる。上部第１ｐ+型ベース領域４ｂの不純物濃度を例えば５×１０18／ｃｍ3程度となるように設定する。
【００３８】
次に、イオン注入用マスクの一部を除去し、開口部に窒素等のｎ型の不純物をイオン注入し、第２炭化珪素エピタキシャル層１ｂの表面領域の一部に、例えば深さ０．５μｍ程度の上部ｎ型高濃度領域６ｂを設ける。上部ｎ型高濃度領域６ｂの不純物濃度を例えば１×１０17／ｃｍ3程度に設定する。この上部ｎ型高濃度領域６ｂと下部ｎ型高濃度領域ｎ型領域６ａは少なくとも一部が接するように形成され、ｎ型高濃度領域６を形成する。ただし、このｎ型高濃度領域６が基板全面に形成される場合と、形成されない場合がある。ここまでの状態が図４に示されている。
【００３９】
次に、ｎ型炭化珪素エピタキシャル層１の表面上に、アルミニウム等のｐ型不純物をドーピングしたｐ型炭化珪素エピタキシャル層３を１．３μｍ程度の厚さで形成する。ｐ型炭化珪素エピタキシャル層３の不純物濃度は４×１０17／ｃｍ3程度に設定する。ここまでの状態が図５に示されている。図５は、炭化珪素半導体素子の端部領域を示している。
【００４０】
次に、ｐ型炭化珪素エピタキシャル層３上にフォトリソグラフにより素子中央部にフォトレジストを形成し、このフォトレジストをマスクとして、六フッ化硫黄（ＳＦ6）等のフッ素系ガスを用いたドライエッチングを行い、ｐ型炭化珪素エピタキシャル層３の周囲を１．３μｍ程度の深さで除去し、第１段目のメサ１００を作製する。メサ側面の底部は、ｎ型炭化珪素エピタキシャル層１中に形成された第１ｐ+型ベース領域４と接しており、かつメサ側面の中央にｎ+型炭化珪素基板１０と概平行な面が形成されている。ここまでの状態が図６に示されている。図６は、炭化珪素半導体素子の端部領域を示している。
【００４１】
次に、ｐ型炭化珪素エピタキシャル層３および露出したｎ型炭化珪素エピタキシャル層１の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。この開口部にリン（Ｐ）等のｎ型の不純物をイオン注入し、ｐ型炭化珪素エピタキシャル層３の表面の一部にｎ+型ソース領域７を形成する。ｎ+型ソース領域７の不純物濃度は、ｐ型炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。次に、ｎ+型ソース領域７形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｐ型炭化珪素エピタキシャル層３の表面の一部にアルミニウム等のｐ型の不純物をイオン注入し、ｐ++型コンタクト領域８を設ける。ｐ++型コンタクト領域８の不純物濃度は、ｐ型炭化珪素エピタキシャル層３の不純物濃度より高くなるように設定する。ここまでの状態が図７に示されている。
【００４２】
また、図８に示すようにｐ++型コンタクト領域８の形成と同時にイオン注入される領域は、活性領域上から第１ｐ+型ベース領域４を被覆しｎ型炭化珪素エピタキシャル層１の表面上まで広げることも可能である。
【００４３】
次に、ｐ型炭化珪素エピタキシャル層３および露出したｎ型炭化珪素エピタキシャル層１の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを形成する。この開口部にアルミニウム等のｐ型の不純物をイオン注入し、露出したｎ型炭化珪素エピタキシャル層１の表面の低不純物濃度の耐圧構造領域２０を設ける。同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｎ型炭化珪素エピタキシャル層１の表面の一部にｎ型の不純物をイオン注入し、ｎ+型半導体領域２１を設ける。ここまでの状態が図９に示されている。また、耐圧構造領域２０は第１ｐ+型ベース領域４の端部から素子の外側の領域に形成する構造や、図１０に示すようにメサ側面から素子の外側の領域に形成する構造をとることができる。
【００４４】
次に、１７００℃程度の不活性ガス雰囲気で熱処理を行い、第１ｐ+型ベース領域４、第２ｐ+型ベース領域５、ｎ+型ソース領域７、ｐ++型コンタクト領域８の活性化処理を実施した後に、ｐ型炭化珪素エピタキシャル層３および露出したｎ型炭化珪素エピタキシャル層１の表面上に、厚さ１．５μｍの酸化珪素膜をプラズマＣＶＤ等の方法で堆積し、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを作製する。次に、ドライエッチングによってｐ型炭化珪素エピタキシャル層３を貫通し、ｎ型炭化珪素エピタキシャル層１に達するトレンチ１８を形成する。トレンチ１８の底部はｎ型炭化珪素エピタキシャル層１に形成された第１ｐ+型ベース領域４に達しても良い。次に、トレンチ形成用マスクを除去する。ここまでの状態が図１１に示されている。
【００４５】
次に、ｎ+型ソース領域７、ｐ++型コンタクト領域８、トレンチ１８の表面に沿ったトレンチ１８の底部および側部に酸化膜を形成する。この酸化膜は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、この酸化膜はプラズマＣＶＤ法や、ＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）のような気相成長法によって堆積してもよい。
【００４６】
次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ１８内を埋めるように形成しても良い。この多結晶シリコン層をフォトリソグラフによりパターニングし、トレンチ１８内部に残すことによって、ゲート電極１６を設ける。ゲート電極１６の一部はトレンチ１８外部に突出していても良い。
【００４７】
次に、ゲート絶縁膜９およびゲート電極１６を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を設ける。層間絶縁膜１１およびゲート絶縁膜９をフォトリソグラフによりパターニングしｎ+型ソース領域７およびｐ++型コンタクト領域８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。
【００４８】
次に、コンタクトホール内および層間絶縁膜１１の上にソース電極１２となるニッケル（Ｎｉ）等の導電性の膜を設ける。この導電性の膜をフォトリソグラフによりパターニングし、コンタクトホール内にのみソース電極１２を残す。
【００４９】
次に、ｎ+型炭化珪素半導体基板１０の第２主面上に、ニッケル等のドレイン電極１３を設ける。この後、１０００℃程度の不活性ガス雰囲気で熱処理を行って、ｎ+型ソース領域７、ｐ++型コンタクト領域８およびｎ+型炭化珪素半導体基板１０とオーミック接合するソース電極１２およびドレイン電極１３を形成する。
【００５０】
次に、ｎ+炭化珪素半導体基板１０の第１主面上に、スパッタ法によって５μｍ程度の厚さのアルミニウム膜を堆積し、フォトリソグラフによりソース電極１２および層間絶縁膜１１を覆うようにアルミニウムを除去し、ソース電極パッド１４を形成する。
【００５１】
次に、ドレイン電極１３の表面に、例えばチタン（Ｔｉ）、ニッケルおよび金（Ａｕ）を順に積層することによって、ドレイン電極パッド１５を設ける。以上のようにして、図１および図２に示す半導体装置が完成する。
【００５２】
以上、説明したように、実施の形態にかかる半導体装置によれば、ｎ+型炭化珪素基板の第１主面に対する第１ｐ+型ベース領域の距離は、ｎ+型炭化珪素基板の第１主面に対する耐圧構造領域の距離よりも小さい。これにより、活性部の耐電圧を抑えることができ、耐圧構造部の耐圧設計を容易にし、耐量低下を抑えた構造とすることができる。
【００５３】
（実施例）
実施の形態に示す半導体装置において、ｎ+型炭化珪素基板１の第１主面に対する第１ｐ+型ベース領域４の距離Ｘとｎ+型炭化珪素基板１の第１主面に対する低不純物濃度の耐圧構造領域２０の距離Ｙについて、検証実験を実施した。
【００５４】
実施例では、ｎ+型炭化珪素基板１の第１主面に対する第１ｐ+型ベース領域４の距離Ｘがｎ+型炭化珪素基板１の第１主面に対する低不純物濃度の耐圧構造領域２０の距離Ｙよりも小さい構造（Ｘ＜Ｙ）を作成した。第１ｐ+型ベース領域４の厚さは、０．２μｍ〜１．０μｍの範囲が好ましく本例では０．５μｍとした。耐圧構造領域２０の厚さは、０．１μｍ〜０．８μｍが好ましく本例では０．４μｍとした。Ｙ−Ｘは０．１μｍ〜０．９μｍが好ましく本例では０．３μｍとした。
【００５５】
また、比較例１として、ｎ+型炭化珪素基板１の第１主面に対する第１ｐ+型ベース領域４の距離Ｘがｎ+型炭化珪素基板１の第１主面に対する低不純物濃度の耐圧構造領域２０の距離Ｙが同等の構造（Ｘ＝Ｙ）を作成した。距離Ｘ、距離Ｙの調整方法は実施の形態と同様の方法で行った。
【００５６】
また、比較例２として、ｎ+型炭化珪素基板１の第１主面に対する第１ｐ+型ベース領域４の距離Ｘがｎ+型炭化珪素基板１の第１主面に対する低不純物濃度の耐圧構造領域２０の距離Ｙよりも大きい構造（Ｘ＞Ｙ）を作成した。距離Ｘ、距離Ｙの調整方法は実施の形態と同様の方法で行った。
【００５７】
上記の方法で作製したデバイスの各種特性評価を実施した。耐圧特性では同じウエハ上に実施例、比較例１、比較例２と同様の耐圧構造領域２０をもち、活性部はＰＮダイオードとした場合の素子を作製、測定した。
【００５８】
図１３は、実施の形態にかかる炭化珪素半導体装置の実施例と比較例の耐電圧を示す表である。ＰＮダイオードの耐電圧は約１７００Ｖであったのに対して、実施例は１５００Ｖで活性部の破壊が確認された。
【００５９】
また、比較例１および比較例２については、ＰＮダイオードと同等の耐電圧（１７００Ｖ）が確認され、破壊個所の耐圧構造部であった。このことから、比較例１および比較例２では、活性部の耐圧は耐圧構造部よりも大きいことがわかる。さらに、耐圧構造部は活性部よりもアバランシェを引き起こす面積が狭いため、耐圧構造部で破壊が起きるときは、活性部で破壊が起きるときよりもアバランシェ耐量が低下していることになる。上記の検証結果から、実施例に対し比較例１および比較例２はアバランシェ耐量が小さいことが分かった。
【００６０】
以上の検証結果より、実施の形態の炭化珪素半導体装置では、活性部の耐電圧を抑えることにより耐圧構造部の耐圧設計を容易にし、耐量低下を抑えた構造のワイドバンドギャップ半導体装置を提供できることが確認された。
【００６１】
以上において本発明では、炭化珪素でできた炭化珪素基板の主面を（０００１）面とし当該（０００１）面上にＭＯＳを構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体、基板主面の面方位などを種々変更可能である。
【００６２】
また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
【産業上の利用可能性】
【００６３】
以上のように、本発明にかかる半導体装置は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
【符号の説明】
【００６４】
１  ｎ型炭化珪素エピタキシャル層
１ａ  第１ｎ型炭化珪素エピタキシャル層
１ｂ  第２ｎ型炭化珪素エピタキシャル層
３  ｐ型炭化珪素エピタキシャル層
４  第１ｐ+型ベース領域
４ａ  下部第１ｐ+型ベース領域
４ｂ  上部第１ｐ+型ベース領域
５  第２ｐ+型ベース領域
６  ｎ型高濃度領域
６ａ  下部ｎ型高濃度領域
６ｂ  上部ｎ型高濃度領域
７  ｎ+型ソース領域
８  ｐ++型コンタクト領域
９  ゲート絶縁膜
１０  ｎ+型炭化珪素基板
１１  層間絶縁膜
１２  ソース電極
１３  裏面電極（ドレイン電極）
１４  ソース電極パッド
１５  ドレイン電極パッド
１６  ゲート電極
１８  トレンチ
２０  耐圧構造領域
２１  ｎ+型半導体領域
【図１】
2019004078.tif 000003
【図２】
2019004078.tif 000004
【図３】
2019004078.tif 000005
【図４】
2019004078.tif 000006
【図５】
2019004078.tif 000007
【図６】
2019004078.tif 000008
【図７】
2019004078.tif 000009
【図８】
2019004078.tif 000010
【図９】
2019004078.tif 000011
【図１０】
2019004078.tif 000012
【図１１】
2019004078.tif 000013
【図１２】
2019004078.tif 000014
【図１３】
2019004078.tif 000015