(57)【要約】【課題】簡素な回路構成で高性能な時間デジタル変換を実現できる時間デジタル変換回路、回路装置等の提供。【解決手段】時間デジタル変換回路２０は、第１、第２の信号ＳＴＡ、ＳＴＰに応じて発振動作を開始して、第１、第２のクロック信号ＣＲ１、ＣＲ２を出力する第１、第２の発振回路２１、２２と、第１、第２のクロック信号ＣＲ１、ＣＲ２を第１の基準クロック信号ＲＣＫ１でサンプリングして、第１、第２の出力信号ＳＱ１、ＳＱ２を出力する第１、第２のサンプリング回路ＳＰ１、ＳＰ２と、第１、第２のサンプリング回路ＳＰ１、ＳＰ２の第１、第２の出力信号ＳＱ１、ＳＱ２に基づいて、第１のクロック信号ＣＲ１の第１の周波数情報及び第１の位相情報と、第２のクロック信号ＣＲ２の第２の周波数情報及び第２の位相情報を求めて、第１、第２の信号ＳＴＡ、ＳＴＰの遷移タイミングの時間差に対応するデジタル値を求める処理回路４０を含む。【選択図】図１
2019039799.tif 000002
【特許請求の範囲】
【請求項１】
第１の信号に応じて発振動作を開始して、第１のクロック信号を出力する第１の発振回路と、
第２の信号に応じて発振動作を開始して、第２のクロック信号を出力する第２の発振回路と、
前記第１のクロック信号を第１の基準クロック信号でサンプリングして、第１の出力信号を出力する第１のサンプリング回路と、
前記第２のクロック信号を前記第１の基準クロック信号でサンプリングして、第２の出力信号を出力する第２のサンプリング回路と、
前記第１のサンプリング回路の前記第１の出力信号と前記第２のサンプリング回路の前記第２の出力信号に基づいて、前記第１のクロック信号の第１の周波数情報及び第１の位相情報と、前記第２のクロック信号の第２の周波数情報及び第２の位相情報を求め、前記第１、第２の周波数情報と前記第１、第２の位相情報に基づいて、前記第１の信号と前記第２の信号の遷移タイミングの時間差に対応するデジタル値を求める処理回路と、
を含むことを特徴とする時間デジタル変換回路。
【請求項２】
請求項１に記載の時間デジタル変換回路において、
前記処理回路は、
前記第１の基準クロック信号に基づいてカウント動作を行うカウンターと、
前記第１の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第１のクロックカウント数情報と、前記第２の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第２のクロックカウント数情報とを取り込む記憶回路を含むことを特徴とする時間デジタル変換回路。
【請求項３】
請求項２に記載の時間デジタル変換回路において、
前記処理回路は、
前記記憶回路に取り込んだ前記第１、第２のクロックカウント数情報に基づいて、前記第１、第２の周波数情報と前記第１、第２の位相情報を演算する演算回路を含むことを特徴とする時間デジタル変換回路。
【請求項４】
請求項２又は３に記載の時間デジタル変換回路において、
前記処理回路は、
第１の座標軸の値が、前記第１のクロックカウント数情報で表されるクロックカウント数となり、第２の座標軸の値が、前記第１の出力信号の遷移カウント数となる複数のポイントに基づいて、第１の直線を特定して、前記第１の直線の第１の傾き情報及び第１の切片情報を求め、前記第１の座標軸の値が、前記第２のクロックカウント数情報で表されるクロックカウント数となり、前記第２の座標軸の値が、前記第２の出力信号の遷移カウント数となる複数のポイントに基づいて、第２の直線を特定して、前記第２の直線の第２の傾き情報及び第２の切片情報を求め、前記第１、第２の傾き情報と前記第１、第２の切片情報に基づいて、前記第１、第２の周波数情報と前記第１、第２の位相情報を求めることを特徴とする時間デジタル変換回路。
【請求項５】
請求項１乃至４のいずれか一項に記載の時間デジタル変換回路において、
前記処理回路は、
基準タイミングから前記第１の信号の遷移タイミングまでの第１の時間情報と、前記基準タイミングから前記第２の信号の遷移タイミングまでの第２の時間情報を求め、前記第１、第２の時間情報に基づいて、前記第１の信号と前記第２の信号の遷移タイミングの時間差に対応する前記デジタル値を求めることを特徴とする時間デジタル変換回路。
【請求項６】
請求項１乃至５のいずれか一項に記載の時間デジタル変換回路において、
前記第１の発振回路は、
前記第１の信号の遷移タイミングで発振動作を開始するリングオシレーターであり、
前記第２の発振回路は、
前記第２の信号の遷移タイミングで発振動作を開始するリングオシレーターであることを特徴とする時間デジタル変換回路。
【請求項７】
請求項１乃至６のいずれか一項に記載の時間デジタル変換回路において、
前記第１の基準クロック信号の周波数をｆ１とし、前記第１のクロック信号の周波数をｆａとし、前記第２のクロック信号の周波数をｆｂとしたときに、
（ｆ１／２）＜ｆａ＜ｆ１、
（ｆ１／２）＜ｆｂ＜ｆ１
であることを特徴とする時間デジタル変換回路。
【請求項８】
請求項１乃至７のいずれか一項に記載の時間デジタル変換回路において、
第２の基準クロック信号を前記第１の基準クロック信号でサンプリングして、第３の出力信号を出力する第３のサンプリング回路と、
前記第１のクロック信号を前記第２の基準クロック信号でサンプリングして、第４の出力信号を出力する第４のサンプリング回路と、
前記第２のクロック信号を前記第２の基準クロック信号でサンプリングして、第５の出力信号を出力する第５のサンプリング回路と、
前記第１の基準クロック信号を前記第２の基準クロック信号でサンプリングして、第６の出力信号を出力する第６のサンプリング回路と、
を含み、
前記処理回路は、
前記第１〜第６のサンプリング回路の前記第１〜第６の出力信号に基づいて、前記第１のクロック信号の前記第１の周波数情報及び前記第１の位相情報と、前記第２のクロック信号の前記第２の周波数情報及び前記第２の位相情報を求めることを特徴とする時間デジタル変換回路。
【請求項９】
請求項８に記載の時間デジタル変換回路において、
前記処理回路は、
前記第１、第２の基準クロック信号の位相同期タイミングである基準タイミングから前記第１の信号の遷移タイミングまでの第１の時間情報と、前記基準タイミングから前記第２の信号の遷移タイミングまでの第２の時間情報を求め、前記第１、第２の時間情報に基づいて、前記第１の信号と前記第２の信号の遷移タイミングの時間差に対応する前記デジタル値を求めることを特徴とする時間デジタル変換回路。
【請求項１０】
請求項８又は９に記載の時間デジタル変換回路において、
前記処理回路は、
前記第３のサンプリング回路の前記第３の出力信号と前記第６のサンプリング回路の前記第６の出力信号に基づく補正処理を行って、前記第１、第２の周波数情報と前記第１、第２の位相情報を求めることを特徴とする時間デジタル変換回路。
【請求項１１】
請求項８乃至１０のいずれか一項に記載の時間デジタル変換回路において、
前記第１の基準クロック信号の周波数をｆ１とし、前記第２の基準クロック信号の周波数をｆ２とし、前記第１のクロック信号の周波数をｆａとし、前記第２のクロック信号の周波数をｆｂとしたときに、ｆ１、ｆ２は互いに異なる周波数であり、
（ｆ１／２）＜ｆａ＜ｆ１、
（ｆ１／２）＜ｆｂ＜ｆ１、
（ｆ２／２）＜ｆａ＜ｆ２、
（ｆ２／２）＜ｆｂ＜ｆ２、
であることを特徴とする時間デジタル変換回路。
【請求項１２】
請求項１乃至１１のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする回路装置。
【請求項１３】
請求項１乃至１１のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする物理量測定装置。
【請求項１４】
請求項１乃至１１のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする電子機器。
【請求項１５】
請求項１乃至１１のいずれか一項に記載の時間デジタル変換回路を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時間デジタル変換回路、回路装置、物理量測定装置、電子機器及び移動体等に関する。
【背景技術】
【０００２】
スタート信号とストップ信号の時間間隔を測定する従来技術としては、例えば特許文献１に開示される技術がある。特許文献１には、スタート信号の発生と共に周波数ｆで発振を開始する基準発振器と、ストップ信号の発生と共に周波数ｆ＋Δｆで発振を開始する第２発振器と、基準発振器の第１クロックパルスと第２発振器の第２クロックパルスの位相を比較することで、スタート信号とストップ信号の時間間隔を計測する計時回路が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開昭６４−７９６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術の構成では、例えば温度特性やプロセスのばらつき、ジッター特性など、発振器により生成されるクロック信号の特性が悪いことに起因して、十分な計時精度を得ることができないおそれがある。一方、例えば水晶発振器のように特性が良い発振器は、起動の制御が困難であるため、上述の方式では、そもそも計時動作が行えないという課題があった。
【課題を解決するための手段】
【０００５】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【０００６】
本発明の一態様は、第１の信号に応じて発振動作を開始して、第１のクロック信号を出力する第１の発振回路と、第２の信号に応じて発振動作を開始して、第２のクロック信号を出力する第２の発振回路と、前記第１のクロック信号を第１の基準クロック信号でサンプリングして、第１の出力信号を出力する第１のサンプリング回路と、前記第２のクロック信号を前記第１の基準クロック信号でサンプリングして、第２の出力信号を出力する第２のサンプリング回路と、前記第１のサンプリング回路の前記第１の出力信号と前記第２のサンプリング回路の前記第２の出力信号に基づいて、前記第１のクロック信号の第１の周波数情報及び第１の位相情報と、前記第２のクロック信号の第２の周波数情報及び第２の位相情報を求め、前記第１、第２の周波数情報と前記第１、第２の位相情報に基づいて、前記第１の信号と前記第２の信号の遷移タイミングの時間差に対応するデジタル値を求める処理回路と、を含む時間デジタル変換回路に関係する。
【０００７】
本発明の一態様によれば、第１、第２の発振回路が、第１、第２の信号に応じて発振動作を開始して、第１、第２のクロック信号を出力し、第１、第２のサンプリング回路が、第１、第２のクロック信号を第１の基準クロック信号でサンプリングして、第１、第２の出力信号を出力する。そして処理回路が、第１、第２のサンプリング回路からの第１、第２の出力信号に基づいて、第１のクロック信号の第１の周波数情報及び第１の位相情報と第２のクロック信号の第２の周波数情報及び第２の位相情報を求めて、第１の信号と第２の信号の遷移タイミングの時間差に対応するデジタル値を求める。このようにすれば、第１、第２の発振回路と第１、第２のサンプリング回路と処理回路により構成される時間デジタル変換回路により、第１、第２の信号の遷移タイミングの時間差に対応するデジタル値を求めることが可能になる。
【０００８】
本発明の一態様では、前記処理回路は、前記第１の基準クロック信号に基づいてカウント動作を行うカウンターと、前記第１の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第１のクロックカウント数情報と、前記第２の出力信号の遷移タイミングに対応するタイミングでの前記カウンターのカウント値に基づく第２のクロックカウント数情報とを取り込む記憶回路を含んでもよい。
【０００９】
このようにすれば、カウンターにより第１の基準クロック信号のカウント動作を行い、第１、第２の出力信号の遷移タイミングに対応するタイミングでのカウント値に応じた第１、第２のクロックカウント数情報を、記憶回路に取り込むという簡素な回路構成及び処理で、時間デジタル変換を実現できるようになる。
【００１０】
また本発明の一態様では、前記処理回路は、前記記憶回路に取り込んだ前記第１、第２のクロックカウント数情報に基づいて、前記第１、第２の周波数情報と前記第１、第２の位相情報を演算する演算回路を含んでもよい。
【００１１】
このようにすれば、簡素な回路構成を用いたデジタル演算処理により高精度な時間デジタル変換を実現できるようになる。
【００１２】
また本発明の一態様では、前記処理回路は、第１の座標軸の値が、前記第１のクロックカウント数情報で表されるクロックカウント数となり、第２の座標軸の値が、前記第１の出力信号の遷移カウント数となる複数のポイントに基づいて、第１の直線を特定して、前記第１の直線の第１の傾き情報及び第１の切片情報を求め、前記第１の座標軸の値が、前記第２のクロックカウント数情報で表されるクロックカウント数となり、前記第２の座標軸の値が、前記第２の出力信号の遷移カウント数となる複数のポイントに基づいて、第２の直線を特定して、前記第２の直線の第２の傾き情報及び第２の切片情報を求め、前記第１、第２の傾き情報と前記第１、第２の切片情報に基づいて、前記第１、第２の周波数情報と前記第１、第２の位相情報を求めてもよい。
【００１３】
このようにすれば、カウンターのカウント値に基づくクロックカウント数を用いたデジタル演算処理により、第１のクロック信号の第１の周波数情報及び第１の位相情報と第２のクロック信号の第２の周波数情報及び第２の位相情報を求めることが可能になる。
【００１４】
また本発明の一態様では、前記処理回路は、基準タイミングから前記第１の信号の遷移タイミングまでの第１の時間情報と、前記基準タイミングから前記第２の信号の遷移タイミングまでの第２の時間情報を求め、前記第１、第２の時間情報に基づいて、前記第１の信号と前記第２の信号の遷移タイミングの時間差に対応する前記デジタル値を求めてもよい。
【００１５】
このようにすれば、基準タイミングから第１、第２の信号の遷移タイミングまでの第１、第２の時間情報を求めることで、第１、第２の信号についての時間デジタル変換を実現できるようになる。
【００１６】
また本発明の一態様では、前記第１の発振回路は、前記第１の信号の遷移タイミングで発振動作を開始するリングオシレーターであり、前記第２の発振回路は、前記第２の信号の遷移タイミングで発振動作を開始するリングオシレーターであってもよい。
【００１７】
このようにすれば、簡素な構成のリングオシレーターを用いて、第１、第２の信号に応じて発振する第１、第２のクロック信号を生成して、第１、第２の信号の遷移タイミングの時間差に対応するデジタル値を求めることが可能になる。
【００１８】
また本発明の一態様では、前記第１の基準クロック信号の周波数をｆ１とし、前記第１のクロック信号の周波数をｆａとし、前記第２のクロック信号の周波数をｆｂとしたときに、（ｆ１／２）＜ｆａ＜ｆ１、（ｆ１／２）＜ｆｂ＜ｆ１であってもよい。
【００１９】
このようにすれば、第１、第２のクロック信号を第１の基準クロック信号により適正にサンプリングできるようになる。そして第１、第２のサンプリング回路の第１、第２の出力信号を用いて、第１のクロック信号の第１の周波数情報及び第１の位相情報と第２のクロック信号の第２の周波数情報及び第２の位相情報を適切に求めることが可能になる。
【００２０】
また本発明の一態様では、第２の基準クロック信号を前記第１の基準クロック信号でサンプリングして、第３の出力信号を出力する第３のサンプリング回路と、前記第１のクロック信号を前記第２の基準クロック信号でサンプリングして、第４の出力信号を出力する第４のサンプリング回路と、前記第２のクロック信号を前記第２の基準クロック信号でサンプリングして、第５の出力信号を出力する第５のサンプリング回路と、前記第１の基準クロック信号を前記第２の基準クロック信号でサンプリングして、第６の出力信号を出力する第６のサンプリング回路と、を含み、前記処理回路は、前記第１〜第６のサンプリング回路の前記第１〜第６の出力信号に基づいて、前記第１のクロック信号の前記第１の周波数情報及び前記第１の位相情報と、前記第２のクロック信号の前記第２の周波数情報及び前記第２の位相情報を求めてもよい。
【００２１】
このようにすれば、２つの基準クロック信号を用いると共に６つのサンプリング回路の出力信号を用いて、第１のクロック信号の第１の周波数情報及び第１の位相情報と第２のクロック信号の第２の周波数情報及び第２の位相情報を適切に求めることが可能になり、時間デジタル変換の高性能化を図れるようになる。
【００２２】
また本発明の一態様では、前記処理回路は、前記第１、第２の基準クロック信号の位相同期タイミングである基準タイミングから前記第１の信号の遷移タイミングまでの第１の時間情報と、前記基準タイミングから前記第２の信号の遷移タイミングまでの第２の時間情報を求め、前記第１、第２の時間情報に基づいて、前記第１の信号と前記第２の信号の遷移タイミングの時間差に対応する前記デジタル値を求めてもよい。
【００２３】
このようにすれば、第１、第２の基準クロック信号の位相同期タイミングを基準タイミングとして、当該基準タイミングから第１、第２の信号の遷移タイミングまでの第１、第２の時間情報を求めることで、第１、第２の信号についての時間デジタル変換を実現できるようになる。
【００２４】
また本発明の一態様では、前記処理回路は、前記第３のサンプリング回路の前記第３の出力信号と前記第６のサンプリング回路の前記第６の出力信号に基づく補正処理を行って、前記第１、第２の周波数情報と前記第１、第２の位相情報を求めてもよい。
【００２５】
このようにすれば、第３のサンプリング回路の第３の出力信号と第６のサンプリング回路の第６の出力信号を用いた補正処理により、第１のクロック信号の第１の周波数情報及び第１の位相情報と第２のクロック信号の第２の周波数情報及び第２の位相情報を適切に求めることが可能になる。
【００２６】
また本発明の一態様では、前記第１の基準クロック信号の周波数をｆ１とし、前記第２の基準クロック信号の周波数をｆ２とし、前記第１のクロック信号の周波数をｆａとし、前記第２のクロック信号の周波数をｆｂとしたときに、ｆ１、ｆ２は互いに異なる周波数であり、（ｆ１／２）＜ｆａ＜ｆ１、（ｆ１／２）＜ｆｂ＜ｆ１、（ｆ２／２）＜ｆａ＜ｆ２、（ｆ２／２）＜ｆｂ＜ｆ２であってもよい。
【００２７】
このようにすれば、第１、第２のクロック信号を第１、第２の基準クロック信号により適正にサンプリングできるようになる。そして第１、第２のサンプリング回路の第１、第２の出力信号を用いて、第１のクロック信号の第１の周波数情報及び第１の位相情報と第２のクロック信号の第２の周波数情報及び第２の位相情報を適切に求めることが可能になる。
【００２８】
また本発明の他の態様は上記に記載の時間デジタル変換回路を含む回路装置に関係する。
【００２９】
また本発明の他の態様は上記に記載の時間デジタル変換回路を含む物理量測定装置に関係する。
【００３０】
また本発明の他の態様は上記に記載の時間デジタル変換回路を含む電子機器に関係する。
【００３１】
また本発明の他の態様は上記に記載の時間デジタル変換回路を含む移動体に関係する。
【図面の簡単な説明】
【００３２】
【図１】本実施形態の時間デジタル変換回路の構成例。
【図２】サンプリング回路のサンプリング動作の説明図。
【図３】本実施形態の動作を説明する信号波形例。
【図４】傾き情報、切片情報を求める手法の説明図。
【図５】位相情報を求める手法の説明図。
【図６】信号ＳＴＡの概算の遷移タイミングを求める手法の説明図。
【図７】本実施形態の時間デジタル変換回路の詳細な構成例。
【図８】詳細な構成例の動作を説明する信号波形例。
【図９】詳細な構成例の動作を説明する信号波形例。
【図１０】本実施形態の時間デジタル変換回路の第２の構成例。
【図１１】第２の構成例の動作を説明する信号波形例。
【図１２】傾き情報、切片情報を求める手法の説明図。
【図１３】傾き情報を求める手法の詳細な説明図。
【図１４】軸の共通化の補正処理についての説明図。
【図１５】本実施形態の回路装置の構成例。
【図１６】本実施形態の回路装置の構成例。
【図１７】信号ＳＴＡ、ＳＴＰを用いた物理量測定の例を示す図。
【図１８】電子機器の構成例。
【図１９】移動体の構成例。
【発明を実施するための形態】
【００３３】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３４】
１．時間デジタル変換回路
図１に本実施形態の時間デジタル変換回路２０の基本的な構成例を示す。時間デジタル変換回路２０は、発振回路２１、２２とサンプリング回路ＳＰ１、ＳＰ２と処理回路４０を含む。なお時間デジタル変換回路２０は図１の構成に限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【００３５】
発振回路２１（第１の発振回路）は、信号ＳＴＡ（第１の信号。スタート信号）に応じて発振動作を開始して、クロック信号ＣＲ１（第１のクロック信号）を出力する。発振回路２１は、例えば信号ＳＴＡの遷移タイミング（立ち上がりエッジ又は立ち下がりエッジ）で発振動作を開始して、当該発振動作により生成されたクロック信号ＣＲ１を出力する。発振回路２２（第２の発振回路）は、信号ＳＴＰ（第２の信号。ストップ信号）に応じて発振動作を開始して、クロック信号ＣＲ２（第２のクロック信号）を出力する。発振回路２２は、例えば信号ＳＴＰの遷移タイミングで発振動作を開始して、当該発振動作により生成されたクロック信号ＣＲ２を出力する。発振回路２１、２２は、例えばリングオシレーター等により実現できる。
【００３６】
サンプリング回路ＳＰ１（第１のサンプリング回路）は、クロック信号ＣＲ１を基準クロック信号ＲＣＫ１（第１の基準クロック信号）でサンプリングして、出力信号ＳＱ１（第１の出力信号）を出力する。例えばサンプリング回路ＳＰ１は、基準クロック信号ＲＣＫ１の遷移タイミングでクロック信号ＣＲ１（ＣＲ１の電圧レベル）をサンプリングすることで得られた出力信号ＳＱ１を出力する。例えばサンプリング回路ＳＰ１（第１のミキサー回路）は、クロック信号ＣＲ１と基準クロック信号ＲＣＫ１のミキシングを行い、ミキシング信号である出力信号ＳＱ１を出力する。サンプリング回路ＳＰ２（第２のサンプリング回路）は、クロック信号ＣＲ２を基準クロック信号ＲＣＫ１でサンプリングして、出力信号ＳＱ２（第２の出力信号）を出力する。例えばサンプリング回路ＳＰ２は、基準クロック信号ＲＣＫ１の遷移タイミングでクロック信号ＣＲ２（ＣＲ２の電圧レベル）をサンプリングすることで得られた出力信号ＳＱ２を出力する。例えばサンプリング回路ＳＰ２（第２のミキサー回路）は、クロック信号ＣＲ２と基準クロック信号ＲＣＫ１のミキシングを行い、ミキシング信号である出力信号ＳＱ１を出力する。サンプリング回路ＳＰ１、ＳＰ２は例えばアナログ回路により構成されるサンプルホールド回路等により実現できる。
【００３７】
なお基準クロック信号ＲＣＫ１は発振回路３１により生成される。発振回路３１は発振子ＸＴＡＬ１を用いた発振動作により基準クロック信号ＲＣＫ１を生成する。発振子ＸＴＡＬ１は例えば水晶振動片などの振動片（圧電振動片）により実現できる。例えばカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。但し発振子ＸＴＡＬ１は、これに限定されず、例えば厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現してもよい。例えばＳＡＷ（Surface Acoustic Wave）共振子、シリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を用いてもよい。また回路装置１０の外部から入力されたクロック信号を基準クロック信号ＲＣＫ１として用いてもよい。
【００３８】
処理回路４０は、サンプリング回路ＳＰ１、ＳＰ２の出力信号ＳＱ１、ＳＱ２に基づいて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差に対応するデジタル値ＤＱを求める。具体的には処理回路４０は、サンプリング回路ＳＰ１の出力信号ＳＱ１とサンプリング回路ＳＰ２の出力信号ＳＱ２に基づいて、クロック信号ＣＲ１の第１の周波数情報及び第１の位相情報と、クロック信号ＣＲ２の第２の周波数情報及び第２の位相情報を求める。そして処理回路４０は、第１、第２の周波数情報と第１、第２の位相情報に基づいて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差に対応するデジタル値ＤＱを求める。信号ＳＴＡとＳＴＰの遷移タイミングの時間差は、信号ＳＴＡとＳＴＰのエッジ間（例えば立ち上がりエッジ間又は立ち下がりエッジ間）の時間差である。なお処理回路４０（プロセッサー）は、例えばゲートアレイ等の自動配置配線などにより実現されるＡＳＩＣの回路であってもよいし、ＣＰＵ、ＭＰＵ等により実現されるものであってもよい。
【００３９】
例えば発振回路３１の基準クロック信号ＲＣＫ１、発振回路２１、２２のクロック信号ＣＲ１、ＣＲ２は下式（１）、（２）、（３）のような正弦波の式により表すことができる。
【００４０】
【数１】
2019039799.tif 000003
ここで、ωｒ、ωａ、ωｂは、ＲＣＫ１、ＣＲ１、ＣＲ２のクロック周波数に対応する角周波数である。Ｔａ、Ｔｂはクロック信号ＣＲ１、ＣＲ２の位相（基準タイミングからの位相）を表す情報である。
【００４１】
例えば図２に示すように、サンプリング回路ＳＰがクロック信号ＣＩＮ１をクロック信号ＣＩＮ２によりサンプリングした場合に、出力信号ＳＱは下式（４）のように近似的に表すことができる。
【００４２】
【数２】
2019039799.tif 000004
即ち、サンプリング回路ＳＰの出力信号ＳＱは、クロック信号ＣＩＮ１、ＣＩＮ２の周波数の情報（ωｘ、ωｙ）と位相の情報（θｘ、θｙ）を含んでいる。具体的には出力信号ＳＱは、クロック信号ＣＩＮ１、ＣＩＮ２の周波数差の情報（ωｘ−ωｙ）と位相差の情報（θｘ−θｙ）を含んでいる。なお上式（４）において上式（５）に示す項は、サンプリング回路ＳＰによるラッチにより半クロックサイクルの遅れが生じることを示している。また以下では、説明の簡素化のために、ｔｘ（ｔｙ）を、適宜、ｔと表記する場合がある。
【００４３】
上式（４）から、図１のサンプリング回路ＳＰ１、ＳＰ２の出力信号ＳＱ１、ＳＱ２は、下式（６）、（７）のように近似的に表すことができる。即ち出力信号ＳＱ１、ＳＱ２は、下式（６）、（７）により表される情報を含んでいる。
【００４４】
【数３】
2019039799.tif 000005
処理回路４０は、サンプリング回路ＳＰ１、ＳＰ２の出力信号ＳＱ１、ＳＱ２に基づいて、クロック信号ＣＲ１の第１の周波数情報（ωａ）及び第１の位相情報（Ｔａ）と、クロック信号ＣＲ２の第２の周波数情報（ωｂ）及び第２の位相情報（Ｔｂ）を求める。そしてクロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報及び第１、第２の位相情報（ωａ、ωｂ、Ｔａ、Ｔｂ）に基づいて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差に対応するデジタル値ＤＱを求める。
【００４５】
図３は本実施形態の時間デジタル変換回路２０の動作を説明する信号波形例である。図３では信号ＳＴＡ（スタート信号）と信号ＳＴＰ（ストップ信号）の遷移タイミングの時間差はＴＤＦとなっている。処理回路４０は、クロック信号ＣＲ１、ＣＲ２の位相情報Ｔａ、Ｔｂ（第１、第２の時間情報）を求める演算処理を行うことで、時間差ＴＤＦを求める。但し処理回路４０が演算処理により実際に求めるのは、Ａ１、Ａ２に示す基準タイミングＲＴＭ（ｔ＝０）の付近でのクロック信号ＣＲ１、ＣＲ２の位相の情報（ｔａ、ｔｂ）である。基準タイミングＲＴＭとしては、基準クロック信号ＲＣＫ１の位相が例えば０度になるタイミング等の任意のタイミングを設定できる。
【００４６】
例えばＴａ＝ｔａ＋（Ｎａ／ｆａ）、Ｔｂ＝ｔｂ＋（Ｎｂ／ｆｂ）と表すと、クロック信号ＣＲ１、ＣＲ２は下式（８）、（９）のように表すことができる。
【００４７】
【数４】
2019039799.tif 000006
上式（８）、（９）においてＮａ、Ｎｂは、図３のＡ３、Ａ４でのクロック信号ＣＲ１、ＣＲ２の波数であり、ｆａ、ｆｂはクロック信号ＣＲ１、ＣＲ２の周波数であり、ｔａ、ｔｂは、Ａ１、Ａ２に示す基準タイミングＲＴＭの付近でのクロック信号ＣＲ１、ＣＲ２の位相を表す情報である。
【００４８】
このように本実施形態によれば、発振回路２１、２２とサンプリング回路ＳＰ１、ＳＰ２と処理回路４０により構成される簡素な回路構成の時間デジタル変換回路２０により、信号ＳＴＡ、ＳＴＰの時間差ＴＤＦに対応するデジタル値ＤＱを求めることができる。例えばリングオシレーター等により構成される発振回路２１、２２を用意し、図３に示すように信号ＳＴＡ、ＳＴＰの遷移タイミング（立ち上がりエッジ）で発振回路２１、２２の発振動作を開始させる。そして発振回路２１、２２から出力されたクロック信号ＣＲ１、ＣＲ２を、発振子ＸＴＡＬ１を用いて生成された基準クロック信号ＲＣＫ１を用いてサンプリング回路ＳＰ１、ＳＰ２によりサンプリングする。これによりクロック信号ＣＲ１、ＣＲ２と基準クロック信号ＲＣＫ１のミキシング信号である出力信号ＳＱ１、ＳＱ２を生成する。そして、出力信号ＳＱ１、ＳＱ２に含まれるクロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）を、処理回路４０が実行するデジタル演算処理により求める。こうすることで、信号ＳＴＡ、ＳＴＰの時間差ＴＤＦに対応するデジタル値ＤＱを求める時間デジタル変換を、図１に示すような簡素な回路構成で実現できるようになる。また前述の従来技術に比べて高精度な時間デジタル変換の実現も可能になる。特に基準クロック信号ＲＣＫ１を、高精度な水晶振動片等の発振子ＸＴＡＬ１を用いて生成することで、時間デジタル変換の高精度化を図れるようになる。
【００４９】
また図１に示すように処理回路４０は、カウンター４２、記憶回路４４を含む。カウンター４２は、基準クロック信号ＲＣＫ１に基づいてカウント動作を行う。例えば基準クロック信号ＲＣＫ１に基づいてカウント値をインクリメント（又はデクリメント）するカウント動作を行う。記憶回路４４は、出力信号ＳＱ１の遷移タイミングに対応するタイミングでのカウンター４２のカウント値に基づく第１のクロックカウント数情報を取り込む。また記憶回路４４は、出力信号ＳＱ２の遷移タイミングに対応するタイミングでのカウンター４２のカウント値に基づく第２のクロックカウント数情報を取り込む。例えば出力信号ＳＱ１の遷移タイミングに対応するタイミングでのカウント値がカウンター４２から読み出され、当該カウント値に基づく第１のクロックカウント数情報が、記憶回路４４に取り込まれて記憶される。また出力信号ＳＱ２の遷移タイミングに対応するタイミングでのカウント値がカウンター４２から読み出され、当該カウント値に基づく第２のクロックカウント数情報が、記憶回路４４に取り込まれて記憶される。遷移タイミングに対応するタイミングは、遷移タイミングそのものであってもよいし、遷移タイミングから所与の期間（所与のクロックカウント数）だけ遅れたタイミングであってもよい。カウント値に基づく第１、第２のクロックカウント数情報は、カウント値そのものであってもよいし、カウント値に応じて求められる情報（例えばカウント値の差分値）であってもよい。
【００５０】
このようにすれば、カウンター４２により基準クロック信号ＲＣＫ１のカウント動作を行い、出力信号ＳＱ１、ＳＱ２の遷移タイミングに対応するタイミングでのカウント値に応じた第１、第２のクロックカウント数情報を、記憶回路４４に取り込むという簡素な回路構成及び処理で、時間差ＴＤＦを求める時間デジタル変換を実現できるようになる。
【００５１】
また処理回路４０は演算回路４６を含む。そして演算回路４６は、記憶回路４４に取り込んだ第１、第２のクロックカウント数情報に基づいて、クロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）を演算する。そして演算回路４６は、求められた第１、第２の周波数情報と第１、第２の位相情報に基づいて、図３に示すように信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦに対応するデジタル値ＤＱを求める。
【００５２】
このようにすれば、記憶回路４４に対して、出力信号ＳＱ１、ＳＱ２を用いて取得された第１、第２のクロックカウント数情報を取り込み、第１、第２のクロックカウント数情報を用いたデジタル演算処理を演算回路４６が行うことで、時間差ＴＤＦに対応するデジタル値ＤＱを求めることが可能になる。従って、簡素な回路構成を用いたデジタル演算処理により高精度な時間デジタル変換を実現できるようになる。
【００５３】
また演算回路４６（広義には処理回路４０）は、第１の座標軸の値が、第１のクロックカウント数情報で表されるクロックカウント数となり、第２の座標軸の値が、出力信号ＳＱ１の遷移カウント数となる複数のポイントに基づいて、第１の直線を特定して、第１の直線の第１の傾き情報及び第１の切片情報を求める。出力信号ＳＱ１の遷移カウント数は、出力信号ＳＱ１の信号遷移をカウントすることで得られる値であり、出力信号ＳＱ１の遷移回数（立ち上がりエッジ又は立ち下がりエッジの数）を表すものである。
【００５４】
また演算回路４６（処理回路４０）は、第１の座標軸の値が、第２のクロックカウント数情報で表されるクロックカウント数となり、第２の座標軸の値が、出力信号ＳＱ２の遷移カウント数となる複数のポイントに基づいて、第２の直線を特定して、第２の直線の第２の傾き情報及び第２の切片情報を求める。出力信号ＳＱ２の遷移カウント数は、出力信号ＳＱ２の信号遷移をカウントすることで得られる値であり、出力信号ＳＱ２の遷移回数を表すものである。そして演算回路４６は、第１、第２の傾き情報と第１、第２の切片情報に基づいて、クロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）を求める。
【００５５】
例えば図４において演算回路４６は、第１の座標軸であるＸ軸での値が、第１のクロックカウント数情報で表されるクロックカウント数ＬＣＮとなり、第２の座標軸であるＹ軸での値が、出力信号ＳＱ１の遷移カウント数ＴＣＮとなる複数のポイントに基づいて、直線ＬＮ１（第１の直線）を特定（設定）する。この場合の第１のクロックカウント数情報に基づくクロックカウント数ＬＣＮは、例えば出力信号ＳＱ１の遷移タイミングに対応するタイミングでのカウンター４２のカウント値である。カウンター４２のカウント値は、基準クロック信号ＲＣＫ１に基づきインクリメント（又はデクリメント）する値である。また出力信号ＳＱ１の遷移カウント数ＴＣＮは、出力信号ＳＱ１の信号レベルの遷移毎（立ち上がりエッジ毎又は立ち下がりエッジ毎）にインクリメント（又はデクリメント）する値である。
【００５６】
例えば演算回路４６は、図４において三角印で示す複数のポイント（プロットポイント）から、最小二乗法等に基づいて、直線ＬＮ１を求める。例えば予測値に基づくｙ＝ａｘ＋ｂの直線上の値と、三角印に示すポイントでの実際の値の差の二乗和が最小となるような直線ＬＮ１（フィッティング直線）を求める。そして演算回路４６は、出力信号ＳＱ１に対応する直線ＬＮ１の第１の傾き情報である傾きＡａ１と第１の切片情報である切片Ｂａ１を求める。
【００５７】
また演算回路４６は、第１の座標軸であるＸ軸での値が、第２のクロックカウント数情報で表されるクロックカウント数ＬＣＮとなり、第２の座標軸であるＹ軸での値が、出力信号ＳＱ２の遷移カウント数ＴＣＮとなる複数のポイントに基づいて、直線ＬＮ２（第２の直線）を特定（設定）する。この場合の第２のクロックカウント数情報に基づくクロックカウント数ＬＣＮは、例えば出力信号ＳＱ２の遷移タイミングに対応するタイミングでのカウンター４２のカウント値である。また出力信号ＳＱ２の遷移カウント数ＴＣＮは、出力信号ＳＱ２の信号レベルの遷移毎（立ち上がりエッジ毎又は立ち下がりエッジ毎）にインクリメント（又はデクリメント）する値である。そして演算回路４６は、出力信号ＳＱ２に対応する直線ＬＮ２の第２の傾き情報である傾きＡｂ１と第１の切片情報である切片Ｂｂ１を求める。
【００５８】
そして演算回路４６は、このようにして求められた傾きＡａ１、Ａｂ１、切片Ｂａ１、Ｂｂ１の情報に基づいて、クロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）を求める。例えば傾きＡａ１、Ａｂ１の情報に基づいて第１、第２の周波数情報（ωａ、ωｂ）を求め、切片Ｂａ１、Ｂｂ１の情報に基づいて、第１、第２の位相情報（Ｔａ、Ｔｂ）を求める。そしてこれらの第１、第２の周波数情報、第１、第２の位相情報に基づいて、時間差ＴＤＦに対応するデジタル値ＤＱを求める。
【００５９】
具体的には、後述の図１３に示すように、図４の直線ＬＮ１の傾きＡａ１は、例えばＡａ１＝（ωｒ−ωａ）／ωｒと表すことができる。また直線ＬＮ２の傾きＡｂ１は、例えばＡｂ１＝（ωｒ−ωｂ）／ωｒと表すことができる。従って、これらの傾きＡａ１、ａｂ１から、クロック信号ＣＲ１、ＣＲ２の周波数情報（ωａ、ωｂ）を求めることができる。また直線ＬＮ１、ＬＮ２の切片Ｂａ１、Ｂｂ１は、図３のＡ１、Ａ２でのクロック信号ＣＲ１、ＣＲ２の位相を表す情報となっている。従って、直線ＬＮ１とＹ軸との切片Ｂａ１や、直線ＬＮ２とＹ軸との切片Ｂｂ１を求めることで、クロック信号ＣＲ１、ＣＲ２の第１、第２の位相情報（Ｔａ、Ｔｂ）を求めることができる。
【００６０】
このように図４で説明した演算手法によれば、カウンター４２のカウント値に基づくクロックカウント数を用いたデジタル演算処理により、クロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報と第１、第２の位相情報を求めて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦに対応するデジタル値ＤＱを求めることが可能になる。
【００６１】
また本実施形態では処理回路４０は、図３の基準タイミングＲＴＭから信号ＳＴＡの遷移タイミングまでの第１の時間情報（Ｔａ）と、基準タイミングＲＴＭから信号ＳＴＰの遷移タイミングまでの第２の時間情報（Ｔｂ）を求める。そして第１、第２の時間情報（Ｔａ、Ｔｂ）に基づいて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦに対応するデジタル値ＤＱを求める。このようにすれば、基準タイミングから信号ＳＴＡ、ＳＴＰの遷移タイミングまでの第１、第２の時間情報を求めることで、信号ＳＴＡとＳＴＰについての時間デジタル変換を実現できるようになる。
【００６２】
例えば図５において、Ｂ１は実際に観測されている出力信号ＳＱ１の波形である。ＲＣＫ１は基準クロック信号であり、ＲＣＫ１’はＲＣＫに対応する矩形波信号である。ＣＲ１はクロック信号であり、ＣＲ１’はＣＲ１に対応する矩形波信号である。図５のＢ１に示す観測波形から、Ｂ２の遷移タイミングが図３の信号ＳＴＡの遷移タイミングであるか否かを判別することはできず、判別できるのはＢ３に示す基準タイミングＲＴＭでのクロック信号ＣＲ１の位相だけである。そしてＢ２のタイミングとＢ３のタイミングの間の時間（第１の時間情報）は、Ｔａ＝ｔａ＋（Ｎａ／ｆａ）と表すことができる。図４の直線ＬＮ１の切片Ｂａ１から求めることができるのは、ｔａであるため、波数であるＮａを別途に求めて、Ｔａを算出する必要がある。
【００６３】
そこで図６のＢ４に示すように、信号ＳＴＡの概算の遷移タイミングを求める。例えば精度の粗い時間デジタル変換により信号ＳＴＡのおおよその遷移タイミングを求める。そして位相情報（ｔａ）から信号ＳＴＡについての正確な時間情報（Ｔａ）を算出する。具体的には、信号ＳＴＡの概算の遷移タイミングに最も近い波数Ｎａを算出することで、信号ＳＴＡについての正確な時間情報（Ｔａ）を算出する。例えば波数Ｎａを０から１ずつインクリメントして行き、この波数Ｎａを例えばｔａ＋（Ｎａ／ｆａ）で表される時間情報の式に代入し、信号ＳＴＡの概算の遷移タイミングから特定される時間情報と比較することで、信号ＳＴＡの概算の遷移タイミングに最も近い波数Ｎａを求める。
【００６４】
なお図５、図６では信号ＳＴＡの時間情報（Ｔａ）の算出する手法について説明したが、信号ＳＴＰの時間情報（Ｔｂ）についても同様の手法により算出できる。例えば図５において、信号ＳＴＰの遷移タイミングについて判別できるのはＢ３に示す基準タイミングＲＴＭでのクロック信号ＣＲ２の位相だけである。そこで信号ＳＴＰの概算の遷移タイミングを求める。例えば精度の粗い時間デジタル変換により信号ＳＴＰのおおよその遷移タイミングを求める。そして位相情報（ｔｂ）から信号ＳＴＰについての正確な時間情報（Ｔｂ）を算出する。具体的には、信号ＳＴＰの概算の遷移タイミングに最も近い波数Ｎｂを算出することで、信号ＳＴＰについての正確な時間情報（Ｔｂ）を算出する。
【００６５】
また本実施形態では図１の発振回路２１、２２としてリングオシレーターを用いることができる。例えば発振回路２１として、信号ＳＴＡの遷移タイミングで発振動作を開始するリングオシレーターを用いることができ、発振回路２２として、信号ＳＴＰの遷移タイミングで発振動作を開始するリングオシレーターを用いることができる。リングオシレーターは、複数個（奇数個）の遅延素子（遅延バッファー回路）をリング状に結合した発振回路である。例えば発振回路２１を構成するリングオシレーターのイネーブル信号として信号ＳＴＡを入力し、イネーブル信号である信号ＳＴＡがアクティブ（アクティブの電圧レベル）になった場合に、当該リングオシレーターの発振動作を開始させる。また発振回路２２を構成するリングオシレーターのイネーブル信号として信号ＳＴＰを入力し、イネーブル信号である信号ＳＴＰがアクティブになった場合に、当該リングオシレーターの発振動作を開始させる。このようにすることで、図３に示すような信号波形のクロック信号ＣＲ１、ＣＲ２を発振回路２１、２２から出力できるようになり、クロック信号ＣＲ１、ＣＲ２を用いて信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦを求めることが可能になる。なお発振回路２１、２２は、信号ＳＴＡ、ＳＴＰに応じて発振動作を開始できる回路であればよく、リングオシレーターに限定されるものではない。
【００６６】
また基準クロック信号ＲＣＫ１の周波数をｆ１とし、クロック信号ＣＲ１の周波数をｆａとし、クロック信号ＣＲ２の周波数をｆｂとする。この場合に本実施形態では（ｆ１／２）＜ｆａ＜ｆ１、（ｆ１／２）＜ｆｂ＜ｆ１の関係式が成り立つ。
【００６７】
例えば図１に示すようにサンプリング回路ＳＰ１、ＳＰ２は、基準クロック信号ＲＣＫ１を用いてクロック信号ＣＲ１、ＣＲ２をサンプリングする。このため、基準クロック信号ＲＣＫ１の周波数ｆ１は、クロック信号ＣＲ１、ＣＲ２の周波数ｆａ、ｆｂよりも高い必要があり、ｆａ＜ｆ１、ｆｂ＜ｆ１の関係式が成り立つ。またクロック信号ＣＲ１、ＣＲ２の周波数ｆａ、ｆｂが、基準クロック信号ＲＣＫ１の周波数ｆ１の１／２の周波数よりも小さくなると、例えばｆ１／２よりも高い周波数成分の信号が、サンプリング回路ＳＰ１、ＳＰ２の出力信号ＳＱ１、ＳＱ２として現れてしまう。例えばｆ１＝１００ＭＨｚ、ｆａ＝４０ＭＨｚとすると、６０ＭＨｚの周波数成分の信号が出力信号ＳＱ１として現れてしまう。出力信号ＳＱ２についても同様である。そして、このような６０ＭＨｚの周波数成分の信号は、ナイキストの定理から、ｆ１＝１００ＭＨｚでサンプリングした信号として適正に表すことができない。従って、（ｆ１／２）＜ｆａ、（ｆ１／２）＜ｆｂの関係式が成り立つ。即ち、（ｆ１／２）＜ｆａ＜ｆ１、（ｆ１／２）＜ｆｂ＜ｆ１の関係式が成り立つ。
【００６８】
２．詳細な構成例
図７に時間デジタル変換回路２０の詳細な構成例を示す。図７に示すように処理回路４０は、カウンター４２、記憶回路４４、演算回路４６を含む。記憶回路４４は、保持回路ＳＰＡ、ＳＰＢとＦＩＦＯ４５を含む。カウンター４２は、基準クロック信号ＲＣＫ１に基づいてカウント動作を行い、カウント値ＣＮＴを出力する。記憶回路４４の保持回路ＳＰＡ（レジスター）は、サンプリング回路ＳＰ１の出力信号ＳＱ１の遷移タイミングに対応するタイミングでのカウンター４２のカウント値ＣＮＴを、クロックカウント数ＬＣＮＡとして取り込んで保持する。記憶回路４４の保持回路ＳＰＢ（レジスター）は、サンプリング回路ＳＰ２の出力信号ＳＱ２の遷移タイミングに対応するタイミングでのカウンター４２のカウント値ＣＮＴを、クロックカウント数ＬＣＮＢとして取り込んで保持する。これらのクロックカウント数ＬＣＮＡ、ＬＣＮＢは、図４のＸ軸の値であるクロックカウント数ＬＣＮに対応する。
【００６９】
ＦＩＦＯ４５は、保持回路ＳＰＡ、ＳＰＢに取り込まれたクロックカウント数ＬＣＮＡ、ＬＣＮＢをＦＩＦＯ方式で記憶する。演算回路４６は、ＦＩＦＯ４５に記憶されたクロックカウント数ＬＣＮＡ、ＬＣＮＢ（クロックサイクル数）の情報に基づいて、図４〜図６等で説明した演算処理を行って、信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦに対応するデジタル値ＤＱを求める。
【００７０】
図８は、図７の構成例の動作を説明する信号波形例である。図８のＣ１で信号ＳＴＡがＬレベル（非アクティブ）からＨレベル（アクティブ）に変化しており、信号ＳＴＡはＣ２に示す範囲で遷移する。信号ＳＴＡがＨレベルになると、カウンター４２のカウント動作が開始し、カウント値ＣＮＴが例えば１、２、３、４・・・というようにインクリメントされる。そして図８のＣ３に示すように、出力信号ＳＱ１がＬレベルからＨレベルに遷移すると、その遷移タイミングに対応するタイミングでのカウント値ＣＮＴ＝２が、クロックカウント数ＬＣＮＡ＝２として記憶回路４４（保持回路ＳＰＡ）に取り込まれる。同様に、Ｃ４に示すように、出力信号ＳＱ１がＬレベルからＨレベルに遷移すると、その遷移タイミングに対応するタイミングでのカウント値ＣＮＴ＝７が、クロックカウント数ＬＣＮＡ＝７として記憶回路４４に取り込まれる。演算回路４６は、このようにして記憶回路４４に取り込まれたクロックカウント数ＬＣＮＡに基づいて、図４〜図６等で説明した演算処理を行って、時間差ＴＤＦに対応するデジタル値ＤＱを求める。
【００７１】
例えば図４の直線ＬＮ１の三角印に示すポイントのＸ軸（第１の座標軸）の値が、記憶回路４４に取り込まれるクロックカウント数ＬＣＮＡになる。この場合にＹ軸（第２の座標軸）の値は、サンプリング回路ＳＰ１の出力信号ＳＱ１の遷移カウント数ＴＣＮになる。例えば図８のＣ３で遷移カウント数がＴＣＮ＝１になり、Ｃ４で遷移カウント数がＴＣＮ＝２になるというように、出力信号ＳＱ１の遷移毎（立ち上がりエッジ毎）にＴＣＮがインクリメントされる。
【００７２】
演算回路４６は、このようにして座標値が求められた複数のポイント（三角印）のフィッティング直線（ＬＮ１）を最小二乗法により求めて、傾き情報（Ａａ１）、切片情報（Ｂａ１）を求める。そして傾き情報、切片情報に基づいて、クロック信号ＣＲ１の周波数情報（ωａ）、位相情報（Ｔａ）を求める。
【００７３】
図９は信号ＳＴＡ、クロック信号ＣＲ１、出力信号ＳＱ１の具体的な信号波形の例である。信号ＳＴＡがＬレベルからＨレベルに変化すると、発振回路２１が発振動作を開始して、クロック信号ＣＲ１が出力される。サンプリング回路ＳＰ１は、このクロック信号ＣＲ１を基準クロック信号ＲＣＫ１（不図示）を用いてサンプリングする。基準クロック信号ＲＣＫ１、クロック信号ＣＲ１の周波数をｆ１、ｆａとした場合に、前述したように（ｆ１／２）＜ｆａ＜ｆ１の関係式が成り立つ。例えば基準クロック信号ＲＣＫ１の周波数をｆ１＝１００ＭＨｚとした場合に、クロック信号ＣＲ１の周波数は例えばｆａ＝８０ＭＨｚ程度に設定することができる。このような周波数ｆａのクロック信号ＣＲ１を、周波数ｆ１の基準クロック信号ＲＣＫ１によりサンプリングすることで、図９に示すような出力信号ＳＱ１がサンプリング回路ＳＰ１から出力される。この出力信号ＳＱ１は上式（６）の正弦波を近似したような信号波形になる。そして、この出力信号ＳＱ１の遷移タイミングで、カウンター４２のカウント値ＣＮＴが保持回路ＳＰＡに取り込まれ、取り込まれたカウント値ＣＮＴに対応するクロックカウント数ＬＣＮ０、ＬＣＮ１、ＬＣＮ２、ＬＣＮ３・・・がＦＩＦＯ４５に記憶される。このクロックカウント数ＬＣＮ０、ＬＣＮ１、ＬＣＮ２、ＬＣＮ３・・・が、図４の直線ＬＮ１の三角印に示すポイントのＸ軸の値になる。また出力信号ＳＱ１の遷移毎にインクリメントされる遷移カウント数ＴＣＮが、図４の三角印に示すポイントのＹ軸の値になる。そして、これらの複数のポイントのフィッティング直線（ＬＮ１）が求められ、傾き情報（Ａａ１）、切片情報（Ｂａ１）が求められる。
【００７４】
例えばクロック信号ＣＲ１の周波数ｆａが高いと、出力信号ＳＱ１の遷移タイミング間（例えば立ち上がりエッジ間）の期間が短くなるため、クロックカウント数ＬＣＮ０、ＬＣＮ１、ＬＣＮ２・・・が小さくなる。従って図４の直線ＬＮ１の傾きＡａ１は大きくなる。一方、クロック信号ＣＲ１の周波数ｆａが低いと、出力信号ＳＱ１の遷移タイミング間の期間が長くなるため、クロックカウント数ＬＣＮ０、ＬＣＮ１、ＬＣＮ２・・・が大きくなる。従って図４の直線ＬＮ１の傾きＡａ１は小さくなる。即ちクロック信号ＣＲ１の周波数ｆａに応じて傾きＡａ１が変化する。
【００７５】
なお図８、図９では信号ＳＴＡについての演算処理の手法を例にとり説明したが、信号ＳＴＰについての演算処理についても同様の手法により実現される。例えば図８では、サンプリング回路ＳＰ２の出力信号ＳＱ２の遷移タイミングに対応するタイミングでのカウント値ＣＮＴが、クロックカウント数ＬＣＮＢとして記憶回路４４に取り込まれる。そして図４の直線ＬＮ２の三角印に示すポイントのＸ軸の値が、記憶回路４４に取り込まれるクロックカウント数ＬＣＮＢになる。この場合にＹ軸の値は、サンプリング回路ＳＰ２の出力信号ＳＱ２の遷移カウント数ＴＣＮになる。
【００７６】
また図９では、信号ＳＴＰにより発振動作を開始したクロック信号ＣＲ２を、基準クロック信号ＲＣＫ１によりサンプリングすることで、サンプリング回路ＳＰ２から出力信号ＳＱ２が出力される。この出力信号ＳＱ２は上式（７）の正弦波を近似したような信号波形になる。そして、この出力信号ＳＱ２の遷移タイミングで、カウンター４２のカウント値ＣＮＴが保持回路ＳＰＢに取り込まれ、取り込まれたカウント値ＣＮＴに対応するクロックカウント数ＬＣＮ０、ＬＣＮ１、ＬＣＮ２、ＬＣＮ３・・・がＦＩＦＯ４５に記憶される。このクロックカウント数ＬＣＮ０、ＬＣＮ１、ＬＣＮ２、ＬＣＮ３・・・が、図４の直線ＬＮ２の三角印に示すポイントのＸ軸の値になる。また出力信号ＳＱ２の遷移毎にインクリメントされる遷移カウント数ＴＣＮが、三角印に示すポイントのＹ軸の値になる。そして、これらの複数のポイントのフィッティング直線（ＬＮ２）が求められ、傾き情報（Ａｂ１）、切片情報（Ｂｂ１）が求められる。
【００７７】
なお図８、図９ではクロック信号ＣＲ１、ＣＲ２の遷移タイミングに対応するタイミングでのカウント値ＣＮＴそのものを、クロックカウント数情報としているが、本実施形態はこれに限定されない。例えばＬＣＮ１−ＬＣＮ０、ＬＣＮ２−ＬＣＮ１、ＬＣＮ３−ＬＣＮ２というようなカウント値の差分値を、クロックカウント数情報としてＦＩＦＯ４４に記憶するようにしてもよい。このようにすることで、ＦＩＦＯ４４の使用記憶容量の節約等を図れるようになる。
【００７８】
３．第２の構成例
図１０に本実施形態の時間デジタル変換回路２０の第２の構成例を示す。第２の構成例の時間デジタル変換回路２０は、図１の発振回路２１、２２、サンプリング回路ＳＰ１、ＳＰ２に加えて、サンプリング回路ＳＰ３、ＳＰ４、ＳＰ５、ＳＰ６（第３〜第６のサンプリング回路）を含む。また基準クロック信号ＲＣＫ１を生成する発振回路３１に加えて、基準クロック信号ＲＣＫ２（第２の基準クロック信号）を生成する発振回路３２が設けられている。発振回路３２は、発振子ＸＴＡＬ２を用いた発振動作により基準クロック信号ＲＣＫ２を生成する。ＸＴＡＬ２は、ＸＴＡＬ１と同様の発振子により実現され、例えば水晶振動片などの振動片により実現される。
【００７９】
図１の構成例と同様に、サンプリング回路ＳＰ１、ＳＰ２（第１、第２のサンプリング回路）は、各々、クロック信号ＣＲ１、ＣＲ２を基準クロック信号ＲＣＫ１でサンプリングして、出力信号ＳＱ１、ＳＱ２を出力する。
【００８０】
サンプリング回路ＳＰ３（第３のサンプリング回路、第３のミキサー回路）は、基準クロック信号ＲＣＫ２（第２の基準クロック信号）を基準クロック信号ＲＣＫ１（第１の基準クロック信号）でサンプリングして、出力信号ＳＱ３（第３の出力信号）を出力する。サンプリング回路ＳＰ４（第４のサンプリング回路）は、クロック信号ＣＲ１を基準クロック信号ＲＣＫ２でサンプリングして、出力信号ＳＱ４（第４の出力信号）を出力する。サンプリング回路ＳＰ５（第５のサンプリング回路）は、クロック信号ＣＲ２を基準クロック信号ＲＣＫ２でサンプリングして、出力信号ＳＱ５（第５の出力信号）を出力する。サンプリング回路ＳＰ６（第６のサンプリング回路）は、基準クロック信号ＲＣＫ１を基準クロック信号ＲＣＫ２でサンプリングして、出力信号ＳＱ６（第６の出力信号）を出力する。これらのサンプリング回路ＳＰ３〜ＳＰ６の動作、構成は、サンプリング回路ＳＰ１、ＳＰ２と同様であるため、詳細な説明は省略する。
【００８１】
そして処理回路４０は、サンプリング回路ＳＰ１〜ＳＰ６の出力信号ＳＱ１〜ＳＱ６に基づいて、クロック信号ＣＲ１の第１の周波数情報（ωａ）及び第１の位相情報（Ｔａ）と、クロック信号ＣＲ２の第２の周波数情報（ωｂ）及び第２の位相情報（Ｔｂ）を求める。例えばサンプリング回路ＳＰ１の出力信号ＳＱ１とサンプリング回路ＳＰ４の出力信号ＳＱ４に基づいて、クロック信号ＣＲ１の第１の周波数情報（ωａ）及び第１の位相情報（Ｔａ）を求めることができる。またサンプリング回路ＳＰ２の出力信号ＳＱ２とサンプリング回路ＳＰ５の出力信号ＳＱ５に基づいて、クロック信号ＣＲ２の第２の周波数情報（ωｂ）及び第２の位相情報（Ｔｂ）を求めることができる。
【００８２】
例えば発振回路３１の基準クロック信号ＲＣＫ１、発振回路３２の基準クロック信号ＲＣＫ２、発振回路２１、２２のクロック信号ＣＲ１、ＣＲ２は下式（１０）、（１１）、（１２）、（１３）のような正弦波の式により表すことができる。
【００８３】
【数５】
2019039799.tif 000007
ω１＝ωｒ、ω２＝ωｒ＋ωｄ、ωａ、ωｂは、ＲＣＫ１、ＲＣＫ２、ＣＲ１、ＣＲ２のクロック周波数に対応する角周波数である。例えばω１、ω２、ωａ、ωｂには上式（１４）に示すような関係式が成り立つ。またＴａ、Ｔｂはクロック信号ＣＲ１、ＣＲ２の位相を表す情報である。
【００８４】
またサンプリング回路ＳＰ１〜ＳＰ６の出力信号ＳＱ１〜ＳＱ６は、下式（１５）〜（２０）のように近似的に表すことができる。即ち出力信号ＳＱ１〜ＳＱ６は、下式（１５）〜（２０）により表される情報を含んでいる。
【００８５】
【数６】
2019039799.tif 000008
ここでｔｘ、ｔｙは下式（２１）、（２２）のように定義される。
【００８６】
【数７】
2019039799.tif 000009
処理回路４０は、サンプリング回路ＳＰ１〜ＳＰ６の出力信号ＳＱ１〜ＳＱ６に基づいて、クロック信号ＣＲ１の第１の周波数情報（ωａ）及び第１の位相情報（Ｔａ）と、クロック信号ＣＲ２の第２の周波数情報（ωｂ）及び第２の位相情報（Ｔｂ）を求める。そしてクロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報及び第１、第２の位相情報（ωａ、ωｂ、Ｔａ、Ｔｂ）に基づいて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差に対応するデジタル値ＤＱを求める。
【００８７】
図１１は第２の構成例の時間デジタル変換回路２０の動作を説明する信号波形例である。処理回路４０は、クロック信号ＣＲ１、ＣＲ２の位相情報Ｔａ、Ｔｂを求める演算処理を行うことで、時間差ＴＤＦを求める。但し処理回路４０が演算処理により実際に求めるのは、Ｄ１、Ｄ２に示す基準タイミングＲＴＭ（ｔ＝０）の付近でのクロック信号ＣＲ１、ＣＲ２の位相の情報である。図１１では、基準タイミングＲＴＭは、Ｄ３に示すように基準クロック信号ＲＣＫ１、ＲＣＫ２の位相が同期（一致）するタイミングとなっている。
【００８８】
例えば処理回路４０は、基準クロック信号ＲＣＫ１、ＲＣＫ２の位相同期タイミングである基準タイミングＲＴＭから信号ＳＴＡの遷移タイミングまでの第１の時間情報（Ｔａ）と、基準タイミングＲＴＭから信号ＳＴＰの遷移タイミングまでの第２の時間情報（Ｔｂ）を求める。そして、これらの第１、第２の時間情報（Ｔａ、Ｔｂ）に基づいて、信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦに対応するデジタル値ＤＱを求める。
【００８９】
このようにすれば、基準クロック信号ＲＣＫ１、ＲＣＫ２の位相同期タイミングを基準タイミングＲＴＭとして、信号ＳＴＡ、ＳＴＰについての第１、第２の時間情報（Ｔａ、Ｔｂ）を求めることが可能になる。例えば基準クロック信号ＲＣＫ１、ＲＣＫ２の位相同期タイミングを基準タイミングＲＴＭとして検出して、第１、第２の時間情報を求め、時間差ＴＤＦに対応するデジタル値ＤＱを求める時間デジタル変換を実現できるようになる。
【００９０】
このように図１０の第２の構成例によれば、２つの基準クロック信号ＲＣＫ１、ＲＣＫ２が用いられ、６つのサンプリング回路ＳＰ１〜ＳＰ６の出力信号ＳＱ１〜ＳＱ６を用いて、クロック信号ＣＲ１、ＣＲ２の周波数情報（ωａ、ωｂ）と位相情報（Ｔａ、Ｔｂ）が求められる。そして信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦに対応するデジタル値ＤＱが求められる時間デジタル変換が行われる。従って、図１のように、１つの基準クロック信号ＲＣＫ１と２つのサンプリング回路ＳＰ１、ＳＰ２の出力信号ＳＱ１、ＳＱ２を用いる構成に比べて、時間デジタル変換の高性能化を図れるようになる。例えばクロック信号ＣＲ１、ＣＲ２の周波数情報や位相情報を高精度で求めることができるため、時間差ＴＤＦに対応するデジタル値ＤＱについても高精度で求めることが可能になる。
【００９１】
なお本実施形態の時間デジタル変換回路２０は図１、図１０等に示す構成には限定されず、種々の変形実施が可能である。例えば、３つ以上の発振子を用意し、３つ以上の基準信号を用いてサンプリング回路のサンプリング動作を行うようにしてもよい。
【００９２】
次に第２の構成例での処理回路４０の演算処理の詳細について図１２〜図１４を用いて説明する。
【００９３】
図１２、図１３は前述の図４に対応する説明図である。図１２、図１３では、演算回路４６は、Ｘ軸の値が、出力信号ＳＱ１の遷移タイミングでのカウント値ＣＮＴに基づくクロックカウント数ＬＣＮとなり、Ｙ軸の値が、出力信号ＳＱ１の遷移カウント数ＴＣＮとなる複数のポイントに基づいて、直線ＬＮ１を特定して、直線ＬＮ１の傾きＡａ１と切片Ｂａ１を求める。またＸ軸の値が、出力信号ＳＱ２の遷移タイミングでのカウント値ＣＮＴに基づくクロックカウント数ＬＣＮとなり、Ｙ軸の値が、出力信号ＳＱ２の遷移カウント数ＴＣＮとなる複数のポイントに基づいて、直線ＬＮ２を特定して、直線ＬＮ２の傾きＡｂ１と切片Ｂｂ１を求める。また例えばＸ軸の値が基準クロック信号ＲＣＫ１のカウント数となり、Ｙ軸の値が基準クロック信号ＲＣＫ２のカウント数となる複数のポイントに基づいて、直線ＬＮ３を特定して、直線ＬＮ３の傾きＡ２１と切片Ｂ２１を求める。
【００９４】
また演算回路４６は、Ｘ軸の値が、出力信号ＳＱ４の遷移タイミングでのカウント値ＣＮＴに基づくクロックカウント数ＬＣＮとなり、Ｙ軸の値が、出力信号ＳＱ４の遷移カウント数ＴＣＮとなる複数のポイントに基づいて、直線ＬＮ４を特定して、直線ＬＮ４の傾きＡａ２と切片Ｂａ２を求める。またＸ軸の値が、出力信号ＳＱ５の遷移タイミングでのカウント値ＣＮＴに基づくクロックカウント数ＬＣＮとなり、Ｙ軸の値が、出力信号ＳＱ５の遷移カウント数ＴＣＮとなる複数のポイントに基づいて、直線ＬＮ５を特定して、直線ＬＮ５の傾きＡｂ２と切片Ｂｂ２を求める。また例えばＸ軸の値が基準クロック信号ＲＣＫ２のカウント数となり、Ｙ軸の値が基準クロック信号ＲＣＫ１のカウント数となる複数のポイントに基づいて、直線ＬＮ６を特定して、直線ＬＮ６の傾きＡ１２と切片Ｂ１２を求める。
【００９５】
そして演算回路４６は、これらの傾きＡａ１、Ａｂ１、Ａ２１、Ａａ２、Ａｂ２、Ａ１２と切片Ｂａ１、Ｂｂ１、Ｂ２１、Ｂａ２、Ｂｂ２、Ｂ１２の情報に基づいて、クロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）を求めて、時間差ＴＤＦに対応するデジタル値ＤＱを求める。
【００９６】
そして、傾きＡａ１、Ａｂ１、Ａ２１、Ａａ２、Ａｂ２、Ａ１２は、下式（２３）〜（２８）のように表すことができる。
【００９７】
【数８】
2019039799.tif 000010
【００９８】
【数９】
2019039799.tif 000011
演算回路４６は、上式（２３）〜（２８）に基づいてクロック信号ＣＲ１、ＣＲ２の周波数ｆａ、ｆｂを求める。例えば周波数ｆ１、ｆ２が既知である場合に上式（２３）〜（２８）に基づき周波数ｆａ、ｆｂを容易に求めることができる。また例えば式（２３）〜（２５）から求められた周波数ｆａ、ｆｂと式（２６）〜（２８）から求められた周波数ｆａ、ｆｂの平均化処理を行うことで、より正確に周波数ｆａ、ｆｂを求めることが可能になる。
【００９９】
また本実施形態では処理回路４０は、サンプリング回路ＳＰ３の出力信号ＳＱ３とサンプリング回路ＳＰ６の出力信号ＳＱ６に基づく補正処理を行って、第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）を求める。具体的には補正処理として、図１４に示すような軸の共通化等の補正処理を行う。例えば図１４のＥ１に示す座標系では、基準クロック信号ＲＣＫ１のクロックカウント数ＬＣＮがＸ軸になっており、Ｅ２に示す座標系では、基準クロック信号ＲＣＫ２のクロックカウント数ＬＣＮがＸ軸になっているため、同じスケールの共通の時間軸となっていない。このため、共通の時間軸にするための補正処理を行う。
【０１００】
具体的には、図１４のＥ３に示すように、サンプリング回路ＳＰ３の出力信号ＳＱ３に対応するｙ２×ｙ１の直線ＬＮ３がＸ軸と交わるポイントと、サンプリング回路ＳＰ６の出力信号ＳＱ６に対応する−ｙ１×ｙ２の直線ＬＮ６がＸ軸と交わるポイントは一致する。即ち、これらのポイントでは位相がお互いに一致し、同一時間であると考えられる。これらのポイントは図１１のＤ３に示すように基準クロック信号ＲＣＫ１、ＲＣＫ２の位相同期タイミングに対応する。そして、Ｅ４、Ｅ５に示すように、Ｅ３のポイントが座標系の原点になるように補正する。そしてＥ６において、クロックカウント数ＬＣＮに対して、基準クロック信号ＲＣＫ１、ＲＣＫ２の周期を乗算することで、Ｘ軸が共通の時間軸となるような補正処理を実現する。これにより、傾きＡａ１、Ａｂ１、Ａ２１、Ａａ２、Ａｂ２、Ａ１２と切片Ｂａ１、Ｂｂ１、Ｂ２１、Ｂａ２、Ｂｂ２、Ｂ１２の情報を用いた、クロック信号ＣＲ１、ＣＲ２の第１、第２の周波数情報（ωａ、ωｂ）と第１、第２の位相情報（Ｔａ、Ｔｂ）の適切な演算処理を実現できるようになる。
【０１０１】
具体的には、下式（２９）〜（３２）に示すように、時間軸についての補正処理により求められた切片Ｂ’ａ１、Ｂ’ａ２、Ｂ’ｂ１、Ｂ’ｂ２の小数部のみを取り出す処理を行うことで、ｔａ、ｔｂを求めて、Ｔａ、Ｔｂを求める。
【０１０２】
【数１０】
2019039799.tif 000012
【０１０３】
【数１１】
2019039799.tif 000013
なお本実施形態では、基準クロック信号ＲＣＫ１、ＲＣＫ２の周波数をｆ１、ｆ２とし、クロック信号ＣＲ１、ＣＲ２の周波数をｆａ、ｆｂとした場合に、ｆ１、ｆ２は互いに異なる周波数であり、（ｆ１／２）＜ｆａ＜ｆ１、（ｆ１／２）＜ｆｂ＜ｆ１、（ｆ２／２）＜ｆａ＜ｆ２、（ｆ２／２）＜ｆｂ＜ｆ２の関係式が成り立つ。例えばサンプリング回路ＳＰ１、ＳＰ２は、基準クロック信号ＲＣＫ１を用いてクロック信号ＣＲ１、ＣＲ２をサンプリングし、サンプリング回路ＳＰ４、ＳＰ５は、基準クロック信号ＲＣＫ２を用いてクロック信号ＣＲ１、ＣＲ２をサンプリングする。このため、基準クロック信号ＲＣＫ１の周波数ｆ１は、クロック信号ＣＲ１、ＣＲ２の周波数ｆａ、ｆｂよりも高い必要がある。また基準クロック信号ＲＣＫ２の周波数ｆ２は、クロック信号ＣＲ１、ＣＲ２の周波数ｆａ、ｆｂよりも高い必要がある。このため、ｆａ＜ｆ１、ｆｂ＜ｆ１、ｆａ＜ｆ２、ｆｂ＜ｆ２の関係式が成り立つ。
【０１０４】
またクロック信号ＣＲ１、ＣＲ２の周波数ｆａ、ｆｂが、基準クロック信号ＲＣＫ１の周波数ｆ１の１／２の周波数よりも小さくなると、例えばｆ１／２よりも高い周波数成分の信号が、サンプリング回路ＳＰ１、ＳＰ２の出力信号ＳＱ１、ＳＱ２として現れてしまい、周波数ｆ１でサンプリングした信号として適正に表すことができない。また周波数ｆａ、ｆｂが、基準クロック信号ＲＣＫ２の周波数ｆ２の１／２の周波数よりも小さくなると、例えばｆ２／２よりも高い周波数成分の信号が、サンプリング回路ＳＰ４、ＳＰ５の出力信号ＳＱ４、ＳＱ５として現れてしまい、周波数ｆ２でサンプリングした信号として適正に表すことができない。従って、（ｆ１／２）＜ｆａ、（ｆ１／２）＜ｆｂ、（ｆ２／２）＜ｆａ、（ｆ２／２）＜ｆｂの関係式が成り立つ。即ち、（ｆ１／２）＜ｆａ＜ｆ１、（ｆ１／２）＜ｆｂ＜ｆ１、（ｆ２／２）＜ｆａ＜ｆ２、（ｆ２／２）＜ｆｂ＜ｆ２の関係式が成り立つ。
【０１０５】
４．回路装置、物理量測定装置
図１５、図１６に本実施形態の時間デジタル変換回路２０を含む回路装置１０や物理量測定装置５０の構成例を示す。図１５では回路装置１０は、時間デジタル変換回路２０と制御回路１２と発振回路３１、３２を含む。制御回路１２は、時間デジタル変換回路２０の制御や回路装置１０の各種の制御処理を行う。発振回路３１は、発振子ＸＴＡＬ１を用いた発振動作により基準クロック信号ＲＣＫ１を生成する。発振回路３２は、発振子ＸＴＡＬ２を用いた発振動作により基準クロック信号ＲＣＫ２を生成する。発振回路３１は、回路装置１０の端子Ｐ１、Ｐ２（パッド）を介して、外付け部品である発振子ＸＴＡＬ１に接続される。発振回路３２は、回路装置１０の端子Ｐ３、Ｐ４（パッド）を介して、外付け部品である発振子ＸＴＡＬ２に接続される。これらの発振子ＸＴＡＬ１、ＸＴＡＬ２と回路装置１０とにより物理量測定装置５０が構成される。
【０１０６】
図１６では、回路装置１０は時間デジタル変換回路２０を含む。この回路装置１０には、図１５と同様に外付け部品である発振子ＸＴＡＬ１、ＸＴＡＬ２が接続される。そして物理量測定装置５０は、回路装置１０と発振子ＸＴＡＬ１、ＸＴＡＬ２と発光部１４と受光部１６を含む。
【０１０７】
発光部１４は、対象物に対して光を照射する。発光部１４は、例えばレーザーデバイスやＬＥＤなどの発光素子により実現される。例えば不図示のマイコン等の処理装置が物理量測定装置５０に設けられている場合には、この処理装置からの信号ＳＴＡが発光部１４に入力され、この信号ＳＴＡに基づいて発光部１４が対象物に対して光を照射する。この信号ＳＴＡは回路装置１０にも入力される。なお、このような処理装置を設けずに、信号ＳＴＡを、物理量測定装置５０の外部接続端子を介して入力するようにしてもよい。
【０１０８】
受光部１６は、対象物からの光を受光する。例えば受光部１６は、発光部１４が照射した光の反射光を受光する。受光部１６は例えばフォトダイオード等の受光素子により実現される。受光部１６は光を受光すると、信号ＳＴＰを回路装置１０に出力する。そして回路装置１０は、信号ＳＴＡとＳＴＰに基づいて時間デジタル変換を行う。
【０１０９】
例えば図１７に、信号ＳＴＡ（スタート信号）と信号ＳＴＰ（ストップ信号）の関係を示す。時間デジタル変換回路２０は、この信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦをデジタル値ＤＱに変換する。なお図１７では、ＴＤＦは信号ＳＴＡとＳＴＰの立ち上がりの遷移タイミング間（立ち上がりエッジ間）の時間差となっているが、信号ＳＴＡとＳＴＰの立ち下がりの遷移タイミング間（立ち下がりエッジ間）の時間差であってもよい。
【０１１０】
例えば本実施形態では、図１７に示すように信号ＳＴＡを用いて照射光（例えばレーザー光）が対象物（例えば車の周囲の物体）に出射される。そして対象物からの反射光の受光により信号ＳＴＰが生成される。例えば受光信号を波形整形することで信号ＳＴＰを生成する。このようにすれば、信号ＳＴＡとＳＴＰの遷移タイミングの時間差ＴＤＦをデジタル値ＤＱに変換することで、例えばタイムオブフライト（ＴＯＦ）の方式で、対象物との距離を物理量として測定でき、例えば車の自動運転やロボットの動作制御などに利用できる。或いは本実施形態では、信号ＳＴＡを用いて送信音波（例えば超音波）が対象物（例えば生体）に送信される。そして対象物からの受信音波の受信により信号ＳＴＰが生成される。このようにすれば対象物との距離等を測定でき、超音波による生体情報の測定などが可能になる。
【０１１１】
なお図１７において、信号ＳＴＡにより送信データを送信し、受信データの受信による信号ＳＴＰを用いることで、送信データを送信してから受信データを受信するまでの時間を測定してもよい。また本実施形態により測定される物理量は、時間、距離には限定されず、流量、流速、周波数、速度、加速度、角速度又は角加速度等の種々の物理量が考えられる。
【０１１２】
５．電子機器、移動体
図１８に本実施形態の回路装置１０（時間デジタル変換回路２０）を含む電子機器５００の構成例を示す。電子機器５００は回路装置１０、発振子ＸＴＡＬ１、ＸＴＡＬ２、処理部５２０を含み、回路装置１０は時間デジタル変換回路２０を含む。また電子機器５００は、通信部５１０、操作部５３０、表示部５４０、記憶部５５０、アンテナＡＮＴを含むことができる。電子機器５００としては、例えば距離、時間、流速又は流量等の物理量を計測する計測機器、生体情報を測定する生体情報測定機器（超音波測定装置、脈波計等）、車載機器（自動運転用の機器等）、基地局又はルーター等のネットワーク関連機器を想定できる。また頭部装着型表示装置や時計関連機器などのウェアラブル機器、ロボット、印刷装置、投影装置、携帯情報端末（スマートフォン等）、コンテンツを配信するコンテンツ提供機器、或いはデジタルカメラ又はビデオカメラ等の映像機器などを想定できる。
【０１１３】
通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０（処理回路）は、電子機器５００の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。
【０１１４】
図１９に本実施形態の回路装置１０（時間デジタル変換回路２０）を含む移動体の例を示す。本実施形態の回路装置１０（時間デジタル変換回路２０）は、例えば車、飛行機、バイク、自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１９は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置１０と発振子を有する物理量測定装置（不図示）が組み込まれる。制御装置２０８は、この物理量測定装置により測定された物理量情報に基づいて種々の制御処理を行う。例えば物理量情報として、自動車２０６の周囲の物体の距離情報が測定された場合に、制御装置２０８は、測定された距離情報を用いて自動運転のための種々の制御処理を行う。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。なお本実施形態の回路装置１０（時間デジタル変換回路２０）が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６やロボット等の移動体に設けられる種々の機器に組み込むことができる。
【０１１５】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（処理回路等）と共に記載された用語（演算回路等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また時間デジタル変換回路、回路装置、物理量測定装置、電子機器、移動体の構成・動作や、時間デジタル変換回路や処理回路の処理等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【０１１６】
ＳＰ、ＳＰ１〜ＳＰ６…サンプリング回路、ＳＰＡ、ＳＰＢ…保持回路、
ＸＴＡＬ１、ＸＴＡＬ２…発振子、Ｐ１〜Ｐ４…端子、
ＣＲ１、ＬＣＲ２…クロック信号、ＲＣＫ１、ＲＣＫ２…基準クロック信号、
ＳＱ１〜ＳＱ６…出力信号、ＳＴＡ、ＳＴＰ…信号、ＴＣＮ…遷移カウント数、
ＴＤＦ…時間差、ＣＮＴ…カウント値、ＤＱ…デジタル値、
ＬＣＮ…クロックカウント数、ＲＴＭ…基準タイミング、
Ａａ１、Ａａ２、Ａ２１、Ａ１２、Ａｂ１、Ａｂ２…傾き、
Ｂａ１、Ｂａ２、Ｂ２１、Ｂ１２、Ｂｂ１、Ｂｂ２…切片、
１０…回路装置、１２…制御回路、１４…発光部、１６…受光部、
２０…時間デジタル変換回路、２１、２２、３１、３２…発振回路、
４０…処理回路、４２…カウンター、４４…記憶回路、４６…演算回路、
５０…物理量測定装置、２０６…自動車、２０７…車体、２０８…制御装置
２０９…車輪、５００…電子機器、５１０…通信部、５２０…処理部、
５３０…操作部、５４０…表示部、５５０…記憶部
【図１】
2019039799.tif 000014
【図２】
2019039799.tif 000015
【図３】
2019039799.tif 000016
【図４】
2019039799.tif 000017
【図５】
2019039799.tif 000018
【図６】
2019039799.tif 000019
【図７】
2019039799.tif 000020
【図８】
2019039799.tif 000021
【図９】
2019039799.tif 000022
【図１０】
2019039799.tif 000023
【図１１】
2019039799.tif 000024
【図１２】
2019039799.tif 000025
【図１３】
2019039799.tif 000026
【図１４】
2019039799.tif 000027
【図１５】
2019039799.tif 000028
【図１６】
2019039799.tif 000029
【図１７】
2019039799.tif 000030
【図１８】
2019039799.tif 000031
【図１９】
2019039799.tif 000032