(57)【要約】      （修正有）【課題】端子電極の電極幅のバラツキを抑えることができるセラミック電子部品及びその製造方法を提供する。【解決手段】端子電極２０ｓは、一対の端面を含む周面の端部をそれぞれ被覆し、一対の端面から周面上に軸方向に沿って延出する延出領域２１ｓを有する下地導電層２１と、下地導電層を被覆する中間金属層２２と、中間金属層を被覆する導電性樹脂層２３と、導電性樹脂層を被覆する外部金属層２４と、を有する。延出領域と周面との境界部のうち端面から最も離れた第１の先端部Ｐと、第１の先端部を被覆する中間金属層の軸方向に関する第２の先端部Ｑとを結ぶ仮想的な第１の線分と、第１の先端部から軸方向に沿って延びる仮想的な第２の線分とのなす角度θａが、２４°以上８２°以下である。延出領域を被覆する中間金属層の延出部の厚みは、２．５μｍ以上１１．５μｍ以下である。延出領域の厚みは、５．１μｍ以上１５．３μｍ以下である。【選択図】図７
2019004165.tif 000002
【特許請求の範囲】
【請求項１】
所定の軸方向に対向する一対の端面と、前記一対の端面に直交する周面とを有するセラミック素体と、
前記一対の端面を含む前記周面の端部をそれぞれ被覆し前記一対の端面から前記周面上に前記軸方向に沿って延出する延出領域を有する下地導電層と、前記下地導電層を被覆する中間金属層と、前記中間金属層を被覆する導電性樹脂層と、前記導電性樹脂層を被覆する外部金属層と、を有する一対の端子電極と
を具備し、
前記延出領域と前記周面との境界部のうち前記端面から最も離れた第１の先端部と、前記第１の先端部を被覆する前記中間金属層の前記軸方向に関する第２の先端部とを結ぶ仮想的な第１の線分と、前記第１の先端部から前記軸方向に沿って延びる仮想的な第２の線分とのなす角度が、２４°以上８２°以下であり、
前記延出領域を被覆する前記中間金属層の延出部の厚みは、２．５μｍ以上１１．５μｍ以下であり、
前記延出領域の厚みは、５．１μｍ以上１５．３μｍ以下である
セラミック電子部品。
【請求項２】
請求項１に記載のセラミック電子部品であって、
前記下地導電層は、前記セラミック材料と同組成のセラミック粉末を共材として含む導電ペーストの焼成体で構成され、
前記中間金属層は、Ｃｕめっき膜で構成される
セラミック電子部品。
【請求項３】
請求項１または２に記載のセラミック電子部品であって、
前記セラミック素体は、積層セラミックコンデンサを構成する複数の内部電極を有する
セラミック電子部品。
【請求項４】
所定の軸方向に対向する一対の端面と、前記一対の端面に直交する周面とを有するセラミック素体を準備する工程と、
前記一対の端面を含む前記周面の端部をそれぞれ被覆し前記一対の端面から前記周面上に前記軸方向に沿って延出する延出領域を有する下地導電層を形成する工程と、
前記下地導電層を被覆する中間金属層を形成する工程と、
前記中間金属層を被覆する導電性樹脂層を形成する工程と、
前記導電性樹脂層を被覆する外部金属層を形成する工程とを有し、
前記下地導電層を形成する工程は、前記延出領域の厚みが、５．１μｍ以上１５．３μｍ以下となるように、前記下地導電層を形成し、
前記中間金属層を形成する工程は、前記延出領域と前記周面との境界部のうち前記端面から最も離れた第１の先端部と、前記第１の先端部を被覆する前記中間金属層の前記軸方向に関する第２の先端部とを結ぶ仮想的な第１の線分と、前記第１の先端部から前記軸方向に沿って延びる仮想的な第２の線分とのなす角度が、２４°以上８２°以下であり、前記延出領域を被覆する前記中間金属層の延出部の厚みが、２．５μｍ以上１１．５μｍ以下となるように、前記中間金属層を形成する
セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック素体の表面に複数の端子電極が形成された表面実装型のセラミック電子部品及びその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型化に伴い、プリント回路基板表面に実装されている積層セラミックコンデンサの小型化、高容量化が進むと同時に、プリント回路基板自体の薄膜化も進んでいる。積層セラミックコンデンサは、セラミック素体の両端面に端子電極が設けられた構造を有し、プリント回路基板にマウンタにより実装され、半田によりプリント回路基板上の電極に電気的かつ機械的に接続される。
【０００３】
プリント回路基板が薄くなると、プリント回路基板自体が変形しやすくなることで、実装後にたわみ等の強い外力がかかりやすくなる。その結果、クラックが発生したり、プリント回路基板との接合部が部分的に破壊されたり、電気的特性が劣化したりする問題がある。その対策として、熱硬化性樹脂に金属粉末を混合した電極層を設けることで、プリント回路基板の撓みなどに起因する外力を吸収できる構造が知られている（例えば特許文献１，２参照）。
【０００４】
例えば特許文献１には、内部電極層に接続され焼結により形成された電極層と、電極層上に形成された柔軟性を有する導電性接着樹脂層と、導電性接着樹脂層上に形成されたニッケルめっき層と、ニッケルめっき層上に形成された半田めっき層とを有する外部電極層を備えた積層セラミックコンデンサが記載されている。
【０００５】
また特許文献２には、共材またはガラスフリットを含む下地金属層と、下地金属層上に形成された中間金属層と、中間金属層上に形成された導電性樹脂層と、導電性樹脂層上に形成されためっき金属層とを有する端子電極を備えた表面実装型セラミック電子部品が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平５−１４４６６５号公報
【特許文献２】特開２００７−２８１４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
近年、積層セラミックコンデンサの小型化に伴い、端子電極の寸法精度が益々重要になってきている。典型的には、積層セラミックコンデンサは直方体形状を有し、その所定の軸方向（長さ方向あるいは幅方向）の両端部に端子電極がそれぞれ設けられる。端子電極は、セラミック素体の各端部を被覆するように各端面から素体周面（４側面）にそれぞれ所定の長さ延出するように設けられる。このとき、端子電極の端面から素体周面に向かって延びる端子電極の側面の長さ（以下、電極幅ともいう）や形状にバラツキが生じると、外観上の問題のほか、マンハッタンあるいはツームストーンと称される実装不良を招くおそれがある。このような問題は、チップサイズが小型化するほど、より一層、顕著となる。
【０００８】
以上のような事情に鑑み、本発明の目的は、端子電極の電極幅のバラツキを抑えることができるセラミック電子部品及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、本発明の一形態に係るセラミック電子部品は、セラミック素体と、一対の端子電極とを具備する。
上記セラミック電子部品は、所定の軸方向に対向する一対の端面と、上記一対の端面に直交する周面とを有する。
上記一対の端子電極は、下地導電層と、上記下地導電層を被覆する中間金属層と、上記中間金属層を被覆する導電性樹脂層と、前記導電性樹脂層を被覆する外部金属層とを有する。
上記下地導電層は、上記一対の端面を含む上記周面の端部をそれぞれ被覆し、上記一対の端面から上記周面上に上記軸方向に沿って延出する延出領域を有する。
上記延出領域と上記周面との境界部のうち上記端子面から最も離れた第１の先端部と、上記第１の先端部を被覆する上記中間金属層の上記軸方向に関する第２の先端部とを結ぶ仮想的な第１の線分と、上記第１の先端部から上記軸方向に沿って延びる仮想的な第２の線分とのなす角度は、３０°以上７５°以下とされる。
【００１０】
上記セラミック電子部品において、一対の端子電極を構成する導電性樹脂層は、プリント回路基板の撓みなどに起因する外力を吸収する機能を有する。導電性樹脂層は、下地導電層の上に中間金属層を介して形成されるため、高い密着性が得られる。外部金属層は、典型的には、はんだめっきで構成され、端子電極の外観を構成する。したがって、外部金属層の電極幅は、下地である導電性樹脂層の形態でほぼ決定される。
【００１１】
導電性樹脂層は、典型的には、金属等の導電性フィラーをエポキシ樹脂等の熱硬化性樹脂に混練した導電ペーストの硬化物で構成される。導電ペーストを中間金属層の表面に塗布する際、セラミック素体の周面に濡れ上がり、これが原因で、外部電極層の電極幅にバラツキが生じる。
【００１２】
そこで本発明者らは、導電性樹脂層の下地である中間金属層の形状を規定することで、セラミック素体周面への導電性樹脂の濡れ上がりを制限し、これにより外部電極層の電極幅を高精度に制御することが可能になることを見出した。すなわち、上記第１及び第２の線分のなす角度を３０°以上７５°以下に設定することで、端子電極の形状精度を高精度に制御することが可能となった。
【００１３】
一方、本発明の一形態に係るセラミック電子部品の製造方法は、所定の軸方向に対向する一対の端面と、上記一対の端面に直交する周面とを有するセラミック素体を準備する工程と、上記一対の端面を含む上記周面の端部をそれぞれ被覆し上記一対の端面から上記周面上に上記軸方向に沿って延出する延出領域を有する下地導電層を形成する工程と、上記下地導電層を被覆する中間金属層を形成する工程と、上記中間金属層を被覆する導電性樹脂層を形成する工程と、上記導電性樹脂層を被覆する外部金属層を形成する工程とを有する。
上記中間金属層を形成する工程では、上記延出領域と上記周面との境界部のうち上記端面から最も離れた第１の先端部と、上記第１の先端部を被覆する上記中間金属層の上記軸方向に関する第２の先端部とを結ぶ仮想的な第１の線分と、上記第１の先端部から上記軸方向に沿って延びる仮想的な第２の線分とのなす角度が、３０°以上７５°以下となるように、上記中間金属層が形成される。
【発明の効果】
【００１４】
本発明によれば、端子電極の電極幅のバラツキを抑えることができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係るセラミック電子部品としての積層セラミックコンデンサの構成を概略的に示す全体斜視図である。
【図２】上記積層セラミックコンデンサにおけるセラミック素体を概略的に示す全体斜視図である。
【図３】上記セラミック素体の概略断面図である。
【図４】上記セラミック素体の構造を概略的に示す分解斜視図である。
【図５】上記積層セラミックコンデンサにおける一対の端子電極の構成を示す概略断面図である。
【図６】比較例に係る端子電極の構造を示す概略断面図である。
【図７】上記積層セラミックコンデンサにおける端子電極の要部の形状を示す概略断面図である。
【図８】上記端子電極の不良例を示す概略側面図である。
【発明を実施するための形態】
【００１６】
以下、図面を参照しながら、本発明の実施形態を説明する。本実施形態では、セラミック電子部品として、積層セラミックコンデンサを例に挙げて説明する。
【００１７】
［積層セラミックコンデンサの全体構成］
図１は、本発明の一実施形態に係る積層セラミックコンデンサの構成を概略的に示す全体斜視図である。
なお図において、Ｙ，Ｙ及びＺ軸は、相互に直交する３軸方向をそれぞれ示しており、Ｘ軸方向は積層セラミックコンデンサの長さ方向、Ｙ軸方向はその幅方向、Ｚ軸方向はその高さ方向にそれぞれ対応する。
【００１８】
本実施形態の積層セラミックコンデンサ１は、セラミック素体１０と、一対の端子電極２０とを備える。
以下、積層セラミックコンデンサ１の各部の詳細について説明する。
【００１９】
（セラミック素体）
図２は、セラミック素体１０を概略的に示す全体斜視図、図３は、Ｙ軸方向から見たセラミック素体１０の概略断面図、図４は、セラミック素体１０の構造を概略的に示す分解斜視図である。
【００２０】
セラミック素体１０は、Ｚ軸方向に相互に対向する側面Ｓ１，Ｓ２と、Ｙ軸方向に相互に対向する側面Ｓ３，Ｓ４と、Ｘ軸方向に相互に対向する一対の端面Ｔ１，Ｔ２とを有する直方体（六面体）で構成される。セラミック素体１０は、Ｘ軸方向に長手方向を有し、４側面Ｓ１、Ｓ２、Ｓ３およびＳ４は、端面Ｔ１，Ｔ２にそれぞれ直交するセラミック素体１０の周面を構成する。
【００２１】
セラミック素体１０は、図３及び図４に示すように、第１の内部電極層１１１と第２の内部電極層１１２とが誘電体層１１０を介して相互に対向するように配置された内部構造を有する。すなわち、セラミック素体１０は、図４に示すように、複数枚の第１のシート材１１ａと複数枚の第２のシート材１１ｂとをＺ軸方向に交互に積層することで作製される。第１のシート材１１ａは、誘電体シート１１０ｓ上に第１の内部電極層１１１が形成された矩形状のセラミックシートで構成される。第２のシート材１１ｂは、誘電体シート１１０ｓ上に第２の内部電極層１１２が形成された矩形状のセラミックシートで構成され、第１のシート材１１ａと同一の形状、大きさを有している。
【００２２】
誘電体シート１１０ｓは、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）等の強誘電体粉末を主成分として形成された矩形状のグリーンシートの焼成体で構成される。一方、第１及び第２の内部電極層１１１，１１２は、例えば、Ｎｉ，Ｃｕ等の金属粉末を含有する導電性ペーストを焼成した矩形状の金属薄膜で構成される。
【００２３】
セラミック素体１０の側面Ｓ１，Ｓ２は、最上層の第２のシート材１１ｂと最下層の第１のシート材１１ａとにそれぞれ積層された複数枚の誘電体シート１１０ｓで構成される。第１の内部電極層１１１の一端部１１１ａは、誘電体シート１１０ｓの一端側に引き出され、第２の内部電極層１１２の一端部１１２ａは、誘電体シート１１０ｓの他端側に引き出される。これによりセラミック素体１０の一方の端面Ｔ１からは第１の内部電極層１１１の引出端部１１１ａが露出し、他方の端面Ｔ２からは第２の内部電極層１１２の引出端部１１２ａが露出する。
【００２４】
誘電体シート１１０ｓ及び内部電極層１１１，１１２の大きさ、厚み等は、積層セラミックコンデンサ１の仕様等に応じて適宜設定される。本実施形態では、例えば、長さ寸法（Ｌ）、幅寸法（Ｗ）及び高さ寸法（Ｔ）がそれぞれ１．０ｍｍ、０．５ｍｍ及び０．５ｍｍ以下の小型の積層セラミックコンデンサで構成される。内部電極層１１１，１１２の積層数も特に限定されず、それぞれ数十層以上で構成されてもよい。
【００２５】
このようなセラミック素体１０は、例えば次のようにして作製される。まず、チタン酸バリウムを主成分とする耐還元性を有するセラミック粉末を有機バインダと混練してスラリーを形成し、これをドクターブレード等でシート状に形成してセラミックグリーンシートを得る。このセラミックグリーンシートにスクリーン印刷によってＮｉ導電ペーストを所定のパターンで塗布して内部電極を形成する。内部電極パターンを形成したセラミックグリーンシートを所定枚数積み重ねて熱圧着して積層体を作製する。この積層体を、所定の個別チップサイズに切断、分割してセラミック素体１０の未焼成体を得る。この未焼成体の内部電極露出面に、後述する下地導電層２１を構成する導電ペーストを浸漬塗布し、例えば１１００〜１３００℃の窒素あるいは水素雰囲気で焼成して、セラミック素体１０および下地導電層２１を形成する。
【００２６】
（端子電極）
図５は、一対の端子電極２０の構成を示すＹ軸方向から見た積層セラミックコンデンサ１の概略断面図である。一対の端子電極２０はそれぞれ、下地導電層２１と、下地導電層２１を被覆する中間金属層２２と、中間金属層２２を被覆する導電性樹脂層２３と、導電性樹脂層２３を被覆する外部金属層２４とを有する。
【００２７】
下地導電層２１は、セラミック素体１０の両端面Ｔ１，Ｔ２に密着し、内部電極層の引出端部１１１ａ，１１２ａに電気的に接続される。下地導電層２１は、例えば、セラミック素体１０（誘電体層１１０）と同組成のセラミック粉末を共材として混合した導電ペーストを未焼成のセラミック素体１０の両端部に塗布した後、セラミック素体の焼成と同時に焼き付けることで形成される。あるいは、下地導電層２１は、ガラスフリットを混合した導電ペーストを、焼成済みのセラミック素体の両端部に塗布した後、焼き付けて形成される。下地導電層２１の厚みは特に限定されず、例えば、約５μｍ〜３０μｍであり、チップサイズに応じて適宜設定される。
【００２８】
中間金属層２２は、下地導電層２１の上に形成される。中間金属層２２は、典型的には、無電解めっき又は電界めっき等で形成されためっき膜で構成されるが、これ以外にも、真空蒸着法、スパッタ法等で形成された金属薄膜であってもよい。中間金属層２２を構成する金属材料は、Ａｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕ、Ｎｉなどが挙げられる。このうち、比抵抗値の小さいＣｕ、Ａｇが好ましく、下地導電層２１の保護という点では拡散の少ないＣｕ、Ｎｉが好ましい。また、中間金属層２２に導電性樹脂層２３との密着を阻害する酸化膜を生成させないという点ではＡｕ、Ｐｔ、Ｐｄ、Ａｇ、Ｃｕのような貴金属が好ましい。中間金属層２２の厚みは特に限定されず、例えば、約３〜１０μｍであり、チップサイズに応じて適宜設定される。
【００２９】
中間金属層２２は、下地導電層２１と導電性樹脂層２３との間の密着性を高めるために設けられる。すなわち、下地導電層２１がセラミック素体１０の焼成と同時に形成される場合には、共材や酸化膜、バインダの抜けた後の細孔の存在により、下地導電層２１の表面が平滑かつ緻密な金属面ではない状態になっていることがある。また、下地導電層２１がセラミック素体１０の焼成後に焼き付けて形成される場合には、細孔のほか、ガラスフリットが表面に偏析することがある。これらのような状態では、下地導電層２１と導電性樹脂層２３との間に接着強度を十分に確保することができなくなる。このため、下地導電層２１の形成後、導電性樹脂層２３の形成前に、中間金属層２２が形成される。
【００３０】
中間金属層２２の形成に先立って、典型的には、下地導電層２１の表面の研磨処理が実施される。これにより、下地導電層２１の表面に形成された酸化膜を除去でき、下地導電層２１に対する中間金属層２２の良好な密着性を確保することができるとともに、酸化膜の存在に起因する静電容量のばらつきやＥＳＲ（等価直列抵抗）の増加を防止することが可能となる。研磨方法は特に限定されず、例えば、乾式研磨法が適用される。
【００３１】
導電性樹脂層２３は、中間金属層２２の上に形成される。導電性樹脂層２３は、典型的には、Ａｇ、Ｎｉ、Ｃｕ等の導電性フィラーを混練したエポキシ樹脂やフェノール樹脂等の熱硬化性樹脂を中間金属層２２の表面に浸漬塗布し、熱処理して硬化させることで形成される。導電性樹脂層２３の厚みは特に限定されず、例えば、約１０〜５０μｍであり、チップサイズに応じて適宜設定される。
【００３２】
導電性樹脂層２３は、下地導電層２１および中間金属層２２を構成する金属材料よりもヤング率の低い（軟らかい）材料で構成される。導電性樹脂層２３は、積層セラミックコンデンサ１が搭載される実装基板の反りや撓み等に起因して端子電極２０に作用する外力を緩和する機能を有する。
【００３３】
外部金属層２４は、導電性樹脂層２３の上に形成される。外部金属層２４は、良好なはんだ付け性を確保するために設けられ、典型的には、電解めっき法で形成されたＮｉめっき膜、あるいは、Ｎｉめっき膜とその上に形成されたＳｎめっき膜との積層膜で構成される。外部金属層の厚みは特に限定されず、例えば、約５〜１５μｍであり、チップサイズに応じて適宜設定可能である。
【００３４】
一対の端子電極２０は、セラミック素体１０の端面Ｔ１，Ｔ２を含む両端部にそれぞれ設けられる。一対の端子電極２０は、図５に示すように、これらの端面からセラミック素体１０の周面に向かって延びる側面部２０ｓをそれぞれ有し、これら側面部２０ｓのＸ軸方向に沿った長さ（以下、電極幅Ｅｓともいう。）が所定の値となるように作製される。端子電極２０の側面部２０ｓは、セラミック素体１０の両端部の４側面Ｓ１〜Ｓ４に、同様な形態で連続的に形成される。
【００３５】
ここで、外部金属層２４は、端子電極２０各々の最外層を構成するため、端子電極２０各々の電極幅Ｅｓは、外部金属層２４の形状精度に由来する。外部金属層２４は、導電性樹脂層２３の表面に電解めっき法によって選択的に形成される。したがって、外部金属層２４の電極幅Ｅｓは、下地である導電性樹脂層２３の形態でほぼ決定される。
【００３６】
一方、導電性樹脂層２３の形成に際しては、セラミック素体１０の両端部に導電性樹脂ペーストが浸漬法によって塗布される。このとき、中間金属層２２を形成せずにその導電性樹脂ペーストを塗布すると、図６に示すように導電性樹脂ペーストが下地導電層２１の形成領域を超えてセラミック素体１０の周面にも濡れ上がってしまい、導電性樹脂層２３の形成幅をコントロールすることが困難になる。その結果、その上に形成される外部金属層２４の電極幅Ｅｓ'が目的とする電極幅Ｅｓよりも大きくなり、また電極幅Ｅｓ'の変動量も安定せず、バラツキが大きくなることになる。
【００３７】
これに対して、中間金属層２２を介して導電性樹脂層２３を下地導電層２１の上に形成すると、図７に示すようにセラミック素体１０の周面への導電性樹脂ペーストの濡れ上がりを抑制することが可能となる。これは、セラミック素体１０の周面よりも中間金属層２２の表面の方が導電性樹脂ペーストの濡れ性が悪く、中間金属層２２からセラミック素体１０周面へのペーストの濡れ広がりを抑制できるからであると考えられる。また、中間金属層２２を設けることによって、下地導電層２１に直接塗布する場合と比較して、導電性樹脂ペーストがセラミック素体１０側へ濡れ広がる時間を制御しやすくなるため、塗布条件やペースト粘度等の調整幅が広くなり、より安定な条件で塗布できるメリットがある。
【００３８】
さらに、本発明者らは、中間金属層２２を所定の形状に形成することで、導電性樹脂層２３を構成する導電性ペーストのセラミック素体１０の周面への濡れ上がりを抑制できることを見出し、これにより所定の電極幅Ｅｓを有する端子電極２０を安定に形成することができることを可能とした。以下、その詳細について説明する。
【００３９】
図５に示すように、下地導電層２１は、一対の端面Ｔ１，Ｔ２を含むセラミック素体１０の周面の端部をそれぞれ被覆し、各端面Ｔ１，Ｔ２から上記周面上にそのＸ軸方向に沿って延出する延出領域２１ｓをそれぞれ有する。図７は、延出領域２１ｓおよびこれを被覆する中間金属層２２の拡大断面図である。
【００４０】
図７に示すように、下地導電層２１の延出領域２１ｓは、第１の先端部Ｐを有する。第１の先端部Ｐは、延出領域２１ｓとセラミック素体１０の周面（図示の例では側面Ｓ２）との境界部のうち端面Ｔ１からＸ軸方向に最も離れた点に相当する。
【００４１】
一方、中間金属層２２は、第１の先端部Ｐを含む延出領域２１ｓを被覆する延出部２２ｓを有する。延出部２２ｓは、セラミック素体１０のＸ軸方向に関する第２の先端部Ｑを有する。第２の先端部Ｑは、第１の先端部Ｐと同様に、端面Ｔ１からＸ軸方向に最も離れた点に相当する。
【００４２】
そして、第１の先端部Ｐと第２の先端部Ｑとを結ぶ仮想的な第１の線分ＰＱと、第１の先端部Ｐからセラミック素体１０のＸ軸方向に沿って延びる仮想的な第２の線分ＰＲとのなす角度θａが、３０°以上７５°以下となるように、中間金属層２２の延出部２２ｓが構成される。上述のように、中間金属層２２はＣｕめっきで構成され、延出部２２ｓとセラミック素体１０周面との間に「逆テーパ部」を形成する。以下の説明では、上記角度θａを「めっき角度θａ」とも称する。
【００４３】
めっき角度θａを上記範囲に設定することにより、導電性樹脂層２３を構成する導電性樹脂ペーストのセラミック素体１０の周面（Ｓ２）への濡れ上がりを規制することができる。これにより導電性樹脂層２３を中間金属層２２上に選択的に形成することが可能となり、したがって導電性樹脂層２３を被覆する外部金属層２４も目的とする形態で安定に形成することが可能となる。その結果、端子電極２０の形状のばらつきに起因する外観不良を低減することが可能とともに、電極幅Ｅｓのばらつきに起因するマンハッタンあるいはツームストーン等と称される「チップ立ち」のような実装不良を抑制することが可能になる。
【００４４】
図７において、線分ＰＲにおける点Ｒは、第１の先端部Ｐを通るＸ軸方向に平行な直線と、第２の先端部Ｑから周面（Ｓ２）に垂直に下ろしたＺ軸方向に平行な直線との交点に相当する。したがって、線分ＰＲの距離をｘ、線分ＱＲの距離をｚとすると、めっき角度θａは、ｔａｎ（ｚ／ｘ）で表される。
【００４５】
めっき角度θａが３０°未満の場合（距離ｚが小さい場合）、第２の先端部Ｑがセラミック素体１０の周面に接近しすぎることになり、当該周面への導電性樹脂ペーストの濡れ上がりを抑制することが困難になる。一方、めっき角度θａが７５°を超える場合（距離ｘが小さい場合）、中間金属層２２の延出部２２ｓとセラミック素体１０の周面との逆テーパが不足し、これらの境界部に導電性樹脂ペーストを留めておくことができなくなるため、当該周面への導電性樹脂ペーストの濡れ上がりを抑制することが困難となる。
【００４６】
中間金属層２２のめっき角度θａは、セラミック素体１０のサイズや下地導電層２１の延出領域２１ｓの厚み、中間金属層２２の延出部２２ｓの厚み等によって調整することが可能である。
例えば、セラミック素体１０のチップサイズ（形状）が「０６０３」（長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍ）の場合、下地導電層２１の延出領域２１ｓの厚みは、例えば、５μｍ以上１１μｍ以下、中間金属層２２の延出部２２ｓの厚みは、例えば、３μｍ以上１０μｍ以下とすることができる。
また、セラミック素体１０のチップサイズ（形状）が「１００５」（長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍ）の場合、下地導電層２１の延出領域２１ｓの厚みは、例えば、１０μｍ以上１６μｍ以下、中間金属層２２の延出部２２ｓの厚みは、例えば、３μｍ以上１０μｍ以下とすることができる。
【００４７】
［実験例］
続いて、本発明者らが行った実験例について説明する。
【００４８】
（試料の作製）
チタン酸バリウムを主成分とする耐還元性を有するセラミック粉末を有機バインダと混練してスラリーを調製し、これをドクターブレード等でシート状に形成してセラミックグリーンシートを作製した。このセラミックグリーンシートにスクリーン印刷法によってＮｉ導電ペーストを所定のパターンで塗布して内部電極を形成した。内部電極パターンを形成したセラミックグリーンシートを所定の形状に裁断し、所定枚数積み重ねた後、熱圧着してセラミック積層体を作製した。
【００４９】
次に、上記積層体を所定のチップサイズに切断、分割してセラミック素体を作製した。この素体の電極露出面（両端面）に、所定の電極幅（Ｅ寸法）となるように、共材を含む導電ペースト膜を浸漬法により塗布した。なお、ペースト膜の周面厚み（図７における延出領域２１ｓを形成するペースト厚みに相当）は、導電ペーストの希釈率で調整した。
【００５０】
続いて、上記積層体を窒素あるいは水素雰囲気下、１２５０℃で焼成および所定の熱処理を行い、セラミック素体１０およびその両端面を被覆する下地導電層２１を作製した。そして、研磨剤に「ホワイトモランダム」（登録商標）を用いて下地導電層２１表面の乾式研磨を行った後、Ｃｕめっきを施して中間金属層２２を形成した。次に、中間金属層２２の表面に、所定の粘度（１０〜３０Ｐａ・ｓ）に調整した導電性樹脂ペーストを浸漬法により塗布した。導電性樹脂ペーストには、Ａｇフィラーを混練したエポキシ樹脂を用いた。その後、熱処理により導電性樹脂ペーストを硬化させ、導電性樹脂層２３を形成した。そして、導電性樹脂層２３の上に、ＮｉめっきおよびＳｎめっきを順次施して、外部金属層２４を形成した。
【００５１】
本実験例において作製した試料のチップサイズは、「０６０３」（Ｌ：０．６ｍｍ、Ｗ：０．３ｍｍ、Ｔ：０．３ｍｍ）および「１００５」（Ｌ：１．０ｍｍ、Ｗ：０．５ｍｍ、Ｔ：０．５ｍｍ）の２種類とした。そして各形状について、表１に示すように、下地導電層２１の延出領域２１ｓの厚み（下地周面厚み）および中間金属層２２の厚みが異なる複数種のサンプル（１〜１０および１１〜２０）をそれぞれ複数個ずつ作製した。このうち、サンプル１，２，１１，１２については、中間金属層２２を形成せずに、導電性樹脂層２３を下地導電層２１の上に直接形成した。
【００５２】
（試料の評価）
各サンプル１〜２０について、サンプル毎に１０個ずつ抜き取った全試料の静電容量、等価直列抵抗（ＥＳＲ）および電極幅Ｅｓをそれぞれ測定し、これら各物理量について基準のスペック（設計値±２０％以内）を満たしていない試料の数をカウントした。
【００５３】
電極幅Ｅｓについては、図８Ａに示すように、少なくとも一方の端子電極２０の電極幅Ｅｓ"が設計値（Ｅｓ）よりもその２０％を超える場合だけでなく、図８Ｂに示すように、少なくとも一方の端子電極の内縁部２０Ｍが他方の電極端子に向かって５０μｍ以上膨出する外観不良（ムーンシェイプ）をも不良（ＮＧ）と判断した。これらの不良は、典型的には、導電性樹脂層２３の形成工程において導電性樹脂ペーストがセラミック素体１０の周面に大きく濡れ広がることで発生する。
【００５４】
そして、上記各物理量を測定した後、全試料を切断して端子電極の断面を研磨し、下地導電層２１の延出領域の厚み（以下、下地周面厚みともいう）、中間金属層２２（延出部２２ｓ）の厚み、めっき角度θａをそれぞれ測定した。測定値には、サンプル毎に抜き取った１０個の試料の平均値とした。
【００５５】
以上の結果を表１にまとめて示す。
【００５６】
【表１】
2019004165.tif 000003
【００５７】
中間金属層２２を形成しなかったサンプル１，２，１１，１２については、静電容量／ＥＳＲおよび電極幅の評価について不良品が多発した。これは、下地導電層２１と中間金属層２２が良好な密着性を確保することができなかったことと、図６を参照して説明したように導電性樹脂ペーストの素体周面への濡れ広がりを抑制できなかったことが原因と考えられる。
【００５８】
また、サンプル１，１１は、下地導電層２１の表面の研磨をせずに導電性樹脂層２３を形成したものである。これらサンプル１，１１については、当該研磨を施してから導電性樹脂層２３を形成したサンプル２，１２と比較して、容量／ＥＳＲおよび電極幅の評価がいずれも大きく悪化することが確認された。
【００５９】
サンプル３，１３については、下地導電層２１の先端部（Ｐ）が中間金属層２２の先端部（Ｑ）よりも先端側に位置し、めっき角度θａが９０°を超えたため、測定不能「−」とした。これは、中間金属層２２の厚みが薄すぎためであると考えられる。
【００６０】
めっき角度θａが３０°以上７５°以下であるサンプル５〜７，９，１０，１５〜１７，１９，２０については、容量／ＥＳＲおよび電極幅のいずれの評価について良品であった。これに対して、めっき角度θａが３０°未満のサンプル８，１８、および、めっき角度θａが７５°を超えるサンプル４，１４については、電極幅の評価でわずかに不良品が認められた。
【００６１】
以上のように、端子電極２０に中間金属層２２を介在させることによって、下地導電層２１と導電性樹脂層２３との間の密着性が高まり、両者間の良好な電気的接続が図れることで、所定の静電容量特性およびＥＳＲ特性を確保することができる。
【００６２】
また、中間金属層２２のめっき角度θａを所定の角度範囲に形成することによって、上記電気的特性だけでなく、端子電極２０の外観不良および電極幅Ｅｓの寸法不良の発生を防止することができる。これにより、実装時における「チップ立ち」等の実装不良を防止し、実装基板への接合信頼性を確保することが可能となる。このような効果は、本実験例のようにチップサイズが非常に小さいものに対して、より顕著に得ることができる。
【００６３】
さらに、端子電極２０に導電性樹脂層２３が介在しているため、端子電極２０に加わる外力の緩和作用が得られる。これにより、実装基板の反りや撓み等に起因する端子電極２０の接合不良やセラミック素体１０へのクラックの発生を効果的に防止することが可能となる。
【００６４】
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【００６５】
例えば以上の実施形態では、セラミック電子部品として積層セラミックコンデンサを例に挙げて説明したが、これに限られず、積層インダクタやチップ抵抗器などの他の表面実装型セラミック電子部品にも本発明は適用可能である。
【００６６】
また、以上の実施形態では、セラミック素体１０の長手方向（Ｘ軸方向）の両端に端子電極が設けられる積層セラミックコンデンサを例に挙げて説明したが、これに限られず、本発明は、セラミック素体１０の幅方向（Ｙ軸方向）の両端に端子電極が設けられる積層セラミックコンデンサにも同様に適用可能である。
【符号の説明】
【００６７】
１…積層セラミックコンデンサ
１０…セラミック素体
２０…端子電極
２１…下地導電層
２１ｓ…延出領域
２２…中間金属層
２２ｓ…延出部
２３…導電性樹脂層
２４…外部金属層
１１１，１１２…内部電極層
Ｅｓ…電極幅
Ｐ…第１の先端部
Ｑ…第２の先端部
Ｔ１，Ｔ２…端面
Ｓ１〜Ｓ４…側面
【図１】
2019004165.tif 000004
【図２】
2019004165.tif 000005
【図３】
2019004165.tif 000006
【図４】
2019004165.tif 000007
【図５】
2019004165.tif 000008
【図６】
2019004165.tif 000009
【図７】
2019004165.tif 000010
【図８】
2019004165.tif 000011