(57)【要約】【課題】駆動対象のモータを、幅広い回転数の範囲で高精度にフィードバック制御可能な制御回路を提供する。【解決手段】周期カウンタ４１０は、カウンタクロックＣＫにもとづいて、駆動対象のモータ３０２の回転数を示す回転数信号ＦＧの周期を測定し、デジタルの測定値ＤＭＥＡＳを生成する。コントローラ４３０は、回転数信号ＦＧの目標周期ＴＲＥＦに応じたデジタルの目標値ＤＲＥＦと測定値ＤＭＥＡＳの誤差が小さくなるように制御指令ＣＮＴを生成する。Ｎ進数（Ｎ≧２）で表したときの目標周期ＴＲＥＦの最大桁数がｐ、目標値ＤＲＥＦの最大桁数がｑであり、Ｎ進数表記の目標周期ＴＲＥＦに関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁が目標値ＤＲＥＦであり、カウンタクロックＣＫの周波数は、基準周波数の１／Ｎ（ｋ−１）倍である。【選択図】図１
2019004538.tif 000002
【特許請求の範囲】
【請求項１】
カウンタクロックにもとづいて、駆動対象のモータの回転数を示す回転数信号の周期を測定し、デジタルの測定値を生成する周期カウンタと、
前記回転数信号の目標周期に応じたデジタルの目標値と前記測定値の誤差が小さくなるように制御指令を生成するコントローラと、
を備え、
Ｎ進数（Ｎ≧２）で表したときの前記目標周期の最大桁数がｐであり、Ｎ進数表記の前記目標周期に関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁（ただしｑ＜ｐ）が前記目標値であり、前記カウンタクロックの周波数は、基準周波数の１／Ｎ（ｋ−１）倍であることを特徴とする制御回路。
【請求項２】
Ｎ＝２ｒ（ただしｒ≧０）であることを特徴とする請求項１に記載の制御回路。
【請求項３】
Ｎ＝２であることを特徴とする請求項１に記載の制御回路。
【請求項４】
ｑは、前記周期カウンタのビット数であることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記周期カウンタはダウンカウンタであり、前記ダウンカウンタの初期値は前記目標値にセットされ、前記回転数信号のエッジに応じてカウント開始、カウント終了し、
カウント終了時のカウント値が、前記測定値と前記目標値の誤差を表すことを特徴とする請求項１から４のいずれかに記載の制御回路。
【請求項６】
駆動対象のモータの回転数を示す回転数信号のエッジに応じてカウント動作を繰り返すダウンカウンタと、
前記モータの目標回転数に応じた目標周期に応じて、前記ダウンカウンタの初期値をセットする初期値設定部と、
前記ダウンカウンタのカウント終了時のカウント値がゼロに近づくように制御指令を生成するフィードバックコントローラと、
前記ダウンカウンタに供給されるカウンタクロックを生成するクロック発生器であって、前記目標周期に応じて前記カウンタクロックの周波数を調節するクロック発生器と、
を備えることを特徴とする制御回路。
【請求項７】
Ｎ進数（Ｎ≧２）で表したときの前記目標周期の最大桁数がｐであり、Ｎ進数表記の前記目標周期に関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁（ただしｑ＜ｐ）が前記初期値であり、前記カウンタクロックの周波数は、基準周波数の１／Ｎ（ｋ−１）倍であることを特徴とする請求項６に記載の制御回路。
【請求項８】
Ｎ＝２ｒ（ただしｒ≧０）であることを特徴とする請求項７に記載の制御回路。
【請求項９】
Ｎ＝２であることを特徴とする請求項８に記載の制御回路。
【請求項１０】
ｑは、前記ダウンカウンタのビット数であることを特徴とする請求項９に記載の制御回路。
【請求項１１】
モータと、
請求項１から１０のいずれかに記載の制御回路と、
前記制御回路が生成する制御指令に応じて前記モータを駆動するドライバと、
を備えることを特徴とするモータ駆動システム。
【請求項１２】
プロセッサと、
前記プロセッサを冷却するファンモータと、
請求項１から１０のいずれかに記載の制御回路と、
前記制御回路が生成する制御指令に応じて前記ファンモータを駆動するドライバと、
を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータの制御回路に関する。
【背景技術】
【０００２】
近年のコンピュータの高速化にともない、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）などの演算処理ＬＳＩ（Large Scale Integrated circuit）の動作速度は上昇の一途をたどっている。このようなＬＳＩは、その動作速度、すなわちクロック周波数が高くなるにつれて発熱量も大きくなる。ＬＳＩの発熱は、そのＬＳＩ自体を熱暴走に導いたり、あるいは周囲の回路に対して影響を及ぼすという問題がある。したがって、ＬＳＩの適切な熱冷却はきわめて重要である。
【０００３】
ＬＳＩを冷却するための技術の一例として、冷却ファンによる空冷式の冷却方法がある。この方法においては、たとえば、ＬＳＩの表面に対向して冷却ファンを設置し、冷たい空気を冷却ファンによりＬＳＩあるいはそれに取り付けられたヒートシンクに吹き付ける。
【０００４】
モータの駆動方式には、オープンループでトルク（回転数）を制御する方式と、フィードバックで制御する方式がある。オープンループ制御では、目標回転数に応じた駆動電圧がモータに印加される。一方、フィードバック制御（クローズドループ制御）では、モータの回転数を検出し、回転数の検出値と目標値が近づくように、駆動電圧が調節される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−１３０６１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明者は、モータのフィードバック制御について検討した結果、以下の課題を認識するに至った。
【０００７】
モータの回転数の検出方法として、モータ（ロータ）の回転と同期した回転数信号を生成し、回転数信号の周期を測定する方式がある。モータの回転数の制御範囲が広くなると、回転数信号の周期も大きく変化する。
【０００８】
カウンタを、最低のモータの回転数に対応する回転数信号の最長周期を測定できるように設計したとする。同じカウンタを用いて、モータの最高回転数に対応する回転数信号の最短周期を測定すると、カウント値の有効桁数が少なくなり、フィードバック制御の精度が低下する。なおこの問題を当業者の一般的な認識と捉えてはならず、本発明者が独自に認識したものである。
【０００９】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、駆動対象のモータを、幅広い回転数の範囲で高精度にフィードバック制御可能な制御回路の提供にある。
【課題を解決するための手段】
【００１０】
本発明のある態様は、モータの制御回路に関する。制御回路は、カウンタクロックにもとづいて、駆動対象のモータの回転数を示す回転数信号の周期を測定し、デジタルの測定値を生成する周期カウンタと、回転数信号の目標周期に応じたデジタルの目標値と測定値の誤差が小さくなるように制御指令を生成するコントローラと、を備える。Ｎ進数（Ｎ≧２）で表したときの目標周期の最大桁数がｐであり、Ｎ進数表記の目標周期に関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁（ただし、ｑ＜ｐ）が目標値であり、カウンタクロックの周波数は、基準周波数の１／Ｎ（ｋ−１）倍である。
【００１１】
この態様によると、目標周期のレンジに応じて、目標値を正規化し、それに合わせてカウンタクロックをスケーリングすることで、回転数信号の周期を高精度で測定でき、ひいては高精度なフィードバック制御を提供できる。なお、本明細書において、「周期」とはパルス信号のポジエッジからポジエッジの間隔、あるいはネガエッジからネガエッジの間隔であってもよいし、ポジエッジからネガエッジの間隔、あるいはネガエッジからポジエッジの間隔であってもよい。すなわち周期は、全周期のみでなく半周期を含む。さらに周期カウンタは、連続する複数の周期の時間を測定してもよく、すなわち、「回転数信号の周期」とは、全周期の時間、半周期の時間、連続する複数の全周期の時間、連続する複数の半周期の時間のいずれであってもよい。
【００１２】
Ｎ＝２ｒ（ただしｒ≧０）であってもよい。Ｎ＝２であってもよい。これにより目標値の設定の処理を簡素化できる。
【００１３】
ｑは、周期カウンタのビット数であってもよい。これにより、周期カウンタの階調数をフルに利用できる。
【００１４】
周期カウンタはダウンカウンタであり、ダウンカウンタの初期値は目標値にセットされ、回転数信号のエッジに応じてカウント開始、カウント終了し、カウント終了時のカウント値が、測定値と目標値の誤差を表してもよい。
回転数信号の周期の測定と、目標周期との誤差の演算を同時に行うことができ、ハードウェアを簡素化できる。
【００１５】
本発明の別の態様もまた、制御回路である。この制御回路は、駆動対象のモータの回転数を示す回転数信号のエッジに応じてカウント動作を繰り返すダウンカウンタと、モータの目標回転数に応じた目標周期に応じて、ダウンカウンタの初期値をセットする初期値設定部と、ダウンカウンタのカウント終了時のカウント値がゼロに近づくように制御指令を生成するフィードバックコントローラと、ダウンカウンタに供給されるカウンタクロックを生成するクロック発生器であって、目標周期に応じてカウンタクロックの周波数を調節するクロック発生器と、を備える。
この態様によれば、回転数信号の周期の測定と、目標周期との誤差の演算を同時に行うことができ、ハードウェアを簡素化できる。また、周期カウンタの階調数をフルに利用でき、誤差を高分解能で測定できる。
【００１６】
Ｎ進数（Ｎ≧２）で表したときの目標周期の最大桁数がｐであり、Ｎ進数表記の目標周期に関して、上からｋ桁目（１≦ｋ≦ｐ）に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁（ただし、ｑ＜ｐ）が初期値であり、カウンタクロックの周波数は、基準周波数の１／Ｎ（ｋ−１）倍であってもよい。
目標周期のレンジに応じて、目標値を正規化し、それに合わせてカウンタクロックをスケーリングすることで、回転数信号の周期を高精度で測定でき、ひいては高精度なフィードバック制御を提供できる。
【００１７】
本発明の別の態様は、モータ駆動システムに関する。モータ駆動システムは、モータと、上述のいずれかの制御回路と、制御回路が生成する制御指令に応じてモータを駆動するドライバと、を備える。モータ駆動システムは冷却装置であってもよい。
【００１８】
本発明の別の態様は電子機器に関する。電子機器は、プロセッサと、プロセッサを冷却するファンモータと、上述のいずれかの制御回路と、制御回路が生成する制御指令に応じてファンモータを駆動するドライバと、を備える。
【００１９】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２０】
本発明のある態様によれば、駆動対象のモータを幅広い回転数の範囲で高精度にフィードバック制御できる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態に係る制御回路を備えるモータ駆動システムのブロック図である。
【図２】図２（ａ）、（ｂ）は、目標周期ＴＲＥＦと目標値ＤＲＥＦの関係を説明する図である。
【図３】図３（ａ）、（ｂ）は、図１のモータ駆動システムの動作波形図である。
【図４】目標周期ＴＲＥＦと、目標値ＤＲＥＦおよびカウンタ周波数ｆＣＫの関係を示す図である。
【図５】実施の形態に係る制御回路を利用したモータ駆動システムを示す図である。
【図６】図５のスピードコントローラの回路図である。
【図７】入力デューティ比ＰＷＭＩＮ＿ＤＵＴＹと、中間デューティ比ＣＡＬＣ＿ＤＵＴＹの関係を示す図である。
【図８】変形例に係るスピードコントローラ（制御回路）のブロック図である。
【図９】図８の制御回路の動作波形図である。
【図１０】冷却装置を備えるコンピュータを示す図である。
【発明を実施するための形態】
【００２２】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２３】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２４】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２５】
図１は、実施の形態に係る制御回路４００を備えるモータ駆動システム３００のブロック図である。モータ駆動システム３００は、モータ３０２、インバータ３０４、ドライバ３０６および制御回路４００を備える。
【００２６】
たとえばモータ３０２は三相のブラスレスＤＣモータであり、インバータ３０４は三相インバータである。
【００２７】
制御回路４００は、モータ３０２の回転数が所望の回転数（目標回転数）に近づくように、フィードバックによって制御指令ＣＮＴを生成する。ドライバ３０６は、制御指令ＣＮＴに応じたデューティ比でインバータ３０４をスイッチング制御する。
【００２８】
制御回路４００には、モータ３０２の回転数を示す回転数信号ＦＧが入力される。回転数信号ＦＧはパルス信号であり、モータ３０２の回転数に比例した周波数を有する。回転数信号ＦＧの生成方法は特に限定ない。センサ付きの駆動システムにおいては、回転数信号ＦＧは、ホール素子の出力をコンパレータで矩形波に変換して生成してもよい。センサレスの駆動システムにおいては回転数信号ＦＧを、モータのコイルに生ずる逆起電力をコンパレータで矩形波に変換して生成することができる。
【００２９】
制御回路４００は、周期カウンタ４１０、クロック発生器４２０、コントローラ４３０を備える。クロック発生器４２０は、カウンタクロックＣＫを生成する。カウンタクロックＣＫの周波数ｆＣＫは可変である。周期カウンタ４１０は、カウンタクロックＣＫにもとづいて、回転数信号ＦＧの周期Ｔを測定し、デジタルの測定値ＤＭＥＡＳを生成する。
【００３０】
回転数信号ＦＧの目標周期をＴＲＥＦとする。目標周期は、モータ３０２の目標回転数ＴＡＲＧＥＴ＿ＲＰＭに反比例し、定数Ｋを用いて、
ＴＲＥＦ＝Ｋ／ＴＡＲＧＥＴ＿ＲＰＭ
で表される。定数Ｋは、モータの相数および極数に応じて定まる。
【００３１】
コントローラ４３０は、フィードバックコントローラ４４０およびスケーラ４５０を含む。フィードバックコントローラ４４０は、回転数信号の目標周期ＴＲＥＦに応じたデジタルの目標値ＤＲＥＦと、デジタルの測定値ＤＭＥＡＳの誤差が小さくなるように制御指令ＣＮＴを生成する。
【００３２】
スケーラ４５０は、目標周期ＴＲＥＦのレンジに応じて、目標周期ＴＲＥＦを正規化して目標値ＤＲＥＦを設定し、それに併せてカウンタクロックＣＫの周波数ｆＣＫをスケーリングする。
【００３３】
図２（ａ）、（ｂ）は、目標周期ＴＲＥＦと目標値ＤＲＥＦの関係を説明する図である。図２（ａ）を参照する。Ｎ進数（Ｎ≧２）で表したときに、目標周期ＴＲＥＦの最大桁数をｐ、目標値ＤＲＥＦの最大桁数をｑとする。Ｎ進数表記の目標周期ＴＲＥＦに関して、上からｋ桁目に最初の非ゼロが現れたとき、その桁を含んで下位方向に連続するｑ桁が目標値ＤＲＥＦに設定される。なお、最初の非ゼロが下位ｑ桁に含まれる場合、目標周期ＴＲＥＦの下位ｑ桁が、目標値ＤＲＥＦとなる。
【００３４】
バイナリでの演算処理を簡素化するために、Ｎ＝２ｒとすることが好ましい。ただしｒ≧０の整数である。
【００３５】
図２（ｂ）には、Ｎ＝２，ｐ＝１２，ｑ＝８の場合を例として示す。つまり目標周期ＴＲＥＦは１２ビットであり、目標値ＤＲＥＦは８ビットである。バイナリ表記の目標周期ＴＲＥＦに着目すると、上から３桁目（３ビット目）に最初の非ゼロ（すなわち１）が現れている。したがって、目標周期ＴＲＥＦの上から３〜１０ビットが、目標値ＤＲＥＦとなる。
【００３６】
なおＮ＝４の場合、目標値ＤＲＥＦは２ビット単位でシフトし、Ｎ＝８の場合、目標値ＤＲＥＦは３ビット単位でシフトする。一般化すると、Ｎ＝２ｒであるとき、目標値ＤＲＥＦは、ｒビット単位でシフトする。
【００３７】
カウンタクロックＣＫの周波数ｆＣＫは、基準周波数ｆＲＥＦのＮ（ｋ−１）倍にセットされる。Ｎ＝２の場合、カウンタクロックＣＫの周波数ｆＣＫは、基準周波数ｆＲＥＦのＮ（ｋ−１）倍である。スケーラ４５０は、初出の非ゼロの桁ｋに応じたデータを、クロック発生器４２０に供給する。スケーラ４５０は、桁ｋに応じて、周波数ｆＣＫを変化させる。たとえばクロック発生器４２０は、周波数ｆＲＥＦの基準クロックＣＫＲＥＦを、１／Ｎ（ｋ−１）分周する分周器であってもよい。
【００３８】
以上が制御回路４００の構成である。続いてその動作を説明する。
【００３９】
図３（ａ）、（ｂ）は、図１のモータ駆動システム３００の動作波形図である。ここでは理解の容易化、説明の簡潔化のために、Ｎ＝２、ｐ＝６、ｑ＝３とする。図３（ａ）は、目標周期ＴＲＥＦが１０進数で１６の場合を、図３（ｂ）は、周期が１０進数で８の場合を示す。
【００４０】
図３（ａ）で、目標周期ＴＲＥＦはバイナリで［００１０００］である。初出の非ゼロ（１）は最上位から３ビット目（３桁目）に現れており、したがって［１００］が目標値ＤＲＥＦとなる。このときのカウンタクロックＣＫの周波数ｆＣＫは、ｆＲＥＦ／Ｎ（ｋ−１）＝ｆＲＥＦ／４となっている。図３（ａ）では、回転数信号ＦＧの周期が目標周期ＴＲＥＦに安定化されている様子を示しており、回転数信号ＦＧの周期（ハイレベル区間）をカウンタクロックＣＫでカウントして得られる測定値ＤＭＥＡＳは［１００］となり、これは目標値ＤＲＥＦの［１００］と一致する。
【００４１】
図３（ｂ）で、目標周期ＴＲＥＦはバイナリで［０００１００］である。初出の非ゼロ（１）は最上位から４ビット目（４桁目）に現れており、したがって、［１００］が目標値ＤＲＥＦとなる。このときのカウンタクロックＣＫの周波数ｆＣＫは、ｆＲＥＦ／Ｎ（ｋ−１）＝ｆＲＥＦ／８となっている。回転数信号ＦＧの周期（ハイレベル区間）をカウンタクロックＣＫでカウントして得られる測定値ＤＭＥＡＳは［１００］となり、これは目標値ＤＲＥＦの［１００］と一致する。
【００４２】
図４は、目標周期ＴＲＥＦと、目標値ＤＲＥＦおよびカウンタ周波数ｆＣＫの関係を示す図である。
【００４３】
以上が制御回路４００の動作である。
【００４４】
制御回路４００の利点は、比較技術との対比によって明確となる。比較技術では、目標周期ＴＲＥＦにかかわらず、同じカウンタ周波数ｆＣＫを用い、また、目標周期ＴＲＥＦがそのまま目標値ＤＲＥＦとなる。この場合、目標周期ＴＲＥＦが短くなるにしたがって、回転数信号ＦＧの周期の測定値ＤＭＥＡＳの有効桁数が小さくなっていく。このことは、回転数が高くなるにしたがって、フィードバック制御の精度が低下することを意味する。
【００４５】
これに対して、実施の形態に係る制御回路４００では、目標周期ＴＲＥＦのレンジに応じて、目標値ＤＲＥＦを正規化し、それに合わせてカウンタクロックの周波数ｆＣＫをスケーリングすることで、回転数信号ＦＧの周期を、常に同じ有効桁数で測定することができる。これにより回転数が高い場合においても、回転数信号ＦＧの周期を高精度で測定でき、ひいては高精度なフィードバック制御を提供できる。
【００４６】
特に、Ｎ＝２として、ｑを、周期カウンタ４１０のビット数とすることで、周期カウンタ４１０の階調数をフルに利用して、幅広い周波数の回転数信号ＦＧを測定できる。
【００４７】
本発明は、図１のブロック図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【００４８】
図５は、実施の形態に係る制御回路４００を利用したモータ駆動システム３００を示す図である。モータ駆動システム３００は図示しないＣＰＵあるいはマイコンから、モータ３０２の回転数の目標値に応じたデューティ比を有するＰＷＭＩＮ信号を受け、モータ３０２の回転数が、ＰＭＷＩＮ信号に応じた目標回転数に近づくように、モータ３０２をフィードバック制御する。
【００４９】
スピードコントローラ３０８は、ＰＷＭＩＮ信号と、モータ３０２の実際の回転数を示す回転数検出信号とを受け、ＰＷＭＩＮ信号が示す目標回転数と、回転数検出信号が示す回転数の検出値が近づくように、制御信号ＣＮＴを生成する。たとえば回転数検出信号は、回転数に応じた周波数を有するＦＧ（Frequency Generation）信号であってもよい。制御信号ＣＮＴは、モータ３０２に印加すべき駆動電圧を指示する電圧指令値に相当し、具体的にはインバータ３０４のスイッチングのデューティ比の指令値に相当する。
【００５０】
制御信号ＣＮＴは、デューティ比を表すアナログ電圧であってもよいし、デジタル信号であってもよいし、そのデューティ比を有するＰＷＭ信号であってもよい。
【００５１】
ドライバ３０６は、制御信号ＣＮＴに応じたデューティ比を有するＰＷＭ信号を生成し、ＰＷＭ信号に応じてインバータ３０４をＰＷＭ駆動する。図５において、ドライバ３０６とスピードコントローラ３０８を統合して、ひとつの機能ＩＣに集積化してもよい。
【００５２】
以上がモータ駆動システム３００の構成である。続いて、スピードコントローラ３０８の具体的な構成について説明する。図６は、図５のスピードコントローラ３０８の回路図である。スピードコントローラ３０８は、制御回路４００のアーキテクチャを用いて構成される。
【００５３】
スピードコントローラ３０８は、ＰＷＭＩＮピンと、ＦＧＩＮピンと、ＰＷＭＯＵＴピンを有する。ＰＷＭＩＮピンには、回転数の指令値を示すＰＷＭＩＮ信号が入力され、ＦＧＩＮピンには、回転数の検出値を示すＦＧ信号が入力される。
【００５４】
スピードコントローラ３０８のデューティ比検出回路３１０は、図１のデューティ比検出回路２００に対応し、ＰＷＭＩＮ信号のデューティ比を示すデジタル信号ＤＵＴＹを生成する。
【００５５】
ＦＧカウンタ３１２は、図１の周期カウンタ４１０に相当し、ＦＧ信号の周期を測定し、その測定値ＤＭＥＡＳを出力する。
【００５６】
ＲＰＭコンバータ３１４においては、デューティ比検出回路３１０が検出したデューティ比ＤＵＴＹと目標周期ＴＲＥＦが対応付けられており、デューティ比ＤＵＴＹに応じた目標周期ＴＲＥＦを設定する。
【００５７】
ＲＰＭコンバータ３１４は、デューティ比検出回路３１０によって測定された入力デューティ比ＰＷＭＩＮ＿ＤＵＴＹを、中間デューティ比ＣＡＬＣ＿ＤＵＴＹに変換し、中間デューティ比ＣＡＬＣ＿ＤＵＴＹに比例するように目標回転数を設定してもよい。図７は、入力デューティ比ＰＷＭＩＮ＿ＤＵＴＹと、中間デューティ比ＣＡＬＣ＿ＤＵＴＹの関係を示す図である。この対応関係は、複数のパラメータを用いて規定される。パラメータは、レジスタによって設定可能である。
【００５８】
ＩＮＦＬＥＣＴ＿Ｐ１：ＰＷＭＩＮ＿ＤＵＴＹの変曲点１
ＩＮＦＬＥＣＴ＿Ｐ２：ＰＷＭＩＮ＿ＤＵＴＹの変曲点２
ＨＹＳＴＥＲＥＳＩＳ＿Ｐ１：  変曲点１に対するヒステリシス幅
ＨＹＳＴＥＲＥＳＩＳ＿Ｐ２：  変曲点２に対するヒステリシス幅
ＣＯＮＳＴ＿Ｂ０：  ＰＷＭＩＮ＿ＤＵＴＹ＝０％に対応するＣＡＬＣ＿ＤＵＴＹ
ＣＯＮＳＴ＿Ｂ１：  ＰＷＭＩＮ＿ＤＵＴＹ＝０％に対応するＣＡＬＣ＿ＤＵＴＹ（０％＜ＰＷＭＩＮ＿ＤＵＴＹの範囲の傾きを規定する）
ＣＯＮＳＴ＿Ｂ２：  変曲点１に対するＣＡＬＣ＿ＤＵＴＹ
ＣＯＮＳＴ＿Ｂ３：  変曲点２に対するＣＡＬＣ＿ＤＵＴＹ
ＣＯＮＳＴ＿Ｂ４：  ＰＷＭＩＮ＿ＤＵＴＹ＝１００％に対応するＣＡＬＣ＿ＤＵＴＹ
【００５９】
変曲点は、ＰＷＭＩＮ＿ＤＵＴＹを、ＩＮＦＬＥＣＴ＿Ｐ１，＿Ｐ２それぞれと比較して設定される。
ヒステリシス幅Δ１＝  ＩＮＦＬＥＣＴ＿Ｐ１＋ＨＹＳＴＥＲＥＳＩＳ＿Ｐ１
ヒステリシス幅Δ２＝  ＩＮＦＬＥＣＴ＿Ｐ２＋ＨＹＳＴＥＲＥＳＩＳ＿Ｐ２
デューティ比ＣＡＬＣ＿ＤＵＴＹは、以下の式から計算される。
ＣＡＬＣ＿ＤＵＴＹ＝（Ｙ２−Ｙ１）／（Ｘ２−Ｘ１）×ＰＷＭＩＮ＿ＤＵＴＹ＋Ｙ１
ただし、
Ｘ１：ＰＷＭＩＮ＿ＤＵＴＹに対して一番近い低い側のデューティ設定値（０％、ＩＮＦＬＥＣＴ＿Ｐ１，Ｐ２）
Ｘ２：ＰＷＭＩＮ＿ＤＵＴＹに対して一番近い高い側のデューティ設定値（０％、ＩＮＦＬＥＣＴ＿Ｐ１，Ｐ２，１００％）
Ｙ１：Ｘ１に対応するデューティ設定値（ＣＯＮＳＴ＿Ｂ０，Ｂ１，Ｂ２，Ｂ３）
Ｙ２：Ｘ２に対応するデューティ設定値（ＣＯＮＳＴ＿Ｂ１，Ｂ２，Ｂ３，Ｂ４）
【００６０】
ＰＷＮＩＮ＿ＤＵＴＹをＣＡＬＣ＿ＤＵＴＹに変換することで、パラメータに応じた柔軟な回転数制御が可能となる。
【００６１】
図６に戻る。ＲＰＭコンバータ３１４はパラメータとして、ベース回転数ＢＡＳＥ＿ＲＰＭを有しており、ＢＡＳＥ＿ＲＰＭ×ＣＡＬＣ＿ＤＵＴＹを、目標回転数ＴＡＲＧＥＴ＿ＲＰＭとしてもよく、その逆数に応じて目標周期ＴＲＥＦを設定してもよい。たとえばＲＰＭコンバータ３１４は、Ａを定数とするとき、ＴＲＥＦ＝Ａ／ＣＡＬＣ＿ＤＵＴＹによって、目標周期ＴＲＥＦを設定してもよい。
【００６２】
制御回路４００については、図１を参照して説明した通りである。フィードバックコントローラ３１６は、図１のフィードバックコントローラ４４０に対応しており、目標値ＤＲＥＦと測定値ＤＭＥＡＳが近づくように、言い換えればそれらの誤差がゼロに近づくように、電圧指令値ＣＮＴを生成する。フィードバックコントローラ４４０は、ＰＩ（比例・積分）制御器を含んでもよいし、その他の構成であってもよい。
【００６３】
出力段３１８は、電圧指令値ＣＮＴを、図５のドライバ３０６に適した形式に変換し、出力する。たとえば後段のドライバ３０６が、ＰＷＭ信号のインタフェースを有する場合、出力段３１８は、電圧指令値ＣＮＴを、その値に応じたデューティ比を有するＰＷＭＯＵＴ信号に変換するＰＷＭ信号発生器で構成すればよい。
【００６４】
もし、スピードコントローラ３０８の後段のドライバ３０６が、デジタル信号のインタフェースを有する場合、出力段３１８はＩ２Ｃなどのインタフェース回路で構成することができる。また後段のドライバ３０６が、アナログ信号のインタフェースを有する場合、出力段３１８はＤ／Ａコンバータで構成することができる。
【００６５】
図８は、変形例に係るスピードコントローラ３０８Ａ（制御回路４００Ａ）のブロック図である。図８には、スピードコントローラ３０８Ａのうち、制御回路４００Ａに対応する部分のみが示され、残りのブロックは省略される。
【００６６】
ダウンカウンタ３２０は、周期カウンタ４１０に対応付けられる。ダウンカウンタ３２０は、回転数信号ＦＧのエッジに応じてカウント動作を繰り返す。
【００６７】
初期値設定部３２２は、スケーラ４５０に対応付けられる。初期値設定部３２２は、モータ３０２の目標回転数に応じた目標周期ＴＲＥＦに応じて、ダウンカウンタ３２０の初期値ＤＩＮＩＴをセットする。この初期値ＤＩＮＩＴは、上述の目標値ＤＲＥＦに相当する。
【００６８】
ダウンカウンタ３２０が、カウント開始からカウント完了までの間にダウンカウントしたカウント数は、回転数信号（ＦＧ信号）の周期の測定値ＤＭＥＡＳに相当する。
つまりダウンカウンタ３２０のカウント完了時のカウント値ＤＥＲＲは、
ＤＥＲＲ＝ＤＩＮＩＴ−ＤＭＥＡＳ＝ＤＲＥＦ−ＤＭＥＡＳ
となるから、これは回転数信号ＦＧの周期の測定値ＤＭＥＡＳと目標値ＤＲＥＦの誤差に相当する。図９は、図８の制御回路４００Ａの動作波形図である。
【００６９】
フィードバックコントローラ４４０は、ダウンカウンタ３２０の出力ＤＥＲＲがゼロに近づくように、制御指令ＣＮＴを生成する。
【００７０】
図８の制御回路４００Ａによれば、回転数信号ＦＧの周期の測定と、目標周期との誤差の演算を同時に行うことができ、ハードウェアを簡素化できる。
【００７１】
モータ駆動システム３００は、ファンモータを備える冷却装置に適用できる。すなわちモータ３０２は、ファンモータであり、ＰＷＭＩＮ信号を、ファンモータの回転数の指令値とすればよい。図１０は、冷却装置２を備えるコンピュータを示す図である。コンピュータ５００は、筐体５０２、ＣＰＵ５０４、マザーボード５０６、ヒートシンク５０８、および複数の冷却装置２を備える。
【００７２】
ＣＰＵ５０４は、マザーボード５０６上にマウントされる。ヒートシンク５０８は、ＣＰＵ５０４の上面に密着されている。冷却装置２＿１は、ヒートシンク５０８と対向して設けられ、ヒートシンク５０８に空気を吹き付ける。冷却装置２＿２は、筐体５０２の背面に設置され、筐体５０２の内部に外部の空気を送り込む。
【００７３】
冷却装置２は、図１０のコンピュータ５００の他、ワークステーション、ノート型コンピュータ、テレビ、冷蔵庫、などの様々な電子機器に搭載可能である。
【００７４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００７５】
（第１変形例）
図６では、三相モータを例としたが、単相モータの駆動にも本発明は適用可能である。
【００７６】
（第２変形例）
またモータ駆動システムは電気自動車やハイブリッド自動車など、モータを備える幅広い用途に適用可能であり、その用途は特に限定されない。
【符号の説明】
【００７７】
３００…モータ駆動システム、３０２…モータ、３０４…インバータ、３０６…ドライバ、３０８…スピードコントローラ、３１０…デューティ比検出回路、３１２…ＦＧカウンタ、３１４…ＲＰＭコンバータ、３１６…フィードバックコントローラ、３１８…出力段、３２０…ダウンカウンタ、３２２…初期値設定部、ＰＷＭＩＮ…外部指令信号、４００…制御回路、４１０…周期カウンタ、４２０…クロック発生器、４３０…コントローラ、４４０…フィードバックコントローラ、４５０…スケーラ。
【図１】
2019004538.tif 000003
【図２】
2019004538.tif 000004
【図３】
2019004538.tif 000005
【図４】
2019004538.tif 000006
【図５】
2019004538.tif 000007
【図６】
2019004538.tif 000008
【図７】
2019004538.tif 000009
【図８】
2019004538.tif 000010
【図９】
2019004538.tif 000011
【図１０】
2019004538.tif 000012