(57)【要約】【課題】  電流アンバランス低減の精度あるいは信頼性を向上することができる電力変換ユニットの駆動回路および駆動方法、このような駆動回路を備える電力変換ユニット、並びに複数の電力変換ユニットが並列接続される電力変換装置を提供する。【解決手段】  半導体スイッチング素子３０１によって電力変換を行う電力変換ユニット１１１に設けられ、半導体スイッチング素子を駆動する電力変換ユニットの駆動回路５０１が、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部５５を備え、電圧可変回路部において、駆動電圧は、電力変換ユニットが複数個並列接続される時、半導体スイッチング素子の素子特性と駆動電圧との関係を示す特性マップ情報３１に基づいて、素子特性が所定値３０となるように可変制御される。【選択図】図１
2019004558.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子によって電力変換を行う電力変換ユニットに設けられ、前記半導体スイッチング素子を駆動する電力変換ユニットの駆動回路において、
前記半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、
前記電圧可変回路部において、前記駆動電圧は、前記電力変換ユニットが複数個並列接続される時、前記半導体スイッチング素子の素子特性と前記駆動電圧との関係を示す特性マップ情報に基づいて、前記素子特性が所定値となるように可変制御されることを特徴とする電力変換ユニットの駆動回路。
【請求項２】
請求項１に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報は、前記素子特性の変化に対する前記駆動電圧の変化を示すことを特徴とする電力変換ユニットの駆動回路。
【請求項３】
請求項２に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報は、前記駆動電圧および前記素子特性を変数とする関数によって与えられることを特徴とする電力変換ユニットの駆動回路。
【請求項４】
請求項１に記載の電力変換ユニットの駆動回路において、
前記素子特性はスイッチング特性であることを特徴とする電力変換ユニットの駆動回路。
【請求項５】
請求項１に記載の電力変換ユニットの駆動回路において、
前記所定値は、並列接続される各電力変換ユニットに共通であることを特徴とする電力変換ユニットの駆動回路。
【請求項６】
請求項１に記載の電力変換ユニットの駆動回路において、
並列接続される各電力変換ユニットにおける各半導体スイッチング素子が並列接続されることを特徴とする電力変換ユニットの駆動回路。
【請求項７】
請求項１に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報を記録する記録手段を備えることを特徴とする電力変換ユニットの駆動回路。
【請求項８】
請求項１に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報はデータベースに登録されていることを特徴とする電力変換ユニットの駆動回路。
【請求項９】
請求項１に記載の電力変換ユニットの駆動回路において、
前記半導体スイッチング素子はＩＧＢＴであり、前記素子特性はターンオン時間であり、前記駆動電圧はゲート電源電圧であることを特徴とする電力変換ユニットの駆動回路。
【請求項１０】
請求項１に記載の電力変換ユニットの駆動回路において、
前記半導体スイッチング素子は、上下アームのどちらか一方に含まれることを特徴とする電力変換ユニットの駆動回路。
【請求項１１】
請求項１または請求項１０に記載の電力変換ユニットの駆動回路において、
さらに、前記駆動電圧に応じてゲート抵抗の抵抗値を制御する回路部を備えることを特徴とする電力変換ユニットの駆動回路。
【請求項１２】
請求項１に記載の電力変換ユニットの駆動回路において、
前記特性マップ情報は、前記素子特性の温度依存性に関する情報を含み、
前記駆動電圧は、前記特性マップ情報および前記半導体スイッチング素子の温度検出値に基づいて、前記素子特性が前記所定値となるように可変制御されることを特徴とする電力変換ユニットの駆動回路。
【請求項１３】
半導体スイッチング素子に制御用の駆動電圧を与えて前記半導体スイッチング素子を駆動することにより電力変換を行う電力変換ユニットの駆動方法において
前記電力変換ユニットが複数個並列接続される時、前記半導体スイッチング素子の素子特性と前記駆動電圧との関係を示す特性マップ情報に基づいて、前記素子特性が所定値となるように前記駆動電圧の値を設定することを特徴とする電力変換ユニットの駆動方法。
【請求項１４】
半導体スイッチング素子と、
前記半導体スイッチング素子を駆動する駆動回路と、
を備え、
前記半導体スイッチング素子によって電力変換を行う電力変換ユニットにおいて、
前記駆動回路は、
前記半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、
前記電圧可変回路部において、前記駆動電圧は、前記電力変換ユニットが複数個並列接続される時、前記半導体スイッチング素子の素子特性と前記駆動電圧との関係を示す特性マップ情報に基づいて、前記素子特性が所定値となるように可変制御されることを特徴とする電力変換ユニット。
【請求項１５】
半導体スイッチング素子と、前記半導体スイッチング素子を駆動する駆動回路と、を備える電力変換ユニットが複数個並列接続されて構成される電力変換装置において、
複数の前記駆動回路の各々において設けられ、前記半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部と、
複数の前記電圧可変回路部の各々に対して、前記駆動電圧の値を設定する目標指令を作成する共通制御部と、
を備え、
前記共通制御部は、複数の前記半導体スイッチング素子の各々の素子特性と前記駆動電圧との関係を示す特性マップ情報に基づいて、前記各々の素子特性が共通の所定値となるように前記目標指令を作成することを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチング素子によって電力変換を行う電力変換ユニットの駆動回路および駆動方法、半導体スイッチング素子および駆動回路から構成される電力変換ユニット、並びに複数の電力変換ユニットを備える電力変換装置に関する。
【背景技術】
【０００２】
インバータ装置などの電力変換装置においては、半導体スイッチング素子を搭載したパワー半導体モジュール、コンデンサ、バスバー、ゲートドライブ回路などの部品を一体化した電力変換ユニットを構成し、この電力変換ユニットを複数搭載することにより出力容量の向上を図る。このような電力変換ユニットを用いることにより部品が共通化され、電力変換装置の低コスト化が可能になる。ここで、電力変換装置は、電力変換ユニットの並列数を増やすことで大容量化される。
【０００３】
電力変換ユニットが並列接続されると、半導体スイッチング素子のゲート閾値やオン電圧などの特性のばらつきにより、半導体スイッチング素子に流れる電流値がアンバランスになる。このため、半導体スイッチング素子に流す電流を定格電流よりも小さな電流値に設定して電力変換ユニットを設計したり、多数の半導体スイッチング素子から同じような特性を持つ半導体スイッチング素子を選別して用いたりする。しかし、電力変換ユニットの並列接続による電力変換装置の大容量化や低コスト化が制限される。
【０００４】
これに対し、例えば特許文献１および特許文献２に記載されるように、半導体スイッチング素子の駆動制御によって電流アンバランスを低減する従来技術が知られている。
【０００５】
特許文献１に記載される技術では、ＩＧＢＴの駆動回路に可変ゲート抵抗回路を設け、複数のＩＧＢＴに流れる電流パルスの時間的なずれに応じて各可変ゲート抵抗回路を制御することにより、ＩＧＢＴのターンオン・ターンオフ制御開始時における各ゲート抵抗を変化させる。
【０００６】
特許文献２に記載される技術では、半導体スイッチング素子の駆動回路における駆動制御用電源およびエミッタ電位生成用電源の各電圧を、ゲート閾値電圧とゲート閾値電圧基準値との差分に応じて等量変位する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１４−２３０３０７号公報
【特許文献２】特開２００８−１７８２４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
特許文献１の技術では、ゲート抵抗値が異なると、スイッチングタイミングの温度依存性が大きくなるため、電流アンバランス低減の精度あるいは信頼性の向上が難しい。
【０００９】
また、特許文献２の技術では、駆動制御用電源およびエミッタ電位生成用電源の各電圧を調整するため、ゲート駆動回路の構成が複雑になるとともに、回路の調整が難しい。このため、電流アンバランス低減の精度あるいは信頼性の向上が難しい。
【００１０】
そこで、本発明は、電流アンバランス低減の精度あるいは信頼性を向上することができる電力変換ユニットの駆動回路および駆動方法、このような駆動回路を備える電力変換ユニット、並びに複数の電力変換ユニットが並列接続される電力変換装置を提供する。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明による電力変換ユニットの駆動回路は、半導体スイッチング素子によって電力変換を行う電力変換ユニットに設けられ、半導体スイッチング素子を駆動するものであって、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、電圧可変回路部において、駆動電圧は、電力変換ユニットが複数個並列接続される時、半導体スイッチング素子の素子特性と駆動電圧との関係を示す特性マップ情報に基づいて、素子特性が所定値となるように可変制御される。
【００１２】
上記課題を解決するために、本発明による電力変換ユニットの駆動方法は、半導体スイッチング素子に制御用の駆動電圧を与えて半導体スイッチング素子を駆動し、電力変換ユニットが複数個並列接続される時、半導体スイッチング素子の素子特性と駆動電圧との関係を示す特性マップ情報に基づいて、素子特性が所定値となるように駆動電圧の値を設定する。
【００１３】
また、上記課題を解決するために、本発明による電力変換ユニットは、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、を備え、半導体スイッチング素子によって電力変換を行うものであって、駆動回路は、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部を備え、電圧可変回路部において、駆動電圧は、電力変換ユニットが複数個並列接続される時、半導体スイッチング素子の素子特性と駆動電圧との関係を示す特性マップ情報に基づいて、素子特性が所定値となるように可変制御される。
【００１４】
また、上記課題を解決するために、本発明による電力変換装置は、半導体スイッチング素子と、半導体スイッチング素子を駆動する駆動回路と、を備える電力変換ユニットが複数個並列接続されて構成されるものであって、複数の駆動回路の各々において設けられ、半導体スイッチング素子に与えられる制御用の駆動電圧を出力する電圧可変回路部と、複数の電圧可変回路部の各々に対して、駆動電圧の値を設定する目標指令を作成する共通制御部と、を備え、共通制御部は、複数の半導体スイッチング素子の各々の素子特性と駆動電圧との関係を示す特性マップ情報に基づいて、各々の素子特性が共通の所定値となるように目標指令を作成する。
【発明の効果】
【００１５】
本発明によれば、特性マップ情報に基づいて駆動電圧の値を設定することにより、電流アンバランス低減の精度あるいは信頼性が向上する。
【００１６】
上記した以外の課題、構成および効果は、以下の実施形態の説明により明らかにされる。
【図面の簡単な説明】
【００１７】
【図１】実施例１である、電力変換ユニットの駆動回路のブロック図を示す。
【図２】実施例１の駆動回路によって駆動される半導体スイッチング素子のゲート電圧波形例および主電流波形例を示す。
【図３】実施例１の駆動回路が備える可変電圧源の回路構成例を示す。
【図４】実施例１において実行される電力変換ユニットの駆動方法を示すフローチャートである。
【図５】実施例２である、電力変換ユニットの駆動回路のブロック図を示す。
【図６】実施例３である、電力変換ユニットの駆動回路のブロック図を示す。
【図７】実施例４である、電力変換ユニットの駆動回路のブロック図を示す。
【図８】実施例５である駆動回路が適用される電力変換装置におけるターンオン波形例を示す。
【図９】実施例５における半導体スイッチング素子の温度とターンオン損失（Eon）の不平衡率との関係を示す。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、実施例１〜５により、図面を参照しながら説明する。各図において、参照番号あるいは名称が同一のものは同一の構成要件あるいは類似の機能を備えた構成要件を示している。
【実施例１】
【００１９】
図１は、本発明の実施例１である、電力変換ユニットの駆動回路のブロック図を示す。なお、ゲート電圧波形例と主電流波形例を併記する。
【００２０】
電力変換ユニット１１１および電力変換ユニット１１２によって電流変換装置が構成される。電力変換ユニット１１１および電力変換ユニット１１２は、互いに並列接続され、共通制御部６によって制御される。なお、電力変換ユニットの並列数は、２個に限らず、電力変換装置の電力容量に応じて、複数個でよい。
【００２１】
電力変換ユニット１１１は、パワー用の半導体スイッチング素子３０１と駆動回路５０１によって構成される。電力変換ユニット１１２は、パワー用の半導体スイッチング素子３０２と駆動回路５０２によって構成される。半導体スイッチング素子３０１および半導体スイッチング素子３０２は、それぞれ、環流ダイオードとともにパワーモジュールに搭載される。
【００２２】
なお、本実施例１においては、半導体スイッチング素子３０１，３０２として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が用いられる。なお、ＩＧＢＴに限らず、パワー用ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などを用いてもよい。また、半導体スイッチング素子３０１，３０２は、一般的なパワーモジュールのように、回路基板上で並列接続される複数の半導体素子チップから構成されてもよい。
【００２３】
電力変換ユニット１１１および電力変換ユニット１１２が並列接続されると、半導体スイッチング素子３０１と半導体スイッチング素子３０２が並列接続される。半導体スイッチング素子３０１および３０２は、それぞれ駆動回路５０１および駆動回路５０２によって駆動される。駆動回路５０１および駆動回路５０２は、半導体スイッチング素子３０１，３０２に対してそれぞれオン・オフ制御用のゲート駆動電圧を出力するように個別制御される。
【００２４】
駆動回路５０１および駆動回路５０２は、それぞれゲート電圧可変回路部５５を備えている。これにより、駆動回路５０１および駆動回路５０２は、同じ入力信号２１に応じて、ゲート電圧可変回路部５５を個別制御することにより、半導体スイッチング素子３０１および半導体スイッチング素子３０２のゲートに異なる波形のゲート電圧を印加することができる。
【００２５】
ゲート電圧可変回路部５５は、可変電圧源１０と、充電用スイッチ２２と、充電用抵抗２４と、放電用スイッチ２３と、放電用抵抗２５によって構成される。本実施例１においては、充電用スイッチ２２および放電用スイッチ２３として、ＭＯＳＦＥＴが用いられる。なお、ＭＯＳＦＥＴに限らず、接合型バイポーラトランジスタなどを用いてもよい。
【００２６】
ゲート電圧可変回路部５５は、入力信号２１に応じて、充電用スイッチ２２および放電用スイッチ２３を相補的にオン・オフ制御することにより、ゲート出力端子１３を、正バイアス端子１１と略同一電位にしたり、負バイアス端子１２と略同一電位（本実施例１では基準電位）にしたりする。これにより、半導体スイッチング素子３０１，３０２のゲート・エミッタ間の静電容量が充放電されて、半導体スイッチング素子３０１，３０２がオン・オフされる。
【００２７】
より具体的には、入力信号２１としてオン指令信号が与えられると、充電用スイッチ２２がオン状態となり放電用スイッチ２３がオフ状態となることにより、可変電圧源１０の電圧が、充電用スイッチ２２および充電用抵抗２４を介して、半導体スイッチング素子のゲート・エミッタ間に印加される。これにより、半導体スイッチング素子のゲート・エミッタ間の静電容量が充電されて、半導体スイッチング素子がオンする。ここで、エミッタの電位は負バイアス端子１２の電位（基準電位）と略同一である。
【００２８】
また、入力信号２１としてオフ指令信号が与えられると、放電用スイッチ２３がオン状態となり充電用スイッチ２２がオフ状態となることにより、放電用スイッチ２３および放電用抵抗２５によって、半導体スイッチング素子のゲート・エミッタ間が短絡される。これにより、半導体スイッチング素子のゲート・エミッタ間の静電容量の充電電荷が放電されて、半導体スイッチング素子がオフする。
【００２９】
さらに、駆動回路５０１および駆動回路５０２は、それぞれ、半導体スイッチング素子３０１および半導体スイッチング素子３０２の特性に関する情報を記録する特性マップ記録手段５１を備える。なお、特性マップ記録手段５１としては、例えば、メモリ素子や２次元バーコードなどが適用できる。
【００３０】
電力変換ユニット１１１における特性マップ記録手段５１には、半導体スイッチング素子３０１のゲート（駆動）電圧Ｖｇｅとスイッチング特性（本実施例１では「ターンオン時間」）の関係を示す特性マップ情報３１が記録されている。また、電力変換ユニット１１２における特性マップ記録手段５１には、半導体スイッチング素子３０２に関する同様の特性マップ情報３２が記録されている。ここで、本実施例１の特性マップ情報におけるゲート（駆動）電圧は、ゲート電圧（ゲート・エミッタ間電圧）波形における、電圧ピーク値（Ｖｇｅ１，Ｖｇｅ２）であり、可変電圧源１０が出力する電源電圧値に相当する。
【００３１】
本実施例１において、特性マップ情報は、ゲート（駆動）電圧Ｖｇｅを独立変数とし、ターンオン時間を従属変数とする関数（図１では「一次関数」）で与えられる。この関数は、例えば、ゲート駆動電圧を変化させながらターンオン時間を測定して得られる多数のデータから、回帰分析などの統計的モデル化によって得られる。
【００３２】
なお、特性マップ情報は、ゲート駆動電圧の変化に対するスイッチング特性（ターンオン時間など）の変化を示す情報であれば、関数に限らず、テーブルデータなどでもよい。
【００３３】
共通制御部６は、電力変換ユニット１１１における特性マップ記録手段５１に記録されている特性マップ情報３１を読み出し手段５１１により取得する。また、共通制御部６は、電力変換ユニット１１２における特性マップ記録手段５１に記録されている特性マップ情報３２を読み出し手段５１２により取得する。なお、読み出し手段は、特性マップ記録手段５１がメモリ素子であれば、共通制御部６のデータ読み出し機能である。また、特性マップ記録手段５１が２次元バーコードなどであれば、読み出し手段は、バーコードリーダなどである。
【００３４】
共通制御部６は、読み出し手段５１１によって取得される特性マップ情報３１に基づいて、スイッチング特性の所定値である目標値３０に対応する、半導体スイッチング素子３０１のゲート電圧目標指令５５１（Ｖｇｅ１）を演算する。また、共通制御部６は、読み出し手段５１２によって取得される特性マップ情報３２に基づいて、半導体スイッチング素子３０１と共通の目標値３０に対応する、半導体スイッチング素子３０２のゲート電圧目標指令５５２（Ｖｇｅ２）を演算する。
【００３５】
さらに、共通制御部６は、演算により作成されるゲート電圧目標指令５５１およびゲート電圧目標指令５５２を、それぞれ駆動回路５０１のゲート電圧可変回路部５５および駆動回路５０２のゲート電圧可変回路部５５に送信する。これにより、駆動回路５０１が備えるゲート電圧可変回路部５５における可変電圧源１０の出力電圧がゲート電圧目標指令５５１に設定される。また、駆動回路５０２が備えるゲート電圧可変回路部５５における可変電圧源１０の出力電圧がゲート電圧目標指令５５２に設定される。これにより、半導体スイッチング素子３０１，３０２への各ゲートに印加されるゲート駆動電圧を個別に制御できる（例えば、図示のように、Ｖｇｅ１＞Ｖｇｅ２とすることができる）。
【００３６】
本実施例１においては、特性マップ情報３１，３２が示すように半導体スイッチング素子３０１，３０２のスイッチング特性が異なるが、上記のような駆動回路により、主電流波形例が示すように、スイッチング時において半導体スイッチング素子３０１，３０２にほぼ均等に電流が流れる。すなわち、半導体スイッチング素子３０１，３０２における電流アンバランスが防止される。
【００３７】
なお、本実施例１の動作については、以下で詳述する。
【００３８】
図２は、本実施例１の駆動回路によって駆動される半導体スイッチング素子のゲート電圧波形例（Ｖｇｅ１＞Ｖｇｅ２）および主電流波形例（（ｂ））を示す。なお、比較のために、ゲート印加電圧を略同一にした場合（Ｖｇｅ１＝Ｖｇｅ２）についても、ゲート電圧波形例および主電流波形例（（ａ））を示す。
【００３９】
本実施例１における半導体スイッチング素子３０１，３０２は、上述のように、スイッチング特性が異なる。すなわち、図１における特性マップ情報３１，３２が示すように、同じゲート電圧値に対して、半導体スイッチング素子３０１は半導体スイッチング素子３０２よりもターンオンが遅い。なお、このようなスイッチング特性のばらつきは、ゲート閾値電圧のばらつきや、不純物濃度プロファイルなどの接合構造のばらつきなどによって生じる。
【００４０】
ここで、ターンオン時間は、ゲート電圧の上昇開始時点（ｔ０）から主電流の上昇開始時点（ｔ１ａ，ｔ１ｂ）までの時間である。従って、Ｖｇｅ１＝Ｖｇｅ２の場合（（ａ））、半導体スイッチング素子３０１のターンオン時間は「ｔ１ｂ−ｔ０」であり、半導体スイッチング素子３０２のターンオン時間は「ｔ１ａ−ｔ０」であり、半導体スイッチング素子３０１は半導体スイッチング素子３０２よりもターンオン時間が長い。すなわち、半導体スイッチング素子３０１は半導体スイッチング素子３０２よりもターンオンが遅い。このため、速くターンオンする半導体スイッチング素子３０２に電流が集中し易くなり、スイッチング時において、半導体スイッチング素子３０２の主電流Ｉ２が半導体スイッチング素子３０１の主電流Ｉ１よりも大きくなる。すなわち、主電流Ｉ１およびＩ２にアンバランスが生じ、半導体スイッチング素子の電力損失に不平衡が生じる。
【００４１】
これに対し、本実施例１のように、Ｖｇｅ１＞Ｖｇｅ２の場合（（ｂ））、相対的に、半導体スイッチング素子３０１はターンオンが速められ、半導体スイッチング素子３０２はターンオンが遅められる。このため、半導体スイッチング素子３０１，３０２のターンオン時間は略同一（ｔ１−ｔ０）となるので、主電流Ｉ１，Ｉ２は、略同一となり、バランスする。
【００４２】
図３は、本実施例１の駆動回路が備えるゲート電圧可変回路部５５における可変電圧源１０の回路構成例を示す。
【００４３】
図３に示すように、可変電圧源１０は、絶縁トランス４００と、絶縁トランス４００の１次巻線に接続されるＤＣ／ＤＣコントローラ５１６と、絶縁トランス４００の２次巻線に接続されるダイオード整流器４０１と、可変電圧源１０の出力電圧値を設定するためのポテンショメータ（可変抵抗）４３０を主要部品として構成される。
【００４４】
ここで、ＤＣ／ＤＣコントローラ５１６は、絶縁トランス４００の１次巻線に接続されるインバータを構成する半導体スイッチと、インバータに直流電力を供給すると共に半導体スイッチを制御する制御回路とを備えており、他の部品と共に、可変電圧源１０の主回路部となるＤＣ／ＤＣコンバータ回路を構成する。なお、ＤＣ／ＤＣコントローラ５１６、またはＤＣ／ＤＣコントローラ５１６が備える制御回路は、集積回路としてもよい。
【００４５】
１次側正電源入力端子５１８と１次側負電源入力端子５１７の端子間、すなわちＤＣ／ＤＣコントローラ５１６の直流入力端子間に、図示されない直流電源から１次側直流電圧が与えられる。ＤＣ／ＤＣコントローラ５１６は、直流電源から入力する電力を、絶縁トランス４００を介して２次側に伝送する。伝送される電力は、ダイオード整流器４０１を介してコンデンサ４０２に蓄積される。これにより、２次側の正バイアス端子１１と負バイアス端子１２の端子間に２次側直流電圧が出力される。また、中間電位端子１４の電位が、定電圧ダイオード４０４と抵抗４０３によって設定される。
【００４６】
ＤＣ／ＤＣコントローラ５１６によって伝送される電力の一部は、絶縁トランス４００の補助巻線、および補助巻線に接続される整流ダイオード４３３を介して、コンデンサ４３２に蓄積される。なお、コンデンサ４０２の両端の電圧とコンデンサ４３２の両端の電圧に発生する電圧は比例する。
【００４７】
コンデンサ４３２の両端には、ＤＣ／ＤＣコントローラ５１６に指令を与えて可変電圧源１０の出力電圧を制御するために、フィードバック端子４３１を備えるポテンショメータ４３０が接続される。コンデンサ４３２の両端電圧はフィードバック端子４３１によって抵抗分圧され、抵抗分圧比はポテンショメータ制御端子４３４に与えられる指令信号によって制御される。したがって、ポテンショメータ４３０の抵抗分圧比を制御することによって、正バイアス端子１１と負バイアス端子１２の端子間の電圧、すなわち可変電圧源１０の出力電圧を制御することができる。
【００４８】
本実施例１において、ポテンショメータ制御端子４３４に与えられる指令信号は、共通制御部６から送信される前述のゲート電圧目標指令５５１，５５２である。ゲート電圧目標指令５５１，５５２に応じてポテンショメータ４３０の抵抗分圧比が設定されるので、可変電圧源１０はゲート電圧目標指令の示すゲート駆動電圧値の電源電圧を出力する。
【００４９】
図４は、本実施例１において実行される電力変換ユニットの駆動方法を示すフローチャートである。
【００５０】
まず、初期条件として、パワーユニット（電力変換ユニット１１１，１１２）には、スイッチングタイミングのゲート電圧依存性に関する情報（特性マップ情報）が記録されている（ステップＳ１）。
【００５１】
次に、共通制御部６によって、電力変換ユニットから特性マップ情報が取得される（ステップＳ２）。
【００５２】
次に、共通制御部６において、取得された特性マップ情報から、スイッチングタイミングが略同一となる各電力変換ユニットのゲート（駆動）電圧が算出される（ステップＳ３）。
【００５３】
次に、算出された各ゲート（駆動）電圧の値を示すゲート電圧目標指令が、共通制御部６から各駆動回路に搭載されるゲート電圧可変回路部５５に送信される（ステップＳ４）。
【００５４】
次に、ゲート電圧可変回路部５５によって、ゲート電圧目標指令に応じたゲート（駆動）電圧で半導体スイッチング素子が駆動される（ステップＳ５）。
【００５５】
上述のように、本実施例１によれば、特性マップ記録手段に予め記録される、ゲート駆動電圧とスイッチング特性の関係を示す特性マップ情報に基づいて、駆動回路が出力するゲート駆動電圧が可変に制御されるので、複数のパワー半導体スイッチング素子の電流アンバランス低減の精度あるいは信頼性が向上する。また、駆動回路が、特性マップ記録手段に予め記録される、ゲート駆動電圧とスイッチング特性の関係を示す特性マップ情報に基づいて作成されるゲート電圧目標指令に応じて制御される可変電圧源を有するので、各パワー半導体スイッチング素子のゲート駆動電圧を容易かつ高精度に調整できる。
【実施例２】
【００５６】
図５は、本発明の実施例２である、電力変換ユニットの駆動回路のブロック図を示す。以下、主に、実施例１と異なる点について説明する。
【００５７】
本実施例２においては、電力変換ユニットにおけるパワー用の半導体スイッチング素子の特性マップ情報３１，３２（図１）がデータベース２０１上から参照される。
【００５８】
図５に示すように、各半導体スイッチング素子におけるスイッチング特性とゲート駆動電圧の関係を示す特性マップ情報が、データベース２０１上に保持されている。電力変換ユニット１１１および電力変換ユニット１１２は、これらに付与される製品バーコードや製造番号のような識別手段によって、データベース２０１上の特性マップ情報と関連付けられている。
【００５９】
電力変換ユニット１１１と電力変換ユニット１１２を並列接続する際に、コンピュータ２０３は、読み出し手段２０２によって、データベース２０１から、電力変換ユニット１１１および電力変換ユニット１１２に付与されている識別手段に関連付けられた特性マップ情報を取得する。コンピュータ２０３は、取得した特性マップ情報に基づいて、同一のスイッチング特性に対する各ゲート駆動電圧を演算する。そして、コンピュータ２０３は、演算した各ゲート駆動電圧を、送信手段２０４によって上位コントローラ２０５へ送信する。上位コントローラ２０５は、コンピュータ２０３から送信されるゲート駆動電圧の値に応じてゲート電圧目標指令５５１，５５２を作成して、作成したゲート電圧目標指令５５１を電力変換ユニット１１１のゲート電圧可変回路部５５へ送信し、作成したゲート電圧目標指令５５２を電力変換ユニット１１２のゲート電圧可変回路部５５へ送信する。
【００６０】
電力変換ユニット１１１および電力変換ユニット１１２の各ゲート電圧可変回路部５５は、上位コントローラ２０５から送信されたゲート電圧目標指令の値にゲート電源電圧を設定して、入力信号２１に同期しながら半導体スイッチング素子３０１および半導体スイッチング素子３０２をそれぞれ個別駆動制御する。
【００６１】
なお、本実施例５において、ゲート電圧可変回路部５５は、上位コントローラ２０５から送信されたゲート電圧目標指令を保持する。これにより、ゲート電圧可変回路部５５の出力電圧がゲート電圧目標指令の値に設定された後、上位コントローラ２０５や送信手段２０４の状態に関わらず、例えばこれらが停止しても、電力変換ユニット１１１および電力変換ユニット１１２のゲート電圧可変回路部５５の出力電圧値がゲート電圧目標指令に応じた値に維持される。
【００６２】
本実施例２によれば、データベースに記録される特性マップ情報に基づいて、ゲート駆動電圧が制御されるので、実施例１と同様に、複数のパワー半導体スイッチング素子の電流アンバランス低減の精度あるいは信頼性が向上する。また、データベースから特性マップ情報を取得するので、電力変換装置の据付時や保守時において、複数の電力変換ユニットにおける電流アンバランスを抑制するための回路の調整が容易になる。
【実施例３】
【００６３】
図６は、本発明の実施例３である、電力変換ユニットの駆動回路のブロック図を示す。以下、主に、実施例１と異なる点について説明する。
【００６４】
電力変換ユニット１１１は、上下アームを備えるパワーモジュール３０５と、上アームの半導体スイッチング素子３０３を駆動する駆動回路５０３と、下アームの半導体スイッチング素子３０１を駆動する駆動回路５０１から構成される。また、電力変換ユニット１１２は、上下アームを備えるパワーモジュール３０６と、上アームの半導体スイッチング素子３０４を駆動する駆動回路５０４と、下アームの半導体スイッチング素子３０２を駆動する駆動回路５０２から構成される。
【００６５】
電力変換ユニット１１１と電力変換ユニット１１２が並列に接続されて、電力変換装置（例えば、インバータ）の主回路の一相分が構成される。電力変換ユニット１１１と電力変換ユニットが並列に接続されると、上アームの半導体スイッチング素子３０３，３０４が並列接続されるとともに、下アームの半導体スイッチング素子３０１，３０２が並列接続される。
【００６６】
上アームの半導体スイッチング素子３０３，３０４の各高電位側は直流端子（正極）６０１に接続される。下アームの半導体スイッチング素子３０１，３０２の各低電位側は直流端子（負極）６０２に接続される。上下アームの直列接続点、すなわち上アームの半導体スイッチング素子３０３，３０４の各低電位側および下アームの半導体スイッチング素子３０１，３０２の各高電位側は、出力端子６０３に接続される。
【００６７】
駆動回路５０１，５０２，５０３，５０４の回路構成は同じである。そこで、以下では、下アーム用の駆動回路５０１，５０２について詳細に説明し、上アーム用の駆動回路５０３，５０４については概略的に説明する。
【００６８】
図６に示すように、駆動回路５０１，５０２は、記録手段５１（図１の「特性マップ記録手段」に相当）と、インタフェース（Ｉ／Ｆ）回路部５２と、ゲート電圧傾き可変回路部５４と、ゲート電圧可変回路部５５を備えている。
【００６９】
駆動回路５０１および５０２の各記録手段５１は、それぞれ下アームの半導体スイッチング素子３０１および３０２のスイッチング特性とゲート駆動電圧の関係を示す特性マップ情報を記録している。記録手段５１が記録する特性マップ情報は、好ましくは、パワーモジュールあるいは半導体スイッチング素子の出荷検査時に、試験検査によって取得される。
【００７０】
半導体スイッチング素子３０１，３０２の特性マップ情報は、ゲート電圧算出手段６０によって記録手段５１から読み出される。ゲート電圧算出手段６０は、読み出した特性マップ情報に基づいて、スイッチング特性の目標値に対応する、半導体スイッチング素子３０１，３０２の各ゲート駆動電圧を演算する。共通制御部６は、ゲート電圧算出手段６０によって演算されるゲート駆動電圧に応じてゲート電圧目標指令を作成して駆動回路５０１，５０２へ個別に送信する。駆動回路５０１，５０２によって受信されるゲート電圧目標指令は、インタフェース回路部５２を介してゲート電圧傾き可変回路部５４およびゲート電圧可変回路部５５に送信される。
【００７１】
ゲート電圧可変回路部５５は、実施例１と同様に、ゲート電圧目標指令に応じてゲート駆動電圧を設定する。これにより、半導体スイッチング素子３０１，３０２における電流アンバランスが確実に防止される。
【００７２】
なお、上下アームを備えるパワーモジュールにおいては、回路中の寄生インダクタンスおよび寄生容量、半導体スイッチング素子の接合構造やスイッチング特性が相俟って、半導体スイッチング素子のオン・オフ時に、電流あるいは電圧のリンギングやサージが発生する。そこで、本実施例３においては、ゲート電圧傾き可変回路部５４によって、ゲート電圧目標指令に応じて、ゲート抵抗（図１における充電用抵抗２４あるいは放電用抵抗２５に相当）の抵抗値を可変に設定することにより、ゲート・エミッタ間電圧上昇時あるいは下降時におけるゲート・エミッタ間電圧の傾き（上昇率または下降率）を調整する。
【００７３】
これにより、電流アンバランス抑制のために駆動回路において設定されるゲート駆動電圧の値に対して半導体スイッチング素子３０１，３０２における電流あるいは電圧のリンギングやサージが発生し易い回路状態になっても、半導体スイッチング素子３０１，３０２における電流あるいは電圧のリンギングやサージの発生を抑制することができる。
【００７４】
なお、上アームの駆動回路５０３，５０４の構成および動作は、上述の下アームの駆動回路５０１，５０２と同様である。従って、上アームの半導体スイッチング素子３０３，３０４における電流アンバランスが確実に防止される。また、ゲート・エミッタ間電圧上昇時あるいは下降時において、上アームの半導体スイッチング素子３０３，３０４における電流あるいは電圧のリンギングやサージの発生を抑制することができる。
【００７５】
上述のように、本実施例３によれば、特性マップ情報に基づいて、ゲート駆動電圧が制御されるので、実施例１と同様に、複数のパワー半導体スイッチング素子の電流アンバランス低減の精度あるいは信頼性が向上する。さらに、モジュール化される複数のスイッチング素子における電流あるいは電圧のリンギングやサージが、電流アンバランスを抑制するためのゲート駆動電圧の設定に伴って大きくなるような不都合が、ゲート電圧目標指令すなわちゲート駆動電圧に応じてゲート電圧の傾きを制御することによって防止される。
【実施例４】
【００７６】
図７は、本発明の実施例４である、電力変換ユニットの駆動回路のブロック図を示す。本実施例４は、前述の実施例３の回路構成に、温度センサ６７および温度検出部６８が付け加えられる。以下、主に、実施例３と異なる点について説明する。
【００７７】
図７に示すように、パワーモジュール３０５および３０６において、温度センサ６７が搭載される。なお、温度センサ６７としては、例えば、熱電対、温度センスダイオード、サーミスタなどが適用される。
【００７８】
一般的に、半導体スイッチング素子のスイッチング特性は温度によって変化する。そこで、本実施例４においては、半導体スイッチング素子の特性マップ情報に加えて温度センサ６７による半導体スイッチング素子の温度検出値に基づいてゲート（電源）電圧が設定される。
【００７９】
以下、下アームの半導体スイッチング素子３０１，３０２の駆動回路について説明するが、上アームの半導体スイッチング素子３０３，３０４の駆動回路の動作および構成は下アームの半導体スイッチング素子３０１，３０２の駆動回路と同様である。
【００８０】
温度検出部６８は、温度センサ６７の検出信号に基づいて半導体スイッチング素子３０１，３０２の温度を検出し、温度検出値をゲート電圧算出手段６０へ送信する。ゲート電圧算出手段６０は、記録手段５１から読み出される半導体スイッチング素子３０１，３０２の特性マップ情報に加えて、温度検出部６８から送信される半導体スイッチング素子３０１，３０２の温度検出値に基づいて、スイッチング特性の目標値に対応する、半導体スイッチング素子３０１，３０２の各ゲート駆動電圧を演算する。
【００８１】
ここで、本実施例４における記録手段５１には、ゲート駆動電圧とスイッチング特性の関係を示す特性マップ情報に加えて、スイッチング特性の温度依存性を示す情報も記録される。例えば、複数の温度値（例えば、室温（２５℃）と高温（１２５℃））について特性マップ情報が記録される。この場合、ゲート電圧算出手段６０は、半導体スイッチング素子の温度をパラメータとする複数の特性マップ情報から、温度検出値に対応する特性マップ情報を選択して、選択される特性マップ情報に基づいてゲート駆動電圧を演算する。
【００８２】
半導体スイッチング素子の温度をパラメータとする複数の特性マップ情報の各々は、実施例１と同様に、ゲート駆動電圧およびスイッチング特性を変数とする関数で与えられたり、テーブルデータで与えられたりする。なお、特性マップ情報は、温度とゲート電圧を独立変数とし、かつスイッチング特性を従属変数とする多変数関数によって、与えられてもよい。このような多変数関数形は、スイッチング特性（例えばターンオン時間）を、温度およびゲート駆動電圧を変化させながら測定して得られる多数のデータから、統計的モデル化によって得られる。
【００８３】
上述のように、本実施例４によれば、特性マップ情報が、スイッチング特性の温度依存性を示す情報を含むことにより、半導体スイッチング素子の温度が変化しても、電流アンバランスを確実に抑制することができる。
【実施例５】
【００８４】
図８は、本発明の実施例５である駆動回路が適用される電力変換装置における半導体スイッチング素子のターンオン波形例を示す。なお、駆動回路および電力変換装置の構成は実施例１と同様であるが、本実施例５においては、６５０〜７５０Ｖ，４００〜６００Ａ級のパワーモジュールが用いられる。
【００８５】
図８には、室温（２５℃）と高温（１２５℃）における半導体スイッチング素子３０１，３０２のターンオン波形例を示す。比較のために、ゲート電源電圧（Ｖｇｅ１≒Ｖｇｅ２）を一定にしてゲート抵抗によってスイッチング特性を調整する公知技術（例えば、前述の特許文献１参照）を適用した場合のターンオン波形例を併記する。
【００８６】
ゲート抵抗によってスイッチング特性を調整する場合（（ａ））では、１２５℃で電流Ｉ１，Ｉ２がほぼバランスされても、２５℃では、半導体スイッチング素子３０１の電流Ｉ１と半導体スイッチング素子３０２の電流Ｉ２がアンバランスである。これは、主に、ゲート抵抗の抵抗値の温度依存性に起因する。
【００８７】
これに対し、本実施例５のように、ゲート（電源）電圧によってスイッチング特性を調整する場合（（ｂ））、２５℃と１２５℃の両方において、Ｉ１，Ｉ２がほぼバランスされる。
【００８８】
図９は、本実施例５における半導体スイッチング素子の温度（Temperature）とターンオン損失（Eon）の不平衡率（Unbalance Rate）との関係を示す。なお、比較のために、ゲート抵抗によってスイッチング特性を調整する公知技術を適用した場合の同関係を併記する。
【００８９】
図９に示すように、ゲート抵抗によってスイッチング特性を調整する場合（（ａ））、半導体スイッチング素子３０１におけるターンオン損失の不平衡率７０１と、半導体スイッチング素子３０２におけるターンオン損失の不平衡率７０２は、温度が変化すると大きく変化する。
【００９０】
これに対し、本実施例５のように、ゲート（電源）電圧によってスイッチング特性を調整する場合（（ｂ））、半導体スイッチング素子３０１におけるターンオン損失の不平衡率７０１と、半導体スイッチング素子３０２におけるターンオン損失の不平衡率７０２は、温度が変化してもほとんど変化しない。
【００９１】
このように、ゲート駆動電圧を制御することにより、並列接続される半導体スイッチング素子の電流あるいは電力損失の分担を、温度依存性低く、均等にすることができる。このため、一部の電力変換ユニットの故障や劣化によって、電力変換装置の寿命が短くなったり、電力変換装置の保守頻度が大きくなったりすることが防止される。従って、複数の電力変換ユニットが並列接続される電力変換装置の信頼性が向上する。また、電力変換ユニットの電力容量の尤度を低減できたり、電力変換装置としての尤度が低減でき電力変換ユニットの並列数を低減できたりする。このため、電力変換ユニットや電力変換ユニットの装置サイズやコストを低減できる。
【００９２】
なお、本発明は前述した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、前述した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施形態の構成の一部について、他の構成の追加・削除・置き換えをすることが可能である。
【００９３】
例えば、半導体スイッチング素子の並列数は、２並列に限らず、２以上の任意の並列数でもよい。
【００９４】
また、電力変換装置としては、ＤＣ／ＡＣコンバータ、ＤＣ／ＤＣコンバータ、各種スイッチング電源など様々なタイプが適用できる。
【００９５】
また、電力変換ユニットにおける半導体スイッチング素子は、接合型電界効果トランジスタなどの電圧制御型半導体スイッチング素子でもよい。なお、半導体スイッチング素子の基板材料は、シリコンでもよいし、炭化シリコンなどのワイドギャップ半導体でもよい。
【００９６】
また、特性マップ情報における素子特性は、スイッチング時間に限らず、スイッチング損失（例えば、ターンオン損失）などの他の素子特性でもよい。
【符号の説明】
【００９７】
６  共通制御部
１０  可変電圧源
１１  正バイアス端子
１２  負バイアス端子
１３  ゲート出力端子
１４  中間電位端子
２１  入力信号
２２  充電用スイッチ
２３  放電用スイッチ
２４  充電用抵抗
２５  放電用抵抗
３１，３２  特性マップ情報
５１  特性マップ記録手段
５２  インタフェース回路部
５４  ゲート電圧傾き可変回路部
５５  ゲート電圧可変回路部
６０  ゲート電圧算出手段
６７  温度センサ
６８  温度検出部
１１１，１１２  電力変換ユニット
３０１，３０２，３０３，３０４  半導体スイッチング素子
３０５，３０６  パワーモジュール
４００  絶縁トランス
４０１  ダイオード整流器
４０２  コンデンサ
４０３  抵抗
４０４  定電圧ダイオード
４３０  ポテンショメータ
４３１  フィードバック端子
４３２  コンデンサ
４３３  整流ダイオード
４３４  ポテンショメータ制御端子
５０１，５０２，５０３，５０４  駆動回路
５１１，５１２  特性マップ情報取得手段
５１６  ＤＣ／ＤＣコントローラ
５１７  １次側負電源入力端子
５１８  １次側正電源入力端子
５５１，５５２  ゲート電圧目標指令
６０１  直流端子（正極）
６０２  直流端子（負極）
６０３  出力端子
【図１】
2019004558.tif 000003
【図２】
2019004558.tif 000004
【図３】
2019004558.tif 000005
【図４】
2019004558.tif 000006
【図５】
2019004558.tif 000007
【図６】
2019004558.tif 000008
【図７】
2019004558.tif 000009
【図８】
2019004558.tif 000010
【図９】
2019004558.tif 000011