(57)【要約】【課題】  高周波発振機の監視を行うレーダフロントエンドを提供する。【解決手段】  あるレーダ方式について記載する。ある実施形態によれば、この方法は、第１チップ中で第１ＨＦ発振器信号を生成する工程と、この第１ＨＦ発振器信号を第１チップの送信（ＴＸ）チャンネルに供給する工程と、この第１ＨＦ発振器信号を第１チップのＴＸチャンネルから第２チップに伝送線を介して伝送する工程を含む。【選択図】      図１４
2019039917.tif 000002
【特許請求の範囲】
【請求項１】
第１チップ中で第１ＨＦ発振器信号を生成し、前記第１ＨＦ発振器信号を前記第１チップの送信（ＴＸ）チャンネルに供給する工程と、
第２チップ中で第２ＨＦ発振器信号を生成する工程と、
前記第１ＨＦ発振器信号を、伝送線を介して前記第１チップから前記第２チップに伝送する工程と、
前記第２チップに到来した前記第１ＨＦ発振器信号の第１伝搬遅延を導き出す工程と
を含み、
前記第１伝搬遅延を導き出す工程は、前記第２チップに到来した前記第１ＨＦ発振器信号を、前記第２ＨＦ発振器信号で復調する工程を含む
方法。
【請求項２】
前記第２ＨＦ発振器信号を、前記第２チップの送信（ＴＸ）チャンネルに供給する工程と、
前記第２ＨＦ発振器信号を、同じ伝送線を介して前記第２チップから前記第１チップに伝送する工程と、
前記第１チップに到来した前記第２ＨＦ発振器信号の第２伝搬遅延を導き出す工程と
をさらに含み、
前記第２伝搬遅延を導き出す工程は、前記第１チップに到来した前記第２ＨＦ発振器信号を、前記第１ＨＦ発振器信号で復調する工程を含む、
請求項１に記載の方法。
【請求項３】
さらに、前記伝送線に割り当てられる伝搬遅延を、前記第１伝搬遅延と前記第２伝搬遅延とに基づいて導き出す工程を含む、請求項２に記載の方法。
【請求項４】
前記第１ＨＦ発振器信号は少なくとも１つの周波数ランプを有し、前記第２ＨＦ発振器信号は対応する周波数ランプを有する、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記第１伝搬遅延は、第１ビート周波数に基づいて導き出され、前記第１ビート周波数は、前記第２チップに到来した前記第１ＨＦ発振器信号を前記第２ＨＦ発振器信号で復調した結果生じる、請求項４に記載の方法。
【請求項６】
前記第１ＨＦ発振器信号は第１周波数を有し、前記第２ＨＦ発振器信号は、前記第１周波数とは規定の周波数オフセット分だけ異なる第２周波数を有する、請求項１から３のいずれか一項に記載の方法。
【請求項７】
前記第１伝搬遅延は、前記周波数オフセットに割り当てられた位相に基づいて導き出され、前記位相は、前記第２チップに到来した前記第１ＨＦ発振器信号を前記第２ＨＦ発振器信号で復調した結果生じる、請求項６に記載の方法。
【請求項８】
前記第１ＨＦ発振器信号は第１周波数を有し、前記第２ＨＦ発振器信号は、前記第１周波数とは規定の周波数オフセット分だけ異なる第２周波数を有し、
前記第１伝搬遅延を導き出す工程は、さらに、
前記復調の結果である２つの位相を、対応する２つの周波数オフセットについて導き出す工程と、
前記２つの位相からの位相差と、関連する周波数オフセット差とを演算する工程と、
前記第１伝搬遅延を、前記位相差と前記関連する周波数オフセット差とに基づいて演算する工程と
を含む、請求項１から３のいずれか一項に記載の方法。
【請求項９】
レーダシステムであって、
第１チップおよび少なくとも１つの第２チップとであって、前記第１チップがＨＦ発振器を有し、前記ＨＦ発振器が、ＨＦ発振器信号を生成するように、かつ前記ＨＦ発振器信号を第１ＨＦ出力接点に出力するように形成されている、第１チップおよび少なくとも１つの第２チップと、
１つの入力、ならびに第１出力および少なくとも１つの第２出力を備えたＨＦスプリッタと、
前記第１チップの前記ＨＦ出力接点を、前記ＨＦスプリッタの前記入力と連結する第１伝送線と、
前記ＨＦスプリッタの前記第１出力を、前記第１チップのＨＦ入力と連結する第２伝送線と、
前記ＨＦスプリッタの前記第２出力を、前記第２チップのＨＦ入力と連結する第３伝送線と
を有し、
作動中に前記ＨＦ発振器信号の伝送時に、同じ伝搬遅延を引き起こすように、前記第２および前記第３の伝送線が構成されている、
レーダシステム。
【請求項１０】
作動中に、前記ＨＦ発振器信号が、前記第１チップの前記ＨＦ出力接点と前記第１伝送線とを介して前記ＨＦスプリッタに伝送され、かつ、前記第２伝送線と前記第１チップの前記ＨＦ入力とを介して、前記第１チップに帰還される、請求項９に記載のレーダシステム。
【請求項１１】
前記第１チップは、集積されたＨＦスプリッタを含み、前記ＨＦスプリッタは、前記帰還されたＨＦ発振器信号を、前記第１チップ中に含まれている受信チャンネルに転送するように形成されている、請求項１０に記載のレーダシステム。
【請求項１２】
前記第２チップは、集積されたＨＦスプリッタを含み、前記ＨＦスプリッタは、前記第２チップの前記ＨＦ入力を介して受信した前記ＨＦ発振器信号を、前記第２チップ中に含まれている受信チャンネルおよび／または送信チャンネルに転送するように形成されている、請求項１０に記載のレーダシステム。
【請求項１３】
レーダシステムであって、
第１ＨＦ接点を備えた第１チップと、第２ＨＦ接点を備えた第２チップと、
前記第１チップ中に集積された第１ＨＦ発振器であって、前記第１ＨＦ発振器は出力を備え、前記出力は、少なくとも１つの送信（ＴＸ）チャンネルを介して前記第１ＨＦ接点と結合されている、第１ＨＦ発振器と、
前記第２チップ中に集積された第２ＨＦ発振器と、
前記第１チップにおける前記第１ＨＦ接点を、前記第２チップにおける前記第２ＨＦ接点に連結する伝送線と、
前記第２チップ中に配置された少なくとも１つの第１復調器であって、前記第２ＨＦ接点と結合されたＨＦ入力を備え、かつ、前記第２ＨＦ発振器の出力と結合された基準入力を備えている第１復調器と
を有し、
前記第１ＨＦ接点、前記伝送線および前記第２ＨＦ接点を介して前記第１復調器の前記ＨＦ入力に伝送される第１ＨＦ発振器信号を生成するように、前記第１ＨＦ発振器は形成されていて、
前記第２チップに到来した前記第１ＨＦ発振器信号の第１伝搬遅延を、前記第１復調器から得られた情報に基づいて導き出すように、制御ユニットが形成されている、
レーダシステム。
【請求項１４】
前記第２ＨＦ発振器は、少なくとも１つのさらなる送信（ＴＸ）チャンネルを介して、前記第２ＨＦ接点と結合されている出力を有し、
前記第１チップ中に、少なくとも１つの第２復調器が配置されていて、前記第２復調器は前記第１ＨＦ接点と結合されているＨＦ入力を有し、かつ、前記第１ＨＦ発振器の出力と結合されているさらなる基準入力を有し、
前記第２ＨＦ接点、前記伝送線および前記第１ＨＦ接点を介して、前記第２復調器の前記ＨＦ入力に伝送される第２ＨＦ発振器信号を生成するように、前記第２ＨＦ発振器は形成されていて、
前記第１チップに到来した前記第２ＨＦ発振器信号の第２伝搬遅延を、前記第２復調器から得られる情報に基づいて導き出すように、前記制御ユニットは形成されている、
請求項１３に記載のレーダシステム。
【請求項１５】
前記伝送線に割り当てられた伝搬遅延を、前記第１伝搬遅延と前記第２伝搬遅延とに基づいて導き出すように、前記制御ユニットは形成されている、請求項１４に記載のレーダシステム。
【請求項１６】
前記第１ＨＦ発振器信号は少なくとも１つの周波数ランプを有し、かつ、前記第２ＨＦ発振器信号は対応する周波数ランプを有する、請求項１３から１５のいずれか一項に記載のレーダシステム。
【請求項１７】
前記第１伝搬遅延は第１ビート周波数に基づいて導き出され、前記第１ビート周波数は、前記第２チップに到来した前記第１ＨＦ発振器信号を前記第２ＨＦ発振器信号で復調した結果生じる、請求項１６に記載のレーダシステム。
【請求項１８】
前記第１ＨＦ発振器信号は第１周波数を有し、かつ、前記第２ＨＦ発振器信号は、前記第１周波数とは規定の周波数オフセット分だけ異なる第２周波数を有する、請求項１３から１５のいずれか一項に記載のレーダシステム。
【請求項１９】
前記第１伝搬遅延は、前記周波数オフセットに割り当てられた位相に基づいて導き出され、前記位相は、前記第２チップに到来した前記第１ＨＦ発振器信号を前記第２ＨＦ発振器信号で復調した結果生じる、請求項１８に記載のレーダシステム。
【請求項２０】
前記第１伝搬遅延を導き出すために、前記制御ユニットは、
前記復調の結果である２つの位相を、対応する２つの周波数オフセットについて導き出し、
前記２つの位相からの位相差と、関連する周波数オフセット差とを演算し、かつ
前記第１伝搬遅延を、前記位相差と前記関連する周波数オフセット差とに基づいて演算する
ように形成されている、請求項１８に記載のレーダシステム。
【請求項２１】
第１ＨＦ発振器信号を第１チップ中で生成し、かつ、前記第１ＨＦ発振器信号を前記第１チップの送信（ＴＸ）チャンネルに供給する工程と、
前記第１ＨＦ発振器信号を、前記第１チップの前記ＴＸチャンネルから、前記第２チップに伝送線を介して伝送する工程と
を含む方法。
【請求項２２】
前記ＨＦ発振器信号を、前記第２チップにおいて、前記第１チップの前記ＴＸチャンネルに割り当てられたＨＦ入力を介して受信する、請求項２１に記載の方法。
【請求項２３】
前記ＨＦ発振器信号を、前記第２チップにおいて、前記第２チップのＨＦ入力として構成されたＴＸチャンネルを介して受信する、請求項２１に記載の方法。
【請求項２４】
第２チップ中で第２ＨＦ発振器信号を生成する工程と、
前記第２チップに到来した前記第１ＨＦ発振器信号の第１伝搬遅延を、前記第２ＨＦ発振器信号での復調により導き出す工程と
をさらに含む、請求項２１から２３のいずれか一項に記載の方法。
【請求項２５】
レーダＭＭＩＣであって、
ＨＦ発振器信号を生成するための局部発振器（ＬＯ）と、
前記ＭＭＩＣのピンと連結された少なくとも１つの第１ＴＸチャンネルと
を有し、
前記ＴＸチャンネルは、前記ＨＦ発振器信号を前記第１ＴＸチャンネルのピンを介して出力するために構成可能であり、また、さらなるＨＦ発振器信号を前記第１ＴＸチャンネルのピンを介して受信するためにも構成可能である、
レーダＭＭＩＣ。
【請求項２６】
第１ＨＦ発振器信号をレーダチップのＨＦチップ接点を介して受信する工程と、
第２ＨＦ発振器信号を前記レーダチップ中のＨＦ発振器を用いて生成する工程であって、前記第１ＨＦ発振器信号と前記第２ＨＦ発振器信号とは同じ周波数を有し、かつ、互いに対して設定可能な位相シフトを有する、工程と、
前記第１ＨＦ発振器信号と前記第２ＨＦ発振器信号とを重畳することにより、和信号を生成する工程と、
前記和信号の電力を表す複数の計測値を、複数の位相シフトについて生成する工程であって、前記計測値のそれぞれに対して位相シフトが割り当てられている、工程と、
前記第１ＨＦ発振器信号の前記電力を表す値を、前記複数の計測値に基づいて導き出す工程と
を含む方法。
【請求項２７】
前記計測値に割り当てられた前記位相シフトは、全位相回転の１つまたは複数の周期にわたって均等に分布している、請求項２６に記載の方法。
【請求項２８】
前記第１ＨＦ発振器信号の前記電力を表す値を導き出す工程は、前記計測値のフーリエ変換を演算する工程を含む、請求項２７に記載の方法。
【請求項２９】
ＨＦ回路であって、
外部の第１ＨＦ発振器信号を受信する、レーダチップのＨＦチップ接点と、
前記レーダチップ中に配置された局部発振器であって、前記局部発振器は第２ＨＦ発振器信号を生成するように形成されていて、前記第１ＨＦ発振器信号と前記第２ＨＦ発振器信号とは同じ周波数を有する、局部発振器と、
前記第１発振器信号と前記第２発振器信号との間の位相シフトを設定するように形成された位相シフタと、
前記レーダチップ中に配置されたＨＦ電力検出器であって、前記ＨＦ電力検出器は、カプラを用いて、前記ＨＦチップ接点と、前記局部発振器の出力とに結合された入力を備えていて、その結果前記第１ＨＦ発振器信号と前記第２ＨＦ発振器信号とが、前記ＨＦ電力検出器の入力において重畳し、その結果前記電力検出器が前記重畳された信号の前記電力を計測する、ＨＦ電力検出器と
を有するＨＦ回路。
【請求項３０】
さらに、制御ユニットを有し、前記制御ユニットは、前記和信号の前記電力を表す前記ＨＦ電力検出器から供給された複数の計測値を、複数の位相シフトについて検出するように形成されていて、前記計測値のそれぞれに対して位相シフトが割り当てられている、請求項２９に記載のＨＦ回路。
【請求項３１】
前記計測値に割り当てられた前記位相シフトは、全位相回転の１つまたは複数の周期にわたって均等に分布し、
前記制御ユニットは、さらに、前記計測値のフーリエ変換を演算し、かつ前記演算されたフーリエ変換結果に基づいて、前記第１ＨＦ発振器信号の前記電力を導き出すように形成されている、
請求項３０に記載のＨＦ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書は、高周波（ＨＦ）回路の分野に関する。いくつかの実施形態は、別のレーダチップとカスケード接続するのに適したレーダチップに関する。
【背景技術】
【０００２】
高周波（ＨＦ）送信機および受信機は多くの応用で見られるが、とりわけワイヤレス通信およびレーダセンサの分野で見られる。自動車分野では、いわゆる適応走行制御（ＡＣＣまたはレーダークルーズコントロール）システム中で用いられるレーダセンサの必要性がますます高まっている。この種のシステムは、前を走る自動車（およびこれ以外の物体や歩行者）との安全な距離を変えるために、自動的に自動車の速度を合わせることができる。自動車分野におけるさらなる応用は、例えば、死角検知、車線変更支援などである。
【０００３】
現代のレーダシステムは、高集積化されたＨＦ回路を用いるが、これらの回路は、レーダ送受信機のＨＦフロントエンドの全ての核となる機能を単一の筐体中にまとめることができ（シングル・チップ・レーダ送受信機）、これは、しばしばモノリシックマイクロ波集積回路（ＭＭＩＣ）と称される。この種のＨＦフロントエンドは、通常なかんずく位相制御回路中に接続された電圧制御発振器（ＶＣＯ）、電力増幅器（ＰＡ）、方向性結合器、混合器およびアナログデジタル変換器（ＡＤＣ）ならびにＨＦフロントエンドを制御および監視するための関連する制御回路装置を含む。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
現代の周波数変調連続波（ＦＭＣＷ）レーダシステムは、しばしば複数の送信（ＴＸ）チャンネルと複数の受信（ＲＸ）チャンネルとを備えた複数入力／複数出力（ＭＩＭＯ）システムである。ＭＩＭＯシステムは、大抵複数の回路基板（ＰＣＢ、プリント回路基板）上に配置されたＭＭＩＣを具備し、これらのＭＭＩＣは同期して作動せねばならないが、各ＭＭＩＣは、それ自体で複数のＲＸおよびＴＸチャンネルを有しうる。１つの課題は、複数のＭＭＩＣを備えたＭＩＭＯレーダシステムの（正位相で）同期化することであると考えることができる。
【課題を解決するための手段】
【０００５】
あるレーダ方法を記載する。ある実施形態によれば、この方法は、第１チップ中で第１ＨＦ発振器信号を生成する工程と、この第１ＨＦ発振器信号を第１チップの送信（ＴＸ）チャンネルに供給する工程と、第１ＨＦ発振器信号を、伝送線を介して第１チップのＴＸチャンネルから第２チップに伝送する工程とを含む。
【０００６】
さらなる実施形態によれば、この方法は、第１チップ中で第１ＨＦ発振器信号を生成する工程と、この第１ＨＦ発振器信号を第１チップの送信（ＴＸ）チャンネルに供給する工程とを含む。この方法は、さらに、第２チップ中で第２ＨＦ発振器信号を生成する工程と、第１ＨＦ発振器信号を、伝送線を介して第１チップから第２チップに伝送する工程とを含む。この方法は、さらに、第２ＨＦ発振器信号で復調することにより、第２チップに到来した第１ＨＦ発振器信号の第１伝搬遅延を導き出す工程を含む。
【０００７】
さらに、レーダチップが記載されている。ある実施形態によれば、このレーダチップは以下を有し、すなわち、ＨＦ発振器信号を生成するための局部発振器（ＬＯ）と、ＭＭＩＣのピンで連結された少なくとも１つの第１ＴＸチャンネルとを有する。このＴＸチャンネルは、ＨＦ発振器信号を第１ＴＸチャンネルのピンを介して出力するためにも構成可能であり、また、さらなるＨＦ発振器信号を第１ＴＸチャンネルのピンを介して受信するためにも構成可能である。
【０００８】
さらに、レーダシステムが記載されている。ある実施形態によれば、このレーダシステムは、第１チップおよび少なくとも１つの第２チップを具備し、第１チップはＨＦ発振器を有し、このＨＦ発振器はＨＦ発振器信号を生成するために、かつこのＨＦ発振器信号を第１ＨＦ出力接点に出力するために形成されている。このシステムは、さらに、担体上に配置されたＨＦスプリッタを具備し、このＨＦスプリッタは、１つの入力、ならびに、第１出力および少なくとも１つの第２出力を備えている。第１伝送線は、第１チップのＨＦ出力接点を、ＨＦスプリッタの入力と連結する。第２伝送線は、ＨＦスプリッタの第１出力を、第１チップのＨＦ入力と連結し、かつ、第３伝送線は、ＨＦスプリッタの第２出力を、第２チップのＨＦ入力と連結する。この際、作動中にＨＦ発振器信号の伝送時に、同じ伝搬遅延を引き起こすように、第２および第３の伝送線が構成されている。
【０００９】
さらなる実施形態によれば、レーダシステムは、第１ＨＦ接点を備えた第１チップと、第２ＨＦ接点を備えた第２チップと、第１チップ中に集積された第１ＨＦ発振器とを具備し、第１ＨＦ発振器は出力を備え、この出力は、少なくとも１つの送信（ＴＸ）チャンネルを介して第１ＨＦ接点と結合されている。このシステムは、さらに、第２チップ中に集積された第２ＨＦ発振器と、第１チップにおける第１ＨＦ接点を第２チップにおける第２ＨＦ接点に連結する伝送線と、第２チップ中に配置された少なくとも１つの第１復調器とを具備し、この第１復調器は、第２ＨＦ接点と結合されたＨＦ入力を備え、かつ、第２ＨＦ発振器の出力と結合された基準入力を備えている。第１ＨＦ接点、伝送線および第２ＨＦ接点を介して第１復調器のＨＦ入力に伝送される第１ＨＦ発振器信号を生成するために、第１ＨＦ発振器は形成されている。制御ユニットは、第２チップに到来した第１ＨＦ発振器信号の第１伝搬遅延を、第１復調器から得られた情報に基づいて導き出すために形成されている。
【００１０】
さらに、ある実施形態によれば以下を含む方法が記載されている。すなわち、第１ＨＦ発振器信号をレーダチップのＨＦチップ接点を介して受信する工程と、第２ＨＦ発振器信号をレーダチップ中のＨＦ発振器を用いて生成する工程（この際、第１ＨＦ発振器信号と第２ＨＦ発振器信号とは同じ周波数を有し、かつ、互いに対して設定可能な位相シフトを有する）と、第１ＨＦ発振器信号と第２ＨＦ発振器信号とを重畳することにより、和信号を生成する工程と、和信号の電力を表す複数の計測値を、複数の位相シフトについて生成する工程（この際、計測値のそれぞれに対して位相シフトが割り当てられている）とを含む。最後に、第１ＨＦ発振器信号の電力を表す値を、複数の計測値に基づいて導き出す。
【００１１】
さらなる実施形態は、ＨＦ回路に関し、このＨＦ回路は、外部の第１ＨＦ発振器信号を受信するレーダチップのＨＦチップ接点と、レーダチップ中に配置された局部発振器とを有し、この局部発振器は第２ＨＦ発振器信号を生成するために形成されていて、第１ＨＦ発振器信号と第２ＨＦ発振器信号とは同じ周波数を有する。このＨＦ回路は、さらに、第１発振器信号と第２発振器信号との間の位相シフトを設定するために形成された位相シフタと、レーダチップ中に配置されたＨＦ電力検出器とを有する。この電力検出器は、カプラを用いて、ＨＦチップ接点と局部発振器の出力とに結合された入力を備えていて、その結果第１ＨＦ発振器信号と第２ＨＦ発振器信号とが、ＨＦ電力検出器の入力において重畳し、その結果電力検出器が重畳された信号の電力を計測する。
【００１２】
以下に、実施形態を図面に基づきより詳細に説明する。図示は必ずしも等尺度ではなく、実施形態は図示された態様のみに限定されない。むしろ、実施形態の基本となる原理を図示するという点に意味がある。
【図面の簡単な説明】
【００１３】
【図１】距離および／または速度計測のためのＦＭＣＷレーダシステムの機能原理を図解する図である。
【図２】ＦＭＣＷシステムにより生成されたＨＦ信号の周波数変調を図解する２つのタイムチャートである。
【図３】ＦＭＣＷレーダシステムの基本的な構造を図解するブロック図である。
【図４】図３のＦＭＣＷレーダシステムのアナログのＨＦフロントエンドの一例を図解するブロック図である。
【図５】カスケード接続された複数のＭＭＩＣを備えたＭＩＭＯレーダシステムの一例を図解する図である。
【図６】マスタＭＭＩＣが少なくとも１つのスレーブＭＭＩＣと結合されているレーダシステムの一例を図解する図であって、マスタＭＭＩＣから生成された局部発振器信号が、スレーブＭＭＩＣにも供給され、かつマスタＭＭＩＣにも帰還される図である。
【図７】マスタＭＭＩＣ中に配置された複数の送信チャンネルを備えていて、任意選択的に発振器信号が帰還されるレーダシステムの一例となる実装形態を図解した図である。
【図８】レーダシステムのさらなる一例となる実装形態を図解する図であり、この例は、マスタＭＭＩＣまたはスレーブＭＭＩＣ中に配置された複数の送信チャンネルを備え、この送信チャンネルには任意選択的に局部発振器信号が供給され、ＴＸチャンネルが局部発振器信号の入力として構成可能である図である。
【図９Ａ】結合された２つのＭＭＩＣを備えたレーダシステムを図解し、それぞれ少なくとも１つの送信チャンネルが、局部発振器信号の位相および（任意選択的に）周波数を検出する回路を有する図であって、図９ＡはマスタＭＭＩＣからスレーブＭＭＩＣへの信号の流れを図示する図であり、図９Ｂは逆の信号の流れを図示する図であり、図９Ｃは図９Ｂの単純化されたバージョンを図解する図である。
【図９Ｂ】結合された２つのＭＭＩＣを備えたレーダシステムを図解し、それぞれ少なくとも１つの送信チャンネルが、局部発振器信号の位相および（任意選択的に）周波数を検出する回路を有する図であって、図９ＡはマスタＭＭＩＣからスレーブＭＭＩＣへの信号の流れを図示する図であり、図９Ｂは逆の信号の流れを図示する図であり、図９Ｃは図９Ｂの単純化されたバージョンを図解する図である。
【図９Ｃ】結合された２つのＭＭＩＣを備えたレーダシステムを図解し、それぞれ少なくとも１つの送信チャンネルが、局部発振器信号の位相および（任意選択的に）周波数を検出する回路を有する図であって、図９ＡはマスタＭＭＩＣからスレーブＭＭＩＣへの信号の流れを図示する図であり、図９Ｂは逆の信号の流れを図示する図であり、図９Ｃは図９Ｂの単純化されたバージョンを図解する図である。
【図１０】マスタＭＭＩＣからスレーブＭＭＩＣへのＬＯ信号の伝搬遅延を計測する一例を図解した図である。
【図１１】図１０に対応し、スレーブＭＭＩＣからマスタＭＭＩＣへのＬＯ信号の伝搬遅延の計測を図解した図である。
【図１２】マスタＭＭＩＣからスレーブＭＭＩＣへの（および逆の）ＬＯ信号の伝搬遅延の計測のさらなる例を図解した図である。
【図１３】さらなるＭＭＩＣの例であって、図９のＭＭＩＣと実質的に等しく構築されているが、ＴＸチャンネル中に追加的に位相変調器を備えている例を図解する図である。
【図１４】第１（例えば、マスタ）ＭＭＩＣから第２（例えば、スレーブ）ＭＭＩＣへの伝送時に、ＬＯ信号の伝搬遅延または位相シフトを検出する方法の一例を図解する図である。
【図１５】結合された２つのＭＭＩＣを備えたレーダシステムの一部分を図解する図であり、スレーブＭＭＩＣ中で受信された信号の電力計測のために用いられる部品のみを示した図である。
【図１６】電力計測の際に得られる計測値を図解した図である。
【図１７】１つのレーダチップ（例えば、スレーブ）中で受信されたＬＯ信号の電力を計測する方法の一例を図解するフローチャートである。
【発明を実施するための形態】
【００１４】
以下の実施形態は、レーダ受信機の文脈で説明を行う。しかし、ここで説明する様々な実施形態は、レーダ応用に限定されることはなく、別の分野、例えばＨＦ通信装置のＨＦ送受信機中でも採用可能である。様々な応用分野でのＨＦ回路が、ＨＦ信号生成用の電圧制御発振器（ＶＣＯ）を有することが可能である。あるいは、ＶＣＯの代わりに、デジタル制御発振器（ＤＣＯ）を用いることも可能である。ここで説明した概念は、ＤＣＯをＶＣＯに代えて用いる応用にも容易に移行可能である。
【００１５】
図１は、ＦＭＣＷレーダシステムを、物体からの距離および速度計測のためのセンサとして応用する場合を図解するが、この物体は、通常レーダ目標と称される。この例では、レーダ装置１０は、別々の送信（ＴＸ）アンテナ５および受信（ＲＸ）アンテナ６（バイスタティックまたは疑似モノスタティックレーダ構成）を有する。しかし、同時に送信アンテナとしても受信アンテナとしても機能する単一のアンテナ（モノスタティックレーダ構成）を用いることもできる点に注意されたい。送信アンテナ５は、連続的なＨＦ信号ｓＲＦ（ｔ）を放射し、この信号は、例えばのこぎり波信号（周期的な線形のランプ信号）を用いて周波数変調されている。放射された信号ｓＲＦ（ｔ）は、レーダ目標Ｔで後方散乱し、後方散乱された（反射された）信号ｙＲＦ（ｔ）は、受信アンテナ６により受信される。
【００１６】
図２は、信号ｓＲＦ（ｔ）の上述の周波数変調の一例を図解する。図２中に図示したように、信号ｓＲＦ（ｔ）は、多くの「チャープ」が合わされ、すなわち、信号ｓＲＦ（ｔ）は、上昇する（アップチャープ）または下降する（ダウンチャープ）周波数を有する正弦波信号形状（波形）シーケンスを含む（図２中の上方の図参照）。この例では、チャープの瞬間周波数ｆ（ｔ）は、チャープ期間Ｔランプ内で、開始周波数ｆ開始で始まって、終了周波数ｆ終了まで、線形で上昇する（図２中の下方の図参照）。この種のチャープは、線形の周波数ランプとも称される。図２中では、３つの同一の線形の周波数ランプが図示されている。しかし、パラメータｆ開始、ｆ終了、Ｔランプおよび個々の周波数ランプ間の休止期間は可変である点に注意されたい。周波数変動は、必ずしも線形である必要はない。実装形態に応じて、指数（指数チャープ）を有する送信信号または双曲線（双曲線チャープ）周波数変動を用いることもできる。
【００１７】
図３は、レーダ装置１（レーダセンサ）の可能な構造の一例を例示したブロック図である。類似の構造は、例えばワイヤレス通信システムなどの別の応用中で用いられるＨＦ送受信機中にも見られる。この図によれば、少なくとも１つの送信アンテナ５（ＴＸアンテナ）と、少なくとも１つの受信アンテナ６（ＲＸアンテナ）とが、ＨＦフロントエンド１０に連結されていて、このＨＦフロントエンドは、ＨＦ信号処理に必要となる全ての回路部品を含有しうる。この回路部品は、例えば局部発振器（ＬＯ）と、ＨＦ電力増幅器と、低雑音増幅器（ＬＮＡ）、方向性結合器（例えば、ラットレースカプラ、サーキュレータなど）と、ＨＦ信号をベースバンドまたは中間周波数帯（ＺＦ帯）にダウンミックスするための混合器とを含む。ＨＦフロントエンド１０は、場合によってはさらなる回路部品と共に、モノリシックマイクロ波集積回路（ＭＭＩＣ）中に集積されうる。図示したこの例は、別々のＲＸアンテナとＴＸアンテナとを備えたバイスタティック（または疑似モノスタティック）レーダシステムを示している。モノスタティックレーダシステムの場合は、単一のアンテナ（またはアレイアンテナ）が、電磁（レーダ）信号を放射するためにも受信するためにも用いられるであろう。この場合、方向性結合器（例えば、サーキュレータ）が、レーダチャンネル中に放射されるべきＨＦ信号を、レーダチャンネルから受信されるＨＦ信号（レーダエコー）から分離するために用いられうる。
【００１８】
周波数変調連続波レーダシステム（ＦＭＣＷレーダシステム）の場合は、ＴＸアンテナ５を介して放射されたＨＦ信号は、例えば、約２０ＧＨｚ〜８１ＧＨｚの範囲にある（例えば、かなりの応用では７７ＧＨｚである）。上述のように、ＲＸアンテナ６で受信されたＨＦ信号は、レーダエコー、すなわちいわゆるレーダ目標で後方散乱された信号成分を含む。受信されたＨＦ信号ｙＲＦ（ｔ）は、例えば、ベースバンドにダウンミックスされ、ベースバンドでアナログ信号処理を用いてさらに処理される（図３、アナログベースバンド信号処理チェーン２０参照）。ここで述べたアナログの信号処理は、実質的にベースバンド信号のフィルタリングと、場合によっては増幅とを含む。ベースバンド信号は、最終的にデジタル化され（図３、アナログデジタル変換器３０参照）、デジタル領域中でさらに処理される。デジタル信号処理チェーンは、少なくとも部分的にソフトウェアとして実現可能であり、これは、プロセッサ（図３、ＤＳＰ４０参照）上で実施される。全システムは、通常、システムコントローラ５０を用いて制御されるが、これも同様に少なくとも部分的には、プロセッサ例えばマイクロコントローラ上で実施可能であるソフトウェアとして実装可能である。ＨＦフロントエンド１０と、アナログベースバンド信号処理チェーン２０とは、（任意選択的にアナログデジタル変換器３０も）共に単一のＭＭＩＣ（すなわち、ＨＦ半導体チップ）中に集積可能である。あるいは、個々の部品は、複数の集積回路上に分布していることも可能である。
【００１９】
図４は、ＨＦフロントエンド１０の実装の一例を、その下流に接続されているベースバンド信号処理チェーン２０と共に図解するが、これは、図３のレーダセンサの一部分でありうる。図４は、ＨＦフロントエンドの基本的な構造を示す単純化した回路図である点に注意されたい。実際の実装は、具体的な応用に非常に依存することができ、当然、より複雑でありうる。ＨＦフロントエンド１０は、ＨＦ信号ｓＬＯ（ｔ）を生成する局部発振器１０１（ＬＯ）を具備する。信号ｓＬＯ（ｔ）は、上で図２を参照して説明したように、周波数変調が可能であり、ＬＯ信号とも称される。レーダ応用では、ＬＯ信号は、通常ＳＨＦ（超高周波、センチメートル波）またはＥＨＦ（極超高周波、ミリメートル波）帯にあり、例えば、自動車応用においては、７６ＧＨｚ〜８１ＧＨｚの区間にある。
【００２０】
ＬＯ信号ｓＬＯ（ｔ）は、送信信号経路中でも受信信号経路中でも処理される。ＴＸアンテナ５から放射される送信信号ｓＲＦ（ｔ）（図２参照）は、ＬＯ信号ｓＬＯ（ｔ）を、例えばＨＦ電力増幅器１０２を用いて増幅することにより生成される。増幅器１０２の出力は、（バイスタティックまたは疑似モノスタティックレーダ構成の場合）ＴＸアンテナ５に結合可能である。受信信号ｙＲＦ（ｔ）は、ＲＸアンテナ６から提供され、混合器１０４のＨＦポートに供給される。この例では、ＨＦ受信信号ｙＲＦ（ｔ）（アンテナ信号）は、増幅器１０３（増幅ｇ）を用いて事前に増幅され、混合器１０４には、増幅されたＨＦ受信信号ｇ・ｙＲＦ（ｔ）が供給される。この増幅器１０３は、例えばＬＮＡでありうる。混合器１０４の基準ポートには、ＬＯ信号ｓＬＯ（ｔ）が供給され、その結果混合器１０４は、（事前に増幅された）ＨＦ受信信号ｙＲＦ（ｔ）をベースバンドにダウンミックスする。ダウンミックスされたベースバンド信号（混合器出力信号）は、ｙＢＢ（ｔ）と称される。このベースバンド信号ｙＢＢ（ｔ）は、まずアナログでさらに処理され、アナログのベースバンド信号処理チェーン２０は、望ましくないサイドバンドおよびミラー周波数を抑えるために、実質的に増幅（増幅器２２）と、フィルタリング（例えば、帯域通過フィルタ２１）とを有する。結果として生じるアナログの出力信号は、アナログデジタル変換器に供給されることができ、ｙ（ｔ）と称される。出力信号（デジタルレーダ信号）のデジタルでのさらなる処理方法は、それ自体公知であり（例えばレンジ・ドップラー分析）、したがって、ここでさらに説明はしない。
【００２１】
この例では、混合器１０４は事前に増幅されたＨＦ受信信号ｇ・ｙＲＦ（ｔ）（すなわち、増幅されたアンテナ信号）をベースバンドにダウンミックスする。この混合は、一段で行われることも可能である（すなわち、ＨＦ帯から直接ベースバンドにする）が、または１つもしくは複数の中間段を介する（すなわちＨＦ帯から中間周波数帯にして、さらにベースバンドにする）ことも可能である。図４中で示した例の観点からは、レーダ計測の品質は、ＬＯ信号ｓＬＯ（ｔ）の品質または精確さおよび位相位置に強く依存することは明らかである。とりわけ混合器１０４に（基準信号として）供給されるＬＯ信号ｓＬＯ（ｔ）の位相も、精確な計測にとって重要である。複数の受信チャンネル（ＲＸチャンネル）を備えた複数チャンネルレーダシステムでは、発振器信号の位相位置は、ＲＸチャンネルに基準信号として供給されていて、受信レーダ信号の入射角度（到来方向、ＤｏＡ）の計測に有意な影響を与える。
【００２２】
図５は、結合された（カスケード接続された）複数のＭＭＩＣを備えたＭＩＭＯレーダシステムの一例を図示したブロック図である。図示した例では、３つのＭＭＩＣが１つの担体、例えば回路基板（プリント回路基板、ＰＣＢ）上に配置されている。各ＭＭＩＣは、（全てのチャンネルが図５中には記入されていない場合であっても）複数の送信チャンネルＴＸ０１、ＴＸ０２、ＴＸ０３などと、複数の受信チャンネルＲＸ０１、ＲＸ０２、ＲＸ０３などとを有しうる。レーダシステムの作動には、ＭＭＩＣにより用いられるＬＯ信号の位相がそろっていることが重要である。したがって、ＬＯ信号は、１つのＭＭＩＣ、すなわちマスタＭＭＩＣ１１中のみで生成され、かつスレーブＭＭＩＣ１２および１３に転送される。
【００２３】
この図示した例では、各ＭＭＩＣは、ＴＸチャンネルＴＸ０１、ＴＸ０２、ＴＸ０３などに割り当てられた出力ピンＰＴＸ０１、ＰＴＸ０２、ＰＴＸ０３などを有する。入力ピンＰＲＸ０１、ＰＲＸ０２、ＰＲＸ０３などは、ＲＸチャンネルＲＸ０１、ＲＸ０２、ＲＸ０３などに割り当てられている（ＰＲＸ０２とＰＲＸ０３とは図５中では不図示である）。出力ピンＰＴＸ０１、ＰＴＸ０２、ＰＴＸ０３などと、入力ピンＰＲＸ０１、ＰＲＸ０２、ＰＲＸ０３などとは、それぞれ送信または受信アンテナに結合可能である。１つのＭＭＩＣのみを用いる場合には、そのＭＭＩＣの全てのＲＸおよびＴＸチャンネルは、アンテナと結合されうる。図５中で図示した場合のように、複数のＭＭＩＣが結合される場合には、１つのＭＭＩＣがマスタとして、残りのＭＭＩＣがスレーブとして作動する。マスタＭＭＩＣ１１は、全てのスレーブＭＭＩＣ１２、１３のためにＬＯ信号を生成する。図示したこの例では、マスタＭＭＩＣ１１中で生成されたＬＯ信号ｓＬＯ（ｔ）は、出力ピン、例えばピンＰＴＸ０３に出力され、配線を介してスレーブＭＭＩＣ１２に供給される。このスレーブＭＭＩＣ１２は、このＬＯ信号を、配線（例えば、回路基板上に配置されたストリップライン）を介して入力ピンで受信する。ＬＯ信号ｓＬＯ（ｔ）のために別個の入力ピンを設けることを回避するために、この例では、ＴＸチャンネルＴＸ０１の出力ピンＰＴＸ０１が、入力ピンとして構成されている（したがって、ＰＴＸ０１’と称される）。どのようにして、ＴＸチャンネルの出力ピンが入力ピンとして構成されうるかは、後で詳細に説明する。あるいは、追加的に外部で生成されたＬＯ信号を受信する入力ピンが設けられていてもよいが、これは、応用によっては望ましくない。
【００２４】
スレーブＭＭＩＣも「その」ＬＯ信号をさらなるスレーブに渡すことができるが、これにより、マスタＭＭＩＣと複数のスレーブＭＭＩＣとのカスケード接続が可能になる。図５中で図示された例では、マスタＭＭＩＣ１１がＬＯ信号を生成し、出力ピンＰＴＸ０３を介してスレーブＭＭＩＣ１２に（そのピンＰＴＸ０１’を介して）渡す。同様に、スレーブＭＭＩＣ１２は、（マスタＭＭＩＣ１１から受信した）ＬＯ信号を、さらなるスレーブＭＭＩＣ１３に渡し、これにより複数のＭＭＩＣが直列接続され（カスケード接続され）うる。クロックパルス信号ｓＣＬＫ（ｔ）も同様に１つのＭＭＩＣから別のＭＭＩＣへと渡されるが、このために別個のクロックパルスピンが設けられている（図９Ｃおよび図１５も参照）。この（システム）クロックパルス信号ｓＣＬＫのクロックパルス周波数は数ＭＨｚであるが、ＬＯ信号のＬＯ周波数ｆＬＯは、数ＧＨｚである（例えば、７６〜８１ＧＨｚ）。クロックパルス信号ｓＣＬＫを生成する（不図示の）クロックパルス発振器は、例えばマスタＭＭＩＣ１１中に集積可能であり（例えば、図９Ｃおよび図１５参照）、または別のチップ中に配置可能である。この場合、このクロック発振器は、例えば水晶発振子を含みうる。クロックパルス信号ｓＣＬＫまたはこれに由来するクロックパルス信号は、例えば、ＭＭＩＣ１１、２１、１３中に配置された局部発振器のための基準クロックパルスになりうる（図４、局部発振器１０１参照）。
【００２５】
ＬＯ信号ｓＬＯ（ｔ）を１つのＭＭＩＣから次のＭＭＩＣへ伝送するにあたっては、遅延時間が関連するが、この遅延時間はなかんずくＭＭＩＣ間の配線の長さに依存する。図５に図示した例では、ＭＭＩＣ１１とＭＭＩＣ１２との間のＬＯ信号ｓＬＯ（ｔ）の伝搬遅延はτ１と称され、ＭＭＩＣ１２とＭＭＩＣ１３との間のＬＯ信号ｓＬＯ（ｔ）の伝搬遅延はτ２と称される。伝搬遅延τ１およびτ２は、それぞれ配線長さｌ１またはｌ２と、位相シフトφ１またはφ２とに対応していて、一般的に位相シフトφは遅延時間τに比例している（φ＝２π・ｆＬＯ・τ）。
【００２６】
上述のように、スレーブＭＭＩＣに供給されるＬＯ信号ｓＬＯ（ｔ）の位相位置は、正確なレーダ計測を実施するのに重要である。例えば、ＲＸチャンネル中の混合器（図４、混合器１０４参照）は、基準入力において、規定の位相を有するＬＯ信号ｓＬＯ（ｔ）を受信することが望ましい。実施形態によっては（例えば、複数のＴＸチャンネルが１つのチップ中で用いられる場合）、ＴＸチャンネルに供給される送信信号を同時に同期化することも望ましい。
【００２７】
図６は、回路基板上に配置された複数のＭＭＩＣを備えたレーダシステムの一例を図解し、（理論的には）全てのＭＭＩＣ中の全てのＲＸチャンネル（すなわち、ＲＸチャンネル中の混合器）が、ＬＯ信号を同じ位相位置で「見る」ように、複数のＭＭＩＣが結合されている。図６の例によれば、マスタＭＭＩＣ１１は、ＬＯ信号ｓＬＯ（ｔ）を、（図５の例と同様に）出力ピンＰＴＸ０３で利用可能にするが、この出力ピンは、この例では出力チャンネルＴＸ０３に割り当てられている。したがって、出力チャンネルＴＸ０３は、レーダ信号を放射するためにアンテナと連結されているのではなく、ＬＯ信号ｓＬＯ（ｔ）をスレーブＭＭＩＣに伝送するために用いられる。ＬＯ信号を伝送するために出力チャンネルを使用することにより、利用可能なチャンネルの数は減少するが、これにより、設計変更が必須ではないとの利点がある。この理由は、ＴＸチャンネルがＨＦ周波数で設計されているので、したがって専用のＨＦ信号出力ピンを作る必要はないからである。さらに、ＬＯ信号の伝送のためにＴＸチャンネルを使用することにより、レーダシステムの拡張性を達成することができる。しかし、ＭＭＩＣがカスケード接続された配置に置かれていない（例えば、スタンドアローン配置されている）限り、ＴＸチャンネルは完全なＴＸチャンネルとして、レーダ信号をアンテナに伝送するために用いられうる。マスタＭＭＩＣ１１の出力ピンＰＴＸ０３は、ＨＦスプリッタ１５０の入力に連結されていて、このスプリッタはＭＭＩＣと同様、回路基板上に配置可能である。ピンＰＴＸ０３とＨＦスプリッタとの間の配線により、伝搬遅延τ３，１が引き起こされる。
【００２８】
このＨＦスプリッタは、ＬＯ信号ｓＬＯ（ｔ）を分割し、スプリッタ出力において、各ＭＭＩＣ用にＬＯ信号を利用可能にする。この際スプリッタ出力のうちの１つは、マスタＭＭＩＣ１１のフィードバック入力に結合されていて、このフィードバック入力はＴＸ０１’（あるいは、ＦＢ）と称されていて、かつ、これを介してＬＯ信号ｓＬＯ（ｔ）がマスタＭＭＩＣ１１に帰還される。さらなるスプリッタ出力は、スレーブＭＭＩＣの対応する入力ピンと連結されているが、図６中では、スレーブＭＭＩＣ１２のみが図示されている。ＨＦスプリッタ１５０からマスタＭＭＩＣ１１への伝搬遅延は、τ３，２と称されていて、ＨＦスプリッタ１５０からスレーブＭＭＩＣ１２への伝搬遅延は、τ３，３と称されている。スプリッタ１５０の出力からＭＭＩＣ（すなわち、マスタＭＭＩＣ１１、スレーブＭＭＩＣ１２など）への配線が、等しい伝搬遅延を引き起こす（τ３，２＝τ３，３）場合、ＬＯ信号は、（理論的には）同じ位相で全てのＭＭＩＣ中のＲＸチャンネルに到来する。
【００２９】
図７は、あるＭＭＩＣ（例えば、マスタＭＭＩＣ１１）のＴＸチャンネルの実装の一例を示すが、この実装では、図６で図示するように、さらなるＭＭＩＣとの結合が可能である。これによれば、ＭＭＩＣ１１は局部発振器１０１（ＬＯ）を含み、この局部発振器がＬＯ信号ｓＬＯ（ｔ）を生成する。このＬＯ信号は、一方では第１ＨＦスイッチ／スプリッタ１１０の入力へ、他方では第２ＨＦスイッチ／スプリッタ１１１の入力へ供給されている。これらのＨＦスイッチ／スプリッタは、実質的に、選択可能な入力を備えたスプリッタ素子であり、これらの入力は図中でそれぞれａおよびｂと称される。（電子）スイッチの位置に応じて、入力ａまたは入力ｂにある信号が出力に転送される。電子スイッチ用の制御信号は、単純化するために図示していない。この例では、入力ｂが選択されると、ＬＯ信号ｓＬＯ（ｔ）がＴＸチャンネルＴＸ０１、ＴＸ０２、ＴＸ０３などに転送されるように、ＨＦスイッチ／スプリッタ１１１が切り替えられる。個々のＴＸチャンネルは、例えば図４に図示したように実装されうる。
【００３０】
図７中では、（図６の例と似ていて）ＴＸチャンネルＴＸ０３の出力がアンテナと連結されていず、外部のスプリッタ１５０と連結されているが、このスプリッタは、ＭＭＩＣ１１と同じ担体上に配置可能である。スプリッタ１５０の出力で提供されるＬＯ信号ｓＬＯ（ｔ）は、様々なスレーブＭＭＩＣに供給され、スプリッタ１５０の出力は、マスタＭＭＩＣのフィードバックピンＰＦＢに帰還されている。フィードバックピンＰＦＢと結合されたＭＭＩＣ１１中のフィードバックチャンネルＦＢは、帰還されたＬＯ信号ｓＬＯ（ｔ）を第１ＨＦスイッチ／スプリッタ１１０の第２入力（入力ａ）に向けるために形成されている。フィードバックチャンネルＦＢは、例えば緩衝増幅器（ＬＯ緩衝器）を有しうるが、これは図中では明瞭化するために図示していない。第１ＨＦスイッチ／スプリッタ１１０の１つの出力は、第２ＨＦスイッチ／スプリッタ１１１の入力（入力ａ）に連結可能で、逆に、第１ＨＦスイッチ／スプリッタ１１０のこれ以外の出力は、ＬＯ信号をＲＸチャンネル用に提供する。図７中で図示した伝搬遅延τ３，１およびτ３，２は、図６中で図示した場合に相当する。
【００３１】
図７は、上述したようにマスタＭＭＩＣ１１を示す。スレーブＭＭＩＣ１２（図６参照）は、同一に構築可能であるが、スレーブＭＭＩＣ１２中では第２ＨＦスイッチ／スプリッタ１１１中で他方の入力（入力ａ）が選択されている。この場合、スレーブＭＭＩＣ１２の内部のＬＯ１０１は用いられず、フィードバックチャンネルＦＢを介して帰還されたＬＯ信号ｓＬＯ（ｔ）が、（ＨＦスイッチ／スプリッタ１１０を介して）ＲＸチャンネルへ供給され、また（ＨＦスイッチ／スプリッタ１１１を介して）スレーブＭＭＩＣ１２のＴＸチャンネルにも供給される。ＭＭＩＣ１１が「スタンドアローン」モードの場合（スレーブＭＭＩＣが接続されていない場合）、第１ＨＦスイッチ／スプリッタ１１０中で入力ｂが選択され、第２ＨＦスイッチ／スプリッタ１１１中でも同様に入力ｂが選択され、フィードバックチャンネルＦＢは、非能動である。したがって同じタイプのチップを、カスケード接続されたレーダシステム中で用いることができ、この場合ＨＦスイッチ／スプリッタ１１１が、ＬＯ信号を別のチップに伝送する。しかし、チップをスタンドアローンシステムで採用することも許されるが、この場合、全てのＴＸチャンネルが信号をアンテナに伝送するために用いられる。ＭＭＩＣ１１が「スタンドアローン」モードである場合、厳格に言うと、第２ＨＦスイッチ／スプリッタ１１１のスイッチ位置は重要ではないが、この理由は、どちらの位置でも、局部発振器１０１のＬＯ信号が転送されるからである。
【００３２】
図８は、図７に類似の例を示すが、しかし、この場合、少なくとも１つのＴＸチャンネル（例えば、ＴＸチャンネルＴＸ０１）をフィードバックチャンネルとして構成可能である。フィードバックチャンネルとして構成されたＴＸチャンネルＴＸ０１は、ＴＸ０１’と称され、外部からＬＯ信号を受信するが、このＬＯ信号は、ＴＸ０３チャンネルを介してＨＦスプリッタ１５０に送信された信号であり、このＨＦスプリッタから出力された信号は、再びＴＸ０１チャンネルに戻される。ＴＸチャンネルをこのように構成できることにより、ＭＭＩＣ１１の柔軟な使用が可能になり、追加的なフィードバックピンＰＦＢが不要になる。別個のフィードバックチャンネル（フィードバックピンＰＦＢ）がない点を除けば、図８中のＭＭＩＣ１１、１２は、図７のＭＭＩＣ１１に非常に類似している。実施形態によっては、ＬＯ信号のフィードバックが設けられている限り、局部発振器１０１で生成されたＬＯ信号は、ＴＸチャンネルに直接導かれることはなく、まず外側のスプリッタ１５０に導かれ、その後再びチップ中に帰還され、その結果、最後に（局部発振器１０１に直接存在するＬＯ信号と比較すると）遅延したＬＯ信号がアンテナに出力されるＴＸ信号を生成するために用いられる。
【００３３】
図８の例によれば、ＭＭＩＣ１１は、ＬＯ信号ｓＬＯ（ｔ）を生成する局部発振器１０１（ＬＯ）を含む。このＬＯ信号は、一方では第１ＨＦスイッチ／スプリッタ１１０の入力に、他方では第２ＨＦスイッチ／スプリッタ１１１の入力に供給される。図７の例と同様、このＨＦスイッチ／スプリッタは、実質的に選択可能な複数の入力を備えたスプリッタ素子で、これらの入力はそれぞれａおよびｂと称されている。（電子）スイッチの位置に応じて、入力ａまたは入力ｂに存在する信号が、出力に転送される。電子スイッチ用の制御信号は、単純化するために図示しない。この例では、入力ｂが選択され、ＬＯ信号ｓＬＯ（ｔ）がＬＯ１０１からＴＸチャンネルＴＸ０１、ＴＸ０２、ＴＸ０３などに転送されるように、マスタＭＭＩＣ１１中の第２ＨＦスイッチ／スプリッタ１１１が切り替えられている。スレーブＭＭＩＣ１２では逆に、入力ａが選択され、外部からチャンネルＴＸ０１’を介して供給されたＬＯ信号がＴＸチャンネルに転送されるように、第２ＨＦスイッチ／スプリッタ１１１が切り替えられている。前の図７の例中と同様に、（双方のＭＭＩＣ１１、１２中の）第１ＨＦスイッチ／スプリッタ１１０は、外部からチャンネルＴＸ０１’を介して供給されたＬＯ信号がＲＸチャンネルに転送され、また、第２ＨＦスイッチ／スプリッタ１１１の入力に転送されるように、切り替えられている（スイッチ位置ａ）。第１ＨＦスイッチ／スプリッタ１１０のスイッチ位置ｂは、スタンドアローンモード用にのみ必要とされ、この際、ＭＭＩＣには外部のＬＯ信号は供給されない。
【００３４】
以下では、ＴＸチャンネルが、フィードバックチャンネルとして外部のＬＯ信号を供給するためにいかに構成されうるかを説明する。この説明は、マスタＭＭＩＣ１１にもスレーブＭＭＩＣ１２にも関連する。この構成によれば、構成可能なＴＸチャンネルは、（この例では、ＴＸチャンネルＴＸ０１’）は、出力経路と、入力経路とを有する。出力経路にはＨＦ電力増幅器１０２が配置されている（図４中の例と類似）。入力経路には緩衝増幅器１０５（ＬＯ緩衝器）が配置されている。ＨＦ電力増幅器１０２の出力と、緩衝増幅器１０５の入力とは、ピンＰＴＸ０１で連結されている。常に信号経路のいずれか１つのみ（入力経路または出力経路）が能動的である。このために、ＨＦ電力増幅器１０２と緩衝増幅器１０５とは、交互に非能動化され、その結果、緩衝増幅器１０５が非能動的であるときのみＨＦ電力増幅器１０２は能動的であり、逆も当てはまる。ＨＦ電力増幅器１０２と緩衝増幅器１０５とを能動化および非能動化させる制御信号は、単純化するために、ここでは図示していない。
【００３５】
あるＭＭＩＣに外部からピンＰＴＸ０１’を介してＬＯ信号ｓＬＯ（ｔ）が供給される限り、関連するチャンネル（図示した例ではＴＸ０１’）は入力として構成可能で、緩衝増幅器１０５は能動である一方、ＨＦ電力増幅器１０２が非能動である。ＰＴＸ０１’に供給されるＬＯ信号ｓＬＯ（ｔ）は、緩衝増幅器１０５を介してスプリッタの入力に導かれ、この場合ＨＦスイッチ／スプリッタ１１０の入力ａに導かれ、この入力ａが、受信したＬＯ信号をＲＸチャンネルに転送する。ＴＸチャンネルが入力として構成されていない限り、緩衝増幅器１０５は非能動で、関連するＴＸチャンネルのＨＦ電力増幅器１０２のみが能動であり、ＴＸチャンネルは、通常の仕方で動作をし（図４参照）、例えばアンテナと連結可能である。したがって、ＴＸチャンネルＴＸ０１は、信号を外部へ（アンテナへ、またはＬＯ信号として別のチップへ）出力するＴＸチャンネルとして用いられうるか、または、（入力として構成される限り）外部からＬＯ信号を受信するように構成可能である。したがって、ＴＸチャンネルＴＸ０１は、双方向性を有するように構成可能である。
【００３６】
図８からわかるように、マスタＭＭＩＣ１１とスレーブＭＭＩＣ１２とは実質的に同一の構造を有する。第２ＨＦスイッチ／スプリッタ１１１のスイッチ位置のみが、スレーブＭＭＩＣ１２ではマスタＭＭＩＣ１１の場合とは異なっている。マスタＭＭＩＣ１１中では、局部発振器１０１で生成されたＬＯ信号ｓＬＯ（ｔ）が直接ＴＸチャンネルに導かれるはずであるので、第２ＨＦスイッチ／スプリッタ１１１で入力ｂが選択されている。外部から供給され（スプリッタ１５０を介して帰還される）ＬＯ信号は、第１ＨＦスイッチ／スプリッタ１１０でもって、ＲＸチャンネルのみに分けられる。スレーブＭＭＩＣ１２では、外部から（スプリッタ１５０を介して）供給されたＬＯ信号は、ＴＸチャンネル用にもＲＸチャンネル用にも用いられうる。この理由からスレーブＭＭＩＣ１２中では、第２ＨＦスイッチ／スプリッタ１１１で入力ａが選択されている。
【００３７】
伝搬遅延τ３，２およびτ３，３が等しい限り、マスタＭＭＩＣ１１のＲＸチャンネルと、スレーブＭＭＩＣ１２のＲＸチャンネルとは、（理論的には）等しい位相のＬＯ信号ｓＬＯ（ｔ）を「見る」。この位相が等しいという点は、図７および図８で示すマスタＭＭＩＣとスレーブＭＭＩＣとが対称的に連結される（すなわち、τ３，２＝τ３，３＝…）場合に理論的には当てはまるが、実践では十分な精確性でこれを達成するのは困難である。この理由は、温度変化があるがゆえに、ＲＸチャンネルに到来するＬＯ信号の伝搬遅延τ３，２およびτ３，３、したがって位相も時間の経過に応じて変化しうるからである。上述のように、わからない位相変化が、レーダ計測の結果に悪影響を与えうる。この理由から図７および図８によるマスタＭＭＩＣとスレーブＭＭＩＣとの間の対称的な連結に加えてまたはこれに代えて、結合された２つのＭＭＩＣ間のＬＯ信号ｓＬＯ（ｔ）の伝搬遅延（または位相シフト）を計測し、その後計測された遅延をレーダ計測において考慮することが有意義でありえる。したがって、後述する伝搬時間の導出は、対称的に保たれた構造においても、非対称的な構造においても、すなわち、例えば、ＨＦスプリッタ１５０が用いられない構造においても実施されうる。
【００３８】
図９Ａおよび図９Ｂは、複数のＴＸチャンネルおよびＲＸチャンネルを備えたＭＭＩＣの例を図示するが、この際、ＴＸチャンネルは、第１ＭＭＩＣ（例えば、マスタＭＭＩＣ１１）と第２ＭＭＩＣ（例えば、スレーブＭＭＩＣ１２）との間の伝搬遅延τ３または位相シフトを測定するために形成されていて、この伝搬遅延の測定は双方向性で（第１ＭＭＩＣから第２ＭＭＩＣへ、および逆方向で）行われうるが、これは、複数のＭＭＩＣの温度が異なるがゆえに生じる、および、ＭＭＩＣ間でのクロックパルス信号ｓＣＬＫ（ｔ）の遅延があるゆえに生じる非対称性を取り除くため行われうる。図９Ａは、ＭＭＩＣ１１からＭＭＩＣ１２へ配線Ｌ３を介して信号が伝送される場合に関し、図９Ｂは逆の場合で、ＭＭＩＣ１２からＭＭＩＣ１１へと信号が伝送される場合に関する。図９中のＭＭＩＣ１１は、前の図８の例と実質的に等しい構造となっているが、図９中では、ＴＸチャンネルは、それぞれ２つの復調器１１５および１１６ならびにカプラ１１７を有する。
【００３９】
ＴＸチャンネル中、カプラ１１７が、ＨＦ電力増幅器１０２と、各ＴＸチャンネルの出力ピン（図９中ではピンＰＴＸ０１およびＰＴＸ０３）との間に接続されている。さらに、カプラは、復調器１１５および１１６に連結されていて、これにより復調器１１５には、そのＨＦ入力において、関連するＴＸチャンネルの出力信号の（電力）の一部分が（したがって、増幅器１０２の出力信号の一部分）が供給され、かつ復調器１１６にはそのＨＦ入力において、各ＴＸチャンネルの出力ピンに入射する信号の（電力）の一部分が供給されている。復調器１１５および１１６の基準入力には、スプリッタ１１０を介してＬＯ信号ｓＬＯ（ｔ）が供給されている。マスタＭＭＩＣとスレーブＭＭＩＣとは、実質的に同一に構築可能である。明瞭化するために、図９Ａおよび図９Ｂでは、マスタＭＭＩＣ１１についてはＴＸチャンネルＴＸ０３のみを、スレーブＭＭＩＣ１２についてはＴＸチャンネルＴＸ０１のみを詳細に図示する。図９の例では、ＴＸチャンネルを図８中のように入力として構成可能であるが、この点はこの例では任意選択的である。したがって、緩衝増幅器１０５を備えたフィードバック経路は破線で記入している。
【００４０】
この例では、マスタＭＭＩＣ１１のＨＦ増幅器１０２の出力信号はｓＲＦ，ＭＡ（ｔ）と称され、スレーブＭＭＩＣ１２のＨＦ増幅器１０２の出力信号はｓＲＦ，ＳＬ（ｔ）と称される。同様にマスタＭＭＩＣ１１のＬＯ信号はｓＬＯ，ＭＡ（ｔ）、スレーブＭＭＩＣ１２のＬＯ信号はｓＬＯ，ＳＬ（ｔ）と称される。信号ｓＲＦ，ＭＡ（ｔ）およびｓＲＦ，ＳＬ（ｔ）は、それぞれＬＯ信号ｓＬＯ，ＭＡ（ｔ）またはｓＬＯ，ＳＬ（ｔ）を増幅しかつ位相シフトしたバージョンである。スレーブＭＭＩＣ１２に到来したマスタＭＭＩＣ１１の信号はｓＲＦ，ＭＡ’（ｔ）と称される（図９Ａ参照）。同様に、マスタＭＭＩＣ１１に到来した、スレーブＭＭＩＣ１２の信号は、ｓＲＦ，ＳＬ’（ｔ）と称される（図９Ｂ参照）。ｓＲＦ，ＭＡ（ｔ）とｓＲＦ，ＭＡ’（ｔ）との間の位相シフトは、実質的に伝搬遅延τ３により決定される。同様に、ｓＲＦ，ＳＬ（ｔ）とｓＲＦ，ＳＬ’（ｔ）との間の位相シフトは、実質的に伝搬遅延τ３により決定される。伝搬遅延τ３に加えて、クロックパルス信号ｓＣＬＫの遅延（図５参照、ＭＭＩＣ１２中のクロックパルスｓＣＬＫは、ＭＭＩＣ１１中のクロックパルスｓＣＬＫに比較して少し遅延している）と、個々のＭＭＩＣ１１、１２などの中の温度差とは重要であるが、この理由は、個々のＭＭＩＣ内の温度変化も位相の変化につながりうるからである。
【００４１】
ＭＭＩＣ１１および１２中の復調器１１５および１１６の出力信号は、制御ユニット（例えば、マイクロコントローラ、図９Ａ中では不図示）に供給されている。制御ユニットには（場合によってはアナログデジタル変換器を介して）復調器の出力信号が供給されていて、この制御ユニットは、伝搬遅延τ３を導き出すのに必須の演算を実施するために形成されている。このために、制御ユニットはプロセッサを有し、上述の演算を実施するソフトウェア命令を用いてプログラミング可能である。制御ユニットは、ＭＭＩＣのうちの１つ（例えば、マスタＭＭＩＣ１１）中に配置されうるか、または別個の制御チップ（例えば、ＭＭＩＣ１１、１２と同じ回路基板上に配置されうるマイクロコントローラ）中に配置されうる。デジタルデータを交換するために、ＭＭＩＣ１１、１２と、制御ユニットとは、例えばシリアルデータ線で結合されうる。
【００４２】
図９中に図示された回路構成を用いて伝搬遅延τ３または関連する位相シフトを導き出すために、様々な可能性がある。この例によれば、マスタＭＭＩＣ１１中の局部発振器１０１を用いてチャープ信号がＬＯ信号ｓＬＯ，ＭＡ（ｔ）として生成される（周波数ランプ）。このチャープ信号は、マスタＭＭＩＣ１１中でスプリッタ１１０を介して、一方では復調器１１５の基準入力へと導かれ、スプリッタ１１０および１１１を介して、（なかんずく）ＴＸチャンネルＴＸ０３中のＨＦ増幅器１０２へと導かれる。増幅器１０２の出力信号ｓＲＦ，ＭＡ（ｔ）は、カプラ１１７を介して、一方では復調器１１５のＨＦ入力へ、他方ではマスタＭＭＩＣ１１のピンＰＴＸ０３へと導かれる。マスタＭＭＩＣ１１のピンＰＴＸ０３において出力された信号は、スレーブＭＭＩＣ１２のピンＰＴＸ０１で、遅延した信号ｓＲＦ，ＭＡ’（ｔ）として到着し、スレーブＭＭＩＣ１２中で、スプリッタ１１７を介して復調器１１６へと転送される。この信号の流れは、図９Ａ中で示した場合に相当する。図１０中では、ＬＯ信号（チャープ信号）ｓＬＯ，ＭＡ（ｔ）は実線で、信号ｓＲＦ，ＭＡ（ｔ）は鎖線で、信号ｓＲＦ，ＭＡ’（ｔ）は（太い）破線で記入されている（細い破線については、後に説明する）。
【００４３】
図１０中で図示したように、マスタＭＭＩＣ１１中の内部伝搬遅延（すなわち、ＬＯ１０１からスプリッタ１１７までの伝搬時間）はτｉであり、マスタＭＭＩＣ１１中のスプリッタ１１７からスレーブＭＭＩＣ１２中のスプリッタ１１７までの外部伝搬遅延はτ３である。全伝搬遅延は、したがってτｉ＋τ３である。マスタＭＭＩＣ１１中の復調器１１５を用いて、差周波数ΔｆＭ１が導き出され、スレーブＭＭＩＣ１２中の復調器１１６を用いて、差周波数ΔｆＳ１が導き出される（ビート周波数）。周波数ランプのランプ勾配Ｋ＝ｄｆ／ｄｔ（Ｈｚ／秒）を用いると、この差周波数ΔｆＭ１およびΔｆＳ１は、対応する遅延時間τｉおよびτｉ＋τ３に単純に換算可能である。この例では、伝搬遅延τ３は方程式
τ３＝（ΔｆＳ１−ΔｆＭ１）／Ｋ    （１）
から明らかになる。
【００４４】
図１１の図は、図９とは逆の場合を図解している。この例によれば、スレーブＭＭＩＣ１２中の局部発振器１０１を用いて、チャープ信号がＬＯ信号ｓＬＯ，ＳＬ（ｔ）として生成される（周波数ランプ）。このチャープ信号は、スレーブＭＭＩＣ１２中でスプリッタ１１０を介して、一方では復調器１１５の基準入力へと導かれ、また、スプリッタ１１０および１１１を介して、（なかんずく）ＴＸチャンネルＴＸ０１中のＨＦ増幅器１０２へと導かれる。増幅器１０２の出力信号ｓＲＦ，ＳＬ（ｔ）は、カプラ１１７を介して、一方では復調器１１５のＨＦ入力へ、他方ではスレーブＭＭＩＣ１２のピンＰＴＸ０１へと導かれる。スレーブＭＭＩＣ１２のピンＰＴＸ０１で出力された信号は、マスタＭＭＩＣ１１のピンＰＴＸ０３で、遅延した信号ｓＲＦ，ＳＬ’（ｔ）として到来し、マスタＭＭＩＣ１１中で、スプリッタ１１７を介して復調器１１６へと転送される。この信号の流れは、図９Ｂ中で示した場合に相当する。図１１中では、ＬＯ信号（チャープ信号）ｓＬＯ，ＳＬ（ｔ）を実線で、信号ｓＲＦ，ＳＬ（ｔ）を鎖線で、信号ｓＲＦ，ＳＬ’（ｔ）を（太い）破線で記入している。
【００４５】
図１１中で図示したように、スレーブＭＭＩＣ１２中の内部伝搬遅延（すなわち、ＬＯ１０１からスプリッタ１１７までの伝搬時間）はτｉであり、スレーブＭＭＩＣ１２中のスプリッタ１１７からマスタＭＭＩＣ１１中のスプリッタ１１７までの外部伝搬遅延はτ３である（全伝搬遅延はτｉ＋τ３）。スレーブＭＭＩＣ１２中の復調器１１５を用いて、復調されたベースバンド信号または中間周波数信号から、差周波数ΔｆＳ２が導き出され、マスタＭＭＩＣ１１中の復調器１１６を用いて、復調されたベースバンド信号または中間周波数信号から、差周波数ΔｆＭ２が導き出される（ビート周波数）。上述の例と同様、周波数ランプのランプ勾配Ｋを用いて、これらの差周波数ΔｆＳ２およびΔｆＭ２は、これに応じて単純に遅延時間τｉおよびτｉ＋τ３に換算されうる。この例では、伝搬遅延τ３は、（方程式１に類似した）以下の方程式
τ３＝（ΔｆＭ２−ΔｆＳ２）／Ｋ    （２）
から明らかになる。
【００４６】
理論的には、双方の場合で（双方の信号の流れ方向について）伝搬遅延τ３に関して同じ値が演算されねばならない。しかし、実践では、周波数ランプ（ＬＯ信号）ｓＬＯ，ＭＡ（ｔ）およびｓＬＯ，ＳＬ（ｔ）は同時にはトリガされえず、スレーブＭＭＩＣ１２中の周波数ランプは、クロックパルス信号ｓＣＬＫの伝搬遅延τＣＬＫ（図５参照）（これは、クロックディレイとも称される）がゆえにマスタＭＭＩＣ１１中の対応する周波数ランプよりも、常に遅くなることが無視できない。図６中で図示したように、クロック信号は、別の配線を介して個々のＭＭＩＣに分配される。このクロック信号は、したがって、スレーブＭＭＩＣ中で、ＬＯ信号とは異なる伝搬遅延を有する。図１０では、細い破線はスレーブＭＭＩＣ１２中の信号ｓＬＯ，ＳＬ（ｔ）を図示し、図１１中では、細い破線はマスタＭＭＩＣ１１中の信号ｓＬＯ，ＭＡ（ｔ）を図示する。クロックディレイにより、マスタＭＭＩＣ１１中の差周波数ΔｆＭ２（図１１参照）は体系的に大きくなりすぎ、スレーブＭＭＩＣ１２中の差周波数ΔｆＳ１（図１０参照）は体系的に小さすぎて計測される。その結果、クロックディレイの効果は、ＦＭＣＷレーダシステムを用いた距離計測におけるドップラー偏移の効果に非常に類似する。（図９Ａおよび図９Ｂに応じた）双方向での伝搬時間計測の平均値形成により、上述の体系的な誤差を取り除くことができる。その結果、伝搬遅延τ３は、方程式１と２とを平均化
τ３＝（ΔｆＳ１＋ΔｆＭ２−ΔｆＭ１−ΔｆＳ２）／（２Ｋ）    （３）
することにより得られる。方程式１と２との差から、類似の方法でクロックディレイτＣＬＫが導き出されうる。伝搬遅延τ３に属する位相シフトφ３は、方程式φ３＝２π・ｆＬＯ・τ３から得られる。
【００４７】
伝搬遅延τ３または位相シフトφ３を測定するための上記に代わるアプローチ方法を、図９のシステムを用いて以下で説明する。チャープ信号をＬＯ信号として位相シフトφ３（または伝搬遅延τ３）を計測するために用いる前述の例とは異なり、次の例では、規定の周波数を有するＬＯ信号を用いる。以下の例も、図９に記載のシステムを用いて実施可能であり、信号の評価のみが前述の例とは異なる。
【００４８】
この例では、マスタＭＭＩＣ１１中の局部発振器が周波数ｆＬＯ，ＭＡ＝ｆＬＯ＋Δｆで作動し、これとは異なりスレーブＭＭＩＣ１２中の局部発振器は周波数ｆＬＯ，ＭＡ＝ｆＬＯで作動する。差周波数または周波数オフセットΔｆは非常に小さく選択されるはずであるので、これに関連する波長λはＭＭＩＣ１１と１２との間の配線長さＬ３よりも大きい。この波長は、λ＝ｃ／Δｆにしたがって演算され、ここで、ｃは、ＭＭＩＣ１１と１２との間で回路基板上に配置された配線を介したＬＯ信号の伝搬速度である。この伝搬速度と、おおよその配線長さＬ３とはわかっているので、周波数オフセットはこれに応じて設定することができる。したがって、Δｆ＜ｃ／Ｌ３が該当する。
【００４９】
まず周波数オフセットとしてΔｆ＝Δｆ１を選択する。マスタＭＭＩＣ１１からスレーブＭＭＩＣ１２への信号の流れ方向を見ると（図９Ａ参照）、ＴＸチャンネルＴＸ０３の出力において（すなわち、マスタＭＭＩＣ１１中のスプリッタ１１７において）出力される信号ｓＲＦ，ＭＡ（ｔ）の位相が、復調器１１５を用いて計測され、これから、前述の例と同様に、チップ内部の伝搬遅延τｉが導き出されうる。マスタＭＭＩＣ１１から送信されスレーブＭＭＩＣ１２に到着した信号ｓＲＦ，ＭＡ’（ｔ）は、スレーブＭＭＩＣ１２中でＴＸチャンネルＴＸ０１中のスプリッタ１１７を介して復調器１１６に供給され、ここで、スレーブＭＭＩＣ１２中での復調は、ＬＯ信号ｓＬＯ，ＳＬ（ｔ）（周波数ｆＬＯ，ＳＬ＝ｆＬＯ，ＭＡ−Δｆ１）で行われる。復調器１１６は、その出力に、差周波数Δｆ１およびこれに関連する位相
Ψ１＝２π・Δｆ１・（τｉ＋τ３）    （４）
を有する出力信号を供給するが、これから、簡単に伝搬遅延τ３が導き出されうる。この状態は、図１２の上方の図中に示されているが、この図中では、マスタＭＭＩＣ１１中で生成されてスレーブＭＭＩＣ１２で復調された信号が図示されている。この計測を検証するために、この計測は、別の周波数オフセットΔｆ＝Δｆ２で繰り返される（図１２中の下方の図参照）。この例では、周波数オフセットは２５パーセント低減され、これにより、スレーブＭＭＩＣ１２中の変調器１１２の出力における位相
Ψ２＝２π・Δｆ２・（τｉ＋τ３）    （５）
も（図９Ａ参照）、相応に低減するが、この理由は、伝搬遅延（τｉ＋τ３）が等しくあり続けるからである。位相Ψ２が周波数に比例して変化しない場合、３６０度から０度への位相跳躍が生じ、計測は明瞭ではない。これは、周波数オフセットΔｆが配線長さＬ３に合っていない場合に生じうる。
【００５０】
前述の例の場合と同様、この場合でも、計測は双方向性で行うことができ、スレーブＭＭＩＣ１２からマスタＭＭＩＣ１１への信号の流れ（図９Ｂ参照）も考慮されうる。異なる信号の流れ方向について得られる計測結果を平均することにより、例えばＭＭＩＣ１１と１２との中でのオンチップ伝搬遅延が等しくないことにより生じるエラーが補償されうる。
【００５１】
信頼できる結果は、差分アプローチで得られる。すなわち位相変化のみが考慮される。方程式５と方程式４との間での差が形成されると、
Ψ２−Ψ１＝２π・（Δｆ２−Δｆ１）・（τｉ＋τ３）    （６）
が得られる。
異なる周波数オフセットで複数回の計測をする際には、方程式６に似た複数の方程式が得られ、これらは、実践では大抵過剰決定方程式系を形成するが、この理由は、これらの方程式は、ノイズ、計測エラーなどがゆえに、線形従属ではないであろうからである。この方程式系
Ψｋ−Ψ１＝２π・（Δｆｋ−Δｆ１）・（τｉ＋τ３），ｆｕｅｒ  ｋ＝２，．．．Ｎ    （７）
は、公知の方法で解かれうるが、これにより、例えば最も小さい平方誤差の概念に基づいて、伝搬遅延τｉ＋τ３についての解が得られる。別の例では、伝搬遅延τｉ＋τ３の結果は平均化されうる。
【００５２】
図９Ｃは、図９Ｂの例を単純化したバージョンであるが、この場合、方程式６および７による計測には必要ではない全ての要素を省いている。上述のように、双方のＭＭＩＣ１１および１２中の局部発振器は、異なる周波数に設定されているが、この際、スレーブＭＭＩＣ１２中の局部発振器は、マスタＭＭＩＣ１１中の局部発振器の周波数ｆＬＯ，ＭＡよりも周波数オフセットΔｆｋ分だけより小さい周波数ｆＬＯ，ＳＬで振動する。増幅され（およびチップ内部の伝搬遅延τｉがゆえに位相シフトした）局部発振器信号ｓＬＯ，ＳＬ（ｔ）は、スレーブＭＭＩＣ１２によりＨＦ信号ｓＲＦ，ＳＬ（ｔ）としてチップ接点ＰＴＸ０１（ピンまたははんだボール）において出力され、配線Ｌ３を介してマスタＭＭＩＣ１１のチップ接点ＰＴＸ０３に伝送される。マスタＭＭＩＣ１１に到来したＨＦ信号ｓＲＦ，ＳＬ’（ｔ）は、配線Ｌ３の伝搬遅延τ３がゆえに追加的に位相シフトされ、カプラ１１７を介して復調器１１６に供給され、この復調器は、信号ｓＲＦ，ＳＬ’（ｔ）を、マスタＭＭＩＣ１１中で生成された局部発振器信号ｓＬＯ，ＭＡ（ｔ）で復調する（復調器１１６）。この復調器１１６は、上述したように、周波数オフセットΔｆｋ用の、かつとりわけ位相Ψｋ用の計測値を供給する。これらの計測値は、伝搬遅延τｉ＋τ３を演算するために、方程式７により評価されうる。チップ内の伝搬遅延τｉは、上述のように別に計測され、τ３の演算についてはわかっていると見なされうる。この計測は、複数の周波数オフセットΔｆｋについて繰り返し可能であり、マスタＭＭＩＣ１１とスレーブＭＭＩＣ１２とは役割を交換する。
【００５３】
図１３は、マスタＭＭＩＣ１１を図解し、このマスタＭＭＩＣ１１は、図９Ａの例と実質的に同一であるが、しかし、ＴＸチャンネル中に追加的に、ＨＦ電力増幅器１０２より上流に接続された位相変調器１０６を有する。上で図１２に関連して述べた周波数オフセットΔｆは、局部発振器の周波数自体を変えるではなく、ＬＯ信号ｓＬＯ，ＭＡ（ｔ）の位相変調によっても達成可能である。この変調周波数Δｆは、スレーブＭＭＩＣ１２中での復調の際に復調器の出力において生じ、関連する位相シフトは、求められる伝搬遅延τ３についての情報を与える。
【００５４】
図１４は、第１（例えば、マスタ）ＭＭＩＣから第２（例えば、スレーブ）ＭＭＩＣへの伝送または逆方向の伝送におけるＬＯ信号の伝搬遅延または位相シフトを測定する方法の一般的な例を、フローチャートに基づいて図解する。この方法は、例えば図７〜図９および図１３中に図示した、結合された複数のＭＭＩＣを備えたレーダシステムで実施可能である。図１４によれば、この方法は、第１チップ中で第１ＨＦ発振器信号を生成する工程を含む（例えば、図９Ａ、ＭＭＩＣ１１中のＬＯ信号ｓＬＯ，ＭＡ（ｔ）参照）。この第１ＨＦ発振器信号は、第１チップのＴＸチャンネルに供給される（図１４、工程Ｓ１参照）。ＴＸチャンネルの出力では、第１ＨＦ発振器信号が、チップ内部の伝搬遅延に基づいてすでに位相シフトを有する。図９Ａ中では、ＴＸチャンネルＴＸ０３の出力における、この位相シフトした第１ＨＦ発振器信号は、ｓＲＦ，ＭＡ（ｔ）と称される。この方法は、さらに、第２チップ中で第２ＨＦ発振器信号を生成する工程を含む（図１４、工程Ｓ２、および例えば、図９Ａ、ＭＭＩＣ１２中のＬＯ信号ｓＬＯ，ＳＬ（ｔ）参照）。この第１ＨＦ発振器信号は、第１チップから伝送線を介して第２チップまで伝送される（図１４、工程Ｓ３参照）。この伝送は伝搬遅延を有し、したがって結果として位相シフトも有する。図９Ａ中では、ＭＭＩＣ１２に到来したこの第１ＨＦ発振器信号は、ｓＲＦ，ＭＡ’（ｔ）と称される。最後に、この方法は、第２チップに到来した第１ＨＦ発振器信号の伝搬遅延を、第２ＨＦ発振器信号を用いた復調により導き出す工程を含む（図１４、工程Ｓ４参照）。図９Ａ中では、この復調は、例えば、スレーブＭＭＩＣ１２中の復調器１１６により実行される。上述の例では、求められる伝搬遅延はτ３と称され、例えば、方程式３にしたがってまたは図１２中に図示された位相シフトから導き出されうる。
【００５５】
図９Ａおよび図９Ｂに関連してすでに述べたように、この方法は双方向で行うことができる。この場合、第２ＨＦ発振器の信号は、それぞれ他方のチップのＴＸチャンネルに供給され、その結果第２ＨＦ発振器信号は、第２チップ（図９Ｂ、ＭＭＩＣ１２参照）から、同じ伝送線を介して第１チップ（図９Ｂ、ＭＭＩＣ１１参照）にまで伝送され、逆の場合も同様である。第１チップに到来した第２ＨＦ発振器信号の伝搬遅延は、第１ＨＦ発振器信号での復調により導き出される。図９Ｂ中では、この復調は、例えばマスタＭＭＩＣ１１中の復調器１１６により実行される。実際の伝搬遅延は、異なる信号の流れ方向について事前に導き出された双方の伝搬遅延値に基づいて決定でき、例えば方程式３による平均値形成により行われる。
【００５６】
第１および第２ＨＦ発振器信号は、（例えば、図１０および図１１中で図示されたような）チャープ信号か、または（例えば、図１２中で図示されたような）設定可能な一定の周波数を有するＨＦ信号でありうる。チャープ信号の場合には、（例えば、マスタＭＭＩＣ中で生成された）第１ＨＦ発振器信号は少なくとも１つの周波数ランプを含み、かつ、（例えば、マスタＭＭＩＣ中で生成された）第２ＨＦ発振器信号は、少なくとも１つの対応する周波数ランプを含む。上述のように２つの対応する周波数ランプは互いに対して相対的に遅延を有し、この遅延はクロックディレイに相当する。第１伝搬遅延は、この場合、第１ビート周波数に基づいて導き出され、これは、第２チップに到来する第１ＨＦ発振器信号を第２ＨＦ発振器信号で復調した結果生じる。逆の信号の流れ方向については、伝搬遅延が起こり、平均値形成によりクロックディレイの効果を消すことができる。さらに平均のクロックディレイが決定可能であるが、これは、第１の場合と第２の場合との差を平均化することにより行われる。この方法は、ＦＭＣＷ三角測距方法において速度および距離を導き出す方法に似ている。この方法における距離はここでは伝搬遅延τ３を示し、速度はクロックディレイを示す。
【００５７】
静的な（設定可能な一定の）周波数を有するＨＦ信号を使用する場合、第１ＨＦ発振器信号は第１周波数を有しえ、第２ＨＦ発振器信号は第２周波数を有しうるが、この第２周波数は第１周波数から規定の周波数オフセット分だけ異なる。この周波数オフセットは、双方のＭＭＩＣのうちの１つの中で局部発振器が離調することにより生成されうる（図９Ａおよび図９Ｂ、発振器１０１参照）か、または双方のＨＦ発振器信号のうちの１つを位相変調することにより生成されうる（図１３の例、位相変調器１０６参照）。第１伝搬遅延は、この場合、周波数オフセットに割り当てられた位相に基づいて導き出されうるが、この位相は、第２チップに到来した第１ＨＦ発振器信号を第２ＨＦ発振器信号で復調した結果生じる。この計測は、少なくとも１つのさらなる周波数オフセットについて繰り返されうる。このために、周波数オフセットは変更可能で、相応に変更された位相が計測されうる（図１２、位相Ψ１およびΨ２参照）。この計測も双方向で実施されうる。
【００５８】
以下に、ここで説明したレーダシステムのいくつかの態様をまとめる。これは完全な要約ではなく、技術的な特徴の一例となる要約にすぎないと理解される。レーダシステムの一例は、上述の方法を実現するために適している。この実施形態にしたがえば、このシステムは、第１ＨＦ接点を備えた第１チップ（例えば、図９Ａ、ＭＭＩＣ１１、ピンＰＴＸ０３参照）と、第２ＨＦ接点を備えた第２チップ（例えば、図９Ａ、ＭＭＩＣ１２、ピンＰＴＸ０１参照）とを具備する。第１チップ中には、第１ＨＦ発振器が集積されていて、この発振器は、少なくとも１つのＴＸチャンネルを介して第１ＨＦ接点と結合された出力を有する。第２チップ中には第２ＨＦ発振器が集積されている。このシステムは、さらに伝送線（例えば、図９Ａ、伝搬遅延τ３を有する配線Ｌ３参照）を具備し、これは、第１チップにある第１ＨＦ接点を、第２チップにある第２ＨＦ接点と連結する。第２チップ中には、少なくとも１つの第１復調器が配置されている。この第１復調器は、第２ＨＦ接点と結合されたＨＦ入力と、第２ＨＦ発振器の出力と結合された基準入力とを有する。第１ＨＦ発振器は、第１ＨＦ発振器信号を生成するために形成されていて、この第１発振器信号は、第１ＨＦ接点と、伝送線と、第２ＨＦ接点とを介して、第１復調器のＨＦ入力にまで伝送される。制御ユニット（コントローラ）は、第２チップに到来した第１ＨＦ発振器信号の第１伝搬遅延を、第１復調器から得られる情報に基づいて（例えば方程式３にしたがって、または図１２中に図示された位相シフトに基づいて）導き出すために形成されている。
【００５９】
さらなる一例となる実施形態は、図６〜図８中に図示された対称的に構築されたレーダシステムの例であって、ＬＯ信号がマスタＭＭＩＣに帰還される例である。ここで説明した例によれば、レーダシステムは担体（例えば、導体基板、ＰＣＢ）と、担体上に配置された第１チップおよび少なくとも１つの第２チップとを有する。第１チップはＨＦ発振器を有し、このＨＦ発振器は、ＨＦ発振器信号を生成しかつこのＨＦ発振器信号を第１ＨＦ出力接点に出力するために形成されている。このシステムは、さらにこの担体上に配置されたＨＦスプリッタを有する。このＨＦスプリッタは、入力と、第１出力と、少なくとも１つの第２出力とを有する。第１伝送線は、第１チップのＨＦ出力接点を、ＨＦスプリッタの入力と連結する。第２伝送線は、ＨＦスプリッタの第１出力を第１チップのＨＦ入力と連結する（例えば、図８、ＨＦ発振器信号のマスタＭＭＩＣ１１への帰還参照）。第３伝送線は、ＨＦスプリッタの第２出力を、第２チップのＨＦ入力と連結する（例えば、図８、ＨＦ発振器信号のスレーブＭＭＩＣ１２への伝送参照）。第２および第３の伝送線は、作動中にＨＦ発振器信号の伝送時に同じ伝搬遅延を引き起こすように構成されている。
【００６０】
作動中では、ＨＦ発振器信号は、第１チップのＨＦ出力接点と第１伝送線とを介してＨＦスプリッタに伝送され、かつ、第２伝送線と第１チップのＨＦ入力を介して第１チップに帰還される。第１チップは、集積されたＨＦスプリッタを含み、これは、帰還されたＨＦ発振器信号を第１チップ中に含まれた受信チャンネルに転送するために形成されている。同様に、第２チップは集積されたＨＦスプリッタを有し、これは、第２チップのＨＦ入力を介して受信されたＨＦ発振器信号を第２チップ中に含まれている受信チャンネルおよび送信チャンネルに転送するために形成されている。
【００６１】
複数のＭＭＩＣを備えた上述のレーダシステムの例に関して、スレーブＭＭＩＣ中に到来した（およびマスタＭＭＩＣ中で生成された）ＬＯ信号の電力の計測も望まれうる。図９Ａの例および以下に図１５中で示す例では、このスレーブＭＭＩＣ１２中に到来するＬＯ信号はｓＲＦ，ＭＡ’（ｔ）と称される。図１５によれば、この到来したＬＯ信号ｓＲＦ，ＭＡ’（ｔ）は、スレーブＭＭＩＣ１２中で、スレーブＭＭＩＣ１２のチップ接点ＰＴＸ０１の付近に配置されたカプラ１１７を介して、（なかんずく）電力検出器１１８に供給されるが、この電力検出器は、供給された信号の電力を表す計測値を、（例えば、直流電圧信号として）生成し出力するために形成されている。この種のＨＦ電力検出器は、通常１つまたは複数のダイオードを含むが、それ自体公知であるので、ここではこれ以上の説明は行わない。
【００６２】
実践では、スレーブＭＭＩＣ１２に到来した信号ｓＲＦ，ＭＡ’（ｔ）の信号電力が小さすぎて、ＨＦ電力検出器１１８が信頼性のある（十分な信号ノイズ比を有する）計測値を生成することができないという状態が生じうる。この状態を改善するために、スレーブＭＭＩＣ１２中でも局部発振器１０１を能動化させ、この局部発振器がＬＯ信号ｓＬＯ，ＳＬ（ｔ）を生成し、この信号も同様にカプラ１１７に供給され、この際、双方のＬＯ信号ｓＬＯ，ＳＬ（ｔ）およびｓＲＦ，ＭＡ’（ｔ）の周波数ｆＬＯは、この計測については等しい。カプラ１１７は、ＬＯ信号ｓＬＯ，ＳＬ（ｔ）の電力の一部もＨＦ電力検出器１１８に転送されるように設計されていて、この結果、ＬＯ信号ｓＬＯ，ＳＬ（ｔ）とｓＲＦ，ＭＡ’（ｔ）とは、ＨＦ電力検出器１１８の入力で重畳する。和信号ｓＬＯ，ＳＬ（ｔ）＋ｓＲＦ，ＭＡ’（ｔ）の平均電力は、双方の信号の位相差Δφに依存していて、この位相差は、例えば、マスタＭＭＩＣ１１のチャンネルＴＸ０３中の位相シフタ１０６を用いて変動させることができる。追加的にまたは代替的に、スレーブＭＭＩＣ１２のチャンネルＴＸ０１中で、位相差Δφを変動させるために位相シフタを用いることもできる。
【００６３】
以下の考察のために、ＬＯ信号ｓＲＦ，ＭＡ’（ｔ）およびｓＬＯ，ＳＬ（ｔ）を以下のようにモデル化可能であると仮定する。
ＳＲＦ，ＭＡ‘（ｔ）＝ＡＭＡ  ｃｏｓ（２π・ｆＬＯ・ｔ＋Δφ＋φＭＡ‘）    （８）
ＳＬＯ，ＳＬ（ｔ）＝ＡＳＬ  ｃｏｓ（２π・ｆＬＯ・ｔ＋φＳＬ）    （９）
この際、位相φＭＡ’およびφＳＬは、一般性を失うことなくゼロであると仮定することができる。和信号の瞬時電力は、和信号ｓＬＯ，ＳＬ（ｔ）＋ｓＲＦ，ＭＡ’（ｔ）の二乗に比例していて、ＨＦ電力検出器１１８は、瞬時電力の時間的な平均値を計測する。この時間的な平均値は、
2019039917.tif 000003
であり、逆に、マスタＭＭＩＣ１１からスレーブＭＭＩＣ１２に伝送されたＬＯ信号ｓＲＦ，ＭＡ’（ｔ）の求められる電力は、ＡＭＡ２に等しい。ここで注意すべきは、和信号の電力ＰＬＯは、信号ｓＲＦ，ＭＡ’（ｔ）のみの電力ＡＭＡ２よりも有意に高いという点である。さらに、電力ＰＬＯは位相シフトΔφの関数である。以下に、電力ＡＭＡ２を一連の計測値ＰＬＯから十分正確に導き出す技術を紹介するが、この際、計測値ＰＬＯを異なる位相シフトで受け取る。一般的な例では、Ｎ個の計測値ＰＬＯが受け取られ、各計測値の前で位相シフトΔφが２ｋπ／Ｎだけ高められる（ｋは１以上の整数値である）。以下の例では、ｋ＝１（１周期）およびＮ＝８であると仮定する。この場合、８つの計測値が得られ、これらが、コサイン曲線の１周期に均等に分布している。これらの８つの計測値を、一例として図１６中で図示している。電力検出器１１８のアナログ出力電圧は、デジタルでのさらなる処理の前にデジタル化可能であると理解される。しかしながら。適切なアナログデジタル変換器は、図中では明瞭化するために図示していない。
【００６４】
ｋ＝２およびＮ＝８で、位相増加がそれぞれ９０°（２・２・π／８ｒａｄ）である８つの計測値と、したがってコサイン曲線の２つの周期とが得られる。これらの計測値から、離散フーリエ変換を用いて単純にコサイン項ＡＭＡ・ＡＳＬ・ｃｏｓ（Δφ）の振幅ＡＭＡ・ＡＳＬを方程式１０から演算することができる。計測値の数が２のべき乗（例えば、４、８、１６、３２など）である場合、演算はＦＦＴアルゴリズム（高速フーリエ変換）を用いて効率的に行われうる。計測値がコサイン曲線の１周期のみ（ｋ＝１）を表す限り、求められる値は（例えば、ＦＦＴを用いて）演算されるスペクトルの第２の値である（第１の値は定常成分であろう）。周期が２つの場合（ｋ＝２）、求められる値は演算されるスペクトルの第３の値であるなどである。ここで、ＦＦＴは多くの可能なアルゴリズムのうちの１つの例にすぎないことを指摘する。しかしながらＦＦＴアルゴリズムは、比較的単純にハードウェア中で実装可能である。
【００６５】
図１７は、レーダＭＭＩＣ中で受信された第１ＨＦ発振器信号の電力を計測する方法の一例を図解するフローチャートである（図１７、工程Ｓ５参照）。この第１ＨＦ発振器信号は、例えば、マスタＭＭＩＣ中で生成されスレーブＭＭＩＣに伝送されるＬＯ信号でありえる。スレーブＭＭＩＣはこのＬＯ信号を受信するが、この信号は図１５の例では、ｓＲＦ，ＭＡ（ｔ）と称される。このレーダＭＭＩＣ中では、第２ＨＦ発振器信号が局部発振器を用いて生成され、この際、第１ＨＦ発振器信号と第２ＨＦ発振器信号とは同じ周波数を有するが、互いに対して設定可能な位相シフトを有する（図１７、工程Ｓ６参照）。図１５の例では、この第２ＨＦ発振器信号は、スレーブＭＭＩＣ１２中で生成されたＬＯ信号ｓＬＯ，ＳＬ（ｔ）である。第１ＨＦ発振器信号と第２ＨＦ発振器信号とは、ＨＦ電力検出器の入力において重畳され、これにより和信号ｓＬＯ，ＳＬ（ｔ）＋ｓＲＦ，ＭＡ（ｔ）が形成される（図１７、工程Ｓ７参照）。ＨＦ電力検出器（図１５、電力検出器１１８参照）を用いて、複数の計測値が生成され、これらは、和信号の電力を表し、ここで、計測値のそれぞれには、所定の位相シフトが割り当てられている（図１７、工程Ｓ８参照）。続いて、第１ＨＦ発振器信号の電力は、この複数の計測値に基づいて導き出される（図１７、工程Ｓ９参照）。これは、例えば、計測値のフーリエ変換を含む。ずっと上で図１６に関連してすでに述べたように、これらの計測値に割り当てられた位相シフトは等距離でありえ、１つまたは複数の完全な位相回転（すなわち、３６０°は２πｒａｄに相当する）にわたって均等に分布されていて、これによりこれらの計測値のさらなる処理を、フーリエ変換を用いて行うことができる。位相シフトが図１６の図中にあるように完全な位相回転（例えば、０°、４５°、９０°、１３５°、１８０°、２２５°、３１５°）にわたって分布している場合、第２「ビン」（スペクトル値）は、離散フーリエ変換で求められる電力値を表す（方程式１０参照）。第１ビンは、ずっと上ですでに述べたように定常成分を表す。
【００６６】
実施形態は１つ以上の実装形態に関連付けて説明および図示したが、図示した例には、変更および／または修正を行うことができ、これによって添付した請求項の精神および範囲から離れることはない。とりわけ、上述の部品または構造（ユニット、アセンブリ、装置、回路、システムなど）により実施される様々な機能に関しては、この種の部品を記述するために用いられる名称（「手段」との言及を含めて）は、記述された部品の特定の機能を実施する（すなわち、等価の機能を有する）これ以外の全ての部品または構造にも対応するべきであり、この点は、これらが、ここで図示した例示的な実装中でこの機能を実施する開示された構造とは、構造的には等価ではない場合でも該当する。
【符号の説明】
【００６７】
１            レーダ装置
５            ＴＸアンテナ
６            ＲＸアンテナ
１０          ＨＦフロントエンド
１３          スレーブ
２０          ベースバンド信号処理チェーン
２１          帯域通過フィルタ
２２          増幅器
３０          アナログデジタル変換器
５０          システムコントローラ
１０１        発振器
１０２        ＨＦ電力増幅器
１０３        増幅器
１０４        混合器
１０５        緩衝増幅器
１０６        位相変調器
１１０        第１ＨＦスイッチ／スプリッタ
１１１        第２ＨＦスイッチ／スプリッタ
１１２        変調器
１１５        復調器
１１６        復調器
１１７        スプリッタ
１１８        電力検出器
１５０        ＨＦスプリッタ
【図１】
2019039917.tif 000004
【図２】
2019039917.tif 000005
【図３】
2019039917.tif 000006
【図４】
2019039917.tif 000007
【図５】
2019039917.tif 000008
【図６】
2019039917.tif 000009
【図７】
2019039917.tif 000010
【図８】
2019039917.tif 000011
【図９Ａ】
2019039917.tif 000012
【図９Ｂ】
2019039917.tif 000013
【図９Ｃ】
2019039917.tif 000014
【図１０】
2019039917.tif 000015
【図１１】
2019039917.tif 000016
【図１２】
2019039917.tif 000017
【図１３】
2019039917.tif 000018
【図１４】
2019039917.tif 000019
【図１５】
2019039917.tif 000020
【図１６】
2019039917.tif 000021
【図１７】
2019039917.tif 000022
【外国語明細書】
2019039917000001.pdf
2019039917000002.pdf
2019039917000003.pdf
2019039917000004.pdf