(57)【要約】【課題】信号の濾波特性を確保しつつ、信号の出力側から印加されたサージ電圧が入力側に伝達されるのを抑制する。【解決手段】出力回路６３は、出力信号の出力経路に直列に接続される出力用抵抗６３４と、出力用抵抗６３４の入力側に一端が接続され且つ他端が接地される出力用第１コンデンサ６３１と、出力用抵抗６３４の出力側に一端が接続され且つ他端が接地される出力用第２コンデンサ６３２と、出力用抵抗よりも出力側で出力用第２コンデンサ６３２と並列に接続されるバリスタ６３５とを有する。そして、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉを、出力用第２コンデンサ６３２およびバリスタ６３５の合成静電容量値Ｃｃよりも大きくする。【選択図】図３
2019132645.tif 000002
【特許請求の範囲】
【請求項１】
信号の出力経路に直列に接続される出力抵抗と、
前記出力抵抗よりも前記出力経路の入力側に一端が接続され且つ他端が接地される入力側コンデンサと、
前記出力抵抗よりも前記出力経路の出力側に一端が接続され且つ他端が接地される出力側コンデンサと、
前記出力抵抗よりも前記出力経路の出力側で前記出力側コンデンサと並列に接続されるバリスタと
を含み、
前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値よりも大きいことを特徴とする出力回路。
【請求項２】
前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値の１００倍以上であることを特徴とする請求項１記載の出力回路。
【請求項３】
前記入力側コンデンサの静電容量値が、１．０μＦ以上であることを特徴とする請求項１または２記載の出力回路。
【請求項４】
前記出力側コンデンサおよび前記バリスタの合成静電容量値が、０．０１μＦ以下であることを特徴とする請求項１乃至３のいずれか１項記載の出力回路。
【請求項５】
抵抗またはインダクタとコンデンサとを直列に接続してなるローパスフィルタと、
前記抵抗または前記インダクタの出力側で前記コンデンサと並列に接続されるバリスタと、
前記抵抗または前記インダクタの入力側で前記コンデンサと並列に接続され、当該コンデンサよりも静電容量値が大きい他のコンデンサと
を含む出力回路。
【請求項６】
前記コンデンサの静電容量値が前記バリスタの静電容量値よりも大きいことを特徴とする請求項５記載の出力回路。
【請求項７】
前記コンデンサおよび前記バリスタの合成静電容量値が０．０１μＦ以下であり、
前記他のコンデンサの静電容量値が１μＦ以上であること
を特徴とする請求項５または６記載の出力回路。
【請求項８】
能動素子を内蔵し且つ外部から入力される信号に電気的な処理を施す電子回路と、
前記電子回路が出力する信号の出力経路に直列に接続される出力抵抗と、
前記出力抵抗よりも前記出力経路の入力側に一端が接続され且つ他端が接地される入力側コンデンサと、
前記出力抵抗よりも前記出力経路の出力側に一端が接続され且つ他端が接地される出力側コンデンサと、
前記出力抵抗よりも前記出力経路の出力側で前記出力側コンデンサと並列に接続されるバリスタと
を備え、
前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値よりも大きいことを特徴とする信号処理装置。
【請求項９】
能動素子を内蔵し且つ外部から入力される信号に電気的な処理を施す電子回路と、
抵抗またはインダクタとコンデンサとを直列に接続してなるローパスフィルタと、当該抵抗または当該インダクタの出力側で当該コンデンサと並列に接続されるバリスタと、当該抵抗または当該インダクタの入力側で当該コンデンサと並列に接続され、当該コンデンサよりも静電容量値が大きい他のコンデンサとを含み、前記電子回路が出力する信号にローパスフィルタ処理を施して出力する出力回路と
を備える信号処理装置。
【請求項１０】
物理量の変化を検出する検出素子と、
能動素子を内蔵し且つ前記検出素子が出力する信号に電気的な処理を施す電子回路と、
前記電子回路が出力する信号の出力経路に直列に接続される出力抵抗と、
前記出力抵抗よりも前記出力経路の入力側に一端が接続され且つ他端が接地される入力側コンデンサと、
前記出力抵抗よりも前記出力経路の出力側に一端が接続され且つ他端が接地される出力側コンデンサと、
前記出力抵抗よりも前記出力経路の出力側で前記出力側コンデンサと並列に接続されるバリスタと
を備え、
前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値よりも大きいことを特徴とする検出装置。
【請求項１１】
物理量の変化を検出する検出素子と、
能動素子を内蔵し且つ前記検出素子が出力する検出信号に電気的な処理を施すことで得た交流信号を出力する電子回路と、
抵抗またはインダクタとコンデンサとを直列に接続してなるローパスフィルタと、当該抵抗または当該インダクタの出力側で当該コンデンサと並列に接続されるバリスタと、当該抵抗または当該インダクタの入力側で当該コンデンサと並列に接続され、当該コンデンサよりも静電容量値が大きい他のコンデンサとを含み、前記電子回路が出力する信号にローパスフィルタ処理を施して出力する出力回路と
を含む信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路、信号処理装置、検出装置に関する。
【背景技術】
【０００２】
例えば内燃機関を有する自動車等の装置に対し、内燃機関の燃焼圧を検出する燃焼圧検出装置（圧力検出装置）を搭載することが検討されている。このような装置では、圧力検出装置による燃焼圧の検出結果に基づき、圧力検出装置の外部に設けられたＥＣＵ（Engine Control Unit）と呼ばれる制御装置が、内燃機関の動作等に関する制御を行う。
【０００３】
特許文献１には、圧電素子が出力する電荷信号を積分回路で積分して電圧信号に変換し、この電圧信号を増幅回路で増幅して得た出力信号を制御装置に供給する場合に、出力信号の出力ラインに、直列に抵抗を接続するとともに、並列にコンデンサを接続することが記載されている（例えば、特許文献１参照）。
【０００４】
また、積分回路や増幅回路等は、通常、オペアンプ等の能動素子を含む電子デバイスを用いて構成されるが、このような電子デバイスに、例えば出力側から瞬間的に大きな電圧（サージ電圧）が加えられると、電子デバイスが劣化あるいは破壊されるおそれがある。
【０００５】
特許文献２には、保護対象となる電子デバイスの出力側に、両端子間の電圧が低い場合には電気抵抗が高いが、ある程度以上に電圧が高くなると急激に電気抵抗が低くなるバリスタと呼ばれる素子を、電子デバイスと並列に接続することが記載されている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１７−１６１３３７号公報
【特許文献２】特開２００２−１１８９５７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ここで、抵抗（またはインダクタ）とコンデンサとを用いて構成されたローパスフィルタに対し、出力側に位置するコンデンサにバリスタを並列に接続する回路を構成した場合を考えてみる。このような構成を採用した場合、回路の出力側からサージ電圧が印加されることに伴って供給される電荷を、バリスタを介して逃がす（バリスタ電流として流す）ことが可能となる。すると、ローパスフィルタ側には、サージ電圧に起因する電流が流れにくくなり、その結果、回路の入力側に接続された電子デバイス等を、電気的に保護することができる。
【０００８】
ただし、このような回路に対し、例えばサージ電圧が複数回印加されるような事態が生じた場合、経時的な劣化に伴って、バリスタがオープンモードとなる故障を発生させることがある。そして、バリスタがオープンモードとなった状態で、回路の出力側からさらにサージ電圧が印加されると、サージ電圧の印加に伴って供給される電荷の一部は、ローパスフィルタを構成するコンデンサに蓄積されるものの、このコンデンサに蓄積しきれずに過剰となった残りの電荷は、そのまま電子回路側に供給されることとなる。その結果、過大な電流が、回路の入力側に接続された電子回路に流れることに伴って電子回路が故障するおそれがあった。
【０００９】
ここで、ローパスフィルタを構成するコンデンサの静電容量を、サージ電圧の印加に伴って供給されるすべての電荷を蓄積できるレベルまで増加させておくことが考えられる。しかしながら、このような構成を採用しようとすると、ローパスフィルタの周波数特性（カットオフ周波数）を確保するために必要な抵抗値（あるいはインダクタンス）が著しく小さくなってしまう場合があるため、現実的ではない。
【００１０】
本発明は、信号の濾波特性を確保しつつ、信号の出力側から印加されたサージ電圧が入力側に伝達されるのを抑制することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の出力回路は、信号の出力経路に直列に接続される出力抵抗と、前記出力抵抗よりも前記出力経路の入力側に一端が接続され且つ他端が接地される入力側コンデンサと、前記出力抵抗よりも前記出力経路の出力側に一端が接続され且つ他端が接地される出力側コンデンサと、前記出力抵抗よりも前記出力経路の出力側で前記出力側コンデンサと並列に接続されるバリスタとを含み、前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値よりも大きいことを特徴としている。
このような出力回路において、前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値の１００倍以上であることを特徴とすることができる。
また、前記入力側コンデンサの静電容量値が、１．０μＦ以上であることを特徴とすることができる。
また、前記出力側コンデンサおよび前記バリスタの合成静電容量値が、０．０１μＦ以下であることを特徴とすることができる。
また、他の観点から捉えると、本発明の出力回路は、抵抗またはインダクタとコンデンサとを直列に接続してなるローパスフィルタと、前記抵抗または前記インダクタの出力側で前記コンデンサと並列に接続されるバリスタと、前記抵抗または前記インダクタの入力側で前記コンデンサと並列に接続され、当該コンデンサよりも静電容量値が大きい他のコンデンサとを含んでいる。
このような出力回路において、前記コンデンサの静電容量値が前記バリスタの静電容量値よりも大きいことを特徴とすることができる。
また、前記コンデンサおよび前記バリスタの合成静電容量値が０．０１μＦ以下であり、前記他のコンデンサの静電容量値が１μＦ以上であることを特徴とすることができる。
また、他の観点から捉えると、本発明の信号処理装置は、能動素子を内蔵し且つ外部から入力される信号に電気的な処理を施す電子回路と、前記電子回路が出力する信号の出力経路に直列に接続される出力抵抗と、前記出力抵抗よりも前記出力経路の入力側に一端が接続され且つ他端が接地される入力側コンデンサと、前記出力抵抗よりも前記出力経路の出力側に一端が接続され且つ他端が接地される出力側コンデンサと、前記出力抵抗よりも前記出力経路の出力側で前記出力側コンデンサと並列に接続されるバリスタとを備え、前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値よりも大きいことを特徴としている。
また、他の観点から捉えると、本発明の信号処理装置は、能動素子を内蔵し且つ外部から入力される信号に電気的な処理を施す電子回路と、抵抗またはインダクタとコンデンサとを直列に接続してなるローパスフィルタと、当該抵抗または当該インダクタの出力側で当該コンデンサと並列に接続されるバリスタと、当該抵抗または当該インダクタの入力側で当該コンデンサと並列に接続され、当該コンデンサよりも静電容量値が大きい他のコンデンサとを含み、前記電子回路が出力する信号にローパスフィルタ処理を施して出力する出力回路とを備えている。
また、他の観点から捉えると、本発明の検出装置は、物理量の変化を検出する検出素子と、能動素子を内蔵し且つ前記検出素子が出力する信号に電気的な処理を施す電子回路と、前記電子回路が出力する信号の出力経路に直列に接続される出力抵抗と、前記出力抵抗よりも前記出力経路の入力側に一端が接続され且つ他端が接地される入力側コンデンサと、前記出力抵抗よりも前記出力経路の出力側に一端が接続され且つ他端が接地される出力側コンデンサと、前記出力抵抗よりも前記出力経路の出力側で前記出力側コンデンサと並列に接続されるバリスタとを備え、前記入力側コンデンサの静電容量値が、前記出力側コンデンサおよび前記バリスタの合成静電容量値よりも大きいことを特徴としている。
また、他の観点から捉えると、本発明の検出装置は、物理量の変化を検出する検出素子と、能動素子を内蔵し且つ前記検出素子が出力する検出信号に電気的な処理を施すことで得た交流信号を出力する電子回路と、抵抗またはインダクタとコンデンサとを直列に接続してなるローパスフィルタと、当該抵抗または当該インダクタの出力側で当該コンデンサと並列に接続されるバリスタと、当該抵抗または当該インダクタの入力側で当該コンデンサと並列に接続され、当該コンデンサよりも静電容量値が大きい他のコンデンサとを含み、前記電子回路が出力する信号にローパスフィルタ処理を施して出力する出力回路とを含んでいる。
【発明の効果】
【００１２】
本発明によれば、信号の濾波特性を確保しつつ、信号の出力側から印加されたサージ電圧が入力側に伝達されるのを抑制することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施の形態が適用される圧力検出システムの全体構成を示す図である。
【図２】電子回路基板の構成を示す図である。
【図３】出力回路の拡大図である。
【図４】出力用第２コンデンサの静電容量値（出力側静電容量値）と出力回路のカットオフ周波数との関係を示す図である。
【図５】出力用第１コンデンサの静電容量値（入力側静電容量値）と出力回路のカットオフ周波数との関係を示す図である。
【図６】出力回路の第１の変形例を示す図である。
【図７】出力回路の第２の変形例を示す図である。
【図８】（ａ）〜（ｄ）は、各実施例および各比較例の出力回路の構成を示す図である。
【図９】（ａ）〜（ｇ）は、各実施例および各比較例のＢＣＩ試験結果を示す図である。
【図１０】（ａ）、（ｂ）は、各実施例で用いたバリスタの周波数特性を示す図である。
【発明を実施するための形態】
【００１４】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
［圧力検出システムの構成］
図１は、本発明の実施の形態が適用される圧力検出システムの全体構成を示す図である。
本実施の形態の圧力検出システムは、測定対象となる機器の圧力を検出する圧力検出装置１と、圧力検出装置１に給電を行うとともに、圧力検出装置１から供給される圧力の測定結果に基づいて機器の動作等を電子制御する電子制御ユニット（Electronic Control Unit：ＥＣＵ）１００とを備えている。ここで、例えば自動車等に搭載される内燃機関（図示せず）が測定対象となる機器である場合、圧力検出装置１は、内燃機関の筒内圧力を検出し、ＥＣＵ１００は、筒内圧力の検出結果に基づいて、内燃機関の動作を制御することになる。
【００１５】
［圧力検出装置の構成］
本実施の形態の圧力検出装置１は、測定対象となる機器に装着されて圧力の検出を行う本体部２と、本体部２とＥＣＵ１００とを電気的に接続するケーブル３とを有している。ここで、ケーブル３は、本体部２に対して着脱自在に設けられている。
【００１６】
［本体部］
本体部２は、受けた圧力に応じた電荷信号を出力する圧電素子１０と、電荷信号に電気的な処理を施す電子回路等が搭載された電子回路基板２０と、これら圧電素子１０および電子回路基板２０を内部に収容する筐体３０とを備えている。
【００１７】
［ケーブル］
ケーブル３は、ＥＣＵ１００から本体部２に供給される電源電圧Ｖｃｃを受電するための受電線３ａと、本体部２のグランド（ＧＮＤ）をＥＣＵ１００と共通にするための接地線３ｂと、本体部２に設けられた電子回路基板２０からの出力（ＯＵＴ）をＥＣＵ１００に供給するための出力線３ｃとを有している。ここで、受電線３ａ、接地線３ｂおよび出力線３ｃは、それぞれ絶縁電線で構成されており、ケーブル３は静電遮へいされている。
【００１８】
次に、本体部２を構成する各部材について、より具体的に説明する。
［圧電素子］
検出素子の一例としての圧電素子１０は、全体として柱状（角柱状、円柱状）を呈する部材である。この圧電素子１０は、圧電縦効果の圧電作用を示す圧電体を備えている。圧電縦効果とは、圧電体の電荷発生軸と同一方向の応力印加軸に外力を加えると、電荷発生軸方向の圧電体の表面に電荷（電荷信号）が発生することをいう。この圧電素子１０は、筐体３０の内側であって、筐体３０を構成する、ダイアフラムヘッドと称される受圧板（図示せず）の背後に配置されている。
【００１９】
次に、圧電素子１０に圧電横効果を利用した場合を例示する。圧電横効果とは、圧電体の電荷発生軸に対して直交する位置にある応力印加軸に外力を加えると、電荷発生軸方向の圧電体の表面に電荷（電荷信号）が発生することをいう。薄板状に薄く形成した圧電体を複数枚積層して構成してもよく、このように積層することで、圧電体に発生する電荷を効率的に集めてセンサの感度を上げることができる。圧電素子１０として使用可能な圧電体としては、圧電縦効果及び圧電横効果を有するランガサイト系結晶（ランガサイト、ランガテイト、ランガナイト、ＬＴＧＡ）や水晶、ガリウムリン酸塩などを使用することを例示することができる。なお、本実施の形態では、圧電素子１０を構成する圧電体として、ランガサイト単結晶を用いている。
【００２０】
［筐体］
筐体３０は、例えば全体として筒状を呈しており、その内部に圧電素子１０と電子回路基板２０とを収容している。圧電素子１０は、例えば筐体３０の一端側に装着されており、この筐体３０の他端側にケーブル３が接続されるようになっている。この筐体３０は、ステンレス等の金属材料で構成することができる。
【００２１】
［電子回路基板］
電子回路基板２０は、複数の電子部品（回路素子）を実装するための配線（回路パターン）が形成されたプリント配線板４０と、プリント配線板４０に実装された集積回路５０および接続回路６０とを備えている。
図２は、電子回路基板２０の構成を示す図である。以下では、図１に加えて図２も参照しながら説明を行う。ただし、図２には、電子回路基板２０以外に圧電素子１０も記載している。
【００２２】
［プリント配線板］
プリント配線板４０は、ガラス布基材エポキシ樹脂をベースとし、銅箔等による配線パターンを形成してなる、所謂ガラエポ基板を用いている。そして、プリント配線板４０には、圧電素子１０が出力する電荷信号に処理を施す集積回路５０と、集積回路５０とケーブル３とを接続する接続回路６０とが実装されている。
【００２３】
［集積回路］
集積回路５０は、圧電素子１０が出力する電荷信号を積分することで電圧信号に変換する積分回路５１と、積分回路５１から入力される電圧信号を増幅することで増幅後の電圧信号として出力する増幅回路５２とを備えている。この集積回路５０は、後述するように能動素子を備えていることから、その耐圧特性は２ｋＶ程度となっている。
【００２４】
（積分回路）
これらのうち、積分回路５１は、抵抗等の受動素子および積分用オペアンプ５１０等の能動素子を含む電子回路で構成されている。そして、積分用オペアンプ５１０は、電源電圧Ｖｃｃ＝＋５．０Ｖの単電源で動作するようになっている。
【００２５】
（増幅回路）
また、増幅回路５２は、抵抗等の受動素子および増幅用オペアンプ５２０等の能動素子を含む電子回路で構成されている。そして、増幅用オペアンプ５２０は、電源電圧Ｖｃｃ＝＋５．０Ｖの単電源で動作するようになっている。
【００２６】
［接続回路］
接続回路６０は、受電回路６１と、接地回路６２と、出力回路６３とを有している。これらのうち、受電回路６１は、ＥＣＵ１００から受電線３ａを介して受電した電源電圧Ｖｃｃを、集積回路５０に供給するための回路である。また、接地回路６２は、ＥＣＵ１００のグランドとなる接地線３ｂとプリント配線板４０のグランドとを接続するための回路である。さらに、出力回路６３は、集積回路５０が出力する増幅後の電圧信号を、出力線３ｃを介してＥＣＵ１００に出力信号として出力するための回路である。なお、以下の説明では、各回路を構成する素子の静電容量値に言及することがあるが、これらの静電容量値は、市販のＬＣＲメータを用い、公知の４端子法にて測定して得たものである。ここで、静電容量測定時の印加電圧は１Ｖであり、周波数は１ｋＨｚである。
【００２７】
（受電回路）
受電回路６１は、受電用端子６１０と、受電用第１コンデンサ６１１と、受電用第２コンデンサ６１２と、受電用フェライトビーズ６１３とを備えている。
受電回路６１では、図中右側に位置する受電用端子６１０側が入力端となり、図中左側に位置する集積回路５０側が出力端となっている。また、受電用端子６１０は、ケーブル３の受電線３ａと接続される。そして、受電回路６１は、集積回路５０に対する給電系統として機能する。なお、集積回路５０において、積分回路５１に設けられた積分用オペアンプ５１０や増幅回路５２に設けられた増幅用オペアンプ５２０等は、受電回路６１を介して供給される電源電圧Ｖｃｃによって動作する。
【００２８】
受電用フェライトビーズ６１３は、受電回路６１における電源電圧Ｖｃｃの供給経路に直列に接続されている。また、受電用第１コンデンサ６１１は、一端が供給経路における受電用フェライトビーズ６１３よりも入力側（受電用端子６１０側）に接続され、他端が接地されている。さらに、受電用第２コンデンサ６１２は、一端が供給経路における受電用フェライトビーズ６１３よりも出力側（集積回路５０側）に接続され、他端が接地されている。
【００２９】
このように、受電回路６１では、受電用第１コンデンサ６１１と受電用第２コンデンサ６１２とが、受電用フェライトビーズ６１３を介して並列に接続されている。
【００３０】
受電回路６１において、受電用第２コンデンサ６１２の静電容量値は、受電用第１コンデンサ６１１の静電容量値よりも大きくなっている。例えば、受電用第２コンデンサ６１２の静電容量値を１μＦとし、受電用第１コンデンサ６１１の静電容量値を２２００ｐＦとすることができる。
【００３１】
（接地回路）
接地回路６２は、接地用端子６２０と、接地用フェライトビーズ６２３とを備えている。
接地用端子６２０は、ケーブル３の接地線３ｂと接続される。そして、接地回路６２は、集積回路５０の接地系統として機能する他、受電回路６１および出力回路６３の接地系統としても機能している。
接地用フェライトビーズ６２３は、接地回路６２における接地経路に直列に接続されている。
【００３２】
（出力回路）
出力回路６３は、出力用端子６３０と、出力用第１コンデンサ６３１と、出力用第２コンデンサ６３２と、出力用フェライトビーズ６３３と、出力用抵抗６３４と、バリスタ６３５とを備えている。
出力回路６３では、図中左側に位置する集積回路５０側が入力端となり、図中右側に位置する出力用端子６３０側が出力端となっている。また、出力用端子６３０は、ケーブル３の出力線３ｃと接続される。そして、出力回路６３は、集積回路５０に設けられた増幅回路５２の出力系統として機能している。
【００３３】
出力用抵抗６３４および出力用フェライトビーズ６３３は、出力回路６３における出力経路に直列に接続されている。この出力経路において、出力用抵抗６３４は入力側（集積回路５０側）に、出力用フェライトビーズ６３３は出力側（出力用端子６３０側）に、それぞれ配置される。また、出力用第１コンデンサ６３１は、一端が出力経路における出力用抵抗６３４よりも入力側に接続され、他端が接地されている。さらに、出力用第２コンデンサ６３２は、一端が出力経路における出力用抵抗６３４よりも出力側且つ出力用フェライトビーズ６３３よりも入力側に接続され、他端が接地されている。さらにまた、バリスタ６３５は、一端が出力経路における出力用フェライトビーズ６３３よりも出力側且つ出力経路における出力用端子６３０よりも入力側に接続され、他端が接地されている。
【００３４】
このように、出力回路６３では、出力用第１コンデンサ６３１と出力用第２コンデンサ６３２とが、出力用抵抗６３４を介して並列に接続されている。また、出力回路６３では、出力用第２コンデンサ６３２とバリスタ６３５とが、出力用フェライトビーズ６３３を介して並列に接続されている。したがって、出力回路６３では、出力用第１コンデンサ６３１と出力用第２コンデンサ６３２とバリスタ６３５とが、出力経路に対して並列に接続されていることになる。
【００３５】
また、この出力回路６３では、直列に接続される出力用抵抗６３４および出力用第２コンデンサ６３２が、ＲＣパッシブ型のローパスフィルタ（ＬＰＦ）を構成しているものと把握することができる。このように把握した場合、出力回路６３は、出力用抵抗６３４と出力用第２コンデンサ６３２とで構成されるローパスフィルタ（ＬＰＦ）と、ＬＰＦよりも入力側で出力用第２コンデンサ６３２と並列に接続される出力用第１コンデンサ６３１と、ＬＰＦよりも出力側で出力用第２コンデンサ６３２と並列に接続されるバリスタ６３５とを含むもの、とみなすこともできる。
【００３６】
（各フェライトビーズの関係）
接続回路６０に設けられる３つのフェライトビーズ（受電用フェライトビーズ６１３、接地用フェライトビーズ６２３、出力用フェライトビーズ６３３）は、それぞれ、相対的に低周波数となる領域では、抵抗よりもインダクタンスが主体的となる一方、相対的に高周波数となる領域では、インダクタンスよりも抵抗が主体的となる回路素子である。本実施の形態で用いたフェライトビーズは、１ＭＨｚ以下の低周波領域ではインピーダンスが極めて小さくなり、１ＭＨｚ〜１ＧＨｚ程度の高周波領域ではインピーダンスが大きくなる特性であるため、ケーブル３からの高周波ノイズの侵入を防ぐ機能を有する。ここで、本実施の形態では、受電用フェライトビーズ６１３および出力用フェライトビーズ６３３として、１００ＭＨｚにおけるインピーダンス値（以下では、静特性公称値と称する）が１０００Ωとなる特性を有するものを用いている。また、本実施の形態では、接地用フェライトビーズ６２３として、静特性公称値が、上記出力用フェライトビーズ６３３よりも小さい５Ωとなる特性を有するものを用いている。
【００３７】
（出力回路を構成する各素子の関係）
ここで、出力回路６３を構成する各素子および各素子の関係について説明を行う。
図３は、出力回路６３の拡大図である。図３では、出力用抵抗６３４と出力用第２コンデンサ６３２とによって構成されるローパスフィルタＬＰＦを、破線で示している。以下では、図１および図２に加えて図３も参照しながら説明を行う。
【００３８】
〔各素子について〕
出力回路６３を構成する出力用第１コンデンサ６３１、出力用第２コンデンサ６３２、出力用フェライトビーズ６３３、出力用抵抗６３４およびバリスタ６３５は、それぞれ、プリント配線板４０に対する実装を容易に行うことが可能な、チップ型素子によって構成されている。ここで、本実施の形態では、出力用第１コンデンサ６３１および出力用第２コンデンサ６３２として、セラミックコンデンサを用いた。また、本実施の形態では、バリスタ６３５として、ＺｎＯセラミックバリスタを用いた。なお、バリスタ６３５のバリスタ電圧については、圧力検出装置１に対して設定されたサージ電圧よりも低いものとすることが望ましい。ここで、サージ電圧とは、電気回路などに瞬間的に定常状態を超えて発生する「大波電圧」のことである。
【００３９】
また、本実施の形態において、出力用抵抗６３４は出力抵抗あるいは抵抗の一例であり、出力用第１コンデンサ６３１は入力側コンデンサあるいは他のコンデンサの一例であり、出力用第２コンデンサ６３２は出力側コンデンサあるいはコンデンサの一例である。
【００４０】
〔出力用抵抗と出力用第２コンデンサとの関係〕
出力用抵抗６３４の抵抗値である出力抵抗値Ｒ、および、出力用抵抗６３４の出力側に位置する出力用第２コンデンサ６３２の静電容量値である出力側静電容量値Ｃｏは、これらで構成されるローパスフィルタＬＰＦに要求されるカットオフ周波数に基づいて定められる。本実施の形態の圧力検出装置１を、内燃機関の筒内圧力の測定に用いる場合、ＥＣＵ１００では、１００ｋＨｚ以下、好ましくは５０ｋＨｚ以下、さらに好ましくは２０ｋＨｚ以下の周波数の信号（出力信号）を使用したいという要請がある。そこで、本実施の形態では、ローパスフィルタＬＰＦのカットオフ周波数が２０ｋＨｚ〜１００ｋＨｚ程度となるように、出力用抵抗値Ｒおよび出力側静電容量値Ｃｏを選択している。
【００４１】
ただし、ローパスフィルタＬＰＦにおいて出力用抵抗値Ｒを大きくしすぎると、出力電圧の波形になまりが生じやすくなってしまう。また、出力用抵抗値Ｒを小さくしすぎると、出力用抵抗６３４の耐電圧性が低下することになってしまう。そこで、出力用抵抗６３４の出力抵抗値Ｒについては、３００Ω以上１０ｋΩ未満となる範囲から選択することが望ましい。これに対し、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏは、出力抵抗値Ｒとカットオフ周波数とに基づいて定めることができる。ただし、本実施の形態では、出力用抵抗６３４の出力側に、出力用第２コンデンサ６３２に加えて、容量素子としても機能するバリスタ６３５を接続している。したがって、本実施の形態のローパスフィルタＬＰＦは、出力用抵抗６３４と、並列に接続された出力用第２コンデンサ６３２およびバリスタ６３５とを、直列に接続したものとみなすこともできる。このため、バリスタ６３５の静電容量値であるバリスタ静電容量値Ｃｖも加味して、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏを定めることが望ましい。
【００４２】
〔出力用第１コンデンサと出力用第２コンデンサおよびバリスタとの関係〕
出力回路６３では、出力用抵抗６３４の入力側に出力用第１コンデンサ６３１が、出力用抵抗６３４の出力側に出力用第２コンデンサ６３２およびバリスタ６３５が、それぞれ接続されている。また、出力用第２コンデンサ６３２およびバリスタ６３５は、並列に接続されている。ここで、出力用抵抗６３４の入力側に位置する出力用第１コンデンサ６３１の静電容量値である入力側静電容量値Ｃｉ（入力側コンデンサの静電容量値の一例）と、出力用抵抗６３４の出力側に位置する出力用第２コンデンサ６３２およびバリスタ６３５の合成静電容量値Ｃｃ（＝出力側静電容量値Ｃｏ＋バリスタ静電容量値Ｃｖ）とは、Ｃｉ＞Ｃｃなる関係を有している。すなわち、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉは、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏおよびバリスタ６３５のバリスタ静電容量値Ｃｖの合成静電容量値Ｃｃよりも大きくなっている。
【００４３】
ここで、入力側静電容量値Ｃｉは、合成静電容量値Ｃｃの１００倍以上とすることが望ましい。また、入力側静電容量値Ｃｉは、１μＦ以上であることが望ましい。さらに、合成静電容量値Ｃｃは、０．０１μＦ（１００００ｐＦ）以下であることが望ましい。
【００４４】
〔出力用第１コンデンサと出力用第２コンデンサとの関係〕
出力用抵抗６３４の入力側に設けられる出力用第１コンデンサ６３１の入力側静電容量値Ｃｉと、出力用抵抗６３４の出力側に設けられる出力用第２コンデンサ６３２の出力側静電容量値Ｃｏとは、Ｃｉ＞Ｃｏなる関係を有している。すなわち、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉは、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏよりも大きくなっている。
【００４５】
ここで、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉと、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏとの合計静電容量値Ｃｔ（＝入力側静電容量値Ｃｉ＋出力側静電容量値Ｃｏ）は、１μＦ以上であることが望ましい。また、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏが０．０１μＦ（１００００ｐＦ）以下であり、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉが１μＦ以上であることが望ましい。
【００４６】
〔出力用第２コンデンサとバリスタとの関係〕
出力用抵抗６３４の出力側に設けられる、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏと、バリスタ６３５のバリスタ静電容量値Ｃｖとは、Ｃｏ＞Ｃｖなる関係を有している。すなわち、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏは、バリスタ６３５のバリスタ静電容量値Ｃｖよりも大きくなっている。
【００４７】
［出力回路の周波数特性］
では、出力回路６３の周波数特性（濾波特性）について説明を行う。ここでは、最初に、出力用第２コンデンサ６３２の静電容量値（出力側静電容量値Ｃｏ）と出力回路６３のカットオフ周波数との関係について説明を行い、続いて、出力用第１コンデンサ６３１の静電容量値（入力側静電容量値Ｃｉ）と出力回路６３のカットオフ周波数との関係について説明を行う。なお、ここでは、ローパスフィルタＬＰＦ（出力用抵抗６３４および出力用第２コンデンサ６３２）だけでなく、出力用第１コンデンサ６３１やバリスタ６３５等を含む、出力回路６３全体のカットオフ周波数について述べる。
【００４８】
図４は、出力用第２コンデンサ６３２の静電容量値（出力側静電容量値Ｃｏ）と出力回路６３のカットオフ周波数との関係を示す図である。図４において、横軸は出力側静電容量値Ｃｏ（Ｆ）であり、縦軸はカットオフ周波数（ｋＨｚ）である。なお、ここでは、出力用第１コンデンサ６３１の静電容量値（入力側静電容量値Ｃｉ）を２２００ｐＦに、出力用抵抗６３４の出力抵抗値Ｒを４７０Ωに、バリスタ６３５のバリスタ静電容量値Ｃｖを１０５０ｐＦに、それぞれ固定した。そして、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏを、１０００ｐＦ（０．００１μＦ）〜１００μＦの範囲で変化させ、各条件におけるローパスフィルタとしてのカットオフ周波数を測定した。
【００４９】
図４より、出力側静電容量値Ｃｏの増大に伴って、出力回路６３のカットオフ周波数が徐々に低下していくことがわかる。また、出力側静電容量値Ｃｏが１μＦ以上となる領域では、カットオフ周波数がほぼ０になること、すなわち、出力回路６３がローパスフィルタとしての機能を果たさなくなることがわかる。さらに、この条件において、カットオフ周波数を２０ｋＨｚ以上とするためには、出力側静電容量値Ｃｏを０．０１μＦ（１００００ｐＦ）以下とするとよいこともわかる。
【００５０】
図５は、出力用第１コンデンサ６３１の静電容量値（入力側静電容量値Ｃｉ）と出力回路６３のカットオフ周波数との関係を示す図である。図５において、横軸は入力側静電容量値Ｃｉ（Ｆ）であり、縦軸はカットオフ周波数（ｋＨｚ）である。なお、ここでは、出力用第２コンデンサ６３２の静電容量値（出力側静電容量値Ｃｏ）を２２００ｐＦに、出力用抵抗６３４の出力抵抗値Ｒを４７０Ωに、バリスタ６３５のバリスタ静電容量値Ｃｖを１０５０ｐＦに、それぞれ固定した。そして、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉを、１０００ｐＦ（０．００１μＦ）〜１００μＦの範囲で変化させ、各条件におけるローパスフィルタとしてのカットオフ周波数を測定した。
【００５１】
図５より、入力側静電容量値Ｃｉを増大させても、出力回路６３のカットオフ周波数はほとんど変化していないことがわかる。また、この条件では、カットオフ周波数が７０ｋＨｚ程度に維持されることがわかる。
【００５２】
したがって、図４および図５より、出力用抵抗６３４の出力側に接続される出力用第２コンデンサ６３２の出力側静電容量値Ｃｏは、出力回路６３の周波数特性に大きな影響を与えるのに対し、出力用抵抗６３４の入力側に接続される出力用第１コンデンサ６３１の入力側静電容量値Ｃｉは、出力回路６３の周波数特性にほとんど影響を与えないことが理解される。これは、出力回路６３において、所望とするカットオフ周波数を確保しつつ、出力回路６３全体としての静電容量を増大させるためには、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉを大きくすればよいことを意味している。
【００５３】
［圧力検出装置による圧力検出動作］
では、圧力検出装置１による圧力検出動作について説明を行う。
圧力検出の対象となる機器（例えば内燃機関）が動作しているとき、圧電素子１０には、機器で発生した圧力が付与され、圧電素子１０では、受けた圧力に応じた電荷が生じる。圧電素子１０に生じた電荷は、電荷信号として電子回路基板２０に伝達される。電子回路基板２０に供給された電荷信号は、電子回路基板２０に設けられた集積回路５０（積分回路５１、増幅回路５２）および接続回路６０（出力回路６３、接地回路６２）と、ケーブル３（出力線３ｃ、接地線３ｂ）とを介し、出力信号としてＥＣＵ１００に出力される。この間、集積回路５０（積分回路５１および増幅回路５２）には、ケーブル３（受電線３ａ、接地線３ｂ）および接続回路６０（受電回路６１および接地回路６２）を介して、積分用オペアンプ５１０や増幅用オペアンプ５２０等を動作させるための電源電圧Ｖｃｃが供給される。
【００５４】
［電子回路基板（各回路）の動作］
続いて、電子回路基板２０に設けられた各回路の動作について説明を行う。
【００５５】
（出力信号を出力する場合）
上述した圧力検出動作において、電子回路基板２０では、集積回路５０に設けられた積分回路５１が、圧電素子１０から供給される電荷信号を積分して電圧信号に変換する。続いて、集積回路５０に設けられた増幅回路５２が、積分回路５１から供給される電圧信号を増幅する。増幅後の電圧信号は、電子回路基板２０の接続回路６０に設けられた出力回路６３（および接地回路６２）を介して、本体部２の外部に設けられたケーブル３に出力される。この間、出力回路６３では、入力されてくる増幅後の電圧信号がローパスフィルタ処理され、出力信号として出力される。したがって、ＥＣＵ１００には、カットオフ周波数以下の周波数を主成分とする出力信号が供給されることになる。
【００５６】
（出力側からサージ電圧が印加される場合）
例えば上述した圧力検出動作を実行している間に、ケーブル３等を介して、本体部２に内蔵される電子回路基板２０に対し、静電気放電（Electro-Static Discharge：ＥＳＤ）等に起因するサージ電圧が印加されることがある。
【００５７】
この場合、サージ電圧は、出力回路６３に設けられたバリスタ６３５に印加され、サージ電圧がバリスタ６３５のバリスタ電圧を超えると、バリスタ６３５には、サージ電圧に起因する電流（バリスタ電流）が流れる。すると、出力回路６３のローパスフィルタＬＰＦ（出力用抵抗６３４および出力用第２コンデンサ６３２）および出力用第１コンデンサ６３１に過大な電流が流れなくなるため、これら各素子が電気的に保護される。また、出力回路６３のローパスフィルタＬＰＦ等に過大な電流が流れないことから、本体部２内で出力回路６３に接続される集積回路５０にも過大な電流は流れなくなるため、集積回路５０を構成する各素子（積分用オペアンプ５１０や増幅用オペアンプ５２０を含む）も電気的に保護される。
【００５８】
ただし、出力回路６３に対し、例えばサージ電圧が複数回にわたって供給された場合に、バリスタ６３５が徐々に劣化し、オープンモードとなって故障することがある。このようにバリスタ６３５がオープンモードとなって故障した状態で、ケーブル３側からサージ電圧が印加された場合、出力回路６３において、バリスタ６３５を利用したサージ電圧の回避ができなくなってしまう。すると、電子回路で構成された集積回路５０に、サージ電圧が印加されることになってしまう。
【００５９】
ここで、本実施の形態の出力回路６３では、出力回路６３を構成する、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉを、カットオフ周波数とほぼ無関係に自由に設定することができる。そして、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉを、出力用第２コンデンサ６３２およびバリスタ６３５の合成静電容量値Ｃｃよりも大きな値（例えば１μＦ以上）に設定することで、印加されるサージ電圧に伴う電荷を、出力用第１コンデンサ６３１により多く蓄積することができる。このため、このような大容量の出力用第１コンデンサ６３１を設けない場合と比較して、集積回路５０に印加される電圧を低減することが可能となり、過電圧の印加に伴う集積回路５０の故障の発生を抑制することができる。
【００６０】
［第１の変形例］
なお、本実施の形態では、出力回路６３における出力側に、出力用第２コンデンサ６３２と並列にバリスタ６３５を接続していたが、これに限られるものではない。
図６は、出力回路６３の第１の変形例を示す図である。図６に示す出力回路６３では、バリスタ６３５に代えて、双方向ツェナーダイオード６３６とコンデンサ６３７とが接続されている。より具体的に説明すると、出力回路６３における出力側に、出力用第２コンデンサ６３２と並列に双方向ツェナーダイオード６３６が接続され、双方向ツェナーダイオード６３６と並列にコンデンサ６３７が接続されている。双方向ツェナーダイオード６３６と並列にコンデンサ６３７を接続した場合においても、バリスタ６３５と同等の耐サージ機能を奏することが可能となる。なお、双方向ツェナーダイオード６３６と並列にコンデンサ６３７を接続した構成は、バリスタ素子の等価回路であることから、本願における「バリスタ」の概念に実質的に含まれる。
【００６１】
［第２の変形例］
また、本実施の形態では、出力回路６３において、出力用抵抗６３４と出力用第２コンデンサ６３２とを用いて、ローパスフィルタＬＰＦを構成していたが、これに限られるものではない。
図７は、出力回路６３の第２の変形例を示す図である。図７に示す出力回路６３では、出力用抵抗６３４ではなく、インダクタ６３８を用いてローパスフィルタＬＰＦを構成している。より具体的に説明すると、この出力回路６３では、インダクタ６３８と出力用第２コンデンサ６３２とを用いて、ローパスフィルタＬＰＦを構成している。インダクタ６３８と出力用第２コンデンサ６３２とを用いた場合においても、インダクタ６３８のインダクタンスを適切に選択することにより、出力用抵抗６３４と出力用第２コンデンサ６３２とを用いた場合と同等の濾波機能を奏することが可能となる。
【００６２】
［第３の変形例］
さらに、第１の変形例と第２の変形例とを組み合わせること、すなわち、バリスタ６３５に代えて双方向ツェナーダイオード６３６およびコンデンサ６３７を設け、且つ、出力用抵抗６３４に代えてインダクタ６３８を設けた構成を採用してもかまわない。
【００６３】
［その他］
なお、本実施の形態では、受電回路６１、接地回路６２および出力回路６３のそれぞれに、フェライトビーズ（受電用フェライトビーズ６１３、接地用フェライトビーズ６２３、出力用フェライトビーズ６３３）を接続していたが、これに限られるものではない。フェライトビーズは、少なくとも接地回路６２に接続することが好ましく、受電回路６１および出力回路６３については接続してなくてもかまわない。
【００６４】
また、本実施の形態では、集積回路５０および接続回路６０を、共通のプリント配線板４０に実装することで、電子回路基板２０を構成していたが、これに限られるものではない。例えば集積回路５０と接続回路６０とを異なるプリント配線板に実装する構成を採用してもかまわない。
【実施例】
【００６５】
以下、実施例に基づき本発明を詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下の実施例に限定されるものではない。
本発明者は、出力回路６３の構成を異ならせた複数の圧力検出装置１を作製し、得られた各圧力検出装置１に対し、複数の電気的特性に基づく評価を行った。
【００６６】
では、各実施例（実施例１〜３）および各比較例（比較例１〜４）の圧力検出装置１（より具体的には出力回路６３）の構成について、説明を行う。
図８は、各実施例および各比較例の出力回路６３の構成を示す図である。ここで、図８（ａ）は実施例１〜３に、図８（ｂ）は比較例１に、図８（ｃ）は比較例２に、図８（ｄ）は比較例３、４に、それぞれ対応している。ただし、各実施例および各比較例の出力回路６３では、実施の形態とは異なり、出力用フェライトビーズ６３３を設けていない。
【００６７】
［実施例１］
図８（ａ）に示すように、実施例１の出力回路６３の構成は、出力用フェライトビーズ６３３が設けられていないことを除いて、実施の形態で説明したもの（図３参照）と同じである。
そして、実施例１の出力回路６３では、出力用第１コンデンサ６３１の入力側静電容量値Ｃｉを１μＦとし、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏを２２００ｐＦとし、出力用抵抗６３４の出力用抵抗値Ｒを４７０Ωとした。なお、これら出力用第１コンデンサ６３１の入力側静電容量値Ｃｉ、出力用第２コンデンサ６３２の出力側静電容量値Ｃｏ、および、出力用抵抗６３４の出力用抵抗値Ｒの大きさについては、後述する実施例２、３および比較例１〜４においても同じである。また、実施例１の出力回路６３では、バリスタ６３５として、バリスタ電圧が１２Ｖに、定格電圧が７．５Ｖに、クランプ電圧が２０Ｖに、そして静電容量すなわちバリスタ静電容量値Ｃｖが１０５０ｐＦに、それぞれ設定されたものを用いた。したがって、実施例１の出力回路６３では、合成静電容量値Ｃｃ（＝Ｃｏ＋Ｃｖ）が３２５０ｐＦとなっており、合計静電容量値Ｃｔ（＝Ｃｉ＋Ｃｏ）が１．００２２μＦとなっている。
【００６８】
［実施例２］
図８（ａ）に示すように、実施例２の出力回路６３の構成は、実施例１と同じであるが、バリスタ６３５の電気的特性が実施例１とは異なる。
そして、実施例２の出力回路６３では、バリスタ６３５として、バリスタ電圧が１２Ｖに、定格電圧が７．５Ｖに、クランプ電圧が２０Ｖに、そして静電容量すなわちバリスタ静電容量値Ｃｖが４００ｐＦに、それぞれ設定されたものを用いた。したがって、実施例２の出力回路６３では、合成静電容量値Ｃｃ（＝Ｃｏ＋Ｃｖ）が２６００ｐＦとなっており、合計静電容量値Ｃｔ（＝Ｃｉ＋Ｃｏ）が１．００２２μＦとなっている。
【００６９】
［実施例３］
図８（ａ）に示すように、実施例２の出力回路６３の構成は、実施例１、２と同じであるが、バリスタ６３５の電気的特性が実施例１、２とは異なる。
そして、実施例３の出力回路６３では、バリスタ６３５として、バリスタ電圧が８Ｖに、定格電圧が５．５Ｖに、クランプ電圧が１５Ｖに、そして静電容量すなわちバリスタ静電容量値Ｃｖが６５０ｐＦに、それぞれ設定されたものを用いた。したがって、実施例３の出力回路６３では、合成静電容量値Ｃｃ（＝Ｃｏ＋Ｃｖ）が２８５０ｐＦとなっており、合計静電容量値Ｃｔ（＝Ｃｉ＋Ｃｏ）が１．００２２μＦとなっている。
【００７０】
ここで、表１は、実施例１〜３のそれぞれで用いたバリスタ６３５の電気的特性を、一覧として示したものである。
【００７１】
【表１】
2019132645.tif 000003
【００７２】
表１から明らかなように、実施例１と実施例２とは、バリスタ静電容量値Ｃｖのみが異なり、実施例１よりも実施例２の方が小さい。また、実施例３は、実施例１、２と比べて、バリスタ電圧、定格電圧およびクランプ電圧が低く、バリスタ静電容量値Ｃｖは実施例１、２の間の値となっている。
【００７３】
［比較例１］
図８（ｂ）に示すように、比較例１の出力回路６３の構成は、バリスタ６３５が設けられていないことを除いて、実施例１〜３（図８（ａ）参照）と同じである。
【００７４】
［比較例２］
図８（ｃ）に示すように、比較例２の出力回路６３の構成は、バリスタ６３５に代えて（一方向）ツェナーダイオード６３９を設けた点を除いて、実施例１〜３（図８（ａ）参照）と同じである。
そして、比較例２の出力回路６３では、ツェナーダイオード６３９として、ツェナー電圧が５．６Ｖに、動作抵抗が６０Ωに、それぞれ設定されたものを用いた。なお、ツェナーダイオード６３９の、ツェナー電圧および動作抵抗の大きさについては、後述する比較例３、４においても同じである。
【００７５】
［比較例３］
図８（ｄ）に示すように、比較例３の出力回路６３の構成は、バリスタ６３５に代えてツェナーダイオード６３９およびコンデンサ６３７を設けた点を除いて、実施例１〜３（図８（ａ）参照）と同じである。また、比較例３の出力回路６３の構成は、比較例２の出力回路６３の構成（図８（ｃ）参照）に対し、コンデンサ６３７をツェナーダイオード６３９と並列に接続したもの、とみなすこともできる。
そして、比較例３の出力回路６３では、コンデンサ６３７として、その静電容量値Ｃｘが４３０ｐＦに設定されたものを用いた。したがって、比較例３の出力回路６３では、合成静電容量値Ｃｃ（ここでは＝Ｃｏ＋Ｃｘ）が２６３０ｐＦとなっており、合計静電容量値Ｃｔ（＝Ｃｉ＋Ｃｏ）が１．００２２μＦとなっている。
【００７６】
［比較例４］
図８（ｄ）に示すように、比較例４の出力回路６３の構成は、比較例３と同じであるが、コンデンサ６３７の電気的特性が比較例３とは異なる。
そして、比較例４の出力回路６３では、コンデンサ６３７として、その静電容量値Ｃｘが０．１μＦ（１００００ｐＦ）に設定されたものを用いた。したがって、比較例４は、比較例３と比べて、コンデンサ６３７の静電容量値Ｃｘが大きい。
【００７７】
［評価方法］
続いて、電気的特性による評価方法について説明を行う。今回は、電気的特性として、ＢＣＩ（Bulk Current Injection）試験、ＥＳＤ（Electro-Static Discharge）試験および周波数特性による評価を行った。以下、各評価方法について説明を行う。
【００７８】
［ＢＣＩ試験］
まず、各圧力検出装置１の評価に用いたＢＣＩ試験の方法について、簡単に説明を行う。
ＢＣＩ試験は、自動車のＥＭＣ（Electromagnetic Compatibility）規格のうち、ＥＭＳ（Electromagnetic Susceptibility）に対応するイミュニティ規格として定められたものである。この試験方法は、例えばＩＳＯ１１４５２−４：２０１１に規定されている。
【００７９】
なお、今回は、圧力検出装置１の筐体３０を、外部と絶縁した状態でＢＣＩ試験を行った。ここで、ケーブル３の長さは１ｍとした。また、ＢＣＩ試験における、ケーブル３に対するノイズの印加は、筐体３０から１５０ｍｍとなる位置に対して行った。さらに、ケーブル３に印加するノイズをＡＭ変調方式で作成するとともに、印加するノイズの周波数範囲を、１ＭＨｚ以上１０００ＭＨｚ（１ＧＨｚ）以下とした。そして、ケーブル３にノイズが印加された状態で、電子回路基板２０に設けられた出力用端子６３０と接地用端子６２０との間の電圧の変動量（以下では、出力電圧変動量と称する）を測定した。なお、ＩＳＯ１１４５２−４：２０１１では、印加するノイズの周波数範囲が１ＭＨｚ〜４００ＭＨｚと定められており、今回は、これよりも広い周波数範囲で測定を行うこととした。
【００８０】
図９は、各実施例および各比較例のＢＣＩ試験結果を示す図である。ここで、図９（ａ）は実施例１の結果を、図９（ｂ）は実施例２の結果を、図９（ｃ）は実施例３の結果を、図９（ｄ）は比較例１の結果を、図９（ｅ）は比較例２の結果を、図９（ｆ）は比較例３の結果を、図９（ｇ）は比較例４の結果を、それぞれ示している。なお、図９（ａ）〜（ｇ）のそれぞれにおいて、横軸が周波数（１ＭＨｚ〜１０００ＭＨｚ）となっており、縦軸が出力電圧変動量（Ｖ）となっている。また、図９（ａ）〜（ｇ）のそれぞれにおいて、実線はプラス側の変動量（「最大値」と称する）を、破線はマイナス側の変動量（「最小値」と称する）を、それぞれ示している。
【００８１】
実施例１〜３では、出力電圧変動量の最大値および最小値が、ともに±０．０２Ｖの範囲内に収まっている。一方、比較例１〜３では、出力電圧変動量の最大値および／または最小値が、±０．０５Ｖ以上となる周波数が存在している。これに対し、比較例４では、出力電圧変動量の最大値および最小値が、実施例１〜３と同じく、ともに±０．０２Ｖの範囲内に収まっている。
【００８２】
したがって、ＢＣＩ試験を行った結果、実施例１〜３および比較例４については、良好な結果が得られた。これに対し、比較例１〜３については、良好な結果が得られなかった。
【００８３】
バリスタ６３５を出力回路６３に組み込むことにより、ＢＣＩ試験の結果が良好となった理由としては、次のことが考えられる。
図１０は、各実施例で用いたバリスタ６３５の周波数特性を示している。ここで、図１０（ａ）は静電容量の周波数特性を示しており、横軸は周波数（ＭＨｚ）であり、縦軸は静電容量値（ｐＦ）である。また、図１０（ｂ）はインピーダンスの周波数特性を示しており、横軸は周波数（ＭＨｚ）であり、縦軸はインピーダンス（Ω）である。なお、図１０（ａ）、（ｂ）では、各実施例で用いたバリスタ６３５のそれぞれのバリスタ静電容量値Ｃｖ（実施例１ではＣｖ＝１０５０ｐＦ、実施例２ではＣｖ＝４００ｐＦ、実施例３ではＣｖ＝６５０ｐＦ）を表示している。
【００８４】
図１０（ａ）より、１ＭＨｚ〜１０００ＭＨｚの範囲において、各実施例で用いたバリスタ６３５は、静電容量の周波数依存性が小さいことがわかる。また、図１０（ｂ）、各実施例で用いたバリスタ６３５には、インピーダンスの周波数依存性があることがわかる。
【００８５】
ここで、図９（ｄ）に示す比較例１（バリスタ“なし”の場合）のＢＣＩ試験結果に着目すると、７００ＭＨｚ付近でプラス方向に出力電圧変動量が大きくなっていることがわかる。これに対し、図９（ａ）〜（ｃ）に示す実施例１〜３のＢＣＩ試験結果では、７００ＭＨｚ付近での出力電圧変動がほぼ存在していないことがわかる。このことは、バリスタ６３５が、７００ＭＨｚ付近のノイズを抑制していることを表しているものと考えられる。
【００８６】
このようにノイズを抑制することができた要因には、バリスタ６３５のインピーダンスの周波数特性に関係していると考えられる。ここで、７００ＭＨｚでのバリスタ６３５のインピーダンスを参照すると、実施例１（Ｃｖ＝１０５０ｐＦ）のときには４Ω程度、実施例２（Ｃｖ＝４００ｐＦ）および実施例３（Ｃｖ＝６５０ｐＦ）の時には２Ω程度と、インピーダンスが小さな値となっている。したがって、７００ＭＨｚのノイズが侵入してきた場合においては、バリスタ６３５がノイズをＧＮＤに逃がしてくれるため、ノイズによる出力電圧の変動を抑制できたものと推測される。
【００８７】
［ＥＳＤ試験］
次に、各圧力検出装置１の評価に用いたＥＳＤ試験の方法について、簡単に説明を行う。
ＥＳＤ試験には、各種モデルが存在するが、ここでは、人体に蓄積された電荷がＥＳＤを起こす場合の試験モデルである、ＨＢＭ（Human Body Model：人体モデル）を採用した。なお、この試験方法は、例えばＩＥＣ６１０００−４−２に規定されている。
【００８８】
なお、今回は、使用する抵抗の抵抗値を３３０Ω、使用するコンデンサの静電容量値を１５０ｐＦとし、圧力検出装置１の筐体３０に印加するＥＳＤ電圧を８ｋＶとした。この場合、ＥＳＤ電圧を印加した際に供給される電荷の量は、Ｑ＝ＣＶ＝１５０ｐＦ×８ｋＶ＝１．２μＣとなる。
【００８９】
ＥＳＤ試験を行った結果、実施例１〜３および比較例２〜４については、圧力検出装置１の故障は生じなかった。これに対し、比較例１については、圧力検出装置１の故障、より具体的には、電子回路基板２０に実装される集積回路５０に、ショートモードとなる故障が生じた。
【００９０】
［周波数特性］
続いて、各圧力検出装置１の周波数特性について説明を行う。
表２は、各実施例および各比較例の圧力検出装置１（より具体的には出力回路６３）のローパスフィルタとしてのカットオフ周波数を、一覧として示したものである。
【００９１】
【表２】
2019132645.tif 000004
【００９２】
表２から明らかなように、実施例１〜３および比較例１〜３では、カットオフ周波数が７０ｋＨｚ〜９０ｋＨｚの範囲内となっており、２０ｋＨｚよりも高くなっている。これに対し、比較例４では、カットオフ周波数が３．２６ｋＨｚとなっており、２０ｋＨｚよりも低くなっている。これは、比較例４では、出力用第２コンデンサ６３２に、出力用第２コンデンサ６３２（２２００ｐＦ）よりも容量が大きいコンデンサ６３７（０．１μＦ）を並列に接続したことにより、出力回路６３の濾波特性が変わってしまった（カットオフ周波数が低下した）ことに起因するものと考えられる。
【００９３】
［総合評価］
表３は、各実施例および各比較例と、上述した、ＢＣＩ試験、ＥＳＤ試験および周波数特性の各結果との関係を、一覧として示したものである。
【００９４】
【表３】
2019132645.tif 000005
【００９５】
表３から明らかなように、実施例１〜３は、ＢＣＩ試験、ＥＳＤ試験および周波数特性の三者が、すべて「良」となった。これに対し、比較例１は、周波数特性は「良」であるものの、ＢＣＩ試験およびＥＳＤ試験の二者が「不良」となった。また、比較例２は、ＥＳＤ試験および周波数特性は「良」であるものの、ＢＣＩ試験は「不良」となった。さらに、比較例３も、ＥＳＤ試験および周波数特性は「良」であるものの、ＢＣＩ試験は「不良」となった。さらにまた、比較例４は、ＢＣＩ試験およびＥＳＤ試験は「良」であるものの、周波数特性は「不良」となった。このように、比較例１〜４は、ＢＣＩ試験、ＥＳＤ試験および周波数特性の３つの評価基準のうち、少なくともいずれか１つが「不良」となった。
【符号の説明】
【００９６】
１…圧力検出装置、２…本体部、３…ケーブル、１０…圧電素子、２０…電子回路基板、３０…筐体、４０…プリント配線板、５０…集積回路、５１…積分回路、５２…増幅回路、６０…接続回路、６１…受電回路、６２…接地回路、６３…出力回路、６３１…出力用第１コンデンサ、６３２…出力用第２コンデンサ、６３３…出力用フェライトビーズ、６３４…出力用抵抗、６３５…バリスタ、１００…電子制御ユニット（ＥＣＵ）
【図１】
2019132645.tif 000006
【図２】
2019132645.tif 000007
【図３】
2019132645.tif 000008
【図４】
2019132645.tif 000009
【図５】
2019132645.tif 000010
【図６】
2019132645.tif 000011
【図７】
2019132645.tif 000012
【図８】
2019132645.tif 000013
【図９】
2019132645.tif 000014
【図１０】
2019132645.tif 000015