(57)【要約】      （修正有）【課題】オペアンプを用いた非反転増幅回路の利得を決定する分圧抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルする増幅回路を提供する。【解決手段】第１の抵抗Ｒ１と第２の抵抗Ｒ２とを備えた分圧抵抗２と、第１の抵抗と第２の抵抗との間に入力が接続された演算増幅器１とを備えた増幅回路において、第１の抵抗と第２の抵抗とを相互回路的に入れ替える入替手段３と、入替手段を制御し、第１の抵抗と第２の抵抗との１／ｆ雑音をキャンセルする制御手段ＣＬＫを設けた。【選択図】図２
2019129399.tif 000002
【特許請求の範囲】
【請求項１】
第１の抵抗と第２の抵抗とを備えた分圧抵抗と、前記第１の抵抗と第２の抵抗との間に入力が接続された演算増幅器とを備えた増幅回路であって、
前記第１の抵抗と第２の抵抗とを相互回路的に入れ替える入替手段と、前記入替手段を制御し、前記第１の抵抗と第２の抵抗との１／ｆ雑音をキャンセルする制御手段を設けたことを特徴とする増幅回路。
【請求項２】
前記入替手段は、スイッチからなることを特徴とする請求項１記載の増幅回路。
【請求項３】
前記スイッチは、前記第１の抵抗と第２の抵抗の極性を入れ替えることを特徴とする請求項３記載の増幅回路。
【請求項４】
前記第１の抵抗の入力側を基準電圧入力端子に接続し、前記第２の抵抗の入力側を前記演算増幅器の出力側に接続し、前記第１の抵抗と第２の抵抗の出力側を前記演算増幅器の反転入力端子に接続し、前記演算増幅器の非反転入力に外部電圧入力端子を接続したことを特徴とする請求項１から３のいずれか１項に記載の増幅回路。
【請求項５】
前記第１の抵抗の入力側を外部電圧入力端子に接続し、前記第２の抵抗の入力側を前記演算増幅器の出力側に接続し、前記第１の抵抗と第２の抵抗の出力側を前記演算増幅器の反転入力端子に接続し、前記演算増幅器の非反転入力に基準電圧入力端子を接続したことを特徴とする請求項１から３のいずれか１項に記載の増幅回路。
【請求項６】
前記演算増幅器は、全差動演算増幅器からなり、
前記全差動演算増幅器の正の出力電圧を第１の抵抗と第２の抵抗とで分圧し、その分圧電圧を当該全差動演算増幅器の反転入力端子に接続する第１の負帰還ループと、
前記全差動演算増幅器の負の出力電圧を第３の抵抗と第４の抵抗とで分圧し、その分圧電圧を当該全差動演算増幅器の非反転入力端子に接続する第２の負帰還ループとを備え、
前記入替手段は、前記第１の抵抗と第２の抵抗とを相互回路的に入れ替える第１の入替部と、前記第３の抵抗と第４の抵抗とを相互回路的に入れ替える第２の入替部からなり、前記制御手段は、前記第１の入替部及び第２の入替部を制御し、前記第１の抵抗と第２の抵抗との１／ｆ雑音及び前記第３の抵抗と第４の抵抗との１／ｆ雑音をキャンセルすることを特徴とする請求項１記載の増幅回路。
【請求項７】
前記第１の入替部及び第２の入替部は、スイッチからなることを特徴とする請求項６記載の増幅回路。
【請求項８】
前記スイッチは、第１の抵抗から第４の抵抗の極性を入れ替えることを特徴とする請求項７記載の増幅回路。
【請求項９】
前記請求項１から８のいずれか１項に記載の増幅回路を備えたことを特徴とするセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分圧抵抗を備えた増幅回路に関する。
【背景技術】
【０００２】
図１１は、従来の非反転増幅回路を示す図である。
【０００３】
従来の非反転増幅回路は、オペアンプ１０１と、抵抗Ｒ１と抵抗Ｒ２とからなる分圧抵抗１０２とを備える。
前記抵抗Ｒ１は、基準電圧Ｖｒｅｆと前記オペアンプ１０１の負入力との間に接続され、前記抵抗Ｒ２は、前記オペアンプ１０１の出力と非反転増幅回路の出力部Ｖｏｕｔとの間から当該オペアンプ１０１の負入力への負帰還ループ（フィードバックループ）内に接続される。
前記オペアンプ１０１の正入力は、非反転増幅回路の入力部Ｖｉｎに接続される。
図１２は、図１１に示す従来の非反転増幅回路におけるオペアンプの変形例を示す図である。
図１１では、オペアンプ１０１ａ，１０１ｂと、スイッチ１０３ａ，１０３ｂとを備えている。オペアンプ１０１ａで発生する低周波成分雑音（以下、「１／ｆ雑音」と記載する。）は、等価な雑音源１０４でモデル化されている。オペアンプ１０１ａで発生する１／ｆ雑音をチョッピング周波数（ＣＬＫ）で変調すること、即ち前記スイッチ１０３ａ，１０３ｂにて周期的に切り替えて入力Ｖｉｎ+ラインと入力Ｖｉｎ-ラインとに１／ｆ雑音を分散して相殺することで、低周波領域でのオペアンプ１０１ａ，１０１ｂの１／ｆ雑音がキャンセルされる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許第４９４７１３５号明細書
【特許文献２】特開２００７−０４９２８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１は、オペアンプそのものに関する技術であり、この技術を上述した図１１の従来のオペアンプに適用することで、当該非反転増幅回路のオペアンプ由来の１／ｆ雑音を低減できる。
また、上述した図１２相当の上記特許文献２に示されている技術（当該特許文献の図２）は、オペアンプを使用した負帰還アンプにも適用可能であり、負帰還ループを備えた負帰還アンプ中で使用しているオペアンプ由来の１／ｆ雑音を低減できる。
しかしながら、これらの特許文献１及び２にて開示された技術では、負帰還アンプのゲインを決定する第１の抵抗素子及び第２の抵抗素子（上述した「抵抗Ｒ１と抵抗Ｒ２」に相当）の電流ゆらぎに由来する雑音（１／ｆ雑音）を低減することはできないものであった。
さらに、増幅回路を集積回路内で構成した場合においては、印加電圧に対する抵抗値の線形性が良く、適切なシート抵抗を有する多結晶シリコン (ポリシリコン) 抵抗が多用される。しかしながら、この多結晶シリコン抵抗は、例えば金属皮膜抵抗と比べて１／ｆ雑音が大きいという課題がある。
抵抗素子の１／ｆ雑音は、回路シミュレータにおいて、電流雑音として、例えば以下の数式（１）ようにモデル化されている。
【０００６】
【数１】
2019129399.tif 000003
【０００７】
上記数式（１）からなる１／ｆ雑音電流の説明は、以下の通りである。なお、１／ｆ雑音電流の単位は［Ａ２］である。
ＫＦ： フリッカー雑音係数 (素子の種類によって変わる係数)
Ｉ： 抵抗に流れているＤＣ電流
ｆ： 周波数
Ｌ： 抵抗の長さ
Ｗ： 抵抗の幅
Δｆ： 周波数帯域
この数式（１）からわかるように、電流雑音を小さくするには抵抗素子の面積を大きくすることが有効であるが、面積を大きくすると集積回路の1チップ当たりのコストが高くな
るという欠点がある。
本発明は、以上のような事情を鑑みてなされたものであり、その目的は、分圧抵抗を構成する第１の抵抗及び第２の抵抗の抵抗値を大きくすることなく（集積回路においては面積を大きくすることなく）、且つ簡易な回路構成で、第１の抵抗及び第２の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルする増幅回路を提供するものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、第１の抵抗と第２の抵抗とを備えた分圧抵抗と、前記第１の抵抗と第２の抵抗との間に入力が接続された演算増幅器とを備えた増幅回路であって、前記第１の抵抗と第２の抵抗とを相互回路的に入れ替える入替手段と、前記入替手段を制御し、前記第１の抵抗と第２の抵抗との１／ｆ雑音をキャンセルする制御手段とを設けたことを特徴とするものである。
【発明の効果】
【０００９】
上記のように構成された増幅回路によれば、入替手段と制御手段とを設けたことで、分圧抵抗を構成する第１の抵抗及び第２の抵抗の抵抗値を大きくする必要が無く且つ簡易な回路構成で、第１の抵抗及び第２の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。
【図面の簡単な説明】
【００１０】
【図１】分圧抵抗における抵抗値の差と１／ｆ雑音の大きさとの相関図である。
【図２】本発明の第１実施形態からなる増幅回路を示す図である。
【図３】図２に示す増幅回路における入替手段の具体例を示す図である。
【図４】本発明の第１実施形態からなる増幅回路の変形例を示す図である。
【図５】本発明の第２実施形態からなる増幅回路を示す図である。
【図６】本発明の第３実施形態からなる増幅回路を示す図である。
【図７】分圧抵抗の比の変動を示す波形図である。
【図８】分圧抵抗の比を従来の非反転増幅回路に適用した際の波形図である。
【図９】本発明の第１実施形態の入替手段及び制御部によるチョッピングを適用した際の波形図である。
【図１０】本発明の第１実施形態の入替手段及び制御部、更にはＬＰＦによるチョッピングを適用した際の波形図である。
【図１１】従来の増幅回路を示す図である。
【図１２】図１１に示す従来の増幅回路におけるオペアンプの変形例を示す図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、本発明を実施するための最良の形態について、説明する。本発明の実施形態では、抵抗の電流雑音 (電流の揺らぎ) を抵抗値の揺らぎと見なして
動作の説明を行う。
【００１２】
その理由は、次の通りである。
上述した数式（１）よると、１／ｆ雑音電流はＤＣ電流Ｉに比例している。
Ｉ＝Ｖ／Ｒであるため、理想のＤＣ電圧Ｖを印可したときに、ＤＣ電流に比例した電流雑音が発生するということは、抵抗値が変動していることと等価となることに基づく。
【００１３】
図１に、分圧抵抗における第１の抵抗と第２の抵抗との抵抗値の差と１／ｆ雑音の大きさとの相関図を示す。
【００１４】
本発明を数式（２）、本発明の近似式を数式（３）、従来例を数式（４）で示す。
【００１５】
オペアンプの雑音と抵抗の熱雑音を考慮しない場合、ゲイン誤差＝１／ｆ雑音の大きさとなる。αが１よりも小さい領域では、１／ｆ雑音を小さくすることができる。
【００１６】
図１１に示した従来の非反転増幅回路においては、通常、当該増幅回路としての許容される出力雑音電圧、入力電圧のＤＣレベルから、許容できるゲイン誤差（抵抗比）を算出し、その許容できるゲイン誤差の範囲内とする分圧抵抗を設定する。即ち、抵抗比が１±α（α＝ずれ量）の範囲で変動する分圧抵抗（第２の抵抗Ｒ２／第１の抵抗Ｒ１の比）を設定する。
ここで、図１１の従来の非反転増幅回路で、第１の抵抗Ｒ１と第２の抵抗Ｒ２の比が１から（１＋α）に変動した場合を考える。
【００１７】
この時、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ ＝｛１＋（１＋α）｝×Ｖｉｎ ＝ （２＋α）×Ｖｉｎ
となる。
この場合、オペアンプ１０１による雑音及び、第１の抵抗Ｒ１と第２の抵抗Ｒ２の熱雑音がないものとすると、非反転増幅回路の出力雑音Ｖｎｏｕｔ（Ｖｏｕｔと区別して表現する）は、
Ｖｎｏｕｔ ＝ αＶｉｎ
となる。
【００１８】
この非反転増幅回路の入力電圧の最大値をＶｉｎｍａｘ（Ｖｉｎと区別して表現する）、非反転増幅回路に許容できる出力雑音の最大値をＶｎｏｕｔｍａｘ（Ｖｏｕｔと区別して表現する）とすると、
α＜ Ｖｎｏｕｔｍａｘ／Ｖｉｎｍａｘ
の関係を満たさなければならない。
【００１９】
本発明では、この関係式が、
（１／２）×α２＜｛ Ｖｎｏｕｔｍａｘ／Ｖｉｎｍａｘ｝
α＜√｛２×（Ｖｎｏｕｔｍａｘ／Ｖｉｎｍａｘ) ｝
となる。
【００２０】
数値例として、
入力電圧の最大値Ｖｉｎｍａｘ＝１Ｖ、許容できる出力雑音電圧の最大値をＶｎｏｕｔｍａｘ＝１ｕＶとすると、
従来例では、
α＜１×１０−６
でなければならない。
【００２１】
一方、本発明では、
α＜√（２×１０−６）
α＜１．４×１０−３
を満たせば良いことになる。
【００２２】
本発明の実施形態による抵抗値差（電流雑音）は、実測値として１Ｈｚで１０−８〜１０−５になる。但し、電流雑音の大きさは、抵抗の材質や製造条件により大きく異なるため、上記数値は一例である。
【００２３】
本発明は、後述する数式（３）から考えると、αが１よりも小さければ、効果的に抵抗変動をキャンセルできるものであります。
【００２４】
ちなみに、抵抗値差（電流雑音）：１／ｆ雑音は、第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗値のずれαの変動により発生するので、抵抗値Ｒそのものはいくらでも構わない。
【００２５】
後述する数式（２）を計算すると、Ｒがキャンセルされることがわかる。実際に設計する際は、消費電力と熱雑音の兼ね合いから、Ｒ＝数十Ω〜数百ｋΩを設定することが多い。
【００２６】
そもそも、抵抗値差は、半導体チップ内に拡散によって形成される抵抗素子からなるポリシリコン自体に、当該抵抗素子内の結晶粒界に多くの格子欠陥が存在し、キャリアがトラップ・リリースされることで、見かけのキャリア移動度が変動します。この移動度の変動が抵抗値の変動となり、電流雑音として観測されます。第１の抵抗Ｒ１と第２の抵抗Ｒ２でそれぞれ独立にこの現象が発生していることから、それぞれの抵抗の抵抗値の変動に差が生じている、ということになる。
［第１実施形態］
図１は、本発明の第１実施形態からなる増幅回路（非反転増幅回路）を示す図である。
第１実施形態からなる非反転増幅回路は、オペアンプ１と、抵抗Ｒ１と抵抗Ｒ２とからなる分圧抵抗Ｒ２とを備える。
前記抵抗Ｒ１は、基準電圧Ｖｒｅｆと前記オペアンプ１の負入力との間に接続され、前記抵抗Ｒ２は、前記オペアンプ１の出力と非反転増幅回路の出力部Ｖｏｕｔとの間から当該オペアンプ１の負入力への負帰還ループ（フィードバックループ）内に接続される。
前記オペアンプ１の正入力は、非反転増幅回路の入力部Ｖｉｎに接続される。３は第１の抵抗Ｒ１と第２の抵抗Ｒ２とを回路上入れ替える切替を行う入替手段であり、ＣＬＫは該入替手段３を制御する制御手段である。
前記第１の抵抗Ｒ１と第２の抵抗Ｒ２との抵抗値は、設計上、Ｒ１＝Ｒ２に設定する。その理由は、以下の雑音キャンセルを行うための必須要件であるからである。これに伴い、当該非反転増幅回路のゲインは、「２」となる。
前記第１の抵抗Ｒ１と第２の抵抗Ｒ２が、Ｒ１＝Ｒ２＝Ｒの場合、この非反転増幅回路の増幅率は計算上（１＋Ｒ２／Ｒ１）＝２となる。
しかしながら、実際には、上述した発明が解決しようとする課題の欄にも記載したように、前記第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値に揺らぎがあるため、増幅率に揺らぎが発生する。
該増幅率が揺らぐということは、一定の電圧を入力していても出力が揺らぐということになり、その結果、出力に揺らぎが付加される、即ち雑音が付加されることと等価になる。しかも、増幅率の揺らぎは、入力電圧Ｖｉｎが大きいほど出力雑音が大きくなるという性質があり、一般的に言われる雑音（例えば、スイッチングノイズなどの固定のノイズ）とは異なる。
例として、Ｒ１＝Ｒ, Ｒ２＝（１＋α）Ｒとなった場合を考えると、第１の抵抗Ｒ１と第２の抵抗Ｒ２を入れ替えた時の、１周期の増幅率の平均値Ｇａｖｅは下記数式（５）となる。
【００２７】
【数２】
2019129399.tif 000004
【００２８】
数値例として、α＝０．０１、即ちＲ１とＲ２の相対値が＋１％変動した場合を計算すると、Ｇａｖｅ≒２．００００５となる。
言い換えれば、抵抗値＋１％の変動でＧ＝２．０１になるはずが、抵抗を入れ替えて平均化することにより、２．００００５になる。
本実施形態によれば、第１の抵抗Ｒ１と第２の抵抗Ｒ２の面積を大きくすることなく、入替手段３と制御手段ＣＬＫとによる回路動作により、抵抗比の変動分、即ち抵抗の電流雑音をキャンセルできることとなり、周期Ｔよりもゆっくりな抵抗変動 （１/ｆ雑音） を
キャンセルできる。
上記構成によれば、反転増幅回路に入替手段３と制御手段ＣＬＫとを設けたことで、分圧抵抗２を構成する第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値を大きくする必要が無く、１チップ化された集積回路においては面積を大きくすることなく、且つ簡易な回路構成で、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。
よって、１／ｆ雑音を抑制しつつ、出力信号Ｖｏｕｔの極性を非反転する非反転増幅回路とすることができる。
以下、本実施の形態を数式で説明すると、以下の通りとなる。
結論からすれば、電流雑音に起因するゲイン変動分に対し、抵抗比変動の割合αは１よりも小さいので、１周期で平均化すると、変動分αが自乗されるので、ゲインに与える影響がほぼキャンセルされることになる。
【００２９】
【数３】
2019129399.tif 000005
【００３０】
以下、入替手段３と制御手段ＣＬＫの動作を説明する。
【００３１】
入替手段３は、切り替えスイッチ：１組 (例えば、ＳＷ：４個)からなる。
制御手段ＣＬＫは、前記切り替えスイッチの切替周期を制御するものであり、ＣＬＫ＝ＬとＨで各抵抗（第１の抵抗Ｒ１と第２の抵抗Ｒ２）に印可される電圧が逆になっても、ゲイン変動をキャンセルできる。
図３に入替手段３を構成する極性切り替えスイッチＳＷ：４個の具体例を示す。
該ＳＷ４個の構成によれば、回路がシンプルになる。すなわち、第１の抵抗Ｒ１と第２の抵抗Ｒ２の電流が流れる方向を一定に保つ（同じ方向に保つ）ようなＳＷ：８個を設けるような機構は不要であり、スイッチ数の低減に伴う回路の簡素化が図れる。
【００３２】
さらに詳細に説明すると、第１の抵抗Ｒ１と第２の抵抗Ｒ２に流れる電流の向きをＣＬＫ＝ＬとＣＬＫ＝Ｈとで逆にすればＳＷ：４個となり、第１の抵抗Ｒ１と第２の抵抗Ｒ２に流れる電流の向きＣＬＫ＝ＬとＣＬＫ＝Ｈとで合わせればＳＷ：８個となる。
ここで、第１の抵抗Ｒ１と第２の抵抗Ｒ２に流れる電流の向きを逆としても、合わせても、１／ｆ雑音のキャンセルは可能であり、１／ｆ雑音のキャンセルの効果が同じなら、ＳＷ：４個の方が簡素化できて有利であることは言うまでもない。
【００３３】
図４は、本発明の第１実施形態からなる非反転増幅回路の変形例を示す図である。
【００３４】
本変形例においては、図２に示す非反転増幅回路と基本同じ構成であり、相違点のみ説明する。
本変形例からなる非反転増幅回路は、オペアンプ１と非反転増幅回路の出力端子Ｖｏｕｔとの間にローパスフィルタＬＰＦを追加している。
【００３５】
ＬＰＦのカットオフ周波数をチョッピング周波数ＣＬＫよりも低くすると、ＣＬＫで変調された１／ｆ雑音を抑圧することができる。これは、ＣＬＫ周期中で平均化することと同様の効果がある。
［第２実施形態］
図５は、本発明の第２実施形態からなる反転増幅回路を示す図である。
本第２実施形態からなる反転増幅回路においては、図４に示す非反転増幅回路を応用した構成であり、相違点のみ説明する。
本第２実施形態からなる反転増幅回路は、図４に示す非反転増幅回路の入力端子Ｖｉｎと基準電圧Ｖｒｅｆとを入れ替える（即ち、端子に入力する電圧を入れ替える）ことで、反転増幅回路としたものである。
即ち、分圧抵抗を構成する第１の抵抗Ｒ１と第２の抵抗Ｒ２のうち、負帰還ループと異なる側に配置された第１の抵抗Ｒ１の入力側に入力端子Ｖｉｎが接続され、オペアンプ１の正入力に基準電圧Ｖｒｅｆが接続された構成である。
該構成からなる反転増幅回路のゲインは「−１」である。
該構成によれば、反転増幅回路に入替手段３と制御手段ＣＬＫとを設けたことで、分圧抵抗を構成する第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値を大きくする必要が無く、集積回路においては面積を大きくすることなく、且つ簡易な回路構成で、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。
よって、１／ｆ雑音を抑制しつつ、出力信号Ｖｏｕｔの極性を反転する反転増幅回路とすることができる。
また、入替手段３において、第１実施形態同様、極性切り替えスイッチＳＷ：４個で構成することで、スイッチ数を低減し、更に簡素化できることは言うまでもない。
［第３実施形態］
図６は、本発明の第３実施形態からなる全差動増幅回路を示す図である。
本第３実施形態からなる全差動増幅回路は、全差動オペアンプ１１の一方の入力と他方の入力のそれぞれ異なる分圧抵抗１２ａ，１２ｂの分圧値が入力されるように接続され、一方の分圧抵抗１２ａの第１の抵抗Ｒ１と他方の分圧抵抗１２ｂの第３の抵抗Ｒ３とが帰還ループ（フィードバックループ）に接続され、一方の分圧抵抗１２ａの第２の抵抗Ｒ２は入力が一方の入力端子ＶＩＮＮに接続され出力が全差動オペアンプ１１の一方の入力に接続され、他方の分圧抵抗１２ｂの第４の抵抗Ｒ４は入力が他方の入力端子ＶＩＮＰに接続され出力が全差動オペアンプ１１の他方の入力に接続され、当該全差動オペアンプ１１の2つの出力がローパスフィルタＬＰＦを介して２つの出力端子ＶＯＵＴＰ，ＶＯＵＴＮに
接続されてなる構成である。
上記第１の抵抗Ｒ１〜第４の抵抗Ｒ４の抵抗値は、Ｒ１＝Ｒ２＝Ｒ３＝Ｒ４であり、この時のゲインは「１」である。
該構成によれば、全差動増幅回路に入替手段１３と制御手段ＣＬＫとを設けたことで、分圧抵抗１２ａ，１２ｂを構成する第１の抵抗Ｒ１〜第４の抵抗Ｒ４の抵抗値を大きくする必要が無く、集積回路においては面積を大きくすることなく、且つ簡易な回路構成で、第１の抵抗Ｒ１〜第４の抵抗Ｒ４の電流ゆらぎに由来する１／ｆ雑音をキャンセルできる。よって、１／ｆ雑音を抑制しつつ、出力コモンモード電圧を一定に保つ用途に使用可能な全差動増幅回路とすることができる。
また、入替手段１３を構成する２つの入替部１３ａ，１３ｂについて、各々1つの入替部
を極性切り替えスイッチＳＷ：４個で構成することで、第１実施形態或いは第２実施形態同様、スイッチ数を低減し、更に簡素化できることは言うまでもない。
【００３６】
図７は、抵抗比が１±αの範囲で変動する分圧抵抗の比（Ｒ２／Ｒ１）の変動を示す波形図である。図８は、図７の分圧抵抗の比を図１１の従来の非反転増幅回路に適用した際の波形図である。図９は、図２の非反転増幅回路の入替手段及び制御部によるチョッピングを適用した際の波形図である。図１０は、図４の非反転増幅回路のＬＰＦを通過させた後の波形図である。
【００３７】
なお、上述した第１実施形態と第２実施形態は、第１の抵抗及び第２の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルするものであり、オペアンプ１の直流オフセット電圧のキャンセル機能を備えるものではありません。また、上述した第３実施形態は、第１の抵抗，第２の抵抗，第３の抵抗，第４の抵抗の電流ゆらぎに由来する１／ｆ雑音をキャンセルするものであり、全差動オペアンプ１１の直流オフセット電圧のキャンセル機能を備えるものではありません。
【００３８】
また、本願発明は、上述の実施形態に限定されるものではない。例えば、上述の実施形態では、非反転増幅回路／反転増幅回路／全差動増幅回路にて説明したが、本願発明はこれに限定されるものではなく、設計上は同じ抵抗値からなる複数の抵抗で構成された分圧抵抗を備えた回路に有効であることは言うまでもない。
また、上述した非反転増幅回路／反転増幅回路／全差動増幅回路／分圧抵抗を備えた回路は、例えば、気圧センサ、温度センサなどの各種センサや、電源回路に適用できることも言うまでもない。
【００３９】
以上、この発明の実施形態に関して図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等も含まれる。また、本発明は、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、上記各実施形態に記載された要素であり、同様の効果を奏する要素同士を置換した構成も含まれる。
【符号の説明】
【００４０】
１，１１  オペアンプ
２，１２ａ，１２ｂ  分圧抵抗
３  入替手段
３ａ，３ｂ  入替部
Ｒ１  第１の抵抗
Ｒ２  第２の抵抗
Ｒ３  第３の抵抗
Ｒ４  第４の抵抗
ＣＬＫ  制御手段
ＳＷ  スイッチ
【図１】
2019129399.tif 000006
【図２】
2019129399.tif 000007
【図３】
2019129399.tif 000008
【図４】
2019129399.tif 000009
【図５】
2019129399.tif 000010
【図６】
2019129399.tif 000011
【図７】
2019129399.tif 000012
【図８】
2019129399.tif 000013
【図９】
2019129399.tif 000014
【図１０】
2019129399.tif 000015
【図１１】
2019129399.tif 000016
【図１２】
2019129399.tif 000017