(57)【要約】      （修正有）【課題】スイッチの遮断時に生じる過渡的な高電圧を吸収するスナバ回路を提供する。【解決手段】電源モジュール１００は、第１ポリイミド基板６０の一方の面に形成される第１電極５３を有する第１樹脂基板１１０と、第２ポリイミド基板６１の一方の面に形成される第２電極５４を有し、第１電極と第２電極とが対向するように配置される第２樹脂基板１２０と、第１電極と第２電極との間に設けられ、第１電極に接続される第１スイッチング素子４３と、第１電極と第２電極との間に設けられ、第２電極に接続される第２スイッチング素子４４と、第１電極と第２電極との間において、一端が、第１スイッチング素子の配置領域と異なる第１電極の位置に接続され、他端が、第２スイッチング素子の配置領域と異なる第２電極の位置に接続されるチップ部品と、を備える。【選択図】図６
2019146323.tif 000002
【特許請求の範囲】
【請求項１】
ポリイミド基板から成る第１樹脂基板と、
前記第１樹脂基板と対向配置されたポリイミド樹脂からなる第２樹脂基板と、
前記第１樹脂基板と前記第２樹脂基板との間に設けられたスイッチング素子と、
前記第１樹脂基板と前記第２樹脂基板との間に設けられたセラミックコンデンサと、
を有し、
前記スイッチング素子と前記セラミックコンデンサは、前記第１樹脂基板および前記第２樹脂基板に設けられた開口部を介して設けられた電極に接続される
ことを特徴とする電源モジュール。
【請求項２】
前記電極は、メッキにより形成される請求項１に記載の電源モジュール。
【請求項３】
第１ポリイミド基板の一方の面に形成される第１電極を有する第１樹脂基板と、
第２ポリイミド基板の一方の面に形成される第２電極を有し、前記第１電極と前記第２電極とが対向するように配置される第２樹脂基板と、
前記第１電極と前記第２電極との間に設けられ、前記第１電極に接続される第１スイッチング素子と、
前記第１電極と前記第２電極との間に設けられ、前記第２電極に接続される第２スイッチング素子と、
前記第１電極と前記第２電極との間において、一端が、前記第１スイッチング素子の配置領域と異なる前記第１電極の位置に接続され、他端が、前記第２スイッチング素子の配置領域と異なる前記第２電極の位置に接続されるチップ部品と、
を備えることを特徴とする電源モジュール。
【請求項４】
前記チップ部品は、前記第１樹脂基板と前記第２樹脂基板とで挟まれた空間に固着されている
ことを特徴とする請求項３に記載の電源モジュール。
【請求項５】
前記第１電極および前記第２電極における前記チップ部品が固着されている部分は、前記第１電極および前記第２電極における前記チップ部品が固着されていない部分よりも厚みが薄くなるように形成されている
ことを特徴とする請求項４に記載の電源モジュール。
【請求項６】
前記第１ポリイミド基板および前記第２ポリイミド基板は、厚みが１０〜５０μｍのシート状に形成され、
前記第１電極および前記第２電極は、厚みが１０〜５０μｍとなるように形成される
ことを特徴とする請求項３乃至請求項５の何れか一項に記載の電源モジュール。
【請求項７】
前記チップ部品は、前記第１電極および前記第２電極における一方の端辺から他方の端辺に複数個が並列に設けられている
ことを特徴とする請求項３乃至請求項６の何れか一項に記載の電源モジュール。
【請求項８】
前記チップ部品は、チップコンデンサ、チップ抵抗、チップソレノイドまたはリードレス型のセラミックコンデンサのうち少なくとも何れかである
ことを特徴とする請求項３乃至請求項７の何れか一項に記載の電源モジュール。
【請求項９】
前記第１スイッチング素子は、前記第２スイッチング素子よりも前記第１電極の近くに設けられ、
前記第１スイッチング素子と前記第２スイッチング素子との間に設けられ、前記第１スイッチング素子および前記第２スイッチング素子と電気的に接続される板形状または薄層を形成する金属電極をさらに備える
ことを特徴とする請求項３乃至請求項８の何れか一項に記載の電源モジュール。
【請求項１０】
前記第１樹脂基板と、前記第２樹脂基板と、の間において、前記第１スイッチング素子と前記第２スイッチング素子とを封止する絶縁性樹脂を有する
ことを特徴とする請求項３乃至請求項９の何れか一項に記載の電源モジュール。
【請求項１１】
前記チップ部品は、チップと、第１リード電極と、第２リード電極と、を含んで形成され、
前記第１リード電極は、一端が前記チップ部品の一方の端部に接続され、他端が前記第１電極に接続され、
前記第２リード電極は、一端が前記チップ部品の他方の端部に接続され、他端が前記第２電極に接続される
ことを特徴とする請求項３に記載の電源モジュール。
【請求項１２】
前記第１ポリイミド基板の他方の面に形成される第３電極と、
前記第２ポリイミド基板の他方の面に形成される第４電極と、
をさらに備え、
前記チップ部品は、チップと、第３リード電極と、第４リード電極と、を含んで形成され、
前記第３リード電極は、一端が前記チップ部品の一方の端部に接続され、他端が第３電極に接続され、
前記第４リード電極は、一端が前記チップ部品の一方の端部に接続され、他端が第４電極に接続される
ことを特徴とする請求項３に記載の電源モジュール。
【請求項１３】
前記第１電極に接続され、第１電圧を供給する第１電源端子と、
前記第２電極に接続され、前記第１電圧よりも低い第２電圧を供給する第２電源端子と、
前記第１電源端子と前記第２電源端子との間に配置される中間電極と、
をさらに備え、
前記第１スイッチング素子は、前記第１電極に接続される第１電極と、前記中間電極に接続される第２電極と、前記第１電極および前記第２電極に流れる電流の大きさを制御する第１制御電極と、を有し、
前記第２スイッチング素子は、前記第２電極に接続される第３電極と、前記中間電極に接続される第４電極と、前記第３電極および前記第４電極に流れる電流の大きさを制御する第２制御電極と、を有する
ことを特徴とする請求項３に記載の電源モジュール
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源モジュールに関する。
【背景技術】
【０００２】
例えば、スナバ回路を有する電源モジュールがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】ＷＯ２０１６／０７６１２１公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図５に示すような回路構成を示す電源モジュールは、回路中のスイッチの遮断時に生じる過渡的な高電圧を吸収するスナバ回路を有する。スナバ回路は、例えば、チップ部品と、該チップ部品を電源端子に電気的に接続するリード電極と、を有する。電源モジュールでは、該リード電極が長くなればなるほど該リード電極のインダクタンスが大きくなる。電源モジュールにおいては、このようにインダクタンスが増大することで、回路全体が大型化され非効率化される虞があった。
【課題を解決するための手段】
【０００５】
本発明の電源モジュールは、第１ポリイミド基板の一方の面に形成される第１電極を有する第１樹脂基板と、第２ポリイミド基板の一方の面に形成される第２電極を有し、前記第１電極と前記第２電極とが対向するように配置される第２樹脂基板と、前記第１電極と前記第２電極との間に設けられ、前記第１電極に接続される第１スイッチング素子と、前記第１電極と前記第２電極との間に設けられ、前記第２電極に接続される第２スイッチング素子と、前記第１電極と前記第２電極との間において、一端が、前記第１スイッチング素子の配置領域と異なる前記第１電極の位置に接続され、他端が、前記第２スイッチング素子の配置領域と異なる前記第２電極の位置に接続されるチップ部品と、を備える。
【０００６】
その他、本願が開示する課題、及びその解決方法は、発明を実施するための形態の欄の記載、及び図面の記載等により明らかにされる。
【発明の効果】
【０００７】
本発明によれば、電源モジュールの回路のインダクタンスの増大を抑制するとともに電源モジュールを小型化することができる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係る電源モジュールの断面図および回路図である。
【図２】電源モジュールに採用されるスイッチング素子の説明をする図である。
【図３】電源モジュールの製造方法を説明する図である。
【図４】電源モジュールの製造方法を説明する図である。
【図５】電源モジュールの回路図である。
【図６】本実施形態に係る電源モジュールを示す側面図である。
【図７】本実施形態に係る電源モジュールを示す斜視図である。
【図８】本実施形態に係る電源モジュールを示す平面図である。
【図９】他の実施形態に係る電源モジュールを概略的に示す断面図である。
【図１０】他の実施形態に係る電源モジュールのリードフレーム付きキャパシタを示す斜視図である。
【図１１】他の実施形態に係る電源モジュールを示す断面図である。
【発明を実施するための形態】
【０００９】
以下、適宜図面を参照し、本発明の実施形態に係る電源モジュールについて説明する。
【００１０】
＝＝＝本実施形態に係る電源モジュール１００＝＝＝
電源モジュール１００は、例えば、入力電圧または入力電流を所望の出力電圧または出力電流に変換するためのモジュールである。図５に示すように、この電源モジュール１００は、直列接続された一対のスイッチング動作を行うＦＥＴ４３、４４と、それぞれのＦＥＴ４３，４４のソース・ドレインに接続されたダイオード４５、４６と、ＬサイドのＭＯＳＦＥＴ４４のドレイン電極にリード配線５６と、ＨサイドのＦＥＴ４３のソース電極にリード配線５５と、が設けられている。更に、リード配線４０，４１の間にコンデンサ５０が設けられている。コンデンサ５０は、例えばスイッチの開閉に伴って生じる過渡的な高電圧を吸収するもので、例えばスナバコンデンサである。尚、リード配線４０，４１は、プリント基板やセラミック基板を採用した電源モジュールでは、主にＣｕ配線であり、ＦＥＴにリードがついていれば、リードも該当する。
【００１１】
このような電源モジュール１００においては、ＦＥＴとチップ部品とを接続しているリード配線が長くなればなるほど、リード配線のインダクタンスが大きくなる。リード配線のインダクタンスが大きくなると、サージ電圧による損傷のリスクが高まり、また、それに応じて電源モジュール１００の耐圧を大きくしなければならない。逆に言うと、電源モジュール１００を小型化するためには、該リード配線を短くする必要がある。また、チップ部品がチップコンデンサである場合、チップ部品はセラミックである。この場合、該チップ部品を実装する基板がセラミックや金属であると、チップ部品と基板ンとの熱膨張係数αの違いにより、チップ部品と電極との接続部にクラックなどが発生する。このようにクラックを生じる現象は、エポキシ樹脂の様なプリント基板でも同様である。さらに言うと、チップ部品が半田やＡｇペーストなどで基板に接続されると、半田やＡｇペーストにクラックが発生する場合がある。
【００１２】
本発明は、「電源モジュール」であり、その名称からも判るように、一般にパワー素子と言われるスイッチング素子が採用され、大電流が流れることによる発熱により、かなりの温度となる。つまり、低温時と高温時の温度差が大きいサイクルが繰り返される。このため、接続部にクラックを生じたり、更には半導体チップ自体にクラックを生じたりする。
【００１３】
尚、パワー素子とは、ＢＩＰＴｒ、パワーＭＯＳ、ＩＧＢＴなどである。また、パワー素子の材料は、Ｓｉ、ＧａＮ、ＧａＡｓ、ＳｉＣ、更にはダイヤモンド等であり、高発熱のスイッチング素子である。
【００１４】
本発明は、耐熱性およびフレキシブル性を有するポリイミド樹脂に着目している。そして、二枚のポリイミド基板で、パワー素子をはさみこんだ構造とした。更に、ポリイミド基板の開口部を介してパワー素子を直接接続することで、リード配線長を短くした。また、フレキシブル性を有するため、チップ部品をポリイミド基板で挟んだとしても、お互いの応力を緩和し、接続部のクラックを抑制できるという特徴を有する。
【００１５】
図１（Ａ）は、本発明の概要を説明する電源モジュール１０である。図１（Ｂ）は、電源モジュール１０の等価回路図である。回路素子１１とチップ部品１２が、二枚のポリイミド基板１３、１４に挟まれている。そして、ポリイミド基板１３、１４に設けた開口部ＯＰ１〜ＯＰ５を介して電極１５〜１７が形成される。回路素子１１は、開口部ＯＰ１を介して電極１５が、ＯＰ３を介して電極１６が接続される。これにより、金属細線を採用しないため、配線長を短くできる。また、セラミックコンデンサなどのセラミック材料でなるチップ部品１２は、ポリイミド基板のフレキシブル性により、電極接続の信頼性を保持できる。なお、ポリイミド基板１３と電極１５とで形成される基板を第１樹脂基板１０ａと称する。また、ポリイミド基板１４と電極１６，１７とで形成される基板を第２樹脂基板１０ｂと称する。
【００１６】
尚、図６でも説明するが、図１において、下のポリイミド基板の上側に、上のポリイミド基板の裏側に、それぞれ電極を形成し、その電極に回路素子１１とチップ部品１２が接続されても良い。この場合、回路素子１１およびチップ部品１２は半田や導電ペーストで該電極に接続される。更に、図６でも説明するが、ポリイミド基板１３の上側およびポリイミド基板１４の裏側に形成される電極において、チップ部品の電極が設けられる部分は、他の領域の電極よりも薄く形成される。これにより、熱膨張係数αを緩和させることができる。
【００１７】
ここで、図２は、回路素子１１の例であり、例えば、前述したパワー素子が単品、または複数直列に接続されたものである。図２（Ａ）、図２（Ｂ）は、ＢＩＰＴｒを示し、図２（Ｃ）、図２（Ｄ）は、ＦＥＴを示す。他には、パワーＩＣなどでも良い。
【００１８】
続いて、簡単に製造方法を説明する。まず、図３（Ａ）のように、ポリイミド基板１３を用意する。なお、この表面には接着剤２０が被覆されている。また、ポリイミド材料はフレキシブル性を有するため、リング状の金属枠で、ポリイミド基板１３の平坦性を保持している。
【００１９】
続いて、図３（Ｂ）のように、パワー素子１１を基板１３の上に設ける。ここでは、下の電極をドレイン電極２１とし、上の電極をソース電極２２、ゲート電極２３とする。続いて、チップ部品１２も実装される。
【００２０】
続いて、図３（Ｃ）のように、ポリイミド基板１３に開口部ＯＰ１、ＯＰ２を形成する。ドレイン電極２１に対応するポリイミド基板１３と接着剤２０がレーザにより取り除かれ、ドレイン電極２１が露出する。また、チップ部品１２の電極２４に相当する部分も取り除かれて開口部ＯＰ２が形成される。
【００２１】
続いて、図３（Ｄ）のように、開口部ＯＰ１、ＯＰ２には、メッキ、スパッタまたはＣＶＤなどで、電極１５が形成される。これにより、第１樹脂基板１０ａが形成される。
【００２２】
続いて、図４（Ａ）のように、パワー素子１１とチップ部品１２の上に、ポリイミド基板１４を配置する。ここでもポリイミド基板１４を固定するために、接着剤２０がポリイミド基板１４の一方側の全面に被覆されている。
【００２３】
続いて、図４（Ｂ）のように、ポリイミド基板１４に開口部ＯＰ３〜ＯＰ５を開口する。ＯＰ３はゲート電極２３、ＯＰ４はソース電極２２そしてＯＰ５はチップ部品１２の電極２５が露出される。
【００２４】
最後に、図４（Ｃ）のように、ゲート電極１６、ソース電極１７を、メッキにより形成する。ここで、メッキは、選択的に付着させてもよいし、全面メッキの後でパターニングしても良い。これにより、第２樹脂基板１０ｂが形成される。
【００２５】
以上の説明からも判るように、パワー素子１１、チップ部品１２は、金属細線ではなく、直接真上と真下に電極が形成されるため、配線長を大幅に減らすことができる。また、チップ部品１２は、フレキシブル性のある基板１３、１４にて固定されるため、電極クラックなどの発生を抑止できる。なお、基板１３、１４の間には、樹脂が設けられて封止されても良い。
【００２６】
続いて、図５、図６に示す電源モジュール１００を説明する。この電源モジュール１００は、ＦＥＴ４３，４４が２つ直列に接続され、その両端には、スナバコンデンサ５０が接続されたものであり、上述したリード配線を極力短くした電源モジュールである。尚、紙面に対し、上側を基板やスイッチング素子の表側とし、下側を基板やスイッチング素子の裏側として表現する。
【００２７】
まず回路図を説明すると、プラス電源端子には配線４０が接続され、マイナス電源端子には配線４１が接続される。配線４０には、ドレイン電極が接続された第１スイッチング素子（例えばＦＥＴ）４３が電気的に接続されている。配線４１には、ソース電極が接続された第２スイッチング素子（例えばＦＥＴ）４４が電気的に接続されている。そして、第１スイッチング素子４３のソース電極と、第２スイッチング素子４４のドレイン電極とが接続され、ここから端子７０が伸びている。
【００２８】
また、第１スイッチング素子４３のドレイン電極にカソード電極、ソース電極にアノード電極が接続されて第１ダイオード４５が設けられている。また、第２スイッチング素子４４のドレイン電極にカソード電極、ソース電極にアノード電極が接続されて第２ダイオード４６が設けられている。更には、ゲート電極は、それぞれゲート−Ｈ端子、ゲート−Ｌ端子に接続されている。また、プラス電源端子とマイナス電源端子の間にスナバコンデンサ５０が接続されている。
【００２９】
プラス電源端子から第１スイッチング素子までを結ぶ符号４０と、プラス電源端子からスナバコンデンサ５０までの符号５１は、リード配線に相当する。また、マイナス電源端子から第２スイッチング素子までの結ぶ符号４１と、マイナス電源端子からスナバコンデンサ５０までの符号５２は、リード配線に相当する。更に、第１スイッチング素子４３のソース電極と第２スイッチング素子４４のドレイン電極の間が、符号５５、５６で示され、これらもリード配線に相当する。
【００３０】
続いて、図６を参照しながら、電源モジュール１００の断面図を説明していく。
【００３１】
まずは、本発明の特徴であるポリイミド基板６０、６１がある。第１ポリイミド基板６０の表側の全面には、第１電極５３が被覆されている。第１ポリイミド基板６０の裏側の全面には、放熱用の金属膜６０ａが設けられている。そして、この第１電極５３の左側には、第１スイッチング素子４３のドレイン電極が、右側には第１ダイオード４５のカソード電極が電気的に接続されている。これらは、半田またはＡｇペーストで固着されている。なお、第１ポリイミド基板６０と第１電極５３および金属膜６０ａで形成される基板を第１樹脂基板１１０と称する。
【００３２】
一方、第２ポリイミド基板６１の裏側の面には第２電極５４が設けられ、表側の面には放熱用の金属膜６１ａが設けられている。そして、第２電極５４左下には、第２スイッチング素子４４のソース電極が固着され、右下には、第２ダイオード４６のアノード電極が設けられている。そして、第１スイッチング素子４３のソース電極と第２スイッチング素子４４のドレイン電極との間、第１ダイオード４５のアノード電極と第２ダイオード４６のカソード電極との間には、中間電極７０が設けられている。なお、第２ポリイミド基板６１と第２電極５４および金属膜６１ａで形成される基板を第２樹脂基板１２０と称する。
【００３３】
また、第１電極５３の右端は、チップ部品５０の電極５１が設けられる領域であり、該領域は他の領域の電極よりも薄く形成されている。第２電極５４の右端は、チップ部品５０の電極５２が設けられる領域であり、該領域も同様に薄く形成されている。この薄くした電極の領域は、更なる熱膨張係数αの不一致を解消するものである。また、金属の厚みを薄くすることで、フレキシブル性を増加させている。これにより、チップ部品５０の接続部のクラックを抑止できる。
【００３４】
また、第１スイッチング素子４３の左端には、ゲート電極があり、ここからゲートリード８０が外側に延在しており、その部分の中間電極７０は、厚みが薄く形成されている。ここは、第１スイッチング素子４３、特にゲート電極と中間電極７０との間のスペースを、リードの厚みよりも厚く確保し、リードと中間電極７０との接触を防止している。
【００３５】
また、第２スイッチング素子４４の左端には、ゲート電極があり、ここからゲートリード８１が外側に延在しており、その部分の第２電極５４は、厚みが薄く形成されている。ここも、第２スイッチング素子４４、特にゲート電極と第２電極５４との間のスペースを、リードの厚みよりも厚く確保し、リードと第２電極５４との接触を防止している。
【００３６】
最後に、前述したように、チップ部品５０は、第１電極５３と第２電極５４との間、特に電極の膜厚が他よりも薄く形成した部分に設けられる。ここは、半田、Ａｇなどの導電ペーストなどで固定されている。これらの固着剤は、クラックなどで接続不良を起こしやすいが、電極を薄くすることで、電極も含めたポリイミド基板のフレキシブル性を確保しやすいため、チップ部品の接続不良を抑止することができる。
【００３７】
尚、第１、第２ポリイミド基板６０、６１と、第１電極５３、第２電極５４は、夫々のスイッチング素子４３，４４の電極に対応する部分、チップ部品５０の電極５１、５２に対応する部分に開口部をそれぞれ設けて、Ｃｕメッキなどで電気的に固定しても良い。更に、第１ポリイミド基板６０と第２ポリイミド基板６１との間は、絶縁性樹脂で封止されても良い。
【００３８】
続いて、図７、図８を用いて、再度、外形を上から簡単に説明する。符号６１は、矩形の第２ポリイミド基板で、図７では、この表面に、一回り小さく放熱用の金属膜６１ａが設けられている。ここは、例えば放熱フィンが取り付けられるエリアである。尚、金属膜６０ａも同様である。第２ポリイミド基板６１の裏側の面は、一回り小さく被覆された第２電極５４が設けられ、上長辺Ｓ１の左側に、マイナス電源端子としてリード板５４ａが延出している。また、第１ポリイミド基板６０の表側の面にも、第１電極５３が第１ポリイミド基板６０よりも一周り小さく被覆され、上長辺Ｓ１の右に、プラス電源端子としてリード板５３ａで延出している。
【００３９】
また、３つの丸の部分は、第２スイッチング素子４４のソース電極Ｓで、２つの丸の部分は、第２ダイオード４６のアノード電極Ａであり、それぞれ第２電極５４と接続されている。その下の、中間電極７０は、第２ポリイミド基板６１の下長辺Ｓ２の斜め左下側に延出している。
【００４０】
一方、符号Ｇ−Ｌは、第２スイッチング素子４４のゲート電極と接続された、リードである。これは、第２ポリイミド基板６１の左短辺Ｓ３から外に延出している。
【００４１】
符号６０は、下側に設けられた第１ポリイミド基板で、表側の面に第１電極５３が一回り小さく被覆されている。この第１電極５３と中間電極７０の間には、図６で説明したように、第１スイッチング素子４３と第１ダイオード４５が電気的に接続されて設けられている。第１スイッチング素子４３および第１ダイオード４５の配置および形状は、第２スイッチング素子４４および第２ダイオード４６と同じである。尚、Ｇ−Ｈは、第１スイッチング素子４３のゲート電極と接続されたゲートリードである。
【００４２】
最後に、チップ部品５０であるが、直方体の形状で、上面とその角部を含む４側面に電極５２が設けられ、下面とその角部を含む４側面に電極５１が設けられている。尚、４側面に設けられた電極５１，５２は、お互いに離間して、絶縁が確保されている。そして、この電極５１，５２は、それぞれ第１電極５３、第２電極５４と電気的に接続されている。
【００４３】
＝＝＝その他の実施形態に係る電源モジュール＝＝＝
図９、図１０、図１１を参照しつつ、他の実施形態に係る電源モジュールについて、以下説明する。図９は、電源モジュール２００を概略的に示す断面図である。図６は、リードフレーム付きキャパシタを概略的に示す斜視図である。図１１は、他の実施形態に係る電源モジュール３００を概略的に示す断面図である。
【００４４】
図９に示すように、電源モジュール２００に取り付けられた電子部品２５０は、スナバコンデンサのチップ部品２５１と、一端がチップ部品２５１の一方の端部に接続され、他端が第１電極１１２に接続され第１リード電極２５２と、一端がチップ部品２５１の他方の端部に接続され、他端が第２電極１２２に接続される第２リード電極２５３と、を含んで形成される。第１リード電極２５２および第２リード電極２５３と、チップ部品２５１、第１電極１１２および第２電極１２２と、は例えば半田で接続されている
【００４５】
電子部品２５０をより具体的に説明すると、電子部品２５０が第１電極１１２に接続されている状態において、第１リード電極２５２は、チップ部品２５１の一方の電極端部２５１ａから略水平に延出し、第１電極１１２に向かうにしたがって下に傾斜するように形成されている。同様に、第２リード電極２５３は、チップ部品２５１の他方の電極端部２５１ｂから略水平に延出し、第２電極１２２に向かうにしたがって上に傾斜するように形成されている。これにより、第１樹脂基板１１０および第２樹脂基板１２０に熱的変性などによる微小な変化が生じても、該熱的変性などに応じて第１リード電極２５２および第２リード電極２５３が撓むため、半田の亀裂の発生を抑制できる。
【００４６】
さらに、図１０に示すように、第１リード電極２５２および第２リード電極２５３は、面的に広がりを有する電極で形成されている。これにより、第１リード電極２５２および第２リード電極２５３のインダクタンスを小さくすることができる。さらに、第１リード電極２５２および第２リード電極２５３は、第１電極１１２または第２電極１２２に向かう方向に弾性力を有することが好ましい。これにより、半田の割れをより抑制することができる。またリード２５２、２５３の間隔を、電極１１２、１２２の間隔よりも大きくしておけば、リード２５２，２５３に突っ張るテンションが発生し、仮固定できる。
【００４７】
図１１に示すように、電源モジュール３００における電子部品３５０は、チップ部品３５１と、一端がチップ部品３５１の一方の電極端部３５１ａに接続され、他端が第３電極１１３に接続される第３リード電極３５２と、一端がチップ部品３５１の他方の電極端部３５１ｂに接続され、他端が第４電極１２３に接続される第４リード電極３５３と、を含んで形成される。第３リード電極３５２および第４リード電極３５３と、チップ部品３５１、第３電極１１３および第４電極１２３と、は例えば半田で接続されている。また、第３リード電極３５２および第４リード電極３５３は、ビア３０１を介して第１電極１１２または第２電極１２２と接続される。
【００４８】
このような電子部品３５０を用いる場合は、例えば、チップ部品３５１を第１樹脂基板１１０と第２樹脂基板１２０とで直接挟み込むように配置できない場合や、第１樹脂基板１１０および第２樹脂基板１２０に第１ポリイミド基板１１１および第２ポリイミド基板１２１が設けられておらずチップ部品３５１を第１樹脂基板１１０と第２樹脂基板１２０とで直接挟み込むように配置できない場合などである。第３リード電極３５２は、チップ部品３５１の一方の電極端部３５１ａから延出し、第４リード電極３５３は、チップ部品３５１の他方の電極端部３５１ｂから延出して形成されている。これにより、第１樹脂基板１１０および第２樹脂基板１２０に熱的変性などによる微小な変化が生じても、該熱的変性などに応じて第３リード電極３５２および第４リード電極３５３が撓むため、半田の亀裂の発生を抑制できる。
【００４９】
以上、本発明の実施の形態を説明したが、本発明はこれに限定されない。上述した各部材の素材、形状、及び配置は、本発明を実施するための実施形態に過ぎず、発明の趣旨を逸脱しない限り、様々な変更を行うことができる。
【符号の説明】
【００５０】
１０，１００，２００，３００  電源モジュール
１０ａ，１１０  第１樹脂基板
１０ｂ，１２０  第２樹脂基板
１３，１４  ポリイミド基板
６０，１１１  第１ポリイミド基板
６１，１２１  第２ポリイミド基板
４３，４４  スイッチング素子
５０，２５０，３５０  セラミックコンデンサ
５３，１１２  第１電極
５４，１２２  第２電極
１１  回路素子
４３，１３０  第１スイッチング素子
４４，１４０  第２スイッチング素子
２５１，３５１  チップ部品
２５２  第１リード電極
２５３  第２リード電極
１１３  第３電極
１２３  第４電極
３５２第３リード電極
３５３  第４リード電極
７０，１９０  中間電極
【図１】
2019146323.tif 000003
【図２】
2019146323.tif 000004
【図３】
2019146323.tif 000005
【図４】
2019146323.tif 000006
【図５】
2019146323.tif 000007
【図６】
2019146323.tif 000008
【図７】
2019146323.tif 000009
【図８】
2019146323.tif 000010
【図９】
2019146323.tif 000011
【図１０】
2019146323.tif 000012
【図１１】
2019146323.tif 000013