(57)【要約】  【課題】３レベルインバータ装置において、開閉すべきスイッチング素子は少なくなるが、回路の出力に接続される負荷が誘導負荷の場合、負荷に出力する電圧波形が歪んでしまうという問題がある。  【解決手段】高電位側の直流電源の正極側にカソード側が接続された第１のダイオードと、第１のダイオードに逆並列に接続された第１のスイッチング素子と、高電位側の直流電源の負極側と低電位側の直流電源の正極側が接続されている点にアノード側が接続された第２のダイオードと、第２のダイオードに逆並列に接続された第２のスイッチング素子と、第１及び第２のダイオードと第１及び第２のスイッチング素子は直流電源に接続されていない他端が接続されている構成を備えたマルチ変換部を用いることで、出力電圧の歪みを無くすことができる。【選択図】図１
2019129642.tif 000002
【特許請求の範囲】
【請求項１】
３レベルインバータ装置において、
直列に接続された２つの直流電源と、
高電位側の直流電源の正極側にカソード側が接続された第１のダイオードと、第１のダイオードに逆並列に接続された第１のスイッチング素子と、高電位側の直流電源の負極側と低電位側の直流電源の正極側が接続されている点にアノード側が接続された第２のダイオードと、第２のダイオードに逆並列に接続された第２のスイッチング素子と、第１及び第２のダイオードと第１及び第２のスイッチング素子は直流電源に接続されていない他端が接続されている構成を備えたマルチ変換部と、
複数のスイッチング素子が複数相の回路を構成し、前記マルチ変換部の出力に接続されたインバータ部と、
前記マルチ変換部及び前記インバータ部のスイッチング素子をオン・オフ制御する制御部と、を備え
負荷に出力する電圧波形が歪まないことを特徴とする３レベルインバータ装置。
【請求項２】
請求項１において、前記マルチ変換部の高電位側の直流電源の負極側と低電位側の直流電源の正極側が接続されている点に接続されている素子が第２のダイオードだけであることを特徴とする３レベルインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３レベルインバータ装置に関するものである。
【背景技術】
【０００２】
３レベルを含むマルチレベルインバータ装置は、使用する素子耐圧の低減、出力電圧の高調波低減、損失の低減などの利点があり、注目されている。
【０００３】
例えば、特許文献１の技術を用いた従来の単相３レベルインバータ装置では、それぞれ電圧Ｖ／２を出力する直流電源１１及び１２と、これらに対して接続されたスイッチ（ＳＷ）８個、ダイオード（Ｄｄ）１２個を用いて、回路を構成している。
【０００４】
例えば、特許文献２では、それぞれ電圧Ｖ／２を出力する直流電源１１及び１２と、これらに対して接続されたスイッチ（ＳＷ）６個、ダイオード（Ｄｄ）７個を用いて、単相３レベルインバータ装置を構成している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−３０８７７８号公報
【特許文献２】特開２０１６−９３０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１の技術を用いた従来回路では、開閉すべきスイッチング素子が多いため、制御が複雑で、損失が大きい問題がある。
【０００７】
また特許文献２記載の回路は、特許文献１の技術を用いた従来回路に比べ、開閉すべきスイッチング素子は少なくなるが、回路の出力に接続される負荷が誘導負荷の場合、出力される力率が“１”とならないため、図８記載のＩｄｃが負の値になる場合がある。この時Ｉｄｃ２側は接続されているダイオードのため負の値を取ることができないため、Ｉｄｃ１側に流れてしまい、ａ点の電圧を、Ｖ／２電圧にしたい場合でもＶ電圧となってしまう。その結果、負荷に出力する電圧波形が歪んでしまうという問題があった。
【０００８】
本発明は上記課題を解決するものであり、負荷に出力する電圧波形の歪みが無い３レベルインバータ装置を提供することにある。
【課題を解決するための手段】
【０００９】
このような課題を解決するため、
請求項１の発明では、３レベルインバータ装置において、
直列に接続された２つの直流電源と、
高電位側の直流電源の正極側にカソード側が接続された第１のダイオードと、第１のダイオードに逆並列に接続された第１のスイッチング素子と、高電位側の直流電源の負極側と低電位側の直流電源の正極側が接続されている点にアノード側が接続された第２のダイオードと、第２のダイオードに逆並列に接続された第２のスイッチング素子と、第１及び第２のダイオードと第１及び第２のスイッチング素子は直流電源に接続されていない他端が接続されている構成を備えたマルチ変換部と、
複数のスイッチング素子が複数相の回路を構成し、前記マルチ変換部の出力に接続されたインバータ部と、
前記マルチ変換部及び前記インバータ部のスイッチング素子をオン・オフ制御する制御部と、を備え
負荷に出力する電圧波形が歪まないことを特徴とする。
【００１０】
請求項２の発明では、請求項１において、前記マルチ変換部の高電位側の直流電源の負極側と低電位側の直流電源の正極側が接続されている点に接続されている素子が第２のダイオードだけであることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、負荷に出力する電圧波形が歪まない３レベルインバータ装置、または負荷に出力する電圧波形が歪むが装置を小型化できる３レベルインバータ装置を提供できる。
【図面の簡単な説明】
【００１２】
【図１】本発明に係る３レベルインバータ装置の回路を示す図である。（実施例１）
【図２】本発明に係る３レベルインバータ装置に関する負荷印加電圧及び負荷電流波形図である。（実施例１）
【図３】本発明に係る３レベルインバータ装置の動作時の状態を示す図である。（実施例１）
【図４】本発明に係る３レベルインバータ装置の回路を示す図である。（実施例２）
【図５】本発明に係る３レベルインバータ装置に関する負荷印加電圧及び負荷電流波形図である。（実施例２）
【図６】本発明に係る３レベルインバータ装置の動作時の状態を示す図である。（実施例２）
【図７】従来の３レベルインバータ装置の回路を示す図である。
【図８】従来の３レベルインバータ装置の回路を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、詳細に説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１に係わる３レベルインバータ装置の回路を示す図、図２は本発明の実施例１に係わる３レベルインバータ装置に関する負荷印加電圧及び負荷電流波形を示す図、図３は本発明の実施例１に係る３レベルインバータ装置の動作時の状態を示す図である。
【００１５】
図１は、３レベルインバータ装置１の構成を示しており、直流電源１１及び１２と、マルチ変換部１３ａと、インバータ部１４と、負荷１５と、制御部２１と、を備える。
【００１６】
マルチ変換部１３ａは、スイッチング素子１３１及び１３２と、ダイオード１３３及び１３４とを備えて、直流電源の出力を入力し、制御部２１からのゲート指令を受けて動作し、インバータ部１４に出力する。
【００１７】
ダイオード１３３は、高電位側の直流電源１１の正極側にカソード側が接続され、スイッチング素子１３１は、ダイオード１３３に逆並列に接続される。
【００１８】
ダイオード１３４は、高電位側の直流電源１１の負極側と低電位側の直流電源１２の正極側が接続されている点にアノード側が接続され、スイッチング素子１３２は、ダイオード１３４に逆並列に接続される。
【００１９】
スイッチング素子１３１及び１３２とダイオード１３３及び１３４は、直流電源に接続されていない他端が接続される。
【００２０】
インバータ部１４は、スイッチング素子１４１〜１４４とダイオード１４５〜１４８とを備えて、マルチ変換部１３ａの出力を入力し、負荷１５に対してマルチレベル化した電圧を出力する。
【００２１】
制御部２１は、負荷１５に出力する電圧に応じて、マルチ変換部１３ａ及びインバータ部１４のスイッチング素子に対して、オン・オフ指令を出力する。
【００２２】
図２は、負荷が誘導負荷の場合に本発明に係る３レベルインバータ装置１が負荷に対して出力する負荷印加電圧ＶＬ及び負荷電流ＩＬの波形を示している。
【００２３】
図３は、図２に示されている各期間Ｔ１〜Ｔ８における回路動作を示しており、回路に流れる電流の経路を太線、オフ動作をしているスイッチング素子を破線で示している。以降、回路動作について説明する。なお、図１において、負荷印加電圧ＶＬを示す矢印方向に印加されている時を正とし、負荷電流ＩＬを示す矢印方向に流れる時を正とする。
【００２４】
本実施例では、負荷が誘導負荷のため、電流は電圧より位相が遅れる。
【００２５】
期間Ｔ１において、負荷電流ＩＬは負の値となっている。制御部２１は、スイッチング素子１３２、１４１、１４４をオン状態とする。これにより、図３（Ａ）に示すように、ダイオード１４８→負荷１５→ダイオード１４５→スイッチング素子１３２の経路で流れ、負荷にはＶ／２電圧が出力される。なお、スイッチング素子１４１、１４４はオフ状態でも良い。
【００２６】
期間Ｔ２において、負荷電流ＩＬは負の値となっている。制御部２１は、スイッチング素子１３２、１４２、１４４をオン状態とする。これにより、図３（Ｂ）に示すように、ダイオード１４８→負荷１５→スイッチング素子１４２→ダイオード１４８の経路で環流し、負荷には０電圧が出力される。なお、スイッチング素子１３２、１４４はオフ状態でも良い。
【００２７】
期間Ｔ３において、負荷電流ＩＬは正の値となっている。制御部２１は、スイッチング素子１３２、１４１、１４４をオン状態とする。これにより、図３（Ｃ）に示すように、ダイオード１３４→スイッチング素子１４１→負荷１５→スイッチング素子１４４の経路で流れ、負荷にはＶ／２電圧が出力される。なお、スイッチング素子１３２はオフ状態でも良い。
【００２８】
期間Ｔ４において、負荷電流ＩＬは正の値となっている。制御部２１は、スイッチング素子１３２、１４２、１４４をオン状態とする。これにより、図３（Ｄ）に示すように、ダイオード１４６→負荷１５→スイッチング素子１４４→ダイオード１４６の経路で環流し、負荷には０電圧が出力される。なお、スイッチング素子１３２、１４２はオフ状態でも良い。
【００２９】
期間Ｔ５において、負荷電流ＩＬは正の値となっている。制御部２１は、スイッチング素子１３１、１４１、１４４をオン状態とする。これにより、図３（Ｅ）に示すように、スイッチング素子１３１→スイッチング素子１４１→負荷１５→スイッチング素子１４４の経路で流れ、負荷にはＶ電圧が出力される。
【００３０】
期間Ｔ６において、負荷電流ＩＬは正の値となっている。制御部２１は、スイッチング素子１３２、１４２、１４３をオン状態とする。これにより、図３（Ｆ）に示すように、ダイオード１４６→負荷１５→ダイオード１４７→スイッチング素子１３２の経路で流れ、負荷には−Ｖ／２電圧が出力される。なお、スイッチング素子１４２、１４３はオフ状態でも良い。
【００３１】
期間Ｔ７において、負荷電流ＩＬは負の値となっている。制御部２１は、スイッチング素子１３２、１４２、１４３をオン状態とする。これにより、図３（Ｇ）に示すように、ダイオード１３４→スイッチング素子１４３→負荷１５→スイッチング素子１４２の経路で流れ、負荷には−Ｖ／２電圧が出力される。なお、スイッチング素子１３２はオフ状態でも良い。
【００３２】
期間Ｔ８において、負荷電流ＩＬは負の値となっている。制御部２１は、スイッチング素子１３１、１４２、１４３をオン状態とする。これにより、図３（Ｈ）に示すように、スイッチング素子１３１→スイッチング素子１４３→負荷１５→スイッチング素子１４２の経路で流れ、負荷には−Ｖ電圧が出力される。
【００３３】
負荷印加電圧ＶＬの電圧値及び負荷電流ＩＬの極性に従い、制御部２１は制御を行う。
【００３４】
負荷電流ＩＬが正の値で、負荷印加電圧ＶＬが０電圧出力の期間、制御部２１は、期間Ｔ４の制御を行う。
【００３５】
負荷電流ＩＬが正の値で、負荷印加電圧ＶＬがＶ／２電圧出力の期間、制御部２１は、期間Ｔ３の制御を行う。
【００３６】
負荷電流ＩＬが正の値で、負荷印加電圧ＶＬがＶ電圧出力の期間、制御部２１は、期間Ｔ５の制御を行う。
【００３７】
負荷電流ＩＬが正の値で、負荷印加電圧ＶＬが−２／Ｖ電圧出力の期間、制御部２１は、期間Ｔ６の制御を行う。
【００３８】
負荷電流ＩＬが負の値で、負荷印加電圧ＶＬが０電圧出力の期間、制御部２１は、期間Ｔ２の制御を行う。
【００３９】
負荷電流ＩＬが負の値で、負荷印加電圧ＶＬがＶ／２電圧出力の期間、制御部２１は、期間Ｔ１の制御を行う。
【００４０】
負荷電流ＩＬが負の値で、負荷印加電圧ＶＬが−Ｖ／２電圧出力の期間、制御部２１は、期間Ｔ７の制御を行う。
【００４１】
負荷電流ＩＬが負の値で、負荷印加電圧ＶＬが−Ｖ電圧出力の期間、制御部２１は、期間Ｔ８の制御を行う。
【００４２】
本実施例において、スイッチング素子はＩＧＢＴで示したが、ＭＯＳＦＥＴでも良い。ＭＯＳＦＥＴの場合、スイッチング素子に逆接続されたダイオードは、ＭＯＳＦＥＴ内蔵の寄生ダイオードで代用しても良い。ＭＯＳＦＥＴの場合、オフ状態で良い場合でも、損失低減のためにオン状態のままとし、同期整流を実施した方が良い。
【００４３】
このような構成にすることで、負荷が誘導負荷の場合でも、出力電圧波形に歪みの無い３レベルインバータ装置を提供することができる。
【実施例２】
【００４４】
図４は、本発明の実施例２に係わる３レベルインバータ装置の回路を示す図、図５は本発明の実施例２に係わる３レベルインバータ装置に関する負荷印加電圧及び負荷電流波形を示す図、図６は本発明の実施例２に係る３レベルインバータ装置の動作時の状態を示す図である。
【００４５】
実施例２は、実施例１において、ダイオード１３４に逆接続されているスイッチング素子１３２が無い点が異なるマルチ変換部１３ｂを備える。他は実施例１と同一である。
【００４６】
実施例１と異なる回路動作について説明する。
【００４７】
実施例２は、実施例１における期間Ｔ１及びＴ６における動作が異なり、期間Ｔ１’及び期間Ｔ６’となる。回路動作が同一となる他の期間も含め図６に示す。
【００４８】
期間Ｔ１’において、負荷電流ＩＬは負の値となっている。制御部２１は、スイッチング素子１４１、１４４をオン状態とする。これにより、図６（Ａ）に示すように、ダイオード１４８→負荷１５→ダイオード１４５→ダイオード１３３の経路で流れ、負荷にはＶ電圧が出力される。なお、スイッチング素子１４１、１４４はオフ状態でも良い。
【００４９】
期間Ｔ６’において、負荷電流ＩＬは正の値となっている。制御部２１は、スイッチング素子１４２、１４３をオン状態とする。これにより、図６（Ｆ）に示すように、ダイオード１４６→負荷１５→ダイオード１４７→ダイオード１３３の経路で流れ、負荷には−Ｖ電圧が出力される。なお、スイッチング素子１４２、１４３はオフ状態でも良い。
【００５０】
制御部２１は、スイッチング素子１３２用のオン・オフ指令を出力するが、マルチ変換部１３ｂには、スイッチング素子１３２が無いため、回路動作には影響しない。
【００５１】
このような構成にすることで、負荷に対してＶ／２電圧もしくは−Ｖ／２電圧を印加したい場合でも、Ｖ電圧もしくは−Ｖ電圧となり、出力電圧波形の歪みは従来技術と同様になるが、スイッチング素子を削減することが可能となり、小型化及びコスト低減可能な３レベルインバータ装置を提供することができる。
【産業上の利用可能性】
【００５２】
本発明は、３レベルインバータ装置において、出力電圧波形に歪みが無い、もしくは小型・コスト低減可能な装置を製作することができる。
【符号の説明】
【００５３】
１、２              ３レベルインバータ装置
１１、１２          直流電源
１３ａ、１３ｂ      マルチ変換部
１３１、１３２      スイッチング素子
１３３、１３４      ダイオード
１４                インバータ部
１４１〜１４４      スイッチング素子
１４５〜１４８      ダイオード
１５                負荷
２１                制御部
１０１、１０２      従来の３レベルインバータ装置
【図１】
2019129642.tif 000003
【図２】
2019129642.tif 000004
【図３】
2019129642.tif 000005
【図４】
2019129642.tif 000006
【図５】
2019129642.tif 000007
【図６】
2019129642.tif 000008
【図７】
2019129642.tif 000009
【図８】
2019129642.tif 000010