(57)【要約】【課題】撮像装置においてアナログデジタル変換器のノイズ低減に要する消費電力を低減する。【解決手段】第１の比較器は、第１のオートゼロ信号に基づいて第１のオートゼロ調整タイミングに、第１の画素信号と参照信号との電圧レベルを整合させる。第１の比較器は、所定期間において第１の画素信号と参照信号とを比較する。第２の比較器は、第２のオートゼロ信号に基づいて第１のオートゼロ調整タイミングとは異なる第２のオートゼロ調整タイミングに、第２の画素信号と参照信号との電圧レベルを整合させる。第２の比較器は、所定期間において第２の画素信号と参照信号とを比較する。【選択図】図２
2019146016.tif 000002
【特許請求の範囲】
【請求項１】
第１のオートゼロ信号に基づいて第１のオートゼロ調整タイミングにおいて第１の画素信号と参照信号との電圧レベルを整合させて、所定期間において前記第１の画素信号と前記参照信号とを比較する第１の比較器と、
第２のオートゼロ信号に基づいて前記第１のオートゼロ調整タイミングとは異なる第２のオートゼロ調整タイミングにおいて第２の画素信号と参照信号との電圧レベルを整合させて、前記所定期間において前記第２の画素信号と前記参照信号とを比較する第２の比較器と
を具備する撮像装置。
【請求項２】
前記第１および第２の画素信号は、同一の信号線から供給される
請求項１記載の撮像装置。
【請求項３】
前記第１および第２の画素信号は、互いに異なる信号線から供給される
請求項１記載の撮像装置。
【請求項４】
前記第１および第２のオートゼロ信号を生成するオートゼロ信号生成部をさらに具備する請求項１記載の撮像装置。
【請求項５】
前記オートゼロ信号生成部は、前記第１のオートゼロ信号に基づいて前記第２のオートゼロ信号を生成する
請求項４記載の撮像装置。
【請求項６】
前記オートゼロ信号生成部は、前記第１のオートゼロ信号を遅延させて前記第２のオートゼロ信号を生成する遅延回路を備える
請求項４記載の撮像装置。
【請求項７】
前記参照信号を生成する参照信号生成部をさらに具備する請求項１記載の撮像装置。
【請求項８】
前記参照信号生成部は、前記第１および第２のオートゼロ信号との整合を行う期間において階段状波形を有する信号を前記参照信号として生成する
請求項７記載の撮像装置。
【請求項９】
前記参照信号生成部は、前記第１および第２のオートゼロ信号との整合を行う期間においてスロープ状波形を有する信号を前記参照信号として生成する
請求項７記載の撮像装置。
【請求項１０】
前記第１の比較器は、第１の画素列に対応して設けられ、
前記第２の比較器は、前記第１の画素列とは異なる第２の画素列に対応して設けられ、
前記第１および第２の画素信号は、前記第１の画素列の信号線から供給される
請求項１記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、撮像装置に関する。詳しくは、複数の画素の列毎にアナログデジタル変換器を備える撮像装置に関する。
【背景技術】
【０００２】
被写体を撮像する撮像素子において、画素の列毎にアナログデジタル変換器を設けて画素信号をデジタル値に変換するカラムＡＤＣ（Analog-to-Digital Converter）方式が知られている。このカラムＡＤＣ方式においては、画素の列毎にアナログデジタル変換器を複数設けて、ＡＤＣの系統毎に異なる露光時間やゲイン設定等を行う撮像装置が提案されている（例えば、特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−５５５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の従来技術では、画素の列毎に複数のカラムＡＤＣを設け、カラムＡＤＣに供給する参照信号の波形をずらして、得られたサンプリング結果の加算平均を出力することにより、出力データのノイズ低減を図っている。しかしながら、上述の従来技術では、複数の参照信号を生成するためにその生成回路を別々に設けているため、消費電力を多く要するという問題がある。
【０００５】
本技術はこのような状況に鑑みて生み出されたものであり、撮像装置においてアナログデジタル変換器のノイズ低減に要する消費電力を低減することを目的とする。
【課題を解決するための手段】
【０００６】
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、第１のオートゼロ信号に基づいて第１のオートゼロ調整タイミングにおいて第１の画素信号と参照信号との電圧レベルを整合させて、所定期間において上記第１の画素信号と上記参照信号とを比較する第１の比較器と、第２のオートゼロ信号に基づいて上記第１のオートゼロ調整タイミングとは異なる第２のオートゼロ調整タイミングにおいて第２の画素信号と参照信号との電圧レベルを整合させて、上記所定期間において上記第２の画素信号と上記参照信号とを比較する第２の比較器とを具備する撮像装置である。これにより、第１および第２の比較器を互いに異なるタイミングで電圧レベルを整合させて、比較を行わせるという作用をもたらす。
【０００７】
また、この第１の側面において、上記第１および第２の画素信号は、同一の信号線から供給されるようにしてもよい。これにより、比較タイミングの異なる信号を用いてノイズ低減を図るという作用をもたらす。
【０００８】
また、この第１の側面において、上記第１および第２の画素信号は、互いに異なる信号線から供給されるようにしてもよい。これにより、画素間で比較タイミングをずらして、画像信号における所定の現象の緩和を図るという作用をもたらす。
【０００９】
また、この第１の側面において、上記第１および第２のオートゼロ信号を生成するオートゼロ信号生成部をさらに具備してもよい。これにより、互いに異なるオートゼロ調整タイミングを示す第１および第２のオートゼロ信号を生成するという作用をもたらす。この場合において、上記オートゼロ信号生成部は、上記第１のオートゼロ信号に基づいて上記第２のオートゼロ信号を生成するようにしてもよく、また、上記第１のオートゼロ信号を遅延させて上記第２のオートゼロ信号を生成する遅延回路を備えてもよい。
【００１０】
また、この第１の側面において、上記参照信号を生成する参照信号生成部をさらに具備してもよい。この場合において、上記参照信号生成部は、上記第１および第２のオートゼロ信号との整合を行う期間において階段状波形を有する信号を上記参照信号として生成するようにしてもよく、また、上記第１および第２のオートゼロ信号との整合を行う期間においてスロープ状波形を有する信号を上記参照信号として生成するようにしてもよい。
【００１１】
また、この第１の側面において、上記第１の比較器は、第１の画素列に対応して設けられ、上記第２の比較器は、上記第１の画素列とは異なる第２の画素列に対応して設けられ、上記第１および第２の画素信号は、上記第１の画素列の信号線から供給されるようにしてもよい。これにより、自身の画素列の比較器と他の画素列の比較器とについて、互いに異なるタイミングで電圧レベルを整合させて、比較を行わせるという作用をもたらす。
【発明の効果】
【００１２】
本技術によれば、撮像装置においてアナログデジタル変換器のノイズ低減に要する消費電力を低減することができるという優れた効果を奏し得る。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１３】
【図１】本技術の実施の形態における撮像装置の全体構成例を示す図である。
【図２】本技術の第１の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【図３】本技術の第１の実施の形態におけるカラム信号処理回路１００の詳細構成の一例を示す図である。
【図４】本技術の第１の実施の形態におけるアナログデジタル変換の第１のタイミング例を示す図である。
【図５】本技術の第１の実施の形態におけるアナログデジタル変換の第２のタイミング例を示す図である。
【図６】本技術の第２の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【図７】本技術の第２の実施の形態におけるアナログデジタル変換のタイミング例を示す図である。
【図８】本技術の第３の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【図９】ストリーキング現象の一例を示す図である。
【図１０】本技術の第４の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【図１１】本技術の第４の実施の形態におけるアナログデジタル変換の第１のタイミング例を示す図である。
【図１２】本技術の第４の実施の形態におけるアナログデジタル変換の第２のタイミング例を示す図である。
【図１３】本技術の第４の実施の形態におけるカラム信号処理回路１００の変形例を示す図である。
【発明を実施するための形態】
【００１４】
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（２つのオートゼロ信号を生成する例）
２．第２の実施の形態（遅延回路によってオートゼロ信号を生成する例）
３．第３の実施の形態（他の列の比較器を利用する例）
４．第４の実施の形態（列毎の画素信号についてオートゼロ信号を変化させる例）
【００１５】
＜１．第１の実施の形態＞
［撮像装置の構成］
図１は、本技術の実施の形態における撮像装置の全体構成例を示す図である。この撮像装置は、撮像素子１０および周辺回路部からなる。周辺回路部は、垂直駆動回路２０と、水平駆動回路３０と、制御回路４０と、カラム信号処理回路１００と、出力回路６０とを備える。
【００１６】
撮像素子１０は、光電変換部を含む複数の画素１１を、２次元アレイ状に配列した画素アレイである。この画素１１は、光電変換部となる例えばフォトダイオードと、複数の画素トランジスタを含む。ここで、複数の画素トランジスタは、例えば、転送トランジスタ、リセットトランジスタおよび増幅トランジスタの３つのトランジスタにより構成することができる。
【００１７】
垂直駆動回路２０は、行単位で画素１１を駆動するものである。この垂直駆動回路２０は、例えばシフトレジスタによって構成される。この垂直駆動回路２０は、画素駆動配線を選択して、その選択された画素駆動配線に画素１１を駆動するためのパルスを供給する。これにより、垂直駆動回路２０は、撮像素子１０の各画素１１を行単位で順次垂直方向に選択走査し、各画素１１の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線１９を介してカラム信号処理回路１００に供給する。
【００１８】
水平駆動回路３０は、列単位にカラム信号処理回路１００を駆動するものである。この水平駆動回路３０は、例えばシフトレジスタによって構成される。この水平駆動回路３０は、水平走査パルスを順次出力することによって、カラム信号処理回路１００の各々を順番に選択し、カラム信号処理回路１００の各々から画素信号を水平信号線５９に出力させる。
【００１９】
制御回路４０は、固体撮像装置の全体を制御するものである。この制御回路４０は、入力クロックと、動作モードなどを指令するデータとを受け取り、固体撮像装置の内部情報などのデータを出力する。すなわち、この制御回路４０は、垂直同期信号、水平同期信号およびマスタクロックに基づいて、垂直駆動回路２０、カラム信号処理回路１００および水平駆動回路３０などの動作の基準となるクロック信号や制御信号を生成する。そして、これらの信号を垂直駆動回路２０、カラム信号処理回路１００および水平駆動回路３０等に入力する。
【００２０】
カラム信号処理回路１００は、画素１１の列毎に配置され、１行分の画素１１から出力される信号に対し、画素列ごとにノイズ除去などの信号処理を行うものである。後述するように、このカラム信号処理回路１００は、画素１１固有の固定パターンノイズを除去するための相関２重サンプリング処理（ＣＤＳ：Correlated Double Sampling）や、信号増幅、アナログデジタル変換等の信号処理を行う。
【００２１】
出力回路６０は、カラム信号処理回路１００の各々から水平信号線５９を通して順次に供給される信号に対し、信号処理を行って出力するものである。その際、この出力回路６０は、カラム信号処理回路１００からの信号をバッファリングする。また、この出力回路６０は、カラム信号処理回路１００からの信号に対して、黒レベル調整、列ばらつき補正、各種デジタル信号処理などを行うようにしてもよい。
【００２２】
［カラム信号処理回路の構成］
図２は、本技術の第１の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【００２３】
この第１の実施の形態におけるカラム信号処理回路１００は、画素１１の列毎に、比較器１１１および１１２と、電流源回路１６１および１６２とを備える。また、各列に共通して、デジタルアナログ変換器（ＤＡＣ：Digital-to-Analog Converter）１２１と、オートゼロ信号生成部１９０とを備える。
【００２４】
比較器１１１および１１２は、画素１１から垂直信号線１９を介して読み出される画素信号と、デジタルアナログ変換器１２１から供給される参照信号とを比較する比較器である。この比較器１１１および１１２は、後述するように、シングルスロープ型アナログデジタル変換器を構成する。なお、比較器１１１および１１２は、特許請求の範囲に記載の第１および第２の比較器の一例である。
【００２５】
電流源回路１６１および１６２は、画素１１から画素信号を読み出すために必要な電流を供給する電流源である。この電流源回路１６１および１６２は、例えばＭＯＳ型トランジスタにより構成される。ここでは、２つの比較器１１１および１１２に対応して２つの電流源回路１６１および１６２が設けられているが、この例では２つの比較器１１１および１１２を１つの垂直信号線１９に接続しているため、電流源回路１６１のみが使用されている。
【００２６】
デジタルアナログ変換器１２１は、参照信号を生成して、比較器１１１および１１２に供給するものである。この参照信号は、画素信号との比較期間において傾斜を有するため、ランプ信号とも呼ばれる。なお、このデジタルアナログ変換器１２１は、特許請求の範囲に記載の参照信号生成部の一例である。
【００２７】
オートゼロ信号生成部１９０は、オートゼロ信号を生成して、比較器１１１および１１２に供給するものである。このオートゼロ信号は、画素信号と参照信号を整合させるオートゼロ調整を行うための信号である。比較器１１１には信号線１９１を介してオートゼロ信号＃Ａが供給され、比較器１１２には信号線１９２を介してオートゼロ信号＃Ｂが供給される。すなわち、比較器１１１および１１２には、それぞれ異なるオートゼロ信号が供給される。比較器１１１および１１２の入力側には、それぞれ容量が設けられており、これにより、オートゼロ調整において両入力の電圧の差分をキャンセルするように機能する。
【００２８】
図３は、本技術の第１の実施の形態におけるカラム信号処理回路１００の詳細構成の一例を示す図である。
【００２９】
上述の比較器１１１および１１２は、それぞれシングルスロープ型のアナログデジタル変換器１０１および１０２を構成する。比較器１１１および１１２の出力には、それぞれカウンタ１３１および１３２が接続される。カウンタ１３１および１３２は、比較器１１１および１１２に同期してカウント値を１つずつ計数する。そして、画素信号と参照信号が等しくなるとカウンタ１３１および１３２は計数を終了し、その際のカウンタ１３１および１３２のカウント値がそれぞれラッチ１４１および１４２に保持される。すなわち、アナログの画素信号に応じたデジタル値がラッチ１４１および１４２に保持される。ラッチ１４１および１４２に保持されたカウント値は、演算回路１５０に供給される。
【００３０】
演算回路１５０は、ラッチ１４１および１４２に保持されたカウント値の加算平均を実行する回路である。比較器１１１および１１２は独立して動作し、サンプリングタイミングが異なるため、サンプリング回数が２倍に増えたことと等価である。このマルチサンプリングにおける加算平均によって、画素１１において発生したノイズを低減させることができる。また、比較器１１１および１１２におけるサンプリングは並行して行われるため、１つの比較器により２回に分けてサンプリングするよりも、高速に処理することができる。
【００３１】
［アナログデジタル変換のタイミング］
図４は、本技術の第１の実施の形態におけるアナログデジタル変換の第１のタイミング例を示す図である。この第１のタイミング例は、ダーク（暗黒）状態における画素信号が入力された場合の信号波形を示している。実線が参照信号を示し、点線が画素信号を示す。
【００３２】
この例では、相関２重サンプリング処理（ＣＤＳ）を想定して、２回の読出しを行う。すなわち、最初にリセット電圧を読み出し（Pre-Charge相:Ｐ相）、その後、リセット電圧と信号電圧とを加算した加算電圧を読み出し（Data相：Ｄ相）、加算電圧からリセット電圧を減算した値が信号電圧に相当する。
【００３３】
この実施の形態においては、上述のように、比較器１１１にオートゼロ信号＃Ａが供給され、比較器１１２にオートゼロ信号＃Ｂが供給される。オートゼロ信号の立下りのタイミングで、それぞれのオートゼロ調整が行われる。この例では、オートゼロ信号＃Ａが先に立ち下り、比較器１１２におけるオートゼロ調整が行われる。その後、オートゼロ信号＃Ｂが立ち下り、比較器１１１におけるオートゼロ調整が行われる。
【００３４】
オートゼロ信号＃Ａおよび＃Ｂの立下りタイミングにおいて、参照信号は異なるレベルを示しているため、Ｐ相期間およびＤ相期間において比較タイミングはそれぞれ異なるタイミングとなる。すなわち、Ｐ相期間において、比較器１１１の比較タイミング８１１と、比較器１１２の比較タイミング８１２とは、互いに異なる。また、Ｄ相期間において、比較器１１１の比較タイミング８２１と、比較器１１２の比較タイミング８２２とは、互いに異なる。
【００３５】
この例では、ダーク状態における画素信号が入力された場合を想定しているため、信号電圧はほぼゼロであり、Ｐ相期間からＤ相期間にかけて信号電圧の信号振幅による波形の変化は見られない。
【００３６】
図５は、本技術の第１の実施の形態におけるアナログデジタル変換の第２のタイミング例を示す図である。この第２のタイミング例は、光照射状態における画素信号が入力された場合の信号波形を示している。
【００３７】
光照射状態では、Ｐ相期間におけるサンプリング後に、信号量に応じて画素信号が振幅する。すなわち、比較器１１１のＰ相期間の比較タイミング８１１からＤ相期間の比較タイミング８２１にかけて、信号量に応じた信号振幅が生じる。同様に、比較器１１２のＰ相期間の比較タイミング８１２からＤ相期間の比較タイミング８２２にかけて、信号量に応じた信号振幅が生じる。このとき、元の画素１１は同一であるため、比較器１１１の信号振幅と比較器１１２の信号振幅は同一となる。
【００３８】
これらの場合において、Ｐ相期間の２回のサンプリングは、サンプリングタイミングが異なるため、サンプリング回数が２倍に増えたことと等価である。同様に、Ｄ相期間の２回のサンプリングは、サンプリングタイミングが異なるため、サンプリング回数が２倍に増えたことと等価である。そして、Ｄ相期間のカウント値からＰ相期間のカウント値を減算することにより得られる相関２重サンプリングによる画素信号のデジタル値についても２回分取得される。演算回路１５０は、２回分のデジタル値の加算平均を演算することにより、ノイズが低減されたデジタル値を得ることができる。
【００３９】
このように、本技術の第１の実施の形態によれば、画素１１の画素信号を入力する比較器１１１および１１２において異なるタイミングでオートゼロ調整を行うことにより、比較タイミングをずらして、マルチサンプリングを行うことができる。これにより、得られたデジタル値を加算平均することにより、画素１１において発生したノイズを低減することができる。
【００４０】
＜２．第２の実施の形態＞
上述の第１の実施の形態では、比較器１１１および１１２のためのオートゼロ信号を、オートゼロ信号生成部１９０において個別に生成していた。これに対し、この第２の実施の形態では、１つのオートゼロ信号に基づいて他のオートゼロ信号を生成する。なお、撮像装置の全体構成については、上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
【００４１】
［カラム信号処理回路の構成］
図６は、本技術の第２の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【００４２】
この第２の実施の形態におけるカラム信号処理回路１００は、基本的な構成は上述の第１の実施の形態と同様である。ただし、オートゼロ信号生成部１９０において遅延回路１９３を備え、この遅延回路１９３によってオートゼロ信号を生成する。
【００４３】
すなわち、オートゼロ信号生成部１９０は、オートゼロ信号＃Ａを生成して、信号線１９１を介して比較器１１１に供給する。このオートゼロ信号＃Ａは、遅延回路１９３にも入力される。遅延回路１９３は、オートゼロ信号＃Ａを一定期間遅延させて、これによりオートゼロ信号＃Ｂを生成する。このオートゼロ信号＃Ｂは、信号線１９２を介して比較器１１２に供給される。
【００４４】
［アナログデジタル変換のタイミング］
図７は、本技術の第２の実施の形態におけるアナログデジタル変換のタイミング例を示す図である。このタイミング例は、光照射状態における画素信号が入力された場合の信号波形を示している。
【００４５】
この例において、オートゼロ信号＃Ｂは、オートゼロ信号＃Ａを一定期間遅延させたものである。これにより、オートゼロ信号＃Ａおよび＃Ｂの立下りタイミングは、一定期間ずれたものになっている。したがって、比較器１１１および１１２における比較タイミングは、上述の第１の実施の形態と同様になる。
【００４６】
なお、この例では光照射状態における画素信号が入力された場合の信号波形について示したが、ダーク状態において得られる信号波形についても上述の第１の実施の形態と同様である。
【００４７】
このように、本技術の第２の実施の形態によれば、遅延回路１９３を用いることにより、オートゼロ信号＃Ａに基づいて他のオートゼロ信号＃Ｂを生成することができる。
【００４８】
＜３．第３の実施の形態＞
上述の第１の実施の形態では、画素１１の列毎に２つの比較器１１１および１１２を備えることを想定し、同じ列の複数の比較器を用いてマルチサンプリングを行っていた。これに対し、この第３の実施の形態では、隣接する他の列に対応する比較器を用いてマルチサンプリングを行う。なお、撮像装置の全体構成については、上述の第１の実施の形態と同様であるため、詳細な説明は省略する。
【００４９】
［カラム信号処理回路の構成］
図８は、本技術の第３の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【００５０】
この第３の実施の形態におけるカラム信号処理回路１００は、画素１１の列の間にスイッチ１６９が設けられており、隣接する垂直信号線と比較器１１１の入力部とを接続することができるようになっている。なお、以下では、列を区別する際には参照番号の後ろに列番号を付して示す。
【００５１】
この第３の実施の形態では、画素１１−１の列に対応する比較器１１１−１と、画素１１−２の列に対応する比較器１１１−２とを想定する。比較器１１１−２の画素信号の入力側にはスイッチ１６９−２が設けられており、画素１１−１の画素信号または画素１１−２の画素信号の何れか一方が選択されて比較器１１１−２に供給される。なお、比較器１１１−１および１１１−２は、特許請求の範囲に記載の第１および第２の比較器の一例である。
【００５２】
この例においては、スイッチ１６９−２によって画素１１−１の画素信号が選択された状態を示している。すなわち、画素１１−１の画素信号は、比較器１１１−１および１１１−２の両者に入力される。比較器１１１−１および１１１−２には、信号線１９１−１および１９１−２を介して、それぞれ異なるオートゼロ信号＃Ａおよび＃Ｂが供給される。これにより、上述の第１の実施の形態と同様に、比較器１１１−１および１１１−２において異なるタイミングでオートゼロ調整を行うことにより、比較タイミングをずらして、マルチサンプリングを行うことができる。したがって、それにより得られたデジタル値を加算平均することにより、画素１１−１において発生したノイズを低減することができる。
【００５３】
このように、本技術の第３の実施の形態によれば、画素１１−１の他の列に対応する比較器１１１−２を利用して、画素１１−１の撮像信号を比較器１１１−１および１１１−２によって比較して、マルチサンプリングを行うことができる。
【００５４】
なお、この第３の実施の形態においても、上述の第２の実施の形態により説明した遅延回路１９３によってオートゼロ信号＃Ａを遅延させることにより、オートゼロ信号＃Ｂを生成するようにしてもよい。
【００５５】
＜４．第４の実施の形態＞
上述の第１の実施の形態では、異なるタイミングでオートゼロ調整を行う比較器１１１および１１２に、同一の画素１１の画素信号を入力してマルチサンプリングを行うことを想定していた。これに対し、この第４の実施の形態では、異なるタイミングでオートゼロ調整を行う比較器に対して、別々の画素信号を入力する。換言すれば、この第４の実施の形態では、通常通りに画素の列に対応する比較器を用いながら、それぞれの比較器のオートゼロ調整タイミングをずらすことにより、撮像された画像に生じる所定の現象の緩和を図る。
【００５６】
［ストリーキング現象］
ここでは、撮像された画像に生じる所定の現象の例として、ストリーキング現象について説明する。ストリーキング現象とは、光が入射した際に水平方向に影響を与える現象である。
【００５７】
図９は、ストリーキング現象の一例を示す図である。同図におけるａに示すように、全領域が黒領域となる領域８８１と、大部分が白領域であり一部が黒領域となる領域８８２とが存在する場合、領域８８１と領域８８２との間で、黒のレベルに差が発生して横帯の様に見えることがある。
【００５８】
このようなストリーキング現象は、同図におけるｂに示すような原理で発生するものと考えられる。まず、Ｐ相期間においては信号量によらずに全てのカラムで同時に比較が行われて一斉に反転するため（８９１）、配線抵抗と電流による電圧降下（ＩＲドロップ）が大きくなる。
【００５９】
このとき、全領域が黒の場合は、Ｄ相期間においても一斉に反転するため（８９２）、ＩＲドロップが大きくなる。この場合、Ｐ相期間とＤ相期間が同じ状況にあるため、ストリーキング現象は発生しない。
【００６０】
一方、大部分が白領域の場合には、少数の黒レベルが反転するタイミング（８９２）と、大部分の白レベルが一斉反転するタイミング（８９３）とではＩＲドロップが異なる。すなわち、黒画素についてはＰ相期間とＤ相期間でＩＲドロップの状況が異なるため、ＩＲドロップ差に起因した誤差が発生する。これがストリーキング現象の原因である。
【００６１】
そこで、この第４の実施の形態では、一斉に反転する量を減少させるために、反転タイミングを散らすように動作する。このような動作は一般にディザと呼ばれる。
【００６２】
［カラム信号処理回路の構成］
図１０は、本技術の第４の実施の形態におけるカラム信号処理回路１００の構成例を示す図である。
【００６３】
この第４の実施の形態におけるカラム信号処理回路１００は、画素１１の列毎に、比較器１１１と、電流源回路１６１とを備える。また、各列に共通して、デジタルアナログ変換器１２１と、オートゼロ信号生成部１９０とを備える。なお、以下では、列を区別する際には参照番号の後ろに列番号を付して示す。
【００６４】
比較器１１１には、対応する画素１１からの画素信号と、デジタルアナログ変換器１２１からの参照信号とが入力される。すなわち、比較器１１１−１には画素１１−１からの画素信号が、比較器１１１−２には画素１１−２からの画素信号が、比較器１１１−３には画素１１−３からの画素信号が、それぞれ入力される。
【００６５】
また、比較器１１１には、オートゼロ信号生成部１９０からオートゼロ信号が供給される。すなわち、比較器１１１−１には信号線１９１−１を介してオートゼロ信号＃Ａが、比較器１１１−２には信号線１９１−２を介してオートゼロ信号＃Ｂが、比較器１１１−３には信号線１９１−３を介してオートゼロ信号＃Ｃが、それぞれ入力される。オートゼロ信号は比較器１１１毎に立下りのタイミングが異なるため、比較タイミングも互いに異なる。
【００６６】
［アナログデジタル変換のタイミング］
図１１は、本技術の第４の実施の形態におけるアナログデジタル変換の第１のタイミング例を示す図である。
【００６７】
比較器１１１においては、オートゼロ信号の立下りのタイミングで、それぞれのオートゼロ調整が行われる。この例では、オートゼロ信号＃Ａが最初に立ち下り、比較器１１１−１におけるオートゼロ調整が行われる。次に、オートゼロ信号＃Ｂが立ち下り、比較器１１１−２におけるオートゼロ調整が行われる。そして、オートゼロ信号＃Ｃが立ち下り、比較器１１１−３におけるオートゼロ調整が行われる。
【００６８】
オートゼロ信号＃Ａ、＃Ｂ、＃Ｃの立下りタイミングにおいて、参照信号は階段状に異なるレベルを示しているため、比較タイミングはそれぞれ異なるタイミングとなる。すなわち、Ｐ相期間において、最初に比較器１１１−３における比較が行われ（８３３）、次に比較器１１１−２における比較が行われ（８３２）、次に比較器１１１−１における比較が行われる（８３１）。
【００６９】
図１２は、本技術の第４の実施の形態におけるアナログデジタル変換の第２のタイミング例を示す図である。
【００７０】
ここまでに説明した実施の形態においては、オートゼロ期間における参照信号が階段状波形を有しており、オートゼロ信号の立下りタイミングにおいて画像信号とのオートゼロ調整を行っていた。これに対し、この第２のタイミング例では、オートゼロ期間における参照信号は、同図に示すようにスロープ状波形を有している。オートゼロ調整については他の例と同様であり、オートゼロ信号の立下りタイミングにおいて行われる。
【００７１】
参照信号の形成はデジタルアナログ変換器１２１において行われるものであり、何れの形状であっても適宜実現可能である。
【００７２】
このように、本技術の第４の実施の形態によれば、画素１１の各列の画素信号を入力する比較器１１１において異なるタイミングでオートゼロ調整を行うことにより、比較タイミングをずらして、画像信号におけるストリーキング現象などを緩和することができる。
【００７３】
［変形例］
図１３は、本技術の第４の実施の形態におけるカラム信号処理回路１００の変形例を示す図である。
【００７４】
この第４の実施の形態においても、上述の第２の実施の形態について説明したように、オートゼロ信号生成部１９０において遅延回路１９３を備え、この遅延回路１９３によってオートゼロ信号を生成してもよい。
【００７５】
すなわち、オートゼロ信号生成部１９０は、オートゼロ信号＃Ａを生成して、信号線１９１−１を介して比較器１１１−１に供給する。このオートゼロ信号＃Ａは、遅延回路１９３−２にも入力される。遅延回路１９３−２は、オートゼロ信号＃Ａを一定期間遅延させて、これによりオートゼロ信号＃Ｂを生成する。このオートゼロ信号＃Ｂは、信号線１９１−２を介して比較器１１１−２に供給される。
【００７６】
このオートゼロ信号＃Ｂは、遅延回路１９３−３にも入力される。遅延回路１９３−３は、オートゼロ信号＃Ｂを一定期間遅延させて、これによりオートゼロ信号＃Ｃを生成する。このオートゼロ信号＃Ｃは、信号線１９１−３を介して比較器１１１−３に供給される。
【００７７】
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
【００７８】
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
【００７９】
なお、本技術は以下のような構成もとることができる。
（１）第１のオートゼロ信号に基づいて第１のオートゼロ調整タイミングにおいて第１の画素信号と参照信号との電圧レベルを整合させて、所定期間において前記第１の画素信号と前記参照信号とを比較する第１の比較器と、
第２のオートゼロ信号に基づいて前記第１のオートゼロ調整タイミングとは異なる第２のオートゼロ調整タイミングにおいて第２の画素信号と参照信号との電圧レベルを整合させて、前記所定期間において前記第２の画素信号と前記参照信号とを比較する第２の比較器と
を具備する撮像装置。
（２）前記第１および第２の画素信号は、同一の信号線から供給される
前記（１）に記載の撮像装置。
（３）前記第１および第２の画素信号は、互いに異なる信号線から供給される
前記（１）に記載の撮像装置。
（４）前記第１および第２のオートゼロ信号を生成するオートゼロ信号生成部をさらに具備する前記（１）から（３）のいずれかに記載の撮像装置。
（５）前記オートゼロ信号生成部は、前記第１のオートゼロ信号に基づいて前記第２のオートゼロ信号を生成する
前記（４）に記載の撮像装置。
（６）前記オートゼロ信号生成部は、前記第１のオートゼロ信号を遅延させて前記第２のオートゼロ信号を生成する遅延回路を備える
前記（４）または（５）に記載の撮像装置。
（７）前記参照信号を生成する参照信号生成部をさらに具備する前記（１）から（６）のいずれかに記載の撮像装置。
（８）前記参照信号生成部は、前記第１および第２のオートゼロ信号との整合を行う期間において階段状波形を有する信号を前記参照信号として生成する
前記（７）に記載の撮像装置。
（９）前記参照信号生成部は、前記第１および第２のオートゼロ信号との整合を行う期間においてスロープ状波形を有する信号を前記参照信号として生成する
前記（７）に記載の撮像装置。
（１０）前記第１の比較器は、第１の画素列に対応して設けられ、
前記第２の比較器は、前記第１の画素列とは異なる第２の画素列に対応して設けられ、
前記第１および第２の画素信号は、前記第１の画素列の信号線から供給される
前記（１）、（２）、（４）から（９）のいずれかに記載の撮像装置。
【符号の説明】
【００８０】
１０  撮像素子
１１  画素
１９  垂直信号線
２０  垂直駆動回路
３０  水平駆動回路
４０  制御回路
５９  水平信号線
６０  出力回路
１００  カラム信号処理回路
１０１、１０２  アナログデジタル変換器（Ａ／Ｄ変換器）
１１１、１１２  比較器
１２１  デジタルアナログ変換器（Ｄ／Ａ変換器、ＤＡＣ）
１３１、１３２  カウンタ
１４１、１４２  ラッチ
１５０  演算回路
１６１、１６２  電流源回路
１６９  スイッチ
１９０  オートゼロ信号生成部
１９３  遅延回路
【図１】
2019146016.tif 000003
【図２】
2019146016.tif 000004
【図３】
2019146016.tif 000005
【図４】
2019146016.tif 000006
【図５】
2019146016.tif 000007
【図６】
2019146016.tif 000008
【図７】
2019146016.tif 000009
【図８】
2019146016.tif 000010
【図９】
2019146016.tif 000011
【図１０】
2019146016.tif 000012
【図１１】
2019146016.tif 000013
【図１２】
2019146016.tif 000014
【図１３】
2019146016.tif 000015