(57)【要約】      （修正有）【課題】デジタルＰＬＬのロックアップ時間を短縮できる送信装置を提供する。【解決手段】送信装置は、デジタルＰＬＬ（ＡＤＰＬＬ１００）と、デジタルＰＬＬに接続されたパワーアンプ１０２と、を備える。デジタルＰＬＬは、デジタル発振器と、パワーアンプ１０２の起動に対応した第１の期間に第１のループ帯域幅でデジタル発振器を動作させ、第１の期間に続く第２の期間に第１のループ帯域幅より狭い第２のループ帯域幅でデジタル発振器を動作させ、第２の期間に続く第３の期間に第２のループ帯域幅より狭い第３のループ帯域幅でデジタル発振器を動作させる制御部と、を有する。【選択図】図１
2019129496.tif 000002
【特許請求の範囲】
【請求項１】
デジタルＰＬＬと、
デジタルＰＬＬに接続されたパワーアンプと、
を備え、
前記デジタルＰＬＬは、
デジタル発振器と、
前記パワーアンプの起動に対応した第１の期間に第１のループ帯域幅で前記デジタル発振器を動作させ前記第１の期間に続く第２の期間に前記第１のループ帯域幅より狭い第２のループ帯域幅で前記デジタル発振器を動作させ前記第２の期間に続く第３の期間に前記第２のループ帯域幅より狭い第３のループ帯域幅で前記デジタル発振器を動作させる制御部と、
を有する
送信装置。
【請求項２】
前記制御部は、前記第３の期間に続く第４の期間に前記第３のループ帯域幅より狭い第４のループ帯域幅で前記デジタル発振器を動作させる
請求項１に記載の送信装置。
【請求項３】
前記第２のループ帯域幅は、前記第１のループ帯域幅に含まれ、
前記第３のループ帯域幅は、前記第２のループ帯域幅に含まれ、
前記デジタル発振器の目標周波数は、前記第３のループ帯域幅に含まれる
請求項１に記載の送信装置。
【請求項４】
前記第２のループ帯域幅は、前記第１のループ帯域幅に含まれ、
前記第３のループ帯域幅は、前記第２のループ帯域幅に含まれ、
前記第４のループ帯域幅は、前記第３のループ帯域幅に含まれ、
前記デジタル発振器の目標周波数は、前記第４のループ帯域幅に含まれる
請求項２に記載の送信装置。
【請求項５】
デジタル発振器を含むデジタルＰＬＬと前記デジタルＰＬＬの出力側に接続されたパワーアンプとを有する送信装置の制御方法であって、
前記パワーアンプの起動に応じて、第１のループ帯域幅で前記デジタル発振器を動作させることと、
前記第１のループ帯域幅で前記デジタル発振器を動作させた後に、前記第１のループ帯域幅より狭い第２のループ帯域幅で前記デジタル発振器を動作させることと、
前記第２のループ帯域幅で前記デジタル発振器を動作させた後に、前記第２のループ帯域幅より狭い第３のループ帯域幅で前記デジタル発振器を動作させることと、
を備えた制御方法。
【請求項６】
前記第３のループ帯域幅で前記デジタル発振器を動作させた後に、前記第３のループ帯域幅より狭い第４のループ帯域幅で前記デジタル発振器を動作させることをさらに備えた
請求項５に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、送信装置及び制御方法に関する。
【背景技術】
【０００２】
ＡＤＰＬＬ（Ａｌｌ  Ｄｉｇｉｔａｌ  ＰＬＬ）などのデジタルＰＬＬは、その発振周波数を調整し目標周波数に達するとロック状態になる。このとき、デジタルＰＬＬがロック状態になるまでのロックアップ時間を短縮することが望まれる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−０９０１３２号公報
【特許文献２】特開２０１１−２３８０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一つの実施形態は、デジタルＰＬＬのロックアップ時間を短縮できる送信装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
一つの実施形態によれば、デジタルＰＬＬとパワーアンプとを有する送信装置が提供される。パワーアンプは、デジタルＰＬＬに接続されている。デジタルＰＬＬは、デジタル発振器と制御部とを有する。制御部は、第１の期間に第１のループ帯域幅でデジタル発振器を動作させる。第１の期間は、パワーアンプの起動に対応した期間である。制御部は、第２の期間に第２のループ帯域幅でデジタル発振器を動作させる。第２の期間は、第１の期間に続く期間である。第２のループ帯域幅は、第１のループ帯域幅より狭いループ帯域幅である。制御部は、第３の期間に第３のループ帯域幅でデジタル発振器を動作させる。第３の期間は、第２の期間に続く期間である。第３のループ帯域幅は、第２のループ帯域幅より狭いループ帯域幅である。
【図面の簡単な説明】
【０００６】
【図１】図１は、実施形態に係る送信装置の構成を示す図である。
【図２】図２は、実施形態におけるＡＤＰＬＬの構成を示す図である。
【図３】図３は、実施形態におけるデジタルＰＤ及びデジタルＬＦの構成を示す図である。
【図４】図４は、実施形態に係る送信装置の動作を示すタイミングチャートである。
【図５】図５は、実施形態におけるループ帯域幅の制御とＤＣＯの動作周波数の時間変動とを示す図である。
【図６】図６は、実施形態の変形例におけるループ帯域幅の制御を示す図である。
【発明を実施するための形態】
【０００７】
以下に添付図面を参照して、実施形態にかかる送信装置を詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【０００８】
（実施形態）
実施形態にかかる送信装置は、無線ＬＡＮ機器等の無線通信装置に適用され得る。無線通信装置に適用される送信装置は、送信データで変調されたベースバンド信号（変調データ）を用いて、ローカル信号をＧＦＳＫ（Ｇａｕｓｓｉａｎ  ｆｉｌｔｅｒｅｄ  Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）などの変調方式で変調させ、送信信号を生成する。送信装置は、生成された送信信号をパワーアンプで電力増幅してアンテナから無線電波として放射させる。
【０００９】
このとき、送信装置は、ローカル信号を、ＰＬＬ回路で発振させて生成させる。仮に、ＰＬＬ回路をアナログ回路で構成すると、リファレンス周波数が低い場合、あるいは発振周波数の低周波数分解能が要求される場合、スプリアスなどの不要輻射を防ぐために大きなループフィルタが必要となり、ＰＬＬ回路のチップ面積が増大しやすい。また、ＰＬＬ回路をアナログ回路で構成すると、電流制御で動作させることが多く、ＰＬＬ回路の消費電力が増大しやすい。
【００１０】
それに対して、ＰＬＬ回路をデジタル回路で構成すると、ＣＭＯＳプロセスでＰＬＬ回路を形成でき、微細化が容易であるためにＰＬＬ回路のチップ面積を低減させやすい。また、ＰＬＬ回路をデジタル回路で構成すると、主として電圧制御で動作させることができ、ＰＬＬ回路の消費電力を低減させやすい。
【００１１】
例えば、ＢＬＥ（Ｂｌｕｅｔｏｏｔｈ  Ｌｏｗ  Ｅｎｅｒｇｙ）と呼ばれるＢｌｕｅｔｏｏｔｈ（登録商標）の拡張仕様に適合させるためのＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路の開発が進められている。ＢＬＥは極低電力で通信を行う仕様であり、消費電力の低減化が求められる。ＰＬＬ回路をＡＤＰＬＬ（Ａｌｌ  Ｄｉｇｉｔａｌ  ＰＬＬ）で構成すると、位相比較器や発振器もデジタル回路で構成されるため、省スペース化及び省電力化が容易である。
【００１２】
Ｂｌｕｅｔｏｏｔｈ５．０の規格対応では、パワーアンプの出力パワーが大きいため、パワーアンプの起動によるＡＤＰＬＬの周波数変動量が大きくなりやすい。例えばＡＤＰＬＬの目標周波数がＡＤＰＬＬにおけるフィルタの通過帯域における比較的高周波側に設定される場合、この影響は、パワーアンプの起動待ち時のループ帯域幅の設定をより広帯域に設定することで低減できる。また、通信時には、ループ帯域幅の設定を狭帯域設定に切り替えることで、位相ノイズを効果的に低減できる。
【００１３】
一方、送信装置では、Ｂｌｕｅｔｏｏｔｈ５．０等の通信規格に従い、パワーアンプの起動後に所定の時間が経過したタイミングまでにデータの送信を開始可能な状態になっていることが要求され得る。この場合、ＡＤＰＬＬなどのデジタルＰＬＬがロック状態になるまでのロックアップ時間を所定の時間以下に短縮することが望まれる。
【００１４】
しかし、ループ帯域幅の設定において広帯域と狭帯域とでループ帯域幅の差が大きくなると、広帯域設定から狭帯域設定に変更した直後にＡＤＰＬＬの動作周波数が大きく変動してロック状態への収束に時間がかかる傾向にあり、送信開始時に動作周波数が安定せずに送信エラーとなる可能性がある。
【００１５】
そこで、本実施形態では、送信装置において、ループ帯域幅を広帯域設定から狭帯域設定へ段階的に切り替えることで、送信前における周波数変動の低減と送信時における位相ノイズの低減とを両立化させながらロックアップ時間の短縮化を図る。
【００１６】
具体的には、送信装置１は、図１に示すように構成され得る。図１は、送信装置１の構成を示す図である。
【００１７】
送信装置１は、ＡＤＰＬＬ（デジタルＰＬＬ）１００、変調部１０１、パワーアンプ１０２、アンテナ１０３、コントローラ１０４を有する。
【００１８】
コントローラ１０４は、送信装置１の各部を統括的に管理する。例えば、コントローラ１０４は、ＡＤＰＬＬ１００に対して監視及び／又は制御を行ったり、変調部１０１に対して監視及び／又は制御を行ったりする。コントローラ１０４は、ＡＤＰＬＬ１００及び／又は変調部１０１の起動・停止を制御できる。起動・停止は、外部からの電源供給・電源遮断に伴う起動・停止を含み、低消費電力化のための動作状態・休止状態間の遷移に伴う起動・停止を含むことができる。
【００１９】
変調部１０１は、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｏｃｅｓｓｏｒ）などのデータ処理部（不図示）からベースバンド信号（変調データ）を受ける。変調部１０１は、ガウス特性を有するフィルタを用いてベースバンド信号（変調データ）を平滑化する。変調部１０１は、ＧＦＳＫ（Ｇａｕｓｓｉａｎ  ｆｉｌｔｅｒｅｄ  Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）又はＧＭＳＫ（Ｇａｕｓｓｉａｎ  ｆｉｌｔｅｒｅｄ  Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）等の変調方式に従い、ローカル信号の中心周波数（キャリア周波数）の値と変調データの変化に応じたオフセット周波数の値とを含む変調信号を生成してＡＤＰＬＬ１００へ出力する。
【００２０】
ＡＤＰＬＬ１００は、例えばオフセットＰＬＬであり、変調部１０１から変調信号を受け、変調信号を用いて周波数変換を行う。すなわち、ＡＤＰＬＬ１００は、所定の目標周波数でローカル信号を発振させながらローカル信号の周波数を目標周波数から変調信号に応じてオフセットさせて変調（周波数変調）をかけ、送信信号（ＲＦ信号）を生成する。ＡＤＰＬＬ１００は、送信信号（ＲＦ信号）をパワーアンプ１０２へ出力する。ＡＤＰＬＬ１００は、送信信号（ＲＦ信号）の周波数をその出力ノードからの帰還信号に基づいて調節する。
【００２１】
パワーアンプ１０２は、送信信号（ＲＦ信号）をＡＤＰＬＬ１００から受ける。パワーアンプ１０２は、送信信号（ＲＦ信号）を電力増幅してアンテナ１０３へ出力する。
【００２２】
アンテナ１０３は、電力増幅された送信信号（ＲＦ信号）をパワーアンプ１０２から受ける。アンテナ１０３は、送信信号（ＲＦ信号）に応じた無線電波を生成して放射する。
【００２３】
送信装置１において、ＡＤＰＬＬ回路１００は、送信信号（ＲＦ信号）の周波数の調節をオールデジタルで行う。具体的には、ＡＤＰＬＬ回路１００は、図２に示すように構成され得る。図２は、ＡＤＰＬＬ回路１００の構成を示す図である。
【００２４】
ＡＤＰＬＬ回路１００は、ＤＣＯ（Ｄｉｇｉｔａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１０及び制御部２０を有する。制御部２０は、制御回路２１、デジタルＰＤ（Ｐｈａｓｅ  Ｄｅｔｅｃｔｏｒ）２２、及びデジタルＬＦ（Ｌｏｏｐ  Ｆｉｌｔｅｒ）２３を有する。制御回路２１は、デジタル回路で構成でき、制御信号（デジタル信号）を各部（例えば、デジタルＬＦ２３）へ供給することができる。
【００２５】
デジタルＰＤ２２は、ＤＣＯ（デジタル発振器）１０から出力される送信信号φＳの帰還信号φＦＢとコントローラ１０４から受けた参照信号φＲＥＦとの間の位相差を検出し、位相差に応じた位相誤差データＤＦＦをデジタルＬＦ２３へ出力する。
【００２６】
例えば、デジタルＰＤ２２は、図３に示すように構成され得る。図３は、デジタルＰＤ２２及びデジタルＬＦ２３の構成を示す図である。デジタルＰＤ２２は、カウンタ２２ａ、ＴＤＣ（Ｔｉｍｅ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）２２ｂ、及び減算器２２ｃを有する。カウンタ２２ａは、帰還信号φＦＢの周波数を累積積算し、その積算結果である位相情報ＰＨＤをタイミング信号に基づいて減算器２２ｃに出力する。ＴＤＣ２２ｂは参照信号φＲＥＦと帰還信号φＦＢの２入力の位相の差分をより高い分解能で抽出し、帰還信号φＦＢの１周期分以下の誤差を示す位相情報ＰＨＤを生成する。ＴＤＣ２２ｂは参照信号に基づいてその位相情報ＰＨＤ（カウンタ２２ａからの位相情報ＰＨＤを補う位相情報ＰＨＤ）を減算器２２ｃに出力する。減算器２２ｃは、参照信号φＲＥＦをコントローラ１０４から受け、位相情報ＰＨＤをカウンタ２２ａ及びＴＤＣ２２ｂから受ける。減算器２２ｃは、参照信号φＲＥＦから位相情報ＰＨＤを減算して位相誤差データＤＦＦを生成してデジタルＬＦ２３へ出力する。
【００２７】
図２に示すデジタルＬＦ２３は、位相誤差データＤＦＦをデジタルＰＤ２２から受ける。デジタルＬＦ２３は、位相誤差データＤＦＦに対してフィルタリング処理を施すとともに増幅処理を施し、発振器調整ワードＯＴＷ（Ｏｓｃｉｌｌａｔｏｒ  Ｔｕｎｉｎｇ  Ｗｏｒｄ）を生成してＤＣＯ１０へ出力する。
【００２８】
例えば、デジタルＬＦ２３は、図３に示すように構成され得る。デジタルＬＦ２３は、デジタルＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）２３ａ及び乗算器２３ｂを有する。デジタルＬＰＦ２３ａは、減算器２２ｃから出力された位相誤差データＤＦＦの高周波成分をフィルタ係数に応じてフィルタリングして平滑化し、規格化された発振器制御値ＮＴＷ（Ｎｏｒｍａｌｉｚｅｄ  Ｔｕｎｉｎｇ  Ｗｏｒｄ）として乗算器２３ｂへ出力する。デジタルＬＰＦ２３ａは、ＩＩＲ（Ｉｎｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタやＦＩＲ（Ｆｉｎｉｔｅ  Ｉｍｐｕｌｓｅ  Ｒｅｓｐｏｎｓｅ）フィルタ等として構成され得る。乗算器２３ｂは、発振器制御値ＮＴＷをデジタルＬＰＦ２３ａから受ける。乗算器２３ｂは、係数Ｋを発振器制御値ＮＴＷに乗算して発振器調整ワードＯＴＷを生成してＤＣＯ１０へ出力する。
【００２９】
このとき、制御回路２１は、デジタルＬＰＦ２３ａのフィルタ係数及び／又は乗算器２３ｂの係数Ｋを変更するように、デジタルＬＰＦ２３ａ及び／又は乗算器２３ｂを制御可能である。これにより、制御回路２１は、デジタルＬＦ２３のフィルタ帯域幅を変更可能であり、ＡＤＰＬＬ１００のループ帯域幅を変更可能である。例えば、制御回路２１は、デジタルＬＰＦ２３ａの通過帯域を広げたり（デジタルＬＰＦ２３ａのカットオフ周波数を上げたり）乗算器２３ｂの係数Ｋを増加させることでループ帯域幅を広帯域化することができる。制御回路２１は、デジタルＬＰＦ２３ａの通過帯域を狭めたり（デジタルＬＰＦ２３ａのカットオフ周波数を下げたり）乗算器２３ｂの係数Ｋを減少させることでループ帯域幅を狭帯域化することができる。
【００３０】
例えば、制御回路２１は、期間ＴＰ１にループ帯域幅ＬＢＷ＝ＢＷ１でＤＣＯ１０を動作させる。期間ＴＰ１は、パワーアンプ１０２の起動に対応した期間である。制御回路２１は、期間ＴＰ１の開始タイミングにおいて、デジタルＬＰＦ２３ａの通過帯域を広げる（デジタルＬＰＦ２３ａのカットオフ周波数を上げる）ことと乗算器２３ｂの係数Ｋを増加させることとの少なくとも一方を行い、ループ帯域幅をＬＢＷ＝ＢＷ１にすることができる。制御回路２１は、期間ＴＰ１の開始タイミングから終了タイミングまでにおいて、デジタルＬＰＦ２３ａの通過帯域と乗算器２３ｂの係数Ｋとを維持することができる。
【００３１】
制御回路２１は、期間ＴＰ２にループ帯域幅ＬＢＷ＝ＢＷ２でＤＣＯ１０を動作させる。期間ＴＰ２は、期間ＴＰ１に続く期間である。ループ帯域幅ＬＢＷ＝ＢＷ２は、ループ帯域幅ＬＢＷ＝ＢＷ１より狭いループ帯域幅である。制御回路２１は、期間ＴＰ２の開始タイミングにおいて、デジタルＬＰＦ２３ａの通過帯域を狭める（デジタルＬＰＦ２３ａのカットオフ周波数を下げる）ことと乗算器２３ｂの係数Ｋを減少させることとの少なくとも一方を行い、ループ帯域幅をＬＢＷ＝ＢＷ１からＬＢＷ＝ＢＷ２へ狭帯域化できる。制御回路２１は、期間ＴＰ２の開始タイミングから終了タイミングにおいて、デジタルＬＰＦ２３ａの通過帯域と乗算器２３ｂの係数Ｋとを維持することができる。
【００３２】
制御回路２１は、期間ＴＰ３にループ帯域幅ＬＢＷ＝ＢＷ３でＤＣＯ１０を動作させる。期間ＴＰ３は、期間ＴＰ２に続く期間である。ループ帯域幅ＬＢＷ＝ＢＷ３は、ループ帯域幅ＬＢＷ＝ＢＷ２より狭いループ帯域幅である。制御回路２１は、期間ＴＰ３の開始タイミングにおいて、デジタルＬＰＦ２３ａの通過帯域を狭める（デジタルＬＰＦ２３ａのカットオフ周波数を下げる）ことと乗算器２３ｂの係数Ｋを減少させることとの少なくとも一方を行い、ループ帯域幅をＬＢＷ＝ＢＷ２からＬＢＷ＝ＢＷ３へ狭帯域化できる。制御回路２１は、期間ＴＰ３の開始タイミングから終了タイミングにおいて、デジタルＬＰＦ２３ａの通過帯域と乗算器２３ｂの係数Ｋとを維持することができる。
【００３３】
なお、期間ＴＰ１の長さは、ループ帯域幅をＬＢＷ＝ＢＷ１に制御した場合にＤＣＯ１０の動作周波数の変動がループ帯域幅ＬＢＷ＝ＢＷ２に対応した周波数範囲に収束可能である時間として予め実験的に決められ得る。期間ＴＰ２の長さは、ループ帯域幅をＬＢＷ＝ＢＷ２に制御した場合にＤＣＯ１０の動作周波数の変動がループ帯域幅ＬＢＷ＝ＢＷ３に対応した周波数範囲に収束可能である時間として予め実験的に決められ得る。期間ＴＰ３の開始タイミングは、ループ帯域幅をＬＢＷ＝ＢＷ３に制御した場合に送信開始タイミングまでにＤＣＯ１０の動作周波数の変動が許容範囲内に収束可能である時間を確保できるタイミングとして予め実験的に決められ得る。
【００３４】
ＤＣＯ１０は、発振器制御ワードＯＴＷにより離散的に発振周波数が制御可能な発振器であり、発振器制御ワードＯＴＷに応じた送信信号（ＲＦ信号）φＳを生成する。ＤＣＯ１は、例えば複数のキャパシタを２値制御することによって実現される。ＤＣＯ１０は、送信信号（ＲＦ信号）φＳをパワーアンプ１０２へ出力する。
【００３５】
次に、送信装置１の動作について図４を用いて説明する。図４は、送信装置１の動作を示すタイミングチャートである。以下では、ＡＤＰＬＬ１００の目標周波数ｆｔがデジタルＬＰＦ２３ａの通過帯域における比較的高周波側に設定される場合の動作について例示的に説明する。
【００３６】
送信装置１のＡＤＰＬＬ１００において、制御回路２１は、ステートマシンとして構成され、図４に示す状態情報ＳＴＡＴＥを管理している。制御回路２１は、コントローラ１０４から受ける制御信号とＡＤＰＬＬ１００における各部を監視した結果との少なくとも一方に基づいて、状態情報ＳＴＡＴＥの内容を変更可能である。
【００３７】
タイミングｔ０より前において、制御回路２１は、状態情報ＳＴＡＴＥ＝“Ｉｎｉｔｉａｌ”に設定し、状態情報ＳＴＡＴＥ＝“Ｉｎｉｔｉａｌ”であることに応じて、ＡＤＰＬＬ１００における各部が初期状態であると認識する。
【００３８】
タイミングｔ０において、送信可能であることを示す制御信号をコントローラ１０４から受けると、制御回路２１は、送信制御信号ＴＸ＿ＲＸをアクティブレベル（例えば、Ｈレベル）にし、状態情報をＳＴＡＴＥ＝“Ｉｎｉｔｉａｌ”からＳＴＡＴＥ＝“Ｓｔａｎｄｂｙ”へ変更する。
【００３９】
状態情報ＳＴＡＴＥ＝“Ｓｔａｎｄｂｙ”であることに応じて、制御回路２１は、タイミングｔ０から所定時間経過したタイミングｔ１において、ＡＤＰＬＬ１００の起動制御信号ＡＤＰＬＬ＿ＰＯをアクティブレベル（例えば、Ｈレベル）にしＡＤＰＬＬ１００内の各部へ供給する。これに応じて、ＡＤＰＬＬ１００におけるパワーアンプ１０２を除く各部へ電源回路（図示せず）から電力が供給される。
【００４０】
主電源の起動完了の通知を各部から受けると、タイミングｔ２において、制御回路２１は、状態情報をＳＴＡＴＥ＝“Ｓｔａｎｄｂｙ”からＳＴＡＴＥ＝“Ｃａｌｉｂｒａｔｉｏｎ”へ変更し、キャリブレーション動作をＡＤＰＬＬ１００における各部へ指示する。キャリブレーション動作において、ＡＤＰＬＬ１００は、発振器調整ワードＯＴＷで設定される制御周波数に対してＤＣＯ１０の発振周波数が近づくように周波数を粗調整する。
【００４１】
キャリブレーション動作完了の通知を各部から受けると、タイミングｔ１０において、制御回路２１は、状態情報をＳＴＡＴＥ＝“Ｃａｌｉｂｒａｔｉｏｎ”からＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“ＰＡ  Ｐｗｒ−ｕｐ”へ変更し、ＡＤＰＬＬ１００のループ帯域幅をＬＢＷ＝ＢＷ１に設定（広帯域設定）する。これにより、ＡＤＰＬＬ１００におけるループは、オープン（Ｏｐｅｎ）状態からクローズ（Ｃｌｏｓｅ）状態になる。
【００４２】
ループ帯域幅ＬＢＷ＝ＢＷ１は、図５（ａ）に示すように、ＤＣＯ１０の目標周波数ｆｔを含み、ループ帯域幅ＬＢＷ＝ＢＷ２より広く、ループ帯域幅ＬＢＷ＝ＢＷ３より広い。ループ帯域幅ＬＢＷ＝ＢＷ１は、ループ帯域幅ＬＢＷ＝ＢＷ２を含み且つループ帯域幅ＬＢＷ＝ＢＷ３を含むような帯域の幅とすることができる。ループ帯域幅ＬＢＷ＝ＢＷ１は、目標周波数ｆｔの上下にそれぞれ略（ＢＷ１）／２ずつの幅を有する帯域の幅とすることができる。図５（ａ）は、ループ帯域幅ＬＢＷの制御を示す図である。また、図５（ｂ）、図５（ｃ）に示すように、ＡＤＰＬＬ１００におけるループがオープン（Ｏｐｅｎ）状態からクローズ（Ｃｌｏｓｅ）状態になることに伴い、ＡＤＰＬＬ１００から出力される送信信号φＳの周波数（ＡＤＰＬＬ  Ｆｒｅｑ．）に飛びが発生するとともに変動し始める。図５（ｃ）は、図５（ｂ）に破線の矢印で示された周波数範囲ＦＲを拡大した縦軸でＤＣＯ１０の動作周波数の時間変動を示している。
【００４３】
状態情報ＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“ＰＡ  Ｐｗｒ−ｕｐ”であることに応じて、制御回路２１は、タイミングｔ１０から所定時間経過したタイミングｔ３において、パワーアンプ１０２の起動制御信号ＰＡ＿ＰＯをアクティブレベル（例えば、Ｈレベル）にしパワーアンプ１０２へ供給する。
【００４４】
これに応じて、パワーアンプ１０２へ電源回路（図示せず）から電力が供給されると、図５（ｂ）、図５（ｃ）に示すように、ＡＤＰＬＬ１００から出力される送信信号φＳの周波数（ＡＤＰＬＬ  Ｆｒｅｑ．）が大きく変動する。
【００４５】
このとき、ループ帯域幅がＬＢＷ＝ＢＷ１（広帯域設定）になっているため、送信信号φＳの周波数変動をある程度抑制することができる。すなわち、ループ帯域幅ＬＢＷ＝ＢＷ１（広帯域設定）は、ＬＢＷ＝ＢＷ２（中帯域設定）、ＬＢＷ＝ＢＷ３（狭帯域設定）に比べて、ＤＣＯ１０の動作周波数の変動に近い特性でＤＣＯ１０の制御周波数を変化させることができ、ＤＣＯ１０の動作周波数をＤＣＯ１０の制御周波数に追従させやすい。これにより、ループ帯域幅ＬＢＷ＝ＢＷ１（広帯域設定）は、ＬＢＷ＝ＢＷ２（中帯域設定）、ＬＢＷ＝ＢＷ３（狭帯域設定）に比べて、より短い時間でＤＣＯ１０の動作周波数を所定範囲（例えば、ＬＢＷ＝ＢＷ２に対応した周波数範囲）内に収めることができる。
【００４６】
タイミングｔ１０から期間ＴＰ１が経過したタイミングｔ１１において、制御回路２１は、ループ帯域幅をＬＢＷ＝ＢＷ１（広帯域設定）からＬＢＷ＝ＢＷ２（中帯域設定）に変更する。
【００４７】
ループ帯域幅ＬＢＷ＝ＢＷ２は、図５（ａ）に示すように、ＤＣＯ１０の目標周波数ｆｔを含み、ループ帯域幅ＬＢＷ＝ＢＷ１より狭く、ループ帯域幅ＬＢＷ＝ＢＷ３より広い。ループ帯域幅ＬＢＷ＝ＢＷ２は、ループ帯域幅ＬＢＷ＝ＢＷ１に含まれ且つループ帯域幅ＬＢＷ＝ＢＷ３を含むような帯域の幅とすることができる。ループ帯域幅はＬＢＷ＝ＢＷ２＝（ＢＷ１＋ＢＷ３）／２と決められ得る。ループ帯域幅ＬＢＷ＝ＢＷ２は、目標周波数ｆｔの上下にそれぞれ略（ＢＷ２）／２ずつの幅を有する帯域の幅とすることができる。
【００４８】
このとき、ループ帯域幅をＬＢＷ＝ＢＷ１からＬＢＷ＝ＢＷ２へ変更しているので、ループ帯域幅をＬＢＷ＝ＢＷ１からＬＢＷ＝ＢＷ３へ変更する場合に比べて、変更時におけるループ帯域幅のギャップを小さくでき、変更時のループ帯域幅のギャップに伴うＤＣＯ１０の動作周波数の変動を抑制できる。
【００４９】
また、期間ＴＰ１内でＤＣＯ１０の動作周波数の変動が図５（ｂ）に示すようにＬＢＷ＝ＢＷ２に対応した周波数範囲程度に抑制されていれば、ＤＣＯ１０の動作周波数の変動に近い特性でＤＣＯ１０の制御周波数を変化させることができ、ＤＣＯ１０の動作周波数をＤＣＯ１０の制御周波数に追従させやすい。
【００５０】
タイミングｔ１１から期間ＴＰ２が経過したタイミングｔ１２において、制御回路２１は、ループ帯域幅をＬＢＷ＝ＢＷ２（中帯域設定）からＬＢＷ＝ＢＷ３（狭帯域設定）に変更する。
【００５１】
ループ帯域幅ＬＢＷ＝ＢＷ３は、図５（ａ）に示すように、ＤＣＯ１０の目標周波数ｆｔを含み、ループ帯域幅ＬＢＷ＝ＢＷ１より狭く、ループ帯域幅ＬＢＷ＝ＢＷ２より狭い。ループ帯域幅ＬＢＷ＝ＢＷ３は、ループ帯域幅ＬＢＷ＝ＢＷ１に含まれ且つループ帯域幅ＬＢＷ＝ＢＷ２を含まれるような帯域の幅とすることができる。ループ帯域幅ＬＢＷ＝ＢＷ３は、目標周波数ｆｔの上下にそれぞれ略（ＢＷ３）／２ずつの幅を有する帯域の幅とすることができる。
【００５２】
このとき、ループ帯域幅をＬＢＷ＝ＢＷ２からＬＢＷ＝ＢＷ３へ変更しているので、ループ帯域幅をＬＢＷ＝ＢＷ１からＬＢＷ＝ＢＷ３へ変更する場合に比べて、変更時におけるループ帯域幅のギャップを小さくでき、変更時のループ帯域幅のギャップに伴うＤＣＯ１０の動作周波数の変動を抑制できる。
【００５３】
また、期間ＴＰ２内でＤＣＯ１０の動作周波数の変動が図５（ｂ）に示すようにＬＢＷ＝ＢＷ３に対応した周波数範囲程度に抑制されていれば、ＤＣＯ１０の動作周波数の変動に近い特性でＤＣＯ１０の制御周波数を変化させることができ、ＤＣＯ１０の動作周波数をＤＣＯ１０の制御周波数に追従させやすい。
【００５４】
タイミングｔ１０から所定期間が経過したタイミング（例えば、タイミングｔ１２）において、制御回路２１は、状態情報をＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“ＰＡ  Ｐｗｒ−ｕｐ”からＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“Ｍｏｄｕｌａｔｉｏｎ”へ変更し、ＡＤＰＬＬ１００における各部へ送信動作の準備を指示する。
【００５５】
送信動作の準備完了の通知を各部から受けると、タイミングｔ１３において、制御回路２１は、送信動作を行うようにＡＤＰＬＬ１００における各部を制御する。すなわち、制御回路２１は、変調部１０１からＡＤＰＬＬ１００への変調信号（ＴｘＤａｔａ）の入力を開始させるとともに変調信号を用いたＡＤＰＬＬ１００による周波数変換動作を開始させるようにＡＤＰＬＬ１００の各部を制御する。
【００５６】
このとき、ループ帯域幅ＬＢＷをＢＷ１→ＢＷ２→ＢＷ３と段階的に狭帯域化していることでＤＣＯ１０の動作周波数の変動が許容範囲内に収まっていれば、ＡＤＰＬＬ１００は、送信エラーとなることなく、送信動作を開始することができる。
【００５７】
また、ループ帯域幅ＬＢＷ＝ＢＷ３（狭帯域設定）は、ＬＢＷ＝ＢＷ１（広帯域設定）、ＬＢＷ＝ＢＷ２（中帯域設定）に比べて、送信信号φＳの位相ノイズ（Ｐｈａｓｅ  Ｅｒｒｏｒ）を効果的に低減でき、送信信号φＳのスペクトラム特性の劣化を抑制できる。
【００５８】
タイミングｔ１４において、変調部１０１からの変調信号（ＴｘＤａｔａ）の入力が終了すると、その後のタイミングｔ１５において、制御回路２１は、状態情報をＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“Ｍｏｄｕｌａｔｉｏｎ”からＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“ＰＡ  Ｐｗｒ−ｄｏｗｎ”へ変更する。
【００５９】
状態情報ＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“ＰＡ  Ｐｗｒ−ｄｏｗｎ”であることに応じて、制御回路２１は、タイミングｔ１５から所定時間経過したタイミングｔ１６において、パワーアンプ１０２の起動制御信号ＰＡ＿ＰＯをノンアクティブレベル（例えば、Ｌレベル）にしパワーアンプ１０２へ供給する。これに応じて、パワーアンプ１０２への電源回路（図示せず）からの電力供給が遮断される。また、制御回路２１は、状態情報をＳＴＡＴＥ＝“ＴＸ−Ｏｕｔｐｕｔ  Ａｃｔｉｖｅ”＋“ＰＡ  Ｐｗｒ−ｄｏｗｎ”からＳＴＡＴＥ＝“Ｉｎｉｔｉａｌ”へ変更する。
【００６０】
状態情報ＳＴＡＴＥ＝“Ｉｎｉｔｉａｌ”であることに応じて、制御回路２１は、タイミングｔ１６から所定時間経過したタイミングｔ１７において、送信制御信号ＴＸ＿ＲＸをノンアクティブレベル（例えば、Ｌレベル）にするとともにＡＤＰＬＬ１００の起動制御信号ＡＤＰＬＬ＿ＰＯをノンアクティブレベル（例えば、Ｌレベル）にしＡＤＰＬＬ１００内の各部へ供給する。これに応じて、ＡＤＰＬＬ１００におけるパワーアンプ１０２を除く各部への電源回路からの電力供給が遮断される。
【００６１】
以上のように、実施形態では、送信装置１において、ＡＤＰＬＬ１００のループ帯域幅ＬＢＷを広帯域設定から狭帯域設定へ段階的に（例えば、２段階で）切り替える。これにより、ＡＤＰＬＬ１００のループ帯域幅ＬＢＷの切り替えに伴う周波数変動を抑制でき、ＡＤＰＬＬ１００のロック状態への収束時間を短くできる。すなわち、送信前における周波数変動の低減と送信時における位相ノイズの低減とを両立化させながらＡＤＰＬＬ１００のロックアップ時間を短縮化できる。
【００６２】
なお、送信装置１において、ＡＤＰＬＬ１００のループ帯域幅ＬＢＷを広帯域設定から狭帯域設定へ多段階的に切り替えてもよい。
【００６３】
例えば、図６（ａ）に示すように、中帯域設定の期間ＴＰ２を期間ＴＰ２１と期間ＴＰ２２とに分割した場合、制御回路２１は、期間ＴＰ２１にループ帯域幅ＬＢＷ＝ＢＷ２１でＤＣＯ１０を動作させ、期間ＴＰ２２にループ帯域幅ＬＢＷ＝ＢＷ２２でＤＣＯ１０を動作させてもよい。このとき、各ループ帯域幅の大小関係は、次の数式１に示す関係とすることができる。
ＢＷ１＞ＢＷ２１＞ＢＷ２２＞ＢＷ３・・・数式１
【００６４】
このとき、期間ＴＰ２１の長さは、ループ帯域幅をＬＢＷ＝ＢＷ２１に制御した場合にＤＣＯ１０の動作周波数の変動がループ帯域幅ＬＢＷ＝ＢＷ２２に対応した周波数範囲に収束可能である時間として予め実験的に決められ得る。期間ＴＰ２２の長さは、ループ帯域幅をＬＢＷ＝ＢＷ２２に制御した場合にＤＣＯ１０の動作周波数の変動がループ帯域幅ＬＢＷ＝ＢＷ３に対応した周波数範囲に収束可能である時間として予め実験的に決められ得る。
【００６５】
また、例えば、図６（ｂ）に示すように、広帯域設定の期間ＴＰ１を期間ＴＰ１１と期間ＴＰ１２とに分割した場合、制御回路２１は、期間ＴＰ１１にループ帯域幅ＬＢＷ＝ＢＷ１でＤＣＯ１０を動作させ、期間ＴＰ１２にループ帯域幅ＬＢＷ＝ＢＷ１２でＤＣＯ１０を動作させてもよい。このとき、各ループ帯域幅の大小関係は、次の数式２に示す関係とすることができる。
ＢＷ１＞ＢＷ１２＞ＢＷ２１＞ＢＷ２２＞ＢＷ３・・・数式２
【００６６】
このとき、期間ＴＰ１１の長さは、ループ帯域幅をＬＢＷ＝ＢＷ１に制御した場合にＤＣＯ１０の動作周波数の変動がループ帯域幅ＬＢＷ＝ＢＷ１２に対応した周波数範囲に収束可能である時間として予め実験的に決められ得る。期間ＴＰ１２の長さは、ループ帯域幅をＬＢＷ＝ＢＷ１２に制御した場合にＤＣＯ１０の動作周波数の変動がループ帯域幅ＬＢＷ＝ＢＷ２１に対応した周波数範囲に収束可能である時間として予め実験的に決められ得る。
【００６７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００６８】
１  送信装置、１００  ＡＤＰＬＬ、１０２  パワーアンプ。
【図１】
2019129496.tif 000003
【図２】
2019129496.tif 000004
【図３】
2019129496.tif 000005
【図４】
2019129496.tif 000006
【図５】
2019129496.tif 000007
【図６】
2019129496.tif 000008