(57)【要約】【課題】ＳＩ−ＢＨ構造の半導体レーザであって、ＳＩ埋め込み層への電流リークを長期間、安定的に低減し、通電時により高い光出力を得ることが可能な半導体レーザを提供すること。【解決手段】メサストライプ構造の両側を半絶縁性ＩｎＰで埋め込む構造の半導体レーザである。メサストライプ構造は、ｎ型ＩｎＰ基板１０１の上部に、ｎ型クラッド層１０２、ｎ側ＳＣＨ層１０３、活性層１０４、ｐ側ＳＣＨ層１０５、ｐ型クラッド層１０６、コンタクト層１０７を順次積層し、ｎ型クラッド層１０２の途中までドライエッチング除去したものである。メサストライプ構造の両側は、半絶縁性ＩｎＰ埋め込み層１０９で埋め込まれている。ｎ型クラッド層１０２とｐ型クラッド層１０６の全部、或いは一部にＩｎＰと格子定数が等しく、ＩｎＰよりバンドギャップが広い半導体、例えば、Ｉｎ0.52Ａｌ0.48Ａｓを用いる。【選択図】図５
2019004112.tif 000002
【特許請求の範囲】
【請求項１】
ＩｎＰ基板上に積層された下部クラッド層、活性層、上部クラッド層およびコンタクト層を含むメサストライプ構造と、
前記メサストライプ構造の両側を埋め込む半絶縁性ＩｎＰ埋め込み層と、
を備え、前記下部クラッド層および前記上部クラッド層の少なくとも一方が、ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする半導体レーザ。
【請求項２】
前記下部クラッド層および前記上部クラッド層は、一方がｎ型半導体であり他方がｐ型半導体であり、前記ｐ型半導体は、前記ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする請求項１に記載の半導体レーザ。
【請求項３】
前記ｎ型半導体は、前記ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする請求項２に記載の半導体レーザ。
【請求項４】
前記ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体は、Ｉｎ0.52Ａｌ0.48Ａｓであることを特徴とする請求項１乃至３のいずれかに記載の半導体レーザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁性半導体によってメサストライプ構造の側面を覆ってそのメサストライプ構造の両側を埋め込んだ半絶縁性埋め込みヘテロ構造の半導体レーザに関する。
【背景技術】
【０００２】
急激に増大する光通信における伝送容量に対応するため、通信用の光源として、寄生容量が小さく高速化が可能な半絶縁性埋め込みヘテロ（ＳＩ−ＢＨ：Ｓｅｍｉ−Ｉｎｓｕｌａｔｉｎｇ−Ｂｕｒｉｅｄ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）構造の半導体レーザが利用されている。
【０００３】
図１に、従来のＳＩ−ＢＨ構造の半導体レーザの構造を光軸に垂直な断面図で示す。このＳＩ−ＢＨ構造の半導体レーザは、ｎ−ＩｎＰ基板１００１の上部に、ｎ型ＩｎＰクラッド層１００２、ｎ側ＳＣＨ（Ｓｅｐａｒａｔｅｄ  Ｃｏｎｆｉｎｅｍｅｎｔ  Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）層１００３、活性層１００４、ｐ側ＳＣＨ層１００５、ｐ型ＩｎＰクラッド層１００６、コンタクト層１００７が順次積層された構造を有する。この積層構造は、ドライエッチングによりｎ型ＩｎＰクラッド層１００２の一部までエッチング除去されてメサストライプ構造に加工され、メサストライプ構造の両側を半絶縁性（ＳＩ−）ＩｎＰのＳＩ埋め込み（ＳＩ−ＩｎＰ）層１００８で埋め込む構造（ＳＩ−ＢＨ）とされる。
【０００４】
半絶縁性埋め込み構造は、ｐ型半導体−ｎ型半導体ジャンクションの逆バイアスを利用したｐｎ埋め込み構造と異なり、ジャンクションキャパシタンスの影響を受けない為、寄生容量を小さくできて高速変調が可能である（非特許文献１参照）。また、埋め込み領域は半絶縁性半導体１種類なので、ｐｎ埋め込み構造と較べて、埋め込み構造を単純化できて製造工程数を削減できる。
【０００５】
一方で、ＳＩ−ＢＨ構造の半導体レーザは、メサストライプ構造のｎ型ＩｎＰクラッド層１００２やｐ型ＩｎＰクラッド層１００６から半絶縁性埋め込み層１００８へ電子やホールが漏れることによるリーク電流の発生とリーク電流による通電時の光出力の低下が課題である。そこで、リーク電流を低減するために、活性層１００４を含むメサストライプ構造の側壁及びｎ型ＩｎＰクラッド層１００２の平坦部とＳＩ−ＩｎＰ埋め込み層１００８との間に、ＩｎＰよりバンドギャップが広いＩｎ0.5Ｇａ0.5Ｐ付加層を設けた半導体レーザが提案されている（非特許文献２参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】C. A. Barrios et al., “Analysis of leakage current in GaAs/AlGaAs buried-heterostructure lasers with semi-insulationg GaInP:Fe burying layer ”, Journal of Applied Physics, vol. 92, no. 5, p. 2506, 2002.
【非特許文献２】S. Asada et al., “Analysys of leakage current  in buried heterostructure lasers with semiinsulating blocking layers”, IEEE Journal of Quantum Electronics, vol. 25, no. 6, p. 1362, 1989.
【非特許文献３】永井治男  他、『ＩＩＩ−Ｖ族半導体混晶』、コロナ社、１９８８年、ｐ．１９
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、Ｉｎ0.5Ｇａ0.5ＰとＩｎＰとの格子定数は異なるため、ＩｎＰのメサストライプ構造の側壁とＩｎ0.5Ｇａ0.5Ｐ付加層との界面に格子欠陥を導入する可能性が有る。また、Ｉｎ0.5Ｇａ0.5ＰとＩｎＰとで格子定数が異なることにより、Ｉｎ0.5Ｇａ0.5Ｐ付加層に内部歪が起こるため、Ｉｎ0.5Ｇａ0.5Ｐ付加層を厚くし過ぎるとクラック等が形成されて長期間動作させたときに故障の原因となる場合がある。
【０００８】
これらのことから安定したＩｎ0.5Ｇａ0.5Ｐ付加層を得るには、膜厚を数ｎｍから高々１０ｎｍ程度に抑える必要があり、その結果、電流リークを十分に低減することができないという課題がある。
【０００９】
本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ＳＩ−ＢＨ構造の半導体レーザであって、ＳＩ埋め込み層への電流リークを長期間、安定的に低減し、それにより通電時により高い光出力を得ることが可能な半導体レーザを提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するために、本発明は、半導体レーザであって、ＩｎＰ基板上に積層された下部クラッド層、活性層、上部クラッド層およびコンタクト層を含むメサストライプ構造と、前記メサストライプ構造の両側を埋め込む半絶縁性ＩｎＰ埋め込み層と、を備え、前記下部クラッド層および前記上部クラッド層の少なくとも一方が、ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする。
【００１１】
請求項２に記載の発明は、請求項１に記載の半導体レーザであって、前記下部クラッド層および前記上部クラッド層は、一方がｎ型半導体であり他方がｐ型半導体であり、前記ｐ型半導体は前記ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする。
【００１２】
請求項３に記載の発明は、請求項２に記載の半導体レーザにおいて、前記ｎ型半導体は、前記ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする。
【００１３】
請求項４に記載の発明は、請求項１乃至３のいずれかに記載の半導体レーザにおいて、前記ＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体は、Ｉｎ0.52Ａｌ0.48Ａｓであることを特徴とする。
【発明の効果】
【００１４】
本発明は、ＳＩ−ＢＨ構造の半導体レーザにおいて、ＳＩ埋め込み層への電流リークを長期間、安定的に低減し、それにより通電時により高い光出力を得られるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】従来のＳＩ−ＢＨ構造の半導体レーザの構造を示す光軸に垂直な断面図である。
【図２】本発明の効果（ＳＩ埋め込み層への電流リーク低減）を示す２端子素子の構造模式図である。
【図３】２端子素子（１）〜（４）の順方向Ｖ−Ｉ特性を示す図である。
【図４】（ａ）〜（ｄ）は、２端子素子（１）〜（４）に順方向電圧１．２Ｖを加えた場合のバンド図である。
【図５】本発明の実施例１に係る半導体レーザの構造を示す光軸に垂直な断面図である。
【図６】素子Ａ〜Ｄの光出力Ｐｏと順方向電流Ｉｆとの測定結果を示す図である。
【図７】素子Ａ〜Ｄの順方向電流Ｉｆと順方向電圧Ｖｆとの測定結果を示す図である。
【図８】本発明の実施例２に係る半導体レーザの構造を光軸に垂直な断面図である。
【図９】本発明の実施例２に係る別の半導体レーザの構造を光軸に垂直な断面図である。
【図１０】実施例１の素子Ａ、Ｄと実施例２のＥ、Ｆの光出力と順方向電流との測定結果を示す図である。
【図１１】本発明の実施例３に係る半導体レーザの構造を示す光軸に垂直な断面図である。
【図１２】素子Ｇ、Ｈ、Ｉの光出力Ｐｏと順方向電流Ｉｆとの測定結果を示す図である。
【図１３】素子Ｇ、Ｈ、Ｉの順方向電流Ｉｆと順方向電圧Ｖｆを示す図である。
【図１４】１５種の４元混晶の等バンドギャップ線と等格子定数線を示す図である。
【発明を実施するための形態】
【００１６】
本発明は、ＩｎＰ基板上に積層されたクラッド層、活性層、およびコンタクト層を含むメサストライプ構造と、メサストライプ構造の両側を埋め込む半絶縁性ＩｎＰ（ＳＩ−ＩｎＰ）埋め込み層とを備えた半導体レーザであって、クラッド層の少なくとも一部がＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体であることを特徴とする。この構成により、ＳＩ−ＩｎＰ埋め込み層への電流リークを低減できる事を次に示す。
【００１７】
図２に、ｎ側電極１５、ＩｎＰと格子定数が等しいｎ型半導体層１１（ドナー濃度：１×１０18／ｃｍ3）、ＳＩ−ＩｎＰ層１２、ＩｎＰと格子定数が等しいｐ型半導体層１３（アクセプター濃度：１×１０18／ｃｍ3）、コンタクト層１４、ｐ側電極１６からなる２端子素子を示す。ここで図２に示す層構造を有し、ｎ型およびｐ型半導体層の組成が異なる２端子素子（１）〜（４）の特性を比較する。
【００１８】
表１に示すように、２端子素子（１）はｐ型半導体とｎ型半導体にＩｎＰを用い、２端子素子（２）はｐ型半導体にＩｎ0.52Ａｌ0.48Ａｓを、ｎ型半導体にＩｎＰを用い、２端子素子（３）はｐ型半導体にＩｎＰを、ｎ型半導体にＩｎ0.52Ａｌ0.48Ａｓを用い、２端子素子（４）はｐ型半導体とｎ型半導体にＩｎ0.52Ａｌ0.48Ａｓを用いている。尚、表１ではＩｎ0.52Ａｌ0.48ＡｓをＩｎＡｌＡｓと略記している。
【００１９】
【表１】
2019004112.tif 000003
【００２０】
Ｉｎ0.52Ａｌ0.48ＡｓはＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体である。ＳＩ−ＩｎＰ層１２のトラップとしてはＦｅを用い、その濃度は７×１０16／ｃｍ3である。
【００２１】
図３に、２端子素子（１）〜（４）の順方向Ｖ−Ｉ特性を示す。２端子素子（２）と（４）では順方向電圧Ｖｆを増加した時の順方向電流Ｉｆの増加が２端子素子（１）と（３）より小さい。
【００２２】
図４（ａ）〜（ｄ）に、２端子素子（１）〜（４）に順方向電圧１．２Ｖを加えた場合のバンド図を示す。２端子素子（２）、（４）のｐ型Ｉｎ0.52Ａｌ0.48ＡｓとＳＩ−ＩｎＰの間には、２端子素子（１）、（３）のｐ型ＩｎＰとＳＩ−ＩｎＰの間と較べ、伝導帯下端により高いエレクトロン障壁、価電子帯上端により高いホール障壁ができる。これは、順方向電流を減少させる要因となる。そのため、図３に示すように、２端子素子（２）、（４）では、２端子素子（１）、（３）に較べ順方向電圧Ｖｆを増加した時の順方向電流Ｉｆが小さくなる。
【００２３】
２端子素子（２）、（４）におけるエレクトロン障壁とホール障壁はｐ型Ｉｎ0.52Ａｌ0.48ＡｓとＳＩ−ＩｎＰの境界に形成されており、その積層構造は、ｐ型半導体層の組成以外、２端子素子（１）または（３）と同じである。つまり、エレクトロン障壁やホール障壁を作るためにそれ専用のキャリア障壁層を付加的に導入している訳では無い。そのため２端子素子（２）、（４）は、２端子素子（１）、（３）に対して、構造を複雑にしたり、製造工程数を増加させたりすること無く、エレクトロン障壁とホール障壁の両方を高くすることができている。
【００２４】
このように図３の順方向ＶＩ特性および図４（ａ）〜（ｄ）のバンド図が示すように、ｎ型半導体層１１、ｐ型半導体層１３にＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体を用いることで、ＳＩ−ＩｎＰ埋め込み層１２への電流リークを低減できる。また、ｎ型半導体層１１、ｐ型半導体層１３にＩｎＰと格子定数が等しい半導体を用いると格子欠陥を導入する事が無いので、長時間動作させてもＳＩ−ＩｎＰ埋め込み層１２にクラックが生じて故障する可能性も大幅に低減できる。
【００２５】
ｎ型半導体層１１、ｐ型半導体層１３にＩｎＰよりバンドギャップが広く、ＩｎＰと格子定数が等しい半導体としては、上述のようにＩｎ0.52Ａｌ0.48Ａｓが有る。以下、クラッド層にＩｎ0.52Ａｌ0.48Ａｓを用いた実施例を示す。尚、本明細書では、以後、Ｉｎ0.52Ａｌ0.48ＡｓをＩｎＡｌＡｓと略記する。また、混晶Ｉｎ1-x-yＧａxＡｌyＡｓをＩｎＧａＡｌＡｓと略記し、混晶Ｉｎ1-xＧａxＡｓ1-yＰyをＩｎＧａＡｓＰと略記する。
【００２６】
以下、本発明の実施の形態について、詳細に説明する。
【００２７】
（実施例１）
図５に、本発明の実施例１に係る半導体レーザの構造を光軸に垂直な断面図で示す。実施例１に係る半導体レーザは、メサストライプ構造の両側を半絶縁性ＩｎＰで埋め込む構造（ＳＩ−ＢＨ）の半導体レーザである。メサストライプ構造は、ｎ型ＩｎＰ基板１０１の上部に、ｎ型クラッド層１０２、ｎ側ＳＣＨ層１０３、活性層１０４、ｐ側ＳＣＨ層１０５、ｐ型クラッド層１０６、コンタクト層１０７を順次積層し、ドライエッチングによりｎ型クラッド層１０２を深さ０．４μｍまでエッチング除去したものである。メサストライプ構造の両側は、半絶縁性ＩｎＰ（ＳＩ−ＩｎＰ）埋め込み層１０９で埋め込まれている。
【００２８】
メサストライプ構造の幅は１．８μｍであり、ＳＩ−ＩｎＰ埋め込み層１０９のトラップとしてはＦｅを用い、その濃度は７×１０16／ｃｍ3である。ｎ型クラッド層１０２は厚さ０．６μｍで、ｎ型ドーパントとしてＳｉを用い、キャリア濃度は１×１０18／ｃｍ3とした。ｐ型クラッド層１０６は厚さ２μｍで、ｐ型ドーパントとしてＺｎを用い、キャリア濃度は１×１０18／ｃｍ3とした。活性層１０４は、ノンドープで厚さ６ｎｍのＩｎＧａＡｌＡｓ量子井戸とノンドープで厚さ１０ｎｍのＩｎＧａＡｌＡｓ障壁層からなる６周期の圧縮歪量子井戸活性層とした。
【００２９】
本実施例では、表２に示すように、４種の半導体レーザ素子を製作した。素子Ａはｎ型クラッド層１０２とｐ型クラッド層１０６にＩｎＰを用い、素子Ｂはｎ型クラッド層１０２にＩｎＰを用いてｐ型クラッド層１０６にＩｎＡｌＡｓを用い、素子Ｃはｎ型クラッド層１０２にＩｎＡｌＡｓを用いてｐ型クラッド層１０６にＩｎＰを用い、素子Ｄはｎ型クラッド層１０２とｐ型クラッド層１０６にＩｎＡｌＡｓを用いている。
【００３０】
【表２】
2019004112.tif 000004
【００３１】
これらの素子Ａ〜Ｄは、共振器長３００μｍのファブリ−ペロー（ＦＰ）素子である。共振器両端の反射鏡面は劈開により製作した。素子Ａ、Ｂ、Ｃ、Ｄはその順に、ｎ型クラッド層１０２やｐ型クラッド層１０６からＳＩ−ＩｎＰ埋め込み層１０９への電流リークに関して、上述の２端子素子（１）、（２）、（３）、（４）に対応している。素子Ａは従来のＩｎＰ基板上のＳＩ−ＢＨ構造半導体レーザの構造である。
【００３２】
図６に、素子Ａ〜Ｄの光出力Ｐｏと順方向電流Ｉｆとの測定結果を示す。測定温度は５５℃で発振波長は１．２８μｍである。素子Ｂ〜Ｄは従来構造の素子Ａより光出力が高く、本発明の有効性を示している。特に、素子Ｄは従来構造の素子Ａに較べ１００ｍＡでの光出力が約２０％増加している。
【００３３】
また図７に、素子Ａ〜Ｄの順方向電流Ｉｆと順方向電圧Ｖｆとの測定結果を示す。素子Ｂ、Ｄは素子Ａ，Ｃに較べ同一順方向電流でのＶｆが高く、ｐ型クラッド層１０６にＩｎＡｌＡｓを用いる事によるｐ型クラッド層１０６からＳＩ−ＩｎＰ埋め込み層１０９への電流リーク抑制効果が働いていることを示している。
【００３４】
（実施例２）
図８に、本発明の実施例２に係る半導体レーザの構造を光軸に垂直な断面図で示す。また図９に、本発明の実施例２に係る別の半導体レーザの構造を光軸に垂直な断面図で示す。実施例２は、ｎ型ＩｎＰ基板１０１の上部に、ｎ型クラッド層１０２、ｎ側ＳＣＨ層１０３、活性層１０４、ｐ側ＳＣＨ層１０５、ｐ型クラッド層１０６、コンタクト層１０７を順次積層するところまでは実施例１と同じである。実施例１との差異は、実施例２の一態様である素子Ｅでは、図８に示すように、ドライエッチングによりｎ型クラッド層１０２の下部まで除去してメサストライプ構造作製後、メサストライプ構造の両側を半絶縁性ＩｎＰ埋め込み層１０９で埋め込む構造（ＳＩ−ＢＨ）の半導体レーザである点である。また、実施例２の別の一態様である素子Ｆでは、図９に示すように、ドライエッチングによりｎ型クラッド層１０２の下部を超えｎ型ＩｎＰ基板１０１を深さ０．２μｍまで除去してメサストライプ構造作製後、メサストライプ構造の両側を半絶縁性ＩｎＰ埋め込み層１０９で埋め込む構造（ＳＩ−ＢＨ）の半導体レーザである点である。
【００３５】
図８に示す素子Ｅと図９に示す素子Ｆのメサストライプ構造の幅は共に１．８μｍである。ｎ型クラッド層１０２とｐ型クラッド層１０６には共にＩｎＡｌＡｓを用いた。ｎ側ＳＣＨ層１０３、活性層１０４、ｐ側ＳＣＨ層は実施例１と同じである。共振器長３００μｍのＦＰ素子とした点も実施例１と同じである。
【００３６】
図１０に、実施例１の素子Ａ、Ｄと実施例３のＥ、Ｆの光出力と順方向電流との測定結果を示す。測定温度は５５℃で発振波長は１．２８μｍである。素子ＦとＥの光出力は素子Ｄとほぼ同じであり、図１０は本発明の有効性を示している。
【００３７】
（実施例３）
図１１に、本発明の実施例３に係る半導体レーザの構造を光軸に垂直な断面図で示す。実施例３に係る半導体レーザは、メサストライプ構造の両側を半絶縁性ＩｎＰで埋め込む構造（ＳＩ−ＢＨ）の半導体レーザである。メサストライプ構造は、ｎ型ＩｎＰ基板１０１の上部に、ｎ型クラッド層１０２、ｎ側ＳＣＨ層１０３、活性層１１４、ｐ側ＳＣＨ層１０５、ｐ型クラッド層１０６、コンタクト層１０７を順次積層し、ドライエッチングによりｎ型クラッド層１０２を深さ０．４μｍまでエッチング除去したものである。メサストライプ構造の両側は、半絶縁性ＩｎＰ（ＳＩ−ＩｎＰ）埋め込み層１０９で埋め込まれている。
【００３８】
メサストライプ構造の幅は１．８μｍであり、ＳＩ−ＩｎＰ埋め込み層１０９のトラップとしてはＦｅを用い、その濃度は７×１０16／ｃｍ3である。ｎ型クラッド層１０２は厚さ０．６μｍで、ｎ型ドーパントとしてＳｉを用い、キャリア濃度は１×１０18／ｃｍ3とした。ｐ型クラッド層１０６は厚さ２μｍで、ｐ型ドーパントとしてＺｎを用い、キャリア濃度は１×１０18／ｃｍ3とした。活性層１１４は、ノンドープで厚さ６ｎｍのＩｎＧａＡｓＰ量子井戸とノンドープで厚さ１０ｎｍのＩｎＧａＡｓＰ障壁層からなる６周期の圧縮歪量子井戸活性層とした。
【００３９】
このように実施例３は、活性層１１４が実施例１の活性層１０４と異なる以外は全て同じ構成である。
【００４０】
本実施例では、表３に示すように、３種の半導体レーザ素子を製作した。素子Ｇは、ｎ型クラッド層１０２とｐ型クラッド層１０６にＩｎＰを用い、素子Ｈはｎ型クラッド層１０２にＩｎＰを用いてｐ型クラッド層１０６にＩｎＡｌＡｓを用い、素子Ｉはｎ型クラッド層１０２とｐ型クラッド層１０６にＩｎＡｌＡｓを用いている。
【００４１】
【表３】
2019004112.tif 000005
【００４２】
これらの素子Ｇ〜Ｉは、共振器長３００μｍのファブリ−ペロー（ＦＰ）素子である。共振器両端の反射鏡面は劈開により製作した。素子Ｇ、Ｈ、Ｉはその順に、ｎ型クラッド層１０２やｐ型クラッド層１０６からＳＩ−ＩｎＰ埋め込み層１０９への電流リークに関して、上述の２端子素子（１）、（２）、（４）に対応している。素子Ｇは従来のＩｎＰ基板上のＳＩ−ＢＨ構造半導体レーザの構造である。
【００４３】
図１２に、素子Ｇ、Ｈ、Ｉの光出力Ｐｏと順方向電流Ｉｆとの測定結果を示す。測定温度は５５℃で発振波長は１．２９μｍである。素子Ｈと素子Ｉは、従来構造の素子Ｇより光出力が高く、本発明の有効性を示している。
【００４４】
また図１３に、素子Ｇ、Ｈ、Ｉの順方向電流Ｉｆと順方向電圧Ｖｆを示す。素子Ｈ、Ｉは、素子Ｇに較べ同一順方向電流ＩｆでのＶｆが高く、ｐ型クラッド層１０６にＩｎＡｌＡｓを用いる事によるｐ型クラッド層１０６からＳＩ−ＩｎＰ埋め込み層１０９への電流リーク抑制効果が働いていることを示している。
【００４５】
以上、本発明ではｎ−ＩｎＰ基板上に製作された半導体レーザを実施例として示してきたが、本発明の内容である、ｐ型クラッド層とｎ型クラッド層の一部、或いは全部にＩｎＰと格子定数が等しく、ＩｎＰよりバンドギャップが広い半導体を用いて、ＳＩ−ＩｎＰ埋め込み層への電流リークを抑制することは、ｐ−ＩｎＰ基板上に作製された半導体レーザや半絶縁性基板上に製作された半導体レーザにおいても有効に適用できる。
【００４６】
また、実施例１〜３では、ＳＩ−ＩｎＰ埋め込み層１０９に用いる半絶縁性ＩｎＰとしてＦｅをドーピングしたＩｎＰを用いているが半絶縁性を示すＩｎＰであればそれに限らず使用することが可能であり、例えばＲｕをドーピングしたＩｎＰも使用できる。
【００４７】
また、実施例１〜３では、ｐ型ドーパントとしてはＺｎを用いているが、Ｃ、Ｃｄ等を使用しても良い。実施例１〜３では、ｎ型ドーパントとしてはＳｉを用いているが、ＳｎやＳを使用しても良い。
【００４８】
また、実施例１〜３では、発振波長１．２８μｍや１．２９μｍの半導体レーザにおける光出力の増加を示したが、本発明は発振波長１．３μｍや１．５５μｍその他の波長の半導体レーザにおいても適用できる。
【００４９】
また、実施例１〜３では、ファブリペロー（ＦＰ）半導体レーザにおける光出力の増加を示したが、本発明は分布帰還型（ＤＦＢ）半導体レーザにおいても適用できる。さらにＤＦＢ半導体レーザと電界吸収型（ＥＡ）半導体変調器をモノリシック集積したＥＭＬ（Ｅｌｅｃｔｒｏ−ａｂｓｏｒｐｔｉｏｎ  Ｍｏｄｕｌａｔｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｌａｓｅｒ  Ｄｉｏｄｅ）にも適用できる。
【００５０】
また、実施例１〜３では、クラッド層がＩｎＡｌＡｓ（＝Ｉｎ0.52Ａｌ0.48Ａｓ）である場合について説明したが、バンドギャップがＩｎＰより広く格子定数がＩｎＰと等しい半導体であればクラッド層として使用可能である。
【００５１】
特に、ＩｎＰと格子整合したＩｎＧａＡｌＡｓ４元混晶においてＩｎＰよりバンドギャップが広いものは使用可能である。ＩｎＰよりバンドギャップが広く、格子定数がＩｎＰと等しいＩｎＧａＡｌＡｓ４元混晶組成は計算式から求められるが、ＩｎＡｓ、ＡｌＡｓ、ＧａＡｓ１００％を三角形の頂点とする等、図１４に示すようなバンドギャップと等格子定数を線で表記した図から簡単に４元混晶組成の情報を得ることができる（非特許文献３）。
【００５２】
そのような図から、ＩｎＰと同じ格子定数を示す線上では、Ｇａ組成比が小さいほどバンドギャップが大きくなることが分かる。また、バンドギャップが最大となり最も高い障壁を作れるのは、ＩｎＡｓとＡｌＡｓの頂点を結ぶ辺と、ＩｎＰと同じ格子定数を示す線とが交わる点に相当する組成のＩｎ0.52Ａｌ0.48Ａｓであることが分かる。
【符号の説明】
【００５３】
１０１  ｎ−ＩｎＰ基板
１０２  ｎ型クラッド層
１０３  ｎ側ＳＣＨ層
１０４、１１４  活性層
１０５  ｐ側ＳＣＨ層
１０６  ｐ型クラッド層
１０７  コンタクト層
１０９  ＳＩ埋め込み（ＳＩ−ＩｎＰ）層
１１０、１１１  電極
１００１  ｎ−ＩｎＰ基板
１００２  ｎ型クラッド層
１００３  ｎ側ＳＣＨ層
１００４  活性層
１００５  ｐ側ＳＣＨ層
１００６  ｐ型クラッド層
１００７  コンタクト層
１００８  ＳＩ埋め込み（ＳＩ−ＩｎＰ）層
１００９、１０１０  電極
【図１】
2019004112.tif 000006
【図２】
2019004112.tif 000007
【図３】
2019004112.tif 000008
【図４】
2019004112.tif 000009
【図５】
2019004112.tif 000010
【図６】
2019004112.tif 000011
【図７】
2019004112.tif 000012
【図８】
2019004112.tif 000013
【図９】
2019004112.tif 000014
【図１０】
2019004112.tif 000015
【図１１】
2019004112.tif 000016
【図１２】
2019004112.tif 000017
【図１３】
2019004112.tif 000018
【図１４】
2019004112.tif 000019