(57)【要約】【課題】光導波路回路基板と、光導波路回路基板に実装される別体の光半導体素子の間で安定した光結合を実現し、かつ反射戻り光を抑制する。【解決手段】光機能モジュールは、第１の光導波路を有する光導波路回路基板と、前記光導波路回路基板に実装された光半導体素子と、を有し、前記光導波路回路基板は基板表面に対して垂直方向の側壁を有する凹部を有し、前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第１端面と、前記側壁の表面で前記第１端面と連続する第２端面を有し、前記第１端面と前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、前記第１端面で前記第１の光導波路の導波路端面が露出し、前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第１の光導波路に結合される。【選択図】図５
2019040040.tif 000002
【特許請求の範囲】
【請求項１】
第１の光導波路を有する光導波路回路基板と、
前記光導波路回路基板に実装された光半導体素子と、
を有し、
前記光導波路回路基板は、基板表面に対して垂直方向の側壁を有する凹部を有し、
前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、
前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第１端面と、前記側壁の表面で前記第１端面と連続する第２端面を有し、
前記第１端面と、前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、
前記第１端面で前記第１の光導波路の導波路端面が露出し、
前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第１の光導波路に結合されることを特徴とする光機能モジュール。
【請求項２】
前記光半導体素子は、前記出力端面と直交する第２の光導波路を有し、
前記第１端面と前記第２端面との間の角度は、前記出力光の前記第１端面への入射角をθ１とすると１８０°−θ１になるように形成されていることを特徴とする請求項１に記載の光機能モジュール。
【請求項３】
前記光半導体素子は、前記出力端面の垂線に対して所定の角度で傾斜する第２の光導波路を有し、
前記出力光の出射角をθ２’、前記出力光の前記第１端面への入射角をθ１とすると、前記第１端面と前記第２端面との間の角度は、１８０°−θ１−θ２’になるように形成されていることを特徴とする請求項１に記載の光機能モジュール。
【請求項４】
前記第２端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記ひとつの辺と直交する方向に前記側壁に突き当てられていることを特徴とする請求項１〜３のいずれか１項に記載の光機能モジュール。
【請求項５】
前記第１端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記凹部で前記ひとつの辺に対して斜めに配置されて前記側壁に突き当てられていることを特徴とする請求項１〜３のいずれか１項に記載の光機能モジュール。
【請求項６】
前記側壁は、のこぎり歯状に配置される複数の側壁面を有し、前記複数の側壁面の各々に前記第１端面が形成され、前記複数の側壁面の各々に対応して、複数の前記光半導体素子の各々が前記凹部に配置されていることを特徴とする請求項１〜５のいずれか１項に記載の光機能モジュール。
【請求項７】
前記側壁は、複数の前記第１端面を有し、前記光半導体素子は、前記第１端面の各々に対応する複数の前記第２の光導波路を有するマルチチャネル型光半導体素子であることを特徴とする請求項２または３に記載の光機能モジュール。
【請求項８】
請求項１〜７のいずれか１項に記載の光機能モジュールと、
前記光機能モジュールに接続される外部光配線と、
前記光機能モジュールに集積された光機能素子に接続される送受信回路を含む電子回路チップと、
を有することを特徴とする光トランシーバ。
【請求項９】
第１の光導波路が形成された光導波路回路基板に、基板表面に対して垂直な側壁を有する凹部を形成し、
前記凹部の側壁に、前記側壁の表面から基板内部に所定の角度で切り込まれた第１端面を形成して、前記第１の光導波路の導波路端面を前記第１端面に露出し、
光半導体素子の出力端面が前記第１端面を向くように、前記光半導体素子を前記凹部に配置して、前記第１端面と前記出力端面の間に非平行のギャップを形成する、
工程を含み、前記第１端面は、前記光半導体素子から出力される出力光が前記ギャップを通って前記第１の光導波路に光学結合する角度で形成されることを特徴とする光機能モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光機能モジュール、これを用いた光トランシーバ、及び光機能モジュールの製造方法に関する。
【背景技術】
【０００２】
近年、安価で大規模集積が可能なシリコン電子回路製造技術を利用してシリコン基板上に作製される光機能素子が注目を集めている。高性能サーバやスーパーコンピュータ等では、要求される演算能力の増大に対し、ＣＰＵのマルチコア化等により高性能化が図られている。一方チップ間、ボード間の通信においては、高速化する演算能力に対して電気信号での通信は物理的な距離の問題から限界を迎えつつある。低損失かつ小型なシリコン細線導波路をベースとした光通信素子をシリコン基板上に集積するシリコンフォトニクスは高速化する情報処理機器の通信容量不足の問題を解決する技術として期待されている。中でも、通信用途として実用化されている波長多重(Wavelength  Division  Multiplexer：ＷＤＭ)技術のシリコンフォトニクスへの応用は伝送容量の高密度化や光ケーブル削減の効果が見込まれ、広く研究開発が進められている。
【０００３】
一方、シリコンフォトニクスを用いた光送信器、光受信器、光スイッチ、光ルータ等では、シリコンが間接遷移半導体であることから、光通信用装置で広く用いられてきたＧａＡｓ系やＩｎＰ系等のIII-V族半導体が、光源、光増幅器、光損失補償器等に用いられている。シリコンとIII-V族半導体は格子定数の違いから、同一基板上へのモノリシック集積は難しい。現状では、シリコン光導波路を含むシリコンプラットフォーム上へ化合物半導体の光半導体素子を搭載・集積させる、いわゆるハイブリッド集積実装構造が主流である。
【０００４】
シリコンプラットフォーム上に化合物半導体の光半導体素子を実装するときは、シリコンベースの光導波路と光半導体素子の光導波路を低い結合損失で結合させるために、高精度な位置合わせ技術が求められる。平面上のＸ方向とＹ方向は、アライメントマーカを用いたフリップチップボンディング等により、ある程度精度良く位置合わせすることができる。高さ方向（Ｚ方向）についても、エッチング、成膜等によりシリコンプラットフォーム上に形成した台座に光半導体素子を押し当てることで、位置合わせが可能である。これらの位置合わせは光半導体素子とシリコン光導波路を一直線で光学結合しており、反射戻り光によるレーザ光のノイズ増加や発振スペクトル異常が課題となる。
【０００５】
反射戻り光の問題に対して、ガラス光導波路の端面を、各コアの近傍部が該各コアの光軸に直交する方向に対して傾き且つガラス光導波路のコアとこれに対応するアレイ状の光半導体素子のコアとの間隔が各コア毎に等しくなるように形成する第１の構成が知られている（たとえば、特許文献１参照）。また、端部が光導波路の端面を含み該光導波路に対して傾いた端面とこの端面に対して傾いた端面を持つように加工された基板を用いる第２の構成が知られている（たとえば特許文献２参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２３０２３７号公報
【特許文献２】特開平７−２０９５６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来の第１の構成では、光導波路のコアとアレイ状の光半導体素子のコアとの間隔が各コアで等しくなるように、全軸で位置合わせが行われている。第２の構成は、一つの光半導体素子をヒートシンクを用いて一つの光導波路に結合するものである。光半導体素子が搭載されたサブマウントをヒートシンクに固定し、ヒートシンクを光導波路の端面に付き合せることで、光半導体素子のコア端面と光導波路のコア端面が面合わせされている。シリコンフォトニクスのように小型化と高集積化に向けた技術では、光半導体素子をヒートシンクやサブマウントとともに実装することは好ましくない。第２の構成では、光半導体素子を単独で光導波路に結合することが難しく、特に光半導体素子が小さくなると安定した光結合を得ることができない。
【０００８】
一つの側面では、光導波路回路基板と、光導波路回路基板に実装される別体の光半導体素子の間で安定した光結合を実現し、かつ反射戻り光を抑制することのできる構成と方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
１つの態様では、光機能モジュールは、第１の光導波路を有する光導波路回路基板と、前記光導波路回路基板に実装された光半導体素子と、を有し、
前記光導波路回路基板は、基板表面に対して垂直方向の側壁を有する凹部を有し、
前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、
前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第１端面と、前記側壁の表面で前記第１端面と連続する第２端面を有し、
前記第１端面と、前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、
前記第１端面で前記第１の光導波路の導波路端面が露出し、前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第１の光導波路に結合される。
【発明の効果】
【００１０】
一つの側面として、光導波路回路基板と、光導波路回路基板に実装される別体の光半導体素子の間で安定した光結合が実現し、かつ反射戻り光を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】シリコン光導波路とＬＤ導波路のＸ−Ｙ面内の位置合わせを示す概略図である。
【図２】劈開位置ずれによる結合損失を説明する図である。
【図３】劈開位置ずれによる結合損失を説明する図である。
【図４】実施形態の実装構造を示す概略図である。
【図５】光半導体素子と光導波路回路基板の配置関係の一例を示す図である。
【図６】結合層を形成する各端面と光軸の角度関係を示す図である。
【図７】実施例１の具体的構成を示す図である。
【図８】変形例１の光結合部の各端面と光軸の角度関係を示す図である。
【図９】変形例２の光結合部の各端面と光軸の角度関係を示す図である。
【図１０】実施例２の複数チャネルの光結合を示す図である。
【図１１】各チャネルの光結合部の拡大図である。
【図１２】実施形態の光機能モジュールの光トランシーバへの適用例を示す図である。
【図１３】光トランシーバのブロック図である。
【図１４】光トランシーバの変形例である。
【図１５】ＳＯＡの実装に実施形態の斜め配置を適用した例を示す図である。
【発明を実施するための形態】
【００１２】
実施形態の光機能モジュールと、光半導体素子の実装方法を説明する前に、反射戻り光抑制のための斜め導波路で生じる問題を説明する。
【００１３】
図１は、シリコン光集積回路１２０のシリコン光導波路１２３と、化合物半導体のレーザダイオード（ＬＤ）チップ１１０のＬＤ導波路１１２のＸ−Ｙ面内の位置合わせを示す図である。シリコン光集積回路１２０は、光導波路回路基板の一例である。ＬＤチップ１１０は、光導波路回路基板に実装される光半導体素子の一例である。図１（Ａ）に示すように、ＬＤチップ１１０は、アライメントマーカ１１５により、Ｘ−Ｙ面内でシリコン光集積回路１２０のシリコン光導波路１２３に位置合わせされている。
【００１４】
図１（Ｂ）は図１（Ａ）の結合界面Ｃの拡大図である。ＬＤチップ１１０をシリコン光集積回路１２０の光導波路１２３と結合させる場合、意図して、あるいは意図せずにＬＤ端面１１１とシリコン光集積回路１２０の端面１２１の間に物理的な間隙が発生する。このような物理的な間隙は、一般的には光学的マッチングとレーザの保護を兼ねて樹脂で充填され、封止される。光学的マッチング材の屈折率は一般に化合物半導体レーザの導波路やシリコン光導波路の透過屈折率に比べて低いため、界面で反射が発生する。反射戻り光はレーザ光の発振を不安定にさせ光強度ノイズとなる。
【００１５】
反射戻り光を低減するため、シリコン光集積回路１２０のシリコン光導波路１２３と、ＬＤチップ１１０のＬＤ導波路１１２は界面に対して斜めに形成され、反射戻り光がＬＤ導波路１１２に結合して共振器内に入り込むことを抑制する。ＬＤ導波路１１２を出射した光は、間隙の設計上の光路を通って、シリコン光導波路１２３に結合する。
【００１６】
化合物半導体のＬＤチップ１１０は、一般的にスクライブラインを形成した後に劈開面に沿ってカットすることでチップ化されている。劈開を利用したカットは、チップサイズにばらつきが出やすい。ＬＤチップ１１０をアライメントマーカ１１５で位置決めして実装する際には、設計よりもチップサイズが大きい場合に備えて、あらかじめＬＤチップ１１０とシリコン光集積回路１２０の導波路端面の間にマージンが設けられている。ＬＤチップ１１０のサイズが設計通りのときに最も結合効率が良くなるように光路が設計されていると、ＬＤチップ１１０のサイズがずれたときに、光学的な結合損失が生じる。したがって、ＬＤチップ１１０のＬＤ導波路１１２とシリコン光集積回路１２０のシリコン光導波路１２３を界面に対して斜めに結合する場合には、劈開位置ずれによる結合損失を考慮した設計が望まれる。
【００１７】
図２と図３は、劈開位置ずれによる結合損失を説明する図である。図２（Ａ）は、ＬＤチップ１１０の光軸方向の長さが設計よりも短くなったときの結合損失を示す。ＬＤチップ１１０の端面１１１は、設計上のＬＤ端面よりもシリコン光集積回路１２０の端面１２１から離れる。ＬＤチップ１１０から出力される光は設計上の光路から−Ｘ方向に外れ、シリコン光導波路１２３への結合効率が低下する。図２（Ｂ）は、ＬＤチップ１１０の光軸方向の長さが設計よりも長くなったときの結合損失を示す。ＬＤチップ１１０の端面１１１は、設計上のＬＤ端面よりもシリコン光集積回路１２０の端面１２１に近づく。ＬＤチップ１１０から出力される光は設計上の光路から＋Ｘ方向に外れ、シリコン光導波路１２３への結合効率が低下する。
【００１８】
チップサイズのずれを緩和する方法として、アライメントマーカ１１５でＸ方向だけＬＤチップ１１０の位置を合わせ込んだ後に、Ｙ方向に動かしてシリコン光導波路１２３の界面に突き当てて、ギャップをほぼゼロにすることが考えられる。ＬＤチップ１１０のＬＤ導波路１１２が端面１１１に対して垂直に形成されている場合は、この突き当て方法はチップサイズのばらつきを吸収する実装方法として有効である。しかし、反射戻り光を抑制するためにＬＤ導波路１１２を端面１１１に対して斜めに形成する場合は、劈開位置ずれによる結合損失の増大を抑制することができない。
【００１９】
図３は、突き当て方式で劈開位置ずれの影響を説明する図である。図３（Ａ）でＬＤチップ１１０の長さが設計よりも短い場合、ＬＤチップ１１０の光出力位置が＋Ｘ方向にずれる。図３（Ｂ）でＬＤチップ１１０の長さが設計よりも長い場合、ＬＤチップ１１０の光出力位置が−Ｘ方向にずれる。突き当て方式の場合、劈開位置ずれはＬＤチップの光出力位置のずれとなり、結合損失が生じる。
【００２０】
実施形態では、発光素子、半導体光増幅器（ＳＯＡ：Semiconductor  Optical  Amplifier）などの光半導体素子を光導波路回路基板に実装する際に、低い結合損失と、反射戻り光の抑制を両立することのできる構成を提供する。
【００２１】
図４は、実施形態の光機能モジュール１００の模式図である。光機能モジュール１００は、光導波路回路基板２０と、光導波路回路基板２０に実装された光半導体素子１０を有する。この例では、光半導体素子１０は化合物半導体レーザである。光導波路回路基板２０は、たとえばシリコン基板上に酸化絶縁層とシリコン層が積層されたＳＯＩ（Silicon  On  Insulator）基板等の半導体基板２０１に、光導波路２３、２４と光機能素子がモノリシックに集積された光集積回路チップである。光機能素子として、たとえばシリコン導波路コアで形成される光変調器３３、回折格子結合器２８などが集積される。
【００２２】
光導波路回路基板２０の一方の辺がＸ方向に位置し、それと直交する辺がＹ方向に位置し、Ｘ方向及びＹ方向と直交する方向をＺ方向とする。光導波路回路基板２０は、高さ方向（Ｚ方向）で光導波路２３、２４の形成面よりも低くなった凹部２２を有し、凹部２２に光半導体素子１０が配置されている。凹部２２の段差を形成する側壁（基板表面に対して垂直な面）のうち、光導波路２３−１の端面を含む側壁２１には、側壁の表面から内側に斜めに切り込まれた端面２１１が形成されている。ここで、「基板表面に対して垂直」という場合は、基板面に対して厳密に９０°の角度を意味するのではなく、許容可能な誤差の範囲で基板面に対してほぼ９０°の角度を成す場合も含む。端面２１１と、光半導体素子１０の出力端面１１の間に、Ｘ−Ｙ面内の形状が三角形のギャップ２５が形成されている。ギャップ２５は空気層であってもよいし、光学マッチング材が充填された層であってもよい。出力端面１１とギャップ２５の構成は図５を参照してより詳細に説明する。
【００２３】
光半導体素子１０から出力された光は、ギャップ２５を通って光導波路２３に結合して光変調器３３に導かれ、光変調器３３で入力データに応じた駆動信号で変調される。変調光は光導波路２４に出力され、回折格子結合器２８により外部光配線である光ファイバ５４に出力される。
【００２４】
図５は、光半導体素子１０と光導波路回路基板２０の配置関係の一例を示す図である。図５（Ａ）の例では、光導波路回路基板２０の凹部２２の側壁２１は、Ｘ方向から所定の角度、傾いて形成されている。光半導体素子１０は、その出力端面１１が側壁２１に突き当てられており、素子導波路１２の光軸はＹ方向から斜めに傾いている。光半導体素子１０は、アライメントマーカ１５を用いてＸ方向とＹ方向の初期位置合わせが行われた後に、素子導波路１２の導波路軸に沿って光半導体素子１０を側壁２１に突き当てることで最終的な位置合わせが行われている。
【００２５】
図５（Ｂ）は、図５（Ａ）のギャップ２５を含む結合界面Ｄの拡大図である。光導波路回路基板２０の凹部２２の側壁２１は、光導波路２３と素子導波路１２が対向する領域だけ、側壁２１の表面から内側に向かって所定の角度で切り込まれて、端面２１１が形成されている。この例では、端面２１１はＸ方向と平行に位置する。端面２１１と光半導体素子１０の出力端面１１の間に形成される空間が、ギャップ２５となっている。ギャップ２５の両側の端面２１２と端面２１３は同じ平面内にあり、光半導体素子１０の出力端面１１の一部と接触していてもよい。これにより光半導体素子１０の素子導波路１２と、光導波路回路基板２０の光導波路２３の位置関係を安定して保つことができる。また、光半導体素子１０の素子導波路１２は出力端面１１に対して垂直に形成されており、劈開位置がずれてもレーザ光の出射点は、ずれない。光半導体素子１０の素子導波路１２から出力された光は、ギャップ２５を通って、光導波路回路基板２０の光導波路２３に結合される。
【００２６】
図６は、ギャップ２５を形成する各端面と光軸の角度関係を示す図である。凹部２２の側壁２１から斜めに切り込まれた端面２１１（図中、「端面１」とも標記されている）は、光半導体素子１０から出力された光の入射角度がθ1となる角度で形成されている。一方、光導波路回路基板２０の光導波路２３は、端面２１１の垂線に対してθ2となる角度で形成されている。
【００２７】
ギャップ２５の屈折率をｎ1、光導波路回路基板２０の光導波路２３の等価屈折率をｎ2とすると、θ1とθ2は、次式で表されるスネルの法則を満たす。
【００２８】
ｎ1×ｓｉｎθ1＝ｎ2×ｓｉｎθ2
ギャップ２５の両側の側壁２１に位置する端面２１２（図面では「端面２」とも標記されている）と端面２１３（図面では「端面３」とも標記されている）は、同一面内に位置し、光半導体素子１０の出力端面１１と平行である。端面２１２と端面２１１の間の角度は１８０°−θ1である。
【００２９】
この構成で、アライメントマーカ１５による初期位置合せの後に、光半導体素子１０をその光軸と平行な方向に移動して、出力端面１１を側壁２１の端面２１２と端面２１３に突き当てる。これにより、反射戻り光を抑制し、かつ安定した光学結合を得ることができる。
【００３０】
ギャップ２５のサイズを光半導体素子１０の幅よりも十分に小さくすることで、光半導体素子１０の出力端面１１を光導波路回路基板２０の端面２１２と端面２１３に突き当てても、光半導体素子１０の角度ずれがほとんどない状態で実装することができる。その結果、光半導体素子１０の出力端面１１から、光導波路回路基板２０の端面２１１に露出する光導波路２３までの距離を、精度よく制御できる。
フォトリソグラフィ技術を用いて端面２１１のＸ方向の長さを数μｍ程度に形成できるため、光半導体素子１０の出力端面１１１を光導波路回路基板２０の端面２１２、２１３に突き当てる場合でも、光半導体素子１０を十分に小さく作ることができる。
【実施例１】
【００３１】
図７は、図６の構成のより具体的な配置関係を示す。光導波路回路基板２０の光導波路２３の端部が露出する端面２１１は、Ｘ方向と平行に延びている。端面２１１と光半導体素子１０の出力端面１１との間に形成されるギャップ２５に光学マッチング材が充填されており、その屈折率は１．５（ｎ１＝１．５）である。光導波路回路基板２０の光導波路２３の等価屈折率は３．５（ｎ２＝３．５）である。光半導体素子１０の出力光は、端面２１１に対して入射角３０°で入射するように配置されている。このとき、スネルの法則から、光導波路回路基板２０に形成される光導波路２３は、端面２１１の垂線に対して１２．４°の角度で形成することで、出力されたレーザ光の屈折角とマッチする。
【００３２】
この例では、光導波路回路基板２０の端面２１１での入射位置Ｐ２（すなわち、光導波路２３が露出する位置）から、端面２１１と端面２１２の交点Ｐ３までの距離Ｌ２を、５μｍとする。このとき、光半導体素子１０の光出射位置Ｐ１から、光導波路回路基板２０の入射位置Ｐ２までの距離Ｌ１は、２．６μｍとなる。また、屈折率不整合による端面２１１での反射光の光軸は、破線の矢印で示すように、光半導体素子１０の光出射位置Ｐ１から−Ｘ方向に距離Ｌ３だけ離れた位置Ｐ４に向かう。この例で、Ｌ３は４．３μｍである。Ｌ３は、出力ビームの拡がりを考えても十分に離れた距離であり、反射戻り光が光半導体素子１０の共振器に結合することが防止される。
【００３３】
図７の構成とすることで、小型の光半導体素子をシリコンフォトニクス技術を用いた光導波路回路基板２０に精度よく実装することができ、かつ光半導体素子１０の共振器への反射戻り光の結合を抑制することができる。その結果、低ノイズ、安定したスペクトルの連続光を光導波路回路基板２０に形成された光機能素子（たとえば光変調器３３）に供給することができ、高性能の光機能モジュール１００が得られる。
【００３４】
図６及び図７では、光半導体素子１０の出力端面１１と、凹部２２の側壁２１を突き当てる例を用いて説明したが、光機能モジュール１００の保管温度範囲、使用温度範囲によっては、光半導体素子１０と光導波路回路基板２０の熱膨張率の差によって破損する場合があり得る。光半導体素子１０と、光導波路回路基板２０の光導波路２３の光軸の遠近方向のずれは、上下方向（高さ方向）、左右方向（側壁２１に沿った水平方向）の光軸ずれに比べて結合損失の影響は小さい。したがって、熱膨張率差による破損の懸念がある場合には、光半導体素子１０を凹部２２の側壁２１（端面２１２、２１３を含む）に突き当てた後に、突き当ての移動軸に沿って例えば１μｍ程度離すことで、熱膨張率差の問題を回避することができる。
【００３５】
＜変形例１＞
図８は、図６及び図７の配置の変形例１を示す。実施例１では、側壁２１に形成された切り込みの端面２１１がＸ方向と平行に延びる例を示した。変形例１では、端面２１１はＸ方向から所定の角度傾いて位置し、端面２１２と端面２１３が、Ｘ方向と平行に位置する。光半導体素子１０の出力端面１１もＸ方向と平行に位置する。
【００３６】
図８の配置構成によると、光半導体素子１０を光導波路回路基板２０に搭載する際に、アライメントマーカ１５を用いてＸ方向の位置とＹ方向の位置を初期調整した後に、光半導体素子１０を端面２１２と端面２１３に向けてＹ方向に移動させるだけでよい。位置制御が容易になり、かつ精度の高いアライメントが期待できる。各角度と配置・距離関係は図７の実施例１と同じである。
【００３７】
＜変形例２＞
図９は、変形例２を示す。実施例１では、光半導体素子１０の素子導波路１２が出力端面１１に対して垂直に延設されている例を示した。変形例２では、光半導体素子１０の素子導波路１２は、出力端面１１の垂線から所定の角度で斜めに延設されている。
【００３８】
光半導体素子１０の素子導波路１２の等価屈折率をｎ1’、素子導波路１２の光軸が出力端面１１の垂線に対してなす角度をθ1’とした場合、ギャップ２５への出射角度はθ2’となる。ギャップ２５の媒質の屈折率をｎ1、光導波路回路基板２０の端面２１１への入射角をθ1、光導波路２３の屈折率をｎ2、端面２１１の垂線に対する光導波路１２の光軸の角度をθ2とすると、
ｎ1×ｓｉｎθ1＝ｎ2×ｓｉｎθ2、かつ
ｎ1’×ｓｉｎθ1’＝ｎ1×ｓｉｎθ2’
が成立する。
【００３９】
ギャップ２５の両側の側壁２１に位置する端面２１２と端面２１３は、同一面内に位置し、光半導体素子１０の出力端面１１と平行である。端面２１１と端面２１２の間の角度は１８０°−θ1−θ2’となる角度で形成されている。端面２１１をこの角度で形成することで、光半導体素子１０の斜めの素子導波路１２から出力される光は、ギャップ２５を通って光導波路２３に結合し、かつ反射戻り光は、点線の矢印で示すように、素子導波路１２の出力端から離れる方向に向かう。斜め導波路とギャップ２５を組み合わせているので反射戻り光の抑制効果がより向上する。素子導波路１２の角度θ1’と、ギャップ２５の光出射点から入射点までの距離を最適に設計することで、光半導体素子１０の出力端面に劈開位置ずれが生じていても、結合損失を最大限に抑制することができる。
【００４０】
なお、図９の構成で、凹部２２の側壁２１をＸ方向から斜めに傾いて形成し、端面２１１をＸ方向と平行に形成してもよい。この場合は、光半導体素子１０は凹部２２でＹ方向から傾いて配置される。
【００４１】
＜変形例３＞
図１０は、変形例３として、複数チャネル（マルチチャネル型）の光半導体素子１０Ｍを用いる。光半導体素子１０Ｍは、出力端面１１に対して垂直に形成された４本の平行な素子導波路１２−１〜１２−４を有する。光導波路回路基板２０の凹部２２の側壁２１には、４つのギャップ２５−１〜２５−４が形成されており、それぞれのギャップから光導波路２３−１〜２３−４が延設されている。
【００４２】
光半導体素子１０Ｍは、アライメントマーカ１５を用いてＸ方向とＹ方向に初期アライメントされた後に、出力端面１１が凹部２２の側壁２１に当接するまで、素子導波路１２−１〜１２−４の光軸方向に移動される。これにより、素子導波路１２−１〜１２−４のそれぞれが、ギャップ２５−１〜２５−４を介して対応する光導波路２３−１〜２３−４に光学的に接合される。
【００４３】
図１１は、図１０のギャップ２５−ｎを含む結合界面Ｅの拡大図である。光導波路回路基板２０の凹部２２の側壁２１は、各光導波路２３−ｎと素子導波路１２−ｎが対向する領域で、側壁２１の表面から内側に向かって所定の角度で切り込まれて、端面２１１が形成されている。端面２１１と光半導体素子１０の素子導波路１２−ｎの出力端の近傍の出力端面の間に、ギャップ２５−ｎが形成される。素子導波路１２−ｎを出射した光はギャップ２５−ｎを通って、対応する光導波路２３−ｎに入射する。ギャップ２５と光の入出力の角度、サイズ等は図７と同様である。
【００４４】
図１０及び図１１の構成により、複数チャネルを集積した光半導体素子１０Ｍでも一括して実装することができる。単チャネルの光半導体素子１０を複数個実装する場合と比較して、より小型でより高密度なマルチチャネル化が可能となる。反射戻り光の抑制効果は実施例１と同等である。
【００４５】
なお、図１０の４チャンネル構成に替えて、図８の変形例１のように、凹部２２の側壁２１と光半導体素子１０の出力端面１１をＸ方向と平行に配置するマルチチャネル構成にしてもよい。あるいは、図９の変形例２のように、光半導体素子１０に出力端面１１の垂線に対して所定の角度で斜めに延びる複数の平行な素子導波路を形成してもよい。いずれの場合も、初期アライメント後の突き当て構成で、複数のチャネルで精度良く光学的結合を実現し、かつ反射戻り光を抑制することができる。なお、チャネル数は４チャネルに限定されず、８チャネル、１６チャネルなど、より多数のチャネル構成としてもよい。
【００４６】
＜光トランシーバへの適用＞
図１２は、実施形態の光機能モジュール１００の光トランシーバ１への適用例を示す。光トランシーバ１は、パッケージ基板２上に配置された光機能モジュール１００と、光機能モジュール１００に実装された電子回路チップ４０と、外部光配線５２を接続するコネクタ５１を有する。電子回路チップ４０は、たとえばシリコン基板に形成されたドライバ回路やトランスインピーダンスアンプなどの電子回路を含む。外部光配線５２は、たとえば複数の光ファイバがテープ被覆で保持されたファイバリボンである。
【００４７】
光機能モジュール１００は、光導波路回路基板２０と、この光導波路回路基板２０の凹部２２に実装された光半導体素子１０−１〜１０−４を有する。凹部２２は、その形状から「テラス」と呼ばれてもよい。
【００４８】
図１２の光トランシーバ１の光機能モジュール１００は図６の配置構成を用いており、凹部２２の側壁に、単チャネルの光半導体素子１０−１〜１０−４のそれぞれに対応して、斜めの側壁２２１−１〜２２１−４がのこぎり歯状に形成されている。各側壁２２１−１〜２２１−４に、第１端面２１１（図６参照）を有するギャップ２５５−１〜２５５−４が形成され、
ギャップ２５５−１〜２５５−４から対応する光導波路２２３−１〜２２３−４が延びている。光半導体素子１０−１〜１０−４は、その出力端面が側壁２２１−１〜２２１−４と平行になるように、凹部２２でＹ方向から斜めに傾いて配置されている。光半導体素子１０−１〜１０−４から出力される光は、ギャップ２５５−１〜２５５−４を通って光導波路２２３−１〜２２３−４に光学的に結合する。
【００４９】
図１２の配置構成に替えて、図９のように凹部２２の側壁２１をＸ方向と平行に形成して、光半導体素子１０−１〜１０−４の素子光軸をＹ方向と平行に配置してもよい。この場合も、光半導体素子１０−１〜１０−４から出力される光は、ギャップ２５５−１〜２５５−４を介して対応する光導波路２２３−１〜２２３−４に光学的に結合する。  光導波路回路基板２０には、光変調器３３−１〜３３−４、受光器３１−１〜３１−４等の光機能素子３０が形成されている。光変調器３３−１〜３３−４は、たとえばシリコン導波路コアを用いたマッハツェンダ型、あるいはリング型、あるいはこれらを組み合わせた光変調器である。受光器３１−１〜３１−４は、たとえば光導波路回路基板２０にエピタキシャル成長で形成されたゲルマニウム（Ｇｅ）フォトダイオードである。光導波路回路基板２０には、凹部２２の各側壁２２１−１〜２２１−４から延びる４本の“光導波路２２３−１〜２２３−４の他に、光変調器３３−１〜３３−４とコネクタ５１の間に延びる４本の光導波路２２４−１〜２２４−４と、受光器３１−１〜３１−４とコネクタ５１の間に延びる４本の光導波路２２５−１〜２２５−４が形成されている。光導波路２２４−１〜２２４−４と各光導波路２２５−１〜２２５−４の先端には、図４に示すように回折格子結合器が形成されていてもよい。  電子回路チップ４０は、光導波路回路基板２０の光機能素子３０が形成されている領域に、フリップチップ接合されている。光機能モジュール１００は、電極パッド５、ボンディングワイヤ６、及び電極パッド３によりパッケージ基板２と電気的に接続されている。ワイヤボンディングに替えて、光導波路回路基板２０を貫通するスルーシリコンビア（ＴＳＶ）でパッケージ基板２と接続されていてもよい。
【００５０】
図１３は、光トランシーバ１のブロック図である。光導波路回路基板２０に搭載される電子回路チップ４０は、受信回路４１と送信回路４３を含む。外部光配線５２の光ファイバ５３から光トランシーバ１に入力された光信号は、回折格子結合器２７により光導波路２３に結合され、受光器３１で光電流に変換される。受信回路４１は、トランスインピーダンスアンプやリミティングアンプを含み、光電流信号を増幅し、整形して電圧信号を出力する。出力された電圧信号は、たとえば外部回路６０のホストＩＣ６１に供給される。送信側では、ホストＩＣ６１から電気信号が電子回路チップ４０の送信回路４３に入力される。送信回路４３は、入力された電気信号から光変調器３３を駆動する駆動信号を生成する。光半導体素子１０の一例である半導体レーザ１０Ａから出力された連続光は、光変調器３３に入力される。光変調器３３は、入力駆動信号で連続光を変調して信号光を出力する。信号光は、回折格子結合器２８により外部光配線５２の光ファイバ５４に出力される。
【００５１】
図１４は、図１３の変形例としての光トランシーバ１Ａの模式図である。光トランシーバ１Ａでは、光機能モジュール１００Ａに、受信回路４１と送信回路４３を有する電子回路チップ４０が搭載されている。光機能モジュール１００Ａでは、光半導体素子１０として、半導体レーザ１０Ａの他に、ＳＯＡ７０−１とＳＯＡ７０−２が光導波路回路基板２０Ａに実装されている。ＳＯＡ７０−１は回折格子結合器２７と受光器３１の間に配置され、ＳＯＡ７０−２は光変調器３３と回折格子結合器２８の間に配置されている。
【００５２】
ＳＯＡ７０−１とＳＯＡ７０−２、及び半導体レーザ１０Ａは、光導波路回路基板２０Ａに形成された凹部に配置されていてもよい。この場合、少なくともＳＯＡ７０−１の出力端面と、ＳＯＡ７０−２の出力端面と対向する位置に図６又は図７を参照して説明したギャップが形成されているのが望ましい。ＳＯＡ７０−１とＳＯＡ７０−２の利得導波路とギャップの位置、角度、端面の配置関係は、図６〜図９のいずれを採用してもよい。
【００５３】
図１５は、光半導体素子１０のさらに別の例として、反射型ＭＭＩ（Multi-Mode  Interference：多モード干渉）−ＳＯＡ８０を用いる例を示す。反射型ＭＭＩ−ＳＯＡ８０は、利得導波路８２を含む入力導波路８１と、利得導波路８４を含む出力導波路８３と、１入力１出力のＭＭＩ導波路８５を有する。ＭＭＩ導波路８５の入出力端と反対側の端部に高反射膜８６が形成されている。
【００５４】
入力導波路８１からＭＭＩ導波路８５に入力された光は、ＭＭＩ導波路内で複数の伝搬モードに分離されるが、高反射膜８６で反射され、ＭＭＩ導波路８５の中心に対して入力導波路８１と線対称の位置に鏡像が結ばれる。鏡像が結ばれる点に出力導波路８３が配置されており、反射型ＭＭＩ−ＳＯＡ８０の内部で、信号光の伝搬方向は１８０度転回される。
【００５５】
反射型ＭＭＩ−ＳＯＡ８０は、たとえば、光導波路回路基板２０に形成された凹部２２に配置される。反射型ＭＭＩ−ＳＯＡ８０の入出力端面８７は凹部２２の側壁２１に突き当てられる。側壁２１の反射型ＭＭＩ−ＳＯＡ８０の出力導波路８３と対向する位置にギャップ２５が形成され、ギャップ２５の端面２１１から光導波路２３２が延びている。また、側壁２１の反射型ＭＭＩ−ＳＯＡ８０の入力導波路８１と対向する位置にギャップ２６が形成され、ギャップ２６の端面２１１から光導波路２３１が延びている。光導波路２３１は、たとえば光結合器に接続されており、外部光配線から光結合器によって入力された光信号を、ギャップ２６を介して反射型ＭＭＩ−ＳＯＡ８０の入力導波路８１に光学的に結合する。反射型ＭＭＩ−ＳＯＡ８０で増幅され、出力導波路８３から出力された光信号は、ギャップ２５を介して光導波路２３２に光学的に結合する。光導波路２３２は、たとえば受光器に接続されており、増幅された光信号が受光器で受光される。
【００５６】
反射型ＭＭＩ−ＳＯＡ８０においても劈開によりチップの切り出しが行われるが、入力導波路８１と出力導波路８３を入出力端面８７と直交する方向に形成し、凹部２２の側壁２１に対して斜めに切り込まれたギャップ２５とギャップ２６に対向させることで、反射戻り光を抑制し、安定した光結合を実現することができる。
【００５７】
上記では、特定の実施例を参照して本発明を説明したが、本発明はこれらの実施例に限定されない。実施例では、光機能素子としてシリコンフォトニクス技術でＳＯＩ基板上に形成されたＳｉベースの光機能素子（光変調器３４、回折格子結合器２８等）を用い、光半導体素子１０としてIII-V族化合物半導体を用いた半導体レーザ、あるいはＳＯＡの例を示したが、他の材料系でも構わない。例えば光機能素子はシリカ（石英）ベースの材料で形成されていてもよいし、半導体レーザやＳＯＡはII-VI化合物半導体等のような他の材料系で形成されていてもよい。電子回路チップ４０において、Ｓｉベースの回路に替えて、Ｓｉ−Ｇｅ系や化合物半導体の回路を用いてもよい。
【００５８】
図１２のような多チャンネルの光トランシーバ１とするときは、各チャネルに対応して複数の反射型ＭＭＩ−ＳＯＡ８０を実装してもよい。光導波路回路基板２０の凹部の底面に突起または溝を形成し、光半導体素子１０の底面に溝または突起を形成し、溝と突起を嵌合させることで、光導波路回路基板２０への光半導体素子１０のアライメントと実装を容易かつ確実にしてもよい。
【００５９】
以上の説明に対し、以下の付記を提示する。
（付記１）
第１の光導波路を有する光導波路回路基板と、
前記光導波路回路基板に実装された光半導体素子と、
を有し、
前記光導波路回路基板は、基板表面に対して垂直方向の側壁を有する凹部を有し、
前記光半導体素子は出力端面が前記側壁と対向するように前記凹部に配置され、
前記側壁は、前記側壁の表面から基板内部に所定の角度で切り込まれた第１端面と、前記側壁の表面で前記第１端面と連続する第２端面を有し、
前記第１端面と、前記光半導体素子の前記出力端面との間に非平行のギャップが設けられ、
前記第１端面で前記第１の光導波路の導波路端面が露出し、
前記光半導体素子から出力される出力光は、前記ギャップを介して、前記第１の光導波路に結合されることを特徴とする光機能モジュール。
（付記２）
前記光半導体素子は、前記出力端面と直交する第２の光導波路を有し、
前記第１端面と前記第２端面との間の角度は、前記出力光の前記第１端面への入射角をθ１とすると１８０°−θ１になるように形成されていることを特徴とする付記１に記載の光機能モジュール。
（付記３）
前記光半導体素子は、前記出力端面の垂線に対して所定の角度で傾斜する第２の光導波路を有し、
前記出力光の出射角をθ２’、前記出力光の前記第１端面への入射角をθ１とすると、前記第１端面と前記第２端面との間の角度は、１８０°−θ１−θ２’になるように形成されていることを特徴とする付記１に記載の光機能モジュール。
（付記４）
前記第２端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記ひとつの辺と直交する方向に前記側壁に突き当てられていることを特徴とする付記１〜３のいずれかに記載の光機能モジュール。
（付記５）
前記第１端面は、前記光導波路回路基板のひとつの辺と平行に形成され、前記光半導体素子は前記凹部で前記ひとつの辺に対して斜めに配置されて前記側壁に突き当てられていることを特徴とする付記１〜３のいずれかに記載の光機能モジュール。
（付記６）
前記側壁は、のこぎり歯状に配置される複数の側壁面を有し、前記複数の側壁面の各々に前記第１端面が形成され、前記複数の側壁面の各々に対応して、複数の前記光半導体素子の各々が前記凹部に配置されていることを特徴とする付記１〜５のいずれかに記載の光機能モジュール。
（付記７）
前記側壁は、複数の前記第１端面を有し、前記光半導体素子は、前記第１端面の各々に対応する複数の前記第２の光導波路を有するマルチチャネル型光半導体素子であることを特徴とする付記２または３に記載の光機能モジュール。
（付記８）
前記側壁は、前記ギャップを挟んで前記第２端面と反対側に位置する第３端面を有し、
前記第２端面と前記第３端面は同一の面内に位置し、前記光半導体素子の前記出力端面は前記第２端面及び前記第３端面と平行に位置することを特徴とする付記１〜７のいずれかに記載の光機能モジュール。
（付記９）
前記光半導体素子は同じ端面に入力導波路と出力導波路を有する反射型の半導体光増幅器であり、前記出力導波路の出射端が前記ギャップと対向して配置されることを特徴とする付記１〜８のいずれかに記載の光機能モジュール。
（付記１０）
前記ギャップの屈折率をｎ１、前記第１の光導波路の等価屈折率をｎ２、前記出力光の前記第１端面への入射角をθ１とすると、前記第１の光導波路は、前記第１端面の垂線に対して、ｎ1×ｓｉｎθ1＝ｎ2×ｓｉｎθ2を満たす角度θ２だけ傾いて配置されていることを特徴とする付記１〜９のいずれかに記載の光機能モジュール。
（付記１１）
付記１〜１０のいずれかに記載の光機能モジュールと、
前記光機能モジュールに接続される外部光配線と、
前記光機能モジュールに集積された光機能素子に接続される送受信回路を含む電子回路チップと、
を有することを特徴とする光トランシーバ。
（付記１２）
第１の光導波路が形成された光導波路回路基板に、基板表面に対して垂直な側壁を有する凹部を形成し、
前記凹部の側壁に、前記側壁の表面から基板内部に所定の角度で切り込まれた第１端面を形成して、前記第１の光導波路の導波路端面を前記第１端面に露出し、
光半導体素子の出力端面が前記第１端面を向くように、前記光半導体素子を前記凹部に配置して、前記第１端面と前記出力端面の間に非平行のギャップを形成する、
工程を含み、前記第１端面は、前記光半導体素子から出力される出力光が前記ギャップを通って前記第１の光導波路に光学結合する角度で形成されることを特徴とする光機能モジュールの製造方法。
（付記１３）
前記光半導体素子には前記出力端面と直交する第２の光導波路が形成されており、
前記出力光の前記第１端面への入射角をθ１としたときに、前記第１端面を、前記側壁の表面で前記第１端面と連続する第２端面との間の角度が１８０°−θ１になるように形成することを特徴とする付記１２に記載の光機能モジュールの製造方法。
（付記１４）
前記光半導体素子には前記出力端面の垂線に対して所定の角度で傾斜する第２の光導波路が形成されており、
前記出力光の出射角をθ２’、前記出力光の前記第１端面への入射角をθ１としたときに前記第１端面を、前記側壁の表面で前記第１端面と連続する第２端面との間の角度が１８０°−θ１−θ２’になるように形成することを特徴とする付記１２に記載の光機能モジュールの製造方法。
【符号の説明】
【００６０】
１、１Ａ  光トランシーバ
１０、１０Ｍ  光半導体素子
１０Ａ  半導体レーザ
１１  出力端面
１２  素子導波路（第２の光導波路）
２０  光導波路回路基板
２１  側壁
２２  凹部
２３、２３−１〜２３−４、２２３−１〜２２３−４  光導波路（第１の光導波路）
４０  電子回路チップ
７０−１、７０−２  ＳＯＡ
８０  反射型ＭＭＩ−ＳＯＡ
１００，１００Ａ  光機能モジュール
２１１  端面（第１端面）
２１２  端面（第２端面）
２１３  端面（第３端面）
【図１】
2019040040.tif 000003
【図２】
2019040040.tif 000004
【図３】
2019040040.tif 000005
【図４】
2019040040.tif 000006
【図５】
2019040040.tif 000007
【図６】
2019040040.tif 000008
【図７】
2019040040.tif 000009
【図８】
2019040040.tif 000010
【図９】
2019040040.tif 000011
【図１０】
2019040040.tif 000012
【図１１】
2019040040.tif 000013
【図１２】
2019040040.tif 000014
【図１３】
2019040040.tif 000015
【図１４】
2019040040.tif 000016
【図１５】
2019040040.tif 000017