(57)【要約】【課題】スイッチング素子の損失とサージをより低減できる電力変換装置を提供すること。【解決手段】スイッチング素子２と、制御部３とを備える。制御部３は、駆動回路３０と、抵抗４と、コンデンサ５とを備える。抵抗４は、駆動回路３０と制御電極２０との間に設けられている。コンデンサ５は、抵抗４に並列接続している。スイッチング素子２のターンオン又はターンオフを開始した後、サージＶsが発生する前であってスイッチング素子２に損失Ｐが発生する期間ｔ1，ｔ3は、駆動回路３０と制御電極２０との間にコンデンサ５を介して制御電流Ｉgが流れ、サージＶsが発生する期間ｔ2，ｔ4は、抵抗４を介して制御電流Ｉgが流れるように、コンデンサ５の静電容量Ｃが定められている。【選択図】図１
2019004636.tif 000002
【特許請求の範囲】
【請求項１】
電力変換回路（１０）を構成するスイッチング素子（２）と、
該スイッチング素子の動作制御をする制御部（３）とを備え、
該制御部は、上記スイッチング素子の制御電極（２０）に制御電圧（Ｖg）を加える駆動回路（３０）と、該駆動回路と上記制御電極との間に設けられた抵抗（４）と、該抵抗に並列接続したコンデンサ（５）とを有し、
上記スイッチング素子のターンオン又はターンオフを開始した後、サージ（Ｖs）が発生する前であって上記スイッチング素子に損失（Ｐ）が発生する期間（ｔ1，ｔ3）の少なくとも一部は、上記駆動回路と上記制御電極との間に上記コンデンサを介して制御電流（Ｉg）が流れ、上記サージが発生する期間（ｔ2，ｔ4）は、上記抵抗を介して上記制御電流が流れるように、上記コンデンサの静電容量（Ｃ）が定められている、電力変換装置（１）。
【請求項２】
上記スイッチング素子の上記ターンオフを開始してから、ターンオフ動作時におけるミラー期間であるオフミラー期間（ｔ1）が始まる時までに上記制御電極から流れる電荷Ｑaと、上記オフミラー期間において上記制御電極から流れる電荷Ｑbと、上記ターンオフを開始してから上記オフミラー期間に達するまでの上記制御電圧の変化量ΔＶg1と、上記コンデンサの静電容量Ｃとが下記式を満たす、請求項１に記載の電力変換装置。
Ｑa／ΔＶg１＜Ｃ＜（Ｑa＋Ｑb）／ΔＶg1
【請求項３】
上記スイッチング素子の上記ターンオンを開始してから、上記制御電圧が閾電圧（Ｖth）に達するまでに上記制御電極に流れる電荷Ｑcと、上記制御電圧が上記閾電圧に達してから、ターンオン動作時におけるミラー期間であるオンミラー期間（ｔ4）が始まる時までに上記制御電極に流れる電荷Ｑdと、上記ターンオンを開始してから上記オンミラー期間に達するまでの上記制御電圧の変化量ΔＶg2と、上記コンデンサの静電容量Ｃとが下記式を満たす、請求項１又は２に記載の電力変換装置。
Ｑc／ΔＶg2＜Ｃ＜（Ｑc＋Ｑd）／ΔＶg2
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換回路を構成するスイッチング素子と、該スイッチング素子の動作制御をする制御部とを備える電力変換装置に関する。
【背景技術】
【０００２】
従来から、ＭＯＳＦＥＴ等のスイッチング素子と、該スイッチング素子の動作制御をする制御部とを備える電力変換装置が知られている（下記特許文献１参照）。上記制御部には、駆動回路が設けられている。この駆動回路を用いて、スイッチング素子の制御電極（例えばゲート電極）に制御電圧を加え、スイッチング素子をオンオフ動作させている。また、駆動回路と制御電極との間には、抵抗を設けてある。この抵抗を用いて、駆動回路と制御電極との間に流れる制御電流を制限している。
【０００３】
しかしながら、上記抵抗を設けると、制御電流が少なくなるため、スイッチング素子を高速でオンオフ動作しにくくなる。そのため下記特許文献１では、抵抗に、スピードアップ用のコンデンサを並列接続している。このようにすると、スイッチング素子をターンオン又はターンオフした直後に、コンデンサを介して多くの制御電流を流すことができ、スイッチング素子を高速でオンオフ動作させることが可能になる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−２３１３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記電力変換装置では、コンデンサの静電容量について充分に検討されていなかったため、スイッチング素子の損失とサージを充分に低減できない可能性があった。すなわち、スイッチング素子をターンオン又はターンオフすると、まず、サージは発生せず損失が発生する期間（図４、図６参照）が現れ、その後、サージが発生する期間が現れる。従来の電力変換装置では、コンデンサの静電容量が小さく、短時間でコンデンサが充電されてしまうことがあった。そのため、損失が発生する期間は、抵抗を介して僅かな制御電流しか流れず、この期間が長くなることがあった。したがって、スイッチング素子の損失が大きくなる可能性があった。
【０００６】
また、従来の電力変換装置では、コンデンサの静電容量が大きすぎ、コンデンサを短時間で充電できない場合があった。したがって、サージが発生する期間も、コンデンサを介して大きな制御電流が流れることがあった。そのため、この期間にスイッチング素子が高速でオンオフし、大きなサージが発生する可能性があった。
【０００７】
本発明は、かかる課題に鑑みてなされたものであり、スイッチング素子の損失とサージをより低減できる電力変換装置を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の一態様は、電力変換回路（１０）を構成するスイッチング素子（２）と、
該スイッチング素子の動作制御をする制御部（３）とを備え、
該制御部は、上記スイッチング素子の制御電極（２０）に制御電圧（Ｖg）を加える駆動回路（３０）と、該駆動回路と上記制御電極との間に設けられた抵抗（４）と、該抵抗に並列接続したコンデンサ（５）とを有し、
上記スイッチング素子のターンオン又はターンオフを開始した後、サージ（Ｖs）が発生する前であって上記スイッチング素子に損失（Ｐ）が発生する期間（ｔ1，ｔ3）の少なくとも一部は、上記駆動回路と上記制御電極との間に上記コンデンサを介して制御電流（Ｉg）が流れ、上記サージが発生する期間（ｔ2，ｔ4）は、上記抵抗を介して上記制御電流が流れるように、上記コンデンサの静電容量（Ｃ）が定められている、電力変換装置（１）にある。
【発明の効果】
【０００９】
上記電力変換装置では、スイッチング素子のターンオン又はターンオフを開始した後、サージが発生する前であって損失が発生する期間の少なくとも一部は、駆動回路と制御電極との間にコンデンサを介して制御電流が流れ、サージが発生する期間は、抵抗を介して制御電流が流れるように、コンデンサの静電容量が定められている。
そのため、スイッチング素子の損失とサージをより低減できる。すなわち、上記構成にすると、サージが発生する前であってスイッチング素子に損失が発生する期間の少なくとも一部は、コンデンサを介して制御電流が流れるため、多くの制御電流を流すことができる。そのため、この期間を短くすることができ、スイッチング素子の損失を低減できる。
また、上記構成にすると、サージが発生する期間は、抵抗を介して制御電流が流れるため、制御電流を少なくすることができる。そのため、この期間にスイッチング素子が急にオン又はオフすることを抑制でき、大きなサージが発生することを抑制できる。
【００１０】
以上のごとく、上記態様によれば、スイッチング素子の損失とサージをより低減できる電力変換装置を提供することができる。
なお、特許請求の範囲及び課題を解決する手段に記載した括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものであり、本発明の技術的範囲を限定するものではない。
【図面の簡単な説明】
【００１１】
【図１】実施形態１における、ターンオフを開始した直後での、電力変換装置の一部の回路図。
【図２】実施形態１における、サージが発生する期間での、電力変換装置の一部の回路図。
【図３】実施形態１における、スイッチング素子をターンオフしたときの、ＶgとＩgとの時間変化を表したグラフ。
【図４】実施形態１における、スイッチング素子をターンオフしたときの、Ｖgと、Ｉgと、Ｖdsと、Ｉdと、Ｐとの時間変化を表したグラフ。
【図５】実施形態１における、スイッチング素子をターンオンしたときの、ＶgとＩgとの時間変化を表したグラフ。
【図６】実施形態１における、スイッチング素子をターンオンしたときの、Ｖgと、Ｉgと、Ｖdsと、Ｉdと、Ｐとの時間変化を表したグラフ。
【図７】実施形態１における、電力変換装置の全体回路図。
【図８】実施形態１における、駆動回路のパルス電圧ＶPと制御電流Ｉgとの時間変化を表したグラフ。
【図９】実施形態２における、電力変換装置の一部の回路図。
【図１０】実施形態２における、ダイオードの向きを変えた電力変換装置の一部の回路図。
【図１１】実施形態３における、電力変換装置の一部の回路図。
【図１２】実施形態４における、電力変換装置の一部の回路図。
【図１３】実施形態４における、ダイオードの向きを変えた電力変換装置の一部の回路図。
【図１４】比較形態１における、Ｑa／ΔＶg1＞Ｃである場合に、スイッチング素子をターンオフしたときの、Ｖgと、Ｉgと、Ｖdsと、Ｉdと、Ｐとの時間変化を表したグラフ。
【図１５】比較形態１における、Ｃ＞（Ｑa＋Ｑb）／ΔＶg1である場合に、スイッチング素子をターンオフしたときの、Ｖgと、Ｉgと、Ｖdsと、Ｉdと、Ｐとの時間変化を表したグラフ。
【図１６】比較形態１における、Ｑc／ΔＶg2＞Ｃである場合に、スイッチング素子をターンオンしたときの、Ｖgと、Ｉgと、Ｖdsと、Ｉdと、Ｐとの時間変化を表したグラフ。
【図１７】比較形態１における、Ｃ＞（Ｑc＋Ｑd）／ΔＶg2である場合に、スイッチング素子をターンオンしたときの、Ｖgと、Ｉgと、Ｖdsと、Ｉdと、Ｐとの時間変化を表したグラフ。
【発明を実施するための形態】
【００１２】
（実施形態１）
上記電力変換装置について、図１〜図８を参照して説明する。図１に示すごとく、本形態の電力変換装置１は、スイッチング素子２と、該スイッチング素子２の動作制御をする制御部３とを備える。スイッチング素子２によって、電力変換回路１０（図７参照）を構成してある。本形態では、スイッチング素子２としてＭＯＳＦＥＴを用いている。
【００１３】
制御部３は、駆動回路３０と、抵抗４と、スピードアップ用のコンデンサ５とを備える。駆動回路３０は、スイッチング素子２の制御電極２０（すなわちゲート電極）に制御電圧Ｖgを加える。抵抗４は、駆動回路３０と制御電極２０との間に設けられている。コンデンサ５は、抵抗４に並列接続している。
【００１４】
スイッチング素子２のターンオン（図６参照）又はターンオフ（図４参照）を開始した後、サージＶsが発生する前であってスイッチング素子２に損失Ｐが発生する期間ｔ1，ｔ3の少なくとも一部は、駆動回路３０と制御電極２０との間にコンデンサ５を介して制御電流Igが流れ（図１参照）、サージＶsが発生する期間ｔ2，ｔ4は、抵抗４を介して制御電流Ｉgが流れるように（図２参照）、コンデンサ５の静電容量Ｃが定められている。
【００１５】
本形態の電力変換装置１は、電気自動車やハイブリッド車等に搭載するための、車載用電力変換装置である。図７に示すごとく、本形態では、複数のスイッチング素子２を用いて、電力変換回路１０（インバータ回路）を構成してある。個々のスイッチング素子２をオンオフ動作させることにより、直流電源８０から供給される直流電力を交流電力に変換し、三相交流モータ８１を駆動している。これにより、上記車両を走行させている。
【００１６】
個々のスイッチング素子２は、制御部３によって動作制御される。図１に示すごとく、制御部３は、駆動回路３０と、抵抗４と、コンデンサ５とを備える。駆動回路３０によって、スイッチング素子２の基準電極２１（すなわちソース電極）と制御電極２０との間に制御電圧Ｖgを加えている。これにより、スイッチング素子２をオンオフ動作させている。
【００１７】
スイッチング素子２には、複数の容量Ｃgd，Ｃgs，Ｃdsが寄生している。図１に示すごとく、スイッチング素子２をターンオフすると、入力容量Ｃgd，Ｃgsに蓄えられた電荷が制御電流Ｉgとなって、まず、コンデンサ５を流れる。このとき、コンデンサ５には電荷が蓄えられていないため、コンデンサ５は短絡状態となり、大きな制御電流Ｉgが流れる。コンデンサ５が充電されると、図２に示すごとく、制御電流Ｉgは、抵抗４を介して徐々に流れるようになる。また、スイッチング素子２をターンオンする場合は、制御電流Ｉgの向きが逆になる。
【００１８】
このように、スイッチング素子２をターンオン又はターンオフした直後は、コンデンサ５を介して大きな制御電流Ｉgが流れ、その後、抵抗４を介して徐々に制御電流Ｉgが流れる。そのため、制御電流Ｉgの波形は、図８に示すようになる。
【００１９】
図４に、スイッチング素子２をターンオフしたときの、制御電圧Ｖg、制御電流Ｉg、ソースドレイン間電圧Ｖds、ドレイン電流Ｉd、損失Ｐの時間変化を示す。時刻ｔ0においてスイッチング素子２のターンオフを開始すると、ゲートソース間容量Ｃgs（図１参照）に蓄えられた電荷の一部が放電され、制御電圧Ｖgが低下する。その後、制御電圧Ｖgが一定であるミラー期間（オフミラー期間ｔ1）に入る。オフミラー期間ｔ1では、ゲートソース間容量Ｃgsに電荷の一部を蓄えたまま、ゲートドレイン間容量Ｃgdに蓄えられた電荷を放電する。そのため、制御電圧Ｖgが略一定になる。本形態では、ターンオフを開始してからオフミラー期間ｔ1が完了するまでに放電される電荷Ｑa，Ｑbが、コンデンサ５を介して流れるように、コンデンサ５の静電容量Ｃを調整してある。
【００２０】
図４に示すごとく、オフミラー期間ｔ1が始めると、スイッチング素子２が徐々にオフになり、ドレイン電流Ｉdが低下する。また、ソースドレイン間電圧Ｖdsが次第に上昇する。
【００２１】
オフミラー期間ｔ1が完了すると、ゲートソース間容量Ｃgsに残った電荷が放電される。このとき、コンデンサ５は充電されているため、上記電荷はコンデンサ５を流れず、抵抗４を流れる。そのため、オフミラー期間ｔ1が過ぎた後、制御電流Ｉgは抵抗４を介して徐々に流れることになる。
【００２２】
また、オフミラー期間ｔ1が過ぎた後、制御電圧Ｖgが閾電圧Ｖthに達すると、スイッチング素子２がオフになり、ドレイン電流Ｉdが０になる。制御電圧Ｖgが閾電圧Ｖthになる前後で、スイッチング素子２にサージ電圧Ｖsが発生する。スイッチング素子２に寄生したインダクタンスをＬとした場合、サージ電圧Ｖsは、Ｖs＝ＬｄＩd／ｄｔと表すことができる。本形態では、オフミラー期間ｔ1を経過した後、抵抗４を介して制御電流Ｉgを徐々に流しているため、ドレイン電流Ｉdの時間変化量ｄＩd／ｄｔを小さくすることができる。そのため、サージ電圧Ｖsを小さくすることができる。
【００２３】
また、スイッチング素子２にソースドレイン間電圧Ｖdsが加わり、かつドレイン電流Ｉdが流れる期間（ｔ1，ｔ2）は、損失Ｐ（＝ＶdsＩd）が発生する。本形態では、オフミラー期間ｔ1において、コンデンサ５を介して大きな制御電流Ｉgを流しているため、オフミラー期間ｔ1を短くすることができる。そのため、損失Ｐの発生量を低減することができる。
【００２４】
次に、コンデンサ５の静電容量Ｃについて、より詳細に説明する。図３に示すごとく、スイッチング素子２のターンオフを開始してから、オフミラー期間ｔ1が始まる時までに制御電極２０から流れる電荷をＱaとし、オフミラー期間ｔ1において制御電極２０から流れる電荷をＱbとする。また、ターンオフを開始してからオフミラー期間ｔ1に達するまでの制御電圧Ｖgの変化量をΔＶg1とする。本形態では、下記式（１）を満たすように、コンデンサ５の静電容量Ｃを定めている。
Ｑa／ΔＶg１＜Ｃ＜（Ｑa＋Ｑb）／ΔＶg1      ・・・（１）
【００２５】
次に、スイッチング素子２をターンオンする場合の、制御電圧Ｖg等の波形について説明する。図６に示すごとく、時刻ｔ0’においてスイッチング素子２のターンオンを開始すると、コンデンサ５を介して制御電流Ｉgが流れ、ゲートソース間容量Ｃgs（図１参照）が充電される。これに伴って、制御電圧Ｖgが上昇する。
【００２６】
ゲートソース間容量Ｃgsに電荷の一部を蓄えた後、オンミラー期間ｔ4に入る。オンミラー期間ｔ4では、ゲートソース間容量Ｃgsに電荷を蓄えた状態で、ゲートドレイン間容量Ｃgdに電荷を蓄える。そのため、オンミラー期間ｔ4では制御電圧Ｖgは略一定になる。オンミラー期間ｔ4が終了した後、ゲートソース間容量Ｃgsに残りの電荷が蓄えられ、これに伴って制御電圧Ｖgが上昇する。
【００２７】
本形態では、時刻ｔ0’においてターンオンを開始した後、オンミラー期間ｔ4に達するまでに制御電極２０に充電される電荷Ｑc，Ｑdが、コンデンサ５を介して流れるように、コンデンサ５の静電容量Ｃを調整してある。これにより、コンデンサ５を介して大きな制御電流Ｉgを流し、損失Ｐが発生する期間ｔ3を短くしている。これによって、損失Ｐを低減させている。
【００２８】
また、図６に示すごとく、制御電圧Ｖgが閾電圧Ｖthを超えると、スイッチング素子２がオンし、ドレイン電流Ｉdが流れ始める。これに伴って、ソースドレイン間電圧Ｖdsが低下し始める。また、オンミラー期間ｔ4では、ソースドレイン間電圧Ｖdsが大きく低下する。これに伴って、対向アームのスイッチング素子２（図７参照）にサージＶsが発生する。すなわち、例えば、ターンオン動作中のスイッチング素子２が下アームスイッチング素子２dである場合は、上アームスイッチング素子２hにサージＶsが発生する。本形態では、オンミラー期間ｔ4において制御電流Ｉgが抵抗４を流れるようにしてある。これにより、オンミラー期間ｔ4において制御電流Ｉgを徐々に流し、ソースドレイン間電圧Ｖdsの時間変化量ｄＶds／ｄtを小さくしている。これによって、大きなサージＶsが発生することを抑制している。
【００２９】
図５に示すごとく、スイッチング素子２のターンオンを開始してから、制御電圧Ｖgが閾電圧Ｖthに達するまでに制御電極２０に流れる電荷をＱcとし、制御電圧Ｖgが閾電圧Ｖthに達してからオンミラー期間ｔ4が始まる時までに制御電極２０に流れる電荷をＱdとする。また、ターンオンを開始してからオンミラー期間ｔ4に達するまでの制御電圧Ｖgの変化量をΔＶg2とする。本形態では、下記式（２）を満たすように、コンデンサ５の静電容量Ｃが定められている。
Ｑc／ΔＶg2＜Ｃ＜（Ｑc＋Ｑd）／ΔＶg2      ・・・（２）
【００３０】
次に、本形態の作用効果について説明する。本形態では図４、図６に示すごとく、スイッチング素子２のターンオン又はターンオフを開始した後、サージＶsが発生する前であって損失Ｐが発生する期間ｔ1，ｔ3の少なくとも一部は、コンデンサ５を介して制御電流Ｉgが流れ、サージＶsが発生する期間ｔ2，ｔ4は、抵抗４を介して制御電流Ｉgが流れるように、コンデンサ５の静電容量Ｃが定められている。
そのため、スイッチング素子２の損失ＰとサージＶsをより低減できる。すなわち、上記構成にすると、サージＶsが発生する前であってスイッチング素子２に損失が発生する期間ｔ1，ｔ3の少なくとも一部は、コンデンサ５を介して制御電流Ｉgが流れるため、多くの制御電流Ｉgを流すことができる。そのため、この期間ｔ1，ｔ3を短くすることができ、スイッチング素子２の損失Ｐを低減できる。
また、上記構成にすると、サージＶsが発生する期間ｔ2，ｔ4は、抵抗４を介して制御電流Ｉgが流れるため、制御電流Ｉgを少なくすることができる。そのため、この期間ｔ2，ｔ4にスイッチング素子２が急にオン又はオフすることを抑制でき、大きなサージＶsが発生することを抑制できる。
【００３１】
また、本形態では、上記（１）式を満たすように、コンデンサ５の静電容量Ｃが定められている。
そのため、ターンオフ時における損失ＰとサージＶsを、より確実に低減できる。すなわち、上記式（１）を満たす場合、Ｑa／ΔＶg１＜Ｃであるため、図４に示すごとく、ターンオフを開始した後、電荷Ｑaがコンデンサ５に流れても、コンデンサ５は完全に充電されない。そのため、オフミラー期間ｔ1においてコンデンサ５を介して電荷Ｑbを流すことができる。したがって、オフミラー期間ｔ1における制御電流Ｉgを多くすることができ、オフミラー期間ｔ1を短くすることができる。そのため、損失Ｐを低減できる。
また、上記式（１）を満たす場合、Ｃ＜（Ｑa＋Ｑb）／ΔＶg1であるため、オフミラー期間ｔ1においてコンデンサ５の充電が完了し、サージ発生期間ｔ2では制御電流Ｉgが抵抗４を流れるようになる。そのため、サージ発生期間ｔ2における制御電流Ｉgを低減でき、スイッチング素子２を徐々にオフできる。したがって、サージＶsを低減できる。
【００３２】
ここで仮に、上記式（１）を満たさず、Ｑa／ΔＶg１＞Ｃであったとすると、コンデンサ５の静電容量Ｃが小さすぎるため、ターンオフ後、すぐにコンデンサ５が充電されてしまう。そのため、オフミラー期間ｔ1は抵抗４を介して制御電流Ｉgが流れることになる。したがって図１４に示すごとく、制御電流Ｉgが少なくなって、オフミラー期間ｔ1が長くなってしまう。そのため、損失Ｐが大きくなりやすい。
また、仮に上記式（１）を満たさず、Ｃ＞（Ｑa＋Ｑb）／ΔＶg1であったとすると、コンデンサ５の静電容量Ｃが大きすぎるため、なかなかコンデンサ５が充電されない。そのため、サージ発生期間ｔ2に制御電流Ｉgがコンデンサ５を流れてしまう。したがって、図１５に示すごとく、サージ発生期間ｔ2に大きな制御電流Ｉgが流れ、スイッチング素子２が高速でオフして、高いサージＶsが発生しやすくなる。
これに対して、本形態のように、上記式（１）を満たすように静電容量Ｃを定めれば、ターンオフ時における損失ＰとサージＶsを低減することができる。
【００３３】
また、本形態では、上記（２）式を満たすように、コンデンサ５の静電容量Ｃが定められている。
そのため、ターンオン時における損失ＰとサージＶsを、より確実に低減できる。すなわち、上記式（２）を満たす場合、Ｑc／ΔＶg2＜Ｃであるため、図６に示すごとく、ターンオンを開始した後、電荷Ｑcがコンデンサ５を流れても、コンデンサ５は完全に充電されない。そのため、期間ｔ3においてコンデンサ５を介して電荷Ｑdを流すことができる。したがって、この期間ｔ3における制御電流Ｉgを多くすることができ、期間ｔ3を短くすることができる。そのため、損失Ｐを低減できる。
また、上記式（１）を満たす場合、Ｃ＜（Ｑc＋Ｑd）／ΔＶg2であるため、上記期間ｔ3においてコンデンサ５の充電が完了し、オンミラー期間ｔ4では制御電流Ｉgが抵抗４を流れるようになる。そのため、オンミラー期間ｔ4の制御電流Ｉgを低減でき、スイッチング素子２を徐々にオンできる。したがって、サージＶsを低減できる。
【００３４】
ここで仮に、上記式（２）を満たさず、Ｑc／ΔＶg2＞Ｃであったとすると、コンデンサ５の静電容量Ｃが小さすぎるため、ターンオン後、すぐにコンデンサ５が充電されてしまう。そのため、期間ｔ3において制御電流Ｉgが抵抗４を流れてしまう。したがって、図１６に示すごとく、この期間ｔ3における制御電流Ｉgが少なくなり、期間ｔ3が長くなって、大きな損失Ｐが発生しやすい。
また、仮に上記式（２）を満たさず、Ｃ＞（Ｑc＋Ｑd）／ΔＶg2であったとすると、コンデンサ５の静電容量Ｃが大きすぎるため、すぐにコンデンサ５が充電されない。そのため、サージ発生期間ｔ4に、制御電流Ｉgがコンデンサ５を流れてしまう。したがって図１７に示すごとく、サージ発生期間ｔ4に大きな制御電流Ｉgが流れ、スイッチング素子２が急にオンして、高いサージ電圧Ｖsが発生しやすくなる。
これに対して、本形態のように、上記式（２）を満たすように静電容量Ｃを定めれば、ターンオン時における損失ＰとサージＶsを低減することができる。
【００３５】
以上のごとく、本形態によれば、スイッチング素子の損失とサージをより低減できる電力変換装置を提供することができる。
【００３６】
なお、本形態では、スイッチング素子２としてＭＯＳＦＥＴを用いたが、本発明はこれに限るものではなく、ＩＧＢＴ等の他の種類のスイッチング素子２を用いても良い。
【００３７】
（実施形態２）
本形態は、制御部３の構成を変更した例である。図９に示すごとく、本形態では、第１抵抗４aと第２抵抗４bとの、２個の抵抗４を設けてある。これら２個の抵抗４a，４bは互いに並列に接続されている。また、これらの抵抗４に並列に、コンデンサ５を接続してある。第２抵抗４bには、ダイオード６が直列接続されている。
【００３８】
スイッチング素子２をターンオンするときは、制御電流Ｉgは、まずコンデンサ５を流れ、その後、第１抵抗４aを流れる。また、ターンオフするときは、制御電流Ｉgは、まずコンデンサ５を流れ、その後、２つの抵抗４a，４bを流れる。
【００３９】
本形態の作用効果について説明する。上記構成にすると、ターンオンとターンオフとで、抵抗値を変えることができる。
その他、実施形態１と同様の構成及び作用効果を備える。
【００４０】
なお、本形態では図９に示すごとく、カソード端子Ｋが駆動回路３０側を向くようにダイオード６を設けたが、本発明はこれに限るものではない。すなわち、図１０に示すごとく、カソード端子Ｋが第２抵抗４b側を向くように、ダイオード６を設けることもできる。
【００４１】
（実施形態３）
本形態は、制御部３の構成を変更した例である。図１１に示すごとく、本形態の制御部３は、抵抗４と、コンデンサ５と、ダイオード６とをそれぞれ２個備える。第１抵抗４aと第１コンデンサ５aとは互いに並列に接続されている。第１抵抗４aに第１ダイオード６aが直列接続されている。また、第２抵抗４bと第２コンデンサ５bとは互いに並列に接続されており、第２抵抗４bに第２ダイオード６bが直列接続されている。
【００４２】
スイッチング素子２をターンオンするときは、制御電流Ｉgは、まず第１コンデンサ５aを流れ、その後、第１抵抗４aを流れる。また、ターンオフするときは、制御電流Ｉgは、まず第２コンデンサ５bを流れ、その後、第２抵抗４bを流れる。
【００４３】
上記構成にすると、ターンオンとターンオフとで、抵抗４及びコンデンサ５の値を変えることができる。
その他、実施形態１と同様の構成及び作用効果を備える。
【００４４】
（実施形態４）
本形態は、制御部３の構成を変更した例である。図１２に示すごとく、本形態では、抵抗４とコンデンサ５とをそれぞれ２個、設けてある。第１抵抗４aと第１コンデンサ５bとは、互いに並列に接続されている。また、第２抵抗４bと第２コンデンサ５bとは、互いに並列に接続されている。第２抵抗４bに、ダイオード６を直接接続してある。
【００４５】
スイッチング素子２をターンオンする場合は、制御電流Ｉgは、まず第１コンデンサ５aを流れ、その後、第１抵抗４aを流れる。また、ターンオフする場合は、制御電流Ｉgは、まず２個のコンデンサ５a，５bを流れ、その後、２個の抵抗４a，４bを流れる。
【００４６】
上記構成にすると、ターンオンとターンオフとで、抵抗４とコンデンサ５の値を変えることができる。
その他、実施形態１と同様の構成及び作用効果を備える。
【００４７】
なお、本形態では、図１２に示すごとく、カソード端子Ｋが駆動回路３０側を向くようにダイオード６を設けたが、本発明はこれに限るものではない。すなわち、図１３に示すごとく、カソード端子Ｋが第２抵抗４b側を向くように、ダイオード６を設けることもできる。
【符号の説明】
【００４８】
１  電力変換装置
２  スイッチング素子
２０  制御電極
３  制御部
３０  駆動回路
４  抵抗
５  コンデンサ
Ｖg  制御電圧
Ｉg  制御電流
Ｃ  （コンデンサの）静電容量
【図１】
2019004636.tif 000003
【図２】
2019004636.tif 000004
【図３】
2019004636.tif 000005
【図４】
2019004636.tif 000006
【図５】
2019004636.tif 000007
【図６】
2019004636.tif 000008
【図７】
2019004636.tif 000009
【図８】
2019004636.tif 000010
【図９】
2019004636.tif 000011
【図１０】
2019004636.tif 000012
【図１１】
2019004636.tif 000013
【図１２】
2019004636.tif 000014
【図１３】
2019004636.tif 000015
【図１４】
2019004636.tif 000016
【図１５】
2019004636.tif 000017
【図１６】
2019004636.tif 000018
【図１７】
2019004636.tif 000019