(57)【要約】【課題】本発明は、半導体製品用絶縁層構造を提供する。【解決手段】デバイス基板１と支持基板２はいずれもシリコンチップであり、薄膜層３はデバイス基板１及び／又は支持基板２上に設けられ、薄膜層３は、二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種であり、デバイス基板１及び／又は支持基板２の両者のうちの一方は、当該両者のうちの少なくとも一方の上に設けられる薄膜層３により、他方とボンディングされ、共同して多層ＳＯＩ構造を全体としてなす。本発明は更に半導体製品用絶縁層構造の作製方法に関する。本発明の特殊絶縁層構造は、多様性を持ち、ＳＯＩデバイスの重大な自己発熱、高温アニールによる重大なＳＯＩ反り変化、悪い無線周波数特性等の従来の問題を解決し、有望で極めて大きな経済的価値及び社会的価値を有する。【選択図】図１
2019129315.tif 000002
【特許請求の範囲】
【請求項１】
デバイス基板（１）と、支持基板（２）と、薄膜層（３）とを備え、
デバイス基板（１）と支持基板（２）は、いずれもシリコンチップであり、薄膜層（３）は、デバイス基板（１）及び／又は支持基板（２）上に設けられ、薄膜層（３）は、二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種であり、
デバイス基板（１）及び／又は支持基板（２）の両者のうちの一方は、当該両者のうちの少なくとも一方の上に設けられる薄膜層（３）により、他方とボンディングされ、共同して多層ＳＯＩ構造を全体としてなすことを特徴とする半導体製品用絶縁層構造。
【請求項２】
デバイス基板（１）と支持基板（２）の両者のうちの少なくとも一方の上における薄膜層（３）上には、少なくとも一層の中間層（４）がさらに設けられ、中間層（４）は、二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの１種又は複数種の組み合わせであり、
デバイス基板（１）及び／又は支持基板（２）の両者のうちの少なくとも一方の薄膜層（３）上には、中間層（４）が設けられ、デバイス基板（１）と支持基板（２）の両者は、両者のうちの少なくとも一方の上に設けられる薄膜層（３）及び中間層（４）により、ボンディングされ、共同して多層ＳＯＩ構造を全体としてなすことを特徴とする請求項１に記載の半導体製品用絶縁層構造。
【請求項３】
前記半導体製品用絶縁層構造は、
デバイス基板（１）及び／又は支持基板（２）として使用されるシリコンチップの電気抵抗率が０．１-１００００ｏｈｍ．ｃｍであること、
薄膜層（３）又は中間層（４）が二酸化ケイ素層であるとき、その厚さが０-５μｍであり、薄膜層（３）又は中間層（４）としての、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の単層の厚さが０．０１-１０μｍであること、
シリコンチップの直径が１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであること、
デバイス基板（１）と支持基板（２）との上に設けられる薄膜層（３）及び／又は中間層（４）をボンディングして共同して多層ＳＯＩ構造を全体としてなすこと、のうちの１つ又は複数を満たすことを特徴とする請求項１又は２に記載の半導体製品用絶縁層構造。
【請求項４】
まず、半導体製品用絶縁層構造のデバイス基板（１）及び支持基板（２）を準備すること、当該デバイス基板（１）及び支持基板（２）の両者のうちの少なくとも一方の表面上に薄膜層（３）を作製し、デバイス基板（１）、支持基板（２）の両者がいずれもシリコンチップであること、薄膜層（３）をデバイス基板（１）及び／又は支持基板（２）上に設けること、薄膜層（３）が二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種であること、
次に、デバイス基板（１）及び支持基板（２）の両者を少なくとも当該両者のうちの一方の上に設けられる薄膜層（３）によってボンディングして共同して多層ＳＯＩ構造を全体としてなすことを満たすことを特徴とする半導体製品用絶縁層構造の作製方法。
【請求項５】
ボンディング前に、デバイス基板（１）、支持基板（２）の両者のうちの少なくとも一方の薄膜層（３）上に予め少なくとも一層の中間層（４）を設け、中間層（４）が二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの１種又は複数種の組み合わせであり、
ボンディングする際には、
ボンディング前にデバイス基板（１）及び支持基板（２）の両者のうちの少なくとも一方の基板上に、順次、薄膜層（３）、中間層（４）を設けること、
ボンディングされる両者のうちの他方が、薄膜層（３）と中間層（４）とが設けられていない基板自身、基板上に薄膜層（３）のみが設けられるもの、基板上に薄膜層（３）が設けられてからさらに薄膜層（３）上に中間層（４）が設けられるもののうちの何れか一種であること、が満たされることを特徴とする請求項４に記載の半導体製品用絶縁層構造の作製方法。
【請求項６】
ボンディング前に選択されたデバイス基板（１）、支持基板（２）の両者は、いずれもシリコンチップであり、シリコンチップの電気抵抗率が０．１-１００００ｏｈｍ．ｃｍであり、
薄膜層（３）は、二酸化ケイ素層であるとき、その厚さが０-５μｍであり、
デバイス基板（１）及び／又は支持基板（２）上の薄膜層（３）に少なくとも一層の中間層（４）がさらに設けられたとき、中間層（４）の単層厚さが０．０１-１０μｍであり、且つその単層構造の材質が酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層のうちの何れか一種であることを特徴とする請求項４又は５に記載の半導体製品用絶縁層構造の作製方法。
【請求項７】
シリコンチップの直径は、１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであり、
デバイス基板（１）と支持基板（２）に設けられる薄膜層（３）及び／又は中間層（４）をボンディングして、共同して多層ＳＯＩ構造を全体としてなすことを特徴とする請求項６に記載の半導体製品用絶縁層構造の作製方法。
【請求項８】
前記半導体製品用絶縁層構造の作製方法の手順は、
まず、任意の結晶相、任意の導電タイプであって、直径が１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであり、電気抵抗率が０．１-１００００ｏｈｍ．ｃｍであるシリコンチップをデバイス基板（１）及び支持基板（２）として選択すること、
次に、ＨＦ、Ｈ２ＳＯ４及びＨ２Ｏ２の混合溶液並びにイオン交換水をこの順に使用してデバイス基板（１）及び支持基板（２）を前後して超音波洗浄し、表面の自然酸化層及び汚染物を除去し、高品質のシリコンチップ表面を得ること、洗浄が完了してダンプドライした後、薄膜層（３）の成長を予定しているデバイス基板（１）及び／又は支持基板（２）をＰＥＣＶＤ又はＬＰＣＶＤ機器の反応腔室に置くこと、
その後、デバイス基板（１）及び／又は支持基板（２）に対してプラズマインサイチュ洗浄を行い、水素ガス流量が２０ｓｃｃｍ-２００ｓｃｃｍであり、洗浄時間が５-２０ｍｉｎであること、
その後、デバイス基板（１）及び支持基板（２）の両者のうちの少なくとも一方の基板上に薄膜層（３）を堆積し、薄膜層（３）の材料の違いにより、堆積時に用いられる気体が酸素ガス、水素ガス、窒素ガス、シラン、笑気ガス、水素ガス、アルゴンガスであり、流量がそれぞれ０-２０ｓｌｍ、０-１０ｓｌｍ及び０-１ｓｌｍ、０ｓｃｃｍ-２５ｓｃｃｍ、０ｓｃｃｍ-２０ｓｃｃｍ、０ｓｃｃｍ-５０ｓｃｃｍ及び０ｓｃｃｍ-６０ｓｃｃｍであり、堆積気圧が０-１０Ｐａであり、薄膜層（３）としての二酸化ケイ素薄膜の堆積厚さが０-５μｍであり、薄膜層（３）としての酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の堆積厚さが０-１０μｍであること、
その後、デバイス基板（１）及び／又は支持基板（２）に対してプラズマインサイチュ洗浄を行い、水素ガス流量が２０ｓｃｃｍ-２００ｓｃｃｍであり、洗浄時間が５-２０ｍｉｎであること、
その後、デバイス基板（１）及び／又は支持基板（２）上の薄膜層（３）の表面に中間層（４）の堆積を行い、中間層（４）の材料の違いにより、用いられる気体がシラン、笑気ガス、水素ガス、アルゴンガス、アンモニアガスであり、流量がそれぞれ５ｓｃｃｍ-２５ｓｃｃｍ、２ｓｃｃｍ-２０ｓｃｃｍ、１０ｓｃｃｍ-５０ｓｃｃｍ、３０ｓｃｃｍ-６０ｓｃｃｍ、５ｓｃｃｍ-２０ｓｃｃｍであり、堆積気圧が５-１０Ｐａであり、堆積厚さが０．０１-１０μｍであること、
その後、中間層（４）としての薄膜を堆積した後に水素プラズマエッチングを行い、用いられる水素ガス流量が３０-１２０ｓｃｃｍであり、エッチング時間が０．５-１０ｍｉｎであること、
その後、上記ステップで得られた単一の中間層（４）の表面に再度中間層（４）の堆積を行い、堆積された総厚さが要求に合致するまで、上記ステップをｎ回繰り返す（ｎ≧０）こと、
上記ステップで処理されたデバイス基板（１）及び／又は支持基板（２）を方式I又は方式ＩＩの処理を経て、特殊絶縁埋込層のＳＯＩ材料を取得する。前記方式Iは、デバイス基板（１）及び支持基板（２）に対して低温真空ボンディングを行い、得られたボンディングチップを研削・研磨処理し、最上層シリコンの厚さが１．５-２５０μｍであるＳＯＩ材料を取得する方式であり、前記方式ＩＩは、デバイス基板（１）に対して水素イオン注入を行い、注入深さが１００-１５００ｎｍであること、その後、デバイス基板（１）及び支持基板（２）に対して低温真空ボンディングを行ってボンディングチップを形成すること、その後、ボンディングチップに対して低温アニール処理を行い、アニール温度が１５０℃-３００℃であること、ボンディングチップに対してマイクロ波ブレーク又はレーザ光ブレーク処理を行ってＳＯＩ構造材料を形成すること、最後に、形成されたＳＯＩ構造に対してＣＭＰ処理を行って、最上層厚さが０．０２-１．５μｍであるＳＯＩ材料を形成すること、を含む方式であること、
マイクロ波ブレーク処理において、マイクロ波のパワーが１ＫＷ-４ＫＷであり、マイクロ波時間が２-５ｍｉｎであり、マイクロ波温度が７０-４００℃であること、レーザ光ブレーク処理において、赤外レーザが採用され、レーザ光スポットの大きさが０．５ｍｍ-２ｍｍであり、レーザ光パワーが１００ｍｗ-１００ｗであり、加熱時間が１０-３０ｓであり、レーザ光走査経路がシリコンチップに沿う径方向であり、シリコンチップ走査回数が８-２８回であること、レーザ光ビームを介して４５°-１３５°の入射角度でシリコンチップを走査すること、レーザ光加熱でシリコンチップ表面温度を速やかに上昇させることにより、シリコンチップ内の水素イオンを集めてブレークの目的を果たすこと、を含むことを特徴とする請求項７に記載の半導体製品用絶縁層構造の作製方法。
【請求項９】
前記半導体製品用絶縁層構造の作製方法は、
中間層（４）の堆積過程において、水素プラズマエッチング工程を追加し、水素プラズマのエッチング作用を利用して、シリコンのダングリングボンドを補足するとともに、弱いＳｉ-Ｎ結合を破壊し、安定なＳｉ-Ｎ結合を改めて形成し、同時に薄膜表面活性を増加可能にし、核形成エネルギーを低減し、中間層（４）としての高品質の窒化ケイ素薄膜を作製するようにすること、
中間層（４）のうち酸窒化ケイ素薄膜と窒化ケイ素薄膜との厚さを調整することで、高温アニール後に熱膨張係数の相違によるＳＯＩ反り変化を減少させること、のうちの１つ又は複数の組み合わせを満たすことを特徴とする請求項８に記載の半導体製品用絶縁層構造の作製方法。
【請求項１０】
レーザ光ブレーク処理過程において、レーザ光がシリコンチップ表面に作用して、当該表面に熱を得させて、注入されたＨ+を気体分子として集め、その後、クラックに充填して水素微細気泡を形成し、水素ガス分子を継続的に集めることにより、最後に水素ガス層を剥離させて、ブレークの目的を達成し、ＳＯＩ構造を形成することを特徴とする請求項８に記載の半導体製品用絶縁層構造の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料作製技術分野に関し、特にボンディングプロセスを利用して形成される半導体製品用絶縁層構造及びその作製方法を提供する。
【背景技術】
【０００２】
従来技術では、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ、絶縁層上のシリコン）構造の独特なメリットにより、その構造に基づくデバイスは本質的に接合容量及びリーク電流を減少し、スイッチング速度を増加し、消費電力を低減し、高速且つ低消費電力の運転を実現し、その性能は明らかにバルクシリコンデバイス及び回路よりも優れている。現在、ＳＯＩデバイスの応用は、徐々に軍事、宇宙飛行及び工業からデータ処理、通信及び民生用電子等の分野に拡張している。次世代のシリコンベース集積回路技術として、ＳＯＩ技術は、マイクロエレクトロニクスの殆どの分野に広く適用されると同時に、光電子、ＭＥＭＳ等の他の分野にも応用される。それは、上記メリット及び広い適用により、研究の焦点となっている。ＳＯＩ技術は、「２１世紀のシリコン集積回路技術」と高く評価されている。
【０００３】
ＳＯＩ材料は、高速且つ低消費電力の民生用ＩＣ製品に問題なく適用可能であるが、制限も存在する。
【０００４】
（１）高温・高パワーのデバイスでの応用（自動車、家電製品及び電力施設等）には、制限が存在する。主な問題の１つは、自己発熱効果、即ち、絶縁層ＳｉＯ２の熱伝導性の悪さ（その熱伝導率はシリコンの僅か１%弱である）によるデバイス過熱失効問題である。
（２）従来のＳＯＩは、寄生容量及びリーク電流の原因により、高周波数での回路性能パフォーマンスが良くなく、基板の電気抵抗率を高くしても、良好な無線周波数性能にはなかなか達することができない。
【０００５】
したがって、人々は、技術的効果が良好な半導体製品用絶縁層構造及びその作製方法を求めている。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、技術的効果が良好な半導体製品用絶縁層構造及びその作製方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、半導体製品用絶縁層構造を提供する。当該半導体製品用絶縁層構造は、デバイス基板１と、支持基板２と、薄膜層３とを備え、デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１及び／又は支持基板２上に設けられ、薄膜層３は、二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種であり、デバイス基板１及び／又は支持基板２の両者のうちの一方は、当該両者のうちの少なくとも一方の上に設けられる薄膜層３により、他方とボンディングされ、共同して多層ＳＯＩ構造（即ち、絶縁基板上のシリコン構造）を全体としてなす。
【０００８】
前記半導体製品用絶縁層構造は、好ましくは、保護請求する内容が下記のとおりである。
【０００９】
デバイス基板１と支持基板２の両者のうちの少なくとも一方の薄膜層３上には、少なくとも一層の中間層４がさらに設けられ、中間層４は、二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの１種又は複数種の組み合わせであり、
【００１０】
デバイス基板１及び／又は支持基板２の両者のうちの少なくとも一方の薄膜層３上には、中間層４が設けられ、デバイス基板１と支持基板２の両者は、両者のうちの少なくとも一方の上に設けられる薄膜層３及び中間層４により、ボンディングされ、共同して多層ＳＯＩ構造を全体としてなす。
【００１１】
前記半導体製品用絶縁層構造は、
デバイス基板１及び／又は支持基板２として使用されるシリコンチップの電気抵抗率が０．１-１００００ｏｈｍ．ｃｍであること、
薄膜層３又は中間層４が二酸化ケイ素層であるとき、その厚さが０-５μｍであり、薄膜層３又は中間層４としての酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の単層の厚さが０．０１-１０μｍであること、
シリコンチップの直径が１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであること、
デバイス基板１と支持基板２との上に設けられる薄膜層３及び／又は中間層４をボンディングして共同して多層ＳＯＩ構造を全体としてなすこと、のうちの１つ又は複数を満たす。
【００１２】
本発明は、半導体製品用絶縁層構造の作製方法をさらに提供する。当該作製方法は、まず、半導体製品用絶縁層構造のデバイス基板１及び支持基板２を準備すること、少なくとも一方の表面上に薄膜層３を作製し、デバイス基板１、支持基板２の両者がいずれもシリコンチップであること、薄膜層３をデバイス基板１及び／又は支持基板２上に設けること、薄膜層３が二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種であること、
次に、デバイス基板１及び支持基板２の両者を、当該両者のうちの少なくとも一方の上に設けられる薄膜層３によってボンディングして共同して多層ＳＯＩ構造を全体としてなすことを満たす。
【００１３】
前記半導体製品用絶縁層構造の作製方法は、ボンディング前に、デバイス基板１、支持基板２の両者のうちの少なくとも一方の薄膜層３上に予め少なくとも一層の中間層４を設け、中間層４が二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの１種又は複数種の組み合わせであり、
ボンディングする際には、ボンディング前にデバイス基板１及び支持基板２の両者のうちの少なくとも一方の基板上に、順次、薄膜層３、中間層４を設けること、ボンディングされる両者のうちの他方が、薄膜層３と中間層４とが設けられていない基板自身、基板上に薄膜層３のみが設けられるもの、基板上に薄膜層３が設けられてからさらに薄膜層３上に中間層４が設けられるもののうちの何れか一種であることが満たされる。
【００１４】
前記半導体製品用絶縁層構造の作製方法は、ボンディング前に選択されたデバイス基板１、支持基板２の両者が、いずれもシリコンチップであり、シリコンチップの電気抵抗率は０．１-１００００ｏｈｍ．ｃｍであり、
薄膜層３は、二酸化ケイ素層であるとき、その厚さが０-５μｍであり、
デバイス基板１及び／又は支持基板２上の薄膜層３に少なくとも一層の中間層４がさらに設けられたとき、中間層４の単層厚さは０．０１-１０μｍであり、且つその単層構造の材質は酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層のうちの何れか一種である。
【００１５】
シリコンチップの直径は、１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであり、
デバイス基板１と支持基板２に設けられる薄膜層３及び／又は中間層４をボンディングして、共同して多層ＳＯＩ構造を全体としてなす。
【００１６】
前記半導体製品用絶縁層構造の作製方法の好ましい手順は、以下のとおりである。。
【００１７】
まず、任意の結晶相、任意の導電タイプであって、直径が１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであり、電気抵抗率が０．１-１００００ｏｈｍ．ｃｍであるシリコンチップをデバイス基板１及び支持基板２として選択する。
【００１８】
次に、ＨＦ、Ｈ２ＳＯ４及びＨ２Ｏ２の混合溶液並びにイオン交換水をこの順に使用してデバイス基板１及び支持基板２を前後して超音波洗浄し、表面の自然酸化層及び汚染物を除去し、高品質のシリコンチップ表面を得、洗浄が完了してダンプドライした後、薄膜層３の成長を予定しているデバイス基板１及び／又は支持基板２をＰＥＣＶＤ又はＬＰＣＶＤ機器の反応腔室に置く。
【００１９】
その後、デバイス基板１及び／又は支持基板２に対してプラズマインサイチュ洗浄を行い、水素ガス流量は２０ｓｃｃｍ-２００ｓｃｃｍであり、洗浄時間は５-２０ｍｉｎである。
【００２０】
その後、デバイス基板１及び支持基板２の両者のうちの少なくとも一方の基板上に薄膜層３を堆積し、薄膜層３の材料の違いにより、堆積時に用いられる気体は酸素ガス、水素ガス、窒素ガス、シラン、笑気ガス、水素ガス、アルゴンガスであり、流量はそれぞれ０-２０ｓｌｍ、０-１０ｓｌｍ及び０-１ｓｌｍ、０ｓｃｃｍ-２５ｓｃｃｍ、０ｓｃｃｍ-２０ｓｃｃｍ、０ｓｃｃｍ-５０ｓｃｃｍ及び０ｓｃｃｍ-６０ｓｃｃｍであり、堆積気圧は０-１０Ｐａであり、薄膜層３としての二酸化ケイ素薄膜の堆積厚さは０-５μｍであり、薄膜層３としての酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の堆積厚さは０-１０μｍである。
【００２１】
その後、デバイス基板１及び／又は支持基板２に対してプラズマインサイチュ洗浄を行い、水素ガス流量は２０ｓｃｃｍ-２００ｓｃｃｍであり、洗浄時間は５-２０ｍｉｎである。
【００２２】
その後、デバイス基板１及び／又は支持基板２上の薄膜層３の表面に中間層４の堆積を行い、中間層４の材料の違いにより、用いられる気体はシラン、笑気ガス、水素ガス、アルゴンガス、アンモニアガスであり、流量はそれぞれ５ｓｃｃｍ-２５ｓｃｃｍ、２ｓｃｃｍ-２０ｓｃｃｍ、１０ｓｃｃｍ-５０ｓｃｃｍ、３０ｓｃｃｍ-６０ｓｃｃｍ、５ｓｃｃｍ-２０ｓｃｃｍであり、堆積気圧は５-１０Ｐａであり、堆積厚さは０．０１-１０μｍである。
【００２３】
その後、中間層４としての薄膜を堆積した後に水素プラズマエッチングを行い、用いられる水素ガス流量は３０-１２０ｓｃｃｍであり、エッチング時間は０．５-１０ｍｉｎである。
【００２４】
その後、上記ステップで得られた単一の中間層４の表面に再度中間層４の堆積を行い、堆積された総厚さが要求に合致するまで、上記ステップをｎ回繰り返す（ｎ≧０、ｎは整数）。
【００２５】
上記ステップで処理されたデバイス基板１及び／又は支持基板２を方式I又は方式ＩＩの処理を経て、特殊絶縁埋込層のＳＯＩ材料を取得する。前記方式Iは、デバイス基板１及び支持基板２に対して低温真空ボンディングを行い、得られたボンディングチップを研削・研磨処理し、最上層シリコンの厚さが１．５-２５０μｍであるＳＯＩ材料を取得する方式であり、前記方式ＩＩは、デバイス基板１に対して水素イオン注入を行い、注入深さが１００-１５００ｎｍであること、その後、デバイス基板１及び支持基板２に対して低温真空ボンディングを行ってボンディングチップを形成すること、その後、ボンディングチップに対して低温アニール処理を行い、アニール温度が１５０℃-３００℃であること、ボンディングチップに対してマイクロ波ブレーク又はレーザ光ブレーク処理を行ってＳＯＩ構造材料を形成すること、最後に、形成されたＳＯＩ構造に対してＣＭＰ処理を行って、最上層厚さが０．０２-１．５μｍであるＳＯＩ材料を形成すること、を含む方式である。
【００２６】
マイクロ波ブレーク処理において、マイクロ波のパワーが１ＫＷ-４ＫＷであり、マイクロ波時間が２-５ｍｉｎであり、マイクロ波温度が７０-４００℃であること、レーザ光ブレーク処理において、赤外レーザが採用され、レーザ光スポットの大きさが０．５ｍｍ-２ｍｍであり、レーザ光パワーが１００ｍｗ-１００ｗであり、加熱時間が１０-３０ｓであり、レーザ光走査経路がシリコンチップに沿う径方向であり、シリコンチップ走査回数が８-２８回であること、レーザ光ビームを介して４５°-１３５°の入射角度でシリコンチップを走査すること、レーザ光加熱によりシリコンチップ表面温度を速やかに上昇させることにより、シリコンチップ内の水素イオンを集めてブレークの目的を果たすことを含む。
【００２７】
前記半導体製品用絶縁層構造の作製方法は、中間層４の堆積過程において、水素プラズマエッチング工程を追加し、水素プラズマのエッチング作用を利用して、シリコンのダングリングボンドを補足するとともに、弱いＳｉ-Ｎ結合を破壊し、安定なＳｉ-Ｎ結合を改めて形成し、同時に薄膜表面活性を増加可能であり、核形成エネルギーを低減し、中間層４としての高品質の窒化ケイ素薄膜を作製するようにすること、
中間層４のうち酸窒化ケイ素薄膜と窒化ケイ素薄膜との厚さを調整することで、高温アニール後に熱膨張係数の相違によるＳＯＩ反り変化を減少させることのうちの１つ又は複数を満たす。
【００２８】
レーザ光ブレーク処理過程において、レーザ光がシリコンチップ表面に作用して、当該表面に熱を得させて、注入されたＨ+を気体分子として集め、その後、クラックに充填して水素微細気泡を形成し、水素ガス分子を継続的に集めることにより、最後に水素ガス層を剥離させて、ブレークの目的を達成し、ＳＯＩ構造を形成する。マイクロ波ブレーク技術よりも、レーザ光加熱方式を用いてブレークすることは、水素イオン注入層による格子欠陥、金属介在を解消可能であり、表面吸着物質を除去し、表面粗さを改善する等のメリットを有する。
【００２９】
上記をまとめて下記のように補足説明する。
従来技術で言及されたＳＯＩ材料に制限がある問題は、絶縁層の構造を変更することで解決可能である。
【００３０】
（１）絶縁層中のＳｉＯ２の替わりに、窒化ケイ素、酸窒化ケイ素薄膜を用いると、高い熱伝導率、良好な絶縁性、高い誘電率、高い放熱係数、緻密な構造、安定な化学的性質、簡単な作製プロセス及び高いプロセス互換性、低いコスト等の特徴により、ＳｉＯ２の替わりに、絶縁埋込層として工業材料になることが見込まれる。
【００３１】
（２）絶縁層中のＳｉＯ２の替わりに、多結晶シリコン、アモルファスシリコン薄膜を用いると、酸化ケイ素と有効に結合してシリコン基板の表面寄生コンダクタンスを効果的に抑圧しつつ、静電容量変化の制限及び発生した高調波のパワーの低減にも寄与し、無線周波数特性を向上させる。
【００３２】
（３）従来のＬＰＣＶＤ／ＰＥＣＶＤ方法で堆積された窒化ケイ素薄膜は、多くの位置ずれ、表面準位及びダングリングボンド等の欠陥を有するため、窒化ケイ素薄膜の品質を大きく劣化させている。一方、本発明は、中間層４を堆積する過程に、水素プラズマエッチング工程を追加し、水素プラズマのエッチング作用を利用して、シリコンのダングリングボンドを補足すると同時に、弱いＳｉ-Ｎ結合を破壊し、安定なＳｉ-Ｎ結合を改めて形成し、また、薄膜表面活性を増加可能にし、核形成エネルギーを低減し、中間層４としての高品質の窒化ケイ素薄膜を作製するようにする。同時に、中間層４中の酸窒化ケイ素薄膜と窒化ケイ素薄膜との厚さを調整することで高温アニール後に熱膨張係数の相違によるＳＯＩ反り変化を軽減可能である。
【００３３】
（４）本発明で言及されるレーザ光ブレーク法は、高品質のＳＯＩ作製に有利であり、レーザ光がシリコンチップ表面に作用し、その表面に熱を得させて、注入されたＨ+を気体分子として集め、その後、クラックに充填して水素微細気泡を形成し、水素ガス分子を継続的に集めることにより、最後に水素ガス層を剥離させて、ブレークの目的を達成し、ＳＯＩ構造を形成する。マイクロ波ブレーク技術よりも、レーザ光加熱方式を用いてブレークすることは、水素イオン注入層による格子欠陥、金属介在を解消可能であり、表面吸着物質を除去し、表面粗さを改善する等のメリットを有する。
【００３４】
本発明は、ボンディングプロセスを用いて特殊な絶縁層構造を形成した。当該構造は、多様性を有し、ＭＥＭＳ、無線周波数及び光デバイスの設計要求を満たす。
【００３５】
本発明の構造は、多様性を有する。詳細は、実施例を参照されたい。このような多層構造の多様性の変化は、各種デバイスの設計要求を満たすことができ、大きな技術的優位を有する。
【発明の効果】
【００３６】
本発明は、以下のメリットを有する。
【００３７】
１、本発明の方法は、ボンディングプロセスで形成された特殊絶縁層構造を利用する。当該構造は、ボンディングプロセスにより、ＬＰＣＶＤ／ＰＥＣＶＤ等の方法を用いてシリコンチップで形成された酸窒化ケイ素層、窒化ケイ素層、二酸化ケイ素層、多結晶シリコン層及びアモルファスシリコン層を、シリコンチップ、二酸化ケイ素チップ、又は酸窒化ケイ素、窒化ケイ素、多結晶シリコンチップ、アモルファスシリコンチップと結合して、多層ＳＯＩ構造を形成する。
【００３８】
２、本発明の方法によって形成される構造は、多様性を有し、異なるデバイス設計要求を満たす。
【００３９】
３、本発明の上記技術案における創造的な点の１つは、二酸化ケイ素の代わりに、窒化ケイ素、酸窒化ケイ素材料を絶縁層として用いて、二酸化ケイ素薄膜を絶縁埋込層とするＳＯＩデバイスにおける重大な自己発熱問題を解決する。
【００４０】
４、本発明の方法は、創造的に、二酸化ケイ素の代わりに、多結晶シリコン、アモルファスシリコンを絶縁層材料として採用し、二酸化ケイ素薄膜を絶縁埋込層とするＳＯＩにおける悪い無線周波数特性の問題を解決する。
【００４１】
５、本発明の方法で採用される絶縁層材料の作製プロセスは簡単であり、プロセス互換性が高く、コストが低い。
【００４２】
６、本発明の方法で採用される絶縁層材料は、高い選択比を有し、熱腐食及び酸腐食阻止層としてもよい。
【００４３】
７、本発明の方法は、熱伝導性能が良好なＳＯＩ材料を作製し、ＳｉＯ２薄膜を絶縁埋込層とするＳＯＩデバイスの重大な自己発熱及び、高温アニールによる重大なＳＯＩ反り変化の問題を解決する。それとともに、レーザ光ブレーク技術の導入により、デバイス層の密度欠陥を低減し、生産効率及び製品品質を向上させる。
【００４４】
このように、本発明は、有望で極めて大きな経済的価値及び社会的価値を有する。
【図面の簡単な説明】
【００４５】
【図１】実施例１の上記半導体製品用絶縁層構造の模式図である。
【図２】実施例２の上記半導体製品用絶縁層構造の模式図である。
【図３】実施例３の上記半導体製品用絶縁層構造の模式図である。
【図４】実施例４の上記半導体製品用絶縁層構造の模式図である。
【図５】実施例５の上記半導体製品用絶縁層構造の模式図である。
【発明を実施するための形態】
【００４６】
実施例１
半導体製品用絶縁層構造の構成は、下記のとおりである。当該半導体製品用絶縁層構造は、デバイス基板１、支持基板２及び薄膜層３を備える。デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１及び／又は支持基板２上に設けられ、薄膜層３は、二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種である。
【００４７】
デバイス基板１及び／又は支持基板２の両者のうちの一方は、当該両者のうちの少なくとも一方の上に設けられる薄膜層３により、他方とボンディングされ、共同して多層ＳＯＩ構造（即ち、絶縁基板上のシリコン構造）を全体としてなす。
【００４８】
前記半導体製品用絶縁層構造は、下記要求の組み合わせを満たす。
【００４９】
その一、デバイス基板１及び／又は支持基板２として使用されるシリコンチップの電気抵抗率が０．１-１００００ｏｈｍ．ｃｍである。
【００５０】
その二、薄膜層３又は中間層４が二酸化ケイ素層であるとき、その厚さが０-５μｍであり、薄膜層３又は中間層４としての、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の単層の厚さは０．０１-１０μｍである。
【００５１】
その三、シリコンチップの直径は１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つである。
その四、デバイス基板１と支持基板２との上に設けられる薄膜層３及び／又は中間層４をボンディングして共同して多層ＳＯＩ構造を全体としてなす。
【００５２】
本実施例は、更に、半導体製品用絶縁層構造の作製方法に関する。その作製方法の要求は、順次下記のとおりである。
【００５３】
まず、半導体製品用絶縁層構造のデバイス基板１及び支持基板２を準備する。当該デバイス基板１及び支持基板２の両者のうちの少なくとも一方の表面上に薄膜層３を作製する。ただし、デバイス基板１、支持基板２の両者はいずれもシリコンチップである。薄膜層３をデバイス基板１及び／又は支持基板２上に設ける。薄膜層３は二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの何れか一種である。
【００５４】
次に、デバイス基板１及び支持基板２の両者を、当該両者のうちの少なくとも一方の上に設けられる薄膜層３によってボンディングして共同して多層ＳＯＩ構造を全体としてなす。
【００５５】
ボンディング前に、デバイス基板１、支持基板２の両者のうちの少なくとも一方の薄膜層３上に予め少なくとも一層の中間層４を設け、中間層４は二酸化ケイ素層、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの１種又は複数種の組み合わせである。
【００５６】
ボンディングする際には、ボンディング前にデバイス基板１及び支持基板２の両者のうちの少なくとも一方の基板上に、順次、薄膜層３、中間層４を設けること、ボンディングされる両者のうちの他方が、薄膜層３と中間層４とが設けられていない基板自身、基板上に薄膜層３のみが設けられるもの、基板上に薄膜層３が設けられてからさらに薄膜層３上に中間層４が設けられるもののうちの何れか一種であること、が満たされる。
【００５７】
ボンディング前に選択されたデバイス基板１、支持基板２の両者は、いずれもシリコンチップであり、シリコンチップの電気抵抗率が０．１-１００００ｏｈｍ．ｃｍである。
【００５８】
薄膜層３は、二酸化ケイ素層であるとき、その厚さが０-５μｍである。
【００５９】
デバイス基板１及び／又は支持基板２上の薄膜層３に少なくとも一層の中間層４がさらに設けられたとき、中間層４の単層厚さは０．０１-１０μｍであり、且つその単層構造の材質は酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層のうちの何れか一種である。
【００６０】
シリコンチップの直径は、１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つである。
デバイス基板１と支持基板２に設けられる薄膜層３及び／又は中間層４をボンディングして、共同して多層ＳＯＩ構造を全体としてなす。
【００６１】
前記半導体製品用絶縁層構造の作製方法の具体的なステップは、順次下記のとおりである。
【００６２】
まず、任意の結晶相、任意の導電タイプであって、直径が１５０ｍｍ、２００ｍｍ、３００ｍｍのうちの１つであり、電気抵抗率が０．１-１００００ｏｈｍ．ｃｍであるシリコンチップをデバイス基板１及び支持基板２として選択する。
【００６３】
次に、ＨＦ、Ｈ２ＳＯ４及びＨ２Ｏ２の混合溶液並びにイオン交換水をこの順に使用してデバイス基板１及び支持基板２を前後して超音波洗浄し、表面の自然酸化層及び汚染物を除去し、高品質のシリコンチップ表面を得る。洗浄が完了してダンプドライした後、薄膜層３の成長を予定しているデバイス基板１及び／又は支持基板２をＰＥＣＶＤ又はＬＰＣＶＤ機器の反応腔室に置く。
【００６４】
その後、デバイス基板１及び／又は支持基板２に対してプラズマインサイチュ洗浄を行い、水素ガス流量は２０ｓｃｃｍ-２００ｓｃｃｍであり、洗浄時間は５-２０ｍｉｎである。
【００６５】
その後、デバイス基板１及び支持基板２の両者のうちの少なくとも一方の基板上に薄膜層３を堆積し、薄膜層３の材料の違いにより、堆積時に用いられる気体は酸素ガス、水素ガス、窒素ガス、シラン、笑気ガス、水素ガス、アルゴンガスであり、流量はそれぞれ０-２０ｓｌｍ、０-１０ｓｌｍ及び０-１ｓｌｍ、０ｓｃｃｍ-２５ｓｃｃｍ、０ｓｃｃｍ-２０ｓｃｃｍ、０ｓｃｃｍ-５０ｓｃｃｍ及び０ｓｃｃｍ-６０ｓｃｃｍであり、堆積気圧は０-１０Ｐａであり、薄膜層３としての二酸化ケイ素薄膜の堆積厚さは０-５μｍであり、薄膜層３としての酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層、アモルファスシリコン層の堆積厚さは０-１０μｍである。
【００６６】
その後、デバイス基板１及び／又は支持基板２に対してプラズマインサイチュ洗浄を行い、水素ガス流量は２０ｓｃｃｍ-２００ｓｃｃｍであり、洗浄時間は５-２０ｍｉｎである。
【００６７】
その後、デバイス基板１及び／又は支持基板２上の薄膜層３の表面に中間層４の堆積を行い、中間層４の材料の違いにより、用いられる気体はシラン、笑気ガス、水素ガス、アルゴンガス、アンモニアガスであり、流量はそれぞれ５ｓｃｃｍ-２５ｓｃｃｍ、２ｓｃｃｍ-２０ｓｃｃｍ、１０ｓｃｃｍ-５０ｓｃｃｍ、３０ｓｃｃｍ-６０ｓｃｃｍ、５ｓｃｃｍ-２０ｓｃｃｍであり、堆積気圧は５-１０Ｐａであり、堆積厚さは０．０１-１０μｍである。
【００６８】
その後、中間層４としての薄膜を堆積した後に水素プラズマエッチングを行い、用いられる水素ガス流量は３０-１２０ｓｃｃｍであり、エッチング時間は０．５-１０ｍｉｎである。
【００６９】
その後、上記ステップで得られた単一の中間層４の表面に再度中間層４の堆積を行い、堆積された総厚さが要求に合致するまで、上記ステップをｎ回繰り返す。ｎ≧０（ｎは整数）である。
【００７０】
上記ステップで処理されたデバイス基板１及び／又は支持基板２を方式I又は方式ＩＩの処理を経て、特殊絶縁埋込層のＳＯＩ材料を取得する。ただし、前記方式Iは、デバイス基板１及び支持基板２に対して低温真空ボンディングを行い、得られたボンディングチップを研削・研磨処理し、最上層シリコンの厚さが１．５-２５０μｍであるＳＯＩ材料を取得する方式である。
【００７１】
前記方式ＩＩは、デバイス基板１に対して水素イオン注入を行い、注入深さが１００-１５００ｎｍであること、その後、デバイス基板１及び支持基板２に対して低温真空ボンディングを行ってボンディングチップを形成すること、その後、ボンディングチップに対して低温アニール処理を行い、アニール温度が１５０℃-３００℃であること、ボンディングチップに対してマイクロ波ブレーク又はレーザ光ブレーク処理を行ってＳＯＩ構造材料を形成すること、最後に、形成されたＳＯＩ構造に対してＣＭＰ処理を行って、最上層厚さが０．０２-１．５μｍであるＳＯＩ材料を形成すること、を含む方式である。
【００７２】
マイクロ波ブレーク処理において、マイクロ波のパワーは１ＫＷ-４ＫＷであり、マイクロ波時間は２-５ｍｉｎであり、マイクロ波温度は７０-４００℃である。レーザ光ブレーク処理において、赤外レーザが採用され、レーザ光スポットの大きさは０．５ｍｍ-２ｍｍであり、レーザ光パワーは１００ｍｗ-１００ｗであり、加熱時間は１０-３０ｓであり、レーザ光走査経路はシリコンチップに沿う径方向であり、シリコンチップ走査回数は８-２８回である。レーザ光ビームを介して４５°-１３５°の入射角度でシリコンチップを走査する。レーザ光加熱でシリコンチップ表面温度を速やかに上昇させることにより、シリコンチップ内の水素イオンを集めてブレークの目的を果たす。
【００７３】
前記半導体製品用絶縁層構造の作製方法は、下記要求の組み合わせを満たす。
【００７４】
その一、中間層４の堆積過程において、水素プラズマエッチング工程を追加し、水素プラズマのエッチング作用を利用して、シリコンのダングリングボンドを補足するとともに、弱いＳｉ-Ｎ結合を破壊し、安定なＳｉ-Ｎ結合を改めて形成し、同時に薄膜表面活性を増加可能にし、核形成エネルギーを低減し、中間層４としての高品質の窒化ケイ素薄膜を作製するようにする。
【００７５】
その二、中間層４のうち酸窒化ケイ素薄膜と窒化ケイ素薄膜との厚さを調整することで、高温アニール後に熱膨張係数の相違によるＳＯＩ反り変化を減少させる。
【００７６】
レーザ光ブレーク処理過程において、レーザ光がシリコンチップ表面に作用して、当該表面に熱を得させて、注入されたＨ+を気体分子として集め、その後、クラックに充填して水素微細気泡を形成し、水素ガス分子を継続的に集めることにより、最後に水素ガス層を剥離させて、ブレークの目的を達成し、ＳＯＩ構造を形成する。マイクロ波ブレーク技術よりも、レーザ光加熱方式を用いてブレークすることは、水素イオン注入層による格子欠陥、金属介在を解消可能であり、表面吸着物質を除去し、表面粗さを改善する等のメリットを有する。
【００７７】
上記をまとめて下記のように補足説明する。
【００７８】
従来技術で言及されたＳＯＩ材料に制限がある問題は、絶縁層の構造を変更することで解決可能である。
【００７９】
（１）絶縁層中のＳｉＯ２の替わりに、窒化ケイ素、酸窒化ケイ素薄膜を用いると、高い熱伝導率、良好な絶縁性、高い誘電率、高い放熱係数、緻密な構造、安定な化学的性質、簡単な作製プロセス及び高いプロセス互換性、低いコスト等の特徴により、ＳｉＯ２に替えて、絶縁埋込層として工業材料になることが見込まれる。
【００８０】
（２）絶縁層中のＳｉＯ２の替わりに、多結晶シリコン、アモルファスシリコン薄膜を用いると、酸化ケイ素と有効に結合してシリコン基板の表面寄生コンダクタンスを効果的に抑圧しつつ、静電容量変化の制限及び発生した高調波のパワーの低減にも寄与し、無線周波数特性を向上させる。
【００８１】
（３）従来のＬＰＣＶＤ／ＰＥＣＶＤ方法で堆積された窒化ケイ素薄膜は、多くの位置ずれ、表面準位及びダングリングボンド等の欠陥を有するため、窒化ケイ素薄膜の品質を大きく劣化させている。一方、本発明は、中間層４を堆積する過程に、水素プラズマエッチング工程を追加し、水素プラズマのエッチング作用を利用して、シリコンのダングリングボンドを補足すると同時に、弱いＳｉ-Ｎ結合を破壊し、安定なＳｉ-Ｎ結合を改めて形成し、また、薄膜表面活性を増加可能にし、核形成エネルギーを低減し、中間層４としての高品質の窒化ケイ素薄膜を作製するようにする。同時に、中間層４中の酸窒化ケイ素薄膜と窒化ケイ素薄膜との厚さを調整することで高温アニール後に熱膨張係数の相違によるＳＯＩ反り変化を軽減可能である。
【００８２】
（４）本実施例で言及されるレーザ光ブレーク法は、高品質のＳＯＩ作製に有利であり、レーザ光がシリコンチップ表面に作用し、その表面に熱を得させて、注入されたＨ+を気体分子として集め、その後、クラックに充填して水素微細気泡を形成し、水素ガス分子を継続的に集めることにより、最後に水素ガス層を剥離させて、ブレークの目的を達成し、ＳＯＩ構造を形成する。マイクロ波ブレーク技術よりも、レーザ光加熱方式を用いてブレークすることは、水素イオン注入層による格子欠陥、金属介在を解消可能であり、表面吸着物質を除去し、表面粗さを改善する等のメリットを有する。
【００８３】
本実施例は、ボンディングプロセスを用いて特殊な絶縁層構造を形成した。当該構造は、多様性を有し、ＭＥＭＳ、無線周波数及び光デバイスの設計要求を満たす。
【００８４】
本実施例の構造は、多様性を有する。詳細は、実施例を参照されたい。このような多層構造の多様性の変化は、各種デバイスの設計要求を満たすことができ、大きな技術的優位を有する。
【００８５】
本実施例は、以下のメリットを有する。
【００８６】
１、本実施例の方法は、ボンディングプロセスで形成された特殊絶縁層構造を利用する。当該構造は、ボンディングプロセスにより、ＬＰＣＶＤ／ＰＥＣＶＤ等の方法を用いてシリコンチップで形成された酸窒化ケイ素層、窒化ケイ素層、二酸化ケイ素層、多結晶シリコン層及びアモルファスシリコン層を、シリコンチップ、二酸化ケイ素チップ、又は酸窒化ケイ素、窒化ケイ素、多結晶シリコンチップ、アモルファスシリコンチップと結合して、多層ＳＯＩ構造を形成する。
【００８７】
２、本実施例の方法によって形成される構造は、多様性を有し、異なるデバイス設計要求を満たす。
【００８８】
３、本実施例の上記技術案における創造的な点の１つは、二酸化ケイ素の代わりに、窒化ケイ素、酸窒化ケイ素材料を絶縁層として用いて、二酸化ケイ素薄膜を絶縁埋込層とするＳＯＩデバイスにおける重大な自己発熱問題を解決する。
【００８９】
４、本実施例の方法は、創造的に、二酸化ケイ素の代わりに、多結晶シリコン、アモルファスシリコンを絶縁層材料として採用し、二酸化ケイ素薄膜を絶縁埋込層とするＳＯＩにおける悪い無線周波数特性の問題を解決する。
【００９０】
５、本実施例の方法で採用される絶縁層材料の作製プロセスは簡単であり、プロセス互換性が高く、コストが低い。
【００９１】
６、本実施例の方法で採用される絶縁層材料は、高い選択比を有し、熱腐食及び酸腐食阻止層としてもよい。
【００９２】
７、本実施例の方法は、熱伝導性能が良好なＳＯＩ材料を作製し、ＳｉＯ２薄膜を絶縁埋込層とするＳＯＩデバイスの重大な自己発熱及び、高温アニールによる重大なＳＯＩ反り変化の問題を解決する。それとともに、レーザ光ブレーク技術の導入により、デバイス層の密度欠陥を低減し、生産効率及び製品品質を向上させる。
【００９３】
このように、本発明は、有望で極めて大きな経済的価値及び社会的価値を有する。
【００９４】
実施例２
本実施例は、実施例１の内容と基本的に同じであるが、その相違点は以下のとおりである。
【００９５】
半導体製品用絶縁層構造を、図１に示す。半導体製品用絶縁層構造は、デバイス基板１、支持基板２、薄膜層３を備える。デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１及び／又は支持基板２上に設けられ、薄膜層３は、二酸化ケイ素層であり、デバイス基板１、支持基板２の両者のうちの少なくとも一方の薄膜層３上には、少なくとも一層の中間層４がさらに設けられ、中間層４は、酸窒化ケイ素層、窒化ケイ素層、多結晶シリコン層及びアモルファスシリコン層のうちの１種である。
【００９６】
デバイス基板１及び／又は支持基板２の両者のうちの少なくとも一方の薄膜層３上には、中間層４が設けられ、デバイス基板１と支持基板２の両者は、両者のうちの少なくとも一方の上に設けられる薄膜層３及び中間層４により、ボンディングされ、共同して多層ＳＯＩ構造を全体としてなす。
【００９７】
実施例３
本実施例は、実施例１の内容と基本的に同じであるが、その相違点は以下のとおりである。
【００９８】
半導体製品用絶縁層構造を、図２に示す。半導体製品用絶縁層構造は、デバイス基板１、支持基板２、薄膜層３を備える。デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１及び／又は支持基板２上に設けられ、薄膜層３は、窒化ケイ素層であり、デバイス基板１及び／又は支持基板２の両者のうちの一方は、当該両者のうちの少なくとも一方の上に設けられる薄膜層３により、他方とボンディングされ、共同して多層ＳＯＩ構造（即ち、絶縁基板上のシリコン構造）を全体としてなす。
【００９９】
実施例４
本実施例は、実施例１の内容と基本的に同じであるが、その相違点は以下のとおりである。
【０１００】
半導体製品用絶縁層構造を、図３に示す。半導体製品用絶縁層構造は、デバイス基板１、支持基板２、薄膜層３を備える。デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１上に設けられ、薄膜層３は、二酸化ケイ素層である。
デバイス基板１、支持基板２の両者のうちの少なくとも一方の薄膜層３上には、少なくとも一層の中間層４がさらに設けられ、中間層４は、窒化ケイ素層である。
【０１０１】
デバイス基板１及び／又は支持基板２の両者のうちの少なくとも一方の薄膜層３上には、中間層４が設けられ、デバイス基板１と支持基板２の両者は、両者のうちの少なくとも一方の上に設けられる薄膜層３及び中間層４により、ボンディングされ、共同して多層ＳＯＩ構造を全体としてなす。
【０１０２】
実施例５
本実施例は、実施例１の内容と基本的に同じであるが、その相違点は以下のとおりである。
【０１０３】
半導体製品用絶縁層構造を、図４に示す。半導体製品用絶縁層構造は、デバイス基板１、支持基板２、薄膜層３を備える。デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１上に設けられ、薄膜層３は、二酸化ケイ素層である。
【０１０４】
デバイス基板１、支持基板２の両者のうちの少なくとも一方の薄膜層３上には、少なくとも一層の中間層４がさらに設けられ、中間層４は、多結晶シリコン層である。
【０１０５】
デバイス基板１及び／又は支持基板２の両者のうちの少なくとも一方の薄膜層３上には、中間層４が設けられ、デバイス基板１と支持基板２の両者は、両者のうちの少なくとも一方の上に設けられる薄膜層３及び中間層４により、ボンディングされ、共同して多層ＳＯＩ構造を全体としてなす。
【０１０６】
実施例６
本実施例は、実施例１の内容と基本的に同じであるが、その相違点は以下のとおりである。
【０１０７】
半導体製品用絶縁層構造を、図５に示す。半導体製品用絶縁層構造は、デバイス基板１、支持基板２、薄膜層３を備える。デバイス基板１と支持基板２は、いずれもシリコンチップであり、薄膜層３は、デバイス基板１上に設けられ、薄膜層３は、酸窒化ケイ素と窒化ケイ素との復合薄膜層である。
【０１０８】
デバイス基板１及び／又は支持基板２の両者のうちの一方は、当該両者のうちの少なくとも一方の上に設けられる薄膜層３により、他方とボンディングされ、共同して多層ＳＯＩ構造（即ち、絶縁基板上のシリコン構造）を全体としてなす。
【図１】
2019129315.tif 000003
【図２】
2019129315.tif 000004
【図３】
2019129315.tif 000005
【図４】
2019129315.tif 000006
【図５】
2019129315.tif 000007