(57)【要約】      （修正有）【課題】表示領域の形状が、額縁領域の幅によって制限されない表示装置を実現する。【解決手段】表示装置１００であって、表示領域が、少なくとも一部が第１の方向に延伸し、第１の画素と第２の画素とを含む第１の画素行ＰＲ１と、第１の画素行と並走し、第３の画素と第４の画素とを含む第２の画素行ＰＲ２と、第１の方向に交差する第２の方向に延伸し、第１の画素と前記第３の画素とを含む第１の画素列ＰＣ１と、第１の画素列と並走し、第２の画素と第４の画素とを含む第２の画素列ＰＣ２と、を含み、第２の方向における第１の画素の幅が、第２の画素の幅よりも大きく、第２の方向における第３の画素の幅が、第４の画素の幅よりも大きい。【選択図】図１
2019158997.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素が配列された非矩形状の表示領域を備えた表示装置であって、
前記表示領域が、
少なくとも一部が第１の方向に延伸し、第１の画素と第２の画素とを含む第１の画素行と、
前記第１の画素行と並走し、第３の画素と第４の画素とを含む第２の画素行と、
前記第１の方向に交差する第２の方向に延伸し、前記第１の画素と前記第３の画素とを含む第１の画素列と、
前記第１の画素列と並走し、前記第２の画素と前記第４の画素とを含む第２の画素列と、を含み、
前記第１の画素行に含まれる画素数と、前記第２の画素行に含まれる画素数とが等しく、
前記第１の画素列に含まれる画素数と、前記第２の画素列に含まれる画素数とが等しく、
前記第２の方向における前記第１の画素の幅が、前記第２の画素の幅よりも大きく、
前記第２の方向における前記第３の画素の幅が、前記第４の画素の幅よりも大きい、
表示装置。
【請求項２】
前記第１の方向における前記第１の画素の幅が、前記第２の画素の幅よりも小さく、
前記第１の方向における前記第３の画素の幅が、前記第４の画素の幅よりも小さい、
請求項１に記載の表示装置。
【請求項３】
前記第１の画素行の延伸方向は、前記第２の画素行の延伸方向に対して非平行である、
請求項１に記載の表示装置。
【請求項４】
前記第１の画素の面積は、前記第２の画素の面積と同じである、
請求項２に記載の表示装置。
【請求項５】
前記第１の画素の面積は、前記第３の画素の面積と同じである、
請求項２に記載の表示装置。
【請求項６】
前記第１の画素の面積は、前記第４の画素の面積と同じである、
請求項２に記載の表示装置。
【請求項７】
前記表示装置は、複数のデータ線と、複数のゲート線と、をさらに含み、
前記複数のデータ線は、第１のデータ線と、前記第１のデータ線に隣接する第２のデータ線と、を含み、
前記複数のゲート線は、第１のゲート線と、前記第１のゲート線に隣接する第２のゲート線と、を含み、
前記第１の画素行に含まれる複数の画素電極が、前記第１のゲート線に接続され、
前記第２の画素行に含まれる複数の画素電極が、前記第２のゲート線に接続され、
前記第１の画素列に含まれる複数の画素電極が、前記第１のデータ線に接続され、
前記第２の画素列に含まれる複数の画素電極が、前記第２のデータ線に接続された、
請求項１に記載の表示装置。
【請求項８】
前記表示装置は、複数のデータ線と、複数のゲート線と、をさらに含み、
前記複数のデータ線は、第１のデータ線と、前記第１のデータ線に隣接する第２のデータ線と、を含み、
前記複数のゲート線は、第１のゲート線と、前記第１のゲート線に隣接する第２のゲート線と、を含み、
前記第１の画素行に含まれる複数の画素電極が、前記第１のデータ線に接続され、
前記第２の画素行に含まれる複数の画素電極が、前記第２のデータ線に接続され、
前記第１の画素列に含まれる複数の画素電極が、前記第１のゲート線に接続され、
前記第２の画素列に含まれる複数の画素電極が、前記第２のゲート線に接続された、
請求項１に記載の表示装置。
【請求項９】
複数の画素が配列された非矩形状の表示領域を備え、
前記表示領域は、
複数のデータ線と、複数のゲート線と、
前記複数のデータ線における隣接する２つのデータ線と、前記複数のゲート線における隣接する２つのゲート線と、に囲まれた画素が、マトリクス状に配列された複数の画素と、
前記複数のデータ線の一つ及び前記複数のゲート線の一つと接続された薄膜トランジスタが、前記画素毎に配列された複数の薄膜トランジスタと、を含み、
前記複数のデータ線は、第２のデータ線及び第３のデータ線と、前記第２のデータ線と前記第３のデータ線に隣接する第１のデータ線と、を含み、
前記複数のゲート線は、第２のゲート線及び第３のゲート線と、前記第２のゲート線と前記第３のゲート線に隣接する第１のゲート線と、を含み、
前記複数の薄膜トランジスタの内、前記第１のデータ線に接続された薄膜トランジスタの数は、前記第２のデータ線に接続された薄膜トランジスタの数と同じであり、
前記複数の薄膜トランジスタの内、前記第１のゲート線に接続された薄膜トランジスタの数は、前記第２のゲート線に接続された薄膜トランジスタの数と同じであり、
前記第３のデータ線と前記第３のゲート線との交点と、前記第３のデータ線と前記第１のゲート線との交点と、の距離が、前記第１のデータ線と前記第３のゲート線との交点と、前記第１のデータ線と前記第１のゲート線との交点と、の距離よりも長く、
前記第３のデータ線と前記第１のゲート線との交点と、前記第３のデータ線と前記第２のゲート線との交点と、の距離が、前記第１のデータ線と前記第１のゲート線との交点と、前記第１のデータ線と前記第２のゲート線との交点と、の距離よりも長い、
表示装置。
【請求項１０】
前記第３のゲート線と前記第１のデータ線との交点と、前記第３のゲート線と前記第２のデータ線との交点と、の距離が、前記第３のゲート線と前記第３のデータ線との交点と、前記第３のゲート線と前記第１のデータ線との交点と、の距離よりも長く、
前記第１のゲート線と前記第１のデータ線との交点と、前記第１のゲート線と前記第２のデータ線との交点と、の距離が、前記第１のゲート線と前記第３のデータ線との交点と、前記第１のゲート線と前記第１のデータ線との交点と、の距離よりも長い、
請求項９に記載の表示装置。
【請求項１１】
複数の画素が配列された非矩形状の表示領域を備え、
前記表示領域は、
複数のデータ線と、複数のゲート線と、
前記複数のデータ線における隣接する２つのデータ線と、前記複数のゲート線における隣接する２つのゲート線と、に囲まれた画素が、マトリクス状に配列された複数の画素と、
前記複数のデータ線の一つ及び前記複数のゲート線の一つと接続された薄膜トランジスタが、前記画素毎に配列された複数の薄膜トランジスタと、を含み、
前記複数のデータ線は、第２のデータ線及び第３のデータ線と、前記第２のデータ線と前記第３のデータ線に隣接する第１のデータ線と、を含み、
前記複数のゲート線は、第２のゲート線及び第３のゲート線と、前記第２のゲート線と前記第３のゲート線に隣接する第１のゲート線と、を含み、
前記複数の薄膜トランジスタの内、前記第１のデータ線に接続された薄膜トランジスタの数は、前記第２のデータ線に接続された薄膜トランジスタの数と同じであり、
前記複数の薄膜トランジスタの内、前記第１のゲート線に接続された薄膜トランジスタの数は、前記第２のゲート線に接続された薄膜トランジスタの数と同じであり、
前記第３のゲート線と前記第１のデータ線との交点と、前記第３のゲート線と前記第２のデータ線との交点と、の距離が、前記第３のゲート線と前記第３のデータ線との交点と、前記第３のゲート線と前記第１のデータ線との交点と、の距離よりも長く、
前記第１のゲート線と前記第１のデータ線との交点と、前記第１のゲート線と前記第２のデータ線との交点と、の距離が、前記第１のゲート線と前記第３のデータ線との交点と、前記第１のゲート線と前記第１のデータ線との交点と、の距離よりも長い、
表示装置。
【請求項１２】
前記第３のデータ線と前記第３のゲート線との交点と、前記第３のデータ線と前記第１のゲート線との交点と、の距離が、前記第１のデータ線と前記第３のゲート線との交点と、前記第１のデータ線と前記第１のゲート線との交点と、の距離よりも長く、
前記第３のデータ線と前記第１のゲート線との交点と、前記第３のデータ線と前記第２のゲート線との交点と、の距離が、前記第１のデータ線と前記第１のゲート線との交点と、前記第１のデータ線と前記第２のゲート線との交点と、の距離よりも長い、
請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
下記先行文献においては、円形や楕円形など非矩形状の表示領域と、この表示領域を囲むように配置された額縁領域と、を有する液晶表示装置が開示されている。表示領域の内側においては、均一の大きさ、均一の形状を有する画素が配列されており、表示領域の輪郭部においては、当該輪郭形状に応じて開口率が調整された画素が配列されたり、また一部の画素が欠落した状態となっていたりしていた。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−３００５５６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記従来の表示装置では、表示領域の形状の自由度が、額縁領域の幅によって制限されてしまうことが課題となっていた。即ち、上記従来の構成においては、輪郭部に配列された画素に接続される信号線を、画素が欠落した側から引き回すためには、当該信号線を額縁領域において引き回す必要があるため、額縁領域の幅によって、表示領域の形状の自由度が制限されてしまっていた。
【０００５】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、表示領域の形状が、額縁領域の幅によって制限されない表示装置の実現にある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本開示に係る表示装置は、複数の画素が配列された非矩形状の表示領域を備えた表示装置であって、前記表示領域が、少なくとも一部が第１の方向に延伸し、第１の画素と第２の画素とを含む第１の画素行と、前記第１の画素行と並走し、第３の画素と第４の画素とを含む第２の画素行と、前記第１の方向に交差する第２の方向に延伸し、前記第１の画素と前記第３の画素とを含む第１の画素列と、前記第１の画素列と並走し、前記第２の画素と前記第４の画素とを含む第２の画素列と、を含み、前記第１の画素行に含まれる画素数と、前記第２の画素行に含まれる画素数と、が等しく、前記第１の画素列に含まれる画素数と、前記第２の画素列に含まれる画素数と、が等しく、前記第２の方向における前記第１の画素の幅が、前記第２の画素の幅よりも大きく、前記第２の方向における前記第３の画素の幅が、前記第４の画素の幅よりも大きい。
【発明の効果】
【０００７】
本開示に係る表示装置によれば、表示領域の形状が、額縁領域の幅に制限されない。
【図面の簡単な説明】
【０００８】
【図１】図１は第１の実施形態に係る表示装置の概略構成を示す平面図である。
【図２】図２は第１の実施形態に係る表示装置に含まれる一つの画素の一例を示す断面図である。
【図３】図３は図１におけるＡ部を拡大した模式的な平面図である。
【図４】図４は第１の実施形態に係る表示装置の他の実施例を示す平面図である。
【発明を実施するための形態】
【０００９】
［第１の実施形態］
以下、第１の実施形態について、図面を用いて説明する。本実施形態においては、液晶表示装置を例に挙げて説明するが、本開示に係る表示装置は、液晶表示装置に限定されるものではなく、例えば有機ＥＬ表示装置等であってもよい。
【００１０】
図１は、本開示の第１の実施形態に係る表示装置１００の概略構成を示す平面図である。表示装置１００は、画像を表示する表示パネルＤＰと、表示パネルＤＰを駆動する表示パネル用駆動回路（データ線駆動回路３０、ゲート線駆動回路３１）と、表示パネル用駆動回路を制御する制御回路（図示せず）と、表示パネルＤＰに背面側から光を照射するバックライト光を照射するバックライト（図示せず）とを含んでいる。
【００１１】
本開示の表示装置１００は、非矩形状の表示領域を有しており、表示領域内に複数の画素が配列されている。本実施形態においては、表示パネルＤＰが平面視で６角形の形状を有しており、その一辺（本実施形態においては上端）にデータ線駆動回路３０が配置され、他の一辺（本実施形態においては左端）にゲート線駆動回路３１が配置されている。データ線駆動回路３０には、第２の方向に延伸する複数のデータ線ＤＬが接続されており、ゲート線駆動回路３１には、第２の方向に交差する複数のゲート線ＧＬが接続されている。
【００１２】
複数のデータ線ＤＬと複数のゲート線ＧＬとのそれぞれの交差部近傍には薄膜トランジスタＴＦＴが形成されている。平面視で、隣り合う２本のデータ線ＤＬと、隣り合うゲート線ＧＬとにより囲まれる領域が一つの画素Ｐとして規定され、複数の画素Ｐがマトリクス状に配置されている。各薄膜トランジスタＴＦＴは、複数のデータ線ＤＬのいずれか一つと接続され、複数のゲート線ＧＬのいずれか一つと接続されている。
【００１３】
図２は、本実施形態の表示装置に含まれる一つの画素Ｐの一例を示す断面図である。
【００１４】
表示パネルＤＰは、背面側に配置される薄膜トランジスタ基板ＳＵＢ１と、表示面側に配置され、薄膜トランジスタ基板ＳＵＢ１に対向する対向基板ＳＵＢ２と、薄膜トランジスタ基板ＳＵＢ１及び対向基板ＳＵＢ２の間に挟持される液晶層ＬＣと、を含んでいる。
【００１５】
図２に示す構成では、薄膜トランジスタ基板ＳＵＢ１において、第１の透光性基板ＧＢ１上には、ゲート線ＧＬが形成され、このゲート線ＧＬを覆うようにゲート絶縁膜ＧＳＮが形成されている。また、ゲート絶縁膜ＧＳＮ上には、データ線ＤＬ（図１参照）が形成され、データ線ＤＬを覆うように絶縁膜ＰＡＳが形成されている。また、絶縁膜ＰＡＳ上には、共通電極ＣＩＴ（表示用電極）が形成され、共通電極ＣＩＴを覆うように上層絶縁膜ＵＰＡＳが形成されている。さらに、上層絶縁膜ＵＰＡＳ上には、画素電極ＰＩＴが形成され、画素電極ＰＩＴを覆うように配向膜ＡＦが形成されている。第１の透光性基板ＧＢ１の背面側には、第１の偏光板ＰＯＬ１が形成されている。
【００１６】
対向基板ＳＵＢ２において、第２の透光性基板ＧＢ２の下面側にブラックマトリクスＢＭ（遮光部）及びカラーフィルタＣＦ（例えば、赤色部、緑色部、青色部）（光透過部）が形成され、これらの背面側を覆うようにオーバコート層ＯＣが形成されている。第２の透光性基板ＧＢ２の表示面側には、第２の偏光板ＰＯＬ２が形成されている。
【００１７】
第２の透光性基板ＧＢ２は、第１の透光性基板ＧＢ１と対向して表示面側に位置しており、液晶層ＬＣは、第１の透光性基板ＧＢ１と第２の透光性基板ＧＢ２との間に配置されている。液晶層ＬＣには、液晶分子が含まれている。
【００１８】
なお、各画素Ｐを構成する各部の積層構造は、図２の構成に限定されるものではない。
【００１９】
次に、表示装置１００の駆動方法を簡単に説明する。図１に示したゲート線駆動回路３１から出力された走査用のゲート電圧がゲート線ＧＬに供給され、データ線駆動回路３０から出力された映像用のデータ電圧がデータ線ＤＬに供給される。ゲート線ＧＬにゲートオン電圧が供給されると、薄膜トランジスタＴＦＴがオン状態となり、データ線ＤＬに供給されたデータ電圧が、画素電極ＰＩＴに供給される。また、共通電極駆動回路（図示せず）から出力された共通電圧Ｖｃｏｍが、共通電極ＣＩＴに供給される。これにより、画素電極ＰＩＴと共通電極ＣＩＴとの間に電界（駆動用電界）が発生し、該電界により液晶層ＬＣが駆動され、画像が表示される。
【００２０】
図１に戻り、以下、本実施形態の表示装置１００の具体的な構成について説明する。上述した通り、本実施形態の表示装置１００は、６角形の表示パネルＤＰを有しており、データ線駆動回路３０が配置された端辺（本実施形態においては上端）と、この端辺に対向する端辺（本実施形態においては下端）とに挟まれた領域の第２の方向の長さが、ゲート線駆動回路３１が配置された端辺の第２の方向の長さよりも長い形状をしている。
【００２１】
データ線駆動回路３０には、第２の方向に延伸する複数のデータ線ＤＬが接続されており、平面視で、隣り合う２本のデータ線ＤＬに挟まれる領域が一つの画素列ＰＣとして規定される。ゲート線駆動回路３１には、第２の方向に交差する方向に延伸する複数のゲート線ＧＬが接続されており、平面視で、隣り合う２本のゲート線ＧＬに挟まれる領域が一つの画素行ＰＲとして規定される。ここで、本開示においては、各画素行ＰＲに含まれる画素Ｐの数が等しく、且つ各画素列ＰＣに含まれる画素Ｐの数が等しい形状としている。従って、例えば、第１のデータ線ＤＬ１に接続された薄膜トランジスタＴＦＴの数が、第２のデータ線ＤＬ２に接続された薄膜トランジスタＴＦＴの数と等しい構成となっている。また、第１のゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴの数が、第２のゲート線ＧＬ２に接続された薄膜トランジスタＴＦＴの数と等しい構成となっている。
【００２２】
図３は、図１におけるＡ部を拡大した模式的な平面図である。図３においては、複数の画素行ＰＲに含まれる第１の画素行ＰＲ１、第２の画素行ＰＲ２と、複数の画素列ＰＣに含まれる第１の画素列ＰＣ１、第２の画素列ＰＣ２と、を表示している。
【００２３】
図３に示すように、図１におけるＡ部において、第１の画素行ＰＲ１は、第１の方向に延伸している。また、第２の画素行ＰＲ２は、第１の画素行ＰＲ１と並走している。なお、第２の画素行ＰＲ２は、第１の画素行ＰＲ１と並走するものの、第１の方向とは非平行な方向に延伸している。また、第１の画素列ＰＣ１、第２の画素列ＰＣ２は、第１の方向に交差する第２の方向に延伸し、互いに並走している。
【００２４】
本実施形態において、第１の画素行ＰＲ１は、互いに隣接する第１のゲート線ＧＬ１と第３のゲート線ＧＬ３との間の領域として規定され、第１の画素行ＰＲ１には、第１の画素Ｐ１、第２の画素Ｐ２が含まれている。また、第２の画素行ＰＲ２は、互いに隣接する第１のゲート線ＧＬ１と第２のゲート線ＧＬ２との間の領域として規定され、第２の画素行ＰＲ２には、第３の画素Ｐ３、第４の画素Ｐ４が含まれている。図３に示す例においては、第１のゲート線ＧＬ１が、第２のゲート線ＧＬ２と第３のゲート線ＧＬ３に隣接している。
【００２５】
本実施形態において、第１の画素列ＰＣ１は、互いに隣接する第１のデータ線ＤＬ１と第３のデータ線ＤＬ３との間の領域として規定され、第１の画素列ＰＣ１には、第１の画素行ＰＲ１に含まれる第１の画素Ｐ１と、第２の画素行ＰＲ２に含まれる第３の画素Ｐ３とが含まれている。第２の画素列ＰＣ２は、互いに隣接する第１のデータ線ＤＬ１と第２のデータ線ＤＬ２との間の領域として規定され、第２の画素列ＰＣ２には、第１の画素行ＰＲ１に含まれる第２の画素Ｐ２と、第２の画素行ＰＲ２に含まれる第４の画素Ｐ４とが含まれている。図３に示す例においては、第１のデータ線ＤＬ１が、第２のデータ線ＤＬ２と第３のデータ線ＤＬ３に隣接している。
【００２６】
上述したとおり、第１の画素列ＰＣ１に含まれる画素Ｐの数と、第２の画素列ＰＣ２に含まれる画素Ｐの数とは等しい構成としているが、第２の方向における第１の画素Ｐ１の幅ＷＡ１が、第２の画素Ｐ２の幅ＷＡ２よりも大きく、第２の方向における第３の画素Ｐ３の幅ＷＡ３の幅が、第４の画素Ｐ４の幅ＷＡ４よりも大きい構成としている。なお、本開示において、第２の方向における各画素Ｐの幅ＷＡは、第２の方向に延伸する２つの辺内、ゲート線駆動回路３１に近い側の辺の長さにより規定することとする。例えば、第１の画素Ｐ１において、ゲート線駆動回路３１に近い側に配置された第３のデータ線ＤＬ３と第３のゲート線ＧＬ３との交点と、第３のデータ線ＤＬ３と第１のゲート線ＧＬ１との交点と、の距離が、第２の方向における第１の画素Ｐ１の第１の幅ＷＡ１である。第２の画素Ｐ２において、ゲート線駆動回路３１に近い側に配置された第１のデータ線ＤＬ１と第３のゲート線ＧＬ３との交点と、第１のデータ線ＤＬ１と第１のゲート線ＧＬ１との交点と、の距離が、第２の方向における第２の画素Ｐ２の第２の幅ＷＡ２である。第３の画素Ｐ３において、ゲート線駆動回路３１に近い側に配置された第３のデータ線ＤＬ３と第１のゲート線ＧＬ１との交点と、第３のデータ線ＤＬ３と第２のゲート線ＧＬ２との交点と、の距離が、第２の方向における第３の画素Ｐ３の第３の幅ＷＡ３である。第４の画素Ｐ４において、ゲート線駆動回路３１に近い側に配置された第１のデータ線ＤＬ１と第１のゲート線ＧＬ１との交点と、第１のデータ線ＤＬ１と第２のゲート線ＧＬ２との交点と、の距離が、第２の方向における第４の画素Ｐ４の第４の幅ＷＡ４である。
【００２７】
このような構成により、複数の画素列ＰＣにおける第２の方向の長さが異なるような形状であっても、各画素列ＰＣに含まれる画素Ｐの数を一定にすることができる。その結果、表示装置１００が、非矩形状の表示パネルＤＰを有する構成であっても、各画素行ＰＲに含まれる画素Ｐの数が等しく、且つ各画素列ＰＣに含まれる画素Ｐの数が等しい形状とすることが可能となり、額縁領域の幅によって、表示領域の形状の自由度が制限されない構成を実現している。例えば、上述した通り、図１に示す例においては、データ線駆動回路３０が配置された端辺（本実施形態においては上端）と、この端辺に対向する端辺とにはさまれた領域の第２の方向の長さが、ゲート線駆動回路３１が配置された端辺（本実施形態においては下端）の第２の方向の長さよりも長い形状をしている。ここで、各画素列ＰＣに含まれる画素Ｐの数を異ならせることにより、この形状を実現しようとする場合、表示パネルＤＰの下端側に配置された画素Ｐに接続されるゲート線ＧＬを、図１に示した端辺領域Ｅにおいて引き回す必要がある。しかし、本開示の構成であれば、各画素列ＰＣに含まれる画素Ｐの数が等しいため、ゲート線駆動回路３１が配置された端辺側から、各画素行ＰＲの間を横切るように、ゲート線ＧＬ延伸させる構成とすることが可能となり、端辺領域Ｅにおけるゲート線ＧＬの引き回しが不要となる。
【００２８】
更に、本実施形態においては、図３に示すように、第１の方向における第１の画素Ｐ１の幅ＷＢ１が、第２の画素Ｐ２の幅ＷＢ２よりも小さく、第１の方向における第３の画素Ｐ３の幅ＷＢ３が、第４の画素Ｐ４の幅ＷＢ４よりも小さい構成としている。なお、本開示において、第１の方向における各画素Ｐの幅ＷＢは、第１の方向に並走するように延伸する２つの辺内、データ線駆動回路３０に近い側の辺の長さにより規定することとする。例えば、第１の画素Ｐ１において、データ線駆動回路３０に近い側に配置された第３のゲート線ＧＬ３と第３のデータ線ＤＬ３との交点と、第３のゲート線ＧＬ３と第１のデータ線ＤＬ１との交点と、の距離が、第１の方向における第１の画素Ｐ１の第１の幅ＷＢ１である。第２の画素Ｐ２において、データ線駆動回路３０に近い側に配置された第３のゲート線ＧＬ３と第１のデータ線ＤＬ１との交点と、第３のゲート線ＧＬ３と第２のデータ線ＤＬ２との交点と、の距離が、第１の方向における第２の画素Ｐ２の第２の幅ＷＢ２である。第３の画素Ｐ３において、データ線駆動回路３０に近い側に配置された第１のゲート線ＧＬ１と第３のデータ線ＤＬ３との交点と、第１のゲート線ＧＬ１と第１のデータ線ＤＬ１との交点と、の距離が、第１の方向における第３の画素Ｐ３の第３の幅ＷＢ３である。第４の画素Ｐ４において、データ線駆動回路３０に近い側に配置された第１のゲート線ＧＬ１と第１のデータ線ＤＬ１との交点と、第１のゲート線ＧＬ１と第２のデータ線ＤＬ２との交点と、の距離が、第１の方向における第４の画素Ｐ４の第４の幅ＷＢ４である。
【００２９】
このような構成により、各画素Ｐにおける書き込み能力を揃えることが可能となる。以下、その理由について説明する。
【００３０】
各画素Ｐの書き込み必要な電圧、及び各画素Ｐにおいて一周期の終わりに保持される電圧は、各画素Ｐに含まれる画素電極ＰＩＴの面積に応じて変化する。そのため、複数の画素Ｐ間において、画素電極ＰＩＴの面積の差が大きく異なると、このような各画素Ｐにおける書き込み能力にばらつきが出てしまう。この課題に対し、本実施形態においては、以下のような構成を採用している。まず、第１の画素Ｐ１と第２の画素Ｐ２とを比較した場合、第２の方向における第１の画素Ｐ１の幅ＷＡ１が、第２の画素Ｐ２の幅ＷＡ２よりも大きい構成としている。その一方で、第１の方向における第１の画素Ｐ１の幅ＷＢ１が、第２の画素Ｐ２の幅ＷＢ２よりも小さい構成としている。その結果として、第１の画素Ｐ１と第２の画素Ｐ２の面積を近づけることが可能となり、第１の画素Ｐ１における書き込み能力と、第２の画素Ｐ２における書き込み能力と、を揃えることが可能となる。同様に、第３の画素Ｐ３と第４の画素Ｐ４とを比較した場合、第２の方向における第３の画素Ｐ３の幅ＷＡ３が、第４の画素Ｐ４の幅ＷＡ４よりも大きい構成としている。その一方で、第１の方向における第３の画素Ｐ３の幅ＷＢ３が、第４の画素Ｐ４の幅ＷＢ４よりも小さい構成としている。その結果として、第３の画素Ｐ３と第４の画素Ｐ４の面積を近づけることが可能となり、第３の画素Ｐ３における書き込み能力と、第４の画素Ｐ４における書き込み能力と、を揃えることが可能となる。なお、第１の画素Ｐ１、第２の画素Ｐ２、第３の画素Ｐ３、及び第４の画素Ｐ４の面積が同じであれば、各画素Ｐの書き込み能力を均一にすることができ、より好ましい。
【００３１】
なお、本実施形態においては、図１、３に示したように、表示パネルＤＰの上端にデータ線駆動回路３０を配置し、左端にゲート線駆動回路３１を配置する構成を例に挙げて説明したが、データ線駆動回路３０、ゲート線駆動回路３１の配置はこれに限定されない。例えば、表示パネルＤＰの下端にデータ線駆動回路３０を配置し、右端にゲート線駆動回路３１を配置する構成としてもよい。また、表示パネルＤＰの上端及び下端にデータ線駆動回路３０を配置し、右端及び左端にゲート線駆動回路３１を配置する構成としてもよい。
【００３２】
なお、本実施形態においては、図１、３に示したように、表示装置１００が、第２の方向に延伸する複数のデータ線ＤＬを有し、第１の画素列ＰＣ１に含まれる第１の画素Ｐ１内の第１の画素電極ＰＩＴ１及び第３の画素Ｐ３内の第３の画素電極ＰＩＴ３が、第１のデータ線ＤＬ１に電気的に接続され、第２の画素列ＰＣ２に含まれる第２の画素Ｐ２内の第２の画素電極ＰＩＴ２及び第４の画素Ｐ４内の第４の画素電極ＰＩＴ４が、第１のデータ線ＤＬ１と隣接する第２のデータ線ＤＬ２に電気的に接続される例を説明した。また、本実施形態においては、表示装置１００が、第２の方向に交差する複数のゲート線ＧＬを有し、第１の画素行ＰＲ１に含まれる第１の画素電極ＰＩＴ１、第２の画素電極ＰＩＴ２が、第１のゲート線ＧＬ１に接続され、第２の画素行ＰＲ２に含まれる第３の画素電極ＰＩＴ３、第４の画素電極ＰＩＴ４が、第１のゲート線ＧＬ１と隣接する第２のゲート線ＧＬ２に接続される例を説明した。しかし、本開示はそれに限定されない。
【００３３】
たとえば、図４に示すように、表示パネルＤＰの上端、下端の少なくとも一方にゲート線駆動回路３１を配置し、表示パネルＤＰの左端、右端の少なくとも一方にデータ線駆動回路３０を配置するような構成としてもよい。このような構成とした場合、表示装置１００が、第２の方向に延伸する複数のゲート線ＧＬを有し、第１の画素列ＰＣ１に含まれる第１の画素電極ＰＩＴ１、第３の画素電極ＰＩＴ３が、第１のゲート線ＧＬ１に接続され、第２の画素列ＰＣ２に含まれる第２の画素電極ＰＩＴ２、第４の画素電極ＰＩＴ４が、第２のゲート線ＧＬ２に接続される。また、表示装置１００が、第２の方向に交差する複数のデータ線ＤＬを有し、第１の画素行ＰＲ１に含まれる第１の画素電極ＰＩＴ１、第２の画素電極ＰＩＴ２が、第１のデータ線ＤＬ１に接続され、第２の画素行ＰＲ２に含まれる第３の画素電極ＰＩＴ３、第４の画素電極ＰＩＴ４が、第２のデータ線ＤＬ２に接続される構成となる。
【００３４】
なお、図１、３、４に示した例においては、各画素Ｐにおける第１の方向の幅ＷＢ及び第２の方向の幅ＷＡの双方が異なる構成について説明したが、本開示はこれに限定されない。例えば、各画素Ｐにおける第２の方向の幅ＷＡのみが異なり、各画素Ｐにおける第１の方向の幅ＷＢが同じ構成であってもよい。この場合、複数の画素列ＰＣにおける第２の方向の長さが異なるような表示パネルＤＰにおいて、各画素列ＰＣに含まれる画素Ｐの数を一定にすることができるというメリットを得ることは可能である。また、各画素Ｐにおける第１の方向の幅ＷＢのみが異なる構成であって、各画素Ｐにおける第２の方向の幅ＷＡが同じ構成であってもよい。この場合、複数の画素行ＰＲにおける第１の方向の長さが異なるような表示パネルＤＰにおいて、各画素行ＰＲに含まれる画素Ｐの数を一定にすることができるというメリットを得ることは可能である。
【００３５】
以上、本発明の実施形態について説明したが、本発明は上記各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で上記各実施形態から当業者が適宜変更した形態も本発明の技術的範囲に含まれることは言うまでもない。
【符号の説明】
【００３６】
１００  表示装置、ＤＰ  表示パネル、３０  データ線駆動回路、３１  ゲート線駆動回路、ＤＬ  データ線、ＤＬ１  第１のデータ線、ＤＬ２  第２のデータ線、ＤＬ３  第３のデータ線、ＧＬ  ゲート線、ＧＬ１  第１のゲート線、ＧＬ２  第２のゲート線、ＧＬ３  第３のゲート線、ＰＣ  画素列、ＰＣ１  第１の画素列、ＰＣ２  第２の画素列、ＰＲ  画素行、ＰＲ１  第１の画素行、ＰＲ２  第２の画素行、Ｅ  端辺領域、Ｐ  画素、Ｐ１  第１の画素、Ｐ２  第２の画素、Ｐ３  第３の画素、Ｐ４  第４の画素、ＰＩＴ  画素電極、ＰＩＴ１  第１の画素電極、ＰＩＴ２  第２の画素電極、ＰＩＴ３  第３の画素電極、ＰＩＴ４  第４の画素電極、ＷＡ  幅、ＷＡ１  幅、ＷＡ２  幅、ＷＡ３  幅、ＷＡ４  幅、ＷＢ  幅、ＷＢ１  幅、ＷＢ２  幅、ＷＢ３  幅、ＷＢ４  幅、ＴＦＴ  薄膜トランジスタ、ＳＵＢ１  薄膜トランジスタ基板、ＳＵＢ２  対向基板、ＬＣ  液晶層、ＧＢ１  第１の透光性基板、ＧＳＮ  ゲート絶縁膜、ＰＡＳ  絶縁膜、ＣＩＴ  共通電極、ＡＦ  配向膜、ＵＰＡＳ  上層絶縁膜、ＰＯＬ１  第１の偏光板、ＧＢ２  第２の透光性基板、ＣＦ  カラーフィルタ、ＢＭ  ブラックマトリクス、ＯＣ  オーバコート層、ＰＯＬ２  第２の偏光板、Ｖｃｏｍ  共通電圧。
【図１】
2019158997.tif 000003
【図２】
2019158997.tif 000004
【図３】
2019158997.tif 000005
【図４】
2019158997.tif 000006