(57)【要約】【課題】インダクタンスの低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、枠体と、枠体の中に設けられた基板と、基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、枠体の外に第１の方向に設けられた第１の第一極端子と、枠体の外に第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が枠体の中に設けられた板状の第一極電極と、枠体の外に第１の方向に設けられた第１の第二極端子と、枠体の外に第２の方向に設けられた第２の第二極端子を有し、一部が枠体の中に設けられ、第一極電極に対向して設けられた板状の第二極電極と、を備える。【選択図】図１
2019169609.tif 000002
【特許請求の範囲】
【請求項１】
枠体と、
前記枠体の中に設けられた基板と、
前記基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、
前記枠体の外に第１の方向に設けられた第１の第一極端子と、前記枠体の外に前記第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が前記枠体の中に設けられた板状の第一極電極と、
前記枠体の外に前記第１の方向に設けられた第１の第二極端子と、前記枠体の外に前記第２の方向に設けられた第２の第二極端子を有し、一部が前記枠体の中に設けられ、前記第一極電極に対向して設けられた板状の第二極電極と、
を備えた半導体装置。
【請求項２】
前記基板の上に設けられ、第２の上部電極と、第２の下部電極と、第２のゲート電極と、を有する第２の半導体チップと、
前記枠体の外に設けられた出力端子を、更に備え、
前記第一極電極が前記第１の上部電極に電気的に接続され、
前記第二極電極が前記第２の下部電極に電気的に接続され、
前記出力端子が前記第１の下部電極及び前記第２の上部電極に電気的に接続された請求項１記載の半導体装置。
【請求項３】
前記第一極電極が、前記枠体の前記第１の方向と垂直な第３の方向に設けられた第３の第一極端子と、前記枠体の外に前記第３の方向と反対方向の第４の方向に設けられた第４の第一極端子を有し、
前記第二極電極が、前記枠体の前記第３の方向に設けられた第３の第二極端子と、前記枠体の外に前記第４の方向に設けられた第４の第二極端子を有する請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第一極電極及び前記第二極電極の少なくともいずれか一方が、ストライプパターン又はメッシュパターンを有する請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第一極電極と前記第二極電極との間に、シリコーンゲルよりも誘電率の高い絶縁層が設けられた請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記枠体が、前記第１の方向に凸部、前記第２の方向に凹部を有し、前記第１の第一極端子及び前記第１の第二極端子が前記凸部に設けられ、前記第２の第一極端子及び前記第２の第二極端子が前記凹部に設けられた請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第１の第一極端子と前記第２の第一極端子は、前記基板の法線を法線とする異なる２つの平面内に存在し、前記第１の第二極端子と前記第２の第二極端子は、前記基板の法線を法線とする異なる２つの平面内に存在する請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記枠体の中にシリコーンゲルが充填された請求項１ないし請求項７いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
パワー半導体モジュールでは、例えば、金属基板の上に、絶縁基板を間に挟んで複数のパワー半導体チップが実装される。パワー半導体チップは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、又は、ダイオードである。
【０００３】
パワー半導体モジュールを、複数個接続することで、例えば、インバータ回路等の回路システムが構成される。パワー半導体モジュールを用いた回路システムのインダクタンスが大きいと、スイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールを用いた回路システムのインダクタンスを低減することが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第６１１２０７３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、インダクタンスの低減が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置は、枠体と、前記枠体の中に設けられた基板と、前記基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、前記枠体の外に第１の方向に設けられた第１の第一極端子と、前記枠体の外に前記第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が前記枠体の中に設けられた板状の第一極電極と、前記枠体の外に前記第１の方向に設けられた第１の第二極端子と、前記枠体の外に前記第２の方向に設けられた第２の第二極端子を有し、一部が前記枠体の中に設けられ、前記第一極電極に対向して設けられた板状の第二極電極と、を備える。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式上面図。
【図２】第１の実施形態の半導体装置の模式上面図。
【図３】第１の実施形態の半導体装置の模式断面図。
【図４】第１の実施形態の半導体装置の等価回路図。
【図５】第１の実施形態の半導体装置の作用及び効果の説明図。
【図６】第２の実施形態の半導体装置の模式上面図。
【図７】第２の実施形態の半導体装置の模式上面図。
【図８】第２の実施形態の半導体装置の作用及び効果の説明図。
【図９】第３の実施形態の半導体装置の模式上面図。
【図１０】第４の実施形態の半導体装置の模式断面図。
【図１１】第５の実施形態の半導体装置の模式図。
【図１２】第５の実施形態の半導体装置の作用及び効果の説明図。
【発明を実施するための形態】
【０００８】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【０００９】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１０】
（第１の実施形態）
第１の実施形態の半導体装置は、枠体と、枠体の中に設けられた基板と、基板の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、枠体の外に第１の方向に設けられた第１の第一極端子と、枠体の外に第１の方向と反対方向の第２の方向に設けられた第２の第一極端子を有し、一部が枠体の中に設けられた板状の第一極電極と、枠体の外に第１の方向に設けられた第１の第二極端子と、枠体の外に第２の方向に設けられた第２の第二極端子を有し、一部が枠体の中に設けられ、第一極電極に対向して設けられた板状の第二極電極と、を備える。
【００１１】
図１、図２は、第１の実施形態の半導体装置の模式上面図である。図３は、第１の実施形態の半導体装置の模式断面図である。図４は、第１の実施形態の半導体装置の等価回路図である。以下、第一極が負極（Ｎ極）、第二極が正極（Ｐ極）である場合を例に説明する。
【００１２】
第１の実施形態の半導体装置は、パワー半導体モジュール１００である。図４に示すように、第１の実施形態のパワー半導体モジュール１００は、２個のＭＯＳＦＥＴが直列に接続されている。第１の実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、第１の実施形態のパワー半導体モジュール１００を３個用いることにより３相インバータ回路を構成できる。
【００１３】
第１の実施形態のパワー半導体モジュール１００は、樹脂ケース１０（枠体）、蓋１２、Ｎ電極１４（第一極電極）、第１のＮ端子１４ａ（第１の第一極端子）、第２のＮ端子１４ｂ（第２の第一極端子）、Ｐ電極１６（第二極電極）、第１のＰ端子１６ａ（第１の第二極端子）、第２のＰ端子１６ｂ（第２の第二極端子）、第１のＡＣ出力端子１８ａ（出力端子）、第２のＡＣ出力端子１８ｂ、金属基板２２、絶縁基板２４（基板）、第１の金属層２６、第２の金属層２８、第３の金属層３０、ＭＯＳＦＥＴ３８（第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、第１の金属プラグ５２、第２の金属プラグ５４を備える。
【００１４】
図１（ａ）は、パワー半導体モジュール１００の上面図である。図１（ｂ）は、パワー半導体モジュール１００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。
【００１５】
図２（ａ）は、パワー半導体モジュール１００から蓋１２、Ｐ電極１６（第二極電極）、及び、シリコーンゲル４４を除いた状態の上面図である。図２（ｂ）は、パワー半導体モジュール１００から蓋１２、Ｐ電極１６、Ｎ電極１４、ＡＣ出力端子１８、及び、シリコーンゲル４４を除いた状態の上面図である。  
【００１６】
図３（ａ）は、図１（ａ）に示すＡＡ’方向の断面図である。図３（ｂ）は、図１（ａ）に示すＢＢ’方向の断面図である。図３（ｃ）は、図１（ａ）に示すＣＣ’方向の断面図である。
【００１７】
金属基板２２は、例えば、銅である。例えば、半導体モジュールを製品に実装する際、金属基板２２の裏面には、図示しない放熱板が接続される。
【００１８】
樹脂ケース１０は、金属基板２２の周囲に設けられる。樹脂ケース１０の上には蓋１２が設けられる。また、半導体モジュールの内部には、封止材としてシリコーンゲル４４が充填されている。樹脂ケース１０、金属基板２２、蓋１２、及びシリコーンゲル４４は、半導体モジュール内の部材を保護又は絶縁する機能を有する。
【００１９】
絶縁基板２４は、樹脂ケース１０の中に設けられる。絶縁基板２４は、金属基板２２の上に設けられる。絶縁基板２４は、金属基板２２と、第１の金属層２６、第２の金属層２８、及び、第３の金属層３０を絶縁する機能を有する。絶縁基板２４は、樹脂中に、例えば、窒化ホウ素などで形成される熱伝導率の高いフィラ―を含有する。絶縁基板２４は、例えば、高熱伝導材である窒化アルミニウム（ＡｌＮ）である。
【００２０】
第１の金属層２６、第２の金属層２８、及び、第３の金属層３０は、絶縁基板２４上に設けられる。第１の金属層２６、第２の金属層２８、及び、第３の金属層３０は、例えば、銅である。
【００２１】
ＭＯＳＦＥＴ３８は、第１の金属層２６の上に設けられる。ＭＯＳＦＥＴ３８は、例えば、半田やＡｇナノ粒子を用いて、第１の金属層２６に接続される。ＭＯＳＦＥＴ３８は、上面にソース電極３８ａ（第１の上部電極）、及び、ゲート電極３８ｃ（第１のゲート電極）、下面にドレイン電極３８ｂ（第１の下部電極）を有する。
【００２２】
ＭＯＳＦＥＴ４０は、第２の金属層２８の上に設けられる。ＭＯＳＦＥＴ３８は、例えば、半田やＡｇナノ粒子を用いて、第２の金属層２８に接続される。ＭＯＳＦＥＴ４０は、上面にソース電極４０ａ（第２の上部電極）、及び、ゲート電極４０ｃ（第２のゲート電極）、下面にドレイン電極４０ｂ（第２の下部電極）を有する。
【００２３】
ＭＯＳＦＥＴ３８、ＭＯＳＦＥＴ４０は、例えば、炭化珪素（ＳｉＣ）、シリコン（Ｓｉ）又は窒化ガリウム（ＧａＮ）などの化合物半導体を用いた半導体チップである。
【００２４】
Ｎ電極１４は、板状である。Ｎ電極１４は、第１のＮ端子１４ａと第２のＮ端子１４ｂを有する。Ｎ電極１４の一部は、樹脂ケース１０の中に設けられる。Ｎ電極１４の一部は、シリコーンゲル４４に囲まれる。
【００２５】
第１のＮ端子１４ａは、樹脂ケース１０の外に設けられる。第１のＮ端子１４ａは、樹脂ケース１０に対し、第１の方向に設けられる。
【００２６】
第２のＮ端子１４ｂは、樹脂ケース１０の外に設けられる。第２のＮ端子１４ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
【００２７】
第１のＮ端子１４ａと第２のＮ端子１４ｂは、絶縁基板２４の法線を法線とする異なる２つの平面内に存在する。例えば、第１のＮ端子１４ａは図３（ａ）に示す平面Ｐ１内に存在し、第２のＮ端子１４ｂは、図３（ａ）に示す平面Ｐ２内に存在する。平面Ｐ１と平面Ｐ２とは異なる平面である。言い換えれば、第１のＮ端子１４ａと第２のＮ端子１４ｂは、絶縁基板２４から異なる高さに設けられる。
【００２８】
Ｎ電極１４は、金属プラグ５２により第３の金属層３０に電気的に接続される。
【００２９】
Ｐ電極１６は、板状である。Ｐ電極１６は、第１のＰ端子１６ａと第２のＰ端子１６ｂを有する。Ｐ電極１６の一部は、樹脂ケース１０の中に設けられる。Ｐ電極１６の一部は、シリコーンゲル４４に囲まれる。
【００３０】
第１のＰ端子１６ａは、樹脂ケース１０の外に設けられる。第１のＰ端子１６ａは、樹脂ケース１０に対し、第１の方向に設けられる。
【００３１】
第２のＰ端子１６ｂは、樹脂ケース１０の外に設けられる。第２のＰ端子１６ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
【００３２】
第１のＰ端子１６ａと第２のＰ端子１６ｂは、絶縁基板２４の法線を法線とする異なる２つの平面内に存在する。例えば、第１のＰ端子１６ａは図３（ｂ）に示す平面Ｐ３内に存在し、第２のＰ端子１６ｂは、図３（ｂ）に示す平面Ｐ４内に存在する。平面Ｐ３と平面Ｐ４とは異なる平面である。言い換えれば、第１のＰ端子１６ａと第２のＰ端子１６ｂは、絶縁基板２４から異なる高さに設けられる。なお、例えば、平面Ｐ３及び平面Ｐ４は、平面Ｐ１及び平面Ｐ２と異なる平面である。
【００３３】
Ｐ電極１６は、金属プラグ５４により第２の金属層２８に電気的に接続される。金属プラグ５４は、Ｎ電極１４を貫通する。
【００３４】
Ｐ電極１６の少なくとも一部は、Ｎ電極１４の少なくとも一部に対向する。Ｎ電極１４とＰ電極１６は、平行に対向する領域を有する。言い換えれば、Ｎ電極１４の一部とＰ電極の一部は、平行平板である。
【００３５】
Ｐ電極１６には外部から、例えば、正電圧が印加される。Ｎ電極には外部から、例えば、負電圧が印加される。
【００３６】
第１のＡＣ出力端子１８ａは、樹脂ケース１０の外に設けられる。第１のＡＣ出力端子１８ａは、樹脂ケース１０に対し、第１の方向と直交する第３の方向に設けられる。
【００３７】
第２のＡＣ出力端子１８ｂは、樹脂ケース１０の外に設けられる。第２のＡＣ出力端子１８ｂは、樹脂ケース１０に対し、第３の方向と反対方向の第４の方向に設けられる。
【００３８】
半導体モジュール１００は、例えば、図示しない第１のゲート端子、及び、第２のゲート端子を備える。第１のゲート端子は、例えば、ゲート電極３８ｃに電気的に接続される。第２のゲート端子は、例えば、ゲート電極４０ｃに電気的に接続される。
【００３９】
Ｎ電極１４、Ｐ電極１６、第１のＡＣ出力端子１８ａ、第２のＡＣ出力端子１８ｂ、第１のゲート端子、第２のゲート端子は、金属である。Ｎ電極１４、Ｐ電極１６、第１のＡＣ出力端子１８ａ、第２のＡＣ出力端子１８ｂ、第１のゲート端子、第２のゲート端子は、例えば、銅又は銅合金である。
【００４０】
ＭＯＳＦＥＴ３８のソース電極３８ａは、ボンディングワイヤ４２により、第３の金属層３０に接続される。Ｎ電極１４は、金属プラグ５２、第３の金属層３０、及び、ボンディングワイヤ４２を介してソース電極３８ａに電気的に接続される。
【００４１】
Ｐ電極１６は、金属プラグ５４、及び、第２の金属層２８を介して、ドレイン電極４０ｂに電気的に接続される。
【００４２】
第１のＡＣ出力端子１８ａ、及び、第２のＡＣ出力端子１８ｂは図示しないボンディングワイヤ、第１の金属層２６を介して、ドレイン電極３８ｂ及びソース電極４０ａに接続される。
【００４３】
次に、第１の施形態の半導体装置の作用及び効果について説明する。
【００４４】
パワー半導体モジュールを、複数個接続することで、例えば、インバータ回路等の回路システムが構成される。パワー半導体モジュールを用いた回路システムのインダクタンスが大きいと、半導体チップのスイッチングのオフ動作を高速で行う際に、サージ電圧と称される過電圧が発生する。サージ電圧を考慮して、半導体チップの耐圧を高く設計すると、半導体チップのオン抵抗が増大し回路システムの導通損失が大きくなるという問題が生ずる。また、オフ動作の時間を長くすることで、サージ電圧は低減できるが、回路システムのスイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールを用いた回路システムのインダクタンスを低減することが望まれる。
【００４５】
例えば、１モジュールでハーフブリッジ回路を構成できる、「２ｉｎ１」タイプのパワー半導体モジュールを、３個並列に接続することにより、３相インバータ回路を構成できる。この場合、それぞれのパワー半導体モジュールの端子間を、バスバーを用いて接続することになる。この場合、パワー半導体モジュールの内部のインダクタンスに加え、バスバーのインダクタンスも加わり、パワー半導体モジュールを用いた回路システムのインダクタンスが増大する。
【００４６】
図５は、第１の実施形態の半導体装置の作用及び効果の説明図である。図５（ａ）は、３個のパワー半導体モジュール１００を並列に接続した場合の模式上面図である。図５（ｂ）は、３個のパワー半導体モジュール１００を並列に接続した場合の模式断面図である。図５（ｂ）は、図３（ａ）に相当する断面図である。
【００４７】
パワー半導体モジュール１００は、樹脂ケース１０の両側にＮ電極１４の端子を有する。すなわち、樹脂ケース１０の両側に第１のＮ端子１４ａと第２のＮ端子１４ｂを有する。また、パワー半導体モジュール１００は、樹脂ケース１０の両側にＰ電極１６の端子を有する。すなわち、樹脂ケース１０の両側に第１のＰ端子１６ａと第２のＰ端子１６ｂを有する。
【００４８】
図５に示すように、隣接するパワー半導体モジュール１００の第１のＮ端子１４ａと第２のＮ端子１４ｂを接続し、第１のＰ端子１６ａと第２のＰ端子１６ｂを接続することが可能となる。したがって、パワー半導体モジュールの端子間を、バスバーを用いずに接続することが可能となる。よって、パワー半導体モジュールを用いた回路システムのインダクタンスが低減する。
【００４９】
なお、隣接するパワー半導体モジュール１００の端子同士の接続は、例えば、図示しない接続用ネジを用いて行うことが可能である。
【００５０】
配線のインダクタンスには、自己誘導による自己インダクタンスと相互誘導による相互インダクタンスがある。配線のインダクタンスは、自己インダクタンスと相互インダクタンスの和になる。例えば、Ｎ電極１４とＰ電極１６のインダクタンスは、Ｎ電極１４とＰ電極１６のそれぞれの自己インダクタンスと、Ｎ電極１４とＰ電極１６の相互誘導に伴う相互インダクタンスがある。
【００５１】
パワー半導体モジュール１００は、Ｎ電極１４とＰ電極１６の一部が、平行平板となっている。このため、相互インダクタンスは、自己インダクタンスを打ち消す方向に作用する。このため、Ｎ電極１４とＰ電極１６のインダクタンスが低減する。したがって、パワー半導体モジュール１００の内部のインダクタンスも低減する。よって、パワー半導体モジュール１００を用いた回路システムのインダクタンスが低減する。
【００５２】
以上、第１の実施形態によれば、パワー半導体モジュール１００の接続にバスバーが不要となり、パワー半導体モジュール１００を用いた回路システムのインダクタンスを低減することが可能となる。また、Ｎ電極１４とＰ電極１６の一部を、平行平板とすることにより、パワー半導体モジュール１００を用いた回路システムのインダクタンスを低減することが可能となる。
【００５３】
（第２の実施形態）
第２の実施形態の半導体装置は、第一極電極が、枠体の第１の方向と垂直な第３の方向に設けられた第３の第一極端子と、枠体の外に第３の方向と反対方向の第４の方向に設けられた第４の第一極端子を有し、第二極電極が、枠体の第１の方向と垂直な第３の方向に設けられた第３の第二極端子と、枠体の外に第３の方向と反対方向の第４の方向に設けられた第４の第二極端子を有する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【００５４】
図６、図７は、第２の実施形態の半導体装置の模式上面図である。
【００５５】
第２実施形態のパワー半導体モジュール２００は、樹脂ケース１０（枠体）、蓋１２、Ｎ電極１４（第一極電極）、第１のＮ端子１４ａ（第１の第一極端子）、第２のＮ端子１４ｂ（第２の第一極端子）、第３のＮ端子１４ｃ（第３の第一極端子）、第４のＮ端子１４ｄ（第４の第一極端子）、Ｐ電極１６（第二極電極）、第１のＰ端子１６ａ（第１の第二極端子）、第２のＰ端子１６ｂ（第２の第二極端子）、第３のＰ端子１６ｃ（第３の第二極端子）、第４のＰ端子１６ｄ（第４の第二極端子）、第１のＡＣ出力端子１８ａ（出力端子）、第２のＡＣ出力端子１８ｂ、第３のＡＣ出力端子１８ｃ、第４のＡＣ出力端子１８ｄ、金属基板２２、絶縁基板２４（基板）、第１の金属層２６、第２の金属層２８、第３の金属層３０、ＭＯＳＦＥＴ３８（第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、第１の金属プラグ５２、第２の金属プラグ５４を備える。
【００５６】
図６は、パワー半導体モジュール２００の上面図である。図７（ａ）は、パワー半導体モジュール２００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。図７（ｂ）は、パワー半導体モジュール２００から蓋１２、Ｐ電極１６（第二極電極）、及び、シリコーンゲル４４を除いた状態の上面図である。
【００５７】
Ｎ電極１４は、板状である。Ｎ電極１４は、第１のＮ端子１４ａ、第２のＮ端子１４ｂ、第３のＮ端子１４ｃ、第４のＮ端子１４ｄを有する。Ｎ電極１４の一部は、樹脂ケース１０の中に設けられる。Ｎ電極１４の一部は、シリコーンゲル４４に囲まれる。
【００５８】
第１のＮ端子１４ａは、樹脂ケース１０の外に設けられる。第１のＮ端子１４ａは、樹脂ケース１０に対し、第１の方向に設けられる。
【００５９】
第２のＮ端子１４ｂは、樹脂ケース１０の外に設けられる。第２のＮ端子１４ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
【００６０】
第３のＮ端子１４ｃは、樹脂ケース１０の外に設けられる。第３のＮ端子１４ｃは、樹脂ケース１０に対し、第１の方向と垂直な第３の方向に設けられる。
【００６１】
第４のＮ端子１４ｄは、樹脂ケース１０の外に設けられる。第４のＮ端子１４ｄは、樹脂ケース１０に対し、第３の方向と反対方向の第４の方向に設けられる。
【００６２】
Ｐ電極１６は、板状である。Ｐ電極１６は、第１のＰ端子１６ａ、第２のＰ端子１６ｂ、第３のＰ端子１６ｃ、第４のＰ端子１６ｄを有する。Ｐ電極１６の一部は、樹脂ケース１０の中に設けられる。Ｐ電極１６の一部は、シリコーンゲル４４に囲まれる。
【００６３】
第１のＰ端子１６ａは、樹脂ケース１０の外に設けられる。第１のＰ端子１６ａは、樹脂ケース１０に対し、第１の方向に設けられる。
【００６４】
第２のＰ端子１６ｂは、樹脂ケース１０の外に設けられる。第２のＰ端子１６ｂは、樹脂ケース１０に対し、第１の方向と反対方向の第２の方向に設けられる。
【００６５】
第３のＰ端子１６ｃは、樹脂ケース１０の外に設けられる。第３のＰ端子１６ｃは、樹脂ケース１０に対し、第１の方向と垂直な第３の方向に設けられる。
【００６６】
第４のＰ端子１６ｄは、樹脂ケース１０の外に設けられる。第４のＰ端子１６ｄは、樹脂ケース１０に対し、第３の方向と反対方向の第４の方向に設けられる。
【００６７】
図８は、第２の実施形態の半導体装置の作用及び効果の説明図である。図８は、３個のパワー半導体モジュール２００を並べて接続した場合の模式上面図である。  
【００６８】
図８に示すように、パワー半導体モジュール２００は、第１の方向、第２の方向、第３の方向、第４の方向のいずれの方向にも、バスバーを用いずに接続することが可能である。したがって、パワー半導体モジュール２００を用いた回路システムのレイアウトの自由度が向上する。
【００６９】
なお、第１のＡＣ出力端子１８ａと第２のＡＣ出力端子１８ｂ、又は、第３のＡＣ出力端子１８ｃと第４のＡＣ出力端子１８ｄに関しては、パワー半導体モジュール２００を接続する際に、例えば、互いに接触しないように高さを調整することが可能である。
【００７０】
以上、第２の実施形態によれば、第１の実施形態と同様の効果に加え、パワー半導体モジュール２００を用いた回路システムのレイアウトの自由度が向上する。
【００７１】
（第３の実施形態）
第３の実施形態の半導体装置は、第一極電極及び第二極電極の少なくともいずれか一方が、ストライプパターン又はメッシュパターンを有する点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【００７２】
図９は、第３の実施形態の半導体装置の模式上面図である。図９は、パワー半導体モジュール３００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。
【００７３】
図９（ａ）のＰ電極１６はストライプ状のパターンを有する。図９（ｂ）のＰ電極１６はメッシュ状のパターンを有する。
【００７４】
なお、図示はしないが、Ｎ電極１４が、ストライプ状のパターン、又は、メッシュ状のパターンを有する構成とすることも可能である。
【００７５】
パワー半導体モジュール３００は、Ｎ電極１４及びＰ電極１６の少なくともいずれか一方が、ストライプ状のパターン、又は、メッシュ状のパターンを有する。これにより、温度変化に伴って生ずる応力を低減することが可能となる。具体的には、樹脂ケース１０の内部の応力や、端子の接続部での応力が低減できる。したがって、パワー半導体モジュール３００を用いた信頼性の高い回路システムが実現できる。
【００７６】
以上、第３の実施形態によれば、第１の実施形態と同様の効果に加え、パワー半導体モジュール３００を用いた回路システムの信頼性が向上する。
【００７７】
（第４の実施形態）
第４の実施形態の半導体装置は、第一極電極と第二極電極との間に、シリコーンゲルよりも誘電率の高い絶縁層が設けられる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【００７８】
図１０は、第４の実施形態の半導体装置の模式断面図である。図１０は、第１の実施形態の図３（ｃ）に相当する断面図である。
【００７９】
パワー半導体モジュール４００は、Ｎ電極１４とＰ電極１６との間に、シリコーンゲルよりも誘電率の高い絶縁層６０が設けられている。絶縁層６０は、例えば、フッ素樹脂、ポリイミド、エポキシ樹脂である。
【００８０】
パワー半導体モジュール４００は、Ｎ電極１４とＰ電極１６との間に、シリコーンゲルよりも誘電率の高い絶縁層６０を設けることで、パワー半導体モジュール４００の内部のインダクタンスを低減できる。したがって、パワー半導体モジュール４００を用いた回路システムのインダクタンスを低減できる。
【００８１】
以上、第４の実施形態によれば、第１の実施形態と比較し、更にパワー半導体モジュール４００を用いた回路システムのインダクタンスを低減することが可能となる。
【００８２】
（第５の実施形態）
第５の実施形態の半導体装置は、枠体が、第１の方向に凸部、第２の方向に凹部を有し、第１の第一極端子及び第１の第二極端子が凸部に設けられ、第２の第一極端子及び第２の第二極端子が凹部に設けられる点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、記述を省略する。
【００８３】
第５の実施形態のパワー半導体モジュール５００は、樹脂ケース１０（枠体）、蓋１２、Ｎ電極１４（第一極電極）、第１のＮ端子１４ａ（第１の第一極端子）、第２のＮ端子１４ｂ（第２の第一極端子）、Ｐ電極１６（第二極電極）、第１のＰ端子１６ａ（第１の第二極端子）、第２のＰ端子１６ｂ（第２の第二極端子）、第１のＡＣ出力端子１８ａ（出力端子）、第２のＡＣ出力端子１８ｂ、金属基板２２、絶縁基板２４（基板）、第１の金属層２６、第２の金属層２８、第３の金属層３０、ＭＯＳＦＥＴ３８（第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、電極間絶縁層５０（絶縁層）、第１の金属プラグ５２、第２の金属プラグ５４を備える。
【００８４】
図１１は、第５の実施形態の半導体装置の模式図である。図１１（ａ）は、パワー半導体モジュール５００の上面図である。図１１（ｂ）は、図１１（ａ）のＤＤ’断面図である。
【００８５】
樹脂ケース１０は、凸部１０ａ及び凹部１０ｂを有する。凸部１０ａは、樹脂ケース１０の第１の方向に設けられる。凹部１０ｂは、樹脂ケース１０の第２の方向に設けられる。
【００８６】
凸部１０ａに第１のＮ端子１４ａ及び第１のＰ端子１６ａが設けられる。また、凹部１０ｂに第２のＮ端子１４ｂ及び第２のＰ端子１６ｂが設けられる。
【００８７】
図１２は、第５の実施形態の半導体装置の作用及び効果の説明図である。図１２（ａ）は、３個のパワー半導体モジュール５００を並べて接続した場合の模式上面図である。図１２（ｂ）は、３個のパワー半導体モジュール５００を並列に接続した場合の模式断面図である。図１２（ｂ）は、図１１（ｂ）に相当する断面図である。  
【００８８】
半導体モジュールには、回路システム内で端子の空間的な絶縁が必要となる。例えば、半導体モジュールの下面が固定される部材と第１のＮ端子１４ａとの間の絶縁のために、一定の絶縁距離（図１２（ｂ）中のｄ）が必要である。半導体モジュールに要求される耐圧が高くなると、絶縁距離ｄも大きくする必要がある。このため、半導体モジュールの高さ（図１２（ｂ）中のｈ）も高くなり、半導体モジュールを用いた回路システムの大きさが大きくなってしまうという問題がある。
【００８９】
パワー半導体モジュール５００を接続した場合、図１２（ｂ）に示すように、凹部１０ｂに、隣接するパワー半導体モジュール５００の凸部１０ａがはめ込まれる。したがって、例えば、第１のＮ端子１４ａと、半導体モジュールの下面が固定される部材との間の樹脂ケース１０の間の絶縁距離が長くなる。すなわち、第１のＮ端子１４ａと、半導体モジュールの下面が固定される部材との間には、樹脂ケース１０が存在するため、空間が存在しなくなり、第１のＮ端子１４ａの実効的な絶縁距離が長くなる。第２のＮ端子１４ｂ、第１のＰ端子１６ａ、第２のＰ端子１６ｂについても同様に実効的な絶縁距離が長くなる。
【００９０】
したがって、パワー半導体モジュール５００の絶縁耐圧が向上する。言い換えれば、絶縁距離ｄを短くして、半導体モジュール５００の高さｈを低くしても、所望の耐圧が実現できる。よって、半導体モジュール５００を用いた回路システムの小型化が可能である。
【００９１】
以上、第５の実施形態によれば、第１の実施形態と同様の効果に加え、半導体モジュール５００を用いた回路システムの小型化が可能である。
【００９２】
第１ないし第５の実施形態では、半導体モジュールとして、「２ｉｎ１」タイプのモジュールを例に説明したが、半導体モジュールの構成を「２ｉｎ１」タイプのモジュール以外の構成とすることも可能である。
【００９３】
第１ないし第５の実施形態では、半導体チップとしてＭＯＳＦＥＴを用いる場合を例に説明したが、半導体チップはこれらに限定されるものではない。例えば、ＩＧＢＴ、ＳＢＤ（Ｓｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）、ＰＩＮダイオードなど、その他のトランジスタやダイオードを適用することも可能である。また、トランジスタとダイオードの組み合わせを適用することも可能である。
【００９４】
第１ないし第５の実施形態では、パワー半導体モジュール内に２個の半導体チップが設けられる形態を例に説明したが、例えば、３個以上の半導体チップが設けられても構わない。
【００９５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９６】
１０      樹脂ケース（枠体）
１０ａ    凸部
１０ｂ    凹部
１４      Ｎ電極（第一極電極）
１４ａ    第１のＮ端子（第１の第一極端子）
１４ｂ    第２のＮ端子（第２の第一極端子）
１４ｃ    第３のＮ端子（第３の第一極端子）
１４ｄ    第４のＮ端子（第４の第一極端子）
１６      Ｐ電極（第二極電極）
１６ａ    第１のＰ端子（第１の第二極端子）
１６ｂ    第２のＰ端子（第２の第二極端子）
１６ｃ    第３のＰ端子（第３の第二極端子）
１６ｄ    第４のＰ端子（第４の第二極端子）
１８ａ    第１のＡＣ出力端子（出力端子）
２４      絶縁基板（基板）
３８      ＭＯＳＦＥＴ（第１の半導体チップ）
３８ａ    ソース電極（第１の上部電極）
３８ｂ    ドレイン電極（第１の下部電極）
３８ｃ    ゲート電極（第１のゲート電極）
４０      ＭＯＳＦＥＴ（第２の半導体チップ）
４０ａ    ソース電極（第２の上部電極）
４０ｂ    ドレイン電極（第２の下部電極）
４０ｃ    ゲート電極（第２のゲート電極）
４４      シリコーンゲル
６０      絶縁層
１００    パワー半導体モジュール（半導体装置）
２００    パワー半導体モジュール（半導体装置）
３００    パワー半導体モジュール（半導体装置）
４００    パワー半導体モジュール（半導体装置）
５００    パワー半導体モジュール（半導体装置）
Ｐ１      平面
Ｐ２      平面
Ｐ３      平面
Ｐ４      平面
【図１】
2019169609.tif 000003
【図２】
2019169609.tif 000004
【図３】
2019169609.tif 000005
【図４】
2019169609.tif 000006
【図５】
2019169609.tif 000007
【図６】
2019169609.tif 000008
【図７】
2019169609.tif 000009
【図８】
2019169609.tif 000010
【図９】
2019169609.tif 000011
【図１０】
2019169609.tif 000012
【図１１】
2019169609.tif 000013
【図１２】
2019169609.tif 000014