(57)【要約】【課題】信頼性の高い、酸化物半導体を用いたＴＦＴ有する表示装置を実現する。【解決手段】酸化物半導体１０８による第１の薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置であって、前記酸化物半導体１０８の一方の面には酸化シリコンによる第１のゲート絶縁膜１０７が形成され、前記酸化物半導体１０８の他方の面には酸化シリコンによる第２のゲート絶縁膜１０９が形成され、前記第１のゲート絶縁膜１０７の膜厚が前記第２のゲート絶縁膜１０９よりも大きく、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃の条件で測定した場合の単位面積当たりの酸素放出量が、前記第１のゲート絶縁膜の方が、前記第２のゲート絶縁膜よりも大きいことを特徴とする表示装置。【選択図】図４
2019129281.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体による第１の薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置であって、
前記酸化物半導体の一方の側には酸化シリコンによる第１の絶縁膜が形成され、前記酸化物半導体の他方の側には酸化シリコンによる第２の絶縁膜が形成され、
前記第１の絶縁膜の膜厚が前記第２の絶縁膜よりも大きく、
ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃の条件で測定した場合の単位面積当たりの酸素放出量が、前記第１の絶縁膜の方が、前記第２の絶縁膜よりも大きいことを特徴とする表示装置。
【請求項２】
前記第１の絶縁膜からの前記酸素放出量は、１．０×１０１４分子/ｃｍ２以上であることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第２の絶縁膜からの前記酸素放出量は、１．５×１０１３分子/ｃｍ２以下であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１の絶縁膜の膜厚が前記第２の絶縁膜の膜厚の２倍以上であることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記第１の絶縁膜の厚さは、２００ｎｍ以上であることを特徴とする請求項１に記載の表示装置。
【請求項６】
前記第１の絶縁膜の側には、第１のゲート電極が形成され、前記第２の絶縁膜の側には、第２のゲート電極が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記第１の絶縁膜と前記第１のゲート電極の間に、窒化シリコンによる絶縁膜が形成されていることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記第２の絶縁膜は、前記酸化物半導体のチャネル部分と重複して形成され、前記酸化物半導体のドレインおよびソースには形成されていないことを特徴する請求項１に記載の表示装置。
【請求項９】
前記第２の絶縁膜は、前記酸化物半導体よりも前記基板から離れた側に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記第２の絶縁膜は、前記酸化物半導体よりも前記基板に近い側に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１１】
前記基板にはさらにポリシリコンによる第２の薄膜トランジスタが形成され、
平面で視て、前記第２の薄膜トランジスタは、前記第１の薄膜トランジスタとは別な場所に形成され、断面で視て、前記第１の薄膜トランジスタは、前記第１の薄膜トランジスタよりも前記基板に近く形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１２】
前記第２の薄膜トランジスタは、第３のゲート電極を有し、前記第３のゲート電極は、前記第１のゲート電極と同じ材料で、かつ、同じ層の上に形成されていることを特徴とする請求項６に記載の表示装置。
【請求項１３】
前記第１の絶縁膜と前記第１のゲート電極の間には、窒化シリコンで形成される絶縁膜が形成されていることを特徴とする請求項６に記載の表示装置。
【請求項１４】
酸化物半導体による薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置の製造方法であって、
前記酸化物半導体の一方の面に酸化シリコンによる第１の絶縁膜を形成し、前記酸化物半導体の他方の面に酸化シリコンによる第２の絶縁膜を形成し、
前記第１の絶縁膜を構成する酸化シリコンを第１の温度条件を有するＣＶＤによって形成し、前記第２の絶縁膜を構成する酸化シリコンを第２の温度条件を有するＣＶＤによって形成し、前記第２の温度条件は、前記第１の温度条件よりも高いことを特徴とする表示装置の製造方法。
【請求項１５】
前記第１のＣＶＤの温度条件は、２００℃乃至２５０℃であることを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項１６】
前記第２のＣＶＤの温度条件は、３００℃乃至３５０℃であることを特徴とする請求項１４に記載の表示装置の製造方法。
【請求項１７】
ポリシリコンによる第１の薄膜トランジスタと、酸化物半導体による第２の薄膜トランジスタとを有する基板を含む表示装置の製造方法であって、
前記第１の薄膜トランジスタを先に形成し、その後、平面で視て、前記第１の薄膜トランジスタと離れた場所に形成する前記第２の薄膜トランジスタのための第１のゲート絶縁膜を、第１の温度条件によるＣＶＤによって形成し
前記第１のゲート絶縁膜の上に前記酸化物半導体を形成し、
前記酸化物半導体の上に第２のゲート絶縁膜を前記第１の温度条件よりも高い温度の第２の温度条件によるＣＶＤによって形成することを特徴とする表示装置の製造方法。
【請求項１８】
前記第１のＣＶＤの温度条件は、２００℃乃至２５０℃であることを特徴とする請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記第２のＣＶＤの温度条件は、３００℃乃至３５０℃であることを特徴とする請求項１７に記載の表示装置の製造方法。
【請求項２０】
前記第２のＴＦＴには、前記第１のゲート絶縁膜の側に第１のゲート電極を形成し、
前記第１のＴＦＴには、第２のゲート電極を形成し、
前記第１のゲート電極と前記第２のゲート電極は、同じ材料で、同時に形成することを特徴とする請求項１７に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に酸化物半導体を用いたＴＦＴを有する表示装置に関する。
【背景技術】
【０００２】
液晶表示装置や有機ＥＬ表示装置では各画素のスイッチング素子や駆動回路に薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を用いている。ＴＦＴには、ａ-Ｓｉ（非晶質シリコン）、ＬＴＰＳ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ  Ｓｌｉｃｉｏｎ）、あるいは酸化物半導体等が用いられている。
【０００３】
ａ-Ｓｉは移動度が小さいので、これを用いたＴＦＴを周辺駆動回路に使用することには問題がある。ＬＴＰＳは移動度が大きく、これを用いたＴＦＴを周辺駆動回路に使用することが出来るが、画素のスイッチング素子として用いる場合は、リーク電流が大きいという問題がある。酸化物半導体は移動度がａ-Ｓｉよりも大きく、また、リーク電流も小さいが、膜の格子欠陥の制御に関連する信頼性に課題がある。
【０００４】
特許文献１には、ゲート電極を含み酸化物半導体で形成されたＴＦＴ全体を無機絶縁膜、例えば酸化アルミニウム膜、酸化チタン膜、または酸化インジウム膜で覆う構成が記載されている。
【０００５】
特許文献２には、酸化物半導体を用いたＴＦＴの性能を向上させるためにゲート絶縁膜を薄くする場合のトンネル効果によるゲートリークを抑える構成が記載されている。ゲート絶縁膜として、誘電率の高い酸化ハフニウム、酸化タンタル等の高誘電率材料を用いるが、これと積層して、酸化シリコン、窒化シリコン、酸化アルミニウムなどを含む膜を積層することが記載されている。
【０００６】
特許文献３には、酸化物半導体を用いたＴＦＴの特性を安定化するために、酸化物半導体をチャネル部において、無機絶縁膜でサンドイッチする構成が記載されている。この場合の無機絶縁膜として、酸化アルミニウム、酸化チタン、酸化インジウム等が例示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１５４３６号公報
【特許文献２】特開２０１５−９２６３８号公報
【特許文献３】ＷＯ２０１０/０４１６８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
酸化物半導体はリーク電流が小さいため、画素電極の電位変動を抑えることが出来るので、低周波駆動が可能であり、表示領域の消費電力を低減することが出来る。また、酸化物半導体はａ-Ｓｉに比べてキャリアの移動度が１０倍以上高い。したがって、ａ-Ｓｉの場合よりも高速駆動が可能である。
【０００９】
また、酸化物半導体はポリシリコンに比べて、低温で成膜出来る。したがって、ポリイミド等の樹脂を使用した基板の場合にも対応できるという特徴を有している。
【００１０】
酸化物半導体の特性を安定化するためには、酸化物半導体が安定して酸素を保持していることが必要である。このために、酸化物半導体と直接接する酸化シリコン（以後ＳｉＯで代表させる）で形成するゲート絶縁膜から酸素を供給する必要がある。酸素を供給することが出来るＳｉＯ膜は格子欠陥が多い。このようなゲート絶縁膜に対し、ゲート電極から繰り返し、ゲート電圧がＯＮ/ＯＦＦされると、ゲート絶縁膜の膜質が変化し、ＴＦＴの特性が変動する。例えば、スレッショルド電圧が変化する等である。
【００１１】
ゲート絶縁膜の特性を変化させないようにするには、ゲート絶縁膜の格子欠陥を抑えたような、緻密な膜質とすることが必要である。しかし、このような緻密な膜質のＳｉＯからは、酸化物半導体に十分な酸素を供給できないので、酸化物半導体の特性が変化し、結局ＴＦＴの特性が変動する。
【００１２】
したがって、信頼性の高い酸化物半導体を用いたＴＦＴを実現するには、以上で述べたようなジレンマを克服する必要がある。本発明の課題は、以上で述べたようなジレンマを克服し、信頼性の高い酸化物半導体を用いたＴＦＴを実現することである。また、このようなＴＦＴを用いた、表示品質の優れた、信頼性の高い表示装置を実現することである。
【課題を解決するための手段】
【００１３】
本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。
【００１４】
（１）酸化物半導体による第１の薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置であって、前記酸化物半導体の一方の面には酸化シリコンによる第１の絶縁膜が形成され、前記酸化物半導体の他方の面には酸化シリコンによる第２の絶縁膜が形成され、前記第１の絶縁膜の膜厚が前記第２の絶縁膜よりも大きく、ＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）により、質量電荷比Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃の条件で測定した場合の単位面積当たりの酸素放出量が、前記第１の絶縁膜の方が、前記第２の絶縁膜よりも大きいことを特徴とする表示装置。
【００１５】
（２）酸化物半導体による薄膜トランジスタを含む画素が複数形成された表示領域を有する基板を含む表示装置の製造方法であって、前記酸化物半導体の一方の面に酸化シリコンによる第１の絶縁膜を形成し、前記酸化物半導体の他方の面に酸化シリコンによる第２の絶縁膜を形成し、前記第１の絶縁膜を構成する酸化シリコンを第１の温度条件を有するＣＶＤによって形成し、前記第２の絶縁膜を構成する酸化シリコンを第２の温度条件を有するＣＶＤによって形成し、前記第２のＣＶＤの温度条件は、前記第１のＣＶＤの温度条件よりも高いことを特徴とする表示装置の製造方法。
【００１６】
（３）ポリシリコンによる第１の薄膜トランジスタと、酸化物半導体による第２の薄膜トランジスタとを有する基板を含む表示装置の製造方法であって、前記第１の薄膜トランジスタを先に形成し、その後、平面で視て、前記第１の薄膜トランジスタと離れた場所に形成する前記第２の薄膜トランジスタのための第１のゲート絶縁膜を、第１の温度条件によるＣＶＤによって形成し前記第１のゲート絶縁膜の上に前記酸化物半導体を形成し、前記酸化物半導体の上に第２のゲート絶縁膜を前記第１の温度条件よりも高い温度の第２の温度条件によるＣＶＤによって形成することを特徴とする表示装置の製造方法。
【図面の簡単な説明】
【００１７】
【図１】有機ＥＬ表示装置の平面図である。
【図２】有機ＥＬ表示装置の表示領域の断面図である。
【図３】本発明による有機ＥＬ表示装置の表示領域の断面図である。
【図４】本発明によるＴＦＴ及びその付近の断面図である。
【図５】ＴＤＳ測定における、第１のゲート絶縁膜からの酸素放出量である。
【図６】ＴＤＳ測定における、第２のゲート絶縁膜からの酸素放出量である。
【図７】実施例１の第２の形態を示す断面図である。
【図８】実施例１の第３の形態を示す断面図である。
【図９】実施例１の第４の形態を示す断面図である。
【図１０】実施例１の第５の形態を示す断面図である。
【図１１】実施例１の第6月の形態を示す断面図である。
【図１２】実施例２を示す断面図である。
【図１３】実施例２の第２の形態を示す断面図である。
【図１４】実施例２の第３の形態を示す断面図である。
【図１５】実施例２の第４の形態を示す断面図である。
【図１６】液晶表示装置の平面図である。
【図１７】本発明による液晶表示装置の表示領域の断面図である。
【発明を実施するための形態】
【００１８】
折り曲げる、あるいは、湾曲することが可能な液晶表示装置や有機ＥＬ表示装置の実現が期待されている。このような湾曲することが可能な表示装置の基板は、樹脂、例えばポリイミドで形成する。可視光領域で透明となるポリイミド（以下、ポリイミド）は温度が３５０℃を超えると変質するので、ポリイミドを基板とした表示装置のプロセスは３５０℃以下とする必要がある。
【００１９】
従来から使用されているａ-Ｓｉは低温プロセスであるが、移動度が１ｃｍ２/Ｖｓと低く、また、しきい値電圧シフトの制御も難しい。ＬＴＰＳは移動度が高いが高性能なＬＴＰＳＴＦＴを製造するためには、４００℃以上の熱工程が必要である。これに対して、酸化物半導体を用いたＴＦＴは、移動度が約１０ｃｍ２/Ｖｓ程度の特性を３５０℃以下の低温プロセスで取得することが可能である。
【００２０】
本発明は、このような樹脂基板を用いた表示装置にも適用することが出来る。以下に、実施例によって本発明を詳細に説明する。３５０℃以下の
【実施例１】
【００２１】
図１は本発明が適用されるフレキシブル基板１００を有する有機ＥＬ表示装置の平面図である。図１の有機ＥＬ表示装置は、表示領域１０と端子領域３０が存在している。表示領域１０には横方向（ｘ方向）に走査線１１が延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。そして、電源線１３が縦方向に延在し、横方向に配列している。走査線１１と、映像信号線１２または電源線１３で囲まれた領域に画素１４が形成されている。
【００２２】
図１において、表示領域１０以外の部分に端子領域３０が形成され、端子領域３０にはドライバＩＣ３１が搭載されている。映像信号はドライバＩＣ３１においてアレンジされ、表示領域１０に供給される。また、端子領域３０には、有機ＥＬ表示装置に電源や信号を供給するためのフレキシブル配線基板３２が接続している。
【００２３】
図１において、表示領域１０の両側には走査線駆動回路２０が形成されている。また、表示領域１０の上側（ｙ方向上側）には、電流供給領域２１が形成されている。電流は端子領域３０に接続しているフレキシブル配線基板３２から電流バスラインに供給され、電流バスラインは、表示領域１０の上側（ｙ方向の上側）の電流供給領域２１に配線される。そして、電流は、電流供給領域２１から電源線１３によって各画素１４に供給される。表示領域１０のｙ方向下側に配線が集中することを回避するためである。
【００２４】
図２は、図１に示す有機ＥＬ表示装置の表示領域の層構造の例を示す断面図である。図２等はＴＦＴ基板１００に樹脂を用いた場合について説明するが、ＴＦＴ基板１００にガラスを用いた場合も同様である。図２はフレキシブル表示装置であるから、ガラス基板９０は、フレキシブル表示装置が完成した後除去される。つまり、樹脂基板だけでは、プロセスを通すことが出来ないので、製造工程では、ガラス基板の上に有機ＥＬ表示装置の各要素を形成し、有機ＥＬ表示装置が完成した後、レーザアブレーション等によってガラス基板９０が除去される。
【００２５】
図２において、ガラス基板９０の上に樹脂で形成されたＴＦＴ基板１００が形成されている。樹脂にはポリイミドが使用されている。ポリイミドは機械的強度、耐熱性等から、フレキシブル表示装置の基板としては、すぐれた性質を有している。以後、樹脂基板はポリイミド基板として説明する。
【００２６】
ポリアミド酸を含むポリイミド材料は、スリットコーター、ロッドコーターあるいはインクジェット等によって塗布され、焼成されてイミド化して固化する。ポリイミド基板１００の厚さは１０μｍ乃至２０μｍである。図２において、ＴＦＴ基板１００の上に、下地膜１０１が形成されている。ポリイミドからの水分や不純物が半導体層１０８や有機ＥＬ層を汚染することを防止するためである。下地膜１０１は、例えば、酸化シリコン（ＳｉＯ）によって窒化シリコン（ＳｉＮ）をサンドイッチしたような３層の積層膜で形成される。これに加えて、酸化アルミニウム（ＡｌＯｘ）が使用される場合もある。
【００２７】
下地膜１０１の上に半導体層１０８が形成されている。半導体層１０８は例えば酸化物半導体で形成される。酸化物半導体１０８は、ポリイミドの耐熱温度である３５０℃程度の温度で形成することが可能である。酸化物半導体のうち光学的に透明でかつ結晶質でないものをＴＡＯＳ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ＴＡＯＳには、ＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｏｘｉｄｅ）等がある。本発明では、酸化物半導体１０８にＩＧＺＯを用いた例で説明する。
【００２８】
半導体層１０８にはイオンドーピング等によって、ドレイン１０８１、ソース１０８２が形成されている。半導体層１０８を覆ってゲート絶縁膜１０９が形成され、ゲート絶縁膜１０９の上にゲート電極１１０が形成される。ゲート電極１１０は、例えば、ＭｏＷ等で形成されるが、抵抗を小さくしたい場合は、ＡｌをＴｉ等でサンドイッチした構成が用いられる。その後、ゲート電極１１０をマスクにして、Ａｒ原子等のイオンインプランテーションを行い、半導体層１０８に、ドレイン領域１０８１とソース領域１０８２を形成する。半導体層１０８の内、ゲート電極１１０の直下がチャネルとなる。
【００２９】
ゲート絶縁膜１０９は酸化物半導体１０８に酸素を供給する役割を有しており、ＳｉＯで形成されている。酸素を多く含むＳｉＯは格子欠陥を多く含む。ＳｉＯはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）で形成されるが、酸素を放出するようなＳｉＯは、２００℃乃至２５０℃の低温ＣＶＤによって形成される。このような、ゲート絶縁膜１０９は、繰り返し、ゲート電極１１０からのゲート電圧による電界がかかることによって特性が変動しやすい。したがって、ＴＦＴの閾値電圧が変化する等、ＴＦＴの特性変動が問題になる。後で説明する本発明は、この問題を対策するものである。
【００３０】
ゲート電極１１０を覆って層間絶縁膜１１１が形成される。層間絶縁膜１１１の上にドレイン電極１１４とソース電極１１５が形成される。層間絶縁膜１１１およびゲート絶縁膜１０９にスルーホール１３１を形成し、ドレイン電極１１４とドレイン領域１０８１を接続し、スルーホール１３２を形成してソース電極１１５とソース領域１０８２を接続している。
【００３１】
ドレイン電極１１４、ソース電極１１５、層間絶縁膜１１１を覆って有機パッシベーション膜１２０が形成される。有機パッシベーション膜１２０は、アクリル等の透明樹脂またはポリイミドで形成される。有機パッシベーション膜１２０は平坦化膜を兼ねているので、２μｍ乃至４μｍと、厚く形成される。
【００３２】
有機パッシベーション膜１２０の上に、反射膜１２１１とアノード１２１２が積層して形成される。反射膜１２１１とアノード１２１２の積層体を下部電極１２１と呼ぶ。反射膜１２１１は例えば反射率の高い銀で形成され、アノード１２１２はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）で形成される。なお、有機パッシベーション膜１２０にスルーホール１３０を形成して、ソース電極１１５と下部電極１２１を接続している。
【００３３】
下部電極１２１を覆って、バンク１２２が形成される。バンク１２２は、アクリル等の透明樹脂またはポリイミドで形成される。バンク１２２の役割は、下部電極１２１の上に形成される有機ＥＬ層１２３が下部電極１２１の端部によって段切れ生ずることを防止することと、各画素を区画することである。
【００３４】
バンク１２２に形成されたホールに有機ＥＬ層１２３を形成する。有機ＥＬ層１２３は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層等の複数の層で形成され、各層は数ｎｍ〜１００ｎｍ程度の非常に薄い膜である。
【００３５】
有機ＥＬ層１２３を覆って上部電極（カソード）１２４が形成される。カソードは表示領域全面に共通に形成される。カソード１２４は、透明導電膜であるＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等によって形成されるほか、銀等の金属の薄膜で形成される場合もある。
【００３６】
その後、カソード１２４側からの水分の侵入を防止するために、カソード１２４を覆って保護膜１２５を、ＣＶＤを用いてＳｉＮによって形成する。有機ＥＬ層１２３は熱に弱いために保護膜１２５を形成するためのＣＶＤは１００℃程度の低温ＣＶＤによって形成される。保護膜１２５には、この他、機械的な保護のために、アクリル等の透明樹脂膜が積層される場合もある。
【００３７】
トップエミッション型の有機ＥＬ表示装置は、反射電極１２１１が存在しているために、画面は、外光を反射する。これを防止するために、表面に偏光板１２７を配置して、外光による反射を防止している。偏光板１２７は、一方の面に粘着材１２６を有しており、保護膜１２５に圧着することによって、有機ＥＬ表示装置に接着させている。粘着材１２６の厚さは３０μｍ程度であり、偏光板１２７の厚さは１００μｍ程度である。
【００３８】
このようにしてガラス基板上にフレキシブル表示装置を形成した後、ポリイミドによるＴＦＴ基板１００とガラス基板９０の界面にレーザを照射してＴＦＴ基板１００からガラス基板９０を除去する。これによって、樹脂基板を有するフレキシブル表示装置が完成する。
【００３９】
図３は、酸化物半導体を用いたＴＦＴの、ゲート絶縁膜に起因する特性変動を対策した有機ＥＬ表示装置の断面図である。図３が図２と異なる点は、下地膜１０１から第２ゲート電極１１０（図２のゲート電極に対応）までの構成である。図３において、下地膜１０１の上に第１ゲート電極１０５が形成されている。第１ゲート電極１０５は、例えば第２ゲート電極１１０と同じ材料である、ＭｏＷ等で形成される。
【００４０】
第１ゲート電極１０５を覆ってバリア膜１０６が窒化シリコン（以後ＳｉＮで代表する）で、例えば、１００ｎｍ程度の厚さで形成される。バリア膜１０６は、ＴＦＴ基板１００等から侵入する水分が酸化物半導体１０８の特性を劣化させることを防止する。図３において、下地膜１０１にＳｉＮで形成されたバリア膜が存在する場合は、バリア膜は省略される場合もある。バリア膜１０６の上に第１ゲート絶縁膜１０７がＳｉＯによって形成される。第１ゲート絶縁膜１０７は例えば、２００ｎｍ以上の厚さで形成される。第１ゲート絶縁膜１０７は比較的格子欠陥が多い膜であり、上に形成される酸化物半導体１０８に対する酸素の供給源になる。
【００４１】
バリア膜１０６と第１ゲート絶縁膜１０８を合わせてゲート絶縁膜と呼ぶことも出来るが、本明細書では、便宜上分けて呼ぶ。第１ゲート電極１０５は上層に形成される酸化物半導体１０８に対する遮光膜としての役割を有している。なお、第１ゲート電極１０５に単なる遮光膜としての役割だけを持たせたい場合もあるが、この場合は、第１ゲート電極１０５に例えば、基準電圧が印加されるかフロート状態におかれる。
【００４２】
第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成される。酸化物半導体１０８の構成は図２で説明したとおりである。図３において、酸化物半導体１０８を覆って第２ゲート絶縁膜１０９が形成されている。第２ゲート絶縁膜１０９は、ＳｉＯで形成されるが、格子欠陥の少ない、緻密な膜である。第２ゲート絶縁膜１０９もＣＶＤで形成されるが、この場合のＣＶＤの温度は、第１ゲート絶縁膜１０７を形成するＣＶＤの温度よりも高く、３００℃乃至３５０℃である。
【００４３】
第２ゲート絶縁膜１０９を構成するＳｉＯは緻密な膜なので、特性変動が少ない。したがって、ＴＦＴの特性変動も抑えることが出来る。一方、第２ゲート絶縁膜１０９は緻密な膜であるから、酸化物半導体１０８に対して十分に酸素を供給できない。しかし、図３の構成では、結晶格子の欠陥密度の大きいＳｉＯで形成された第１ゲート絶縁膜１０７から酸化物半導体１０８に酸素が供給されるので、酸化物半導体１０８の特性は保たれ、ＴＦＴの特性の変動も防止することが出来る。
【００４４】
第２ゲート絶縁膜１０９の膜厚は、例えば、１００ｎｍ程度である。これに対して、第１ゲート絶縁膜１０７の膜厚は２００ｎｍである。さらに、第１ゲート電極１０５と第１ゲート絶縁膜１０７の間に１００ｎｍ程度のＳｉＮで形成されたバリア膜１０６が存在している。したがって、第１ゲート電極１０５に第２ゲート電極１１０と同じゲート電圧を加えた場合であっても、ＴＦＴの特性に対しては、第２ゲート電極１１０による影響が主になる。したがって、仮に、第１ゲート絶縁膜１０７の特性が変化するようなことがあっても、ＴＦＴの特性は、大きくは変動しない。また、第１ゲート絶縁膜にかかる電界も小さいので、絶縁膜の特性変動も生じにくい。
【００４５】
第１ゲート絶縁膜１０７の膜厚を２００ｎｍよりもさらに大きくすることによって、第１ゲート電極１０５の影響をさらに小さくし、また、酸化物半導体１０８に対する第１ゲート絶縁膜１０７からの酸素供給も多くなる。一方、第１ゲート絶縁膜１０７の影響をより小さくしたい場合は、例えば、第２ゲート電極１１０に印加するゲート電圧よりも、第１ゲート電極１０５に印加するゲート電圧を小さくしてもよい。
【００４６】
図４は、図３のＴＦＴ付近の拡大図である。図４において、第１ゲート電極１０５を覆ってＳｉＮによるバリア膜１０６が形成され、その上に比較的格子欠陥の多いＳｉＯによる第１ゲート絶縁膜１０７が形成されている。第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成され、酸化物半導体１０８を覆って緻密なＳｉＯによる第２ゲート絶縁膜１０９が形成されている。
【００４７】
第２ゲート絶縁膜１０９の上に第２ゲート電極１１０が形成されている。第２ゲート電極１１０をマスクにしてイオンインプランテーションによって、アルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）等を酸化物半導体１０８に打ち込み、ドレイン１０８１とソース１０８２を形成する。第２ゲート電極１１０の直下の酸化物半導体１０８がチャネルとなっている。
【００４８】
図４において、第１ゲート電極１０５を覆うＳｉＮ膜１０６の厚さｄｎ１は例えば１００ｎｍである。格子欠陥の多いＳｉＯ膜で形成された第１ゲート絶縁膜１０７の厚ｄｓ１は例えば２００ｎｍである。緻密なＳｉＯ膜で形成された第２ゲート絶縁膜１０９の厚さは例えば１００ｎｍである。したがって、ＴＦＴの特性に対する影響は第２ゲート電極１１０が主になる。なお、第１ゲート絶縁膜１０７の厚さは２００ｎｍ以上であることが望ましい。ｄｓ１/ｄｓ２は２以上であることが望ましい。また、ｄｓ１＞ｄｎ１である。
【００４９】
第１ゲート絶縁膜１０７はＣＶＤで形成される。第１ゲート絶縁膜１０７を形成するＣＶＤの条件は、例えば、ガス流量比：Ｎ２Ｏ/ＳｉＨ４≦５０/１、プラズマへの入力パワー：０．１５Ｗ/ｃｍ２以上、圧力：２００乃至３００Ｐａ、基板温度：２００℃乃至２５０℃である。第２ゲート絶縁膜１０９もＣＶＤで形成され、基板温度は３００℃乃至３５０℃であり、その他の条件は、第１ゲート絶縁膜１０７の成膜と同じである。すなわち、第１ゲート絶縁膜１０７と第２ゲート絶縁膜１０９の膜質の差は、ＣＶＤによる成膜時の基板温度によって制御することが出来る。
【００５０】
図５はＣＶＤにおいて、基板温度２３０℃で成膜した場合の、第１ゲート絶縁膜１０７の酸素放出量をＴＤＳ（Ｔｈｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した結果である。図５において、縦軸は酸素分子に基づく測定強度であり、単位はアンペアである。横軸は、基板温度（℃）である。図５において、基板温度が２５０℃を超えると、酸素放出量が急激に増加する。図５では、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃において、酸素放出量は、１．２Ｅ１４分子/ｃｍ２である。第１ゲート絶縁膜の特性としては、１．０Ｅ１４分子/ｃｍ２以上であることが望ましい。
【００５１】
図６はＣＶＤにおいて、基板温度３００℃で成膜した場合の第２ゲート絶縁膜の酸素放出量をＴＤＳ（Ｔｈｅｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定した結果である。図６において、縦軸は酸素分子に基づく測定強度であり、単位はアンペアである。横軸は、基板温度（℃）である。図６において、基板温度が４００℃を超えても、酸素放出量は殆ど増加しない。図６では、Ｍ/ｚ＝３２において、定量範囲が１００℃乃至５００℃において、酸素放出量は、１．５Ｅ１３分子/ｃｍ２である。第２ゲート絶縁膜の特性としては、１．５Ｅ１３分子/ｃｍ２以下であることが望ましい。
【００５２】
以上のデータは、表示装置が完成した状態における第１ゲート絶縁膜１０７、あるいは、第２ゲート絶縁膜１０９の特性である格子欠陥が多いＳｉＯ膜はＴＤＳ試験においてＳｉＯ成膜時のプロセスガスに起因するガスが放出される。完成品における第２ゲート絶縁膜１０９、第１ゲート絶縁膜１０７の特性を測定するには、第２ゲート絶縁膜１０９あるいは第１ゲート絶縁膜１０７の上の膜を剥離し、ＴＤＳ試験を行えばよい。
【００５３】
このように、本発明では、第１ゲート電極１０７と第２ゲート電極１０９に役割を分担させることによって、酸化物半導体１０８を用いた、信頼性の高いＴＦＴを実現することが出来る。
【００５４】
酸化物半導体１０８を用いたＴＦＴとしては、図４の構成に限らず、目的に応じて種々の構成をとることが出来る。図７は、実施例１における第２の態様を示すＴＦＴ部分の断面図である。図７では、第１ゲート電極１０５は存在せず、ＴＦＴは第２ゲート電極１１０のみで駆動される。図７において、下地膜１０１の上にバリア膜１０６としてのＳｉＮが厚さｄｎ１で形成されている。その上に第１ゲート絶縁膜に相当するＳｉO膜１０７が厚さｄｓ１で形成されている。
【００５５】
図７において、ＳｉO膜１０７の上に酸化物半導体１０８が形成されている。酸化物半導体１０８を覆って第２ゲート絶縁膜１０９が厚さｄｓ２で形成されている。図７におけるｄｓ１、ｄｓ２及びｄｎ１の厚さ、および、これらの膜厚の関係は図４で説明したのと同じである。図７において、バリア膜１０６は、下地膜１０１に、バリア膜としてのＳｉＮ膜１０６が含まれていれば省略することが出来る。しかし、ＳｉＯ膜１０７は省略することはできない。
【００５６】
ただし、下地膜１０１内の最上層がＳｉＯ膜で形成され、かつ、厚さが２００ｎｍ以上であれば、これによって代用することが出来る。この時のＳｉＯ膜は、図４で説明した、第１ゲート絶縁膜１０７と同様な成膜条件で行うことが望ましい。また、膜の性質も、図５で説明したような条件を満足する必要がある。
【００５７】
図８は、酸化物半導体１０８を用いたＴＦＴの第３の態様を示す断面図である。図８において、第２ゲート絶縁膜１０９は、酸化物半導体１０８のチャネルに対応する部分にのみ形成され、第２ゲート絶縁膜１０９は、酸化物半導体１０８のドレイン１０８１、ソース１０８２等は覆っていない。図８の構造は次のようにして形成される。酸化物半導体１０８を覆って第２ゲート絶縁膜１０９を形成する。第２ゲート絶縁膜１０９の形成方法は図４で説明したとおりである。その後第２ゲート電極１１０を形成し、第２ゲート電極１１０をマスクにして第２ゲート絶縁膜１０９をパターニングする。
【００５８】
その後、露出した酸化物半導体１０８を、シランＳｉＨ４ガスに晒すと、第２ゲート電極１０９で覆われた部分以外の酸化物半導体１０８が還元され、酸化物半導体１０８にドレイン１０８１及びソース１０８２が形成される。その後、層間絶縁膜１１１によって酸化物半導体１０８を覆う。この時の層間絶縁膜１１１はＳｉＮのような、酸化物半導体のドレイン１０８１、ソース１０８２に水素を供給して、ドレイン１０８１、ソース１０８２を還元することが可能な材料であることが望ましい。ドレイン１０８１及びソース１０８２の抵抗を上昇させないためである。
【００５９】
層間絶縁膜１１１をＳｉＯで形成する場合も、ＳｉＯは、第１ゲート絶縁膜１０７のＳｉＯと異なり、酸素を供給しないようなＳｉＯである必要がある。つまり、酸素を酸化物半導体１０８のソース１０８２およびドレイン１０８１に供給すると、この部分の抵抗が大きくなり、ＴＦＴのＯＮ電流が小さくなるからである。酸素を供給しないようなＳｉＯ膜は、例えば、第２ゲート絶縁膜１０９を成膜する時のＣＶＤ条件を制御して形成することが出来る。図８のＴＦＴの動作は、図４において説明したのと同様である。層間絶縁膜１１１はＳｉＯとＳｉＮの積層膜でもよい。
【００６０】
図９は、実施例１の第４の形態による酸化物半導体１０８を用いたＴＦＴの断面図である。図９はボトムゲートタイプのＴＦＴである。図９において、下地膜１０１の上に第１ゲート電極１０５が形成されている。第１ゲート電極１０５を覆って第１ゲート絶縁膜１０７が形成されている。第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成されている。
【００６１】
酸化物半導体１０８は、例えば、チャネルに該当する部分にレジストを形成し、例えば、Ｐ、Ｂ、Ａｒ等のイオンインプランテーションを行ってドレイン１０８１及びソース１０８２を形成する。その後第２ゲート絶縁膜１０９を形成する。そして、第２ゲート絶縁膜１０９を覆って層間絶縁膜１１１を形成する。図９の構成では、層間絶縁膜１１１は省略することも出来る。
【００６２】
図９は、ボトムゲートであるから、第１ゲート絶縁膜１０７を格子欠陥の少ないＳｉＯで形成する。したがって、ゲート絶縁膜の特性変化によるＴＦＴの特性への影響は抑えることが出来る。図９では、第２ゲート絶縁膜１０９を格子欠陥の多いＳｉＯ膜で形成し、酸化物半導体のチャネル１０８への酸素供給源としている。図９において、第２ゲート絶縁膜１０９の厚さｄｓ２は第１ゲート絶縁膜１０７の厚さｄｓ１の２倍以上である。また、第２ゲート絶縁膜１０９の厚さは２００ｎｍ以上であることが望ましい。酸化物半導体１０８のチャネルに十分に酸素を供給するためである。
【００６３】
図１０は、実施例１の第５の形態を示すＴＦＴの断面図である。図１０もボトムゲートタイプのＴＦＴである。図１０が図９と異なる点は、第２ゲート絶縁膜１０９が酸化物半導体１０９のチャネル部分以外からは除去されている点である。図９あるいは図１０における第２酸化物半導体１０９は、格子欠陥が多いＳｉＯで形成され、酸素の供給量が多いために、酸化物半導体１０８のチャネルの特性を安定させることが出来る。
【００６４】
しかし、図９の構成は、酸化物半導体１０８のドレイン１０８１及びソース１０８２の上にも、酸素を多く供給する第２ゲート絶縁膜１０９が存在しているので、長期間の間に酸化物半導体のドレイン及びソースに酸素を供給し、ドレイン１０８１およびソース１０８２の抵抗が増大する場合がある。
【００６５】
図１０では、酸化物半導体１０８のドレイン１０８１およびソース１０８２の上からは、第２ゲート絶縁膜１０９は除去されているので、第２ゲート絶縁膜１０９からの酸素の供給を防止することが出来る。したがって、ドレイン１０８１及びソース１０８２の抵抗増大を防止することが出来る。
【００６６】
第１ゲート絶縁膜１０７の膜厚ｄｓ１と第２ゲート絶縁膜１０９の膜厚ｄｓ２の関係は図９で説明したとおりである。図１０の構成によれば、第２ゲート絶縁膜１０９を厚くして、酸素供給量を増大させても、酸化物半導体１０８のドレイン１０８１及びソース１０８２の抵抗増大は無いので、より安定したボトムゲートタイプの、酸化物半導体によるＴＦＴを実現することが出来る。
【００６７】
図１１は、実施例１の第６の形態を示すＴＦＴの断面図である。図１１において、下地膜１０１の上に第１ゲート電極１０５が形成されている。第１ゲート電極１０５を覆って第１ゲート絶縁膜１０７が形成されている。第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成され、酸化物半導体１０８のドレイン１０８１とソース１０８２の上にエッチングストッパー１４０が形成されている。その後第２ゲート絶縁膜１０９を形成する。そして、第２ゲート絶縁膜１０９を覆って層間絶縁膜１１１を形成する。第１ゲート絶縁膜１０７の膜厚ｄｓ１と第２ゲート絶縁膜１０９の膜厚ｄｓ２の関係は図９で説明したとおりである。
【実施例２】
【００６８】
酸化物半導体１０８を用いたＴＦＴは、リーク電流が小さいという特徴を有している。これは、画素電極の電位を長時間安定して保持できることを意味する。したがって、ＴＦＴに酸化物半導体１０８を用いることによって、低周波駆動を行い、消費電力を低減することが出来る。しかし、酸化物半導体１０８の移動度は、走査線駆動回路等の周辺駆動回路を構成するには十分でない場合がある。
【００６９】
一方、ＬＴＰＳは、移動度が大きい。しかし、ＬＴＰＳは、酸化物半導体に比べてリーク電流が多いという問題を有している。そこで、酸化物半導体によるＴＦＴを、画素における駆動ＴＦＴあるいはスイッチングＴＦＴに用い、ＬＴＰＳによるＴＦＴを周辺駆動回路に用いることが合理的である。この構成をハイブリッド構造と呼ぶ。
【００７０】
図１２は、酸化物半導体１０８によるＴＦＴとＬＴＰＳ１０２によるＴＦＴを同じ基板１００上に形成した場合のＴＦＴ付近の構成を示す断面図である。酸化物半導体１０８を用いたＴＦＴは表示領域に形成され、ＬＴＰＳ１０２を用いたＴＦＴは、周辺駆動回路に形成されるので、実際には、両ＴＦＴは離れて配置されるが、図１２では、層構成をわかり易くするために、ＬＴＰＳ１０２によるＴＦＴと酸化物半導体１０８によるＴＦＴを隣り合わせて記載している。
【００７１】
図１２において、左側はＬＴＰＳ１０２によるＴＦＴであり、右側が酸化物半導体１０８によるＴＦＴである。図１２における酸化物半導体１０８によるＴＦＴは、実施例１における図４で説明した構成で代表して説明するが、実施例１の他の形態による酸化物半導体１０８によるＴＦＴについても同様に適用することが出来る。
【００７２】
図１２において、ガラス基板９０の上にポリイミドで形成されたＴＦＴ基板１００が形成され、その上に下地膜１０１が形成されている。下地膜１０１の構成は図２で説明したとおりである。下地膜１０１の上にＬＴＰＳによる半導体層１０２が形成されている。ＬＴＰＳは、まず、ａ-Ｓｉを下地膜１０１の上にＣＶＤによって被着し、このａ-Ｓｉ膜にエキシマレーザを照射することによってポリシリコンに変換したものである。ＬＴＰＳは５０ｎｍ程度の厚さで形成される。
【００７３】
ＬＴＰＳ１０２を覆って第３ゲート絶縁膜１０３が形成され、その上に第３ゲート電極１０４が形成されている。第３ゲート電極１０４は例えばＭｏ、ＭｏＷ等の金属又は合金、あるいは、Ｔｉ−Ａｌ−Ｔｉ等の積層膜によって形成される。図５において、ＬＴＰＳ１０２の第３ゲート電極１０４に対応する部分にチャネルが形成され、その両脇にドレイン１０２１およびソース１０２２が形成される。ドレイン１０２１及びソース１０２２は、第３ゲート電極１０４をマスクにして、ＬＴＰＳにリン（Ｐ）あるいはボロン（Ｂ）をイオンインプランテーションによりドープすることによって形成する。
【００７４】
第３ゲート電極１０４の形成と同時に、右側に存在する酸化物半導体によるＴＦＴの第１ゲート電極１０５を形成する。第１ゲート電極１０５より上側の層に酸化物半導体１０８が形成されるが、この酸化物半導体１０８の構成は、図４で説明したのと同じである。すなわち、第１ゲート電極１０５及び第３ゲート電極１０４を覆ってバリア膜１０６をＳｉＮによって形成する。図３で説明したように、バリア膜１０６は、酸化物半導体１０８を、基板１００等から侵入する水分から保護する効果を有している。また、ＳｉＮは水素の供給源なので、図１２の左側のＴＦＴにおけるポリシリコンに水素を供給して、ポリシリコンの特性を安定させる役割も有する。
【００７５】
バリア膜１０６の上に、酸化物半導体１０８のための第１ゲート絶縁膜１０７を形成する。酸化物半導体１０８は水素と接触すると還元されて特性が変化するので、ＳｉＯで形成された第１ゲート絶縁膜１０７によって、酸化物半導体に対する、ＳｉＮで形成されたバリア膜１０６の影響を防止する。第１ゲート絶縁膜１０７は、格子欠陥が多いＳｉＯで、かつ厚く形成され、第１ゲート絶縁膜１０７に上に形成される酸化物半導体１０８に対する酸素の供給源になる。
【００７６】
第１ゲート絶縁膜１０７の上に酸化物半導体１０８が形成されている。酸化物半導体１０８の構成は図３及び図４で説明したとおりである。酸化物半導体１０８の上に第２ゲート絶縁膜１０９が形成されている。第２ゲート絶縁膜１０９は、格子欠陥の少ない、緻密なＳｉＯで形成されている。したがって、第２ゲート絶縁膜１０９の特性変動は少ない。
【００７７】
その後、第２ゲート絶縁膜１０９の上に第２ゲート電極１１０を形成し、第２ゲート電極１１０をマスクにしてイオンインプランテーションによって、酸化物半導体１０８にドレイン１０８１及びソース１０８２を形成する。その後、第２ゲート絶縁膜１０９及び第２ゲート電極１１０の上に層間絶縁膜１１１を形成する。層間絶縁膜１１１は、ＳｉＮ膜または格子欠陥の少ないＳｉＯ膜、あるいは、ＳｉＮ膜とＳｉＯ膜の積層構造で形成される。
【００７８】
その後、ＬＴＰＳ側のＴＦＴに、層間絶縁膜１１１、第２ゲート絶縁膜１０９、第１ゲート絶縁膜１０７、バリア膜１０６、第１ゲート絶縁膜１０３の５層にスルーホール１１６および１１７を形成し、ドレイン１０２１とドレイン電極１１２を接続し、ソース１０２２とソース電極１１３を接続する。一方、酸化物半導体１０８によるＴＦＴ側には、層間絶縁膜１１１及び第２ゲート絶縁膜１０９にスルーホール１１８及び１１９を形成し、ドレイン１０８１とドレイン電極１１４を接続し、ソース１０８１とソース電極１１５を接続する。
【００７９】
これによって、ハイブリッド構造を有するＴＦＴ基板が形成される。その後、層間絶縁膜１１１の上に図３に示すような要素を形成して有機ＥＬ表示装置が完成する。
【００８０】
図１３は、本実施例による第２の形態を示す断面図である。図１３が図１２と異なる点は、酸化物半導体１０８のドレイン１０８１とソース１０８２の上にエッチングストッパー１４０が形成されていることである。エッチングストッパー１４０は例えば金属で形成されている。この金属を介して、ドレイン電極１１４がドレイン１０８１と接続し、ソース電極１１５がソース１０８２を接続している。エッチングストッパー１４０を形成する理由は次のとおりである。
【００８１】
図１２において、ＬＴＰＳ１０２用のスルーホール１１６、１１７、及び、酸化物半導体１０８用スルーホール１１８、１１９は同時に形成される。ＬＴＰＳ１０２用スルーホールを形成する時に、佛酸(ＨＦ)洗浄をおこなう。この時に酸化物半導体１０８用スルーホール１１８，１１９も同時に洗浄される。酸化物半導体１０８は佛酸に容易に溶けるので、スルーホール１１８、１１９において酸化物半導体１０８が消失してしまう。
【００８２】
図１３では、スルーホール１１８，１１９の底部に金属等によるエッチングストッパー１４０が形成されているので、酸化物半導体１０８が消失する現象を免れることが出来る。
【００８３】
図１４は、実施例２の第３の形態を示す断面図である。図１４における左側の、ＬＴＰＳ１０２によるＴＦＴは図１２等と同じである。図１４の右側の酸化物半導体１０８によるＴＦＴにおいて、第２ゲート電極１０９が島状に、酸化物半導体１０８のチャネルに対応する部分にのみ形成されている。この構成は、実施例１において、図８によって説明した構成と同じである。すなわち、図１４におけるハイブリッド構成においても、図８で説明した本発明の効果を得ることが出来る。
【００８４】
図１４において、ＬＴＰＳ１０２によるＴＦＴには、層間絶縁膜１１１、第１ゲート絶縁膜１０７、バリア膜１０６、第３ゲート絶縁膜１０３の４層にスルーホール１１６及び１１７が形成され、酸化物半導体１０８によるＴＦＴには、層間絶縁膜１１１にスルーホール１１８及び１１９が形成されている。図１２において説明したように、スルーホール１１６、１１７、及び、スルーホール１１８、１１９は同時に形成される。ＬＴＰＳ１０２用スルーホールを形成する時に、佛酸(ＨＦ)洗浄をおこなう。この時に酸化物半導体１０８用スルーホール１１８，１１９も同時に洗浄される。酸化物半導体１０８は佛酸に容易に溶けるので、スルーホール１１８、１１９において酸化物半導体１０８が消失してしまう場合がある。
【００８５】
図１５は、これを防止するために、酸化物半導体１０８のドレイン１０８１及びソース１０８２の上に金属等によるエッチングストッパー１４０が形成されている。これによって、スルーホール１１８、１１９を形成する時に酸化物半導体１０８が消失する現象を防止することが出来る。図１５のその他の構成は図１４と同じである。
【００８６】
本実施例において、酸化物半導体の構成は、実施例１における形態１と形態３を適用した場合について説明した。ハイブリッド構成においても、実施例１で説明した他の構成の酸化物半導体によるＴＦＴを用いることが出来る。
【実施例３】
【００８７】
実施例１及び２は有機ＥＬ表示装置について本発明を適用した場合である。本発明は、液晶表示装置についても適用することが出来る。図１６は液晶表示装置の平面図である。図１６において、ＴＦＴ基板１００と対向基板２００がシール材４０によって接着し、内部に液晶が封入されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１０が形成されている。表示領域１０には走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向（ｙ方向）に延在し、横方向（ｘ方向）に配列している。走査線１１と映像信号線１２で囲まれた領域が画素１４になっている。
【００８８】
ＴＦＴ基板１００と対向基板２００が重なっていない部分が端子領域３０となっている。端子領域３０には、ドライバＩＣ３１が載置され、フレキシブル配線基板３２が接続している。
【００８９】
図１７は、本発明における液晶表示装置の画素部の断面図である。図１７に示すＴＦＴはスイッチングＴＦＴであるが、断面構成は図２の駆動ＴＦＴと同じである。すなわち、ＴＦＴはトップゲートで、半導体層１０８には酸化物半導体が用いられている。図１７において、ＴＦＴの構成を含む、有機パッシベーション膜１２０までは、図３と同じ構成である。
【００９０】
図１７において、有機パッシベーション膜１５０の上にはＩＴＯによってコモン電極１５０が平面状に形成され、コモン電極１５０を覆って容量絶縁膜１５１がＳｉＮによって形成されている。容量絶縁膜１５１の上にＩＴＯによって画素電極１５２が形成されている。画素電極１５２は櫛歯状の平面形状となっている。画素電極１５２を覆って液晶を初期配向させるための配向膜１５３が形成されている。
【００９１】
画素電極１５２に映像信号が印加されると、画素電極１５２とコモン電極１５０の間に矢印のような電気力線が発生して液晶分子３０１を回転させて画素における光の透過率を制御する。また、画素電極１５２とコモン電極１５０の間に容量絶縁膜１５１を挟んで保持容量が形成される。
【００９２】
図１７において、液晶層３００を挟んで対向基板２００が形成され、対向基板２００の内側にカラーフィルタ２０１とブラックマトリクス２０２が形成されている。カラーフィルタ２０１とブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成され、オーバーコート膜２０３を覆って配向膜２０４が形成されている。
【００９３】
図１７において、ＴＦＴ基板１００および対向基板２００はポリイミド等の樹脂で形成されている。製造工程においては、ポリイミドで形成されたＴＦＴ基板１００はガラス基板の上に形成されるが、液晶表示装置が完成した後、レーザアブレーション等によってガラス基板は除去されている。
【００９４】
ＴＦＴに酸化物半導体を用いる利点は液晶表示装置においても同様である。また、液晶表示装置においても、ハイブリッド構成を用いる利点は有機ＥＬ表示装置と同様である。
【符号の説明】
【００９５】
１０…表示領域、  １１…走査線、  １２…映像信号線、  １３…電源線、  １４…画素、  ２０…周辺駆動回路、  ２１…電流供給領域、  ３０…端子領域、  ３１…ドライバＩＣ、  ３２…フレキシブル配線基板、  ４０…シール材、  ９０…ガラス基板、  １００…ＴＦＴ基板、  １０１…下地膜、  １０２…ＬＴＰＳ半導体層、  １０３…第３ゲート絶縁膜、  １０４…第３ゲート電極、  １０５…第１層間絶縁膜、  １０６…バリア層、  １０７…第１ゲート絶縁膜、  １０８…酸化物半導体、  １０９…第２ゲート絶縁膜、  １１０…第２ゲート電極、  １１１…層間絶縁膜、  １１２…第１ドレイン電極、  １１３…第１ソース電極、  １１４…第２ドレイン電極、  １１５…第２ソース電極、  １１６…スルーホール、  １１７…スルーホール、  １１８…スルーホール、  １１９…スルーホール、  １２０…有機パッシベーション膜、  １２１…下部電極、  １２２…バンク、  １２３…有機ＥＬ層、  １２４…上部電極、  １２５…保護層、  １２６…粘着材、  １２７…円偏光板、  １３０…スルーホール、  １３１…スルーホール、  １３２…スルーホール、  １５０…コモン電極、  １５１…容量絶縁膜、  １５２…画素電極、  １５３…配向膜、  ２００…対向基板、  ２０１…カラーフィルタ、  ２０２…ブラックマトリクス、  ２０３…オーバーコート膜、  ２０４…配向膜、  ３００…液晶層、  ３０１…液晶分子、  １０２１…ドレイン、  １０２２…ソース、  １０８１…ドレイン、  １０８２…ソース、  １２１１…反射電極、  １２１２…アノード
【図１】
2019129281.tif 000003
【図２】
2019129281.tif 000004
【図３】
2019129281.tif 000005
【図４】
2019129281.tif 000006
【図５】
2019129281.tif 000007
【図６】
2019129281.tif 000008
【図７】
2019129281.tif 000009
【図８】
2019129281.tif 000010
【図９】
2019129281.tif 000011
【図１０】
2019129281.tif 000012
【図１１】
2019129281.tif 000013
【図１２】
2019129281.tif 000014
【図１３】
2019129281.tif 000015
【図１４】
2019129281.tif 000016
【図１５】
2019129281.tif 000017
【図１６】
2019129281.tif 000018
【図１７】
2019129281.tif 000019