(57)【要約】【課題】ハイサイドからローサイドへの信号伝達が可能であり、かつ小さなサイズを有する半導体装置を提供する。【解決手段】ハイサイドスイッチング素子２５は、中間電位ＶＳを有する主出力端子ＴＯとハイサイド端子ＴＰとの間に設けられている。信号伝達回路７０は第１の箇所７１と第２の箇所７２と信号スイッチング素子７３とダイオード７４とを含む。第１の箇所７１には中間電位ＶＳが印加される。第２の箇所７２にはローサイド電位とハイサイド電位との間の参照電位が印加される。信号スイッチング素子７３は、第１の箇所７１に接続された一方端と、他方端とを有しており、変換信号に従ってスイッチングされる。ダイオード７４は、第２の箇所７２と信号スイッチング素子７３の他方端との間に設けられており、中間電位ＶＳがローサイド電位の場合に第１の箇所７１と第２の箇所７２との間の電圧によって順方向電流が流れるように定められた向きを有している。【選択図】図１
2019004535.tif 000002
【特許請求の範囲】
【請求項１】
ローサイド電位を有するローサイド端子と、
前記ローサイド電位と異なるハイサイド電位を有するハイサイド端子と、
中間電位を有する主出力端子と、
前記主出力端子と前記ローサイド端子との間に設けられたローサイドスイッチング素子と、
前記ローサイドスイッチング素子を駆動し、基準電位として前記ローサイド電位を用いかつ電源電位として前記ローサイド電位からのオフセット電圧によって規定される供給電位を用いて動作するローサイド駆動回路と、
前記主出力端子と前記ハイサイド端子との間に設けられたハイサイドスイッチング素子と、
前記ハイサイドスイッチング素子を駆動し、基準電位として前記中間電位を用いかつ電源電位として前記中間電位からのオフセット電圧によって規定されるフローティング電位を用いて動作するハイサイド駆動回路と、
基準電位として前記中間電位を用い、前記ハイサイドスイッチング素子の状態情報を検出することによって検出信号を出力する検出回路と、
基準電位として前記中間電位を用い、前記検出回路からの前記検出信号に対応した変換信号を出力する変換回路と、
前記変換回路からの前記変換信号に対応した信号を、基準電位として前記ローサイド電位を用いた電圧信号として出力する信号伝達回路と、
を備え、前記信号伝達回路は、
前記中間電位が印加される第１の箇所と、
前記ローサイド電位および前記ハイサイド電位とは異なる、前記ローサイド電位と前記ハイサイド電位との間の参照電位が印加される第２の箇所と、
前記第１の箇所に接続された一方端と、他方端とを有し、前記変換信号に従ってスイッチングされる信号スイッチング素子と、
前記第２の箇所と前記信号スイッチング素子の前記他方端との間に設けられ、前記中間電位が前記ローサイド電位の場合に前記第１の箇所と前記第２の箇所との間の電圧によって順方向電流が流れるように定められた向きを有するダイオードと、
を含む、半導体装置。
【請求項２】
前記参照電位は前記供給電位を用いて印加される、請求項１に記載の半導体装置。
【請求項３】
前記ハイサイドスイッチング素子は、第１の端子と第２の端子と第３の端子とを有し、前記第３の端子に印加された電圧に応じて前記第１の端子と前記第２の端子との間の電気的接続を制御するものであり、前記ハイサイドスイッチング素子の状態情報は、前記ハイサイドスイッチング素子の第１の端子と第２の端子との間に印加されている電圧についての情報を含む、請求項１または２に記載の半導体装置。
【請求項４】
前記検出回路は、前記ハイサイドスイッチング素子の温度を検出する温度検出素子を有しており、前記ハイサイドスイッチング素子の状態情報は、前記ハイサイドスイッチング素子の温度についての情報を含む、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記ハイサイド駆動回路へ信号を送るレベルシフト回路をさらに備え、前記ハイサイド駆動回路および前記レベルシフト回路は一の半導体チップ内に集積化されている、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記信号伝達回路の前記ダイオードは前記半導体チップに外付けされている、請求項５に記載の半導体装置。
【請求項７】
前記信号伝達回路の前記信号スイッチング素子は前記半導体チップ内に集積化されている、請求項５または６に記載の半導体装置。
【請求項８】
前記中間電位が前記ローサイド電位および前記ハイサイド電位のうち前記ローサイド電位に近い状態であるロー状態にあるか前記ハイサイド電位に近い状態であるハイ状態にあるかを検知する中間電位検知回路をさらに備え、
前記変換回路は、前記中間電位検知回路が前記ハイ状態から前記ロー状態への移行を検知したことをトリガとして用いて、前記変換信号の出力を開始する、請求項１から７のいずれか１項に記載の半導体装置。
【請求項９】
前記信号伝達回路は前記信号スイッチング素子と前記ダイオードとの間に伝達部抵抗素子を含み、前記中間電位検知回路は前記ダイオードと前記伝達部抵抗素子との間に接続されている、請求項８に記載の半導体装置。
【請求項１０】
前記供給電位および前記中間電位を用いて前記フローティング電位を発生するブートストラップ回路をさらに備え、
前記中間電位検知回路は前記ブートストラップ回路が充電動作中か否かを検知する、請求項８に記載の半導体装置。
【請求項１１】
前記検出回路と前記変換回路との間に設けられたサンプルアンドホールド回路をさらに備え、
前記サンプルアンドホールド回路は、前記ハイサイドスイッチング素子がターンオンされるタイミングでサンプル動作を開始し、前記ハイサイドスイッチング素子がターンオフされるタイミングでホールド動作を開始する、請求項１から１０のいずれか１項に記載の半導体装置。
【請求項１２】
前記主出力端子からの出力電流の存在を検知する出力電流検知回路と、
前記検出回路と前記変換回路との間に設けられ、前記出力電流検知回路が前記出力電流の存在を検知している間はピークホールド動作を行うピークホールド回路と、
をさらに備える、請求項１から１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記ローサイドスイッチング素子の状態情報と、前記信号伝達回路を介して得られた前記ハイサイドスイッチング素子の状態情報と、を比較することによって、前記ローサイドスイッチング素子の状態情報と前記ハイサイドスイッチング素子の状態情報とのうちのいずれか一方を選択的に出力する選択回路をさらに備える、請求項１から１２のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、ハイサイドスイッチング素子の状態情報を検出する検出回路を有する半導体装置に関するものである。
【背景技術】
【０００２】
インバータ駆動向けに、インテリジェントパワーモジュール（ＩＰＭ）と称される電力用半導体装置が広く用いられている。ＩＰＭには、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）およびＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などの半導体スイッチング素子を駆動する駆動回路に加えて保護回路が搭載されている。保護回路の典型的な動作としては、半導体スイッチング素子の温度が過度に高くなったときに、駆動回路からの駆動信号を遮断することによって半導体スイッチング素子を保護する保護動作が行われ、かつ、当該動作が行われた旨を知らせるエラー信号が外部へ出力される。例えば、特開２０００−１３４０７４号公報（特許文献１）によれば、半導体モジュールは、半導体素子と、半導体素子の温度を計測するため半導体素子上に設けられた温度検出素子と、温度検出素子を使用して温度情報を作成する温度検出手段と、温度検出手段から出力される温度情報を電位の異なる箇所に伝達するためのアナログ絶縁アンプと、多数のアナログ絶縁アンプから出力される温度情報を入力し、その中から半導体素子の温度が最も高い箇所の温度情報を選択し出力する選択手段とを有している。
【０００３】
半導体スイッチング素子としてローサイドスイッチング素子およびハイサイドスイッチング素子が駆動される場合、ＩＰＭには、ローサイド駆動回路およびハイサイド駆動回路を有するＨＶＩＣ（Ｈｉｇｈ  Ｖｏｌｔａｇｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が必要である。ハイサイド駆動回路はローサイド駆動回路から高電圧で分離されている。よって、スイッチング動作のタイミングを定めるためにＨＶＩＣへ入力された制御信号をハイサイド駆動回路へ伝達させるためには、当該信号の基準電位を高めるシフトアップが必要である。その目的でＨＶＩＣには、ローサイドからハイサイドへのシフトアップ機能を有するレベルシフト回路が搭載されている。一方、ハイサイドからローサイドへの信号伝達は、スイッチング動作自体のためには必ずしも必要ではないものの、上述した保護動作などの多様な機能を実現するためには必要である。例えば、特開２００４−３１２８１７号公報（特許文献２）によれば、ローサイドからハイサイドへの信号伝達のためのレベルシフト回路だけでなく、ハイサイドからローサイドへの信号伝達のためのレベルシフト回路もＨＶＩＣに内蔵される形態について言及されている。また上記公報によれば、この形態は、信号伝達のためにフォトカプラを用いる形態に比して安価でありかつ高い信頼性を有する、と主張されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−１３４０７４号公報
【特許文献２】特開２００４−３１２８１７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上述したようにＨＶＩＣ内にローサイドからハイサイドへのシフトアップのためのレベルシフト回路を内蔵することは広く行われている。一方、ハイサイドからローサイドへの信号伝達のためにＨＶＩＣ内にさらにシフトダウンのためのレベルシフト回路を十分に高い信頼性で内蔵することは、実用上は難易度が高い。上述した特開２００４−３１２８１７号公報においても、当該レベルシフト回路の具体的な構成については何ら示されておらず、どのように実施されるのか不明である。一方、上記公報においても言及されているように、ハイサイドからローサイドへの信号伝達は、レベルシフト回路を用いなくてもフォトカプラを用いれば可能である。しかしながらフォトカプラを用いるとＩＰＭのサイズが大きくなってしまう。
【０００６】
本発明は以上のような課題を解決するためになされたものであり、その目的は、ハイサイドからローサイドへの信号伝達が可能であり、かつ小さなサイズを有する半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、ローサイド端子と、ハイサイド端子と、主出力端子と、ローサイドスイッチング素子と、ローサイド駆動回路と、ハイサイドスイッチング素子と、ハイサイド駆動回路と、検出回路と、変換回路と、信号伝達回路とを有している。ローサイド端子はローサイド電位を有している。ハイサイド端子は、ローサイド電位と異なるハイサイド電位を有している。主出力端子は中間電位を有している。ローサイドスイッチング素子は、主出力端子とローサイド端子との間に設けられている。ローサイド駆動回路は、ローサイドスイッチング素子を駆動し、基準電位としてローサイド電位を用いかつ電源電位としてローサイド電位からのオフセット電圧によって規定される供給電位を用いて動作する。ハイサイドスイッチング素子は主出力端子とハイサイド端子との間に設けられている。ハイサイド駆動回路は、ハイサイドスイッチング素子を駆動し、基準電位として中間電位を用いかつ電源電位として中間電位からのオフセット電圧によって規定されるフローティング電位を用いて動作する。検出回路は、基準電位として中間電位を用い、ハイサイドスイッチング素子の状態情報を検出することによって検出信号を出力する。変換回路は、基準電位として中間電位を用い、検出回路からの検出信号に対応した変換信号を出力する。信号伝達回路は、変換回路からの変換信号に対応した信号を、基準電位としてローサイド電位を用いた電圧信号として出力する。信号伝達回路は、第１の箇所と、第２の箇所と、信号スイッチング素子と、ダイオードとを含む。第１の箇所には中間電位が印加される。第２の箇所には、ローサイド電位およびハイサイド電位とは異なる、ローサイド電位とハイサイド電位との間の参照電位が印加される。信号スイッチング素子は、第１の箇所に接続された一方端と、他方端とを有しており、変換信号に従ってスイッチングされる。ダイオードは、第２の箇所と信号スイッチング素子の他方端との間に設けられており、中間電位がローサイド電位の場合に第１の箇所と第２の箇所との間の電圧によって順方向電流が流れるように定められた向きを有している。
【発明の効果】
【０００８】
本発明によれば、信号伝達回路には、中間電位がローサイド電位の場合に第１の箇所と第２の箇所との間の電圧によって順方向電流が流れるように定められた向きを有するダイオードが設けられている。これにより、ローサイドスイッチング素子がオン状態にありかつハイサイドスイッチング素子がオフ状態にあることによって中間電位が略ローサイド電位であるときは、ダイオードに順方向電圧が印加される。この状態において、信号伝達回路の信号スイッチング素子をスイッチングすることによって、ダイオードを流れる電流が制御される。よってこの電流を利用することで、信号伝達回路を介して情報伝達を行うことができる。一方、ローサイドスイッチング素子がオフ状態にありハイサイドスイッチング素子がオン状態にあることによって中間電位が略ハイサイド電位であるときには、ダイオードに逆方向電圧が印加されることによって、信号伝達回路は絶縁状態にある。これにより、ローサイドとハイサイドとの間の信号伝達回路による電気的接続が遮断される。よって、ローサイドとハイサイドとの間で求められる絶縁を確保することができる。信号伝達回路におけるこの絶縁は、信号スイッチング素子ではなくダイオードによって確保される。このため信号スイッチング素子としては、高耐圧のものを用いる必要がない。よって、信号スイッチング素子のサイズを抑えることができる。よって、半導体装置のサイズを小さくすることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１における半導体装置およびモニタの構成を示す模式図である。
【図２】図１における検出回路の第１の例を説明する回路図である。
【図３】図１における検出回路の第２の例を説明する回路図である。
【図４】図１における変換回路の例を説明する回路図である。
【図５】本発明の実施の形態２における半導体装置が有する中間電位検知回路およびサンプルアンドホールド回路の構成を示す模式図である。
【図６】図５におけるサンプルアンドホールド回路の例を示す回路図である。
【図７】図５における中間電位検知回路の例を示す回路図である。
【図８】本発明の実施の形態２における半導体装置の動作を概略的に示すタイミングチャート図である。
【図９】本発明の実施の形態３における半導体装置が有する中間電位検知回路とサンプルアンドホールド回路とピークホールド回路と出力電流検知回路との構成を説明する模式図である。
【図１０】図９におけるピークホールド回路の例を示す回路図である。
【図１１】本発明の実施の形態３における半導体装置の動作の例を概略的に示すタイミングチャート図である。
【図１２】本発明の実施の形態４における半導体装置が有する中間電位検知回路および信号伝達回路の構成を概略的に説明する回路図である。
【図１３】本発明の実施の形態５における半導体装置が有するブートストラップ回路および中間電位検知回路の構成を概略的に説明する模式図である。
【図１４】本発明の実施の形態６における半導体装置が有する選択回路の構成を概略的に説明する模式図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
【００１１】
＜実施の形態１＞
（構成の概要）
図１は、本発明の実施の形態１におけるＩＰＭ２００（半導体装置）およびモニタ９０の構成を示す模式図である。ＩＰＭ２００は、インバータの機能を有しており、ＨＶＩＣ１００（半導体チップ）と、それによって駆動されるアームＡＭと、アームＡＭの状態情報を検出する検出回路４０とを有している。モニタ９０は、検出回路４０の検出結果に応じてＩＰＭ２００から出力される情報出力信号をモニタするものであり、典型的にはマイクロコンピュータである。
【００１２】
アームＡＭは、ローサイド電位を有するローサイド端子ＴＮと、ローサイド電位とは異なるハイサイド電位を有するハイサイド端子ＴＰと、中間電位ＶＳを有する主出力端子ＴＯと、ローサイドＩＧＢＴ１５（ローサイドスイッチング素子）と、ハイサイドＩＧＢＴ２５（ハイサイドスイッチング素子）とを有している。図示されている例においては、ローサイド電位はグラウンド（ＧＮＤ）電位とされている。ローサイド端子ＴＮはいわゆる「Ｎ端子」であり、かつハイサイド端子ＴＰはいわゆる「Ｐ端子」である。すなわち、ローサイド電位を基準電位としてみた場合にハイサイド電位は正電位である。ローサイド端子ＴＮとハイサイド端子ＴＰとの間に印加される入力電圧（「インバータ入力電圧」とも称する）、すなわちローサイド電位とハイサイド電位との間の電圧、は、数百Ｖ以上であってよく、例えば３００Ｖ〜６００Ｖ程度である。ローサイドＩＧＢＴ１５は、主出力端子ＴＯとローサイド端子ＴＮとの間に設けられている。ハイサイドＩＧＢＴ２５は主出力端子ＴＯとハイサイド端子ＴＰとの間に設けられている。典型的には、ローサイドＩＧＢＴ１５およびハイサイドＩＧＢＴ２５のそれぞれに還流ダイオード１６および還流ダイオード２６が接続されている。
【００１３】
ＨＶＩＣ１００は、ローサイド入力端子ＬＩと、ハイサイド入力端子ＨＩと、ローサイド出力端子ＬＯと、ハイサイド出力端子ＨＯと、情報信号入力端子ＦＩと、情報信号出力端子ＦＯと、ローサイド駆動回路１３と、ハイサイド駆動回路２３と、レベルシフト回路２２とを有している。ハイサイド駆動回路２３およびレベルシフト回路２２はＨＶＩＣ１００内に集積化されている。本実施の形態においてはローサイド駆動回路１３もＨＶＩＣ１００内に集積化されている。
【００１４】
ローサイド入力端子ＬＩへは、ローサイドＩＧＢＴ１５を制御するためのローサイド制御信号Ｖｃｉｎ０が入力される。ローサイド制御信号Ｖｃｉｎ０は、基準電位としてローサイド電位を用いている。ローサイド制御信号Ｖｃｉｎ０に応じてローサイド駆動回路１３は、ローサイドＩＧＢＴ１５を駆動する駆動信号をローサイド出力端子ＬＯから出力する。この駆動信号によってローサイドＩＧＢＴ１５がスイッチングされる。ローサイド駆動回路１３は、基準電位としてローサイド電位を用い、かつ電源電位として供給電位ＶＤを用いて動作する。供給電位ＶＤは、ローサイド電位からのオフセット電圧Ｅ１によって規定されている。オフセット電圧Ｅ１は、インバータ入力電圧よりも小さい電圧である。オフセット電圧Ｅ１は、実質的に定電圧であってよく、例えば＋１５Ｖ程度である。
【００１５】
ハイサイド入力端子ＨＩへは、ハイサイドＩＧＢＴ２５を制御するためのハイサイド制御信号Ｖｃｉｎ１が入力される。ハイサイド制御信号Ｖｃｉｎ１は、基準電位としてローサイド電位を用いている。レベルシフト回路２２は、基準電位としてローサイド電位を用いるハイサイド制御信号Ｖｃｉｎ１を、基準電位として中間電位ＶＳを用いるハイサイド制御信号Ｖｃｉｎ２に変換する。そしてレベルシフト回路２２はハイサイド駆動回路２３へハイサイド制御信号Ｖｃｉｎ２を送る。ハイサイド制御信号Ｖｃｉｎ２に応じてハイサイド駆動回路２３は、ハイサイドＩＧＢＴ２５を駆動する駆動信号をハイサイド出力端子ＨＯから出力する。この駆動信号によってハイサイドＩＧＢＴ２５がスイッチングされる。ハイサイド駆動回路２３は、基準電位として中間電位ＶＳを用い、かつ電源電位としてフローティング電位ＶＢを用いて動作する。フローティング電位ＶＢは、中間電位ＶＳからのオフセット電圧Ｅ２によって規定されている。オフセット電圧Ｅ２は、インバータ入力電圧よりも小さい電圧である。オフセット電圧Ｅ２は、実質的に定電圧であってよく、オフセット電圧Ｅ１と同じであってもよく、例えば＋１５Ｖ程度である。
【００１６】
検出回路４０は、ハイサイドＩＧＢＴ２５の状態情報を検出することによって検出信号を生成する。検出信号は、ＨＶＩＣ１００の情報信号入力端子ＦＩへ出力される。検出回路４０は、基準電位として中間電位ＶＳを用いている。状態情報は、少なくとも１つの種類の情報を含む。状態情報は、典型的には、ハイサイドＩＧＢＴ２５の主端子間に印加されている電圧（コレクタ・エミッタ電圧Ｖｃｅ）についての情報、および、ハイサイドＩＧＢＴ２５の温度についての情報である。なお検出回路４０の具体例については後述する。
【００１７】
ＨＶＩＣ１００はさらに変換回路６０を有している。変換回路６０には情報信号入力端子ＦＩから検出信号が入力される。変換回路６０は、基準電位として中間電位ＶＳを用いて動作する。変換回路６０は、検出回路４０からの検出信号に対応した変換信号を出力する。具体的には、アナログ信号である検出信号が、デジタル信号である変換信号に変換される。この変換は典型的には、アナログ信号の大きさに依存したパルス幅を有するパルス信号を生成することによって行われる。なお変換回路６０の具体例については後述する。
【００１８】
ＩＰＭ２００はさらに、信号伝達回路７０を有している。信号伝達回路７０は、変換回路６０からの変換信号に対応した情報出力信号を、基準電位としてローサイド電位（グラウンド電位）を用いた電圧信号として出力する。この情報出力信号がモニタ９０によってモニタされる。信号伝達回路７０は、第１の箇所７１と、第２の箇所７２と、信号スイッチング素子７３と、ダイオード７４とを含む。
【００１９】
第１の箇所７１には中間電位ＶＳが印加される。第２の箇所７２には参照電位が印加される。参照電位は、ローサイド電位およびハイサイド電位とは異なる、ローサイド電位とハイサイド電位との間の電位である。参照電位は、図示されているように、供給電位ＶＤを用いて印加されることが好ましい。
【００２０】
信号スイッチング素子７３は、第１の箇所７１に接続された一方端と、他方端とを有しており、変換信号に従ってスイッチングされる。図示されている例においては、信号スイッチング素子７３はｎチャネル型ＭＯＳＦＥＴであり、第１の箇所７１に接続されたソース（一方端）と、ドレイン（他方端）と、ゲートとを有しており、ゲートに印加された変換信号に従ってスイッチングされる。信号スイッチング素子７３は、ＨＶＩＣ１００内に集積化されていることが好ましい。この場合、信号スイッチング素子７３のサイズが小さいほどＨＶＩＣ１００のサイズを抑えることができる。サイズを抑えるためには、信号スイッチング素子７３の耐圧は不必要に高くないことが好ましい。信号スイッチング素子７３の耐圧は、ダイオード７４の耐圧より低くてよい。また信号スイッチング素子７３の耐圧はインバータ入力電圧より低くてよい。
【００２１】
ダイオード７４は、第２の箇所７２と信号スイッチング素子７３の他方端との間に設けられている。ダイオード７４は、中間電位ＶＳがローサイド電位の場合に第１の箇所７１と第２の箇所７２との間の電圧によって順方向電流が流れるように定められた向きを有している。好ましくは、ダイオード７４は、ＨＶＩＣ１００内に集積化されるのではなく、ＨＶＩＣ１００に外付けされている。ダイオード７４の耐圧はインバータ入力電圧より高い。このため、ダイオード７４としては、いわゆる高耐圧ダイオードが用いられる。例えば、インバータ入力電圧の仕様が３００Ｖ以上であれば、３００Ｖ以上の耐圧を有するダイオードが用いられる。
【００２２】
ダイオード７４と第２の箇所７２との間、具体的にはダイオード７４と抵抗素子７５との間、の電位が、情報出力信号として信号伝達回路７０から出力される。情報出力信号の基準電位はローサイド電位（グラウンド電位）である。この情報出力信号はモニタ９０によってモニタされる。モニタ９０は、ＨＶＩＣ１００への制御信号を生成する機能を有するマイクロコンピュータであってもよい。この場合、情報出力信号に応じてＩＰＭ２００が制御され得る。例えば、情報出力信号がＩＰＭ２００についての何らかのエラー信号であった場合に、マイクロコンピュータはＩＰＭ２００に、ローサイドＩＧＢＴ１５の遮断動作などの保護動作を実行させ得る。
【００２３】
（信号伝達回路７０の動作）
ローサイドＩＧＢＴ１５がオン状態にある間、信号伝達回路７０は、変換回路６０からの変換信号に対応した情報出力信号をモニタ９０へ伝達する。このことについて、以下に説明する。ローサイドＩＧＢＴ１５がターンオンされると、中間電位ＶＳは略ローサイド電位（グラウンド電位）となる。これにより、ダイオード７４には順方向電圧が印加される。よって第１の箇所７１と第２の箇所７２との間には、信号スイッチング素子７３のスイッチングに対応して電流が流れる。この電流に対応して、モニタ９０へ出力される電位が変動する。よって、信号スイッチング素子７３がスイッチングが変換回路６０からの変換信号によって行われることで、信号伝達回路７０は、変換信号に対応した情報出力信号をモニタ９０へ伝達することができる。
【００２４】
一方、ハイサイドＩＧＢＴ２５がオン状態にある間、信号伝達回路７０は、変換回路６０とモニタ９０とを互いに電気的に絶縁する。ハイサイドＩＧＢＴ２５がターンオンされると、中間電位ＶＳは略ハイサイド電位となる。これにより、ダイオード７４には逆方向電圧が印加される。よって第１の箇所７１と第２の箇所７２との間には、信号スイッチング素子７３のスイッチング状態にかかわらず電流が流れない。すなわち、変換回路６０とモニタ９０とが互いに電気的に絶縁される。中間電位ＶＳが略ハイサイド電位の間は、変換回路６０とモニタ９０との間に、インバータ入力電圧程度の大きな電圧が印加される。よって、両者の間の電気的絶縁が確保される必要がある。この電気的絶縁は、ダイオード７４が逆方向電圧の印加に耐えることによって確保される。
【００２５】
（構成の詳細）
図２は、上記状態情報がハイサイドＩＧＢＴ２５に印加されている電圧の情報である場合における検出回路４０（図１）の一例である検出回路４０Ａを説明する回路図である。ハイサイドＩＧＢＴ２５は、エミッタ端子（第１の端子）、コレクタ端子（第２の端子）およびゲート端子（第３の端子）を有しており、ゲート端子に印加された電圧に応じてエミッタ端子とコレクタ端子との間の電気的接続を制御する。検出回路４０Ａは、状態情報として、エミッタ端子とコレクタ端子との間に印加されている電圧Ｖｃｅを検出する。具体的には検出回路４０Ａは、抵抗素子４１Ａと、抵抗素子４２Ａと、抵抗素子４３Ａと、ダイオード４５Ａとを有している。抵抗素子４１Ａと、抵抗素子４２Ａと、抵抗素子４３Ａとは、中間電位ＶＳが印加されている箇所からフローティング電位ＶＢが印加されている箇所までをつなぐように、順に直列接続されている。エミッタ端子は、中間電位ＶＳが印加されている箇所と抵抗素子４１Ａとの間に接続されている。コレクタ端子は抵抗素子４２Ａと抵抗素子４３Ａとの間にダイオード４５Ａを介して接続されている。ダイオード４５Ａの向きは、ハイサイドＩＧＢＴ２５がオフ状態のときに電流の流れが阻止されるように選択されている。抵抗素子４１Ａと抵抗素子４２Ａとの間の電位を有する検出信号が情報信号入力端子ＦＩへ出力される。
【００２６】
図３は、上記状態情報がハイサイドＩＧＢＴ２５の温度についての情報である場合における検出回路４０（図１）の一例である検出回路４０Ｂを説明する回路図である。具体的には検出回路４０Ｂは、温度センサとしてのダイオード４１Ｂと、抵抗素子４２Ｂとを有している。ダイオード４１Ｂは、ハイサイドＩＧＢＴ２５からの熱を受けやすい位置に配置されており、それにより温度センサとしてのダイオード４１Ｂは、ハイサイドＩＧＢＴ２５の接合温度Ｔｊを検出することができる。ここで「接合温度」とは、半導体スイッチング素子内のｐｎ接合部の温度である。精確な温度測定のためには、ダイオード４１ＢおよびハイサイドＩＧＢＴ２５が共通の半導体基板上に形成されていることが好ましい。その場合、信頼性の確保上、ダイオード４１Ｂを有する検出回路４０の基準電位は、ローサイド電位ではなくハイサイド電位であることが求められる。ダイオード４１Ｂと、抵抗素子４２Ｂとは、中間電位ＶＳが印加されている箇所からフローティング電位ＶＢが印加されている箇所までをつなぐように、順に直列接続されている。ダイオード４１Ｂの向きは、ダイオード４１Ｂに順方向電圧が印加されるように選択されている。ダイオード４１Ｂと抵抗素子４２Ｂとの間の電位を有する検出信号が情報信号入力端子ＦＩへ出力される。
【００２７】
図４は、図１における変換回路６０の例を説明する回路図である。検出回路４０（図１）からの検出信号の値と、基準電位として中間電位ＶＳを用いた三角波生成器６２によって生成された三角波の電位とが、コンパレータ６１によって比較される。これによりコンパレータ６１は、検出信号の値に応じたパルス幅を有する変換信号を生成する。変換信号は信号伝達回路７０（図１）の信号スイッチング素子７３のゲートへ送られる。
【００２８】
（効果）
本発明によれば、信号伝達回路７０（図１）には、中間電位ＶＳがローサイド電位の場合に第１の箇所７１と第２の箇所７２との間の電圧によって順方向電流が流れるように定められた向きを有するダイオード７４が設けられている。これにより、ローサイドＩＧＢＴ１５がオン状態にありかつハイサイドＩＧＢＴ２５がオフ状態にあることによって中間電位ＶＳが略ローサイド電位であるときは、ダイオード７４に順方向電圧が印加される。この状態において、信号伝達回路７０の信号スイッチング素子７３をスイッチングすることによって、ダイオード７４を流れる電流が制御される。よってこの電流を利用することで、信号伝達回路７０を介して情報伝達を行うことができる。一方、ローサイドＩＧＢＴ１５がオフ状態にありハイサイドＩＧＢＴ２５がオン状態にあることによって中間電位ＶＳが略ハイサイド電位であるときには、ダイオード７４に逆方向電圧が印加されることによって、信号伝達回路７０は絶縁状態にある。これにより、モニタ９０（ローサイド）と変換回路６０（ハイサイド）との間の信号伝達回路７０による電気的接続が遮断される。よって、ローサイドとハイサイドとの間で求められる絶縁を確保することができる。信号伝達回路７０におけるこの絶縁は、信号スイッチング素子７３ではなくダイオード７４によって確保される。このため信号スイッチング素子７３としては、高耐圧のものを用いる必要がない。よって、信号スイッチング素子７３のサイズを抑えることができる。よって、ＩＰＭ２００のサイズを小さくすることができ、特にＨＶＩＣ１００のサイズを顕著に小さくすることができる。
【００２９】
なお仮に、信号伝達回路７０の代わりに、シフトダウン機能を有するレベルシフト回路がＨＶＩＣ内に集積化されたとすると、ＨＶＩＣのサイズが顕著に大きくなってしまう。具体的には、レベルシフト回路には、通常、高耐圧を有する半導体スイッチング素子が含まれ、それがＨＶＩＣにおいて大きな面積を占めてしまう。また、シフトダウン機能を有するレベルシフト回路をＨＶＩＣに集積化すること自体、信頼性を考慮すれば、実用上、難易度が高い。
【００３０】
第２の箇所７２に印加される電位である参照電位は、供給電位ＶＤを用いて印加されてよい。これによりＩＰＭ２００の構成が簡素化される。
【００３１】
ハイサイドＩＧＢＴ２５の状態情報は、ハイサイドＩＧＢＴ２５のコレクタ・エミッタ電圧Ｖｃｅについての情報を含んでいてよい。この場合、ハイサイドに設けられているＩＧＢＴ２５のコレクタ・エミッタ電圧Ｖｃｅの異常の発生をローサイドへ伝達することができる。
【００３２】
ハイサイドＩＧＢＴ２５の状態情報は、ハイサイドＩＧＢＴ２５の温度についての情報を含んでいてよい。この場合、ハイサイドＩＧＢＴ２５の温度の異常の発生をローサイドに伝達することができる。
【００３３】
ハイサイド駆動回路２３およびレベルシフト回路２２は、一の半導体チップ１００内に集積化されていてよい。この場合、ＩＰＭ２００のサイズを小さくすることができる。
【００３４】
信号伝達回路７０のダイオード７４は半導体チップ１００に外付けされていてよい。この場合、半導体チップ１００内に、高耐圧素子であるダイオード７４を設ける必要がない。これにより半導体チップ１００のサイズを小さくすることができる。
【００３５】
信号伝達回路７０の信号スイッチング素子７３は、半導体チップ１００内に集積化されていてよい。これによりＩＰＭ２００のサイズを小さくすることができる。
【００３６】
（変形例）
上記実施の形態においては１つのアームＡＭが示されているが、アームの数は限定されない。各々がＩＭＰ２００と同様である複数の構成が設けられることによって、複数のアームＡＭを有するＩＰＭが構成され得る。特に、３つのアームＡＭを有するＩＰＭが構成されることによって、三相インバータとしての機能が得られる。その場合、主出力端子ＴＯに対応する３つの主出力端子が三相交流の出力端子としての機能を有する。
【００３７】
上記実施の形態においてはローサイド端子ＴＮがいわゆる「Ｎ端子」でありかつハイサイド端子ＴＰがいわゆる「Ｐ端子」であるが、この関係は逆であってもよい。具体的には、ローサイド端子ＴＮがいわゆる「Ｐ端子」であり、かつハイサイド端子ＴＰがいわゆる「Ｎ端子」であってもよい。すなわち、ローサイド電位を基準電位としてみた場合にハイサイド電位が負電位であってもよい。
【００３８】
上記実施の形態においてはローサイドスイッチング素子およびハイサイドスイッチング素子の各々としてＩＧＢＴが用いられているが、ＩＧＢＴ以外の電力用半導体スイッチング素子が用いられてもよい。例えば、ＭＯＳＦＥＴなどのＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が用いられてもよい。
【００３９】
上記実施の形態においては信号スイッチング素子７３としてｎチャネル型ＭＯＳＦＥＴが用いられているが、代わりにｐチャネル型ＭＯＳＦＥＴが用いられてもよい。またＭＯＳＦＥＴ以外のＭＩＳＦＥＴが用いられてもよい。またＭＩＳＦＥＴ以外の半導体スイッチング素子が用いられてもよく、例えばバイポーラトランジスタが用いられてもよい。
【００４０】
上記実施の形態においては、検出回路４０が温度を検出する場合において温度センサとしてダイオードが用いられているが、温度センサとしてダイオード以外の素子が用いられてもよい。例えばサーミスタ素子が用いられてもよい。
【００４１】
＜実施の形態２＞
（構成）
図５を参照して、本実施の形態のＩＰＭは、ＩＰＭ２００（図１：実施の形態１）の構成に加えてさらに、サンプルアンドホールド回路５０と、ＶＳ検知回路８０（中間電位検知回路）とを有している。
【００４２】
サンプルアンドホールド回路５０は検出回路４０と変換回路６０との間に設けられている。サンプルアンドホールド回路５０は、ハイサイドＩＧＢＴ２５がターンオンされるタイミングでサンプル動作を開始し、ハイサイドＩＧＢＴ２５がターンオフされるタイミングでホールド動作を開始する。ハイサイドＩＧＢＴ２５のターンオンおよびターンオフのタイミングは、レベルシフト回路２２からのハイサイド制御信号Ｖｃｉｎ２が参照されることによって認識される。言い換えれば、サンプルアンドホールド回路５０は、トリガとしてハイサイド制御信号Ｖｃｉｎ２を用いてサンプルアンドホールド動作を実行する。
【００４３】
ＶＳ検知回路８０は、中間電位ＶＳが、ローサイド電位およびハイサイド電位のうちローサイド電位に近い状態であるロー状態にあるか、ハイサイド電位に近い状態であるハイ状態にあるか、を検知する。変換回路６０は、ＶＳ検知回路８０がハイ状態からロー状態への移行を検知したことをトリガとして用いて、変換信号の出力を開始する。
【００４４】
図６は、サンプルアンドホールド回路５０（図５）の例としてのサンプルアンドホールド回路５０Ａを示す回路図である。サンプルアンドホールド回路５０Ａは、オペアンプ５１と、スイッチ５２と、キャパシタ５３と、オペアンプ５４とを有している。オペアンプ５１の反転入力端子には検出回路４０からの検出信号が入力される。オペアンプ５１の非反転入力端子にはオペアンプ５１自身の出力端子が接続されている。スイッチ５２は、オペアンプ５１の出力端子と、オペアンプ５４の反転入力端子とをつないでいる。オペアンプ５４の反転入力端子には、キャパシタ５３の一方端が接続されている。キャパシタ５３の他方端には、基準電位としての中間電位ＶＳが印加されている。スイッチ５２は、ハイサイド制御信号Ｖｃｉｎ２がターンオンに対応するものであるときにオン状態とされ、ハイサイド制御信号Ｖｃｉｎ２がターンオフに対応するものであるときにオフ状態とされる。サンプルアンドホールド回路５０ＡはＨＶＩＣ１００内に集積化されていることが好ましい。
【００４５】
図７は、ＶＳ検知回路８０（図５）の例としてのＶＳ検知回路８０Ａを示す回路図である。ＶＳ検知回路８０Ａは、抵抗素子８１Ａと、抵抗素子８２Ａと、参照電圧源８３Ａと、コンパレータ８４Ａとを有している。抵抗素子８１Ａおよび抵抗素子８２Ａは、ローサイド電位の箇所からフローティング電位ＶＢの箇所までをつなぐように、順に直列接続されている。よって抵抗素子８１Ａと抵抗素子８２Ａとの間で、ローサイド電位（グラウンド電位）とフローティング電位ＶＢとの間の電圧が分圧されることによって生じる電位が得られる。得られた電位は、コンパレータ８４Ａによって、フローティング電位ＶＢを基準として参照電圧源８３Ａの電圧分だけ低い電位と比較される。この電圧の符号はハイサイド電位の符号と同じとされる。またこの電圧の大きさは、中間電位ＶＳがハイサイド電位である場合の上記分圧の値よりも十分に小さい値とされる。これによりコンパレータ８４Ａは、中間電位ＶＳがローサイド電位のときにハイ信号を発生し、中間電位ＶＳがローサイド電位からハイサイド電位に向かってずれたときにロー信号を発生する。ＶＳ検知回路８０ＡはＨＶＩＣ１００内に集積化されていることが好ましい。
【００４６】
ここで図７の回路の動作を説明する。中間電位ＶＳは、前述の通り、ローサイド電位からハイサイド電位まで変動する。またフローティング電位ＶＢは、中間電位ＶＳよりオフセット電圧Ｅ２だけ高い電位（ＶＢ＝ＶＳ＋Ｅ２）となる。また、参照電圧源８３Ａの電圧をＶｒとし、抵抗素子８２Ａおよび抵抗素子８１Ａの抵抗値をそれぞれｒ１およびｒ２とする。また、コンパレータ８４Ａの＋入力端子および−入力端子の電位をそれぞれＶ＋およびＶ−とする。コンパレータ８４Ａは、Ｖ＋とＶ−を比較し、Ｖ＋＞Ｖ−のときに「ハイ」を出力する。ここで、Ｖ＋＝ＶＢ・ｒ２／（ｒ１＋ｒ２）かつＶ−＝ＶＢ−Ｖｒであるから、Ｖ＋＞Ｖ−となるとき、ＶＢ・ｒ２／（ｒ１＋ｒ２）＞ＶＢ−Ｖｒである。この式を整理すると、ＶＢ＜（１＋ｒ２／ｒ１）・Ｖｒとなる。ここで、上述したようにＶＢ＝ＶＳ＋Ｅ２であることから、以下の不等式
ＶＳ＜（１＋ｒ２／ｒ１）・Ｖｒ−Ｅ２
が得られる。中間電位ＶＳが上記不等式を満たすときにコンパレータ８４Ａは「ハイ」を出力する。ｒ２、ｒ１、Ｖｒ、およびＥ２を適宜設定することで、中間電位ＶＳがローサイド電位近傍にあることが検出可能になる。例えば、ローサイド電位およびハイサイド電位がそれぞれ０Ｖおよび６００Ｖであることによって中間電位ＶＳが０Ｖから６００Ｖの間を変動すると仮定する。また、Ｅ２＝１５Ｖ、Ｖｒ＝０．３２Ｖ、ｒ１＝１０ｋΩ、ｒ２＝４９０ｋΩと設定する。この場合、上記不等式は、ＶＳ＜（１＋４９０×１０３／１０×１０３）・０．３２−１５＝５０・０．３２−１５＝１［Ｖ］となる。すなわち、中間電位ＶＳが１Ｖ未満のときにコンパレータ８４Ａは「ハイ」を出力することになる。なお、中間電位ＶＳが６００Ｖのときであっても、抵抗素子８２Ａの両端には、高々１２．３Ｖの電圧しか印加されることはない。
【００４７】
なお、上記以外の構成については、上述した実施の形態１のＩＰＭ２００の構成とほぼ同じであるため、その説明を繰り返さない。
【００４８】
（ＩＰＭの動作）
図８は、本発明の実施の形態のＩＰＭの動作を概略的に示すタイミングチャート図である。なお本図は、後述するローアクティブ方式が採用されている場合を例に示されており、ハイアクティブ方式の場合はハイサイド制御信号Ｖｃｉｎ１およびハイサイド制御信号Ｖｃｉｎ２の各々の波形は反転する。
【００４９】
ローアクティブ方式の場合、ハイサイド制御信号Ｖｃｉｎ１およびハイサイド制御信号Ｖｃｉｎ２がロー状態のときにハイサイドＩＧＢＴ２５がオン状態とされ、ハイサイド制御信号Ｖｃｉｎ１およびハイサイド制御信号Ｖｃｉｎ２がハイ状態のときにハイサイドＩＧＢＴ２５がオフ状態とされる。ＩＰＭにＬ負荷（誘導負荷）が接続されている場合、Ｖｃｉｎ２がロー状態、すなわちハイサイドＩＧＢＴ２５がオン状態、にある１つのパルス期間に着目すると、１つの期間中にコレクタ電流Ｉｃは徐々に増加していき、ターンオフされる直前に最大となる。これに対応して、１つの期間中に接合温度Ｔｊは徐々に増加していき、ターンオフされる直前に最大となる。ターンオフ後は、接合温度Ｔｊは徐々に減少していく。本実施の形態によれば、サンプルアンドホールド回路５０が設けられることによって、ターンオフ直前にサンプリングされた接合温度Ｔｊの値がホールドされる。
【００５０】
変換回路６０は、ローサイド電位（グラウンド電位）への中間電位ＶＳの移行をトリガとして、ホールドされた値に対応する変換信号を出力し始める。中間電位ＶＳがローサイド電位にある期間ＰＧの間、信号伝達回路７０は信号を伝達することができる。よってこの期間ＰＧの間に、ホールドされた値に対応するパルス幅ＷＰを有する情報出力信号が伝達される。
【００５１】
（効果）
本実施の形態によれば、サンプルアンドホールド回路５０は、ハイサイドＩＧＢＴ２５がターンオンされるタイミングでサンプル動作を開始し、ハイサイドＩＧＢＴ２５がターンオフされるタイミングでホールド動作を開始する。このサンプルアンドホールド回路５０からの信号を用いることで、変換回路６０は、ハイサイドＩＧＢＴ２５のターンオフ直前に検出された状態情報を出力することができる。
【００５２】
特に、接合温度Ｔｊは、ターンオフ直前に最大値を取りやすい。また、コレクタ・エミッタ電圧Ｖｃｅは、図８におけるコレクタ電流Ｉｃにほぼ対応しており、ターンオフ直前に最大値を取りやすい。よって、サンプルアンドホールド回路５０が設けられることによって、これら最大値をモニタ９０へ伝達することができる。
【００５３】
変換回路６０は、ＶＳ検知回路８０がハイ状態からロー状態への移行を検知したことをトリガとして用いて、変換信号の出力を開始する。これにより、変換回路６０が変換信号を不必要に出力することが抑制される。特に、中間電位ＶＳがローサイド電位へ降下するタイミングに跨って出力された変換信号は、モニタ９０によって部分的にのみ受信されることによって、誤った情報として認識される可能性がある。
【００５４】
（変形例）
ＶＳ検知回路８０がサンプルアンドホールド回路５０なしに設けられてもよい。その場合であっても、変換信号を不必要に出力することが抑制される。
【００５５】
サンプルアンドホールド回路５０がＶＳ検知回路８０なしに設けられてもよい。その場合であっても、変換回路６０は、ハイサイドＩＧＢＴ２５のターンオフ直前に検出された状態情報を出力することができる。
【００５６】
＜実施の形態３＞
（構成）
図９を参照して、本実施の形態のＩＰＭは、実施の形態２のＩＰＭの構成に加えてさらに、出力電流検知回路５７と、ピークホールド回路５５とを有している。ピークホールド回路５５は、ＨＶＩＣ１００（図１）内に集積化されていることが好ましい。
【００５７】
出力電流検知回路５７は、主出力端子ＴＯからの出力電流の存在を検知する。ピークホールド回路５５は、検出回路４０と変換回路６０との間に設けられており、出力電流検知回路５７が出力電流の存在を検知している間はピークホールド動作を行う。出力電流検知回路５７を用いての出力電流の存在の検知は、例えば、主出力端子ＴＯに設けられた電流検出用のシャント抵抗素子５７Ｒでの電圧降下を検知することによって行われる。
【００５８】
図１０は、図９におけるピークホールド回路５５の例を示す回路図である。本例においてピークホールド回路５５は、オペアンプ５５１と、ダイオード５５２と、オペアンプ５５３と、ダイオード５５４と、抵抗素子５５５とを有している。検出回路４０（図１）はサンプルアンドホールド回路５０（図９）を介してオペアンプ５５１の非反転入力端子に接続されている。オペアンプ５５１の反転入力端子はダイオード５５４を介してオペアンプ５５１の出力端子に接続されている。オペアンプ５５１の出力端子はダイオード５５２を介してオペアンプ５５３の非反転入力端子に接続されている。オペアンプ５５３の反転入力端子と出力端子とは互いに接続されている。オペアンプ５５３の出力端子は抵抗素子５５５を介してオペアンプ５５１の反転入力端子に接続されている。オペアンプ５５３の非反転入力端子には、キャパシタ５５６の一方端が接続されている。キャパシタ５５６の他方端には、基準電位としての中間電位ＶＳが印加されている。オペアンプ５５３の出力端子は、変換回路６０（図１）に接続されている。
【００５９】
なお、上記以外の構成については、上述した実施の形態２のＩＰＭ２００の構成とほぼ同じであるため、その説明を繰り返さない。
【００６０】
（動作）
図１１は、本実施の形態におけるＩＭＰの動作の例を概略的に示すタイミングチャート図である。本例は、ＩＰＭによって正弦波の三相交流が出力される場合についてのものである。本例においては、ハイサイド制御信号Ｖｃｉｎ１のパルス幅の制御によって、ハイサイドＩＧＢＴ２５（図１）のコレクタ電流Ｉｃの波形が、正弦波の半周期とされている。この半周期の途中でハイサイドＩＧＢＴ２５の接合温度Ｔｊが最大値をとる。ピークホールド回路５５を用いることによって、この最大値の情報が、上記半周期の後の、中間電位ＶＳがローサイド電位である期間に、信号伝達回路７０から出力される。
【００６１】
（効果）
本実施の形態によれば、主出力端子ＴＯからの出力電流の存在を検知している間、ピークホールド動作が行われる。これにより変換回路６０は、出力電流が発生している一期間におけるピーク情報を出力することができる。
【００６２】
（変形例）
ＶＳ検知回路８０およびサンプルアンドホールド回路５０の少なくともいずれかが省略されてもよい。その場合であっても、ピークホールド回路５５を用いることによって、出力電流が発生している一期間におけるピーク情報を出力することができる。
【００６３】
＜実施の形態４＞
（構成）
図１２を参照して、本実施の形態においては、ＶＳ検知回路８０（図５）の一種としてＶＳ検知回路８０Ｂ（中間電位検知回路）が用いられる。また信号伝達回路７０（図１）に代わり信号伝達回路７０Ｂが用いられる。
【００６４】
信号伝達回路７０Ｂは信号スイッチング素子７３とダイオード７４との間に伝達部抵抗素子７９を含む。伝達部抵抗素子７９はＨＶＩＣ１００（図１）内に集積化されていることが好ましい。これ以外については、信号伝達回路７０Ｂは信号伝達回路７０と同様の構成を有している。
【００６５】
ＶＳ検知回路８０Ｂは、参照電圧源８３Ｂと、コンパレータ８４Ｂと、ダミーパルス発生源８５Ｂとを有している。コンパレータ８４Ｂは、ダイオード７４と伝達部抵抗素子７９との間に接続されている。コンパレータ８４Ｂは、この接続箇所の電位と、ローサイド電位を基準として参照電圧源８３Ｂの電圧が加わった電位とを比較する。この電圧の符号はハイサイド電位の符号と同じとされる。またこの電圧の大きさは、信号伝達回路７０Ｂに電流が流れているときの伝達部抵抗素子７９での電圧降下の値よりも小さい値とされる。これにより、コンパレータ８４Ｂの出力信号は、信号伝達回路７０Ｂに電流が流れている場合にはハイ信号であり、信号伝達回路７０Ｂに電流が流れていない場合にはロー信号である。ダミーパルス発生源８５Ｂは、信号スイッチング素子７３をオン状態へと制御するためのダミーパルスを発生する。ＶＳ検知回路８０ＢはＨＶＩＣ１００内に集積化されていることが好ましい。
【００６６】
（ＶＳ検知回路８０Ｂの動作）
ダミーパルス発生源８５Ｂは、ダミーパルスを発生することによって、信号スイッチング素子７３を一時的にオン状態へと制御する。このとき、中間電位ＶＳがローサイド電位であれば、ダイオード７４に順方向電圧が印加されているので、伝達部抵抗素子７９には電流が流れる。よって伝達部抵抗素子７９で電圧降下が生じる。このため信号伝達回路７０Ｂからコンパレータ８４Ｂへ入力される電位は、中間電位ＶＳを基準としてハイサイド電位の方へ電圧降下の分シフトした電位である。よってコンパレータ８４Ｂは変換回路６０へ、中間電位ＶＳがローサイド電位であることを表すハイ信号を出力する。逆に中間電位ＶＳがハイサイド電位であれば、ダイオード７４に逆方向電圧が印加されているので、伝達部抵抗素子７９には電流が流れない。よって伝達部抵抗素子７９で電圧降下は生じない。このため信号伝達回路７０Ｂからコンパレータ８４Ｂへ入力される電位は中間電位ＶＳのままである。よってコンパレータ８４Ｂは変換回路６０へ、中間電位ＶＳがハイサイド電位であることを表すロー信号を出力する。以上の動作により、中間電位ＶＳが検知され、その結果が変換回路６０へ出力される。
【００６７】
（効果）
本実施の形態によれば、ＶＳ検知回路８０Ｂは、ダイオード７４と伝達部抵抗素子７９との間に接続されている。これにより、ＶＳ検知回路８０の構成を簡素化することができる。
【００６８】
＜実施の形態５＞
図１３を参照して、本実施の形態のＩＰＭには、供給電位ＶＤおよび中間電位ＶＳを用いてフローティング電位ＶＢを発生するブートストラップ回路３０が設けられている。ブートストラップ回路３０はＨＶＩＣ１００（図１）内に集積化されていることが好ましい。ブートストラップ回路３０は、抵抗素子３１と、ダイオード３２と、キャパシタ３３と、抵抗素子３９とを有している。キャパシタ３３は、一方端が中間電位ＶＳの箇所に接続されており、他方端からフローティング電位ＶＢを出力する。この他方端へは、供給電位ＶＤの箇所から抵抗素子３１とダイオード３２とが直列に接続されることによって構成された充電経路が接続されている。この充電経路には抵抗素子３９が挿入されている。ブートストラップ回路３０が充電動作中は充電経路に電流が流れる。これにより抵抗素子３９で電圧降下が発生する。
【００６９】
本実施の形態においては、ＶＳ検知回路８０（図５）の一種としてＶＳ検知回路８０Ｃ（中間電位検知回路）が設けられている。ＶＳ検知回路８０Ｃは、上記電圧降下を検知することによって、ブートストラップ回路３０が充電動作中か否かを検知する。ブートストラップ回路３０において充電動作が行われるのは、キャパシタ３３の一方端に印加されている中間電位ＶＳがローサイド電位（グラウンド電位）へ降下したときである。このため、ブートストラップ回路３０が充電動作中か否かを検知することによって、中間電位ＶＳを検知することができる。
【００７０】
本実施の形態によれば、ＶＳ検知回路８０Ｃは、中間電位ＶＳの検知を、ブートストラップ回路３０が充電動作中か否かを検知することによって行う。これによりＶＳ検知回路８０Ｃの構成を簡素化することができる。
【００７１】
＜実施の形態６＞
（構成）
図１４を参照して、本実施の形態のＩＰＭにおいては、ハイサイドＩＧＢＴ２５（図１）の状態情報に対応した、ローサイドＩＧＢＴ１５（図１）についての状態情報が検出される。例えば、ハイサイドＩＧＢＴ２５およびローサイドＩＧＢＴ１５の各々について、ＩＧＢＴの接合温度の情報が検出される。
【００７２】
本実施の形態におけるＩＰＭは、上述した各実施の形態のＩＰＭの構成に加えて、選択回路９５を有している。選択回路９５は、ローサイドＩＧＢＴ１５の状態情報と、信号伝達回路７０を介して得られたハイサイドＩＧＢＴ２５の状態情報とを比較することによって、ローサイドＩＧＢＴ１５の状態情報とハイサイドＩＧＢＴ２５の状態情報とのうちのいずれか一方をモニタ９０（図１）へ選択的に出力する。上記の例においては、ハイサイドＩＧＢＴ２５の接合温度の値と、ローサイドＩＧＢＴ１５の接合温度の値とが比較され、より大きな値を表す信号がモニタ９０へ出力される。
【００７３】
選択回路９５は、入力変換部９５１と、選択部９５２と、出力変換部９５３とを有している。入力変換部９５１は、ハイサイドＩＧＢＴ２５についての状態情報を表す情報出力信号を受け付ける。そして入力変換部９５１は、この情報出力信号を、ローサイドＩＧＢＴ１５についての状態情報を表す情報出力信号と比較可能なものへと変換する。両信号がもともと互いに比較可能なものである場合は、入力変換部９５１は省略され得る。選択部９５２は、両信号の各々が表す値を比較することによって、一方の値を表す信号を選択的に出力する。例えば、２つの温度の値が比較され、より大きな値を表す信号のみが出力される。出力変換部９５３は、選択部９５２から出力された信号を、モニタ９０が受け付けるのに適した信号へ変換する。例えば、情報に応じたパルス幅を有するデジタル信号、または、情報に応じた電圧値を有するアナログ信号への変換が行われる。選択部９５２から出力された信号をモニタ９０が直接受け付けることができる場合は、出力変換部９５３は省略され得る。
【００７４】
（効果）
本実施の形態によれば、ローサイドＩＧＢＴ１５の状態情報とハイサイドＩＧＢＴ２５の状態情報とのうちのいずれか一方を選択的に出力することができる。これにより、前者および後者のうち必要な方のみを出力することができる。よって、モニタ９０における信号処理の付加が軽減される。
【００７５】
（変形例）
ＩＰＭにおいて、互いに比較可能な３種類以上の状態情報が検出されてもよい。例えば、三相インバータとしての機能を有するためにＩＰＭが３つのアームＡＭ（図１）を有している場合、３つのハイサイドＩＧＢＴと、３つのローサイドＩＧＢＴとが用いられる。これらＩＧＢＴの各々の接合温度が検出されるとすると、合計６種類の状態情報が検出される。この場合、選択回路は、これら６種類の状態情報を表す情報出力信号を受け付ける。そして選択回路は、これら６種類の情報を比較することによって、１種類の状態情報をモニタ９０（図１）へ選択的に出力する。接合温度が検出される例においては、６種類の接合温度の値が比較され、その最大値を表す信号がモニタ９０へ出力される。
【００７６】
上記の例においては選択回路から最大値を表す信号が出力されるが、検出される状態情報の内容に鑑みて最小値の方が重要である場合もあり得る。その場合、選択回路は、最小値を表す信号を出力するように構成され得る。
【００７７】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００７８】
１５  ローサイドＩＧＢＴ（ローサイドスイッチング素子）、１３  ローサイド駆動回路、１６  還流ダイオード、２２  レベルシフト回路、２３  ハイサイド駆動回路、２５  ハイサイドＩＧＢＴ（ハイサイドスイッチング素子）、３０  ブートストラップ回路、４０，４０Ａ，４０Ｂ  検出回路、５０，５０Ａ  サンプルアンドホールド回路、５５  ピークホールド回路、５７  出力電流検知回路、６０  変換回路、７０，７０Ｂ  信号伝達回路、７１  第１の箇所、７２  第２の箇所、７３  信号スイッチング素子、７９  伝達部抵抗素子、８０，８０Ａ，８０Ｂ，８０Ｃ  ＶＳ検知回路（中間電位検知回路）、８５Ｂ  ダミーパルス発生源、９０  モニタ、９５  選択回路、１００  ＨＶＩＣ（半導体チップ）、２００  ＩＰＭ（半導体装置）、９５１  入力変換部、９５２  選択部、９５３  出力変換部、ＡＭ  アーム、ＦＩ  情報信号入力端子、ＦＯ  情報信号出力端子、ＨＩ  ハイサイド入力端子、ＨＯ  ハイサイド出力端子、ＬＩ  ローサイド入力端子、ＬＯ  ローサイド出力端子、ＴＮ  ローサイド端子、ＴＯ  主出力端子、ＴＰ  ハイサイド端子。
【図１】
2019004535.tif 000003
【図２】
2019004535.tif 000004
【図３】
2019004535.tif 000005
【図４】
2019004535.tif 000006
【図５】
2019004535.tif 000007
【図６】
2019004535.tif 000008
【図７】
2019004535.tif 000009
【図８】
2019004535.tif 000010
【図９】
2019004535.tif 000011
【図１０】
2019004535.tif 000012
【図１１】
2019004535.tif 000013
【図１２】
2019004535.tif 000014
【図１３】
2019004535.tif 000015
【図１４】
2019004535.tif 000016