(57)【要約】      （修正有）【課題】インダクタ電流を高精度に検出することが可能な半導体装置を提供する。【解決手段】半導体装置ＤＥＶは、ハイサイドトランジスタＱＨのゲートに印加されるゲート電位ＶＧＨまたは出力端子ＰＮｏに生じる出力電位ＶＯを監視し、当該監視結果に基づいてハイサイドサンプルタイミングＨＳＰＬまたはハイサイドホールドタイミングＨＨＬＤのいずれか一方または両方を生成するモニタ回路ＭＮＩと、インダクタＬ１に流れるインダクタ電流ＩＬを検出し、それに比例する検出電圧ＶＩＳを生成する電流検出回路ＩＤＴと、ハイサイドサンプルタイミングＨＳＰＬに応じて検出電圧ＶＩＳのサンプル動作を開始し、ハイサイドホールドタイミングＨＨＬＤに応じて検出電圧ＶＩＳのホールド動作を開始することで検出電圧ＶＩＳＨを出力するサンプルホールド回路ＳＨと、を備える。【選択図】図１
2019129614.tif 000002
【特許請求の範囲】
【請求項１】
高電位側電源電位と出力端子との間に結合され、オンに制御された際に、前記出力端子を介してインダクタに電力を蓄積するハイサイドトランジスタと、
前記ハイサイドトランジスタのオン・オフを制御するためのＰＷＭ信号を生成するＰＷＭ信号生成回路と、
前記ハイサイドトランジスタの制御入力ノードに印加されるハイサイド制御入力電位または前記出力端子に生じる出力電位を監視し、当該監視結果に基づいてハイサイドサンプルタイミングまたはハイサイドホールドタイミングのいずれか一方または両方を生成するモニタ回路と、
前記インダクタに流れるインダクタ電流を検出し、前記インダクタ電流に比例する第１の検出電圧を生成する電流検出回路と、
前記ハイサイドサンプルタイミングに応じて前記第１の検出電圧のサンプル動作を開始し、前記ハイサイドホールドタイミングに応じて前記第１の検出電圧のホールド動作を開始することで第２の検出電圧を出力するサンプルホールド回路と、
を有する、
半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記モニタ回路は、前記ハイサイド制御入力電位または前記出力電位が、前記高電位側電源電位近辺の電位レベルとなる判定電位まで立ち上がった際に前記ハイサイドサンプルタイミングを生成し、前記判定電位まで立ち下がった際に前記ハイサイドホールドタイミングを生成する、
半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記モニタ回路は、クランプ用トランジスタを備え、
前記クランプ用トランジスタは、一端に前記ハイサイド制御入力電位または前記出力電位が印加され、制御入力ノードに前記判定電位に対応する電位が印加されることで前記ハイサイド制御入力電位または前記出力電位を前記判定電位を下限値としてクランプする、
半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記モニタ回路は、さらに、前記ハイサイド制御入力電位と前記出力電位との電位差となるハイサイドオン・オフ制御電圧を監視し、前記ハイサイド制御入力電位または前記出力電位の監視結果に基づいて前記ハイサイドサンプルタイミングを生成し、前記ハイサイドオン・オフ制御電圧の監視結果に基づいて前記ハイサイドホールドタイミングを生成する、
半導体装置。
【請求項５】
請求項１記載の半導体装置において、
さらに、前記電流検出回路からの前記第１の検出電圧を前記ＰＷＭ信号のＰＷＭ周波数よりも早いサンプリング周波数でディジタル変換するアナログディジタル変換器を有し、
前記サンプルホールド回路は、前記アナログディジタル変換器からのディジタル信号を入力とするディジタル回路で構成される、
半導体装置。
【請求項６】
請求項１記載の半導体装置において、
さらに、前記モニタ回路からの前記ハイサイドサンプルタイミングおよび前記ハイサイドホールドタイミングに遅延を加えて前記サンプルホールド回路へ出力する遅延回路を有する、
半導体装置。
【請求項７】
請求項１記載の半導体装置において、
さらに、前記出力端子と低電位側電源電位との間に結合され、前記ハイサイドトランジスタとは相補的にオン・オフが制御され、オンに制御された際に、前記インダクタ電流を還流させるロウサイドトランジスタを有し、
前記モニタ回路は、さらに、前記ロウサイドトランジスタの制御入力ノードに印加されるロウサイド制御入力電位と前記低電位側電源電位との電位差となるロウサイドオン・オフ制御電圧を監視し、当該監視結果に基づいてロウサイドサンプルタイミングおよびロウサイドホールドタイミングを生成し、
前記サンプルホールド回路は、さらに、前記ロウサイドサンプルタイミングに応じて前記第１の検出電圧のサンプル動作を開始し、前記ロウサイドホールドタイミングに応じて前記第１の検出電圧のホールド動作を開始する、
半導体装置。
【請求項８】
請求項１記載の半導体装置において、
さらに、前記サンプルホールド回路からの前記第２の検出電圧と予め定めた目標電圧との誤差をゼロに近づけるためのＰＷＭデューティ比を定め、前記ＰＷＭデューティ比を前記ＰＷＭ信号生成回路へ指示する補償器を有する、
半導体装置。
【請求項９】
出力端子に結合され、負荷となるインダクタと、
高電位側電源電位と前記出力端子との間に結合され、オンに制御された際に、前記出力端子を介してインダクタに電力を蓄積するハイサイドトランジスタと、
前記ハイサイドトランジスタのオン・オフを制御するためのＰＷＭ信号を生成するＰＷＭ信号生成回路と、
前記ハイサイドトランジスタの制御入力ノードに印加されるハイサイド制御入力電位または前記出力端子に生じる出力電位を監視し、当該監視結果に基づいてハイサイドサンプルタイミングまたはハイサイドホールドタイミングのいずれか一方または両方を生成するモニタ回路と、
前記インダクタに流れるインダクタ電流を検出し、前記インダクタ電流に比例する第１の検出電圧を生成する電流検出回路と、
前記ハイサイドサンプルタイミングに応じて前記第１の検出電圧のサンプル動作を開始し、前記ハイサイドホールドタイミングに応じて前記第１の検出電圧のホールド動作を開始することで第２の検出電圧を出力するサンプルホールド回路と、
を有する、
負荷駆動システム。
【請求項１０】
請求項９記載の負荷駆動システムにおいて、
前記モニタ回路は、前記ハイサイド制御入力電位または前記出力電位が、前記高電位側電源電位近辺の電位レベルとなる判定電位まで立ち上がった際に前記ハイサイドサンプルタイミングを生成し、前記判定電位まで立ち下がった際に前記ハイサイドホールドタイミングを生成する、
負荷駆動システム。
【請求項１１】
請求項９記載の負荷駆動システムにおいて、
前記モニタ回路は、さらに、前記ハイサイド制御入力電位と前記出力電位との電位差となるハイサイドオン・オフ制御電圧を監視し、前記ハイサイド制御入力電位または前記出力電位の監視結果に基づいて前記ハイサイドサンプルタイミングを生成し、前記ハイサイドオン・オフ制御電圧の監視結果に基づいて前記ハイサイドホールドタイミングを生成する、
負荷駆動システム。
【請求項１２】
請求項９記載の負荷駆動システムにおいて、
さらに、前記電流検出回路からの前記第１の検出電圧を前記ＰＷＭ信号のＰＷＭ周波数よりも早いサンプリング周波数でディジタル変換するアナログディジタル変換器を有し、
前記サンプルホールド回路は、前記アナログディジタル変換器からのディジタル信号を入力とするディジタル回路で構成される、
負荷駆動システム。
【請求項１３】
請求項９記載の負荷駆動システムにおいて、
さらに、前記出力端子と低電位側電源電位との間に結合され、前記ハイサイドトランジスタとは相補的にオン・オフが制御され、オンに制御された際に、前記インダクタ電流を還流させるロウサイドトランジスタを有し、
前記モニタ回路は、さらに、前記ロウサイドトランジスタの制御入力ノードに印加されるロウサイド制御入力電位と前記低電位側電源電位との電位差となるロウサイドオン・オフ制御電圧を監視し、当該監視結果に基づいてロウサイドサンプルタイミングおよびロウサイドホールドタイミングを生成し、
前記サンプルホールド回路は、さらに、前記ロウサイドサンプルタイミングに応じて前記第１の検出電圧のサンプル動作を開始し、前記ロウサイドホールドタイミングに応じて前記第１の検出電圧のホールド動作を開始する、
負荷駆動システム。
【請求項１４】
請求項９記載の負荷駆動システムにおいて、
さらに、前記サンプルホールド回路からの前記第２の検出電圧と予め定めた目標電圧との誤差をゼロに近づけるためのＰＷＭデューティ比を定め、前記ＰＷＭデューティ比を前記ＰＷＭ信号生成回路へ指示する補償器を有する、
負荷駆動システム。
【請求項１５】
請求項１４記載の負荷駆動システムにおいて、
前記インダクタは、ソレノイドバルブに含まれる、
負荷駆動システム。
【請求項１６】
請求項９記載の負荷駆動システムにおいて、
前記ハイサイドトランジスタ、前記ＰＷＭ信号生成回路、前記モニタ回路、前記電流検出回路、および前記サンプルホールド回路は、一つの半導体チップに搭載される、
負荷駆動システム。
【請求項１７】
出力端子に結合され、負荷となるインダクタと、
高電位側電源電位と前記出力端子との間に結合され、オンに制御された際に前記出力端子を介して前記インダクタに電力を蓄積し、ＰＷＭ信号によってオン・オフが制御されるハイサイドトランジスタと、
前記インダクタに流れるインダクタ電流をサンプル動作とホールド動作で検出する電流検出部と、
を有する負荷駆動システムを用いたインダクタ電流の検出方法であって、
前記電流検出部は、
前記ハイサイドトランジスタの制御入力ノードに印加されるハイサイド制御入力電位または前記出力端子に生じる出力電位を監視する第１のステップと、
前記第１のステップの監視結果に基づいてハイサイドサンプルタイミングまたはハイサイドホールドタイミングのいずれか一方または両方を生成する第２のステップと、
前記ハイサイドサンプルタイミングに応じて前記サンプル動作を開始し、前記ハイサイドホールドタイミングに応じて前記ホールド動作を開始する第３のステップと、
を実行する、
インダクタ電流の検出方法。
【請求項１８】
請求項１７記載のインダクタ電流の検出方法において、
前記電流検出部は、前記第２のステップにおいて、前記ハイサイド制御入力電位または前記出力電位が、前記高電位側電源電位近辺の電位レベルとなる判定電位まで立ち上がった際に前記ハイサイドサンプルタイミングを生成し、前記判定電位まで立ち下がった際に前記ハイサイドホールドタイミングを生成する、
インダクタ電流の検出方法。
【請求項１９】
請求項１７記載のインダクタ電流の検出方法において、
前記電流検出部は、
前記第１のステップにおいて、さらに、前記ハイサイド制御入力電位と前記出力電位との電位差となるハイサイドオン・オフ制御電圧を監視し、
前記第２のステップにおいて、前記ハイサイド制御入力電位または前記出力電位の監視結果に基づいて前記ハイサイドサンプルタイミングを生成し、前記ハイサイドオン・オフ制御電圧の監視結果に基づいて前記ハイサイドホールドタイミングを生成する、
インダクタ電流の検出方法。
【請求項２０】
請求項１７記載のインダクタ電流の検出方法において、
前記負荷駆動システムは、さらに、前記出力端子と低電位側電源電位との間に結合され、前記ハイサイドトランジスタとは相補的にオン・オフが制御され、オンに制御された際に、前記インダクタ電流を還流させるロウサイドトランジスタを有し、
前記電流検出部は、
前記第１のステップにおいて、さらに、前記ロウサイドトランジスタの制御入力ノードに印加されるロウサイド制御入力電位と前記低電位側電源電位との電位差となるロウサイドオン・オフ制御電圧を監視し、
前記第２のステップにおいて、さらに、前記ロウサイドオン・オフ制御電圧の監視結果に基づいてロウサイドサンプルタイミングおよびロウサイドホールドタイミングを生成し、
前記第３のステップにおいて、さらに、前記ロウサイドサンプルタイミングに応じて前記サンプル動作を開始し、前記ロウサイドホールドタイミングに応じて前記ホールド動作を開始する、
インダクタ電流の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、負荷駆動システムおよびインダクタ電流の検出方法に関し、例えば、負荷となるインダクタに流れるインダクタ電流をＰＷＭ（Pulse Width Modulation）で制御する技術に関する。
【背景技術】
【０００２】
特許文献１には、ソレノイドに接続されＰＷＭで制御されるハイサイドＭＯＳＦＥＴと、ハイサイドＭＯＳＦＥＴに流れる電流を検出し電圧に変換する電流−電圧変換回路と、当該変換された電圧をディジタル変換するＡＤコンバータとを備えた電流制御用半導体素子が示される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−９７４３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般的に、パワーエレクトロニクス分野では、スイッチング素子をＰＷＭ制御することでインダクタに流れるインダクタ電流をフィードバック制御するようなシステムが広く用いられる。このようなシステムでは、特許文献１等に示されるような方式を用いてインダクタ電流を検出する必要がある。この際に、システムにより高精度な制御を行わせるためには、インダクタ電流を高精度に検出することが望まれる。しかし、例えば特許文献１のように、電流−電圧変換回路の出力をそのままディジタル変換するような方式では、インダクタ電流の検出値に比較的大きな誤差が含まれる恐れがある。
【０００５】
後述する実施の形態は、このようなことに鑑みてなされたものであり、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００６】
一実施の形態による半導体装置は、ハイサイドトランジスタと、ＰＷＭ信号生成回路と、モニタ回路と、電流検出回路と、サンプルホールド回路とを有する。ハイサイドトランジスタは、高電位側電源電位と出力端子との間に結合され、オンに制御された際に、出力端子を介してインダクタに電力を蓄積する。ＰＷＭ信号生成回路は、ハイサイドトランジスタのオン・オフを制御するためのＰＷＭ信号を生成する。モニタ回路は、ハイサイドトランジスタの制御入力ノードに印加されるハイサイド制御入力電位または出力端子に生じる出力電位を監視し、当該監視結果に基づいてハイサイドサンプルタイミングまたはハイサイドホールドタイミングのいずれか一方または両方を生成する。電流検出回路は、インダクタに流れるインダクタ電流を検出し、それに比例する第１の検出電圧を生成する。サンプルホールド回路は、ハイサイドサンプルタイミングに応じて第１の検出電圧のサンプル動作を開始し、ハイサイドホールドタイミングに応じて第１の検出電圧のホールド動作を開始することで第２の検出電圧を出力する。
【発明の効果】
【０００７】
前記一実施の形態によれば、インダクタ電流を高精度に検出することが可能になる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施の形態による負荷駆動システムの主要部の基本構成例を示す概略図である。
【図２】本発明の実施の形態１による負荷駆動システムの主要部の構成例を示す概略図である。
【図３】図２の負荷駆動システムの動作例を示す波形図である。
【図４】図２におけるモニタ回路周りの構成例を示す回路ブロック図である。
【図５】（ａ）は、図４における出力電位検出回路の構成例を示す回路図であり、（ｂ）は、（ａ）の模式的な動作例を示す波形図である。
【図６】本発明の実施の形態１による負荷駆動システムにおいて、インダクタ電流の検出方法の一例を示すフロー図である。
【図７】本発明の実施の形態１による負荷駆動システムを適用した自動車の構成例を示す概略図である。
【図８】図７における電子制御装置の構成例を示す概略図である。
【図９】図８におけるＤＣ／ＤＣコンバータの構成例を示す概略図である。
【図１０】本発明の実施の形態２による負荷駆動システムの主要部の構成例を示す概略図である。
【図１１】図１０の負荷駆動システムの動作例を示す波形図である。
【図１２】図１０におけるモニタ回路周りの構成例を示す回路ブロック図である。
【図１３】（ａ）は、図１２におけるハイサイドオン・オフ検出回路の構成例を示す回路図であり、（ｂ）は、（ａ）の模式的な動作例を示す波形図である。
【図１４】本発明の実施の形態２による負荷駆動システムにおいて、インダクタ電流の検出方法の一例を示すフロー図である。
【図１５】本発明の実施の形態３による負荷駆動システムの主要部の構成例を示す概略図である。
【図１６】図１５の負荷駆動システムの動作例を示す波形図である。
【図１７】本発明の実施の形態４による負荷駆動システムの主要部の構成例を示す概略図である。
【図１８】本発明の実施の形態５による負荷駆動システムの主要部の構成例を示す概略図である。
【図１９】本発明の比較例となる負荷駆動システムの主要部の構成例を示す概略図である。
【図２０】（ａ）および（ｂ）は、図１９における電流検出回路の模式的な構成例を示す概略図である。
【図２１】図１９の負荷駆動システムの模式的な動作例を示す波形図である。
【発明を実施するための形態】
【０００９】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１０】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１２】
（実施の形態１）
《負荷駆動システム（比較例）の概略および問題点》
図１９は、本発明の比較例となる負荷駆動システムの主要部の構成例を示す概略図である。図２０（ａ）および図２０（ｂ）は、図１９における電流検出回路の模式的な構成例を示す概略図である。図１９に示す負荷駆動システムは、例えば、一つの半導体チップで構成される半導体装置ＤＥＶ’と、当該半導体装置ＤＥＶ’によって駆動され負荷となるインダクタＬ１と、バッテリ電源電位ＶＢを生成するバッテリ電源と、チップ用の電源電位ＶＣＣを生成するチップ用電源とを備える。バッテリ電源電位ＶＢは、例えば、５Ｖ〜４５Ｖ等であり、代表的には１３Ｖ等である。チップ用の電源電位ＶＣＣは、例えば、数Ｖ程度であり、代表的には３．３Ｖ等である。
【００１３】
半導体装置ＤＥＶ’は、外部端子となる電源端子ＰＮｖｂ，ＰＮｖｃおよび出力端子ＰＮｏと、ドライバ部ＤＶＵと、プリドライバ部ＰＤＶＵと、ＰＷＭ信号生成回路ＰＷＭＧと、補償器ＰＩＣと、電流検出回路ＩＤＴと、誤差検出器ＳＵＢとを備える。電源端子ＰＮｖｂには、バッテリ電源電位ＶＢが供給され、電源端子ＰＮｖｃには、チップ用の電源電位ＶＣＣが供給される。出力端子ＰＮｏには、負荷となるインダクタＬ１が結合される。
【００１４】
ドライバ部ＤＶＵは、ハイサイドトランジスタＱＨおよび還流ダイオードＤＨを含むハイサイドドライバＨＳＤと、ロウサイドトランジスタＱＬおよび還流ダイオードＤＬを含むロウサイドドライバＬＳＤとを備える。ハイサイドトランジスタＱＨおよびロウサイドトランジスタＱＬは、この例では、ｎチャネル型のＭＯＳＦＥＴである。ハイサイドトランジスタＱＨおよび還流ダイオードＤＨは、バッテリ電源電位ＶＢと出力端子ＰＮｏとの間に並列に結合される。ロウサイドトランジスタＱＬおよび還流ダイオードＤＬは、出力端子ＰＮｏと接地電源電位ＧＮＤとの間に並列に結合される。
【００１５】
ハイサイドトランジスタＱＨは、ＰＷＭ信号によって制御され、オンに制御された際に、出力端子ＰＮｏを介してインダクタＬ１に電力を蓄積する。図１９には、この際にインダクタＬ１に流れるインダクタ電流ＩＬの電流経路ＳＰＨが示される。一方、ロウサイドドライバＬＳＤは、ハイサイドトランジスタＱＨとは相補的にオン・オフが制御され、オンに制御された際に、インダクタ電流ＩＬを還流させる。図１９には、この際のインダクタ電流ＩＬの電流経路ＲＰＨが示される。明細書では、電流経路ＳＰＨを流れるインダクタ電流ＩＬを駆動電流と呼び、電流経路ＲＰＨを流れるインダクタ電流ＩＬを還流電流と呼ぶ。ロウサイドトランジスタＱＬは、オンに制御された際に同期整流を行い、還流ダイオードＤＬに替わって還流電流を流す。
【００１６】
電流検出回路ＩＤＴは、図２０（ａ）や図２０（ｂ）に示される方式を代表とする様々な方式でインダクタ電流ＩＬを検出し、当該インダクタ電流ＩＬに比例する検出電圧ＶＩＳを生成する。図２０（ａ）に示す電流検出回路ＩＤＴａは、シャント抵抗方式の回路であり、電流センサＩＳＥＮとなるセンス抵抗素子Ｒｓと、アンプ回路ＡＭＰとを備える。センス抵抗素子Ｒｓは、インダクタＬ１と直列に結合され、アンプ回路ＡＭＰは、センス抵抗素子Ｒｓの両端電圧を検出することで検出電圧ＶＩＳを出力する。
【００１７】
図２０（ｂ）に示す電流検出回路ＩＤＴｂは、センス用トランジスタ方式の回路であり、電流センサＩＳＥＮとなるセンス用トランジスタＱＳｈ，ＱＳｌと、電圧変換用抵抗素子Ｒｃとを備える。センス用トランジスタＱＳｈは、ハイサイドトランジスタＱＨのオン・オフ制御電圧（ゲート・ソース間電圧ＶＧＳＨ）によってオン・オフが制御され、ハイサイドトランジスタＱＨに流れる電流に比例する電流（トランジスタサイズ比に応じた電流）を流す。同様に、センス用トランジスタＱＳｌは、ロウサイドトランジスタＱＬのオン・オフ制御電圧（ゲート・ソース間電圧ＶＧＳＬ）によってオン・オフが制御され、ロウサイドトランジスタＱＬに流れる電流に比例する電流を流す。電圧変換用抵抗素子Ｒｃは、センス用トランジスタＱＳｈ，ＱＳｌに流れる電流を検出電圧ＶＩＳに変換する。
【００１８】
図１９において、誤差検出器ＳＵＢは、検出電圧ＶＩＳと、予め定めた目標電流に対応する目標電圧ＴＧＴとの誤差を検出する。補償器ＰＩＣは、例えば、検出電圧ＶＩＳ（すなわちインダクタ電流ＩＬ）の平均値と目標電圧ＴＧＴ（すなわち目標電流）との誤差をゼロに近づけるように、Ｐ（比例）、積分（Ｉ）制御等を用いてＰＷＭデューティ比を定める。ＰＷＭ信号生成回路ＰＷＭＧは、当該ＰＷＭデューティ比を反映して、ハイサイドトランジスタＱＨのオン・オフを制御するためのＰＷＭ信号となるハイサイドスイッチング信号ＨＳと、その相補信号（詳細には、デッドタイム期間を含む）となるロウサイドスイッチング信号ＬＳとを生成する。
【００１９】
プリドライバ部ＰＤＶＵは、プリドライバＰＤＶｈ，ＰＤＶｌを備える。プリドライバＰＤＶｈは、出力端子ＰＮｏに生成される出力電位ＶＯを基準とした電源電位ＶＣＣ（すなわち、ハイサイド用電源電位“ＶＯ＋ＶＣＣ”）で動作する。プリドライバＰＤＶｈは、ハイサイドスイッチング信号ＨＳを受けて、ハイサイドトランジスタＱＨのゲート（制御入力ノード）に制御入力電位となるゲート電位ＶＧＨを印加する。言い換えれば、プリドライバＰＤＶｈは、ハイサイドトランジスタＱＨのゲート・ソース間にオン・オフ制御電圧となるゲート・ソース間電圧ＶＧＳＨ（＝ＶＧＨ−ＶＯ）を印加する。
【００２０】
プリドライバＰＤＶｌは、接地電源電位ＧＮＤを基準として電源電位ＶＣＣで動作する。プリドライバＰＤＶｌは、ロウサイドスイッチング信号ＬＳを受けて、ロウサイドトランジスタＱＬのゲートにゲート電位（制御入力電位）ＶＧＬを印加する。言い換えれば、プリドライバＰＤＶｌは、ロウサイドトランジスタＱＬのゲート・ソース間にゲート・ソース間電圧（オン・オフ制御電圧）ＶＧＳＬ（＝ＶＧＬ）を印加する。
【００２１】
図２１は、図１９の負荷駆動システムの模式的な動作例を示す波形図である。図２１において、時刻ｔ１以前では、ハイサイドトランジスタＱＨはオフ状態、ロウサイドトランジスタＱＬはオン状態である。この状態では、ロウサイドトランジスタＱＬは、図１９の電流経路ＲＰＨで還流電流を流す。これに伴い、出力電位ＶＯは接地電源電位ＧＮＤレベルとなる。時刻ｔ１〜ｔ２では、ロウサイドスイッチング信号ＬＳのオンレベルからオフレベルへの遷移に伴い、ハイサイドトランジスタＱＨおよびロウサイドトランジスタＱＬは共にオフ状態である。この状態では、ロウサイドの還流ダイオードＤＬは、ロウサイドトランジスタＱＬに代わって還流電流を流す。これに伴い、出力電位ＶＯには、接地電源電位ＧＮＤを基準に還流ダイオードＤＬの順方向電圧ＶＦ分の電圧降下が生じる。
【００２２】
時刻ｔ２〜ｔ３では、ハイサイドスイッチング信号ＨＳのオフレベルからオンレベルへの遷移に伴い、ハイサイドトランジスタＱＨのゲート・ソース間電圧ＶＧＳＨが立ち上がる。この際には、ハイサイドトランジスタＱＨの寄生容量が大きいため、ゲート・ソース間電圧ＶＧＳＨは徐々に立ち上がる。時刻ｔ３では、ハイサイドトランジスタＱＨは、弱オン状態となり、図１９の電流経路ＲＰＨに替わって電流経路ＳＰＨで駆動電流を流す。また、このように電流経路が切り替わった段階で還流ダイオードＤＬはオフとなり、弱オン状態のハイサイドトランジスタＱＨを介して出力電位ＶＯの上昇が始まる。
【００２３】
時刻ｔ３〜ｔ４では、出力電位ＶＯは、略バッテリ電源電位ＶＢレベルに向けて推移する。この期間では、当該出力電位ＶＯの推移に伴い、ゲート・ソース間電圧ＶＧＳＨは、略一定となる。時刻ｔ４において、出力電位ＶＯが略バッテリ電源電位ＶＢレベルに達すると、ゲート・ソース間電圧ＶＧＳＨは上昇を再開する。時刻ｔ４〜ｔ５では、ゲート・ソース間電圧ＶＧＳＨは、電源電位ＶＣＣレベルに向けて徐々に上昇し、ハイサイドトランジスタＱＨは強オン状態に移行する。
【００２４】
時刻ｔ６〜ｔ７では、ハイサイドスイッチング信号ＨＳのオンレベルからオフレベルへの遷移に伴い、ゲート・ソース間電圧ＶＧＳＨは、徐々に立ち下がる。時刻ｔ７において、ゲート・ソース間電圧ＶＧＳＨが所定の電圧レベルまで立ち下がると、ハイサイドトランジスタＱＨは弱オン状態となり、出力電位ＶＯの低下が始まる。時刻ｔ７〜ｔ８では、出力電位ＶＯは、接地電源電位ＧＮＤレベルよりも低いレベルに向けて推移する。この期間では、当該出力電位ＶＯの推移に伴い、ゲート・ソース間電圧ＶＧＳＨは、略一定となる。
【００２５】
時刻ｔ８〜ｔ９において、出力電位ＶＯが接地電源電位ＧＮＤレベルを基準に順方向電圧ＶＦ分だけ低下した値に達すると、ロウサイドの還流ダイオードＤＬは、オンとなり、電流経路ＳＰＨに替わって電流経路ＲＰＨで還流電流を流す。また、このように電流経路が切り替わった段階で、ハイサイドトランジスタＱＨは弱オン状態からオフ状態に移行し、ゲート・ソース間電圧ＶＧＳＨは、更にゼロレベルに向けて徐々に低下する。時刻ｔ９では、ロウサイドスイッチング信号ＬＳのオフレベルからオンレベルへの遷移に伴い、ロウサイドトランジスタＱＬは、オン状態となり、還流ダイオードＤＬに替わって還流電流を流す。
【００２６】
時刻ｔ１〜ｔ２の期間は、ハイサイドトランジスタＱＨのオン（ロウサイドトランジスタＱＬのオフ）に伴うデッドタイム期間Ｔｄｈであり、時刻ｔ６〜ｔ９の期間は、ロウサイドトランジスタＱＬのオン（ハイサイドトランジスタＱＨのオフ）に伴うデッドタイム期間Ｔｄｌである。デッドタイム期間Ｔｄｈは、出力電位ＶＯを順方向電圧ＶＦ分推移させることで、還流電流の電流経路ＲＰＨをロウサイドトランジスタＱＬから還流ダイオードＤＬに切り替える期間となる。一方、デッドタイム期間Ｔｄｌは、出力電位ＶＯを略バッテリ電源電位ＶＢ分推移させることで、ハイサイドトランジスタＱＨによる駆動電流の電流経路ＳＰＨから還流ダイオードＤＬによる還流電流の電流経路ＲＰＨに切り替える期間となる。このような出力電位ＶＯの推移量の違いに伴い、デッドタイム期間Ｔｄｌは、デッドタイム期間Ｔｄｈよりも長くなる。
【００２７】
ここで、前述したように、時刻ｔ１〜ｔ４の期間と、時刻ｔ７〜ｔ９の期間では、出力電位ＶＯが推移する。出力電位ＶＯが推移すると、図２１に示されるように、検出電圧ＶＩＳは、インダクタ電流ＩＬに比例する電圧にノイズが重畳したような値となる。また、電流検出回路ＩＤＴの回路方式によっては、回路内部のセトリングの影響で、時刻ｔ４〜ｔ５や、時刻ｔ６〜ｔ７の期間でも、検出電圧ＶＩＳにノイズが重畳する場合がある。
【００２８】
補償器ＰＩＣは、例えば、当該検出電圧ＶＩＳの平均値と目標電圧ＴＧＴとの誤差をゼロに近づけるようにＰＷＭデューティ比を定める。このため、検出電圧ＶＩＳにノイズが含まれると、検出電圧ＶＩＳの平均値に含まれる誤差が大きくなり、インダクタ電流ＩＬが目標電圧ＴＧＴ（すなわちインダクタ電流ＩＬの目標電流）からズレた値に制御され得る。その結果、インダクタ電流ＩＬを目標電流に対して高精度に制御することが困難となる恐れがある。そこで、後述する実施の形態の方式を用いることが有益となる。
【００２９】
《負荷駆動システム（実施の形態）の基本方式》
図１は、本発明の一実施の形態による負荷駆動システムの主要部の基本構成例を示す概略図である。図１に示す負荷駆動システムは、図１９の構成例と比較して、半導体装置ＤＥＶがモニタ回路ＭＮＩおよびサンプルホールド回路ＳＨを備える点が異なっている。モニタ回路ＭＮＩは、ハイサイドトランジスタＱＨのゲート（制御入力ノード）に印加されるゲート電位（制御入力電位）ＶＧＨ、または出力端子ＰＮｏに生じる出力電位ＶＯを監視する。モニタ回路ＭＮＩは、当該監視結果に基づいてハイサイドサンプルタイミングＨＳＰＬまたはハイサイドホールドタイミングＨＨＬＤのいずれか一方または両方を生成する。
【００３０】
さらに、モニタ回路ＭＮＩは、ロウサイドトランジスタＱＬのゲートに印加されるゲート電位ＶＧＬ（言い換えれば、ゲート電位ＶＧＬと接地電源電位ＧＮＤとの電位差となるゲート・ソース間電圧（オン・オフ制御電圧）ＶＧＳＬ）を監視する。モニタ回路ＭＮＩは、当該監視結果に基づいてロウサイドサンプルタイミングＬＳＰＬおよびロウサイドホールドタイミングＬＨＬＤを生成する。
【００３１】
サンプルホールド回路ＳＨは、ハイサイドサンプルタイミングＨＳＰＬに応じて電流検出回路ＩＤＴからの検出電圧ＶＩＳのサンプル動作を開始し、ハイサイドホールドタイミングＨＨＬＤに応じて検出電圧ＶＩＳのホールド動作を開始する。また、サンプルホールド回路ＳＨは、ロウサイドサンプルタイミングＬＳＰＬに応じて検出電圧ＶＩＳのサンプル動作を開始し、ロウサイドホールドタイミングＬＨＬＤに応じて検出電圧ＶＩＳのホールド動作を開始する。サンプルホールド回路ＳＨは、このようなサンプル動作およびホールド動作を行うことで検出電圧ＶＩＳＨを出力する。誤差検出器ＳＵＢは、図１９の場合と異なり、当該検出電圧ＶＩＳＨと目標電圧ＴＧＴとの誤差を検出する。
【００３２】
《負荷駆動システム（実施の形態１）の構成》
図２は、本発明の実施の形態１による負荷駆動システムの主要部の構成例を示す概略図である。図２の負荷駆動システムでは、半導体装置ＤＥＶａ内のモニタ回路ＭＮＩａは、出力端子ＰＮｏの出力電位ＶＯを監視することでハイサイドクランプ信号ＨＣＬＰａを生成する。ハイサイドサンプルタイミングＨＳＰＬおよびハイサイドホールドタイミングＨＨＬＤは、それぞれ、ハイサイドクランプ信号ＨＣＬＰａの立ち上がりエッジおよび立ち下がりエッジで定められる。
【００３３】
また、モニタ回路ＭＮＩａは、ロウサイドトランジスタＱＬのゲート電位ＶＧＬ（＝ゲート・ソース間電圧ＶＧＳＬ）を監視することで、ロウサイドのオン・オフ検出信号ＬＧＳを生成する。ロウサイドサンプルタイミングＬＳＰＬおよびロウサイドホールドタイミングＬＨＬＤは、それぞれ、オン・オフ検出信号ＬＧＳの立ち上がりエッジおよび立ち下がりエッジで定められる。サンプルホールド回路ＳＨは、当該各タイミング（ＨＳＰＬ，ＨＨＬＤ，ＬＳＰＬ，ＬＨＬＤ）を用いてサンプル動作およびホールド動作を行うことで検出電圧ＶＩＳＨａを出力する。
【００３４】
《負荷駆動システム（実施の形態１）の動作》
図３は、図２の負荷駆動システムの動作例を示す波形図である。時刻ｔ１０〜ｔ１１において、ハイサイドスイッチング信号ＨＳは、‘Ｌ’レベル（オフレベル）からオンレベル（‘Ｈ’レベル）へ遷移する。これに応じて、図２１で述べたように、出力電位ＶＯは、ゲート・ソース間電圧ＶＧＳＨが略一定の状態（ハイサイドトランジスタＱＨが弱オン状態）でバッテリ電源電位ＶＢに向けて立ち上がる。
【００３５】
時刻ｔ１１では、出力電位ＶＯは、バッテリ電源電位ＶＢ近辺の電位レベルとなる判定電位ＶＪまで立ち上がっている。モニタ回路ＭＮＩａは、出力電位ＶＯが判定電位ＶＪまで立ち上がった際に、ハイサイドクランプ信号ＨＣＬＰａを立ち上げることでハイサイドサンプルタイミングＨＳＰＬを生成する。判定電位ＶＪは、例えば、バッテリ電源電位ＶＢよりも判定マージン電圧ΔＶＪだけ低い値に設定される。判定マージン電圧ΔＶＪは、バッテリ電源電位ＶＢ（例えば１３Ｖ）の４０％程度（例えば５Ｖ程度）よりも小さい値に設定され、例えば、電源電位ＶＣＣ（例えば、３．３Ｖ）と同じ大きさ等に設定される。
【００３６】
時刻ｔ１１〜ｔ１２において、ハイサイドスイッチング信号ＨＳは、‘Ｈ’レベルから‘Ｌ’レベルへ遷移する。これに応じて、図２１で述べたように、出力電位ＶＯは、ゲート・ソース間電圧ＶＧＳＨが略一定の状態（ハイサイドトランジスタＱＨが弱オン状態）で、接地電源電位ＧＮＤよりも順方向電圧（ＶＦ）だけ低い電位レベルに向けて立ち下がる。その過程で、出力電位ＶＯは、時刻ｔ１２において、判定電位ＶＪまで立ち下がっている。モニタ回路ＭＮＩａは、出力電位ＶＯが判定電位ＶＪまで立ち下がった際（すなわち、立ち下がりが始まった際）に、ハイサイドクランプ信号ＨＣＬＰａを立ち下げることでハイサイドホールドタイミングＨＨＬＤを生成する。
【００３７】
時刻ｔ１２〜ｔ１３において、ロウサイドスイッチング信号ＬＳは、‘Ｌ’レベル（オフレベル）から‘Ｈ’レベル（オンレベル）へ遷移する。これに応じて、図２１で述べたように、ロウサイドトランジスタＱＬのゲート・ソース間電圧ＶＧＳＬ（＝ゲート電位ＶＧＬ）は、電源電位ＶＣＣに向けて立ち上がる。モニタ回路ＭＮＩａは、時刻ｔ１３において、ゲート・ソース間電圧ＶＧＳＬの立ち上がりを検出し、これに応じてオン・オフ検出信号ＬＧＳを立ち上げることでロウサイドサンプルタイミングＬＳＰＬを生成する。なお、この立ち上がりを検出する際の判定しきい値は、例えば、電源電位ＶＣＣの中間レベル付近に設定される。
【００３８】
時刻ｔ１３〜ｔ１０において、ロウサイドスイッチング信号ＬＳは、‘Ｈ’レベルから‘Ｌ’レベルへ遷移する。これに応じて、図２１で述べたように、ロウサイドトランジスタＱＬのゲート・ソース間電圧ＶＧＳＬ（＝ゲート電位ＶＧＬ）は、ゼロレベルに向けて立ち下がる。モニタ回路ＭＮＩａは、時刻ｔ１０において、ゲート・ソース間電圧ＶＧＳＬの立ち下がりを検出し、これに応じてオン・オフ検出信号ＬＧＳを立ち下げることでロウサイドホールドタイミングＬＨＬＤを生成する。この立ち下がりを検出する際の判定しきい値も、立ち上がりの際と同じく、例えば、電源電位ＶＣＣの中間レベル付近に設定される。
【００３９】
このような一連の動作により、サンプルホールド回路ＳＨは、時刻ｔ１２〜ｔ１３の期間では時刻ｔ１２でホールドした検出電圧ＶＩＳを検出電圧ＶＩＳＨａとして出力し、時刻ｔ１０〜ｔ１１の期間では時刻ｔ１０でホールドした検出電圧ＶＩＳを検出電圧ＶＩＳＨａとして出力する。その結果、検出電圧ＶＩＳＨａには、図２１で述べたノイズ成分が含まれないため、インダクタ電流ＩＬを高精度に検出することが可能になる。また、これにより、検出電圧ＶＩＳＨａの平均値に含まれる誤差を低減できるため、インダクタ電流ＩＬを目標電圧ＴＧＴ（すなわちインダクタ電流ＩＬの目標電流）に対して高精度に制御することが可能になる。
【００４０】
なお、別の方式として、例えば、ハイサイドスイッチング信号ＨＳやロウサイドスイッチング信号ＬＳを用いて、各サンプルタイミングおよび各ホールドタイミングを定めるような方式が考えられる。ただし、この場合、ノイズが生じる期間を正確に回避することが容易でない。さらに別の方式として、例えば、ハイサイドトランジスタＱＨのゲート・ソース間電圧ＶＧＳＨを監視し、それが電源電位ＶＣＣとなる期間中にハイサイドサンプルタイミング（ＨＳＰＬ）およびハイサイドホールドタイミング（ＨＨＬＤ）を定めるような方式が考えられる。ただし、この場合、ノイズは回避できるが、ハイサイドのサンプル期間（ＨＳサンプル期間）が過剰に短くなることによって検出電圧ＶＩＳＨａの平均値に含まれる誤差が増大する恐れがある。このような観点からは、図２の方式を用いることが有益となる。
【００４１】
《モニタ回路周りの詳細》
図４は、図２におけるモニタ回路周りの構成例を示す回路ブロック図である。図４において、サンプルホールド回路ＳＨは、電流検出回路ＩＤＴからの検出電圧ＶＩＳと、誤差検出器ＳＵＢへの検出電圧ＶＩＳＨａとの間に結合されるサンプルスイッチＳＷｓと、検出電圧ＶＩＳＨａを保持するコンデンサＣｈとを備える。モニタ回路ＭＮＩａは、出力電位検出回路ＶＯＤＴと、ロウサイドオン・オフ検出回路ＶＧＳＬＤＴと、オアゲートＯＲ１とを備える。
【００４２】
出力電位検出回路ＶＯＤＴは、出力電位ＶＯを監視することでハイサイドクランプ信号ＨＣＬＰａを出力する。ロウサイドオン・オフ検出回路ＶＧＳＬＤＴは、ロウサイドトランジスタＱＬのゲート・ソース間電圧ＶＧＳＬを監視することでオン・オフ検出信号ＬＧＳを出力する。ロウサイドオン・オフ検出回路ＶＧＳＬＤＴは、具体的には、例えば、ゲート・ソース間電圧ＶＧＳＬを入力とするＣＭＯＳインバータ回路等で構成される。オアゲートＯＲ１は、ハイサイドクランプ信号ＨＣＬＰａとオン・オフ検出信号ＬＧＳのオア演算を行い、当該演算結果でサンプルスイッチＳＷｓのオン・オフを制御する。
【００４３】
図５（ａ）は、図４における出力電位検出回路の構成例を示す回路図であり、図５（ｂ）は、図５（ａ）の模式的な動作例を示す波形図である。図５（ａ）に示す出力電位検出回路ＶＯＤＴは、ｐチャネル型のトランジスタＭＰＨ１，ＭＰＨ２と、ｎチャネル型のトランジスタＭＮＨ１と、抵抗素子Ｒ１と、ＣＭＯＳインバータ回路ＩＶ１と、判定電位ＶＪを生成する電圧源とを備える。トランジスタＭＰＨ１，ＭＰＨ２，ＭＮＨ１は、高耐圧ＭＯＳＦＥＴ等で構成される。一方、ＣＭＯＳインバータ回路ＩＶ１は、低耐圧ＭＯＳＦＥＴ等で構成される。
【００４４】
トランジスタＭＰＨ１は、ドレインに出力電位ＶＯが印加され、ゲートに判定電位ＶＪが印加される。これにより、トランジスタＭＰＨ１は、クランプ用トランジスタとして機能し、出力電位ＶＯを判定電位ＶＪを下限値としてクランプし、そのクランプされた電位をソースから出力する。なお、より厳密には、トランジスタＭＰＨ１にはしきい値電圧が存在するため、ゲートに印加される電位は、判定電位ＶＪよりもしきい値電圧分だけ低い値に定められる。以降の説明では、説明の簡素化のため、このようなしきい値電圧の影響を無視する。
【００４５】
トランジスタＭＰＨ２は、ソースにバッテリ電源電位ＶＢが印加され、ゲートに、トランジスタＭＰＨ１からのクランプされた電位（すなわち、バッテリ電源電位ＶＢと判定電位ＶＪとの間で推移する信号）が印加される。これに応じて、トランジスタＭＰＨ２は、所定のドレイン電流信号Ｉｄを出力する。当該ドレイン電流信号Ｉｄは、トランジスタＭＮＨ１を介して抵抗素子Ｒ１に印加される。
【００４６】
抵抗素子Ｒ１は、ドレイン電流信号Ｉｄを電圧信号に変換する。この際に、トランジスタＭＮＨ１は、ゲートに電源電位ＶＣＣが印加されることで、ソース電位の上限値（すなわち抵抗素子Ｒ１によって変換される電圧信号の上限値）を電源電位ＶＣＣにクランプする。ＣＭＯＳインバータ回路ＩＶ１は、電源電位ＶＣＣおよび接地電源電位ＧＮＤで動作し、抵抗素子Ｒ１からの電圧信号を入力としてハイサイドクランプ信号ＨＣＬＰａを出力する。
【００４７】
このように、判定電位ＶＪをゲート入力とするクランプ用トランジスタ（ＭＰＨ１）を用いて出力電位検出回路ＶＯＤＴを構成することで、回路の簡素化や、回路面積の低減が図れる。具体的には、例えば、高耐圧ＭＯＳＦＥＴを含む差動アンプ回路等で構成される一般的なコンパレータを用いる場合と比較して、有益な効果が得られる。
【００４８】
《インダクタ電流の検出方法（実施の形態１）》
図６は、本発明の実施の形態１による負荷駆動システムにおいて、インダクタ電流の検出方法の一例を示すフロー図である。例えば、図２における電流検出回路ＩＤＴ、サンプルホールド回路ＳＨおよびモニタ回路ＭＮＩａは、インダクタ電流ＩＬをサンプル動作とホールド動作で検出する電流検出部として機能する。図６には、当該電流検出部の処理内容の一例が示される。
【００４９】
図６において、まず、ハイサイドスイッチング信号ＨＳがオフレベルからオンレベルへ遷移する（ステップＳ１０１）。これに伴い、電流検出部は、出力電位ＶＯの立ち上がりの監視結果に基づいて、インダクタ電流ＩＬの検出動作をホールド動作からサンプル動作へ移行する（ステップＳ１０２）。具体的には、電流検出部は、出力電位ＶＯが判定電位ＶＪまで立ち上がったか否かを監視する。
【００５０】
次いで、ハイサイドスイッチング信号ＨＳがオンレベルからオフレベルへ遷移する（ステップＳ１０３）。これに伴い、電流検出部は、出力電位ＶＯの立ち下がりの監視結果に基づいて、インダクタ電流ＩＬの検出動作をサンプル動作からホールド動作へ移行する（ステップＳ１０４）。具体的には、電流検出部は、出力電位ＶＯが判定電位ＶＪまで立ち下がったか否かを監視する。
【００５１】
続いて、ロウサイドスイッチング信号ＬＳがオフレベルからオンレベルへ遷移する（ステップＳ１０５）。これに伴い、電流検出部は、ゲート・ソース間電圧ＶＧＳＬの立ち上がりの監視結果に基づいて、インダクタ電流ＩＬの検出動作をホールド動作からサンプル動作へ移行する（ステップＳ１０６）。具体的には、電流検出部は、例えば、ゲート・ソース間電圧ＶＧＳＬが振幅の中間レベルまで立ち上がったか否かを監視する。
【００５２】
次いで、ロウサイドスイッチング信号ＬＳがオンレベルからオフレベルへ遷移する（ステップＳ１０７）。これに伴い、電流検出部は、ゲート・ソース間電圧ＶＧＳＬの立ち下がりの監視結果に基づいて、インダクタ電流ＩＬの検出動作をサンプル動作からホールド動作へ移行する（ステップＳ１０８）。具体的には、電流検出部は、例えば、ゲート・ソース間電圧ＶＧＳＬが振幅の中間レベルまで立ち下がったか否かを監視する。以降、ステップＳ１０１に戻って、同様の処理が繰り返される。
【００５３】
《負荷駆動システム（実施の形態１）の適用例》
図７は、本発明の実施の形態１による負荷駆動システムを適用した自動車の構成例を示す概略図である。図７に示す自動車は、タイヤＴＲ、ディファレンシャルギアＤＧ、トランスミッションＴＭ、クラッチＣＬ、エンジンＥＧ、ソレノイドバルブＳＢ、電子制御装置ＥＣＵ等を備える。ソレノイドバルブＳＢは、インダクタＬ１を含み、インダクタＬ１に流れるインダクタ電流に応じてクラッチＣＬの油圧を制御する。
【００５４】
図８は、図７における電子制御装置の構成例を示す概略図である。図８に示す電子制御装置ＥＣＵは、例えば、ＤＣ／ＤＣコンバータＤＣＣや半導体装置ＤＥＶａ１等が実装された配線基板等によって構成される。ＤＣ／ＤＣコンバータＤＣＣは、外部コネクタＣＮｖｂからのバッテリ電源電位ＶＢ（例えば１３Ｖ等）を受けて、電源電位ＶＣＣ（例えば３．３Ｖ等）を生成する。
【００５５】
半導体装置ＤＥＶａ１は、図２に示したような構成を備え、バッテリ電源電位ＶＢおよび電源電位ＶＣＣを受けて動作する。半導体装置ＤＥＶａ１内の制御回路ＣＴＬＵａ１は、図２における誤差検出器ＳＵＢ、補償器ＰＩＣおよびＰＷＭ信号生成回路ＰＷＭＧを備える。半導体装置ＤＥＶａ１は、サンプルホールド回路ＳＨからの検出電圧ＶＩＳＨ（すなわちソレノイドバルブＳＢの電流）が目標電圧（目標電流）に一致するように外部コネクタＣＮｏを介してソレノイドバルブＳＢの電流を制御する。
【００５６】
図９は、図８におけるＤＣ／ＤＣコンバータの構成例を示す概略図である。図９に示すＤＣ／ＤＣコンバータＤＣＣは、半導体装置ＤＥＶａ２とＬＣ回路部ＬＣＵとを備える。ＬＣ回路部ＬＣＵは、インダクタＬ２および平滑化コンデンサＣ２を備え、電源電位ＶＣＣを出力する。半導体装置ＤＥＶａ２は、概略的には、図２に示したような構成を備え、バッテリ電源電位ＶＢを受けて動作する。ただし、半導体装置ＤＥＶａ２は、図２の構成例とは異なり、インダクタＬ２の電流ではなく電源電位ＶＣＣを制御する。
【００５７】
半導体装置ＤＥＶａ２は、この例では、図２に示した電源電位ＶＣＣに相当する内部電源電位ＶＲＥＧを生成するための内部電源レギュレータ（シリーズレギュレータ）ＬＤＯを備える。また、半導体装置ＤＥＶａ２内の制御回路ＣＴＬＵａ２には、検出電圧ＶＩＳＨ（すなわちインダクタＬ２のインダクタ電流）に加えて電源電位ＶＣＣがフィードバックされる。制御回路ＣＴＬＵａ２は、電圧制御ループと、その内側に設けられる電流制御ループとを備え、電圧制御ループで電源電位ＶＣＣと予め定めた目標電圧との誤差を検出し、その検出結果とサンプルホールド回路ＳＨからの検出電圧ＶＩＳＨとを電流制御ループに入力することでＰＷＭ信号を生成する。
【００５８】
ここで、図７において、例えば、オートマチック（ＡＴ）車等では、スムーズな変速を行うため、クラッチＣＬの油圧を高精度に制御することが望まれる。そのためには、図８において、ソレノイドバルブＳＢの電流を高精度に制御することが求められ、ひいては、電流検出精度の高精度化が求められる。実施の形態１の負荷駆動システムを用いると、このような要求を満たすことができ、自動車の高性能化が図れる。
【００５９】
また、図９に示したように、実施の形態１の負荷駆動システムをＤＣ／ＤＣコンバータに適用することで、ノイズ成分が除去された検出電圧ＶＩＳＨを用いてフィードバック制御を行うことができる。なお、ここでは、ソレノイドバルブやＤＣ／ＤＣコンバータへの適用例を示したが、勿論、これに限定されず、例えば、モータ等の各種アクチュエータの制御システムを代表に、インダクタを負荷とするシステムに対して広く適用可能である。
【００６０】
《実施の形態１の主要な効果》
以上、実施の形態１の方式を用いることで、代表的には、インダクタ電流を高精度に検出することが可能になる。その結果、インダクタ電流を高精度に制御することが可能になる。また、特に、実施の形態１の方式を用いてソレノイドバルブの電流を制御することで、自動車の高性能化が図れる。
【００６１】
（実施の形態２）
《負荷駆動システム（実施の形態２）の構成》
図１０は、本発明の実施の形態２による負荷駆動システムの主要部の構成例を示す概略図である。図１０に示す負荷駆動システムは、図２の構成例と比較して、半導体装置ＤＥＶｂ内のモニタ回路ＭＮＩｂの構成が異なっている。モニタ回路ＭＮＩｂは、図２の場合と同様に、出力端子ＰＮｏの出力電位ＶＯを監視することでハイサイドクランプ信号ＨＣＬＰａを生成し、ロウサイドトランジスタＱＬのゲート電位ＶＧＬ（＝ゲート・ソース間電圧ＶＧＳＬ）を監視することで、ロウサイドのオン・オフ検出信号ＬＧＳを生成する。これに加えて、モニタ回路ＭＮＩｂは、図２の場合と異なり、ハイサイドトランジスタＱＨのゲート・ソース間電圧ＶＧＳＨを監視することで、ハイサイドのオン・オフ検出信号ＨＧＳを生成する。
【００６２】
図２の場合と同様に、ハイサイドサンプルタイミングＨＳＰＬは、ハイサイドクランプ信号ＨＣＬＰａの立ち上がりエッジで定められ、ロウサイドサンプルタイミングＬＳＰＬおよびロウサイドホールドタイミングＬＨＬＤは、ロウサイドのオン・オフ検出信号ＬＧＳに基づいて定められる。一方、図２の場合と異なり、ハイサイドホールドタイミングＨＨＬＤは、ハイサイドのオン・オフ検出信号ＨＧＳに基づいて定められる。サンプルホールド回路ＳＨは、当該各タイミング（ＨＳＰＬ，ＨＨＬＤ，ＬＳＰＬ，ＬＨＬＤ）を用いてサンプル動作およびホールド動作を行うことで検出電圧ＶＩＳＨｂを出力する。
【００６３】
《負荷駆動システム（実施の形態２）の動作》
図１１は、図１０の負荷駆動システムの動作例を示す波形図である。図１１において、時刻ｔ２０〜ｔ２３は、それぞれ、図３における時刻ｔ１０〜ｔ１３に対応する。ただし、時刻ｔ２２では、時刻ｔ１２の場合と異なり、ハイサイドのオン・オフ検出信号ＨＧＳの立ち下がりエッジでハイサイドホールドタイミングＨＨＬＤが定められる。ハイサイドトランジスタＱＨのゲート・ソース間電圧ＶＧＳＨ（＝ＶＧＨ−ＶＯ）は、ハイサイドスイッチング信号ＨＳの‘Ｈ’レベルへの遷移に応じてゼロレベルから電源電位ＶＣＣレベルへ立ち上がり、‘Ｌ’レベルへの遷移に応じて電源電位ＶＣＣレベルからゼロレベルへ立ち下がる。
【００６４】
モニタ回路ＭＮＩｂは、ゲート・ソース間電圧ＶＧＳＨの立ち上がりを検出し、これに応じてオン・オフ検出信号ＨＧＳを立ち上げる。また、モニタ回路ＭＮＩｂは、時刻ｔ２２において、ゲート・ソース間電圧ＶＧＳＨの立ち下がりを検出し、これに応じてオン・オフ検出信号ＨＧＳを立ち下げることでハイサイドホールドタイミングＨＨＬＤを生成する。なお、この立ち上がりおよび立ち下がりを検出する際の判定しきい値は、例えば、電源電位ＶＣＣの中間レベル付近に設定される。
【００６５】
図２１で述べたように、電流検出回路ＩＤＴからの検出電圧ＶＩＳには、出力電位ＶＯが立ち上がってから、ゲート・ソース間電圧ＶＧＳＨの立ち上がりが完了するまでの期間（図２１の時刻ｔ４〜ｔ５、図１１の時刻ｔ２１以降）においてもノイズが重畳する場合がある。さらに、検出電圧ＶＩＳには、ゲート・ソース間電圧ＶＧＳＨの立ち下がりが始まってから出力電圧ＶＯの立ち下がりが始まるまでの期間（図２１の時刻ｔ６〜ｔ７、図１１の時刻ｔ１２以前）においてもノイズが重畳する場合がある。
【００６６】
時刻ｔ２１以降のノイズに関しては、例えば、ハイサイドサンプルタイミングＨＳＰＬを若干遅延させることで除去することができる。一方、時刻ｔ１２以前のノイズに関しては、図３の方式では除去することが困難となり得る。そこで、実施の形態２の方式では、オン・オフ検出信号ＨＧＳに基づいてハイサイドホールドタイミングＨＨＬＤを生成することで、当該ノイズを除去する。
【００６７】
《モニタ回路周りの詳細》
図１２は、図１０におけるモニタ回路周りの構成例を示す回路ブロック図である。図１０に示すモニタ回路ＭＮＩｂは、図４の構成例と比較して、さらに、ハイサイドオン・オフ検出回路ＶＧＳＨＤＴと、立ち上がりエッジ検出回路ＲＤＴ１と、立ち下がりエッジ検出回路ＦＤＴ１と、セットリセットラッチ回路ＳＲＬＴ１とを備える。ハイサイドオン・オフ検出回路ＶＧＳＨＤＴは、ハイサイドトランジスタＱＨのゲート・ソース間電圧ＶＧＳＨを監視することでオン・オフ検出信号ＨＧＳを出力する。
【００６８】
立ち上がりエッジ検出回路ＲＤＴ１は、出力電位検出回路ＶＯＤＴからのハイサイドクランプ信号ＨＣＬＰａの立ち上がりエッジを受けてワンショットパルス信号を出力する。立ち下がりエッジ検出回路ＦＤＴ１は、ハイサイドオン・オフ検出回路ＶＧＳＨＤＴからのオン・オフ検出信号ＨＧＳの立ち下がりエッジを受けてワンショットパルス信号を出力する。セットリセットラッチ回路ＳＲＬＴ１は、立ち上がりエッジ検出回路ＲＤＴ１からのワンショットパルス信号でセット動作を行い、立ち下がりエッジ検出回路ＦＤＴ１からのワンショットパルス信号でリセット動作を行う。オアゲートＯＲ１には、当該セットリセットラッチ回路ＳＲＬＴ１の出力信号とロウサイドオン・オフ検出回路ＶＧＳＬＤＴからのオン・オフ検出信号ＬＧＳとが入力される。
【００６９】
図１３（ａ）は、図１２におけるハイサイドオン・オフ検出回路の構成例を示す回路図であり、図１３（ｂ）は、図１３（ａ）の模式的な動作例を示す波形図である。図１３（ａ）に示すハイサイドオン・オフ検出回路ＶＧＳＨＤＴは、ＣＭＯＳインバータ回路ＩＶ２と、レベルシフト回路ＬＳＨとを備える。ＣＭＯＳインバータ回路ＩＶ２は、例えば、低耐圧ＭＯＳＦＥＴで構成され、出力電位ＶＯを基準としてハイサイド用電源電位“ＶＯ＋ＶＣＣ”で動作する。
【００７０】
ＣＭＯＳインバータ回路ＩＶ２には、ハイサイド用電源電位“ＶＯ＋ＶＣＣ”と出力電位ＶＯとの間で推移するゲート電位ＶＧＨ（電源電位ＶＣＣレベルとゼロレベルとの間で推移するゲート・ソース間電圧ＶＧＳＨ）が入力され、例えば、当該入力振幅の中間レベルを論理しきい値として反転出力を行う。レベルシフト回路ＬＳＨは、当該ＣＭＯＳインバータ回路ＩＶ２の出力信号を、電源電位ＶＣＣと接地電源電位ＧＮＤとの間で推移する信号にレベル変換する。また、レベルシフト回路ＬＳＨは、当該レベル変換と共に反転出力を行うことでオン・オフ検出信号ＨＧＳを出力する。
【００７１】
《インダクタ電流の検出方法（実施の形態２）》
図１４は、本発明の実施の形態２による負荷駆動システムにおいて、インダクタ電流の検出方法の一例を示すフロー図である。図１４に示すフローは、図６に示したフローと比較してステップＳ１０４がステップＳ２０４に置き換わっている。ステップＳ２０４において、電流検出部（すなわち、電流検出回路ＩＤＴ、サンプルホールド回路ＳＨおよびモニタ回路ＭＮＩｂ）は、ゲート・ソース間電圧ＶＧＳＨの立ち下がりの監視結果に基づいて、インダクタ電流ＩＬの検出動作をサンプル動作からホールド動作へ移行する。具体的には、電流検出部は、例えば、ゲート・ソース間電圧ＶＧＳＨが振幅の中間レベルまで立ち下がったか否かを監視する。
【００７２】
《実施の形態２の主要な効果》
以上、実施の形態２の方式を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。また、実施の形態１の方式と比較して、インダクタ電流をより高精度に検出できる場合があり、ひいては、インダクタ電流をより高精度に制御できる場合がある。ただし、実施の形態２の方式では、出力電位検出回路ＶＯＤＴとハイサイドオン・オフ検出回路ＶＧＳＨＤＴとが必要となるため、回路面積の観点では、実施の形態１の方式が望ましい。
【００７３】
（実施の形態３）
《負荷駆動システム（実施の形態３）の構成》
図１５は、本発明の実施の形態３による負荷駆動システムの主要部の構成例を示す概略図である。図１５に示す負荷駆動システムは、図２の構成例と比較して、半導体装置ＤＥＶｃ内のモニタ回路ＭＮＩｃの構成が異なっている。モニタ回路ＭＮＩｃは、図２における出力電位ＶＯの代わりにハイサイドトランジスタＱＨのゲート電位（制御入力電位）ＶＧＨを監視することで、図２の場合とほぼ同様のハイサイドクランプ信号ＨＣＬＰｂを生成する。
【００７４】
ハイサイドサンプルタイミングＨＳＰＬおよびハイサイドホールドタイミングＨＨＬＤは、それぞれ、ハイサイドクランプ信号ＨＣＬＰｂの立ち上がりエッジおよび立ち下がりエッジで定められる。一方、ロウサイドサンプルタイミングＬＳＰＬおよびロウサイドホールドタイミングＬＨＬＤは、図２の場合と同様に、ロウサイドのオン・オフ検出信号ＬＧＳに基づいて定められる。サンプルホールド回路ＳＨは、当該各タイミング（ＨＳＰＬ，ＨＨＬＤ，ＬＳＰＬ，ＬＨＬＤ）を用いてサンプル動作およびホールド動作を行うことで検出電圧ＶＩＳＨｃを出力する。
【００７５】
《負荷駆動システム（実施の形態３）の動作》
図１６は、図１５の負荷駆動システムの動作例を示す波形図である。図１６において、時刻ｔ３０〜ｔ３３は、それぞれ、図３における時刻ｔ１０〜ｔ１３に対応する。ただし、時刻ｔ３１では、時刻ｔ１１の場合とは異なるハイサイドクランプ信号ＨＣＬＰｂの立ち上がりエッジでハイサイドサンプルタイミングＨＳＰＬが定められる。同様に、時刻ｔ３２では、時刻ｔ１２の場合とは異なるハイサイドクランプ信号ＨＣＬＰｂの立ち下がりエッジでハイサイドホールドタイミングＨＨＬＤが定められる。
【００７６】
ここで、ハイサイドトランジスタＱＨのゲート電位ＶＧＨは、出力電位ＶＯにほぼ等しい値となる。具体的には、ハイサイドスイッチング信号ＨＳが‘Ｈ’レベルへ遷移すると、出力電位ＶＯは、接地電源電位ＧＮＤレベルからバッテリ電源電位ＶＢレベルに立ち上がる。これに追従して、ゲート電位ＶＧＨは、ハイサイドトランジスタＱＨが弱オン状態を維持するように、一旦、接地電源電位ＧＮＤレベルから略バッテリ電源電位ＶＢレベル（具体的には、バッテリ電源電位ＶＢにハイサイドトランジスタＱＨのしきい値電圧を加えたような電位レベル）に立ち上がる。そして、出力電位ＶＯのバッテリ電源電位ＶＢレベルへの立ち上がりが完了すると、ゲート電位ＶＧＨは、更に、略バッテリ電源電位ＶＢレベルからバッテリ電源電位ＶＢに電源電位ＶＣＣを加えた電位レベルに立ち上がり、ハイサイドトランジスタＱＨは強オン状態となる。
【００７７】
また、ハイサイドスイッチング信号ＨＳが‘Ｌ’レベルへ遷移すると、ゲート電位ＶＧＨは、一旦、略バッテリ電源電位ＶＢレベルに立ち下がり、ハイサイドトランジスタＱＨは弱オン状態となる。その後、出力電位ＶＯが、バッテリ電源電位ＶＢレベルから接地電源電位ＧＮＤレベル近辺に立ち下がると、これに追従して、ゲート電位ＶＧＨは、ハイサイドトランジスタＱＨが弱オン状態を維持するように、略バッテリ電源電位ＶＢレベルから接地電源電位ＧＮＤレベルに立ち下がる。
【００７８】
このような動作に基づき、モニタ回路ＭＮＩｃは、時刻ｔ３１において、ハイサイドトランジスタＱＨのゲート電位ＶＧＨが、バッテリ電源電位ＶＢ近辺の電位レベルとなる判定電位ＶＪまで立ち上がった際にハイサイドクランプ信号ＨＣＬＰｂを立ち上げることでハイサイドサンプルタイミングＨＳＰＬを生成する。また、モニタ回路ＭＮＩｃは、時刻ｔ３２において、ゲート電位ＶＧＨが、判定電位ＶＪまで立ち下がった際にハイサイドクランプ信号ＨＣＬＰｂを立ち下げることでハイサイドホールドタイミングＨＨＬＤを生成する。
【００７９】
なお、判定電位ＶＪは、例えば、バッテリ電源電位ＶＢと同電位であってもよい。また、モニタ回路ＭＮＩｃは、具体的には、図４に示した出力電位検出回路ＶＯＤＴの代わりにハイサイドゲート電位検出回路を備える。当該ハイサイドゲート電位検出回路は、例えば、図５に示した出力電位ＶＯの代わりにゲート電位ＶＧＨが入力されるような回路で構成される。
【００８０】
《実施の形態３の主要な効果》
以上、実施の形態３の方式を用いることで、実施の形態１で述べた各種効果と同様の効果が得られる。また、実施の形態１の方式と比較して、モニタ回路ＭＮＩｃがより安定した監視動作を行える場合がある。すなわち、出力電位ＶＯは、外部に露出する電位となるため、寄生容量、寄生インダクタ等によって、ある程度のノイズが含まれる場合がある。一方、ゲート電位ＶＧＨは、内部の電位となるため、ノイズが含まれ難い。その結果、モニタ回路ＭＮＩｃでは、ノイズに伴う誤検知等が生じ難くなる。
【００８１】
（実施の形態４）
《負荷駆動システム（実施の形態４）の構成》
図１７は、本発明の実施の形態４による負荷駆動システムの主要部の構成例を示す概略図である。図１７に示す負荷駆動システムは、実施の形態２の図１０の構成例と比較して、半導体装置ＤＥＶｄの構成が異なっている。半導体装置ＤＥＶｄは、図１０の構成例と比較して、アナログディジタル変換器ＡＤＣが設けられ、さらに、サンプルホールド回路ＳＨが、ディジタル回路で構成されるディジタルサンプルホールド回路ＤＳＨに置き換わっている。
【００８２】
アナログディジタル変換器ＡＤＣは、電流検出回路ＩＤＴからの検出電圧ＶＩＳをＰＷＭ信号のＰＷＭ周波数よりも早いサンプリング周波数（例えば、数十倍以上の周波数）でディジタル変換する。ディジタルサンプルホールド回路ＤＳＨは、アナログディジタル変換器ＡＤＣからのディジタル検出電圧ＤＶＩＳを入力として動作し、ディジタル検出電圧ＤＶＩＳＨを出力する。
【００８３】
《実施の形態４の主要な効果》
以上、実施の形態４の方式を用いることで、実施の形態２で述べた各種効果と同様の効果が得られる。さらに、ディジタルサンプルホールド回路ＤＳＨに加えて、誤差検出器ＳＵＢ、補償器ＰＩＣおよびＰＷＭ信号生成回路ＰＷＭＧ等もディジタル回路で構成可能となるため、設計の容易化や、回路面積や消費電力の低減等が図れる場合がある。なお、ここでは、図１０の構成例を用いたが、勿論、図２の構成例や、図１５の構成例を用いてもよい。
【００８４】
（実施の形態５）
《負荷駆動システム（実施の形態５）の構成》
図１８は、本発明の実施の形態５による負荷駆動システムの主要部の構成例を示す概略図である。図１８に示す負荷駆動システムは、図１０の構成例と比較して、半導体装置ＤＥＶｅ内に遅延回路ＤＬＹが設けられる点が異なっている。遅延回路ＤＬＹは、モニタ回路ＭＮＩｂからの各サンプルタイミング（ＨＳＰＬ，ＬＳＰＬ）および各ホールドタイミング（ＨＨＬＤ，ＬＨＬＤ）に遅延を加えてサンプルホールド回路ＳＨへ出力する。
【００８５】
例えば、電流検出回路ＩＤＴでは、ある程度の遅延が生じる場合がある。遅延回路ＤＬＹは、この電流検出回路ＩＤＴで生じる遅延を補償することで、検出電圧ＶＩＳに含まれるノイズ期間をより正確に除外する。また、遅延回路ＤＬＹは、実施の形態２で述べたように、図１１の時刻ｔ２１以降のノイズを除去するための遅延をハイサイドサンプルタイミングＨＳＰＬに対して加えてもよい。
【００８６】
《実施の形態５の主要な効果》
以上、実施の形態５の方式を用いることで、実施の形態２で述べた各種効果と同様の効果が得られる。さらに、実施の形態２の方式と比較して、検出電圧ＶＩＳに含まれるノイズをより正確に除去することで、インダクタ電流をより高精度に検出できる場合があり、ひいては、インダクタ電流をより高精度に制御できる場合がある。なお、ここでは、図１０の構成例を用いたが、勿論、図２の構成例や、図１５の構成例や、図１７の構成例を用いてもよい。
【００８７】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。例えば、前述した実施の形態は、本発明を分かり易く説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能であり、また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００８８】
ＡＤＣ  アナログディジタル変換器
ＣＴＬＵ  制御回路
ＤＣＣ  ＤＣ／ＤＣコンバータ
ＤＥＶ  半導体装置
ＤＬＹ  遅延回路
ＤＳＨ  ディジタルサンプルホールド回路
ＤＶＵ  ドライバ部
ＥＣＵ  電子制御装置
ＧＮＤ  接地電源電位
ＨＧＳ，ＬＧＳ  オン・オフ検出信号
ＨＨＬＤ  ハイサイドホールドタイミング
ＨＣＬＰ  ハイサイドクランプ信号
ＨＳＰＬ  ハイサイドサンプルタイミング
ＩＤＴ  電流検出回路
ＩＬ  インダクタ電流
ＩＳＥＮ  電流センサ
Ｌ１  インダクタ
ＬＨＬＤ  ロウサイドホールドタイミング
ＬＳＨ  レベルシフト回路
ＬＳＰＬ  ロウサイドサンプルタイミング
ＭＮＩ  モニタ回路
ＭＰＨ，ＭＮＨ  トランジスタ
ＰＤＶＵ  プリドライバ部
ＰＩＣ  補償器
ＰＮｏ  出力端子
ＰＷＭＧ  ＰＷＭ信号生成回路
ＱＨ  ハイサイドトランジスタ
ＱＬ  ロウサイドトランジスタ
ＳＢ  ソレノイドバルブ
ＳＨ  サンプルホールド回路
ＳＵＢ  誤差検出器
ＴＧＴ  目標電圧
ＶＢ  バッテリ電源電位
ＶＣＣ  電源電位
ＶＧＨ，ＶＧＬ  ゲート電位
ＶＧＳＨ，ＶＧＳＬ  ゲート・ソース間電圧
ＶＧＳＨＤＴ  ハイサイドオン・オフ検出回路
ＶＧＳＬＤＴ  ロウサイドオン・オフ検出回路
ＶＩＳ，ＶＩＳＨ  検出電圧
ＶＪ  判定電位
ＶＯ  出力電位
ＶＯＤＴ  出力電位検出回路
【図１】
2019129614.tif 000003
【図２】
2019129614.tif 000004
【図３】
2019129614.tif 000005
【図４】
2019129614.tif 000006
【図５】
2019129614.tif 000007
【図６】
2019129614.tif 000008
【図７】
2019129614.tif 000009
【図８】
2019129614.tif 000010
【図９】
2019129614.tif 000011
【図１０】
2019129614.tif 000012
【図１１】
2019129614.tif 000013
【図１２】
2019129614.tif 000014
【図１３】
2019129614.tif 000015
【図１４】
2019129614.tif 000016
【図１５】
2019129614.tif 000017
【図１６】
2019129614.tif 000018
【図１７】
2019129614.tif 000019
【図１８】
2019129614.tif 000020
【図１９】
2019129614.tif 000021
【図２０】
2019129614.tif 000022
【図２１】
2019129614.tif 000023