(57)【要約】【課題】負荷調整の簡略化を目的とする。【解決手段】複数の第１制御線ＧＬ１及び複数の第２制御線ＧＬ２のそれぞれの組の制御線は、複数グループＧに分けられる。異なるグループＧには同一種類の制御線が含まれる。複数の第１制御線ＧＬ１は、複数グループＧのそれぞれに属する異なる種類の制御線が隣り合うように並ぶ。複数の第２制御線ＧＬ２は、第２領域Ａ２では、複数グループＧのそれぞれに属する異なる種類の制御線が隣り合うように並ぶ。複数の第２制御線ＧＬ２は、非表示領域ＮＤＡでは、異なるグループＧに属する同一種類の制御線が隣り合うように並ぶ。容量電極ＣＥは、第２方向Ｄ２に相互に接続されて並ぶ複数の部分Ｐを有する。複数の部分Ｐのそれぞれは、非表示領域ＮＤＡで隣り合う同一種類の制御線ごとに対向する。複数の部分Ｐのいずれかと他のいずれかは、第１方向Ｄ１の幅において異なる。【選択図】図３
2019078977.tif 000002
【特許請求の範囲】
【請求項１】
第１領域と第２領域が接合された非矩形の形状であり、前記第２領域は前記第１領域よりも第１方向に小さく、前記第１領域に対して前記第１方向に直交する第２方向に前記第２領域が隣接する表示領域と、
前記第２領域に対して前記第１方向に隣接し、前記第１領域に対して前記第２方向に隣接する非表示領域と、
前記非表示領域を避けて前記表示領域に前記第１方向及び前記第２方向に配列された複数の画素回路と、
前記第２領域を避けて前記第１領域を通って前記第１方向にそれぞれ延びる複数の第１制御線と、
前記第１領域を避けて前記第２領域及び前記非表示領域を通って前記第１方向にそれぞれ延びる複数の第２制御線と、
前記非表示領域で前記複数の第２制御線に対向する容量電極と、
前記複数の第２制御線と前記容量電極の間に介在する絶縁膜と、
を含み、
前記複数の第１制御線及び前記複数の第２制御線のそれぞれの組の制御線群は、前記複数の画素回路の対応する一群に接続する異なる種類の制御線群からそれぞれが構成される複数グループに分けられ、異なるグループには同一種類の制御線群が含まれ、
前記複数の第１制御線は、前記複数グループのそれぞれに属する前記異なる種類の制御線群が隣り合うように並び、
前記複数の第２制御線は、前記第２領域では、前記複数グループのそれぞれに属する前記異なる種類の制御線群が隣り合うように並び、
前記複数の第２制御線は、前記非表示領域では、前記異なるグループに属する前記同一種類の制御線群が隣り合うように並び、
前記容量電極は、前記第２方向に相互に接続されて並ぶ複数の部分を有し、前記複数の部分のそれぞれは、前記非表示領域で隣り合う前記同一種類の制御線群ごとに対向し、
前記複数の部分のいずれかと他のいずれかは、前記第１方向の幅において異なることを特徴とする表示装置。
【請求項２】
請求項１に記載された表示装置において、
前記容量電極は、複数の容量電極のそれぞれであることを特徴とする表示装置。
【請求項３】
請求項１又は２に記載された表示装置において、
前記表示領域は、前記第２方向の端部に前記第２領域を有することを特徴とする表示装置。
【請求項４】
請求項３に記載された表示装置において、
前記表示領域と、前記表示領域の周囲にあって前記非表示領域を含む周辺領域と、を有する基板をさらに有し、
前記基板は、切り欠きを有し、
前記切り欠きは、前記第２方向に前記第２領域と隣接することを避けて、前記第２方向に前記非表示領域と隣接することを特徴とする表示装置。
【請求項５】
請求項４に記載された表示装置において、
前記第２領域は、前記第２方向の先端部を有し、
前記切り欠きは、前記第２領域の前記先端部に前記第１方向に隣り合うことを特徴とする表示装置。
【請求項６】
請求項３から５のいずれか１項に記載された表示装置において、
前記複数の第２制御線は、前記第２領域から前記非表示領域に前記第１方向に延びて前記非表示領域で前記第２方向に屈曲する制御線を含むことを特徴とする表示装置。
【請求項７】
請求項１又は２に記載された表示装置において、
前記非表示領域は、前記表示領域の内側にあることを特徴とする表示装置。
【請求項８】
請求項７に記載された表示装置において、
前記表示領域と、前記表示領域の周囲にある周辺領域と、前記非表示領域と、を有する基板をさらに有し、
前記基板は、前記非表示領域に囲まれる開口を有することを特徴とする表示装置。
【請求項９】
請求項８に記載された表示装置において、
前記複数の第２制御線は、前記第２方向に前記開口の両側のそれぞれを通るように仕分けされていることを特徴とする表示装置。
【請求項１０】
請求項９に記載された表示装置において、
前記複数の第２制御線は、前記第２領域から前記非表示領域に前記第１方向に延びて、前記第１方向に前記開口の隣で前記開口を避けるように屈曲する制御線を含むことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
表示装置は、選択された走査線に対応する複数の画素電極に画像信号を入力するようになっている。走査線は、画素電極への画像信号の入力を制御するための薄膜トランジスタの半導体層と重複する位置で、ゲート電極を有している。表示領域が、矩形になっていない場合、異なる長さの走査線が混在し、走査線によって接続される薄膜トランジスタ及びゲート電極の数が異なる（特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開ＷＯ２００７／１０５７００号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
異なる長さの走査線間では、走査線の負荷に差が生じるので、走査線に印加されるパルス信号の立下りに差が生じる。例えば、走査線が短く、ゲート電極の数が少ないことで、容量性リアクタンスが減少し、走査線の負荷が軽くなると、ゲート信号のパルスの立下りが急峻になる。その結果、画素電極への印加電圧に差が生じ、同じ映像信号であっても、走査線によって輝度差が発生する。
【０００５】
上記問題を解決するために、短い走査線にはダミー負荷を設けることが考えられるが、１つの画素回路を複数本の走査線で制御する場合、走査線ごとに最適な負荷補正量が違うため、調整が難しい。
【０００６】
本発明は、負荷調整の簡略化を目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る表示装置は、第１領域と第２領域が接合された非矩形の形状であり、前記第２領域は前記第１領域よりも第１方向に小さく、前記第１領域に対して前記第１方向に直交する第２方向に前記第２領域が隣接する表示領域と、前記第２領域に対して前記第１方向に隣接し、前記第１領域に対して前記第２方向に隣接する非表示領域と、前記非表示領域を避けて前記表示領域に前記第１方向及び前記第２方向に配列された複数の画素回路と、前記第２領域を避けて前記第１領域を通って前記第１方向にそれぞれ延びる複数の第１制御線と、前記第１領域を避けて前記第２領域及び前記非表示領域を通って前記第１方向にそれぞれ延びる複数の第２制御線と、前記非表示領域で前記複数の第２制御線に対向する容量電極と、前記複数の第２制御線と前記容量電極の間に介在する絶縁膜と、を含み、前記複数の第１制御線及び前記複数の第２制御線のそれぞれの組の制御線群は、前記複数の画素回路の対応する一群に接続する異なる種類の制御線群からそれぞれが構成される複数グループに分けられ、異なるグループには同一種類の制御線群が含まれ、前記複数の第１制御線は、前記複数グループのそれぞれに属する前記異なる種類の制御線群が隣り合うように並び、前記複数の第２制御線は、前記第２領域では、前記複数グループのそれぞれに属する前記異なる種類の制御線群が隣り合うように並び、前記複数の第２制御線は、前記非表示領域では、前記異なるグループに属する前記同一種類の制御線群が隣り合うように並び、前記容量電極は、前記第２方向に相互に接続されて並ぶ複数の部分を有し、前記複数の部分のそれぞれは、前記非表示領域で隣り合う前記同一種類の制御線群ごとに対向し、前記複数の部分のいずれかと他のいずれかは、前記第１方向の幅において異なることを特徴とする。
【０００８】
本発明によれば、複数の第２制御線は、非表示領域では、同一種類の制御線群が隣り合うように並ぶので、負荷調整の簡略化が可能になっている。
【図面の簡単な説明】
【０００９】
【図１】本発明を適用した第１の実施形態に係る表示装置を示す平面図である。
【図２】図１に示す表示装置のII−II線断面図である。
【図３】図１にIIIで指す部分の拡大図である。
【図４】画素回路の詳細を示す図である。
【図５】画素回路を駆動するための制御回路のタイミングチャートを示す図である。
【図６】図５の期間１での動作を示す図である。
【図７】図５の期間２での動作を示す図である。
【図８】図５の期間３での動作を示す図である。
【図９】図５の期間４，５での動作を示す図である。
【図１０】図５の期間６での動作を示す図である。
【図１１】本発明を適用した第２の実施形態に係る表示装置を示す平面図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１１】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１２】
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【００１３】
［第１の実施形態］
図１は、本発明を適用した第１の実施形態に係る表示装置を示す平面図である。表示装置は、例えば、赤、緑及び青からなる複数色の単位画素（サブピクセル）を組み合わせて、フルカラーの画素を形成し、フルカラーの画像を表示するようになっている。
【００１４】
表示装置は、画像が表示される表示領域ＤＡを有する。表示領域ＤＡは、第１領域Ａ１と第２領域Ａ２が接合された非矩形の形状である。第２領域Ａ２は第１領域Ａ１よりも第１方向Ｄ１に小さい。第２領域Ａ２は、第１領域Ａ１に対して第１方向Ｄ１に直交する第２方向Ｄ２に隣接する。表示領域ＤＡは、第２方向Ｄ２の端部に第２領域Ａ２を有する。第２領域Ａ２は、第２方向Ｄ２の先端部を有する。
【００１５】
表示装置は、表示領域ＤＡの周囲に周辺領域ＰＡを含む。周辺領域ＰＡは表示領域ＤＡの外側にある。周辺領域ＰＡには、制御回路ＤＲ（あるいは走査回路又はゲートドライバ回路）が設けられている。また、周辺領域ＰＡには、フレキシブルプリント基板１１が接続されている。フレキシブルプリント基板１１には集積回路１３が搭載される。
【００１６】
周辺領域ＰＡは、非表示領域ＮＤＡを含む。非表示領域ＮＤＡは、第２領域Ａ２に対して第１方向Ｄ１に隣接し、第１領域Ａ１に対して第２方向Ｄ２に隣接する。基板１０は、第２方向Ｄ２に非表示領域ＮＤＡに隣接した切り欠き１２を有する。切り欠き１２は、第２領域Ａ２の一部（第２方向Ｄ２の先端部）に第１方向Ｄ１に隣り合う。切り欠き１２は、第２方向Ｄ２に第２領域Ａ２と隣接することを避けている。
【００１７】
図２は、図１に示す表示装置のII−II線断面図である。基板１０（アレイ基板）及び他の基板（図示しない対向基板）の材料は、ポリイミドを用いている。ただし、シートディスプレイ又はフレキシブルディスプレイを構成するために十分な可撓性を有する基材であれば他の樹脂材料を用いても良い。
【００１８】
基板１０上に、アンダーコート層１４として、シリコン酸化膜１４ａ、シリコン窒化膜１４ｂ及びシリコン酸化膜１４ｃの三層積層構造が設けられている。最下層のシリコン酸化膜１４ａは、基板１０との密着性向上のため、中層のシリコン窒化膜１４ｂは、外部からの水分及び不純物のブロック膜として、最上層のシリコン酸化膜１４ｃは、シリコン窒化膜１４ｂ中に含有する水素原子が薄膜トランジスタＴＲの半導体層１８側に拡散しないようにするブロック膜として、それぞれ設けられるが、特にこの構造に限定するものではなく、さらに積層があっても良いし、単層あるいは二層積層としても良い。
【００１９】
アンダーコート層１４の下には、薄膜トランジスタＴＲを形成する箇所に合わせて付加膜１６を形成しても良い。付加膜１６は、チャネル裏面からの光の侵入等による薄膜トランジスタＴＲの特性の変化を抑制したり、導電材料で形成して所定の電位を与えることで、薄膜トランジスタＴＲにバックゲート効果を与えたりすることができる。ここでは、シリコン酸化膜１４ａを形成した後、薄膜トランジスタＴＲが形成される箇所に合わせて付加膜１６を島状に形成し、その後シリコン窒化膜１４ｂ及びシリコン酸化膜１４ｃを積層することで、アンダーコート層１４に付加膜１６を封入するように形成しているが、この限りではなく、基板１０上にまず付加膜１６を形成し、その後にアンダーコート層１４を形成しても良い。
【００２０】
アンダーコート層１４上に薄膜トランジスタＴＲが形成されている。ポリシリコン薄膜トランジスタを例に挙げて、ここではＮｃｈトランジスタのみを示しているが、Ｐｃｈトランジスタを同時に形成しても良い。薄膜トランジスタＴＲの半導体層１８は、チャネル領域とソース・ドレイン領域との間に、低濃度不純物領域を設けた構造を採る。ゲート絶縁膜２０としてはここではシリコン酸化膜を用いる。ゲート電極２２は、ＭｏＷから形成された第１配線層Ｗ１の一部である。第１配線層Ｗ１は、ゲート電極２２に加え、第１保持容量線ＣＬ１を有する。第１保持容量線ＣＬ１と半導体層１８（ソース・ドレイン領域）との間で、ゲート絶縁膜２０を介して、保持容量Ｃｓの一部が形成される。
【００２１】
ゲート電極２２の上に、層間絶縁膜２４（シリコン酸化膜及びシリコン窒化膜）が積層されている。基板１０を曲げられるようにする場合、折曲領域ＦＡでは、折り曲げやすくなるように、層間絶縁膜２４の少なくとも一部を除去する。層間絶縁膜２４の除去によって、アンダーコート層１４が露出するので、その少なくとも一部もパターニングを行って除去する。アンダーコート層１４を除去した後には、基板１０を構成するポリイミドが露出する。なお、アンダーコート層１４のエッチングを通じて、ポリイミド表面が一部浸食されて膜減りを生ずる場合が有る。
【００２２】
層間絶縁膜２４の上に、ソース・ドレイン電極２６及び引き回し配線２８となる部分を含む第２配線層Ｗ２が形成されている。ここでは、Ｔｉ、Ａｌ及びＴｉの三層積層構造を採用する。層間絶縁膜２４を介して、第１保持容量線ＣＬ１（第１配線層Ｗ１の一部）と第２保持容量線ＣＬ２（第２配線層Ｗ２の一部）とで、保持容量Ｃｓの他の一部が形成される。引き回し配線２８は、基板１０の端部まで延在され、フレキシブルプリント基板ＦＰＣを接続するための端子３２を有するようになっている。
【００２３】
ソース・ドレイン電極２６及び引き回し配線２８（これらの一部を除く）を覆うように平坦化膜３４が設けられている。平坦化膜３４としては、ＣＶＤ（Chemical Vapor Deposition）等により形成される無機絶縁材料に比べ、表面の平坦性に優れることから、感光性アクリル等の有機材料が多く用いられる。
【００２４】
平坦化膜３４は、画素コンタクト部３６及び周辺領域ＰＡでは除去されて、その上に酸化インジウムスズ（Indium Tin Oxide：ＩＴＯ）膜３５が形成されている。酸化インジウムスズ膜３５は、相互に分離された第１透明導電膜３８及び第２透明導電膜４０を含む。
【００２５】
平坦化膜３４の除去により表面が露出した第２配線層Ｗ２は、第１透明導電膜３８にて被覆される。第１透明導電膜３８を被覆するように、平坦化膜３４の上にシリコン窒化膜４２が設けられている。シリコン窒化膜４２は、画素コンタクト部３６に開口を有し、この開口を介してソース・ドレイン電極２６に導通するように画素電極４４が積層されている。画素電極４４は反射電極として形成され、酸化インジウム亜鉛膜、Ａｇ膜、酸化インジウム亜鉛膜の三層積層構造としている。ここで、酸化インジウム亜鉛膜に代わって酸化インジウムスズ膜３５を用いても良い。画素電極４４は、画素コンタクト部３６から側方に拡がり、薄膜トランジスタＴＲの上方に至る。
【００２６】
第２透明導電膜４０は、画素コンタクト部３６に隣接して、画素電極４４の下方（さらにシリコン窒化膜４２の下方）に設けられている。第２透明導電膜４０、シリコン窒化膜４２及び画素電極４４は重なっており、これらによって付加容量Ｃadが形成される。
【００２７】
端子３２の表面には、酸化インジウムスズ膜３５の他の一部である第３透明導電膜４６が形成されている。第３透明導電膜４６は、第１透明導電膜３８及び第２透明導電膜４０と同時に形成される。端子３２上の第３透明導電膜４６は、以後の工程で端子３２の露出部がダメージを負わないようにバリア膜として設けることを目的の一としている。画素電極４４のパターニング時、第３透明導電膜４６はエッチング環境にさらされるが、酸化インジウムスズ膜３５の形成から画素電極４４の形成までの間に行われるアニール処理によって、酸化インジウムスズ膜３５は画素電極４４のエッチングに対し十分な耐性を有する。
【００２８】
平坦化膜３４の上であって例えば画素コンタクト部３６の上方に、バンク（リブ）と呼ばれて隣同士の画素領域の隔壁となる絶縁層４８が形成されている。絶縁層４８としては平坦化膜３４と同じく感光性アクリル等が用いられる。絶縁層４８は、画素電極４４の表面を発光領域として露出するように開口され、その開口端はなだらかなテーパー形状となるのが好ましい。開口端が急峻な形状になっていると、その上に形成される有機ＥＬ（Electro Luminescence）層５０のカバレッジ不良を生ずる。
【００２９】
平坦化膜３４と絶縁層４８は、両者間にあるシリコン窒化膜４２に設けた開口を通じて接触している。これにより、絶縁層４８の形成後の熱処理等を通じて、平坦化膜３４から脱離する水分や脱ガスを、絶縁層４８を通じて引き抜くことができる。
【００３０】
画素電極４４の上に、有機材料からなる有機ＥＬ層５０が積層されている。有機ＥＬ層５０は、単層であってもよいが、画素電極４４側から順に、正孔輸送層、発光層及び電子輸送層が積層された構造であってもよい。これらの層は、蒸着によって形成しても良いし、溶媒分散の上での塗布によって形成しても良く、画素電極４４（各サブ画素）に対して選択的に形成しても良いし、表示領域ＤＡを覆う全面にベタ形成されても良い。ベタ形成の場合は、全サブ画素において白色光を得て、カラーフィルタ（図示せず）によって所望の色波長部分を取り出す構成とすることができる。
【００３１】
有機ＥＬ層５０の上に、対向電極５２が設けられている。ここでは、トップエミッション構造としているため、対向電極５２は透明である。例えば、Ｍｇ層及びＡｇ層を、有機ＥＬ層５０からの出射光が透過する程度の薄膜として形成する。前述の有機ＥＬ層５０の形成順序に従うと、画素電極４４が陽極となり、対向電極５２が陰極となる。対向電極５２は、表示領域ＤＡ上と、表示領域ＤＡ近傍に設けられた陰極コンタクト部５４に亘って形成され、陰極コンタクト部５４で下層の引き回し配線２８と接続されて、端子３２に電気的に接続される。
【００３２】
対向電極５２の上に、封止膜５６が形成されている。封止膜５６は、先に形成した有機ＥＬ層５０を、外部からの水分侵入を防止することを機能の一としており、高いガスバリア性が要求される。ここでは、シリコン窒化膜を含む積層構造として、シリコン窒化膜５６ａ、有機樹脂層５６ｂ及びシリコン窒化膜５６ｃの積層構造とした。シリコン窒化膜５６ａ，５６ｃと有機樹脂層５６ｂとの間には、密着性向上を目的の一として、シリコン酸化膜やアモルファスシリコン層を設けても良い。
【００３３】
必要に応じて、封止膜５６上にカバーガラスやタッチパネル基板等を設けても良い。この場合、封止膜５６とカバーガラスやタッチパネルとの空隙を埋めるために、樹脂等を用いた充填材を介しても良い。
【００３４】
図３は、図１にIIIで指す部分の拡大図である。複数の画素回路ＰＸが、非表示領域ＮＤＡを避けて、表示領域ＤＡに第１方向Ｄ１及び第２方向Ｄ２に配列されている。表示領域ＤＡでは、複数の制御線ＧＬ（走査線）が第１方向Ｄ１にそれぞれ延びている。その詳細は後述する。複数の制御線ＧＬに交差する方向には、複数の信号線ＳＬ及び初期化電源線ＩＶＬが設けられ、第２方向Ｄ２にそれぞれ延びる。
【００３５】
図４は、画素回路ＰＸの詳細を示す図である。発光制御線ＢＧＬ、補正制御線ＣＧＬ、初期化制御線ＩＧＬ、書込制御線ＳＧＬには、制御回路ＤＲから、それぞれ、信号ＢＧ，ＣＧ，ＩＧ，ＳＧが出力される。
【００３６】
画素回路ＰＸには、発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴ、駆動トランジスタＤＲＴが設けられる。これらのトランジスタの少なくとも１つは、隣接する画素回路ＰＸ間で共有されても良い。駆動トランジスタＤＲＴのゲート・ソース間には保持容量Ｃｓが設けられている。寄生容量Ｃelは、発光素子ＬＥの陽極・陰極間自身に付く容量である。
【００３７】
発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴ、初期化トランジスタＩＳＴ、書込トランジスタＳＳＴは、２ノード間の導通、非導通を選択するスイッチング素子として機能する。駆動トランジスタＤＲＴは、そのゲート・ソース間電圧に応じて、発光素子ＬＥに流れる電流値を制御する電流制御素子として機能する。ここではいずれも薄膜トランジスタを用いて形成される。また、これらのトランジスタはいずれもＮ型トランジスタで形成されるが、Ｐ型トランジスタを用いても良い。Ｐ型トランジスタを用いる場合は、適宜電源電位や保持容量の接続を適合させると良い。
【００３８】
発光素子ＬＥの陽極は、発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴ、駆動トランジスタＤＲＴを介して、高電位の電源電圧Ｖddに接続される。陰極は、低電位の電源電圧Ｖssに接続される。
【００３９】
図５は、画素回路ＰＸを駆動するための制御回路ＤＲのタイミングチャートを示す図である。本実施形態では、信号ＲＧ，ＢＧ，ＣＧ，ＩＧは、それぞれ、２行に並ぶ画素回路ＰＸ群に同時に入力され、符号ＲＧ，ＢＧ，ＣＧ，ＩＧの後ろに付けた２桁の数字は、それぞれの信号が入力される行番号を示す。符号ＳＧの後ろに付けた１桁の数字は、その信号が入力される行番号を示す。符号Ｇ１〜Ｇ４で示される各区間が１水平期間であり、以後省略するが最終行まで、同様のタイミング関係が継続する。図５中、期間０〜６について、以下詳細に説明する。
【００４０】
［前フレームでの発光］
図５において、あるフレーム期間での処理が開始されるまでの間（期間０）では、発光素子ＬＥは、前フレームの発光状態を継続している。
【００４１】
［駆動トランジスタＤＲＴのソース初期化］
図６は、図５の期間１での動作を示す図である。この期間ではまず信号ＢＧがＬレベル、信号ＣＧがＨレベル、信号ＲＧがＨレベルとなり、発光制御トランジスタＢＣＴがオフし、補正トランジスタＣＣＴがオンする。信号ＲＧがＨレベルとなり、リセット駆動線ＲＤＬを介してリセットトランジスタＲＳＴがオンする。リセットトランジスタＲＳＴは、表示領域ＤＡの外側に、例えば各行に１つ設けられる。電源電圧Ｖddからの電流は発光制御トランジスタＢＣＴによって遮断されて、発光素子ＬＥの発光が停止する。発光素子ＬＥの陽極側に残留していた電荷が、リセット制御線ＲＧＬを介して、リセットトランジスタＲＳＴを通じて、リセット電位線ＲＶＬに引き抜かれる。これにより、駆動トランジスタＤＲＴのソースがリセット電位Ｖrstに固定される。リセット電位Ｖrstは、電源電圧Ｖssに対して、発光素子ＬＥの発光開始電圧よりも低い電位に設定されている。
【００４２】
［駆動トランジスタＤＲＴのゲート初期化］
図７は、図５の期間２での動作を示す図である。この期間では、信号ＩＧがＨレベルとなり、初期化トランジスタＩＳＴがオンする。これにより、初期化電位線ＩＶＬを介して駆動トランジスタＤＲＴのゲートが初期化電位Ｖiniに固定される。初期化電位Ｖiniは、リセット電位Ｖrstに対して駆動トランジスタＤＲＴのしきい値Ｖthよりも大きい電位に設定されている。つまり、この操作によって、駆動トランジスタＤＲＴはオン状態となる。ただし、発光制御トランジスタＢＣＴがオフしているので、駆動トランジスタＤＲＴにはまだ電流は流れない。
【００４３】
［オフセットキャンセル］
図８は、図５の期間３での動作を示す図である。この期間では、信号ＢＧがＨレベル、信号ＲＧがＬレベルとなり、発光制御トランジスタＢＣＴがオンし、リセットトランジスタＲＳＴがオフする。駆動トランジスタＤＲＴは前動作によってオン状態であるから、発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴを通じて電源電圧Ｖddから駆動トランジスタＤＲＴに電流が供給される。
【００４４】
この段階では、発光素子ＬＥの陽極・陰極間の電圧は発光開始電圧を上回っていないので、電流が流れない。従って、電源電圧Ｖddから供給された電流によって、駆動トランジスタＤＲＴのソースが充電され、その電位が上昇する。このとき、駆動トランジスタＤＲＴのゲート電位は初期化電位Ｖiniとなっているので、駆動トランジスタＤＲＴのソース電位が（Ｖini−Ｖth）となった段階で駆動トランジスタＤＲＴがオフし、ソース電位の上昇が停止する。
【００４５】
駆動トランジスタＤＲＴのしきい値電圧Ｖthは、画素回路ＰＸによってばらつきがあるため、電位の上昇が停止したときの駆動トランジスタＤＲＴのソースの電位は画素回路ＰＸによって異なる。つまり、本動作によって、各画素回路ＰＸで駆動トランジスタＤＲＴのしきい値電圧Ｖthに相当する電圧が、ソース・ゲート間に取得される。
【００４６】
このとき、発光素子ＬＥの陽極・陰極間には、｛（Ｖini−Ｖth）−Ｖss｝の電圧Ｖleが印加されているが、この電圧は依然発光開始電圧を上回っていないので、発光素子ＬＥには電流が流れない。
【００４７】
なお、図５のタイミングチャートによると、駆動トランジスタＤＲＴのソース初期化（期間１）からオフセットキャンセル（期間３）までの動作は、２行分の画素回路ＰＸ群に対して並行して実施されているが、この限りではない。１行ごとに順次実施されても良いし、３行以上を並行して実施しても良い。
【００４８】
［映像信号書込み］
図９は、図５の期間４，５での動作を示す図である。この期間では、信号ＣＧがＬレベル、信号ＩＧがＬレベル、信号ＳＧがＨレベルとなり、補正トランジスタＣＣＴがオフし、初期化トランジスタＩＳＴがオフし、書込トランジスタＳＳＴがオンする。これにより、映像信号Ｖsigが駆動トランジスタＤＲＴのゲートに入力され、駆動トランジスタＤＲＴのゲート電位は初期化電位Ｖiniから映像信号Ｖsigに変化する。つまり、映像信号Ｖsigが駆動トランジスタＤＲＴのゲートに書き込まれる。
【００４９】
このとき、先のオフセットキャンセル（期間３）を通じて、駆動トランジスタＤＲＴのソース電位は、しきい値電圧Ｖthの値に応じた電位（Ｖini−Ｖth）となっている。そのため、同じ映像信号Ｖsigを書き込んでも、駆動トランジスタＤＲＴのゲート・ソース間電圧ＶGSは、しきい値電圧Ｖthのばらつきを反映して｛Ｖsig−（Ｖini−Ｖth）｝となる。つまり、画素回路ＰＸ間のしきい値電圧Ｖthにばらつきがあっても、それに対応して補正した書き込みが可能になる。
【００５０】
期間４では１行目の書き込みを行い、期間５では２行目の書き込みを行う。同様に、奇数行の書込みが終わった後に偶数行の書込みを行う。偶数行の書込み中は、奇数行では書込トランジスタＳＳＴがオフして「待ち」状態になる。映像信号Ｖsigを共有する映像信号線ＳＬは、同列に属する複数行の画素回路ＰＸで共通であるから、映像信号書込み動作は、１行ごとに順次実施される。
【００５１】
［発光］
図１０は、図５の期間６での動作を示す図である。この期間では、信号ＣＧがＨレベル、信号ＳＧがＬレベルとなり、補正トランジスタＣＣＴがオンし、書込トランジスタＳＳＴがオフする。発光制御トランジスタＢＣＴ、補正トランジスタＣＣＴを通じて電源電圧Ｖddから駆動トランジスタＤＲＴに電流が供給される。
【００５２】
駆動トランジスタＤＲＴは、前段階までで設定されたゲート・ソース間電圧ＶGSに応じた電流を発光素子ＬＥに流し、発光素子ＬＥがその電流に応じた輝度で発光する。このときの発光素子ＬＥの陽極・陰極間電圧は、その電流に応じた電圧となるため、陽極側の電位が上昇し、保持容量Ｃｓによって駆動トランジスタＤＲＴのゲート・ソース間電圧が保持される。保持容量Ｃｓのカップリングによって駆動トランジスタＤＲＴのゲート電位も上昇する。
【００５３】
実際には、駆動トランジスタＤＲＴのゲートに対しては、保持容量Ｃｓのみならず付加容量Ｃadや、その他の寄生容量が付いているため、陽極側の電位上昇よりも、駆動トランジスタＤＲＴのゲート電位の上昇はわずかに小さくなる。この値は既知であるから、最終的な駆動トランジスタＤＲＴのゲート・ソース間電圧において所望の電流値となるように、映像信号Ｖsigの電位を決定すれば良い。
【００５４】
以上により、画素の一連の動作が完了する。当該動作を１行目から最終行まで完了すると、１フレーム期間内での１画面の表示となる。以後、当該動作を繰り返して映像の表示が行われる。
【００５５】
図３に示すように、複数の制御線ＧＬは、複数の第１制御線ＧＬ１及び複数の第２制御線ＧＬ２を含む。複数の第１制御線ＧＬ１は、第２領域Ａ２を避けて第１領域Ａ１を通って、第１方向Ｄ１にそれぞれ延びる。複数の第２制御線ＧＬ２は、第１領域Ａ１を避けて、第２領域Ａ２及び非表示領域ＮＤＡを通って、第１方向Ｄ１にそれぞれ延びる。複数の第１制御線ＧＬ１（複数の第２制御線ＧＬ２）は、第１方向Ｄ１に一列に並ぶ画素回路ＰＸごとにグループＧをなしている。各グループＧの制御線は、異なる種類の制御線（発光制御線ＢＧＬ、補正制御線ＣＧＬ、初期化制御線ＩＧＬ、書込制御線ＳＧＬ、リセット制御線ＲＧＬ）から構成される。異なるグループＧには同一種類の制御線が含まれる。
【００５６】
複数の第１制御線ＧＬ１は、各グループＧに属する異なる種類の制御線が隣り合うように並ぶ。複数の第２制御線ＧＬ２も、第２領域Ａ２では、各グループＧに属する異なる種類の制御線が隣り合うように並ぶ。
【００５７】
複数の第２制御線ＧＬ２のいくつか（例えば全て）は、第２領域Ａ２から非表示領域ＮＤＡに第１方向Ｄ１に延びて非表示領域ＮＤＡで第２方向Ｄ２に屈曲する。そして、複数の第２制御線ＧＬ２は、非表示領域ＮＤＡでは、異なるグループＧに属する同一種類の制御線が隣り合うように並ぶようになっている。
【００５８】
非表示領域ＮＤＡには、複数の容量電極ＣＥが設けられている。容量電極ＣＥは、高濃度の不純物が添加された半導体層から構成されており、ｎ型不純物を入れて導体化した半導体層は低い電圧Ｖssを印加するのに有利であり、ｐ型不純物を入れて導体化した半導体層は高い電圧Ｖddを印加するのに有利である。容量電極ＣＥは、図２に示す薄膜トランジスタＴＲの半導体層１８と同層にある。容量電極ＣＥは、電源線ＰＬを介して低電位の電源電圧Ｖssに接続される。
【００５９】
容量電極ＣＥ（例えば複数の容量電極ＣＥのそれぞれ）は、非表示領域ＮＤＡで、複数の第２制御線ＧＬ２に対向する。容量電極ＣＥは、第２方向Ｄ２に相互に接続されて並ぶ複数の部分Ｐを有する。複数の部分Ｐのそれぞれは、非表示領域ＮＤＡで隣り合う同一種類の制御線ごとに対向する。複数の部分Ｐのいずれかと他のいずれかは、第１方向Ｄ１の幅において異なる。複数の部分Ｐの全ての大きさが相互に第１方向Ｄ１に異なっていてもよい。例えば、複数の書込制御線ＳＧＬに対向する部分Ｐ１、複数の補正制御線ＣＧＬに対向する部分Ｐ２、複数の発光制御線ＢＧＬに対向する部分Ｐ３、複数の初期化制御線ＩＧＬに対向する部分Ｐ４、複数のリセット制御線ＲＧＬに対向する部分Ｐ５の順に、第１方向Ｄ１の幅が大きい。
【００６０】
第２制御線ＧＬ２と容量電極ＣＥの間に絶縁膜（例えば図２に示すゲート絶縁膜２０及び層間絶縁膜２４）が介在して容量Ｃが形成される。容量を非表示領域ＮＤＡに形成することで、第２制御線ＧＬ２の負荷を第１制御線ＧＬ１の負荷に近づける（例えば一致させる）ことができる。容量電極ＣＥの上には、絶縁膜として、図２に示すゲート絶縁膜２０及び層間絶縁膜２４がある。発光制御線ＢＧＬ、補正制御線ＣＧＬ、初期化制御線ＩＧＬ、書込制御線ＳＧＬは、絶縁膜としてのゲート絶縁膜２０に載る。リセット制御線ＲＧＬは、絶縁膜としてのゲート絶縁膜２０及び層間絶縁膜２４（図２参照）に載る。
【００６１】
容量電極ＣＥと制御線との対向面積が大きいほど、容量Ｃが大きくなる。容量電極ＣＥが有する複数の部分Ｐ１，Ｐ２，Ｐ３，Ｐ４，Ｐ５にそれぞれ対応する容量Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５は、この順に大きい。複数の第２制御線ＧＬ２は、非表示領域ＮＤＡでは、同一種類の制御線が隣り合うように並ぶので、負荷調整の簡略化が可能になっている。
【００６２】
［第２の実施形態］
図１１は、本発明を適用した第２の実施形態に係る表示装置を示す平面図である。本実施形態では、基板１１０は、表示領域ＤＡと、表示領域ＤＡの周囲にある周辺領域ＰＡと、非表示領域ＮＤＡと、を有する。非表示領域ＮＤＡは、表示領域ＤＡの内側にある。基板１１０の開口１５８は、非表示領域ＮＤＡに囲まれる。
【００６３】
複数の第２制御線ＧＬ２は、第２方向Ｄ２に開口１５８の両側のそれぞれを通るように仕分けされている。複数の第２制御線ＧＬ２のいくつかは、第２領域Ａ２から非表示領域ＮＤＡに第１方向Ｄ１に延びて、第１方向Ｄ１に開口１５８の隣で開口１５８を避けるように屈曲する。その他の内容は、第１の実施形態で説明した内容が該当する。
【００６４】
なお、表示装置は、有機エレクトロルミネッセンス表示装置には限定されず、量子ドット発光素子（ＱＬＥＤ：Quantum‐Dot Light Emitting Diode）のような発光素子を各画素に備えた表示装置であってもよいし、液晶表示装置であってもよい。
【００６５】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００６６】
１０  基板、１１  フレキシブルプリント基板、１２  切り欠き、１３  集積回路、１４  アンダーコート層、１４ａ  シリコン酸化膜、１４ｂ  シリコン窒化膜、１４ｃ  シリコン酸化膜、１６  付加膜、１８  半導体層、２０  ゲート絶縁膜、２２  ゲート電極、２４  層間絶縁膜、２６  ソース・ドレイン電極、２８  引き回し配線、３２  端子、３４  平坦化膜、３５  酸化インジウムスズ膜、３６  画素コンタクト部、３８  第１透明導電膜、４０  第２透明導電膜、４２  シリコン窒化膜、４４  画素電極、４６  第３透明導電膜、４８  絶縁層、５０  有機ＥＬ層、５２  対向電極、５４  陰極コンタクト部、５６  封止膜、５６ａ  シリコン窒化膜、５６ｂ  有機樹脂層、５６ｃ  シリコン窒化膜、１１０  基板、１５８  開口、Ａ１  第１領域、Ａ２  第２領域、ＢＣＴ  発光制御トランジスタ、ＢＧ  信号、ＢＧＬ  発光制御線、Ｃ  容量、Ｃel  寄生容量、Ｃad  付加容量、Ｃs  保持容量、Ｃ１  容量、Ｃ２  容量、Ｃ３  容量、Ｃ４  容量、Ｃ５  容量、ＣＣＴ  補正トランジスタ、ＣＥ  容量電極、ＣＧ  信号、ＣＧＬ  補正制御線、ＣＬ１  第１保持容量線、ＣＬ２  第２保持容量線、Ｃｓ  保持容量、Ｄ１  第１方向、Ｄ２  第２方向、ＤＡ  表示領域、ＤＲ  制御回路、ＤＲＴ  駆動トランジスタ、ＦＡ  折曲領域、Ｇ  グループ、ＧＬ  制御線、ＧＬ１  第１制御線、ＧＬ２  第２制御線、ＩＧ  信号、ＩＧＬ  初期化制御線、ＩＳＴ  初期化トランジスタ、ＩＶＬ  初期化電位線、ＮＤＡ  非表示領域、ＬＥ  発光素子、Ｐ  部分、Ｐ１  部分、Ｐ２  部分、Ｐ３  部分、Ｐ４  部分、Ｐ５  部分、ＰＡ  周辺領域、ＰＬ  電源線、ＰＸ  画素回路、ＲＤＬ  リセット駆動線、ＲＧ  信号、ＲＧＬ  リセット制御線、ＲＳＴ  リセットトランジスタ、ＲＶＬ  リセット電位線、ＳＧ  信号、ＳＧＬ  書込制御線、ＳＬ  映像信号線、ＳＳＴ  書込トランジスタ、ＴＲ  薄膜トランジスタ、Ｖdd  電源電圧、Ｖss  電源電圧、Ｖrst  リセット電位、Ｖini  初期化電位、Ｖth  しきい値電圧、Ｖle 電圧、Ｖsig  映像信号、ＶGS  ゲート・ソース間電圧、Ｗ１  第１配線層、Ｗ２  第２配線層。
【図１】
2019078977.tif 000003
【図２】
2019078977.tif 000004
【図３】
2019078977.tif 000005
【図４】
2019078977.tif 000006
【図５】
2019078977.tif 000007
【図６】
2019078977.tif 000008
【図７】
2019078977.tif 000009
【図８】
2019078977.tif 000010
【図９】
2019078977.tif 000011
【図１０】
2019078977.tif 000012
【図１１】
2019078977.tif 000013