(57)【要約】【課題】インダクタンスの低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、板状の第１の金属端子と、第１の金属端子に対向して設けられた板状の第２の金属端子と、第１の金属端子と第２の金属端子との間に設けられた樹脂層と、第１の金属端子に電気的に接続された第１の上部電極と、第２の金属端子に電気的に接続された第１の下部電極とを有する半導体チップと、を備え、第１の金属端子の端部の第１の金属端子と第２の金属端子との間の第１の距離が、第１の金属端子の端部の内側の部分の第１の金属端子と第２の金属端子との間の第２の距離よりも大きい。【選択図】図４
2019169493.tif 000002
【特許請求の範囲】
【請求項１】
板状の第１の金属端子と、
前記第１の金属端子に対向して設けられた板状の第２の金属端子と、
前記第１の金属端子と前記第２の金属端子との間に設けられた樹脂層と、
前記第１の金属端子に電気的に接続された第１の上部電極と、前記第２の金属端子に電気的に接続された第１の下部電極とを有する半導体チップと、
を備え、
前記第１の金属端子の前記半導体チップに電気的に接続される側と反対側の端部における前記第１の金属端子と前記第２の金属端子との間の第１の距離が、前記第１の金属端子の前記端部から前記半導体チップに向かう方向に位置する部分における前記第１の金属端子と前記第２の金属端子との間の第２の距離よりも大きい半導体装置。
【請求項２】
前記第２の金属端子の端部が前記第１の金属端子の前記端部と対向する位置に存在する請求項１記載の半導体装置。
【請求項３】
前記第１の距離は前記第２の距離の１．２倍以上２．０倍以下である請求項１又は請求項２記載の半導体装置。
【請求項４】
前記第１の金属端子の厚さと前記第２の金属端子の厚さが等しい請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項５】
前記第１の金属端子の厚さ、及び、前記第２の金属端子の厚さは、前記第１の金属端子の前記端部に向かって薄くなる請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項６】
前記樹脂層は熱可塑性樹脂である請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
基板と、
前記基板の上に設けられた第１の金属層と、
前記基板の上に設けられた第２の金属層と、
前記第１の金属層の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、
前記第２の金属層の上に設けられ、第２の上部電極と、第２の下部電極と、第２のゲート電極と、を有する第２の半導体チップと、
前記第１の上部電極に電気的に接続された板状の第１の金属端子と、
前記第１の金属端子に対向して設けられ、前記第２の下部電極に電気的に接続された板状の第２の金属端子と、
前記第１の下部電極及び前記第２の上部電極に電気的に接続された第３の金属端子と、
前記第１のゲート電極に電気的に接続された第１のゲート端子と、
前記第２のゲート電極に電気的に接続された第２のゲート端子と、
前記第１の金属端子と前記第２の金属端子との間に設けられた樹脂層と、
を備え、
前記第１の金属端子の前記第１の半導体チップに電気的に接続される側と反対側の端部における前記第１の金属端子と前記第２の金属端子との間の第１の距離が、前記第１の金属端子の前記端部から前記第１の半導体チップに向かう方向に位置する部分における前記第１の金属端子と前記第２の金属端子との間の第２の距離よりも大きい半導体装置。
【請求項８】
前記第２の金属端子の端部が前記第１の金属端子の前記端部と対向する位置に存在する請求項７記載の半導体装置。
【請求項９】
前記第１の距離は前記第２の距離の１．２倍以上２．０倍以下である請求項７又は請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【０００２】
パワー半導体モジュールでは、例えば、金属基板の上に、絶縁層を間に挟んで複数のパワー半導体チップが実装される。パワー半導体チップは、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）、又は、ダイオードである。
【０００３】
パワー半導体モジュールでは、配線のインダクタンス（以下：インダクタンスと記載）が大きいと、スイッチングのオフ動作を高速で行う際に、サージ電圧と称される過電圧が発生する。サージ電圧を考慮して、半導体チップの耐圧を高く設計すると、半導体チップのオン抵抗が増大し導通損失が大きくなるという問題が生ずる。また、オフ動作の時間を長くすることで、サージ電圧は低減できるが、スイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールのインダクタンスを低減することが望まれる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１３−１８７４４１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、インダクタンスの低減が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体装置は、板状の第１の金属端子と、前記第１の金属端子に対向して設けられた板状の第２の金属端子と、前記第１の金属端子と前記第２の金属端子との間に設けられた樹脂層と、前記第１の金属端子に電気的に接続された第１の上部電極と、前記第２の金属端子に電気的に接続された第１の下部電極とを有する半導体チップと、を備え、前記第１の金属端子の前記半導体チップに電気的に接続される側と反対側の端部における前記第１の金属端子と前記第２の金属端子との間の第１の距離が、前記第１の金属端子の前記端部から前記半導体チップに向かう方向に位置する部分における前記第１の金属端子と前記第２の金属端子との間の第２の距離よりも大きい。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態の半導体装置の模式上面図。
【図２】第１の実施形態の半導体装置の模式断面図。
【図３】第１の実施形態の半導体装置の等価回路図。
【図４】第１の実施形態の半導体装置の一部の拡大模式図。
【図５】第１の実施形態の作用及び効果の説明図。
【図６】第１の実施形態の作用及び効果の説明図。
【図７】第２の実施形態の半導体装置の一部の拡大模式図。
【発明を実施するための形態】
【０００８】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【０００９】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【００１０】
（第１の実施形態）
第１の実施形態の半導体装置は、板状の第１の金属端子と、第１の金属端子に対向して設けられた板状の第２の金属端子と、第１の金属端子と第２の金属端子との間に設けられた樹脂層と、第１の金属端子に電気的に接続された第１の上部電極と、第２の金属端子に電気的に接続された第１の下部電極とを有する半導体チップと、を備え、第１の金属端子の半導体チップに電気的に接続される側と反対側の端部における第１の金属端子と第２の金属端子との間の第１の距離が、第１の金属端子の端部から半導体チップに向かう方向に位置する部分における第１の金属端子と第２の金属端子との間の第２の距離よりも大きい。
【００１１】
また、第１の実施形態の半導体装置は、基板と、基板の上に設けられた第１の金属層と、基板の上に設けられた第２の金属層と、第１の金属層の上に設けられ、第１の上部電極と、第１の下部電極と、第１のゲート電極と、を有する第１の半導体チップと、第２の金属層の上に設けられ、第２の上部電極と、第２の下部電極と、第２のゲート電極と、を有する第２の半導体チップと、第１の上部電極に電気的に接続された板状の第１の金属端子と、第１の金属端子に対向して設けられ、第２の下部電極に電気的に接続された板状の第２の金属端子と、第１の下部電極及び第２の上部電極に電気的に接続された第３の金属端子と、第１のゲート電極に電気的に接続された第１のゲート端子と、第２のゲート電極に電気的に接続された第２のゲート端子と、第１の金属端子と前記第２の金属端子との間に設けられた樹脂層と、を備え、第１の金属端子の第１の半導体チップに電気的に接続される側と反対側の端部における第１の金属端子と第２の金属端子との間の第１の距離が、第１の金属端子の端部から第１の半導体チップに向かう方向に位置する部分における第１の金属端子と第２の金属端子との間の第２の距離よりも大きい。
【００１２】
図１は、第１の実施形態の半導体装置の模式上面図である。図２は、第１の実施形態の半導体装置の模式断面図である。図３は、第１の実施形態の半導体装置の等価回路図である。
【００１３】
第１の実施形態の半導体装置は、パワー半導体モジュール１００である。図３に示すように、第１の実施形態のパワー半導体モジュール１００は、２個のＭＯＳＦＥＴが直列に接続されている。第１の実施形態のパワー半導体モジュールは、１モジュールでハーフブリッジ回路を構成できる、いわゆる「２ｉｎ１」タイプのモジュールである。例えば、第１の実施形態のパワー半導体モジュールを３個用いることにより３相インバータ回路を構成できる。
【００１４】
第１の実施形態のパワー半導体モジュール１００は、樹脂ケース１０、蓋１２、Ｎ電力端子１４（第１の金属端子）、Ｐ電力端子１６（第２の金属端子）、ＡＣ出力端子１８（第３の金属端子）、ゲート端子２０ａ（第１のゲート端子）、ゲート端子２０ｂ（第２のゲート端子）、金属基板２２（基板）、樹脂絶縁層２４、第１の金属層２６、第２の金属層２８、第１のゲート金属層３０、第２のゲート金属層３２、第１のソース金属層３４、第２のソース金属層３６、ＭＯＳＦＥＴ３８（半導体チップ、第１の半導体チップ）、ＭＯＳＦＥＴ４０（第２の半導体チップ）、ボンディングワイヤ４２、シリコーンゲル４４、端子間樹脂層５０（樹脂層）を備える。
【００１５】
図１（ａ）は、パワー半導体モジュール１００から蓋１２及びシリコーンゲル４４を除いた状態の上面図である。また、図１（ｂ）は、パワー半導体モジュール１００から蓋１２、Ｎ電力端子１４（第１の金属端子）、Ｐ電力端子１６（第２の金属端子）、ＡＣ出力端子１８（第３の金属端子）、及び、シリコーンゲル４４を除いた状態の上面図である。
【００１６】
図２は、図１（ａ）に示すＡＡ’方向の断面図である。
【００１７】
金属基板２２（基板）は、例えば、銅である。例えば、半導体モジュールを製品に実装する際、金属基板２２の裏面には、図示しない放熱板が接続される。
【００１８】
樹脂ケース１０は、金属基板２２の周囲に設けられる。樹脂ケース１０の上には蓋１２が設けられる。また、半導体モジュールの内部には、封止材としてシリコーンゲル４４が充填されている。樹脂ケース１０、金属基板２２、蓋１２、及びシリコーンゲル４４は、半導体モジュール内の部材を保護又は絶縁する機能を有する。
【００１９】
樹脂ケース１０の上部には、Ｎ電力端子１４、Ｐ電力端子１６、ＡＣ出力端子１８、ゲート端子２０ａ、ゲート端子２０ｂが設けられる。Ｐ電力端子１６には外部から、例えば、正電圧が印加される。Ｎ電力端子１４には外部から、例えば、負電圧が印加される。
【００２０】
Ｎ電力端子１４、Ｐ電力端子１６、ＡＣ出力端子１８、ゲート端子２０ａ、ゲート端子２０ｂは、金属である。Ｎ電力端子１４、Ｐ電力端子１６、ＡＣ出力端子１８、ゲート端子２０ａ、ゲート端子２０ｂは、例えば、銅又は銅合金である。
【００２１】
Ｎ電力端子１４、及び、Ｐ電力端子１６は、板状である。Ｐ電力端子１６の少なくとも一部は、Ｎ電力端子１４の少なくとも一部に対向する。Ｎ電力端子１４とＰ電力端子１６は、平行に対向する領域を有する。言い換えれば、Ｎ電力端子１４の一部とＰ電力端子１６の一部は、平行平板である。
【００２２】
端子間樹脂層５０は、Ｎ電力端子１４とＰ電力端子１６との間に設けられる。端子間樹脂層５０は、Ｎ電力端子１４とＰ電力端子１６を絶縁する機能を有する。端子間樹脂層５０は、例えば、熱可塑性樹脂である。端子間樹脂層５０は、例えば、エポキシ樹脂である。
【００２３】
樹脂絶縁層２４は、金属基板２２の上に設けられる。樹脂絶縁層２４は、金属基板２２と、第１の金属層２６及び第２の金属層２８を絶縁する機能を有する。樹脂絶縁層２４は、樹脂中に、例えば、窒化ホウ素などで形成される熱伝導率の高いフィラ―を含有する。
【００２４】
第１の金属層２６及び第２の金属層２８は、樹脂絶縁層２４上に設けられる。第１の金属層２６と第２の金属層２８は、略同一の平面に設けられる。第１の金属層２６及び第２の金属層２８は、例えば、銅である。
【００２５】
Ｐ電力端子１６は、第２の金属層２８に接続される。Ｐ電力端子１６は、例えば、半田やＡｇナノ粒子を用いて、第２の金属層２８に接続される。
【００２６】
ゲート金属層３０及びゲート金属層３２は、樹脂絶縁層２４上に設けられる。
【００２７】
第１のソース金属層３４及び第２のソース金属層３６は、樹脂絶縁層２４上に設けられる。Ｎ電力端子１４は、第１のソース金属層３４に接続される。第１のソース金属層３４は、半導体チップとＮ電力端子１４とを接続する機能を有する。Ｎ電力端子１４は、例えば、半田やＡｇナノ粒子を用いて、第１のソース金属層３４に接続される。
【００２８】
第２のソース金属層３６は、半導体チップとＡＣ出力端子１８とを接続する機能を有する。
【００２９】
ＭＯＳＦＥＴ３８は、第１の金属層２６の上に設けられる。ＭＯＳＦＥＴ３８は、例えば、半田やＡｇナノ粒子を用いて、第１の金属層２６に接続される。
【００３０】
ＭＯＳＦＥＴ３８は、上面にソース電極３８ａ（第１の上部電極）、及び、ゲート電極３８ｃ（第１のゲート電極）、下面にドレイン電極３８ｂ（第１の下部電極）を有する。ソース電極３８ａは、Ｎ電力端子１４に電気的に接続される。ドレイン電極３８ｂは、第１の金属層２６に電気的に接続される。ゲート電極３８ｃは、ゲート金属層３０及びボンディングワイヤ４２を用いて、ゲート端子２０ａに接続される。ボンディングワイヤ４２は、例えば、アルミワイヤである。
【００３１】
ＭＯＳＦＥＴ４０は、第２の金属層２８の上に設けられる。ＭＯＳＦＥＴ３８は、例えば、半田やＡｇナノ粒子を用いて、第１の金属層２６に接続される。
【００３２】
ＭＯＳＦＥＴ４０は、上面にソース電極４０ａ（第２の上部電極）、及び、ゲート電極４０ｃ（第２のゲート電極）、下面にドレイン電極４０ｂ（第２の下部電極）を有する。ソース電極４０ａは、ＡＣ出力端子１８に電気的に接続される。ドレイン電極４０ｂは、第２の金属層２８に電気的に接続される。ゲート電極４０ｃは、ゲート金属層３２及びボンディングワイヤ４２を用いて、ゲート端子２０ｂに接続される。
【００３３】
ＭＯＳＦＥＴ３８のドレイン電極３８ｂ（第１の下部電極）は、ＭＯＳＦＥＴ４０を間に介して、Ｐ電力端子１６に接続される。
【００３４】
ＭＯＳＦＥＴ３８、ＭＯＳＦＥＴ４０は、例えば、炭化珪素（ＳｉＣ）又はシリコン（Ｓｉ）を用いた半導体チップである。
【００３５】
図４は、第１の実施形態の半導体装置の一部の拡大模式図である。図４は、図２の破線で囲まれた領域の拡大図である。図４では、端子間樹脂層５０の図示は省略している。
【００３６】
Ｎ電力端子１４の端部（図４中のＥ１）におけるＮ電力端子１４とＰ電力端子１６との間の第１の距離（図４中のｄ１）が、Ｎ電力端子１４の端部Ｅ１の内側の部分（図４中のＸ）におけるＮ電力端子１４とＰ電力端子１６との間の第２の距離（図４中のｄ２）よりも大きい。Ｎ電力端子１４の端部Ｅ１は、ＭＯＳＦＥＴ４０に電気的に接続される側と反対側の端部である。また、Ｎ電力端子１４の端部Ｅ１の内側の部分は、Ｎ電力端子１４の端部Ｅ１からＭＯＳＦＥＴ４０に向かう方向に位置する。なお、Ｐ電力端子１６の端部（図４中のＥ２）は、Ｎ電力端子１４の端部Ｅ１と端子間樹脂層５０を介して対向する位置にある。Ｐ電力端子１６の端部Ｅ２とＮ電力端子１４の端部Ｅ１は、向かい合う。
【００３７】
例えば、図４中のＸにから、Ｎ電力端子１４の端部Ｅ１及びＰ電力端子１６の端部Ｅ２までの範囲で、Ｎ電力端子１４の厚さとＰ電力端子１６の厚さは、公差の範囲で同一である。
【００３８】
第２の距離ｄ２は、例えば、０．０１ｍｍ以上０．５ｍｍ以下である。
【００３９】
第１の距離ｄ１は、例えば、第２の距離ｄ２の１．２倍以上２．０倍以下である。第１の距離ｄ１は、例えば、０．０１２ｍｍ以上１．０ｍｍ以下である。
【００４０】
Ｎ電力端子１４の厚さ（図４中のｔ１）は、例えば、０．１ｍｍ以上１．０ｍｍ以下である。Ｐ電力端子１６の厚さ（図４中のｔ２）は、例えば、０．１ｍｍ以上１．０ｍｍ以下である。
【００４１】
Ｎ電力端子１４の端部Ｅ１から、Ｎ電力端子１４とＰ電力端子１６との間の距離が略一定になる位置（図４中のＹ）までの第３の距離ｄ３は、例えば、Ｎ電力端子１４の厚さの半分である。言い換えれば、Ｎ電力端子１４とＰ電力端子１６との間の距離が広がり始める位置Ｙから、Ｎ電力端子１４の端部Ｅ１までの距離ｄ３は、例えば、Ｎ電力端子１４の厚さの半分である。第３の距離ｄ３は、例えば、０．０５ｍｍ以上０．５ｍｍ以下である。
【００４２】
次に、第１の施形態の半導体装置の作用及び効果について説明する。
【００４３】
パワー半導体モジュールでは、インダクタンスが大きいと、スイッチングのオフ動作を高速で行う際に、サージ電圧と称される過電圧が発生する。サージ電圧を考慮して、半導体チップの耐圧を高く設計すると、半導体チップのオン抵抗が増大し導通損失が大きくなるという問題が生ずる。また、オフ動作の時間を長くすることで、サージ電圧は低減できるが、スイッチング損失が大きくなるという問題が生ずる。したがって、パワー半導体モジュールのインダクタンスを低減することが望まれる。
【００４４】
図５は、第１の実施形態の作用及び効果の説明図である。図５は、図２に示す断面図に対応する。
【００４５】
第１の実施形態のパワー半導体モジュール１００は、Ｎ電力端子１４とＰ電力端子１６の一部が、平行平板となっている。Ｎ電力端子１４とＰ電力端子１６が平行平板となっている領域（以下、平行平板領域）には、Ｎ電力端子１４とＰ電力端子１６との間に、端子間樹脂層５０が絶縁のために設けられる。
【００４６】
電流は、パワー半導体モジュール１００の外部からＰ電力端子１６を通って流れ込み、ＭＯＳＦＥＴ４０及びＭＯＳＦＥＴ３８を通って、Ｎ電力端子１４から流れ出す。Ｎ電力端子１４とＰ電力端子１６に流れる電流の向きを図５に白矢印で示す。図５に示すように、平行平板領域では、Ｎ電力端子１４とＰ電力端子１６に流れる電流の向きは、逆向きとなる。
【００４７】
配線のインダクタンスには、自己誘導による自己インダクタンスと相互誘導による相互インダクタンスがある。配線のインダクタンスは、自己インダクタンスと相互インダクタンスの和になる。例えば、Ｎ電力端子１４とＰ電力端子１６のインダクタンスは、Ｎ電力端子１４とＰ電力端子１６のそれぞれの自己インダクタンスと、Ｎ電力端子１４とＰ電力端子１６の相互誘導に伴う相互インダクタンスがある。
【００４８】
第１の実施形態のパワー半導体モジュール１００は、Ｎ電力端子１４とＰ電力端子１６の平行平板領域で、電流が逆向きに流れる。このため、相互インダクタンスは、自己インダクタンスを打ち消す方向に作用する。したがって、Ｎ電力端子１４とＰ電力端子１６のインダクタンスが低減する。
【００４９】
Ｎ電力端子１４とＰ電力端子１６のインダクタンスは、パワー半導体モジュール１００のインダクタンスの一部である。したがって、パワー半導体モジュール１００のインダクタンスが低減する。
【００５０】
Ｎ電力端子１４とＰ電力端子１６の平行平板領域のインダクタンスは、Ｎ電力端子１４とＰ電力端子１６の間の距離が短い程大きくなる。したがって、Ｎ電力端子１４とＰ電力端子１６の間の距離を極力小さくすることが、パワー半導体モジュール１００のインダクタンスを低減させる観点から好ましい。
【００５１】
例えば、平行平板領域を有するＮ電力端子１４とＰ電力端子１６は、２つの板状の金属部材を、あらかじめモールド成形することで製造される。モールド成形の際に、Ｎ電力端子１４とＰ電力端子１６の間にモールド樹脂を流し込み、端子間樹脂層５０を形成する。
【００５２】
平行平板領域のインダクタンスを小さくするために、Ｎ電力端子１４とＰ電力端子１６の間の距離を小さくすると、モールド成形の際に、Ｎ電力端子１４とＰ電力端子１６の間にモールド樹脂が十分に充填されず、Ｎ電力端子１４とＰ電力端子１６の間の絶縁不良が生じるおそれがある。例えば、モールド樹脂の未充填（巣）が発生し、絶縁不良が生じる。
【００５３】
図６は、第１の実施形態の作用及び効果の説明図である。
【００５４】
例えば、モールド成形の際に、Ｎ電力端子１４とＰ電力端子１６の端部から、図６に示すようにモールド樹脂を流し込む。Ｎ電力端子１４とＰ電力端子１６の端部が、モールド樹脂の入口となる。Ｎ電力端子１４とＰ電力端子１６の端部が広がっていることで、Ｎ電力端子１４及びＰ電力端子１６と、モールド樹脂との間の摺動抵抗が小さくなる。摺動抵抗とは、物が流れる際に発生する抵抗を意味する。
【００５５】
摺動抵抗が小さくなることで、Ｎ電力端子１４とＰ電力端子１６の間にモールド樹脂が、容易に流れ込み、モールド樹脂が十分に充填されることになる。モールド樹脂の充填性が向上する。したがって、Ｎ電力端子１４とＰ電力端子１６の間の絶縁不良が抑制できる。よって、Ｎ電力端子１４とＰ電力端子１６の間の距離を小さくすることが可能である。
【００５６】
なお、Ｎ電力端子１４とＰ電力端子１６の端部がモールド樹脂の出口となる場合にも、同様に摺動抵抗が小さくなり、モールド樹脂が容易に流れ出すことになる。したがって、この場合も、Ｎ電力端子１４とＰ電力端子１６の間のモールド樹脂の充填性の向上に寄与する。
【００５７】
なお、Ｎ電力端子１４とＰ電力端子１６の端部が広がった形状を製造するには、例えば、以下の方法がある。Ｎ電力端子１４やＰ電力端子１６を金属板から形成する際に、金属板は、例えば、金型で打ち抜くことにより切断する。この際、打ち抜き面に金属板のダレが生じる。すなわち、Ｎ電力端子１４やＰ電力端子１６の切断部、すなわち、端部にダレが生じる。
【００５８】
モールド成形の際に、Ｎ電力端子１４のダレと、Ｐ電力端子１６のダレとが、逆方向を向くように対向させ、Ｎ電力端子１４とＰ電力端子１６の端部が広がるようにする。これにより、Ｎ電力端子１４とＰ電力端子１６の端部が広がった形状が製造される。
【００５９】
第２の距離ｄ２は、０．０１ｍｍ以上０．５ｍｍ以下であることが好ましい。上記範囲を下回ると、絶縁不良が発生するおそれがある。上記範囲を上回ると、インダクタンスの低減効果が不十分となるおそれがある。
【００６０】
第１の距離ｄ１は、第２の距離ｄ２の１．２倍以上２．０倍以下であることが好ましい。上記範囲を下回ると、摺動抵抗の低減効果が不十分となるおそれがある。上記範囲を上回ることは、加工上、困難である。
【００６１】
第３の距離ｄ３は、０．０５ｍｍ以上０．５ｍｍ以下であることが好ましい。上記範囲を下回ると、摺動抵抗の低減効果が不十分となるおそれがある。上記範囲を上回る場合も、摺動抵抗の低減効果が不十分となるおそれがある。
【００６２】
以上、第１の実施形態によれば、Ｎ電力端子１４とＰ電力端子１６の間の距離を小さくすることで、インダクタンスの低減が可能なパワー半導体モジュール１００が実現できる。
【００６３】
（第２の実施形態）
第２の実施形態の半導体装置は、第１の金属端子の端部の形状が異なる点で、第１の実施形態と相違する。以下、第１の実施形態と重複する内容については、一部、記述を省略する。
【００６４】
図７は、第２の実施形態の半導体装置の一部の拡大模式図である。図７は、第１の実施形態の図４に相当する図である。図７では、端子間樹脂層５０の図示は省略している。
【００６５】
Ｎ電力端子１４の端部（図７中のＥ１）におけるＮ電力端子１４とＰ電力端子１６との間の第１の距離（図７中のｄ１）が、Ｎ電力端子１４の端部Ｅ１の内側の部分（図７中のＸ）におけるＮ電力端子１４とＰ電力端子１６との間の第２の距離（図７中のｄ２）よりも大きい。なお、Ｐ電力端子１６の端部（図７中のＥ２）は、Ｎ電力端子１４の端部Ｅ１と端子間樹脂層５０を介して対向する位置にある。
【００６６】
Ｎ電力端子１４の外面（下面）及びＰ電力端子１６の外面（上面）は、平坦である。Ｎ電力端子１４の厚さは、端部Ｅ１に向かって薄くなる。Ｐ電力端子１６の厚さは、端部Ｅ２に向かって薄くなる。
【００６７】
なお、図７のようなＮ電力端子１４とＰ電力端子１６の端部が広がった形状は、例えば、Ｎ電力端子１４とＰ電力端子１６の端部の内側を、モールド成形前に選択的に削ることで製造できる。
【００６８】
以上、第２の実施形態によれば、第１の実施形態同様、Ｎ電力端子１４とＰ電力端子１６の間の距離を小さくすることで、インダクタンスの低減が可能なパワー半導体モジュールが実現できる。
【００６９】
第１及び第２の実施形態では、半導体チップとしてＭＯＳＦＥＴを用いる場合を例に説明したが、半導体チップはこれらに限定されるものではない。例えば、ＩＧＢＴ、ＳＢＤ（Ｓｈｏｔｔｋｙ  Ｂａｒｒｉｅｒ  Ｄｉｏｄｅ）、ＰＩＮダイオードなど、その他のトランジスタやダイオードを適用することも可能である。また、トランジスタとダイオードの組み合わせを適用することも可能である。
【００７０】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７１】
１４      Ｎ電力端子（第１の金属端子）
１６      Ｐ電力端子（第２の金属端子）
１８      ＡＣ出力端子（第３の金属端子）
２０ａ    ゲート端子（第１のゲート端子）
２０ｂ    ゲート端子（第２のゲート端子）
２２      金属基板（基板）
２６      第１の金属層
２８      第２の金属層
３８      ＭＯＳＦＥＴ（半導体チップ、第１の半導体チップ）
３８ａ    第１の上部電極
３８ｂ    第１の下部電極
３８ｃ    第１のゲート電極
４０      ＭＯＳＦＥＴ（第２の半導体チップ）
４０ａ    第２の上部電極
４０ｂ    第２の下部電極
４０ｃ    第２のゲート電極
５０      端子間樹脂層（樹脂層）
１００    パワー半導体モジュール（半導体装置）
ｄ１      第１の距離
ｄ２      第２の距離
Ｅ１      端部（第１の金属端子の端部）
Ｅ２      端部（第２の金属端子の端部）
ｔ１      厚さ（第１の金属端子の厚さ）
ｔ２      厚さ（第２の金属端子の厚さ）
Ｘ        内側の部分
【図１】
2019169493.tif 000003
【図２】
2019169493.tif 000004
【図３】
2019169493.tif 000005
【図４】
2019169493.tif 000006
【図５】
2019169493.tif 000007
【図６】
2019169493.tif 000008
【図７】
2019169493.tif 000009