(57)【要約】【課題】  半導体チップの電気的試験において精度良くスクリーニングすることができる技術を提供する。【解決手段】  半導体検査装置は、半導体チップの電気的試験を行う。半導体検査装置は、ステージと、複数のプローブカードと、複数のプローブピンと、駆動装置と、通電装置、を備える。ステージは、半導体チップが載置される。複数のプローブカードは、ステージに載置された半導体チップの表面電極の上方に配置される。複数のプローブピンは、複数のプローブカードのそれぞれに設けられる。駆動装置は、複数のプローブカードのそれぞれを独立して上下方向に移動させることで、複数のプローブピンのそれぞれを独立して表面電極に接触させる。通電装置は、複数のプローブピンを介して半導体チップに電流を流す。【選択図】図２
2019132718.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの電気的試験を行う半導体検査装置であって、
前記半導体チップが載置されるステージと、
前記ステージに載置された前記半導体チップの表面電極の上方に配置される複数のプローブカードと、
前記複数のプローブカードのそれぞれに設けられる複数のプローブピンと、
前記複数のプローブカードのそれぞれを独立して上下方向に移動させることで、前記複数のプローブピンのそれぞれを独立して前記表面電極に接触させる駆動装置と、
前記複数のプローブピンを介して前記半導体チップに電流を流す通電装置、
を備えている、
半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、半導体検査装置に関する。
【０００２】
特許文献１には、半導体チップの電気的試験を行う半導体検査装置が開示されている。この装置は、半導体チップが載置されるステージと、載置された半導体チップの表面電極の上方に配置されるプローブカードと、プローブカードに設けられる複数のプローブピンと、駆動装置と、通電装置、を備える。駆動装置は、プローブカードを上下方向に移動させることで、複数のプローブピンを半導体チップの表面電極に接触させる。この半導体検査装置では、通電装置が複数のプローブピンを介して半導体チップに電流を流すことによって、半導体チップの電気的試験を行う。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２７６４７７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気的試験では、精度良くスクリーニングを行うために、半導体チップに対して大きな負荷をかけることが要求される。本明細書では、半導体チップの電気的試験において精度良くスクリーニングすることができる技術を提供する。
【課題を解決するための手段】
【０００５】
特許文献１の半導体検査装置では、プローブカードが半導体チップに向かう方向に移動されると、複数のプローブピンの全てが表面電極の表面全体に対して接触する。このため、半導体チップ全体に電流が分散して流れる。これに対し、本明細書では、半導体チップの一部に高密度に電流を流すことで、半導体チップに対して大きな負荷をかけることが可能な半導体検査装置を提案する。
【０００６】
本明細書が開示する半導体検査装置は、半導体チップの電気的試験を行う。半導体検査装置は、ステージと、複数のプローブカードと、複数のプローブピンと、駆動装置と、通電装置、を備える。前記ステージは、前記半導体チップが載置される。前記複数のプローブカードは、前記ステージに載置された前記半導体チップの表面電極の上方に配置される。前記複数のプローブピンは、前記複数のプローブカードのそれぞれに設けられる。前記駆動装置は、前記複数のプローブカードのそれぞれを独立して上下方向に移動させることで、前記複数のプローブピンのそれぞれを独立して前記表面電極に接触させる。前記通電装置は、前記複数のプローブピンを介して前記半導体チップに電流を流す。
【０００７】
上記の半導体検査装置は、複数のプローブカードを有している。そして、駆動装置は、複数のプローブカードのそれぞれを独立して移動させることが可能である。したがって、この半導体検査装置では、特定のプローブカードに設けられたプローブピンを表面電極に接触させ、他のプローブカードに設けられたプローブピンを表面電極に接触させない状態で、半導体チップに電流を流すことができる。このため、表面電極の特定の区画ごとに電気的試験を行うことができる。このため、半導体チップ全体に流す電流が小さくても、検査対象の区画の電流密度を大きくすることができる。電流密度が大きくなることによって、半導体チップに対する負荷が大きくなる。この結果、上記の半導体検査装置では、半導体チップを精度良くスクリーニングすることができる。
【図面の簡単な説明】
【０００８】
【図１】検査対象の一例である半導体チップ１０の平面図。
【図２】半導体チップ１０が設置された半導体検査装置２０の断面図。
【図３】図２に対応する説明図であって、複数のプローブピン２６のうちの一部が半導体チップ１０の表面電極１４に接触している状態を示す図。
【図４】プローブピン２６が表面電極１４に接触しているときの半導体検査装置２０の回路図。
【図５】半導体検査装置２０及び従来の半導体検査装置により半導体チップ１０の電気的試験を行う際の、半導体チップ１０に流れるコレクタ電流、ゲート−エミッタ間電圧、及び、エミッタ−コレクタ間電圧の変化を示す図。
【発明を実施するための形態】
【０００９】
図１は、実施例の半導体検査装置２０（以下、単に検査装置２０という。）によって検査される半導体チップ１０の平面図を示している。半導体チップ１０は、半導体層１２と、複数の表面電極１４と、複数の信号用電極１６と、保護膜１８とを有する。半導体層１２は、例えば、Ｓｉ（シリコン）を主成分とする半導体により構成されている。本実施例では、半導体層１２には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）が形成されている。なお、図示されていないが、半導体層１２の下面には裏面電極（すなわち、コレクタ電極）が設けられている。なお、以下では、半導体チップ１０の上面と平行な一方向をｘ方向といい、半導体チップ１０の上面に平行でｘ方向に直交する方向をｙ方向といい、半導体チップ１０の厚み方向をｚ方向という。
【００１０】
半導体層１２の表面には、表面電極１４が形成されている。表面電極１４は、例えば、ＡｌＳｉ（アルミニウムシリコン）を含有する金属によって構成されている。本実施例では、２つの表面電極１４が半導体層１２の中央に配列されている。本実施例では、表面電極１４は、エミッタ電極として機能する。
【００１１】
表面電極１４の隣には、複数の信号用電極１６が形成されている。各信号用電極１６は、例えば、Ａｌ（アルミニウム）を含有する金属によって構成されている。本実施例では、５つの信号用電極１６が半導体層１２の外周端部に沿って一列に配列されている。各信号用電極１６には、例えば、半導体チップ１０の温度を示す電圧を出力するもの、半導体チップ１０に流れる電流値を示す電圧を出力するもの、半導体チップ１０のゲートパッドとなるもの等がある。
【００１２】
保護膜１８は、絶縁性材料によって構成されている。保護膜１８は、半導体層１２の上面のうち、表面電極１４及び信号用電極１６に覆われていない範囲を覆っている。
【００１３】
図２に示すように、検査装置２０は、ステージ２２と、複数のプローブカード２４と、複数のプローブピン２６と、駆動装置２８と、通電装置３０と、を有する。
【００１４】
ステージ２２は、導電性の材料により構成されている。ステージ２２には、検査対象の半導体チップ１０が載置される。
【００１５】
各プローブカード２４は、ステージ２２の上方に設けられている。各プローブカードは、ステージ２２に対向している。ステージ２４に半導体チップ１０が載置されると、各プローブカード２４は半導体チップ１０の表面電極１４の上方に位置する。図１に破線で示すように、本実施例では、１つの表面電極１４に対して、ｘ方向に沿って２つのプローブカード２４が配列されており、ｙ方向に沿って３つのプローブカード２４が配列されている。すなわち、１つの表面電極１４に対して６つのプローブカード２４が設けられている。各プローブカード２４は、それぞれ独立して上下方向に移動可能に構成されている。
【００１６】
図２に示すように、プローブカード２４のそれぞれには、複数のプローブピン２６が設けられている。各プローブピン２６は、各プローブカード２４の下面から下方向に突出している。
【００１７】
駆動装置２８は、複数のプローブカード２４のそれぞれに接続されている。駆動装置２８は、複数のプローブカード２４のそれぞれを独立して上下方向に移動させることができる。例えば、図３に示すように、駆動装置２８が１つのプローブカード２４を下方向に移動させることで、当該プローブカード２４に設けられた複数のプローブピン２６を半導体チップ１０の表面電極１４に接触させることができる。
【００１８】
通電装置３０は、定電圧電源または定電流電源等によって構成されている。通電装置３０は、正極端子３０ａと負極端子３０ｂを有している。通電装置３０は、正極端子３０ａと負極端子３０ｂの間に電流を流す。正極端子３０ａは、配線によってステージ２２に接続されている。正極端子３０ａは、ステージ２２を介して半導体チップ１０の下面に接続される。負極端子３０ｂは、配線によって各プローブピン２６に接続されている。したがって、半導体チップ１０の表面電極１４にプローブピン２６が接触していると、通電装置３０は、プローブピン２６を介して半導体チップ１０に電流を流すことができる。これにより、プローブピン２６が表面電極１４に接触している範囲の半導体チップ１０の電気的試験を実施する。
【００１９】
図４は、プローブピン２６が表面電極１４に接触しているときの検査装置２０の回路図を示している。ＩＧＢＴ３８（すなわち、半導体チップ１０）のコレクタ電極４２（すなわち、ステージ２２）は、負荷５０（例えば、Ｌ負荷）を介して通電装置３０の正極３０ａに接続されている。半導体チップ１０のエミッタ電極４４（すなわち、プローブピン２６）は、通電装置３０の負極３０ｂに接続されている。また、通電装置３０の正極３０ａと負極３０ｂの間にコンデンサ５２が接続されている。また、検査装置２０は、ゲート電源５４を有している。ゲート電源５４の正極は、抵抗５６を介してＩＧＢＴ３８のゲート電極４６に接続されている。ゲート電源５４の正極は、図示しないプローブピンを介してゲート電極４６に接続される。ゲート電源５４の負極は、ＩＧＢＴ３８のエミッタ電極４４に接続されている。ゲート電源５４の出力電圧を変更することで、ＩＧＢＴ３８がスイッチングする。ＩＧＢＴ３８がオンすると、コレクタ電流Ｉｃｅが流れる。
【００２０】
上述したように、本実施例の検査装置２０では、半導体チップ１０の表面電極１４に対して、特定の区画ごとに電気的試験を行うことができる。具体的には、図３に示すように、複数のプローブカード２４のうち、１つのプローブカード２４（以下、便宜的に第１のプローブカード２４という。）を下方向に移動させる。これにより、第１のプローブカード２４に設けられた複数のプローブピン２６が表面電極１４に接触する。ここでは、図１においてドットで示されるように、表面電極１４の特定の区画に複数のプローブピン２６が接触する。このとき、他のプローブカード２４に設けられた複数のプローブピン２６は表面電極１４に接触していない。この状態において、通電装置３０によって、表面電極１４に接触したプローブピン２６を介して、半導体チップ１０に電流を流す。表面電極１４の面積は広いが、プローブピン２６が当たっている区画の面積が狭いので、電流は主にプローブピン２６が当たっている区画内に流れる。すなわち、当該区画に高密度に電流が流れる。これにより、当該区画における電気的試験を行う。
【００２１】
当該区画の電気的試験が終了すると、第１のプローブカード２４を元の位置（すなわち、プローブピン２６が表面電極１４に接触しない位置）まで駆動させ、例えば、隣接するプローブカード２４（以下、便宜的に第２のプローブカード２４という。）を駆動させて、第２のプローブカード２４に対応する区画の電気的試験を行う。このように、各プローブカード２４を駆動装置２８により順次駆動させ、表面電極１４の全域に対して電気的試験を行う。以上に説明したように、検査装置２０によれば、半導体チップ１０全体に流す電流が小さい場合であっても、検査対象の区画（例えば、図１にドットで示す区画）の電流密度を大きくすることができる。
【００２２】
図５は、本実施例の検査装置２０、及び、従来の半導体検査装置（以下、検査装置Ａという。）によって半導体チップ１０の電気的試験を行う際の電流値等を示している。図５は、ＩＧＢＴをオフするときの各値の変化を示している。なお、実線で示すグラフが検査装置２０による電気的試験の結果を示しており、破線で示すグラフが検査装置Ａによる電気的試験の結果を示している。参照符号Ｉｃｅ２０、Ｖｇｅ２０、Ｖｃｅ２０は、それぞれ、検査装置２０によって検査された半導体チップ１０における、半導体チップ１０全体に流れるコレクタ電流、ゲート−エミッタ間電圧、コレクタ−エミッタ間電圧を示している。参照符号ＩｃｅＡ、ＶｇｅＡ、ＶｃｅＡは、それぞれ、検査装置Ａによって検査された半導体チップ１０における、半導体チップ１０全体に流れるコレクタ電流、ゲート−エミッタ間電圧、コレクタ−エミッタ間電圧を示している。検査装置Ａは、半導体チップ１０の表面電極１４の表面全域に対してプローブピンを接触させ、表面電極１４全体の電気的試験を略同じタイミングで行う装置である。
【００２３】
図５に示すように、電流Ｉｃｅ２０と電流ＩｃｅＡとは、期間Ｔ１において略同一である。ただし、上述したように、検査装置Ａでは、表面電極１４全体に対してプローブピンが接触しているのに対して、検査装置２０では、半導体チップ１０の表面電極１４の特定の区画に対してのみプローブピンが接触している。したがって、検査装置２０により検査される領域の電流密度は、検査装置Ａにより検査される領域の電流密度よりも高い。このために、電圧Ｖｇｅ２０及び電圧ＶｇｅＡにおいて、ＩＧＢＴがターンオフする際のミラー電圧は、検査装置Ａを用いた場合と比較して検査装置２０を用いた場合の方が高くなる（Ｖｔｈ２０＞ＶｔｈＡ）。このため、電圧Ｖｃｅ２０の変化率は、電圧ＶｃｅＡの変化率よりも大きくなる。
【００２４】
上述したように、検査対象となる領域の電流密度が大きくなることによって、ＩＧＢＴのミラー電圧が高くなる。これにより、半導体チップ１０の電気的試験のパラメータの１つであるコレクタ−エミッタ間電圧の変化率が大きくなる。すなわち、半導体チップ１０に対する負荷を大きくすることができる。この結果、検査装置２０では、半導体チップ１０を精度良くスクリーニングすることができる。
【００２５】
なお、半導体チップ１０の表面電極１４に対して、区画ごとに電気的試験を行う態様として、表面電極１４の表面よりも小さい面積を有する１つのプローブカードを半導体チップ１０の表面に沿う方向に移動させて、区画ごとに電気的試験を行う態様が考えられる。しかしながら当該態様では、プローブカードの移動によって、駆動装置や通電装置に接続される配線が大きく動くため、電気的特性が不安定になる。また、他の態様として、プローブピンを表面電極１４の全域に予め接触させておき、リレーを用いることによって電流が流れる区画を順次変更して電気的試験を行う態様も考えられる。しかしながら、当該態様では、リレー自体が寄生容量となり、コレクタ−エミッタ間の電圧の変化率が小さくなる。これに対し、本実施例の検査装置２０では、半導体チップ１０に対して好適に大きな負荷を与えることができる。
【００２６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００２７】
１０：半導体チップ
１２：半導体層
１４：表面電極
１６：信号用電極
１８：保護膜
２０：半導体検査装置
２２：ステージ
２４：プローブカード
２６：プローブピン
２８：駆動装置
３０：通電装置
３０ａ：正極端子
３０ｂ：負極端子
【図１】
2019132718.tif 000003
【図２】
2019132718.tif 000004
【図３】
2019132718.tif 000005
【図４】
2019132718.tif 000006
【図５】
2019132718.tif 000007