(57)【要約】【課題】積層トランスの損失を減少して高効率化を図る。【解決手段】スイッチング電源装置内の積層トランス３０は、複数の第１導電コイル層３７ｂを有し、共振回路の出力電圧が与えられる１次巻線３１と、複数の第２導電コイル層３８ｂ，３９ｂを有し、第２交流電圧及び第２交流電流を出力する２次巻線３２，３３と、を備えている。積層トランス３０は、第１導電コイル層３７ｂと第２導電コイル層３８ｂ，３９ｂとが複数層積層され、対向する第１導電コイル層３７ｂと第２導電コイル層３８ｂ，３９ｂとの電位差が大きな第１導電コイル層３７ｂの配線幅のみが、電位差が大きな第１導電コイル層３７ｂ以外の第１導電コイル層３７ｂの配線幅よりも狭くなっている。【選択図】図１
2019146359.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をスイッチングして第１交流電圧に変換するスイッチング回路と、
変換された前記第１交流電圧により共振する共振回路と、
複数の第１導電コイル層を有し、前記共振回路の出力電圧が与えられる１次巻線と、複数の第２導電コイル層を有し、第２交流電圧及び第２交流電流を出力する２次巻線と、を備える積層トランスと、
前記第２交流電流を整流する整流回路と、
を備えるスイッチング電源装置において、
前記積層トランスは、
前記第１導電コイル層と前記第２導電コイル層とが絶縁層を介して複数層積層され、前記１次巻線と前記２次巻線とが、鉄心を介して電磁気的に結合され、
対向する前記第１導電コイル層と前記第２導電コイル層との電位差が大きな前記第１導電コイル層の配線幅のみが、前記電位差が大きな前記第１導電コイル層以外の前記第１導電コイル層の配線幅よりも狭くなっている、
ことを特徴とするスイッチング電源装置。
【請求項２】
前記電位差が大きな前記第１導電コイル層は、巻き初めの層である、
ことを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記１次巻線は、
前記絶縁層を有する第１絶縁板と、
前記第１絶縁板に形成された前記第１導電コイル層と、
をそれぞれ備える複数の第１プリント基板により構成され、
前記複数の第１プリント基板は、前記各第１絶縁板に形成されたスルーホールを介して直列に接続され、
前記２次巻線は、
前記絶縁層を有する第２絶縁板と、
前記第２絶縁板に形成された前記第２導電コイル層と、
をそれぞれ備える複数の第２プリント基板により構成され、
前記複数の第２プリント基板は、前記各第２絶縁板に形成されたスルーホールを介して直列又は並列に接続されている、
ことを特徴とする請求項１又は２記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鉄心（コア）に対して複数の巻線（コイル）を積層してなる積層トランス（積層変圧器）を用いたＬＬＣ共振コンバータ等のスイッチング電源装置に関するものである。
【背景技術】
【０００２】
特許文献１〜３には、スイッチング電源装置に用いられるプレーナー型トランス（変圧器）である積層トランスの技術が記載されている。特許文献１では、複数の第１導電コイル層を有する１次巻線と、複数の第２導電コイル層を有する２次巻線と、を備えた積層トランスにおいて、それらの複数の第１導電コイル層及び複数の第２導電コイル層の接続状態を工夫することにより、漏れ磁束を低減すると共にノイズ性能を向上させている。特許文献２では、第１導電コイル層及び第２導電コイル層の配線幅と配置を工夫することにより、その第１導電コイル層と第２導電コイル層との間の寄生容量（静電容量）を小さくしてコモンモードノイズの発生を抑制している。又、特許文献３では、１次巻線と２次巻線との間の電位変動の大きな導電コイル層間が、電磁気的な疎結合になるような層構成にすることにより、積層トランスの全体の損失を低減している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１７３８３７号公報
【特許文献２】２０１５−２０７６９３号公報
【特許文献３】ＷＯ／２０１７／０８５７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
積層トランスを用いたスイッチング電源装置では、その積層トランスで発生する損失を低減するために、巻線の交流抵抗（抵抗損である銅損）をなるべく小さく設計する必要がある。このためには、１次巻線及び２次巻線間の結合の良い巻線構成にすることが必要である。
【０００５】
しかしながら、巻線をプリント基板（印刷配線板）で構成する積層トランスでは、導電コイル層間の対向面積が大きいため、１次巻線及び２次巻線間に非常に大きな静電容量が発生し、この静電容量による損失（漂遊負荷損である容量損）や動作不良が発生する。特に、銅損と容量損はトレードオフの関係（即ち、銅損を小さくすれば容量損が大きくなり、容量損を小さくすれば銅損が大きくなる関係）になっているため、仮に、従来の特許文献１〜３の技術を適用したとしても、銅損の増加を抑えつつ、容量損を減らすような巻線設計の損失面での最適化を図ることが困難であった。
【課題を解決するための手段】
【０００６】
本発明のスイッチング電源は、直流電圧をスイッチングして第１交流電圧に変換するスイッチング回路と、変換された前記第１交流電圧により共振する共振回路と、複数の第１導電コイル層を有し、前記共振回路の出力電圧が与えられる１次巻線と、複数の第２導電コイル層を有し、第２交流電圧及び第２交流電流を出力する２次巻線と、を備える積層トランスと、前記第２交流電流を整流する整流回路と、を備えている。
【０００７】
ここで、前記積層トランスは、前記第１導電コイル層と前記第２導電コイル層とが絶縁層を介して複数層積層され、前記１次巻線と前記２次巻線とが、鉄心を介して電磁気的に結合され、対向する前記第１導電コイル層と前記第２導電コイル層との電位差が大きな前記第１導電コイル層の配線幅のみが、前記電位差が大きな前記第１導電コイル層以外の前記第１導電コイル層の配線幅よりも狭くなっている。
【発明の効果】
【０００８】
本発明のスイッチング電源装置によれば、積層トランスにおいて、対向する第１導電コイル層と第２導電コイル層との電位差が大きな前記第１導電コイル層の配線幅のみが、前記電位差が大きな前記第１導電コイル層以外の前記第１導電コイル層の配線幅よりも狭くなっている。そのため、積層トランスにおいて、１次巻線及び２次巻線間の巻線間容量を抜けて流れる電流により生じる容量損と、負荷電流による１次巻線及び２次巻線の銅損と、を有する積層トランスの全体の損失が最小となるので、簡単且つ容易に、スイッチング電源装置を高効率化できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施例１の積層トランスを構成するプリント配線板の平面図
【図２】本発明の実施例１の積層トランスを有するスイッチング電源装置１の概略の等価回路図
【図３】図２中の積層トランス３０の外観を示す概略の斜視図
【図４】図３の積層トランス３０を示す概略の縦断面図
【図５】図４中のプリント基板の積層構造例を示す拡大断面図
【図６】図２中の巻線間容量箇所の電圧波形図
【図７】図１の積層トランス３０に生じる負荷損の特性図
【図８】図１の積層トランス３０における変換効率の特性図
【発明を実施するための形態】
【００１０】
本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
【実施例１】
【００１１】
（実施例１の構成）
図２は、本発明の実施例１の積層トランスを有するスイッチング電源装置１の概略の等価回路図である。
【００１２】
スイッチング電源装置１は、例えば、電流共振型コンバータであるＬＬＣ共振コンバータであり、太陽電池等から直流入力電圧Ｖｉｎ（例えば、４００Ｖ）が印加される正極側入力端子２ａ及び負極側入力端子２ｂを有している。入力端子２ｂは、グランドＧＮＤに接続されている。入力端子２ａ，２ｂには、スイッチング回路１０が接続されている。
【００１３】
スイッチング回路１０は、２つのスイッチング素子（例えば、電界効果トランジスタ、以下「ＦＥＴ」という。）１１，１２を有し、このＦＥＴ１１，１２が、２つの入力端子２ａ，２ｂ間に直列に接続されたハーフブリッジ構成になっている。２つのＦＥＴ１１，１２は、図示しない制御部から供給されるスイッチング駆動信号Ｓ１，Ｓ２により相補的にオン／オフ動作して、直流入力電圧Ｖｉｎを第１交流電圧に変換する機能を有している。各ＦＥＴ１１，１２のドレイン・ソース間には、ボディダイオード１１ａ，１２ａがそれぞれ逆並列に接続されている。
【００１４】
入力端子２ａ及びＦＥＴ１１のドレイン間の接続点Ｎ１と、ＦＥＴ１１のソース及びＦＥＴ１２のドレイン間の接続点Ｎ２と、には共振回路２０が接続されている。共振回路２０は、スイッチング回路１０により変換された第１交流電圧により共振する回路であり、共振コンデンサ２１、共振インダクタ２２、及び積層トランス３０の励磁インダクタ２３を有し、これらの共振コンデンサ２１、共振インダクタ２２、及び励磁インダクタ２３が、２つの接続点Ｎ１，Ｎ２間に直列に接続されている。励磁インダクタ２３には、積層トランス３０の１次巻線３１が並列に接続されている。
【００１５】
積層トランス３０は、共振回路２０の出力電圧を所定の電圧に変換するものであり、１つの１次巻線３１と２つの２次巻線３２，３３とを有し、これらの１次巻線３１と２次巻線３２，３３とが、鉄心３４を介して、電磁気的に結合されている。１次巻線３１の巻き初め（図２中の黒丸点箇所）３１ａは、共振コンデンサ２１及び励磁インダクタ２３の接続点に接続され、この１次巻線３１の巻き終わり３１ｂが、共振インダクタ２２及び励磁インダクタ２３の接続点に接続されている。２次巻線３２の巻き終わり３２ｂと２次巻線３３の巻き始め３３ａとは、センタタップＴＰを介して相互に接続されている。１次巻線３１の巻き初め３１ａと２次巻線３２，３３間のセンタタップＴＰとの間には、寄生容量である巻線間容量３５が生じる。同様に、１次巻線３１の巻き終わり３１ｂと２次巻線３２，３３間のセンタタップＴＰとの間にも、寄生容量である巻線間容量３６が生じる。
【００１６】
２次巻線３２の巻き初め３２ａと２次巻線３３の巻き終わり３３ｂとには、整流回路５０が接続されている。整流回路５０は、２次巻線３２，３３から出力される第２交流電流を整流する回路であり、２つの整流素子（例えば、ダイオード）５１，５２によるハーフブリッジ構成になっている。ダイオード５１のアノードは、２次巻線３２の巻き初め３２ａに接続され、更に、ダイオード５２のアノードが、２次巻線３３の巻き終わり３３ｂに接続されている。２つのダイオード５１，５２のカソードは相互に接続されている。
【００１７】
ダイオード５１，５２のカソードと２次巻線３２，３３のセンタタップＴＰとの間には、整流回路５０の出力電圧を平滑する平滑コンデンサ５３が接続されている。平滑コンデンサ５３の両端電極には、直流出力電圧Ｖｏｕｔを出力する正極側出力端子５４ａ及び負極側出力端子５４ｂが接続されている。出力端子５４ａ，５４ｂ間には、負荷５５が接続される。
【００１８】
図３は、図２中の積層トランス３０の外観を示す概略の斜視図である。図４は、図３の積層トランス３０を示す概略の縦断面図である。図５は、図４中のプリント基板の積層構造例を示す拡大断面図である。更に、図１は、本発明の実施例１の積層トランスを構成するプリント配線板の平面図である。
【００１９】
図１、図３及び図４に示すように、積層トランス３０は、例えば、ＥＥ形の鉄心３４と、複数（例えば、４層）の第１プリント基板３７（１）〜３７（４）（ここで、括弧（１）、（２）、（３）、（４）はそれぞれ層を表す、以下同じ。）により構成される１次巻線３１と、複数（例えば、４層）の第２プリント基板３８（１）〜３８（４）により構成される２次巻線３２と、複数（例えば、４層）の第２プリント基板３９（１）〜３９（４）により構成される２次巻線３３と、を有している。複数の第１プリント基板３７（１）〜３７（４）及び複数の第２プリント基板３８（１）〜３８（４），３９（１）〜３９（４）は、ＥＥ形の鉄心３４に支持されて積層されている。
【００２０】
なお、１次巻線３１を構成する複数の第１プリント基板３７（１）〜３７（４）、２次巻線３２を構成する複数の第２プリント基板３８（１）〜３８（４）、及び２次巻線３３を構成する複数の第２プリント基板３９（１）〜３９（４）は、それぞれ４層だけ設けられているが、積層トランス３０の容量等に応じて、その層数が任意に選定される。
【００２１】
ＥＥ形の鉄心３４は、対向して接合される２つのＥ形鉄心３４ａ，３４ｂにより構成されている。一方のＥ形鉄心３４ａは、３つの鉄心脚３４ａ１，３４ａ２，３４ａ３を有している。同様に、他方のＥ形鉄心３４ｂも、３つの鉄心脚３４ｂ１，３４ｂ２，３４ｂ３を有している。
【００２２】
１次巻線３１を構成している４層の第１プリント基板３７（１）〜３７（４）は、同一の構造である。例えば、各相の第１プリント基板３７（１）〜３７（４）は、絶縁層を有する第１絶縁板３７ａを有し、この第１絶縁板３７ａの中央に、鉄心脚３４ａ２，３４ｂ２を挿入するための挿入孔が形成されている。各第１絶縁板３７ａ上において、中央の挿入孔の周囲には、複数回巻きされた第１導電コイル層３７ｂが形成されている。積層された４層の第１導電コイル層３７ｂにおいて、１層目には巻き始め３１ａ、及び４層目には巻き終わり３１ｂが形成され、１層目の巻き終わり、２層目の巻き初め、３層目の巻き終わり、及び４層目の巻き初めが、スルーホール３７ｃを介して、直列に接続されている。
【００２３】
２次巻線３２を構成している４層の第２プリント基板３８（１）〜３８（４）は、同一の構造である。例えば、各相の第２プリント基板３８（１）〜３８（４）は、絶縁層を有する第２絶縁板３８ａを有し、この第２絶縁板３８ａの中央に、鉄心脚３４ａ２，３４ｂ２を挿入するための挿入孔が形成されている。各第２絶縁板３８ａ上において、中央の挿入孔の周囲には、複数回巻きされた第２導電コイル層３８ｂが形成されている。積層された４層の第２導電コイル層３８ｂにおいて、巻き始め３２ａ、及び巻き終わり３２ｂが形成され、１層目の巻き始め、２層目の巻き初め、３層目の巻き初め、４層目の巻き初めが、スルーホール３８ｃを介して、２次巻線３２の巻き初めに接続されており、１層目の巻き終わり、２層目の巻き終わり、３層目の巻き終わり、及び４層目の巻き終わりが、スルーホール３８ｄを介して、センタタップＴＰに接続されている。
【００２４】
同様に、２次巻線３３を構成している４層の第２プリント基板３９（１）〜３９（４）は、同一の構造である。例えば、各相の第２プリント基板３９（１）〜３９（４）は、絶縁層を有する第２絶縁板３９ａを有し、この第２絶縁板３９ａの中央に、鉄心脚３４ａ２，３４ｂ２を挿入するための挿入孔が形成されている。各第２絶縁板３９ａ上において、中央の挿入孔の周囲には、複数回巻きされた第２導電コイル層３９ｂが形成されている。積層された４層の第２導電コイル層３９ｂにおいて、巻き始め３３ａ、及び巻き終わり３３ｂが形成され、１層目の巻き始め、２層目の巻き初め、３層目の巻き初め、４層目の巻き初めが、スルーホール３８ｄを介して、センタタップＴＰに接続されており、１層目の巻き終わり、２層目の巻き終わり、３層目の巻き終わり、及び４層目の巻き終わりが、スルーホール３９ｃを介して、２次巻線３３の巻き終わりに接続されている。
【００２５】
図５に示すように、複数の第１プリント基板３７（１）〜３７（４）、及び複数の第２プリント基板３８（１）〜３８（４），３９（１）〜３９（４）は、絶縁性の接着剤等で接着されて積層されている。
【００２６】
その縦方向の積層構造例として、第１プリント基板３７（１）〜３７（４）において、第１プリント基板３７（１）は２層目、第１プリント基板３７（２）は５層目、第１プリント基板３７（３）は８層目、及び第１プリント基板３７（４）は１１層目に配置され、スルーホール３７ｃを介して直列に接続されている。第２プリント基板３８（１）〜３８（４）において、第２プリント基板３８（１）は１層目、第２プリント基板３８（２）は４層目、第２プリント基板３８（３）は７層目、及び第２プリント基板３８（４）は１０層目に配置され、スルーホール３８ｃとスルーホール３８ｄを介して並列に接続されている。更に、第２プリント基板３９（１）〜３９（４）において、第２プリント基板３９（１）は３層目、第２プリント基板３９（２）は６層目、第２プリント基板３９（３）は９層目、及び第２プリント基板３９（４）は１２層目に配置され、スルーホール３９ｃとスルーホール３８ｄを介して並列に接続されている。並列に接続された第２プリント基板３８（１）〜３８（４）と、並列に接続された第２プリント基板３９（１）〜３９（４）とは、直列に接続されている。
【００２７】
本実施例１の特徴は、図１に示すように、対向する第１導電コイル層３７ｂと第２導電コイル層３８ｂ，３９ｂとの電位差が大きな第１導電コイル層３７ｂの配線幅のみが、電位差が大きな第１導電コイル層３７ｂ以外の他の第１導電コイル層３７ｂの配線幅よりも狭くなっている。例えば、電位差が大きな第１導電コイル層３７ｂは、巻き初め３１ａの層、つまり第１プリント基板（１）である。
【００２８】
（実施例１の動作等）
本実施例１におけるスイッチング電源装置１の全体の動作（Ｉ）、巻線間容量３５，３６を流れる循環電流（ＩＩ）、積層トランス３０の損失（ＩＩＩ）、及び積層トランス３０の効率（ＩＶ）について、以下、説明する。
【００２９】
（Ｉ）  スイッチング電源装置１の全体の動作
図２のスイッチング電源１において、図示しない制御部から供給される２つのスイッチング駆動信号Ｓ１、Ｓ２により、スイッチング回路１０内の２つのＦＥＴ１１，１２がオン／オフ動作する。２つのＦＥＴ１１及びＦＥＴ１２は、相補的にオン／オフ動作し、２つのＦＥＴ１１，１２が同時にオン状態になって貫通電流が流れないように、２つのＦＥＴ１１，１２のオン／オフ切り替え時に、２つのＦＥＴ１，１２が同時にオフ状態になる短時間のデッドタイムが設けられている。そのデッドタイムの期間内において、２つのＦＥＴ１１，１２がソフトスイッチング（即ち、零電圧スイッチング（ＺＶＳ）又は零電流スイッチング（ＺＩＳ））を行い、スイッチング損失とノイズ発生を少なくして、高効率が図られている。
【００３０】
例えば、ＦＥＴ１１がオフ状態、ＦＥＴ１２がオン状態になると、入力端子２ａに印加された直流入力電圧Ｖｉｎが、接続点Ｎ１を介して、共振回路２０に入力され、この入力された電流が、共振コンデンサ２１及び励磁インダクタ２３の経路と、共振コンデンサ２１及び積層トランス３０の１次巻線３１の経路と、に分流する。分流した２つの電流は、合流された後、共振インダクタ２２及び接続点Ｎ２の経路で共振電流が流れる。接続点Ｎ２の共振電流は、オン状態のＦＥＴ１２を通して、入力端子２ｂへ流れる。
【００３１】
積層トランス３０の１次巻線３１に流れる１次電流ｉ１により、１次巻線３１の両端電極間に１次電圧ｖ１が生じる。すると、積層トランス３０の２次巻線３３に２次電流ｉ２（＝１次電流ｉ１×（１次巻線数ｎ１／２次巻線数ｎ２））が誘起され、その２次巻線３３の両端電極間に２次電圧ｖ２（＝１次電圧ｖ１×（２次巻線数ｎ２／１次巻線数ｎ１））が発生する。２次巻線３３に流れる２次電流ｉ２は、整流回路５０内のダイオード５２で整流され、更に、平滑コンデンサ５３で平滑された後、直流出力電圧Ｖｏｕｔが出力端子５４ａ，５４ｂから出力され、負荷５５へ供給される。
【００３２】
次に、ＦＥＴ１１がオン状態、ＦＥＴ１２がオフ状態になると、共振回路２０内の共振コンデンサ２１に蓄積された電荷が、接続点Ｎ１、オン状態のＦＥＴ１１、接続点Ｎ２、及び共振インダクタ２２の経路で流れる。この共振電流は、励磁インダクタ２３に分流すると共に、積層トランス３０の１次巻線３１に分流する。分流した２つの電流は、合流された後、共振コンデンサ２１へ流れる。
【００３３】
積層トランス３０の１次巻線３１に流れる１次電流ｉ１により、１次巻線３１の両端電極間に１次電圧ｖ１が生じる。すると、積層トランス３０の２次巻線３２に２次電流ｉ２（＝１次電流ｉ１×（１次巻線数ｎ１／２次巻線数ｎ２））が誘起され、その２次巻線３２の両端電極間に２次電圧ｖ２（＝１次電圧ｖ１×（２次巻線数ｎ２／１次巻線数ｎ１））が発生する。２次巻線３２に流れる２次電流ｉ２は、整流回路５０内のダイオード５１で整流され、更に、平滑コンデンサ５３で平滑された後、直流出力電圧Ｖｏｕｔが出力端子５４ａ，５４ｂから出力され、負荷５５へ供給される。
【００３４】
出力電圧Ｖｏｕｔを制御する場合、図示しない制御部は、出力電圧Ｖｏｕｔの変動を検出し、その出力電圧Ｖｏｕｔが目標値よりも高くなると、スイッチング駆動信号Ｓ１，Ｓ２の周波数を上げ、出力電圧Ｖｏｕｔを下げる。又、図示しない制御部は、検出した出力電圧Ｖｏｕｔが目標値よりも低くなると、スイッチング駆動信号Ｓ１，Ｓ２の周波数を下げ、出力電圧Ｖｏｕｔを上げる。これにより、出力電圧Ｖｏｕｔの変動が抑制されて目標値に維持される、定電圧制御が行われる。
【００３５】
（ＩＩ）  巻線間容量３５，３６を流れる循環電流
図２のスイッチング電源装置１において、ＦＥＴ１１がオフ状態、及びＦＥＴ１２がオン状態の時には、例えば、１次巻線３１の巻き終わり３１ｂ→巻線間容量３６→２次巻線３２，３３間のセンタタップＴＰ→２次巻線３３→ダイオード５２→平滑コンデンサ５３→２次巻線３２，３３間のセンタタップＴＰ→巻線間容量３５→１次巻線３１の巻き初め３１ａ、の経路で循環電流ｉｃが流れる。そのため、単位時間当たりの電圧をｄｖ／ｄｔとすると、巻線間容量３６の箇所には、ｄｖ／ｄｔの大きな電圧が掛かっている。
【００３６】
図６は、図２中の巻線間容量３５，３６の箇所を、電圧波形Ｖ３５，Ｖ３６を測定するための計測器（例えば、オシロスコープ）に置き換え、このオシロスコープで計測した電圧波形Ｖ３５，Ｖ３６を示す図である。図６の横軸は時間（ｔ）、縦軸は電圧（Ｖ）である。
【００３７】
前記オシロスコープを用いて、積層トランス３０の１次巻線３１及び２次巻線３２，３３間に掛かる電圧波形Ｖ３５，Ｖ３６を測定したところ、図６に示すように、電圧波形Ｖ３６には、ｄｖ／ｄｔの大きな電圧Ｖｈが掛かっていることが分かった。この電圧Ｖｈにより、振動電流が発生している。このような振動電流の発生により、損失や、コモンモードノイズ等による動作不良が発生する。
【００３８】
（ＩＩＩ）  積層トランス３０の損失
積層トランス３０の損失は、大きく分けて、負荷に関係なく発生する無負荷損と、負荷電流によって変化する負荷損と、に分けられる。無負荷損は、主として、磁束の通路である鉄心３４に発生する鉄損Ｌｉであるが、その他に、励磁電流による１次巻線３１及び２次巻線３２，３３の抵抗損や絶縁物の誘電体損が含まれる。負荷損は、主として、負荷電流による１次巻線３１及び２次巻線３２，３３の抵抗損である銅損Ｌｒと、巻線間容量３５，３６を抜けて流れる電流により発生する容量損Ｌｃと、であると考えられ、その他に、渦電流による漂遊負荷も含まれる。負荷損において、銅損Ｌｒ及び容量損Ｌｃ以外の損失は小さいため、積層トランス３０における負荷損の全損失Ｌｔは、銅損Ｌｒ及び容量損Ｌｃで表すことが望ましい。
【００３９】
図７は、図１の積層トランス３０に生じる負荷損の特性を示す図であり、横軸は１次巻線３１の配線幅、縦軸は負荷損の大きさである。
【００４０】
積層トランス３０で発生する損失を低減するため、１次巻線３１及び２次巻線３２の交流抵抗である銅損Ｌｒがなるべく小さくなるよう設計する必要がある。このためには、１次巻線３１及び２次巻線３２間の結合の良い巻線構造にすることが必要である。ところが、１次巻線３１及び２次巻線３２をプリント基板３７（１）〜３７（４），３８（１）〜３８（４）で構成する積層トランス３０では、１次巻線３１の導電コイル層３７ｂと２次巻線３２，３３の導電コイル層３８ｂ，３９ｂとの対向面積が大きいため、１次巻線３１及び２次巻線３２，３３間に非常に大きな静電容量である巻線間容量３５，３６が発生し、この巻線間容量３５，３６による容量損Ｌｃやノイズによる動作不良が発生する。負荷損である銅損Ｌｒと容量損Ｌｃとはトレードオフの関係になっているため、銅損Ｌｒの増加を抑えつつ、容量損Ｌｃを減らすような巻線設計の工夫が求められている。
【００４１】
そこで、本実施例１では、１次巻線３１の導電コイルにおける一部分の配線幅を狭くして容量損Ｌｃを低減させ、銅損Ｌｒと容量損Ｌｃとの全損失Ｌｔが最少となる最適点で設計する手法を考えた。配線幅の狭め方は、様々な条件が考えられるが、次の３つの（ａ）、（ｂ）、（ｃ）を考えた。
【００４２】
（ａ）  １次巻線３１の配線幅が全て広い。
（ｂ）  １次巻線３１の一部が狭い（例えば、図１に示すように、巻き初め３１ａの第１プリント基板３７（１）の配線幅だけが狭い）。
（ｃ）  １次巻線３１の配線幅が全て狭い（例えば、１次巻線３１の配線幅の全てが前記（ａ）の配線幅に対して１／２）。
【００４３】
このような３つの（ａ）、（ｂ）、（ｃ）の場合、１次巻線３１及び２次巻線３２，３３で発生する損失は、理論的には図７のような関係になると考えられる。
【００４４】
図７において、１次巻線３１の配線幅を狭めていくと、銅損Ｌｒが増加するのに対し、容量損Ｌｃが低下する。銅損Ｌｒと容量損Ｌｃとはトレードオフの関係だが、これらの合計の全損失Ｌｔは、図７の理論図のような、（ｂ）の最適点を持った傾向を示すと考えられる。
【００４５】
本実施例１では、１次巻線３１及び２次巻線３２，３３間の電位差が大きな１次巻線３１における巻き初め３１ａの配線幅のみを狭めている。この際、狭める量を調整することで、容量損Ｌｃと銅損Ｌｒのバランス（均衡）を見極め、全損失Ｌｔの最適点となる条件を設定している。
【００４６】
（ＩＶ）  積層トランス３０の効率
図８は、図１の積層トランス３０における変換効率の特性図であり、横軸は入力電圧（Ｖ）、縦軸は電力の変換効率（％）である。
【００４７】
図１及び図５に示すように、１次巻線３１の配線幅を、例えば１．２５ｍｍ、０．８３ｍｍ、０．６２５ｍｍへと一様に狭めていったところ、配線幅が１．２５ｍｍ→０．６２５ｍｍで変換効率が上昇した。巻線間容量３５，３６によるコモンモードノイズ等の影響が大きく低減されたことが効率上昇に繋がったと予想される。本実施例１では、１次巻線３１における巻き初め３１ａの配線幅のみを狭めているので、配線幅０．６２５ｍｍの特性に比べて全損失の最適化が可能であり、効率は更に上昇する。
【００４８】
（実施例１の効果）
本実施例１のスイッチング電源装置１によれば、積層トランス３０において、対向する第１導電コイル層３７ｂと第２導電コイル層３８ｂ，３９ｂとの電位差が大きな、第１プリント基板３７（１）における第１導電コイル層３７ｂの配線幅のみが、第１プリント基板３７（２）〜３７（４）における第１導電コイル層３７ｂの配線幅よりも狭くなっている。そのため、積層トランス３０において、巻線間容量３５，３６を抜けて流れる電流により生じる容量損Ｌｃと、負荷電流による１次巻線３１及び２次巻線３２の銅損Ｌｒと、を有する積層トランス３０の全損失Ｌｔが最少になるので、簡単且つ容易に、スイッチング電源装置１を高効率化できる。
【００４９】
（実施例１の変形例）
本発明は、上記実施例１に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（Ａ）〜（Ｄ）のようなものがある。
【００５０】
（Ａ）  積層トランス３０は、図１〜図５に示した構成に限定されない。実施例１では、２つの２次巻線３２，３３が並列に接続されているが、その２つの２次巻線３２，３３が直列に接続された構成の積層トランスであっても、本発明の適用が可能である。
（Ｂ）  積層トランス３０は、図３及び図４に示した構造に限定されない。実施例１の鉄心３４では、ＥＥ形鉄心を用いているが、ＥＩ形、ＥＦ形、ＥＥＲ形、ＥＴＤ形等の他の形状の鉄心を使用しても良い。又、図５の積層トランス３０における第１プリント基板３７（１）〜３７（４）及び第２プリント基板３８（１）〜３８（４），３９（１）〜３９（４）の積層構造は、これに限定されない。プリント基板３７（１）〜３７（４），３８（１）〜３８（４），３９（１）〜３９（４）の積層枚数や、積層の配置は、図示以外の枚数や配置に変更しても良い。
【００５１】
（Ｃ）  実施例１では、１次巻線３１及び２次巻線３２，３３をプリント基板３７（１）〜３７（４），３８（１）〜３８（４），３９（１）〜３９（４）で構成したが、これに限定されない。例えば、プリント基板３７（１）〜３７（４），３８（１）〜３８（４），３９（１）〜３９（４）に形成されている導電コイル層３７ｂ，３８ｂ，３９ｂに代えて、ワイヤによってそれぞれ構成された複数の導電コイル層を所定間隔離して積層し、それらの各導電コイル層間に、絶縁層としての絶縁部材を挿入又は充填して、１次巻線３１及び２次巻線３２，３３を形成しても良い。
（Ｄ）  実施例１の積層トランス３０を用いたスイッチング電源装置１は、図２のＬＬＣ共振コンバータに限定されない。図２のＬＬＣ共振コンバータは、他の回路構成に変更しても良い。又、実施例１の積層トランス３０は、ＬＬＣ共振コンバータ以外の他のスイッチング電源装置にも適用が可能である。
【符号の説明】
【００５２】
１      スイッチング電源装置
１０      スイッチング回路
２０      共振回路
３０      積層トランス
３１      １次巻線
３２，３３      ２次巻線
３４      鉄心
３５，３６      巻線間容量
３７（１）〜３７（４）      第１プリント基板
３７ａ      第１絶縁板
３７ｂ      第１導電コイル層
３７ｃ，３８ｃ，３８ｄ，３９ｃ      スルーホール
３８（１）〜３８（４），３９（１）〜３９（４）      第２プリント基板
３８ａ，３９ａ      第２絶縁板
３８ｂ，３９ｂ      第２導電コイル層
５０      整流回路
【図１】
2019146359.tif 000003
【図２】
2019146359.tif 000004
【図３】
2019146359.tif 000005
【図４】
2019146359.tif 000006
【図５】
2019146359.tif 000007
【図６】
2019146359.tif 000008
【図７】
2019146359.tif 000009
【図８】
2019146359.tif 000010