(57)【要約】【課題】  マスタデバイスによるスレイブデバイスの制御を簡素化し、高速通信を可能にする。【解決手段】  転送装置４０−Ｋは、マスタデバイス１０から送信されるコマンドＣＭＤ１に含まれているアドレスを、内部スレイブデバイス３０−Ｋを指定するアドレスに変換し、コマンドＣＭＤ２Ｋを内部スレイブデバイス３０−Ｋに転送する変換器５０と、コマンドＣＭＤ２Ｋについて、１ビットの第１のパリティビットＰＢ１を計算する第１のパリティ計算器６１と、予め定められたアボート条件が成立するか否かを判定する判定回路８０と、を備える。予め定められたアボート条件が成立する場合には、変換器５０は、第１のパリティビットＰＢ１を、コマンドＣＭＤ２Ｋのパリティビットとして出力する。【選択図】      図４
2019004205.tif 000002
【特許請求の範囲】
【請求項１】
１ビットのパリティビットが付加されたコマンドの転送を行う転送装置であって、
マスタデバイスから送信される前記コマンドに含まれているアドレスを、前記コマンドの送信先となる単一のスレイブデバイスに含まれている複数の内部スレイブデバイスのうちの特定の内部スレイブデバイスを指定するアドレスに変換し、前記アドレスが変換された後の前記コマンドを前記特定の内部スレイブデバイスに転送する変換器と、
予め定められたアボート条件が成立するか否かを判定する判定回路と、を備え、
前記予め定められたアボート条件が成立する場合には、前記変換器は、パリティエラーを生じさせるパリティビットを、前記アドレスが変換された後の前記コマンドのパリティビットとして出力する、転送装置。
【請求項２】
請求項１に記載の転送装置であって、
前記アドレスが変換された後の前記コマンドについて、１ビットの第１のパリティビットを計算する第１のパリティ計算器と、
前記アドレスが変換される前の前記コマンドについて、１ビットの第２のパリティビットを計算する第２のパリティ計算器を更に備え、
前記第１のパリティビットと前記第２のパリティビットとが一致し、且つ、前記予め定められたアボート条件が成立しない場合には、前記変換器は、前記アドレスが変換される前の前記コマンドに付加されている前記１ビットのパリティビットを非反転することにより得られるパリティビットを、前記アドレスが変換された後の前記コマンドのパリティビットとして出力し、
前記第１のパリティビットと前記第２のパリティビットとが一致せず、且つ、前記予め定められたアボート条件が成立しない場合には、前記変換器は、前記アドレスが変換される前の前記コマンドに付加されている前記１ビットのパリティビットを反転することにより得られるパリティビットを、前記アドレスが変換された後の前記コマンドのパリティビットとして出力する、転送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は転送装置に関わる。
【背景技術】
【０００２】
携帯電話端末などの移動体通信端末に用いられる半導体部品相互間を接続する方式として、ＭＩＰＩ（Mobile Industry Processor Interface）に代表されるシリアル伝送方式が知られている。シリアル伝送方式によれば、配線数の低減及び低消費電力化の要求に応えることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかし、このようなシリアル伝送方式においては、マスタデバイスとスレイブデバイスとの間を接続するバスに接続可能なスレイブデバイスの数には、上限がある。このため、バスに接続するスレイブデバイスの数が増加すると、マスタデバイスによるスレイブデバイスの制御が複雑になるだけでなく、バスの負荷が大きくなるため、高速通信が困難になる。
【０００４】
そこで、本発明は、このような問題点に鑑み、マスタデバイスによるスレイブデバイスの制御を簡素化し、高速通信を可能にできる転送装置を提案することを課題とする。
【課題を解決するための手段】
【０００５】
上述の課題を解決するため、本発明に関わる転送装置は、１ビットのパリティビットが付加されたコマンドの転送を行う転送装置であって、（i）マスタデバイスから送信されるコマンドに含まれているアドレスを、コマンドの送信先となる単一のスレイブデバイスに含まれている複数の内部スレイブデバイスのうちの特定の内部スレイブデバイスを指定するアドレスに変換し、アドレスが変換された後のコマンドを特定の内部スレイブデバイスに転送する変換器と、（ii）予め定められたアボート条件が成立するか否かを判定する判定回路とを備える。予め定められたアボート条件が成立する場合には、変換器は、パリティエラーを生じさせるパリティビットを、アドレスが変換された後のコマンドのパリティビットとして出力する。
【発明の効果】
【０００６】
本発明に関わる転送装置によれば、マスタデバイスによるスレイブデバイスの制御を簡素化し、高速通信を可能にできる。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態に関わる無線通信回路の概略回路構成を示す説明図である。
【図２】本発明の実施形態に関わるコマンドの説明図である。
【図３】本発明の実施形態に関わるコマンドの説明図である。
【図４】本発明の実施形態に関わる転送装置の概略回路構成を示す説明図である。
【発明を実施するための形態】
【０００８】
以下、各図を参照しながら本発明の実施形態について説明する。ここで、同一符号は同一の回路素子を示すものとし、重複する説明は省略する。
図１は、本発明の実施形態に係る無線通信回路１００の概略回路構成を示す説明図である。無線通信回路１００は、例えば、携帯電話などの移動通信端末において、ＲＦ（Radio Frequency）信号を送受信する処理を行うものであり、マスタデバイス１０とスレイブデバイス２０とを備えている。マスタデバイス１０は、データ転送に関わる処理の制御権限を有するデバイス（例えば、ベースバンドＩＣ（Integrated Circuit）又はＲＦＩＣ（Radio Frequency Integrated Circuit））である。スレイブデバイス２０は、マスタデバイス１０からの要求に応答して、データ転送に関わる処理を実行するデバイス（例えば、電力増幅モジュール、フロントエンドモジュール、又はスイッチ素子）である。
【０００９】
マスタデバイス１０は、コマンドＣＭＤ１を用いて、スレイブデバイス２０をアドレス指定し、データ転送に関わる処理を指示する。図２に示すように、コマンドＣＭＤ１は、アドレスＡ１、コマンドタイプＴＹＰＥ１、及びデータＤＡＴＡ１を含み、１ビットのパリティビットＰ１が付加されている。アドレスＡ１は、コマンドＣＭＤ１の送信先となるスレイブデバイス２０をアドレス指定するための識別情報を示す。コマンドタイプＴＹＰＥ１は、コマンドの内容（例えば、データの読み書き）を示す。データＤＡＴＡ１は、データ転送に関わる情報（例えば、ライトデータ）を示す。パリティビットＰ１は、奇数パリティ方式又は偶数パリティ方式により計算される。奇数パリティ方式では、コマンドＣＭＤ１及びパリティビットＰ１のビット列に含まれる「１」の数が奇数となるようにパリティビットＰ１のビット値が計算される。偶数パリティ方式では、コマンドＣＭＤ１及びパリティビットＰ１のビット列に含まれる「１」の数が偶数となるようにパリティビットＰ１のビット値が計算される。
【００１０】
スレイブデバイス２０は、複数の内部スレイブデバイス３０−１，３０−２，…，３０−Ｎと、複数の転送装置４０−１，４０−２，…，４０−Ｎと、を備えている。ここで、Ｎは２以上の整数である。内部スレイブデバイス３０−１，３０−２，…，３０−Ｎのそれぞれは、スレイブデバイス２０の機能の少なくとも一部を担う。内部スレイブデバイス３０−１，３０−２，…，３０−Ｎは、マスタデバイス１０からは、認識されておらず、また、マスタデバイス１０から直接的にアドレス指定されることもない。
【００１１】
転送装置４０−Ｋは、複数の内部スレイブデバイス３０−１，３０−２，…，３０−Ｎのうちの特定の内部スレイブデバイス３０−Ｋへのコマンド転送を行う。ここで、Ｋは１以上Ｎ以下の整数である。転送装置４０−Ｋは、コマンドＣＭＤ１をコマンドＣＭＤ２Ｋに変換し、コマンドＣＭＤ２Ｋを特定の内部スレイブデバイス３０−Ｋに転送する。図３に示すように、コマンドＣＭＤ２Ｋは、アドレスＡ２Ｋ、コマンドタイプＴＹＰＥ２Ｋ、及びデータＤＡＴＡ２Ｋを含み、１ビットのパリティビットＰ２Ｋが付加されている。アドレスＡ２Ｋは、特定の内部スレイブデバイス３０−Ｋをアドレス指定するための識別情報を示す。パリティビットＰ２Ｋは、奇数パリティ方式又は偶数パリティ方式により計算される。奇数パリティ方式では、コマンドＣＭＤ２Ｋ及びパリティビットＰ２Ｋのビット列に含まれる「１」の数が奇数となるようにパリティビットＰ２Ｋのビット値が計算される。偶数パリティ方式では、コマンドＣＭＤ２Ｋ及びパリティビットＰ２Ｋのビット列に含まれる「１」の数が偶数となるようにパリティビットＰ２Ｋのビット値が計算される。コマンドタイプＴＹＰＥ２Ｋ、及びデータＤＡＴＡ２Ｋは、それぞれ、コマンドタイプＴＹＰＥ１、及びデータＤＡＴＡ１と同じでもよく、或いは必要に応じて、コマンドタイプＴＹＰＥ１、及びデータＤＡＴＡ１とは異なるように変換されてもよい。
【００１２】
上述の構成により、マスタデバイス１０からの要求に応答してスレイブデバイス２０が処理すべきコマンドＣＭＤ１は、複数の内部スレイブデバイス３０−１，３０−２，…，３０−Ｎのうちの何れかによって処理される。これにより、複数の内部スレイブデバイス３０−１，３０−２，…，３０−Ｎを疑似的に単一のスレイブデバイス２０として見せかけることができる。
【００１３】
次に、図４を参照しながら、転送装置４０−Ｋの概略回路構成について説明する。転送装置４０−Ｋは、変換器５０と、パリティ計算器６１，６２と、比較器７０と、判定回路８０とを備えている。変換器５０は、マスタデバイス１０から送信されるコマンドＣＭＤ１に含まれているアドレスＡ１を、特定の内部スレイブデバイス３０−Ｋを指定するアドレスＡ２Ｋに変換し、アドレスＡ１が変換された後のコマンドＣＭＤ２Ｋを特定の内部スレイブデバイス３０−Ｋに転送する。変換器５０は、コマンドＣＭＤ１をコマンドＣＭＤ２Ｋに変換する際に、アドレスＡ１のみならず、コマンドタイプＴＹＰＥ１又はデータＤＡＴＡ１を変換してもよい。変換器５０は、コマンドＣＭＤ１をバッファリングすることなく、コマンドＣＭＤ１からコマンドＣＭＤ２Ｋへの変換をコマンドＣＭＤ１の先頭ビットからビット毎に順次行う。コマンドＣＭＤ１からコマンドＣＭＤ２Ｋへの変換処理は、コマンドＣＭＤ１の各ビット値を非反転し、又は「０」或いは「１」に変換する処理を含む。
【００１４】
変換器５０は、マルチプレクサ５１，５２，５３，５４、ＮＯＴゲート５５、及びＡＮＤゲート５６を備える。マルチプレクサ５１は、入力Ｘ１０，Ｘ１１に入力されるビット値の中から、選択制御信号Ｓ１に応じて、ビット毎に、何れか一つを選択してこれを出力Ｙ１から出力する。入力Ｘ１０には、コマンドＣＭＤ１及びパリティビットＰ１を非反転したビット値が入力される。入力Ｘ１１には、コマンドＣＭＤ１及びパリティビットＰ１を、ＮＯＴゲート５５を通じて、反転したビット値が入力される。コマンドＣＭＤ１の先頭ビットから最後尾ビットまでが変換器５０に入力されている期間において、選択制御信号Ｓ１は、入力Ｘ１０に入力されるコマンドＣＭＤ１を出力Ｙ１から出力するようにマルチプレクサ５１に指示する。一方、パリティビットＰ１が変換器５０に入力されるタイミングにおいて、選択制御信号Ｓ１は、入力Ｘ１０に入力されるパリティビットＰ１の非反転信号、又は入力Ｘ１１に入力されるパリティビットＰ１の反転信号を、パリティビットＰ２Ｋとして、出力Ｙ１から出力するようにマルチプレクサ５１に指示する。選択制御信号Ｓ１は、選択制御信号Ｓ５，Ｓ６から生成される。選択制御信号Ｓ５，Ｓ６の詳細については後述する。
【００１５】
マルチプレクサ５２は、入力Ｘ２０，Ｘ２１に入力されるビット値の中から、選択制御信号Ｓ２に応じて、ビット毎に、何れか一つを選択してこれを出力Ｙ２から出力する。入力Ｘ２０には、「０」が入力される。入力Ｘ２１には、「１」が入力される。マルチプレクサ５３は、入力Ｘ３０，Ｘ３１に入力されるビット値の中から、選択制御信号Ｓ３に応じて、ビット毎に、何れか一つを選択してこれを出力Ｙ３から出力する。入力Ｘ３０には、出力Ｙ２から出力されるビット値が入力される。入力Ｘ３１には、出力Ｙ１から出力されるビット値が入力される。コマンドＣＭＤ１からコマンドＣＭＤ２Ｋへの変換がコマンドＣＭＤ１の先頭ビットからビット毎に順次行われるように、選択制御信号Ｓ２，Ｓ３は、マルチプレクサ５２，５３に指示を与える。
【００１６】
パリティ計算器６１は、アドレスＡ１が変換された後のコマンドＣＭＤ２Ｋについて、１ビットのパリティビットＰＢ１を計算する。説明の便宜上、パリティ計算器６１により計算されるパリティビットＰＢ１を第１のパリティビットＰＢ１と呼ぶ。パリティ計算器６１は、ＥＸＯＲゲート６１１と、Ｄフリップフロップ６１２とを備えている。ＥＸＯＲゲート６１１の２の入力のうち、一方には、出力Ｙ４から出力されるビット値が入力され、他方には、Ｄフリップフロップ６１２の出力Ｑから出力されるビット値が入力される。Ｄフリップフロップ６１２の入力Ｄには、ＥＸＯＲゲート６１１から出力されるビット値が入力される。奇数パリティ方式では、Ｄフリップフロップ６１２の初期値は、例えば、０である。パリティ計算器６２は、アドレスＡ１が変換される前のコマンドＣＭＤ１について、１ビットのパリティビットＰＢ２を計算する。説明の便宜上、パリティ計算器６２により計算されるパリティビットＰＢ２を第２のパリティビットＰＢ２と呼ぶ。パリティ計算器６２は、ＥＸＯＲゲート６２１と、Ｄフリップフロップ６２２とを備えている。ＥＸＯＲゲート６２１の２の入力のうち、一方には、コマンドＣＭＤ１の各ビット値が入力され、他方には、Ｄフリップフロップ６２２の出力Ｑから出力されるビット値が入力される。Ｄフリップフロップ６２２の入力Ｄには、ＥＸＯＲゲート６２１から出力されるビット値が入力される。奇数パリティ方式では、Ｄフリップフロップ６２２の初期値は、例えば、０である。なお、パリティ計算器６１，６２を区別する場合、前者を第１のパリティ計算器６１と呼び、後者を第２のパリティ計算器６２と呼ぶ。
【００１７】
比較器７０は、第１のパリティビットＰＢ１と第２のパリティビットＰＢ２とを比較し、両者の一致又は不一致に応じて、パリティビットＰ１からパリティビットＰ２Ｋへの変換をマルチプレクサ５１に指示するための選択制御信号Ｓ５を出力する。第１のパリティビットＰＢ１と第２のパリティビットＰＢ２とが一致している場合には、選択制御信号Ｓ５は、パリティビットＰ１を非反転することにより得られるパリティビット（入力Ｘ１０に入力されるビット値）をパリティビットＰ２Ｋとして出力することをマルチプレクサ５１に指示する。一方、第１のパリティビットＰＢ１と第２のパリティビットＰＢ２とが一致していない場合には、選択制御信号Ｓ５は、パリティビットＰ１を反転することにより得られるパリティビット（入力Ｘ１１に入力されるビット値）をパリティビットＰ２Ｋとして出力することをマルチプレクサ５１に指示する。選択制御信号Ｓ６は、例えば、コマンドＣＭＤ１の先頭ビットから最後尾ビットまでが変換器５０に入力されている期間において、「０」となり、パリティビットＰ１が変換器５０に入力されるタイミングにおいて、「１」となる。ＡＮＤゲート５６は、選択制御信号Ｓ５，Ｓ６を入力し、その論理積を選択制御信号Ｓ１としてマルチプレクサ５１に供給する。このように、第１のパリティビットＰＢ１と第２のパリティビットＰＢ２との一致又は不一致に応じて、パリティビットＰ１からパリティビットＰ２Ｋへの変換の仕方を変えることにより、パリティビットＰ２Ｋは、コマンドＣＭＤ１に生じたビット誤りを反映することができる。例えば、ノイズの影響により、コマンドＣＭＤ１にパリティエラーが生じた場合、パリティビットＰ２Ｋは、そのようなパリティエラーを正しく反映することができる。
【００１８】
マルチプレクサ５４は、入力Ｘ４０，Ｘ４１に入力されるビット値の中から、選択制御信号Ｓ４に応じて、ビット毎に、何れか一つを選択してこれを出力Ｙ４から出力する。入力Ｘ４０には、出力Ｙ３から出力されるビット値が入力される。入力Ｘ４１には、第１のパリティビットＰＢ１が入力される。
【００１９】
内部スレイブデバイス３０−Ｋは、以下の条件（ａ）から（ｃ）が全て満たされた場合に、コマンドＣＭＤ２Ｋを実行する。
（ａ）：アドレスＡ１がスレイブデバイス２０を指定している。
（ｂ）：コマンドＣＭＤ１が内部スレイブデバイス３０−Ｋに有効なコマンドである。
（ｃ）：コマンドＣＭＤ１にパリティエラーが生じていない。
【００２０】
判定回路８０は、予め定められたアボート条件が成立するか否かをコマンドＣＭＤ１に基づいて判定する。アボート条件とは、コマンドＣＭＤ２Ｋの実行を中断する条件を意味し、具体的には、上述の条件（ａ）又は（ｂ）が満たされないことである。変換器５０は、コマンドＣＭＤ１をバッファリングすることなく、コマンドＣＭＤ１からコマンドＣＭＤ２Ｋへの変換をコマンドＣＭＤ１の先頭ビットからビット毎に順次行う。このため、コマンドＣＭＤ１が内部スレイブデバイス３０−Ｋに有効なコマンドであるか否かは、コマンドＣＭＤ１の変換処理がある程度進んだ段階でないと判定できない。例えば、条件（ａ）が満たされるか否かは、アドレスＡ１の全ビット値をチェックし終えた段階でないと判定できない。アボート条件が成立する場合には、判定回路８０は、コマンドＣＭＤ２Ｋを無効にするための処理を、選択制御信号Ｓ４を通じて、マルチプレクサ５４に指示する。アボート条件が成立する場合には、選択制御信号Ｓ４は、マルチプレクサ５４の入力Ｘ４１に入力される第１のパリティビットＰＢ１をパリティビットＰ２Ｋとして出力Ｙ４から出力するようにマルチプレクサ５４に指示する。第１のパリティビットＰＢ１のビット値は、正しいパリティビットを反転したビット値であるため、第１のパリティビットＰＢ１は、パリティエラーを生じさせるパリティビットとして機能する。これにより、コマンドＣＭＤ２Ｋに意図的にパリティエラーを生じさせ、コマンドＣＭＤ２Ｋを無効化できる。このように、アボート条件が成立する場合には、意図的にパリティエラーを起こさせることにより、複数の内部スレイブデバイス３０−１，３０−２，…，３０−Ｎのうち、コマンドＣＭＤ２Ｋに応答すべき内部スレイブデバイスのみをコマンドＣＭＤ２Ｋに応答させることができる。なお、予め定められたアボート条件が成立する場合に、変換器５０は、パリティエラーを生じさせるパリティビットを、コマンドＣＭＤ２Ｋのパリティビットとして出力することができるならば、パリティ計算器６１，６２の回路構成は、図４に示す回路構成に限定されるものではなく、種々変形可能である。一方、アボート条件が成立しない場合には、選択制御信号Ｓ４は、出力Ｙ１からマルチプレクサ５３を通じてマルチプレクサ５４の入力Ｘ４０に入力されるパリティビットＰ２Ｋをそのまま出力Ｙ４から出力するようにマルチプレクサ５４に指示する。
【００２１】
本実施形態によれば、複数の内部スレイブデバイス３０−１，３０−２，…，３０−Ｎを疑似的に単一のスレイブデバイス２０として見せかけることができるため、マスタデバイス１０によるスレイブデバイス２０の制御を簡素化し、延いては、高速通信を可能にできる。
【００２２】
なお、以上説明した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素およびその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
【符号の説明】
【００２３】
１０…マスタデバイス  ２０…スレイブデバイス  ３０−１，３０−２，…，３０−Ｎ…内部スレイブデバイス  ４０−１，４０−２，…，４０−Ｎ…転送装置  ５０…変換器  ６１，６２…パリティ計算器  ７０…比較器  ８０…判定回路
【図１】
2019004205.tif 000003
【図２】
2019004205.tif 000004
【図３】
2019004205.tif 000005
【図４】
2019004205.tif 000006