(57)【要約】      （修正有）【課題】交流電源が出力する交流電圧で実行する被試験負荷の試験の信頼性を向上することが可能な試験装置を提供する。【解決手段】試験装置は、交流電源が出力した交流電圧がゼロになるタイミングで反転するゼロクロストリガ信号を出力するゼロクロストリガ生成部と、ゼロクロストリガ信号に同期して、交流電圧のピーク電圧と予め設定された基準電圧とを比較し、ピーク電圧が基準電圧で規定される基準電圧範囲にあるか否かを判定し、ピーク判定信号を出力するピーク逐次チェック部と、ゼロクロストリガ信号の周期が予め設定される基準周期範囲にあるか否かを判定し、サイクル判定信号を出力するサイクル逐次チェック部と、被試験負荷の出力電圧の電圧値に基づいて、被試験負荷の試験を実行するとともに、ピーク判定信号及びサイクル判定信号に基づいて、被試験負荷の試験中に交流電圧が被試験負荷に正常に印加された否かを判断する制御装置と、を備える。【選択図】図１
2019039768.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧で被試験負荷を試験する試験装置であって、
前記交流電圧を前記被試験負荷に出力する交流電源と、
前記交流電圧が入力され、前記交流電圧がゼロになるタイミングで反転するゼロクロストリガ信号を出力するゼロクロストリガ生成部と、
前記ゼロクロストリガ信号に同期して、前記交流電圧のピーク電圧と予め設定された基準電圧とを比較し、前記ピーク電圧が前記基準電圧で規定される基準電圧範囲にあるか否かを判定し、この判定結果に基づいたピーク判定信号を出力するピーク逐次チェック部と、
前記ゼロクロストリガ信号の周期が予め設定される基準周期範囲にあるか否かを判定し、この判定結果に基づいたサイクル判定信号を出力するサイクル逐次チェック部と、
前記交流電圧の入力に応じて前記被試験負荷が出力する出力電圧を計測し、当該出力電圧の電圧値を出力する電圧計と、
前記交流電源を制御して前記交流電圧を前記被試験負荷に印加し、前記電圧計が計測した前記被試験負荷の出力電圧の電圧値に基づいて、前記被試験負荷の試験を実行するとともに、前記ピーク判定信号及び前記サイクル判定信号に基づいて、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加された否かを判断する制御装置と、を備える
ことを特徴とする試験装置。
【請求項２】
前記制御装置は、
前記ピーク電圧が前記基準電圧範囲に無いことを前記ピーク判定信号が示す場合、又は、前記ゼロクロストリガ信号の周期が前記基準周期範囲に無いことを前記サイクル判定信号が示す場合に、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加されていないと判断する
ことを特徴とする請求項１に記載の試験装置。
【請求項３】
前記制御装置は、
前記ピーク電圧が前記基準電圧範囲にあることを前記ピーク判定信号が示し、且つ、前記ゼロクロストリガ信号の周期が前記基準周期範囲にあることを前記サイクル判定信号が示す場合に、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加されていると判断する
ことを特徴とする請求項２に記載の試験装置。
【請求項４】
前記制御装置が前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加された否かの判断結果を出力する出力機器をさらに備える
ことを特徴とする請求項３に記載の試験装置。
【請求項５】
前記ピーク逐次チェック部は、
前記ゼロクロストリガ信号に同期して、前記交流電圧のピーク電圧をホールドするピークホールド部と、
前記ピークホールド部がホールドした前記ピーク電圧と、前記基準電圧とを比較し、この比較結果に応じた比較結果信号を出力するピークレベル比較部と、
前記比較結果信号に基づいて、前記交流電圧のピークが前記基準電圧範囲にあるか否かを判定し、この判定結果に基づいて前記ピーク判定信号を出力するピーク判定部と、を備えることを特徴とする請求項３に記載の試験装置。
【請求項６】
前記サイクル逐次チェック部は、
前記ゼロクロストリガ信号を、第１の分配信号と、前記第１の分配信号と周期及び周波数が同じである第２の分配信号と、に分配する周期分配器と、
前記ゼロクロストリガ信号のパルスが立ち上がってから初めて前記第１の分配信号のパルスが立ち下がるまでの第１パルス期間が、予め設定された基準パルス期間内にあるか否かを判定し、この判定結果に基づいて第１サイクル判定信号を出力する第１サイクル判定部と、
前記ゼロクロストリガ信号のパルスが立ち上がってから初めて前記第２の分配信号のパルスが立ち下がるまでの第２パルス期間が、前記基準パルス期間内にあるか否かを判定し、この判定結果に基づいて第２サイクル判定信号を出力する第２サイクル判定部と、
前記第１及び第２サイクル判定信号が入力され、前記第１及び第２サイクル判定信号を演算して得られた信号を、前記サイクル判定信号として出力する論理回路と、を備える
ことを特徴とする請求項５に記載の試験装置。
【請求項７】
前記論理回路は、
前記第１及び第２サイクル判定信号をＯＲ演算し、このＯＲ演算により得られた信号を、前記サイクル判定信号として出力するＯＲ回路である
ことを特徴とする請求項６に記載の試験装置。
【請求項８】
前記制御装置は、
前記交流電源を制御して前記被試験負荷に印加する前記交流電圧に応じた前記基準パルス期間を、前記第１及び第２サイクル判定部に設定する
ことを特徴とする請求項６に記載の試験装置。
【請求項９】
前記制御装置は、
前記交流電源を制御して前記被試験負荷に印加する前記交流電圧に応じた前記基準電圧を、前記ピーク逐次チェック部に供給する
ことを特徴とする請求項５に記載の試験装置。
【請求項１０】
前記第１サイクル判定部の回路構成及び機能は、前記第２サイクル判定部の回路構成及び機能と、同じである
ことを特徴とする請求項６に記載の試験装置。
【請求項１１】
前記制御装置は、
チップセレクト信号を前記ピーク判定部に出力することにより、前記ピーク判定部の判定動作を開始させる
ことを特徴とする請求項８に記載の試験装置。
【請求項１２】
前記ピーク判定部は、
前記ゼロクロストリガ信号の第１のレベルで前記ピークホールド部のピーク電圧のホールドのリセットを解除し、
前記ゼロクロストリガ信号の第２のレベルで前記比較結果信号に基づいて、前記交流電圧のピークが前記基準電圧範囲にあるか否かを判定し、
その後、前記ピークホールド部のピーク電圧のホールドをリセットする
ことを特徴とする請求項１１に記載の試験装置。
【請求項１３】
交流電圧で被試験負荷を試験する試験装置であって、前記交流電圧を前記被試験負荷に出力する交流電源と、前記交流電圧が入力され、前記交流電圧がゼロになるタイミングで反転するゼロクロストリガ信号を出力するゼロクロストリガ生成部と、前記ゼロクロストリガ信号に同期して、前記交流電圧のピーク電圧と予め設定された基準電圧とを比較し、前記ピーク電圧が前記基準電圧で規定される基準電圧範囲にあるか否かを判定し、この判定結果に基づいたピーク判定信号を出力するピーク逐次チェック部と、前記ゼロクロストリガ信号の周期が予め設定される基準周期範囲にあるか否かを判定し、この判定結果に基づいたサイクル判定信号を出力するサイクル逐次チェック部と、前記交流電圧の入力に応じて前記被試験負荷が出力する出力電圧を計測し、当該出力電圧の電圧値を出力する電圧計と、制御装置と、を備える試験装置の制御方法であって、
前記制御装置により、前記交流電源を制御して前記交流電圧を前記被試験負荷に印加し、前記電圧計が計測した前記被試験負荷の出力電圧の電圧値に基づいて、前記被試験負荷の試験を実行するとともに、前記ピーク判定信号及び前記サイクル判定信号に基づいて、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加された否かを判断する
ことを特徴とする試験装置の制御方法。
【請求項１４】
電子部品を製造する工程と、
請求項１に記載の前記試験装置により交流電圧で被試験負荷である前記電子部品を試験する工程と、
前記電子部品を試験した結果に応じた処理を実行する工程と、を備え、
前記試験装置による前記電子部品の試験中に前記交流電圧が前記電子部品に正常に印加された否かを判断する
ことを特徴とする電子部品の製造方法。
【請求項１５】
前記電子部品を試験した結果に応じた前記処理は、前記電子部品を試験した結果の良否の判定、又は、前記電子部品を製造する製造装置の製造条件を変更することを含むことを特徴とする請求項１４に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、試験装置の制御方法、及び、電子装置の製造方法に関する発明である。
【背景技術】
【０００２】
従来、交流電源を用いて被試験負荷(レギュレータ) に交流を印加して出力される信号を測定して試験を実行する試験装置（例えば、特許文献１参照）において、交流電源が交流電圧を正常に出力していることが前提にあり、出力される交流電圧に異常が起きた場合にこの異常を検知する仕組みがなかった。
【０００３】
そのため、試験に用いられる交流電圧の出力に異常があっても被試験負荷の測定値に影響がでない、もしくは当該測定値が許容範囲内であるならば、試験に用いられる交流電圧の出力の異常に関係無く、当該試験が正しく実行されたことになってしまうこととなる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−０８２９１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、従来の試験装置では、交流電源が出力する交流電圧で実行する被試験負荷の試験の信頼性が低くなる問題がある。
【０００６】
そこで、本発明では、交流電源が出力する交流電圧で実行する被試験負荷の試験の信頼性を向上することが可能な試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る実施形態に従った試験装置は、    
交流電圧で被試験負荷を試験する試験装置であって、
前記交流電圧を前記被試験負荷に出力する交流電源と、
前記交流電圧が入力され、前記交流電圧がゼロになるタイミングで反転するゼロクロストリガ信号を出力するゼロクロストリガ生成部と、
前記ゼロクロストリガ信号に同期して、前記交流電圧のピーク電圧と予め設定された基準電圧とを比較し、前記ピーク電圧が前記基準電圧で規定される基準電圧範囲にあるか否かを判定し、この判定結果に基づいたピーク判定信号を出力するピーク逐次チェック部と、
前記ゼロクロストリガ信号の周期が予め設定される基準周期範囲にあるか否かを判定し、この判定結果に基づいたサイクル判定信号を出力するサイクル逐次チェック部と、
前記交流電圧の入力に応じて前記被試験負荷が出力する出力電圧を計測し、当該出力電圧の電圧値を出力する電圧計と、
前記交流電源を制御して前記交流電圧を前記被試験負荷に印加し、前記電圧計が計測した前記被試験負荷の出力電圧の電圧値に基づいて、前記被試験負荷の試験を実行するとともに、前記ピーク判定信号及び前記サイクル判定信号に基づいて、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加された否かを判断する制御装置と、を備える
ことを特徴とする。
【０００８】
前記試験装置において、
前記制御装置は、
前記ピーク電圧が前記基準電圧範囲に無いことを前記ピーク判定信号が示す場合、又は、前記ゼロクロストリガ信号の周期が前記基準周期範囲に無いことを前記サイクル判定信号が示す場合に、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加されていないと判断する
ことを特徴とする。
【０００９】
前記試験装置において、
前記制御装置は、
前記ピーク電圧が前記基準電圧範囲にあることを前記ピーク判定信号が示し、且つ、前記ゼロクロストリガ信号の周期が前記基準周期範囲にあることを前記サイクル判定信号が示す場合に、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加されていると判断する
ことを特徴とする。
【００１０】
前記試験装置において、
前記制御装置が前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加された否かの判断結果を出力する出力機器をさらに備える
ことを特徴とする。
【００１１】
前記試験装置において、
前記ピーク逐次チェック部は、
前記ゼロクロストリガ信号に同期して、前記交流電圧のピーク電圧をホールドするピークホールド部と、
前記ピークホールド部がホールドした前記ピーク電圧と、前記基準電圧とを比較し、この比較結果に応じた比較結果信号を出力するピークレベル比較部と、
前記比較結果信号に基づいて、前記交流電圧のピークが前記基準電圧範囲にあるか否かを判定し、この判定結果に基づいて前記ピーク判定信号を出力するピーク判定部と、を備えることを特徴とする。
【００１２】
前記試験装置において、
前記サイクル逐次チェック部は、
前記ゼロクロストリガ信号を、第１の分配信号と、前記第１の分配信号と周期及び周波数が同じである第２の分配信号と、に分配する周期分配器と、
前記ゼロクロストリガ信号のパルスが立ち上がってから初めて前記第１の分配信号のパルスが立ち下がるまでの第１パルス期間が、予め設定された基準パルス期間内にあるか否かを判定し、この判定結果に基づいて第１サイクル判定信号を出力する第１サイクル判定部と、
前記ゼロクロストリガ信号のパルスが立ち上がってから初めて前記第２の分配信号のパルスが立ち下がるまでの第２パルス期間が、前記基準パルス期間内にあるか否かを判定し、この判定結果に基づいて第２サイクル判定信号を出力する第２サイクル判定部と、
前記第１及び第２サイクル判定信号が入力され、前記第１及び第２サイクル判定信号を演算して得られた信号を、前記サイクル判定信号として出力する論理回路と、を備える
ことを特徴とする。
【００１３】
前記試験装置において、
前記論理回路は、
前記第１及び第２サイクル判定信号をＯＲ演算し、このＯＲ演算により得られた信号を、前記サイクル判定信号として出力するＯＲ回路である
ことを特徴とする。
【００１４】
前記試験装置において、
前記制御装置は、
前記交流電源を制御して前記被試験負荷に印加する前記交流電圧に応じた前記基準パルス期間を、前記第１及び第２サイクル判定部に設定する
ことを特徴とする。
【００１５】
前記試験装置において、
前記制御装置は、
前記交流電源を制御して前記被試験負荷に印加する前記交流電圧に応じた前記基準電圧を、前記ピーク逐次チェック部に供給する
ことを特徴とする。
【００１６】
前記試験装置において、
前記第１サイクル判定部の回路構成及び機能は、前記第２サイクル判定部の回路構成及び機能と、同じである
ことを特徴とする。
【００１７】
前記試験装置において、
前記制御装置は、
チップセレクト信号を前記ピーク判定部に出力することにより、前記ピーク判定部の判定動作を開始させる
ことを特徴とする。
【００１８】
前記試験装置において、
前記ピーク判定部は、
前記ゼロクロストリガ信号の第１のレベルで前記ピークホールド部のピーク電圧のホールドのリセットを解除し、
前記ゼロクロストリガ信号の第２のレベルで前記比較結果信号に基づいて、前記交流電圧のピークが前記基準電圧範囲にあるか否かを判定し、
その後、前記ピークホールド部のピーク電圧のホールドをリセットする
ことを特徴とする。
【００１９】
本発明の一態様に係る実施形態に従った試験装置の制御方法は、
交流電圧で被試験負荷を試験する試験装置であって、前記交流電圧を前記被試験負荷に出力する交流電源と、前記交流電圧が入力され、前記交流電圧がゼロになるタイミングで反転するゼロクロストリガ信号を出力するゼロクロストリガ生成部と、前記ゼロクロストリガ信号に同期して、前記交流電圧のピーク電圧と予め設定された基準電圧とを比較し、前記ピーク電圧が前記基準電圧で規定される基準電圧範囲にあるか否かを判定し、この判定結果に基づいたピーク判定信号を出力するピーク逐次チェック部と、前記ゼロクロストリガ信号の周期が予め設定される基準周期範囲にあるか否かを判定し、この判定結果に基づいたサイクル判定信号を出力するサイクル逐次チェック部と、前記交流電圧の入力に応じて前記被試験負荷が出力する出力電圧を計測し、当該出力電圧の電圧値を出力する電圧計と、制御装置と、を備える試験装置の制御方法であって、
前記制御装置により、前記交流電源を制御して前記交流電圧を前記被試験負荷に印加し、前記電圧計が計測した前記被試験負荷の出力電圧の電圧値に基づいて、前記被試験負荷の試験を実行するとともに、前記ピーク判定信号及び前記サイクル判定信号に基づいて、前記被試験負荷の試験中に前記交流電圧が前記被試験負荷に正常に印加された否かを判断する
ことを特徴とする。
【００２０】
本発明の一態様に係る実施形態に従った電子部品の製造方法は、
電子部品を製造する工程と、
前記試験装置により交流電圧で被試験負荷である前記電子部品を試験する工程と、
前記電子部品を試験した結果に応じた処理を実行する工程と、を備え、
前記試験装置による前記電子部品の試験中に前記交流電圧が前記電子部品に正常に印加された否かを判断する
ことを特徴とする。
【００２１】
前記電子部品の製造方法において、
前記電子部品を試験した結果に応じた前記処理は、前記電子部品を試験した結果の良否の判定、又は、前記電子部品を製造する製造装置の製造条件を変更することを含むことを特徴とする。
【発明の効果】
【００２２】
本発明の一態様に係る試験装置は、交流電圧で被試験負荷を試験する試験装置であって、交流電圧を被試験負荷に出力する交流電源と、交流電圧が入力され、交流電圧がゼロになるタイミングで反転するゼロクロストリガ信号を出力するゼロクロストリガ生成部と、ゼロクロストリガ信号に同期して、交流電圧のピーク電圧と予め設定された基準電圧とを比較し、ピーク電圧が基準電圧で規定される基準電圧範囲にあるか否かを判定し、この判定結果に基づいたピーク判定信号を出力するピーク逐次チェック部と、ゼロクロストリガ信号の周期が予め設定される基準周期範囲にあるか否かを判定し、この判定結果に基づいたサイクル判定信号を出力するサイクル逐次チェック部と、交流電圧の入力に応じて被試験負荷が出力する出力電圧を計測し、当該出力電圧の電圧値を出力する電圧計と、交流電源を制御して交流電圧を被試験負荷に印加し、電圧計が計測した被試験負荷の出力電圧の電圧値に基づいて、被試験負荷の試験を実行するとともに、ピーク判定信号及びサイクル判定信号に基づいて、被試験負荷の試験中に交流電圧が被試験負荷に正常に印加された否かを判断する制御装置と、を備える。
【００２３】
このように、本発明の試験装置では、交流電源が出力する交流電圧で被試験負荷の試験を実行しつつ、交流電源が出力する交流電圧のピークと周期のそれぞれを逐次監視して、交流電源が出力する交流電圧に異常があるか否かを判断する。
【００２４】
これにより、交流電源が出力する交流電圧に異常が無い場合には、当該試験の有効であると証明される。
【００２５】
すなわち、本発明の試験装置によれば、交流電源が出力する交流電圧で実行する被試験負荷の試験の信頼性を向上することができる。
【図面の簡単な説明】
【００２６】
【図１】図１は、第１の実施形態に係る試験装置１００の構成の一例を示す図である。
【図２】図２は、図１に示す試験装置１００のサイクル逐次チェック部ＳＸの構成の一例を示す図である。
【図３】図３は、図２に示すサイクル逐次チェック部ＳＸの各信号波形の一例を示す波形図である。
【図４】図４は、図２に示すサイクル逐次チェック部ＳＸの、判定の結果がＧＯＯＤである場合における、各信号波形の一例を示す図である。
【図５】図５は、図２に示すサイクル逐次チェック部ＳＸの、判定の結果がＮＧである場合における、各信号波形の一例を示す図である。
【図６】図６は、図１に示す試験装置１００のピーク逐次チェック部ＰＸの構成の一例を示す図である。
【図７】図７は、図６に示すピーク逐次チェック部ＰＸの、判定の結果がＧＯＯＤである場合における、各信号波形の一例を示す図である。
【図８】図８は、図６に示すピーク逐次チェック部ＰＸの、判定の結果がＮＧである場合における、各信号波形の一例を示す図である。
【図９】図９は、図１に示す試験装置１００を用いた電子部品の製造方法のフローの一例を示す図である。
【発明を実施するための最良の形態】
【００２７】
以下、本発明に係る実施形態について図面に基づいて説明する。
【第１の実施形態】
【００２８】
図１は、第１の実施形態に係る試験装置１００の構成の一例を示す図である。
【００２９】
第１の実施形態に係る試験装置１００は、例えば、図１に示すように、交流電圧ＶＡＣで被試験負荷ＤＵＴを試験するようになっている。なお、この被試験負荷ＤＵＴは、レギュレータ等の電子部品である。
【００３０】
この試験装置１００は、例えば、図１に示すように、交流電源ＡＣと、ゼロクロストリガ生成部ＺＸと、ピーク逐次チェック部ＰＸと、サイクル逐次チェック部ＳＸと、電圧計ＶＸと、制御装置ＣＰＵと、出力機器ＯＸと、を備える。
【００３１】
そして、図１に示すように、交流電源ＡＣは、交流電圧ＶＡＣを被試験負荷ＤＵＴに出力するようになっている。
【００３２】
また、図１に示すように、電圧計ＶＸは、交流電圧ＶＡＣの入力に応じて被試験負荷ＤＵＴが出力する出力電圧ＶＯＵＴを計測し、測定した当該出力電圧ＶＯＵＴの電圧値を出力するようになっている。
【００３３】
なお、試験装置１００は、被試験負荷ＤＵＴを試験するときに、交流電源ＡＣの出力とこの電圧計ＤＸの入力との間に、被試験負荷ＤＵＴが接続されるようになっている。
【００３４】
また、図１に示すように、ゼロクロストリガ生成部ＺＸは、交流電源ＡＣが出力した交流電圧ＶＡＣが入力され、交流電圧ＶＡＣがゼロになるタイミングで反転するゼロクロストリガ信号ＺＣＴを出力するようになっている。
【００３５】
また、図１に示すように、サイクル逐次チェック部ＳＸは、ゼロクロストリガ生成部ＺＸが出力したゼロクロストリガ信号ＺＣＴの周期が予め設定される基準周期範囲ＢＦにあるか否かを判定し、この判定結果に基づいたサイクル判定信号ＳＤを出力するようになっている。
【００３６】
ここで、図２は、図１に示す試験装置１００のサイクル逐次チェック部ＳＸの構成の一例を示す図である。また、図３は、図２に示すサイクル逐次チェック部ＳＸの各信号波形の一例を示す波形図である。
【００３７】
図１に示すサイクル逐次チェック部ＳＸは、例えば、図２に示すように、周期分配器ＤＸと、第１サイクル判定部ＳＡ１と、第２サイクル判定部ＳＡ２と、論理回路ＲＣと、を備える。
【００３８】
そして、周期分配器ＤＸは、ゼロクロストリガ信号ＺＣＴを、第１の分配信号Ｄｉｖ１と、第１の分配信号Ｄｉｖ１と周期及び周波数が同じである第２の分配信号Ｄｉｖ２と、に分配するようになっている（図３）。
【００３９】
そして、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴのパルスが立ち上がってから初めて第１の分配信号Ｄｉｖ１のパルスが立ち下がるまでの第１パルス期間Ｐ１が、予め設定された基準パルス期間ＢＰ（サイクル基準値）内にあるか否かを判定し、この判定結果に基づいて第１サイクル判定信号ＳＤ１を出力するようになっている。
【００４０】
この第１のサイクル判定部ＳＡ１は、制御装置ＣＰＵが出力するチップセレクト信号ＣＳ及びスタート信号ＣＹＣＳＴＲＴに応じて判定動作を開始させるようになっている。
【００４１】
また、第１サイクル判定信号ＳＤ１は、制御装置ＣＰＵにより、交流電源ＡＣを制御して被試験負荷ＤＵＴに印加する交流電圧ＶＡＣに応じた基準パルス期間ＢＰが、設定されるようになっている。
【００４２】
そして、第２サイクル判定部ＳＡ２は、ゼロクロストリガ信号ＺＣＴのパルスが立ち上がってから初めて第２の分配信号Ｄｉｖ２のパルスが立ち下がるまでの第２パルス期間Ｐ２が、基準パルス期間ＢＰ内にあるか否かを判定し、この判定結果に基づいて第２サイクル判定信号ＳＤ２を出力するようになっている。
【００４３】
この第２のサイクル判定部ＳＡ２は、制御装置ＣＰＵが出力するチップセレクト信号ＣＳ及びスタート信号ＣＹＣＳＴＲＴに応じて判定動作を開始させるようになっている。
【００４４】
また、第２サイクル判定信号ＳＤ２は、制御装置ＣＰＵにより、交流電源ＡＣを制御して被試験負荷ＤＵＴに印加する交流電圧ＶＡＣに応じた基準パルス期間ＢＰが、設定されるようになっている。
【００４５】
なお、第１サイクル判定部ＳＡ１の回路構成及び機能は、第２サイクル判定部ＳＡ２の回路構成及び機能と、同じである。
【００４６】
これにより、第１サイクル判定部ＳＡ１が出力する第１サイクル判定信号ＳＤ１と、第２サイクル判定部ＳＡ２が出力する第２サイクル判定信号ＳＤ２と間における、第１、第２サイクル判定部ＳＡ１、ＳＡ２回路構成及び機能に起因する誤差を、低減することができる。
【００４７】
また、論理回路ＲＣは、例えば、図２に示すように、第１及び第２サイクル判定信号ＳＤ１、ＳＤ２が入力され、第１及び第２サイクル判定信号ＳＤ１、ＳＤ２を演算して得られた信号を、サイクル判定信号ＳＤとして出力するようになっている。
【００４８】
この論理回路ＲＣは、例えば、図４に示すように、第１及び第２サイクル判定信号ＳＤ１、ＳＤ２をＯＲ演算し、このＯＲ演算により得られた信号を、サイクル判定信号ＳＤとして出力するＯＲ回路である。
【００４９】
ここで、図４は、図２に示すサイクル逐次チェック部ＳＸの、判定の結果がＧＯＯＤである場合における、各信号波形の一例を示す図である。また、図５は、図２に示すサイクル逐次チェック部ＳＸの、判定の結果がＮＧである場合における、各信号波形の一例を示す図である。なお、ここでは、一例として、第１サイクル判定部ＳＡ１の動作を説明するが、第２サイクル判定部ＳＡ２の動作も同様に説明される。
【００５０】
例えば、図４に示すように、時刻ｔ１１において、第１サイクル判定部ＳＡ１は、チップセレクト信号ＣＳとスタート信号ＣＹＣＳＴＲが“Ｌｏｗ”レベルになるとサイクルチェック動作を開始する。
【００５１】
そして、時刻ｔ１２において、第１サイクル判定部ＳＡ１は、第１の分配信号Ｄｉｖ１の立ち上がりで、あらかじめ設定されたタイマのカウントを開始する。
【００５２】
そして、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴの立下りから立ち上がりを順に確認した後、当該タイマのカウントを停止する（時刻ｔ１３）。
【００５３】
そして、第１サイクル判定部ＳＡ１は、カウントされたタイマ値と設定値を比較すると、当該タイマ値が既述のサイクル基準値の範囲内であるので、異常無し（ＧＯＯＤ）の判定をする（Ｄ１を“Ｌｏｗ”レベルにする）。
【００５４】
その後、時刻ｔ１４において、第１サイクル判定部ＳＡ１は、第１の分配信号Ｄｉｖ１の立ち上がりで、既述のタイマのカウントを開始する。
【００５５】
そして、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴの立下りから立ち上がりを順に確認した後、当該タイマのカウントを停止する（時刻ｔ１５）。
【００５６】
そして、第１サイクル判定部ＳＡ１は、カウントされたタイマ値と設定値を比較すると、当該タイマ値がサイクル基準値の範囲内であるので、異常無し（ＧＯＯＤ）の判定をする（Ｄ１を“Ｌｏｗ”レベルにする）。
【００５７】
その後、同様の動作が繰り返され、時刻ｔ１７において、制御装置ＣＰＵが出力するスタート信号ＣＹＣＳＴＲが“Ｈｉｇｈ”レベルになると、第１サイクル判定部ＳＡ１は、サイクルチェック動作を終了する。
【００５８】
この図４の例では、第１サイクル判定部ＳＡ１は、異常無し（ＧＯＯＤ）の判定（Ｄ１が“Ｌｏｗ”レベル）のみであり、異常（ＮＧ）がメモリされていないため、この判定結果（ＧＯＯＤ）に基づいた第１サイクル判定信号ＳＤ１（“Ｌｏｗ”レベル）を出力する。
【００５９】
このように、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴのパルスが立ち上がってから初めて第１の分配信号Ｄｉｖ１のパルスが立ち下がるまでの第１パルス期間Ｐ１（タイマ値）が、予め設定された基準パルス期間ＢＰ（サイクル基準値）内にあると判定すると、この判定結果（ＧＯＯＤ）に基づいた第１サイクル判定信号ＳＤ１（“Ｌｏｗ”レベル）を出力する。
【００６０】
なお、第１サイクル判定部ＳＡ１は、最初の時刻ｔ１３以前の判定は交流電圧ＶＡＣの周期の途中から開始される場合があるため、最初の判定は無効として処理する。
【００６１】
また、第１サイクル判定部ＳＡ１は、次のチップセレクト信号ＣＳが入力されるまで、当該判定をラッチする。
【００６２】
次に、例えば、図５に示すように、図４と同様の処理が時刻ｔ１３まで実行された後、交流電圧ＶＡＣの周期が小さくなる場合がある。この場合、時刻ｔ１４ａにおいて、第１サイクル判定部ＳＡ１は、第１の分配信号Ｄｉｖ１の立ち上がりで、既述のタイマのカウントを開始する。
【００６３】
そして、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴの立下りから立ち上がりを順に確認した後、当該タイマのカウントを停止する（時刻ｔ１５ａ）。
【００６４】
そして、第１サイクル判定部ＳＡ１は、カウントされたタイマ値と設定値を比較すると、タイマ値が既述のサイクル基準値の範囲外であるので異常有り（ＮＧ）の判定をする（Ｄ１を“Ｈｉｇｈ”レベルにする）。
【００６５】
このとき、第１サイクル判定部ＳＡ１は、この判定結果（異常有り（ＮＧ））をメモリに記憶する。
【００６６】
以降同様の動作が繰り返され、交流電圧ＶＡＣの周期が元に戻ると、時刻ｔ１６において、第１サイクル判定部ＳＡ１は、カウントされたタイマ値と設定値を比較すると、当該タイマ値がサイクル基準値の範囲内であるので異常無し（ＧＯＯＤ）の判定をする（Ｄ１を“Ｌｏｗ”レベルにする）。
【００６７】
その後、時刻ｔ１７において、制御装置ＣＰＵが出力するスタート信号ＣＹＣＳＴＲが“Ｈｉｇｈ”レベルになると、第１サイクル判定部ＳＡ１は、サイクルチェック動作を終了する。
【００６８】
この図５の例では、第１サイクル判定部ＳＡ１は、異常有り（ＮＧ）の判定（Ｄ１が“Ｈｉｇｈ”レベル）であり、異常（ＮＧ）がメモリされているため、この判定結果（ＮＧ）に基づいた第１サイクル判定信号ＳＤ１（“Ｈｉｇｈ”レベル）を出力する。
【００６９】
このように、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴのパルスが立ち上がってから初めて第１の分配信号Ｄｉｖ１のパルスが立ち下がるまでの第１パルス期間Ｐ１（タイマ値）が、予め設定された基準パルス期間ＢＰ（サイクル基準値）内にあると判定すると、この判定結果（ＮＧ）に基づいた第１サイクル判定信号ＳＤ１（“Ｈｉｇｈ”レベル）を出力する。
【００７０】
ここで、上記図４、図５の例において、第１サイクル判定部ＳＡ１は、タイマ値の判定処理があるが、第１の分配信号Ｄｉｖ１と第２の分配信号Ｄｉｖ２とが半周期ずれているため、もう１つの第２サイクル判定部ＳＡ２は、この第１サイクル判定部ＳＡ１の判定処理のタイミングで、カウント処理を実行することができる。
【００７１】
そして、既述のように、第１サイクル判定部ＳＡ１は、ゼロクロストリガ信号ＺＣＴのパルスが立ち上がってから初めて第１の分配信号Ｄｉｖ１のパルスが立ち下がるまでの第１パルス期間Ｐ１（タイマ値）が、予め設定された基準パルス期間ＢＰ（サイクル基準値）内にあると判定すると、この判定結果Ｄ１に基づいた第１サイクル判定信号ＳＤ１を出力する。
【００７２】
さらに、第２サイクル判定部ＳＡ２は、ゼロクロストリガ信号ＺＣＴのパルスが立ち上がってから初めて第２の分配信号Ｄｉｖ２のパルスが立ち下がるまでの第２パルス期間Ｐ２（タイマ値）が、予め設定された基準パルス期間ＢＰ（サイクル基準値）内にあると判定すると、この判定結果Ｄ２に基づいた第２サイクル判定信号ＳＤ２を出力する。
【００７３】
そして、既述のように、論理回路ＲＣは、第１及び第２サイクル判定信号ＳＤ１、ＳＤ２が入力され、第１及び第２サイクル判定信号ＳＤ１、ＳＤ２を演算して得られた信号を、サイクル判定信号ＳＤとして出力する。
【００７４】
これにより、サイクル逐次チェック部ＳＸは、交流電圧ＶＡＣのサイクルを逐次監視することができるようになっている。
【００７５】
また、図１に示すように、ピーク逐次チェック部ＰＸは、ゼロクロストリガ信号ＺＣＴに同期して、交流電圧ＶＡＣのピーク電圧と予め設定された基準電圧Ｖｒｅｆ（ピーク基準値）とを比較し、ピーク電圧が基準電圧Ｖｒｅｆで規定される基準電圧範囲ＶｒｅｆＸにあるか否かを判定するようになっている。そして、ピーク逐次チェック部ＰＸは、この判定結果に基づいたピーク判定信号ＰＤを出力するようになっている。
【００７６】
ここで、図６は、図１に示す試験装置１００のピーク逐次チェック部ＰＸの構成の一例を示す図である。
【００７７】
図１に示すピーク逐次チェック部ＰＸは、例えば、図６に示すように、ピークホールド部ＰＨと、ピークレベル比較部ＣＯＭＰと、ピーク判定部ＰＫと、を備える。
【００７８】
そして、ピークホールド部ＰＨは、ゼロクロストリガ生成部ＺＸが出力したゼロクロストリガ信号ＺＣＴに同期して、交流電圧ＶＡＣのピーク電圧ＳＰＨをホールドするようになっている。
【００７９】
そして、ピークレベル比較部ＣＯＭＰは、ピークホールド部ＰＨがホールドしたピーク電圧ＳＰＨと、基準電圧Ｖｒｅｆとを比較し、この比較結果に応じた比較結果信号ＳＣＯＭＰを出力するようになっている。
【００８０】
なお、このピークレベル比較部ＣＯＭＰは、例えば、ウィンドコンパレータである。
【００８１】
また、ピーク判定部ＰＫは、制御装置ＣＰＵから出力されたチップセレクト信号ＣＳに応じて、ピーク判定部ＰＫの判定動作を開始するようになっている。
【００８２】
そして、このピーク判定部ＰＫは、ピークレベル比較部ＣＯＭＰが出力した比較結果信号ＳＣＯＭＰに基づいて、交流電圧ＶＡＣのピークが既述の基準電圧範囲ＶｒｅｆＸにあるか否かを判定し、この判定結果に基づいてピーク判定信号ＰＤを出力するようになっている。
【００８３】
また、ピーク判定部ＰＫは、制御装置ＣＰＵにより、交流電源ＡＣを制御して被試験負荷ＤＵＴに印加する交流電圧ＶＡＣに応じた基準電圧Ｖｒｅｆが供給されるようになっている。
【００８４】
このピーク判定部ＰＫは、ゼロクロストリガ信号ＺＣＴの立ち下がり（第１のレベル：“Ｌｏｗ”レベル）で、解除信号ＳＲ（“Ｈｉｇｈ”レベル）により、ピークホールド部ＰＨのピーク電圧のホールドのリセットを解除するようになっている。
【００８５】
そして、ピーク判定部ＰＫは、ゼロクロストリガ信号ＺＣＴの立ち上がり（第２のレベル：“Ｈｉｇｈ”レベル）で、比較結果信号ＳＣＯＭＰに基づいて、交流電圧ＶＡＣのピークが基準電圧範囲ＶｒｅｆＸにあるか否かを判定するようになっている。
【００８６】
そして、ピーク判定部ＰＫは、上記判定の後、ピークホールド部ＰＨのピーク電圧のホールドをリセットするようになっている。
【００８７】
なお、既述の基準電圧範囲ＶｒｅｆＸは、例えば、２つの異なる基準電圧Ｖｒｅｆａ、Ｖｒｅｆｂ（上限基準電圧Ｖｒｅｆａと下限基準電圧Ｖｒｅｆｂ）間の範囲ＶｒｅｆＸで規定される場合（後述の図７、図８）や、基準電圧Ｖｒｅｆを中心とした設定値の範囲で規定される場合等がある。
【００８８】
ここで、図７は、図６に示すピーク逐次チェック部ＰＸの、判定の結果がＧＯＯＤである場合における、各信号波形の一例を示す図である。また、図８は、図６に示すピーク逐次チェック部ＰＸの、判定の結果がＮＧである場合における、各信号波形の一例を示す図である。
【００８９】
例えば、図７、図８に示すように、時刻ｔ１において、ピーク判定部ＰＫは、制御装置ＣＰＵから出力されたチップセレクト信号ＣＳが“Ｌｏｗ”レベルになると、イネーブルとなり（時刻ｔ１）、ピーク判定部ＰＫの判定動作を開始する。
【００９０】
そして、ピーク判定部ＰＫは、ゼロクロストリガ信号ＺＣＴの立ち下がりで、解除信号ＳＲ（“Ｈｉｇｈ”レベル）により、ピークホールド部ＰＨのリセットを解除する。
【００９１】
そして、ピークレベル比較部ＣＯＭＰは、ピークホールド部ＰＨがホールドしたピーク電圧ＳＰＨと、基準電圧Ｖｒｅｆａ、Ｖｒｅｆｂとを比較し、この比較結果に応じた比較結果信号ＳＣＯＭＰを出力する（時刻ｔ２）。
【００９２】
そして、ピークレベル比較部ＣＯＭＰは、ピークホールド部ＰＨがホールドしたピーク電圧ＳＰＨが基準電圧範囲ＶｒｅｆＸにある場合（図７）には、“Ｌｏｗ”レベルの比較結果信号ＳＣＯＭＰを出力する（図７の時刻ｔ２〜ｔ３）。
【００９３】
一方、ピークレベル比較部ＣＯＭＰは、ピークホールド部ＰＨがホールドしたピーク電圧ＳＰＨが基準電圧範囲ＶｒｅｆＸに無い場合（図８）には、“Ｈｉｇｈ”レベルの比較結果信号ＳＣＯＭＰを出力する（図８の時刻ｔ２ａからｔ２ｂ）。
【００９４】
その後、ピーク判定部ＰＫは、ゼロクロストリガ信号ＺＣＴの立ち上がりでピークレベル比較部ＣＯＭＰが出力する比較結果信号ＳＣＯＭＰを確認（取得）し、“Ｌｏｗ”レベルなら正常ＧＯＯＤ（図７）、“Ｈｉｇｈ”レベルなら異常ＮＧ（図８）と判定する。
【００９５】
そして、ピーク判定部ＰＫは、上記判定後に、解除信号ＳＲを“Ｌｏｗ”レベルにして、ピークホールド部ＰＨをリセットする。
【００９６】
なお、このピーク判定部ＰＫは、初期（時刻ｔ２以前）は異常ＮＧと判定し、チップセレクト信号ＣＳが“Ｌｏｗ”レベルの期間（時刻ｔ１〜ｔ３の間）は、逐次、ＧＯＯＤ/ＮＧ判定を出力する。
【００９７】
また、ピーク判定部ＰＫは、チップセレクト信号ＣＳが“Ｌｏｗ”レベルの期間中にＮＧ判定された場合は、メモリに記憶する。そして、時刻ｔ３において、制御装置ＣＰＵから出力されるチップセレクト信号ＣＳが“Ｈｉｇｈ”レベルになると、ピーク判定部ＰＫは、監視終了し、当該メモリを確認し、判定を確定し、この判定結果に応じたこの判定結果に基づいてピーク判定信号ＰＤを出力する。
【００９８】
なお、ピーク判定部ＰＫは、次のチップセレクト信号ＣＳが入力されるまで、当該判定をラッチする。
【００９９】
また、図１に示すように、制御装置ＣＰＵは、交流電源ＡＣを制御して交流電圧ＶＡＣを被試験負荷ＤＵＴに印加し、電圧計が計測した被試験負荷ＤＵＴの出力電圧ＶＯＵＴの電圧値に基づいて、被試験負荷ＤＵＴの試験を実行するようになっている。
【０１００】
さらに、この制御装置ＣＰＵは、ピーク判定信号ＰＤ及びサイクル判定信号ＳＤに基づいて、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加された否かを判断するようになっている。
【０１０１】
また、制御装置ＣＰＵは、ピーク電圧が既述の基準電圧範囲ＶｒｅｆＸに無いことをピーク判定信号ＰＤが示す場合に、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加されていないと判断するようになっている。
【０１０２】
同様に、制御装置ＣＰＵは、ゼロクロストリガ信号ＺＣＴの周期が該基準周期範囲ＢＦに無いことをサイクル判定信号ＳＤが示す場合に、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加されていないと判断するようになっている。
【０１０３】
また、制御装置ＣＰＵは、ピーク電圧が該基準電圧範囲ＶｒｅｆＸにあることをピーク判定信号ＰＤが示し、且つ、ゼロクロストリガ信号ＺＣＴの周期が該基準周期範囲ＢＦにあることをサイクル判定信号ＳＤが示す場合に、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加されていると判断するようになっている。
【０１０４】
また、制御装置ＣＰＵは、交流電源ＡＣを制御して被試験負荷ＤＵＴに印加する交流電圧ＶＡＣに応じた基準パルス期間ＢＰを、第１、第２サイクル判定部ＳＡ１、ＳＡ２に設定するようになっている。
【０１０５】
また、制御装置ＣＰＵは、交流電源ＡＣを制御して被試験負荷ＤＵＴに印加する交流電圧ＶＡＣに応じた基準電圧Ｖｒｅｆを、ピーク逐次チェック部に供給するようになっている。
【０１０６】
また、制御装置ＣＰＵは、チップセレクト信号ＣＳをピーク判定部ＰＫに出力することにより、ピーク判定部ＰＫの判定動作を開始させるようになっている。
【０１０７】
また、制御装置ＣＰＵは、チップセレクト信号ＣＳ及びスタート信号ＣＹＣＳＴＲＴを第１、第２のサイクル判定部ＳＡ１、ＳＡ２に出力することにより、第１、第２のサイクル判定部ＳＡ１、ＳＡ２の判定動作を開始させるようになっている。
【０１０８】
また、出力機器ＯＸは、制御装置ＣＰＵが被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加された否かの既述の判断結果を出力（ユーザーに通知）するようになっている。
【０１０９】
以上のように、試験装置１００は、交流電源ＡＣを用いて負荷(レギュレータなど) に交流を印加する試験において、その交流電源ＡＣのピーク値、周期を逐次監視し、試験中に許容範囲を超えた場合は異常として、通知する。
【０１１０】
次に、以上のような構成を有する試験装置１００の制御方法の一例について説明する。
【０１１１】
まず、制御装置ＣＰＵは、交流電源ＡＣを制御して交流電圧ＶＡＣを被試験負荷ＤＵＴに印加し、電圧計が計測した被試験負荷ＤＵＴの出力電圧ＶＯＵＴの電圧値に基づいて、被試験負荷ＤＵＴの試験を実行する。
【０１１２】
この試験中において、サイクル逐次チェック部ＳＸは、ゼロクロストリガ生成部ＺＸが出力したゼロクロストリガ信号ＺＣＴの周期が予め設定される基準周期範囲ＢＦにあるか否かを判定し、この判定結果に基づいたサイクル判定信号ＳＤを出力する。
【０１１３】
さらに、この試験中において、ピーク逐次チェック部ＰＸは、ゼロクロストリガ信号ＺＣＴに同期して、交流電圧ＶＡＣのピーク電圧と予め設定された基準電圧Ｖｒｅｆ（ピーク基準値）とを比較し、ピーク電圧が基準電圧Ｖｒｅｆで規定される基準電圧範囲ＶｒｅｆＸにあるか否かを判定する。
【０１１４】
そして、制御装置ＣＰＵは、当該試験中に、ピーク逐次チェック部ＰＸが出力するピーク判定信号ＰＤ及びサイクル逐次チェック部ＳＸが出力するサイクル判定信号ＳＤに基づいて、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加された否かを判断する。
【０１１５】
例えば、制御装置ＣＰＵは、ピーク電圧が既述の基準電圧範囲ＶｒｅｆＸに無いことをピーク判定信号ＰＤが示す場合に、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加されていないと判断する。
【０１１６】
同様に、制御装置ＣＰＵは、ゼロクロストリガ信号ＺＣＴの周期が該基準周期範囲ＢＦに無いことをサイクル判定信号ＳＤが示す場合に、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加されていないと判断する。
【０１１７】
また、制御装置ＣＰＵは、ピーク電圧が該基準電圧範囲ＶｒｅｆＸにあることをピーク判定信号ＰＤが示し、且つ、ゼロクロストリガ信号ＺＣＴの周期が該基準周期範囲ＢＦにあることをサイクル判定信号ＳＤが示す場合に、被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加されていると判断する。
【０１１８】
そして、出力機器ＯＸは、制御装置ＣＰＵが被試験負荷ＤＵＴの試験中に交流電圧ＶＡＣが被試験負荷ＤＵＴに正常に印加された否かの既述の判断結果を出力（ユーザーに通知）する。
【０１１９】
この試験装置１００の制御方法により、交流電源が出力する交流電圧に異常が無い場合には、当該試験の有効であると証明される。
【０１２０】
ここで、本実施形態にかかる試験装置１００を用いた電子部品の製造方法の一例について説明する。図９は、図１に示す試験装置１００を用いた電子部品の製造方法のフローの一例を示す図である。
【０１２１】
まず、図９に示すように、電子部品（被試験負荷ＤＵＴ）を製造する工程（工程Ｓ１）。
【０１２２】
次に、本実施形態にかかる試験装置１００により交流電圧で被試験負荷ＤＵＴである電子部品を試験する（工程Ｓ２）。
【０１２３】
そして、既述のように、試験装置１００による電子部品の試験中に交流電圧が電子部品に正常に印加された否かを判断する。
【０１２４】
これにより、試験装置１００による交流電源が出力する交流電圧に異常が無い場合には、当該試験の有効であると証明される。
【０１２５】
次に、電子部品を試験した結果に応じた処理を実行する（工程Ｓ３）。
【０１２６】
なお、この工程Ｓ３における電子部品を試験した結果に応じた処理は、電子部品を試験した結果の良否の判定、又は、電子部品を製造する製造装置の製造条件を変更することを含むようにしてもよい。
【０１２７】
このような試験装置１００を用いた電子部品の製造方法によれば、電子部品の信頼性を向上することができる。
【０１２８】
以上のように、本発明の一態様に係る試験装置は、交流電圧ＶＡＣで被試験負荷ＤＵＴを試験する試験装置であって、交流電圧ＶＡＣを被試験負荷に出力する交流電源ＡＣと、交流電圧ＶＡＣが入力され、交流電圧ＶＡＣがゼロになるタイミングで反転するゼロクロストリガ信号ＺＣＴを出力するゼロクロストリガ生成部ＺＸと、ゼロクロストリガ信号ＺＣＴに同期して、交流電圧ＶＡＣのピーク電圧と予め設定された基準電圧（ピーク基準値）Ｖｒｅｆとを比較し、ピーク電圧が基準電圧Ｖｒｅｆで規定される基準電圧範囲ＶｒｅｆＸにあるか否かを判定し、この判定結果に基づいたピーク判定信号ＰＤを出力するピーク逐次チェック部ＰＸと、ゼロクロストリガ信号ＺＣＴの周期が予め設定される基準周期範囲ＢＦにあるか否かを判定し、この判定結果に基づいたサイクル判定信号ＳＤを出力するサイクル逐次チェック部ＳＸと、交流電圧ＶＡＣの入力に応じて被試験負荷が出力する出力電圧ＶＯＵＴを計測し、当該出力電圧ＶＯＵＴの電圧値を出力する電圧計ＶＸと、交流電源を制御して交流電圧ＶＡＣを被試験負荷に印加し、電圧計が計測した被試験負荷の出力電圧ＶＯＵＴの電圧値に基づいて、被試験負荷の試験を実行するとともに、ピーク判定信号ＰＤ及びサイクル判定信号ＳＤに基づいて、被試験負荷の試験中に交流電圧ＶＡＣが被試験負荷に正常に印加された否かを判断する制御装置ＣＰＵと、を備える。
【０１２９】
このように、本発明の試験装置では、交流電源が出力する交流電圧で被試験負荷の試験を実行しつつ、交流電源が出力する交流電圧のピークと周期のそれぞれを逐次監視して、交流電源が出力する交流電圧に異常があるか否かを判断する。
【０１３０】
これにより、交流電源が出力する交流電圧に異常が無い場合には、当該試験の有効であると証明される。
【０１３１】
すなわち、本発明の試験装置によれば、交流電源が出力する交流電圧で実行する被試験負荷の試験の信頼性を向上することができる。
【０１３２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【０１３３】
１００  試験装置
ＡＣ  交流電源
ＺＸ  ゼロクロストリガ生成部
ＰＸ  ピーク逐次チェック部
ＶＸ  電圧計
ＣＰＵ  制御装置
ＯＸ  出力機器
ＤＵＴ  被試験負荷（電子部品）
ＤＸ  周期分配器
ＳＡ１  第１サイクル判定部
ＳＡ２  第２サイクル判定部
ＲＣ  論理回路
ＰＨ  ピークホールド部
ＣＯＭＰ  ピークレベル比較部
ＰＫ  ピーク判定部
【図１】
2019039768.tif 000003
【図２】
2019039768.tif 000004
【図３】
2019039768.tif 000005
【図４】
2019039768.tif 000006
【図５】
2019039768.tif 000007
【図６】
2019039768.tif 000008
【図７】
2019039768.tif 000009
【図８】
2019039768.tif 000010
【図９】
2019039768.tif 000011