(57)【要約】【課題】スイッチング電源装置において、二次側の同期整流素子に端子電圧の検出不能状態が発生した場合にそのことを二次側で検知して、異常報知もしくは電源装置を停止して同期整流素子における損失を減らし高効率化を図る。【解決手段】絶縁ゲート型電界効果トランジスタで構成された同期整流用スイッチング素子（Ｓ１）をオン、オフ制御する二次側制御回路（２０）を有するスイッチング電源装置において、前記同期整流用スイッチング素子のドレイン端子の電圧を監視して該ドレイン端子の電圧を検出することができない異常状態を検知可能な検知回路（２２）と、前記検知回路が前記異常状態になったことを検知したことに応じて起動され所定時間を計時するタイマー回路（ＴＭＲ）とを設け、前記検知回路が前記異常状態を検知しかつ前記タイマー回路によって所定時間が経過した場合に、外部へ異常を示す検知信号を出力するように構成した。【選択図】図５
2019129549.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記同期整流用スイッチング素子は絶縁ゲート型電界効果トランジスタであり、
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン端子の電圧を監視して該ドレイン端子の電圧を検出することができない異常状態を検知可能な検知回路と、
前記検知回路が前記異常状態になったことを検知したことに応じて起動され所定時間を計時するタイマー回路と、
を備え、前記検知回路が前記異常状態を検知しかつ前記タイマー回路によって所定時間が経過した場合に、外部へ異常を示す検知信号を出力するように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記トランスの二次側に、二次側の出力電圧に応じた信号を前記一次側制御回路へ送信可能な信号送信手段と、前記信号送信手段と直列に接続され該信号送信手段に流れる電流を制御可能な電流制御手段と、が設けられ、
前記電流制御手段は、前記二次側制御回路から出力される前記検知信号によって前記信号送信手段に流れる電流を変化させ、前記一次側制御回路は、前記信号送信手段により送信された信号の変化を検知して前記主スイッチング素子のオン、オフ制御を停止するように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記トランスの二次側コイルの端子と二次側で整流、平滑された電圧を出力する電圧出力端子との間に、整流、平滑された電圧を供給／遮断可能なスイッチ手段が設けられ、
前記スイッチ手段は、前記二次側制御回路から出力される前記検知信号によってオン、オフ制御されるように構成されていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項４】
前記検知回路は、前記同期整流用スイッチング素子のドレイン端子の電圧を分圧する分圧手段と、該分圧手段より分圧された電圧と所定の電位の参照電圧とを比較して前記異常状態を判定する判定回路と、該判定回路の出力信号と前記タイマー回路の出力信号とを入力とする論理積回路と、を備え、
前記タイマー回路は、前記異常状態が発生したと前記判定回路が判定したことに応じて計時動作を開始するように構成されていることを特徴とする請求項１〜３のいずれかに記載のスイッチング電源装置。
【請求項５】
前記分圧手段は、前記同期整流用スイッチング素子のドレイン端子の電圧が入力される電圧モニタ端子と接地点との間に接続された抵抗素子により構成され、
前記電圧モニタ端子と接地点との間に前記抵抗素子と直列に接続されたトランジスタを有するクランプ回路を備えていることを特徴とする請求項４に記載のスイッチング電源装置。
【請求項６】
前記二次側制御回路が、１個の半導体チップ上に半導体集積回路としてまたは１つのパッケージ内に実装された半導体装置として構成されていることを特徴とする請求項１〜５のいずれかに記載のスイッチング電源装置。
【請求項７】
請求項１に記載のスイッチング電源装置と、前記トランスの二次側の出力端子に接続されたＵＳＢ規格のＴｙｐｅ−Ｃプラグと、前記Ｔｙｐｅ−Ｃプラグを制御するコントローラと、前記トランスの二次側コイルの端子と前記Ｔｙｐｅ−Ｃプラグの電源端子との間に接続されたスイッチ手段と、を備え、
前記二次側制御回路から出力される前記検知信号が前記コントローラへ供給され、前記コントローラは前記検知信号に応じて前記スイッチ手段を制御するように構成されていることを特徴とする直流電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換用のトランスを備えたスイッチング制御方式の直流電源装置に関し、例えばトランスの二次側に同期整流スイッチを設けた絶縁型ＤＣ−ＤＣコンバータに利用して有効な技術に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の１つとして、トランスの一次側コイルに間欠的に電流を流すためのスイッチング素子としてのＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）および該素子をオン、オフ制御する制御回路（ＩＣ）を備え、一次側コイルに電流を流すことで二次側コイルに誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置（絶縁型ＤＣ−ＤＣコンバータ）がある。
【０００３】
ところで、二次側回路に整流用ダイオードを用いた絶縁型ＤＣ−ＤＣコンバータにおいては、整流用ダイオードにおける損失が大きく効率を低下させる原因となる。そこで、例えば特許文献１に記載されているように、二次側回路の整流用ダイオードの代わりに同期整流用のスイッチング素子（ＭＯＳトランジスタ）を設けるとともに、二次側制御回路によって二次側スイッチング素子の端子電圧（ソース−ドレイン間電圧）を検出し、一次側回路のスイッチング素子のオンタイミングに同期して二次側スイッチング素子をターンオン制御することによって、整流素子における損失を減らし高効率化を図るようにした技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２７８７１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている発明を含め従来のスイッチング制御方式の絶縁型電源装置においては、断線等により二次側スイッチング素子の端子電圧（ドレイン電圧）を検出することができない状態が発生した場合、二次側スイッチング素子としてのＭＯＳトランジスタに寄生するボディダイオードを通して電流が流れることで、二次側の出力電圧がなくなるという事態が発生するのを回避することができる。
【０００６】
しかしながら、従来の絶縁型電源装置にあっては、はんだの接続不良や装置への衝撃の発生によって、二次側スイッチング素子としてのＭＯＳトランジスタのドレイン端子から配線が外れる事故（ドレインオープン）が発生すると、それによって二次側制御回路から二次側スイッチング素子のオン、オフ制御信号が出力されなくなる。そのため、ボディダイオードを通して電流が流れる状態が続き、その電流によって素子が発熱したり、電源装置の電圧変換効率が低下するといった課題がある。そこで、ドレインオープンが発生した時には、装置の動作を停止することが考えられるが、一次側と二次側はトランスによって絶縁されているため、一次側の回路で二次側において発生したドレインオープンを直接検出して装置の動作を停止することもできない。
【０００７】
この発明は上記のような背景の下になされたもので、その目的とするところは、電圧変換用のトランスおよび二次側に同期整流素子を備えたスイッチング電源装置において、二次側の同期整流素子に端子電圧の検出不能状態が発生した場合にそのことを二次側で検知して、異常報知もしくは電源装置を停止して同期整流素子における損失や発熱の発生を抑えることができるようにすることにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明は、
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用スイッチング素子と、該同期整流用スイッチング素子をオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記同期整流用スイッチング素子は絶縁ゲート型電界効果トランジスタであり、
前記二次側制御回路は、
前記同期整流用スイッチング素子のドレイン端子の電圧を監視して該ドレイン端子の電圧を検出することができない異常状態を検知可能な検知回路と、
前記検知回路が前記異常状態になったことを検知したことに応じて起動され所定時間を計時するタイマー回路と、
を備え、前記検知回路が前記異常状態を検知しかつ前記タイマー回路によって所定時間が経過した場合に、外部へ異常を示す検知信号を出力するように構成したものである。
【０００９】
上記した手段によれば、同期整流用スイッチング素子のドレイン端子の電圧を検出することができない異常状態を検知した場合に、外部へ異常を示す検知信号が出力されるため、二次側制御回路から同期整流用スイッチング素子のオン、オフ制御信号が出力されなくなって同期整流用スイッチング素子のボディダイオードを通して電流が流れて損失が発生するのを回避する制御を行うことで、電力効率を高めることができるようになる。また、異常状態を検知しかつタイマー回路によって所定時間が経過した場合に外部へ異常を示す検知信号が出力されるため、バースト動作をする電源装置において、タイマーによる計時時間をバースト動作の周期よりも長くなるように設定しておくことで、誤ってバースト動作を異常状態として検知してしまうのを回避することができる。
【００１０】
また、望ましくは、前記トランスの二次側に、二次側の出力電圧に応じた信号を前記一次側制御回路へ送信可能な信号送信手段と、前記信号送信手段と直列に接続され該信号送信手段に流れる電流を制御可能な電流制御手段と、が設けられ、
前記電流制御手段は、前記二次側制御回路から出力される前記検知信号によって前記信号送信手段に流れる電流を変化させ、前記一次側制御回路は、前記信号送信手段により送信された信号の変化を検知して前記主スイッチング素子のオン、オフ制御を停止するように構成する。
かかる構成によれば、同期整流用スイッチング素子のドレイン端子の電圧を検出することができない異常状態が発生すると、一次側制御回路へ異常状態の発生を知らせ一次側の主スイッチング素子のオン、オフ制御を停止することで、二次側の同期整流用スイッチング素子のボディダイオードを通して電流が流れて発熱したり損失が発生したりするのを回避することができる。
【００１１】
さらに、望ましくは、前記トランスの二次側コイルの端子と二次側で整流、平滑された電圧を出力する電圧出力端子との間に、整流、平滑された電圧を供給／遮断可能なスイッチ手段が設けられ、
前記スイッチ手段は、前記二次側制御回路から出力される前記検知信号によってオン、オフ制御されるように構成する。
かかる構成によれば、同期整流用スイッチング素子のドレイン端子の電圧を検出することができない異常状態が発生すると、二次側制御回路から出力される検知信号によって、負荷へ供給される電流が遮断されるため、二次側の同期整流用スイッチング素子のボディダイオードを通して多くの電流が流れて発熱したり損失が発生したりするのを回避することができる。
【００１２】
また、望ましくは、前記検知回路は、前記同期整流用スイッチング素子のドレイン端子の電圧を分圧する分圧手段と、該分圧手段より分圧された電圧と所定の電位の参照電圧とを比較して前記異常状態を判定する判定回路と、該判定回路の出力信号と前記タイマー回路の出力信号とを入力とする論理積回路と、を備え、
前記タイマー回路は、前記異常状態が発生したと前記判定回路が判定したことに応じて計時動作を開始するように構成する。
これにより、比較的簡単で規模の小さな回路によって、同期整流用スイッチング素子のドレイン端子の電圧を検出することができない異常状態が発生したことを検知することができる。
【００１３】
さらに、望ましくは、前記分圧手段は、前記同期整流用スイッチング素子のドレイン端子の電圧が入力される電圧モニタ端子と接地点との間に接続された抵抗素子により構成され、
前記電圧モニタ端子と接地点との間に前記抵抗素子と直列に接続されたトランジスタを有するクランプ回路を備えているように構成する。
かかる構成によれば、同期整流用スイッチング素子のドレイン電圧が数１０〜１００Ｖ以上まで上昇することがある電源装置において、ドレイン電圧が入力される端子の電位をクランプすることができ、それによって二次側制御回路を構成する素子に高電圧が印加されて破損に至るのを回避することができる。また、二次側制御回路がＩＣ（半導体集積回路）で構成される場合に、ＩＣの内部素子として高耐圧の素子を使用する必要がなくなる。
【００１４】
さらに、上記のような構成を有するスイッチング電源装置と、トランスの二次側の出力端子に接続されたＵＳＢ規格のＴｙｐｅ−Ｃプラグと、前記Ｔｙｐｅ−Ｃプラグを制御するコントローラと、前記トランスの二次側コイルの端子と前記Ｔｙｐｅ−Ｃプラグの電源端子との間に接続されたスイッチ手段と、を備え、
前記二次側制御回路から出力される前記検知信号が前記コントローラへ供給され、前記コントローラは前記検知信号に応じて前記スイッチ手段を制御するように直流電源装置を構成しても良い。 
これにより、ＵＳＢ機器や携帯機器などに電源電圧を供給したり２次電池を充電したりするのに使用することができる直流電源装置を提供することができる。
【発明の効果】
【００１５】
本発明によると、電圧変換用のトランスおよび二次側に同期整流素子を備えたスイッチング制御方式の電源装置において、二次側の同期整流素子に端子電圧の検出不能状態が発生した場合にそのことを二次側で検知して、異常報知もしくは電源装置を停止して同期整流素子における損失や発熱の発生を抑えることができるという効果がある。
【図面の簡単な説明】
【００１６】
【図１】本発明を適用した同期整流方式のスイッチング電源装置の一実施形態を示す回路構成図である。
【図２】実施形態のスイッチング電源装置を構成する二次側制御回路に設けられたドレインオープン検知回路の具体例を示す回路構成図である。
【図３】実施形態のスイッチング電源装置における通常動作中にバースト動作が発生した時の二次側の同期整流用スイッチング素子（ＭＯＳトランジスタ）のドレイン電圧とドレインオープン検知回路のノードの電圧とドレインオープン検知信号の変化の様子を示す波形図である。
【図４】（Ａ），（Ｂ）は、実施形態のスイッチング電源装置を構成する二次側制御回路に設けられたドレインオープン検知回路の他の実施例を示す回路構成図である。
【図５】本発明を適用した同期整流方式のスイッチング電源装置の他の実施形態を示す回路構成図である。
【図６】実施形態のスイッチング電源装置をＵＳＢ  Ｔｙｐｅ-Ｃプラグを有する直流電源装置に適用した場合のシステム構成例を示す回路構成図である
【発明を実施するための形態】
【００１７】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した同期整流方式のスイッチング電源装置の一実施形態を示す。
この実施形態におけるスイッチング電源装置は、一次側コイルＬｐと二次側コイルＬｓおよび補助巻線Ｌａを有する電圧変換用のトランス１０を備え、該トランス１０の一次側にＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷおよびその制御回路（一次側制御回路）１１を設け、二次側にＭＯＳトランジスタＳ１およびその制御回路（二次側制御回路）２０を設けた絶縁型ＤＣ−ＤＣコンバータとして構成されている。トランス１０には二次側コイルＬｓの極性が一次側コイルＬｐと逆極性のものが使用されており、フライバックコンバータとして動作するように構成されている。
【００１８】
一次側のスイッチング素子ＳＷはトランス１０の一次側コイルＬｐと直列に接続され、一次側制御回路１１および二次側制御回路２０は、各々１個の半導体チップ上に半導体集積回路（ＩＣ）として、または１つのパッケージ内に実装された半導体装置として構成されている。トランス１０の補助巻線Ｌａの端子間にはダイオードＤ１とコンデンサＣ１とが直列に接続され、補助巻線Ｌａに誘起された電圧をダイオードＤ１で整流しコンデンサＣ１で平滑することで、一次側制御回路１１の電源電圧ＶCC1を生成して一次側制御回路１１に供給する。
また、この実施例のＤＣ−ＤＣコンバータにおいては、一次側制御回路１１に接続され二次側の回路からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路１１はフィードバック信号に応じてスイッチング素子ＳＷのスイッチング周波数またはデューティ比を変化させて、負荷の変動に対応するように構成されている。
【００１９】
一方、トランス１０の二次側には、二次側コイルＬｓの一方の端子と出力端子ＯＵＴ２との間に接続された同期整流用ＭＯＳトランジスタＳ１と、二次側で生成された電圧を電源電圧とし同期整流用ＭＯＳトランジスタＳ１のソース・ドレイン電圧を検出してトランジスタＳ１のオン、オフ制御信号を生成する二次側制御回路２０と、出力端子ＯＵＴ１−ＯＵＴ２間に接続され出力電圧ＶＯＵＴを安定化させる平滑コンデンサＣ２と、を備える。なお、出力端子ＯＵＴ１−ＯＵＴ２間に接続された可変抵抗ＬＤは、負荷を表わしている。
【００２０】
出力端子ＯＵＴ１には二次側制御回路２０の電源端子ＶＤＤが接続されており、出力電圧ＶＯＵＴが二次側制御回路２０に電源電圧ＶCC2として供給される。
また、出力端子ＯＵＴ１−ＯＵＴ２間に接続されたフィードバック用のフォトダイオードＰＤおよび該フォトダイオードＰＤと直列に接続され出力電圧ＶＯＵＴの電位に応じた電流を流すシャントレギュレータＳＲを備え、フォトダイオードＰＤおよびシャントレギュレータＳＲと直列をなすようにスイッチ用のＭＯＳトランジスタＳ２が接続されている。
【００２１】
出力端子ＯＵＴ１−ＯＵＴ２間には分圧用の抵抗Ｒ１，Ｒ２が接続されており、該抵抗Ｒ１，Ｒ２の抵抗比で出力電圧ＶＯＵＴを分圧した電圧がシャントレギュレータＳＲに印加されることで、シャントレギュレータＳＲは出力電圧ＶＯＵＴのレベルに比例した電流をフォトダイオードＰＤに流すように構成されている。
また、二次側のフォトダイオードＰＤと一次側のフォトトランジスタＰＴは、絶縁型信号伝達手段としてのフォトインタラプタを構成しており、二次側のフォトダイオードＰＤから発せられた光が一次側のフォトトランジスタＰＴにより受光用されて光の強度に応じたフィードバック信号が生成され、一次側制御回路１１はこのフィードバック信号に応じてスイッチング素子ＳＷを制御する。
【００２２】
二次側制御回路２０は、二次側スイッチング素子としての同期整流用ＭＯＳトランジスタＳ１のドレイン端子に抵抗Ｒ３を介して一端が接続された配線の他端が接続される外部端子（電圧モニタ端子）Ｐ１の電圧を監視し、所定のタイミングで同期整流用のＭＯＳトランジスタＳ１をオンまたはオフさせる制御信号を生成して、外部端子Ｐ２を介してトランジスタＳ１のゲート端子へ出力するスイッチング制御回路２１を備える。
【００２３】
さらに、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ１のドレイン端子から配線が外れた状態（ドレインオープン）を検知し検知信号ＤＴを出力するドレインオープン検知回路２２を備えており、出力されたドレインオープン検知信号ＤＴはフォトダイオードＰＤと直列に接続されたスイッチ用のＭＯＳトランジスタＳ２のゲート端子に供給され、ドレインオープンを検知するとこのトランジスタＳ２をオフ状態に制御する。
そして、スイッチ用のＭＯＳトランジスタＳ２がオフされると、フォトダイオードＰＤに電流が流れなくなり、一次側のフォトトランジスタＰＴへ入力される光がなくなるため、一次側制御回路１１はドレインオープンが発生したことを検知し、例えばスイッチング素子ＳＷのオン、オフ制御を停止することで、電源装置の動作を停止するように構成されている。
【００２４】
次に、図２を用いて上記のような機能を有する二次側制御回路２０のドレインオープン検知回路の具体例について説明する。
ドレインオープン検知回路２２の第１の実施例は、図２に示されているように、同期整流用ＭＯＳトランジスタＳ１のドレイン端子に抵抗Ｒ３を介して一端が接続された配線の他端が接続されるＩＣの外部端子Ｐ１と接地点との間に接続されたプルダウン抵抗Ｒ４と、抵抗Ｒ３とＲ４との接続ノードＮ１に反転入力端子（−）が接続された電圧比較回路としてのコンパレータＣＭＰと、コンパレータＣＭＰの出力の変化タイミングで起動されて所定時間を計時するタイマー回路ＴＭＲと、コンパレータＣＭＰおよびタイマー回路ＴＭＲの出力を入力とするＡＮＤゲートＧ１と、ＡＮＤゲートＧ１の出力信号をチップ外部へ出力する外部端子Ｐ３とを備えるようにしたものである。
【００２５】
上記コンパレータＣＭＰの非反転入力端子（＋）に印加される参照電圧Ｖrefは、比較的接地電位に近い値に設定されている。また、この実施例のドレインオープン検知回路２２は、正常な状態では抵抗Ｒ３，Ｒ４に電流が流れることで接続ノードＮ１の電位がＶrefよりも高くなっており、コンパレータＣＭＰの出力がロウレベルに固定されている。
一方、同期整流用のＭＯＳトランジスタＳ１のドレイン端子から配線が外れた状態（ドレインオープン）が発生すると、抵抗Ｒ３，Ｒ４に電流が流れなくなり、プルダウン抵抗Ｒ４によって接続ノードＮ１の電位が接地電位に引き下げられる。
【００２６】
すると、コンパレータＣＭＰの出力がハイレベルに変化するとともに、タイマー回路ＴＭＲが起動され、所定時間経過するとタイマー回路ＴＭＲの出力がハイレベルに変化して、ＡＮＤゲートＧ１から外部端子Ｐ３へハイレベルの検知信号ＤＴが出力される。
これによって、スイッチＭＯＳトランジスタＳ２がオフされるため、フォトダイオードＰＤに電流が流れなくなり、一次側のフォトトランジスタＰＴへ入力される光がなくなる（減少する）ため、一次側制御回路１１は二次側回路でドレインオープンが発生したことを検知することができる。
【００２７】
なお、上記プルダウン抵抗Ｒ４には、同期整流用のＭＯＳトランジスタＳ１のオン抵抗に比べて十分に抵抗値の大きなものが使用されており、これにより通常動作時すなわち同期整流用ＭＯＳトランジスタＳ１の導通時の二次側制御回路２０の挙動に影響を与えることがないようになっている。
また、上記タイマー回路ＴＭＲの計時時間Ｔａは、無負荷もしくは軽負荷時の一次側制御回路１１によるバースト動作などによってスイッチング素子ＳＷのオン、オフ制御が停止する期間Ｔｂ（数ｍ秒〜数秒）よりも長い時間（Ｔａ＞Ｔｂ）となるように設定されている。これにより、無負荷もしくは軽負荷時に一次側でバースト動作が実行されたとしても、ドレインオープン検知回路２２が誤ってドレインオープンであると判断するのを防止することができる。
【００２８】
なお、図１におけるフォトダイオードＰＤと直列をなすスイッチ用のＭＯＳトランジスタＳ２の代わりに、図５に示すように、負荷ＬＤと直列に電流スイッチ用のＭＯＳトランジスタＳ３を設け、ＡＮＤゲートＧ１から出力された検知信号をこのトランジスタのゲート端子に供給して、ドレインオープン検知回路２２が同期整流用ＭＯＳトランジスタＳ１のドレインオープンを検知すると電流スイッチ用のＭＯＳトランジスタをオフさせて負荷ＬＤに供給される電流を遮断するように構成しても良い。これにより、同期整流用ＭＯＳトランジスタＳ１のボディダイオードに電流が流れて発熱するのを抑制することができる。
【００２９】
図３には、実施形態のスイッチング電源装置において通常動作中に一次側でバースト動作が発生した時の二次側の同期整流用ＭＯＳトランジスタＳ１のドレイン電圧と、ドレインオープン検知回路２２のノードＮ１の電圧と、ドレインオープン検知信号ＤＴの変化の様子を示す波形が示されている。なお、図３において、検出回路ノードＮ１の電位とドレインオープン検出信号の実線部はドレイン配線に問題が無い場合の波形で、破線部はドレインオープンが発生したときの波形の一例を示す。
【００３０】
図３に示すように、タイミングｔ１で軽負荷状態へ移行したとすると、一次側制御回路１１へのフィードバック信号が変化して一次側制御回路１１が軽負荷を検知してバースト動作を実行する。すると、同期整流用のＭＯＳトランジスタＳ１のドレイン電圧の変化周期が長くなる。ただし、このときドレインオープン検知回路２２から出力される検知信号ＤＴは、実線で示すように、ロウレベルのままである。
これに対し、例えば図３のタイミングｔ２でドレインオープンが発生したとすると、破線で示すように、ドレインオープン検知回路２２のノードＮ１の電圧がロウレベルに張り付く。そして、ドレインオープン検知回路２２がこれを検知してタイマー回路ＴＭＲが起動し、所定の計時時間Ｔａの後に検知信号ＤＴが破線のように、異常が発生したことを示すハイレベルに変化する（ｔ３）。
【００３１】
次に、ドレインオープン検知回路２２の第２の実施例について説明する。
ドレインオープン検知回路２２の第２の実施例は、図４（Ａ）に示されているように、図２におけるプルダウン抵抗Ｒ４の代わりに定電流源ＣＣＳを設けたものである。具体的には、電源電圧ＶCC2を供給するラインと外部端子Ｐ１に接続されたノードＮ１’との間に定電流源ＣＣＳが接続され、そのノードＮ１’にコンパレータＣＭＰ’の非反転入力端子が接続されている。ドレインオープン検知回路２２の他の構成は、図２のものと同じである。定電流源ＣＣＳの代わりに、プルアップ抵抗を使用しても良い。
【００３２】
この第２の実施例のドレインオープン検知回路２２においては、同期整流用のＭＯＳトランジスタＳ１のドレイン端子から配線が外れた状態（ドレインオープン）が発生すると、抵抗Ｒ３に電流が流れなくなり、定電流源ＣＣＳによって接続ノードＮ１’の電位が電源電圧ＶCC2まで引き上げられる。すると、コンパレータＣＭＰ’の出力がハイレベルに変化するとともにタイマー回路ＴＭＲが起動され、所定時間経過するとタイマー回路ＴＭＲの出力がハイレベルに変化してＡＮＤゲートＧ１から外部端子Ｐ３へハイレベルの検知信号が出力される。
【００３３】
また、第２の実施例においては、フォトダイオードＰＤと直列をなすスイッチ用のＭＯＳトランジスタＳ２（図１参照）の代わりに、図５に示すように、負荷ＬＤと直列に電流スイッチ用のＭＯＳトランジスタＳ３が設けられ、ドレインオープン検知回路２２が同期整流用ＭＯＳトランジスタＳ１のドレインオープンを検知すると電流スイッチ用のＭＯＳトランジスタＳ３をオフさせて負荷ＬＤに供給される電流を遮断するように構成されている。これにより、同期整流用ＭＯＳトランジスタＳ１のボディダイオードに電流が流れて発熱するのを抑制することができる。
なお、負荷ＬＤと直列に電流スイッチ用のＭＯＳトランジスタＳ３を設ける代わりに、図１と同様、フォトダイオードＰＤと直列をなすスイッチ用のＭＯＳトランジスタＳ２を設けて一次側制御回路１１へドレインオープンが発生したことを知らせて動作を停止させるようにしても良い。
【００３４】
次に、ドレインオープン検知回路２２の第３の実施例について説明する。
ドレインオープン検知回路２２の第３の実施例は、同期整流用ＭＯＳトランジスタＳ１のドレイン端子に抵抗Ｒ３を介して一端が接続された配線の他端が接続されるＩＣの外部端子Ｐ１の電位をクランプするクランプ回路２３を設けたものである。
具体的には、図４（Ｂ）に示されているように、図２における直列形態の抵抗Ｒ３とＲ４との間にＭＯＳトランジスタＱｃが設けられているとともに、該ＭＯＳトランジスタＱｃのゲート端子に定電圧回路２３ａによって生成された定電圧Ｖｃが印加され、ＱｃとＲ５との接続ノードＮ１”にコンパレータＣＭＰの反転入力端子が接続されている。電源装置の構成によっては、同期整流用ＭＯＳトランジスタＳ１のドレイン電圧のピークが数１０〜数１００Ｖまで上昇することがあるが、クランプ回路２３を設けることによって、二次側のＩＣ内の電圧の変動を抑制することができる。
【００３５】
ドレインオープン検知回路２２の他の構成は、図２のものと同じであり、同期整流用のＭＯＳトランジスタＳ１のドレイン端子から配線が外れた状態（ドレインオープン）が発生すると、抵抗Ｒ３，Ｒ４に電流が流れなくなり、プルダウン抵抗Ｒ４によって接続ノードＮ１の電位が接地電位に引き下げられ、所定時間経過するとＡＮＤゲートＧ１からハイレベルの検知信号が出力される。
これによって、スイッチＭＯＳトランジスタＳ２がオフされ、フォトダイオードＰＤに電流が流れなくなり、一次側のフォトトランジスタＰＴへ入力される光がなくなるため、一次側制御回路１１はドレインオープンが発生したことを検知することができる。
なお、この実施例においても、図１に示すフォトダイオードＰＤと直列をなすスイッチ用のＭＯＳトランジスタＳ２の代わりに、図５のように、負荷ＬＤと直列に電流スイッチ用のＭＯＳトランジスタＳ３を設けてドレインオープンが発生した際に負荷へ流れる電流を遮断するようにしても良い。
【００３６】
次に、本発明の第２の実施形態について、図６を用いて説明する。
図６の実施形態は、電源装置の負荷回路としてＵＳＢ（Universal Serial Bus）規格の電力供給装置４０が接続されているシステムに適用したものが示されている。なお、図６においては、一次側回路は第１の実施形態（図１）のものと同じであるので、紙面の都合上、一次側回路の図示を省略している。
電力供給装置４０は、ＵＳＢ規格で規定されている４つの端子ＶＢＵＳ，ＣＣ１，ＣＣ２，ＧＮＤを有するＴｙｐｅ−Ｃプラグ４１と、該プラグ４１の端子ＣＣ１，ＣＣ２に接続されているＵＳＢ-ＰＤ（Power Delivery）仕様のコントローラ４２とを備える。
【００３７】
なお、ＵＳＢ-ＰＤ仕様は、従来のケーブルやコネクタとも互換性を備え、ＵＳＢ２．０やＵＳＢ３．１、ＵＳＢバッテリー充電規格ＢＣ１．２とも共存する独立した規格であり、この規格では、電圧５Ｖ〜１２Ｖ〜２０Ｖ、電流１．５Ａ〜２Ａ〜３Ａ〜５Ａの範囲内で、充電電流・電圧を選択可能であり、１０Ｗ・１８Ｗ・３６Ｗ・６５Ｗ・最大１００ＷまでＵＳＢ充電・給電可能である。
【００３８】
本実施形態の電源装置においては、トランス１０の二次側コイルの中点（第１コイルＬｓ１と第２コイルＬｓ２との接続ノード）Ｎｃに、Ｔｙｐｅ−Ｃプラグ４１の端子ＶＢＵＳがスイッチ用ＭＯＳトランジスタＳ３を介して接続されている。そして、このＭＯＳトランジスタＳ３のゲート端子がＵＳＢ-ＰＤコントローラ４２によってオン、オフ制御されるように構成されている。なお、第１コイルＬｓ１は、二次側制御回路２０へ電源電圧を供給するための補助巻き線である。
同期整流用ＭＯＳトランジスタＳ１は一方の第２コイルＬｓ２と直列に接続され、第１コイルＬｓ１側には整流用ダイオードＤ２とバイポーラ・トランジスタＴｒおよび同期整流用ＭＯＳトランジスタＳ１のドレイン電圧を入力としＴｒをオンさせるベース駆動回路２４が設けられている。
【００３９】
二次側制御回路２０には、第１の実施形態における二次側制御回路と同様にドレインオープン検知回路２２が設けられている。本実施形態では、二次側制御回路２０内のドレインオープン検知回路２２から出力されるドレインオープン検知信号が、フラグ信号ＦとしてＵＳＢ-ＰＤコントローラ４２へ供給され、ＵＳＢ-ＰＤコントローラ４２はこのフラグ信号Ｆを受けると、保護機能が作動してスイッチ用ＭＯＳトランジスタＳ３をオフさせるように構成されている。これにより、Ｔｙｐｅ−Ｃプラグ４１に接続されている機器や回路への電流出力を停止させ、同期整流用ＭＯＳトランジスタＳ１のボディダイオードを流れる電流を抑制し、同期整流用ＭＯＳトランジスタＳ１の発熱や損失を削減できる。
【００４０】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば前記実施形態では、フォトダイオードＰＤと直列に接続され出力電圧ＶＯＵＴの電位に応じた電流を流す回路としてシャントレギュレータＳＲを使用しているが、フォトダイオードＰＤと直列に接続されたトランジスタと、分圧抵抗Ｒ１，Ｒ２により分圧された電圧を入力とし分圧電圧と参照電圧の電位差に応じた電圧を出力して前記トランジスタを制御する誤差アンプとで構成するようにしてもよい。
【００４１】
また、前記実施形態では、一次側回路へ出力のフィードバック信号を送信するためのフォトダイオードＰＤと直列に接続されたスイッチ用ＭＯＳトランジスタＳ２を設けて、同期整流用ＭＯＳトランジスタＳ１のドレインオープンの検知信号を送るようにしているが、上記フィードバック信号を送信するためのフォトダイオードとは別に、二次側回路から一次側回路へイネーブル信号を送信する機能を有する電源装置があるので、そのような電源装置においてはイネーブル信号に重畳してドレインオープン検知信号を送信するように構成してもよい。また、ドレインオープン検知信号を送信する専用のフォトダイオードとフォトトランジスタを設けるようにしても良い。
【００４２】
また、上記実施形態で説明したドレインオープンの検知方式は、図１のフライバックコンバータに限るものでは無く、異なる電源方式にも適用可能である。
例えば、フォワードコンバータやハーフブリッジコンバータなど、二次側に整流素子が複数存在し、これらの整流素子に同期整流用ＭＯＳトランジスタを使用する場合においても、各ＭＯＳトランジスタに対して適用してドレインオープンを検知することが可能である。
【符号の説明】
【００４３】
１０……トランス、１１……一次側制御回路、２０……二次側制御回路、２１……スイッチング制御回路、２２……ドレインオープン検知回路、２３……クランプ回路、２４……ベース駆動回路、Ｓ１……同期整流用ＭＯＳトランジスタ、ＳＲ……シャントレギュレータ、４１……Ｔｙｐｅ−Ｃプラグ、４２……ＵＳＢ-ＰＤコントローラ
【図１】
2019129549.tif 000003
【図２】
2019129549.tif 000004
【図３】
2019129549.tif 000005
【図４】
2019129549.tif 000006
【図５】
2019129549.tif 000007
【図６】
2019129549.tif 000008
【手続補正書】
【提出日】平成30年11月19日(2018.11.19)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正の内容】
【図１】
2019129549.tif 000009
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2019129549.tif 000010