(57)【要約】【課題】ＳＴＩ構造の端部のエッチング残渣の発生を抑制する半導体装置の製造方法を提供する。【解決手段】実施形態の半導体装置の製造方法は、半導体基板の上にパターニングされた第１の絶縁膜を形成する工程と、第１の絶縁膜をマスクに半導体基板にトレンチを形成する工程と、トレンチの中、及び、第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、第１の絶縁膜の上の第２の絶縁膜をＣＭＰ法により除去する工程と、第１の絶縁膜の一部を除去する工程と、第２の絶縁膜の一部を等方性エッチングにより除去する工程と、第１の絶縁膜の残部を除去する工程と、を備える。【選択図】図５
2019169581.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上にパターニングされた第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をマスクに前記半導体基板にトレンチを形成する工程と、
前記トレンチの中、及び、前記第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、
前記第１の絶縁膜の上の前記第２の絶縁膜をＣＭＰ法により除去する工程と、
前記第１の絶縁膜の一部を除去する工程と、
前記第２の絶縁膜の一部を等方性エッチングにより除去する工程と、
前記第１の絶縁膜の残部を除去する工程と、
を備える半導体装置の製造方法。
【請求項２】
前記第１の絶縁膜の一部を除去する工程において、前記第１の絶縁膜の膜厚の２分の１以上４分の３以下を残存させる請求項１記載の半導体装置の製造方法。
【請求項３】
前記第２の絶縁膜の一部を等方性エッチングにより除去する工程において、前記トレンチの中に残存する前記第２の絶縁膜の少なくとも一部の厚さが、前記トレンチの深さより厚い請求項１又は請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１の絶縁膜は窒化シリコンであり、前記第２の絶縁膜は酸化シリコンである請求項１ないし請求項３いずれか一項記載の半導体装置の製造方法。
【請求項５】
半導体基板の上にパターニングされた第１の絶縁膜を形成する工程と、
前記第１の絶縁膜をマスクに前記半導体基板にトレンチを形成する工程と、
前記トレンチの中、及び、前記第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、
前記第２の絶縁膜の上に第３の絶縁膜を堆積する工程と、
前記第１の絶縁膜の上の前記第２の絶縁膜及び前記第３の絶縁膜をＣＭＰ法により除去する工程と、
前記第２の絶縁膜の一部及び前記第３の絶縁膜の一部を等方性エッチングにより除去する工程と、
前記第１の絶縁膜を除去する工程と、を備え、
前記等方性エッチングの際の前記第３の絶縁膜のエッチングレートが前記第２の絶縁膜のエッチングレートよりも小さい半導体装置の製造方法。
【請求項６】
前記第３の絶縁膜の堆積膜厚は、前記第２の絶縁膜の堆積膜厚よりも厚い請求項５記載の半導体装置の製造方法。
【請求項７】
前記第２の絶縁膜の一部及び前記第３の絶縁膜の一部を前記等方性エッチングにより除去する工程において、前記トレンチの中に残存する前記第２の絶縁膜及び前記第３の絶縁膜の少なくとも一部の厚さが、前記トレンチの深さより厚い請求項５又は請求項６記載の半導体装置の製造方法。
【請求項８】
前記第１の絶縁膜は窒化シリコンであり、前記第２の絶縁膜及び前記第３の絶縁膜は酸化シリコンである請求項５ないし請求項７いずれか一項記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体基板に形成された素子の間を電気的に分離するために、素子分離領域が形成される。素子分離領域の一つとして、半導体基板に形成されたトレンチ内に絶縁膜を埋め込むＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）構造がある。ＳＴＩ構造の端部に、配線をパターニングした際のエッチング残渣が発生し、例えば、配線間のショートを引き起こすという問題がある
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−２１６５８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、ＳＴＩ構造の端部のエッチング残渣の発生を抑制する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の一態様の半導体装置の製造方法は、半導体基板の上にパターニングされた第１の絶縁膜を形成する工程と、前記第１の絶縁膜をマスクに前記半導体基板にトレンチを形成する工程と、前記トレンチの中、及び、前記第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、前記第１の絶縁膜の上の前記第２の絶縁膜をＣＭＰ法により除去する工程と、前記第１の絶縁膜の一部を除去する工程と、前記第２の絶縁膜の一部を等方性エッチングにより除去する工程と、前記第１の絶縁膜の残部を除去する工程と、を備える。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図２】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図３】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図４】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図５】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図６】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図７】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図８】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図９】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図１０】第１の実施形態の半導体装置の製造方法を示す模式断面図。
【図１１】比較形態の半導体装置の製造方法を示す模式断面図。
【図１２】比較形態の半導体装置の製造方法を示す模式断面図。
【図１３】比較形態の半導体装置の製造方法を示す模式断面図。
【図１４】比較形態の半導体装置の製造方法を示す模式断面図。
【図１５】比較形態の半導体装置の製造方法を示す模式断面図。
【図１６】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図１７】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図１８】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図１９】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図２０】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図２１】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図２２】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図２３】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図２４】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【図２５】第２の実施形態の半導体装置の製造方法を示す模式断面図。
【発明を実施するための形態】
【０００７】
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
【０００８】
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
【０００９】
（第１の実施形態）
第１の実施形態の半導体装置の製造方法は、半導体基板の上にパターニングされた第１の絶縁膜を形成する工程と、第１の絶縁膜をマスクに半導体基板にトレンチを形成する工程と、トレンチの中、及び、第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、第１の絶縁膜の上の第２の絶縁膜をＣＭＰ法により除去する工程と、第１の絶縁膜の一部を除去する工程と、第２の絶縁膜の一部を等方性エッチングにより除去する工程と、第１の絶縁膜の残部を除去する工程と、を備える。
【００１０】
第１の実施形態の半導体装置の製造方法は、ＳＴＩ構造を有する素子分離領域を備える半導体装置の製造方法である。以下、等方性エッチングがウェットエッチングである場合を例に説明する。
【００１１】
図１、図２、図３、図４、図５、図６、図７、図８、図９、図１０は、第１の実施形態の半導体装置の製造方法を示す模式断面図である。
【００１２】
最初に、単結晶シリコン基板１０を準備する。単結晶シリコン基板１０は、半導体基板の一例である。
【００１３】
次に、単結晶シリコン基板１０の表面に窒化シリコン膜１２を堆積する。窒化シリコン膜１２は、第１の絶縁膜の一例である。
【００１４】
窒化シリコン膜１２は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法）により堆積する。窒化シリコン膜１２の膜厚は、例えば、１００ｎｍ以上１０００ｎｍ以下である。
【００１５】
次に、窒化シリコン膜１２をパターニングする（図１）。窒化シリコン膜１２は、例えば、リソグラフィ法及びＲＩＥ法（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ法）を用いてパターニングされる。
【００１６】
次に、パターニングされた窒化シリコン膜１２をマスクに、単結晶シリコン基板１０にトレンチ１４を形成する（図２）。トレンチ１４は、例えば、ＲＩＥ法により形成される。トレンチ１４の深さは、例えば、１μｍ以上２μｍ以下である。
【００１７】
次に、トレンチ１４の中及び窒化シリコン膜１２の上に、酸化シリコン膜１６を堆積する（図３）。酸化シリコン膜１６は、第２の絶縁膜の一例である。酸化シリコン膜１６は、例えば、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）−ＣＶＤ法により堆積する。
【００１８】
次に、窒化シリコン膜１２の上の酸化シリコン膜１６をＣＭＰ法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ法）により除去する（図４）。酸化シリコン膜１６の表面は平坦化される。
【００１９】
次に、アニール処理を行う。アニール処理により、酸化シリコン膜１６のデンシファイを行う。アニール処理は、例えば、不活性ガス雰囲気中で８００℃以上１２００℃以下の温度で行う。
【００２０】
次に、窒化シリコン膜１２の一部を除去する（図５）。窒化シリコン膜１２は、例えば、ウェットエッチングによりエッチングする。ウェットエッチングは、例えば、熱リン酸を用いて行う。
【００２１】
窒化シリコン膜１２の一部を除去する際、窒化シリコン膜１２の膜厚（図４中のｔ１）の２分の１以上４分の３以下を残存させる（図５中のｔ２）。言い換えれば、窒化シリコン膜１２の膜厚ｔ１の４分の１以上２分の１以下をエッチングする。
【００２２】
次に、酸化シリコン膜１６の一部をウェットエッチングにより除去する（図６）。ウェットエッチングにはフッ化水素酸系の薬液を用いる。用いる薬液は、例えば、バッファードフッ酸である。バッファードフッ酸は、フッ化水素酸とフッ化アンモニウムの混合溶液である。
【００２３】
例えば、トレンチ１４の中に残存する酸化シリコン膜１６の少なくとも一部の膜厚（図６中のｔ３）が、トレンチ１４の深さ（図６中のｄ１）よりも厚くなるようウェットエッチングのエッチング量を調整する。このウェットエッチングの際、窒化シリコン膜１２の上に露出した酸化シリコン膜１６の角部がウェットエッチングにより丸められるようにエッチングが進む。
【００２４】
次に、窒化シリコン膜１２の残部を除去する（図７）。窒化シリコン膜１２は、例えば、ウェットエッチングによりエッチングする。ウェットエッチングは、例えば、熱リン酸を用いて行う。
【００２５】
次に、続くゲート酸化膜形成のための前処理を行う（図８）。前処理に、ウェットエッチングにより行う。ウェットエッチングにはフッ化水素酸系の薬液を用いる。用いる薬液は、例えば、希釈されたフッ化水素酸である。この前処理により、酸化シリコン膜１６の一部がエッチングされる。
【００２６】
次に、単結晶シリコン基板１０の上に図示しないゲート絶縁膜を形成する。次に、ゲート電極２０を堆積する（図９）。ゲート電極２０は、例えば、ＣＶＤ法により堆積する。ゲート電極２０は、導電性材料である。ゲート電極２０は、半導体、金属又は金属化合物である。
【００２７】
次に、ゲート電極２０をパターニングする（図１０）。ゲート電極２０は、例えば、リソグラフィ法及びＲＩＥ法を用いてパターニングされる。
【００２８】
以上の製造方法により、ＳＴＩ構造の上にゲート電極２０がパターニングされた半導体装置が製造される。
【００２９】
次に、第１の実施形態の作用及び効果について説明する。
【００３０】
ＳＴＩ構造の上にゲート電極のパターンを形成する場合、ＳＴＩ構造の端部に、配線をパターニングした際のエッチング残渣が発生する場合がある。エッチング残渣が発生すると、例えば、配線間のショートを引き起こすという問題がある。
【００３１】
図１１、図１２、図１３、図１４、図１５は、比較形態の半導体装置の製造方法を示す模式断面図である。
【００３２】
比較形態の半導体装置の製造方法は、第１の絶縁膜の一部を除去する工程を備えない点で、第１の実施形態の製造方法と異なる。以下、第１の実施形態の製造方法と重複する内容については一部記述を省略する。
【００３３】
窒化シリコン膜１２の上の酸化シリコン膜１６をＣＭＰ法により除去し、アニール処理を行うまでは、第１の実施形態と同様である。
【００３４】
次に、酸化シリコン膜１６の一部をウェットエッチングにより除去する（図１１）。ウェットエッチングにはフッ化水素酸系の薬液を用いる。用いる薬液は、例えば、バッファードフッ酸である。バッファードフッ酸は、フッ化水素酸とフッ化アンモニウムの混合溶液である。
【００３５】
例えば、トレンチ１４の中に残存する酸化シリコン膜１６の少なくとも一部の膜厚が、トレンチ１４の深さよりも厚くなるようウェットエッチングを調整する。
【００３６】
次に、窒化シリコン膜１２を除去する（図１２）。窒化シリコン膜１２は、例えば、ウェットエッチングによりエッチングする。ウェットエッチングは、例えば、熱リン酸を用いて行う。
【００３７】
次に、続くゲート酸化膜形成のための前処理を行う（図１３）。前処理は、ウェットエッチングにより行う。ウェットエッチングにはフッ化水素酸系の薬液を用いる。用いる薬液は、例えば、希釈されたフッ化水素酸である。この前処理により、酸化シリコン膜１６の一部がエッチングされる。
【００３８】
次に、単結晶シリコン基板１０の上に図示しないゲート絶縁膜を形成する。次に、ゲート電極２０を堆積する（図１４）。ゲート電極２０は、例えば、ＣＶＤ法により堆積する。ゲート電極２０は、導電性材料である。ゲート電極２０は、半導体、金属又は金属化合物である。
【００３９】
次に、ゲート電極２０をパターニングする（図１５）。ゲート電極２０は、例えば、リソグラフィ法及びＲＩＥ法を用いてパターニングされる。
【００４０】
ゲート電極２０をパターニングした後にＳＴＩ構造の端部に、酸化シリコン膜１６の逆テーパ形状が残る。このため、ゲート電極２０のエッチング残渣２０ａが発生する場合がある。エッチング残渣２０ａが発生すると、例えば、配線間のショートを引き起こすという問題がある。
【００４１】
第１の実施形態の半導体装置の製造方法では、窒化シリコン膜１２の一部を除去した後に、酸化シリコン膜１６の一部をウェットエッチングにより除去する（図５、図６）。このため、窒化シリコン膜１２の上に露出した酸化シリコン膜１６の角部がウェットエッチングにより丸められるようにエッチングが進む。この結果、最終的にはＳＴＩ構造の端部には、酸化シリコン膜１６の逆テーパ形状が残らない。したがって、ゲート電極２０のエッチング残渣２０ａがＳＴＩ構造の端部に残りにくくなる。よって、配線間のショートが抑制される。
【００４２】
窒化シリコン膜１２の一部を除去する際、窒化シリコン膜１２の膜厚（図４中のｔ１）の２分の１以上４分の３以下を残存させることが好ましい。残存量が上記範囲を下回ると、ＳＴＩ構造の端部の酸化シリコン膜１６のエッチング量が大きくなり、酸化シリコン膜１６の窪みが大きくなるおそれがある。この場合、窪みに配線の残渣が残るおそれが生ずる。また、残存量が上記範囲を上回ると逆テーパ形状が残る可能性がある。
【００４３】
酸化シリコン膜１６の一部をウェットエッチングにより除去する際に、トレンチ１４の中に残存する酸化シリコン膜１６の少なくとも一部の膜厚（図６中のｔ３）が、トレンチ１４の深さ（図６中のｄ１）よりも厚くなるようウェットエッチングを調整することが好ましい。これにより、ＳＴＩ構造の端部の酸化シリコン膜１６の窪みが大きくなることが抑制できる。また、トレンチ１４内に厚い絶縁膜が残るため、十分な素子分離耐圧を確保することが可能となる。
【００４４】
以上、第１の実施形態によれば、ＳＴＩ構造の端部のエッチング残渣の発生を抑制する半導体装置の製造方法が実現される。
【００４５】
（第２の実施形態）
第２の実施形態の半導体装置の製造方法は、半導体基板の上にパターニングされた第１の絶縁膜を形成する工程と、第１の絶縁膜をマスクに半導体基板にトレンチを形成する工程と、トレンチの中、及び、第１の絶縁膜の上に第２の絶縁膜を堆積する工程と、第２の絶縁膜の上に第３の絶縁膜を堆積する工程と、第１の絶縁膜の上の第２の絶縁膜及び第３の絶縁膜をＣＭＰ法により除去する工程と、第２の絶縁膜の一部及び第３の絶縁膜の一部をウェットエッチングにより除去する工程と、第１の絶縁膜を除去する工程と、を備え、ウェットエッチングの際の第３の絶縁膜のエッチングレートが第２の絶縁膜のウェットエッチングレートよりも小さい。
【００４６】
第２の実施形態の半導体装置の製造方法は、ＳＴＩ構造を有する素子分離領域を備える半導体装置の製造方法である。
【００４７】
図１６、図１７、図１８、図１９、図２０、図２１、図２２、図２３、図２４、図２５は、第２の実施形態の半導体装置の製造方法を示す模式断面図である。
【００４８】
最初に、単結晶シリコン基板１０を準備する。単結晶シリコン基板１０は、半導体基板の一例である。
【００４９】
次に、単結晶シリコン基板１０の表面に窒化シリコン膜１２を堆積する。窒化シリコン膜１２は、第１の絶縁膜の一例である。
【００５０】
窒化シリコン膜１２は、例えば、ＣＶＤ法により堆積する。窒化シリコン膜１２の膜厚は、例えば、１００ｎｍ以上１０００ｎｍ以下である。
【００５１】
次に、窒化シリコン膜１２をパターニングする（図１６）。窒化シリコン膜１２は、例えば、リソグラフィ法及びＲＩＥ法を用いてパターニングされる。
【００５２】
次に、パターニングされた窒化シリコン膜１２をマスクに、単結晶シリコン基板１０にトレンチ１４を形成する（図１７）。トレンチ１４は、例えば、ＲＩＥ法により形成される。トレンチ１４の深さは、例えば、１μｍ以上２μｍ以下である。
【００５３】
次に、トレンチ１４の中及び窒化シリコン膜１２の上に、第１の酸化シリコン膜２６を堆積する（図１８）。第１の酸化シリコン膜２６は、第２の絶縁膜の一例である。第１の酸化シリコン膜２６は、例えば、テトラエトキシシラン（ＴＥＯＳ）とオゾン（Ｏ３）を用いた常圧ＣＶＤ法により堆積する。
【００５４】
次に、トレンチ１４の中及び第１の酸化シリコン膜２６の上に、第２の酸化シリコン膜２７を堆積する（図１９）。第２の酸化シリコン膜２７は、第３の絶縁膜の一例である。第２の酸化シリコン膜２７には、後に行われるウェットエッチングの際のエッチングレートが、第１の酸化シリコン膜２６のウェットエッチングレートよりも小さい膜を選択する。
【００５５】
第２の酸化シリコン膜２７は、例えば、ＨＤＰ−ＣＶＤ法により堆積する。第２の酸化シリコン膜２７の堆積膜厚は、例えば、第１の酸化シリコン膜２６の堆積膜厚よりも厚い。
【００５６】
次に、窒化シリコン膜１２の上の第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７を、ＣＭＰ法により除去する（図２０）。第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７の表面は平坦化される。
【００５７】
次に、アニール処理を行う。アニール処理により、第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７のデンシファイを行う。アニール処理は、例えば、不活性ガス雰囲気中で８００℃以上１２００℃以下の温度で行う。
【００５８】
次に、第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７の一部をウェットエッチングにより除去する（図２１）。ウェットエッチングにはフッ化水素酸系の薬液を用いる。用いる薬液は、例えば、バッファードフッ酸である。バッファードフッ酸は、フッ化水素酸とフッ化アンモニウムの混合溶液である。
【００５９】
第２の酸化シリコン膜２７のウェットエッチングレートが、第１の酸化シリコン膜２６のウェットエッチングレートよりも小さい。言い換えれば、第１の酸化シリコン膜２６のウェットエッチングレートが、第２の酸化シリコン膜２７のウェットエッチングレートよりも大きい。したがって、第１の酸化シリコン膜２６のエッチング量が、第２の酸化シリコン膜２７のエッチング量よりも大きくなる。
【００６０】
例えば、トレンチ１４の中に残存する第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７の少なくとも一部の膜厚（図２１中のｔ４）が、トレンチ１４の深さ（図２１中のｄ２）よりも厚くなるようウェットエッチングを調整する。
【００６１】
次に、窒化シリコン膜１２を除去する（図２２）。窒化シリコン膜１２は、例えば、ウェットエッチングによりエッチングする。ウェットエッチングは、例えば、熱リン酸を用いて行う。
【００６２】
次に、続くゲート酸化膜形成のための前処理を行う（図２３）。前処理は、ウェットエッチングにより行う。ウェットエッチングにはフッ化水素酸系の薬液を用いる。用いる薬液は、例えば、希釈されたフッ化水素酸である。この前処理により、酸化シリコン膜２６の一部がエッチングされる。
【００６３】
次に、単結晶シリコン基板１０の上に図示しないゲート絶縁膜を形成する。次に、ゲート電極２０を堆積する（図２４）。ゲート電極２０は、例えば、ＣＶＤ法により堆積する。ゲート電極２０は、導電性材料である。ゲート電極２０は、半導体、金属又は金属化合物である。
【００６４】
次に、ゲート電極２０をパターニングする（図２５）。ゲート電極２０は、例えば、リソグラフィ法及びＲＩＥ法を用いてパターニングされる。
【００６５】
以上の製造方法により、ＳＴＩ構造の上にゲート電極２０がパターニングされた半導体装置が製造される。
【００６６】
次に、第２の実施形態の作用及び効果について説明する。
【００６７】
第２の実施形態の半導体装置の製造方法では、ウェットエッチングレートの異なる２種類の絶縁膜でトレンチ１４内を埋め込む。具体的には、ウェットエッチングレートの大きい第１の酸化シリコン膜２６と、ウェットエッチングレートの小さい第２の酸化シリコン膜２７で、トレンチ１４内を埋め込む。
【００６８】
ウェットエッチングレートの第１の酸化シリコン膜２６は、ＳＴＩ構造の端部に位置する。このため、第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７の一部をウェットエッチングにより除去する際に、ＳＴＩ構造の端部の第１の酸化シリコン膜２６のエッチング量が、第２の酸化シリコン膜２７のエッチング量よりも大きくなる。結果的に、ＳＴＩ構造の端部には、酸化シリコン膜の逆テーパ形状が残らない。したがって、ゲート電極２０のエッチング残渣がＳＴＩ構造の端部に残りにくくなる。よって、配線間のショートが抑制される。
【００６９】
第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７の一部をウェットエッチングにより除去する際に、トレンチ１４の中に残存する第１の酸化シリコン膜２６及び第２の酸化シリコン膜２７の少なくとも一部の膜厚（図２１中のｔ４）が、トレンチ１４の深さ（図２１中のｄ２）よりも厚くなるようウェットエッチングを調整することが好ましい。これにより、ＳＴＩ構造の端部の酸化シリコン膜の窪みが大きくなることが抑制できる。また、トレンチ１４内に厚い絶縁膜が残るため、十分な素子分離耐圧を確保することが可能となる。
【００７０】
第２の酸化シリコン膜２７の堆積膜厚は、例えば、第１の酸化シリコン膜２６の堆積膜厚よりも厚いことが好ましい。これにより、ＳＴＩ構造の端部の酸化シリコン膜の窪みが大きくなることが抑制できる。また、トレンチ１４内に厚い絶縁膜の領域が多く残るため、十分な素子分離耐圧を確保することが可能となる。
【００７１】
以上、第２の実施形態によれば、ＳＴＩ構造の端部のエッチング残渣の発生を抑制する半導体装置の製造方法が実現される。
【００７２】
第１及び第２の実施形態では、等方性エッチングについてウェットエッチングを例に説明したが、等方性エッチングとして等方性のドライエッチングを用いることも可能である。
【００７３】
第１及び第２の実施形態では、酸化シリコン膜をデンシファイするためのアニール処理を、酸化シリコン膜の平坦化の後、酸化シリコン膜のウェットエッチングの前に行う場合を例に説明した。しかし、アニール処理は、例えば、酸化シリコン膜の平坦化の前に行っても構わない。また、アニール処理を省略することも可能である。
【００７４】
第２の実施形態では、第２の絶縁膜及び第３の絶縁膜として、テトラエトキシシラン（ＴＥＯＳ）とオゾン（Ｏ３）を用いて常圧ＣＶＤ法により堆積する酸化シリコン膜と、ＨＤＰ−ＣＶＤ法により堆積する酸化シリコン膜の組み合わせを例に説明したが、ウェットエッチングレートに差がある絶縁膜の組み合わせであれば、この他の絶縁膜の組み合わせを選択することも可能である。
【００７５】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７６】
１０      単結晶シリコン基板（半導体基板）
１２      窒化シリコン膜（第１の絶縁膜）
１４      トレンチ
１６      酸化シリコン膜（第２の絶縁膜）
２６      第１の酸化シリコン膜（第２の絶縁膜）
２７      第２の酸化シリコン膜（第３の絶縁膜）
【図１】
2019169581.tif 000003
【図２】
2019169581.tif 000004
【図３】
2019169581.tif 000005
【図４】
2019169581.tif 000006
【図５】
2019169581.tif 000007
【図６】
2019169581.tif 000008
【図７】
2019169581.tif 000009
【図８】
2019169581.tif 000010
【図９】
2019169581.tif 000011
【図１０】
2019169581.tif 000012
【図１１】
2019169581.tif 000013
【図１２】
2019169581.tif 000014
【図１３】
2019169581.tif 000015
【図１４】
2019169581.tif 000016
【図１５】
2019169581.tif 000017
【図１６】
2019169581.tif 000018
【図１７】
2019169581.tif 000019
【図１８】
2019169581.tif 000020
【図１９】
2019169581.tif 000021
【図２０】
2019169581.tif 000022
【図２１】
2019169581.tif 000023
【図２２】
2019169581.tif 000024
【図２３】
2019169581.tif 000025
【図２４】
2019169581.tif 000026
【図２５】
2019169581.tif 000027