(57)【要約】      （修正有）【課題】ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の低温領域で発生するスイッチング損失を低減する。【解決手段】電力変換装置は、ハーフブリッジ回路で構成されたパワー半導体モジュール１ａ−１〜１ｂ−３とパワー半導体モジュールを駆動するゲート駆動回路２ａ、２ｂを備える。ゲート駆動回路は、ゲート電圧閾値検知判定回路３とゲート抵抗切り替え回路２８、２９と抵抗可変機能を備えたゲート抵抗３３、３４を有する。ゲート電圧閾値検知判定回路は、パワー半導体モジュールのゲート・ソースセンス端子間電圧を入力信号として、内蔵するゲート電圧閾値生成回路の閾値電圧を基準にゲート・ソースセンス端子間電圧のレベル比較をしてパワー半導体モジュール内部のＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子１１の素子温度の高低を判定し、低温領域であればゲート切り替え回路の制御信号端子に切り替え信号を送信し、ゲート抵抗値を変更制御する。【選択図】図１
2019129545.tif 000002
【特許請求の範囲】
【請求項１】
複数のパワー半導体モジュールと、複数のゲート駆動回路とを備えた電力変換装置であって、
前記複数のパワー半導体モジュールは、上アームのパワー半導体と下アームのパワー半導体とを共通のモジュールにて一体的に、または別々のモジュールにて個別に有し、
前記上アームのパワー半導体と前記下アームのパワー半導体とはハーフブリッジ回路を構成し、前記上アームのパワー半導体のドレイン端子は高電位端子であり、前記上アームのパワー半導体のソース端子と前記下アームのパワー半導体のドレイン端子とは中間電位端子に共通に接続され、前記下アームのパワー半導体のソース端子は低電位端子であり、
前記上アームのパワー半導体および前記下アームのパワー半導体のゲート端子およびソースセンス端子は、それぞれ、ゲート配線とソースセンス配線とを介して、上アーム用の前記ゲート駆動回路および下アーム用の前記ゲート駆動回路と互いに接続され、
前記複数のゲート駆動回路の各々は、
ゲート駆動電圧を出力するゲート駆動端子と、
前記ゲート駆動端子の電位の基準電位を出力するソースセンス駆動端子と、
前記ゲート駆動電圧を構成する高電位側電位が印加される第１の電源端子と、
前記ゲート駆動電圧を構成する低電位側電位が印加される第２の電源端子と、
前記ゲート駆動電圧を制御する駆動制御信号端子と、
ゲート電圧閾値検知判定回路と、 
第１のゲート抵抗切替回路と第２のゲート抵抗切替回路とを含む２つ以上のゲート抵抗切替回路と、
前記第１のゲート抵抗切替回路に接続され、かつ、抵抗可変機能を具備したターンオン時用ゲート抵抗と、
前記第２のゲート抵抗切替回路に接続され、かつ、抵抗可変機能を具備したターンオフ時用ゲート抵抗と
を具備し、
前記ゲート電圧閾値検知判定回路は、
前記パワー半導体のゲート電圧を入力するための第１の入力端子と、前記パワー半導体のソース電圧を入力するための第２の入力端子とを有し、
前記ソースセンス駆動端子に前記第２の入力端子が接続され、
前記ゲート駆動回路の前記第１の電源端子および前記ゲート駆動回路の前記第２の電源端子にそれぞれ前記ゲート電圧閾値検知判定回路の第１の電源端子および前記ゲート電圧閾値検知判定回路の第２の電源端子が接続され、
前記ゲート駆動回路の前記駆動制御信号端子に制御参照信号端子が接続され、
前記第１のゲート抵抗切替回路の制御信号端子に第１の出力端子が接続され、
前記第２のゲート抵抗切替回路の制御信号端子に第２の出力端子が接続され、
前記第１の入力端子と前記第２の入力端子との間の電位差である入力端子間電圧と、前記制御参照信号端子の電位とに基づき、前記第１のゲート抵抗切替回路の制御信号端子および前記第２のゲート抵抗切替回路の制御信号端子の少なくともいずれか一方に、ゲート抵抗の値の切り替え指示を与える
ことを特徴とする電力変換装置。
【請求項２】
請求項１に記載の電力変換装置において、
前記ゲート駆動端子に前記ゲート電圧閾値検知判定回路の前記第１の入力端子が接続される
ことを特徴とする電力変換装置。
【請求項３】
請求項２に記載の電力変換装置において、
前記パワー半導体の少なくとも１つはＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子であり、
一つ或いは複数の並列接続された前記ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のドレインが前記パワー半導体モジュールのドレイン端子とされ、
前記ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のソースが前記パワー半導体モジュールのソース端子およびソースセンス端子とされる
ことを特徴とする電力変換装置。
【請求項４】
請求項１に記載の電力変換装置において、
前記複数のゲート駆動回路の各々は、前記パワー半導体モジュールのゲート電圧を検知するゲート電圧センス端子を更に具備し、
前記ゲート電圧センス端子に前記ゲート電圧閾値検知判定回路の前記第１の入力端子が接続される
ことを特徴とする電力変換装置。
【請求項５】
請求項４に記載の電力変換装置において、
前記パワー半導体の少なくとも１つはＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子であり、
一つ或いは複数の並列接続された前記ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のドレインが前記パワー半導体モジュールのドレイン端子とされ、
前記ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のソースが前記パワー半導体モジュールのソース端子およびソースセンス端子とされ、
前記ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のゲートが前記パワー半導体モジュールのゲート駆動端子とされ、
前記ゲートが第１の抵抗の第１の端子に接続され、前記第１の抵抗の第２の端子が第１の容量の第１の端子に接続され、前記第１の容量の第２の端子が前記ソースセンス端子またはソース端子に接続され、前記第１の抵抗の第２の端子が前記パワー半導体モジュールのゲートセンス端子とされる
ことを特徴とする電力変換装置。
【請求項６】
請求項１に記載の電力変換装置において、
前記ゲート電圧閾値検知判定回路は、
第１のゲート電圧閾値生成回路と、第１のゲート電圧検知回路と、第１のゲート電圧判定回路と、第１のゲート電圧検知回路制御電源とを有する第１の閾値検知判定回路と、
第２のゲート電圧閾値生成回路と、第２のゲート電圧検知回路と、第２のゲート電圧判定回路と、第２のゲート電圧検知回路制御電源とを有する第２の閾値検知判定回路と
を含んで構成され、
前記第１のゲート電圧検知回路は、前記ゲート電圧閾値検知判定回路の第２の入力端子の電位を基準に、前記ゲート電圧閾値検知判定回路の第１の入力端子と、予め設定された第１の素子温度判定閾値を出力する前記第１のゲート電圧閾値生成回路の出力端子との間の電位差を増幅した電位差を出力端子に出力し、
前記第１のゲート電圧判定回路は、前記第１のゲート電圧検知回路の出力電圧を比較電圧と比較して、前記第１のゲート抵抗切替回路の切替信号を出力し、
前記第１のゲート電圧検知回路制御電源は、前記第１のゲート電圧判定回路に供給する電源電位を制御し、前記ゲート電圧閾値検知判定回路の前記制御参照信号端子に入力されるスイッチング制御信号を参照し、ターンオン指示を行う場合に前記第１のゲート電圧判定回路の出力電位を出力する制御を行い、
前記第２のゲート電圧検知回路は、前記ゲート電圧閾値検知判定回路の第２の入力端子の電位を基準に、前記ゲート電圧閾値検知判定回路の第１の入力端子と、予め設定された第２の素子温度判定閾値を出力する前記第２のゲート電圧閾値生成回路の出力端子との間の電位差を増幅した電位差を出力端子に出力し、
前記第２のゲート電圧判定回路は、前記第２のゲート電圧検知回路の出力電圧を比較電圧と比較して、前記第２のゲート抵抗切替回路の切替信号を出力し、
前記第２のゲート電圧検知回路制御電源は、前記第２のゲート電圧判定回路に供給する電源電位を制御し、前記ゲート電圧閾値検知判定回路の前記制御参照信号端子に入力されるスイッチング制御信号を参照し、ターンオフ指示を行う場合に前記第２のゲート電圧判定回路の出力電位を出力する制御を行う
ことを特徴とする電力変換装置。
【請求項７】
請求項６に記載の電力変換装置において、
前記パワー半導体モジュールは誘導性負荷に対してスイッチング動作を行うよう構成され、
所定の負荷電流をＩとし、前記パワー半導体モジュールの素子温度（Ｔ）依存性を含む閾値をＶＴＨ（Ｔ）とし、前記パワー半導体モジュールのドレイン端子・ソース端子間電圧がオン電圧時の前記パワー半導体モジュールの相互コンダクタンスをｇｍ（ＶＯＮ）とし、ゲート・プラトー電圧ＶＧＰ２を
ＶＧＰ２＝ＶＴＨ（Ｔ）＋Ｉ／ｇｍ（ＶＯＮ）
とした場合に、
前記ゲート電圧閾値検知判定回路を構成する前記第１のゲート電圧閾値生成回路が出力する素子温度判定閾値電圧と、前記ゲート電圧閾値検知判定回路の前記第２の入力端子の電位との間の電位差が前記ＶＧＰ２以下に設定される
ことを特徴とする電力変換装置。
【請求項８】
請求項７に記載の電力変換装置において、
前記パワー半導体モジュールのドレイン端子・ソース端子間電圧が前記電力変換装置の電源電圧（Ｖｃｃ）に等しい場合のオン電圧時の前記パワー半導体モジュールの相互コンダクタンスをｇｍ（Ｖｃｃ）とし、ゲート・プラトー電圧ＶＧＰ１を
ＶＧＰ１＝ＶＴＨ（Ｔ）＋Ｉ／ｇｍ（Ｖｃｃ）
とした場合に、
前記ゲート電圧閾値検知判定回路を構成する前記第１のゲート電圧閾値生成回路が出力する素子温度判定閾値電圧と、前記ゲート電圧閾値検知判定回路の前記第２の入力端子の電位との間の電位差が前記ＶＧＰ１以上に設定される
ことを特徴とする電力変換装置。
【請求項９】
請求項８に記載の電力変換装置において、
前記ゲート・プラトー電圧ＶＧＰ２を定義する素子温度Ｔが低温時の温度ＴＬである場合のゲート・プラトー電圧ＶＧＰ２ＬＴを
ＶＧＰ２ＬＴ＝ＶＴＨ（ＴＬ）＋Ｉ／ｇｍ（ＶＯＮ）
とした場合に、
前記ゲート電圧閾値検知判定回路を構成する前記第１のゲート電圧閾値生成回路が出力する素子温度判定閾値電圧と、前記ゲート電圧閾値検知判定回路の前記第２の入力端子の電位との間の電位差が前記ＶＧＰ２ＬＴ以下に設定される
ことを特徴とする電力変換装置。
【請求項１０】
請求項９に記載の電力変換装置において、
前記ゲート・プラトー電圧ＶＧＰ１を定義する素子温度Ｔが中間温度時の温度ＴMである場合のゲート・プラトー電圧ＶＧＰ1ＭＴを
ＶＧＰ1ＭＴ＝ＶＴＨ（ＴＭ）＋Ｉ／ｇｍ（ＶＯＮ）
とした場合に、
前記ゲート電圧閾値検知判定回路を構成する前記第１のゲート電圧閾値生成回路が出力する素子温度判定閾値電圧と、前記ゲート電圧閾値検知判定回路の前記第２の入力端子の電位との間の電位差が前記ＶＧＰ１ＭＴ以上に設定される
ことを特徴とする電力変換装置。
【請求項１１】
請求項１０に記載の電力変換装置において、
前記ゲート・プラトー電圧ＶＧＰ２ＬＴを定義する低温時の温度ＴＬが−２５℃とされ、
前記ゲート・プラトー電圧ＶＧＰ１ＭＴを定義する中間温度時の温度ＴMが＋２５℃とされる 
ことを特徴とする電力変換装置。
【請求項１２】
請求項１１に記載の電力変換装置において、
前記ゲート・プラトー電圧ＶＧＰ１および前記ゲート・プラトー電圧ＶＧＰ２は、所定の負荷電流Ｉに応じて決定される
ことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換用半導体素子を電力変換の主回路要素とする電力変換装置に関する。
【背景技術】
【０００２】
電力変換用パワー半導体素子は、モータドライブ用インバータや電力送配電用変換機器などの電力変換装置（「電力変換器」とも言う）の基幹部品として広く使用されている。パワー半導体素子は、一つの素子で、もしくは複数の素子の並列接続の構成で、パワー半導体モジュールに搭載され、電力変換器に組み込まれる。
【０００３】
近年では、電力変換器の性能向上に向けて、電力変換用パワー半導体素子に、低損失性と高速動作性の特長を有するシリコンカーバイド(Silicon Carbide: SiC)素子が用いられている。SiC素子はバンドギャップが広く、絶縁破壊耐圧がSiの10 倍程度高い特長があり、絶縁破壊電圧を等しく設計した場合に、電流経路となるチャネル半導体層の膜厚をSi素子より薄層化が可能であるため、非常に小さい導通時のオン抵抗値を実現できる。また、同一の耐圧で比較した場合にSi素子に対して空乏層幅が約1/10と短くキャリヤ走行長の短縮効果から10倍程度の高速スイッチングが可能である。
【０００４】
従来、電力用スイッチングデバイスの低温動作時に、電力用スイッチングデバイスでの電力損失を低減する技術として、ゲート電圧制御／抵抗切替回路において、チャネル抵抗検出部での検出値に基づいて、トランジスタのチャネル抵抗の抵抗値を求め、該抵抗値に基づいて、電力用スイッチングデバイスのゲート電圧を制御する指示を駆動回路に与えるか、または、ターンオントランジスタに接続されたターンオン抵抗およびターンオフトランジスタに接続されたターンオフ抵抗の抵抗値を切り替える制御を行うものがあった（例えば、特許文献１参照）。
【０００５】
また、従来、ワイドギャップ半導体素子の損失の温度依存性を低減する駆動回路として、パワー半導体スイッチング素子の温度を検出し、その検出値に基づいてゲート駆動電圧またはゲート駆動抵抗を変化させるものがあった（例えば、特許文献２参照）。
【０００６】
また、従来、スイッチング損失の温度領域依存性を決定するＳｉＣ−ＭＯＳＦＥＴの閾値電圧Ｖｔｈ等の温度依存性について、低温領域でＶｔｈが増大する傾向のあることが実験値として示されていた（例えば、非特許文献１参照）。
【０００７】
また、従来、パワー半導体素子の特性の１つであるゲート・プラトー電圧ＶＧＰと負荷電流Ｉｌｏａｄとの関係が定式化されていた（例えば、非特許文献２参照）。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１６−５２１９７号公報
【０００９】
【特許文献２】特開２００７−２５９５７６号公報
【非特許文献】
【００１０】
【非特許文献１】F. Jiang他, “Comparative study of temperature-dependent characteristics for SiC MOSFETs”, 2016 13th China International Forum on Solid State Lighting, pp.50-53
【００１１】
【非特許文献２】B. Jayant Baliga, “Fundamentals of Power Semiconductor Devices”, ISBN-10: 0387473130, pp.436-447
【発明の概要】
【発明が解決しようとする課題】
【００１２】
電力変換器には省エネルギー下の観点から低消費電力であることが求められており、電力変換器が発生する電力損失の一部は、パワー半導体モジュールが消費する電力損失である。この電力損失は、定常電流が流れる流路で発生する抵抗性損失（導通損失）とスイッチング時の過渡電流と過渡電圧の乗算で発生するスイッチング損失(スイッチング損失)の和である。従って、パワー半導体モジュール、そして内部に搭載されるパワー半導体素子には低い電力損失であることが求められる。
【００１３】
SiCを適用したＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)型パワー半導体素子が電力変換器に応用された場合に発生する電力損失の温度依存性については、例えば、特許文献１に記載がある。特許文献１の段落０００３に、温度上昇に伴ってオン電圧が増大し、従って電力損失の温度依存性を低減する制御方式が重要、との記載がある。また、特許文献１に、デバイス温度を下げると、ある温度まではオン電圧が温度と共に低下するが、さらに温度を下げると、再びオン電圧が増大するという特性を示す、との記載がある。上記の特許文献１の記載内容から、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子に生じる電力損失の温度依存性は、オン電圧、すなわち定常電流が流れる流路で発生する抵抗性損失に起因して発生し、温度領域の低温側と高温側で損失が増大することが明示されている。
【００１４】
特許文献２は、ワイドギャップ半導体素子の損失の温度依存性を低減する駆動回路を提供することを目的とした文献であり、特許文献２では、パワー半導体スイッチング素子の温度を検出し、その検出温度が所定の温度より高い場合には、ゲート駆動電圧を上昇させたり、ゲート駆動抵抗を小さくさせる、ことが記載されている。また、特許文献２には、パワーモジュール内の素子の温度が高い場合にゲート抵抗を小さくし、ｄｉ／ｄｔとｄｖ／ｄｔを高速化してパワー素子の損失を低減することができる、ことが記載されている。半導体素子の温度を検出する方式として、サーミスタを利用する方式や温度検出用ダイオードの電流電圧特性の温度依存性を利用する方式が開示されている。従って、特許文献２は、素子温度が高くなった場合に、スイッチング損失を低減することで素子の損失を減少させる方式の一例を記載している。
【００１５】
上記の特許文献１および２から、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子で電力損失のうち、１）導通損失は低温領域と高温領域で損失が増大すること、２）素子が高温になった場合にはゲート抵抗を小さくすることでスイッチング時間を短縮し、電力損失のうちスイッチング損失を低減して素子の温度を下げる方式、が従来から公知であると言える。
【００１６】
このように、電力変換装置において、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子を搭載したパワー半導体モジュールを用いた場合には、素子温度が低温領域でスイッチング損失と導通損失が共に増大する問題がある。パワー半導体モジュールを複数台並列接続した場合には、モジュール間の特性ばらつきにより、前記のスイッチング損失と導通損失を併せた損失は複数のモジュール間で不均一に配分され、特定のパワー半導体モジュールで過電流が流れる場合や、急峻な温度上昇が発生する場合が生じ、パワー半導体モジュールの長期動作信頼性が低下する可能性がある。
【００１７】
先に説明したように、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子は、ＭＯＳＦＥＴ内の電流経路の抵抗の温度依存性があり、素子温度領域を低温、中間温度、高温の3領域に大別した場合に、低温領域と高温領域の抵抗値が高く、中間温度領域の抵抗値が低い特性を示す。ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子をパワー半導体モジュールに用いた場合に、定常電流と抵抗によって決まる導通損失(Ｅｃｏｎｄ)の特性は、図８の上部に示す傾向を有し、低温領域から中間温度領域にかけて導通損失は減少し、中間温度領域から高温領域にかけて再び増加する。スイッチング損失（Ｅｓｗ）は、図８の下部に示す素子温度に対する傾向を有し、低温領域の損失が中間温度領域と高温領域の損失に比較して増大する傾向を示す。スイッチング頻度の多い電力変換器への応用では、スイッチング損失が支配的となる。このスイッチング損失の温度領域依存性は、ＳｉＣ−ＭＯＳＦＥＴの閾値電圧Ｖｔｈ等の温度依存性により決定される。その支配要因であるＶｔｈの温度依存性については非特許文献１のＦｉｇ．２に実験値が開示されており、低温領域でＶｔｈが増大する傾向が明示されている。
【００１８】
低温領域では、図８に示したように導通損失Ｅｃｏｎｄとスイッチング損失Ｅｓｗの両方が増大傾向となる。この場合、電力変換装置の起動時や低温環境下での電力損失が増大してしまうため、素子温度が低温領域においても電力損失を低減することが必要である。また、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子を搭載したパワー半導体モジュールを複数台用い、これらを並列接続して前記電力変換装置を構成する場合には、パワー半導体モジュール間の特性ばらつきにより前記の導通損失とスイッチング損失とを併せた損失は、複数のモジュール間で不均一となり、パワー半導体モジュールに搭載された複数のパワー半導体素子の素子温度が不均一になる。これにより、特定のパワー半導体モジュールやその内部で並列接続されたパワー半導体素子のうち一部に過電流が流れる場合や、急峻な温度変動が発生する場合が生じることから、パワー半導体モジュールの長期動作信頼性が低下する可能性がある。
【００１９】
ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の温度を検知してゲート駆動回路の電圧や抵抗を変化させる先行技術は、特許文献１および特許文献２に記載されている。
【００２０】
前記特許文献１の図１、図２、図５に示された回路構成には、電力変換器の主電流の流路となるスイッチング素子とは別のチャネル抵抗検出部１８もしくは１８Ａを具備し、その検出値によってゲート駆動抵抗値やゲート駆動電圧を変化させることが示されている。前記特許文献１に記載の回路構成では、パワー半導体モジュール内にチャネル抵抗検出部からの電圧出力端子を追加で設けることが必要となり。更に前記主電流のスイッチング素子の面積の一部を割いてチャネル抵抗検出部に割り当てることから、スイッチング素子の面積が減少してしまう欠点がある。
【００２１】
前記特許文献２では、素子の温度を検知する方法として、サーミスタと温度検出用ダイオードの例が記載されている。しかし、これら検出方法では、電気絶縁特性を確保するため検出素子がパワー半導体素子と離れた位置に設置されるため、実施のパワー半導体素子と温度差があり、かつ温度変動に対する時間応答性も異なる。従って、特許文献２で記載されたゲート抵抗の変更制御のタイミングのずれや抵抗値の変更量の過大、もしくは不足となる可能性がある。さらに、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子を用いた誘導性負荷に対するスイッチング動作では、前記のように高温領域でスイッチング損失は少なく、その電圧変化率（ｄｖ／ｄｔ）と電流変化率（ｄｉ／ｄｔ）は低温領域に比較して高い。その上で更にゲート抵抗を小さくしてｄｖ／ｄｔとｄｉ／ｄｔを高くする場合、スイッチング過渡波形に生ずる高周波のスパイク雑音の強度が増し、電力変換器から発生する雑音の値が増大してしまう問題が生じる。
【００２２】
従って、前記の先行技術が有する課題を克服するために為されたものであり、パワー半導体モジュールに搭載したＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の素子温度を素子の電気特性から検知し、前記検知結果に基づき素子の低温領域で発生する電力損失のうち、スイッチング損失を低減することが課題となる。
【課題を解決するための手段】
【００２３】
本発明は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、本発明の電力変換装置は、複数のパワー半導体モジュールと、複数のゲート駆動回路とを備えた電力変換装置であって、前記複数のパワー半導体モジュールは、上アームのパワー半導体と下アームのパワー半導体とを共通のモジュールにて一体的に、または別々のモジュールにて個別に有し、前記上アームのパワー半導体と前記下アームのパワー半導体とはハーフブリッジ回路を構成し、前記上アームのパワー半導体のドレイン端子は高電位端子であり、前記上アームのパワー半導体のソース端子と前記下アームのパワー半導体のドレイン端子とは中間電位端子に共通に接続され、前記下アームのパワー半導体のソース端子は低電位端子であり、前記上アームのパワー半導体および前記下アームのパワー半導体のゲート端子およびソースセンス端子は、それぞれ、ゲート配線とソースセンス配線とを介して、上アーム用の前記ゲート駆動回路および下アーム用の前記ゲート駆動回路と互いに接続され、前記複数のゲート駆動回路の各々は、ゲート駆動電圧を出力するゲート駆動端子と、前記ゲート駆動端子の電位の基準電位を出力するソースセンス駆動端子と、前記ゲート駆動電圧を構成する高電位側電位が印加される第１の電源端子と、前記ゲート駆動電圧を構成する低電位側電位が印加される第２の電源端子と、前記ゲート駆動電圧を制御する駆動制御信号端子と、ゲート電圧閾値検知判定回路と、第１のゲート抵抗切替回路と第２のゲート抵抗切替回路とを含む２つ以上のゲート抵抗切替回路と、前記第１のゲート抵抗切替回路に接続され、かつ、抵抗可変機能を具備したターンオン時用ゲート抵抗と、前記第２のゲート抵抗切替回路に接続され、かつ、抵抗可変機能を具備したターンオフ時用ゲート抵抗とを具備し、前記ゲート電圧閾値検知判定回路は、前記パワー半導体のゲート電圧を入力するための第１の入力端子と、前記パワー半導体のソース電圧を入力するための第２の入力端子とを有し、前記ソースセンス駆動端子に前記第２の入力端子が接続され、前記ゲート駆動回路の前記第１の電源端子および前記ゲート駆動回路の前記第２の電源端子にそれぞれ前記ゲート電圧閾値検知判定回路の第１の電源端子および前記ゲート電圧閾値検知判定回路の第２の電源端子が接続され、前記ゲート駆動回路の前記駆動制御信号端子に制御参照信号端子が接続され、前記第１のゲート抵抗切替回路の制御信号端子に第１の出力端子が接続され、前記第２のゲート抵抗切替回路の制御信号端子に第２の出力端子が接続され、前記第１の入力端子と前記第２の入力端子との間の電位差である入力端子間電圧と、前記制御参照信号端子の電位とに基づき、前記第１のゲート抵抗切替回路の制御信号端子および前記第２のゲート抵抗切替回路の制御信号端子の少なくともいずれか一方に、ゲート抵抗の値の切り替え指示を与えることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、スイッチング損失の低温での増大を抑制して電力変換装置全体の損失を低減することが可能になる。
【図面の簡単な説明】
【００２５】
【図１】本発明の電力変換装置の第１の実施形態である実施例１の構成を示す回路ブロック図である。
【図２】本発明の実施例１から得られるターンオン時過渡応答波形を示す図である。
【図３】本発明の実施例１から得られるターンオフ時過渡応答波形を示す図である。
【図４】本発明の実施例１から得られる過渡応答波形と、同一の素子温度の従来構成を用いて得られる過渡応答波形との比較を示す図である。
【図５】本発明の電力変換装置の第１乃至第３の実施例を用いて得られるスイッチング損失の低減効果に関し、負荷電流による影響を模式的に示した説明図である。
【図６】本発明の電力変換装置の第２の実施形態である実施例２の構成を示す回路ブロック図である。
【図７】本発明の電力変換装置の第３の実施形態であって、ゲート電圧閾値検知判定回路の部分の内部構成を具体化した電力変換装置の一実施例である実施例３の構成を示す図である。
【図８】ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子を適用したパワー半導体モジュールを搭載する一般的な電力変換装置のエネルギー損失（導通損失およびスイッチング損失）の素子温度依存性を示すグラフ図である。
【図９】パワー半導体モジュールとゲート駆動回路とを含む従来の電力変換装置の回路形式を示す説明図である。
【図１０】従来の電力変換装置に搭載されたパワー半導体モジュールのターンオン時過渡応答波形を示す説明図である。
【図１１】従来の電力変換装置に搭載されたパワー半導体モジュールのターンオン時過渡応答波形の温度依存性を示す説明図である。
【図１２】従来の電力変換装置に搭載されたパワー半導体モジュールのターンオフ時過渡応答波形の温度依存性の原因の一例を示す説明図である。
【図１３】従来の電力変換装置に搭載されたパワー半導体モジュールのゲート・プラトー期間中のゲート・ソースセンス端子間電圧の素子温度依存性を示す説明図である。
【発明を実施するための形態】
【００２６】
本発明の電力変換装置は、パワー半導体モジュールを用いたハーフブリッジ回路を構成し、前記パワー半導体モジュールを駆動するゲート駆動回路は、ゲート電圧閾値検知判定回路とゲート抵抗切り替え回路と抵抗可変機能を備えたゲート抵抗を備える。前記ゲート電圧閾値検知判定回路は、パワー半導体モジュールのゲート・ソースセンス端子間電圧を入力信号として、内蔵するゲート電圧閾値生成回路の閾値電圧を基準にゲート・ソースセンス端子間電圧のレベル比較をしてパワー半導体モジュール内部のＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の素子温度の高低を判定し、低温領域であればゲート切り替え回路の制御信号端子に切り替え信号を送信し、ゲート抵抗値を変更制御する。
【００２７】
以下、本発明の電力変換装置の実施形態の例を、各実施例として、図面を用いて説明する。
【実施例１】
【００２８】
《全体回路構成の一例》
図１に本発明の第１の実施形態である実施例１に係る電力変換装置の構成を示す。本実施例に係る電力変換装置は、複数のパワー半導体モジュール１ａ−ｎ、１ｂ−ｎ（ｎは互いに並列接続された複数のパワー半導体モジュールの並列数を最大値とする任意の自然数。以下、同様。）と、複数のゲート駆動回路２ａ、２ｂとを備えた電力変換装置である。
【００２９】
複数のパワー半導体モジュールは、上アームのパワー半導体１１（図中の２つのパワー半導体１１のうち上側のパワー半導体１１）と下アームのパワー半導体１１（図中の２つのパワー半導体１１のうち下側のパワー半導体１１）とを共通のモジュールにて一体的に、または別々のモジュールにて個別に有して構成される。つまり、図１では上アームのパワー半導体１１と下アームのパワー半導体１１とが互いに別々のパワー半導体モジュールに搭載される、すなわち、それぞれ上側のパワー半導体モジュール１１ａ−ｎと下側のパワー半導体モジュール１１ｂ−ｎとに搭載される形態を示しているが、本発明はこの形態に限定されず、例えば、上アームのパワー半導体１１と下アームのパワー半導体１１とが互いに共通のパワー半導体モジュールに一体的に搭載される形態（図示せず）も本発明の範囲に含まれる。
【００３０】
上アームのパワー半導体１１と下アームのパワー半導体１１とはハーフブリッジ回路を構成する。上アームのパワー半導体１１のドレイン端子Ｄ１は高電位端子である。上アームのパワー半導体のソース端子Ｓ１と下アームのパワー半導体のドレイン端子Ｄ２とは中間電位端子に共通に接続される。下アームのパワー半導体のソース端子Ｓ２は低電位端子である。
【００３１】
上アームのパワー半導体１１および下アームのパワー半導体１１のゲート端子Ｇ１、Ｇ２、およびソースセンス端子Ｓｓ１、Ｓｓ２は、それぞれ、ゲート配線４１とソースセンス配線４２とを介して、上アーム用のゲート駆動回路２ａおよび下アーム用のゲート駆動回路２ｂと互いに接続される。
【００３２】
複数のゲート駆動回路２ａ、２ｂの各々は、ゲート駆動電圧を出力するゲート駆動端子Ｇ０と、ゲート駆動端子Ｇ０の電位の基準電位を出力するソースセンス駆動端子Ｓｓ０と、ゲート駆動電圧を構成する高電位側電位が印加される第１の電源端子ＧＳＨと、ゲート駆動電圧を構成する低電位側電位が印加される第２の電源端子ＧＳＬと、ゲート駆動電圧を制御する駆動制御信号端子ＳＩＧと、ゲート電圧閾値検知判定回路３と、第１のゲート抵抗切替回路２８と第２のゲート抵抗切替回路２９とを含む２つ以上のゲート抵抗切替回路と、第１のゲート抵抗切替回路２８に接続され、かつ、抵抗可変機能を具備したターンオン時用ゲート抵抗３３と、第２のゲート抵抗切替回路２９に接続され、かつ、抵抗可変機能を具備したターンオフ時用ゲート抵抗３４とを具備する。
【００３３】
ゲート電圧閾値検知判定回路３は、パワー半導体１１のゲート電圧を入力するための第１の入力端子Ｇ０と、パワー半導体１１のソース電圧を入力するための第２の入力端子Ｓｓ０とを有する。ソースセンス駆動端子Ｓｓ０には第２の入力端子Ｓｓ０が接続される。ゲート駆動回路２ａ、２ｂの第１の電源端子ＧＳＨおよびゲート駆動回路２ａ、２ｂの第２の電源端子ＧＳＬにはそれぞれゲート電圧閾値検知判定回路３の第１の電源端子ＧＳＨおよびゲート電圧閾値検知判定回路３の第２の電源端子ＧＳＬが接続される。ゲート駆動回路２ａ、２ｂの駆動制御信号端子ＳＩＧには制御参照信号端子ＳＩＧが接続される。第１のゲート抵抗切替回路２８の制御信号端子には第１の出力端子ＣＮＴＯＮが接続され、第２のゲート抵抗切替回路２９の制御信号端子には第２の出力端子ＤＮＴＯＦＦが接続される。以上の接続関係により、ゲート電圧閾値検知判定回路３は、第１の入力端子Ｇ０と第２の入力端子Ｓｓ０との間の電位差である入力端子間電圧と、制御参照信号端子ＳＩＧの電位とに基づき、第１のゲート抵抗切替回路２８の制御信号端子および第２のゲート抵抗切替回路２９の制御信号端子の少なくともいずれか一方に、すなわち、ターンオン時には第１のゲート抵抗切替回路２８の制御信号端子に、ダーンオフ時には第２のゲート抵抗切替回路２９の制御信号端子に、ゲート抵抗の値の切り替え指示を与える動作を行う。
【００３４】
本実施例に係る電力変換装置は、図９に示す従来の電力変換装置の構成に加え、ゲート駆動回路２内部に、ゲート電圧閾値検知判定回路３、第１の抵抗切替スイッチ素子２８、第２の抵抗切替スイッチ素子２９、ゲート駆動抵抗ＲｇＯＮ２（３３）、およびゲート駆動抵抗ＲｇＯＦＦ２（３４）を具備した構成である。図９に示す従来の電力変換装置の構成については後述する。
【００３５】
本実施例に係る電力変換装置の構成は、ゲート電圧閾値検知判定回路３の端子ＣＮＴＯＮおよびＣＮＴＯＦＦから出力される電圧値に応じて抵抗切替スイッチ素子２８および２９のスイッチが開閉され、ゲート駆動抵抗ＲｇＯＮ２およびゲート駆動抵抗ＲｇＯＦＦ２の抵抗値がゲート駆動抵抗として動作するか、スイッチ素子により短絡されて無効となるかを切り替えることが可能な構成である。ターンオンスイッチングの場合には、ゲート駆動電圧ＶＧＳＨが印加されている端子ＧＳＨからゲート駆動回路出力端子Ｇ０までの経路ではゲート駆動抵抗ＲｇＯＮ１とＲｇＯＮ２の値を加えたゲート駆動抵抗が発生する。後述するゲート電圧閾値検知判定回路３の動作によっては、抵抗切替スイッチ素子２８が短絡し、実効のゲート駆動抵抗値はＲｇＯＮ１＋ＲｇＯＮ２の和からＲｇＯＮ１へ低減できる。同様に、ターンオフスイッチングの場合には、ゲート駆動電圧ＶＧＳＬが印加されている端子ＧＳＬからゲート駆動回路出力端子Ｇ０までの経路にて、ゲート駆動抵抗ＲｇＯＦＦ１とＲｇＯＦＦ２の和のゲート駆動抵抗が発生する。ゲート電圧閾値検知判定回路３の出力信号制御によって、抵抗切替スイッチ素子２９が短絡し、実効のゲート駆動抵抗はＲｇＯＦＦ１＋ＲｇＯＦＦ２の和からＲｇＯＦＦ１の値のみに低減できる。
【００３６】
ゲート電圧閾値検知判定回路３は、ゲート端子Ｇ０とソースセンス端子Ｓｓ０の差電位を入力とし、内部に予め設定された判定閾値電圧ＶＧＰＲｇと比較判定を行い、判定結果によってターンオン用ゲート駆動抵抗の制御信号ＣＮＴＯＮとターンオフ用ゲート駆動抵抗の制御信号ＣＮＴＯＦＦを変化させる。また、ゲート駆動回路２自体の制御信号ＳＩＧをモニタすることによって、その制御信号の出力を有効化と無効化の２状態に切り替える機能を有する。この制御信号ＣＮＴＯＮおよびＣＮＴＯＦＦの無効化は、ゲート端子Ｇ０の電位にノイズが乗った場合やＯＦＦ状態を保持する期間でゲート電圧閾値検知判定回路３が誤動作することを防止する。
【００３７】
《従来回路の構成》
図９に、本実施例に係る電力変換装置の基礎をなす従来の電力変換器の構成を示す。電力変換器の主回路は、パワー半導体モジュール１、ゲート駆動回路２、電源５１、負荷インダクタンス５２（Ｌｌｏａｄ）、によって構成される。
【００３８】
パワー半導体モジュール１は１アーム構成で示しており、複数のモジュール（１ａ−１〜１ａ−３、１ｂ−１〜１ｂ−３）を並列接続し、ハーフブリッジを構成するために上アーム用パワー半導体モジュール１ａと下アーム用モジュール１ｂとを縦続に接続する構成をとる。電源５１は、上アーム用モジュール１ａのドレイン端子Ｄ１と下アームモジュール１ｂのソース端子Ｓ２との間に接続される。負荷インダクタンス５２は、電流の流入および流出に応じて、等価的に下アーム用モジュールのＳ２端子に接続する場合があるが、本明細書では、上アーム用モジュールのＤ１端子に接続する場合を用いて説明する。尚、上記パワー半導体モジュール、電源、負荷インダクタンス間の接続には大電流を流すことのできるバスバーが用いられるが、図９では表記を割愛する。
【００３９】
パワー半導体モジュール１のスイッチング動作の制御のために、ゲート駆動回路２を用いる。上アーム用ゲート駆動回路２ａは、電源端子ＧＳＨとＧＳＬ、駆動制御信号端子ＳＩＧ、ゲート駆動端子Ｇ０とソースセンス端子Ｓｓ０を有し、ゲート配線４１とソースセンス配線４２を介して、パワー半導体モジュール１ａのゲート端子Ｇ１とソースセンス端子Ｓｓ１と接続する。下アーム用ゲート駆動回路２ｂは、ゲート配線４１とソースセンス配線４２を介して、パワー半導体モジュール１ｂのゲート端子Ｇ２とソースセンス端子Ｓｓ２と接続される。
【００４０】
ゲート駆動回路２の電源端子ＧＳＨとＧＳＬの端子間には駆動回路２が動作可能な所定の電源電圧を印加する。駆動制御信号端子ＳＩＧには、上アーム用制御信号Ｖｓｉｇａと下アーム用制御信号Ｖｓｉｇｂの別の制御信号を印加してスイッチング動作を制御する。
【００４１】
パワー半導体モジュール１は、１つ以上のＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子１１と、1つ以上の還流用ダイオード素子１２、によって構成する。前記パワー半導体素子１１のドレインをドレイン端子Ｄ１に接続し、前記パワー半導体素子１１のソースをソース端子Ｓ１に接続する。パワー半導体モジュールの電流定格が、パワー半導体素子１１と還流用ダイオード素子１２の定格を超える場合には、複数の素子を用いて並列接続される。
【００４２】
ゲート端子Ｇ１（Ｇ２）には、前記パワー半導体素子１１のゲートを接続し、前記Ｇ１（Ｇ２）と対になってゲート駆動電圧が印加されるソースセンス端子Ｓｓ１（Ｓｓ２）は前記パワー半導体素子１１のソースに接続される。
【００４３】
ゲート駆動回路２は、分圧回路２１と分圧回路２２、分圧コンデンサ２３と分圧コンデンサ２４、駆動信号制御回路２５、高電位側スイッチ素子２６と低電位側スイッチ素子２７、ターンオン用ゲート駆動抵抗ＲｇＯＮ１（３１）とターンオフ用ゲート駆動抵抗ＲｇＯＦＦ１（３２）、によって構成する。前記分圧回路２１と分圧回路２２、分圧コンデンサ２３と分圧コンデンサ２４は、前記ゲート駆動回路２の電源端子ＧＳＨとＧＳＬ間に印可される電圧ＶＧＤを分圧して、ソースセンス端子Ｓｓ０の電位ＶＳｓ０を決定する。駆動信号制御回路２５は、前記駆動制御信号端子ＳＩＧに入力された制御信号電圧ＶＳＩＧを入力信号とし、高電位側スイッチ素子２６と低電位側スイッチ素子２７の制御端子を駆動する。ターンオン用ゲート駆動抵抗ＲｇＯＮ１（３１）とターンオフ用ゲート駆動抵抗ＲｇＯＦＦ１（３２）と、前記スイッチ素子２６およびスイッチ素子２７は、前記端子ＧＳＨと端子ＧＳＬの間に図９に示すように直列接続されており、前記高電位側スイッチ素子２６と低電位側スイッチ素子２７とを接続する節点を前記ゲート駆動端子Ｇ０とする。駆動信号制御回路２５により高電位側スイッチ素子２６がオフ（解放）からオン（閉鎖）、低電位側スイッチ素子２７がオンからオフへ変化した場合には、端子Ｇ０は、抵抗ＲｇＯＦＦ１を介してＶＧＳＬに接続した状態から、抵抗ＲｇＯＮ１を介してＶＧＳＨへと状態を変化し、パワー半導体モジュールをターンオン動作させる。ターンオフ動作する場合には逆の制御を行い、高電位側スイッチ素子２６がオンからオフ、低電位側スイッチ素子２７がオフからオンへ変化した場合には、端子Ｇ０は、抵抗ＲｇＯＮ１を介してＶＧＳＨへ接続した状態から、抵抗ＲｇＯＦＦ１を介してＶＧＳＬに接続した状態へと変化する。
【００４４】
《従来回路の過渡波形》
図１０を用いて、過渡波形の動作を説明する。パワー半導体モジュール１ａはオフ状態を保ち、パワー半導体モジュール１ｂをターンオンさせる場合の過渡応答波形を示す。波形を示した項目は、駆動制御信号Ｖｓｉｇｂ、モジュール１ｂのゲート・ソースセンス端子間電圧Ｖｇｓ２（前記ゲート端子Ｇ２とソースセンス端子ＶＳｓ２間の電圧）、前記端子Ｇ２へ流入するゲート駆動電流Ｉｇ２、前記ソース端子Ｓ２から流出するソース主電流Ｉｓ２、モジュール１ｂのドレイン端子Ｄ２とソース端子Ｓ２と端子間電圧Ｖｄｓ２、である。
【００４５】
Ｖｓｉｇのトリガ時刻ｔ１では、電位がＶＬからＶＨへと変化し、一定の遅延時間(ｔｄ１)を経た時刻ｔ２に、ゲート駆動回路２内部の高電位側電位ＶＧＳＨとモジュールソースセンス端子電圧のＶＳｓ２の間に、ＶＧＳＬ（例えば−１０Ｖ）からＶＧＳＨ（例えば＋１５Ｖ）へ正のステップ電圧が印加される。
【００４６】
モジュールのターンオン動作を決めるゲート・ソースセンス端子間電圧Ｖｇｓ２は、モジュールの入力容量Ｃｉｓｓとゲート駆動経路に生じるターンオン駆動抵抗ＲｇＯＮ１によるＣＲ時定数で過渡応答し、ＶＧＳＨへ向かって増加を始める。
【００４７】
端子Ｇ２から流入するゲート電流Ｉｇ２は、前記ステップ電圧が前記Ｃｉｓｓと前記ＲｇＯＮ１の直列回路に印加した過渡応答を示し、ゲートピーク電流Ｉｇ２ｐｅａｋを最大値として減少する。
【００４８】
時刻ｔ３において、Ｖｇｓ２はＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の閾値電圧ＶＴＨに到達し、前記パワー半導体素子のドレイン・ソース端子間に電流Ｉｓ２が通流し始める。
【００４９】
時刻ｔ４で前記Ｉｓ２の値は負荷電流値Ｉｌｏａｄに達する。その後、時刻ｔ４からｔ５までの期間では、一定のＩｓ２（＝Ｉｌｏａｄ）を通流させながら、ドレイン・ソース端子間電圧Ｖｄｓ２が電源電圧ＶｃｃからＩｌｏａｄ通流時のオン電圧ＶＯＮ１へ低下する。ｔ４からｔ５までの期間では、Ｖｄｓ２の電圧低下に対応してゲート・ソースセンス端子間電圧Ｖｇｓ２は増加する傾向がある。この傾向は、主電流Ｉｌｏａｄが一定に流入する条件においては、Ｖｄｓが変化（減少）した場合には、ゲート・ソースセンス間電圧Ｖｇｓが変化（増加）するＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の静特性を反映するためである。Ｖｇｓ２の変化に応じてゲート駆動電流Ｉｇ２の値はＩＧＰ１からＩＧＰ２へと減少する。
【００５０】
時刻ｔ５からｔ６への期間では、主電流Ｉｓ２とＶｄｓ２の変化がほぼ終了しているが、Ｖｇｓ２は入力されたステップ応答の電圧値（ＶＤＳＨ）へ到達するように変化し、これに応じてＩｇ２の値はゼロ電流値へと漸近し、Ｖｇｓ２値の増加に伴ってオン抵抗が低下し、オン電圧はＶＯＮ１より低い定常時ＶＯＮであるＶＯＮ２へ変化する。以上が、ターンオン時のスイッチング過渡応答の動作である。
【００５１】
本発明の目的は素子温度が低温領域でのスイッチング損失の低減である。スイッチング損失は図１０中の（ｔ４−ｔ３）期間にソース電流の変化率ｄＩｓ２／ｄｔに応じて決まるターンオン損失ＥｏｎＩと、（ｔ５−ｔ４）期間にソース電流の変化率ｄＶｄｓ２／ｄｔに応じて決まるターンオン損失ＥｏｎＶの和である。
【００５２】
《従来回路の過渡波形の温度依存性》
図１１に、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のターンオン時スイッチング過渡応答について、素子温度に対する依存性を模式的に示す。素子温度が高温（実線：例えば１５０℃）と低温（点線：例えば−５０℃）の場合の波形例を示す。
【００５３】
ゲート・ソースセンス端子間電圧Ｖｇｓ２の過渡応答では、低温(ＬＴ)ほど閾値電圧ＶＴＨが高くなるため、高温（ＨＴ）時に比較してソース端子電流Ｉｓ２の流れ出しタイミングｔ３ＬＴが遅くなる。Ｉｓ２が定常値Ｉｌｏａｄに達し、Ｖｄｓ２が減少し始めるタイミングｔ４のＶｇｓ２の電位をゲート・プラトー開始電位（ＶＧＰ１）と呼ぶことにする。素子温度が低下することにより、ＶＴＨが増加し、ＶＴＨＬＴ＞ＶＴＨＨＴの関係を持つが、一方でＶＧＰ１も低温で増加し、ＶＧＰ１ＬＴ＞ＶＧＰ１ＨＴの関係が生じる。上述したように、非特許文献２ではパワー半導体素子の特性の１つであるゲート・プラトー電圧ＶＧＰ１と負荷電流Ｉｌｏａｄとの関係が定式化されており、ＶＧＰ１がＩｌｏａｄとの間にＶＧＰ１≒ＶＴＨ＋Ｉｌｏａｄ／ｇｍなる関係を有することが明らかになっている。この式から、ＶＧＰ−ＶＴＨの差電圧は電流Ｉｌｏａｄと相互コンダクタンスｇｍによって決まる。Ｉｌｏａｄを所定の値に決めた場合、ｇｍの温度依存性が小さい場合には、ＶＧＰ−ＶＴＨの差電圧は温度に依らずほぼ一定である。従って、差電圧（ＶＧＰ１ＬＴ―ＶＴＨＬＴ）と（ＶＧＰ１ＨＴ―ＶＴＨＨＴ）は同等であり、（ｔ４ＬＴ−ｔ３ＬＴ）と（ｔ４ＨＴ−ｔ３ＨＴ）の過渡時間の差は小さいと言える。時刻ｔ３からｔ４への過渡応答は、ターンオン抵抗ＲｇＯＮ１と素子の入力容量Ｃｉｓｓの積で決まる時定数で、その時定数の温度依存性は小さく、前記の差電圧の値の温度依存性も小さいからである。（ｔ４−ｔ３）の期間は、ソース電流の変化（増加）期間であり、つまりｄＩｓ２／ｄｔの値は温度依存性が小さい。そこで、ターンオンスイッチング損失Ｅｏｎのうち、ｄＩｓ２／ｄｔが主要因となるＥｏｎＩの値は素子温度に対する依存性が小さいと言える。
【００５４】
次にターンオンスイッチング損失Ｅｏｎのうち、ｄＶｄｓ２／ｄｔが主要因となる期間（ｔ５−ｔ４）について、その温度依存性を検討する。Ｖｇｓ２がＶＧＰ１に到達した後（ｔ４）、ＶＧＰ２（ｔ５）へと変化し、その期間にＶｄｓ２がＶｃｃからオン電圧ＶＯＮ１へ減少する。この期間（ｔ５−ｔ４）の長さは、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の帰還容量Ｃｇｄとその充電電流Ｉｇ２によって決まる。Ｃｇｄの温度依存性は無視できるため、Ｉｇ２の温度依存性が支配的となる。Ｉｇ２は図１１中のＶｇｓ波形に連動しており、ＶＧＰ１ＬＴ＞ＶＧＰ１ＨＴの関係から、ＶＧＰとＶＧＳＨとの差電圧で決まるターンオン時のゲート抵抗ＲｇＯＮ１に印加されるＶＲｇは、ＶＲｇＬＴ＜ＶＲｇＨＴ の関係となる。ゲート電流Ｉｇ２はＶＲｇの温度依存性から、ＩｇＬＴ＜ＩｇＨＴの関係となるため、温度依存性の無いＣｇｄを充電する期間、すなわち（ｔ５−ｔ４）は、（ｔ５ＨＴ―ｔ４ＨＴ）＜（ｔ５ＬＴ−ｔ４ＬＴ）の関係となることが図１１に示されている。更に、低温領域ではＶＧＰ１ＬＴからＶＧＰ２ＬＴへかけてのＶｇｓ２の増大が顕著であり、一層ＶＲｇＬＴはＶＲｇＨＴに対して小さくなる傾向を有する。以上の検討から、低温時のターンオン波形においては、高温時に比較して、ＶＧＰ１およびＶＧＰ２の電位が高電位に変動し、ゲート電流Ｉｇの値が減少し、Ｖｄｓ２が減少する変化期間が長くなり、ターンオンスイッチング損失Ｅｏｎのうち、ｄＶｄｓ２／ｄｔによって決まるＥｏｎＶの値が増大してしまうことが、明らかである。
【００５５】
ここで、ＶＧＰ１とＶＧＰ２の値について整理する。ＳｉＣ−ＭＯＳＦＥＴ型パワー素子を用いたパワー半導体モジュールが誘導性負荷に対してスイッチング動作をする場合に、所定の負荷電流をＩｌｏａｄとし、パワー半導体モジュールの素子温度（Ｔ）依存性を含む閾値をＶＴＨ（Ｔ）とし、パワー半導体モジュールのドレイン端子・ソース端子間電圧がオン電圧時のパワー半導体モジュールの相互コンダクタンスをｇｍ（ＶＯＮ）とし、ゲート・プラトー電圧ＶＧＰ２は、
ＶＧＰ２≒ＶＴＨ（Ｔ）＋Ｉｌｏａｄ／ｇｍ（ＶＯＮ）
と概算できる。
【００５６】
また、パワー半導体モジュールのドレイン端子・ソース端子間電圧が電源電圧（Ｖｃｃ）の場合の相互コンダクタンスをｇｍ（Ｖｃｃ）とした場合、ゲート・プラトー電圧ＶＧＰ１は、
ＶＧＰ１＝ＶＴＨ（Ｔ）＋Ｉｌｏａｄ／ｇｍ（Ｖｃｃ）
と概算できる。 
ｇｍ（ＶＯＮ）＜ｇｍ（Ｖｃｃ）のため、素子温度が一定の場合には、
ＶＧＰ１＜ＶＧＰ２の関係が生じ、図１０および図１１で示すゲート・プラトー電圧の過渡応答を発生する。
【００５７】
上記の図１０と図１１を用いたターンオン時の過渡応答の説明から、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の素子温度依存性によって低温領域でスイッチング損失が増大する問題が明らかである。ターンオフ時においても同様の問題が発生する。
【００５８】
図１２に、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のターンオフ時スイッチング過渡応答について、素子温度に対する依存性を模式的に示す。素子温度が高温（実線：例えば１５０℃）と低温（点線：例えば−５０℃）の場合の波形例を示す。
【００５９】
ゲート・ソースセンス端子間電圧Ｖｇｓ２の過渡応答では、まず、時刻ｔ２において、Ｖｇｓ２が正の駆動電圧ＶＧＳＨからＶＧＳＬに向かって減少する。その時定数は、ゲート抵抗ＲｇＯＦＦ１と、パワー半導体素子の入力容量Ｃｉｓｓの積で決まるＣＲ時定数である。
【００６０】
時刻ｔ３では、ソース電流Ｉｓ２は一定のまま、Ｖｇｓ２がゲート・プラトー電圧ＶＧＰ２の値まで減少し、Ｖｄｓ２がＶＯＮ２の電位から増大し始める。ＶＧＰ２の値は、素子の温度によって異なり、高温（ＨＴ）と低温（ＬＴ）では、（ＶＧＰ２ＬＴ＞ＶＧＰ２ＨＴ）の関係がある。ＶＧＰ２の温度依存性は、前述のように、ＶＧＰ２≒ＶＴＨ＋Ｉｌｏａｄ／ｇｍの関係があり、温度の上昇に対して減少するＶＴＨ項が支配的であるためである。
【００６１】
時刻ｔ３からｔ４までの期間は、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の帰還容量Ｃｇｄの印可電圧を増加させるため、ゲート電流Ｉｇ２が充電電流となる。Ｖｄｓ２の増大に伴って、Ｖｇｓ２、つまりゲート・プラトー電圧も減少し、ＶＧＰ２（時刻ｔ３）からするＶＧＰ１（時刻ｔ４）へと変動する。このＶＧＰ２からＶＧＰ１への電圧変動はＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の静特性（Ｉｄ２−Ｖｄｓ２特性）によって決定される。電流Ｉｓ２が一定の条件下では、Ｖｄｓ２に対するＶｇｓ２の変化率が異なり、低温であるほど変化率が大きい。従って、ゲート・プラトー電圧領域では、ゲート電流Ｉｇ２は、前記の帰還容量Ｃｇｄだけでなく、ＶＧＰ２からＶＧＰ１へのＶｇｓ２の変化が発生するため、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のゲート・ソース間入力容量Ｃｇｓに対しても充電電流となる。このため、Ｉｇ２は、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のゲート端子にて、Ｃｇｄ充電電流とＣｇｓ充電電流に分流し、Ｖｄｓ２を増加させるＣｇｄへの充電電流が減少する。特に、素子温度が低温の領域では、ＶＧＰ２からＶＧＰ１へのＶｇｓ２の変動が大きいため、その期間でＣｇｄを充電する実効的なゲート電流値は、パワー半導体モジュール１のゲート端子Ｇ２を通流するゲート電流Ｉｇ２に対して減少し、Ｃｇｓ充電時間（時刻ｔ４−ｔ３）が長くなってしまう。
【００６２】
時刻ｔ５は、ソース電流Ｉｓ２がＩｌｏａｄの値から減少し、ゼロ電流へと減少した時刻である。この期間（ｔ４からｔ５）では、Ｖｇｓ２はＶＧＰ１からＶＴＨへと減少する。減少に要する時間は、Ｖｇｓ２の時定数で決まり、ゲート抵抗ＲｇＯＦＦ１とＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のＣｇｓで決定されため、素子温度による依存性は小さい。従って、ｄＩｓ２／ｄｔが主要因となる Ｅｏｆｆ発生期間、つまり期間（ｔ４からｔ５）で発生するＥｏｆｆＩは、素子温度依存性が少ない。上記の説明から、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のターンオフ動作時のスイッチング損失は、ｄＶｄｓ２／ｄｔが主要因となる電圧変化期間の損失ＥｏｆｆＶにて素子温度依存性があり、低温領域で増大する。一方、ｄＩｓ２／ｄｔが主要因となる電流変化期間の損失ＥｏｆｆＩは、素子温度依存性が少ない、と言える。
【００６３】
本発明の目的に示したように、ＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子に生じるスイッチング損失を低温領域で減少することが重要である。特に、スイッチング動作のうち、主電圧（Ｖｄｓ）の変化期間で生じるスイッチング損失（ＥｏｎＶおよびＥｏｆｆＶ）の素子温度依存性が大きく、低温領域で低減することが必要である。
【００６４】
図１３に、ＳｉＣ−ＭＯＳＦＥＴ型パワー素子のゲート・ソース間電圧Ｖｇｓのターンオン時のゲート・プラトー期間のＶｄｓ電圧依存性を示す。Ｖｄｓ電圧を横軸にＶＯＮ１電圧から電源電圧Ｖｃｃまでの範囲にて、ゲート・プラトー期間のＶｇｓの特性を模式的に示した。ここで、ＶＧＰ１は同一の素子温度の場合に、ゲート・プラトー期間のＶｇｓの低電位側（ターンオンでは開始電圧）の電位を示し、ＶＧＰ２は同一の素子温度の場合に、ゲート・プラトー期間のＶｇｓの高電位側（ターンオンでは終了電圧）の電位を示す。素子温度が低温になるほど、ゲート・プラトー期間のＶｇｓ電位は高電位となる。上記に説明したように、ターンオン時のスイッチング動作のうち、主電圧（Ｖｄｓ）の変化期間で生じるスイッチング損失の温度依存性は、図１３中のＶＧＰ１からＶＧＰ２の電位の大小によってゲート電流Ｉｇの値が変動し、充電電流であるＩｇの値が低温領域で変動（減少）することによって生じる。
【００６５】
《本発明の本実施例に係る判定閾値ＶＧＰＲｇの設定範囲》
そこで、本発明では、素子温度が低温領域であるか否かを判断し、低温領域である場合には、ゲート電流Ｉｇを増加させることによって、スイッチング損失の増加を抑制する。実現する手段として、ゲート・プラトー期間の電圧値に基づき素子温度を判定し、ゲート電流Ｉｇを増加させるために可変できるゲート抵抗を制御（抵抗値を低減）することを以下説明する。ゲート・プラトー期間の電圧値の基準値となり、ゲート抵抗を制御するためのＶｇｓの判定閾値（ＶＧＰＲｇ）の値は、一例として図１３中に示す範囲に設定する。特にスイッチング損失を低減する低温領域（ＬＴ）では、判定閾値ＶＧＰＲｇを、ゲート・プラトー開始電圧ＶＧＰ１ＬＴ近傍に設定してゲート・プラトー期間の大部分の期間でゲート抵抗が低減されるよう設定し、同時にスイッチング損失が小さい中間温度（ＭＴ）ではゲート・プラトー期間の終了電圧ＶＧＰ２ＭＴ近傍に設定してゲート抵抗の低減によるスイッチング損失への変化が少ないように設定する。
【００６６】
《本実施例の効果》
本実施例によれば、上記の設定によって、低温領域のスイッチング損失を、中間温度領域に対して低減することができる。スイッチング損失の小さい高温領域では、そのスイッチング動作が終了した後に、ゲート抵抗が低減されるため、スイッチング損失については変動無く小さい値を保つ。なお、電力変換装置がパワー半導体モジュールに求める仕様によっては、中間温度領域にてもスイッチング損失の大幅低減が必要な場合も発生することから、そのＶｇｓの判定閾値電圧（ＶＧＰＲｇ）の設定値は図１３に示す範囲に限定されるものではないが、スイッチング損失を低減したい温度領域の低温側温度をＬＴ、高温側をＭＴと称すならば、ＶＧＰＲｇの値は、ＶＧＰ１ＭＴからＶＧＰ２ＬＴの間に設定することが必要である。
【実施例２】
【００６７】
《高周波ノイズ成分を低減する全体回路構成の一例》
図６に本発明の第２の実施形態である実施例２の全体回路構成を示す。本実施例は実施例１の変形例である。本実施例においては、上下アームを構成するパワー半導体モジュール１ｃおよび１ｄは、内部に搭載するＳｉＣ−ＭＯＳＦＥＴ型パワー素子のゲートから、パワー半導体モジュールのゲート端子Ｇ１（Ｇ２）とゲートセンス端子Ｇｓ１（Ｇｓ２）に２分岐した構成を取る。端子Ｇｓ１は、パワー素子のゲートから高抵抗Ｒｇｓ１（Ｒｇｓ２）を介して、ゲートセンス端子Ｇｓ１に接続され、Ｇｓ１端子は容量を介してソースセンス端子Ｓｓ１（Ｓｓ２）端子へ接続される。以上の点で本実施例は実施例１と相違するが、その他の点は実施例１と共通である。ここで、Ｒｇｓ１とＣｇｓ１とで決まるＣＲ時定数は、スイッチング時の高周波ノイズを低減しながら、図１１および図１２を用いて説明したゲート・ソースセンス端子Ｖｇｓの過渡応答を、端子Ｇｓ１（Ｇｓ２）と端子Ｓｓ１（Ｓｓ２）との間に伝達するＣＲ定数であるように調整する。
【００６８】
ゲート駆動回路２ｃおよび２ｄは、ゲート端子Ｇ０、ゲートセンス端子Ｇｓ０、ソースセンス端子Ｓｓ０の端子を備える。前記パワー半導体モジュール１ｃおよび１ｄのゲート端子Ｇ１（Ｇ２）とゲート配線４１を介してゲート駆動回路２ｃおよび２ｄのゲート端子Ｇ０を接続する。前記パワー半導体モジュール１ｃおよび１ｄのゲートセンス端子Ｇｓ１（Ｇｓ２）とゲート配線４３を介してゲート駆動回路２ｃおよび２ｄのゲートセンス端子Ｇｓ０を接続する。同様に、前記パワー半導体モジュール１ｃおよび１ｄのゲートセンス端子Ｓｓ１（Ｓｓ２）とゲート配線４２を介してゲート駆動回路２ｃおよび２ｄのソースセンス端子Ｓｓ０を接続する。
【００６９】
《本実施例の効果》
本実施例によれば、図６に示すパワー半導体モジュール１ｃおよび１ｄと、ゲート駆動回路２ｃおよび２ｄを用いることにより、図１に示した実施例１の構成に対して、ゲート電圧閾値検知判定回路に入力するＶｇｓ波形の高周波ノイズ成分を低減することが可能となる。これに伴って、ゲート駆動回路２ｃおよび２ｄに内蔵されるゲート電圧閾値検知判定回路のゲート端子Ｇ０とソースセンス端子Ｓｓ０の差電位に基いて行う閾値判定の誤検知回数を低減する効果が得られる。
【実施例３】
【００７０】
《ゲート電圧閾値検知判定回路の構成および機能を具体化した一例》
図７に本発明の第３の実施形態である実施例３の部分回路構成を示す。本実施例は実施例１または実施例２のゲート電圧閾値検知判定回路３の内部回路構成を具体化した一例であり、よって、実施例１または実施例２の変形例である。ゲート電圧閾値検知判定回路３の内部回路構成が具体化されている点で実施例１および実施例２と相違するが、その他の点は実施例１または実施例２と共通である。ゲート電圧閾値検知判定回路３は、ターンオン用ゲート駆動抵抗の制御信号ＣＮＴＯＮを出力する検知判定回路３ａとターンオフ用ゲート駆動抵抗の制御信号ＣＮＴＯＦＦを出力する検知判定回路３ｂの２回路で構成する。閾値検知判定回路３ａを例に構成を説明する。ゲート閾値発生回路１０１は、ＶＧＳＨとＶＧＳＬを電源電圧として動作し、予め設定されるターンオン時のＶＧＳ値の検知閾値電圧ＶＧＰＲｇＯＮを出力する。アンプ１０３はゲート端子Ｇ０の電圧とＶＧＰＲｇＯＮとの差電圧を増幅し、シュミットトリガ型コンパレータ１０４は、比較電圧発生回路１０５が出力する比較電圧ＶＣＯＭＰを基準に、アンプ１０３の出力電圧の大小を判断し、制御信号ＣＮＴＯＮの出力電圧として２値の高低の電圧信号を発生する。この電圧信号が、図１および図６に示した抵抗切替スイッチ素子２８および２９の制御信号となり、例えば、低電位の場合には抵抗切替スイッチ素子２８および２９は解放、高電位では短絡となる動作を実現する。アンプ制御電源１０６は、ゲート駆動回路２自体の制御信号ＳＩＧを参照し、ゲート電圧を参照しているパワー半導体モジュールが、スイッチングする期間であって、かつ、ターンオン動作を指示されている場合にのみ、前記のコンパレータ１０４に供給する電源電圧を所定の値で出力し、コンパレータ１０４の出力にて、例えば高電位信号を出力可能とし、前記抵抗切替スイッチ素子の状態を変化できるように制御する。一方、ゲート電圧を参照しているパワー半導体モジュールが、スイッチングする期間であって、かつ、ターンオン動作を指示されている場合以外では、コンパレータ１０４への電源電圧が所定の電圧より低下した値で出力し、コンパレータ１０４出力はコンパレータ１０４の入力電位に依らず、例えば低電位信号のみ出力して前記抵抗切替スイッチ素子の状態を不変とし、ゲート電圧閾値検知判定回路３、もしくはゲート駆動回路２の電源端子の電位がノイズ等で変動した場合でも誤動作を発生させる制御信号の出力を抑制する機能を果たす。
【００７１】
閾値検知判定回路３ｂは、閾値検知判定回路３ａ同様に、ゲート閾値発生回路１０２が出力する閾値電圧ＶＧＰＲｇＯＦＦに基づき、アンプ１０３はゲート端子Ｇ０の電圧とＶＧＰＲｇＯＦＦとの差電圧を増幅し、シュミットトリガ型コンパレータ１０４は、比較電圧発生回路１０５が出力する比較電圧ＶＣＯＭＰを基準に、アンプ１０３の出力電圧の大小を判断し、制御信号ＣＮＴＯＦＦの出力電圧となる２値の高低の電圧信号を発生する。
【００７２】
本実施例に示すゲート電圧閾値検知判定回路３の構成とすることにより、ターンオン時ゲート抵抗（ＲｇＯＮ１＋ＲｇＯＮ２、もしくはＲｇＯＮ１）の値と、ターンオフ時ゲート抵抗（ＲｇＯＦＦ１＋ＲｇＯＦＦ２、もしくはＲｇＯＦＦ１）の値とを独立に制御して変化でき、さらにノイズ耐性が高く保ったまま、実施例１および２で記載した動作を実現できる。
【００７３】
《本発明を適用した場合の過渡波形例》
実施例１乃至実施例３で示した本発明の回路のスイッチング動作時の過渡応答を、図２に模式的に示す。実施例１（図１）の下アームのパワー半導体モジュール１ｂをターンオン駆動する例である。ゲート・ソースセンス端子間電圧Ｖｇｓ２は、時刻ｔ２にて、図９に示す従来回路の過渡応答動作（図１１）と同様に上昇する。この際に、パワー半導体モジュールの素子温度が低温（ＬＴ）である場合には点線で示す波形に、中間温度（ＭＴ）の場合は実線で示す波形となる。図１３に例示したパワー半導体モジュールに搭載のＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子のゲート・プラトー電圧の温度依存性に従い、低温領域の場合は中間温度領域の場合に比較してゲート・プラトー電位が高く、ゲート・プラトー期間自体が長くなる。すでに説明したように、低温領域では、ゲート駆動回路の高電位ＶＧＳＨとゲート・プラトー期間中のＶｇｓ２との差電圧が減少し、ゲート電流Ｉｇ２の値が低下するためである。実施例１乃至実施例３に示した回路構成を取ることにより、図２中に示すゲート電圧判定閾値ＶＧＰＲｇＯＮの値を設定できる。判定閾値ＶＧＰＲｇＯＮの設定範囲は図１３の説明にて述べてあるように、中間温度時のゲート・プラトー電圧ＶＧＰ１ＭＴよりも高い電位で、かつ、低温時のゲート・プラトー期間のＶｇｓ２の最大電圧ＶＧＰ２ＬＴまでの範囲にＶＧＰＲｇＯＮの値を設定する。時刻ｔ３ＭＴおよびｔ３ＬＴにて、Ｖｇｓ２がＳｉＣ−ＭＯＳＦＥＴ型パワー素子の閾値ＶＴＨを超過し、ソース電流Ｉｓ２が通流し始める。ソース電流が、負荷電流Ｉｌｏａｄと同じ値にまで増加した時刻ｔ４のＶｇｓ２をゲート・プラトー開始電圧ＶＧＰ１とすると、低温時のＶＧＰ１ＬＴに対して中間温度のＶＧＰ１ＭＴの値は、ＶＧＰ１ＭＴ＜ＶＧＰ１ＬＴの大小関係がある。Ｖｇｓ２がＶＧＰ１からゲート・プラトー終了電圧ＶＧＰ２まで増加する過程で、本発明では予め設定した判定閾値ＶＧＰＲｇＯＮに到達し（時刻ｔｘＬＴおよびｔｘＭＴ）、ゲート抵抗値を低減する制御を行う。図２中のＲｇＯＮ＠ＬＴの過渡応答波形に示すように、時刻ｔｘＬＴにてＲｇＯＮ１＋ＲｇＯＮ２の抵抗値から、ＲｇＯＮ１のみへと抵抗値を低減する。なお、ゲート抵抗値の変更制御には、実施例１乃至実施例３に記載の回路動作に伴う遅延時間が生じるが、その遅延時間は本発明のスイッチング動作に対して小さいため、説明から割愛する。
【００７４】
《本実施例の効果》
本実施例によれば、時刻ｔｘＬＴではＲｇＯＮの値の変化により、ゲート電流Ｉｇ２が増加し、時刻ｔ４ＬＴから低下しているＶｄｓ２の変化率ｄＶｄｓ２＠ＬＴ／ｄｔが、より急峻な変化率ｄＶｄｓ２’＠ＬＴ／ｄｔへと変化する。この作用によって、低温領域でありながら、ターンオンスイッチングに要する時間を短縮することができ、ターンオン時のスイッチング損失Ｅｏｎの値を低減することができるという効果が得られる。以上は低温時の本発明の効果を述べたが、図２中に実線で示した中間温度の場合には、判定閾値電圧ＶＧＰＲｇＯＮの設定によって、中間温度の場合にゲート抵抗が減少する変化タイミングは時刻ｔｘＭＴである。時刻ｔｘＭＴは、中間温度時のＶｄｓ２の変化時間ｔ５ＭＴを経過した後であるために、ゲート抵抗が低減される時刻はスイッチング損失が発生する期間外である。従って、中間温度では、スイッチング損失を従来回路同等の特性に保つことができる。図２中のＶｄｓ２において、時刻ｔｘＬＴ時にＶｄｓ２電圧降下の傾きが急峻へと変化することが実施例１における効果である。実施例２では、Ｖｇｓ２に基づいてゲート抵抗制御を行う際に、Ｖｇｓ２の過渡波形に高周波のノイズが重畳した場合に、実施例１の回路構成に対して、ゲート抵抗制御での誤動作発生回数を低減できることが効果である。
【００７５】
ターンオン動作と同様に、図３に示すターンオフ動作においても、実施例１乃至実施例３に示す構成は、素子温度が低温の場合にスイッチング損失低減の効果が得られる。ターンオフの場合には、実施例３で示したゲート電圧閾値検知判定回路３の内部回路で設定する検知閾値電圧ＶＧＰＲｇＯＦＦの値を、中間温度時のゲート・プラトー電圧ＶＧＰ１ＭＴより高い電圧とし、低温時のＶＧＰ２ＬＴより低い電圧に設定することで、本発明の効果を得ることができる。上記の範囲に設定したＶＧＰＲｇＯＦＦによって、低温時のゲート・プラトー電圧は、そのドレイン・ソース電圧Ｖｄｓ２が増加途中の時点でＶＧＰＲｇＯＦＦ以下になり、ゲート電圧閾値検知判定回路３が動作し、ターンオン時のゲート駆動抵抗を（ＲｇＯＦＦ１＋ＲｇＯＦＦ２）からＲｇＯＦＦ１へと低減させる。ゲート駆動抵抗の減少により、ゲート駆動電流Ｉｇ２の絶対値を増加し、パワー半導体モジュールに搭載のＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の帰還容量Ｃｇｄの充電時間は短縮される。従って、低温時のターンオフ動作に必要な時間は短くなり、特に電圧Ｖｄｓ２の上昇時間の短縮によって、ターンオフ時のスイッチング損失Ｅｏｆｆの値を低減することができる。
【００７６】
ターンオン時の本発明の効果の説明と同様に、以上は低温時のターンオフ時スイッチングに対して本発明の効果を述べたものだが、図３中に実線で示した中間温度の場合には、判定閾値電圧ＶＧＰＲｇＯＦＦの設定によって、中間温度の場合にもスイッチング期間中にゲート抵抗が減少する場合を示している。中間温度時のゲート抵抗の変化タイミングは時刻ｔｘＭＴである。時刻ｔｘＭＴは、中間温度時のＶｄｓ２の変化終了時間ｔ４ＭＴ以前であるために、ゲート抵抗が低減されてスイッチング損失を低減することができる。ＶＧＰＲｇＯＮとＶＧＰＲｇＯＦＦの値を個別に設定可能とすることで、スイッチング損失の低減効果を得る素子温度を、ターンオン時とターンオフ時で別に設定することができる。図３中のＶｄｓ２においても、時刻ｔｘＬＴにてＶｄｓ２電圧降下の傾きが、ｄＶｄｓ２＠ＬＴ／ｄｔから、より急峻な変化率ｄＶｄｓ２’＠ＬＴ／ｄｔ急峻へと変化することが実施例１の効果である。ターンオン時と同様に、実施例２では、Ｖｇｓ２に基づいてゲート抵抗制御を行う際に、Ｖｇｓ２の過渡波形に高周波のノイズが重畳した場合に、実施例１の回路構成に対して、ゲート抵抗制御での誤動作発生回数を低減できることが効果である。
【００７７】
ここで、ターンオン時の過渡波形（図４）を用いて、同一の素子温度に対して、従来の動作と本発明を適用した場合の動作を比較する。図４に示すように、本発明を適用することにより、時刻ｔｘＬＴ以降で、ゲート駆動電流Ｉｇ２の絶対値を増加し、パワー半導体モジュールに搭載のＳｉＣ−ＭＯＳＦＥＴ型パワー半導体素子の帰還容量Ｃｇｄの充電時間は短縮される。ターンオン動作に必要な時間は短くなり、特に電圧Ｖｄｓ２の降下時間の短縮によって、ターンオン時のスイッチング損失Ｅｏｎの値を低減することができる。
【実施例４】
【００７８】
《負荷電流値に応じてゲート・プラトー電圧を決定する一例》
図５に、本発明の第４の実施形態である実施例４に係る本発明の効果と負荷電流値Ｉｌｏａｄとの関係を示す。実施例１乃至実施例３に記載の本発明の説明は、一定の負荷電流Ｉｌｏａｄの前提をおいたものである。実際の電力変換装置では、その負荷インダクタンスと、それを駆動するパワー半導体モジュールの制御指令に依存して、負荷電流の値は変化する。負荷電流Ｉｌｏａｄをパラメータに、素子温度とスイッチング損失の依存性を模式的に示す。
【００７９】
上述したように、非特許文献２ではパワー半導体素子の特性の１つであるゲート・プラトー電圧ＶＧＰと負荷電流Ｉｌｏａｄとの関係が定式化されており、ＶＧＰがＩｌｏａｄとの間にＶＧＰ≒ＶＴＨ＋Ｉｌｏａｄ／ｇｍなる関係を有することが明らかになっている。つまり、ＳｉＣ−ＭＯＳＦＥＴ型パワー素子の閾値電圧ＶＴＨと相互コンダクタンスｇｍが一定であれば、ゲート・プラトー電圧ＶＧＰの値は負荷電流Ｉｌｏａｄに比例して増減する。ここで、スイッチング損失自体も負荷電流Ｉｌｏａｄの大小に依存し、Ｉｌｏａｄが大きいほどそのスイッチング損失Ｅｓｗは増加する。
【００８０】
本発明の実施例４は、Ｖｇｓの判定閾値電圧ＶＧＰＲｇの値を、負荷電流Ｉｌｏａｄと素子温度との両者に基づいて決めることである。図５では、素子温度が中間温度（ＴＭＴ）の場合に、負荷電流Ｉｌｏａｄ１の条件でＶＧＰＲｇの値を決めることを示している。
【００８１】
《本実施例の効果》
本実施例によれば、上記の設定により、負荷電流がＩｌｏａｄ１であれば、素子温度がＴＭＴより低温の領域で、実施例１乃至実施例３で述べた本発明の効果が得られる他に、Ｉｌｏａｄ１より小さな負荷電流Ｉｌｏａｄ２の場合においても、ＴＭＴ２より低温領域であれば、本発明の効果が得られる。その効果によってＥｓｗが低減された結果を図５中に点線で示す。負荷電流がＩｌｏａｄ１で示す大電流の場合には、中間温度ＴＭＴ１から低温の領域でＥｓｗＬＴ１からＥｓｗＬＴ１’へスイッチング損失を低減する。Ｉｌｏａｄ１より小さいＩｌｏａｄ２の場合でも低温ＴＭＴ２（ここでＴＭＴ２＜ＴＭＴ１）より低温でスイッチング損失は低減でき、ＥｓｗＬＴ２’へと減少する。
【００８２】
以上のように、負荷電流によるＶＧＰ電圧の変動に基づいてスイッチング損失の低減効果を設定することにより、電力変換装置の電力損失低減することが可能である。
【００８３】
また、実施例１乃至実施例４では、ターンオン動作時と同様にターンオフ動作においても本発明は効果を有し、ターンオン動作の場合のみや、ターンオフ動作の場合のみに適用した場合でもそのスイッチング損失低減の効果は得られる。
【００８４】
また、上記の検知閾値電圧ＶＧＰＲｇの設定値は、特に低温時のスイッチング損失の低減に効果のある設定例を述べたのであって、低温から中間温度など広い範囲でスイッチング損失を低減したい場合にはＶＧＰＲｇの値を適宜調整して設定することでスイッチング損失の低減が得られる。
【符号の説明】
【００８５】
１a、１b：パワー半導体モジュール
１c、１d：ゲートセンス端子を備えたパワー半導体モジュール
２a、２b：ゲート駆動回路
２c、２d：ゲートセンス端子を備えたパワー半導体モジュールに接続可能なゲート駆動回路
３：ゲート電圧閾値検知判定回路
３１〜３４：ゲート駆動抵抗
４１、４２：ゲート配線
５１：電源
５２：負荷インダクタンス
１０１、１０２：ゲート閾値発生回路
１０３：アンプ
１０４：シュミットトリガ型コンパレータ
１０５：比較電位発生回路
１０６：アンプ制御電源
【図１】
2019129545.tif 000003
【図２】
2019129545.tif 000004
【図３】
2019129545.tif 000005
【図４】
2019129545.tif 000006
【図５】
2019129545.tif 000007
【図６】
2019129545.tif 000008
【図７】
2019129545.tif 000009
【図８】
2019129545.tif 000010
【図９】
2019129545.tif 000011
【図１０】
2019129545.tif 000012
【図１１】
2019129545.tif 000013
【図１２】
2019129545.tif 000014
【図１３】
2019129545.tif 000015