(57)【要約】【課題】広い利得設定範囲において、帯域幅の変動が小さく、かつ線形動作を維持することが可能な可変利得増幅器を提供する。【解決手段】２組のカスコード接続された複数のトランジスタが差動対をなすカスコード型の差動増幅器であって、対をなすカスコード接続されたトランジスタの接続点の間に利得制御信号が印加される可変抵抗部を備えることを特徴とする可変利得増幅器とした。【選択図】図２
2019146044.tif 000002
【特許請求の範囲】
【請求項１】
２組のカスコード接続された複数のトランジスタが差動対をなすカスコード型の差動増幅器によって構成された可変利得増幅器であって、
対をなすカスコード接続されたトランジスタの接続点の間に、利得制御信号が印加される可変抵抗部を備える
ことを特徴とする可変利得増幅器。
【請求項２】
前記可変抵抗部が２つのＦＥＴを含む回路によって構成され、
一方のＦＥＴのソースおよび他方のＦＥＴのドレインが、前記カスコード接続されたトランジスタの接続点の対の一方に接続され、
他方のＦＥＴのソースおよび一方のＦＥＴのドレインが、前記カスコード接続されたトランジスタの接続点の対の他方に接続され、
両ＦＥＴのゲートに前記利得制御信号が入力される
ことを特徴とする請求項１に記載の可変利得増幅器。
【請求項３】
前記可変抵抗部が２つのＦＥＴを含む回路によって構成され、
２つの前記ＦＥＴはソース同士が接続され、
２つの前記ＦＥＴのドレインは前記対をなすカスコード接続されたトランジスタの接続点にそれぞれ接続され、
両ＦＥＴのゲートに前記利得制御信号が入力される
ことを特徴とする請求項１に記載の可変利得増幅器。
【請求項４】
２つの前記ＦＥＴのドレインと、前記対をなすカスコード接続されたトランジスタの接続点の間の配線長は略等しく、かつ２つの前記ＦＥＴのソース同士の間の配線長よりも短くなる位置に２つの前記ＦＥＴを配置する
ことを特徴とする請求項３に記載の可変利得増幅器。
【請求項５】
前記可変抵抗部を構成する２つの前記ＦＥＴの前記ソース同士の接続点にＲＣ並列回路がさらに挿入される
ことを特徴とする請求項３または４に記載の可変利得増幅器。
【請求項６】
２組のカスコード接続された３つ以上のトランジスタが差動対をなす多段カスコード型の差動増幅器によって構成された可変利得増幅器であって、
少なくともいずれか一組の対をなすカスコード接続されたトランジスタの接続点の間に前記可変抵抗部を備える
ことを特徴とする、請求項１から５のいずれか１項に記載の可変利得増幅器。
【請求項７】
構成が同じか、または異なる前記可変抵抗部を複数備え、各前記可変抵抗部に印加される利得制御信号が同一であるか、または異なる制御信号であって、独立に変化させて全体の特性を調整可能とした
ことを特徴とする、請求項６に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号を増幅する増幅器の回路構成に関し、特に外部から印加する制御信号によって増幅器の利得を変化させる事が可能な可変利得増幅器に関する。
【背景技術】
【０００２】
従来、図１に示すようなギルバートセル型と呼ばれる可変利得増幅器が報告されている（下記非特許文献１のＦｉｇ．８参照）。
【０００３】
図１に示す従来の可変利得増幅器は、基本的にカスコード型の差動増幅器であって、エミッタ接地型とベース接地型の複数のトランジスタが接続（カスコード接続）されており、そのような２組のカスコード接続されたトランジスタが差動動作する対を形成して差動増幅器を構成している。
【０００４】
図１では、その入力端子ＩＮp、ＩＮnの側に対をなす２つのＮＰＮバイポーラトランジスタＱ1、Ｑ2（１０１，１０２）を備え、出力端子ＯＵＴp、ＯＵＴnの側に２組の対をなす４つのＮＰＮトランジスタＱ3〜Ｑ6（１０３〜１０６）を備えている。以下同様であるが、トランジスタの極性はＮＰＮ型に限定されるものではなくＰＮＰ型も可能であり、ＦＥＴ（電界効果トランジスタ）でもよく、以後単にトランジスタと表記する。
【０００５】
差動入力の非反転入力端子ＩＮpから入力信号がトランジスタＱ1のベースに印加され、反転入力端子ＩＮnから反転入力信号がトランジスタＱ2のベースに印加されている。入力側の差動対をなす両トランジスタＱ1およびＱ2のエミッタは、それぞれ電流源Ｉ1およびＩ2（１２１、１２２）で駆動されるとともに、エミッタ間抵抗ＲE（１０９）で互いに接続されている。
【０００６】
トランジスタＱ1のコレクタは、トランジスタＱ3、Ｑ5のエミッタに接続され、トランジスタＱ2のコレクタは、トランジスタＱ4、Ｑ6のエミッタに接続されており、トランジスタＱ3、Ｑ4のベースは互いに接続されてバイアス電圧Ｖbiasが印加され、トランジスタＱ5、Ｑ6のベースは互いに接続されて利得制御信号Ｖgcが印加されている。
【０００７】
トランジスタＱ4、Ｑ5のコレクタは、ともに負荷抵抗ＲOUT2（１０８）の一端に接続されており、出力端子ＯＵＴpにつながっている。トランジスタＱ3、Ｑ6のコレクタは、ともに負荷抵抗ＲOUT1（１０７）の一端に接続されており、反転出力端子ＯＵＴnにつながっている。
【０００８】
この図１の従来の可変利得増幅器では、利得制御信号Ｖgcの電圧レベルがＶbiasに比べて充分低い場合には、トランジスタＱ5,Ｑ6がオフ動作となる。この場合、トランジスタＱ1〜Ｑ4によって構成されるカスコード型の差動増幅器として動作するため、大きな利得を有する増幅器として動作する。
【０００９】
一方、利得制御信号Ｖgcの電圧レベルをＶbiasと同程度に近づけた場合には、トランジスタＱ5,Ｑ6がオン動作となる。その場合、反転出力端子ＯＵＴnからは、非反転入力端子ＩＮpへの入力信号がトランジスタＱ1およびＱ3で反転増幅された信号と、反転入力端子ＩＮnへの入力信号がトランジスタＱ2およびＱ6で反転増幅された信号の和が出力される。ここでＩＮp,ＩＮnには差動信号が入力されているため、トランジスタＱ1およびＱ3を通じて伝わる信号と、トランジスタＱ2およびＱ6を通じて伝わる信号は弱めあう方向に働き、結果として利得が小さな増幅器として動作することとなる。
【００１０】
上記の原理によって、図１に示す回路では、利得制御信号Ｖgcの電圧レベルがＶbiasに対して低いと高利得特性が得られ、利得制御信号Ｖgcの電圧レベルをＶbiasに近づけると低利得特性が得られる可変利得増幅器が実現される。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】Hebat-Allah Yehia Abdeen et al., “37.8 GHz to 54.6 GHz Amplifier and DC to 29 GHz Variable Gain Amplifier in 0.13 μm SiGe BiCMOS Technology”,2016 12th Conference on Ph. D. Research in Microelectronics and Electronics, IEEE
【発明の概要】
【発明が解決しようとする課題】
【００１２】
可変利得増幅器は、例えば光通信システムの送受信器における電気信号の増幅に用いられる。近年の光通信システムでは、信号レートを向上させるために通過信号帯域の増加と共に信号の多値化が検討されており、広範囲の利得設定において、帯域変動が小さくかつ線形動作を維持できる可変利得増幅器が必要とされている。
【００１３】
図１に示す従来の可変利得増幅器では、前述した通り利得を変える動作時に、トランジスタＱ5,Ｑ6のオン/オフ動作を切り替える。すなわち、トランジスタＱ3〜Ｑ6を流れる直流電流が利得設定に依存して変化する。一般的にトランジスタの駆動力は流れる直流電流の値に依存するため、図１に示す従来の回路構成では、増幅器が有する信号通過帯域が利得設定に応じて大きく変化してしまう点が課題であった。
【００１４】
また、トランジスタを流れる電流が駆動力が最大となる直流電流の値から大きく外れると、高周波信号を扱う際のＴr、Ｔf（立ち上がり時間および立下り時間）の差が大きくなり、線形増幅する事が難しくなる。よって広い利得設定範囲において、線形動作を維持することが難しいという点も課題であった。
【００１５】
本発明は、このような課題を解決すべくなされたもので、その目的とするところは、広い利得設定範囲において、従来回路よりも帯域変動が小さく、かつ線形動作を維持することが可能な可変利得増幅器を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、このような目的を達成するために、以下のような構成を備えることを特徴とする。
【００１７】
（発明の構成１）
２組のカスコード接続された複数のトランジスタが差動対をなすカスコード型の差動増幅器によって構成された可変利得増幅器であって、
対をなすカスコード接続されたトランジスタの接続点の間に、利得制御信号が印加される可変抵抗部を備える
ことを特徴とする可変利得増幅器。
【００１８】
（発明の構成２）
前記可変抵抗部が２つのＦＥＴを含む回路によって構成され、
一方のＦＥＴのソースおよび他方のＦＥＴのドレインが、前記カスコード接続されたトランジスタの接続点の対の一方に接続され、
他方のＦＥＴのソースおよび一方のＦＥＴのドレインが、前記カスコード接続されたトランジスタの接続点の対の他方に接続され、
両ＦＥＴのゲートに前記利得制御信号が入力される
ことを特徴とする発明の構成１に記載の可変利得増幅器。
【００１９】
（発明の構成３）
前記可変抵抗部が２つのＦＥＴを含む回路によって構成され、
２つの前記ＦＥＴはソース同士が接続され、
２つの前記ＦＥＴのドレインは前記対をなすカスコード接続されたトランジスタの接続点にそれぞれ接続され、
両ＦＥＴのゲートに前記利得制御信号が入力される
ことを特徴とする発明の構成１に記載の可変利得増幅器。
【００２０】
（発明の構成４）
２つの前記ＦＥＴのドレインと、前記対をなすカスコード接続されたトランジスタの接続点の間の配線長は略等しく、かつ２つの前記ＦＥＴのソース同士の間の配線長よりも短くなる位置に２つの前記ＦＥＴを配置する
ことを特徴とする発明の構成３に記載の可変利得増幅器。
【００２１】
（発明の構成５）
前記可変抵抗部を構成する２つの前記ＦＥＴの前記ソース同士の接続点にＲＣ並列回路がさらに挿入される
ことを特徴とする発明の構成３または４に記載の可変利得増幅器。
【００２２】
（発明の構成６）
２組のカスコード接続された３つ以上のトランジスタが差動対をなす多段カスコード型の差動増幅器によって構成された可変利得増幅器であって、
少なくともいずれか一組の対をなすカスコード接続されたトランジスタの接続点の間に前記可変抵抗部を備える
ことを特徴とする、発明の構成１から５のいずれか１項に記載の可変利得増幅器。
【００２３】
（発明の構成７）
構成が同じか、または異なる前記可変抵抗部を複数備え、各前記可変抵抗部に印加される利得制御信号が同一であるか、または異なる制御信号であって、独立に変化させて全体の特性を調整可能とした
ことを特徴とする、発明の構成６に記載の可変利得増幅器。
【発明の効果】
【００２４】
以上記載したような本発明によれば、差動対をなすカスコード接続されたトランジスタの接続点の間に可変抵抗部を備えたので、従来回路よりも広い利得設定範囲において、帯域変動が小さく、かつ線形動作を維持することができる可変利得増幅器を提供することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】従来の可変利得増幅器（ギルバートセル型）の例を示す回路図である。
【図２】本発明の実施形態１の可変利得増幅器の実施例１を示す回路図である。
【図３】本発明の実施形態１の可変利得増幅器の実施例２を示す回路図である。
【図４】本発明の実施形態１の可変利得増幅器の実施例３を示す回路図である。
【図５】本発明の実施形態１の可変利得増幅器の利得周波数特性（ａ）を、従来回路（ｂ）と対比して示す図である。
【図６】本発明の実施形態１の可変利得増幅器の出力信号の全高調波歪特性(THD)を、従来回路と対比して示す図である。
【図７】本発明の実施形態１の可変利得増幅器の実施例４を示す回路図である。
【図８】本発明の実施形態２の可変利得増幅器の実施例を示す回路図である。
【図９】本発明の実施形態３の可変利得増幅器の実施例１を示す回路図である。
【図１０】本発明の実施形態３の可変利得増幅器の実施例２を示す回路図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
【実施形態１】
【００２７】
（実施形態１の実施例１）
図２に、本発明の可変利得増幅器の実施形態１の実施例１の回路図を示す。図２に示す本発明の可変利得増幅器はカスコード型の差動増幅器であって、その入力側に差動対をなす２つのトランジスタＱ1、Ｑ2（２０１，２０２）を備え、出力側に差動対をなす２つのトランジスタＱ3、Ｑ4（２０３，２０４）を備えている。
【００２８】
差動入力の非反転入力端子ＩＮpから入力信号がトランジスタＱ1のベースに印加され、反転入力端子ＩＮnから反転入力信号がトランジスタＱ2のベースに印加されている。入力側の差動対をなす両トランジスタＱ1およびＱ2のエミッタは、それぞれ電流源Ｉ1およびＩ2（２２１、２２２）で駆動されるとともに、エミッタ間抵抗ＲE（２０９）で互いに接続されている。
【００２９】
トランジスタＱ1のコレクタはカスコード接続の接続点Ｐ1においてトランジスタＱ3のエミッタに接続され、トランジスタＱ2のコレクタはカスコード接続の接続点Ｐ2においてトランジスタＱ4のエミッタに接続されており、トランジスタＱ3、Ｑ4のベースは互いに接続されてバイアス電圧Ｖbiasが印加されている。
【００３０】
トランジスタＱ4のコレクタは、負荷抵抗ＲOUT2（２０８）の一端に接続されて出力端子ＯＵＴpにつながり、トランジスタＱ3のコレクタは、負荷抵抗ＲOUT1（２０７）の一端に接続されて反転出力端子ＯＵＴnにつながっている。
【００３１】
このような構成により、トランジスタＱ1とトランジスタＱ3は、いわゆるカスコード接続をなしており、トランジスタＱ2とトランジスタＱ4も同様であって、２組のカスコード接続された複数のトランジスタが差動対をなす、カスコード型の差動増幅器として動作する。
【００３２】
本発明では、トランジスタＱ1のコレクタとトランジスタＱ3のエミッタの接続点Ｐ1と、トランジスタＱ2のコレクタとトランジスタＱ4のエミッタの接続点Ｐ2の間に可変抵抗部Ｒv（２１０）が設けられており、利得制御信号Ｖgcは可変抵抗部Ｒvの抵抗値ｒvを制御しているのが特徴点である。
【００３３】
図２の本発明の実施形態１の実施例１の可変利得増幅器では、カスコード接続の接続点Ｐ1（あるいはＰ2）からは、トランジスタＱ1（あるいはＱ2）のコレクタ抵抗、カスコードトランジスタＱ3（あるいはＱ4）のエミッタ抵抗、および可変抵抗部Ｒvが見える。
【００３４】
可変抵抗部Ｒvの抵抗値ｒvがコレクタ抵抗とエミッタ抵抗の並列抵抗に比べて充分大きい（例えば10倍以上の）場合には、ＩＮpに入力された信号のほぼ全ての成分がトランジスタＱ1およびＱ3を通って反転増幅され、ＯＵＴnに出力される。また、ＩＮnに入力された信号も同様にほぼ全ての成分がトランジスタＱ2およびＱ4を通って反転増幅され、ＯＵＴpに出力される。すなわち差動のカスコード増幅器として動作するため、大きい利得を有する増幅器となる。
【００３５】
一方で、可変抵抗部Ｒvの抵抗値ｒvがトランジスタのコレクタ抵抗とエミッタ抵抗に比べて同程度あるいは小さい（例えば数倍程度あるいはそれ以下の）場合には、トランジスタＱ1およびＱ2によって反転増幅された差動信号の一部が、可変抵抗部Ｒvの方向に流れて打ち消しあうため、ＯＵＴpおよびＯＵＴnに出力される信号の強度が低下し、利得が低下する。
【００３６】
例えば可変抵抗部Ｒvの抵抗値ｒv＝０の条件下では、全ての差動信号が可変抵抗部Ｒvを通じて打ち消し合うため、増幅器としての利得がゼロになる。このとき、カスコード接続の接続点Ｐ1およびＰ2は差動対をなす接続点同士であるため、Ｐ1およびＰ2の直流電位は等しくなり、可変抵抗部Ｒvには直流電流は流れない。また同様にエミッタ間抵抗ＲEも差動対をなす接続点間に接続されているため、直流電流は流れない。
【００３７】
よって本発明で提案する回路では、利得設定（可変抵抗部Ｒvの抵抗値ｒv）に寄らずトランジスタＱ1〜Ｑ4に流れる直流電流の値は常に一定値（Ｉ）であり、トランジスタの駆動力を一定に保ちながら可変抵抗部Ｒvの抵抗値ｒvを制御することで、広い利得設定範囲において、線形動作を維持しつつ利得制御が可能な可変利得増幅器を実現することができる。
【００３８】
また本発明のカスコード型の増幅器では、カスコード接続されたトランジスタの接続点Ｐ1、Ｐ2にはトランジスタＱ3あるいはＱ4のエミッタが接続され、低インピーダンスであるため、その接続点に形成される極のＲＣ時定数が小さく、増幅器全体の信号通過帯域を制限する要因にはなりにくい。
【００３９】
つまり本発明では、可変抵抗部Ｒvの抵抗値ｒvを変化させると、カスコード接続されたトランジスタの間の接続点Ｐ1、Ｐ2に形成される極のＲＣ時定数が変化するものの、増幅器全体の信号通過帯域に与える影響は僅かとなる。よって本発明では利得変化時の帯域幅の変動が小さく、広範囲の利得設定条件下で線形動作が可能な可変利得増幅器を実現することができる。
【００４０】
（実施形態１の実施例２、３）
図３、図４には、本発明の可変利得増幅器の実施形態１の実施例２、３として、例えば可変抵抗部ＲvをＦＥＴ（電界効果トランジスタ）で実現した実施例の回路図を示す。
【００４１】
図３の実施形態１の実施例２の回路では、ゲートに共通の利得制御信号Ｖgcが印加され並列接続される２つのＦＥＴ（ＦＥＴ1：３１１、ＦＥＴ2：３１２）により、可変抵抗部Ｒvが構成されている。
【００４２】
図４の実施形態１の実施例３の回路では、ゲートに共通の利得制御信号Ｖgcが印加され直列接続される２つのＦＥＴ（ＦＥＴ1：４１１、ＦＥＴ2：４１２）により、可変抵抗部Ｒvが構成されている。図３、図４の、その他の部分は図２と同様であるので説明を省略する。
【００４３】
一般的に差動増幅器は、同相のノイズ信号除去等の観点から信号経路が差動対称であること、すなわち差動対を成す各端子に接続される素子のサイズ、数、端子の種類が同一であることが望まれる。
【００４４】
実施形態１の図３、図４の構成では、トランジスタＱ3およびＱ4のサイズが等しく、トランジスタＱ1およびＱ2のサイズが等しく、ＦＥＴ1およびＦＥＴ2のサイズが等しい場合には、差動増幅器中の可変抵抗（を構成するＦＥＴ）が接続される差動の端子に接続される素子のサイズ、数、端子の種類は全て同一となる。
【００４５】
前述のように、本発明で提案する可変抵抗部Ｒvの構成では、可変抵抗部Ｒvの抵抗値が小さいほど低い利得特性となり、可変抵抗部Ｒvの抵抗値ｒv＝０のとき増幅器の利得はゼロになる。しかし図３、図４のようにＦＥＴで可変抵抗を実現する場合には、利得制御信号Ｖgcが充分大きい状態であってもＦＥＴのソース-ドレイン間には有限のオン抵抗が生じるため、増幅器の利得をゼロにすることは出来ないという課題が発生する。
【００４６】
ＦＥＴのオン抵抗はゲート幅に反比例するため、ゲート幅の大きいＦＥＴを用いれば制御可能な利得変化の幅を大きくすることが出来るが、ゲート幅を大きくするとＦＥＴに付随する寄生容量が大きくなり、増幅器全体の信号通過帯域が劣化してしまう。このため、２つのＦＥＴをどのように接続して可変抵抗部Ｒvを構成するか、という回路構成が重要となる。
【００４７】
差動信号経路の差動対称性を維持しながら、信号経路上の寄生容量を小さく抑え、利得変化の幅の大きな可変利得増幅器を実現するという観点からは、可変抵抗部Ｒvを構成する２つのＦＥＴ（ＦＥＴ1、ＦＥＴ2）のドレイン端子、ソース端子それぞれに付随する寄生容量に大きな差が無い場合（ソース端子の寄生容量≒ドレイン端子の寄生容量の場合）には、差動対称性を維持しながら、より小さなゲート幅の（寄生容量の小さな）ＦＥＴを用いて、可変抵抗部Ｒｖを構成することが望まれる。例えば図３に示すように２つのＦＥＴ（ＦＥＴ1、ＦＥＴ2）をソース-ドレイン端子を逆にして並列接続する逆並列の構成であれば、ＦＥＴが並列接続されているためにオン抵抗の合成抵抗は小さな値を実現し易く、かつ差動対称性を維持することが可能であり、望ましい。
【００４８】
一方で、ゲート幅を短く分割したマルチフィンガ構成のＦＥＴでフィンガ数が偶数である場合や、ソース端子がバックゲート(半導体基板)と短絡されるＦＥＴの場合などでは、可変抵抗部Ｒvを構成する２つのＦＥＴ（ＦＥＴ1、ＦＥＴ2）のドレイン端子およびソース端子に付随する寄生容量に大きな差が生じる場合がある（ソース端子の寄生容量＞ドレイン端子の寄生容量）。
【００４９】
その場合には、ＦＥＴのソース端子を信号経路上に接続することは、高利得時（ＦＥＴがオフ動作時）の増幅器全体の信号通過帯域を劣化させてしまう要因になるため望ましく無い。そこで、例えば図４に示すように２つのＦＥＴ（ＦＥＴ1、ＦＥＴ2）のソース端子を接続して、ドレイン端子がトランジスタＱ1およびＱ2のコレクタ端子（すなわち接続点Ｐ1、Ｐ2）に接続されるように直列接続する（対向直列接続する）ことで、信号経路上の寄生容量を小さく抑えることができ、広帯域な可変利得増幅器を実現することができる。
【００５０】
また低利得時（ＦＥＴ1、ＦＥＴ2がオン動作時）には、ＦＥＴのドレイン-ソース間抵抗が小さくなるため、ソース端子の寄生容量が信号経路上から見えることになるが、２つのＦＥＴ素子のソース端子を接続した点は、差動信号上の中点であるため仮想的なＡＣ接地端子とみなせるため、そこに生じる寄生容量による増幅器全体の信号通過帯域劣化は僅かである。
【００５１】
実回路に搭載する場合には、可変抵抗部を挿入する接続点Ｐ1、Ｐ2の間に有限の距離が存在し、Ｐ1−ＦＥＴ1間、ＦＥＴ1−ＦＥＴ2間、Ｐ2−ＦＥＴ2間をそれぞれ接続するための配線が必要である。Ｐ1−ＦＥＴ1間の配線の寄生容量およびＰ2−ＦＥＴ2間の配線の寄生容量は、それぞれ差動信号経路上の寄生容量となり、差動増幅器全体の信号通過帯域を劣化させる要因となる。
【００５２】
一方で、ＦＥＴ1−ＦＥＴ2間の配線寄生容量は前述した通り、増幅器全体の信号通過帯域を大きく劣化させることは無い。よって差動信号経路の差動対称性を維持しながら、信号経路上の寄生容量を小さく抑えるためには、Ｐ1−ＦＥＴ1間配線長≒Ｐ2−ＦＥＴ2間の配線長＜ＦＥＴ1−ＦＥＴ2間の配線長、となる位置に２つのＦＥＴを配置することが望ましい。
【００５３】
すなわち、図４において２つのＦＥＴ（ＦＥＴ1：４１１、ＦＥＴ2：４１２）は、互いの間隔をあけて、対をなすカスコード接続の接続点Ｐ1，Ｐ2に同程度に近い位置に配置されている。２つのＦＥＴのドレインと、対をなすカスコード接続されたトランジスタの接続点Ｐ1，Ｐ2の間の配線長は略等しく、かつ２つのＦＥＴのソース同士の間の配線長よりも短くなるように配置されている。
【００５４】
（利得の周波数特性と出力信号の全高調波歪特性）
図５において、図５（ａ）は本発明の回路（図３に示す回路）、図５（ｂ）は従来回路（図１に示す回路）の両可変利得増幅器においてそれぞれ、高利得（低周波帯での利得≒5dB）と低利得（低周波帯での利得≒-10dB）の２つの利得設定をした時の利得の周波数特性を示したグラフである。
【００５５】
また図６は、本発明の回路および従来回路において、10GHzの理想的な正弦波の様々な入力振幅（横軸）に対して、出力信号の振幅が150ｍＶｐｐになるように利得設定をした際の、出力信号の全高調波歪特性(ＴＨＤ：縦軸) を表すグラフである。
【００５６】
図５および図６の両グラフは、90ｎｍ世代のＢｉＣＭＯＳプロセスパラメタを用いて計算しており、各定数は負荷抵抗ＲOUT1＝ＲOUT2＝280Ω、エミッタ間抵抗ＲE＝250Ω、電流値Ｉ＝2ｍＡ、トランジスタＱ1およびＱ2のエミッタ長＝2.2μｍ、トランジスタＱ3〜Ｑ6のエミッタ長＝2.0μｍに設定した場合の結果である。
【００５７】
図５より、ともに同じ5dBから-10dBの15dBの設定利得の変化幅に対して、従来回路（図５（ｂ））では、信号通過帯域（-3dB帯域）が(32.8GHz-24.6GHz)／24.6GHz×100％≒33％と大きく変動しているのに対し、本発明の回路（図５（ａ））では、(31.4GHz-33.0GHz)／33.0GHz×100％≒5％と変動は僅かで、帯域幅の変動率が１／６以下にまで低減出来ることが分かる。
【００５８】
また図６より、従来回路では入力振幅が大きくなる（すなわち利得設定を下げる）と出力信号の歪成分が増え、入力振幅500ｍＶｐｐ時にはＴＨＤ≒8％まで劣化しているのに対し、本発明の提案回路では入力振幅500ｍＶｐｐ時でもＴＨＤ≒3.2％に留まっている。この事からも、本発明の可変利得増幅器によって、より広い利得範囲で線形動作が可能であることが分かる。
【００５９】
上記の本発明の可変利得増幅器の実施形態１（図２〜図４）では、いずれも入力側の差動対をなす両トランジスタＱ1、Ｑ2のエミッタ間にエミッタ間抵抗ＲEを挿入し、電流源を２つ備える回路例を用いて説明した。しかし、本発明ではカスコード型の差動増幅器の対をなすカスコード接続されたトランジスタの接続点の間（トランジスタＱ1のコレクタとトランジスタＱ3のエミッタの接続点Ｐ1と、トランジスタＱ2のコレクタとトランジスタＱ4のエミッタの接続点Ｐ2の間）に可変抵抗部Ｒvが接続された構成であれば同様の効果が得られるため、エミッタ間抵抗ＲEは必須ではない。
【００６０】
例えば図７にある実施形態１の実施例４の回路図に示すように、入力側の差動対をなすトランジスタＱ1、Ｑ2のエミッタ間にエミッタ間抵抗ＲEを設けずに直接接続して、単一の電流源Ｉ0（７２０）で駆動する回路構成や、図示はしないがエミッタ間抵抗ＲEに帯域延伸用の容量素子を並列に備える回路構成など様々な構成を取ることが出来る。
【００６１】
またトランジスタＱ1〜Ｑ4にバイポーラトランジスタを用いた例を説明したが、本発明はこれらをＦＥＴ（電界効果トランジスタ）に置き換えた例でも同様の効果を得られることは明らかであり、これに限るものではない。
【実施形態２】
【００６２】
図８には、本発明の実施形態２の可変利得増幅器の実施例の回路図を示す。実施形態１との相違点は、可変抵抗部Ｒvの２つのＦＥＴ（８１１、８１２）の直列接続回路の間にＲＣ並列回路（８１３，８１４）を設けて構成している点である。図８の、その他の部分は図４と同様であるので説明を省略する。
【００６３】
本発明の可変利得増幅器では、利得設定を変えて動作させた時に従来例よりも信号通過帯域幅の変動を大幅に抑制できることは前述した通りである。しかし、それでも図５（ａ）からは、利得低下時（利得設定＝-10ｄB）に僅かに通過帯域が逆に広がる（31.4GHzから33.0GHz）ことが確認される。
【００６４】
これは本発明の実施形態１では、可変利得制御時に各トランジスタを流れる直流電流の値を一定に保つことでトランジスタが有する駆動力が一定に保たれ、結果として信号通過帯域の変動が抑制できるものの、可変抵抗部Ｒvの抵抗値ｒvが変化することによって、カスコード接続されたトランジスタの接続点（トランジスタＱ1のコレクタとトランジスタＱ3のエミッタの接続点Ｐ1と、トランジスタＱ2のコレクタとトランジスタＱ4のエミッタの接続点Ｐ2）に形成されるＲＣ時定数（のＲ成分）が変化するため、低利得時（可変抵抗部Ｒvの抵抗値ｒvが小さい時）ほど信号通過帯域が広がってしまうためである。
【００６５】
図８に示す本発明の実施形態２の可変利得増幅器では、可変抵抗部Ｒvの直列接続される２つのＦＥＴ（８１１、８１２）の間にＲＣ並列回路（８１３，８１４）をさらに備えており、低利得設定時（ＦＥＴオン動作時）にはカスコード接続されたトランジスタの接続点から見たインピーダンスの容量成分として、ＲＣ並列回路のＣ（８１４）を見せることで、可変抵抗部Ｒvの全体としてのＲＣ時定数の変化を抑制することができ、利得変化時の帯域幅の変動をさらに小さくすることが可能となる。
【００６６】
用いる容量Ｃ（８１４）の値としては、高利得設定時にカスコード接続されたトランジスタの接続点に形成されるＲＣ時定数と、低利得設定時にカスコード接続されたトランジスタの接続点に形成されるＲＣ時定数が、概一定となるような値に設定されることが望ましい。
【００６７】
図８の本実施形態２の実施例ではＲＣ並列回路（８１３，８１４）を用いた構成を示したが、低利得設定時にカスコード接続されたトランジスタの接続点に接続される容量成分が、高利得設定時にカスコード接続されたトランジスタの接続点に接続される容量成分よりも大きくなる構成の回路であれば良く、図８の構成に限るものではない。
【００６８】
また、本実施形態２（図８）でも、トランジスタＱ1、Ｑ2のエミッタ間にエミッタ間抵抗ＲE（８０９）を挿入し、電流源を２つ備える回路とした。しかし、本発明では差動のカスコード増幅器のカスコード接続されたトランジスタ間（トランジスタＱ1およびトランジスタＱ2のコレクタ端子Ｐ1−Ｐ2間）に可変抵抗部Ｒvが接続された構成であればよいため、これに限るものではないことは実施形態１の実施例４（図７）と同様である。
【００６９】
また、トランジスタＱ1〜Ｑ4にバイポーラトランジスタを用いた例を説明したが、本発明はこれらをＦＥＴトランジスタに置き換えた例でも同様の効果を得られることも実施形態１と同様である。
【実施形態３】
【００７０】
図９および図１０には、本発明の可変利得増幅器の実施形態３の実施例の回路図を２つ例示する。実施形態３の実施形態１，２との相違点は、差動増幅器を３つ以上のトランジスタがカスコード接続された多段カスコード型の増幅器の差動対で構成した点である。
【００７１】
例えば、図９に示す実施形態３の実施例１の構成では、入力側のエミッタ接地型の差動トランジスタ対Ｑ1、Ｑ2（９０１、９０２）に続いて、ベース接地型の第１の差動トランジスタ対Ｑ3、Ｑ4（９０３、９０４）、ベース接地型の第２の差動トランジスタ対Ｑ5、Ｑ6（９０５、９０６）が設けられており、３段カスコード型の差動増幅器を構成している。
【００７２】
また、図１０に示す実施形態３の実施例２の構成では、入力側のエミッタ接地型の差動トランジスタ対Ｑ1、Ｑ2（１００１、１００２）に続いて、ベース接地型の第１の差動トランジスタ対Ｑ3、Ｑ4（１００３、１００４）が、以下同様にベース接地型の第Ｎ−１の差動トランジスタ対Ｑ2N-1、Ｑ2Nまで設けられており、Ｎ段カスコード型の差動増幅器を構成している。
【００７３】
図１０では、可変抵抗部Ｒv1（１０１０）・・・ＲvNのように、対をなすカスコード接続されたトランジスタの接続点の間に複数の可変抵抗部を備えることが可能であることも示されている。図９、１０の、その他の部分は図７と同様であるので説明を省略する。
【００７４】
それぞれの回路において、可変抵抗部Ｒv（９１０、１０１０、・・・）の抵抗値に寄らずに各トランジスタを流れる直流電流は一定であり、可変抵抗部Ｒvの抵抗値が大きい場合には、それぞれ３段あるいはＮ段の多段カスコード型の差動増幅器として動作するため、高い利得を有する増幅器となる。可変抵抗部Ｒvの抵抗値が小さい場合には、可変抵抗を通じて流れる差動信号の一部が打ち消し合うため、低利得な増幅器として動作する。よって、前実施例と同様に信号通過帯域幅の変動が小さく、広い利得設定範囲で線形動作が可能な可変利得増幅器が実現できる。
【００７５】
また図１０に示すように、３段以上のカスコード型である場合、カスコード接続されるトランジスタの段間の接続点の対が複数組存在する。この中のいずれか一組の接続点の対の間に可変抵抗部を設けることで、可変利得増幅器を実現することが可能である。しかし、一般的に１つの可変抵抗部だけでは抵抗値をゼロまで下げることは難しいため、利得の可変範囲に制約がかかる。複数の接続点の対の間に複数Ｍ（≦Ｎ）個の可変抵抗部Ｒv1〜ＲvM（１０１０〜１０１１）を備えることによって、より広範囲で特性の自由度が高い可変利得制御が可能となる。
【００７６】
複数の可変抵抗部Ｒv1〜ＲvMは、すべて同じ構成のものであっても良いが、実施形態１，２に示したような異なる構成のものを組み合わせて全体の特性を調整してもよい。利得制御信号も同様に、すべての可変抵抗部に共通の同一の制御信号であっても良いが、各可変抵抗部ごとに異なる複数の制御信号Ｖgc1〜ＶgcMとして、独立に変化させて全体の特性を調整可能としても良い。
【００７７】
実施形態３の図９、１０に記載の可変利得増幅器では、入力側の差動対をなすトランジスタＱ1、Ｑ2のエミッタ間を直接接続し、単一の電流源Ｉ0（９２０、１０２０）で駆動する回路例を用いて説明した。しかし、本発明の可変利得増幅器では多段カスコード型の差動増幅器の、少なくともいずれか一組の対をなすカスコード接続されたトランジスタの接続点の間に可変抵抗部Ｒvが接続された構成であれば同様の効果が得られるため、これに限るものではない。実施形態１、２の図２〜４や図８と同様に、エミッタ間抵抗ＲEを設けて、入力側の差動対をなす２つのトランジスタのエミッタをそれぞれ別の電流源で駆動しても良い。
【００７８】
またトランジスタＱ1〜Ｑ2Nにバイポーラトランジスタを用いた例を説明したが、本発明はこれらをＦＥＴ（電界効果トランジスタ）に置き換えた例でも同様の効果を得られることも前記実施例１、２と同様である。
【産業上の利用可能性】
【００７９】
以上のように本発明によれば、広い利得設定範囲において、帯域幅の変動が小さく、かつ線形動作を維持することが可能な可変利得増幅器を提供することができる。
【符号の説明】
【００８０】
１０１〜１０６、２０１〜２０４、３０１〜３０４、４０１〜４０４、７０１〜７０４、８０１〜８０４、９０１〜９０６、１００１〜１０２Ｎ  トランジスタ
１０７、１０８、２０７、２０８、３０７、３０８、４０７、４０８、７０７、７０８、８０７、８０８、９０７、９０８、１００７、１００８  負荷抵抗
１２１、１２２、２２１、２２２、３２１、３２２、４２１、４２２、７２０、８２１、８２２、９２０、１０２０  電流源
１０９、２０９、３０９、４０９、８０９  エミッタ間抵抗
２１０、９１０、１０１０  可変抵抗部
３１１、３１２、４１１、４１２、７１１、７１２、８１１、８１２  ＦＥＴ
８１３、８１４  Ｒ、Ｃ
【図１】
2019146044.tif 000003
【図２】
2019146044.tif 000004
【図３】
2019146044.tif 000005
【図４】
2019146044.tif 000006
【図５】
2019146044.tif 000007
【図６】
2019146044.tif 000008
【図７】
2019146044.tif 000009
【図８】
2019146044.tif 000010
【図９】
2019146044.tif 000011
【図１０】
2019146044.tif 000012