(57)【要約】【課題】ボンディングパッドの面積を抑制しつつ、プロービングによるダメージを低減する。【解決手段】配線層２１〜２３を含む機能層２０と、機能層２０を覆う絶縁層３０と、絶縁層３０に設けられた開口部３１を介して、配線層２３に接続されたボンディングパッド４０とを備える。ボンディングパッド４０は、開口部３１の底部に位置し、ボンディングワイヤが接続される接続部４０Ａと、絶縁層３０の表面に位置する突出部４０Ｂを含む。本発明によれば、突出部４０Ｂにプロービングすることによって電気的特性評価及び動作テストを行うことが可能となる。この場合、接続部４０Ａ及びその直下に位置する配線層２１〜２３にダメージが加わらないことから、製品の信頼性低下を防止することが可能となる。しかも、接続部４０Ａと突出部４０Ｂが異なる平面に設けられていることから、ボンディングパッドの占有面積を抑制することも可能となる。【選択図】図３
2019129173.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、少なくとも１層の配線層を含む機能層と、
前記機能層を覆う絶縁層と、
前記絶縁層に設けられた開口部を介して、前記配線層に接続されたボンディングパッドと、を備え、
前記ボンディングパッドは、前記開口部の底部に位置し、ボンディングワイヤが接続される接続部と、前記絶縁層の表面に位置する突出部とを含むことを特徴とする電子部品。
【請求項２】
前記突出部の面積は、前記接続部の面積よりも小さいことを特徴とする請求項１に記載の電子部品。
【請求項３】
前記突出部は、平面視で前記開口部の周囲を囲む環状構造を有していることを特徴とする請求項１又は２に記載の電子部品。
【請求項４】
前記開口部は、平面視で長方形であることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品。
【請求項５】
前記機能層は、積層された２以上の配線層と、前記２以上の配線層を互いに接続するスルーホール導体を含み、
前記スルーホール導体は、平面視で前記接続部と重なる位置を避けて配置されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品。
【請求項６】
前記接続部にはプローブ痕がなく、前記突出部にはプローブ痕が存在することを特徴とする請求項１乃至５のいずれか一項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品に関し、特に、ボンディングパッドを有するチップ型の電子部品に関する。
【背景技術】
【０００２】
半導体ＩＣやＲＦ回路などチップ型の電子部品は、ボンディングワイヤを介して外部と接続されることが一般的である。この場合、チップ型の電子部品の表面には、ボンディングワイヤを接続するためのボンディングパッドが設けられる。ボンディングパッドの構造は、例えば特許文献１〜３に示されている。
【０００３】
特許文献１に記載されたボンディングパッドは、絶縁層の表面に設けられており、絶縁層に形成された開口部を介して下層の配線層に接続されている。特許文献２に記載されたボンディングパッドは、絶縁層に形成された開口部内に設けられている。特許文献３には、テスト用のプローブパッドがボンディングパッドと同一平面に設けられた構造が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３９２７７８３号公報
【特許文献２】特許第３６６１６９５号公報
【特許文献３】特許第４２４２３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１及び２に記載されたボンディングパッドは、プロービングによってボンディングパッド及びその直下に位置する配線層などにダメージが加わることから、ボンディングワイヤとボンディングパッドの接続性が低下するなど、製品の信頼性の低下を招くという問題があった。一方、特許文献３においては、ボンディングパッドとテスト用のプローブパッドが別個に設けられていることから、ボンディングパッドに対してプロービングされることはないが、パッド領域全体の専有面積が増大するという問題があった。
【０００６】
したがって、本発明は、ボンディングパッドの面積を抑制しつつ、プロービングによるダメージを低減可能な電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による電子部品は、基板と、基板上に設けられ、少なくとも１層の配線層を含む機能層と、機能層を覆う絶縁層と、絶縁層に設けられた開口部を介して、配線層に接続されたボンディングパッドとを備え、ボンディングパッドは、開口部の底部に位置し、ボンディングワイヤが接続される接続部と、絶縁層の表面に位置する突出部とを含むことを特徴とする。
【０００８】
本発明によれば、ボンディングワイヤが接続される接続部が開口部の底部に設けられる一方、絶縁層の表面に突出部が設けられていることから、突出部にプロービングすることによって電気的特性評価及び動作テストを行うことができ、これによって良否評価や選別を行うことが可能となる。そして、突出部にプロービングすることにより、プロービングによってボンディングパッドの接続部及びその直下に位置する配線層などにダメージが加わらないことから、ボンディングワイヤとボンディングパッドの接続性低下など、製品の信頼性低下を防止することが可能となる。しかも、接続部と突出部が高さの異なる平面に設けられていることから、ボンディングパッドの占有面積を抑制することも可能となる。これにより、製品サイズの小型化または配線設計領域の拡大を図ることができ、内部配線の設計自由度が増す。また、ボンディングパッドの占有面積を抑制することにより、直下および近傍の配線との磁気干渉、容量結合などの影響を低減することもできる。
【０００９】
本発明において、突出部の面積は、接続部の面積よりも小さくても構わない。これによれば、ボンディングパッドの面積をより小さくすることが可能となる。
【００１０】
本発明において、突出部は、平面視で開口部の周囲を囲む環状構造を有していても構わない。これによれば、突出部の面積が小さくても、容易にプロービングすることが可能となる。
【００１１】
本発明において、開口部は、平面視で長方形であっても構わない。これによれば、１個のボンディングパッドに複数のボンディングワイヤを接続することが可能となる。
【００１２】
本発明において、機能層は、積層された２以上の配線層と、２以上の配線層を互いに接続するスルーホール導体を含み、スルーホール導体は、平面視で接続部と重なる位置を避けて配置されていても構わない。これによれば、接続部の平坦性を高めることが可能となる。
【００１３】
本発明において、接続部にはプローブ痕がなく、突出部にはプローブ痕が存在しても構わない。かかる状態は、突出部に対してはプロービングすることにより得られる。
【発明の効果】
【００１４】
このように、本発明によれば、ボンディングパッドの面積を抑制しつつ、プロービングによるダメージを低減可能な電子部品を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の好ましい実施形態による電子部品の外観を示す略上面図である。
【図２】図２は、本発明の好ましい実施形態による電子部品の模式的な断面図である。
【図３】図３は、ボンディングパッド４０が設けられた部分を拡大して示す模式的な断面図である。
【図４】図４は、ボンディングパッド４０にボンディングワイヤＢＷを接続した状態を示す図である。
【図５】図５は、１つのボンディングパッド４０に２つのボンディングワイヤＢＷを接続した状態を示す図である。
【図６】図６は、電気的特性評価及び動作テストにおけるプロービング方法を説明するための図である。
【図７】図７は、電気的特性評価及び動作テストにおけるプロービング方法を説明するための図である。
【図８】図８は、第１の変形例を示す図である。
【図９】図９は、第２の変形例を示す図である。
【図１０】図１０は、第３の変形例を示す図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１７】
図１は、本発明の好ましい実施形態による電子部品の外観を示す略上面図である。また、図２は、本実施形態による電子部品の模式的な断面図である。
【００１８】
図１及び図２に示すように、本実施形態による電子部品はチップ型であり、一方の表面に複数のボンディングパッド４０が形成されている。電子部品の種類については特に限定されず、半導体ＩＣやＲＦ回路などチップ型の電子部品が該当する。ＲＦ回路などチップ型の電子部品としては、ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、ダイプレクサ、デュプレクサ、バルントランス、カプラ、スプリッタなどが挙げられる。
【００１９】
より詳細に説明すると、本実施形態による電子部品は、基板１０と、基板１０上に設けられた機能層２０と、機能層２０を覆う絶縁層３０を備えており、絶縁層３０に設けられた開口部３１と重なる位置にボンディングパッド４０が形成されている。基板１０の材料は、シリコン、ガラス、アルミナ、フェライト、エポキシ、液晶ポリマー（ＬＣＰ）、ビスマレイミドトリアジン（ＢＴ）、エポキシやポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。
【００２０】
拡大図である図３に示すように、機能層２０は、積層された複数の配線層２１〜２３を含み、各配線層２１〜２３は層間絶縁膜２４〜２６で覆われている。図３に示す例では、機能層２０に３つの配線層２１〜２３が含まれているが、機能層２０に含まれる配線層の数がこれに限定されるものではない。機能層２０は、本実施形態による電子部品が例えばＲＦ回路であれば、配線パターンの他、キャパシタパターンやインダクタパターン、抵抗パターンなどが形成される。また、積層方向に隣接する配線層は、層間絶縁膜を貫通して設けられたスルーホール導体２９を介して接続される。図３に示す例では、ボンディングパッド４０の直下にはスルーホール導体２９が配置されていない。
【００２１】
機能層２０の表面には、絶縁層３０が形成される。絶縁層３０は、機能層２０を保護するための部材であり、ポリイミド、ＰＢＯ、液晶ポリマー、ＢＴなどの樹脂材料、或いは、アルミナ、酸化ケイ素、窒化ケイ素などの無機材料が用いられる。絶縁層３０の所定の平面位置には開口部３１が形成されており、開口部３１の底面部分には最上層に位置する配線層２３の一部が露出している。そして、絶縁層３０上には、開口部３１を覆うようにボンディングパッド４０が形成されている。ボンディングパッド４０の面積は、開口部３１の面積よりもやや大きく、これにより開口部３１の全体がボンディングパッド４０で覆われる。その結果、開口部３１の側壁に露出する各界面は、ボンディングパッド４０によって完全に覆われる。
【００２２】
ボンディングパッド４０は、Ｃｕ（銅）からなる第一層４１、Ｎｉ（ニッケル）からなる第二層４２、Ｐｄ（パラジウム）からなる第三層４３、Ａｕ（金）からなる第四層４４の４層構造を有している。但し、本発明においてボンディングパッドが４層構造を有している点は必須でなく、例えば、Ｐｄ（パラジウム）からなる第三層４３を省略することによって３層構造としても構わない。また、第一層４１はＣｕ以外のＡｌやＡｇなどの材料でも構わない。
【００２３】
図３に示すように、ボンディングパッド４０は、開口部３１の底部に位置し、配線層２３と接する接続部４０Ａと、絶縁層３０の表面に位置する突出部４０Ｂと、開口部３１の側壁部分に形成された壁面部４０Ｃを含んでいる。これら接続部４０Ａ、突出部４０Ｂ及び壁面部４０Ｃは、一体的且つ連続的な導体膜である。つまり、一体的且つ連続的であるボンディングパッド４０のうち、平面視で開口部３１と重なる中央部分が接続部４０Ａを構成し、平面視で開口部３１の周囲を囲む環状部分が突出部４０Ｂを構成し、接続部４０Ａと突出部４０Ｂの間に位置する部分が壁面部４０Ｃを構成する。図１に示すように、ボンディングパッド４０のうち大部分が接続部４０Ａを構成しており、突出部４０Ｂの面積は、接続部４０Ａの面積よりも小さい。このため、ボンディングパッド４０の専有面積は、開口部３１の面積よりも僅かに大きい程度に抑えられる。
【００２４】
図４は、ボンディングパッド４０にボンディングワイヤＢＷを接続した状態を示す図である。
【００２５】
図４に示すように、ボンディングワイヤＢＷは、ボンディングパッド４０の接続部４０Ａに接続される。上述の通り、ボンディングパッド４０の大部分が接続部４０Ａを構成していることから、ワイヤボンディング時においては、ボンディングワイヤＢＷを容易に接続部４０Ａに接続することができる。また、ボンディングパッド４０のエッジ部は、絶縁層３０の表面に位置する突出部４０Ｂによって構成されることから、画像処理装置を用いた画像認識において高いコントラストを得ることができる。このため、ボンディングワイヤＢＷの接続を高精度に行うことが可能となる。さらに、ボンディングパッド４０は、開口部３１の側壁面に形成された壁面部４０Ｃを有しているため、画像処理装置を用いた画像認識においては、壁面部４０Ｃをエッジとして認識することも可能である。
【００２６】
また、図１に示すように、一部のボンディングパッド４０は平面形状が長方形であり、略正方形であるボンディングパッド４０とよりも平面サイズが拡大されている。このような大型のボンディングパッド４０に対しては、図５に示すように、２本又はそれ以上のボンディングワイヤＢＷを接続することも可能である。大型のボンディングパッド４０は、電源電位又はグランド電位を供給するために用いることが好ましい。また、高い接続信頼性を要求される場合には、大型のボンディングパッド４０を信号の入出力用に用いても構わない。
【００２７】
図６は、電気的特性評価及び動作テストにおけるプロービング方法を説明するための図である。
【００２８】
図６に示すように、電気的特性評価及び動作テストを行う際には、プローブＰの先端をボンディングパッド４０の突出部４０Ｂに接触させることによって行う。すでに説明したとおり、突出部４０Ｂは、接続部４０Ａから突出するよう、絶縁層３０の表面に形成されていることから、プローブＰを用いて容易にプロービングすることが可能である。しかも、プロービングを行う際には、プローブＰがボンディングパッド４０の接続部４０Ａと接しないことから、接続部４０Ａ及びその直下に位置する配線層２１〜２３などに加わるダメージを低減することが可能となる。また、図７に示すように、ボンディングパッド４０よりも径の大きいプローブＰを用いれば、プローブＰの位置が多少ずれてもプローブＰの先端が接続部４０Ａと接することがない。
【００２９】
このように、本実施形態においては、接続部４０Ａから突出して設けられた突出部４０Ｂにプロービングされることから、電気的特性評価及び動作テストを行った後においては、接続部４０Ａにはプローブ痕がなく、突出部４０Ｂにはプローブ痕が存在する状態が得られる。突出部４０Ｂに残存するプローブ痕は、電気的特性評価済み及び動作テスト済みであることを示すマークとしても機能する。
【００３０】
特に限定されるものではないが、図２及び図３に示す例では、配線層２１〜２３のうちボンディングパッド４０の接続部４０Ａの直下に位置する部分には、スルーホール導体２９が配置されていない。これは、スルーホール導体２９を形成すると、当該平面位置における平坦性が悪化することがあるからである。この点を考慮し、平面視で接続部４０Ａと重なる位置を避けてスルーホール導体２９を配置することにより、接続部４０Ａの平坦性を高めること可能となる。
【００３１】
但し、本発明において上記の点は必須でなく、図８に示すように接続部４０Ａの直下にスルーホール導体２７，２８を配置しても構わないし、図９に示すように接続部４０Ａの直下にスルーホール導体２７のみを配置しても構わない。
【００３２】
以上説明したように、本実施形態による電子部品は、ボンディングパッド４０が上述した形状を有していることから、電気的特性評価及び動作テストにおいて接続部４０Ａに加わるダメージを低減することが可能となる。しかも、プロービングされる突出部４０Ｂが環状構造を有していることから、接続部４０Ａに対する面積増加を最小限に抑えることができる。このため、信頼性確保の観点から、平面視でボンディングパッド４０と重なる位置を避けて素子を配置する場合において、基板１０上におけるデッドスペースの増大を抑制することが可能となる。
【００３３】
また、接続部４０Ａと突出部４０Ｂの距離が極めて近いことから、特許文献３のように、ボンディングパッドとテスト用のプローブパッドを別個に設ける場合に比べ、より正確なテストを行うことも可能となる。しかも、絶縁層３０に設けられた開口部３１がボンディングパッド４０によって完全に覆われることから、開口部３１に露出する界面に水分などが侵入することがない。
【００３４】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００３５】
例えば、図１に示した電子部品においては、ボンディングパッド４０の平面形状が四角形であるが、ボンディングパッド４０の平面形状についてはこれに限定されず、図１０に示すように円形であっても構わない。
【００３６】
また、絶縁膜３０を省略し、最上層の層間絶縁膜２６が最表面に露出する構造を採用しても構わない。この場合、絶縁層３０の形成のプロセスを省略することができる。
【符号の説明】
【００３７】
１０    基板
２０    機能層
２１〜２３    配線層
２４〜２６    層間絶縁膜
２７〜２９    スルーホール導体
３０    絶縁層
３１    開口部
４０    ボンディングパッド
４０Ａ    接続部
４０Ｂ    突出部
４０Ｃ    壁面部
４１    第一層
４２    第二層
４３    第三層
４４    第四層
ＢＷ    ボンディングワイヤ
Ｐ    プローブ
【図１】
2019129173.tif 000003
【図２】
2019129173.tif 000004
【図３】
2019129173.tif 000005
【図４】
2019129173.tif 000006
【図５】
2019129173.tif 000007
【図６】
2019129173.tif 000008
【図７】
2019129173.tif 000009
【図８】
2019129173.tif 000010
【図９】
2019129173.tif 000011
【図１０】
2019129173.tif 000012