(57)【要約】      （修正有）【課題】電力コンバーターにおけるカスコードスイッチのための電流検出を改善する。【解決手段】電力コンバーター１００における制御装置１３８は、ソース信号１４８と第１の検出フィンガー信号１４９と第２の検出フィンガー信号１５０とに応答して、電流制限信号１５３と過電流信号１５２とを生成する電流検出回路１４０を含む。制御回路は、電流制限信号と過電流制限信号とに応答して、制御信号１５４を生成する。駆動回路１４４は、制御信号に応答して、多段ゲート駆動を含む駆動信号１３３を生成する。多段ゲート駆動の第１段における駆動信号は、電磁妨害（ＥＭＩ）を低減するためにスイッチをゆっくりとオンに切り替える弱いオン切り替え駆動信号である。多段ゲート駆動の第２段における駆動信号は、スイッチの正確な電流検出を可能にするために、スイッチを迅速に完全にオンに切り替える強いオン切り替え駆動信号である。【選択図】図１
2019004686.tif 000002
【特許請求の範囲】
【請求項１】
ソース信号と第１の検出フィンガー信号と第２の検出フィンガー信号とに応答して、電流制限信号と過電流信号とを生成するように結合された電流検出回路と、
前記電流制限信号と前記過電流制限信号とに応答して、制御信号を生成するように結合された制御回路と、
前記制御信号に応答して、多段ゲート駆動を含む駆動信号を生成するように結合された駆動回路と、
を備え、
前記多段ゲート駆動の第１段における前記駆動信号が、スイッチをゆっくりとオンに切り替えて電磁妨害（ＥＭＩ）を低減するように構成された弱いオン切り替え駆動信号であり、
前記多段ゲート駆動の第２段における前記駆動信号が、前記スイッチを迅速に完全にオンに切り替えて前記スイッチの正確な電流検出を可能にするように構成された強いオン切り替え駆動信号である、
電力コンバーターにおける使用のための制御装置。
【請求項２】
前記電流検出回路が、
前記ソース信号を受信するように結合された第１の入力と、前記第１の検出フィンガー信号を受信するように結合された第２の入力とを含み、前記電流制限信号を生成する第１の比較器と、
前記ソース信号を受信するように結合された第１の入力と、前記第２の検出フィンガー信号を受信するように結合された第２の入力とを含み、前記過電流信号を生成する第２の比較器と、
をさらに備える、
請求項１に記載の制御装置。
【請求項３】
前記電流検出回路が、前記ソース信号を受信するように結合された、および前記第１の比較器の前記第１の入力と前記第２の比較器の前記第１の入力とに結合されたクランプ回路をさらに備える、
請求項２に記載の制御装置。
【請求項４】
前記駆動回路が、
前記制御信号を受信するように結合された、および、前記多段ゲート駆動の前記第１段における前記弱いオン切り替え駆動信号を生成するように結合された、第１の抵抗をもつ第１のトランジスタと、
前記制御信号を受信するように結合された、および遅延された制御信号を出力するように結合された遅延回路と、
前記遅延された制御信号を受信するように結合された、第２の抵抗をもつ第２のトランジスタと、
をさらに備え、
前記第２のトランジスタが、前記多段ゲート駆動の前記第２段における前記強いオン切り替え駆動信号を生成するように結合され、
前記強いオン切り替え駆動信号の駆動が、前記弱いオン切り替え駆動信号の駆動より大きく、
前記第１のトランジスタの前記第１の抵抗が、前記第２のトランジスタの前記第２の抵抗より大きい、
請求項１に記載の制御装置。
【請求項５】
前記第２の検出フィンガー信号が、抵抗器に結合された電流源により生成される、
請求項１に記載の制御装置。
【請求項６】
電力コンバーターであって、
前記電力コンバーターの入力と前記電力コンバーターの出力との間に結合されたエネルギー要素と、
前記電力コンバーターの前記入力と前記エネルギー伝達要素とに結合されたカスコード回路と、
前記カスコード回路のスイッチングを制御して、前記電力コンバーターの前記入力から前記電力コンバーターの前記出力へのエネルギーの伝達を制御するように結合された制御装置と、
を備え、
前記制御装置が、
前記カスコード回路から受信されるように結合されたソース信号と第１の検出フィンガー信号と第２の検出フィンガー信号とに応答して、電流制限信号と過電流信号とを生成するように結合された電流検出回路と、
前記電流制限信号と過電流制限信号とに応答して、制御信号を生成するように結合された制御回路と、
前記制御信号に応答して、多段ゲート駆動を含む駆動信号を生成して、前記カスコード回路の前記スイッチングを制御するように結合された駆動回路と、
を含み、
前記多段ゲート駆動の第１段における前記駆動信号が、前記カスコード回路をゆっくりとオンに切り替えて電磁妨害（ＥＭＩ）を低減するように構成された弱いオン切り替え駆動信号であり、
前記多段ゲート駆動の第２段における前記駆動信号が、前記カスコード回路を迅速に完全にオンに切り替えて前記カスコード回路の正確な電流検出を可能にするように構成された強いオン切り替え駆動信号である、
電力コンバーター。
【請求項７】
前記カスコード回路が、
ノーマリーオンスイッチと、
前記ノーマリーオンスイッチに結合された制御スイッチと、
を備え、
前記制御スイッチが、第１の検出フィンガーに結合されたノーマリーオフスイッチを含み、
前記第１の検出フィンガーのゲートが、前記ノーマリーオフスイッチのゲートに結合された、
請求項６に記載の電力コンバーター。
【請求項８】
前記制御スイッチが、前記ノーマリーオフスイッチに結合された第２の検出フィンガーをさらに備え、
前記第２の検出フィンガーのゲートが、前記ノーマリーオフスイッチの前記ゲートに結合された、
請求項７に記載の電力コンバーター。
【請求項９】
前記ノーマリーオンスイッチが、窒化ガリウム（ＧａＮ）により構成される材料である、
請求項６に記載の電力コンバーター。
【請求項１０】
前記第１の検出フィンガー信号が、前記第１の検出フィンガーのドレインに結合された第１の電流源により生成される、
請求項７に記載の電力コンバーター。
【請求項１１】
前記第２の検出フィンガー信号が、前記第２の検出フィンガーのドレインに結合された第２の電流源により生成される、
請求項８に記載の電力コンバーター。
【請求項１２】
前記電流検出回路が、
前記ソース信号を受信するように結合された第１の入力と、前記第１の検出フィンガー信号を受信するように結合された第２の入力とを含み、前記電流制限信号を生成する第１の比較器と、
前記ソース信号を受信するように結合された第１の入力と、前記第２の検出フィンガー信号を受信するように結合された第２の入力とを含み、前記過電流信号を生成する第２の比較器と、
をさらに備える、
請求項６に記載の電力コンバーター。
【請求項１３】
前記電流検出回路が、前記ソース信号を受信するように結合された、および前記第１の比較器の前記第１の入力と前記第２の比較器の前記第１の入力とに結合された、クランプ回路をさらに備える、
請求項１２に記載の制御装置。
【請求項１４】
前記駆動回路が、
前記制御信号を受信するように結合された、および、前記多段ゲート駆動の前記第１段における前記弱いオン切り替え駆動信号を生成するように結合された、第１の抵抗をもつ第１のトランジスタと、
前記制御信号を受信するように結合された、および、遅延された制御信号を出力するように結合された、遅延回路と、
前記遅延された制御信号を受信するように結合された第２の抵抗をもつ第２のトランジスタと、
をさらに備え、
前記第２のトランジスタが、前記多段ゲート駆動の前記第２段における前記強いオン切り替え駆動信号を生成するように結合され、
前記強いオン切り替え駆動信号の駆動が、前記弱いオン切り替え駆動信号の駆動より大きく、
前記第１のトランジスタの前記第１の抵抗が、前記第２のトランジスタの前記第２の抵抗より大きい、
請求項６に記載の制御装置。
【請求項１５】
前記第２の検出フィンガー信号が、抵抗器に結合された電流源により生成される、
請求項６に記載の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、電力コンバーターに関し、特に、電力コンバーターにおけるカスコードスイッチのための電流検出を改善する最適な駆動のためのものに関する。
【背景技術】
【０００２】
電子デバイス（例えば、携帯電話、タブレット、ラップトップなど）は、動作に電力を使用する。現在の多くの電子機器に給電するために、高効率、小寸法、および軽量であることを理由にスイッチング電力コンバーターが一般的に使用される。従来の壁のソケットは、高電圧の交流電流を提供する。スイッチング電力コンバーターにおいて、高電圧の交流電流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ  ｃｕｒｒｅｎｔ）入力が変換されて、エネルギー伝達要素を通して負荷に適切に調節された直流電流（ＤＣ：ｄｉｒｅｃｔ  ｃｕｒｒｅｎｔ）出力を提供する。動作時、スイッチがオンとオフとに切り替えられて、デューティサイクル（典型的には、総スイッチング周期に対するスイッチのオン期間の比）を変化させることにより、スイッチング周波数を変化させることにより、またはスイッチング電力コンバーター内におけるスイッチの単位時間当たりのオン／オフパルスの数を変化させることにより所望の出力を提供する。
【０００３】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様な参照符号は、別段の指定がない限り、同様な部分を示す。
【図面の簡単な説明】
【０００４】
【図１】本発明の教示に従った、制御装置とカスコードスイッチとを含む例示的な電力コンバーターを示すブロック図である。
【図２】本発明の教示に従った、図１の例示的な電流検出回路を示すブロック図である。
【図３】本発明の教示に従った、図１の例示的なドライバ回路を示すブロック図である。
【図４】本発明の教示に従った、制御信号、駆動信号、ソース信号、およびドレイン電圧を示す波形の一例を描いた例示的なタイミング図である。
【図５】本発明の教示に従った、制御信号、駆動信号、ソース信号、およびドレイン電圧を示す波形の別の例を示す例示的なタイミング図である。
【図６】本発明の教示に従った、制御装置およびカスコードスイッチの別の例である。
【図７】本発明の教示に従った、図６の例示的な制御装置の例示的な電流検出回路を示すブロック図である。
【発明を実施するための形態】
【０００５】
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。当業者は、図中の要素が簡潔かつ明確であるように描かれることと、一定の縮尺で描かれるとは限らないこととを理解すると考えられる。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の要素より誇張される場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解される要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくなるのを防ぐために、描かれない。
【０００６】
電流検出を使用してカスコード回路のオン切り替えを改善するための制御装置を含む電力コンバーターの例が、本明細書において説明される。以下の説明では、本発明を十分に理解できるように、多くの特定の詳細事項が記載される。しかし、本発明を実施する際に特定の詳細事項を必ずしも使用する必要がないことが、当業者には明らかだと考えられる。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されない。
【０００７】
本明細書中での、「一実施形態（ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」、または「一例（ａｎ  ｅｘａｍｐｌｅ）」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所で使用する「一実施形態において（ｉｎ  ｏｎｅ  ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態において（ｉｎ  ａｎ  ｅｍｂｏｄｉｍｅｎｔ）」、「一例（ｏｎｅ  ｅｘａｍｐｌｅ）」または「例（ａｎ  ｅｘａｍｐｌｅ）」という語句は、すべてが同じ実施形態または例に関するとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切な構成要素に含まれ得る。加えて、本明細書とともに提供される図が当業者への説明を目的としていることと、図面が一定の縮尺で描かれるとは限らないこととが理解される。
【０００８】
カスコード回路は、スイッチのオン切り替え中のスイッチに関係する電磁妨害（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ）を低減するために、多段ゲート駆動を使用し得る。カスコード回路の電流検出は、低電圧スイッチにかかる電圧を検出することにより実装され得る。制御スイッチが十分に拡張されないとき、ドレイン・ソース抵抗（ＲＤＳＯＮ）は公称値になく、不正確な電流値を返す。過電流保護などの関係する回路は、不正確な電流検出に起因して、適切に機能しない場合がある。正確な電流検出を提供するために、公称値にＲＤＳＯＮをもつために、制御スイッチが十分に拡張されなければならない。しかし、制御スイッチを迅速にオンに切り替えることは、ＥＭＩを増やす。
【０００９】
一例において、カスコード回路のための最適な動作は、スイッチから低いＥＭＩを提供するために、弱いオン切り替え駆動信号を使用してスイッチをゆっくりとオンに切り替える多段ゲート駆動を含む。遅延後、多段ゲート駆動は、次に、本発明の教示に従って、スイッチの正確な電流検出を迅速に提供するために、強いオン切り替え駆動信号を使用してスイッチを完全にオンに切り替える。言い換えると、駆動信号の駆動は、駆動信号の弱いオン切り替え中、まず最初に弱い。遅延後、駆動信号の駆動は、駆動信号の強いオン切り替え中に、より強い。駆動信号の弱いオン切り替え中、スイッチがゆっくりとオンに切り替えられ、このことが、ＥＭＩを低減する。しかし、遅延後、駆動信号は、スイッチを迅速に完全にオンに切り替える強いオン切り替え駆動信号となり、このことが、本発明の教示に従った正確な電流検出を可能にする。
【００１０】
説明のために、図１は、ＡＣ入力電圧ＶＡＣ１０２、整流器１０４、整流された電圧ＶＲＥＣＴ１０６、入力コンデンサＣＩＮ１０８、クランプ回路１１０、エネルギー伝達要素Ｔ１  １１４、エネルギー伝達要素Ｔ１  １１４の一次巻線１１２、エネルギー伝達要素Ｔ１  １１４の二次巻線１１６、入力戻り１１７、整流器Ｄ１  １１８、出力戻り１１９、負荷１２６に結合された出力コンデンサＣ１  １２０、カスコード回路１２９、検出回路１３０、および制御装置１３８を含んで示される例示的な電力コンバーター１００の機能ブロック図を示す。
【００１１】
図１は、出力電圧ＶＯ１２４、出力電流ＩＯ１２２、出力量ＵＯ１２８、フィードバック信号ＵＦＢ１３１、トランジスタ１３２のソース信号ＵＳ１４８、第１の検出フィンガー信号ＵＣ１  １４９、および第２の検出フィンガー信号ＵＣ２  １５０をさらに示す。
【００１２】
制御装置１３８は、電流検出回路１４０、制御回路１４２、駆動回路１４４、電流源１４６および１４７、ならびに抵抗器１５１をさらに含む。
【００１３】
図１に示される例示的なスイッチング電力コンバーター１００は、フライバック構成で結合されるが、これは、本発明の教示による利益を享受し得るスイッチング電力コンバーターの一つの例示的なトポロジーにすぎない。スイッチング電力コンバーターの他のよく知られたトポロジーおよび構成も本発明の教示による利益を享受し得ることが理解される。加えて、図１に示される例示的な電力コンバーターは、絶縁電力コンバーターである。非絶縁電力コンバーターも本発明の教示による利益を享受し得ることが理解されなければならない。
【００１４】
電力コンバーター１００は、未調節入力電圧から負荷１２６に出力電力を提供。一実施形態において、入力電圧は、ＡＣ入力電圧ＶＡＣ１０２である。別の一実施形態において、入力電圧は、整流された電圧ＶＲＥＣＴ１０６などの、整流されたＡＣ入力電圧である。整流器１０４は、整流された電圧ＶＲＥＣＴ１０６を出力する。一実施形態において、整流器１０４は、ブリッジ整流器であり得る。整流器１０４は、エネルギー伝達要素Ｔ１  １１４にさらに結合する。本発明のいくつかの実施形態において、エネルギー伝達要素Ｔ１  １１４は、結合インダクタであり得る。他の実施形態において、エネルギー伝達要素Ｔ１  １１４は、変圧器であり得る。さらなる一例において、エネルギー伝達要素Ｔ１  １１４は、インダクタであり得る。図１に示す例において、エネルギー伝達要素Ｔ１  １１４は、一次巻線１１２と二次巻線１１６との２つの巻線を含む。しかし、エネルギー伝達要素Ｔ１  １１４が、２つを上回る巻線を含み得ることが理解されなければならない。図１に示す例において、一次巻線１１２が入力巻線とみなされ得、二次巻線１１６が出力巻線とみなされ得る。一次巻線１１２は、ノーマリーオンスイッチ１３２と制御スイッチ１３５とにさらに結合され、制御スイッチ１３５は入力戻り１１７にさらに結合される。
【００１５】
加えて、図１に示す例においてクランプ回路１１０が、エネルギー伝達要素Ｔ１  １１４の一次巻線１１２をまたいで結合されるように示される。入力コンデンサＣＩＮ１０８は、一次巻線１１２とノーマリーオンスイッチ１３２とをまたいで結合され得る。言い換えると、入力コンデンサＣＩＮ１０８は、整流器１０４と入力戻り１１７とに結合され得る。
【００１６】
エネルギー伝達要素Ｔ１  １１４の二次巻線１１６は、整流器Ｄ１  １１８に結合される。図１に示す例において、整流器Ｄ１  １１８は、ダイオードとして例示される。出力コンデンサＣ１  １２０と負荷１２６の両方が、図１において、整流器Ｄ１  １１８に結合されるように示される。出力が負荷１２６に提供され、調節対象出力電圧ＶＯ１２４、調節対象出力電流ＩＯ１２２、またはその２つの組み合わせとして提供され得る。
【００１７】
電力コンバーター１００は、出力量ＵＯ１２８として例示される出力を調節する回路をさらに備える。概して、出力量ＵＯ１２８は、出力電圧ＶＯ１２４、出力電流ＩＯ１２２、またはその２つの組み合わせである。検出回路１３０は、出力量ＵＯ１２８を検出するために、および出力量ＵＯ１２８を表すフィードバック信号ＵＦＢ１３１を提供するために結合される。フィードバック信号ＵＦＢ１３１は、電圧信号または電流信号であり得る。一例において、検出回路１３０は、エネルギー伝達要素Ｔ１  １１４内に含まれる追加的な巻線から出力量ＵＯ１２８を検出し得る。
【００１８】
別の一例において、制御装置１３８と検出回路１３０との間に、ガルバニック絶縁（図示せず）が存在し得る。ガルバニック絶縁は、光結合器、コンデンサ、または磁気結合などのデバイスを使用することにより実装され得る。さらなる一例において、検出回路１３０は、分圧器を使用して、電力コンバーターの出力１００からの出力量ＵＯ１２８を検出し得る。
【００１９】
カスコード回路１２９は、ノーマリーオンスイッチ１３２と制御スイッチ１３５とを含む。一例において、ノーマリーオンスイッチは、高電子移動度トランジスタ（ＨＥＭＴ：ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ）である。この例において、ノーマリーオンスイッチは、窒化ガリウム（ＧａＮ）材料により構成される。別の一例において、ノーマリーオンスイッチは、炭化ケイ素（ＳｉＣ）材料により構成されるＪＦＥＴと同様に動作する。
【００２０】
制御スイッチ１３５は、ノーマリーオフスイッチ１３４、ならびに第１の検出フィンガー１３６および第２の検出フィンガー１３７を含む。ノーマリーオフスイッチ１３４のゲートは、第１の検出フィンガー１３６のゲートと第２の検出フィンガー１３７のゲートとに結合される。電流検出の精度を改善するために、第１の検出フィンガー１３６と第２の検出フィンガー１３７とに関して、ノーマリーオフスイッチ１３４の抵抗ＲＤＳＯＮに対する、概括的な抵抗比が存在する。
【００２１】
直列のノーマリーオフスイッチ１３４がオフであるときに、ノーマリーオンスイッチ１３２がオフであるように、ノーマリーオンスイッチ１３２のゲートが結合される。本例において、ノーマリーオンスイッチ１３２のゲートは、ノーマリーオフスイッチ１３４のソース端子に結びつけられ、このことは、ノーマリーオンスイッチ１３２のチャネルをピンチオフ状態にするノーマリーオフスイッチ１３４に対する負のゲート・ソース電圧を、ノーマリーオフスイッチ１３４にかかるドレイン・ソース電圧がもたらしたときに、ノーマリーオンスイッチ１３２がオフに切り替えられることをもたらす。
【００２２】
電流検出回路１４０は、ノーマリーオンスイッチ１３２のソース信号ＵＳ１４８、第１の検出フィンガー信号ＵＣ１  １４９、第２の検出フィンガー信号ＵＣ２  １５０を受信するように結合され、電流制限信号ＵＣＬ１５３および過電流信号ＵＯＣ１５２を出力する。制御回路１４２は、フィードバック信号ＵＦＢ１３１、電流制限信号ＵＣＬ１５３、過電流信号ＵＯＣ１５２に応答して、制御信号ＵＣＯＮＴ１５４を出力するように結合される。
【００２３】
動作時、第１の検出フィンガー信号ＵＣ１  １４９は、検出フィンガー１３６のドレインと電流源ＩＭＯＤ１４７とにより生成される。電流源ＩＭＯＤ１４７の基準値は、一例において、出力電圧、またはカスコード回路１２９のオン期間を調節するために使用され得る。第１の検出フィンガー１３６と第２の検出フィンガー１３７とは、ノーマリーオフスイッチ１３４に対して比例した抵抗を提供する。第２の検出フィンガー信号ＵＣ２  １５０は、検出フィンガー１３７のドレインと電流源ＩＭＡＸ１４６とにより生成される。電流源ＩＭＡＸ１４６の基準値は、電力コンバーターの最大電流限界を表すように選択される。ノーマリーオフスイッチ１３５における追加的な第２の検出フィンガーが、温度およびパーツの変動に対して検出フィンガー信号ＵＣ２  １５０の精度を改善し得る。しかし、いくつかの用途では、検出フィンガー信号ＵＣ２  １５０が、コンバーターの保護を提供するために使用される信号を生成するために使用されるので、検出フィンガー信号ＵＣ２  １５０のより低い精度が許容され得る。一例において、第２の検出フィンガー信号ＵＣ２  １５０は、電流源ＩＭＡＸ１４６と抵抗器（図示せず）とにより生成され得る。いくつかの例において、費用効果の高い、およびより複雑でない実装例を提供するために、ノーマリーオフスイッチ１３５の第２のフィンガーを使用する代わりに抵抗器を使用して、第２の検出フィンガー信号ＵＣ２  １５０のより大きな公差が許容され得る。
【００２４】
駆動回路１４４は、制御信号ＵＣＯＮＴ１５４に応答して、駆動信号ＵＤＲ１３３を提供するように結合される。駆動信号ＵＤＲ１３３は、多段ゲート駆動を含み、多段ゲート駆動において、第１段は、弱いオン切り替え駆動信号ＵＤＲ１３３を提供し、制御スイッチ１３５をゆっくりとオンに切り替えて、ＥＭＩを下げ、第２段は、制御スイッチ１３５を完全にオンに切り替えて制御スイッチ１３５の正確な電流検出を迅速に提供するために、遅延期間後、強いオン切り替え駆動信号ＵＤＲ１３３を提供する。駆動回路の詳細な説明が図３において提供される。
【００２５】
図２は、電流検出回路２４０の一例を示すブロック図であり、電流検出回路２４０は、図１に示す電流検出回路１４０の一例であり得、以下で参照される同様に命名および番号付けされた要素は、従って、上述のものと同様に結合され、上述のものと同様に機能し得る。電流検出回路２４０は、ノーマリーオンスイッチ１３２のソース信号ＵＳ２４８、第１の検出フィンガー信号ＵＣ１  ２４９、および第２の検出フィンガー信号ＵＣ２  ２５０を受信するように結合され、電流制限信号ＵＣＬ２５２および過電流信号ＵＯＣ２５１を出力する。電流検出回路２４０は、比較器２５４および比較器２５６と、任意選択的なクランプ回路２５７とを含む。比較器２５４は、非反転入力においてソース信号ＵＳ２４８を、および、反転入力において第１の検出フィンガー信号ＵＣ１  ２４９を受信するように、および電流制限値信号ＵＣＬ２５２を出力するように結合される。ソース信号ＵＳ２４８が検出フィンガー信号ＵＣ１  ２４９より大きいとき、電流制限信号ＵＣＬ２５２が論理ハイに遷移する。比較器２５６は、非反転入力においてソース信号ＵＳ２４８を、および反転入力において第２の検出フィンガー信号ＵＣ２  ２５０を受信するように結合される。ソース信号ＵＳ２４８が第２の検出フィンガー信号ＵＣ２  ２５０より大きいとき、過電流信号ＵＯＣ２５１が論理ハイに遷移する。クランプ回路２５７は、ソース信号ＵＳ２４８の電圧範囲をクランプするように結合される。
【００２６】
図３は、図１に示す駆動回路１４４の一例であり得る駆動回路３４４の一例を示すブロック図であり、以下で参照される同様に命名および番号付けされた要素は、従って、上述のものと同様に結合され、上述のものと同様に機能し得る。駆動回路３４４は、制御信号ＵＣＯＮＴ３５３を受信するように、および駆動信号ＵＤＲ３３３を出力するように結合される。駆動回路３４４は、トランジスタ３４６、３４８、および３５１、ならびに遅延回路３４９をさらに含む。
【００２７】
トランジスタ３４６と３５１とは、多段ゲート駆動の弱いオン切り替え段と強いオン切り替え段とを提供する。制御信号ＵＣＯＮ３５３は、トランジスタ３４６のゲート、トランジスタ３４８、および遅延回路３４９に結合される。多段ゲート駆動の第１段は、駆動信号ＵＤＲ３３３が制御スイッチをゆっくりとオンに切り替えてＥＭＩを低減するために、トランジスタ３４６を使用して弱いオン切り替えを提供する。弱いオン切り替え段は、駆動信号ＵＤＲ３３３が駆動回路電源電圧（図示せず）に対してより低い値にあるときに、トランジスタ３４６を使用して弱いオン切り替え駆動信号ＵＤＲ３３３を提供する。強いオン切り替え段は、駆動信号ＵＤＲ３３３がより低い値より高い値にあり、駆動回路電源電圧（図示せず）に近いときに、トランジスタ３５１を使用して強いオン切り替え駆動信号ＵＤＲ３３３を提供する。トランジスタ３４６は、トランジスタ３５１より高い抵抗をもつ。遅延回路３４９は、制御信号ＵＣＯＮ３５３に応答して、トランジスタ３４６の活性化に対してトランジスタ３５１の活性化を遅延させるために、遅延信号ＵＤＥＬ３５０を出力するように結合される。多段ゲート駆動の第２段において、駆動信号ＵＤＲ３３３は、より強いオン切り替えを含み、これは、本発明の教示に従って正確な電流検出を提供するために制御スイッチ１３５を迅速に拡張するためにトランジスタ３５１の低抵抗により生成される。
【００２８】
動作時、制御信号ＵＣＯＮＴ３５３が論理ローに遷移したとき、トランジスタ３４８がオフに切り替えられ、トランジスタ３４６がオンに切り替えられ、このことが、駆動信号ＵＤＲ３３３に対する弱いオン切り替えを提供して、制御スイッチ１３５をゆっくりとオンに切り替えてＥＭＩを低減する。遅延回路３４９は、制御信号ＵＣＯＮＴ３５０を遅延させるように結合され、遅延された制御信号ＵＤＥＬ３５３を出力する。弱いオン切り替えに応答して、駆動信号ＵＤＲ３３３が上昇し始め、ノーマリーオフスイッチ１３４を充電し、ノーマリーオフスイッチ１３４は、駆動信号ＵＤＲ３３３がノーマリーオフスイッチ１３４の閾値電圧に達するまでオフに切り替えられたまま留まる。駆動信号ＵＤＲ３３３がノーマリーオフスイッチ１３４の閾値電圧に達したとき、ノーマリーオフスイッチ１３４のドレインにおける電圧がノーマリーオンスイッチ１３２のオン切り替え閾値より大きいので、ノーマリーオフスイッチ１３４がオン切り替えを開始し、ソース信号が低下し始め、ノーマリーオンスイッチ１３２がオフに留まる。ノーマリーオフスイッチのドレインにおける電圧がノーマリーオンスイッチ１３２の閾値に達したとき、ノーマリーオンスイッチ１３２がオン切り替えを開始し、ノーマリーオンスイッチ１３２が完全にオンに切り替えられたとき、ノーマリーオンスイッチ１３２のドレイン電圧が最終的に０Ｖに近い値に達する。しかし、その瞬間は、ノーマリーオフスイッチ１３４が十分に拡張されず、そのドレイン・ソース抵抗（ＲＤＳＯＮ）が公称値にない。遅延回路３４９の遅延が終わったとき、遅延された制御信号ＵＤＥＬ３５３が、トランジスタ３５１をオンに切り替えるように結合され、これが、駆動信号ＵＤＲ３３３のための強いオン切り替えを提供する。駆動信号ＵＤＲ３３３は、この時点で、第１段のトランジスタ３４６により提供される弱いオン切り替えと比較して、トランジスタ３５１により提供される強いオン切り替えを伴って、より大きな傾きで上昇する。その結果、制御スイッチ１３４は、この時点で十分に拡張され、ドレイン・ソース抵抗（ＲＤＳＯＮ）が公称値にあり、このことが、本発明の教示に従った正確な電流検出を提供する。
【００２９】
図４は、本発明の教示に従った、制御信号、駆動信号、ソース信号、およびドレイン電圧を示す波形の一例を描いた例示的なタイミング図である。この例において、制御スイッチが十分に拡張されることになるための期間（ｔＦＥ４５７）は、多段ゲート駆動を提供しない制御装置の場合には、より長くかかる。
【００３０】
時点ｔ０前、制御信号ＵＣＯＮＴ４５３が論理ハイであり、駆動信号ＵＤＲ４３３は約ゼロである。ソース信号ＵＳ４４８は、ノーマリーオンスイッチをオンに切り替えるための閾値を表す閾値ＶＴＨ４５５を上回る値である。ノーマリーオンスイッチのドレイン電圧ＶＤ４５６は、高い値である。
【００３１】
時点ｔ０において、制御信号ＵＣＯＮＴ４５３は論理ローに遷移する。駆動信号ＵＤＲ４４３が電源電圧まで上昇し始める。ソース信号ＵＳ４４８は、閾値ＶＴＨ４５５を上回る値にある。ノーマリーオンスイッチのドレイン電圧ＶＤ４５６は、論理ハイに留まる。
【００３２】
時間ｔ１において、ソース信号ＵＳ４８８が低下し始めるが、閾値ＶＴＨ４５５より大きい。ドレイン電圧ＶＤ４５６は、同じまま留まる。
【００３３】
ｔ１からｔ２の間の期間に、ソース信号ＵＳ４４８が下りの傾きで低下する。
【００３４】
時間ｔ２において、駆動信号ＵＤＲ４３３は、ミラーキャパシタンスに起因してほぼ同じ値に留まる。ソース信号ＵＳ４４８は、時点ｔ１におけるソース信号ＵＳ４４８より低い値にあり、時点ｔ２において電圧閾値ＶＴＨ４５５に達する。ドレイン電圧ＶＤ４５６は、下りの傾きで低下し始める。
【００３５】
ｔ２からｔ３の間の期間に、駆動信号ＵＤＲ４３３は、ミラーキャパシタンスに起因してほぼ一定値に留まる。ソース信号ＵＳ４４８は、電圧閾値ＶＴＨ４５５未満に立ち下がる。ドレイン電圧ＶＤ４５６は、下りの傾きでゼロに向かって低下する。
【００３６】
時点ｔ３において、駆動信号は、ほぼ同じ値に留まる。ソース信号ＵＳ４４８は、既に電圧閾値ＶＴＨ４５５未満に立ち下がっており、ｔ２からｔ３の期間中の傾きより大きな下りの傾きで低下し続ける。ドレイン電圧ＶＤ４５６は、ほぼ０ボルトである。
【００３７】
時点ｔ４において、駆動信号は、駆動回路の電源電圧に向かって上昇し始める。ソース信号ＵＳ４４８は、ゼロに近い。ドレイン電圧ＶＤ４５６は、０ボルトに近い。
【００３８】
ｔ４からｔ５の間の期間に、駆動信号は、上昇し続ける。制御スイッチがオンに切り替えられるが、駆動信号ＵＤＲ４３３は、ノーマリーオフスイッチを十分に拡張するには十分大きいとはいえず、制御は、制御スイッチが公称抵抗ＲＤＳＯＮを提供することができる十分に拡張される期間ＴＦＥ４５７として規定された間の期間を必要とする。
【００３９】
時点ｔ５において、駆動信号ＵＤＲ４３３は、ドライバの電源レールに近い。制御スイッチは、完全にオンに切り替えられ、公称抵抗ＲＤＳＯＮをもつ。ソース信号ＵＳ４４８は、ゼロに近い非常に低い値である。ドレイン電圧ＶＤ４５６は、０ボルトであり、ノーマリーオンスイッチは、完全にオンに切り替えられる。
【００４０】
図５は、本発明の教示に従った制御信号、駆動信号、ソース信号、およびドレイン電圧を示す波形の一例を描いた例示的なタイミング図である。図４とは対照的に、制御スイッチが十分に拡張されて、公称ＲＤＳＯＮを提供するための期間（ｔＦＥ５５７）は、図１および図２において説明される駆動回路を使用することにより、ここまでに示される期間より著しく短い。
【００４１】
時点ｔ０前、制御信号ＵＣＯＮＴ５５３は、論理ハイにある。駆動信号ＵＤＲ５３３は低い。遅延信号ＵＤＥＬ５５０は、論理ハイである。ソース信号ＵＳ５４８は、ノーマリーオンスイッチをオンに切り替えるための閾値を表す電圧閾値ＶＴＨ５５５より大きい。ドレイン電圧ＶＤ５５６は、高い値であるノーマリーオンスイッチのドレインを表す。
【００４２】
時点ｔ０において、制御信号ＵＣＯＮＴ５５３が、論理ローに遷移する。駆動信号ＵＤＲ５３３は、低い値にある。ソース信号ＵＳ５４８は、電圧閾値ＶＴＨ５５５より大きい。ドレイン電圧ＶＤ５５６は、高い値にある。
【００４３】
ｔ０からｔ１の間の期間に、駆動信号ＵＤＲ５３３は、登りの傾きで駆動回路電源電圧に向かって上昇する。遅延信号ＵＤＥＬ５５０は、論理ハイに留まる。ソース信号ＵＳ５４８は同じ値であり、電圧閾値ＶＴＨ５５５より大きく留まる。ドレイン電圧ＶＤ５５６は、高い値にある。
【００４４】
時点ｔ１において、駆動信号ＵＤＲ５３３が制御スイッチの閾値に達し、オンに切り替わり始める。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８は、電圧閾値ＶＴＨ５５５より大きい。
【００４５】
ｔ１からｔ２の間の期間に、駆動信号ＵＤＲ５３３は、ミラーキャパシタンスに起因して制御スイッチの閾値に留まり、制御スイッチが、オン切り替えを続ける。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８は、下りの傾きで低下し始めるが、依然として電圧閾値ＶＴＨ５５５より大きい。ドレイン電圧ＶＤ５５６は、高い値にある。
【００４６】
時点ｔ２において、駆動信号ＵＤＲ５５３は、ミラーキャパシタンスに起因して制御スイッチのほぼ閾値に留まり、制御スイッチは、オン切り替えを続ける。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８は、ノーマリーオンスイッチの電圧閾値ＶＴＨに近づく。ソース信号ＵＳ５４８が電圧閾値ＶＴＨに達すると、ノーマリーオンスイッチがオンに切り替わり始める。
【００４７】
ｔ２からｔ３の間の期間に、駆動信号ＵＤＲ５５３がミラーキャパシタンスに起因して制御スイッチのほぼ閾値に留まり、制御スイッチがオン切り替えを続ける。ソース信号ＵＳ５４８が、ノーマリーオンスイッチの電圧閾値ＶＴＨ５５５をわずかに下回り、オン切り替えを続ける。
【００４８】
時点ｔ３において、駆動信号ＵＤＲ５５３がミラーキャパシタンスに起因して制御スイッチのほぼ閾値に留まり、制御スイッチがオン切り替えを続ける。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８が、ノーマリーオンスイッチの電圧閾値未満であり、ノーマリーオンスイッチは、完全にオンに切り替えられる。ドレイン電圧ＶＤ５５６は、ゼロに近い。
【００４９】
ｔ３とｔ４との間において、駆動信号ＵＤＲ５５３がミラーキャパシタンスに起因して制御スイッチのほぼ閾値に留まり、制御スイッチはオン切り替えを続ける。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８は、下りの傾きでゼロに向かって低下する。ドレイン電圧ＶＤ５５６は、ゼロに近い。
【００５０】
時点ｔ４において、駆動信号ＵＤＲ５５３がミラーキャパシタンスに起因して制御スイッチのほぼ閾値に留まり、制御スイッチはオン切り替えを続ける。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８は、ゼロまでの非常に低い値である。ドレイン電圧ＶＤ５５６は、ゼロに近い。
【００５１】
ｔ４からｔ５の間の期間に、駆動信号ＵＤＲ５５３は、駆動回路の電圧源レールに向かって傾斜し始めるが、制御スイッチは十分に拡張されない。駆動信号が上昇するにつれて、制御スイッチのＲＤＳＯＮが低下する。遅延信号ＵＤＥＬ５５０は、論理ハイ値に留まる。ソース信号ＵＳ５４８は、ゼロに近い。ドレイン電圧ＶＤ５５６は、ゼロに近い。
【００５２】
時点ｔ５において、遅延信号ＵＤＥＬ５５０が論理ローに遷移し、多段ゲート駆動の第２段が有効化される。多段駆動の第２段は、トランジスタ３４６より低い抵抗をもつ図３に示すトランジスタ３５１をオンに切り替える。ソース信号ＵＳ５４８は、ゼロに近づく。ドレイン電圧ＶＤ５５６は、ゼロに近い。
【００５３】
ｔ５からｔ６の間の期間に、駆動信号ＵＤＲ５３３は、駆動回路の電源電圧に向かって上昇する。ソース信号ＵＳ５４８は、負の傾きでゼロに近づく。ドレイン電圧ＶＤは、ゼロに近い。
【００５４】
時点ｔ６において、駆動信号は、ドライバの電源レールの電圧に近い。制御スイッチは、完全にオンに切り替えられ、十分に拡張される。電力スイッチが十分に拡張されることになるための期間（ｔＦＥ５５７）は、図４に示されるような十分に拡張されるための期間未満である。
【００５５】
図６は、本発明の教示に従ったカスコードスイッチの電流を検出するための制御装置の別の例である。カスコードスイッチは、制御スイッチ６３５とノーマリーオンスイッチ６３２とを含む。
【００５６】
制御スイッチ６３５は、ノーマリーオフスイッチ６３４と第１の検出フィンガー６３６とを含む。
【００５７】
制御装置６３８は、ソース信号ＵＳ６４８、第１の検出フィンガー信号ＵＣ１  ６４９、フィードバック信号ＵＦＢ６３１を受信するように結合され、制御スイッチ６３５に駆動信号ＵＤＲ６３３を出力する。制御装置６３８は、電流検出回路６４０、制御回路６４２、および駆動回路６４４をさらに含む。
【００５８】
電流検出回路６４０は、ノーマリーオンスイッチ６３２のソース信号ＵＳ６４８、第１の検出フィンガー信号ＵＣ１  ６４９、第２の検出フィンガー信号ＵＣ２  ６５０を受信するように結合され、電流制限信号ＵＣＬ６５３および過電流信号ＵＯＣ６５２を出力する。
【００５９】
制御回路６４２は、フィードバック信号ＵＦＢ６３１、電流制限信号ＵＣＬ６５３、過電流信号ＵＯＣ６５２を受信するように結合され、制御信号ＵＣＯＮＴ６５４を出力する。
【００６０】
動作時、第１の検出フィンガー信号ＵＣ１  ６４９は、第１の検出フィンガー６３６のドレインおよび電流源ＩＭＯＤ６４７により生成される。電流源ＩＭＯＤ６４７の値は、出力電圧またはカスコード回路のオン期間を調節するために選択される。第１の検出フィンガー６３６は、スイッチ６３４に比例した抵抗を提供する。第２の検出フィンガー信号ＵＣ２  ６５０は、電流源ＩＭＡＸ６４６と抵抗器６５１とにより生成される。電流源ＩＭＡＸ６４６の基準値は、電力コンバーターの最大電流限界を表すように選択される。
【００６１】
駆動回路６４４は、制御信号ＵＣＯＮＴ６５４に応答して、駆動信号ＵＤＲ６３３を提供するように結合される。本発明の教示に従った正確な電流検出を提供するために、駆動信号ＵＤＲ６３３は、多段ゲート駆動を含み、多段ゲート駆動において、第１段が、ＥＭＩを下げるための弱いオン切り替えであり、第２段が、遅延期間後の強いオン切り替えである。
【００６２】
図７は、図１に示す電流検出回路１４０または図６に示す６４０の一例であり得る電流検出回路７４０の一例を示すブロック図であり、以下で参照される同様に命名および番号付けされた要素は、従って、上述のものと同様に結合され、上述のものと同様に機能し得る。電流検出回路７４０は、ソース信号ＵＳ７４８、第１の検出フィンガー信号ＵＣ１  ７４９、および第２の検出フィンガー信号ＵＣ２  ７５０を受信するように結合され、電流制限信号ＵＣＬ７５２および過電流信号ＵＯＣ７５１を出力する。電流検出回路７４０は、比較器７５４および比較器７５６と、任意選択的なクランプ回路７５７とを含む。比較器７５４は、一例において任意選択的なクランプ回路７５７を通して受信され得るソース信号ＵＳ７４８を非反転入力において受信するように、および、反転入力において検出フィンガー信号ＵＣ１  ７４９を受信するように結合され、および電流制限値信号ＵＣＬ７５２を出力する。ソース信号ＵＳ７４８が検出フィンガー信号ＵＣ１  ７４９より大きいとき、電流制限信号ＵＣＬ７５２が論理ハイに遷移する。比較器７５６は、一例において任意選択的なクランプ回路７５７を通して受信され得るソース信号ＵＳ２４８を非反転入力において受信するように、および反転入力において第２の検出フィンガー信号ＵＣ２  ７５０を受信するように結合される。ソース信号ＵＳ７４８が第２の検出フィンガー信号ＵＣ２  ７５０より大きいとき、過電流信号ＵＯＣ７５１は論理ハイに遷移する。
【００６３】
本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されることと、本発明の教示に従った他の実施形態および例において他の値も使用し得ることとが理解される。
【００６４】
前述の詳細な説明を考慮して、本発明の例に対してこれらの変更が適用され得る。後述の請求項で使用される用語は、本発明を明細書と請求項とに開示される特定の実施形態に限定するように解釈されてはならない。むしろ、範囲は、後述の請求項により完全に定義されなければならず、確立された請求項の解釈の原則に従って解釈されなければならない。従って、本明細書および図は、限定するものではなく例示的なものとみなされる。
【図１】
2019004686.tif 000003
【図２】
2019004686.tif 000004
【図３】
2019004686.tif 000005
【図４】
2019004686.tif 000006
【図５】
2019004686.tif 000007
【図６】
2019004686.tif 000008
【図７】
2019004686.tif 000009
【外国語明細書】
MULTIPLE STAGE GATE DRIVE FOR CASCODE CURRENT SENSING
BACKGROUND INFORMATION
Field of the Disclosure
[0001]           The present invention relates generally to power converters, and more specifically, for an optimal drive which improves the current sensing for cascode switches in power converters.
Background
[0002]           Electronic devices (such as cell phones, tablets, laptops, etc.) use power to operate.  Switched mode power converters are commonly used due to their high efficiency, small size, and low weight to power many of today’s electronics.  Conventional wall sockets provide a high voltage alternating current.  In a switching power converter, a high voltage alternating current (ac) input is converted to provide a well-regulated direct current (dc) output through an energy transfer element to a load.  In operation, a switch is turned ON and OFF to provide the desired output by varying the duty cycle (typically the ratio of the on time of the switch to the total switching period), varying the switching frequency, or varying the number of on/off pulses per unit time of the switch in a switched mode power converter.
BRIEF DESCRIPTION OF THE DRAWINGS
[0003]           Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
[0004]           FIG. 1 is a block diagram illustrating an example power converter with a controller and a cascode switch in accordance with the teachings of the present invention.
[0005]           FIG. 2 is a block diagram illustrating an example current sense circuit of FIG.1 in accordance with the teachings of the present invention.
[0006]           FIG. 3 is a block diagram illustrating an example driver circuit of FIG.1 in accordance with the teachings of the present invention. 
[0007]           FIG. 4 is an example timing diagram illustrating one example of waveforms that show a control signal, a drive signal, a source signal, and a drain voltage in accordance with the teachings of the present invention.
[0008]           FIG. 5 is an example timing diagram illustrating another example of waveforms that show a control signal, a drive signal, a source signal, and a drain voltage in accordance with the teachings of the present invention.
[0009]           FIG. 6 is another example of a controller and a cascode switch in accordance with the teachings of the present invention.
[0010]           FIG. 7 is a block diagram illustrating an example current sense circuit of the example controller of FIG.6, in accordance with the teachings of the present invention.
[0011]           Corresponding reference characters indicate corresponding components throughout the several views of the drawings.  Skilled artisans will appreciate that elements in the figures are illustrated for simplicity and clarity and have not necessarily been drawn to scale.  For example, the dimensions of some of the elements in the figures may be exaggerated relative to other elements to help to improve understanding of various embodiments of the present invention.  Also, common but well-understood elements that are useful or necessary in a commercially feasible embodiment are often not depicted in order to facilitate a less obstructed view of these various embodiments of the present invention.
DETAILED DESCRIPTION
[0012]           Examples of a power converter with a controller for improving the turn on of a cascode circuit with current sensing are described herein.  In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention.  It will be apparent, however, to one having ordinary skill in the art that the specific detail need not be employed to practice the present invention.  In other instances, well-known materials or methods have not been described in detail in order to avoid obscuring the present invention.
[0013]           Reference throughout this specification to "one embodiment", "an embodiment", "one example" or "an example" means that a particular feature, structure or characteristic described in connection with the embodiment or example is included in at least one embodiment of the present invention.  Thus, appearances of the phrases "in one embodiment", "in an embodiment", "one example" or "an example" in various places throughout this specification are not necessarily all referring to the same embodiment or example.  Furthermore, the particular features, structures or characteristics may be combined in any suitable combinations and/or subcombinations in one or more embodiments or examples.  Particular features, structures or characteristics may be included in an integrated circuit, an electronic circuit, a combinational logic circuit, or other suitable components that provide the described functionality.  In addition, it is appreciated that the figures provided herewith are for explanation purposes to persons ordinarily skilled in the art and that the drawings are not necessarily drawn to scale.
[0014]           Cascode circuits may use multiple stage gate drives in order to reduce electromagnetic interference (EMI) associated with a switch during turn on of the switch.  Current sensing of a cascode circuit may be implemented by sensing the voltage across a low voltage switch.  When the control switch is not fully enhanced, the drain source resistance (RDSON) is not at a nominal value and returns inaccurate current values.  Associated circuitry such as overcurrent protection may not function properly due to inaccurate current sensing.  To provide accurate current sensing, the control switch must be fully enhanced in order to have a RDSON at the nominal value.  However, quickly turning ON the control switch increases the EMI.
[0015]           In one example, an optimal operation for the cascode circuit includes a multiple stage gate drive that turns on the switch slowly with a weak turn on drive signal to provide low EMI from the switch.  After a delay, the multiple stage gate drive then fully turns on the switch with a strong turn on drive signal to provide accurate current sensing of the switch quickly in accordance with the teachings of the present invention.  In other words, the drive of the drive signal is initially weak at first during the weak turn on of the drive signal.  After the delay, the drive of the drive signal is stronger during the strong turn on of the drive signal.  During the weak turn on of the drive signal, the switch is turned on slowly, which reduces EMI.  However, after the delay the drive signal becomes a strong turn on drive signal, which quickly turns on the switch fully, which enables accurate current sensing in accordance with the teachings of the present invention.
[0016]           To illustrate, FIG. 1 shows a functional block diagram of an example power converter 100 that is illustrated including an ac input voltage VAC 102, a rectifier 104, a rectified voltage VRECT 106, an input capacitor CIN 108, a clamp circuit 110, an energy transfer element T1 114, a primary winding 112 of the energy transfer element T1 114, a secondary winding 116 of the energy transfer element T1 114, an input return 117, a rectifier D1 118, an output return 119, an output capacitor C1 120 coupled to a load 126, a cascode circuit 129, a sense circuit 130, and a controller 138. 
[0017]           FIG. 1 further illustrates an output voltage VO 124, an output current IO 122, an output quantity UO 128, a feedback signal UFB 131, a source signal US 148 of transistor 132, a  first sense finger signal UC1 149, and a second sense finger signal UC2 150.
[0018]           Controller 138 further includes a current sense circuit 140, a control circuit 142, a drive circuit 144, current sources 146 and 147, and a resistor 151.
[0019]           The example switched mode power converter 100 illustrated in FIG. 1 is coupled in a flyback configuration, which is just one example topology of a switched mode power converter that may benefit from the teachings of the present invention.  It is appreciated that other known topologies and configurations of switched mode power converters may also benefit from the teachings of the present invention.  In addition, the example power converter shown in FIG. 1 is an isolated power converter.  It should be appreciated that non-isolated power converters may also benefit from the teachings of the present invention.
[0020]            The power converter 100 provides output power to the load 126 from an unregulated input voltage.  In one embodiment, the input voltage is the ac input voltage VAC 102.  In another embodiment, the input voltage is a rectified ac input voltage such as rectified voltage VRECT 106.  The rectifier 104 outputs rectified voltage VRECT 106.  In one embodiment, rectifier 104 may be a bridge rectifier.  The rectifier 104 further couples to the energy transfer element T1 114.  In some embodiments of the present invention, the energy transfer element T1 114 may be a coupled inductor.  In other embodiments, the energy transfer element T1 114 may be a transformer.  In a further example, the energy transfer element T1 114 may be an inductor.  In the example of FIG. 1, the energy transfer element T1 114 includes two windings, a primary winding 112 and a secondary winding 116.  However, it should be appreciated that the energy transfer element T1 114 may have more than two windings.  In the example of FIG. 1, primary winding 112 may be considered an input winding, and secondary winding 116 may be considered an output winding.  The primary winding 112 is further coupled to a normally-on switch 132 and a control switch 135, which is then further coupled to input return 117.
[0021]           In addition, the clamp circuit 110 is illustrated in the example of FIG. 1 as being coupled across the primary winding 112 of the energy transfer element T1 114.  The input capacitor CIN 108 may be coupled across the primary winding 112 and normally-on switch 132.  In other words, the input capacitor CIN 108 may be coupled to the rectifier 104 and input return 117.
[0022]           Secondary winding 116 of the energy transfer element T1 114 is coupled to the rectifier D1 118.  In the example of FIG. 1, the rectifier D1 118 is exemplified as a diode.  Both the output capacitor C1 120 and the load 126 are shown in FIG. 1 as being coupled to the rectifier D1 118.  An output is provided to the load 126 and may be provided as either a regulated output voltage VO 124, a regulated output current IO 122, or a combination of the two. 
[0023]           The power converter 100 further comprises circuitry to regulate the output, which is exemplified as output quantity UO 128.  In general, the output quantity UO 128 is either an output voltage VO 124, an output current IO 122, or a combination of the two.  A sense circuit 130 is coupled to sense the output quantity UO 128 and to provide feedback signal UFB 131, which is representative of the output quantity UO 128.  Feedback signal UFB 131 may be a voltage signal or a current signal.  In one example, the sense circuit 130 may sense the output quantity UO 128 from an additional winding included in the energy transfer element T1 114.
[0024]           In another example, there may be galvanic isolation (not shown) between the controller 138 and the sense circuit 130.  The galvanic isolation could be implemented by using devices such as an opto-coupler, a capacitor, or a magnetic coupling.  In a further example, the sense circuit 130 may utilize a voltage divider to sense the output quantity UO 128 from the output of the power converter 100.
[0025]           The cascode circuit 129 includes a normally-on switch 132 and the control switch 135.  In one example, the normally-on switch is a high electron mobility transistor (HEMT).  In this example, the normally-on switch is comprised of a gallium nitride (GaN) material.  In another example, the normally-on switch would work similarly with a JFET comprised of a silicon carbide (SiC) material. 
[0026]           The control switch 135 includes a normally-off switch 134 and a first sense finger 136 and second sense finger 137.  The gate of normally-off switch 134 is coupled to the gate of first sense finger 136 and to the gate of second sense finger 137.  To improve the accuracy of current sensing, there is a general ratio of resistance for the first sense finger 136 and the second sense finger 137 to the resistance RDSON of the normally-off switch 134. 
[0027]            The gate of the normally-on switch 132 is coupled such that it is OFF when the series normally-off switch 134 is OFF.  In the example, the gate of the normally-on switch 132 is tied to the source terminal of the normally-off switch 134, which causes the normally-on switch 132 to be turned OFF when the drain-source voltage across the normally-off switch 134 results in a negative gate-source voltage for normally-off switch 134 that pinches off the channel of normally-on switch 132. 
[0028]           Current sense circuit 140 is coupled to receive the source signal US 148 of the normally-on switch 132, a first sense finger signal UC1 149, a second sense finger signal UC2 150, and outputs a current limit signal UCL 153 and an overcurrent signal UOC 152.  Control circuit 142 is coupled to output a control signal UCONT 154 in response to the feedback signal UFB 131, the current limit signal UCL 153, the overcurrent signal UOC 152.
[0029]           In operation, the first sense finger signal UC1 149 is generated by the drain of sense finger 136 and the current source IMOD 147.  The reference value of current source IMOD147 can be used, in an example, for regulating the output voltage, or the ON time of the cascode circuit 129.  The first sense finger 136 and second sense finger 137 provides a proportional resistance in relation to the normally-off switch 134.  The second sense finger signal UC2 150 is generated by the drain of sense finger 137 and the current source IMAX 146.  The reference value of current source IMAX 146 is selected to represent the maximum current limit of the power converter.  The additional second sense finger in the normally-off switch 135 can improve the accuracy of the sense finger signal UC2 150 over temperature and part variations.  However, in some applications, the lower accuracy of the sense finger signal UC2 150 can be tolerated because it is used to generate the signal which is used to provide the protection of the converter.  In one example, the second sense finger signal UC2 150 can be generated by current source IMAX 146 and a resistor (not shown).  In some examples, the greater tolerances of the second sense finger signal UC2 150 can be tolerated using a resistor instead of using the second finger of the normally-off switch 135 to provide a cost effective and less complex implementation.
[0030]           The drive circuit 144 is coupled to provide a drive signal UDR 133 in response to the control signal UCONT 154.  The drive signal UDR 133 includes a multiple stage gate drive in which the first stage provides a weak turn on drive signal UDR 133 to turn control switch 135 on slowly to lower the EMI, and the second stage provides a strong turn on drive signal UDR 133 after a delayed time in order to fully turn on control switch 135 to provide accurate current sensing of control switch 135 quickly.  Further description of the drive circuit will be provided in FIG. 3.
[0031]           FIG. 2 is a block diagram illustrating an example of a current sense circuit 240, which may be an example of current sense circuit 140 of FIG. 1, and similarly named and numbered elements referenced below may therefore be coupled and function similar to as described above.  The current sense circuit 240 is coupled to receive the source signal US 248 of normally-on switch 132, the first sense finger signal UC1 249, and the second sense finger signal UC2 250, and outputs a current limit signal UCL 252 and an overcurrent signal UOC 251.  The current sense circuit 240 includes comparators 254 and 256, and an optional clamp circuit 257.  Comparator 254 is coupled to the receive the source signal US 248 at the non-inverting input, and the first sense finger signal UC1 249 at the inverting input, and outputs the current limit signal UCL 252.  Current limit signal UCL 252 transitions to a logic high when the source signal US 248 is greater than the sense finger signal UC1 249.  Comparator 256 is coupled to receive the source signal US 248 at the non-inverting input, and the second sense finger signal UC2 250 at the inverting input.  The overcurrent signal UOC 251 transitions to a logic high when the source signal US 248 is greater than the second sense finger signal UC2 250.  The clamp circuit 257 is coupled to clamp the voltage range of the source signal US 248. 
[0032]   FIG. 3 is a block diagram illustrating an example of a drive circuit 344, which may be an example of drive circuit 144 of FIG. 1, and similarly named and numbered elements referenced below may therefore be coupled and function similar to as described above.  Drive circuit 344 is coupled to receive the control signal UCONT 353 and output a drive signal UDR 333.  The drive circuit 344 further includes transistors 346, 348, and 351, and a delay circuit 349.
[0033]   Transistors 346 and 351 provide a weak turn on stage, and a strong turn on stage of a multiple stage gate drive.  The control signal UCON 353 is coupled to the gate of transistor 346, transistor 348, and the delay circuit 349.  The first stage of the multiple stage gate drive provides a weak turn on with transistor 346 for drive signal UDR 333 to turn the control switch on slowly to reduce the EMI.  The weak turn on stage provides a weak turn on drive signal UDR 333 with transistor 346 when the drive signal UDR 333 is at a lower value relative to the drive circuit supply voltage (not shown).  The strong turn on stage provides a strong turn on drive signal UDR 333 with transistor 351 when the drive signal UDR 333 is at a value that is higher than the lower value and close to the drive circuit supply voltage (not shown).  Transistor 346 has a higher resistance than transistor 351.  The delay circuit 349 is coupled to output a delay signal UDEL 350 to delay the activation of transistor 351 relative to the activation of transistor 346 in response to the control signal UCON 353.  In the second stage of the multiple stage gate drive, the drive signal UDR 333 has a stronger turn on, which is produced by the low resistance of transistor 351 to quickly enhance the control switch 135 to provide accurate current sensing in accordance with the teachings of the present invention.
[0034]   In operation, when the control signal UCONT 353 transitions to a logic low, transistor 348 is turned OFF, and transistor 346 is turned ON, which provides the weak turn on for drive signal UDR 333 to slowly turn on the control switch 135 to reduce EMI.  The delay circuit 349 is coupled to delay control signal UCONT 350, and outputs a delayed control signal UDEL 353.  The drive signal UDR 333 begins to rise in response to the weak turn on, and charges the normally-off switch 134, which remains turned OFF until the drive signal UDR 333 reaches the threshold voltage of the normally-off switch 134. When the drive signal UDR 333 reaches the threshold voltage of the normally-off switch 134, the normally-off switch 134 starts to turn-on and the source signal begins to fall and the normally-on switch 132 remains OFF because the voltage on the drain of normally-off switch 134 is greater than a turn on threshold of the normally-on switch 132. When the voltage on the drain of normally-off switch reaches the threshold of the normally-on switch 132, the normally-on switch 132 starts to turn-on and its drain voltage eventually reaches a value close to 0V when the normally-on switch 132 is completely turned-on. However, at that instant, the normally-off switch 134 is not fully enhanced and its drain-source resistance (RDSON) is not at a nominal value. When the delay of delay circuit 349 is over, the delayed control signal UDEL 353 is coupled to turn ON transistor 351, which provides the strong turn on for drive signal UDR 333.  The drive signal UDR 333 now rises at a greater slope with the strong turn on provided by transistor 351 compared to the weak turn on provided by transistor 346 of the first stage.  As a result, control switch 134 is now fully enhanced, and the drain-source resistance (RDSON) is at a nominal value, which provides accurate current sensing in accordance with the teachings of the present invention.
[0035]   FIG. 4 is an example timing diagram illustrating one example of waveforms that show a control signal, a drive signal, a source signal, and a drain voltage in accordance with the teachings of the present invention.  In this example, the time for the control switch to become fully enhanced (tFE 457) takes longer in response to the controller not providing a multiple stage gate drive.  
[0036]           Before time t0, the control signal UCONT 453 is logic high, the drive signal UDR 433 is approximately zero.  The source signal US 448 is at a value above the threshold value VTH 455, which represents the threshold for turning on the normally-on switch.  The drain voltage VD 456 of the normally-on switch is a high value.
[0037]   At time t0, the control signal UCONT 453 transitions to a logic low.  The drive signal UDR 443 begins to rise to the supply voltage.  The source signal US 448 is at a value above the threshold value VTH 455.  The drain voltage VD 456 of the normally-on switch remains at a logic high.
[0038]   At time t1, the source signal US 488 begins to fall but is greater than the threshold VTH 455.  The drain voltage VD 456 remains the same. 
[0039]   At time between t1 and t2, the source signal US 448 is falling with a downward slope. 
[0040]   At time t2, the drive signal UDR 433 remains at nearly the same value due to the Miller capacitance.  The source signal US 448 is at a lower value than it was at time t1 and reaches the voltage threshold VTH 455 at instant t2.  The drain voltage VD 456 begins to fall with a downward slope.
[0041]   At time between t2 and t3, the drive signal UDR 433 remains at a nearly constant value due to the Miller capacitance.  The source signal US 448 falls below the voltage threshold VTH 455.  The drain voltage VD 456 falls with a downward slope towards zero.
[0042]   At time t3, the drive signal remains at the nearly same value.  The source signal US 448 has fallen below the voltage threshold VTH 455, and continues to fall with a downward slope that is greater than the slope during time period t2 to t3.  The drain voltage VD 456 is at nearly zero volts. 
[0043]   At time t4, the drive signal begins to rise towards the supply voltage of the drive circuit.  The source signal US 448 is close to zero.  The drain voltage VD 456 is close to zero volts. 
[0044]   At time between t4 and t5, the drive signal continues to rise.  Although the control switch is turned ON, the drive signal UDR 433 is not high enough to fully enhance the normally-off switch and the control requires a time between defined as the fully enhanced time TFE 457, where the control switch is able to provide a nominal resistance RDSON.  
[0045]   At time t5, the drive signal UDR 433 is close to the supply rail of the driver.  The control switch is fully turned on and has a nominal resistance RDSON.  The source signal US 448 is at a very low value close to zero.  The drain voltage VD 456 is at zero volts and the normally-on switch is completely turned ON.
[0046]           FIG. 5 is an example timing diagram illustrating one example of waveforms that show a control signal, a drive signal, a source signal, and a drain voltage in accordance with the teachings of the present invention.  In contrast to FIG.4, the time (tFE 557) for the control switch to be fully enhanced a provide a nominal RDSON is significantly less than the time shown previously by using the drive circuit described in FIG.1 and FIG.2. 
[0047]           Before time t0, the control signal UCONT 553 is at logic high.  The drive signal UDR 533 is low.  The delay signal UDEL 550 is logic high.  The source signal US 548 is greater than the voltage threshold VTH 555, which represents the threshold for turning on the normally-on switch.  The drain voltage VD 556 is representative of the drain of the normally-on switch, which is at a high value. 
[0048]           At time t0, the control signal UCONT 553 transitions to a logic low.  The drive signal UDR 533 is at a low value.  The source signal US 548 is greater than the voltage threshold VTH 555.  The drain voltage VD 556 is at a high value.
[0049]           At time between t0 and t1, the drive signal UDR 533 rises with an upward slope towards the drive circuit supply voltage.  The delay signal UDEL 550 remains logic high.  The source signal US 548 is at the same value and remains greater than the voltage threshold VTH 555.  The drain voltage VD 556 is at a high value.  
[0050]           At time t1, the drive signal UDR 533 reaches the threshold of the control switch and begins to turn on.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 is greater than the voltage threshold VTH 555.
[0051]           At time between t1 and t2, the drive signal UDR 533 remains at the threshold value of the control switch due to the Miller capacitance, and the control switch continues turning on.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 begins to fall with a downward slope, but is still greater than the voltage threshold VTH 555.  The drain voltage VD 556 is at a high value. 
[0052]           At time t2, the drive signal UDR 553 remains nearly at the threshold of the control switch due to the Miller capacitance, and the control switch continues turning on.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 is approaching the voltage threshold VTH of the normally-on switch.  The normally-on switch begins to turn on once the source signal US 548 reaches the voltage threshold VTH.
[0053]           At time between t2 and t3, the drive signal UDR 553 remains nearly at the threshold of the control switch due to the Miller capacitance, and the control switch continues turning on.  The source signal US 548 is slightly below the voltage threshold VTH 555 of the normally-on switch and continues to turn ON. 
[0054]           At time t3, the drive signal UDR 553 remains nearly at the threshold of the control switchdue to the Miller capacitance, and the control switch continues turning on.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 is below the voltage threshold of the normally-on switch, and the normally-on switch is completely turned ON.  The drain voltage VD 556 is close to zero. 
[0055]           Between t3 and t4, the drive signal UDR 553 remains nearly at the threshold of the control switch due to the Miller capacitance, and the control switch continues turning on.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 is falling in a downward slope towards zero.  The drain voltage VD 556 is close to zero. 
[0056]           At time t4, the drive signal UDR 553 remains nearly at the threshold of the control switch due to the Miller capacitance, and the control switch continues turning on.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 is at a very low value to zero. The drain voltage VD 556 is close to zero. 
[0057]           At time between t4 and t5 the drive signal UDR 553 begins to ramp towards the voltage supply rail of the drive circuit, but the control switch is not fully enhanced.  The RDSON of the control switch decreases as the drive signal increases.  The delay signal UDEL 550 remains at a logic high value.  The source signal US 548 is close to zero.  The drain voltage VD 556 is close to zero. 
[0058]           At instant t5, the delay signal UDEL 550 transitions to a logic low, and the second stage of the multiple stage gate drive is activated.  The second stage of the multiple stage drive turns on transistor 351 of FIG.3, which has a lower resistance than transistor 346.  The source signal US 548 approaches zero.  The drain voltage VD 556 is close to zero.
[0059]           At time between t5 and t6, the drive signal UDR 533 ramps up towards the supply voltage of the drive circuit. The source signal US 548 approaches zero in a negative slope.  The drain voltage VD is close to zero. 
[0060]           At time t6, the drive signal is close to the voltage of the supply rail of the driver.  The control switch is fully turned ON and is fully enhanced.  The time for the power switch to become fully enhanced (tFE 557) is less than the time to be fully enhanced as shown in FIG. 4. 
[0061]           FIG. 6 is another example of a controller for sensing a current of cascode switch in accordance with the teachings of the present invention.  The cascode switch includes a control switch 635 and a normally-on switch 632.  
[0062]           The control switch 635 includes a normally-off switch 634 and a first sense finger 636.  
[0063]           The controller 638 is coupled to receive the source signal US 648, first sense finger signal UC1 649, feedback signal UFB 631, and outputs a drive signal UDR 633 to the control switch 635.  Controller 638 further includes a current sense circuit 640, a control circuit 642, and a drive circuit 644.
[0064]            Current sense circuit 640 is coupled to receive the source signal US 648 of the normally-on switch 632, the first sense finger signal UC1 649, a second sense finger signal UC2 650, and outputs a current limit signal UCL 653 and an overcurrent signal UOC 652. 
[0065]            Control circuit 642 is coupled to receive the feedback signal UFB 631, the current limit signal UCL 653, an overcurrent signal UOC 652, and outputs a control signal UCONT 654.
[0066]           In operation, the first sense finger signal UC1 649 is generated by the drain of first sense finger 636 and the current source IMOD 647.  The value of current source IMOD 647 is selected for regulating the output voltage, or the ON time of the cascode circuit.  First sense finger 636 provides a proportional resistance to the switch 634.  The second sense finger signal UC2 650 is generated by the current source IMAX 646 and the resistor 651.  The reference value of current source IMAX 646 is selected to represent the maximum current limit of the power converter.   
[0067]           The drive circuit 644 is coupled to provide a drive signal UDR 633 in response to the control signal UCONT 654.  The drive signal UDR 633 includes a multiple stage gate drive in which the first stage is a weak turn on to lower the EMI, and the second stage is a strong turn on after a delayed time in order to provide accurate current sensing in accordance with the teachings of the present invention.
[0068]           FIG. 7 is a block diagram illustrating one example of a current sense circuit 740, which may be an example of current sense circuit 140 of FIG. 1, or 640 of FIG.6, and similarly named and numbered elements referenced below may therefore be coupled and function similar to as described above.  The current sense circuit 740 is coupled to receive the source signal US 748, the first sense finger signal UC1 749, and the second sense finger signal UC2 750, and outputs a current limit signal UCL 752 and an overcurrent signal UOC 751.  The current sense circuit 740 includes comparators 754 and 756, and an optional clamp circuit 757.  Comparator 754 is coupled to the receive the source signal US 748, which in one example may be received through optional clamp circuit 757, at the non-inverting input, and the sense finger signal UC1 749 at the inverting input, and outputs the current limit signal UCL 752.  Current limit signal UCL 752 transitions to a logic high when the source signal US 748 is greater than the sense finger signal UC1 749.  Comparator 756 is coupled to receive the source signal US 248, which in one example may be received through optional clamp circuit 757, at the non-inverting input, and the second sense finger signal UC2 750 at the inverting input.  The overcurrent signal UOC 751 transitions to a logic high when the source signal US 748 is greater than the second sense finger signal UC2 750.
[0069]   The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention.  Indeed, it is appreciated that the specific example voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention.
[0070]   These modifications can be made to examples of the invention in light of the above detailed description.  The terms used in the following claims should not be construed to limit the invention to the specific embodiments disclosed in the specification and the claims.  Rather, the scope is to be determined entirely by the following claims, which are to be construed in accordance with established doctrines of claim interpretation.  The present specification and figures are accordingly to be regarded as illustrative rather than restrictive.
CLAIMS
What is claimed is:
1.  A controller for use in a power converter, comprising:
a current sense circuit coupled to generate a current limit signal and an overcurrent signal in response to a source signal, a first sense finger signal, and a second sense finger signal;
a control circuit coupled to generate a control signal in response to the current limit signal and the overcurrent limit signal; and 
a drive circuit coupled to generate a drive signal with a multiple stage gate drive in response to the control signal, wherein the drive signal in a first stage of the multiple stage gate drive is a weak turn on drive signal configured to turn a switch on slowly to reduce electromagnetic interference (EMI), and wherein the drive signal in a second stage of the multiple stage gate drive is a strong turn on drive signal configured to fully turn on the switch quickly to enable accurate current sensing of the switch.
2.  The controller of claim 1, wherein the current sense circuit further comprises:
a first comparator having a first input coupled to receive the source signal, and a second input coupled to receive the first sense finger signal to generate the current limit signal; and
a second comparator having a first input coupled to receive the source signal, and a second input coupled to receive the second sense finger signal to generate the overcurrent signal.
3. The controller of claim 2, wherein the current sense circuit further comprises a clamp circuit coupled to receive the source signal, and coupled to the first input of the first comparator and the first input of the second comparator.
4. The controller of claim 1, wherein the drive circuit further comprises:
a first transistor with a first resistance coupled to receive the control signal and coupled to generate the weak turn on drive signal in the first stage of the multiple stage gate drive; and 
a delay circuit coupled to receive the control signal and coupled to output a delayed control signal; and
a second transistor with a second resistance coupled to receive the delayed control signal, wherein the second transistor is coupled to generates the strong turn on drive signal in the second stage of the multiple stage gate drive, wherein a drive of the strong turn on drive signal is greater than a drive of the weak turn on drive signal, wherein the first resistance of the first transistor is greater than the second resistance of the second transistor. 
5.  The controller of claim 1, wherein the second sense finger signal is generated by a current source coupled to a resistor. 
6.  A power converter, comprising;
an energy element coupled between an input of the power converter and an output of the power converter;
a cascode circuit coupled to the input of the power converter and the energy transfer element; and
a controller coupled to control switching of the cascode circuit to control a transfer of energy from the input of the power converter to the output of the power converter, wherein the controller includes:
a current sense circuit coupled to generate a current limit signal and an overcurrent signal in response to a source signal, and a first sense finger signal and a second sense finger signal coupled to be received from the cascode circuit;
a control circuit coupled to generate a control signal in response to the current limit signal and the overcurrent limit signal; and 
a drive circuit coupled to generate a drive signal with a multiple stage gate drive in response to the control signal to control the switching of the cascode circuit, wherein the drive signal in a first stage of the multiple stage gate drive is a weak turn on drive signal configured to turn the cascode circuit on slowly to reduce electromagnetic interference (EMI), and wherein the drive signal in a second stage of the multiple stage gate drive is a strong turn on drive signal configured to fully turn on the cascode circuit quickly to enable accurate current sensing of the cascode circuit.
7.  The power converter of claim 6, wherein the cascode circuit comprises:
a normally-on switch; and
a control switch coupled to the normally-on switch, wherein the control switch includes a normally-off switch coupled to a first sense finger, wherein a gate of the first sense finger is coupled to a gate of the normally-off switch. 
8.  The power converter of claim 7, wherein the control switch further comprises a second sense finger coupled to the normally-off switch, wherein a gate of the second sense finger is coupled to the gate of the normally-off switch. 
9.  The power converter of claim 6, wherein the normally-on switch is comprised of gallium nitride (GaN) material. 
10.  The power converter of claim 7, wherein the first sense finger signal is generated by a first current source coupled to a drain of the first sense finger. 
11. The power converter of claim 8, wherein the second sense finger signal is generated by a second current source coupled to a drain of the second sense finger.
12.  The power converter of claim 6, wherein the current sense circuit further comprises:
a first comparator having a first input coupled to receive the source signal, and a second input coupled to receive the first sense finger signal to generate the current limit signal; and
a second comparator having a first input coupled to receive the source signal, and a second input coupled to receive the second sense finger signal to generate the overcurrent signal.
13. The controller of claim 12, wherein the current sense circuit further comprises a clamp circuit coupled to receive the source signal, and coupled to the first input of the first comparator and the first input of the second comparator.
14. The controller of claim 6, wherein the drive circuit further comprises:
a first transistor with a first resistance coupled to receive the control signal and coupled to generate the weak turn on drive signal in the first stage of the multiple stage gate drive; and 
a delay circuit coupled to receive the control signal and coupled to output a delayed control signal; and
a second transistor with a second resistance coupled to receive the delayed control signal, wherein the second transistor is coupled to generates the strong turn on drive signal in the second stage of the multiple stage gate drive, wherein a drive of the strong turn on drive signal is greater than a drive of the weak turn on drive signal, wherein the first resistance of the first transistor is greater than the second resistance of the second transistor. 
15.  The controller of claim 6, wherein the second sense finger signal is generated by a current source coupled to a resistor. 
ABSTRACT OF THE DISCLOSURE
A controller for use in a power converter includes a current sense circuit to generate a current limit signal and an overcurrent signal in response to a source signal, a first sense finger signal, and a second sense finger signal.  A control circuit is coupled to generate a control signal in response to the current limit signal and the overcurrent limit signal.  A drive circuit is coupled to generate a drive signal with a multiple stage gate drive in response to the control signal.  The drive signal in a first stage of the multiple stage gate drive is a weak turn on drive signal to turn a switch on slowly to reduce electromagnetic interference (EMI).  The drive signal in a second stage of the multiple stage gate drive is a strong turn on drive signal to fully turn on the switch quickly to enable accurate current sensing of the switch.
2019004686.tif 000010
2019004686.tif 000011
2019004686.tif 000012
2019004686.tif 000013
2019004686.tif 000014