(57)【要約】【課題】ＤＵＴ中の信号が、試験システムのグランドに直接接続されるようになるのを防止する。【解決手段】アナログ・アイソレータ２００には、フローティング・アナログ信号２３２を受ける入力部２４１がある。アップコンバータ２４３は、フローティング・アナログ信号２３２をマイクロ波周波数アナログ信号２３３へ変調する。アイソレーション・バリア２４７は、フローティング・アナログ信号２３２がアース・グラウンドへ結合されるのを防止する。マイクロ波構造体２５０は、電磁気結合によって、アイソレーション・バリア２４７を横断してマイクロ波周波数アナログ信号２３３を伝送させる。次いで、ダウンコンバータ２４９がマイクロ波周波数アナログ信号２３３を復調することで、フローティング・アナログ信号２３２に対応するグラウンド基準試験信号２３４を得る。【選択図】図２
2019039904.tif 000002
【特許請求の範囲】
【請求項１】
フローティング・アナログ信号を受ける入力部と、
該入力部に結合され、上記フローティング・アナログ信号をマイクロ波周波数アナログ信号へ変調するアップコンバータと、
上記フローティング・アナログ信号がアース・グラウンドに結合されるのを防止するアイソレーション・バリアと、
電磁気結合によって上記アイソレーション・バリアを横断して上記マイクロ波周波数アナログ信号を伝送するマイクロ波構造体と
を具えるアイソレーション装置。
【請求項２】
上記マイクロ波構造体に結合され、上記アイソレーション・バリアによって上記フローティング・アナログ信号からアイソレーションされたダウンコンバータを更に具え、
該ダウンコンバータは、上記フローティング・アナログ信号に対応するグラウンド基準試験信号を得るために、上記マイクロ波周波数アナログ信号を復調する請求項１のアイソレーション装置。
【請求項３】
上記マイクロ波構造体が、上記アイソレーション・バリアを横断するギャップを有する導波路を含む請求項１又は２のアイソレーション装置。
【請求項４】
上記マイクロ波構造体には、上記アイソレーション・バリアの入力サイドに入力導体があり、上記アイソレーション・バリアの出力サイドに出力導体があり、上記入力導体及び上記出力導体は、上記アイソレーション・バリアを横断して電磁気的に結合される請求項１から３のいずれかのアイソレーション装置。
【請求項５】
上記マイクロ波構造体には、上記アップコンバータのためにはＤＣパスとして動作し、上記マイクロ波周波数アナログ信号に関してはインピーダンス・マッチング・フィルタとして動作するスタブがある請求項１から４のいずれかのアイソレーション装置。
【請求項６】
入力サイド、出力サイド、近位端及び遠位端を有する基板と、
該基板の上記入力サイドの上記近位端から延びる１対の差動入力トレースと、
上記基板の上記出力サイドの上記遠位端から延びる１対の差動出力トレースと、
上記基板に含まれる非導電性材料のアイソレーション・バリアとを具え、
上記アイソレーション・バリアが、マイクロ波周波数においては上記差動入力トレース及び上記差動出力トレース間を電磁気的に結合し、サブ・マイクロ波周波数においては上記差動入力トレースを上記差動出力トレースからアイソレーションするために、上記差動入力トレース及び上記差動出力トレースの間に配置されるアイソレーション装置。
【請求項７】
上記差動入力トレース及び差動出力トレースは、差動信号に関する仮想コモン・グランド面と、コモン・モード信号に関する仮想コモン開路を形成するよう配置される請求項６のアイソレーション装置。
【請求項８】
入力サイド及び出力サイドを有する基板と、
上記入力サイド及び上記出力サイド間に配置される非導電性材料のアイソレーション・バリアと、
上記入力サイドから上記アイソレーション・バリアへと延びる導電性材料の入力導波路ランチと、
上記出力サイドから上記アイソレーション・バリアへと延びる導電性材料の出力導波路ランチと、
上記入力導波路ランチ及び出力導波路ランチに結合される導波路とを具え、
該導波路は、マイクロ波周波数においては上記入力導波路ランチ及び上記出力導波路ランチ間を電磁気的に結合し、サブ・マイクロ波周波数においては上記入力導波路ランチ及び上記出力導波路ランチ間をアイソレーションするように、上記アイソレーション・バリアを横断して配置されるアイソレーション装置。
【請求項９】
上記導波路には誘電体があり、該誘電体の境界における全反射により、結合された信号を上記導波路内に閉じ込める請求項８のアイソレーション装置。
【請求項１０】
フローティング・アナログ信号を受ける処理と、
上記フローティング・アナログ信号をマイクロ波周波数アナログ信号へ変調する処理と、
マイクロ波構造体によって、試験測定システム中のアイソレーション・バリアを横断して上記マイクロ波周波数アナログ信号を伝送する処理と
を具えるアイソレーション方法。
【請求項１１】
上記フローティング・アナログ信号に対応するグラウンド基準試験信号を得るために、上記マイクロ波周波数アナログ信号を復調する処理を更に具える請求項１０のアイソレーション方法。
【請求項１２】
上記アイソレーション・バリアは、上記マイクロ波構造体を横断し、上記アイソレーション・バリアは、上記マイクロ波周波数アナログ信号の４分の１波長よりも小さい請求項１０又は１１のアイソレーション方法。
【請求項１３】
上記アイソレーション・バリアは、上記マイクロ波構造体を横断し、上記マイクロ波周波数アナログ信号は、上記マイクロ波構造体の全反射により、上記アイソレーション・バリアを横断するときに、上記マイクロ波構造体中に閉じ込められる請求項１０から１２のいずれかのアイソレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験測定システムの態様に関連する装置及び方法に関し、特に、信号試験中におけるフローティング信号とグラウンド基準信号の間にアイソレーションを提供する装置及び方法に関する。
【背景技術】
【０００２】
試験測定システムは、例えば、試験測定デバイス（ＤＵＴ）から信号の入力を受けて、信号をサンプルし、その結果を波形として表示するように設計される。オシロスコープのような試験測定システムは、グラウンドへの接続があることがある。更に、オシロスコープは、入力電圧とグラウンドの間の差として電圧を測定できる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許公開２００４／００３６５５０号明細書
【非特許文献】
【０００４】
【非特許文献１】「Galvanic isolation」の記事、Wikipedia（英語版）、［オンライン］、［２０１８年６月２２日検索］、インターネット<https://en.wikipedia.org/wiki/Galvanic_isolation>
【非特許文献２】「絶縁 （電気）」の記事、特に「isolation」について、Wikipedia（日本語版）、［オンライン］、［２０１８年６月２２日検索］、インターネット<http://ja.wikipedia.org/wiki/絶縁_(電気）>
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、場合によっては、両方のノードともにグラウンドからフローティングしている、あるノードの別のノードに対する電圧を測定したいと希望することがある。別の場合では、ＤＵＴが、オシロスコープのグラウンドに直接接続しないコンポーネントを利用するというように、ＤＵＴがフローティング・グラウンドで設計されることがある。
こうした場合では、ＤＵＴとオシロスコープ間を直接接続すると、間違ったグラウンドを参照した測定となり、これは、間違ったデータ、不適切なスケーリング（拡大又は縮小）を生じることがあり、そして、オシロスコープの制限を超えることがある。例えば、１００ボルト（Ｖ）付近で動作している１組のノードの場合では、２つの信号の間の差は、約１ボルトであったとしても、オシロスコープは、１００ボルトの値を測定して表示することが必要となる。これは、大きなベース電圧値のために、詳細な差分測定をわかりにくくする結果となる。こうした心配に克服するため、ＤＵＴの信号がオシロスコープのグラウンドに直接接続されるのを防止するのに、アイソレーション・システムを利用できる。
【０００６】
本願の実施形態は、これら及び他の課題を解決しようとするものである。
【課題を解決するための手段】
【０００７】
以下では、本願で開示される技術の説明に有益な実施例が提示される。この技術の実施形態は、以下で記述する実施例の１つ以上及び任意の組み合わせを含んでいても良い。
【０００８】
実施例１としては、装置があり、フローティング・アナログ信号を受ける入力部と、該入力部に結合され、上記フローティング・アナログ信号をマイクロ波周波数アナログ信号へ変調するアップコンバータと、上記フローティング・アナログ信号がアース・グラウンドに結合されるのを防止するアイソレーション・バリアと、電磁気結合によって上記アイソレーション・バリアを横断して上記マイクロ波周波数アナログ信号を伝送するマイクロ波構造体とを具えている。
【０００９】
実施例２としては、実施例１の装置があり、上記マイクロ波構造体に結合され、上記アイソレーション・バリアによって上記フローティング・アナログ信号からアイソレーションされたダウンコンバータを更に具え、該ダウンコンバータは、上記フローティング・アナログ信号に対応するグラウンド基準試験信号を得るために、上記マイクロ波周波数アナログ信号を復調する。
【００１０】
実施例３としては、実施例２の装置があり、このとき、上記マイクロ波構造体は、上記アップコンバータからの上記マイクロ波周波数アナログ信号の大部分を上記ダウンコンバータへ結合する。
【００１１】
実施例４としては、実施例１〜３の装置があり、このとき、上記マイクロ波構造体は、上記アイソレーション・バリアを横断するギャップを有する導波路を含む。
【００１２】
実施例としては、実施例４の装置があり、このとき、上記アイソレーション・バリアを横断する上記ギャップは、誘電体材料を含む。
【００１３】
実施例６としては、実施例１〜５の装置があり、このとき、上記マイクロ波構造体は、内部反射によって、上記アイソレーション・バリアを横断して上記マイクロ波周波数アナログ信号を伝播させる誘電性導波路を含む。
【００１４】
実施例７としては、実施例１〜６の装置があり、このとき、上記マイクロ波構造体には、上記アイソレーション・バリアの入力サイドに入力導体があり、上記アイソレーション・バリアの出力サイドに出力導体があり、上記入力導体及び上記出力導体は、上記アイソレーション・バリアを横断して電磁気的に結合される。
【００１５】
実施例８としては、実施例７の装置があり、このとき、上記入力導体には、仮想グランドを共有する１対の差動導体があり、上記出力導体には、仮想グランドを共有する１対の差動導体がある。
【００１６】
実施例９としては、実施例６〜８の装置があり、このとき、上記マイクロ波構造体には、上記アップコンバータのためにはＤＣパスとして動作し、上記マイクロ波周波数アナログ信号に関してはインピーダンス・マッチング・フィルタとして動作するスタブがある。
【００１７】
実施例１０としては、実施例１〜９の装置があり、このとき、アイソレーション・バリアは、上記マイクロ波構造体を横断し（横切り）、そして、上記アイソレーション・バリアは、上記マイクロ波周波数アナログ信号の４分の１波長よりも小さい。
【００１８】
実施例１１としては、装置があり、入力サイド、出力サイド、近位端及び遠位端を有する基板と、該基板の上記入力サイドの上記近位端から延びる１対の差動入力トレースと、上記基板の上記出力サイドの上記遠位端から延びる１対の差動出力トレースと、上記基板に含まれる非導電性材料のアイソレーション・バリアとを具え、上記アイソレーション・バリアは、マイクロ波周波数においては上記差動入力トレース及び上記差動出力トレース間を電磁気的に結合し、サブ・マイクロ波周波数においては上記差動入力トレースを上記差動出力トレースからアイソレーションするために、上記差動入力トレース及び上記差動出力トレースの間に配置される。
【００１９】
実施例１２としては、実施例１１の装置があり、このとき、上記差動入力トレースが、ポジティブ・フローティング・アナログ信号を伝導するポジティブ入力トレースと、ネガティブ・フローティング・アナログ信号を伝導するネガティブ入力トレースとを有している。
【００２０】
実施例１３としては、実施例１１〜１２の装置があり、このとき、上記差動出力トレースが、上記ポジティブ・フローティング・アナログ信号に対応するポジティブ・グラウンド基準試験信号を伝導するポジティブ出力トレースと、上記ネガティブ・フローティング・アナログ信号に対応するネガティブ・グラウンド基準試験信号を伝導するネガティブ出力トレースとを有している。
【００２１】
実施例１４としては、実施例１１〜１３の装置があり、このとき、上記差動入力トレース及び差動出力トレースは、差動信号に関する仮想コモン・グランド面と、コモン・モード信号に関する仮想コモン開路を形成するよう配置される。
【００２２】
実施例１５としては、実施例１１〜１４の装置があり、このとき、上記差動入力トレースには、マイクロ波周波数におけるインピーダンス・マッチングと、ローカル・バイアス電流パスとを提供する４分の１波長のスタブ・トレースがある。
【００２３】
実施例１６としては、装置があり、入力サイド及び出力サイドを有する基板と、上記入力サイド及び上記出力サイド間に配置される非導電性材料のアイソレーション・バリアと、上記入力サイドから上記アイソレーション・バリアへと延びる導電性材料の入力導波路ランチと、上記出力サイドから上記アイソレーション・バリアへと延びる導電性材料の出力導波路ランチと、上記入力導波路ランチ及び出力導波路ランチに結合される導波路とを具え、該導波路は、マイクロ波周波数においては上記入力導波路ランチ及び上記出力導波路ランチ間を電磁気的に結合し、サブ・マイクロ波周波数においては上記入力導波路ランチ及び上記出力導波路ランチ間をアイソレーションするように、上記アイソレーション・バリアを横断して配置される。
【００２４】
実施例１７としては、実施例１６の装置があり、このとき、上記導波路には誘電体があり、該誘電体の境界における全反射により、結合された信号を上記導波路内に閉じ込める。
【００２５】
実施例１８としては、実施例１６の装置があり、このとき、上記導波路は、上記アイソレーション・バリアにおけるオーバーラップ・ギャップを有する導波路材料を含む。
【００２６】
実施例１９としては、実施例１６の装置があり、このとき、上記導波路は、上記アイソレーション・バリアにおける突合せギャップを有する導波路材料を含む。
【００２７】
実施例２０としては、実施例１６〜１９の装置があり、このとき、上記導波路は、上記アイソレーション・バリアにおいてギャップを有する導波路材料を含み、上記ギャップは誘電体を有している。
【００２８】
実施例２１としては、方法があり、フローティング・アナログ信号を受ける処理と、上記フローティング・アナログ信号をマイクロ波周波数アナログ信号へ変調する処理と、マイクロ波構造体によって、試験測定システム中のアイソレーション・バリアを横断して上記マイクロ波周波数アナログ信号を伝送する処理とを具えている。
【００２９】
実施例２２としては、実施例２１の方法があり、このとき、上記フローティング・アナログ信号を変調する処理の前に、上記フローティング・アナログ信号をプリ増幅する処理を更に具えている。
【００３０】
実施例２３としては、実施例２１の方法があり、このとき、上記フローティング・アナログ信号に対応するグラウンド基準試験信号を得るために、上記マイクロ波周波数アナログ信号を復調する処理を更に具えている。
【００３１】
実施例２４としては、実施例２３の方法があり、このとき、上記フローティング・アナログ信号は、該フローティング・アナログ信号を入力発振器からの発振信号と混合することによって上記マイクロ波周波数アナログ信号へ変調され、該マイクロ波周波数アナログ信号は、該マイクロ波周波数アナログ信号を出力発振器からの発振信号と混合することによって復調され、このとき、上記出力発振器は、上記入力発振器に対して周波数ロックされている。
【００３２】
実施例２５としては、実施例２１〜２４の方法があり、このとき、上記アイソレーション・バリアは、上記マイクロ波構造体を横断し、上記アイソレーション・バリアは、上記マイクロ波周波数アナログ信号の４分の１波長よりも小さい。
【００３３】
実施例２６としては、実施例２１〜２５の方法があり、このとき、上記アイソレーション・バリアは、上記マイクロ波構造体を横断し、上記マイクロ波周波数アナログ信号は、上記マイクロ波構造体の全反射により、上記アイソレーション・バリアを横断するときに、上記マイクロ波構造体中に閉じ込められる。
【００３４】
本発明の実施形態の態様、特徴及び効果は、添付の図面を参照し、以下の実施形態の説明を読むことで明らかとなろう。
【図面の簡単な説明】
【００３５】
【図１】図１は、フローティング信号とグラウンド基準の試験測定システムとの間にアイソレーション・バリアを有する例示的な試験ネットワークのブロック図である。
【図２】図２は、例示的なアナログ・アイソレータのブロック図である。
【図３】図３は、アナログ・アイソレータのための導波路ベースのマイクロ波構造体のブロック図である。
【図４】図４は、マイクロ波構造体用のフランジを有する例示的な突合せギャップ式導波路レイアウトの断面である。
【図５】図５は、マイクロ波構造体用の例示的なオーバーラップ・ギャップ式導波路レイアウトの断面である。
【図６】図６は、マイクロ波構造体用のフランジのない例示的な突合せギャップ式導波路レイアウトの断面である。
【図７】図７は、マイクロ波構造体のための例示的な誘電性導波路レイアウトの断面である。
【図８Ａ】図８Ａは、アナログ・アイソレータのための結合ライン・ベース・マイクロ波構造体のブロック図の上面図である。
【図８Ｂ】図８Ｂは、アナログ・アイソレータのための結合ライン・ベース・マイクロ波構造体のブロック図の底面図である。
【図８Ｃ】図８Ｃは、アナログ・アイソレータのための結合ライン・ベース・マイクロ波構造体のブロック図の断面図である。
【図９】図９は、電磁気結合によってアナログ・アイソレータを通じて信号を伝送する例示的な方法のフローチャートである。
【図１０】図１０は、アナログ・アイソレータを通じて結合される例示的な信号の、周波数の関数としてのグラフである。
【発明を実施するための形態】
【００３６】
フローティング信号をグラウンドされた試験装置からアイソレーションするのに、種々のアイソレーション機構を利用できる。例えば、光ファイバ・システムでは、ＤＵＴで光信号を変調するのに、フローティング信号を利用しても良い。光信号は、次いで、試験装置において、電気領域に変換して戻される。こうしたシステムは、ＤＵＴにおいて独立した電源が必要となることがあり、このために、システムの複雑さが増加することがある。更に、光学技術は、実現するのに高価となることがある。別の例としては、トランスによって、アイソレーションを提供しながら、ＤＵＴを試験装置と電磁気的に結合しても良い。こうしたシステムは、トランス内の寄生容量によって、比較的低周波数に制限される。
【００３７】
本願では、アイソレーション・バリアを通じて、フローティング・アナログ信号をグラウンド基準の試験測定装置に電磁気的に結合する機構が開示される。このアイソレーション・バリアは、ＤＵＴと試験測定システムの間、例えば、信号プローブ、リンクや試験測定システムの入力ポート／アクセサリにおいて、実現される。この機構は、フローティング・アナログ信号を受ける入力部と、フローティング・アナログ信号を所望のマイクロ波周波数帯域（例えば、約１ギガ・ヘルツ（ＧＨｚ）と約１００ＧＨｚの間）へと変調するアップコンバータとを利用する。アイソレーション・バリアは、ＤＵＴ側の回路をグランドからアイソレーションするのに利用される。マイクロ波構造体は、アイソレーション・バリアを横断してマイクロ波周波数アナログ信号を電磁気的に結合するが、所望のマイクロ波周波数帯域外の信号（例えば、サブ・マイクロ波信号）については、アイソレーション・バリアを横断して結合することはない。ダウンコンバータは、次いで、マイクロ波周波数アナログ信号を復調し、フローティング・アナログ信号に対応するグラウンド基準試験信号を得る。例示的なマイクロ波構造体としては、アイソレーション・バリアにおいてギャップ（間隙）のある導電性導波路であっても良い。このギャップには、ＫＡＰＴＯＮ（登録商標）のような高い破壊電圧の誘電体が含まれても良い。別の例としては、マイクロ波構造が、マイクロ波周波数帯域で全反射を維持するよう選択された誘電性導波路であっても良く、これによって、マイクロ波周波数アナログ信号を導波路中に閉じ込めつつ、帯域外の電荷がアイソレーション・バリアを横断して移動するのを防止する。別の例としては、マイクロ波構造体が、アイソレーション・バリアを横断して１対の差動出力導電性トレースと電磁気的に結合された１対の差動入力導電性トレースを有していても良い。これらトレースは、仮想グランドを共有するように配置されても良い。この仮想グランドは、所望の差動マイクロ波信号に関しては電圧が相殺される領域であっても良く、これによって、グランドとして機能しつつ、フローティング・アナログ信号に由来するコモン・モードは相殺しないので、開路として機能する。これら差動導電性トレースには、スタブ・トレースがあっても良く、これは、アップコンバータ／ダウンコンバータのためのバイアス接続として機能できる。スタブ・トレースは、インピーダンス・マッチング機能としても働き、これは、アイソレーション・バリアを横断して結合できるマイクロ波周波数帯域のレンジを増加させることができる。
【００３８】
図１は、フローティング信号とグラウンド基準の試験測定システムとの間にアイソレーション・バリア１２５を有する例示的な試験ネットワーク１００のブロック図である。試験ネットワーク１００には、ＤＵＴ１１０と、信号プローブ１１３と、リンク１１５と、試験システム１１７とがあり、これは、図示のように結合されている。試験信号１３１は、ＤＵＴ１１０で生成され、試験のために試験システム１１７へと伝達されるとしても良い。
【００３９】
ＤＵＴ１１０は、試験信号１３１のような電気信号を伝えるよう構成される任意の信号源である。ＤＵＴ１１０は、ユーザが関連する電気特性を求めるために試験を希望する任意のデバイスとして良い。試験信号１３１は、ＤＵＴ１１０で生成される任意の電気信号で、試験のために試験システム１１７へと送られる。ＤＵＴ１１０は、フローティング・グラウンド１２１があっても良い。フローティング・グラウンド１２１は、アース・グラウンドへの直接の接続が存在しない任意の電気回路を表現したものである。フローティング・グラウンド１２１は、ユーザが２つのノードについて、グラウンドに対してではなく、ノードのお互いに対する電気特性の試験を希望する場合に、生じることがある。フローティング・グラウンド１２１は、筐体をローカル・グラウンドとして利用する電池式デバイスでも存在することがある。フローティング・グラウンド１２１は、ＤＵＴのコンポーネントがノイズ低減のためにローカル・グラウンドとして筐体にグラウンドされている場合にも存在することがある。いずれの場合でも、ＤＵＴ１１０をフローティング・グラウンド１２１と結合すると、もし適切にアイソレーションされていないと、ユーザや装置が危険になることがある。具体的には、グラウンドされた試験システムが、こうしたＤＵＴ１１０に完全に結合されると、（試験信号１３１に加えて）ＤＵＴ１１０の電流が、試験システム１１７やユーザを介してアース・グラウンドへ向かうことがある。これは、ユーザが怪我したり、試験装置が損傷する結果となり得る。
【００４０】
試験システム１１７は、ＤＵＴ１１０を試験するよう構成された任意のシステムであって良い。例えば、試験システム１１７としては、試験信号１３１に基づいて波形を生成し、こうした波形を表示し、周波数領域変換を実行し、試験信号１３１に基づいて算出された値を記憶する、などのコンポーネントを有するオシロスコープがある。試験システム１１７は、グラウンド基準１２３であっても良い。グラウンド基準１２３のシステムは、アース・グラウンドに結合された電子機器を有する任意のシステムである。
【００４１】
試験システム１１７は、信号プローブ１１３やリンク１１５を介してＤＵＴ１１０に結合されても良い。信号プローブ１１３は、試験信号１３１への接続を提供するように、ＤＵＴ１１０に結合されるよう設計された任意のデバイスである。信号プローブ１１３は、リンク１１５をＤＵＴ１１０の適切な部分に固定し、試験信号１３１との接触を維持するための留め具を含んでいても良い。リンク１１５は、試験信号１３１を試験システム１１７へ伝える任意のケーブル又は導電性材料であっても良い。
【００４２】
上述のように、ＤＵＴ１１０でフローティング・グラウンド１２１が利用される場合、アイソレーション・バリア１２５は、ＤＵＴ１１０の電流がグラウンド基準１２３の試験システム１１７を介してグラウンドへ向かうのを防止するのに利用されても良い。アイソレーション・バリア１２５は、開放回路として機能する非導電性材料を含むことができ、これによって、試験システム１１７を介したグラウンドへのパスを電流に与えない。アイソレーション・バリア１２５は、ＤＵＴ１１０の信号出力端子において、信号プローブ１１３中において、リンク１１５中において又は試験システム１１７の入力ポートにおいて実現されても良い。後述のように、ＤＵＴ１１０の直流（ＤＣ）に、アイソレーション・バリア１２５を横断するグラウンドへの直接のパスを与えないようにしながら、アイソレーション・バリア１２５を横断して試験信号１３１を伝達するのにマイクロ波構造体が利用される。簡単のため、アイソレーション・バリア１２５は、以下では、概して信号プローブ１１３中に実現されるとして説明される。しかし、アイソレーション・バリア１２５と、付随するマイクロ波構造体は、ＤＵＴ１１０と試験システム１１７の入力部との接続中の任意のポイントにおいて（試験システム１１７の入力ポートにおいてを含む）実現されて良い。
【００４３】
図２は、例示的なアナログ・アイソレータ（アイソレーション装置）２００のブロック図であり、これは、試験ネットワーク１００のような試験ネットワーク中のアイソレーション・バリアを横断するのに利用できる。アナログ・アイソレータ２００は、信号プローブ中や試験装置の入力ポート中において実現されても良い。例えば、アナログ・アイソレータ２００の回路は、信号プローブの補償（comp）ボックス内に収めても良い。アナログ・アイソレータ２００には、図示のように結合された、入力部２４１、プリアンプ（preamplifier）２４２、アップコンバータ２４３、入力発振器２４４、アイソレーション・バリア２４７を横断して配置されるマイクロ波構造体２５０、ダウンコンバータ２４９及び出力発振器２４８がある。
【００４４】
入力部２４１は、アナログ・アイソレータ２００の入力サイド２７１でフローティング・アナログ信号２３２を受けるよう構成される。入力部２４１の実施形態は、アナログ・アイソレータ２００の実施形態に基づいて変化しても良い。例えば、入力部２４１は、ＤＵＴと結合するよう設計されたプローブ・チップを含んでいても良い。別の例として、アナログ・アイソレータ２００が、プローブとオシロスコープの間に結合されたアクセサリであっても良く、この場合、入力部２４１は、信号プローブ・コネクタであっても良い。フローティング・アナログ信号２３２は、アース・グラウンドに結合されていない試験のための任意の試験信号でよい。フローティング・アナログ信号２３２は、アイソレーション・バリア２４７によってアース・グラウンドからアイソレーションされるローカルの筐体のグラウンド基準信号や、フローティング・グラウンド１２１のようなフローティング・グラウンドに関連するその他の信号といった差動信号の一部でも良く、この差動信号のコモン・モード電圧差については試験中除去される。
【００４５】
プリアンプ２４２は、さらに先の処理のために信号の振幅を最適化するように、フローティング・アナログ信号２３２の利得を増減させるよう構成される任意のアンプ（増幅回路）である。更に、プリアンプ２４２は、信号振幅の最適化を助けるために、直流（ＤＣ）オフセットをフローティング・アナログ信号２３２に与えても良い。
【００４６】
アップコンバータ２４３は、プリアンプ２４２を介して入力部２４１へ結合される。アップコンバータ２４３は、信号の周波数を増加させるよう構成される任意のコンポーネントである。また、アップコンバータ２４３は、ミキサ／アップミキサと呼んでも良い。アップコンバータ２４３は、フローティング・アナログ信号２３２をマイクロ波周波数のアナログ信号２３３に変調するよう設計される。具体的には、アップコンバータ２４３は、フローティング・アナログ信号２３２の周波数を増加させる。後述のように、マイクロ波構造体２５０は、低周波数信号は遮断する一方で、特定周波数信号（例えば、マイクロ波周波数信号）がアイソレーション・バリアを横断するのは可能にするよう設計される。よって、アップコンバータ２４３は、フローティング・アナログ信号２３２の周波数を増加させて、信号をマイクロ波構造体２５０を通過できる帯域へセットする。アップコンバータ２４３は、また、入力発振器２４４にも結合される。入力発振器２４４は、周期的に発振する電気信号を生成できる任意のデバイスである。アップコンバータ２４３は、入力発振器２４４からの電気信号を利用して、フローティング・アナログ信号２３２の周波数を増加させる。例えば、アップコンバータ２４３は、フローティング・アナログ信号２３２を入力発振器２４４からの電気信号と乗算することで、マイクロ波周波数のアナログ信号２３３を得ることができる。具体的な例としては、１ＧＨｚ帯域幅のフローティング・アナログ信号２３２と、６ＧＨｚで動作する入力発振器２４４では、約５から７ＧＨｚのレンジを占めるマイクロ波周波数アナログ信号２３３を得ることができる。
【００４７】
アイソレーション・バリア２４７は、フローティング・アナログ信号２３２がアース・グラウンドに結合するのを防止するよう設計される。例えば、アイソレーション・バリア２４７は、アナログ・アイソレータ２００の入力サイド２７１から（例えば、入力部２４１から）、アナログ・アイソレータ２００の出力サイド２７２への導電性パスを有しない領域であっても良い。こうして、アイソレーション・バリア２４７は、入力サイド２７１と出力サイド２７２との間に電荷の直接の導電パスがないの確実にすることで、入力サイド２７１を出力サイド２７２からアイソレーションする。アイソレーション・バリア２４７は、マイクロ波構造体２５０と交差して（bisect：横切って）いても良い。また、アイソレーション・バリア２４７は、後述の理由から、マイクロ波構造体２５０を横断するマイクロ波周波数アナログ信号２３３の約４分の１波長より小さく選択されても良い。
【００４８】
マイクロ波構造体２５０は、電磁気結合によって、アイソレーション・バリア２４７を横断してマイクロ波周波数アナログ信号２３３を送信するように設計された回路である。マイクロ波構造体２５０には、非導電性材料のギャップ（間隙）で分離された送信エレメントと受信エレメントがある。例えば、非導電性材料のギャップは、マイクロ波周波数アナログ信号２３３の約４分の１波長として選択されても良い。これによって、マイクロ波周波数アナログ信号２３３は、アイソレーション・バリア２４７を横断できる一方、サブ・マイクロ波信号がバリア２４７を横断して通過するのは防止する。これによって、信号が横断できる一方で、アイソレーションを維持し、フローティング・アナログ信号２３２がグラウンドされるのを防止する。サブ・マイクロ波信号は、約１ＧＨｚより下の周波数を有する任意の信号（例えば、直流及び低周波数信号を含む）であっても良い。マイクロ波構造体２５０は、アナログ・フィルタとして機能できる。こうして、マイクロ波構造体２５０は、所望の周波数帯域が横断可能となるよう調整され（例えば、例えば、５から７ＧＨｚに、入力発振器２４４に基づいて選択され）ても良い。更に、アップコンバータ２４３及び入力発振器２４４は、マイクロ波周波数アナログ信号２３３が、マイクロ波構造体２５０で通過できる周波数帯域を確実に占めるように調整されても良い。例えば、マイクロ波構造体２５０は、マイクロ波帯域の約１ＧＨｚと約１００ＧＨｚの間に広がる、あるレンジ内の任意の信号を通過させるように設計されても良い。このように、アップコンバータ２４３は、フローティング・アナログ信号２３２の周波数をマイクロ波帯域へと増加させても良く、そして、マイクロ波構造体２５０は、マイクロ波周波数信号（例えば、マイクロ波周波数アナログ信号２３３）をアイソレーション・バリア２４７を横断して伝播させることができる
【００４９】
アナログ・アイソレータ２００は、出力サイド２７２にダウンコンバータ２４９を有する。ダウンコンバータ２４９は、マイクロ波構造体２５０に結合され、アイソレーション・バリア２４７によって、フローティング・アナログ信号２３２からアイソレーションされる。ダウンコンバータ２４９は、ミキサ／ダウンミキサと呼ばれることもある。ダウンコンバータ２４９は、信号の周波数を減少させるよう構成される任意のコンポーネントである。ダウンコンバータ２４９は、マイクロ波周波数アナログ信号２３３を変調し、フローティング・アナログ信号２３２に対応するグラウンド基準試験信号２３４を得るように構成される。言い換えると、ダウンコンバータ２４９は、周波数を増加させるアップコンバータ２４３と同じ程度に周波数を低減するよう構成される。これによって、アイソレータ２００を横断する信号に対するアナログ・アイソレータ２００の影響が確実に最小となる。このように、グラウンド基準試験信号２３４は、フローティング・アナログ信号２３２とほぼ同じにできるが、回路の入力サイド２７１は、回路の出力サイド２７２に接続されたグラウンドからは、依然としてアイソレーションできる。ダウンコンバータ２４９は、出力発振器２４８に接続されても良く、これは、入力アイソレータ２４４とほぼ同様であっても良い。出力発振器２４８は、マイクロ波周波数アナログ信号２３３をフローティング・アナログ信号２３２の周波数へと戻すための、ダウンコンバータ２４９で利用（例えば、乗算、混合など）される周期的な発振信号を供給できる。入力発振器２４４が、アイソレーション・バリア２４７を横断して、出力発振器２４８と周波数ロックされていても良いことに注意されたい。これによって、アップコンバージョンを、ダウンコンバージョンによって完全に元に戻すことができる。入力発振器２４４及び出力発振器２４８間の周波数ロックは、例えば、マイクロ波構造体２５０と設計が同様なマイクロ波構造体、トランス（transformer）、コンデンサや光学アイソレータによって実現されても良い。
【００５０】
図３は、アナログ・アイソレータ２００のようなアナログ・アイソレータのための導波路ベースのマイクロ波構造体３００のブロック図である。例えば、導波路ベースのマイクロ波構造体３００は、マイクロ波構造体２５０を実現できる。構造体３００は、基板３５７上に形成される。基板３５７は、印刷回路基板（ＰＣＢ）のような回路コンポーネントを保持する何らかの非導電性構造体であっても良い。基板３５７には、入力サイド３７１及び出力サイド３７２があり、これらは、入力サイド２７１及び出力サイド２７２と夫々ほぼ同様である。基板３５７には、入力サイド３７１及び出力サイド３７２の間に配置された非導電性材料のアイソレーション・バリア３４７もある。アイソレーション・バリア３４７は、アイソレーション・バリア２４７のような、装置全体を横断するもっと大きなアイソレーション・バリアの一部分（subsection：サブセクション）であっても良い。
【００５１】
構造体３００は、基板３５７の入力サイド３７１からアイソレーション・バリア３４７に向かって延びる導電材料の入力導波路ランチ３５１を含んでも良い。入力導波路ランチ３５１のような導波路ランチは、リンク（例えば、同軸ライン）からの信号を、導波路３５３のような導波路へ入力するために、伝導的に電磁波へ遷移させる任意のコンポーネントである。また、構造体３００は、は、基板３５７の出力サイド３７２からアイソレーション・バリア３４７に向かって延びる導電材料の出力導波路ランチ３５５を含んでも良い。出力導波路ランチ３５５は、入力導波路ランチ３５１とほぼ同様であって良いが、導波路３５３からの電磁波を伝導的にリンクへ戻すことができる。例えば、入力導波路ランチ３５１及び出力導波路ランチ３５５は、シート（薄板）状真鍮から作られても良い。入力導波路ランチ３５１は、入力サイド３７１において、マイクロ波周波数アナログ信号３３３を受ける。マイクロ波周波数アナログ信号３３３は、マイクロ波周波数アナログ信号２３３とほぼ同様であって良い。マイクロ波周波数アナログ信号３３３は、上述のように、アップコンバートされたフローティング信号であっても良い。マイクロ波周波数アナログ信号３３３は、導波路３５３を介してアイソレーション・バリア３４７を横断して送られ、上述のように、ダウンコンバージョンのために、出力サイド３７２において出力導波路ランチ３５５によって基板３５７から送出される。
【００５２】
構造体３００には、導波路３５３もある。導波路３５３は、入力導波路ランチ３５１及び出力導波路ランチ３５５に結合される。導波路３５３は、アイソレーション・バリア３４７を横断して配置される。導波路３５３は、マイクロ波周波数（例えば、１から１００ＧＨｚ）において、入力導波路ランチ３５１及び出力導波路ランチ３５５間の電磁気結合を提供するように構成される。また、導波路３５３は、直流が伝導しているときに、入力導波路ランチ３５１及び出力導波路ランチ３５５間にアイソレーションを提供する。導波路３５３には、この機能を提供する種々の構造体を利用できる。例えば、導波路３５３は、入力サイド３７１における１つ以上の導電性構造体と、出力サイド３７２における１つ以上の導電性構造体とを利用することによって、実現されても良い。こうした導電性構造体は、非導電性材料や誘電体のギャップ（間隙）によるアイソレーション・バリア３５７において、分離される。こうした実施形態の例は、以下で図４〜７について説明される。こうしたギャップは、マイクロ波周波数アナログ信号３３３の約４分の１波長以下であっても良く、これによれば、マイクロ波周波数は、このギャップを横断できる一方で、ＤＣ信号についてはアイソレーションを提供し、これによって、フローティング・グラウンド信号がグランド（接地）されるのを防止する。
【００５３】
別の例では、導波路３５３が、アイソレーション・バリア３４７を横断して配置される誘電性材料から形成されて、導電性材料からは形成されない。この誘電体は、マイクロ波周波数において、信号に対して誘電体の境界で全反射を提供するように選択されるので、結合された信号は導波路内に閉じ込められる。言い換えると、誘電性導波路３５３は、内部反射によって、アイソレーション・バリア３４７を横断してマイクロ波周波数アナログ信号３３３を伝播させることができる。この手法は、アイソレーションを提供し、信号を伝播する。更に、この手法は、４分の１波長より長いマイクロ波周波数アナログ信号３３３を結合できる。これによれば、構造体３００の形成に必要な精度を下げることができ、そして、ギャップのある導体ベースの導波路よりも、物理的にもっと長いアイソレーション・ブレーク（break：隙間）が可能になる。例えば、導体がない場合、誘電性導波路３５３は、導波路３５３を任意に長くすることで、任意の高いアイソレーション電圧と、任意の低い結合容量（キャパシタンス）を提供できる。
【００５４】
図４〜７は、後述のように、導波路３５３の部分やマイクロ波構造体２５０の部分として利用できる種々の導波路を描いている。これら例では、黒塗り部分は、導体（例えば、金属）を表し、区切られた白い箱は、誘電体を表す。このような場合、誘電体は、アイソレーション・バリアを表す。例示的なレイアウト４００、５００及び６００では、マイクロ波のエネルギーは、上下の導体の間のオープン・スペースを進み、これら導体は、さもなければ外へ拡散するであろうマイクロ波エネルギーを反射して導波路へ戻すように機能する。例示的なレイアウト７００では、導体は利用されないが、誘電体表面の全反射が、同様にしてマイクロ波をガイドする機能を果たす。場合によっては、図示した相対的な寸法が重要なことがある。例えば、導波路壁間のオープン・スペースとしては、波伝播をサポートするように約λ／２の大きさを有しても良く、このとき、ギャップ／誘電体／アイソレータとしては、ギャップを通したエネルギー漏れを最小化するために、λ／４よりも小さい寸法を有していても良い。これに関連して、λは、ギャップ／誘電体／アイソレータを通して伝播されるマイクロ波信号の波長である。なお、誘電体における特定の周波数に関する波長は、空気中における同じ周波数信号に関する波長よりも短いので、誘電性導波路は、より小さい寸法で描かれることに注意されたい。また、誘電体の表面は、製造中に周囲の汚染物質を拾ってしまうことがあり、そのため、無垢の誘電体よりも、電界に対する耐性が低下する傾向がある。このように、レイアウト４００、５００及び６００の夫々における誘電体の配置は、誘電体の大部分をそのままとするよりも、誘電体表面に沿ったアイソレーション距離をより長くできる。導体間のギャップは、マイクロ波の漏れを最小化するように小さくして良いが、その誘電体は、その表面のアイソレーション距離を増加させるように、ギャップよりも広がっていても良い。
【００５５】
図４は、マイクロ波構造体２５０のようなマイクロ波構造体用のフランジを有する例示的な突合せギャップ式（Butt gap）導波路レイアウト４００の断面である。例えば、レイアウト４００は、導波路３５３を構成するのに利用されても良い。突合せギャップ式導波路レイアウト４００は、アイソレーション・バリア４４７を横断するギャップを有する例示的な導波路である。導波路レイアウト４００は、アイソレーション・バリア４４７においてギャップがある入力導波路材料４６１及び出力導波路材料４６３を含む。レイアウト４００では、入力導波路材料４６１及び出力導波路材料４６３の夫々が、金属壁で囲まれた空洞部分（例えば、空気で満たされる）を含む。導波路材料４６１や４６３を横断する信号は、これら空洞領域を横断し、内部反射のために、上記壁に当たって跳ね返る。
【００５６】
導波路材料４６１及び４６３の端部は、これらの間にギャップがあって、互いに対しておおよそ整合（アライン）してアイソレーション・バリア４４７へと突合せされているので、このギャップは、突合せギャップ（Butt Gap）と呼んでも良い。これは、アイソレーション・バリア１４７、２４７及び３４７とほぼ同様としても良い。入力導波路材料４６１及び出力導波路材料４６３は、アイソレーション・バリア４４７において、ギャップを横断して電磁気的に結合されていても良い。よって、マイクロ波周波数アナログ信号４３３は、入力導波路材料４６１を横断し、そして、入力導波路材料４６１及び出力導波路材料４６３間の電磁気的な結合によってアイソレーション・バリアを横断する。マイクロ波周波数アナログ信号４３３は、マイクロ波周波数アナログ信号２３３や３３３とほぼ同様であっても良い。
【００５７】
ギャップは、図４では、アイソレータ４６５として示される。アイソレータ４６５は、直流の流れを防ぎ、これによって、レイアウト４００の入力サイドにおける信号がグランド（接地）されるのを防止する任意のコンポーネントである。いくつかの例では、アイソレータ４６５が、導電性トレースのない（例えば、導電性壁のない）ＰＣＢの領域を含んでも良い。これは、エアー・ギャップ（air gap：空気間隙）と呼ばれることもある。別の例では、アイソレータ４６５が、アイソレーション・バリア４４７を横断する誘電体材料を含んでいても良い。アイソレータ４６５として誘電体を利用することで、他のコンポーネントが結合する構造的なコンポーネントを提供し、これによって、アイソレーションに加えて、更なる安定性を提供する。このように、アイソレータ４６５に含まれる誘電体によって、精度を落とした製造工程が可能になることがある。ＫＡＰＴＯＮ（登録商標）のような破壊電圧の高い誘電体を利用しても良い。この手法によれば、５ミリ・メータのオーダーのギャップで、数キロ・ボルト（ｋＶ）のガルバニック・アイソレーション（galvanic isolation）を提供できる。上述のように、アイソレータ４６５は、マイクロ波周波数アナログ信号４３３の約４分の１波長よりも小さくても良い。
【００５８】
図５は、マイクロ波構造体２５０のようなマイクロ波構造体用の例示的なオーバーラップ・ギャップ式導波路レイアウト５００の断面である。例えば、レイアウト５００は、レイアウト４００と同様に、導波路３５３を構成するのに利用できる。レイアウト５００には、入力導波路材料５６１、出力導波路材料５６３、アイソレーション・バリア５４７及びアイソレータ５６５があり、これらは、入力導波路材料４６１、出力導波路材料４６３、アイソレーション・バリア４４７及びアイソレータ４６５と夫々ほぼ同様としても良い。マイクロ波周波数アナログ信号４３３とほぼ同様であっても良いマイクロ波周波数アナログ信号５３３は、レイアウト５００を通って進む。しかし、導波路レイアウト５００には、アイソレーション・バリア５４７においてオーバーラップするギャップを有する導波路材料５６１及び５６３がある。入力導波路材料５６１及び出力導波路材料５６３は、アイソレーション・バリア５４７まで延びていても良い。いくつかの例では、入力導波路材料５６１及び出力導波路材料５６３が、アイソレーション・バリア５４７さえ超えて延びていても良い。しかし、アイソレータ５６５は、こうしたオーバーラップが生じた場合でも、アイソレーション・バリア５４７を維持する。図示したオーバーラップ・ギャップ式導波路レイアウト５００は、電磁気的結合を行うときに、ある有益な特性を持ち得る。例えば、オーバーラップ・ギャップ構成における電磁気結合では、導電性材料の物理的構造のために、信号漏れを非常に小さくできる。レイアウト４００のように、入力導波路材料５６１及び出力導波路材料５６３の夫々には、金属壁で囲まれた空洞部分（例えば、空気で満たされる）がある。導波路材料５６１や５６３を横断する信号は、この場合では、アイソレータ５６５を横断することなく、空洞領域を横断し、内部反射のために、上記壁に当たって跳ね返る。
【００５９】
図６は、マイクロ波構造体２５０のようなマイクロ波構造体用のフランジのない例示的な突合せギャップ式（Butt Gap）導波路レイアウト６００の断面である。例えば、レイアウト６００は、レイアウト４００及び５００と同様に、導波路３５３を構成するのに利用できる。レイアウト６００には、入力導波路材料６６１、出力導波路材料６６３、アイソレーション・バリア６４７及びアイソレータ６６５があり、これらは、入力導波路材料４６１、出力導波路材料４６３、アイソレーション・バリア４４７及びアイソレータ４６５と夫々ほぼ同様としても良い。マイクロ波周波数アナログ信号４３３とほぼ同様であっても良いマイクロ波周波数アナログ信号６３３は、レイアウト６００を通って進む。レイアウト４００と異なり、レイアウト６００は、入力導波路材料６６１及び出力導波路材料６６３の間に、アイソレータ６６５を利用する。レイアウト４００では、入力導波路材料６６１及び出力導波路材料６６３の夫々に、金属壁で囲まれた空洞部分（例えば、空気で満たされる）がある。この場合では、空洞部分は、アイソレーション・バリア６４７を横断して広がる。よって、マイクロ波周波数アナログ信号６３３は、アイソレータ６６５を横断することなく、空洞部分を横断する。
【００６０】
図７は、マイクロ波構造体２５０のようなマイクロ波構造体のための例示的な誘電性導波路レイアウト７００の断面である。例えば、レイアウト７００は、レイアウト４００、５００及び６００と同様に、導波路３５３を構成するのに利用できる。レイアウト７００には、アイソレーション・バリア７４７を横断するアイソレータ７６５がある。この場合では、入力導波路材料７６１及び出力導波路材料７６３が、アイソレータ７６５を含む。マイクロ波周波数アナログ信号７３３は、アイソレータ７６５を横断できる。アイソレータ７６５は、非導電性材料を含み、また、マイクロ波周波数アナログ信号７３３がアイソレータ７６５を横断して広がるのを可能にする一方で、サブ・マイクロ波周波数の信号が横断するのは防ぐ長さを有する。
【００６１】
図８Ａ〜８Ｃは、アナログ・アイソレータ２００のようなアナログ・アイソレータのための結合ライン・ベースのマイクロ波構造体８００のブロック図である。例えば、結合ライン・ベースのマイクロ波構造体８００は、マイクロ波構造体２５０を実現できる。図８Ａ、８Ｂ及び８Ｃは、結合ライン・ベース・マイクロ波構造体８００の上面図、底面図、断面図を夫々示す。構造体８００は、ＰＣＢのような基板８５７上に形成される。説明の都合上、基板８５７には、図８Ａに示すような入力サイド８７１と、図８Ｂに示すような出力サイド８７２がある。また、基板８５７には、近位端８７３及び遠位端８７４もある。この結合ライン・ベースのマイクロ波構造体８００は、アイソレーション・バリアの入力サイド上に入力導体を有する例示的なマイクロ波構造体を示し、この入力導体は、差動入力トレースとして実現される。また、構造体８００には、アイソレーション・バリアの出力サイド上に出力導体もあり、差動出力トレースとして実現される。そして、入力導体及び出力導体は、アイソレーション・バリアを横断して電磁気的に結合される。最初に、図８Ａに示されるような入力サイド８７１に言及する。
【００６２】
構造体８００は、差動システムとして実現される。差動システムでは、伝播される信号の値は、１対の信号の値の間の差分として表される。そのため、構造体８００には、基板８５７の入力サイド８７１の近位端８７３から延びる１対の差動入力トレースがある。１対の差動入力トレースには、ポジティブ入力トレース８５４及びネガティブ入力トレース８５５がある。それぞれ、ポジティブ入力トレース８５４はポジティブ入力端子８５２に結合され、ネガティブ入力トレース８５５はネガティブ入力端子８５１に結合される。例えば、ポジティブ入力端子８５２は、アップコンバータのポジティブ出力端子からポジティブ・フローティング・アナログ信号を受けても良い。同様に、ネガティブ入力端子８５１は、アップコンバータのネガティブ出力端子からネガティブ・フローティング・アナログ信号を受けても良い。
【００６３】
ポジティブ入力トレース８５４及びネガティブ入力トレース８５５は、導電性材料を有し、そして、近位端８７３からアイソレーション・バリア８４７（アイソレーション・バリア２４７とほぼ同様であっても良い）へと延びる。このように、それぞれ、ポジティブ入力トレース８５４は、ポジティブ・フローティング・アナログ信号を伝送し、ネガティブ入力トレース８５５は、ネガティブ・フローティング・アナログ信号を伝送する。図８Ｃを参照すると、アイソレーション・バリア８４７は、非導電性材料（例えば、ＰＣＢ材料）を含んでいる。アイソレーション・バリア８４７は、基板８５７中に含まれ、入力サイド８７１と出力サイド８７２との間に広がっている。ポジティブ入力トレース８５４及びネガティブ入力トレース８５５は、基板８５７の入力サイド８７１に付けられ、アイソレーション・バリア８４７にかかる（横切る）。図８Ａに戻ると、ポジティブ入力トレース８５４及びネガティブ入力トレース８５５は、相補的で反対の信号を伝達する。こうすると、ポジティブ入力トレース８５４及びネガティブ入力トレース８５５間に誘導される電圧は、これらトレース間の領域において相殺される。これによれば、ゼロ・ボルトの領域が生じ、これは、差動信号に関する仮想コモン・グラウンドとして機能する。この仮想コモン・グランド８６１は、電気的な観点からはグランドとして機能するものの、導電性はなく、よって、アイソレーション・バリア８４７と比較すると、直流電圧に関しては、グランド（接地）接続として機能しない。
【００６４】
ここで図８Ｂを参照すると、出力サイド８７２は、入力サイド８７１をほぼ鏡に映したようなものになっている。構造体８００には、基板８５７の出力サイド８７２の遠位端８７４から延びる１対の差動出力トレースがある。差動出力トレースには、ポジティブ・フローティング・アナログ信号に対応するポジティブ・グラウンド基準試験信号を伝導するポジティブ出力トレース８５８がある。また、差動出力トレースには、ネガティブ・フローティング・アナログ信号に対応するネガティブ・グラウンド基準試験信号を伝導するネガティブ出力トレース８５６もある。それぞれ、ポジティブ出力トレース８５８はポジティブ出力端子８６３に結合され、ネガティブ出力トレース８５６はネガティブ出力端子８６２に結合される。例えば、ポジティブ出力端子８６３は、ポジティブ・フローティング・アナログ信号をダウンコンバータのポジティブ入力端子へ出力しても良い。同様に、ネガティブ出力端子８６２は、ネガティブ・フローティング・アナログ信号をダウンコンバータのネガティブ入力端子へ出力しても良い。上述のように、アイソレーション・バリア８４７は、差動入力トレース及び差動出力トレースの間に配置される。差動入力トレース及び差動出力トレースは、マイクロ波周波数において、アイソレーション・バリアを横断して電磁気的に結合する。例えば、ポジティブ入力トレース８５４は、アイソレーション・バリア８４７を横断してポジティブ・フローティング・アナログ信号を伝導し、ポジティブ出力トレース８５８が、ポジティブ・グラウンド基準試験信号として受ける。同様に、ネガティブ入力トレース８５５は、アイソレーション・バリア８４７を横断してネガティブ・フローティング・アナログ信号を伝導し、ネガティブ出力トレース８５６が、ネガティブ・グラウンド基準試験信号として受ける。しかし、アイソレーション・バリア８４７は、非導電性である。このように、アイソレーション・バリア８４７は、直流を伝導させず、差動出力トレースからの差動入力トレースのアイソレーションを提供する。従って、アイソレーション・バリア８４７は、入力サイドのフローティング・アナログ信号がグランド（接地）されるのを防止する一方で、（例えば、図２に関して説明したようなアップコンバージョン後の）マイクロ波周波数信号は横断できる。更に、ポジティブ出力トレース８５８及びネガティブ出力トレース８５６は、入力トレースと同じ手法で、仮想グラウンド８６１を形成するように配置される。このように、差動入力トレース及び差動出力トレースは、差動マイクロ波アナログ信号に関する仮想コモン・グランド８６１の面と、フローティング入力信号に由来するコモン・モード信号に関する仮想開路（virtual open）を形成するように配置される。言い換えると、入力導体が仮想グランドを共有する１対の差動導体を有し、そして、出力導体が同じ仮想グランドを共有する１対の差動導体を有している。このように、ポジティブ入力トレース８５４及びポジティブ出力トレース８５８は、共通の仮想グランドを横断する結合された伝送ライン・バンドパス・フィルタを形成し、アイソレーション・バリアを横断してマイクロ波アナログ信号を結合するように調整できる。同様に、ネガティブ入力トレース８５５及びネガティブ出力トレース８５６は、共通の仮想グランドを横断する結合された伝送ライン・バンドパス・フィルタを形成し、アイソレーション・バリアを横断してマイクロ波アナログ信号を結合するように同様に調整できる。
【００６５】
図８Ｃを参照すると、基板８５７には、近位端においてフローティング・グラウンド８６５として機能する導電性レイヤがある。また、基板８５７は、遠位端においてアース・グラウンド８６４として機能する導電性レイヤもある。フローティング・グラウンド８６５及びアース・グラウンド８６４は、アイソレーション・バリア８４７で分離され、入力サイド８７１及び出力サイド８７２間のアイソレーションを維持する。グラウンド８６５及び８６４は、導電性回路を完全なものとするために、種々のコンポーネントによって利用される。例えば、アップコンバータ２４３から見れば、完全な回路には、フローティング・グラウンドへのパスが必要となることがあり、ダウンコンバータ２４９から見れば、完全な回路には、アース・グラウンドへのパスが必要となることがある。フローティング・グラウンド８６５及びアース・グラウンド８６４は、こうしたグラウンド・パスを提供できる。入力スタブ・トレース８５３は、図８Ａに示すよう、差動入力トレースからフローティング・グラウンド８６５への接続を提供できる。また、出力スタブ・トレース８５９は、図８Ｂに示すように、差動出力トレースからアース・グラウンド８６４への接続を提供できる。スタブ・トレース８５３及び８５９は、導電性材料から形成されても良い。更に、スタブ・トレース８５３及び８５９は、対応するスタブ・トレースが基板のレイヤを通って対応するグラウンド８６５及び８６４に夫々接続する点と、アイソレーション・バリア８４７との間の長さが４分の１波長の大きさであっても良い。差動入力トレース及び差動出力トレースは、キャリア周波数におけるインピーダンス・マッチングと、キャリア周波数の外でのローカルなグランド短絡とを提供するために、４分の１波長のスタブ・トレース８５３及び８５９を有している。例えば、４分の１波のスタブは、キャリア周波数では高いインピーダンスを提供できるが、このキャリアから外れるほどインピーダンスは低下し、ＤＣ又はキャリア周波数の２倍では、短絡することがある。しかし、結合ライン・バンドパス・フィルタは、キャリアから外れるほどインピーダンスが増加し、ＤＣ又はキャリア周波数の２倍では、開路となり得る。これら２つのインピーダンスの変化が部分的に互いをキャンセルすることで、より広い帯域幅に渡り、より良いインピーダンス・マッチングが可能となる。
【００６６】
具体的な例としては、１サイドにつき５０オームのインピーダンスで、両サイドにつき約１００オームの差動インピーダンスを有し、結合ライン対の夫々が、そのオッド・モード（odd-mode）インピーダンスよりも大きい、１００オームのイーブン・モード（even-mode）インピーダンスを有することができ、両方が仮想コモン・グランド８６１を横断して広がる仮想グランド面に関して利用される。スタブ・トレース８５３及び８５９は、アイソレーション・バリア８４７を横断するマイクロ波周波数信号のためのフィルタとして機能できる。例えば、スタブ・トレース８５３及び８５９は、約４分の１波長の大きさに形成された場合、アイソレーション・バリアを横断できるマイクロ波周波数帯域の大きさを増加させることができる。よって、スタブ・トレース８５３及び８５９は、高帯域フィルタとして機能でき、アイソレータの実効マイクロ波周波数レンジを増加させることができる。言い換えると、マイクロ波構造体８００には、アップコンバータのためのＤＣパスとして動作すると共に、マイクロ波周波数アナログ信号のためのインピーダンス・マッチング・フィルタとして動作するスタブ８５３がある。また、マイクロ波構造体８００には、ダウンコンバータのためのＤＣパスとして動作すると共に、マイクロ波周波数アナログ信号のためのインピーダンス・マッチング・フィルタとして動作するスタブ８５９がある。なお、いくつかの例では、上述の差動入力トレース及び差動出力トレースを２重にし、グランドに短絡される結合ラインの端部を接続しないものを選択することで、スタブ・トレース８５３及び８５９を省略しても良いことに注意されたい。こうした構成は、同様に機能するかもしれないが、幾何学的な制約から実現するのが難しいことはある。
【００６７】
図９は、電磁気結合によってアナログ・アイソレータを通じて信号を伝送する例示的な方法９００のフローチャートである。例えば、方法９００は、試験ネットワーク１００中で動作するアナログ・アイソレータ２００において実現されても良い。方法９００は、導波路レイアウト４００、５００、６００、７００のいずれかを利用するマイクロ波構造体３００において動作しても良い。また、方法９００は、結合ライン・ベース・マイクロ波構造体８００において動作しても良い。ブロック９０１において、入力部２４１のような入力部においてフローティング・アナログ信号を受ける。フローティング・アナログ信号は、次いで、ブロック９０３において、プリアンプによって、プリ増幅（メインアンプへ送る前の増幅）される。フローティング・アナログ信号は、アップコンバータやダウンコンバータのような後続の回路のダイナミック・レンジに最適な信号振幅となるように増幅される。ブロック９０５では、フローティング・アナログ信号は、マイクロ波周波数アナログ信号へ変調される。例えば、アップコンバータ２４３は、フローティング・アナログ信号を、入力発振器からの発振信号と混合（ミックス）することによって、フローティング・アナログ信号の周波数を増加させることができる。ブロック９０７では、マイクロ波周波数アナログ信号は、マイクロ波構造体３００や８００のようなマイクロ波構造体によって、アイソレーション・バリアを横断して伝導される。ブロック９０９では、マイクロ波周波数アナログ信号を復調することで、フローティング・アナログ信号に対応するグラウンド基準試験信号を得ることができる。例えば、ダウンコンバータ２４９は、マイクロ波周波数アナログ信号を、出力発振器２４８からの発振信号と混合（ミックス）することによって、マイクロ波周波数アナログ信号の周波数を低下させることができる。これによって、デバイス間がグランド（接地）されるのをアイソレーション・バリアが防止するのを維持しながら、フローティング・アナログ信号とほぼ同様で、対応するグラウンド基準試験信号を生じる。
【００６８】
図１０は、アナログ・アイソレータ２００のようなアナログ・アイソレータを通じて結合される例示的な信号の、周波数の関数としてのグラフ１０００である。グラフ１０００は、アイソレーション・バリアにおける、ギガ・ヘルツ（ＧＨｚ）単位の信号周波数に対するデシベル（ｄｂ）単位の電圧利得を描いている。図示のように、１ＧＨｚより下では、極わずかな伝送しかない。周波数がマイクロ波レンジ（例えば、約１ＧＨｚより上）へと増加するにつれて、利得が０ｄＢに近づく、即ち、フル（完全な）伝送に近づく。図示する例では、パワー（電力）の大部分は、約２ＧＨｚと約６ＧＨｚの間で、バリアを横断して伝送される。これは、４ＧＨｚを中間点とする両側２ＧＨｚの変調をサポートする。しかし、調整（例えば、回路構成の物理的な寸法の調整）によって、アイソレーション・フィルタを通過できる周波数は変更できることに注意されたい。本願で説明した種々のアナログ・アイソレータは、マイクロ波周波数レンジの実質的に任意の箇所において動作できる。
【００６９】
本開示の実施例は、特別に作成されたハードウェア、ファームウェア、デジタル・シグナル・プロセッサ又はプログラムされた命令に従って動作するプロセッサを含む特別にプログラムされた汎用コンピュータ上で動作できる。本願における「コントローラ」又は「プロセッサ」という用語は、マイクロプロセッサ、マイクロコンピュータ、ＡＳＩＣ及び専用ハードウェア・コントローラ等を意図する。本発明の態様は、１つ又は複数のコンピュータ（モニタリング・モジュールを含む）その他のデバイスによって実行される、１つ又は複数のプログラム・モジュールなどのコンピュータ利用可能なデータ及びコンピュータ実行可能な命令で実現できる。一般に、プログラム・モジュールとしては、ルーチン、プログラム、オブジェクト、コンポーネント、データ構造体などを含み、これらは、コンピュータその他のデバイス内のプロセッサによって実行されると、特定のタスクを実行するか、又は、特定の抽象データ形式を実現する。コンピュータ実行可能命令は、ハードディスク、光ディスク、リムーバブル記憶媒体、ソリッド・ステート・メモリ、ＲＡＭなどのコンピュータ可読記憶媒体に記憶しても良い。当業者には理解されるように、プログラム・モジュールの機能は、様々な実施例において必要に応じて組み合わせられるか又は分散されても良い。更に、こうした機能は、集積回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのようなファームウェア又はハードウェア同等物において全体又は一部を具体化できる。特定のデータ構造体を使用して、本発明の１つ以上の態様をより効果的に実施することができ、そのようなデータ構造体は、本願に記載されたコンピュータ実行可能命令及びコンピュータ使用可能データの範囲内と考えられる。
【００７０】
本願発明の態様は、様々な変更及び代替形態で動作する。特定の態様は、図面に例として示されており、詳細に説明した。しかしながら、本願に開示された実施例は、説明を明確にする目的で提示されており、明示的に限定されない限り、開示される一般的概念の範囲を本願に記載の具体例に限定することを意図していない。このように、本開示は、添付の図面及び特許請求の範囲に照らして、記載された態様のすべての変更、均等物及び代替物をカバーすることを意図している。
【００７１】
明細書における実施形態、態様、実施例などへの言及は、記載された項目が特定の特徴、構造体又は特性を含み得ることを示す。しかしながら、開示される各態様は、そうした特定の特徴、構造体又は特性を含んでいても良いし、必ずしも含んでいなくても良い。更に、このような言い回しは、特に明記しない限り、必ずしも同じ態様を指しているとは限らない。更に、特定の態様に関連して特定の特徴、構造体又は特性が記載されている場合、そのような特徴、構造体又は特性は、そのような特徴が他の開示された態様と明示的に関連して記載されているか否かに関わらず、そうした他の開示された態様と関連して使用しても良い。
【００７２】
開示された態様は、場合によっては、ハードウェア、ファームウェア、ソフトウェア又はそれらの任意の組み合わせで実現されても良い。開示された態様は、１つ以上のプロセッサによって読み取られ、実行され得る１つ又は複数のコンピュータ可読媒体によって運搬されるか又は記憶される命令として実現されても良い。そのような命令は、コンピュータ・プログラム・プロダクトと呼ぶことができる。本願で説明するコンピュータ可読媒体は、コンピューティング装置によってアクセス可能な任意の媒体を意味する。限定するものではないが、一例としては、コンピュータ可読媒体は、コンピュータ記憶媒体及び通信媒体を含むことができる。
【００７３】
コンピュータ記憶媒体は、コンピュータ読み取り可能な情報を記憶するために使用することができる任意の媒体を意味する。限定するものではないが、例としては、コンピュータ記憶媒体としては、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、電気消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリやその他のメモリ技術、コンパクト・ディスク読み出し専用メモリ（ＣＤ-ＲＯＭ）、ＤＶＤ（Digital Video Disc）やその他の光ディスク記憶装置、磁気カセット、磁気テープ、磁気ディスク記憶装置やその他の磁気記憶装置、及び任意の技術で実装された任意の他の揮発性又は不揮発性の取り外し可能又は取り外し不能の媒体を含んでいても良い。コンピュータ記憶媒体としては、信号そのもの及び信号伝送の一時的な形態は排除される。
【００７４】
通信媒体は、コンピュータ可読情報の通信に利用できる任意の媒体を意味する。限定するものではないが、例としては、通信媒体には、電気、光、無線周波数（ＲＦ）、赤外線、音又はその他の形式の信号の通信に適した同軸ケーブル、光ファイバ・ケーブル、空気又は任意の他の媒体を含むことができる。
【００７５】
開示された主題の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法のすべてのバージョンにおいて、これらの効果又は特徴のすべてが要求されるわけではない。
【００７６】
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例の状況において開示される場合、その特徴は、可能である限り、他の態様及び実施例の状況においても利用できる。
【００７７】
また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
【００７８】
説明の都合上、本発明の具体的な実施例を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の特許請求の範囲を除いて限定されるべきではない。
【符号の説明】
【００７９】
１００  試験ネットワーク
１１０  ＤＵＴ（試験測定デバイス）
１１３  信号プローブ
１１５  リンク
１１７  試験システム
１２１  フローティング・グラウンド
１２５  アイソレーション・バリア
１３１  試験信号
２００  アナログ・アイソレータ
２３２  フローティング・アナログ信号
２３３  マイクロ波周波数アナログ信号
２３４  グラウンド基準試験信号
２４１  入力部
２４２  プリアンプ
２４３  アップコンバータ
２４４  入力発振器
２４７  アイソレーション・バリア
２４８  出力発振器
２４９  ダウンコンバータ
２５０  マイクロ波構造体
２７１  入力サイド
２７２  出力サイド
３００  導波路ベースのマイクロ波構造体
３３３  マイクロ波周波数アナログ信号
３４７  アイソレーション・バリア
３５１  入力導波路ランチ
３５５  出力導波路ランチ
３５７  基板
３７１  入力サイド
３７２  出力サイド
４００  導波路レイアウト
４３３  マイクロ波周波数アナログ信号
４４７  アイソレーション・バリア
４６１  入力導波路材料
４６３  出力導波路材料
４６５  アイソレータ
５００  導波路レイアウト
５３３  マイクロ波周波数アナログ信号
５４７  アイソレーション・バリア
５６１  入力導波路材料
５６３  出力導波路材料
５６５  アイソレータ
６００  導波路レイアウト
６３３  マイクロ波周波数アナログ信号
６４７  アイソレーション・バリア
６６１  入力導波路材料
６６３  出力導波路材料
６６５  アイソレータ
７００  導波路レイアウト
７３３  マイクロ波周波数アナログ信号
７４７  アイソレーション・バリア
７６１  入力導波路材料
７６３  出力導波路材料
７６５  アイソレータ
８００  結合ライン・ベース・マイクロ波構造体
８４７  アイソレーション・バリア
８５１  ネガティブ入力端子
８５２  ポジティブ入力端子
８５３  入力スタブ・トレース
８５４  ポジティブ入力トレース
８５５  ネガティブ入力トレース
８５６  ネガティブ出力トレース
８５７  基板
８５８  ポジティブ出力トレース
８５９  出力スタブ・トレース
８６１  仮想コモン・グランド
８６２  ネガティブ出力端子
８６３  ポジティブ出力端子
８６５  フローティング・グラウンド
８７１  入力サイド
８７２  出力サイド
８７３  近位端
８７４  遠位端
【図１】
2019039904.tif 000003
【図２】
2019039904.tif 000004
【図３】
2019039904.tif 000005
【図４】
2019039904.tif 000006
【図５】
2019039904.tif 000007
【図６】
2019039904.tif 000008
【図７】
2019039904.tif 000009
【図８Ａ】
2019039904.tif 000010
【図８Ｂ】
2019039904.tif 000011
【図８Ｃ】
2019039904.tif 000012
【図９】
2019039904.tif 000013
【図１０】
2019039904.tif 000014
【外国語明細書】
2019039904000001.pdf