(57)【要約】【課題】回路規模の増大を抑制しつつ、ＯＦＦ固着の発生を抑制すること。【解決手段】一実施の形態に係る半導体記憶装置では、高抵抗状態から低抵抗状態に変化するように抵抗変化素子に対して第１のパルス電圧を印加すると共に、低抵抗状態から高抵抗状態に変化するように抵抗変化素子に対して第１のパルス電圧と反対の極性を有する第２のパルス電圧を印加する。高抵抗状態から低抵抗状態に変化させる際、第２のパルス電圧と同じ極性を有し、かつ、第２のパルス電圧よりも絶対値が小さい第３のパルス電圧を、第１のパルス電圧に続けて抵抗変化素子に対して印加する。【選択図】図１０
2019040658.tif 000002
【特許請求の範囲】
【請求項１】
高抵抗状態と低抵抗状態とに抵抗状態が変化する抵抗変化素子を含むメモリセルと、
前記高抵抗状態から前記低抵抗状態に変化するように前記抵抗変化素子に対して第１のパルス電圧を印加すると共に、前記低抵抗状態から前記高抵抗状態に変化するように前記抵抗変化素子に対して前記第１のパルス電圧と反対の極性を有する第２のパルス電圧を印加する書込回路と、
前記抵抗変化素子の前記抵抗状態を読み出す読出回路と、
前記書込回路及び前記読出回路の動作を制御するコントローラと、を備え、
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第２のパルス電圧と同じ極性を有し、かつ、前記第２のパルス電圧よりも絶対値が小さい第３のパルス電圧を、前記第１のパルス電圧に続けて前記抵抗変化素子に対して印加するように前記書込回路を制御する、
半導体記憶装置。
【請求項２】
前記第３のパルス電圧の絶対値が、前記第２のパルス電圧の絶対値の半分以下である、
請求項１に記載の半導体記憶装置。
【請求項３】
前記第１のパルス電圧の絶対値が、前記第２のパルス電圧の絶対値よりも大きい、
請求項１に記載の半導体記憶装置。
【請求項４】
前記第１のパルス電圧の印加によって発生する第１の電流と前記第１のパルス電圧との積である第１の電力の絶対値が、前記第２のパルス電圧の印加によって発生する第２の電流と前記第２のパルス電圧との積である第２の電力の絶対値よりも大きい、
請求項３に記載の半導体記憶装置。
【請求項５】
前記コントローラは、前記低抵抗状態から前記高抵抗状態に変化させる際、
前記第２のパルス電圧を印加した後の抵抗が、第１の基準よりも高い場合、前記第１のパルス電圧を印加した後、前記第２のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
請求項１に記載の半導体記憶装置。
【請求項６】
前記コントローラは、前記低抵抗状態から前記高抵抗状態に変化させる際、
前記第２のパルス電圧を印加した後の抵抗が、前記第１の基準よりも低い第２の基準よりも低い場合、前記第２のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
請求項５に記載の半導体記憶装置。
【請求項７】
前記コントローラは、
前記第２のパルス電圧を印加した後の抵抗が、前記第２の基準よりも低い場合、前記第２のパルス電圧を再度印加する前に、前記第１のパルス電圧を前記抵抗変化素子に対して印加するように前記書込回路を制御する、
請求項６に記載の半導体記憶装置。
【請求項８】
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第３のパルス電圧を印加した後の抵抗が、前記低抵抗状態を示す第３の基準よりも高い場合、前記第１のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
請求項１に記載の半導体記憶装置。
【請求項９】
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第３のパルス電圧を印加した後の抵抗が、前記高抵抗状態を示す第４の基準よりも高い場合、前記第１のパルス電圧と同じ極性を有し、かつ、前記第１のパルス電圧よりも絶対値が大きい絶縁破壊電圧を前記抵抗変化素子に対して印加するように前記書込回路を制御する、
請求項１に記載の半導体記憶装置。
【請求項１０】
高抵抗状態と低抵抗状態とに抵抗状態が変化する抵抗変化素子を含むメモリセルと、
前記高抵抗状態から前記低抵抗状態に変化するように前記抵抗変化素子に対して第１のパルス電圧を印加すると共に、前記低抵抗状態から前記高抵抗状態に変化するように前記抵抗変化素子に対して前記第１のパルス電圧と反対の極性を有する第２のパルス電圧を印加する書込回路と、
前記抵抗変化素子の前記抵抗状態を読み出す読出回路と、
前記書込回路及び前記読出回路の動作を制御するコントローラと、を備え、
前記コントローラは、前記低抵抗状態から前記高抵抗状態に変化させる際、
前記第２のパルス電圧を印加した後の抵抗が、第１の基準よりも高い場合、前記第１のパルス電圧を印加した後、前記第２のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
半導体記憶装置。
【請求項１１】
前記コントローラは、前記低抵抗状態から前記高抵抗状態に変化させる際、
前記第２のパルス電圧を印加した後の抵抗が、前記第１の基準よりも低い第２の基準よりも低い場合、前記第２のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
請求項１０に記載の半導体記憶装置。
【請求項１２】
前記コントローラは、
前記第２のパルス電圧を印加した後の抵抗が、前記第２の基準よりも低い場合、前記第２のパルス電圧を再度印加する前に、前記第１のパルス電圧を前記抵抗変化素子に対して印加するように前記書込回路を制御する、
請求項１１に記載の半導体記憶装置。
【請求項１３】
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第１のパルス電圧を印加した後の抵抗が、前記低抵抗状態を示す第３の基準よりも高い場合、前記第１のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
請求項１０に記載の半導体記憶装置。
【請求項１４】
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第１のパルス電圧を印加した後の抵抗が、前記高抵抗状態を示す第４の基準よりも高い場合、前記第１のパルス電圧と同じ極性を有し、かつ、前記第１のパルス電圧よりも絶対値が大きい絶縁破壊電圧を前記抵抗変化素子に対して印加するように前記書込回路を制御する、
請求項１３に記載の半導体記憶装置。
【請求項１５】
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第２のパルス電圧と同じ極性を有し、かつ、前記第２のパルス電圧よりも絶対値が小さい第３のパルス電圧を、前記第１のパルス電圧に続けて前記抵抗変化素子に対して印加し、
前記第３のパルス電圧を印加した後の抵抗が、前記低抵抗状態を示す第３の基準よりも高い場合、前記第１のパルス電圧を前記抵抗変化素子に対して再度印加するように前記書込回路を制御する、
請求項１０に記載の半導体記憶装置。
【請求項１６】
前記コントローラは、前記高抵抗状態から前記低抵抗状態に変化させる際、
前記第３のパルス電圧を印加した後の抵抗が、前記高抵抗状態を示す第４の基準よりも高い場合、前記第１のパルス電圧と同じ極性を有し、かつ、前記第１のパルス電圧よりも絶対値が大きい絶縁破壊電圧を前記抵抗変化素子に対して印加するように前記書込回路を制御する、
請求項１５に記載の半導体記憶装置。
【請求項１７】
前記第３のパルス電圧の絶対値が、前記第２のパルス電圧の絶対値の半分以下である、
請求項１５に記載の半導体記憶装置。
【請求項１８】
前記第１のパルス電圧の絶対値が、前記第２のパルス電圧の絶対値よりも大きい、
請求項１０に記載の半導体記憶装置。
【請求項１９】
前記第１のパルス電圧の印加によって発生する第１の電流と前記第１のパルス電圧との積である第１の電力の絶対値が、前記第２のパルス電圧の印加によって発生する第２の電流と前記第２のパルス電圧との積である第２の電力の絶対値よりも大きい、
請求項１８に記載の半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体記憶装置に関する。
【背景技術】
【０００２】
フラッシュメモリに比べ、低電力書き込み、高速読み出しが可能な抵抗変化型メモリ（ＲｅＲＡＭ：Resistive Random Access Memory）は、次世代の不揮発性メモリとして注目されている。ＲｅＲＡＭでは、各メモリセルに極性の異なる電圧を印加して、低抵抗状態（ＯＮ状態）と高抵抗状態（ＯＦＦ状態）とを切り換えることによって、情報を記憶する。
【０００３】
特許文献１〜３及び非特許文献１に開示されているように、抵抗変化型メモリでは、書き換えの繰り返しに伴う疲労現象によって、低抵抗状態（ＯＮ状態）に書き換えようとしても高抵抗状態（ＯＦＦ状態）が維持されてしまう不良が知られている。本明細書では、このような不良をＯＦＦ固着と呼ぶ。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１３／０２１６４８
【特許文献２】特許第５４００２５３号公報
【特許文献３】特許第４７２２２３０号公報
【非特許文献】
【０００５】
【非特許文献１】Y. L. Song et al., “Reliability Significant Improvement of Resistive Switching Memory by Dynamic Self-adaptive Write Method”, Symposium on VLSI Technology Digest of Technical Papers, pp.T102-103
【発明の概要】
【発明が解決しようとする課題】
【０００６】
抵抗変化型メモリでは、書換到達回数を向上させると共に信頼性を向上させるため、上述のＯＦＦ固着の発生を抑制する手法が求められている。
しかしながら、特許文献１、２に開示された手法は、発生したＯＦＦ固着から回復するための手法であって、ＯＦＦ固着の発生を抑制する手法ではない。
また、特許文献３や非特許文献１に開示された手法では、ＯＦＦ固着の発生を抑制するために回路規模が増大してしまうなどの問題があった。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態に係る半導体記憶装置では、高抵抗状態から低抵抗状態に変化（ＯＮ書き込み）するように抵抗変化素子に対して第１のパルス電圧を印加すると共に、低抵抗状態から高抵抗状態に変化（ＯＦＦ書き込み）するように抵抗変化素子に対して第１のパルス電圧と反対の極性を有する第２のパルス電圧を印加する。高抵抗状態から低抵抗状態に変化させる際、第２のパルス電圧と同じ極性を有し、かつ、第２のパルス電圧よりも絶対値が小さい第３のパルス電圧を、第１のパルス電圧に続けて抵抗変化素子に対して印加する。
【０００９】
一実施の形態に係る半導体記憶装置では、高抵抗状態から低抵抗状態に変化するように抵抗変化素子に対して第１のパルス電圧を印加すると共に、低抵抗状態から高抵抗状態に変化するように抵抗変化素子に対して第１のパルス電圧と反対の極性を有する第２のパルス電圧を印加する。低抵抗状態から高抵抗状態に変化させる際、第２のパルス電圧を印加した後の抵抗が、第１の基準よりも高い場合、第１のパルス電圧を印加した後、第２のパルス電圧を抵抗変化素子に対して再度印加する。
【発明の効果】
【００１０】
前記一実施の形態によれば、回路規模の増大を抑制しつつ、ＯＦＦ固着の発生を抑制することができる。
【図面の簡単な説明】
【００１１】
【図１】第１の実施の形態に係る半導体記憶装置を適用した半導体システムの構成を示すブロック図である。
【図２】第１の実施の形態に係る半導体記憶装置の構成を示すブロック図である。
【図３】抵抗変化素子ＶＲの構造を示す模式的断面図である。
【図４】抵抗変化素子ＶＲの基本動作を説明するための模式的断面図である。
【図５】ＯＮ→ＯＦＦモードのＯＦＦ固着における抵抗変化を示すグラフである。
【図６】ＯＦＦ→ＯＮモードのＯＦＦ固着における抵抗変化を示すグラフである。
【図７】ＯＮ→ＯＦＦモード及びＯＦＦ→ＯＮモードのＯＦＦ固着発生率の温度依存性を示すグラフである。
【図８】ＯＦＦ固着が発生するまでのＯＦＦ書き込み後の抵抗値の対数正規分位点プロットを示すグラフである。
【図９】抵抗変化素子ＶＲにおけるＯＦＦ→ＯＮモード及びＯＮ→ＯＦＦモードのＯＦＦ固着の発生メカニズムを模式的に示す図である。
【図１０】抵抗変化素子ＶＲへの書込処理及びＯＦＦ固着の発生が抑制されるメカニズムを模式的に示す図である。
【図１１】比較例と実施例１のＯＦＦ固着発生率（不良ビット率）を比較して示した棒グラフである。
【図１２】比較例及び実施例１において、ＯＦＦ固着が発生するまでのＯＦＦ書き込み後の抵抗値の対数正規分位点プロットを示すグラフである。
【図１３】小ＯＦＦパルス電圧Ｖｏｆｆｓ印加後の抵抗値の対数正規分位点プロットを示すグラフである。
【図１４】ＯＦＦ固着発生率（不良ビット率）のＯＦＦ書込パルス電圧Ｖｏｆｆ依存性を示すグラフである。
【図１５】図１４に示した各ＯＦＦ書込パルス電圧ＶｏｆｆのＯＦＦ書き込み後の抵抗値の対数正規分位点プロットを比較したグラフである。
【図１６】ＯＦＦ固着発生率（不良ビット率）のＯＮ書込パルス電圧Ｖｏｎ依存性を示すグラフである。
【図１７】ＯＦＦ固着発生率（不良ビット率）のＯＮ書込電力Ｐｏｎ依存性を示すグラフである。
【図１８】第２の実施の形態に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
【図１９】図１８に対応したＯＦＦ書込処理のパルス波形を示すタイミングチャートである。
【図２０】高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨを説明するためのグラフである。
【図２１】比較例と実施例２のＯＦＦ固着発生率（不良ビット率）を比較して示した棒グラフである。
【図２２】ＯＮ／ＯＦＦ切換回数に対するＯＦＦ固着発生率（不良ビット率）を比較例と実施例２とを比較して示したグラフである。
【図２３】第２の実施の形態の変形例に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
【図２４】第３の実施の形態に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
【図２５】図２４に対応したＯＦＦ書込処理のパルス波形を示すタイミングチャートである。
【図２６】低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬを説明するためのグラフである。
【図２７】第３の実施の形態の変形例１に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
【図２８】ＯＮ／ＯＦＦ切換回数に対するＯＦＦ固着発生率（不良ビット率）を比較例と実施例３とを比較して示したグラフである。
【図２９】第３の実施の形態の変形例２に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
【図３０】第４の実施の形態に係る半導体記憶装置によるＯＮ書込処理を示すフローチャートである。
【図３１】図３０に対応したＯＮ書込処理のパルス波形を示すタイミングチャートである。
【図３２】高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１及びＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２を説明するためのグラフである。
【図３３】ＯＮ／ＯＦＦ切換回数に対するＯＦＦ固着発生率（不良ビット率）を比較例と実施例４とを比較して示したグラフである。
【図３４】絶縁破壊ベリファイ処理の最大回数ｎと書換到達回数との関係を示すグラフである。
【図３５】第４の実施の形態の変形例に係る半導体記憶装置によるＯＮ書込処理を示すフローチャートである。
【発明を実施するための形態】
【００１２】
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
【００１３】
（第１の実施の形態）
＜半導体システムの概要＞
まず、図１を参照して、第１の実施の形態に係る半導体記憶装置を適用した半導体システムの一例ついて説明する。図１は、第１の実施の形態に係る半導体記憶装置を適用した半導体システムの構成を示すブロック図である。図１に示すように、第１の実施の形態に係る半導体記憶装置を適用した半導体システムは、アンテナＡＮ、センサＳＥＮ、マイクロコントローラＭＣＵ、電池ＢＡＴを備えている。
【００１４】
この半導体システムは、例えばＩｏＴ（Internet of Things）用途に好適な無線センサ端末であって、Ｂｌｕｅｔｏｏｔｈ（登録商標）  Ｌｏｗ  Ｅｎｅｒｇｙなどの近距離無線通信規格に対応している。
ここで、図１に示すように、マイクロコントローラＭＣＵは、アナログ／デジタル変換器ＡＤＣ、無線回路ＲＦ、処理部ＣＰＵ、電力管理部ＰＭＵ、揮発性メモリＶＭ、不揮発性メモリＮＶＭを備えている。
【００１５】
アナログ／デジタル変換器ＡＤＣは、センサＳＥＮが検出したアナログ検出信号をデジタル検出信号に変換し、処理部ＣＰＵに出力する。センサＳＥＮは特に限定されず、各種センサが適用可能である。
無線回路ＲＦは、処理部ＣＰＵが出力した送信データから送信ＲＦ（Radio Frequency）信号を生成し、アンテナＡＮを介してこの送信ＲＦ信号を無線送信する。他方、無線回路ＲＦは、アンテナＡＮを介して受信ＲＦ信号を無線受信し、受信ＲＦ信号から受信データを生成し、この受信データを処理部ＣＰＵに送信する。
【００１６】
処理部ＣＰＵは、アナログ／デジタル変換器ＡＤＣから取得したデジタル検出信号をプログラムに基づいて処理する。例えば、処理部ＣＰＵは、データロギングを実行し、逐次デジタル検出信号から検出データを生成する。そして、処理部ＣＰＵは、生成した検出データを不揮発性メモリＮＶＭに格納したり、送信データとして無線回路ＲＦに出力したりする。他方、処理部ＣＰＵは、無線回路ＲＦから取得した受信データに基づいて、不揮発性メモリＮＶＭに格納されているプログラムのコードを書き換える。
【００１７】
電力管理部ＰＭＵは、電池ＢＡＴから供給された電力を、マイクロコントローラＭＣＵ内の処理部ＣＰＵなどの各ブロックに分配する。この際、電力管理部ＰＭＵは、各ブロックに供給する電力を制御する。
揮発性メモリＶＭには、処理部ＣＰＵが実行するプログラムや処理部ＣＰＵが使用するデータが一時的に格納される。揮発性メモリＶＭは、例えばＳＲＡＭ（Static Random Access Memory）である。
【００１８】
不揮発性メモリＮＶＭは、第１の実施の形態に係る半導体記憶装置であって、抵抗変化型メモリである。不揮発性メモリＮＶＭには、処理部ＣＰＵが利用するプログラムが格納されている。また、不揮発性メモリＮＶＭには、センサＳＥＮが検出し、処理部ＣＰＵによって処理された検出データが格納される。
【００１９】
第１の実施の形態に係る半導体記憶装置である不揮発性メモリＮＶＭは、フラッシュメモリに比べ、低電力書き込み、高速読み出しが可能な抵抗変化型メモリである。そのため、不揮発性メモリＮＶＭを適用したこの半導体システムでは、フラッシュメモリを使用した場合に比べ、電池ＢＡＴの長時間使用や、検出データのサンプリングレートの向上が可能となる。また、フラッシュメモリでは、ビット単位のランダムアクセスができないため、データを書き換える際にブロック単位で一括消去した後、書き込みを行う必要があった。これに対し、抵抗変化型メモリである不揮発性メモリＮＶＭでは、ランダムアクセスによってビット単位の書き換えが可能である。その結果、不揮発性メモリＮＶＭに格納されたプログラムのコードを無線通信によって頻繁に書換えることもできる。
【００２０】
＜半導体記憶装置の構成＞
次に、図２を参照して、第１の実施の形態に係る半導体記憶装置について説明する。図２は、第１の実施の形態に係る半導体記憶装置の構成を示すブロック図である。第１の実施の形態に係る半導体記憶装置は、図１に示した不揮発性メモリＮＶＭであって、フラッシュメモリに比べ、低電力書き込み、高速読み出しが可能な抵抗変化型メモリ（ＲｅＲＡＭ）である。図２に示すように、不揮発性メモリＮＶＭは、メモリセルＭＣ、書込回路ＷＣ、読出回路ＲＣ、メモリコントローラＣＴＲを備えている。
【００２１】
図２に示すように、メモリセルＭＣは、ビット線ＢＬとプレート線ＰＬとの間に接続されている。メモリセルＭＣは、低抵抗状態（ＯＮ状態）と高抵抗状態（ＯＦＦ状態）とに抵抗状態が変化する抵抗変化素子ＶＲを含む。
より具体的には、メモリセルＭＣは、１つの抵抗変化素子ＶＲと１つのトランジスタＴＲとによって構成されている。抵抗変化素子ＶＲの一端がプレート線ＰＬに、他端がトランジスタＴＲを介してビット線ＢＬにそれぞれ接続されている。
なお、抵抗変化素子ＶＲの一端がビット線ＢＬに、他端がトランジスタＴＲを介してプレート線ＰＬにそれぞれ接続されていてもよい。抵抗変化素子ＶＲの構造の詳細については後述する。
【００２２】
トランジスタＴＲは、例えばＭＯＳ（Metal-Oxide-Semiconductor）トランジスタであって、ビット線ＢＬとプレート線ＰＬとの間の電圧を抵抗変化素子ＶＲに印加するか遮断するかを制御する選択トランジスタである。トランジスタＴＲのゲートはワード線ＷＬに接続されている。ビット線ＢＬの電位とプレート線ＰＬの電位のいずれを他よりも高電位とするかによって、抵抗変化素子ＶＲに印加する電圧の極性を切り換えることができる。
【００２３】
図２では、省略されているが、ビット線ＢＬ及びプレート線ＰＬには複数のメモリセルＭＣが接続されている。その複数のメモリセルＭＣのそれぞれが異なるワード線ＷＬに接続されている。他方、ワード線ＷＬにも複数のメモリセルＭＣが接続されている。その複数のメモリセルＭＣのそれぞれが異なる一対のビット線ＢＬ及びプレート線ＰＬに接続されている。すなわち、複数のメモリセルＭＣが全体としてマトリクス状に配列され、メモリセルアレイを構成している。
【００２４】
書込回路ＷＣは、ＯＦＦ状態からＯＮ状態に変化するように抵抗変化素子ＶＲに対してＯＮ書込パルス電圧（第１のパルス電圧）Ｖｏｎを印加する。また、書込回路ＷＣは、ＯＮ状態からＯＦＦ状態に変化するように抵抗変化素子ＶＲに対してＯＮ書込パルス電圧と反対の極性を有するＯＦＦ書込パルス電圧（第２のパルス電圧）Ｖｏｆｆを印加する。
【００２５】
読出回路ＲＣは、抵抗変化素子ＶＲの抵抗状態を読み出す。具体的には、読出回路ＲＣは、抵抗変化素子ＶＲの抵抗値がＯＮ／ＯＦＦ基準抵抗Ｒｒｅｆよりも低い場合、ＯＮ状態と判定し、抵抗変化素子ＶＲの抵抗値がＯＮ／ＯＦＦ基準抵抗Ｒｒｅｆよりも高い場合、ＯＦＦ状態と判定する。そして、読出回路ＲＣは、読出結果をメモリコントローラＣＴＲに出力する。
【００２６】
メモリコントローラＣＴＲは、書込回路ＷＣ及び読出回路ＲＣの動作を制御する。また、メモリコントローラＣＴＲは、スイッチＳＷを制御して、ビット線ＢＬの接続先を書込回路ＷＣと読出回路ＲＣとのいずれかに切り換える。すなわち、メモリコントローラＣＴＲは、書込回路ＷＣが抵抗変化素子ＶＲに書き込む際には、ビット線ＢＬの接続先を書込回路ＷＣに切り換える。一方、メモリコントローラＣＴＲは、読出回路ＲＣが抵抗変化素子ＶＲの抵抗状態を読み出す際には、ビット線ＢＬの接続先を読出回路ＲＣに切り換える。
【００２７】
さらに、メモリコントローラＣＴＲは、書込回路ＷＣがＯＮ書込パルス電圧Ｖｏｎに続けて小ＯＦＦパルス電圧（第３のパルス電圧）Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加するように制御する。小ＯＦＦパルス電圧Ｖｏｆｆｓは、ＯＦＦ書込パルス電圧Ｖｏｆｆと同じ極性を有し、かつ、ＯＦＦ書込パルス電圧Ｖｏｆｆよりも絶対値が小さい信号である。ＯＮ書込パルス電圧Ｖｏｎに続けて小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加することにより、回路規模の増大を抑制しつつ、ＯＦＦ固着の発生を抑制することができる。効果の詳細については後述する。
【００２８】
＜抵抗変化素子ＶＲの構造＞
ここで、図３を参照して、抵抗変化素子ＶＲの構造について説明する。図３は、抵抗変化素子ＶＲの構造を示す模式的断面図である。抵抗変化素子ＶＲは、抵抗変化層ＶＲＬが上部電極ＴＥと下部電極ＢＥとによって挟持された構造を有している。図３に示すように、上部電極ＴＥは、プレート線ＰＬに接続されており、下部電極ＢＥはトランジスタＴＲを介してビット線ＢＬに接続されている。
【００２９】
抵抗変化層ＶＲＬは、例えば、金属酸化物（例えば、タンタル酸化物、チタン酸化物、ジルコニウム酸化物、またはハフニウム酸化物）からなる。この場合、抵抗変化層ＶＲＬは、単層膜でもよいし、または積層膜でもよい。例えば、抵抗変化層ＶＲＬとして、化学量論組成よりも酸素割合が少ないタンタル酸化物ＴａＯｘ（ｘ＜２．５）とタンタル酸化物Ｔａ２Ｏ５との積層膜を用いることができる。
上部電極ＴＥ、下部電極ＢＥは、例えば、ルテニウム、窒化チタン、タンタル、窒化タンタル、タングステン、パラジウム、または白金などからなる。あるいは、それらの積層膜であってもよい。
【００３０】
例えば、抵抗変化層ＶＲＬがＴａＯｘ／Ｔａ２Ｏ５であり、下部電極ＢＥがＲｕを表面層とするＲｕ／ＴａＮ積層膜、上部電極がＷ／ＴｉＮ／ＴａあるいはＷ／ＴｉＮである。その積層構造（上部電極ＴＥ／抵抗変化層ＶＲＬ／下部電極ＢＥ）は、例えば（Ｗ／ＴｉＮ）／（ＴａＯｘ（ｘ＜２．５）／Ｔａ２Ｏ５）／（Ｒｕ／ＴａＮ）である。あるいは、ＴｉＮ／（ＨｆＯｘ（ｘ＜２．０）／ＨｆＯ２）／ＴｉＮなどである。
以下に説明する動作は、その一例として、上部電極ＴＥ（Ｗ／ＴｉＮ）／抵抗変化層ＶＲ（ＴａＯｘ（ｘ＜２．５）／Ｔａ２Ｏ５）／下部電極ＢＥ（Ｒｕ／ＴａＮ）の場合である。
【００３１】
下部電極ＢＥ（ビット線ＢＬ）を基準に上部電極ＴＥ（プレート線ＰＬ）に正のパルス電圧（ＯＮ書込パルス電圧）Ｖｏｎを印加することによって抵抗変化層ＶＲＬをＯＮ状態に変化させることができる。他方、上部電極ＴＥ（プレート線ＰＬ）を基準に下部電極ＢＥ（ビット線ＢＬ）に正のパルス電圧（ＯＦＦ書込パルス電圧）Ｖｏｆｆを印加することによって抵抗変化層ＶＲＬをＯＦＦ状態に変化させることができる。抵抗変化素子ＶＲのＯＮ状態とＯＦＦの状態をそれぞれ０と１又は１と０に対応させることで、１ｂｉｔの情報が記憶される。
【００３２】
＜抵抗変化素子ＶＲの基本動作＞
次に、図４を参照して、抵抗変化素子ＶＲの基本動作について説明する。図４は、抵抗変化素子ＶＲの基本動作を説明するための模式的断面図である。
図４に示すように、抵抗変化層ＶＲＬの初期状態は、絶縁体である。
【００３３】
次に、下部電極ＢＥを基準に上部電極ＴＥにＯＮ書込パルス電圧Ｖｏｎよりも大きい正のフォーミング電圧Ｖｆを印加してフォーミングを行う。フォーミングによって、抵抗変化層ＶＲＬ内に上部電極ＴＥから下部電極ＢＥに至る導電性のフィラメントＦＬが形成される。具体的には、フォーミング電圧Ｖｆの印加によって、抵抗変化層ＶＲＬにおける格子上の酸素原子が酸素イオンＯ２−にイオン化されて格子間に移動し、格子上に空孔（酸素欠損）Ｖｏ２＋が形成される。そして、この空孔Ｖｏ２＋が上部電極ＴＥから積層されることによって、下部電極ＢＥに至るフィラメントＦＬが形成される。電界が加わると、電子ｅ−はフィラメントＦＬ内に積層された空孔Ｖｏ２＋をホッピングしながら移動することができる。すなわち、フォーミング後の抵抗変化素子ＶＲはＯＮ状態である。
【００３４】
なお、実際には、上部電極ＴＥに接するように、ごく薄い（１〜２ｎｍ厚）の酸素欠損層（ここでは、ＴａＯｘ（ｘ＜２．５））が予め導入された抵抗変化層ＶＲ（ここでは、ＴａＯｘ／Ｔａ２Ｏ５）とする。このような構成により、フォーミングにおけるＶｏ２＋形成を容易にし、フォーミング電圧Ｖｆが過剰に高くなることを抑制することができる。
【００３５】
その後、図４に示すように、ＯＦＦ書き込みとＯＮ書き込みとを繰り返す。
ＯＦＦ書き込みでは、上部電極ＴＥを基準に下部電極ＢＥに正のＯＦＦ書込パルス電圧Ｖｏｆｆを印加することによって、抵抗変化層ＶＲＬをＯＦＦ状態に変化させる。ＯＦＦ書込パルス電圧Ｖｏｆｆ印加による電界で、酸素イオンＯ２−が下部電極ＢＥに引き寄せられる。その結果、下部電極ＢＥ近傍において、フィラメントＦＬを構成する空孔Ｖｏ２＋が酸素イオンＯ２−と再結合して酸素原子に変化することで、フィラメントＦＬが分断され、高抵抗状態となる。
【００３６】
ＯＮ書き込みでは、下部電極ＢＥを基準に上部電極ＴＥに正のＯＮ書込パルス電圧Ｖｏｎを印加することによって抵抗変化層ＶＲＬをＯＮ状態に変化させる。この際、下部電極ＢＥ近傍において、酸素原子が空孔Ｖｏ２＋と酸素イオンＯ２−とに分解する。ＯＮ書込パルス電圧Ｖｏｎ印加による電界によって、酸素イオンＯ２−は上部電極ＴＥ方向へ追いやられる。一方、空孔Ｖｏ２＋は、下部電極ＢＥ方向へ引き寄せられる。この空孔Ｖｏ２＋によってフィラメントＦＬが下部電極ＢＥに到達し、低抵抗状態となる。
【００３７】
読み出しでは、下部電極ＢＥを基準に上部電極ＴＥにＯＮ書込パルス電圧Ｖｏｎよりも小さい正の読出パルス電圧Ｖｒを印加し、流れた電流Ｉから抵抗変化素子ＶＲの抵抗値を測定する。そして、測定抵抗値Ｒｍｅｓが、ＯＮ／ＯＦＦ基準抵抗Ｒｒｅｆよりも低い場合、ＯＮ状態と判定し、ＯＮ／ＯＦＦ基準抵抗Ｒｒｅｆよりも高い場合、ＯＦＦ状態と判定する。なお、この正の読出パルス電圧Ｖｒの印加により、相対的に負電位となる下部電極ＢＥより放出される電子が、特にＯＦＦ状態ビットの下部電極ＢＥ付近に存在する少数の空孔Ｖｏ２＋にトラップされ中性化される。そのため、見かけ上ＯＦＦ抵抗が上昇したように観測され、ＯＮ／ＯＦＦ抵抗比を大きく測定することができる。
【００３８】
また、読み出しでは、逆方向電圧の印加、すなわち上部電極ＴＥを基準に下部電極ＢＥにＯＦＦ書込パルス電圧Ｖｏｆｆよりも小さい正の読出パルス電圧Ｖｒを印加し、流れた電流Ｉから抵抗変化素子ＶＲの抵抗値を測定することもできる。この場合、ＯＦＦ抵抗が小さく測定され、その結果としてＯＮ／ＯＦＦ抵抗比も小さくなってしまうので推奨はされない。なお、書き込みが正常に行われたか否かを判断するため、書き込みの後に読み出しを行ってもよい。また、書き込みの前のビット状態を確認するため、書き込みの前に読み出しを行ってもよい。さらに、書き込みの前後に読み出しを行ってもよい。
【００３９】
＜抵抗変化素子ＶＲにおけるＯＦＦ固着についての事前検討＞
以下に、抵抗変化素子ＶＲにおけるＯＦＦ固着について説明する。ＯＦＦ固着は、書き換えの繰り返しに伴う疲労現象によって、ＯＮ状態に書き換えようとしてもＯＦＦ状態が維持されてしまう不良である。
発明者らは、鋭意研究の結果、ＯＦＦ固着には、ＯＦＦ書き込みの際に発生するＯＦＦ固着とＯＮ書き込みの際に発生するＯＦＦ固着の２つのモードが存在することを見出した。ＯＮ状態からＯＦＦ状態に切り換えるためのＯＦＦ書き込みの際に発生するＯＦＦ固着を便宜的にＯＮ→ＯＦＦモードと呼ぶ。他方、ＯＦＦ状態からＯＮ状態に切り換えるためのＯＮ書き込みの際に発生するＯＦＦ固着を便宜的にＯＦＦ→ＯＮモードと呼ぶ。
【００４０】
図５、図６を参照して、両モードについて説明する。図５は、ＯＮ→ＯＦＦモードのＯＦＦ固着における抵抗変化を示すグラフである。図６は、ＯＦＦ→ＯＮモードのＯＦＦ固着における抵抗変化を示すグラフである。図５、図６の横軸はＯＮ／ＯＦＦ切換回数を示し、縦軸は抵抗値を示している。図５、図６における「ＯＮ」は「ＯＮ書き込み後」、「ＯＦＦ」は「ＯＦＦ書き込み後」を意味する。図５、図６に示すように、正常な場合、ＯＮ書き込み後に低抵抗状態となり、ＯＦＦ書き込み後に高抵抗状態となる。
【００４１】
図５に示したＯＮ→ＯＦＦモードのＯＦＦ固着では、ＯＦＦ書き込み後にＯＦＦ固着状態まで抵抗値が上昇し、次のＯＮ書き込みの際、抵抗値が低下せずに一定に維持される。
一方、図６に示したＯＦＦ→ＯＮモードのＯＦＦ固着では、ＯＦＦ書き込み後にＯＦＦ固着状態までは抵抗値が上昇せずに、次のＯＮ書き込みの際、抵抗値が低下せずに逆にＯＦＦ固着状態まで上昇する。
これまでは、両モードの違いは認識されておらず、全てのＯＦＦ固着はＯＦＦ書き込みの際に発生するＯＮ→ＯＦＦモードであると考えられてきた。
【００４２】
図７には、発明者らが調査した両モードのＯＦＦ固着発生率の温度依存性を示した。図７は、ＯＮ→ＯＦＦモード及びＯＦＦ→ＯＮモードのＯＦＦ固着発生率の温度依存性を示すグラフである。横軸は絶対温度Ｔの逆数である１０００／Ｔ（Ｋ−１）を示し、縦軸はＯＦＦ固着発生ビットの割合すなわち不良ビット率（ｐｐｍ）を対数表示で示している。すなわち、図７に示したグラフはアレニウスプロットである。
【００４３】
温度条件は、−４０℃、室温、８５℃の３点とした。各温度において、６５２８０ビットを３×１０５回のＯＮ／ＯＦＦ切り換えによって疲労させた。その後、１００００回のＯＮ／ＯＦＦ切り換え中の抵抗変化からＯＮ→ＯＦＦモードのＯＦＦ固着発生ビットとＯＦＦ→ＯＮモードのＯＦＦ固着発生ビットとを区別して検出した。ＯＮ書込パルス電圧Ｖｏｎの大きさを２．２Ｖ、パルス幅（印加時間）を５０ｎｓとした。ここでは、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓとした。なお、パルス幅は図２に示したトランジスタＴＲをＯＮにする時間である。
【００４４】
図７に示すように、−４０℃〜８５℃において、これまで認識されていなかったＯＦＦ→ＯＮモードのＯＦＦ固着が大半を占めていることが分かった。また、ＯＦＦ→ＯＮモードのＯＦＦ固着は、低温ほど発生し易いのに対し、ＯＮ→ＯＦＦモードのＯＦＦ固着は、高温ほど発生し易いことが分かった。図７に示した調査結果から、両モードのＯＦＦ固着の発生メカニズムは明らかに異なっていることが分かった。
【００４５】
図８は、ＯＦＦ固着が発生するまでのＯＦＦ書き込み後の抵抗値の対数正規分位点プロットを示すグラフである。横軸は抵抗値（Ω）を対数表示で示し、縦軸は正規分位点を示している。正規分位点の０は、中央値を意味する。図７に示した温度依存性調査の室温での試験において、１００００回のＯＮ／ＯＦＦ切り換え中のＯＦＦ書き込み後の抵抗値をＯＦＦ固着が発生するまでプロットした。ここで、ＯＦＦ固着未発生ビットと、ＯＮ→ＯＦＦモードのＯＦＦ固着発生ビットと、ＯＦＦ→ＯＮモードのＯＦＦ固着発生ビットとを区別してプロットした。
【００４６】
図８に示すように、ＯＮ→ＯＦＦモードのＯＦＦ固着発生ビット群及びＯＦＦ→ＯＮモードのＯＦＦ固着発生ビット群は、いずれもＯＦＦ固着未発生ビット群に比べ、抵抗値の分布（正規分位点プロット）が高抵抗側にシフトしている。そのため、ＯＦＦ固着発生ビット群は、ＯＦＦ固着未発生ビット群に比べ、１ＭΩ（１０６Ω）以上の高抵抗になる確率も高いことが分かる。図８に示した結果から、高抵抗のＯＦＦビットがＯＦＦ固着を生じやすいことが分かった。逆に、ＯＦＦ書き込み後の抵抗値の上昇を抑制することができれば、ＯＮ→ＯＦＦモード及びＯＦＦ→ＯＮモードのＯＦＦ固着の発生をいずれも抑制できる可能性があることが分かった。
【００４７】
次に、図９を参照して、発明者らが現状考えるＯＦＦ→ＯＮモード及びＯＮ→ＯＦＦモードのＯＦＦ固着の発生メカニズムについて説明する。図９は、抵抗変化素子ＶＲにおけるＯＦＦ→ＯＮモード及びＯＮ→ＯＦＦモードのＯＦＦ固着の発生メカニズムを模式的に示す図である。
【００４８】
図９に示したＯＮ書込処理では、ビット状態を確認するための状態読み出しを行った後、ＯＮ書き込みを行う。また、ＯＦＦ書込処理では、状態読み出しを行った後、ＯＦＦ書き込みを行う。図９に示すように、状態読み出しでは、下部電極ＢＥを基準に上部電極ＴＥに正の読出パルス電圧Ｖｒを印加する。ＯＮ書き込みでは、下部電極ＢＥを基準に上部電極ＴＥに正のＯＮ書込パルス電圧Ｖｏｎを印加する。ＯＦＦ書き込みでは、上部電極ＴＥを基準に下部電極ＢＥに正のＯＦＦ書込パルス電圧Ｖｏｆｆを印加する。
【００４９】
図９の上段には、正常ビットにおけるＯＮ／ＯＦＦ書込処理に伴う抵抗変化層ＶＲＬ内部の変化が示されている。
図９の中段には、ＯＦＦ→ＯＮモードのＯＦＦ固着発生ビットにおけるＯＮ／ＯＦＦ書込処理に伴う抵抗変化層ＶＲＬ内部の変化が示されている。
図９の下段には、ＯＮ→ＯＦＦモードのＯＦＦ固着発生ビットにおけるＯＮ／ＯＦＦ書込処理に伴う抵抗変化層ＶＲＬ内部の変化が示されている。
なお、図９の上段に示した正常ビットについては、比較のために示したものであり、図４を参照して説明した通りであるため、詳細な説明は省略する。
【００５０】
まず、図９の中段に示したＯＦＦ→ＯＮモードのＯＦＦ固着の発生メカニズムについて説明する。
最も左側に示したＯＦＦ状態では、空孔Ｖｏ２＋から構成されるフィラメントＦＬが下部電極ＢＥに到達していないため、高抵抗状態である。
その右側に示したＯＮ書き込みでは、下部電極ＢＥを基準に上部電極ＴＥに正のＯＮ書込パルス電圧Ｖｏｎを印加する。この場合、負電位の下部電極ＢＥ近傍において酸素原子Ｏが空孔Ｖｏ２＋と酸素イオンＯ２−とに分解する。すなわち、下部電極ＢＥ近傍では、空孔形成反応（Ｏ→Ｖｏ２＋＋Ｏ２−）が生じている。そして、この空孔Ｖｏ２＋によってフィラメントＦＬが下部電極ＢＥに到達し、低抵抗状態となる。すなわち、この段階では、まだＯＦＦ固着は発生しておらず、正常である。その後、上部電極ＴＥを基準に下部電極ＢＥに正のＯＦＦ書込パルス電圧Ｖｏｎを印加によるＯＦＦ書込みを行う。
【００５１】
ＯＦＦ→ＯＮモードのＯＦＦ固着では、スイッチング疲労により抵抗変化層ＶＲＬ内部に余剰な酸素イオンＯ２−が増加してくる。特に、ＯＦＦ書込み後のフィラメントが細い、すなわち高抵抗ＯＦＦビットに対してＯＮ書き込みを行うと、最も右側に示したように、正電位の上部電極ＴＥに酸素イオンＯ２−が電気的に吸着される。その結果、上部電極ＴＥ上において空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）が生じ、フィラメントＦＬが上部電極ＴＥから離脱されやすく、高抵抗状態のＯＦＦ固着が発生するものと推察される。このように、ＯＦＦ→ＯＮモードのＯＦＦ固着は、比較的高抵抗のＯＦＦビットに対して、ＯＮ書込パルス電圧Ｖｏｎを印加することによる上部電極ＴＥへの酸素イオンＯ２−の電気的な吸着と、上部電極ＴＥ上での空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）とから構成される。
【００５２】
ここで、温度の上昇と共に電子が移動し難くなり電気抵抗が上昇するのと同様に、温度の上昇と共に酸素イオンＯ２−も抵抗変化層ＶＲＬ内部を移動し難くなる。すなわち、酸素イオンＯ２−の電界ドリフトの移動度が小さくなる。そのため、温度の上昇と共に上部電極ＴＥ近傍への酸素イオンＯ２−の電気的な吸着量も減少する。すなわち、上部電極ＴＥへの酸素イオンＯ２−の電気的な吸着は、負の温度依存性を示す。
【００５３】
他方、図４の初期状態に示したように、本来、空孔Ｖｏ２＋と酸素イオンＯ２−に分離した状態よりも、酸素原子Ｏの状態の方がエネルギー的に安定している。そのため、熱エネルギーによって空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）が進行する。すなわち、空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）は、熱活性化過程であり、正の温度依存性を示す。
【００５４】
図７を参照して説明した通り、ＯＦＦ→ＯＮモードのＯＦＦ固着は負の温度依存性を示す。従って、ＯＦＦ→ＯＮモードのＯＦＦ固着では、ＯＮ書き込みにおいて正電位となる上部電極ＴＥへ引き寄せられる余剰な酸素イオンＯ２−の電気的な吸着、すなわち電界ドリフト速度が、律速過程であると考えられる。
【００５５】
次に、図９の下段に示したＯＮ→ＯＦＦモードのＯＦＦ固着の発生メカニズムについて説明する。
最も左側に示したＯＦＦ状態及びその右側に示したＯＮ書き込みは、ＯＦＦ固着発生前の段階であるため、図９の中段に示したＯＦＦ→ＯＮモードのＯＦＦ固着発生ビットの場合と同様である。
【００５６】
ＯＮ→ＯＦＦモードのＯＦＦ固着では、スイッチング疲労により抵抗変化層ＶＲＬ内部に余剰な酸素イオンＯ２−が増加してくると、ＯＦＦ書き込みに示すように、下部電極ＢＥ近傍において酸素イオンＯ２−と空孔Ｖｏ２＋との結合すなわち空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）が過剰に進行し、フィラメントＦＬが細く短くなり過ぎるものと推察される。その結果、最も右側に図示したＯＮ書き込みのように、ＯＮ書き込みを行っても、ＯＦＦ状態が維持される。すなわち、ＯＦＦ書き込み後に過剰に高抵抗状態となって、この時点でＯＦＦ固着が発生しているものと推察される。
【００５７】
図７を参照して説明した通り、ＯＮ→ＯＦＦモードのＯＦＦ固着は正の温度依存性を示す。上述の通り、空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）は熱活性化過程であり、正の温度依存性を示す。従って、ＯＮ→ＯＦＦモードのＯＦＦ固着では、ＯＦＦ書き込みにおいて、下部電極ＢＥ近傍での空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）が律速過程となり、それが過剰に発生することが主因であると考えられる。
【００５８】
＜第１の実施の形態に係る半導体記憶装置による書込処理＞
次に、図１０を参照して、第１の実施の形態に係る半導体記憶装置による書込処理について説明する。図１０は、抵抗変化素子ＶＲへの書込処理及びＯＦＦ固着の発生が抑制されるメカニズムを模式的に示す図である。
図１０に示すように、第１の実施の形態に係る半導体記憶装置では、ＯＮ書込処理において、ＯＮ書込パルス電圧Ｖｏｎに続けて小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加する。小ＯＦＦパルス電圧Ｖｏｆｆｓは、ＯＮ書込パルス電圧Ｖｏｎと反対の極性を有する。すなわち、小ＯＦＦパルス電圧Ｖｏｆｆｓは、ＯＦＦ書込パルス電圧Ｖｏｆｆと同様に、上部電極ＴＥを基準に下部電極ＢＥに正の電圧である。さらに、小ＯＦＦパルス電圧Ｖｏｆｆｓは、ＯＦＦ書込パルス電圧Ｖｏｆｆよりも絶対値（大きさ）が小さい信号である。
【００５９】
図１０に示すように、小ＯＦＦパルス電圧Ｖｏｆｆｓの印加によって、スイッチング疲労により増加した酸素イオンＯ２−が下部電極ＢＥに電気的に引き寄せられる。そのため、ＯＦＦ書き込みにおいて、下部電極ＢＥ近傍での酸素イオンＯ２−と空孔Ｖｏ２＋との結合すなわち空孔消滅反応（Ｖｏ２＋＋Ｏ２−→Ｏ）が過剰に進行することを抑制することができる。そのため、ＯＮ→ＯＦＦモードのＯＦＦ固着を抑制することができる。
【００６０】
また、図１０の右側に示したＯＮ書き込みでも、図９に示した小ＯＦＦパルス電圧Ｖｏｆｆｓを印加しない場合に比べ、正電位の上部電極ＴＥ近傍の余剰な酸素イオンＯ２−が減少する。そのため、上部電極ＴＥへの余剰な酸素イオンＯ２−の電気的な吸着量も減少し、ＯＦＦ→ＯＮモードのＯＦＦ固着も抑制することができる。
このように、ＯＮ書込パルス電圧Ｖｏｎに続けて小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加することにより、回路規模の増大を抑制しつつ、ＯＦＦ固着の発生を抑制することができる。
【００６１】
＜第１の実施の形態の実施例＞
次に、第１の実施の形態に係る実施例１について説明する。
図１１は、比較例と第１の実施の形態に係る実施例１のＯＦＦ固着発生率（不良ビット率）を比較して示した棒グラフである。比較例は、図７に示した温度依存性調査の室温での試験において、１００００回のＯＮ／ＯＦＦ切り換え中に発生したＯＮ→ＯＦＦモード及びＯＦＦ→ＯＮモードのＯＦＦ固着のビット数からそれぞれ発生率を求めたものである。
【００６２】
具体的には、上述の通り、室温において６５２８０ビットを３×１０５回のＯＮ／ＯＦＦ切り換えによって疲労させた後、１００００回のＯＮ／ＯＦＦ切り換え中の抵抗変化からＯＮ→ＯＦＦモードのＯＦＦ固着とＯＦＦ→ＯＮモードのＯＦＦ固着とを区別して検出した。ＯＮ書込パルス電圧Ｖｏｎの大きさを２．２Ｖ、パルス幅を５０ｎｓとした。ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓとした。
実施例１ではさらに、ＯＮ書込パルス電圧Ｖｏｎに続けて、大きさ０．７Ｖの小ＯＦＦパルス電圧Ｖｏｆｆｓを印加した。パルス幅は２０ｎｓとした。
【００６３】
図１１における比較例及び実施例１のそれぞれにおいて、ドット表示された領域がＯＦＦ→ＯＮモードである。図１１に示すように、ＯＮ→ＯＦＦモード及びＯＦＦ→ＯＮモードのいずれのＯＦＦ固着についても、実施例１では比較例に比べて不良ビット率を４０％程度低減させることができた。
なお、比較例及び実施例１のそれぞれにおいて、ＯＦＦ→ＯＮモードの発生確率は、ＯＮ→ＯＦＦモードの発生確率の１０倍以上であった。
【００６４】
図１２は、比較例及び実施例１において、ＯＦＦ固着が発生するまでのＯＦＦ書き込み後の抵抗値の対数正規分位点プロットを示すグラフである。図８と同様に、横軸は抵抗値（Ω）を対数表示で示し、縦軸は正規分位点を示している。正規分位点の０は、中央値を意味する。図１１に示した比較例及び実施例について、１００００回のＯＮ／ＯＦＦ切り換え中のＯＦＦ書き込み後の抵抗値をＯＦＦ固着が発生するまでプロットした。
【００６５】
ここで、図１２には、比較例のＯＦＦ固着未発生ビットと、比較例のＯＦＦ固着発生ビットと、実施例１のＯＦＦ固着発生ビットとがプロットされている。図１２における比較例のＯＦＦ固着未発生ビットのプロットは、図８におけるＯＦＦ固着未発生ビットのプロットと同じデータである。
【００６６】
図１２に示すように、実施例１のＯＦＦ固着発生ビット群は、比較例のＯＦＦ固着発生ビット群に比べ、抵抗値の分布（正規分位点プロット）が低抵抗側にシフトしている。図８において、高抵抗ＯＦＦビットからＯＦＦ固着が発生しやすいことを示したが、小ＯＦＦパルス電圧Ｖｏｆｆｓの印加により、ＯＦＦビットの高抵抗化が抑制され、その結果としてＯＦＦ固着発生が抑制されたことが示唆される。
【００６７】
図１３は、小ＯＦＦパルス電圧Ｖｏｆｆｓ印加後の抵抗値の対数正規分位点プロットを示すグラフである。図１２と同様に、横軸は抵抗値（Ω）を対数表示で示し、縦軸は正規分位点を示している。図１３には、小ＯＦＦパルス電圧Ｖｏｆｆｓ＝０．５Ｖ、０．７Ｖ、０．９Ｖ、１．１Ｖ、１．３Ｖ、１．５Ｖ、２．０Ｖの７条件についてプロットされている。ここで、ＯＮ書込パルス電圧Ｖｏｎの大きさを２．５Ｖ、パルス幅を５０ｎｓとした。ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓとした。小ＯＦＦパルス電圧Ｖｏｆｆｓのパルス幅は２０ｎｓとした。
【００６８】
図１３に示すように、小ＯＦＦパルス電圧Ｖｏｆｆｓの大きさが１．３Ｖ以上になると、小ＯＦＦパルス電圧Ｖｏｆｆｓ印加後の抵抗値が上昇している。特に、小ＯＦＦパルス電圧Ｖｏｆｆｓ＝１．５Ｖ、２．０Ｖでは、ＯＮ状態からＯＦＦ状態に変化してしまう。図１３に示した結果から、小ＯＦＦパルス電圧Ｖｏｆｆｓの大きさは、ＯＮ書込パルス電圧Ｖｏｎの半分以下であることが好ましいことが分かった。
【００６９】
＜ＯＮ書込パルス電圧ＶｏｎとＯＦＦ書込パルス電圧Ｖｏｆｆの大小関係＞
次に、ＯＮ書込パルス電圧ＶｏｎとＯＦＦ書込パルス電圧Ｖｏｆｆの大小関係について説明する。発明者らは、ＯＮ書込パルス電圧Ｖｏｎの大きさをＯＦＦ書込パルス電圧Ｖｏｆｆの大きさよりも大きくした方が、ＯＦＦ固着を抑制することができることを見出した。そのため、上述の比較例及び実施例１では、ＯＮ書込パルス電圧Ｖｏｎの大きさを２．２Ｖ、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖとし、ＯＮ書込パルス電圧Ｖｏｎの大きさをＯＦＦ書込パルス電圧Ｖｏｆｆの大きさよりも大きくしている。
【００７０】
図１４は、ＯＦＦ固着発生率（不良ビット率）のＯＦＦ書込パルス電圧Ｖｏｆｆ依存性を示すグラフである。横軸はＯＦＦ書込パルス電圧Ｖｏｆｆ（Ｖ）を示し、縦軸はＯＦＦ固着発生ビットの割合すなわち不良ビット率（ｐｐｍ）を対数表示で示している。室温において６５２８０ビットを３×１０５回のＯＮ／ＯＦＦ切り換えによって疲労させた後、１００００回のＯＮ／ＯＦＦ切り換え中の抵抗変化からＯＮ→ＯＦＦモードのＯＦＦ固着とＯＦＦ→ＯＮモードのＯＦＦ固着とを区別して検出した。パルス幅２０ｎｓのＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０〜２．６Ｖで変化させた。ＯＮ書込パルス電圧Ｖｏｎの条件は一定であり、大きさを２．２Ｖ、パルス幅を５０ｎｓとした。
【００７１】
図１４に示すように、両モードの合計のＯＦＦ固着発生率は、ほぼＯＦＦ書込パルス電圧Ｖｏｆｆの大きさが小さくなるにつれて低下した。すなわち、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさが最も小さい２．０Ｖであって、ＯＮ書込パルス電圧Ｖｏｎの大きさ（２．２Ｖ）よりも小さい場合、ＯＦＦ固着発生率が最も低かった。
【００７２】
なお、図１４に示すように、ＯＦＦ→ＯＮモードのＯＦＦ固着は、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさが小さいほど小さくなった。一方、ＯＮ→ＯＦＦモードのＯＦＦ固着は、明確なＯＦＦ書込パルス電圧Ｖｏｆｆ依存性を示さなかった。その結果、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさがＯＮ書込パルス電圧Ｖｏｎの大きさよりも小さい場合、ＯＮ→ＯＦＦモードのＯＦＦ固着が支配的となり、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさがＯＮ書込パルス電圧Ｖｏｎの大きさよりも大きい場合、ＯＦＦ→ＯＮモードのＯＦＦ固着が支配的となることが分かった。
【００７３】
図１５は、図１４に示した各ＯＦＦ書込パルス電圧ＶｏｆｆのＯＦＦ書き込み後の抵抗値の対数正規分位点プロットを比較したグラフである。横軸は抵抗値（Ω）を対数表示で示し、縦軸は正規分位点を示している。各ＯＦＦ書込パルス電圧Ｖｏｆｆについて、３×１０５回のＯＮ／ＯＦＦ切り替えによって疲労させた後、ＯＦＦ固着が発生するまでのＯＦＦ書き込み後の抵抗値が、ＯＦＦ固着発生の有無によって区別せずにプロットされている。ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさが小さくなるにつれて、抵抗値の分布（正規分位点プロット）が低抵抗側にシフトしている。図１４、図１５からＯＦＦ書込パルス電圧Ｖｏｆｆの大きさが小さくなるにつれて、抵抗値の分布が低抵抗側にシフトし、ＯＦＦ固着発生率も低下することが分かった。
【００７４】
図１６は、ＯＦＦ固着発生率（不良ビット率）のＯＮ書込パルス電圧Ｖｏｎ依存性を示すグラフである。横軸はＯＮ書込パルス電圧Ｖｏｎ（Ｖ）を示し、縦軸はＯＦＦ固着発生ビットの割合すなわち不良ビット率（ｐｐｍ）を対数表示で示している。パルス幅５０ｎｓのＯＮ書込パルス電圧Ｖｏｎの大きさを２．０〜２．６Ｖで変化させた。ＯＦＦ書込パルス電圧Ｖｏｆｆの条件は一定であり、大きさを２．２Ｖ、パルス幅を２０ｎｓとした。それ以外の条件は、図１４の場合と同様である。
【００７５】
図１６に示すように、ＯＮ→ＯＦＦモード及びＯＦＦ→ＯＮモードのいずれのＯＦＦ固着発生率も、ＯＮ書込パルス電圧Ｖｏｎの大きさが大きくなるにつれて低下した。すなわち、ＯＮ書込パルス電圧Ｖｏｎの大きさが、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさ（２．２Ｖ）よりも大きいほど、ＯＦＦ固着発生率が低下した。
図１４、図１６に示した試験結果から、ＯＮ書込パルス電圧Ｖｏｎの大きさが、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさよりも大きい方が、ＯＦＦ固着の発生を抑制することができ、好ましいことが分かった。
【００７６】
＜ＯＮ書込電力ＰｏｎとＯＦＦ書込電力Ｐｏｆｆの大小関係＞
図１７は、ＯＦＦ固着発生率（不良ビット率）のＯＮ書込電力（第１の電力）Ｐｏｎ依存性を示すグラフである。ＯＮ書込電力Ｐｏｎ＝ＯＮ書込パルス電圧Ｖｏｎ×ＯＮ書込電流（第１の電流）Ｉｏｎである。室温において６５２８０ビットを３×１０５回のＯＮ／ＯＦＦ切り換えによって疲労させた時点でのＯＦＦ固着発生率を調査した。この場合、ＯＦＦ固着のモードの区別を省略している。
【００７７】
ＯＦＦ書込の条件は一定であり、ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓ、ＯＦＦ書込電流（第２の電流）Ｉｏｆｆの大きさを２００μＡとした。すなわち、ＯＦＦ書込電力（第２の電力）Ｐｏｆｆ＝ＯＦＦ書込パルス電圧Ｖｏｆｆ×ＯＦＦ書込電流Ｉｏｆｆであるから、ＯＦＦ書込電力Ｐｏｆｆ＝２．０Ｖ×２００μＡ＝０．４ｍＷである。
【００７８】
ここで、ＯＦＦ書込電流Ｉｏｆｆについては制御せずに、ＯＦＦ書込パルス電圧Ｖｏｆｆを印加した直後のＯＦＦ書込電流Ｉｏｆｆの最大値を採用した。なお、ＯＦＦ書込電流Ｉｏｆｆの大きさは、ＯＦＦ書込パルス電圧Ｖｏｆｆを印加した直後に最大となり、その後徐々に小さくなる。
一方、ＯＮ書込電流ＩｏｎおよびＯＮ書込パルス電圧Ｖｏｎは、所定値に制御した。
【００７９】
図１７に示すように、ＯＦＦ固着発生率は、ＯＮ書込電力Ｐｏｎの大きさが大きくなるにつれて低下した。すなわち、ＯＮ書込電力Ｐｏｎの大きさが、ＯＦＦ書込電力Ｐｏｆｆの大きさ（０．４ｍＷ）よりも大きいほど、ＯＦＦ固着発生率が低下した。
以上の試験結果から、ＯＮ書込パルス電圧Ｖｏｎの大きさ＞ＯＦＦ書込パルス電圧Ｖｏｆｆの大きさ、かつ、ＯＮ書込電力Ｐｏｎの大きさ＞ＯＦＦ書込電力Ｐｏｆｆの大きさとすることによって、ＯＦＦ固着を効果的に抑制可能であることが分かった。
なお、ＯＮ書込パルス電圧Ｖｏｎ及びＯＦＦ書込パルス電圧Ｖｏｆｆのパルス幅（印加時間）は、ＯＦＦ固着発生率にほとんど影響しないことが分かった。言い換えると、ＯＦＦ固着は書込エネルギーには依存しないことも分かった。
【００８０】
（第２の実施の形態）
＜第２の実施の形態に係る半導体記憶装置による書込処理＞
次に、図１８、図１９を参照して、第２の実施の形態に係る半導体記憶装置によるＯＦＦ書込処理について説明する。図１８は、第２の実施の形態に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。図１９は、図１８に対応したＯＦＦ書込処理のパルス波形を示すタイミングチャートである。
【００８１】
第１の実施の形態に係る半導体記憶装置では、図１０に示したように、ＯＦＦ書込処理において、単純にＯＦＦ書込パルス電圧Ｖｏｆｆを印加する。第２の実施の形態に係る半導体記憶装置では、図１８、図１９に示すように、ＯＦＦ書込処理において、ＯＦＦ書込パルス電圧Ｖｏｆｆを印加した後のＯＦＦ抵抗Ｒｏｆｆが高ＯＦＦ抵抗基準（第１の基準）Ｒｔｈ＿ｏｆｆＨ以上である場合、ＯＮ書き込みを行う。すなわち、ＯＦＦ抵抗Ｒｏｆｆが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さくなるようにベリファイ処理を行う。以下では、このベリファイ処理を高ＯＦＦ抵抗（高Ｒｏｆｆ）ベリファイ処理という。
その他の構成については第１の実施の形態と同様であるため、詳細な説明は省略する。
【００８２】
以下に、図１８、図１９の詳細について説明する。以下の説明においては、図２を適宜参照する。
まず、図１８に示すように、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣが抵抗変化素子ＶＲに対してＯＦＦ書き込みを行う（ステップＳＴ１０）。この際、図１９に示すように、抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆが印加される。
【００８３】
次に、図１８に示すように、メモリコントローラＣＴＲの指示に基づいて、読出回路ＲＣは、ＯＦＦ書き込み後の抵抗値が高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さいか否かを判定するため、ベリファイ読み出しを行う（ステップＳＴ１１）。この際、図１９に示すように、抵抗変化素子ＶＲに対して読出パルス電圧Ｖｒが印加される。
次に、図１８に示すように、読出回路ＲＣは、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さいか否かを判定する（ステップＳＴ１２）。
【００８４】
図１８に示すように、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ以上である場合（ステップＳＴ１２ＮＯ）、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣは抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎを印加する（ステップＳＴ１３）。この際、図１９に示すように、抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎが印加される。
【００８５】
その後、ステップＳＴ１０に戻り、書込回路ＷＣは抵抗変化素子ＶＲに対して再度ＯＦＦ書き込みを行う。この際、図１９に示すように、抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆが印加される。
【００８６】
なお、図１８、図１９に示すように、ステップＳＴ１３は、例えば最大ｉ（ｉは自然数）回繰り返すことができる。図１８に示すように、ステップＳＴ１３をｉ回繰り返した場合、メモリコントローラＣＴＲはＯＦＦ書込処理を終了する。
【００８７】
一方、図１８に示すように、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さい場合（ステップＳＴ１２ＹＥＳ）、メモリコントローラＣＴＲはＯＦＦ書込処理を終了する。
【００８８】
ここで、図２０は、高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨを説明するためのグラフである。横軸は抵抗値（Ω）を対数表示で示し、縦軸は存在確率を対数表示で示している。図２０に示すように、ＯＮ書き込み後のＯＮ抵抗Ｒｏｎ及びＯＦＦ書き込み後のＯＦＦ抵抗Ｒｏｆｆは、互いに離間して、それぞれ正規分布状に分布している。ここで、ＯＮ抵抗Ｒｏｎは、ＯＮ／ＯＦＦ基準抵抗Ｒｒｅｆよりも小さく、ＯＦＦ抵抗Ｒｏｆｆは、ＯＮ／ＯＦＦ基準抵抗Ｒｒｅｆよりも大きい。高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨは、ＯＦＦ抵抗Ｒｏｆｆの分布の中央値よりも大きければよい。
【００８９】
図１８に示したＯＦＦ書込処理では、読み出されたＯＦＦ抵抗Ｒｏｆｆの値すなわち測定抵抗値Ｒｍｅｓが図２０においてドット表示された高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ以上であった場合（ステップＳＴ１２ＮＯ）、ＯＦＦ抵抗Ｒｏｆｆの値を下げるためにＯＮ書き込みを行い（ステップＳＴ１３）、再度ＯＦＦ書き込みを行う（ステップＳＴ１０）。すなわち、ＯＦＦ抵抗Ｒｏｆｆが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さくなるように高Ｒｏｆｆベリファイ処理を行う。
【００９０】
図８を参照して説明したように、ＯＦＦ書き込み後の抵抗値すなわちＯＦＦ抵抗Ｒｏｆｆの値が大きくなると、ＯＦＦ固着発生率が高くなる。これに対し、第２の実施の形態に係る高Ｒｏｆｆベリファイ処理によって、ＯＦＦ抵抗Ｒｏｆｆの値を高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さくすることができる。その結果、ＯＦＦ固着の発生を抑制することができる。
【００９１】
＜第２の実施の形態の実施例＞
次に、第２の実施の形態に係る実施例２について説明する。
図２１は、比較例と第２の実施の形態に係る実施例２のＯＦＦ固着発生率（不良ビット率）を比較して示した棒グラフである。比較例は、図１１に示した比較例と同じである。
具体的には、上述の通り、室温において６５２８０ビットを３×１０５回のＯＮ／ＯＦＦ切り換えによって疲労させた後、１００００回のＯＮ／ＯＦＦ切り換え中の抵抗変化からＯＮ→ＯＦＦモードのＯＦＦ固着とＯＦＦ→ＯＮモードのＯＦＦ固着とを区別して検出した。ＯＮ書込処理におけるＯＮ書込パルス電圧Ｖｏｎの大きさを２．２Ｖ、パルス幅を５０ｎｓとした。ＯＦＦ書込処理におけるＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓとした。
【００９２】
実施例２ではさらに、ＯＦＦ書込処理において、上述の高Ｒｏｆｆベリファイ処理を行った。具体的には、図１８に示すように、ＯＦＦ書き込み後の測定抵抗値Ｒｍｅｓ≧高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ＝６００ｋΩの場合（ステップＳＴ１２ＮＯ）、ベリファイ用ＯＮ書込パルス電圧Ｖｏｎを印加した（ステップＳＴ１３）。ベリファイ用ＯＮ書込パルス電圧Ｖｏｎについては、大きさを２．０Ｖ、パルス幅を５０ｎｓとした。
【００９３】
図２１における比較例及び実施例２のそれぞれにおいて、ドット表示された領域がＯＦＦ→ＯＮモードである。図２１に示すように、実施例２では、ＯＦＦ→ＯＮモードのＯＦＦ固着による不良ビット率を比較例に比べて６０％程度低減させることができた。
一方、ＯＮ→ＯＦＦモードのＯＦＦ固着による不良ビット率については、実施例２では、比較例に比べて若干増加した。
ここで、ＯＦＦ→ＯＮモードのＯＦＦ固着が多数を占める。そのため、実施例２では、両モードのＯＦＦ固着による合計の不良ビット率を比較例に比べて５５％程度低減させることができた。
以上の結果から、第２の実施の形態に係る高Ｒｏｆｆベリファイ処理は、多数を占めるＯＦＦ→ＯＮモードのＯＦＦ固着の発生を抑制するために特に有効であることが分かった。
【００９４】
図２２は、ＯＮ／ＯＦＦ切換回数に対するＯＦＦ固着発生率（不良ビット率）を比較例と実施例２とを比較して示したグラフである。横軸はＯＮ／ＯＦＦ切換回数（書換回数）を対数表示で示し、縦軸はＯＦＦ固着発生ビットの割合すなわち不良ビット率（ｐｐｍ）を対数表示で示している。なお、横軸のＯＮ／ＯＦＦ切換回数は、３×１０５回のＯＮ／ＯＦＦ切り換え途中の値であり、ＯＦＦ固着のモードは区別されていない。
図２２に示すように、同じＯＮ／ＯＦＦ切換回数で比較した場合、実施例２では、比較例に比べてＯＦＦ固着発生率を１桁近く低減させることができた。
【００９５】
なお、ＯＮ書込処理におけるＯＮ書込パルス電圧Ｖｏｎとベリファイ用ＯＮ書込パルス電圧Ｖｏｎを同一条件としてもＯＦＦ固着を抑制できた。しかしながら、本実施例２のように、ベリファイ用ＯＮ書込パルス電圧Ｖｏｎの大きさをＯＮ書込処理におけるＯＮ書込パルス電圧Ｖｏｎの大きさよりも小さくした方が、ＯＦＦ固着をより効果的に抑制できた。
【００９６】
＜第２の実施の形態の変形例＞
次に、図２３を参照して、第２の実施の形態の変形例に係る半導体記憶装置によるＯＦＦ書込処理について説明する。図２３は、第２の実施の形態の変形例に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
図２３に示すように、第２の実施の形態の変形例に係る半導体記憶装置によるＯＦＦ書込処理では、図１８に示したＯＦＦ書き込み（ステップＳＴ１０）とベリファイ読み出し（ステップＳＴ１１）との間において、小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加する（ステップＳＴ２１）。
このような構成であっても、ＯＦＦ固着を抑制することができる。
【００９７】
（第３の実施の形態）
＜第３の実施の形態に係る半導体記憶装置による書込処理＞
次に、図２４、図２５を参照して、第３の実施の形態に係る半導体記憶装置によるＯＦＦ書込処理について説明する。図２４は、第３の実施の形態に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。図２５は、図２４に対応したＯＦＦ書込処理のパルス波形を示すタイミングチャートである。
【００９８】
第３の実施の形態に係る半導体記憶装置では、図２４に示すように、ＯＦＦ書込処理において、図１８に示した高Ｒｏｆｆベリファイ処理を行う前に、ＯＦＦ抵抗Ｒｏｆｆが低ＯＦＦ抵抗基準（第２の基準）Ｒｔｈ＿ｏｆｆＬ以下である場合、再度ＯＦＦ書き込みを行う。すなわち、ＯＦＦ抵抗Ｒｏｆｆが低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬより大きくなるようにベリファイ処理を行う。以下では、このベリファイ処理を低ＯＦＦ抵抗（低Ｒｏｆｆ）ベリファイ処理という。
その他の構成については第２の実施の形態と同様であるため、詳細な説明は省略する。
【００９９】
以下に、図２４、図２５の詳細について説明する。以下の説明においては、図２を適宜参照する。
まず、図２４に示すように、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣが抵抗変化素子ＶＲに対してＯＦＦ書き込みを行う（ステップＳＴ３０）。この際、図２５に示すように、抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆが印加される。
【０１００】
次に、図２４に示すように、メモリコントローラＣＴＲの指示に基づいて、読出回路ＲＣは、ＯＦＦ書き込み後の抵抗値が低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬより大きいか否かを判定するため、ベリファイ読み出しを行う（ステップＳＴ３１）。この際、図２５に示すように、抵抗変化素子ＶＲに対して読出パルス電圧Ｖｒが印加される。
次に、図２４に示すように、読出回路ＲＣは、測定抵抗値Ｒｍｅｓが低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬより大きいか否かを判定する（ステップＳＴ３２）。
【０１０１】
図２４に示すように、測定抵抗値Ｒｍｅｓが低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬ以下である場合（ステップＳＴ３２ＮＯ）、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣは抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎを印加する（ステップＳＴ３３）。この際、図２５に示すように、抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎが印加される。
【０１０２】
その後、ステップＳＴ３０に戻り、書込回路ＷＣは抵抗変化素子ＶＲに対して再度ＯＦＦ書き込みを行う。この際、図２５に示すように、抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆが印加される。
【０１０３】
なお、図２４、図２５に示すように、ステップＳＴ３３は、例えば最大ｊ（ｊは自然数）回繰り返すことができる。図２４に示すように、ステップＳＴ３３をｊ回繰り返した場合、メモリコントローラＣＴＲはＯＦＦ書込処理を終了する。
【０１０４】
一方、測定抵抗値Ｒｍｅｓが低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬより大きい場合（ステップＳＴ３２ＹＥＳ）、図１８に示した高Ｒｏｆｆベリファイ処理に移行する。具体的には、まず、図２４に示すように、メモリコントローラＣＴＲの指示に基づいて、読出回路ＲＣは、ＯＦＦ書き込み後の抵抗値が高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さいか否かを判定するため、ベリファイ読み出しを行う（ステップＳＴ１１）。この際、図２５に示すように、抵抗変化素子ＶＲに対して読出パルス電圧Ｖｒが印加される。
次に、図２４に示すように、読出回路ＲＣは、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さいか否かを判定する（ステップＳＴ１２）。
【０１０５】
図２４に示すように、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ以上である場合（ステップＳＴ１２ＮＯ）、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣは抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎを印加する（ステップＳＴ１３）。この際、図２５に示すように、抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎが印加される。
【０１０６】
次に、図２４に示すように、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣが抵抗変化素子ＶＲに対してＯＦＦ書き込みを行う（ステップＳＴ１０）。この際、図２５に示すように、抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆが印加される。
【０１０７】
なお、図２４、図２５に示すように、ステップＳＴ１３は、例えば最大ｉ（ｉは自然数）回繰り返すことができる。図２４に示すように、ステップＳＴ１３をｉ回繰り返した場合、メモリコントローラＣＴＲはＯＦＦ書込処理を終了する。
【０１０８】
一方、図２４に示すように、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さい場合（ステップＳＴ１２ＹＥＳ）、メモリコントローラＣＴＲはＯＦＦ書込処理を終了する。
【０１０９】
ここで、図２６は、低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬを説明するためのグラフである。横軸は抵抗値（Ω）を対数表示で示し、縦軸は存在確率を対数表示で示している。ここで、図２６は、高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨを説明するための図２０に低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬを加えたものである。図２６に示すように、低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬは、ＯＦＦ抵抗Ｒｏｆｆの分布の中央値よりも小さければよい。
【０１１０】
図２４に示したＯＦＦ書込処理では、読み出されたＯＦＦ抵抗Ｒｏｆｆの値すなわち測定抵抗値Ｒｍｅｓが図２６においてドット表示された低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬ以下であった場合（ステップＳＴ３２ＮＯ）、ＯＦＦ抵抗Ｒｏｆｆの値を上げるためにＯＦＦ書き込みを繰り返す（ステップＳＴ３０）。すなわち、ＯＦＦ抵抗Ｒｏｆｆの値が低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬより大きくなるように低Ｒｏｆｆベリファイ処理を行う。この低Ｒｏｆｆベリファイ処理によって、ＯＦＦ抵抗Ｒｏｆｆの低抵抗側の裾野を高抵抗側にシフトさせ、ＯＮ抵抗Ｒｏｎの分布とＯＦＦ抵抗Ｒｏｆｆの分布の間隔であるメモリウィンドウを拡げることができる。
【０１１１】
なお、低Ｒｏｆｆベリファイ処理は、ＯＦＦ書き込み（ステップＳＴ３０）を繰り返して、ＯＦＦ抵抗Ｒｏｆｆの値を大きくするためのものである。そのため、ＯＦＦ書き込み（ステップＳＴ３０）の前に行うＯＮ書き込み（ステップＳＴ３３）を省略してもよい。しかしながら、ＯＮ書き込み（ステップＳＴ３３）を行わずに、ＯＦＦ書き込み（ステップＳＴ３０）のみを続けて繰り返すとＯＦＦ固着を招く虞がある。
【０１１２】
さらに、図２４に示したＯＦＦ書込処理では、読み出されたＯＦＦ抵抗Ｒｏｆｆの値すなわち測定抵抗値Ｒｍｅｓが図２６においてドット表示された高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ以上であった場合（ステップＳＴ１２ＮＯ）、ＯＮ書き込みを行う。すなわち、ＯＦＦ抵抗Ｒｏｆｆが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さくなるように高Ｒｏｆｆベリファイ処理を行う。
【０１１３】
図８を参照して説明したように、ＯＦＦ書き込み後の抵抗値すなわちＯＦＦ抵抗Ｒｏｆｆの値が大きくなると、ＯＦＦ固着発生率が高くなる。これに対し、高Ｒｏｆｆベリファイ処理によって、ＯＦＦ抵抗Ｒｏｆｆの値を高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さくすることができる。その結果、ＯＦＦ固着の発生を抑制することができる。
以上の通り、第３の実施の形態に係る半導体記憶装置では、低Ｒｏｆｆベリファイ処理によってメモリウィンドウを拡げつつ、高Ｒｏｆｆベリファイ処理によってＯＦＦ固着の発生を抑制することができる。
【０１１４】
なお、第３の実施の形態では、低Ｒｏｆｆベリファイ処理を行った後に高Ｒｏｆｆベリファイ処理を行っているが、高Ｒｏｆｆベリファイ処理を行った後に低Ｒｏｆｆベリファイ処理を行ってもよい。但し、試験の結果、低Ｒｏｆｆベリファイ処理を行った後に高Ｒｏｆｆベリファイ処理を行った方が、ＯＦＦ固着をより効果的に抑制することができた。
【０１１５】
＜第３の実施の形態の変形例１＞
次に、図２７を参照して、第３の実施の形態の変形例１に係る半導体記憶装置によるＯＦＦ書込処理について説明する。図２７は、第３の実施の形態の変形例１に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
図２７に示すように、第３の実施の形態の変形例１に係る半導体記憶装置によるＯＦＦ書込処理では、図２４の低Ｒｏｆｆベリファイ処理におけるＯＦＦ書き込み（ステップＳＴ３０）とベリファイ読み出し（ステップＳＴ３１）との間において、小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加する（ステップＳＴ２２）。また、図２４の高Ｒｏｆｆベリファイ処理におけるＯＦＦ書き込み（ステップＳＴ１０）とベリファイ読み出し（ステップＳＴ１１）との間において、小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加する（ステップＳＴ２１）。
【０１１６】
＜第３の実施の形態の変形例１に係る実施例＞
次に、第３の実施の形態の変形例１に係る実施例３について説明する。
図２８は、ＯＮ／ＯＦＦ切換回数に対するＯＦＦ固着発生率（不良ビット率）を比較例と実施例３とを比較して示したグラフである。参考までに図２２に示した実施例２についても併せて示されている。横軸はＯＮ／ＯＦＦ切換回数を対数表示で示し、縦軸はＯＦＦ固着発生ビットの割合すなわち不良ビット率（ｐｐｍ）を対数表示で示している。
【０１１７】
比較例は、図２２に示した比較例と同じである。
上述の通り、比較例及び実施例３のいずれも室温において６５２８０ビットに対して３×１０５回のＯＮ／ＯＦＦ切り換えを行い、ＯＦＦ固着を検出した。図２８の横軸のＯＮ／ＯＦＦ切換回数は、３×１０５回のＯＮ／ＯＦＦ切り換え途中の値であり、ＯＦＦ固着のモードは区別されていない。
ＯＮ書込処理におけるＯＮ書込パルス電圧Ｖｏｎの大きさを２．２Ｖ、パルス幅を５０ｎｓとした。ＯＦＦ書込処理におけるＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓとした。
【０１１８】
実施例３は、図２７に示した第３の実施の形態の変形例１に係る実施例である。実施例３では、さらに、ＯＦＦ書込処理において、上述の低Ｒｏｆｆベリファイ処理及び高Ｒｏｆｆベリファイ処理を行った。
【０１１９】
低Ｒｏｆｆベリファイ処理では、図２７に示すように、ＯＦＦ書き込み後の測定抵抗値Ｒｍｅｓ≦低ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＬ＝１００ｋΩの場合（ステップＳＴ３２ＮＯ）、ベリファイ用ＯＮ書込パルス電圧Ｖｏｎを印加した（ステップＳＴ３３）。ベリファイ用ＯＮ書込パルス電圧Ｖｏｎについては、大きさを２．０Ｖ、パルス幅を５０ｎｓとした。ステップＳＴ２２の小ＯＦＦパルス電圧Ｖｏｆｆｓについては、大きさを０．６Ｖ、パルス幅を２０ｎｓとした。
【０１２０】
高Ｒｏｆｆベリファイ処理では、図２７に示すように、ＯＦＦ書き込み後の測定抵抗値Ｒｍｅｓ≧高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ＝６００ｋΩの場合（ステップＳＴ１２ＮＯ）、ベリファイ用ＯＮ書込パルス電圧Ｖｏｎを印加した（ステップＳＴ１３）。ベリファイ用ＯＮ書込パルス電圧Ｖｏｎについては、大きさを２．０Ｖ、パルス幅を５０ｎｓとした。ステップＳＴ２１の小ＯＦＦパルス電圧Ｖｏｆｆｓについては、大きさを０．６Ｖ、パルス幅を２０ｎｓとした。すなわち、低Ｒｏｆｆベリファイ処理と同一条件とした。
【０１２１】
図２８に示すように、同じＯＮ／ＯＦＦ切換回数で比較した場合、実施例３では、比較例に比べてＯＦＦ固着発生率を１桁以上低減させることができ、高Ｒｏｆｆベリファイ処理のみを行った実施例２よりも低減させることができた。ここで、実施例３において追加された低Ｒｏｆｆベリファイ処理はメモリウィンドウを拡げるための処理であるため、ＯＦＦ固着発生率の低減にさほど寄与しないものと考えられる。そのため、実施例２よりも実施例３においてＯＦＦ固着発生率をさらに低減させることができた理由は、高Ｒｏｆｆベリファイ処理において小ＯＦＦパルス電圧Ｖｏｆｆｓの印加（ステップＳＴ２１）を追加したことによるものであると考えられる。
【０１２２】
＜第３の実施の形態の変形例２＞
次に、図２９を参照して、第３の実施の形態の変形例２に係る半導体記憶装置によるＯＦＦ書込処理について説明する。図２９は、第３の実施の形態の変形例２に係る半導体記憶装置によるＯＦＦ書込処理を示すフローチャートである。
図２９に示すように、第３の実施の形態の変形例２に係る半導体記憶装置によるＯＦＦ書込処理では、図２４の低Ｒｏｆｆベリファイ処理におけるベリファイ読み出し（ステップＳＴ３１）において、高Ｒｏｆｆベリファイ処理におけるベリファイ読み出し（ステップＳＴ１１）をまとめて行う（ステップＳＴ３１ａ）。
【０１２３】
そのため、低Ｒｏｆｆベリファイ処理から高Ｒｏｆｆベリファイ処理に移行する際、高Ｒｏｆｆベリファイ処理におけるベリファイ読み出し（ステップＳＴ１１）を行わずに、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さいか否かを判定する（ステップＳＴ１２）。ここで、高Ｒｏｆｆベリファイ処理におけるベリファイ読み出し（ステップＳＴ１１）は、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨ以上である場合（ステップＳＴ１２ＮＯ）にのみ行われることとなる。このように、高Ｒｏｆｆベリファイ処理に移行した時点において、測定抵抗値Ｒｍｅｓが高ＯＦＦ抵抗基準Ｒｔｈ＿ｏｆｆＨより小さい場合、ステップＳＴ１１のベリファイ読み出しを省略することができ、ＯＦＦ書込処理を高速に行うことができる。
【０１２４】
（第４の実施の形態）
＜第４の実施の形態に係る半導体記憶装置による書込処理＞
次に、図３０、図３１を参照して、第４の実施の形態に係る半導体記憶装置によるＯＮ書込処理について説明する。図３０は、第４の実施の形態に係る半導体記憶装置によるＯＮ書込処理を示すフローチャートである。図３１は、図３０に対応したＯＮ書込処理のパルス波形を示すタイミングチャートである。
【０１２５】
第４の実施の形態に係る半導体記憶装置では、図３０に示すように、ＯＮ書込処理において、ＯＮ抵抗Ｒｏｎが高ＯＮ抵抗基準（第３の基準）Ｒｔｈ＿ｏｎＨ１以上である場合、再度ＯＮ書き込みを行う。すなわち、ＯＮ抵抗Ｒｏｎが高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１より小さくなるようにベリファイ処理を行う。以下では、このベリファイ処理を高ＯＮ抵抗（高Ｒｏｎ）ベリファイ処理という。
【０１２６】
さらに、ＯＮ抵抗ＲｏｎがＯＦＦ固着抵抗基準（第４の基準）Ｒｔｈ＿ｏｎＨ２以上である場合、ＯＮ書込パルス電圧Ｖｏｎよりも大きい絶縁破壊ＯＮ電圧Ｖｏｎｂを印加する。すなわち、発生したＯＦＦ固着を解消し、ＯＮ抵抗ＲｏｎがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さくなるようにベリファイ処理を行う。以下では、このベリファイ処理を絶縁破壊ベリファイ処理という。
ＯＦＦ書込処理その他の構成については第２の実施の形態もしくは第３の実施の形態と同様であるため、詳細な説明は省略する。
【０１２７】
以下に、図３０、図３１の詳細について説明する。以下の説明においては、図２を適宜参照する。
まず、図３０に示すように、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣが抵抗変化素子ＶＲに対してＯＮ書き込みを行う（ステップＳＴ４０）。この際、図３１に示すように、抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎが印加される。
【０１２８】
次に、図３０に示すように、メモリコントローラＣＴＲの指示に基づいて、読出回路ＲＣは、ＯＮ書き込み後の抵抗値が高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１より小さいか否かを判定するため、ベリファイ読み出しを行う（ステップＳＴ４１）。この際、図３１に示すように、抵抗変化素子ＶＲに対して読出パルス電圧Ｖｒが印加される。
次に、図３０に示すように、読出回路ＲＣは、測定抵抗値Ｒｍｅｓが高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１より小さいか否かを判定する（ステップＳＴ４２）。
【０１２９】
図３０に示すように、測定抵抗値Ｒｍｅｓが高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１以上である場合（ステップＳＴ４２ＮＯ）、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣは抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆを印加する（ステップＳＴ４３）。この際、図３１に示すように、抵抗変化素子ＶＲに対してＯＦＦ書込パルス電圧Ｖｏｆｆが印加される。
【０１３０】
その後、ステップＳＴ４０に戻り、書込回路ＷＣは抵抗変化素子ＶＲに対して再度ＯＮ書き込みを行う。この際、図３１に示すように、抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎが印加される。
【０１３１】
一方、測定抵抗値Ｒｍｅｓが高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１より小さい場合（ステップＳＴ４２ＹＥＳ）、メモリコントローラＣＴＲはＯＮ書込処理を終了する。
なお、図３０、図３１に示すように、ステップＳＴ４３は、例えば最大ｍ（ｍは自然数）回繰り返すことができる。図３０に示すように、ステップＳＴ４３をｍ回繰り返しても測定抵抗値Ｒｍｅｓが高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１以上である場合、ＯＦＦ固着が発生している虞があるため、絶縁破壊ベリファイ処理に移行する。
【０１３２】
具体的には、まず、図３０に示すように、メモリコントローラＣＴＲの指示に基づいて、読出回路ＲＣは、ＯＮ書き込み後の抵抗値がＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さいか否かを判定するため、ベリファイ読み出しを行う（ステップＳＴ５１）。この際、図３１に示すように、抵抗変化素子ＶＲに対して読出パルス電圧Ｖｒが印加される。
次に、図３０に示すように、読出回路ＲＣは、測定抵抗値ＲｍｅｓがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さいか否かを判定する（ステップＳＴ５２）。
【０１３３】
図３０に示すように、測定抵抗値ＲｍｅｓがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２以上である場合（ステップＳＴ５２ＮＯ）、メモリコントローラＣＴＲの指示に基づいて、書込回路ＷＣは抵抗変化素子ＶＲに対してＯＮ書込パルス電圧Ｖｏｎよりも大きい絶縁破壊ＯＮ電圧Ｖｏｎｂを印加する（ステップＳＴ５３）。この際、図３１に示すように、抵抗変化素子ＶＲに対して絶縁破壊ＯＮ電圧Ｖｏｎｂが印加される。ここで、絶縁破壊ＯＮ電圧Ｖｏｎｂは、フォーミング電圧Ｖｆよりも小さいことが好ましい。
【０１３４】
次に、図３０に示すように、メモリコントローラＣＴＲの指示に基づいて、読出回路ＲＣは、再度ベリファイ読み出しを行う（ステップＳＴ５１）。
なお、図３０、図３１に示すように、ステップＳＴ５３は、例えば最大ｎ（ｎは自然数）回繰り返すことができる。図３０に示すように、ステップＳＴ５３をｎ回繰り返した場合、メモリコントローラＣＴＲはＯＮ書込処理を終了する。
【０１３５】
一方、図３０に示すように、測定抵抗値ＲｍｅｓがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さい場合（ステップＳＴ５２ＹＥＳ）、メモリコントローラＣＴＲはＯＮ書込処理を終了する。
【０１３６】
ここで、図３２は、高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１及びＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２を説明するためのグラフである。横軸は抵抗値（Ω）を対数表示で示し、縦軸は存在確率を対数表示で示している。図３２に示すように、高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１は、ＯＮ抵抗Ｒｏｎの分布の中央値よりも大きければよい。ＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２は、図３２においてドット表示されたＯＦＦ固着発生時のＯＮ抵抗Ｒｏｎの分布に基づいて決定される。
【０１３７】
図３０に示したＯＮ書込処理では、読み出されたＯＮ抵抗Ｒｏｎの値すなわち測定抵抗値Ｒｍｅｓが図３２においてドット表示された高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１以上であった場合（ステップＳＴ４２ＮＯ）、ＯＮ抵抗Ｒｏｎの値を下げるためにＯＮ書き込みを繰り返す（ステップＳＴ４０）。すなわち、ＯＮ抵抗Ｒｏｎの値が高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１より小さくなるように高Ｒｏｎベリファイ処理を行う。この高Ｒｏｎベリファイ処理によって、ＯＮ抵抗Ｒｏｎの高抵抗側の裾野を低抵抗側にシフトさせ、ＯＮ抵抗Ｒｏｎの分布とＯＦＦ抵抗Ｒｏｆｆの分布の間隔であるメモリウィンドウを拡げることができる。
【０１３８】
なお、高Ｒｏｎベリファイ処理は、ＯＮ書き込み（ステップＳＴ４０）を繰り返して、ＯＮ抵抗Ｒｏｎの値を小さくするためのものである。そのため、ＯＮ書き込み（ステップＳＴ４０）の前に行うＯＦＦ書き込み（ステップＳＴ４３）を省略してもよい。しかしながら、ＯＦＦ書き込み（ステップＳＴ４３）を行わずに、ＯＮ書き込み（ステップＳＴ４０）のみを続けて繰り返すと抵抗変化素子ＶＲが破壊される虞がある。
【０１３９】
さらに、図３０に示したＯＮ書込処理では、読み出されたＯＮ抵抗Ｒｏｎの値すなわち測定抵抗値Ｒｍｅｓが図３２においてドット表示されたＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２以上であった場合（ステップＳＴ５２ＮＯ）、ＯＮ書込パルス電圧Ｖｏｎよりも大きい絶縁破壊ＯＮ電圧Ｖｏｎｂを印加する。すなわち、発生したＯＦＦ固着を解消し、ＯＮ抵抗ＲｏｎがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さくなるように絶縁破壊ベリファイ処理を行う。
【０１４０】
以上の通り、第４の実施の形態に係る半導体記憶装置では、高Ｒｏｎベリファイ処理によってメモリウィンドウを拡げつつ、絶縁破壊ベリファイ処理によって発生したＯＦＦ固着を解消することができる。
なお、第４の実施の形態では、高Ｒｏｎベリファイ処理を行った後に絶縁破壊ベリファイ処理を行っているが、絶縁破壊ベリファイ処理を行った後に高Ｒｏｎベリファイ処理を行ってもよい。また、高Ｒｏｎベリファイ処理及び絶縁破壊ベリファイ処理のいずれか一方のみを行ってもよい。
【０１４１】
＜第４の実施の形態に係る実施例＞
次に、第４の実施の形態に係る実施例４について説明する。
図３３は、ＯＮ／ＯＦＦ切換回数に対するＯＦＦ固着発生率（不良ビット率）を比較例と実施例４とを比較して示したグラフである。参考までに図２８に示した実施例２及び実施例３についても併せて示されている。横軸はＯＮ／ＯＦＦ切換回数を対数表示で示し、縦軸はＯＦＦ固着発生ビットの割合すなわち不良ビット率（ｐｐｍ）を対数表示で示している。
【０１４２】
比較例は、図２２、図２８に示した比較例と同じである。
上述の通り、比較例及び実施例３のいずれも室温において６５２８０ビットに対して３×１０５回のＯＮ／ＯＦＦ切り換えを行い、ＯＦＦ固着を検出した。図２８の横軸のＯＮ／ＯＦＦ切換回数は、３×１０５回のＯＮ／ＯＦＦ切り換え途中の値であり、ＯＦＦ固着のモードは区別されていない。
ＯＮ書込処理におけるＯＮ書込パルス電圧Ｖｏｎの大きさを２．２Ｖ、パルス幅を５０ｎｓとした。ＯＦＦ書込処理におけるＯＦＦ書込パルス電圧Ｖｏｆｆの大きさを２．０Ｖ、パルス幅を２０ｎｓとした。
【０１４３】
実施例４については、実施例３と同一条件でＯＦＦ書込処理において、上述の低Ｒｏｆｆベリファイ処理及び高Ｒｏｆｆベリファイ処理を行った。さらに、実施例４については、ＯＮ書込処理において、上述の高Ｒｏｎベリファイ処理及び絶縁破壊ベリファイ処理を行った。
【０１４４】
高Ｒｏｎベリファイ処理では、図３０に示すように、ＯＮ書き込み後の測定抵抗値Ｒｍｅｓ≧高ＯＮ抵抗基準Ｒｔｈ＿ｏｎＨ１＝１４ｋΩの場合（ステップＳＴ４２ＮＯ）、ＯＦＦ書き込み（ステップＳＴ４３）を経ずに、ＯＮ書き込み（ステップＳＴ４０）を繰り返した。
【０１４５】
絶縁破壊ベリファイ処理では、図３０に示すように、ＯＮ書き込み後の測定抵抗値Ｒｍｅｓ≧ＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２＝６００ｋΩの場合（ステップＳＴ５２ＮＯ）、絶縁破壊ＯＮ電圧Ｖｏｎｂを印加した（ステップＳＴ５３）。絶縁破壊ＯＮ電圧Ｖｏｎｂについては、大きさを２．５Ｖ、パルス幅を５０ｎｓとした。
【０１４６】
図３３に示すように、同じＯＮ／ＯＦＦ切換回数で比較した場合、実施例４では、実施例３よりもＯＦＦ固着発生率をさらに低減させることができた。また、図３３に示すように、絶縁破壊ベリファイ処理の最大回数ｎを増やすことで、ＯＦＦ固着発生率をさらに低減させることができた。
【０１４７】
ここで、図３４は、絶縁破壊ベリファイ処理の最大回数ｎと書換到達回数との関係を示すグラフである。横軸は絶縁破壊ベリファイ処理の最大回数ｎを示し、縦軸は書換到達回数を対数表示で示している。書換到達回数を求める前提として、良品率を（１−ＯＦＦ固着発生率）と定義し、良品率を９９．９％（ＯＦＦ固着発生率＝０．１％）とした。そして、図３３に示したような書換回数（ＯＮ／ＯＦＦ切換回数）とＯＦＦ固着発生率との関係から書換到達回数を求めた。図３４に示した例では、絶縁破壊ベリファイ処理の最大回数ｎを１４以上とすれば、書換到達回数を１０９回に到達させることができる。
【０１４８】
＜第４の実施の形態の変形例＞
次に、図３５を参照して、第４の実施の形態の変形例に係る半導体記憶装置によるＯＦＦ書込処理について説明する。図３５は、第４の実施の形態の変形例に係る半導体記憶装置によるＯＮ書込処理を示すフローチャートである。
図３５に示すように、第４の実施の形態の変形例に係る半導体記憶装置によるＯＮ書込処理では、図３０の高Ｒｏｎベリファイ処理におけるベリファイ読み出し（ステップＳＴ４１）において、絶縁破壊ベリファイ処理におけるベリファイ読み出し（ステップＳＴ５１）をまとめて行う（ステップＳＴ４１ａ）。
【０１４９】
そのため、高Ｒｏｎベリファイ処理から絶縁破壊ベリファイ処理に移行する際、絶縁破壊ベリファイ処理におけるベリファイ読み出し（ステップＳＴ５１）を行わずに、測定抵抗値ＲｍｅｓがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さいか否かを判定する（ステップＳＴ５２）。ここで、絶縁破壊ベリファイ処理におけるベリファイ読み出し（ステップＳＴ５１）は、測定抵抗値ＲｍｅｓがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２以上である場合（ステップＳＴ５２ＮＯ）にのみ行われることとなる。このように、絶縁破壊ベリファイ処理に移行した時点において、測定抵抗値ＲｍｅｓがＯＦＦ固着抵抗基準Ｒｔｈ＿ｏｎＨ２より小さい場合、ステップＳＴ５１のベリファイ読み出しを省略することができ、ＯＮ書込処理を高速に行うことができる。
【０１５０】
＜第４の実施の形態のその他の変形例＞
図示していないが、図３０の高Ｒｏｎベリファイ処理におけるＯＮ書き込み（ステップＳＴ４０）とベリファイ読み出し（ステップＳＴ４１）との間において、図１０に示したように、ＯＮ書き込みに続けて小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加してもよい。
同様に、図３０の絶縁破壊ベリファイ処理における絶縁破壊ＯＮ電圧Ｖｏｎｂの印加（ステップＳＴ５３）とベリファイ読み出し（ステップＳＴ５１）との間において、小ＯＦＦパルス電圧Ｖｏｆｆｓを抵抗変化素子ＶＲに対して印加してもよい。
【０１５１】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【０１５２】
ＡＤＣ  アナログ／デジタル変換器
ＡＮ  アンテナ
ＢＥ  下部電極
ＢＬ  ビット線
ＢＡＴ  電池
ＣＰＵ  処理部
ＣＴＲ  メモリコントローラ
ＦＬ  フィラメント
ＭＣ  メモリセル
ＭＣＵ  マイクロコントローラ
ＮＶＭ  不揮発性メモリ
ＰＬ  プレート線
ＰＭＵ  電力管理部
ＲＣ  読出回路
ＲＦ  無線回路
ＳＥＮ  センサ
ＳＷ  スイッチ
ＴＥ  上部電極
ＴＲ  トランジスタ
ＶＭ  揮発性メモリ
ＶＲ  抵抗変化素子
ＶＲＬ  抵抗変化層
ＷＣ  書込回路
ＷＬ  ワード線
【図１】
2019040658.tif 000003
【図２】
2019040658.tif 000004
【図３】
2019040658.tif 000005
【図４】
2019040658.tif 000006
【図５】
2019040658.tif 000007
【図６】
2019040658.tif 000008
【図７】
2019040658.tif 000009
【図８】
2019040658.tif 000010
【図９】
2019040658.tif 000011
【図１０】
2019040658.tif 000012
【図１１】
2019040658.tif 000013
【図１２】
2019040658.tif 000014
【図１３】
2019040658.tif 000015
【図１４】
2019040658.tif 000016
【図１５】
2019040658.tif 000017
【図１６】
2019040658.tif 000018
【図１７】
2019040658.tif 000019
【図１８】
2019040658.tif 000020
【図１９】
2019040658.tif 000021
【図２０】
2019040658.tif 000022
【図２１】
2019040658.tif 000023
【図２２】
2019040658.tif 000024
【図２３】
2019040658.tif 000025
【図２４】
2019040658.tif 000026
【図２５】
2019040658.tif 000027
【図２６】
2019040658.tif 000028
【図２７】
2019040658.tif 000029
【図２８】
2019040658.tif 000030
【図２９】
2019040658.tif 000031
【図３０】
2019040658.tif 000032
【図３１】
2019040658.tif 000033
【図３２】
2019040658.tif 000034
【図３３】
2019040658.tif 000035
【図３４】
2019040658.tif 000036
【図３５】
2019040658.tif 000037