(57)【要約】【課題】回路規模の増大を抑制する。【解決手段】基地局装置は、複数のブランチと、第１のスイッチとを有する。複数のブランチは、パワーアンプの後段のフィルタから出力された送信信号の位相を調整する複数の位相器を備え、複数の位相器により位相が調整された送信信号をそれぞれ複数のアンテナから送信する。第１のスイッチは、１次元方向のアンテナ間の相対位相差を補正するときに、複数のブランチの各々からフィードバックされる送信信号を切り替える。複数のブランチの各々は、第２のスイッチを有する。第２のスイッチは、２次元方向のアンテナ間の相対位相差を補正するときに、複数のアンテナの各々からフィードバックされる送信信号を切り替える。【選択図】図２
2019004299.tif 000002
【特許請求の範囲】
【請求項１】
パワーアンプの後段のフィルタから出力された送信信号の位相を調整する複数の位相器を備え、前記複数の位相器により位相が調整された送信信号をそれぞれ複数のアンテナから送信する複数のブランチと、
１次元方向のアンテナ間の相対位相差を補正するときに、前記複数のブランチの各々からフィードバックされる送信信号を切り替える第１のスイッチと、
を有し、
前記複数のブランチの各々は、
２次元方向のアンテナ間の相対位相差を補正するときに、前記複数のアンテナの各々からフィードバックされる送信信号を切り替える第２のスイッチと、
を有することを特徴とする基地局装置。
【請求項２】
前記複数のブランチの各々は、
前記複数のアンテナのうちの第１のアンテナから前記第２のスイッチおよび前記第１のスイッチを介してフィードバックされた送信信号と前記パワーアンプに入力される前の入力信号との誤差である第１誤差に基づいて、前記複数のブランチのうちの第１のブランチの前記第１のアンテナと前記第１のブランチ以外のブランチの前記第１のアンテナとの間の相対位相差を所望の相対位相差に補正する１次元方向のＡＣＡＬ（Antenna  Calibration）を実行する第１の処理部と、
前記第１誤差、および、前記第１のアンテナ以外のアンテナから前記第２のスイッチおよび前記第１のスイッチを介してフィードバックされた送信信号と前記入力信号との誤差である第２誤差に基づいて、前記第１のアンテナと前記第１のアンテナ以外のアンテナとの間の相対位相差を所望の相対位相差に補正する２次元方向のＡＣＡＬを実行する第２の処理部と、
を更に有することを特徴とする基地局装置。
【請求項３】
前記複数のブランチの各々の前記パワーアンプの出力からフィードバックされる信号を切り替える第３のスイッチ、
を更に有し、
前記複数のブランチの各々は、
前記パワーアンプの出力から前記第３のスイッチを介してフィードバックされた信号と前記入力信号との誤差である第３誤差に基づいて、前記パワーアンプによる歪特性を補正するＤＰＤ（Digital  Pre-Distortion）を実行する第３の処理部、
を更に有することを特徴とする請求項２に記載の基地局装置。
【請求項４】
前記パワーアンプの出力を前記第３のスイッチを介してフィードバックするための第１のフィードバックパスと、前記複数のアンテナの各々から出力される送信信号を前記第２のスイッチおよび前記第１のスイッチを介してフィードバックするための第２のフィードバックパスと、を切り替える第４のスイッチ、
を更に有し、
フィードバックパスが前記第１のフィードバックパスに切り替えられた場合、前記第３の処理部は前記ＤＰＤを実行し、
前記フィードバックパスが前記第２のフィードバックパスに切り替えられた場合、前記第１の処理部は前記１次元方向のＡＣＡＬを実行し、前記第２の処理部は前記２次元方向のＡＣＡＬを実行する、
ことを特徴とする請求項３に記載の基地局装置。
【請求項５】
基地局装置が、
複数のブランチにより、パワーアンプの後段のフィルタから出力された送信信号の位相をそれぞれ調整し、前記位相が調整された送信信号を複数のアンテナから送信し、
１次元方向のアンテナ間の相対位相差を補正するときに、前記複数のブランチの各々からフィードバックされる送信信号を切り替え、
前記複数のブランチの各々において、２次元方向のアンテナ間の相対位相差を補正するときに、前記複数のアンテナの各々からフィードバックされる送信信号を切り替える、
処理を実行することを特徴とするアンテナ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基地局装置およびアンテナ制御方法に関する。
【背景技術】
【０００２】
近年、スマートフォンや携帯端末などの無線端末のトラフィックの増加により、１つの基地局装置が処理するトラフィックも増加している。このため、スモールセルと呼ばれる、カバレッジの小さな基地局を細かく設置することで、１つの基地局当たりのトラフィック量を減らすといった対策が取られている。
【０００３】
また、周波数の利用効率の向上が求められている。そのため、空間多重化を可能にするアンテナビームフォーミングの機能を備えた基地局装置が増えている。アンテナビームフォーミングを用いることにより、電波を特定方向に向けて放射することができるため、同じ周波数を同じ時間で使っていても、電波干渉を回避できる。
【０００４】
アンテナビームフォーミングにはアレイアンテナの原理が用いられている。図１０は、アレイアンテナの原理を示す図である。この原理により、電波を放射する角度に対して、各アンテナ間が持つべき相対位相差Φは、式（１）のように一意に決まる。
Φ＝（（２π・ｄ）／λ）・ｓｉｎθ            ・・・（１）
【０００５】
この相対位相差Φを、各アンテナから送信される送信信号に持たせることで、電波の放射方向を自由に制御することが可能である。各アンテナから送信される送信信号が所望の相対位相差を持つように位相調整が行なわれる。これをアンテナ間キャリブレーション（Antenna  Calibration；ＡＣＡＬ）と呼ぶ。また、図１０では１次元配列上にアンテナを並べているが、２次元配列上にアンテナを並べることで、ビームの放射方向を２次元的にも制御可能である。
【０００６】
２次元アンテナビームフォーミングを実施する構成例を図１１に示す。図１１は、従来の基地局装置の送信部（ブランチ）を示す図である。ここで、複数のブランチの各々をブランチ１０４０と記載する。ブランチ１０４０には、アンテナ１００６Ａ〜１００６Ｄが設けられている。
【０００７】
ブランチ１０４０は、デジタルアナログ変換器（ＤＡＣ）１００１Ａ〜１００１Ｄと、パワーアンプ（ＰＡ）１００２Ａ〜１００２Ｄと、カプラ１００３Ａ〜１００３Ｄと、バンドパスフィルタ（ＢＰＦ）１００４Ａ〜１００４Ｄとを有している。
【０００８】
ＤＡＣ１００１Ａ〜１００１Ｄは、それぞれ、送信信号をアナログ信号に変換し、ＰＡ１００２Ａ〜１００２Ｄに出力する。ＰＡ１００２Ａ〜１００２Ｄは、それぞれ、ＤＡＣ１００１Ａ〜１００１Ｄから送信信号を受け取り、その送信信号の電力を増幅する。
【０００９】
カプラ１００３Ａ〜１００３Ｄは、それぞれ、ＰＡ１００２Ａ〜１００２Ｄからの送信信号をＢＰＦ１００４Ａ〜１００４Ｄに出力する。また、カプラ１００３Ａ〜１００３Ｄは、送信信号をＡＣＡＬ用のフィードバック信号として出力する。
【００１０】
ＢＰＦ１００４Ａ〜１００４Ｄは、それぞれ、カプラ１００３Ａ〜１００３Ｄからの送信信号に対して特定の周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。ＢＰＦ１００４Ａ〜１００４Ｄを通過した信号は、それぞれ、送信信号としてアンテナ１００６Ａ〜１００６Ｄから出力される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特表２００６−５０３４８７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の基地局装置では、例えば、ブランチ１０４０が８個設けられ、各ブランチ１０４０にアンテナが４個設けられる場合、アンテナの数は全部で３２個となるが、ＡＣＡＬ用のフィードバック信号の信号線も３２本分用意することになる。また、ＤＡＣ、ＰＡ、カプラ、ＢＰＦの数も全部で３２個分用意することになる。このように、従来の基地局装置では、アンテナの数と同数の信号線や、アンテナの数と同数のＤＡＣ、ＰＡ、カプラ、ＢＰＦを設けることになるので、回路規模が増大してしまう。
【００１３】
本願に開示の技術は、回路規模の増大を抑制する。
【課題を解決するための手段】
【００１４】
１つの態様では、基地局装置は、複数のブランチと、第１のスイッチとを有する。複数のブランチは、パワーアンプの後段のフィルタから出力された送信信号の位相を調整する複数の位相器を備え、複数の位相器により位相が調整された送信信号をそれぞれ複数のアンテナから送信する。第１のスイッチは、１次元方向のアンテナ間の相対位相差を補正するときに、複数のブランチの各々からフィードバックされる送信信号を切り替える。複数のブランチの各々は、第２のスイッチを有する。第２のスイッチは、２次元方向のアンテナ間の相対位相差を補正するときに、複数のアンテナの各々からフィードバックされる送信信号を切り替える。
【発明の効果】
【００１５】
１つの側面では、回路規模の増大を抑制することができる。
【図面の簡単な説明】
【００１６】
【図１】図１は、実施例に係る基地局装置のアンテナ構成の一例を示す図である。
【図２】図２は、実施例に係る基地局装置の送信部（ブランチ）の一例を示す図である。
【図３】図３は、図２の位相器の出力動作の一例を示すタイミングチャートである。
【図４】図４は、図２の位相器の構成の一例を示すブロック図である。
【図５】図５は、図４の位相器における位相調整の一例を示す説明図である。
【図６】図６は、図４の位相器における位相調整の一例を示す説明図である。
【図７】図７は、実施例に係る基地局装置の構成の一例を示すブロック図である。
【図８】図８は、実施例に係る基地局装置の動作の一例を示すフローチャートである。
【図９】図９は、基地局装置のハードウェア構成の一例を示す図である。
【図１０】図１０は、アレイアンテナの原理を示す図である。
【図１１】図１１は、従来の基地局装置の送信部（ブランチ）を示す図である。
【発明を実施するための形態】
【００１７】
以下に、本願の開示する基地局装置およびアンテナ制御方法の実施例を、図面に基づいて詳細に説明する。なお、以下の実施例は開示の技術を限定するものではない。
【００１８】
［アンテナ構成］
図１は、実施例に係る基地局装置１００のアンテナ構成の一例を示す図である。
【００１９】
基地局装置１００は、複数の送信部（ブランチ）＃０〜＃７を有している。複数のブランチ＃０〜＃７の各々には、位相器５Ａ〜５Ｄおよびアンテナ６Ａ〜６Ｄが設けられている。位相器５Ａ〜５Ｄの出力には、それぞれ、アンテナ６Ａ〜６Ｄが設けられている。
【００２０】
ここで、複数のブランチ＃０〜＃７が配置されている方向（図１の水平方向Ｘ）を１次元方向と称する。また、各ブランチ＃０〜＃７内において、１次元方向とは異なり、かつ、アンテナ６Ａ〜６Ｄが配置されている方向（図１の垂直方向Ｙ）を２次元方向と称する。また、アンテナ６Ａ〜６Ｄをアンテナ群と称することもある。
【００２１】
［送信部の構成］
図２は、実施例に係る基地局装置１００の送信部（ブランチ）４０の一例を示す図である。ここで、複数のブランチ＃０〜＃７の各々をブランチ４０と称することもある。
【００２２】
ブランチ４０は後述のスイッチにより各ブランチ＃０〜＃７として順番に切り替えられる。ブランチ４０には、アンテナ６Ａ〜６Ｄの他に、アナログ処理部１０、方向性結合器７Ａ〜７Ｄが設けられている。ここで、アンテナ６Ａ〜６Ｄは、それぞれ、方向性結合器７Ａ〜７Ｄに設けられている。
【００２３】
アナログ処理部１０は、デジタルアナログ変換器（ＤＡＣ）１と、パワーアンプ（ＰＡ）２と、カプラ（またはサーキュレータ）３と、バンドパスフィルタ（ＢＰＦ）４と、位相器５Ａ〜５Ｄと、スイッチ（ＳＷ）８とを有している。
【００２４】
ＤＡＣ１は、後述のデジタル処理部から送信信号を受け取る。ＤＡＣ１は、送信信号をアナログ信号に変換し、ＰＡ２に出力する。
【００２５】
ＰＡ２は、ＤＡＣ１から送信信号を受け取る。ＰＡ２は、送信信号の電力を増幅し、カプラ３に出力する。
【００２６】
カプラ３は、ＰＡ２から送信信号を受け取る。カプラ３は、送信信号をＢＰＦ４に出力する。また、カプラ３は、送信信号をフィードバックパスＤＰＤ−ＦＢに出力する。
【００２７】
フィードバックパスＤＰＤ−ＦＢに出力された送信信号（フィードバック信号）は、演算処理であるＤＰＤ（Digital  Pre-Distortion）に用いられる。フィードバックパスＤＰＤ−ＦＢは、後述のスイッチにより、各ブランチ＃０〜＃７のフィードバックパスＤＰＤ−ＦＢとして順番に切り替えられる。ＤＰＤにより、ＰＡ２による非線形の歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とが補正される。ＤＰＤの詳細については後述する。
【００２８】
ＢＰＦ４は、カプラ３から送信信号を受け取る。ＢＰＦ４は、送信信号に対して特定の周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。ＢＰＦ４を通過した信号は送信信号として位相器５Ａ〜５Ｄに出力される。
【００２９】
位相器５Ａ〜５Ｄは、ＢＰＦ４から送信信号を受け取る。位相器５Ａ〜５Ｄは、それぞれ、例えば後述のデジタル処理部から出力される制御信号ＣＴＲ５Ａ〜ＣＴＲ５Ｄに応じて、送信信号の位相を調整して、位相が調整された送信信号を方向性結合器７Ａ〜７Ｄに出力する。
【００３０】
方向性結合器７Ａ〜７Ｄは、それぞれ、位相器５Ａ〜５Ｄから送信信号を受け取る。方向性結合器７Ａ〜７Ｄは、それぞれ、送信信号をアンテナ６Ａ〜６Ｄから出力する。また、方向性結合器７Ａ〜７Ｄの各々は、送信信号をＳＷ８に出力する。
【００３１】
ＳＷ８は、方向性結合器７Ａ〜７Ｄから送信信号を受け取る。ＳＷ８は、例えば後述のベースバンド処理部から出力される制御信号ＣＴＲ８に応じて、方向性結合器７Ａ〜７Ｄから出力される送信信号を順番にフィードバックパスＡＣＡＬ−ＦＢに出力する。
【００３２】
フィードバックパスＡＣＡＬ−ＦＢに出力された送信信号（フィードバック信号）は、演算処理であるＡＣＡＬ（Antenna  Calibration）に用いられる。フィードバックパスＡＣＡＬ−ＦＢは、後述のスイッチにより、各ブランチ＃０〜＃７のフィードバックパスＡＣＡＬ−ＦＢとして順番に切り替えられる。後述するが、ＡＣＡＬの実行として、１次元方向のＡＣＡＬと２次元方向のＡＣＡＬとが実行される。
【００３３】
ここで、１次元方向のＡＣＡＬにより、ブランチ＃０のアンテナ６Ａとブランチ＃１〜＃７のアンテナ６Ａとの間の相対位相差が所望の相対位相差に補正される。すなわち、１次元方向のＡＣＡＬにより、ブランチ＃０のアンテナ６Ａから出力される送信信号に対するブランチ＃１〜＃７のアンテナ６Ａから出力される送信信号の相対位相差が所望の相対位相差に補正される。
【００３４】
また、２次元方向のＡＣＡＬにより、各ブランチ＃０〜＃７において、アンテナ６Ａとアンテナ６Ｂ〜５Ｄとの間の相対位相差が所望の相対位相差に補正される。すなわち、２次元方向のＡＣＡＬにより、各ブランチ＃０〜＃７において、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｂ〜５Ｄから出力される送信信号の相対位相差が所望の相対位相差に補正される。
【００３５】
１次元方向のＡＣＡＬおよび２次元方向のＡＣＡＬの詳細については後述する。
【００３６】
図３は、図２の位相器５Ａ〜５Ｄの出力動作の一例を示すタイミングチャートである。
【００３７】
上述のように、位相器５Ａ〜５Ｄには、それぞれ、制御信号ＣＴＲ５Ａ〜ＣＴＲ５Ｄが供給される。まず、位相器５Ａは、制御信号ＣＴＲ５Ａに応じて、送信信号の位相を調整して、位相が調整された送信信号を方向性結合器７Ａに出力する。次に、位相器５Ｂは、制御信号ＣＴＲ５Ｂに応じて、送信信号の位相を調整して、位相が調整された送信信号を方向性結合器７Ｂに出力する。次いで、位相器５Ｃは、制御信号ＣＴＲ５Ｃに応じて、送信信号の位相を調整して、位相が調整された送信信号を方向性結合器７Ｃに出力する。次に、位相器５Ｄは、制御信号ＣＴＲ５Ｄに応じて、送信信号の位相を調整して、位相が調整された送信信号を方向性結合器７Ｄに出力する。
【００３８】
上述のように、ＳＷ８は、制御信号ＣＴＲ８に応じて、位相器５Ａ〜５Ｄの出力、すなわち、方向性結合器７Ａ〜７Ｄの出力を切り替える。制御信号ＣＴＲ８は、第１〜第４の値のいずれかを表す。ＳＷ８は、位相器５Ａ〜５Ｄの出力（方向性結合器７Ａ〜７Ｄの出力）にそれぞれ対応する第１〜第４のスイッチ部を有し、第１〜第４のスイッチ部にはそれぞれ第１〜第４の値が割り当てられている。制御信号ＣＴＲ８が表す値に応じて、ＳＷ８の第１〜第４のスイッチ部が順番にオンすることにより、位相器５Ａ〜５Ｄの出力（方向性結合器７Ａ〜７Ｄの出力）が順番に抽出される。すなわち、位相器５Ａ〜５Ｄからの送信信号（方向性結合器７Ａ〜７Ｄからの送信信号）が順番にフィードバックパスＡＣＡＬ−ＦＢに出力される。
【００３９】
実施例に係る基地局装置１００では、１次元方向のアンテナ間の位相差を補正するときに複数のブランチ＃０〜＃７の各々の出力帰還を後述のスイッチにより切り替える。そして、複数のブランチ＃０〜＃７の各々において、２次元方向のアンテナ間の位相差を補正するときに、複数の位相器５Ａ〜５Ｄの出力として複数のアンテナ６Ａ〜６Ｄの出力帰還をＳＷ８により切り替える。ここで、従来の基地局装置（図１１を参照）では、例えば、ブランチ１０４０が８個設けられ、各ブランチ１０４０にアンテナが４個設けられる場合、アンテナの数は全部で３２個となるが、ＡＣＡＬ用のフィードバック信号の信号線も３２本分用意することになる。このように、従来の基地局装置では、アンテナの数と同数の信号線を設けることになるので、回路規模が増大してしまう。一方、実施例に係る基地局装置１００では、例えば、ブランチ４０が８個設けられ、各ブランチ４０にアンテナが４個設けられる場合、各ブランチ４０にＳＷ８を設けることにより、ＡＣＡＬ用のフィードバック信号の信号線を１本設ければよい。すなわち、実施例に係る基地局装置１００では、ブランチ４０の数と同数の信号線を設ければよいので、回路規模の増大を抑制することができる。
【００４０】
更に、本実施例の基地局装置１００では、複数のブランチ＃０〜＃７の各々に複数の位相器５Ａ〜５Ｄを設けている。ここで、従来の基地局装置（図１１を参照）では、例えば、ブランチ１０４０が８個設けられ、各ブランチ１０４０にアンテナが４個設けられる場合、アンテナの数は全部で３２個となるが、ＤＡＣ、ＰＡ、カプラ、ＢＰＦの数も全部で３２個分用意することになる。このように、従来の基地局装置では、アンテナの数と同数のＤＡＣ、ＰＡ、カプラ、ＢＰＦを設けることになるので、回路規模が増大してしまう。一方、実施例に係る基地局装置１００では、例えば、ブランチ４０が８個設けられ、各ブランチ４０にアンテナが４個設けられる場合、各ブランチ４０に位相器を４個設けることにより、ＤＡＣ、ＰＡ、カプラ、ＢＰＦを全部で８個設ければよい。すなわち、実施例に係る基地局装置１００では、ブランチ４０の数と同数のＤＡＣ、ＰＡ、カプラ、ＢＰＦを設ければよいので、回路規模の増大を抑制することができる。
【００４１】
また、実施例に係る基地局装置１００では、アンテナ端（６Ａ〜６Ｄの端部）に方向性結合器７Ａ〜７Ｄを設け、アンテナ端から送信信号をＡＣＡＬ用のフィードバック信号として取り出す構成になっている。ここで、マクロセルで扱うような大電力の場合では、位相器５Ａ〜５Ｄから出力された送信信号が方向性結合器７Ａ〜７Ｄで歪む恐れがある。一方、スモールセルで扱うような電力の場合では、位相器５Ａ〜５Ｄから出力された送信信号が方向性結合器７Ａ〜７Ｄで歪まずに、ＡＣＡＬ用のフィードバック信号として取り出せる。従来の基地局装置では、１００６Ａ〜１００６Ｄよりも前に設けられたカプラ１００３Ａ〜１００３Ｄから送信信号をＡＣＡＬ用のフィードバック信号として取り出している（図１１を参照）。この場合、カプラ１００３Ａ〜１００３Ｄからアンテナ端（１００６Ａ〜１００６Ｄの端部）までの構成（ＢＰＦ１００４Ａ〜１００４Ｄ）が考慮されないため、ＡＣＡＬを高精度に行なうことができない。一方、実施例に係る基地局装置１００では、アンテナ端（６Ａ〜６Ｄの端部）に方向性結合器７Ａ〜７Ｄを設け、アンテナ端から送信信号をＡＣＡＬ用のフィードバック信号として取り出すため、ＡＣＡＬを高精度に行なうことができる。
【００４２】
［送信部内の位相器の構成］
図４は、図２の位相器５Ａ〜５Ｄの構成の一例を示すブロック図である。位相器５Ａ〜５Ｄの各々は、ハイブリッドカプラ５１と、スイッチ（ＳＷ）５２、５３と、キャパシタ５４Ａ〜５４Ｄ、５５Ａ〜５５Ｄとを有する。
【００４３】
ハイブリッドカプラ５１は、４つのポート「１」、「２」、「３」、「４」を有する。ポート「１」はＢＰＦの出力に接続され、ポート「４」は方向性結合器に接続されている。ポート「２」はキャパシタ５４Ａ〜５４Ｄの一端部に接続され、キャパシタ５４Ａ〜５４Ｄの他端部は接地されている。ポート「３」はキャパシタ５５Ａ〜５５Ｄの一端部に接続され、キャパシタ５５Ａ〜５５Ｄの他端部は接地されている。
【００４４】
キャパシタ５４Ａ〜５４Ｄの各々は容量値が異なる。また、キャパシタ５５Ａ〜５５Ｄの各々は容量値が異なる。一方、キャパシタ５４Ａ〜５４Ｄは、それぞれ、キャパシタ５５Ａ〜５５Ｄと同じ容量値である。これにより、キャパシタ５４Ａ〜５４Ｄとキャパシタ５５Ａ〜５５Ｄとは共通に制御される。
【００４５】
図５および図６は、図４の位相器５Ａ〜５Ｄにおける位相調整の一例を示す説明図である。
【００４６】
ハイブリッドカプラ５１の性質として、ポート「１」に送信信号が入力されたとき、ポート「２」には９０度の位相遅れの送信信号が現れ、ポート「３」には１８０度の位相遅れの送信信号が現れ、ポート「４」には無信号が現れる。ポート「２」、「３」に同じ容量値のキャパシタを設けることで、ポート「２」、「３」での入射波と反射波の位相差は等しくなる。この遅延量をθとする。例えば、図５において、ポート「２」−「４」間の送信信号は１８０度の位相遅れ、図６において、ポート「３」−「４」間は９０度の位相遅れになる。結果的に、ポート「１」に入力された送信信号は、ポート「４」において、(２７０度+θ)の位相遅れを持った送信信号として出力される。θはポート「２」、「３」にそれぞれ接続されたキャパシタ５４Ａ〜５４Ｄ、５５Ａ〜５５Ｄの容量値によって変えることができる。
【００４７】
実施例に係る基地局装置１００における位相器５Ａ〜５Ｄでは、マクロセルで扱うような大電力の場合では、キャパシタで反射波の信号が歪んでしまうが、スモールセルで扱うような電力では反射波の信号が歪むことはない。また、パターンの配線長を変えて位相を調整する位相器もあるが、このような位相器においては配線パターンを引き回す必要があり、アンテナ数が増えるほど基板面積が大きくなってしまう。実施例に係る基地局装置１００における位相器５Ａ〜５Ｄでは、可変キャパシタ構成であるため、アンテナ数が増えても小さな規模で実現可能である。
【００４８】
［基地局装置の構成］
図７は、実施例に係る基地局装置の構成の一例を示すブロック図である。基地局装置１００は、更に、ベースバンド処理部６０と、デジタル処理部２０と、スイッチ（ＳＷ）１１〜１３と、アナログデジタル変換器（ＡＤＣ）１４とを有している。
【００４９】
デジタル処理部２０は、補正部３０と、セレクタ２１と、復調部２２と、演算部２３と、スイッチ（ＳＷ）２４とを有している。ここで、送信部（ブランチ）４０には、アナログ処理部１０、アンテナ６Ａ〜６Ｄ、方向性結合器７Ａ〜７Ｄの他に、補正部３０が設けられている。
【００５０】
補正部３０は、乗算部３１、３２と、ＤＰＤルックアップテーブル（ＤＰＤ  ＬＵＴ）３３と、１次元ＡＣＡＬルックアップテーブル（１次元ＡＣＡＬ  ＬＵＴ）３４と、２次元ＡＣＡＬ制御部３５と、スイッチ（ＳＷ）３６とを有している。
【００５１】
乗算部３１は、ベースバンド処理部６０から出力されたデジタル信号である送信信号を受け取る。乗算部３１は、１次元ＡＣＡＬ  ＬＵＴ３４に格納された１次元ＡＣＡＬ補正係数を送信信号に適用する。すなわち、１次元ＡＣＡＬ  ＬＵＴ３４に格納された１次元ＡＣＡＬ補正係数と送信信号とが乗算部３１によって乗算される。これにより、ブランチ＃０のアンテナ６Ａとブランチ＃１〜＃７のアンテナ６Ａとの間の相対位相差が所望の相対位相差に補正される。すなわち、ブランチ＃０のアンテナ６Ａから出力される送信信号に対するブランチ＃１〜＃７のアンテナ６Ａから出力される送信信号の相対位相差が所望の相対位相差に補正される。乗算部３１は、補正後の送信信号を乗算部３２に出力する。
【００５２】
乗算部３２は、乗算部３１から送信信号を受け取る。乗算部３２は、ＤＰＤ  ＬＵＴ３３に格納されたＤＰＤ補正係数を送信信号に適用する。すなわち、ＤＰＤ  ＬＵＴ３３に格納されたＤＰＤ補正係数と送信信号とが乗算部３２によって乗算される。これにより、ＰＡ２による非線形の歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とが補正される。乗算部３２は、補正後の送信信号をＤＡＣ１に出力する。
【００５３】
ＤＡＣ１は、乗算部３２からの送信信号をアナログ信号に変換し、ＰＡ２に出力する。ＰＡ２は、ＤＡＣ１からの送信信号の電力を増幅し、カプラ３に出力する。カプラ３は、ＰＡ２からの送信信号をＢＰＦ４に出力すると共に、ＳＷ１１、フィードバックパスＤＰＤ−ＦＢを介してＳＷ１３に出力する。
【００５４】
ＳＷ１１は、フィードバックパスＤＰＤ−ＦＢ上に設けられ、例えばベースバンド処理部６０から出力される制御信号ＣＴＲ１１に応じてブランチを切り替える。制御信号ＣＴＲ１１は、第１〜第８の値のいずれかを表す。ＳＷ１１は、複数のブランチ＃０〜＃７にそれぞれ対応する第１〜第８のスイッチ部を有し、第１〜第８のスイッチ部にはそれぞれ第１〜第８の値が割り当てられている。制御信号ＣＴＲ１１が表す値に応じて、ＳＷ１１の第１〜第８のスイッチ部が順番にオンすることにより、各ブランチ＃０〜＃７のフィードバックパスＤＰＤ−ＦＢが順番に有効になる。すなわち、各ブランチ＃０〜＃７において、カプラ３とＳＷ１３とがＳＷ１１、フィードバックパスＤＰＤ−ＦＢを介して接続される。
【００５５】
ＢＰＦ４は、カプラ３からの送信信号に対して特定の周波数帯域の信号を通過させ、それ以外の周波数帯域の信号を減衰させる。ＢＰＦ４を通過した信号は送信信号として位相器５Ａ〜５Ｄに出力される。
【００５６】
位相器５Ａ〜５Ｄは、ＢＰＦ４から送信信号を受け取る。位相器５Ａ〜５Ｄは、それぞれ、例えば２次元ＡＣＡＬ制御部３５から出力される制御信号ＣＴＲ５Ａ〜ＣＴＲ５Ｄに応じて、順番に、送信信号の位相を調整して、位相が調整された送信信号を方向性結合器７Ａ〜７Ｄに出力する。
【００５７】
方向性結合器７Ａ〜７Ｄは、それぞれ、位相器５Ａ〜５Ｄからの送信信号をアンテナ６Ａ〜６Ｄから出力するすると共に、送信信号をＳＷ８に出力する。ＳＷ８は、例えばベースバンド処理部６０から出力される制御信号ＣＴＲ８に応じて、順番に、位相器５Ａ〜５Ｄからの送信信号、すなわち、方向性結合器７Ａ〜７Ｄからの送信信号をＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢを介してＳＷ１３に出力する。
【００５８】
ＳＷ１２は、フィードバックパスＡＣＡＬ−ＦＢ上に設けられ、例えばベースバンド処理部６０から出力される制御信号ＣＴＲ１２に応じてブランチを切り替える。制御信号ＣＴＲ１２は、第１〜第８の値のいずれかを表す。ＳＷ１２は、複数のブランチ＃０〜＃７にそれぞれ対応する第１〜第８のスイッチ部を有し、第１〜第８のスイッチ部にはそれぞれ第１〜第８の値が割り当てられている。制御信号ＣＴＲ１２が表す値に応じて、ＳＷ１２の第１〜第８のスイッチ部が順番にオンすることにより、各ブランチ＃０〜＃７のフィードバックパスＡＣＡＬ−ＦＢが順番に有効になる。すなわち、各ブランチ＃０〜＃７において、方向性結合器の出力（位相器の出力）とＳＷ１３とがＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢを介して接続される。
【００５９】
ＳＷ１３は、例えばベースバンド処理部６０から出力される制御信号ＣＴＲ１３に応じてフィードバックパスを時分割に切り替える。制御信号ＣＴＲ１３は第１の値または第２の値を表す。例えば、制御信号ＣＴＲ１３が第１の値を表す場合、ＳＷ１３はフィードバックパスＤＰＤ−ＦＢを選択する。この場合、ＳＷ１３は、ＰＡ２の出力からカプラ３、ＳＷ１１、フィードバックパスＤＰＤ−ＦＢを介してフィードバックされた送信信号をＡＤＣ１４に出力する。また、制御信号ＣＴＲ１３が第２の値を表す場合、ＳＷ１３はフィードバックパスＡＣＡＬ−ＦＢを選択する。この場合、ＳＷ１３は、ＢＰＦ４の出力から位相器、方向性結合器、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢを介してフィードバックされた送信信号をＡＤＣ１４に出力する。
【００６０】
ＡＤＣ１４は、ＳＷ１３から送信信号を受け取る。ＡＤＣ１４は、送信信号をデジタル信号に変換し、復調部２２に出力する。
【００６１】
復調部２２は、ＡＤＣ１４から送信信号を受け取る。復調部２２は、送信信号に対して復調を行ない、演算部２３に出力する。
【００６２】
セレクタ２１は、制御信号に応じて送信信号を選択する。例えば、制御信号が第１の値を表す場合、セレクタ２１は、第１の送信信号を選択する。制御信号が第２の値を表す場合、セレクタ２１は第２の送信信号を選択する。第１の送信信号は、乗算部３１から出力され、かつ、乗算部３２に入力される前の送信信号である。第２の送信信号は、ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号である。したがって、制御信号が第１の値を表す場合、セレクタ２１は第１の送信信号を演算部２３に出力する。また、制御信号が第２の値を表す場合、セレクタ２１は第２の送信信号を演算部２３に出力する。
【００６３】
ＳＷ２４は、演算部２３と補正部３０との間に設けられ、例えばベースバンド処理部６０から出力される制御信号ＣＴＲ２４に応じてブランチを切り替える。制御信号ＣＴＲ２４は、第１〜第８の値のいずれかを表す。ＳＷ２４は、複数のブランチ＃０〜＃７にそれぞれ対応する第１〜第８のスイッチ部を有し、第１〜第８のスイッチ部にはそれぞれ第１〜第８の値が割り当てられている。制御信号ＣＴＲ２４が表す値に応じて、ＳＷ２４の第１〜第８のスイッチ部が順番にオンすることにより、各ブランチ＃０〜＃７が順番に有効になる。すなわち、各ブランチ＃０〜＃７において、演算部２３と補正部３０とが接続される。
【００６４】
補正部３０のＳＷ３６は、例えばベースバンド処理部６０から出力される制御信号ＣＴＲ３６に応じて、ＤＰＤ  ＬＵＴ３３、１次元ＡＣＡＬ  ＬＵＴ３４、２次元ＡＣＡＬ制御部３５のいずれかを選択する。制御信号ＣＴＲ３６は、第１〜第３の値のいずれかを表す。ＳＷ３６は、ＤＰＤ  ＬＵＴ３３、１次元ＡＣＡＬ  ＬＵＴ３４、２次元ＡＣＡＬ制御部３５にそれぞれ対応する第１〜第３のスイッチ部を有し、第１〜第３のスイッチ部にはそれぞれ第１〜第３の値が割り当てられている。例えば、制御信号ＣＴＲ３６が第１の値を表す場合、ＳＷ３６はＤＰＤ  ＬＵＴ３３を選択し、演算部２３とＤＰＤ  ＬＵＴ３３とがＳＷ２４、ＳＷ３６を介して接続される。また、制御信号ＣＴＲ３６が第２の値を表す場合、ＳＷ３６は１次元ＡＣＡＬ  ＬＵＴ３４を選択し、演算部２３と１次元ＡＣＡＬ  ＬＵＴ３４とがＳＷ２４、ＳＷ３６を介して接続される。制御信号ＣＴＲ３６が第３の値を表す場合、ＳＷ３６は２次元ＡＣＡＬ制御部３５を選択し、演算部２３と２次元ＡＣＡＬ制御部３５とがＳＷ２４、ＳＷ３６を介して接続される。
【００６５】
演算部２３は、ＬＭＳ演算処理部２３１と、誤差抽出処理部２３２とを有している。演算部２３は演算回路の一例である。演算部２３は、ＤＰＤ、１次元方向のＡＣＡＬ、２次元方向のＡＣＡＬを実行する。２次元方向のＡＣＡＬでは、２次元ＡＣＡＬ制御部３５により位相器５Ａ〜５Ｄが制御される。
【００６６】
［ＤＰＤ］
ＤＰＤでは、各ブランチ＃０〜＃７において、後述のＰＡ２の出力誤差を用いて、ＰＡ２による歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とが補正される。
【００６７】
例えば、ブランチがブランチ＃０である場合、誤差抽出処理部２３２は、セレクタ２１から第１の送信信号（乗算部３１から出力され、かつ、乗算部３２に入力される前の送信信号）を受け取り、復調部２２から第１の送信信号を受け取る。復調部２２からの第１の送信信号は、ＰＡ２からカプラ３、ＳＷ１１、フィードバックパスＤＰＤ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。この場合、誤差抽出処理部２３２は、セレクタ２１からの第１の送信信号と復調部２２からの第１の送信信号との誤差をＰＡ２の出力誤差として抽出し、ＰＡ２の出力誤差をＬＭＳ演算処理部２３１に出力する。
【００６８】
ＬＭＳ演算処理部２３１は、誤差抽出処理部２３２からＰＡ２の出力誤差を受け取る。この場合、ＬＭＳ演算処理部２３１は、例えば誤差最小（ＬＭＳ：Least  Mean  Square）アルゴリズムを用いた演算処理（以下、ＬＭＳ演算処理と記載する）により、ＰＡ２の出力誤差が０になるようにＤＰＤ補正係数を演算する。すなわち、ＬＭＳ演算処理部２３１は、ＰＡ２の出力誤差に基づいて、ＰＡ２による非線形の歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とを補正するためのＤＰＤ補正係数を演算する。ＬＭＳ演算処理部２３１は、演算したＤＰＤ補正係数を、ＳＷ２４、ＳＷ３６を介してＤＰＤ  ＬＵＴ３３に格納する。すなわち、ＬＭＳ演算処理部２３１はＤＰＤ  ＬＵＴ３３を更新する。
【００６９】
ここで、ＤＰＤ  ＬＵＴ３３に格納されたＤＰＤ補正係数と送信信号とが乗算部３２によって乗算されることにより、ＰＡ２による歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とが補正される。
【００７０】
［１次元方向のＡＣＡＬ］
１次元方向のＡＣＡＬでは、複数のブランチ＃０〜＃７における後述のアンテナ６Ａの出力誤差を用いて、ブランチ＃０のアンテナ６Ａとブランチ＃１〜＃７のアンテナ６Ａとの間の相対位相差が補正される。
【００７１】
例えば、ブランチがブランチ＃１である場合、誤差抽出処理部２３２は、セレクタ２１から第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を受け取り、復調部２２から第２の送信信号を受け取る。ここで、復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ａ、アンテナ６Ａ、方向性結合器７Ａ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。この場合、誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ａの出力誤差として抽出し、アンテナ６Ａの出力誤差をＬＭＳ演算処理部２３１に出力する。
【００７２】
ＬＭＳ演算処理部２３１は、誤差抽出処理部２３２からアンテナ６Ａの出力誤差を受け取る。この場合、ＬＭＳ演算処理部２３１は、ＬＭＳ演算処理により、ブランチ＃０の送信信号に対するブランチ＃１の送信信号の相対位相差が所望の相対位相差になるように１次元ＡＣＡＬ補正係数を演算する。例えば、ＬＭＳ演算処理部２３１は、ブランチ＃０におけるアンテナ６Ａの出力誤差とブランチ＃１におけるアンテナ６Ａの出力誤差との差分を求める。そして、ＬＭＳ演算処理部２３１は、その差分に基づいて、ブランチ＃０のアンテナ６Ａから出力される送信信号に対するブランチ＃１のアンテナ６Ａから出力される送信信号の相対位相差を所望の相対位相差に補正するための１次元ＡＣＡＬ補正係数を演算する。ＬＭＳ演算処理部２３１は、演算した１次元ＡＣＡＬ補正係数を、ＳＷ２４、ＳＷ３６を介して１次元ＡＣＡＬ  ＬＵＴ３４に格納する。すなわち、ＬＭＳ演算処理部２３１は、１次元ＡＣＡＬ  ＬＵＴ３４を更新する。
【００７３】
ここで、１次元ＡＣＡＬ  ＬＵＴ３４に格納された１次元ＡＣＡＬ補正係数と送信信号とが乗算部３１によって乗算されることにより、例えばブランチ＃０のアンテナ６Ａとブランチ＃１のアンテナ６Ａとの間の相対位相差が所望の相対位相差に補正される。
【００７４】
同様に、ブランチがブランチ＃２〜＃７である場合でも、ブランチ＃０におけるアンテナ６Ａの出力誤差を基準として、１次元ＡＣＡＬ補正係数が演算され、ブランチ＃０のアンテナ６Ａとブランチ＃２〜＃７のアンテナ６Ａとの間の相対位相差が補正される。
【００７５】
［２次元方向のＡＣＡＬ］
２次元方向のＡＣＡＬでは、各ブランチ＃０〜＃７において、後述の位相器５Ａ〜５Ｄの出力誤差を用いて、アンテナ６Ａとアンテナ６Ｂ〜６Ｄとの間の相対位相差が補正される。
【００７６】
例えば、ブランチがブランチ＃０である場合、誤差抽出処理部２３２は、セレクタ２１から第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を受け取り、復調部２２から第２の送信信号を受け取る。ここで、復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ｂ、アンテナ６Ｂ、方向性結合器７Ｂ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。この場合、誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ｂの出力誤差として抽出し、アンテナ６Ｂの出力誤差をＬＭＳ演算処理部２３１に出力する。
【００７７】
ＬＭＳ演算処理部２３１は、誤差抽出処理部２３２からアンテナ６Ｂの出力誤差を受け取る。この場合、ＬＭＳ演算処理部２３１は、ＬＭＳ演算処理により、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｂから出力される送信信号の相対位相差が所望の相対位相差になるように２次元ＡＣＡＬ補正係数を演算する。例えば、ＬＭＳ演算処理部２３１は、アンテナ６Ａの出力誤差とアンテナ６Ｂの出力誤差との差分を求める。そして、ＬＭＳ演算処理部２３１は、その差分に基づいて、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｂから出力される送信信号の相対位相差を所望の相対位相差に補正するための２次元ＡＣＡＬ補正係数を演算する。ＬＭＳ演算処理部２３１は、演算した２次元ＡＣＡＬ補正係数を、ＳＷ２４、ＳＷ３６を介して２次元ＡＣＡＬ制御部３５に出力する。
【００７８】
２次元ＡＣＡＬ制御部３５は、ＬＭＳ演算処理部２３１から２次元ＡＣＡＬ補正係数を受け取る。２次元ＡＣＡＬ制御部３５は、その２次元ＡＣＡＬ補正係数を制御信号ＣＴＲ５Ｂに含めることにより、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｂから出力される送信信号の相対位相差が所望の相対位相差になるように位相器５Ｂを制御する。
【００７９】
同様に、アンテナ６Ｃ、５Ｄの場合でも、アンテナ６Ａの出力誤差を基準として、２次元ＡＣＡＬ補正係数が演算され、アンテナ６Ａとアンテナ６Ｃ、６Ｄとの間の相対位相差が補正される。
【００８０】
ここで、上述したＡＣＡＬの制御は、リモートラジオヘッド（Remote  Radio  Head：以下「ＲＲＨ」と略記する）による自己的な制御、および、ベースバンドユニット（Baseband  Unit：以下「ＢＢＵ」と略記する）による従属的な制御の両方が可能である。ベースバンド処理部６０は、ＢＢＵの一例である。
【００８１】
［基地局装置の動作例］
次に、実施例に係る基地局装置１００の処理について説明する。図８は、実施例に係る基地局装置１００の動作の一例を示すフローチャートである。
【００８２】
例えば、ベースバンド処理部６０は、定数Ｎに１を設定する（ステップＳ１）。ここで、Ｎは「１」〜「８」のいずれかを表し、複数のブランチ＃０〜＃７にはそれぞれ第１〜第８の値として「１」〜「８」が割り当てられている。
【００８３】
まず、第１のブランチであるブランチ＃０に対して、ＤＰＤが実行される（ステップＳ２）。
【００８４】
ステップＳ２において、まず、ＳＷ１３によりフィードバックパスＤＰＤ−ＦＢの径路が選択される。この場合、セレクタ２１は第１の送信信号（乗算部３１から出力され、かつ、乗算部３２に入力される前の送信信号）を誤差抽出処理部２３２に出力する。復調部２２から第１の送信信号が誤差抽出処理部２３２に出力される。復調部２２からの第１の送信信号は、ＰＡ２からカプラ３、ＳＷ１１、フィードバックパスＤＰＤ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。また、ＳＷ３６はＤＰＤ  ＬＵＴ３３を選択する。
【００８５】
誤差抽出処理部２３２は、セレクタ２１から第１の送信信号を受け取り、復調部２２からの第１の送信信号を受け取る。誤差抽出処理部２３２は、セレクタ２１からの第１の送信信号と復調部２２からの第１の送信信号との誤差をＰＡ２の出力誤差として抽出する。ＬＭＳ演算処理部２３１は、ＰＡ２の出力誤差に対して、ＬＭＳ演算処理を施す。この演算処理により、ＰＡ２による非線形の歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とを補正するためのＤＰＤ補正係数が演算される。ＬＭＳ演算処理部２３１は、ＤＰＤ補正係数を、ＳＷ２４、ＳＷ３６を介してＤＰＤ  ＬＵＴ３３に格納することにより、ＤＰＤ  ＬＵＴ３３を更新する。ＤＰＤ  ＬＵＴ３３に格納されたＤＰＤ補正係数と送信信号とが乗算部３２によって乗算されることにより、ＰＡ２による歪特性と、ＰＡ２の出力端までに発生する送信信号の位相の変動分とが補正される。
【００８６】
ブランチが第１のブランチ（ブランチ＃０）である場合（ステップＳ３：Ｙｅｓ）、１次元方向のＡＣＡＬ（ステップＳ４）がスキップされる。第１のブランチであるブランチ＃０においては、アンテナ６Ａの出力誤差を基準とするため、ブランチ＃０に対する１次元方向のＡＣＡＬを行なう必要はない。そのため、Ｎ＝１である場合、すなわち、ブランチが第１のブランチ（ブランチ＃０）である場合は、１次元方向のＡＣＡＬ（ステップＳ４）はスキップされる。
【００８７】
ここで、１次元方向のＡＣＡＬ（ステップＳ４）がスキップされる場合でも、ステップＳ３において、ＳＷ１３によりフィードバックパスＡＣＡＬ−ＦＢの径路が選択される。この場合、セレクタ２１は第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を誤差抽出処理部２３２に出力する。復調部２２から第２の送信信号が誤差抽出処理部２３２に出力される。復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ａ、アンテナ６Ａ、方向性結合器７Ａ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。誤差抽出処理部２３２は、セレクタ２１から第２の送信信号を受け取り、復調部２２からの第２の送信信号を受け取る。誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ａの出力誤差として抽出する。
【００８８】
次に、第１のブランチ（ブランチ＃０）に対して、２次元方向のＡＣＡＬが実行される（ステップＳ５〜Ｓ７）。ステップＳ５〜Ｓ７においても、ＳＷ１３によりフィードバックパスＡＣＡＬ−ＦＢの径路が選択されている。
【００８９】
ステップＳ５において、セレクタ２１は第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を誤差抽出処理部２３２に出力する。復調部２２から第２の送信信号が誤差抽出処理部２３２に出力される。復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ｂ、アンテナ６Ｂ、方向性結合器７Ｂ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。
【００９０】
誤差抽出処理部２３２は、セレクタ２１から第２の送信信号を受け取り、復調部２２からの第２の送信信号を受け取る。誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ｂの出力誤差として抽出する。ＬＭＳ演算処理部２３１は、ＬＭＳ演算処理により、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｂから出力される送信信号の相対位相差が所望の相対位相差になるように２次元ＡＣＡＬ補正係数を演算する。ＬＭＳ演算処理部２３１は、２次元ＡＣＡＬ補正係数を、ＳＷ２４、ＳＷ３６を介して２次元ＡＣＡＬ制御部３５に出力する。２次元ＡＣＡＬ制御部３５は、その２次元ＡＣＡＬ補正係数を制御信号ＣＴＲ５Ｂに含めることにより、アンテナ６Ａとアンテナ６Ｂとの間の相対位相差が所望の相対位相差になるように位相器５Ｂを制御する。
【００９１】
ステップＳ６において、セレクタ２１は第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を誤差抽出処理部２３２に出力する。復調部２２から第２の送信信号が誤差抽出処理部２３２に出力される。復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ｃ、アンテナ６Ｃ、方向性結合器７Ｃ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。
【００９２】
誤差抽出処理部２３２は、セレクタ２１から第２の送信信号を受け取り、復調部２２からの第２の送信信号を受け取る。誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ｃの出力誤差として抽出する。ＬＭＳ演算処理部２３１は、ＬＭＳ演算処理により、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｃから出力される送信信号の相対位相差が所望の相対位相差になるように２次元ＡＣＡＬ補正係数を演算する。ＬＭＳ演算処理部２３１は、２次元ＡＣＡＬ補正係数を、ＳＷ２４、ＳＷ３６を介して２次元ＡＣＡＬ制御部３５に出力する。２次元ＡＣＡＬ制御部３５は、その２次元ＡＣＡＬ補正係数を制御信号ＣＴＲ５Ｃに含めることにより、アンテナ６Ａとアンテナ６Ｃとの間の相対位相差が所望の相対位相差になるように位相器５Ｃを制御する。
【００９３】
ステップＳ７において、セレクタ２１は第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を誤差抽出処理部２３２に出力する。復調部２２から第２の送信信号が誤差抽出処理部２３２に出力される。復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ｄ、アンテナ６Ｄ、方向性結合器７Ｄ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。
【００９４】
誤差抽出処理部２３２は、セレクタ２１から第２の送信信号を受け取り、復調部２２からの第２の送信信号を受け取る。誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ｄの出力誤差として抽出する。ＬＭＳ演算処理部２３１は、ＬＭＳ演算処理により、アンテナ６Ａから出力される送信信号に対するアンテナ６Ｄから出力される送信信号の相対位相差が所望の相対位相差になるように２次元ＡＣＡＬ補正係数を演算する。ＬＭＳ演算処理部２３１は、２次元ＡＣＡＬ補正係数を、ＳＷ２４、ＳＷ３６を介して２次元ＡＣＡＬ制御部３５に出力する。２次元ＡＣＡＬ制御部３５は、その２次元ＡＣＡＬ補正係数を制御信号ＣＴＲ５Ｃに含めることにより、アンテナ６Ａとアンテナ６Ｄとの間の相対位相差が所望の相対位相差になるように位相器５Ｄを制御する。
【００９５】
次に、ベースバンド処理部６０は、定数Ｎに１を加算する（ステップＳ８）。ここで、Ｎは８を超えていない場合（ステップＳ９：Ｎｏ）、ステップＳ２を実行する。
【００９６】
例えば、第２のブランチであるブランチ＃１に対して、ＤＰＤが実行される（ステップＳ２）。
【００９７】
次に、ブランチが第２のブランチ（ブランチ＃１）である場合（ステップＳ３：Ｎｏ）、１次元方向のＡＣＡＬ（ステップＳ４）が実行される。
【００９８】
ステップＳ４において、ＳＷ１３によりフィードバックパスＡＣＡＬ−ＦＢの径路が選択される。この場合、セレクタ２１は第２の送信信号（ベースバンド処理部６０から出力され、かつ、乗算部３１に入力される前の送信信号）を誤差抽出処理部２３２に出力する。復調部２２から第２の送信信号が誤差抽出処理部２３２に出力される。復調部２２からの第２の送信信号は、ＢＰＦ４から位相器５Ａ、アンテナ６Ａ、方向性結合器７Ａ、ＳＷ８、ＳＷ１２、フィードバックパスＡＣＡＬ−ＦＢ、ＳＷ１３、ＡＤＣ１４、復調部２２を介してフィードバックされた送信信号である。また、ＳＷ３６は１次元ＡＣＡＬ  ＬＵＴ３４を選択する。
【００９９】
誤差抽出処理部２３２は、セレクタ２１から第２の送信信号を受け取り、復調部２２からの第２の送信信号を受け取る。誤差抽出処理部２３２は、セレクタ２１からの第２の送信信号と復調部２２からの第２の送信信号との誤差をアンテナ６Ａの出力誤差として抽出する。ＬＭＳ演算処理部２３１は、ＬＭＳ演算処理により、ブランチ＃０のアンテナ６Ａから出力される送信信号に対するブランチ＃１のアンテナ６Ａから出力される送信信号の相対位相差が所望の相対位相差になるように１次元ＡＣＡＬ補正係数を演算する。ＬＭＳ演算処理部２３１は、１次元ＡＣＡＬ補正係数を、ＳＷ２４、ＳＷ３６を介して１次元ＡＣＡＬ  ＬＵＴ３４に格納することにより、１次元ＡＣＡＬ  ＬＵＴ３４を更新する。１次元ＡＣＡＬ  ＬＵＴ３４に格納された１次元ＡＣＡＬ補正係数と送信信号とが乗算部３１によって乗算されることにより、ブランチ＃０のアンテナ６Ａとブランチ＃１のアンテナ６Ａとの間の相対位相差が所望の相対位相差に補正される。
【０１００】
次に、第２のブランチ（ブランチ＃１）に対して、２次元方向のＡＣＡＬが実行される（ステップＳ５〜Ｓ７）。
【０１０１】
次に、ベースバンド処理部６０は、定数Ｎに１を加算する（ステップＳ８）。ここで、Ｎは８を超えたものとする（ステップＳ９：Ｙｅｓ）。すなわち、ブランチ＃７について、ＤＰＤ、１次元方向のＡＣＡＬ、２次元方向のＡＣＡＬが実行されたことになる。この場合、ステップＳ１が実行される。
【０１０２】
［実施例の効果］
以上の説明により、本実施例の基地局装置１００は、複数のブランチ＃０〜＃７と、第１のスイッチ（ＳＷ１２）とを有する。複数のブランチ＃０〜＃７は、パワーアンプ（ＰＡ２）の後段のフィルタ（ＢＰＦ４）から出力された送信信号の位相を調整する複数の位相器５Ａ〜５Ｄを備えている。複数のブランチ＃０〜＃７は、複数の位相器５Ａ〜５Ｄにより位相が調整された送信信号をそれぞれ複数のアンテナ６Ａ〜６Ｄから送信する。ＳＷ１２は、１次元方向（図１および図２の水平方向Ｘ）のアンテナ間（この場合、アンテナ６Ａ間）の相対位相差を補正するときに、複数のブランチ＃０〜＃７の各々からフィードバックされる送信信号を切り替える。複数のブランチ＃０〜＃７の各々は、第２のスイッチ（ＳＷ８）を有する。ＳＷ８は、２次元方向（図１および図２の垂直方向Ｙ）のアンテナ間（この場合、アンテナ６Ａとアンテナ６Ｂ〜６Ｄとの間）の相対位相差を補正するときに、複数のアンテナ６Ａ〜６Ｄの各々からフィードバックされる送信信号を切り替える。
【０１０３】
このように、本実施例の基地局装置１００では、１次元方向のアンテナ間の位相差を補正するときに複数のブランチ＃０〜＃７の各々の出力帰還をＳＷ１２により切り替えている。そして、複数のブランチ＃０〜＃７の各々において、２次元方向のアンテナ間の位相差を補正するときに、複数の位相器５Ａ〜５Ｄの出力として複数のアンテナ６Ａ〜６Ｄの出力帰還をＳＷ８により切り替えている。ここで、従来の基地局装置（図１１を参照）では、例えば、ブランチ１０４０が８個設けられ、各ブランチ１０４０にアンテナが４個設けられる場合、アンテナの数は全部で３２個となるが、ＡＣＡＬ用のフィードバック信号の信号線も３２本分用意することになる。このように、従来の基地局装置では、アンテナの数と同数の信号線を設けることになるので、回路規模が増大してしまう。一方、実施例に係る基地局装置１００では、例えば、ブランチ４０が８個設けられ、各ブランチ４０にアンテナが４個設けられる場合、各ブランチ４０にＳＷ８を設けることにより、ＡＣＡＬ用のフィードバック信号の信号線を１本設ければよい。すなわち、実施例に係る基地局装置１００では、ブランチ４０の数と同数の信号線を設ければよいので、回路規模の増大を抑制することができる。
【０１０４】
更に、本実施例の基地局装置１００では、複数のブランチ＃０〜＃７の各々に複数の位相器５Ａ〜５Ｄを設けている。ここで、従来の基地局装置（図１１を参照）では、例えば、ブランチ１０４０が８個設けられ、各ブランチ１０４０にアンテナが４個設けられる場合、アンテナの数は全部で３２個となるが、ＤＡＣ、ＰＡ、カプラ、ＢＰＦの数も全部で３２個分用意することになる。このように、従来の基地局装置では、アンテナの数と同数のＤＡＣ、ＰＡ、カプラ、ＢＰＦを設けることになるので、回路規模が増大してしまう。一方、実施例に係る基地局装置１００では、例えば、ブランチ４０が８個設けられ、各ブランチ４０にアンテナが４個設けられる場合、各ブランチ４０に位相器を４個設けることにより、ＤＡＣ、ＰＡ、カプラ、ＢＰＦを全部で８個設ければよい。すなわち、実施例に係る基地局装置１００では、ブランチ４０の数と同数のＤＡＣ、ＰＡ、カプラ、ＢＰＦを設ければよいので、回路規模の増大を抑制することができる。
【０１０５】
また、本実施例の基地局装置１００において、複数のブランチ＃０〜＃７の各々は、第１、第２の処理部（デジタル処理部２０）を更に有し、デジタル処理部２０は、１次元方向のＡＣＡＬ、２次元方向のＡＣＡＬを実行する。１次元方向のＡＣＡＬでは、複数のブランチ＃０〜＃７のうちの第１のブランチ（ブランチ＃０）のアンテナ６Ａとブランチ＃０以外のブランチ＃１〜＃７のアンテナ６Ａとの間の相対位相差を所望の相対位相差に補正する。この補正は、複数のアンテナ６Ａ〜６Ｄのうちの第１のアンテナ（アンテナ６Ａ）からＳＷ８およびＳＷ１２を介してフィードバックされた送信信号とＰＡ２に入力される前の入力信号との誤差である第１誤差（アンテナ６Ａの出力誤差）に基づいて行なわれる。２次元方向のＡＣＡＬでは、アンテナ６Ａとアンテナ６Ａ以外のアンテナ６Ｂ〜６Ｄとの間の相対位相差を所望の相対位相差に補正する。この補正は、アンテナ６Ａの出力誤差と、アンテナ６Ａ以外のアンテナ６Ｂ〜６ＤからＳＷ８およびＳＷ１２を介してフィードバックされた送信信号と入力信号との誤差である第２誤差（アンテナ６Ｂ〜６Ｄの出力誤差）に基づいて行なわれる。
【０１０６】
このように、本実施例の基地局装置１００では、アンテナ端から送信信号をＡＣＡＬ用のフィードバック信号として取り出している。ここで、マクロセルで扱うような大電力の場合では、位相器５Ａ〜５Ｄから出力された送信信号が方向性結合器７Ａ〜７Ｄで歪む恐れがある。一方、スモールセルで扱うような電力の場合では、位相器５Ａ〜５Ｄから出力された送信信号が方向性結合器７Ａ〜７Ｄで歪まずに、ＡＣＡＬ用のフィードバック信号として取り出せる。従来の基地局装置では、１００６Ａ〜１００６Ｄよりも前に設けられたカプラ１００３Ａ〜１００３Ｄから送信信号をＡＣＡＬ用のフィードバック信号として取り出している（図１１を参照）。この場合、カプラ１００３Ａ〜１００３Ｄからアンテナ端（１００６Ａ〜１００６Ｄの端部）までの構成（ＢＰＦ１００４Ａ〜１００４Ｄ）が考慮されないため、ＡＣＡＬを高精度に行なうことができない。一方、実施例に係る基地局装置１００では、アンテナ端から送信信号をＡＣＡＬ用のフィードバック信号として取り出すため、ＡＣＡＬを高精度に行なうことができる。
【０１０７】
また、本実施例の基地局装置１００は、複数のブランチ＃０〜＃７の各々のＰＡ２の出力からフィードバックされる信号を切り替える第３のスイッチ（ＳＷ１１）を更に有する。複数のブランチ＃０〜＃７の各々は、第３の処理部（デジタル処理部２０）を更に有し、デジタル処理部２０は、ＤＰＤを実行する。ＤＰＤでは、ＰＡ２の出力からＳＷ１１を介してフィードバックされた信号と入力信号との誤差である第３誤差（ＰＡ２の出力誤差）に基づいて、ＰＡ２による歪特性を補正する。
【０１０８】
このように、本実施例の基地局装置１００では、ＤＰＤとＡＣＡＬとを１つのデジタル処理部２０により実行するため、回路規模の増大を抑制することができる。
【０１０９】
また、本実施例の基地局装置１００は、第４のスイッチ（ＳＷ１３）を更に有し、ＳＷ１３は、第１のフィードバックパス（フィードバックパスＤＰＤ−ＦＢ）と、第２のフィードバックパス（フィードバックパスＡＣＡＬ−ＦＢ）と、を切り替える。フィードバックパスＤＰＤ−ＦＢは、ＰＡ２の出力を、ＳＷ１１を介してフィードバックするためのパスである。フィードバックパスＡＣＡＬ−ＦＢは、複数のアンテナ６Ａ〜６Ｄの各々から出力される送信信号を、ＳＷ８およびＳＷ１２を介してフィードバックするためのパスである。ここで、フィードバックパスがフィードバックパスＤＰＤ−ＦＢに切り替えられた場合、デジタル処理部２０はＤＰＤを実行する。フィードバックパスがフィードバックパスＡＣＡＬ−ＦＢに切り替えられた場合、デジタル処理部２０は、１次元方向のＡＣＡＬを実行し、２次元方向のＡＣＡＬを実行する。
【０１１０】
このように、本実施例の基地局装置１００では、フィードバックパスＤＰＤ−ＦＢ、ＡＣＡＬ−ＦＢを時分割に切り替えることにより、ＤＰＤによりＰＡ２による歪特性を補正してから、１次元方向のＡＣＡＬ、２次元方向のＡＣＡＬを実行することができる。なお、本実施例の基地局装置１００では、１次元方向のＡＣＡＬを実行してから、２次元方向のＡＣＡＬを実行しているが、２次元方向のＡＣＡＬを実行してから、１次元方向のＡＣＡＬを実行してもよい。
【０１１１】
［他の実施例］
実施例で図示した各部の各構成要素は、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各部の分散・統合の具体的形態は図示のものに限られず、その全部又は一部を、各種の負荷や使用状況等に応じて、任意の単位で機能的又は物理的に分散・統合して構成することができる。
【０１１２】
さらに、各装置で行われる各種処理は、ＣＰＵ（Central  Processing  Unit）（又はＭＰＵ（Micro  Processing  Unit）、ＭＣＵ（Micro  Controller  Unit）等のマイクロ・コンピュータ）上で、その全部又は任意の一部を実行するようにしてもよい。また、各種処理は、ＣＰＵ（又はＭＰＵ、ＭＣＵ等のマイクロ・コンピュータ）で解析実行するプログラム上、又はワイヤードロジックによるハードウェア上で、その全部又は任意の一部を実行するようにしてもよい。
【０１１３】
実施例の基地局装置は、例えば、次のようなハードウェア構成により実現することができる。
【０１１４】
図９は、基地局装置のハードウェア構成の一例を示す図である。図９に示すように、基地局装置２００は、プロセッサ２０１と、メモリ２０２と、アナログ回路２０３とを有している。プロセッサ２０１の一例としては、ＣＰＵ、ＤＳＰ（Digital  Signal  Processor）、ＦＰＧＡ（Field  Programmable  Gate  Array）等が挙げられる。また、メモリ２０２の一例としては、ＳＤＲＡＭ（Synchronous  Dynamic  Random  Access  Memory）等のＲＡＭ（Random  Access  Memory）、ＲＯＭ（Read  Only  Memory）、フラッシュメモリ等が挙げられる。
【０１１５】
そして、実施例の基地局装置１００で行われる各種処理は、不揮発性記憶媒体などの各種メモリに格納されたプログラムをプロセッサで実行することによって実現されてもよい。すなわち、ベースバンド処理部６０やデジタル処理部２０によって実行される各処理に対応するプログラムがメモリ２０２に記録され、各プログラムがプロセッサ２０１で実行されてもよい。また、アナログ処理部１０は、アナログ回路２０３によって実現される。
【０１１６】
なお、ここでは、実施例の基地局装置１００で行われる各種処理がプロセッサ２０１によって実行されるものとしたが、これに限定されるものではなく、複数のプロセッサによって実行されてもよい。
【符号の説明】
【０１１７】
１  デジタルアナログ変換器（ＤＡＣ）
２  パワーアンプ（ＰＡ）
３  カプラ
４  バンドパスフィルタ（ＢＰＦ）
５Ａ〜５Ｄ  位相器
６Ａ〜６Ｄ  アンテナ
７Ａ〜７Ｄ  方向性結合器
８  スイッチ（ＳＷ）
１０  アナログ処理部
１１  スイッチ（ＳＷ）
１２  スイッチ（ＳＷ）
１３  スイッチ（ＳＷ）
１４  アナログデジタル変換器（ＡＤＣ）
２０  デジタル処理部
２１  セレクタ
２２  復調部
２３  演算部（演算回路）
２４  スイッチ（ＳＷ）
３０  補正部
３１  乗算部
３２  乗算部
３３  ＤＰＤルックアップテーブル（ＤＰＤ  ＬＵＴ）
３４  １次元ＡＣＡＬルックアップテーブル（１次元ＡＣＡＬ  ＬＵＴ）
３５  ２次元ＡＣＡＬ制御部
３６  スイッチ（ＳＷ）
４０  送信部（ブランチ）
５１  ハイブリッドカプラ
５２  スイッチ（ＳＷ）
５３  スイッチ（ＳＷ）
５４Ａ〜５４Ｄ  キャパシタ
５５Ａ〜５５Ｄ  キャパシタ
６０  ベースバンド信号処理部
１００  基地局装置
２００  基地局装置
２０１  プロセッサ
２０２  メモリ
２０３  アナログ回路
２３１  ＬＭＳ演算処理部
２３２  誤差抽出処理部
【図１】
2019004299.tif 000003
【図２】
2019004299.tif 000004
【図３】
2019004299.tif 000005
【図４】
2019004299.tif 000006
【図５】
2019004299.tif 000007
【図６】
2019004299.tif 000008
【図７】
2019004299.tif 000009
【図８】
2019004299.tif 000010
【図９】
2019004299.tif 000011
【図１０】
2019004299.tif 000012
【図１１】
2019004299.tif 000013