(57)【要約】【課題】炭化珪素の半導体基板の表面上に成膜されるニッケルシリサイド層の表面の平坦性を改善する技術を提供する。【解決手段】  半導体装置１は、炭化珪素の半導体基板１０、及び、半導体基板１０の表面を被覆しているニッケルシリサイド層２３を備えている。半導体基板１０は、ｐ型のボディコンタクト領域１４とｎ型のソース領域１５を有している。半導体基板１０の深さ方向において、ボディコンタクト領域１４とニッケルシリサイド層２３の接触界面１４Ａは、ソース領域１５とニッケルシリサイド層２３の接触界面１５Ａよりも深い位置に存在している。【選択図】図２
2019129300.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素の半導体基板と、
前記半導体基板の一方の主面を被覆しているニッケルシリサイド層と、を備えており、
前記半導体基板は、
前記一方の主面側に設けられており、前記ニッケルシリサイド層に接触するｐ型コンタクト領域と、
前記一方の主面側に設けられており、前記ｐ型コンタクト領域に隣接して配置されており、前記ニッケルシリサイド層に接触するｎ型コンタクト領域と、を有しており、
前記半導体基板の深さ方向において、前記ｐ型コンタクト領域と前記ニッケルシリサイド層の接触界面は、前記ｎ型コンタクト領域と前記ニッケルシリサイド層の接触界面よりも深い位置に存在する、半導体装置。
【請求項２】
前記ニッケルシリサイド層上に設けられているバリアメタル層と、
前記バリアメタル層上に設けられており、前記バリアメタル層によって前記ニッケルシリサイド層から隔てられている主面電極層と、をさらに備える、請求項１に記載の半導体装置。
【請求項３】
前記バリアメタル層の材料が、チタン単層、又は、チタンと窒化チタンの複層である、請求項２に記載の半導体装置。
【請求項４】
前記主面電極層の材料が、アルミニウム又はアルミニウム合金である、請求項２又は３に記載の半導体装置。
【請求項５】
一方の主面に溝が設けられた炭化珪素の半導体基板を準備する半導体基板準備工程であって、前記半導体基板がｐ型コンタクト領域とｎ型コンタクト領域を有しており、前記ｐ型コンタクト領域が前記溝の底面に露出しており、前記ｎ型コンタクト領域が前記ｐ型コンタクト領域に隣接して配置されているとともに前記一方の主面に露出する、半導体基板を準備する半導体基板準備工程と、
前記半導体基板の前記一方の主面及び前記溝の内壁にニッケル層を成膜するニッケル層成膜工程と、
アニール処理により、前記ニッケル層をシリサイド化してニッケルシリサイド層を形成するニッケルシリサイド層形成工程と、を備える、半導体装置の製造方法。
【請求項６】
前記ニッケルシリサイド層上にバリアメタル層を成膜する工程と、
前記バリアメタル層上に主面電極層を成膜する工程と、をさらに備える、請求項５に記載の半導体装置の製造方法。
【請求項７】
前記バリアメタル層の材料が、チタン単層、又は、チタンと窒化チタンの複層である、請求項６に記載の半導体装置の製造方法。
【請求項８】
前記主面電極層の材料が、アルミニウム又はアルミニウム合金である、請求項６又は７に記載の半導体装置の製造方法。
【請求項９】
前記半導体基板準備工程では、前記半導体基板の前記一方の主面に設けられる前記溝の深さが、前記ニッケルシリサイド層形成工程において前記半導体基板の前記溝に対応する範囲に形成される前記ニッケルシリサイド層の厚みに対して２５％以上であって３５％以下である、請求項５〜８のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
特許文献１は、炭化珪素の半導体基板の表層部に隣接して配置されているｎ+領域とｐ+領域に対してオーミック接触するために、ニッケルシリサイド層を用いる技術を開示する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−２１３４１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ニッケルシリサイド層は、半導体基板の表面上にニッケル層を成膜した後に、アニール処理によりニッケル層をシリサイド化して形成される。本発明者らは、ニッケル層をシリサイド化するときに、ｎ+領域上に形成されるニッケルシリサイド層の厚みよりもｐ+領域上に形成されるニッケルシリサイド層の厚みの方が厚く形成され、これにより、ニッケルシリサイド層の表面に凹凸が形成されることを見出した。このような凹凸がニッケルシリサイド層の表面に形成されると、ニッケルシリサイド層上に成膜される膜の膜質が悪化し、半導体装置の特性を悪化させてしまう。
【０００５】
本明細書は、炭化珪素の半導体基板の表面上に成膜されるニッケルシリサイド層の表面の平坦性を改善する技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本明細書が開示する半導体装置は、炭化珪素の半導体基板及びニッケルシリサイド層を備えることができる。ニッケルシリサイド層は、半導体基板の一方の主面を被覆している。半導体基板は、ｐ型コンタクト領域とｎ型コンタクト領域を有することができる。ｐ型コンタクト領域は、半導体基板の一方の主面側に設けられており、ニッケルシリサイド層に接触する。ｎ型コンタクト領域は、半導体基板の一方の主面側に設けられており、ｎ型コンタクト領域に隣接して配置されており、ニッケルシリサイド層に接触する。半導体基板の深さ方向において、ｐ型コンタクト領域とニッケルシリサイド層の接触界面は、ｎ型コンタクト領域とニッケルシリサイド層の接触界面よりも深い位置に存在している。このような構成の半導体装置のニッケルシリサイド層は、その表面の平坦性が改善されている。
【０００７】
本明細書が開示する半導体装置の製造方法は、半導体基板準備工程、ニッケル層成膜工程及びニッケルシリサイド層形成工程を備えることができる。半導体基板準備工程では、一方の主面に溝が設けられた炭化珪素の半導体基板を準備する。半導体基板は、ｐ型コンタクト領域とｎ型コンタクト領域を有している。ｐ型コンタクト領域は、半導体基板の一方の主面に形成された溝の底面に露出している。ｎ型コンタクト領域は、ｐ型コンタクト領域に隣接して配置されているとともに、半導体基板の一方の主面に露出している。ニッケル層成膜工程では、半導体基板の一方の主面及び溝の内壁にニッケル層を成膜する。ニッケルシリサイド層形成工程では、アニール処理により、ニッケル層をシリサイド化してニッケルシリサイド層を形成する。この製造方法によると、ニッケルシリサイド層形成工程に先立って、半導体基板の一方の主面に溝が形成されている。このような溝が予め形成されることにより、ｐ型コンタクト領域がｎ型コンタクト領域よりも低い位置となる段差が形成される。このため、ニッケルシリサイド層形成工程では、ｎ型コンタクト領域上に形成されるニッケルシリサイド層の厚みよりもｐ型コンタクト領域上に形成されるニッケルシリサイド層の厚みの方が厚く形成されたとしても、この段差がそのニッケルシリサイド層の厚みの差を吸収し、ニッケルシリサイド層の表面に凹凸が形成されることが抑えられる。このように、上記製造方法によると、ニッケルシリサイド層の表面の平坦性が改善される。
【図面の簡単な説明】
【０００８】
【図１】本明細書が開示する半導体装置の要部断面図を模式的に示す。
【図２】本明細書が開示する半導体装置の要部拡大断面図を模式的に示す。
【図３Ａ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図３Ｂ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図３Ｃ】図３Ｂの製造過程の半導体装置の要部拡大断面図を模式的に示す。
【図３Ｄ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図３Ｅ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図３Ｆ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図４Ａ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図４Ｂ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図４Ｃ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図４Ｄ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図４Ｅ】図４Ｄの製造過程の半導体装置の要部拡大断面図を模式的に示す。
【図４Ｆ】本明細書が開示する半導体装置の第１製造方法における製造過程の半導体装置の要部断面図を模式的に示す。
【図５】本明細書が開示する変形例の半導体装置の要部断面図を模式的に示す。
【発明を実施するための形態】
【０００９】
図１を参照して、半導体装置１について説明する。半導体装置１は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）と称される種類の半導体装置である。半導体装置１は、特に限定されないが、パワー半導体装置に属するものであり、例えば電動型の自動車において、コンバータやインバータのスイッチング素子として採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。なお、以下では、ＭＯＳＦＥＴを例示して説明するが、本明細書が開示する技術は、他の種類の半導体装置にも適用可能であり、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）及びダイオードにも適用可能である。
【００１０】
図１に示されるように、半導体装置１は、半導体基板１０、半導体基板１０の裏面１０Ｂを被覆するドレイン電極２２、半導体基板１０の表面１０Ａを被覆するソース電極２６及び半導体基板１０の表面から深部に向けて伸びるトレンチ内に設けられている複数の絶縁トレンチゲート３０を備えている。複数の絶縁トレンチゲート３０は、半導体基板１０の表面１０Ａに対して直交する方向から見たときに、例えばストライプ状のレイアウトで配置されている。
【００１１】
半導体基板１０は、炭化珪素を材料とする炭化珪素基板である。半導体基板１０は、ｎ+型のドレイン領域１１、ｎ-型のドリフト領域１２、ｐ型のボディ領域１３、ｐ+型のボディコンタクト領域１４及びｎ+型のソース領域１５を有している。
【００１２】
ドレイン領域１１は、半導体基板１０の裏層部に配置されており、半導体基板１０の裏面１０Ｂに露出する。ドレイン領域１１は、ドリフト領域１２がエピタキシャル成長するための下地基板でもある。ドレイン領域１１は、半導体基板１０の裏面１０Ｂを被膜するドレイン電極２２にオーミック接触する。
【００１３】
ドリフト領域１２は、ドレイン領域１１上に設けられており、ドレイン領域１１とボディ領域１３の間に配置されている。ドリフト領域１２は、エピタキシャル成長技術を利用して、ドレイン領域１１の表面から結晶成長して形成されている。ドリフト領域１２の不純物濃度は、半導体基板１０の厚み方向に一定である。
【００１４】
ボディ領域１３は、ドリフト領域１２上に設けられており、半導体基板１０の表層部に配置されている。ボディ領域１３は、エピタキシャル成長技術又はイオン注入技術を利用して、半導体基板１０の表層部にアルミニウムを導入して形成されている。
【００１５】
ボディコンタクト領域１４は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されている。ボディコンタクト領域１４は、イオン注入技術を利用して、半導体基板１０の表層部にアルミニウムを導入して形成されている。ボディコンタクト領域１４は、ソース電極２６のニッケルシリサイド層２３にオーミック接触している。なお、ボディコンタクト領域１４は、ｐ型コンタクト領域の一例である。
【００１６】
ソース領域１５は、ボディ領域１３上に設けられており、半導体基板１０の表層部に配置されている。ソース領域１５は、ボディ領域１３によってドリフト領域１２から隔てられている。ソース領域１５は、絶縁トレンチゲート３０の側面に接している。ソース領域１５は、イオン注入技術を利用して、半導体基板１０の表層部に窒素又はリンを導入して形成されている。ソース領域１５は、ソース電極２６のニッケルシリサイド層２３にオーミック接触している。なお、ソース領域１５は、ｎ型コンタクト領域の一例である。
【００１７】
絶縁トレンチゲート３０は、半導体基板１０の表層部に形成されているトレンチ内に充填されており、ソース領域１５とボディ領域１３を貫通してドリフト領域１２に達している。絶縁トレンチゲート３０は、ゲート絶縁膜３２及びゲート電極３４を有している。ゲート電極３４は、ドリフト領域１２とソース領域１５を隔てる位置にあるボディ領域１３にゲート絶縁膜３２を介して対向している。また、ゲート電極３４は、層間絶縁膜３６によってソース電極２６から絶縁されている。ゲート絶縁膜３２は、例えば酸化シリコンである。ゲート電極３４は、例えば不純物を含むポリシリコンである。
【００１８】
ソース電極２６は、ニッケルシリサイドのニッケルシリサイド層２３、チタン単層のバリアメタル層２４、及び、アルミニウム又はアルミニウム合金の主面電極層２５を有している。バリアメタル層２４は、チタンと窒化チタンの複層であってもよい。ニッケルシリサイド層２３、バリアメタル層２４及び主面電極層２５は、半導体基板１０の表面１０Ａからこの順で積層されている。ニッケルシリサイド層２３は、ボディコンタクト領域１４及びソース領域１５とのオーミック性を改善するために設けられている。バリアメタル層２４は、例えば主面電極層２５を成膜するときに発生する水素がゲート絶縁膜３２と半導体基板１０の界面に移動するのを抑える役割を有している。バリアメタル層２４の厚みは、例えば１００〜６００ｎｍである。
【００１９】
図２に、ボディコンタクト領域１４及びソース領域１５を含む範囲の拡大要部断面図を模式的に示す。ここで、ボディコンタクト領域１４とニッケルシリサイド層２３の接触界面１４Ａの半導体基板１０の表面１０Ａに対する深さを第１深さ１４Ｄとする。ソース領域１５とニッケルシリサイド層２３の接触界面１５Ａの半導体基板１０の表面１０Ａに対する深さを第２深さ１５Ｄとする。半導体装置１では、第１深さ１４Ｄが第２深さ１５Ｄよりも大きいという関係が成立している。換言すると、半導体基板１０の深さ方向（紙面上下方向）において、ボディコンタクト領域１４とニッケルシリサイド層２３の接触界面１４Ａは、ソース領域１５とニッケルシリサイド層２３の接触界面１５Ａよりも深い位置（紙面下側の位置）に存在している。
【００２０】
次に、図１を参照し、半導体装置１の動作を説明する。ドレイン電極２２に正電圧が印加され、ソース電極２６が接地され、絶縁トレンチゲート３０のゲート電極３４にソース電極２６よりも正となる電圧が印加されていると、半導体装置１はオンである。このとき、ソース領域１５とドリフト領域１２を隔てる位置にあるボディ領域１３に反転層が形成される。ソース領域１５から供給される電子は、その反転層を経由してドリフト領域１２に達する。ドリフト領域１２に達した電子は、ドリフト領域１２を経由してドレイン領域１１に流れる。このようにして、半導体装置１は、ドレイン電極２２とソース電極２６の間が導通する。
【００２１】
ドレイン電極２２に正電圧が印加され、ソース電極２６が接地され、絶縁トレンチゲート３０のゲート電極３４が接地されていると、半導体装置１はオフである。このとき、ソース領域１５とドリフト領域１２を隔てる位置にあるボディ領域１３に反転層が形成されず、電流が遮断される。
【００２２】
（第１製造方法）
次に、図３Ａ〜図３Ｆを参照し、半導体装置１の第１製造方法のうちのソース電極２６を形成する工程を説明する。
【００２３】
まず、図３Ａに示されるように、ボディ領域１３、ボディコンタクト領域１４、ソース領域１５及び絶縁トレンチゲート３０が形成された半導体基板１０を準備する。これら表面構造は、既知の製造技術を利用して形成することができる。
【００２４】
次に、図３Ｂに示されるように、エッチング技術を利用して、半導体基板１０の表面１０Ａの一部に溝４２を形成する。溝４２は、半導体基板１０の表面１０Ａのうちのボディコンタクト領域１４が形成されている範囲に選択的に形成されている。具体的には、半導体基板１０の表面１０Ａのうちのボディコンタクト領域１４が形成されている範囲に対応して開口が形成されているマスクを半導体基板１０の表面１０Ａ上に成膜する。次に、マスクの開口から露出するボディコンタクト領域１４のうちの深さ方向の一部を除去し、溝４２を形成する。次に、マスクを除去する。
【００２５】
図３Ｃに示されるように、溝４２は、半導体基板１０の表面１０Ａに対して深さ４２Ｄを有するように形成されている。溝４２は、ボディコンタクト領域１４とソース領域１５によって画定されており、その底面にボディコンタクト領域１４が露出しており、その側面にソース領域１５が露出している。このように、溝４２が形成されることにより、ボディコンタクト領域１４がソース領域１５よりも低い位置となる段差が形成される。この段差は、溝４２の深さ４２Ｄに対応する。溝４２の深さ４２Ｄは、完成した半導体装置１のニッケルシリサイド層２３の厚み２３Ｔ（図２参照）の２５％以上であって３５％以下となるように設計されている。
【００２６】
次に、図３Ｄに示されるように、スパッタ技術を利用して、半導体基板１０上にニッケル層１２３を成膜する。具体的には、ニッケル層１２３は、半導体基板１０の表面１０Ａに形成されている溝４２の内壁（即ち、ボディコンタクト領域１４が露出する底面とソース領域１５が露出する側面）、半導体基板１０の表面１０Ａ（即ち、ソース領域１５が露出する表面）、及び、層間絶縁膜３６の表面及び側面に成膜される。
【００２７】
次に、図３Ｅに示されるように、アニール処理により、ニッケル層１２３をシリサイド化してニッケルシリサイド層２３を形成する。具体的には、１回目のアニール処理、ＳＰＭ洗浄、２回目のアニール処理を順に実施し、ニッケル層１２３をシリサイド化してニッケルシリサイド層２３を形成する。１回目のアニール処理は、相対的に低温で実施され、ニッケル層１２３のニッケルと半導体基板１０のシリコンを反応させる。ＳＰＭ洗浄は、層間絶縁膜３６の表面及び側面を被膜する未反応のニッケル層１２３を除去する。２回目のアニール処理は、相対的に高温で実施され、ニッケル層１２３をシリサイド化させ、ニッケルシリサイド層２３を形成する。
【００２８】
図３Ｅに示されるように、ボディコンタクト領域１４上に形成されるニッケルシリサイド層２３の厚みは、ソース領域１５上に形成されるニッケルシリサイド層２３の厚みよりも大きい。この厚みの差は、ボディコンタクト領域１４のドーパントであるアルミニウムの原子半径が大きいことからイオン注入時のダメージがボディコンタクト領域１４に存在しており、これにより、シリコンとニッケルの相互拡散が活発化することが原因と考えられる。仮に、ボディコンタクト領域１４に対応して溝４２が形成されていないとすると、この厚みの差に基づいてニッケルシリサイド層２３の表面に凹凸が形成される。このようなニッケルシリサイド層２３の凹凸は、ニッケルシリサイド層２３の表面上に成膜されるバリアメタル層２４の膜質を悪化させる。しかしながら、上記の製造方法では、ボディコンタクト領域１４とソース領域１５の間に予め段差が形成されているので、この段差がニッケルシリサイド層２３の厚みの差を吸収し、ニッケルシリサイド層２３の表面に凹凸が形成されることを抑制する。このため、ニッケルシリサイド層２３の表面が平坦に形成されている。
【００２９】
次に、図３Ｆに示されるように、スパッタ技術を利用して、ニッケルシリサイド層２３の表面及び層間絶縁膜３６の表面及び側面にバリアメタル層２４を成膜する。上記したように、ニッケルシリサイド層２３の表面が平坦に形成されているので、その平坦なニッケルシリサイド層２３の表面に形成されるバリアメタル層２４は、結晶粒径肥大化又は膜疎化が抑えられ、良好な膜質を有することができる。
【００３０】
最後に、スパッタ技術を利用して、バリアメタル層２４上に主面電極層２５を成膜する。これらの工程を経て、図１に示す半導体装置１が完成する。
【００３１】
（第２製造方法）
次に、図４Ａ〜図４Ｄを参照し、半導体装置１の第２製造方法のうちのソース電極２６を形成する工程を説明する。
【００３２】
まず、図４Ａに示されるように、ボディ領域１３が形成された半導体基板１０を準備する。
【００３３】
次に、図４Ｂに示されるように、イオン注入技術を利用して、半導体基板１０の表層部の一部にソース領域１５を形成する。具体的には、開口が形成されているマスクを半導体基板１０の表面１０Ａ上に成膜する。次に、マスクの開口から露出する半導体基板１０の表面１０Ａにｎ型不純物をイオン注入し、ソース領域１５を形成する。隣り合うソース領域１５の間において、ボディ領域１３が半導体基板１０の表面１０Ａに露出する。次に、マスクを除去する。
【００３４】
次に、図４Ｃに示されるように、エッチング技術を利用して、半導体基板１０の表面１０Ａの一部に溝４４を形成する。溝４４は、半導体基板１０の表面１０Ａのうちのボディ領域１３が露出する範囲に選択的に形成されている。具体的には、半導体基板１０の表面１０Ａのうちのボディ領域１３が露出する範囲に対応して開口が形成されているマスクを半導体基板１０の表面１０Ａ上に成膜する。次に、マスクの開口から露出するボディ領域１３のうちの深さ方向の一部を除去し、溝４４を形成する。次に、マスクを除去する。
【００３５】
次に、図４Ｄに示されるように、イオン注入技術を利用して、半導体基板１０の表面１０Ａに形成されている溝４４の底部にボディコンタクト領域１４を形成する。具体的には、半導体基板１０の表面１０Ａに形成されている溝４４に対応して開口が形成されているマスクを半導体基板１０の表面１０Ａ上に成膜する。次に、マスクの開口から露出する溝４４の底部にｐ型不純物をイオン注入し、ボディコンタクト領域１４を形成する。次に、マスクを除去する。
【００３６】
図４Ｅに示されるように、溝４４は、半導体基板１０の表面１０Ａに対して深さ４４Ｄを有するように形成されている。溝４４は、ボディコンタクト領域１４とソース領域１５によって画定されており、その底面にボディコンタクト領域１４が露出しており、その側面にソース領域１５が露出している。このように、溝４４が形成されることにより、ボディコンタクト領域１４がソース領域１５よりも低い位置となる段差が形成される。この段差は、溝４４の深さ４４Ｄに対応する。溝４４の深さ４４Ｄは、完成した半導体装置１のニッケルシリサイド層２３の厚み２３Ｔ（図２参照）の２５％以上であって３５％以下となるように設計されている。
【００３７】
次に、図４Ｆに示されるように、半導体基板１０の表層部に絶縁トレンチゲート３０を形成する。この絶縁トレンチゲート３０は、既知の製造技術を利用して形成することができる。
【００３８】
この後の製造工程は、図３Ｄ〜図３Ｆと同様である。これらの工程を経て、図１に示す半導体装置１が完成する。なお、上記製造方法では、ソース領域１５、溝４４、ボディコンタクト領域１４の順に形成したが、他の順序で形成することもできる。
【００３９】
次に、半導体装置１の特徴及び変形例を説明する。
（１）上記したように、ニッケルシリサイド層２３の表面が平坦に形成されているので、バリアメタル層２４が良好な膜質を有することができる。例えば、バリアメタル層２４の膜質が悪いと、主面電極層２５を成膜するときに発生する水素がゲート絶縁膜３２と半導体基板１０の界面に移動し、その界面にダングリングボンドが形成される。このようなダングリングボンドは、ゲート電極３４に負バイアスを印加したときに正電荷（正孔）を固定することから、負バイアス印加後の閾値電圧の変動を引き起こすと考えられる。半導体装置１では、バリアメタル層２４が良好な膜質を有しているので、水素の移動が妨げられており、ゲート絶縁膜３２と半導体基板１０の界面におけるダングリングボンドの形成が抑えられている。これにより、半導体装置１は、負バイアス印加後の閾値電圧の変動が小さいという特性を有することができる。
【００４０】
（２）半導体装置１では、半導体基板１０の表面１０Ａに溝が形成されていることにより、ボディコンタクト領域１４の厚みが薄く形成されている。ボディコンタクト領域１４は、半導体装置１の内蔵ダイオード（ＦＷＤ）におけるアノードである。このため、半導体装置１の内蔵ダイオードに関しては、アノードの厚みが薄く形成されていることとなる。これにより、半導体装置１の内蔵ダイオードは、低い順方向電圧で動作することができる。
【００４１】
（３）半導体装置１では、半導体基板１０の表面１０Ａに溝が形成されていることにより、ソース領域１５が、その表面と側面でニッケルシリサイド層２３に接触することができる。このため、ソース領域１５とニッケルシリサイド層２３の接触面積が増加するので、ソース領域１５とニッケルシリサイド層２３の接触抵抗が低下する。
【００４２】
（４）図５に、変形例の半導体装置２を示す。半導体装置２は、絶縁プレーナゲート１３０を備えることを特徴とする。なお、半導体装置１と同一の構成要素については同一符号を付し、その説明を省略する。絶縁プレーナゲート１３０は、半導体基板１０の表面１０Ａ上に形成されており、ゲート絶縁膜１３２とゲート電極１３４を有している。ゲート電極１３４は、ドリフト領域１２とソース領域１５を隔てる位置にあるボディ領域１３にゲート絶縁膜１３２を介して対向している。この半導体装置２でも、半導体基板１０の深さ方向において、ボディコンタクト領域１４とニッケルシリサイド層２３の接触界面が、ソース領域１５とニッケルシリサイド層２３の接触界面よりも深い位置に存在している。このため、半導体装置２でも、ニッケルシリサイド層２３を形成するときに、その表面の平坦性が改善して形成されている。
【００４３】
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
【００４４】
本明細書が開示する半導体装置は、炭化珪素の半導体基板及びニッケルシリサイド層を備えることができる。ニッケルシリサイド層は、半導体基板の一方の主面を被覆している。半導体基板は、ｐ型コンタクト領域とｎ型コンタクト領域を有することができる。ｐ型コンタクト領域は、半導体基板の一方の主面側に設けられており、ニッケルシリサイド層に接触する。ｎ型コンタクト領域は、半導体基板の一方の主面側に設けられており、ｎ型コンタクト領域に隣接して配置されており、ニッケルシリサイド層に接触する。半導体基板の深さ方向において、ｐ型コンタクト領域とニッケルシリサイド層の接触界面は、ｎ型コンタクト領域とニッケルシリサイド層の接触界面よりも深い位置に存在している。ｐ型コンタクト領域とｎ型コンタクト領域は、半導体装置を構成する様々な構成要素に適用することができる。例えば、ｐ型コンタクト領域はボディコンタクト領域であってもよく、ｎ型コンタクト領域はソース領域であってもよい。
【００４５】
上記半導体装置は、ニッケルシリサイド層上に設けられているバリアメタル層と、バリアメタル層上に設けられており、バリアメタル層によってニッケルシリサイド層から隔てられている主面電極層と、をさらに備えていてもよい。バリアメタル層は、半導体基板内に侵入して半導体装置の特性を悪化させる原子の通過を抑制するためのものであり、対象となる原子に応じて様々な材料が採用され得る。この半導体装置では、バリアメタル層が良好な膜質で形成されており、このような原子の通過を抑制することができる。
【００４６】
上記半導体装置では、バリアメタル層の材料は、特に限定されるものではないが、例えばチタン単層、又は、チタンと窒化チタンの複層であってもよい。
【００４７】
上記半導体装置では、主面電極層の材料は、特に限定されるものではないが、例えばアルミニウム又はアルミニウム合金であってもよい。
【００４８】
本明細書が開示する半導体装置の製造方法は、半導体基板準備工程、ニッケル層成膜工程及びニッケルシリサイド層形成工程を備えることができる。半導体基板準備工程では、一方の主面に溝が設けられた炭化珪素の半導体基板を準備する。半導体基板は、ｐ型コンタクト領域とｎ型コンタクト領域を有している。ｐ型コンタクト領域は、半導体基板の一方の主面に形成された溝の底面に露出している。ｎ型コンタクト領域は、ｐ型コンタクト領域に隣接して配置されているとともに、半導体基板の一方の主面に露出している。なお、半導体基板準備工程では、溝とｐ型コンタクト領域とｎ型コンタクト領域を形成する順序は特に限定されない。ニッケル層成膜工程では、半導体基板の一方の主面及び溝の内壁にニッケル層を成膜する。ニッケルシリサイド層形成工程では、アニール処理により、ニッケル層をシリサイド化してニッケルシリサイド層を形成する。ｐ型コンタクト領域とｎ型コンタクト領域は、半導体装置を構成する様々な構成要素に適用することができる。例えば、ｐ型コンタクト領域はボディコンタクト領域であってもよく、ｎ型コンタクト領域はソース領域であってもよい。
【００４９】
上記半導体装置の製造方法はさらに、ニッケルシリサイド層上にバリアメタル層を成膜する工程と、バリアメタル層上に主面電極層を成膜する工程と、備えていてもよい。バリアメタル層は、半導体基板内に侵入して半導体装置の特性を悪化させる原子の通過を抑制するためのものであり、対象となる原子に応じて様々な材料が採用され得る。この半導体装置の製造方法では、良好な膜質でバリアメタル層を形成することができるので、このような原子の通過が抑制された半導体装置を製造することができる。
【００５０】
上記半導体装置の製造方法では、バリアメタル層の材料は、特に限定されるものではないが、例えばチタン単層、又は、チタンと窒化チタンの複層であってもよい。
【００５１】
上記半導体装置の製造方法では、主面電極層の材料は、特に限定されるものではないが、例えばアルミニウム又はアルミニウム合金であってもよい。
【００５２】
上記半導体装置の製造方法の半導体基板準備工程では、半導体基板の一方の主面に設けられる溝の深さが、ニッケルシリサイド層形成工程において半導体基板の溝に対応する範囲に形成されるニッケルシリサイド層の厚みに対して２５％以上であって３５％以下であってもよい。溝の深さがこのように設計されていると、ニッケルシリサイド層の表面の平坦性が極めて良好に改善される。
【００５３】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００５４】
１：半導体装置
１０：半導体基板
１１：ドレイン領域
１２：ドリフト領域
１３：ボディ領域
１４：ボディコンタクト領域
１５：ソース領域
２２：ドレイン電極
２３：ニッケルシリサイド層
２４：バリアメタル層
２５：主面電極層
２６：ソース電極
３０：絶縁トレンチゲート
３２：ゲート絶縁膜
３４：ゲート電極
３６：層間絶縁膜
【図１】
2019129300.tif 000003
【図２】
2019129300.tif 000004
【図３Ａ】
2019129300.tif 000005
【図３Ｂ】
2019129300.tif 000006
【図３Ｃ】
2019129300.tif 000007
【図３Ｄ】
2019129300.tif 000008
【図３Ｅ】
2019129300.tif 000009
【図３Ｆ】
2019129300.tif 000010
【図４Ａ】
2019129300.tif 000011
【図４Ｂ】
2019129300.tif 000012
【図４Ｃ】
2019129300.tif 000013
【図４Ｄ】
2019129300.tif 000014
【図４Ｅ】
2019129300.tif 000015
【図４Ｆ】
2019129300.tif 000016
【図５】
2019129300.tif 000017