(57)【要約】【課題】リフロー実装時の接合材に係る不具合を低減する半導体装置を提供する。【解決手段】半導体装置１は、第１のゲート電極１９と複数の第１のソース電極１１と第２のゲート電極２９と複数の第２のソース電極２１とを有し、第１のゲート電極１９は、半導体基板３２の一方の短辺１２１との間に他の電極を挟まずに形成され、複数の第１のソース電極１１は、略長方形形状のものを複数含み、複数の略長方形形状の第１のソース電極１１は、半導体基板３２の長辺方向と平行にストライプ状に形成され、第２のゲート電極２９は、半導体基板３２の他方の短辺１２２との間に他の電極を挟まずに形成され、複数の第２のソース電極２１は、略長方形形状のものを複数含み、複数の略長方形形状の第２のソース電極２１は、半導体基板３２の長辺方向と平行にストライプ状に形成される。【選択図】図２Ａ
2019129308.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の不純物を含む長方形の半導体基板と、
前記半導体基板の上面に接触して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む低濃度不純物層と、
前記半導体基板の下面全面に接触して形成され、金属材料のみで構成された金属層とからなり、
常温時に前記半導体基板の長辺方向に沿って湾曲しているフェースダウン実装チップサイズパッケージ型半導体装置であって、
前記低濃度不純物層内の第１の領域に形成された第１の縦型ＭＯＳトランジスタと、
前記低濃度不純物層内の前記第１の領域に隣接された第２の領域に形成された第２の縦型ＭＯＳトランジスタとを有し、
前記第１の縦型ＭＯＳトランジスタは、前記低濃度不純物層の表面に、第１のゲート電極と複数の第１のソース電極とを有し、
前記第２の縦型ＭＯＳトランジスタは、前記低濃度不純物層の表面に、第２のゲート電極と複数の第２のソース電極とを有し、
前記半導体基板は、前記第１の縦型ＭＯＳトランジスタの第１のドレイン領域および前記第２の縦型ＭＯＳトランジスタの第２のドレイン領域の共通ドレイン領域として働き、
前記第１のソース電極から前記第１のドレイン領域、前記金属層および前記第２のドレイン領域を経由した前記第２のソース電極までの双方向経路を主電流経路とし、
前記第１のゲート電極は、前記半導体基板の平面視において、前記半導体基板の一方の短辺との間に他の電極を挟まずに形成され、
前記複数の第１のソース電極は、前記半導体基板の平面視において、略長方形形状のものを複数含み、
前記複数の略長方形形状の第１のソース電極は、前記半導体基板の平面視において、前記半導体基板の長辺方向と平行にストライプ状に形成され、
前記第２のゲート電極は、前記半導体基板の平面視において、前記半導体基板の他方の短辺との間に他の電極を挟まずに形成され、
前記複数の第２のソース電極は、前記半導体基板の平面視において、略長方形形状のものを複数含み、
前記複数の略長方形形状の第２のソース電極は、前記半導体基板の平面視において、前記半導体基板の長辺方向と平行にストライプ状に形成され、
前記第１の領域と前記第２の領域との境界線は、前記半導体基板の平面視において、略線分であり、
前記第１のゲート電極および前記複数の第１のソース電極と、前記第２のゲート電極および前記複数の第２のソース電極とは、前記半導体基板の平面視において、前記境界線を対称軸とする線対称の位置に形成された
フェースダウン実装チップサイズパッケージ型半導体装置。
【請求項２】
前記第１のゲート電極は、前記半導体基板の平面視において、前記一方の短辺の中央近傍に形成され、
前記第２のゲート電極は、前記半導体基板の平面視において、前記他方の短辺の中央近傍に形成された
請求項１に記載の半導体装置。
【請求項３】
前記複数の第１のソース電極のうちの少なくとも１対は、前記半導体基板の平面視において、前記第１のゲート電極に対して、前記一方の短辺方向の両側に形成され、該１対の第１のソース電極と前記一方の短辺との最近接距離は、前記第１のゲート電極の前記境界線側端と前記一方の短辺との距離との最近接距離以下であり、
前記複数の第２のソース電極のうちの少なくとも１対は、前記半導体基板の平面視において、前記第２のゲート電極に対して、前記他方の短辺方向の両側に形成され、該１対の第２のソース電極と前記他方の短辺との最近接距離は、前記第２のゲート電極の前記境界線側端と前記他方の短辺との距離との最近接距離以下である
請求項２に記載の半導体装置。
【請求項４】
前記半導体基板の平面視において、前記複数の第１のソース電極と前記一方の短辺との第１の最近接距離は、前記半導体基板の短辺方向における前記第１のゲート電極の最大幅以下である
請求項３に記載の半導体装置。
【請求項５】
前記半導体基板の平面視において、前記第１の最近接距離は、前記複数の第１のソース電極と前記境界線との第２の最近接距離よりも長い
請求項４に記載の半導体装置。
【請求項６】
前記半導体基板の平面視において、前記複数の第１のソース電極と前記第１のゲート電極との第３の最近接距離は、前記半導体基板の短辺方向における前記第１のゲート電極の最大幅以上である
請求項５に記載の半導体装置。
【請求項７】
前記半導体基板の平面視において、前記複数の第１のソース電極のうちの少なくとも１つの、前記半導体基板の短辺方向における最大幅は、０．２５ｍｍ以上０．３５ｍｍ以下である
請求項１に記載の半導体装置。
【請求項８】
前記半導体基板の平面視において、前記複数の第１のソース電極と前記半導体基板の長辺との最近接距離は０．０８ｍｍ以上である
請求項１に記載の半導体装置。
【請求項９】
前記半導体基板の平面視において、前記半導体基板の長辺方向における前記第１のゲート電極の最大幅は、前記半導体基板の短辺方向における前記第１のゲート電極の最大幅と等しいか、または前記半導体基板の短辺方向における前記第１のゲート電極の最大幅よりも広い
請求項１に記載の半導体装置。
【請求項１０】
請求項１に記載の半導体装置が、実装基板に対して前記湾曲の凹状面が対向してフェースダウン実装された半導体モジュールであって、
前記実装基板は、前記第１のゲート電極と接合材を介して接続され、前記実装基板の上面に形成されたゲート基板電極を有し、
前記ゲート基板電極は、前記実装基板の平面視において、前記半導体基板の短辺方向における最大幅よりも、前記半導体基板の長辺方向における最大幅の方が広い
半導体モジュール。
【請求項１１】
請求項１に記載の半導体装置が、実装基板に対して前記湾曲の凹状面が対向してフェースダウン実装された半導体モジュールであって、
前記実装基板は、前記第１のゲート電極と接合材を介して接続され、前記実装基板の上面に形成されたゲート基板電極を有し、
前記半導体基板の平面視における前記ゲート電極の面積と前記実装基板の平面視における前記ゲート基板電極の面積とは互いに異なる
半導体モジュール。
【請求項１２】
請求項１に記載の半導体装置が、実装基板に対して前記湾曲の凹状面が対向してフェースダウン実装された半導体モジュールであって、
前記実装基板は、前記第１のゲート電極と接合材を介して接続され、前記実装基板の上面に形成されたゲート基板電極を有し、
前記接合材は、
前記第１のゲート電極に接合された第１の接合面と、
前記ゲート基板電極に接合された第２の接合面と、
前記第１の接合面と前記第２の接合面とに挟まれた側面とを有し、
前記実装基板に垂直な平面による前記側面の断面は、直線、または前記接合材側へ凹んだ曲線である
半導体モジュール。
【請求項１３】
請求項１に記載の半導体装置が、複数の接合材を介して、実装基板に対して前記湾曲の凹状面が対向してフェースダウン実装された半導体モジュールであって、
前記複数の接合材のうち、前記半導体基板の平面視において前記一方の短辺との距離が最短である第１の接合材の、前記一方の短辺側端位置の厚さをｈ１とし、
前記境界線の位置における前記半導体装置と前記実装基板との間隔をｙ１とし、
前記一方の短辺の位置における前記半導体装置と前記実装基板との間隔をｙ２とし、
前記半導体基板の長辺方向の長さをＬとし、
前記半導体基板の平面視において、前記第１のゲート電極および前記複数の第１のソース電極と前記一方の短辺との最近接距離をＡとした時、
θ＝ａｒｃｓｉｎ（２×（ｙ１−ｙ２）／Ｌ）
ｈ１  ＞  Ａ×ｓｉｎθ  ＋  ｙ２
を満足する
半導体モジュール。
【請求項１４】
前記複数の接合材のうち、前記半導体基板の平面視において前記境界線との距離が最短である第２の接合材の、前記境界線側端位置の厚さをｈ２とし、
前記半導体基板の平面視において、前記第１のゲート電極および前記複数の第１のソース電極と前記境界線との最近接距離をＢとした時、
ｈ２  ＞  （Ｌ／２−Ｂ）×ｓｉｎθ  ＋  ｙ２
を満足する
請求項１３に記載の半導体モジュール。
【請求項１５】
請求項１に記載の半導体装置が、実装基板に対して前記湾曲の凹状面が対向してフェースダウン実装された半導体モジュールであって、
前記半導体基板の平面視において、前記第１のゲート電極および前記複数の第１のソース電極と前記一方の短辺との最近接距離をＣとした時、
前記半導体装置と前記実装基板との最近接間隔は０．０２×Ｃ以上である
半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置および半導体モジュールに関し、特には、ＣＳＰ（チップサイズパッケージ）型の半導体装置に関する。
【背景技術】
【０００２】
従来、上面に電極が形成された半導体基板と、その半導体基板の下面全面に接触して形成された金属層とを含んで構成される半導体装置が知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２０５７６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
一般に、シリコンと金属とでは、熱膨張率が異なる。このため、上記半導体装置を実装基板にリフロー実装する際に、半導体装置に反りが発生し、その反りに起因して、半導体装置と実装基板とを接合する接合材に係る不具合が発生する。
【０００５】
そこで、本開示は、半導体装置を実装基板にリフロー実装する際に生じる、接合材に係る不具合の発生頻度を低減し得る半導体装置および半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の一態様に係る半導体装置は、第１導電型の不純物を含む長方形の半導体基板と、前記半導体基板の上面に接触して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む低濃度不純物層と、前記半導体基板の下面全面に接触して形成され、金属材料のみで構成された金属層とからなり、常温時に前記半導体基板の長辺方向に沿って湾曲しているフェースダウン実装チップサイズパッケージ型半導体装置であって、前記低濃度不純物層内の第１の領域に形成された第１の縦型ＭＯＳトランジスタと、前記低濃度不純物層内の前記第１の領域に隣接された第２の領域に形成された第２の縦型ＭＯＳトランジスタとを有し、前記第１の縦型ＭＯＳトランジスタは、前記低濃度不純物層の表面に、第１のゲート電極と複数の第１のソース電極とを有し、前記第２の縦型ＭＯＳトランジスタは、前記低濃度不純物層の表面に、第２のゲート電極と複数の第２のソース電極とを有し、前記半導体基板は、前記第１の縦型ＭＯＳトランジスタの第１のドレイン領域および前記第２の縦型ＭＯＳトランジスタの第２のドレイン領域の共通ドレイン領域として働き、前記第１のソース電極から前記第１のドレイン領域、前記金属層および前記第２のドレイン領域を経由した前記第２のソース電極までの双方向経路を主電流経路とし、前記第１のゲート電極は、前記半導体基板の平面視において、前記半導体基板の一方の短辺との間に他の電極を挟まずに形成され、前記複数の第１のソース電極は、前記半導体基板の平面視において、略長方形形状のものを複数含み、前記複数の略長方形形状の第１のソース電極は、前記半導体基板の平面視において、前記半導体基板の長辺方向と平行にストライプ状に形成され、前記第２のゲート電極は、前記半導体基板の平面視において、前記半導体基板の他方の短辺との間に他の電極を挟まずに形成され、前記複数の第２のソース電極は、前記半導体基板の平面視において、略長方形形状のものを複数含み、前記複数の略長方形形状の第２のソース電極は、前記半導体基板の平面視において、前記半導体基板の長辺方向と平行にストライプ状に形成され、前記第１の領域と前記第２の領域との境界線は、前記半導体基板の平面視において、略線分であり、前記第１のゲート電極および前記複数の第１のソース電極と、前記第２のゲート電極および前記複数の第２のソース電極とは、前記半導体基板の平面視において、前記境界線を対称軸とする線対称の位置に形成されたフェースダウン実装チップサイズパッケージ型半導体装置である。
【発明の効果】
【０００７】
本開示の一態様に係る半導体装置によると、半導体装置を実装基板にリフロー実装する際に生じる、接合材に係る不具合の発生頻度を低減し得る。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施の形態に係る半導体装置の構造の一例を示す断面図である。
【図２Ａ】図２Ａは、実施の形態に係る半導体装置の電極構成の一例を示す上面図である。
【図２Ｂ】図２Ｂは、実施の形態に係る半導体装置の電極構成の一例を示す上面図である。
【図３】図３は、実施の形態に係る半導体装置の充放電回路への応用例を示す回路図である。
【図４】図４は、実施の形態に係る半導装置の実装構造の一例を示す分解斜視図である。
【図５Ａ】図５Ａは、半導体側が凹状となる反りが生じているときの、実施の形態に係る半導体装置の長辺方向断面を示す模式図である。
【図５Ｂ】図５Ｂは、金属層側が凹状となる反りが生じているときの、実施の形態に係る半導体装置の長辺方向断面を示す模式図である。
【図５Ｃ】図５Ｃは、実施の形態に係る半導体装置を加熱した時の反り量を示すグラフである。
【図６】図６は、典型的な反りが生じている状態の、実施の形態に係る半導体装置を模式的に示す斜視図である。
【図７】図７は、対角線に沿って反りが生じている状態の、実施の形態に係る半導体装置を模式的に示す斜視図である。
【図８Ａ】図８Ａは、サンプル１における電極構成を示す上面図である。
【図８Ｂ】図８Ｂは、サンプル２における電極構成を示す上面図である。
【図８Ｃ】図８Ｃは、サンプル３における電極構成を示す上面図である。
【図８Ｄ】図８Ｄは、比較サンプルにおける電極構成を示す上面図である。
【図９】図９は、観測の結果を示す図である。
【図１０Ａ】図１０Ａは、ソース電極部の、半導体基板の長辺方向の断面を示す模式図である。
【図１０Ｂ】図１０Ｂは、ソース電極部の、半導体基板の長辺方向の断面を示す模式図である。
【図１１】図１１は、ソース電極の最大幅とソース電極のはんだ不具合の発生数との関係を示すグラフである。
【図１２Ａ】図１２Ａは、第１のゲート電極と接合材と第１のゲート基板電極とが取り得る形状の組み合わせの一例を示す模式図である。
【図１２Ｂ】図１２Ｂは、第１のゲート電極と接合材と第１のゲート基板電極とが取り得る形状の組み合わせの一例を示す模式図である。
【図１２Ｃ】図１２Ｃは、第１のゲート電極と接合材と第１のゲート基板電極とが取り得る形状の組み合わせの一例を示す模式図である。
【図１３】図１３は、実施の形態に係る実装基板に垂直な平面による接合材の断面を示す模式図である。
【図１４Ａ】図１４Ａは、実施の形態に係る半導体モジュールの断面を示す模式図である。
【図１４Ｂ】図１４Ｂは、実施の形態に係る半導体モジュールの断面を示す模式図である。
【図１５Ａ】図１５Ａは、実施の形態に係る半導体装置に反りが生じていない状態の実施の形態に係る半導体モジュールの断面を示す模式図である。
【図１５Ｂ】図１５Ｂは、実施の形態に係る半導体装置に反りが生じている状態の実施の形態に係る半導体モジュールの断面を示す模式図である。
【図１６Ａ】図１６Ａは、実施の形態に係る半導体装置に反りが生じていない状態の実施の形態に係る半導体モジュールの断面を示す模式図である。
【図１６Ｂ】図１６Ｂは、実施の形態に係る半導体装置に反りが生じている状態の実施の形態に係る実装基板の断面を示す模式図である。
【発明を実施するための形態】
【０００９】
本開示の一態様に係る半導体装置は、第１導電型の不純物を含む長方形の半導体基板と、前記半導体基板の上面に接触して形成され、前記半導体基板の前記第１導電型の不純物の濃度より低い濃度の前記第１導電型の不純物を含む低濃度不純物層と、前記半導体基板の下面全面に接触して形成され、金属材料のみで構成された金属層とからなり、常温時に前記半導体基板の長辺方向に沿って湾曲しているフェースダウン実装チップサイズパッケージ型半導体装置であって、前記低濃度不純物層内の第１の領域に形成された第１の縦型ＭＯＳトランジスタと、前記低濃度不純物層内の前記第１の領域に隣接された第２の領域に形成された第２の縦型ＭＯＳトランジスタとを有し、前記第１の縦型ＭＯＳトランジスタは、前記低濃度不純物層の表面に、第１のゲート電極と複数の第１のソース電極とを有し、前記第２の縦型ＭＯＳトランジスタは、前記低濃度不純物層の表面に、第２のゲート電極と複数の第２のソース電極とを有し、前記半導体基板は、前記第１の縦型ＭＯＳトランジスタの第１のドレイン領域および前記第２の縦型ＭＯＳトランジスタの第２のドレイン領域の共通ドレイン領域として働き、前記第１のソース電極から前記第１のドレイン領域、前記金属層および前記第２のドレイン領域を経由した前記第２のソース電極までの双方向経路を主電流経路とし、前記第１のゲート電極は、前記半導体基板の平面視において、前記半導体基板の一方の短辺との間に他の電極を挟まずに形成され、前記複数の第１のソース電極は、前記半導体基板の平面視において、略長方形形状のものを複数含み、前記複数の略長方形形状の第１のソース電極は、前記半導体基板の平面視において、前記半導体基板の長辺方向と平行にストライプ状に形成され、前記第２のゲート電極は、前記半導体基板の平面視において、前記半導体基板の他方の短辺との間に他の電極を挟まずに形成され、前記複数の第２のソース電極は、前記半導体基板の平面視において、略長方形形状のものを複数含み、前記複数の略長方形形状の第２のソース電極は、前記半導体基板の平面視において、前記半導体基板の長辺方向と平行にストライプ状に形成され、前記第１の領域と前記第２の領域との境界線は、前記半導体基板の平面視において、略線分であり、前記第１のゲート電極および前記複数の第１のソース電極と、前記第２のゲート電極および前記複数の第２のソース電極とは、前記半導体基板の平面視において、前記境界線を対称軸とする線対称の位置に形成されたフェースダウン実装チップサイズパッケージ型半導体装置である。
【００１０】
この構成によれば、半導体装置を実装基板にリフロー実装する際に生じる半導体装置の反りに起因する、複数の第１のソース電極及び複数の第２のソース電極を実装基板に接合する接合材のはみ出しの発生頻度、また、第１のゲート電極と第２のゲート電極とにおける電極−基板電極間の接合オープン不良の発生頻度を低減し得る。
【００１１】
以下、本開示の一態様に係る半導体装置およびその半導体装置が実装基板にリフロー実装された半導体モジュールの具体例について、図面を参照しながら説明する。
【００１２】
以下で説明する実施の形態は、いずれも本開示の一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１３】
（実施の形態）
［１．半導体装置の基本構造］
以下、本開示に係る半導体装置１の構造について説明する。本開示に係る半導体装置１は、半導体基板３２に２つの縦型ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを形成した、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップサイズパッケージ）型のマルチトランジスタチップである。上記２つの縦型ＭＯＳトランジスタは、パワートランジスタであり、いわゆる、トレンチＭＯＳ型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。
【００１４】
図１は、半導体装置１の構造の一例を示す断面図である。また、図２Ａまたは図２Ｂは、半導体装置１の電極構成の一例を示す上面図である。図１の断面図は、図２Ａまたは図２ＢのＩＡ−ＩＡにおける切断面を見た図である。
【００１５】
図１に示すように、半導体装置１は、半導体基板３２と、低濃度不純物層３３と、金属層３１と、第１の縦型ＭＯＳトランジスタ１０（以下、トランジスタ１０）と、第２の縦型ＭＯＳトランジスタ２０（以下、トランジスタ２０）と、を有する。
【００１６】
また、図２Ａまたは図２Ｂに示すように、半導体装置１は、長方形である半導体基板３２を平面視した場合、長辺方向中央の境界線１０３を対象軸として互いに線対称となる位置に、トランジスタ１０が形成される第１の領域１０１と、トランジスタ２０が形成される第２の領域１０２とを有する。
【００１７】
トランジスタ１０は、第１の領域１０１における低濃度不純物層３３の表面に、第１のゲート電極１９と、複数の第１のソース電極１１（第１のソース電極１１ａ〜１１ｄ）とを有する。
【００１８】
第１のゲート電極１９は、半導体基板３２の平面視において、半導体基板３２の一方の短辺１２１との間に他の電極を挟まずに形成される。
【００１９】
複数の第１のソース電極１１は、半導体基板３２の平面視において、略長方形形状のものを複数含み、これら複数の略長方形形状の第１のソース電極１１は、それぞれの長辺方向が半導体基板３２の長辺方向と平行にストライプ状に形成される。ここで、略長方形形状は、長辺端部が図２Ａまたは図２Ｂに示される円弧形状や、図示されていない多角形に面取りされた形状のものも含む。
【００２０】
トランジスタ２０は、第２の領域１０２における低濃度不純物層３３の表面に、第２のゲート電極２９と、複数の第２のソース電極２１（第２のソース電極２１ａ〜２１ｄ）とを有する。
【００２１】
第２のゲート電極２９は、半導体基板３２の平面視において、半導体基板３２の他方の短辺１２２との間に他の電極を挟まずに形成される。
【００２２】
複数の第２のソース電極２１は、半導体基板３２の平面視において、略長方形形状のものを複数含み、これら複数の略長方形形状の第２のソース電極２１は、それぞれの長辺方向が半導体基板３２の長辺方向と平行にストライプ状に形成される。ここで、略長方形形状は、長辺端部が図２Ａまたは図２Ｂに示される円弧形状や多角形に面取りされた形状のものも含む。
【００２３】
ここで、第１のゲート電極１９および複数の第１のソース電極１１と、第２のゲート電極２９および複数の第２のソース電極２１とは、半導体基板３２の平面視において、境界線１０３を対称軸とする線対称の位置に形成される。以下の説明において、境界線１０３を対称軸とする線対称の関係にある一方の側についての説明は、他方の側の説明を兼ねているとして説明する。
【００２４】
なお、第１のゲート電極１９の数および第２のゲート電極２９の数は、それぞれ１以上であればよく、必ずしも、図２Ａまたは図２Ｂに例示される通りの１に限定されない。
【００２５】
また、第１のソース電極１１の数および第２のソース電極２１の数は、それぞれ複数であればよく、必ずしも、図２Ａまたは図２Ｂに例示される通りの４に限定されない。
【００２６】
また、略長方形形状の第１のソース電極１１の数および略長方形形状の第２のソース電極２１の数は、それぞれ複数であればよく、必ずしも、図２Ａまたは図２Ｂに例示される通りの４に限定されない。
【００２７】
なお、第１のゲート電極１９および第２のゲート電極２９の形状は、図２Ａに示されるように、半導体基板３２の長辺方向と平行な方向の幅が、半導体基板３２の短辺方向と平行な方向の幅よりも広くてよい。もしくは図２Ｂに示されるように円形であってもよい。
【００２８】
半導体基板３２は、第１導電型の不純物を含み、シリコンからなる。半導体基板３２は、例えば、Ｎ型のシリコン基板である。
【００２９】
低濃度不純物層３３は、半導体基板３２の上面（図１での上側主面）に接触して形成され、半導体基板３２の第１導電型の不純物の濃度より低い濃度の第１導電型の不純物を含む。低濃度不純物層３３は、例えば、エピタキシャル成長により半導体基板３２上に形成されてもよい。
【００３０】
金属層３１は、半導体基板３２の下面（図１での下側主面）全面に接触して形成され、金属材料のみで構成されている。金属層３１は、限定されない一例として、銀、銅、金、アルミニウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。但し、金属層３１には、金属材料の製造工程において不純物として混入する微量の金属以外の元素が含まれていてもよい。
【００３１】
トランジスタ１０は、低濃度不純物層３３内の第１の領域１０１（図１での左側半分領域）に形成され、低濃度不純物層３３の上面に形成された複数の第１のソース電極１１および第１のゲート電極１９（図２Ａまたは図２Ｂ参照）を有する。
【００３２】
低濃度不純物層３３の第１の領域１０１には、第１導電型と異なる第２導電型の不純物を含む第１のボディ領域１８が形成されている。第１のボディ領域１８には、第１導電型の不純物を含む第１のソース領域１４、第１のゲート導体１５、および第１のゲート絶縁膜１６が形成されている。第１のソース電極１１は第１の部分１２と第２の部分１３とからなり、第１の部分１２は、第２の部分１３を介して第１のソース領域１４および第１のボディ領域１８に接続されている。第１のゲート電極１９は、第１のゲート導体１５に接続されている。
【００３３】
第１のソース電極１１の第１の部分１２は、リフロー実装時にはんだなどの接合材と良好な接合性を示す層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。第１の部分１２の表面には、金などのめっきが施されてもよい。
【００３４】
第１のソース電極１１の第２の部分１３は、第１の部分１２と第１のソース領域１４および第１のボディ領域１８とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。
【００３５】
トランジスタ２０は、低濃度不純物層３３内の半導体基板３２の上面に沿った方向で隣接する第２の領域１０２（図１での右側半分領域）に形成され、低濃度不純物層３３の上面に形成された複数の第２のソース電極２１および第２のゲート電極２９（図２Ａまたは図２Ｂ参照）を有する。
【００３６】
低濃度不純物層３３の第２の領域１０２には、第１導電型と異なる第２導電型の不純物を含む第２のボディ領域２８が形成されている。第２のボディ領域２８には、第１導電型の不純物を含む第２のソース領域２４、第２のゲート導体２５、および第２のゲート絶縁膜２６が形成されている。第２のソース電極２１は第１の部分２２と第２の部分２３とからなり、第１の部分２２は、第２の部分２３を介して第２のソース領域２４および第２のボディ領域２８に接続されている。第２のゲート電極２９は、第２のゲート導体２５に接続されている。
【００３７】
第２のソース電極２１の第１の部分２２は、リフロー実装時にはんだなどの接合材と良好な接合性を示す層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか１つ以上を含む金属材料で構成されてもよい。第１の部分２２の表面には、金などのめっきが施されてもよい。
【００３８】
第２のソース電極２１の第２の部分２３は、第１の部分２２と第２のソース領域２４および第２のボディ領域２８とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか１つ以上を含む金属材料で構成されてもよい。
【００３９】
トランジスタ１０および２０の上記構成により、半導体基板３２は、トランジスタ１０の第１のドレイン領域およびトランジスタ２０の第２のドレイン領域が共通化された、共通ドレイン領域として働く。
【００４０】
第１のボディ領域１８および第２のボディ領域２８は、開口を有する層間絶縁膜３４で覆われ、層間絶縁膜３４の開口を通して第１のソース領域１４および第２のソース領域２４に接続されたソース電極の第２の部分１３および２３が設けられている。層間絶縁膜３４およびソース電極の第２の部分１３および２３は、開口を有するパッシベーション層３５で覆われ、パッシベーション層３５の開口を通して第２の部分１３、２３にそれぞれ接続されたソース電極の第１の部分１２および２２が設けられている。
【００４１】
ここで、半導体基板３２、低濃度不純物層３３、層間絶縁膜３４、およびパッシベーション層３５の積層体を半導体層４０と定義し、また、各構造体の標準的な設計例は、半導体基板３２と低濃度不純物層３３の厚さの和が６２μｍ、金属層３１の厚さが３０μｍ、層間絶縁膜３４とパッシベーション層３５の厚さの和が８μｍであり、この条件では、半導体層４０の厚さは７０μｍである。
【００４２】
＜応用例＞
図３は、スマートホンなどの充放電回路であり、半導体装置１をこの充放電回路のローサイド側に挿入して、双方向の電流の導通を制御する充放電スイッチとして使用する場合を一応用例として示している。
【００４３】
この場合、半導体装置１は、制御ＩＣ２から与えられる制御信号に応じて、電池３から負荷４への放電電流および負荷４から電池３への充電電流を制御する双方向トランジスタとして用いられ、放電電流は、トランジスタ１０をオフ状態にすることにより遮断され、充電電流は、トランジスタ２０をオフ状態にすることにより遮断される。
【００４４】
ＭＯＳトランジスタには、そのデバイス構成上、ドレイン端子とソース端子の間に寄生素子としてボディダイオードが存在するため（例えば図３でのトランジスタ１０におけるＢＤ１やトランジスタ２０におけるＢＤ２）、単一のＭＯＳトランジスタではドレイン−ソース端子間の双方向の電流を遮断する事ができない。よって双方向の電流を遮断する時には２つのＭＯＳトランジスタをドレイン端子かソース端子を向かい合わせに接続して使用するのが一般的である。
【００４５】
この充放電回路の双方向スイッチとして半導体装置１を用いる場合は、半導体装置１のソース電極間（すなわち、複数の第１のソース電極１１と複数の第２のソース電極２１の間）のオン抵抗が小さいことが求められる。しかし、半導体装置１において共通ドレイン経由の導通抵抗は大きく、また厚さ２０μｍ程度の金属層３１の付加による低オン抵抗化では顧客要望を満足できず、厚さ３０μｍ以上の金属層３１付加が必要になっている。
【００４６】
よって、本開示での半導体装置１は、複数の第１のソース電極１１と複数の第２のソース電極２１との間を、第１のドレイン領域、金属層３１、および第２のドレイン領域を経由して流れる双方向経路が主電流経路となるように金属層３１の厚さを設定する。ここで、主電流経路とは、半導体装置１の電極間（すなわち、複数の第１のソース電極１１と複数の第２のソース電極２１の間）に流れる電流（以下、「主電流」と呼ぶ。）のうち、最も多く電流が流れる経路のことをいう。共通ドレイン領域の導通抵抗に対して金属層３１の導通抵抗は大幅に小さいため、主電流経路を金属層３１とすることができ、金属層３１の厚さ設定で金属層３１の導通抵抗値及び半導体装置１のオン抵抗値を支配的に決定できる。
【００４７】
＜実装例＞
図４は、実施の形態に係る半導体装置１の実装構造の一例を示す分解斜視図であり、半導体装置１を実装した半導体モジュール５０の例を示している。
【００４８】
半導体モジュール５０は、実装基板５１と、配線パターン５２、５６、５７と、接合材と、半導体装置１とを有する。
【００４９】
配線パターン５２は、実装基板５１の上面の帯状領域に設けられ、長手方向に交差するギャップ５３で第１の部分５４と第２の部分５５とに分離され、半導体装置１はギャップ５３上に実装されている。
【００５０】
実装基板５１は、さらに、半導体装置１をフェースダウン実装する時に接合材を介して半導体装置1の複数の電極とそれぞれの対応位置で接合される複数の基板電極を有する。
【００５１】
具体的には、第１のゲート基板電極２１９と、複数の第１のソース基板電極２１１（第１のソース基板電極２１１ａ〜２１１ｄ）と、第２のゲート基板電極２２９と、複数の第２のソース基板電極２２１（第２のソース基板電極２２１ａ〜２２１ｄ）であり、図４では、配線パターン５２、５６、５７におけるそれぞれの基板電極位置上に接合材が配置された状態を表している。
【００５２】
半導体装置１の実装基板５１への実装は、実装基板５１のそれぞれの基板電極位置に接合材を配置し、実装基板５１のそれぞれの基板電極位置と半導体装置１の対応電極が対応するようにフェースダウン配置し、半導体装置１に一定の圧力（例えば実装基板５１と半導体装置１との間隔が８０μｍとなるように）を加えながら、リフローすることにより行われる。
【００５３】
［２．半導体装置に生じる反りとそれによる発生課題］
半導体装置１が実装基板５１にフェースダウン状態でリフロー実装される場合には、複数の第１のソース電極１１、第１のゲート電極１９、複数の第２のソース電極２１および第２のゲート電極２９は、はんだなどの接合材を介して、実装基板５１上に設けられた基板電極と接合される。
【００５４】
半導体装置１はシリコンを主成分とする半導体層４０と金属材料からなる金属層３１との積層体であり、金属の方がシリコンよりも熱膨張率が大きいので環境温度に応じて積層体に反りが生じる。
【００５５】
図５Ａは半導体層４０側が凹状となる反りが生じているときの、また、図５Ｂは金属層３１側が凹状となる反りが生じているときの、半導体装置１の長辺方向断面を示す模式図である。
【００５６】
以下、図５Ａに示される半導体層４０側が凹状となる反りのことを「正の反り」と呼び、図５Ｂに示される金属層３１側が凹状となる反りのことを「負の反り」と呼ぶ。
また、図５Ａ、図５Ｂに示されるように、半導体装置１が反っているときの、長辺方向中央部と遠端部の高低差を反り量と呼ぶ。
【００５７】
図５Ｃは、長辺長が３．４０ｍｍ、短辺長が１．９６ｍｍ、半導体層４０の厚さが７０μｍ、金属層３１の厚さが３０μｍである半導体装置１を加熱した時の反り量を示すグラフである。
【００５８】
実線で示されるデータは、半導体層４０に金属層３１をメッキなどで追加形成した後の初回加熱時のデータであり、本データで５０℃付近を境に反りの方向が反転しているのは、メッキ時の温度が５０℃近辺であり、金属層３１は５０℃より低温になると収縮し、５０℃より高温になると伸長するためと考えられる。また１８０℃付近で反り量が一度低下するのは、メッキで形成された金属層３１が１８０℃程度に加熱されると金属層３１を構成する金属が再結晶化されて、熱に対する物理定数が変化するためと考えられる。
【００５９】
破線で示されるデータは、初回加熱時に２５０℃まで加熱した半導体装置１を常温まで冷却した後に、再度加熱した時のデータであり、初回加熱時のデータに示されるようなグラフ形状の起伏は見られない。これは、初回加熱時に金属層３１を構成する金属の熱に対する物理定数が変化した後なので、変化後の特性に基づく挙動となっていると考えられる。
【００６０】
これらのデータから、半導体装置１は、５０℃以下の常温では負の反りが生じ、１００℃以上の高温時（例えば、リフロー実装時におけるはんだなどの接合材の融解温度である１８０℃〜２００℃時）では、２０〜３０μｍという比較的大きな反り量となる正の反りが生じることがわかる。
【００６１】
以上は半導体装置１の反りについての１次元的な考察だが、実際には２次元的に考えるべきなので、典型的な反りが生じている状態の半導体装置１を模式的に示した斜視図を図６に示す。典型的には、半導体装置１の長辺方向の反りと短辺方向の反りとが同じ向き（図６では、下面側が凹状となる向き）で発生し、それぞれの方向における反り量は、長辺方向の反りの方が短辺方向の反りよりも大きくなる。これは、直方体形状物の反り量は反りが発生する方向の長さの２乗に比例することが周知であることと一致する。
【００６２】
また、図７は、半導体装置１に、半導体装置１の平面視において、対角線に沿って反りが生じている状態の半導体装置１を模式的に示す斜視図である。半導体層４０に金属層３１をメッキなどで追加形成するときに半導体層４０の全面に均質に金属層３１が形成されない時に発生する可能性が有る。
【００６３】
また、半導体装置１の反り量は、半導体層４０の厚さと金属層３１の厚さとの比率に応じて変化し、半導体層４０の厚さが７０μｍ、かつ金属層３１の厚さが７０μｍ以下の条件では、金属層３１の厚さが大きくなる程反り量が大きくなる。つまり、金属層３１の厚さ設定においては、半導体装置１のオン抵抗値と半導体装置１のリフロー実装時の反り量との間でトレードオフの関係となっている。
【００６４】
これに対して、半導体装置１の実際の製品開発においてはオン抵抗値低減が優先され、反り量の絶対値はＪＥＩＴＡなどの許容規格値（たとえば４０μｍ以下程度）に入る範囲で設定されることが多い。これに伴って、４０μｍ程度の反り量が発生してもそれに関連する問題が発生しないようにする必要があるが、現実的には、（１）半導体装置１と実装基板５１との間の接合不足によるオープン不良や、（２）電極からの接合材はみ出し、また電極から分離した浮遊はんだの発生によるショート不良が発生する。
【００６５】
［３．半導体装置における電極の位置、形状の検討］
発明者らは、長辺方向の長さが３．４０ｍｍ、短辺方向の長さが１．９６ｍｍ、半導体層４０の厚さが７０μｍ、金属層３１の厚さが３０μｍの半導体装置１について、その電極（図２Ａまたは図２Ｂにおける、第１のソース電極１１、第２のソース電極２１、第１のゲート電極１９、第２のゲート電極２９）の配置位置、形状を変更したサンプルを複数種類作成した。
【００６６】
図８Ａ、図８Ｂ、図８Ｃは、それぞれ、作成したサンプルの代表例における電極構成を示す上面図である。以下、図８Ａに示される電極構成のサンプルを「サンプル１」と呼び、図８Ｂに示される電極構成のサンプルを「サンプル２」と呼び、図８Ｃに示される電極構成のサンプルを「サンプル３」と呼ぶ。
【００６７】
発明者らは、これらサンプル１、サンプル２、サンプル３をそれぞれ３２個作成し、さらに、比較のために、略長方形形状のソース電極の長辺方向が、半導体基板３２の長辺方向に直交して形成された比較サンプルを３２個作成した。
【００６８】
図８Ｄは、作成した比較サンプルにおける電極構成を示す上面図である。
【００６９】
そして、発明者らは、これらサンプルおよび比較サンプルのそれぞれに対して、はんだを接合材として、フェースダウン形式で実装基板５１へリフロー実装を行い、実装後の半導体装置１の状態について観測した。
【００７０】
その結果、発明者らは、半導体装置１における電極の好ましい位置、好ましい形状を見出した。以下、接合材がはんだであるとして説明するが、接合材がはんだである例に限定されない。
【００７１】
図９は、その観測の結果であり、「浮遊はんだ数」の列には、電極からはんだが分離した不具合の発生数が記載されている。
【００７２】
電極から分離したはんだが、第１のゲート電極１９又は第２のゲート電極２９から分離したものであるか、第１のソース電極１１又は第２のソース電極２１から分離したものであるかは正確にはわからないが、比較サンプルを含めた全サンプルにおいて第１のゲート電極１９及び第２のゲート電極２９の配置位置、形状は同一条件なので、不具合発生数の比較検討においては第１のソース電極１１又は第２のソース電極２１によるものであると考えて差し支えないので、「浮遊はんだ」の列には、第１のソース電極１１および第２のソース電極２１からはんだが分離する不具合の発生数が記載されているとみなして議論を進める。
【００７３】
「ソース電極のはんだはみ出し数」の列には、第１のソース電極１１又は第２のソース電極２１からはんだがはみ出す不具合の発生数が記載されている。
【００７４】
「（１）＋（２）」の列には、「浮遊はんだ数」の列の値と、「ソース電極のはんだはみ出し数」の列の値の和が記載され、すなわち、「第１のソース電極１１又は第２のソース電極２１のはんだに係る不具合」（以降、ソース電極のはんだ不具合と呼ぶ。）の発生数が記載されている。
【００７５】
「オン抵抗」の列には、半導体装置１がオン状態の時の、複数の第１のソース電極１１と複数の第２のソース電極２１との間の抵抗値であるオン抵抗値が記載されている。
【００７６】
＜電極からの接合材はみ出し、また電極から分離した浮遊はんだの対策＞
まず、図９から、サンプル１とサンプル２とサンプル３とのいずれもが、比較サンプルよりもソース電極のはんだ不具合が少ないことがわかる。すなわち、略長方形形状のソース電極の長辺方向を半導体基板３２の長辺方向に対して、直交して形成するよりも平行に形成する方が、ソース電極のはんだ不具合の発生数を抑制できることがわかる。
【００７７】
以下、略長方形形状のソース電極の長辺方向を半導体基板３２の長辺方向に平行に形成することで、ソース電極のはんだ不具合の発生数を抑制できるメカニズムについて、図面を用いて説明する。
【００７８】
図１０Ａ、図１０Ｂは、略長方形形状のソース電極の長辺方向が半導体基板３２の長辺方向と平行となるように形成された場合の、ソース電極部の、半導体基板３２の長辺方向の断面を示す模式図であり（半導体装置１に関しては、図２Ａまたは図２ＢのＩＡ−ＩＡで示される箇所である。）、図１０Ａは、半導体装置１に反りが生じていない状態を示し、図１０Ｂは、半導体装置１に正の反りが生じている状態を示す。
【００７９】
図１０Ａ、図１０Ｂにおいて、接合材３００ａは、第１のソース電極１１のはんだを示し、接合材３００ｂは、第２のソース電極２１のはんだを示す。
【００８０】
半導体装置１に正の反りが生じると、接合材３００ａにかかる圧力は、相対的に、一方の短辺１２１側の方が、境界線１０３側よりも高くなる（これは、半導体装置１と実装基板５１との間隔が半導体基板３２の平面視における位置に応じて異なることによる。）。
【００８１】
上述したように、第１のソース電極１１は、半導体基板３２の長辺方向と平行に形成されているため、接合材３００ａは、半導体基板３２の一方の短辺１２１側にかかる圧力の方が、境界線１０３側にかかる圧力よりも高くなると、図１０Ｂの矢印で示されるように半導体基板３２の一方の短辺１２１側から境界線１０３側へと流動し得る。
【００８２】
同様に、接合材３００ｂは、半導体基板３２の他方の短辺１２２側にかかる圧力の方が、境界線１０３側にかかる圧力よりも高くなると、半導体基板３２の他方の短辺１２２側からから境界線１０３側へと流動し得る。
【００８３】
従って、略長方形形状のソース電極の長辺方向を半導体基板３２の長辺方向に平行に形成することで、ソース電極のはんだ不具合の発生数を抑制することができる。
【００８４】
また、この接合材３００ａに対して半導体基板３２の長辺方向に沿って圧力差が生じるメカニズムは、第１のソース電極１１に対してだけではなく、半導体装置１と実装基板５１との間隔が異なる半導体基板３２の平面視における複数位置を含むように配置された全ての電極に対して適用されるものなので、半導体装置１上に形成される電極は半導体基板３２の長辺方向に沿った長辺を持った略長方形形状とすることが好ましい。
【００８５】
よって、半導体装置１上に複数形成される、複数の第１のソース電極１１及び複数の第２のソース電極２１はそれぞれ半導体基板３２の長辺方向に沿った長辺を持った略長方形形状として、全体としてはストライプ状にすることが好ましい。この構成によれば、ソース電極のはんだ不具合の発生数を抑制することができる。
【００８６】
同じ理由から、第１のゲート電極１９と第２のゲート電極２９についても、その形状は半導体基板３２の長辺方向に沿った長辺を持った略長方形形状とすることが好ましい。
【００８７】
すなわち、半導体基板３２の平面視において、半導体基板３２の長辺方向における第１のゲート電極１９の最大幅は、半導体基板３２の短辺方向における第１のゲート電極１９の最大幅と等しいか、または半導体基板３２の短辺方向における第１のゲート電極１９の最大幅よりも広いことが好ましい。
【００８８】
この構成によれば、第１のゲート電極１９または第２のゲート電極２９からはんだがはみ出す不具合の発生数を抑制することができる。
【００８９】
また同じ理由から、第１のゲート電極１９または第２のゲート電極２９に対向する、第１のゲート基板電極２１９または第２のゲート基板電極２２９の形状は、実装基板５１の平面視において、実装基板５１の長辺方向における最大幅が実装基板５１の短辺方向における最大幅と等しいか、または実装基板５１の短辺方向における第１のゲート基板電極２１９または第２のゲート基板電極２２９の最大幅よりも広いことが好ましい。
【００９０】
この構成によれば、第１のゲート基板電極２１９または第２のゲート基板電極２２９からはんだがはみ出す不具合の発生数を抑制することができる。
【００９１】
更に、この接合材３００ａに対して半導体基板３２の長辺方向に沿って圧力差が生じるメカニズムによれば、正の反りを持った半導体装置１の長辺方向の両端部よりも中央部の方が接合材３００ａに対してかかる圧力は低いので、電極を長辺方向の両端部寄りに形成すれば接合が十分になる反面はんだはみ出しが発生しやすくなり、電極を長辺方向の中央部寄りに形成すれば接合が不十分になる反面はんだはみ出しが発生しにくいという関係にあることがわかる。
【００９２】
従って、複数の第１のソース電極１１は、一方の短辺１２１側よりも、境界線１０３側に近い位置に形成すればよく、半導体基板３２の平面視において、複数の第１のソース電極１１と一方の短辺１２１との最近接距離（図２Ａまたは図２Ｂ中のＬａ）は、複数の第１のソース電極１１と境界線１０３との最近接距離（図２Ａまたは図２Ｂ中のＬｅ）よりも長くすることが好ましい。
【００９３】
この構成によれば、第１のソース電極１１からはんだがはみ出す不具合の発生数を抑制することができる。
【００９４】
＜半導体装置と実装基板との間の接合不足によるオープン不良の対策＞
上述の「電極を長辺方向の両端部寄りに形成すれば接合が十分になる」メカニズムより、第１のゲート電極１９及び第２のゲート電極２９の形成位置については、第１のゲート電極１９を一方の短辺１２１近傍に形成し、第２のゲート電極２９を他方の短辺１２２近傍に形成すればよいので、第１のゲート電極１９を、半導体基板３２の平面視において、半導体基板３２の一方の短辺１２１との間に他の電極を挟まないようなレイアウト配置にしてもよい。
【００９５】
この構成によれば、第１のゲート電極１９のオープン不良の発生頻度が低減される。
【００９６】
同様に、第２のゲート電極２９を、半導体基板３２の平面視において、半導体基板３２の他方の短辺１２２との間に他の電極を挟まないようなレイアウト配置にしてもよい。
この構成によれば、第２のゲート電極２９のオープン不良の発生頻度が低減される。
【００９７】
ここまでは半導体装置１の反りが半導体基板３２の長辺方向に沿うケースを述べたが、半導体装置１の反りは、図６に示されるように、半導体基板３２の短辺方向にも発生し得る。
【００９８】
この場合（短辺方向の反り発生）でも電極のオープン不良を起こさないようにするために、複数の第１のソース電極１１のうちの少なくとも１対（図２Ａまたは図２Ｂ中の第１のソース電極１１ａと第１のソース電極１１ｄの対）が、半導体基板３２の平面視において、第１のゲート電極１９に対して、一方の短辺１２１方向の両側に形成されるとよい。
【００９９】
このとき同時に、長辺方向の反りに対してオープン不良を起こさないようにするために、該１対の第１のソース電極１１（図２Ａまたは図２Ｂ中の第１のソース電極１１ａと第１のソース電極１１ｄの対）と一方と短辺１２１との最近接距離（図２Ａまたは図２Ｂ中のＬａ）は、第１のゲート電極１９の境界線１０３側端と一方の短辺１２１との最近接距離（図２Ａまたは図２Ｂ中のＬｂ）よりも短くなるレイアウトとすればよい。
【０１００】
同様に、複数の第２のソース電極２１のうちの少なくとも１対（図２Ａまたは図２Ｂ中の第２のソース電極２１ａと第２のソース電極２１ｄの対）は、半導体基板３２の平面視において、第２のゲート電極２９に対して、他方の短辺１２２方向の両側に形成されるとよい。
【０１０１】
このとき同時に、長辺方向の反りに対してオープン不良を起こさないようにするために、該１対の第２のソース電極２１（図２Ａまたは図２Ｂ中の第２のソース電極２１ａと第２のソース電極２１ｄの対）と他方の短辺１２２との最近接距離（図２Ａまたは図２Ｂ中のＬｃ）は、第２のゲート電極２９の境界線１０３側端と他方の短辺１２２との最近接距離（図２Ａまたは図２Ｂ中のＬｄ）よりも短くなるレイアウトとすればよい。
【０１０２】
この構成によれば、半導体装置１の反りが半導体基板３２の長辺方向と短辺方向とに同時に発生してもソース電極のオープン不良の発生頻度が低減される。
【０１０３】
また、図７で示されるように、半導体装置１の反りが、半導体装置１の平面視における対角線に沿って生じる場合（以降、「斜め反り」と呼ぶ。）について述べる。
【０１０４】
この斜め反りが生じた場合には、ソース電極は上述したように半導体装置１の平面視における四隅近傍に形成されればオープン不良が防げるが、ゲート電極については、ゲート電極の数がトランジスタ当たり１個の場合で、かつ該四隅近傍に形成された場合は、オープン不良が発生しやすくなる。
【０１０５】
従って、これを回避すべく、第１のゲート電極１９は、半導体基板３２の平面視において、一方の短辺１２１の中央近傍に形成され、第２のゲート電極２９は、半導体基板３２の平面視において、他方の短辺１２２の中央近傍に形成されることが好ましい。
【０１０６】
この構成によれば、半導体装置１の反りが斜め反りであっても、ゲート電極のオープン不良の発生頻度が低減される。
【０１０７】
また、半導体基板３２の平面視において、複数の第１のソース電極１１と一方の短辺１２１との最近接距離（図２Ａまたは図２Ｂ中のＬａ）は、半導体基板３２の短辺方向における第１のゲート電極１９の最大幅以下となるレイアウトであってもよい。
【０１０８】
この構成によれば、第１のソース電極１１のオープン不良の発生頻度が低減される。
【０１０９】
また、第１のゲート電極１９と複数の第１のソース電極１１との間のショート不良回避のために、半導体基板３２の平面視において、複数の第１のソース電極１１と第１のゲート電極１９との最近接距離（図２Ａまたは図２Ｂ中のＬｆ１〜Ｌｆ４のうちのいずれか）は、半導体基板３２の短辺方向における第１のゲート電極１９の最大幅以上であってもよい。
【０１１０】
この構成によれば、上述の浮遊はんだのサイズは第１のゲート電極１９の短辺方向サイズより小さいので、第１のゲート電極１９と複数の第１のソース電極１１との間のショート不良の発生頻度が低減される。
【０１１１】
次に、複数の第１のソース電極１１又は複数の第２のソース電極２１の、半導体基板３２の短辺方向における最大幅（以下、「ソース電極の最大幅」と呼ぶ。）について考察する。
【０１１２】
図１１は、図８Ａ〜図８Ｃ、図９に基づいて作成されたソース電極の最大幅と、複数の第１のソース電極１１又は複数の第２のソース電極２１のはんだ不具合（以下、「ソース電極のはんだ不具合」と呼ぶ。）の発生数との関係を示すグラフである。
【０１１３】
図１１において、グラフの横軸はソース電極の最大幅を示し、グラフの縦軸はソース電極のはんだ不具合発生数を示す。
【０１１４】
図１１から、ソース電極の最大幅が０．２５ｍｍ以上０．３５ｍｍ以下である場合には、いずれも、ソース電極のはんだ不具合の発生数が一桁数値であり、比較的、ソース電極のはんだ不具合の発生頻度が低いことがわかる。
【０１１５】
また、図１１から、ソース電極のはんだ不具合の発生数は、ソース電極の最大幅が０．３０ｍｍである場合を極小として、ソース電極の最大幅が０．２５ｍｍ側へと細くなる場合と、ソース電極の最大幅が０．３５ｍｍ側へと太くなる場合とのいずれの場合も、増加する傾向にあることがわかる。
【０１１６】
図示はしていないが、別の実験データでは、ソース電極の最大幅が、０．２０ｍｍから０．３０ｍｍになるにつれてソース電極のはんだ不具合の発生数が単調増加している。
【０１１７】
また、図９から、半導体装置１のオン抵抗は、ソース電極の最大幅が０．２５ｍｍから０．３５ｍｍになるにつれて、単調減少していることがわかる。
【０１１８】
これらのことから、ソース電極幅の大小に関しては、ソース電極のはんだ不具合の発生数とオン抵抗とがトレードオフであることがわかる。
【０１１９】
また、ソース電極のはんだ不具合の発生数がソース電極幅が狭くなっても増大しているのは、本実験においては、複数の第１のソース電極１１及び複数の第２のソース電極２１と半導体基板３２の長辺との最近接距離（後述している）を同時に変化させたことによると考えられる。
【０１２０】
これらのことから、複数の第１のソース電極１１又は複数の第２のソース電極２１のうちの少なくとも一つの、半導体基板３２の短辺方向における最大幅は、０．２５ｍｍ以上０．３５ｍｍ以下にすることが好ましく、さらに０．３０ｍｍとするのがより好ましい。
【０１２１】
次に、複数の第１のソース電極１１又は複数の第２のソース電極２１と、半導体基板３２の長辺との最近接距離（以下、「ソース電極と半導体基板３２の長辺との最近接距離」と呼ぶ。）について考察する。
【０１２２】
図６に示されるように、半導体装置１の反りが半導体基板３２の短辺方向に沿う場合も正の反りが生じるので、ソース電極と半導体基板３２の長辺との最近接距離をより大きくすることで、第１のソース電極１１又は第２のソース電極２１からはんだはみ出しが起こる不具合の発生頻度が低減される。
【０１２３】
図８Ａ〜図８Ｃと図９とから、ソース電極と半導体基板３２の長辺との最近接距離が０．０８０ｍｍである場合は、該最近接距離が０．０８０ｍｍ未満である場合と比べて、ソース電極のはんだ不具合の発生数が最も少なくなっていることがわかる。
【０１２４】
従って、これらのことから、ソース電極と半導体基板３２の長辺との最近接距離は、０．０８０ｍｍ以上であることが好ましい。
【０１２５】
次に、第１のゲート電極１９と第１のゲート基板電極２１９の形状について考察する。
【０１２６】
上述したように、リフロー実装時に半導体装置１に正の反りが発生すると、はんだにかかる圧力は、相対的に、一方の短辺１２１側の方が、境界線１０３側よりも高くなる。
【０１２７】
このため、第１のゲート電極１９の形状、または第１のゲート基板電極２１９は、はんだが、第１のゲート電極１９、または第１のゲート基板電極２１９に沿って、一方の短辺１２１側から境界線１０３側へと流動し得る形状が好ましい。
【０１２８】
すなわち、半導体基板３２の平面視において、半導体基板３２の長辺方向における第１のゲート電極１９の最大幅は、半導体基板３２の短辺方向における第１のゲート電極１９の最大幅と等しいか、または半導体基板３２の短辺方向における第１のゲート電極１９の最大幅よりも広いことが好ましい。
【０１２９】
また、第１のゲート基板電極２１９の形状は、実装基板５１の平面視において、実装基板５１の短辺方向における最大幅と等しいか、または実装基板５１の短辺方向における第１のゲート基板電極２１９の最大幅よりも、実装基板５１の長辺方向における最大幅の方が広いことが好ましい。
【０１３０】
次に、第１のゲート電極１９の大きさと、第１のゲート基板電極２１９の大きさと、リフロー実装開始時の接合材３００（後述の図１３参照）の大きさとの関係について考察する。
【０１３１】
半導体基板３２の平面視における第１のゲート電極１９の面積と、実装基板５１の平面視における第１のゲート基板電極２１９の面積とが互いに異なることが好ましい。
【０１３２】
この構成によれば、リフロー実装時の、第１のゲート電極１９における接合材３００のはみ出し、および、第１のゲート基板電極２１９における接合材３００のはみ出しの発生頻度を低減できる。
【０１３３】
それは、実装基板５１の平面視におけるリフロー実装開始時の接合材３００の面積が、半導体基板３２の平面視における第１のゲート電極１９の面積と、実装基板５１の平面視における第１のゲート基板電極２１９の面積とを比較した時の、面積の小さい方の面積と同一面積であれば、リフロー実装時に半導体装置１に正の反りが発生して、接合材３００にかかる圧力が高くなっても、第１のゲート電極１９と第１のゲート基板電極２１９のうち、比較面積が大きい方の電極部に流動し得るスペースが存在するからである。
【０１３４】
図１２Ａ、図１２Ｂ、図１２Ｃは、第１のゲート電極１９と接合材３００と第１のゲート基板電極２１９とが取り得る形状の組み合わせの一例を示す模式図である。図１２Ａ、図１２Ｂ、図１２Ｃにおける、電極、接合材、基板電極は、それぞれ、第１のゲート電極１９、接合材３００、第１のゲート基板電極２１９に対応する。
【０１３５】
図１２Ａは、第１のゲート電極１９の面積が第１のゲート基板電極２１９の面積よりも大きく、かつ、接合材３００の面積が第１のゲート基板電極２１９の面積と等しい場合における、第１のゲート電極１９と接合材３００と第１のゲート基板電極２１９とが取り得る形状の組み合わせの一例を示す模式図であり、図１２Ｂは、第１のゲート基板電極２１９の面積が第１のゲート電極１９の面積よりも大きく、かつ、接合材３００の面積が第１のゲート電極１９の面積と等しい場合における、第１のゲート電極１９と接合材３００と第１のゲート基板電極２１９とが取り得る形状の組み合わせの一例を示す模式図である。
【０１３６】
また、半導体基板３２の平面視における第１のゲート電極１９の面積と、実装基板５１の平面視における第１のゲート基板電極２１９の面積とが互いに等しい場合は、リフロー実装開始時の接合材３００の面積が、該同一面積より小さいことが好ましい。
【０１３７】
この構成によれば、リフロー実装時の、第１のゲート電極１９における接合材３００のはみ出し、および、第１のゲート基板電極２１９における接合材３００のはみ出しの発生頻度を低減できる。
【０１３８】
それは、実装基板５１の平面視におけるリフロー実装開始時の接合材３００の面積が、半導体基板３２の平面視における第１のゲート電極１９の面積及び実装基板５１の平面視における第１のゲート基板電極２１９の面積より小さいので、リフロー実装時に半導体装置１に正の反りが発生して、接合材３００にかかる圧力が高くなっても、第１のゲート電極１９または第１のゲート基板電極２１９の電極部に流動し得るスペースが存在するからである。
【０１３９】
図１２Ｃは、第１のゲート電極１９の面積が第１のゲート基板電極２１９の面積が等しく、接合材３００の面積が該同一面積より小さい場合における、第１のゲート電極１９と接合材３００と第１のゲート基板電極２１９とが取り得る形状の組み合わせの一例を示す模式図である。
【０１４０】
図１３は、例えば図１２Ｃ(a)の場合のように、第１のゲート電極１９と第１のゲート基板電極２１９との間の接合材３００が比較的少ない場合の、実装基板５１に垂直な平面による接合材３００の断面を示す模式図である。
【０１４１】
図１３に示されるように、接合材３００は、第１のゲート電極１９に接合された第１の接合面３０１と、第１のゲート基板電極２１９に接合された第２の接合面３０２と、第１の接合面３０１と第２の接合面３０２とに挟まれた側面３０３とを有する。
【０１４２】
第１のゲート電極１９と第１のゲート基板電極２１９との間の接合材３００が比較的少ない場合は、実装基板５１に垂直な平面による側面３０３の断面は、直線又は接合材３００側へ凹んだ曲線となり、これらの場合は接合材３００のはみ出し発生頻度を低減することができる。
【０１４３】
これらのことから、リフロー実装後の接合材３００の出来栄え形状は、実装基板５１に垂直な平面による側面３０３の断面が、直線又は接合材３００側へ凹んだ曲線である形状となっていることが好ましい。
【０１４４】
図１４Ａは、実装基板５１に半導体装置１がフェースダウン実装された半導体モジュール５０の断面を示す模式図であり、半導体装置１は正の反りを有し、半導体装置１の凹状面が実装基板５１に対向している。
【０１４５】
図１４Ａにおける接合材３００ｃは、半導体基板３２の平面視において、第１のゲート電極１９および複数の第１のソース電極１１のうち、一方の短辺１２１との距離が最短となる電極に接合された接合材である。
【０１４６】
Ａは、半導体基板３２の平面視において、第１のゲート電極１９および複数の第１のソース電極１１と一方の短辺１２１との最近接距離である。
【０１４７】
Ｌは、半導体基板３２の長辺方向の長さである。
【０１４８】
ｙ１は、境界線１０３の位置における半導体装置１と実装基板５１との間隔である。
【０１４９】
ここで、境界線１０３の位置における半導体装置１と実装基板５１との間隔とは、実装基板５１の上面に形成された基板電極（第１のゲート基板電極２１９、複数の第１のソース基板電極２１１、第２のゲート基板電極２２９、複数の第２のソース基板電極２２１）の上面を基準とした、境界線１０３の位置における半導体装置１までの距離のことをいう。
【０１５０】
ｙ２は、一方の短辺１２１の位置における半導体装置１と実装基板５１との間隔である。
【０１５１】
ここで、一方の短辺１２１の位置における半導体装置１と実装基板５１との間隔とは、実装基板５１の上面に形成された基板電極の上面を基準とした、一方の短辺１２１の位置における半導体装置１までの距離のことをいう。
【０１５２】
半導体装置１と実装基板５１とを接触させないためには、ｙ２として、例えば５μｍや１０μｍなどの所定のマージン値を確保する必要がある。
【０１５３】
ｈ１は、接合材３００ｃの、一方の短辺１２１側端位置の厚さである。
【０１５４】
ここで、接合材３００ｃの、一方の短辺１２１側端位置とは、接合材３００ｃと半導体装置１の上面とが接触する領域のうち、最も一方の短辺１２１側の位置のことをいう。また、接合材３００ｃの、一方の短辺１２１側端位置の厚さとは、実装基板５１の上面に形成された基板電極の上面を基準とした、接合材３００ｃの、一方の短辺１２１側端位置における半導体装置１までの距離のことをいう。
【０１５５】
図１４Ａに示されるように、実装基板５１の上面を基準とした、半導体装置１の上面の傾きθとすると、θは、次式（式１）で表される。
【０１５６】
θ  ＝  ａｒｃｓｉｎ（２×（ｙ１−ｙ２）／Ｌ）                …（式１）
【０１５７】
また、ｈ１−ｙ２は、次式（式２）で表される。
【０１５８】
ｈ１−ｙ２  ＝  Ａ×ｓｉｎθ                                  …（式２）
【０１５９】
従って、半導体装置１と実装基板５１とを接触させないためには、ｈ１が次式（式３）を満たすことが好ましい。
【０１６０】
ｈ１  ＞  Ａ×ｓｉｎθ  ＋  ｙ２                              …（式３）
【０１６１】
図１４Ｂは、実装基板５１に半導体装置１がフェースダウン実装された半導体モジュール５０の断面を示す模式図であり、半導体装置１は正の反りを有し、半導体装置１の凹状面が実装基板５１に対向している。
【０１６２】
図１４Ｂにおける接合材３００ｄは、半導体基板３２の平面視において、第１のゲート電極１９および複数の第１のソース電極１１のうち、境界線１０３との距離が最短となる電極に接合された接合材である。
【０１６３】
Ｂは、半導体基板３２の平面視において、第１のゲート電極１９および複数の第１のソース電極１１と境界線１０３との最近接距離である。
【０１６４】
Ｌ、ｙ１、ｙ２、θは、図１４Ａと同様である。
【０１６５】
ｈ２は、接合材３００ｄの、境界線１０３側端位置の厚さである。
【０１６６】
ここで、接合材３００ｄの、境界線１０３側端位置とは、接合材３００ｄと半導体装置１の上面とが接触する領域のうち、最も境界線１０３側の位置のことをいう。また、接合材３００ｄの、境界線１０３側端位置の厚さとは、実装基板５１の上面に形成された基板電極の上面を基準とした、接合材３００ｄの、境界線１０３側端位置における半導体装置１までの距離のことをいう。
【０１６７】
図１４Ｂに示されるように、ｈ２−ｙ２は、次式（式４）で表される。
【０１６８】
ｈ２−ｙ２  ＝  （Ｌ／２−Ｂ）×ｓｉｎθ                      …（式４）
【０１６９】
従って、半導体装置１と実装基板５１とを接触させないためには、ｈ２が次式（式５）を満たすことが好ましい。
【０１７０】
ｈ２  ＞  （Ｌ／２−Ｂ）×ｓｉｎθ  ＋  ｙ２                  …（式５）
【０１７１】
［４．実装基板の反り］
半導体モジュール５０が製品として使用される環境温度の変化や実装基板５１の経時変化等によって実装基板５１に反りが生じることがあり、そのような場合でも半導体装置１と実装基板５１とを接触させないようにする必要がある。
【０１７２】
図１５Ａは、実装基板５１に反りが生じていない状態の半導体モジュール５０の断面を示す模式図であり、図１５Ｂは、実装基板５１に反りが生じている状態の半導体モジュール５０の断面を示す模式図である。
【０１７３】
実装基板５１に反りが生じていない状態で半導体装置１と実装基板５１とが接触していなくても（図１５Ａ）、実装基板５１に反りが生じた時に半導体装置１と実装基板５１とが接触してしまうことがある（図１５Ｂ）。
【０１７４】
図１６Ａは、実装基板５１に反りが生じていない状態の一方の短辺１２１近傍の半導体モジュール５０の断面を示す模式図であり、図１５Ａの部分拡大図である。
【０１７５】
図１６Ｂは、実装基板５１に反りが生じて半導体装置１と実装基板５１とが接触している状態の一方の短辺１２１近傍の半導体モジュール５０の断面を示す模式図であり、図１５Ｂの部分拡大図である。
【０１７６】
図１６Ａ、図１６Ｂにおいて、接合材３００ｃは図１４Ａと同様に、半導体基板３２の平面視において、第１のゲート電極１９および複数の第１のソース電極１１のうち、一方の短辺１２１との距離が最短となる電極に接合された接合材であり、Ａ、θも図１４Ａと同様である。
【０１７７】
図１６Ｂにおいて、θ２は、反りが生じていない状態の実装基板５１の上面を基準とした、反りが生じた状態の実装基板５１の上面の傾きである。
【０１７８】
Ｃは、実装基板５１の平面視において、半導体装置１と実装基板５１との接触点と、接合材３００ｃとの最近接距離である。
【０１７９】
実装基板５１に反りが生じても半導体装置１と実装基板５１とを接触させない条件は、半導体装置１と実装基板５１との最近接間隔をｙ３としたとき、ｙ３が次式（式６）を満たすことである。
【０１８０】
ｙ３  ＞  Ｃ×ｓｉｎθ２                                        …（式６）
【０１８１】
ｓｉｎθ２の値は、実装基板５１の反り量として一般的な経験値である、実装基板５１の長さ５０ｍｍ当たり１ｍｍというデータを用いれば０．０２と求まる。
【０１８２】
これらから、半導体装置１と実装基板５１とを接触させないためには、ｙ３が次式（式７）を満たすことが好ましい。
【０１８３】
ｙ３  ＞  ０．０２  ×  Ｃ                                      …（式７）
【０１８４】
なお、Ｃの値として、半導体基板３２の平面視において、第１のゲート電極１９および複数の第１のソース電極１１と一方の短辺１２１との最近接距離を用いても良い。計算結果に対する影響は誤差範囲である。
【０１８５】
以上、本開示の１つまたは複数の態様に係る半導体装置について、実施の形態に基づいて説明したが、本開示は、この実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の１つまたは複数の態様の範囲内に含まれてもよい。
【産業上の利用可能性】
【０１８６】
本願発明に係る半導体装置は、ＣＳＰ型の半導体装置として、双方向トランジスタ、単方向トランジスタ、ダイオードなどの各種の半導体装置に広く利用できる。
【符号の説明】
【０１８７】
１  半導体装置
２  制御ＩＣ
３  電池
４  負荷
１０  第１の縦型ＭＯＳトランジスタ
１１、１１ａ、１１ｂ、１１ｃ、１１ｄ  第１のソース電極
１２  第１のソース電極の第１の部分
１３  第１のソース電極の第２の部分
１４  第１のソース領域
１５  第１のゲート導体
１６  第１のゲート絶縁膜
１８  第１のボディ領域
１９  第１のゲート電極
２０  第２の縦型ＭＯＳトランジスタ
２１、２１ａ、２１ｂ、２１ｃ、２１ｄ  第２のソース電極
２２  第２のソース電極の第１の部分
２３  第２のソース電極の第２の部分
２４  第２のソース領域
２５  第２のゲート導体
２６  第２のゲート絶縁膜
２８  第２のボディ領域
２９  第２のゲート電極
３１  金属層
３２  半導体基板
３３  低濃度不純物層
３４  層間絶縁膜
３５  パッシベーション層
４０  半導体層
５０  半導体モジュール
５１  実装基板
５２、５６、５７  配線パターン
５３  ギャップ
５４  配線パターンの第１の部分
５５  配線パターンの第２の部分
１０１  第１の領域
１０２  第２の領域
１０３  境界線
１２１  一方の短辺
１２２  他方の短辺
２１１、２１１ａ、２１１ｂ、２１１ｃ、２１１ｄ  第１のソース基板電極
２１９  第１のゲート基板電極
２２１、２２１ａ、２２１ｂ、２２１ｃ、２２１ｄ  第２のソース基板電極
２２９  第２のゲート基板電極
３００、３００ａ、３００ｂ、３００ｃ、３００ｄ  接合材
３０１  第１の接合面
３０２  第２の接合面
３０３  側面
【図１】
2019129308.tif 000003
【図２Ａ】
2019129308.tif 000004
【図２Ｂ】
2019129308.tif 000005
【図３】
2019129308.tif 000006
【図４】
2019129308.tif 000007
【図５Ａ】
2019129308.tif 000008
【図５Ｂ】
2019129308.tif 000009
【図５Ｃ】
2019129308.tif 000010
【図６】
2019129308.tif 000011
【図７】
2019129308.tif 000012
【図８Ａ】
2019129308.tif 000013
【図８Ｂ】
2019129308.tif 000014
【図８Ｃ】
2019129308.tif 000015
【図８Ｄ】
2019129308.tif 000016
【図９】
2019129308.tif 000017
【図１０Ａ】
2019129308.tif 000018
【図１０Ｂ】
2019129308.tif 000019
【図１１】
2019129308.tif 000020
【図１２Ａ】
2019129308.tif 000021
【図１２Ｂ】
2019129308.tif 000022
【図１２Ｃ】
2019129308.tif 000023
【図１３】
2019129308.tif 000024
【図１４Ａ】
2019129308.tif 000025
【図１４Ｂ】
2019129308.tif 000026
【図１５Ａ】
2019129308.tif 000027
【図１５Ｂ】
2019129308.tif 000028
【図１６Ａ】
2019129308.tif 000029
【図１６Ｂ】
2019129308.tif 000030