(57)【要約】      （修正有）【課題】工程数を増やさずに、基板による影響を抑えつつ、受動素子を形成可能な貫通電極基板を提供する。【解決手段】貫通電極基板１００は、半導体基板１１０の第１面に設けられ、導電性を有する導電部１１３と、半導体基板１１０に設けられた貫通孔１１５と、貫通孔１１５に設けられた貫通電極１２０と、半導体基板１１０の第１面および第２面ならびに貫通孔１１５の側壁を覆うように設けられた絶縁層１３０と、半導体基板１１０の第１面側であって、絶縁層１３０上に設けられた配線１４０と、を含む。貫通電極基板１００において、配線１４０は、複数配置され、導電部１１３と電気的に接続する部分、導電部１１３と対向する部分、および貫通電極１２０と電気的に接続する部分の少なくともいずれかを有してもよい。【選択図】図２
2019004104.tif 000002
【特許請求の範囲】
【請求項１】
第１面、および前記第１面と反対側の第２面を有する半導体基板と、
前記半導体基板の前記第１面の表面または内部に設けられ、所定の抵抗率を有する導電部と、
前記半導体基板に設けられた貫通孔と、
前記貫通孔に設けられた貫通電極と、
前記半導体基板の前記第１面および前記第２面ならびに前記貫通孔の側壁を覆うように設けられた絶縁層と、
前記半導体基板の前記第１面側であって、前記絶縁層上に設けられた配線と、
を含む、貫通電極基板。
【請求項２】
前記配線は、複数配置され、前記導電部と電気的に接続する部分、前記導電部と対向する部分、および前記貫通電極と電気的に接続する部分の少なくともいずれかを有する、
請求項１に記載の貫通電極基板。
【請求項３】
前記半導体基板は、シリコン基板であって、
前記絶縁層は、酸化シリコン膜である、
請求項１または２に記載の貫通電極基板。
【請求項４】
前記導電部の抵抗率は、０．１Ω・ｃｍ以上１００００Ω・ｃｍ以下である、
請求項１乃至３のいずれか一に記載の貫通電極基板。
【請求項５】
前記導電部は、ＩＩＩ族またはＶ族の元素を含む、
請求項１乃至４のいずれか一に記載の貫通電極基板。
【請求項６】
前記導電部を覆うように設けられ、前記導電部と異なる極性を有する第２導電部をさらに含む、
請求項５に記載の貫通電極基板。
【請求項７】
前記半導体基板の前記第２面の表面または内部に設けられ、前記第２導電部と同じ極性を有する第３導電部をさらに含む、
請求項６に記載の貫通電極基板。
【請求項８】
前記配線は、第１配線、第２配線および第３配線の少なくともいずれかを含み、
前記第１配線がループ状に配置されたインダクタ、
前記導電部の一部および前記導電部の一部と対向して配置された前記第２配線を有する容量素子、
および前記第３配線と電気的に接続された前記導電部の他の一部を有する抵抗素子の少なくともいずれかの受動素子を含む、
請求項１乃至７のいずれか一に記載の貫通電極基板。
【請求項９】
第１面、および前記第１面の反対側に第２面を有する半導体基板を用い、
前記半導体基板の前記第１面の一部に選択的に導電部を形成し、
前記半導体基板に貫通孔を形成し、
前記半導体基板の前記第１面および前記第２面ならびに前記貫通孔の側壁に絶縁層を形成し、
前記半導体基板の前記貫通孔に貫通電極を形成し、
前記絶縁層上に配線を形成することを含む、
貫通電極基板の製造方法。
【請求項１０】
前記半導体基板は、シリコン基板であって、
前記絶縁層は、酸化シリコン膜である、
請求項９に記載の貫通電極基板の製造方法。
【請求項１１】
前記絶縁層は、熱酸化法により形成される、
請求項１０に記載の貫通電極基板の製造方法。
【請求項１２】
前記導電部は、イオン注入法により形成される、
請求項９乃至１１のいずれか一に記載の貫通電極基板の製造方法。
【請求項１３】
前記導電部は、ＩＩＩ族またはＶ族の元素を含む、
請求項９乃至１２のいずれか一に記載の貫通電極基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、貫通電極基板および貫通電極基板の製造方法に関する。
【背景技術】
【０００２】
集積回路を含む半導体素子やＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）素子などを含む高周波素子を垂直に積層した三次元実装技術が広く用いられている。この技術においては、貫通電極が形成されたインターポーザ基板（配線基板または貫通電極基板という場合がある）が用いられる（特許文献１参照）。これにより、半導体素子やＲＦ素子が基板両面において電気的に接続される。
【０００３】
一方、上記の接続の場合、すべての素子を実装する必要があるため、貫通電極基板のサイズが大きくなる傾向にある。そのため、貫通電極基板上にＲＦ素子として用いられる受動素子（インダクタ、容量素子または抵抗素子など）を形成する技術開発が進められている。例えば、特許文献２にはガラス基板を用いて受動素子を形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許４６３４７３５号公報
【特許文献２】特表２０１６−５１８７０２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献２のようにガラス基板を用いる場合、貫通電極基板の製造工程において基板の反りなどが発生するために、形成できる受動素子の種類または大きさが制限される場合がある。また、ガラス基板の場合、配線を同一の層に設ける場合、配線の加工精度の問題により受動素子が大きくなる場合がある。また、受動素子の部材となる配線を形成するために、導電層や絶縁層を新たに設ける必要があり、工程数が増える場合がある。
【０００６】
このような課題に鑑み、本開示の実施形態における目的は、工程数を増やさずに、基板による影響を抑えつつ、受動素子を形成可能な貫通電極基板を提供することにある。
【課題を解決するための手段】
【０００７】
本開示の一実施形態によると、第１面、および第１面と反対側の第２面を有する半導体基板と、半導体基板の第１面に設けられ、所定の抵抗率を有する導電部と、半導体基板に設けられた貫通孔と、貫通孔に設けられた貫通電極と、半導体基板の第１面および第２面ならびに貫通孔の側壁を覆うように設けられた絶縁層と、半導体基板の第１面側であって、絶縁層上に設けられた配線と、を含む、貫通電極基板が提供される。
【０００８】
上記貫通電極基板において、配線は、複数配置され、導電部と電気的に接続する部分、導電部と対向する部分、および貫通電極と電気的に接続する部分の少なくともいずれかを有してもよい。
【０００９】
上記貫通電極基板において、半導体基板は、シリコン基板であって、絶縁層は、酸化シリコン膜であってもよい。
【００１０】
上記貫通電極基板において、導電部の抵抗率は、０．１Ω・ｃｍ以上１００００Ω・ｃｍ以下であってもよい。
【００１１】
上記貫通電極基板において、導電部は、ＩＩＩ族またはＶ族の元素を含んでもよい。
【００１２】
上記貫通電極基板において、導電部を覆うように設けられ、導電部と異なる極性を有する第２導電部をさらに含んでもよい。
【００１３】
上記貫通電極基板において、半導体基板の第２面に設けられ、第２導電部と同じ極性を有する第３導電部をさらに含んでもよい。
【００１４】
上記貫通電極基板において、配線は、第１配線、第２配線および第３配線の少なくともいずれかを含み、第１配線がループ状に配置されたインダクタ、導電部の一部および導電部の一部と対向して配置された第２配線を有する容量素子、および第３配線と電気的に接続された導電部の他の一部を有する抵抗素子の少なくともいずれかの受動素子を含んでもよい。
【００１５】
本開示の一実施形態によると、第１面、および第１面の反対側に第２面を有する半導体基板を用い、半導体基板の第１面の一部に選択的に導電部を形成し、半導体基板に貫通孔を形成し、半導体基板の第１面および第２面ならびに貫通孔の側壁に絶縁層を形成し、半導体基板の貫通孔に貫通電極を形成し、絶縁層上に配線を形成することを含む、貫通電極基板の製造方法が提供される。
【００１６】
上記貫通電極基板の製造方法において、半導体基板は、シリコン基板であって、絶縁層は、酸化シリコン膜であってもよい。
【００１７】
上記貫通電極基板の製造方法において、絶縁層は、熱酸化法により形成されてもよい。
【００１８】
上記貫通電極基板の製造方法において、導電部は、イオン注入法により形成されてもよい。
【００１９】
上記貫通電極基板の製造方法において、導電部は、ＩＩＩ族またはＶ族の元素を含んでもよい。
【発明の効果】
【００２０】
本開示の一実施形態によると、工程数を増やさずに、基板による影響をうけることなく、受動素子を形成可能な貫通電極基板を提供することができる。
【図面の簡単な説明】
【００２１】
【図１】本開示の一実施形態に係る貫通電極基板を説明する上面図である。
【図２】本開示の一実施形態に係る貫通電極基板を説明する断面図である。
【図３】本開示の一実施形態に係る貫通電極基板を説明する回路図である。
【図４】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図５】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図６】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図７】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図８】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図９】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図１０】本開示の一実施形態に係る貫通電極基板の製造方法を説明する上面図および断面図である。
【図１１】本開示の一実施形態に係る貫通電極基板を説明する上面図である。
【図１２】本開示の一実施形態に係る貫通電極基板を説明する断面図である。
【図１３】本開示の一実施形態に係る貫通電極基板を説明する上面図である。
【図１４】本開示の一実施形態に係る貫通電極基板を説明する断面図である。
【図１５】本開示の一実施形態に係る貫通電極基板を説明する上面図である。
【図１６】本開示の一実施形態に係る貫通電極基板を説明する断面図である。
【図１７】本開示の一実施形態に係る貫通電極基板を説明する上面図である。
【図１８】本開示の一実施形態に係る貫通電極基板を説明する断面図である。
【図１９】本開示の一実施形態に係る回路素子を含んだ半導体装置を説明する断面図である。
【図２０】本開示の一実施形態に係る半導体装置を含む電気機器を説明する斜視図である。
【図２１】本開示の一実施形態に係る貫通電極基板を説明する断面図である。
【発明を実施するための形態】
【００２２】
以下、本開示の各実施形態に係る貫通電極基板および受動素子等について、図面を参照しながら詳細に説明する。なお、以下に示す各実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。なお、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号（数字の後に−１、−２等を付しただけの符号）を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なったり、構成の一部が図面から省略されたりする場合がある。
【００２３】
＜第１実施形態＞
（１−１．貫通電極基板の構成）
図１に貫通電極基板１００の上面図を示す。図２に貫通電極基板１００のＡ１−Ａ２間の断面図を示す。図１および図２に示すように、貫通電極基板１００は、基板１１０、導電部１１３、貫通電極１２０、絶縁層１３０、配線１４０および配線２４０を含む。
【００２４】
基板１１０は、第１面１１０Ａおよび第１面１１０Ｂの反対側の第２面１１０Ｂを有する。また、基板１１０には、貫通孔１１５が設けられる。図１に示すように、上面から見たときの貫通孔１１５は円形状または矩形状を有する。
【００２５】
基板１１０には、半導体材料が用いられる。例えば、基板１１０にはシリコン基板、より具体的にはＰ型シリコン基板が用いられる。基板１１０の板厚は、１００μｍ以上７００μｍ以下の範囲で適宜設定してもよい。例えば、基板１１０の板厚として４００μｍが用いられる。
【００２６】
なお、基板１１０の材料は上記に限定されず、基板１１０には、炭化シリコン（ＳｉＣ）基板、窒化アルミニウム（ＡｌＮ）基板、ガリウムヒ素（ＧａＡｓ）基板、またはこれらの基板が積層されたものが用いられてもよい。
【００２７】
導電部１１３は、基板１１０の第１面１１０Ａの表面または内部に設けられる。なお、導電部１１３は、導電部１１３−１および導電部１１３−２を含むが、区別する必要がない場合は、導電部１１３として説明する。導電部１１３には、主にＩＩＩ族またはＶ属の金属が含まれる。基板１１０がＰ型シリコンの基板の場合、導電部１１３にはリン（Ｐ）またはヒ素（Ａｓ）が含まれる。導電部１１３は、所定の抵抗率を有する。所定の抵抗率は導電部１１３に含まれるリン（Ｐ）またはヒ素（Ａｓ）の量で制御される。このとき、リン（Ｐ）またはヒ素（Ａｓ）は１×１０16ａｔｏｍｓ／ｃｍ3以上１×１０21ａｔｏｍｓ／ｃｍ3以下の範囲で含まれる。また、導電部１１３の抵抗率は、０．１Ω・ｃｍ以上１００００Ω・ｃｍ以下であることが望ましい。
【００２８】
貫通電極１２０は、貫通孔１１５に設けられる。貫通電極１２０には、低抵抗の材料が用いられる。例えば、貫通電極１２０には、銅（Ｃｕ）が用いられる。なお、銅（Ｃｕ）に限定されず、金（Ａｕ）、銀（Ａｇ）、ニッケル（Ｎｉ）または錫（Ｓｎ）を含む材料が用いられてもよい。図２に示すように、貫通電極１２０を断面から見た場合、貫通電極１２０の電極幅は、５μｍ以上１００μｍ未満の範囲で適宜設定される。
【００２９】
絶縁層１３０は、基板１１０の第１面１１０Ａ、第２面１１０Ｂおよび貫通電極１２０の側壁を覆うように設けられる。この例では、絶縁層１３０には、酸化シリコン膜が用いられる。なお、絶縁層１３０は、酸化シリコン膜のほか、窒化シリコン膜、酸化アルミニウム膜などの無機絶縁材料が単層または積層で用いられてもよい。また、絶縁層１３０には、アクリル樹脂、エポキシ樹脂などの有機絶縁材料が用いられてもよい。絶縁層１３０の厚さは５０ｎｍ以上１０μｍ以下、好ましくは１００ｎｍ以上５μｍ以下の範囲で適宜設定される。
【００３０】
配線１４０は、基板１１０の第１面１１０Ａ側の絶縁層１３０上に設けられる。なお、配線１４０は、配線１４０−１、配線１４０−２、配線１４０−３および配線１４０−４を有するが、区別する必要がない場合は、配線１４０として説明する。配線１４０には、銅（Ｃｕ）が用いられる。なお、配線１４０は、銅（Ｃｕ）に限定されず、貫通電極１２０と同じ金属材料が用いられてもよいし、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）またはモリブデン（Ｍｏ）などの材料が用いられてもよい。
【００３１】
配線２４０は、基板１１０の第２面１１０Ｂ側の絶縁層１３０上に設けられる。配線２４０には、配線１４０と同様の材料が用いられる。
【００３２】
（１−２．受動素子の構成）
図１および図２に示すように、貫通電極基板１００は、インダクタ１０１、容量素子１０３および抵抗素子１０５を備える。インダクタ１０１、容量素子１０３および抵抗素子１０５は、受動素子として機能する。貫通電極基板１００において、配線１４０は、絶縁層１３０および導電部１１３とともに受動素子を形成する部材として用いられる。なお、インダクタ１０１、容量素子１０３および抵抗素子１０５は、必ずしも全てが設けられなくてもよく、機能に応じて配置すればよい。
【００３３】
例えば、インダクタ１０１には、配線１４０のうち配線１４０−１が用いられる。配線１４０−１は、ループ状（より具体的には渦巻き状）に配置される。
【００３４】
また、容量素子１０３には、絶縁層１３０を誘電体として、配線１４０のうち配線１４０−２が容量素子１０３の一方の電極として、導電部１１３のうち導電部１１３−１が容量素子１０３の他方の電極として用いられる。配線１４０−２と、導電部１１３−１とは、絶縁層１３０を介して対向して配置される。導電部１１３−１は、配線１４０−４と接続される。
【００３５】
また、抵抗素子１０５には、配線１４０−３および導電部１１３−２が用いられる。配線１４０−３と、導電部１１３−２とは、電気的に接続される部分を有する。
【００３６】
なお、配線１４０−１および配線１４０−３は、貫通電極１２０と接続される部分を有する。また、貫通電極１２０は、基板１１０の第２面１１０Ｂ側において、配線２４０と接続される。これにより、インダクタ１０１と、抵抗素子１０５とは、電気的に接続される。また、配線１４０−１と配線１４０−２とは電気的に接続する部分を有する。これにより、インダクタ１０１と容量素子１０３とは電気的に接続される。
【００３７】
図３は、図１および図２に示された受動素子を含む貫通電極基板１００の回路図である。この例では、上述した接続関係をもとに、貫通電極基板１００において、インダクタ１０１、容量素子１０３および抵抗素子１０５が直列に配列されている。このとき、抵抗素子１０５は、端子１０７と接続される。また、容量素子１０３は、端子１０９と接続される。端子１０７および端子１０９は、配線１４０と同様に絶縁層１３０上に配置されてもよい。このとき、端子１０９と配線１４０−４とは接続されてもよい。貫通電極基板１００は、インダクタ１０１、容量素子１０３および抵抗素子１０５を組み合わせて用いることにより、貫通電極基板１００においてバンドパスフィルタとしての機能が得られる。
【００３８】
（１−３．貫通電極基板の製造方法）
次に、図１および図２に示した貫通電極基板１００の製造方法を図４〜図１０を用いて説明する。
【００３９】
まず、図４（Ａ）の上面図および図４（Ｂ）の断面図に示すように、第１面１１０Ａ、および第１面１１０Ａの反対側に第２面１１０Ｂを有する基板１１０を用いる。例えば、基板１１０には、半導体基板（具体的にはＰ型シリコン基板）が用いられる。基板１１０の板厚は、この例では１００μｍ以上７００μｍ以下の範囲で適宜設定される。
【００４０】
次に、図５（Ａ）の上面図および図５（Ｂ）の断面図に示すように、基板１１０の第１面１１０Ａにレジスト膜１１１を形成する。レジスト膜１１１は、フォトリソグラフィ法により形成される。開口された領域１１４にはイオン１１２がイオン注入法により添加される。イオン注入の条件として、加速電圧が１０ｋｅＶ以上３００ｋｅＶ以下、イオン注入量は１×１０12ａｔｏｍｓ／ｃｍ2以上１×１０16ａｔｏｍｓ／ｃｍ2以下の範囲で処理が行われる。この例では、領域１１４のうち領域１１４−１および領域１１４−２には、同じ量のイオンが添加される。なお、イオン添加後、加熱することが望ましい。これにより、シリコン基板中のシリコン原子と添加されたイオンとの間で置換反応が起こるとともに、添加されたイオンがシリコン基板中を拡散し、シリコン基板の一部の抵抗率を下げることができる。したがって、導電部１１３が基板１１０の一部に選択的に形成される。イオン１１２が添加された後、レジスト膜１１１は除去される。
【００４１】
次に、図６（Ａ）の上面図および図６（Ｂ）の断面図に示すように、基板１１０にレジスト膜１１６をフォトリソグラフィ法により形成後、貫通孔１１５を形成する。貫通孔１１５は、反応性イオンエッチング法、深堀り反応性イオンエッチング法などのドライエッチング法により形成される。エッチング用のガスには六フッ化硫黄（ＳＦ6）、四フッ化メタン（ＣＦ4）、三フッ化水素メタン（ＣＨＦ3）、水素（Ｈ2）またはアルゴン（Ａｒ）が組み合わせて用いられる。貫通孔１１５が形成された後、レジスト膜１１６は除去される。
【００４２】
次に、図７（Ａ）の上面図および図７（Ｂ）の断面図に示すように、基板１１０の第１面１１０Ａおよび第２面１１０Ｂならびに貫通孔１１５の側壁を覆うように絶縁層１３０を形成する。絶縁層１３０の厚さは、５０ｎｍ以上１０μｍ以下、好ましくは１００ｎｍ以上５μｍ以下の範囲で設定される。絶縁層１３０は、基板１１０にシリコン基板が用いられたときには、熱酸化法により形成される。このときの熱酸化法には、ウェット熱酸化法が用いられる。ウェット熱酸化法を用いることで、シリコン基板の酸化速度が上がる。なお、シリコン基板の熱酸化法として、ウェット熱酸化法以外にも塩酸酸化法、ドライ熱酸化法、パイロジェニック熱酸化法のいずれかを用いてもよい。
【００４３】
次に、図８（Ａ）の上面図および図８（Ｂ）の断面図に示すように、貫通孔１１５に対して、貫通電極１２０を形成する。貫通電極１２０には、銅（Ｃｕ）の他、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、錫（Ｓｎ）などが含まれる。貫通電極１２０は、電解めっき法または無電解めっき法により形成されてもよい。例えば、銅（Ｃｕ）を用いて、貫通電極１２０を形成する場合、スパッタリング法により銅（Ｃｕ）の薄膜を形成する。次に、銅（Ｃｕ）薄膜をシード層として、電解めっき法により銅（Ｃｕ）膜を形成する。最後に、基板１１０の第１面１１０Ａおよび第２面１１０Ｂに形成された銅（Ｃｕ）膜を化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、基板１１０の第１面１１０Ａおよび第２面１１０Ｂ上の銅（Ｃｕ）を除去することにより、貫通電極１２０が充填形成される。
【００４４】
次に、図９（Ａ）の上面図および図９（Ｂ）の断面図に示すように、絶縁層１３０に対して導電部１１３上に開孔部１３５を形成する。開孔部１３５は、フォトリソグラフィ法およびエッチング法などを用いることにより形成される。
【００４５】
次に、図１０（Ａ）の上面図および図１０（Ｂ）の断面図に示すように、基板１１０の第１面１１０Ａ側の絶縁層１３０の上面および開孔部１３５に配線１４０を形成する。配線１４０のうち、配線１４０−１および配線１４０−３は、貫通電極１２０と接するように形成される。また、配線１４０−３は、導電部１１３のうち、導電部１１３−２と接続されるように形成される。また、配線１４０−１は、この例では渦巻き形状になるように形成される。なお、配線１４０−１は、渦巻き形状に限定されず、ループ形状でもよい。また、配線１４０−２は、導電部１１３のうち、導電部１１３−１と対向するように形成される。配線１４０は、この例ではめっき法により形成される。
【００４６】
例えば、配線１４０をめっき法により形成するとき、以下の方法が用いられる。まず、貫通電極１２０、開孔部１３５および絶縁層１３０の上面に無電解めっき法により銅（Ｃｕ）薄膜を形成する。次に、絶縁層１３０に重畳するように銅の薄膜上にレジスト膜を形成する。次に、フォトリソグラフィ法により、レジストパターンを形成する。次に、電解めっき法により配線１４０を形成する。最後に、レジストパターンおよびレジストパターン下の銅の薄膜を除去する。上記方法は、セミアディティブ法と呼ばれる。配線１４０を形成後、基板１１０の第２面１１０Ｂ側に配線２４０を形成する。配線２４０は、配線１４０と同様の方法により形成される。以上の方法により、図１および図２に示す貫通電極基板１００が製造される。
【００４７】
上記の方法により製造された貫通電極基板は、基板の一部の抵抗を制御することで導電部として用いている。これにより、導電層および絶縁層を新たに設ける必要がない。つまり、工程数を増やさずに、貫通電極基板を製造することができる。また、受動素子の部材を貫通電極基板の加工とともに作りこんでいるため、受動素子を貫通電極基板に実装する必要がない。つまり、実装用のスペースを設ける必要がなく、貫通電極基板を小さくすることができる。さらに、シリコン基板を用いて貫通電極基板を製造することにより、ガラス基板に比べて工程中の基板の反りの影響が抑えられるとともに、ガラス基板に比べて微細加工しやすい（つまり線幅を細く、開孔部を小さくすることができる。）。したがって、貫通電極基板の製造において基板による影響を抑えつつ、貫通電極基板に小型の受動素子を形成することができる。
【００４８】
＜第２実施形態＞
次に、構造の異なる貫通電極基板について説明する。なお、第１実施形態において示した構造、材料および方法については、その説明を援用する。
【００４９】
図１１に貫通電極基板１００−１の上面図を示す。図１２に貫通電極基板１００−１のＡ１−Ａ２間の断面図を示す。図１１および図１２に示すように、貫通電極基板１００−１は、基板１１０、導電部１１３、貫通電極１２０、絶縁層１３０、配線１４０および配線２４０のほか、導電部１１７を含む。
【００５０】
導電部１１７は、導電部１１３を覆うように設けられる。導電部１１７のうち、導電部１１７−１は、導電部１１３−１を覆う。導電部１１７−２は、導電部１１３−２を覆う。導電部１１７は、受動素子の一部として用いられる導電部１１３の素子分離層としての機能を有する。導電部１１７は、導電部１１３とは異なる極性を有する。この例では、基板１１０はＰ型を示す。また、導電部１１３にホウ素などＩＩＩ族の原子が含まれ（つまり導電部１１３はＰ型を有する）、導電部１１７にはリンまたはヒ素などのＶ族の原子が含まれる（つまり導電部１１７はＮ型を有する）。
【００５１】
図１１および図１２に示すように、導電部１１７が設けられることにより、素子分離が確実になされる。このため、受動素子がより小型になり、受動素子同士が近づいて配置された場合にも、貫通電極基板においてそれぞれの受動素子が適切に機能することができる。
【００５２】
＜第３実施形態＞
次に、構造の異なる貫通電極基板について説明する。なお、第１実施形態および第２実施形態において示した構造、材料および方法については、その説明を援用する。
【００５３】
図１３に貫通電極基板１００−２の上面図を示す。図１４に貫通電極基板１００−２のＡ１−Ａ２間の断面図を示す。図１３および図１４に示すように、貫通電極基板１００は、基板１１０、導電部１１３、貫通電極１２０、絶縁層１３０、配線１４０、配線２４０、導電部１１７に加えて、さらに導電部１１９を含む。
【００５４】
導電部１１９は、基板１１０の第２面１１０Ｂに設けられる。導電部１１９には、導電部１１７と同種の材料（ＩＩＩ族またはＶ属の金属）が含まれ、導電部１１７と同じ極性を有する。この例では、基板１１０がＰ型、導電部１１３がＰ型、導電部１１７がＮ型、導電部１１９がＮ型の導電部として機能する。導電部１１９の抵抗率は、導電部１１７と同程度に制御されてもよいが、これに限定されない。導電部１１９の抵抗率は導電部１１７の抵抗率と異ならせてもよい。このとき、抵抗素子は、第１面１１０Ａ側の導電部１１３を用い、容量素子は、第２面１１０Ｂ側の導電部１１９を用いるなど、受動素子ごとに必要な抵抗率を得ることができる。また、導電部１１９が設けられることにより、貫通電極基板１００−２は、さらに高密度に受動素子を備えることができる。
【００５５】
＜第４実施形態＞
次に、構造の異なる貫通電極基板について説明する。なお、第１〜第３実施形態において示した構造、材料および方法については、その説明を援用する。
【００５６】
図１５に貫通電極基板１００−３の上面図を示す。図１６に貫通電極基板１００−３のＡ１−Ａ２間の断面図を示す。図１５および図１６に示すように、貫通電極基板１００−３は、基板１１０、導電部１１３、貫通電極１２１、絶縁層１３０および配線１４０を含む。
【００５７】
貫通電極基板１００−３において、貫通電極１２１は、貫通孔１１５だけではなく、基板１１０の第１面１１０Ａ側および第２面１１０Ｂ側にも合わせて設けられる。このとき、貫通電極１２１は、コンフォーマルめっき法により形成される。貫通電極１２１のうち基板１１０の第１面１１０Ａ側および第２面１１０Ｂ側に設けられた部分は配線１４０と同様の機能をもたせることができる。また、貫通電極１２１および配線１４０は、同時に形成されてもよい。これにより、貫通電極基板に受動素子を形成する上での工程数をさらに削減することができる。
【００５８】
＜第５実施形態＞
次に、構造の異なる貫通電極基板について説明する。なお、第１〜第４実施形態において示した構造、材料および方法については、その説明を援用する。
【００５９】
図１７に貫通電極基板１００−４の上面図を示す。図１８に貫通電極基板１００−４のＡ１−Ａ２間の断面図を示す。図１７および図１８に示すように、貫通電極基板１００−４は、基板１１０−４、貫通電極１２０、絶縁層１３０および配線１４０を含む。
【００６０】
貫通電極基板１００−４は、導電部１１３を設けずに所定の抵抗率を有する基板１１０−４を有する。具体的には、シリコン基板の製造時において抵抗率が０．１Ω・ｃｍ以上１００００Ω・ｃｍ以下となるようにイオンが添加されたシリコン基板が用いられる。このとき、基板１１０−４は、受動素子の一部として用いられる。貫通電極基板１００−４は、導電部１１３を設ける必要がない分、貫通電極基板に受動素子を形成する上での工程数をさらに削減することができる。
【００６１】
＜第６実施形態＞
本実施形態では、第１〜第５実施形態で説明した貫通電極基板を含んだ半導体装置について説明する。
【００６２】
図１９は、半導体装置５００の断面図である。図１９に示すように、半導体装置５００は、トランジスタを含むチップ化された半導体素子６００および半導体素子６２０、貫通電極基板１００およびパッケージ基板８００を有する。半導体素子６００および半導体素子６２０は、中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）としての機能、または記憶装置としての機能を有する。貫通電極基板１００は、半導体素子６００および半導体素子６２０と、パッケージ基板８００とを中継する機能を有する。半導体素子６００および半導体素子６２０と、貫通電極基板１００とは、金バンプ６９０などを用いて電気的に接続される。また、貫通電極基板１００と、パッケージ基板８００とは、錫、銀などを含むはんだバンプ７５０などを用いて接続される。また、貫通電極基板１００と、パッケージ基板８００との間隙には、アンダーフィル樹脂が充填されることにより封止されてもよい。上述したように、貫通電極基板１００には、インダクタ１０１、容量素子１０３または抵抗素子１０５などの受動素子が含まれている。したがって、半導体装置５００において、貫通電極基板１００に設けられた受動素子は、ノイズ消去用途に用いられてもよいし、信号フィルタに用いられてもよい。
【００６３】
＜第７実施形態＞
本実施形態では、第６実施形態において説明した半導体装置５００を電気機器に適用した例について説明する。
【００６４】
図２０は、電気機器を説明する図である。半導体素子６００、半導体素子６２０および受動素子を含んだ半導体装置５００は、例えば、携帯端末（携帯電話、スマートフォンおよびノート型パーソナルコンピュータ、ゲーム機器等）、情報処理装置（デスクトップ型パーソナルコンピュータ、サーバ、カーナビゲーション等）、家庭用電気機器（電子レンジ、エアコン、洗濯機、冷蔵庫）、自動車等、様々な電気機器に搭載される。図２０（Ａ）は、スマートフォン４０００である。図２０（Ｂ）は、携帯用ゲーム機５０００である。図２０（Ｃ）は、ノート型パーソナルコンピュータ６０００である。
【００６５】
これらの電気機器において、半導体素子６００、半導体素子６２０および受動素子を含んだ半導体装置５００は、ノイズフィルタ、信号フィルタの他、アプリケーションプログラムを実行して各種機能を実現するＣＰＵ等で構成される制御部などの機能を有することができる。
【００６６】
（変形例１）
本開示の第１実施形態では、イオン添加により、導電部１１３−１および導電部１１３−２が同じ抵抗率を有するものとして説明したが、これに限定されない。導電部１１３−１および導電部１１３−２は、異なる量のイオンが添加されてもよい。これにより、受動素子ごとに適切な抵抗率を有し、受動素子を最適な状態で機能させることができる。
【００６７】
（変形例２）
本開示の第１実施形態では、インダクタ１０１、容量素子１０３および抵抗素子１０５が直列に配列されるものとして説明したが、必ずしも直列に接続される必要はない。例えば、インダクタ１０１、容量素子１０３および抵抗素子１０５は、並列して設けられてもよいし、分岐して設けられてもよく、適宜回路設計に合わせて変更すればよい。
【００６８】
（変形例３）
本開示の第１実施形態では、絶縁層１３０は、熱酸化法により形成するとして説明したが、これに限定されない。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング、蒸着法または浸漬法が用いられてもよい。
【００６９】
（変形例４)
本開示の第１実施形態では、配線１４０は、めっき法により形成される例を示したが、これに限定されない。配線１４０は、ＣＶＤ法、スパッタリング法、蒸着法、印刷法により形成されてもよい。このとき、配線１４０はフォトリソグラフィ法およびエッチング法により加工されてもよい。また、配線１４０には、アルミニウム、タングステン、チタン、モリブデンなどの材料が用いられてもよい。
【００７０】
（変形例５）
本開示の第１実施形態では、容量素子１０３において導電部１１３−１と配線１４０−２とが平行に並んだ形状（いわゆる平行平板）を有する例を示したが、これに限定されない。図２１は、貫通電極基板１００−５の断面図である。貫通電極基板１００−５は、基板１１０、導電部１１３、貫通電極１２０、絶縁層１３０−５、配線１４０および配線２４０を含む。また、貫通電極基板１００−５は、容量素子１０３−５を有する。容量素子１０３−５は、基板１１０に凹部１１８を有する。このとき、絶縁層１３０−５は、凹部１１８の形状に合わせて配置され、配線１４０−２も凹部１１８に設けられる。これにより、容量素子１０３−５は、トレンチ形状を有することができる。容量素子１０３−５は、上記形状を有することにより、蓄えられる電荷量を増やすことができる。
【符号の説明】
【００７１】
１００・・・貫通電極基板、１０１・・・インダクタ、１０３・・・容量素子、１０５・・・抵抗素子、１０７・・・端子、１０９・・・端子、１１０・・・基板、１１１・・・レジスト膜、１１２・・・イオン、１１３・・・導電部、１１４・・・領域、１１５・・・貫通孔、１１６・・・レジスト膜、１１７・・・導電部、１１８・・・凹部、１１９・・・導電部、１２０・・・貫通電極、１２１・・・貫通電極、１３０・・・絶縁層、１３５・・・開孔部、１４０・・・配線、２４０・・・配線、５００・・・半導体装置、６００・・・半導体素子、６２０・・・半導体素子、６９０・・・金バンプ、７５０・・・バンプ、８００・・・パッケージ基板、４０００・・・スマートフォン、５０００・・・携帯用ゲーム機、６０００・・・パーソナルコンピュータ
【図１】
2019004104.tif 000003
【図２】
2019004104.tif 000004
【図３】
2019004104.tif 000005
【図４】
2019004104.tif 000006
【図５】
2019004104.tif 000007
【図６】
2019004104.tif 000008
【図７】
2019004104.tif 000009
【図８】
2019004104.tif 000010
【図９】
2019004104.tif 000011
【図１０】
2019004104.tif 000012
【図１１】
2019004104.tif 000013
【図１２】
2019004104.tif 000014
【図１３】
2019004104.tif 000015
【図１４】
2019004104.tif 000016
【図１５】
2019004104.tif 000017
【図１６】
2019004104.tif 000018
【図１７】
2019004104.tif 000019
【図１８】
2019004104.tif 000020
【図１９】
2019004104.tif 000021
【図２０】
2019004104.tif 000022
【図２１】
2019004104.tif 000023