(57)【要約】  発光エレメントを含むピクセルの列を駆動する技術が提供される。該技術は、アレイのデータ線及び帰還線に接続された帰還データ源から供給される帰還データ、並びに帰還経路を備えるピクセル駆動回路を含む。該技術は、入力信号の補正のために基準エレメントのブロックを含むこともできる。【選択図】      図１
2007506145.tif 000002
【特許請求の範囲】
【請求項１】
表示器に使用するピクセル回路であって、該表示器が複数のピクセルを有し、各ピクセルが選択線、信号線及び帰還線を有するようなピクセル回路において、該ピクセル回路が、
発光エレメントと、
前記発光エレメントに駆動電流を供給する駆動部であって、該駆動部が記憶キャパシタとスイッチ用トランジスタとを有し、該スイッチ用トランジスタが前記選択線に接続されたゲート端子と、前記信号線に接続された第１端子と、第２端子とを有するような駆動部と、
前記発光エレメントに供給される駆動電流を表すような帰還信号を発生して、前記信号線に供給される信号を調整するピクセル上の帰還エレメントであって、前記帰還信号が２以上のピクセルにより共用される前記帰還線に供給されるような帰還エレメントと、
を有することを特徴とするピクセル回路。
【請求項２】
請求項１に記載のピクセル回路において、前記帰還エレメントが帰還回路であることを特徴とするピクセル回路。
【請求項３】
請求項１に記載のピクセル回路において、前記駆動部が駆動用トランジスタを更に有し、該駆動用トランジスタが前記スイッチ用トランジスタの第２端子に接続されたゲート端子と、前記発光エレメントに接続された第１端子と、第２端子とを有することを特徴とするピクセル回路。
【請求項４】
請求項３に記載のピクセル回路において、前記帰還回路が、
前記駆動用トランジスタの第２端子と或る電位との間に接続されて、前記駆動電流に比例するレベルの帰還電圧を持つような前記帰還信号を供給する抵抗と、
前記選択線に接続されたゲートと、前記駆動用トランジスタの第２端子に接続された第１端子と、前記帰還線に接続された第２端子とを有する帰還トランジスタと、
を有することを特徴とするピクセル回路。
【請求項５】
請求項１に記載のピクセル回路において、前記駆動部は、ゲート端子、第１端子及び第２端子を有する第１トランジスタと、ゲート端子、第１端子及び第２端子を有する第２駆動用トランジスタとを更に有し、前記第１トランジスタ及び第２駆動用トランジスタはカレントミラー構造を形成するように配置されると共に、各ゲート端子が前記スイッチ用トランジスタの第２端子に接続され、前記第１トランジスタの第１端子及び前記第２駆動用トランジスタの第１端子は電源ノードに接続され、前記第２駆動用トランジスタの第２端子が前記発光エレメントに接続されることを特徴とするピクセル回路。
【請求項６】
請求項５に記載のピクセル回路において、前記帰還回路が、前記第１トランジスタの第２端子と或る電位との間に接続されて前記駆動電流の電流レベルに比例する電圧レベルの形態で前記帰還信号を供給する抵抗と、前記第１トランジスタの第２端子と前記帰還線との間に接続されると共に、前記選択線に接続されたゲートを有する帰還トランジスタとを更に有することを特徴とするピクセル回路。
【請求項７】
請求項１に記載のピクセル回路において、前記駆動部は、ゲート端子、第１端子及び第２端子を有する第１トランジスタと、ゲート端子、第１端子及び第２端子を有する第２駆動用トランジスタとを更に有し、前記第１トランジスタ及び第２駆動用トランジスタはカレントミラー構造を形成するように配置されると共に、各ゲート端子が前記スイッチ用トランジスタの第２端子に接続され、前記第１トランジスタの第２端子が前記帰還線に接続され、前記第２駆動用トランジスタの第１端子が前記発光エレメントに接続され、該駆動用トランジスタの第２端子が接地点に接続されていることを特徴とするピクセル回路。
【請求項８】
請求項５に記載のピクセル回路において、前記帰還エレメントは、前記駆動電流に比例した電流レベルの形の帰還信号を供給する、前記第１トランジスタの第２端子と前記帰還線との間の導電経路と、前記第１トランジスタの第１端子と前記電源ノードとの間に接続されると共に、前記選択線に接続されたゲート端子を有する帰還トランジスタとを有するような帰還回路であることを特徴とするピクセル回路。
【請求項９】
請求項３に記載のピクセル回路において、前記帰還エレメントは、前記駆動用トランジスタの第２端子と所定の電位との間に接続されて前記帰還信号を電圧レベル又は電流レベルの形で供給するダイオードを有するような帰還回路であり、前記帰還スイッチは、前記駆動用トランジスタの第２端子と前記帰還線との間に接続されると共に前記選択線に接続されたゲートを有するような絶縁ゲート型電界効果トランジスタであることを特徴とするピクセル回路。
【請求項１０】
請求項３に記載のピクセル回路において、前記駆動用トランジスタの第２端子と前記帰還線との間に接続されると共に、第１選択線に接続されたゲートを有するような帰還トランジスタを更に有し、前記帰還回路は、第２選択線に接続されたゲートと、前記駆動用トランジスタの第２端子に接続された第１端子と、接地電位に接続された第２端子とを有して、前記帰還信号を前記駆動電流に等しい電流レベルの形で供給するようなスイッチトランジスタを更に有していることを特徴とするピクセル回路。
【請求項１１】
請求項１に記載のピクセル回路において、前記発光エレメントが有機発光ダイオードであることを特徴とするピクセル回路。
【請求項１２】
請求項５に記載のピクセル回路において、前記トランジスタが、ｎチャンネル型及びｐチャンネル型トランジスタを有する絶縁ゲート型電界効果トランジスタであることを特徴とするピクセル回路。
【請求項１３】
表示器に使用するピクセル回路であって、該表示器が複数のピクセルを有し、各ピクセルが第１選択線、第２選択線、信号線及び帰還線を有するようなピクセル回路において、該ピクセル回路が、
発光エレメントと、
前記発光エレメントに駆動電流を供給する駆動部であって、
記憶キャパシタと、
前記第１選択線に接続されたゲート端子と、前記信号線に接続された第１端子と、第２端子とを有するスイッチ用トランジスタと、
前記スイッチ用トランジスタの第２端子に接続されたゲート端子と、第１端子と、前記発光エレメントに接続された第２端子とを有する駆動用トランジスタと、
を有するような駆動部と、
前記発光エレメントに供給される駆動電流を表すような帰還電圧を発生するピクセル上の帰還回路であって、
前記駆動用トランジスタの第２端子と、或る電位との間に接続された抵抗と、
前記第２選択線に接続されたゲートと、前記駆動用トランジスタの第１端子に接続された第１端子と、前記帰還線に接続された第２端子とを有する帰還トランジスタと、
を有するような帰還回路と、
を有することを特徴とするピクセル回路。
【請求項１４】
請求項１３に記載のピクセル回路において、前記スイッチ用及び駆動用トランジスタがｎ型であり、前記帰還トランジスタがｐ型であることを特徴とするピクセル回路。
【請求項１５】
請求項１３に記載のピクセル回路において、前記スイッチ用及び駆動用トランジスタがｐ型であり、前記帰還トランジスタがｎ型であることを特徴とするピクセル回路。
【請求項１６】
表示器に使用するピクセル回路であって、該表示器が複数のピクセルを有し、各ピクセルが選択線、信号線及び帰還線を有するようなピクセル回路において、該ピクセル回路が、
発光エレメントと、
前記発光エレメントに駆動電流を供給する駆動部であって、
記憶キャパシタと、
前記選択線に接続されたゲート端子と、前記信号線に接続された第１端子と、第２端子とを有するスイッチ用トランジスタと、
前記スイッチ用トランジスタの第２端子に接続されたゲート端子と、第１端子と、前記発光エレメントに接続された第２端子とを有する駆動用トランジスタと、
を有するような駆動部と、
前記発光エレメントに供給される駆動電流を表すような帰還電圧を発生するピクセル上の帰還回路であって、
前記駆動用トランジスタの第２端子と、或る電位との間に接続された抵抗と、
前記選択線に接続されたゲートと、前記駆動用トランジスタの第１端子に接続された第１端子と、前記帰還線に接続された第２端子とを有する帰還トランジスタと、
を有するような帰還回路と、
を有することを特徴とするピクセル回路。
【請求項１７】
請求項１６に記載のピクセル回路において、前記スイッチ用トランジスタ、前記駆動用トランジスタ及び前記帰還トランジスタがｐ型であることを特徴とするピクセル回路。
【請求項１８】
選択線と、
輝度及び帰還情報の両方に基づく電圧信号が供給される信号線と、
駆動電流の電流レベルに基づく帰還電圧信号が供給される帰還線と、
ピクセルのアレイを形成すると共に列に配列された複数のピクセルであって、該複数のピクセルにおける各ピクセルが基板上において前記選択線と前記信号線及び帰還線との交差部に形成され、各ピクセルが、
発光エレメントと、
記憶キャパシタ及びスイッチ用トランジスタを有する電流駆動回路と、
前記電流駆動回路の電流出力を表す帰還信号を供給する帰還回路と、
を有するような複数のピクセルと、
前記ピクセルの列に対して設けられ、入力信号を受けると共に、該入力信号を前記基板上において各列に形成される基準回路を用いて調整し、且つ、該入力信号を当該列におけるピクセルからの前記帰還信号に応答して修正することにより、選択されたピクセルにおける前記発光エレメントの所望の輝度レベルを生成するような表示列制御回路と、
選択線を順次駆動する選択線駆動回路と、
を有することを特徴とする表示装置。
【請求項１９】
請求項１８に記載の表示装置において、前記帰還回路は前記帰還信号を前記駆動電流に比例する電圧レベルの形で供給するための抵抗を含み、前記基準回路は前記抵抗と同一の材料から形成された基準抵抗を含むことを特徴とする表示装置。
【請求項２０】
請求項１８に記載の表示装置において、前記基準回路は輝度制御用の基準発光エレメントに光学的に結合されたフォトセンサを含み、前記表示列制御回路は、発生されたフォト電流を入力電流レベルと比較すると共に前記基準発光エレメントを経る電流を調整して所望の輝度レベルを達成する補償部を含んでいることを特徴とする表示装置。
【請求項２１】
列に配列された複数の発光エレメントを所望の輝度で駆動する方法において、
前記列における複数のピクセルのうちの１つのピクセルを選択するステップと、
基準発光エレメントの所望の輝度を、前記基準発光エレメントに光学的に結合されたフォトセンサからのフォト電流に応答して該発光エレメントを介して流れる基準電流を調整することにより確立するステップと、
前記基準電流を、対応する電圧レベルに変換するステップと、
該電圧レベルを前記選択されたピクセルに伝達するステップと、
前記電圧レベルを駆動電流に変換すると共に、駆動電流レベルを表すような帰還信号を発生するステップと、
前記電圧レベルを、前記選択されたピクセルからの前記帰還信号に応答して調整することにより、前記基準電流に実質的に等しい駆動電流を確立するステップと、
前記調整された電圧レベルを記憶するステップと、
前記発光エレメントを前記調整された電圧レベルに基づく駆動電流により駆動して、当該ピクセルにおける所望の輝度レベルを生成するステップと、
を有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは発光デバイス表示器技術に係り、更に詳細には、発光エレメントを駆動する技術であって、ピクセルの不安定さ及び不均一さを補償するためにプログラミングの間に帰還アーキテクチャを使用する技術に関する。
【背景技術】
【０００２】
近年、従来の液晶フラット表示器を超える利点のために、アクティブマトリクス型有機発光ダイオード（ＯＬＥＤ）表示器が一層魅力的となってきている。これらの利点は、ＯＬＥＤ表示器を比較的安価に且つ高効率で製造することができる能力を含む。更に、斯かる表示器はバックライト照明を必要とせず、広い視野角を提供する。
【０００３】
アクティブマトリクス型有機発光ダイオード（AMOLED）表示器はピクセルの行及び列のアレイを有し、各ピクセルはＯＬＥＤと薄膜トランジスタ等の幾つかの能動デバイスとを有する。ＯＬＥＤは電流駆動型（current
driven）デバイスであるので、AMOLEDのピクセル回路は一貫した均一な輝度を達成するために正確且つ一定の駆動電流を供給することができなければならない。
【０００４】
特許文献１に開示されているように、簡単なピクセル回路は２つの薄膜トランジスタ（ＴＦＴ）とＯＬＥＤとを有している。この回路において、ＯＬＥＤは駆動ＴＦＴのドレイン端子に接続され、該駆動ＴＦＴのゲート端子はスイッチングＴＦＴを介して列線に接続されている。当該ピクセル回路が列線から切断された場合に、上記駆動ＴＦＴのゲート端子における電圧を維持するために、該駆動ＴＦＴのゲート端子と接地点との間に接続された記憶キャパシタが使用される。この回路の場合、ＯＬＥＤを経る電流は上記駆動ＴＦＴの特性パラメータに強く依存する。ＴＦＴの特性パラメータ、特にバイアスストレス下での閾電圧は時間と共に変化し、斯かる変化はピクセル毎に相違するので、誘起される画像歪は許容できないほど高い。
【０００５】
電流駆動回路を閾電圧のずれに対して一層不感にさせるために採用された方法の１つは、電圧の代わりに電流でピクセルをプログラミングすることである。この方法においては、ＯＬＥＤ電流は駆動トランジスタの電圧／電流特性に余り依存しない。ＯＬＥＤ用の電流プログラム型ピクセル回路の構成は、例えば、２０００年１２月のＩＥＥＥ電子デバイス文献、第２１巻、第１２号の第５９０〜５９２頁におけるＹｉ
ＨＥ他による“アクティブマトリクス型有機発光表示器用の電流源a-Si:H薄膜トランジスタ回路”に開示されている。電流プログラミング方法の欠点は、大きな線容量により、特に低プログラミング電流レベルに対して遅いことである。結果として、速度を考慮すると、電圧プログラミング方法が望ましい。これは、特に、大面積ＴＶ及び表示器の場合に当てはまる。
【０００６】
駆動電流をトランジスタパラメータに対して一層不感にさせる他の方法は、電流帰還を使用することである。特許文献２は、電流帰還を備える駆動システムを示している。外部電流比較器が、ピクセル電流を基準電流と比較し、該ピクセル電流を制御するための適切な信号を発生する。該開示された方法の１つの欠点は、制御信号が電流であり、これがプログラミング速度を制限し得る点にある。該方法の他の欠点は、各ＯＬＥＤのアノード及びカソード電極がパターン化されねばならず、これが現在使用されているＯＬＥＤ製造工程において信頼性の問題を生じさせる点にある。
【０００７】
輝度帰還は、ＯＬＥＤの輝度を安定させるために使用されている他の方法である。特許文献３に記載されているように、ＯＬＥＤの光出力を表す帰還信号に応答する帰還読出回路を、輝度制御を行うために使用することができる。該開示された方法の欠点は、各ピクセルが、当該ＯＬＥＤに光学的に結合されたフォトセンサを必要とする点にある。この結果、集積化問題が生じる。他の欠点は、フォトセンサにより発生される上記帰還信号の低いレベルが、劣った信号対雑音比につながり得、これにより当該システムのダイナミックレンジを狭くさせる点にある。
【特許文献１】米国特許第5,748,160号明細書
【特許文献２】米国特許出願公開第2002／0101172号明細書
【特許文献３】米国特許出願公開第2003／0151569号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、発光デバイスの列を駆動するために使用することができ、AMOLED表示器に使用するのに適した、帰還制御系アーキテクチャを有する幾つかの駆動回路を提供するものである。本発明においては、帰還電圧がピクセル上の（on-pixel）帰還回路又はエレメントにより発生される。この電圧は、当該ピクセルのプログラム電圧を調整するために使用される。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、当該列における各ピクセルは、信号線及び帰還線を介して帰還型制御ユニットに接続されると共に、選択線接続端子を介して走査クロック信号を受ける。信号線を介して当該ピクセルに印加されるプログラム電圧は、当該発光エレメントを通る駆動電流を設定する。該プログラム電圧は、上記ピクセル上帰還回路によって発生される帰還電圧の使用を介して外部制御ユニットにより正確に調整することができる。該帰還電圧は、上記発光エレメントの駆動電流に比例し、如何なる不安定性（トランジスタ及び発光エレメントの特性のずれ）及びピクセルにわたる不均一さが存在しても所望の駆動電流を達成すべく上記プログラム電圧を設定するように使用される。
【００１０】
上記列制御ユニットは、ピクセル構成要素の不正確さ又は温度のドリフトに起因する出力電流レベルのエラーを補正するために、当該表示器基板上に形成された基準エレメントのブロックに接続することもできる。該基準エレメントのブロックは、有機材料の不安定性又は温度変化により誘起される輝度変化に対する輝度帰還補償を行うために、上記発光エレメントに光学的に結合されたフォトセンサを含むこともできる。
【００１１】
本発明の他の態様によれば、表示器に使用するためのピクセル回路が提供される。該表示器は複数のピクセルを有し、各ピクセルは選択線、信号線及び帰還線を有する。該ピクセル回路は、発光エレメントと；該発光エレメントに駆動電流を供給する駆動部であって、該駆動部が記憶キャパシタ及びスイッチ用トランジスタを有し、該スイッチ用トランジスタが前記選択線に接続されたゲート端子、前記信号線に接続された第１端子及び第２端子を有するような駆動部と；前記発光エレメントに供給される駆動電流を表すような帰還電圧を発生するピクセル上の帰還エレメントであって、該帰還信号が前記帰還線に供給されるような帰還エレメントとを有する。
【００１２】
本発明の他の態様によれば、表示器に使用するためのピクセル回路が提供される。該表示器は複数のピクセルを有し、各ピクセルは第１選択線、第２選択線、信号線及び帰還線を有する。該ピクセル回路は、発光エレメントと；前記発光エレメントに駆動電流を供給する駆動部であって、記憶キャパシタと、前記第１選択線に接続されたゲート端子、前記信号線に接続された第１端子及び第２端子を有するスイッチ用トランジスタと、前記スイッチ用トランジスタの第２端子に接続されたゲート端子、第１端子及び前記発光エレメントに接続された第２端子を有する駆動用トランジスタとを有するような駆動部と；前記発光エレメントに供給される駆動電流を表すような帰還電圧を発生するピクセル上の帰還回路とを有する。上記帰還回路は、前記駆動用トランジスタの第２端子と或る電位との間に接続された抵抗と、前記第２選択線に接続されたゲート、前記駆動用トランジスタの第１端子に接続された第１端子及び前記帰還線に接続された第２端子を有する帰還トランジスタとを有する。
【００１３】
本発明の他の態様によれば、表示器に使用するためのピクセル回路が提供される。該表示器は複数のピクセルを有し、各ピクセルは選択線、信号線及び帰還線を有する。該ピクセル回路は、発光エレメントと；該発光エレメントに駆動電流を供給する駆動部であって、記憶キャパシタと、前記選択線に接続されたゲート端子、前記信号線に接続された第１端子及び第２端子を有するスイッチ用トランジスタと、該スイッチ用トランジスタの第２端子に接続されたゲート端子、第１端子及び前記発光エレメントに接続された第２端子を有する駆動用トランジスタとを有するような駆動部と；前記発光エレメントに供給される駆動電流を表すような帰還電圧を発生するピクセル上の帰還回路とを有する。上記帰還回路は、前記駆動用トランジスタの第２端子と或る電位との間に接続された抵抗と、前記選択線に接続されたゲート、前記駆動用トランジスタの第１端子に接続された第１端子及び前記帰還線に接続された第２端子を有する帰還トランジスタとを有する。
【００１４】
本発明の他の態様によれば、表示装置が提供される。該表示装置は、選択線と；輝度及び帰還情報の両方に基づく電圧信号が供給される信号線と；駆動電流の電流レベルに基づく帰還電圧信号が供給される帰還線と；ピクセルのアレイを形成する複数のピクセルであって、該複数のピクセルにおける各ピクセルが基板上において前記走査線と前記信号線及び帰還線との交差部に形成され、各ピクセルが、発光エレメントと、記憶キャパシタ及びスイッチ用トランジスタを有する電流駆動回路と、該電流駆動回路の電流出力を表す帰還信号を供給する帰還回路とを有するような複数のピクセルと；入力信号を受けると共に、該入力信号を前記基板上において各列に形成された基準回路を用いて調整し、且つ、該入力信号を当該列におけるピクセルからの前記帰還信号に応答して修正することにより、選択されたピクセルにおける前記発光エレメントの所望の輝度レベルを生成するような表示列制御回路と；選択線を順次駆動する選択線駆動回路とを有する。
【００１５】
本発明の他の態様によれば、列に配列された複数の発光エレメントを所望の輝度で駆動する方法が提供される。該方法は、前記列における複数のピクセルのうちの１つのピクセルを選択するステップと、基準発光エレメントの所望の輝度を、該発光エレメントを介して流れる基準電流を前記基準発光エレメントに光学的に結合されたフォトセンサからのフォト電流に応答して調整することにより確立するステップと、前記基準電流を対応する電圧レベルに変換するステップと、該電圧レベルを前記選択されたピクセルに伝達するステップと、前記電圧レベルを駆動電流に変換すると共に、駆動電流レベルを表すような帰還信号を発生するステップと、前記電圧レベルを、前記選択されたピクセルからの前記帰還信号に応答して調整することにより、前記基準電流に実質的に等しい駆動電流を確立するステップと、前記調整された電圧レベルを記憶するステップと、前記発光エレメントを前記調整された電圧レベルに基づく駆動電流により駆動して、当該ピクセルにおける所望の輝度レベルを生成するステップとを有する。
【００１６】
本発明の利点は、時間にわたり上記発光エレメントに安定した電流を供給することができ、これにより画像品質を維持することができる能力を含む。更に、ピクセルのプログラミングのための上記外部電流帰還と、データ信号前処理のための輝度帰還との組み合わせは、ピクセルの不安定さ及び不均一さに拘わらず、輝度の制御及び補償を提供する。当該回路は、小さな面積しか占めず、電圧帰還により電圧でプログラムされる。プログラミング及び帰還のための電圧の使用は、大面積表示器及びＴＶにとり必要なプログラミング速度を改善する。
【００１７】
この本発明の開示は、必ずしも本発明の全てのフィーチャを記載したものではない。
【００１８】
本発明の上記及び他のフィーチャは、添付図面を参照する下記の説明から一層明らかになるであろう。
【発明を実施するための最良の形態】
【００１９】
本発明は、ピクセルの列を駆動する方法であって、各ピクセルが発光素子、特には有機発光ダイオード（ＯＬＥＤ）を有するような方法を含むものである。
【００２０】
図１は、帰還制御系アーキテクチャ１０及びアドレス指定可能なピクセル１１のアレイを有する表示装置を示している。ピクセル１１は、選択線ドライバ１２及びデータドライバ１３により制御される。図１に示すように、当該アレイの各列線上には別個の帰還制御ユニット１４が設けられている。所与の列の帰還制御ユニット１４は、当該列における各ピクセルに信号線１５及び帰還線１６を介して接続されている。表示器基板上に配置される、基準エレメント１７のブロックも設けることができる。該基準エレメント１７のブロックは、当該ピクセル回路の入力信号補正用の幾つかのエレメントを含むと共に、輝度帰還を実施するために発光素子に光学的に結合されたフォトセンサも含むことができる。
【００２１】
本発明の一実施例による所与のピクセル１１の構成が図２に示されている。図２に示すように、当該ピクセルはＯＬＥＤ２１と、記憶キャパシタ２３を用いて記憶された電圧レベルにより制御される電流駆動回路２２と、帰還回路２４と、スイッチＳ１及びＳ２とを有している。スイッチＳ１及びＳ２は、如何なる好適なスイッチングデバイスとすることもできるが、好ましくは絶縁ゲート型電界効果トランジスタとする。ピクセル１１は書込及び保持モードで動作する。選択線（又は複数の選択線）が駆動される書込モードにおいて、スイッチＳ１及びＳ２はオンされ、電流駆動回路２２が制御ユニット１４から信号電圧を受ける一方、ピクセル上の（on-pixel）帰還回路２４が電圧帰還信号を供給する。これにより、当該ＯＬＥＤ２１を経る駆動電流は、負帰還の使用により正確に制御することができる。保持モードにおいては、スイッチＳ１及びＳ２はオフされ、駆動回路２２は記憶キャパシタ２３に対する電圧レベルに従うような電流レベルを持つ駆動電流を供給する。
【００２２】
図３Ａは、他の実施例によるピクセル駆動回路及び前記制御回路１４の回路図を示している。制御する信号は図３Ｂに示されている。
【００２３】
該ピクセル駆動回路は、３つのトランジスタ３４、３６及び３８と、抵抗３２と、記憶キャパシタＣｓと、ＯＬＥＤ３１とを有している。該ピクセル駆動回路は選択線、帰還線及び信号線に接続されている。正の電位Ｖddを有する電源ノード及び共通接地点も図示されている。
【００２４】
トランジスタ３４、３６及び３８は、アモルファスシリコン、ポリシリコン、適切な有機半導体及びＮＭＯＳ又はＣＭＯＳ技術を用いて製造することができる。当該ピクセル上帰還回路は、如何なる好適な材料及び技術からも製造することが可能な薄膜抵抗３２からなり、該抵抗は充分な安定性を提供する。例えば、アモルファスシリコン技術においては、抵抗３２はＮ＋アモルファスシリコン又はＮ＋微結晶シリコンを用いて製造することができる。
【００２５】
駆動トランジスタ３６のドレイン端子はＯＬＥＤ３１のカソードに接続されている。トランジスタ３６のソース端子は抵抗３２に接続され、ゲート端子はトランジスタ３４を介して信号線に接続されている。抵抗３２はトランジスタ３６のソース端子と共通接地点との間に接続されている。
【００２６】
トランジスタ３４及び３８は、各々、駆動スイッチトランジスタ及び帰還スイッチトランジスタである。トランジスタ３４及び３８のゲート端子は選択線に接続されている。トランジスタ３４のソース端子は信号線に接続され、ドレイン端子はトランジスタ３６のゲート端子に接続されている。トランジスタ３８のソース端子は帰還線に接続され、ドレイン端子は抵抗３２に接続されている。異なるピクセルの全てのＯＬＥＤは共通のアノード電極を有し、電源ノード（Ｖdd）に接続されている。記憶キャパシタＣｓは、トランジスタ３６のゲート端子と共通接地点との間に接続されている。該記憶キャパシタは、トランジスタ３６のゲート端子とソース端子との間に接続することができる。後者の場合、キャパシタＣｓは該トランジスタ３６のゲート／ソース間容量により構成することができる。
【００２７】
外部制御ユニット３３は、最も簡単な形では、負帰還接続を備える高利得、低オフセットの差分増幅器である。
【００２８】
書込モードの間において、選択線はハイとなり、トランジスタ３４及び３８をオンにする。結果として、駆動トランジスタ３６は、外部差分増幅器３３及び抵抗３２と共に、負帰還を伴う回路を形成する。入力信号電圧と抵抗３２の両端間の電圧降下との間の電圧レベルの差が、差分増幅器３３により増幅され、トランジスタ３６のゲート上の電位を調整する。初期の過渡状態の後、出力電流は安定し、高利得帰還ループの場合、ＯＬＥＤ３１を通過する電流は：
ＩOLED  ＝  Ｖinp／Ｒｆ        （１）
となる。保持モードの間においては、選択線はローとなるので、トランジスタ３４及び３８はオフされ、当該ピクセルは切断される。駆動トランジスタ３６のゲート電圧はキャパシタＣｓに記憶されるので、該保持モードの間において駆動電流は変化しない。
【００２９】
図３Ａに示す構成において、ピクセル３１の電流は抵抗３２の絶対抵抗値に依存するが、これは集積化される抵抗の可能性のある本来的な不正確さ及び劣った熱的安定性により望ましくない。図４は、本発明の他の実施例による、基準抵抗４２及び外部データ電流源４１を実施化することにより上記問題に対処するアーキテクチャを示している。基準抵抗４２は、集積化抵抗と同一の材料により作製され、当該表示器基板上に形成される。この構成は、当該回路の温度安定性を向上させる。この回路の駆動電流のプログラムされるレベルは：
ＩOLED  ＝  Ｉinp（Ｒｒ／Ｒｆ）          （２）
であり、ここで、Ｒｒは基準抵抗４２の抵抗値、Ｒｆは帰還抵抗３２の抵抗値である。上記式は、温度変化に対する抵抗比の不感性により、プログラム電流の精度の大幅な改善を示している。
【００３０】
本発明の他の実施例による電流ピクセル駆動回路及び列ドライバ回路の一部が図５に示されている。該回路は図３Ａの回路と類似しているが、図５の回路においてはＯＬＥＤ５１のカソードが共通であり、負の電源電位Ｖssに接続されている。結果として、該ＯＬＥＤのカソードはパターン化されない。
【００３１】
ＯＬＥＤ５１のアノードはトランジスタ５６のソース端子に接続されている。帰還抵抗３２は、トランジスタ５６のドレイン端子と接地ノードとの間に接続されている。書込モードの間における選択線の電圧レベルは、トランジスタ５４が全出力電流範囲に対して“オン”状態となるのを保証するほど充分に高くなければならない。この構成における帰還線は、負帰還を供給するために差分増幅器３３の非反転入力端子に接続されている。
【００３２】
図６Ａ、７及び８は、本発明の他の態様によるピクセル駆動回路を示し、該態様においてはｐチャンネルＭＯＳトランジスタが使用されている。
【００３３】
図６Ａは、本発明の他の実施例によるピクセル回路を示す。帰還スイッチ用トランジスタ６８はｐチャンネルトランジスタである。該回路は図５の回路と類似しているが、ＰＭＯＳトランジスタの構成は追加の選択線を必要とする。図６Ｂは選択線Ａ及び選択線Ｂに対する対応する波形を示している。この回路の図５の回路に対する利点は、必要とされる選択線に対する電圧の振れが一層小さいことである。
【００３４】
図７は、本発明の他の実施例によるピクセル回路を示している。トランジスタ７６及び７４はｐチャンネルトランジスタであり、トランジスタ７８はｎチャンネルトランジスタである。図７の実施例として、この回路も、Ａ及びＢとして印す、低減された電圧の振れを持つ２つの選択線を有する。
【００３５】
図８に示すピクセル回路においては、全てのトランジスタがｐチャンネルトランジスタである。この場合、ＯＬＥＤ５１のアノードはトランジスタ８６のドレイン端子に接続され、該ＯＬＥＤ５１の共通カソード電極は負の電源電位Ｖssに接続されている。
【００３６】
図９及び１０は本発明の代替実施例によるピクセル回路の構成を示している。これらのピクセル回路において、当該電流駆動回路はカレントミラーのアーキテクチャ、即ちトランジスタ９５及び９７並びに１０６及び１１０に基づくものとなっている。信号電流の電流レベルと駆動電流の電流レベルとは比例する。図９の回路においては全てのトランジスタがｎチャンネルトランジスタであり、図１０の回路においては全てのトランジスタがｐチャンネルトランジスタである。
【００３７】
図１０において、帰還抵抗３２はトランジスタ１０６のドレイン端子と共通接地点との間に接続されている。トランジスタ１０６及び１１０のゲートは接続されている。図９の回路において、ＯＬＥＤ３１のカソード電極はトランジスタ９７のドレイン端子に接続され、アノードは共通となっている。該トランジスタ９７は駆動トランジスタであり、ＯＬＥＤ３１に接続されている。図１０の回路において、ＯＬＥＤ５１のカソードは共通であり、アノードはトランジスタ１１０のドレイン端子に接続されている。
【００３８】
書込モードの間において、トランジスタ１０４及び１０８は“オン”状態となり、かくして、トランジスタ１０６は帰還抵抗３２及び外部制御ユニット（差分増幅器３３）と共に帰還ループを形成する。トランジスタ１１０は該帰還ループには直接的には関与しないが、トランジスタ１１０及び１０６は同一のゲート／ソース間電圧を有するので、トランジスタ１１０の電流はトランジスタ１０６の電流に比例する。トランジスタ１１０対１０６の電流の比は、これらトランジスタのアスペクト比により決まる。これらの回路において、帰還抵抗３２と図９のＯＬＥＤ３１及び図１０のＯＬＥＤ５１とは同一の電流経路内にないので、一層大きな寿命が期待される。
【００３９】
集積回路における電荷注入及びクロックのフィードスルー効果（feed-through effects）を低減するために、幾つかの方法が使用されている。最も簡単な方法として、駆動トランジスタのゲートに接続される選択線の反転信号により駆動されるダミートランジスタが、駆動スイッチにより生じる電荷注入及びクロックフィードスルーエラーの両方を低減することができる。該ダミートランジスタのドレイン及びソース端子は上記駆動トランジスタのゲートに接続される。図１１は、図３の実施例に対する斯様な変形の一例を示している。ダミートランジスタ１１８の幅は、駆動トランジスタ１１６の幅の半分である。当業者にとり、ダミートランジスタ１１８の幅を如何なる適切な大きさにすることもできることは明らかであろう。
【００４０】
図１２は、本発明の他の実施例によるピクセル回路、列制御ユニット及び基準セルの概略回路図である。この場合、実施化された輝度帰還は、ビデオ信号の光出力特性のリニアリティを改善すると共に、有機材料の不安定性、経年変化、温度変化又は他の環境的ストレスに起因する輝度不安定性も補償する。輝度帰還を備える該補償回路は、制御ユニットの一部である抵抗Ｒ１、差分増幅器１２１及びＮＭＯＳトランジスタ１２２と、ＯＬＥＤ１２４及びフォトダイオード１２５を含む基準セル１２３のエレメントとを含む。フォトダイオード１２５は基準ＯＬＥＤ１２４と光学的に結合されて、放出される光に応答するような帰還電流信号を形成する。該回路は、抵抗Ｒ１を通過する入力電流がフォトダイオード１２５により発生される帰還電流と等しい場合に平衡状態になる。トランジスタ１２２と抵抗４２とを介してＯＬＥＤ１２４に流れる電流が、当該装置の次段に対する入力信号であり、該次段は図４の実施例と同様である。
【００４１】
図１３は、図４の実施例の代替実施例の概略図である。この実施例において、ダイオードＤ１及びＤ２は、図４の帰還抵抗Ｒ１及び基準抵抗Ｒ２の代わりに各々使用されている。プログラム電流レベルのエラーが合理的に低い回路機能は、基準ダイオードとピクセルダイオードとの間の良好な整合を必要とするから、当該製造技術は、再現可能な順方向電流／電圧特性を持つダイオードのアレイの製造に対して効率的でなければならない。
【００４２】
本発明の他の実施例による回路の概略図が図１４に示されている。この回路は、共通カソードＯＬＥＤアレイ構成を実施化するものである。書込モードにおいて、外部電流データ源４１からの入力電流は、基準ＯＬＥＤ１４１の両端間に電圧降下を生成する。負帰還接続部内の差分増幅器３３は、ピクセルＯＬＥＤ１４２上に同一の電圧レベルを維持するように設計されている。保持モードの間においては、キャパシタＣｓに記憶された電圧により、プログラムされた電流レベルを持つ電流がトランジスタ１４６及びＯＬＥＤ１４２の両方を介して流れる。
【００４３】
尚、本発明の実施例をＯＬＥＤに関連して説明したが、発光ダイオード（ＬＥＤ）等の他の同様な表示エレメントが他の実施例において使用され得ることも考えられる。
【００４４】
以上、本発明を１以上の実施例を参照して説明した。しかしながら、当業者にとっては、請求項に記載された本発明の範囲を逸脱することなしに多数の変形及び変更をなすことができることは明らかであろう。
【図面の簡単な説明】
【００４５】
【図１】図１は、本発明の一実施例による帰還制御系アーキテクチャを備える表示装置の構成の一例のブロック図である。
【図２】図２は、本発明の一実施例によるピクセルアーキテクチャのブロック図である。
【図３Ａ】図３Ａは、本発明の一実施例によるピクセル回路及び列制御ユニットの回路図である。
【図３Ｂ】図３Ｂは、本発明の一実施例による図３Ａの回路の対応する波形を示す。
【図４】図４は、図３Ａの実施例の変形例の回路図である。
【図５】図５は、本発明の一実施例による共通カソードＯＬＥＤ構成用のピクセル回路の概略図である。
【図６Ａ】図６Ａは、本発明の一実施例によるｐチャンネル型トランジスタを持つピクセル回路及び列制御ユニットの回路図である。
【図６Ｂ】図６Ｂは、本発明の一実施例による図６Ａの回路の対応する波形を示す。
【図７】図７は、本発明の一実施例によるｐチャンネル型トランジスタスイッチを備えるピクセル回路及び列制御ユニットの回路図である。
【図８】図８は、本発明の一実施例によるｐチャンネル及びｎチャンネル型トランジスタを持つピクセル回路並びに列制御ユニットの回路図である。
【図９】図９は、本発明の一実施例による電流駆動回路としてのカレントミラーを備えるピクセル回路及び列制御ユニットの回路図である。
【図１０】図１０は、図９の実施例の変形例の回路図である。
【図１１】図１１は、図３の実施例の変形例の回路図である。
【図１２】図１２は、本発明の一実施例による実施化された輝度帰還を備えるピクセル回路、列制御ユニット及び基準セルの回路図である。
【図１３】図１３は、本発明の一実施例による基準ダイオードを備える列制御ユニット及びピクセル回路の回路図である。
【図１４】図１４は、本発明の一実施例による基準ＯＬＥＤを備える列制御ユニット及びピクセル回路の回路図である。
【図１５】図１５は、図１４の実施例の変形例の回路図である。
【符号の説明】
【００４６】
１０  帰還制御系アーキテクチャ
１１  ピクセル
１２  選択線ドライバ
１３  データドライバ
１４  帰還制御ユニット
【図１】
2007506145.tif 000003
【図２】
2007506145.tif 000004
【図３Ａ】
2007506145.tif 000005
【図３Ｂ】
2007506145.tif 000006
【図４】
2007506145.tif 000007
【図５】
2007506145.tif 000008
【図６Ａ】
2007506145.tif 000009
【図６Ｂ】
2007506145.tif 000010
【図７】
2007506145.tif 000011
【図８】
2007506145.tif 000012
【図９】
2007506145.tif 000013
【図１０】
2007506145.tif 000014
【図１１】
2007506145.tif 000015
【図１２】
2007506145.tif 000016
【図１３】
2007506145.tif 000017
【図１４】
2007506145.tif 000018
【図１５】
2007506145.tif 000019
【国際調査報告】
2007506145.tif 000020
2007506145.tif 000021