(57)【要約】  電気的調整可能ＲＦ遅延を提供する装置及び方法。当該装置及び方法において、スプリッタは入力信号を２の信号経路に分割し、２の信号経路の１は所望される中心周波数の波長の整数で固定される遅延を備え、２の信号経路は電気的調整可能減衰を備える。合成器は、２の信号経路によってもたらされる電気的調整可能減衰の和が１となるように、２の信号経路を通過する信号を合成する。これにより、入力信号は、信号経路によってもたらされる減衰にしたがう調整可能な時間だけ遅延される。
2007506394.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を２の信号経路に分割するスプリッタと、
２の入力と１の出力とを有する合成器と、
を備え、
前記２の信号経路の１は、所望される中心周波数の波長の整数で固定される遅延を備え、
前記２の信号経路は、電気的調整可能減衰を備え、
前記合成器は、前記２の信号経路によって備えられる電気的調整可能減衰の和が１となるように、該２の信号経路を通過する信号を合成し、
前記合成器が２の信号経路を通過する信号を合成することにより、信号経路によって備えられる減衰にしたがう調整可能な時間だけ前記入力信号が遅延され、該合成器の出力に出力される、
電気的調整可能ＲＦ遅延要素。
【請求項２】
前記スプリッタ、及び、平衡可変減衰器と、所望される中心周波数の波長の整数で固定される遅延をもたらす固定遅延ＲＦ遅延要素と、を含む信号経路、を備え、
前記固定遅延ＲＦ遅延要素は、前記平衡可変減衰器の端子３と、前記合成器の第１の入力との間に接続され、
前記合成器の第２の入力は、前記平衡可変減衰器の端子２に接続され、
前記平衡可変減衰器の端子１に適用されるＲＦ信号が、該平衡可変減衰器によってもたらされる減衰の程度にしたがう調整可能な時間だけ遅延され、前記合成器の出力に出力される、
請求項１に記載の電気的調整可能ＲＦ遅延要素。
【請求項３】
前記平衡可変減衰器は、クワドラチャ・ハイブリッド結合器の対の間に接続されている同一のシャント取り付け反射減衰器を含む、
請求項２に記載の電気的調整可能ＲＦ遅延要素。
【請求項４】
前記シャント取り付け反射減衰器はＰＩＮダイオードである、
請求項３に記載の電気的調整可能ＲＦ遅延要素。
【請求項５】
前記平衡可変減衰器は、クワドラチャ・ハイブリッド結合器の対の間に接続されている同一のシリーズ取り付け反射減衰器を含む、
請求項２に記載の電気的調整可能ＲＦ遅延要素。
【請求項６】
シャント取り付け反射減衰器はＰＩＮダイオードである、
請求項５に記載の電気的調整可能ＲＦ遅延要素。
【請求項７】
ＲＦ信号の電気的調整可能遅延を提供する方法であって、
前記ＲＦ信号を２の中間信号に分割し、
所望される中心周波数の波長の固定整数により前記２の中間信号の１を遅延し、
減衰ファクタの和が１となるように、電気的に調整可能な該減衰ファクタによって前記２の中間信号を減衰し、
前記２の中間信号を合成して出力信号を生成する、
方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は調整可能な無線周波遅延要素に関する。詳細には、本発明は無線周波システムにおける遅延を電気的に調整する装置に関する。
【背景技術】
【０００２】  様々な無線周波システム（特に、フィードフォワード増幅器、プレディストータ）が、信号経路による遅延の調整を必要とする。一般的には、伝送線の長さを変更すること、群遅延のフィルタを調整すること、一定の遅延増分を追加すること、などの方法によって、遅延は調整される。これらの方法による全てのアプローチは、機械の調整、回路の変更、もしくは、製造工程をたいへん複雑にし、コストを増大させるオペレーションを必要とする。したがって、アプローチを実行不可能にする複雑さ、もしくは、欠陥を含むことなく、無線周波システムの適用における遅延を電気的に調整する方法が必要とされる。
【発明の開示】
【０００３】  遅延は時間に対する位相の一次導関数の負に等しい。遅延を調整するために使用されるアプローチはいずれも位相だけを調整しなければならないのではなく、実際の遅延を調整しなければならない、ということを認識すべきである。
【０００４】  本発明の実施形態の各々は、２の信号経路を使用する。一方は、他方よりＮ／Ｆ０だけ固定遅延が大きい。Ｎは整数であり、Ｆ０は対象システムの中心周波数である。無遅延経路では０〜１の値を有することのできるスカラーＡを乗じ、遅延経路では（１−Ａ）に等しいスカラーを乗じる。２の積を加算し、遅延差がＮ波長に等しいので位相に加算される。結合された信号の遅延結果は、Ａ＝１のとき０であり、Ａ＝０のときＮ／Ｆ０である。Ａ＝０とＡ＝１との間では、遅延は線形に変化する。この関係を保つ有用な帯域幅は、Ｎに反比例する。実用的なアプリケーションにおいて、Ｎの限界はリーズナブルな帯域幅に対し約４である。
【０００５】  図１に示されるように、本発明の実施形態によれば、電気的に調整可能なＲＦ遅延要素は参照符号１０によって示される。遅延要素１０はＲＦ入力端子１２及びＲＦ出力端子１４を有する。ＲＦ入力端子１２からＲＦ出力端子１４へは２の信号経路がある。ＲＦ入力端子１２で受信される入力信号はスプリッタ１６によって２の経路に分割され、合成器１８によって再合成され、ＲＦ出力端子１４へ送信される。２の経路の第１の経路は第１の減衰器２０を含み、第２の経路は第２の減衰器２２及び固定遅延要素２４を含む。上記したように、２の経路はＮ／Ｆ０秒だけ異なる遅延を有し、減衰器２０、２２は減衰ファクタの和が一定となるように調整することができる。
【０００６】  Ａ及び（１−Ａ）を遅延信号及び無遅延信号に乗ずることには困難を伴う。入力信号を分割し、出力信号に別個の可変減衰器でＡ及び（１−Ａ）を乗じ、第２の信号を遅延し、再合成することは可能ではあるが、このアプローチには問題がある。第１に、Ａ及び（１−Ａ）は、ｄＢに対して線形な従来の減衰器を用いた場合正確に生成することが困難な線形パラメータである。Ａおよびこれに完璧にマッチする（１−Ａ）を生成することはさらに困難である。第２に、入力信号を２に分割し、その後、再合成すると、６ｄＢの最小挿入損失が生じる。挿入損失はできるだけ小さく抑えられることが望ましい。したがって、従来の減衰器を用いても、図１に示されるように本発明の実施の形態は電気的な可変遅延を提供することができると考えられるが、図４および図５によって以下に記載される他の実施の形態では、図２及び図３に示される従来の平衡可変減衰器の変形を使用することが好ましい。
【０００７】  図２は、従来の平衡可変減衰器３０を示す。適切に接続されているクワドラチャ・ハイブリッド結合器３６、３８の対の間に、同一のシリーズ取り付け反射減衰器３２、３４が接続されている。反射減衰器３２、３４は一般的なＰＩＮダイオードである。従来の平衡可変減衰器３０は４の端子である端子１〜４を有する。端子１及び３はクワドラチャ・ハイブリッド結合器３６に接続され、端子２及び４はハイブリッド結合器３８に接続される。端子１はＲＦ入力４０に接続され、端子２はＲＦ出力４２に接続される。端子３及び４は、終端器４４、４６で終端処理される。ＰＩＮダイオードが減衰器３２、３４として使用される場合、ＲＦ入力４０とＲＦ出力４２との間の減衰は、当業者に知られている方法によって減衰器３２、３４へのバイアスを変更することにより制御することができるかもしれない。
【０００８】  図３は、従来の平衡可変減衰器の別形態である平衡可変減衰器５０を示す。適切に接続されているクワドラチャ・ハイブリッド結合器５６、５８の対の間に、同一のシャント取り付け反射減衰器５２、５４が接続されている。反射減衰器５２、５４は一般的なＰＩＮダイオードである。従来の平衡可変減衰器５０は４の端子である端子１〜４を有する。端子１及び３はクワドラチャ・ハイブリッド結合器５６に接続され、端子２及び４はハイブリッド結合器５８に接続される。端子１はＲＦ入力６０に接続され、端子２はＲＦ出力６２に接続される。端子３及び４は、終端器６４、６６で終端処理される。ＰＩＮダイオードが減衰器５２、５４として使用される場合、ＲＦ入力６０とＲＦ出力６２との間の減衰は、当業者に知られている方法によって減衰器５２、５４へのバイアスを変更することにより制御することができるかもしれない。
【０００９】  図４に示される本発明の実施形態は、図２に示される従来の平衡可変減衰器３０の変形であり、図５に示される本発明の実施形態は、図３に示される従来の平衡可変減衰器５０の変形である。したがって、図４及び図５では、同様の構成要素を示すために図２及び図３と同様の参照符号を使用する。
【００１０】  電気的調整可能ＲＦ遅延要素が、図４においては参照符号７０によって、図５においては参照符号８０によって示される。平衡可変減衰器３０、５０の端子３に接続されている終端器４６、６６は遅延要素７２に置換される。遅延要素７２は、平衡可変減衰器３０、５０の端子３を合成器７４の入力に接続する。上記したように、遅延要素７２はＮ／Ｆ０の固定遅延をもたらす。すなわち、遅延要素７２を通る信号の位相は影響を受けない、という、ことである。平衡減衰器３０、５０の端子２は、合成器７４の入力に接続され、合成器７４の出力は電気的調整可能ＲＦ遅延要素７０、８０のＲＦ出力７６となる。
【００１１】  電気的調整可能ＲＦ遅延要素７０、８０の何れかの形態によってもたらされる遅延は、反射減衰器３２、３４、５２、５４へ適用されるバイアスを調整することによって変化する。電気的調整可能ＲＦ遅延要素７０、８０の何れかの形態の端子１から端子２への電圧伝達特性がＳ２１であり、端子１から端子３への電圧伝達特性がＳ３１である場合、｜Ｓ３１｜＋｜Ｓ２１｜＝１である。したがって、｜Ｓ３１｜＝１−｜Ｓ２１｜であり、これは、遅延経路及び無遅延経路に入力するために必要とされる特性である。すなわち、ノード１からノード２での減衰がＡであるならば、ノード１からノード３での減衰は（１−Ａ）でなければならない。まさに、これが必要とされるものなのである。さらに、合成器７４の入力における信号の位相は、−９０°において同一である。合成器７４は、同相合成器として示される。しかしながら、遅延要素７２において位相差が９０°であるならば、クワドラチャ合成器を使用することは可能である。
【００１２】  このアプローチは、２の明確な長所を有する。第１に、スカラーＡ及び（１−Ａ）が、変更された平衡減衰器の動作によって正確に生成される。このように、スカラーＡ及び（１−Ａ）を正確に生成することを、減衰器の対によってなすことは、たいへん困難である。第２に、このアプローチにおける挿入損失は３ｄＢである。この３ｄＢという値は、２の減衰器を使用するアプローチに比べて３ｄＢ低いものである。
【００１３】  上記した本発明の実施形態は、本発明を例示することを意図したものであり、本発明の範囲から逸脱することなく、当業者によって変更及び修正がなされてもよい。本発明の範囲は、特許請求の範囲によって規定される。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施形態に係る電気的調整可能遅延要素のブロック図である。
【図２】シリーズ構成のＰＩＮダイオードを用いた従来の平衡減衰器のブロック図である。
【図３】シャント構成のＰＩＮダイオードを用いた従来の平衡減衰器のブロック図である。
【図４】シリーズ構成のＰＩＮダイオードを用いた本発明の実施形態にかかる電気的調整可能遅延要素のブロック図である。
【図５】シャント構成のＰＩＮダイオードを用いた本発明の実施形態にかかる電気的調整可能遅延要素のブロック図である。
【図１】
2007506394.tif 000003
【図２】
2007506394.tif 000004
【図３】
2007506394.tif 000005
【図４】
2007506394.tif 000006
【図５】
2007506394.tif 000007
【国際調査報告】
2007506394.tif 000008