(57)【要約】【課題】異形の表示部の輝度ムラを抑える。【解決手段】切り欠き（ＮＺ）が形成された表示パネルであって、サブ画素（ＳＰｎ）を含む表示部（ＳＡ１）と、前記切り欠きと前記表示部との間に位置する非表示ゾーン（ＨＺ）とを含み、前記表示部および前記非表示ゾーンを通る走査信号線（Ｇｎ）と、少なくとも一部が前記非表示ゾーンに位置する導電体（Ｍｓ）とが設けられ、走査信号線（Ｇｎ）と導電体（Ｍｓ）とが絶縁膜（１４）を介して重なる。【選択図】図２
2019144325.tif 000002
【特許請求の範囲】
【請求項１】
切り欠きあるいは刳り貫きが形成された表示パネルであって、
サブ画素を含む表示部と、前記切り欠きあるいは前記刳り貫きと前記表示部との間に位置する非表示ゾーンとを含み、
前記表示部および前記非表示ゾーンを通る走査信号線と、少なくとも一部が前記非表示ゾーンに位置する導電体とが設けられ、
前記走査信号線と前記導電体とが絶縁膜を介して重なる表示パネル。
【請求項２】
前記走査信号線は、局所的に幅広となっている幅広部を含み、前記幅広部と前記導電体とが前記絶縁膜を介して重なる請求項１記載の表示パネル。
【請求項３】
前記走査信号線は、半導体膜を含むトランジスタに接続され、前記半導体膜と前記導電体とが同層に形成されている請求項１または２に記載の表示パネル。
【請求項４】
前記導電体には定電圧が供給される請求項１〜３のいずれか１項に記載の表示パネル。
【請求項５】
前記サブ画素にデータ信号を供給するデータ信号線を含み、
前記導電体はデータ信号線の一部である請求項１〜３のいずれか１項に記載の表示パネル。
【請求項６】
前記走査信号線からみて前記導電体とは反対側の位置に、別の絶縁膜を介して前記走査信号線と重なる別の導電体が設けられている請求項１〜５のいずれか１項に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示パネルに関する。
【背景技術】
【０００２】
特許文献１には、異形（コーナを斜めに切り欠いた形状）の表示部の輝度ムラを抑える技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本国公開特許公報「特開２０１２−１０３３３５号公報（２０１２年５月３１日公開）」
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術には、表示部の形状が制限されるのに加え、データ信号の調整が必要になるという問題がある。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る表示パネルは、切り欠きあるいは刳り貫きが形成された表示パネルであって、サブ画素を含む表示部と、前記切り欠きあるいは前記刳り貫きと前記表示部との間に位置する非表示ゾーンとを含み、前記表示部および前記非表示ゾーンを通る走査信号線と、少なくとも一部が前記非表示ゾーンに位置する導電体とが設けられ、前記走査信号線と前記導電体とが絶縁膜を介して重なる。
【発明の効果】
【０００６】
本発明の一態様によれば、切り欠きあるいは刳り貫きが形成された異形の表示パネルの輝度ムラを抑えることができる。
【図面の簡単な説明】
【０００７】
【図１】（ａ）は実施例１の表示デバイスの構成を示す模式図であり、（ｂ）は表示デバイスの構成を示す断面図であり、（ｃ）はサブ画素を示す回路図である。
【図２】（ａ）は実施例１における切り欠き周辺の構成を示す平面図であり、（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。
【図３】（ａ）はゲートドライバ（ＧＤ１）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。
【図４】（ａ）はゲートドライバ（ＧＤ２）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。
【図５】実施形態１の効果を示す波形図である。
【図６】比較例を示す波形図である。
【図７】実施例１の液晶パネルの変形例を示す模式図である。
【図８】（ａ）は実施例２における切り欠き周辺の構成を示す平面図であり、（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。
【図９】（ａ）は実施例３における切り欠き周辺の構成を示す平面図であり、（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。
【図１０】（ａ）は実施例４における切り欠き周辺の構成を示す平面図であり、（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。
【発明を実施するための形態】
【０００８】
図１（ａ）は実施例１の表示デバイスの構成を示す模式図であり、図１（ｂ）は表示デバイスの構成を示す断面図であり、図１（ｃ）はサブ画素を示す回路図である。図１に示すように、表示デバイス２は、バックライトユニットＢＵ、液晶パネルＬＰ（表示パネル）、ソースドライバＳＤ、および表示制御回路ＤＣＣを備える。液晶パネルＬＰには、ゲートドライバＧＤ１・ＧＤ２がモノリシックに形成される（ＧＤＭ構造）。表示制御回路ＤＣＣは、ソースドライバＳＤおよびゲートドライバＧＤ１・ＧＤ２を制御する。
【０００９】
液晶パネルＬＰは、データ信号線ＤＬ、走査信号線Ｇｍ・Ｇｎ、ゲートドライバＧＤ１・ＧＤ２を含むアクティブマトリクス基板３と、液晶層４と、カラーフィルタを含むカラーフィルタ基板５と、光学フィルム、タッチパネル等が含まれる機能層６とを備える。
【００１０】
液晶パネルＬＰは、切り欠き（ノッチ）ＮＺが形成された異形パネルであり、表示部ＤＡには、複数のサブ画素（ＳＰｍ・ＳＰｎ・ＳＰＭ・ＳＰＮ）が設けられる。
【００１１】
サブ画素ＳＰｉ（ｉ＝ｍ，ｎ，Ｍ，Ｎ）は、トランジスタＴＲおよび画素電極ＰＥを含み、走査信号線Ｇｉ（ｉ＝ｍ，ｎ）およびデータ信号線ＤＬに接続する。データ信号線ＤＬはサブ画素ＳＰｉにデータ信号を供給する。具体的には、画素電極ＰＥはトランジスタＴＲを介してデータ信号線ＤＬに接続され、トランジスタＴＲのゲート電極が走査信号線Ｇｉに接続される。また、画素電極ＰＥおよび共通電極ｃｏｍ間に液晶容量Ｃｌｃが形成され、画素電極ＰＥおよび補助容量配線ＣＳｉ間に補助容量Ｃｃｓが形成される。なお、補助容量配線ＣＳｉはアクティブマトリクス基板３に形成され、共通電極ｃｏｍはアクティブマトリクス基板３あるいはカラーフィルタ基板５に形成される。トランジスタＴＲのチャネルには、酸化物半導体（例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体）、低温ポリシリコン（ＬＴＰＳ）、アモルファスシリコン等を用いることができる。
【００１２】
〔実施形態１〕
図１では、ゲートドライバＧＤ１・ＧＤ２が、表示部ＤＡ（複数のサブ画素が形成され、映像表示が可能な部分）を取り囲む非表示部ＮＡ（サブ画素が形成されない部分）に設けられる。表示部ＤＡには、切り欠きＮＺの一方サイドに位置するサイド領域ＳＡ１および他方サイドに位置するサイド領域ＳＡ２、並びに切り欠きＮＺよりも内側（中央側）のメイン領域ＭＡが含まれる。非表示部ＮＡには、切り欠きＮＺとサイド領域ＳＡ１・ＳＡ２との間に位置する非表示ゾーンＨＺが含まれる。図１の液晶パネルＬＰでは、切り欠きＮＺと重なるように、カメラレンズ、各種センサ等を配することができる。
【００１３】
走査信号線Ｇｍはメイン領域ＭＡを通り、ゲートドライバＧＤ１・ＧＤ２に接続される。走査信号線Ｇｎはサイド領域ＳＡ１・ＳＡ２および非表示ゾーンＨＺを通り、ゲートドライバＧＤ１・ＧＤ２に接続される。
【００１４】
走査信号線Ｇｎに接続されるサブ画素の数は走査信号線Ｇｍに接続されるサブ画素の数よりも小さいため、各ゲートドライバ（ＧＤ１・ＧＤ２）からみれば、走査信号線Ｇｍよりも走査信号線Ｇｎの方が低負荷である。
【００１５】
図２（ａ）は実施例１における切り欠き周辺の構成を示す平面図であり、図２（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。図２に示すように、アクティブマトリクス基板３においては、基板１０上に、半導体膜ＳＣと、半導体膜ＳＣよりも上層の無機絶縁膜１４と、無機絶縁膜１４よりも上層のゲート電極ＧＥと、ゲート電極ＧＥよりも上層の無機絶縁膜１６と、無機絶縁膜１６よりも上層のデータ信号線ＤＬと、データ信号線ＤＬよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の有機絶縁膜２０と、有機絶縁膜２０よりも上層の画素電極ＰＥと、画素電極ＰＥよりも上層の無機絶縁膜２１と、無機絶縁膜２１よりも上層の共通電極ｃｏｍと、共通電極ｃｏｍよりも上層の無機絶縁膜２２と、無機絶縁膜２２よりも上層の配向膜（図示せず）とが積層される。
【００１６】
無機絶縁膜１４・１６・１８・２１・２２には、例えば窒化シリコン、酸化シリコンを用いることができ、有機絶縁膜（平坦化膜）２０には、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料を用いることができる。画素電極ＰＥおよび共通電極ｃｏｍには、ＩＴＯ、ＩＺＯ等の光透過性の導電膜を用いることができる。ゲート電極ＧＥ、データ信号線ＤＬには、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）を用いることができる。
【００１７】
ゲート電極ＧＥおよび半導体膜ＳＣを含むようにトランジスタＴＲが構成され、データ信号線ＤＬはコンタクトホールを介して半導体膜ＳＣのソース領域（低抵抗領域）に接続され、画素電極ＰＥはコンタクトホールを介して半導体膜ＳＣのドレイン領域（低抵抗領域）に接続される。なお、画素電極ＰＥと共通電極ｃｏｍとの間に生じる横電界によって液晶層４（図１）の配向が制御される。
【００１８】
ゲート電極ＧＥに繋がる走査信号線Ｇｎ（ゲート電極ＧＥと同層）は、表示部ＤＡの一部であるサイド領域ＳＡ１・ＳＡ２と非表示ゾーンＨＺとを通る。走査信号線Ｇｎは、局所的に幅広となっている幅広部Ｇｈを、非表示ゾーンＨＺに含む。
【００１９】
非表示ゾーンＨＺには、トランジスタＴＲの半導体膜ＳＣと同層の導電体Ｍｓが設けられ、走査信号線Ｇｎの幅広部Ｇｈと導電体Ｍｓとが無機絶縁膜１４を介して重なる。導電体ＭｓはコンタクトホールＣＨおよび枝配線Ｗｂを介して幹配線Ｗｐ（定電圧配線）に接続される。こうすれば、走査信号線Ｇｎの幅広部Ｇｈと導電体Ｍｓとの重なりによって容量を形成することができる。
【００２０】
導電体Ｍｓは、半導体膜ＳＣの低抵抗領域（ソース領域・ドレイン領域）と同一プロセスで形成することができる。共通電極ｃｏｍには共通電圧Ｖｃｏｍが供給され、ゲートドライバＧＤ１・ＧＤ２には、低電圧側電源電圧Ｖｓｓおよび高電圧側電源電圧Ｖｄｄが供給される。幹配線Ｗｐには一定電圧（例えば、Ｖｃｏｍ、ＶｓｓあるいはＶｄｄ）を供給すればよい。
【００２１】
図３（ａ）はゲートドライバ（ＧＤ１）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。図４（ａ）はゲートドライバ（ＧＤ２）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。図５は、実施形態１の効果を示す波形図である。図６は、比較例を示す波形図である。
【００２２】
ゲートドライバＧＤ１は、複数段のフリップフロップおよび複数段の出力回路を含み、第ｍ段のフリップフロップＦｍに接続する出力回路Ｘｍは、走査信号線Ｇｍに接続し、第ｎ段のフリップフロップＦｎに接続する出力回路Ｘｎは、走査信号線Ｇｎに接続する。
【００２３】
また、ゲートドライバＧＤ２は、複数段のフリップフロップおよび複数段の出力回路を含み、第ｍ段のフリップフロップＦＭに接続する出力回路ＸＭは、走査信号線Ｇｍに接続し、第ｎ段のフリップフロップＦＮに接続する出力回路ＸＮは、走査信号線Ｇｎに接続する。
【００２４】
実施形態１では、非表示ゾーンＨＺにおいて、走査信号線Ｇｍよりも低負荷である走査信号線Ｇｎに対して容量を付加しているため、図３（ｂ）、図４（ｂ）および図５に示すように、出力回路Ｘｎ・ＸＮから走査信号線Ｇｎに出力される走査パルスＰｎの戻り波形（図中にて破線で囲まれた立ち下がり波形）を、出力回路Ｘｍ・ＸＭから走査信号線Ｇｍに出力される走査パルスＰｍの戻り波形に揃えることができ、サイド領域ＳＡ１・ＳＡ２と、メイン領域ＭＡとの輝度ムラを低減することができる。
【００２５】
図５に示すように、走査信号線Ｇｍについては、走査パルスＰｍの戻り（立ち下がり）のタイミングで、画素電極ＰＥの電圧ＶｐがΔＶｍだけマイナス方向に引き込まれ、走査信号線Ｇｎについては、走査パルスＰｎの戻り（立ち下がり）のタイミングで、画素電極ＰＥの電圧ＶｐがΔＶｎだけマイナス方向に引き込まれる。引き込み電圧ΔＶｍ・ΔＶｎは、走査信号線および画素電極間の寄生容量（Ｃｇｄ）に起因する。共通電極の電圧Ｖｃｏｍの最適値は引き込み電圧ΔＶｍ・ΔＶｎに依存し、引き込み電圧ΔＶｍ・ΔＶｎは走査パルスＰｍ・Ｐｎの戻り波形に依存するため、走査パルスＰｍ・Ｐｎの戻り波形を揃えることで、サイド領域ＳＡ１・ＳＡ２とメイン領域ＭＡとでＶｃｏｍの最適値が合致し、輝度ムラが抑制される。
【００２６】
なお、走査信号線Ｇｎに対して容量を付加しない場合は、図６のように、走査信号線Ｇｎに出力される走査パルスｐｎが、走査信号線Ｇｍに出力される走査パルスＰｍよりも急峻に戻る（ドロップする）ため、ΔＶｎ＞ΔＶｍとなり、サイド領域ＳＡ１・ＳＡ２のＶｃｏｍの最適値が、メイン領域ＭＡよりもマイナス方向にズレ、輝度ムラの発現、焼き付き（信頼性低下）のおそれがある。なお、Ｖｃｏｍの最適値のズレは画素電極ＰＥに書き込むデータ信号側で調整することもできるが、この場合はソースドライバＳＤのカスタマイズが必要になるというデメリットがある。実施形態１ではアクティブマトリクス基板３の非表示ゾーンＨＺの設計によって輝度ムラ対策ができるというメリットがある。
【００２７】
図７は、実施例１の液晶パネルの変形例を示す模式図である。図１では、液晶パネルＬＰに切り欠きＮＺを設けているがこれに限定されない。図７（ａ）のように刳り貫きＫＺを設ける構成でもよい。この場合は、刳り貫きＫＺと表示部ＤＡとの間に非表示ゾーンＨＺを設け、非表示ゾーンＨＺにおいて、サイド領域ＳＡ１・ＳＡ２を通る走査信号線Ｇｎに対して容量を付加する。図１では、切り欠きＮＺの両サイド（サイド領域ＳＡ１・ＳＡ２）を通る走査信号線Ｇｎが２つのゲートドライバＧＤ１・ＧＤ２に接続されているが、これに限定されない。図７（ｂ）のように、平面視において切り欠きＮＺを挟んで向かい合う走査信号線Ｇｎおよび走査信号線ＧＮを設け、サイド領域ＳＡ１を通る走査信号線ＧｎがゲートドライバＧＤ１に接続され、サイド領域ＳＡ２を通る走査信号線ＧＮがゲートドライバＧＤ２に接続される構成でもよい。この場合は、非表示ゾーンＨＺにおいて、（走査信号線Ｇｍよりも低負荷である）走査信号線Ｇｎ・ＧＮそれぞれに対して容量を付加する。
【００２８】
〔実施形態２〕
図８（ａ）は実施例２における切り欠き周辺の構成を示す平面図であり、図８（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。実施形態１（図２）では、走査信号線Ｇｎと容量を形成する導電体を半導体膜ＳＣと同層に形成しているがこれに限定されない。図８のように、走査信号線Ｇｎと容量を形成する導電体Ｍｐを、データ信号線ＤＬおよび枝配線Ｗｂと同層に（同一プロセスで）形成することもできる。具体的には、非表示ゾーンＨＺに導電体Ｍｐが設けられ、走査信号線Ｇｎの幅広部Ｇｈと導電体Ｍｐとが無機絶縁膜１６を介して重なる。導電体Ｍｐは同層の枝配線Ｗｂを介して幹配線Ｗｐに接続される。こうすれば、幅広部Ｇｈおよび導電体Ｍｐの重なりによって形成される容量を、低負荷の走査信号線Ｇｎに付加することができる。
【００２９】
〔実施形態３〕
図９（ａ）は実施例３における切り欠き周辺の構成を示す平面図であり、図９（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。実施形態３では、半導体膜ＳＣと同層の導電体Ｍｓと、データ信号線ＤＬと同層の導電体Ｍｐとを設け、走査信号線Ｇｎの幅広部Ｇｈと導電体Ｍｓとが無機絶縁膜１４を介して重なるとともに、幅広部Ｇｈと導電体Ｍｐとが無機絶縁膜１６を介して重なる構成とする。こうすれば、幅広部Ｇｈおよび導電体Ｍｓの重なりによって形成される容量と、幅広部Ｇｈおよび導電体Ｍｐの重なりによって形成される容量とを、低負荷の走査信号線Ｇｎに追加することができる。実施形態３では、実施形態１・２と比較して、容量形成領域のサイズを小さくする、あるいは大きな容量を追加することができる。
【００３０】
〔実施形態４〕
図１０（ａ）は実施例３における切り欠き周辺の構成を示す平面図であり、図１０（ｂ）は、（ａ）のｂ−ｂ矢視断面図である。実施形態４では、データ信号線ＤＬｚを非表示ゾーンＨＺまで延伸させ、データ信号線ＤＬｚと、走査信号線Ｇｎとの間で容量を形成する。非表示ゾーンＨＺにおいては、走査信号線Ｇｎが無機絶縁膜１６を介して複数のデータ信号線ＤＬｚと重なるため、低負荷の走査信号線Ｇｎに容量を付加することができる。
【００３１】
非表示ゾーンＨＺを通るデータ信号線ＤＬｚは、非表示ゾーンＨＺを通らないデータ信号線ＤＬｘよりも低負荷である（データ信号線ＤＬｘと比較して接続するサブ画素が少ない）ため、データ信号線ＤＬｚ側にも容量を付加することで、切り欠きＮＺの上側あるいは下側（データ信号線の延伸方向を上下方向とする）の領域とその左右の領域（走査信号線の延伸方向を左右方向とする）とで生じうる縦縞状の輝度ムラを抑制することができる。これは、データ信号線ＤＬｘ・ＤＬｚの負荷が異なる場合、同階調かつ同極性のソース波形（データ信号線の電位波形）がデータ信号線ＤＬｘ・ＤＬｚ間で異なり、走査パルスが戻る（立ち下がる）タイミングで、データ信号線ＤＬｘに接続するサブ画素の画素電極と、データ信号線ＤＬｚに接続するサブ画素の画素電極との電位が異なるためである。
【００３２】
〔まとめ〕
本実施形態にかかる表示デバイスは、液晶ディスプレイに限られず、ＯＬＥＤ（有機発光ダイオード）ディスプレイ、ＱＬＥＤ（Quantum dot Light Emitting Diode）ディスプレイ等にも好適である。
〔態様１〕
切り欠きあるいは刳り貫きが形成された表示パネルであって、
サブ画素を含む表示部と、前記切り欠きあるいは前記刳り貫きと前記表示部との間に位置する非表示ゾーンとを含み、
前記表示部および前記非表示ゾーンを通る走査信号線と、少なくとも一部が前記非表示ゾーンに位置する導電体とが設けられ、
前記走査信号線と前記導電体とが絶縁膜を介して重なる表示パネル。
〔態様２〕
前記走査信号線は、局所的に幅広となっている幅広部を含み、前記幅広部と前記導電体とが前記絶縁膜を介して重なる例えば態様１記載の表示パネル。
〔態様３〕
前記走査信号線は、半導体膜を含むトランジスタに接続され、前記半導体膜と前記導電体とが同層に形成されている例えば態様１または２に記載の表示パネル。
〔態様４〕
前記導電体には定電圧が供給される例えば態様１〜３のいずれか１項に記載の表示パネル。
〔態様５〕
前記サブ画素にデータ信号を供給するデータ信号線を含み、
前記導電体はデータ信号線の一部である例えば態様１〜３のいずれか１項に記載の表示パネル。
〔態様６〕
前記走査信号線からみて前記導電体とは反対側の位置に、別の絶縁膜を介して前記走査信号線と重なる別の導電体が設けられている例えば態様１〜５のいずれか１項に記載の表示パネル。
【符号の説明】
【００３３】
２    表示デバイス
ＬＰ  液晶パネル
ＳＰｍ・ＳＰｎ  サブ画素
Ｇｍ・Ｇｎ  走査信号線
Ｇｈ  幅広部
ＴＲ  （サブ画素の）トランジスタ
ＤＡ  表示部
ＮＡ  非表示部
ＳＡ１・ＳＡ２  サイド領域
ＮＺ  切り欠き
ＫＺ  刳り貫き
ＨＺ  非表示ゾーン
Ｍｓ・Ｍｐ  導電体
ＤＬ  データ信号線
Ｗｐ  幹配線
Ｗｂ  枝配線
【図１】
2019144325.tif 000003
【図２】
2019144325.tif 000004
【図３】
2019144325.tif 000005
【図４】
2019144325.tif 000006
【図５】
2019144325.tif 000007
【図６】
2019144325.tif 000008
【図７】
2019144325.tif 000009
【図８】
2019144325.tif 000010
【図９】
2019144325.tif 000011
【図１０】
2019144325.tif 000012