(57)【要約】【課題】画素ピッチを狭くし、製造が容易な液晶表示素子を提供する。【解決手段】液晶表示素子１は、画素３毎に駆動回路及び駆動回路側電極１５を有する駆動回路基板１０と、駆動回路基板１０と平行で、透明電極層２３を有する透明基板２０と、駆動回路基板１０と透明基板２０との間に封入された液晶層３０とを備える液晶表示素子１であって、透明電極層２３は、隣接する画素３の境界の少なくとも一部に、透明電極層２３と駆動回路基板１０との間に突出する凸部２５を設けた。【選択図】図１
2019144423.tif 000002
【特許請求の範囲】
【請求項１】
画素毎に駆動回路及び駆動回路側電極を有する駆動回路基板と、前記駆動回路基板に対向し、前記駆動回路基板と平行で、透明電極層を有する透明基板と、前記駆動回路基板と前記透明基板との間に封入された液晶層とを備える液晶表示素子であって、
前記透明電極層及び前記駆動回路基板の少なくとも一方は、隣接する前記画素の境界の少なくとも一部に、前記透明電極層と前記駆動回路基板との間に突出する凸部を設けたことを特徴とする液晶表示素子。
【請求項２】
前記凸部は、前記透明電極層に設けられ、前記透明電極層と同一材料であることを特徴とする請求項１に記載の液晶表示素子。
【請求項３】
前記凸部は、誘電体であることを特徴とする請求項１に記載の液晶表示素子。
【請求項４】
前記凸部は、前記境界が矩形に形成されたときに、前記矩形の１次元方向及び前記１次元方向に直交する２次元方向の少なくとも一方に設けられたことを特徴とする請求項１から請求項３の何れか一項に記載の液晶表示素子。
【請求項５】
前記駆動回路は、アクティブマトリクス駆動回路であることを特徴とする請求項１から請求項４の何れか一項に記載の液晶表示素子。
【請求項６】
前記凸部は、幅に対する高さの比が１．５以下であることを特徴とする請求項１から請求項５の何れか一項に記載の液晶表示素子。
【請求項７】
前記凸部は、平面視において、隣り合う前記駆動回路側電極の間に設けられたことを特徴とする請求項１から請求項６の何れか一項に記載の液晶表示素子。
【請求項８】
前記凸部の幅は、隣り合う前記駆動回路側電極の間隔以下であることを特徴とする請求項７に記載の液晶表示素子。
【請求項９】
前記凸部は、断面形状が矩形であることを特徴とする請求項１から請求項８の何れか一項に記載の液晶表示素子。
【請求項１０】
前記透明基板側に配置され、入射光を偏光する入射光偏光手段と、
前記透明基板側に配置され、出射光を偏光する出射光偏光手段と、をさらに備え、
前記液晶表示素子は、反射型液晶表示素子であることを特徴とする請求項１から請求項９の何れか一項に記載の液晶表示素子。
【請求項１１】
前記透明基板側に配置され、入射光を偏光する入射光偏光手段と、
前記駆動回路基板側に配置され、出射光を偏光する出射光偏光手段と、をさらに備え、
前記駆動回路基板は、透明材料で形成され、
前記液晶表示素子は、透過型液晶表示素子であることを特徴とする請求項１から請求項９の何れか一項に記載の液晶表示素子。
【請求項１２】
請求項１から請求項１１の何れか一項に記載の液晶表示素子と、
前記液晶表示素子の光源と、
を備えることを特徴とする空間光変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子及び空間光変調器に関する。
【背景技術】
【０００２】
液晶表示素子は、テレビやパソコンなど様々なディスプレイ装置として実用化され、４Ｋ、８Ｋなどの高精細ディスプレイ装置として開発が進んでいる。また、液晶表示素子は、仮想現実空間（ＶＲ：Virtual Reality）、拡張現実空間（ＡＲ：Augmented Reality）などの新たな映像サービスでも利用されている。さらに、液晶表示素子は、インテグラル方式及びホログラフィ方式の空間光変調器（ＳＬＭ：Spatial Light Modulator）としても利用されている。
【０００３】
ＳＬＭは、光学素子（光変調素子）を２次元のマトリクス状に配列し、光の位相や振幅などを空間的に変調するものであり、ディスプレイ技術、記録技術などの分野で広く利用されている。ＳＬＭは、立体表示応用のために、さらなる多画素化と高密度化が要求されている。特に、ＳＬＭは、ホログラフィに利用する場合、立体像を視認できる角度（視域角）を大きくするために、画素ピッチを可視光の波長（３６０ｎｍ〜８３０ｎｍ）程度に十分小さくしなければならない。例えば、視域角を３０°以上とするためには、画素ピッチが１μｍ程度の超高密度ディスプレイ装置が必要である。
【０００４】
液晶表示素子９は、図２０に示すように、駆動回路９１が形成された基板９０と、液晶分子９２ａを有する液晶層９２と、透明電極層９３が形成された透明基板９４とを備える。液晶表示素子９では、シリコン（Ｓｉ）ベースの画素選択用トランジスタ駆動回路を各画素に内蔵したＳｉ基板が用いられる。ここで、反射型のＬＣｏＳ（Liquid Crystal on Silicon）が高密度化に適している一方、高密度化により隣接する画素３への電界クロストークαが顕著となり、コントラストが大きく低下する。現状、ＬＣｏＳの画素ピッチ（画素間隔）Ｐは、３.５μｍ程度に留まっている。
この課題に対し、非特許文献１には、図２１に示すように、隣接する画素３の間に誘電体セル壁９５を形成する液晶表示素子９Ａが提案されている。非特許文献１に記載の技術は、画素ピッチＰ＝１μｍにおいても、十分に電界クロストークを抑制できるとするシミュレーション結果を示している。
【０００５】
従来より、ＳＬＭとしては、液晶表示素子だけでなく、デジタルマイクロミラーデバイス（ＤＭＤ：Digital Mirror Device）も用いられている。ＤＭＤは、Ｓｉバックプレーン上に、マイクロメートルサイズの小さなミラーを２次元アレイ状に複数個並べたデバイスである。そして、ＤＭＤは、Ｓｉバックプレーンから印加された電圧により、微小なミラーを傾けて駆動するものである。
【０００６】
さらに、高速動作と画素の微細化に向けて、磁性材料を用いた磁気光学式ＳＬＭが提案されている。この磁気光学式ＳＬＭは、磁性体に入射した光が透過又は反射する際に、その偏光の向きを変化させて出射するファラデー効果（反射の場合はカー効果）を利用している。光変調素子に磁界を印加して磁化反転させる磁界印加方式や、光変調素子に電流を供給することで、電子のスピンを注入し、磁化反転させるスピン注入方式が提案されている（特許文献１）。スピン注入方式の光変調素子では、膜面に垂直な電流を直接供給するため、隣接画素への電界クロストークがなく、１μｍ以下の微細化が可能とされる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開４８２９８５０号公報
【非特許文献】
【０００８】
【非特許文献１】Y. Isomae, Y. Shibata, T. Ishinabe and H. Fujikake：“Design of 1-μm-pitch Liquid Crystal Spatial Light Modulators Having Dielectric Shield Wall Structure for Holographic Display with Wide Field of View，”Optical Review，Vol.24，No.2，pp.165-176（2017）
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかし、ＤＭＤは、高速に動作する微小なミラーといった可動部が存在し、素子構造が複雑なため、高密度化が困難で画素ピッチが５μｍ程度に留まっている。また、スピン注入方式は、画素の微細化が可能であるものの、光変調度が小さくなってしまう。そこで、ＤＭＤやスピン注入方式ではなく、液晶表示素子の微細化を検討する。
【００１０】
非特許文献１に記載の技術では、既知の製造手法を用いて、アスペクト比の高い誘電体セル壁を精度よく形成するのが困難なため、液晶密度の不均一性や誘電体セル壁形状の精度誤差によるコントラストのばらつきが増大する。また、非特許文献１に記載の技術では、誘電体セル壁が画素を囲っているので、均一に液晶を封入することが困難である。従って、非特許文献１に記載の技術では、画素ピッチが狭い液晶表示素子を高精度で製造することが現実的ではない。
さらに、非特許文献１に記載の技術では、誘電体セル壁により出射光の強度が低下し又は出射光が散乱し、広視域の立体像再生に支障が生じるという問題がある。
【００１１】
本発明は、画素ピッチを狭くし、製造が容易な液晶表示素子及び空間光変調器を提供することを課題とする。さらに、本発明は、視域が広い空間光変調器を提供することを課題とする。
【課題を解決するための手段】
【００１２】
前記した課題に鑑みて、本発明に係る液晶表示素子は、画素毎に駆動回路及び駆動回路側電極を有する駆動回路基板と、駆動回路基板に対向し、駆動回路基板と平行で、透明電極層を有する透明基板と、駆動回路基板と前記透明基板との間に封入された液晶層とを備える構成とした。
【００１３】
透明電極層及び駆動回路基板の少なくとも一方は、隣接する画素の境界の少なくとも一部に、透明電極層と駆動回路基板との間に突出する凸部を設けた。
これにより、液晶表示素子は、隣接画素に漏れる電界を凸部が遮蔽するので、隣接画素への電界クロストークを抑制することができる。さらに、液晶表示素子は、凸部を形成しても、透明基板と駆動回路基板との間に空間が残るので、容易に液晶を封入することができる。
【００１４】
また、前記した課題に鑑みて、本発明に係る空間光変調器は、前記した液晶表示素子と、液晶表示素子の光源と、を備える構成とした。
かかる空間光変調器によれば、従来技術の誘電体セル壁より凸部が低いので、凸部で出射光が遮光されにくく、出射光の強度低下や出射光の散乱を減少させることができる。
【発明の効果】
【００１５】
本発明によれば、以下のような優れた効果を奏する。
本発明に係る液晶表示素子は、凸部が隣接画素への電界クロストークを抑制するので、画素ピッチを狭くすることができる。
本発明に係る空間光変調器は、凸部で出射光が遮光されにくく、出射光の強度低下や出射光の散乱を減少させることができる。
【図面の簡単な説明】
【００１６】
【図１】第１実施形態に係る液晶表示素子の断面を模式的に表す模式図である。
【図２】図１の液晶表示素子において、１次元方向に形成した凸部と画素との位置関係を説明する説明図である。
【図３】第１実施形態に係るＳＬＭの断面を模式的に表す模式図である。
【図４】（ａ）〜（ｈ）は、液晶表示素子における光の偏光特性を説明する説明図である。
【図５】第１実施形態に係るＳＬＭの製造方法を示すフローチャートである。
【図６】（ａ）及び（ｂ）は透明電極層形成工程を説明する説明図であり、（ｃ）及び（ｄ）は凸部形成工程を説明する説明図である。
【図７】（ａ）及び（ｂ）は凸部形成工程を説明する説明図であり、（ｃ）は透明基板用配向膜形成工程を説明する説明図である。
【図８】第２実施形態に係る液晶表示素子において、２次元方向に形成した凸部と画素との位置関係を説明する説明図である。
【図９】第３実施形態に係る液晶表示素子の断面を模式的に表す模式図である。
【図１０】第３実施形態に係るＳＬＭの製造方法を示すフローチャートである。
【図１１】（ａ）及び（ｂ）は駆動回路基板製造工程を説明する説明図であり、（ｃ）及び（ｄ）は凸部形成工程を説明する説明図である。
【図１２】（ａ）及び（ｂ）は凸部形成工程を説明する説明図であり、（ｃ）は駆動回路基板用配向膜形成工程を説明する説明図である。
【図１３】第４実施形態に係るＳＬＭの断面を模式的に表す模式図である。
【図１４】変形例１に係る液晶表示素子の断面を模式的に表す模式図である。
【図１５】変形例２に係る液晶表示素子において、１次元方向に形成した凸部と画素との位置関係を説明する説明図であり、（ａ）は駆動回路基板を表し、（ｂ）は透明基板を表す。
【図１６】変形例３に係る液晶表示素子において、隣接する画素の一部境界に形成した凸部と画素との位置関係を説明する説明図である。
【図１７】比較例の光出力特性を表す画像である。
【図１８】実施例１の光出力特性を表す画像である。
【図１９】（ａ）は比較例のコントラスト比を表し、（ｂ）は実施例１のコントラスト比を表し、（ｃ）は実施例２のコントラスト比を表す画像である。
【図２０】従来の液晶表示素子の断面を模式的に表す模式図である。
【図２１】従来技術において、誘電体セル壁を設けた液晶表示素子の断面を模式的に表す模式図である。
【発明を実施するための形態】
【００１７】
以下、本発明の各実施形態について、適宜図面を参照しながら詳細に説明する。なお、以下の説明において参照する図面は、実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、以下の説明では、同一の名称および符号については原則として同一もしくは同質の部材を示しており、詳細説明を適宜省略することとする。さらに、各図において示す方向は、構成要素間の相対的な位置を示し、絶対的な位置を示すことを意図したものではない。
本発明の要旨に関係しない従来構成（例えば、カラーフィルタ、配向膜、反射膜）の図示や説明を省略することがある。また、以下の図面では、部材の断面についてハッチングの図示を省略することがある。また、液晶表示素子を断面視した際、駆動回路基板側を上方向、透明基板側を下方向として説明するが、その方向は限定されない。
【００１８】
（第１実施形態）
図１〜図３を参照し、本発明の第１実施形態に係る液晶表示素子１及びＳＬＭ１００の構成について説明する。なお、図１〜図３では、図面を見やすくするため、後記する透明電極層２３及び凸部２５にドットを付した。また、３つの画素３を画素３Ｌ，３Ｃ，３Ｒとして図示した。また、図１〜図３では、横方向をＸ、縦方向をＹ、高さ方向をＺと図示した。
ＳＬＭ１００は、ホログラムなどの立体表示に用いられるものであり、図１及び図３に示すように、液晶表示素子１と、この液晶表示素子１の光源５０とを備える。
液晶表示素子１は、反射型液晶表示素子であり、駆動回路基板１０と、透明基板２０と、液晶層３０と、偏光手段４０と、を備える。
【００１９】
［駆動回路基板］
駆動回路基板１０は、画素３毎に駆動回路１３及び駆動回路側電極１５を有する基板である。本実施形態では、駆動回路基板１０は、基板１１の上面１１ａ（透明基板２０側の板面）に、駆動回路１３及び駆動回路側電極１５が形成される。つまり、駆動回路基板１０は、ＴＦＴ（Thin Film Transistor）素子を複数備えるＴＦＴアレイ基板である。例えば、駆動回路基板１０としては、可視光に対して非透過性を有するＳｉ基板に、Ｓｉベースのトランジスタが形成されたアクティブマトリクス駆動回路基板を用いることができる。この他、駆動回路基板１０としては、カーボンナノチューブを用いたトランジスタを利用したアクティブマトリクス駆動回路基板を用いることもできる。
【００２０】
駆動回路１３は、各画素３を駆動するＴＦＴ素子であり、駆動回路側電極１５に電気的に接続される。また、駆動回路１３は、各画素３を選択して駆動できるように形成される。
なお、駆動回路１３は、実際には１画素の中に収まる程度の大きさであるが、本実施形態では簡略化のために、図２に示すように、各画素３の左上隅に小さな黒い四角として図示した。
【００２１】
駆動回路側電極１５は、後記する透明電極層２３との間に電圧を印加する電極である。駆動回路側電極１５は、図２に示すように、隣り合う駆動回路側電極１５と一定の間隔を空けて形成されており、本実施形態では、駆動回路側電極１５同士の間隔が格子状となっている。例えば、駆動回路側電極１５としては、金（Ａｕ）、銅（Ｃｕ）、アルミニウム（Ａｌ）などの導電率の高い金属材料のほか、グラフェンやカーボンナノチューブを用いることができる。
なお、駆動回路基板１０は、駆動回路１３及び駆動回路側電極１５の上面に、図示を省略した配光膜を設けてもよい。例えば、配光膜としては、ポリイミド（ＰＩ）、酸化ケイ素（ＳｉＯｘ）を用いることができる。
【００２２】
［透明基板］
透明基板２０は、駆動回路基板１０と平行になるように、駆動回路基板１０に対向して配置されており、透明電極層２３を有する基板である。本実施形態では、透明基板２０は、ガラスなどの透明な基板２１の下面２１ａ（駆動回路基板１０側の板面）に透明電極層２３が形成される。
透明電極層２３は、駆動回路側電極１５との間に電圧を印加する電極であり、可視光波長（例えば、３６０ｎｍ〜８３０ｎｍ）の範囲で透明な透明電極材料で形成される。例えば、透明電極材料としては、インジウム亜鉛酸化物（ＩＺＯ：Indium Zinc Oxide）、インジウム−スズ酸化物（ＩＴＯ：Indium Tin Oxide）、酸化スズ（ＳｎＯ２）、酸化アンチモン−酸化スズ系（ＡＴＯ）、酸化亜鉛（ＺｎＯ）、フッ素ドープ酸化スズ（ＦＴＯ）、酸化インジウム（Ｉｎ２Ｏ３）を用いることができる。この他、透明電極材料としては、インジウム−ガリウム−亜鉛酸化物（ＩＧＺＯ：Indium Gallium Zinc Oxide）、グラフェン、カーボンナノチューブなどを用いることもできる。
【００２３】
［凸部］
透明電極層２３は、隣接する画素３の境界の少なくとも一部に、例えば、駆動回路基板１０側に突出する凸部２５を有する。本実施形態では、凸部２５は、透明電極層２３の下面２３ａ（駆動回路基板１０側の板面）に形成される。また、凸部２５は、透明電極層２３と同一の材料、つまり、公知の透明電極材料で形成できる。なお、凸部２５は、隣接する画素（セル）３に漏れる電界を遮蔽する透明電極材料の壁であるから、電界セル壁と呼ばれることもある。
この隣接する画素３の境界とは、互いに隣接する画素同士の境界線から所定の幅を有する領域のことである。
【００２４】
図２に示すように、画素３は、縦長に形成されており、２次元のアレイ上に配列されている。凸部２５は、液晶表示素子１を平面視すると、画素３の境界が矩形に形成されたときに、矩形の長辺方向（１次元方向）に設けられる。また、凸部２５は、隣り合う駆動回路側電極１５の間で駆動回路基板１０に対向するように配置されており、液晶表示素子１を平面視すると、縦方向に連続する画素３の境界において直線状に形成される。
なお、凸部２５は、矩形の短辺方向（横方向）に設けてもよい。
【００２５】
凸部２５は、その断面形状が特に限定されない。本実施形態では、凸部２５は、図１に示すように、その断面形状が矩形である。
凸部２５は、その下端面２５ａが基板１１の上面１１ａに接しなければ、その高さＨや幅Ｗが特に制限されない。以下、凸部２５の幅Ｗに対する高さＨの比をアスペクト比（＝Ｈ／Ｗ）とする。
【００２６】
既知の微細加工法では、アスペクト比が１を超えてくると、凸部２５を精度よく形成することが一般的には難しくなる。さらに、凸部２５の下端面２５ａが基板１１の上面１１ａに接し、凸部２５が各画素３を完全に隔離してしまうと、液晶層３０の封入が困難になるだけでなく、大きな液晶分子３１と小さな液晶分子３１との偏りも生じてしまう。
また、凸部２５の高さＨを高くするとコントラストが増大し、幅Ｗが４００ｎｍの場合、高さＨが６００ｎｍ程度でコントラストが飽和すると考えられる。このとき、凸部２５のアスペクト比は、１．５となる。
そこで、コントラストを向上させると共に、微細な凸部２５の製造工程をできるだけ容易にするという観点から、凸部２５のアスペクト比は、１．５以下とするのが好ましく、１．０以下とするのがより好ましい。
なお、凸部２５の高さＨが３５０ｎｍ以上になると、ディスクリネーションが発生する可能性が高くなる。そこで、凸部２５の高さＨを３５０ｎｍ以下（アスペクト比を０．８７５以下）としてもよい。このディスクリネーションとは、液晶分子の倒れ方が乱れる現象のことである。
【００２７】
また、凸部２５の幅Ｗを広くする程、液晶表示素子１のコントラストが向上すると考えられる。一方、液晶表示素子１を平面視した際、凸部２５が駆動回路側電極１５に重なってしまうと、その重なった部分の液晶層３０が薄くなったことになり、光変調度が小さくなる。このため、凸部２５の幅Ｗは、凸部２５が駆動回路側電極１５に重ならない範囲で広くすることが好ましい。つまり、凸部２５の幅Ｗは、隣り合う駆動回路側電極１５の間隔Ｓ以下にすることが好ましい。
なお、透明基板２０は、透明電極層２３の下面に、駆動回路基板１０と同様の配光膜（不図示）を設けてもよい。また、透明基板２０は、凸部２５を設けること以外、一般的なものであるため、これ以上の説明を省略する。
【００２８】
［液晶層］
液晶層３０は、駆動回路基板１０と透明基板２０との間に封入された一般的なものである。ここで、液晶層３０の動作モードは、特に限定されない。本実施形態では、液晶層３０は、電圧を印加しない状態で液晶分子３１が基板面に対して垂直に配向し、電圧を印加すると水平に傾斜するＶＡ（Vertical Alignment）液晶である。この他、液晶層３０は、電圧を印加しない状態で液晶分子３１が基板面に対して平行に配向し、電圧を印加すると垂直に傾斜するＴＮ（Twisted Nematic）液晶であってもよい。さらに、液晶層３０は、電圧を印加すると水平面内で液晶分子３１が回転するＩＰＳ（In Plane Switching）液晶であってもよい。さらに、液晶層３０は、ＯＣＢ（Optically Compensated Bend）液晶であってもよい。
【００２９】
［偏光手段］
図３に示すように、偏光手段４０は、入射光及び出射光の少なくとも一方を偏光するものである。本実施形態では、偏光手段４０は、液晶表示素子１への入射光を偏光する入射光偏光手段４１と、液晶表示素子１からの反射光（出射光）を偏光する出射光偏光手段４３とを備える。例えば、入射光偏光手段４１及び出射光偏光手段４３は、直線偏光の偏光板を２枚、互いの偏光方向が９０°となるようにクロスニコル配置とした。本実施形態では、入射光偏光手段４１及び出射光偏光手段４３は、液晶表示素子１が反射型のため、透明基板２０の上側（光源５０側）に配置する。
なお、図３では、入射光及び出射光をブロック矢印で図示し、出射光偏光手段４３で遮蔽された出射光を破線矢印で図示した。
【００３０】
［光源］
光源５０は、レーザ又はＬＥＤ（Light Emitting Diode）などの光源である。本実施形態では、光源５０は、波長６３３ｎｍのレーザ光源である。この他、光源５０として、狭スペクトルのＬＥＤを用いることができる。
【００３１】
［ＳＬＭによる光変調動作］
図３及び図４を参照し、ＳＬＭ１００による光変調動作について説明する。
図３に示すように、光源５０から液晶表示素子１への入射光は、様々な方向の偏光成分β１を有する自然光（非偏光）であり、入射光偏光手段４１に入射する。入射光偏光手段４１は、この入射光を直線偏光に変換する（直線偏光成分β２を有する入射光のみ通過させる）。そして、入射光偏光手段４１を通過した直線偏光は、各画素３に照射される。
【００３２】
駆動回路１３は、制御信号に従って所定の画素３を選択し、選択した画素３の駆動回路側電極１５と透明電極層２３との間に電圧を印加する。ここでは、３個の画素３のうち、中央の画素３Ｃが選択されたこととする。選択された中央の画素３Ｃでは、印加された電界分布に従って液晶分子３１が水平に傾斜する。一方、選択されていない左右の画素３Ｌ，３Ｒでは、液晶分子３１が基板面に対して垂直に配向した状態のままとなる。
なお、電圧を印加した画素３Ｃの駆動回路側電極１５に「ＯＮ」を付し、電圧を印加していない画素３Ｌ，３Ｒの駆動回路側電極１５に「ＯＦＦ」を付した。
【００３３】
一般的に、液晶分子３１に対して偏光した光が照射されると、液晶分子３１の光学的異方性により、液晶分子３１を通過する光の屈折率（物質中を伝搬する光の速度を真空中の光速度で割った値）が配向方向に依存して変化する。そのため、液晶分子３１の長軸方向と短軸方向に光を分解すると、それぞれの方向を通過した光の速度（位相速度）が変化し、位相差δが生じる。これをリタデーションと呼ぶ。液晶層３０を透過した入射光は、それら光の合成と考えることができるため、結果的には楕円偏光となって出力される。図４に示すように、楕円偏光の形状は、位相差δの値によって変化する。δ＝０では直線偏光となり（図４（ａ））、δ＝π／４では楕円偏光となり（図４（ｂ））、δ＝π／２では楕円偏光の形状が真円となる（図４（ｃ））。その後、図４（ｄ）〜図４（ｇ）に示すように、９０°回転した状態で偏光形状の変化を繰り返し、δ＝２πで元の直線偏光に戻る。
【００３４】
画素３Ｌ，３Ｃ，３Ｒからの出射光は、液晶分子３１の配向方向に応じた偏光成分を有し、出射光偏光手段４３に入射する。出射光偏光手段４３は、別方向の直線偏光成分β３を有する出射光のみ通過させる。図３では、出射光偏光手段４３は、電圧を印加した中央の画素３Ｃからの出射光を通過させる。一方、出射光偏光手段４３は、電圧を印加していない左右の画素３Ｌ，３Ｒからの出射光を遮蔽する。
なお、電圧を印加した画素３Ｃでの位相差を「δＯＮ」と図示し、電圧を印加していない画素３Ｌ，３Ｒでの位相差を「δＯＦＦ」と図示した。
【００３５】
ＳＬＭ１００は、入射光偏光手段４１及び出射光偏光手段４３の偏光方向が直交するように配置されている（クロスニコル配置）。これにより、ＳＬＭ１００は、電圧を印加した画素３Ｃからの光が透過する明状態と、電圧を印加していない画素３Ｌ，３Ｒからの光が遮断された暗状態とをつくることができる。さらに、ＳＬＭ１００は、印加する電圧の大きさによってリタデーション量も変化するため、電圧を印加した画素３Ｃからの光の強度が変化し、印加電圧依存の階調表示も行うことができる。
【００３６】
前記したように、従来の液晶表示素子９では、電界クロストークαが生じることがある（図２０）。しかし、本実施形態に係る液晶表示素子１は、透明基板２０に形成された凸部２５により、電圧を印加した画素３Ｃから電圧を印加していない画素３Ｌ，３Ｒに漏れる電界を遮蔽する。これにより、液晶表示素子１は、従来の液晶表示素子９に比べて、電界クロストークαを抑制し、画素ピッチＰを狭くすることができる。
【００３７】
［ＳＬＭの製造方法］
図５〜図７を参照し、ＳＬＭ１００の製造方法について説明する（適宜図１〜図３参照）。
なお、凸部形成工程Ｓ４及び透明基板用配向膜形成工程Ｓ５以外は、既存の手法である。
【００３８】
図５に示すように、駆動回路基板製造工程Ｓ１は、駆動回路基板１０を製造する工程である。例えば、駆動回路基板製造工程Ｓ１では、マスク形成、露光、現像、エッチング、マスク除去などのリソグラフィを基板１１に繰り返し行い、駆動回路基板１０を製造する。この駆動回路基板製造工程Ｓ１において、駆動回路１３及び駆動回路側電極１５が駆動回路基板１０に形成される。
【００３９】
駆動回路基板用配向膜形成工程Ｓ２は、駆動回路基板１０に配向膜を形成する工程である。例えば、駆動回路基板用配向膜形成工程Ｓ２では、駆動回路基板１０に、酸化ケイ素を配向膜として蒸着した後、配向処理を行う。この配向処理とは、液晶分子３１を所定方向に配列するために、配向膜に所定方向の微細な溝を形成する処理のことである。
【００４０】
透明電極層形成工程Ｓ３は、透明基板２０上に透明電極層２３を形成する工程である。例えば、透明電極層形成工程Ｓ３では、図６（ａ）に示すように、ガラスなどの基板２１を予め準備しておく。そして、透明電極層形成工程Ｓ３では、図６（ｂ）に示すように、スパッタリング法、真空蒸着法、塗布法などの公知の手法により、基板２１の下面２１ａにＩＴＯなどの透明電極層２３を製膜する。
なお、図６では、図面を見やすくするため、透明基板２０の上下を反転させて図示した。
【００４１】
凸部形成工程Ｓ４は、透明基板２０上に凸部２５を形成する工程である。例えば、凸部形成工程Ｓ４では、図６（ｃ）に示すように、スパッタリング法、真空蒸着法、塗布法などの公知の手法により、透明電極層２３の下面２３ａに電界セル壁層２５Ａを製膜する。この電界セル壁層２５Ａは、透明電極層２３と同一の透明電極材料（例えば、ＩＴＯ）からなる層である。そして、凸部形成工程Ｓ４では、マスクを電界セル壁層２５Ａに塗布し、凸部２５の形成位置に対応したパターンをマスクに転写する。さらに、凸部形成工程Ｓ４では、パターンが転写されたマスクを露光し、不要なマスクを除去すると、図６（ｄ）に示すように、凸部２５の形成位置のみマスクＭが残る。さらに、凸部形成工程Ｓ４では、図７（ａ）に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）などの公知の手法を施した後、マスクＭを除去する。このようにして、図７（ｂ）に示すように、凸部２５が透明基板２０上に形成される。
なお、前記した透明電極層形成工程Ｓ３において、電界セル壁層２５Ａを透明電極層２３に含めて製膜してもよい。
【００４２】
透明基板用配向膜形成工程Ｓ５は、透明基板２０に配向膜２７を形成する工程である。例えば、透明基板用配向膜形成工程Ｓ５では、図７（ｃ）に示すように、透明電極層２３及び凸部２５の表面に配向膜２７を斜め蒸着した後、配向処理を行う。
なお、配向膜２７の斜め蒸着が凸部２５で妨害され、配向膜２７の膜厚が均一にならない場合も考えられる。この場合、透明電極層２３の表面に配向膜２７を形成した後に凸部２５を形成し、その凸部２５の上端面に配向膜２７を形成してもよい。
【００４３】
基板貼り合わせ工程Ｓ６は、駆動回路基板１０と透明基板２０とを貼り合わせる工程である。例えば、基板貼り合わせ工程Ｓ６では、液晶層３０が所定の膜厚となるように、駆動回路基板１０及び透明基板２０に微小プラスティックボールなどのスぺーサを配置（散布）する。さらに、基板貼り合わせ工程Ｓ６では、液晶材が漏れないように、駆動回路基板１０及び透明基板２０の周縁にエポキシ樹脂などのシールを形成する。その後、基板貼り合わせ工程Ｓ６では、シールを介して、駆動回路基板１０と透明基板２０とを貼り合わせる。
なお、基板貼り合わせ工程Ｓ６では、必要に応じてカラーフィルタ（不図示）を形成してもよい。
【００４４】
液晶封入工程Ｓ７は、駆動回路基板１０と透明基板２０との間に液晶層３０を封入する工程である。例えば、液晶封入工程Ｓ７では、貼り合わせた駆動回路基板１０及び透明基板２０を真空状態にしてから常圧に戻すことで、駆動回路基板１０及び透明基板２０の内部に液晶を注入する（真空注入法）。また、真空注入法ではなく、駆動回路基板１０と透明基板２０とを貼り合わせる際、予め液晶材を滴下しておく滴下注入法を行ってもよい。
なお、液晶表示素子１は、駆動回路基板製造工程Ｓ１〜液晶封入工程Ｓ７の工程で製造できる。
【００４５】
偏光手段・光源取付工程Ｓ８は、偏光手段４０及び光源５０を取り付ける工程である。例えば、偏光手段・光源取付工程Ｓ８では、所定位置に光源５０を取り付ける。さらに、偏光手段・光源取付工程Ｓ８では、直線偏光の偏光板を２個、透明基板２０の上側にクロスニコル配置で取り付ける。
前記した各工程を経て、ＳＬＭ１００を製造することができる。
【００４６】
［作用・効果］
以上のように、液晶表示素子１は、凸部２５が隣接する画素３への電界クロストークを抑制するので、画素ピッチＰを狭くすることができる。
また、液晶表示素子１は、凸部２５のアスペクト比を１．５以下にすることで、電界クロストークの抑制効果を維持しつつ、微細な構造を精度よく形成することができる。
そして、液晶表示素子１は、凸部２５を形成しても、透明基板２０と駆動回路基板１０との間に空間があるので、容易に液晶層３０を封入することができる。
さらに、ＳＬＭ１００は、液晶表示素子１の画素ピッチＰを３μｍ以下にできるので、１０°以上の視域角を実現できる。
【００４７】
（第２実施形態）
図８を参照し、本発明の第２実施形態に係る液晶表示素子１Ｂについて、第１実施形態と異なる点を説明する。
第１実施形態では凸部２５を１次元方向に設けたのに対し、第２実施形態では凸部２５Ｂを２次元方向に設けた点が異なる。
【００４８】
凸部２５Ｂは、図８に示すように、液晶表示素子１を平面視すると、画素３の境界が矩形に形成されたときに、矩形の短辺方向及び長辺方向（２次元方向）に設けられる。つまり、凸部２５Ｂは、液晶表示素子１Ｂを平面視した際、駆動回路１３及び駆動回路側電極１５を除いた箇所に格子状に設けられる。この他、凸部２５Ｂは、アスペクト比（幅Ｗ及び高さＨ）、断面形状、材料など、第１実施形態の凸部２５と同様である。
【００４９】
［作用・効果］
以上のように、液晶表示素子１Ｂは、第１実施形態と同様の効果を奏する。さらに、液晶表示素子１Ｂは、凸部２５Ｂを２次元方向に形成したので、隣接する画素３への電界の漏れがより減少し、電界クロストークをより効果的に抑制することができる。
【００５０】
（第３実施形態）
図９を参照し、本発明の第３実施形態に係る液晶表示素子１Ｃについて、第１実施形態と異なる点を説明する。なお、図９では、図面を見やすくするため、後記する凸部１７にドットを付した。
第１実施形態では透明電極材料の凸部２５を透明基板２０に設けたのに対し、第３実施形態では誘電体の凸部１７を駆動回路基板１０Ｃに設けた点が異なる。
【００５１】
［液晶表示素子］
図９に示すように、液晶表示素子１Ｃは、ＳＬＭに用いられる反射型液晶表示素子であり、駆動回路基板１０Ｃと、透明基板２０Ｃと、液晶層３０と、図示を省略した偏光手段と、を備える。
駆動回路基板１０Ｃは、図示を省略した駆動回路と、駆動回路側電極１５と、凸部１７とを備える基板である。つまり、駆動回路基板１０Ｃは、凸部１７を形成したこと以外、第１実施形態と同様のものである。
透明基板２０Ｃは、透明電極層２３を有する基板である。つまり、透明基板２０Ｃは、図１の凸部２５を備えていない一般的な透明基板である。
【００５２】
［凸部］
以下、駆動回路基板１０Ｃの凸部１７について、詳細に説明する。
駆動回路基板１０Ｃは、隣接する画素３の境界の少なくとも一部に、例えば、透明基板２０側に突出する凸部１７を有する。本実施形態では、凸部１７は、基板１１の上面１１ａ（透明基板２０Ｃ側の板面）に形成される。また、凸部１７は、酸化ケイ素（ＳｉＯｘ）のほか、チタン酸バリウム（ＢａＴｉＯ３）、タンタル酸ビスマス酸ストロンチウム（ＳＢＴ）、ビスマスフェライト（ＢＦＯ）などの誘電体で形成することもできる。なお、凸部１７は、隣接する画素３に漏れる電界を遮蔽する誘電体の壁であるから、誘電体セル壁と呼ばれることもある。
【００５３】
図２に示すように、凸部１７は、液晶表示素子１Ｃを平面視した際、画素３の配列に沿って液晶表示素子１Ｃの縦方向又は横方向（１次元方向）に設けられる。また、凸部１７は、図８に示すように、液晶表示素子１Ｃを平面視した際、画素３の配列に沿って液晶表示素子１Ｃの縦横に２次元方向に設けてもよい。
凸部１７は、隣り合う駆動回路側電極１５の間に位置する。さらに、凸部１７の幅Ｗは、凸部１７が駆動回路側電極１５に接触しない範囲で広くすることが好ましい。
凸部１７は、その上端面１７ａが透明電極層２３の下面２３ａに接しなければ、その高さＨが特に制限されない。さらに、凸部１７のアスペクト比は、第１実施形態と同様、１．５以下であることが好ましく、０．８７５以下であることがより好ましい。
【００５４】
［ＳＬＭの製造方法］
図１０〜図１２を参照し、液晶表示素子１Ｃを備えるＳＬＭの製造方法について説明する（適宜図９参照）。
なお、駆動回路基板製造工程Ｓ１０〜駆動回路基板用配向膜形成工程Ｓ１２以外は、既存の手法である。
【００５５】
図１０に示すように、駆動回路基板製造工程Ｓ１０は、駆動回路基板１０Ｃを製造する工程である。例えば、駆動回路基板製造工程Ｓ１０では、図１１（ａ）に示すように、Ｓｉなどの基板１１を予め準備しておく。そして、駆動回路基板製造工程Ｓ１０では、マスク形成、露光、現像、エッチング、マスク除去などのリソグラフィを基板１１に繰り返し行い、駆動回路基板１０Ｃを製造する。この駆動回路基板製造工程Ｓ１０において、図１１（ｂ）に示すように、トランジスタ１３ａ及びキャパシタ１３ｂを有する駆動回路１３と、駆動回路側電極１５とが基板１１に形成される。
【００５６】
凸部形成工程Ｓ１１は、駆動回路基板１０Ｃ上に凸部１７を形成する工程である。例えば、凸部形成工程Ｓ１１では、図１１（ｃ）に示すように、スパッタリング法、真空蒸着法、塗布法などの公知の手法により、基板１１の上面１１ａに誘電体セル壁層１７Ａを製膜する。この誘電体セル壁層１７Ａは、公知の誘電体材料からなる層である。そして、凸部形成工程Ｓ１１では、マスクを誘電体セル壁層１７Ａに塗布し、凸部１７の形成位置に対応したパターンをマスクに転写する。さらに、凸部形成工程Ｓ１１では、パターンが転写されたマスクを露光し、不要なマスクを除去すると、図１１（ｄ）に示すように、凸部１７の形成位置のみマスクＭが残る。さらに、凸部形成工程Ｓ１１では、図１２（ａ）に示すように、反応性イオンエッチングなどの公知の手法を施した後、マスクＭを除去する。このようにして、図１２（ｂ）に示すように、凸部１７が駆動回路基板１０Ｃ上に形成される。
【００５７】
駆動回路基板用配向膜形成工程Ｓ１２は、駆動回路基板１０Ｃに配向膜１９を形成する工程である。例えば、駆動回路基板用配向膜形成工程Ｓ１２では、図１２（ｃ）に示すように、凸部１７を含む駆動回路基板１０Ｃに配向膜１９を斜め蒸着した後、配向処理を行う。
なお、配向膜１９の斜め蒸着が凸部１７で妨害され、配向膜１９の膜厚が均一にならない場合も考えられる。この場合、駆動回路基板１０Ｃの表面に配向膜１９を形成した後に凸部１７を形成し、その凸部１７の上端面に配向膜１９を形成してもよい。
【００５８】
透明電極層形成工程Ｓ１３は、透明基板２０Ｃ上に透明電極層２３を形成する工程である。例えば、透明電極層形成工程Ｓ１３では、スパッタリング法、真空蒸着法、塗布法などの公知の手法により、基板２１の下面２１ａにＩＴＯなどの透明電極層２３を製膜する。
透明基板用配向膜形成工程Ｓ１４は、透明基板２０Ｃに配向膜２７を形成する工程である。例えば、透明基板用配向膜形成工程Ｓ１４では、透明電極層２３の表面に酸化ケイ素を配向膜２７として蒸着した後、配向処理を行う。
なお、基板貼り合わせ工程Ｓ６以降は、第１実施形態と同様のため、説明を省略する。
【００５９】
［作用・効果］
以上のように、液晶表示素子１Ｃは、第１実施形態と同様の効果を奏する。さらに、液晶表示素子１Ｃは、凸部１７を下側の駆動回路基板１０Ｃに設けたので、出射角度の浅い出射光が凸部１７に照射されにくく、出射光の強度低下や散乱をより抑制することができる。
なお、液晶表示素子１Ｃは、第１実施形態第だけでなく、第２実施形態にも適用することができる。
【００６０】
（第４実施形態）
図１３を参照し、本発明の第４実施形態に係る液晶表示素子１Ｄについて、第１実施形態と異なる点を説明する。
第１実施形態では液晶表示素子１が反射型液晶表示素子であるのに対し、第４実施形態では液晶表示素子１Ｄが透過型液晶表示素子である点が異なる。
【００６１】
［ＳＬＭ］
図１３に示すように、ＳＬＭ１００Ｄは、立体表示に用いるものであり、液晶表示素子１Ｄと、この液晶表示素子１の光源５０とを備える。
液晶表示素子１Ｄは、透過型液晶表示素子であり、駆動回路基板１０Ｄと、透明基板２０と、液晶層３０と、偏光手段４０Ｄと、を備える。
なお、透明基板２０、液晶層３０及び光源５０は、第１実施形態と同様のため、説明を省略する。
【００６２】
［駆動回路基板］
駆動回路基板１０Ｄは、可視光波長の範囲で透明なアクティブマトリクス駆動回路基板であり、基板１１と、図示を省略した駆動回路と、駆動回路側電極１５Ｄとを有する。この他、駆動回路基板１０Ｄとしては、カーボンナノチューブを用いたトランジスタなどを利用したアクティブマトリクス駆動回路基板を用いることもできる。
【００６３】
基板１１Ｄとしては、例えば、ＳｉＯ２基板、ＭｇＯ基板、サファイア基板といった可視光波長の範囲で透過性のある絶縁性基板を用いることができる。また、基板１１Ｄとして、フレキシブルディスプレイ用の透明なプラスチック基板も用いることができる。
駆動回路は、酸化亜鉛（ＺｎＯ）、インジウム−スズ酸化物（ＩＴＯ）などの可視光波長の範囲で透過性を示す材料で形成した透明薄膜トランジスタである。
駆動回路側電極１５Ｄは、第１実施形態と同様の透明電極材料で形成した電極である。例えば、駆動回路側電極１５Ｄとして、ＩＴＯを膜厚１００ｎｍで形成したものがあげられる。
【００６４】
［偏光手段］
偏光手段４０Ｄは、入射光及び出射光の少なくとも一方を偏光するものである。本実施形態では、偏光手段４０Ｄは、液晶表示素子１Ｄへの入射光を偏光する入射光偏光手段４１と、液晶表示素子１Ｄからの透過光（出射光）を偏光する出射光偏光手段４３Ｄとを備える。例えば、入射光偏光手段４１及び出射光偏光手段４３Ｄは、直線偏光の偏光板を２枚、クロスニコル配置とする。また、出射光偏光手段４３Ｄは、液晶表示素子１Ｄが透過型のため、駆動回路基板１０Ｄの下側に配置する。
【００６５】
［ＳＬＭによる光変調動作］
ＳＬＭ１００Ｄによる光変調動作について説明する。
透過型のＳＬＭ１００Ｄは、入射光偏光手段４１及び出射光偏光手段４３Ｄの偏光方向が直交するように配置されている（クロスニコル配置）。これにより、ＳＬＭ１００Ｄは、電圧を印加した画素３Ｃからの光が透過する明状態と、電圧を印加していない画素３Ｌ，３Ｒからの光が遮断されて暗状態とをつくることができる。さらに、ＳＬＭ１００Ｄは、印加する電圧の大きさによってリタデーション量も変化するため、電圧を印加した画素３Ｃからの光の強度が変化し、印加電圧依存の階調表示も行うことができる。
【００６６】
このとき、液晶表示素子１Ｄは、透明基板２０に形成された凸部２５により、電圧を印加した画素３Ｃから電圧を印加していない画素３Ｌ，３Ｒに漏れる電界を遮蔽する。これにより、液晶表示素子１Ｄは、従来の液晶表示素子９に比べて、電界クロストークαを抑制し、画素ピッチを狭くすることができる。
【００６７】
［作用・効果］
以上のように、液晶表示素子１Ｄは、第１実施形態と同様、凸部２５が隣接する画素３への電界クロストークを抑制するので、画素ピッチを狭くすることができる。
なお、液晶表示素子１Ｄは、第１実施形態だけでなく、第２実施形態又は第３実施形態に適用することもできる。
【００６８】
（変形例）
本発明の各実施形態を詳述してきたが、本発明は前記した各実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更なども含まれる。
前記した各実施形態では、凸部は、透明電極層又は駆動回路基板の何れか一方に設けることとして説明したが、透明電極層及び駆動回路基板の両方に設けてもよい。例えば、図１４に示すように、液晶表示素子１Ｅでは、駆動回路基板１０に設けた凸部１７と、透明電極層２３に設けた凸部２５とが互い違いに配置されている。
【００６９】
その他の形態として、液晶表示素子１Ｆでは、図１５（ａ）に示すように、１次元（横方向）で直線状の凸部１７を駆動回路基板１０に設けてもよい。また、液晶表示素子１Ｆでは、図１５（ｂ）に示すように、１次元（縦方向）で直線状の凸部２５を透明電極層２３に設けてもよい。そして、液晶表示素子１Ｆでは、凸部１７及び凸部２５が互いに直交するように駆動回路基板１０及び透明基板２０を貼り合わせ、その間に液晶層を封入してもよい。なお、図１５（ｂ）では、平面視において、駆動回路側電極１５に重なる部分を一点鎖線で図示した。
【００７０】
前記した各実施形態では、凸部は、１次元方向に直線状に設ける又は２次元方向に格子状で設けることとして説明したが、本発明は、これに限定されない。例えば、図１６に示すように、液晶表示素子１Ｇを平面視したときに、隣接する画素３の一部境界に矩形の凸部２５を設けてもよい。
【実施例】
【００７１】
図１７〜図１９を参照し、本発明の実施例について説明する。
図３のＳＬＭ１００を以下の条件で製作し（実施例１）、その光出力特性を測定した。また、凸部２５を形成しない同一構成のＳＬＭも製作し（比較例）、その光出力特性も測定した。
【００７２】
基板１１：Ｓｉバックプレーンの基板にアクティブマトリクス駆動回路を形成、画素ピッチ１μｍ×２μｍ
駆動回路側電極１５：金（Ａｕ）、膜厚１００ｎｍ、幅５００ｎｍ
透明電極層２３：全画素共通の一枚の電極板、透明電極材料ＩＴＯ、膜厚２００ｎｍ
凸部２５：透明電極層２３と同一材料で１次元方向に形成、高さ２００ｎｍ、幅４００ｎｍ
液晶層３０：ＶＡモード液晶分子、膜厚１μｍ
偏光手段４０：直線偏光の偏光板を２枚、クロスニコル配置
光源５０：波長６３３ｎｍのレーザ光源
【００７３】
図１７は、比較例の液晶表示素子の断面における光出力特性を表す。図１８は、実施例１の液晶表示素子の断面における光出力特性を表す。また、図１７及び図１８では、青色の曲線が等電位線を表し、黒の短線が液晶分子３１の方向を表し、青色（０Ｖ）から赤色（５Ｖ）の分布が電界強度を表す。また、図１７及び図１８では、上側に透明電極層２３を図示し、下側に駆動回路側電極１５を図示し、中間に液晶層３０を図示した。さらに、図１８では、透明電極層２３に形成された凸部２５を図示した。
【００７４】
図１７の比較例では、電圧を印加していない左側の画素において、電圧強度が水色となっており電界クロストークが生じていることがわかる。一方、図１８の実施例１では、電圧を印加していない左側の画素において、電圧強度が青色となっており、電界クロストークを抑制できていることがわかる。
【００７５】
さらに、２次元方向の凸部２５Ｂ（図８）を備えるＳＬＭを製作した（実施例２）。この実施例２のＳＬＭは、凸部２５Ｂを横方向にも形成したこと以外、実施例１と同一条件である。そして、実施例１，２及び比較例でコントラスト比を測定した。なお、コントラスト比とは、電圧を印加していない画素中心部の輝度に対する、電圧を印加した画素中心部の輝度の比を表す。
【００７６】
図１９（ａ）に比較例のコントラスト比、図１９（ｂ）に実施例１のコントラスト比、図１９（ｃ）に実施例２のコントラスト比をそれぞれ図示した。図１９では、黒い箇所が暗く、白い箇所が明るいことを示す。図１９より、実施例１のコントラスト比は、比較例に比べて、３倍程高くなることがわかった。さらに、実施例２のコントラスト比は、実施例１よりもさらに３０％程度、高くなることがわかった。
【産業上の利用可能性】
【００７７】
本発明は、例えば、液晶テレビ、パソコン、携帯電話用のディスプレイ装置、仮想現実空間用又は拡張現実空間用のヘッドマウントディスプレイ装置の液晶表示素子として利用することができる。また、本発明は、例えば、インテグラル方式やホログラフィ方式の立体表示用のＳＬＭとして利用することができる。
【符号の説明】
【００７８】
１，１Ｂ〜１Ｇ  液晶表示素子
３  画素
１０，１０Ｃ，１０Ｄ  駆動回路基板
１１，１１Ｄ  基板
１１ａ  上面
１３  駆動回路
１５，１５Ｄ  駆動回路側電極
１７  凸部
１７ａ  上面
１７Ａ  誘電体セル壁層
１９  配向膜
２０，２０Ｃ  透明基板
２１  基板
２１ａ  上面
２３  透明電極層
２３ａ  上面
２５，２５Ｂ  凸部
２５ａ  上面
２５Ａ  電界セル壁層
２７  配向膜
３０  液晶層
３１  液晶分子３１
４０，４０Ｄ  偏光手段
４１  入射光偏光手段
４３，４３Ｄ  出射光偏光手段
５０  光源
１００，１００Ｄ  ＳＬＭ（空間光変調器）
９，９Ａ  液晶表示素子
９０  基板
９１  駆動回路
９２  液晶層
９２ａ  液晶分子
９３  透明電極層
９４  透明基板
９５  誘電体セル壁
【図１】
2019144423.tif 000003
【図２】
2019144423.tif 000004
【図３】
2019144423.tif 000005
【図４】
2019144423.tif 000006
【図５】
2019144423.tif 000007
【図６】
2019144423.tif 000008
【図７】
2019144423.tif 000009
【図８】
2019144423.tif 000010
【図９】
2019144423.tif 000011
【図１０】
2019144423.tif 000012
【図１１】
2019144423.tif 000013
【図１２】
2019144423.tif 000014
【図１３】
2019144423.tif 000015
【図１４】
2019144423.tif 000016
【図１５】
2019144423.tif 000017
【図１６】
2019144423.tif 000018
【図１７】
2019144423.tif 000019
【図１８】
2019144423.tif 000020
【図１９】
2019144423.tif 000021
【図２０】
2019144423.tif 000022
【図２１】
2019144423.tif 000023