(57)【要約】【課題】ゲッタリング能力を有し、かつエピタキシャル欠陥が抑制されたエピタキシャルシリコンウェーハの製造方法を提供する。【解決手段】本発明のエピタキシャルシリコンウェーハ１００の製造方法は、単結晶シリコン基板１０の表層部に、陽極酸化により複数の孔を有する多孔質シリコン層１２を形成する第１工程と、第１工程の後に、単結晶シリコン基板１０に酸化性ガス雰囲気下で熱処理を施すことで、多孔質シリコン層１２の表面を酸化膜１４とする第２工程と、第２工程の後に、酸化膜１４を除去する第３工程と、第３工程の後に、単結晶シリコン基板１０に非酸化性ガス雰囲気下で熱処理を施すことで、多孔質シリコン層１２の表層部のみをシリコンで充填されたバッファ層１６とする第４工程と、第４工程の後に、バッファ層１６上にシリコンエピタキシャル層１８を成長させる第５工程と、を有することを特徴とする。【選択図】図１
2019110276.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板の表層部に、陽極酸化により複数の孔を有する多孔質シリコン層を形成する第１工程と、
前記第１工程の後に、前記単結晶シリコン基板に酸化性ガス雰囲気下で熱処理を施すことで、前記多孔質シリコン層の表面を酸化膜とする第２工程と、
前記第２工程の後に、前記酸化膜を除去する第３工程と、
前記第３工程の後に、前記単結晶シリコン基板に非酸化性ガス雰囲気下で熱処理を施すことで、前記多孔質シリコン層の表層部のみをシリコンで充填されたバッファ層とする第４工程と、
前記第４工程の後に、前記バッファ層上にシリコンエピタキシャル層を成長させる第５工程と、
を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
【請求項２】
前記第４工程後の前記多孔質シリコン層の厚さを１μｍ以上５μｍ以下とする、請求項１に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項３】
前記第４工程後の前記多孔質シリコン層における孔のピッチを１００ｎｍ以上とする、請求項１または２に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項４】
前記第２工程における熱処理を５００℃以上１１００℃以下とする、請求項１〜３のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項５】
前記第４工程における熱処理を、水素およびアルゴンから選択される少なくとも一種の雰囲気下で行い、かつ１０００℃以上１３００℃以下とする、請求項１〜４のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項６】
前記第３工程では、フッ酸により前記酸化膜を除去する、請求項１〜５のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項７】
前記第４工程の後であって、前記第５工程の前に、前記バッファ層の表面を研磨する、請求項１〜６のいずれか一項に記載のエピタキシャルシリコンウェーハの製造方法。
【請求項８】
単結晶シリコン基板と、
前記単結晶シリコン基板上に形成された多孔質シリコン層からなるゲッタリング層と、
前記ゲッタリング層上に形成されたバッファ層と、
前記バッファ層上に形成されたシリコンエピタキシャル層と、
を有することを特徴とするエピタキシャルシリコンウェーハ。
【請求項９】
前記ゲッタリング層の厚さが１μｍ以上５μｍ以下である、請求項８に記載のエピタキシャルシリコンウェーハ。
【請求項１０】
前記ゲッタリング層における孔のピッチが１００ｎｍ以上である、請求項８または９に記載のエピタキシャルシリコンウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲッタリング能力を有し、かつエピタキシャル欠陥が抑制されたエピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハに関する。
【背景技術】
【０００２】
半導体デバイスの特性を劣化させる要因として、金属汚染が挙げられる。例えば、裏面照射型固体撮像素子では、この素子の基板となる半導体エピタキシャルウェーハに混入した金属が、固体撮像素子の暗電流を増加させる要因となり、白傷欠陥と呼ばれる欠陥を生じさせる。裏面照射型固体撮像素子は、配線層などをセンサー部よりも下層に配置することで、外からの光をセンサーに直接取り込み、暗所などでもより鮮明な画像や動画を撮影することができるため、近年、デジタルビデオカメラやスマートフォンなどの携帯電話に広く用いられている。そのため、白傷欠陥を極力減らすことが望まれている。
【０００３】
ウェーハへの金属の混入は、主に半導体エピタキシャルウェーハの製造工程および固体撮像素子の製造工程（デバイス製造工程）において生じる。前者の半導体エピタキシャルウェーハの製造工程における金属汚染は、エピタキシャル成長炉の構成材からの重金属パーティクルによるもの、あるいは、エピタキシャル成長時の炉内ガスとして塩素系ガスを用いるために、その配管材料が金属腐食して発生する重金属パーティクルによるものなどが考えられる。近年、これら金属汚染は、エピタキシャル成長炉の構成材を耐腐食性に優れた材料に交換するなどにより、ある程度は改善されてきているが、十分ではない。一方、後者の固体撮像素子の製造工程においては、イオン注入、拡散および酸化熱処理などの各処理中で、半導体基板の重金属汚染が懸念される。そのため、半導体エピタキシャルウェーハに金属を捕獲するためのゲッタリング層を形成することによって、半導体ウェーハへの金属汚染を回避している。
【０００４】
例えば、ゲッタリング層を形成する方法として、半導体ウェーハ中にイオン注入によりゲッタリング層を形成する技術がある。特許文献１には、シリコンウェーハの片面から炭素イオンを注入して、炭素イオン注入領域を形成した後、この表面にシリコンエピタキシャル層を形成し、エピタキシャルシリコンウェーハとする製造方法が記載されている。この技術では、炭素イオン注入領域がゲッタリング層として機能する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平６−３３８５０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載された技術は、炭素イオンを注入することによってゲッタリング層を形成している。しかしながら、この技術では、ゲッタリング能力を高めるために注入するイオンのドーズ量を高めると、半導体ウェーハの表面に与えるダメージが増加し、エピタキシャル欠陥が生じるという問題がある。
【０００７】
そこで本発明は、上記課題に鑑み、ゲッタリング能力を有し、かつエピタキシャル欠陥が抑制されたエピタキシャルシリコンウェーハを得ることが可能なエピタキシャルシリコンウェーハの製造方法を提供することを目的とする。また、本発明は、ゲッタリング能力を有し、かつエピタキシャル欠陥が抑制されたエピタキシャルウェーハを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明者らは、上記課題を解決すべく、イオン注入とは異なる方法でゲッタリング層を形成する方法を検討したところ、陽極酸化により単結晶シリコン基板に多孔質シリコン層を形成し、当該多孔質シリコン層をゲッタリング層として利用することを想起し、本発明を完成させるに至った。
【０００９】
本発明の要旨構成は以下のとおりである。
（１）単結晶シリコン基板の表層部に、陽極酸化により複数の孔を有する多孔質シリコン層を形成する第１工程と、
前記第１工程の後に、前記単結晶シリコン基板に酸化性ガス雰囲気下で熱処理を施すことで、前記多孔質シリコン層の表面を酸化膜とする第２工程と、
前記第２工程の後に、前記酸化膜を除去する第３工程と、
前記第３工程の後に、前記単結晶シリコン基板に非酸化性ガス雰囲気下で熱処理を施すことで、前記多孔質シリコン層の表層部のみをシリコンで充填されたバッファ層とする第４工程と、
前記第４工程の後に、前記バッファ層上にシリコンエピタキシャル層を成長させる第５工程と、
を有することを特徴とするエピタキシャルシリコンウェーハの製造方法。
【００１０】
（２）前記第４工程後の前記多孔質シリコン層の厚さを１μｍ以上５μｍ以下とする、上記（１）に記載のエピタキシャルシリコンウェーハの製造方法。
【００１１】
（３）前記第４工程後の前記多孔質シリコン層における孔のピッチを１００ｎｍ以上とする、上記（１）または（２）に記載のエピタキシャルシリコンウェーハの製造方法。
【００１２】
（４）前記第２工程における熱処理を５００℃以上１１００℃以下とする、上記（１）〜（３）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法。
【００１３】
（５）前記第４工程における熱処理を、水素およびアルゴンから選択される少なくとも一種の雰囲気下で行い、かつ１０００℃以上１３００℃以下とする、上記（１）〜（４）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法。
【００１４】
（６）前記第３工程では、フッ酸により前記酸化膜を除去する、上記（１）〜（５）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法。
【００１５】
（７）前記第４工程の後であって、前記第５工程の前に、前記バッファ層の表面を研磨する、上記（１）〜（６）のいずれか一つに記載のエピタキシャルシリコンウェーハの製造方法。
【００１６】
（８）単結晶シリコン基板と、
前記単結晶シリコン基板上に形成された多孔質シリコン層からなるゲッタリング層と、
前記ゲッタリング層上に形成されたバッファ層と、
前記バッファ層上に形成されたシリコンエピタキシャル層と、
を有することを特徴とするエピタキシャルシリコンウェーハ。
【００１７】
（９）前記ゲッタリング層の厚さが１μｍ以上５μｍ以下である、上記（８）に記載のエピタキシャルシリコンウェーハ。
【００１８】
（１０）前記ゲッタリング層における孔のピッチが１００ｎｍ以上である、上記（８）または（９）に記載のエピタキシャルシリコンウェーハ。
【発明の効果】
【００１９】
本発明によれば、ゲッタリング能力を有し、かつエピタキシャル欠陥が抑制されたエピタキシャルシリコンウェーハを得ることができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する模式断面図である。
【図２】（Ａ）は、図１（Ｂ）の拡大断面図であり、（Ｂ）は、図１（Ｅ）の拡大断面図である。
【図３】比較例によるエピタキシャルシリコンウェーハ２００の製造方法を説明する模式断面図である。
【発明を実施するための形態】
【００２１】
以下、図面を参照しつつ本発明の一実施形態を詳細に説明する。なお、図１〜３では説明の便宜上、実際の厚さの割合とは異なり、単結晶シリコン基板１０の厚さに対して、多孔質シリコン層１２、酸化膜１４、バッファ層１６、及びシリコンエピタキシャル層１８の厚さを誇張して示す。
【００２２】
（エピタキシャルシリコンウェーハの製造方法）
図１を参照して、本発明の一実施形態によるエピタキシャルシリコンウェーハ１００の製造方法を説明する。第１工程では、単結晶シリコン基板１０の表層部に、陽極酸化により複数の孔を有する多孔質シリコン層１２を形成する（図１（Ａ），（Ｂ））。第２工程では、単結晶シリコン基板１０に酸化性ガス雰囲気下で熱処理を施すことで、多孔質シリコン層１２の表面を酸化膜１４とする（図１（Ｂ），（Ｃ））。第３工程では、酸化膜１４を除去する（図１（Ｃ），（Ｄ））。第４工程では、単結晶シリコン基板１０に非酸化性ガス雰囲気下で熱処理を施すことで、多孔質シリコン層１２の表層部のみをシリコンで充填されたバッファ層１６とする（図１（Ｄ），（Ｅ））。第５工程では、バッファ層１６上にシリコンエピタキシャル層１８を成長させる（図１（Ｅ），（Ｆ））。これにより、エピタキシャルシリコンウェーハ１００が得られる。以下では、本実施形態における各工程を詳細に説明する。
【００２３】
［第１工程］
図１（Ａ），（Ｂ）を参照して、第１工程では、単結晶シリコン基板１０の表層部に、陽極酸化により複数の孔を有する多孔質シリコン層１２を形成する。具体的には、単結晶シリコン基板１０の両面のうち多孔質シリコン層１２を形成する側の面に負の電極を取り付け、その反対側の面に正の電極を取り付けた状態で、単結晶シリコン基板１０を酸溶液（例えば、体積比でＨＦ：Ｈ2Ｏ：Ｃ2Ｈ5ＯＨ＝１：１：１の溶液）に浸漬して、電極間に電流を流す。すると、単結晶シリコン基板１０の表面に注入された電荷によってシリコンがエッチングされて、単結晶シリコン基板１０の表層部に多孔質シリコン層１２が形成される。なお、多孔質シリコン層１２は、複数の柱状の孔が単結晶シリコン基板１０の厚さ方向に沿って延在する単結晶シリコン層である。
【００２４】
図２（Ａ）も参照して、第１工程で形成する多孔質シリコン層１２の厚さｄ’は、第２〜第４工程を経ると酸化膜１４とバッファ層１６の厚さの分だけ減厚することを考慮して、図２（Ｂ）に示す第４工程後の多孔質シリコン層１２の所望の厚さｄよりも厚く形成しておくことが好ましい。ここで、多孔質シリコン層１２の厚さは、電流の印加時間を適宜調整することによって調整することができる。なお、本明細書における「多孔子層の厚さ」とは、単結晶シリコン基板の任意の断面を透過型電子顕微鏡で倍率１００万倍にて観察したときに視野中に表示される全ての孔の深さの平均値とする。
【００２５】
図２（Ａ）を参照して、多孔質シリコン層１２における孔のピッチは、１００ｎｍ以上５００ｎｍ以下とすることが好ましい。１００ｎｍ以上であれば、エピタキシャルシリコンウェーハ１００をデバイス形成工程における熱処理に供しても、ウェーハに欠けや剥がれが生じるおそれがなく、５００ｎｍ以下であれば、十分なゲッタリング能力を確保できるからである。このようなピッチは、電流を１ｍＡ／ｃｍ2以上２５ｍＡ／ｃｍ2以下とすることで実現することができる。ここで、孔のピッチは、後述する第２〜５工程を経ても変化しない。なお、本明細書における「孔のピッチ」とは、多孔質シリコン層１２の表面を走査型電子顕微鏡で倍率１００万倍にて観察したときに視野中に表示される全ての孔を対象に、隣接する孔の中心間の距離を求め、その平均を算出することによって求める。図２（Ａ）,（Ｂ）中の「ｐ」は、ある特定の２つ孔の中心間の距離を指す。
【００２６】
単結晶シリコン基板１０は、チョクラルスキー法（ＣＺ法）や浮遊帯域溶融法（ＦＺ法）により育成された単結晶シリコンインゴットをワイヤーソー等でスライスすることによって得ることができる。また、単結晶シリコン基板１０は、任意の不純物を添加することによってｎ型基板またはｐ型基板としてもよい。また、エピタキシャル成長時の高温長時間の熱処理により、単結晶シリコン基板１０中の酸素がシリコンエピタキシャル層１８に拡散するのを抑制する観点から、単結晶シリコン基板１０として低酸素（９×１０17ａｔｏｍｓ／ｃｍ3以下）のシリコンウェーハを使用することが好ましい。また、単結晶シリコン基板１０の厚さは、基板の反りを防ぐ観点から、２８０μｍ〜７７５μｍとすることが好ましい。
【００２７】
［第２工程］
図１（Ｂ），（Ｃ）を参照して、第２工程では、単結晶シリコン基板１０に酸化性ガス雰囲気下で熱処理を施すことで、多孔質シリコン層１２の表面を酸化膜１４とする。このとき、多孔質シリコン層１２の孔の内壁面上にも極薄い酸化膜が形成される。詳細は後述するが、本工程は、単結晶シリコン基板１０の表層部における格子間シリコンの濃度を増加させておくための熱処理として重要であり、本工程を行わないとエピタキシャル欠陥が多発する。熱処理の温度は、５００℃以上１１００℃以下とすることが好ましい。また、熱処理の時間は、酸化膜１４の厚さが１μｍ以上１０μｍ以下となるように、１０分〜２時間とすることが好ましい。酸化膜１４の厚さが１μｍ以上であれば、格子間シリコンを十分に生成させることができ、１０μｍ以下であれば、基板の反りを抑制することができるからである。また、酸化性ガスに含まれる酸素の濃度は９０ｖｏｌ％以上とすることが好ましく、酸素以外のガスとして窒素やアルゴンを含むことが好ましい。
【００２８】
［第３工程］
図１（Ｃ），（Ｄ）を参照して、第３工程では、酸化膜１４を除去する。多孔質シリコン層１２の表面が酸化膜１４で覆われていると、第４工程にてバッファ層１６を形成するのが困難になるからである。酸化膜１４を除去する方法としては、１〜５質量％のフッ酸により酸化膜１４をエッチングして除去する方法が挙げられる。
【００２９】
第３工程では、少なくとも第４工程でバッファ層１６を形成する、多孔質シリコン層１２の表層部に位置する孔の内壁面上の酸化膜を除去する必要がある。ただし、最終的に孔の内壁面上に酸化膜が残存しているとゲッタリング能力が落ちるので、より高いゲッタリング能力を得る観点では、孔の内壁面上の酸化膜を全て除去することが好ましい。なお、このように孔の内壁面上の酸化膜を全て除去しても、格子間シリコンの濃度は、多孔質シリコン層１２の表面側のほうが孔の底面側よりも高いので、第４工程では多孔質シリコン層１２の表層部のみをバッファ層１６とすることができる。
【００３０】
［第４工程］
図１（Ｄ），（Ｅ）を参照して、第４工程では、単結晶シリコン基板１０に非酸性ガス雰囲気下で熱処理を施すことで、多孔質シリコン層１２の表層部のみをシリコンで充填されたバッファ層１６とする。本発明では、第２工程で、多孔質シリコン層１２の表面に予め酸化膜１４を形成し、さらに第３工程でこの酸化膜１４を除去した後に、第４工程を行うことが重要である。以下では、その技術的意義を説明する。
【００３１】
第２工程で酸化膜１４を形成すると、単結晶シリコン基板１０の表層部における格子間シリコンの濃度が増加する。そして、このように高濃度の格子間シリコンは、多孔質シリコン層１２に形成された孔のうち、その表層部のみを充填するためのシリコンの供給源となり、第４工程の熱処理を施すと、シリコンの充填率が高いバッファ層１６が得られる。このバッファ層１６が、第５工程にて形成するシリコンエピタキシャル層１８に対する多孔質シリコン層１２の孔の影響を緩衝するための層として機能することで、エピタキシャル欠陥が抑制されるのである。ここで、バッファ層とは、多孔質シリコンを格子間シリコンで充填し、多孔質シリコンが単結晶シリコン構造に回復した層のことをいう。バッファ層１６の結晶状態は単結晶であり、その厚さは、熱処理時間を適宜調整することによって１０ｎｍ〜１００ｎｍとすることが好ましい。これに対して、図３に示すように、酸化膜の形成を行わずに非酸性ガス雰囲気下の熱処理を行うと、格子間シリコンが存在しないので、多孔質シリコン層１２上にはバッファ層が形成されず、これに起因して、シリコンエピタキシャル層１８のうち多孔質シリコン層１２の孔上の領域ではスタッキングフォルトが多発し、エピタキシャル欠陥が誘発される。
【００３２】
第４工程における熱処理は、水素およびアルゴンから選択される少なくとも一種の雰囲気下で行うことが好ましい。熱処理の温度は、１０００℃以上１３００℃以下とすることが好ましい。図２（Ｂ）も参照して、熱処理の時間は、熱処理後の多孔質シリコン層１２の厚さｄが１μｍ以上５μｍ以下となるように、１０分〜７０分とすることが好ましい。多孔質シリコン層１２の厚さが１μｍ以上であれば、高いゲッタリング能力が得られ、多孔質シリコン層１２の厚さが５μｍ以下であれば、エピタキシャル欠陥を抑制することができるからである。
【００３３】
［第５工程］
図１（Ｅ），（Ｆ）を参照して、第５工程では、バッファ層１６上にＣＶＤ法により一般的な条件でシリコンエピタキシャル層１８を成長させる。具体的には、キャリアガスとして水素を、ソースガスとしてジクロロシランやトリクロロシランなどを用いることができ、基板温度を１０００℃〜１２００℃の範囲とすることができる。シリコンエピタキシャル層１８の厚さは、１〜１５μｍの範囲内とすることが好ましい。
【００３４】
以上、本実施形態を例にして本発明のエピタキシャルシリコンウェーハの製造方法を説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
【００３５】
例えば、第４工程の後であって、第５工程の前に、バッファ層１６の表面を公知の化学機械研磨法（ＣＭＰ：chemical mechanical polishing）により研磨してもよい。研磨後のバッファ層１６の表面粗さＲａは１ｎｍ以下とすることが好ましい。なお、本明細書における「表面粗さＲａ」とは、ＪＩＳ  Ｂ  ０６０１（２００１）に規定の算術平均粗さを意味する。
【００３６】
（エピタキシャルシリコンウェーハ）
図１（Ｆ）を参照して、上記製造方法によって得られるエピタキシャルシリコンウェーハ１００について説明する。エピタキシャルシリコンウェーハ１００は、単結晶シリコン基板１０と、単結晶シリコン基板１０上に形成された多孔質シリコン層からなるゲッタリング層１２と、ゲッタリング層１２上に形成されたバッファ層１６と、バッファ層１６上に形成されたシリコンエピタキシャル層１８と、を有する。エピタキシャルシリコンウェーハ１００によれば、以下の作用効果が得られる。すなわち、エピタキシャルシリコンウェーハ１００は、多孔質シリコン層からなるゲッタリング層１２を有するので、ゲッタリング能力を有する。また、エピタキシャルシリコンウェーハ１００は、シリコンエピタキシャル層１８とゲッタリング層１２との間にバッファ層１６を有するので、エピタキシャル欠陥を抑制することができる。具体的には、シリコンエピタキシャル層１８の表面では、０．２μｍ以上のサイズのＬＰＤが４０個／ウェーハ以下となる。
【００３７】
ゲッタリング層１２の厚さは１μｍ以上５μｍ以下であり、ゲッタリング層１２における孔のピッチは１００ｎｍ以上５００ｎｍ以下であることが好ましい。これらの理由については、既述の説明を援用する。
【００３８】
単結晶シリコン基板１０は、低酸素（９×１０17ａｔｏｍｓ／ｃｍ3以下）のシリコンウェーハであることが好ましく、単結晶シリコン基板１０の厚さは２８０μｍ〜７７５μｍであることが好ましい。また、単結晶シリコン基板１０は、任意の不純物を添加したｎ型基板またはｐ型基板であってもよい。これらの理由については、既述の説明を援用する。
【００３９】
以上、本実施形態を例にして本発明のエピタキシャルシリコンウェーハを説明したが、本発明は、上記実施形態に限定されず、特許請求の範囲内において適宜変更を加えることができる。
【実施例】
【００４０】
（実験１）
実験１では、以下に説明する方法に従って、発明例および比較例のエピタキシャルシリコンウェーハを作成し、エピタキシャル欠陥とゲッタリング能力を評価した。
【００４１】
（発明例）
ＣＺ法により育成したシリコン単結晶インゴットから切り出した、直径：２００ｍｍ、厚さ：７２５μｍ、抵抗率：５０Ω・ｃｍ（リン濃度：８．６×１０13ａｔｏｍｓ／ｃｍ3）、酸素濃度（ASTM F121-1979）：９×１０17ａｔｏｍｓ／ｃｍ3の単結晶シリコン基板を用意した（図１（Ａ））。
【００４２】
次に、既述の陽極酸化により、単結晶シリコン基板の表層部に複数の孔を有する多孔質シリコン層を形成した（図１（Ａ），（Ｂ））。ここで、電極間の電流値は１５ｍＡ／ｃｍ2とし、電流の印加時間は７０分とした。なお、既述の方法で多孔質シリコン層のピッチを測定すると１３０ｎｍであった。
【００４３】
次に、単結晶シリコン基板に対して、酸素を９５ｖｏｌ％含み、残部が窒素である酸化性ガス雰囲気下で１０００℃、３０分の熱処理を施すことで、多孔質シリコン層の表面に厚さ１μｍの酸化膜を形成した（図１（Ｂ），（Ｃ））。
【００４４】
次に、５質量％のフッ酸により酸化膜１４をエッチングして除去した（図１（Ｃ），（Ｄ））。
【００４５】
次に、単結晶シリコン基板に水素ガス雰囲気下で１１００℃、２３分間の熱処理を施すことで、多孔質シリコン層の表層部のみをシリコンで充填されたバッファ層とした（図１（Ｄ），（Ｅ））。なお、既述の方法で多孔質シリコン層の厚さｄを測定すると２μｍであった。
【００４６】
次に、ＣＭＰ法によりバッファ層の表面をＲａ１ｎｍに研磨した。
【００４７】
次に、水素をキャリアガス、トリクロロシランをソースガスとして１１５０℃でＣＶＤ法により、バッファ層上にシリコンエピタキシャル層（厚さ：１０μｍ、ドーパント：リン、抵抗率：１０Ω・ｃｍ）を形成し、エピタキシャルシリコンウェーハを得た（図１（Ｅ），（Ｆ））。
【００４８】
（比較例）
発明例と同様のシリコン単結晶基板を用意した（図３（Ａ））。
【００４９】
次に、発明例と同様の方法で、単結晶シリコン基板の表面に厚さ２μｍの多孔質シリコン層を形成した（図３（Ａ），（Ｂ））。
【００５０】
次に、単結晶シリコン基板に水素ガス雰囲気下で１１００℃、３分間の熱処理を施した（図３（Ｂ），（Ｃ））。
【００５１】
次に、発明例と同様の条件で、多孔質シリコン層上にシリコンエピタキシャル層（厚さ：１０μｍ、ドーパント：リン、抵抗率：１０Ω・ｃｍ）を形成し、エピタキシャルシリコンウェーハを得た（図３（Ｃ），（Ｄ））。
【００５２】
（評価方法）
各発明例および比較例について、以下に説明するエピタキシャル欠陥の評価とゲッタリング能力の評価を行った。
【００５３】
＜エピタキシャル欠陥の評価＞
各発明例および比較例のシリコンエピタキシャル層におけるＬＰＤ（輝点欠陥：Light point defect）の個数を以下の方法で調べることで、エピタキシャル欠陥を評価した。すなわち、表面欠陥検査装置（KLA-Tencor社製：Surfscan  SP-1）を用いてＤＷＯモード（Dark Field Wide Obliqueモード：暗視野・ワイド・斜め入射モード）でシリコンエピタキシャル層の表面を観察し、サイズ（直径）が０．２μｍ以上のＬＰＤの発生状況を調べた。観察結果を表１に示す。
【００５４】
＜ゲッタリング能力の評価＞
各発明例および比較例のシリコンエピタキシャル層の表面をＮｉ汚染液（１．０×１０13ａｔｏｍｓ／ｃｍ2）でスピンコート汚染法により故意に汚染した後に、窒素雰囲気下で９００℃、３分の熱処理を行った。その後、この表面をライトエッチにより除去した後、表面の微小な浅い凹所であるシャローピットの有無を光学顕微鏡により観察した。ここで、Ｎｉは、多孔質シリコン層にゲッタリングされなかった場合は、シリコンと結合することによりＮｉシリサイドを形成する。このＮｉシリサイドは、ライトエッチにより溶解して、表面にシャローピットを形成する。したがって、シャローピットが観察された場合は、Ｎｉに対してゲッタリング能力を有しないと判断することができる。観察結果を表１に示す。
【００５５】
【表１】
2019110276.tif 000003
【００５６】
（評価結果の説明）
表１に示すように、比較例は、ゲッタリング能力を有するものの、ＬＰＤが多発していた。これは、比較例では酸化膜を形成しなかったので、単結晶シリコン基板の表層部に格子間シリコンが発生しておらず、そのため水素ガス雰囲気での熱処理を行っても多孔質シリコン層上にはバッファ層が形成されず、これに起因してシリコンエピタキシャル層１８のうち多孔質シリコン層１２の孔上の領域でスタッキングフォルトが多発したことに起因する。これに対して、発明例は、ゲッタリング能力を有し、かつＬＰＤを顕著に抑制することができた。
【００５７】
（実験２）
実験２では、以下に説明する方法に従って、発明例１〜４のエピタキシャルシリコンウェーハをそれぞれ３枚ずつ作成して、その熱的強度を評価した。
【００５８】
発明例１として、陽極酸化における電極間の電流値は１８ｍＡ／ｃｍ2とし、電流の印加時間は８０分として、多孔質シリコン層のピッチを１００ｎｍとした以外は、実験１における発明例と同様の方法でエピタキシャルシリコンウェーハを作製した。
【００５９】
発明例２として、陽極酸化における電極間の電流値は８ｍＡ／ｃｍ2とし、電流の印加時間は５０分として、多孔質シリコン層のピッチを２３０ｎｍとした以外は、実験１における発明例と同様の方法でエピタキシャルシリコンウェーハを作製した。
【００６０】
発明例３として、陽極酸化における電極間の電流値は７０ｍＡ／ｃｍ2とし、電流の印加時間は１１０分として、多孔質シリコン層のピッチを１０ｎｍとした以外は、実験１における発明例と同様の方法でエピタキシャルシリコンウェーハを作製した。
【００６１】
発明例４として、陽極酸化における電極間の電流値は３０ｍＡ／ｃｍ2とし、電流の印加時間は９５分として、多孔質シリコン層のピッチを３０ｎｍとした以外は、実験１における発明例と同様の方法でエピタキシャルシリコンウェーハを作製した。
【００６２】
（評価方法）
各発明例のエピタキシャルシリコンウェーハに対して、デバイス形成工程を模擬した熱処理として、窒素雰囲気下で１１００℃、２時間の熱処理を施した。評価結果を表２に示す。表２では、ウェーハ端部を目視観察してサイズ１ｍｍ×１ｍｍ以上の欠けや剥がれがウェーハあたり１個以上発生した場合を「△」、１個も発生しなかった場合を「○」とする。
【００６３】
【表２】
2019110276.tif 000004
【００６４】
（評価結果の説明）
発明例１，２では、孔のピッチを１００ｎｍ以上としたので、発明例３，４に比べて熱的強度が高いエピタキシャルシリコンウェーハが得られていた。
【産業上の利用可能性】
【００６５】
本発明によれば、ゲッタリング能力を有し、かつエピタキシャル欠陥が抑制されたエピタキシャルシリコンウェーハを得ることができる。
【符号の説明】
【００６６】
１００  エピタキシャルシリコンウェーハ
１０  単結晶シリコン基板
１２  多孔質シリコン層（ゲッタリング層）
１４  酸化膜
１６  バッファ層
１８  シリコンエピタキシャル層
【図１】
2019110276.tif 000005
【図２】
2019110276.tif 000006
【図３】
2019110276.tif 000007