(57)【要約】【課題】電力応用に好適な回路構成で、多様なインピーダンスをパラメータ設定で簡単に行なうことが可能な電子負荷ユニットを提供する。【解決手段】本発明の電子負荷ユニット１０は、被試験体１から電子負荷ユニット１０に出力される電圧を検出する電圧検出手段２１と、コントローラ２３からの設定信号を受けて、被試験体１から見た電子負荷ユニットのインピーダンスＺを決めるパラメータＡを設定し、電圧検出手段２１からの検出結果となる電圧検出信号Ｖsensをディジタル信号に変換して、このディジタル信号による値を、設定したパラメータＡを用いて演算処理するディジタル制御手段２２と、ディジタル制御手段２２からの演算結果を増幅して、電子負荷ユニット１０から被試験体１に電流を流す電流増幅回路２４と、を備える。【選択図】図１
2019144171.tif 000002
【特許請求の範囲】
【請求項１】
被試験体の負荷として動作する電子負荷ユニットにおいて、
前記被試験体から前記電子負荷ユニットに出力される電流または電圧を検出する検出手段と、
外部からの設定信号を受けて、前記被試験体から見た前記電子負荷ユニットのインピーダンスを決めるパラメータを設定し、このパラメータに基づいて、前記検出手段からの検出結果をディジタル演算処理するディジタル制御手段と、
前記ディジタル制御手段からの演算結果を増幅して、前記電子負荷ユニットから前記被試験体に電流または電力を出力する増幅回路と、
を備えたことを特徴とする、電子負荷ユニット。
【請求項２】
前記増幅回路は、単独の電流増幅器を含んで構成され、
前記電流増幅器は、二つの出力端子の少なくとも一方にインダクタが接続されることを特徴とする、請求項１に記載の電子負荷ユニット。
【請求項３】
前記増幅回路は、単独の電圧増幅器を含んで構成され、
前記電圧増幅器は、二つの出力端子間にバイパスコンデンサが接続されることを特徴とする、請求項１に記載の電子負荷ユニット。
【請求項４】
前記増幅回路は、複数の増幅器を含んで構成され、
前記被試験体の動作状態に応じて、前記複数の増幅器の何れか一つと前記ディジタル制御手段との接続を切替える切替え手段を備えたことを特徴とする、請求項１乃至請求項３の何れか一つに記載の電子負荷ユニット。
【請求項５】
前記パラメータは、前記電子負荷ユニットのインピーダンスの種類を決定する第一因子と、前記増幅回路からの出力レベルを決定する第二因子とを含み、
前記ディジタル制御手段は、前記設定信号を受けて、前記第一因子と前記第二因子をそれぞれ可変する構成としたことを特徴とする、請求項１乃至請求項４の何れか一つに記載の電子負荷ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、被試験体の負荷として動作する電子負荷ユニットに関するものである。
【背景技術】
【０００２】
被試験体に負荷を接続したときの試験を簡便に行なうために、実際の負荷に代わって電気的に動作する電子負荷ユニットが、特許文献１〜４などにそれぞれ開示されている。
【０００３】
特許文献１には、ロータの回転に伴いインダクタンス値が周期的に変化するＳＲ（スイッチトリラクタンス）モータを模擬するために、複数の固定リアクトルに開閉スイッチをそれぞれ接続し、制御手段からの切換信号により個々の開閉スイッチの開閉を切換えて、固定リアクトル全体のインダクタンス値を変化させる電子負荷ユニットが提案されている。また特許文献２でも、ＳＲモータを模擬する電子負荷ユニットとして、制御手段からの制御信号により第２コイルに供給する電流量を変化させることで、第２コイルと同じ鉄心に巻装された第１コイルのインダクタンスを変化させる考えが示されている。
【０００４】
特許文献３には、交流電源電圧を昇圧する昇圧トランスと、昇圧した交流電源電圧を周波数可変電圧に変換して出力するマトリックスコンバータと、マトリックスコンバータからの出力電力を正弦波状に濾波するフィルタと、一端がフィルタに接続するインダクタとの組み合わせにより、制御手段からマトリックスコンバータに適切なスイッチ制御信号を送出することで、モータの電気的特性を模擬した電子負荷ユニットが提案されている。
【０００５】
特許文献４は、電源装置や電源などの被試験体に接続される電子負荷ユニットであって、当該ユニットに流れる電流値の検出出力と、負荷電流の設定出力との差が小さくなるように、半導体素子をリニア動作させて、電子負荷ユニットに流れ込む電流を一定量に制御すると共に、半導体素子と直列に接続したバイアス電源が、被試験体の電圧とは逆極性の場合に、バイアス電源で消費される電力を外部に回生する考えが示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１５−１９５６６７号公報
【特許文献２】特開２０１５−１９５６６６号公報
【特許文献３】特開２０１１−１８２５５４号公報
【特許文献４】特開２００３−１６７０１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の電子負荷ユニットは、実際の固定リアクトルを多数用意し、その中から被試験体に作用させるリアクトルを、開閉スイッチで切換える構成となっている。しかし、ＳＲモータの回転に同期して、多数のリアクトルを高速で選択的に切換えるのは困難で現実的ではなく、リアクトルの切換え前後で電流の連続性を保つのも困難である。
【０００８】
また特許文献１〜３は、何れもモータなどの誘導性負荷を模擬するのに、実際のインダクタやトランスなどのインダクタンス素子を組み込んだ構成となっており、電気的な特性は良好なものの、電子負荷ユニットそのものの小型化や軽量化を達成できない。
【０００９】
実際のインダクタを用いずに、インダクタと同等の電気的特性を得る手法として、ＦＤＮＲ（周波数依存負性抵抗）を利用した回路構成が知られている。これは、演算増幅器を用いてＦＤＮＲ素子となるＧＩＣ（一般化インピーダンス変換器）を構成し、抵抗を変換して等価的にインダクタを実現するもので、抵抗値を変更することでインダクタンスを可変し、そこに流れる電流を連続的に変化させることができる。しかし、ＦＤＮＲは負荷接続箇所の何れか一方が接地電位である必要があり、フィルタ回路に組み込まれるインダクタを集積回路に置き換える目的には良いものの、誘導性負荷として動作する電子負荷ユニットのような電力応用には不向きで、簡単には利用できない。
【００１０】
さらに特許文献１〜４では、同一の電子負荷ユニットで誘導性負荷だけでなく、抵抗負荷や容量性負荷を模擬することはできず、多様なインピーダンスをパラメータ設定で行なえる電子負荷ユニットを提供できない。
【００１１】
そこで本発明は上記問題点に鑑み、電力応用に好適な回路構成で、多様なインピーダンスをパラメータ設定で簡単に行なうことが可能な電子負荷ユニットを提供することを目的とする。
【００１２】
また本発明は、過渡応答特性を改善した電子負荷ユニットを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、被試験体の負荷として動作する電子負荷ユニットにおいて、前記被試験体から前記電子負荷ユニットに出力される電流または電圧を検出する検出手段と、外部からの設定信号を受けて、前記被試験体から見た前記電子負荷ユニットのインピーダンスを決めるパラメータを設定し、このパラメータに基づいて、前記検出手段からの検出結果をディジタル演算処理するディジタル制御手段と、前記ディジタル制御手段からの演算結果を増幅して、前記電子負荷ユニットから前記被試験体に電流または電圧を出力する増幅回路と、を備えたことを特徴とする。
【発明の効果】
【００１４】
請求項１の発明によれば、ディジタル制御手段は、外部からの設定信号を受けて設定したパラメータに基いて、被試験体から見た電子負荷ユニットのインピーダンスを、アナログ的な回路変更を行なうことなく、ディジタル信号処理により抵抗性や誘導性や容量性などに自由に変更できる。また、ディジタル制御手段での演算結果は、後段の増幅回路で増幅し出力されるので、電力応用に好適な回路構成で、多様なインピーダンスをパラメータ設定で簡単に行なうことが可能になる。
【００１５】
請求項２の発明によれば、電流増幅器の出力端子間の浮遊容量に起因した周波数特性の低下を抑制して、電子負荷ユニットとしての過渡応答特性を改善できる。
【００１６】
請求項３の発明によれば、電圧増幅器の出力端子より先のインダクタンスに起因した周波数特性の低下を抑制して、電子負荷ユニットとしての過渡応答特性を改善できる。
【００１７】
請求項４の発明によれば、被試験体の動作状態に応じて、複数の増幅器の何れかを動作させて、個々の増幅器で負荷を再現する電力を分担させることが可能となり、増幅回路の周波数特性を改善して、電子負荷ユニットとしての過渡応答特性を改善できる。
【００１８】
請求項５の発明によれば、外部からの設定信号により、被試験体から見た電子負荷ユニットのインピーダンスＺの種類だけでなく、増幅回路からの出力レベルを瞬時に変更することができ、被試験体の動作中に第二因子を様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。
【図面の簡単な説明】
【００１９】
【図１】本発明の各実施の形態に共通する電子負荷ユニットの基本構成を示す回路ブロック図である。
【図２】同上、電子負荷ユニットの別な基本構成を示す回路ブロック図である。
【図３】第１の実施の形態において、インダクタとして模擬動作する電子負荷ユニットの等価的な回路図である。
【図４】同上、単アンプ方式で構成した電子負荷ユニットの要部回路図である。
【図５】第２の実施の形態において、コンデンサとして模擬動作する電子負荷ユニットの等価的な回路図である。
【図６】同上、実際の太陽光パワーコンディショナーの概略構成を示す回路図である。
【図７】同上、図６に示すコンデンサの電流と電圧の波形図である。
【図８】同上、図６の太陽光パワーコンディショナーに適用される単アンプ方式で構成した電子負荷ユニットの要部回路図である。
【図９】第３の実施の形態において、実際の昇圧コンバータの概略構成を示す回路図である。
【図１０】同上、図９の昇圧コンバータの各部波形図である。
【図１１】同上、図９の昇圧コンバータに適用される多アンプ方式で構成した電子負荷ユニットの要部回路図である。
【図１２】第４の実施の形態において、被試験体としてパルス信号発生器に適用される多アンプ方式で構成した電子負荷ユニットの要部回路図である。
【発明を実施するための形態】
【００２０】
以下、本発明の電子負荷ユニットに関する実施の形態について、添付図面を参照しながらその詳細を説明する。なお、以下の説明で「増幅器」とは、例えばオペアンプＩＣ等のように、帰還抵抗や利得抵抗を追加することによって増幅機能を実現するためのものを指し、また「増幅回路」とは、増幅器に帰還抵抗や利得抵抗などを追加することによって、回路全体として増幅機能を有するものを指す。
【００２１】
〔全ての実施の形態に共通する電子負荷ユニットの特徴〕
図１は、本発明の各実施の形態に共通する電子負荷ユニットの基本構成を示したものである。同図において、１は試験対象となる被試験体であり、被試験体１は負荷が接続される端子２Ａ，２Ｂ間に、電圧ｖを印加する電圧源３を備えて構成される。一方、１０は現実の負荷に代わって被試験体１に接続され、被試験体１に現実の負荷を再現する電流ｉを供給する電子負荷ユニットである。ここでの電子負荷ユニット１０は、電圧検出手段２１と、ディジタル制御手段２２と、コントローラ２３と、電流増幅回路２４とを主な構成要素とする。
【００２２】
電圧検出手段２１は、電子負荷ユニット１０の両端に印加される電圧を検出するもので、その電圧検出信号Ｖsensは後段のディジタル制御手段２２に送出される。ディジタル制御手段２２は、コントローラ２３からの設定信号を受けてパラメータＡを設定し、それにより被試験体１の電圧源３から見た電子負荷ユニット１０のインピーダンスＺを決定するもので、設定されたパラメータＡと、電圧検出手段２１からの電圧検出信号Ｖsensとの積が、演算結果として後段の電流増幅回路２４に送出される。電流増幅回路２４は、ディジタル制御手段２２からの演算結果を所定の増幅率（ゲイン：Ｇｍ）で増幅して、電圧源３からの電圧ｖに応じた電流ｉを被試験体１に供給するものである。
【００２３】
電子負荷ユニット１０の好ましい内部構成は後程詳しく説明するが、電流増幅回路２４は、被試験体１の動作状態に関係なく、１個の電流増幅器で負荷を再現する全ての電力（電圧・電流）をまかなう単アンプ方式とするか、或いは被試験体１の動作状態に応じて、２個以上の電流増幅器の何れかを動作させて、個々の電流増幅器で負荷を再現する電力を分担させる多アンプ方式の何れかの構成とする。電流増幅回路２４を多アンプ方式で構成した場合、主パラメータＡを持つ回路としてのディジタル制御手段２２を、アナログ信号で電流増幅器の一つに接続する切替え部（図１では図示せず）が必要となる。
【００２４】
ディジタル制御手段２２は、電圧検出手段２１からのアナログ電圧検出信号Ｖsensをディジタル信号に変換するＡ／Ｄ変換器３１と、コントローラ２３からの設定信号により設定したパラメータＡを利用して、Ａ／Ｄ変換器３１からのディジタル信号を演算処理する演算処理部３２と、演算処理部３２のディジタル演算結果をアナログ信号に変換するＤ／Ａ変換器３３とにより構成される。
【００２５】
以上のように構成される電子負荷ユニット１０では、電流増幅回路２４から被試験体に流れ込む電流ｉが、前述の電圧検出信号Ｖsensと、パラメータＡと、電流増幅回路２４のゲインＧｍとにより、次の式で表される。
【００２６】
【数１】
2019144171.tif 000003
【００２７】
被試験体１の電圧源３から見た電子負荷ユニット１０のインピーダンスＺは、次の式で表される。
【００２８】
【数２】
2019144171.tif 000004
【００２９】
上記数２によれば、コントローラ２３からの設定信号で、ディジタル制御手段２２がパラメータＡを設定すれば、電子負荷ユニット１０のインピーダンスＺを外部から任意に変更できる。
【００３０】
具体的には、電流増幅回路２４のゲインＧｍの周波数特性がフラットであるとすると、演算処理部３２でパラメータＡを定数として演算処理するように設定すれば、被試験体１に対する電子負荷ユニット１０のインピーダンスＺは抵抗値Ｒを含む抵抗性となり、電子負荷ユニット１０は抵抗として動作する。また、演算処理部３２でパラメータＡを積分器として演算処理するように設定すれば、被試験体１に対する電子負荷ユニット１０のインピーダンスＺはインダクタンスＬを含む誘導性となり、電子負荷ユニット１０はインダクタとして動作する。さらに、演算処理部３２でパラメータＡを微分器として演算処理するように設定すれば、被試験体１に対する電子負荷ユニット１０のインピーダンスＺはキャパシタンスＣを含む容量性となり、電子負荷ユニット１０はキャパシタとして動作する。これらのパラメータＡを適宜組合せることで、原理的には多様なインピーダンスＺを、パラメータＡの設定で簡単に行なえる交流の電子負荷ユニット１０が実現可能となる。
【００３１】
また、電流増幅回路２４の様々な制限に応じた保護手段や補正手段を、電子負荷ユニット１０に設けてもよい。例えば、電流増幅回路２４の出力電圧や出力電流の制限に応じて、クリッパやリミッタなどの波形整形による保護手段を子負荷ユニット１０に組込むと、電流増幅回路２４の電圧特性や電流特性を改善できる。同様に、電流増幅回路２４のゲインＧｍの周波数特性に応じて、パラメータＡの設定値を補正するような補正手段を電子負荷ユニット１０に組込むと、電流増幅回路２４の周波数特性を改善できる。なお、こうした保護手段や補正手段は、図１に示す電流増幅回路２４に限らず、後述する電圧増幅回路にも同様に適用できる。
【００３２】
図１に示す被試験体１および電子負荷ユニット１０は、回路の双対性により、図２に示す被試験体１０１および電子負荷ユニット１１０と等価に置き換えることができる。ここでの被試験体１０１は、端子１０２Ａ，１０２Ｂ間に、電流ｉを印加する電流源１０３を備えて構成され、被試験体１０１に接続する電圧負荷ユニット１１０は、被試験体１に現実の負荷を再現する電圧ｖを印加するのに、電流検出手段１２１と、ディジタル制御手段１２２と、コントローラ１２３と、電圧増幅回路１２４とを備えている。ディジタル制御手段１２２は、電流検出手段１２１で検出したアナログ電流検出信号Ｉsensをディジタル信号に変換するＡ／Ｄ変換器１３１と、コントローラ１２３からの設定信号により設定したパラメータＡを利用して、Ａ／Ｄ変換器１３１からのディジタル信号を演算処理する演算処理部１３２と、演算処理部１３２のディジタル演算結果をアナログ信号に変換するＤ／Ａ変換器１３３とにより構成される。
【００３３】
図２に示す回路構成は、回路の双対性を考慮すれば、図１の回路構成とほぼ同じ議論が可能であるため、同様の説明は省略する。最終的には、演算処理部３２でパラメータＡを定数として演算処理するように設定すれば、被試験体１０１に対する電子負荷ユニット１００のインピーダンスＺはコンダクタンスＧを含む抵抗性となり、演算処理部１３２でパラメータＡを積分器として演算処理するように設定すれば、被試験体１０１に対する電子負荷ユニット１００のインピーダンスＺはキャパシタンスＣを含む容量性となり、演算処理部１３２でパラメータＡを微分器として演算処理するように設定すれば、被試験体１０１に対する電子負荷ユニット１００のインピーダンスＺはインダクタンスＬを含む誘導性となる。
【００３４】
次に、上述した図１に示す電子負荷ユニット１０を、インダクタやキャパシタとして模擬動作させる具体的な実施の形態を説明する。
【００３５】
〔第１の実施の形態〕
図３は、図１の電子負荷ユニット１０をインダクタとして模擬動作させる場合の等価的な回路図を示している。ここでの電子負荷ユニット１０は、電圧源３から模擬負荷となるインダクタ１２の両端に印加される電圧を積分して、電流増幅回路２４で電流を流す。このときの時間ｔにおける電流値ｉ(t)と電圧値ｖ(t)との関係は、インダクタ１２のインダクタンスをＬとすると、次のように表わせる。
【００３６】
【数３】
2019144171.tif 000005
【００３７】
図４は、図３に示すインダクタ模擬を実現するような、単アンプ方式で構成した電子負荷ユニット１０の要部回路図である。同図を図１と比較すると、４１Ａ，４１Ｂは模擬負荷の両端にかかる電圧を検出するための電圧検出手段２１に相当する電圧検出用ライン、４２はディジタル制御手段２２に含まれる積分器、４４は電流増幅回路２４に含まれる電流増幅器であり、コントローラ２３は存在するものの、図示を省略している。ディジタル信号処理が可能な積分器４２は、演算のためにコントローラ２３からの設定信号により可変する積分係数（数３に示すインダクタンスＬ）を含んでいる。この積分係数の値は、電圧検出手段２１からの検出結果を積分する積分器４２と共に、被試験体１から見た電子負荷ユニット１０のインピーダンスＺを決めるパラメータＡで設定され、ディジタル制御手段２２からの演算結果が、後段の電流増幅回路２４により電子負荷ユニット１０から流れる電流ｉとして、端子２Ａから端子２Ｂに出力される構成となっている。
【００３８】
本実施の形態における電子負荷ユニット１０は、１個の電流増幅器４４だけで全ての電流ｉを取扱う単アンプ方式の構成を有する。また、電流増幅器４４は２つの入力端子と２つの出力端子、すなわち反転入力端子および非反転入力端子と、反転出力端子および非反転出力端子をそれぞれ有し、２つの出力端子を介して被試験体１に電流ｉを流すために、被試験体１の一方の端子２Ａを電流増幅器４４の一方の非反転出力端子に接続し、被試験体１の他方の端子２Ｂを電流増幅器４４の他方の反転出力端子に接続している。なお図４では、積分器４２に接続される一方の入力端子は図示されているものの、基準電位に接続される他方の入力端子の図示を省略している。
【００３９】
単アンプ方式で２つの出力端子を有する電流増幅器４４を用いる場合、出力端子間に発生する浮遊容量に起因して、電流増幅器４４の周波数特性が制限され、電子負荷ユニット１０として実用的に問題が生じる場合がある。そこで本実施の形態では、電流増幅器４４の周波数特性を改善するために、電流増幅器４４の各出力端子にインダクタ４５Ａ，４５Ｂをそれぞれ追加接続している。インダクタ４５Ａ，４５Ｂは、電流増幅器４４の出力端子の両側で、電流ｉが流れるラインに挿入接続されており、一方のインダクタ４５Ａは、端子２Ａと電流増幅器４４の非反転出力端子との間の出力ライン４６Ａに挿入接続され、他方のインダクタ４５Ｂは、端子２Ｂと電流増幅器４４の反転出力端子との間の出力ライン４６Ｂに挿入接続される。ここでは電流増幅器４４の２つの出力端子の両方にインダクタ４５Ａ，４６Ａを接続した例を挙げたが、接続するインダクタはいずれか一方であっても構わない。
【００４０】
そして、上記構成の電子負荷ユニット１０を被試験体１の端子３Ａ，３Ｂ間に接続し、被試験体１から電子負荷ユニット１０に電圧ｖを印加すると、この電圧ｖが電圧検出用ライン４１Ａ，４１Ｂを通して検出され、ディジタル制御手段２２にアナログの電圧検出信号Ｖsensが送出される。積分器４２は、電圧検出用ライン４１Ａ，４１Ｂからの電圧検出信号Ｖsensをディジタルの電圧値として取込み、コントローラ２３からの設定信号を受けて、インダクタンスＬのインダクタに電圧ｖが印加されたときの電流値を数式３から演算する。積分器４２の演算結果はアナログ信号に変換されて電流増幅器４４の入力端子に取込まれ、電流増幅器４４は実際のインダクタに相当する電流ｉが被試験体１に流れるように、積分器４２からの演算結果となるアナログ信号を電流増幅する。また、電圧源３からの電圧供給が途絶えた場合には、それまでインダクタに蓄積されたエネルギーをディジタル制御手段２２で算出し、インダクタの両端間に発生する電圧値の演算結果をアナログ信号に変換して、電流増幅器４４の入力端子に送り出すことで、電流増幅器４４は実際のインダクタンスに相当する電圧を被試験体１に印加する。これにより、インダクタンスＬを有するインダクタとして、被試験体１に接続した電子負荷ユニット１０を模擬動作させることが可能になる。
【００４１】
ディジタル制御手段２２で設定されるインダクタンスＬは、コントローラ２３からの設定信号により任意に変更できる。したがって、被試験体１の動作中にインダクタンスＬを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、単アンプ方式の構成では、電流増幅回路２４に含まれる一つだけの電流増幅器４４が、被試験体１に流す全ての電流ｉをまかなう必要があり、そのままでは電流増幅器４４の出力端子間に発生する浮遊容量により周波数特性が制限される問題が生じうるが、本実施の形態では、電流増幅器４４の各出力端子にインダクタ４５Ａ，４５Ｂをそれぞれ追加して接続することで、そうした周波数特性の低下を抑制して、電子負荷ユニット１０の過渡応答特性を改善することができる。
【００４２】
〔第２の実施の形態〕
図５は、図２の電子負荷ユニット１１０をコンデンサとして模擬動作させる場合の等価的な回路図を示している。ここでの電子負荷ユニット１１０は、電流源１０３から模擬負荷となるコンデンサ１１２を流れる電流を積分して、電圧増幅回路１２４で電圧を印加する。このときの時間ｔにおける電圧値ｖ(t)と電流値ｉ(t)との関係は、コンデンサ１１２のキャパシタンスをＣとすると、次のように表わせる。
【００４３】
【数４】
2019144171.tif 000006
【００４４】
図６は、図２の電子負荷ユニット１１０をコンデンサとして模擬動作させる一応用例として、実際の太陽光パワーコンディショナーの要部回路図を示したものである。同図において、１４１は太陽電池（ＰＶ）のＰＶ等価回路で、これは周知のように、光の強さに応じた電流が発生する電流源１４２の両端間に、ダイオード１４３を接続して表記される。１４４は、太陽電池の直流出力を交流出力に変換するインバータで、インバータ１４４を構成する各スイッチ素子１４４Ａ〜１４４Ｄは、太陽電池が最大出力を得られるように、図示しない制御手段からのパルス駆動信号によりＭＰＰＴ（最大電力点追従）制御される。
【００４５】
インバータ１４４の入力側ラインは、ＰＶ等価回路１４１の両端間に接続されるが、太陽電池が本質的に電流源１４２であることから、太陽電池をインバータ１４４に接続するには、インバータ１４４の入力側に直流電圧を印加するためのコンデンサ１４５が必要となる。これによりインバータ１４４の動作時には、コンデンサ１４５を流れる電流Ｉｃと両端間に発生する電圧Ｖｃが、図７に示すような波形となる。なお１４６は、インバータ１４４の出力側ラインに挿入接続される交流リアクトルであり、この交流リアクトル１４６を通してインバータ１４４で変換された交流電圧が出力される。
【００４６】
こうした太陽光パワーコンディショナーでは、インバータ１４４のスイッチング速度の高周波化により、有寿命部品となる電解コンデンサに代わり、高誘電率系セラミックコンデンサがコンデンサ１４５として使用できる。高誘電率系セラミックコンデンサは小型ではあるものの静電容量が小さく、電圧や温度によって静電容量が変化する、したがって、太陽電池の発電量に応じてコンデンサ１４５の静電容量となるキャパシタンスＣも変化するが、それでもＭＰＰＴ制御により動作が可能であるか否かを試験する必要が有る。
【００４７】
その試験を実現するために、図６に示す実際のコンデンサ１４５に代わって、図２に示すコンデンサを模擬する電子負荷ユニット１１０を接続した一応用例を、図８に示す。
【００４８】
同図を図２と比較すると、１５１は模擬負荷に流れる電流を検出するための電流検出手段１２１に相当する電流検出抵抗、１５２はディジタル制御手段１２２に相当する積分器、１５４は電圧増幅回路１２４に含まれる電圧増幅器であり、コントローラ１２３は存在するものの、図示を省略している。ここではＰＶ等価回路１４１とインバータ１４４が被試験体１０１に相当し、その端子１０２Ａ，１０２Ｂ間に電子負荷ユニット１１０で再現されるコンデンサ１１２が、ラインとなるケーブル１５６を介して接続される。ディジタル信号処理が可能な積分器１５２は、演算のためにコントローラ１２３からの設定信号により可変する積分係数（キャパシタンスＣ）を含んでいる。この積分係数の値は、電圧検出手段２１からの検出結果を積分する積分器１５２と共に、被試験体１０１から見た電子負荷ユニット１１０のインピーダンスＺを決めるパラメータＡで設定され、ディジタル制御手段１２２からの演算結果が、後段の電圧増幅回路１２４によりインバータ１４４に印加される電圧Ｖｃとして、端子１０２Ａ，１０２Ｂ間に出力される構成となっている。
【００４９】
本実施の形態における電子負荷ユニット１１０は、１個の電圧増幅器１５４だけで全ての電圧Ｖｃを取扱う単アンプ方式の構成を有する。また、電圧増幅器１５４は２つの入力端子と出力端子、すなわち反転入力端子および非反転入力端子と、反転出力端子および非反転出力端子をそれぞれ有し、２つの出力端子間から被試験体１に電圧ｖを印加するために、被試験体１０１の一方の端子１０２Ａを電圧増幅器１５４の一方の非反転出力端子に接続し、被試験体１０１の他方の端子１０２Ｂを電圧増幅器１５４の他方の反転出力端子に接続している。なお図８では、積分器１５２に接続される一方の入力端子は図示されているものの、基準電位に接続される他方の入力端子の図示を省略している。
【００５０】
電子負荷ユニット１１０で模擬動作されるコンデンサ１１２とインバータ１４４とを繋ぐケーブル１５６はインダクタンスＬｘを持つので、そのままではインバータ１４４への電流が急変したときに、電圧増幅器１５４の両端間の電圧にケーブル１５６のインダクタンスＬｘ分の電圧が重畳して、インバータ１４４に過電圧が印加されてしまう。そこで本実施の形態では、電圧増幅器１５４の各出力端子と被試験体１０１の端子１０２Ａ，１０２Ｂとの間を接続するケーブル１５６間に、過電圧防止用のバイパスコンデンサ１５７を接続することができる。この場合、インバータ１４４への電流が急変したときに、それまでケーブル１５６のインダクタンスＬｘ分に蓄えられていたエネルギーがバイパスコンデンサ１５７に吸収され、インバータ１４４への過電圧印加を防止できる。
【００５１】
また、単アンプ方式で２つの出力端子を有する電圧増幅器１５４を用いる場合、出力端子より先のインダクタンスに起因して、電圧増幅器１５４の周波数特性が制限されるが、本実施の形態では、前述のバイパスコンデンサ１５７を追加接続することで、電圧増幅器１５４の周波数特性を改善できる。
【００５２】
そして、上記構成の電子負荷ユニット１１０を被試験体１０１の端子１０２Ａ，１０２Ｂ間に接続し、被試験体１０１から電子負荷ユニット１１０に電流Ｉｃを流し込むと、この電流Ｉｃが電流検出抵抗１５１により検出され、ディジタル制御手段１２２にアナログの電流検出信号Ｉsensが送出される。ディジタル制御手段１２２は、インバータ１４４を構成する各スイッチ素子１４４Ａ〜１４４Ｄのスイッチング動作に伴い、その値が変化する電流検出信号Ｉsensに基づいて、インバータ１４４がオン期間であるか、或いはオフ期間であるかを判断する。
【００５３】
そしてインバータ１４４がオン期間である場合、積分器１５２は、電流検出信号Ｉsensをディジタルの電圧値として取込み、コントローラ１２３からの設定信号を受けて、キャパシタンスＣのコンデンサ１１２に電流Ｉｃが流れたときの電圧値を数式４から演算する。積分器１５２の演算結果はアナログ信号に変換されて電圧増幅器１５４の入力端子に取込まれ、電圧増幅器１５４は実際のコンデンサ１４５に相当する電圧Ｖｃが被試験体１０１に印加されるように、積分器１５２からの演算結果となるアナログ信号を電圧増幅する。
【００５４】
またインバータ１４４がオフ期間である場合、ディジタル制御手段１２２は、インバータ１４４のオン期間中にインダクタに蓄積されたエネルギーから、キャパシタンスＣのコンデンサ１１２に生じる電圧値を算出し、その算出結果に基づくアナログ信号を電圧増幅器１５４の入力端子に送出する。積分器１５２の演算結果はアナログ信号に変換されて電圧増幅器１５４の入力端子に取込まれ、電圧増幅器１５４は実際のコンデンサ１４５に相当する電圧Ｖｃが被試験体１０１に印加されるように、積分器１５２からの演算結果となるアナログ信号を電圧増幅する。これにより、キャパシタンスＣのコンデンサ１１２として、被試験体１０１に接続した電子負荷ユニット１１０を模擬動作させることが可能になる。
【００５５】
ここでも、ディジタル制御手段１２２で設定されるキャパシタンスＣは、コントローラ１２３からの設定信号により任意に変更できる。したがって、被試験体１０１の動作中にキャパシタンスＣを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、単アンプ方式の構成では、電圧増幅回路１２４に含まれる一つだけの電圧増幅器１５４が、被試験体１０１に流す全ての電圧ｖをまかなう必要があり、そのままでは電圧増幅器１５４の出力端子より先のインダクタンスにより周波数特性が制限される問題が生じうるが、本実施の形態では、電圧増幅器１５４の出力端子間にバイパスコンデンサ１５７を追加して接続することで、そうした周波数特性の低下を抑制して、電子負荷ユニット１１０の過渡応答特性を改善することができる。しかもこのバイパスコンデンサ１５７は、インバータ１４４への電流が急変したときの過電圧防止にも利用できる。
【００５６】
なお、本実施の形態における電子負荷ユニット１１０は、太陽電池からの直流電力をインバータ１４４に適した直流電力に変換する昇圧コンバータ付きの太陽光パワーコンディショナーにも適用できるし、それ以外のコンデンサ１１２を負荷とするあらゆる被試験体１０１に適用可能である。
【００５７】
〔第３の実施の形態〕
次に、図３に示すインダクタ模擬を実現するような、多アンプ方式で構成した電子負荷ユニット１０を、電力変換器となる昇圧コンバータに適用した一応用例について説明する。
【００５８】
図９は、一般的な非絶縁型の昇圧コンバータ５１の回路図を示している。同図において、昇圧コンバータ５１は、直流電源５２の両端間に接続するインダクタ５３とスイッチ素子５４との直列回路と、スイッチ素子５４の両端間に接続するダイオード５５とコンデンサ５６との直列回路とにより構成され、コンデンサ５６の両端間に昇圧コンバータ５１の負荷となる抵抗５７が接続される。また、ここには図示しないが、昇圧コンバータ５１はスイッチ素子５４へのパルス駆動信号を生成するための制御手段を備え、制御手段のディジタル信号処理により、パルス駆動信号の導通幅や周波数が制御される構成となっている。
【００５９】
図１０は、図９に示す昇圧コンバータ５１の各部の波形を示したものである。同図において、Ｖinは昇圧コンバータ５１の直流入力電圧となる直流電源５２の両端間電圧、Ｖoutは昇圧コンバータ５１の直流出力電圧となる抵抗５７の両端間電圧、ＶLはインダクタ５３の両端間電圧、Ｖswはスイッチ素子５４の両端間電圧、ＶFはダイオード５５の順方向電圧降下、ＩLはインダクタ５３から流れ出る電流、Ｉswはスイッチ素子５４を流れる電流、ＩDCは昇圧コンバータ５１の出力電流となる抵抗５７を流れる電流である。
【００６０】
昇圧コンバータ５１の動作時には、制御手段からのパルス駆動信号によりスイッチ素子５４のオン・オフが繰り返される。スイッチ素子５４がオン、すなわち図１０に示す「モード２」になると、スイッチ素子５４の両端間電圧は０Ｖになって、インダクタ５３に直流電源５２の電圧Ｖinが印加され、インダクタ５３の両端間電圧ＶLは、直流電源５２側を基準として−Ｖinになる。また、「モード２」の期間中は、直流電源５２からのエネルギーがインダクタ５３に蓄えられるので、インダクタ５３を流れる電流ＩLは時間の経過と共に傾斜増加し、スイッチ素子５４にもインダクタ５３を流れるのと同じ値の電流Ｉswが発生する。
【００６１】
その後、スイッチ素子５４がオフ、すなわち図１０に示す「モード１」になると、それまでインダクタ５３に蓄えられていたエネルギーと直流電源５２からのエネルギーが、ダイオード５５を通して平滑用のコンデンサ５６に送り出され、直流電源５２の電圧Ｖinよりも高い電圧Ｖoutを、抵抗５７に供給することが可能になる。このときのインダクタ５３の両端間電圧ＶLは、直流電源５２側を基準としてＶout＋ＶF−Ｖinになり、スイッチ素子５４の両端間電圧Ｖswは、直流電源５２の電圧Ｖinよりも高くＶout＋ＶFになる。また、「モード２」の期間中は、スイッチ素子５４を流れる電流Ｉswが遮断され、インダクタ５３にそれまで蓄えられていたエネルギーは、ダイオード５５を通して出力側に放出するので、インダクタ５３を流れる電流ＩLは時間の経過と共に傾斜減少する。
【００６２】
本実施の形態では、昇圧コンバータ５１の制御手段となるディジタルスイッチングコントローラを開発するために、実際のインダクタ５３に代わって、多アンプ方式で構成したインダクタを模擬する電子負荷ユニット１０を接続する。図１１は、その一応用例を示す要部回路図であり、ここでは図示しない昇圧コンバータ５１の制御手段を含めて、電子負荷ユニット１０を除く全ての構成が、試験対象となる被試験体１に相当する。なお本実施の形態では、直流電源５２からの電流は模擬せず、昇圧コンバータ５１に流れる電流だけを模擬している。
【００６３】
同図を図１と比較すると、６１Ａ，６１Ｂは模擬負荷の両端にかかる電圧を検出する電圧検出手段２１に相当する電圧検出用ライン、６２はディジタル制御手段２２に含まれる積分器、６４Ａ，６４Ｂは電流増幅回路２４に含まれる２個の電流増幅器であり、ここでも電圧検出手段２１やコントローラ２３は存在するものの、図示を省略している。また本実施の形態では、低周波高電圧用の第１電流増幅器６４Ａと高周波低電圧用の第２電流増幅器６４Ｂの何れかを、ディジタル制御手段２２の出力端子に接続して動作させるために、切替え部（ここでは図示せず）を組み込んでいる。ディジタル信号処理が可能な積分器６２は、演算のためにコントローラ２３からの設定信号により可変する積分係数（数３に示すインダクタンスＬ）を含んでおり、積分器６２からの演算結果が、後段の電流増幅回路２４により電子負荷ユニット１０から流れる電流ｉとして、端子２Ａから昇圧コンバータ５１に流れ込む構成となっている。
【００６４】
本実施の形態における電子負荷ユニット１０は、２個以上の電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器で負荷を再現する電流や電圧を分担して取扱う多アンプ方式の構成を有する。また、それぞれの電流増幅器６４Ａ，６４Ｂは２つの入力端子と１つの出力端子、すなわち反転入力端子および非反転入力端子と、出力端子をそれぞれ有し、電流増幅器６４Ａ，６４Ｂの出力端子には、それぞれ逆流防止用のダイオード６７Ａ，６７Ｂが接続される。なお図１１では、それぞれの電流増幅器６４Ａ，６４Ｂについて、積分器６２に接続される一方の入力端子は図示されているものの、基準電位に接続される他方の入力端子の図示を省略している。
【００６５】
本実施の形態では、電圧検出手段２１からの電圧検出信号Ｖsensに基づき、ディジタル制御手段２２がスイッチ素子５４の動作状態を認識して、スイッチ素子５４のオン期間中、すなわち前述の「モード２」の期間中は、スイッチ素子５４に図１０に示す大きな電流Ｉswが流れるように、インダクタンスＬの模擬負荷に生じる電圧を積分器６２で積分し、切替え部によりディジタル制御手段２２と第２電流増幅器６４Ｂとを接続して、模擬負荷に流れる電流を第２電流増幅器６４Ｂから昇圧コンバータ５１に出力する。一方、スイッチ素子５４のオフ期間中、すなわち前述の「モード１」の期間中は、スイッチ素子５４の両端間に図１０に示す大きな電圧Ｖswが印加されるように、それまで模擬負荷に蓄積されたエネルギーをディジタル制御手段２２で算出し、切替え部によりディジタル制御手段２２と第１電流増幅器６４Ａとを接続して、ディジタル制御手段２２からの算出結果を受けて、直流電源５２の両端間電圧Ｖinに模擬負荷の両端間電圧を加えた電圧を、第１電流増幅器６４Ｂから昇圧コンバータ５１に印加する構成となっている。
【００６６】
多アンプ方式で複数個の電流増幅器６４Ａ，６４Ｂを用いる場合、例えば本実施の形態のように、スイッチ素子５４のオン期間中には、第１電流増幅器６４Ａよりも周波数特性の優れた第２電流増幅器６４Ｂを動作させて、実際のインダクタを模擬した電流を被試験体１に供給する一方で、インダクタに高い電圧がかかるスイッチ素子５４のオフ期間中には、別な第１電流増幅器６４Ａを動作させて、被試験体１に直流電源５２の両端間電圧Ｖinよりも高い電圧を被試験体１に印加することができる。このように、被試験体１の動作状態に応じて、「モード１」では最大出力電圧の大きい電流増幅器６４Ａを、「モード２」では最大出力電圧の小さい６４Ｂを動作させることで、大電圧出力が可能な増幅器で小電圧を出力するときに比べ、それぞれのモードでの動作形態で増幅器が高精度に出力することが可能となる。さらに、大電力容量増幅器よりも電力容量の小さい増幅器の方が広帯域の周波数特性を持つ増幅器の設計が容易になり、電流増幅回路２４としての周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善することができる。
【００６７】
またこれは、多アンプ方式で複数個の電圧増幅器を用いる場合にも同じことが言える。例えば前記第２の実施の形態で、図８に示す電圧増幅器１５４を複数個の構成とし、インバータ１４４のスイッチ素子の動作状態に応じて、動作する電圧増幅器を切替えることで、出力電流の大きさに応じて出力電圧を高精度に制御可能な電圧増幅器を用いることにより、電圧増幅回路としての周波数特性を改善して、同様に電子負荷ユニット１０の過渡応答特性を改善することができる。
【００６８】
そして、上記構成の電子負荷ユニット１０を、インダクタ５３の模擬負荷として被試験体１の端子２Ａ，２Ｂ間に接続し、被試験体１の直流電源５２から電子負荷ユニット１０に電圧Ｖinを印加した状態で、スイッチ素子５４をスイッチング動作すると、図１０に示すインダクタ５３の両端間電圧ＶLに相当する模擬負荷の両端間電圧が電圧検出用ライン６１Ａ，６１Ｂにより検出され、ディジタル制御手段２２にアナログの電圧検出信号Ｖsensが送出される。ディジタル制御手段２２は、スイッチ素子５４のスイッチング動作に伴いその値が変化する電圧検出信号Ｖsensに基づいて、スイッチ素子５４がオン期間であるか、或いはオフ期間であるかを判断する。
【００６９】
スイッチング素子５４がオン期間である場合、ディジタル制御手段２２に組み込んだ切替え部は、ディジタル制御手段２２と第２電流増幅器６４Ｂとを接続する。このときディジタル制御手段２２の積分器６２は、電圧検出用ライン６１Ａ，６１Ｂからの電圧検出信号Ｖsensをディジタルの電圧値として取込み、コントローラ２３からの設定信号を受けて、インダクタンスＬのインダクタに電圧が印加されたときの電流値を数式３から演算する。積分器６２の演算結果はアナログ信号に変換されて第２電流増幅器６４Ｂの入力端子に取込まれ、第２電流増幅器６４Ｂは実際のインダクタ５３に相当する電流が、ダイオード６７Ａを通して端子２Ａからスイッチ素子５４に流れ込むように、積分器６２からの演算結果となるアナログ信号を電流増幅して被試験体１に出力する。
【００７０】
一方、スイッチング素子５４がオフ期間である場合、切替え部はディジタル制御手段２２と第１電流増幅器６４Ａとを接続する。このときディジタル制御手段２２は、スイッチ素子５４のオン期間中にインダクタに蓄積されたエネルギーを算出し、その算出結果に基づくアナログ信号を、第１電流増幅器６４Ａの入力端子に送出する。第１電流増幅器６４Ａは、直流電源５２の両端間電圧Ｖinに加えて、実際のインダクタ５３の両端間に発生する電圧が、ダイオード６７Ｂを通して端子２Ａからスイッチ素子５４の両端間に印加されるように、ディジタル制御手段２２からの算出結果となるアナログ信号を電圧増幅して被試験体１に出力する。したがって、第１電流増幅器６４Ａは実質的に電圧増幅器と言える。
【００７１】
これにより、インダクタンスＬを有するインダクタとして、スイッチ素子５４のスイッチング動作中に被試験体１に接続した電子負荷ユニット１０を模擬動作させることが可能になる。
【００７２】
本実施の形態でも、ディジタル制御手段２２で設定されるインダクタンスＬは、コントローラ２３からの設定信号により任意に変更できる。したがって、被試験体１の動作中にインダクタンスＬを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、多アンプ方式の構成では、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電圧、電流領域を分担させることが可能となり、電流増幅回路２４としての出力設定精度や周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善できる。
【００７３】
〔第４の実施の形態〕
図１２は、図３に示すインダクタ模擬を実現するような、多アンプ方式で構成した電子負荷ユニット１０を、被試験体１となるパルス信号発生器に接続した一応用例を示している。被試験体１は、前述の電圧源３に代わって、インダクタの一種であるソレノイド駆動用の単極性パルス信号を発生させる信号源４を備えており、実際のソレノイド（図示せず）を端子２Ａ，２Ｂ間に接続すると、信号源４からのパルス信号によりソレノイドが通電動作する構成となっている。
【００７４】
ソレノイドの模擬負荷として被試験体１に接続する電子負荷ユニット１０は、第３の実施の形態と同じく、模擬負荷の両端にかかる電圧を検出する電圧検出手段２１としての電圧検出用ライン６１Ａ，６１Ｂと、ディジタル制御手段２２の演算処理部３２に含まれる積分器６２と、電流増幅回路２４に含まれる低周波高電圧用の第１電流増幅器６４Ａおよび高周波大電流用の第２電流増幅器６４Ｂと、第１電流増幅器６４Ａの出力端子に接続するダイオード６７Ａと、第２電流増幅器６４Ｂの出力端子に接続するダイオード６７Ｂとを備えているが、ここではより詳細な構成を示している。
【００７５】
ディジタル制御手段２２は、電圧検出用ライン６１Ａ，６１Ｂからの電圧検出信号をディジタル信号に変換するＡ／Ｄ変換器３１と、コントローラ２３からの設定信号に基づき、Ａ／Ｄ変換器３１からのディジタル信号を演算処理する演算処理部３２と、電流増幅器６４Ａ，６４Ｂに合せた個数を有し、演算処理部３２のディジタル演算結果をアナログ信号に変換するＤ／Ａ変換器３３Ａ，３３Ｂと、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れか一つとディジタル制御手段２２との接続を切替える切替え部３４とを備える。この中で、演算処理部３２と切替え部３４は、例えばＦＰＧＡ（Field-Programmable Gate Array）により構成される。Ｄ／Ａ変換器３３Ａからのアナログ出力端子は、第１電流増幅器６４Ａの一方の入力端子に接続され、Ｄ／Ａ変換器３３Ｂのアナログ出力端子は、第２電流増幅器６４Ｂの一方の入力端子に接続される。電流増幅器６４Ａ，６４Ｂの他方の入力端子は、共通する端子２Ｂからのラインに接続する。
【００７６】
電子負荷ユニット１０はさらに、信号源４から所定の駆動電流を流すためのインダクタ３５と可変抵抗３６の直列回路が、端子２Ａ，２Ｂ間に接続される。また、電流増幅器６４Ａ，６４Ｂにはそれぞれ、前述した保護手段として電圧リミッタ６８Ａ，６８Ｂが付加される。電圧リミッタ６８Ａ，６８Ｂは、電流増幅回路２４の電圧特性を改善するために、電流増幅器６４Ａ，６４Ｂからの出力電圧が設定値を超えないように制限するものである。
【００７７】
本実施の形態では、電圧検出手段２１からの電圧検出信号Ｖsensに基づき、ディジタル制御手段２２が信号源４の動作状態を認識して、信号源４がパルス信号を出力している期間中は、実際のソレノイドの通電時に発生する大きな電流が被試験体１に流れるように、インダクタンスＬの模擬負荷に生じる電圧を演算処理部３２の積分器６２で積分し、切替え部３４によりディジタル制御手段２２と第２電流増幅器６４Ｂとを接続して、模擬負荷に流れる電流を第２電流増幅器６４Ｂから被試験体１の端子２Ｂに出力する。一方、信号源４からのパルス信号が途絶えた期間中は、実際のソレノイドの逆起電力により発生する大きな電圧が被試験体１に印加されるように、それまで模擬負荷に蓄積されたエネルギーをディジタル制御手段２２で算出し、切替え部３４によりディジタル制御手段２２と第１電流増幅器６４Ａとを接続して、ディジタル制御手段２２からの算出結果を受けて、実際のソレノイドの逆起電力により発生するような電圧を、第１電流増幅器６４Ｂから被試験体１の端子２Ｂに印加する構成となっている。
【００７８】
本実施の形態では、信号源４がパルス信号を出力する期間中には、第２電流増幅器６４Ｂよりも周波数特性の優れた第１電流増幅器６４Ａを動作させて、実際のソレノイドの通電時を模擬した電流を被試験体１に供給する一方で、信号源４からのパルス信号の出力を停止する期間中には、別な第２電流増幅器６４Ｂを動作させて、実際のソレノイドの電流遮断時を模擬した電圧を被試験体１に印加することができる。そのため、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電力を分担させることで、図４で示した単アンプ方式のようなインダクタ４５Ａ，４５Ｂを追加することなく、電流増幅回路２４としての周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善することができる。
【００７９】
そして、上記構成の電子負荷ユニット１０を、ソレノイドの模擬負荷として被試験体１の端子２Ａ，２Ｂ間に接続すると、ソレノイドの両端間電圧に相当する模擬負荷の両端間電圧が電圧検出用ライン６１Ａ，６１Ｂにより検出され、ディジタル制御手段２２にアナログの電圧検出信号Ｖsensが送出される。ディジタル制御手段２２は、パルス状の電圧検出信号Ｖsensが発生しているか否かによって、被試験体１の信号源４からパルス信号が出力されているか否かを判断する。
【００８０】
信号源４からパルス信号が出力されている場合、切替え部３４はディジタル制御手段２２と第２電流増幅器６４Ｂとを接続する。このときディジタル制御手段２２の積分器６２は、電圧検出用ライン６１Ａ，６１Ｂからの電圧検出信号Ｖsensをディジタルの電圧値として取込み、コントローラ２３からの設定信号を受けて、インダクタンスＬのソレノイドに電圧が印加されたときの電流値を数式３から演算する。積分器６２の演算結果はアナログ信号に変換されて第２電流増幅器６４Ｂの入力端子に取込まれ、第２電流増幅器６４Ｂは実際のソレノイドに相当する電流が、ダイオード６７Ａを通して信号源４の端子２Ｂに流れ込むように、積分器６２からの演算結果となるアナログ信号を電流増幅して被試験体１に出力する。
【００８１】
一方、信号源４からパルス信号が出力されていない場合、切替え部３４はディジタル制御手段２２と第１電流増幅器６４Ａとを接続する。このときディジタル制御手段２２は、信号源４からパルス信号が出力されていた期間中にソレノイドに蓄積されたエネルギーを算出し、その算出結果に基づくアナログ信号を、第１電流増幅器６４Ａの入力端子に送出する。第１電流増幅器６４Ａは、実際のソレノイドの逆起電力により発生する電圧が、ダイオード６７Ｂを通して信号源４の端子２Ｂに流れ込むように、ディジタル制御手段２２からの算出結果となるアナログ信号を電圧増幅して被試験体１に出力する。したがって、ここでも第１電流増幅器６４Ａは実質的に電圧増幅器と言える。
【００８２】
なお第１電流増幅器６４Ａは、信号源４からパルス信号が出力されない期間中に、実際のソレノイドを模擬した電圧を信号源４の端子２Ｂに印加することを目的としているため、第１電流増幅器６４Ａから信号源４の端子２Ｂに流れ込む電流は、実際のソレノイドを組み込んだものよりも小さくてよい。これにより、インダクタンスＬを有するインダクタとして、被試験体１に接続した電子負荷ユニット１０を模擬動作させることが可能になる。
【００８３】
本実施の形態でも、ディジタル制御手段２２で設定されるインダクタンスＬは、コントローラ２３からの設定信号により任意に変更できる。したがって、被試験体１の動作中にインダクタンスＬを様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。また、多アンプ方式の構成では、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電力を分担させることが可能となり、電流増幅回路２４としての周波数特性を改善して、電子負荷ユニット１０の過渡応答特性を改善できる。
【００８４】
〔まとめ〕
図１で示したように、本発明は被試験体１の負荷として動作する電子負荷ユニット１０において、被試験体１から電子負荷ユニット１０に出力される電圧を検出する検出手段としての電圧検出手段２１と、設定指示手段となるコントローラ２３からの設定信号を受けて、被試験体１から見た電子負荷ユニットのインピーダンスＺを決めるパラメータＡを設定し、電圧検出手段２１からの検出結果となる電圧検出信号Ｖsensをディジタル信号に変換して、このディジタル信号による値を、設定したパラメータＡを用いて演算処理するディジタル制御手段２２と、ディジタル制御手段２２からの演算結果を増幅して、電子負荷ユニット１０から被試験体１に電流を流す増幅回路としての電流増幅回路２４とを備えている。
【００８５】
そのためディジタル制御手段２２は、コントローラ２３のような外部からの設定信号を受けて設定したパラメータＡに基いて、被試験体１から見た電子負荷ユニット１０のインピーダンスＺを、アナログ的な回路変更を行なうことなく、ディジタル信号処理により抵抗性や誘導性や容量性などに自由に変更できる。また、ディジタル制御手段２２での演算結果は、後段の電流増幅回路２４で増幅し出力されるので、電力応用に好適な回路構成で、多様なインピーダンスＺをパラメータＡの設定で簡単に行なうことが可能になる。
【００８６】
そしてこれは、図２で示したように、被試験体１０１の負荷として動作する電子負荷ユニット１１０においても同じことが言える。電子負荷ユニット１１０は、被試験体１０１から電子負荷ユニット１１０に出力される電圧を検出する検出手段としての電流検出手段１２１と、設定指示手段となるコントローラ１２３からの設定信号を受けて、被試験体１０１から見た電子負荷ユニットのインピーダンスＺを決めるパラメータＡを設定し、電流検出手段１２１からの検出結果となる電流検出信号Ｉsensをディジタル信号に変換して、このディジタル信号による値を、設定したパラメータＡを用いて演算処理するディジタル制御手段１２２と、ディジタル制御手段１２２からの演算結果を増幅して、電子負荷ユニット１１０から被試験体１０１に電圧を流す増幅回路としての電圧増幅回路１２４とを備えている。
【００８７】
図４で示したように、本発明の電子負荷ユニット１０に組み込まれる電流増幅回路２４は、単独すなわち一つだけの電流増幅器４４を含んだ構成となっているが、インダクタ４５Ａ，４５Ｂにより、電流増幅器４４の出力端子間の浮遊容量に起因した周波数特性の低下を抑制して、電子負荷ユニット１０としての過渡応答特性を改善できる。
【００８８】
図８で示したように、本発明の電子負荷ユニット１１０に組み込まれる電圧増幅回路１２４は、単独すなわち一つだけの電圧増幅器１５４を含んだ構成となっているが、バイパスコンデンサ１５７により、電圧増幅器１５４の出力端子より先のインダクタンスに起因した周波数特性の低下を抑制して、電子負荷ユニット１１０としての過渡応答特性を改善できる。
【００８９】
図１１や図１２で示したように、本発明の電子負荷ユニット１０に組み込まれる電流増幅回路２４は、複数の増幅器として２個の電流増幅器６４Ａ，６４Ｂを含んで構成され、ディジタル制御手段２２には、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れか一つとディジタル制御手段２２との接続を切替える切替え手段としての切替え部３４を備えている。
【００９０】
そのため、被試験体１の動作状態に応じて、電流増幅器６４Ａ，６４Ｂの何れかを動作させて、個々の電流増幅器６４Ａ，６４Ｂで負荷を再現する電力を分担させることが可能となり、電流増幅回路２４の周波数特性を改善して、電子負荷ユニットとしての過渡応答特性を改善できる。
【００９１】
本発明のディジタル制御手段２２，１２２で設定されるパラメータＡは、前述のインピーダンスＺの種類（抵抗性、容量性、誘導性）を決定する第一因子と、電流増幅回路２２から出力する電流レベルや、電圧増幅回路１２２から出力する電圧レベルを決定する第二因子（積分係数）とを含み、ディジタル制御手段２２，１２２はコントローラ２３，１２３からの設定信号を受けて、第一因子と第二因子をそれぞれ可変する構成となっている。
【００９２】
したがって、コントローラ２３，１２３からの設定信号により、被試験体１，１０１から見た電子負荷ユニット１，１０１のインピーダンスＺの種類だけでなく、電流増幅回路２２や電圧増幅回路１２２からの出力レベルを瞬時に変更することができ、被試験体１，１０１の動作中に第二因子を様々なパターンで時間変化させることで、急変負荷や非線形負荷も模擬できる。
【００９３】
なお、本発明は上述した各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、多アンプ方式の電子負荷ユニットでは、３個以上の増幅器を備えた構成としてもよい。増幅器は、電流増幅器または電圧増幅器の何れでもよく、多アンプ方式ではそれらを組み合わせた構成としてもよい。また、各実施の形態では、電子負荷ユニットにコントローラを組み込んだ構成を示したが、電子負荷ユニットとは別体にコントローラを備えてもよい。
【符号の説明】
【００９４】
１，１０１  被試験体
１０，１１０  電子負荷ユニット
２１  電圧検出手段（検出手段）
２２，１２２  ディジタル制御手段
２４  電流増幅回路（増幅回路）
３４  切替え部（切替え手段）
４４  電流増幅器
６４Ａ，６４Ｂ  電流増幅器（増幅器）
１２１  電流検出手段（検出手段）
１２４  電圧増幅回路（増幅回路）
４５Ａ，４５Ｂ  インダクタ
１４５  バイパスコンデンサ
１５４  電圧増幅器
【図１】
2019144171.tif 000007
【図２】
2019144171.tif 000008
【図３】
2019144171.tif 000009
【図４】
2019144171.tif 000010
【図５】
2019144171.tif 000011
【図６】
2019144171.tif 000012
【図７】
2019144171.tif 000013
【図８】
2019144171.tif 000014
【図９】
2019144171.tif 000015
【図１０】
2019144171.tif 000016
【図１１】
2019144171.tif 000017
【図１２】
2019144171.tif 000018