(57)【要約】【課題】信号品質の劣化を防止しつつ、少ない工程数で組立てが可能な半導体装置およびインターポーザ基板を得ること。【解決手段】半導体装置１００であって、マザーボード２と、マザーボード２に実装されるインターポーザ基板１と、を備え、インターポーザ基板１は、第１の実装部品を実装するとともにマザーボード２に接続される部品実装部１ｃと、第２の実装部品を実装する複数の部品実装部１ｂと、複数の部品実装部１ｂのそれぞれと部品実装部１ｃとを電気的に接続し、かつ変形することにより部品実装部１ｂと部品実装部１ｃとの相対的な位置を変化させることができるフレキシブル基板１ａと、を有し、部品実装部１ｂのそれぞれは、部品実装部１ｂ同士を接合することによって部品実装部１ｂ同士の相対的な位置を固定する固定部を具備する。【選択図】図１
2019110238.tif 000002
【特許請求の範囲】
【請求項１】
電子回路基板であるマザーボードと、
前記マザーボードに実装されるインターポーザ基板と、
を備え、
前記インターポーザ基板は、
第１の実装部品を実装するとともに前記マザーボードに接続される固定実装部と、
第２の実装部品を実装する複数の可動実装部と、
複数の前記可動実装部のそれぞれと前記固定実装部とを電気的に接続し、かつ変形することにより前記固定実装部と前記可動実装部との相対的な位置を変化させることができる可撓性接続部と、
を有し、
前記可動実装部のそれぞれは、前記可動実装部同士を接合することによって前記可動実装部同士の相対的な位置を固定する固定部を具備する、
ことを特徴とする半導体装置。
【請求項２】
前記固定部は、切込みが形成された壁面を有し、
前記固定部は、複数の前記可動実装部が有する固定部同士の切り込みが嵌合または係止されることで、複数の前記可動実装部同士が接合される、
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記可動実装部は、第１の可動実装部と、第２の可動実装部と、第３の可動実装部と、第４の可動実装部とを含み、
前記第１の可動実装部が、前記第２の可動実装部および前記第３の可動実装部に接合されるとともに前記第４の可動実装部が、前記第２の可動実装部および前記第３の可動実装部に接合されることによって、前記第１の可動実装部から前記第４の可動実装部が、矩形環状に配置された状態で接合される、
ことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記固定部は、第１の固定部から第８の固定部からなり、
前記第１の可動実装部は、第１の固定部および第２の固定部を有し、
前記第２の可動実装部は、第３の固定部および第４の固定部を有し、
前記第３の可動実装部は、第５の固定部および第６の固定部を有し、
前記第４の可動実装部は、第７の固定部および第８の固定部を有し、
前記第１の固定部と前記第３の固定部とが接合され、
前記第４の固定部と前記第８の固定部とが接合され、
前記第７の固定部と前記第６の固定部とが接合され、
前記第５の固定部と前記第２の固定部とが接合される、
ことを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記固定部は、銅箔を有し、
前記銅箔と、他の固定部の銅箔とがはんだ接合されることによって前記可動実装部の位置が固定される、
ことを特徴とする請求項１から４のいずれか１つに記載の半導体装置。
【請求項６】
前記固定実装部は、第１の可撓性層を含み、
前記可動実装部は、第２の可撓性層を含み、
前記第１の可撓性層と、前記第２の可撓性層と、前記可撓性接続部とが、一体形成されている、
ことを特徴とする請求項１から５のいずれか１つに記載の半導体装置。
【請求項７】
第１の実装部品を実装するとともに電子回路基板であるマザーボードに接続される固定実装部と、
第２の実装部品を実装する複数の可動実装部と、
複数の前記可動実装部のそれぞれと前記固定実装部とを電気的に接続し、かつ変形することにより前記固定実装部と前記可動実装部との相対的な位置を変化させることができる可撓性接続部と、
を有し、
前記可動実装部のそれぞれは、前記可動実装部同士を接合することによって前記可動実装部同士の相対的な位置を固定する固定部を具備する、
ことを特徴とするインターポーザ基板。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレキシブル基板を備えた半導体装置およびインターポーザ基板に関する。
【背景技術】
【０００２】
近年、半導体装置が搭載される電子機器の高性能化、高機能化、および小型化は著しく、半導体装置には増々の高速化および小型化が求められている。これに対応して、主基板であるマザーボードに個々の半導体部品を実装するのではなく、搭載基板であるインターポーザ基板に複数の半導体部品を接続して１個のモジュールとして機能させ、インターポーザ基板をマザーボードに実装する技術がある。このモジュールは、マルチチップモジュール（ＭＣＭ：Multi-Chip  Module）と呼ばれており、半導体装置の高密度化、高速化および小型化を可能としている。
【０００３】
ＭＣＭにおいては、半導体装置の高速化を図るためにインターポーザ基板に実装する部品の数を増やすと、インターポーザ基板が大きくなり、半導体装置の小型化が困難となる。そこで、フレキシブル基板とリジッド基板とを一体化したリジッドフレキシブル基板をインターポーザ基板に採用し、インターポーザ基板に実装する部品を増やしつつ、フレキシブル基板を弓なりに曲げて、インターポーザ基板を立体的にマザーボードへ実装する技術が用いられている。これにより、インターポーザ基板自体が大きくなっても、インターポーザ基板を立体的にマザーボードへ実装することができるので、半導体装置の高速化および小型化を実現することができる。
【０００４】
マザーボードに対して立体的に実装されるインターポーザ基板は、フレキシブル基板と、部品が実装されるとともにフレキシブル基板によってマザーボードに対する配置位置を変更可能な可動実装部と、部品が実装されるとともにマザーボードへ固定される固定実装部とを備えている。そして、フレキシブル基板が弓なりに曲げられることにより、固定実装部に対して可動実装部が立体的に配置されたうえで、可動実装部の位置が固定される。このようにインターポーザ基板を立体的にマザーボードへ実装する場合、可動実装部を固定するための保持機構が必要になるので、半導体装置の構造が複雑化するとともに実装コストが大幅に増加する。
【０００５】
そこで、特許文献１では、固定実装部と可動実装部とを別々に作製しておき、固定実装部をマザーボードへ実装した後に、コネクタを介して可動実装部をインターポーザ基板に後付けしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−１９７３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来の技術である特許文献１では、コネクタを介して固定実装部と可動実装部とを接続するので、信号品質が劣化するとともに、組立作業の工程が増えるという問題があった。
【０００８】
本発明は、上記に鑑みてなされたものであって、信号品質の劣化を防止しつつ、少ない工程数で組立てが可能な半導体装置およびインターポーザ基板を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するために、本発明の半導体装置は、電子回路基板であるマザーボードと、マザーボードに実装されるインターポーザ基板と、を備える。インターポーザ基板は、第１の実装部品を実装するとともにマザーボードに接続される固定実装部と、第２の実装部品を実装する複数の可動実装部と、複数の可動実装部のそれぞれと固定実装部とを電気的に接続し、かつ変形することにより固定実装部と可動実装部との相対的な位置を変化させることができる可撓性接続部と、を有する。可動実装部のそれぞれは、可動実装部同士を接合することによって可動実装部同士の相対的な位置を固定する固定部を具備する。
【発明の効果】
【００１０】
本発明によれば、信号品質の劣化を防止しつつ、少ない工程数で組立てが可能な半導体装置を得ることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施の形態にかかる半導体装置の構成を示す上面図
【図２】本発明の実施の形態にかかる半導体装置の構成を示す断面図
【図３】実施の形態にかかる固定部の構成を説明するための図
【図４】実施の形態にかかる半導体装置のフレキシブル基板が曲げられる前の、部品実装部同士の位置関係を説明するための図
【図５】実施の形態にかかる半導体装置のフレキシブル基板が曲げられた後の、部品実装部同士の位置関係を説明するための図
【発明を実施するための形態】
【００１２】
以下に、本発明の実施の形態にかかる半導体装置およびインターポーザ基板を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１３】
実施の形態．
図１は、本発明の実施の形態にかかる半導体装置の構成を示す上面図である。図２は、本発明の実施の形態にかかる半導体装置の構成を示す断面図である。図２は、図１のＡＡ断面図である。なお、図１は、上面図であるが、見易さを考慮して一部にハッチングを付している。また、図２は、見易さを考慮して断面のハッチングを一部省略してある。また、図２は、後述するフレキシブル基板１ａを弓なりに曲げた状態の半導体装置１００の断面形状を示している。すなわち、図１では、フレキシブル基板１ａを曲げる前の半導体装置１００の上面図を示し、図２では、図１に示したインターポーザ基板１においてフレキシブル基板１ａを曲げた後の半導体装置１００の断面図を示している。このように、図２は、図１の半導体装置１００においてフレキシブル基板１ａを曲げた後の半導体装置１００のＡＡ断面図となっている。
【００１４】
半導体装置１００は、電子機器に搭載される装置であり、電子回路基板であるマザーボード２と、マザーボード２に実装されるインターポーザ基板１と、インターポーザ基板１に実装される実装部品と、マザーボード２に実装される実装部品と、を備えている。
【００１５】
インターポーザ基板１は、実装部品を実装するリジッド部と、屈曲可能なフレックス部とで構成されたリジッドフレキシブル基板である。インターポーザ基板１の例は、プリント基板といった回路基板である。インターポーザ基板１は、４つのフレキシブル基板１ａと、４つの部品実装部１ｂと、１つの部品実装部１ｃとを備えている。
【００１６】
インターポーザ基板１における部品実装部１ｂ，１ｃがリジッド部であり、インターポーザ基板１におけるフレキシブル基板１ａがフレックス部である。部品実装部１ｂ，１ｃおよびフレキシブル基板１ａは、それぞれ板状の形状を有している。
【００１７】
部品実装部１ｃは、上面が矩形状をなしており、矩形の各辺の位置でフレキシブル基板１ａに繋がっている。また、フレキシブル基板１ａは、上面が矩形状をなしており、部品実装部１ｃに繋がっている辺に対向する辺の位置で部品実装部１ｂに繋がっている。また、部品実装部１ｂは、上面が矩形状の搭載部１５を有しており、搭載部１５は、１つの辺の位置でフレキシブル基板１ａに繋がっている。
【００１８】
このように、４つのフレキシブル基板１ａおよび４つの部品実装部１ｂは、部品実装部１ｃの四方に配設されている。すなわち、４つのフレキシブル基板１ａおよび４つの部品実装部１ｂは、矩形の板状の形状で形成される部品実装部１ｃの各辺に対応して配設されている。これらの４つの部品実装部１ｂは、全て部品実装部１ｃに対する相対的な位置が変化可能に、フレキシブル基板１ａによって部品実装部１ｃに接続されている。このように、４つの部品実装部１ｂは、４つのフレキシブル基板１ａによって部品実装部１ｃに接続されている。
【００１９】
部品実装部１ｃは、マザーボード２に固定されるとともに第１の実装部品が実装される固定実装部である。部品実装部１ｂは、フレキシブル基板１ａによって位置変更が可能で且つ第２の実装部品が実装される可動実装部である。部品実装部１ｃの上面側には第１の実装部品の一例である演算装置３が実装される。また、部品実装部１ｂのうち第１の部品実装部１ｂの上面側には、第２の実装部品の一例である記憶装置４が実装される。また、部品実装部１ｂのうち第２の部品実装部１ｂの上面側には、第２の実装部品の一例である通信インタフェース（ＩＦ：InterFace）部５が実装される。
【００２０】
部品実装部１ｃへの演算装置３の実装、部品実装部１ｂへの通信ＩＦ部５の実装、部品実装部１ｂへの記憶装置４の実装は、はんだボール７といった導電性部材を用いて行われる。
【００２１】
演算装置３の例は、ＣＰＵ（Central  Processing  Unit）（中央処理装置）、ＦＰＧＡ（Field  Programmable  Gate  Array）、またはＧＰＧＰＵ（General  Purpose  Graphic  Processing  Unit）である。
【００２２】
記憶装置４は、演算装置３内で実行されるプログラム、および各種データを記憶することが可能になっている。記憶装置４の例は、高速メモリ素子、またはＤＤＲ４−ＳＤＲＡＭ（Double  Data  Rate  4-Synchronous  Dynamic  Random  Access  Memory)である。
【００２３】
通信ＩＦ部５は、高速ＩＯ（Input/Output）インタフェース用の部品である。通信ＩＦ部５の例は、ＵＳＢ（Universal  Serial  Bus）（登録商標）用の部品、ＳＡＴＡ（Serial  Advanced  Technology  Attachment）用の部品、ＰＣＩｅ（Peripheral  Component  Interconnect  express）（登録商標）用の部品、またはＨＤＭＩ（登録商標）（High-Definition  Multimedia  Interface）用の部品である。
【００２４】
記憶装置４および通信ＩＦ部５といった実装部品は、部品実装部１ｂの上面および底面に実装される。なお、１つの部品実装部１ｂの上面には複数の実装部品が実装されてもよいし、１つの部品実装部１ｂの底面には複数の実装部品が実装されてもよい。
【００２５】
また、各部品実装部１ｂは、２つの固定部８を備えている。したがって、半導体装置１００は、合計８つの固定部８を備えている。具体的には、半導体装置１００は、第１の固定部８−１から第８の固定部８−８を備えている。なお、実施の形態では、第１の固定部８−１から第８の固定部８−８を総称して固定部８という場合がある。
【００２６】
固定部８は、板状部材を用いて形成されている。部品実装部１ｂの固定部８は、他の部品実装部１ｂが備える固定部８と接合されることによって、部品実装部１ｂ同士を接合し、これによりフレキシブル基板１ａを屈曲させた状態で部品実装部１ｂ同士の相対的な位置を固定する部品である。なお、固定部８は、棒状部材または柱状部材を用いて形成されてもよい。
【００２７】
固定部８には、スリットが設けられている。具体的には、固定部８には、部品実装部１ｂ同士を嵌め合わせて固定できる切込み部が設けられている。半導体装置１００を作製する際には、他の固定部８との間でスリット同士を嵌め合わせることによって、互いに固定部８が固定される。換言すると、固定部８は、板状部材に切込みが形成された壁面である切込み壁面２５を有し、固定部８は、切込み壁面２５と、他の切込み壁面２５と、が嵌め合わされて、可動実装部同士を接合する。
【００２８】
固定部８は、搭載部１５が有する辺のうち、フレキシブル基板１ａが繋がっている辺に隣接する辺の位置で部品実装部１ｂに繋がっている。１つ目の部品実装部１ｂが備える第１の固定部８−１と第２の固定部８−２とは、１つ目の部品実装部１ｂを挟んで対向する位置に配置されている。このように、１つ目の部品実装部１ｂが備える搭載部１５では、第１の辺２１の位置に第１の固定部８−１が繋がっており、第２の辺２２の位置に第２の固定部８−２が繋がっている。また、１つ目の部品実装部１ｂが備える搭載部１５では、第３の辺２３の位置にフレキシブル基板１ａが繋がっており、第４の辺２４の位置には、何も繋がっていない。そして、１つ目の部品実装部１ｂが備える搭載部１５では、第１の辺２１と第２の辺２２とが対向し、第３の辺２３と第４の辺２４とが対向している。
【００２９】
同様に、２つ目の部品実装部１ｂが備える第３の固定部８−３と第４の固定部８−４とは、２つ目の部品実装部１ｂが備える搭載部１５を挟んで対向する位置に配置される。また、３つ目の部品実装部１ｂが備える第５の固定部８−５と第６の固定部８−６とは、３つ目の部品実装部１ｂが備える搭載部１５を挟んで対向する位置に配置される。また、４つ目の部品実装部１ｂが備える第７の固定部８−７と第８の固定部８−８とは、４つ目の部品実装部１ｂが備える搭載部１５を挟んで対向する位置に配置される。
【００３０】
演算装置３と、記憶装置４と、通信ＩＦ部５とは、インターポーザ基板１に接続され、マザーボード２へは直接接続されない。具体的には、演算装置３は、部品実装部１ｃに実装され、記憶装置４および通信ＩＦ部５は、部品実装部１ｂの搭載部１５に実装され、部品実装部１ｂの搭載部１５と部品実装部１ｃとがフレキシブル基板１ａによって電気的に接続されている。この構成により、演算装置３と記憶装置４とは、部品実装部１ｃ、フレキシブル基板１ａ、および部品実装部１ｂを介して電気的に接続される。また、演算装置３と通信ＩＦ部５とは、部品実装部１ｃ、フレキシブル基板１ａ、および部品実装部１ｂを介して電気的に接続される。
【００３１】
このように、演算装置３と記憶装置４とは、マザーボード２を介さず、インターポーザ基板１上で通信を行うことが可能になっている。また、演算装置３と通信ＩＦ部５とは、マザーボード２を介さず、インターポーザ基板１上で通信を行うことが可能になっている。
【００３２】
また、演算装置３は、インターポーザ基板１を介してマザーボード２に対して電気的に接続されているので、マザーボード２に実装される実装部品と、演算装置３とは、インターポーザ基板１およびマザーボード２を介して通信を行うことが可能になっている。
【００３３】
なお、インターポーザ基板１上の各部品実装部１ｂ，１ｃには、演算装置３、記憶装置４、通信ＩＦ部５等が任意の組み合わせで実装可能であり、これらの実装部品は、フレキシブル基板１ａを介して相互に通信が可能である。
【００３４】
部品実装部１ｃの全ての領域および部品実装部１ｂが備える搭載部１５の全ての領域は、屈曲可能なフレキシブル層と、屈曲できないリジッド層とが重ね合わされて構成されており、フレキシブル基板１ａは、フレキシブル層で構成されている。インターポーザ基板１では、部品実装部１ｂ，１ｃのフレキシブル層と、フレキシブル基板１ａのフレキシブル層とが、一体形成されている。具体的には、部品実装部１ｃに含まれている第１の可撓性層である第１のフレキシブル層と、部品実装部１ｂに含まれている第２の可撓性層である第２のフレキシブル層と、第３のフレキシブル層であるフレキシブル基板１ａとが一体形成されている。
【００３５】
フレキシブル基板１ａは、配線層を含んで構成されており、部品実装部１ｂと部品実装部１ｃとを電気的に接続する。フレキシブル基板１ａは、柔軟性および屈曲性のある材料を用いて形成されており、弱い力で容易に変形可能な構造を有している。このように、フレキシブル基板１ａは、固定実装部である部品実装部１ｃと、可動実装部である部品実装部１ｂとの相対的な位置を変化させることができる可撓性接続部である。
【００３６】
このように、フレキシブル基板１ａが屈曲できるので、インターポーザ基板１は、フレキシブル基板１ａが変形させられることによって、部品実装部１ｃに対する部品実装部１ｂの相対的な位置を変化させることができる。換言すると、部品実装部１ｂと部品実装部１ｃとは、フレキシブル基板１ａによって電気的に接続された状態で、フレキシブル基板１ａを屈曲させることで互いの相対位置を変化させることができる。
【００３７】
このように、フレキシブル基板１ａの性質を利用することで、記憶装置４および通信ＩＦ部５をマザーボード２上ではなく、マザーボード２から離れた部品実装部１ｂに実装することができる。
【００３８】
インターポーザ基板１は、はんだボール７といった導電性部材によって電気的かつ物理的にマザーボード２に接続される。具体的には、インターポーザ基板１のうちの部品実装部１ｃの底面側と、マザーボード２の上面側とがはんだボール７を介して接続される。これにより、インターポーザ基板１がマザーボード２に実装される。このように、インターポーザ基板１がマザーボード２に実装されることによって、部品実装部１ｃの上面側に実装された演算装置３は、インターポーザ基板１を介してマザーボード２に実装される。これにより、演算装置３は、インターポーザ基板１を介してマザーボード２に対して電気的に接続される。
【００３９】
また、マザーボード２には、部品実装部１ｃが実装されない位置に半導体部品６が実装される。換言すると、マザーボード２における、インターポーザ基板１が実装される側の面である上面には、半導体部品６が実装される。マザーボード２への半導体部品６の実装は、ワイヤといった導電性部材によって行われる。なお、マザーボード２には、部品実装部１ｃが実装されない位置に電子部品が実装されてもよい。
【００４０】
半導体装置１００が作製される際には、部品実装部１ｂに記憶装置４および通信ＩＦ部５が実装され、部品実装部１ｃに演算装置３が実装される。そして、マザーボード２にインターポーザ基板１が実装された後、フレキシブル基板１ａが屈曲させられる。これにより、部品実装部１ｂは、部品実装部１ｃよりも上側に持ち上げられる。この場合において、部品実装部１ｂの側面が、マザーボード２の上面に対向するよう、部品実装部１ｂが持ち上げられる。
【００４１】
これにより、部品実装部１ｂは、フレキシブル基板１ａの屈曲によって、半導体部品６の上方側に配置される。この場合、半導体装置１００では、フレキシブル基板１ａの屈曲によって、半導体部品６が、部品実装部１ｂとマザーボード２との間に実装されることとなる。換言すると、半導体装置１００では、フレキシブル基板１ａの屈曲によって、半導体部品６の上方側に部品実装部１ｂを実装できる。
【００４２】
半導体装置１００が作製される際には、４つのフレキシブル基板１ａが曲げられて、４つの部品実装部１ｂが持ち上げられる。４つの部品実装部１ｂは、半導体装置１００を上面から見た場合に、矩形環状となるよう持ち上げられる。
【００４３】
フレキシブル基板１ａの屈曲によって持ち上げられた部品実装部１ｂは、隣接する部品実装部１ｂに接合される。このとき、隣接する部品実装部１ｂの固定部８同士が接合される。具体的には、第１の固定部８−１と第３の固定部８−３とが接合され、第４の固定部８−４と第８の固定部８−８とが接合され、第７の固定部８−７と第６の固定部８−６とが接合され、第５の固定部８−５と第２の固定部８−２とが接合される。
【００４４】
図３は、実施の形態にかかる固定部の構成を説明するための図である。なお、図３は、斜視図であるが、見易さを考慮して一部にハッチングを付している。隣接する部品実装部１ｂ同士を接合する際には、一方の部品実装部１ｂが備える固定部８のスリットと、他方の部品実装部１ｂが備える固定部８のスリットとが重なるよう、固定部８のスリット同士が嵌め合わされる。
【００４５】
なお、固定部８のスリットである切込み部分に銅箔８０が配置されてもよい。固定部８がプリント基板を用いて構成される場合、プリント基板の表面に配置されている銅箔８０が残される。固定部８に銅箔８０が配置されることにより、固定部８のスリット同士が嵌め合わされた際に、銅箔８０同士をはんだ付け等することによって、固定部８同士を強固に固定することができる。なお、銅箔８０は、固定部８が有するスリットの切込み壁面２５に配置されてもよい。
【００４６】
ここで、フレキシブル基板１ａが曲げられる前の部品実装部１ｂ同士の位置関係と、フレキシブル基板１ａが曲げられた後の部品実装部１ｂ同士の位置関係とについて説明する。
【００４７】
図４は、実施の形態にかかる半導体装置のフレキシブル基板が曲げられる前の、部品実装部同士の位置関係を説明するための図であり、図５は、実施の形態にかかる半導体装置のフレキシブル基板が曲げられた後の、部品実装部同士の位置関係を説明するための図である。
【００４８】
フレキシブル基板１ａが曲げられる前は、図４に示すように、部品実装部１ｂ同士が離れており、互いに接触しない。半導体装置１００が作製される際には、フレキシブル基板１ａが曲げられる。これにより、４つの部品実装部１ｂは、矩形状の部品実装部１ｃの周りに配置された４つのフレキシブル基板１ａによって持ち上げられる。この結果、図５に示すように、部品実装部１ｂは、隣接する部品実装部１ｂに対して上面側から見て直角方向に配置される。４つの部品実装部１ｂが、隣接する部品実装部１ｂに対して上面側から見て直角方向に配置されることにより、４つの部品実装部１ｂは、矩形環状に並ぶこととなる。これにより、部品実装部１ｂの固定部８は、隣接する部品実装部１ｂの固定部８に対して直角方向に配置される。この状態で、隣接する固定部８のスリット同士が嵌め合わされる。
【００４９】
嵌め合わされた２つの固定部８のうち、一方の固定部８に対しては、部品実装部１ｂが持ち上げられた際に、スリットが下側を向くよう固定部８を部品実装部１ｂに配置しておく。また、嵌め合わされた２つの固定部８のうち、他方の固定部８に対しては、部品実装部１ｂが持ち上げられた際に、スリットが上側を向くよう固定部８を部品実装部１ｂに配置しておく。そして、部品実装部１ｂが持ち上げられた際に、上側を向くスリットが、下側を向くスリットに嵌め合わされる。なお、固定部８のスリットは、スリット同士が隙間なく嵌め合わされるよう構成されてもよいし、スリット同士が隙間を持った状態で引っ掛けて止め合ってもよい。換言すると、固定部８同士は、嵌合に限らず、係止されてもよい。
【００５０】
これにより、固定部８は、マザーボード２には直接接続されていない部品実装部１ｂ同士を固定する。固定部８が無い場合、部品実装部１ｂを固定するための保持機構を別途設けておかないと、フレキシブル基板１ａを屈曲させた状態を維持することができない。一方、実施の形態の半導体装置１００は、部品実装部１ｂ同士が固定部８で固定された状態となっているので、部品実装部１ｂの保持機構を別途用意することなく、マザーボード２にインターポーザ基板１を実装できる。また、部品実装部１ｂは、フレキシブル基板１ａの柔軟性および屈曲性によって、部品実装部１ｃに対して、任意の位置に配置することができる。
【００５１】
このように、半導体装置１００では、インターポーザ基板１のフレキシブルな部分である部品実装部１ｂ同士を接合することによって、部品実装部１ｂの位置を固定している。換言すると、インターポーザ基板１自身でフレキシブルな部分である部品実装部１ｂを固定する。この構成により、高速信号の経路上にコネクタを介在させる必要がなくなるので、信号品質の劣化を防ぐことが可能となる。
【００５２】
また、インターポーザ基板１において、フレキシブル基板１ａおよび部品実装部１ｂ，１ｃは一体形成された構造を有しているので、コネクタ等を介在させることなく、部品実装部１ｂおよび部品実装部１ｃを接続することができる。これにより、高速信号の信号品質を劣化させることなく、演算装置３と、記憶装置４と、通信ＩＦ部５との間の通信が可能となる。
【００５３】
さらに、一般的なインターポーザ実装工程を用いるだけでインターポーザ基板１をマザーボード２に実装可能であるので、従来からの一般的な実装技術をほとんど変更することなく、既存の実装装置を用いて、低コストでインターポーザ基板１を実装することが可能となる。このように、半導体装置１００の組立作業は、工程数の増大を抑制することができるので、実装コストを抑制することができる。
【００５４】
なお、インターポーザ基板１を形成する際には、インターポーザ基板１が切り出されることによって余る不要な捨て板部が発生する。固定部８は、インターポーザ基板１の捨て板部といったインターポーザ基板１自体の構造を利用することで、専用の特別な部品を使用することなく部品実装部１ｂに形成することができる。これにより、低コストでインターポーザ基板１を形成することができる。
【００５５】
また、部品実装部１ｂはフレキシブル基板１ａの屈曲性を利用することで、任意の位置に固定できる。これにより、通信ＩＦ部５をケーブルまたは中継基板等を介さずに、直接半導体装置１００の筐体の外部に引き出すことが可能となる。この結果、半導体装置１００を構成する部品の点数を抑制することができ、半導体装置１００の製造コストおよび質量を大幅に低減できる。また、半導体装置１００の筐体が特殊な形状であっても、フレキシブル基板１ａをマザーボード２に実装することができる。
【００５６】
また、演算装置および記憶装置は実装部品としてはサイズが大きいので、これらの実装部品を半導体装置に実装する場合には、半導体装置の小型化が困難となる。実施の形態では、部品実装部１ｂを部品実装部１ｃに対して任意の位置に配置することができるので、半導体装置１００の平面的な小型化が容易である。換言すると、インターポーザ基板１のマザーボード２への実装面積を小さく抑えることができる。
【００５７】
なお、実施の形態では、図１および図２を用いて半導体装置１００の構成について説明したが、半導体装置１００内の構成要素の形状、構造、配置、および数量へは、種々の変更を加えることができる。また、実施の形態では、部品実装部１ｂが４つ設けられた構成を示したが、部品実装部１ｂは、３つであってもよい。この場合、３つの部品実装部１ｂが三角形の環状となるよう、固定部８同士が嵌め合わされる。
【００５８】
このように、実施の形態によれば、インターポーザ基板１が、可動実装部である複数の部品実装部１ｂと、固定実装部である部品実装部１ｃと、部品実装部１ｂと部品実装部１ｃとを接続する屈曲可能なフレキシブル基板１ａとを備えている。そして、フレキシブル基板１ａが変形することによって、部品実装部１ｂと部品実装部１ｃとの相対的な位置を変化させている。これにより、部品実装部１ｂを立体的に配置することが可能となる。さらに、部品実装部１ｂのそれぞれが、固定部８によって部品実装部１ｂ同士を接合し、これにより部品実装部１ｂの位置を固定している。このように、コネクタを介して部品実装部１ｂと部品実装部１ｃとを接続する必要がなくなるので、部品実装部１ｂと部品実装部１ｃとの間で送受信される信号の信号品質の劣化を防止することができる。
【００５９】
また、部品実装部１ｂと部品実装部１ｃとを別々に実装する必要がないので、低コストかつ少ない工程数で半導体装置１００を組立てることが可能となる。また、固定部８は、スリットを用いて部品実装部１ｂ同士を接合するので、簡易な構成で部品実装部１ｂの位置を固定することができる。また、４つの部品実装部１ｂが矩形環状となるよう配置されたうえで部品実装部１ｂが固定されるので、強固な固定を容易に実現できる。
【００６０】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００６１】
１  インターポーザ基板、１ａ  フレキシブル基板、１ｂ，１ｃ  部品実装部、２  マザーボード、３  演算装置、４  記憶装置、５  通信ＩＦ部、６  半導体部品、７  はんだボール、８，８−１〜８−８  固定部、８０  銅箔、１００  半導体装置。
【図１】
2019110238.tif 000003
【図２】
2019110238.tif 000004
【図３】
2019110238.tif 000005
【図４】
2019110238.tif 000006
【図５】
2019110238.tif 000007