(57)【要約】  共通のソース電極を共有するアクティブセルとキャパシタとを備える縦型有機電界効果トランジスタ。アクティブセルは、ドレイン電極と共通のソース電極との間に挟まれた半導体層を備える。キャパシタは、ゲート電極と共通のソース電極との間に挟まれた誘電体層を備える。共通のソース電極は、ゲート電極に印加される電位を制御することによってソース電極とドレイン電極との間を流れる電流を制御することを可能にする。
2007504650.tif 000002
【特許請求の範囲】
【請求項１】
外面と内面とを備えるドレイン電極と、
外面と内面とを備えるゲート電極と、
第１の表面と第２の表面とを備えるソース電極であって、該第１の表面と該第２の表面とは該ソース電極の厚さを規定する、ソース電極と、
前記ドレイン電極と前記ソース電極との間に配置される半導体層であって、前記ドレイン電極の前記内面と前記ソース電極の前記第１の表面とに電気的に接触している、半導体層と、
前記ゲート電極と前記ソース電極との間に配置される誘電体層であって、該誘電体層は、前記ゲート電極の前記内面と前記ソース電極の前記第２の表面とに電気的に接触しており、前記ソース電極の厚さは、前記ゲート電極に印加される電位を制御することによって前記ソース電極と前記ドレイン電極との間を流れる電流の制御を行うのに十分薄い、誘電体層と
を備える半導体デバイス。
【請求項２】
前記ソース電極の厚さは２００ナノメートルより薄い、請求項１に記載の半導体デバイス。
【請求項３】
前記ゲート電極の前記外面に隣接して配置される基板層をさらに備え、該基板層は電気絶縁材料を含む、請求項１に記載の半導体デバイス。
【請求項４】
前記ドレイン電極の前記外面に隣接して配置される基板層をさらに備え、該基板層は電気絶縁材料を含む、請求項１に記載の半導体デバイス。
【請求項５】
前記ソース電極と前記半導体層との間に配置される有機若しくは無機のバッファ膜をさらに備え、及び／又は、前記半導体層と前記ドレイン電極との間に配置される有機若しくは無機のバッファ膜をさらに備え、該バッファ膜（複数可）は前記半導体デバイスの電荷注入及び／又は電荷移送の制御を行う、請求項１に記載の半導体デバイス。
【請求項６】
前記ゲート電極、前記ドレイン電極、及び前記ソース電極は、金属、導電性金属酸化物、導電性ポリマー、導電性カーボン、導電性ナノ粒子、及び有機又は導電性のマトリクスに埋め込んだナノ粒子から成る群から選択される電極材料でできている、請求項１に記載の半導体デバイス。
【請求項７】
前記誘電体層は、イオン化合物、高Ｋ値誘電体材料、電解質材料、ペロブスカイト構造を持つ材料、及びポリマー高Ｋ値材料から成る群から選択される１つ又は複数の誘電体材料を含む、請求項１に記載の半導体デバイス。
【請求項８】
前記半導体層は、有機電界効果トランジスタ材料、有機発光ダイオード材料、有機半導体材料、及び無機半導体材料から成る群から選択される材料を含む、請求項１に記載の半導体デバイス。
【請求項９】
前記ドレイン電極は本質的にアルミニウムから成り、前記ゲート電極は本質的に銅から成り、前記ソース電極の前記第１の表面は本質的にアルミニウムから成り、前記ソース電極の前記第２の表面は本質的に銅から成る、請求項１に記載の半導体デバイス。
【請求項１０】
前記半導体層は本質的に、ペンタセン、Ｃ６０、及びアルミニウム（ＩＩＩ）８−ヒドロキシキノリンから成る群から選択される材料から成る、請求項９に記載の半導体デバイス。
【請求項１１】
前記誘電体層は本質的にフッ化リチウムから成る、請求項１０に記載の半導体デバイス。
【請求項１２】
電気デバイス内の電流を制御する方法であって、
１）半導体デバイスを設けるステップであって、該半導体デバイスは、
外面と内面とを備えるドレイン電極と、
外面と内面とを備えるゲート電極と、
第１の表面と第２の表面とを備えるソース電極であって、該第１の表面と該第２の表面とは該ソース電極の厚さを規定する、ソース電極と、
前記ドレイン電極と前記ソース電極との間に配置される半導体層であって、前記ドレイン電極の前記内面と前記ソース電極の前記第１の表面とに電気的に接触している、半導体層と、
前記ゲート電極と前記ソース電極との間に配置される誘電体層であって、該誘電体層は、前記ゲート電極の前記内面と前記ソース電極の前記第２の表面とに電気的に接触しており、前記ソース電極の厚さは、前記ゲート電極に印加される電位を制御することによって前記ソース電極と前記ドレイン電極との間を流れる電流の制御を行うのに十分薄い、誘電体層と
を備える、半導体デバイスを設けるステップと、
２）前記ゲート電極に印加される前記電位を制御することであって、それによって、前記ソース電極と前記ドレイン電極との間を流れる前記電流を制御する、電位を制御するステップと
を含む、電気デバイス内の電流を制御する方法。
【請求項１３】
半導体デバイスを作成する方法であって、
外面と内面とを備えるドレイン電極を設けるステップと、
外面と内面とを備えるゲート電極を設けるステップと、
第１の表面と第２の表面とを備えるソース電極を設けるステップであって、該第１の表面と該第２の表面とは該ソース電極の厚さを規定する、ソース電極を設けるステップと、
前記ドレイン電極と前記ソース電極との間に配置される半導体層を設けるステップであって、該半導体層は、前記ドレイン電極の前記内面と前記ソース電極の前記第１の表面とに電気的に接触している、半導体層を設けるステップと、
前記ゲート電極と前記ソース電極との間に配置される誘電体層を設けるステップであって、該誘電体層は、前記ゲート電極の前記内面と前記ソース電極の前記第２の表面とに電気的に接触しており、前記ソース電極の厚さは、前記ゲート電極に印加される電位を制御することによって前記ソース電極と前記ドレイン電極との間を流れる電流の制御を行うのに十分薄い、誘電体層を設けるステップと
を含む、半導体デバイスを作成する方法。
【請求項１４】
前記ソース電極の厚さは２００ナノメートルより薄い、請求項１３に記載の半導体デバイスを作成する方法。
【請求項１５】
前記ゲート電極の前記外面に隣接して配置される基板層を設けるステップを含み、該基板層は電気絶縁材料を含む、請求項１３に記載の半導体デバイスを作成する方法。
【請求項１６】
前記ドレイン電極の前記外面に隣接して配置される基板層を設けるステップを含み、該基板層は電気絶縁材料を含む、請求項１３に記載の半導体デバイスを作成する方法。
【請求項１７】
前記ソース電極と前記半導体層との間に有機若しくは無機のバッファ膜を配置するステップ、及び／又は、前記半導体層と前記ドレイン電極との間に有機若しくは無機のバッファ膜を配置するステップを含み、該バッファ膜（複数可）は前記半導体デバイスの電荷注入及び／又は電荷移送の制御を行う、請求項１３に記載の半導体デバイスを作成する方法。
【請求項１８】
前記ゲート電極、前記ドレイン電極、及び前記ソース電極は、金属、導電性金属酸化物、導電性ポリマー、導電性ナノ粒子、及び有機又は導電性のマトリクスに埋め込んだナノ粒子から成る群から選択される電極材料でできている、請求項１３に記載の半導体デバイスを作成する方法。
【請求項１９】
前記誘電体層は、イオン化合物、高Ｋ値誘電体材料、ペロブスカイト構造を持つ材料、及びポリマー高Ｋ値材料から成る群から選択される１つ又は複数の誘電体材料でできている、請求項１３に記載の半導体デバイスを作成する方法。
【請求項２０】
前記半導体層は、有機電界効果トランジスタ材料、有機発光ダイオード材料、有機半導体材料、及び無機半導体材料から成る群から選択される材料でできている、請求項１３に記載の半導体デバイスを作成する方法。
【請求項２１】
前記ドレイン電極は本質的にアルミニウムから成り、前記ゲート電極は本質的に銅から成り、前記ソース電極の前記第１の表面は本質的にアルミニウムから成り、前記ソース電極の前記第２の表面は本質的に銅から成る、請求項１３に記載の半導体デバイスを作成する方法。
【請求項２２】
前記半導体層は本質的に、ペンタセン、Ｃ６０、及びアルミニウム（ＩＩＩ）８−ヒドロキシキノリンから成る群から選択される材料から成る、請求項２１に記載の半導体デバイスを作成する方法。
【請求項２３】
前記誘電体層は本質的にフッ化リチウムから成る、請求項２２に記載の半導体デバイスを作成する方法。
【請求項２４】
請求項１に記載の半導体デバイスと発光ダイオードとを備える電気アセンブリ。
【請求項２５】
請求項４に記載の半導体デバイスを備える電気アセンブリであって、前記基板は透明であり、前記ドレイン電極と前記基板との間に発光ダイオードが配置される、電気アセンブリ。
【請求項２６】
請求項１に記載の半導体デバイスを備えるアクティブマトリクス型ディスプレイ。
【請求項２７】
請求項１に記載の半導体デバイスを備える無線自動識別タグ回路を備える電気アセンブリ。
【請求項２８】
共通のソース電極を共有するアクティブセルとキャパシタとを備える半導体デバイスであって、
アクティブセルであって、外面と内面とを備えるドレイン電極と、第１の表面と第２の表面とを備える共通のソース電極であって、該第１の表面と該第２の表面とは該共通のソース電極の厚さを規定する、共通のソース電極と、前記ドレイン電極と前記ソース電極との間に配置される半導体層であって、前記ドレイン電極の前記内面と前記ソース電極の前記第１の表面とに電気的に接触している、半導体層とを備える、アクティブセルと、
キャパシタであって、前記共通のソース電極の外面と内面とを備えるゲート電極と、前記ゲート電極と前記共通のソース電極との間に配置される誘電体層とを備え、該誘電体層は、前記ゲート電極の前記内面と前記共通のソース電極の前記第２の表面とに電気的に接触している、キャパシタと
を備える半導体デバイス。
【請求項２９】
前記キャパシタはスーパーキャパシタである、請求項２８に記載の半導体デバイス。
【請求項３０】
前記共通のソース電極の厚さは２００ナノメートルより薄い、請求項２８に記載の半導体デバイス。
【請求項３１】
前記ゲート電極の前記外面に隣接して配置される基板層をさらに備え、該基板層は電気絶縁材料を含む、請求項２８に記載の半導体デバイス。
【請求項３２】
前記ドレイン電極の前記外面に隣接して配置される基板層をさらに備え、該基板層は電気絶縁材料を備える、請求項２８に記載の半導体デバイス。
【請求項３３】
前記共通のソース電極と前記半導体層との間に配置される有機若しくは無機のバッファ膜をさらに備え、及び／又は、前記半導体層と前記ドレイン電極との間に配置される有機若しくは無機のバッファ膜をさらに備え、該バッファ膜（複数可）は前記半導体デバイスの電荷注入及び／又は電荷移送の制御を行う、請求項２８に記載の半導体デバイス。
【請求項３４】
前記ゲート電極、前記ドレイン電極、及び前記ソース電極は、金属、導電性金属酸化物、導電性ポリマー、導電性ナノ粒子、及び有機又は導電性のマトリクスに埋め込んだナノ粒子から成る群から選択される電極材料でできている、請求項２８に記載の半導体デバイス。
【請求項３５】
前記誘電体層は、イオン化合物、高Ｋ値誘電体材料、ペロブスカイト構造を持つ材料、及びポリマー高Ｋ値材料から成る群から選択される１つ又は複数の誘電体材料を含む、請求項２８に記載の半導体デバイス。
【請求項３６】
前記半導体層は、有機電界効果トランジスタ材料、有機発光ダイオード材料、有機半導体材料、及び無機半導体材料から成る群から選択される材料を含む、請求項２８に記載の半導体デバイス。
【請求項３７】
前記ドレイン電極は本質的にアルミニウムから成り、前記ゲート電極は本質的に銅から成り、前記共通のソース電極の前記第１の表面は本質的にアルミニウムから成り、前記共通のソース電極の前記第２の表面は本質的に銅から成る、請求項２８に記載の半導体デバイス。
【請求項３８】
前記半導体層は本質的に、ペンタセン、Ｃ６０、及びアルミニウム（ＩＩＩ）８−ヒドロキシキノリンから成る群から選択される材料から成る、請求項３７に記載の半導体デバイス。
【請求項３９】
前記誘電体層は本質的にフッ化リチウムから成る、請求項３８に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は包括的には有機電界効果トランジスタ（ＯＦＥＴ）を含む半導体デバイスに関する。より詳細には、本発明は縦型デバイス構成を利用して縦型有機電界効果トランジスタ（ＶＯＴ）を形成する有機半導体デバイスに関する。
【背景技術】
【０００２】
本明細書において本発明の背景を説明しその実施に関するさらなる詳細を提供するために参照する刊行物及びその他の参考資料は、参照によりここに援用される。便宜上、これらの参考資料は添付の参考文献一覧において番号を打って参照してまとめている。
【０００３】
有機電界効果トランジスタ（ＯＦＥＴ）は、その自由度、低コスト、大表面積にわたる製造適合性のために、発見以来相当の注目を集めてきた［１，２］。これについては広範囲の研究が行われている［３，４］。しかしＯＦＥＴの性能は、これに相当する無機のものと比較して劣っているままである。電流出力がはるかに低い（μＡ台）ことと使用電圧が高い（１００Ｖまで）ことに関するＯＦＥＴの低性能は、無機ＦＥＴにおいて見られる材料の担体移動度と比較して有機材料の担体移動度がはるかに低いためである［４，５］。このようなデバイスの性能を向上させるのにいくつかの方法が用いられている。
【０００４】
この担体移動度が低いという問題を回避するために、いくつかの研究グループが試みてきた方法は、チャネル長を短くしＯＦＥＴのゲート絶縁体の誘電率を大きくすることであった。ヂミトラコポーロス（Dimitrakopoulos）他は、ゲート絶縁体として高誘電率の金属酸化物を用いる、低使用電圧のＯＦＥＴを報告しているが、ソースドレイン電流は依然として低かった［６］。ＯＦＥＴのチャネル長を短くする方法は、デバイス製造に縦型構造を用いるというものであった。いくつかのグループがこの方法を利用し報告している［７，８］。縦型構造のトランジスタにおいては、ゲート電極はソース電極とドレイン電極との間に位置しソース電極とドレイン電極とに垂直であった。このような縦型トランジスタのソースドレイン電流の断面積は、チャネル幅（マイクロメートルの範囲）にチャネル厚（単分子膜が何層か）を掛けることによって求められた［９，１０］。この断面積は、非縦型ＯＦＥＴについて求めたものと同じであった［４］。重要な点は、ＯＦＥＴにおけるチャネルの断面積が小さいことによって電流出力が制限される、ということであった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
アクティブマトリクス型フラットパネルディスプレイ等多くの用途に、高電流出力で低使用電圧のＯＦＥＴが非常に望まれている［１１］。
【課題を解決するための手段】
【０００６】
本発明によれば、特定の一つの実施の形態において、新規な動作原理及び図１Ａに示すデバイス構成を利用する新規な有機電界効果トランジスタが提供される。このデバイスは、極度に短い「チャネル」と極度に大きい「チャネル」領域断面とを有する。さらにこの縦型構造は、ソース電極とドレイン電極との間に挟まれた有機層から成るアクティブセルを含む。アクティブセルは、ゲート電極とソース電極との間に挟まれた誘電体層又は電解質層から成るスーパーキャパシタ［１２］の上に位置し、ゲートはソース電極の下方に位置する。現在のＯＦＥＴにおいては、ゲートはソース電極とドレイン電極との間に配置される。
【０００７】
このスーパーキャパシタの効果は、ソース電極とアクティブ有機層との界面に電荷を誘起するというものである。この界面で電荷が誘起されるのは、静電容量が高いということだけの結果ではなくソース電極が非常に薄い（ナノメートルの範囲−２００ｎｍより薄い）ということの結果でもある。このように電極が薄いことによって、アクティブ有機層における電荷を変更する、近接場効果がもたらされる。このゲート配置、薄いソース電極、及びスーパーキャパシタの結果、デバイスはすばらしい性能を示す。デバイスの使用電圧は５ボルトよりも低く、出力電流は１０ｍＡもの高さである（４Ａ／ｃｍ２）。出力電流は、有機発光ダイオード等他の有機デバイスを駆動するのに十分高い。他の利点は、オンオフ比が１０５に近いということである。
【０００８】
本発明の上述の及び多くの他の特徴及び付随する利点は、以下の詳細な説明を添付図面とともに参照すればよりよく理解されよう。
【発明を実施するための最良の形態】
【０００９】
本発明にしたがって、電界効果トランジスタにデバイス構成が提供される。デバイスは通常縦スタックの膜を用いて製造される。ゲート電極をスタックの底部に配置し、その次に誘電体又は電解質を、その次にソース電極を、その次にアクティブ半導体層を、その次にドレイン電極を配置してもよい。アクティブ半導体層、電極、及び誘電体又は電解質の膜は、有機、無機、又は有機／無機材料の混合物でできていてもよい。ゲートは、ソース及びドレインの上方でも下方でもどちらにあってもよい。さらに、ソースとドレインとの間に配置されてこのデバイス内の正孔及び電子の注入及び移送特性を変更する、さらなるバッファ膜があってもよい。膜厚及び材料を好適に変更すると、その結果スーパーキャパシタの上にアクティブセルを有する縦型スタックになり、新規な電界効果トランジスタになる。
【００１０】
本発明が本明細書において説明する縦型有機トランジスタ（ＶＯＴ）は、図１Ａに示すように縦に相互接続された「キャパシタ」（ゲート電極とソース電極との間に挟まれた誘電体層）とアクティブセル（ソース電極とドレイン電極との間に挟まれた有機層）とから成る電界効果トランジスタである。底部電極はゲート電極の役割を果たし、中間電極はソース電極の役割を果たし、頂部電極はドレイン電極の役割を果たす。しかし、ＶＯＴの構造を逆にして、ゲート電極と絶縁層とがソース−ドレインの上にあるようにしてもよい。この他の実施形態においては、これがデバイスの下半分になる。図１Ｂを参照されたい。
【００１１】
ソース電極を構成する膜が非常に厚い場合には、デバイスは単にキャパシタとアクティブセルとの直列接続であり、機能しない。ソース電極層の厚さが臨界値（ソース電極層のスクリーニング効果、用いられる材料、及び膜の粗さによって決まる）よりも小さい場合には、デバイスはもはやキャパシタとアクティブセルとの単なる直列接続ではない。ドレインソース電流の電界効果の変更が可能になる。ゲート電位は、アクティブセルの電荷の注入及び移送特性を変更し、ドレイン電極及びソース電極を通る電流を制御する。
【００１２】
他の実施形態において、デバイスは、図１Ｃに示すように各電極と有機層との間の界面に変更層を有して製造してもよい。このようなさらなる膜は、本デバイス内の正孔及び電子の注入及び移送特性を制御する。
【００１３】
ソース電極、ドレイン電極、及びゲート電極の材料は、銅、金、アルミニウム、銀、プラチナ等のさまざまな金属、又は、銅／アルミニウム等の複数の金属膜であってもよい。電極はまた、３，４−ポリエチレンジオキシ−チオフェンポリスチレン−スルホナート（ＰＥＤＯＴ−ＰＳＳ）等の導電性ポリマー及びインジウムスズ酸化物（ＩＴＯ）等の導電性無機（金属）酸化物でできていてもよい。さらに、導電性ナノ粒子又は有機若しくは導電性マトリクスに埋め込んだナノ粒子もまた、ソース電極として用いてもよい。
【００１４】
誘電体層の材料は、フッ化リチウム及びフッ化リチウム水和物等、無機から有機までのさまざまな誘電体又は電解質材料であってもよい。特に、ＢａＴｉＯ３等、ペロブスカイトのような高Ｋ値材料又は、非水の固体の電解質ポリマー複合物を用いてもよい。
【００１５】
有機又は半導体層の材料は、従来の有機電界効果トランジスタ材料、有機発光ダイオード材料、及びその他有機半導体材料であってもよい。例示的材料としては、ペンタセン、フラーレン誘導体（Ｃｘ）ただしｘは６０，７０，８０，８２，８４，等、アルミニウム（ＩＩＩ）８−ヒドロキシキノリン（Ａｌｑ３）、ルブレン、Ｎ，Ｎ−ジフェニル−Ｎ，Ｎ−ビス（３−メチルフェニル）−１，１−ジフェニル−４，４ジアミン（ＴＰＤ）、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）誘導体、ポリ（Ｎ−ビニルカルバゾール）（ＰＶＫ）、ポリフルオレン（ＰＦ）誘導体、ポリ（３，４−エチレンジオキシチオフェン）／ポリ（４−スチレンスルホナート）（ＰＥＤＯＴ−ＰＳＳ）、フタロシアニン（ＰＣ）金属錯体（たとえば、ＣｕＰｃ、ＺｎＰｃ）、４，４’，４"−トリス（Ｎ−３−メチルフェニル−Ｎ−フェニルアミノ）トリフェニルアミン（ｍ−ＴＤＡＴＡ）、ポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）、チオフェンオリゴマーがある。［６，６］−フェニルＣ−６１−酪酸メチルエステル（ＰＣＢＭ）等の水溶性フラーレン、及び可溶性ペンタセン。さらに、シリコン、ガリウムヒ素、燐化ガリウム、及び窒化ガリウムのような従来の半導体材料が、有機（半導体）層に部分的に又は完全に取って代わってもよい。
【００１６】
バッファ層の材料は、ＬｉＦ及び金属酸化物のように、電荷の注入及び移送特性を変更する正孔又は電子を移送する材料（ＯＬＥＤに用いる）又は誘電体材料であってもよい。同じ効果を得るのに、ナノ粒子もまた用いてもよい。ソース電極上のバッファ層の目的は、ゲート電位ゼロにおいて電荷注入バリアを増大させるということであり、ドレイン電極側のバッファ層は、漏れ電流を制限し高オンオフ比を提供するためにドレイン電極からの電荷注入を防止するためのものである。
【００１７】
半導体がその上に形成される基板は、電子デバイスにおいて通常用いられる既知の電気絶縁基板のうちのいずれであってもよい。基板はフレキシブルであっても剛性であってもよく、有機材料又は無機材料のどちらでできていてもよい。ガラスは例示的基板である。半導体をＯＬＥＤと組み合わせる場合には、ＩＴＯのような透明陽極及びガラスのような透明基板が必要である。半導体デバイスを無線自動識別（ＲＦＩＤ）タグ回路において用いる場合には、フレキシブル基板が好ましい。
【００１８】
本発明による半導体デバイスは、単純な真空熱蒸着法、スパッタリング、分子線エピタキシー、スピンコート、又はグラビア、フレキソ印刷、リソグラフィ、インクジェット、シルクスクリーン、サーマルのような連続コーティング技術、並びにその他の印刷技術及び印刷又は別の方法といった技術の組合せ、によって製造してもよい。本明細書において示すデータは、真空熱蒸着法によって製造されるデバイスについてのものである。好ましい工程としては、真空を破ることなくデバイス製造用のすべての膜を堆積することを含む。
【００１９】
デバイス動作及び本明細書における説明の便宜上、ソース電極の電位はアースに接続されている。ゲート電圧を印加することによって、両方の電極において電荷が蓄積されることになる。ソース電極層が十分薄い場合、又はナノ粒子若しくは導電性ポリマーから成っていてデバイの遮蔽距離が大きい場合には、蓄積される電荷は完全には遮蔽されず、有機層に影響を及ぼす。第１に、ソース電極に蓄積される電荷は、有機半導体層内に電荷担体を誘起する。正孔を移送する有機材料については、図２Ａ−２に示すように、ソース電極と有機層の正孔内に負の電荷を誘起するには、正のゲート電圧が必要である。誘起される正孔は、ドレインソース電流に寄与する。電子を移送する有機材料については、ゲート電極に負の電位を印加して、ソース電極に正の電荷を蓄積するべきである。図２Ａ−３に示す場合のように、このような電荷は有機層内に電子を誘起する。誘起電子はドレインソース電流に寄与する。第２に、ソース電極層に蓄積される電荷はまた、ソース／有機界面における電荷注入も変更し、ドレインソース電流の電界効果を変更させる。したがって、ＶＯＴにおいてゲート電位によってドレインソース電流が制御される。
【００２０】
ソースドレイン電流の大きさを決定するのに、ソース電極から半導体層への電荷注入が重要な役割を果たす場合には、デバイスの機構は以下の方法で動作してもよい。この機構を理解するために、構成されるデバイスの概念は以下のとおりである。アクティブセルとしてｎ型有機半導体を用いる。キャパシタセルとアクティブセルの両方について、ソース電極を共通陰極として用いる。その結果、アクティブセルについての電流注入はソース電極からの電子注入によって制御される。さらに、漏れ電流を低くするために、ゲートバイアスがゼロの状態における有機半導体とソース電極との間のエネルギーレベルがミスマッチである材料が選択される。可能性のあるデバイス機構を本明細書において説明する。ゲートバイアスの印加前（図２Ｂ−１）には、注入バリアの高さ（Δ０）が大きい（整流接触の形成のため）ので、ソース電極から半導体層への電子注入が効率的に防止される。ゲートが正にバイアスされる（図２Ｂ−２）と、キャパシタセルが充電される。次に、誘電体／ソース界面において最大になりソース／有機界面に向かって減少していく、指数関数的に減少する分布図で、ソース電極層内に負の電荷が蓄積される。キャパシタセルの静電容量が非常に高く、ソース層が非常に薄く且つ粗くて、ソース電極が部分的に酸化している可能性があるので、本発明のデバイスのソース電極の頂面には或る量の負の電荷がある。充電したキャパシタセルによって発生する電界は、界面が粗く表面に正味電荷があるためにソース／有機界面において完全に消え去ることができず、これによってまた、ソース／有機界面近くの有機層内に正の電荷が誘起される。その結果、ソースから有機層への電子注入バリアの高さが或る量（δ）だけ低くなる。したがって、ソース電極からの電子注入についてのエネルギーバリアの実効高さ（Δｅｆｆ）が減少し（Δｅｆｆ＝Δ０−δ）、それによってソースから半導体層に効率的に電子が注入され、それによってドレインバイアスが印加されたときにソースドレイン電流（Ｉｓｄ）が増大する。ドレイン−ソースバイアス（Ｖｄｓ）及び温度（Ｔ）が一定の場合には、ゲート電位（Ｖｇ）がソースドレイン電流を制御する。
【００２１】
実施例は以下のとおりである。
【００２２】
本発明によるいくつかの半導体デバイスを、半導体層としてさまざまな有機材料を用いて作成し、使用電圧が低く、出力電流が高く、且つオンオフ比が高いデバイスを提供した。
【００２３】
ゲート電極及びソース電極として銅（Ｃｕ）を用いソース電極及びドレイン電極としてアルミニウム（Ａｌ）を用いた、縦型有機電界効果トランジスタを製造した。有機層としてＣ６０、ペンタセン、及びアルミニウムトリス（８−ヒドロキシキノリン）（ＡｌＱ３）を用い、誘電体層としてフッ化リチウム（ＬｉＦ）を用いた。製造したデバイスの面積は０．２５ｍｍ２であった。有機（半導体）層材料の分子構造を図３に示す。
【００２４】
本発明の当初の結果からは、ＶＯＴにおける半導体層にはＣ６０が最良の材料である。デバイスの本実施形態は、低使用電圧（５Ｖよりも低い）、高電流出力（１０ｍＡ又は４Ａ／ｃｍ２）、及び高オンオフ比（約１０５）を示している。図４はさまざまなゲート電位における通常のドレインソース電流を示す。
【００２５】
図５に示すように、上記の段落で詳述したデバイスについて、得られた最高のオンオフ比は１０５に近い。材料を細かく調整し材料を精製し製造工程を調節することによって、より高いオンオフ比が得られる。
【００２６】
本発明のデバイスからの「キャパシタセル」をワイヤを用いてアクティブセルと接続する場合（図６Ａを参照されたい）には、図６Ｂに示すように、単純に直列接続したデバイスは、電界を変更した（field-modified）ドレインソース電流を示さない。この実験は、図４及び図５に示す観察された特性が真のナノメートルスケールの現象であるという考えを裏付けるものである。
【００２７】
有機（半導体）層としてペンタセンを用いた場合、電流出力は小さい（図７を参照されたい）。さまざまなゲート電圧におけるドレイン電圧（Ｖｄ）に依存するソースドレイン電流（Ｉｄｓ）特性を図７に示す。ゲート電圧が３Ｖよりも低い場合には、ドレインバイアスが０Ｖから４Ｖに変化するときドレインソース電流は非常に低い。ゲート電圧が２Ｖよりも高い（３、４、５、６Ｖ）場合には、図７に示すように、ソースドレイン電流は増大を開始し、電流飽和が観察される。電流は約３００ｎＡである。材料及び製造技法を細かく調整することによって、ペンタセンをベースにした高電流出力のＶＯＴが期待される。
【００２８】
本発明はまた、デバイス製造中、誘起層として、電子を移送する有機材料ＡｌＱ３を用いた。図８に示すように、ドレインソース電流を増大することができたのは負のゲート電位だけである。この場合について電流飽和を観察することはできなかった。ドレイン電圧が図８に示すものよりも高いと、デバイスの故障を引き起こしてしまう。
【００２９】
図８Bに示すように、本システムにおいて内蔵電位（Ｖｂ）が存在すると思われる。内蔵電位は、電流注入の臨界ドレインバイアスを示している。ゲート電極に正の電位を印加すると、内蔵電位はより高い電圧へとシフトする、ということがわかる。デバイスに負の電位が印加されると、内蔵電位はより低い電圧へとシフトし、ドレインソース電流を増大させる。これは、デバイスが電荷注入によって制御されていることのさらなる証拠である。また、ＡｌＱ３層内の誘起電子は電流の増大に寄与している。
【００３０】
以下の例は、本発明にしたがって用いるスーパーキャパシタ（２５μＦ／ｃｍ２＠２０Ｈｚ）の形成の説明を行う。キャパシタは電荷を蓄積することができる。静電容量が大きいほど、蓄積される電荷は多くなる。本発明の高性能縦型有機トランジスタの形成における重要な点は、本発明のデバイスには非常に静電容量が大きいキャパシタを組み込んだということである。図９の挿入物に示すように、デバイス構造は通常のキャパシタと同じである。キャパシタの製造には、チャンバの真空を破ることなく真空熱蒸着法を用いる。金属電極と誘電体層との間の界面が滑らかであることによって、巨大なキャパシタが形成される［１２］。さまざまなバイアス状態におけるデバイスの静電容量の通常の周波数依存性を図９に示す。デバイスに２ボルトのＤＶバイアスを印加した状態で周波数２０Ｈｚでは、デバイスの静電容量は約２５０ｎＦであり、対応する静電容量の面積密度は約２５μＦ／ｃｍ２である、ということがわかる。このようにスーパーキャパシタを使用することは、従来のトランジスタにもまた適用してもよく、その結果デバイス性能が非常に増大する。
【００３１】
本発明によるＶＯＴの明確な利点としては例えば、低使用電圧、高電流出力（ＯＬＥＤを駆動するのに十分である）、及び、特に有機発光ダイオード等他の有機電子デバイスとともに組み込んだ場合、製造が簡単であることがある。
【００３２】
ディスプレイ産業は、一つには発光素子としてＯＬＥＤを使用することによって、より薄くより低電力で且つより高性能のディスプレイを商品化する技術を追求している。この分野の製品が最初に提供したのは、パッシブマトリクス型ＯＬＥＤディスプレイモジュールであった。このようなディスプレイはさまざまな欠点を有する。通常これらは解像度が低く低速で、製品がディスプレイの大型化を推し進めるにつれて、他の方式よりも消費電力が大きくなる。
【００３３】
上記で挙げたパッシブマトリクス型ＯＬＥＤディスプレイの欠点の解決法のひとつは、アクティブマトリクス型ＯＬＥＤディスプレイ技術を用いるというものである。本発明によるＶＯＴは、低使用電圧・高電流出力でＯＬＥＤ製造工程と統合しやすいので、そのような用途に他に類をみず適合している。アクティブマトリクス型ＯＬＥＤディスプレイの特定の実施形態を図１０に示す。これは、部分的にＯＬＥＤ画素から成る発光フロントパネルと、ＯＬＥＤの駆動トランジスタの役割を果たす画素におけるＶＯＴから成るバックプレーンとから成る。それぞれの画素は少なくとも１つのＶＯＴを有し、所望の画質を達成するために用いる駆動方法次第で画素当たり６つ以上有してもよい。図１０に示す２つで、さまざまな画素構成が可能である。一実施形態は画素駆動トランジスタと横に並んで配置したＯＬＥＤを有し、他方は開口率を最大にするために画素トランジスタの上にあるＯＬＥＤを示す。
【００３４】
ＶＯＴのデバイス構成及び材料によって提供されるさらなる利点は、ｐ型材料であってもｎ型材料であっても、図１A-Cに示す半導体層を製造することができる、ということである。ｐ型又はｎ型のどちらのトランジスタとしても、又は相補型トランジスタとして、ＶＯＴを製造することができるということは、ＲＦＩＤタグ回路のような用途用のロジック回路の製造においてかなりの応用分野（application）があるということである。相補型トランジスタ（従来のシリコンＣＭＯＳ技術によって製造される）は、電力損失が少ない、伝搬遅延が短い、立ち上がり時間と立ち下がり時間が制御可能である、及びノイズ耐性がある等、ロジック回路においてかなりの利点を有する、ということが昔から理解されている。このような利点は有機電子回路についても同様に当てはまる。
【００３５】
本発明によるデバイス構成及び材料を有する半導体デバイスの提供する利点としては、例えば低使用電圧及び高電流出力（少なくともＯＬＥＤを駆動するのに十分である）がある。このような半導体デバイスは、パーソナルコンピュータ、携帯電話、テレビ、汎用の広域照明、標識、掲示板、通信、及び多数の情報機器のうちのいずれも含むがこれに限定するものではない、広範囲の電子デバイスにおいて用いることができる。
【００３６】
本発明の例示的実施形態を説明したが、当業者には、開示は単に例示的なものであり、本発明の範囲内のさまざまな他の代替、改変、及び変更を行ってもよい、ということが注意されるべきである。したがって、本発明は上記の好ましい実施形態によって限定されるものではなく、添付の特許請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００３７】
【図１Ａ】本発明による縦型有機電界効果トランジスタ（ＶＯＴ）の半導体デバイス構造の一実施形態を示す。層１〜６は以下のように識別される。１は基板、２はゲート電極層、３は誘電体層、４はソース電極層、５は半導体層、６はドレイン電極層。
【図１Ｂ】半導体デバイス構造を図１Ａに示す構造から逆にした、本発明の別の実施形態を示す。層１〜６は以下のように識別される。１は基板、２はドレイン電極層、３は半導体層、４はソース電極層、５は誘電体層、６はゲート電極層。
【図１Ｃ】本発明による縦型トランジスタの半導体デバイス構造を示し、デバイスは電荷注入を変更するバッファ層を含む。層１〜８は以下のように識別される。１は基板、２はゲート電極層、３は誘電体層、４はソース電極層、５はバッファ層、６は半導体層、７はバッファ層、８はドレイン電極層。
【図２Ａ−１】デバイス動作機構の概略図である。ゲート電位がないか又は臨界電圧よりも低い電圧がゲートに印加されているオフ状態を示す。この場合電流は、アクティブセルへの電荷の注入及び移送によって制御される、非常に小さいものであるはずである。図１Ｃのように、２つの界面にバッファ層を付け加えて、ノーバイアス状態において非常に低い電流注入を達成してもよい。
【図２Ａ−２】デバイス動作機構の概略図である。正孔を移送する有機材料のオン状態を示す。ゲート電位が正の状態では、有機層における誘起正孔がオン状態電流を担い、これはゲート電圧によって制御することができる。
【図２Ａ−３】デバイス動作機構の概略図である。電子を移送する有機材料のオン状態を示す。ゲート電位が負の状態では、有機層における誘起電子がオン状態電流を担い、これはゲート電圧によって制御することができる。
【図２Ｂ】ソース電極からの電荷注入が重要な役割を果たすときのデバイス動作の概略バンド図を表す。図２Ｂ１はゲートバイアスが印加されていない状態のバンド図であり、図２Ｂ２はゲートバイアスが印加された状態のバンド図である。
【図３】ＶＯＴの製造中に半導体すなわち有機層として用いるいくつかの例示的有機材料の化学構造を示す。
【図４Ａ】アクティブ有機層として用いられる厚さ４５ｎｍのＣ６０層のさまざまなゲート電位における、通常のドレイン−ソースのＩ−Ｖ特性を示すグラフである。結果は半対数目盛り上にグラフ化されている。
【図４Ｂ】アクティブ有機層として用いられる厚さ７０ｎｍのＣ６０層のさまざまなゲート電位における、通常のドレイン−ソースのＩ−Ｖ特性を示すグラフである。結果は常数目盛り上にグラフ化されている。
【図５】有機層としてＣ６０が用いられる、本発明による例示的ＶＯＴのさまざまなゲート電位におけるドレイン−ソースのＩ−Ｖ特性を示すグラフである。ゲートバイアス４Ｖ、ドレイン電圧５Ｖにおけるオンオフ比は１０５に近い。
【図６Ａ】スーパーキャパシタセル及びアクティブセルを単純に直列接続してソース電極層が厚すぎる場合を模倣する概略図である。層１〜７は以下のように識別される。１は基板、２はゲート電極層、３は誘電体層、４はソース電極層、５は半導体層、６はドレイン電極層、７は金属ワイヤ。
【図６Ｂ】図６Ａに示す単純な直列接続のさまざまなゲート電位におけるドレイン−ソースのＩ−Ｖ特性を示すグラフである。ゲート電位による電流変更は見られない。
【図７】ゲート電圧が０から６Ｖまでの範囲にわたるデータの、ドレイン電圧（Ｖｄ）に依存するソースドレイン電流（Ｉｓｄ）のグラフである。正孔を移送する材料であるペンタセンが有機層として用いられる場合には、正のゲートバイアスのみがソースドレイン電流を増大させる。
【図８Ａ】電子を移送する材料であるＡｌＱ３が有機（半導体）層として用いられる、本発明による例示的ＶＯＴのさまざまなゲート電位におけるドレイン−ソースのＩ−Ｖ特性のグラフである。ドレインソース電流は負のゲート電位においてのみ増大する。
【図８Ｂ】電子を移送する材料であるＡｌＱ３が有機（半導体）層として用いられる、本発明による例示的ＶＯＴのさまざまなゲート電位におけるドレイン−ソースのＩ−Ｖ特性のグラフである。ドレインソース電流は負のゲート電位においてのみ増大する。
【図９】ＤＣバイアスがそれぞれ０、１、及び２ボルトである、デバイスの静電容量の周波数依存性を示すグラフである。挿入物はキャパシタの構造を示し、底部のキャパシタセルのスーパーキャパシタ特性を示す。
【図１０】アクティブマトリクス型有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイの概略図である。ＡＭＯＬＥＤパネルは、ドライバ回路とともに示す。（ａ）  画素内でＯＬＥＤと画素トランジスタとが横に並んだ状態、及び（ｂ）  上面図と端面図の両方でＯＬＥＤが画素トランジスタの上にある状態、の２つの可能な実施形態における、単一の画素を示す。
【図１Ａ】
2007504650.tif 000003
【図１Ｂ】
2007504650.tif 000004
【図１Ｃ】
2007504650.tif 000005
【図２Ａ−１】
2007504650.tif 000006
【図２Ａ−２】
2007504650.tif 000007
【図２Ａ−３】
2007504650.tif 000008
【図２Ｂ】
2007504650.tif 000009
【図３】
2007504650.tif 000010
【図４Ａ】
2007504650.tif 000011
【図４Ｂ】
2007504650.tif 000012
【図５】
2007504650.tif 000013
【図６Ａ】
2007504650.tif 000014
【図６Ｂ】
2007504650.tif 000015
【図７】
2007504650.tif 000016
【図８Ａ】
2007504650.tif 000017
【図８Ｂ】
2007504650.tif 000018
【図９】
2007504650.tif 000019
【図１０】
2007504650.tif 000020
【国際調査報告】
2007504650.tif 000021
2007504650.tif 000022