(57)【要約】【課題】より簡単な製造プロセスにより、ある画素が発光する際に隣の画素が意図せず発光する現象を抑制すること。【解決手段】表示装置は、複数の画素電極と、前記複数の画素電極の上に順に設けられる第１キャリアの注入層、第１キャリアの輸送層、発光層、第２キャリアの輸送層および第２キャリアの注入層と、前記第２キャリアの注入層の上に設けられる対向電極と、を含む。前記第２キャリアは、前記第１キャリアと反対の極性を有する。前記対向電極は、前記第１キャリアの輸送層および前記第１キャリアの注入層の一方と、平面視で隣り合う前記画素電極の間において、前記一方と前記対向電極との間に位置する層を貫通して接続される。または、平面視で隣り合う前記画素電極の間に位置する中間電極の上面が前記第１のキャリアの注入層と接続される。【選択図】図２
2019110271.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板の上方に設けられる複数の画素電極と、
前記複数の画素電極の上に順に設けられる第１キャリアの注入層および第１キャリアの輸送層と、
前記複数の画素電極の上方かつ前記第１キャリアの輸送層の上に設けられる発光層と、
前記発光層の上に順に設けられる第２キャリアの輸送層および第２キャリアの注入層と、
前記複数の画素電極の上方かつ前記第２キャリアの注入層の上に設けられる対向電極と、
を含み、
前記第２キャリアは、前記第１キャリアと反対の極性を有し、
前記第１キャリアの輸送層および前記第１キャリアの注入層の一方は、前記複数の画素電極のうち平面視で隣り合う２つの画素電極の間に、前記一方と前記対向電極との間に位置する層から露出される接続領域を有し、
前記対向電極は、前記接続領域で前記一方と接続される、
表示装置。
【請求項２】
請求項１に記載の表示装置において、
前記一方は、前記第１キャリアの注入層であり、
前記第１キャリアの輸送層は、前記接続領域を露出する、
表示装置。
【請求項３】
請求項１に記載の表示装置において、
前記一方は、前記第１キャリアの輸送層であり、
前記接続領域の前記対向電極とは反対の側には、前記第１キャリアの注入層が位置する、
表示装置。
【請求項４】
請求項１から３のいずれかに記載の表示装置において、
前記複数の画素電極の上に位置し、前記複数の画素電極のそれぞれの一部を露出する開口を有するバンクをさらに含み、
前記発光層の少なくとも一部は、前記開口の内側に設けられ、
前記一方は、前記バンクの上方に前記接続領域を有する、
表示装置。
【請求項５】
基板と、
基板の上方に設けられる複数の画素電極と、
前記複数の画素電極のうち互いに隣り合う２つの画素電極の間に設けられる中間電極と、
前記複数の画素電極および前記中間電極の上に順に設けられる第１キャリアの注入層および第１キャリアの輸送層と、
前記複数の画素電極の上方かつ前記第１キャリアの輸送層の上に設けられる発光層と、
前記発光層の上に順に設けられる第２キャリアの輸送層および第２キャリアの注入層と、
前記複数の画素電極の上方かつ前記第２キャリアの注入層の上に設けられる対向電極と、
を含み、
前記中間電極は、前記第１キャリアの注入層と接続される接続領域を有する、
表示装置。
【請求項６】
請求項５に記載の表示装置において、
前記複数の画素電極の上に位置し、前記複数の画素電極の各々の一部を露出する開口を有するバンクをさらに含み、
前記発光層の少なくとも一部は、前記開口の内側に設けられ、
前記バンクは前記接続領域を露出する、
表示装置。
【請求項７】
請求項５又は６に記載の表示装置において、
前記中間電極には、前記対向電極と同じ電位が供給される、
表示装置。
【請求項８】
請求項５又は６に記載の表示装置において、
第１キャリアの注入層は、ホール注入層であり、
前記中間電極には、前記複数の画素電極のそれぞれに印加される電位よりも小さい電位在が供給される、
表示装置。
【請求項９】
請求項１から８のいずれかに記載の表示装置において、
前記複数の画素電極のそれぞれの上には、複数の発光領域のそれぞれが位置し、
前記複数の発光領域は、第１の大きさを有する複数の第１の発光領域と、前記第１の大きさよりも大きい第２の大きさを有する複数の第２の発光領域と、を含み、
前記接続領域は、平面視で前記複数の第１の発光領域のそれぞれを囲み、前記複数の第２の発光領域を囲まない、
表示装置。
【請求項１０】
請求項１から８のいずれかに記載の表示装置において、
前記複数の画素電極のそれぞれの上には、複数の発光領域のそれぞれが位置し、
前記複数の発光領域のうち隣接する発光領域の間隔は、第１の間隔と、前記第１の間隔よりも大きい第２の間隔と、を含み、
前記接続領域は、前記第１の間隔を有する前記隣接する発光領域の間に位置し、前記第２の間隔を有する前記隣接する発光領域の間に配置しない、
表示装置。
【請求項１１】
請求項１から８のいずれかに記載の表示装置において、
前記複数の画素電極のうち２以上の画素電極を含む、画素をさらに有し、
平面視で、前記接続領域は、前記画素を囲み、前記２以上の画素電極の間に設けられない、
表示装置。
【請求項１２】
請求項１から８のいずれかに記載の表示装置において、
前記複数の画素電極のうち２以上の画素電極を含む、画素をさらに有し、
平面視で、前記接続領域は、前記画素を囲み、かつ前記２以上の画素電極の間に設けられる、
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関する。
【背景技術】
【０００２】
近年は、有機ＥＬ表示装置を用いたスマートフォン等の機器が増加している。有機ＥＬ表示装置は、画素ごとに設けられる下部電極、有機ＥＬ層、複数の画素で共通の上部電極、を有する。有機ＥＬ層は、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層がある。有機ＥＬ表示装置において、複数の画素を覆う有機ＥＬ層を設ける場合に、ある画素の画素電極から隣の画素の発光層へ電流がリークし、隣の画素が発光してしまう現象が起きることがある。この現象が起きると、例えば、表示色が意図した色と異なってしまう（混色、電気混色と呼ばれることもある）問題が生じる。
【０００３】
特許文献１には、上記現象の発生を抑制するため、バンク上にリーク電流を吸収するための電極を配置することが提案されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−８５９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１ではリーク電流を吸収するために、下部電極や上部電極と異なる層の電極と、その電極を下部電極や上部電極から絶縁するための絶縁層との両方を設ける必要があり、製造プロセスの複雑化を招いていた。
【０００６】
本発明は、上記課題を鑑みてなされたものであって、その目的は、より簡単な製造プロセスにより、ある画素が発光する際に隣の画素が意図せず発光する現象を抑制することのできる表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る表示装置は、基板と、基板の上方に設けられる複数の画素電極と、前記複数の画素電極の上に順に設けられる第１キャリアの注入層および第１キャリアの輸送層と、前記複数の画素電極の上方かつ前記第１キャリアの輸送層の上に設けられる発光層と、前記発光層の上に順に設けられる第２キャリアの輸送層および第２キャリアの注入層と、前記複数の画素電極の上方かつ前記第２キャリアの注入層の上に設けられる対向電極と、を含む。前記第２キャリアは、前記第１キャリアと反対の極性を有する。前記第１キャリアの輸送層および前記第１キャリアの注入層の一方は、前記複数の画素電極のうち平面視で隣り合う２つの画素電極の間に、前記一方と前記対向電極との間に位置する層から露出される接続領域を有し、前記対向電極は、前記接続領域で前記一方と接続される。
【０００８】
本発明に係る他の表示装置は、基板と、基板の上方に設けられる複数の画素電極と、前記複数の画素電極のうち互いに隣り合う２つの画素電極の間に設けられる中間電極と、前記複数の画素電極および前記中間電極の上に順に設けられる第１キャリアの注入層および第１キャリアの輸送層と、前記複数の画素電極の上方かつ前記第１キャリアの輸送層の上に設けられる発光層と、前記発光層の上に順に設けられる第２キャリアの輸送層および第２キャリアの注入層と、前記複数の画素電極の上方かつ前記第２キャリアの注入層の上に設けられる対向電極と、を含む。前記中間電極は、前記第１キャリアの注入層と接続される接続領域を有する。
【０００９】
本発明によれば、より簡単な製造プロセスにより、ある画素が発光した際に隣の画素が意図せず発光する現象を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態にかかる有機ＥＬ表示装置の平面図である。
【図２】画素の構成の一例を模式的に示す部分平面図である。
【図３】図２に示す有機ＥＬ表示装置のIII−III切断線における断面図である。
【図４】キャリアの移動を説明する図である。
【図５】有機ＥＬ表示装置の比較例を示す断面図である。
【図６】有機ＥＬ表示装置の変形例を示す断面図である。
【図７】画素の構成の他の一例を示す部分平面図である。
【図８】接続領域の配置の他の一例を示す平面図である。
【図９】接続領域の配置の他の一例を示す平面図である。
【図１０】第２の実施形態にかかる有機ＥＬ表示装置の断面図である。
【図１１】キャリアの移動を説明する図である。
【発明を実施するための形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
【００１２】
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
【００１３】
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
【００１４】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る有機ＥＬ（Electroluminescence）表示装置の平面図である。有機ＥＬ表示装置は、基板１０と、フレキシブルプリント基板１２と、フレキシブルプリント基板１２上に配置される集積回路パッケージ１４とを含む。この実施形態における有機ＥＬ表示装置は、屈曲が可能なシートディスプレイまたはフレキシブルディスプレイであるが、屈曲しないディスプレイであってもよい。
【００１５】
基板１０は、表示領域１６及び表示領域１６を囲む周辺領域１７を含む。周辺領域１７は表示領域１６の外側にある。表示領域１６内には複数の画素１９が配置されている。有機ＥＬ表示装置は、例えば、赤、緑及び青からなる複数色の単位画素（サブピクセル）を組み合わせて、フルカラーの画素１９を形成し、フルカラーの画像を表示するようになっている。基板１０のうち一方向の端には、フレキシブルプリント基板１２が接続されている。集積回路パッケージ１４には、単位画素に含まれる画素回路を駆動する駆動回路のうち一部が搭載される。また、基板１０上の周辺領域１７にも駆動回路の一部が配置される。
【００１６】
図２は、画素１９の構成の一例を模式的に示す部分平面図である。画素１９は、発光領域５５ｒを有する赤の単位画素と、発光領域５５ｇを有する緑の単位画素と、発光領域５５ｂを有する青の単位画素とを有する。発光領域５５ｒ、発光領域５５ｇ、発光領域５５ｂのそれぞれは、平面視で画素電極４１と重畳している。平面視で、発光領域５５ｂは、発光領域５５ｒ，５５ｇより大きい。なお、画素１９は、４以上の単位画素や、２つの単位画素により構成されてもよい。
【００１７】
図２に示される互いに隣り合う赤の発光領域５５ｒと、緑の発光領域５５ｇと、青の発光領域５５ｂとは、１つの画素１９を構成している。発光領域５５ｒ，５５ｇ，５５ｂのうち隣り合う２つの間には、接続領域５３が存在する。図２の例では、さらに、画素１９は、接続領域５３により囲まれ、発光領域５５ｒ，５５ｇ，５５ｇのそれぞれも接続領域５３により囲まれている。接続領域５３は発光領域５５ｒ，５５ｇ，５５ｇのいずれかを発光させた際に隣接するものが光らないようにするために設けられる領域であるが、その詳細については後述する。
【００１８】
図３は、図２に示す有機ＥＬ表示装置のIII−III切断線における断面図である。基板１０（アレイ基板）は可撓性を有する。基板１０の材料はポリイミドであるが、シートディスプレイ又はフレキシブルディスプレイを構成するために十分な可撓性を有する基材であれば他の樹脂材料を用いても良い。また、シートディスプレイ又はフレキシブルディスプレイでない表示装置の場合は、基板１０の材料がガラスであってもよい。
【００１９】
基板１０上に、酸化シリコンおよび窒化シリコンを含む下地層２０が設けられている。下地層は、第１の下地層、第２の下地層、第３の下地層からなる三層積層構造であってもよい。例えば、第１の下地層は、基板１０との密着性を向上させる酸化シリコンの層であり、第２の下地層は、外部からの水分及び不純物をブロックする窒化シリコンの層であり、第３の下地層は、第２の下地層中に含有する水素原子が上部にある薄膜トランジスタ側に拡散しないようにブロックする。
【００２０】
下地層２０の上には複数の薄膜トランジスタが形成されている。薄膜トランジスタのそれぞれは、ゲート電極４０１と、半導体膜４０３と、ソース電極４０５と、ドレイン電極４０７とを含む。半導体膜４０３は下地層２０の上に設けられる。半導体膜４０３はポリシリコンであってもよいし、透明酸化物半導体（TAOS: Transparent Amorphous Oxide Semiconductor）であってもよい。半導体膜４０３の上には、酸化シリコンを含むゲート絶縁層２２が設けられ、ゲート絶縁層２２の上には、平面視で半導体膜４０３と重畳するゲート電極４０１を含む第１の導電層が設けられている。第１の導電層は、例えばＭｏＷにより形成される。ゲート電極４０１の上には、窒化シリコンおよび酸化シリコンを含む層間絶縁層２４が設けられる。ゲート絶縁層２２および層間絶縁層２４は、他の絶縁性のある材質により構成されてもよい。
【００２１】
層間絶縁層２４の上には、ソース電極４０５およびドレイン電極４０７を含む第２の導電層が設けられる。ソース電極４０５およびドレイン電極４０７は、画素回路を構成する配線（例えば画素電極４１）に接続される。第２の導電層は、例えば、Ｔｉ、Ａｌ及びＴｉの三層積層構造である。
【００２２】
平坦化層３０は、ソース電極４０５およびドレイン電極４０７を覆うように設けられる。平坦化層３０としては、ＣＶＤ（Chemical Vapor Deposition）等により形成される無機絶縁材料に比べ、表面の平坦性に優れることから、感光性アクリル等の有機材料が多く用いられる。
【００２３】
平坦化層３０は、ソース電極４０５を露出させる開口３０ａを有する。また、この開口３０ａを介してソース電極４０５に導通する画素電極４１が設けられている。画素電極４１は、例えば、ＩＺＯ（Indium Zinc Oxide）膜、Ａｇ膜、ＩＺＯ膜の三層積層構造であってよい。画素電極４１は、開口３０ａの上端から側方に拡がっている。なお、ソース電極４０５の代わりにドレイン電極４０７が画素電極４１に接続してもよい。
【００２４】
平坦化層３０や画素電極４１の層の上層には、バンク３２が形成されている。バンク３２は、開口３０ａを覆っている。バンク３２は平坦化層３０と同じく絶縁性のある感光性アクリル等により形成される。バンク３２は互いに隣接する単位画素の間に設けられており、単位画素に対応する開口３２ａを有する、開口３２ａの側面はテーパ形状を有し、開口３２ａの底では画素電極４１がバンク３２から露出している。
【００２５】
画素電極４１の上にはホール注入層４３、ホール輸送層４４、発光層４５、電子輸送層４６、電子注入層４７が順に設けられている。ホール輸送層４４と発光層４５との間に電子ブロック層が設けられてもよい。発光層４５と電子輸送層４６との間にホールブロック層が設けられてもよい。これらの層は、蒸着によって形成されても良いし、塗布によって形成されてもよい。ここで、発光層４５は、開口３２ａの内側に配置され、ホール注入層４３、ホール輸送層４４、電子輸送層４６、電子注入層４７は、バンク３２の開口３２ａの内側からバンク３２の上方へ、換言すればバンク３２の側面とバンク３２の上面とへ、連続的に形成されている。発光層４５は、開口３２ａの内側とバンク３２の斜面とバンク３２の上面の一部とに配置されてもよい。
【００２６】
発光層４５は、キャリアとしての電子およびホールが注入されて発光する。見方を変えると、発光層４５は、画素電極４１と対向電極４９との間を流れる電流により発光する。開口３２ａ内の画素電極４１の上に形成される発光層４５は、その画素電極４１および開口３２ａに対応する発光領域５５ｒ，５５ｇ，５５ｂを構成する。
【００２７】
ホール注入層４３およびホール輸送層４４は、キャリアとしてのホールを発光層４５へ注入することを促す層である。電子注入層４７および電子輸送層４６は、キャリアとしての電子を発光層４５へ注入することを促す層である。
【００２８】
ホール注入層４３、ホール輸送層４４、発光層４５、電子輸送層４６、電子注入層４７は、それぞれの材料の蒸着により形成されてよい。ここで、発光層４５について、材料をマスクを用いて開口３２ａの内部に蒸着し、さらに、電子輸送層４６、電子注入層４７、ホール輸送層４４についてマスクを用いてそれらの層の開口を形成してよい。また、蒸着の代わりに塗布を用いてこれらの層を形成してもよい。
【００２９】
電子注入層４７の上には、対向電極４９が設けられている。対向電極４９は、例えば、有機ＥＬ層からの出射光が透過する程度の薄膜として形成されるＭｇ層及びＡｇ層であってもよいし、ＩＴＯで形成されてもよい。対向電極４９はバンク３２の上にも設けられている。対向電極４９は接地電位を供給する配線と電気的に接続されている。
【００３０】
ここで、バンク３２の上方には、電子注入層４７、電子輸送層４６、ホール輸送層４４のそれぞれが開口を有し、平面視でその開口の位置は重なっている。ホール注入層４３の接続領域５３は、その開口において電子注入層４７、電子輸送層４６、ホール輸送層４４から露出している。また、図３の例では、対向電極４９は、接続領域５３において、ホール注入層４３と接している。
【００３１】
対向電極４９の上には、封止層３４が設けられている。封止層３４は、外部からの水分が有機ＥＬ層に侵入することを防止する。封止層３４は、例えば、シリコン窒化膜、有機樹脂層及びシリコン窒化膜の積層構造である。
【００３２】
なお、封止層３４上にカバーガラスやタッチパネル基板等が設けられても良い。この場合、封止層３４とカバーガラスやタッチパネル基板との間に、樹脂等の充填材が充填されてもよい。また、ポリイミド等の可撓性を有する基材を用いた対向基板が封止層３４の上に配置されてもよい。
【００３３】
図４は、キャリアの移動を説明する図であり、図３に対応する図である。図４に示されるように、ホール注入層４３の画素電極４１近傍で発生するキャリアであるホール６１の一部は、ホール注入層４３の内部に生じた電界によって、画素電極４１からバンク３２の上へ向けて移動する。そして、そのホール６１は、接続領域５３において対向電極４９から供給される電子と結合して消滅する。バンク３２上にあるホール６１は接続領域５３の近傍で消滅するため、ホール６１が接続領域５３の向こう側にある発光領域５５ｂの発光層４５に達することはない。
【００３４】
一方、接続領域５３がない場合には、発光領域５５ｒの画素電極４１で生じたホール６１が隣接する発光領域５５ｂの発光層４５に達する場合がある。図５は、有機ＥＬ表示装置の比較例を示す断面図である。図５の例では、電子注入層４７、電子輸送層４６、発光層４５、ホール輸送層４４は、バンク３２の上方に開口を有しておらず、バンク３２上ではホール注入層４３は対向電極４９等の他の電極と接していない。
【００３５】
画素電極４１に供給される正の電位により、ホール注入層４３に生じるキャリアのうち多数のホール６２は、発光層４５にて電子と結合して消滅し、発光層４５が発光する。一方、発光領域５５ｒの画素電極４１と、隣の画素電極４１との間に生じうる電位差が生じる場合には、その電位差により、一部のホール６３を移動させる電界を生じる。その一部のホール６３は、その電界により、ホール注入層４３内においてバンク３２上を経て隣の発光領域５５ｂの発光層４５に達する。このため、ある発光領域５５ｒを発光させると、隣の発光領域５５ｂも微発光してしまう。これに対して、図３，４に示される構成では、隣の発光領域５５ｂに達する前にバンク３２上の接続領域５３にてホール６１が消滅するため、隣接する発光領域５５ｂが意に反して微発光することを防ぐことができる。なお、他の互いに隣接する発光領域５５ｒ，５５ｇ，５５ｂについても同様の効果を得ることができる。
【００３６】
さらに、図３に示される構成では、対向電極４９が有機ＥＬ素子のカソードと、バンク３２上のホールを消滅させるための電極とを兼ねるため、別の電極を形成する必要がなく、製造プロセスの増加を防ぐこともできる。
【００３７】
ここで、ホール注入層４３と異なる層に対向電極４９と接する接続領域５３が存在してもよい。図６は、有機ＥＬ表示装置の変形例を示す断面図である。図６の例では、図３の例と異なり、ホール輸送層４４上に対向電極４９と接する接続領域５３が存在する。図６の例では、ホール注入層４３内で画素電極４１近傍からバンク３２上に移動したホール６１は、接続領域５３の近傍でホール輸送層４４へ移動する。またそのホール６１は対向電極４９から供給される電子と結合して消滅する。このように、接続領域５３がホール輸送層４４に存在し、ホール注入層４３と対向電極４９とが直接的に接していなくても、同様の効果を得ることができる。
【００３８】
また、接続領域５３は、単位画素の間の全てに設けられなくてもよい。図７は、画素１９の構成の他の一例を示す部分平面図であり、図２に対応する図である。また、図７に示される画素１９の上下左右にも画素１９が配置されており、接続領域５３は、画素１９を囲むように配置され、かつ、画素１９とその画素１９に隣接する画素１９との間に配置されている。また、ある画素１９に配置される発光領域５５ｒ，５５ｇ，５５ｂの間には配置されていない。これにより、ある画素１９に属する単位画素の発光領域５５ｒ，５５ｇ，５５ｂが発光した際に、それらに隣接する他の画素１９の発光領域５５ｒ，５５ｇ，５５ｂが微発光することを防ぐことができる。
【００３９】
図８は、接続領域５３の配置の他の一例を示す平面図であり、縦に並ぶ２つの画素１９における接続領域５３の配置を示す図である。本実施形態では、平面視で、画素１９は平均サイズより大きい（あるいはもっとも大きい）発光領域５５ｂと、平均サイズより小さい（または発光領域５５ｂより小さい）発光領域５５ｒ，５５ｇとを含んでいる。図８の例では、サイズの小さい発光領域５５ｒ，５５ｇと、隣接する発光領域５５ｒ，５５ｇ，５５ｂとの間に接続領域５３が配置されている。発光領域５５ｒ，５５ｇは接続領域５３により囲まれている。一方、サイズの大きい発光領域５５ｂとその発光領域５５ｂに隣接する他の発光領域５５ｂとの間には、接続領域５３は配置されていない。
【００４０】
発光領域５５ｒ，５５ｇ，５５ｂは、その面積が小さいほど、面積に対するその周囲の長さの割合が大きくなる。それに起因して、面積が小さい発光領域５５ｒ，５５ｇは、隣接する他の発光領域５５ｒ，５５ｇ，５５ｂからリークされるキャリアによる発光量の変動割合が大きくなる、つまり影響を受けやすい。したがって、平均サイズより小さい発光領域５５ｒ，５５ｇとその発光領域に隣接する発光領域５５ｒ，５５ｇ，５５ｂとの間のみに接続領域５３を設ける場合も、リークの影響を抑えることができる。なお、発光領域５５ｒ，５５ｇのサイズに差がある場合には、発光領域５５ｒ，５５ｇのうち小さい方を囲むように接続領域５３が配置されてもよい。
【００４１】
図９は、接続領域５３の配置の他の一例を示す平面図であり、縦に並ぶ２つの画素１９における接続領域５３の配置を示す図である。本実施形態では、平面視で、接続領域５３は、互いに隣接し間隔が基準距離（例えば平均距離）より小さい発光領域５５ｂと発光領域５５ｒまたは５５ｇとの間に設けられ、互いに隣接し間隔が基準距離より大きい２つの発光領域の間（発光領域５５ｒと発光領域５５ｇとの間、隣接する発光領域５５ｂの間）には設けられない。発光領域の間の距離が小さいほどキャリアのリークが起きやすい。したがって、リークの起きやすい個所に接続領域５３を設けることにより、発光領域５５ｒ，５５ｇ，５５ｂの間の全てに接続領域５３が配置されなくても、リークの影響を抑えることができる。
【００４２】
ここで、画素電極４１の上に順に、電子注入層４７、電子輸送層４６、発光層４５、ホール輸送層４４、ホール注入層４３が順に設けられ、画素電極４１がキャリアとして電子を供給してもよい。この場合でも、電子注入層４７または電子輸送層４６の上に接続領域５３を設けることで、ある発光領域で生じたキャリアである電子が隣の発光領域の発光層４５を発光させることを防ぐことができる。また製造プロセスの増加も防ぐことができる。
【００４３】
［第２の実施形態］
第２の実施形態は、バンク３２上で対向電極４９がキャリアの消滅の役割を負っていない点が異なる。以下では、主に第１の実施形態との相違点について説明する。
【００４４】
図１０は、第２の実施形態にかかる有機ＥＬ表示装置の断面図であり、図３に対応する図である。図１０の例では、平坦化層３０の上には、画素電極４１と、隣り合う画素電極４１の間にある中間電極５１とが形成されている。画素電極４１と中間電極５１とは、同層に形成されており、金属層を形成した後にパターニングすることで、同じ工程で形成される。なお、画素電極４１と中間電極５１とは、互いに異なる金属層がパターニングされたものであってもよい。
【００４５】
バンク３２は、平坦化層３０と、画素電極４１および中間電極５１の層との上層に形成されている。バンク３２は互いに隣接する単位画素の間に設けられており、単位画素に対応する開口３２ａを有する、さらに、バンク３２は、隣り合う開口３２ａの間に開口３２ｂを有する。開口３２ｂの底では、中間電極５１がバンク３２から露出している。
【００４６】
画素電極４１の上にはホール注入層４３、ホール輸送層４４、発光層４５、電子輸送層４６、電子注入層４７が順に設けられている。これらの層は、蒸着によって形成されても良いし、塗布によって形成されてもよい。ここで、発光層４５は、開口３２ａの内側に配置され、ホール注入層４３、ホール輸送層４４、電子輸送層４６、電子注入層４７は、バンク３２の開口３２ａの内側からバンク３２の上方、また開口３２ｂを覆うように連続的に形成されている。ホール輸送層４４の下面は、接続領域５４において、中間電極５１と接している。
【００４７】
中間電極５１は、所定の電位を供給する配線と接続されている。所定の電位は、画素電極４１に供給される電位より小さく、対向電極４９に供給される電位と同じであってもよい。
【００４８】
電子注入層４７の上には、対向電極４９が設けられ、対向電極４９の上には、封止層３４が設けられている。
【００４９】
図１１は、キャリアの移動を説明する図であり、図１０に対応する図である。図１１に示されるように、ホール注入層４３の画素電極４１近傍で発生するキャリアであるホール６１は、ホール注入層４３の内部に生じた電界によって、画素電極４１からバンク３２の上へ向けて移動する。そして、そのホール６１は、接続領域５４において中間電極５１から供給される電子と結合して消滅する。バンク３２上にあるホール６１は中間電極５１条で消滅するため、ホール６１が接続領域５４の向こう側にある発光領域５５ｂの発光層４５に達することはない。
【００５０】
図１０および１１に示される構成でも、ある発光領域に隣接する他の発光領域が意に反して微発光することを防ぐことができる。また、画素電極４１と中間電極５１とが同層に形成されるため、製造プロセスの増加を防ぐこともできる。
【００５１】
ここで、画素電極４１の上に順に、電子注入層４７、電子輸送層４６、発光層４５、ホール輸送層４４、ホール注入層４３が順に設けられ、画素電極４１がキャリアとして電子を供給してもよい。この場合、例えば、中間電極５１に接続される配線に供給される所定の電位は、画素電極４１に供給される電位より大きく、対向電極４９に供給される電位と同じであってもよい。
【００５２】
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【符号の説明】
【００５３】
１０  基板、１２  フレキシブルプリント基板、１４  集積回路パッケージ、１６  表示領域、１７  周辺領域、１９  画素、２０  下地層、２２  ゲート絶縁層、２４  層間絶縁層、３０  平坦化層、３０ａ  開口、３２  バンク、３２ａ，３２ｂ  開口、３４  封止層、４１  画素電極、４３  ホール注入層、４４  ホール輸送層、４５  発光層、４６  電子輸送層、４７  電子注入層、４９  対向電極、５１  中間電極、５３，５４  接続領域、５５ｒ，５５ｇ，５５ｂ  発光領域、６１，６２，６３  ホール、４０１  ゲート電極、４０３  半導体膜、４０５  ソース電極、４０７  ドレイン電極。
【図１】
2019110271.tif 000003
【図２】
2019110271.tif 000004
【図３】
2019110271.tif 000005
【図４】
2019110271.tif 000006
【図５】
2019110271.tif 000007
【図６】
2019110271.tif 000008
【図７】
2019110271.tif 000009
【図８】
2019110271.tif 000010
【図９】
2019110271.tif 000011
【図１０】
2019110271.tif 000012
【図１１】
2019110271.tif 000013