(57)【要約】  構成可能なコントローラであって、同期制御モジュールと、前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールと、前記複数の信号取得モジュールに接続された制御論理と、前記複数の信号取得モジュールにそれぞれ接続され、かつさらに前記コントローラのそれぞれの入力ピンに各々が接続された複数の同一入力セルと、前記同期制御モジュールおよび前記複数の入力セルに接続された同期信号発生器とを備えた構成可能なデジタルユニットを含む構成可能なコントローラであって、前記複数の入力セルの各々が入力信号パラメータを時間ベースパラメータに変換するように動作可能であり、かつ前記信号取得モジュールの各々が前記時間ベースパラメータを要求されるデジタル形式に変換するように構成されている、構成可能なコントローラ。【選択図】  図３
2007506203.tif 000002
【特許請求の範囲】
【請求項１】
構成可能なコントローラであって、
同期制御モジュールと、
前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールと、
前記複数の信号取得モジュールに接続された制御論理と、
前記複数の信号取得モジュールにそれぞれ接続され、さらに前記コントローラのそれぞれの入力ピンに各々が接続された複数の同一入力セルと、
前記同期制御モジュールおよび前記複数の入力セルに接続された同期信号発生器と
を備えた構成可能なコントローラであって、
前記複数の入力セルの各々が入力信号パラメータを時間ベースパラメータに変換するように動作可能であり、かつ前記信号取得モジュールの各々が前記時間ベースパラメータを要求されるデジタル形式に変換するように構成されている、構成可能なコントローラ。
【請求項２】
前記複数の同一入力セルの各々が比較器を備え、前記比較器は、それぞれの入力ピンからの入力信号、および前記同期信号発生器からの同期信号を受け取り、かつ信号を出力するように適応される請求項１に記載の構成可能なコントローラ。
【請求項３】
前記同期信号はのこぎり波形を持つ請求項２に記載の構成可能なコントローラ。
【請求項４】
前記構成可能なコントローラはさらに、前記制御論理に接続された複数の構成可能な出力制御論理モジュールを備え、前記コントローラはさらに、前記構成可能な出力制御論理モジュールに接続され、かつさらに前記コントローラの複数の出力ピンにも接続された複数のハイサイドおよびローサイド出力ドライバを備える請求項１に記載の構成可能なコントローラ。
【請求項５】
前記構成可能な出力制御論理モジュールの少なくとも一つは一対のハイサイドドライバおよびローサイドドライバに接続され、前記ドライバは前記コントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記構成可能な出力制御論理モジュールは、前記負荷の他方の側の接続に応じて、前記ハイサイドドライバおよびローサイドドライバの一つだけを駆動するように構成される請求項４に記載の構成可能なコントローラ。
【請求項６】
前記構成可能な出力制御論理モジュールの少なくとも一つは、前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記一つのドライバは前記コントローラのそれぞれの出力ピンを通して負荷に接続され、前記構成可能な出力制御論理モジュールは前記一つのドライバを駆動するように構成される請求項４に記載の構成可能なコントローラ。
【請求項７】
前記構成可能な出力制御論理モジュールのうちの第一および第二のモジュールはそれぞれ、一対のハイサイドドライバおよびローサイドドライバに接続され、前記ハイサイドドライバおよび前記ローサイドドライバは前記コントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一および第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイドドライバおよびローサイドドライバを制御するように構成される請求項４に記載の構成可能なコントローラ。
【請求項８】
前記構成可能な出力制御論理モジュールの少なくとも一つは前記ハイサイドドライバのうちの二つに接続され、前記二つのハイサイドドライバは前記コントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記構成可能な出力制御論理モジュールは、前記二つのハイサイドドライバを同時に制御するように構成される請求項４に記載の構成可能なコントローラ。
【請求項９】
前記ハイサイドまたはローサイドドライバの少なくとも一つは前記入力セルの一つに接続される請求項４に記載の構成可能なコントローラ。
【請求項１０】
前記入力セルは、前記少なくとも一つのハイサイドまたはローサイドドライバの電流を測定するように動作可能である請求項９に記載の構成可能なコントローラ。
【請求項１１】
前記入力セルは、前記少なくとも一つのハイサイドまたはローサイドドライバの接続性を検出するように動作可能である請求項１０に記載の構成可能なコントローラ。
【請求項１２】
前記入力セルは前記少なくとも一つのハイサイドまたはローサイドドライバの切替えを確認するように動作可能である請求項１０に記載の構成可能なコントローラ。
【請求項１３】
複数の信号を取得する方法であって、
同期制御モジュールを提供するステップと、
前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールを構成するステップと、
前記複数の信号取得モジュールに接続された制御論理を提供するステップと、
前記複数の信号取得モジュールにそれぞれ接続された複数の同一入力セルを提供するステップと、
前記同期制御モジュールおよび前記複数の入力セルに接続された同期信号発生器を提供するステップと、
前記複数の同一入力セルの一つによって各々取得される複数の入力信号を取得するステップと、
前記取得された信号パラメータを複数の時間ベースパラメータに変換するステップと、
前記複数の時間ベースパラメータを要求されるデジタル形式に変換するステップと
を含む方法。
【請求項１４】
前記取得された信号パラメータを複数の時間ベースパラメータに変換するステップは、前記同期信号発生器から同期信号を受け取るステップと、前記取得された入力信号を前記同期信号と比較するステップとを含む請求項１３に記載の方法。
【請求項１５】
前記同期信号はのこぎり波形を持つ請求項１４に記載の方法。
【請求項１６】
複数の負荷を制御するための構成可能なコントローラであって、
制御論理と、
前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、
前記構成可能な出力制御論理モジュールに接続され、かつさらに前記コントローラの複数の出力ピンにも接続された複数のハイサイドおよびローサイド出力ドライバと
を備えた構成可能なコントローラ。
【請求項１７】
前記構成可能な出力制御論理モジュールの少なくとも一つは一対のハイサイドドライバおよびローサイドドライバに接続され、前記ドライバは前記コントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記構成可能な出力制御論理モジュールは、前記負荷の他方の側の接続に応じて、前記ハイサイドドライバおよびローサイドドライバのうちの一つだけを駆動するように構成される請求項１６に記載の構成可能なコントローラ。
【請求項１８】
前記構成可能な出力制御論理モジュールの少なくとも一つは、前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記一つのドライバは前記コントローラのそれぞれの出力ピンを通して負荷に接続され、前記構成可能な出力制御論理モジュールは前記一つのドライバを駆動するように構成される請求項１６に記載の構成可能なコントローラ。
【請求項１９】
前記構成可能な出力制御論理モジュールのうちの第一および第二のモジュールは一対のハイサイドドライバおよびローサイドドライバにそれぞれ接続され、前記ハイサイドドライバおよび前記ローサイドドライバは前記コントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一および第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイドドライバおよびローサイドドライバを制御するように構成される請求項１６に記載の構成可能なコントローラ。
【請求項２０】
前記構成可能な出力制御論理モジュールの少なくとも一つは、前記ハイサイドドライバのうちの二つに接続され、前記二つのハイサイドドライバは前記コントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記構成可能な出力制御論理モジュールは前記二つのハイサイドドライバを同時に制御するように構成される請求項１６に記載の構成可能なコントローラ。
【請求項２１】
複数の負荷を制御する方法であって、
制御論理を提供するステップと、
前記制御論理に接続された複数の構成可能な出力制御論理モジュールを提供するステップと、
前記構成可能な出力制御論理モジュールに接続され、かつさらに前記コントローラの複数の出力ピンに接続された複数のハイサイドおよびローサイド出力ドライバを提供するステップと、
前記ハイサイドおよびローサイドドライバのうちの少なくとも一つを駆動するように、前記負荷と前記ドライバとの間の接続に応じて、前記複数の構成可能な出力制御論理モジュールの各々を構成するステップと
を含む方法。
【請求項２２】
前記構成可能な出力制御論理モジュールの少なくとも一つは一対の前記ハイサイドドライバおよびローサイドドライバに接続され、前記ドライバは前記コントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記構成可能な出力制御論理モジュールは、前記負荷の他方の側の接続に応じて、前記ハイサイドドライバおよびローサイドドライバのうちの一つだけを駆動するように構成される請求項２１に記載の方法。
【請求項２３】
前記構成可能な出力制御論理モジュールの少なくとも一つは前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記一つのドライバは前記コントローラのそれぞれの出力ピンを通して負荷に接続され、前記構成可能な出力制御論理モジュールは前記一つのドライバを駆動するように構成される請求項２１に記載の方法。
【請求項２４】
前記構成可能な出力制御論理モジュールのうちの第一および第二のモジュールは一対のハイサイドドライバおよびローサイドドライバにそれぞれ接続され、前記ハイサイドドライバおよび前記ローサイドドライバは前記コントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一および第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイドドライバおよびローサイドドライバを制御するように構成される請求項２１に記載の方法。
【請求項２５】
前記構成可能な出力制御論理モジュールの少なくとも一つは前記ハイサイドドライバのうちの二つに接続され、前記二つのハイサイドドライバは前記コントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記構成可能な出力制御論理モジュールは前記二つのハイサイドドライバを同時に制御するように構成される請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的に、アナログおよびデジタル両方の動作パラメータを有するコントローラシステムに関し、さらに詳しくは、プログラマブル論理を含みかつアナログおよびデジタル両方の周辺機器に接続された電子プリント基板のような、コンピュータトゥプレート（Ｃｏｍｐｕｔｅｒ  ｔｏ  Ｐｌａｔｅ）（ＣＴＰ）制御装置に関する。
【背景技術】
【０００２】
最新の技術は、制御されたり自動化されることを必要とする多くのプロセスを含む。ＣＴＰシステムの例を用いると、これらのプロセスは、例えば刷版ローディング、刷版アンローディング、搬送、センタリングおよびパンチング、ドラムバランシング等を含む。電子コントローラはこれらのタスクを制御するために使用される。
【０００３】
今日使用されている多数の電子コントローラは、システムの動作を定義するためのソフトウェアを使用するマイクロプロセッサに基づいている。しかし、様々な信号処理ハードウェアの様々なセンサ型、または様々なドライバ型の様々な負荷のため、ソフトウェアを変えるだけで異なる機械に同一コントローラボードを使用することは、実現できそうにない。したがって、現在の設計では、所望の制御機能は、設計を修正し、各モデル用に新しい回路機構を設けることによって達成される。これは、ある型のセンサまたは負荷用に作成された制御システムが、ハードウェアの著しい変更を必要とせずに、別の型のものとうまく作動することはないことを暗に示す。
【０００４】
所望の制御動作を実行するようにプログラムされた既存の電子コントローラの追加の制約は、マイクロプロセッサがインタフェースの点から制限されることである。この制限は、マイクロプロセッサのアーキテクチャが、制御指向ではなく、コンピュータ指向であるという事実に起因する。制御分野の実際の環境は一般的に、かなりの数の信号および装置（例えばセンサ、スイッチ、モータ等）の処理が関与し、それらの一部はアナログ的性質である。したがって、マイクロプロセッサに加えて、バッファ、デコーダ、ドライバ、ラッチ、マルチプレクサ、アナログデジタルおよびデジタルアナログ変換器、信号処理回路機構等のような、かなりの量の回路機構が必要である。
【０００５】
図１は、様々な信号型を取得するために必要な典型的なハードウェア解決策の一例を示す。
【０００６】
モータエンコーダ１０の論理信号のための解決策は、フィルタ７０によるフィルタリングおよび論理入力バッファ１３０によるバッファリングを含む（低域フィルタ７０は、エンコーダ信号を通過させるために比較的高い遮断周波数を持つ必要がある）。
【０００７】
オープンコレクタ出力を持つスロット付き光スイッチ２０の信号を受け取るために、プルアップ抵抗器８０およびバッファ１４０が必要である。また、低域フィルタ（図示せず）を挿置することもできる。
【０００８】
標準１２Ｖまたは２４Ｖ電圧供給安全ループで通常使用されるインターロックドアスイッチ３０の場合、入力電圧信号を論理供給（一般的に５または３．３Ｖ）のレベルまで低下させるために分圧器９０が必要であり、低域フィルタ１５０は、バウンシングおよび外部ノイズを低減するために必要であり（そのようなフィルタの遮断周波数は、フィルタ７０の遮断周波数とは異なる）、かつ信号をデジタルユニット２００の構成可能な論理に適合させるためにバッファ１６０が必要である。
【０００９】
アナログ信号、例えば二つの圧力センサ信号４０および５０を転送するための選択肢の一つは、ＡＤＣ（アナログデジタル変換器）１７０に接続されたマルチプレクサ１００を含む。
【００１０】
一部の用途は、内蔵ＬＥＤインジケータ６０付きリードスイッチ、例えばＮＯＲＧＲＥＮ  ＱＭ／３４型磁気作動スイッチを利用する。この場合、解決策は、閾値としてリファレンス１８０を使用してフィルタ１１０および電圧比較器１９０に基づくことができる。
【００１１】
機械がモジュール式アーキテクチャを有する場合、例えば、追加の被制御サブシステムを設けることにより半自動または全自動にアップグレードすることのできる手動機械の場合、自動化プロセスは、全ての可能な機械構成用に意図された単一のマルチＩ／Ｏコントローラによるか、または各々が機械の手動、半自動または全自動構成それぞれに専用の三つの異なるより小型のコントローラによるかのいずれかで、実現することができる。
【００１２】
単一マルチＩ／Ｏコントローラの欠点は、特に手動機械では、半自動および全自動モジュール用に意図されたコントローラハードウェアは使用されないので、その非効率な利用にある。
【００１３】
三つの異なる専用のコントローラの欠点は、それらの高いサービス経費および比較的高いコストにある。
【００１４】
目標が、刷版位置検出、刷版ローディング、および刷版アンローディングサブシステムを備えた、手動ＣＴＰ機（最小自動レベル）用のコントローラを設計することにあると仮定しよう。要求されるサブシステムは、一つのモータエンコーダ、オープンコレクタ出力を持つ１０個のスロット付き光センサ、および六個のドアインターロックスイッチを備える。
【００１５】
図１に係る信号取得のための適切なハードウェア解決策は次の通りである。
【００１６】
モータエンコーダ（信号エンコーダＡおよびエンコーダＢ）には、二つのフィルタ７０および二つの論理入力バッファ１３０が必要である。
【００１７】
オープンコレクタ出力を持つ１０個のスロット付き光センサには、１０個のプルアップ抵抗器８０および１０個の論理入力バッファ１４０が適切である。また、１０個の低域フィルタ（図示せず）を挿置することもできる。
【００１８】
六個のドアインターロックスイッチには、六個の分圧器９０、六個のフィルタ１５０、および六個の論理入力バッファ１６０が必要である。
【００１９】
半自動にアップグレードするには、ＣＴＰ機は、例えばエンコーダ付きの三つのＤＣモータ、八個のスロット付きスイッチ、二つのアナログ圧力センサ、および二つの近接センサを含む、新しい刷版センタリングおよび刷版パンチング自動化サブシステム用の信号取得および制御を行うために、追加ハードウェアが必要である。
【００２０】
この場合、コントローラは、手動機械の場合の二つではなく六つ（３×２）のエンコーダの入力、１０個ではなく８個のスロット付きスイッチの入力をサポートしなければならず、手動機械では使用されなかった二つのアナログおよび二つの刷版ショートセンサをサポートするための回路機構を持たなければならない。
【００２１】
図２は、異なる負荷型の制御を行うために必要な典型的なハードウェア解決策の一例を示す。
【００２２】
ステップモータ５５を駆動するための可能な解決策は、構成可能なデジタルユニット２００の出力に接続された一体型ステップモータコントローラ１２０（例えばＳＧＳトムソン・マイクロエレクトロニクスのＬ２９７ステップモータコントローラ）、およびステップモータコントローラ１２０とステップモータ５５との間に接続されたドライバ１４５（例えばＳＧＳトムソン・マイクロエレクトロニクスのＬ２９８デュアルフルブリッジドライバ）によって実現することができる。そのようなステップモータ制御専用ハードウェアは、別のモデルの異なる制御環境に、例えば半自動または全自動機械に、必要となるかもしれないＤＣモータまたは弁制御用には利用できない。
【００２３】
同様に、構成可能なデジタルユニット２００とＤＣモータ５０との間に接続されたＤＣモータドライバ１１５（例えばＡＬＬＥＧＲＯマイクロシステムズ・インコーポレーテッドのＤＭＯＳフルブリッジＰＷＭモータドライバ３９４８）は、別個の弁またはリレーの制御には使用することができず、構成可能なデジタルユニット２００によって制御されて２０ｍＡ弁６０を駆動する、ロードライバ１５５（例えばＡＬＬＥＧＲＯマイクロシステムズ・インコーポレーテッドの６８１０ラッチソースドライバ）は、低電流能力のため、高電流制御ソレノイド駆動用途には使用することができない。
【００２４】
以上のように、手動機械用に選択されたコントローラハードウェアは、異なるセンサ型の捕捉のためおよび異なる型の負荷の制御のためのハードウェア解決策における相違のため、半自動機械のサブシステムを制御するために使用することができない。
【００２５】
同様の状況は、半自動から全自動にアップグレードするとき、または異なる系統の機械用のコントローラを使用しようと試みるときにも生じる。
【００２６】
公開された米国特許出願第２００１／００１５９１８号および第２００１／００３９１９０号は、制御機能、入力インタフェース、出力インタフェース、ユーザインタフェース、パワーインタフェース、ならびに制御回路機構および上記の全てのインタフェースユニットにこれらを構成するために接続された不揮発性メモリユニットを設けた制御回路機構を備えた、構成可能な電子コントローラを提供することによって、上述した欠点を改善しようと努めている。
【００２７】
しかし、コンピュータトゥプレート（ＣＴＰ）のようなより複雑な機械にこの解決策を使用するには幾つかの障害がある。
１．マイクロコントローラの入力はまだ普遍的ではない。これは、アナログセンサをコントローラのデジタル入力に接続できないことを意味する。
２．マイクロコントローラのデジタル入力は、異なる低および高論理レベルを持つセンサからの入力を受け入れるために必要な、入力ヒステリシス調整および入力閾制御を提供できない（例えばＮＯＲＧＲＥＮ  ＱＭ／３４型磁気動作スイッチの低論理レベルは、内蔵ＬＥＤインジケータのため、２Ｖの範囲内である。同時に、デジタル入力バッファＭＯＴＯＲＯＬＡ  ＳＮ７４ＬＳ２４０の最小入力ＨＩＧＨ電圧は２Ｖである。電圧レベルのそのような差異はＱＭ３４の誤った信号取得を引き起こし得る）。
３．提供された解決策はコントローラボード上のハードウェア冗長性を含む。コントローラアーキテクチャは、異なるセンサの捕捉をカバーするために、ＮＶメモリによって構成される全ての可能な機能ブロックを含む必要があり、かつ構成によっては、機能ブロックの一部は使用されない。
４．提供された解決策は、比較的低い範囲の制御をもたらす。例えばコントローラの多重化信号取得は、コントローラの応答時間の減少を導く。この不利点は、おそらく１００個を超えるセンサを取り扱う、例えばＣＴＰ装置コントローラを処理するときには重大になる。
５．負荷の片側に接続されるある固定型のスイッチの使用は、負荷接続の選択肢を制限する（スイッチがハイサイド型である場合には、負荷の反対側は共通（グランド）に接続しなければならず、スイッチがローサイド型である場合には、負荷の反対側は供給電源に接続しなければならない）。一般的に、（共通および電源への）両方の負荷接続が使用されるが、上に示した特許出願は、一種類の負荷接続しかサポートすることができない。
６．例えばＤＣモータを反転させるために必要な負荷の電流方向を変えることができない。
【００２８】
したがって、改善されたアップグレード性およびサービス性を可能にし、かつ既存のコントローラの新しい機械への適応を容易にする、普遍的で柔軟なコントローラアーキテクチャが必要である。
【発明の開示】
【００２９】
本発明の一態様では、同期制御モジュールと、前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールと、前記複数の信号取得モジュールに接続された制御論理と、前記複数の信号取得モジュールにそれぞれ接続され、かつさらに前記コントローラのそれぞれの入力ピンに各々が接続された複数の同一入力セルと、前記同期制御モジュールおよび前記複数の入力セルに接続された同期信号発生器とを備えた構成可能なコントローラであって、前記複数の入力セルの各々が入力信号パラメータを時間ベースパラメータに変換するように動作可能であり、かつ前記信号取得モジュールの各々が前記時間ベースパラメータを要求されるデジタル形式に変換するように構成されている、構成可能なコントローラを提供する。
【００３０】
一実施形態では、前記複数の同一入力セルの各々が比較器を備え、前記比較器は、それぞれの入力ピンからの入力信号、および前記同期信号発生器からの同期信号を受け取り、かつ信号を出力するように適応される。
【００３１】
該同期信号はのこぎり波形を持つことができる。
【００３２】
別の実施形態では、構成可能なコントローラはさらに、前記制御論理に接続された複数の構成可能な出力制御論理モジュールを備え、前記コントローラはさらに、前記構成可能な出力制御論理モジュールに接続され、かつさらに前記コントローラの複数の出力ピンにも接続された複数のハイサイドおよびローサイド出力ドライバを備える。
【００３３】
一構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは一対のハイサイドドライバおよびローサイドドライバに接続され、前記ドライバは前記コントローラのそれぞれの出力ピンを通して負荷の片側に接続され、前記構成可能な出力制御論理モジュールは、前記負荷の反対側の接続に応じて、前記ハイサイドドライバおよびローサイドドライバの一つだけを駆動するように構成される。
【００３４】
第二構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは、前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記一つのドライバは前記コントローラのそれぞれの出力ピンを通して負荷に接続され、前記構成可能な出力制御論理モジュールは前記一つのドライバを駆動するように構成される。
【００３５】
第三構成では、前記構成可能な出力制御論理モジュールのうちの第一および第二のモジュールはそれぞれ、一対のハイサイドドライバおよびローサイドドライバに接続され、前記ハイサイドドライバおよび前記ローサイドドライバは前記コントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一および第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記対のハイサイドドライバおよびローサイドドライバを制御するように構成される。
【００３６】
第四構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは前記ハイサイドドライバのうちの二つに接続され、前記二つのハイサイドドライバは前記コントローラのそれぞれの出力ピンを通して負荷の片側に接続され、前記構成可能な出力制御論理モジュールは、前記二つのハイサイドドライバを同時に制御するように構成される。
【００３７】
別の実施形態では、前記ハイサイドまたはローサイドドライバの少なくとも一つは前記入力セルの一つに接続される。
【００３８】
入力セルは、前記少なくとも一つのハイサイドまたはローサイドドライバの電流を測定するように、または前記少なくとも一つのハイサイドまたはローサイドドライバの接続性を検出するように動作可能である。
【００３９】
あるいは、入力セルは前記少なくとも一つのハイサイドまたはローサイドドライバの切替えを確認するように動作可能である。
【００４０】
本発明の別の態様では、複数の信号を取得する方法であって、同期制御モジュールを提供するステップと、前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールを構成するステップと、前記複数の信号取得モジュールに接続された制御論理を提供するステップと、前記複数の信号取得モジュールにそれぞれ接続された複数の同一入力セルを提供するステップと、前記同期制御モジュールおよび前記複数の入力セルに接続された同期信号発生器を提供するステップと、前記複数の同一入力セルの一つによって各々取得される複数の入力信号を取得するステップと、前記取得された信号パラメータを複数の時間ベースパラメータに変換するステップと、前記複数の時間ベースパラメータを要求されるデジタル形式に変換するステップとを含む方法を提供する。
【００４１】
一実施形態では、前記取得された信号パラメータを複数の時間ベースパラメータに変換するステップは、前記同期信号発生器から同期信号を受け取るステップと、前記取得された入力信号を前記同期信号と比較するステップとを含む。
【００４２】
同期信号はのこぎり波形を持つことができる。
【００４３】
本発明のさらに別の態様では、複数の負荷を制御するための構成可能なコントローラであって、制御論理と、前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、前記構成可能な出力制御論理モジュールに接続され、かつさらに前記コントローラの複数の出力ピンにも接続された複数のハイサイドおよびローサイド出力ドライバとを備えた構成可能なコントローラを提供する。
【００４４】
一構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは一対のハイサイドドライバおよびローサイドドライバに接続され、前記ドライバは前記コントローラのそれぞれの出力ピンを通して負荷の片側に接続され、前記構成可能な出力制御論理モジュールは、前記負荷の反対側の接続に応じて、前記ハイサイドドライバおよびローサイドドライバのうちの一つだけを駆動するように構成される。
【００４５】
第二構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは、前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記一つのドライバは前記コントローラのそれぞれの出力ピンを通して負荷に接続され、前記構成可能な出力制御論理モジュールは前記一つのドライバを駆動するように構成される。
【００４６】
第三構成では、前記構成可能な出力制御論理モジュールのうちの第一および第二のモジュールは一対のハイサイドドライバおよびローサイドドライバにそれぞれ接続され、前記ハイサイドドライバおよび前記ローサイドドライバは前記コントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一および第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記対のハイサイドドライバおよびローサイドドライバを制御するように構成される。
【００４７】
第四構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは、前記ハイサイドドライバのうちの二つに接続され、前記二つのハイサイドドライバは前記コントローラのそれぞれの出力ピンを通して負荷の片側に接続され、前記構成可能な出力制御論理モジュールは前記二つのハイサイドドライバを同時に制御するように構成される。
【００４８】
本発明の追加の態様では、複数の負荷を制御する方法であって、制御論理を提供するステップと、前記制御論理に接続された複数の構成可能な出力制御論理モジュールを提供するステップと、前記構成可能な出力制御論理モジュールに接続され、かつさらに前記コントローラの複数の出力ピンに接続された複数のハイサイドおよびローサイド出力ドライバを提供するステップと、前記ハイサイドおよびローサイドドライバのうちの少なくとも一つを駆動するように、前記負荷と前記ドライバとの間の接続に応じて、前記複数の構成可能な出力制御論理モジュールの各々を構成するステップとを含む方法を提供する。
【００４９】
一構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは前記一対のハイサイドドライバおよびローサイドドライバに接続され、前記ドライバは前記コントローラのそれぞれの出力ピンを通して負荷の片側に接続され、前記構成可能な出力制御論理モジュールは、前記負荷の反対側の接続に応じて、前記ハイサイドドライバおよびローサイドドライバのうちの一つだけを駆動するように構成される。
【００５０】
第二構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記一つのドライバは前記コントローラのそれぞれの出力ピンを通して負荷に接続され、前記構成可能な出力制御論理モジュールは前記一つのドライバを駆動するように構成される。
【００５１】
第三構成では、前記構成可能な出力制御論理モジュールのうちの第一および第二のモジュールは一対のハイサイドドライバおよびローサイドドライバにそれぞれ接続され、前記ハイサイドドライバおよび前記ローサイドドライバは前記コントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一および第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記対のハイサイドドライバおよびローサイドドライバを制御するように構成される。
【００５２】
第四構成では、前記構成可能な出力制御論理モジュールの少なくとも一つは前記ハイサイドドライバのうちの二つに接続され、前記二つのハイサイドドライバは前記コントローラのそれぞれの出力ピンを通して負荷の片側に接続され、前記構成可能な出力制御論理モジュールは前記二つのハイサイドドライバを同時に制御するように構成される。
【００５３】
本発明をよりよく理解するため、およびそれをいかに実施することができるかを示すために、純粋に実施例として、添付の図面を参照しながら説明する。
図１は異なる型の入力信号の取得を行うために必要な典型的なハードウェア解決策の一例である。
図２は異なる型の負荷の制御を行うために必要な典型的なハードウェア解決策の一例である。
図３は本発明のコントローラの略ブロック図である。
図４は本発明に係る入力セルの一実施形態の略図である。
図５は本発明に係る入力セルの好適な実施形態の略図である。
図６は図５の入力セル、およびアナログセンサ捕捉用に構成された、本発明に係る信号取得モジュールのタイミング図を示す。
図７はアナログ信号捕捉用に構成された、本発明に係る信号取得モジュールのブロック図である。
図８はトーテムポール出力センサを目的とする、本発明に係る信号取得モジュールの実施形態のブロック図である。
図９はトーテムポール出力センサの信号取得を説明するタイミング図を示す。
図１０はＬＥＤ表示付き近接センサ用の、本発明に係る信号取得モジュールの機能性を説明するタイミング図を示す。
図１１はソレノイド、リレー、およびランプのような異なる負荷を駆動するコントローラの好適な実施形態のブロック図である。
図１２はＤＣまたはＡＣモータ制御の好適な実施形態を示す。
図１３はステップモータ制御の好適な実施形態を示す。
図１４はコントローラにおける電流および電圧フィードバックの好適な実現のブロック図である。
【発明を実施するための最良の形態】
【００５４】
本発明は、既存のコントローラの欠点を克服する、構成可能なコントローラアーキテクチャを提供する。
【００５５】
本発明の少なくとも一つの実施形態を詳細に説明する前に、本発明はその適用を、以下の説明に記載しあるいは図面に示す構成要素の構成および配置の詳細に限定されないことを理解されたい。本発明は他の実施形態にも適用可能であり、あるいは様々な方法で実施または実行することができる。また、本書で使用する語法および専門用語は説明を目的とするものであって、限定とみなすべきではないことを理解されたい。
【００５６】
図３は、同期信号発生器２５０とＦＰＧＡまたはＣＰＬＤのような構成可能なデジタルユニット２００とを備えた、本発明のコントローラ２３０の略ブロック図であり、構成可能なデジタルユニットは少なくとも同期モジュール２７０と、制御論理３７０と、同一入力セル２４０を介してコントローラ２３０の入力ピン２１０から来る信号を受け入れるように構成された多数の信号取得モジュール２６０と、ハイサイド３５０および／またはローサイド３６０出力ドライバを介して、コントローラ２３０の出力ピン３８０に接続された負荷の制御を行うように構成された構成可能な出力制御論理モジュール２８０とを備える。
【００５７】
提案されたシステムは、その構成能力を使用して、様々な周辺環境をサポートするように設計される。
【００５８】
構成可能なデジタルユニット２００の同期モジュール２７０は、入力セル２４０および信号取得モジュール２６０の作業を同期化するために、基本的時間依存信号を生成するように構成される。そのような同期化は、入力セル２４０によって入力信号値を時間ベースパラメータ（例えばパルス幅、遅延、デューティサイクル、周波数等）に変換するため、および次いで、構成された信号取得モジュール２６０によってこれらの時間ベースパラメータをデジタル形式に変換するために必要である。同期モジュール２７０の一つの可能な実現は例えば、一定のパルス間隔で入力するパルスをカウントするカウンタとすることができる。そのようなパルスのシーケンスは、例えばシステムクロックから得ることができる。カウンタ２７０の出力（リファレンスデータ２９０）は、同期データ２７５として信号取得ブロック２６０の各々、および同期信号発生器２５０にも接続される。同期信号発生器２５０は、例えばデジタルアナログ変換器として実現される。カウンタ２７０が作動している間、リファレンスデータ２９０に等しい同期データ２７５の値は０からその最大値まで周期的に変化し、それは同期信号発生器２５０の出力ネット２５５にのこぎり波形電圧Ｖｓｙｎｃを引き起こす。この電圧は入力セル２４０の第二入力に送られる。入力セル２４０の第一入力はコントローラ２３０の対応する入力ピン２１０にそれぞれ接続される。入力セル２４０（ピン３）の出力信号は、対応する信号取得ブロック２６０の入力１に接続される。同期制御モジュール２７０の別の実施形態では、図４に関連して例示するように、同期データ２７５およびリファレンスデータ２９０は等しくないかもしれない。
【００５９】
構成可能な信号取得ブロック２６０の実現は、受け入れる必要のある信号の型に応じて変えることができ、したがって様々な周辺環境をサポートする。
【００６０】
入力セル２４０の可能な実施形態の二つの例を図４および５に示す。図４の入力セルは、電圧周波数変換器２２５、例えばナショナル・セミコンダクタのＬＭ１３１に基づく。この実現の場合、同期制御モジュール２７０は、同期データ２５５が、周期的（カウント周期毎に一回）に現れる一連の短パルスを表わすように構成しなければならない。リファレンスデータ２９０は、図３に関連して上述したように実現しなければならない。同期信号発生器２５０は、例えばバッファまたは増幅器として実現することができる。同期信号発生器２５０から来る短い同期パルス２５５はＶＦ変換器２２５をリセットし、各リセットの終了後に、入力電圧値に比例する周波数が変換器の出力およびしたがってネット２２に現れる。この周波数は対応する信号取得モジュール２６０の入力に送られ、それは（例えば同期制御モジュール２７０のカウント周期に等しい時間単位毎に入力パルスをカウントすることによって）制御を実行するのに便利なデジタル形式（１ビットまたはそれ以上）に周波数値を変換するように構成しなければならない。
【００６１】
入力セル２４０の好適な実施形態を図５に示す。セルは比較器２３５、例えばテキサス・インスツルメントのＬＭ２９０１を含む。比較器２３５の入力１は同期信号発生器２５０の出力ネットに接続される。比較器２３５の入力２はコントローラ２３０の入力ピン２１０に接続される。比較器２３５の出力３は実際には入力セル２４０の出力であり、構成可能なデジタルユニット２００の信号取得モジュール２６０の入力に接続しなければならない。抵抗器２１５は任意選択であり、スイッチ型またはオープンコレクタ出力型のセンサが使用される場合に、比較器の入力をバイアスするように意図されている。これらの抵抗器は、センサに対するそれらの影響を除去するために、比較的高い抵抗（数十または数百オーム）を持つ必要がある。入力セル２４０の本実施形態をサポートするために、同期モジュール２７０は上述したカウンタとして構成する必要がある。この場合、カウンタのリファレンスデータ２９０および同期データ２７５は等しい。また、入力セル２４０の本実施形態をサポートするために、同期信号発生器２５０は例えばデジタルアナログ変換器として実現する必要がある。
【００６２】
コントローラの電源が入っている間、信号取得入力セル２４０の比較器２３５は、ネット２５５を通して同期信号発生器２５０の出力から来るのこぎり波形電圧Ｖｓｙｎｃを、コントローラ２３０の入力ピン２１０を介して比較器２３５の正入力に接続された周辺検出器の信号Ｖｉｎｐと比較する。比較の結果が、入力セル２４０の出力信号Ｖｃｅｌｌである。
【実施例】
【００６３】
本発明のコントローラ装置の柔軟性について、様々な例示的型の周辺検出器に対するその機能性を記述することにより説明する。
【００６４】
実施例１−アナログ出力センサに対するコントローラの機能性
図６は、アナログセンサ取得の場合、例えば出力電圧が試験圧力に応じて変化する圧力センサの場合の図５の入力セル２４０（線１、２、３）および信号取得モジュール２６０（線４、５）のタイミング図を示す。
【００６５】
この場合、アナログ入力信号Ｖｉｎｐ（線２）は、入力セル２４０の比較器２３５によって、のこぎり波形同期電圧Ｖｓｙｎｃ（線１）と比較される。Ｖｉｎｐ信号がＶｓｙｎｃより高ければ、比較器２３５の出力電圧Ｖｃｅｌｌ（線３）は高く、そうでなければ低い。Ｖｃｅｌｌ信号はネット２２０を介して信号取得ブロック２６０に入る。
【００６６】
図７は、アナログ信号取得用に構成された信号取得ブロック２６０のブロック図である。該ブロックは、立下り縁検出ブロック５００およびデータレジスタ５１０から構成される。立下り縁検出ブロック５００は、入力セル２４０から信号取得ブロック２６０の入力１に到来する信号Ｖｃｅｌがその値を高から低に変えるたびに、１システムクロック長のパルスＶｌａｔｃｈを生成する。このパルスは、信号取得ブロック２６０の第二入力に到来するリファレンスデータ２９０をデータレジスタ５１０にラッチすることを可能にする。比較器等式（Ｖｓｙｎｃ＝Ｖｉｎｐ）に従って、ラッチされるデータは、測定されるアナログセンサ出力電圧に等しい値となる。このラッチデータは信号取得モジュール２６０の出力３に現れ、制御のための入力信号値として使用することができる。
【００６７】
実施例２−トーテムポール出力を持つスロット付き光スイッチに対するコントローラの機能性
図８は、トーテムポール出力センサ、例えばワイドギャップ型ＯＰＴＥＣ  ＯＰＢ９００Ｗのための信号取得ブロック２６０の実施形態のブロック図である。
【００６８】
トーテムポール出力スイッチをサポートするように意図された信号取得モジュール２６０の構成は、その入力がモジュール２６０の第二入力につながるリファレンスデータバス２９０に接続され、かつその出力（信号Ｖｔｈｒ＿ｆｒｅｑ）がＡＮＤゲート５６０の第一入力に接続された、閾値周波数発生器５５０を備える。ＡＮＤゲート５６０の第二入力は、モジュール２６０の入力１を通して入力セル２４０の出力Ｖｃｅｌｌを受け取る。ＡＮＤゲート出力信号（Ｖａｎｄ＿ｇａｔｅ）は、カウンタ５７０の入力ＲＥＳＥＴに接続される。カウンタ出力の最上位ビット（Ｑｎ）は、インバータ５８０によって反転され、カウンタ５７０のチップイネーブル（ＣＥ）入力、および信号取得モジュール２６０の出力３に接続される。
【００６９】
図９は、トーテムポール出力センサの信号取得を説明するタイミング図を示す。入力セルによって生成される信号Ｖｃｅｌｌ（曲線３）は、のこぎり波形電圧Ｖｓｙｎｃ（曲線１）と、トーテムポール出力スイッチ（曲線２）から来る入力信号Ｖｉｎｐとの間の比較の結果である。信号Ｖｃｅｌｌは、信号取得ブロック２６０のＡＮＤゲート５６０の第一入力によって受け入れられる。ＡＮＤゲートの第二入力は、閾値周波数発生器５５０によってＤＡＴＡから生成される閾値周波数信号Ｖｔｈｒ＿ｆｒｅｑを受け取る。このモジュールは、同期モジュール２７０のデータカウント周期（零から最高値まで）に等しい周期の周波数を発生する。この周波数のデューティサイクルは、入力信号論理レベルの決定のために所望の閾値に従って予め決定する必要がある。曲線４は、５０％に等しいデューティサイクルの閾値周波数を示す。これは、のこぎり波電圧基準値がその最大値の半分より高い場合にのみ、閾値周波数信号が高レベルになることを意味する。
【００７０】
この場合、ＡＮＤゲート５６０は、Ｖｓｙｎｃ最大電圧の５０％値の入力信号による克服を検出する検出器の役割を果たす。Ｖｃｅｌｌが高レベルになりかつＶｔｈｒ＿ｆｒｅｑが高レベルになるたびに、ＡＮＤゲート出力（曲線５）も高レベルになり、したがってＶｉｎｐが予め定められた閾値（この例ではＶｓｙｎｃ最大値の５０％）を超えることを示す。
【００７１】
Ｖａｎｄ＿ｇａｔｅが低レベルのとき、カウンタ５７０は、最上位ビットが高レベルになるまでカウントする。その瞬間にインバータ５８０は出力の低論理レベルによってカウンタを制止し、カウンタはこの状態を維持する。Ｖｉｎｐが予め定められた閾値を超えている間、リセットが生じ、ＡＮＤゲート出力からの波動はカウンタをリセットし、その最上位ビット（ＭＳＢ）は低レベルになる。反転したＭＳＢ値はセンサの状態を示す（曲線６）。
【００７２】
ヒステリシスを提供する信号取得ブロック２６０の別の実施形態（図示せず）も実現することができる。
【００７３】
実施例３−内蔵ＬＥＤインジケータ付き近接センサ（例えばＮＯＲＧＲＥＮ  ＱＭ／３４型磁気作動スイッチ）に対するコントローラの機能性
信号取得ブロック２６０のアーキテクチャは、図８に示すものと同じでなければならないが、閾値周波数発生器５５０はわずかに変更しなければならない。ＬＥＤ表示を備えた近接センサ用に意図された信号取得ブロック２６０の機能性を説明するタイミング図を図１０に示す。
【００７４】
近接センサ信号Ｖｉｎｐ（曲線２）は、その論理低状態の値が、前の実施例でトーテムポール出力センサ（図９、曲線２）について説明したものより高い。これは近接センサの最良の取得がより高い閾値で、例えば前の実施例の５０％ではなく、Ｖｓｙｎｃの最大値の７０％で行われることを意味する。示した通り、Ｖｔｈｒ＿ｆｒｅｑのデューティサイクルは、入力信号の状態（高または低）を生成するための閾値を定義する。したがって、閾値を高めるために、閾値周波数発生器５５０は、Ｖｓｙｎｃ（曲線１）がその最大値の７０％より低いときにはＶｔｈｒ＿ｆｒｅｑ（曲線４）が低レベルになり、Ｖｓｙｎｃがその最大値の７０％より高いときにはＶｔｈｒ＿ｆｒｅｑが高レベルとなるように、構成しなければならない。換言すると、Ｖｔｈｒ＿ｆｒｅｑは３０％（１００％−７０％）のデューティサイクルを有し、それは入力信号取得のための最適な閾値である。Ｖａｎｄ＿ｇａｔｅ（曲線５）およびＶｓｔａｔｕｓ（曲線６）の信号生成の論理は、前の実施例と同じである。
【００７５】
異なる型の負荷を制御するコントローラの柔軟性は、構成可能な出力制御論理モジュール２８０の構成、および予め定められた個数のローサイドドライバ３６０およびハイサイドドライバ３５０への接続によってもたらされる（図３）。各ドライバは構成可能なデジタルユニット２００の構成可能な出力制御論理モジュール２８０によって制御され、その出力（ＨＤ＿ＯＵＴまたはＬＤ＿ＯＵＴ）によってコントローラ２３０の出力ピン３８０にそれぞれ接続される。各ハイサイドドライバ３５０はハイサイドスイッチ制御ユニット３１０およびハイサイド電源スイッチ３２０から構成され、各ローサイドドライバ３６０はローサイドスイッチ制御ユニット３３０およびローサイド電源スイッチ３４０から構成される。特定の負荷に対するローおよびハイサイドドライバの適用は公知である。本発明のコントローラでそれらを使用する新規性は、コントローラの柔軟性を達成するために、特定の制御可能な出力制御ブロック２８０が、デジタルユニット２００の構成可能な論理で、予め定められた負荷を制御するように構成されることにある。ドライバ３５０および３６０は様々な組合せにグループ化することができる。特定の負荷制御のための各々の適切なドライバの組合せは、示したグループを制御するように意図された、構成可能な出力制御論理モジュール２８０の構成によってサポートされる。
【００７６】
ＤＣ、ＡＣ、およびステップモータのみならず、弁、ソレノイド、およびリレーのような様々な負荷型を制御する実施例、およびコントローラ電流能力を高める能力を、図１１、１２および１３に示す。
【００７７】
実施例４−ソレノイド、リレー、またはランプ負荷に対するコントローラの機能性
図１１は、ソレノイド、リレー、ランプ等のような様々な負荷を駆動するコントローラの好適な実施形態のブロック図である。
【００７８】
負荷の第二ピン接続（図１１ａ）とは独立して負荷を制御するために、本発明のコントローラは、負荷の第二ピンに接続された、二つのドライバ３５０および３６０用の構成可能な出力制御論理モジュール２８０の構成を提供する。負荷３９０がグランド端子に接続されると（実線）、構成可能な出力制御論理モジュール２８０はハイサイドドライバ３５０を通して制御を行い、ローサイドドライバはオフ状態である。同様に、負荷３９０が電源Ｖｄｄ端子に接続されると（破線）、構成可能な出力制御論理モジュール２８０はローサイドドライバ３６０を通して制御を行い、ハイサイドドライバはオフ状態である。
【００７９】
負荷はまた、第二負荷端子接続（図１１ｂ）によっては、単一のハイサイドドライバまたは単一のローサイドドライバによって制御することもできる。それがグランド端子である場合、制御はハイサイドドライバによって行われ、それが電源端子である場合、制御はローサイドドライバによって行われなければならない。各々の制御チャネルはそれ自身の構成可能な制御モジュール２８０を持たなければならない。
【００８０】
二つの独立した源（例えば制御源およびイネーブル状態源）によってもたらされる安全な負荷制御を図１１ｃに示す。この場合、負荷３９０は、ハイサイドドライバ３５０およびローサイドドライバ３６０の出力間に接続される。安全制御アーキテクチャは、ハイおよびローサイドドライバにそれぞれ接続され、かつデジタルユニット２００の制御可能な論理を介して到来する二つの独立した信号源によって制御される、二つの構成可能な出力制御論理モジュールの構成によってサポートされる。
【００８１】
コントローラの電流能力の増大は、高電流負荷をコントローラの二つ以上の出力に接続することによって達成することができる。例えば、コントローラの出力の電流能力を二倍に増大するために、グランド接続負荷は二つのハイサイドドライバ３５０によって制御される（図１１ｄ）。この制御は、二つのハイサイドドライバの同時制御に関与する、構成可能な出力制御論理モジュール２８０の構成によってもたらされる。
【００８２】
実施例５−ＤＣおよびＡＣモータに対するコントローラの機能性
ＤＣまたはＡＣモータ制御の好適な実施形態を図１２に示す。ＤＣモータ５０は、ハイサイドドライバ３５０およびローサイドドライバ３６０の共通結線間に接続される。この実施例で構成された四つのドライバはブリッジ駆動回路を形成する。モータの制御は、ブリッジ制御回路機構をサポートするための全ての論理機能を有する、対応する制御モジュール２８０の構成によって提供される。図１２の構成はまた、ブリッジ回路にＰＷＭ制御を設け、こうしてブリッジ出力にＡＣを得ることによって、ＡＣモータを駆動するためにも使用することができる。
【００８３】
実施例６−ステップモータに対するコントローラの機能性
ステップモータ制御の好適な実施形態を図１３に示す。各ステップモータ５５の巻線は、上述の通りブリッジ駆動回路の出力に接続される。ステップモータ巻線電流およびステップモータ制御に必要な論理の同期化は、その出力によってローサイドドライバ３５０およびハイサイドドライバ３６０にそれぞれ接続される、この目的のために構成された出力論理モジュール２８０によって実行される。
【００８４】
実施例４〜６を要約すると、ハイおよびロードライバを組合せてそれらを負荷に接続する能力と共に、構成可能な出力制御論理モジュール２８０の構成によって、本発明が、様々な機械環境に適応可能な普遍的かつ柔軟なコントローラを提供することが分かる。それらの一部は、次の通りである。
−負荷接続に依存する別個の負荷制御
−負荷接続に依存しない別個の負荷制御
−二つの独立チャネルによる安全な負荷接続
−ＤＣ、ＡＣ、およびステップモータの制御
−高電流負荷用途、例えばソレノイド、リレー、モータ等のための電流能力の増大
【００８５】
実施例７−コントローラの機能性のフィードバック
電流および電圧フィードバックを提供するために入力セル２４０ａを利用するコントローラ２３０の好適な実施形態を図１４に示す。
【００８６】
ハイサイド３５０ドライバ電流に比例する信号は、入力セル２４０ａおよび信号取得ブロック２６０ａによって測定される。測定データは、例えばドライバおよびその負荷の短絡防止をもたらすために使用することができる。換言すると、測定された電流値が制御論理３７０に含まれる予め定められた値より大きい場合、制御論理３７０は構成可能な出力制御論理モジュール２８０ａを強制的にオフ状態にし、こうして短絡防止を実行する。ドライバ（負荷）の電流を測定するために、入力セルをいずれかのローサイドドライバに接続することもできる。ハイサイドドライバの電流保護について説明したのと同様の仕方で、短絡防止が働く。
【００８７】
別の型のフィードバックは、その入力１をローサイドドライバ３６０の出力に接続された、入力セル２４０ｂによって実現される。この場合、フィードバックは、負荷の接続または切断の検出に使用することができる。負荷がローサイドドライバに接続され、ドライバがオフ状態である場合には、負荷の電源電圧電位は、コントローラ２３０の出力ピン３８０ｂおよびローサイドドライバ３６０の出力それぞれに現れる。この高い値は、入力セル２４０ｂおよび信号取得ブロック２６０ｂによって検出することができる。ローサイドドライバの出力における高電圧値の検出は、負荷がドライバに接続されていることを意味する。負荷が切断されると、ローサイドドライバの出力は低い値を持ち、この値の検出は負荷の切断を示す。そのような接続は、ローサイドドライバの切替えの確認にも使用することができる。同じ目標は、入力セルをハイサイドドライバの出力に接続することによって達成することができる。
【００８８】
本発明が本書で特に示しかつ上述したものに限定されないことを当業者は理解されるであろう。むしろ、本発明の範囲は付属の請求の範囲によって定義され、本書で上述した様々な特徴の組合せおよび部分組合せのみならず、上記説明を読むことにより当業者が思いつくようなその変形および変化をも含む。
【図面の簡単な説明】
【００８９】
【図１】異なる型の入力信号の取得を行うために必要な典型的なハードウェア解決策の一例である。
【図２】異なる型の負荷の制御を行うために必要な典型的なハードウェア解決策の一例である。
【図３】本発明のコントローラの略ブロック図である。
【図４】本発明に係る入力セルの一実施形態の略図である。
【図５】本発明に係る入力セルの好適な実施形態の略図である。
【図６】図５の入力セル、およびアナログセンサ捕捉用に構成された、本発明に係る信号取得モジュールのタイミング図を示す。
【図７】アナログ信号捕捉用に構成された、本発明に係る信号取得モジュールのブロック図である。
【図８】トーテムポール出力センサを目的とする、本発明に係る信号取得モジュールの実施形態のブロック図である。
【図９】トーテムポール出力センサの信号取得を説明するタイミング図を示す。
【図１０】ＬＥＤ表示付き近接センサ用の、本発明に係る信号取得モジュールの機能性を説明するタイミング図を示す。
【図１１】ソレノイド、リレー、およびランプのような異なる負荷を駆動するコントローラの好適な実施形態のブロック図である。
【図１２】ＤＣまたはＡＣモータ制御の好適な実施形態を示す。
【図１３】ステップモータ制御の好適な実施形態を示す。
【図１４】コントローラにおける電流および電圧フィードバックの好適な実現のブロック図である。
【図１】
2007506203.tif 000003
【図２】
2007506203.tif 000004
【図３】
2007506203.tif 000005
【図４】
2007506203.tif 000006
【図５】
2007506203.tif 000007
【図６】
2007506203.tif 000008
【図７】
2007506203.tif 000009
【図８】
2007506203.tif 000010
【図９】
2007506203.tif 000011
【図１０】
2007506203.tif 000012
【図１１】
2007506203.tif 000013
【図１２】
2007506203.tif 000014
【図１３】
2007506203.tif 000015
【図１４】
2007506203.tif 000016
【手続補正書】
【提出日】平成18年5月23日(2006.5.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
構成可能なコントローラであって、
同期制御モジュールと、
前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールと、
前記複数の構成可能な信号取得モジュールに接続された制御論理と、
前記複数の構成可能な信号取得モジュールにそれぞれ接続され、さらに前記構成可能なコントローラのそれぞれの入力ピンに各々が接続された複数の同一入力セルと、
前記同期制御モジュールおよび前記複数の同一入力セルに接続された同期信号発生器と
を備えた構成可能なコントローラであって、
前記複数の同一入力セルの各々が入力信号パラメータを時間ベースパラメータに変換可能であり、かつ前記構成可能な信号取得モジュールの各々が前記時間ベースパラメータを要求されるデジタル形式に変換するように構成されている、構成可能なコントローラ。
【請求項２】
前記複数の同一入力セルの各々が比較器を備え、前記比較器は、前記構成可能なコントローラのそれぞれの入力ピンからの入力信号、および前記同期信号発生器からの同期信号を受け取り、かつ信号を出力するように適応される請求項１に記載の構成可能なコントローラ。
【請求項３】
前記同期信号はのこぎり波形を含む請求項２に記載の構成可能なコントローラ。
【請求項４】
前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、前記構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンにも接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバとをさらに備える請求項１に記載の構成可能なコントローラ。
【請求項５】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記複数の構成可能な出力制御論理モジュールは、前記負荷の第二の側の接続に応じて、前記一対のハイサイド出力ドライバおよびローサイド出力ドライバから一つだけのハイサイド出力ドライバおよびローサイド出力ドライバを駆動するように構成される請求項４に記載の構成可能なコントローラ。
【請求項６】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つに接続され、前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つは前記構成可能なコントローラのそれぞれの出力ピンを通して負荷に接続され、前記複数の構成可能な出力制御論理モジュールは前記ローサイドドライバの一つまたは前記ハイサイドドライバの一つを駆動するように構成される請求項４に記載の構成可能なコントローラ。
【請求項７】
第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールはそれぞれ、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの一対のハイサイドドライバおよびローサイドドライバに接続され、前記一対のハイサイドドライバおよびローサイドドライバは前記構成可能なコントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、前記第一の構成可能な出力制御論理モジュールおよび前記第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイドドライバおよびローサイドドライバを制御するように構成される請求項４に記載の構成可能なコントローラ。
【請求項８】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの二つのハイサイドドライバに接続され、前記二つのハイサイドドライバは前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、前記複数の構成可能な出力制御論理モジュールは、前記二つのハイサイドドライバを同時に制御するように構成される請求項４に記載の構成可能なコントローラ。
【請求項９】
前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの少なくとも一つのハイサイドドライバまたはローサイドドライバは前記入力セルの一つに接続される請求項４に記載の構成可能なコントローラ。
【請求項１０】
前記入力セルは、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの前記少なくとも一つのハイサイドドライバまたはローサイドドライバの電流を測定可能である請求項９に記載の構成可能なコントローラ。
【請求項１１】
前記入力セルは、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの前記少なくとも一つのハイサイドドライバまたはローサイドドライバの接続性を検出可能である請求項１０に記載の構成可能なコントローラ。
【請求項１２】
前記入力セルは、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバからの前記少なくとも一つのハイサイドドライバまたはローサイドドライバの切替えを確認可能である請求項１０に記載の構成可能なコントローラ。
【請求項１３】
複数の信号を取得する方法であって、
（ａ）同期制御モジュールを提供するステップと、
（ｂ）前記同期制御モジュールに接続された複数の構成可能な信号取得モジュールを構成するステップと、
（ｃ）前記複数の構成可能な信号取得モジュールに接続された制御論理を提供するステップと、
（ｄ）前記複数の構成可能な信号取得モジュールにそれぞれ接続された複数の同一入力セルを提供するステップと、
（ｅ）前記同期制御モジュールおよび前記複数の同一入力セルに接続された同期信号発生器を提供するステップと、
（ｆ）前記複数の同一入力セルの一つによって各々取得される複数の入力信号を取得するステップと、
（ｇ）前記複数の入力信号を複数の時間ベースパラメータに変換するステップと、
（ｈ）前記複数の時間ベースパラメータを要求されるデジタル形式に変換するステップと
を含む方法。
【請求項１４】
ステップ（ｇ）は、（ｇ１）前記同期信号発生器から同期信号を受け取るステップと、（ｇ２）前記複数の入力信号を前記同期信号と比較するステップとを含む請求項１３に記載の方法。
【請求項１５】
前記同期信号はのこぎり波形を含む請求項１４に記載の方法。
【請求項１６】
構成可能なコントローラであって、
制御論理と、
前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、
前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンにも接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバとを備えた構成可能なコントローラであって、
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、前記負荷の第二の側の接続に応じて、前記一対のハイサイド出力ドライバおよびローサイド出力ドライバの一つだけを駆動するように構成される構成可能なコントローラ。
【請求項１７】
構成可能なコントローラであって、
制御論理と、
前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、
前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンにも接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバとを備えた構成可能なコントローラであって、
第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールは、それぞれ一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、
前記第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイド出力ドライバおよびローサイド出力ドライバを制御するように構成される構成可能なコントローラ。
【請求項１８】
構成可能なコントローラであって、
制御論理と、
前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、
前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンにも接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバとを備えた構成可能なコントローラであって、
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、二つのハイサイド出力装置に接続され、
前記二つのハイサイド出力装置は、構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、二つのハイサイド出力ドライバを同時に制御するように構成される構成可能なコントローラ。
【請求項１９】
複数の負荷を制御する方法であって、
（ａ）制御論理を提供するステップと、
（ｂ）前記制御論理に接続された複数の構成可能な出力制御論理モジュールを提供するステップと、
（ｃ）前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンに接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバを提供するステップと、
（ｄ）前記複数の負荷と前記複数のハイサイド出力ドライバおよびローサイド出力ドライバの間の接続に応じて、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバの少なくとも一つを駆動するように前記複数の構成可能な出力制御論理モジュールの各々を構成するステップとを含み、
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、負荷の第二の側の接続に応じて、前記ハイサイド出力ドライバおよびローサイド出力ドライバの一つだけを駆動するように構成される方法。
【請求項２０】
複数の負荷を制御する方法であって、
（ａ）制御論理を提供するステップと、
（ｂ）前記制御論理に接続された複数の構成可能な出力制御論理モジュールを提供するステップと、
（ｃ）前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンに接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバを提供するステップと、
（ｄ）前記複数の負荷と前記複数のハイサイド出力ドライバおよびローサイド出力ドライバの間の接続に応じて、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバの少なくとも一つを駆動するように前記複数の構成可能な出力制御論理モジュールの各々を構成するステップとを含み、
第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールは、それぞれ一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、
前記第一の構成可能な出力制御論理モジュールおよび前記第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイド出力ドライバおよびローサイド出力ドライバを制御するように構成される方法。
【請求項２１】
複数の負荷を制御する方法であって、
（ａ）制御論理を提供するステップと、
（ｂ）前記制御論理に接続された複数の構成可能な出力制御論理モジュールを提供するステップと、
（ｃ）前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンに接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバを提供するステップと、
（ｄ）前記複数の負荷と前記複数のハイサイド出力ドライバおよびローサイド出力ドライバの間の接続に応じて、前記複数のハイサイド出力ドライバおよびローサイド出力ドライバの少なくとも一つを駆動するように複数の構成可能な出力制御論理モジュールの各々を構成するステップとを含み、
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、二つのハイサイド出力ドライバに接続され、
前記二つのハイサイド出力ドライバは、前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、前記二つのハイサイド出力ドライバを同時に制御するように構成される方法。
【請求項２２】
複数の負荷を制御するための構成可能なコントローラであって、
制御論理と、
前記制御論理に接続された複数の構成可能な出力制御論理モジュールと、
前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンにも接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバとを備えた構成可能なコントローラであって、
前記複数の負荷の各々は前記構成可能なコントローラの出力ピンの少なくとも一つに接続され、前記構成可能なコントローラの出力ピンの各々はハイサイド出力ドライバまたはローサイド出力ドライバに接続され、
前記複数の構成可能な出力制御論理モジュールは、
前記複数の負荷の各々に接続された前記構成可能なコントローラの出力ピンの数と、
前記構成可能なコントローラの出力ピンに接続されたハイサイド出力ドライバの数と、
前記構成可能なコントローラの出力ピンに接続されたローサイド出力ドライバの数と
に応じて前記複数の負荷の各々を制御するように適応される構成可能なコントローラ。
【請求項２３】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、負荷の第二の側の接続に応じて、前記一対のハイサイド出力ドライバおよびローサイド出力ドライバの一つだけを駆動するように構成される請求項２２に記載の構成可能なコントローラ。
【請求項２４】
第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールは、それぞれ一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、
前記第一の構成可能な出力制御論理モジュールおよび前記第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイド出力ドライバおよびローサイド出力ドライバを制御するように構成される請求項２２に記載の構成可能なコントローラ。
【請求項２５】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、二つのハイサイド出力ドライバに接続され、
前記二つのハイサイド出力ドライバは、前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、前記二つのハイサイド出力ドライバを同時に制御するように構成される請求項２２に記載の構成可能なコントローラ。
【請求項２６】
複数の負荷を制御する方法であって、
（ａ）制御論理を提供するステップと、
（ｂ）前記制御論理に接続された複数の構成可能な出力制御論理モジュールを提供するステップと、
（ｃ）前記複数の構成可能な出力制御論理モジュールに接続され、かつさらに前記構成可能なコントローラの複数の出力ピンに接続された複数のハイサイド出力ドライバおよびローサイド出力ドライバを提供するステップとを含み、
前記複数の負荷の各々は前記構成可能なコントローラの出力ピンの少なくとも一つに接続され、前記構成可能なコントローラの出力ピンの各々はハイサイド出力ドライバまたはローサイド出力ドライバに接続され、
前記複数の構成可能な出力制御論理モジュールは、
前記複数の負荷の各々に接続された前記構成可能なコントローラの出力ピンの数と、
前記構成可能なコントローラの出力ピンに接続されたハイサイド出力ドライバの数と、
前記構成可能なコントローラの出力ピンに接続されたローサイド出力ドライバの数と
に応じて前記複数の負荷の各々を制御するように適応される方法。
【請求項２７】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、前記負荷の第二の側の接続に応じて、前記一対のハイサイド出力ドライバおよびローサイド出力ドライバの一つだけを駆動するように構成される請求項２６に記載の方法。
【請求項２８】
第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールは、それぞれ一対のハイサイド出力ドライバおよびローサイド出力ドライバに接続され、
前記一対のハイサイド出力ドライバおよびローサイド出力ドライバは、前記構成可能なコントローラの二つのそれぞれの出力ピンを通して負荷の両側に接続され、
前記第一の構成可能な出力制御論理モジュールおよび第二の構成可能な出力制御論理モジュールは、二つの独立した信号源によって前記一対のハイサイド出力ドライバおよびローサイド出力ドライバを制御するように構成される請求項２６に記載の方法。
【請求項２９】
前記複数の構成可能な出力制御論理モジュールの少なくとも一つは、二つのハイサイド出力ドライバに接続され、
前記二つのハイサイド出力ドライバは、構成可能なコントローラのそれぞれの出力ピンを通して負荷の一方の側に接続され、
前記複数の構成可能な出力制御論理モジュールは、前記二つのハイサイド出力ドライバを同時に制御するように構成される請求項２６に記載の方法。
【国際調査報告】
2007506203.tif 000017
2007506203.tif 000018