(57)【要約】【課題】【解決手段】  電気素子の信頼性試験のための２チャンネルソース測定ユニットは、被試験素子に電圧ストレス刺激を供給して、ストレスシミュレータによって引き起こされる被試験素子の劣化を監視する。２チャンネルソース測定ユニットは、そのユニットのストレス部および監視部の要件を最適化できるように、それらを分離している。スイッチ回路におけるグリッチを防止して、監視およびストレスソースに出入りする電流を制限または固定するために、２チャンネルソース測定ユニットに、デグリッチャおよび電流固定スイッチを組み込むこともできる。【選択図】図３
2007527535.tif 000002
【特許請求の範囲】
【請求項１】
複数の電気素子を試験するための２チャンネルソース測定ユニットであって、
プログラム可能な監視電圧を供給するための監視ソース部と、
プログラム可能なストレス電圧を供給するためのストレスソース部と、
前記ストレスソース部に対して複数の被試験電気素子を選択的に並列接続すると共に、前記監視ソース部に対して１つの被試験素子を直列接続することにより、複数の被試験素子にストレスを掛けつつ、別の被試験素子に対して試験測定を実行するための複数のスイッチとを備える２チャンネルソース測定ユニット。
【請求項２】
請求項１に記載の２チャンネルソース測定ユニットであって、前記監視ソース部は、被試験電気素子に接続された時に前記監視ソース部を通る電流を測定するための測定手段を備える２チャンネルソース測定ユニット。
【請求項３】
請求項２に記載の２チャンネルソース測定ユニットであって、前記測定手段は、抵抗器網を備える２チャンネルソース測定ユニット。
【請求項４】
請求項２に記載の２チャンネルソース測定ユニットであって、前記ストレスソース部は、前記複数のスイッチに接続された複数のバッファを備える２チャンネルソース測定ユニット。
【請求項５】
請求項４に記載の２チャンネルソース測定ユニットであって、前記複数のスイッチは、前記監視ソース部と前記ストレスソース部との間で被試験素子を切り替えるためのトグルスイッチを備える２チャンネルソース測定ユニット。
【請求項６】
請求項４に記載の２チャンネルソース測定ユニットであって、前記複数のスイッチは、複数のトグルスイッチと複数のデグリッチャスイッチとを備え、各デグリッチャスイッチは、１つのトグルスイッチに直列接続されており、一定期間作動されることができる２チャンネルソース測定ユニット。
【請求項７】
請求項６に記載の２チャンネルソース測定ユニットであって、各デグリッチャスイッチは、２つの直列接続されたトランジスタと、前記トランジスタをオンにするための通電バイアス回路とを備える２チャンネルソース測定ユニット。
【請求項８】
請求項７に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記トランジスタの通電期間を生じさせるための抵抗器コンデンサ網を備える２チャンネルソース測定ユニット。
【請求項９】
請求項７に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、光起電性アイソレータを通して前記通電バイアス回路に供給されるデジタル信号によって制御される２チャンネルソース測定ユニット。
【請求項１０】
請求項８に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記２つのトランジスタを直列接続する２つの抵抗器を備え、前記抵抗器コンデンサ網に接続された前記抵抗器の共通の端子における電圧が、前記２つのトランジスタの一方に対するバイアスを制限して、前記２つのトランジスタを通る電流を固定する２チャンネルソース測定ユニット。
【請求項１１】
請求項１に記載の２チャンネルソース測定ユニットであって、前記複数のスイッチは、複数の時限スイッチを備え、前記被試験素子への通電を一定期間行うことが可能である２チャンネルソース測定ユニット。
【請求項１２】
請求項１１に記載の２チャンネルソース測定ユニットであって、前記複数のスイッチは、複数のデグリッチャスイッチを備え、各デグリッチャスイッチは、１つの被試験素子に接続されており、一定期間作動されることができる２チャンネルソース測定ユニット。
【請求項１３】
請求項１２に記載の２チャンネルソース測定ユニットであって、各デグリッチャスイッチは、２つの直列接続されたトランジスタと、前記トランジスタをオンにするための通電バイアス回路とを備える２チャンネルソース測定ユニット。
【請求項１４】
請求項１３に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記トランジスタの通電期間を生じさせるための抵抗器コンデンサ網を備える２チャンネルソース測定ユニット。
【請求項１５】
請求項１３に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、光起電性アイソレータを通して前記通電バイアス回路に供給されるデジタル信号によって制御される２チャンネルソース測定ユニット。
【請求項１６】
請求項１４に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記２つのトランジスタを直列接続する２つの抵抗器を備え、前記抵抗器コンデンサ網に接続された前記抵抗器の共通の端子における電圧が、前記２つのトランジスタの一方に対するバイアスを制限して、前記２つのトランジスタを通る電流を固定する２チャンネルソース測定ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、半導体素子の試験に関し、特に、半導体素子の信頼性を試験するための２チャンネルのソース測定ユニット（ＳＭＵ）に関する。
【背景技術】
【０００２】
半導体の信頼性試験に用いられるＳＭＵは、被試験素子（ＤＵＴ）に電圧ストレス刺激を供給して、ストレス刺激によって引き起こされるＤＵＴの劣化を監視する。図１は、デジタルアナログ変換器（ＤＡＣ）１０と、ゲインすなわち増幅ブロック１２と、スイッチ１７を通してＤＵＴ １６に出入りする電流を測定するための抵抗器網すなわちＲＮＥＴ １４とを備えるＳＭＵのブロック図である。電圧ソースＤＡＣ １０およびゲイン部１２が、ストレス刺激をＤＵＴ １６に供給し、ＲＮＥＴ １４が、監視を可能にする。
【０００３】
半導体の信頼性試験は、通例、ストレスを与えて、複数のＤＵＴの状態を監視する機能を必要とする。これは、信頼性情報の算出では、有効な結論を導き出すことができる十分な大きさのサンプルサイズで統計分析を行う必要があるためである。一度に多くのＤＵＴを試験する最も実用的な方法は、複数出力型のＳＭＵを用いる方法である。例えば、ｎ個の単一出力型のＳＭＵの代わりに、ｎ個の出力を備える単一のＳＭＵを用いることができるため、必要な装置およびコストが低減される。ＳＭＵで必要なリソースの一部は、複数のＤＵＴの間で共有できるため、単一出力型のＳＭＵに代えて、１つの複数出力型のＳＭＵを用いることが可能である。複数出力の要件を満たすＳＭＵが図２に示されている。そのＳＭＵは、ＤＡＣ １０と、ゲイン部１２と、複数のバッファ１８と、バッファ１８をＤＵＴ １６に接続、または、ＲＮＥＴ １４を個々のバッファおよびＤＵＴに接続するトグルスイッチ２０および２２とを備える。
【０００４】
この単一チャンネル複数出力型のＳＭＵ構成では、プログラム可能な電圧ソースの出力が、複数のバッファソースに接続されており、それらのバッファソースが、その出力に「追従」して、必要な電圧を各ＤＵＴに供給する。電流の測定に用いられるＲＮＥＴは、バッファソースのいずれかに接続されることで、接続されたＤＵＴの測定を実行することができる。この構成により、プログラム可能な電圧ソースやＲＮＥＴなどのリソースを、複数のＤＵＴ間で共有することが可能になる。
【０００５】
単一チャンネル複数出力型のＳＭＵ構成では、１つのＳＭＵを用いて複数のＤＵＴを試験することができるが、ある種の試験に不利となる制限がある。主な制限の１つは、接続されたＤＵＴすべてに対して、同じ電位を印加する必要があることである。この制限は、すべてのバッファソースが追従する単一のプログラム可能な電圧ソースを備えることから生じる。実際的には、これは、ＳＭＵに接続されたすべてのＤＵＴが、同時にストレス段階または監視段階にある必要があることを意味する。したがって、試験されるＤＵＴの数がｎであれば、１つのＤＵＴの測定時間のｎ倍の時間が掛かる。もう一つの制限は、各ＤＵＴにとって利用可能な出力電力が、バッファソースの出力電力に限られることである。実際的には、これは、試験のストレスおよび監視段階が、同じ電力条件に制限されることを意味する。最後に、低電流測定（＜１ｎＡ）を実行するために、このＳＭＵ構成は、バッファの漏れ電流が要因にならなければ制限が存在しない低漏れ電流バッファを用いる必要がある。
【０００６】
本発明は、これらの制限を克服するものである。
【発明の開示】
【０００７】
本発明の２チャンネルソース測定ユニット（ＳＭＵ）は、そのＳＭＵのストレス部および監視部の要件を最適化できるように、それらを分離している。したがって、ＳＭＵは、あるＤＵＴに対して、その他のＤＵＴとは異なる電圧を同時に供給することができる。このことは、ストレス段階と監視段階との間の時間を最小限に抑える必要のある試験で求められる。
【０００８】
本発明と、その目的および特徴については、図面と併せて、以下の詳細な説明と添付の特許請求の範囲とを参照することで、容易に明らかになる。
【発明を実施するための最良の形態】
【０００９】
上述のように、ソース測定ユニットは、ストレスソースおよび監視ソースと呼ばれる２つのプログラム可能な電圧ソースを有する。ストレスソースは、設定された電圧を出力する以外の機能を持たないが、監視電圧と、それに接続された回路は、ソースを通して流れる電流の測定や、ソースにおける出力電圧を測定する際のソース電流の測定を含むいくつかの別の機能と、プログラムされたコンプライアンスレベルに電圧または電流を制限する機能とを提供する。ストレスおよび監視ソースに加えて、ＳＭＵは、被試験素子（ＤＵＴ）にそれぞれ接続可能ないくつかの電圧フォローバッファを有する。バッファは、ストレスソースの出力に追従するよう構成され、それらの出力を切り替えて、監視ソースをＤＵＴと接続させることも可能である。
【００１０】
図３は、本発明に従って、ＳＭＵのストレス部および監視部を分離することで、それぞれの要件を最適化する２チャンネルＳＭＵを示す機能ブロック図である。監視ソースは、ＲＮＥＴ １４に接続されることでトグルスイッチ２４を介して選択的に複数のＤＵＴ １６の内の１つに直列接続されるＤＡＣ １０およびゲインアンプ１２を備える。ストレスソースは、バッファ１８に接続されることでトグルスイッチ２４を介してＤＵＴ １６の内の１または複数に直列接続されるＤＡＣ １０’およびゲインアンプ１２’を備える。
【００１１】
２チャンネル複数出力型のＳＭＵにおける大きな変更は、「監視」ソースと呼ばれる第２のプログラム可能な電圧ソースを追加して、バッファソースからプログラム可能な電圧ソースの一方にＲＮＥＴを移した点である。他方のプログラム可能な電圧ソースは、電圧フォロワすなわちバッファに接続されており、「ストレス」ソースと呼ばれる。
【００１２】
いつでも、監視ソ―スとストレスソースのいずれかにＤＵＴを接続することが可能である。これにより、高機能の試験を維持しつつ、より柔軟な試験をＤＵＴに対して実行することが可能になる。例えば、これらの要件を満たすために、一般的な試験では、設定された期間中に複数のＤＵＴにストレスを掛けた（ストレス段階）後に、同じＤＵＴに対して一連の測定を行う（監視段階）必要があり、２チャンネル複数出力型のＳＭＵは、ストレス段階中にすべてのＤＵＴがストレスソースに接続されるよう構成される。次に、監視段階中に、監視ソースは各ＤＵＴに順次接続され、接続されている他のＤＵＴがストレス状態に保持されたままで、各ＤＵＴに対して必要な測定が行われる。この構成では、各ＤＵＴの監視段階に必要な時間は、１つのＤＵＴを測定するのに掛かる時間に限られるが、単一チャンネル複数出力型のＳＭＵでは、試験されるＤＵＴの数がｎであれば、１つのＤＵＴの測定時間のｎ倍が掛かる。ＤＵＴがストレス刺激から解放された時に、望ましくない緩和や回復の影響が生じるＤＵＴの試験では、監視段階の時間を最小化することが重要である。
【００１３】
また、監視およびストレスの回路を分離することで、異なる出力電力制限を有するように複数のソースを調整できるようになる。この特徴の最も実用的な用途は、所要監視電力が所要ストレス電力よりもかなり大きい試験での用途である。ソースの電力操作は、一般に、必要となる物理空間に正比例するため、同じ監視電力能力が必要である場合に単一チャンネル複数出力型のＳＭＵで必要となるように、すべてのソースの電力を増大させるよりも、１つの高出力監視ソースを準備する方が、はるかに容易である。
【００１４】
さらに、電流測定が実行されている時に、ストレスソース（バッファが用いられる）が接続されず、最小電流測定閾値に対する影響がないことから、ストレス回路と監視回路とを分けることにより、低漏電バッファの必要性がなくなる。この要件に制限されないことにより、他の特徴を最適化することができる。さらに、ストレスソースの出力の電圧精度を大幅に向上できる低電圧オフセットバッファの利用が可能になる。また、より一般的な部品をバッファに用いることが可能になるため、コストおよび利用可能性の問題の軽減に役立つ。
【００１５】
ストレス電圧レベルのバッファ電圧ソースと監視ソースとの間の良好な移行を実現するために、監視ソースとトグルスイッチ２４との間、および、ストレスソースとトグルスイッチ２４との間に、デグリッチャ回路を配置することができる。デグリッチャ回路は、ソースがグリッチを引き起こすことなしに切り替えに反応できるように、特定の速度で接続または切断を行う時限スイッチとして機能する。
【００１６】
図４および５は、本発明の２チャンネルＳＭＵで利用可能なデグリッチャ時限スイッチ回路を示す図である。図４では、監視またはストレス電圧ソースが入力３０に接続されて、トグルスイッチが出力３２に接続されることにより、電圧ソースとトグルスイッチとの間にデグリッチャが直列接続される。デジタル信号３４が、デグリッチャ回路を作動または停止させることにより、デジタル信号が高レベルの場合には、出力の両側で電位を分離する光起電性アイソレータ（ＰＶＩ）３６を通して電流が流れる。この電位は、２つのＭＯＳＦＥＴトランジスタ３８および４０がオンに切り替わり、トランジスタを通していずれかの方向に電流が流れることを可能にするようにバイアスを掛ける。切り替えのタイミングは、トランジスタのゲートおよびドレインと並列に接続された抵抗器４２およびコンデンサ４４によって決定される。デジタル信号が低レベルに移行すると、ＰＶＩ ３６は、もはやバイアス電圧を供給しなくなり、コンデンサ４４に蓄積された電荷は抵抗器４２に流出し、トランジスタは、抵抗器およびコンデンサの値によって決まる速度でオフになる。コンデンサが完全に放電されると、トランジスタはオフに切り替えられ、トランジスタを通して電流が流れなくなる。
【００１７】
図５は、図４のデグリッチャ回路の変形例であり、デグリッチャ回路が作動された時に電流を特定のレベルに固定する機能を有する。図４および５の同じ構成要素については、同じ符号を用いている。ここで、２つのトランジスタのソースピンの間には、２つの抵抗器４６および４８が、直列に接続されており、ＰＶＩ ３６の負端子が、２つの抵抗器の共通のノードに接続されている。デジタル信号が高レベルである（すなわち、デグリッチャが作動されている）と仮定すると、２つの抵抗器は、トランジスタを通して電流が流れた時に、それら抵抗器を横切る電圧を生じさせる。この電圧が上昇すると、電流の方向に応じて、トランジスタの一方のバイアスが低減される。最終的に、特定の閾値に到達すると、トランジスタは電流を制限し、電流の固定が起きる。閾値は、抵抗器４６および４８の値によって決定される。電流の固定は、過電流状態が起きた場合に、回路の他の部分に対する保護を提供するために必要である。
【００１８】
本発明に従った２チャンネルのソース測定ユニットは、ＳＭＵのストレス部と監視部とを分離して各々の要件を最適化することにより、単一チャンネルのユニットに優る多くの利点を提供する。
【００１９】
本発明は、具体的な実施形態を参照しつつ説明されているが、その説明は、本発明の例示に過ぎず、本発明を限定するものではない。当業者にとっては、添付の請求項の範囲によって規定される本発明の真の趣旨および範囲から逸脱せずに、様々な変形例および応用例を実施することが可能である。
【図面の簡単な説明】
【００２０】
【図１】従来技術の単一出力型ＳＭＵを示す機能ブロック図。
【図２】従来技術の単一チャンネル複数出力型ＳＭＵを示す機能ブロック図。
【図３】本発明の一実施形態の２チャンネル複数出力型ＳＭＵを示す機能ブロック図。
【図４】図３のＳＭＵで用いるデグリッチャ時限スイッチ回路を示す説明図。
【図５】電流を固定するよう変形した図４のデグリッチャ時限スイッチ回路を示す説明図。
【図１】
2007527535.tif 000003
【図２】
2007527535.tif 000004
【図３】
2007527535.tif 000005
【図４】
2007527535.tif 000006
【図５】
2007527535.tif 000007
【手続補正書】
【提出日】平成18年11月7日(2006.11.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の電気素子を試験するための２チャンネルソース測定ユニットであって、
プログラム可能な監視電圧を供給するための監視ソース部であって、被試験素子に接続された際の前記監視ソース部を通る電流を測定する手段を備える監視ソース部と、
プログラム可能なストレス電圧を供給し、複数のバッファを含むストレスソース部と、
前記ストレスソース部に対して複数の被試験電気素子を選択的に並列接続すると共に前記監視ソース部に対して１つの被試験素子を直列接続することにより、前記複数の被試験素子にストレスを掛けつつ、別の被試験素子に対して試験測定を実行するための複数のスイッチと
を備え、
前記複数のスイッチは、前記複数のバッファに接続され、複数のトグルスイッチと複数のデグリッチャスイッチとを備え、各デグリッチャスイッチは、１つのトグルスイッチに直列接続されており、２つの直列接続されたトランジスタと、前記トランジスタをオンにするための通電バイアス回路とを備える２チャンネルソース測定ユニット。
【請求項２】
請求項１に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記トランジスタの通電期間を生じさせるための抵抗器コンデンサ網を備える２チャンネルソース測定ユニット。
【請求項３】
請求項１に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、光起電性アイソレータを通して前記通電バイアス回路に供給されるデジタル信号によって制御される２チャンネルソース測定ユニット。
【請求項４】
請求項２に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記２つのトランジスタを直列接続する２つの抵抗器を備え、前記抵抗器コンデンサ網に接続された前記抵抗器の共通の端子における電圧が、前記２つのトランジスタの一方に対するバイアスを制限して、前記２つのトランジスタを通る電流を固定する２チャンネルソース測定ユニット。
【請求項５】
複数の電気素子を試験するための２チャンネルソース測定ユニットであって、
プログラム可能な監視電圧を供給するための監視ソース部と、
プログラム可能なストレス電圧を供給するためのストレスソース部と、
前記ストレスソース部に対して複数の被試験電気素子を選択的に並列接続すると共に前記監視ソース部に対して１つの被試験素子を直列接続することにより、前記複数の被試験素子にストレスを掛けつつ、前記１つの被試験素子に対して試験測定を実行するための複数のスイッチとを備え、
前記複数のスイッチは、複数のデグリッチャスイッチを備え、各デグリッチャスイッチは、前記複数の被試験素子の１つに接続され、２つの直列接続されたトランジスタと、前記トランジスタをオンにするための通電バイアス回路とを備える２チャンネルソース測定ユニット。
【請求項６】
請求項５に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記トランジスタの通電期間を生じさせるための抵抗器コンデンサ網を備える２チャンネルソース測定ユニット。
【請求項７】
請求項５に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、光起電性アイソレータを通して前記通電バイアス回路に供給されるデジタル信号によって制御される２チャンネルソース測定ユニット。
【請求項８】
請求項６に記載の２チャンネルソース測定ユニットであって、前記通電バイアス回路は、前記２つのトランジスタを直列接続する２つの抵抗器を備え、前記抵抗器コンデンサ網に接続された前記抵抗器の共通の端子における電圧が、前記２つのトランジスタの一方に対するバイアスを制限して、前記２つのトランジスタを通る電流を固定する２チャンネルソース測定ユニット。
【国際調査報告】
2007527535.tif 000008
2007527535.tif 000009
2007527535.tif 000010