(57)【要約】  入力信号によってフィルタを充電及び放電するための出力電流を供給するチャージポンプであって、前記チャージポンプは、第１の電流源であって、該電流源を駆動するための前記入力信号と接続可能であり、定電流Ｉ０に可変電流Δｘを加えたものに等しい第１の電流を供給するように構成された第１の電流源を有し、前記可変電流Δｘは前記入力信号に正比例し、前記チャージポンプは更に、第２の電流源であって、該電流源を駆動するための前記入力信号に接続可能であり、定電流Ｉ０から可変電流Δｘを減じたものに等しい第２の電流を供給するように構成された第２の電流源と、前記出力電流を供給する出力部と、を有し、前記出力部は、前記出力電流が前記第１の電流と前記第２の電流との差に等しくなるように、前記第１及び第２の電流源の両方に接続されたチャージポンプ。
2007504791.tif 000002
【特許請求の範囲】
【請求項１】
入力信号によってフィルタを充電及び放電するための出力電流を供給するチャージポンプであって、前記チャージポンプは、
第１の電流源であって、該電流源を駆動するための前記入力信号に結合され、定電流に可変電流を加えたものに略等しい第１の電流を供給するように構成された第１の電流源を有し、前記可変電流は前記入力信号に正比例し、前記チャージポンプは更に、
第２の電流源であって、該電流源を駆動するための前記入力信号に結合され、前記定電流から前記可変電流を減じたものに略等しい第２の電流を供給するように構成された第２の電流源と、
前記出力電流を供給する出力部と、
を有し、前記出力部は、前記出力電流が前記第１の電流と前記第２の電流との差に等しくなるように、前記第１及び第２の電流源の両方に結合されたチャージポンプ。
【請求項２】
前記第１の電流源は、前記出力部に前記第１の電流を供給するように構成され、前記第２の電流源は、前記出力部から前記第２の電流を受信するように構成された、請求項１に記載のチャージポンプ。
【請求項３】
前記第２の電流源は、前記出力部に前記第２の電流を供給するように構成され、前記第１の電流源は、前記出力部から前記第１の電流を受信するように構成された、請求項１に記載のチャージポンプ。
【請求項４】
前記出力部は第１の出力端子及び第２の出力端子を有し、各前記出力端子は、前記第１及び第２の出力端子における出力電流が、前記第１の電流と前記第２の電流との前記差に等しくなるように、前記第１及び第２の電流源の両方に接続される、請求項１に記載のチャージポンプ。
【請求項５】
前記出力部におけるコモンモードレベルを制御するコモンモード除去回路を更に有し、前記コモンモード除去回路は前記第１及び第２の出力端子に接続され、前記コモンモード除去回路は前記電流源の両方から等しい電流を加える及び減じるように構成された、請求項４に記載のチャージポンプ。
【請求項６】
１：１のミラー比を持ち、前記第１の端子に供給される前記第１の電流を前記第２の端子にミラーリングするように構成された第１の電流ミラーと、
１：１のミラー比を持ち、前記第２の端子に供給される前記第２の電流を前記第１の端子にミラーリングするように構成された第２の電流ミラーと、
を有する、請求項１乃至５のいずれか一項に記載のチャージポンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモンモード制御を備えた差動チャージポンプに関する。
【背景技術】
【０００２】
クロック及びデータ再生（ＣＤＲ）は、高速な送受信器において重要な機能である。かような送受信器は、光通信を含む、多くの用途に供する。これらのシステムにおいて受信されるデータは、非対称且つノイズの多いものであり、同期させられた動作を可能とするためにクロックが抽出されることを必要とする。更に、伝送の間に蓄積されたジッタ（jitter）が除去されるように、データが時間変更（retime）される必要がある。
【０００３】
ランダム的なデータに対する時間変更及び多重分離のような同期動作を実行するために、高速な送受信器はクロックを生成する必要がある。図１に示したように、クロック再生回路がデータを検知し、周期クロックを生成する。該クロックによって与えられるＤフリップフロップ（ＤＦＦ）がデータを時間変更する。即ち、Ｄフリップフロップがノイズの多いデータをサンプリングする。Ｄフリップフロップは、図１において決定回路と呼ばれる。このことは、より少ないジッタを持つ出力をもたらす。
【０００４】
図１における回路において生成されるクロックは、以下の３つの重要な条件を満たす必要がある。
−データレートに等しい周波数を持つ必要がある。例えば１０Ｇｂ／ｓのデータレートは、１０ＧＨ（１００ｐｓの周期を持つ）のクロック周波数に変換される。
−クロックはデータに対して、該クロックによるビットの最適なサンプリングを可能とする、所定の位相関係を持つ必要がある。クロックの立ち上がり端が各ビットの中間点に一致する場合、サンプリングは先行する及び後続する遷移から最も遠くで生じる。ジッタ及びその他のタイミングの不確実性のための最大のマージンが、このようにして備えられても良い。
−クロックは小さなジッタを呈する必要がある。なぜなら、クロックがデータジッタを時間変更するための主な誘因であるからである。
【０００５】
図２は、従来のクロック再生回路を示す。前記クロック再生回路は電圧制御発振器ＶＣＯを有し、該電圧制御発振器ＶＣＯは図１に示すようなクロック信号を出力する役を担う。電圧制御発振器ＶＣＯによって出力されるクロック信号の遷移は、入力ランダム的データ（ＮＲＺ）データの遷移と同期している必要がある。図２に示された回路は２つの並列の帰還ループを持つ。周波数ループと呼ばれる第１のものは、電圧制御発振器ＶＣＯの周波数を、入力データの推定されるクロックの周波数に調節する。前記周波数ループは周波数検出器、チャージポンプ（charge pump）及びローパスフィルタ（ＬＰＦ）を有する。図２の第２の帰還ループは、位相ループである。前記位相ループは位相検出器、チャージポンプ及びローパスフィルタＬＰＦを有する。前記位相検出器は、データ遷移（ＮＲＺデータ遷移）の位相を、再生クロックの位相と比較する。線形位相検出器については、パルス幅は検出される位相差に比例する必要がある。ローパスフィルタＬＰＦは、前記位相検出器により出力されたパルスを統合し、該フィルタの出力電圧が、電圧制御発振器ＶＣＯの微調整入力を駆動する。前記位相ループ中のローパスフィルタの出力は、前記位相検出器により検出される位相差に比例する振幅を持つ。前記チャージポンプ回路は、前記周波数ループ及び位相ループ内のローパスフィルタＬＰＦの線形の充電／放電を確実にする必要がある。前記ローパスフィルタは、前記チャージポンプにより出力された信号を統合する。
【０００６】
チャージポンプ回路は、位相ロックループ内のフィルタの線形の充電／放電を確実にする必要がある。前記チャージポンプの入力は、高速な一連のパルスである。チャージポンプの入力の両方の状態間の高速なスイッチングが確実とされる必要がある。ローパスフィルタＬＰＦの出力は、該ローパスフィルタのキャパシタにおける電荷の形をとる、位相エラー又は周波数エラーの線形な表現である必要がある。チャージポンプの動作は、キャパシタの充電／放電から成る。単純なキャパシタを利用する場合、該キャパシタに掛かる電圧は、
【数１】
2007504791.tif 000003
である。
【０００７】
ＶＩは前記キャパシタに掛かる最初の電圧を表し、Ｉ（ｔ）は前記キャパシタを充電する電流である。前記ローパスフィルタに入力される電流が一定である場合、前記キャパシタに掛かる電圧は増加又は減少するものであり、以下のように時間と共に線形に増大／減少する。
【数２】
2007504791.tif 000004
【０００８】
ここでＩ０は前記チャージポンプの定電流であり、Ｃは前記キャパシタのキャパシタンスであり、ｔは時間を表す。
【０００９】
本原理の最も単純な実装が、図３Ａ、３Ｂ及び３Ｃに示される。図３Ａ乃至３Ｃは、従来技術による単純なチャージポンプを表し、ここで前記チャージポンプは種々の状態で示されている。図３Ａにおいては、前記チャージポンプは全く充電していない。図３Ｂにおいては、前記チャージポンプはキャパシタＣを充電している。図３Ｃにおいては、前記チャージポンプはキャパシタＣを放電している。図３Ａ乃至３Ｃにおいて示されたチャージポンプは、定電流Ｉ０を供給する２つの電流源Ｉ０を有する。電流源Ｉ０は、２つのスイッチＫ１及びＫ２を介して互いに接続されている。動作電圧は、電流源Ｉ０のうちの一方に供給される。他方の電流源は接地される。キャパシタＣは、スイッチＫ１及びＫ２の双方に接続される。スイッチＫ１及びＫ２の両方が開いている場合、キャパシタＣの両端の電圧降下は、不変のままである（図３Ａ）。第１のスイッチＫ１が閉じられ、第２のスイッチＫ２が開いたままである場合、電流Ｉ０は前記キャパシタに供給される（図３Ｂ）。キャパシタＣが充電される。前記キャパシタの両端の電圧降下は、時間とともに増大する。第１のスイッチＫ１が開かれ、第２のスイッチＫ２が閉じられた場合（図３Ｃ）、定電流Ｉ０は、キャパシタＣから、接地された電流源へ流れる。前記キャパシタは、線形に放電される。
【００１０】
前記回路は、スイッチＫ１及びＫ２を駆動するため、２つの入力命令を必要とする。第１のスイッチＫ１を駆動する第１の入力命令ＵＰ、及び第２のスイッチＫ２を駆動する第２の入力命令ＤＯＷＮが、図４に例示されている。更に図４は、時間に対する、前記キャパシタの出力電圧ＶＣに対する、前記入力命令の影響を示す。信号ＵＰ及びＤＯＷＮの双方がロー（low）である場合、出力電圧ＶＣは不変のままである。ＵＰ信号がハイである場合、出力電圧ＶＣは、ＵＰパルスの継続時間の間、時間と共に線形に増大する。ＤＯＷＮ信号がハイである場合、出力電圧ＶＣは、ＤＯＷＮパルスの継続時間の間、時間と共に線形に減少する。
【００１１】
図５は、従来技術による別のチャージポンプを示す。図５のチャージポンプもまた２つの入力信号ＵＰ及びＤＯＷＮによって駆動され、出力電流が接地されたキャパシタＣに供給される。図４は、キャパシタＣの両端電圧に対する、入力信号ＵＰ及びＤＯＷＮの影響をも表す。図５のチャージポンプの動作原理は、図３Ａ乃至３Ｃに示されたチャージポンプの動作原理に対応する。ＵＰ信号は、トランジスタＭ１のゲートに供給される。電流Ｉ０を供給する電流源は、トランジスタＭ１のソースに接続される。トランジスタＭ１は、スイッチとして動作させられる。ハイ信号がトランジスタＭ１のゲートに供給される場合はいつでも、（トランジスタＭ２がロックされている限り）電流Ｉ０がトランジスタＭ１を通って流れる。トランジスタＭ２は、トランジスタＭ１と同様にして前記電流源に接続される。図５に図示されたトランジスタＭ２もまた、スイッチとして動作させられる。図５においては、更に２つのトランジスタＭ３及びＭ４が備えられる。トランジスタＭ３及びＭ４は、電流ミラーを形成する。トランジスタＭ３のドレインを通って流れる電流は、トランジスタＭ４のドレインにミラーリングされる。ミラー比は１：１である。信号ＵＰがハイで且つ信号ＤＯＷＮがローである場合、電流Ｉ０はトランジスタＭ１を通って流れる。Ｉ０は、トランジスタＭ４のドレインにミラーリングされる。Ｍ４のドレインは、キャパシタＣ及びＭ２のドレインに接続される。Ｍ２がロックされているため、電流Ｉ０はトランジスタＣに流れ、これによりトランジスタＣを線形に充電する。トランジスタＭ１がロックされ、トランジスタＭ２がスイッチされる場合、電流Ｉ０はキャパシタＣからトランジスタＭ２に流れる。キャパシタＣは放電される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図５の回路の利点は、その簡潔さにある。該回路の不利な点は、以下のとおりである。
【００１３】
前記チャージポンプの速度が、トランジスタＭ３及びＭ４により表される電流ミラーを通る電流Ｉ０の伝播に必要な時間によって制限される。前記速度は、トランジスタＭ１及びＭ２を、飽和した状態からブロックされた状態へ完全にスイッチするために必要な時間によって、更に制限される。
【００１４】
回路の出力の振動が小さい。図５のチャージポンプは、レール・トゥ・レール（rail-to-rail）回路である。電流源Ｉ０を飽和状態に保つために、一定量の電圧が必要とされる。それ故、限られた振動を補償するために、電圧制御発振器の利得が増大させられる必要がある。このことは、位相ノイズ、及び電圧制御発振器ＶＣＯの乱れに対する感度を増大させる。
【００１５】
図５のチャージポンプのノイズ除去能力は限られている。前記乱れが、出力キャパシタＣにおける電荷として寄与する。ノイズの影響に対するチャージポンプの影響の受け易さを減少させるために、差動回路が利用される。
【００１６】
図６は、従来技術による差動チャージポンプを示す。差動回路は、コモンモードノイズの強力な除去による、電源及び基板ノイズに対する優れた耐性を持つ。片端接地法におけるキャパシタの実際的な実装もまた、ローパスフィルタＬＰＦのキャパシタと並列の更なる寄生キャパシタンスを与える。図６に示された差動モードにおいては、前記フィルタのキャパシタは、前記寄生キャパシタンスが差動フィルタの一部とならないように配置されることができる。図６の回路は、４つのトランジスタＭ１、Ｍ２、Ｍ３及びＭ４並びに２つの電流源Ｉ０を有する。４つのトランジスタＭ１乃至Ｍ４は、スイッチとして動作させられる。トランジスタＭ１は、入力信号ＤＯＷＮによって駆動される。トランジスタＭ２は、反転された入力信号ＤＯＷＮを表す入力信号ＤＯＷＮ’によって駆動される。トランジスタＭ１及びＭ２のドレインはキャパシタＣの両側に接続され、トランジスタＭ１及びＭ２のソースは、電流源Ｉ０を介して接地される。トランジスタＭ４のゲートは入力信号ＵＰに接続され、トランジスタＭ３のゲートは反転された入力信号ＵＰ’に接続される。トランジスタＭ３及びＭ４のソースは共に互いに接続され、また電流源Ｉ０に接続される。トランジスタＭ３及びＭ４のドレインは共にキャパシタＣの両側に接続される。キャパシタＣは、電流源Ｉ０から差動的に充電／放電される。信号ＵＰ及びＤＯＷＮの両方がハイである場合、電流Ｉ０はトランジスタＭ３及びトランジスタＭ１を通って、接地へ流れる。トランジスタＣの両端の電圧降下は不変のままである。入力信号ＵＰとＤＯＷＮとが異なる場合、前記キャパシタは充電されるか又は放電される。
【００１７】
前記回路の主な欠点は、以下のとおりである。
【００１８】
電流源Ｉ０のための必要な電圧の余裕のため、前記回路はレール・トゥ・レール回路ではない。
【００１９】
前記回路の構成は、ＰＭＯＳトランジスタ（Ｍ３及びＭ４）及びＮＭＯＳトランジスタ（Ｍ１及びＭ２）を有する。このことは、ＵＰ及びＤＯＷＮパルスが互いに対して遅延しないように、等しい遅延を持つＰＭＯＳ及びＮＭＯＳトランジスタのための２つのドライバを構築することが、略不可能であるからである。図７Ａ乃至７Ｃは、従来技術による更なる差動チャージポンプを示す。前記チャージポンプは異なる状態で示される。図７Ａ乃至７Ｃのチャージポンプは、２つのスイッチＫ１及びＫ２を有する。これらのスイッチは共にＮＭＯＳトランジスタを用いて実装されても良い。図５のチャージポンプのＮＭＯＳ及びＰＭＯＳスイッチを同時に利用することの欠点が解消される。図７Ａ乃至７Ｃの差動チャージポンプは、定電流Ｉ０を供給する２つの電流源と、定電流２＊Ｉ０を供給する２つの電流源とを有する。２つのスイッチＫ１及びＫ２が、図７Ａ乃至７Ｃの回路において更に備えられる。電流源Ｉ０、スイッチＫ１及び電流源２Ｉ０は、互いに直列に接続される。電流源２Ｉ０は接地される。スイッチＫ１が開いているときはいつでも、電流Ｉ０はキャパシタＣに流れる。スイッチＫ１が閉じている場合には、電流Ｉ０はキャパシタから流れ出る。他方の電流源Ｉ０、スイッチＫ２及び他方の電流源２Ｉ０は、同様に互いに接続される。
【００２０】
該差動チャージポンプの主な欠点は、図３に示されたチャージポンプの場合におけるように高速なパルスに追従できないという事実である。
【００２１】
それ故本発明の目的は、従来技術の問題を克服するチャージポンプを提供することにある。
【課題を解決するための手段】
【００２２】
本発明によるチャージポンプは、２つの電流源を有する。第１の電流源は、入力信号によって駆動されるように構成される。前記第１の電流源は、定電流Ｉ０に加え可変電流Δｘを供給する。可変電流Δｘは、前記入力信号に正比例する。前記第２の電流源もまた、前記入力信号によって駆動されるように構成される。前記第２の電流源の出力信号は、定電流Ｉ０から可変電流Δｘを減算したものに等しい。それ故、第１の電流と第２の電流との差は、２Δｘに等しい。前記チャージポンプは更に、出力電流を供給するための出力部を有する。前記出力部は、前記第１及び第２の電流源により供給される前記第１の電流と前記第２の電流との差に前記出力信号が等しくなるように、前記第１及び第２の電流源の両方に接続される。前記出力電流のサイズは２Δｘである。電流Δｘは、前記入力信号に正比例する。それ故可変電流Δｘは、キャパシタを充電するために、前記出力部で２倍にされる。電流Ｉ０は、定電流Ｉ０の周囲を前記入力信号によって変調されるため、回路のトランジスタは２つの異なる飽和状態の間をスイッチングされ、従来技術におけるように飽和状態とブロックされた状態との間をスイッチングされない。前記トランジスタの、飽和状態から他方の飽和状態への遷移は、ブロックされた状態と飽和状態との間でトランジスタをスイッチングするよりも高速である。
【００２３】
好ましくは、前記第１の電流源は前記第１の電流を前記出力部に供給するように構成され、前記第２の電流源は前記第２の電流を前記出力部から受信するように構成される。代替として、前記第２の電流源が前記第２の電流を前記出力部に供給するように構成され、前記第１の電流源が前記第１の電流を前記出力部から受信するように構成されても良い。いずれの場合にも、前記出力部へ及び前記出力部から流れる電流は、Δｘの２倍に等しい。これら２つの実装の間の差は、前記電流の方向が反転されることである。
【００２４】
本発明によるチャージポンプは、２つの出力端子即ち第１の出力端子及び第２の出力端子を有する出力部を持っても良い。各出力端子は、前記第１及び第２の出力端子における出力電流が、前記第１の電流と前記第２の電流との差に等しくなるように、前記第１及び第２の電流源の両方に接続されても良い。該差動チャージポンプは、キャパシタの両側を充電し得る。
【００２５】
好ましくは、前記チャージポンプは更に、前記出力部におけるコモンモードレベルを制御するためのコモンモード除去回路を有する。前記コモンモード除去回路は、前記第１及び第２の出力端子に接続される。該コモンモード除去回路は、両方の電流源から等しい電流を加える及び減じるように構成される。前記出力部におけるコモンモードレベルは、前記チャージポンプに接続された電圧制御発振器の発振周波数に影響を与える。このことが、該コモンモードレベルが十分に制御されるべきである理由である。
【００２６】
好ましくは、前記第１及び第２の出力端子へ前記第１及び第２の電流を供給するために、電流ミラーが利用される。それ故、ミラー比１：１を持つ第１の電流ミラーが、前記第１の端子に供給される前記第１の電流を、前記第２の端子にミラーリングするように構成される。同一のミラー比１：１を持つ第２の電流ミラーが、前記第２の端子に供給される前記第２の電流を、前記第１の端子にミラーリングするように構成される。
【００２７】
本発明の好適な実施例は、添付する図を参照しながら以下に説明される。
【発明を実施するための最良の形態】
【００２８】
図８に示された本発明の第１の実施例は、２つの出力端子Ｏｕｔ＋及びＯｕｔ−を有する。これら出力端子は、キャパシタＣに接続される。本チャージポンプは、端子Ｏｕｔ＋及び接地に接続された電流源を有する。該電流源（２）は、出力端子Ｏｕｔ＋から接地へと流れる電流Ｉ０＋Δｘを供給する。電流源（２）は、位相ロックループ中の位相検出器又は周波数検出器から供給されても良い入力信号によって駆動される。可変電流Δｘは、前記入力信号の振幅に正比例する。他方の電流源８は、出力端子Ｏｕｔ＋及び動作電圧ＶＤＤに接続される。電流源８によって供給される電流は、Ｉ０−Δｘに等しい。それ故、サイズ２Δｘの電流が、出力端子Ｏｕｔ＋へと流れる。出力端子Ｏｕｔ＋はキャパシタＣの他方の側に接続され、該キャパシタＣは電流Ｉ０−Δｘを供給する電流源６を介して接地される。電流源４は、出力端子Ｏｕｔ−及び動作電圧ＶＤＤに接続される。電流２Δｘは、出力端子Ｏｕｔ−からキャパシタＣへ流れる。
【００２９】
図９は、本発明の第２の実施例を示す。図９のチャージポンプもまた２つの出力端子Ｏｕｔ＋及びＯｕｔ−を有する。出力端子Ｏｕｔ＋及びＯｕｔ−は共にフィルタに接続される。前記フィルタは、図８に示されたキャパシタと同様の目的を持つ。即ち、前記チャージポンプにより出力される電流を統合する。図９の回路において、Ｉ０−Δｘに等しい電流が出力端子Ｏｕｔ＋に供給され、電流Ｉ０＋Δｘが出力端子Ｏｕｔ＋から離れる方向に向けられる。それ故、２Δｘに等しい電流が前記フィルタから出力端子Ｏｕｔ＋に流れる。Ｉ０＋Δｘに等しい電流が出力端子Ｏｕｔ＋に供給され、Ｉ０−Δｘに等しい電流が出力端子Ｏｕｔ−から離れる方向に向けられる。前記フィルタの充電は、図８のチャージポンプと同様の原理によって動作する。４つの異なる電流源を利用する代わりに、図９の回路においては２つの電流源のみが利用される。電流源が、出力端子Ｏｕｔ＋と接地とを接続する。電流Ｉ０＋Δｘは更に、図９のチャージポンプにおいて備えられる電流ミラー１４の入力部に供給される。電流ミラー１４は、１：１の電流比を持つ。このことは、電流ミラー１４の出力部における電流が、電流ミラー１４の入力部における電流と等しいことを意味する。電流ミラー１４の出力は、図９のチャージポンプの出力部Ｏｕｔ−に接続される。従って、電流Ｉ０＋Δｘは、出力部Ｏｕｔ−に供給される。電流Ｉ０−Δｘを供給する電流源は、同様に電流ミラー１２に接続される。電流ミラー１２もまた１：１の電流比を持ち、Ｉ０−Δｘに等しい電流を前記チャージポンプの出力端子Ｏｕｔ＋に供給する。
【００３０】
図１０は、本発明の第３の実施例を示す。図１０に示されたチャージポンプは、図８に示されたチャージポンプに大きく対応している。キャパシタＣの代わりに、図１０においてはフィルタが示されている。前記フィルタは、図１０の回路のキャパシタＣと同様の目的を持つ。加えて、図１０はコモンモード除去回路２２を有する。回路２２は、温度及び電源の変化によって変化し得る、前記チャージポンプの出力部におけるコモンモードレベルを制御するために利用される。コモンモード除去回路２２は、出力端子Ｏｕｔ＋及びＯｕｔ−に接続される。Ｏｕｔ＋とＯｕｔ−との間の電位差は、ポンプモード除去回路の出力電圧の変化をもたらし、オペアンプとして機能する。コモンモード除去回路２２により出力される電圧は、図１０に示された電流源４及び８を制御する。これらの電流源により供給される電流は、コモンモード除去回路２２の出力電圧により増大させられるか又は減少させられる。
【００３１】
図１１は、図９のチャージポンプのトランジスタレベルの実装を示す。電流源２は、前記チャージポンプの出力端子Ｏｕｔ＋に入力電流Ｉ０＋Δｘを供給する。図１１におけるチャージポンプのフィルタは、２つのキャパシタＣを有する。電流源６は、前記チャージポンプの出力端子Ｏｕｔ−に入力電流Ｉ０−Δｘを供給する。電流源２は、電流源２２を有する。電流源２２の電流Ｉ０＋ΔｘはトランジスタＭ１にコピーされ、電流ミラー１４によってクロスミラーリングされる。電流源６は電流源２６を有する。電流源２６の電流Ｉ０−ΔｘはトランジスタＭ２にコピーされ、電流ミラー１２によってクロスミラーリングされる。このようにして、出力端子Ｏｕｔ＋及びＯｕｔ−において出力される電流は、Δｘの２倍となる。Δｘの２倍に等しい電流が出力フィルタに流れる。ここで図６のキャパシタ２Ｃは、２つのキャパシタ２Ｃの直列接続として表現されている。最も大きな寄生を持つキャパシタ２Ｃの電極は、前記２つのキャパシタのコモンモードに接続される。このようにして、寄生キャパシタンスが前記フィルタの一部とはならない。
【００３２】
図１２は、図１１の電流源２を詳細に示す。前記電流源の電流Ｉ０＋Δｘは、トランジスタＭ１にミラーリングされる。ミラーの動作原理は、キルヒホッフの電圧則を適用することにより、以下により見出される。
ＶＧ５５＋ＶＧ５７＝ＶＧ５６＋ＶＧ５１
【００３３】
図１２の回路は、４つのトランジスタＭ５、Ｍ６、Ｍ７及びＭ１を有する。ＶＧＳ５は、トランジスタＭ５のゲート及びソースの両端の電圧降下を表す。ＶＧＳ７は、トランジスタＭ６のゲート及びソースの両端の電圧降下を表す。ＶＧＳ６は、トランジスタＭ６のゲート及びソースの両端の電圧降下を表す。ＶＧＳ１は、トランジスタＭ１のゲートソース電圧降下を表す。トランジスタＭ５及びＭ６は、定電圧ＶＢを供給する電圧源に接続される。トランジスタＭ５及びＭ６のドレインは、定電圧ＶＤＤを供給する電圧源に接続される。トランジスタＭ６及びＭ７の電流は等しいため、以下の更なる条件がある。
ＶＧＳ７＝ＶＧＳ６
【００３４】
従って、入力電流Ｉ０＋Δｘは、レール・トゥ・レール構成で動作することができる出力トランジスタＭ１にコピーされる。
【００３５】
図１３は、図１１のチャージポンプと共に利用され得るコモンモード除去回路を示す。前記コモンモード除去回路は、チャージポンプの出力部におけるコモン電圧を制御するために、出力電圧ΔＩを出力する。前記コモンモード除去回路は、９個のトランジスタＭ１乃至Ｍ９を有する。トランジスタＭ４及びＭ５は、該トランジスタのドレインを介して、互いに接続される。トランジスタＭ４及びＭ５のゲートは、前記チャージポンプの出力端子Ｏｕｔ＋及びＯｕｔ−に接続される。トランジスタＭ５及びＭ４のソースは接地される。トランジスタＭ４及びＭ５は、三極管体制における制御トランジスタとして動作する。トランジスタＭ８及びＭ９は、トランジスタＭ７及びＭ６と共に、同様に互いに接続される。トランジスタＭ６、Ｍ７、Ｍ８及びＭ９のゲートは、定基準電圧ＶＣＭに接続される。３つのトランジスタＭ１、Ｍ２及びＭ３のゲートは、互いに接続される。トランジスタＭ１、Ｍ２及びＭ３のドレインは、電流源から定電流ＩＤＣを受信する。トランジスタＭ１及びＭ２は、縮退した電流ミラーを形成する。トランジスタＭ１及びＭ３も同様である。Ｍ２及びＭ３の出力部におけるミラー比は、Ｍ１及びＭ２並びにＭ３のソースにそれぞれ存在するＭＯＳレジスタの比に依存する。より良く理解するため、出力端子Ｏｕｔ＋及びＯｕｔ−に接続されたトランジスタＭ４及びＭ５を示す図１４を考える。これら２つのトランジスタの抵抗は、非常に小さなドレインソースについて変化する。
【数３】
2007504791.tif 000005
【００３６】
Ｒ５はトランジスタＭ５の抵抗を表し、Ｒ４はトランジスタＭ４の抵抗を表す。Ｖ１はトランジスタＭ５のゲートソース電圧であり、Ｖ２はトランジスタＭ４のゲートソース電圧である。βは両方のトランジスタの差動電流の利得を表す。ＶＴは、トランジスタＭ４及びＭ５の温度電圧である。互いに並列に接続された２つのトランジスタＭ４及びＭ５の総抵抗は、以下のようになる。
【数４】
2007504791.tif 000006
【００３７】
ＶＣＭ＝（Ｖ１＋Ｖ２）／２は、前記チャージポンプのコモンモード電圧である。ＶＣＭ＜ＶＴである限り、前記抵抗は前記コモンモード電圧に依存する。Ｍ２及びＭ３の出力部におけるＤＣ電流ＩＤＣを減算することにより、エラー信号＋／−ΔＩのみが前記回路の出力部において送信される。前記エラー信号は、出力端子Ｏｕｔ＋及びＯｕｔ−におけるコモンモード電圧ＶＣＭと、バンドギャップ基準電圧ＶＣＭとの間の差の尺度である。
【００３８】
図１５は、本発明の第４の実施例によるチャージポンプを示す。図１５のチャージポンプは、図１１のチャージポンプと大きく対応する。出力端子Ｏｕｔ＋及びＯｕｔ−に接続された２つのキャパシタ２Ｃを持つフィルタは、図１５に示されていない。図１５の回路もまた、図１５のチャージポンプは図１３のコモンモード除去回路を有し、一方でコモンモード除去回路は図１１には示されていないという点で、図１１の回路と異なる。そうでなければ、図１５のチャージポンプは図１１に示されたチャージポンプと異ならない。図１５に含まれるコモンモード除去回路の訂正電流ΔＩは、位相検出器の電流ミラーに入力される。これにより、前記チャージポンプの出力端子Ｏｕｔ＋及びＯｕｔ−に流れる電流は、帰還制御される。
【図面の簡単な説明】
【００３９】
【図１】従来の高速受信器を示す。
【図２】従来のクロック再生回路を示す。
【図３（Ａ）】従来のチャージポンプを示す。
【図３（Ｂ）】従来のチャージポンプを示す。
【図３（Ｃ）】従来のチャージポンプを示す。
【図４】時間ｔに対する、チャージポンプの２つのディタル入力信号ＵＰ及びＤＯＷＮ、並びに該チャージポンプの出力電圧ＶＣのグラフを示す。
【図５】従来の片端接地されたチャージポンプを示す。
【図６】従来の差動チャージポンプを示す。
【図７（Ａ）】従来技術による他の差動チャージポンプを示す。
【図７（Ｂ）】従来技術による他の差動チャージポンプを示す。
【図７（Ｃ）】従来技術による他の差動チャージポンプを示す。
【図８】本発明の第１の実施例を示す。
【図９】本発明の第２の好適な実施例を示す。
【図１０】本発明の第３の実施例を示す。
【図１１】図９の実施例の具体的な実装を示す。
【図１２】図１１のチャージポンプにおいて利用される反転電流ミラーを示す。
【図１３】本発明のチャージポンプにおいて利用され得る、コモンモード除去回路を示す。
【図１４】本発明によるチャージポンプの出力部におけるコモンモードを測定する検知回路を示す。
【図１５】本発明の第４の実施例を示す。
【図１】
2007504791.tif 000007
【図２】
2007504791.tif 000008
【図３ａ】
2007504791.tif 000009
【図３ｂ】
2007504791.tif 000010
【図３ｃ】
2007504791.tif 000011
【図４】
2007504791.tif 000012
【図５】
2007504791.tif 000013
【図６】
2007504791.tif 000014
【図７ａ】
2007504791.tif 000015
【図７ｂ】
2007504791.tif 000016
【図７ｃ】
2007504791.tif 000017
【図８】
2007504791.tif 000018
【図９】
2007504791.tif 000019
【図１０】
2007504791.tif 000020
【図１１】
2007504791.tif 000021
【図１２】
2007504791.tif 000022
【図１３】
2007504791.tif 000023
【図１４】
2007504791.tif 000024
【図１５】
2007504791.tif 000025
【国際調査報告】
2007504791.tif 000026
2007504791.tif 000027