(57)【要約】  集積回路（１０）は異なる供給電圧レベルで供給される複数のデジタル信号を多重化する多電圧デジタルマルチプレクサ回路（３０）を含む。一例では、マルチプレクサ（３０）はデジタル信号を受け取るアナログマルチプレクサ（３２）と、アナログマルチプレクサ（３２）の出力に結合されたレベルシフタ（４０）と、多重化される信号に応じてＩＣ上で用いられる種々の供給電圧の１つを供給する供給電圧マルチプレクサ（３４）とを含む。アナログマルチプレクサ（３２）の入力選択を制御するとともに、レベルシフタ（４０）に正確な供給電圧を供給する供給電圧マルチプレクサ（３４）の入力選択を制御するのに制御回路（３８、３９）が用いられる。この構成はＩＣ上の単一のパッド（１０）上に異なる電圧レベルのデジタル信号を多重化する機能を可能にする。
2007504752.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電圧を受け取る第１の回路に結合された第１のデジタル信号線と、
第２の電源電圧を受け取る第２の回路に結合された第２のデジタル信号線と、
信号端子と供給電圧端子とを有するレベルシフタと、
少なくとも前記第１のデジタル信号線と前記第２のデジタル信号線のうちの１つを前記レベルシフタの前記信号端子に結合するように選択する手段と、
少なくとも前記第１の電源電圧に依存する第１の電圧と前記第２の電源電圧に依存する第２の電圧とのうちの１つを前記供給電圧端子に供給するように選択する手段であって、前記第１のデジタル信号線が前記レベルシフタの前記信号端子に結合されるように選択されるときに前記第１の電圧を選択し、前記第２のデジタル信号線が前記レベルシフタの前記信号端子に結合されるように選択されるときに前記第２の電圧を選択する、前記選択する手段と
を備える集積回路ダイ。
【請求項２】
前記第１のデジタル信号線は前記第１の回路の出力信号線であり、前記第２のデジタル信号線は前記第２の回路の出力信号線である請求項１に記載の集積回路。
【請求項３】
前記第１の回路に結合された第３のデジタル信号線と、
前記第２の回路に結合された第４のデジタル信号線と、
前記信号端子と前記供給電圧端子とを有する第２のレベルシフタと、
少なくとも前記第３のデジタル信号線と前記第４のデジタル信号線のうちの１つを前記第２のレベルシフタの信号端子に結合されるように選択する手段であって、前記第１の電圧が選択されるときに前記第３のデジタル信号線を選択し、前記第２の電圧が選択されるときに前記第４のデジタル信号線を選択する前記選択手段とをさらに備え、
前記第１の電圧が選択されるときに前記第１の電圧が前記第２のレベルシフタの前記供給電圧端子に供給され、前記第２の電圧が選択されるときに前記第２の電圧が前記第２のレベルシフタの前記供給電圧端子に供給される請求項１に記載の集積回路ダイ。
【請求項４】
第１の状態において第１の電源電圧に依存する電圧となる第１のデジタル信号線に結合される第１の端子、第１の状態において第２の電源電圧に依存する電圧となる第２のデジタル信号線に結合される第２の端子、および第３の端子を有するマルチプレクサであって、制御信号を受け取り、前記制御信号に基づいて少なくともその第１の端子またはその第２の端子のうちの１つにその第３の端子を結合する前記マルチプレクサと、
前記マルチプレクサの前記第３の端子に結合された第１の信号端子、第３の回路に結合された第２の信号端子、および電圧供給端子を有するレベルシフタと、
前記第１の電源電圧に依存する電圧を受け取るように結合される第１の端子、前記第２の電源電圧に依存する電圧を受け取るように結合される第２の端子、および前記レベルシフタの前記電圧供給端子に結合される第３の端子を有する第２のマルチプレクサであって、第２の制御信号を受け取り、前記第２の制御信号に基づいて、少なくともその第１の端子の電圧またはその第２の端子の電圧のうちの１つの電圧をその第３の端子に供給する前記第２のマルチプレクサとを備える集積回路ダイ。
【請求項５】
前記レベルシフタが前記レベルシフタの前記供給端子に供給される電圧とは異なる第３の電圧を受け取るように結合される第２の供給端子を含む請求項４に記載の集積回路ダイ。
【請求項６】
前記第１のマルチプレクサと前記第２のマルチプレクサはアナログマルチプレクサであると位置づけられる請求項４に記載の集積回路。
【請求項７】
第１の状態において前記第１の電源電圧に依存する電圧となる第３のデジタル信号線に結合される第１の端子、第１の状態において前記第２の電源電圧に依存する電圧となる第４のデジタル信号線に結合される第２の端子、および第３の端子を有する第３のマルチプレクサであって、第３の制御信号を受け取り、前記第３の制御信号に基づいて、前記第３の端子を少なくともその第１の端子またはその第２の端子のうちの１つに結合する前記第３のマルチプレクサと、
前記第２のマルチプレクサの前記第３の端子に結合される第１の信号端子及び前記第２のマルチプレクサの前記第３の端子に結合される電圧供給端子を有する第２のレベルシフタとをさらに備える請求項４に記載の集積回路。
【請求項８】
請求項４に記載の集積回路ダイを含む無線装置。
【請求項９】
少なくとも第１のデジタル信号線と第２のデジタル信号線とのうちの１つをレベルシフタの信号端子に結合されるように選択して、前記レベルシフタと、前記少なくとも第１のデジタル信号線と前記第２のデジタル信号線とのうちの前記１つとの間でデジタル信号を伝える工程と、
前記第１のデジタル信号線に結合された第１の回路に第１の電源電圧で電力供給する工程であって、前記第１のデジタル信号線が第１の状態にあるときに、前記第１のデジタル信号線は前記第１の電源電圧に依存する電圧となる、前記電力供給する工程と、
前記第２のデジタル信号線に結合された第２の回路に第２の電源電圧で電力供給する工程であって、前記第２のデジタル信号線が第１の状態にあるときに、前記第２のデジタル信号線は前記第２の電源電圧に依存する電圧となる、前記電力供給する工程と、
少なくとも第１の電圧と第２の電圧とのうちの１つを前記レベルシフタの供給電圧端子に供給するように選択する工程であって、前記第１の電圧は前記第１の電源電圧に依存し、前記第２の電圧は前記第２の電源電圧に依存し、前記第１のデジタル信号線が前記信号端子に結合されるように選択されるときに前記第１の電圧が選択され、前記第２のデジタル信号線が前記信号端子に結合されるように選択されるときに前記第２の電圧が選択される、前記選択する工程とを備えるデジタル信号線を多重化する方法。
【請求項１０】
少なくとも第１のデジタル信号線とび第２のデジタル信号線とのうちの１つを選択する工程と、少なくとも第１の電圧と第２の電圧とのうちの１つを選択する工程は、少なくとも前記第１のデジタル信号線と前記第２のデジタル信号線とのうちの１つを示す制御値を制御レジスタに書き込むことをさらに含む請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、集積回路（ＩＣ）に関し、より詳細には、集積回路内の複数の供給電圧レベルでのデジタル信号を多重化することに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）の製造では、応用分野のユーザまたは他の回路と伝達し合うための端子、一般にパッドと言われる、が半導体ダイに設けられる。そのダイは、基板またはプリント回路基板上に載置するために、ユーザアクセス可能な端子を有するパッケージ内に収容される場合がある。ダイパッドをパッケージの端子に結合させる種々の方法が用いられる。たとえばワイヤボンドまたははんだボールである。通常、複雑な集積回路デザインによって単一の集積回路ダイ上に搭載される機能の数は、ダイを収容する集積回路パッケージ上のユーザアクセス可能な端子やピンに容易に結合できる機能の数よりも多い。場合によっては、集積回路ダイ上の種々の信号を、ユーザアクセス可能な端子に対して多重化する（multiplex）ことが単純なデジタルマルチプレクサを用いて可能である。しかし現在、多くのＩＣに含まれるデジタル回路は、複数の供給電圧が必要となっている。たとえば、ＩＣのある部分からのデジタル信号は、１つの供給電圧レベル（たとえば１．０ボルト）で動作する回路からのものであり、ＩＣの他の部分からのデジタル信号は、他の供給電圧レベル（たとえば１．６ボルト）で動作する回路からのものであることがある。供給電圧レベル差のため、単純なデジタルマルチプレクサでは、これらの信号を高い信頼性で多重化でないことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、異なる供給電圧レベルで供給されるデジタル信号を多重化できるＩＣ内の多重化回路が求められている。
【課題を解決するための手段】
【０００４】
一般的に、本発明によって、異なる供給電圧レベルで供給されるデジタル信号を多重化できるマルチプレクサ回路が提供される。マルチプレクサ回路は、デジタル信号を受け取るためのアナログマルチプレクサと、アナログマルチプレクサの出力に結合されたレベルシフタと、多重化される信号に対応してＩＣ上で用いられる種々の供給電圧の１つを供給する供給電圧マルチプレクサとを含む。アナログマルチプレクサの入力選択を制御するとともに、レベルシフタに正確な供給電圧を供給する供給電圧マルチプレクサの入力選択を制御するための制御回路が用いられる。この結果、ＩＣ上の単一パッド上に対する異なる電圧レベルのデジタル信号を多重化することが可能になる。
【発明を実施するための最良の形態】
【０００５】
図１に、本発明による多電圧マルチプレクサ３０を有する集積回路ダイ１０を、ブロック図で例示する。例示する実施形態においては、集積回路ダイ１０は、デジタル信号プロセッサ（ＤＳＰ）コア１２、アプリケーションプロセッサ（ＡＰ）コア１４、および複数のパッドを含む。ＤＳＰコア１２およびＡＰコア１４は、互いに無関係に動作する。またＤＳＰコア１２およびＡＰコア１４は、１つまたは複数の供給電圧レベル（１．６、１．４、１．２、および１．０ボルト）で動作しても良い。複数のパッドはＩＣ１０の周縁に沿って配置される。複数のパッドは、ＩＣ１０との間で伝達される種々の信号および供給電圧のための電気的接続部を提供するユーザアクセス可能な端子である。図１において、複数のパッドは、代表的な入力／出力（Ｉ／Ｏ）パッド１６、および代表的な電源パッド１８、２０、２２、２４、および２６を含む。電源パッド１８は、「ＶＰＡＤ」と標示される電源電圧を受け取り、電源パッド２０は接地に結合されて「ＶＳＳ１」と標示され、電源パッド２２は、「ＶＤＤ１」と標示される電源電圧を受け取るように結合され、電源パッド２４は、「ＶＤＤ２」と標示される電源電圧を受け取るように結合され、電源パッド２６は接地に結合されて「ＶＳＳ２」と標示される。図１に例示するように、ＤＳＰコア１２は、動作モードに依存して、１．６ボルト、１．４ボルト、１．２ボルト、および１．０ボルトで動作しても良い。同様に、ＡＰコア１４は、動作モードに依存して、１．６ボルト、１．４ボルト、１．２ボルト、および１．０ボルトで動作しても良い。さらに、ＤＳＰコア１２およびＡＰコア１４は、異なる供給電圧レベルで同時に動作しても良い。
【０００６】
集積回路１０に含まれる信号の数は、パッケージ上に存在する利用可能な外部ピンの数よりも多い場合がある。たとえば、一実施形態においては、ＩＣ１０に５００以上の信号が含まれ、これを３００ピンのみに対して多重化すべき場合がある。図１に例示するのは、本発明により複数の信号を１つのピンに対して多重化する１つの簡単な例に過ぎない。図１に例示する例では、ＤＳＰコア１２は、複数のデジタル信号を１．２ボルトの供給電圧レベルで伝えるための複数の信号線１５を含む。ＡＰコア１４は、複数のデジタル信号を１．４ボルトの供給電圧レベルで伝えるための複数の信号線１７を含む。一般的に、デジタル信号は「レールトゥレール」信号である。すなわち、デジタル信号を送る回路がたとえば１．４ボルトの供給電圧で動作する場合、ロジック「１」は１．４ボルト信号であり、ロジック「ゼロ」はゼロボルト信号である。複数の信号線１５および１７は、場合によって、多電圧マルチプレクサ３０の入力および出力端子に結合される。マルチプレクサ３０では、複数の信号１５および１７のうちのどれをＩ／Ｏパッド１６を介して伝えるかを選択的に制御し、および内部電圧（たとえば１．２または１．４ボルトなど）から２．５ボルトへの電圧変換を行なう。マルチプレクサ回路３０の動作については、以下に詳細に説明する。
【０００７】
なお集積回路ダイ１０には、さらなる回路（図示せず）が含まれていても良い。例示する実施形態においては、ＩＣ１０は、無線装置用のベースバンド集積回路である。無線装置の場合、さらなる回路には、たとえば、１つまたは複数のメモリ、表示制御回路、タイマ、デバッグおよびテスト回路、アナログ回路などが含まれていても良い。他の実施形態においては、ＩＣ１０は、ＤＳＰコアおよびＡＰコア以外の回路を含んでいても良い。またはＩＣは、１つのコアのみを有しても良い。またＩＣは、たとえば、ある供給電圧レベルで動作する回路部分と他の供給電圧レベルで動作する回路部分とを有する特定用途向け集積回路（ＡＳＩＣ）であっても良い。加えてＩＣは、異なる電圧レベルを要する異なるメモリタイプを含んでいても良い。
【０００８】
図２に、図１の多電圧マルチプレクサ３０をブロック図で詳細に例示する。多電圧マルチプレクサ３０は、アナログマルチプレクサ３２、３４、３６と、レベルシフタ３８、４０、４２と、レジスタ３９と、出力バッファ４４と、入力バッファ４６と、パッド１６とを含む。アナログマルチプレクサ３２、３４、３６のそれぞれと、入力バッファ４６と、出力バッファ４４と、レベルシフタ３８、４０、４２の一部とは、電源電圧ＶＰＡＤによって供給される。出力経路は、アナログマルチプレクサ３２、レベルシフタ４０、および出力バッファ４４を含む。アナログマルチプレクサ３２は、「ＳＯ１」および「ＳＯ２」と標示されるデジタル出力信号を受け取る。信号ＳＯ１およびＳＯ２は、ＤＳＰコア１２からであっても良いし、ＡＰコア１４からであっても良いし、ＩＣ１０の他の回路（図示せず）からであっても良い。例示する実施形態においては、ＳＯ１は、供給電圧ＶＣＣ１で動作する回路からであり、ＳＯ２は、供給電圧ＶＣＣ２で動作する回路からである。他の実施形態においては、デジタル信号ＳＯ１およびＳＯ２は、同じ供給電圧が供給される回路からであっても良いし、異なる供給電圧が供給される回路からであっても良い。
【０００９】
アナログマルチプレクサ３２の制御端子は、「ＭＵＸＳＥＬ」と標示されるマルチプレクサ選択信号を受け取る。ＭＵＸＳＥＬ信号によって、デジタル信号ＳＯ１およびＳＯ２のうちのどちらをアナログマルチプレクサ３２の出力に結合するかが決定される。アナログマルチプレクサ３２の出力端子は、レベルシフタ４０の入力に結合されている。アナログマルチプレクサ３２および３６を制御することに加えて、ＭＵＸＳＥＬ信号は、レベルシフタ４０および４２の部分（図３を参照）の電圧レベルを設定するためにマルチプレクサ３４の制御端子に送られる。電圧レベルは、選択されたデジタル信号ＳＯ１またはＳＯ２の供給電圧レベル（すなわち供給電圧ＶＣＣ１または供給電圧ＶＣＣ２）に対応する。
【００１０】
プログラマブルレジスタ３９はマルチプレクサおよびレベルシフタを制御するための「ＭＵＸコントロール」と標示される制御信号を提供するのに用いられる。信号ＭＵＸＳＥＬは、信号ＭＵＸコントロールによって決まる。すなわちＭＵＸＳＥＬ信号のロジックレベルは、ＭＵＸコントロール信号によって決定される。なおレベルシフタ３８が任意的に設置される。なぜならば、ＭＵＸコントロール信号は、ＶＰＡＤとは異なる供給電圧を有する回路から生じる場合があるからである。プログラマブルレジスタ３９は、１つまたは複数のビット（各ビットは、１つまたは複数の電圧レベルから選択するためのもの）を含んでいても良い。例示する実施形態においては、レベルシフタ４０および４２の電圧レベルは、ＶＤＤ１またはＶＤＤ２の一方をアナログマルチプレクサ３４を介して選択することによって設定される。たとえば、マルチプレクサ３２において信号ＳＯ１が選択されれば、供給電圧ＶＤＤ１がレベルシフタ４０に供給される。同様に、マルチプレクサ３２において信号ＳＯ２が選択されれば、供給電圧ＶＤＤ２がレベルシフタ４０に供給される。レベルシフタ３８は、レベルシフタ４０および４２と同様であり、以下に図３の説明において詳細に説明する。アナログマルチプレクサ３２の動作については、以下に図４の説明において詳細に説明する。
【００１１】
さらに図２を参照すれば、レベルシフタ４０からのレベルシフトされたデジタル信号はバッファ回路４４の入力に供給され、それに応答して、ＶＰＡＤ電源電圧のバッファされたデジタル信号が、出力イネーブル信号ＯＥがアサートされたときにパッド１６に送られる。
【００１２】
同様に、マルチプレクサ３０の入力経路は、入力バッファ４６、レベルシフタ４２、およびアナログマルチプレクサ３６を含む。なお、例示する実施形態においては、アナログマルチプレクサ３６は逆多重化機能（de-multiplexing）を行なう。パッド１６において、デジタル入力信号がパッド電圧レベルＶＰＡＤで受け取られる。デジタル入力信号は、入力バッファ回路４６の入力に送られる。バッファされた入力信号が、バッファ４６の出力において、入力イネーブル信号ＩＥがアサートされたときにレベルシフタ４２の入力に送られる。図示しない制御回路によって、入力イネーブル信号ＩＥおよび出力イネーブル信号ＯＥが提供される。制御信号ＭＵＸＳＥＬ（前述したように、制御信号ＭＵＸコントロールから得られる）によって、マルチプレクサ３６の出力（ＳＩ１またはＳＩ２）が選択される。またＭＵＸＳＥＬ信号によって、対応する供給電圧（ＶＤＤ１またはＶＤＤ２）がマルチプレクサ３４を介して選択される。次に、適切な電圧レベルにおけるレベルシフトされたデジタル信号がアナログデマルチプレクサ３６を介してＩＣ１０の内部回路に供給される。
【００１３】
なお、図２のマルチプレクサ３２および３４はそれぞれ、２つの入力を有し、デマルチプレクサ３６は２つの出力を有していた。他の実施形態においては、マルチプレクサおよびデマルチプレクサは、多重化すべき信号数と多重化された信号が用いる可能な供給電圧の数とに依存して、２つを超える入力または出力を、それぞれ有していても良い。
【００１４】
図３に、図２のマルチプレクサのレベルシフタ４０の一実施形態を概略的に示する。なおレベルシフタ３８および４２は、レベルシフタ４０と同様である。レベルシフタ４０は、インバータ５０、Ｐ−チャンネルトランジスタ５２および５４、Ｎ−チャンネルトランジスタ５６および５８を含む。インバータ５０は、制御ＭＵＸＳＥＬの決定により、ＶＤＤ１またはＶＤＤ２を供給電圧として受け取る。詳細な供給電圧は、マルチプレクサ３２の出力から与えられるデジタル信号の電圧レベルに対応する。トランジスタ５２、５４、５６、および５８によって、増幅器が形成されている。増幅器は、電源電圧ＶＰＡＤに結合されている。増幅器の出力は、入力バッファ４４（図２を参照）に結合されている。レベルシフタ４０を用いて、電圧レベルＶＤＤ１またはＶＤＤ２にある信号を、変換するかまたは電圧レベルＶＰＡＤにレベルシフトする。例示する実施形態においては、ＶＤＤ１およびＶＤＤ２は、ＶＰＡＤよりも低い電位にあるが、他の実施形態においては、ＶＤＤ１およびＶＤＤ１は、より高い電位にあっても良い。
【００１５】
マルチプレクサ３２からのデジタル信号がたとえばＶＣＣ１によって供給されている回路からのロジックハイ電圧である場合には、インバータ５０は、Ｎ−チャンネルトランジスタ５６のゲートにロジックロー電圧を供給する。Ｎ−チャンネルトランジスタ５６は、実質的に非導電的または「ＯＦＦ」である。Ｎ−トランジスタ５８のゲートには、マルチプレクサ３２からのロジックハイ電圧がＶＣＣ１で供給されて、Ｎ−チャンネルトランジスタ５８は導電的または「ＯＮ」となる。Ｐ−チャンネルトランジスタ５２のゲートは、トランジスタ５８を通して引き下げられて、Ｐ−チャンネルトランジスタ５２はＯＮになる。その結果、増幅器の出力がほぼ電圧ＶＰＡＤに等しいロジックハイまで引き上げられる。
【００１６】
逆に、マルチプレクサ３２からのデジタル信号がロジックローである場合には、Ｎ−チャンネルトランジスタ５６は「ＯＮ」であり、Ｎ−チャンネルトランジスタ５８は「ＯＦＦ」である。Ｐ−チャンネルトランジスタ５４のゲートは、トランジスタ５６を通して引き下げられて、Ｐ−チャンネルトランジスタ５４はＯＮになる。Ｐ−チャンネルトランジスタ５２のゲートは、Ｐ−チャンネルトランジスタ５４を通して引き上げられて、Ｐ−チャンネルトランジスタ５２はＯＦＦになる。増幅器の出力は、Ｎ−チャンネルトランジスタ５６を通して、ロジックローまで引き下げられる。
【００１７】
レベルシフタ４０は、図３に例示するように、マルチプレクサ回路３０とともに用いることができるレベルシフタの一例に過ぎない。他の実施形態においては、異なる形式のレベルシフタを、デジタル信号をある電圧レベルから他の電圧レベルに変換するために用いても良い。
【００１８】
図４に、図２のマルチプレクサ３０のアナログマルチプレクサ回路３２の一実施形態を概略的に示す。アナログマルチプレクサ３４および３６は、アナログマルチプレクサ３２と同様である。アナログマルチプレクサ３２は、インバータ６４、６６、６８と、送信ゲート６０および６２とを含む。送信ゲート６０および６２はそれぞれ、並列接続されたＮ−チャンネルおよびＰ−チャンネルトランジスタを備える。各インバータは、電源電圧ＶＰＡＤによって供給される従来のＣＭＯＳ（相補型金属酸化物半導体）インバータである。ＭＵＸＳＥＬ信号がロジックハイ電圧のときには、送信ゲート６０は導電的であり、送信ゲート６２は実質的に非導電的である。デジタル信号ＳＯ１がレベルシフタ４０の入力に伝えられる。また、ＭＵＸＳＥＬ信号がロジックロー電圧のときには、送信ゲート６０は実質的に非導電的であり、送信ゲート６２は導電的である。デジタル信号ＳＯ２がレベルシフタ４０の入力に伝えられる。送信ゲート６０および６２を用いることによって、閾値電圧の降下を伴うことなくデジタル信号ＳＯ１およびＳＯ２を送信することができる。なおいくつかの実施形態においては、単一トランジスタ「パス」ゲートを、送信ゲート６０および６２の代わりに用いても良い。
【００１９】
図５に、集積回路１０を含む無線装置７２をブロック図で例示する。無線装置７２には、集積回路１０とともに、ＲＦ（無線周波数）ＩＣ７６、パワーマネージメントＩＣ７４が含まれている。例示する実施形態においては、無線装置７２は携帯電話である。他の実施形態においては、無線装置７２は、双方向無線であればどんな形式であっても良く、たとえば、携帯用無線電話機、双方向ポケットベル、ＰＤＡ（携帯情報端末）、もしくはパーソナルコンピュータ、または音声および／もしくはデータの送信および／もしくは受信機能を実現する任意の装置などである。
【００２０】
本明細書で説明したように、本発明によって、ＩＣの単一パッド上に対する異なる電圧レベルのデジタル信号を多重化することが可能になる。
説明のために選択された本明細書における実施形態に対する種々の変形および変更が当業者には容易に想起される。たとえば、トランジスタの導電性の型、トランジスタの形式などの変更は、容易に行なうことができる。このような変更および変形は、本発明の範囲から逸脱しない程度において、本発明の範囲に含まれることが意図されている。これは、添付の請求項の正当な解釈によってのみ評価される。
【図面の簡単な説明】
【００２１】
【図１】本発明による多電圧マルチプレクサを有する集積回路ダイのブロック図。
【図２】図１のマルチプレクサの詳細なブロック図。
【図３】図２のマルチプレクサのレベルシフタの概略図。
【図４】図２のマルチプレクサのアナログマルチプレクサ回路の概略図。
【図５】図１の集積回路を含む無線装置のブロック図。
【図１】
2007504752.tif 000003
【図２】
2007504752.tif 000004
【図３】
2007504752.tif 000005
【図４】
2007504752.tif 000006
【図５】
2007504752.tif 000007
【国際調査報告】
2007504752.tif 000008