(57)【要約】受信器が、Ａ／Ｄサンプリング入力信号を受信して、復調前に、入力信号のドップラー効果を補償するように、サンプリング・デジタル信号をシフトさせる制御装置を含む。制御装置は、ｎサンプルごとに１サンプル期間を省くようにサンプリング・デジタル信号をシフトさせることによって、ドップラー増大周波数を補償する。これは、ｎサンプルごとに１サンプル期間だけ、ｍサンプルの周期を減少させることによって達成されることが可能である。制御装置は、ｎサンプルごとに１サンプル期間を追加するようにサンプリング・デジタル信号をシフトさせることによって、ドップラー減少周波数を補償する。これは、サンプリング・デジタル信号をシフトさせるために、ｎサンプルごとに１サンプルを繰り返すことによって達成されることが可能である。補償は、マルチスレッド・プロセッサのソフトウエアにおいて実施される。
2007527655.tif 000002
【特許請求の範囲】
【請求項１】
受信器に対して移動している送信器から入力信号を受信するアンテナと、
前記アンテナに接続され、前記入力信号からサンプリングされたデジタル信号を提供するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器から前記サンプリングされたデジタル信号を受信して復調する制御装置であって、復調前に、ｎサンプルごとに１サンプル期間だけｍサンプルの周期を減少させることによって、ドップラー増大周波数を補償し、ｎサンプルごとに１サンプル期間だけｍサンプルの周期を増加させることによって、ドップラー減少周波数を補償する制御装置とを備える、通信受信器。
【請求項２】
前記制御装置が、ｎサンプルごとに１サンプル期間を省くことによって、ドップラー増大周波数を補償する、請求項１に記載の受信器。
【請求項３】
前記入力信号が、ｍサンプルの周期を有し、ｎがｍ以上である、請求項１に記載の受信器。
【請求項４】
前記制御装置が、ｎサンプルごとに１サンプル期間、前記サンプリングされたデジタル信号を前方にシフトさせることによって、ドップラー増大周波数を補償する、請求項１に記載の受信器。
【請求項５】
前記制御装置が、ｎサンプルごとに１サンプル期間を追加することによって、ドップラー減少周波数を補償する、請求項１に記載の受信器。
【請求項６】
前記制御装置が、ｎサンプルごとに１サンプルを繰り返すことによって、ドップラー減少周波数を補償する、請求項１に記載の受信器。
【請求項７】
前記制御装置が、前記送信器の既知の周波数を前記入力信号の周波数に対して相関させ追跡させる、請求項１に記載の受信器。
【請求項８】
前記制御装置が、前記サンプリングされたデジタル信号の位相を前記送信器の前記既知の送信周波数に整合させる、請求項７に記載の受信器。
【請求項９】
前記制御装置が、位相を整合させるための位相ロック・ループを含む、請求項８に記載の受信器。
【請求項１０】
前記制御装置が、前記サンプリングされたデジタル信号をシフトおよび復調させるソフトウエア、及び前記位相ロック・ループを含む、請求項９に記載の受信器。
【請求項１１】
前記制御装置が、前記サンプリングされたデジタル信号をシフトさせ、復調するソフトウエアを含む、請求項１に記載の受信器。
【請求項１２】
前記制御装置が、正弦余弦表を使用して、前記復調されたサンプリングされたデジタル信号を積分する、請求項１に記載の受信器。
【請求項１３】
前記制御装置が、前記積分されたデジタル信号を記憶されているＰＮシーケンスに相関させる、請求項１２に記載の受信器。
【請求項１４】
前記制御装置が、並行して、どれだけの数の送信器の送信が前記入力信号に含まれるかを識別し、各識別された送信器について前記サンプリングされたデータをシフトおよび復調させる、請求項１に記載の受信器。
【請求項１５】
前記制御装置が、マルチスレッド・プロセッサである、請求項１４に記載の受信器。
【請求項１６】
前記入力信号が、前記入力信号の周期あたり、少なくとも８回サンプリングされる、請求項１に記載の受信器。
【請求項１７】
通信受信器において周波数のドップラー変化を補償する方法であって、
受信信号をサンプリングされたデジタル信号に変換するステップと、
既知の送信周波数から周波数の前記ドップラー変化を決定するステップと、
ドップラー増大周波数について、ｎサンプルごとに１サンプル期間だけ、ｍサンプルの周期を減少させ、ドップラー減少周波数について、ｎサンプルごとに１サンプル期間だけ、ｍサンプルの周期を増加させるステップと、
前記補償された、サンプリングされたデジタル信号を復調するステップとを備える方法。
【請求項１８】
ドップラー増大周波数について、ｎサンプルごとに１サンプル期間を省く、請求項１７に記載の方法。
【請求項１９】
前記入力信号が、ｍサンプルの周期を有し、ｎがｍ以上である、請求項１７に記載の方法。
【請求項２０】
ドップラー増大周波数について、ｎサンプルごとに１サンプル期間、前記サンプリングされたデジタル信号を前方にシフトさせる、請求項１７に記載の方法。
【請求項２１】
ドップラー減少周波数について、ｎサンプルごとに１サンプル期間を追加する、請求項１７に記載の方法。
【請求項２２】
ドップラー増大周波数について、前記サンプリングされたデジタル信号をシフトさせるために、ｎサンプルごとに１サンプルを繰り返す、請求項１７に記載の方法。
【請求項２３】
並行して、どれだけの数の送信器の送信が前記入力信号に含まれるかを識別するステップと、各識別された送信器について、前記サンプリングされたデータをシフトさせ、復調するステップとを含む、請求項１７に記載の方法。
【請求項２４】
マルチスレッド・プロセッサ上において実施される、請求項２３に記載の方法。
【請求項２５】
前記入力信号が、前記入力信号の周期あたり、少なくとも８回サンプリングされる、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、受信器に関し、より具体的には、受信信号のドップラー効果を補償する受信器に関する。
【背景技術】
【０００２】
計算の複雑さのために、全地球測位衛星（ＧＰＳ）受信器は、複数の並行チャネルを使用して、ハードウエアにより実施されている。通常、各チャネルは、１つの衛星を追跡して復調する役割を担う。いくつかの精巧な設計では、経済的な理由で、２つ以上の衛星によって１つのチャネルを時間共有することができる。マルチプロトコル通信システムの場合、ハードウエアによる実施は、余分なチップ・コストおよびＰＣボード領域が消費されるので、魅力的ではない。
【０００３】
本受信器は、ＧＰＳ受信器との関連で記述されるが、原理は、送信器および受信器の相対移動から生じる、受信信号におけるドップラー効果を有するあらゆる受信器に適用可能である。
【０００４】
受信されたＧＰＳ信号は、Ｎｓ個の可視衛星から来るＮｓ個のＤＳ−ＣＤＥＭＡ信号の重ね合わせとして見ることができる。各衛星は、同じ搬送波周波数ｆにおいて送信する場合でも、固有の署名（ｓｉｇｎａｔｕｒｅ）、およびドップラー効果のためにわずかに異なる搬送波周波数を有する。複合ＧＰＳコード信号は、以下のようにモデリングすることができる（エリオット  Ｄ．カプラン、Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ＧＰＳ  Ｐｒｉｎｃｉｐｌｅｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ、Ａｒｔｅｃｈ  Ｈｏｕｓｅ  Ｉｎｃ．（１９９６年）を参照されたい。）。
【数１】
2007527655.tif 000003
上式で、Ａｉは衛星ｉの振幅、ｄ［ｋ］はｋ番目のミリ秒におけるデータ、ｆｉ＝１／Ｔｉはｉ番目の衛星の搬送波周波数、ｇ（ｔ−ｍＴｉ）＝σ（ｔ−ｍＴｉ）σ［（ｍ＋１）Ｔｉ−ｔ］はウィンドウ関数、
【数２】
2007527655.tif 000004
は単位ステップ関数、Ｐｉ［ｎ］は、衛星ｉのＣ／Ａコードのｋ番目のミリ秒におけるｎ番目のチップ、％はモジュラス演算（ｍｏｄｕｌｕｓ  ｏｐｅｒａｔｉｏｎ）を意味し、Ｎｐは可視衛星の数、φｉは位相シフトである。式（１）において、雑音項は、便宜上意図的に無視されている。
【０００５】
複合信号ｓ（ｔ）に搬送波周波数ｆ＝１／Ｔのウィンドウ関数を乗算して合計した後、式（１）は、以下のようになる。
【数３】
2007527655.tif 000005
全時間軸にわたるχ（ｔ）の積分は、ｃｏｓ（２πｆｉｔ＋φｉ）に定数をかけたもののフーリエ変換を表す。
【数４】
2007527655.tif 000006
【０００６】
ドップラー・シフトならびに位相シフトから生じる特定の衛星ｉについての検出エラーを最小限に抑えるために、以下ｆ−ｆｉ＝０およびφｉ＝０が各衛星について真でなければならない。フーリエ変換のシフト特性に従うと、条件ｆ−ｆｉ＝０は、周波数領域のシフトまたは時間領域のシフトにより達成することができる。
【０００７】
ハードウエアによる実施において、搬送波は、位相ロック・ループ（ＰＬＬ）回路の出力に従って局所発振器ＬＯの周波数および位相（周波数領域シフト）を進行させる、または遅延させることによって追跡される。式（３）の積分は、並行して実施され、それぞれ、図１に示される別々のチャネルによる。ＲＦ前端部からの信号は、デジタル化され、復調されて、衛星署名（ＰＮ番号）に対して相関され、結果は、さらに処理するために、デジタル信号プロセッサＤＳＰに転送される。各チャネルに関連付けられたＰＬＬブロックおよび局所発振器ＬＯも存在する。コスト／性能に応じて、ＧＰＳ受信器は４〜１２のチャネルを組み込むことができる。
【非特許文献１】エリオットＤ．カプラン、Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ＧＰＳ  Ｐｒｉｎｃｉｐｌｅｓ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ、Ａｒｔｅｃｈ  Ｈｏｕｓｅ  Ｉｎｃ．（１９９６年）
【非特許文献２】エリオットＤ．カプラン、Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ＧＰＳ  ａｐｐｌｉｃａｔｉｏｎｓ  ａｎｄ  ｐｒｉｎｃｉｐｌｅｓ、Ａｒｔｅｃｈ  Ｈｏｕｓｅ  Ｉｎｃ．（１９９６年）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本受信器のハードウエア・アーキテクチャは、より少ないハードウエア構成要素を使用し、効率的なソフトウエア実施を可能にする。これは、適合性および低電力消費の両方を提供する。
【課題を解決するための手段】
【０００９】
受信器は、受信器に対して相対的に移動している送信器から信号を受信するアンテナを含む。アンテナに接続されたＡ／Ｄ変換器が、入力信号からサンプリングされたデジタル信号を提供する。制御装置が、Ａ／Ｄ変換器からサンプリングされたデジタル信号を受信して復調する。制御装置は、復調の前に入力信号のドップラー効果を補償するために、サンプリングされたデジタル信号をシフトさせる。制御装置は、ｎサンプルごとに１サンプル期間を省くようにサンプリングされたデジタル信号をシフトさせることによって、ドップラー増大周波数を補償する。これは、ｎサンプルごとに１サンプル期間だけｍサンプルの周期を減少させることによって達成されることが可能である。制御装置は、ｎサンプルごとに１サンプル期間を追加するようにサンプリングされたデジタル信号をシフトさせることによって、ドップラー減少周波数を補償する。これは、サンプリングされたデジタル信号をシフトさせるために、各ｎサンプル後に１サンプルを繰り返すことによって達成されることが可能である。
【００１０】
サンプリングされたデジタル信号は、送信器の既知の送信周波数が、入力信号の周波数に整合するように修正されるまで、シフトされる。制御装置は、たとえば位相ロック・ループを使用して、サンプリングされたデジタル信号の位相を入力信号の位相に整合させる。制御装置は、サンプリングされたデジタル信号をシフトさせ、復調するソフトウエア、ならびに位相ロック・ループを含む。制御装置は、並行して、どれだけの数の送信器の送信が入力信号に含まれるかを識別し、各識別された送信器についてサンプリングされたデータを復調してシフトさせる。
【００１１】
本発明のこれらおよび他の態様は、添付の図面と共に考慮されるとき、本発明の以下の詳細な記述から明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
ドップラー補償受信器のソフトウエア実装のために設計された受信器のハードウエア構成要素が、図２に示されている。アンテナ１０において受信された信号は、ＧＰＳ  ＲＦ前端部チップ１２に接続される。ＧＰＳチップ１２の出力は、復調器１４に提供される。復調器１４の出力は、低域通過フィルタ１６を経てアナログ・デジタル（Ａ／Ｄ）変換器１８に提供される。次いで、デジタル信号は、デジタル信号プロセッサ（ＤＳＰ）として示される制御装置２０に提供される。受信信号は、制御装置２０によってドップラーおよび位相補正されて、復調される。制御装置２０は、また、自動利得制御ＡＧＣをＧＰＳチップ１２に提供する。ＧＰＳチップ１２および復調器１４の基準周波数、ならびにＡ／Ｄ変換器１８のサンプリングレートは、水晶発振器２４によって駆動される位相ロック・ループＰＬＬ２２からのクロック信号によって設定される。水晶発振器２４は、高精度の低ドリフト発振器であり、制御装置２０のクロックとして使用されることも可能である。
【００１３】
受信信号は、受信器の観点では１つまたは複数の送信器から送信される複合信号である。送信器のそれぞれが同じ搬送波周波数において送信している場合でも、ドップラー効果のために、送信器は、一般には共通搬送波周波数より高く、またはより低くシフトされている異なる受信周波数を有する。ドップラー効果に対応するために、制御装置２０は、いくつかのサンプルだけデータを前後にシフトさせる。シフトされるサンプルの数は、既知のまたは想定されるドップラー周波数またはドップラー効果に基づいて計算される。これは、衛星ごとに実施される。議論されるように、本制御装置２０では、これらは、マルチスレッド・デジタル信号プロセッサにおいて並行して実施される。これをソフトウエアにおいて実施することができる１つのそのようなプロセッサは、サンドブリッジ・テクノロジーズ・マルチスレッド（Ｓａｎｄｂｒｉｄｇｅ  Ｔｅｃｈｎｏｌｏｇｉｅｓ  Ｍｕｌｔｉ−Ｔｈｒｅａｄｅｄ）ＳＢ９６００プロセッサである。他のプロセッサが使用されることが可能である。
【００１４】
受信信号の周波数が、ドップラー効果のために増大されている場合、データは、各ｎサンプルについて１サンプル期間、前方にシフトされる。これは、ｎサンプルごとに１周期期間を省くことによって達成されることが可能である。これは、実際には、ｎサンプルごとに１サンプルだけ、ｍサンプルの周期を減少させる。これは、受信ドップラー増大周波数に整合するように、受信データの周波数を増大させる。図３は、この現象を表す１対の曲線を示す。上の正弦波は、シフトなし搬送波を示す。単一周期あたり１６のデータ・ビットが存在する。下の正弦波において示されるように、１６番目のサンプル期間は省かれ、１６番目のデータ・ビットは、次の周期の第１データ・ビットとなる。図３の例では、これは、各周期に１回生じる。これは、１５サンプルごとに１６サンプルの周期を１５サンプルに減少させる効果を有する。
【００１５】
ドップラー効果は、ドップラー減少周波数（Ｄｏｐｐｌｅｒ  ｄｅｃｒｅａｓｅｄ  ｆｒｅｑｕｅｎｃｙ）である可能性がある。減少周波数に必要なシフト・データは、ｎサンプルごとに１サンプル期間を追加することによって実施される。これは、シフトを生成するために、ｎサンプルごとに１サンプルを繰り返すことによって達成されることが可能である。これは、１周期についてサンプル数を増大させ、それにより周波数を減少させる効果を有する。これは、図４に示されている。上の正弦波では、周期あたり８つのサンプルが存在する。下のシフト正弦波では、周期あたり９つのサンプルが存在する。たとえば、余分な挿入されたサンプル期間は、８番目のサンプルを繰り返すことによって生成される。周期あたりのこの８番目のサンプルは、周期ごとに繰り返される。
【００１６】
周波数を増減させるシフトは、周期あたり２回以上行われることが可能であり、または、１周期より大きい期間において行われることが可能であることに留意すべきである。
【００１７】
図１のハードウエア実施では、周波数の差をゼロに低減することは、局所発振器（ＬＯ）の代わりに使用される連続可変電圧制御発振器（ＶＣＯ）によって容易に達成することができる。しかし、この周波数条件は、有限サンプリングレートのために、ソフトウエアにおいて達成することはできない。時間領域におけるシフトは、検出エラーを増大させるスプリアス周波数を導入する。検出エラーを低く維持するために、サンプリングレートは、高いことが必要である。このエラー研究において、スプリアス周波数の全エネルギーは、ｎを周期あたりのオーバーサンプル数として、１／ｎ２でゼロに収束することが決定されている。（周期あたりｋサンプルでチップあたりｎ周期である場合、サンプル／チップの総数はｎ＊ｋである。）サンプルの総数は、導入エラーを最小限に抑えるために、入力信号の周期あたり少なくとも８であることが好ましい。
【００１８】
シフト復調相関および位相調節のソフトウエア実施のフロー・チャートが、図５および６において示される。Ａ／Ｄ変換器１８からサンプリングされたデジタル信号は、たとえば、バッファ３０において記憶される。たとえば、数ミリ秒の長さのサンプリング・データが記憶される、またはバッファリングされる。次いで、この情報は、スレッド・プロセスによって別々に処理される。スレッド・プロセスは、識別された送信器のそれぞれについて、処理要件が１スレッドの能力を超える場合、２つ以上のスレッドを含む。各スレッドは、ドップラー効果を考慮に入れて受信信号の周波数と整合するように周波数を増減させるために、データを前後にシフトさせる時間シフト計算装置３２を含む。次いで、結果は、３４において復調されて、積分される。これは、正弦および余弦表によって乗算することによって生成される。結果は、３６において特定の送信器のＰＮシーケンスと相関される。この情報は、入力を時間シフト計算装置３２に提供することによってゼロ位相を達成するように、位相ロック・ループ３８によって使用される。次いで各スレッドの情報は、４２の他の処理に提供される。図２に示されるように、水晶発振器２４は、バッファ３０の情報をデータ・ストリングと精密に時間調整させるために、バッファ３０と組み合わせて使用される。
【００１９】
時間シフト計算装置３２は、バッファ３０に記憶されているサンプリング・データにポインタをシフトさせることによって達成されることが可能である。したがって、サンプルを繰り返して、それにより周波数を減少させるために、ポインタは、次のサンプル期間は移動しない。周波数を増大させるために、ポインタは、１つのデータ点について情報を提供せず、実際、データ・サンプルを省いて次の周期を開始する。
【００２０】
以下は、受信データの連続性を維持するためのドップラー周波数補正および復調器セットアップのアルゴリズムの例である。
【００２１】
定義：
Ｎは、時間間隔ｔにおいてデータ・バッファにおいて獲得された全サンプル数である。
Ｎｓｐｃは、周期あたりのサンプル数である。
ｆｄは、ドップラー周波数である。
ｎは、１サンプルの繰返しまたは省略あたりの周期数である。
【数５】
2007527655.tif 000007
Ｎ＝１３０９４４０、チップあたり２周期においてデータの８０ミリ秒あたりのサンプル数、および周期あたり８つのサンプル（１０２３チップ×８×２×８０）；Ｎｓｐｃ＝８；ｆｄ＝５０Ｈｚ；およびｔ＝０．０８秒の例として、１サンプルの繰返しまたは省略あたりの周期数は、ｎ＝５１１５周期である。
【００２２】
固定長データ・バッファにおいて複数搬送波について復調するとき、同期の損失を回避するために、データの連続性を維持することが重要である。たとえば、１つのサンプルがデータの各バッファにおいて失われる場合、チップあたり１６のサンプルにおいて１６のバッファの後、受信データは、１チップ失われている。周期あたり１サンプル・シフトに対応する正のドップラー周波数を想定する。データ・バッファは４０サンプル長であり、周期あたりのサンプル数は８であると想定する。以下は、線より上がデータ・バッファのサンプル数、および線より下が正のドップラー周波数についてシフトした後のサンプル数を示す。
【数６】
2007527655.tif 000008
【００２３】
復調器は、ドップラー・シフトなしの周期あたり８サンプルにおいて、最初の８つのサンプルと８つの正弦余弦サンプル値との間の内積を実施し、これにサンプル番号８で開始される次の８つのサンプルの内積が続き、次いで番号１６で開始される次の８つのサンプルが続く、等である。周期あたり１サンプルに対応するドップラー・シフトが存在する場合、第１内積はサンプル０から７、第２は８から１４、等である。
【００２４】
各内積のサンプル数は、７で増大し、これは、比７および第１項７を有する算術級数を示唆する。
【００２５】
小さい周波数差において複数搬送波について復調するとき、データ・バッファの固定長に関する復調長の計算は、以下の通りである。
【００２６】
定義：
ｒは、算術級数比である。
Ｎは、固定長間隔におけるサンプル数である。
ａ１は、級数の第１項である。
ａｎは、ｎをＮより小さいまたはＮに等しいとして、級数の最終項である。
ｎは、復調間隔数である。
ｘは、１サンプル・シフトあたりの周期数である。
ｎ１０は、残されているサンプル数である。
正のドップラーについてｒ＝Ｎｓｐｃχ−１。
負のドップラーについてｒ＝Ｎｓｐｃχ＋１。
【００２７】
復調は、データ・バッファの最終サンプル位置において終了せず、いくつかのサンプルが残されている可能性が最も高い。サンプルの総数が８になるように、残りのサンプルに次のデータ・バッファからいくつかのサンプルを加えると、次の時間間隔における第１内積が構築される。
【００２８】
復調長は、以下のように計算される。正のドップラーについて
【数７】
2007527655.tif 000009
および、
【数８】
2007527655.tif 000010
上式で、フロア演算は、フロアリング（ｆｌｏｏｒｉｎｇ）を取り、％はモジュラス演算である。
【００２９】
スレッド・プロセスのより具体的な例が、図６に示されている。再び、入力情報は、バッファ３０において提供され、個々のシフタ３２に供給される。次いで、シフト・データは、５０の余弦表および５２の正弦表の値によって乗算される。次いで、結果は、５４および５６においてそれぞれ積分される。情報は、乗算器６２および６４においてＰＮ表６０の値を積分結果に乗算することによって、ＰＮシーケンスと相関される。結果は、６６および６８において加算され、ＱデータおよびＩデータの出力をそれぞれ提供する。次いで、結果は、７０および７２において２乗され、７４において加算されて、探索および追跡ステップ７６に提供される。探索および追跡方法は、エリオットＤ．カプランの「Ｕｎｄｅｒｓｔａｎｄｉｎｇ  ＧＰＳ  ａｐｐｌｉｃａｔｉｏｎｓ  ａｎｄ  ｐｒｉｎｃｉｐｌｅｓ」、アーテック・ハウス・インク（Ａｒｔｅｃｈ  Ｈｏｕｓｅ  Ｉｎｃ．）１９９６年に記載されている。７０および７２からの個々のブランチの出力も、それぞれ加算および減算されて、位相ロック・ループ３８に提供される。
【００３０】
制御装置２０は、受信信号にある送信器の数を決定する。これは、「スカイ・サーチ（ｓｋｙ  ｓｅａｒｃｈ）」として知られ、従来の技術において周知である。受信信号の送信器の数および特有のＰＮシーケンスが識別された後、並行スレッドの数が設定される。次いで、個々のスレッドは、その送信器を追跡して、送信器が受信器に対して移動する際に受信周波数を調節する。
【００３１】
本発明は、詳細に記述され、示されたが、これは、単に例示によって実施され、限定として取られるべきではないことを明確に理解されたい。本発明の範囲は、添付の請求項の用語によってのみ限定される。
【図面の簡単な説明】
【００３２】
【図１】ハードウエアにおいて実施される従来の技術の受信器のブロック図である。
【図２】本発明の原理による受信器のブロック図である。
【図３】本発明の原理による、ドップラー増大周波数について、シフトなし正弦波とシフト正弦波とを比較する１対のグラフである。
【図４】本発明の原理による、ドップラー減少周波数について、シフトなし正弦波とシフト正弦波とを比較する１対のグラフである。
【図５】本発明の原理を組み込んでいる図２の制御部分のソフトウエア実施のブロック図である。
【図６】本発明の原理を組み込んでいる図３の制御部分のソフトウエア実施の詳細なブロック図である。
【図１】
2007527655.tif 000011
【図２】
2007527655.tif 000012
【図３】
2007527655.tif 000013
【図４】
2007527655.tif 000014
【図５】
2007527655.tif 000015
【図６】
2007527655.tif 000016
【国際調査報告】
2007527655.tif 000017
2007527655.tif 000018
2007527655.tif 000019