(57)【要約】      （修正有）【課題】画質を高めることができる表示装置および電子機器を提供する。【解決手段】発光素子と、データ線から供給される画素電圧に応じて発光素子に駆動電流を供給する駆動トランジスタとを有する複数の単位画素と、第１の絶縁層および第２の絶縁層とを備え、駆動トランジスタＤＲＴｒは、くぼみ部分Ｗ１を有する第１のシリコン層２０３の一部として形成された第１のチャネル部ＣＨと、第１のゲート電極２０１と、導電層と、第１のシリコン層２０３に接続された複数のコンタクト２０５とを有し、駆動トランジスタＤＲＴｒが設けられた領域において、導電層、第１の絶縁層、第１のチャネル部ＣＨ、第２の絶縁層、および第１のゲート電極２０１が、基板上にこの順に積層され、導電層は、駆動トランジスタＤＲＴｒにおける、第１のゲート電極２０１、くぼみ部分Ｗ１、および複数のコンタクト２０５を含む領域に配置されている。【選択図】図６
2019194715.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが、発光素子と、データ線から供給される画素電圧に応じて前記発光素子に駆動電流を供給する駆動トランジスタとを有する複数の単位画素と、
第１の絶縁層および第２の絶縁層と
を備え、
前記駆動トランジスタは、くぼみ部分を有する第１のシリコン層の一部として形成された第１のチャネル部と、第１のゲート電極と、導電層と、前記第１のシリコン層に接続された複数のコンタクトとを有し、
前記駆動トランジスタが設けられた領域において、前記導電層、前記第１の絶縁層、前記第１のチャネル部、前記第２の絶縁層、および前記第１のゲート電極が、基板上にこの順に積層され、
前記導電層は、前記駆動トランジスタにおける、前記第１のゲート電極、前記くぼみ部分、および前記複数のコンタクトを含む領域に配置された
表示装置。
【請求項２】
前記駆動トランジスタは、ソースを有し、
前記発光素子は、アノードを有し、
前記複数の単位画素のそれぞれは、
一端が前記第１のゲート電極に接続され、他端が前記駆動トランジスタの前記ソースおよび前記発光素子の前記アノードに接続された容量素子と、
前記データ線および前記駆動トランジスタの前記第１のゲート電極の間に挿設され、前記画素電圧を前記駆動トランジスタの前記第１のゲート電極に供給可能な書込トランジスタと
を有する
請求項１に記載の表示装置。
【請求項３】
前記書込トランジスタは、第２のシリコン層の一部として形成された第２のチャネル部と、第２のゲート電極とを有し、
前記書込トランジスタが設けられた領域において、前記第１の絶縁層、前記第２のチャネル部、前記第２の絶縁層、および前記第２のゲート電極が、前記基板上にこの順に積層された
請求項２に記載の表示装置。
【請求項４】
前記書込トランジスタが設けられた領域において、前記第１の絶縁層は、前記基板上の前記駆動トランジスタにおける前記導電層が形成されている面と同じ面に直接形成された
請求項３に記載の表示装置。
【請求項５】
前記第１のシリコン層および前記第２のシリコン層は、互いに離間して配置された
請求項３または請求項４に記載の表示装置。
【請求項６】
前記導電層は、前記第１のゲート電極が設けられた領域全体と重なるように配置された
請求項１から請求項５のいずれか一項に記載の表示装置。
【請求項７】
前記導電層は、前記第１のシリコン層が設けられた領域全体と重なるように配置された
請求項１から請求項６のいずれか一項に記載の表示装置。
【請求項８】
前記複数の単位画素は、第１の単位画素および第２の単位画素を含み、
前記第１の単位画素の前記導電層は、前記第２の単位画素の前記導電層に接続された
請求項１から請求項７のいずれか一項に記載の表示装置。
【請求項９】
前記導電層には、所定の直流電圧が印加された
請求項１から請求項８のいずれか一項に記載の表示装置。
【請求項１０】
前記第１のシリコン層は、複数の前記くぼみ部分を有し、
前記導電層は、前記複数のくぼみ部分のそれぞれと重なるように配置された
請求項１から請求項９のいずれか一項に記載の表示装置。
【請求項１１】
前記複数のくぼみ部分は、第１のくぼみ部分および第２のくぼみ部分を含み、
前記第１のくぼみ部分は、前記第１のシリコン層が設けられた面内において、前記第１のシリコン層の一方の側に設けられ、
前記第２のくぼみ部分は、前記第１のシリコン層が設けられた面内において、前記第１のシリコン層の他方の側に設けられた
請求項１０に記載の表示装置。
【請求項１２】
前記複数のコンタクトは、第１のコンタクトおよび第２のコンタクトを含み、
前記第１のチャネル部は、前記第１のシリコン層における、前記第１のコンタクトと前記第２のコンタクトとの間の経路に配置された
請求項１から請求項１１のいずれか一項に記載の表示装置。
【請求項１３】
電源線をさらに備え、
前記発光素子は、アノードおよびカソードを有し、
前記第１のコンタクトは、前記電源線に接続され、
前記第２のコンタクトは、前記発光素子の前記アノードに接続された
請求項１２に記載の表示装置。
【請求項１４】
前記第２の絶縁層および前記第１のゲート電極の上に配置された第３の絶縁層をさらに備え、
前記第１のコンタクトおよび前記第２のコンタクトは、前記第２の絶縁層および前記第３の絶縁層を貫通するように設けられた
請求項１２または請求項１３に記載の表示装置。
【請求項１５】
前記導電層は、前記第１のコンタクトが設けられた領域および前記第２のコンタクトが設けられた領域と重なるように配置された
請求項１２から請求項１４のいずれか一項に記載の表示装置。
【請求項１６】
表示装置と
前記表示装置に対して動作制御を行う制御部と
を備え、
前記表示装置は、
それぞれが、発光素子と、データ線から供給される画素電圧に応じて前記発光素子に駆動電流を供給する駆動トランジスタとを有する複数の単位画素と、
第１の絶縁層および第２の絶縁層と
を有し、
前記駆動トランジスタは、くぼみ部分を有する第１のシリコン層の一部として形成された第１のチャネル部と、第１のゲート電極と、導電層と、前記第１のシリコン層に接続された複数のコンタクトとを有し、
前記駆動トランジスタが設けられた領域において、前記導電層、前記第１の絶縁層、前記第１のチャネル部、前記第２の絶縁層、および前記第１のゲート電極が、基板上にこの順に積層され、
前記導電層は、前記駆動トランジスタにおける、前記第１のゲート電極、前記くぼみ部分、および前記複数のコンタクトを含む領域に配置された
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電流駆動型の表示素子を有する表示装置、およびそのような表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、画像表示を行う表示装置の分野では、発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ（Electro Luminescence）素子を用いた表示装置（有機ＥＬ表示装置）が開発され、商品化が進められている。発光素子は、液晶素子などと異なり自発光素子であり、別に光源（バックライト）を設ける必要ない。そのため、有機ＥＬ表示装置は、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速いなどの特徴を有する。
【０００３】
このような表示装置において、単位画素は、例えば、画素信号を書き込むべき単位画素を選択するための書込トランジスタと、発光素子に電流を供給する駆動トランジスタとを有するものがある。例えば、特許文献１には、駆動トランジスタの電流駆動能力を書込トランジスタの電流駆動能力よりも低くした表示装置が開示されている。また、例えば、特許文献２には、駆動トランジスタのチャネル長Ｌを、書込トランジスタのチャネル長Ｌよりも長くした表示装置が開示されている。また、例えば、特許文献３には、さらに交流用トランジスタを設け、駆動トランジスタのチャネル長Ｌとチャネル幅Ｗの比（Ｌ／Ｗ）を、交流用トランジスタのチャネル長Ｌとチャネル幅Ｗの比（Ｌ／Ｗ）よりも大きくした表示装置が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３―３０８０３０号公報
【特許文献２】特開２００８―４６４２７号公報
【特許文献３】特開２００５―２０２３７１号公報
【発明の概要】
【０００５】
ところで、表示装置においては、一般に画質が高いことが望まれており、さらなる画質の向上が期待されている。
【０００６】
したがって、画質を高めることができる表示装置および電子機器を提供することが望ましい。
【０００７】
本開示の一実施形態における表示装置は、複数の単位画素と、第１の絶縁層および第２の絶縁層とを備えている。複数の単位画素は、それぞれが、発光素子と、データ線から供給される画素電圧に応じて発光素子に駆動電流を供給する駆動トランジスタとを有する。駆動トランジスタは、くぼみ部分を有する第１のシリコン層の一部として形成された第１のチャネル部と、第１のゲート電極と、導電層と、第１のシリコン層に接続された複数のコンタクトとを有する。駆動トランジスタが設けられた領域において、導電層、第１の絶縁層、第１のチャネル部、第２の絶縁層、および第１のゲート電極が、基板上にこの順に積層される。導電層は、駆動トランジスタにおける、第１のゲート電極、くぼみ部分、および複数のコンタクトを含む領域に配置されている。
【０００８】
本開示の一実施形態における電子機器は、上記表示装置を備えたものであり、例えば、テレビジョン装置、デジタルカメラ、パーソナルコンピュータ、ビデオカメラあるいは携帯電話等の携帯端末装置などが該当する。
【０００９】
本開示の一実施形態における表示装置および電子機器では、駆動トランジスタには、くぼみ部分を有する第１のシリコン層の一部として形成された第１のチャネル部と、第１のゲート電極と、導電層と、第１のシリコン層に接続された複数のコンタクトとが設けられる。駆動トランジスタが設けられた領域には、導電層、第１の絶縁層、第１のチャネル部、第２の絶縁層、および第１のゲート電極が、基板上にこの順に積層される。この導電層は、駆動トランジスタにおける、第１のゲート電極、くぼみ部分、および複数のコンタクトを含む領域に配置される。
【００１０】
本開示の一実施形態における表示装置および電子機器によれば、導電層を、駆動トランジスタにおける、第１のゲート電極、くぼみ部分、および複数のコンタクトを含む領域に配置したので、画質を高めることができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果があってもよい。
【図面の簡単な説明】
【００１１】
【図１】本開示の第１の実施の形態に係る表示装置の一構成例を表すブロック図である。
【図２】図１に示したサブ画素の一構成例を表す回路図である。
【図３】図１に示した表示部の概略断面構造を表す断面図である。
【図４Ａ】図１に示した画素の一構成例を表す模式図である。
【図４Ｂ】図１に示した画素の一構成例を表す他の模式図である。
【図４Ｃ】図１に示した画素の他の構成例を表す模式図である。
【図５】回路領域の一構成例を表す説明図である。
【図６】図２に示した駆動トランジスタの一構成例を表す平面図である。
【図７】図１に示した表示装置の一動作例を表すタイミング波形図である。
【図８】ＥＬＡ装置による走査を説明するための説明図である。
【図９Ａ】図２に示した駆動トランジスタの向きの一例を表す説明図である。
【図９Ｂ】図２に示した駆動トランジスタの向きの他の例を表す説明図である。
【図１０】第１の実施の形態の変形例に係る駆動トランジスタの一構成例を表す平面図である。
【図１１】第１の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。
【図１２Ａ】第１の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す概略断面図である。
【図１２Ｂ】第１の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す概略断面図である。
【図１２Ｃ】第１の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す概略断面図である。
【図１３】第１の実施の形態の他の変形例に係る回路領域の一構成例を表す説明図である。
【図１４】図１３に示した回路領域における駆動トランジスタの一構成例を表す平面図である。
【図１５】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１６Ａ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１６Ｂ】図１６Ａに示した画素の一構成例を表す他の模式図である。
【図１７Ａ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１７Ｂ】図１７Ａに示した画素の一構成例を表す他の模式図である。
【図１８Ａ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１８Ｂ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１８Ｃ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１８Ｄ】図１８Ａ〜１８Ｃに示した画素の一構成例を表す他の模式図である。
【図１９Ａ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１９Ｂ】第１の実施の形態の他の変形例に係る画素の一構成例を表す模式図である。
【図１９Ｃ】図１９Ａ，１９Ｂに示した画素の一構成例を表す他の模式図である。
【図２０Ａ】第１の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。
【図２０Ｂ】第１の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。
【図２１】第２の実施の形態に係るトランジスタの概略断面構造を表す断面図である。
【図２２】図２１に示したトランジスタの製造工程を表す説明図である。
【図２３】第２の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。
【図２４】図２３に示したトランジスタの製造工程を表す説明図である。
【図２５】第２の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。
【図２６】図２５に示したトランジスタの製造工程を表す説明図である。
【図２７】第２の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。
【図２８】図２７に示したトランジスタの製造工程を表す説明図である。
【図２９】第３の実施の形態に係るトランジスタのグレインを表す説明図である。
【図３０】第３の実施の形態に係る表示装置の実装例を表す模式図である。
【図３１】第３の実施の形態の変形例に係るトランジスタの概略断面構造を表す断面図である。
【図３２】図３１に示した駆動トランジスタの一構成例を表す平面図である。
【図３３】第３の実施の形態の他の変形例に係る駆動トランジスタの一構成例を表す平面図である。
【図３４】実施の形態に係る表示装置が適用されたテレビジョン装置の外観構成を表す斜視図である。
【図３５】変形例に係るサブ画素の一構成例を表す回路図である。
【図３６】図３５に示したサブ画素を有する表示装置の一動作例を表すタイミング波形図である。
【図３７】他の変形例に係るサブ画素の一構成例を表す回路図である。
【図３８Ａ】参考例に係る駆動トランジスタの一構成例を表す平面図である。
【図３８Ｂ】他の参考例に係る駆動トランジスタの一構成例を表す平面図である。
【図３８Ｃ】他の参考例に係る駆動トランジスタの一構成例を表す平面図である。
【図３８Ｄ】他の参考例に係る駆動トランジスタの一構成例を表す平面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態
２．第２の実施の形態
３．第３の実施の形態
４．適用例
【００１３】
＜１．第１の実施の形態＞
［構成例］
図１は、第１の実施の形態に係る表示装置の一構成例を表すものである。表示装置１は、有機ＥＬ素子を用いた、アクティブマトリックス方式の表示装置である。なお、本開示の実施の形態に係る表示駆動方法および表示装置の製造方法は、本実施の形態により具現化されるので、併せて説明する。
【００１４】
表示装置１は、表示部１０と、駆動部２０とを備えている。駆動部２０は、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを有している。
【００１５】
表示部１０は、複数の画素Ｐixがマトリックス状に配置されたものである。各画素Ｐixは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１１（１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ）を有している。この例では、これらの４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、画素Ｐixにおいて２行２列で配置されている。具体的には、画素Ｐixにおいて、左上に赤色（Ｒ）のサブ画素１１Ｒを配置し、右上に緑色（Ｇ）のサブ画素１１Ｇを配置し、左下に青色（Ｂ）のサブ画素１１Ｂを配置し、右下に白色（Ｗ）のサブ画素１１Ｗを配置している。
【００１６】
図２は、サブ画素１１の回路構成の一例を表すものである。表示部１０は、行方向に延伸する複数の走査線ＷＳＬおよび複数の電源線ＰＬと、列方向に延伸する複数のデータ線ＤＴＬとを有している。図示していないが、データ線ＤＴＬの一端はデータ線駆動部２７に接続され、走査線ＷＳＬの一端は走査線駆動部２３に接続され、電源線ＰＬの一端は電源線駆動部２６に接続されている。各サブ画素１１は、走査線ＷＳＬとデータ線ＤＴＬとの交差部に配置されている。
【００１７】
サブ画素１１は、書込トランジスタＷＳＴｒと、駆動トランジスタＤＲＴｒと、発光素子３０と、容量素子Ｃｓとを備えている。すなわち、この例では、サブ画素１１は、２つのトランジスタ（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ）および１つの容量素子Ｃｓを用いて構成される、いわゆる「２Ｔｒ１Ｃ」の構成を有するものである。
【００１８】
書込トランジスタＷＳＴｒおよび駆動トランジスタＤＲＴｒは、例えば、ＮチャネルＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor；薄膜トランジスタ）により構成されるものである。書込トランジスタＷＳＴｒは、ゲートが走査線ＷＳＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒは、ゲートが書込トランジスタＷＳＴｒのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが電源線ＰＬに接続され、ソースが容量素子Ｃｓの他端および発光素子３０のアノードに接続されている。
【００１９】
容量素子Ｃｓは、一端が駆動トランジスタＤＲＴｒのゲート等に接続され、他端は駆動トランジスタＤＲＴｒのソース等に接続されている。発光素子３０は、有機ＥＬ素子を用いて構成された発光素子であり、アノードが駆動トランジスタＤＲＴｒのソースおよび容量素子Ｃｓの他端に接続され、カソードには、駆動部２０により、直流電圧である電圧Ｖcathが供給されている。この発光素子３０は、白色の光を発光するものである。すなわち、この例では、サブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、後述するように、白色の光を発する発光素子３０およびカラーフィルタ２１８（後述）により、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）の光をそれぞれ生成するようになっている。
【００２０】
図３は、表示部１０の断面図を表すものである。表示部１０は、透明基板２００と、ゲート２０１と、ポリシリコン２０３と、アノード２１２と、発光層２３０と、カソード２１６と、カラーフィルタ２１８とを有している。
【００２１】
透明基板２００は、表示部１０の支持基板であり、例えば、ガラスやプラスチックなどにより構成されている。なお、この例では、透明基板２００を用いるようにしたが、これに代えて、例えば金属板などの透明でない基板を用いてもよい。透明基板２００上には、ゲート２０１が選択的に形成されている。このゲート２０１は、例えばモリブデン（Ｍｏ）などにより構成される。透明基板２００およびゲート２０１の上には絶縁層２０２が形成されている。この絶縁層２０２は、例えば、酸化シリコン（ＳｉＯ２）や、窒化シリコン（ＳｉＮｘ）などにより構成される。この絶縁層２０２の上には、ゲート２０１に対応する領域を覆うようにポリシリコン２０３が形成されている。ゲート２０１およびポリシリコン２０３は、駆動トランジスタＤＲＴｒなどを構成するものである。なお、この例では、ポリシリコン２０３の下部にゲート２０１を形成する、いわゆるボトムゲート構造によりトランジスタを構成したが、これに限定されるものではなく、ポリシリコンの上部にゲートを形成する、いわゆるトップゲート構造によりトランジスタを構成してもよい。ポリシリコン２０３および絶縁層２０２の上には、絶縁層２０４が形成されている。この絶縁層２０４は、例えば絶縁層２０２と同様の材料により構成される。また、ポリシリコン２０３が形成された領域の一部には、絶縁層２０４を貫通するように、コンタクト／配線２０５が形成されている。配線２０５は、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）の３層により構成することができる。
【００２２】
絶縁層２０４の上には、絶縁層２１１が形成されている。絶縁層２１１は、例えば、ポリイミドやアクリル樹脂などにより構成される。絶縁層２１１の上には、アノード２１２が選択的に形成されている。アノード２１２は、絶縁層２１１を貫通して、駆動トランジスタＤＲＴｒのソースに係るコンタクト／配線２０５と接続されている。アノード２１２は、例えば、ＩＴＯ／Ａｌ合金、Ａｌ合金、ＩＴＯ／Ａｇ、ＩＴＯ／Ａｇ合金などにより構成されている。すなわち、アノード２１２は、光を反射する性質を有することが望ましい。アノード２１２および絶縁層２１１の上には、絶縁層２１３が形成されている。絶縁層２１３は、例えば絶縁層２１１と同様の材料により構成される。この絶縁層２１３には、アノード２１２が形成された領域の一部に開口部ＷＩＮが設けられている。アノード２１２および絶縁層２１３の上部には、黄色発光層２１４および青色発光層２１５からなる発光層２３０が一様に形成されている。黄色発光層２１４は、黄色（Ｙ）の光を発する有機ＥＬ層であり、黄色の光を発する材料により構成されたものである。青色発光層２１５は、青色（Ｂ）の光を発する有機ＥＬ層であり、青色の光を発する材料により構成されたものである。なお、この例では、黄色発光層２１４の上に青色発光層２１５を積層したが、これに限定されるものではなく、これに代えて、例えば、青色発光層２１５の上に黄色発光層２１４を積層してもよい。青色発光層２１５の上には、カソード２１６が一様に形成されている。カソード２１６は、透明または半透明の電極であり、例えば、マグネシウム銀（MgAg）や、ＩＺＯ（登録商標）により構成することができる。マグネシウム銀で構成した場合には、膜厚を例えば数ｎｍ程度にすることにより半透明にすることができる。ＩＺＯで構成した場合には、例えば数十ｎｍ〜数千ｎｍの膜厚で形成することが望ましい。すなわち、ＩＺＯは透明な材料であるため、所望の低いシート抵抗値を実現できるようにやや厚く形成することができる。カソード２１６の上には、絶縁層２１７が形成されている。絶縁層２１７は、例えば窒化シリコン（ＳｉＮｘ）などにより構成される。絶縁層２１７は、発光層２３０に水分が侵入し、発光効率などの特性が変化するのを防止するために設けられるものである。なお、この水分の侵入に起因する諸問題が他の技術により解決できる場合、この絶縁層２１７を省いてもよい。この絶縁層２１７には、封止用の樹脂である絶縁層２２１を介して、カラーフィルタ２１８やブラックマトリクス２１９が表面に形成された透明基板２２０が貼り合わせられている。この透明基板２２０は、後述するように光が射出される面に設けられるため、透明性を有する基板を用いている。赤色（Ｒ）のカラーフィルタ２１８は、サブ画素１１Ｒに対応する部分に配置され、緑色（Ｇ）のカラーフィルタ２１８はサブ画素１１Ｇに対応する部分に配置され、青色（Ｂ）のカラーフィルタ２１８はサブ画素１１Ｂに対応する部分に配置され、白色（Ｗ）のカラーフィルタ２１８はサブ画素１１Ｗに対応する部分に配置されている。
【００２３】
図４Ａは、画素Ｐixの構成を模式的に表すものであり、図４Ｂは、画素Ｐixの断面構造を模式的に表すものである。このように、画素Ｐixでは、黄色発光層２１４から射出した黄色の光と、青色発光層２１５から射出した青色の光は、混ざり合って白色光となり、支持基板である透明基板２００とは反対の方向に進む。すなわち、発光素子１９は、いわゆるトップエミッション型の発光素子である。そして、この白色光は、カラーフィルタ２１８を介して表示面より出力される。具体的には、サブ画素１１Ｒ，１１Ｇ，１１Ｂでは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ２１８により、白色光から赤色成分、緑色成分、青色成分がそれぞれ分離され出力される。また、サブ画素１１Ｗでは、白色（Ｗ）のカラーフィルタ２１８により白色光の色域が調整される。なお、画質（色域）に対する要求がさほど高くないアプリケーションなどにおいては、白色（Ｗ）のカラーフィルタ２１８を設けなくてもよい。
【００２４】
なお、この例では、黄色発光層２１４を、黄色（Ｙ）の光を発する材料により構成したが、これに限定されるものではなく、これに代えて、例えば、図４Ｃに示したように、赤色（Ｒ）の光を発光する材料に緑色（Ｇ）の光を発光する材料をドープすることにより、もしくは緑色（Ｇ）の光を発光する材料に赤色（Ｒ）の光を発光する材料をドープすることにより、黄色発光層２１４Ａを構成してもよい。この場合でも、積層する発光層の順番を変更してもよい。
【００２５】
図５は、画素Ｐixにおけるアノード２１２の配置を表すものである。画素Ｐixには、４つの回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗと、４つのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗが設けられている。
【００２６】
回路領域１５Ｒは、サブ画素１１Ｒにおける発光素子３０以外の素子（書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓ）が配置される領域である。同様に、回路領域１５Ｇは、サブ画素１１Ｇにおける発光素子３０以外の素子が配置される領域であり、回路領域１５Ｂは、サブ画素１１Ｂにおける発光素子３０以外の素子が配置される領域であり、回路領域１５Ｗは、サブ画素１１Ｗにおける発光素子３０以外の素子が配置される領域である。これらの回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗには、書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓが同じレイアウトで配置されている。このように、同じレイアウトを流用することにより、レイアウト作業の効率を高めることができる。
【００２７】
アノード２１２Ｒはサブ画素１１Ｒのアノード２１２であり、アノード２１２Ｇはサブ画素１１Ｇのアノード２１２であり、アノード２１２Ｂはサブ画素１１Ｂのアノード２１２であり、アノード２１２Ｗはサブ画素１１Ｗのアノード２１２である。これらのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗは、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。
【００２８】
図６は、駆動トランジスタＤＲＴｒの一構成例を表すものである。駆動トランジスタＤＲＴｒのポリシリコン２０３は、ゲート２０１が形成されていない領域において折り返すことにより、ゲート２０１と３回重なるように形成されている。このポリシリコン２０３の折り返し部分Ｗ１は、製造時においてイオンが注入され抵抗値が低くなっている。すなわち、ポリシリコン２０３のうち、ゲート２０１と重なっている部分が、実効的なチャネルＣＨとして機能するようになっている。これにより、駆動トランジスタＤＲＴｒでは、直列接続された３つのチャネルＣＨが、延伸方向と交差する方向に並設される。また、後述するように、表示装置１では、表示部１０内のすべての駆動トランジスタＤＲＴｒを、チャネルＣＨが互いに同じ方向に延伸するように形成している。このような構成により、表示装置１では、限られたスペースを有効に利用して、チャネル長Ｌの長い駆動トランジスタＤＲＴｒを構成することができ、後述するように、画質を高めることができるようになっている。
【００２９】
駆動部２０は、図１に示したように、外部から供給される映像信号Ｓdispおよび同期信号Ｓsyncに基づいて、表示部１０を駆動するものである。この駆動部２０は、映像信号処理部２１と、タイミング生成部２２と、走査線駆動部２３と、電源線駆動部２６と、データ線駆動部２７とを備えている。
【００３０】
映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成するものである。この所定の信号処理としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。
【００３１】
タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する回路である。
【００３２】
走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、サブ画素１１を順次選択するものである。
【００３３】
電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行うものである。電源信号ＤＳは、電圧Ｖccpと電圧Ｖiniとの間で遷移するものである。後述するように、電圧Ｖiniは、サブ画素１１を初期化するための電圧であり、電圧Ｖccpは、駆動トランジスタＤＲＴｒに電流Ｉdsを流して発光素子３０を発光させるための電圧である。
【００３４】
データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsigを含む信号Ｓigを生成し、各データ線ＤＴＬに印加するものである。
【００３５】
この構成により、駆動部２０は、後述するように、１水平期間内において、各サブ画素１１に対して画素電圧Ｖsigの書込みを行い、発光素子３０が、書き込まれた画素電圧Ｖsigに応じた輝度で発光するようになっている。
【００３６】
ここで、チャネルＣＨは、本開示における「チャネル部」の一具体例に対応する。隣り合う２つのチャネルＣＨ、およびポリシリコン２０３におけるその２つのチャネルＣＨの間の折り返し部分Ｗ１により囲まれた部分は、本開示における「くぼみ部分」の一具体例に対応する。ポリシリコン２０３は、本開示における「第１のシリコン層」の一具体例に対応する。
【００３７】
［動作および作用］
続いて、本実施の形態の表示装置１の動作および作用について説明する。
【００３８】
（全体動作概要）
まず、図１を参照して、表示装置１の全体動作概要を説明する。映像信号処理部２１は、外部から供給される映像信号Ｓdispに対して所定の信号処理を行い、映像信号Ｓdisp2を生成する。タイミング生成部２２は、外部から供給される同期信号Ｓsyncに基づいて、走査線駆動部２３、電源線駆動部２６、およびデータ線駆動部２７に対してそれぞれ制御信号を供給し、これらがお互いに同期して動作するように制御する。走査線駆動部２３は、タイミング生成部２２から供給された制御信号に従って、複数の走査線ＷＳＬに対して走査信号ＷＳを順次印加することにより、サブ画素１１を順次選択する。電源線駆動部２６は、タイミング生成部２２から供給された制御信号に従って、複数の電源線ＰＬに対して電源信号ＤＳを順次印加することにより、サブ画素１１の発光動作および消光動作の制御を行う。データ線駆動部２７は、映像信号処理部２１から供給された映像信号Ｓdisp2およびタイミング生成部２２から供給された制御信号に従って、各サブ画素１１の輝度に対応する画素電圧Ｖsigを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。表示部１０は、駆動部２０から供給された走査信号ＷＳ、電源信号ＤＳ、および信号Ｓigに基づいて表示動作を行う。
【００３９】
（詳細動作）
次に、表示装置１の詳細動作を説明する。
【００４０】
図７は、表示装置１における表示動作のタイミング図を表すものであり、（Ａ）は走査信号ＷＳの波形を示し、（Ｂ）は電源信号ＤＳの波形を示し、（Ｃ）は信号Ｓigの波形を示し、（Ｄ）は駆動トランジスタＤＲＴｒのゲート電圧Ｖｇの波形を示し、（Ｅ）は駆動トランジスタＤＲＴｒのソース電圧Ｖｓの波形を示す。
【００４１】
駆動部２０は、１水平期間（１Ｈ）内において、サブ画素１１に対して画素電圧Ｖsigの書込みを行う（書込期間Ｐ１）。そして、その後に、サブ画素１１の発光素子３０が、書き込まれた画素電圧Ｖsigに応じた輝度で発光する（発光期間Ｐ２）。以下に、その詳細を説明する。
【００４２】
まず、駆動部２０は、タイミングｔ１〜ｔ２の期間（書込期間Ｐ１）において、サブ画素１１に対する画素電圧Ｖsigの書込みを行う。具体的には、まず、データ線駆動部２７が、タイミングｔ１において、信号Ｓigを画素電圧Ｖsigに設定し（図７（Ｃ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖsigに設定される（図７（Ｄ））。また、これと同時に、電源線駆動部２６が、電源信号ＤＳを電圧Ｖccpから電圧Ｖiniに変化させる（図７（Ｂ））。これにより、駆動トランジスタＤＲＴｒがオン状態になり、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが電圧Ｖiniに設定される（図７（Ｅ））。
【００４３】
次に、走査線駆動部２３は、タイミングｔ２において、走査信号ＷＳの電圧を高レベルから低レベルに変化させる（図７（Ａ））。これにより、書込トランジスタＷＳＴｒはオフ状態になり、駆動トランジスタＤＲＴｒのゲートがフローティングとなり、これ以後、容量素子Ｃｓの端子間電圧、すなわち、駆動トランジスタＤＲＴｒのゲート・ソース間電圧Ｖgsは維持される。
【００４４】
次に、駆動部２０は、タイミングｔ３以降の期間（発光期間Ｐ２）において、サブ画素１１を発光させる。具体的には、タイミングｔ３において、電源線駆動部２６が、電源信号ＤＳを電圧Ｖiniから電圧Ｖccpに変化させる（図７（Ｂ））。これにより、駆動トランジスタＤＲＴｒに電流Ｉdsが流れ、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが上昇し（図７（Ｅ））、これに伴って駆動トランジスタＤＲＴｒのゲート電圧Ｖｇも上昇する（図７（Ｄ））。そして、駆動トランジスタＤＲＴｒのソース電圧Ｖｓが、発光素子３０の閾値電圧Ｖelと電圧Ｖcathの和（Ｖel＋Ｖcath）よりも大きくなると、発光素子３０のアノード・カソード間に電流が流れ、発光素子３０が発光する。すなわち、発光素子３０の素子ばらつきに応じた分だけソース電圧Ｖｓが上昇し、発光素子３０が発光する。
【００４５】
その後、表示装置１では、所定の期間（１フレーム期間）が経過したのち、発光期間Ｐ２から書込期間Ｐ１に移行する。駆動部２０は、この一連の動作を繰り返すように駆動する。
【００４６】
（画質について）
次に、表示装置１の画質について説明する。データ線駆動部２７は、映像信号Ｓdisp2等に従って、各サブ画素１１の発光輝度を指示する画素電圧Ｖsigを含む信号Ｓigを生成し、各データ線ＤＴＬに印加する。その際、表示装置１の製造時における素子の特性ばらつきにより、画素電圧Ｖsigがデータ線ＤＴＬごとにばらつく場合がある。この場合でも、表示装置１では、図７に示したように、複数のチャネルＣＨを直列接続して駆動トランジスタＤＲＴｒを構成したので、画質が低下するおそれを低減することができる。以下に、その詳細を説明する。
【００４７】
図７に示したように、サブ画素１１では、書込期間Ｐ１において、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが画素電圧Ｖsigに設定され、ソース電圧Ｖｓが所定の電圧Ｖiniに設定される。そして、このときのゲート・ソース間電圧Ｖgs（＝Ｖsig−Ｖini）が発光期間Ｐ２においても維持され、発光期間Ｐ２において、駆動トランジスタＤＲＴｒが、このゲート・ソース間電圧Ｖgsに応じたドレイン電流Ｉdsを発光素子３０に流す。このとき、駆動トランジスタＤＲＴｒは、いわゆる飽和領域で動作する。飽和領域における駆動トランジスタＤＲＴｒのドレイン電流Ｉdsは、一般に次式で表すことができる。
【数１】
2019194715.tif 000003
ここで、Ｗはチャネル幅であり、Ｌはチャネル長であり、Ｃoxは単位面積当たりのゲート絶縁膜容量であり、μは移動度であり、Ｖthはしきい値である。そして、発光素子３０がこのドレイン電流Ｉdsに応じた輝度で発光する。
【００４８】
よって、画素電圧Ｖsigがデータ線ＤＴＬごとにばらつく場合には、ドレイン電流Ｉdsがばらつき、サブ画素１１の輝度がサブ画素１１の列ごとにばらつくこととなる。これにより、例えば表示画像において、サブ画素１１の列方向に延伸する筋が生じ、画質が低下するおそれがある。
【００４９】
表示装置１では、複数のチャネルＣＨを直列接続して駆動トランジスタＤＲＴｒを構成したので、限られたスペースを有効に利用して、チャネル長Ｌの長い駆動トランジスタＤＲＴｒを実現することができるため、画質が低下するおそれを低減することができる。すなわち、例えば、１つのチャネルＣＨにより駆動トランジスタＤＲＴｒを構成する場合には、駆動トランジスタＤＲＴｒのチャネル長は、回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗの大きさにより制約を受けてしまうため、チャネル長Ｌの長い駆動トランジスタＤＲＴｒを実現することが難しい。特に、駆動トランジスタＤＲＴｒと、データ線ＤＴＬ、走査線ＷＳＬ、および電源線ＰＬなどの各種配線を同じ層に形成する場合には、駆動トランジスタＤＲＴｒのチャネル長は、これらの配線によりさらに制約をうけてしまい、チャネル長Ｌは短くなってしまう。一方、本実施の形態に係る表示装置１では、複数のチャネルＣＨを直列接続して駆動トランジスタＤＲＴｒを構成したので、限られたスペースを有効に利用して、チャネル長Ｌの長い駆動トランジスタＤＲＴｒを実現することができる。これにより、駆動トランジスタＤＲＴｒでは、式（１）に示したように、ドレイン電流Ｉdsに対するゲート・ソース間電圧Ｖgsの感度を低くすることができる。よって、画素電圧Ｖsigがデータ線ＤＴＬごとにばらついても、ドレイン電流Ｉdsのばらつきを抑えることができ、サブ画素１１の輝度の列ごとのばらつきを抑えることができる。その結果、例えば表示画像において、サブ画素１１の列方向に延伸する筋が生ずるおそれを低減することができ、画質が低下するおそれを低減することができる。
【００５０】
また、このように駆動トランジスタＤＲＴｒのチャネル長Ｌを長くしたので、駆動トランジスタＤＲＴｒ自体の特性ばらつきを抑えることができるため、この特性ばらつきに起因する画質の低下を抑えることができる。
【００５１】
また、表示装置１では、表示部１０内のすべての駆動トランジスタＤＲＴｒを、チャネルＣＨが互いに同じ方向に延伸するように形成している。これにより、駆動トランジスタＤＲＴｒの特性ばらつき（しきい値電圧Ｖth、移動度μなどのばらつき）を抑えることができるため、画質が低下するおそれを低減することができる。以下に、その詳細を説明する。
【００５２】
駆動トランジスタＤＲＴｒの特性ばらつきは、例えば、トランジスタの形成工程のうちの、ポリシリコン２０３の形成工程により大きな影響を受ける。この工程では、まず、絶縁層２０２（図３）上にアモルファスシリコン層を形成する。そして、そのアモルファスシリコン層に対してＥＬＡ（Excimer Laser Anneal）装置によりアニール処理を行うことによりポリシリコン２０３を形成する。そして、このポリシリコン２０３のうちのチャネルＣＨおよびその近隣のＬＤＤ（Lightly Doped Drain）に対しては、イオンインプラ装置によりイオンを注入する。そして、このポリシリコン２０３のうちのコンタクト２０５付近に対しては、イオンドーピング装置によりイオンを注入する。その際、ＥＬＡ装置による処理は、駆動トランジスタＤＲＴｒの特性ばらつきに対して影響をおよぼす。
【００５３】
図８は、ＥＬＡ装置による処理を模式的に表すものである。この図８は、大きなガラス基板９９に複数の表示部１０を形成する場合を示している。ＥＬＡ装置は、図８に示したように、短冊状のレーザービーム（ビームＬＢ１）を、例えば数百Ｈｚ程度でオンオフしつつ、ガラス基板９９を走査方向Ｄ１に走査することにより、ガラス基板９９全面に対してアニール処理を行う。具体的には、この走査の際、あるショットにおける短冊状のビームＬＢ１が、前回のショットにおける短冊状のビームＬＢ１と部分的にオーバーラップするように、ショットをずらしていく。このとき、レーザービームのエネルギーＥは、１ショットごとにばらつき、これにより、走査方向Ｄ１と同じ方向におけるエネルギーＥの均一性と、走査方向Ｄ１と交差する方向におけるエネルギーＥの均一性が互いに異なるおそれがある。その結果、チャネルＣＨが走査方向Ｄ１と同じ方向に延伸する駆動トランジスタと、チャネルＣＨが走査方向Ｄ１に交差する方向に延伸する駆動トランジスタとは、特性が互いに異なるおそれがある。
【００５４】
図９Ａ，９Ｂは、各サブ画素１１における駆動トランジスタＤＲＴｒの配置と、走査方向Ｄ１との関係を表すものである。図９Ａの構成では、駆動トランジスタＤＲＴｒのチャネルＣＨを、走査方向Ｄ１と直交する方向に延伸するように形成している。また、図９Ｂの構成では、駆動トランジスタＤＲＴｒのチャネルＣＨを、走査方向Ｄ１と同じ方向に延伸するように形成している。このように、表示部１０では、表示部１０内のすべての駆動トランジスタＤＲＴｒを、チャネルＣＨが互いに同じ方向に延伸するように形成する。言い換えれば、表示部１０では、チャネルＣＨの延伸方向が互いに異なる複数の駆動トランジスタＤＲＴｒが混在していないようにしている。これにより、表示装置１では、駆動トランジスタＤＲＴｒ間の特性ばらつきを抑えることができ、駆動トランジスタＤＲＴｒの特性ばらつきにより画質が低下するおそれを低減することができる。
【００５５】
図９Ａ，９Ｂに示したように、この例では、駆動トランジスタＤＲＴｒのチャネルＣＨを、走査方向Ｄ１と直交する方向（図９Ａ）、または走査方向Ｄ１と同じ方向に延伸するようにしたが、これに限定されるものではなく、どのような方向を向いていてもよい。このチャネルＣＨの向きは、例えば、画質などを考慮して決定することができる。
【００５６】
また、表示装置１では、駆動トランジスタＤＲＴｒのポリシリコン２０３を、ゲート２０１が形成されていない領域で折り返すようにしたので、駆動トランジスタＤＲＴｒの特性ばらつきを抑えることができ、画質が低下するおそれを低減することができる。すなわち、製造工程では、チャネルＣＨに加えて、この折り返し部分Ｗ１（図７）もまた、ＥＬＡ装置によりアニール処理が行われる。よって、駆動トランジスタＤＲＴｒのポリシリコン２０３は、走査方向Ｄ１と交差する方向に延伸する部分と、走査方向Ｄ１と同じ方向に延伸する部分との両方を含むこととなる。しかしながら、この折り返し部分Ｗ１は、イオンを注入することにより抵抗値を低くしており、チャネルＣＨとして機能しない部分であるため、駆動トランジスタＤＲＴｒの特性に対する影響が少ない。その結果、表示装置１では、この折り返し部分Ｗ１に起因する駆動トランジスタＤＲＴｒの特性ばらつきを抑えることができ、駆動トランジスタＤＲＴｒの特性ばらつきにより画質が低下するおそれを低減することができる。
【００５７】
［効果］
以上のように本実施の形態では、複数のチャネルを直列接続して駆動トランジスタを構成したので、限られたスペースを有効に利用して、チャネル長の長い駆動トランジスタを実現することができるため、画質が低下するおそれを低減することができる。
【００５８】
また、上記実施の形態では、駆動トランジスタのポリシリコンを、ゲートが形成されていない領域で折り返すようにしたので、駆動トランジスタの特性ばらつきを抑えることができるため、画質が低下するおそれを低減することができる。
【００５９】
また、上記実施の形態では、表示部内のすべての駆動トランジスタを、チャネルが互いに同じ方向に延伸するように形成したので、駆動トランジスタの特性ばらつきを抑えることができるため、画質が低下するおそれを低減することができる。
【００６０】
［変形例１−１］
上記実施の形態では、３つのチャネルＣＨを直列接続したが、これに限定されるものではなく、これに代えて、２つまたは４つ以上のチャネルＣＨを直列接続してもよい。２つのチャネルＣＨを直列接続する場合の例を図１０に示す。この場合でも、上記実施の形態の場合と同様の効果を得ることができる。
【００６１】
［変形例１−２］
上記実施の形態では、図９に示したように、駆動トランジスタＤＲＴｒのチャネルＣＨの延伸方向を、図９の縦方向にしたが、これに限定されるものではない。例えば、図１１に示すように、駆動トランジスタＤＲＴｒのチャネルＣＨの延伸方向を、図の横方向にしてもよい。
【００６２】
［変形例１−３］
上記実施の形態では、直列接続された複数のチャネルＣＨを同一層内に並設することにより駆動トランジスタＤＲＴｒを構成したが、これに限定されるものではなく、これに代えて、積層方向に設けることにより駆動トランジスタＤＲＴｒを構成してもよい。以下に、本変形例についていくつかの具体例を挙げて詳細に説明する。
【００６３】
図１２Ａは、本変形例に係る駆動トランジスタＤＲＴｒＡの概略断面構造を表すものである。駆動トランジスタＤＲＴｒＡは、ゲート３０１，３０５と、ポリシリコン３０３，３０７とを有している。ゲート３０１は、透明基板２００の上に選択的に形成されている。透明基板２００およびゲート３０１の上には絶縁層３０２が形成され、その絶縁層３０２の上にはポリシリコン３０３が選択的に形成されている。絶縁層２０２およびポリシリコン３０３の上には絶縁層３０４が形成され、その絶縁層３０４の上にはゲート３０５が選択的に形成されている。絶縁層３０４およびゲート３０５の上には絶縁層３０６が形成され、その絶縁層３０６の上にはポリシリコン３０７が形成されている。絶縁層３０６およびポリシリコン３０７の上には、絶縁層３０８が形成されている。また、この図１２Ａにおいて、ポリシリコン３０３の左端および右端には、絶縁層３０４，３０６，３０８を貫通するようにコンタクト３０９，３１２がそれぞれ形成され、同様に、ポリシリコン３０７の左端および右端には、絶縁層３０８を貫通するようにコンタクト３１０，３１１がそれぞれ形成されている。そして、コンタクト３０９とコンタクト３１０とは、絶縁層３０８の上において互いに接続されている。コンタクト３１１は、例えば駆動トランジスタＤＲＴｒＡのドレイン端子であり、コンタクト３１２は、例えば駆動トランジスタＤＲＴｒＡのソース端子である。そして、図示していないが、ゲート３０１，３０５は互いに接続されるとともにゲート端子に接続されている。
【００６４】
これにより、ゲート３０１、絶縁層３０２、およびポリシリコン３０３は、ボトムゲート構造のトランジスタを構成し、ゲート３０５、絶縁層３０６、およびポリシリコン３０７は、同様にボトムゲート構造のトランジスタを構成する。このようにして、駆動トランジスタＤＲＴｒＡでは、直列接続された２つのチャネルＣＨを積層方向に設けることができる。
【００６５】
なお、この図１２Ａでは、例えば、絶縁層３０２の厚さが、ゲート３０１が形成された領域と、ゲート３０２が形成されていない領域とで異なるようにしているが、これに限定されるものではなく、例えば、図３と同様に、絶縁層３０２の厚さがほぼ一様になるようにしてもよい。
【００６６】
図１２Ｂは、本変形例に係る駆動トランジスタＤＲＴｒＢの概略断面構造を表すものである。駆動トランジスタＤＲＴｒＢは、ゲート３２１，３２７と、ポリシリコン３２３，３２５とを有している。ゲート３２１は、透明基板２００の上に選択的に形成されている。透明基板２００およびゲート３２１の上には絶縁層３２２が形成され、その絶縁層３２２の上にはポリシリコン３２３が選択的に形成されている。絶縁層２２２およびポリシリコン３２３の上には絶縁層３２４が形成され、その絶縁層３２４の上にはポリシリコン３２５が選択的に形成されている。絶縁層３２４およびポリシリコン３２５の上には絶縁層３２６が形成され、その絶縁層３２６の上にはゲート３２７が形成されている。絶縁層３２６およびゲート３２７の上には、絶縁層３２８が形成されている。また、この図１２Ｂにおいて、ポリシリコン３２３の左端および右端には、絶縁層３２４，３２６，３２８を貫通するようにコンタクト３２９，３３２がそれぞれ形成され、同様に、ポリシリコン３２５の左端および右端には、絶縁層３２６，３２８を貫通するようにコンタクト３３０，３３１がそれぞれ形成されている。そして、コンタクト３２９とコンタクト３３０とは、絶縁層３２８の上において互いに接続されている。コンタクト３３１は、例えば駆動トランジスタＤＲＴｒＢのドレイン端子であり、コンタクト３３２は、例えば駆動トランジスタＤＲＴｒＢのソース端子である。そして、図示していないが、ゲート３２１，３２７は互いに接続されるとともにゲート端子に接続されている。
【００６７】
これにより、ゲート３２１、絶縁層３２２、およびポリシリコン３２３は、ボトムゲート構造のトランジスタを構成し、ゲート３２７、絶縁層３２６、およびポリシリコン３２５は、トップゲート構造のトランジスタを構成する。このようにして、駆動トランジスタＤＲＴｒＢでは、直列接続された２つのチャネルＣＨを積層方向に設けることができる。
【００６８】
この駆動トランジスタＤＲＴｒＢでは、ゲート３２１、ポリシリコン３２３、ポリシリコン３２５、ゲート３２７をこの順に配置したので、シンプルな動作を実現することができる。すなわち、上記変形例に係る駆動トランジスタＤＲＴｒＡでは、ゲート３０１、ポリシリコン３０３、ゲート３０５、ポリシリコン３０７をこの順に配置したので、ゲート３０５の電圧は、ポリシリコン３０７の反転層の生成を制御するだけでなく、ポリシリコン３０５の反転層の生成をも制御するおそれがある。この場合には、駆動トランジスタＤＲＴｒＡが複雑になるおそれがある。一方、駆動トランジスタＤＲＴｒＢでは、ゲート３２１，３２７をポリシリコン３２３，３２５の外側に配置したので、ゲート３２１の電圧がポリシリコン３２３における反転層の生成を制御し、ゲート３２７の電圧がポリシリコン３２５における反転層の生成を制御するため、シンプルな動作を実現することができる。
【００６９】
図１２Ｃは、本変形例に係る駆動トランジスタＤＲＴｒＣの概略断面構造を表すものである。駆動トランジスタＤＲＴｒＣは、ゲート３４４と、ポリシリコン３４２，３４６とを有している。透明基板２００の上には、絶縁層３４１が形成され、その絶縁層３４１の上にポリシリコン３４２が選択的に形成されている。絶縁層３４１およびポリシリコン３４２の上には絶縁層３４３が形成され、その絶縁層３４３の上にはゲート３４４が選択的に形成されている。絶縁層２４３およびゲート３４４の上には絶縁層３４５が形成され、その絶縁層３４５の上にはポリシリコン３４６が選択的に形成されている。絶縁層３４５およびポリシリコン３４６の上には絶縁層３４７が形成されている。また、この図１２Ｃにおいて、ポリシリコン３４２の左端および右端には、絶縁層３４３，３４５，３４７を貫通するようにコンタクト３４９，３５２がそれぞれ形成され、同様に、ポリシリコン３４６の左端および右端には、絶縁層３４７を貫通するようにコンタクト３５０，３５１がそれぞれ形成されている。そして、コンタクト３４９とコンタクト３５０とは、絶縁層３４７の上において互いに接続されている。コンタクト３５１は、例えば駆動トランジスタＤＲＴｒＣのドレイン端子であり、コンタクト３５２は、例えば駆動トランジスタＤＲＴｒＣのソース端子である。そして、図示していないが、ゲート３４４はゲート端子に接続されている。
【００７０】
これにより、ゲート３４４、絶縁層３４３、およびポリシリコン３４２は、トップゲート構造のトランジスタを構成し、ゲート３４４、絶縁層３４５、およびポリシリコン３４６は、ボトムゲート構造のトランジスタを構成する。その際、ゲート３４４の電圧が２つのポリシリコン３４２，３４６における反転層の生成を制御する。このようにして、駆動トランジスタＤＲＴｒＣでは、直列接続された２つのチャネルＣＨを積層方向に設けることができる。
【００７１】
この駆動トランジスタＤＲＴｒＣでは、ポリシリコン３４２、ゲート３４４、ポリシリコン３４６をこの順に配置し、そのゲート３４４の電圧により、２つのポリシリコン３４２，３４６における反転層の生成を制御している。すなわち、上記変形例に係る駆動トランジスタＤＲＴｒＡ，ＤＲＴｒＢでは、ゲートを２つ設けたが、本変形例に係る駆動トランジスタＤＲＴＲＣでは、ゲートを１つだけ設けている。これにより、駆動トランジスタＤＲＴｒＣは、上記変形例に係る駆動トランジスタＤＲＴｒＡ，ＤＲＴｒＢと異なり、製造時において、ゲートを形成する工程が一回で済むため、製造工程をシンプルにすることができる。
【００７２】
［変形例１−４］
上記実施の形態では、図６に示したように、４つの回路領域１５Ｒ，１５Ｇ，１５Ｂ，１５Ｗを、４つのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗと同様に２行２列で配置したが、これに限定されるものではなく、これに代えて、例えば、図１３，１４に示すように、４つのアノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗを２行２列で配置し、４つの回路領域１６Ｒ，１６Ｇ，１６Ｂ，１６Ｗを１方向に並べて配置してもよい。この例では、回路領域１６Ｒ，１６Ｇ，１６Ｂ，１６Ｗは、縦方向に長い形状の領域であり、横方向においてこの順に並設されている。これらの回路領域１６Ｒ，１６Ｇ，１６Ｂ，１６Ｗには、書込トランジスタＷＳＴｒ、駆動トランジスタＤＲＴｒ、および容量素子Ｃｓが同じレイアウトで配置されている。具体的には、この例では、回路領域１６Ｒ，１６Ｂのレイアウトは、回路領域１６Ｇ，１６Ｗのレイアウトを１８０度回転させたものである。アノード２１２Ｒ，２１２Ｇ，２１２Ｂ，２１２Ｗは、回路領域１６Ｒ，１６Ｇ，１６Ｂ，１６Ｗに形成された駆動トランジスタＤＲＴｒのソースと、それぞれコンタクト２０５を介して接続されている。
【００７３】
図１４に示したように、この例では、駆動トランジスタＤＲＴｒのポリシリコン２０３は、折り返すことなく、縦方向に延伸するように形成している。すなわち、この例では、回路領域１６Ｒ，１６Ｇ，１６Ｂ，１６Ｗのそれぞれを縦方向に長い形状の領域としたので、ポリシリコン２０３を折り返すことなく、チャネル長Ｌの長い駆動トランジスタＤＲＴｒを形成することができる。
【００７４】
［変形例１−５］
上記実施の形態では、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗを２行２列で配置したが、これに限定されるものではなく、これに代えて、例えば、図１５に示すように、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗを１方向に並べて配置してもよい。この例では、サブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗは、縦方向に長い形状のものであり、横方向においてこの順に並設されている。この場合、回路領域については、図９に示したように２行２列で配置してもよいし、図１４に示したように１方向に並べて配置してもよい。
【００７５】
［変形例１−６］
上記実施の形態では、画素Ｐixを、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、白色（Ｗ）の４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗで構成したが、これに限定されるものではなく、これに代えて、図１６Ａ，１６Ｂに示したように、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つのサブ画素１１Ｒ，１１Ｇ，１１Ｂで構成してもよい。なお、発光層２３０の構成は、これに限定されるものではなく、これに代えて、例えば、図１７Ａ，１７Ｂに示した発光層２４０のように、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のカラーフィルタ２１８に対応した領域に、それぞれ、赤色発光層、緑色発光層、青色発光層を形成してもよい。
【００７６】
［変形例１−７］
上記実施の形態では、白色（Ｗ）の光を発する発光層２３０を設けたが、これに限定されるものではなく、これに代えて、例えば、図１８Ａ〜１８Ｄに示すように、黄色（Ｙ）の光を発する黄色発光層と、青色（Ｂ）の光を発する青色発光層を有する発光層２５０を設けてもよい。以下に、本変形例について詳細に説明する。
【００７７】
図１８Ａ〜１８Ｄは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、黄色（Ｙ）の４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｙを用いて画素Ｐixを構成する例を模式的に表すものであり、図１８Ａは、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｙを２行２列で配置した例を示し、図１８Ｂは、４つのサブ画素１１Ｒ，１１Ｇ，１１Ｂ，１１Ｙを１方向に並べて配置した例を示し、図１８Ｃは、サブ画素１１Ｒ，１１Ｙ，１１Ｇを横方向に並べて配置するとともに、サブ画素１１Ｂをこれらのサブ画素１１Ｒ，１１Ｙ，１１Ｇと縦方向に隣り合うように配置した例を示し、図１８Ｄは、図１８Ａ〜１８Ｃの場合における画素Ｐixの断面構造を示す。この場合、図１８Ａ〜１８Ｄに示したように、赤色（Ｒ）、緑色（Ｇ）および黄色（Ｙ）のカラーフィルタ２１８に対応した領域に、黄色（Ｙ）の光を発する黄色発光層を形成するとともに、青色（Ｂ）のカラーフィルタ２１８に対応した領域に青色（Ｂ）の光を発する青色発光層を形成することにより、発光層２５０を構成することができる。これにより、サブ画素１１Ｒでは、黄色（Ｙ）の光を赤色（Ｒ）のカラーフィルタ２１８を通すことにより赤色（Ｒ）の光を射出し、サブ画素１１Ｇでは、黄色（Ｙ）の光を緑色（Ｇ）のカラーフィルタ２１８を通すことにより緑色（Ｇ）の光を射出し、サブ画素１１Ｙでは、黄色（Ｙ）の光を黄色（Ｙ）のカラーフィルタ２１８を通すことにより黄色（Ｙ）の光を射出し、サブ画素１１Ｂでは、青色（Ｂ）の光を青色（Ｂ）のカラーフィルタ２１８を通すことにより青色（Ｂ）の光を射出する。なお、黄色（Ｙ）および青色（Ｂ）のカラーフィルタ２１８を省いてもよい。
【００７８】
図１９Ａ〜１９Ｃは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３つのサブ画素１１Ｒ，１１Ｇ，１１Ｂを用いて画素Ｐixを構成する例を模式的に表すものであり、図１９Ａはサブ画素１１Ｒ，１１Ｇ，１１Ｂを横方向に並べて配置した例を示し、図１９Ｂは、サブ画素１１Ｒ，１１Ｇを横方向に並べて配置するとともに、サブ画素１１Ｂをこれらのサブ画素１１Ｒ，１１Ｇと縦方向に隣り合うように配置した例を示し、図１９Ｃは、図１９Ａ，１９Ｂの場合における画素Ｐixの断面構造を示す。この場合、図１９Ａ〜１９Ｃに示したように、赤色（Ｒ）および緑色（Ｇ）のカラーフィルタ２１８に対応した領域に、黄色（Ｙ）の光を発する黄色発光層を形成するとともに、青色（Ｂ）のカラーフィルタ２１８に対応した領域に青色（Ｂ）の光を発する青色発光層を形成することにより、発光層２５０を構成することができる。これにより、サブ画素１１Ｒでは、黄色（Ｙ）の光を赤色（Ｒ）のカラーフィルタ２１８を通すことにより赤色（Ｒ）の光を射出し、サブ画素１１Ｇでは、黄色（Ｙ）の光を緑色（Ｇ）のカラーフィルタ２１８を通すことにより緑色（Ｇ）の光を射出し、サブ画素１１Ｂでは、青色（Ｂ）の光を青色（Ｂ）のカラーフィルタ２１８を通すことにより青色（Ｂ）の光を射出する。なお、青色（Ｂ）のカラーフィルタ２１８を省いてもよい。
【００７９】
［変形例１−８］
駆動トランジスタＤＲＴｒの複数のチャネルＣＨの配置は、図６に示した配置に限定されるものではない。これに代えて、例えば、図２０Ａに示すように、２つのチャネルＣＨの延伸方向が互いに異なっていてもよい。この例では、２つのチャネルＣＨの間において、ポリシリコン２０３を９０度曲げることにより、２つのチャネルＣＨの延伸方向が異なるようにしている。また、例えば、図２０Ｂに示すように、２つのチャネルＣＨの間において、ポリシリコン２０３を左に９０度曲げた後に右に９０度曲げてもよい。このような場合でも、限られたスペースを有効に利用して、チャネル長Ｌの長い駆動トランジスタＤＲＴｒを実現することができるため、画質が低下するおそれを低減することができる。
【００８０】
＜２．第２の実施の形態＞
次に、第２の実施の形態に係る表示装置２について説明する。本実施の形態は、駆動トランジスタのゲート絶縁膜を、書込トランジスタのゲート絶縁膜よりも厚く形成したものである。その他の構成は、上記第１の実施の形態（図１等）と同様である。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【００８１】
図１に示したように、表示装置２は、表示部５０を有している。表示部５０は、第１の実施の形態に係る表示部１０と同様に、４つのサブ画素１１（１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ）を有する画素Ｐixが、マトリックス状に複数配置されたものである。各サブ画素１１は、駆動トランジスタＤＲＴｒ２と、書込トランジスタＷＳＴｒ２とを有している。駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２は、トップゲート構造のトランジスタである。駆動トランジスタＤＲＴｒ２のゲート絶縁膜は、書込トランジスタＷＳＴｒ２のゲート絶縁膜よりも厚く形成されている。
【００８２】
図２１は、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２の概略断面構造を表すものである。
【００８３】
駆動トランジスタＤＲＴｒ２は、ポリシリコン４０１と、絶縁層４０２，４０３と、ゲート４０４とを有するものである。駆動トランジスタＤＲＴｒ２では、ポリシリコン４０１が、透明基板２００の上に選択的に形成されている。透明基板２００およびポリシリコン４０１の上には絶縁層４０２，４０３がこの順で形成され、その絶縁層４０３の上にはゲート４０４が選択的に形成されている。この絶縁層４０３の比誘電率は、絶縁層４０２の比誘電率よりも低いことが望ましい。このように、駆動トランジスタＤＲＴｒ２のゲート絶縁膜は、２つの絶縁層４０２，４０３により構成されている。
【００８４】
書込トランジスタＷＳＴｒ２は、ポリシリコン４０１と、絶縁層４０２と、ゲート４０４とを有するものである。書込トランジスタＷＳＴｒ２では、ポリシリコン４０１が、透明基板２００の上に選択的に形成されている。透明基板２００およびポリシリコン４０１の上には絶縁層４０２が形成され、その絶縁層４０２の上にはゲート４０４が選択的に形成されている。このように、書込トランジスタＷＳＴｒ２のゲート絶縁膜は、１つの絶縁層４０２により構成されている。
【００８５】
なお、この例では、絶縁層４０２を一つの層としたが、これに限定されるものではなく、これに代えて、複数の層から構成されるものであってもよい。具体的には、例えば、絶縁層４０２を、窒化シリコン（ＳｉＮｘ）からなる上層と、酸化シリコン（ＳｉＯ２）からなる下層を用いて構成することができる。同様に、絶縁層４０３を一つの層としたが、これに限定されるものではなく、これに代えて、複数の層から構成されるものであってもよい。
【００８６】
図２２は、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２の製造工程の一例を表すものである。まず、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２において、ポリシリコン４０１、絶縁層４０２，４０３をこの順で形成する（図２２（Ａ））。次に、書込トランジスタＷＳＴｒ２において、絶縁層４０３をエッチングにより取り除く（図２２（Ｂ））。次に、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２において、ゲート４０４および絶縁層４０５を生成する（図２２（Ｃ））。その後、コンタクト２０５を形成することにより、図２１に示したように、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２が形成される。
【００８７】
このように、表示装置２では、駆動トランジスタＤＲＴｒ２のゲート絶縁膜を、書込トランジスタＷＳＴｒ２のゲート絶縁膜よりも厚く形成したので、駆動トランジスタＤＲＴｒ２のゲート絶縁膜容量Ｃoxを小さくすることができるため、画質が低下するおそれを低減することができる。すなわち、表示装置２では、駆動トランジスタＤＲＴｒのゲート絶縁膜容量Ｃoxを小さくすることができるため、式（１）に示したように、ドレイン電流Ｉdsに対するゲート・ソース間電圧Ｖgsの感度を低くすることができる。よって、画素電圧Ｖsigがデータ線ＤＴＬごとにばらついても、例えば表示画像において、サブ画素１１の列方向に延伸する筋が生ずるおそれを低減することができ、画質が低下するおそれを低減することができる。
【００８８】
また、表示装置２では、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２において、絶縁層４０２，４０３を形成し、その後に書込トランジスタＷＳＴｒ２において、絶縁層４０３をエッチングにより取り除くようにした。このとき、書込トランジスタＷＳＴｒ２では、絶縁層４０２が残っているため、書込トランジスタＷＳＴｒ２のポリシリコン４０１が汚染されるおそれを低減することができる。また、書込トランジスタＷＳＴｒ２において、絶縁層４０３を取り除いた後に、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２において、ゲート４０４を形成するようにしたので、駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２のゲート４０４を同時に形成できるため、ゲートを形成する工程が一回で済み、製造工程をシンプルにすることができる。
【００８９】
以上のように本実施の形態では、駆動トランジスタのゲート絶縁膜を、書込トランジスタのゲート絶縁膜よりも厚く形成したので、駆動トランジスタのゲート絶縁膜容量を小さくすることができるため、画質が低下するおそれを低減することができる。
【００９０】
また、本実施の形態では、駆動トランジスタおよび書込トランジスタにおいて絶縁層４０２，４０３を形成した後に、書込トランジスタにおいて絶縁層４０３を取り除き、駆動トランジスタおよび書込トランジスタにおいてゲートを形成するようにしたので、ポリシリコンが汚染されるおそれを低減することができるとともに、ゲートを形成する工程が一回で済み、製造工程をシンプルにすることができる
【００９１】
［変形例２−１］
上記実施の形態では、書込トランジスタＷＳＴｒ２において、エッチングにより絶縁層４０３を取り除くことにより、駆動トランジスタＷＳＴｒ２のゲート絶縁膜を、書込トランジスタＷＳＴｒ２のゲート絶縁膜よりも厚く形成したたが、これに限定されるものではない。以下に、いくつかの例を挙げて、本変形例について説明する。
【００９２】
図２３は、本変形例に係る駆動トランジスタＤＲＴｒ２Ａおよび書込トランジスタＷＳＴｒ２Ａの概略断面構造を表すものである。駆動トランジスタＤＲＴｒ２Ａは、絶縁層４１２，４１３を有するものである。駆動トランジスタＤＲＴｒ２Ａでは、透明基板２００およびポリシリコン４０１の上には絶縁層４１２，４１３がこの順で形成され、その絶縁層４１３の上にはゲート４０４が選択的に形成されている。この絶縁層４１２の比誘電率は、絶縁層４１３の比誘電率よりも低いことが望ましい。このように、駆動トランジスタＤＲＴｒ２Ａのゲート絶縁膜は、２つの絶縁層４１２，４１３により構成されている。書込トランジスタＷＳＴｒ２Ａは、絶縁層４１３を有するものである。書込トランジスタＷＳＴｒ２Ａでは、透明基板２００およびポリシリコン４０１の上には絶縁層４１３が形成され、その絶縁層４１３の上にはゲート４０４が選択的に形成されている。このように、書込トランジスタＷＳＴｒ２Ａのゲート絶縁膜は、１つの絶縁層４１３により構成されている。
【００９３】
図２４は、駆動トランジスタＤＲＴｒ２Ａおよび書込トランジスタＷＳＴｒ２Ａの製造工程の一例を表すものである。まず、駆動トランジスタＤＲＴｒ２Ａおよび書込トランジスタＷＳＴｒ２Ａにおいて、ポリシリコン４０１および絶縁層４１２をこの順で形成する（図２４（Ａ））。次に、書込トランジスタＷＳＴｒ２Ａにおいて、絶縁層４１２をエッチングにより全て取り除く（図２４（Ｂ））。次に、駆動トランジスタＤＲＴｒ２Ａおよび書込トランジスタＷＳＴｒ２Ａにおいて、絶縁層４１３を生成し（図２４（Ｃ））、その後にゲート４０４および絶縁層４０５を生成する（図２４（Ｄ））。
【００９４】
この場合でも、駆動トランジスタＤＲＴｒ２Ａのゲート絶縁膜容量Ｃoxを小さくすることができるため、画質が低下するおそれを低減することができる。
【００９５】
駆動トランジスタＤＲＴｒ２Ａおよび書込トランジスタＷＳＴｒ２Ａの製造工程では、図２４に示したように、ポリシリコン４０１および絶縁層４１２を形成した後に、書込トランジスタＷＳＴｒ２Ａにおいて、絶縁層４１２をエッチングにより全て取り除いた。しかしながら、これに限定されるものではなく、これに代えて、例えば、図２５，２６に示した駆動トランジスタＤＲＴｒ２Ｂおよび書込トランジスタＷＳＴｒ２Ｂのように、駆動トランジスタＤＲＴｒ２Ｂおよび書込トランジスタＷＳＴｒ２Ｂにおいて、ポリシリコン４０１および絶縁層４１２を形成した後に、書込トランジスタＷＳＴｒ２Ｂにおいて、絶縁層４１２の一部をエッチングにより取り除き、薄く絶縁層４１２Ａを残してもよい。この例では、図２５に示したように、書込トランジスタＷＳＴｒ２Ｂは、絶縁層４１２Ａ，４１３を有している。この絶縁層４１２Ａは、駆動トランジスタＤＲＴｒ２Ｂにおける絶縁層４１２と同時に形成されるものである。このように、書込トランジスタＷＳＴｒ２Ｂのゲート絶縁膜は、２つの絶縁層４１２Ａ，４１３により構成されている。このように、絶縁層４１２の一部（絶縁層４１２Ａ）を残すことにより、絶縁層４１２を全て取り除く場合と比べて、ポリシリコン４０１が汚染されるおそれを低減することができる
【００９６】
図２７は、本変形例に係る駆動トランジスタＤＲＴｒ２Ｃおよび書込トランジスタＷＳＴｒ２Ｃの概略断面構造を表すものである。駆動トランジスタＤＲＴｒ２Ｃは、絶縁層４３２，４３４およびゲート４３５を有するものである。駆動トランジスタＤＲＴｒ２Ｃでは、透明基板２００およびポリシリコン４０１の上には絶縁層４３２，４３４がこの順で形成され、その絶縁層４３４の上にはゲート４３５が選択的に形成されている。この絶縁層４３４の比誘電率は、絶縁層４３２の比誘電率よりも低いことが望ましい。このように、駆動トランジスタＤＲＴｒ２Ｃのゲート絶縁膜は、２つの絶縁層４３２，４３４により構成されている。書込トランジスタＷＳＴｒ２Ｃは、絶縁層４３２およびゲート４３３を有するものである。書込トランジスタＷＳＴｒ２Ｃでは、透明基板２００およびポリシリコン４０１の上には絶縁層４３２が形成され、その絶縁層４３２の上にはゲート４３３が選択的に形成されている。このように、書込トランジスタＷＳＴｒ２Ｃのゲート絶縁膜は、１つの絶縁層４３２により構成されている。
【００９７】
図２８は、駆動トランジスタＤＲＴｒ２Ｃおよび書込トランジスタＷＳＴｒ２Ｃの製造工程の一例を表すものである。まず、駆動トランジスタＤＲＴｒ２Ｃおよび書込トランジスタＷＳＴｒ２Ｃにおいて、ポリシリコン４０１および絶縁層４３２をこの順で形成する（図２８（Ａ））。次に、書込トランジスタＷＳＴｒ２Ｃにおいてゲート４３３を形成し、その後に駆動トランジスタＤＲＴｒ２Ｃおよび書込トランジスタＷＳＴｒ２Ｃにおいて、絶縁層４３４を形成する（図２８（Ｂ））。次に、駆動トランジスタＤＲＴｒ２Ｃにおいてゲート４３５を形成し、その後に駆動トランジスタＤＲＴｒ２Ｃおよび書込トランジスタＷＳＴｒ２Ｃにおいて、絶縁層４０５を形成する（図２８（Ｃ））。
【００９８】
この場合でも、駆動トランジスタＤＲＴｒ２Ｃゲート絶縁膜容量Ｃoxを小さくすることができるため、画質が低下するおそれを低減することができる。
【００９９】
［変形例２−２］
上記実施の形態では、トップゲート構造の駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２を用いたが、これに限定されるものではなく、これに代えて、例えば、ボトムゲート構造の駆動トランジスタＤＲＴｒ２および書込トランジスタＷＳＴｒ２を用いてもよい。
【０１００】
［その他の変形例］
上記実施の形態に係る表示装置２に、上記第１の実施の形態の各変形例を適用してもよい。
【０１０１】
＜３．第３の実施の形態＞
次に、第３の実施の形態に係る表示装置３について説明する。本実施の形態は、駆動トランジスタのポリシリコンにおけるグレイン（結晶粒）を、他のトランジスタのグレインよりも小さくしたものである。その他の構成は、上記第１の実施の形態（図１等）と同様である。なお、上記第１の実施の形態に係る表示装置１と実質的に同一の構成部分には同一の符号を付し、適宜説明を省略する。
【０１０２】
図１に示したように、表示装置３は、表示部６０を有している。表示部６０は、第１の実施の形態に係る表示部１０と同様に、４つのサブ画素１１（１１Ｒ，１１Ｇ，１１Ｂ，１１Ｗ）を有する画素Ｐixが、マトリックス状に複数配置されたものである。各サブ画素１１は、駆動トランジスタＤＲＴｒ３と、書込トランジスタＷＳＴｒ３とを有している。この例では駆動トランジスタＤＲＴｒ３におけるポリシリコン２０３のグレインＧ（結晶粒）は、書込トランジスタＷＳＴｒ３におけるポリシリコン２０３のグレインＧよりも小さくなるように形成されている。
【０１０３】
図２９は、ポリシリコン２０３におけるグレイン（結晶粒）の一例を表すものである。ポリシリコン２０３では、この例では、ランダムな形状のグレインＧがランダムに配置されている。なお、グレインＧのこれに限定されるものではなく、これに代えて、互いに似た形状のグレインを整然と配置してもよい。駆動トランジスタＤＲＴｒ３および書込トランジスタＷＳＴｒ３の製造工程では、上記第１の実施の形態に係る表示装置１と同様に、絶縁層２０２（図３）上にアモルファスシリコン層を形成し、そのアモルファスシリコン層に対してＥＬＡ装置によりアニール処理を行うことにより、グレインＧを成長させてポリシリコン２０３を形成する。その際、駆動トランジスタＤＲＴｒ３および書込トランジスタＷＳＴｒ３に対して、互いに異なる照射条件を用いてレーザービームを照射する。具体的には、例えば、駆動トランジスタＤＲＴｒ３に対しては、低いエネルギーでレーザービームを照射し、書込トランジスタＷＳＴｒ３に対しては、高いエネルギーでレーザービームを照射する。なお、これに限定されるものではなく、これに代えて、例えば、駆動トランジスタＤＲＴｒ３に対しては照射回数を少なくすることにより照射時間を短くし、書込トランジスタＷＳＴｒ３に対しては照射回数を多くすることにより照射時間を長くして、同じエネルギーでレーザービームを照射してもよい。これにより、駆動トランジスタＤＲＴｒ３のグレインＧを、書込トランジスタＷＳＴｒ３のグレインＧよりも小さくすることができる。
【０１０４】
このように、表示装置３では、これにより、駆動トランジスタＤＲＴｒ３のグレインＧを、書込トランジスタＷＳＴｒ３のグレインＧよりも小さくしたので、画質が低下するおそれを低減することができる。すなわち、まず、グレインＧを小さくすると、そのポリシリコン２０３におけるキャリア（例えば電子）の移動度μを小さくすることができる。つまり、キャリアは、グレインＧ内では速く移動することができるが、グレインＧの境界では移動速度が落ちる。よって、グレインＧが小さいほど、キャリアが越えるべきグレインＧの境界が多くなり、移動度μが小さくなる。このように、表示装置３では、駆動トランジスタＤＲＴｒ３の移動度μを小さくしたので、式（１）に示したように、ドレイン電流Ｉdsに対するゲート・ソース間電圧Ｖgsの感度を低くすることができる。よって、画素電圧Ｖsigがデータ線ＤＴＬごとにばらついても、例えば表示画像において、サブ画素１１の列方向に延伸する筋が生ずるおそれを低減することができ、画質が低下するおそれを低減することができる。
【０１０５】
また、このように、駆動トランジスタＤＲＴｒ３におけるポリシリコン２０３のグレインＧを、書込トランジスタＷＳＴｒ３におけるポリシリコン２０３のグレインＧよりも小さくしたので、移動度μのばらつきを抑えることができる。すなわち、移動度μは、キャリアが超えるグレインＧの境界の数に応じてばらつく。よって、グレインＧを小さくするほど、キャリアが越えるグレインＧの境界が多くなり、その境界の数のばらつきが小さくなるので、移動度μのばらつきを抑えることができる。これにより、駆動トランジスタＤＲＴｒ３の移動度μのばらつきに起因する画質の低下を抑えることができる。
【０１０６】
図３０は、表示装置３の実装例を表すものである。この例では、表示部６０の左側、上側、右側、下側にそれぞれ周辺回路７１〜７４が配置されている。周辺回路７１は、例えば走査線駆動部２３であり、周辺回路７３は、例えば電源線駆動部２６であり、周辺回路７４は、例えばデータ線駆動部２７である。表示部６０では、上述したように、駆動トランジスタＤＲＴｒ３のグレインＧを、書込トランジスタＷＳＴｒ３のグレインＧよりも小さくしている。周辺回路７１〜７４では、これらの回路に用いられるトランジスタのグレインＧを、例えば表示部６０の書込トランジスタＷＳＴｒ３のグレインＧと同程度にしている。これにより、表示装置３では、表示部６０の駆動トランジスタＤＲＴｒ３の移動度μを、この駆動トランジスタＤＲＴｒ３以外のトランジスタの移動度μに比べて小さくすることができる。このように、表示装置３では、駆動トランジスタＤＲＴｒ３以外のトランジスタの移動度μを大きい値に保ちつつ、駆動トランジスタＤＲＴｒ３のみの移動度μを小さくすることにより、駆動トランジスタＤＲＴｒ３以外のトランジスタの動作に影響を及ぼすおそれを低減しつつ、画質の低下を抑えることができる。
【０１０７】
以上のように本実施の形態では、駆動トランジスタのグレインを、書込トランジスタのグレインよりも小さくしたので、駆動トランジスタの移動度を小さくすることができるため、画質が低下するおそれを低減することができる。
【０１０８】
［変形例３−１］
上記実施の形態では、表示部６０の駆動トランジスタＤＲＴｒ３の移動度μを小さくするとともに、表示部６０の書込トランジスタＷＳＴｒ３および周辺回路７１〜７４におけるトランジスタの移動度μを大きくしたが、これに限定されるものではない。これに代えて、例えば、表示部６０の駆動トランジスタＤＲＴｒ３および書込トランジスタＷＳＴｒ３の移動度μを小さくするとともに、周辺回路７１〜７４におけるトランジスタの移動度μを大きくしてもよい。また、例えば、表示部６０の駆動トランジスタＤＲＴｒ３および書込トランジスタＷＳＴｒ３、ならびに周辺回路７１，７３における移動度μを小さくするとともに、周辺回路７２，７４におけるトランジスタの移動度μを大きくしてもよい。また、例えば、表示部６０の駆動トランジスタＤＲＴｒ３および書込トランジスタＷＳＴｒ３、ならびに周辺回路７２，７４におけるトランジスタ移動度μを小さくするとともに、周辺回路７１，７３におけるトランジスタの移動度μを大きくしてもよい。
【０１０９】
［変形例３−２］
上記実施の形態では、駆動トランジスタＤＲＴｒ３および書込トランジスタＷＳＴｒ３に対して、互いに異なる照射条件を用いてレーザービームを照射することにより、駆動トランジスタＤＲＴｒ３におけるポリシリコン２０３のグレインＧを、書込トランジスタＷＳＴｒ３におけるポリシリコン２０３のグレインＧよりも小さくしたが、これに限定されるものではない。以下に、本変形例について詳細に説明する。
【０１１０】
図３１は、本変形例に係る駆動トランジスタＤＲＴｒ３Ａおよび書込トランジスタＷＳＴｒ３Ａの概略断面構造を表すものである。図３２は、駆動トランジスタＤＲＴｒ３Ａの一構成例を表すものである。駆動トランジスタＤＲＴｒ３Ａおよび書込トランジスタＷＳＴｒ３Ａは、トップゲート構造のトランジスタである。
【０１１１】
駆動トランジスタＤＲＴｒ３Ａは、導電層５０１と、絶縁層５０２と、ポリシリコン５０３と、絶縁層５０４と、ゲート５０５と、絶縁層５０６とを有するものである。駆動トランジスタＤＲＴｒ３Ａでは、透明基板２００の上に、導電層５０１が選択的に形成されている。この導電層５０１は、例えばモリブデン（Ｍｏ）などにより構成される。そして、透明基板２００および導電層５０１の上には、絶縁層５０２が形成されている。この絶縁層５０２の上には、ポリシリコン５０３が選択的に形成され、絶縁層５０２およびポリシリコン５０３の上には絶縁層５０４が形成されている。そして、絶縁層５０４の上には、ゲート５０５が選択的に形成され、絶縁層５０４およびゲート５０５の上には絶縁層５０６が形成されている。
【０１１２】
このように、駆動トランジスタＤＲＴｒ３Ａは、ポリシリコン５０３の下に、導電層５０１が形成されている。この導電層５０１は、この例では、図３２に示したように、ゲート５０５が形成された領域に対応する領域に形成されている。言い換えれば、導電層５０１は、駆動トランジスタＤＲＴｒ３ＡのチャネルＣＨの下に設けられている。なお、これに限定されるものではなく、これに代えて、例えば、導電層５０１を、チャネルＣＨの少なくとも一部の下に設けてもよい。
【０１１３】
書込トランジスタＷＳＴｒ３Ａは、絶縁層５０２と、ポリシリコン５０３と、絶縁層５０４と、ゲート５０５と、絶縁層５０６とを有するものである。すなわち、書込トランジスタＷＳＴｒ３Ａは、駆動トランジスタＤＲＴｒ３Ａと異なり、導電層５０１を有さないものである。
【０１１４】
駆動トランジスタＤＲＴｒ３Ａおよび書込トランジスタＷＳＴｒ３Ａの製造工程では、上記第１の実施の形態に係る表示装置１などと同様に、絶縁層５０２上にアモルファスシリコン層を形成し、そのアモルファスシリコン層に対してＥＬＡ装置によりアニール処理を行うことにより、グレインＧを成長させてポリシリコン５０３を形成する。その際、駆動トランジスタＤＲＴｒ３Ａおよび書込トランジスタＷＳＴｒ３Ａに対して、同じ照射条件を用いてレーザービームを照射する。そして、駆動トランジスタＤＲＴｒ３Ａでは、アモルファスシリコン層（ポリシリコン５０３）に生じた熱が絶縁層５０２を介して導電層５０１に伝わって放熱される。このため、駆動トランジスタＤＲＴｒ３Ａでは、アモルファスシリコン層は、導電層５０１を有していない書込トランジスタＷＳＴｒのアモルファスシリコン層に比べて、熱しやすくかつ冷めやすい。すなわち、レーザービームを照射したときの駆動トランジスタＤＲＴｒ３Ａのアモルファスシリコン層の温度は、同じ照射条件でレーザービームを照射したときの書込トランジスタＷＳＴｒのアモルファスシリコン層の温度よりも低くなる。これにより、駆動トランジスタＤＲＴｒ３ＡのグレインＧを、書込トランジスタＷＳＴｒ３ＡのグレインＧよりも小さくすることができる。
【０１１５】
以上のように、本変形例では、駆動トランジスタＤＲＴｒ３Ａにおいて、ポリシリコン５０３の下に導電層５０１を設けるようにしたので、駆動トランジスタＤＲＴｒ３Ａでは、書込トランジスタＷＳＴｒ３Ａに比べてより多く放熱させることができる。これにより、駆動トランジスタＤＲＴｒ３Ａおよび書込トランジスタＷＳＴｒ３Ａに対してレーザービームを照射する際の照射条件を同じにすることができ、製造工程をシンプルにすることができる。
【０１１６】
各サブ画素１１に係る導電層５０１は、他のサブ画素１１に係る導電層５０１と電気的に接続されることが望ましい。これにより、製造工程において、レーザービームを照射したときに、より放熱しやすくすることができる。なお、これに限定されるものではなく、各サブ画素１１に係る導電層５０１を、他のサブ画素１１に係る導電層５０１と接続しなくてもよい。
【０１１７】
また、導電層５０１は、例えば、所定の直流電圧が印加されることが望ましい。具体的には、例えば、導電層５０１を接地することができる。これにより、各サブ画素１１の動作をより安定させることができる。また、例えば所定の正の電圧や負の電圧を印加してもよい。これにより、駆動トランジスタＤＲＴｒ３Ａのしきい値Ｖthを調整することができる。なお、これに限定されるものではなく、導電層５０１に交流電圧を印加してもよいし、導電層５０１を電気的にフローティングにしてもよい。
【０１１８】
また、この例では、図３２に示したように、導電層５０１を駆動トランジスタＤＲＴｒ３ＡのチャネルＣＨが形成された領域に形成したが、これに限定されるものではなく、これに代えて、例えば、図３３に示す駆動トランジスタＤＲＴｒ３Ｂのように、ポリシリコン５０３の折り返し部分Ｗ１やコンタクト２０５が形成された領域をも含むより広い領域にわたって形成してもよい。
【０１１９】
［その他の変形例］
上記実施の形態に係る表示装置３に、上記第１，２の実施の形態の各変形例を適用してもよい。
【０１２０】
＜４．適用例＞
次に、上記実施の形態および変形例で説明した表示装置の適用例について説明する。
【０１２１】
図３４は、上記実施の形態等の表示装置が適用されるテレビジョン装置の外観を表すものである。このテレビジョン装置は、例えば、フロントパネル５１１およびフィルターガラス５１２を含む映像表示画面部５１０を有しており、この映像表示画面部５１０は、上記実施の形態等に係る表示装置により構成されている。
【０１２２】
上記実施の形態等の表示装置は、このようなテレビジョン装置の他、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、携帯型ゲーム機、あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態等の表示装置は、映像を表示するあらゆる分野の電子機器に適用することが可能である。
【０１２３】
以上、いくつかの実施の形態および変形例、ならびに電子機器への適用例を挙げて本技術を説明したが、本技術はこれらの実施の形態等には限定されず、種々の変形が可能である。
【０１２４】
例えば、上記の各実施の形態では、ＮチャネルＭＯＳ型の駆動トランジスタＤＲＴｒおよび書込トランジスタＷＳＴｒを用いてサブ画素１１を構成したが、これに限定されるものではなく、これに代えて、例えば、図３５，３６に示すように、ＰチャネルＭＯＳ型の駆動トランジスタＤＲＴｒＰおよび書込トランジスタＷＳＴｒＰを用いてサブ画素１２を構成してもよい。書込トランジスタＷＳＴｒＰは、ゲートが走査線ＷＳＬに接続され、ソースがデータ線ＤＴＬに接続され、ドレインが駆動トランジスタＤＲＴｒＰのゲートおよび容量素子Ｃｓの一端に接続されている。駆動トランジスタＤＲＴｒＰは、ゲートが書込トランジスタＷＳＴｒＰのドレインおよび容量素子Ｃｓの一端に接続され、ドレインが発光素子３０のアノードに接続され、ソースが容量素子Ｃｓの他端および電源線ＰＬに接続されている。駆動部２０は、図３６に示したように、タイミングｔ１１〜ｔ１２の期間（書込期間Ｐ１１）において、サブ画素１２に対する画素電圧Ｖsigの書込みを行う。具体的には、まず、電源線駆動部２６が、駆動トランジスタＤＲＴｒのソースに電圧Ｖccpを供給する（図３６（Ｄ））。そして、データ線駆動部２７が、タイミングｔ１１において、信号Ｓigを画素電圧Ｖsigに設定し（図３６（Ｂ））、走査線駆動部２３が、走査信号ＷＳの電圧を低レベルから高レベルに変化させる（図３６（Ａ））。これにより、書込トランジスタＷＳＴｒがオン状態になり、駆動トランジスタＤＲＴｒのゲート電圧Ｖｇが電圧Ｖsigに設定される（図３６（Ｃ））。このようにして、発光素子３０は、タイミングｔ１１以降の期間（発光期間Ｐ１２）において発光する。
【０１２５】
また、例えば、上記各実施の形態等では、サブ画素をいわゆる「２Ｔｒ１Ｃ」の構成にしたが、これに限定されるものではなく、その他の素子を追加して構成してもよい。具体的には、例えば、図３７に示すサブ画素１１Ａのように、駆動トランジスタＤＲＴｒへの電源信号ＤＳの供給を制御する電源トランジスタＤＳＴｒを設け、いわゆる「３Ｔｒ１Ｃ」の構成にしてもよい。
【０１２６】
また、例えば、上記各実施の形態等では、いわゆるトップエミッション型の発光素子３０を用いたが、これに限定されるものではなく、これに代えて、例えば、発光層２３０から射出した光が、支持基板である透明基板２００の方向に進む、いわゆるボトムエミッション型の発光素子を用いてもよい。なお、この場合は、トップエミッション型と異なり、透明基板２００は、光が射出される面に設けられるため、透明性を有する基板を用いている。
【０１２７】
また、例えば、上記各実施の形態では、表示装置は、有機ＥＬ素子を有するものとしたが、これに限定されるものではなく、電流駆動型の表示素子を有するものであれば、どのような表示装置であってもよい。
【０１２８】
なお、駆動トランジスタＤＲＴｒのチャネルＣＨを長くする方法としては、図３８Ａ〜３８Ｄに示したようなものが考えられる。図３８Ａ，３８Ｂに示した参考例では、ゲート２０１が形成されている領域において、途中でポリシリコン２０３を折り返している。すなわち、上記実施の形態に係る駆動トランジスタＤＲＴｒ（図７、図１０）では、ゲート２０１が形成されていない領域においてポリシリコン２０３を折り返したが、この参考例に係る駆動トランジスタＤＲＴｒ（図３８Ａ，３８Ｂ）では、ゲート２０１が形成されている領域においてポリシリコン２０３を折り返している。図３８Ｃに示した参考例では、ゲート２０１が形成されている領域において、途中でポリシリコン２０３を９０度曲げている。図３８Ｄに示した参考例では、ゲート２０１が形成されている領域において、途中でポリシリコン２０３を左に９０度曲げた後、さらに右に９０度曲げている。
【０１２９】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１３０】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図１】
2019194715.tif 000004
【図２】
2019194715.tif 000005
【図３】
2019194715.tif 000006
【図４Ａ】
2019194715.tif 000007
【図４Ｂ】
2019194715.tif 000008
【図４Ｃ】
2019194715.tif 000009
【図５】
2019194715.tif 000010
【図６】
2019194715.tif 000011
【図７】
2019194715.tif 000012
【図８】
2019194715.tif 000013
【図９Ａ】
2019194715.tif 000014
【図９Ｂ】
2019194715.tif 000015
【図１０】
2019194715.tif 000016
【図１１】
2019194715.tif 000017
【図１２Ａ】
2019194715.tif 000018
【図１２Ｂ】
2019194715.tif 000019
【図１２Ｃ】
2019194715.tif 000020
【図１３】
2019194715.tif 000021
【図１４】
2019194715.tif 000022
【図１５】
2019194715.tif 000023
【図１６Ａ】
2019194715.tif 000024
【図１６Ｂ】
2019194715.tif 000025
【図１７Ａ】
2019194715.tif 000026
【図１７Ｂ】
2019194715.tif 000027
【図１８Ａ】
2019194715.tif 000028
【図１８Ｂ】
2019194715.tif 000029
【図１８Ｃ】
2019194715.tif 000030
【図１８Ｄ】
2019194715.tif 000031
【図１９Ａ】
2019194715.tif 000032
【図１９Ｂ】
2019194715.tif 000033
【図１９Ｃ】
2019194715.tif 000034
【図２０Ａ】
2019194715.tif 000035
【図２０Ｂ】
2019194715.tif 000036
【図２１】
2019194715.tif 000037
【図２２】
2019194715.tif 000038
【図２３】
2019194715.tif 000039
【図２４】
2019194715.tif 000040
【図２５】
2019194715.tif 000041
【図２６】
2019194715.tif 000042
【図２７】
2019194715.tif 000043
【図２８】
2019194715.tif 000044
【図２９】
2019194715.tif 000045
【図３０】
2019194715.tif 000046
【図３１】
2019194715.tif 000047
【図３２】
2019194715.tif 000048
【図３３】
2019194715.tif 000049
【図３４】
2019194715.tif 000050
【図３５】
2019194715.tif 000051
【図３６】
2019194715.tif 000052
【図３７】
2019194715.tif 000053
【図３８Ａ】
2019194715.tif 000054
【図３８Ｂ】
2019194715.tif 000055
【図３８Ｃ】
2019194715.tif 000056
【図３８Ｄ】
2019194715.tif 000057