(57)【要約】【課題】発振回路の発振周波数を制御する制御電圧に生じた電圧変動による発振周波数の変動を低減できる回路装置、発振器、電子機器及び移動体等を提供すること。【解決手段】回路装置１００は、振動子ＸＴＡＬを駆動する駆動回路１５２と、振動子ＸＴＡＬ及び駆動回路１５２を含む発振ループ３０に接続される可変容量回路９０とを有する発振回路１５０と、周波数制御データＤＤＳをＤ／Ａ変換し、差動信号のＤ／Ａ変換電圧信号である第１の電圧信号ＶＱ１及び第２の電圧信号ＶＱ２を出力するＤ／Ａ変換回路８０と、を含む。可変容量回路９０は、第１の電圧信号ＶＱ１が一端に入力され、第１のバイアス電圧ＶＢ１が他端に入力される第１の可変容量キャパシターＶＣＰ１と、第２の電圧信号ＶＱ２が一端に入力され、第２のバイアス電圧ＶＢ２が他端に入力される第２の可変容量キャパシターＶＣＰ２と、を有する。【選択図】      図１
2019110363.tif 000002
【特許請求の範囲】
【請求項１】
振動子を駆動する駆動回路と、前記振動子及び前記駆動回路を含む発振ループに接続される可変容量回路とを有する発振回路と、
周波数制御データをＤ／Ａ変換し、前記周波数制御データに対応する差動信号のＤ／Ａ変換電圧信号である第１の電圧信号及び第２の電圧信号を出力するＤ／Ａ変換回路と、
を含み、
前記可変容量回路は、
前記第１の電圧信号が一端に入力され、第１のバイアス電圧が他端に入力される第１の可変容量キャパシターと、
前記第２の電圧信号が一端に入力され、第２のバイアス電圧が他端に入力される第２の可変容量キャパシターと、
を有することを特徴とする回路装置。
【請求項２】
請求項１に記載の回路装置において、
前記第１のバイアス電圧と前記第２のバイアス電圧は、同一電圧であることを特徴とする回路装置。
【請求項３】
請求項１又は２に記載の回路装置において、
前記可変容量回路は、
前記発振ループに接続される接続ノードと、前記第１の可変容量キャパシター及び前記第２の可変容量キャパシターの他端との間に設けられるキャパシターを有することを特徴とする回路装置。
【請求項４】
請求項１に記載の回路装置において、
前記可変容量回路は、
前記発振ループに接続される接続ノードと、前記第１の可変容量キャパシターの他端との間に設けられる第１のキャパシターと、
前記接続ノードと、前記第２の可変容量キャパシターの他端との間に設けられる第２のキャパシターと、
を有することを特徴とする回路装置。
【請求項５】
請求項１乃至３のいずれか一項に記載の回路装置において、
前記可変容量回路は、
前記第１の電圧信号が一端に入力され、第３のバイアス電圧が他端に入力される第３の可変容量キャパシターと、
前記第２の電圧信号が一端に入力され、第４のバイアス電圧が他端に入力される第４の可変容量キャパシターと、
を有することを特徴とする回路装置。
【請求項６】
請求項５に記載の回路装置において、
前記第３のバイアス電圧と前記第４のバイアス電圧は、同一電圧であることを特徴とする回路装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の回路装置において、
前記第１の可変容量キャパシターの一端が接続されると共に前記第１の電圧信号が入力される第１のノードと、接地ノードとの間に設けられる第１の接地用キャパシターと、
前記第２の可変容量キャパシターの一端が接続されると共に前記第２の電圧信号が入力される第２のノードと、前記接地ノードとの間に設けられる第２の接地用キャパシターと、
を含むことを特徴とする回路装置。
【請求項８】
請求項１乃至６のいずれか一項に記載の回路装置において、
前記Ｄ／Ａ変換回路は、
前記周波数制御データをデルタシグマ変換し、差動の変換信号を出力するデルタシグマ変換回路と、
前記差動の変換信号に対して差動のローパスフィルター処理を行い、前記差動信号の前記Ｄ／Ａ変換電圧信号を出力するローパスフィルターと、
を有することを特徴とする回路装置。
【請求項９】
請求項８に記載の回路装置において、
前記ローパスフィルターは、
前記第１の可変容量キャパシターの一端が接続される第１のノードと、接地ノードとの間に設けられる第１の接地用キャパシターと、
前記第２の可変容量キャパシターの一端が接続される第２のノードと、前記接地ノードとの間に設けられる第２の接地用キャパシターと、
を有し、
前記第１の接地用キャパシター及び前記第２の接地用キャパシターを用いた前記ローパスフィルター処理を行って、前記第１の電圧信号を前記第１のノードに出力し、前記第２の電圧信号を前記第２のノードに出力することを特徴とする回路装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載の回路装置と、
前記振動子と、
を含むことを特徴とする発振器。
【請求項１１】
請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
【請求項１２】
請求項１乃至９のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置、発振器、電子機器及び移動体等に関する。
【背景技術】
【０００２】
温度センサーからの温度検出電圧（アナログ信号）をＡ／Ｄ変換した結果である温度検出データを用いて発振周波数の温度補償処理を行い、温度が変化したときの発振周波数の変動を低減する発振器が知られている。例えば、ＴＣＸＯ（Temperature Compensated Crystal Oscillator）と呼ばれる温度補償型発振器が知られている。ＴＣＸＯは、例えば携帯通信端末、ＧＰＳ関連機器、ウェアラブル機器、又は車載機器などにおける基準信号源等として用いられている。
【０００３】
このようなＴＣＸＯ等の発振器では、高い周波数安定度が望まれている。例えば、特許文献１には、温度補償処理によって得られた周波数制御データが第１の周波数制御データから第２の周波数制御データに変化するときに、発振信号生成回路に出力する周波数制御データを第１の周波数制御データからｋ×ＬＳＢ単位（ｋは１以上の整数）で第２の周波数制御データに変化させる技術が開示されている。周波数制御データをｋ×ＬＳＢ単位で変化させることで、周波数ドリフト量の急激な変化を低減できる。特許文献１では、シングルエンド出力のＤ／Ａ変換回路が周波数制御データを制御電圧にＤ／Ａ変換し、そのシングルエンド出力の制御電圧が発振回路の可変容量キャパシターに入力される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−８５５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のような発振器では、発振回路の発振周波数を制御するための可変容量キャパシターが設けられ、その可変容量キャパシターに入力する制御電圧を制御することで、発振周波数を制御している。この制御電圧がノイズ等により変動した場合、その変動によって周波数ドリフトが生じてしまい、発振周波数の精度が低下するおそれがある。
【課題を解決するための手段】
【０００６】
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は態様として実現することが可能である。
【０００７】
本発明の一態様は、振動子を駆動する駆動回路と、前記振動子及び前記駆動回路を含む発振ループに接続される可変容量回路とを有する発振回路と、周波数制御データをＤ／Ａ変換し、前記周波数制御データに対応する差動信号のＤ／Ａ変換電圧信号である第１の電圧信号及び第２の電圧信号を出力するＤ／Ａ変換回路と、を含み、前記可変容量回路は、前記第１の電圧信号が一端に入力され、第１のバイアス電圧が他端に入力される第１の可変容量キャパシターと、前記第２の電圧信号が一端に入力され、第２のバイアス電圧が他端に入力される第２の可変容量キャパシターと、を有する回路装置に関係する。
【０００８】
本発明の一態様によれば、Ｄ／Ａ変換回路が周波数制御データのＤ／Ａ変換結果として差動信号を出力し、その差動信号を構成する第１、第２の電圧信号のうち第１の電圧信号が第１の可変容量キャパシターの一端に入力され、第２の電圧信号が第２の可変容量キャパシターの一端に入力される。第１、第２の電圧信号に同相の電圧変動が生じた場合、第１の可変容量キャパシターの両端の電位差と、第２の可変容量キャパシターの両端の電位差とが、逆方向に変化するので、第１の可変容量キャパシターの容量値と、第２の可変容量キャパシターの容量値とが、逆方向に変化することになる。これにより、第１、第２の電圧信号に同相の電圧変動が生じた場合における発振周波数の変動を低減でき、発振周波数の精度の低下を低減できる。
【０００９】
また本発明の一態様では、前記第１のバイアス電圧と前記第２のバイアス電圧は、同一電圧であってもよい。
【００１０】
このようにすれば、第１の電圧信号と第１のバイアス電圧との電位差により第１の可変容量キャパシターの容量値が制御され、第２の電圧信号と、第１のバイアス電圧と同電圧である第２のバイアス電圧との電位差により第２の可変容量キャパシターの容量値が制御される。差動信号を構成する第１、第２の電圧信号が同相で変動したとき、第１、第２の可変容量キャパシターの容量値が逆方向に変化するので、発振回路の発振周波数の変動を低減できる。なお、同一電圧とは、本発明の効果を奏する範囲において同一のことをいい、完全に同一でなくてもよい。
【００１１】
また本発明の一態様では、前記可変容量回路は、前記発振ループに接続される接続ノードと、前記第１の可変容量キャパシター及び前記第２の可変容量キャパシターの他端との間に設けられるキャパシターを有してもよい。
【００１２】
このようにすれば、第１、第２の可変容量キャパシターの他端と、発振ループに接続される接続ノードとの間をキャパシターによりＤＣカットできる。これにより、第１、第２の可変容量キャパシターの他端に、同一電圧である第１、第２のバイアス電圧を供給できるようになる。
【００１３】
また本発明の一態様では、前記可変容量回路は、前記発振ループに接続される接続ノードと、前記第１の可変容量キャパシターの他端との間に設けられる第１のキャパシターと、前記接続ノードと、前記第２の可変容量キャパシターの他端との間に設けられる第２のキャパシターと、を有してもよい。
【００１４】
このようにすれば、第１の可変容量キャパシターの他端と、発振ループに接続される接続ノードとの間を第１のキャパシターによりＤＣカットし、第２の可変容量キャパシターの他端と、発振ループに接続される接続ノードとの間を第２のキャパシターによりＤＣカットできる。これにより、第１の可変容量キャパシターの他端に第１のバイアス電圧を供給し、第２の可変容量キャパシターの他端に、第１のバイアス電圧とは異なる第２のバイアス電圧を供給できるようになる。これにより、差動信号（第１、第２の電圧信号）の電圧変化に対する発振周波数の変化の特性を、望ましい特性に近づけることが可能になる。例えば、第１、第２の電圧信号の電位差に対して線形に発振周波数が変化する範囲を広げることが可能になる。
【００１５】
また本発明の一態様では、前記可変容量回路は、前記第１の電圧信号が一端に入力され、第３のバイアス電圧が他端に入力される第３の可変容量キャパシターと、前記第２の電圧信号が一端に入力され、第４のバイアス電圧が他端に入力される第４の可変容量キャパシターと、を有してもよい。
【００１６】
このようにすれば、第１の可変容量キャパシターに対して並列に第３の可変容量キャパシターが設けられ、第２の可変容量キャパシターに対して並列に第４の可変容量キャパシターが設けられる。これにより、差動信号の変化に対する発振周波数の変化の特性を、より望ましい特性に近づけることが可能になる。例えば、第１、第３の可変容量キャパシターの他端に供給する第１、第３のバイアス電圧を異ならせることで、差動信号の変化に対する容量値の変化の特性を第１、第３の可変容量キャパシターで異ならせることができる。同様に、第２、第４の可変容量キャパシターの他端に供給する第２、第４のバイアス電圧を異ならせることで、差動信号の変化に対する容量値の変化の特性を第２、第４の可変容量キャパシターで異ならせることができる。
【００１７】
また本発明の一態様では、前記第３のバイアス電圧と前記第４のバイアス電圧は、同一電圧であってもよい。
【００１８】
本発明の一態様においても、差動信号の変化に対する発振周波数の変化の特性を、より望ましい特性に近づけることが可能になる。例えば、第１のバイアス電圧と第３のバイアス電圧とを異ならせることで、第１、第３の可変容量キャパシターの他端に異なるバイアス電圧が供給される。また、第２のバイアス電圧と、第３のバイアス電圧と同一電圧である第４のバイアス電圧とを異ならせることで、第２、第４の可変容量キャパシターの他端に異なるバイアス電圧が供給される。これにより、差動信号の変化に対する容量値の変化の特性を第１、第３の可変容量キャパシターで異ならせ、第２、第４の可変容量キャパシターで異ならせることができる。
【００１９】
また本発明の一態様では、前記第１の可変容量キャパシターの一端が接続されると共に前記第１の電圧信号が入力される第１のノードと、接地ノードとの間に設けられる第１の接地用キャパシターと、前記第２の可変容量キャパシターの一端が接続されると共に前記第２の電圧信号が入力される第２のノードと、前記接地ノードとの間に設けられる第２の接地用キャパシターと、を含んでもよい。
【００２０】
このようにすれば、第１の可変容量キャパシターと第１の接地用キャパシターを介して発振ループと接地ノードをＡＣ的に接続でき、第２の可変容量キャパシターと第２の接地用キャパシターを介して発振ループと接地ノードをＡＣ的に接続できる。これにより、発振回路の発振特性の低下を低減できる。例えば、発振信号の位相ノイズの特性低下を低減できる。
【００２１】
また本発明の一態様では、前記Ｄ／Ａ変換回路は、前記周波数制御データをデルタシグマ変換し、差動の変換信号を出力するデルタシグマ変換回路と、前記差動の変換信号に対して差動のローパスフィルター処理を行い、前記差動信号の前記Ｄ／Ａ変換電圧信号を出力するローパスフィルターと、を有してもよい。
【００２２】
周波数制御データに対してデルタシグマ変換を行うことで、周波数制御データが例えば１ビット等の低ビットデータに変換される。この低ビットデータに変換した際の量子化ノイズがデルタシグマ変換においてノイズシェイピングされ、発振信号の位相ノイズへの影響を低減できる。また、デルタシグマ変換の結果である差動の変換信号に対して差動のローパスフィルター処理を行うことで、周波数制御データに対応する差動信号のＤ／Ａ変換電圧信号を出力できる。そして、その差動信号によって第１、第２の可変容量キャパシターの容量値が制御されることで、周波数制御データによる発振周波数の制御が可能となる。また、Ｄ／Ａ変換電圧信号が差動信号であることで、同相の電圧変動による発振周波数の変動を低減できる。
【００２３】
また本発明の一態様では、前記ローパスフィルターは、前記第１の可変容量キャパシターの一端が接続される第１のノードと、接地ノードとの間に設けられる第１の接地用キャパシターと、前記第２の可変容量キャパシターの一端が接続される第２のノードと、前記接地ノードとの間に設けられる第２の接地用キャパシターと、を有し、前記第１の接地用キャパシター及び前記第２の接地用キャパシターを用いた前記ローパスフィルター処理を行って、前記第１の電圧信号を前記第１のノードに出力し、前記第２の電圧信号を前記第２のノードに出力してもよい。
【００２４】
第１、第２のノードは、ローパスフィルターの差動出力ノードに相当する。本発明の一態様によれば、ローパスフィルターを構成するキャパシターのうち、差動出力ノードに接続されるキャパシターを、発振ループをＡＣ的に接地ノードに接続するための接地用キャパシターとして兼用できる。
【００２５】
また本発明の他の態様は、上記のいずれかに記載の回路装置と、前記振動子と、を含む発振器に関係する。
【００２６】
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
【００２７】
また本発明の更に他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
【図面の簡単な説明】
【００２８】
【図１】回路装置の第１の構成例。
【図２】シングルエンド出力のＤ／Ａ変換回路が可変容量キャパシターの一端に制御電圧を出力する場合の電圧変動の影響を説明する図。
【図３】本実施形態における差動信号（制御電圧）の電圧変動の影響を説明する図。
【図４】回路装置の第２の構成例、及び発振回路とＤ／Ａ変換回路の第１の詳細な構成例。
【図５】発振回路の第２の詳細な構成例。
【図６】発振回路の第３の詳細な構成例。
【図７】発振回路の第４の詳細な構成例。
【図８】Ｄ／Ａ変換回路の第２の詳細な構成例。
【図９】Ｄ／Ａ変換回路の第３の詳細な構成例。
【図１０】回路装置の第３の構成例。
【図１１】発振器の構成例。
【図１２】電子機器の構成例。
【図１３】移動体の例。
【発明を実施するための形態】
【００２９】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３０】
１．回路装置の第１の構成例
図１は、回路装置１００の第１の構成例である。回路装置１００は、発振回路１５０とＤ／Ａ変換回路８０とを含む。また回路装置１００は、振動子ＸＴＡＬの一端が接続される端子ＸＤ（パッド、第１の振動子用端子）と、振動子ＸＴＡＬの他端が接続される端子ＸＧ（パッド、第２の振動子用端子）と、を含むことができる。
【００３１】
Ｄ／Ａ変換回路８０は、周波数制御データＤＤＳをＤ／Ａ変換し、周波数制御データＤＤＳに対応する差動信号のＤ／Ａ変換電圧信号を出力する。周波数制御データＤＤＳは、発振回路１５０の発振周波数を制御するためのデータである。振動子ＸＴＡＬ及び発振回路１５０の温度特性（発振周波数の温度依存性）を低減又はキャンセルするように周波数制御データＤＤＳが生成されることで、温度補償が行われる。例えば、図１０に示すデジタル信号処理回路５０がＤ／Ａ変換回路８０に周波数制御データＤＤＳを出力する。Ｄ／Ａ変換回路８０が出力する差動信号は、電圧信号ＶＱ１（第１の電圧信号）及び電圧信号ＶＱ２（第２の電圧信号）で構成される。例えば、Ｄ／Ａ変換回路８０は、周波数制御データＤＤＳの値が大きいほどＶＱ１−ＶＱ２が小さくなる差動信号を出力する。
【００３２】
発振回路１５０は、端子ＸＤ、ＸＧを介して振動子ＸＴＡＬに接続され、振動子ＸＴＡＬを駆動することで振動子ＸＴＡＬを発振させる回路である。発振回路１５０は、Ｄ／Ａ変換回路８０からのＤ／Ａ変換電圧信号が入力され、Ｄ／Ａ変換電圧信号に対応する発振周波数で振動子ＸＴＡＬを発振させる。発振回路１５０は、振動子ＸＴＡＬを駆動する駆動回路１５２と、振動子ＸＴＡＬの発振ループ３０に接続される可変容量回路９０と、を含む。
【００３３】
駆動回路１５２は、振動子ＸＴＡＬの他端（端子ＸＧ）から入力ノードＮＧに入力される信号に基づいて、駆動信号を振動子ＸＴＡＬの一端（端子ＸＤ）に出力する。駆動回路１５２は、図１に示すように例えばインバーターであるが、これに限定されず、入力信号を反転増幅する回路であればよい。例えば、発振回路１５０はピアース型の発振回路であってもよく、この場合、駆動回路１５２はバイポーラートランジスターと、バイポーラートランジスターのベース−コレクター間に接続される抵抗と、を含む。バイポーラートランジスターのベースが入力ノードＮＧとなり、コレクターが出力ノードＮＤとなる。
【００３４】
発振ループ３０は、駆動回路１５２の出力ノードＮＤから入力ノードＮＧまでの帰還経路（帰還ループ）である。図１では駆動回路１５２の出力ノードＮＤと入力ノードＮＧの間に振動子ＸＴＡＬのみが設けられるが、発振ループ３０は、更に他の回路素子を含んでもよい。例えば、振動子ＸＴＡＬに対して直列にキャパシターが挿入されてもよい。
【００３５】
可変容量回路９０は、可変容量キャパシターＶＣＰ１（第１の可変容量キャパシター）と可変容量キャパシターＶＣＰ２（第２の可変容量キャパシター）とを含む。また可変容量回路９０は、接続部２２（接続回路）を含むことができる。
【００３６】
可変容量キャパシターＶＣＰ１は、電圧信号ＶＱ１が一端に入力され、バイアス電圧ＶＢ１（第１のバイアス電圧）が他端に入力される。具体的には、可変容量キャパシターＶＣＰ１の一端は、Ｄ／Ａ変換回路８０の出力ノードＮＱ１（電圧信号ＶＱ１が出力されるノード）に接続され、他端は、バイアス電圧ＶＢ１が供給されるノードＮＢ１に接続される。可変容量キャパシターＶＣＰ２は、電圧信号ＶＱ２が一端に入力され、バイアス電圧ＶＢ２（第２のバイアス電圧）が他端に入力される。具体的には、可変容量キャパシターＶＣＰ２の一端は、Ｄ／Ａ変換回路８０の出力ノードＮＱ２（電圧信号ＶＱ２が出力されるノード）に接続され、他端は、バイアス電圧ＶＢ２が供給されるノードＮＢ２に接続される。バイアス電圧ＶＢ１、ＶＢ２は同じ電圧であってもよいし、異なる電圧であってもよい。
【００３７】
可変容量キャパシターＶＣＰ１、ＶＣＰ２は、両端の電位差に応じて容量値が可変に制御されるキャパシターである。具体的には、可変容量キャパシターＶＣＰ１、ＶＣＰ２の両端の電位差が大きいほど、その容量値が大きくなる。例えば、可変容量キャパシターＶＣＰ１、ＶＣＰ２はＭＯＳキャパシター（ＭＯＳトランジスター）である。ＭＯＳキャパシターでは、ゲートノードと、ソース及びドレインのノード（ソースとドレインを短絡したノード）とを両端のノードとし、その両端の間の容量が両端の電位差に応じて変化する。なお、可変容量キャパシターＶＣＰ１、ＶＣＰ２を示すシンボルにおいて、直線の電極がゲートノードに対応し、曲線の電極がソース及びドレインのノードに対応する。
【００３８】
接続部２２は、可変容量キャパシターＶＣＰ１の他端のノードＮＢ１と可変容量キャパシターＶＣＰ２の他端のノードＮＱ２と発振ループ３０とを接続する。また、接続部２２は、ノードＮＢ１、ＮＢ２にバイアス電圧ＶＢ１、ＶＢ２を供給する。ノードＮＢ１と発振ループ３０との間、及びノードＮＢ２と発振ループ３０の間は、ＡＣ的に接続される。例えば、接続部２２は、ノードＮＢ１、ＮＢ２と発振ループ３０との間に設けられるＤＣカット用のキャパシターを含むことができる。図１では駆動回路１５２の出力ノードＮＤに接続部２２が接続されるが、これに限定されず、駆動回路１５２の入力ノードＮＧに接続部２２が接続されてもよい。
【００３９】
なお、振動子ＸＴＡＬ（発振子）は、例えば圧電振動子である。圧電振動子は例えば水晶振動子である。水晶振動子としては、例えばカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動子である。例えば振動子は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子である。或いは振動子は、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子などであってもよい。また振動子として、ＳＡＷ（Surface Acoustic Wave）共振子、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。
【００４０】
以上の実施形態によれば、Ｄ／Ａ変換回路８０が周波数制御データＤＤＳのＤ／Ａ変換結果として差動信号を出力し、その差動信号を構成する電圧信号ＶＱ１、ＶＱ２のうち一方の電圧信号ＶＱ１が可変容量キャパシターＶＣＰ１の一端に入力され、他方の電圧信号ＶＱ２が可変容量キャパシターＶＣＰ２の一端に入力される。電圧信号ＶＱ１、ＶＱ２の電位差ＶＱ１−ＶＱ２が大きくなるほど、可変容量キャパシターＶＣＰ１の両端の電位差及び可変容量キャパシターＶＣＰ２の両端の電位差が大きくなるので、可変容量キャパシターＶＣＰ１、ＶＣＰ２の容量値が大きくなる。これにより、周波数制御データＤＤＳによって発振回路１５０の発振周波数を制御できる。
【００４１】
また、電圧信号ＶＱ１、ＶＱ２に同相の電圧変動（同相ノイズ）が生じた場合、可変容量キャパシターＶＣＰ１の両端の電位差と、可変容量キャパシターＶＣＰ２の両端の電位差とが、逆方向に変化するので、可変容量キャパシターＶＣＰ１の容量値と、可変容量キャパシターＶＣＰ２の容量値とが、逆方向に変化することになる。これにより、電圧信号ＶＱ１、ＶＱ２に同相の電圧変動が生じた場合における発振周波数の変動を低減でき、発振周波数の精度の低下を低減できる。この点について、図２、図３を用いて説明する。
【００４２】
図２は、シングルエンド出力のＤ／Ａ変換回路が可変容量キャパシターＶＣＰの一端に制御電圧ＤＡＣ＿ＯＵＴを出力する場合の電圧変動の影響を説明する図である。図２では、駆動回路１５５が振動子ＸＴＡＬ’を駆動する発振ループ３５が構成される。発振ループ３５と接地ノードの間にキャパシターＣＤ’、可変容量キャパシターＶＣＰ、キャパシターＣＣが直列に接続される。キャパシターＣＤ’と可変容量キャパシターＶＣＰの間のノードに抵抗ＲＤ’を介してバイアス電圧ＶＢ’が入力され、可変容量キャパシターＶＣＰとキャパシターＣＣの間のノードに制御電圧ＤＡＣ＿ＯＵＴ（Ｄ／Ａ変換回路の出力）が入力される。
【００４３】
図２の構成では、可変容量キャパシターＶＣＰの両端の電位差ＶＢ’−ＤＡＣ＿ＯＵＴにより可変容量キャパシターＶＣＰの容量値が制御される。例えば電源ノイズ等によって制御電圧ＤＡＣ＿ＯＵＴに電圧変動が生じたとする。例えば制御電圧ＤＡＣ＿ＯＵＴが上昇すると電位差ＶＢ’−ＤＡＣ＿ＯＵＴが減少するので、可変容量キャパシターＶＣＰの容量値が減少する。Ｄ／Ａ変換回路がシングルエンド出力なので、この容量変動はキャンセルされず、発振回路の発振周波数が変動してしまう。つまり、電源電圧の変動が制御電圧に伝搬して制御電圧のノイズとなり、発振周波数の精度が低下するおそれがある。
【００４４】
図３は、本実施形態における差動信号（制御電圧）の電圧変動の影響を説明する図である。図３では、駆動回路１５２が振動子ＸＴＡＬを駆動する発振ループ３０が構成される。抵抗ＲＤを介してバイアス電圧ＶＢが入力されるノードと発振ループ３０との間にキャパシターＣＤが接続される。バイアス電圧ＶＢが入力されるノードと接地ノードの間に可変容量キャパシターＶＣＰ１とキャパシターＣＣ１が直列に接続され、バイアス電圧ＶＢが入力されるノードと接地ノードの間に可変容量キャパシターＶＣＰ２とキャパシターＣＣ２が直列に接続される。可変容量キャパシターＶＣＰ１とキャパシターＣＣ１の間のノードに電圧信号ＶＱ１（Ｄ／Ａ変換回路８０の出力）が入力され、可変容量キャパシターＶＣＰ２とキャパシターＣＣ２の間のノードに電圧信号ＶＱ２（Ｄ／Ａ変換回路８０の出力）が入力される。
【００４５】
図３に示すように、可変容量キャパシターＶＣＰ１、ＶＣＰ２の一端にＤ／Ａ変換回路８０からの電圧信号ＶＱ１、ＶＱ２が入力される。また図３では、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に同じ電圧のバイアス電圧ＶＢが供給される。なお、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に異なる電圧のバイアス電圧が供給される場合であっても、電圧変動の影響は原理的に同様である。可変容量キャパシターＶＣＰ１、ＶＣＰ２の容量値は、両端の電位差ＶＱ１−ＶＢ、ＶＢ−ＶＱ２によって制御される。
【００４６】
例えば電源ノイズ等によって電圧信号ＶＱ１、ＶＱ２（Ｄ／Ａ変換回路８０の出力）に同相の電圧変動が生じたとする。例えば電圧信号ＶＱ１、ＶＱ２が上昇すると電位差ＶＱ１−ＶＢが増加し、電位差ＶＢ−ＶＱ２が減少するので、可変容量キャパシターＶＣＰ１の容量値が増加し、可変容量キャパシターＶＣＰ２の容量値が減少する。このため、可変容量キャパシターＶＣＰ１、ＶＣＰ２の容量値の合計（全容量）としては、容量値の変動がキャンセル（又は低減）され、発振回路１５０の発振周波数の変動を低減できる。
【００４７】
２．回路装置の第２の構成例
図４は、回路装置１００の第２の構成例、及び発振回路１５０とＤ／Ａ変換回路８０の第１の詳細な構成例である。回路装置１００は、発振回路１５０とＤ／Ａ変換回路８０と端子ＸＤ、ＸＧとバッファー回路ＢＦＣＫとを含む。発振回路は可変容量回路９０と駆動回路１５２とを含む。可変容量回路９０は、可変容量キャパシターＶＣＰ１、ＶＣＰ２と接続部２２とを含む。Ｄ／Ａ変換回路８０は、デルタシグマ変換回路８２とローパスフィルター８６とを含む。
【００４８】
デルタシグマ変換回路８２は、デルタシグマ変換処理部８４（デルタシグマ変換処理回路）と、インバーターＢＦ１と、バッファー回路ＢＦ２と、を含む。
【００４９】
デルタシグマ変換処理部８４は、周波数制御データＤＤＳをデルタシグマ変換し、その結果を変換信号ＤＳＱ（変換データ）として出力する。変換信号ＤＳＱは１ビットのデジタル信号である。デルタシグマ変換処理部８４は、例えば２次のデルタシグマ変換を周波数制御データＤＤＳに対して行うが、デルタシグマ変換の次数はこれに限定されない。なお、デルタシグマ変換処理部８４（デルタシグマ変換回路８２）は、発振信号ＳＳＣに基づくクロック信号ＣＬＫで動作するロジック回路である。例えばバッファー回路ＢＦＣＫが発振信号ＳＳＣをバッファリングしてクロック信号ＣＬＫをデルタシグマ変換処理部８４に出力する。
【００５０】
インバーターＢＦ１及びバッファー回路ＢＦ２は、変換信号ＤＳＱを、信号ＡＱ１及び信号ＡＱ２で構成される差動信号に変換する。具体的には、インバーターＢＦ１は変換信号ＤＳＱを論理反転し、その論理レベルに対応する電圧の信号ＡＱ１を出力する。バッファー回路ＢＦ２は、変換信号ＤＳＱを同一論理レベルでバッファリングし、その論理レベルに対応する電圧の信号ＡＱ２を出力する。即ち、変換信号ＤＳＱがハイレベルのとき、信号ＡＱ１、ＡＱ２は各々、グランド電圧、電源電圧であり、変換信号ＤＳＱがローレベルのとき、信号ＡＱ１、ＡＱ２は各々、電源電圧、グランド電圧である。
【００５１】
ローパスフィルター８６は、デルタシグマ変換回路８２からの差動信号に対して差動のローパスフィルター処理を行い、その結果を、電圧信号ＶＱ１及び電圧信号ＶＱ２で構成される差動信号として出力する。ローパスフィルター８６は、受動素子で構成されるローパスフィルターであり、例えばＲＣフィルターである。ここでは３次のＲＣフィルターを例に説明するが、フィルターの次数や構成はこれに限定されない。
【００５２】
図４のローパスフィルター８６は、抵抗ＲＡ１、ＲＡ２、ＲＢ１、ＲＢ２、ＲＣ１、ＲＣ２と、キャパシターＣＡ、ＣＢ、ＣＣ１、ＣＣ２と、を含む。抵抗ＲＡ１、ＲＢ１、ＲＣ１は、インバーターＢＦ１の出力ノードと可変容量キャパシターＶＣＰ１の一端との間に直列に接続される。抵抗ＲＡ２、ＲＢ２、ＲＣ２は、バッファー回路ＢＦ２の出力ノードと可変容量キャパシターＶＣＰ２の一端との間に直列に接続される。キャパシターＣＡの一端は、抵抗ＲＡ１と抵抗ＲＢ１の間のノードに接続され、キャパシターＣＡの他端は、抵抗ＲＡ２と抵抗ＲＢ２の間のノードに接続される。キャパシターＣＢの一端は、抵抗ＲＢ１と抵抗ＲＣ１の間のノードに接続され、キャパシターＣＢの他端は、抵抗ＲＢ２と抵抗ＲＣ２の間のノードに接続される。キャパシターＣＣ１の一端は可変容量キャパシターＶＣＰ１の一端に接続され、キャパシターＣＣ１の他端は接地ノードに接続される。キャパシターＣＣ２の一端は可変容量キャパシターＶＣＰ２の一端に接続され、キャパシターＣＣ２の他端は接地ノードに接続される。
【００５３】
接続部２２は、キャパシターＣＤと抵抗ＲＤとを含む。抵抗ＲＤの一端は、バイアス電圧ＶＢのノードに接続され、抵抗ＲＤの他端は、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に接続される。この例では、図１のノードＮＢ１、ＮＢ２がバイアス電圧ＶＢのノードに共通接続され、バイアス電圧はＶＢ１＝ＶＢ２＝ＶＢである。バイアス電圧ＶＢは、例えば不図示の電圧生成回路から供給される。キャパシターＣＤの一端は、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に接続され、キャパシターＣＤの他端は、発振ループ３０に接続される。例えばキャパシターＣＤの他端は駆動回路１５２の出力ノードＮＤに接続される。
【００５４】
以上の実施形態によれば、図１に示すバイアス電圧ＶＢ１（第１のバイアス電圧）とバイアス電圧ＶＢ２（第２のバイアス電圧）は、図４において同一電圧（ＶＢ）である。
【００５５】
このようにすれば、ＶＱ１−ＶＢにより可変容量キャパシターＶＣＰ１の容量値が制御され、ＶＢ−ＶＱ２により可変容量キャパシターＶＣＰ２の容量値が制御される。差動信号を構成する電圧信号ＶＱ１、ＶＱ２が同相で変動したとき、可変容量キャパシターＶＣＰ１、ＶＣＰ２の容量値が逆方向に変化するので、発振回路１５０の発振周波数の変動を低減できる。
【００５６】
また本実施形態では、可変容量回路９０は、発振ループ３０に接続される接続ノードと、可変容量キャパシターＶＣＰ１（第１の可変容量キャパシター）及び可変容量キャパシターＶＣＰ２（第２の可変容量キャパシター）の他端との間に設けられるキャパシターＣＤを有する。図４では、接続ノードは駆動回路１５２の出力ノードＮＤに対応するが、これに限定されず、接続ノードは発振ループ３０の経路に含まれるノードであればよい。例えば接続ノードは駆動回路１５２の入力ノードＮＧであってもよい。
【００５７】
このようにすれば、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端と、発振ループ３０に接続される接続ノードとの間をキャパシターＣＤによりＤＣカット（ＡＣ的に接続）できるので、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端にバイアス電圧ＶＢを供給できるようになる。
【００５８】
また本実施形態では、回路装置１００はキャパシターＣＣ１（第１の接地用キャパシター）とキャパシターＣＣ２（第２の接地用キャパシター）とを含む。キャパシターＣＣ１は、可変容量キャパシターＶＣＰ１の一端が接続されると共に電圧信号ＶＱ１（第１の電圧信号）が入力される出力ノードＮＱ１（第１のノード）と、接地ノードとの間に設けられる。キャパシターＣＣ２は、可変容量キャパシターＶＣＰ２の一端が接続されると共に電圧信号ＶＱ２（第２の電圧信号）が入力される出力ノードＮＱ２（第２のノード）と、接地ノードとの間に設けられる。
【００５９】
このようにすれば、キャパシターＣＤと可変容量キャパシターＶＣＰ１とキャパシターＣＣ１を介して発振ループ３０と接地ノードが接続され、キャパシターＣＤと可変容量キャパシターＶＣＰ２とキャパシターＣＣ２を介して発振ループ３０と接地ノードが接続される。これにより、発振ループ３０と接地ノードとの間がＡＣ的に接続されるので、発振回路１５０の発振特性の低下を低減できる。例えば、発振信号ＳＳＣの位相ノイズの特性低下を低減できる。
【００６０】
また本実施形態では、Ｄ／Ａ変換回路８０はデルタシグマ変換回路８２とローパスフィルター８６とを含む。デルタシグマ変換回路８２は、周波数制御データＤＤＳをデルタシグマ変換し、差動の変換信号（信号ＡＱ１、ＡＱ２）を出力する。ローパスフィルター８６は、差動の変換信号に対して差動のローパスフィルター処理を行い、差動信号のＤ／Ａ変換電圧信号（電圧信号ＶＱ１、ＶＱ２）を出力する。
【００６１】
周波数制御データＤＤＳに対してデルタシグマ変換を行うことで、周波数制御データＤＤＳを低ビットデータに変換し、その低ビットデータからＤ／Ａ変換電圧信号を生成する。低ビットデータに変換した際の量子化ノイズはノイズシェイピングされ、発振信号ＳＳＣの位相ノイズ（の低周波数成分）への影響を低減できる。また、デルタシグマ変換の結果である差動の変換信号（信号ＡＱ１、ＡＱ２）に対して差動のローパスフィルター処理を行うことで、周波数制御データＤＤＳに対応する差動信号のＤ／Ａ変換電圧信号（電圧信号ＶＱ１、ＶＱ２）を出力できる。そして、その差動信号によって可変容量キャパシターＶＣＰ１、ＶＣＰ２の容量値が制御されることで、周波数制御データＤＤＳによる発振周波数の制御が可能となる。また、Ｄ／Ａ変換電圧信号が差動信号であることで、同相の電圧変動（同相ノイズ）による発振周波数の変動を低減できる。
【００６２】
また本実施形態では、ローパスフィルター８６は、キャパシターＣＣ１及びキャパシターＣＣ２を用いたローパスフィルター処理を行って、電圧信号ＶＱ１を、可変容量キャパシターＶＣＰ１の一端が接続される出力ノードＮＱ１に出力する。また、電圧信号ＶＱ２を、可変容量キャパシターＶＣＰ２の一端が接続される出力ノードＮＱ２に出力する。
【００６３】
ローパスフィルター８６のキャパシターＣＡ、ＣＢは差動ノードの間に設けられており、差動ノードの一方のノードから見た場合には２倍の容量値のキャパシターと等価になる。即ち、差動ノードの間にキャパシターＣＡ、ＣＢを設けることで回路面積の節約になっている。一方、ローパスフィルター８６のキャパシターＣＣ１、ＣＣ２は、出力ノードＮＱ１、ＮＱ２と接地ノードとの間に接続されている。これにより、ローパスフィルター８６を構成するキャパシターＣＣ１、ＣＣ２を、発振ループ３０をＡＣ的に接地ノードに接続するための接地用キャパシターとして兼用できる。
【００６４】
３．種々の構成例
発振回路１５０、Ｄ／Ａ変換回路８０は、上述した構成に限定されず、種々の変形構成例が考えられる。以下、その幾つかの構成例について説明する。なお、以下では既に上述した構成要素と同一の構成要素には同一の符号を付し、その構成要素について適宜説明を省略する。
【００６５】
図５は、発振回路１５０の第２の詳細な構成例である。図５では、発振回路１５０が、発振ループ３０に設けられるキャパシターＣＥを含む。キャパシターＣＥの一端は駆動回路１５２の出力ノードＮＤに接続され、他端はノードＮＸＤに接続される。また図５では、接続部２２が抵抗ＲＤを含む。ノードＮＸＤは、端子ＸＤと、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端と、抵抗ＲＤの他端とに接続される。
【００６６】
図５の実施形態によれば、ノードＮＸＤは、駆動回路１５２の出力ノードＮＤに対してキャパシターＣＥによりＤＣカットされる。これにより、ノードＮＸＤに接続される可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に対してバイアス電圧ＶＢを供給できるようになる。
【００６７】
図６は、発振回路１５０の第３の詳細な構成例である。図６では、可変容量回路９０が可変容量キャパシターＶＣＰ１〜ＶＣＰ４と接続部２２とを含み、接続部２２が抵抗ＲＤ１〜ＲＤ４とキャパシターＣＤ１〜ＣＤ４とを含む。
【００６８】
可変容量キャパシターＶＣＰ１、ＶＣＰ３の一端は、Ｄ／Ａ変換回路８０の出力ノードＮＱ１に接続され、可変容量キャパシターＶＣＰ２、ＶＣＰ４の一端は、Ｄ／Ａ変換回路８０の出力ノードＮＱ２に接続される。抵抗ＲＤ１の一端はバイアス電圧ＶＢ１のノードに接続され、他端は可変容量キャパシターＶＣＰ１の他端のノードＮＢ１に接続される。同様に、抵抗ＲＤ２、ＲＤ３、ＲＤ４の一端は、各々、バイアス電圧ＶＢ２、ＶＢ３、ＶＢ４のノードに接続される。抵抗ＲＤ２、ＲＤ３、ＲＤ４の他端は、各々、可変容量キャパシターＶＣＰ２、ＶＣＰ３、ＶＣＰ４の他端のノードＮＢ２、ＮＢ３、ＮＢ４に接続される。キャパシターＣＤ１の一端はノードＮＢ１に接続され、他端は発振ループ３０（例えば駆動回路１５２の入力ノードＮＧ）に接続される。同様に、キャパシターＣＤ２、ＣＤ３、ＣＤ４の一端はノードＮＢ２、ＮＢ３、ＮＢ４に接続され、他端は発振ループ３０に接続される。
【００６９】
図６の実施形態によれば、可変容量回路９０はキャパシターＣＤ１（第１のキャパシター）とキャパシターＣＤ２（第２のキャパシター）とを含む。キャパシターＣＤ１は、発振ループ３０に接続される接続ノード（例えば入力ノードＮＧ）と、可変容量キャパシターＶＣＰ１の他端との間に設けられる。キャパシターＣＤ２は、発振ループ３０に接続される接続ノードと、可変容量キャパシターＶＣＰ２の他端との間に設けられる。
【００７０】
このようにすれば、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端と、発振ループ３０に接続される接続ノードとの間をキャパシターＣＤ１、ＣＤ２によりＤＣカットできる。これにより、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に、各々、バイアス電圧ＶＢ１、ＶＢ２を供給できるようになる。即ち、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端の電圧を異ならせることが可能となる。制御電圧の変化に対する可変容量キャパシターの容量値の変化の特性は、制御電圧の変化に対する発振周波数の変化の特性（電圧周波数感度特性、ＫＶ特性）に影響する。例えば可変容量キャパシターがＭＯＳキャパシターである場合、制御電圧の変化に対する容量値の変化の特性は極値を有する。本実施形態では、互いに異なるバイアス電圧ＶＢ１、ＶＢ２を基準とする電位差ＶＱ１−ＶＢ１、ＶＢ２−ＶＱ２で可変容量キャパシターＶＣＰ１、ＶＣＰ２の容量値を制御できるので、上記極値の位置を可変容量キャパシターＶＣＰ１、ＶＣＰ２で異ならせることができる。これにより、制御電圧の変化に対する発振周波数の変化の特性を、望ましい特性に近づけることが可能になる。例えば、制御電圧に対して線形に発振周波数が変化する範囲（ＫＶ特性がフラットな範囲）を広げることが可能になる。
【００７１】
また本実施形態では、可変容量回路９０は可変容量キャパシターＶＣＰ３（第３の可変容量キャパシター）と可変容量キャパシターＶＣＰ４（第４の可変容量キャパシター）とを含む。可変容量キャパシターＶＣＰ３は、電圧信号ＶＱ１（第１の電圧信号）が一端に入力され、バイアス電圧ＶＢ３（第３のバイアス電圧）が他端に入力される。可変容量キャパシターＶＣＰ４は、電圧信号ＶＱ２（第２の電圧信号）が一端に入力され、バイアス電圧ＶＢ４（第４のバイアス電圧）が他端に入力される。
【００７２】
このようにすれば、可変容量キャパシターＶＣＰ１に対して並列に可変容量キャパシターＶＣＰ３が設けられ、可変容量キャパシターＶＣＰ２に対して並列に可変容量キャパシターＶＣＰ４が設けられる。これにより、制御電圧の変化に対する発振周波数の変化の特性を、より望ましい特性に近づけることが可能になる。例えば、可変容量キャパシターＶＣＰ１、ＶＣＰ３の他端に供給するバイアス電圧ＶＢ１、ＶＢ３を異ならせることで、制御電圧の変化に対する容量値の変化の特性を可変容量キャパシターＶＣＰ１、ＶＣＰ３で異ならせることができる。同様に、可変容量キャパシターＶＣＰ２、ＶＣＰ４の他端に供給するバイアス電圧ＶＢ２、ＶＢ４を異ならせることで、制御電圧の変化に対する容量値の変化の特性を可変容量キャパシターＶＣＰ２、ＶＣＰ４で異ならせることができる。
【００７３】
図７は、発振回路１５０の第４の詳細な構成例である。図７では、接続部２２が抵抗ＲＤＡ、ＲＤＢとキャパシターＣＤＡ、ＣＤＢとを含む。
【００７４】
可変容量キャパシターＶＣＰ１、ＶＣＰ３の一端は、Ｄ／Ａ変換回路８０の出力ノードＮＱ１に接続され、可変容量キャパシターＶＣＰ２、ＶＣＰ４の一端は、Ｄ／Ａ変換回路８０の出力ノードＮＱ２に接続される。抵抗ＲＤＡの一端は、バイアス電圧ＶＢＡのノードに接続され、他端は、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に接続される。抵抗ＲＤＢの一端は、バイアス電圧ＶＢＢのノードに接続され、他端は、可変容量キャパシターＶＣＰ３、ＶＣＰ４の他端に接続される。キャパシターＣＤＡの一端は、可変容量キャパシターＶＣＰ１、ＶＣＰ２の他端に接続され、他端は、発振ループ３０（例えば駆動回路１５２の入力ノードＮＧ）に接続される。キャパシターＣＤＢの一端は、可変容量キャパシターＶＣＰ３、ＶＣＰ４の他端に接続され、他端は、発振ループ３０に接続される。
【００７５】
図７の実施形態では、可変容量キャパシターＶＣＰ１の他端に供給される第１のバイアス電圧と、可変容量キャパシターＶＣＰ２の他端に供給される第２のバイアス電圧とが、同一電圧（バイアス電圧ＶＢＡ）である。また、可変容量キャパシターＶＣＰ３の他端に供給される第３のバイアス電圧と、可変容量キャパシターＶＣＰ４の他端に供給される第４のバイアス電圧とが、同一電圧（バイアス電圧ＶＢＢ）である。
【００７６】
本実施形態においても、制御電圧の変化に対する発振周波数の変化の特性を、より望ましい特性に近づけることが可能になる。例えば、バイアス電圧ＶＢＡ、ＶＢＢを異ならせることで、可変容量キャパシターＶＣＰ１、ＶＣＰ３の他端に異なるバイアス電圧が供給され、可変容量キャパシターＶＣＰ２、ＶＣＰ４の他端に異なるバイアス電圧が供給されることになる。これにより、制御電圧の変化に対する容量値の変化の特性を可変容量キャパシターＶＣＰ１、ＶＣＰ３で異ならせ、且つ可変容量キャパシターＶＣＰ２、ＶＣＰ４で異ならせることができる。
【００７７】
図８は、Ｄ／Ａ変換回路８０の第２の詳細な構成例である。図８では、デルタシグマ変換回路８２がデルタシグマ変換処理部８４とＤ／Ａ変換部８８（Ｄ／Ａ変換回路）とを含む。
【００７８】
デルタシグマ変換処理部８４は、周波数制御データＤＤＳをデルタシグマ変換し、２ビットの変換データＤＳＱ［１：０］を出力する。Ｄ／Ａ変換部８８は、変換データＤＳＱ［１：０］を差動電流に変換し、その差動電流を差動電圧に変換する。具体的には、Ｄ／Ａ変換部８８は電流源ＩＢ１、ＩＢ２と、スイッチＳＰ１、ＳＮ１、ＳＰ２、ＳＰ２と、抵抗ＲＩＶ１、ＲＩＶ２と、を含む。電流源ＩＢ１、ＩＢ２は各々、ノードＮＩＢ１、ＮＩＢ２に電流を出力する。例えば、電流源ＩＢ２が出力する電流は、電流源ＩＢ１が流す電流の１／２である。スイッチＳＰ１、ＳＮ１は各々、ノードＮＡ１、ＮＡ２とノードＮＩＢ１との間に設けられる。スイッチＳＰ２、ＳＮ２は各々、ノードＮＡ１、ＮＡ２とノードＮＩＢ２との間に設けられる。抵抗ＲＩＶ１、ＲＩＶ２の一端は各々、ノードＮＡ１、ＮＡ２に接続され、他端は接地ノードに接続される。スイッチＳＰ１、ＳＮ１、ＳＰ２、ＳＮ２は各々、ＤＳＱ［１］の論理反転信号、ＤＳＱ［１］、ＤＳＱ［０］の論理反転信号、ＤＳＱ［０］によりオン又はオフに制御される。これらのスイッチがオン又はオフに制御されることで、ノードＮＡ１に電流Ｉｏｕｔ＿ｐが出力され、ノードＮＡ２に電流Ｉｏｕｔ＿ｎが出力される。この電流Ｉｏｕｔ＿ｐ、Ｉｏｕｔ＿ｎが抵抗ＲＩＶ１、ＲＩＶ２に流れることで電圧に変換され、ノードＮＡ１、ＮＡ２に電圧信号ＡＱ１、ＡＱ２が出力される。
【００７９】
なお、図８ではデルタシグマ変換処理部８４が２ビットの変換データを出力する場合を例に説明したが、これに限定されない。例えば変換データは１ビットであってもよい。その場合、Ｄ／Ａ変換部８８は、電流源ＩＢ１とスイッチＳＰ１、ＳＮ１と抵抗ＲＩＶ１、ＲＩＶ２を含んでいればよい。また変換データが３ビットである場合、電流源とスイッチのセットを３つ設け、各ビットに対応する電流源が出力する電流を２の累乗で重み付けすればよい。
【００８０】
図９は、Ｄ／Ａ変換回路８０の第３の詳細な構成例である。図９では、デルタシグマ変換回路８２が、３ビットの変換データＤＳＱ［２：０］を出力するデルタシグマ変換処理部８４と、３ビットの変換データＤＳＱ［２：０］をＤ／Ａ変換して差動信号（ＡＱ１、ＡＱ２）を出力するＤ／Ａ変換部８１（Ｄ／Ａ変換回路）と、を含む。
【００８１】
デルタシグマ変換処理部８４は、加算器ＡＤＤ１（減算器）と積分器ＩＮＴ１と乗算器ＧＡＮと加算器ＡＤＤ２と積分器ＩＮＴ２と３ビット量子化器ＱＴＺとを含む。加算器ＡＤＤ１は、入力データである周波数制御データＤＤＳから変換データＤＳＱ［２：０］を減算する。積分器ＩＮＴ１は、加算器ＡＤＤ１の出力データを積分する。乗算器ＧＡＮは、変換データＤＳＱ［２：０］に対して２を乗算する。加算器ＡＤＤ２は、積分器ＩＮＴ１の出力データから乗算器ＧＡＮの出力データを減算する。積分器ＩＮＴ２は、加算器ＡＤＤ２の出力データを積分する。３ビット量子化器ＱＴＺは、積分器ＩＮＴ２の出力データを３ビットデータに量子化し、その結果を変換データＤＳＱ［２：０］として出力する。Ｄ／Ａ変換部８１は、例えば図８で説明したＤ／Ａ変換部８８を３ビット構成にしたもので実現できる。
【００８２】
なお、図４、図８、図９ではデルタシグマ変換回路８２が出力する差動信号（ＡＱ１、ＡＱ２）をパッシブフィルターであるローパスフィルター８６でローパスフィルター処理する場合を例に説明したが、ローパスフィルター処理を実現する構成はこれに限定されない。例えば、Ｄ／Ａ変換回路８０は、デルタシグマ変換回路８２が出力する差動信号をローパスフィルター処理するスイッチドキャパシターフィルターを含んでもよい。スイッチドキャパシターフィルターは、例えば図４のクロック信号ＣＬＫで動作する。
【００８３】
また、図４、図８、図９ではＤ／Ａ変換回路８０がデルタシグマ変換処理を行う場合を例に説明したが、Ｄ／Ａ変換方式はこれに限定されない。例えば、デルタシグマ変換処理を行わずに、抵抗ラダー型や容量アレイ型等のＤ／Ａ変換回路により周波数制御データＤＤＳをＤ／Ａ変換し、周波数制御データＤＤＳに対応する差動信号を出力してもよい。
【００８４】
４．回路装置の第３の構成例
図１０は、回路装置１００の第３の構成例である。回路装置１００は、ＴＣＸＯやＯＣＸＯ（Oven Controlled Crystal Oscillator）等のデジタル方式の発振器を実現する回路装置（集積回路装置、半導体チップ）である。例えばこの回路装置と振動子ＸＴＡＬをパッケージに収納することで、デジタル方式の発振器が実現される。
【００８５】
回路装置１００は、温度センサー１０と、Ａ／Ｄ変換回路２０と、デジタル信号処理回路５０（デジタル信号プロセッサー（ＤＳＰ））と、Ｄ／Ａ変換回路８０と、発振回路１５０（ＶＣＯ）と、を含む。なお、本実施形態は図１０の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。例えば温度センサーが回路装置１００の外部に設けられ、その温度センサーから温度検出電圧が回路装置１００に入力されてもよい。
【００８６】
温度センサー１０は、環境（例えば回路装置や振動子）の温度に応じて変化する温度依存電圧を、温度検出電圧ＶＴＤとして出力する。例えば、温度センサー１０は、温度依存性を有する回路素子を利用して温度依存電圧を生成し、温度に非依存の電圧（例えばバンドギャップリファレンス電圧）を基準として温度依存電圧を出力する。例えば、ＰＮ接合の順方向電圧を温度依存電圧として出力する。
【００８７】
Ａ／Ｄ変換回路２０は、温度センサー１０からの温度検出電圧ＶＴＤのＡ／Ｄ変換を行い、その結果を温度検出データＤＴＤとして出力する。Ａ／Ｄ変換方式としては、例えば逐次比較型、フラッシュ型、パイプライン型又は二重積分型等を採用できる。
【００８８】
デジタル信号処理回路５０は種々の信号処理を行う。例えばデジタル信号処理回路５０（温度補償部）は、温度検出データＤＴＤに基づいて、振動子ＸＴＡＬの発振周波数の温度特性を補償する温度補償処理を行い、発振周波数を制御するための周波数制御データＤＤＳを出力する。具体的にはデジタル信号処理回路５０は、温度に応じて変化する温度検出データＤＴＤ（温度依存データ）と、温度補償処理用の係数データ（近似関数の係数のデータ）などに基づいて、温度変化による発振周波数の変動をキャンセル又は低減する（温度変化があった場合にも発振周波数を一定にする）ための温度補償処理を行う。即ち、温度変化による発振周波数の変動をキャンセル又は低減する近似関数に温度検出データＤＴＤを代入することにより、周波数制御データＤＤＳを求める。デジタル信号処理回路５０は、温度補償処理を含む種々の信号処理を時分割に実行するＤＳＰ（Digital Signal Processor）である。或いは、デジタル信号処理回路５０は、ゲートアレイ等のＡＳＩＣ回路により実現してもよいし、プロセッサー（例えばＣＰＵ、ＭＰＵ等）とプロセッサー上で動作するプログラムにより実現してもよい。
【００８９】
Ｄ／Ａ変換回路８０は、周波数制御データＤＤＳをＤ／Ａ変換し、周波数制御データＤＤＳに対応する差動信号（電圧信号ＶＱ１、ＶＱ２）を出力する。例えば、Ｄ／Ａ変換回路８０として、図４、図８、図９で説明した構成を採用できる。
【００９０】
発振回路１５０は、Ｄ／Ａ変換回路８０からの差動信号に対応する発振周波数で振動子ＸＴＡＬを発振させ、その発振の発振信号ＳＳＣを出力する。即ち、発振回路１５０は、差動信号を構成する電圧信号ＶＱ１、ＶＱ２を制御電圧とするＶＣＯ（Voltage Controlled Oscillator）である。発振回路１５０は、振動子ＸＴＡＬを駆動する駆動回路１５２と、振動子ＸＴＡＬの発振ループ３０に接続される可変容量回路９０とを含む。可変容量回路９０は、Ｄ／Ａ変換回路８０からの差動信号を構成する電圧信号ＶＱ１、ＶＱ２により容量値が可変に制御される。可変容量回路９０の容量値が制御されることで、発振回路１５０の発振周波数（発振信号ＳＳＣの周波数）が制御される。例えば、発振回路１５０として、図１、図４〜図７で説明した構成を採用できる。
【００９１】
５．発振器、電子機器、移動体
図１１に、本実施形態の回路装置５００を含む発振器４００の構成例を示す。発振器４００は、振動子４２０（発振子）と回路装置５００を含む。回路装置５００は、図１等の回路装置１００に対応し、振動子４２０は図１等の振動子ＸＴＡＬに対応する。振動子４２０と回路装置５００は、発振器４００のパッケージ４１０内に実装される。そして振動子４２０の端子と回路装置５００（ＩＣ）の端子（パッド）とは、パッケージ４１０の内部配線により電気的に接続される。
【００９２】
なお、本実施形態の回路装置５００を含む発振器の構成は図１１に限定されない。例えば、回路装置５００の端子に振動子４２０の端子が金属バンプにより接続されることで、回路装置５００の半導体チップの直上に振動子４２０が実装され、その回路装置５００と振動子４２０がパッケージ４１０に収納されてもよい。
【００９３】
図１２は、本実施形態の回路装置５００を含む電子機器３００の構成例である。この電子機器３００は、回路装置５００と振動子４２０を有する発振器４００と、処理部５２０を含む。また通信部５１０、操作部５３０、表示部５４０、記憶部５５０、アンテナＡＮＴを含むことができる。
【００９４】
電子機器３００としては種々の機器を想定できる。例えば、ＧＰＳ内蔵時計、生体情報測定機器（脈波計、歩数計等）又は頭部装着型表示装置等のウェアラブル機器を想定できる。或いは、スマートフォン、携帯電話機、携帯型ゲーム装置、ノートＰＣ又はタブレットＰＣ等の携帯情報端末（移動端末）を想定できる。或いは、コンテンツを配信するコンテンツ提供端末や、デジタルカメラ又はビデオカメラ等の映像機器や、或いは基地局又はルーター等のネットワーク関連機器などを想定できる。或いは、距離、時間、流速又は流量等の物理量を計測する計測機器や、車載機器（自動運転用の機器等）や、ロボットなどを想定できる。
【００９５】
通信部５１０（無線回路）は、アンテナＡＮＴを介して外部からデータを受信したり、外部にデータを送信する処理を行う。処理部５２０は、電子機器の制御処理や、通信部５１０を介して送受信されるデータの種々のデジタル処理などを行う。この処理部５２０の機能は、例えばマイクロコンピューターなどのプロセッサーにより実現できる。操作部５３０は、ユーザーが入力操作を行うためのものであり、操作ボタンやタッチパネルディスプレイなどにより実現できる。表示部５４０は、各種の情報を表示するものであり、液晶や有機ＥＬなどのディスプレイにより実現できる。記憶部５５０は、データを記憶するものであり、その機能はＲＡＭやＲＯＭなどの半導体メモリーやＨＤＤ（ハードディスクドライブ）などにより実現できる。
【００９６】
図１３は、本実施形態の回路装置５００を含む移動体の例である。本実施形態の回路装置５００は、例えば、車、飛行機、バイク、自転車、ロボット、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器（車載機器）を備えて、地上や空や海上を移動する機器・装置である。図１３は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、本実施形態の回路装置５００を含む発振器（不図示）が組み込まれる。制御装置２０８は、この発振器により生成された発振信号（クロック信号）に基づいて種々の制御処理を行う。制御装置２０８は、例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり、個々の車輪２０９のブレーキを制御する。なお本実施形態の回路装置５００（発振器）が組み込まれる機器は、このような制御装置２０８には限定されず、自動車２０６やロボット等の移動体に設けられる種々の機器に組み込むことができる。
【００９７】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また回路装置、発振器、電子機器又は移動体の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
【符号の説明】
【００９８】
１０…温度センサー、２０…Ａ／Ｄ変換回路、２２…接続部、３０，３５…発振ループ、５０…デジタル信号処理回路、８０…Ｄ／Ａ変換回路、８１…Ｄ／Ａ変換部、８２…デルタシグマ変換回路、８４…デルタシグマ変換処理部、８６…ローパスフィルター、８８…Ｄ／Ａ変換部、９０…可変容量回路、１００…回路装置、１５０…発振回路、１５２…駆動回路、２０６…自動車、２０７…車体、２０８…制御装置、２０９…車輪、３００…電子機器、４００…発振器、４１０…パッケージ、４２０…振動子、５００…回路装置、５１０…通信部、５２０…処理部、５３０…操作部、５４０…表示部、５５０…記憶部、ＣＣ１，ＣＣ２…キャパシター（接地用キャパシター）、ＣＤ…キャパシター、ＤＤＳ…周波数制御データ、ＶＢ，ＶＢ１〜ＶＢ４，ＶＢＡ、ＶＢＢ…バイアス電圧、ＶＣＰ１〜ＶＣＰ４…可変容量キャパシター、ＶＱ１，ＶＱ２…電圧信号、ＸＴＡＬ…振動子
【図１】
2019110363.tif 000003
【図２】
2019110363.tif 000004
【図３】
2019110363.tif 000005
【図４】
2019110363.tif 000006
【図５】
2019110363.tif 000007
【図６】
2019110363.tif 000008
【図７】
2019110363.tif 000009
【図８】
2019110363.tif 000010
【図９】
2019110363.tif 000011
【図１０】
2019110363.tif 000012
【図１１】
2019110363.tif 000013
【図１２】
2019110363.tif 000014
【図１３】
2019110363.tif 000015