(57)【要約】【課題】異形の表示部の輝度ムラを抑える。【解決手段】表示部のエッジに、曲線状である異形エッジ（ＲＥ）が含まれ、信号切り替え回路の端部（ＳＫＺ）が異形エッジの外側に位置し、ドライバ（ＧＤ１）は、第１方向（Ｄ１）にみて信号切り替え回路の端部と重ならないように配され、第ｎ走査信号線（Ｇｎ）は、平面視において、異形エッジ（ＲＥ）と交差し、異形エッジと信号切り替え回路の端部との間隙を通ってドライバ（ＧＤ１）まで引き回される。【選択図】図２
2019144326.tif 000002
【特許請求の範囲】
【請求項１】
サブ画素を含む表示部と、前記表示部のエッジの外側に位置する、ドライバおよび信号切り替え回路とを備える表示パネルであって、
表示部内において第１方向に延びる、第ｍ走査信号線および第ｎ走査信号線を含み、
前記表示部のエッジに、曲線状あるいは前記第１方向に対して斜線状である異形エッジが含まれ、
前記信号切り替え回路の端部が前記異形エッジの外側に位置し、
前記第ｎ走査信号線は、平面視において、前記異形エッジと交差し、前記異形エッジと前記信号切り替え回路の端部との間隙を通って前記ドライバまで引き回される表示パネル。
【請求項２】
前記表示部のエッジは直線エッジを含み、
平面視において、前記第ｍ走査信号線は前記直線エッジと交差し、
前記第ｎ走査信号線に接続されるサブ画素の数は、前記第ｍ走査信号線に接続されるサブ画素の数よりも小さい請求項１記載の表示パネル。
【請求項３】
前記第ｎ走査信号線は、前記第ｍ走査信号線よりも長い請求項２記載の表示パネル。
【請求項４】
前記信号切り替え回路の端部が、曲線状あるいは前記第１方向に対して斜線状である請求項１〜３のいずれか１項に記載の表示パネル。
【請求項５】
前記信号切り替え回路の端部は、先に向けて前記異形エッジとの距離が大きくなる形状である請求項４記載の表示パネル。
【請求項６】
前記信号切り替え回路は複数段の単位回路で構成され、
前記信号切り替え回路の端部における単位回路間のピッチは、その非端部における単位回路間のピッチよりも小さい請求項４に記載の表示パネル。
【請求項７】
前記信号切り替え回路は複数段の単位回路で構成され、
前記信号切り替え回路の端部に含まれる単位回路は、その非端部に含まれる単位回路よりもサイズが小さい請求項４に記載の表示パネル。
【請求項８】
少なくとも一部が前記異形エッジの外側に位置し、表示に寄与しないダミーサブ画素が設けられ、
前記ダミーサブ画素は、前記第ｎ走査信号線および前記異形エッジと交差するデータ信号線に接続される請求項１〜７のいずれか１項に記載の表示パネル。
【請求項９】
前記ドライバの端部が前記異形エッジに沿う形状である請求項１〜８のいずれか１項に記載の表示パネル。
【請求項１０】
前記ドライバは、前記第１方向にみて前記信号切り替え回路の端部と重ならないように配されている請求項１〜９のいずれか１項に記載の表示パネル。
【請求項１１】
前記ドライバは複数段の信号生成回路で構成され、
前記ドライバの端部における信号生成回路間のピッチは、その非端部における信号生成回路間のピッチよりも小さい請求項１〜１０のいずれか１項に記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示パネルに関する。
【背景技術】
【０００２】
特許文献１には、異形（コーナを斜めに切り欠いた形状）の表示部の輝度ムラを抑える技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】日本国公開特許公報「特開２０１２−１０３３３５号公報（２０１２年５月３１日公開）」
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の技術には、表示部の形状が制限されるのに加え、データ信号の調整が必要になるという問題がある。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る表示パネルは、サブ画素を含む表示部と、前記表示部のエッジの外側に位置する、ドライバおよび信号切り替え回路とを備える表示パネルであって、表示部内において第１方向に延びる、第ｍ走査信号線および第ｎ走査信号線を含み、前記表示部のエッジに、曲線状あるいは前記第１方向に対して斜線状である異形エッジが含まれ、前記信号切り替え回路の端部が前記異形エッジの外側に位置し、前記第ｎ走査信号線は、平面視において、前記異形エッジと交差し、前記異形エッジと前記信号切り替え回路の端部との間隙を通って前記ドライバまで引き回される。
【発明の効果】
【０００６】
本発明の一態様によれば、異形エッジを有する表示部の輝度ムラを抑えることができる。
【図面の簡単な説明】
【０００７】
【図１】（ａ）は実施形態１の表示デバイスの構成を示す模式図であり、（ｂ）は表示デバイスの構成を示す断面図であり、（ｃ）はサブ画素を示す回路図である。
【図２】実施形態１における異形エッジ周辺の構成を示す平面図である。
【図３】（ａ）は信号切り替え回路の各段（スイッチ回路）の構成を示す平面図であり、（ｂ）は、（ａ）の矢視断面図である。
【図４】（ａ）はゲートドライバ（ＧＤ１）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。
【図５】（ａ）はゲートドライバ（ＧＤ２）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。
【図６】実施形態１の効果を示す波形図である。
【図７】（ａ）は比較例を示す平面図であり、（ｂ）は比較例に関する波形図である。
【図８】実施形態１の変形例を示す平面図である。
【図９】実施形態１の変形例を示す平面図である。
【図１０】実施形態１の変形例を示す平面図である。
【図１１】実施形態２の液晶パネルの構成を示す平面図である。
【図１２】実施形態３の液晶パネルの構成を示す平面図である。
【図１３】実施形態３の変形例を示す平面図である。
【図１４】実施形態４の液晶パネルの構成を示す平面図である。
【図１５】実施形態５の液晶パネルの構成を示す平面図である。
【図１６】（ａ）は単位回路の構成を示す回路図であり、（ｂ）は制御線およびデータ信号線の電位波形を示すタイミングチャートである。
【図１７】実施形態６の液晶パネルの構成を示す平面図である。
【図１８】実施形態６の変形例を示す平面図である。
【発明を実施するための形態】
【０００８】
図１（ａ）は実施例１の表示デバイスの構成を示す模式図であり、図１（ｂ）は表示デバイスの構成を示す断面図であり、図１（ｃ）はサブ画素を示す回路図である。図１に示すように、表示デバイス２は、バックライトユニットＢＵ、液晶パネルＬＰ（表示パネル）、ソースドライバＳＤ、および表示制御回路ＤＣＣを備える。液晶パネルＬＰには、ゲートドライバＧＤ１・ＧＤ２および信号切り替え回路ＳＫがモノリシックに形成される。表示制御回路ＤＣＣは、ソースドライバＳＤおよびゲートドライバＧＤ１・ＧＤ２を制御する。信号切り替え回路ＳＫは、Ｒ（赤），Ｇ（緑），Ｂ（青）の階調信号（アナログ電位）の時分割書き込みを行うためのもので、ソースドライバＳＤに接続される。
【０００９】
液晶パネルＬＰは、データ信号線ＤＬｘ・ＤＬｚ、走査信号線Ｇｍ・Ｇｎ、ゲートドライバＧＤ１・ＧＤ２を含むアクティブマトリクス基板３と、液晶層４と、カラーフィルタを含むカラーフィルタ基板５と、光学フィルム、タッチパネル等が含まれる機能層６とを備える。
【００１０】
液晶パネルＬＰは、４つのラウンドコーナをもつ異形パネルであり、複数のサブ画素（ＳＰｍ・ＳＰｎ・ＳＰＭ・ＳＰＮ）が設けられる表示部ＤＡのエッジには、直線エッジＴＥおよびこれに繋がる円弧状の異形エッジＲＥ（ラウンドコーナエッジ）と、直線エッジＴｅおよびこれに繋がる円弧状の異形エッジＲｅとが含まれる。
【００１１】
サブ画素ＳＰｉ（ｉ＝ｍ，ｎ，Ｍ，Ｎ）は、トランジスタＴＲおよび画素電極ＰＥを含み、走査信号線Ｇｉ（ｉ＝ｍ，ｎ）およびデータ信号線ＤＬに接続する。具体的には、画素電極ＰＥはトランジスタＴＲを介してデータ信号線ＤＬｘ／ＤＬｚに接続され、トランジスタＴＲのゲート電極が走査信号線Ｇｉに接続される。また、画素電極ＰＥおよび共通電極ｃｏｍ間に液晶容量Ｃｌｃが形成され、画素電極ＰＥおよび補助容量配線ＣＳｉ間に補助容量Ｃｃｓが形成される。なお、補助容量配線ＣＳｉはアクティブマトリクス基板３に形成され、共通電極ｃｏｍはアクティブマトリクス基板３あるいはカラーフィルタ基板５に形成される。トランジスタＴＲのチャネルには、酸化物半導体（例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の半導体）、低温ポリシリコン（ＬＴＰＳ）、アモルファスシリコン等を用いることができる。
【００１２】
〔実施形態１〕
図１では、ゲートドライバＧＤ１・ＧＤ２および信号切り替え回路ＳＫが、表示部ＤＡ（複数のサブ画素が形成され、映像表示が可能な部分）を取り囲む非表示部ＮＡ（サブ画素が形成されない額縁）に設けられる。信号切り替え回路ＳＫは、額縁の横辺（短辺）において第１方向Ｄ１に延び、一端部ＳＫＺが異形エッジＲＥの外側に位置し、他端部ＳＫｚが異形エッジＲｅの外側に位置する。ゲートドライバＧＤ１・ＧＤ２は額縁の縦辺（長辺）において第２方向Ｄ２（第１方向Ｄ１と直交する方向）に延び、ゲートドライバＧＤ１は直線エッジＴＥの外側に配され、ゲートドライバＧＤ２は直線エッジＴｅの外側に配される。
【００１３】
走査信号線Ｇｍは、表示部ＤＡ内において第１方向Ｄ１に延び、その一端は、直線エッジＴＥを跨いでゲートドライバＧＤ１に接続され、その他端は、直線エッジＴｅを跨いでゲートドライバＧＤ２に接続される。走査信号線Ｇｎは、表示部ＤＡ内において第１方向Ｄ１に延び、その一端は異形エッジＲＥを跨いでゲートドライバＧＤ１に接続され、その他端は、異形エッジＲｅを跨いでゲートドライバＧＤ２に接続される。
【００１４】
走査信号線Ｇｎに接続されるサブ画素の数は走査信号線Ｇｍに接続されるサブ画素の数よりも小さいため、各ゲートドライバ（ＧＤ１・ＧＤ２）からみれば、走査信号線Ｇｍよりも走査信号線Ｇｎの方が低負荷である。
【００１５】
図２は実施形態１における異形エッジ周辺の構成を示す平面図であり、図３（ａ）は信号切り替え回路の各段（スイッチ回路）の構成を示す平面図であり、図３（ｂ）は、（ａ）の矢視断面図である。
【００１６】
図１および図２に示すように、信号切り替え回路ＳＫの一端部ＳＫＺは異形エッジＲＥと同様の湾曲形状（ラウンド形状）であり、ゲートドライバＧＤ１は、第１方向Ｄ１にみて信号切り替え回路ＳＫの一端部ＳＫＺと重ならないように配される。同様に、信号切り替え回路ＳＫの他端部ＳＫｚは異形エッジＲｅと同様の湾曲形状（ラウンド形状）であり、ゲートドライバＧＤ２は、第１方向Ｄ１にみて信号切り替え回路ＳＫの他端部ＳＫｚと重ならないように配される。
【００１７】
走査信号線Ｇｎの一端は、平面視において、異形エッジＲＥと交差し、異形エッジＲＥと信号切り替え回路の一端部ＳＫＺとの間隙ＱＡを通ってゲートドライバＧＤ１まで引き回され、走査信号線Ｇｎの他端は、平面視において、異形エッジＲｅと交差し、異形エッジＲｅと信号切り替え回路の他端部ＳＫｚとの間隙を通ってゲートドライバＧＤ２まで引き回される。
【００１８】
図２および図３（ａ）に示すように、信号切り替え回路ＳＫは、複数段の単位回路ＵＣで構成され、単位回路ＵＣは、ｎチャネルトランジスタＴａおよびｐチャネルトランジスタＴｎを含むＣＭＯＳ型のアナログスイッチが３つ並置された構成である。単位回路ＵＣは、６本の制御線に接続される。例えば、アナログスイッチＡＳＲについては、入力端がアナログ入力線Ｉｗに接続され、出力端がデータ信号線ＤＬｚ（Ｒ）に接続され、２つの制御端（トランジスタＴａ・Ｔｂのゲート端子）が制御線ＣＷＲ・ＣＷｒに接続される。
【００１９】
例えば、アナログスイッチＡＳＲがＯＮの期間（例えば、１水平走査期間の１／３期間）は、他の２つアナログスイッチがＯＦＦとなり、Ｒ（赤）の階調信号（アナログ電位）が、アナログ入力線Ｉｗからデータ信号線ＤＬｚ（Ｒ）を介して赤のサブ画素ＳＰｎに供給される。このように、時分割用の信号切り替え回路ＳＫを設けることでアナログ入力線Ｉｗの数を１／３に減らすことができる。なお、３色（赤・緑・青）のサブ画素によって図２の画素ＰＸ（ピクセル）が構成される。
【００２０】
図３（ｂ）に示すように、図１のアクティブマトリクス基板３においては、基板１０上に、半導体膜ＳＣと、半導体膜ＳＣよりも上層の無機絶縁膜１４と、無機絶縁膜１４よりも上層のゲート電極ＧＥと、ゲート電極ＧＥよりも上層の無機絶縁膜１６と、無機絶縁膜１６よりも上層のデータ信号線ＤＬｚ（Ｒ）と、データ信号線ＤＬｚよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の有機絶縁膜２０と、有機絶縁膜２０よりも上層の画素電極ＰＥと、画素電極ＰＥよりも上層の無機絶縁膜２１と、無機絶縁膜２１よりも上層の共通電極ｃｏｍと、共通電極ｃｏｍよりも上層の無機絶縁膜２２と、無機絶縁膜２２よりも上層の配向膜（図示せず）とが積層される。
【００２１】
無機絶縁膜１４・１６・１８・２１・２２には、例えば窒化シリコン、酸化シリコンを用いることができ、有機絶縁膜（平坦化膜）２０には、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料を用いることができる。画素電極ＰＥおよび共通電極ｃｏｍには、ＩＴＯ、ＩＺＯ等の光透過性の導電膜を用いることができる。ゲート電極ＧＥ、データ信号線ＤＬｚには、例えば、アルミニウムＡｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）を用いることができる。
【００２２】
ゲート電極ＧＥおよび半導体膜ＳＣを含むようにトランジスタＴＲが構成される。例えば、走査信号線Ｇｎは同層のゲート電極ＧＥに繋がり、データ信号線ＤＬｘ／ＤＬｚはコンタクトホールを介して半導体膜ＳＣのソース領域（低抵抗領域）に接続され、サブ画素ＳＰｎの画素電極ＰＥはコンタクトホールを介して半導体膜ＳＣのドレイン領域（低抵抗領域）に接続される。なお、画素電極ＰＥと共通電極ＰＥとの間に生じる横電界によって液晶層４（図１）の配向が制御される。
【００２３】
図４（ａ）はゲートドライバ（ＧＤ１）の構成を示す模式図であり、（ｂ）は当該ゲートドライバの動作を示すタイミングチャートである。図５（ａ）はゲートドライバ（ＧＤ２）の構成を示す模式図である。図６は実施形態１の効果を示す波形図であり、図７（ａ）は比較例を示す平面図であり、図７（ｂ）は比較例に関する波形図である。
【００２４】
図４・図５に示すように、ゲートドライバＧＤ１は、複数段のフリップフロップおよび複数段の出力回路を含み、第ｍ段のフリップフロップＦｍに接続する出力回路Ｘｍは、走査信号線Ｇｍに接続し、第ｎ段のフリップフロップＦｎに接続する出力回路Ｘｎは、走査信号線Ｇｎに接続する。
【００２５】
また、ゲートドライバＧＤ２は、複数段のフリップフロップおよび複数段の出力回路を含み、第ｍ段のフリップフロップＦＭに接続する出力回路ＸＭは、走査信号線Ｇｍに接続し、第ｎ段のフリップフロップＦＮに接続する出力回路ＸＮは、走査信号線Ｇｎに接続する。
【００２６】
実施形態１では、走査信号線Ｇｍよりも低負荷である（サブ画素駆動の負荷が小さい）走査信号線Ｇｎについて、その一端を、異形エッジＲＥと信号切り替え回路の一端部ＳＫＺとの間隙ＱＡを通るようにゲートドライバＧＤ１の出力回路Ｘｎまで引き回し、その他端を、平面視において、異形エッジＲｅと信号切り替え回路の他端部ＳＫｚとの間隙を通るようにゲートドライバＧＤ２の出力回路ＸＮまで引き回している。このように、低負荷である走査信号線Ｇｎの長さ（表示部および非表示部を通る部分のトータル長）を、高負荷である走査信号線Ｇｍの長さ（表示部および非表示部を通る部分のトータル長）よりも小さくする（走査信号線Ｇｎにより大きな配線抵抗を付加する）ことで、走査信号線Ｇｍ・Ｇｎの時定数を揃えることができ、図４（ｂ）、図４（ｂ）および図６に示すように、出力回路Ｘｎ・ＸＮから走査信号線Ｇｎに出力される走査パルスＰｎの戻り波形（図中にて破線で囲まれた立ち下がり波形）を、出力回路Ｘｍ・ＸＭから走査信号線Ｇｍに出力される走査パルスＰｍの戻り波形に揃えることができる。これにより、異形エッジＲＥ・Ｒｅ間の領域と、直線エッジＴＥ・Ｔｅ間の領域との輝度ムラを低減することができる。
【００２７】
図６に示すように、走査信号線Ｇｍについては、走査パルスＰｍの戻り（立ち下がり）のタイミングで、画素電極ＰＥの電圧ＶｐがΔＶｍだけマイナス方向に引き込まれ、走査信号線Ｇｎについては、走査パルスＰｎの戻り（立ち下がり）のタイミングで、画素電極ＰＥの電圧ＶｐがΔＶｎだけマイナス方向に引き込まれる。引き込み電圧ΔＶｍ・ΔＶｎは、Ｃｇｄ（走査信号線および画素電極間の寄生容量）に起因する。共通電極の電圧Ｖｃｏｍの最適値は引き込み電圧ΔＶｍ・ΔＶｎに依存し、引き込み電圧ΔＶｍ・ΔＶｎは走査パルスＰｍ・Ｐｎの戻り波形に依存するため、走査パルスＰｍ・Ｐｎの戻り波形を揃えることで、異形エッジＲＥ・Ｒｅ間の領域と、直線エッジＴＥ・Ｔｅ間の領域とでＶｃｏｍの最適値が合致し、輝度ムラが抑制される。
【００２８】
なお、図７（ａ）のように、信号切り替え回路ｓｋを一文字状とし、直線エッジを跨ぐ走査信号線ＧＭと、異形エッジを跨ぐ走査信号線ＧＮとを同じ長さにした比較例では、図７（ｂ）のように、走査信号線ＧＮに出力される走査パルスｐｎが、走査信号線ＧＭに出力される走査パルスＰｍよりも急峻に戻る（ドロップする）ため、ΔＶｎ＞ΔＶｍとなり、異形エッジ間の領域のＶｃｏｍの最適値が、直線エッジ間の領域よりもマイナス方向にズレ、輝度ムラの発現、焼き付き（信頼性低下）のおそれがある。また、ゲートドライバｇｄ１・ｇｄ２が長くなるため、額縁（非表示部）が広くなるという問題もある。
【００２９】
なお、Ｖｃｏｍの最適値のズレは画素電極ＰＥに書き込む階調信号側で調整することもできるが、この場合はソースドライバＳＤのカスタマイズが必要になるというデメリットがある。実施形態１ではアクティブマトリクス基板３の走査信号線Ｇｎの引き回しによって輝度ムラ対策ができるというメリットがある。
【００３０】
また、図１・図２に示す実施形態１の構成では、走査信号線Ｇｎ−１、走査信号線Ｇｎ、走査信号線Ｇｎ＋１の順に（信号切り替え回路ＳＫに近づくにつれて）接続サブ画素が少なくなるのに応じて、走査信号線の長さが増えるため、異形エッジＲＥ・Ｒｅで挟まれた下端領域内においても負荷が均一化され、輝度ムラが生じ難くなる。
【００３１】
図２では、信号切り替え回路の端部ＳＫＺが、先に向けて異形エッジＲＥとの距離が大きくなる形状であるため、異形エッジＲＥと信号切り替え回路の端部ＳＫＺとの間隙ＱＡに走査信号線を複数引き回すのに好都合である。
【００３２】
図８は実施形態１の変形例を示す模式図である。図１では、走査信号線Ｇｍ・ＧｎそれぞれをゲートドライバＧＤ１・ＧＤ２に接続しているがこれに限定されない。図８（ａ）のように、例えば、奇数番目の走査信号線ＧｎはゲートドライバＧＤ１にだけ接続し、偶数番目の走査信号線Ｇｎ＋１はゲートドライバＧＤ２にだけ接続する構成でもよい。また図３では、単位回路ＵＣに、ｎチャネルトランジスタおよびｐチャネルトランジスタで構成されたＣＭＯＳ型のアナログスイッチを設けているがこれに限定されない。図８（ｂ）のように、ｎチャネルトランジスタＴａでスイッチを構成してもよいし、図８（ｃ）のように、ｐチャネルトランジスタＴｂでスイッチを構成してもよい。
【００３３】
図９は実施形態１の変形例を示す平面図である。図９のように、走査信号線Ｇｎを、切り替え回路の端部ＳＫＺと交差する（例えば、隣り合う単位回路の間隙を通る）ように引き回すこともできる。こうすれば、異形エッジＲＥおよび切り替え回路の端部ＳＫＺ間の間隙を狭くすることができ、パネルレイアウトの自由度が高まる。
【００３４】
図１０は実施形態１のさらなる変形例を示す平面図である。図１・２では、第１方向Ｄ１にみて、ゲートドライバＧＤ１・ＧＤ２が異形エッジＲＥ・Ｒｅに重ならない構成であるが、これに限定されない。図１０のように、第１方向Ｄ１にみて、ゲートドライバＧＤ１の端部が異形エッジＲＥに重なる構成でもよい（ゲートドライバＧＤ２についても同様）。こうすれば、パネルレイアウトの自由度が高まる。また、額縁サイズを小さくすることができる。
【００３５】
〔実施形態２〕
図１１は実施形態２の液晶パネルの構成を示す平面図である。図１１では信号切り替え回路の端部ＳＫＺに接続する制御線を省略している。図１１に示すように、信号切り替え回路ＳＫの端部ＳＫＺ・ＳＫｚ（異形エッジＲＥに沿う部分）については、隣り合う単位回路ＵＣ間のピッチＰｔを、信号切り替え回路の非端部ＳＫＨ（第１方向Ｄ１に平行な部分）における隣り合う単位回路間のピッチＰＴよりも小さくすることもできる。こうすれば、非表示部（額縁）を小さくすることができ、パネルレイアウトの自由度を向上させることができる。
【００３６】
〔実施形態３〕
図１２は実施形態３の液晶パネルの構成を示す平面図である。図１２に示すように、少なくとも一部が異形エッジＲＥの外側に位置し、表示に寄与しないダミーサブ画素ＳＰｄ（例えば、カラーフィルタが黒色とされるサブ画素）を設け、ダミーサブ画素ＳＰｄを、異形エッジＲＥを跨ぐ走査信号線Ｇｎと、異形エッジＲＥを跨ぐデータ信号線ＤＬｚに接続することもできる。こうすれば、負荷の小さな、走査信号線Ｇｎおよびデータ信号線ＤＬｚにダミーサブ画素の負荷を追加することができ、横縞状の輝度ムラ（図７参照）および縦縞状の輝度ムラ（表示部において、ラウンドコーナを含む左右端部とこれらに挟まれた中央部とで生じる輝度ムラ）それぞれを抑制することができる。なお、ダミーサブ画素ＳＰｄにはダミー信号を供給する。
【００３７】
図１３は実施形態３の変形例を示す平面図である。図１３では信号切り替え回路の端部ＳＫＺに接続する制御線を省略している。図１３に示すように、ダミーサブ画素ＳＰｄを設けつつ、信号切り替え回路ＳＫの端部ＳＫＺ・ＳＫｚ（異形エッジＲＥに沿う部分）については、隣り合う単位回路ＵＣ間のピッチＰｔを、信号切り替え回路の非端部ＳＫＨ（第１方向Ｄ１に平行な部分）における隣り合う単位回路間のピッチＰＴよりも小さくすることもできる。
【００３８】
〔実施形態４〕
図１４は実施形態４の液晶パネルの構成を示す平面図である。図１４に示すように、ゲートドライバＧＤ１の端部を異形エッジＲＥに沿う湾曲形状とすることもできる。こうすれば、額縁を小さくすることができ、パネルレイアウトの自由度を向上させることができる。
【００３９】
〔実施形態５〕
図１５は実施形態５の液晶パネルの構成を示す平面図である。図１５では信号切り替え回路の端部ＳＫＺに接続する制御線を省略している。図１５に示すように、信号切り替え回路ＳＫの端部ＳＫＺ・ＳＫｚに含まれる単位回路ｕｃのサイズを、非端部ＳＫＨに含まれる単位回路ＵＣのサイズよりも小さくすることもできる。こうすれば、額縁を小さくすることができ、パネル外形の自由度を向上させることができる。
【００４０】
さらに、異形エッジＲＥを跨ぐデータ信号線ＤＬｚは、第１方向Ｄ１に平行な直線エッジを跨ぐデータ信号線ＤＬｘ（図１参照）よりも低負荷である（データ信号線ＤＬｘと比較して接続するサブ画素が少ない）ため、データ信号線ＤＬｚに接続するアナログスイッチの駆動能力は、データ信号線ＤＬｘに接続するアナログスイッチの駆動能力よりも小さい方が望ましい。例えば、単位回路Ｕｃに含まれるトランジスタＴａ・Ｔｂのサイズを、単位回路ＵＣに含まれるトランジスタＴａ・Ｔｂのサイズよりも小さくすることで、縦縞状の輝度ムラ（表示部において、ラウンドコーナを含む左右端部とこれらに挟まれた中央部とで生じうる輝度ムラ）を抑制することができる。
【００４１】
データ信号線ＤＬｚに接続する単位回路のアナログスイッチの駆動能力と、データ信号線ＤＬｘに接続する単位回路のアナログスイッチの駆動能力とが等しい場合、データ信号線ＤＬｘ・ＤＬｚ間の負荷の差に起因して、同階調かつ同極性のソース波形（データ信号線の電位波形）がデータ信号線ＤＬｘ・ＤＬｚ間で異なる（データ信号線ＤＬｚ方が急峻に変化する）。そこで、データ信号線ＤＬｚに接続するアナログスイッチの駆動能力を、データ信号線ＤＬｘに接続するアナログスイッチの駆動能力よりも小さくすることで、データ信号線ＤＬｘ・ＤＬｚ間で電位波形のなまり（急峻度合）を揃えることができる。
【００４２】
図１６（ａ）は単位回路ＵＣの構成を示す回路図であり、図１６（ｂ）は制御線およびデータ信号線の電位波形を示すタイミングチャートである。前記のような縦縞状の輝度ムラは、走査信号線ＤＬｘ（図１参照）の配線容量Ｃｐｘと、走査信号線ＤＬｘに接続するアナログスイッチの寄生容量（トランジスタＴａのゲート・ソース間寄生容量Ｃａ、トランジスタＴｂのゲート・ソース間寄生容量Ｃｂ）との比（容量比）が、走査信号線ＤＬｚの配線容量Ｃｐｚと、走査信号線ＤＬｚに接続するアナログスイッチの寄生容量（トランジスタＴａのゲート・ソース間寄生容量Ｃａ、トランジスタＴｂのゲート・ソース間寄生容量Ｃｂ）との比（容量比）に相違する場合にも生じうる。これは、制御線のパルス信号Ｋｓ・ＫＢｓが戻る（スイッチがＯＦＦする）タイミングで生じるデータ信号線ＤＬｘ・ＤＬｚの電位変動が容量比によって異なるからである。Ｃｐｘ＞Ｃｐｚであることを考慮すると、走査信号線ＤＬｚに接続するＵＣの寄生容量を、走査信号線ＤＬｘに接続するＵＣの寄生容量よりも小さくし、データ信号線ＤＬｘ・ＤＬｚにかかる容量比を揃えることで、電位変動ΔＶｘ・ΔＶｚがほぼ一致し、縦縞状の輝度ムラを抑制することができる。
【００４３】
図１５のように、データ信号線ＤＬｚに接続する単位回路Ｕｃのサイズを小さくすれば、単位回路Ｕｃのアナログスイッチの駆動能力および寄生容量それぞれが小さくなるため、縦縞状の輝度ムラを効果的に抑制することができる。
【００４４】
〔実施形態６〕
図１７は実施形態６の液晶パネルの構成を示す平面図である。図１７に示すように、ゲートドライバＧＤ１は、複数段の信号生成回路ＪＣ（フリップフロップおよび出力回路を含む）で構成され、ゲートドライバＧＤ１の端部ＧＤＺにおける信号生成回路間のピッチＰｔは、その非端部ＧＤＶにおける信号生成回路間のピッチＰＴよりも小さい構成とすることもできる。こうすれば、パネルレイアウトの自由度を向上させることができる。この場合、図１８のように、ゲートドライバＧＤ１の端部ＧＤＺの端部を異形エッジＲＥに沿う湾曲形状とすることもできる。
【００４５】
〔まとめ〕
本実施形態にかかる表示デバイスは、液晶ディスプレイに限られず、ＯＬＥＤ（有機発光ダイオード）ディスプレイ、ＱＬＥＤ（Quantum dot Light Emitting Diode）ディスプレイ等にも好適である。
〔態様１〕
サブ画素を含む表示部と、前記表示部のエッジの外側に位置する、ドライバおよび信号切り替え回路とを備える表示パネルであって、
表示部内において第１方向に延びる、第ｍ走査信号線および第ｎ走査信号線を含み、
前記表示部のエッジに、曲線状あるいは前記第１方向に対して斜線状である異形エッジが含まれ、
前記信号切り替え回路の端部が前記異形エッジの外側に位置し、
前記第ｎ走査信号線は、平面視において、前記異形エッジと交差し、前記異形エッジと前記信号切り替え回路の端部との間隙を通って前記ドライバまで引き回される表示パネル。
〔態様２〕
前記表示部のエッジは直線エッジを含み、
平面視において、前記第ｍ走査信号線は前記直線エッジと交差し、
前記第ｎ走査信号線に接続されるサブ画素の数は、前記第ｍ走査信号線に接続されるサブ画素の数よりも小さい例えば態様１記載の表示パネル。
〔態様３〕
前記第ｎ走査信号線は、前記第ｍ走査信号線よりも長い例えば態様２記載の表示パネル。
〔態様４〕
前記信号切り替え回路の端部が、曲線状あるいは前記第１方向に対して斜線状である例えば態様１〜３のいずれか１項に記載の表示パネル。
〔態様５〕
前記信号切り替え回路の端部は、先に向けて前記異形エッジとの距離が大きくなる形状である例えば態様４記載の表示パネル。
〔態様６〕
前記信号切り替え回路は複数段の単位回路で構成され、
前記信号切り替え回路の端部における単位回路間のピッチは、その非端部における単位回路間のピッチよりも小さい例えば態様４に記載の表示パネル。
〔態様７〕
前記信号切り替え回路は複数段の単位回路で構成され、
前記信号切り替え回路の端部に含まれる単位回路は、その非端部に含まれる単位回路よりもサイズが小さい例えば態様４に記載の表示パネル。
〔態様８〕
少なくとも一部が前記異形エッジの外側に位置し、表示に寄与しないダミーサブ画素が設けられ、
前記ダミーサブ画素は、前記第ｎ走査信号線および前記異形エッジと交差するデータ信号線に接続される例えば態様１〜７のいずれか１項に記載の表示パネル。
〔態様９〕
前記ドライバの端部が前記異形エッジに沿う形状である例えば態様１〜８のいずれか１項に記載の表示パネル。
〔態様１０〕
前記ドライバは、前記第１方向にみて前記信号切り替え回路の端部と重ならないように配されている例えば態様１〜９のいずれか１項に記載の表示パネル。
〔態様１１〕
前記ドライバは複数段の信号生成回路で構成され、
前記ドライバの端部における信号生成回路間のピッチは、その非端部における信号生成回路間のピッチよりも小さい例えば態様１〜１０のいずれか１項に記載の表示パネル。
【符号の説明】
【００４６】
２    表示デバイス
ＬＰ  液晶パネル
ＧＤ１・ＧＤ２  ゲートドライバ
ＳＫ  信号切り替え回路
ＳＰｍ・ＳＰｎ  サブ画素
ＳＰｄ  ダミーサブ画素
Ｇｍ・Ｇｎ  走査信号線
ＴＲ  （サブ画素の）トランジスタ
ＤＡ  表示部
ＮＡ  非表示部
ＴＥ・Ｔｅ  直線エッジ
ＲＥ・Ｒｅ  異形エッジ
ＤＬｘ・ＤＬｚ  データ信号線
【図１】
2019144326.tif 000003
【図２】
2019144326.tif 000004
【図３】
2019144326.tif 000005
【図４】
2019144326.tif 000006
【図５】
2019144326.tif 000007
【図６】
2019144326.tif 000008
【図７】
2019144326.tif 000009
【図８】
2019144326.tif 000010
【図９】
2019144326.tif 000011
【図１０】
2019144326.tif 000012
【図１１】
2019144326.tif 000013
【図１２】
2019144326.tif 000014
【図１３】
2019144326.tif 000015
【図１４】
2019144326.tif 000016
【図１５】
2019144326.tif 000017
【図１６】
2019144326.tif 000018
【図１７】
2019144326.tif 000019
【図１８】
2019144326.tif 000020