(57)【要約】      （修正有）【課題】アライメント精度を向上させることができる半導体装置の製造方法を提供する。【解決手段】半導体基板１の表面の裏面用アライメントマーク３を検出し、半導体基板１の裏面上に、表面素子構造に応じた回路パターンにパターニングされたレジストマスクを形成する。裏面用アライメントマーク３の検出には、半導体基板１の裏面１ｂに対向する検出器２３を用いて、半導体基板１の裏面１ｂから照射した赤外光の反射光２２の反射強度に基づくコントラストを計測することで行う。裏面用アライメントマーク３は、半導体基板１の表面と、半導体基板１の表面に形成されトレンチの底面と、で形成された段差で構成される。トレンチの内部には、ポリシリコン膜が埋め込まれる。裏面用アライメントマーク３は、半導体基板１の表面平行な方向に３つ以上のトレンチが並ぶレイアウトとなる例えば十字状の平面形状を有する。【選択図】図４
2019120769.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１主面に、表面素子構造を形成するとともに、前記表面素子構造と離して所定マークを形成する第１工程と、
前記半導体基板の第２主面の上にレジスト膜を形成する第２工程と、
前記半導体基板の第２主面から前記半導体基板に所定波長域の光を照射し、前記半導体基板の第２主面に対向する位置に配置された検出器により前記所定波長域の光の反射光を検出して前記所定マークの位置を特定する第３工程と、
前記第３工程で特定した前記所定マークの位置を基準として位置合わせを行い、前記表面素子構造に応じた所定パターンを前記レジスト膜に転写して露光する第４工程と、
前記レジスト膜をマスクとしてエッチングまた不純物イオン注入を行い、前記半導体基板の第２主面側に前記所定パターンの裏面素子構造を形成する第５工程と、
を含み、
前記第１工程では、
前記検出器により検出される前記所定波長域の光の反射光の、前記半導体基板の第１主面に平行な第１方向の検出波形と、前記半導体基板の第１主面に平行でかつ前記第１方向と直交する第２方向の検出波形と、にそれぞれ２つ以上のピークが検出されるレイアウトで、前記半導体基板の第１主面から所定深さに達する複数のトレンチを形成し、
複数の前記トレンチにより前記半導体基板の第１主面に形成された段差を前記所定マークとすることを特徴とする半導体装置の製造方法。
【請求項２】
前記トレンチが前記第１方向に３つ以上並んで配置され、かつ前記第２方向に３つ以上並んで配置されるレイアウトで、複数の前記トレンチを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記トレンチとして、
十字状のレイアウトに配置された第１トレンチと、
前記第１トレンチと離して、かつ前記第１トレンチに沿って当該第１トレンチの周囲を十字状に模るように囲むレイアウトに配置した１つの第２トレンチと、を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１トレンチとして、所定箇所を中心とし当該中心に一端が位置する十字状のレイアウトに互いに離して配置された４つの直線状の平面形状のトレンチ部を形成することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記第１工程では、前記トレンチの内部にポリシリコン膜を埋め込むことを特徴とする請求項１〜４のいずれか一つに記載の半導体装置の製造方法。
【請求項６】
半導体基板の第１主面に、表面素子構造を形成するとともに、前記表面素子構造と離して所定マークを形成する第１工程と、
前記半導体基板の第２主面の上にレジスト膜を形成する第２工程と、
前記半導体基板の第２主面から前記半導体基板に所定波長域の光を照射し、前記半導体基板の第２主面に対向する位置に配置された検出器により前記所定波長域の光の反射光を検出して前記所定マークの位置を特定する第３工程と、
前記第３工程で特定した前記所定マークの位置を基準として位置合わせを行い、前記表面素子構造に応じた所定パターンを前記レジスト膜に転写して露光する第４工程と、
前記レジスト膜をマスクとしてエッチングまた不純物イオン注入を行い、前記半導体基板の第２主面側に前記所定パターンの裏面素子構造を形成する第５工程と、
を含み、
前記第１工程では、
前記半導体基板の第１主面の上に、酸化膜、ポリシリコン膜および層間絶縁膜を順に積層してなる積層膜を形成し、
前記積層膜を深さ方向に貫通する溝を形成し、
前記溝により前記積層膜に形成された段差を前記所定マークとすることを特徴とする半導体装置の製造方法。
【請求項７】
前記第１工程では、十字状の平面形状の前記溝を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第１工程では、前記積層膜の一部の平面形状が十字状に残るように、当該積層膜の一部の周囲を囲む前記溝を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記第１工程では、前記所定マークを金属膜で覆うことを特徴とする請求項１〜８のいずれか一つに記載の半導体装置の製造方法。
【請求項１０】
前記所定波長域の光は、赤外光であることを特徴とする請求項１〜９のいずれか一つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体基板の表面（第１主面）の表面素子構造に応じた回路パターンを半導体基板（半導体ウエハ）の裏面（第２主面）または裏面上の材料膜にパターニングするためのアライメント（位置合わせ）には、表面素子構造とともに半導体基板の表面に形成されたアライメントマーク（以下、裏面用アライメントマークとする）が用いられることが公知である。
【０００３】
赤外光を用いたアライメント方法として、シリコンウェハのダイシングラインなどの無効領域の内部にＳＯＮ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｎｏｔｈｉｎｇ）構造の裏面用アライメントマークを形成し、この裏面用アライメントマークを赤色レーザ（透過型レーザ）の反射光の変化で認識する方法が提案されている（例えば、下記特許文献１（段落［００４１］〜［００４７］、第５，７図）参照。）。下記特許文献１では、裏面用アライメントマークを形成する領域に配置した複数のホールトレンチを熱処理により連結させて１つの空洞とすることでＳＯＮ構造の裏面用アライメントマークを形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−０８９５４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、略平行な第１主面と第２主面とを有する半導体基板において、アライメントマークを形成した第１主面と異なる第２主面に当該アライメントマークを用いてパターニングを行う半導体装置の製造方法であって、アライメント精度を向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板の第１主面に、前記表面素子構造を形成するとともに、表面素子構造と離して所定マークを形成する第１工程を行う。次に、前記半導体基板の第２主面の上にレジスト膜を形成する第２工程を行う。次に、前記半導体基板の第２主面から前記半導体基板に所定波長域の光を照射し、前記半導体基板の第２主面に対向する位置に配置された検出器により前記所定波長域の光の反射光を検出して前記所定マークの位置を特定する第３工程を行う。次に、前記第３工程で特定した前記所定マークの位置を基準として位置合わせを行い、前記表面素子構造に応じた所定パターンを前記レジスト膜に転写して露光する第４工程を行う。次に、前記レジスト膜をマスクとしてエッチングまた不純物イオン注入を行い、前記半導体基板の第２主面側に前記所定パターンの裏面素子構造を形成する第５工程を行う。前記第１工程では、前記検出器により検出される前記所定波長域の光の反射光の、前記半導体基板の第１主面に平行な第１方向の検出波形と、前記半導体基板の第１主面に平行でかつ前記第１方向と直交する第２方向の検出波形と、にそれぞれ２つ以上のピークが検出されるレイアウトで、前記半導体基板の第１主面から所定深さに達する複数のトレンチを形成する。そして、複数の前記トレンチにより前記半導体基板の第１主面に形成された段差を前記所定マークとする。
【０００７】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記トレンチが前記第１方向に３つ以上並んで配置され、かつ前記第２方向に３つ以上並んで配置されるレイアウトで、複数の前記トレンチを形成することを特徴とする。
【０００８】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記トレンチとして、第１，２トレンチを形成する。前記第１トレンチは、十字状のレイアウトに配置する。前記第２トレンチは、前記第１トレンチと離して、かつ前記第１トレンチに沿って当該第１トレンチの周囲を十字状に模るように囲むレイアウトに配置することを特徴とする。
【０００９】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１トレンチとして、所定箇所を中心とし当該中心に一端が位置する十字状のレイアウトに互いに離して配置された４つの直線状の平面形状のトレンチ部を形成することを特徴とする。
【００１０】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程では、前記トレンチの内部にポリシリコン膜を埋め込むことを特徴とする。
【００１１】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板の第１主面に、前記表面素子構造を形成するとともに、表面素子構造と離して所定マークを形成する第１工程を行う。次に、前記半導体基板の第２主面の上にレジスト膜を形成する第２工程を行う。次に、前記半導体基板の第２主面から前記半導体基板に所定波長域の光を照射し、前記半導体基板の第２主面に対向する位置に配置された検出器により前記所定波長域の光の反射光を検出して前記所定マークの位置を特定する第３工程を行う。次に、前記第３工程で特定した前記所定マークの位置を基準として位置合わせを行い、前記表面素子構造に応じた所定パターンを前記レジスト膜に転写して露光する第４工程を行う。次に、前記レジスト膜をマスクとしてエッチングまた不純物イオン注入を行い、前記半導体基板の第２主面側に前記所定パターンの裏面素子構造を形成する第５工程を行う。前記第１工程では、前記半導体基板の第１主面の上に、酸化膜、ポリシリコン膜および層間絶縁膜を順に積層してなる積層膜を形成する。前記積層膜を深さ方向に貫通する溝を形成する。そして、前記溝により前記積層膜に形成された段差を前記所定マークとする。
【００１２】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程では、十字状の平面形状の前記溝を形成することを特徴とする。
【００１３】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程では、前記積層膜の一部の平面形状が十字状に残るように、当該積層膜の一部の周囲を囲む前記溝を形成することを特徴とする。
【００１４】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１工程では、前記所定マークを金属膜で覆うことを特徴とする。
【００１５】
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記所定波長域の光は、赤外光であることを特徴とする。
【発明の効果】
【００１６】
本発明にかかる半導体装置の製造方法によれば、略平行な第１主面と第２主面とを有する半導体基板において、アライメントマークを形成した第１主面と異なる第２主面に当該アライメントマークを用いてパターニングを行う半導体装置の製造方法であって、アライメントマークの検出精度を向上させることができるため、アライメント精度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
【図２】実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
【図３】実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
【図４】実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。
【図５】実施の形態１にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図６】図５の切断線Ａ−Ａ’における断面構造を示す断面図である。
【図７】実施の形態１にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図８】実施の形態１にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図９】図８の切断線Ｂ−Ｂ’における断面構造を示す断面図である。
【図１０】実施の形態１にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図１１】実施の形態１にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図１２】図１１の切断線Ｃ−Ｃ’における断面構造を示す断面図である。
【図１３】実施の形態２にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図１４】実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。
【図１５】図４の裏面用アライメントマーク付近を拡大して示す断面図である。
【図１６】実施の形態３にかかる半導体装置の構造を示す断面図である。
【図１７】実施の形態３にかかる半導体装置の製造方法の概要を示すフローチャートである。
【図１８】実施の形態４にかかる半導体装置の構造を示す断面図である。
【図１９】実施の形態４にかかる半導体装置の製造方法の概要を示すフローチャートである。
【図２０】実施の形態５にかかる半導体装置の製造方法において半導体基板の裏面から半導体基板に照射する赤外光の反射光の検出波形を示す説明図である。
【図２１】図２０の裏面用アライメントマークの変形例であって、半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図２２】実施例１の裏面用アライメントマークの検出結果を示す図である。
【図２３】実施例２の裏面用アライメントマークの検出結果を示す図である。
【図２４】実施例３の半導体基板の厚さの好適な範囲を示す図である。
【図２５】比較例の半導体装置の製造途中の状態を示す断面図である。
【図２６】比較例の半導体装置の製造途中の状態を示す断面図である。
【図２７】比較例の半導体装置の製造途中の状態を示す断面図である。
【図２８】比較例のアライメント方法の一例を示す断面図である。
【図２９】比較例のアライメント方法の一例を示す断面図である。
【図３０】比較例の裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。
【図３１】比較例の裏面用アライメントマークの周辺を半導体基板の表面側から見たレイアウトを示す平面図である。
【図３２】比較例の裏面用アライメントマークの周辺を半導体基板の表面側から見たレイアウトを示す平面図である。
【発明を実施するための形態】
【００１８】
以下に添付図面を参照して、この発明にかかる半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００１９】
（比較例）
図２５〜２７は、比較例の半導体装置の製造途中の状態を示す断面図である。図２８，２９は、比較例のアライメント方法の一例を示す断面図である。図３０は、比較例の裏面（第２主面）用アライメントマークを半導体基板の表面（第１主面）側から見たレイアウトの一例を示す平面図である。
【００２０】
比較例のアライメント方法について説明する。まず、半導体基板２０１’の表面２０１ａ側に所定の表面素子構造２０２を形成する。このとき、表面素子構造２０２とともに、通常のパターニング（半導体基板２０１のアライメントマークを形成した主面と、当該アライメントマークを用いてパターニングを行う主面と、が同一主面となるパターニング）で用いるアライメントマークの形成方法と同様の方法で、半導体基板２０１’の表面２０１ａの任意の箇所に、トレンチ２０４による段差で構成された裏面用アライメントマーク２０３を形成する（図２５）。図２５には、表面素子構造２０２を簡略化して１つの層で示す（図２６〜２９においても同様）。
【００２１】
次に、半導体基板２０１’を裏面２０１ｂ’側から研削していき、半導体装置として用いる製品厚さの半導体基板２０１を作製する（図２６）。次に、半導体基板２０１の研削後の裏面２０１ｂ上に、レジスト膜２０５を形成する。次に、半導体基板２０１の表面および裏面のアライメント合わせが可能な露光装置２１０を用いて、半導体基板２０１の表面２０１ａの裏面用アライメントマーク２０３を検出し、当該裏面用アライメントマーク２０３を基準としてアライメントし、所定のマスクパターンをレジスト膜２０５に露光（転写）し現像する。これによって、レジスト膜２０５を、表面素子構造２０２に応じた所定の回路パターンにパターニングする（図２７）。そして、レジスト膜２０５をマスクとして用いてエッチングやイオン注入等を行うことで、半導体基板２０１の研削後の裏面２０１ｂに裏面素子構造（不図示）を形成する。その後、半導体基板２０１をダイシングライン２０７に沿って切断して個々のチップ状に個片化することで、半導体装置が完成する。
【００２２】
半導体基板２０１の表面２０１ａに形成した裏面用アライメントマーク２０３（図２８には不図示）の検出方法として、露光装置２１０のチャックステージ２１１を貫通する開口窓２１１ａを介して、半導体基板２０１の表面２０１ａに対向する位置に配置されたカメラ（以下、裏面カメラとする）２１２を用いて裏面用アライメントマーク２０３を検出する方法が知られている（図２８）。図２８では、半導体基板２０１の表面２０１ａの、裏面カメラ２１２に対向する位置２０３ａに形成された裏面用アライメントマーク２０３を裏面カメラ２１２により撮影している状態を上矢印で示す。
【００２３】
また、半導体基板２０１の表面２０１ａに形成した裏面用アライメントマーク２０３（図２９には不図示）を別の検出方法として、裏面２０１ｂから半導体基板２０１に照射した赤外（ＩＲ：Ｉｎｆｒａｒｅｄ）光の反射光２２２の反射強度を、半導体基板２０１の裏面２０１ｂに対向する位置に配置された検出器２２３を用いて計測し、当該反射光２２２の反射強度に基づいて裏面用アライメントマーク２０３を検出する方法が知られている（図２９）。図２９では、裏面用アライメントマーク２０３を簡略化し、裏面用アライメントマーク２０３の形成箇所を囲む矩形枠で示す。符号２２１は、赤外光の入射光である。
【００２４】
このように裏面カメラ２１２または赤外光の反射光２２２を用いて、例えば半導体基板２０１の有効領域（半導体チップとなる領域）２０６間のダイシングライン２０７等に、トレンチ２０４による段差で形成された裏面用アライメントマーク２０３を検出する（図３０）。図３０には、半導体基板２０１の一部を十字状の平面形状を模るトレンチ２０４を直線で示す。裏面用アライメントマーク２０３は、トレンチ２０４の底面と、半導体基板２０１の、トレンチ２０４で囲まれた十字状の平面形状の部分の表面（表面２０１ａ）と、の段差で構成される。符号２０８は、有効領域２０６の外周に沿って形成されたフィールド酸化膜である。
【００２５】
しかしながら、上述した裏面カメラ２１２を用いたアライメント（図２８参照）では、半導体基板２０１に裏面用アライメントマーク２０３の形成箇所が露光装置２１０の裏面カメラ２１２の位置２０３ａに限定されるため、レイアウト設計の自由度が低いという問題がある。また、裏面カメラ２１２は露光装置２１０に固定され、半導体基板２０１’との距離ｄ２０１を変えることができない。このため、裏面カメラ２１２により低倍率で裏面用アライメントマーク２０３の位置や形状を計測することとなり、アライメント精度が低いという問題がある。
【００２６】
赤外光の反射光２２２を用いた裏面用アライメントマーク２０３の検出（図２９参照）では、裏面用アライメントマーク２０３の周辺のパターンが密である場合（不図示）や、裏面用アライメントマーク２０３の周辺に裏面用アライメントマーク２０３に類似した平面形状を有する他のパターン２３１が存在する場合（図３２）に、裏面用アライメントマーク２０３の検出精度が低下するという問題がある。この問題は、裏面用アライメントマーク２０３のサイズを大きくしたり、裏面用アライメントマーク２０３の周辺のパターン禁止帯（破線の矩形枠で囲む部分）２３０を広げることで、解消可能である。
【００２７】
パターン禁止帯２３０とは、他のパターン２３１（裏面用アライメントマーク２０３以外のパターン）を配置しない領域である。図３１，３２は、比較例の裏面用アライメントマークの周辺を半導体基板の表面側から見たレイアウトを示す平面図である。図３１には、裏面用アライメントマーク２０３の周辺のパターン禁止帯２３０を広げた状態を示す。図３２には、裏面用アライメントマーク２０３に平面形状が類似し、検出器２２３により裏面用アライメントマーク２０３として誤検知しやすい他のパターン２３１がパターン禁止帯２３０内に存在する状態を示す。
【００２８】
しかしながら、裏面用アライメントマーク２０３のサイズを大きくすることや、裏面用アライメントマーク２０３の周辺のパターン禁止帯２３０を広げること、のいずれの場合においても、半導体基板２０１の表面２０１ａにおいて裏面用アライメントマーク２０３が占有する領域の表面積（占有面積）が大きくなってしまう。裏面用アライメントマーク２０３が占有する領域は半導体基板２０１の、素子構造を形成しない無効領域であるため、半導体基板２０１から切断可能なチップ数（半導体チップの取れ数）が減少するという問題につながる。
【００２９】
（実施の形態１）
実施の形態１にかかる半導体装置の製造方法について説明する。図１〜４は、実施の形態１にかかる半導体装置の製造途中の状態を示す断面図である。図５，７，８，１０，１１は、実施の形態１にかかる半導体装置の製造方法で用いる裏面（第２主面）用アライメントマークを半導体基板の表面（第１主面）側から見たレイアウトの一例を示す平面図である。図６は、図５の切断線Ａ−Ａ’における断面構造を示す断面図である。図９は、図８の切断線Ｂ−Ｂ’における断面構造を示す断面図である。図１２は、図１１の切断線Ｃ−Ｃ’における断面構造を示す断面図である。
【００３０】
実施の形態１にかかる半導体装置の製造方法は、略平行な表面（第１主面）１ａと裏面（第２主面）１ｂとを有する半導体基板（半導体ウエハ）１に対して、半導体基板１の表面１ａに形成したアライメントマーク（裏面用アライメントマーク：図４には不図示）３を用いて半導体基板１の裏面１ｂにパターニング（以下、裏面パターニングとする）を行う工程を含む。半導体基板１の裏面１ｂに対向する位置に配置された検出器２３を用いて、半導体基板１の裏面１ｂから半導体基板１に照射した所定波長域の光の反射光２２の反射強度を検出することで、裏面用アライメントマーク３の位置が特定される。半導体基板１に照射する所定波長域の光とは、例えば赤外（ＩＲ）光である。以下、一般的な露光装置１０の赤外顕微鏡の赤外光を用いて裏面用アライメントマーク３の位置を特定する場合を例に説明する。
【００３１】
具体的には、まず、図１に示すように、半導体基板１’の表面１ａ側に、所定の表面素子構造２を形成する。このとき、通常のパターニングで用いるアライメントマークの形成方法と同様の方法で、半導体基板１’の表面１ａの任意の箇所に裏面用アライメントマーク３を形成する。表面素子構造２を形成するためのアライメントには、通常のパターニングで形成したアライメントマーク（不図示）を用いる。通常のパターニングとは、半導体基板１のアライメントマークを形成した主面と、当該アライメントマークを用いてパターニングを行う主面と、が同一主面であり、半導体基板１のアライメントマークを形成した主面側から当該アライメントマークをＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）カメラ等により視認して行うパターニングである。
【００３２】
裏面用アライメントマーク３は、半導体基板１’の表面１ａに形成された段差で構成される。具体的には、裏面用アライメントマーク３は、例えば、半導体基板１’の表面１ａに形成されたトレンチによる段差（凹部：半導体基板１’の表面１ａとトレンチの底面との高低差）で構成されてもよい。また、裏面用アライメントマーク３は、半導体基板１’の表面１ａ上に積層された積層膜（例えばフィールド酸化膜、ポリシリコン膜および層間絶縁膜等を順に積層した積層膜）に形成された溝による段差（凹部：積層膜の表面と半導体基板１’の表面との高低差）や、当該積層膜の一部（凸部：積層膜の表面と半導体基板１’の表面との高低差）の周囲を囲む溝による段差、で構成されてもよい。裏面用アライメントマーク３は、例えば、表面素子構造２の各部と同時に形成される。裏面用アライメントマーク３の詳細な説明については後述する。
【００３３】
次に、図２に示すように、半導体基板１’を裏面１ｂ’側から研削していき、半導体装置として用いる製品の厚さｔ１の半導体基板１とする。次に、図３に示すように、半導体基板１の研削後の裏面１ｂ上に、レジストを塗布してレジスト膜４を形成する。次に、一般的な露光装置（不図示）を用いて、レジスト膜４に所定のマスクパターンを露光（転写）し現像することで、レジスト膜４を表面素子構造２に応じた所定の回路パターンをパターニング（裏面パターニング）する。半導体基板１の裏面１ｂ上のレジスト膜４に所定のマスクパターンを転写するためのアライメントについて、図４を参照して説明する。図４では、裏面用アライメントマーク３を簡略化し、裏面用アライメントマーク３の形成箇所を囲む矩形枠で示す。
【００３４】
半導体基板１の裏面１ｂ上のレジスト膜４に所定のマスクパターンを転写するための当該マスクパターンと半導体基板１とのアライメント（位置合わせ）には、半導体基板１の表面１ａの裏面用アライメントマーク３が用いられる。このため、まず、一般的な露光装置１０の赤外顕微鏡を用いて、半導体基板１の表面１ａの裏面用アライメントマーク３を検出する。具体的には、図４に示すように、半導体基板１の表面および裏面のアライメント合わせが可能な一般的な露光装置１０のチャックステージ１１上に、表面１ａをチャックステージ１１側にして半導体基板１を載置する。
【００３５】
次に、裏面１ｂから半導体基板１に照射した赤外光の反射光２２の反射強度を検出器２３により計測して、当該反射光２２の反射強度に基づいて裏面用アライメントマーク３を検出する。赤外光は、赤外の波長域のレーザー光である。赤外光は、半導体基板１を加熱しない程度の出力密度（Ｗ（ワット）／ｃｍ2）で照射される。裏面用アライメントマーク３の検出方法については後述する。検出器２３は、半導体基板１を挟んでチャックステージ１１の上方に、半導体基板１の裏面１ｂに対向して配置されている。図４では、赤外光の入射光２１および反射光２２の経路を明確にするために、半導体基板１をチャックステージ１１から離して図示しているが、実際は、半導体基板１は表面１ａをチャックステージ１１に接触させた状態で載置される。
【００３６】
赤外光の入射光２１は、半導体基板１の内部を、半導体基板１の裏面１ｂから表面１ａ側へ向かって進行する。赤外光の反射光２２は、半導体基板１の内部を、半導体基板１の表面１ａ側から裏面１ｂ側へ向かって進行する。検出器２３は、半導体基板１を挟んで、半導体基板１の表面１ａの裏面用アライメントマーク３に対向する位置に配置される。検出器２３は、半導体基板１の裏面１ｂに平行な方向に可動可能である。このため、半導体基板１の表面１ａにおいて裏面用アライメントマーク３の形成箇所のレイアウトの自由度が高い。裏面用アライメントマーク３の形成箇所は、例えばダイシングライン等の無効領域（半導体チップとして用いない領域）である。
【００３７】
この裏面用アライメントマーク３を基準としてアライメント（位置合わせ）を行い、所定のマスクパターンをレジスト膜４に露光し現像する。これによって、レジスト膜４を表面素子構造２に応じた所定の回路パターンにパターニングすることができる。次に、レジスト膜４をマスクとして用いてエッチングやイオン注入等を行うことで、半導体基板１の研削後の裏面１ｂに裏面素子構造（不図示）を形成する。その後、半導体基板１をダイシングラインに沿ってダイシング（切断）して個々のチップ状に個片化することで、所定の素子構造を備えた半導体装置が完成する。
【００３８】
図５，６に示すように、裏面用アライメントマーク３は、半導体基板１の表面１ａと、半導体基板１の表面１ａに形成されトレンチの底面と、で形成された段差（凹部）を用いて構成される。裏面用アライメントマーク３は、半導体基板１の表面１ａに平行な方向に３つ以上のトレンチが並ぶレイアウトとなる平面形状を有する。具体的には、例えば、裏面用アライメントマーク３は、半導体基板１の表面１ａに平行な方向に３つのトレンチ３１ａ〜３１ｃが並ぶレイアウトとなる平面形状を有する。
【００３９】
この場合、裏面用アライメントマーク３は、半導体基板１の表面１ａ側から見て、例えば、十字状のレイアウトに配置されたトレンチ（以下、第１トレンチ）３３と、当該第１トレンチ３３と離して、かつ当該第１トレンチ３３に沿って当該第１トレンチ３３の周囲を十字状に模るように囲むレイアウトに配置された１つのトレンチ（以下、第２トレンチとする）３４と、で構成される。第１，２トレンチ３３，３４の内部には、ポリシリコン（ｐｏｌｙ−Ｓｉ）膜３５が埋め込まれている。
【００４０】
例えば、表面素子構造２がトレンチゲート構造である場合、第１，２トレンチ３３，３４はゲートトレンチ（ゲート電極が埋め込まれるトレンチ）と同時に形成され、ポリシリコン膜３５はゲート電極と同時に形成される。第１トレンチ３３は、例えば、所定箇所を中心３２とし当該中心３２に一端が位置し、十字状のレイアウトに互いに離して配置された４つの直線状の平面形状のトレンチ部で構成されることが好ましい。すなわち、第１トレンチ３３を構成する４つの直線状の平面形状のトレンチ部は、当該十字状のレイアウトの中心３２で接していないことが好ましい。その理由は、次の通りである。
【００４１】
第１トレンチ３３を構成する４つの直線状の平面形状のトレンチ部を十字状のレイアウトの中心３２で交差させた場合、当該中心３２でトレンチの幅が他の箇所よりも広くなる。このため、当該十字状のレイアウトの中心３２で第１トレンチ３３をポリシリコン膜３５で完全に埋め込むことができず、ポリシリコン膜３５の内部に空洞が生じることで、赤外光の反射光２２による裏面用アライメントマーク３の検出精度が低下するおそれがあるからである。このように第１，２トレンチ３３，３４で裏面用アライメントマーク３を構成する場合、半導体基板１の表面１ａに平行な方向に並ぶ３つのトレンチ３１ａ〜３１ｃのうち、真ん中のトレンチ３１ｂが第１トレンチ３３で構成され、両側のトレンチ３１ａ，３１ｃが第２トレンチ３４で構成される。
【００４２】
例えば、ダイシングソーの刃幅程度（例えば１００μｍ程度）の幅のダイシングラインに裏面用アライメントマーク３を形成した場合、裏面用アライメントマーク３の第１，２方向Ｘ，Ｙの最大幅ｗ１１，ｗ１２（図５参照）は、例えば３０μｍ以上８０μｍ以下程度であることが好ましい。第１，２方向Ｘ，Ｙとは、半導体基板１の表面１ａに平行で、かつ互いに直交する方向である。すなわち、裏面用アライメントマーク３は、８０μｍ四方程度の表面積の領域に収まる程度の大きさであることがよい。第１，２トレンチ３３，３４の最小幅ｗ１，ｗ２（図６参照）は、エッチングの加工限界の最小値（例えば０．３μｍ）以上程度で、例えば０．８μｍ以上であることがよい。第１，２トレンチ３３，３４間（メサ領域）の幅（メサ幅）ｗ３は、第１，２トレンチ３３，３４の最小幅ｗ１，ｗ２の６倍以上であることがよく、例えば１６μｍ以下程度であってもよい。
【００４３】
図７に示すように、裏面用アライメントマーク３’は、半導体基板１の表面に平行な方向に５つのトレンチを並べた構成としてもよい。この場合、図７の裏面用アライメントマーク３’は、図５，６の裏面用アライメントマーク３の隣り合う第１，２トレンチ３３，３４間（すなわちトレンチ３１ａ，３１ｂ間、トレンチ３１ｂ，３１ｃ間）に、当該第１，２トレンチ３３，３４と離して、さらにトレンチ（以下、第３トレンチとする）３６を配置した構成とすればよい。第３トレンチ３６は、半導体基板１の表面１ａ側から見て、例えば、略直角をなすレイアウトに配置された２つの第１トレンチ３３に沿ったＬ字状のレイアウトに配置される。第２トレンチ３４は、半導体基板１の表面１ａ側から見て、例えば、第３トレンチ３６に沿って当該第３トレンチ３６の周囲を十字状に模るように囲むレイアウトに配置される。
【００４４】
また、図８，９に示すように、裏面用アライメントマーク４０ａは、半導体基板１の表面１ａ上の積層膜４５の表面と、当該積層膜４５を深さ方向Ｚに貫通する溝４４の底面（半導体基板１の表面１ａ）と、で形成された段差（凹部）を用いて構成されていてもよい。積層膜４５は、例えば、フィールド酸化膜４１、ポリシリコン膜４２および層間絶縁膜４３を順に積層してなる。フィールド酸化膜４１は、例えば初期酸化膜である。層間絶縁膜４３は、例えばＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜である。深さ方向Ｚとは、半導体基板１の表面１ａから裏面１ｂに向かう方向である。溝４４の平面形状は、例えば第１，２方向Ｘ，Ｙにそれぞれ平行な２つの直線部を交差させた十字状であってもよい。
【００４５】
溝４４が形成される（貫通する）積層膜４５の積層数が増えるほど、溝４４による段差が大きくなるため、溝４４の底面（半導体基板１の表面１ａ：半導体基板１の裏面１ｂ側から見た段差の上段）で反射した赤外光の反射光２２と、層間絶縁膜４３の表面（半導体基板１の裏面１ｂ側から見た段差の下段）で反射した赤外光の反射光２２と、のコントラスト（明暗差）が大きくなり、裏面用アライメントマーク４０ａの検出精度が向上する。裏面用アライメントマーク４０ａは、層間絶縁膜４３の表面から半導体基板１側へ凹んだ断面形状となる。
【００４６】
図１０の裏面用アライメントマーク４０ａ’が図８，９の裏面用アライメントマーク４０ａと異なる点は、積層膜４５（フィールド酸化膜４１、ポリシリコン膜４２および層間絶縁膜４３）を深さ方向Ｚに貫通する溝４４’の内部に、積層膜４５’を選択的に残した点である。溝４４’は、積層膜４５’の周囲を囲む。積層膜４５’は、溝４４’により分離された積層膜４５の一部である。すなわち、図１０の裏面用アライメントマーク４０ａ’は、積層膜４５，４５’の表面と、溝４４’の底面（半導体基板１の表面１ａ）と、で形成される段差を用いて構成されている。溝４４’の平面形状は、例えば第１，２方向Ｘ，Ｙにそれぞれ平行な２つの直線部を交差させた十字状であってもよい。積層膜４５’の平面形状は、例えば第１，２方向Ｘ，Ｙにそれぞれ平行な２つの直線部を交差させた十字状であってもよい。
【００４７】
溝４４’が形成される（貫通する）積層膜４５の積層数、および、溝４４’の内部に残る積層膜４５’の積層数を増やすほど、溝４４’による段差が大きくなる。このため、図８，９の裏面用アライメントマーク４０ａと同様に赤外光の反射光２２によるコントラストが大きくなり、裏面用アライメントマーク４０ａ’の検出精度を向上させることができる。積層膜４５’の平面形状は、例えば十字状であってもよい。裏面用アライメントマーク４０ａ’は、中心部で半導体基板１の表面１ａから離れる方向へ突出し、外周部で層間絶縁膜４３の表面から半導体基板１側へ凹んだ断面形状となる（不図示）。
【００４８】
図１１，１２に示すように、裏面用アライメントマーク４０ｂは、溝４６の底面（半導体基板１の表面１ａ）と、当該溝４６に周囲を囲まれた積層膜４７の表面と、で形成される段差を用いて構成されていてもよい。溝４６は、層間絶縁膜４３、ポリシリコン膜４２およびフィールド酸化膜４１を深さ方向Ｚに貫通する。積層膜４７は、溝４６により分離されたフィールド酸化膜４１、ポリシリコン膜４２および層間絶縁膜４３の一部である。
【００４９】
すなわち、裏面用アライメントマーク４０ｂは、半導体基板１の表面１ａから離れる方向へ突出した断面形状となる。積層膜４７の平面形状は、例えば第１，２方向Ｘ，Ｙにそれぞれ平行な２つの直線部を交差させた十字状であってもよい。図８，９の裏面用アライメントマーク４０ａと同様に、積層膜４７の積層数を増やすほど、溝４６による段差が大きくなるため、赤外光の反射光２２によるコントラストが大きくなり、裏面用アライメントマーク４０ｂの検出精度を向上させることができる。
【００５０】
このような構成で裏面用アライメントマーク３，３’，４０ａ，４０ａ’，４０ｂが形成される。これによって、半導体基板１の裏面１ｂから照射した赤外光の反射光２２の反射強度に基づいて半導体基板１の表面１ａに形成された裏面用アライメントマーク３，３’，４０ａ，４０ａ’，４０ｂを検出する際に、裏面用アライメントマーク３，３’，４０ａ，４０ａ’，４０ｂの検出精度を向上させることができる。
【００５１】
以上、説明したように、実施の形態１によれば、半導体基板の表面において第１方向および第２方向にそれぞれ３つ以上並べたレイアウトに配置された複数のトレンチによる段差、または、半導体基板の表面上に積層された積層膜を深さ方向に貫通する溝による段差、で裏面用アライメントマークを形成する。これにより、一般的な露光装置の赤外顕微鏡を用いて、半導体基板の裏面から照射された赤外光の反射光によって、半導体基板の表面の裏面用アライメントマークの検出精度を向上させることができる。したがって、アライメント精度を向上させることができる。
【００５２】
また、実施の形態１によれば、裏面用アライメントマークの検出精度が向上することで、裏面用アライメントマークのサイズや、裏面用アライメントマーク以外のパターンを配置しない領域（パターン禁止帯）を大きくすることなく、裏面用アライメントマークを検出することができる。このため、半導体基板（半導体ウエハ）から切断可能なチップ数（半導体チップの取れ数）を維持することができる。また、実施の形態１によれば、赤外光により裏面用アライメントマークを検出するため、裏面用アライメントマークの形成箇所が限定されない。したがって、レイアウト設計の自由度が高い。
【００５３】
（実施の形態２）
次に、実施の形態２にかかる半導体装置の構造について説明する。図１３は、実施の形態２にかかる半導体装置の製造方法で用いる裏面用アライメントマークを半導体基板の表面側から見たレイアウトの一例を示す平面図である。図１３において、符号５は、外周をフィールド酸化膜４１に囲まれた、半導体基板１の有効領域（半導体チップとなる領域）である。実施の形態２にかかる半導体装置の製造方法が実施の形態１にかかる半導体装置の製造方法と異なる点は、裏面用アライメントマーク５１を覆うように、半導体基板１の表面１ａ上に金属膜５２を設けた点である。
【００５４】
裏面用アライメントマーク５１は、実施の形態１の裏面用アライメントマーク３，３’，４０ａ，４０ａ’，４０ｂ（図５〜１２）である。裏面用アライメントマーク５１の第１，２方向Ｘ，Ｙの最大幅ｗ１１，ｗ１２は、例えば７０μｍ以下程度であることがよい。金属膜５２は、例えば矩形状の平面形状を有する。金属膜５２の１つの頂点を共有する２辺の長さの最小値は、それぞれ裏面用アライメントマーク５１の第１，２方向Ｘ，Ｙの最大幅ｗ１１，ｗ１２である。金属膜５２の第１，２方向Ｘ，Ｙの幅ｗ２１，ｗ２２は、裏面用アライメントマーク５１の第１，２方向Ｘ，Ｙの最大幅ｗ１１，ｗ１２以上であって、ダイシングライン６の幅ｗ３１よりも狭い。
【００５５】
金属膜５２の金属材料は、種々変更可能である。具体的には、金属膜５２は、例えば、表面電極（例えば後述するエミッタ電極６８：図１６参照）を形成するために半導体基板１の表面１ａ上に堆積（形成）した金属膜の一部を、裏面用アライメントマーク５１の表面に残すことで形成されてもよい。すなわち、金属膜５２の金属材料は、表面電極と同じ金属材料、具体的には、例えば、アルミニウム（Ａｌ）、または、アルミニウムを含む例えばアルミニウム−シリコン（Ａｌ−Ｓｉ）等のアルミニウム合金であってもよい。
【００５６】
実施の形態２にかかる半導体装置の製造方法は、実施の形態１にかかる半導体装置の製造方法において、裏面用アライメントマーク５１の形成後、裏面パターニングの前に、裏面用アライメントマーク５１の表面を金属膜５２で覆えばよい。図１４は、実施の形態２にかかる半導体装置の製造途中の状態を示す断面図である。図１４は、裏面用アライメントマーク５１が図５，６の裏面用アライメントマーク３である場合の一例である。図１５は、図４の裏面用アライメントマーク付近を拡大して示す断面図である。
【００５７】
図１４，１５に示すように、裏面パターニングのためのアライメント時、上述したように、半導体基板１の裏面１ｂから半導体基板１の裏面１ｂに略垂直に半導体基板１に赤外光が照射される。赤外光の入射光２１は、トレンチ３１ａ〜３１ｃの内部のポリシリコン膜３５を透過しないため、トレンチ３１ａ〜３１ｃの底部で反射する。トレンチ３１ａ〜３１ｃの底部で反射した赤外光の反射光２２ａは、半導体基板１の裏面１ｂから半導体基板１の裏面１ｂに略垂直に半導体基板１の外側へ進行し、半導体基板１の裏面１ｂに対向する検出器２３により検出される。
【００５８】
図１５に示すように裏面用アライメントマーク３が金属膜５２で覆われていない場合、半導体基板１の裏面１ｂから半導体基板１に照射された赤外光の入射光２１は、トレンチ３１ａ〜３１ｃの配置箇所以外の箇所において、半導体基板１を突き抜けて半導体基板１の表面１ａに略垂直に半導体基板１の表面１ａから外側へ進行する。このため、トレンチ３１ａ〜３１ｃの配置箇所以外の箇所に照射された赤外光の反射光２２ｂの反射強度は、半導体基板１の厚さｔ１が厚くなるほど小さくなり、半導体基板１の裏面１ｂに対向する検出器２３で検出されにくい。
【００５９】
一方、図１４に示すように裏面用アライメントマーク５１が金属膜５２で覆われている場合、半導体基板１の裏面１ｂから半導体基板１内を進行して半導体基板１の表面１ａに達した赤外光の入射光２１は、金属膜５２を透過しないため、金属膜５２（金属膜５２と半導体基板１との界面）で反射する。このため、金属膜５２で反射した赤外光の反射光２２ｃは、反射強度の低下が少なく、半導体基板１の裏面１ｂから半導体基板１の裏面１ｂに略垂直に半導体基板１の外側へ進行して、半導体基板１の裏面１ｂに対向する検出器２３により検出されやすい。
【００６０】
したがって、裏面用アライメントマーク５１を金属膜５２で覆うことにより、当該金属膜５２を設けない場合と比べて、赤外光の反射光２２による裏面用アライメントマーク５１の検出精度を向上させることができる。また、半導体基板１の裏面１ｂから半導体基板１内を進行して半導体基板１の表面１ａに達した赤外光の入射光２１を金属膜５２で確実に反射させることができるため、金属膜５２を設けない場合と比べて、半導体基板１の厚さｔ１を厚くすることができる。具体的には、半導体基板１がシリコン基板である場合、半導体基板１の厚さｔ１の上限値は、例えば４００μｍ程度である。
【００６１】
また、裏面用アライメントマーク５１の検出精度が向上することで、パターン禁止帯５０（図１３の破線の矩形枠で囲む部分）の表面積を比較例の構成（図３１，３２）よりも小さくすることができる。具体的には、パターン禁止帯５０の表面積は、例えば金属膜５２とほぼ同じ程度の表面積（＝幅ｗ２１×幅ｗ２２）まで小さくすることができる。このため、パターン禁止帯５０内に、検出器２３により裏面用アライメントマーク５１として誤検知しやすい他のパターン（例えば裏面用アライメントマーク５１に平面形状が類似するパターン）５３は配置されない。
【００６２】
また、裏面用アライメントマーク５１は、比較例の裏面用アライメントマーク２０３（図３１参照）と同じ構成であってもよい。裏面用アライメントマーク５１が比較例の裏面用アライメントマーク２０３と同じ構成であっても、裏面用アライメントマーク５１を金属膜５２で覆うことで、裏面用アライメントマーク５１の検出精度を向上させることができる。
【００６３】
以上、説明したように、実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、実施の形態２によれば、裏面用アライメントマークを覆うように半導体基板の表面上に金属膜を設ける。これにより、半導体基板の裏面から半導体基板に照射し、半導体基板内を進行して半導体基板の表面に達した赤外光の入射光を、半導体基板の表面上において裏面用アライメントマークを覆う金属膜で反射させることができる。このため、裏面用アライメントマークを金属膜で覆わない場合と比べて、赤外光の反射光の反射強度の低下が小さく、裏面用アライメントマークの検出精度を向上させることができる。
【００６４】
また、実施の形態２によれば、裏面用アライメントマークのサイズや、裏面用アライメントマーク以外のパターンを配置しない領域（パターン禁止帯）を広げることなく、赤外光の反射光により計測したい裏面用アライメントマークのみを検出することができる。
【００６５】
（実施の形態３）
次に、実施の形態３にかかる半導体装置として、実施の形態１，２にかかる半導体装置の製造方法により製造される半導体装置の構造の一例について説明する。図１６は、実施の形態３にかかる半導体装置の構造を示す断面図である。
【００６６】
図１６に示す実施の形態３にかかる半導体装置は、トレンチゲート構造のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）と、このＩＧＢＴに逆並列に接続したＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌｉｎｇ  Ｄｉｏｄｅ：還流ダイオード）とを同一の半導体基板（半導体チップ）１上に一体化してなる逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ：Ｒｅｖｅｒｓｅ  Ｃｏｎｄｕｃｔｉｎｇ  ＩＧＢＴ）である。
【００６７】
同一のｎ-型の半導体基板１上において、活性領域には、ＩＧＢＴ領域８１およびＦＷＤ領域８２が半導体基板１の表面１ａに平行な方向に並列に設けられている。ＩＧＢＴ領域８１は、ＩＧＢＴが配置され、ＩＧＢＴの動作領域となる領域である。ＦＷＤ領域８２は、ＦＷＤが配置され、ＦＷＤの動作領域となる領域である。活性領域は、オン状態のときに主電流が流れる領域である。
【００６８】
図１６には、活性領域のみを示し、活性領域の周囲を囲むエッジ終端領域を図示省略する。エッジ終端領域は、活性領域と半導体基板１の側面との間の領域であり、ｎ-型ドリフト領域６１の、チップ表面側の電界を緩和し耐圧（耐電圧）を保持するための領域である。耐圧とは、素子が誤動作や破壊を起こさない限界の電圧である。エッジ終端領域に、ガードリングやフィールドプレート等の耐圧構造が設けられていてもよい。
【００６９】
半導体基板１の表面１ａの表面層には、ＩＧＢＴのｐ型ベース領域６２が設けられている。ｐ型ベース領域６２は、ＩＧＢＴ領域８１からＦＷＤ領域８２にわたって活性領域全面に設けられている。ｐ型ベース領域６２は、ＦＷＤ領域８２においてｐ型アノード領域を兼ねる。ｐ型ベース領域６２の内部には、ＩＧＢＴ領域８１のみに、ｎ+型エミッタ領域６３およびｐ+型コンタクト領域６４がそれぞれ選択的に設けられている。
【００７０】
ｎ+型エミッタ領域６３は、隣り合う後述するゲートトレンチ６５間（メサ領域）の少なくとも１つのメサ領域に配置されていればよく、ｎ+型エミッタ領域６３を配置しないメサ領域が存在してもよい。半導体基板１の、ｐ型ベース領域６２および後述するｎ型フィールドストップ（ＦＳ：Ｆｉｅｌｄ  Ｓｔｏｐ）領域６９、ｐ+型コレクタ領域７０およびｎ+型カソード領域７１以外の部分がｎ-型ドリフト領域６１である。
【００７１】
半導体基板１の表面１ａから深さ方向Ｚに、ｎ+型エミッタ領域６３およびｐ型ベース領域６２を貫通してｎ-型ドリフト領域６１に達するゲートトレンチ６５が設けられている。ゲートトレンチ６５は、例えば、半導体基板１の表面１ａ側から見て、ＩＧＢＴ領域８１とＦＷＤ領域８２とが並ぶ方向と直交する方向（図の奥行き方向）に延びるストライプ状のレイアウトに配置されている。
【００７２】
ゲートトレンチ６５は、ＩＧＢＴ領域８１からＦＷＤ領域８２にわたって同一のレイアウトで複数配置されている。すなわち、ＦＷＤ領域８２のゲートトレンチ６５は、半導体基板１の表面１ａ側から見て、ＩＧＢＴ領域８１のゲートトレンチ６５に平行に配置されている。ＦＷＤ領域８２において、ゲートトレンチ６５は、ｐ型ベース領域６２（ｐ型アノード領域）を貫通してｎ-型ドリフト領域６１に達する。
【００７３】
ゲートトレンチ６５の内部には、ゲート絶縁膜６６を介してゲート電極６７が設けられている。フィールド酸化膜４１（図６，９，１１参照）は、エッジ終端領域において半導体基板１の表面１ａを覆う。層間絶縁膜４３は、フィールド酸化膜４１上および活性領域における半導体基板１の表面１ａ上に設けられ、ゲート電極６７を覆う。層間絶縁膜４３上には、エミッタ電極６８が設けられている。
【００７４】
エミッタ電極６８は、ＩＧＢＴ領域８１において、層間絶縁膜４３の開口部であるコンタクトホールを介してｎ+型エミッタ領域６３およびｐ+型コンタクト領域６４に接する。また、エミッタ電極６８は、ＦＷＤ領域８２において、層間絶縁膜４３のコンタクトホールを介してｐ型ベース領域６２に接し、アノード電極として機能する。表面保護膜（不図示）は、エッジ終端領域において半導体基板１の表面１ａを覆う。
【００７５】
半導体基板１の裏面１ｂの表面層には、ＩＧＢＴ領域８１からＦＷＤ領域８２にわたってｎ型ＦＳ領域６９が設けられている。ｎ型ＦＳ領域６９は、半導体基板１の裏面１ｂから異なる深さで複数配置されていてもよい。また、半導体基板１の裏面１ｂの表面層には、ｎ型ＦＳ領域６９よりも浅い位置に、ＩＧＢＴ領域８１においてｐ+型コレクタ領域７０が設けられ、ＦＷＤ領域８２においてｎ+型カソード領域７１が設けられている。
【００７６】
ｐ+型コレクタ領域７０は、ＩＧＢＴ領域８１とＦＷＤ領域８２とが並ぶ方向においてｎ+型カソード領域７１に接する。ｐ+型コレクタ領域７０およびｎ+型カソード領域７１は、深さ方向Ｚにおいてｎ型ＦＳ領域６９に接していてもよい。半導体基板１の裏面１ｂ上には、コレクタ電極７２が設けられている。コレクタ電極７２は、ｐ+型コレクタ領域７０に接し、かつｎ+型カソード領域７１に接してカソード電極を兼ねる。
【００７７】
次に、実施の形態３にかかる半導体装置の製造方法（すなわち実施の形態１にかかる半導体装置の製造方法の具体例）について説明する。図１７は、実施の形態３にかかる半導体装置の製造方法の概要を示すフローチャートである。まず、ｎ-型ドリフト領域６１となるｎ-型の半導体基板（半導体ウエハ）１’を用意する。次に、半導体基板１’の表面１ａ側に、通常のパターニングにより、表面素子構造２の各部および裏面用アライメントマーク３を形成する（ステップＳ１：図１，５，６参照）。
【００７８】
ステップＳ１において、表面素子構造２は活性領域に形成される。表面素子構造２とともに、エッジ終端領域に耐圧構造を形成してもよい。活性領域およびエッジ終端領域は、半導体基板１’の有効領域（半導体チップとなる領域）である。裏面用アライメントマーク３は、例えば、半導体基板１’の無効領域であるダイシングラインに形成される。図５，６の裏面用アライメントマーク３に代えて、図７の裏面用アライメントマーク３’を形成してもよい。
【００７９】
表面素子構造２の各部とは、図１６に示すＲＣ−ＩＧＢＴにおいては、ｐ型ベース領域６２、ｎ+型エミッタ領域６３、ｐ+型コンタクト領域６４、ゲートトレンチ６５、ゲート絶縁膜６６、ゲート電極６７、層間絶縁膜４３、エミッタ電極６８、フィールド酸化膜（不図示）、および、表面保護膜（不図示）等である。具体的には、例えば、表面素子構造２は、次のように形成される。
【００８０】
まず、半導体基板１’の表面１ａの表面層にｐ型ベース領域６２を形成する。次に、半導体基板１’の表面１ａを熱酸化して、エッジ終端領域において半導体基板１’の表面１ａを覆うフィールド酸化膜を形成する。次に、フォトリソグラフィおよびエッチングにより、ｐ型ベース領域６２を深さ方向Ｚに貫通してｎ-型ドリフト領域６１に達するゲートトレンチ６５を形成する。
【００８１】
このとき、ゲートトレンチ６５とともに、裏面用アライメントマーク３として、第１，２トレンチ３３，３４（トレンチ３１ａ〜３１ｃ：図６参照）を形成する。図５，６の裏面用アライメントマーク３に代えて、図７の裏面用アライメントマーク３’を形成してもよい。この場合、ゲートトレンチ６５とともに、第１〜３トレンチ３３，３４，３６を形成すればよい。
【００８２】
次に、ゲートトレンチ６５の内壁を熱酸化することで、ゲートトレンチ６５の内壁に沿ってゲート絶縁膜６６を形成する。次に、半導体基板１’の表面１ａ上に、ゲートトレンチ６５の内部および第１，２トレンチ３３，３４（または第１〜３トレンチ３３，３４，３６）の内部を埋め込むようにポリシリコン膜を堆積（形成）する。次に、このポリシリコン膜をエッチバックし、ゲートトレンチ６５の内部にゲート絶縁膜６６を介してゲート電極６７となるポリシリコン膜を残す。かつ、第１，２トレンチ３３，３４（または第１〜３トレンチ３３，３４，３６）の内部にポリシリコン膜３５を残す。
【００８３】
次に、ＩＧＢＴ領域８１においてｐ型ベース領域６２の内部に、ｎ+型エミッタ領域６３およびｐ+型コンタクト領域６４をそれぞれ選択的に形成する。次に、半導体基板１’の表面１ａ上に、ゲート電極６７を覆うように層間絶縁膜４３を形成する。次に、層間絶縁膜４３をパターニングして、層間絶縁膜４３を深さ方向Ｚに貫通する複数のコンタクトホールを形成する。
【００８４】
裏面用アライメントマーク３，３’に代えて、層間絶縁膜４３、ポリシリコン膜４２およびフィールド酸化膜４１（積層膜４５）を深さ方向Ｚに貫通する溝４４，４４’からなる段差を用いた裏面用アライメントマーク４０ａ，４０ａ’（図８〜１０参照）を形成してもよい。
【００８５】
または、裏面用アライメントマーク３，３’に代えて、層間絶縁膜４３、ポリシリコン膜４２およびフィールド酸化膜４１の一部（積層膜４７）の周囲を囲む溝４６からなる段差を用いた裏面用アライメントマーク４０ｂ（図１１，１２参照）を形成してもよい。
【００８６】
次に、層間絶縁膜４３上に、コンタクトホールを埋め込むように、例えばアルミニウム（Ａｌ）を含む例えばアルミニウム−シリコン（Ａｌ−Ｓｉ）等からなる金属膜を形成する。次に、当該金属膜をパターニングして、エミッタ電極６８となる部分を所定領域（例えば活性領域のみ）に残す。次に、半導体基板１の表面１ａ上に、エッジ終端領域を覆う表面保護膜を形成する。ここまでの工程により、表面素子構造２が完成する。
【００８７】
次に、半導体基板１’を裏面１ｂ’側から研削していき（裏面研削）、半導体装置として用いる製品の厚さｔ１の半導体基板１とする（ステップＳ２：図２参照）。
【００８８】
次に、ｎ型不純物のイオン注入により、半導体基板１の裏面１ｂの表面層に、半導体基板１の裏面１ｂの全面にわたって、ｎ型ＦＳ領域６９を形成する（ステップＳ３）。次に、ｐ型不純物のイオン注入により、半導体基板１の裏面１ｂの表面層の、ｎ型ＦＳ領域６９よりも浅い位置に、半導体基板１の裏面１ｂの全面にわたって、ｐ+型コレクタ領域７０を形成する（ステップＳ４）。
【００８９】
次に、半導体基板１の裏面１ｂ上に、レジストを塗布してレジスト膜４を形成する（図３参照）。次に、一般的な露光装置（不図示）を用いて、レジスト膜４に所定のマスクパターンを露光（転写）し現像することで、レジスト膜４を表面素子構造２に応じた所定の回路パターンにパターニング（裏面パターニング）することで、ｎ+型カソード領域７１の形成領域に対応した部分が開口したレジストマスクを形成する（ステップＳ５）。ステップＳ５の処理は、実施の形態１にかかる半導体装置の製造方法の裏面パターニング（図４参照）に相当する。
【００９０】
次に、このレジストマスクをイオン注入用マスクとしてｎ型不純物をイオン注入し、ｐ+型コレクタ領域７０の一部をｎ+型に変えることでｎ+型カソード領域７１を形成する（ステップＳ６）。ステップＳ４の処理においてｐ+型コレクタ領域７０の形成領域にのみｐ型不純物のイオン注入を行った場合には、ステップＳ６の処理においては、半導体基板１の裏面１ｂの、レジストマスクの開口部に露出するｎ-型の部分にｎ+型カソード領域７１が形成される。
【００９１】
また、ｐ+型コレクタ領域７０とｎ+型カソード領域７１との形成順序を入れ替えてもよい。この場合、ステップＳ４の処理において半導体基板１の裏面１ｂの全面にわたってｎ+型カソード領域７１を形成し、ステップＳ５の処理においてｐ+型コレクタ領域７０の形成領域に対応した部分が開口したレジストマスクを形成する。そして、ステップＳ６の処理においてレジストマスクをイオン注入用マスクとしてｐ+型コレクタ領域７０を形成すればよい。ステップＳ３のｎ型ＦＳ領域６９を、ｐ+型コレクタ領域７０とｎ+型カソード領域７１との形成後に形成してもよい。
【００９２】
次に、灰化処理（アッシング）によりレジストマスクを除去する。次に、半導体基板１にイオン注入された不純物を活性化するためのアニール（熱処理）を行う（ステップＳ７）。次に、半導体基板１の裏面１ｂの全面に、コレクタ電極７２を形成する（ステップＳ８）。その後、半導体基板１を切断（ダイシング）して個々のチップ状に個片化することで、図１６に示すＲＣ−ＩＧＢＴチップ（半導体チップ）が完成する。
【００９３】
実施の形態３にかかる半導体装置を実施の形態２にかかる半導体装置の製造方法で形成してもよい。この場合、ステップＳ１において、エミッタ電極６８を形成するために半導体基板１の表面１ａ上に堆積（形成）した金属膜の、裏面用アライメントマーク３，３’，４０ａ，４０ａ’，４０ｂの表面を覆う部分を金属膜５２（図１１，１２参照）として残せばよい。
【００９４】
以上、説明したように、実施の形態３によれば、実施の形態１，２にかかる半導体装置の製造方法を用いて作製可能である。
【００９５】
（実施の形態４）
次に、実施の形態４にかかる半導体装置として、実施の形態１，２にかかる半導体装置の製造方法により製造される半導体装置の構造の別の一例について説明する。図１８は、実施の形態４にかかる半導体装置の構造を示す断面図である。図１８に示す実施の形態４にかかる半導体装置は、ｎ-型の半導体基板（半導体チップ）１の裏面１ｂからｎ+型カソード領域９３よりも深い位置に、フローティング（電気的に浮遊）のｐ型領域（以下、ｐ型浮遊領域とする）９４を有するＦＷＤである。
【００９６】
図１８には、活性領域のみを示し、活性領域の周囲を囲むエッジ終端領域を図示省略する。また、図１８には、ＦＷＤの１つの単位セルを示すが、隣接する複数の単位セルが活性領域に配置されていてもよい。エッジ終端領域は、活性領域と半導体基板１の側面との間の領域であり、ｎ-型ドリフト領域９１の、チップ表面側の電界を緩和し耐圧を保持するための領域である。エッジ終端領域に、ガードリングやフィールドプレート等の耐圧構造が設けられていてもよい。
【００９７】
半導体基板１の表面１ａの表面層には、ｐ+型アノード領域９２が選択的に設けられている。ｐ+型アノード領域９２は、活性領域において、半導体基板１の表面全面に設けられていてもよい。半導体基板１の裏面１ｂの表面層には、活性領域からエッジ終端領域にわたって、ｎ+型カソード領域９３が設けられている。また、半導体基板１の裏面の表面層には、半導体基板１の裏面１ｂからｎ+型カソード領域９３よりも深い位置に、ｐ型浮遊領域９４が選択的に設けられている。
【００９８】
ｐ型浮遊領域９４は、半導体基板１の裏面１ｂに平行な方向に所定の間隔を空けて複数配置されている。ｐ型浮遊領域９４は、後述するカソード電極９７から離して配置され、フローティング（電気的に浮遊）となっている。ｐ型浮遊領域９４は、ｎ+型カソード領域９３に接していてもよい。半導体基板１の、ｐ+型アノード領域９２、ｎ+型カソード領域９３およびｐ型浮遊領域９４以外の部分がｎ-型ドリフト領域９１である。
【００９９】
ｎ-型ドリフト領域９１の内部には、活性領域からエッジ終端領域にわたって、ｎ型ＦＳ領域９５が設けられている。ｎ型ＦＳ領域９５は、ｎ-型ドリフト領域９１の内部においてｎ+型カソード領域９３寄りに配置されている。また、ｎ型ＦＳ領域９５は、半導体基板１の裏面１ｂからｐ型浮遊領域９４よりも深い位置に配置されている。ｎ型ＦＳ領域９５は、ｎ+型カソード領域９３やｐ型浮遊領域９４と接していてもよい。ｎ型ＦＳ領域９５は、半導体基板１の裏面１ｂから異なる深さで複数配置されていてもよい。
【０１００】
エッジ終端領域において、半導体基板１の表面１ａはフィールド酸化膜４１（図６，９，１１参照）で覆われている。フィールド酸化膜４１上には、ポリシリコン膜４２および層間絶縁膜４３が順に積層されている。層間絶縁膜４３の開口部であるコンタクトホールには、ｐ+型アノード領域９２が露出されている。
【０１０１】
アノード電極９６は、層間絶縁膜４３のコンタクトホールを介してｐ+型アノード領域９２に接する。表面保護膜（不図示）は、エッジ終端領域において半導体基板１の表面１ａを覆う。層間絶縁膜４３、フィールド酸化膜４１および表面保護膜は、活性領域の周囲を囲む。カソード電極９７は、半導体基板１の裏面１ｂの全面に設けられてｎ+型カソード領域９３に接する。
【０１０２】
次に、実施の形態４にかかる半導体装置の製造方法（すなわち実施の形態１にかかる半導体装置の製造方法の具体例）について説明する。図１９は、実施の形態４にかかる半導体装置の製造方法の概要を示すフローチャートである。まず、ｎ-型ドリフト領域９１となるｎ-型の半導体基板（半導体ウエハ）１’を用意する。
【０１０３】
次に、半導体基板１’の表面１ａ側に、通常のパターニングにより、表面素子構造２の各部および裏面用アライメントマーク４０ａを形成する（ステップＳ１１：図１，８，９参照）。ステップＳ１１において、表面素子構造２の各部の構造および裏面用アライメントマーク４０ａの構造以外の条件は、実施の形態３と同様である。
【０１０４】
裏面用アライメントマーク４０ａに代えて、図１０の裏面用アライメントマーク４０ａ’や図１１，１２の裏面用アライメントマーク４０ｂを形成してもよい。表面素子構造２の各部とは、図１８に示すＦＷＤにおいては、ｐ+型アノード領域９２、層間絶縁膜４３、アノード電極９６、フィールド酸化膜４１（図８，９参照）、および、表面保護膜（不図示）等である。
【０１０５】
具体的には、例えば、表面素子構造２は、次のように形成される。まず、半導体基板１’の表面１ａを熱酸化して、エッジ終端領域において半導体基板１’の表面１ａを覆うフィールド酸化膜４１を形成する。次に、活性領域において半導体基板１’の表面１ａの表面層に、ｐ+型アノード領域９２を形成する。次に、半導体基板１’の表面１ａ上に層間絶縁膜４３を形成する。
【０１０６】
次に、層間絶縁膜４３をパターニングして、層間絶縁膜４３を深さ方向Ｚに貫通する複数のコンタクトホールを形成する。このとき、層間絶縁膜４３にコンタクトホールを形成するとともに、層間絶縁膜４３、ポリシリコン膜４２およびフィールド酸化膜４１（積層膜４５）を深さ方向Ｚに貫通する溝４４からなる段差を用いた裏面用アライメントマーク４０ａ（図８，９参照）を形成する。
【０１０７】
裏面用アライメントマーク４０ａに代えて、内部に積層膜４５’（積層膜４５の一部）が残るように溝４４’を形成し、当該溝４４’からなる段差を用いた裏面用アライメントマーク４０ａ’（図１０参照）を形成してもよい。
【０１０８】
また、裏面用アライメントマーク４０ａに代えて、層間絶縁膜４３、ポリシリコン膜４２およびフィールド酸化膜４１の一部（積層膜４７）の周囲を囲む溝４６からなる段差を用いた裏面用アライメントマーク４０ｂ（図１１，１２参照）を形成してもよい。
【０１０９】
次に、層間絶縁膜４３上に、コンタクトホールを埋め込むように、例えばアルミニウム−シリコン等のアルミニウム合金からなる金属膜を形成する。次に、当該金属膜をパターニングして、アノード電極９６となる部分を所定領域（例えば活性領域のみ）に残す。次に、半導体基板１の表面１ａ上に、エッジ終端領域を覆う表面保護膜を形成する。ここまでの工程により、表面素子構造２が完成する。
【０１１０】
次に、実施の形態３のステップＳ２と同様に、半導体基板１’を裏面１ｂ’側から研削していき（裏面研削）、半導体装置として用いる製品の厚さｔ１の半導体基板１とする（ステップＳ１２：図２参照）。実施の形態３のステップＳ３と同様に、半導体基板１の裏面１ｂの表面層に、ｎ型ＦＳ領域９５を形成する（ステップＳ１３）。
【０１１１】
次に、半導体基板１の裏面１ｂ上に、レジストを塗布してレジスト膜４を形成する（図３参照）。次に、一般的な露光装置（不図示）を用いて、レジスト膜４に所定のマスクパターンを露光（転写）し現像することで、レジスト膜４を表面素子構造２に応じた所定の回路パターンにパターニング（裏面パターニング）することで、ｐ型浮遊領域９４の形成領域に対応した部分が開口したレジストマスクを形成する（ステップＳ１４）。ステップＳ１４の処理は、実施の形態１にかかる半導体装置の製造方法の裏面パターニング（図４参照）に相当する。
【０１１２】
次に、このレジストマスクをイオン注入用マスクとしてｐ型不純物をイオン注入して、ｐ型浮遊領域９４を形成する（ステップＳ１５）。次に、レジストマスクを除去する。次に、ｎ型不純物のイオン注入により、半導体基板１の裏面１ｂの表面層の、半導体基板１の裏面１ｂからｐ型浮遊領域９４よりも浅い位置に、半導体基板１の裏面１ｂの全面にわたってｎ+型カソード領域９３を形成する（ステップＳ１６）。
【０１１３】
なお、ステップＳ１５のｐ型浮遊領域９４を、ステップＳ１６のｎ+型カソード領域９３の形成後に形成してもよい。ステップＳ１３のｎ型ＦＳ領域９５を、ｐ型浮遊領域９４とｎ+型カソード領域９３との形成後に形成してもよい。
【０１１４】
次に、半導体基板１にイオン注入された不純物を活性化するためのアニール（熱処理）を行う（ステップＳ１７）。次に、半導体基板１の裏面１ｂの全面に、カソード電極９７を形成する（ステップＳ１８）。その後、半導体基板１を切断（ダイシング）して個々のチップ状に個片化することで、図１８に示すＦＷＤチップ（半導体チップ）が完成する。
【０１１５】
実施の形態４にかかる半導体装置を実施の形態２にかかる半導体装置の製造方法で形成する場合、ステップＳ１において、アノード電極９６となる金属膜をパターニングする際に、裏面用アライメントマーク４０ａ，４０ａ’，４０ｂを覆うように当該金属膜を残せばよい。
【０１１６】
以上、説明したように、実施の形態４によれば、実施の形態１，２にかかる半導体装置の製造方法を用いて作製可能である。
【０１１７】
（実施の形態５）
次に、実施の形態５にかかる半導体装置の製造方法として、裏面パターニング（図４参照）時における裏面用アライメントマーク３，３’，４０ａ，４０ａ’，４０ｂ（図５〜１２）の検出方法について、半導体基板１の表面１ａ側から見たレイアウトを簡略化した裏面用アライメントマーク１００を用いて説明する。図２０は、実施の形態５にかかる半導体装置の製造方法において半導体基板の裏面から半導体基板に照射する赤外光の反射光の検出波形を示す説明図である。
【０１１８】
図２０には、裏面用アライメントマーク１００の１組のマーク部（以下、第１マーク部とする）１０１，１０２の第１方向Ｘに平行な方向の検出波形（以下、第１検出波形とする）１１１と、もう１組の２つ以上のマーク部（以下、第２マーク部とする）１０３，１０４の第２方向Ｙに平行な方向の検出波形（以下、第２検出波形とする）１１２と、を示す。
【０１１９】
図２０に示すように、裏面用アライメントマーク１００は、半導体基板１の裏面１ｂから半導体基板１に照射した赤外光の反射光２２の第１，２方向Ｘ，Ｙにそれぞれ平行な方向の第１，２検出波形１１１，１１２にそれぞれ２つ以上のピークを検出可能なレイアウトで配置される。具体的には、裏面用アライメントマーク１００は、第１方向Ｘに互いに離して配置され対向する１組の２つ以上の第１マーク部（ここでは符号１０１，１０２で示す２つの第１マーク部を例に説明）と、第２方向Ｙに離して配置されて対向する１組の第２マーク部（ここでは符号１０３，１０４で示す２つの第２マーク部を例に説明）と、を有する。
【０１２０】
１組の第１マーク部１０１，１０２はともに、半導体基板１の表面１ａ側から見て、例えば第２方向Ｙに平行な直線状のレイアウトに配置された直線部である。もう１組の第２マーク部１０３，１０４はともに、半導体基板１の表面１ａ側から見て、例えば第１方向Ｘに平行な直線状のレイアウトに配置された直線部である。裏面用アライメントマーク１００は、半導体基板１の表面１ａ側から見て、当該１組の第１マーク部１０１，１０２を対辺とし、当該もう１組の第２マーク部１０３，１０４を対辺とする矩形状のレイアウトに配置されている。
【０１２１】
このようなレイアウトに配置された第１マーク部１０１，１０２および第２マーク部１０３，１０４で裏面用アライメントマーク１００を構成する。これによって、赤外光の反射光２２の第１方向Ｘに平行な第１検出波形１１１に、第１マーク部１０１，１０２を配置した位置にそれぞれピーク１１１ａ，１１１ｂが検出される。かつ、赤外光の反射光２２の第２方向Ｙに平行な第２検出波形１１２には、第２マーク部１０３，１０４を配置した位置にそれぞれピーク１１２ａ，１１２ｂが検出される。
【０１２２】
そして、第１検出波形１１１の、１組の第１マーク部１０１，１０２によるピーク１１１ａ，１１１ｂ間の中心を通る、第２方向Ｙに平行な中心線Ｙ１’と、第２検出波形１１２の、もう１組の第２マーク部１０３，１０４によるピーク１１２ａ，１１２ｂ間の中心を通る、第１方向Ｘに平行な中心線Ｘ１’と、の交点を、裏面用アライメントマーク１００の中心１１０とする。この裏面用アライメントマーク１００の中心１１０の位置を基準として、裏面パターニング時にアライメントを行うことができる。
【０１２３】
このように、裏面用アライメントマーク１００を、第２方向Ｙに平行な２つ以上の直線部を有する１組の第１マーク部と、第１方向Ｘに平行な２つ以上の直線部を有するもう１組の第２マーク部と、で構成する。そして、赤外光の反射光２２の第１，２検出波形１１１，１１２からそれぞれ検出された２つ以上のピークに基づいて、裏面用アライメントマーク１００の中心１１０の位置を計測することで、裏面用アライメントマーク１００の位置を特定することができる。
【０１２４】
赤外光の反射光２２の第１，２検出波形１１１，１１２にそれぞれ検出されるピークの個数が増えるほど、裏面用アライメントマーク１００の中心１１０の位置の誤計測が低減されるが、裏面用アライメントマーク１００のサイズが大きくなる。このため、裏面用アライメントマーク１００は、赤外光の反射光２２の第１，２検出波形１１１，１１２にそれぞれ３つのピークが検出されるレイアウト（例えば図５，６参照）に配置されることが好ましい。
【０１２５】
例えば、１組の第１マーク部１０１，１０２のうち、一方の第１マーク部１０１は、第２方向Ｙにストライプ状に延びるレイアウトに配置されたトレンチと、当該トレンチの内部に埋め込まれたポリシリコン膜と、で構成される。半導体基板１の裏面１ｂからトレンチの底面までの深さと、半導体基板１の裏面１ｂから半導体基板１の表面１ａまでの深さと、の高低差により、トレンチの配置箇所で赤外光の反射光２２の第１検出波形１１１の１つのピーク１１１ａが形成される。
【０１２６】
例えば、１組の第１マーク部１０１，１０２のうち、他方の第１マーク部１０２は、第２方向Ｙにストライプ状に延びるレイアウトに配置されたトレンチと、当該トレンチの内部に埋め込まれたポリシリコン膜と、で構成される。半導体基板１の裏面１ｂからトレンチの底面までの深さと、半導体基板１の裏面１ｂから半導体基板１の表面１ａまでの深さと、の高低差により、トレンチの配置箇所で赤外光の反射光２２の第１検出波形１１１の１つのピーク１１１ｂが形成される。
【０１２７】
例えば、もう１組の第２マーク部１０３，１０４のうち、一方の第２マーク部１０３は、第１方向Ｘにストライプ状に延びるレイアウトに配置されたトレンチと、当該トレンチの内部に埋め込まれたポリシリコン膜と、で構成される。半導体基板１の裏面１ｂからトレンチ１２１ｃの底面までの深さと、半導体基板１の裏面１ｂから半導体基板１の表面１ａまでの深さと、の高低差により、トレンチの配置箇所で赤外光の反射光２２の第２検出波形１１２の１つのピーク１１２ａが形成される。
【０１２８】
例えば、もう１組の第２マーク部１０３，１０４のうち、他方の第２マーク部１０４は、第１方向Ｘにストライプ状に延びるレイアウトに配置されたトレンチと、当該トレンチの内部に埋め込まれたポリシリコン膜と、で構成される。半導体基板１の裏面１ｂからトレンチの底面までの深さと、半導体基板１の裏面１ｂから半導体基板１の表面１ａまでの深さと、の高低差により、トレンチの配置箇所で赤外光の反射光２２の第２検出波形１１２の１つのピーク１１２ｂが形成される。
【０１２９】
図２１は、図２０の裏面用アライメントマーク１００の変形例であって、半導体基板の表面側から見たレイアウトの一例を示す平面図である。図２１（ａ）〜２１（ｄ）それぞれに、図２０の裏面用アライメントマーク１００の変形例として、裏面用アライメントマーク１００ａ，１００ａ’，１００ｂ，１００ｂ’を示す。
【０１３０】
図２１（ａ）に示すように、裏面用アライメントマーク１００ａは、所定の位置を中心とする直交座標ＸＹにおいて、第２方向Ｙにストライプ状に延びるレイアウトに配置されたトレンチ１２１ａ、１２２ａを第１方向Ｘの正側に配置し、第２方向Ｙにストライプ状に延びるレイアウトに配置されたトレンチ１２１ｂ、１２２ｂを第１方向Ｘの負側に配置してもよい。かつ、裏面用アライメントマーク１００ａは、所定の位置を中心とする直交座標ＸＹにおいて、第１方向Ｘにストライプ状に延びるレイアウトに配置されたトレンチ１２１ｃ、１２２ｃを第２方向Ｙの負側に配置し、第１方向Ｘにストライプ状に延びるレイアウトに配置されたトレンチ１２１ｄ、１２２ｄを第２方向Ｙの正側に配置してもよい。
【０１３１】
このようにトレンチ１２１ａ〜１２１ｄ，１２２ａ〜１２２ｄを配置することにより、裏面用アライメントマーク１００ａは、トレンチ１２１ａ〜１２１ｄからなる矩形状の平面形状の内周側トレンチと、トレンチ１２２ａ〜１２２ｄからなる矩形状の平面形状の外周側トレンチと、を直交座標ＸＹの中心を囲むように二重に配置された構成となる。このため、裏面用アライメントマーク１００ａにおいては、赤外光の反射光２２の第１，２検出波形にそれぞれ４つのピークが検出されることとなる。したがって、第１検出波形の４つのピークの中心を通る、第２方向Ｙに平行な中心線Ｙ１’と、第２検出波形の２つのピークの中心を通る、第１方向Ｘに平行な中心線Ｘ１’と、の交点（すなわち直交座標ＸＹの中心）を、裏面用アライメントマーク１００ａの中心１２０ａとすればよい。なお、図２１（ａ）の裏面用アライメントマーク１００ａの中心１２０ａの位置は、図２０の裏面用アライメントマーク１００の中心１１０と同一位置に計測される。
【０１３２】
外周側トレンチの矩形状の平面形状を構成する各トレンチ１２１ａ〜１２１ｄの同一頂点に位置する端部同士は、互いに接してもよいし（図２１（ａ））、離れていてもよい。内周側トレンチの矩形状の平面形状を構成する各トレンチ１２２ａ〜１２２ｄの同一頂点に位置する端部同士は、互いに接してもよいし（図２１（ａ））、離れていてもよい。図２１（ｂ）に示す裏面用アライメントマーク１００ａ’は、外周側トレンチを構成するトレンチ１２１ａ’〜１２１ｄ’の同一頂点に位置する端部同士が離れており、かつ内周側トレンチを構成するトレンチ１２２ａ’〜１２２ｄ’の同一頂点に位置する端部同士が離れている例である。すなわち、裏面用アライメントマーク１００は、半導体基板１の表面１ａ側から見て、閉じた矩形状のレイアウトに配置されていてもよいし（図２１（ａ）に示す裏面用アライメントマーク１００ａ）、それぞれの頂点で開いたレイアウトに配置されていてもよい（図２１（ｂ）に示す裏面用アライメントマーク１００ａ’）。なお、図２１（ｂ）の裏面用アライメントマーク１００ａ’の中心１２０ａ’の位置は、図２１（ａ）の裏面用アライメントマーク１００ａの中心１２０ａと同一位置に計測される。
【０１３３】
図２１（ｃ）に示すように、裏面用アライメントマーク１００ｂは、半導体基板１の表面１ａ側から見て、第２方向Ｙに延びる直線状にかつ平行に配置されたトレンチ１２３ａ、１２４ａと、第１方向Ｘに延びる直線状にかつ平行に配置されたトレンチ１２３ｂ、１２４ｂとがＬ字状のレイアウトに配置されていてもよい。図２１（ｃ）の裏面用アライメントマーク１００ｂにおいて、裏面用アライメントマーク１００ｂの中心１２０ｂで、第１方向Ｘに平行な方向のラインＸａの第１検出波形にはトレンチ１２３ａ、１２４ａによって２つのピークが生じ、第２方向Ｙに平行な方向のラインＹａの第２検出波形にはトレンチ１２３ｂ、１２４ｂによって２つのピークが生じる。
【０１３４】
Ｌ字状のレイアウトに配置されたトレンチ１２３ａ，１２３ｂのＬ字状の角部に位置する端部同士は、互いに接してもよいし（図２１（ｃ））、離れていてもよい。Ｌ字状のレイアウトに配置されたトレンチ１２３ａ，１２３ｂに隣接し、これらのトレンチ１２３ａ，１２３ｂと二重になるようにＬ字状のレイアウトにトレンチ１２４ａ，１２４ｂが配置されている。これらトレンチ１２４ａ，１２４ｂのＬ字状の角部に位置する端部同士は、互いに接してもよいし（図２１（ｃ））、離れていてもよい。図２０（ｃ）に示す裏面用アライメントマーク１００ｂは、トレンチ１２３ａ，１２３ｂの端部同士が接しており、かつトレンチ１２４ａ，１２４ｂの端部同士が接している例である。図２１（ｄ）に示す裏面用アライメントマーク１００ｂ’は、トレンチ１２３ａ’，１２３ｂ’の端部同士が離れており、かつトレンチ１２４ａ’，１２４ｂ’の端部同士が離れている例である。なお、図２１（ｄ）の裏面用アライメントマーク１００ｂの中心１２０ｂ’の位置は、図２１（ｃ）の裏面用アライメントマーク１００ｂの中心１２０ｂと同一位置としてよい。
【０１３５】
なお、図２１では、各トレンチを直線で図示しているが、当然ながら、図２１に示す変形例の各トレンチの内部にはポリシリコン膜（不図示）が埋め込まれる。これによって、半導体基板１の裏面１ｂからトレンチの底面までの深さと、半導体基板１の裏面１ｂから半導体基板１の表面１ａまでの深さと、の高低差により、トレンチの配置箇所で赤外光の反射光２２のピークが検出される。
【０１３６】
また、図２１（ａ），２１（ｂ）の裏面用アライメントマーク１００ａ，１００ａ’および図２１（ｃ），２１（ｄ）の裏面用アライメントマーク１００ｂ，１００ｂ’は、トレンチおよびその内部のポリシリコン膜に代えて、溝４４（図８，９参照）、または、溝４６間に残る積層膜４７（図１１，１２参照）で構成されてもよい。
【０１３７】
（実施例１）
次に、裏面用アライメントマーク３，３’の検出精度について検証した。図２２は、実施例１の裏面用アライメントマークの検出結果を示す図である。半導体基板に形成したトレンチによる段差で構成された４つの裏面用アライメントマーク（以下、マーク１〜４とする）を、露光装置のＩＲ顕微鏡を用いて計測した結果を図２２に示す。マーク２〜４は、実施の形態１の裏面用アライメントマークである（以下、実施例１とする）。マーク２〜４はすべて、半導体基板１の厚さ（シリコン厚さ）ｔ１を１４０μｍとし、視認性および認識率を比較しやすくするために第１，２方向Ｘ，Ｙの最大幅ｗ１１、ｗ１２を８０μｍとした。
【０１３８】
具体的には、マーク２は、図５，６の裏面用アライメントマーク３である。すなわち、マーク２は、十字状のレイアウトに配置された第１トレンチ３３と、当該第１トレンチ３３の周囲を十字状に模るように囲む第２トレンチ３４と、を配置して、３つのトレンチ３１ａ〜３１ｃを並べた構成となっている。第１，２トレンチ３３，３４の内部にはポリシリコン膜３５が埋め込まれている。また、マーク２は、第１，２トレンチ３３，３４の最小幅ｗ１，ｗ２をともに０．８μｍとし、第１，２トレンチ３３，３４間の幅（メサ幅）ｗ３を５．２μｍとした。
【０１３９】
マーク３は、図７の裏面用アライメントマーク３’である。すなわち、マーク３は、マーク２と同様の第１，２トレンチ３３，３４と、当該第１，２トレンチ３３，３４と離して第３トレンチ３６と、を配置して、半導体基板１の表面１ａに平行な方向に５つのトレンチを並べた構成となっている。第１〜３トレンチ３３，３４，３６の内部には、ポリシリコン膜３５が埋め込まれている。また、マーク３は、第１〜３トレンチ３３，３４，３６の幅をともに０．８μｍとし、第１，３トレンチ３３，３６間の幅（メサ幅）および第２，３トレンチ３４，３６間の幅（メサ幅）をともに２．２μｍとした。
【０１４０】
マーク４は、図７の裏面用アライメントマーク３’に実施の形態２を適用したものである。すなわち、マーク４は、マーク３と同様に第１〜３トレンチ３３，３４，３６を配置し、当該第１〜３トレンチ３３，３４，３６の内部をポリシリコン膜３５で埋め込んで、かつ当該第１〜３トレンチ３３，３４，３６を金属膜５２で覆った構成となっている。金属膜５２は、アルミニウムーシリコン膜である。また、マーク４は、第１〜３トレンチ３３，３４，３６の幅をともに０．８μｍとし、第１，３トレンチ３３，３６間の幅（メサ幅）および第２，３トレンチ３４，３６間の幅（メサ幅）をともに２．８μｍとした。
【０１４１】
マーク１は、比較例の裏面用アライメントマーク２０３（図２５，３０参照）である。マーク１は、半導体基板２０１の一部を十字状の平面形状を模るトレンチ２０４による段差で構成されている。すなわち、マーク１は、半導体基板２０１の表面２０１ａに平行な方向に２つのトレンチを並べた構成となっている。トレンチ２０４の内部には、ポリシリコン膜が埋め込まれている。また、マーク１は、トレンチ２０４の最小幅ｗ２０１を０．８μｍとし、トレンチ２０４間の幅（メサ幅）ｗ２０２を１１．２μｍとし、第１，２方向Ｘ，Ｙの幅ｗ２１１、ｗ２１２をマーク２〜４と同様に８０μｍとし、半導体基板２０１の厚さｔ２０１を１４０μｍとした。
【０１４２】
また、図２２には、半導体基板の裏面から赤外光を照射（図２９参照）して、検出器２２３により半導体基板の裏面から半導体基板の表面のマーク１を計測して得られたＩＲ画像を示す。かつ、半導体基板の裏面から赤外光を照射（図４参照）して、検出器２２３により半導体基板の裏面から半導体基板の表面のマーク２〜４を計測して得られた画像（以下、ＩＲ画像とする）を示す。十字状の平面形状を模るトレンチ２０４，３４の内部のトレンチ（マーク１：なし、マーク２：第１トレンチ３３、マーク３：第１，３トレンチ３３，３６）の密度が高くなるほど、ＩＲ画像のコントラストが低くなり、マーク３においては視認しにくいことが確認された。マーク３を金属膜５２で覆った構成を有するマーク４においては、マーク１〜３と比べて、ＩＲ画像のコントラストが高く、すべての第１〜３トレンチ３３，３４，３６を黒くはっきりと視認可能であることが確認された。
【０１４３】
また、図２２のＩＲ画像には、比較例（マーク１）のＩＲ画像に対応する、赤外光の反射光２２２の検出波形２４１と、マーク２〜４の各ＩＲ画像に対応する、赤外光の反射光２２の検出波形１３２，１３３，１３４と、を図示する。検出波形２４１，１３２，１３３，１３４は、図２０の第１，２検出波形１１１，１１２に相当する。マーク１を、赤外光の反射光２２２の検出波形２４１で確認する。マーク２，３を、それぞれ赤外光の反射光２２の検出波形１３２，１３３で確認する。トレンチ間のメサ幅が狭いマーク３においては、検出波形１３３から各第１〜３トレンチ３３，３４，３６によるピークを分離することができないことで、赤外光の反射光２２の反射強度が全体的に低下したことにより、半導体基板１の表面１ａとトレンチの底面とのコントラストが低下したと推測される。
【０１４４】
マーク２は、検出波形１３２から第１，２トレンチ３３，３４によるピークを分離することができることが確認された。マーク１についても、検出波形２４１からトレンチ２０４によるピークを分離することができることが確認された。また、マーク１の認識率（検出率）が８０％であるのに対し、マーク２の認識率が９０％と高いことが確認された。その理由は、次の２つによるものと推測される。１つ目の理由は、上述したようにマーク２の検出波形１３２から第１，２トレンチ３３，３４によるピークを分離することができたからである。２つ目の理由は、マーク２においては、マーク１と比べて、第２トレンチ３４の内部の第１トレンチ３３の密度を高くしたことが、ＩＲ画像のコントラスト向上に寄与しているからである。金属膜５２で覆った構成を有するマーク４においては、マーク２よりも認識率が更に向上する。なお、安定したアライメントを実施するためには、裏面用アライメントマークの認識率は６５％以上必要である。
【０１４５】
（実施例２）
次に、裏面用アライメントマーク４０ａ，４０ｂの検出精度について検証した。図２３は、実施例２の裏面用アライメントマークの検出結果を示す図である。半導体基板１の表面上の積層膜に形成した溝による段差で構成された４つの裏面用アライメントマーク（以下、マーク５〜８とする）を、露光装置のＩＲ顕微鏡を用いて計測した結果を図２３に示す。マーク５〜８は、実施の形態１の裏面用アライメントマークである（以下、実施例２とする）。マーク５〜８はすべて、半導体基板１の厚さｔ１を４００μｍとし、視認性および認識率を比較しやすくするために第１，２方向Ｘ，Ｙの最大幅ｗ１１、ｗ１２を８０μｍとした。
【０１４６】
具体的には、マーク５は、図８，９の裏面用アライメントマーク４０ａである。すなわち、マーク５は、積層膜４５を深さ方向Ｚに貫通し、かつ十字状の平面形状を有する溝４４を配置した構成となっている。マーク５を形成するための膜種（以下、マーク形成膜種とする）、すなわち積層膜４５の膜種として、半導体基板１の表面１ａ側からフィールド酸化膜４１（初期酸化膜）、ポリシリコン膜４２（Ｐｏｌｙ−Ｓｉ膜）および層間絶縁膜４３（ＢＰＳＧ膜）を順に積層した。また、マーク５は、第１，２方向Ｘ，Ｙの最大幅ｗ１４，ｗ１５（溝４４の最大幅）をともに４．２μｍとし、第１，２方向Ｘ，Ｙの最小幅（溝４４の最小幅）ｗ４，ｗ５をともに１．６μｍとした。
【０１４７】
マーク６は、図１１，１２の裏面用アライメントマーク４０ｂである。すなわち、マーク７は、積層膜４７の周囲を囲む溝４６を配置した構成となっている。マーク６を形成するためのマーク形成膜種、すなわち積層膜４７の膜種として、マーク５と同様に、半導体基板１の表面１ａ側からフィールド酸化膜４１（初期酸化膜）、ポリシリコン膜４２（Ｐｏｌｙ−Ｓｉ膜）および層間絶縁膜４３（ＢＰＳＧ膜）を順に積層した。また、マーク６は、第１，２方向Ｘ，Ｙの最大幅（積層膜４７の最大残し幅）ｗ１４’，ｗ１５’をともに４．２μｍとし、第１，２方向Ｘ，Ｙの最小幅（積層膜４７の最小残し幅）ｗ４’，ｗ５’をともに１．６μｍとした。
【０１４８】
マーク７は、図８，９の裏面用アライメントマーク４０ａに実施の形態２を適用したものである。すなわち、マーク７は、マーク４と同様に積層膜４５を深さ方向Ｚに貫通する溝４４を配置し、かつ当該溝４４に金属膜５２を埋め込んで覆った構成となっている。マーク７を形成するためのマーク形成膜種として、マーク５と同様の積層膜４５（フィールド酸化膜４１（初期酸化膜）、ポリシリコン膜４２（Ｐｏｌｙ−Ｓｉ膜）および層間絶縁膜４３（ＢＰＳＧ膜））上に、金属膜５２としてアルミニウムーシリコン膜を積層した。マーク７の第１，２方向Ｘ，Ｙの最大幅ｗ１４，ｗ１５および第１，２方向Ｘ，Ｙの最小幅ｗ４，ｗ５はマーク５と同様である。
【０１４９】
マーク８は、図１１，１２の裏面用アライメントマーク４０ｂに実施の形態２を適用したものである。すなわち、マーク８は、マーク６と同様に積層膜４７の周囲を囲む溝４６を配置し、かつ当該積層膜４７を金属膜５２で覆った構成となっている。マーク８を形成するためのマーク形成膜種として、マーク６と同様の積層膜４７（フィールド酸化膜４１（初期酸化膜）、ポリシリコン膜４２（Ｐｏｌｙ−Ｓｉ膜）および層間絶縁膜４３（ＢＰＳＧ膜））上に、金属膜５２としてアルミニウムーシリコン膜を積層した。マーク８の第１，２方向Ｘ，Ｙの最大幅ｗ１４’，ｗ１５’および第１，２方向Ｘ，Ｙの最小幅ｗ４’，ｗ５’はマーク６と同様である。
【０１５０】
図２３に示す結果より、実施の形態１にかかる半導体装置の製造方法にしたがい、半導体基板の裏面から赤外光を照射（図４参照）して、検出器２３により半導体基板１の裏面１ｂから半導体基板１の表面１ａのマーク５〜８を計測して得られた画像（ＩＲ画像）では、マーク５，６と比べてマーク７，８の認識率が高いことが確認された。図２２の最下行にマーク５〜８のＩＲ画像とともに示す検出波形１３５〜１３８のピーク強度（破線の丸で囲む部分）で確認した場合においても、マーク７，８の検出波形１３７，１３８のピーク強度がマーク５，６の検出波形１３５，１３６のピーク強度よりも大きいことが確認された。すなわち、積層膜４５、４７および溝４４，４６による段差を用いた裏面用アライメントマーク４０ａ，４０ｂにおいても、裏面用アライメントマーク４０ａ，４０ｂを金属膜５２で覆うことで検出精度を向上させることができることが確認された。
【０１５１】
（実施例３）
次に、半導体基板１の厚さ（半導体装置として用いる製品厚さ）ｔ１の好適な範囲について検証した。図２４は、実施例３の半導体基板の厚さの好適な範囲を示す図である。実施の形態３にかかる半導体装置の製造方法にしたがい、半導体基板１の厚さ（Ｓｉ厚）ｔ１を種々変更してＲＣ−ＩＧＢＴ（図１６参照）を作製した結果を図２４に示す（金属膜カバーなし：ＲＣ−ＩＧＢＴ）。実施の形態４にかかる半導体装置の製造方法にしたがい、半導体基板１の厚さｔ１を種々変更してＦＷＤ（図１８参照）を作製した結果を図２４に示す（金属膜カバーなし：ＦＷＤ）。
【０１５２】
また、実施の形態３にかかる半導体装置の製造方法に実施の形態２（すなわち裏面用アライメントマーク３を金属膜５２で覆うこと）を適用し、半導体基板１の厚さｔ１を種々変更してＲＣ−ＩＧＢＴ（図１６参照）を作製した結果を図２４に示す（金属膜カバーあり：ＲＣ−ＩＧＢＴ）。実施の形態４にかかる半導体装置の製造方法に実施の形態２（すなわち裏面用アライメントマーク４０ａを金属膜５２で覆うこと）を適用し、半導体基板１の厚さｔ１を種々変更してＦＷＤ（図１８参照）を作製した結果を図２４に示す（金属膜カバーあり：ＦＷＤ）。
【０１５３】
図２４の「金属膜カバーなし：ＲＣ−ＩＧＢＴ」の結果より、トレンチによる段差を用いた裏面用アライメントマーク３，３’を形成する場合、半導体基板１の厚さｔ１の上限が１５０μｍであることが確認された。また、図２４の「金属膜カバーあり」の結果より、「金属膜カバーあり」とすることで、「金属膜カバーなし」の場合と比べて、トレンチによる段差を用いた裏面用アライメントマーク３，３’、および、積層膜を貫通する溝による段差を用いた裏面用アライメントマーク４０ａ，４０ａ’，４０ｂともに検出精度が高く、半導体基板１の厚さｔ１を厚くすることができることが確認された。「金属膜カバーあり」の場合、半導体基板１の厚さｔ１の上限は４００μｍである。
【０１５４】
以上において本発明は、上述した実施の形態に限らず、本発明の趣旨を逸脱しない範囲で種々変更可能である。例えば、上述した実施の形態３，４では、ＲＣ−ＩＧＢＴおよびＦＷＤを製造する場合を例に説明しているが、本発明は、アライメントマークを形成した第１主面と異なる第２主面に当該アライメントマークを用いてパターニングを行って作製される半導体装置に適用可能である。また、実施の形態３，４において、導電型（ｎ型、ｐ型）を反転させても同様に成り立つ。
【産業上の利用可能性】
【０１５５】
以上のように、本発明にかかる半導体装置の製造方法は、アライメントマークを形成した第１主面と異なる第２主面に当該アライメントマークを用いてパターニングを行って作製（製造）される半導体装置に有用であり、特にＲＣ−ＩＧＢＴや、半導体基板の裏面からｎ+型カソード領域よりも深い位置にｐ型浮遊領域を有するＦＷＤに適している。
【符号の説明】
【０１５６】
１  半導体基板（裏面研削後）
１'  半導体基板（裏面研削前）
１ａ  半導体基板の表面
１ｂ  半導体基板の裏面（裏面研削後）
１ｂ'  半導体基板の裏面（裏面研削前）
２  表面素子構造
３，３'，４０ａ，４０ａ'，４０ｂ，５１，１００，１００’  裏面用アライメントマーク
４  レジスト膜
５  半導体基板の有効領域
６  ダイシングライン
１０  露光装置
１１  チャックステージ
２１  赤外光の入射光
２２，２２ａ〜２２ｃ  赤外光の反射光
２３  検出器
３１ａ〜３１ｃ，３３，３４，３６，１２１ａ〜１２１ｄ、１２１ａ'〜１２１ｄ'、１２２ａ〜１２２ｄ、１２２ａ'〜１２２ｄ'、１２３ａ，１２３ｂ，１２３ａ'，１２３ｂ'、１２４ａ，１２４ｂ，１２４ａ'，１２４ｂ'  裏面用アライメントマークに用いるトレンチ
３２  裏面用アライメントマークに用いる４つのトレンチで形成された十字状のレイアウトの中心
３５  ポリシリコン膜
４１  フィールド酸化膜
４２  ポリシリコン膜
４３  層間絶縁膜
４４， ４４'，４６  裏面用アライメントマークに用いる溝
４５，４５'，４７  裏面用アライメントマークに用いる積層膜
５０  パターン禁止帯
５２  金属膜
６１  ｎ-型ドリフト領域
６２  ｐ型ベース領域
６３  ｎ+型エミッタ領域
６４  ｐ+型コンタクト領域
６５  ゲートトレンチ
６６  ゲート絶縁膜
６７  ゲート電極
６８  エミッタ電極
６９  ｎ型ＦＳ領域
７０  ｐ+型コレクタ領域
７１，９３  ｎ+型カソード領域
７２  コレクタ電極
８１  ＩＧＢＴ領域
８２  ＦＷＤ領域
９１  ｎ-型ドリフト領域
９２  ｐ+型アノード領域
９４  ｐ型浮遊領域
９５  ｎ型ＦＳ領域
９６  アノード電極
９７  カソード電極
１０１，１０１'，１０２，１０２'，１０３，１０３'， １０４  裏面用アライメントマークを構成するマーク部
１１０，１２０ａ，１２０ａ'， １２０ｂ， １２０ｂ'  裏面用アライメントマークの中心
１１１，１１２，１３２〜１３８  赤外光の反射光の検出波形
１１１ａ，１１１ｂ， １１２ａ，１１２ｂ  赤外光の反射光の検出波形のピーク
Ｘ  半導体基板の表面に平行な方向（第１方向）
Ｘ１'，Ｘ２'，Ｙ１'，Ｙ２’  赤外光の反射光の検出波形のピーク間の中心線
Ｙ  半導体基板の表面に平行で、かつ第１方向と直交する方向（第２方向）
Ｚ  深さ方向
ｗ１，ｗ２  トレンチを用いた裏面用アライメントマークの最小幅（トレンチの最小幅）
ｗ３  裏面用アライメントマークに用いるトレンチ間の幅（メサ幅）
ｗ４，ｗ５  溝を用いた裏面用アライメントマークの最小幅（溝の最小幅）
ｗ４’，ｗ５’  溝を用いた裏面用アライメントマークの最小幅（積層膜の最小残し幅）
ｗ１１，ｗ１２，ｗ１４，ｗ１４’，ｗ１５，ｗ１５’  裏面用アライメントマークの最大幅
ｗ２１，ｗ２２  金属膜の幅
ｗ３１  ダイシングラインの幅
【図１】
2019120769.tif 000003
【図２】
2019120769.tif 000004
【図３】
2019120769.tif 000005
【図４】
2019120769.tif 000006
【図５】
2019120769.tif 000007
【図６】
2019120769.tif 000008
【図７】
2019120769.tif 000009
【図８】
2019120769.tif 000010
【図９】
2019120769.tif 000011
【図１０】
2019120769.tif 000012
【図１１】
2019120769.tif 000013
【図１２】
2019120769.tif 000014
【図１３】
2019120769.tif 000015
【図１４】
2019120769.tif 000016
【図１５】
2019120769.tif 000017
【図１６】
2019120769.tif 000018
【図１７】
2019120769.tif 000019
【図１８】
2019120769.tif 000020
【図１９】
2019120769.tif 000021
【図２０】
2019120769.tif 000022
【図２１】
2019120769.tif 000023
【図２２】
2019120769.tif 000024
【図２３】
2019120769.tif 000025
【図２４】
2019120769.tif 000026
【図２５】
2019120769.tif 000027
【図２６】
2019120769.tif 000028
【図２７】
2019120769.tif 000029
【図２８】
2019120769.tif 000030
【図２９】
2019120769.tif 000031
【図３０】
2019120769.tif 000032
【図３１】
2019120769.tif 000033
【図３２】
2019120769.tif 000034