(57)【要約】半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
2007504649.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の上方のエピタキシャル半導体層と、
前記エピタキシャル半導体層内のバイポーラトランジスタと、
前記エピタキシャル半導体層内の電界効果トランジスタとを備える半導体部品であって、
前記半導体基板は表面を有し、
前記半導体基板の前記表面に実質的に平行な方向は水平方向であり、
前記エピタキシャル半導体層の第１の部分は前記バイポーラトランジスタのベースと前記電界効果トランジスタのゲートとを形成し、
前記エピタキシャル半導体層の前記第１の部分は前記水平方向において実質的に均一なドーピング濃度を有する半導体部品。
【請求項２】
前記エピタキシャル半導体層の第２の部分は前記バイポーラトランジスタのエミッタと前記電界効果トランジスタのチャネルとを形成し、
前記エピタキシャル半導体層の前記第２の部分は前記水平方向において実質的に均一なドーピング濃度を有する請求項１に記載の半導体部品。
【請求項３】
前記エピタキシャル半導体層は第１の半導体層、前記第１の半導体層上の第２の半導体層、前記第２の半導体層上の第３の半導体層、前記第３の半導体層上の第４の半導体層、および前記第４の半導体層上の第５の半導体層を備え、
前記第３の半導体層は前記エピタキシャル半導体層の前記第１の部分を形成し、
前記第１の半導体層は前記バイポーラトランジスタのサブコレクタ層を形成し、
前記第２の半導体層は前記バイポーラトランジスタのコレクタ層を形成し、
前記第５の半導体層の一部は前記バイポーラトランジスタのオーミックコンタクト層および前記電界効果トランジスタのオーミックコンタクト層を形成し、
前記第４の半導体層は、
前記第３の半導体層に隣接する下側半導体層と、
前記第５の半導体層に隣接する上側半導体層と、
前記下側半導体層と前記上側半導体層との間の中間半導体層とを備え、
前記下側半導体層、前記中間半導体層および前記上側半導体層の一部は前記バイポーラトランジスタの活性領域を形成し、
前記下側半導体層、前記中間半導体層および前記上側半導体層の前記一部は前記電界効果トランジスタのチャネルを形成する請求項１に記載の半導体部品。
【請求項４】
前記バイポーラトランジスタはヘテロ接合バイポーラトランジスタであり、前記電界効果トランジスタは接合型電界効果トランジスタである請求項１に記載の半導体部品。
【請求項５】
半導体基板と、
前記半導体基板の上方のエピタキシャル半導体層と、
前記エピタキシャル半導体層内で少なくとも部分的に形成されるヘテロ接合バイポーラトランジスタと、
前記エピタキシャル半導体層内で少なくとも部分的に形成される接合型電界効果トランジスタとを備える半導体部品であって、
前記エピタキシャル半導体層は、
前記半導体基板の上方の第１の半導体層と、
前記第１の半導体層の上方の第２の半導体層とを備え、
前記半導体基板は表面を有し、
前記半導体基板の前記表面に実質的に平行な方向は水平方向であり、
前記第１の半導体層の一部はヘテロ接合バイポーラトランジスタのベースと前記接合型電界効果トランジスタのゲートとを形成し、
前記第２の半導体層の一部は前記ヘテロ接合バイポーラトランジスタのエミッタと前記接合型電界効果トランジスタのチャネルとを形成し、
前記第１の半導体層の前記一部は前記水平方向において実質的に均一なドーピング濃度を有し、
前記第２の半導体層の前記一部は前記水平方向において実質的に均一なドーピング濃度を有する半導体部品。
【請求項６】
前記エピタキシャル半導体層がさらに、
前記第１の半導体層の下方の第３の半導体層と、
前記第３の半導体層と前記第１の半導体層との間の第４の半導体層と、
前記第２の半導体層の上方の第５の半導体層とを備え、
前記第３の半導体層は前記ヘテロ接合バイポーラトランジスタのサブコレクタ層を形成し、
前記第４の半導体層は前記ヘテロ接合バイポーラトランジスタのコレクタ層を形成し、
前記第５の半導体層の一部は前記ヘテロ接合バイポーラトランジスタのオーミックコンタクト層と前記接合型電界効果トランジスタのオーミックコンタクト層とを形成し、
前記第２の半導体層が、
前記第１の半導体層に隣接する下側半導体層と、
前記下側半導体層の上方の上側半導体層と、
前記下側半導体層と前記上側半導体層との間の中間半導体層とを備え、
前記下側半導体層、前記中間半導体層および前記上側半導体層の一部はエミッタの活性領域を形成し、
前記下側半導体層、前記中間半導体層および前記上側半導体層はヘテロ接合構造を形成し、
前記下側半導体層、前記中間半導体層および前記上側半導体層の前記一部は接合型電界効果トランジスタのチャネルを形成し、
前記活性領域を形成する前記下側半導体層の前記一部のドーピング濃度は、前記チャネルを形成する前記下側半導体層の前記一部のドーピング濃度と前記水平方向において実質的に同様であり、
前記活性領域を形成する前記中間半導体層の前記一部のドーピング濃度は、前記チャネルを形成する前記中間半導体層の前記一部のドーピング濃度と前記水平方向において実質的に同様であり、
前記活性領域を形成する前記上側半導体層の前記一部のドーピング濃度は、前記チャネルを形成する前記上側半導体層の前記一部のドーピング濃度と前記水平方向において実質的に同様である請求項５に記載の半導体部品。
【請求項７】
前記ヘテロ接合バイポーラトランジスタ及び前記接合型電界効果トランジスタは電力増幅バイアス回路の一部である請求項５に記載の半導体部品。
【請求項８】
半導体部品の製造方法であって、
半導体基板を用意する工程と、
前記半導体基板の上方にエピタキシャル半導体層を設ける工程と、
前記エピタキシャル半導体層の第１の部分を用いてバイポーラトランジスタのベースを形成する工程と、
前記エピタキシャル半導体層の前記第１の部分を用いて電界効果トランジスタのゲートを形成する工程とを備え、
前記エピタキシャル半導体層の前記第１の部分は水平方向において実質的に均一なドーピング濃度を有する、半導体部品の製造方法。
【請求項９】
前記エピタキシャル半導体層の第２の部分を用いて前記バイポーラトランジスタのエミッタを形成する工程と、
前記エピタキシャル半導体層の前記第２の部分を用いて前記電界効果トランジスタのチャネルを形成する工程とを更に備える請求項８に記載の方法。
【請求項１０】
前記バイポーラトランジスタを形成する工程はヘテロ接合バイポーラトランジスタを形成することを含み、
前記電界効果トランジスタを形成する工程は接合型電界効果トランジスタを形成することを含む請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に半導体部品に関し、より詳細には半導体部品内のトランジスタの集積化に関する。
【背景技術】
【０００２】
バイポーラトランジスタについて最も広く用いられているバイアス回路、たとえば温度補償用のカレントミラーは２つ以上の直列のバイポーラトランジスタを要する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
動作電圧が非常に低い場合には、直列の２つのバイポーラトランジスタの２つのエミッタ−ベース接合における電圧降下が利用可能な電圧供給と比べて十分大きくなり、このようなバイアス回路は動作不可能となる場合がある。過剰な電圧降下の問題はバイポーラトランジスタを、バイポーラトランジスタのエミッタ−ベースのターンオン電圧よりも低い制御電圧を有する電界効果トランジスタ（本明細書においては低制御電圧トランジスタと言う）と直列に結合することによって解消されるかもしれない。しかしこのような集積化を行なうための既存の技術は、ＩＩＩ−Ｖ族半導体たとえばガリウムヒ素（ＧａＡｓ）の場合には、費用対効果が高くなく実用的でない。既存の技術の大部分は、ウェハ処理の間に少なくとも２回の別個のエピタキシャル成長ステップを必要とする。その結果、既存の技術はコスト重視の用途にとって非常に高価である。さらに、イオン注入はＧａＡｓ内に信頼性の高いｐ−ｎ接合を形成するには実用的ではない。その理由は、このようなイオン注入によって形成されるガリウムおよびヒ素の隙間や間隙をその後のアニールによって完全に取り除くことはできず、高濃度の深い準位のトラップがＧａＡｓ中に残るからである。
【０００４】
既存の他の集積化技術では、エピタキシャル成長の前にかなりのウェハ処理を必要とするか、またはｐ−ｎ−ｐバイポーラトランジスタおよびｎチャネル接合型電界効果トランジスタに対してのみ実用的である。このような技術は、高価で、再現性に乏しく、トランジスタ市場の大部分と適合しない。したがって、バイポーラトランジスタを低制御電圧トランジスタと統合した半導体部品が、市場の気体と要望を満たすパッケージにおいて必要であり、このような半導体部品を製造する費用対効果の高い実用的な方法が必要である。
【課題を解決するための手段】
【０００５】
本発明は、図面中の添付の図とともに以下の詳細な説明を読むことによって、より良好に理解される。
説明を簡単および明瞭にするために、図面中の図では、一般的な構成の仕方を例示しており、良く知られている特徴および技術の説明および詳細は、本発明が不必要に分かりにくくなるのを避けるために省かれている場合がある。さらに、図面中の図における要素は、必ずしも一定の比率で描かれてはいない。たとえば、図中の一部の要素については、寸法が他の要素に対して誇張されている場合がある。これは、本発明の実施形態の理解を向上できるようにするためである。異なる図における同じ参照数字は、同じ要素を示す。
【０００６】
説明および請求項における用語「第１」、「第２」、「第３」、「第４」など（もしあれば）は、同様の要素間を区別するために用いられており、必ずしも特定の連続的な順序または時系列の順序を説明するためではない。このように用いられる用語は、本明細書で説明される本発明の実施形態が、たとえば本明細書において例示されるかそうでなければ説明される順序以外の順序でも動作できるように、適切な状況の下で交換可能であることを理解されたい。さらに、用語「備える」、「含む」、「有する」、およびそのどんな変形も、包括的な包含に及ぶことが意図されている。すなわち、要素のリストを備えるプロセス、方法、物品、または装置は、必ずしもこれらの要素に限定されるわけではなく、明白にはリストにされていない要素、またはこのようなプロセス、方法、物品、もしくは装置に固有の他の要素が含まれていても良い。
【０００７】
説明および請求項における用語「左」、「右」、「前方」、「後方」、「頂部」、「底部」、「上の」、「下の」など（もしあれば）は、説明のために用いられており、必ずしも永続的な相対位置を説明するためではない。このように用いられる用語は、本明細書で説明される本発明の実施形態が、たとえば本明細書において例示されるかそうでなければ説明される方位以外の方位でも動作できるように、適切な状況の下で交換可能であることを理解されたい。用語「結合される」は、本明細書で用いる場合、電気的または非電気的な仕方で直接的または間接的に接続されるとして規定される。
【発明を実施するための最良の形態】
【０００８】
本発明の一実施形態においては、半導体部品は、半導体基板と、半導体基板の上方のエピタキシャル半導体層と、エピタキシャル半導体層内のバイポーラトランジスタと、エピタキシャル半導体層内の電界効果トランジスタとを備える。エピタキシャル半導体層の一部はバイポーラトランジスタのベースと電界効果トランジスタのゲートとを形成し、エピタキシャル半導体層の一部は、第１の実質的に均一なドーピング濃度を有する。同じ実施形態または他の実施形態においては、エピタキシャル半導体層の別の部分はバイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとを形成し、エピタキシャル半導体層の前記別の部分は実質的に均一なドーピング濃度を有し、その実質的に均一なドーピング濃度はエピタキシャル半導体層の前記一部の実質的に均一なドーピング濃度と同じであってもよくまたは異なってもよい。
【０００９】
次に図を参照すると、図１は、本発明の実施形態による製造プロセスにおける特定の時点での、半導体部品１００の一部を示す断面図である。半導体部品１００は、半導体基板１１０と、半導体基板１１０上方のエピタキシャル半導体層１２０とを備える。一例では、半導体基板１１０は、ＩＩＩ−Ｖ族半導体、たとえばＧａＡｓ、インジウムリン（ＩｎＰ）、窒化ガリウム（ＧａＮ）などを含むことができる。半導体基板１１０の表面に実質的に平行な方向は水平方向である。
【００１０】
エピタキシャル半導体層１２０は、多くの異なる部分を備えている。これには、半導体層１２１、半導体層１２１上の半導体層１２２、半導体層１２２上の半導体層１２３、半導体層１２３上の半導体層１２４、および半導体層１２４上の半導体層１２５が含まれる。以下、半導体部品１００の形成（エピタキシャル半導体層１２０の形成を含む）についてさらに説明する。本明細書中で用いる場合、語句「半導体層」は、単一の半導体層を意味することもできるし、２つ以上の半導体層から構成される複合半導体層を意味することもできる。
【００１１】
半導体層１２３は、ドーピング濃度が５×１０１８原子／ｃｍ３以上であり、厚みはほぼ３０〜１５０ナノメータである。特定の実施形態においては、半導体層１２３は、ドーピング濃度がほぼ４×１０１９〜５×１０１９原子／ｃｍ３であり、厚みはほぼ６０〜１００ナノメータである。半導体層１２４は、ドーピング濃度がほぼ５×１０１６〜５×１０１８原子／ｃｍ３であり、厚みはほぼ３０〜３００ナノメータである。特定の実施形態においては、半導体層１２４のドーピング濃度は、ほぼ１×１０１７〜１×１０１８原子／ｃｍ３である。
【００１２】
一実施形態においては、半導体層１２１、１２２、１２３、１２４、および１２５は、ＧａＡｓ、ＧａＡｓ、ＧａＡｓ、インジウムガリウムリン（ＩｎＧａＰ）、およびインジウムガリウムヒ素（ＩｎＧａＡｓ）（ＧａＡｓの上に横たわる）をそれぞれ含むことができる。他の実施形態においては、半導体層１２４は、ＩｎＧａＰの上に横たわるＧａＡｓを備えていても良い。
【００１３】
図２は、本発明の実施形態による製造プロセスにおけるより後の時点での半導体部品１００を示す断面図である。図２に例示するように、半導体部品１００はさらに金属層２０１を備える。金属層２０１は、金属領域２１０、金属領域２２０、および金属領域２３０を備える。金属層２０１（金属領域２１０、２２０、および２３０）の目的および作製については、以下にさらに説明する。一実施形態においては、金属層２０１は、チタン、タングステン、および窒素の合金を含むことができる。
【００１４】
図３は、本発明の実施形態による製造プロセスにおけるより後の時点での半導体部品１００を示す断面図である。図３に例示するように、半導体部品１００はさらに、オーミックコンタクト３１０、オーミックコンタクト３２０、およびオーミックコンタクト３３０を備える。オーミックコンタクト３１０、３２０、および３３０は、半導体層１２５から、以下にさらに説明する方法で形成される。したがって半導体層１２５は、オーミックコンタクト領域と呼んでも良い。
【００１５】
図４は、本発明の実施形態による製造プロセスにおけるより後の時点での半導体部品１００を示す断面図である。図４に例示するように、半導体部品１００はさらに領域４１０および領域４２０を備える。領域４１０および４２０は、半導体層１２４の少なくとも一部から、以下にさらに説明する方法で形成される。
【００１６】
図５は、本発明の実施形態による製造プロセスにおけるより後の時点での半導体部品１００を示す断面図である。図５に例示するように、半導体部品１００はさらに金属層５０１を備える。金属層５０１は、金属領域５１０および金属領域５２０を備える。金属層５０１（金属領域５１０および５２０を含む）の目的および作製については、以下にさらに説明する。一実施形態においては、金属層５０１は、チタン、プラチナ、および金を含む。特定の実施形態においては、金属層５０１は底部から頂部に向かって、プラチナ、チタン、プラチナ、および金からなる４層積層体からなる。
【００１７】
図６は、本発明の実施形態による製造プロセスにおけるより後の時点での半導体部品１００を示す断面図である。図６に例示するように、半導体部品１００はさらに金属領域６１０を備える。金属領域６１０の目的および作製については、以下にさらに説明する。一実施形態においては、金属領域６１０は、ニッケル、ゲルマニウム、および金の合金である。半導体部品１００はさらに、領域６２０および領域６３０を備える。領域６２０および６３０は、半導体層１２４の少なくとも一部から形成される。
【００１８】
図７は、本発明の実施形態による製造プロセスにおけるより後の時点での半導体部品１００を示す断面図である。図７に例示するように、半導体部品１００はさらにギャップ７１０を備える。ギャップ７１０の目的および作製については、以下にさらに説明する。半導体部品１００はさらに、領域７２０、領域７３０を備え、領域７２０内にバイポーラトランジスタ７７０を備え、領域７３０内に電界効果トランジスタ７８０を備える。バイポーラトランジスタ７７０および電界効果トランジスタ７８０は、エピタキシャル半導体層１２０内に形成されている。一実施形態においては、バイポーラトランジスタ７７０は、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。同じ実施形態または異なる実施形態において、電界効果トランジスタ７８０は、接合型電界効果トランジスタ（ＪＦＥＴ）である。
【００１９】
半導体層１２１は、バイポーラトランジスタ７７０のサブコレクタ層を形成し、半導体層１２２は、バイポーラトランジスタ７７０のコレクタ層を形成する。半導体層１２３は、バイポーラトランジスタ７７０のベースと電界効果トランジスタ７８０のゲートとを形成する。一実施形態においては、少なくともバイポーラトランジスタ７７０のベースを形成するために用いられる半導体層１２３の一部は、電界効果トランジスタ７８０のゲートを形成するために用いられる半導体層１２３の一部と、水平方向において実質的に同じドーピング濃度を有する。このような文脈において、「実質的に同じドーピング濃度」の意味は、エピタキシャル成長手順の範囲内で水平方向においてドーピング濃度の意図的な変化がないことである。
【００２０】
半導体層１２４は、バイポーラトランジスタ７７０のエミッタおよび電界効果トランジスタ７８０のチャネルを形成する。一実施形態においては、少なくともバイポーラトランジスタ７７０のエミッタを形成するために用いられる半導体層１２４の一部は、電界効果トランジスタ７８０のチャネルを形成するために用いられる半導体層１２４の一部と、水平方向において実質的に同じドーピング濃度を有する。この濃度は、前述した半導体層１２３のドーピング濃度と同じであっても良いし異なっていても良い。このような文脈において、「実質的に同じドーピング濃度」の意味は、エピタキシャル成長手順の範囲内で水平方向においてドーピング濃度の意図的な変化がないことである。領域４１０および４２０は、半導体層１２４の上側半導体層の一部であり、領域６２０および６３０は、上側半導体層より下方にある半導体層１２４の下側半導体層の一部である。
【００２１】
一実施形態においては、領域７２０における領域６２０および４１０の一部によって、バイポーラトランジスタ７７０の活性領域が形成され、領域７３０における領域６３０および４２０の一部によって、電界効果トランジスタ７８０のチャネルが形成される。半導体層１２４の下側半導体層および上側半導体層によって、ヘテロ接合構造が形成される。領域６２０および６３０は、実質的に同様のドーピング濃度であり、領域４１０および４２０は、実質的に同様のドーピング濃度である。一実施形態においては、上側半導体層はアルミニウムガリウムヒ素（ＡｌＧａＡｓ）を含み、下側半導体層はＩｎＧａＰを含む。または逆の場合もあり得る。他の実施形態においては、上側半導体層はＧａＡｓを含み、下側半導体層はＩｎＧａＰを含む。また下側半導体層の厚みは、上側半導体層の厚みよりも大きい。さらに他の実施形態においては、下側半導体層の全部または一部が、金属領域５１０および５２０の付近において取り除かれている。
【００２２】
金属領域２１０によって、バイポーラトランジスタ７７０のエミッタ電極が形成される。金属領域２２０および２３０によって、電界効果トランジスタ７８０のソース／ドレイン電極が形成される。半導体層１２５の一部は、バイポーラトランジスタ７７０のオーミックコンタクト層および電界効果トランジスタ７８０のオーミックコンタクト層を形成する。一例としては、オーミックコンタクト３１０によって、バイポーラトランジスタ７７０のエミッタ電極に対するオーミックコンタクトを形成することができる。他の例としては、オーミックコンタクト３２０および３３０によって、電界効果トランジスタ７８０のソース／ドレイン電極に対するオーミックコンタクトを形成することができる。金属領域５１０によって、バイポーラトランジスタ７７０のベース電極が形成される。金属領域５２０によって、電界効果トランジスタ７８０のゲート電極が形成される。金属領域６１０によって、バイポーラトランジスタ７７０のコレクタ電極が形成される。
【００２３】
図８は、本発明の実施形態による半導体部品８００を示す断面図である。半導体部品８００は、多くの点で、半導体部品１００と同様であり、半導体部品８００の、半導体部品１００内にも存在する要素は、半導体部品１００の要素を説明するために図１〜７で用いられる同じ参照数字を用いて示す。図８に例示するように、半導体部品８００は、半導体層１２３と半導体層１２５との間に半導体層８２４を備える。これらの層はすべて、やはりエピタキシャル半導体層１２０の一部である。半導体層８２４は、半導体層１２３に隣接する下側半導体層８３０、下側半導体層８３０の上方の中間半導体層８４０、中間半導体層８４０の上方にあり半導体層１２５に隣接する上側半導体層８５０を備える。下側半導体層８３０、中間半導体層８４０、および上側半導体層８５０によって、ヘテロ接合構造が形成されている。一実施形態においては、上側半導体層８５０の厚みは少なくとも、中間半導体層８４０と下側半導体層８３０とを合わせた厚みと同程度である。
【００２４】
半導体部品８００はさらに、領域７２０におけるバイポーラトランジスタ８７０と、領域７３０における電界効果トランジスタ８８０とを備える。バイポーラトランジスタ８７０および電界効果トランジスタ８８０は、エピタキシャル半導体層１２０内に形成されている。一実施形態においては、バイポーラトランジスタ８７０はＨＢＴである。同じ実施形態または異なる実施形態において、電界効果トランジスタ８８０はＪＦＥＴである。領域７２０における下側半導体層８３０、中間半導体層８４０、および上側半導体層８５０の一部によって、バイポーラトランジスタ８７０の活性領域が形成される。領域７３０における下側半導体層８３０、中間半導体層８４０、および上側半導体層８５０の一部によって、電界効果トランジスタ８８０のチャネルが形成される。一実施形態においては、活性領域を形成する下側半導体層８３０の一部のドーピング濃度は、チャネルを形成する下側半導体層８３０の一部のドーピング濃度と、水平方向において実質的に同様である。同様に、活性領域を形成する中間半導体層８４０の一部の水平方向のドーピング濃度は、チャネルを形成する中間半導体層８４０の一部のドーピング濃度と、実質的に同様かまたは同じである。また活性領域を形成する上側半導体層８５０の一部の水平方向のドーピング濃度は、チャネルを形成する上側半導体層の一部のドーピング濃度と、実質的に同様かまたは同じである。
【００２５】
一実施形態においては、半導体層８２４は、ＧａＡｓ、ＩｎＧａＰ、およびＡｌＧａＡｓを含む。下側半導体層８３０は、ＩｎＧａＰまたはＡｌＧａＡｓを含み、中間半導体層８４０は、下側半導体層８３０を構成する材料とは異なる材料からなり、上側半導体層８５０は、中間半導体層８４０を構成する材料とは異なる材料からなる。特定の実施形態においては、下側半導体層８３０および上側半導体層８５０はＩｎＧａＰを含み、中間半導体層８４０はＧａＡｓを含む。また中間半導体層８４０の厚みは、上部および下側半導体層８５０および８３０の厚みよりも小さい。他の特定の実施形態においては、下側半導体層８３０および上側半導体層８５０はＡｌＧａＡｓを含む。さらに他の特定の実施形態においては、上側半導体層８５０はＩｎＧａＰを含み、下側半導体層８３０はＡｌＧａＡｓを含む。または逆の場合もあり得る。
【００２６】
図９は、本発明の実施形態による半導体部品の製造方法９００を例示するフローチャートである。半導体部品は複数の層を備える。複数の層のうちのある特定の層のドーピング濃度および厚みが適切に選択されていれば、方法９００は、標準的なバイポーラトランジスタ製造プロセスで必要とされるマスク以外に単一のマスクのみを必要として、半導体部品内に電界効果トランジスタを集積化することができる。一例としては、電界効果トランジスタのチャネルは、ゼロボルトにおいて十分に低いサブ閾値電流とともに電界効果トランジスタがゼロよりも大きいピンチオフ電圧を有するように、選択されてもよい。
【００２７】
方法９００のステップ９０１は、半導体基板を用意するためのものである。一例としては、半導体基板は、半導体基板１１０（最初に図１に示される）と同様のものとすることができる。
【００２８】
方法９００のステップ９０２は、半導体基板上方にエピタキシャル半導体層を設けるためのものである。一例としては、エピタキシャル半導体層は、エピタキシャル半導体層１２０（最初に図１に示される）と同様とすることができる。
【００２９】
一実施形態においては、ステップ９０２には、第１の半導体層を設けること、第１の半導体層上に第２の半導体層を設けること、第２の半導体層上に第３の半導体層を設けること、第３の半導体層上に第４の半導体層を設けること、第４の半導体層上に第５の半導体層を設けること、および第５の半導体層上に第６の半導体層を設けることが含まれる。一例としては、第１、第２、および第３の半導体層は、半導体層１２１、半導体層１２２、および半導体層１２３（最初に図１に示される）と、それぞれ同様とすることができる。他の例としては、第４の半導体層は、領域６２０および６３０（最初に図６に示される）と同様とすることもできるし、半導体層８３０（最初に図８に示される）と同様とすることもできる。また第５の半導体層は、領域４１０および４２０（最初に図４に示される）と同様とすることもできるし、半導体層８４０および８５０（最初に図８に示される）と同様とすることもできる。したがって、第４および第５の半導体層は全体として、半導体層１２４（最初に図１に示される）と同様とすることができる。さらに他の例として、第６の半導体層は、半導体層１２５（最初に図１に示される）と同様とすることができる。
【００３０】
ステップ９０２はさらに、第１、第２、第３、第４、第５、および第６の半導体層のいずれかをパターニングする前に第１、第２、第３、第４、第５、および第６の半導体層の各１つの形成を行なうことを含むことができる。
【００３１】
方法９００のステップ９０３は、エピタキシャル半導体層上方に第１の金属層を堆積してパターニングするためのものである。一例としては、第１の金属層は、金属層２０１（最初に図２に示される）と同様とすることができる。ステップ９０３およびその後のステップで用いられる堆積およびパターニングプロセスは、当該技術分野において良く知られており、エッチングプロセス、リフトオフプロセスなどを含むことができる。一例としては、ステップ９０３を行なうことによって、金属領域２１０、２２０、および２３０（最初に図２に示される）を形成することができる。
【００３２】
方法９００のステップ９０４は、第６の半導体層の一部をエッチングして、第５の半導体層の一部を露出させるためのものである。一例としては、ステップ９０４を行なうことによって、オーミックコンタクト３１０、３２０、および３３０（最初に図３に示される）を形成することができる。一実施形態においては、ステップ９０４には、第６の半導体層の一部を選択的にエッチングすることが含まれる。この実施形態においては、第５および第６の半導体層の特性は十分に異なっているため、エッチングプロセスによって、第５の半導体層に著しい影響を及ぼすことなく、第６の半導体層の一部を選択的に除去することができる。したがって第５の半導体層の厚みおよびドーピング濃度は、半導体部品またはその一部に対して所望の電気特性が得られるように選択することができる。同じ実施形態または他の実施形態においては、ステップ９０５および／もしくは９０７（後述する）、または他のエッチングステップには、選択エッチングを含めることもできる。
【００３３】
方法９００のステップ９０５は、第５の半導体層の一部をエッチングして、第４の半導体層の一部を露出させるためのものである。一例としては、ステップ９０５を行なうことによって、領域４１０および４２０（最初に図４に示される）を形成することができる。
【００３４】
方法９００のステップ９０６は、第４の半導体層の一部の上方に第２の金属層を堆積してパターニングするためのものである。一例としては、第２の金属層は、金属層５０１（最初に図５に示される）と同様とすることができる。他の例としては、ステップ９０６を行なうことによって、金属領域５１０および５２０（最初に図５に示される）が形成される。
【００３５】
方法９００のステップ９０７は、第４の半導体層の部分の一部、第３の半導体層の一部、および第２の半導体層の一部をエッチングして、第１の半導体層の一部を露出させるためのものである。一実施形態においては、ステップ９０７は、ステップ９０６の前に行なうことができる。この実施形態においては、ステップ９０６が第４の半導体層の一部の上方ではなくて第３の半導体層の上方の第２の金属層を堆積およびパターニングするようにステップ９０６が変更されている。
【００３６】
方法９００のステップ９０８は、第１の半導体層の一部の上方に、第３の金属層を堆積してパターニングするためのものである。一例としては、ステップ９０８を行なうことによって、金属領域６１０（最初に図６に示される）が形成される。
【００３７】
方法９００のステップ９０９は、エピタキシャル半導体層の一部を用いて、バイポーラトランジスタのベースを形成するためのものである。一例としては、エピタキシャル半導体層の一部は、半導体層１２３（最初に図１に示される）と同様とすることができる。他の例としては、バイポーラトランジスタは、図７のバイポーラトランジスタ７７０と同様とすることができる。さらに他の例としては、バイポーラトランジスタは、図８のバイポーラトランジスタ８７０と同様とすることができる。
【００３８】
方法９００のステップ９１０は、エピタキシャル半導体層の一部を用いて電界効果トランジスタのゲートを形成するためのものである。一例としては、電界効果トランジスタは、図７の電界効果トランジスタ７８０と同様とすることができる。他の例としては、電界効果トランジスタは、図８の電界効果トランジスタ８８０と同様とすることができる。
【００３９】
方法９００のステップ９１１は、前述の金属領域を合金にするためのものである。この結果、ベース、コレクタ、エミッタ、ゲート、ソース、およびドレイン電極が形成される。
【００４０】
方法９００のステップ９１２は、バイポーラトランジスタを電界効果トランジスタから絶縁分離するためのものである。一例としては、ステップ９１２は、第１の半導体層の部分の一部をエッチング除去することによって、および少なくとも一実施形態においては半導体基板の一部もエッチング除去することによって、行なうことができる。この方法においてステップ９１２を行なうことによって、ギャップ７１０（最初に図７に示される）が形成される。他の例としては、ステップ９１２は、第１の半導体層または半導体基板の導電型に対向する導電型を有するドーパントを注入することによって、または非ドーパント（たとえば酸素、アルゴン等）を注入することによって、行なうことができる。さらに他の例として、ステップ９１２は、エッチングステップと、一方または両方の注入ステップ（前述）との両方を行なうことによって、行なうことができる。一実施形態においては、ステップ９１２は、ステップ９０９、９１０、および９１１の前に行なうことができる。
【００４１】
方法９００のステップ９１３は、エピタキシャル半導体層の異なる部分を用いて、バイポーラトランジスタのエミッタを形成するためのものである。一例としては、エピタキシャル半導体層の異なる部分は、第４の半導体層および第５の半導体層を含むことができ、および半導体層１２４（最初に図１に示される）と同様とすることもできるし、半導体層８２４（最初に図８に示される）と同様とすることもできる。
【００４２】
方法９００のステップ９１４は、エピタキシャル半導体層の異なる部分を用いて電界効果トランジスタのチャネルを形成するためのものである。
半導体部品１００および半導体部品８００は、本発明の実施形態によりバイポーラトランジスタプラットフォーム内に集積化された電界効果トランジスタの２つの実施形態である。前述したように、ある特定の用途に対しては、ＪＦＥＴをＧａＡｓＨＢＴ技術に統合することが望ましい。このような用途の１つは、ＨＢＴ電力増幅器におけるバイアス回路（たとえば、携帯電話において広く用いられるもの）である。図１０に、このようなバイアス回路の一実施形態を示す。
【００４３】
最も広く用いられるバイアス回路は直列の２つのトランジスタを必要とする。２つのＧａＡｓのＨＢＴエミッタ−ベース接合を直列に用いることに伴う電圧降下は、利用可能な基準電圧が低い携帯電話の場合には、大きすぎて実用的ではない。既存の製品では、過剰な電圧降下の問題に対する対処を、異なるプロセス技術からの低制御電圧トランジスタを用いることによって、行なっている。しかしこのアプローチでは、さらなるダイを必要とするため、電力増幅器モジュールのサイズおよびコストの両方が増加する。またこのアプローチでは、各ＧａＡｓダイのサイズが増加する。と言うのは、オフチップバイアス回路と接続して機能するために必要なさらなるボンドパッドがバイアス回路自体よりも大きいからである。したがってバイアス回路、ＨＢＴ電力増幅器、および携帯電話のコスト、サイズ、および複雑さはすべて、本明細書で教示するように、低制御電圧トランジスタ（たとえば電界効果トランジスタ７８０または電界効果トランジスタ８８０）をＧａＡｓダイにモノリシックに集積化することによって、小さくなる。
【００４４】
図１０は、本発明の実施形態による半導体部品を備えるバイアス回路１０００を例示するダイアグラムである。一実施形態においては、バイアス回路１０００は、電力増幅バイアス回路（たとえば、携帯電話内で広く用いられるもの）である。バイアス回路１０００は、バイポーラトランジスタ１０７０および電界効果トランジスタ１０８０を備える。一例としては、バイポーラトランジスタ１０７０は、図７のバイポーラトランジスタ７７０と同様とすることもできるし、図８のバイポーラトランジスタ８７０と同様とすることもできる。また電界効果トランジスタ１０８０は、図７の電界効果トランジスタ７８０と同様とすることもできるし、図８の電界効果トランジスタ８８０と同様とすることもできる。バイアス回路１０００はさらに、基準電圧ピン１０１０、および供給電圧ピン１０２０、供給電圧ピン１０３０を備える。矢印１０４０によって、バイアス電流の方向が示されている。矢印１０５０によって、バイアス電流に倍率を乗じたものに等しい電流の方向が示されている。
【００４５】
本発明を特定の実施形態を参照して説明してきたが、当業者ならば理解するように、本発明の趣旨または範囲から逸脱することなく種々の変化を施しても良い。前述の説明において、このような変化の種々の例を示している。したがって本発明の実施形態の開示は、本発明の範囲を例示することが意図されており、限定することは意図されていない。本発明の範囲の限定は、添付の請求項によって要求される程度までのみであることが意図されている。たとえば、当業者には容易に明らかであるように、本明細書で説明した半導体部品は、種々の実施形態で実施しても良く、これらの実施形態のうちのいくつかについて行なった前述の説明は、必ずしもすべての可能な実施形態を完全に説明したものを表わしているわけではない。
【００４６】
また特定の実施形態について、利益、他の優位性、および問題に対する解決方法を説明してきた。しかし利益、優位性、または問題に対する解決方法、および何らかの利益、優位性、または解決方法を生じさせるかまたはより明白にし得るどんな要素も、何れかまたは全ての請求項の重要であるか、必要であるか、または不可欠である特徴または要素として解釈してはならない。
【００４７】
さらに、本明細書において開示される実施形態および限定は、以下の場合には、解放の原理の下で公に解放されるわけではない。すなわち、実施形態および／または限定が、（１）請求項において明確に請求されていない場合、および（２）均等論の下で、請求項における明確な要素および／もしくは限定の均等物であるか、または潜在的に均等物である場合である。
【図面の簡単な説明】
【００４８】
【図１】本発明の実施形態による製造プロセスにおける特定の時点での半導体部品の一部を示す断面図である。
【図２】本発明の実施形態による製造プロセスにおけるもっと後の時点での図１の半導体部品を示す断面図である。
【図３】本発明の実施形態による製造プロセスにおけるもっと後の時点での図２の半導体部品を示す断面図である。
【図４】本発明の実施形態による製造プロセスにおけるもっと後の時点での図３の半導体部品を示す断面図である。
【図５】本発明の実施形態による製造プロセスにおけるもっと後の時点での図４の半導体部品を示す断面図である。
【図６】本発明の実施形態による製造プロセスにおけるもっと後の時点での図５の半導体部品を示す断面図である。
【図７】本発明の実施形態による製造プロセスにおけるもっと後の時点での図６の半導体部品を示す断面図である。
【図８】本発明の異なる実施形態による半導体部品を示す断面図である。
【図９】本発明の実施形態による半導体部品の製造方法を例示するフローチャートである。
【図１０】本発明の実施形態による半導体部品を備える回路を例示するダイアグラムである。
【図１】
2007504649.tif 000003
【図２】
2007504649.tif 000004
【図３】
2007504649.tif 000005
【図４】
2007504649.tif 000006
【図５】
2007504649.tif 000007
【図６】
2007504649.tif 000008
【図７】
2007504649.tif 000009
【図８】
2007504649.tif 000010
【図９】
2007504649.tif 000011
【図１０】
2007504649.tif 000012
【手続補正書】
【提出日】平成18年5月2日(2006.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
半導体基板と、
前記半導体基板の上方のエピタキシャル半導体層と、
前記エピタキシャル半導体層内のバイポーラトランジスタと、
前記エピタキシャル半導体層内の電界効果トランジスタとを備える半導体部品であって、
前記電界効果トランジスタのターンオン電圧は前記バイポーラトランジスタのエミッタ−ベースのターンオン電圧よりも低く、前記電界効果トランジスタのピンチオフ電圧はゼロよりも大きく、
前記半導体基板は表面を有し、
前記半導体基板の前記表面に実質的に平行な方向は水平方向であり、
前記エピタキシャル半導体層の第１の部分は前記バイポーラトランジスタのベースと前記電界効果トランジスタの非金属ゲートとを形成し、前記非金属ゲートは前記電界効果トランジスタの唯一のゲートであり、
前記エピタキシャル半導体層の前記第１の部分は前記水平方向において実質的に均一なドーピング濃度を有する半導体部品。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項５
【補正方法】変更
【補正の内容】
【請求項５】
半導体基板と、
前記半導体基板の上方のエピタキシャル半導体層と、
前記エピタキシャル半導体層内で少なくとも部分的に形成されるヘテロ接合バイポーラトランジスタと、
前記エピタキシャル半導体層内で少なくとも部分的に形成される接合型電界効果トランジスタとを備える半導体部品であって、
前記電界効果トランジスタのターンオン電圧は前記バイポーラトランジスタのエミッタ−ベースのターンオン電圧よりも低く、前記電界効果トランジスタのピンチオフ電圧はゼロよりも大きく、
前記エピタキシャル半導体層は、
前記半導体基板の上方の第１の半導体層と、
前記第１の半導体層の上方の第２の半導体層とを備え、
前記半導体基板は表面を有し、
前記半導体基板の前記表面に実質的に平行な方向は水平方向であり、
前記第１の半導体層の一部はヘテロ接合バイポーラトランジスタのベースと前記接合型電界効果トランジスタの非金属ゲートとを形成し、前記非金属ゲートは前記電界効果トランジスタの唯一のゲートであり、
前記第２の半導体層の一部は前記ヘテロ接合バイポーラトランジスタのエミッタと前記接合型電界効果トランジスタのチャネルとを形成し、
前記第１の半導体層の前記一部は前記水平方向において実質的に均一なドーピング濃度を有し、
前記第２の半導体層の前記一部は前記水平方向において実質的に均一なドーピング濃度を有する半導体部品。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項８
【補正方法】変更
【補正の内容】
【請求項８】
半導体部品の製造方法であって、
半導体基板を用意する工程と、
前記半導体基板の上方にエピタキシャル半導体層を設ける工程と、
前記エピタキシャル半導体層の第１の部分を用いてバイポーラトランジスタのベースを形成する工程と、
前記エピタキシャル半導体層の前記第１の部分を用いて電界効果トランジスタのゲートを形成する工程とを備え、
前記エピタキシャル半導体層の前記第１の部分は水平方向において実質的に均一なドーピング濃度を有し、
前記電界効果トランジスタのターンオン電圧は前記バイポーラトランジスタのエミッタ−ベースのターンオン電圧よりも低く、前記電界効果トランジスタのピンチオフ電圧はゼロよりも大きく、
前記エピタキシャル半導体層の第１の部分は前記バイポーラトランジスタのベースと前記電界効果トランジスタの非金属ゲートとを形成し、前記非金属ゲートは前記電界効果トランジスタの唯一のゲートである、半導体部品の製造方法。
【国際調査報告】
2007504649.tif 000013