(57)【要約】  複数のピクセルを有する表示器に使用するためのピクセル回路が提供される。負荷がバランスされたカレントミラーピクセル回路は、デバイスの劣化及び／又は不整合、並びに温度及び機械的歪等の変化する環境的要因を補償することができる。上記ピクセル回路はピクセル駆動回路を有し、該ピクセル駆動回路はスイッチング回路と、基準トランジスタ及び駆動トランジスタを有するカレントミラーであって、基準トランジスタ及び駆動トランジスタの各々が第１及び第２ノード並びにゲートを有し、基準トランジスタのゲートが駆動トランジスタのゲートに接続されるようなカレントミラーと、基準トランジスタのゲートと接地電位との間に接続されたキャパシタとを有する。上記ピクセル回路は、更に、上記カレントミラーと接地電位との間に接続された負荷を有し、該負荷は第１負荷エレメントと第２負荷エレメントとを有し、第１負荷エレメントが上記基準トランジスタの第１ノードに接続され、第２負荷エレメントが上記駆動トランジスタの第１ノードに接続される。【選択図】      図４
2007506144.tif 000002
【特許請求の範囲】
【請求項１】
複数のピクセルを有する表示器に使用するピクセル回路において、前記ピクセル回路はピクセル駆動回路を有し、該ピクセル駆動回路は、
スイッチング回路と、
基準トランジスタ及び駆動トランジスタを有するカレントミラーであって、前記基準トランジスタ及び前記駆動トランジスタの各々が第１及び第２ノード並びにゲートを有し、前記基準トランジスタのゲートが前記駆動トランジスタのゲートに接続されるようなカレントミラーと、
前記基準トランジスタのゲートと接地電位との間に接続されたキャパシタと、
を有し、前記ピクセル回路は前記カレントミラーと接地電位との間に接続された負荷を更に有し、該負荷は第１負荷エレメントと第２負荷エレメントとを有し、前記第１負荷エレメントが前記基準トランジスタの第１ノードに接続され、前記第２負荷エレメントが前記駆動トランジスタの第１ノードに接続されることを特徴とするピクセル回路。
【請求項２】
請求項１に記載のピクセル回路において、前記基準トランジスタの第１ノードが第１電位に接続され、前記駆動トランジスタの第１ノードと前記接地電位との間に発光ダイオードが接続されることを特徴とするピクセル回路。
【請求項３】
請求項１に記載のピクセル回路において、前記駆動トランジスタのノードと接地電位との間に第１発光ダイオードが接続され、前記基準トランジスタのノードと接地電位との間に第２発光ダイオードが接続されることを特徴とするピクセル回路。
【請求項４】
請求項１に記載のピクセル回路において、前記駆動トランジスタの第１及び第２ノードの一方と、前記基準トランジスタの第１及び第２ノードの一方とが接続されていることを特徴とするピクセル回路。
【請求項５】
請求項１に記載のピクセル回路において、前記駆動トランジスタの第１ノードと前記基準トランジスタの第１ノードとが接続され、前記駆動トランジスタの第１ノードと接地電位との間に発光ダイオードが接続されることを特徴とするピクセル回路。
【請求項６】
請求項１に記載のピクセル回路において、前記スイッチング回路が、
第１選択線に接続されたゲートと、データ線に接続された第１ノードと、前記基準トランジスタの第２ノードに接続された第２ノードとを有する帰還トランジスタと、
第２選択線に接続されたゲートと、前記データ線に接続された第１ノードと、前記基準トランジスタのゲートに接続された第２ノードとを有するスイッチトランジスタと、
を有することを特徴とするピクセル回路。
【請求項７】
請求項１に記載のピクセル回路において、前記スイッチング回路が、
第１選択線に接続されたゲートと、データ線に接続された第１ノードと、前記基準トランジスタのゲートに接続された第２ノードとを有するスイッチトランジスタと、
第２選択線に接続されたゲートと、前記基準トランジスタのゲートに接続された第１ノードと、前記基準トランジスタの第２ノードに接続された第２ノードとを有する帰還トランジスタと、
を有することを特徴とするピクセル回路。
【請求項８】
請求項１に記載のピクセル回路において、前記スイッチング回路が、
第１選択線に接続されたゲートと、データ線に接続された第１ノードと、前記基準トランジスタの第２ノードに接続された第２ノードとを有するスイッチトランジスタと、
第２選択線に接続されたゲートと、前記基準トランジスタの第２ノードに接続された第１ノードと、前記基準トランジスタのゲートに接続された第２ノードとを有する帰還トランジスタと、
を有することを特徴とするピクセル回路。
【請求項９】
複数のピクセルを有する表示器に使用するピクセル回路において、前記ピクセル回路はピクセル駆動回路を有し、該ピクセル駆動回路は、
スイッチング回路と、
基準トランジスタ及び駆動トランジスタを有するカレントミラーであって、前記基準トランジスタ及び前記駆動トランジスタの各々が第１及び第２ノード並びにゲートを有し、前記基準トランジスタのゲートが前記駆動トランジスタのゲートに接続され、前記基準及び駆動トランジスタの第２ノードが接地電位に接続されるようなカレントミラーと、
前記基準トランジスタのゲートと接地電位との間に接続されたキャパシタと、
を有し、前記ピクセル回路は或る電位と前記基準及び駆動トランジスタの第１ノードとの間に接続された負荷を更に有することを特徴とするピクセル回路。
【請求項１０】
請求項９に記載のピクセル回路において、前記負荷が前記カレントミラーと前記或る電位との間に接続された第１及び第２負荷エレメントを有することを特徴とするピクセル回路。
【請求項１１】
請求項１０に記載のピクセル回路において、前記第１及び第２負荷エレメントが発光ダイオードであることを特徴とするピクセル回路。
【請求項１２】
請求項１１に記載のピクセル回路において、前記或る電位がＶDDであることを特徴とするピクセル回路。
【請求項１３】
請求項１０に記載のピクセル回路において、前記或る電位が第１電位とＶDDとを含み、前記第１負荷エレメントが前記第１電位に接続され、前記第２負荷エレメントが前記ＶDDに接続されることを特徴とするピクセル回路。
【請求項１４】
請求項１０に記載のピクセル回路において、前記或る電位がＶDDを含み、前記第１負荷エレメントが第３選択線に接続されたゲートと、前記基準トランジスタの第２ノードに接続された第１ノードと、前記ＶDDに接続された第２ノードとを有するトランジスタであり、前記第２負荷エレメントが前記駆動トランジスタの第２ノードと前記ＶDDとの間に接続された発光ダイオードであることを特徴とするピクセル回路。
【請求項１５】
請求項１０に記載のピクセル回路において、前記或る電位がＶDDを含み、前記第１負荷エレメントが第３選択線に接続されたゲートと、前記基準トランジスタの第２ノードに接続された第１ノードと、第２電位に接続された第２ノードとを有するトランジスタであり、前記第２負荷エレメントが前記駆動トランジスタの第２ノードと前記ＶDDとの間に接続された発光ダイオードであることを特徴とするピクセル回路。
【請求項１６】
請求項９に記載のピクセル回路において、前記スイッチング回路が、
第１選択線に接続されたゲートと、データ線に接続された第１ノードと、前記基準トランジスタの第１ノードに接続された第２ノードとを有する帰還トランジスタと、
第２選択線に接続されたゲートと、前記データ線に接続された第１ノードと、前記基準トランジスタのゲートに接続された第２ノードとを有するスイッチトランジスタと、
を有することを特徴とするピクセル回路。
【請求項１７】
請求項９に記載のピクセル回路において、前記スイッチング回路が、
第１選択線に接続されたゲートと、データ線に接続された第１ノードと、前記基準トランジスタのゲートに接続された第２ノードとを有するスイッチトランジスタと、
第２選択線に接続されたゲートと、前記基準トランジスタのゲートに接続された第１ノードと、前記基準トランジスタの第１ノードに接続された第２ノードとを有する帰還トランジスタと、
を有することを特徴とするピクセル回路。
【請求項１８】
請求項９に記載のピクセル回路において、前記スイッチング回路が、
第１選択線に接続されたゲートと、データ線に接続された第１ノードと、前記基準トランジスタの第１ノードに接続された第２ノードとを有するスイッチトランジスタと、
第２選択線に接続されたゲートと、前記基準トランジスタの第１ノードに接続された第１ノードと、前記基準トランジスタのゲートに接続された第２ノードとを有する帰還トランジスタと、
を有することを特徴とするピクセル回路。
【請求項１９】
請求項１又は請求項９に記載のピクセル回路において、前記トランジスタが薄膜トランジスタであることを特徴とするピクセル回路。
【請求項２０】
請求項１９に記載のピクセル回路において、前記薄膜トランジスタがアモルファスシリコンであることを特徴とするピクセル回路。
【請求項２１】
請求項１９に記載のピクセル回路において、前記薄膜トランジスタが多結晶シリコンであることを特徴とするピクセル回路。
【請求項２２】
請求項２１に記載のピクセル回路において、前記多結晶シリコンがｐ型であることを特徴とするピクセル回路。
【請求項２３】
請求項１９に記載のピクセル回路において、前記薄膜トランジスタが有機であることを特徴とするピクセル回路。
【請求項２４】
請求項２３に記載のピクセル回路において、前記有機がｐ型であることを特徴とするピクセル回路。
【請求項２５】
請求項６ないし８及び１６ないし１８の何れか一項に記載のピクセル回路において、前記第１選択線と前記第２選択線とが接続されて、単一の選択線を形成していることを特徴とするピクセル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス表示器に使用する回路に係り、更に詳細にはエレクトロルミネッセント素子を駆動するために使用される電流駆動回路に関する。
【背景技術】
【０００２】
液晶表示器（ＬＣＤ）に比較して、速い応答時間、大きな視野角、高いコントラスト、軽い重量、少ない電力及び可撓性基板に対する順応性故に、近年、ＯＬＥＤ型表示器は多くの表示器用途に関して大きな関心を得ている。
【０００３】
ＯＬＥＤ表示器をアドレス指定する最も簡単な方法は、パッシブマトリクスフォーマットを使用することである。パッシブマトリクスアドレス型ＯＬＥＤ表示器は既に市場に存在するが、これら表示器は、高情報内容（ＨＩＣ）フォーマットを使用する次世代表示器に必要とされる解像度をサポートするものではない。ＨＩＣフォーマットは、アクティブマトリクスアドレス指定方法によってのみ可能である。
【０００４】
アクティブマトリクスアドレス指定は、薄膜トランジスタ（ＴＦＴ）に基づくバックプレーン電子回路を伴う。これら薄膜トランジスタは、各ＯＬＥＤピクセルにおいて必要とされるバイアス電圧及び駆動電流を供給するもので、アモルファスシリコン（ａ−Ｓｉ：Ｈ）、多結晶シリコン（ポリシリコン）、有機、ポリマ又は他のトランジスタ技術を用いて作製することができる。パッシブマトリクスアドレス指定と比較した場合、アクティブマトリクスアドレス指定は各ピクセルに対して低い電圧を使用すると共に、全体のフレーム期間にわたる電流は低い一定値となる。このように、アクティブマトリクスアドレス指定は、パッシブマトリクスアドレス指定に伴う過度のピーク駆動及び漏れ電流を回避する。このことは、ＯＬＥＤの寿命を長くする。
【０００５】
ＬＣＤは電界駆動型デバイスである。一方、ＯＬＥＤは電流駆動型デバイスである。この様に、表示器に使用された所与のＯＬＥＤにより放出される光の輝度（brightness）及び安定性は電流駆動回路におけるＴＦＴの動作に依存する。かくして、AMOLED表示器は、トランジスタ閾電圧の空間的及び時間的変化、移動度不安定性及び不整合問題を含むＴＦＴ不安定性に遙かに大きく敏感である。これらの不安定性は、ＯＬＥＤ型表示器の広範囲の使用のために対処される必要がある。
【０００６】
図１は、アモルファスシリコン型ＴＦＴの種々の時間に対する閾電圧のずれ対ストレス電圧のグラフを示している。図１からは、トランジスタの閾電圧が時間わたって変化することが容易にわかる。これらのトランジスタが表示器に使用されたとしたら、閾電圧の変化の結果、アレイにわたってＯＬＥＤの輝度が変化し、及び／又は時間にわたって輝度が低下しそうであり、これらは共に許容することができない。
【０００７】
簡単なピクセルドライバ回路が図２に示されている。この“２Ｔ”回路は、電圧プログラム型（voltage programmed）回路である。このような回路はＯＬＥＤ表示器にとっては実用的ではない。というのは、このような回路はトランジスタ閾電圧の変化を補償することができないからである。この閾電圧の変化に対する１つの解決策は、ピクセルのＯＬＥＤを駆動するために電流プログラム型（current
programmed）回路を使用することである。電流プログラミングはAMOLED表示器を駆動するための良い方法である。何故なら、ＯＬＥＤは電流駆動型デバイスであり、その輝度は当該ＯＬＥＤを介して流れる電流に概ね線形に依存するからである。
【０００８】
１つの斯様な電流プログラム型回路が図３に示されている。この回路は、駆動トランジスタ１２の閾電圧の如何なるずれ又は不整合も補償するカレントミラーを組み込んでおり、これが、ＯＬＥＤ１４の輝度が時間にわたり減少しないことを保証する。この回路の該特徴は、該回路の駆動特性が図２の２Ｔ回路と比較して大幅に改善されるのを可能にする。
【０００９】
図３の回路をプログラムする場合、Ｖaddressはハイとなり、電流Ｉdataが供給される。この電流は、最初はトランジスタＴ１を介して流れキャパシタＣｓを充電する。該キャパシタ電圧が上昇すると、Ｔ３がオンし始め、ＩdataはＴ２及びＴ３を介して接地点に流れ始める。上記キャパシタ電圧は、Ｉdataの全てがＴ２及びＴ３を介して流れ、Ｔ１を介して流れなくなる時点で安定する。この過程は、トランジスタＴ３及びＴ４の閾電圧ＶＴとは無関係である。
【００１０】
Ｔ３及びＴ４のゲートは接続されているので、Ｔ３を介して流れる電流はＴ４に鏡写される。このトポロジはオンピクセル電流の利得又は減衰がＴ３及びＴ４の寸法決めに依存するのを可能にするので、各データ電流をＯＬＥＤ電流よりも比例して小さく又は大きくすることができる。アクティブマトリクスアレイにおいては、ピクセルは行毎の態様で走査され、プログラムされる。全行（１フレーム）を走査するのに掛かる時間は、フレーム時間と呼ばれる。アレイ動作の間において、スイッチングＴＦＴ（Ｔ１及びＴ２）はフレーム時間内で一度だけオンされる。
【００１１】
しかしながら、既存の電流プログラム型回路は、カレントミラーにおける差動的Ｖｔずれ及び他のバイアス、温度、又は機械的ストレスに関係する劣化及び不整合のために、ＯＬＥＤ駆動電流の長期的安定性に充分に対処していない。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、表示器における発光素子を駆動する回路に関するもので、更に特定的にはカレントミラーを構成する電流駆動回路であって、該カレントミラーの各トランジスタが負荷に接続されるような電流駆動回路に関するものである。
【００１３】
本発明の目的は、改善されたAMOLED表示器のバックプレーン及びピクセルドライバ回路を提供することにある。
【００１４】
従って、本発明の目的は、アクティブマトリクス型有機発光表示器（AMOLED）用のピクセル電流ドライバ回路であって、デバイスの劣化及び／又は不整合並びに温度及び機械的歪等の変化する環境要因の存在の下でも安定した予測可能な駆動電流を提供することが可能な回路を提供することにある。上記機械的歪は、機械的に可撓性のAMOLED表示器にとり特に重要である。
【課題を解決するための手段】
【００１５】
本発明の一態様によれば、複数のピクセルを有する表示器に使用するためのピクセル回路が提供される。前記ピクセル回路はピクセル駆動回路を有し、該ピクセル駆動回路は、スイッチング回路と、基準トランジスタ及び駆動トランジスタを有するカレントミラーであって、基準トランジスタ及び駆動トランジスタの各々が第１及び第２ノード並びにゲートを有し、基準トランジスタのゲートが駆動トランジスタのゲートに接続されるようなカレントミラーと、前記基準トランジスタのゲートと接地電位との間に接続されたキャパシタとを有する。前記ピクセル回路は、更に、前記カレントミラーと接地電位との間に接続された負荷を有し、該負荷は第１負荷エレメントと第２負荷エレメントとを有し、第１負荷エレメントが前記基準トランジスタの第１ノードに接続され、第２負荷エレメントが前記駆動トランジスタの第１ノードに接続される。
【００１６】
本発明の他の態様によれば、複数のピクセルを有する表示器に使用するためのピクセル回路が提供される。前記ピクセル回路はピクセル駆動回路を有し、該ピクセル駆動回路は、スイッチング回路と、基準トランジスタ及び駆動トランジスタを有するカレントミラーであって、前記基準トランジスタ及び前記駆動トランジスタの各々が第１及び第２ノード並びにゲートを有し、前記基準トランジスタのゲートが前記駆動トランジスタのゲートに接続され、前記基準及び駆動トランジスタの第２ノードが接地電位に接続されるようなカレントミラーと、前記基準トランジスタのゲートと接地電位との間に接続されたキャパシタとを有する。前記ピクセル回路は、更に、前記カレントミラーと或る電位との間に接続された負荷を有する。
【００１７】
上記発明の開示は、必ずしも本発明の全てのフィーチャを記載したものではない。
【００１８】
本発明の上記及び他のフィーチャは、添付図面を参照する下記の説明から一層明らかとなるであろう。
【００１９】
また、本発明の前記目的及びフィーチャは、添付図面を参照する好ましい実施例の下記説明から一層明らかとなるであろう。
【発明を実施するための最良の形態】
【００２０】
ＯＬＥＤ駆動電流の長期的安定性は、電流型（current based）駆動回路のカレントミラーの各トランジスタに負荷を設けることにより対処することができることが分かった。
【００２１】
本発明の一態様によるピクセルドライバ回路のブロック図が図４に示されている。該ドライバ回路は、全体として、スイッチング回路２２、カレントミラー２４及び負荷２６を含むものと考えることができる。特に注目すべきことは、負荷２６がカレントミラー２４に対して該カレントミラー２４の２つのトランジスタが斯かるトランジスタに接続された負荷を有するように構成される点にある。図４に示す構成において、負荷２６は、カレントミラー２４と接地点との間に接続部２８及び３０により接続されている。この場合、接続部２８及び３０は、当該カレントミラーのトランジスタのノードと負荷２６とに各々接続されている。このアーキテクチャは、当該カレントミラーのトランジスタ間の負荷のバランスを提供する。このアーキテクチャを実施化する本発明の実施例を以下に示す。
【００２２】
図４に示した実施例において、スイッチング回路２２は２つの選択線に、即ちＶ-sel1及びＶ-sel2に接続されている。図５Ａ〜５Ｃ、６Ａ〜６Ｃ及び７Ａ〜７Ｅに示す実施例も同様に２つの選択線を有する。上記スイッチング回路２２は、更に、単一のデータ線Ｉ-dataにも接続されている。
【００２３】
図５Ａ〜５Ｃに示された回路は、図４に示した回路と同一の基本的アーキテクチャを有している。即ち、カレントミラーの両トランジスタが負荷２６に接続されている。図５Ａ〜５Ｃの回路は、負荷２６に対する型式及び構成の変形例を示す。
【００２４】
図５Ａにおいて、カレントミラー２４は基準トランジスタ３１と、駆動トランジスタ３３とを含んでいる。トランジスタ３１及び３３は、アモルファスシリコンチャンネルを持つ薄膜トランジスタである。記憶キャパシタ２５がカレントミラー２４に含まれている。トランジスタ３１及び３３のゲートは一緒に結合され、共に記憶キャパシタ２５のプレートに接続されている。該記憶キャパシタＣｓの他方のプレートは接地点に接続されている。基準トランジスタ３１のソースは電位Ｖｃに接続され、ドレインはスイッチング回路２２に接続されている。上記ソースを電位Ｖｃに接続することが、当該カレントミラーの２つの側が適切なバイアスでバランスされるのを可能にしている。駆動トランジスタ３３のソースは発光ダイオード３２に接続され、ドレインはＶDDに接続されている。この実施例において、発光ダイオード３２は有機発光ダイオード（ＯＬＥＤ）である。
【００２５】
図５Ｂは、本発明の他の実施例によるピクセルドライバ回路の概略図である。この実施例においては、基準トランジスタ３１及び駆動トランジスタ３３のソースが発光ダイオード３６及び３２に各々接続される。
【００２６】
図５Ｃは、負荷２６に関して現在のところ好ましい構成を示している。トランジスタ３１及び３３は接続部３７を用いて一緒に結合される。図５Ｃにおいて、該接続部３７は図的には負荷２６内に位置している。現実施例は、この図示により限定されるものではない。単一のＯＬＥＤ３８が該共通接続部３７に接続されている。
【００２７】
図６Ａ〜６Ｃは本発明の実施例を示し、これら実施例においてカレントミラー２４及び負荷２６は図５Ｃに示した実施例と同様であるが、種々の構成のスイッチング回路が設けられている。図６Ａ〜６Ｃに示されたスイッチング回路は、各々、帰還トランジスタ４４とスイッチトランジスタ４６とを有している。
【００２８】
図６Ａに示す回路において、帰還トランジスタ４４の一方の端子及びスイッチトランジスタ４６の一方の端子は、データ線Ｉ-dataに接続されている。帰還トランジスタ４４の第２端子は基準トランジスタ３１のドレインに接続される一方、スイッチトランジスタ４６の第２端子は基準及び駆動トランジスタ３１及び３３の各ゲートに接続されている。最後に、帰還トランジスタ４４及びスイッチトランジスタ４６のゲートは、選択線Ｖ-sel1及びＶ-sel2に各々接続されている。
【００２９】
図６Ｂに示す実施例において、スイッチトランジスタ４６の第１端子はデータ線Ｉ-dataに接続される一方、帰還トランジスタ４４の第１端子はスイッチトランジスタ４６の第２端子に接続され、該スイッチトランジスタ４６の第２端子は基準及び駆動トランジスタ３１及び３３の各ゲートに接続されている。帰還トランジスタ４４の第２端子は基準トランジスタ３１のドレインに接続されている。最後に、帰還トランジスタ４４のゲート及びスイッチトランジスタ４６のゲートは、選択線Ｖ-sel2及び選択線Ｖ-sel1に各々接続されている。
【００３０】
図６Ｃに示す実施例において、スイッチトランジスタ４６の第１端子はデータ線Ｉ-dataに接続される一方、帰還トランジスタ４４の第１端子はスイッチトランジスタ４６の第２端子に接続され、該スイッチトランジスタ４６の第２端子は基準トランジスタ３１のドレインに接続されている。帰還トランジスタ４４の第２端子は基準及び駆動トランジスタ３１及び３３の各ゲートに接続されている。最後に、スイッチトランジスタ４６のゲート及び帰還トランジスタ４４のゲートは、選択線Ｖ-sel1及び選択線Ｖ-sel2に各々接続されている。
【００３１】
考察された上記回路は、図４にブロック図として示された回路の実施例である。図４の回路アーキテクチャの他の実施例が図７Ａに示されている。スイッチング回路２２及びカレントミラー２４の構成は、図４に示した実施例と同様である。この実施例において、負荷２６は、該負荷が電位ＶDDとカレントミラー２４との間となるように配設される。図７Ｂ〜７Ｅは図７Ａのブロック図に基づく本発明の実施例を示している。これら実施例は、カレントミラー２４に関しては同一の回路を構成するが、負荷２６の構成が変化する。
【００３２】
図７Ｂに示す実施例においては、負荷２６が発光ダイオード４０及び４２を含んでいる。ダイオード４０及び４２は、電位ＶDDと、基準トランジスタ３１のドレイン及び駆動トランジスタ３３のドレインとの間に各々接続されている。基準トランジスタ３１及び駆動トランジスタ３３のソースは、接地点に接続されている。基準トランジスタ３１及び駆動トランジスタ３３のゲートは一緒に結合されると共に、スイッチング回路２２及び記憶キャパシタ２５のプレートの両方に結合されている。図７Ｃに示す実施例においては、発光ダイオード４０が電位ＶＣに接続される一方、ダイオード４２はＶDDに接続されている。図７Ｄ及び７Ｅに示す実施例は、発光ダイオード４０がトランジスタ４７により置換されている点で、図７Ｂ及び７Ｃの実施例とは各々相違している。トランジスタ４７のゲートは第３選択線Ｖ-sel3に接続され、第１端子は或る電位に接続され、第２端子は基準トランジスタ３１のソース端子に接続されている。
【００３３】
図５Ｂ、７Ｂ及び７Ｃの概略図においては、各ピクセルに２つのＯＬＥＤが存在する。このような二重ＯＬＥＤ構造は、各ピクセルのＯＬＥＤの下側電極を２つの電極に分割することにより形成される。斯かる電極の分割は、各ピクセルにおける２つのＯＬＥＤの形成を可能にする。これらＯＬＥＤの一方は前記駆動トランジスタに接続され、他方は前記基準トランジスタに接続される。従って、斯かる基準及び駆動トランジスタの負荷は同一となり、結果として、これら２つのトランジスタの間の不整合が最小化される。上記２つのＯＬＥＤの面積の間の比、及び前記カレントミラーの利得は所望の回路性能を達成すべく設計／加工することができることに注意されたい。
【００３４】
本発明の他の実施例によれば、前記トランジスタは、薄膜トランジスタを製造するための、多結晶シリコン、ポリマ及び有機材料を含む如何なる好適な材料とすることもできる。特に、この実施例は、当業者にとり関係のあるｐ型ＴＦＴを含めるための適切な変更を考慮している。
【００３５】
本発明の他の代替実施例によれば、前記ピクセルドライバ回路はキャパシタＣｓを含まない。
【００３６】
また、本発明の他の代替実施例によれば、スイッチング回路２２は単一の選択線で使用するのに適したものとする。
【００３７】
また、本発明の他の代替実施例によれば、前記ピクセルドライバ回路のトランジスタは２以上のゲートを有することができる。特に、斯かるトランジスタはデュアルゲートトランジスタとすることができる。
【００３８】
また、本発明の他の代替実施例によれば、所与のピクセルに対して２以上のドライバ回路が存在する。特に、ＲＧＢ又はカラー表示器におけるピクセルに適するであろう様に、３つのピクセルドライバ回路が存在し得る。
【００３９】
以上、本発明を１以上の実施例に関して説明した。しかしながら、当業者にとっては、請求項に記載した本発明の範囲から逸脱することなしに、多くの変形及び変更をなすことができることは明らかであろう。
【図面の簡単な説明】
【００４０】
【図１】図１は、アモルファスシリコンから作製された薄膜トランジスタの種々の時間に対する閾電圧ずれ対ゲートストレス電圧のグラフを示す。
【図２】図２は、２Ｔ電圧プログラム型ピクセルドライバ回路の概略図を示す。
【図３】図３は、４Ｔ電流プログラム型ドライバ回路の概略図を示す。
【図４】図４は、本発明の一実施例による電流プログラム型ドライバ回路のブロック図を示す。
【図５Ａ】図５Ａは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図５Ｂ】図５Ｂは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図５Ｃ】図５Ｃは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図６Ａ】図６Ａは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図６Ｂ】図６Ｂは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図６Ｃ】図６Ｃは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図７Ａ】図７Ａは、本発明の一実施例による電流プログラム型ドライバ回路のブロック図を示す。
【図７Ｂ】図７Ｂは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図７Ｃ】図７Ｃは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図７Ｄ】図７Ｄは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【図７Ｅ】図７Ｅは、本発明の一実施例による電流プログラム型ドライバ回路の概略図を示す。
【符号の説明】
【００４１】
２２  スイッチング回路
２４  カレントミラー
２５  記憶キャパシタ
２６  負荷
３１  基準トランジスタ
３２  発光ダイオード
３３  駆動トランジスタ
３６  発光ダイオード
３８  ＯＬＥＤ
４０  発光ダイオード
４２  発光ダイオード
４４  帰還トランジスタ
４６  スイッチトランジスタ
４７  トランジスタ
【図１】
2007506144.tif 000003
【図２】
2007506144.tif 000004
【図３】
2007506144.tif 000005
【図４】
2007506144.tif 000006
【図５Ａ】
2007506144.tif 000007
【図５Ｂ】
2007506144.tif 000008
【図５Ｃ】
2007506144.tif 000009
【図６Ａ】
2007506144.tif 000010
【図６Ｂ】
2007506144.tif 000011
【図６Ｃ】
2007506144.tif 000012
【図７Ａ】
2007506144.tif 000013
【図７Ｂ】
2007506144.tif 000014
【図７Ｃ】
2007506144.tif 000015
【図７Ｄ】
2007506144.tif 000016
【図７Ｅ】
2007506144.tif 000017
【国際調査報告】
2007506144.tif 000018
2007506144.tif 000019