(57)【要約】      （修正有）【課題】不良発生を最小化する表示装置及びその製造方法を提供する。【解決手段】表示装置は、表示領域ＥＭＡ及び非表示領域ＮＥＭＡを含む基板ＳＵＢと、表示領域に設けられ、光を発光する発光領域をそれぞれ備えた第１〜第３画素と、第１〜第３画素のそれぞれの発光領域に配置された発光素子ＯＬＥＤ＿Ｂ、ＯＬＥＤ＿Ｇと、第１〜第３画素のそれぞれに設けられ、発光素子を駆動する画素回路部と、発光領域を除いた非発光領域に設けられ、第１〜第３画素のうちの１種の画素が配列された列に沿って延長されたダミーパターンＤＰと、ダミーパターンと発光素子をカバーする薄膜封止フィルムＴＦＥと、を含んでいる。【選択図】図６
2019110106.tif 000002
【特許請求の範囲】
【請求項１】
表示領域及び非表示領域を含む基板と、
前記表示領域に設けられ、光を発光する発光領域をそれぞれ備えた第１〜第３画素と、
前記第１〜第３画素のそれぞれの前記発光領域に配置された発光素子と、
前記第１〜第３画素のそれぞれに設けられ、前記発光素子を駆動する画素回路部と、
前記発光領域を除いた非発光領域に設けられ、前記第１〜第３画素のうちの１種の画素が配列された列に沿って延長されたダミーパターンと、
前記ダミーパターンと前記発光素子をカバーする薄膜封止フィルムと、を含むことを特徴とする表示装置。
【請求項２】
前記ダミーパターンは、前記１種の画素を除いた残りの２種の画素の間に、これらから離隔して設けられることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記第１〜第３画素のそれぞれに含まれた前記発光素子は、
前記画素回路部に電気的に接続された第１電極と、
前記第１電極の一部を露出させる画素定義膜を挟んで前記第１電極上に設けられた発光層と、
前記発光層上に設けられた第２電極と、を含むことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記ダミーパターンは、
前記非発光領域に対応するように前記画素定義膜上に設けられた有機パターンと、
前記有機パターン上に設けられた導電パターンと、を含むことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記有機パターンは前記発光層と同じ層に設けられ、前記導電パターンは前記第２電極と同じ層に設けられることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記発光素子は、前記第２電極上に配置された共通電極をさらに含み、
前記共通電極は、前記第１〜第３画素に渡って共通して設けられることを特徴とする請求項４に記載の表示装置。
【請求項７】
前記非発光領域に対応するように前記画素定義膜上に設けられ、前記ダミーパターンと離隔されるように配置された補助電極をさらに含むことを特徴とする請求項６に記載の表示装置。
【請求項８】
前記補助電極は、前記第２電極と前記共通電極を電気的に接続することを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１画素、前記第２画素、及び前記第３画素のそれぞれは、異なる色の光を発光することを特徴とする請求項２に記載の表示装置。
【請求項１０】
前記第１画素は赤色光を発光し、前記第２画素は緑色光を発光し、前記第３画素は青色光を発光し、
前記第２画素のサイズは、前記第１及び第３画素のそれぞれのサイズより小さいことを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記第１〜第３画素は、前記基板の第１方向に配列された画素行、及び、前記第１方向と交差する第２方向に配列された画素列をなすように、マトリックス状に配列され、
前記第２画素のみが配列された画素行と、前記第１画素及び前記第３画素が配列された画素行とが、前記第２方向へと、交互に配置されることを特徴とする請求項１０に記載の表示装置。
【請求項１２】
前記第１方向から傾斜した第１斜線方向に沿って、前記第１画素と、前記第２画素とが交互に配置されて、第１の斜線方向列をなし、
前記第１斜線方向に沿って、前記第３画素と、前記第２画素とが交互に配置されて、第２の斜線方向列をなし、
前記第１の斜線方向列と、前記、第２の斜線方向列とは、前記第１斜線方向に交差する第２斜線方向へと、交互に配置されることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記第１画素と前記第３画素とが、前記第２方向に沿って交互に配置されて第１の画素列をなし、
前記第２画素が前記第２方向に配列されて第２の画素列をなし、
前記第１の画素列と前記第２の画素列とが、前記第１方向へと交互に配置されることを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記ダミーパターンは、前記基板の非発光領域において、前記第１斜線方向に延びており、前記第１斜線方向に配列された前記第３画素の縁部に、それぞれ重なるか近接するように配置されることを特徴とする請求項１３に記載の表示装置。
【請求項１５】
前記第１画素、前記第２画素、及び前記第３画素は菱状であることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記画素回路部は前記基板上に設けられ、前記第１電極と電気的に接続された少なくとも１つ以上のトランジスタを含み、
前記トランジスタは、
前記基板上に設けられた半導体層と、
ゲート絶縁膜を挟んで前記半導体層上に設けられたゲート電極と、
前記半導体層にそれぞれ接続されたソース電極とドレイン電極と、を含むことを特徴とする請求項１に記載の表示装置。
【請求項１７】
基板を用意する段階と、
前記基板上に第１電極を形成する段階と、
前記第１電極上に発光領域と非発光領域を区画し、前記発光領域に対応する前記第１電極を露出させる画素定義膜を形成する段階と、
前記画素定義膜上に犠牲層とフォトレジスト層を形成する段階と、
前記フォトレジスト層をパターニングして、前記露出された第１電極上の前記犠牲層と前記画素定義膜上の前記犠牲層を露出させる第１開口部を有するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして使用して前記第１開口部によって露出された前記犠牲層をエッチングし、前記発光領域上の前記第１電極と前記非発光領域上の前記画素定義膜をそれぞれ露出させる第２開口部を有する犠牲パターンを形成する段階と、
前記第２開口部によって露出された前記発光領域上の前記第１電極上に発光層を形成し、前記第２開口部によって露出された前記非発光領域上の前記画素定義膜上に有機パターンを形成する段階と、
前記発光層上に第２電極を形成し、前記有機パターン上に導電パターンを形成する段階と、
前記犠牲パターンと前記フォトレジストパターンを除去して前記第２電極と前記導電パターンを露出させる段階と、
前記露出された前記第２電極と前記導電パターン上に共通電極を形成する段階と、を含むことを特徴とする表示装置の製造方法。
【請求項１８】
前記非発光領域中にて、前記フォトレジストパターンの第１開口部と、前記犠牲パターンの第２開口部とが、前記犠牲層をエッチングする段階で使用されるエッチャントが抜け出るように誘導する溝（ｔｒｅｎｃｈ）をなすことを特徴とする請求項１７に記載の表示装置の製造方法。
【請求項１９】
前記溝は、前記フォトレジストパターンの厚さと前記犠牲パターンの厚さとを足し合わせた深さを有することを特徴とする請求項１８に記載の表示装置の製造方法。
【請求項２０】
前記犠牲層は、フッ素レジンを含むことを特徴とする請求項１８に記載の表示装置の製造方法。
【請求項２１】
前記発光層と前記有機パターンとは、同じ物質を含んで同じ層に設けられることを特徴とする請求項１８に記載の表示装置の製造方法。
【請求項２２】
前記第２電極と前記導電パターンとは、同じ物質を含んで同じ層に設けられることを特徴とする請求項２１に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
表示装置のうち自発光型素子を含む有機発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ  ｄｅｖｉｃｅ）は、視野角が広くコントラストに優れているだけでなく、応答時間が速く、輝度、駆動電圧及び応答速度の特性に優れて多色化できるという長所がある。
【０００３】
このような有機発光表示装置は有機発光素子を含み、上記有機発光素子は１つの電極から注入された電子と他の電極から注入された正孔が有機発光層で結合して励起子を形成し、上記励起子がエネルギーを放出しながら発光する。
【０００４】
一方、上記有機発光表示装置は、マスク工程を通じて画素別に赤色、緑色及び青色の光を出射する上記有機発光層を選択的に形成することができる。ここで、上記マスク工程は、フォトレジストパターンをマスクとして使用して犠牲層をエッチングするエッチング工程を含んでもよい。
【０００５】
上記エッチング工程は、エッチャントを用いて上記犠牲層を部分的にエッチングすることができる。この際、上記エッチャントに溶けた上記犠牲層は完全に除去されず、各画素内に残留しうる。除去されずに各画素内に残留する上記エッチャントによって、上記有機発光層を製造する過程で不良が発生する可能性がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願公開第2017/0222148号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明は上記のような問題点を解決するためのもので、不良発生を最小化する表示装置及びその製造方法を提供することに目的がある。
【課題を解決するための手段】
【０００８】
本発明の一実施例による表示装置は、表示領域及び非表示領域を含む基板と、上記表示領域に設けられ、光を発光する発光領域をそれぞれ備えた第１〜第３画素と、上記第１〜第３画素のそれぞれの上記発光領域に配置された発光素子と、上記第１〜第３画素のそれぞれに設けられ、上記発光素子を駆動する画素回路部と、上記発光領域を除いた非発光領域に設けられ、上記第１〜第３画素のうちの１種の画素が配列された列に沿って延長されたダミーパターンと、上記ダミーパターンと上記発光素子をカバーする薄膜封止フィルムと、を含んでもよい。
【０００９】
また、上記ダミーパターンは、上記１種の画素を除いた残りの２種の画素の間に、これらから離隔して設けられてもよい。
【００１０】
また、上記第１〜第３画素のそれぞれに含まれた上記発光素子は、上記画素回路部に電気的に接続された第１電極と、上記第１電極の一部を露出させる画素定義膜を挟んで上記第１電極上に設けられた発光層と、上記発光層上に設けられた第２電極と、を含んでもよい。
【００１１】
また、上記ダミーパターンは、上記非発光領域に対応するように上記画素定義膜上に設けられた有機パターンと、上記有機パターン上に設けられた導電パターンと、を含んでもよい。
【００１２】
また、上記有機パターンは上記発光層と同じ層に設けられ、上記導電パターンは上記第２電極と同じ層に設けられてもよい。
【００１３】
また、上記発光素子は、上記第２電極上に配置された共通電極をさらに含んでもよい。ここで、上記共通電極は、上記第１〜第３画素に渡って共通して設けられてもよい。
【００１４】
また、上記表示装置は、上記非発光領域に対応するように上記画素定義膜上に設けられ、上記ダミーパターンと離隔されるように配置された補助電極をさらに含んでもよい。ここで、上記補助電極は、上記第２電極と上記共通電極を電気的に接続することができる。
【００１５】
また、上記第１画素、上記第２画素、及び上記第３画素のそれぞれは、異なる色の光を発光することができる。
【００１６】
また、上記第１画素は赤色光を発光し、上記第２画素は緑色光を発光し、上記第３画素は青色光を発光してもよい。ここで、上記第２画素は、上記第１画素と上記第３画素より面積が小さくてもよい。
【００１７】
また、上記第２画素は上記基板の第１方向に沿って連続して配置され、上記第１方向と交差する第２方向に２行ごとに繰り返して配置されてもよい。
【００１８】
また、１つの上記第２画素を挟んで同じ赤色光を発光する２つの上記第１画素は、上記第１方向の斜線方向に沿って延長されてもよい。そして、上記１つの第２画素を挟んで同じ青色光を発光する２つの上記第３画素は、上記第２方向の斜線方向に沿って延長されてもよい。
【００１９】
また、上記２つの第１画素のうちの１つの第１画素と、上記２つの第３画素のうち１つの第３画素とは、上記第２方向に沿って交互に配置されて１つの画素列をなしてもよい。
【００２０】
また、上記ダミーパターンは、上記基板の非発光領域において上記２つの第３画素が配列される方向に沿って延長されてもよい。
【００２１】
また、上記第１画素、上記第２画素、及び上記第３画素は菱状であってもよい。
【００２２】
また、上記画素回路部は上記基板上に設けられ、上記第１電極と電気的に接続された少なくとも１つ以上のトランジスタを含み、上記トランジスタは、上記基板上に設けられた半導体層と、ゲート絶縁膜を挟んで上記半導体層上に設けられたゲート電極と、上記半導体層にそれぞれ接続されたソース電極とドレイン電極と、を含んでもよい。
【００２３】
上記した表示装置は、基板を用意する段階と、上記基板上に第１電極を形成する段階と、上記第１電極上に発光領域と非発光領域を区画し、上記発光領域に対応する上記第１電極を露出させる画素定義膜を形成する段階と、上記画素定義膜上に犠牲層とフォトレジスト層を形成する段階と、上記フォトレジスト層をパターニングして、上記露出された第１電極上の上記犠牲層と上記画素定義膜上の上記犠牲層を露出させる第１開口部を有するフォトレジストパターンを形成する段階と、上記フォトレジストパターンをマスクとして使用して上記第１開口部によって露出された上記犠牲層をエッチングし、上記発光領域上の上記第１電極と上記非発光領域上の上記画素定義膜をそれぞれ露出させる第２開口部を有する犠牲パターンを形成する段階と、上記第２開口部によって露出された上記発光領域上の上記第１電極上に発光層を形成し、上記第２開口部によって露出された上記非発光領域上の上記画素定義膜上に有機パターンを形成する段階と、上記発光層上に第２電極を形成し、上記有機パターン上に導電パターンを形成する段階と、上記犠牲パターンと上記フォトレジストパターンを除去して上記第２電極と上記導電パターンを露出させる段階と、上記露出された第２電極と上記導電パターン上に共通電極を形成する段階と、を含むことで製造されてもよい。
【００２４】
また、上記非発光領域上の上記フォトレジストパターンの第１開口部と上記非発光領域上の上記犠牲パターンの第２開口部は、上記犠牲層をエッチングする段階で使用されるエッチャントが抜け出るように誘導する溝（ｔｒｅｎｃｈ）をなすのでもよい。
【００２５】
また、上記溝は、上記フォトレジストパターンの厚さと上記犠牲パターンの厚さを足した深さを有してもよい。
【００２６】
また、上記犠牲層は、フッ素レジンを含んでもよい。
【００２７】
また、上記発光層と上記有機パターンは同じ物質を含んで同じ層に設けられてもよい。また、上記第２電極と上記導電パターンは同じ物質を含んで同じ層に設けられてもよい。
【発明の効果】
【００２８】
本発明の一実施例によると、不良を最小化した表示装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例による表示装置を示す平面図である。
【図２】図１の表示装置における画素及び駆動部の実施例を示すブロック図である。
【図３】図１に示された画素のうち１つの画素を示す等価回路図である。
【図４】図１に示された表示装置の一部を示す断面図である。
【図５】図１に示された表示装置における画素とダミーパターンの配置関係を概略的に示す平面図である。
【図６】図５のＩ〜Ｉ’線に沿った断面図である。
【図７ａ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図７ｂ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図７ｃ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図７ｄ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図７ｅ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図７ｆ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図７ｇ】図５及び図６の表示装置の製造方法を順に説明するための断面図である。
【図８】（ａ）は画素の非発光領域に溝が配置されていないときの犠牲パターンの一部を示したイメージであり、（ｂ）は画素の非発光領域に溝が配置されたときの犠牲パターンの一部を示したイメージである。
【図９ａ】図７ｄに示された表示装置の製造段階における画素を概略的に示す平面図である。
【図９ｂ】図７ｅに示された表示装置の製造段階における画素を示す平面図である。
【図９ｃ】図９ｂのＩＩ〜ＩＩ’線に対応する断面図である。
【図１０ａ】図９ｂの溝とダミーパターンを他の実施例の形態で示した平面図である。
【図１０ｂ】図１０ａのＩＩＩ〜ＩＩＩ’線に沿った断面図である。
【図１１ａ】図９ｂの溝とダミーパターンをさらに他の実施例の形態で示した平面図である。
【図１１ｂ】図１１ａのＩＶ〜ＩＶ’線に沿った断面図である。
【図１２】図１に示された表示装置における画素とダミーパターンの配置関係を他の実施例の形態で示した平面図である。
【図１３ａ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｂ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｃ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｄ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｅ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｆ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｇ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｈ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｉ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｊ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｋ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｌ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｍ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｎ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｏ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１３ｐ】第１〜第３発光素子の製造方法を順に説明するための断面図である。
【図１４】図６の表示装置を他の実施例の形態で示したもので、図５のＩ〜Ｉ’線に対応する断面図である。
【発明を実施するための形態】
【００３０】
本発明は多様に変更し、また、様々な形態を有することができるため、特定の実施例を図面に例示し以下で詳細に説明する。しかし、これは本発明を特定の開示形態に限定するものではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物ないし代替物を含むと理解すべきである。
【００３１】
各図面を説明するにあたり、類似する構成要素には類似する参照符号を使用した。添付の図面における構造物の寸法は、本発明を明確にするために拡大して示した。第１、第２などの用語は様々な構成要素を説明するために用いられるが、上記構成要素は上記用語により限定されてはならない。上記用語は一構成要素を他の構成要素と区別するためだけに用いられる。例えば、本発明の権利範囲から外れない範囲内で、第１構成要素は第２構成要素に命名されてもよく、これと同様に第２構成要素も第１構成要素に命名されてもよい。単数の表現は文脈上明らかに違う意味を持たない限り、複数の表現を含む。
【００３２】
本出願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品、またはこれらの組み合わせが存在することを示すものであり、１つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらの組み合わせの存在または付加可能性を事前に排除するものではないと理解すべきである。また、層、膜、領域、板などの部分が他の部分の「上に」あるというときは、他の部分の「真上に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。また、本明細書において、ある層、膜、領域、板などの部分が他の部分上（ｏｎ）に形成されたというときは、上記形成された方向は上部方向のみに限らず、側面や下部方向に形成されたことを含む。逆に、層、膜、領域、板などの部分が他の部分の「下に」あるというときは、他の部分の「真下に」ある場合のみならず、その中間に他の部分が介在されている場合も含む。
【００３３】
以下では、添付の図面を参照して本発明の好ましい実施例をより詳細に説明する。
【００３４】
図１は本発明の一実施例による表示装置を示す平面図である。
【００３５】
図１を参照すると、本発明の一実施例による表示装置は、基板ＳＵＢと、上記基板ＳＵＢ上に設けられた画素ＰＸＬと、上記基板ＳＵＢ上に設けられ、上記画素ＰＸＬを駆動する駆動部と、上記画素ＰＸＬと上記駆動部を接続する配線部（不図示）と、を含んでもよい。
【００３６】
上記基板ＳＵＢは表示領域ＤＡと非表示領域ＮＤＡを含んでもよい。上記表示領域ＤＡは、映像を表示する上記画素ＰＸＬが設けられる領域であってもよい。各画素ＰＸＬについては後述する。上記非表示領域ＮＤＡは、上記画素ＰＸＬを駆動するための駆動部、及び上記画素ＰＸＬと上記駆動部を接続する配線（不図示）の一部が設けられる領域であってもよい。上記非表示領域ＮＤＡは、最終的な表示装置でのベゼルに対応することができる。
【００３７】
上記表示領域ＤＡは様々な形状を有することができる。例えば、上記表示領域ＤＡは、直線からなる辺を含む閉じた形の多角形、曲線からなる辺を含む円形、楕円等、直線と曲線からなる辺を含む半円、半楕円等の様々な形状であってもよい。上記表示領域ＤＡが複数の領域を含む場合、各領域も直線の辺を含む閉じた形の多角形、曲線の辺を含む半円、半楕円等の様々な形状であってもよい。また、上記複数の領域の面積は同一または異なってもよい。
【００３８】
本発明の一実施例では、上記表示領域ＤＡが直線の辺を含む四角形の１つの領域で提供された場合を例として説明する。
【００３９】
上記非表示領域ＮＤＡは、上記表示領域ＤＡの少なくとも一側に設けられてもよい。本発明の一実施例において、上記非表示領域ＮＤＡは上記表示領域ＤＡの周囲を囲んでもよい。本発明の一実施例において、上記非表示領域ＮＤＡは表示領域ＤＡまたは基板ＳＵＢの幅方向（または左右方向）に延長された横部と、表示領域ＤＡの長さ方向（または画面に向かって縦方向）に延長された縦部を含んでもよい。上記非表示領域ＮＤＡの上記縦部は、上記表示領域ＤＡの幅方向に沿って互いに離隔した１対であってもよい。
【００４０】
上記画素ＰＸＬは上記基板ＳＵＢ上の上記表示領域ＤＡ内に設けられてもよい。上記画素ＰＸＬのそれぞれは映像を表示する最小単位であって、複数個設けられてもよい。上記画素ＰＸＬは、白色光及び／またはカラー光を出射する発光素子を含んでもよい。各画素ＰＸＬは赤色、緑色、及び青色のいずれかの色を出射することができるが、これに限定されるものではない。例えば、各画素ＰＸＬはシアン、マゼンタ、イエロー、及び白色のいずれかの色を出射することができる。
【００４１】
上記画素ＰＸＬは、複数個設けられて第１方向ＤＲ１に延長された行と上記第１方向ＤＲ１に交差する第２方向ＤＲ２に延長された列に沿ってマトリックス（ｍａｔｒｉｘ）状に配列されてもよい。しかし、上記画素ＰＸＬの配列形態は特に限定されものではなく、様々な形態に配列されてもよい。例えば、上記画素ＰＸＬの一部は、上記第１方向ＤＲ１が行方向になるように配列されてもよいが、上記画素ＰＸＬの他の一部は、上記第１方向ＤＲ１ではない他の方向、例えば、上記第１方向ＤＲ１に斜め方向が行方向になるように配列されてもよい。また、上記画素ＰＸＬは、上記第１方向ＤＲ１及び上記第２方向ＤＲ２に傾斜した方向が列方向になり、上記列方向に交差する方向に行方向になるように配列されてもよい。ここで、上記列方向も上記第１方向ＤＲ１及び上記第２方向ＤＲ２に傾斜してもよい。
【００４２】
上記駆動部は、上記配線部を介して各画素ＰＸＬに信号を提供し、これに応じて上記画素ＰＸＬの駆動を制御することができる。図１には、説明の便宜上、上記配線部が省略されており、上記配線部については後述する。
【００４３】
上記駆動部は、走査線を介して上記画素ＰＸＬに走査信号を提供する走査駆動部ＳＤＶと、発光制御線を介して上記画素ＰＸＬに発光制御信号を提供する発光駆動部ＥＤＶと、データ線を介して上記画素ＰＸＬにデータ信号を提供するデータ駆動部ＤＤＶと、タイミング制御部（不図示）と、を含んでもよい。上記タイミング制御部は、上記走査駆動部ＳＤＶ、上記発光駆動部ＥＤＶ、及び上記データ駆動部ＤＤＶを制御することができる。
【００４４】
上記走査駆動部ＳＤＶは、上記非表示領域ＮＤＡのうち上記縦部に配置されてもよい。上記非表示領域ＮＤＡの上記縦部は、上記表示領域ＤＡの幅方向に沿って互いに離隔した１対で設けられるため、上記走査駆動部ＳＤＶは上記非表示領域ＮＤＡの上記縦部のうち少なくともいずれか一方に配置されてもよい。上記走査駆動部ＳＤＶは、上記非表示領域ＮＤＡの長さ方向に沿って長く延長されてもよい。
【００４５】
上記発光駆動部ＥＤＶも上記走査駆動部ＳＤＶと同様、上記非表示領域ＮＤＡの縦部に配置されてもよい。上記発光駆動部ＥＤＶは、上記非表示領域ＮＤＡの縦部の少なくともいずれか一方に配置されてもよい。上記発光駆動部ＥＤＶは、上記非表示領域ＮＤＡの長さ方向に沿って長く延長されてもよい。
【００４６】
上記データ駆動部ＤＤＶは上記非表示領域ＮＤＡに配置されてもよい。特に、上記データ駆動部ＤＤＶは上記非表示領域ＮＤＡの横部に配置されてもよい。この場合、上記データ駆動部ＤＤＶは、上記表示領域ＤＡの幅方向（左右方向）に沿って長く延長されてもよい。
【００４７】
本発明の一実施例において、上記走査駆動部ＳＤＶ、上記発光駆動部ＥＤＶ、及び／または上記データ駆動部ＤＤＶの位置は、必要に応じて互いに変わってもよい。
【００４８】
上記タイミング制御部（不図示）は、様々な方式で上記走査駆動部ＳＤＶ、上記発光駆動部ＥＤＶ、及び上記データ駆動部ＤＤＶに配線を介して接続されてもよい。上記タイミング制御部が配置される位置は特に限定されない。例えば、上記タイミング制御部は、印刷回路基板上に実装されて、可撓性印刷回路基板を介して上記走査駆動部ＳＤＶ、上記発光駆動部ＥＤＶ、及び上記データ駆動部ＤＤＶと接続されてもよく、上記印刷回路基板は、上記基板ＳＵＢの一側、または上記基板ＳＵＢの背面等の様々な位置に配置されてもよい。
【００４９】
図２は図１の表示装置における画素及び駆動部の実施例を示すブロック図である。
【００５０】
図１及び図２を参照すると、本発明の一実施例による表示装置は、画素ＰＸＬ、駆動部、及び配線部を含んでもよい。
【００５１】
上記画素ＰＸＬは複数個設けられてもよい。上記駆動部は、走査駆動部ＳＤＶ、発光駆動部ＥＤＶ、データ駆動部ＤＤＶ、及びタイミング制御部ＴＣを含んでもよい。図２において、上記走査駆動部ＳＤＶ、上記発光駆動部ＥＤＶ、上記データ駆動部ＤＤＶ、及び上記タイミング制御部ＴＣの位置は、説明の便宜のために設定したものであり、実際に表示装置を実現するときには、表示装置内の別の場所に配置されてもよい。
【００５２】
上記配線部は表示領域ＤＡに配置され、上記駆動部から各画素ＰＸＬに信号を提供する走査線、データ線、発光制御線、電源配線ＰＬ、及び初期化電源配線（不図示）を含んでもよい。上記走査線は複数の走査線Ｓ１〜Ｓｎを含み、上記発光制御線は複数の発光制御線Ｅ１〜Ｅｎを含み、上記データ線は複数のデータ線Ｄ１〜Ｄｍを含んでもよい。
【００５３】
上記画素ＰＸＬは上記表示領域ＤＡに設けられてもよい。各画素ＰＸＬは対応する走査線から走査信号が供給されるとき、対応するデータ線からデータ信号の供給を受けてもよい。上記データ信号の供給を受ける各画素ＰＸＬは、上記電源配線ＰＬを介して提供された第１電源ＥＬＶＤＤから発光素子（不図示）を経由して第２電源ＥＬＶＳＳに流れる電流量を制御することができる。
【００５４】
上記走査駆動部ＳＤＶは、上記タイミング制御部ＴＣからの第１ゲート制御信号ＧＣＳ１に応じて上記走査線Ｓ１〜Ｓｎに上記走査信号を印加することができる。例えば、上記走査駆動部ＳＤＶは、上記走査線Ｓ１〜Ｓｎに上記走査信号を順に供給することができる。上記走査線Ｓ１〜Ｓｎに上記走査信号が順に供給されると、上記画素ＰＸＬが水平ライン単位で順に選択されることができる。
【００５５】
上記発光駆動部ＥＤＶは、上記タイミング制御部ＴＣからの第２ゲート制御信号ＧＣＳ２に応じて上記発光制御線Ｅ１〜Ｅｎに発光制御信号を印加することができる。例えば、上記発光駆動部ＥＤＶは上記発光制御線Ｅ１〜Ｅｎに上記発光制御信号を順に供給することができる。
【００５６】
ここで、上記発光制御信号は、上記走査信号より広い幅に設定されてもよい。例えば、ｉ（ｉは自然数）番目の発光制御線Ｅｉに供給される発光制御信号は、ｉ−１番目の走査線Ｓｉ−１に供給される走査信号及びｉ番目の走査線Ｓｉに供給される走査信号と少なくとも一部の区間が重なるように供給されてもよい。さらに、上記発光制御信号は、上記画素ＰＸＬに含まれたトランジスタがターンオフできるようにゲートオフ電圧（例えば、ハイ電圧）に設定され、上記走査信号は、上記画素ＰＸＬに含まれたトランジスタがターンオンできるようにゲートオン電圧（例えば、ロー電圧）に設定されてもよい。
【００５７】
上記データ駆動部ＤＤＶは、データ制御信号ＤＣＳに応じて上記データ線Ｄ１〜Ｄｍに上記データ信号を供給することができる。上記データ線Ｄ１〜Ｄｍに供給された上記データ信号は、上記走査信号によって選択された画素ＰＸＬに供給されてもよい。
【００５８】
上記タイミング制御部ＴＣは、外部から供給されるタイミング信号に基づいて生成されたゲート制御信号ＧＣＳ１、ＧＣＳ２を上記走査駆動部ＳＤＶ及び上記発光駆動部ＥＤＶに供給し、上記データ制御信号ＤＣＳを上記データ駆動部ＤＤＶに供給してもよい。
【００５９】
上記ゲート制御信号ＧＣＳ１及びＧＣＳ２のそれぞれには、スタートパルス及びクロック信号が含まれてもよい。上記スタートパルスは、最初の走査信号または最初の発光制御信号のタイミングを制御する。上記クロック信号は、上記スタートパルスをシフトさせるために用いられる。
【００６０】
上記データ制御信号ＤＣＳには、ソーススタートパルス及びクロック信号が含まれる。上記ソーススタートパルスはデータのサンプリングの開始時点を制御し、上記クロック信号はサンプリング動作を制御するために用いられる。
【００６１】
図３は、図１に示された画素のうち１つの画素を示す等価回路図である。図３において、説明の便宜上、１つの画素及び上記画素に接続された配線を中心に示した。
【００６２】
図１及び図３を参照すると、各画素ＰＸＬは配線に接続されたトランジスタと、上記トランジスタに接続された発光素子ＯＬＥＤと、キャパシタＣｓｔと、を含んでもよい。上記発光素子ＯＬＥＤは、前面発光型有機発光素子または背面発光型有機発光素子であってもよい。上記有機発光素子は有機発光ダイオードであってもよい。
【００６３】
各画素ＰＸＬは、上記発光素子ＯＬＥＤを駆動するための画素駆動回路であって、第１トランジスタＴ１（またはスイッチングトランジスタ）、第２トランジスタＴ２（または駆動トランジスタ）、及び上記キャパシタＣｓｔを含んでもよい。第１電源電圧ＥＬＶＤＤは電源線ＰＬを介して上記第２トランジスタＴ２に提供され、第２電源電圧ＥＬＶＳＳは上記発光素子ＯＬＥＤに提供されてもよい。上記第２電源電圧ＥＬＶＳＳは上記第１電源電圧ＥＬＶＤＤよりも低い電圧に設定されてもよい。
【００６４】
上記第１トランジスタＴ１は、ゲート線ＧＬに印加された走査信号に応答してデータ線ＤＬに印加されたデータ信号を出力する。上記キャパシタＣｓｔは、上記第１トランジスタＴ１から受信した上記データ信号に対応する電圧を充電する。上記第２トランジスタＴ２は、上記発光素子ＯＬＥＤに接続される。上記第２トランジスタＴ２は、上記キャパシタＣｓｔに保存された電荷量に応じて上記発光素子ＯＬＥＤに流れる駆動電流を制御する。
【００６５】
本発明の一実施例では、１つの画素ＰＸＬが２つのトランジスタＴ１、Ｔ２を含むと説明したが、これに限定されるものではなく、１つの画素ＰＸＬに１つのトランジスタとキャパシタ、または１つの画素ＰＸＬに３つ以上のトランジスタと、２以上のキャパシタを備えてもよい。例えば、１つの画素ＰＸＬは、７つのトランジスタ、上記発光素子ＯＬＥＤ、及び上記キャパシタＣｓｔを含んでもよい。
【００６６】
図４は、図１に示された表示装置の一部を示す断面図である。
【００６７】
図１及び図４を参照すると、本発明の一実施例による表示装置は、基板ＳＵＢ、画素回路部ＰＣＬ、表示素子層ＤＰＬ、及び薄膜封止フィルムＴＦＥを含んでもよい。
【００６８】
上記基板ＳＵＢは、曲げて湾曲させたり折り畳んだりすることができるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料からなってもよく、単層構造または多層構造であってもよい。
【００６９】
上記画素回路部ＰＣＬは、上記基板ＳＵＢ上に配置されたバッファ層ＢＦＬと、上記バッファ層ＢＦＬ上に配置された第１及び第２トランジスタＴ１、Ｔ２と、を含んでもよい。
【００７０】
上記バッファ層ＢＦＬは、上記第１及び第２トランジスタＴ１、Ｔ２に不純物が拡散されるのを防止することができる。上記バッファ層ＢＦＬは単一層からなってもよく、少なくとも２層以上の積層膜からなってもよい。上記バッファ層ＢＦＬが積層膜からなる場合、各層は同じ材料または異なる材料で形成されてもよい。上記バッファ層ＢＦＬは上記基板ＳＵＢの材料及び工程条件に応じて省略されてもよい。
【００７１】
上記第１トランジスタＴ１は、上記第２トランジスタＴ２のスイッチングのためのスイッチングトランジスタであってもよい。上記第２トランジスタＴ２は、上記表示素子層ＤＰＬの発光素子ＯＬＥＤに電気的に接続されて上記発光素子ＯＬＥＤを駆動する駆動トランジスタであってもよい。
【００７２】
上記第１トランジスタＴ１は、第１半導体層ＳＣＬ１、第１ゲート電極ＧＥ１、第１ソース電極ＳＥ１、及び第１ドレイン電極ＤＥ１を含んでもよい。上記第２トランジスタＴ２は、第２半導体層ＳＣＬ２、第２ゲート電極ＧＥ２、第２ソース電極ＳＥ２、及び第２ドレイン電極ＤＥ２を含んでもよい。
【００７３】
上記第１及び第２半導体層ＳＣＬ１、ＳＣＬ２は、上記バッファ層ＢＦＬ上に配置されてもよい。上記第１及び第２半導体層ＳＣＬ１、ＳＣＬ２のそれぞれは、上記第１及び第２ソース電極ＳＥ１、ＳＥ２と上記第１及び第２ドレイン電極ＤＥ１、ＤＥ２のそれぞれに接触されるソース領域及びドレイン領域を含んでもよい。上記ソース領域と上記ドレイン領域の間の領域はチャネル領域であってもよい。上記第１及び第２半導体層ＳＣＬ１、ＳＣＬ２のそれぞれは、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであってもよい。上記チャネル領域は不純物がドープされていない半導体パターンであって、真性半導体であってもよい。上記ソース領域及び上記ドレイン領域は、上記不純物がドープされた半導体パターンであってもよい。上記不純物としては、ｎ型不純物、ｐ型不純物、その他金属のような不純物を用いてもよい。
【００７４】
上記第１ゲート電極ＧＥ１は、ゲート絶縁層ＧＩを介して上記第１半導体層ＳＣＬ１上に設けられてもよい。上記第２ゲート電極ＧＥ２は、上記ゲート絶縁層ＧＩを介して上記第２半導体層ＳＣＬ２上に設けられてもよい。
【００７５】
上記第１ソース電極ＳＥ１と上記第１ドレイン電極ＤＥ１のそれぞれは、層間絶縁層ＩＬＤ及び上記ゲート絶縁層ＧＩを貫通するコンタクトホールを介して上記第１半導体層ＳＣＬ１のソース領域及びドレイン領域に接触されてもよい。上記第２ソース電極ＳＥ２と上記第２ドレイン電極ＤＥ２のそれぞれは、上記層間絶縁層ＩＬＤ及び上記ゲート絶縁層ＧＩを貫通するコンタクトホールを介して上記第２半導体層ＳＣＬ２のソース領域及びドレイン領域に接触されてもよい。
【００７６】
上記第１及び第２トランジスタＴ１、Ｔ２上には保護層ＰＳＶが設けられてもよい。
【００７７】
上記表示素子層ＤＰＬは、上記保護層ＰＳＶ上に設けられた上記発光素子ＯＬＥＤを含んでもよい。上記発光素子ＯＬＥＤは、第１電極ＡＥと、第２電極ＣＥと、２つの電極ＡＥ、ＣＥの間に設けられた発光層ＥＭＬと、を含んでもよい。ここで、上記第１電極ＡＥ及び上記第２電極ＣＥのいずれか１つはアノード（ａｎｏｄｅ）電極で、他の１つはカソード（ｃａｔｈｏｄｅ）電極であってもよい。例えば、上記第１電極ＡＥはアノード電極で、上記第２電極ＣＥがカソード電極であってもよい。上記発光素子ＯＬＥＤが前面発光型有機発光素子である場合、上記第１電極ＡＥが反射型電極で、上記第２電極ＣＥが透過型電極であってもよい。本発明の一実施例では、上記発光素子ＯＬＥＤが前面発光型有機発光素子で、上記第１電極ＡＥがアノード電極である場合を例に挙げて説明する。
【００７８】
上記第１電極ＡＥは、上記保護層ＰＳＶを貫通するコンタクトホールを介して上記第２トランジスタＴ２の上記第２ソース電極ＳＥ２に電気的に接続されてもよい。上記第１電極ＡＥは、光を反射させることができる反射膜（不図示）、及び上記反射膜の上部または下部に配置される透明導電膜（不図示）を含んでもよい。上記透明導電膜及び上記反射膜のうちの少なくとも１つは、上記第２ソース電極ＳＥ２に電気的に接続されてもよい。
【００７９】
上記表示素子層ＤＰＬは、上記第１電極ＡＥの一部、例えば、上記第１電極ＡＥの上面を露出させる画素開口部ＯＰＤを備えた画素定義膜ＰＤＬをさらに含んでもよい。
【００８０】
上記画素定義膜ＰＤＬは有機絶縁物質を含んでもよい。例えば、上記画素定義膜ＰＤＬは、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリメチルメタクリレート（ＰＭＭＡ、ｐｏｌｙｍｅｔｈｙｌｍｅｔｈａｃｒｙｌａｔｅ）、ポリアクリロニトリル（ＰＡＮ、ｐｏｌｙａｃｒｙｌｏｎｉｔｒｉｌｅ）、ポリアミド（ＰＡ、ｐｏｌｙａｍｉｄｅ）、ポリイミド（ＰＩ、ｐｏｌｙｉｍｉｄｅ）、ポリアリルエーテル（ＰＡＥ、ｐｏｌｙａｒｙｌｅｔｈｅｒ）、ヘテロサイクリックポリマー（ｈｅｔｅｒｏｃｙｃｌｉｃ  ｐｏｌｙｍｅｒ）、パリレン（ｐａｒｙｌｅｎｅ）、エポキシ（ｅｐｏｘｙ）、ベンゾシクロブテン（ＢＣＢ、ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）、シロキサン系樹脂（ｓｉｌｏｘａｎｅ  ｂａｓｅｄ  ｒｅｓｉｎ）、及びシラン系樹脂（ｓｉｌａｎｅ  ｂａｓｅｄ  ｒｅｓｉｎ）のうち少なくとも１つを含んでもよい。
【００８１】
上記第１電極ＡＥの露出された表面上に上記発光層ＥＭＬが設けられてもよい。
【００８２】
上記発光層ＥＭＬは低分子物質または高分子物質を含んでもよい。本発明の一実施例において、低分子物質としては、銅フタロシアニン（ＣｕＰｃ：ｃｏｐｐｅｒ  ｐｈｔｈａｌｏｃｙａｎｉｎｅ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（Ｎ，Ｎ’−Ｄｉ（ｎａｐｈｔｈａｌｅｎｅ−１−ｙｌ）−Ｎ，Ｎ’−ｄｉｐｈｅｎｙｌ−ｂｅｎｚｉｄｉｎｅ：ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（ｔｒｉｓ−８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ  ａｌｕｍｉｎｕｍ）（Ａｌｑ３）などを含んでもよい。高分子物質としては、ＰＥＤＯＴ（Poly(3,4-ethylene dioxy thiophene)）、ＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系及びポリフルオレン（Ｐｏｌｙｆｌｕｏｒｅｎｅ）系などを含んでもよい。
【００８３】
上記発光層ＥＭＬは単一層からなってもよいが、様々な機能層を含む多重層からなってもよい。上記発光層ＥＭＬが多重層からなる場合、ホール注入層（Ｈｏｌｅ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ）、ホール輸送層（Ｈｏｌｅ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）、光生成層（Ｌｉｇｈｔ  Ｇｅｎｅｒａｔｉｏｎ  Ｌａｙｅｒ）、電子輸送層（Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ）、電子注入層（Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ）などが単一あるいは複合の構造で積層された構造であってもよい。上記発光層ＥＭＬは必ずこれに限定されず、多様な構造であってもよいことは言うまでもない。そして、上記発光層ＥＭＬの少なくとも一部は、複数の第１電極ＡＥにわたって一体に形成されてもよく、複数の第１電極ＡＥのそれぞれに対応するように個別に設けられてもよい。上記発光層ＥＭＬで生成される光の色は、赤色（ｒｅｄ）、緑色（ｇｒｅｅｎ）、青色（ｂｌｕｅ）、及び白色（ｗｈｉｔｅ）の何れか１つであってもよいが、本実施例ではこれを限定しない。例えば、上記発光層ＥＭＬの上記光生成層で生成された光の色はマゼンタ（ｍａｇｅｎｔａ）、シアン（ｃｙａｎ）、イエロー（ｙｅｌｌｏｗ）の何れか１つであってもよい。
【００８４】
上記発光層ＥＭＬ上に上記第２電極ＣＥが設けられてもよい。上記第２電極ＣＥは半透過反射膜であってもよい。例えば、上記第２電極ＣＥは上記発光層ＥＭＬから出射された光を透過させることができる程度の厚さを有する薄型金属層であってもよい。上記第２電極ＣＥは上記発光層ＥＭＬから出射された光の一部を透過させ、上記発光層ＥＭＬから出射された光の残りを反射させてもよい。
【００８５】
上記薄膜封止フィルムＴＦＥは、上記発光素子ＯＬＥＤ上に設けられてもよい。
【００８６】
上記薄膜封止フィルムＴＦＥは単一層からなってもよく、多重層からなってもよい。上記薄膜封止フィルムＴＦＥは、上記発光素子ＯＬＥＤをカバーする複数の絶縁膜を含んでもよい。具体的には、上記薄膜封止フィルムＴＦＥは複数の無機膜及び複数の有機膜を含んでもよい。例えば、上記薄膜封止フィルムＴＦＥは、上記無機膜及び上記有機膜が交互に積層された構造であってもよい。また、場合によって、上記薄膜封止フィルムＴＦＥは上記発光素子ＯＬＥＤ上に配置され、シーラントを介して上記基板ＳＵＢと付着された封止基板であってもよい。
【００８７】
図５は図１に示された表示装置における画素とダミーパターンの配置関係を概略的に示す平面図であり、図６は図５のＩ〜Ｉ’線に沿った断面図である。
【００８８】
図１、図５、及び図６を参照すると、本発明の一実施例による表示装置は、第１画素Ｒ、第２画素Ｇ、及び第３画素Ｂが設けられた基板ＳＵＢを含んでもよい。
【００８９】
上記基板ＳＵＢは、透明絶縁材料を含んで光を透過させることができる。また、上記基板ＳＵＢは、硬性（Ｒｉｇｉｄ）基板または可撓性（Ｆｌｅｘｉｂｉｌｉｔｙ）基板であってもよい。上記硬性基板は、ガラス基板、石英基板、ガラスセラミック基板、及び結晶質ガラス基板を含んでもよい。上記可撓性基板は、高分子有機物を含むフィルム基板及びプラスチック基板を含んでもよい。例えば、上記可撓性基板は、ポリエーテルスルホン（ＰＥＳ、ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ＰＥＩ、ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ＰＥＮ、ｐｏｌｙｅｔｈｙｌｅｎｅ  ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ＰＥＴ、ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルファイド（ＰＰＳ、ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅ）、ポリアリレート（ＰＡＲ、ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ＰＩ、ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ＰＣ、ｐｏｌｙｃａｒｂｏｎａｔｅ）、トリアセテートセルロース（ＴＡＣ、ｔｒｉａｃｅｔａｔｅ  ｃｅｌｌｕｌｏｓｅ）、及びセルロースアセテートプロピオネート（ＣＡＰ、ｃｅｌｌｕｌｏｓｅ  ａｃｅｔａｔｅ  ｐｒｏｐｉｏｎａｔｅ）の何れか１つを含んでもよい。また、上記可撓性基板は、ガラス繊維強化プラスチック（ＦＲＰ、ｆｉｂｅｒ  ｇｌａｓｓ  ｒｅｉｎｆｏｒｃｅｄ  ｐｌａｓｔｉｃ）を含んでもよい。
【００９０】
上記基板ＳＵＢに適用される物質は、上記表示装置の製造工程の際、高い処理温度に対して抵抗性（または耐熱性）を有することが望ましい。本発明の一実施例において、上記基板ＳＵＢは、全体または少なくとも一部が可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有することができる。
【００９１】
本発明の一実施例において、上記第１〜第３画素Ｒ、Ｇ、Ｂのそれぞれは、異なる色の光を出射することができる。例えば、上記第１画素Ｒは赤色光を出射する赤色画素で、上記第２画素Ｇは緑色光を出射する緑色画素で、上記第３画素Ｂは青色光を出射する青色画素であってもよい。
【００９２】
本発明の一実施例において、上記第２画素Ｇは、平面視では上記基板ＳＵＢの第１方向ＤＲ１に沿って配列されてもよい。また、上記第２画素Ｇは、上記基板ＳＵＢ上で上記第１方向ＤＲ１と交差する第２方向ＤＲ２に沿って２行ごとに繰り返して配置されてもよい。上記第２画素Ｇは上記第２方向ＤＲ２に配置されて第１画素列を成すことができる。
【００９３】
上記第１画素Ｒと上記第３画素Ｂは、平面視では上記基板ＳＵＢの上記第１方向ＤＲ１に沿って交互に配置されてもよい。また、上記第１画素Ｒと上記第３画素Ｂは、上記第２方向ＤＲ２に交互に配置されて第２画素列を成すことができる。上記第１画素列と上記第２画素列は複数個設けられ、上記第１方向ＤＲ１に沿って上記基板ＳＵＢ上に交互に配置されてもよい。
【００９４】
本発明の一実施例において、１つの第２画素Ｇを中心に対角方向の４カ所には、２つの第１画素Ｒと２つの第３画素Ｂが配置されている。上記２つの第１画素Ｒは、上記１つの第２画素Ｇを中央に置いて対向してもよく、上記２つの第３画素Ｂも上記１つの第２画素Ｇを中央に置いて対向してもよい。即ち、上記２つの第１画素Ｒと上記２つの第３画素Ｂは、上記１つの第２画素Ｇを囲む形で上記基板ＳＵＢ上に設けられてもよい。
【００９５】
本発明の一実施例において、上記１つの第２画素Ｇを挟んで対向する上記２つの第１画素Ｒは、上記第１方向ＤＲ１（右側へと向かう方向）から所定角度（例えば４５度）だけ時計回りに回転した方向（以下、「第１斜線方向」という）に沿って配列されてもよい。また、上記１つの第２画素Ｇを挟んで対向する上記２つの第３画素Ｂは、上記第２方向ＤＲ２（画面に向かって上側へと向かう方向）から所定角度（例えば４５度）だけ時計回りに回転した方向（以下、「第２斜線方向」という）に沿って配列されてもよい。ここで、上記第２画素Ｇは、上記第１及び第３画素Ｒ、Ｂに比べて最も小さい面積（またはサイズ）であってもよい。
【００９６】
上記第１〜第３画素Ｒ、Ｇ、Ｂは、図面に示されたように菱形であってもよいが、これに限定されない。例えば、上記第１〜第３画素Ｒ、Ｇ、Ｂは円形、楕円形、多角形などの様々な形状を有することができる。
【００９７】
上記第１画素Ｒは、第１画素用第１電極ＡＥ＿Ｒと、上記赤色光を出射する第１画素用発光層ＥＭＬ＿Ｒと、上記第１画素用発光層ＥＭＬ＿Ｒ上に設けられた第１画素用第２電極（不図示）と、を含んでもよい。上記第１画素用第１電極ＡＥ＿Ｒは、第１画素コンタクトホールＣＨ＿Ｒを介して上記第１画素Ｒに配置された第１画素用トランジスタ（不図示）に接続されてもよい。
【００９８】
上記第２画素Ｇは、第２画素用第１電極ＡＥ＿Ｇと、上記緑色光を出射する第２画素用発光層ＥＭＬ＿Ｇと、上記第２画素用発光層ＥＭＬ＿Ｇ上に設けられた第２画素用第２電極ＣＥ１＿Ｇと、を含んでもよい。上記第２画素用第１電極ＡＥ＿Ｇは、第２画素コンタクトホールＣＨ＿Ｇを介して上記第２画素Ｇに配置された第２画素用トランジスタＴに接続されてもよい。
【００９９】
上記第３画素Ｂは、第３画素用第１電極ＡＥ＿Ｂと、上記青色光を出射する第３画素用発光層ＥＭＬ＿Ｂと、上記第３画素用発光層ＥＭＬ＿Ｂ上に設けられた第３画素用第２電極ＣＥ１＿Ｂと、を含んでもよい。上記第３画素用第１電極ＡＥ＿Ｂは、第３画素コンタクトホールＣＨ＿Ｂを介して上記第３画素Ｂに配置された第３画素用トランジスタＴに接続されてもよい。
【０１００】
上記第１画素用第２電極、上記第２画素用第２電極ＣＥ１＿Ｇ、及び上記第３画素用第２電極ＣＥ１＿Ｂ上には共通電極ＣＥ２が配置されてもよい。上記共通電極ＣＥ２は、上記第１〜第３画素Ｒ、Ｇ、Ｂに渡って共通して設けられてもよい。
【０１０１】
これにより、上記第１画素Ｒは、上記第１画素用第１電極ＡＥ＿Ｒと、上記第１画素用発光層ＥＭＬ＿Ｒと、上記第１画素用第２電極と、上記共通電極ＣＥ２とからなる第１発光素子（不図示）を含んでもよい。上記第２画素Ｇは、上記第２画素用第１電極ＡＥ＿Ｇと、上記第２画素用発光層ＥＭＬ＿Ｇと、上記第２画素用第２電極ＣＥ１＿Ｇと、上記共通電極ＣＥ２とからなる第２発光素子ＯＬＥＤ＿Ｇを含んでもよい。上記第３画素Ｂは、上記第３画素用第１電極ＡＥ＿Ｂと、上記第３画素用発光層ＥＭＬ＿Ｂと、上記第３画素用第２電極ＣＥ１＿Ｂと、上記共通電極ＣＥ２とからなる第３発光素子ＯＬＥＤ＿Ｂを含んでもよい。
【０１０２】
一方、上記基板ＳＵＢは、上記第１発光素子、上記第２発光素子ＯＬＥＤ＿Ｇ及び上記第３発光素子ＯＬＥＤ＿Ｂにそれぞれ対応する複数の発光領域ＥＭＡと、上記発光領域ＥＭＡを除いた領域としての非発光領域ＮＥＭＡと、を含んでもよい。
【０１０３】
上記基板ＳＵＢは、上記非発光領域ＮＥＭＡに配置されて上記第１〜第３画素Ｒ、Ｇ、Ｂに駆動電圧を提供する駆動電圧配線ＤＶＬを含んでもよい。上記駆動電圧は、第２電源（図３のＥＬＶＳＳを参照）であってもよい。上記駆動電圧配線ＤＶＬは、コンタクトホールＣＨを介して上記共通電極ＣＥ２と接続されてもよい。
【０１０４】
上記基板ＳＵＢの上記非発光領域ＮＥＭＡには、ダミーパターンＤＰが設けられてもよい。
【０１０５】
上記ダミーパターンＤＰは、上記１つの第２画素Ｇを挟んで対向する上記２つの第３画素Ｂの配列方向に沿って延長されてもよい。具体的には、上記ダミーパターンＤＰが、上記基板ＳＵＢの上記非発光領域ＮＥＭＡにて、上記第２斜線方向（画面に向かって左下へと向かう方向）に沿って線状に延長されてもよい。また、上記ダミーパターンＤＰが、上記基板ＳＵＢの上記非発光領域ＮＥＭＡにて、上記第１斜線方向（画面に向かって右下へと向かう方向）に沿って線状に延長されてもよい。平面視では、上記ダミーパターンＤＰは上記第３画素Ｂと部分的に重なってもよい。ここで、上記ダミーパターンＤＰは、これに部分的に重ねられた上記第３画素Ｂを除いた、残りの２種の画素の間、即ち、互いに隣接する、上記第１画素Ｒと上記第２画素Ｇとの間に延びるように設けられてもよい。
【０１０６】
本発明の一実施例において、上記ダミーパターンＤＰは、画素定義膜ＰＤＬ上に配置された有機パターンＯＰと、上記有機パターンＯＰ上に配置された導電パターンＣＰと、を含んでもよい。
【０１０７】
上記有機パターンＯＰは、上記第３画素用発光層ＥＭＬ＿Ｂと同じ物質を含んで同じ層に設けられてもよい。上記導電パターンＣＰは、上記第３画素用第２電極ＣＥ１＿Ｂと同じ物質を含んで同じ層に設けられてもよい。
【０１０８】
上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて上記画素定義膜ＰＤＬ上に部分的に配置されるため、上記第１〜第３画素Ｒ、Ｇ、Ｂからそれぞれ出射される光に影響を与えないのでありうる。
【０１０９】
以下、図６を参照して、本発明の一実施例による表示装置の構造について積層順に説明する。
【０１１０】
上記基板ＳＵＢ上にバッファ層ＢＦＬが設けられてもよい。
【０１１１】
上記バッファ層ＢＦＬは、上記第１画素用トランジスタ、上記第２画素用トランジスタＴ、及び上記第３画素用トランジスタＴに不純物が拡散するのを防止することができる。上記バッファ層ＢＦＬは単一層からなってもよいが、少なくとも２重層以上の多重層からなってもよい。上記バッファ層ＢＦＬが多重層からなる場合、各層は同じ材料または異なる材料で形成されてもよい。上記バッファ層ＢＦＬは、上記基板ＳＵＢの材料及び工程条件に応じて省略されてもよい。
【０１１２】
上記バッファ層ＢＦＬ上に半導体層ＳＣＬが設けられてもよい。上記半導体層ＳＣＬは、ソース領域、チャネル領域、及びドレイン領域を含んでもよい。
【０１１３】
上記半導体層ＳＣＬ上にゲート絶縁層ＧＩが設けられてもよい。上記ゲート絶縁層ＧＩは、無機材料を含む無機絶縁膜であってもよい。例えば、上記ゲート絶縁層ＧＩは、シリコン窒化物、シリコン酸化物、シリコン酸窒化物のうち少なくとも何れか１つを含んでもよい。
【０１１４】
上記ゲート絶縁層ＧＩ上にゲート電極ＧＥが設けられてもよい。上記ゲート電極ＧＥは、上記半導体層ＳＣＬの上記チャネル領域を定義することができる。
【０１１５】
上記ゲート電極ＧＥ上に層間絶縁層ＩＬＤが設けられてもよい。
【０１１６】
上記層間絶縁層ＩＬＤ上には、ソース電極ＳＥ及びドレイン電極ＤＥが設けられてもよい。上記ソース電極ＳＥは、上記層間絶縁層ＩＬＤと上記ゲート絶縁層ＧＩを貫通する貫通穴を介して上記半導体層ＳＣＬのソース領域に接続されてもよい。上記ドレイン電極ＤＥは、上記層間絶縁層ＩＬＤと上記ゲート絶縁層ＧＩを貫通する貫通穴を介して上記半導体層ＳＣＬのドレイン領域に接続されてもよい。
【０１１７】
上記ソース電極ＳＥと上記ドレイン電極ＤＥ上に保護層ＰＳＶが設けられてもよい。
【０１１８】
上記保護層ＰＳＶは、無機材料からなる無機絶縁膜及び有機材料からなる有機絶縁膜のうち少なくとも１つを含んでもよい。例えば、上記保護層ＰＳＶは、上記無機絶縁膜及び上記無機絶縁膜上の上記有機絶縁膜を含んでもよい。
【０１１９】
上記保護層ＰＳＶ上には、上記第１画素用第１電極ＡＥ＿Ｒ、上記第２画素用第１電極ＡＥ＿Ｇ、及び上記第３画素用第１電極ＡＥ＿Ｂが設けられてもよい。上記第１画素用第１電極ＡＥ＿Ｒは、上記保護層ＰＳＶを貫通する上記第１画素コンタクトホールＣＨ＿Ｒを介して第１画素用トランジスタのドレイン電極に接続されてもよい。上記第２画素用第１電極ＡＥ＿Ｇは、上記保護層ＰＳＶを貫通する上記第２画素コンタクトホールＣＨ＿Ｇを介して上記第２画素用トランジスタＴのドレイン電極ＤＥに接続されてもよい。上記第３画素用第１電極ＡＥ＿Ｂは、上記保護層ＰＳＶを貫通する上記第３画素コンタクトホールＣＨ＿Ｂを介して上記第３画素用トランジスタＴのドレイン電極ＤＥに接続されてもよい。
【０１２０】
本発明の一実施例において、上記第１発光素子、上記第２発光素子ＯＬＥＤ＿Ｇ、及び上記第３発光素子ＯＬＥＤ＿Ｂは、前面発光型有機発光素子であってもよい。従って、上記第１画素用第１電極ＡＥ＿Ｒ、上記第２画素用第１電極ＡＥ＿Ｇ、及び上記第３画素用第１電極ＡＥ＿Ｂは、反射型電極であってもよい。そのため、上記第１画素用第１電極ＡＥ＿Ｒ、上記第２画素用第１電極ＡＥ＿Ｇ、及び上記第３画素用第１電極ＡＥ＿Ｂは、光を反射させることができる反射膜（不図示）及び上記反射膜の上部または光を反射させることができる透明導電膜（不図示）を含んでもよい。
【０１２１】
上記反射膜は光を反射させることができる物質を含んでもよい。例えば、上記反射膜は、金（Ａｕ）、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、銀（Ａｇ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、カルシウム（Ｃａ）、ネオジム（Ｎｄ）、イリジウム（Ｉｒ）、リチウム（Ｌｉ）、及びこれらの合金のうち少なくとも１つを含んでもよい。
【０１２２】
上記透明導電膜は透明導電性酸化物を含んでもよい。例えば、上記透明導電膜は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ  ｄｏｐｅｄ  ｚｉｎｃ  ｏｘｉｄｅ）、ＺＴＯ（ｚｉｎｃ  ｔｉｎ  ｏｘｉｄｅ）、ＧＴＯ（Ｇａｌｌｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）及びＦＴＯ（ｆｌｕｏｒｉｎｅ  ｄｏｐｅｄ  ｔｉｎ  ｏｘｉｄｅ）のうち少なくとも１つの透明導電性酸化物を含んでもよい。
【０１２３】
上記第１画素用第１電極ＡＥ＿Ｒ、上記第２画素用第１電極ＡＥ＿Ｇ、及び上記第３画素用第１電極ＡＥ＿Ｂ上に上記画素定義膜ＰＤＬが設けられてもよい。上記画素定義膜ＰＤＬは、上記第１〜第３画素Ｒ、Ｇ、Ｂの周囲に沿って上記基板ＳＵＢから突出してもよい。上記画素定義膜ＰＤＬは、上記第１画素用第１電極ＡＥ＿Ｒの一部、上記第２画素用第１電極ＡＥ＿Ｇの一部、及び上記第３画素用第１電極ＡＥ＿Ｂの一部をそれぞれ露出させる開口部を含んでもよい。上記画素定義膜ＰＤＬは有機絶縁膜を含んでもよい。
【０１２４】
上記第１画素用第１電極ＡＥ＿Ｒの露出された上面に上記第１画素用発光層ＥＭＬ＿Ｒが設けられ、上記第２画素用第１電極ＡＥ＿Ｇの露出された上面に上記第２画素用発光層ＥＭＬ＿Ｇが設けられ、上記第３画素用第１電極ＡＥ＿Ｂの露出された上面に上記第３画素用発光層ＥＭＬ＿Ｂが設けられてもよい。また、上記非発光領域ＮＥＭＡ上の上記画素定義膜ＰＤＬ上に上記有機パターンＯＰが設けられてもよい。
【０１２５】
上記第１画素用発光層ＥＭＬ＿Ｒ、上記第２画素用発光層ＥＭＬ＿Ｇ、上記第３画素用発光層ＥＭＬ＿Ｂ、及び上記有機パターンＯＰのそれぞれは、少なくとも光生成層（ｌｉｇｈｔ  ｇｅｎｅｒａｔｉｏｎ  ｌａｙｅｒ）を含む多層薄膜構造を有することができる。例えば、上記第１画素用発光層ＥＭＬ＿Ｒ、上記第２画素用発光層ＥＭＬ＿Ｇ、上記第３画素用発光層ＥＭＬ＿Ｂ、及び上記有機パターンＯＰのそれぞれは、正孔注入層（ｈｏｌｅ  ｉｎｊｅｃｔｉｏｎ  ｌａｙｅｒ）、正孔輸送層（ｈｏｌｅ  ｔｒａｎｓｐｏｒｔ  ｌａｙｅｒ）、上記光生成層、正孔抑制層（ｈｏｌｅ  ｂｌｏｃｋｉｎｇ  ｌａｙｅｒ）、電子輸送層（ｅｌｅｃｔｒｏｎ  ｔｒａｎｓｐｏｒｔ  ｌａｙｅｒ）、及び電子注入層（ｅｌｅｃｔｒｏｎ  ｉｎｊｅｃｔｉｏｎ  ｌａｙｅｒ）を備えてもよい。
【０１２６】
上記光生成層で生成される光の色は、赤色（ｒｅｄ）、緑色（ｇｒｅｅｎ）、青色（ｂｌｕｅ）、及び白色（ｗｈｉｔｅ）の何れか１つであってもよいが、本実施例ではこれを限定しない。例えば、上記発光層ＥＭＬの上記光生成層で生成される光の色はマゼンタ（ｍａｇｅｎｔａ）、シアン（ｃｙａｎ）、イエロー（ｙｅｌｌｏｗ）の何れか１つであってもよい。
【０１２７】
上記正孔注入層、上記正孔輸送層、上記正孔抑制層、上記電子輸送層及び上記電子注入層は、互いに隣接する発光領域において接続される共通層であってもよい。
【０１２８】
上記第１画素用発光層ＥＭＬ＿Ｒ上には上記第１画素用第２電極が、上記第２画素用発光層ＥＭＬ＿Ｇ上には上記第２画素用第２電極ＣＥ１＿Ｇが、上記第３画素用発光層ＥＭＬ＿Ｂ上には上記第３画素用第２電極ＣＥ１＿Ｂが、上記有機パターンＯＰ上には上記導電パターンＣＰが設けられてもよい。
【０１２９】
上記第１画素用第２電極、上記第２画素用第２電極ＣＥ１＿Ｇ、上記第３画素用第２電極ＣＥ１＿Ｂ、及び上記導電パターンＣＰ上には、上記共通電極ＣＥ２が設けられてもよい。
【０１３０】
上記共通電極ＣＥ２上には、上記共通電極ＣＥ２をカバーする薄膜封止フィルムＴＦＥが設けられてもよい。
【０１３１】
図７ａ〜図７ｇは、図５及び図６の表示装置の製造方法を順に説明するための断面図であり、図８の（ａ）は、画素の非発光領域に溝が配置されていないときの犠牲パターンの一部を示したイメージであり、図８の（ｂ）は画素の非発光領域に溝が配置されたときの犠牲パターンの一部を示したイメージである。また、図９ａは図７ｄに示された表示装置の製造段階における画素を概略的に示す平面図であり、図９ｂは図７ｅに示された表示装置の製造段階における画素を示した平面図であり、図９ｃは図９ｂのＩＩ〜ＩＩ’線に対
応する断面図である。
【０１３２】
図７ａ〜図７ｇ、図９ａ〜図９ｃでは、説明の便宜上、トランジスタが設けられた基板上に第３発光素子、ダミーパターン、及び薄膜封止フィルムを製造する方法を順に示した。
【０１３３】
図５、図６、図７ａ、及び図９ｃを参照すると、トランジスタＴが設けられた基板ＳＵＢ上に、第１画素用第１電極ＡＥ＿Ｒの一部、第２画素用第１電極ＡＥ＿Ｇの一部、及び第３画素用第１電極ＡＥ＿Ｂの一部をそれぞれ露出するように画素定義膜ＰＤＬが設けられてもよい。
【０１３４】
次いで、上記の露出された第１画素用第１電極ＡＥ＿Ｒ上に、第１画素用発光層ＥＭＬ＿Ｒと第１画素用第２電極ＣＥ１＿Ｒとが設けられてもよい。これにより、上記基板ＳＵＢの第１画素Ｒには、上記第１画素用第１電極ＡＥ＿Ｒ、上記第１画素用発光層ＥＭＬ＿Ｒ、及び上記第１画素用第２電極ＣＥ１＿Ｒが積層された構造を含む発光領域ＥＭＡが完成されうる。
【０１３５】
また、上記の露出された上記第２画素用第１電極ＡＥ＿Ｇ上に、第２画素用発光層ＥＭＬ＿Ｇと第２画素用第２電極ＣＥ１＿Ｇとが設けられてもよい。これにより、上記基板ＳＵＢの第２画素Ｇには、上記第２画素用第１電極ＡＥ＿Ｇ、上記第２画素用発光層ＥＭＬ＿Ｇ、及び上記第２画素用第２電極ＣＥ１＿Ｇが積層された構造を含む発光領域ＥＭＡが完成されうる。
【０１３６】
図７ｂを参照すると、上記第１画素Ｒの発光領域ＥＭＡ及び上記第２画素Ｇの発光領域ＥＭＡを含む上記基板ＳＵＢ上に、犠牲層ＳＦＬ及びフォトレジスト層ＰＲＬが設けられてもよい。
【０１３７】
本発明の一実施例において、上記犠牲層ＳＦＬはフッ素系材料、例えば、フッ素レジンなどを含んでもよい。ここで、フッ素レジンは、フルオロアルキル基を持つポリマー鎖を含む、エポキシ系、シロキサン系、アクリル系などの硬化性樹脂でありうる。例えば、特にはパーフルオロアルキル基でないフルオロアルキル基を持つ繰り返し単位と、他の繰り返し単位からなる、非ペルフルオロ化フッ素系コポリマーでありうる。上記フッ素系材料は感光性で、光に露出及び現像されうる。このようなフッ素系素材は、ポジティブタイプ（現像中に光に露出された部分が除去される）、またはネガティブタイプ（現像中に光に露出されない部分が除去される）を含んでもよい。
【０１３８】
図７ｃ及び図９ｃを参照すると、上記犠牲層ＳＦＬと上記フォトレジスト層ＰＲＬとが設けられた、上記基板ＳＵＢの上部にマスクＭを配置する。ここで、上記マスクＭは、第１部分Ａと第２部分Ｂを含んでもよい。上記マスクＭの第１部分Ａは、フォトマスク工程時に光が透過される領域で、上記マスクＭの第２部分Ｂは上記光が遮断される領域であってもよい。
【０１３９】
上記マスクＭを利用して、上記犠牲層ＳＦＬの一部を露出させる第１開口部ＯＰＮ１を含むフォトレジストパターンＰＲＰを形成する。
【０１４０】
上記第１開口部ＯＰＮ１は、上記基板ＳＵＢにて、画素定義膜ＰＤＬの開口部ＯＰを通じて露出する第３画素Ｂの発光領域ＥＭＡに対応して形成されうる。また、上記第１開口部ＯＰＮ１は、上記発光領域ＥＭＡの他にも、非発光領域ＮＥＭＡの一部に対応して形成されうる。即ち、上記第１開口部ＯＰＮ１によって、上記第３画素Ｂの発光領域ＥＭＡに対応して上記犠牲層ＳＦＬが外部に露出されてもよく、さらに、上記第１開口部ＯＰＮ１によって、上記非発光領域ＮＥＭＡの一部に対応して上記犠牲層ＳＦＬが外部に露出されるのであってもよい。これにより、上記第３画素Ｂの発光領域ＥＭＡと、上記非発光領域ＮＥＭＡの一部とが開放されうる。
【０１４１】
図７ｄ、図９ａ、及び図９ｃを参照すると、上記フォトレジストパターンＰＲＰをマスクとして使用することで、上記第１開口部ＯＰＮ１によって露出された箇所にて上記犠牲層ＳＦＬをエッチングする。これにより、第２開口部ＯＰＮ２を含む犠牲パターンＳＦＰが形成される。この際、上記犠牲層ＳＦＬは、フッ素系溶媒からなるエッチャントを用いてエッチングしてもよい。ここでのフッ素系溶媒は、ハイドロフルオロエーテル（HFE）、ハイドロフルオロカーボン（HFC）、パーフルオロカーボン（PFC）、パーフルオロポリエーテル（PFPE）、またはオゾン破壊係数（ODP）が0.1以下のハイドロクロロフルオロカーボン（HCFC）から選択される溶媒から選択されるものでありうる。
【０１４２】
上記第２開口部ＯＰＮ２は、上記第３画素Ｂの発光領域ＥＭＡに対応して、上記第３画素用第１電極ＡＥ＿Ｂを外部に露出させることができる。また、上記第２開口部ＯＰＮ２は、上記非発光領域ＮＥＭＡの一部に対応して、上記画素定義膜ＰＤＬの上面の一部を外部に露出させることができる。
【０１４３】
特に、本発明の一実施例において、上記非発光領域ＮＥＭＡの一部に対応して形成される上記第２開口部ＯＰＮ２と上記第１開口部ＯＰＮ１とは、溝ＴＲＥをなすことができる。
【０１４４】
上記溝ＴＲＥは、上記犠牲層ＳＦＬを溶かした上記エッチャントを、上記基板ＳＵＢの外部に抜け出るように誘導して、上記第３画素Ｂ内に上記エッチャントが残留しないようにすることができる。上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡ中にあって、同じ青色光を出射する上記第３画素Ｂが配列される方向に沿って延長されてもよい。具体的には、上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡ中にて、第２方向ＤＲ２（向かって下向きの列方向）から所定角度（例えば４５度）だけ、時計回りに回転した方向（上記第１斜線方向）及び反時計回りに回転した方向（上記第２斜線方向）の少なくとも一方に沿って、すなわち、上記第３画素Ｂが配列される方向に沿って延長されてもよい。上記溝ＴＲＥは、上記犠牲パターンＳＦＰの厚さと、上記フォトレジストパターンＰＲＰの厚さとを足し合わせた程度の深さを有することができる。
【０１４５】
図７ｅ、図９ａ、図９ｂ、及び図９ｃを参照すると、上記露出された第３画素用第１電極ＡＥ＿Ｂ上に第３画素用発光層ＥＭＬ＿Ｂを形成し、同時に、上記非発光領域ＮＥＭＡにおける露出された上記画素定義膜ＰＤＬ上に有機パターンＯＰを形成する。上記第３画素用発光層ＥＭＬ＿Ｂと上記有機パターンＯＰとは、同じ物質を含んで同じ層に設けられてもよい。
【０１４６】
次いで、上記第３画素用発光層ＥＭＬ＿Ｂ上に第３画素用第２電極ＣＥ１＿Ｂを形成し、同時に、上記有機パターンＯＰ上に導電パターンＣＰを形成する。上記第３画素用第２電極ＣＥ１＿Ｂと上記導電パターンＣＰとは、同じ物質を含んで同じ層に設けられてもよい。
【０１４７】
本発明の一実施例において、上記非発光領域ＮＥＭＡ上に設けられた上記有機パターンＯＰと上記導電パターンＣＰとの積層パターンは、ダミーパターンＤＰをなすことができる。上記ダミーパターンＤＰは上記溝ＴＲＥ内に設けられてもよい。上記ダミーパターンＤＰは、上記溝ＴＲＥの延長方向に沿って延長されてもよい。これにより、上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡ中にて、上記第２方向ＤＲ２から所定角度（例えば４５度）だけ、時計回りに回転した方向（上記第１斜線方向）及び反時計回りに回転した方向（上記第２斜線方向）の少なくとも一方に沿って、すなわち、上記第３画素Ｂが配列される方向に沿って延長されてもよい。
【０１４８】
図７ｆを参照すると、リフトオフ工程を通じて、上記フォトレジストパターンＰＲＰと上記犠牲パターンＳＦＰを除去する。この際、上記フォトレジストパターンＰＲＰ上に形成された上記第３画素用発光層ＥＭＬ＿Ｂと上記第３画素用第２電極ＣＥ１＿Ｂがともに除去されてもよい。
【０１４９】
上記フォトレジストパターンＰＲＰと上記犠牲パターンＳＦＰが除去されることにより、上記溝ＴＲＥは上記基板ＳＵＢから除去されうる。
【０１５０】
このため、上記基板ＳＵＢの第３画素Ｂには、上記第３画素用第１電極ＡＥ＿Ｂ、上記第３画素用発光層ＥＭＬ＿Ｂ、及び上記第３画素用第２電極ＣＥ１＿Ｂが積層された構造を含む上記発光領域ＥＭＡが完成されうる。
【０１５１】
次いで、図７ｇを参照すると、上記第３画素用第２電極ＣＥ１＿Ｂと上記ダミーパターンＤＰとの上に共通電極ＣＥを形成することにより、上記基板ＳＵＢ上に、第１発光素子（不図示）、第２発光素子ＯＬＥＤ＿Ｇ、及び第３発光素子ＯＬＥＤ＿Ｂが最終的に形成されうる。上記第１発光素子は上記第１画素Ｒに設けられ、上記第２発光素子ＯＬＥＤ＿Ｇは上記第２画素Ｇに設けられ、上記第３発光素子ＯＬＥＤ＿Ｂは上記第３画素Ｂに設けられてもよい。
【０１５２】
次いで、上記第２発光素子ＯＬＥＤ＿Ｇと上記第３発光素子ＯＬＥＤ＿Ｂとをカバーする薄膜封止フィルムＴＦＥを形成する。
【０１５３】
図７ｄ及び図９ａに示された製造段階において、上記犠牲層ＳＦＬを除去する際に用いられる上記エッチャントが、上記第３画素Ｂから完全に除去されずに残留すると、上記残留するエッチャントに溶けた上記犠牲層ＳＦＬは、上記犠牲パターンＳＦＰの端に沿って移動することで、上記画素定義膜ＰＤＬに付着するようになる。このような場合、図８の（ａ）に示されたように、つらら（icicles or ice pillars）状の堆積物（deposits）が、画素定義膜ＰＤＬにおける画素開口部ＯＰＤの縁に沿って配列されるようにして、上記第３画素Ｂ内に形成されうる。すなわち、画素開口部ＯＰＤの縁に沿った箇所にて、犠牲層ＳＦＬがエッチングにより除去されるに伴い、フォトレジストパターンＰＲＰの縁部がオーバーハングを形成し、このオーバーハングの下の間隙に、残留したエッチャントが保持されうる。このように保持された場合、エッチャントに溶けていた犠牲層が、エッチャントの蒸発に伴い析出して、つらら状の堆積物を形成するものと考えられる。
【０１５４】
その後、図７ｅ及び図９ｂに示された製造段階において、上記第３画素用発光層ＥＭＬ＿Ｂと上記第３画素用第２電極ＣＥ１＿Ｂを形成する工程を進行すると、上記つらら状の堆積物に、上記第３画素用発光層ＥＭＬ＿Ｂと、上記第３画素用第２電極ＣＥ１＿Ｂとが蒸着されうる。続いて、図７ｆに示された製造段階において、上記犠牲パターンＳＦＰと上記フォトレジストパターンＰＲＰを除去する場合、上記つらら状の堆積物に蒸着された上記第３画素用発光層ＥＭＬ＿Ｂと上記第３画素用第２電極ＣＥ１＿Ｂは、上記第３画素Ｂから除去されずに、フェンス（ｆｅｎｃｅ）状に残留しうる。即ち、上記のフェンス（ｆｅｎｃｅ）状の堆積物は、上記第３画素用発光層ＥＭＬ＿Ｂと上記第３画素用第２電極ＣＥ１＿Ｂが、上記つらら状の堆積物を包み込んだ形態に形成されうる。
【０１５５】
上記フェンス（ｆｅｎｃｅ）状の堆積物が上記第３画素Ｂの発光領域ＥＭＡ内に残留すると、上記第３画素Ｂの不良を引き起こしうる。例えば、上記フェンス（ｆｅｎｃｅ）状の堆積物は、上記第３画素Ｂから出射される光に影響を与えたり、上記第３画素Ｂに入射される光の反射率に影響を与えたりすることがある。また、上記つらら状の堆積物を包み込んでいる場合、上記第３画素用第２電極ＣＥ１＿Ｂは、上記つらら状の堆積物の付近で断線することがあり、このような場合、上記第３画素用第２電極ＣＥ１＿Ｂに電源がうまく印加されず、上記第３画素Ｂの点灯不良が発生する恐れがある。さらに、第３画素Ｂの箇所に第３画素用発光層ＥＭＬ＿Ｂを形成した後に、上記フェンス（ｆｅｎｃｅ）状の堆積物は、上記第３画素Ｂを除く他の画素において、犠牲層のエッチング工程時に用いられるエッチャントの流動（ｆｌｏｗ）を遮断する障壁として作用しうる。このような場合、上記他の画素から上記犠牲層が除去されずに残留するようになり、製造工程上の不良が発生する恐れがある。
【０１５６】
そこで、本発明の一実施例では、上記溝ＴＲＥを上記非発光領域ＮＥＭＡに設けることにより、上記第３画素Ｂ内に残留する上記エッチャントが、上記溝ＴＲＥに入るように誘導することができる。これにより、上記第３画素Ｂ内に残留する上記エッチャントが除去されうる。このような場合、図８の（ｂ）に示されたように、上記第３画素Ｂ内には上記つらら状の堆積物が形成されていないのでありうる。
【０１５７】
本発明の一実施例において、便宜上、上記溝ＴＲＥと上記ダミーパターンＤＰが上記第３発光素子ＯＬＥＤ＿Ｂを製造する過程で形成されるものと説明したが、これに限定されない。上記溝ＴＲＥと上記ダミーパターンＤＰは、上記第２発光素子ＯＬＥＤ＿Ｇを製造する過程で形成されてもよく、上記第１発光素子を製造する過程で形成されてもよい。
【０１５８】
図１０ａは、図９ｂの溝とダミーパターンを他の実施例の形態で示した平面図であり、図１０ｂは、図１０ａのＩＩＩ〜ＩＩＩ’線に沿った断面図である。図１０ａ及び図１０
ｂにおいて、重複した説明を避けるために、上述した一実施例と異なる点を中心に説明する。本実施例において、特に説明しない部分は上述した一実施例と同様であり、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。また、図１０ａ及び図１０ｂにおいて、説明の便宜上、トランジスタが設けられた基板上に発光素子、溝、及びダミーパターンのみを示した。
【０１５９】
図９ｂ、図１０ａ、及び図１０ｂを参照すると、基板ＳＵＢは、第１画素Ｒ、第２画素Ｇ、及び第３画素Ｂを含んでもよい。上記第１〜第３画素Ｒ、Ｇ、Ｂのそれぞれは、発光領域ＥＭＡを含んでもよい。上記基板ＳＵＢは、上記発光領域ＥＭＡを除いた非発光領域ＮＥＭＡを含んでもよい。
【０１６０】
本発明の一実施例において、上記第１画素Ｒは、第１画素用第１電極ＡＥ＿Ｒ、第１画素用発光層ＥＭＬ＿Ｒ、及び第１画素用第２電極（図９ｃのＣＥ１＿Ｒを参照）を含んでもよい。上記第２画素Ｇは、第２画素用第１電極ＡＥ＿Ｇ、第２画素用発光層ＥＭＬ＿Ｇ、及び第２画素用第２電極ＣＥ１＿Ｇを含んでもよい。上記第３画素Ｂは、第３画素用第１電極ＡＥ＿Ｂ、第３画素用発光層ＥＭＬ＿Ｂ、及び第３画素用第２電極ＣＥ１＿Ｂを含んでもよい。
【０１６１】
本発明の一実施例において、上記第２画素用発光層ＥＭＬ＿Ｇ及び上記第３画素用発光層ＥＭＬ＿Ｂは、上記第１画素用発光層ＥＭＬ＿Ｒより先に形成されてもよい。
【０１６２】
上記基板ＳＵＢの非発光領域ＮＥＭＡには溝ＴＲＥが設けられてもよい。上記溝ＴＲＥ内にはダミーパターンＤＰが配置されてもよい。上記溝ＴＲＥは、上記非発光領域ＮＥＭＡの画素定義膜ＰＤＬを外部に露出させるフォトレジストパターンＰＲＰの第１開口部ＯＰＮ１と、上記第１開口部ＯＰＮ１に対応する犠牲パターンＳＦＰの第２開口部ＯＰＮ２と、を含んでもよい。
【０１６３】
本発明の一実施例において、上記溝ＴＲＥは、上記第１画素Ｒの発光領域ＥＭＡを開放する工程で上記非発光領域ＮＥＭＡに設けられてもよい。上記第１画素Ｒの発光領域ＥＭＡを開放する工程は、上記第１画素用発光層ＥＭＬ＿Ｒ及び上記第１画素用第２電極ＣＥ１＿Ｒを形成する前の段階であってもよい。
【０１６４】
上記溝ＴＲＥは、上記第１画素Ｒの発光領域ＥＭＡを開放する工程で犠牲層を除去する際に用いられるエッチャントを、上記基板ＳＵＢの外部に抜け出るように誘導して、上記第１画素Ｒ内に上記エッチャントが残留しないようにすることができる。
【０１６５】
上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、同じ赤色光を出射する上記第１画素Ｒの配列方向に沿って延長されてもよい。具体的には、上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、第１方向ＤＲ１の（右側へと向かう方向）から所定角度（例えば４５度）だけ時計回りに回転した方向（第１斜線方向）に沿って、互いに隣接する上記第１画素Ｒが配列された方向に沿って延長されてもよい。上記溝ＴＲＥは、上記犠牲パターンＳＦＰの厚さと上記フォトレジストパターンＰＲＰの厚さとを足し合わせた程度の深さを有してもよい。
【０１６６】
上記ダミーパターンＤＰは、上記溝ＴＲＥ内に設けられ、有機パターンＯＰと上記有機パターンＯＰ上に設けられる導電パターンＣＰを含んでもよい。本発明の一実施例において、上記有機パターンＯＰは、上記第１画素用発光層ＥＭＬ＿Ｒと同じ物質を含んで同じ層に設けられてもよい。上記導電パターンＣＰは、上記第１画素用第２電極ＣＥ１＿Ｒと同じ物質を含んで同じ層に設けられてもよい。
【０１６７】
上記ダミーパターンＤＰは、上記溝ＴＲＥの延長方向に沿って延長されてもよい。これにより、上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、上記第１斜線方向に沿って、互いに隣接する上記第１画素Ｒが配列された方向に沿って線状に延長されてもよい。このような場合、上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、上記第１斜線方向に沿って線状に延びるように配置されるとともに、互いに異なる色の光を出射する上記第２画素Ｇと上記第３画素Ｂとの間に設けられてもよい。
【０１６８】
図１１ａは図９ｂの溝とダミーパターンをさらに他の実施例の形態で示した平面図であり、図１１ｂは図１１ａのＩＶ〜ＩＶ’線に沿った断面図である。図１１ａ及び図１１ｂ
において、重複した説明を避けるために、上述した一実施例と異なる点を中心に説明する。本実施例において、特に説明しない部分は上述した一実施例と同様であり、同じ番号は同じ構成要素を、類似する番号は類似する構成要素を示す。また、図１１ａ及び図１１ｂにおいて、説明の便宜上、トランジスタが設けられた基板上に、発光素子、溝、及びダミーパターンのみを示した。
【０１６９】
図９ｂ、図１１ａ、及び図１１ｂを参照すると、基板ＳＵＢは、第１画素Ｒ、第２画素Ｇ、及び第３画素Ｂを含んでもよい。上記第１〜第３画素Ｒ、Ｇ、Ｂのそれぞれは、発光領域ＥＭＡを含んでもよい。上記基板ＳＵＢは、上記発光領域ＥＭＡを除いた非発光領域ＮＥＭＡを含んでもよい。
【０１７０】
本発明の一実施例において、上記第２画素Ｇに含まれた第２画素用発光層ＥＭＬ＿Ｇは、上記第１画素Ｒに含まれた第１画素用発光層ＥＭＬ＿Ｒと上記第３画素Ｂに含まれた第３画素用発光層ＥＭＬ＿Ｂより後で形成されてもよい。
【０１７１】
上記基板ＳＵＢの非発光領域ＮＥＭＡには、溝ＴＲＥが設けられてもよい。上記溝ＴＲＥ内には、ダミーパターンＤＰが配置されてもよい。上記溝ＴＲＥは、上記非発光領域ＮＥＭＡの画素定義膜ＰＤＬを外部に露出させるフォトレジストパターンＰＲＰの第１開口部ＯＰＮ１と上記第１開口部ＯＰＮ１に対応する犠牲パターンＳＦＰの第２開口部ＯＰＮ２を含んでもよい。
【０１７２】
本発明の一実施例において、上記溝ＴＲＥは、上記第２画素Ｇの発光領域ＥＭＡを開放する工程中に上記非発光領域ＮＥＭＡに設けられてもよい。上記第２画素Ｇの発光領域ＥＭＡを開放する工程は、上記第２画素用発光層ＥＭＬ＿Ｇ及び上記第２画素用第２電極ＣＥ１＿Ｇを形成する前の段階であってもよい。
【０１７３】
上記溝ＴＲＥは、上記第２画素Ｇの発光領域ＥＭＡを開放する工程で犠牲層を除去するときに用いられるエッチャントを上記基板ＳＵＢの外部に抜け出るように誘導して、上記第２画素Ｇ内に上記エッチャントが残留しないようにすることができる。
【０１７４】
上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて同じ緑色光を出射する上記第２画素Ｇの配列方向に沿って延長されてもよい。具体的には、上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、第１方向ＤＲ１に沿って、すなわち、互いに隣接する上記第２画素Ｇが配列された一の方向に沿って延長されてもよい。また、図示していないが、上記溝ＴＲＥは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、上記第１方向ＤＲ１と交差する第２方向ＤＲ２に沿って、すなわち、互いに隣接する上記第２画素Ｇが配列された他の一の方向に沿って延長されてもよい。上記溝ＴＲＥは、上記犠牲パターンＳＦＰの厚さと上記フォトレジストパターンＰＲＰの厚さを足し合わせた程度の深さを有してもよい。
【０１７５】
上記ダミーパターンＤＰは、上記溝ＴＲＥ内に設けられており、有機パターンＯＰと上記有機パターンＯＰ上に設けられる導電パターンＣＰを含んでもよい。本発明の一実施例において、上記有機パターンＯＰは、上記第２画素用発光層ＥＭＬ＿Ｇと同じ物質を含んで同じ層に設けられてもよい。上記導電パターンＣＰは、上記第２画素用第２電極ＣＥ１＿Ｇと同じ物質を含んで同じ層に設けられてもよい。
【０１７６】
上記ダミーパターンＤＰは、上記溝ＴＲＥの延長方向に沿って延長されてもよい。これにより、上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて上記第１方向ＤＲ１に隣接して配置された上記第２画素Ｇの延長された方向に沿って延長されてもよい。このような場合、上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて上記第２方向ＤＲ２に沿って交互に配置された上記第１画素Ｒと上記第３画素Ｂとの間に設けられてもよい。
【０１７７】
図１２は、図１に示された表示装置における画素とダミーパターンの配置関係を他の実施例の形態で示した平面図である。
【０１７８】
図１及び図１２を参照すると、基板ＳＵＢは、第１画素Ｒ、第２画素Ｇ、及び第３画素Ｂを含んでもよい。上記第１〜第３画素Ｒ、Ｇ、Ｂは、それぞれが、光を発光する発光領域を含んでもよい。上記基板ＳＵＢは、上記発光領域を除いた領域としての非発光領域を含んでもよい。
【０１７９】
上記第１画素Ｒは、第１画素用第１電極ＡＥ＿Ｒ、第１画素用発光層ＥＭＬ＿Ｒ、及び第１画素用第２電極（図９ｃのＣＥ１＿Ｒを参照）を含んでもよい。上記第２画素Ｇは、第２画素用第１電極ＡＥ＿Ｇ、第２画素用発光層ＥＭＬ＿Ｇ、及び第２画素用第２電極（図９ｃのＣＥ１＿Ｇを参照）を含んでもよい。上記第３画素Ｂは、第３画素用第１電極ＡＥ＿Ｂ、第３画素用発光層ＥＭＬ＿Ｂ、及び第３画素用第２電極（図１１ｂのＣＥ１＿Ｂを参照）を含んでもよい。
【０１８０】
本発明の一実施例において、上記第１画素Ｒは赤色光を出射することができ、上記第２画素Ｇは緑色光を出射することができ、上記第３画素Ｂは青色光を出射することができる。上記第２画素Ｇは、上記第１画素Ｒと上記第３画素Ｂより小さい面積であってもよい。また、上記第１画素Ｒと上記第３画素Ｂは同じ面積（またはサイズ）であってもよいが、これに限定されない。
【０１８１】
上記基板ＳＵＢの非発光領域には、第１〜第３ダミーパターンＤＰ１、ＤＰ２、ＤＰ３が設けられてもよい。
【０１８２】
上記第１ダミーパターンＤＰ１は、第１斜線方向（画面に向かって右下へと向かう方向）及び第２斜線方向（画面に向かって左下へと向かう方向）に、それぞれ直線状に延びることで、直交格子状をなしており、上記赤色光を出射し第１斜線方向及び第２斜線方向に配列されている上記第１画素Ｒの縁部に、それぞれ重なるか近接するようにして、上記基板ＳＵＢの非発光領域に設けられてもよい。上記第１ダミーパターンＤＰ１は、第２電極ＡＥ＿２の上に上記第１画素用発光層ＥＭＬ＿Ｒと上記第１画素用第２電極ＣＥ１＿Ｒとの積層パターンを形成する際に、これと同時に形成されてもよい。
【０１８３】
上記第２ダミーパターンＤＰ２は、第１方向ＤＲ１（右側へと向かう方向）に直線状に延びており、上記緑色光を出射し上記第１方向ＤＲ１に配列されている上記第２画素Ｇの縁部に、それぞれ重なるか近接するようにして、上記基板ＳＵＢの非発光領域に設けられてもよい。上記第２ダミーパターンＤＰ２は、第２電極ＡＥ＿２の上に上記第２画素用発光層ＥＭＬ＿Ｇと上記第２画素用第２電極ＣＥ１＿Ｇとの積層パターンを形成する際に、これと同時に形成されてもよい。
【０１８４】
上記第３ダミーパターンＤＰ３は、第１斜線方向（画面に向かって右下へと向かう方向）及び第２斜線方向（画面に向かって左下へと向かう方向）に、それぞれ直線状に延びることで、直交格子状をなしており、上記青色光を出射し第１斜線方向及び第２斜線方向に配列されている上記第３画素Ｂの縁部に、それぞれ重なるか近接するようにして、上記基板ＳＵＢの非発光領域に設けられてもよい。上記第３ダミーパターンＤＰ３は、第３電極ＡＥ＿３の上に上記第３画素用発光層ＥＭＬ＿Ｂと上記第３画素用第２電極ＣＥ１＿Ｂとの積層パターンを形成する際に、これと同時に形成されてもよい。
【０１８５】
以下、図１３ａ〜図１３ｐを参照して第１〜第３発光素子を製造する方法を順に説明する。なお、これらの図では、溝ＴＲＥ及びダミーパターンＤＰが省かれているが、図７ｃ〜７ｇに示したのと同様である。
【０１８６】
図１３ａ〜図１３ｐは第１〜第３発光素子の製造方法を順に説明するための断面図である。図１３ａ〜図１３ｐは、説明の便宜上、上記第１〜第３発光素子に接続された構造物、例えば、トランジスタ及び配線部などを省略した。
【０１８７】
図１３ａを参照すると、ベース基板ＢＳ上に第１−１〜第１−３電極ＡＥ１、ＡＥ２、ＡＥ３が形成される。また、上記ベース基板ＢＳ上には、上記第１−１〜第１−３電極ＡＥ１、ＡＥ２、ＡＥ３の一部をそれぞれ露出させる画素定義膜ＰＤＬが形成される。上記画素定義膜ＰＤＬ上には第１犠牲層ＳＦＬ１及び第１フォトレジスト層ＰＲＬ１が設けられる。
【０１８８】
図１３ｂを参照すると、上記第１フォトレジスト層ＰＲＬ１をパターニングして上記第１犠牲層ＳＦＬの一部を露出させる第１開口部ＯＰＮ１を含む第１フォトレジストパターンＰＲＰ１が形成される。上記第１開口部ＯＰＮ１は、上記各第１−１電極ＡＥ１に対応する島状の開口部と、これらの縁部に重なるかまたは近接して設けられる直線状の開口部（溝ＴＲＥに対応）とを含み、これらの開口部の箇所にて、上記第１犠牲層ＳＦＬ１を露出させることができる。
【０１８９】
次いで、図１３ｃを参照すると、上記第１フォトレジストパターンＰＲＰ１をマスクとして使用して上記第１犠牲層ＳＦＬ１をエッチングすることにより、第２開口部ＯＰＮ２を含む第１犠牲パターンＳＦＰ１が形成される。上記第２開口部ＯＰＮ２は、上記各第１−１電極ＡＥ１の一部（周縁部以外）を外部に露出させる島状の開口部と、これらの縁部に重なるかまたは近接して設けられる直線状の開口部とを含むことができる。第１フォトレジストパターンＰＲＰ１及び第１犠牲パターンＳＦＰ１の直線状の開口部により、図７ｄに示す溝ＴＲＥに対応する第１溝が形成されうる。
【０１９０】
図１３ｄを参照すると、上記露出された第１−１電極ＡＥ１及び第１溝（図７ｄの溝ＴＲＥに対応）を含む上記ベース基板ＢＳ上に、第１発光層ＥＭＬ１を形成し、上記第１発光層ＥＭＬ１上に第２−１電極ＣＥ１＿１が形成される。この際、第１溝中には、第１ダミーパターン（図１２の「ＤＰ１」または図５の「ＤＰ」に対応）が形成される。
【０１９１】
図１３ｅを参照すると、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程を通じて上記第１フォトレジストパターンＰＲＰ１と上記第１犠牲パターンＳＦＰ１を除去する。この際、上記第１フォトレジストパターンＰＲＰ１上に形成された、上記第１発光層ＥＭＬ１及び上記第２−１電極ＣＥ１＿１が、ともに除去されてもよい。即ち、上記露出された第１−１電極ＡＥ１上及び第１溝中の領域のみに、上記第１発光層ＥＭＬ１と上記第２−１電極ＣＥ１＿１との積層パターンが残ることができる。
【０１９２】
これにより、上記ベース基板ＢＳ上に上記第１−１電極ＡＥ１、上記第１発光層ＥＭＬ１、及び上記第２−１電極ＣＥ１＿１が順に積層された構造を含む第１画素の発光領域が完成されうる。
【０１９３】
図１３ｆを参照すると、上記第１画素の発光領域を含む上記ベース基板ＢＳ上に第２犠牲層ＳＦＬ２及び第２フォトレジスト層ＰＲＬ２が設けられる。
【０１９４】
図１３ｇを参照すると、上記第２フォトレジスト層ＰＲＬ２をパターニングして上記第２犠牲層ＳＦＬ２の一部を露出させる第３開口部ＯＰＮ３を含む第２フォトレジストパターンＰＲＰ２が形成される。上記第３開口部ＯＰＮ３は、上記各第１−２電極ＡＥ２に対応する島状の開口部を含み、これら島状の開口部にて上記第２犠牲層ＳＦＬ２を露出させることができる。第３開口部ＯＰＮ３は、さらに、列をなす複数の島状の開口部の縁部に重なるかまたは近接して設けられる直線状の開口部を含むことができ、この直線状の開口部の箇所でも、第２犠牲層ＳＦＬ２を露出させることができる。
【０１９５】
図１３ｈを参照すると、上記第２フォトレジストパターンＰＲＰ２をマスクとして使用して上記第２犠牲層ＳＦＬ２をエッチングすることにより、第４開口部ＯＰＮ４を含む第２犠牲パターンＳＦＰ２が形成される。上記第４開口部ＯＰＮ４は、上記各第１−２電極ＡＥ２の一部（周縁部以外）を外部に露出させる島状の開口部を含むことができる。また、第４開口部ＯＰＮ４は、列をなす複数の島状の開口部の縁部に重なるかまたは近接して設けられる直線状の開口部を含むことができる。この場合、第２フォトレジストパターンＰＲＰ２及び第２犠牲パターンＳＦＰ２の直線状の開口部により、図７ｄに示す溝ＴＲＥに対応する第２溝が形成されうる。
【０１９６】
図１３ｉを参照すると、上記露出された上記第１−２電極ＡＥ２を含む上記ベース基板ＢＳ上に第２発光層ＥＭＬ２を形成し、上記第２発光層ＥＭＬ２上に第２−２電極ＣＥ１＿２が形成される。この際、第２溝中に、第２ダミーパターン（図１２の「ＤＰ２」または図５の「ＤＰ」に対応）が形成されうる。
【０１９７】
図１３ｊを参照すると、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程を通じて上記第２フォトレジストパターンＰＲＰ２と上記第２犠牲パターンＳＦＰ２を除去する。この際、上記第２フォトレジストパターンＰＲＰ２上に形成された上記第２発光層ＥＭＬ２及び上記第２−２電極ＣＥ１＿２とが、ともに除去されてもよい。即ち、上記露出された第１−２電極ＡＥ２上のみ、または、この各第１−２電極ＡＥ２上及び第２溝中の領域のみに、上記第２発光層ＥＭＬ２と上記第２−２電極ＣＥ１＿２との積層パターンが残ることができる。
【０１９８】
これにより、上記ベース基板ＢＳ上に上記第１−２電極ＡＥ２、上記第２発光層ＥＭＬ２、及び上記第２−２電極ＣＥ１＿２が順に積層された構造を含む第２画素の発光領域が完成されうる。
【０１９９】
図１３ｋを参照すると、上記第２画素の発光領域を含む上記ベース基板ＢＳ上に第３犠牲層ＳＦＬ３及び第３フォトレジスト層ＰＲＬ３が設けられる。
【０２００】
図１３ｌを参照すると、上記第３フォトレジスト層ＰＲＬ３をパターニングして上記第３犠牲層ＳＦＬ３の一部を露出させる第５開口部ＯＰＮ５を含む第３フォトレジストパターンＰＲＰ３が形成される。上記第５開口部ＯＰＮ５は、上記各第１−３電極ＡＥ３に対応する島状の開口部を含み、これら島状の開口部にて上記第３犠牲層ＳＦＬ３を露出させることができる。第５開口部ＯＰＮ５は、さらに、列をなす複数の島状の開口部の縁部に重なるかまたは近接して設けられる直線状の開口部を含むことができ、この直線状の開口部の箇所でも、第３犠牲層ＳＦＬ３を露出させることができる。
【０２０１】
図１３ｍを参照すると、上記第３フォトレジストパターンＰＲＰ３をマスクとして使用して上記第３犠牲層ＳＦＬ３をエッチングすることにより、第６開口部ＯＰＮ６を含む第３犠牲パターンＳＦＰ３が形成される。上記第６開口部ＯＰＮ６は、上記各第１−３電極ＡＥ３の一部（周縁部以外）を外部に露出させる島状の開口部を含むことができる。また、第５開口部ＯＰＮ５は、列をなす複数の島状の開口部の縁部に重なるかまたは近接して設けられる直線状の開口部を含むことができる。この場合、第３フォトレジストパターンＰＲＰ３及び第３犠牲パターンＳＦＰ３の直線状の開口部により、図７ｄに示す溝ＴＲＥに対応する第３溝が形成されうる。
【０２０２】
図１３ｎを参照すると、上記露出された上記第１−３電極ＡＥ３を含む上記ベース基板ＢＳ上に第３発光層ＥＭＬ３を形成し、上記第３発光層ＥＭＬ３上に第２−３電極ＣＥ１＿３が形成される。この際、第３溝中に、第３ダミーパターン（図１２の「ＤＰ３」または図５の「ＤＰ」に対応）が形成されうる。
【０２０３】
図１３ｏを参照すると、リフトオフ（ｌｉｆｔ−ｏｆｆ）工程を通じて上記第３フォトレジストパターンＰＲＰ３と上記第３犠牲パターンＳＦＰ３を除去する。この際、上記第３フォトレジストパターンＰＲＰ３上に形成された上記第３発光層ＥＭＬ３及び上記第２−３電極ＣＥ１＿３とが、ともに除去されてもよい。即ち、上記露出された第１−３電極ＡＥ３上のみ、または、この各第１−３電極ＡＥ３上及び第３溝中の領域のみに上記第３発光層ＥＭＬ３と上記第２−３電極ＣＥ１＿３との積層パターンが残ることができる。
【０２０４】
これにより、上記ベース基板ＢＳ上に上記第１−３電極ＡＥ３、上記第３発光層ＥＭＬ３、及び上記第２−３電極ＣＥ１＿３が順に積層された構造を含む第３画素の発光領域が完成されうる。
【０２０５】
図１３ｐを参照すると、上記第１画素の発光領域、上記第２画素の発光領域、及び上記第３画素の発光領域を含む上記ベース基板ＢＳ上に共通電極ＣＥ２が設けられる。これにより、上記第１画素の発光領域には第１発光素子ＯＬＥＤ１が最終的に設けられ、上記第２画素の発光領域には第２発光素子ＯＬＥＤ２が最終的に設けられ、上記第３画素の発光領域には第３発光素子ＯＬＥＤ３が最終的に設けられうる。なお、共通電極ＣＥ２はダミーパターンをも覆うように、表示領域ＤＡ内の全体にわたって設けることができる。
【０２０６】
上記第１発光素子ＯＬＥＤ１は、上記第１−１電極ＡＥ１、上記第１発光層ＥＭＬ１、上記第２−１電極ＣＥ１＿１、及び上記共通電極ＣＥ２を含んでもよい。上記第２発光素子ＯＬＥＤ２は、上記第１−２電極ＡＥ２、上記第２発光層ＥＭＬ２、上記第２−２電極ＣＥ１＿２、及び上記共通電極ＣＥ２を含んでもよい。上記第３発光素子ＯＬＥＤ３は、上記第１−３電極ＡＥ３、上記第３発光層ＥＭＬ３、上記第２−３電極ＣＥ１＿３、及び上記共通電極ＣＥ２を含んでもよい。
【０２０７】
図１４は、図６の表示装置を他の実施例の形態で示したもので、図５のＩ〜Ｉ’線に対
応する断面図である。図１４では、図６を参照して説明した構成要素に対して同じ参照符号を使用し、これらの構成要素に対する重複する説明は省略する。また、図１４の表示装置は、補助電極ＡＵＸ１、ＡＵＸ２を除けば、図６の表示装置と実質的に同一または類似の構成であってもよい。
【０２０８】
図５、図６、及び図１４を参照すると、本発明の一実施例による表示装置は第１〜第３画素Ｒ、Ｇ、Ｂが配列された基板ＳＵＢを含んでもよい。
【０２０９】
上記第１画素Ｒは、第１画素用第１電極ＡＥ＿Ｒ、第１画素用発光層ＥＭＬ＿Ｒ、及び第１画素用第２電極（不図示）が積層された構造を含む発光領域ＥＭＡを含んでもよい。上記第２画素Ｇは、第２画素用第１電極ＡＥ＿Ｇ、第２画素用発光層ＥＭＬ＿Ｇ、及び第２画素用第２電極ＣＥ１＿Ｇが積層された構造を含む発光領域ＥＭＡを含んでもよい。上記第３画素Ｂは、第３画素用第１電極ＡＥ＿Ｂ、第３画素用発光層ＥＭＬ＿Ｂ、及び第３画素用第２電極ＣＥ１＿Ｂが積層された構造を含む発光領域ＥＭＡを含んでもよい。
【０２１０】
上記第１画素用第２電極、上記第２画素用第２電極ＣＥ１＿Ｇ、及び上記第３画素用第２電極ＣＥ１＿Ｂ上には、共通電極ＣＥ２が配置されてもよい。
【０２１１】
これにより、上記第１画素Ｒは、上記第１画素用第１電極ＡＥ＿Ｒ、上記第１画素用発光層ＥＭＬ＿Ｒ、上記第１画素用第２電極、及び上記共通電極ＣＥ２からなる第１発光素子（不図示）を含んでもよい。上記第２画素Ｇは、上記第２画素用第１電極ＡＥ＿Ｇ、上記第２画素用発光層ＥＭＬ＿Ｇ、上記第２画素用第２電極ＣＥ１＿Ｇ、及び上記共通電極ＣＥ２からなる第２発光素子ＯＬＥＤ＿Ｇを含んでもよい。上記第３画素Ｂは、上記第３画素用第１電極ＡＥ＿Ｂ、上記第３画素用発光層ＥＭＬ＿Ｂ、上記第３画素用第２電極ＣＥ１＿Ｂ、及び上記共通電極ＣＥ２からなる第３発光素子ＯＬＥＤ＿Ｂを含んでもよい。
【０２１２】
一方、上記基板ＳＵＢは、表示領域ＤＡ中に、上記第１画素Ｒの発光領域ＥＭＡ、上記第２画素Ｇの発光領域ＥＭＡ、及び上記第３画素Ｂの発光領域ＥＭＡ、並びに、これらを除いた領域である非発光領域ＮＥＭＡを含んでもよい。
【０２１３】
上記非発光領域ＮＥＭＡには、補助電極ＡＵＸ１、ＡＵＸ２とダミーパターンＤＰが設けられてもよい。
【０２１４】
上記補助電極ＡＵＸ１、ＡＵＸ２は、上記第２画素Ｇの発光領域ＥＭＡに隣接した非発光領域ＮＥＭＡに設けられた第１補助電極ＡＵＸ１と、上記第３画素Ｂの発光領域ＥＭＡに隣接した非発光領域ＮＥＭＡに設けられた第２補助電極ＡＵＸ２と、を含んでもよい。図面に示されていないが、上記第１画素Ｒの発光領域ＥＭＡに隣接した非発光領域ＮＥＭＡにも補助電極が設けられてもよい。
【０２１５】
上記第１補助電極ＡＵＸ１は、上記第２画素用第２電極ＣＥ１＿Ｇと上記共通電極ＣＥ２に電気的に接続されてもよい。上記第２補助電極ＡＵＸ２は、上記第３画素用第２電極ＣＥ１＿Ｂと上記共通電極ＣＥ２に電気的に接続されてもよい。
【０２１６】
本発明の一実施例において、上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、上記第１補助電極ＡＵＸ１と上記第２補助電極ＡＵＸ２との間に、これらから離間されて設けられてもよい。上記ダミーパターンＤＰは、上記基板ＳＵＢの非発光領域ＮＥＭＡにおいて、第１斜線方向（画面に向かって右下へと向かう方向）及び第２斜線方向（画面に向かって左下へと向かう方向）の少なくともいずれかの方向に直線状に延びるとともに、この方向に配列された上記第３画素Ｂの縁部に、それぞれ重なるかまたは近接するように配置されてもよい。
【０２１７】
上記ダミーパターンＤＰは、画素定義膜ＰＤＬ上に配置された、有機パターンＯＰと、上記有機パターンＯＰ上に配置された導電パターンＣＰとの積層パターンを含んでもよい。上記有機パターンＯＰは、上記第３画素用発光層ＥＭＬ＿Ｂと同じ物質を含んで同じ層に設けられてもよい。上記導電パターンＣＰは、上記第３画素用第２電極ＣＥ１＿Ｂと同じ物質を含んで同じ層に設けられてもよい。
【０２１８】
本発明の一実施例による表示装置は様々な電子機器に採用されてもよい。例えば、表示装置は、テレビ、ノート型パソコン、携帯電話、スマートフォン、スマートパッド（ＰＤ；digital notepad）、ピーエムピー（ＰＭＰ；personal media player）、ピーディーエー（ＰＤＡ；personal digital assistant）、ナビゲーション（navigation system）、及び、スマートウォッチといった各種ウェアラブル機器などに適用されてもよい。
【０２１９】
以上では、本発明の好ましい実施例を参照して説明したが、当該技術分野の熟練した当業者または当該技術分野で通常の知識を有する者であれば、添付の特許請求の範囲に記載された本発明の思想及び技術領域から外れない範囲内で本発明を多様に修正及び変更することができることが理解できるであろう。
【０２２０】
従って、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定められるべきである。
【０２２１】
本発明のいくつかの実施形態について、下記のとおりである。
【０２２２】
一般に、有機発光表示装置の製造方法は、多くの場合、下記(i)〜(iv)の工程を含む。
(i) データ線、走査線などの配線と、ＴＦＴなどによる画素ごとのスイッチング素子と、画素電極を形成する。
(ii) この上に、画素定義膜ＰＤＬのパターンを設ける。この画素定義膜ＰＤＬは、画素ごとに、各画素電極の大部分（周縁部以外）を露出させる画素開口部ＯＰＤが備えられる。画素定義膜ＰＤＬは、ポリスチレン、ポリメチルメタクリレート（ＰＭＭＡ）などの樹脂からなり、厚みが大きく、例えば０．３〜１μｍである。
(iii) 各画素開口部ＯＰＤに、所定の色（特にはＲ，Ｇ及びＢ）の有機発光層パターンをフォトリソグラフィーにより設ける。
(iv) この後に、画素領域の全面にわたって共通電極を設けてから、封止層を設ける。
【０２２３】
このような製造方法において、下記Ａ１〜Ａ４のように行うことができる。
Ａ１  画素定義膜ＰＤＬの画素開口部ＯＰＤの縁部が、ゆるやかな順テーパー状（forward- or normal- gently tapered shape）になるようにすべく、上記(iii)の工程にて、フォトレジスト層ＰＲＬを設ける前に、犠牲層ＳＦＬを設けておく（図７ｂ〜７ｄ）。
【０２２４】
Ａ２  各色の有機発光パターンを形成するにあたり、まず、フォトレジストパターンＰＲＰを形成する。そして、フォトレジストパターンＰＲＰをマスクとして、犠牲層ＳＦをエッチングすることにより、フォトレジストパターンＰＲＰに対応する犠牲層パターンＳＦＰを設ける。
犠牲層ＳＦは、エッチャント液（特には有機溶媒）に対するエッチング速度の大きい材料からなる。例えば、フッ素系溶媒（HFE, HFC, PFC, PFPE）をエッチャント液に用い、フッ素系ポリマー（特には、非パーフルオロ化フッ素系コポリマー）を含む材料で犠牲層ＳＦを設ける。
【０２２５】
Ａ３  このようにしてフォトレジストと犠牲層との積層パターンを形成した後、全面に有機発光層を成膜し、フォトレジストパターンＰＲＰを、不要箇所の有機発光層とともに除去する。これにより、所定の画素開口部に、有機発光層が残留して有機発光層パターンが形成されるようにする。
【０２２６】
Ａ４  上記Ａ３の工程にて、有機発光層の上に導電層を重ねて成膜し、有機発光層パターンの上に電極層が形成されるようにする。この電極層は、有機発光層と共通電極との接触抵抗を低下させる。また、有機発光層の封止に寄与しうる。
【０２２７】
ところが、上記Ａ１〜Ａ４のように行った場合、次の問題が発生しうる。
(a) 犠牲層ＳＦをエッチング液により除去する際、フォトレジストパターンＰＲＰのオーバーハングと、画素定義膜ＰＤＬの縁部との間の間隙に、犠牲層ＳＦの材料を溶解させた有機溶媒（エッチング液）が、すぐに排出されずに残留することがある。（ここでの「溶解」は分解を伴いうる。）
【０２２８】
(b) すると、オーバーハングの下の間隙中には、有機溶媒（エッチング液）が蒸発した後、犠牲層ＳＦの材料からなる堆積物が残留する。特には、フォトレジストパターンＰＲＰのオーバーハングと、画素定義膜ＰＤＬの上面（またはテーパー面）との間に延びる、つらら状または柱状の堆積物が生じる。
【０２２９】
(c) このような堆積物が残留したままで上記Ａ２またはＡ２〜Ａ３の工程を行うと、犠牲層ＳＦの材料の堆積物のまわりに、有機発光層や導電層が、さらに堆積する。そして、このような堆積物、特にはフェンス状となった堆積物が、出射される光などに影響を与えることがある。また、電極層に部分的な断線を生じることがある。
【０２３０】
そこで、好ましい実施形態においては、下記Ｂ１〜Ｂ６のとおりである。
【０２３１】
Ｂ１  フォトレジストパターンＰＲＰには、画素開口部ＯＰＤに対応する島状の開口部とともに、これら開口部の列に沿って延びる直線状の開口部を設けておく。この直線状の開口部は、島状の各開口部の縁部に重なるかまたは近接するように配置される。
【０２３２】
Ｂ２  すると、犠牲層パターンＳＦＰにも、対応して直線状の開口部が形成される。
この結果、フォトレジストと犠牲層との積層パターンには、溝ＴＲＥが形成される。
上記Ａ２の工程にて、犠牲層を溶解させたエッチング液は、これを排出する際、オーバーハングの下の隙間に残留するよりも、溝ＴＲＥ内に残留するか、溝ＴＲＥを通じて外側へと排出される
【０２３３】
Ｂ３  フォトレジストと犠牲層との積層パターンを除去した際に、溝ＴＲＥも消滅する。
しかし、溝ＴＲＥ中に形成されていた、有機発光層と導電層との積層パターン（ダミーパターンＤＰ）が、線状に残る。
なお、このダミーパターンＤＰは、有機発光表示装置の製品に悪影響を与えず、むしろ、封止層との接着を強化する役割などを果たしうる。
【０２３４】
Ｂ４  上記Ｂ１〜Ｂ２のような溝ＴＲＥの形成は、青（Ｂ）、緑（Ｇ）及び赤（Ｒ）の各色の有機発光パターンを設ける際、または、これらのうちの少なくともいずれかの色の有機発光パターンを設ける際に行うことができる。特には、最初に形成する色の機発光パターンを設ける際、または、堆積物による影響が大きい色の有機発光パターン形成工程にて行うことができる。例えば、少なくとも青色または赤色の有機発光パターンを設ける際に行うことができる。
【０２３５】
Ｂ５  ペンタイル配列、特にはダイアモンドペンタイル配列の場合、斜め方向に直線状の溝を設けることができる。
特には、溝ＴＲＥ及びダミーパターンＤＰについて、画面に向かって右下へ向かう方向（第１斜線方向）と、画面に向かって左下へ向かう方向（第２斜線方向）とに直線状に延びるようにすることで、格子状に設けることができる。
図１２のように、青色及び赤色の有機発光パターン形成の際には、このように斜めに延びる格子状の溝ＴＲＥ及びダミーパターンＤＰ１及びＤＰ３を形成し、緑色の有機発光パターン形成の際には、左右方向に直線状に延びる溝ＴＲＥ及びダミーパターンＤＰ２を形成することもできる。
【０２３６】
Ｂ６  溝ＴＲＥは、特には、画素開口部ＯＰＤの縁部や、画素電極（第１電極）の縁部に重なるように設けることができる。例えば、図９ａ、図１０ａなどのように、コンタクトホールの形成箇所に重なるように設けることができる。
【符号の説明】
【０２３７】
ＳＵＢ    基板
ＤＰ      ダミーパターン
ＥＭＡ    発光領域
ＮＥＭＡ  非発光領域
ＯＰ      有機パターン
ＣＰ      導電パターン
ＴＲＥ    溝
ＡＵＸ１、ＡＵＸ２  第１及び第２補助電極
【図１】
2019110106.tif 000003
【図２】
2019110106.tif 000004
【図３】
2019110106.tif 000005
【図４】
2019110106.tif 000006
【図５】
2019110106.tif 000007
【図６】
2019110106.tif 000008
【図７ａ】
2019110106.tif 000009
【図７ｂ】
2019110106.tif 000010
【図７ｃ】
2019110106.tif 000011
【図７ｄ】
2019110106.tif 000012
【図７ｅ】
2019110106.tif 000013
【図７ｆ】
2019110106.tif 000014
【図７ｇ】
2019110106.tif 000015
【図８】
2019110106.tif 000016
【図９ａ】
2019110106.tif 000017
【図９ｂ】
2019110106.tif 000018
【図９ｃ】
2019110106.tif 000019
【図１０ａ】
2019110106.tif 000020
【図１０ｂ】
2019110106.tif 000021
【図１１ａ】
2019110106.tif 000022
【図１１ｂ】
2019110106.tif 000023
【図１２】
2019110106.tif 000024
【図１３ａ】
2019110106.tif 000025
【図１３ｂ】
2019110106.tif 000026
【図１３ｃ】
2019110106.tif 000027
【図１３ｄ】
2019110106.tif 000028
【図１３ｅ】
2019110106.tif 000029
【図１３ｆ】
2019110106.tif 000030
【図１３ｇ】
2019110106.tif 000031
【図１３ｈ】
2019110106.tif 000032
【図１３ｉ】
2019110106.tif 000033
【図１３ｊ】
2019110106.tif 000034
【図１３ｋ】
2019110106.tif 000035
【図１３ｌ】
2019110106.tif 000036
【図１３ｍ】
2019110106.tif 000037
【図１３ｎ】
2019110106.tif 000038
【図１３ｏ】
2019110106.tif 000039
【図１３ｐ】
2019110106.tif 000040
【図１４】
2019110106.tif 000041