(57)【要約】【課題】  ハーフブリッジ回路内のスイッチングデバイスのハードスイッチングを阻止する。【解決手段】      オシレータ駆動型のハーフブリッジ回路のための適応型デッドタイム設定回路であって、ハーフブリッジ回路の中間接続点における電圧を検出する検出回路と、前記電圧のＨレベルからＬレベルへの遷移を示す第１の信号を発生する第１の回路と、少なくとも前記第１の信号に基づいて、オシレータを制御する適応型デッドタイム信号を出力する出力回路とを備えてなる回路である。【選択図】        図３
2007527190.tif 000002
【特許請求の範囲】
【請求項１】
オシレータ駆動型のハーフブリッジ回路のための適応型デッドタイム設定回路であって、
ハーフブリッジ回路の中間接続点における電圧を検出する検出回路と、
前記電圧のＨレベルからＬレベルへの遷移を示す第１の信号を発生する第１の回路と、
少なくとも前記第１の信号に基づいて、オシレータを制御する適応型デッドタイム信号を出力する出力回路とを備えてなる回路。
【請求項２】
前記電圧のＬレベルからＨレベルへの遷移を示す第２の信号を発生する第２の回路を備え、
前記出力回路は、前記第２の信号及び第１の信号に基づいて、前記適応型デッドタイム信号を出力するようになっている、請求項１記載の回路。
【請求項３】
前記第１の回路は、前記ＨレベルからＬレベルへの遷移の始まりに第１のパルスを発生し、かつ遷移の終わりに第２のパルスを発生し、前記第１及び第２のパルスに基づいて、前記第１の信号を発生するようになっている、請求項１記載の回路。
【請求項４】
前記第２の回路は、前記第１の信号を再生することにより、第２の信号を発生するようになっている、請求項３記載の回路。
【請求項５】
前記第１の回路は、前記第１及び第２のパルスに対応して、第１のコンデンサを充電することにより、前記ＨレベルからＬレベルへの遷移を示す前記第１の信号を発生し、前記第２の回路は、前記第１のコンデンサの充電に対応して、第２のコンデンサを充電することにより、前記第２の信号を発生し、
前記出力回路は、前記第１及び第２のコンデンサの充電に対応して、前記適応型デッドタイム信号を出力し、前記適応型デッドタイム信号は、前記ハーフブリッジ回路の中間接続点における前記ＨレベルからＬレベルへ、またはＬレベルからＨレベルへの遷移に対応して、前記オシレータを制御するようになっている、請求項４記載の回路。
【請求項６】
前記第２の回路は、前記第１の信号を再生することにより、前記第２の信号を発生するようになっている、請求項２記載の回路。
【請求項７】
前記第１の回路は、前記ＨレベルからＬレベルへの遷移に対応して、第１のコンデンサを充電することにより、前記ＨレベルからＬレベルへの遷移を示す前記第１の信号を発生し、前記第２の回路は、前記第１のコンデンサの充電に対応して、第２のコンデンサを充電することにより、ＬレベルからＨレベルへの遷移を示す前記第２の信号を発生し、
前記出力回路は、前記第１及び第２のコンデンサの充電に対応して、前記適応型デッドタイム信号を出力し、前記適応型デッドタイム信号は、前記ハーフブリッジ回路の中間接続点における前記ＨレベルからＬレベルまたはＬレベルからＨレベルへの遷移に対応して、前記オシレータを制御するようになっている、請求項６記載の回路。
【請求項８】
ハーフブリッジ回路の中間接続点における電圧を検出する前記検出回路は、
ハーフブリッジ回路の中間接続点に接続され、中間接続点における検出電圧が印加される高電圧スイッチングデバイスと、
検出電圧が印加されるように、高電圧スイッチングデバイスに接続され、ハーフブリッジ回路の動作に関する信号を出力し、ハーフブリッジ回路の中間接続点における電圧に基づいて、ハードスイッチングを阻止する検出電圧出力回路とを備えている、請求項１記載の回路。
【請求項９】
高電圧スイッチングデバイスは、ＭＯＳＦＥＴである、請求項８記載の回路。
【請求項１０】
ハーフブリッジ回路のハイサイドスイッチがオフした時に、高電圧スイッチングデバイスが駆動されるようになっている、請求項８記載の回路。
【請求項１１】
オシレータ駆動型のハーフブリッジ回路の適応型デッドタイム信号を発生させる方法であって、
ハーフブリッジ回路の中間接続点における電圧を検出し、
前記電圧のＨレベルからＬレベルへの遷移を示す第１の信号を発生し、
少なくとも前記第１の信号に基づいて、前記オシレータを制御する適応型デッドタイム信号を発生させることを特徴とする方法。
【請求項１２】
前記電圧のＬレベルからＨレベルへの遷移を示す第２の信号を発生させ、
前記第２の信号及び前記第１の信号に基づいて、前記適応型デッドタイム信号を発生させることを含む、請求項１１記載の方法。
【請求項１３】
前記ＨレベルからＬレベルへの遷移の始まりに第１のパルスを発生させるとともに、前記ＨレベルからＬレベルへの遷移の終わりに、第２のパルスを発生させることにより、前記第１の信号を発生させる、請求項１１記載の方法。
【請求項１４】
前記第１の信号を再生することにより、前記第２の信号を発生させる、請求項１３記載の方法。
【請求項１５】
前記ＨレベルからＬレベルへの遷移を示す前記第１の信号を、前記第１のパルス及び第２のパルスに対応して、第１のコンデンサを充電することにより発生させ、前記ＬレベルからＨレベルへの遷移を示す前記第２の信号を、前記第１のコンデンサの充電に対応して、第２のコンデンサを充電することにより発生させ、
前記適応型デッドタイム信号を、前記第１及び第２のコンデンサの充電に対応して発生させ、前記ハーフブリッジ回路の中間接続点における前記ＨレベルからＬレベルへ、またはＬレベルからＨレベルへの遷移に対応して、前記オシレータを制御するようになっている、請求項１４記載の回路。
【請求項１６】
前記第１の信号を再生することにより、前記第２の信号を発生させる、請求項１２記載の方法。
【請求項１７】
前記ＨレベルからＬレベルへの遷移を示す前記第１の信号を、前記ＨレベルからＬレベルへの遷移に対応して、第１のコンデンサを充電することにより発生させ、前記ＬレベルからＨレベルへの遷移を示す前記第２の信号を、前記第１のコンデンサの充電に対応して、第２のコンデンサを充電することにより発生させ、
前記適応型デッドタイム信号を、前記第１及び第２のコンデンサの充電に対応して発生させ、前記ハーフブリッジ回路の中間接続点における前記ＨレベルからＬレベルへ、またはＬレベルからＨレベルへの遷移に対応して、前記オシレータを制御するようになっている、請求項１６記載の方法。
【請求項１８】
前記電圧の検出は、
高電圧スイッチングデバイスを、ハーフブリッジ回路の中間接続点に接続し、中間接続点におけるオフセット電圧に関連する検出電圧を高電圧スイッチングデバイスに印加し、
ハーフブリッジ回路のローサイドスイッチがオンした時に、中間接続点における電圧が、ハードスイッチングを阻止するのに十分な値となったことを示す信号を、高電圧スイッチングデバイスに印加された検出電圧に基づいて発生させるようになっている、請求項１１記載の方法。
【請求項１９】
高電圧スイッチングデバイスは、ＭＯＳＦＥＴである、請求項１８記載の方法。
【請求項２０】
ハーフブリッジ回路のハイサイドスイッチがオフした時に、検出電圧を印加して、高電圧スイッチングデバイスを駆動するようになっている、請求項１８記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
本出願は、本発明の発明者イオリア  ルス（Iulia RUSU）他による2004年2月19日付け米国特許仮出願第60/546,361号（IR-2198 PROV）に基づく優先権を主張するものであり、その内容を参考としてここに組み込むものである。また、本出願は、ダナ  ウイルヘルム（Dana WILHELM）による2004年3月23日付け米国特許仮出願第10/806,688号（IR-2461）に関連する発明であり、その内容を、参考としてここに組み込むものである。
【０００２】
本発明は、2001年12月31日付け米国特許仮出願第60/343,236号（IR-2082 PROV）、2002年7月22日付け米国特許仮出願第60/398,298号（IR-2082 PROV II）、及び2003年5月21日付け米国特許出願第10/443,525号（IR-2082）に記載されたIR-2161ハロゲンコンバータ制御ＩＣのようなハーフブリッジドライバＩＣに好適な適応型デッドタイム設定方法及び回路に関し、上述した発明を、参考として本明細書に組み込むこととする。
【０００３】
また、本発明は、モノリシックチップ内に、ハーフブリッジゲートドライバ回路とともに組み込み可能な高電圧オフセット検出回路にも関する。
【背景技術】
【０００４】
バイポーラパワートランジスタ、その他のスイッチングパワーデバイスによる自励発振型のハーフブリッジ回路は、ソフトスイッチング式であるので、効率的である。このような回路は公知であるので、詳細についての説明は必要ないと思う。
【０００５】
別々のオシレータが、ローサイドドライバ及びハイサイドドライバを駆動するハーフブリッジ回路において、同様に動作させる場合、ソフトスイッチング式ではないので、ハーフブリッジ回路のスルータイムと対応する値に、デッドタイムを固定するのが好ましい。この値は、出力回路のキャパシタンス、インダクタンス、及び負荷電流に基づいて変化する。
【０００６】
高電圧ハーフブリッジドライバ回路は、モータ駆動部、蛍光灯の電子式安定器、及び電源装置のような種々の用途に用いられている。ハーフブリッジ回路には、高電圧ＤＣ電源装置内のトランジスタに接続された１対のトーテムポールを有している。
【０００７】
図１は、基本的なハーフブリッジ回路の図である。トランジスタＭ１及びＭ２は、パワーデバイス（ＭＯＳＦＥＴ）であり、中間接続点であるノード「Ａ」は、出力点であり、負荷に接続されている。各トランジスタＭ１及びＭ２は、適切なオン/オフ信号を供給するゲートドライブバッファ（ＤＲＶ１及びＤＲＶ２）を有している。
【０００８】
種々の用途において、ハーフブリッジ回路の出力ノードＡが、ＨレベルからＬレベルへ、またはその逆へ遷移する時を知ることは好ましいことである。このような用途の例は、蛍光灯の電子式安定器の場合である。
【０００９】
図２は、安定器の回路図である。この図からわかるように、ハーフブリッジ回路の負荷は、コイルＬ１、コンデンサＣ１及びランプ１からなる共振回路である。動作中、トランジスタＭ１及びＭ２が交互にオンオフし、ノードＡに接続された共振回路に電流が流れる。例えば、トランジスタＭ１がオンすると、ノードＡにおける電圧は、高電圧ＤＣバスの電位に設定（スルー）され、共振回路に電流が流れ始める。トランジスタＭ１がオフすると、共振回路に流れる電流により、ノードＡにおける電圧は、低電位に設定される。
【００１０】
ハーフブリッジ回路のスイッチング周波数は、共振回路の共振周波数よりも高い。若干の「デッドタイム」遅延の後、トランジスタＭ２がオンし、ノードＡにおける電圧は、通常は０ボルトである低電圧ＤＣバスの電位に設定される。デッドタイム遅延により、トランジスタＭ１及びＭ２は、同時にはオンせず、短絡回路となることはない。
【００１１】
トランジスタＭ２がオンする前に、ノードＡが高電圧ＤＣバスの電位から、低電位ＤＣバスの電位へ完全に遷移するには、一定の時間がかかる。ある状況下では、ノードＡにおける電圧は、トランジスタＭ２がオンした時に、完全には低電圧ＤＣバスの電位に遷移しないことがある。この場合、ノードＡにおける電圧は、トランジスタＭ２により、低電圧に設定される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
この「ハードスイッチング」は、スイッチング損失源であり、ハーフブリッジ回路のトランジスタＭ１及びＭ２が加熱され、故障することがある。
【００１３】
スイッチング損失を低減させるために、トランジスタＭ２がオンする前に、ノードＡにおける電圧を完全に遷移させて、ハードスイッチングを阻止することができる。これは、トランジスタＭ１（Ｍ２）のオフ及びトランジスタＭ２（Ｍ１）のオン間のデッドタイム遅延を長くするか、または、ノードＡにおける有効容量負荷を低くするかにより実現される。しかしながら、これらの方法では、スイッチング速度が低下したり、利用可能なランプ定格が小さくなったりする。
【００１４】
本発明の目的は、上述の欠点を解消した適応型デッドタイム設定回路、及び適応型デッドタイム信号を発生する方法を提供することにある。
【００１５】
本発明の回路及び方法は、ハロゲンコンバータ（電子式トランスフォーマ）制御ＩＣ、及びその他の用途に用いられる適用型デッドタイム機能を提供するものである。
【課題を解決するための手段】
【００１６】
この機能の１つは、ノードＡにおける電位を検出することであり、また、モノリシックＩＣに集積され、ノードＡにおける電圧を検出する回路を提供することである。この回路には、追加的な外部素子が不要であり、そのため、回路は最終的に簡単となる。
【００１７】
この回路は、高電圧自励発振型のハーフブリッジ回路のゲートドライバＩＣ、例えば、高電圧ハーフブリッジ回路のゲートドライブバッファに組み込まれ、レベルシフト部がモノリシックＩＣに含まれている。
【００１８】
このような回路において、ノードＡと関連付けられたハイサイドゲートドライブバッファＤＲＶ１は、高電圧のＤＣ電位まで上昇する絶縁されたハイサイドウェル内に設けられているのが好ましい。
【００１９】
本発明の特徴により、スイッチングのための安全な閾値である信号は、ハーフブリッジ回路におけるハードスイッチングを阻止するために供給される。この信号は、特定用途のための特定のスイッチパラメータのために供給されるプログラム可能な閾値レベルとの比較に基づいて供給される。
【００２０】
本発明の他の特徴として、高電圧スイッチが設けられており、ハーフブリッジ回路のノードＡにおける電圧が検出される。高電圧スイッチは、ハーフブリッジ回路のノードＡにおける電圧を測定するために、オンオフ制御される。
【００２１】
本発明の他の特徴によれば、ハーフブリッジ回路のノードＡにおける電圧は、ハーフブリッジ回路のローサイド電圧により給電される高電圧検出回路へ送られ、低電圧検出回路は、高電圧に耐えるようになっている。
【００２２】
本発明の他の特徴によれば、電圧検出回路は、高電圧スイッチのターンオン及び閾値との比較に基づいて、電圧を検出する。
【００２３】
本発明の他の特徴によれば、オシレータ駆動型ハーフブリッジ回路のための適応型デッドタイム設定回路は、ハーフブリッジ回路の中間接続点における電圧を検出する検出回路と、前記電圧のＨレベルからＬレベルへの遷移を示す第１の信号を発生する第１の回路と、少なくとも前記第１の信号に基づいて、前記オシレータを制御する適応型デッドタイム信号を出力する出力回路とを備えている。
【００２４】
第２の回路は、前記電圧のＬレベルからＨレベルへの遷移を示す第２の信号を発生するのが好ましく、前記出力回路は、前記第２及び第１の信号に基づいて、前記適応型デッドタイム信号を出力する。
【００２５】
第１の回路は、前記ＨレベルからＬレベルへの遷移の始まりに第１のパルスを発生し、前記遷移の終わりに第２のパルスを発生し、前記第１及び第２のパルスに基づいて前記第１の信号を発生する。第２の回路は、前記第１の信号を再生することにより、第２の信号を発生するのが好ましい。
【００２６】
第１の回路は、前記第１及び第２のパルスに対応して、第１のコンデンサを充電することにより、前記ＨレベルからＬレベルへの遷移を示す前記第１の信号を発生し、第２の回路は、前記第１のコンデンサの充電に対応して、第２のコンデンサを充電することにより、前記ＬレベルからＨレベルへの遷移を示す第２の信号を発生し、前記出力回路は、前記第１及び第２のコンデンサの充電に対応して、前記適応型デッドタイム信号を出力し、前記適応型デッドタイム信号は、前記ハーフブリッジ回路の中間接続点における前記ＨレベルからＬレベルへ、またはＬレベルからＨレベルへの遷移に対応して、前記オシレータを制御するようになっている。
【００２７】
本発明の他の特徴及び利点は、図面を用いて行う例示的及び非限定的な実施例から明らかになると思う。
【発明を実施するための最良の形態】
【００２８】
[ハーフブリッジ回路中間接続点電圧検出]
図３は、本発明の第１の実施例によるハーフブリッジ回路の中間接続点であるノードＡにおける電圧検出回路の回路図であり、上述した米国特許第10/806,688号にも開示されているものである。破線内の回路は、単一のＩＣで構成されており、新規の検出回路であることに注意されたい。ハーフブリッジ回路のゲートドライバに含まれる追加的なゲートドライブ回路は、本発明の一部ではないので、図示していない。
【００２９】
ノードＡにおける電圧を検出するために、高電圧ＤＣバスの電圧に耐えうるデバイスが必要である。用いられるデバイスは、高電圧ＬＤＭＯＳトランジスタＭ１２である。トランジスタＭ１２は、トランジスタＭ１を駆動するハイサイド出力と同期して切り替えられる。
【００３０】
トランジスタＭ１がオンすると、Ｈレベルの信号がセンス  イン（Sense In）ノードに送られ、トランジスタＭ１２はオフする。トランジスタＭ１がオンしている間、ノードＡにおける電圧は、高電圧ＤＣ電源の電圧と同等となる。
【００３１】
しかしながら、トランジスタＭ１がオフすると、ノードＡにおける電圧は、高電圧ＤＣ電源電圧と電圧０との間の任意の電圧となる。また、ノードＡに接続された無効負荷に基づいて、電圧は、リターンノードに対して、０ボルトよりも小さくなる場合がある。
【００３２】
後述するように、ノードＡにおける電圧は、ノードＣにおける電圧と同等であり、ノードＣにおける電圧は、トランジスタＭ１２によりローサイドへレベルシフトされ、ノードＤに印加される。
【００３３】
ノードＤにおける電圧は、０ボルト〜ＶＣＣ（ローサイドウェル供給電圧）の範囲である。従って、トランジスタＭ１がオフし、ノードＡにおける電圧がＶＣＣよりも大となると、ノードＤにおける電圧は、ＶＣＣと同等となる。一方、ノードＡにおける電圧がＶＣＣよりも小さくなると、ノードＤにおける電圧は、ノードＡにおける電圧と同等となる。
【００３４】
図３に示すように、ノードＤの電圧は、コンパレータＣＯＭＰ１の入力端子に印加され、調節可能な電圧、または０ボルトに設定された閾値電圧と比較される。
【００３５】
コンパレータＣＯＭＰ１の出力Ｅからの信号は、ハーフブリッジ回路の中間接続点であるノードＡにおける電圧が、ハーフブリッジ回路のトランジスタＭ１及びＭ２をハードスイッチングとしない程度に低くなったことを示す信号として用いられる。
【００３６】
このコンパレータ出力は、ハーフブリッジ回路のドライバの制御論理部に入力され、制御論理部により、ハーフブリッジ回路のトランジスタのハードスイッチングが、防止または低減される。
【００３７】
センス  インノードにＨレベルの信号が供給されると、インバータＩＮＶ１により反転され、トランジスタＭ１２のゲート電圧は、０ボルトに保持される。トランジスタＭ１２のソース/ボディ端子であるノードＤは、トランジスタＭ１３により０ボルトに保持される。そのため、トランジスタＭ１２がオフし、ドレンには電流が流れない。
【００３８】
センス  インノードにＬレベルの信号が供給されると、インバータＩＮＶ１により反転され、トランジスタＭ１２の電圧は、ＶＣＣとなる。この時、トランジスタＭ１３はオフし、ノードＤの電圧は、電流源Ｉ１により０ボルトに低下する。トランジスタＭ１２はオンし、電流が流れ始める。これは、ノードＣにおける電圧が０より大である場合であることに注意されたい。
【００３９】
トランジスタＭ１２は、ソースフォロワとなっており、ノードＣにおけるドレン電圧は０ボルトより大であるので、ノードＤにおける電圧は、電流源Ｉ１により供給されるのと同等の大きさに上昇する。
【００４０】
ノードＣにおける電圧がＶＣＣより大である場合、ノードＤにおける電圧は、ＶＣＣ付近まで上昇する。ノードＤにおける電圧が、ＶＣＣからトランジスタＭ１２のターンオン閾値を減算した値になると、トランジスタＭ１２を流れる電流は、電流源Ｉ１により供給される電流と同等となり、飽和領域となる。これにより、ノードＤにおける電圧が、ＶＣＣより常に低い電圧に制限される。
【００４１】
ノードＣとノードＤとの電圧の差分は、高電圧ＬＤＭＯＳデバイスであり、大きな電圧差に耐えうるトランジスタＭ１２に印加される。
【００４２】
ノードＣにおける電圧は、トランジスタＭ１０に接続されたソースフォロワにより設定される。ノードＣにおける電圧は、ノードＢにおける電圧からトランジスタＭ１０のターンオン閾値を減算した値と同等となる。
【００４３】
ノードＢにおける電圧は、ソース/ボディ端子がノードＡに接続され、ダイオードが接続されたトランジスタＭ１１から得られる。トランジスタＭ１１のゲートとドレンを接続するノードＢの電圧は、電流源Ｉ２によりＨレベルとされ、ノードＡにおける電圧にトランジスタＭ１１のターンオン閾値を加算した値と同等となる。
【００４４】
電流源Ｉ１及びＩ２は、同等に設定され、トランジスタＭ１０及びＭ１１は同等となる。トランジスタＭ１０及びＭ１１のドレンに同等の電流が流れ、トランジスタＭ１０及びＭ１１のターンオン閾値は同等となる。補完により、ノードＣにおける電圧は、ノードＡにおける電圧と同等となる。
【００４５】
[適応型デッドタイム機能]
適応型デッドタイム機能（図４〜図７）は、ＭＯＳＦＥＴハーフブリッジ回路の中間接続点（上述したノードＡ）における電圧ＶＳを検出するものである。ハイサイドＭＯＳＦＥＴがオフすると、電圧ＶＳは、出力インダクタンス及びＭＯＳＦＥＴのドレン−ソース間のキャパシタンスにより０ボルトに設定される。電圧ＶＳがほぼ０ボルトとなると、ローサイドＭＯＳＦＥＴがオンされる。図３に示す高電圧オフセット検出回路は、ローサイド回路のノードＣにおいて、電圧ＶＣＣより低く設定された電圧から電圧ＶＳに追従し、ゼロ電圧検出の基準信号となる信号を発生する。
【００４６】
図４には、電圧ＶＳと、図５に示すトランジスタＭＮ３０及びＭＮ３１のゲートパルスＳＰＮ＿Ｇ及びＲＰＮ＿Ｇを示してある。トランジスタＭＮ３０及びＭＮ３１は、ハイサイド出力ＨＯをセット及びリセットするＳＰＮ入力信号及びＲＰＮ入力信号を発生する。
【００４７】
図４からわかるように、パルスＬＴＲＩＧは、電圧ＶＳのＨレベルからＬレベルへの遷移期間の始まりで発生され、パルスＡＤＴは、電圧ＶＳが０ボルトとなった時に発生される。これらのパルス間の時間により、デッドタイムが定められる。
【００４８】
これらの信号は、図６の適応型デッドタイム回路に供給される。フリップフロップＲＲＳ１は、パルスＬＴＲＩＧによりセットされ、パルスＡＤＴにより、または、何らかの理由により、ＨレベルからＬレベルへの遷移が検出されない場合に、オシレータから発生され、デバイスを固定デッドタイムに設定するデフォルト値であるパルスＯＯＮによりリセットされる。
【００４９】
フリップフロップＲＲＳ１がセットされると、トランジスタＭＰ１１はオフされ、トランジスタＭＰ１及びＭＰ３からなる電流ミラーのソース電流が、コンデンサＣＢに流れる。従って、コンデンサＣＢには、検出された電圧ＶＳのＨレベルからＬレベルへのスルー時間に比例する電圧が印加される。
【００５０】
ＬレベルからＨレベルへのスルー時間を、同様には検出できないので、この回路は、ＨレベルからＬレベルへの同等のスルー時間を再生することにより、正確なデッドタイムを設定する。ローサイド出力信号ＬＯがＬレベルとなると、パルスＨＴＲＩＧが発生し、図６に示すフリップフロップＲＲＳ２がセットされる。
【００５１】
この時、トランジスタＭＰ４及びＭＰ６からなる別の電流源がイネーブルとなり、コンデンサＣＡが充電され始める。コンデンサＣＡの電圧がコンデンサＣＢの電圧より大となると、コンパレータＣＭＰ７の出力がＨレベルとなり、ＨレベルからＬレベルへのスルー時間が再生される。
【００５２】
コンパレータＣＭＰ７の出力がＨレベルとなると、フリップフロップＲＲＳ２がリセットされ、それにより、フリップフロップＲＲＳ２のＱ出力から、ＬレベルからＨレベルへ遷移する時の正確なデッドタイムパルスが発生される。
【００５３】
フリップフロップＲＲＳ１及びＲＲＳ２のＱ出力からの信号は、ＮＯＲゲートＮＯＲ７に入力される。ＮＯＲゲートＮＯＲ７は、デッドタイム中はＬレベルとなり、ローサイド出力信号ＬＯまたはハイサイド出力信号ＨＯがＨレベルの時にはＨレベルとなるＡＤＴＯ信号を発生する。
【００５４】
ＡＤＴＯ信号が入力されると、各デッドタイムの終了時に、ＲＳＥＴ出力端子からパルスＲＳＥＴが出力される。パルスＲＳＥＴは、オシレータにフィードバックされ、タイミングコンデンサＣＴ（図示しない）が放電し、次のサイクルが開始される。
【００５５】
この機能を実現するために、オシレータは、タイミングコンデンサＣＴの電圧が上昇すると、ローサイド出力信号ＬＯ及びハイサイド出力信号ＨＯが交互にＨレベルとなり、タイミングコンデンサＣＴの電圧が低下すると、ローサイド出力信号ＬＯ及びハイサイド出力信号ＨＯがともにＬレベルとなるような傾斜波を発生する。この種のオシレータ及び出力論理は、インターナショナルレクティファイア（International Rectifier）社製のハーフブリッジ回路ドライバＩＣの多くに用いられているので、説明は必要ないと思う。
【００５６】
このように、図４に示すオシレータの出力信号ＯＯは、適応型デッドタイム回路に追従し、反転されて、信号ＯＯＮとして図７に示す出力論理回路へ供給される。出力論理回路は、ＡＮＤゲートＡＮＤ２及びＡＮＤ３により、ローサイド出力信号ＬＯ及びハイサイド出力信号ＨＯが出力されないように設定する。
【００５７】
冷陰極ランプの場合、図７のＣＳ入力信号は、高ＶＣＳ（電流検出ピン電圧）が検出された時に、出力信号をラッチするための信号である。
【００５８】
以上、本発明を、特定の実施例を用いて説明したが、その他の変形、変更、適用の可能性は、当業者には明らかであると思う。すなわち、本発明は、上記した特定の実施例に限定されるものではない。
【図面の簡単な説明】
【００５９】
【図１】従来のハーフブリッジ回路の回路図である。
【図２】従来の安定器の回路図である。
【図３】本発明の第１の実施例による、ハーフブリッジ回路の中間接続点における電圧検出回路の回路図である。
【図４】適応型デッドタイム回路が動作している時の各点における波形図である。
【図５】パルス発生回路ＰＧＥＮの回路図である。
【図６】適応型デッドタイム回路の回路図である。
【図７】論理出力回路の回路図である。
【図８】ローサイドドライバ回路の回路図である。
【符号の説明】
【００６０】
Ａ、Ｂ、Ｃ、Ｄ，Ｅ  ノード
Ｍ１、Ｍ２  トランジスタ
ＤＲＶ１、ＤＲＶ２  ゲートドライブバッファ
Ｃ１        コンデンサ
Ｌ１        コイル
ＬＡＭＰ１  ランプ１
Ｍ１０、Ｍ１１、Ｍ１２  トランジスタ
ＣＯＭＰ１  コンパレータＣＯＭＰ１
ＩＮＶ１    インバータＩＮＶ１
Ｉ１、Ｉ２  電流源Ｉ１、電流源Ｉ２
ＭＮ３０、ＭＮ３１  トランジスタ
ＲＲＳ１、ＲＲＳ２  フリップフロップ
ＣＡ  コンデンサ
ＡＮＤ      アンドゲート
【図１】
2007527190.tif 000003
【図２】
2007527190.tif 000004
【図３】
2007527190.tif 000005
【図４】
2007527190.tif 000006
【図５】
2007527190.tif 000007
【図６】
2007527190.tif 000008
【図７】
2007527190.tif 000009
【図８】
2007527190.tif 000010
【手続補正書】
【提出日】平成18年10月18日(2006.10.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
前記ＨレベルからＬレベルへの遷移を示す前記第１の信号を、前記第１のパルス及び第２のパルスに対応して、第１のコンデンサを充電することにより発生させ、前記ＬレベルからＨレベルへの遷移を示す前記第２の信号を、前記第１のコンデンサの充電に対応して、第２のコンデンサを充電することにより発生させ、
前記適応型デッドタイム信号を、前記第１及び第２のコンデンサの充電に対応して発生させ、前記ハーフブリッジ回路の中間接続点における前記ＨレベルからＬレベルへ、またはＬレベルからＨレベルへの遷移に対応して、前記オシレータを制御するようになっている、請求項１４記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４９
【補正方法】変更
【補正の内容】
【００４９】
フリップフロップＲＲＳ１がセットされると、トランジスタＭＰ１１はオフされ、トランジスタＭＰ９及びＭＰ１０からなる電流ミラーのソース電流が、コンデンサＣＢに流れる。従って、コンデンサＣＢには、検出された電圧ＶＳのＨレベルからＬレベルへのスルー時間に比例する電圧が印加される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
この時、トランジスタＭＰ１３及びＭＰ１４からなる別の電流源がイネーブルとなり、コンデンサＣＡが充電され始める。コンデンサＣＡの電圧がコンデンサＣＢの電圧より大となると、コンパレータＣＭＰ３の出力がＨレベルとなり、ＨレベルからＬレベルへのスルー時間が再生される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
コンパレータＣＭＰ３の出力がＨレベルとなると、フリップフロップＲＲＳ２がリセットされ、それにより、フリップフロップＲＲＳ２のＱ出力から、ＬレベルからＨレベルへ遷移する時の正確なデッドタイムパルスが発生される。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007527190.tif 000011
【図２】
2007527190.tif 000012
【図３】
2007527190.tif 000013
【図４】
2007527190.tif 000014
【図５】
2007527190.tif 000015
【図６】
2007527190.tif 000016
【図７】
2007527190.tif 000017
【図８】
2007527190.tif 000018