(57)【要約】【課題】オーミック電極について低いオーミックコンタクト抵抗を得ることができる化合物半導体装置を実現する。【解決手段】ＩｎＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、最上部にＧａＮからなる保護層であるキャップ層２ｆを有する化合物半導体領域２と、化合物半導体領域２上に設けられており、平面視でキャップ層２ｆと離間してキャップ層２ｆと非接触状態とされているオーミック電極とを備えている。【選択図】図５
2019110273.tif 000002
【特許請求の範囲】
【請求項１】
最上部に化合物半導体からなる保護層を有する化合物半導体領域と、
前記化合物半導体領域上に設けられており、平面視で前記保護層と離間して前記保護層と非接触状態とされているオーミック電極と
を備えたことを特徴とする化合物半導体装置。
【請求項２】
前記オーミック電極は一対の電極であり、
前記保護層は、前記一対の電極間に位置していることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記化合物半導体領域は、表面に埋め込み形成された化合物半導体プラグを有しており、
前記化合物半導体プラグは、前記オーミック電極の直下に設けられていることを特徴とする請求項１又は２に記載の化合物半導体装置。
【請求項４】
前記化合物半導体プラグは、前記保護層よりも高い濃度のｎ型不純物を含有していることを特徴とする請求項３に記載の化合物半導体装置。
【請求項５】
少なくとも前記保護層と前記オーミック電極との間隙に化合物半導体部が設けられていることを特徴とする請求項３又は４に記載の化合物半導体装置。
【請求項６】
前記化合物半導体部は、前記保護層よりも高い濃度のｎ型不純物を含有していることを特徴とする請求項５に記載の化合物半導体装置。
【請求項７】
前記化合物半導体部は、前記化合物半導体プラグと一体形成されていることを特徴とする請求項５又は６に記載の化合物半導体装置。
【請求項８】
前記保護層と前記オーミック電極との間隙の幅が０．０５μｍ以上０．５μｍ以下であることを特徴とする請求項１〜７のいずれか１項に記載の化合物半導体装置。
【請求項９】
前記オーミック電極がソース電極及びドレイン電極であり、
前記ソース電極と前記保護層との間隙の幅は、前記ドレイン電極と前記保護層との間隙の幅よりも広いことを特徴とする請求項１〜８のいずれか１項に記載の化合物半導体装置。
【請求項１０】
前記化合物半導体領域は、前記保護層と前記オーミック電極との間の部位で最上部となる電子供給層を有することを特徴とする請求項１〜９のいずれか１項に記載の化合物半導体装置。
【請求項１１】
前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする請求項１０に記載の化合物半導体装置。
【請求項１２】
前記保護層は、ＧａＮ又はＩｎＧａＮを含有することを特徴とする請求項１〜１１のいずれか１項に記載の化合物半導体装置。
【請求項１３】
前記保護層は、Ｇａ／Ｎ比が１よりも小さいことを特徴とする請求項１〜１２のいずれか１項に記載の化合物半導体装置。
【請求項１４】
最上部に化合物半導体からなる保護層を有する化合物半導体領域を形成する工程と、
前記化合物半導体領域上に、平面視で前記保護層と離間して前記保護層と非接触状態となるオーミック電極を形成する工程と
を備えたことを特徴とする化合物半導体装置の製造方法。
【請求項１５】
前記オーミック電極は一対の電極であり、
前記保護層は、前記一対の電極間に位置することを特徴とする請求項１４に記載の化合物半導体装置の製造方法。
【請求項１６】
前記化合物半導体領域の前記オーミック電極の形成予定部位に化合物半導体プラグを埋め込み形成する工程を備えており、
前記化合物半導体プラグは、前記オーミック電極の直下に設けられることを特徴とする請求項１４又は１５に記載の化合物半導体装置の製造方法。
【請求項１７】
前記化合物半導体プラグは、前記保護層よりも高い濃度のｎ型不純物を含有することを特徴とする請求項１６に記載の化合物半導体装置の製造方法。
【請求項１８】
少なくとも前記保護層と前記オーミック電極との間隙に化合物半導体部が設けられていることを特徴とする請求項１６又は１７に記載の化合物半導体装置の製造方法。
【請求項１９】
前記化合物半導体部は、前記保護層よりも高い濃度のｎ型不純物を含有していることを特徴とする請求項１８に記載の化合物半導体装置の製造方法。
【請求項２０】
前記化合物半導体部は、前記化合物半導体プラグと一体形成されていることを特徴とする請求項１６〜１９のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項２１】
前記化合物半導体領域は、前記保護層の直下に電子供給層を有することを特徴とする請求項１４〜２０のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項２２】
前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする請求項２１に記載の化合物半導体装置の製造方法。
【請求項２３】
前記保護層と前記オーミック電極との間隙の幅が０．０５μｍ以上０．５μｍ以下であることを特徴とする請求項１４〜２２のいずれか１項に記載の化合物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
化合物半導体装置としては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴでは、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ  ＨＥＭＴが注目されている。ＡｌＧａＮ  ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、無線通信用パワーアンプ、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２２８４８１号公報
【特許文献２】特開２０１７−５９６７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
化合物半導体装置において、化合物半導体領域の表面を保護する目的で、最上層にＧａＮ等のキャップ層が形成されることが多い。しかしながらこの場合、ソース電極やドレイン電極等のオーミック電極の化合物半導体領域との接触抵抗（オーミックコンタクト抵抗）が高くなるという問題がある。
【０００５】
本発明は、オーミック電極について低いオーミックコンタクト抵抗を得ることができる化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
一つの態様では、化合物半導体装置は、最上部に化合物半導体からなる保護層を有する化合物半導体領域と、前記化合物半導体領域上に設けられており、平面視で前記保護層と離間して前記保護層と非接触状態とされているオーミック電極とを備えている。
【０００７】
一つの態様では、化合物半導体装置の製造方法は、最上部に化合物半導体からなる保護層を有する化合物半導体領域を形成する工程と、前記化合物半導体領域上に、平面視で前記保護層と離間して前記保護層と非接触状態となるオーミック電極を形成する工程とを備えている。
【発明の効果】
【０００８】
一つの側面では、オーミック電極について低いオーミックコンタクト抵抗を得ることができる化合物半導体装置を実現できる。
【図面の簡単な説明】
【０００９】
【図１】第１の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】図３に引き続き、第１の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図５】図４に引き続き、第１の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図６】従来のＩｎＡｌＧａＮ  ＨＥＭＴ（キャップ層を有しない）のソース電極及びドレイン電極における金属（Ｎｉ）−半導体界面のバンド構造（合金化により構造が変化する前のバンド構造）を示す特性図である。
【図７】キャップ層の有無による伝導帯バンド構造の差異を示すバンド図である。
【図８】キャップ層の有無において、ＩｎＡｌＧａＮ  ＨＥＭＴの化合物半導体領域に選択再成長を施した場合のオーミックコンタクト抵抗を示す表である。
【図９】選択再成長を施したＩｎＡｌＧａＮ  ＨＥＭＴにおける電子濃度分布の計算結果について、本実施形態及び諸比較例を示す特性図である。
【図１０】ＩｎＡｌＧａＮ  ＨＥＭＴにおける３端子特性を示す特性図である。
【図１１】第２の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２】図１１に引き続き、第２の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１３】図１２に引き続き、第２の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１４】選択再成長を施したＩｎＡｌＧａＮ  ＨＥＭＴにおける電子濃度分布の計算結果について、本実施形態及び諸比較例を示す特性図である。
【図１５】ＩｎＡｌＧａＮ  ＨＥＭＴにおける３端子特性を示す特性図である。
【図１６】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１７】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１０】
（第１の実施形態）
本実施形態では、化合物半導体装置として、窒化物半導体のＩｎＡｌＧａＮ  ＨＥＭＴを開示する。
図１〜図５は、第１の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１１】
先ず、図１（ａ）に示すように、成長用基板として例えばＳｉＣ基板１上に、化合物半導体領域２を形成する。成長用基板としては、ＳｉＣ基板の代わりに、Ｓｉ基板、サファイア基板、ＧａＮ基板等を用いても良い。また、基板の導電性としては、半絶縁性、導電性を問わない。
【００１２】
化合物半導体領域２は、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆを有して構成される。キャップ層２ｆは、化合物半導体領域２の最上部に形成され、化合物半導体領域２の表面を保護する保護層である。
【００１３】
ＩｎＡｌＧａＮ  ＨＥＭＴでは、電子走行層２ｃの電子供給層２ｅ（正確には中間層２ｄ）との界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２ｃの化合物半導体（ここではＧａＮ）と電子供給層２ｅの化合物半導体（ここではＩｎＡｌＧａＮ）との格子定数の相違及び自発分極差に基づいて生成される。
【００１４】
詳細には、ＳｉＣ基板１上に、例えば有機金属気相成長（ＭＯＶＰＥ：Metal Organic Vapor Phase Epitaxy）法により、以下の各化合物半導体を成長する。ＭＯＶＰＥ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
ＳｉＣ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに、ＧａＮを１μｍ程度の厚みに、ｉ（インテンショナリ・アンドープ）−ＧａＮを０．２μｍ程度の厚みに、ＡｌＮを１ｎｍ程度の厚みに、ＩｎＡｌＧａＮを１０ｎｍ程度の厚みに、ｎ−ＧａＮを３ｎｍ程度の厚みに順次成長する。これにより、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆが形成される。中間層２ｄは必要に応じて形成されるものであり、形成しない場合もある。電子供給層２ｅとしては、ＩｎＡｌＧａＮの代わりにＡｌ組成の高いＡｌＧａＮ（例えば、Ａｌ組成を５０％以上とする）を成長し、ＡｌＧａＮ  ＨＥＭＴとする場合もある。また、電子供給層２ｅとしてＩｎＡｌＮを形成し、ＩｎＡｌＮ  ＨＥＭＴとする場合もある。また、電子供給層２ｅとしてＡｌＮを形成し、ＡｌＮ  ＨＥＭＴとする場合もある。キャップ層２ｆとしては、ＧａＮの代わりにＩｎＧａＮを成長しても良い。
【００１５】
ＡｌＮの成長条件としては、原料ガスとしてトリメチルアルミニウム（ＴＭＡ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用いる。ＧａＮの成長条件としては、原料ガスとしてトリメチルガリウム（ＴＭＧ）ガス及びＮＨ3ガスの混合ガスを用いる。ＡｌＧａＮの成長条件としては、原料ガスとしてＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。ＩｎＡｌＧａＮの成長条件としては、原料ガスとしてトリメチルインジウム（ＴＭＩ）ガス、ＴＭＡガス、ＴＭＧガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ｉｎ源であるＴＭＩガス、Ａｌ源であるＴＭＡガス、Ｇａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１００ｃｃｍ〜１０ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は７００℃〜１１００℃程度とする。
【００１６】
キャップ層２ｆのＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、５×１０17／ｃｍ3程度〜５×１０18／ｃｍ3程度とする。キャップ層２ｆとして、ＧａＮの代わりにＩｎＧａＮを成長する場合に、ＩｎＧａＮをｎ型として成長する際も、Ｓｉのドーピング濃度は、５×１０17／ｃｍ3程度〜５×１０18／ｃｍ3程度とする。
【００１７】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。
詳細には、化合物半導体領域２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体領域２及びＳｉＣ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体領域２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体領域２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００１８】
続いて、図１（ｃ）に示すように、キャップ層２ｆに開口２ｆａ，２ｆｂを形成する。
詳細には、先ず、キャップ層２ｆの表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置よりも所定距離だけ拡張した開口を形成する。所定距離としては、例えば０．０５μｍ程度以上０．５μｍ程度以下、ここでは０．１μｍ程度とする。以上により、キャップ層２ｆ上に、２箇所の開口１１ａ，１１ｂを有するレジストマスク１１が形成される。
【００１９】
次に、レジストマスク１１を用いて、キャップ層２ｆの開口１１ａ，１１ｂからの露出部位を電子供給層２ｅの表面が露出するまでドライエッチングして除去する。これにより、キャップ層２ｆに開口２ｆａ，２ｆｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。レジストマスク１１を、加温した有機溶剤を用いて除去する。
【００２０】
続いて、図２（ａ）に示すように、絶縁膜１３Ａを形成する。
詳細には、先ず、開口２ｆａ，２ｆｂの内壁面を含む化合物半導体領域２の全面に絶縁膜１３Ａとして、例えばＳｉＮを形成する。ＳｉＮの堆積は、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、例えば１００ｎｍ程度の厚みとする。絶縁膜１３Ａとしては、ＳｉＮの代わりにＳｉＯ2やＳｉＯＮを形成しても良い。
【００２１】
続いて、図２（ｂ）に示すように、選択成長用マスク１３を形成する。
詳細には、先ず、絶縁膜１３Ａの表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置を露出する開口を形成する。以上により、絶縁膜１３Ａ上に、２箇所の開口１２ａ，１２ｂを有するレジストマスク１２が形成される。
【００２２】
次に、レジストマスク１２を用いて絶縁膜１３Ａをドライエッチングし、ソース電極及びドレイン電極の形成予定位置を露出する開口を形成する。ドライエッチングには、例えばＳＦ6ガスを用いる。以上により、開口１３ａ，１３ｂを有する選択成長用マスク１３が形成される。開口１３ａ，１３ｂは、キャップ層２ｆの開口２ｆａ，２ｆｂ内でこれらよりも狭い領域（電子供給層２ｅの表面領域）を露出するように、選択成長用マスク１３に形成されている。選択成長用マスク１３の一部は、開口２ｆａ，２ｆｂ内において、キャップ層２ｆの両端から０．１μｍ程度だけ電子供給層２ｅの表面を覆っている。
【００２３】
続いて、図２（ｃ）に示すように、化合物半導体領域２にリセス２Ａ，２Ｂを形成する。
詳細には、レジストマスク１２を引き続いて用い、化合物半導体領域２の一部、ここでは電子供給層２ｅ、中間層２ｄ、電子走行層２ｃ、及びバッファ層２ｂの一部まで、例えば５０ｎｍ程度の深さまでドライエッチングする。以上により、化合物半導体領域２にリセス２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。レジストマスク１２を、加温した有機溶剤を用いて除去する。
【００２４】
続いて、図３（ａ）に示すように、ｎ+−ＧａＮ１４を形成する。
詳細には、キャップ層２ｆと選択成長用マスク１３とが接触した状態で、ＭＢＥ法等により、ｎ型不純物として例えばＳｉを含む例えばＳｉ原子ビームを照射してｎ+−ＧａＮ１４を成長（再成長）する。ｎ+−ＧａＮ１４は、そのｎ型不純物（Ｓｉ）の濃度がキャップ層２ｆよりも高い。ｎ+−ＧａＮ１４のＳｉのドーピング濃度は、例えば２×１０19／ｃｍ3程度とする。ｎ+−ＧａＮ１４は、連通するリセス２Ａ，２Ｂ及び開口１３ａ，１３ｂを埋め込む厚み、例えば１００ｎｍ程度の厚みに形成される。
【００２５】
ｎ+−ＧａＮ１４の再成長温度は、７００℃程度以上８５０℃程度以下に設定される。再成長温度が７００℃程度よりも低いと、ｎ+−ＧａＮ１４の十分な選択再成長が得られない。再成長温度が８５０℃よりも高いと、ＩｎＡｌＧａＮ  ＨＥＭＴの結晶構造が破壊される虞がある。
【００２６】
続いて、図３（ｂ）に示すように、ＧａＮプラグ４，５を形成する。
詳細には、フッ化水素酸の水溶液を用いたウェット処理により、選択成長用マスク１３及びｎ+−ＧａＮ１４のうち選択成長用マスク１３上の部分を選択除去する。以上により、リセス２Ａ，２Ｂを埋め込みリセス２Ａ，２Ｂから上方に若干突出するｎ+−ＧａＮからなるＧａＮプラグ４，５が形成される。ＧａＮプラグ４，５はキャップ層２ｆの端部からそれぞれ離間しており、ＧａＮプラグ４，５とキャップ層２ｆの端部との間に間隙４ａ，５ａが形成されている。
【００２７】
なお、ＧａＮプラグ４，５をｎ+−ＧａＮ１４で形成する場合を例示したが、これに限定されるものではない。例えば、ｎ+−ＧａＮの代わりにｎ+−ＩｎＧａＮを形成し、ｎ+−ＩｎＧａＮでプラグを形成するようにしても良い。
【００２８】
続いて、図３（ｃ）に示すように、オーミック電極であるソース電極６及びドレイン電極７を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体領域２上に塗布し、ＧａＮプラグ４，５の上面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００２９】
このレジストマスクを用いて、電極材料として、例えばＴｉ（下層）／Ａｌ（上層）を、例えば高真空蒸着法により、ＧａＮプラグ４，５の上面を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃〜６００℃程度の温度で熱処理し、残存したＴｉ／ＡｌとＧａＮプラグ４，５とを合金化させる。これにより、Ｔｉ／ＡｌとＧａＮプラグ４，５のＧａＮとのオーミックコンタクトが確立する。以上により、ＧａＮプラグ４上にこれと位置整合したソース電極６、ＧａＮプラグ５上にこれと位置整合したドレイン電極７が形成される。キャップ層２ｆは、ソース電極６とドレイン電極７との間に位置する。ソース電極６は、そのドレイン電極７側の端部が平面視でキャップ層２ｆと離間してキャップ層２ｆと非接触状態とされている。ドレイン電極７は、そのソース電極６側の端部が平面視でキャップ層２ｆと離間してキャップ層２ｆと非接触状態とされている。
【００３０】
ＧａＮプラグ４，５とキャップ層２ｆの端部との間には、間隙４ａ，５ａが形成されている。間隙４ａの存在により、ソース電極６は、平面視でキャップ層２ｆと間隙４ａ程度だけ離間しており、キャップ層２ｆと非接触状態とされている。間隙５ａの存在により、ドレイン電極７は、平面視でキャップ層２ｆと間隙５ａ程度だけ離間しており、キャップ層２ｆと非接触状態とされている。間隙４ａ，５ａの幅は、０．０５μｍ程度以上０．５μｍ程度以下、ここでは０．１μｍ程度とされている。０．０５μｍ程度よりも狭いと、オーミックコンタクト抵抗の十分な低減が得られない。０．５μｍ程度よりも広いと、キャップ層２ｆによる化合物半導体領域２の保護効果が低減する。
【００３１】
ソース電極６側の間隙４ａとドレイン側の間隙５ａとでは、間隙４ａを広く、間隙５ａを間隙４ａよりも狭く形成するようにしても良い。低いオーミックコンタクト抵抗は、ドレイン電極７側よりもソース電極６側で特に要求される。そこで、間隙４ａを広く形成することでオーミックコンタクト抵抗の低減効果を高める共に、間隙５ａを間隙４ａよりも狭く形成することでキャップ層２ｆによる化合物半導体領域２の保護効果を高めることが好適である。
【００３２】
続いて、図４（ａ）に示すように、保護膜８を形成する。
詳細には、全面を覆うように絶縁物、例えばＳｉＮ膜を形成する。ＳｉＮの堆積は、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、例えば５０ｎｍ程度の厚みとする。堆積されたＳｉＮにおいては、波長６３３ｎｍの光に対する屈折率が例えばストイキオメトリで２．０近傍である。
リソグラフィー及びドライエッチングによりＳｉＮを加工し、ソース電極６及びドレイン電極７の上面を露出させる。以上により、保護膜８が形成される。
【００３３】
続いて、図４（ｂ）に示すように、保護膜８に開口８ａを形成する。
詳細には、先ず、保護膜８上に単層の電子線レジストを塗布する。電子線レジストは、例えばＰＭＭＡ(米国マイクロケム社製)が用いられ、スピンコート法及びプリベークにより形成される。レジストに電子線を入射して感光させ、現像することにより、レジストのゲート電極の形成予定領域に、電流方向で例えば０．１μｍ長の開口を形成する。以上により、開口１５ａを有するレジストマスク１５が形成される。
【００３４】
次に、レジストマスク１５を用いて、保護膜８をドライエッチングする。以上により、保護膜８のゲート電極の形成予定領域に開口８ａが形成される。レジストマスク１５は薬液を用いたウェット処理等により除去される。
【００３５】
続いて、図４（ｃ）に示すように、ゲート電極形成用の３層電子線レジスト１６を形成する。
３層電子線レジスト１６は、下層レジスト１６Ａが例えばＰＭＭＡ（米国マイクロケム社製）で、中間層レジスト１６Ｂが例えばＰＭＧＩ（米国マイクロケム社製）、上層レジスト１６Ｃが例えばＺＥＰ５２０（日本ゼオン社製）で構成される。３層電子線レジスト１６は、例えばスピンコート法及びプリベークにより形成される。上層レジスト１６Ｃに、電流方向で０．８μｍ長程度に電子線を入射して感光させる。電子線描画の後、例えば現像液ＺＥＰ−ＳＤ（日本ゼオン社製）を用いて、上層レジスト１６Ｃに０．８μｍ長の開口１６Ｃａを形成する。
【００３６】
次に、例えばＮＭＤ−Ｗ（東京応化社製）を用いて、上層レジスト１６Ｃの開口１６Ｃａ端から、ソース電極６及びドレイン電極７の方向に０．５μｍ長程度だけセットバックさせた領域の中間層レジスト１６Ｂを除去し、中間層レジスト１６Ｂに開口１６Ｂａを形成する。
次に、中間層レジスト１６Ｂの開口１６Ｂａの中央部位における下層レジスト１６Ａに、保護膜８の開口８ａを内包するように、電流方向で０．１μｍ程度以上に電子線を入射して感光させる。電子線描画の後、例えば現像液ＺＭＤ−Ｂ（日本ゼオン社製）を用いて、下層レジスト１６Ａに０．１μｍ程度以上の開口１６Ａａを形成する。
【００３７】
続いて、図５（ａ）に示すように、電極材料１７を形成する。
３層電子線レジスト１６をマスクとして用いて、例えば高真空蒸着法により、電極材料１７として例えばＮｉ／Ａｕを堆積する。Ｎｉの厚みは１０ｎｍ程度、Ａｕの厚みは３００ｎｍ程度とする。
【００３８】
続いて、図５（ｂ）に示すように、ゲート電極９を形成する。
加温された有機溶剤を用い、リフトオフ法により、３層電子線レジスト１６及びその上に堆積された電極材料１７を除去する。以上により、保護膜８の開口８ａを電極材料１７の一部で埋め込むゲート電極９が形成される。
【００３９】
しかる後、必要に応じて層間絶縁膜や、ソース電極６、ドレイン電極７、及びゲート電極９と電気的に接続される配線等の形成工程を経て、本実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴが形成される。
【００４０】
以下、本実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの奏する作用効果について、従来のＩｎＡｌＧａＮ  ＨＥＭＴとの比較に基づいて説明する。
従来のＩｎＡｌＧａＮ  ＨＥＭＴやＡｌ組成の高い電子供給層を有するＡｌＧａＮ  ＨＥＭＴ等においては、オーミック電極であるソース電極及びドレイン電極のオーミックコンタクト抵抗が高い。そのため、当該材料系の特徴である高い２次元電子密度による大きなソース電極−ドレイン電極間電流を得られていない。この高いオーミックコンタクト抵抗の一因は、高Ａｌ組成に起因した高いエネルギー障壁(金属−半導体間障壁)である。ＧａＡｓデバイス等のオーミック電極は、合金化・混晶反応により本来のショットキー性が消失し、オーミックコンタクトを形成している。一方、窒化物半導体では、明確な混晶反応が進み難く、オーミック電極と窒化物半導体との合金化後でも一部でショットキー性が残留していると考えられる。従って、前述した金属−半導体界面に形成されるエネルギー障壁の高さは、オーミックコンタクト抵抗を増大させる原因となっている。
【００４１】
図６は、従来のＩｎＡｌＧａＮ  ＨＥＭＴ（キャップ層を有しない）のソース電極及びドレイン電極における金属（Ｎｉ）−半導体界面のバンド構造（合金化により構造が変化する前のバンド構造）を示す特性図である。大きなエネルギー障壁のため、トンネル現象による電流が制限されオーミックコンタクト抵抗が高くなる傾向が予測される。この大きなオーミックコンタクト抵抗は、最大ソース電極−ドレイン電極間電流を低下させ、増幅器等の出力特性に直接的に影響する。更に、オーミック電極の高いコンタクト抵抗による電界集中は、物理的及び化学的変化を促進させ、オーミック電極の信頼性を低下させる。
【００４２】
上述のオーミックコンタクト抵抗を低減する手法として、オーミック電極の形成部分にｎ−ＧａＮやｎ−ＩｎＧａＮ等の低エネルギー障壁材料を選択再成長させること（ＧａＮプラグの形成）が有望視されている。しかしながらこの場合、二次元電子ガスとプラグとが本質的に点接続となることを避けられず、一定の不安定性を有する。
【００４３】
化合物半導体装置では、化合物半導体領域の表面を保護する目的で、最上部にｎ−ＧａＮ等のキャップ層が設けられる。図７は、キャップ層の有無による伝導帯バンド構造の差異を示すバンド図であり、（ａ）がキャップ層を有する場合、（ｂ）がキャップ層を有しない場合をそれぞれ示している。図７により、キャップ層内の分極電荷により伝導帯の持ち上がりが発生することが判る。この伝導帯の持ち上がりは、二次元電子ガス濃度の低下と、前述の二次元電子ガスと選択再成長によるプラグとの点接続の不安定化につながる。
【００４４】
図７のように、キャップ層により伝導帯が持ち上がり、キャップ層を有しない場合と比較して三角ポテンシャル内のフェルミレベルが低下する。更に、結晶成長上の課題として、特に低温成膜されるＩｎ系窒化物半導体の電子供給層では、高温成膜させるキャップ層の結晶品質を高めることが困難である。そのため、アクセプタ型の電子トラップが形成された場合、更に二次元電子ガス濃度が低下し、前述の二次元電子ガスとプラグとの点接続の不安定化が惹起される。
【００４５】
このように、キャップ層を有する化合物半導体領域に選択再成長法を適用した場合、キャップ層による伝導帯の持ち上げ現象に起因して、二次元電子ガスとプラグとの点接続が不安定となる。図８は、キャップ層の有無において、ＩｎＡｌＧａＮ  ＨＥＭＴの化合物半導体領域に選択再成長を施した場合のオーミックコンタクト抵抗を示す表である。図８では、キャップ層を有する化合物半導体領域に選択再成長を適用してなるＨＥＭＴチップのオーミックコンタクト抵抗について、ＴＬＭ法（Transfer Length Method）を用いて評価した。図８では、基板中心の座標を（０ｍｍ，０ｍｍ）とした直交座標の位置（ｘｍｍ，ｙｍｍ）におけるオーミックコンタクト抵抗を示している。評価の結果、オーミックコンタクト抵抗を低減することができないＨＥＭＴチップが出現することが判明した。
【００４６】
図９は、選択再成長を施したＩｎＡｌＧａＮ  ＨＥＭＴにおけるキャリア（電子）濃度分布の計算結果について、本実施形態及び諸比較例を示す特性図である。（ａ）はキャップ層を有しない比較例１の電子濃度分布、（ｂ）はキャップ層を有する（オーミック電極がキャップ層と接触している）比較例２の電子濃度分布、（ｃ）は本実施形態の電子濃度分布をそれぞれ示している。電子濃度の単位はｃｍ-3である。
【００４７】
図９（ａ）では、ソース電極直下の選択再成長されたプラグであるｎ+−ＧａＮとＩｎＡｌＧａＮヘテロ界面の二次元電子ガスとの電気的接続が確立されている。図９（ｂ）では、ソース電極直下の選択再成長されたプラグであるｎ+−ＧａＮとＩｎＡｌＧａＮヘテロ界面の二次元電子ガスとの電気的接続が、ソース電極端で分断されていることが判る。これに対して本実施形態では、キャップ層は、その端部がゲート電極とソース電極及びその直下の選択再成長されたプラグであるｎ+−ＧａＮとの間に位置しており、ソース電極及びｎ+−ＧａＮと非接触状態とされている。これにより、図９（ｃ）では、ソース電極直下のｎ+−ＧａＮとＩｎＡｌＧａＮヘテロ界面の二次元電子ガスとの電気的接続が確立されている。そのため、オーミックコンタクト抵抗の低減が実現する。
【００４８】
図１０は、ＩｎＡｌＧａＮ  ＨＥＭＴにおける３端子特性を示す特性図であり、（ａ）が本実施形態を、（ｂ）が図９（ｂ）と同様の比較例をそれぞれ示している。
本実施形態では、比較例と比較して、低いオン抵抗と大きな最大ドレイン電流を得られることが判る。
【００４９】
以上説明したように、本実施形態によれば、オーミック電極（ソース電極６及びドレイン電極７）について安定して低いオーミックコンタクト抵抗を得ることができるＩｎＡｌＧａＮ  ＨＥＭＴが実現する。
【００５０】
（第２の実施形態）
本実施形態では、第１の実施形態と同様に、化合物半導体装置として窒化物半導体のＩｎＡｌＧａＮ  ＨＥＭＴを開示するが、化合物半導体領域が若干異なる点で第１の実施形態と相違する。
図１１〜図１３は、第２の実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００５１】
先ず、第１の実施形態の図１（ａ）〜図１（ｂ）と同様の工程を行う。これにより、核形成層２ａ、バッファ層２ｂ、電子走行層２ｃ、中間層２ｄ、電子供給層２ｅ、及びキャップ層２ｆを有する化合物半導体領域２に素子分離構造３が形成される。
【００５２】
続いて、図１１（ａ）に示すように、化合物半導体領域２にリセス２Ａ，２Ｂを形成する。
詳細には、化合物半導体領域２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置を露出する開口を形成する。以上により、２箇所の開口２１ａ，２１ｂを有するレジストマスク２１が形成される。
【００５３】
次に、レジストマスク２１を用いて、化合物半導体領域２の一部、ここではキャップ層２ｆ、電子供給層２ｅ、中間層２ｄ、電子走行層２ｃ、及びバッファ層２ｂの一部まで、例えば５０ｎｍ程度の深さまでドライエッチングする。以上により、化合物半導体領域２にリセス２Ａ，２Ｂが形成される。ドライエッチングには、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用いる。レジストマスク２１を、加温した有機溶剤を用いて除去する。
【００５４】
続いて、図１１（ｂ）に示すように、絶縁膜２２Ａを形成する。
詳細には、先ず、２Ａ，２Ｂの内壁面を含む化合物半導体領域２の全面に絶縁膜２２Ａとして、例えばＳｉＮを形成する。ＳｉＮの堆積は、例えばプラズマＣＶＤ法を用い、ＳｉＨ4及びＮＨ3ガスを原料ガスとして、例えば１００ｎｍ程度の厚みとする。絶縁膜２２Ａとしては、ＳｉＮの代わりにＳｉＯ2やＳｉＯＮを形成しても良い。
【００５５】
続いて、図１１（ｃ）に示すように、レジストマスク２３を形成する。
詳細には、絶縁膜２２Ａの表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ソース電極及びドレイン電極の形成予定位置よりも所定距離だけ拡張した開口を形成する。所定距離としては、例えば０．０５μｍ程度以上０．５μｍ程度以下、ここでは０．１μｍ程度とする。以上により、絶縁膜２２Ａ上に、２箇所の開口２３ａ，２３ｂを有するレジストマスク２３が形成される。
【００５６】
続いて、図１２（ａ）に示すように、選択成長用マスク２２を形成する。
詳細には、レジストマスク２３を用いて絶縁膜２２Ａをドライエッチングし、ソース電極及びドレイン電極の形成予定位置よりも所定距離だけ拡張した部位の絶縁膜２２Ａを露出する開口を形成する。ドライエッチングには、例えばＳＦ6ガスを用いる。以上により、開口２２ａ，２２ｂを有する選択成長用マスク２２が形成される。開口２２ａ，２２ｂは、リセス２Ａ，２Ｂ及びキャップ層２ｆの０．１μｍ程度の幅の各端部を露出している。
【００５７】
続いて、図１２（ｂ）に示すように、キャップ層２ｆの両端部を除去する。
詳細には、レジストマスク２３を引き続いて用い、エッチングガスをＡｒ等の不活性ガス及びＣｌ2等の塩素系ガスに切り換えて、キャップ層２ｆの開口２２ａ，２２ｂからの露出部位（０．１μｍ程度の幅の両端部）を電子供給層２ｅの表面が露出するまでドライエッチングして除去する。これにより、キャップ層２ｆには、リセス２Ａ，２Ｂと連通する、リセス２Ａ，２Ｂよりも０．１μｍ程度だけ幅広の開口２ｆａ，２ｆｂが形成される。レジストマスク２３を、加温した有機溶剤を用いて除去する。
【００５８】
続いて、図１２（ｃ）に示すように、ｎ+−ＧａＮ２４を形成する。
詳細には、キャップ層２ｆと選択成長用マスク２２とが接触した状態で、ＭＢＥ法等により、ｎ型不純物として例えばＳｉ原子ビームを照射してｎ+−ＧａＮ２４を成長（再成長）する。ｎ+−ＧａＮ２４は、そのｎ型不純物（Ｓｉ）の濃度がキャップ層２ｆよりも高い。ｎ+−ＧａＮ２４のＳｉのドーピング濃度は、例えば２×１０19／ｃｍ3程度とする。ｎ+−ＧａＮ２４は、連通するリセス２Ａ，２Ｂ及び開口２ｆａ，２ｆｂを埋め込む厚み、例えば１００ｎｍ程度の厚みに形成される。
【００５９】
ｎ+−ＧａＮ２４の再成長温度は、７００℃程度以上８５０℃程度以下に設定される。再成長温度が７００℃程度よりも低いと、ｎ+−ＧａＮ２４の十分な選択再成長が得られない。再成長温度が８５０℃よりも高いと、ＩｎＡｌＧａＮ  ＨＥＭＴの結晶構造が破壊される虞がある。
【００６０】
続いて、図１３（ａ）に示すように、ＧａＮプラグ２５，２６を形成する。
詳細には、フッ化水素酸の水溶液を用いたウェット処理により、選択成長用マスク２２及びｎ+−ＧａＮ２４のうち選択成長用マスク２２上の部分を選択除去する。以上により、リセス２Ａ，２Ｂ及び開口２ｆａ，２ｆｂを埋め込みキャップ層２ｆの端部と接触するＮ+−ＧａＮからなるＧａＮプラグ２５，２６が形成される。
【００６１】
なお、ＧａＮプラグ２５，２６をｎ+−ＧａＮ２４で形成する場合を例示したが、これに限定されるものではない。例えば、ｎ+−ＧａＮの代わりにｎ+−ＩｎＧａＮを形成し、ｎ+−ＩｎＧａＮでプラグを形成するようにしても良い。
【００６２】
続いて、図１３（ｂ）に示すように、オーミック電極であるソース電極６及びドレイン電極７を形成する。
詳細には、先ず、ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造２層レジストを用いる。このレジストを化合物半導体領域２上に塗布し、ＧａＮプラグ２５，２６の上面を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００６３】
このレジストマスクを用いて、電極材料として、例えばＴｉ（下層）／Ａｌ（上層）を、例えば高真空蒸着法により、ＧａＮプラグ２５，２６の上面を露出させる開口内を含むレジストマスク上に堆積する。Ｔｉの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴｉ／Ａｌを除去する。その後、ＳｉＣ基板１を、例えば窒素雰囲気中において５５０℃〜６００℃程度の温度で熱処理し、残存したＴｉ／ＡｌとＧａＮプラグ２５，２６とを合金化させる。これにより、Ｔｉ／ＡｌとＧａＮプラグ２５，２６のＧａＮとのオーミックコンタクトが確立する。以上により、ＧａＮプラグ２５上にソース電極６、ＧａＮプラグ２６上にドレイン電極７が形成される。ＧａＮプラグ２５は、その一部がソース電極６の端部からドレイン電極７に向かって張り出しており、この張出部分２５ａによりソース電極６がキャップ層２ｆと離間する。ＧａＮプラグ２６は、その一部がドレイン電極７の端部からソース電極６に向かって張り出しており、この張出部分２６ａによりドレイン電極７がキャップ層２ｆと離間する。
【００６４】
キャップ層２ｆは、その端部がゲート電極９とソース電極６の間に位置しており、ソース電極６と非接触状態とされている。ソース電極６とキャップ層２ｆとの間隙は、一体形成されたＧａＮプラグ２５の一部により充填されている。ＧａＮプラグ２５の一部がキャップ層２ｆの表面上の一部まで延伸していても良い。キャップ層２ｆは、その端部がゲート電極９とドレイン電極７の間に位置しており、ドレイン電極７と非接触状態とされている。ドレイン電極７とキャップ層２ｆとの間隙は、一体形成されたＧａＮプラグ２６の一部により充填されている。ＧａＮプラグ２６の一部がキャップ層２ｆの表面上の一部まで延伸していても良い。所定間隙（間隙の幅）は、０．０５μｍ程度以上０．５μｍ程度以下、ここでは０．１μｍ程度とされている。０．０５μｍ程度よりも狭いと、オーミックコンタクト抵抗の十分な低減が得られない。０．５μｍ程度よりも広いと、キャップ層２ｆによる化合物半導体領域２の保護効果が低減する。
【００６５】
ここで、ソース電極６とキャップ層２ｆとの間隙を広く、ドレイン電極７とキャップ層２ｆとの間隙をース電極７とキャップ層２ｆとの間隙よりも狭く形成するようにしても良い。低いオーミックコンタクト抵抗は、ドレイン電極７側よりもソース電極６側で特に要求される。そこで、ソース電極６とキャップ層２ｆとの間隙を広く形成することでオーミックコンタクト抵抗の低減効果を高めることが好ましい。それと共に、ドレイン電極７とキャップ層２ｆとの間隙を狭く形成することでキャップ層２ｆによる化合物半導体領域２の保護効果を高めることが好適である。
【００６６】
続いて、第１の実施形態の図４（ａ）〜図５（ｂ）と同様の工程を行い、図１３（ｃ）に示すように、ゲート電極９が形成される。
しかる後、必要に応じて層間絶縁膜や、ソース電極６、ドレイン電極７、及びゲート電極９と電気的に接続される配線等の形成工程を経て、本実施形態によるＩｎＡｌＧａＮ  ＨＥＭＴが形成される。
【００６７】
図１４は、選択再成長を施したＩｎＡｌＧａＮ  ＨＥＭＴにおける電子濃度分布の計算結果について、本実施形態及び諸比較例を示す特性図である。（ａ）はキャップ層を有しない比較例１の電子濃度分布、（ｂ）はキャップ層を有する（オーミック電極がキャップ層と接触している）比較例２の電子濃度分布、（ｃ）は本実施形態の電子濃度分布をそれぞれ示している。電子濃度の単位はｃｍ-3である。
【００６８】
図１４（ａ）では、ソース電極直下の選択再成長されたプラグであるｎ+−ＧａＮとＩｎＡｌＧａＮヘテロ界面の二次元電子ガスとの電気的接続が確立されている。図１４（ｂ）では、ソース電極直下の選択再成長されたプラグであるｎ+−ＧａＮとＩｎＡｌＧａＮヘテロ界面の二次元電子ガスとの電気的接続が、ソース電極端で分断されていることが判る。これに対して本実施形態では、キャップ層２ｆがソース電極及びその直下の選択再成長されたプラグであるｎ+−ＧａＮから離間して、これらと非接触とされている。これにより、図１４（ｃ）では、ソース電極直下でｎ+−ＧａＮのソース電極と位置整合する部位（キャップ層の開口を充填する部分を除く部位）と、ＩｎＡｌＧａＮヘテロ界面の二次元電子ガスとの電気的接続が確立されている。そのため、オーミックコンタクト抵抗の低減が実現する。
【００６９】
図１５は、ＩｎＡｌＧａＮ  ＨＥＭＴにおける３端子特性を示す特性図であり、（ａ）が本実施形態を、（ｂ）が図９（ｂ）と同様の比較例をそれぞれ示している。
本実施形態では、比較例と比較して、低いオン抵抗と大きな最大ドレイン電流を得られることが判る。
【００７０】
以上説明したように、本実施形態によれば、オーミック電極（ソース電極６及びドレイン電極７）について安定して低いオーミックコンタクト抵抗を得ることができるＩｎＡｌＧａＮ  ＨＥＭＴが実現する。
【００７１】
なお、第１及び第２の実施形態では、ゲート長方向の断面がＴ字形状のゲート電極９を形成する場合を例示したが、これに限定されるものではない。例えば、ゲート長方向の断面が矩形状のゲート電極を形成しても良い。
【００７２】
また、第１及び第２の実施形態では、いわゆるショットキー型のＩｎＡｌＧａＮ  ＨＥＭＴを例示したが、これに限定されるものではない。例えば、キャップ層２ｆとゲート電極９との間にゲート絶縁膜を有するＭＩＳ型のＩｎＡｌＧａＮ  ＨＥＭＴを作製するようにしても良い。例えば、保護膜８に開口を形成することなく、適切な厚みの保護膜８をゲート絶縁膜として用いることが考えられる。ゲート絶縁膜としては、Ｓｉ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積することが好ましい。
【００７３】
（第３の実施形態）
本実施形態では、第１又は第２の実施形態のＩｎＡｌＧａＮ  ＨＥＭＴを適用した電源装置を開示する。
図１６は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００７４】
本実施形態による電源装置は、高圧の一次側回路３１及び低圧の二次側回路３２と、一次側回路３１と二次側回路３２との間に配設されるトランス３３とを備えて構成される。
一次側回路３１は、交流電源３４と、いわゆるブリッジ整流回路３５と、複数（ここでは４つ）のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄとを備えて構成される。また、ブリッジ整流回路３５は、スイッチング素子３６ｅを有している。
二次側回路３２は、複数（ここでは３つ）のスイッチング素子３７ａ，３７ｂ，３７ｃを備えて構成される。
【００７５】
本実施形態では、一次側回路３１のスイッチング素子３６ａ，３６ｂ，３６ｃ，３６ｄ,３６ｅが、第１又は第２の実施形態のＩｎＡｌＧａＮ  ＨＥＭＴとされている。一方、二次側回路３２のスイッチング素子３７ａ，３７ｂ，３７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００７６】
本実施形態によれば、オーミック電極（ソース電極６及びドレイン電極７）について安定して低いオーミックコンタクト抵抗を得ることができるＩｎＡｌＧａＮ  ＨＥＭＴを、電源装置に適用する。これにより、信頼性の高い大電力の電源装置が実現する。
【００７７】
（第４の実施形態）
本実施形態では、第１又は第２の実施形態のＩｎＡｌＧａＮ  ＨＥＭＴを適用した高周波増幅器を開示する。
図１７は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００７８】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路４１と、ミキサー４２ａ，４２ｂと、パワーアンプ４３とを備えて構成される。
ディジタル・プレディストーション回路４１は、入力信号の非線形歪みを補償するものである。ミキサー４２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ４３は、交流信号とミキシングされた入力信号を増幅するものであり、第１又は第２の実施形態のＩｎＡｌＧａＮ  ＨＥＭＴを有している。なお図１７では、例えばスイッチの切り替えにより、出力側の信号をミキサー４２ｂで交流信号とミキシングしてディジタル・プレディストーション回路４１に送出できる構成とされている。
【００７９】
本実施形態では、オーミック電極（ソース電極６及びドレイン電極７）について安定して低いオーミックコンタクト抵抗を得ることができるＩｎＡｌＧａＮ  ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００８０】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【００８１】
（付記１）最上部に化合物半導体からなる保護層を有する化合物半導体領域と、
前記化合物半導体領域上に設けられており、平面視で前記保護層と離間して前記保護層と非接触状態とされているオーミック電極と
を備えたことを特徴とする化合物半導体装置。
【００８２】
（付記２）前記オーミック電極は一対の電極であり、
前記保護層は、前記一対の電極間に位置していることを特徴とする付記１に記載の化合物半導体装置。
【００８３】
（付記３）前記化合物半導体領域は、表面に埋め込み形成された化合物半導体プラグを有しており、
前記化合物半導体プラグは、前記オーミック電極の直下に設けられていることを特徴とする付記１又は２に記載の化合物半導体装置。
【００８４】
（付記４）前記化合物半導体プラグは、前記保護層よりも高い濃度のｎ型不純物を含有していることを特徴とする付記３に記載の化合物半導体装置。
【００８５】
（付記５）少なくとも前記保護層と前記オーミック電極との間隙に化合物半導体部が設けられていることを特徴とする付記３又は４に記載の化合物半導体装置。
【００８６】
（付記６）前記化合物半導体部は、前記保護層よりも高い濃度のｎ型不純物を含有していることを特徴とする付記５に記載の化合物半導体装置。
【００８７】
（付記７）前記化合物半導体部は、前記化合物半導体プラグと一体形成されていることを特徴とする付記５又は６に記載の化合物半導体装置。
【００８８】
（付記８）前記保護層と前記オーミック電極との間隙の幅が０．０５μｍ以上０．５μｍ以下であることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
【００８９】
（付記９）前記オーミック電極がソース電極及びドレイン電極であり、
前記ソース電極と前記保護層との間隙の幅は、前記ドレイン電極と前記保護層との間隙の幅よりも広いことを特徴とする付記１〜８のいずれか１項に記載の化合物半導体装置。
【００９０】
（付記１０）前記化合物半導体領域は、前記保護層と前記オーミック電極との間の部位で最上部となる電子供給層を有することを特徴とする付記１〜９のいずれか１項に記載の化合物半導体装置。
【００９１】
（付記１１）前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする付記１０に記載の化合物半導体装置。
【００９２】
（付記１２）前記保護層は、ＧａＮ又はＩｎＧａＮを含有することを特徴とする付記１〜１１のいずれか１項に記載の化合物半導体装置。
【００９３】
（付記１３）前記保護層は、Ｇａ／Ｎ比が１よりも小さいことを特徴とする付記１〜１２のいずれか１項に記載の化合物半導体装置。
【００９４】
（付記１４）最上部に化合物半導体からなる保護層を有する化合物半導体領域を形成する工程と、
前記化合物半導体領域上に、平面視で前記保護層と離間して前記保護層と非接触状態となるオーミック電極を形成する工程と
を備えたことを特徴とする化合物半導体装置の製造方法。
【００９５】
（付記１５）前記オーミック電極は一対の電極であり、
前記保護層は、前記一対の電極間に位置することを特徴とする付記１４に記載の化合物半導体装置の製造方法。
【００９６】
（付記１６）前記化合物半導体領域の前記オーミック電極の形成予定部位に化合物半導体プラグを埋め込み形成する工程を備えており、
前記化合物半導体プラグは、前記オーミック電極の直下に設けられることを特徴とする付記１４又は１５に記載の化合物半導体装置の製造方法。
【００９７】
（付記１７）前記化合物半導体プラグは、前記保護層よりも高い濃度のｎ型不純物を含有することを特徴とする付記１６に記載の化合物半導体装置の製造方法。
【００９８】
（付記１８）少なくとも前記保護層と前記オーミック電極との間隙に化合物半導体部が設けられていることを特徴とする付記１６又は１７に記載の化合物半導体装置の製造方法。
【００９９】
（付記１９）前記化合物半導体部は、前記保護層よりも高い濃度のｎ型不純物を含有していることを特徴とする付記１８に記載の化合物半導体装置の製造方法。
【０１００】
（付記２０）前記化合物半導体部は、前記化合物半導体プラグと一体形成されていることを特徴とする付記１６〜１９のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０１】
（付記２１）前記保護層と接触する絶縁膜が形成された状態において、
前記化合物半導体プラグを、７００℃以上８５０℃以下の温度で形成することを特徴とする付記１４〜２０のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０２】
（付記２２）前記保護層は、Ｇａ／Ｎ比が１よりも小さいことを特徴とする付記２１に記載の化合物半導体装置の製造方法。
【０１０３】
（付記２３）前記化合物半導体領域は、前記保護層の直下に電子供給層を有することを特徴とする付記１４〜２２のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０４】
（付記２４）前記電子供給層は、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、及びＡｌＮから選ばれた１種を含有することを特徴とする付記２３に記載の化合物半導体装置の製造方法。
【０１０５】
（付記２５）前記保護層と前記オーミック電極との間隙の幅が０．０５μｍ以上０．５μｍ以下であることを特徴とする付記１４〜２４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０６】
（付記２６）前記オーミック電極がソース電極及びドレイン電極であり、
前記ソース電極と前記保護層との間隙の幅は、前記ドレイン電極と前記保護層との間隙の幅よりも広いことを特徴とする付記１４〜２５のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０７】
（付記２７）前記保護層は、ＧａＮ又はＩｎＧａＮを含有することを特徴とする付記１４〜２６のいずれか１項に記載の化合物半導体装置の製造方法。
【０１０８】
（付記２８）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源装置であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
最上部に化合物半導体からなる保護層を有する化合物半導体領域と、
前記化合物半導体領域上に設けられており、平面視で前記保護層と離間して前記保護層と非接触状態とされているオーミック電極と
を備えたことを特徴とする電源装置。
【０１０９】
（付記２５）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
最上部に化合物半導体からなる保護層を有する化合物半導体領域と、
前記化合物半導体領域上に設けられており、平面視で前記保護層と離間して前記保護層と非接触状態とされているオーミック電極と
を備えたことを特徴とする電源装置。
【符号の説明】
【０１１０】
１  ＳｉＣ基板
２  化合物半導体領域
２ａ核形成層
２ｂ  バッファ層
２ｃ  電子走行層
２ｄ  中間層
２ｅ  電子供給層
２ｆ  キャップ層
２ｆａ，２ｆｂ，８ａ，１１ａ，１１ｂ，１２ａ，１２ｂ，１３ａ，１３ｂ，１５ａ，１６Ａａ，１６Ｂａ，１６Ｃａ，２１ａ，２１ｂ，２２ａ，２２ｂ，２３ａ，２３ｂ  開口
２Ａ，２Ｂ  電極用リセス
３  素子分離構造
４，５，２５，２６  ＧａＮプラグ
４ａ，５ａ  間隙
６  ソース電極
７  ドレイン電極
８  保護膜
９  ゲート電極
１１，１２，１５，２１，２３  レジストマスク
１３，２２  選択成長用マスク
１３Ａ，２２Ａ  絶縁膜
１４，２４  Ｎ+−ＧａＮ
１６  ３層電子線レジスト
１６Ａ  下層レジスト
１６Ｂ  中間層レジスト
１６Ｃ  上層レジスト
１７  電極材料
２５ａ，２６ａ  張出部分
３１  一次側回路
３２  二次側回路
３３  トランス
３４  交流電源
３５  ブリッジ整流回路
３６ａ，３６ｂ，３６ｃ，３６ｄ，３６ｅ，３７ａ，３７ｂ，３７ｃ  スイッチング素子
４１  ディジタル・プレディストーション回路
４２ａ，４２ｂ  ミキサー
４３  パワーアンプ
【図１】
2019110273.tif 000003
【図２】
2019110273.tif 000004
【図３】
2019110273.tif 000005
【図４】
2019110273.tif 000006
【図５】
2019110273.tif 000007
【図６】
2019110273.tif 000008
【図７】
2019110273.tif 000009
【図８】
2019110273.tif 000010
【図９】
2019110273.tif 000011
【図１０】
2019110273.tif 000012
【図１１】
2019110273.tif 000013
【図１２】
2019110273.tif 000014
【図１３】
2019110273.tif 000015
【図１４】
2019110273.tif 000016
【図１５】
2019110273.tif 000017
【図１６】
2019110273.tif 000018
【図１７】
2019110273.tif 000019
【手続補正書】
【提出日】平成30年1月9日(2018.1.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
（付記２９）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
最上部に化合物半導体からなる保護層を有する化合物半導体領域と、
前記化合物半導体領域上に設けられており、平面視で前記保護層と離間して前記保護層と非接触状態とされているオーミック電極と
を備えたことを特徴とする高周波増幅器。