(57)【要約】  ＩＣは、ＩＥＥＥ１１４９．１規格のテスト・アクセス・ポート（ＴＡＰ）インタフェースと、付加的なオフ・チップＴＡＰインタフェースとを含む。オフ・チップＴＡＰインタフェースは、別のＩＣのＴＡＰに接続される。オフ・チップＴＡＰインタフェースは、ＩＣ上のＴＡＰリンク・モジュールによって選択できる。
2007504447.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
Ａ．機能的動作を実行するための機能的回路と、
Ｂ．前記機能的回路に接続された機能的入力パッドと、
Ｃ．前記機能的回路に接続された機能的出力パッドと、
Ｄ．機能的回路に接続されて、ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ信号用の第１のボンド・パッドを有する一次のテスト・アクセス・ポートと、
Ｅ．ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ信号用の第２のボンド・パッドを有し、別の集積回路のテスト・アクセス・ポートに接続するように適応した二次のテスト・アクセス・ポートであって、前記第２のボンド・パッドは、第１のボンド・パッドに選択的に接続されている前記二次のテスト・アクセス・ポートと、
を含む前記集積回路。
【請求項２】
請求項１記載の集積回路であって、更に、ＴＤＩ、ＴＣＫ、ＴＭＳ及びＴＲＳＴ信号用の第１のボンド・パッドを二次のポートに選択的に接続するための入力リンク回路と、二次のポートをＴＤＯ信号用の第１のボンド・パッドに選択的に接続するための出力リンク回路とを含む前記集積回路。
【請求項３】
請求項１記載の集積回路であって、更に、ＴＤＩ、ＴＣＫ、ＴＭＳ及びＴＲＳＴ信号用の第１のボンド・パッドを二次のポートに選択的に接続するための入力リンク回路、二次のポートをＴＤＯ信号用の第１のボンド・パッドに選択的に接続するための出力リンク回路及びＴＤＩ及びＴＤＯ信号に接続されて、入力リンク回路及び出力リンク回路を制御するためのテスト・リンク・モジュール回路を含む前記集積回路。
【請求項４】
請求項１記載の集積回路であって、機能的回路は、第１のボンド・パッドに選択的に接続される二次のポートに加えて、複数のＴＡＰドメインを含んでいる前記集積回路。
【請求項５】
集積回路であって、
Ａ．基板と、
Ｂ．基板上に搭載された第１のダイであって、
ｉ．機能的動作を実行するための第１の機能的回路と、
ｉｉ．第１の機能的回路に接続された第１の機能的入力パッドと、
ｉｉｉ．第１の機能的回路に接続された第１の機能的出力パッドと、
ｉｖ．第１の機能的回路に接続されて、ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ信号用の第１のボンド・パッドを有する第１の一次のテスト・アクセス・ポートと、
ｖ．ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ信号用の第２のボンド・パッドを有し、別のダイのテスト・アクセス・ポートに接続するように適応した二次のテスト・アクセス・ポートであって、第２のボンド・パッドは、第１のボンド・パッドに選択的に接続されている前記二次のテスト・アクセス・ポートと、
を含む前記第１のダイと、
Ｃ．基板上に搭載された第２のダイであって、
ｉ．機能的動作を実行するための第２の機能的回路と、
ｉｉ．第２の機能的回路に接続された第２の機能的入力パッドと、
ｉｉｉ．第２の機能的回路に接続された第２の機能的出力パッドと、
ｉｖ．第２の機能的回路に接続されて、ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ信号用の第１のボンド・パッドを有する第２の一次のテスト・アクセス・ポートであって、第２の一次のポートの第１のボンド・パッドは、第１のダイの二次のポートの第２のボンド・パッドに接続されている前記第２の一次のテスト・アクセス・ポートと、
を含む前記第２のダイと、
を含む前記集積回路。
【請求項６】
請求項５記載の集積回路であって、第１のダイは、二次のポートを含む複数のＴＡＰドメインと、第１のボンド・パッドに接続され、また複数のＴＡＰドメインに接続されたＴＡＰリンク・モジュール回路とを有し、ＴＡＰリンク回路は、ＴＡＰドメインを第１のボンド・パッドに選択的に接続している前記集積回路。
【請求項７】
請求項５記載の集積回路であって、
Ｄ．基板上に搭載された第３のダイであって、
ｉ．機能的動作を実行するための第３の機能的回路と、
ｉｉ．第３の機能的回路に接続された第３の機能的入力パッドと、
ｉｉｉ．第３の機能的回路に接続された第３の機能的出力パッドと、
ｉｖ．第３の機能的回路に接続されて、ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ信号用の第１のボンド・パッドを有する第３の一次のテスト・アクセス・ポートであって、第３の一次のポートの第１のボンド・パッドは、第１のダイの二次のポートの第２のボンド・パッドに接続され、また、第２のダイの第２の一次のテスト・アクセス・ポートの第１のボンド・パッドに接続されている前記第３の一次のテスト・アクセス・ポートと、
を含む前記第３のダイ、
を含む前記集積回路。
【請求項８】
集積回路であって、
Ａ．機能的動作を実行するための機能的回路と、
Ｂ．前記機能的回路に接続された機能的入力パッドと、
Ｃ．前記機能的回路に接続された機能的出力パッドと、
Ｄ．機能的回路に接続されて、少なくともＴＤＩ入力信号、ＴＭＳ入力信号及びＴＤＯ出力信号用の第１のボンド・パッドを有する一次のテスト・アクセス・ポートと、
Ｅ．少なくともＴＤＩ入力信号、ＴＭＳ出力信号及びＴＤＯ出力信号用の第２のボンド・パッドを有する二次のテスト・アクセス・ポートであって、第１のボンド・パッドのＴＤＩ入力信号は、第２のボンド・パッドのＴＤＯ出力信号に選択的に接続され、第１のボンド・パッドのＴＭＳ入力信号は、第２のボンド・パッドのＴＭＳ出力信号に選択的に接続され、また、第１のボンド・パッドのＴＤＯ出力信号は、第２のボンド・パッドのＴＤＩ入力信号に選択的に接続されている前記二次のテスト・アクセス・ポートと、
を含む前記集積回路。
【請求項９】
請求項８記載の集積回路であって、更に、第１のボンド・パッドのＴＤＩ入力信号、ＴＭＳ入力信号及びＴＤＯ出力信号を、それぞれ、第２のボンド・パッドのＴＤＯ出力信号、ＴＭＳ出力信号及びＴＤＩ入力信号に選択的に接続するためのリンク回路を含む前記集積回路。
【請求項１０】
請求項９記載の集積回路であって、リンク回路は、第１のボンド・パッドのＴＤＩ入力信号とＴＤＯ出力信号との間に直列に接続された制御回路を含んでいる前記集積回路。
【請求項１１】
請求項８記載の集積回路であって、機能的回路は、第１のボンド・パッドに選択的に接続された二次のテスト・アクセス・ポートに加えて、複数のＴＡＰドメインを含んでいる前記集積回路。
【請求項１２】
集積回路であって、
Ａ．基板と、
Ｂ．基板上に搭載された第１のダイであって、
ｉ．機能的動作を実行するための第１の機能的回路と、
ｉｉ．第１の機能的回路に接続された第１の機能的入力パッドと、
ｉｉｉ．第１の機能的回路に接続された第１の機能的出力パッドと、
ｉｖ．第１の機能的回路に接続されて、少なくともＴＤＩ入力信号、ＴＭＳ入力信号及びＴＤＯ出力信号用の第１のボンド・パッドを有する第１の一次のテスト・アクセス・ポートと、
ｖ．少なくともＴＤＩ入力信号、ＴＭＳ入力信号及びＴＤＯ出力信号用の第２のボンド・パッドを有する二次のテスト・アクセス・ポートであって、第１のボンド・パッドのＴＤＩ入力信号は、第２のボンド・パッドのＴＤＯ出力信号に選択的に接続され、第１のボンド・パッドのＴＭＳ入力信号は、第２のボンド・パッドのＴＭＳ出力信号に選択的に接続され、また、第１のボンド・パッドのＴＤＯ出力信号は、第２のボンド・パッドのＴＤＩ入力信号に選択的に接続されている前記二次のテスト・アクセス・ポートと、
を含む第１のダイと、
Ｃ．基板上に搭載された第２のダイであって、
ｉ．機能的動作を実行するための第２の機能的回路と、
ｉｉ．第２の機能的回路に接続された第２の機能的入力パッドと、
ｉｉｉ．第２の機能的回路に接続された第２の機能的出力パッドと、
ｉｖ．第２の機能的回路に接続されて、少なくともＴＤＩ入力信号、ＴＭＳ入力信号及びＴＤＯ出力信号用の第３のボンド・パッドを有する第２の一次のテスト・アクセス・ポートであって、第３のボンド・パッドのＴＤＩ入力信号は、第２のボンド・パッドのＴＤＯ出力信号に接続され、第３のボンド・パッドのＴＭＳ入力信号は、第２のボンド・パッドのＴＭＳ出力信号に接続され、また、第３のボンド・パッドのＴＤＯ出力信号は、第２のボンド・パッドのＴＤＩ入力信号に接続されている前記第２の一次のテスト・アクセス・ポートと、
を含む前記第２のダイと、
を含む前記集積回路。
【請求項１３】
請求項１２記載の集積回路であって、第１のダイは、少なくともＴＤＩ入力リード、ＴＭＳ入力リード及びＴＤＯ出力リードを含むテスト・アクセス・ポートを各々が有する複数のＴＡＰドメインと、第１のボンド・パッドに接続され、また、複数のＴＡＰドメインのテスト・アクセス・ポートに接続されたリンク回路とを有し、リンク回路は、
ｉ．第１のボンド・パッドのＴＤＩ入力信号をＴＡＰドメインのテスト・アクセス・ポートのＴＤＩ入力リードに、
ｉｉ．第１のボンド・パッドのＴＭＳ入力信号をＴＡＰドメインのテスト・アクセス・ポートのＴＭＳ入力リードに、及び
ｉｉｉ．第１のボンド・パッドのＴＤＯ出力パッドをＴＡＰドメインのテスト・アクセス・ポートのＴＤＯ出力リードに、
選択的に接続している前記集積回路。
【請求項１４】
請求項１２記載の集積回路であって、
Ｄ．基板上に搭載された第３のダイであって、
ｉ．機能的動作を実行するための第３の機能的回路と、
ｉｉ．第３の機能的回路に接続された第３の機能的入力パッドと、
ｉｉｉ．第３の機能的回路に接続された第３の機能的出力パッドと、
ｉｖ．第３の機能的回路に接続されて、少なくともＴＤＩ入力信号、ＴＭＳ入力信号及びＴＤＯ出力信号用の第４のボンド・パッドを有する第３の一次のテスト・アクセス・ポートであって、第４のボンド・パッドのＴＤＩ入力信号は、第３のボンド・パッドのＴＤＯ出力信号に接続され、第４のボンド・パッドのＴＭＳ入力信号は、第２のボンド・パッドのＴＭＳ出力信号に接続され、また、第４のボンド・パッドのＴＤＯ出力信号は、第２のボンド・パッドのＴＤＩ入力信号に接続されている前記第３の一次のテスト・アクセス・ポートと、
を含む前記第３のダイ、
を含む前記集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連特許／出願）
本出願は、すべて、ここに参照によって取り込む米国特許第６，０７３，２５４号、第６，３２４，６６２号、及び米国特許出願第２００２／０，０４９，９２８号に関連する。
（発明の技術分野）
本発明は、一般に、オン・チップ・テスト、デバッグ、エミュレーション及びイン・システム・プログラミング作業に対するアクセスを提供するＩＥＥＥ１１４９．１規格のテスト・アクセス・ポート（ＴＡＰ）インタフェースを含む集積回路に関する。特に、本発明は、付加的なオフ・チップＴＡＰインタフェースを含むことに関する。付加的なオフ・チップＴＡＰインタフェースは、外部に接続されない別のＩＣのＪＴＡＧポートにアクセスするために使用される。
【背景技術】
【０００２】
（発明の背景）
図１Ａは、従来型の１１４９．１  ＴＡＰ回路ドメインのアーキテクチャを示す。ＴＡＰドメインは、ＴＡＰコントローラ、命令レジスタ、（１）内部スキャン・レジスタ、（２）イン・サーキット・エミュレーション（ＩＣＥ）レジスタ、（３）イン・システム・プログラミング（ＩＳＰ）レジスタ、（４）バウンダリ・スキャン・レジスタ及び（５）バイパス・レジスタを含むデータ・レジスタ群を含む。データ・レジスタのうちで、バウンダリ・スキャン・レジスタ及びバイパス・レジスタは、ＩＥＥＥ１１４９．１規格で定義される。ここに挙げた他のレジスタは、１１４９．１には、定義されないが、ＴＡＰドメイン内にデータ・レジスタとして存在しうる。ＴＡＰコントローラは、テスト・クロック（ＴＣＫ）及びテスト・モード選択（ＴＭＳ）信号入力に応答して、命令レジスタを通してテスト・データ・イン（ＴＤＩ）信号からテスト・データ・アウト（ＴＤＯ）信号へ、あるいは、データ・レジスタの選ばれた１つを通してＴＤＩからＴＤＯへのシリアル通信を調整する。テスト・リセット（ＴＲＳＴ）信号入力は、ＴＡＰドメインを既知の状態に初期化するために使用される。ＴＡＰドメインの動作は、よく知られている。
【０００３】
図１Ｂは、ＴＡＰドメインと、それのためのＴＤＩ、ＴＤＯ、ＴＭＳ、ＴＣＫ及びＴＲＳＴインタフェースを採用したＩＣまたは知的財産コア回路を示す。コアは、ＤＳＰやＣＰＵコアのようにＩＣの基板内に埋め込まれた１つの完全な回路機能である。
【０００４】
図１Ｃ−１Ｆは、図１Ａのデータ・レジスタの各々と、それらが接続されてアクセスする機能的標的回路との間の関係を示す。
【０００５】
図２は、図１ＡのＴＡＰコントローラの状態図を示す。ＴＡＰコントローラは、ＴＣＫ回路からクロックを与えられＴＭＳ入力に応答して図２の状態を遷移する。図２から分かるように、ＴＡＰコントローラの状態図は、４つのキーとなる状態動作、すなわち、（１）ＴＡＰコントローラがリセット状態、ラン・テスト状態、あるいは、アイドル状態のいずれかに入るリセット／ラン・テスト・アイドル状態動作、（２）ＴＡＰコントローラがデータ・レジスタ（ＤＲ）または命令レジスタ（ＩＲ）のスキャン動作を選択するか、あるいは、リセット状態に戻るために遷移するデータまたは命令スキャン選択状態動作、（３）ＴＡＰコントローラが選ばれたデータ・レジスタと交信するときに入るデータ・レジスタ・スキャン・プロトコル状態動作及び（４）ＴＡＰコントローラが命令レジスタと交信するときに入る命令レジスタ・スキャン・プロトコル状態動作を含む。ＴＡＰコントローラの動作は、よく知られている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図３は、ＩＣ内部で複数のＴＡＰドメインを接続するための配置例を示す。図３の各ＴＡＰドメインは、図１Ａに関連して示し説明したものと同様のものである。ＩＣ内には、１つのＩＣ  ＴＡＰドメインしか存在していないが、ＩＣ内には、任意の個数のコアＴＡＰドメイン（１−Ｎ）が存在しうる。図３から分かるように、ＩＣ  ＴＡＰドメイン及びコア１−Ｎ  ＴＡＰドメインは、ＩＣのＴＤＩとＴＤＯのピン間にデイジー・チェーン接続されている。すべてのＴＡＰドメインは、ＩＣのＴＭＳ、ＴＣＫ及びＴＲＳＴ信号に接続されて、図２の状態図に従って動作する。命令スキャン動作中に、命令は、各ＴＡＰドメインの命令レジスタにシフトされる。図３のＴＡＰドメイン配置の唯一の欠点は、それがＩＥＥＥ１１４９．１規格に準拠しないことであり、それは、この規格の規則に従えば、ＩＣが最初に電源投入されるとき、ＴＤＩとＴＤＯとの間には、ＩＣのＴＡＰドメインだけが存在するべきだからである。図３のＴＡＰドメイン配置の２番目の欠点は、個々のＴＡＰドメインそれぞれに関するテスト、イン・サーキット・エミュレーション及び／またはイン・サーキット・プログラミング機能のために不必要に複雑なアクセスにつながる可能性があることである。
【０００７】
例えば、コア１のＴＡＰドメインに付随する回路に対してスキャン・テストが要求されるとき、コア１回路をテストするために開発されたテスト・パターン・セットの各スキャン・フレームは、それらの元の形態から修正されなければならない。この修正には、各スキャン・フレームに対してリーディング及びトレーリング・ビット・フィールドを付加し、リーディング及びトレーリングＴＡＰドメインの命令及びデータ・レジスタがコア１のテスト・パターン・セットの一体部分となるようにすることが含まれる。コア１のＴＡＰドメインに付随するイン・サーキット・エミュレーション及び／またはイン・サーキット・プログラミングのために開発されたシリアル・パターンも同様に修正しなければならない。図３のＴＡＰ配置のこれら及びその他の欠点を克服するために、図４のＴＡＰ配置が開発された。
【０００８】
図４は、米国特許出願第２００２／０，０４９，９２８号に従ってＩＣ中の複数のＴＡＰドメインを接続するための好適な構造を示す。この構造は、任意の１または複数のＴＡＰドメインをＩＣのＴＤＩ、ＴＤＯ、ＴＭＳ、ＴＣＫ及びＴＲＳＴピンまたはボンド・パッドに接続するための入力及び出力リンク回路と、その入力及び出力リンク回路を動作させるための制御を与えるためのＴＡＰリンク・モジュール（ＴＬＭ）回路とを含む。入力及び出力リンク回路とＴＬＭとの組合せをこれ以降、ＴＬＭアーキテクチャ（ＴＬＭＡ）と呼ぶ。入力及び出力リンク回路の概念と、ＴＬＭ回路を使って入力及び出力リンク回路を制御することについては、ここに参照された米国特許第６，０７３，２５４号で最初に開示された。
【０００９】
入力リンク回路は、入力として、（１）ＩＣのピンまたはボンド・パッド上のＴＤＩ、ＴＭＳ、ＴＣＫ及びＴＲＳＴ信号、（２）ＩＣ  ＴＡＰ（ＩＣＴ）ドメイン（ＴＤＯＩＣＴ）、コア１  ＴＡＰ（Ｃ１Ｔ）ドメイン（ＴＤＯＣ１Ｔ）及びコアＮ  ＴＡＰ（ＣＮＴ）ドメイン（ＴＤＯＣＮＴ）からのＴＤＯ出力及び（３）ＴＬＭからのＴＡＰリンク制御入力を受信する。ＴＣＫ及びＴＲＳＴ入力は、無競争で入力リンク回路を通過して各ＴＡＰドメインに入力される。入力リンク回路へのＴＭＳ入力は、入力リンク回路内部でゲート制御されて、各ＴＡＰドメインが一意的にゲート制御されたＴＭＳ出力信号を受信するようにされる。図４から分かるように、ＩＣ  ＴＡＰドメインは、ゲート制御されたＴＭＳＩＣＴ信号を受信し、コア１  ＴＡＰドメインは、ゲート制御されたＴＭＳＣ１Ｔ信号を受信し、コアＮ  ＴＡＰドメインは、ゲート制御されたＴＭＳＣＮＴ信号を受信する。ゲート制御されたＴＭＳＩＣＴ、ＴＭＳＣ１Ｔ及びＴＭＳＣＮＴ信号を提供する回路例が図５に示されている。図５で、それぞれＴＭＳＩＣＴ、ＴＭＳＣ１Ｔ及びＴＭＳＣＮＴ信号をゲート制御するために使用されるＥＮＡＩＣＴ、ＥＮＡＣ１Ｔ及びＥＮＡＣＮＴ信号は、ＴＡＰリンク制御バスを介してＴＬＭから送られて来る。
【００１０】
図５から分かるように、ＴＭＳＣＮＴは、ＴＭＳに接続されてコアＮ  ＴＡＰドメインをイネーブルするか、あるいは、低レベルにゲート制御されてコアＮ  ＴＡＰドメインをディス・エーブルすることができ、ＴＭＳＣ１Ｔは、ＴＭＳに接続されてコア１  ＴＡＰドメインをイネーブルするか、あるいは、低レベルにゲート制御されてコア１  ＴＡＰドメインをディス・エーブルすることができ、更に、ＴＭＳＩＣＴは、ＴＭＳに接続されてＩＣ  ＴＡＰドメインをイネーブルするか、あるいは、低レベルにゲート制御されてＩＣ  ＴＡＰドメインをディス・エーブルすることができる。ＴＡＰドメインＴＭＳ入力（ＴＭＳＣＮＴ、ＴＭＳＣ１Ｔ、ＴＭＳＩＣＴ）が低レベルにゲート制御されるときは、ＴＡＰドメインは、それを強制的に図２のラン・テスト／アイドル状態にすることによってディス・エーブルされる。ディス・エーブルされたＴＡＰドメインは、それがＩＣのＴＭＳピン入力に上で述べたように接続されることによって再びイネーブルされるまでラン・テスト／アイドル状態に留まる。ＴＡＰドメインをラン・テスト／アイドル状態からイネーブルしたり、ＴＡＰドメインをラン・テスト／アイドル状態にディス・エーブルしたりするこれらの方法は、ここに参照された米国特許第６，０７３，２５４号で最初に開示された。
【００１１】
入力リンク回路へのＴＤＩ、ＴＤＯＣＮＴ、ＴＤＯＣ１Ｔ及びＴＤＯＩＣＴ入力は、入力リンク回路内部の回路によって多重化されて、各ＴＡＰドメインが一意的に選ばれたＴＤＩ入力信号を受信するようにされる。図４から分かるように、ＩＣ  ＴＡＰドメインは、ＴＤＩＩＣＴ入力信号を受信し、コア１  ＴＡＰドメインは、ＴＤＩＣ１Ｔ入力信号を受信し、及びコアＮ  ＴＡＰドメインは、ＴＤＩＣＮＴ入力信号を受信する。ＴＤＩＩＣＴ、ＴＤＩＣ１Ｔ及びＴＤＩＣＮＴ入力信号を供給する回路例が図６に示されている。
【００１２】
図６で、それぞれＴＤＩＩＣＴ、ＴＤＩＣ１Ｔ及びＴＤＩＣＮＴ入力信号のソースを選択するために使用されるＳＥＬＴＤＩＩＣＴ、ＳＥＬＴＤＩＣ１Ｔ及びＳＥＬＴＤＩＣＮＴ制御信号は、ＴＡＰリンク制御バスを介してＴＬＭから送られて来る。図６から明らかなように、ＴＤＩＣＮＴは、ＴＤＩ、ＴＤＯＣ１ＴまたはＴＤＯＩＣＴに選択的に接続することができ、ＴＤＩＣ１Ｔは、ＴＤＩ、ＴＤＯＣＮＴまたはＴＤＯＩＣＴに選択的に接続することができ、更に、ＴＤＩＩＣＴは、ＴＤＩ、ＴＤＯＣＮＴまたはＴＤＯＣ１Ｔに選択的に接続することができる。
【００１３】
出力リンク回路は、入力として、（１）コアＮ  ＴＡＰドメインからのＴＤＯＣＮＴ出力、コア１  ＴＡＰドメインからのＴＤＯＣ１Ｔ出力、ＩＣ  ＴＡＰドメインからのＴＤＯＩＣＴ出力及びＴＬＭからのＴＡＰリンク制御入力を受信する。図４から分かるように、出力リンク回路は、ＴＤＯＣＮＴ、ＴＤＯＣ１Ｔ及びＴＤＯＩＣＴ入力信号の選ばれた１つを出力リンク回路ＴＤＯ出力を介してＴＬＭに出力する。ＴＤＯＩＣＴ、ＴＤＯＣ１Ｔ及びＴＤＯＣＮＴ信号を多重化してＴＤＯ出力を供給するための回路例が図７に示されている。
【００１４】
図７で、ＴＤＯに対してＴＤＯＩＣＴ、ＴＤＯＣ１ＴまたはＴＤＯＣＮＴを切り替えるために使用されるＳＥＬＴＤＯ制御入力は、ＴＡＰリンク制御バスを介してＴＬＭから送られて来る。図７から明らかなように、ＴＤＯＣＮＴ、ＴＤＯＣ１Ｔ及びＴＤＯＩＣＴ信号の任意の１つを選んで、ＴＬＭへの入力ソースとすることができる。
【００１５】
ＴＬＭ回路は、入力として、出力リンク回路からのＴＤＯ出力と、ＴＭＳ、ＴＣＫ及びＴＲＳＴ  ＩＣ入力ピン信号を受信する。ＴＬＭ回路は、ＩＣのＴＤＯ出力ピンに出力する。調べれば分かるように、ＴＬＭは、入力及び出力リンク回路によって選ばれた１または複数のＴＡＰドメインと直列になる。
【００１６】
上で述べたように、ＴＬＭのＴＡＰリンク制御バスは、１または複数のＴＡＰドメインへの所望の接続を形成するように入力及び出力接続回路を制御するために使用され、それによって、１または複数のＴＡＰドメインがＩＣのＴＤＩ、ＴＤＯ、ＴＭＳ、ＴＣＫ及びＴＲＳＴピンを介してアクセスされるようにする。ＴＡＰリンク制御バスの信号は、図２のＩＥＥＥ  ＴＡＰコントローラ状態図のアップデート−ＩＲ状態の間にＴＬＭから出力される。
【００１７】
図８Ａは、ＴＬＭの構造を詳細に示す。ＴＬＭは、ＴＡＰコントローラ、命令レジスタ、マルチプレクサ及び３状態のＴＤＯ出力バッファを含む。ＴＡＰコントローラは、ＴＭＳ、ＴＣＫ及びＴＲＳＴ信号に接続される。ＴＤＩ入力は、命令レジスタのシリアル入力（Ｉ）及びマルチプレクサの第１の入力に接続される。命令レジスタのシリアル出力（Ｏ）は、マルチプレクサの第２の入力に接続される。命令レジスタのパラレル出力は、図４のＴＡＰリンク制御バスに接続される。マルチプレクサの出力は、３状態バッファの入力に接続される。３状態バッファの出力は、ＩＣ  ＴＤＯ出力ピンに接続される。ＴＡＰコントローラは、命令レジスタ、マルチプレクサ及び３状態ＴＤＯ出力バッファに制御（Ｃ）を出力する。ＴＡＰコントローラは、先に図１Ａ及び２に関して説明したように、ＴＭＳ及びＴＣＫ入力に応答する。命令スキャン動作の間に、ＴＡＰコントローラは、３状態ＴＤＯバッファをイネーブルして、データをＴＤＩからＴＤＯまで命令レジスタ中をシフトさせる。データ・スキャン動作の間には、ＴＡＰコントローラは、３状態ＴＤＯバッファを許可し、ＴＤＩとＴＤＯとの間にマルチプレクサを介した接続を形成する。
【００１８】
図８Ｂは、命令レジスタを更に詳細に示す。命令レジスタは、シフト・レジスタ、ＴＡＰリンク・デコード論理及びアップデート・レジスタを含む。シフト・レジスタは、シリアル入力（Ｉ）、シリアル出力（Ｏ）、制御（Ｃ）入力、パラレル出力及びパラレル入力を有する。パラレル入力は、ＩＥＥＥ１１４９．１規格の要求事項であるが、命令スキャン動作中にＴＤＯ上にシフト・アウトされる最初の２つのビット位置に、固定された論理０及び１のデータ・ビットをキャプチャするために使用される。命令レジスタからのパラレル出力は、ＴＡＰリンク・デコード論理に入力される。ＴＡＰリンク・デコード論理からのパラレル出力は、アップデート・レジスタに入力される。アップデート・レジスタのパラレル出力は、入力及び出力リンク回路へのＴＡＰリンク制御バス入力である。図２のキャプチャ−ＩＲ状態の間に、シフト・レジスタは、パラレル入力上のデータ（０及び１）をキャプチャする。図２のシフト−ＩＲ状態の間に、シフト・レジスタは、ＴＤＩ（Ｉ）からＴＤＯ（Ｏ）へデータをシフトする。図２のアップデート−ＩＲ状態の間に、アップデート・レジスタは、ＴＡＰリンク・デコード論理からのパラレル入力をロードし、ロードされたデータをＴＡＰリンク制御バスに出力する。
【００１９】
図９は、ＴＬＭＡを使用した１１４９．１命令スキャン動作の間に可能なＴＡＰドメイン接続の各種リンク配置Ｌｉｎｋ０−Ｌｉｎｋ６を示す。命令スキャン動作の間には、ＴＬＭの命令・レジスタは、物理的に存在して、接続されたＴＡＰドメイン（単数または複数）命令レジスタ（単数または複数）と直列になるため、各リンク配置に関する命令スキャン・フレームは、ＴＬＭの命令レジスタ・ビットを含むように増やされる。ＴＬＭの命令レジスタでＴＡＰドメイン命令レジスタの長さを増やすという構想は、ここに参照した係属中の特許出願ＴＩ−２７５９６で最初に開示された。この例では、図８ＢのＴＬＭの命令シフト・レジスタは、３ビット長であり、３ビット命令（０００−１１０）は、図８ＢのＴＡＰリンク・デコード論理によって復号されて、ＩＣのＴＤＩとＴＤＯのピン間において異なるＴＡＰドメイン接続リンク配置を一意的に選択する。続く３ビットＴＬＭ命令をシフトして、それらをＴＬＭから更新して入力及び出力リンク回路に入力させることによって、次のようなＴＡＰドメイン・リンク接続が形成される。
【００２０】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ０「０００」命令は、ＩＣ  ＴＡＰドメインを許可し、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２１】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ１「００１」命令は、ＩＣ  ＴＡＰドメイン及びコア１  ＴＡＰドメインを許可し、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２２】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ２「０１０」命令は、ＩＣ  ＴＡＰドメイン及びコアＮ  ＴＡＰドメインを許可し、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２３】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ３「０１１」命令は、ＩＣ  ＴＡＰドメイン、コア１  ＴＡＰドメイン及びコアＮ  ＴＡＰドメインを許可し、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２４】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ４「１００」命令は、コア１  ＴＡＰドメインを許可し、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２５】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ５「１０１」命令は、コア１  ＴＡＰドメイン及びコアＮ  ＴＡＰドメインをイネーブルし、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２６】
ＴＬＭ命令レジスタからシフト及び更新されたＬｉｎｋ６「１１０」命令は、コアＮ  ＴＡＰドメインをイネーブルし、ＴＤＩとＴＤＯのＩＣピン間にＴＬＭと直列に接続されるようにする。
【００２７】
ＩＣの電源投入時に、ＴＬＭの３ビット命令は、「０００」に初期化されて、ＩＣ  ＴＡＰドメインのＬｉｎｋ０配置がイネーブルされ、ＴＤＩとＴＤＯとの間に接続されることになる。これは、ＩＥＥＥ１１４９．１規格に定められたＩＣ電源投入時の要求事項に合致する。複数ＴＡＰドメインを有するＩＣに電源投入して、ＩＣ  ＴＡＰドメインのみをイネーブルしＩＣのＴＤＩとＴＤＯのピン間に選択されるようにするプロセスは、ここに参照した特許出願ＴＩ−２３７２７で最初に開示された。電源投入に続いて、命令スキャン動作を実行してＩＣ  ＴＡＰドメイン及び直列接続されたＴＬＭ中で命令データをシフトさせ、新しいＩＣ  ＴＡＰドメイン命令をロードし、新しい３ビットのリンク命令をＴＬＭにロードすることができる。電源投入時のＩＣ  ＴＡＰドメインのＬｉｎｋ０配置をＴＤＩとＴＤＯとの間で有効にしたままにしておくときは、上述の命令スキャン動作の間に、図９の３ビット「０００」ＴＬＭ命令をＴＬＭ命令レジスタに再ロードさせる。しかし、ＴＤＩとＴＤＯとの間に新しいＴＡＰドメイン・リンク配置を望むときは、上述の命令レジスタ・スキャン動作の間に、異なる３ビットＴＬＭリンク命令をＴＬＭ命令レジスタにロードする。
【００２８】
図１０は、１１４９．１データ・スキャン動作の間に、図８Ａに関して説明したように、選ばれたＴＡＰドメイン・リンク配置Ｌｉｎｋ０−Ｌｉｎｋ６の出力とＩＣのＴＤＯピントの間に１つの接続パスを形成するようにＴＬＭが構成されることを示すために提供される。すなわち、ＴＬＭは、それが１１４９．１命令スキャン動作に対してそうしたように、１１４９．１データ・スキャン動作に対してビットを加えることはしない。
【課題を解決するための手段】
【００２９】
（発明の概要）
本発明に従えば、ＴＬＭアーキテクチャは、１つのリンク配置において選択できる、外部ＩＣへのオフ・チップＴＡＰインタフェースを提供する。このオフ・チップＴＡＰインタフェースは、別の分離したＩＣを１つのリンク配置の中に含めるためのＩＥＥＥ１１４９．１  ＴＡＰインタフェースを選ぶために使用できる。このような改善によって、ＩＣ中に存在するＴＡＰドメインを選択するだけでなく、他のＩＣ上に存在するＴＡＰドメインを選択するためにも使用できるＩＣのＴＬＭアーキテクチャが提供されることになる。たとえば、外部ＩＣ／ダイのＴＡＰドメインが選択される。
【００３０】
オフ・チップＴＡＰインタフェースからのリンク配置に含まれるその他の分離したＩＣは、それ自身のＴＬＭアーキテクチャを含んでもよい。オフ・チップＴＡＰインタフェースからのリンク配置に含まれるその他の分離したＩＣは、更に、別のＩＣのＩＥＥＥ１１４９．１  ＴＡＰインタフェースへのそれ自身のオフ・チップＴＡＰインタフェースを含むことができる。このことによって、ＴＡＰインタフェースの階層配置が提供される。
【００３１】
１つのＩＣ上には、任意の複数のオフ・チップＴＡＰインタフェースを設けることができる。
【実施例】
【００３２】
（発明の詳細な説明）
図１１Ａは、図４のＴＬＭアーキテクチャに対する改善点を示す。改善された点は、オフ・チップＴＡＰ（ＯＣＴ）インタフェース１１０６を追加したことである。ＯＣＴインタフェースは、ＴＬＭのＴＡＰリンク制御バスを介してＩＣのＴＤＩとＴＤＯのピン間で選ぶことができる。正確には、ＩＣ及びコアＴＡＰドメインが選ばれるとして記されている。一旦選ばれれば、ＯＣＴインタフェースは、別のＩＣ上のスレーブＴＡＰインタフェース（すなわち、従来型の１１４９．１  ＴＡＰインタフェース）に対するマスターＴＡＰインタフェースとして機能する。すなわち、図１１Ａに示されたＴＬＭアーキテクチャの改善を施したＩＣは、従来型の１１４９．１  ＴＡＰインタフェース１１０２に加えて、別のＩＣ（単数または複数）１１０８のＴＡＰインタフェースに対してマスターとなる選択可能なＯＣＴインタフェース１１０６を有することになる。図１１Ａには、１つのＯＣＴインタフェースが示されているが、任意の個数のＯＣＴインタフェースを提供できる。
【００３３】
図１１Ｂは、別のＩＣ  １１０８のＴＡＰインタフェースに接続された（１１１０）ＯＣＴインタフェース１１０６を示す。図１１Ｂで分かるように、ＯＣＴインタフェースは、ＴＤＩＯＣＴ、ＴＣＫ、ＴＭＳＯＣＴ、ＴＤＯＯＣＴ及びＴＲＳＴのＴＬＭアーキテクチャ信号を、ＴＬＭアーキテクチャが存在するＩＣのＴＤＯ、ＴＣＫ、ＴＭＳ、ＴＤＩ及びＴＲＳＴパッド１１０４まで上方へそれぞれ接続する複数のバッファを含む。ＴＤＯ、ＴＣＫ、ＴＭＳ、ＴＤＩ及びＴＲＳＴパッド１１０４は、接続１１１０を介して他のＩＣ  １１０８のＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＤＯ及びＴＲＳＴパッドに接続されて、他のＩＣ  １１０８のＴＡＰドメインへのアクセスを提供できる。他のＩＣのＴＡＰドメインは、図１Ａに示されたものと同様のものである。
【００３４】
図１２−１４は、図１１ＡのＯＣＴインタフェースを追加するために、それぞれ図５−７の入力及び出力リンク回路に対して要求される変更点を示している。図１２で明らかなように、付加的ＡＮＤゲート１２０２が追加されて、ＯＣＴインタフェースのＴＭＳ入力（ＴＭＳＯＣＴ）をオン及びオフにゲート制御するようになっている。図１３で明らかなように、付加的マルチプレクサ１３０２が追加されて、ＯＣＴインタフェースのＴＤＩ入力（ＴＤＩＯＣＴ）を選択できるようになっており、また、その他の複数のマルチプレクサがＯＣＴインタフェースのＴＤＯ出力（ＴＤＯＯＣＴ）を受信するための付加的入力を備えて設けられている。図１４で明らかなように、１つの入力が出力マルチプレクサに追加されて、ＯＣＴのＴＤＯ出力（ＴＤＯＯＣＴ）を受信するようになっている。更に、ＴＬＭのＴＡＰリンク制御バスに複数の制御信号が追加されて、追加されたＴＭＳＯＣＴのＡＮＤゲート、付加的なＴＤＩＯＣＴマルチプレクサ及びマルチプレクサへの付加的ＴＤＯＯＣＴ入力を制御するようになっている。
【００３５】
図１５は、ＴＡＰ命令レジスタ・スキャン動作時の、図１１ＡのＴＬＭアーキテクチャの可能なＴＡＰリンク配置（Ｌｉｎｋ０−Ｌｉｎｋ１３）の例を示している。これらのリンク配置は、先に図９に示したものを含んでおり、それに加えて、ＯＣＴインタフェースを含む付加的リンク配置を含んでいる。明らかに、デフォルトのＴＡＰリンクであるＬｉｎｋ０及びＬｉｎｋ７のための２つの電源投入／リセット・オプションがある。Ｌｉｎｋ０（オプション１）は、リンク中のＩＣのＴＡＰのみを選択するが、Ｌｉｎｋ７（オプション２）は、ＩＣのＴＡＰに加えてリンク中のＯＣＴインタフェースを選択する。なぜオプション２が必要であるかの一例は、図１７の例Ｆに示されている。
【００３６】
図１６は、図９と同じように、ＴＡＰデータ・レジスタ・スキャン動作時にＴＬＭが透過的であることを示すためだけに提供される。
【００３７】
図１７Ａ−１７Ｏは、１つの共通基板上に位置する２つのダイ（ダイ１及びダイ２）間の各種ＴＡＰリンク配置例を示す。各々のダイ１及び２は、図１６の進歩したＴＬＭアーキテクチャ（ＴＬＭＡ）を含むように示してあるが、各例において、ダイ２にアクセスするために図１６のＴＬＭアーキテクチャを必要とするのは、ダイ１のみであることを理解すべきである。各例のダイ２は、図１Ａに示したようなＪＴＡＧアーキテクチャだけを有するもので構わない。各例で、ダイ１の従来型のＴＡＰインタフェース（ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＯ）１７０２は、ダイ１のＴＬＭＡインタフェースであり、テスター、デバッガー、エミュレータ、あるいは、その他のコントローラなどのＪＴＡＧバス・コントローラに接続される。更に、各例において、ダイ１のＯＣＴインタフェース（ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＩ）１７０４は、ダイ２のＴＬＭＡインタフェースであるダイ２の従来型ＴＡＰインタフェース（ＴＤＩ、ＴＣＫ、ＴＭＳ、ＴＲＳＴ及びＴＤＩ）１７０６に接続される。
【００３８】
例Ａでは、ダイ１のＩＣ  ＴＡＰのみがＪＴＡＧコントローラへのリンクに含まれる。例Ｂでは、コアＮ  ＴＡＰのみがＪＴＡＧコントローラへのリンクに含まれる。例Ｃでは、コア１  ＴＡＰのみがＪＴＡＧコントローラへのリンクに含まれる。例Ｄでは、コア１及びコアＮ  ＴＡＰがＪＴＡＧコントローラへのリンクに含まれる。例Ｅでは、ダイ１のすべてのＴＡＰがＪＴＡＧコントローラへのリンクに含まれる。
【００３９】
例Ｆでは、ダイ１及び２のＩＣ  ＴＡＰがＪＴＡＧコントローラへのリンクに含まれ、ダイ２のＩＣ  ＴＡＰは、ダイ１のＯＣＴインタフェースを介してアクセスされる。例Ｆのリンクは、ダイ１及びダイ２の両方に対してＪＴＡＧ  Ｅｘｔｅｓｔ相互接続テストを実行させるために選択される。図１６のオプション２に関して説明したように、例Ｆのリンク配置は、相互接続テストのためにダイ１及び２の両方のＩＣ  ＴＡＰにアクセスさせるための電源投入／リセット用のリンクとして選択されよう。
【００４０】
例Ｇでは、ダイ１のＴＡＰは、すべてバイパスされ、他方、ダイ２のＩＣ  ＴＡＰは、ダイ１のＯＣＴを介してＪＴＡＧコントローラへのリンクに含まれている。この配置で、ダイ１のＴＡＰリンクは、図１５及び１６のＬｉｎｋ１３に示したのと同じようになる。例ＨからＬは、同様に、ＯＣＴを介してダイ２のＴＡＰにアクセスするのにダイ１のＴＡＰをバイパスしている。例ＭからＯは、ダイ１及びダイ２の両方のＴＡＰを含む各種のリンクを示す。例ＬからＯは、ダイ２のＯＣＴが他のダイのＴＡＰインタフェースにリンクするために必要に応じて使用されることを示している。
【００４１】
図１８は、より複雑な基板上ダイの配置例を示しており、これによって、進歩したＴＬＭアーキテクチャの柔軟性が更に明らかになる。ダイ１のＴＬＭＡインタフェース１８０２は、以前の例でそうであったのと同じように、ＪＴＡＧコントローラに接続されたダイとして機能する。ダイ１は、また、それのＯＣＴ１８０４を介して、ダイ２及び３のデイジー・チェーン接続されたＴＬＭＡインタフェース１８０６及び１８０８へのＴＡＰアクセス・ポイントとしても機能する。ダイ２及びダイ３は、それぞれ、ダイ４及び５のＴＬＭＡ１８１４及び１８１６への、それらのＯＣＴ１８１０及び１８１２を介した別のＴＡＰアクセス・ポイントとして機能する。破線の矢印によって、各ダイ１−５の任意の１または複数のＴＡＰドメインがＪＴＡＧコントローラ接続を介してダイ１へアクセスするために選ばれ、リンクされることが分かる。更に、例ＧからＬのように、ダイ１をバイパスすることによって、ダイ２及び３への直接アクセスが許可される。ダイ２及び３は、同様にバイパスされて、ダイ４及び５への直接アクセスを提供する。
【００４２】
図１９は、２つの基板１９０２及び１９０４を示しているが、それらは、それぞれ、図１１Ａの進歩したＴＬＭアーキテクチャを含む２つのダイを備えている。基板１９０２は、ダイ１：１とラベルしたダイと、ダイ１：２とラベルしたダイとを含む。基板１９０４は、ダイ２：１とラベルしたダイと、ダイ２：２とラベルしたダイとを含む。ダイ１：１のＴＬＭＡインタフェース１９０６は、ダイ２：１のＴＬＭＡインタフェース１９１４とデイジー・チェーン接続される。デイジー・チェーン接続経路は、ＪＴＡＧコントローラに接続される。ダイ１：２のＴＬＭＡインタフェース１９１０は、ダイ１：１のＯＣＴインタフェース１９０８に接続される。ダイ２：２のＴＬＭＡインタフェース１９１８は、ダイ２：１のＯＣＴインタフェース１９１６に接続される。図１９で重要な点は、シリアルなアクセス・アプローチを示すことにあり、これによってＪＴＡＧコントローラは、水平にも垂直にもＴＡＰドメインにアクセスできることになる。ダイのラベル付けは、左側の数字がデイジー・チェーン接続経路上のダイの基板の水平位置を示し、右側の数字が基板上のダイの垂直位置を示すように行われる。
【００４３】
第１の例で、ＪＴＡＧコントローラは、垂直方向にアクセス可能なダイ１：２及び２：２のＴＡＰドメインにアクセスせずに、デイジー・チェーン配置されたダイ１：１及び２：１のみのＴＡＰドメインに水平方向にアクセスする。第２の例では、ＪＴＡＧコントローラは、ダイ１：１のＯＣＴを介してダイ１：２のＴＡＰドメインに垂直方向にアクセスし、ダイ１：１及び２：１のＴＡＰドメインのデイジー・チェーン接続された水平方向アクセスでそれらのＴＡＰドメインを取り込む。第３の例では、ＪＴＡＧコントローラは、ダイ１：１のＯＣＴを介してダイ１：２のＴＡＰドメインに、また、ダイ２：１のＯＣＴを介してダイ２：２のＴＡＰドメインに垂直方向にアクセスし、また、ダイ１：１及び２：１のＴＡＰドメインのデイジー・チェーン接続された水平方向アクセスでそれらのＴＡＰドメインを取り込む。第４の例では、ＪＴＡＧコントローラは、ダイ１：１及び２：１のＴＡＰドメインをパイパスして（図１７Ｊ−１７Ｉに示されたように）、ダイ１：２及び２：２のＴＡＰドメインに垂直方向にアクセスするので、ＪＴＡＧコントローラへの水平方向のデイジー・チェーン接続経路には、ダイ１：２及び２：２のＴＡＰドメインしか含まれない。明らかなように、ダイ１：２及び２：２のＯＣＴインタフェース１９１２及び１９２０を使用して付加的な垂直ダイへのアクセスが可能である。
【００４４】
図２０は、ＴＬＭが図１１Ａに示されたように最後に位置するのではなくて、必要ならＩＣのＴＤＩからＴＤＯへのシリアル・パスの最初に位置することができることを示すために提供される。ＴＬＭ回路は、先に述べたように入力及び出力リンク回路を制御するように動作する。唯一の差は、ＴＬＭの命令シフト・レジスタが図８Ｂに示されたＪＴＡＧで必要となる０及び１のビットをキャプチャする必要が最早ないことである。これは、それらの０及び１のビットが、選ばれたＴＡＰドメイン（単数または複数）の命令レジスタによるＩＣのＴＤＯへの命令スキャン動作中に提供されるためである。図１９のＴＬＭが先頭位置にあるという事実は、ＴＬＭがリンクされたＴＡＰドメインの最後（すなわち、ＴＤＯピンに接近する）ではなくてリンクされたＴＡＰドメインの最初（すなわち、ＴＤＩピンに接近する）に存在するように示される範囲で、図１５及び１６のＴＡＰリンク配置例を変更することができることを意味する。
【００４５】
図２１は、本発明を含むＩＣを示す。ＩＣは、機能的入力及び出力と、それらに応答する機能的回路とを有する。ＩＣは、従来型の一次のＪＴＡＧポート（すなわち、本発明のＴＬＭＡインタフェース）と、二次のＪＴＡＧポート（すなわち、本発明のＯＣＴポート）とを有する。ＴＬＭアーキテクチャがどのように改善されて図２１の二次のＪＴＡＧポート（ＯＣＴ）を含むようにされるかについて詳細に説明してきたが、機能的ＩＣの一次のＪＴＡＧポートを同じ機能的ＩＣの二次のポートに接続するための代替／派生的方法を思い描くことができる。そのような他の方法は、本発明によって提供される教えによって着想されよう。このことを行う少なくとも１つの好適な方法について本発明が与える独創的な教えの範囲で、本発明は、ＪＴＡＧコントローラに接続するための従来型の一次のＪＴＡＧポートと、別のＩＣの別の一次のＪＴＡＧポートに接続するための二次のＪＴＡＧポートとを含む機能的ＩＣを幅広くカバーする特許請求の範囲を請求する権利を有する。
【図面の簡単な説明】
【００４６】
【図１Ａ】ＩＣまたはコア回路中に組み込むことができる従来型のＩＥＥＥ１１４９．１（ＪＴＡＧ）アーキテクチャを示す図。
【図１Ｂ】ＪＴＡＧアーキテクチャ及びインタフェースを含むＩＣまたはコア回路の基板を示す図。
【図１Ｃ】論理回路に接続されたＪＴＡＧアクセス可能内部スキャン・パスを示す図。
【図１Ｄ】エミュレーション回路に接続されたＪＴＡＧアクセス可能イン・サーキット・エミュレーション・レジスタを示す図。
【図１Ｅ】イン・システム・プログラミング回路に接続されたＪＴＡＧアクセス可能イン・システム・プログラミング・レジスタを示す図。
【図１Ｆ】入力および出力回路に接続されたＪＴＡＧアクセス可能バウンダリ・スキャン・レジスタを示す図。
【図２】ＪＴＡＧ  ＴＡＰコントローラの状態図を示す図。
【図３】ＩＣのＴＤＩとＴＤＯのピン間にデイジー・チェーン接続されたＴＡＰドメインを含むＩＣを示す図。
【図４】ＩＣ内に組み込まれたＴＡＰリンク・モジュール（ＴＬＭ）アーキテクチャを示す図。
【図５】図４のＴＬＭアーキテクチャの入力リンク回路に使用されるＴＭＳゲート回路を示す図。
【図６】図４のＴＬＭアーキテクチャの入力リンク回路に使用されるＴＤＩ多重化回路を示す図。
【図７】図４のＴＬＭアーキテクチャの出力リンク回路に使用されるＴＤＯ多重化回路を示す図。
【図８Ａ】図４のＴＬＭアーキテクチャに使用されるＴＬＭ回路を示す図。
【図８Ｂ】図８ＡのＴＬＭ回路に使用される命令レジスタを示す図。
【図９】ＪＴＡＧ命令スキャン動作の間に現れる、図４のＴＬＭアーキテクチャのいくつかの可能なＴＡＰドメイン・リンク配置を示す図。
【図１０】ＪＴＡＧデータ・スキャン動作の間に現れる、図９のＴＡＰドメイン・リンク配置を示す図。
【図１１Ａ】本発明のオフ・チップＴＡＰ（ＯＣＴ）インタフェースを含むように改善された図４のＴＬＭアーキテクチャを示す図。
【図１１Ｂ】別のＩＣ／ダイのＪＴＡＧインタフェースに接続されるＯＣＴインタフェースを示す図。
【図１２】ＯＣＴインタフェースへのアクセスを制御するための付加的ＴＭＳゲートを含む図５のＴＭＳゲート回路を示す図。
【図１３】ＯＣＴインタフェースへの入力のための付加的ＴＤＩマルチプレクサと、ＯＣＴインタフェースからＴＤＯ入力を受信するための付加的入力を備えたその他の複数のマルチプレクサとを含む図６のＴＤＩ多重化回路を示す図。
【図１４】ＯＣＴインタフェースからＴＤＯ出力を受信するための付加的入力を備えた図７のＴＤＯマルチプレクサ回路を示す図。
【図１５】ＪＴＡＧ命令スキャン動作中に現れる、図１１ＡのＴＬＭアーキテクチャからのいくつかの可能なＴＡＰドメイン・リンク配置を示す図。
【図１６】ＪＴＡＧデータ・スキャン動作中に現れる、図１４のＴＡＰドメイン・リンク配置を示す図。
【図１７Ａ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｂ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｃ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｄ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｅ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｆ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｇ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｈ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｉ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｊ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｋ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｌ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｍ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｎ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１７Ｏ】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上の２つのダイの間の各種のＴＡＰドメイン・リンク配置を示す図。
【図１８】各々のダイが図１１Ａの進歩したＴＬＭアーキテクチャを含む、基板上のダイのより複雑な配置を示す図。
【図１９】ＪＴＡＧコントローラに直列にデイジー・チェーン接続された２つの基板であって、各基板がそれぞれ図１１Ａの進歩したＴＬＭアーキテクチャを組み込んでいる２つのダイを含む２つの基板を示す図。
【図２０】進歩したＴＬＭアーキテクチャであって、その位置が図１１Ａに示されたようにＩＣのＴＤＯピンに隣接するシリアル・パスの代わりに、ＩＣのＴＤＩ入力ピンに隣接するシリアル・パス上に存在するように移動されたＴＬＭアーキテクチャを示す図。
【図２１】従来型のＪＴＡＧポート・インタフェースと、本発明のＯＣＴインタフェースとを含む機能的ＩＣを示す図。
【図１Ａ】
2007504447.tif 000003
【図１Ｂ】
2007504447.tif 000004
【図１Ｃ】
2007504447.tif 000005
【図１Ｄ】
2007504447.tif 000006
【図１Ｅ】
2007504447.tif 000007
【図１Ｆ】
2007504447.tif 000008
【図２】
2007504447.tif 000009
【図３】
2007504447.tif 000010
【図４】
2007504447.tif 000011
【図５】
2007504447.tif 000012
【図６】
2007504447.tif 000013
【図７】
2007504447.tif 000014
【図８Ａ】
2007504447.tif 000015
【図８Ｂ】
2007504447.tif 000016
【図９】
2007504447.tif 000017
【図１０】
2007504447.tif 000018
【図１１Ａ】
2007504447.tif 000019
【図１１Ｂ】
2007504447.tif 000020
【図１２】
2007504447.tif 000021
【図１３】
2007504447.tif 000022
【図１４】
2007504447.tif 000023
【図１５】
2007504447.tif 000024
【図１６】
2007504447.tif 000025
【図１７Ａ】
2007504447.tif 000026
【図１７Ｂ】
2007504447.tif 000027
【図１７Ｃ】
2007504447.tif 000028
【図１７Ｄ】
2007504447.tif 000029
【図１７Ｅ】
2007504447.tif 000030
【図１７Ｆ】
2007504447.tif 000031
【図１７Ｇ】
2007504447.tif 000032
【図１７Ｈ】
2007504447.tif 000033
【図１７Ｉ】
2007504447.tif 000034
【図１７Ｊ】
2007504447.tif 000035
【図１７Ｋ】
2007504447.tif 000036
【図１７Ｌ】
2007504447.tif 000037
【図１７Ｍ】
2007504447.tif 000038
【図１７Ｎ】
2007504447.tif 000039
【図１７Ｏ】
2007504447.tif 000040
【図１８】
2007504447.tif 000041
【図１９】
2007504447.tif 000042
【図２０】
2007504447.tif 000043
【図２１】
2007504447.tif 000044
【国際調査報告】
2007504447.tif 000045