(57)【要約】      （修正有）【課題】製造コストを増大させることなく、プリント回路基板上に取り付けられたＭＥＭＳ素子パッケージの振動を低減する方法及び装置を提供する。【解決手段】ＭＥＭＳ素子パッケージを取り付ける方法であって、プリント回路基板１００のピンパッド１０１にリード１５１を電気的に接続し、同時に少なくとも１つのはんだパッドを溶融させるようにはんだペースト１３０を溶融させる制御熱にプリント回路基板１００を晒す。溶融は、少なくとも１つのはんだパッドは、本体１５０をプリント回路基板１００上の少なくとも１つのブラインドパッド１０２に接続させるはんだバンプ１４０´に変形させるように設定され、はんだバンプを非ガルバニック接続で本体１５０の非導電性プラスチック底部に直接取り付ける。【選択図】図１ｆ
2019110287.tif 000002
【特許請求の範囲】
【請求項１】
非導電性材料の外面を有する本体と、前記本体から突出する複数の導電性リードと、を備えるＭＥＭＳ素子パッケージを取り付ける方法であって、
プリント回路基板表面に露出した少なくとも１つのブラインドパッド上の少なくとも１つのはんだパッドと、前記プリント回路基板表面に露出した前記少なくとも１つのブラインドパッド上のピンパッドとリードとを電気的に接続するためのはんだペーストと、を同時に塗布し、
前記ＭＥＭＳ素子パッケージを前記プリント回路基板表面に配置し、前記リードを接続するために塗布された前記はんだペーストが前記リードを前記プリント回路基板の前記ピンパッドに一時的に取り付け、
前記プリント回路基板の前記ピンパッドに前記リードを電気的に接続し、同時に前記少なくとも１つのはんだパッドを溶融させるように前記はんだペーストを溶融させる制御熱に前記プリント回路基板を晒し、
前記溶融は、前記少なくとも１つのはんだパッドを、前記本体を前記プリント回路基板上の前記少なくとも１つのブラインドパッドに接続させるはんだバンプに変形させるように設定され、前記はんだバンプを非ガルバニック接続で前記本体の前記非導電性プラスチック底部に直接取り付けることを特徴とする、
方法。
【請求項２】
前記はんだパッド及び前記ピンパッドは、ステンシルを使用して設けられ、
前記少なくとも１つのブラインドパッドからの前記本体の垂直方向の距離は、前記ステンシルの厚さよりも大きく、
前記少なくとも１つのはんだパッドの全ての最大水平方向寸法は、前記少なくとも１つのブラインドパッドそれぞれの各水平方向寸法以上である、
請求項１に記載の方法。
【請求項３】
前記プリント回路基板は、少なくとも１つの開口部を有するはんだマスクで覆われ、前記はんだマスク開口部は前記ブラインドパッドそれぞれと同じ場所に配置され、前記はんだパッドの全ての水平方向寸法は、前記はんだマスク開口部の各水平方向寸法以上である、
請求項１又は２に記載の方法。
【請求項４】
前記はんだパッド及び前記ピンパッドは、ステンシルを使用して設けられ、
前記少なくとも１つのブラインドパッドからの前記本体の垂直方向の距離は、前記ステンシルの厚さ以下であり、
前記少なくとも１つのはんだパッドの水平方向寸法は、前記少なくとも１つのブラインドパッドそれぞれの各水平方向寸法以下である、
請求項１に記載の方法。
【請求項５】
前記少なくとも１つのブラインドパッドの形状は、円形、矩形、及び、丸みを帯びた角を有する矩形のうちのいずれか１つであり、
前記少なくとも１つのはんだパッドの形状は、それぞれ、円形、矩形、及び、丸みを帯びた角を有する矩形のうちの１つである、
請求項１〜４のいずれか一項に記載の方法。
【請求項６】
抑制熱に晒されると、前記はんだパッドは丸みを帯びたはんだバンプに変形し、
前記丸みを帯びたはんだバンプは、円形及び丸みを帯びた矩形のいずれかの形状を有する、
請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記少なくとも１つのはんだパッドは、前記リードを前記ピンパッドに接続するために塗布されたものと同じはんだペースト材料を含む、
請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記プリント回路基板は、前記本体の前記所期の場所の下に配置された単一のブラインドパッドを備える、
請求項１〜７のいずれか一項に記載の方法。
【請求項９】
前記プリント回路基板は、前記本体の前記所期の場所の下に配置された２つ以上のブラインドパッドを備える、
請求項１〜７のいずれか一項に記載の方法。
【請求項１０】
前記はんだペーストは、錫系軟質はんだ及び無鉛錫−銀−銅合金のいずれかである、
請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
非導電性材料の外面を有する本体と、前記本体から突出する複数の導電性リードと、を備えるＭＥＭＳ素子パッケージが取り付けられたプリント回路基板であって、
前記本体の前記場所と同じ場所に配置された前記プリント回路基板の少なくとも１つのブラインドパッドと、
前記本体の前記非導電性プラスチック底部に非ガルバニック接続で直接取り付けられている少なくとも１つのはんだバンプと、を備え、
前記少なくとも１つのはんだバンプは、前記本体を前記プリント回路基板上の前記少なくとも１つのブラインドパッドに接続するように構成されていることを特徴とする、
プリント回路基板。
【請求項１２】
前記少なくとも１つのはんだバンプの全ての最大水平方向寸法は、前記少なくとも１つのブラインドパッドのそれぞれの前記水平方向寸法それぞれ以上である、
請求項１１に記載のプリント回路基板。
【請求項１３】
前記プリント回路基板は、少なくとも１つの開口部を有するはんだマスクで覆われ、
前記はんだマスク開口部は、前記ブラインドパッドそれぞれと同じ場所に配置され、
前記はんだバンプの最大水平方向寸法は、前記はんだマスク開口部の前記水平方向寸法のそれぞれ以上である、
請求項１１〜１３のいずれか一項に記載のプリント回路基板。
【請求項１４】
前記少なくとも１つのブラインドパッドは、円形、矩形、及び、丸みを帯びた角を有する矩形のうちのいずれか１つであり、
前記少なくとも１つのはんだバンプの形状は、円形及び丸みを帯びた矩形のいずれかである、
請求項１１〜１３のいずれか一項に記載のプリント回路基板。
【請求項１５】
前記プリント回路基板は、前記本体の前記所期の場所の下に配置された単一のブラインドパッドを備える、
請求項１１〜１４のいずれか一項に記載のプリント回路基板。
【請求項１６】
前記プリント回路基板は、前記本体の前記所期の場所の下に配置された少なくとも２つのブラインドパッドを含む、
請求項１１〜１４のいずれか一項に記載のプリント回路基板。
【請求項１７】
前記はんだペーストは、錫系軟質はんだ及び無鉛錫−銀−銅合金のいずれかである、
請求項１２〜１６のいずれか一項に記載のプリント回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は微小機械素子の取り付けに関する方法に関する。より詳しくは、本発明は、プリント回路基板上に取り付けられるＭＥＭＳデバイス素子本体の望ましくない振動の低減を容易にする取り付け方法、及び当該方法による取り付けに関する。
【背景技術】
【０００２】
微小電気機械システム、すなわち、ＭＥＭＳは、少なくともいくつかの要素が機械的機能を有する小型の機械的及び電気機械的システムとして定義され得る。ＭＥＭＳデバイスは、集積回路を作成するために使用される同一又は類似のツールを使用して作成されるため、マイクロマシン及びマイクロエレクトロニクスは同一のシリコン片上に製造され得る。
【０００３】
構造体を含むＭＥＭＳデバイス物理的性質の微少な変化を迅速かつ正確に検知するために適用され得る。例えば、超小電子ジャイロスコープは、非常に小さな角変位を迅速かつ正確に検出するために適用され得る。また、超小電子加速度計は、加速を検出するために適用され得る。
【０００４】
ＭＥＭＳデバイスは、典型的には、プリント回路基板（ＰＣＢ）上に配置されている標準的な集積回路（ＩＣ）素子パッケージに梱包され、その中にはんだ付けによって取り付けられるはんだ付けは、継ぎ目の中にはんだと呼ばれる溶加材を溶かし入れることにより、２つ以上の部材を接合する、よく知られた工程です。溶加材は、隣接する金属より低い融点を有する。工業規模では、ウェーブはんだ付け及びリフローはんだ付けの工程は、ＰＣＢ上の素子を組み立てる際に一般に使用される。リフローはんだ付け工程では、はんだペーストは、プリント回路基板の導体パッドの場所に開口部を有するステンシルを使用してプリント回路基板上に塗布される。はんだペーストは、電気素子をそれらの導体パッドに一時的に取り付けるために使用され、その後、アセンブリ全体が抑制された熱に晒される。この熱によりはんだペーストが溶融し、恒久的に継ぎ目を接続する。はんだペースト層の厚さは、ステンシルの厚さによって制御されてもよい。厚さという用語は、ｚ軸と同一直線上にある軸に沿ったはんだペーストの層の垂直方向の厚さを指す。
【０００５】
任意の電子デバイスのように、ＭＥＭＳデバイスは、様々な種類の素子パッケージに入れることができる。例えば、ＭＥＭＳデバイスの目的が動きまたは姿勢を検知することである場合、ＭＥＭＳデバイスを含む素子パッケージは、線形加速度、回転及び／又は振動によって引き起こされる様々な外力を受ける厳しい環境に晒される可能性がある。そのような環境条件の例は、車両設備及び様々な産業用途である。
【０００６】
機械的に過酷な環境によって引き起こされる問題は、ＰＣＢ上にはんだ付けされた素子パッケージが１以上の周波数で共鳴することがあるかもしれないということである。共振周波数は、素子パッケージの物理的寸法、並びに、当該パッケージ自体に使用される材料及びＰＣＢに取り付けられる素子パッケージとして使用される材料の特性に依存する。その問題は、ＭＥＭＳデバイスパッケージ中に高いｑ因子を有することが要求されることによって、さらに増大する。これは、その意図されたタスクを実行することが可能なように、ＭＥＭＳデバイスのパッケージは、検出されるべき機械的信号を著しく減衰させることを制御することができないからである。これにより、ＭＥＭＳデバイスパッケージのパッケージ共振ゲインがデフォルトで高くなる。
【０００７】
はんだ付けされた素子パッケージで生じる共振の周波数は、素子パッケージの種類によって異なる。素子パッケージが明らかに伸びる金属リードを有する場合、共振周波数は比較的低く、素子パッケージとＰＣＢとの間に伸びる金属リードによって促進される。そのような周知の素子パッケージの種類の例は、デュアルインラインパッケージ（ＤＩＰ）、例えば、ワイドＳＯＩＣ、ミニＳＯＣＩ、スモールアウトラインＪリードパッケー（ＳＯＪ）、スモールアウトラインパッケージ（ＳＯＰ）、シュリンクスモールアウトラインパッケージ（ＳＳＯＰ）、薄型スモールアウトラインパッケージ（ＴＳＯＰ）、及び、薄型シュリンクスモールアウトラインパッケージ（ＴＳＳＯＰ）などの様々な型のスモールアウトライン集積回路（ＳＯＩＣ）パッケージ、並びに、露出パッドパッケージである。そのようなパッケージの最低共振周波数は、５〜１５ｋＨｚのオーダーであり得る。そのような素子パッケージのいずれかに詰め込まれたＭＥＭＳセンサの所期の用途によっては、そのような周波数はＭＥＭＳセンサの読み込みに著しい誤差を引き起こす可能性がある。ちなみに、例えば、セラミック又はプラスチック製のリードレスキャップキャリア（ＬＣＣ）、様々なグリッドアレイ、バンプチップキャリア（ＢＣＣ）、並びに、クワッドフラットノーリード（ＱＦＮ）パッケージ及びデュアルフラットノーリード（ＤＦＮ）パッケージを含むがこれらに限定されないフラットノーリードパッケージのようなリードレスパッケージの共振周波数は、リード付きパッケージの共振よりもはるかに高い周波数であると予想される。
【０００８】
取り付けられた素子パッケージに対する環境ストレスを低減するための典型的な従来の方法は、コンフォーマルコーティング及びアンダーフィルとして知られている。
【０００９】
コンフォーマルコーティングは、基板の素子を保護するためにＰＣＢの輪郭と一致する、薄いポリマーフィルムを指す。コンフォーマルコーティングは、湿気、ほこり、化学物質、極端な温度、さらには、機械的保護など、過酷な環境に対する保護として機能する。コンフォーマルコーティングのアセンブリは、素子をＰＣＢ上にはんだ付けした後の製造工程を必要とし、この工程は、複数のフェーズを含み得る。これは製造コストを増大させる。
【００１０】
アンダーフィルは、素子パッケージの下に絶縁性接着剤を使用することを指す。アンダーフィルは、素子とその下にあるＰＣＢとの間の機械的接続及びヒートブリッジの両方を改善し、はんだ接合部へのストレスを低減する。アンダーフィルは、はんだ付け工程の後にのみ実施することができ、コンフォーマルコーティングと同様に、追加の製造工程ステップを必要とする。これが製造コストを増大させる。
【００１１】
特許文献１は、露出金属ダイパドル有する薄いプラスチック製のリードレスパッケージを開示している。例えば、クワッドフラットノーリード（ＱＦＮ）型の素子パッケージを用いて、パッケージされたチップから熱を逃すために、露出金属ダイパドルが一般的に使用されている。効率的な熱伝熱のために、素子パッケージの露出金属ダイパドルとその下のＰＣＢとの間に電気的接続が期待される。
【００１２】
しかしながら、全ての構成要素が露出パドルを含むように設計されていなくてもよい。露出パドルを有する素子パッケージ内に配置された素子の全体設計は、そのようなパッケージ形式に最初から適合させるものとする。様々な理由から、全ての素子が露出パドルを有するパッケージ内に配置されるとは限らない。露出パドルパッケージに収まるように素子を再設計すると、研究開発サイクルが長くなり、それ自体既に素子の遅延だけでなくコストも増加させる。
【００１３】
ＭＥＭＳ素子パッケージ設計などのいくつかの既知の素子パッケージデザインでは、露出パドルは、素子パッケージ本体の上に使用される。そこでは、露出パドルの金属層は、電磁環境適合性（ＥＭＣ）保護を容易にする。このような素子パッケージ設計では、ＥＭＣ保護を低下させて、パッケージ素子を不要な電磁緩衝に晒す可能性があるため、露出パドルの配置を、パッケージ本体の真下、すなわち、パッケージ本体の内部に配置された素子チップの真下に変更することは現実的ではない。
【００１４】
本発明者らは、コンフォーマルコーティング又はアンダーフィルによって、素子パッケージの共振の問題も改善され得ることを見出した。しかしながら、上記のように、これらの解決法は、製造工程を複雑にし、その結果、製造コストを増大させる。露出パドルパッケージは、ＭＥＭＳデバイスパッケージには通常利用できない。したがって、製造工程におけるコストを増大させることなく、また、素子全体又はパッケージングの再設計を必要とせずに、素子パッケージの振動を減衰させるための解決法が求められている。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】米国特許第９６９１６８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１６】
本発明の目的は、製造コストを増大させることなく、プリント回路基板上に取り付けられたＭＥＭＳ素子パッケージの振動を減衰させる問題を解決するための方法及び装置を提供することである。
【課題を解決するための手段】
【００１７】
本発明の目的は、請求項１の特徴部分による方法によって達成される。
【００１８】
本発明の目的は、請求項１１の特徴部分によるプリント回路板によってさらに達成される。
【００１９】
本発明の好ましい実施形態は、従属請求項で開示されている。
【００２０】
第１の態様によれば、ＭＥＭＳ素子パッケージを取り付ける方法が提供される。ＭＥＭＳ素子パッケージは、非導電性材料の外面を有する本体と、本体から突出する複数の導電性リードと、を備える。この方法は、プリント回路基板表面上に露出した、少なくとも１つのブラインドパッド上の少なくとも１つのはんだパッドと、プリント基板回路基板表面上に露出したピンパッドにリードを電気的に接合するためのはんだペーストと、を同時に塗布することを含む。少なくとも１つのブラインドパッドは、本体の所期の場所と同じ場所に配置され、少なくとも１つのはんだパッドは、プリント回路基板表面上の少なくとも１つのブラインドパッドと同じ場所に配置される。ＭＥＭＳ素子パッケージは、プリント回路基板表面上に配置され、リードを接合するために塗布されたはんだペーストがリードをプリント回路基板のピンパッドに一時的に取り付ける。プリント回路基板は、はんだペーストを溶融させる制御熱に晒されると、プリント回路基板のピンパッドにリードを電気的に接続させ、それと同時に、少なくとも１つのはんだパッドを溶融させる。溶融は、少なくとも１つのはんだパッドを、プリント回路基板上の少なくとも１つのブラインドパッドに本体を接続するはんだバンプに変換するように設定される。はんだバンプは、本体の非導電性プラスチック底部に非ガルバニック接続で直接取り付けられている。
【００２１】
第２の態様によれば、はんだパッド及びピンパッドは、ステンシルを使用して設けられ、少なくとも１つのブラインドパッドからの本体の垂直方向の距離は、ステンシルの厚さよりも大きく、少なくとも１つのはんだパッドの全ての最大水平方向寸法は、少なくとも１つのブラインドパッドそれぞれの各水平方向寸法以上である。
【００２２】
第３の態様によれば、プリント回路基板は、少なくとも１つの開口部を有するはんだマスクで覆われ、はんだマスク開口部は、ブラインドパッドそれぞれと同じ場所に配置され、はんだパッドの全ての水平方向寸法は、はんだマスク開口部の各水平方向寸法以上である。
【００２３】
第４の態様によれば、はんだパッド及びピンパッドは、ステンシルを使用して設けられ、少なくとも１つのブラインドパッドからの本体の垂直方向の距離は、ステンシルの厚さ以下であり、少なくとも１つのはんだパッドの水平方向寸法は、少なくとも１つのブラインドパッドそれぞれの各水平方向寸法以下である。
【００２４】
第５の態様によれば、少なくとも１つのブラインドパッドの形状は、円形、矩形、及び、丸みを帯びた角を有する矩形のうちのいずれか１つであり、少なくとも１つのはんだパッドの形状は、それぞれ、円形、矩形、及び、丸みを帯びた角を有する矩形のうちの１つである。
【００２５】
第６の態様によれば、制御熱に晒されると、はんだパッドは丸みを帯びたはんだバンプに変形し、丸みを帯びたはんだバンプは、円形及び丸みを帯びた矩形のいずれかの形状を有する。
【００２６】
第７の態様によれば、本体の非導電性底部は、プラスチック、セラミック、ガラス及びシリコンのうちのいずれか１つを含む。
【００２７】
第８の態様によれば、少なくとも１つのはんだパッドは、リードをピンパッドに接続するために塗布されたものと同じはんだペースト材料を含む。
【００２８】
第９の態様によれば、プリント回路基板は、本体の所期の場所の下に配置された単一のブラインドパッドを備える。
【００２９】
第１０の態様によれば、プリント回路基板は、本体の所期の場所の下に配置された２つ以上のブラインドパッドを備える。
【００３０】
第１１の態様によれば、はんだペーストは、錫系軟質はんだ及び無鉛錫−銀−銅合金のいずれかである。
【００３１】
さらなる態様によれば、プリント回路基板上に取り付けられたＭＥＭＳ素子パッケージを有するプリント回路基板が提供される。ＭＥＭＳ素子パッケージは、非導電性材料の外面を有する本体と、本体から突出する複数の導電性リードと、を備える。プリント回路基板装置は、本体の場所と同じ場所に配置されたプリント回路基板の少なくとも１つのブラインドパッドを備える。当該装置は、本体をプリント回路基板上の少なくとも１つのブラインドパッドに接続するように構成された少なくとも１つのはんだバンプをさらに備える。
【００３２】
少なくとも１つのはんだバンプは、本体の非導電性プラスチック底部に非ガルバニック接続で直接取り付けられる。
【００３３】
別の態様によれば、少なくとも１つのはんだバンプの全ての最大水平方向寸法は、少なくとも１つのブラインドパッドのそれぞれの各水平方向寸法以上である。
【００３４】
さらなる態様によれば、プリント回路基板は、少なくとも１つの開口部を有するはんだマスクで被覆され、はんだマスク開口部はそれぞれのブラインドパッドと同じ場所に配置され、はんだバンプの最大水平方向寸法は、はんだマスク開口部の各水平方向寸法以上である。
【００３５】
さらなる態様によれば、少なくとも１つのブラインドパッドは、円形、矩形、及び、丸みを帯びた角を有する矩形のうちのいずれか１つであり、少なくとも１つのはんだバンプの形状は、円形、及び、丸みを帯びた角を有する矩形のいずれかである。
【００３６】
本発明は、素子パッケージの下にはんだパッドを配置するという考えに基づいており、このはんだパッドは、パッケージの下に配置されているプリント回路基板の表面に配置されたブラインドパッドにパッケージ本体を取り付ける。はんだパッドは、同じ標準はんだペースト材料を使用して、その電気接点をＰＣＢと接続するために使用される同じリフロー工程の間に素子パッケージの非導電性本体材料に直接付いている。したがって、はんだパッドと素子パッケージの本体との間の接合部は、従来の金属−金属はんだ接合部ではなく、プラスチック−金属、ガラス−金属、シリコン−金属及びセラミック−金属界面のうちの１つであり得る。好ましくは、接合部は、プラスチック−金属接合部である。接点のパッケージ本体側には非導電性材料しかないが、はんだボールとパッケージ本体との間の接点は、非ガルバニックである。そのような非ガルバニック接続インターフェーズは、摩擦係合と同様にマイクロレベルの表面形状適合特性を有することができるが、電気的結合を引き起こさない。マイクロレベルの表面形状適合インターフェーズでは、溶融したはんだが、素子パッケージの表面のマイクロレベルの凹凸に入り込む一方で、凝固し冷却されたはんだは、素子本体の表面に適合する形状を有するマイクロレベルの表面を形成する。プラスチック−金属接合部の熱伝導率は、一般的なガルバニック接合部の熱伝導率よりも著しく小さい。さらに、ガラス−金属、シリコン−金属及びセラミック−金属の接合部の熱伝導率も、一般的なガルバニック金属−金属接合部の熱伝導率よりも小さいが、プラスチック−金属接合部の熱伝導率よりも大きい。したがって、プラスチック−金属接点が好ましい。
【００３７】
ＰＣＢ側では、はんだパッドがＰＣＢ上のブラインドパッドに取り付けられているため、ＰＣＢ上にはんだマスクがある場合、当該ブラインドパッドは、ＰＣＢのはんだマスクの開口部によって露出される。通常、ブラインドパッドは、素子リード（脚部）をＰＣＢに電気的に接続するように構成されたピンパッドと同様に、ＰＣＢの表面に配置された薄い金属シートパターンによって形成される。したがって、はんだパッドとブラインドパッドとの間の結合は、従来の金属−はんだ接合であり、表面合金化によって作成される。適切にはんだ付け可能なブラインドパッドは、はんだマスク有り又ははんだマスク無しで設計されてもよい。ブラインドパッド及び／又は関連するはんだマスク開口部のサイズ及び形状は、ブラインドパッドのはんだ付け特性を規定する。
【００３８】
本発明は、余分な製造工程フェーズを追加することなく、素子パッケージの振動を減衰させることを可能にするという利点を有する。唯一の追加コストは、はんだパッドに必要な追加のはんだペーストのコストであり、これは実際には無視できる。
【図面の簡単な説明】
【００３９】
以下では添付の図面を参照しながら、好ましい実施形態に関して本発明をより詳細に説明する。
【図１ａ】図１ａは、ＰＣＢへのＭＥＭＳパッケージ組立工程の主要フェーズを示す断面図である。
【図１ｂ】図１ｂは、ＰＣＢへのＭＥＭＳパッケージ組立工程の主要フェーズを示す断面図である。
【図１ｃ】図１ｃは、ＰＣＢへのＭＥＭＳパッケージ組立工程の主要フェーズを示す断面図である。
【図１ｄ】図１ｄは、ＰＣＢへのＭＥＭＳパッケージ組立工程の主要フェーズを示す断面図である。
【図１ｅ】図１ｅは、ＰＣＢへのＭＥＭＳパッケージ組立工程の主要フェーズを示す断面図である。
【図１ｆ】図１ｆは、ＰＣＢへのＭＥＭＳパッケージ組立工程の主要フェーズを示す断面図である。
【図２ａ】図２ａは、第１の代替の組立工程のフェーズを示す断面図である。
【図２ｂ】図２ｂは、第１の代替の組立工程のフェーズを示す断面図である。
【図３ａ】図３ａは、第２の代替の組立工程のフェーズを示す断面図である。
【図３ｂ】図３ｂは、第２の代替の組立工程のフェーズを示す断面図である。
【図３ｃ】図３ｃは、第２の代替の組立工程のフェーズを示す断面図である。
【図４】図４は、第１の例示的なＰＣＢ及び単一の円形ブラインドパッドを有するステンシルのレイアウトを示す図である。
【図５】図５は、第２の例示的なＰＣＢ及び４つの円形ブラインドパッドを有するステンシルのレイアウトを示す図である。
【図６】図６は、第３の例示的なＰＣＢ及び２つの長方形のブラインドパッドを有するステンシルのレイアウトを示す図である。
【図７】図７は、素子本体の下に配置されたはんだパッドを備える及びはんだパッドを備えない素子本体のｙ方向の加速度ゲインを示す図である。
【発明を実施するための形態】
【００４０】
本明細書では、ｘｙ平面は本質的に平面のＰＣＢによって定義され、ｚ軸はｘｙ平面を垂直に横断する。このｘｙ平面を基準面と呼ぶことがある。構造体又は物体の「領域」は、ｘｙ平面に沿って定義される。したがって、領域という用語は、基準面に沿って測定された領域又は基準面上の物体の正射影の領域を指すことがある。「厚さ」という用語は、ｚ軸方角に測定された距離を指す。特定の厚さを有する本質的に均一な材料の層は、材料の層が選択された場所にのみ配置されるようにパターン化されてもよい。
【００４１】
場所及び位置という用語は、基準面上の対象物の場所を指す。所期の場所は、対象物が配置されることが意図されている基準面と同一平面上にある平面上の場所を指す。対象物は、基準面から異なる高さに存在してもよい。「同じ場所に配置された」という用語は、基準面上の物体又は物体の正射影が少なくとも部分的に重なることを定義する。「水平方向寸法」と言う用語は、基準面と同一平面上にある平面に沿って任意の直線軸又は線に沿って測定された距離を指す。
【００４２】
「離間距離」という用語は、素子パッケージのリードが基準面に接触する場合、基準面と、基準面の最も近くの素子本体の外面との間の垂直方向（ｚ軸に沿った）距離を指す。
【００４３】
「ブラインドパッド」という用語は、ブラインドパッドの上方に配置された素子との間で電気信号を伝達しない、ＰＣＢの表面上に露出したパッドを指す。ブラインドは、予め設定された任意の電位、好ましくは、接地電位に接続することができるが、はんだ付けの前後でブラインドパッドと素子の導電性部分との間にガルバニック接続がないため、電位は素子に接続されない。
【００４４】
「脚部」及び「リード」という用語は、同等の選択肢であり、どちらも２つの場所を電気的に接続するように設計された金属構造体の長さからなる電気的接続を指す。素子本体から突出する金属リードは、「長めに切断され」、スルーホールピンを形成するように曲げられてもよく、「短めに切断され」、表面実装リードを形成するように曲げられてもよい。リードは、パッケージ本体の側面から伸びてもよく、及び／又は、それらのリードはパッケージ本体の側面領域の外側に伸びてもよい。
【００４５】
図１ａから図１ｆは、第１の実施形態に係るＭＥＭＳ素子を組み立てる工程中のＰＣＢ装置の断面図を示す。図の寸法は、縮尺通りではないが、見やすさの観点から、一部の部分は誇張されている。
【００４６】
図１ａは、平面ＰＣＢの断面図であり、工程を理解するために必要なＰＣＢの主要な構造的特徴をいくつか示している。ＰＣＢは、ＦＲ−４ガラスエポキシなどの非導電性ＰＣＢ基板材料１００を含み、その上に、導電性パッド、トレース及び他の機構を備えた薄い金属層が積層されている。この単純な例は、ＰＣＢの片面に積層された単一の金属トレース及びパッドを有するＰＣＢを開示しているが、当業者は、ＰＣＢが相互接続され得る非導電性ＰＣＢ材料によって分離された複数層の金属トラックを有し得ることを知っている。ＰＣＢ表面は、好ましくは、非導電性材料の薄膜を含むはんだマスク１１０によって覆われている。はんだマスク１１０の目的は、はんだ付け工程中にはんだ付けされることを意図しないＰＣＢの領域を保護することである。はんだマスクには、開口部１１１及び１１２が設けられている。これらの開口部の目的は、はんだ付け工程中に素子を導電性ピンパッド１０１及び金属ブラインドパッド１０２に接続することを可能にすることである。通常、はんだマスクの開口部１１１及び１１２は、それぞれ、ピンパッド１０１及びブラインドパッド１０２より僅かに小さい。ピンパッド１０１は、素子のリードのためのＰＣＢ上で電気的接続を表わす。通常、ピンパッド１０１は、ＰＣＢの表面に露出した薄い金属層で作られている。はんだマスク１１０の開口部１１１は、ピンパッド１０１を露出させ、それにより、はんだ付けによる素子リードの取り付けを可能にする。ピンパッド１０１は、素子リードに出入りする信号がＰＣＢを介して接続されることを可能にする導電性トラック１０６に接続されることが好ましい。ピンパッド１０１と同様に、導電性トラック１０６は、薄い金属層を含んでもよい。導電性トラック１０６は、ＰＣＢ上の表面上にあってもよく、その場合、それらははんだマスク１１０によって覆われていてもよく、あるいは、それらはＰＣＢの構造内に少なくとも部分的に埋められていてもよい。
【００４７】
図１ａは、はんだマスク開口部１１２によって露出されたブラインドパッド１０２も示しており、このブラインドパッド１０２は、ＰＣＢの他のどの部分とも電気的に接続されていない。ブラインドパッド１０２は、ＰＣＢの表面上に積層された薄い金属層のパターンを備えてもよい。ブラインドパッド１０２及びはんだマスク開口部１１２は、本質的に同じ場所に配置され、好ましくはさらに同じ形状であってもよいが、サイズが僅かに異なってもよい。これに関連して、形状とは、基準面と同一平面上にある平面に沿ったブラインドパッド１０２及びはんだマスクの形状、すなわち、基準面上の物体の正射影の形状を指す。ブラインドパッド１０２は、はんだマスク開口部１１２より僅かに大きいことが好ましい。したがって、ブラインドパッド１０２は、はんだマスクによって部分的に覆われてもよい。しかしながら、ブラインドパッド１０２の大部分は、はんだマスク開口部１１２を通じて露出されており、はんだマスクによって覆われていない。はんだマスク開口部１１２の水平方向寸法は、ブラインドパッド１０２の対応する水平方向寸法よりも、例えば、５〜１０μｍ小さくてもよい。そのような僅かなサイズの違いによって、ＰＣＢの製造中に層整列における許容誤差を容易にし、はんだマスク開口部１１２全体がブラインドパッド１０２の金属層を確実に露出させる。
【００４８】
図１ｂは、ＰＣＢの表面に配置されたステンシル１２０を示す。ステンシル１２０は、はんだマスク１１０の開口部と同じ場所に配置された開口部１２１及び１２２を有する。当該技術分野において知られているように、ステンシルを用いて本質的に均一なはんだペースト層を塗布する。その結果、ステンシル本体で覆われた領域がはんだペーストを受けないが、ステンシル１２０のいずれの開口部もはんだペーストの層で充填される。ステンシルの開口部は、この例におけるピンパッド１０１用の開口部１２１のように、はんだマスク１１０の開口部の大きさと本質的に等しい大きさを有してもよい。ブラインドパッド１０２上のステンシル開口部１２２は、はんだマスク開口部１１２より大きくてもよい。この例では、はんだマスクの開口部の水平方向寸法はａ１であり、ステンシルの開口部の水平方向寸法はａ２である。水平方向寸法とは、ＸＹ平面に沿って、つまり、ＰＣＢと同一平面上にある平面内で定義された任意の直線に沿った長手方向の寸法を指す。ステンシル開口部１２２をそれぞれのはんだマスク開口部のそれよりも大きく作成することにより、工程の後半でパッケージ本体の良好な結合を確実にするために十分な量のはんだペーストがこのステンシル開口部１２２に確実に塗布されるだろう。さらに、ステンシル開口部１２２の大きさが大きいほどはんだパッド１４０の開口部の大きさが大きくなり、素子本体１５０とブラインドパッド１０２の表面との間の垂直方向の隙間を閉じるために十分なはんだ体積と、製造工程中の層整列の不正確さに対する許容度との両方を促進する。ステンシル１２０の厚さ及びステンシル開口部１２２の水平方向寸法の両方は、リフロー工程中に溶融したはんだペーストが垂直方向の隙間に亘って素子パッケージ本体と良好な機械的接触を確実に形成するように設計されることが好ましい。素子本体１５０の離間距離、換言すれば、素子本体１５０のＰＣＢの表面からの、より具体的には、ブラインドパッド１２０の表面からの垂直方向の距離がステンシルの厚さよりも大きい場合、ステンシル開口部の水平方向寸法は、ブラインドパッド１０２及び／又ははんだマスク開口部１１２の水平方向寸法と少なくとも等しくてもよい。離間距離は、図１ｅにおいて参照符号ｓで図示されている。好ましくは、ステンシル開口部１２２の水平方向寸法は、制御された加熱フェーズ中に当該隙間を閉じることを達成できるように改善するために、それぞれの下に配置されている金属製のブラインドパッドのそれぞれの水平方向寸法よりも大きい。実寸差は、はんだ付け工程における良好な接触の生成の信頼度によって定義される。したがって、ステンシルの開口部の水平方向寸法（ａ２）は、はんだマスクの開口部の水平方向寸法（ａ１）より大きい：
ａ２＞＝１＊ａ１
【００４９】
ステンシルが離間距離よりも厚くなるように、素子本体の離間距離ステンシルの厚さと比較して小さい場合、ステンシル開口部１２２はブラインドパッド１０２及び／又ははんだマスク開口部１１２の開口部の大きさと等しい又は、さらにそれよりも小さくてもよい。
【００５０】
ステンシルの厚さよりも明らかに大きい離間距離を有する標準的なＳＯＩＣパッケージのための例示的な設計では、ステンシル開口部１２２の水平方向寸法は、はんだマスク開口部１１２の直径よりも２５％よりもさらに大きくてもよい。
【００５１】
言いかえれば、この例では、
ａ２＞＝１．２５＊ａ１
【００５２】
言いかえれば、ステンシルにおける開口部の水平方向寸法（ａ２）は、はんだマスクにおける開口部の水平方向寸法（ａ１）の１．２５倍よりも大きい。図１ｃは、はんだペースト１３０を添加するフェーズを示す。ステンシル開口部１２１及び１２２、並びに、それぞれ同じ場所に配置されたはんだマスク開口部１１１及び１１２は、本質的にステンシル１２０の上面まではんだペースト１３０で充填されている。ステンシル１２０及びはんだマスクの厚さｄ１は、ステンシル開口部１２１及び１２２のそれぞれに塗布されるはんだペースト１３０の層の厚さｄ１’を規定する。この結果、ステンシル開口部１２１及び１２２、並びに、はんだマスク開口部１１１及び１１２の体積は、それぞれ、ピンパッド１０１又はブラインドパッド１０２の上に開口部に塗布されるはんだペースト１３０の総量を同時に規定する。ステンシルの厚さｄ１及びはんだペースト層の厚さｄ１’の上限は、素子リードをはんだ付けするためにピンパッド１０１上に溶着するはんだペーストの量によって主に規定される。
【００５３】
図１ｄは、ステンシル１２０を除去した後のＰＣＢを示す。はんだペースト層の最大厚さｄ１’を有するはんだペースト１３０のパターンがＰＣＢ上に残る。はんだペースト１３０で作られたはんだパッド１４０及び１４１のパターンは、本質的にはんだマスク開口部と同じ場所に配置される。はんだパッド１４０の水平方向寸法は、はんだパッド１４０によって示されるように、必要に応じて水平方向寸法を超えてもよい。はんだパッド１４０の寸法は、ステンシル開口部１２２によって規定されるため、はんだパッド１４０の水平方向寸法はステンシルの水平方向寸法、この場合は、ａ２と実質的に等しい。ここで、はんだパッド１４０は、ブラインドパッド１０２の上方に形成される。その結果、はんだパッド１４０は、ＭＥＭＳ素子パッケージのリードをＰＣＢ、より具体的には、ピンパッド１０１に接合するように構成されるはんだペーストパターン１４１に加えて、ブラインドパッド１０２と同じ場所に配置される。図１ｅは、所期の場所に配置されたＭＥＭＳ素子パッケージを示す。ＭＥＭＳ素子パッケージの本体１５０は、はんだパッド１４０の上に配置され、リード１５１は、ピンパッド１０１上に配置されたはんだペーストパターン１４１の上に配置され、リード１５１は、はんだペーストによる接着によって一時的に取り付けられる。先に説明したように、本体１５０の外面の少なくとも一部は、非導電性材料で構成される。例えば、本体１５０の外面は、プラスチック、セラミック、ガラス又はシリコンで構成される領域を含んでもよい。その使いやすさ及び低コストのために、プラスチックが好ましい実施形態として考えられ得る。はんだパッド１４０及びピンパッド１４１に使用されるはんだ材料は、表面実装装置（ＳＭＤ）業界標準である、錫ベースのはんだ材料であることが好ましい。そのような錫ベースのはんだ材料のいくつかの例示的な変形例は、従来の錫−鉛ベースの軟質はんだ（ＳｎＰｂ）及び無鉛錫−銀−銅合金（Ｓｎ（ＡｇＣｕＸ））を含む。ここで、「Ｘ」は、Ｉｎ、Ｔｉ、Ｆｅ、Ｚｎ、Ｂｉ、Ｎｉ、Ｓｂ、ＧＡ、Ａｉなどの合金元素の選択しのうちうちの少なくとも１つを表す。
【００５４】
図１ｆは、リフローはんだ付けでＰＣＢが制御された熱に晒された後の当該方法の最終結果を示している。リフローはんだ付け中に、はんだペーストを熱溶融させ、それにより、リード１５１をピンパッド１０１とはんだ付けすることによって電気的に接続させる。はんだパッド１４０が溶融すると、それは丸みを帯びたはんだバンプ１４０’に変形して、素子パッケージ本体１５０の底部に直接取り付けられ、その結果、本体１５０をＰＣＢ上のブラインドパッド１０２に機械的に取り付ける。抑制された熱が除去されると、はんだバンプ１４０’は凝固し、本体１５０に付着したままになる。加熱中のはんだパッド１４０の変形挙動は、はんだパッド１４０に塗布されたはんだペースト１３０の量、及び、その表面張力などのはんだペースト材料の特性に依存する。
【００５５】
ＰＣＢの表面上のはんだマスク開口部の水平方向寸法よりも大きい水平方向寸法を有するはんだパッド１４０を適用することによって、はんだパッドの表面張力により、はんだパッドはその３次元形状を丸みを帯びたはんだバンプ１４０’に変える。このはんだバンプ１４０’は本体１５０の底部に達して当該底部に付着する。はんだマスク開口部のはんだパッドの大きさよりも小さいことにより、はんだバンプ１４０’のこの望ましい再成形がさらに容易になる。本体１５０とブラインドパッド１０２との間の良好な接触を確実にするために、はんだバンプ１４０’の最大水平方向寸法は、はんだマスク開口部１１２又はその下に位置するブラインドパッド１０２のそれぞれの水平方向寸法よりも大きいことが好ましい。場合によっては、はんだバンプ１４０’の最大の水平方向寸法は、その下に位置するはんだマスク開口部１１２の最大水平方向寸法と等しくてもよい。そのような場合、はんだバンプ１４０’は、本体１５０と接触する頂部で平坦化された半球の３次元形状を特徴とし得る。はんだバンプ１４０’の最大水平方向寸法と共に、ＰＣＢと同一平面上にある平面に沿ったはんだバンプの最大断面寸法を参照する。したがって、図１ｆに示すように、ＰＣＢ平面に対して垂直な任意の平面に沿って、ブラインドパッド１０２の本質的に平坦な平面と素子本体１５０との間に配置された丸みを帯びたはんだバンプ１４０’の断面形状は、本質的に両凸面であることが好ましい。
【００５６】
はんだバンプ１４０’と非導電性素子パッケージ本体との間の接合部における材料の係合は、金属−金属はんだ付けのそれとは異なる。接合部は、金属とはんだとの間に形成された恒久的なはんだ接合部というよりはむしろ摩擦的及び／又は形状嵌合係合として特徴づけることができる。この本体−はんだ接合部の機械的特性は、本体の振動を減衰させるのに適しているが、素子本体表面が非導電性であるため、本体−はんだ接合部は電気的に接続されない。素子パッケージの非導電性本体は、熱制御のための露出パッドように設計されていないが、本体−はんだ接合部１４０’も素子本体から熱を除去することに適していない。
【００５７】
図２ａ及び図２ｂは、図１ａから図１ｆに示されている工程の第１の変形例を示している。この第２の例では、ステンシル開口部１２２の大きさは、はんだマスク開口部１１２の大きさと本質的に等しい。ステンシル開口部の大きさ以外は、図２ａのフェーズは、図１ｂのフェーズに対応し、図２ｂのフェーズは、図１ｄのフェーズに対応する。したがって、当該工程は、図１ａ〜図１ｆに示されている工程と本質的に同じであるが、ステンシル開口部１２２及びはんだパッド１４０の水平方向寸法ａ１は、はんだマスク開口部１１２の水平方向寸法と本質的に等しい。はんだパッドの厚さｄ１’は、本質的に、はんだマスク１１０の厚さとステンシル１２０の厚さｄ１との合計に等しい。しかしながら、はんだペースト層が十分に厚い場合、及び／又は、素子本体の底面とブラインドパッド１０２の上面との間の距離が十分に小さい場合、はんだペーストの量は、リフローはんだ溶融フェーズ中にはんだバンプを生成するために十分であり得る。適用されるはんだペースト層の厚さｄ１’は、ステンシルの厚さｄ１及びはんだマスクの厚さによって本質的に規定される。ＰＣＢ１００の上面からの素子本体の距離は、素子の幾何学的な３次元形状、特に、素子本体１５０とリード１５１との相対位置によって規定される。
【００５８】
図３ａから図３ｃは、はんだマスクがＰＣＢ１００の表面に配置されていない工程の第２の変形例を示す。図３ａに示すように、この第３の例では、厚さｄ１を有するステンシル１２０は、ステンシル開口１２１及び１２２と同じ場所に配置される、少なくともピンパッド１０１及びブラインドパッド１０２を露出するようにＰＣＢ１００の上面に直接貼り付けられる。ステンシル開口部１２１及び１２２の大きさは、本質的にピンパッド１０１及びブラインドパッド１０２の大きさ並びに場所に対応し得る。あるいは、ブラインドパッド１０２と同じ場所に配置されたステンシル開口部１２２の水平方向寸法は、ブラインドパッド１０２の水平方向寸法より大きくてもよい。そうでなければ、図３ａに示すフェーズは、図１ｂのフェーズに対応する。図３ｂは、最初にはんだペースト１３０を溶着した後のフェーズを示しており、図１ｃに示す、ステンシルを使用してパターン及び厚さを規定した後、ステンシルを取り除くフェーズに対応する。ステンシルの厚さと本質的に等しい厚さｄ１を有するはんだペースト１３０のパターンが残る。この第３の例では、はんだペースト層の厚さがステンシルの厚さｄ１のみによって規定されるため、開口部（１１２及び１２２）内に溶着されるはんだペーストの量は、はんだマスクを備える実施例のはんだペーストの量よりも僅かに少なくてよい。しかしながら、ａ２のような溶着されたはんだパッド１４０の水平方向寸法は、ブラインドパッド１０２の水平方向寸法を超えてもよく、その結果、はんだパッド１４０内のはんだペーストの量を増やすことができる。
【００５９】
さらに、ステンシルの厚さｄ１を増加させることによって、より厚いはんだペースト層を溶着することができる。
【００６０】
ステンシルの厚さｄ１又ははんだマスク開口部とステンシルとの合計厚さｄ１’（ひいては、溶着されたはんだペースト層１３０の厚さ）の上限は、素子リードをはんだ付けするためにピンパッド１０１上に溶着されるはんだペーストの量により規定される。はんだペースト層が厚すぎると、この電気的接続の品質が低下する可能性がある。はんだペーストが多すぎると、例えば隣接するリード間で意図しない短絡が発生するなど、素子リードの電気的接続の品質が低下する可能性がある。はんだペースト層の厚さの下限は、リードとピンパッドとの間の信頼性の高い電気的接続と、はんだバンプを形成するのに必要なはんだパッドに必要なはんだペーストの量との両方によって規定される。信頼性の高い電気的接続のためのはんだ層の最小及び最大厚さの制限は、ＰＣＢレイアウト、組成及び材料、並びに、素子パッケージのデザインの様々な側面だけでなく、選択されたはんだペースト材料及び使用されるはんだ付け工程のパラメータなどのプロセス変数にも依存する。なお、当該パラメータは、温度及び時間に関連するパラメータを含むがこれらに限られない。
【００６１】
図３ｃは、第３の例の最終結果を示している。抑制された熱に晒されると、はんだパッドから変形したはんだバンプ１４０’は、他の例と同様に、ブラインドパッド１０２と、素子本体１５０の非導電性底部とに付着する。図１ｆと同様に、ＰＣＢの平面に対して垂直な任意の平面に沿って、ブラインドパッド１０２の本質的に平坦な平面と素子本体１５０との間に配置された丸みを帯びたはんだバンプ１４０’の断面泳上は、本質的に両凸面であることが好ましい。本体１５０とブラインドパッド１０２との間の良好な接触を確実にするために、はんだバンプ１４０’の最大水平方向寸法は、その下に位置するブラインドパッド１０２のそれぞれの水平方向寸法より大きいことが好ましい。場合によっては、はんだバンプ１４０’の最大水平方向寸法は、その下に位置するブラインドパッド１０２の最大水平方向寸法と等しくてもよい。そのような場合、はんだバンプ１４０’は、本体１５０と接触する頂部で平坦化された半球の３次元形状を特徴とし得る。
【００６２】
図４は、第１の実施形態に係るＰＣＢの上面上のはんだマスク開口部１１１及び１１２、並びに、対応するステンシル開口部１２１及び１２２の例示的なレイアウトを示す。ＭＥＭＳ素子パッケージのリードを取り付けるためのピンパッドは、はんだマスクのピンパッド開口部１１１及びステンシルのピンパッド開口部１２１を介して露出される。この例では、ピンパッド用のこれらの開口部は四角形であるが、任意の形状であってもよい。開口部の形状とは、基準面と同一平面上にある平面に沿った開口部の形状、言いかえれば、基準面上の物体の正射影の形状を指す。はんだマスクとステンシルのピンパッド開口部１１１及び１２１とは同じ場所に配置され、本質的に同じサイズであってもよい。ＰＣＢのブラインドパッドは、はんだマスクにおける円形開口部１１２を介して露出される。ブラインドパッドは、破線で示すように、素子本体２５０の所期の場所の下に配置されている。ステンシル内の円形開口部１２２は、はんだマスク開口部１１２と同じ場所に配置されているが、はんだマスク開口部より大きくてもよい。言いかえれば、ステンシル開口部１２２の水平方向寸法は、はんだマスク開口部１１２の水平方向寸法よりも大きい。はんだマスク開口部１１１及び１１２の大きさ並びに場所は、ピンパッド１０１及びブラインドパッド１０２の大きさ並びに位置より僅かに大きいことが好ましい。言いかえれば、はんだマスク開口部は、それぞれの下に位置する金属パッドよりも僅かに小さく設計するとよい。この例では、はんだマスク開口部１１１及び１１２の水平方向寸法は、それぞれ、ピンパッド１０１及びブラインドパッド１０２のそれぞれの水平方向寸法より５０〜１００μｍ小さくてもよい。このサイズの違いにより、ＰＣＢの上面でのはんだマスクの僅かな位置決め誤差が許容される。
【００６３】
ＰＣＢ上にはんだマスクがない場合、ピンパッド開口部１１１及びブラインドパッド開口部１１２は、ＰＣＢの表面上に積層された金属ピンパッド及びブラインドパッドの開口部に対応すると見做してもよい。
【００６４】
この例示的な実施形態では、素子本体は、単一のはんだパッドによってＰＣＢに取り付けられており、このはんだパッドは、素子本体の下に位置するパッケージ本体のほぼ中央に配置されている。言いかえれば、はんだパッドの幾何的中心は、パッケージ本体のおおよその幾何的中心に位置する。先に説明したように、はんだパッドの好ましい相対的な大きさは、ＰＣＢ上の本体の離間距離の相対的な高さ及びステンシルの厚さ、ひいては、塗布されるパターン化されたはんだペースト層の厚さに依存する。
【００６５】
標準的なＳＯＩＣパッケージの下の小さな円形開口部のこの例示的な場合では、円形ステンシル開口部１２２の直径は、はんだマスク開口部１１２の直径より少なくとも２５％大きいことが好ましい。はんだパッドの形状を円形にする開口部の円形形状により、リフローはんだ加熱フェーズ中にはんだパッドを好ましい丸みを帯びた３次元はんだバンプ形状に再成形することが容易になる。したがって、ステンシル開口部１２２、ひいては、はんだパッドは、他のあらゆる形状が適用可能であるが、円形の開口部が好ましい。例えば、ステンシル開口部の形状は、矩形、丸みを帯びた角を有する矩形、又は、長方形であってもよい。開口部の形状とは、基準面と同一平面上にある平面に沿った開口部の形状、言い換えれば、基準面上の物体の正射影の形状を指す。
【００６６】
図５は、第２の実施形態に係るＰＣＢ上のはんだマスク開口部及びステンシル開口部の第２の例示的なレイアウトを示す。上記の実施形態と同様に、ＭＥＭＳ素子パッケージのリードを取り付けるための導電性パッドは、はんだマスク開口部１１１及びステンシル開口部１２１を介して露出される。これらの開口部１１１及び１２１は、同じ場所に配置され、本質的に同じ大きさである。開口部１１１及び１２１は、同じ場所に配置されていることが好ましい。はんだマスク開口部１１１の大きさは、それぞれのピンパッドより僅かに小さいことが好ましい。
【００６７】
ＰＣＢの４つの個別のブラインドパッドは、はんだマスクにおける円形開口部１１２を介して露出される。ブラインドパッドは、破線で示すように、素子本体２５０の所期の場所の下に配置されている。ステンシルにおける円形開口部１２２は、はんだマスク開口部１１２と同じ場所に配置されているが、はんだマスク開口部１１２より大きいことが好ましい。ピンパッドと同様に、ブラインドパッド用のはんだマスク開口部１１２は、はんだマスクの僅かな位置決め誤差を許容するために、その下に位置するそれぞれの金属製のブラインドパッドよりも僅かに小さいことが好ましい。
【００６８】
この例示的な実施形態では、素子本体は、パッケージ本体の四隅に向かって素子本体の下に配置されている４つのはんだパッドを使用してＰＣＢに取り付けられている。第１の実施形態と同様に、円形ステンシル開口部１２２の直径は、少なくとも素子本体１５０の離間距離の相対的な垂直方向の高さ及びステンシルの厚さに依存する。この例では、標準的なＳＯＩＣパッケージ用に設計され、ステンシル開口部１２２は、はんだマスク開口部１２１の直径と同じであってもよいが、それぞれの円形はんだマスク開口部１１２の直径よりも大きいことが好ましい。開口部が円形形状であるため、塗布されたはんだパッドが円形形状になり、リフローはんだ加熱フェーズの間に、当該はんだパッドは、好ましい丸みを帯びたはんだバンプに再形成されやすくなる。
【００６９】
図６は、第２の実施形態に係るＰＣＢ上のはんだマスク開口部及びステンシル開口部の第３の例示的なレイアウトを示す。この実施形態では、はんだマスク開口部１１２を介して露出された２つの縦長の、長方形のブラインドパッドがある。ＰＣＢの２つの個別のブラインドパッドが、はんだマスクの矩形開口部１１２を介して露出されている。ブラインドパッドは、破線で示すように、素子本体２５０の所期の場所の下に配置されている。ステンシル内の矩形開口部１２２は、はんだマスク開口部１１２と同じ場所に配置されているが、より大きなサイズであることが好ましい。ブラインドパッド用のはんだマスク開口部１１２は、はんだマスクの僅かな位置決め誤差を許容するために、それぞれの下に位置する金属製のブラインドパッドより僅かに小さいことが好ましい。リフローはんだ付け工程において抑制された熱に晒されると、はんだパッドは、丸みを帯びた角を有する長方形の形状を有する長方形のはんだバンプに変形するだろう。さらなる代替の実施形態では、長方形開口部１１２及び１２２は、丸みを帯びた角を有する長方形の形態を有してもよい。結果として得られるはんだバンプの形状は、矩形開口部で作成された形状とほぼ同じである。
【００７０】
ＰＣＢ上にはんだマスクがない場合、図４及び図５のピンパッド開口部１１１及びブラインドパッド開口部１１２は、ＰＣＢ表面上の金属パッドの開口部に対応すると見做してもよい。
【００７１】
第１の代替構成では、図５及び図６のステンシル開口部１２２は、はんだマスクのステンシル開口部１２２と同じ場所に配置され、ステンシル開口部１２２の水平方向の大きさは、ブラインドパッドのはんだマスク開口部１１２の水平方向の大きさと実質的に等しい。
【００７２】
第２の代替構成では、ＰＣＢ上にはんだマスクがない。このような場合、ステンシル開口部１２２は、ブラインドパッド１０２と同じ場所に配置され、ステンシル開口部１２２の水平方向寸法は、ブラインドパッド１０２の水平方向寸法と等しくてもよい。あるいは、ステンシル開口部１２２の水平方向寸法は、ブラインドパッド１０２の水平方向寸法よりも大きくてもよい。
【００７３】
図７は、はんだパッドを備える及びはんだパッドを備えない素子筐体のｙ方向の本体加速度ゲインの測定結果を示す。本体加速度ゲインとは、試験対象素子の表面に振動が加わったときの振動試験デバイスの入力と出力との比を指す。実線の曲線（４００）は、素子パッケージの表面実装リードのみをＰＣＢにはんだ付けする従来の方法でＰＣＢ上に配置された標準的なＳＯＩＣ型の素子パッケージの検出されたｙ方向本体加速度ゲインを示している。この例では、約１２ｋＨｚの第１の周波数で、本体加速ゲインに強い共振ピークがある。このような共振は、パッケージ共振ゲインが高いため、慣性センサの出力信号に大きな誤差を生じさせる可能性がある。
【００７４】
素子パッケージの下に少なくとも１つのはんだパッドを適用することによって、本体加速度ゲインが減少するためパッケージ本体の最大ｙ加速度ゲインが約９０％減少し、共振周波数範囲が標準装置の周波数の約２倍、この例では、点線（４０５）で示すように、約２８ｋＨｚの周辺範囲にシフトされる。共振周波数範囲をシフトすることは、このように素子パッケージによって引き起こされるあらゆる共振を、素子パッケージに詰め込まれたＭＥＭＳデバイスの動作周波数などの臨界周波数から遠ざけることができるため、有益である。一例は、ＭＥＭＳジャイロスコープを備える素子パッケージ本体の下に少なくとも１つのはんだパッドを適用することである。素子パッケージの下にはんだパッドを適用することによって、素子パッケージ本体の共振ゲインは、パッケージ内に配置されたＭＥＭＳジャイロスコープ構造の振動に敏感な周波数からシフトされる。その結果、ＭＥＭＳジャイロスコープは、パッケージの共振に起因する誤った検出結果を導出しにくくなる。他の例は、ＭＥＭＳ加速度計を備える素子本体の下に少なくとも１つのはんだパッドを適用することである。ＭＥＭＳ加速度計内に封入されたガスは、周波数の関数として増加する減衰係数を有する。その結果、ＭＥＭＳ加速度計は、パッケージの共振に起因して誤った検出結果を導出しにくくなる。したがって、上記の両方の例において、ＭＥＭＳデバイスがより正確な検出結果を導出し、パッケージの共振に起因する誤差の影響を受けにくくなるという結果になる。
【００７５】
技術が進歩するにつれて、本発明の基本概念が様々な方法で実施され得ることは当業者にとって明らかである。したがって、本発明及びその実施形態は、上記の例に限定されず、それらは特許請求の範囲内で変更されてもよい。
【図１ａ】
2019110287.tif 000003
【図１ｂ】
2019110287.tif 000004
【図１ｃ】
2019110287.tif 000005
【図１ｄ】
2019110287.tif 000006
【図１ｅ】
2019110287.tif 000007
【図１ｆ】
2019110287.tif 000008
【図２ａ】
2019110287.tif 000009
【図２ｂ】
2019110287.tif 000010
【図３ａ】
2019110287.tif 000011
【図３ｂ】
2019110287.tif 000012
【図３ｃ】
2019110287.tif 000013
【図４】
2019110287.tif 000014
【図５】
2019110287.tif 000015
【図６】
2019110287.tif 000016
【図７】
2019110287.tif 000017
【外国語明細書】
2019110287.tif 000018
2019110287.tif 000019
2019110287.tif 000020
2019110287.tif 000021
2019110287.tif 000022
2019110287.tif 000023
2019110287.tif 000024
2019110287.tif 000025
2019110287.tif 000026
2019110287.tif 000027
2019110287.tif 000028
2019110287.tif 000029
2019110287.tif 000030
2019110287.tif 000031
2019110287.tif 000032
2019110287.tif 000033
2019110287.tif 000034
2019110287.tif 000035
2019110287.tif 000036
2019110287.tif 000037
2019110287.tif 000038
2019110287.tif 000039
2019110287.tif 000040
2019110287.tif 000041
2019110287.tif 000042
2019110287.tif 000043
2019110287.tif 000044
2019110287.tif 000045
2019110287.tif 000046
2019110287.tif 000047
2019110287.tif 000048
【図１ａ】
2019110287.tif 000049
【図１ｂ】
2019110287.tif 000050
【図１ｃ】
2019110287.tif 000051
【図１ｄ】
2019110287.tif 000052
【図１ｅ】
2019110287.tif 000053
【図１ｆ】
2019110287.tif 000054
【図２ａ】
2019110287.tif 000055
【図２ｂ】
2019110287.tif 000056
【図３ａ】
2019110287.tif 000057
【図３ｂ】
2019110287.tif 000058
【図３ｃ】
2019110287.tif 000059
【図４】
2019110287.tif 000060
【図５】
2019110287.tif 000061
【図６】
2019110287.tif 000062
【図７】
2019110287.tif 000063