(57)【要約】【課題】【解決手段】ＲＦ信号リークによって入り込んだ不要な擬似的成分を抑制する基準周波数信号分配回路構成の方法と回路構成が開示されている。方法と回路構成は基準周波数信号経路に沿ったバッファの部品を再配置して、それにより、回路構成に入り込んだＲＦリーク経路と関係する導電性及び誘導性成分を抑制することを含んでいる。位相周波数検出器における不要トーンのサブサンプリング、またはバッファの信号経路における基準信号と干渉トーンの間の相互変調による擬似成分を抑制するために、バッファの後にフィルタを用いてもよい。【選択図】図６ａ
2007536840.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数分配装置であって、
基準周波数信号を発生する発振器の部品と、
前記発信器の出力に接続された入力及び信号経路に接続された出力を有するバッファデバイスと、を備え、
前記バッファデバイスは、前記バッファデバイスの他の部品から空間的に離れた位置にある少なくとも１つの部品を含み、
前記少なくとも１つの部品の前記位置は、前記信号経路に発生する望ましくない擬似成分を抑制するように作用する基準周波数分配装置。
【請求項２】
前記バッファデバイスの他の部品から空間的に離れた位置にある前記少なくとも１つの部品は、抵抗部品を備える請求項１に記載の装置。
【請求項３】
前記バッファデバイスは、リミッタを備える請求項１に記載の装置。
【請求項４】
さらに、前記信号経路に提供された低域通過フィルタを備え、
前記低域通過フィルタは、前記バッファデバイスの前記信号経路からの次の部品である請求項１に記載の装置。
【請求項５】
さらに、前記低域通過フィルタの出力に接続された第２のバッファデバイスを備える請求項４に記載の装置。
【請求項６】
前記低域通過フィルタは、少なくとも２つの極を備える請求項４に記載の装置。
【請求項７】
前記低域通過フィルタは、２つ以上の極を備える請求項６に記載の装置。
【請求項８】
前記バッファデバイスは、バイポーラを基本とする部品を備える請求項１に記載の装置。
【請求項９】
前記バッファデバイスは、ＣＭＯＳ技術で製造される部品を備える請求項１に記載の装置。
【請求項１０】
請求項１に記載の基準周波数分配装置を備える位相同期回路。
【請求項１１】
請求項１に記載の基準周波数分配装置を備えるＮ分の１周波数シンセサイザ。
【請求項１２】
前記発振器の部品は、水晶発振器を備える請求項１に記載の装置。
【請求項１３】
入力回路へ接続するＲＦ信号経路上の不要な信号を抑制する方法であって、
基板の第１及び第２の領域にバッファリミッタデバイスのサブ部品の提供と、
前記バッファデバイスの出力からのＲＦ信号経路を、回路配置の前記第２の領域に提供された前記入力回路への経路指定と、を備え、
前記第２の領域における前記バッファリミッタデバイスのサブ部品の提供は、
前記バッファリミッタの前記出力のインピーダンスと、前記入力回路の前記入力のインピーダンスとをミスマッチとさせ、
それにより、前記バッファリミッタの前記出力と前記入力回路の前記入力との間の信号経路に生じる干渉を抑制する方法。
【請求項１４】
前記入力回路に近接したＲＦ信号経路上に低域通過フィルタの提供を備える請求項１３に記載の方法。
【請求項１５】
さらに、前記バッファリミッタの前記出力と前記入力回路の前記入力との間の前記信号経路に１つ以上の低域通過フィルタ及び１つ以上のバッファデバイスの提供を備え、
前記バッファデバイスの２つは、前記信号経路上に連続して接続されない請求項１３に記載の方法。
【請求項１６】
位相同期回路であって、
基準周波数信号を受信する入力と、バッファされた基準周波数信号を出力する出力を有するバッファリミッタと、
第１及び第２の入力を有する位相周波数検出器と、
前記バッファリミッタと前記位相周波数検出器の前記第１の入力との間の信号経路に接続された第１の低域通過フィルタと、
フィルタされた位相検出器出力を生成するように前記位相検出器出力に作用する第２の低域通過フィルタと、
前記位相検出器出力に依存した周波数で出力信号を生成する電圧制御発振器と、
前記出力信号を受信し、分周された周波数信号を生成する周波数分周器と、を備え、
前記第１の低域通過フィルタ及び前記バッファリミッタの部品の物理的配置は、前記バッファリミッタの出力インピーダンスを前記位相周波数検出器の前記第１の入力のインピーダンスより大きくする位相同期回路。
【請求項１７】
前記物理的配置は、前記バッファリミッタの出力と前記位相周波数検出器の前記第１の入力との間の前記信号経路上に存在する干渉を抑制する請求項１６に記載の位相同期回路。
【請求項１８】
前記バッファリミッタは、さらに前記位相周波数検出器の前記第１の入力に接続された差動出力を備える請求項１６に記載の位相同期回路。
【請求項１９】
前記第１の低域通過フィルタの少なくとも１つの部品は、前記差動入力の間に接続される請求項１８に記載の位相同期回路。
【請求項２０】
前記第１の低域通過フィルタの少なくとも１つの部品は、接地に接続される請求項１７に記載の位相同期回路。
【請求項２１】
前記第２の低域通過フィルタの出力に接続された第２バッファリミッタを備える請求項１６に記載の位相同期回路。
【請求項２２】
前記第１の低域通過フィルタは、少なくとも２つの極を備える請求項１７に記載の位相同期回路。
【請求項２３】
前記第１の低域通過フィルタは、２つより多い極を備える請求項２２に記載の位相同期回路。
【請求項２４】
前記位相周波数分周器は、１／Ｎ周波数分周器である請求項１６に記載の位相同期回路。
【請求項２５】
前記発振器の部品は水晶発振器を備える請求項１６に記載の位相同期回路。
【請求項２６】
さらに、前記位相周波数検出器の前記出力から前記位相周波数検出器の前記第２の入力への信号経路を備え、
前記信号経路は第２のバッファリミッタ及び第３の低域通過フィルタを含む請求項１６に記載の位相同期回路。
【請求項２７】
さらに、前記位相周波数検出器の前記出力から前記位相周波数検出器の前記第２の入力への前記信号経路に少なくとも２つの前記バッファリミッタを備え、
前記第３の低域通過フィルタは、前記２つのバッファリミッタの前記信号経路に接続される請求項２６に記載の位相同期回路。
【請求項２８】
前記第２のバッファ増幅器の出力インピーダンスは、前記位相周波数検出器の第２の入力のインピーダンスより大きい請求項２６に記載の位相同期回路。
【請求項２９】
前記バッファ増幅器の抵抗部品は、前記バッファされた基準信号を受ける前記位相周波数検出器が提供される領域に提供され、
前記領域は、前記出力インピーダンスが得られるように、前記抵抗部品以外の前記バッファ増幅器の部品から離される請求項１６に記載の位相同期回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＲＦ回路構成における干渉を抑制する方法とデバイスに関するものであり、より具体的には、不必要な擬似信号を抑制しながら発振器基準信号を分配するための回路及び配置技術に関するものである。
【背景技術】
【０００２】
集積化無線受信機では、干渉に強くかつ安定化時間が早い無線周波数（ＲＦ）シンセサイザを実現することは容易ではない。干渉に対して堅固であるためには、全ての周波数が同期されることを必要とする。このことは通常は周波数シンセサイザの基準周波数がＲＦチャネル間隔に等しいこと、及び一般的には、水晶発振器によって発生する基準発振周波数がチャネル間隔の整数倍であることを必要とする。そのような構成においては、全ての周波数が調波関係にあるので、実質的に擬似信号は発生しない。しかしながら、この基準周波数とチャネル間隔との関係を有するシンセサイザの安定化時間は長くて望ましくない。なぜならば、安定化時間はチャネル間隔（すなわち基準周波数）の逆数に比例するからである。
【０００３】
これらの相互に矛盾する要求のために、そしてさらに無関係なチャネル間隔を持つ色々な標準信号周波数を発生しなければならないという必然性が加わって更に状況が悪くなるために、Ｎ分周シンセサイザが通常は用いられる。しかしながら発生した無線搬送波周波数がシンセサイザの基準周波数の整数倍に等しくはないがそれに近いときには、Ｎ分周シンセサイザは擬似成分を発生しやすい。したがって搬送波と基準波の高調波との差に等しいオフセット周波数にてスプリアスが搬送波に伴うことになる。Jan-Wim Eikenbroek and Sven Mattison,“Frequency Synthesis forIntegrated Tranceivers", chapter Part III, pages 339-355, in High-Speed Analog-to-Digital Convertors: Mixed-Signal Design; PLLs and Synthesizers, Kluwer Academic Publishers, 2000を参照されたい。この内容は引用によってここに取り込まれたものとする。これらの擬似的な成分を抑制することは非常に難しく時間の掛かるものであり、しばしば多くの特定用途向き集積回路（ＡＳＩＣ）の相互作用を必要とするが、それは複雑なものとなり、これらのデバイスに関わるコストを増大させるものである。
【０００４】
Ｎ分周シンセサイザは、通常は基準周波数をオンチップまたはオフチップの水晶発振器（ＸＯ）から取得するが、基準周波数は1つ以上のバッファを経由して位相周波数検出器に供給される。水晶発振器の信号電力を増大することにより、及び基準波のゼロ交差を出来るだけ短時間にすることによって（例えばシャープな方形波とすることによって）十分に低い雑音レベルを確保するためにこれらのバッファは必要である。最近の無線トランシーバ（すなわち、送信機と受信機）は、しばしば1つ以上のＲＦ発振器をオンチップで含むような（例えばＡＳＩＣのような）集積回路として形成される。しかしながらＲＦ発振器は、不要な信号の源であり、関連する回路だけでなく近傍の回路にも動作特性を劣化させるような干渉を引き起こす漏洩をもたらす。オンチップＲＦ発振器からの干渉の源の１つは、（例えば、ＬＣタンク回路のキャパシタンスを変化させる目的でバラクタに加える電圧を制御するような方法で）制御電圧の印加によって或る特定の周波数に同調するような発振器のＬＣタンク回路のなかのインダクタである。
【０００５】
図１は、従来のＮ分周位相同期回路（ＰＬＬ）を用いた周波数シンセサイザについて、起こりうる干渉のシナリオを描いている。図１に示すように、水晶発振器（ＸＯ）１１０は基準信号１１２を発生し、基準信号はバッファ１１４へ供給される。基準信号は、好ましくはｆｘ０で示される（あるいは、より一般的には、いかなるタイプの基準周波数信号の周波数を示すためにｆｒｅｆで示される）周波数を持った正弦波信号である。バッファ１１４はリミッタであってもよく、周波数ｆｒｅｆをもち、急峻なゼロ交差特性をもつ水晶発振器基準周波数信号の１変形φＲ１１６を生成する。水晶発振器用バッファからの基準信号出力は、周波数分割器１３２の出力の位相と周波数と共に位相周波数検出器（ＰＦＤ）１１８に供給される。ＰＦＤの出力は、基準周波数信号φＲ１１６と周波数分割器１３２の出力との間の位相と周波数の差に関係したパルスである。位相検出器１１８の出力、及び、は（不図示の）チャージポンプに印加され、次に低域通過フィルタ１２２によってフィルタされる。ループフィルタ１２２の出力は、次に電圧制御発振器（ＶＯＣ）１２６に印加される。ＶＣＯ１２６の出力信号φ０１２８は周波数分割器１３２の入力に供給される。周波数分割器は、制御入力１３４へ供給される制御信号を受け取る。
【０００６】
このフィードバック配置の結果として、ＶＣＯ１２６の出力信号φＲの周波数f０は、基準信号の周波数に周波数分割器１３２の分割係数を掛けた値に等しくなるように駆動される。このように、周波数分割器１３２の制御入力１３４を経由して分割係数を制御することによって、ＶＣＯ１２６の周波数を制御することが出来る。
【０００７】
周波数分割器１３２は、ＶＣＯの出力信号φＲの周波数f０をＮとＮプラス／マイナスある整数（すなわち、ＮとＭを整数として、Ｎ±Ｍ）で、平均の分割比がＮプラス分数Ｋ／Ｆ（ＫとＦは整数）となるような割合にダイナミックに分割する。Ｋ／Ｆは分数値を決めるディユーティーサイクルであり、Ｆは回路の分数係数（たとえば、８は１／８の分数分解能）であり、Ｋは動作チャネルの順番を表す分数である。或る特定の希望する周波数に当てはまるＫとＦ値を周波数分割器の制御入力１３４に与えることにより、ＶＣＯ１２６の出力での信号φＲの周波数がf０＝ｆｒｅｆ（Ｎ＋Ｋ／Ｆ）となるようにセットすることが出来る。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１に破線の経路で示すように、ＶＣＯのインダクタからの誘導性結合は、水晶発振器の（不図示の）ボンディング線、経路１４０に沿った基準周波数信号経路１１２、それぞれ経路１４２及び１４４に沿ったＰＦＤ入力経路１１６および１３６、経路１４６に沿った（不図示の）電源線への経路となる。電源はＶＣＯの電流がＶｃｃ、接地、および基板間に電圧低下を生じさせることによっても擾乱が起こる。ＶＣＯ周波数がＰＦＤのどちらかの入力に漏洩すると、望ましくない低周波数の混合波が生じる。
【０００９】
周波数シンセサイザのＰＦＤ入力は、通常はラッチに接続される。例えばエッジトリガ型ラッチがＮ分周シンセサイザのＰＦＤには広く用いられている。このタイプのＰＦＤの基本形はエッジトリガ型でリセット可能な１対のＤ−フリップフロップを含んでおり、そのＤ入力は論理値１にセットされる。Ｄ−フリップフロップのクロック入力は、それぞれ基準周波数を持つ信号と電圧制御発振器（ＶＣＯ）の周波数を周波数分割器にセットされた或る値によって分割された周波数を持つ信号とを受け取る。Ｄ−フリップフロップのＱ出力はＡＮＤゲートに入力され、それが高レベルのときはリセット信号を両方のＤ−フリップフロップに出力する。Ｄ−フリップフロップからのＱ出力の状態は、基準周波数の周波数が周波数分割されたＶＣＯ信号の周波数よりも進んでいるか遅れているかに対応した期間だけそれぞれ「アップ」及び「ダウン」パルスを生成する。ＰＦＤの出力は、良く知られた方法でチャージポンプを制御し、チャージポンプは低域通過フィルタでフィルタされてＶＣＯ入力に印加される。エッジトリガ型ＰＦＤに関するより詳しい記述は、次の２つの文献に見出すことが出来る。T.H.Lee,“The Design of CMOS Radio-Frequency Integrated Circuits,”Cambridge University Press, Cambridge, 1998、及びB.Razavi,“RE Microelectronics,”Prentice-Hall, Upper Saddle River, 1998で、そこで開示されている内容は文献を引用することによりここに取り込まれたものとする。
【００１０】
エッジトリガ型ＰＦＤのラッチは広帯域である。ＶＣＯ信号がラッチのクロックのどれかに漏洩すると、ＰＦＤによって発生したＶＣＯ制御電圧にタイミングジッタが生じる。ＶＣＯ制御電圧に重畳されたジッタは、ＶＣＯと基準波の最近接高調波との間でミキシングされる。この２つの間の差が十分に小さいときは、不要な２つのバンド内の擬似トーンがＶＣＯ出力周波数のどちらかの側に生じる。
【００１１】
一般性を失うことなく、図１に示した干渉のシナリオは、図２に示すようにモデル化できる。図２では、図１の水晶発振器用バッファ１１４は、トランジスタＱ１とＱ２を含んでいる差動ペア２１０としてモデル化される。トランジスタＱ１とＱ２のそれぞれのコレクタは負荷抵抗Ｒ０に接続され、トランジスタＱ１とＱ２のエミッタは共通して１つの定電流源２１２に接続される。位相周波数検出器１１８の入力もトランジスタＱ３とＱ４を含む差動ペア２２０として示されている。そのコレクタは負荷抵抗Ｒに、エミッタは共通して定電流源２２２に接続される。差動ペア２１０の負荷抵抗Ｒ０と位相周波数検出器の入力２２０の負荷抵抗Ｒは、Ｖｃｃ電源電圧線２２６に接続される。（図１で、水晶発振器１１０から経路１１２に沿っての）水晶発振器からの入力基準周波数信号νｘ０は、差動ペア２１０のトランジスタＱ１とＱ２のベースでバッファ入力端へ印加される。
【００１２】
図１に戻って、水晶発振器用バッファによって発生した出力信号は、経路１１６に沿って位相周波数検出器１１８の入力に供給される。この経路に沿ってＶＣＯ漏洩による干渉波は、図２において２つの干渉成分２３０と２３２としてモデル化される。この第１の干渉成分２３０は、水晶発振器用バッファ２１０とＰＦＤの入力２２０の間にＶｃｃ線と直列に電圧νｃｃｘを有する電圧源２３０で表される。第２の干渉成分２３２は、水晶発振器用バッファ出力からＰＦＤ入力への経路に直列に入る誘導性干渉電圧νｘを生成する３つのコイルトランス２３２で表される。これらの干渉成分２３０と２３２が存在する時には、ＰＦＤ入力２２０に印加される入力信号νｉは、水晶発振器用バッファによって発生した出力信号νｂとは異なってくる。
【００１３】
ＶＣＯ漏洩によって引き起こされる問題は、ここでは平衡型信号経路を用いて、高い共通モード拒絶比と電源拒絶比（それぞれＣＭＲＲとＰＳＲＲと記す。）を有する回路と関連して表現されている。平衡配置スキームは、信号経路に入る干渉の大部分を共通モードにすることが出来、ある程度の配置の非対称性または有限なＣＭＲＲによる小さな非平衡の項だけが基準波と干渉することになるので、平衡配置スキームはいくつかの点で有効である。そのようなスキームは、通常は信号経路にある干渉波を２０から４０ｄＢ抑制する。電源線に入る干渉波も同様に、通常はＣＭＲＲと同程度の高いＰＳＲＲの程度まで抑制される。しかしながら集積化のレベルが果てしなく進むと、チップ上の距離がますます小さくなる。同時にオンチップインダクタは、他の回路技術と比例して小さくなることはないので、インダクタと配線との相対的な間隔もますます小さくなり、誘導性結合による干渉が更に深刻な状況になる。例えば、ＧＳＭの周波数シンセサイザは、ループフィルタの減衰が４００ＫＨｚオフセットで２３ｄＢだとして、出力の擬似信号レベルが４００ＫＨｚオフセットで搬送波の−４４ｄＢ以下でなければならない。これは１３ＭＨｚの水晶発振器の基準信号を用いているＤＣＳバンドに対しては、基準周波数の擬似信号レベルが−８８ｄＢｃ以下であることに対応する。このような擬似的周波数信号レベルを達成するのは、現在の配置と回路技術を用いてもますます難しくなる。それゆえに、より堅固な基準周波数分配体スキームに関する技術が必要である。
【課題を解決するための手段】
【００１４】
当然のことながら、「‐‐を備える」および「‐‐を備えている」という字句は、この明細書で用いられるときは、記された特徴物、整数値、工程あるいは部品が存在することを規定しているととるべきであって、これらの字句を用いることは１つ以上の他の特徴物、整数値、工程、部品またはそのグループが存在すること、またはそれらを付け加えることを排除するものではない。
【００１５】
本発明の１側面によれば、基準周波数分配装置は、基準周波数信号を発生するための発振器と、発振器の出力信号経路に接続した入力端子を持つバッファデバイスを備えている。バッファデバイスは、バッファから見た出力インピーダンスを増大させるために、バッファの他の部品からは空間的に離れた位置に置かれている少なくとも１つの部品を含んでいる。バッファの部品の位置を別ルートにすることにより、信号経路に入ったＲＦ信号漏洩の結果発生する望ましくない擬似成分を、バッファの出力インピーダンスが抑制するように作用する。
【００１６】
本発明の別の側面によれば、入力回路へのＲＦ信号経路に沿った不要な信号を抑制するための方法は、基板の第１及び第２の領域内にバッファリミッタデバイスのサブ部品を設置すること、及びＲＦ信号の経路をバッファデバイスの出力端から回路配置の第２の領域に備えられた入力回路へ回送することを備える。第２の領域にバッファリミッタのサブ部品を備えることにより、バッファリミッタの出力のインピーダンス及び入力回路の入力インピーダンスはミスマッチとなり、それによってバッファリミッタの出力と入力回路の入力との間にある信号経路に入り込んだ干渉波を抑制することになる。
【００１７】
本発明の別の側面は、基準周波数信号を受信する入力とバッファを経た基準周波数信号を出力するための出力端を持ったバッファリミッタを含む位相同期回路（ＰＬＬ）に関するものである。第１の低域通過フィルタが、バッファと位相周波数検出器の第１の入力端との間の信号経路に接続される。フィルタされた位相検出器出力を生成するための第２の低域通過フィルタによって位相周波数検出器の出力は影響を受ける。電圧制御発振器は、フィルタを通した位相検出器の出力に依存した周波数で出力信号を発生する。出力信号は周波数分割器によって受信され、分割された周波数をもつ信号を発生する。ＰＬＬでは、第１のフィルタとバッファの部品の物理的配置によりバッファの出力インピーダンスが位相周波数検出器の第１の入力のインピーダンスよりも大きく設定される。
【００１８】
本発明の別の側面と利点は、以下に続く記述の中で開示され、部分的には記述から明らかとなり、または本発明を実施することによって学び取ることが出来る。本発明の側面と利点は、以下の記述と請求項、及び添付する図面の中で特に指摘されたシステムと方法によって実現され、達成される。
【００１９】
当然のことながら、いままでの一般的な記述と以下の詳細記述のどちらもが典型例についてであり、典型例のみの記述であり、本発明を限定するものではない。
【００２０】
添付の図面は、本発明の更なる理解を提供するために含めたものであり、この詳細説明の中に取り込まれその１部を構成しているが、本発明の典型的な実施例を図示したものであり、以下の記述とともに本発明の原理を説明するために役立つ。
【発明を実施するための最良の形態】
【００２１】
本発明のこれら及びその他の側面を、添付の図面に示された典型例に関連してより詳しく記述する。
【００２２】
前記した干渉を拾ってしまう問題に対する解決に到達するために、図３に示した簡単化モデルを用いて、図２に示した干渉源を解析する。一般性を保つために、全ての信号は非平衡型であるとするが、導かれた結果を平衡型回路の場合（すなわち、対称な場合またはほぼ対称な場合）に拡張するのは、ＰＳＲＲとＣＭＲＲによる相殺の量を正しく適用することによって容易にできる。そこで以下では非平衡型信号記号だけを用いる。
【００２３】
図３に示すように、ｉｂとνｂは、それぞれバッファの電流と電圧出力を表す。νｉは位相周波数検出器（ＰＦＤ）の入力電圧を表す。誘導性干渉信号は、図３では電圧源νｘとしてモデル化されている。容量性（導電性）クロストーク信号は電流源ｉｘで表される。電源経路の干渉波は電圧源νｃｃｘで表され、バッファの出力インピーダンスとＰＦＤの入力インピーダンスは、それぞれＲ０とｒｉで表される。これにより、以下の式（１）が成り立つことを示すことが出来る。
【００２４】
【数１】
2007536840.tif 000003
【００２５】
ここで簡単のために、周波数依存性は除外した。通常は、バッファは低出力インピーダンス（すなわち、Ｒ０≪ｒｉ）を持つように設計されるので、式（１）は、式（２）のように簡単になる。
【００２６】
【数２】
2007536840.tif 000004
【００２７】
この解析法は、ｉｘが重要でなくなる程度にｉｂを選択することで容量性クロストークの影響を最小化できることを表している。更に、回路部品の間隔を大きくすることで、νｘとνｃｃｘがｉｂ・Ｒ０に比べてずっと小さくなることは明白だろう。しかしながら、回路密度の増大は、現在及び将来とも大事な必要条件であるので、そのように間隔を大きくすることは、たとえ実現が不可能ではなくても、ますます難しくなる。それゆえに、νｘとνｃｃｘを抑制する別の方法を備えておなければならない。
【００２８】
本発明は、第１の典型的な方法においてＲＣ漏洩に原因する干渉に関して、バッファの出力とＰＦＤの入力のインピーダンスレベルを変化させることを述べている。例えば、Ｒ０≫ｒｉとすると次のようになる。
【００２９】
【数３】
2007536840.tif 000005
【００３０】
ここで、ｉｘは、式（２）における以上には寄与しないのでこれを無視した。式（３）から、νｘとνｃｃｘによる干渉は比Ｒ０／ｒｉによって抑制されることが分かる。バッファの出力インピーダンスを高くしてインピーダンスミスマッチを作り出すことによって、バッファは、νｘとνｃｃｘによる干渉に対して堅固にすることが出来ることがわかる。
【００３１】
図４は、比Ｒ０／ｒｉを大きくするためにバッファの出力インピーダンスを位相検出器の入力インピーダンスに比べて増大させる典型的な方法を示す。図４に示すように、バッファの負荷抵抗Ｒ０をバッファセル４１０と一緒に配置するのではなく、位相検出器入力４２０の物理的近傍に配置されている。バッファの負荷抵抗Ｒ０をＰＦＤ入力のより近傍に備えることは、バッファの出力抵抗を増加させて、ＰＦＤの入力抵抗を減少させる。それゆえに式（３）で分かるように、νｘとνｃｃｘによる干渉を抑制する。
【００３２】
たとえば、ＲＦ ＡＳＩＣｓの典型例は、Ｒ０値が約５００ｍｖ／ｍＡすなわち５００Ωである。対応する典型的な入力抵抗ｒｉ≒β／ｇｍであり、すなわち１ｍＡにて約２．５ｋΩである。（バッファと位相検出器入力は雑音による理由によって同じ電流レベルで動作するのが典型的である。）抵抗をＰＦＤの入力側へ動かすと、ＰＦＤの入力抵抗はｒｉ≒Ｒ０、すなわち５００Ωとなり、一方バッファの出力インピーダンスは、ここでは、ｒ０と表示するが、トランジスタＱ３およびＱ４のＥａｒｌｙ電圧ＶＡで与えられる。典型的なＥａｒｌｙ電圧ＶＡは、コレクタ電流（Ｉｃ）が１ｍＡのときに２５Ｖである。このことはバッファの出力抵抗が、ｒ０≒ＶＡ／Ｉｃ、すなわち２５ｋΩとなり、この結果、νｘとνｃｃｘによる干渉を抑制する追加的効果は２５０００／５００、すなわち４０ｄＢとなる。
【００３３】
干渉が基準信号源からの信号経路の中に既に存在する場合は、単純に負荷抵抗Ｒ０を再配置するだけでは、干渉から生じる擬似的成分を抑制するのには十分ではないだろう。例えば基準信号経路上の干渉は、次の２つの方法でＰＬＬの擬似的トーンを引き起こす：（１）ＰＦＤにおける不要なトーンをサブサンプリングする（すなわち、折り重ねる）。または（２）（ＰＦＤ入力の前の）バッファの信号経路における基準信号と干渉トーン間での相互変調を起こす。それゆえに、サブサンプリングと相互変調に起因する擬似的成分を抑制するために別の、または更なる方法が必要になる。
【００３４】
本発明によれば、このようなトーンの抑制は、基準周波数信号をフィルタに通してきれいにするという第２の方法で達成される。以下の解析は、干渉が干渉トーンによって引き起こされる場合を仮定している。しかしながら以下に議論する考え方は、雑音に対しても有効であり、その場合は、干渉トーンに関係する明瞭なＰＬＬのスプリアスに代わって、雑音フロアまたは雑音の「こぶ」の増大が観測されるということを思い出すと判る。
【００３５】
ＰＦＤ入力でのＲＦのサブサンプリングによって起こる位相雑音は、（干渉波が基準波に比べて十分に小さい場合には）ＰＦＤ入力における基準波と干渉信号のスルーレイトの比にほぼ比例している。位相雑音を低減するためには、基準信号のスルーレイトを最大にし、同時にバッファの後で拾ってしまう干渉波の影響を制限するために、リミッタとなるバッファを基準波経路に早い段階で設置することが知られている。しかしながら干渉波が一度信号経路に入り込むと、リミッタを単純に付け加えるだけではスルーレイト比は変化しない。この場合、基準信号へ与える影響を最小にしつつ干渉波を抑制するために、低域通過フィルタを導入するのがよい。
【００３６】
図５は、Ｎ分周位相同期ループ回路のブロック図であるが、ここでは、本発明の典型例によって、基準周波数信号の信号経路の中に、干渉によって引き起こされた擬似的トーンを抑制するために、低域通過フィルタが用いられている。描かれているＰＬＬは、例えば携帯電話のような通信デバイスの送信回路系に用いてもよい。同様な回路系は例えばそのようなデバイスの受信回路系に用いてもよい。
【００３７】
周波数ｆｒｅｆを有する入力基準信号は、バッファ５２０の入力に供給される。バッファは振幅を制限して、急峻なゼロ交差を持つ方形波信号を出力する。バッファの出力は低域通過フィルタ（ＬＰＦ）５３０に供給される。そこでは基準信号にフィルタをかけ、通過した信号を位相周波数検出器（ＰＦＤ）５４０の第１の入力に供給する。図５にはバッファ５２０は１つだけ示されているが、当然のことながら、多段のバッファとＬＰＦが低域通過フィルタ５３０とＰＦＤ５４０の間の経路に存在してもよい。低域通過フィルタ５３０の出力はループフィルタ５５０にてフィルタされ、電圧制御発振器（ＶＣＯ）５６０へと通過していき、ＶＣＯは、ＶＣＯ出力５７０にて出力信号を供給する。ＶＣＯ５６０からの出力は、また周波数分割器５８０へ供給され、そこで分割比によって分割される。周波数分割器５８０からの分割された出力は、経路５９０を経てＰＦＤ５４０の第２の入力へ供給される。
【００３８】
第１のバッファ（すなわちリミッタ）の後は、出力は形が方形波に近づく。そこでは、低域通過フィルタ５３０が信号のゼロ交差スルーレイトへ及ぼす影響は、ステップ関数が入力されたときのフィルタの出力のピークスルーレイトを評価することによって推定できる。スルーレイトの最大値がゼロ交差におけるスルーレイトの妥当な近似値になるであろう。
【００３９】
フィルタの出力応答はラプラス領域で次のように計算できる。
【００４０】
【数４】
2007536840.tif 000006
【００４１】
νｉ（ｓ）とＨ（ｓ）は、それぞれｓ−平面でのフィルタの入力信号と伝達関数である。ステップ入力（すなわちνｉ（ｓ）＝１／ｓ）による正規化された出力スルーレイトは、この場合、
【００４２】
【数５】
2007536840.tif 000007
【００４３】
オンチップ受動フィルタを仮定して、全ての極は実数であり、さらに一般性を失わずに簡単化のために、全ての極は一致しているものと仮定する。そのようなｎ個の極を持つフィルタの伝達関数は、それゆえに次のように書くことが出来る。
【００４４】
【数６】
2007536840.tif 000008
【００４５】
ここで、ａはフィルタの極の角周波数であり、Ｈ０は低周波数利得である。（参考文献例、John J.Dt’Azzo and Constantine H.Houpis, Linear Control System Analysis and Design−conventional and modern, McGraw-Hill, 1981）。微分演算子と入力信号が相殺するので、出力電圧の正規化（すなわち、ａ＝１でかつＨ０＝１）時間微分は、このときはフィルタのインパルス応答に等しくなり、すなわち、
【００４６】
【数７】
2007536840.tif 000009
【００４７】
ピークスルーレイトはゼロ交差スルーレイトにほぼ等しく、ｎ≦１０のｎに対して誤差３５％以内でほぼ
【００４８】
【数８】
2007536840.tif 000010
【００４９】
となる。
【００５０】
フィルタの正規化されたスルーレイトは、フィルタの次数の逆数に比例する。それゆえ、正規化する前のスルーレイトは、フィルタの極の周波数を次数で割った量（すなわち、ａ／ｎ）に比例する。更にフィルタの高周波数減衰量は、（ｓ／ａ）ｎ＝（ωＲＦ／ａ）ｎに比例する。ｎの増大とともにスルーレイトが低下するよりも早く減衰量は増大するので、スルーレイトと減衰量の積を最大にするためには、ｎを最大にしてaを最小にするべきである。しかしながら雑音の制約によりスルーレイトを悪くすることは出来ず、しばしばスルーレイトと減衰の積が最大となる値よりよりはるかに高いフィルタの極周波数を選ばざるを得なくなる。極周波数（すなわち、ａ／２／π）として通常選ばれる値は、水晶発振器基準周波数ｆ０ｘ（しばしば１３あるいは２６ＭＨｚ）と前段リミッタのゼロ交差利得の積、通常は１０ｍ（ここでｍはリミッタの段数）との掛け算である。実際は、ｍが例えば３を超えるとフィルタではなく、リミッタが帯域幅を制限する。この場合、フィルタは減衰が非常に小さい（すなわちωＲＦ〜ａ）ので、多分スキップすることが出来、またはフィルタ帯域幅は、リミッタ帯域幅と同じくらいの値に設定することが出来る。しかしながら、以下に示すように、フィルタは、第１のリミッタの直後に置かれるのが好適であり、その場合はｍ＝１である。
【００５１】
図６ａから図６ｃまでは、低域通過フィルタをバッファを通した基準周波数信号と位相周波数検出器入力の間に実装した典型例を示す。描かれた回路はＰＬＬの１部分、例えば周波数シンセサイザまたは変調器、あるいは何か他のＲＦ回路構成のＰＬＬの１部分となりうるということは当然である。図６ａから図６ｃまでに示された回路部品は、図４に同様の符号付けされている部品についての説明されている通りである。例えば、図６ａから図６ｃまでの電流源６１２／６２２、Ｑ１からＱ４間でのトランジスタ、及びモデル化された導電性及び誘導性干渉６３０／６３２は、それぞれ図４の電流源４１２／４２２、Ｑ１からＱ４までのトランジスタ、およびモデル化された導電性および誘導性干渉４３０／４３２に関する上に与えた記述に対応している。
【００５２】
図６ａは、途中に２極低域通過フィルタがＰＦＤ入力の前の信号経路に加わったバッファ６１０とＰＦＤ入力６２０を示す。図６ａの２極低域通過フィルタは、信号グランドに接続したＣ１という値を持つ２つのキャパシタとＣ２という値を持つ２つのキャパシタと抵抗（Ｒ０／２という値で示されている。）を含む単一終端構成である。能動ＲＣまたはＬＲＣフィルタのようなその他のフィルタ構成を用いることもできるが、少なくとも２次のものであり、低入力インピーダンスを持ち、ＰＦＤ入力の近傍に配置されるものが好適である。そのように配置された低域通過フィルタは、ステージ間のインピーダンスミスマッチを増大させ、それによって高周波数干渉波および雑音を抑制するのに加えて、誘導性干渉波を拾い上げるのを低下させる。
【００５３】
１つ以上のキャパシタと抵抗の対を差動構成とすることによって（例えばこれらの部品を信号ラインを挟んで接続することによって）、ＣＭＲＲを犠牲にしてチップ面積をいくらか節約することが可能である。例えば、図６ｂはフィルタ付きバッファ経路が２極を持ち、１つは単一終端でもう１つは差動構成である本発明の１例を示す。図６ｃは３フィルタ極を持ち、そのうちの２つは差動構成であり、１つは単一終端構成であるフィルタつきバッファ経路の例を示している。
【００５４】
リミッタとしてのバッファは飽和特性を持つ伝達関数を持つ。この伝達関数は強い非線形性をもち、出力信号の振幅を(それに従ってＰＬＬのループ利得も)安定化させているとともに、ゼロ交差スルーレイトを大きくしている。例えば角周波数ωＸＯを持つ信号を発生している水晶発振器（ＸＯ）などの発振器からの正弦波信号と小さなＲＦ干渉波がこのようなリミッタを通過すると、両方の信号成分は高調波と干渉トーンを発生することになる。支配的な成分は、水晶発振器信号の高調波とＲＦトーンの周りの奇数次相互変調生成分とが作り出す、すばやく減衰する方形波のスペクトルである。これら２つの信号成分は次のように表される。
【００５５】
【数９】
2007536840.tif 000011
【００５６】
ここで、νＸＯ１は基本の振幅で、ｃｉ＜１／ｉであり、
【００５７】
【数１０】
2007536840.tif 000012
【００５８】
ここで、νＲＦＯはＲＦ干渉波の基本波成分の振幅である。
【００５９】
１段のリミッタを通った後は、ＲＦ相互変調生成分は十分に早く減衰し、基準信号の基本波トーンの近くに低周波数の擬似的な成分を生じることはない。しかしながら第２段のリミッタを通すと（すなわち信号が縦続接続の２つのリミッタを通過した後は）事情は大変異なる。この場合は、ＲＦ干渉波の周りの相互変調トーンの振幅はＲＦ基本波からの距離と共に明瞭な形で低下してはいかない。このスペクトル幅拡大の影響は、今度は、ＲＦ搬送波が発振器周波数ｆＸＯの奇数倍（例えば７１・ｆＸＯ＋Δｆ）となるように選ばれたときには、相互変調トーンが水晶発振器の基本波周波数ｆＸＯ＝（ωＸＯ／２π）のすぐ近くに存在することになる。ＲＦ搬送波が、発振器周波数ｆＸＯの偶数倍（例えば７２・ｆＸＯ＋Δｆ）の場合には同様のスペクトルにはなるが、水晶発振器の高調波間の奇数次相互変調トーンを伴う。どちらの場合も、フィルタを用いるだけでは、非常に高いＱ値を持つフィルタが必要になるので、相互変調トーンを取り除くことは大変難しい。そのようなフィルタは複雑な能動フィルタかＲＬＣフィルタとなり、どちらも大面積ゆえに、またはＲＦを伝送する線の相互インダクタンスにより干渉を拾いやすい。
【００６０】
相互変調によるスペクトル幅拡大の背景の機構は第１のリミッタの後では、もはや２つの正弦波信号がリミッタに供給されることはないということになる。第２のリミッタは、式（４）と式（５）で表される２つの信号の和を入力として見る。今や２つの基本波から奇数次の相互変調成分が存在するだけではなく、基本波プラス高調波及び側帯波の全ての組み合わせの結果、ＲＦ基本波の周りにやや平坦な相互変調スペクトルを形成する。高次の相互変調生成分をフィルタする唯一の方法は、第１と第２のリミッタとの間でＲＦ成分を抑制することである。ＲＦ干渉波が入り込む点がいくつかある場合は、これら侵入点の後のリミッタの間にフィルタを設置すべきである。
【００６１】
図７は、本発明による低域通過フィルタとバッファの縦続接続を含んでいる信号経路のブロック図である。信号経路は水晶発振器とバッファ周波数信号分配装置７１０から発する。装置７１０は水晶発振器基準周波数信号源を持っているように示されているが、縦続接続の概念により、一般的なＲＦタイプの発振器回路またはＲＦ漏洩からの干渉を受けやすいその他の信号源へと発展できる。装置７１０は、基準周波数ｆＸＯを持つ信号を出力して、低域通過フィルタ７２０の入力に供給される。この経路に沿ってＲＦ干渉波の侵入点Ｉｎｔ１がある。低域通過フィルタ７２０は段間のインピーダンスミスマッチを増大させ、Ｉｎｔ１により入り込んだ干渉波の高次相互変調成分を取り除く。フィルタ７２０のフィルタ出力はバッファリミッタ７３０の入力に供給される。バッファ７３０の後の信号経路に干渉波の問題がなければ、更なるバッファをバッファ７３０にシリーズに取り付けても良い。
【００６２】
図７は、更なる干渉波Ｉｎｔ２がバッファ７３０の出力の後に入り込んだ場合を示している。低域通過フィルタ７２０とバッファ７３０と同様に、低域通過フィルタは信号をクリーンにして次段とのインピーダンスミスマッチを増大させる。信号経路に沿って干渉波侵入点の数に応じて、必要であればこれを繰り返す。例えば図７はバッファ７５０の後の信号経路に干渉Ｉｎｔ３が入り込んでいて、この入り口の点に続いてさらに低域通過フィルタ７６０とバッファ７７０が縦続接続されている様子を示している。見て分かるように、実際には、干渉を抑制して信号への影響を最小にするためにバッファとフィルタの組み合わせをいくつでも用いてよい。
【００６３】
上記の導出は、導出過程の中に周波数依存性の効果をほとんど無視してきたが、これらは当業者には容易に推論できるであろう。本発明は特定の例を参照して記述してきた。しかし、上記した好適なる実施例以外にも、本発明を特定の形で実施することが可能であることは当業者にとっては容易に明らかなことであろう。これは本発明の精神を逸脱せずに行うことが出来る。
【００６４】
例えば、上記の例はバイポーラトランジスタを基本とした回路を記述しているが、同じ原理は、例えばＣＭＯＳのような他の技術に適用することも出来る。上記の例は、ＰＬＬの水晶発振器信号経路の中の色々な経路に関するものであるが、これらの技術を用いることはこの経路に制限されるものではなく、他の（干渉に）敏感な経路にも同様に適用できる。特に、ＰＦＤフィードバック経路は、その入力と同じ敏感さを共有するものである。例えば、図５を参照すれば、本発明は経路５９０に沿って入ってくる擬似的成分を抑制するために用いることも出来る。配置の距離によっては、ここに開示した原理をこの信号経路にも同様に適用することができる。さらに加えて、本発明は、ＰＬＬ回路に用いるためだけに制限されるものではなく、基準周波数信号を必要とする他のＲＦ回路に用いることも出来る。例えば、本発明はミキサ回路、波形発生器、および不要の擬似成分を抑制することが必要なその他の回路において、擬似的成分抑制のために用いることが出来る。
【００６５】
バッファの部品のいくつかを再配置することによって、誘導性および電源誘導の干渉成分はかなり抑制できる。バッファ列の正常な動作に影響を与えることなく、抑制比として約４０ｄＢが期待できる。フィルタも付け加えることによって、更なる抑制を達成できるし、相互変調生成信号の発生を妨げることが出来る。フィルタを用いない場合は、チップ資産のコストは実質的にゼロであり、フィルタを用いる場合でもそれは非常に小さいであろう。余分の干渉マージンは、擬似信号レベルをかなりの程度低減するであろう。またＡＳＩＣの設計改良を１つか２つはせずに済むようになるだろう。本発明は、平衡型及び単一終端型の両方に適用できる。
【００６６】
本発明の基準周波数分配方法及びその構成については、発明の技術概念と範囲を逸脱することなく色々な変形や改良をすることが出来ることは、当業者にとっては明らかなことであろう。このように、本発明は付属する請求項の技術範囲及びそれと等価なものの範囲内である限り、本発明の改良をその範囲に含んでいるものと意図されている。
【図面の簡単な説明】
【００６７】
【図１】ＶＣＯ漏洩経路を図示する位相同期ループ（ＰＬＬ）回路の回路構成を示す図である。
【図２】ＲＦ部品からの漏洩による干渉の効果を示す回路モデルを示す図である。
【図３】図１と図２の干渉成分を回路要素として示している回路モデルを示す図である。
【図４】本発明の典型例による、負荷抵抗が再配置されたＰＬＬ回路構成の１部分を示す図である。
【図５】本発明の典型例による、位相周波数検出器の前に配置されたフィルタを含む典型的ＰＬＬのＲＦ回路構成のブロック図を示す図である。
【図６ａ】、
【図６ｂ】、
【図６ｃ】本発明の典型例による、低域通過フィルタが位相周波数検出器の前に配置されたＰＬＬ回路構成の部品を示す図である。
【図７】基準周波数信号の経路に沿って低域通過フィルタとバッファ回路の縦続接続配置を示すブロック図である。
【図１】
2007536840.tif 000013
【図２】
2007536840.tif 000014
【図３】
2007536840.tif 000015
【図４】
2007536840.tif 000016
【図５】
2007536840.tif 000017
【図６ａ】
2007536840.tif 000018
【図６ｂ】
2007536840.tif 000019
【図６ｃ】
2007536840.tif 000020
【図７】
2007536840.tif 000021
【手続補正書】
【提出日】平成18年2月24日(2006.2.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力回路へ接続するＲＦ信号、ＲＦ、の経路上の不要な信号を抑制する方法であって、
回路配置の第１及び第２の領域にバッファのサブ部品（Ｑ１、Ｑ２、Ｒ０）を配し、
前記バッファの出力からのＲＦ信号経路を、前記回路配置の前記第２の領域に配された前記入力回路への経路指定と、を備え、
前記第２の領域における前記バッファのサブ部品（Ｒ０）を配するステップは、前記バッファの前記出力のインピーダンスと、前記入力回路の前記入力のインピーダンスとをミスマッチとさせ、
それにより、前記バッファリミッタの前記出力と前記入力回路の前記入力との間の信号経路に生じる干渉を抑制し、および、前記入力回路に近接する前記ＲＦ信号経路の低域通過フィルタリングとを特徴とする方法。
【請求項２】
前記バッファは、リミッタである請求項１に記載の方法。
【請求項３】
さらに、前記バッファの前記出力と前記入力回路の前記入力との間の前記信号経路に１つ以上の低域通過フィルタ及び１つ以上のバッファの配設を備え、
前記バッファのそれぞれは、前記低域通過フィルタの１つに連続して接続される請求項１に記載の方法。
【請求項４】
不要な信号を抑制する位相同期回路であって、
基準周波数信号を受信する入力と、バッファされた基準周波数信号を出力する出力を有するバッファ（５２０）と、
第１及び第２の入力を有する位相周波数検出器（５４０）と、
前記バッファリミッタと前記位相周波数検出器の前記第１の入力との間の高周波、ＲＦ、信号経路に接続された第１の低域通過フィルタ（５３０）と、
フィルタされた位相検出器出力を生成するように前記位相検出器出力に作用する第２の低域通過フィルタ（５５０）と、
前記位相検出器出力に依存した周波数で出力信号を生成する電圧制御発振器（５６０）と、
前記出力信号を受信し、分周された周波数信号を生成する周波数分周器（５８０）と、を備え、
前記第１の低域通過フィルタ及び前記バッファのサブ部品の物理的配置は、前記バッファの出力インピーダンスを前記位相周波数検出器の前記第１の入力のインピーダンスより大きくし、前記ＲＦ信号経路に存在する干渉を抑制することを特徴とする位相同期回路。
【請求項５】
前記バッファは、リミッタである請求項４に記載の位相同期回路。
【請求項６】
前記バッファリミッタは、さらに前記位相周波数検出器の前記第１の入力に接続された差動出力を備える請求項４に記載の位相同期回路。
【請求項７】
前記第１の低域通過フィルタの少なくとも１つの部品は、前記差動出力の間に接続される請求項６に記載の位相同期回路。
【請求項８】
前記第１の低域通過フィルタの少なくとも１つの部品は、接地に接続される請求項４に記載の位相同期回路。
【請求項９】
前記第２の低域通過フィルタの出力に接続された第２バッファを備える請求項４に記載の位相同期回路。
【請求項１０】
前記第１の低域通過フィルタは、少なくとも２つの極を備える請求項４に記載の位相同期回路。
【請求項１１】
前記第１の低域通過フィルタは、２つより多い極を備える請求項１０に記載の位相同期回路。
【請求項１２】
前記位相周波数分周器は、１／Ｎ周波数分周器である請求項４に記載の位相同期回路。
【請求項１３】
前記発振器の部品は、水晶発振器を備える請求項４に記載の位相同期回路。
【請求項１４】
さらに、前記位相周波数検出器の前記出力から前記位相周波数検出器の前記第２の入力への信号経路を備え、
前記信号経路は第２のバッファ及び第３の低域通過フィルタを含む請求項４に記載の位相同期回路。
【請求項１５】
さらに、前記位相周波数検出器の前記出力から前記位相周波数検出器の前記第２の入力への前記信号経路に少なくとも２つの前記バッファを備え、
前記第３の低域通過フィルタは、前記２つのバッファの前記信号経路に接続される請求項１４に記載の位相同期回路。
【請求項１６】
前記第２のバッファの出力インピーダンスは、前記位相周波数検出器の第２の入力のインピーダンスより大きい請求項１４に記載の位相同期回路。
【請求項１７】
前記バッファの抵抗部品は、前記バッファされた基準信号を受ける前記位相周波数検出器が提供される領域に提供され、
前記領域は、前記出力インピーダンスが得られるように、前記抵抗部品以外の前記バッファの部品から離される請求項４に記載の位相同期回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
これらの相互に矛盾する要求のために、そしてさらに無関係なチャネル間隔を持つ色々な標準信号周波数を発生しなければならないという必然性が加わって更に状況が悪くなるために、Ｎ分周シンセサイザが通常は用いられる。しかしながら発生した無線搬送波周波数がシンセサイザの基準周波数の整数倍に等しくはないがそれに近いときには、Ｎ分周シンセサイザは擬似成分を発生しやすい。したがって搬送波と基準波の高調波との差に等しいオフセット周波数にてスプリアスが搬送波に伴うことになる。Jan-Wim Eikenbroek and Sven Mattison,“Frequency Synthesis forIntegrated Tranceivers", chapter Part III, pages 339-355, in High-Speed Analog-to-Digital Convertors: Mixed-Signal Design; PLLs and Synthesizers, Kluwer Academic Publishers, 2000を参照されたい。これらの擬似的な成分を抑制することは非常に難しく時間の掛かるものであり、しばしば多くの特定用途向き集積回路（ＡＳＩＣ）の相互作用を必要とするが、それは複雑なものとなり、これらのデバイスに関わるコストを増大させるものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
図１は、従来のＮ分周位相同期回路（ＰＬＬ）を用いた周波数シンセサイザについて、起こりうる干渉のシナリオを描いている。図１に示すように、水晶発振器（ＸＯ）１１０は基準信号１１２を発生し、基準信号はバッファ１１４へ供給される。基準信号は、好ましくはｆｘ０で示される（あるいは、より一般的には、いかなるタイプの基準周波数信号の周波数を示すためにｆｒｅｆで示される）周波数を持った正弦波信号である。バッファ１１４はリミッタであってもよく、周波数ｆｒｅｆをもち、急峻なゼロ交差特性をもつ水晶発振器基準周波数信号の１変形φＲ１１６を生成する。水晶発振器用バッファからの基準信号出力は、周波数分割器１３２の出力の位相と周波数と共に位相周波数検出器（ＰＦＤ）１１８に供給される。ＰＦＤの出力は、基準周波数信号φＲ１１６と周波数分割器１３２の出力との間の位相と周波数の差に関係したパルスである。位相検出器１１８の出力は（不図示の）チャージポンプに印加され、次に低域通過フィルタ１２２によってフィルタされる。ループフィルタ１２２の出力は、次に電圧制御発振器（ＶＯＣ）１２６に印加される。ＶＣＯ１２６の出力信号φ０１２８は周波数分割器１３２の入力に供給される。周波数分割器は、制御入力１３４へ供給される制御信号を受け取る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
このフィードバック配置の結果として、ＶＣＯ１２６の出力信号φ０の周波数f０は、基準信号の周波数に周波数分割器１３２の分割係数を掛けた値に等しくなるように駆動される。このように、周波数分割器１３２の制御入力１３４を経由して分割係数を制御することによって、ＶＣＯ１２６の周波数を制御することが出来る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
周波数分割器１３２は、ＶＣＯの出力信号φ０の周波数f０をＮとＮプラス／マイナスある整数（すなわち、ＮとＭを整数として、Ｎ±Ｍ）で、平均の分割比がＮプラス分数Ｋ／Ｆ（ＫとＦは整数）となるような割合にダイナミックに分割する。Ｋ／Ｆは分数値を決めるディユーティーサイクルであり、Ｆは回路の分数係数（たとえば、８は１／８の分数分解能）であり、Ｋは動作チャネルの順番を表す分数である。或る特定の希望する周波数に当てはまるＫとＦ値を周波数分割器の制御入力１３４に与えることにより、ＶＣＯ１２６の出力での信号φＲの周波数がf０＝ｆｒｅｆ（Ｎ＋Ｋ／Ｆ）となるようにセットすることが出来る。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
周波数シンセサイザのＰＦＤ入力は、通常はラッチに接続される。例えばエッジトリガ型ラッチがＮ分周シンセサイザのＰＦＤには広く用いられている。このタイプのＰＦＤの基本形はエッジトリガ型でリセット可能な１対のＤ−フリップフロップを含んでおり、そのＤ入力は論理値１にセットされる。Ｄ−フリップフロップのクロック入力は、電圧制御発振器（ＶＣＯ）の周波数を周波数分割器にセットされた或る値によって分割された周波数を持つ信号を受け取る。Ｄ−フリップフロップのＱ出力はＡＮＤゲートに入力され、それが高レベルのときはリセット信号を両方のＤ−フリップフロップに出力する。Ｄ−フリップフロップからのＱ出力の状態は、基準周波数の周波数が周波数分割されたＶＣＯ信号の周波数よりも進んでいるか遅れているかに対応した期間だけそれぞれ「アップ」及び「ダウン」パルスを生成する。ＰＦＤの出力は、良く知られた方法でチャージポンプを制御し、チャージポンプは低域通過フィルタでフィルタされてＶＣＯ入力に印加される。エッジトリガ型ＰＦＤに関するより詳しい記述は、次の２つの文献に見出すことが出来る。T.H.Lee,“The Design of CMOS Radio-Frequency Integrated Circuits,”Cambridge University Press, Cambridge, 1998、及びB.Razavi,“RF Microelectronics,”Prentice-Hall, Upper Saddle River, 1998である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
ＶＣＯ漏洩によって引き起こされる問題は、ここでは平衡型信号経路を用いて、高い共通モード拒絶比と電源拒絶比（それぞれＣＭＲＲとＰＳＲＲと記す。）を有する回路と関連して表現されている。平衡配置スキームは、信号経路に入る干渉の大部分を共通モードにすることが出来、ある程度の配置の非対称性または有限なＣＭＲＲによる小さな非平衡の項だけが基準波と干渉することになるので、平衡配置スキームはいくつかの点で有効である。そのようなスキームは、通常は信号経路にある干渉波を２０から４０ｄＢ抑制する。電源線に入る干渉波も同様に、通常はＣＭＲＲと同程度の高いＰＳＲＲの程度まで抑制される。しかしながら集積化のレベルが果てしなく進むと、チップ上の距離がますます小さくなる。同時にオンチップインダクタは、他の回路技術と比例して小さくなることはないので、インダクタと配線との相対的な間隔もますます小さくなり、誘導性結合による干渉が更に深刻な状況になる。例えば、ＧＳＭの周波数シンセサイザは、ループフィルタの減衰が４００ＫＨｚオフセットで２３ｄＢだとして、出力の擬似信号レベルが４００ＫＨｚオフセットで搬送波の−４４ｄＢ以下でなければならない。これは１３ＭＨｚの水晶発振器の基準信号を用いているＤＣＳバンドに対しては、基準周波数の擬似信号レベルが−８８ｄＢｃ以下であることに対応する。このような擬似的周波数信号レベルを達成するのは、現在の配置と回路技術を用いてもますます難しくなる。それゆえに、より堅固な基準周波数分配体スキームに関する技術が必要である。色々な関連資料が知られている。例えば、ＥＰ１３４９２６８Ａ２は、異なる設計に基づく広い利得範囲、高い直線性、低い雑音特性の雑音拒絶を備えるＭＯＳＶＧＳについて述べている。"15 Gbits/s high-gain limiting amplifire fabricated using Si-bipolar production technology", Moller et al., Electronic Letters, Vol. 30, No. 18, と題される文献は、２つの別々の出力バッファを有するリミテイング増幅器について述べている。ＪＰ９１６２７３１は、伝送線の端子に低出力インピーダンスの論理回路の提供について述べている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
周波数ｆｒｅｆを有する入力基準信号は、バッファ５２０の入力に供給される。バッファは振幅を制限して、急峻なゼロ交差を持つ方形波信号を出力する。バッファの出力は低域通過フィルタ（ＬＰＦ）５３０に供給される。そこでは基準信号にフィルタをかけ、通過した信号を位相周波数検出器（ＰＦＤ）５４０の第１の入力に供給する。図５にはバッファ５２０は１つだけ示されているが、当然のことながら、多段のバッファとＬＰＦが低域通過フィルタ５３０とＰＦＤ５４０の間の経路に存在してもよい。ＰＦＤ５４０の出力はループフィルタ５５０にてフィルタされ、電圧制御発振器（ＶＣＯ）５６０へと通過していき、ＶＣＯは、ＶＣＯ出力５７０にて出力信号を供給する。ＶＣＯ５６０からの出力は、また周波数分割器５８０へ供給され、そこで分割比によって分割される。周波数分割器５８０からの分割された出力は、経路５９０を経てＰＦＤ５４０の第２の入力へ供給される。
【国際調査報告】
2007536840.tif 000022
2007536840.tif 000023
2007536840.tif 000024
2007536840.tif 000025