(57)【要約】【課題】誤動作を防ぎつつＩＧＢＴ等のスイッチング素子をより適切に保護する。【解決手段】スイッチング素子の電流センス端子を流れる電流を検出するための電流検出抵抗に対して直列または並列にコレクタ−エミッタ間が接続されるトランジスタと、電流センス端子とトランジスタのベースとの間に接続され、電流センス端子からの電流入力に応じてトランジスタを制御して、電流検出抵抗に流れるセンス電流の、スイッチング素子のスイッチング動作に伴うオーバーシュートを低減させるオーバーシュート処理回路とを備える装置を提供する。【選択図】図１
2019110431.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子の電流センス端子側に接続される電流検出抵抗の一端側にコレクタが、該電流検出抵抗の他端側にエミッタがそれぞれ接続されるトランジスタと、
前記電流センス端子と前記トランジスタのベースとの間に接続され、前記電流センス端子からの電流入力に応じて前記トランジスタを制御して、前記電流検出抵抗に流れるセンス電流の、前記スイッチング素子のスイッチング動作に伴うオーバーシュートを低減させるオーバーシュート処理回路と
を備える半導体装置。
【請求項２】
前記オーバーシュート処理回路は、前記電流センス端子と前記トランジスタのベースとの間に接続された第１キャパシタと、
前記電流センス端子と前記トランジスタのコレクタとの間に接続された第１抵抗と
を有する請求項１に記載の半導体装置。
【請求項３】
前記オーバーシュート処理回路は、前記トランジスタのベースとエミッタとの間に接続された第２抵抗を更に有する請求項２に記載の半導体装置。
【請求項４】
前記オーバーシュート処理回路は、前記スイッチング素子のターンオン時間およびターンオフ時間の少なくとも一方に応じた時定数を有する請求項２または３に記載の半導体装置。
【請求項５】
前記電流検出抵抗に生じる電圧に基づいて、過電流を判定する過電流判定回路を更に備える請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記トランジスタのコレクタと前記過電流判定回路との間に接続された積分回路を更に備える請求項５に記載の半導体装置。
【請求項７】
前記積分回路は、前記オーバーシュート処理回路よりも小さい時定数を有する請求項６に記載の半導体装置。
【請求項８】
スイッチング素子の電流センス端子側にコレクタが、電流検出抵抗側にエミッタがそれぞれ接続されるトランジスタと、
前記スイッチング素子の前記電流センス端子と前記トランジスタのベースとの間に接続され、前記電流センス端子からの電流入力に応じて前記トランジスタを制御して、前記電流検出抵抗に流れるセンス電流の、前記スイッチング素子のスイッチング動作に伴うオーバーシュートを低減させるオーバーシュート処理回路と
を備える半導体装置。
【請求項９】
前記オーバーシュート処理回路は、
前記トランジスタのコレクタとベースとの間に接続された第３抵抗と、
前記トランジスタのベースとエミッタとの間に接続された第２キャパシタと
を有する請求項８に記載の半導体装置。
【請求項１０】
前記オーバーシュート処理回路は、前記スイッチング素子のターンオン時間およびターンオフ時間の少なくとも一方に応じた時定数を有する請求項８または９に記載の半導体装置。
【請求項１１】
前記電流検出抵抗に生じる電圧に基づいて、過電流を判定する過電流判定回路を更に備える請求項８から１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記トランジスタのコレクタと前記過電流判定回路との間に接続された積分回路を更に備える請求項１１に記載の半導体装置。
【請求項１３】
前記積分回路は、前記オーバーシュート処理回路よりも小さい時定数を有する請求項１２に記載の半導体装置。
【請求項１４】
前記スイッチング素子を駆動する駆動回路を更に備える請求項５、６、７、１１、１２、１３のいずれか一項に記載の半導体装置。
【請求項１５】
請求項１４に記載の半導体装置と、
前記スイッチング素子と
を備えるパワーモジュール。
【請求項１６】
前記電流検出抵抗を更に備える請求項１５に記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびパワーモジュールに関する。
【背景技術】
【０００２】
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）が有するセンスエミッタに流れるセンスエミッタ電流を電圧に変換して過電流を検出する技術が知られている（例えば、特許文献１参照）。特許文献１においては、センスエミッタ電流をセンス電圧に変換するための抵抗とコンデンサおよび抵抗の直列体とを並列に接続することにより、ＩＧＢＴのターンオン時およびターンオフ時におけるセンスエミッタ電流の跳ね上がりによる過電流の誤検出を防ぐ。
特許文献１  国際公開第０１／６３７６５号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＩＧＢＴ等のスイッチング素子をより適切に保護するために、ターンオン時およびターンオフ時に生じる過渡電流による過電流の誤検出を防ぐこと、及び／又は、過電流を短時間で検出可能とすることが望まれる。
【課題を解決するための手段】
【０００４】
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、スイッチング素子の電流センス端子側に接続される電流検出抵抗の一端側にコレクタが、電流検出抵抗の他端側にエミッタがそれぞれ接続されるトランジスタを備えてもよい。また、半導体装置は、電流センス端子とトランジスタのベースとの間に接続され、電流センス端子からの電流入力に応じてトランジスタを制御して、電流検出抵抗に流れるセンス電流の、スイッチング素子のスイッチング動作に伴うオーバーシュートを低減させるオーバーシュート処理回路を備えてもよい。
【０００５】
オーバーシュート処理回路は、電流センス端子とトランジスタのベースとの間に接続された第１キャパシタを有してもよい。また、第１オーバーシュート処理回路は、電流センス端子とトランジスタのコレクタとの間に接続された第１抵抗を有してもよい。
【０００６】
オーバーシュート処理回路は、トランジスタのベースとエミッタとの間に接続された第２抵抗を有してもよい。
【０００７】
オーバーシュート処理回路は、スイッチング素子のターンオン時間およびターンオフ時間の少なくとも一方に応じた時定数を有してもよい。
【０００８】
半導体装置は、電流検出抵抗に生じる電圧に基づいて、過電流を判定する過電流判定回路を備えてもよい。
【０００９】
半導体装置は、トランジスタのコレクタと過電流判定回路との間に接続された積分回路を備えてもよい。積分回路は、オーバーシュート処理回路よりも小さい時定数を有してもよい。
【００１０】
本発明の第２の態様においては、半導体装置を提供する。半導体装置は、スイッチング素子の電流センス端子側にコレクタが、電流検出抵抗側にエミッタがそれぞれ接続されるトランジスタを備えてもよい。半導体装置は、スイッチング素子の電流センス端子とトランジスタのベースとの間に接続され、電流センス端子からの電流入力に応じてトランジスタを制御して、電流検出抵抗に流れるセンス電流の、スイッチング素子のスイッチング動作に伴うオーバーシュートを低減させるオーバーシュート処理回路を備えてもよい。
【００１１】
オーバーシュート処理回路は、トランジスタのコレクタとベースとの間に接続された第３抵抗を有してもよい。オーバーシュート処理回路は、トランジスタのベースとエミッタとの間に接続された第２キャパシタを有してもよい。
【００１２】
オーバーシュート処理回路は、スイッチング素子のターンオン時間およびターンオフ時間の少なくとも一方に応じた時定数を有してもよい。
【００１３】
半導体装置は、電流検出抵抗に生じる電圧に基づいて、過電流を判定する過電流判定回路を備えてもよい。
【００１４】
半導体装置は、トランジスタのコレクタと過電流判定回路との間に接続された積分回路を備えてもよい。
【００１５】
積分回路は、オーバーシュート処理回路よりも小さい時定数を有してよい。
【００１６】
半導体装置は、スイッチング素子を駆動する駆動回路を更に備えてもよい。
【００１７】
本発明の第３の態様においては、パワーモジュールを提供する。パワーモジュールは、上記の半導体装置を備えてよい。パワーモジュールは、スイッチング素子を備えてもよい。
【００１８】
パワーモジュールは、電流検出抵抗を更に備えてもよい。
【００１９】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【００２０】
【図１】本実施形態に係る半導体装置１００を負荷１２０と共に示す。
【図２】本実施形態に係る半導体装置１００の動作波形の一例を示す。
【図３】本実施形態の変形例に係る装置３００を負荷１２０と共に示す。
【図４】本実施形態の第１比較例に係る回路４００を示す。
【図５】本実施形態の第２比較例に係る回路５００を示す。
【図６】本実施形態の実施例および各比較例のシミュレーション結果を示す。
【図７】本実施形態の変形例に係る半導体装置７００を示す。
【発明を実施するための形態】
【００２１】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２２】
図１は、本実施形態に係る半導体装置１００を負荷１２０と共に示す。半導体装置１００は、負荷１２０に接続され、負荷１２０に供給する電流のオン／オフを切り替える。一例として、半導体装置１００は、モーター等の負荷１２０の駆動、または、電力を消費する各種の負荷１２０に対する電力供給に用いられるインテリジェントパワーモジュール等のパワーモジュールである。本図において、半導体装置１００は、負荷１２０に対してハイ側（高電圧側）に接続されるが、これに代えて半導体装置１００は、負荷１２０に対してロー側（低電圧側）に接続される構成をとってもよい。また、半導体装置１００は、インバータ装置であってもよい。この場合、本図は、インバータ装置のハイ側アーム（上側アーム）を図示し、ロー側アーム（下側アーム）を省略して示す。
【００２３】
半導体装置１００は、スイッチング素子１１０を備え、スイッチング素子１１０によって負荷１２０に供給する電流のオン／オフを切り替える。スイッチング素子１１０は、電圧駆動型のスイッチング素子であってよく、一例としてＩＧＢＴである。これに代えて、スイッチング素子１１０は、パワーＭＯＳＦＥＴ等のＭＯＳＦＥＴであってもよく、例えばＳｉＣ、ＧａＮ、ダイヤモンド、窒化ガリウム系材料、酸化ガリウム系材料、ＡｌＮ、ＡｌＧａＮ、または、ＺｎＯ等のワイドギャップ半導体を用いたものであってもよい。スイッチング素子１１０は、コレクタ−エミッタ間が電源電位１０４およびグランド電位１０６の間に負荷１２０と直列に接続され、ゲートに入力されるゲート電圧に応じて負荷１２０と電源電位１０４との間を接続または切断する。スイッチング素子１１０は、センスエミッタ端子ＳＥ等の電流センス端子を有し、コレクタ−エミッタ間を流れる主電流に応じて変化する電流検出用のセンス電流を出力する。
【００２４】
一例としてスイッチング素子１１０は、主電流を流すメインセルと、センス電流を流す電流センスセルとを含み、コレクタ−エミッタ間にメインセルが接続され、コレクタ−センスエミッタ間に電流センスセルが接続され、スイッチング素子１１０のゲートがメインセルおよび電流センスセルの両方のゲートに接続された構成をとる。電流センスセルは、メインセルに対して１／１０００の１未満等の面積比に設定され、これにより電流センスセルは定常状態において主電流に対して面積比に応じた比率（例えば１／１０００）のセンス電流を流す。しかし、メインセルおよび電流センスセルは、スイッチング素子１１０のゲート端子からのゲート配線の配線抵抗、ゲート容量、しきい値電圧、および接続先の回路のインダクタンス等に差が生じうることから、スイッチング素子１１０のターンオンおよびターンオフ時の過渡状態においては動作タイミングに差が生じ、主電流とセンス電流の電流分流比が大きく変動しうる。このようなセンス電流を用いてスイッチング素子１１０の過電流の有無を判定すると、センス電流が過渡的にオーバーシュートしてしまい、過電流を誤検出してしまう可能性がある。そこで、半導体装置１００は、スイッチング素子１１０のスイッチングに伴うセンス電流のオーバーシュートを低減する機能を有する。
【００２５】
半導体装置１００は、ダイオード１１５と、電流検出抵抗１３０と、駆動装置１４０とを更に備える。ダイオード１１５は、スイッチング素子１１０のコレクタ−エミッタに対して並列にカソード−アノードが接続され、負荷１２０からの負荷電流を転流させるためのＦＷＤ（Ｆｒｅｅ  Ｗｈｅｅｌ  Ｄｉｏｄｅ）である。負荷１２０は、ワイドギャップ半導体を用いたものであってもよく、スイッチング素子１１０がＭＯＳＦＥＴの場合には寄生ダイオードによって実現されてもよい。
【００２６】
電流検出抵抗１３０は、スイッチング素子１１０の電流センス端子と基準電位１０５との間に接続され、スイッチング素子１１０の電流センス端子を流れる電流を検出するための抵抗である。電流検出抵抗１３０は、電流センス端子からのセンス電流を電圧（センス電圧）に変換する。本実施形態に係る電流検出抵抗１３０は、抵抗値Ｒｓを有し、センス電流Ｉｓが流れるとＩｓ×Ｒｓの電圧を生じる。
【００２７】
駆動装置１４０は、外部から入力されるゲート制御入力信号ＧＣｉｎに応じたゲート電圧をスイッチング素子１１０のゲートに供給することによりスイッチング素子１１０を駆動して、スイッチング素子１１０のオン／オフを制御する。また、駆動装置１４０は、電流検出抵抗１３０により生じるセンス電圧に基づいて、スイッチング素子１１０に過電流が流れているか否かを判定し、スイッチング素子１１０に過電流が流れている場合にはスイッチング素子１１０を保護する。駆動装置１４０は、一部または全体の回路を、ＩＣまたはＬＳＩとして集積化したものであってよい。
【００２８】
駆動装置１４０は、駆動回路１４５と、トランジスタ１５０と、オーバーシュート処理回路１６０と、積分回路１７０と、過電流判定回路１８０とを有する。駆動回路１４５は、ゲート制御入力信号ＧＣｉｎを入力し、ゲート制御入力信号ＧＣｉｎに応じたゲート電圧を有するゲート制御出力信号ＧＣｏｕｔをスイッチング素子１１０のゲートへと出力する。ゲート制御入力信号ＧＣｉｎは、基準電位１０５を基準として電圧Ｖｉｎを有する。駆動回路１４５は、一例として電圧Ｖｉｎが論理ハイレベルである場合にスイッチング素子１１０をオンにする電圧レベルのゲート制御出力信号ＧＣｏｕｔを出力し、電圧Ｖｉｎが論理ローレベルである場合にスイッチング素子１１０をオフにする電圧レベルのゲート制御出力信号ＧＣｏｕｔを出力する。また、駆動回路１４５は、スイッチング素子１１０に過電流が流れているか否かを示す過電流信号ＯＣを入力する。駆動回路１４５は、過電流信号ＯＣが過電流を示すことを条件として、ゲート制御入力信号ＧＣｉｎの値によらず、スイッチング素子１１０をオフするようにゲート制御出力信号ＧＣｏｕｔを制御してスイッチング素子１１０を保護する。
【００２９】
トランジスタ１５０は、電流検出抵抗１３０に対して並列にコレクタ−エミッタ間が接続される。本図において、トランジスタ１５０は、スイッチング素子の電流センス端子側に直接または間接的に接続される電流検出抵抗１３０の一端側にコレクタが、電流検出抵抗１３０の他端側にエミッタがそれぞれ直接または間接的に接続される。トランジスタ１５０は、ＮＰＮトランジスタであり、コレクタがスイッチング素子１１０の電流センス端子に対して直接または間接的に接続され、エミッタがスイッチング素子１１０に対する基準となる基準電位１０５に直接または間接的に接続されてよい。これに代えて、トランジスタ１５０は、他の種類のトランジスタまたはＦＥＴ等であってもよい。
【００３０】
オーバーシュート処理回路１６０は、スイッチング素子１１０の電流センス端子とトランジスタ１５０のベース（またはゲート）との間に接続される。オーバーシュート処理回路１６０は、電流センス端子からの電流入力に応じてトランジスタ１５０を制御して、電流検出抵抗１３０に流れるセンス電流の、スイッチング素子１１０のスイッチング動作に伴うオーバーシュートを低減させる。本実施形態に係るオーバーシュート処理回路１６０は、電流センス端子とトランジスタ１５０のベースとの間に接続されたキャパシタ１６２を有する。キャパシタ１６２は、第１キャパシタの一例であり、センス電流の変動における高周波成分をトランジスタ１５０へと伝搬してスイッチング素子１１０のベース電流に変換する一方で、センス電流の変動における低周波成分を遮断するフィルタとして機能する。このため、キャパシタ１６２は、スイッチング素子１１０のスイッチングに伴いセンス電流が急激に上昇すると、この過渡的なセンス電流の上昇をトランジスタ１５０へと伝搬させる。これにより、トランジスタ１５０は、ベース電流の上昇に伴ってコレクタ−エミッタ間に流れる電流を増加させ、急激に上昇したセンス電流の全部または少なくとも一部を電流検出抵抗１３０を介さず基準電位１０５へと流す。この結果、オーバーシュート処理回路１６０は、電流検出抵抗１３０に流れるセンス電流および電流検出抵抗１３０に生じるセンス電圧のオーバーシュートを低減させることができる。
【００３１】
オーバーシュート処理回路１６０は、トランジスタ１５０のベースとエミッタとの間に接続された抵抗１６４を更に有してもよい。抵抗１６４は、第２抵抗の一例であり、ベースと基準電位１０５との間に接続される。抵抗１６４は、キャパシタ１６２と共に微分回路を構成し、キャパシタ１６２の容量値Ｃ１および抵抗１６４の抵抗値Ｒ２を調整することによって微分回路の時定数を設定・調整可能とする。また、抵抗１６４は、スイッチング素子１１０のターンオンおよびターンオフの間の定常状態において、トランジスタ１５０のベースを基準電位１０５の電位に維持し、トランジスタ１５０を切断状態に維持する。
【００３２】
オーバーシュート処理回路１６０は、電流センス端子とトランジスタ１５０のコレクタとの間に接続された抵抗１６６を更に有してもよい。抵抗１６６は、第１抵抗の一例である。抵抗１６６を設けることにより、過渡状態においてトランジスタ１５０がセンス電流の少なくとも一部を流す場合において、抵抗１６６およびトランジスタ１５０の動作抵抗により抵抗分圧して得られる電圧を過電流判定回路１８０へと供給することができる。
【００３３】
ここでオーバーシュート処理回路１６０は、スイッチング素子１１０のターンオン時間およびターンオフ時間の少なくとも一方に応じた時定数を有してよい。すなわち例えば、オーバーシュート処理回路１６０は、スイッチング素子１１０の電流センス端子およびトランジスタ１５０のベースとの間の回路において、スイッチング素子１１０のターンオン時間及び／又はターンオフ時間に応じて定められた時定数を有してよい。一例として、オーバーシュート処理回路１６０は、スイッチング素子１１０のターンオン時間およびターンオフ時間の少なくとも一方と実質的に等しい時定数を有してもよい。これにより、スイッチング素子１１０を半導体装置１００に適用した構成において、スイッチング素子１１０のターンオン及び／又はターンオフの過渡期間が長い場合にはこれに合わせてオーバーシュート処理回路１６０の時定数を大きくし、過渡期間が短い場合にはこれに合わせてオーバーシュート処理回路１６０の時定数を小さくする。この結果、オーバーシュート処理回路１６０は、過渡状態におけるスイッチング素子１１０のセンス電流のオーバーシュートを適切に低減しつつ、オーバーシュートを低減する期間を短期間に抑えることを可能とする。
【００３４】
積分回路１７０は、トランジスタ１５０のコレクタと過電流判定回路１８０との間に接続され、電流検出抵抗１３０により生じるセンス電圧の微小変動を抑える。積分回路１７０は、トランジスタ１５０のコレクタおよび過電流判定回路１８０の間に直列に接続された抵抗１７２と、抵抗１７２および過電流判定回路１８０の間の配線と基準電位１０５との間に接続されたキャパシタ１７４とを含む。積分回路１７０は、電流検出抵抗１３０により生じるセンス電圧の微小変動を抑えるべく、オーバーシュート処理回路１６０よりも小さい時定数を有するものであり、スイッチング素子１１０のターンオン時間およびターンオフ時間全体にわたってセンス電圧を平滑化することによってセンス電圧のオーバーシュートをなまらせて抑え込むことを目的とするものではない。なお、半導体装置１００は、積分回路１７０を有しない構成を採ってもよい。
【００３５】
過電流判定回路１８０は、オーバーシュート処理回路１６０および積分回路１７０を介して電流検出抵抗１３０におけるスイッチング素子１１０側の端子に接続され、電流検出抵抗１３０に生じるセンス電圧に基づいて、過電流を判定する。過電流判定回路１８０は、基準電圧源１８２と、コンパレータ１８４とを含む。基準電圧源１８２は、基準電位１０５を基準としてスイッチング素子１１０の過電流レベルに応じた基準電圧Ｖｏｃを発生する。コンパレータ１８４は、オーバーシュート処理回路１６０および積分回路１７０を介して受け取る電流検出抵抗１３０のセンス電圧であるセンス電圧Ｖｓｃを基準電圧Ｖｏｃと比較し、比較結果に応じて過電流信号ＯＣを出力する。本実施形態において、コンパレータ１８４は、センス電圧Ｖｓｃが基準電圧Ｖｏｃを超える場合に論理ハイレベルの過電流信号ＯＣを出力し、センス電圧Ｖｓｃが基準電圧Ｖｏｃ以下の場合に論理ローレベルの過電流信号ＯＣを出力する。
【００３６】
以上に示した半導体装置１００によれば、電流センス端子からの入力に応じてトランジスタ１５０のベースを制御して、スイッチング素子１１０のスイッチング中の過渡状態におけるセンス電流の少なくとも一部を電流検出抵抗１３０を通さずトランジスタ１５０を介して基準電位１０５へと流すことにより、電流検出抵抗１３０に生じるセンス電圧のオーバーシュートを低減することができる。この動作は、トランジスタ１５０およびオーバーシュート処理回路１６０が、過渡状態において電流検出抵抗１３０に生じるセンス電圧をクランプするものと解釈することができる。
【００３７】
図２は、本実施形態に係る半導体装置１００の動作波形の一例を示す。本図は、時間の経過を横軸に示し、縦にゲート制御入力信号ＧＣｉｎへの入力電圧Ｖｉｎの波形、スイッチング素子１１０にかかる電圧Ｖｃｅおよびスイッチング素子１１０のコレクタ電流Ｉｃの波形、並びに、過電流判定回路１８０に入力されるセンス電圧Ｖｓｃの波形を示す。
【００３８】
スイッチング素子１１０のターンオン動作において、入力電圧Ｖｉｎが立ち上がると、駆動回路１４５等による遅延の後にゲート制御出力信号ＧＣｏｕｔが立ち上がり、コレクタ電流Ｉｃが上昇を開始し、時刻ｔ１に定格の１０％となる。スイッチング素子１１０のゲート電圧が上昇してしきい値電圧を超えると、スイッチング素子１１０のコレクタ−エミッタ間の電圧Ｖｃｅが急速に減少し、時刻ｔ２に定格の１０％となる。スイッチング素子１１０のターンオン時にコレクタ電流Ｉｃが定格の１０％になってからスイッチング素子１１０にかかる電圧Ｖｃｅが定格の１０％以下になるまでの時間は、ｔｃ（ｏｎ）（Ｖｃｅ−Ｉｃ  Ｃｒｏｓｓ  ｔｉｍｅ  ｏｆ  ｔｕｒｎ−ｏｎ）と定義される。ｔｃ（ｏｎ）は、スイッチング素子１１０の能力、駆動回路１４５のゲート駆動能力、ターンオンするスイッチング素子１１０とは反対側のスイッチング素子と並列に接続されたダイオードのリカバリ期間等により変化しうるが、スイッチング素子１１０および駆動装置１４０を備える半導体装置１００においては仕様として最小時間および最大時間を定めることができる。
【００３９】
時刻ｔ１からｔ２の間において、コレクタ電流Ｉｃはオーバーシュートした後に減少して、ターンオン後の値となる。その後、コレクタ電流Ｉｃは、負荷１２０のインダクタンス成分に流れる電流が徐々に増加するのに伴い、定常状態において徐々に増加していく。
【００４０】
理想電圧波形２００は、理想的なセンス電圧Ｖｓｃの波形であり、スイッチング素子１１０のターンオン中の過渡状態においてもコレクタ電流Ｉｃに比例するものである。しかし、ターンオン中の過渡状態において、スイッチング素子１１０の電流センス端子を流れるセンス電流は、コレクタ電流Ｉｃに対する電流分流比が変動する結果、コレクタ電流Ｉｃのオーバーシュート分を超えて大きくオーバーシュートしてしまう。このため、スイッチング素子１１０の電流センス端子を流れるセンス電流をそのまま電流検出抵抗１３０に流すと、電圧波形２１０に示すように、センス電圧Ｖｓｃが基準電圧Ｖｏｃを超えて過度にオーバーシュートしうる。この結果、過電流判定回路１８０は、コレクタ電流Ｉｃの過電流を誤検出してしまい、駆動回路１４５は、スイッチング素子１１０を強制的にオフ状態とする等の保護機能を誤動作させてしまう。
【００４１】
本実施形態に係るオーバーシュート処理回路１６０は、スイッチング素子１１０の電流センス端子からの入力に応じてトランジスタ１５０のベースを制御することにより、スイッチング素子１１０のターンオン時の過渡状態においてスイッチング素子１１０からのセンス電流の少なくとも一部をトランジスタ１５０を介して基準電位１０５に流出させ、電流検出抵抗１３０に流れるセンス電流を低減する。これにより、オーバーシュート処理回路１６０は、電流検出抵抗１３０に流れるセンス電流のオーバーシュートを低減させる。また、抵抗１６６を設けた場合には、過渡状態において電流検出抵抗１３０の両端電圧が抵抗１６６およびトランジスタ１５０によって分圧されて過電流判定回路１８０に入力される。この結果、過電流判定回路１８０に入力されるセンス電流Ｖｓｃは、電圧波形２２０に示すようにオーバーシュートが低減され、過電流判定回路１８０がコレクタ電流Ｉｃの過電流を誤検出するのを防ぐことができる。オーバーシュート処理回路１６０は、スイッチング素子１１０のターンオン後の定常状態ではトランジスタ１５０を遮断状態とするので、過渡状態の経過後すぐにスイッチング素子１１０の電流端子からのセンス電流を実質的に全て電流検出抵抗１３０に流入させて、コレクタ電流Ｉｃに応じたセンス電流を適切に検出可能とすることができる。
【００４２】
スイッチング素子１１０のターンオフ動作において、入力電圧Ｖｉｎが立ち下がると、駆動回路１４５等による遅延の後にゲート制御出力信号ＧＣｏｕｔが立ち下がり、スイッチング素子１１０のコレクタ−エミッタ間の電圧Ｖｃｅが増加を開始して時刻ｔ３に定格の１０％となる。また、スイッチング素子１１０のゲート電圧が下降してしきい値電圧以下となると、コレクタ電流Ｉｃが急速に減少し、時刻ｔ４に定格の１０％となる。スイッチング素子１１０のターンオフ時に電圧Ｖｃｅが定格の１０％になってからコレクタ電流Ｉｃが定格の１０％以下になるまでの時間は、ｔｃ（ｏｆｆ）（Ｖｃｅ−Ｉｃ  Ｃｒｏｓｓ  ｔｉｍｅ  ｏｆ  ｔｕｒｎ−ｏｆｆ）と定義される。ｔｃ（ｏｆｆ）もｔｃ（ｏｎ）と同様に、スイッチング素子１１０の能力等により変化しうるが、スイッチング素子１１０および駆動装置１４０を備える半導体装置１００においては仕様として最小時間および最大時間等を定めることができる。
【００４３】
時刻ｔ３からｔ４の間において、電圧Ｖｃｅはオーバーシュートした後に減少して、ターンオン後の値となる。コレクタ電流Ｉｃは、時刻ｔ４の後０となり、スイッチング素子１１０は遮断状態となる。
【００４４】
理想電圧波形２３０は、理想的なセンス電圧Ｖｓｃの波形であり、スイッチング素子１１０のターンオフ中の過渡状態においてもコレクタ電流Ｉｃに比例するものである。しかし、ターンオフ中の過渡状態において、スイッチング素子１１０の電流センス端子を流れるセンス電流は、コレクタ電流Ｉｃに対する電流分流比が変動する結果、大きくオーバーシュートしてしまう。このため、スイッチング素子１１０の電流センス端子を流れるセンス電流をそのまま電流検出抵抗１３０に流すと、電圧波形２４０に示すように、センス電圧Ｖｓｃが基準電圧Ｖｏｃを超えて過度にオーバーシュートしうる。この結果、過電流判定回路１８０は、コレクタ電流Ｉｃの過電流を誤検出してしまい、駆動回路１４５は、スイッチング素子１１０を強制的にオフ状態とし、及び／又は、過電流をマイクロコントローラ等に通知する等の保護機能を誤動作させてしまう。
【００４５】
本実施形態に係るオーバーシュート処理回路１６０は、スイッチング素子１１０の電流センス端子からの入力に応じてトランジスタ１５０のベースを制御することにより、スイッチング素子１１０のターンオフ時の過渡状態においてスイッチング素子１１０からのセンス電流の少なくとも一部をトランジスタ１５０を介して基準電位１０５に流出させ、電流検出抵抗１３０に流れるセンス電流を低減する。これにより、オーバーシュート処理回路１６０は、電流検出抵抗１３０に流れるセンス電流のオーバーシュートを低減させる。また、抵抗１６６を設けた場合には、過渡状態において電流検出抵抗１３０の両端電圧が抵抗１６６およびトランジスタ１５０によって分圧されて過電流判定回路１８０に入力される。この結果、過電流判定回路１８０に入力されるセンス電流Ｖｓｃは、電圧波形２５０に示すようにオーバーシュートが低減され、過電流判定回路１８０がコレクタ電流Ｉｃの過電流を誤検出するのを防ぐことができる。
【００４６】
なお、オーバーシュート処理回路１６０内のキャパシタ１６２の容量値Ｃ１、および抵抗１６６の抵抗値Ｒ１、および抵抗１６４の抵抗値Ｒ２は、駆動回路１４５の保護動作の形態に合わせて設定されてよい。例えば、ターンオンおよびターンオフの過渡期間中に電圧波形２２０および理想電圧波形２３０が一度でも基準電圧Ｖｏｃを超えるとスイッチング素子１１０の保護動作を開始する場合には、容量値Ｃ１、抵抗値Ｒ１、および抵抗値Ｒ２は、スイッチング素子１１０が最大定格電流を流す状態へのターンオンおよびスイッチング素子１１０が最大定格電流を流す状態からのターンオフで電圧波形２２０および理想電圧波形２３０が基準電圧Ｖｏｃを超えないように設定される。
【００４７】
他の例として、オーバーシュート処理回路１６０は、ターンオンおよびターンオフの過渡期間中に電圧波形２２０および理想電圧波形２３０が基準電圧Ｖｏｃを超えた時間が基準時間以上となるとスイッチング素子１１０の保護動作を開始する形態もありうる。この場合、容量値Ｃ１、抵抗値Ｒ１、および抵抗値Ｒ２は、スイッチング素子１１０が最大定格電流を流す状態へのターンオンおよびスイッチング素子１１０が最大定格電流を流す状態からのターンオフで電圧波形２２０および理想電圧波形２３０が基準電圧Ｖｏｃを基準時間以上超えないように設定される。
【００４８】
図３は、本実施形態の変形例に係る半導体装置３００を負荷１２０と共に示す。本図において、図１と同一の符号を付した部材は、図１と同様の構成をとるので、相違点を除き説明を省略する。
【００４９】
駆動装置３４０は、外部から入力されるゲート制御入力信号ＧＣｉｎに応じたゲート電圧をスイッチング素子１１０のゲートに供給することによりスイッチング素子１１０を駆動して、スイッチング素子１１０のオン／オフを制御する。また、駆動装置３４０は、電流検出抵抗１３０により生じるセンス電圧に基づいて、スイッチング素子１１０に過電流が流れているか否かを判定し、スイッチング素子１１０に過電流が流れている場合にはスイッチング素子１１０を保護する。駆動装置３４０は、一部または全体の回路を、ＩＣまたはＬＳＩとして集積化したものであってよい。
【００５０】
本変形例において、駆動装置３４０は、図１の駆動装置１４０における、トランジスタ１５０に代えてトランジスタ３５０を有し、オーバーシュート処理回路１６０に代えてオーバーシュート処理回路３６０を有する。また、駆動装置３４０は、図１の駆動装置１４０における積分回路１７０を有しないが、これに代えて駆動装置３４０は積分回路１７０を有する構成をとってもよい。
【００５１】
トランジスタ３５０は、電流検出抵抗１３０に対して直列にコレクタ−エミッタ間が接続される。本変形例において、トランジスタ１５０は、電流センス端子および電流検出抵抗１３０の間において、電流センス素子側にコレクタが、電流検出抵抗１３０側にエミッタが直接または間接的に接続されることにより、電流検出抵抗１３０に対して直列にコレクタ−エミッタ間が接続される。トランジスタ１５０は、ＮＰＮトランジスタであり、コレクタがスイッチング素子１１０の電流センス端子に対して直接または間接的に接続され、電流検出抵抗１３０のスイッチング素子１１０側に直接または間接的に接続されてよい。これに代えて、トランジスタ１５０は、他の種類のトランジスタまたはＦＥＴ等であってもよい。
【００５２】
オーバーシュート処理回路３６０は、スイッチング素子１１０の電流センス端子とトランジスタ３５０のベース（またはゲート）との間に接続される。本変形例において、オーバーシュート処理回路３６０は、スイッチング素子１１０の電流センス端子（トランジスタ３５０のコレクタ）、トランジスタ３５０のベース、およびトランジスタ３５０のエミッタに接続される。オーバーシュート処理回路３６０は、電流センス端子からの電流入力に応じてトランジスタ１５０を制御して、電流検出抵抗１３０に流れるセンス電流の、スイッチング素子１１０のスイッチング動作に伴うオーバーシュートを低減させる。
【００５３】
本変形例に係るオーバーシュート処理回路３６０は、トランジスタ３５０のコレクタとベースとの間に接続された抵抗３６４と、トランジスタ３５０のベースとエミッタと間に接続されたキャパシタ３６６とを有する。抵抗３６４およびキャパシタ３６６は、第３抵抗および第２キャパシタの一例であり、スイッチング素子１１０の電流センス端子からの入力を積分してトランジスタ３５０のベースへと出力する積分回路を構成する。オーバーシュート処理回路３６０は、スイッチング素子１１０のオン状態またはオフ状態における定常状態において、電流センス端子からのセンス電流が電流検出抵抗１３０に流れるようにトランジスタ３５０のベースを制御する。定常状態において電流センス端子からのセンス電流が急激に上昇すると、抵抗３６４およびキャパシタ３６６は遅延要素として働き、トランジスタ３５０のベース電圧の上昇を遅延し、緩やかにさせる。この結果、トランジスタ３５０は、電流検出抵抗１３０に流れるセンス電流および電流検出抵抗１３０に生じるセンス電圧が急激に増加するのを抑えることができる。
【００５４】
ここでオーバーシュート処理回路３６０は、スイッチング素子１１０のターンオン時間およびターンオフ時間の少なくとも一方に応じた時定数を有してよい。すなわち例えば、オーバーシュート処理回路３６０は、スイッチング素子１１０の電流センス端子およびトランジスタ３５０のベースとの間の回路において、スイッチング素子１１０のターンオン時間及び／又はターンオフ時間に応じて定められた時定数を有してよい。一例として、オーバーシュート処理回路３６０は、スイッチング素子１１０のターンオン時間およびターンオフ時間の少なくとも一方と実質的に等しい時定数を有してもよい。これにより、スイッチング素子１１０を半導体装置１００に適用した構成において、スイッチング素子１１０のターンオン及び／又はターンオフの過渡期間が長い場合にはこれに合わせてオーバーシュート処理回路３６０の時定数を大きくし、過渡期間が短い場合にはこれに合わせてオーバーシュート処理回路３６０の時定数を小さくする。この結果、オーバーシュート処理回路３６０は、過渡状態におけるスイッチング素子１１０のセンス電流のオーバーシュートを適切に低減しつつ、オーバーシュートを低減する期間を短期間に抑えることを可能とする。
【００５５】
以上に示した半導体装置１００によれば、電流センス端子からの入力に応じてトランジスタ１５０のベースを制御して、スイッチング素子１１０のスイッチング中の過渡状態におけるセンス電流の少なくとも一部をトランジスタ３５０によって制限することにより、電流検出抵抗１３０に生じるセンス電圧のオーバーシュートを低減することができる。この動作は、トランジスタ３５０およびオーバーシュート処理回路３６０が、過渡状態において電流検出抵抗１３０に流れるセンス電流をクランプするものと解釈することができる。
【００５６】
本変形例において、オーバーシュート処理回路３６０は、抵抗３６４およびキャパシタ３６６を有するＲＣ積分回路の構成をとる。これに代えてオーバーシュート処理回路３６０は、電流検出抵抗１３０に直列に接続されたトランジスタ３５０に流れるセンス電流の急上昇を抑えるべくスイッチング素子１１０の電流センス端子からの入力を遅延させてトランジスタ３５０のベースに供給する遅延要素を含む各種のフィルタであってもよい。
【００５７】
図４から図６は、本実施形態の実施例および比較例におけるオーバーシュートの低減効果を、回路シミュレータを用いてシミュレーションした結果を示す。本実施形態の実施例におけるシミュレーション対象の回路部分は、図１の電流検出抵抗１３０、トランジスタ１５０、オーバーシュート処理回路１６０、積分回路１７０、および過電流判定回路１８０である。電流検出抵抗１３０の抵抗値Ｒｓは、１ｋΩ、キャパシタ１６２の容量値Ｃ１は１２ｐＦ、抵抗１６４の抵抗値Ｒ２は７０ｋΩ、抵抗１６６の抵抗値Ｒ１は１ｋΩ、抵抗１７２の抵抗値Ｒｉは１０ｋΩ、キャパシタ１７４の容量値Ｃｉは１０ｐＦとした。なお、トランジスタ１５０のベースを安定化させるために、トランジスタ１５０のベースおよび基準電位１０５の間に、抵抗１６４と並列に容量値１ｐＦのキャパシタを付加した。
【００５８】
図４は、本実施形態の第１比較例に係る回路４００を示す。回路４００は、トランジスタ１５０およびオーバーシュート処理回路１６０の代わりに、電流センス端子および基準電位１０５の間に直列に接続されたキャパシタ４１０および抵抗４２０を設けた構成をとる。キャパシタ４１０の容量値Ｃ３は４００ｐＦ、抵抗４２０の抵抗値Ｒ４は２５０Ωである。電流検出抵抗１３０は、実施例と同様に抵抗値１ｋΩとした。
【００５９】
図５は、本実施形態の第２比較例に係る回路５００を示す。回路５００は、トランジスタ１５０およびオーバーシュート処理回路１６０の代わりに、電流センス端子および過電流判定回路１８０の間に直列に接続された抵抗５１０と、抵抗５１０および過電流判定回路１８０の間の配線並びに基準電位１０５の間に接続されたキャパシタ５２０とを有するＲＣ積分回路を設けた構成をとる。抵抗５１０の抵抗値Ｒ５は４７ｋΩ、キャパシタ５２０の容量値Ｃ４は１０ｐＦである。
【００６０】
図６は、本実施形態の実施例および各比較例のシミュレーション結果を示す。本図は、横軸に時刻をとり、上側には基準電圧源の電圧波形６００を示し、下側には比較例１、比較例２、および実施例による電圧Ｖｓｃの波形を示す。本シミュレーションにおいては、基準電圧源が、オーバーシュートを低減しない場合における電流検出抵抗１３０のセンス電圧の電圧波形６００を発生し、電圧波形６００に比例するセンス電流Ｉｓｅの波形を比較例１、比較例２、および実施例の回路に入力して、過電流判定回路１８０に与えられる電圧Ｖｓｃの電圧波形を求めた。
【００６１】
ターンオン側においては、本実施例の電圧波形６３０、比較例１の電圧波形６１０、および比較例２の電圧波形６２０のいずれにおいてもオーバーシュートを抑制できているが、本実施例の電圧波形６３０は、比較例１の電圧波形６１０および比較例２の電圧波形６２０と比較して、過渡期間の終了後より早いタイミングで本来のセンス電流波形に追随している。ターンオフ側においては、本実施例の電圧波形６３０は電圧Ｖｓｃの最大値が約６５０ｍＶであり、比較例１の電圧波形６１０（約９４０ｍＶ）および比較例２の電圧波形６２０（約７９０ｍＶ）と比較して、オーバーシュートをより低減している。
【００６２】
このように、本実施形態に係る駆動装置１４０は、ターンオン時により早いタイミングで本来のセンス電流波形に追随する結果、より短時間で過電流を検出可能な状態とすることができ、ターンオフ時にはオーバーシュートをより低減することができる。
【００６３】
図７は、本実施形態の変形例に係る半導体装置７００を示す。本図において、図１と同一の符号を付した部材は、図１と同様の構成をとるので、相違点を除き説明を省略する。
【００６４】
半導体装置７００は、負荷１２０の一例としてのモーター７６０を駆動する。半導体装置７００は、パワーモジュール７０３と、モーター７６０と、電流検出抵抗１３０と、抵抗７７０と、キャパシタ７７２と、ハイ側電源７７４ａ〜ｃと、ロー側電源７７６と、キャパシタ７９０と、キャパシタ７９５とを備える。
【００６５】
パワーモジュール７０３は、スイッチング素子１１０ａ〜ｆ、ダイオード１１５ａ〜ｆ、ＨＶＩＣ７５０ａ〜ｃ、およびＬＶＩＣ７５５を有する。本実施形態において、パワーモジュール７０３は、パワーＭＯＳＦＥＴまたはＩＧＢＴ等のスイッチング素子１１０ａ〜ｆと、スイッチング素子１１０ａ〜ｆの駆動回路および保護回路とを一体化したインテリジェントパワーモジュールである。
【００６６】
スイッチング素子１１０ａ〜ｆは、図１のスイッチング素子１１０に対応する。本変形例において、パワーモジュール７０３は、３相モーターを１相あたり上側アームおよび下側アームのスイッチング素子１１０を用いて駆動すべく、６組のスイッチング素子１１０を有する。スイッチング素子１１０ａは、Ｕ相用の上アームに対応し、ハイ側の電源に接続される端子７２０とモーター７６０のＵ相端子に接続される端子７２２ａとの間に、コレクタ−エミッタ間が接続される。スイッチング素子１１０ｂは、Ｖ相用の上アームに対応し、端子７２０とモーター７６０のＶ相端子に接続される端子７２２ｂとの間に、コレクタ−エミッタ間が接続される。スイッチング素子１１０ｃは、Ｗ相用の上アームに対応し、端子７２０とモーター７６０のＷ相端子に接続される端子７２２ｃとの間に、コレクタ−エミッタ間が接続される。スイッチング素子１１０ｄは、Ｕ相用の下アームに対応し、端子７２２ａと基準電位１０５に接続される端子７２２ｄとの間にコレクタ−エミッタ間が接続される。スイッチング素子１１０ｅは、Ｖ相用の下アームに対応し、端子７２２ｂと基準電位１０５に接続される端子７２２ｅとの間にコレクタ−エミッタ間が接続される。スイッチング素子１１０ｆは、Ｗ相用の下アームに対応し、端子７２２ｃと基準電位１０５に接続される端子７２２ｆとの間にコレクタ−エミッタ間が接続される。本変形例においては、上側アームのスイッチング素子１１０ａ〜ｃは電流センス端子を有しない。下側アームのスイッチング素子１１０ｄ〜ｆは、電流センス端子を有し、各電流センス端子が端子７２４を介して共通の電流検出抵抗１３０に接続される。
【００６７】
ダイオード１１５ａ〜ｆは、スイッチング素子１１０ａ〜ｆのコレクタ−エミッタ間に１対１にカソード−アノード間が接続される。
【００６８】
ＨＶＩＣ７５０ａ〜ｃは、Ｕ相、Ｖ相、およびＷ相の上側アームのスイッチング素子１１０ａ〜ｃを駆動する駆動装置である。本変形例において、ＨＶＩＣ７５０ａ〜ｃは、高電圧側の駆動ＩＣであることから、ＨＶＩＣ（Ｈｉｇｈ−Ｖｏｌｔａｇｅ  ＩＣ）と称する。各ＨＶＩＣ７５０は、対応するスイッチング素子１１０のエミッタ側の電位（各端子７２２および各端子７３２の間の配線の電位）を基準電位として動作し、マイクロコントローラ７８０からのゲート制御入力信号ＵＨ、ＶＨ、またはＷＨに応じたゲート電圧を対応するスイッチング素子１１０ａ〜ｃのゲートに供給することによりスイッチング素子１１０ａ〜ｃを駆動して、スイッチング素子１１０ａ〜ｃのオン／オフを制御する。このように、ＨＶＩＣ７５０ａ〜ｃは動作の基準電位が異なるので、本変形例においてＨＶＩＣ７５０ａ〜ｃは、相毎に独立した駆動ＩＣとされている。ＩＣ内部で相毎に独立した基準電位を設ける場合には、ＨＶＩＣ７５０ａ〜ｃは、１つのＩＣに集積化されてもよい。本変形例においては、ＨＶＩＣ７５０ａ〜ｃは、過電流検出機能を有さず、図１の駆動装置１４０におけるトランジスタ１５０、オーバーシュート処理回路１６０、積分回路１７０、および過電流判定回路１８０を有しない構成をとってもよい。
【００６９】
ＬＶＩＣ７５５は、Ｕ相、Ｖ相、およびＷ相の下側アームのスイッチング素子１１０ｄ〜ｆを駆動する駆動装置である。本変形例において、ＬＶＩＣ７５５は、低電圧側の駆動ＩＣであることから、ＬＶＩＣ（Ｌｏｗ−Ｖｏｌｔａｇｅ  ＩＣ）と称する。ＬＶＩＣ７５５は、スイッチング素子１１０ｄ〜ｆのエミッタ側の電位、すなわち基準電位１０５を基準電位として動作し、マイクロコントローラ７８０からのゲート制御入力信号ＵＬ、ＶＬ、およびＷＬに応じたゲート電圧を対応するスイッチング素子１１０ｄ〜ｆのゲートに供給することによりスイッチング素子１１０ｄ〜ｆを駆動して、スイッチング素子１１０ｄ〜ｆのオン／オフを制御する。
【００７０】
また、ＬＶＩＣ７５５は、パワーモジュール７０３の外部に接続された電流検出抵抗１３０により生じるセンス電圧を端子７２６を介して入力し、センス電圧に基づいて、スイッチング素子１１０に過電流が流れているか否か判定する。ＬＶＩＣ７５５は、スイッチング素子１１０ｄ〜ｆの少なくとも１つに過電流が流れている場合には、過電流が流れるスイッチング素子１１０を保護する。本変形例においては、ＬＶＩＣ７５５は、スイッチング素子１１０を相毎に異なるタイミングでオンに駆動するので、スイッチング素子１１０ｄ〜ｆのうち２つ以上が同時にオンとなるタイミングがない。このため、ＬＶＩＣ７５５は、１つの電流検出抵抗１３０を用いて３相分のスイッチング素子１１０ｄ〜ｆの過電流検出を行うことができる。ＬＶＩＣ７５５は、図１または図３の駆動装置１４０を３相分有する構成をとってよい。
【００７１】
モーター７６０は、Ｕ相、Ｖ相、およびＷ相の３相を有する３相モーターである。モーター７６０は、相数が異なる他のモーターであってよく、パワーモジュール７０３はモーター７６０の相数に応じた数の駆動回路を有してよい。
【００７２】
電流検出抵抗１３０は、端子７２４および基準電位１０５の間に接続される。本変形例において、電流検出抵抗１３０は、パワーモジュール７０３の外部に接続される回路に応じて変更可能とすべくパワーモジュール７０３の外部に接続される。これに代えて、パワーモジュール７０３は、電流検出抵抗１３０を内蔵してもよい。
【００７３】
抵抗７７０およびキャパシタ７７２は、電流検出抵抗１３０のスイッチング素子１１０側の端部に接続され、電流検出抵抗１３０からのセンス電圧を平滑化して端子７２６を介してＬＶＩＣ７５５に供給する積分回路である。これに代えて、半導体装置７００は、抵抗７７０およびキャパシタ７７２を有さず電流検出抵抗１３０からのセンス電圧を直接ＬＶＩＣ７５５に供給する構成をとってもよい。
【００７４】
ハイ側電源７７４ａ〜ｃは、端子７３２ａ〜ｃの電位を基準として昇圧してＨＶＩＣ７５０ａ〜ｃの電源電圧を生成し、端子７３０ａ〜ｃを介してＨＶＩＣ７５０ａ〜ｃに供給する。ロー側電源７７６は、基準電位１０５を基準として昇圧してＬＶＩＣ７５５の電源電圧を生成し、端子７３０ｄを介してＬＶＩＣ７５５に供給する。
【００７５】
マイクロコントローラ７８０は、モーター７６０を所望の回転数で回転させるべくゲート制御入力信号ＵＨ、ＶＨ、ＷＨ、ＵＬ、ＶＬ、およびＷＬを生成し、端子７４０ａ〜ｆを介してパワーモジュール７０３のＨＶＩＣ７５０ａ〜ｃおよびＬＶＩＣ７５５に供給する。マイクロコントローラ７８０は、ＰＷＭ（パルス幅変調）制御によって各ゲート制御入力信号を制御してよい。
【００７６】
キャパシタ７９０およびキャパシタ７９５は、ハイ側の電源と基準電位１０５との間に並列に接続され、半導体装置７００の電源電圧を安定化させる。
【００７７】
以上に示した半導体装置７００によれば、スイッチング素子１１０ａ〜ｆのスイッチングに伴う、電流検出抵抗１３０に流れるセンス電流および電流検出抵抗１３０に生じるセンス電圧のオーバーシュートを低減させることができる。
【００７８】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７９】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００８０】
１００  半導体装置、１０４  電源電位、１０５  基準電位、１０６  グランド電位、１１０  スイッチング素子、１１０ａ〜ｆ  スイッチング素子、１１５  ダイオード、１１５ａ〜ｆ  ダイオード、１２０  負荷、１３０  電流検出抵抗、１４０  駆動装置、１４５  駆動回路、１５０  トランジスタ、１６０  オーバーシュート処理回路、１６２  キャパシタ、１６４  抵抗、１６６  抵抗、１７０  積分回路、１７２  抵抗、１７４  キャパシタ、１８０  過電流判定回路、１８２  基準電圧源、１８４  コンパレータ、２００  理想電圧波形、２１０  電圧波形、２２０  電圧波形、２３０  理想電圧波形、２４０  電圧波形、２５０  電圧波形、３００  半導体装置、３４０  駆動装置、３５０  トランジスタ、３６０  オーバーシュート処理回路、３６４  抵抗、３６６  キャパシタ、４００  回路、４１０  キャパシタ、４２０  抵抗、５００  回路、５１０  抵抗、５２０  キャパシタ、６００  電圧波形、６１０  電圧波形、６２０  電圧波形、６３０  電圧波形、７００  半導体装置、７０３  パワーモジュール、７２０  端子、７２２ａ〜ｆ  端子、７２４  端子、７２６  端子、７３０ａ〜ｄ  端子、７３２ａ〜ｄ  端子、７４０ａ〜ｆ  端子、７５０ａ〜ｃ  ＨＶＩＣ、７５５  ＬＶＩＣ、７６０  モーター、７７０  抵抗、７７２  キャパシタ、７７４ａ〜ｃ  ハイ側電源、７７６  ロー側電源、７８０  マイクロコントローラ、７９０  キャパシタ、７９５  キャパシタ
【図１】
2019110431.tif 000003
【図２】
2019110431.tif 000004
【図３】
2019110431.tif 000005
【図４】
2019110431.tif 000006
【図５】
2019110431.tif 000007
【図６】
2019110431.tif 000008
【図７】
2019110431.tif 000009