(57)【要約】  複素インピーダンス回路（２）に供給するための可変周波数の刺激信号を発生するための信号発生回路（７）を備える、外部複素インピーダンス回路（２）のインピーダンスの特性を決定して複素インピーダンス回路（２）のインピーダンスの特性付けを容易にするための単一チップ集積回路測定回路（１）。第１の受信回路（１０）は、刺激信号に応じて複素インピーダンス回路（２）から応答信号を受信し、応答信号を処理する。第１のアナログ−デジタル変換器（６８）は、処理した応答信号を第１のデジタル出力信号に変換する。この第１のデジタル出力信号は、第１のデジタル出力ポート（１４）を通して第１のアナログ−デジタル変換器（６８）から読み出される。第２の受信回路（２０）は、刺激信号を受信し、同様に、刺激信号と応答信号との比較を容易にするために、刺激信号を第２のデジタル出力信号に変換する。
2007506091.tif 000002
【特許請求の範囲】
【請求項１】
複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための測定回路であって、該測定回路が、１つのチップ上に形成され、前記複素インピーダンス素子に供給するための選択可能な周波数のアナログ刺激信号を発生するための信号発生回路と、前記刺激信号に応じて前記複素インピーダンス素子からアナログ応答信号を受信し、前記複素インピーダンス素子のインピーダンスを特性付ける際に使用するための前記複素インピーダンス素子のインピーダンスの特性を示す第１出力信号を出力するための第１受信回路とを備えることを特徴とする測定回路。
【請求項２】
前記第１の受信回路が、前記複素インピーダンス素子による前記刺激信号の位相シフトおよび振幅変化のうちの１つを示す前記第１出力信号を出力するために動作することができることを特徴とする請求項１に記載の測定回路。
【請求項３】
前記第１受信回路が、前記複素インピーダンス素子による前記刺激信号の位相シフトおよび振幅変化のうちの１つを示す前記第１出力信号を選択的におよび交互に出力するために動作することができることを特徴とする請求項２に記載の測定回路。
【請求項４】
前記第１受信回路が、前記複素インピーダンス素子からのアナログ応答信号を、前記刺激信号と比較するのに適している電圧信号に変換するための選択可能な第１変換回路を有することを特徴とする請求項２または３に記載の測定回路。
【請求項５】
前記第１変換回路が、前記複素インピーダンス素子からの前記アナログ応答信号を、前記アナログ応答信号の前記ＲＭＳ電圧値に対応する直流電圧レベルに変換するための、選択可能な第１の二乗平均平方根（ＲＭＳ）直流電圧化変換器を有することを特徴とする請求項４に記載の測定回路。
【請求項６】
前記第１受信回路が、前記アナログ応答信号をアナログ電圧信号に変換するための電流電圧変換回路を有することを特徴とする請求項１乃至５の何れか１項に記載の測定回路。
【請求項７】
前記第１受信回路が、前記複素インピーダンス素子からの前記アナログ応答信号を前記第１出力信号をデジタル信号として供給するためのデジタル信号に変換するための第１アナログ−デジタル変換器を備えることを特徴とする請求項１乃至６の何れか１項に記載の測定回路。
【請求項８】
前記第１受信回路が、前記第１の出力信号をデジタル形式で記憶するための第１記憶手段を備えることを特徴とする請求項７に記載の測定回路。
【請求項９】
前記第１受信回路を較正するための較正係数を決定するための較正回路が前記チップ上に位置していて、前記較正回路が前記較正係数を記憶するための係数記憶手段を備えることを特徴とする請求項１乃至８の何れか１項に記載の測定回路。
【請求項１０】
前記第１出力信号に前記較正係数を選択的に適用して、前記第１受信回路により前記応答信号に導入された誤差について前記第１出力信号を補正するための補償回路が、前記チップ上に位置することを特徴とする請求項９に記載の測定回路。
【請求項１１】
前記第１受信回路に前記刺激信号を選択的に適用してそれについて較正するための第１結合回路が、前記チップ上に位置することを特徴とする請求項９または１０に記載の測定回路。
【請求項１２】
前記複素インピーダンス素子のインピーダンスの特性の決定を容易にするために、前記アナログ刺激信号を受信し、前記第１出力信号と比較するための前記刺激信号を表す第２出力信号を出力するための第２受信回路が、前記チップ上に位置することを特徴とする請求項１乃至１１の何れか１項に記載の測定回路。
【請求項１３】
前記第２受信回路が、前記アナログ刺激信号をデジタル信号に変換して前記第２出力信号をデジタル信号として供給するための第２のアナログ−デジタル変換器を備えることを特徴とする請求項１２に記載の測定回路。
【請求項１４】
前記第２受信回路が、前記第２出力信号をデジタル形式で記憶するための第２記憶手段を備えることを特徴とする請求項１３に記載の測定回路。
【請求項１５】
前記第２受信回路が、前記アナログ刺激信号を前記アナログ刺激信号の前記ＲＭＳ値に対応する電圧レベルの直流信号に変換するための、選択可能な第２ＲＭＳ直流電圧化変換器を有することを特徴とする請求項１２乃至１４の何れか１項に記載の測定回路。
【請求項１６】
前記第２受信回路が、前記アナログ刺激信号および温度センサからの信号のうちの一方を、前記第２受信回路へ選択的におよび交互に供給するための入力信号スイッチング回路を備えることを特徴とする請求項１２乃至１５の何れか１項に記載の測定回路。
【請求項１７】
前記温度センサが前記チップ上に位置することを特徴とする請求項１６に記載の測定回路。
【請求項１８】
前記アナログ刺激信号を前記第２受信回路に選択的に供給するための第２結合回路が、前記チップ上に位置することを特徴とする請求項１２乃至１７の何れか１項に記載の測定回路。
【請求項１９】
前記第１出力信号および第２出力信号の一方または両方を処理し、前記第１および第２出力信号の一方または両方の処理による第３出力信号を出力するための信号処理回路が、前記チップ上に位置することを特徴とする請求項１２乃至１８の何れか１項に記載の測定回路。
【請求項２０】
前記信号発生回路が、前記刺激信号の前記電圧レベルおよび前記電流レベルの一方を設定するための信号処理回路を備えることを特徴とする請求項１乃至１９の何れか１項に記載の測定回路。
【請求項２１】
前記信号発生回路が、前記刺激信号を発生するための直接デジタル合成周波数信号発生器を備えることを特徴とする請求項１乃至２０の何れか１項に記載の測定回路。
【請求項２２】
前記直接デジタル合成周波数信号発生器が、クロック信号の各サイクルに応じて所定の最大カウント値へまたは、所定の最大カウント値から、周波数決定デジタル・ワードによりそのカウントを増減するためのカウンタと、位相アキュムレータからのカウント値を前記刺激信号の振幅値を表すデジタル・ワードに変換するための位相振幅変換器と、前記位相振幅変換器からの前記デジタル・ワードを前記刺激信号に変換するためのデジタル−アナログ変換器とを備えた位相アキュムレータを備えることを特徴とする請求項２１に記載の測定回路。
【請求項２３】
前記位相振幅変換器が、ゼロから前記位相アキュムレータが出力した所定の最大カウント値までのカウント値と相互参照した前記刺激信号の前記振幅値を表す前記デジタル・ワードを含むルックアップ・テーブルを備えることを特徴とする請求項２２に記載の測定回路。
【請求項２４】
前記信号発生器が発生した前記刺激信号が正弦波であることを特徴とする請求項２２または２３に記載の測定回路。
【請求項２５】
前記デジタル−アナログ変換器からの前記刺激信号が三角波になるように、前記位相アキュムレータからの前記カウント値を直接前記デジタル−アナログ変換器に供給するための第１バイパス回路を備えることを特徴とする請求項２２乃至２４の何れか１項に記載の測定回路。
【請求項２６】
前記位相アキュムレータからの前記カウント値を、前記刺激信号を方形波として供給するための前記カウント値の最上位のビットを基準値と比較するためのコンパレータに供給するために、第２のバイパス回路が、前記デジタル−アナログ変換器をバイパスすることを特徴とする請求項２２乃至２５の何れか１項に記載の測定回路。
【請求項２７】
前記直接デジタル合成周波数信号発生器が、所定のオフセットだけ前記刺激信号の位相をオフセットするための前記位相アキュムレータが出力した各カウント値に、位相オフセット・デジタル・ワードを加算するための加算器を備えることを特徴とする請求項２２乃至２６の何れか１項に記載の測定回路。
【請求項２８】
前記位相オフセット・デジタル・ワードが、前記刺激信号の位相オフセットを選択するために選択することができることを特徴とする請求項２７に記載の測定回路。
【請求項２９】
前記周波数決定デジタル・ワードが、前記刺激信号の周波数を選択するために選択することができることを特徴とする請求項２２乃至２８の何れか１項に記載の測定回路。
【請求項３０】
前記測定回路が集積回路として実現されることを特徴とする請求項１乃至２９の何れか１項に記載の測定回路。
【請求項３１】
複素インピーダンス素子のインピーダンスの特性を決定し、そのインピーダンスの特性付けを容易にするための方法であって、該方法が、
前記複素インピーダンス素子に供給するための選択可能な周波数のアナログ刺激信号を発生するための信号発生回路を１つのチップ上に形成するステップと、
前記刺激信号に応じて前記複素インピーダンス素子からアナログ応答信号を受信し、前記複素インピーダンス素子のインピーダンスを特性付ける際に使用するための前記複素インピーダンス素子のインピーダンスの特性を示す第１出力信号を出力するための第１受信回路を前記１つのチップ上に形成するステップと、
前記複素インピーダンス素子に前記刺激信号を供給するために前記信号発生回路を動作させるステップと、
前記刺激信号に応じた、前記複素インピーダンス素子からのアナログ応答信号を、前記第１受信回路に供給するステップと、
前記複素インピーダンス素子の前記インピーダンスの特性を示す前記第１出力信号を出力するために前記第１受信回路を動作させるステップとを含むことを特徴とする方法。
【請求項３２】
前記第１受信回路が、前記複素インピーダンス素子による前記刺激信号の位相シフトおよび振幅変化のうちの一方を示す前記第１出力信号を選択的におよび交互に出力するために動作することを特徴とする請求項３１に記載の方法。
【請求項３３】
前記複素インピーダンス素子からの前記応答信号が、前記第１受信回路で、前記刺激信号と比較するのに適している電圧信号に変換されることを特徴とする請求項３１または３２に記載の方法。
【請求項３４】
前記複素インピーダンス素子からの前記応答信号が、前記第１受信回路で、前記アナログ応答信号の前記ＲＭＳ電圧値に対応する電圧レベルの直流信号に変換されることを特徴とする請求項３３に記載の方法。
【請求項３５】
前記複素インピーダンス回路からの前記アナログ応答信号が、前記第１出力信号をデジタル信号として供給するための前記第１受信回路でデジタル信号に変換されることを特徴とする請求項３１乃至３４の何れか１項に記載の方法。
【請求項３６】
前記方法は、前記複素インピーダンス素子のインピーダンスの特性の決定を容易にするために前記アナログ刺激信号を受信し、かつ、前記第１出力信号と比較するための前記刺激信号を表す第２出力信号を出力するための第２受信回路を、前記１つのチップ上に形成するさらなるステップを含むことを特徴とする請求項３１乃至３５の何れか１項に記載の方法。
【請求項３７】
前記アナログ刺激信号が、前記第２出力信号をデジタル信号として供給するための前記第２受信回路でデジタル信号に変換されることを特徴とする請求項３６に記載の方法。
【請求項３８】
前記アナログ刺激信号が、前記第２受信回路で、前記アナログ刺激信号の前記ＲＭＳ値に対応する電圧レベルの直流信号に変換されることを特徴とする請求項３６または３７に記載の方法。
【請求項３９】
前記信号発生回路が、直接デジタル合成周波数信号発生器として供給されることを特徴とする請求項３１乃至３８の何れか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための測定回路に関し、特に、これに限定されないが、インピーダンスをベースとするセンサのインピーダンスの特性を決定して、外部の影響の結果として上記センサのインピーダンスの変化の測定を容易にするためのこのような測定回路に関する。本発明は、また、複素インピーダンス素子のインピーダンスの特性を決定して、そのインピーダンスの特性付けを容易にするための方法に関し、特に、これに限定されないが、インピーダンスをベースとするセンサのインピーダンスの特性を決定して、外部の影響の結果として上記センサのインピーダンスの変化の測定を容易にするためのこのような方法に関する。
【背景技術】
【０００２】
インピーダンスをベースとするセンサは周知であり、温度、圧力、容積、密度、粘度等のような変数を測定するために通常使用される。センサのインピーダンスは、測定中の特定の変数に応じて変化する。このようなインピーダンスをベースとするセンサは、また、金属探知機、他の物品に対するある物品の近接度を測定するための近接センサ等においても使用される。しかし、多くのこのようなセンサのインピーダンスは複素インピーダンスであり、センサは容量性または誘導性の素子からの有意な量のリアクタンスを含む。このようなセンサの場合には、複素インピーダンスは、抵抗素子およびリアクタンス素子を含む。リアクタンス素子はセンサを流れる電流を電圧に対して進めるか遅らせる。それ故、通常Ｚで表す複素インピーダンスは、式Ｚ＝Ｒ＋ｊＸで表すことができる。ここで、Ｒはインピーダンスの抵抗素子を表し、Ｘはリアクタンス素子を表す。複素インピーダンスは、通常、周波数の関数として変化し、それ故、測定中の変数を測定するには、変数の測定を行う周波数範囲を測定しなければならない。
【０００３】
インピーダンスが複素インピーダンスであるインピーダンスをベースとするセンサの例としては、バー曲げ機械、ディスク曲げ機械、カンチレバー、音叉、微細加工膜およびねじれ共振器のような圧電共振器がある。このようなセンサは液体の粘度および密度を測定する際に使用するのに適している。例えば、２０００年１０月２２〜２５日付けの非特許文献１である、２０００年ＩＥＥＥ国際超音波シンポジウムの議事録、４２７〜４３４ページに掲載された、「高スループット液体特性付けへの曲げ機械式共振子の適用」という名称の論文を参照されたい。Matsievは、種々の液体の密度および粘度を測定する際のこのようなインピーダンスをベースとするセンサの使用について記述している。このようなセンサのインピーダンスは、液体、測定中の液体の密度または粘度により変化する。
【０００４】
このようなインピーダンスをベースとするセンサは、また気体の密度および粘度を測定するために使用することもできるし、すでに説明した多くの他の変数を測定するためにも使用することができる。通常、このようなインピーダンスをベースとするセンサの場合には、センサからの応答信号を分析するために、刺激周波数信号を絶えずセンサに供給しなければならない。さらに、通常、周波数のある範囲を通して刺激信号を掃引できなければならない。このようなインピーダンスをベースとするセンサをすべて使用するには、このようなセンサにより測定する液体の密度または粘度を測定することができるように、多数の個々の素子を使用しなければならない。
【０００５】
第一に、インピーダンスをベースとするセンサに供給するための刺激周波数信号を発生するために信号発生器が必要になる。さらに、信号発生器は、所望の測定を行うのに適している周波数のある範囲を通して刺激信号を掃引できるものでなければならない。第二に、通常、インピーダンスをベースとする回路に供給する前に、刺激信号を処理するための個々の信号処理回路が必要になる。第三に、刺激信号に応じてのセンサからの応答信号を分析するための個々の信号分析回路が必要になる。第四に、通常、分析回路で応答信号を分析する前に、刺激信号によるセンサから受信した応答信号を処理するための個々の信号処理回路が必要である。応答信号を分析した後で、測定する変数の測定値が個々の回路内で決定される。これにより多くの問題が生じる。特に、このような各回路、すなわち、信号発生器、信号処理回路および信号分析回路は、それぞれ各信号内に誤差を導入する。不整合誤差を最小限度に低減するための種々の個々の回路の構成要素の整合も問題を生じる。さらに、個々の各回路が信号内に導入した誤差は累積する。このような装置のもう１つの問題は、刺激信号を連続的に特定の周波数で供給するように、信号発生器を設定しなければならないことであり、さらに測定中の変化および液体により、周波数の適当な範囲を通して正確に掃引することができなければならないことである。
【０００６】
さらに、複素インピーダンスを有する回路のような回路の試験中には、また例えば、両方とも複素インピーダンスを含むローカル・エリア・ネットワーク、遠隔通信等で使用する伝送線のような伝送線の試験中には、このような回路および伝送線のインピーダンスの特性を測定する必要がある。このような測定を行う場合も、可変周波数の刺激信号を試験するインピーダンス回路または伝送線に連続的に供給する必要があり、同時に刺激信号によるインピーダンス回路または伝送線から受信した応答信号を分析する必要がある。また、このようなインピーダンス回路および伝送線を試験するには、刺激信号を発生するために個々の信号発生器を使用しなければならないし、試験する回路に供給する前に、刺激信号を処理するために、個々の処理回路を使用しなければならないし、刺激信号に応じて受信した信号を処理するために、個々の処理回路を使用しなければならないし、刺激信号に応じて受信した応答信号を分析するために、個々の分析回路を使用しなければならない。このようなインピーダンス回路および伝送線の１つまたは複数のインピーダンス特性を決定する際に個々の回路を使用しなければならないために、インピーダンスをベースとするセンサのところですでに説明したように、インピーダンス特性を測定する際に類似の問題が生じる。
【０００７】
【非特許文献１】"Application of flexural mechanical resonators to high throughput liquid characterization" of L.F.Matsiev, Proceedings of 2000 IEEE International Ultrasonics Symposium
【発明の開示】
【発明が解決しようとする課題】
【０００８】
それ故、例えば、インピーダンスをベースとするセンサ、複素インピーダンスを有する回路または伝送線のような複素インピーダンス素子のインピーダンスの特性を決定して、これらの問題を克服するそのインピーダンスの特性付けを容易にするための測定回路および方法の開発が待望されている。
【課題を解決するための手段】
【０００９】
本発明は、このような測定回路および方法に関する。
【００１０】
本発明は、複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための測定回路を提供する。該測定回路は、１つのチップ上に位置していて、
複素インピーダンス素子に供給するための選択可能な周波数のアナログ刺激信号を発生するための信号発生回路と、
刺激信号に応じての複素インピーダンス素子からのアナログ応答信号を受信し、複素インピーダンス素子のインピーダンスを特性付ける際に使用するための複素インピーダンス素子のインピーダンスの特性を示す第１の出力信号を出力するための第１受信回路とを備える。
【００１１】
本発明の一実施形態の場合には、第１受信回路は、複素インピーダンス素子による刺激信号の位相シフトおよび振幅変化のうちの１つを示すように、第１出力信号を出力するために動作することができる。好適には、第１受信回路は、複素インピーダンス素子による刺激信号の位相シフトおよび振幅変化のうちの１つを示す第１出力信号を選択的におよび交互に出力するために動作することができることが好ましい。
【００１２】
本発明の他の実施形態の場合には、第１受信回路は、複素インピーダンス素子からのアナログ応答信号を、刺激信号と比較するのに適している電圧信号に変換するための選択可能な第１変換回路を有する。好適には、第１変換回路は、複素インピーダンス素子からのアナログ応答信号を、アナログ応答信号のＲＭＳ電圧値に対応する直流電圧レベルに変換するための、選択可能な第１の二乗平均平方根（ＲＭＳ）直流電圧化変換器を含むことが好ましい。
【００１３】
本発明の他の実施形態の場合には、第１受信回路は、アナログ応答信号をアナログ電圧信号に変換するための電流電圧変換回路を有する。
【００１４】
好適には、第１受信回路は、複素インピーダンス素子からのアナログ応答信号を、第１出力信号をデジタル信号として供給するためのデジタル信号に変換するための第１アナログ−デジタル変換器を備えることが好ましい。
【００１５】
本発明のある実施形態の場合には、第１受信回路は、第１出力信号をデジタル形式で記憶するための第１の記憶手段を備える。
【００１６】
本発明の他の実施形態の場合には、第１受信回路を較正するための較正係数を決定するための較正回路がチップ上に位置する。較正回路は、較正係数を記憶するための係数記憶手段を備える。好適には、第１受信回路が応答信号に導入した誤差に対して、第１出力信号を補正するための較正係数を第１出力信号に選択的に供給するための補償回路がチップ上に位置することが好ましい。都合のよいことに、それを較正するために第１受信回路に刺激信号を選択的に供給するための第１の結合回路がチップ上に位置する。
【００１７】
本発明の一実施形態の場合には、複素インピーダンス素子のインピーダンスの特性の決定を容易にするために、アナログ刺激信号を受信し、第１出力信号と比較するための刺激信号を表す第２出力信号を出力するための第２受信回路がチップ上に位置する。好適には、第２受信回路は、アナログ刺激信号を第２出力信号をデジタル信号として供給するためのデジタル信号に変換するための第２アナログ−デジタル変換器を備えていることが好ましい。
【００１８】
本発明の一実施形態の場合には、第２受信回路は、第２出力信号をデジタル形式で記憶するための第２の記憶手段を備える。
【００１９】
本発明の他の実施形態の場合には、第２変換回路は、アナログ刺激信号を、アナログ刺激信号のＲＭＳ値に対応する電圧レベルの直流信号に変換するための、選択可能な第２のＲＭＳ直流電圧化変換器（RMS to DC voltage converter）を備える。
【００２０】
本発明の一実施形態の場合には、第２の受信回路は、アナログ刺激信号および温度センサからの信号のうちの１つを第２受信回路に選択的におよび交互に供給するための入力信号スイッチング回路を有する。
【００２１】
本発明の他の実施形態の場合には、温度センサはチップ上に位置する。
【００２２】
本発明の他の実施形態の場合には、アナログ刺激信号を第２受信回路に選択的に供給するための第２の結合回路がチップ上に位置する。
【００２３】
本発明の一実施形態の場合には、第１出力信号および第２出力信号のうちの一方または両方を処理し、第１および第２出力信号のうちの一方または両方の処理による第３の出力信号を出力するための信号処理回路がチップ上に位置する。
【００２４】
好適には、信号発生回路は、刺激信号の電圧レベルおよび電流レベルのうちの一方を設定するための信号処理回路を有することが好ましい。
【００２５】
本発明の一実施形態の場合には、信号発生回路は、刺激信号を発生するための直接デジタル合成周波数信号発生器を備える。
【００２６】
本発明の一実施形態の場合には、直接デジタル合成周波数信号発生器は、下記のもの、すなわち、
クロック信号の各サイクルに応じて、所定の最大カウント値へまたはから周波数決定デジタル・ワードによりそのカウントを増減するためのカウンタを備える位相アキュムレータと、
位相アキュムレータからのカウント値を、刺激信号の振幅値を表すデジタル・ワードに変換するための位相振幅変換器と、
位相振幅変換器からのデジタル・ワードを、刺激信号に変換するためのデジタル−アナログ変換器とを備える。
【００２７】
好適には、位相振幅変換器は、位相アキュムレータが出力するゼロから所定の最大カウント値までのカウント値を相互参照する刺激信号の振幅値を表すデジタル・ワードを含むルックアップ・テーブルを含むことが好ましい。
【００２８】
都合のよいことに、信号発生器が発生する刺激信号は正弦波である。
【００２９】
本発明のある実施形態の場合には、デジタル−アナログ変換器から供給された刺激信号が三角波になるように、位相アキュムレータからのカウント値を直接デジタル−アナログ変換器に供給するための第１のバイパス回路を使用している。
【００３０】
本発明の他の実施形態の場合には、第２のバイパス回路は、位相アキュムレータからのカウント値を、カウント値の最上位ビットを刺激信号を方形波として供給するための基準値と比較するためのコンパレータに供給するために、デジタル−アナログ変換器をバイパスする。
【００３１】
本発明の他の実施形態の場合には、直接デジタル合成周波数信号発生器は、所定のオフセットだけ刺激信号の位相をずらすための位相アキュムレータが出力した各カウント値に、位相オフセット・デジタル・ワードを加算するための加算器を含む。好適には、位相オフセット・デジタル・ワードは、刺激信号の位相オフセットを選択するために選択することができるものであることが好ましい。都合のよいことに、周波数決定デジタル・ワードは、刺激信号の周波数を選択するために選択することができる。
【００３２】
本発明の一実施形態の場合には、測定回路は集積回路として実施される。
【００３３】
さらに、本発明は、複素インピーダンス素子のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための方法を提供する。この方法は、
複素インピーダンス素子に供給するための選択可能な周波数のアナログ刺激信号を発生するための信号発生回路を１つのチップ上に形成するステップと、
刺激信号に応じて複素インピーダンス素子からアナログ応答信号を受信し、複素インピーダンス素子のインピーダンスを特性付ける際に使用するための複素インピーダンス素子のインピーダンスの特性を示す第１出力信号を出力するための第１受信回路を１つのチップ上に形成するステップと、
複素インピーダンス素子に刺激信号を供給するために信号発生回路を動作させるステップと、
刺激信号に応じた、複素インピーダンス素子からのアナログ応答信号を第１受信回路に供給するステップと、
複素インピーダンス素子のインピーダンスの特性を示す第１出力信号を出力するために、第１の受信回路を動作させるステップとを含む。
【発明の効果】
【００３４】
本発明は多数の利点を有する。測定回路が１つのチップ上に形成されているために、測定回路が出力する第１の出力信号の誤差が最小限度まで低減する。これは、信号発生回路と第１の受信回路との間に信号誤差の蓄積がほとんどないか、全然ないからである。さらに、測定回路が１つのチップ上に形成されているために、信号発生回路および第１の受信回路の各構成要素を比較的正確に整合することができる。さらに、測定回路が第２の受信回路を備えている場合には、第２の受信回路内の構成要素も、同様に信号発生回路および第１の受信回路内の構成要素と比較的正確に整合することができる。それ故、測定回路のレシオメトリック動作による測定回路の各回路の不整合を最小限度に低減することができる。さらに、測定回路内の任意のドリフトを最小限度に低減することができる。測定回路を集積回路として実施すれば、信号発生回路、および第１および第２の受信回路の構成要素の整合はさらに容易になる。
【００３５】
本発明による測定回路は、特に、複素インピーダンス素子に供給された刺激信号に反応する複素インピーダンス素子からの応答信号の位相シフトおよび振幅変化を容易に簡単に決定することができる。さらに、複素インピーダンス素子の周波数応答も容易に簡単に測定することができる。
【００３６】
さらに、測定回路が１つのチップ上に形成されているので、全測定回路のタイミングの同期を簡単に行うことができる。さらに、個々の素子を使用した場合に起こる瞬間的異常および高周波干渉のようなＲ−Ｃタイミング成分が、本発明による測定回路では実質的に除去される。従来技術回路のこのようなＲ−Ｃタイミング成分は、トラック抵抗および個々の素子が装着されているプリント基板のトラックの関連するキャパシタンスおよびインダクタンスにより生じる恐れがある。このようなＲ−Ｃ成分は、比較的高い周波数で特に問題になる恐れがあり、位相誤差および他の誤差を起こす。それ故、１つのチップ上に集積回路として本発明による測定回路を形成すれば、このようなＲ−Ｃタイミング成分が効果的に除去される。
【００３７】
さらに、１つのチップ上に測定回路を形成することにより、測定回路が形成されるプリント基板の基板面積要件が、プリント基板上に個々の構成要素が装着される従来技術の装置の基板面積要件と比較すると有意に緩和される。
【００３８】
信号発生回路を直接デジタル合成周波数信号発生器として実施することにより、本発明による測定回路の性能が有意に改善される。さらに、この測定回路は、例えば、広い範囲の複素インピーダンス・センサおよび複素インピーダンス回路のような広い範囲の複素インピーダンス素子の周波数応答を測定するのに適していて、特に、直接デジタル合成周波数信号発生器を使用すれば、測定回路は、周波数解像度の範囲を含む広い幅の周波数範囲の刺激信号を発生することができる。さらに、信号発生回路を直接デジタル合成周波数信号発生器として実施すれば、刺激信号の周波数範囲を容易に簡単にデジタル的に選択することができ、刺激信号が掃引される周波数ステップの解像度を同様に容易に簡単にデジタル的に選択することができる。位相アキュムレータからのカウントに位相オフセット・デジタル・ワードを加算するために周波数発生器内に加算器を形成すると、刺激信号の位相を所望の選択可能な量だけ容易に簡単にオフセットすることができるというもう１つの利点が得られる。
【００３９】
位相アキュムレータのカウンタのビット・サイズ、および信号発生器のデジタル−アナログ変換器のビット・サイズを適当に選択することにより、比較的高い周波数解像度を達成することができる。
【００４０】
添付の図面を参照しながら、単に本発明を制限しない例としての、本発明の実施形態の下記の説明を読めば本発明およびその利点をさらにはっきりと理解することができるだろう。
【発明を実施するための最良の形態】
【００４１】
図面を参照すると、これらの図面は、複素インピーダンス素子、すなわち、複素インピーダンス回路２のインピーダンスの特性を決定して複素インピーダンス回路２のインピーダンスの特性付けを容易にするための全体を参照番号１で示す本発明による測定回路を示す。本発明のこの実施形態の場合には、測定回路１は、以下に説明するように、選択可能な周波数のアナログ電圧刺激信号を複素インピーダンス回路２に供給し、異なる各周波数における回路２の複素インピーダンスによる刺激信号の位相シフトおよび振幅変化を示す第１の出力信号を出力するために選択的に動作することができる。複素インピーダンス回路２は、例えば、そのインピーダンスの特性が決定される複素インピーダンスを有する回路、または送信ケーブルのような、インピーダンスが複素インピーダンスである任意のインピーダンス回路または素子であってもよい。さらに、複素インピーダンス回路２は、インピーダンスをベースとするセンサであってもよく、特に、例えば、バー曲げ機械、ディスク曲げ機械、カンチレバー、音叉、微細加工膜またはねじれ共振器を備える圧電共振器のような液体または気体の粘度または密度を測定するタイプのインピーダンスをベースとするセンサであってもよい。このようなインピーダンスをベースとするセンサは、当業者にとって周知のものであるので、このようなセンサについてはこれ以上詳細に説明しない。このようなインピーダンスをベースとするセンサおよびその使用方法については、すでに説明した非特許文献１の論文を参照されたい。
【００４２】
測定回路１は、ＣＭＯＳ技術により１つのチップ５上に集積回路として形成され、それぞれが、出力端子８を通して複素インピーダンス回路２に供給するための可変周波数である３つの異なるタイプの電圧刺激信号を発生するための信号発生回路７を備える。信号発生回路７が発生する３つの異なるタイプの刺激信号は、可変周波数の正弦波、可変周波数の方形波、および可変周波数の三角波である。
【００４３】
第１の受信回路１０は、入力端子１１を通して各刺激信号に応じて複素インピーダンス回路２からアナログ応答信号を受信する。第１の受信回路１０は、以下に説明するように、第１の出力信号がデジタル形式で供給されるように、各アナログ応答信号を処理し、デジタルの形に変換する。第１の出力信号は、第１のデジタル出力ポート１４を通して、第１の受信回路１０から読み出される。第１のデジタル出力ポート１４は、第１の直列データ出力端子１５、第１のクロック信号端子１６、および第１のリード・イネーブル端子１７を有する。
【００４４】
第２の受信回路２０は、第２の入力端子２１を通してアナログ刺激信号を受信するためのものである。第２の受信回路２０は、以下に説明するように、アナログ刺激信号を処理し、第２の直列データ出力端子２３、第２のクロック信号端子２４、および第２のリード・イネーブル端子２５を備える第２のデジタル出力ポート２２上の第２の受信回路２０から読み出されるデジタルの形の第２の出力信号に変換する。
【００４５】
それぞれ第１および第２のデジタル出力ポート１４および２２上に、デジタル形式で応答信号および刺激信号を同時に供給することによって、複素インピーダンス回路２による応答信号の位相シフトを決定するために、応答信号および刺激信号を相互に容易に比較することができる。さらに、第１の出力ポート１４上にデジタル形式で応答信号を供給すれば、刺激信号の周波数の変化による複素インピーダンス回路２からの応答信号の電圧の変化を決定することができる。さらに、それぞれ、第１および第２の出力ポート１４および２２上に、同時に刺激信号および対応する応答信号を供給すれば、複素インピーダンス回路２のインピーダンスの他の特性を決定して複素インピーダンス回路２のインピーダンスの特性付けをさらに容易にするための刺激信号と応答信号との間の他の比較も行うことができる。
【００４６】
デジタル・インタフェースおよび制御ロジック回路２８は、以下に説明するように、測定回路１および特に信号発生回路７の動作を制御する。デジタル入力ポート２９は、発生する刺激信号のタイプ、刺激信号が掃引される周波数範囲、および刺激信号が掃引される周波数ステップ間の周波数ステップ・サイズを選択するための、さらに、もしあるならば、刺激信号が発生する位相のオフセットを選択するための、インタフェースおよび制御ロジック回路２８へのデジタル形式でのデータの入力を容易にする。刺激信号が発生する所望の最大振幅値も、デジタル入力ポートを通して制御回路２８に入力する。測定回路のこれらの面については、以下でさらに詳細に説明する。デジタル入力ポート２９は、直列データ入力端子３０、直列クロック端子３１およびフレーム同期端子３２を備えていて、Ｉ２Ｃ、ＳＰＩまたは任意の他の通信プロトコルの通信のために使用することができる。しかし、必要に応じて、デジタル入力ポートを並列ポートとして形成することもでき、このことはインタフェースおよび制御回路２８により異なる。
【００４７】
アナログおよびデジタル接地端子３４および３５は、それぞれ回路のアナログ部および測定回路１のデジタル部の外部アースを行う。第１の供給電圧端子３６は、測定回路１のアナログ部に供給するために５ボルトの直流供給電圧を受信するためのものである。第２の供給電圧端子３７は、測定回路１のデジタル部に供給するために約２.７ボルトの供給電圧を受信するためのものである。電圧レギュレータ３８は、測定回路１のデジタル部に２.５ボルトの調整供給電圧を出力するために第２の端子３７上で受信した供給電圧を調整する。しかし、供給電圧端子３６および３７上に供給された電圧は、測定回路のデジタル部およびアナログ部により異なる。マスタ・クロック端子４０は、刺激信号の周波数が得られる信号発生回路７に対する外部マスタ・クロック信号を受信するためのものである。マスタ・クロック端子４０に供給された外部マスタ・クロック信号は、任意の適当な周波数のものであってもよいが、本発明のこの実施形態の場合には、５０ＭＨｚの外部クロック信号がマスタ・クロック端子４０に供給される。測定回路１のデジタル部をクロック同期するためのクロック信号は、当業者であれば理解することができると思うが、インタフェースおよび制御回路２８によりマスタ・クロック信号から得られる。
【００４８】
ここで図２を参照すると、信号発生回路７は、本発明のこの実施形態の場合には、マスタ・クロック信号からの３つのタイプの可変周波数の刺激信号を発生するための直接デジタル合成周波数信号発生器として実施される信号発生器４３を有する。信号発生器４３は、本発明のこの実施形態の場合には、マスタ・クロック信号の各サイクル上で、周波数決定デジタル・ワードによりそのカウントをインクリメントさせる３２ビットのカウンタとして実施される位相アキュムレータ４５を備える。一対の第１の記憶レジスタ４７および４８は、刺激信号の周波数を測定するための位相アキュムレータ４５内にロードするために、２つの周波数決定デジタル・ワードを記憶する。周波数決定デジタル・ワードは、制御回路２８により順次第１の記憶レジスタ４７および４８に書き込まれ、周波数決定デジタル・ワードは、周波数ステップを通して順次刺激信号の周波数を段階的に使用するために、第１の記憶レジスタ４７および４８から交互にロードされる。すなわち、刺激信号の現在の周波数に対する周波数決定デジタル・ワードは、第１のレジスタ４７および４８の一方からロードされ、一方、刺激信号の次の周波数値に対する周波数決定デジタル・ワードは、第１のレジスタ４７および４８の他方内にロードされる。それ故、これによる遅延が起こらない。何故なら、刺激信号の周波数がある周波数値から次の周波数値に変化するからである。制御回路２８の制御下の第１のマルチプレクサ４９は、第１のレジスタ４７および４８の適当なレジスタを位相アキュムレータ４５に切り替える。
【００４９】
読出し専用メモリ（ＲＯＭ）５０は、正弦波の形の刺激信号が得られる正弦波の振幅値を表す対応する１０ビットのデジタル・ワードを含むゼロからその最大カウント値までの位相アキュムレータ４５により出力されたカウント値を相互参照するルックアップ・テーブルを記憶する。マスタ・クロックの各クロック・サイクル上では、位相アキュムレータ４５が出力したカウント値に対応する振幅値を表すデジタル・ワードが、ＲＯＭ５０から読み出され、制御回路２８の制御下で、第２のマルチプレクサ５２を通してデジタル−アナログ変換器（ＤＡＣ）５１内にロードされる。ＤＡＣ５１は、今度は、対応する振幅値のアナログ電圧を出力する。本発明のこの実施形態の場合には、ＤＡＣ５１は、１０ビットＤＡＣであり、位相アキュムレータ４５からの３２ビット出力カウント値は、１２の最上位ビットに切り捨てられる。何故なら、位相アキュムレータ４５の３２ビット全部を使用するのは実際的ではなく、必要もないからであり、必要なのはＲＯＭ５０内の２３２の入力を含むルックアップ・テーブルだからである。本発明のこの実施形態内のＲＯＭ５０は、正弦波の１つの象限の振幅値を表すデジタル・ワードを記憶し、正弦波のこの象限は、位相アキュムレータ４５が出力したカウント値の最初の２つの最上位ビットから決定される。
【００５０】
第１のバイパス回路５３は、今度は、刺激信号を三角波として発生するために、第２のマルチプレクサ５２を通して位相アキュムレータ４５からＤＡＣ５１に、直接デジタル・カウント値の１０の最上位ビットをロードするためにＲＯＭ５０をバイパスする。三角波の周波数は、ＲＯＭ５０をバイパスしなかった場合、ＤＡＣ５１が発生した正弦波の周波数に類似している。
【００５１】
第２のバイパス回路５４は、位相アキュムレータ４５からのカウント値の最上位ビットをコンパレータ５５の正の入力に供給するするために、ＲＯＭ５０およびＤＡＣ５１をバイパスする。電圧レギュレータ３８からの調整した供給電圧の値の約半分である基準電圧Ｖｒｅｆは、コンパレータ５５の負の入力に供給され、位相アキュムレータ４５からのカウント値の最上位ビットに応じて、コンパレータ５５は、刺激信号を方形波として出力し、方形波は、第３のマルチプレクサ５７を通して信号発生回路７の出力ライン５６上に供給される。方形波電圧信号の周波数は、ＲＯＭ５０をバイパスしなかった場合、ＤＡＣ５１が発生する正弦波の周波数に類似している。
【００５２】
第２および第３のマルチプレクサ５２および５７は、選択した刺激信号のタイプに応じて、インタフェースおよび制御回路２８の制御下で動作する。正弦波の刺激信号が必要な場合には、第２のマルチプレクサ５２は、ＤＡＣ５１に正弦波の振幅を表すデジタル・ワードを供給するために動作し、第３のマルチプレクサ５７は、出力ライン５６にＤＡＣ５１の出力電圧を供給するために動作する。三角波の刺激信号を供給する目的で、第２のマルチプレクサ５２は、位相アキュムレータ４５からのカウント値を、第１のバイパス回路５３を通してＤＡＣ５１に直接供給するために動作し、第３のマルチプレクサ５７は、ＤＡＣ５１の出力電圧を出力ライン５６に供給するために動作する。刺激信号を方形波として供給する目的で、第３のマルチプレクサ５７は、コンパレータ５５からの出力を出力ライン５６上に供給するために動作する。
【００５３】
位相アキュムレータ４５の後に位置する加算器５８は、位相オフセットを有する刺激信号を発生するために、位相アキュムレータ４５の各出力カウントにオフセット決定デジタル・ワードを加算する。一対の１４ビットの第２の記憶レジスタ５９および６０は、各オフセット決定デジタル・ワードを記憶し、制御回路２８の制御下の第４のマルチプレクサ６１は、第２のレジスタ５９および６０を選択的に加算器５８に切り替える。オフセット決定デジタル・ワードは、デジタル入力ポート２９を通して制御回路２８に入力された所望の位相オフセットに応じて、制御回路２８により第２の各レジスタ５９および６０に書き込まれる。本発明のこの実施形態の場合には、第２のレジスタ５９および６０は、必要な現在の位相オフセットおよび必要な次の位相オフセットに対するオフセット・デジタル・ワードを交互に記憶する。
【００５４】
出力ライン５６上の信号発生器４３が出力した周波数信号は、出力端子８を通して複素インピーダンス回路２に送られる刺激信号の最大電圧振幅を設定する信号処理回路６３に送られる。本発明のこの実施形態の場合には、信号処理回路６３は、プログラマブル利得素子により供給され、所望の最大電圧振幅値の刺激信号を供給するために、制御回路２８の制御下で動作する。
【００５５】
ここで図１および図３を参照すると、第１の受信回路１０は、通常はアナログ電流信号である複素インピーダンス回路２からの応答信号をアナログ電圧信号に変換するためのアナログ電流電圧変換器６４を有する。本発明のこの実施形態の場合には、電流電圧変換器６４は、演算増幅器（ｏｐ−ａｍｐ）６５により実施される。アナログ応答電圧信号は、第５のマルチプレクサ６７を通して、応答電圧信号をデジタル値に変換する第１のアナログ−デジタル変換器６８に選択的に送られ、それにより第１の出力信号をデジタル形式で供給する。第１のアナログ−デジタル変換器６８は、１２ビットのアナログ−デジタル変換器であり、第１の出力信号のデジタル値はデマルチプレクサ６９および第１のデジタル出力ポート１４を通して、第１のアナログ−デジタル変換器６８から読み出される。第１の二乗平均平方根（ＲＭＳ）直流電圧化変換回路７０は、応答電圧信号を応答電圧信号のＲＭＳ電圧に対応する直流電圧レベル信号に変換し、第１の変換回路７０からの直流電圧レベルは、第５のマルチプレクサ６７を通して、第１のアナログ−デジタル変換器６８に選択的に送られる。第５のマルチプレクサ６７は、電流電圧変換器６４からのアナログ電圧応答信号、および直流電圧変換回路７０への第１のＲＭＳからの直流電圧レベル信号の一方または他方を、第１のアナログ−デジタル変換器６８に選択的に供給するために、制御回路２８の制御下で動作する。
【００５６】
第１のデジタル出力ポート１４を通して読み出した第１の出力信号が、複素インピーダンス回路２による刺激信号からの応答信号の位相シフトを示すようにしたい場合には、第５のマルチプレクサ６７は、電流電圧変換器６４からの応答電圧信号を、第１のアナログ−デジタル変換器６８に供給するために動作する。別の方法としては、第１のデジタル出力ポート１４を通して読み出した第１の出力信号が、複素インピーダンス回路２による刺激信号への振幅変化を示すようにしたい場合には、第５のマルチプレクサ６７は、第１のＲＭＳ直流電圧化変換回路７０への直流電圧レベル信号を、第１のアナログ−デジタル変換器６８に供給するために、インタフェースおよび制御回路２８の制御下で動作する。
【００５７】
第１のＲＡＭ７１を備える第１の記憶手段は、第１の出力信号からの以降の読出しを容易にするために、第１のアナログ−デジタル変換器６８からの第１の出力信号のデジタル値を記憶する。第１の出力信号の記憶したデジタル値は、第１のデジタル出力ポート１４を通して、第１のＲＡＭ７１から読み出される。
【００５８】
再び図１を参照すると、第２の受信回路２０は、刺激信号を、刺激信号のＲＭＳ電圧に対応する直流電圧レベル信号に変換する、第２のＲＭＳ直流電圧化変換器７２を備える。制御回路２８の制御下の第６のマルチプレクサ７３は、第２のＲＭＳ直流電圧化変換器７２からの直流電圧信号または刺激信号を選択的に、直接第２のアナログ−デジタル変換器７５に供給し、この第２のアナログ−デジタル変換器は、今度は第２の出力信号をデジタル形式で供給する。第２のアナログ−デジタル変換器７５は、１２ビットのアナログ−デジタル変換器であり、第２のデジタル出力信号は、第２のデジタル出力ポート２２を通して第２のアナログ−デジタル変換器７５から読み出される。
【００５９】
刺激信号からの応答信号の位相シフトを容易に比較することができるように、第６のマルチプレクサ７３は、刺激信号を直接第２のアナログ−デジタル変換器７５に供給するために制御回路２８の制御下で動作し、この時、第１の受信回路１０の第５のマルチプレクサ６７は、電流電圧変換器６４からの応答電圧信号を第１のアナログ−デジタル変換器６８に供給するために動作する。第１および第２の出力信号の直流電圧レベルを比較したい場合には、第６のマルチプレクサ７３は、第２のＲＭＳ直流電圧化変換器７２からの直流電圧信号を第２のアナログ−デジタル変換器７５に供給するために制御回路２８の制御下で動作し、この時、第５のマルチプレクサ６７は、第１のＲＭＳ直流電圧化変換回路７０からの直流電圧信号を第１のアナログ−デジタル変換器６８に供給するために動作する。
【００６０】
同様に、制御回路２８の制御下の第６のマルチプレクサ７３は、チップ上の温度センサ７７からのアナログ温度信号を第２のアナログ−デジタル変換器７５に選択的に供給する。この第２のアナログ−デジタル変換器７５は、第２のデジタル出力ポート２２を通してのチップ５の温度の読出しを容易にするために、温度信号をデジタルの形に変換する。第２のデジタル出力ポート２２を通して読み出した温度信号は、後で温度オフセットに対して第１および第２のデジタル出力信号を補正するために使用することができる。温度センサ７７は、任意の所望の構成のものであってもよいが、通常は、Ｂｒｏｋａｗセルの形をしている異なる電流密度で動作するバイポーラ・トランジスタに接続している一対のダイオードにより形成される。Ｂｒｏｋａｗセルに電流を供給するための適当な電流源を使用することもできる。別の方法としては、温度オフセットに対して第１のデジタル出力ポート１４を通して読み出した第１のデジタル出力信号のそれ以降の補正を容易にするために複素インピーダンス回路２内に設置することができる、外部に置かれた温度センサからアナログ温度信号を受信する入力端子を、温度センサ７７の代わりに使用することもできる。
【００６１】
第２のＲＡＭ７８を備える第２の記憶手段は、第２のデジタル出力ポート２２を通しての第２の受信回路２０からの第２のデジタル出力信号からのそれ以降の読出しを容易にするために、第２のアナログ−デジタル変換器７５からの第２のデジタル出力信号のデジタル値を記憶する。
【００６２】
チップ５内に形成されている第１の結合回路８０は、信号発生回路７の第１の出力端子８を、第１のＣＭＯＳスイッチ８１を通して第１の受信回路１０の第１の入力端子１１と選択的に結合する。同様にチップ５内に形成されている第２の結合回路８２も、信号発生回路７の出力端子８を、第２のＣＭＯＳスイッチ８３を通して第２の受信回路２０の第２の入力端子２１と選択的に結合する。第１および第２のＣＭＯＳスイッチ８１および８３は、刺激信号を直接第１および第２の受信回路１０および２０に供給するために制御回路２８の制御下で選択的に動作する。
【００６３】
チップ５内に形成されている較正回路８５は、それぞれ第３および第４のＣＭＯＳスイッチ８６および８７を通して、それぞれ第１および第２のアナログ−デジタル変換器６８および７５のデジタル出力に結合している。第１のアナログ−デジタル変換器６８は、デマルチプレクサ６９を通して較正回路８５と結合している。第３および第４のスイッチ８６および８７は、第１の受信回路１０の較正中、制御回路２８の制御下で第１および第２のスイッチ８１および８３と一緒に動作する。第１の受信回路１０を較正するために、第３および第４のＣＭＯＳスイッチ８６および８７のように、第１および第２のＣＭＯＳスイッチ８１および８３はオンになる。刺激信号は、信号発生回路７により発生し、第１および第２の結合回路８０および８２を通して第１および第２の受信回路１０および２０に供給される。刺激信号は、電流電圧変換器６４を通して第１のアナログ−デジタル変換器６８に供給され、第２のアナログ−デジタル変換器７５に直接供給される。第１および第２のアナログ−デジタル変換器６８および７５の出力のデジタル値の違いは、較正回路８５で決定され、電流電圧変換器６４および第１のアナログ−デジタル変換器６８への電流によって起こる誤差を補償するために、第１の受信回路に対する較正係数を供給する。較正係数は、較正係数記憶レジスタ８８内に記憶される。
【００６４】
チップ５上に形成されている補償回路８９は、第１の受信回路１０により応答信号に導入された誤差を補償するために、レジスタ８８内に記憶している較正係数を第１のアナログ−デジタル変換器６８からの出力に加算するためのものである。応答信号による誤差を補償したい場合には、第１のアナログ−デジタル変換器６８からの第１のデジタル出力信号が、補償回路８９を通して読み出されるように、デマルチプレクサ６９は制御回路２８の制御下で動作する。それ故、今度はデマルチプレクサ６９の動作を制御するためにデジタル入力ポート２９を通して制御回路２８を適当にプログラミングすることにより、第１のデジタル出力信号を、誤差を補償せずに第１のアナログ−デジタル変換器６８から直接読み出すか、または誤差を補償して補償回路８９を通して読み出すことができる。同様に、第１のデジタル出力信号のデジタル値を、第１の受信回路１０による誤差を補償してまたは補償せずに、第１のＲＡＭ７１に書き込むことができる。
【００６５】
比較のため又は他の目的のために、第１および第２のデジタル出力信号のうちの一方または両方に対して、数学的計算を行うためのインタフェースおよび制御回路２８を通して信号処理回路９０をプログラムすることができる。例えば、信号処理回路は、第１および第２のデジタル出力信号の一方または両方に対して、高速フーリエ変換を行うようにプログラムすることができる。信号処理回路９０内での第１および第２のデジタル出力信号の一方または両方の処理による第３のデジタル出力信号は、第１のデジタル出力ポート１４または第２のデジタル出力ポート２２を通して読み出すことができ、第１または第２のデジタル出力ポート１４または２２を通してのそれ以降の読出しのために、第１のＲＡＭ７１または第２のＲＡＭ７８に書き込むことができる。
【００６６】
図には示していないが、測定回路１の種々の構成要素は、当業者であれば容易に理解することができると思うが、制御回路２８により適当にクロック同期することができる。
【００６７】
使用中、周波数範囲および刺激信号が段階的に使用される周波数ステップが、デジタル入力ポート２９を通して制御回路２８に入力される。さらに、刺激信号の所望の最大電圧振幅も、デジタル入力ポート２９を通して制御回路２８に入力される。制御回路２８は、また、刺激信号が正弦波、三角波または方形波の形で供給されるのかどうかにより、第２および第３のマルチプレクサ５２および５７を動作するように、デジタル入力ポート２９を通してプログラムされる。刺激信号を１つまたは複数の位相オフセットと一緒に種々の周波数で生成する場合には、所望の位相オフセットもデジタル入力ポート２９を通して制御回路２８に供給される。制御回路２８は、また、複素インピーダンス回路２による応答信号の位相シフトまたは振幅変化を示す第１および第２のデジタル出力信号を供給する目的で、第５および第６のマルチプレクサ６７および７３を動作させるようにデジタル入力ポート２９を通してプログラムされる。制御回路２８は、また、第１のデジタル出力信号が、第１の受信回路１０による誤差を補償するかどうかにより、デマルチプレクサ６９を動作させるようにプログラムされる。制御回路は、また、第１および第２のＲＡＭ７１および７８内の第１および第２のデジタル出力信号のデジタル値を記憶するように、またはしないようにプログラムされる。第１および第２のデジタル出力信号のどちらかまたは両方が、信号処理回路９０で処理されなければならない場合には、信号処理回路９０は、インタフェースおよび制御回路２８を通して適当にプログラムされる。
【００６８】
測定回路１がすでに較正済みであると仮定した場合、測定回路１はすぐに使用することができ、第１、第３および第４のスイッチ８１、８６および８７は、開回路状態で動作する。第２のスイッチ８３は、刺激信号を第２の結合回路８２を通して第２の受信回路２０に供給するために閉回路状態で動作する。複素インピーダンス回路２は、測定回路１と接続していて、そのため刺激信号は、出力端子８を通して複素インピーダンス回路２に供給され、複素インピーダンス回路２からの応答信号は第１の入力端子１１に供給される。必要に応じて、刺激信号を第２の結合回路８２を通して直接第２の受信回路２０に供給する代わりに、刺激信号を、例えば、図１の破線で示す外部のライン９２によるなどの、複素インピーダンス回路２の入力側を第２の入力端子２１に結合している外部のラインによって、第２の入力端子２１に供給することもできる。その後に、第５および第６のマルチプレクサ６７および７３の設定次第で、電流電圧変換器６４からの応答信号および刺激信号の両方が、それぞれ第１および第２のアナログ−デジタル変換器６８および７５に直接供給され、第１および第２のデジタル出力信号が、それぞれ第１および第２のアナログ−デジタル変換器６８および７５から読み出される。デマルチプレクサ６９の設定次第で、第１のデジタル出力信号を、直接または補償回路８９を通して第１のアナログ−デジタル変換器６８から読み出すことができる。別の方法としては、第５および第６のマルチプレクサ６７および７３を、応答信号および刺激信号の直流電圧レベルを第１および第２のアナログ−デジタル変換器６８および７５に供給するように設定することもできる。
【００６９】
次に、測定回路１から読み出した応答信号および刺激信号を、任意の適当な比較回路で比較することができる。別の方法としては、第１および第２のデジタル出力信号のデジタル値が、第１および第２のＲＡＭ７１および７８内に記憶される場合には、第１および第２のデジタル出力信号を、それぞれ第１および第２のデジタル出力ポート１４および２２を通して、第１および第２の各ＲＡＭ７１および７８から読み出すことができる。一方、第１および第２のデジタル出力信号のうちの一方または両方が信号処理回路９０で処理される場合には、第１および第２のデジタル出力信号の一方または両方の信号処理による第３のデジタル出力信号をＲＡＭ７１へ書き込むこともできるし、または以降の読出しのために第１のデジタル出力ポート１４を通して読み出すこともできるし、または第１のデジタル出力ポート１４を通して、信号処理回路９０から直接読み出すこともできる。
【００７０】
一般的に、第６のマルチプレクサ７３は、第２のアナログ−デジタル変換器７５によりデジタルの形に変換される温度センサ７７からの温度の読出しを容易にするために、測定回路１の動作中、最初だけ、または最初および周期的に動作させることもできる。
【００７１】
測定回路１の動作の前に、測定回路１は、すでに説明したように、電流電圧変換器６４および第１のアナログ−デジタル変換器６８による誤差のために較正される。
【００７２】
第１および第２のＲＡＭ７１および７８内に記憶している第１、第２または第３のデジタル出力信号を、インタフェースおよび制御回路２８から適当な直列または並列出力ポートを設けることにより、インタフェースおよび制御回路２８を通して読み出すことができるようにすることができる。
【００７３】
信号発生器を直接デジタル合成周波数信号発生器として説明してきたが、任意の他の適当な信号発生器も使用することができる。
【００７４】
信号発生回路、第１の受信回路および第２の受信回路を設けることにより、同じチップ上に第２の受信回路を設けた場合、３つの回路に対して同じマスタ・クロック信号を使用することができ、信号発生回路と第１および第２の受信回路との間で確実に同期を行うことができ、さらに信号発生回路および第１および第２の受信回路を整合することができ、各回路を通しての誤差の累積を避けることができる。
【００７５】
測定回路を第２の受信回路を有する回路として説明してきたが、場合によっては、第２の受信回路を省略することができる。
【００７６】
言うまでもないことだが、直接デジタル合成周波数信号発生回路の特定の実施態様について説明してきたが、直接デジタル合成周波数信号発生回路の他の適当な実施態様も使用することができる。
【００７７】
測定回路を、チップ内に置かれる温度センサを備えた回路として説明してきたが、このような回路は好適であり有利であるが、温度センサを備えることは必須ではなく、さらに、第６のマルチプレクサ７３が温度信号を第２のアナログ−デジタル変換器７５に切り替えることができるということは必ずしも必須ではない。
【００７８】
直接デジタル・シンセサイザの位相アキュムレータ、ＲＯＭおよびＤＡＣを、特定のビット・サイズのものとして説明してきたが、任意の適当なビット・サイズの位相アキュムレータ、ＲＯＭおよびＤＡＣを使用することができる。また、第１および第２のアナログ−デジタル変換器は、任意の適当なまたは所望のビット・サイズのものであってもよいことは理解されよう。
【００７９】
信号発生回路を特定の波形の刺激信号を発生するのに適しているものとして説明してきたが、他の波形の刺激信号も発生することができることは理解されよう。さらに、刺激信号を電圧信号として説明してきたが、刺激信号は電流信号であってもよく、その場合には、信号処理回路６３は、刺激信号の電流レベルを設定することができることは理解されよう。
【図面の簡単な説明】
【００８０】
【図１】複素インピーダンス回路のインピーダンスの特性を決定してそのインピーダンスの特性付けを容易にするための本発明による測定回路のブロック図である。
【図２】図１の測定回路の一部の詳細なブロック図である。
【図３】図１の測定回路の他の部分のより詳細なブロック図である。
【符号の説明】
【００８１】
１…測定回路
２…複素インピーダンス回路
７…信号発生回路
１０…第１の受信回路
１１…入力端子
１４…第１のデジタル出力ポート
１５…第１の直列データ出力端子
１６…第１のクロック信号端子
１７…第１のリード・イネーブル端子
２０…第２の受信回路
２１…第２の入力端子
２２…第２のデジタル出力ポート
２３…第２の直列データ出力端子
２４…第２のクロック信号端子
２５…第２のリード・イネーブル端子
２８…デジタル・インタフェースおよび制御ロジック回路
２９…デジタル入力ポート
３０…直列データ入力端子
３１…直列クロック端子
３２…フレーム同期端子
３４…アナログ接地端子
３５…デジタル接地端子
３６…第１の供給電圧端子
３７…第２の供給電圧端子
３８…電圧レギュレータ
４０…マスタ・クロック端子
４３…信号発生器
４５…位相アキュムレータ
４７，４８…第１の記憶レジスタ
４９…第１のマルチプレクサ
５０…読出し専用メモリ（ＲＯＭ）
５１…デジタル−アナログ変換器（ＤＡＣ）
５２…第２のマルチプレクサ
５３…第１のバイパス回路
５４…第２のバイパス回路
５５…コンパレータ
５６…出力ライン
５７…第３のマルチプレクサ
５８…加算器
５９，６０…第２の記憶レジスタ
【図１】
2007506091.tif 000003
【図２】
2007506091.tif 000004
【図３】
2007506091.tif 000005
【国際調査報告】
2007506091.tif 000006
2007506091.tif 000007
2007506091.tif 000008