(57)【要約】【課題】発光輝度のばらつきを低減することの可能な画素回路および表示装置を提供する。【解決手段】本開示の一実施の形態に係る画素回路は、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行う際の駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、駆動トランジスタの、発光素子側の第１端子と、書き込みトランジスタの、駆動トランジスタ側の第２端子との間の導電パスに設けられた第２スイッチングトランジスタとを備えている。この画素回路は、さらに、駆動トランジスタのゲートと、第１端子との間の導電パスに設けられた第１保持容量と、駆動トランジスタのゲートと、第２端子との間の導電パスに設けられた第２保持容量とを備えている。【選択図】図２
2019144453.tif 000002
【特許請求の範囲】
【請求項１】
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタの、前記発光素子側の第１端子と、前記書き込みトランジスタの、前記駆動トランジスタ側の第２端子との間の導電パスに設けられた第２スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第１端子との間の導電パスに設けられた第１保持容量と、
前記駆動トランジスタのゲートと、前記第２端子との間の導電パスに設けられた第２保持容量と
を備えた
画素回路。
【請求項２】
前記駆動トランジスタに流れる電流を制御する第３スイッチングトランジスタと、
前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタと
を更に備えた
請求項１に記載の画素回路。
【請求項３】
前記第１端子と、前記発光素子との間の導電パスに設けられた第６スイッチングトランジスタを更に備えた
請求項１に記載の画素回路。
【請求項４】
前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタを更に備えた
請求項１に記載の画素回路。
【請求項５】
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタの、前記発光素子側の第１端子と、前記書き込みトランジスタの、前記駆動トランジスタ側の第２端子との間の導電パスに設けられた第２スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第１端子との間の導電パスに設けられた第１保持容量と、
前記駆動トランジスタのゲートと、前記第２端子との間の導電パスに設けられた第２保持容量と
を有する
表示装置。
【請求項６】
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタをオフさせた状態で、前記第１スイッチングトランジスタをオンオフさせ、前記第１保持容量および前記第２保持容量に、前記駆動トランジスタの閾値電圧に対応する電圧を保持させることにより、前記補正動作を行う
請求項５に記載の表示装置。
【請求項７】
前記画素回路は、
前記駆動トランジスタに流れる電流を制御する第３スイッチングトランジスタと、
前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタと
を更に有し、
前記第１スイッチングトランジスタが、前記駆動トランジスタのゲートおよび前記第３スイッチングトランジスタ側の端子の間の導電パスに設けられ、
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタをオフさせた状態で、前記第３スイッチングトランジスタおよび前記第１スイッチングトランジスタをオンオフさせることにより、前記補正動作を行う
請求項５に記載の表示装置。
【請求項８】
前記画素回路は、前記第１端子と、前記発光素子との間の導電パスに設けられた第６スイッチングトランジスタを更に有し、
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタおよび前記第６スイッチングトランジスタをオフさせた状態で、前記第１スイッチングトランジスタをオンオフさせることにより、前記補正動作を行う
請求項５に記載の表示装置。
【請求項９】
前記画素回路は、前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタを更に有し、
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタをオフさせた状態で、前記第４スイッチングトランジスタおよび前記第１スイッチングトランジスタをオンオフさせることにより、前記補正動作を行う
請求項５に記載の表示装置。
【請求項１０】
前記駆動回路は、前記補正動作を行った後、前記書き込みトランジスタをオンさせることにより、前記書き込みトランジスタのゲートに、前記信号電圧に対応する電圧を印加する
請求項６から請求項９のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、画素回路および表示装置に関する。
【背景技術】
【０００２】
近年、映像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が商品化されている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、軽量化、薄型化、高輝度化することができる。さらに、有機ＥＬ素子の応答速度は、数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。
【０００３】
アクティブマトリックス型の有機ＥＬ表示装置においては、各走査線が順次走査されると共に、映像信号に対応する信号電圧がサンプリングされ、保持容量に書き込まれる。即ち、線順次走査によって、信号電圧の書込動作が行われる。また、有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度が画素ごとに異なる場合には、有機ＥＬ素子の発光輝度がばらつき、画面の一様性（ユニフォーミティ）が損なわれてしまう。そこで、アクティブマトリックス型の有機ＥＬ表示装置では、駆動トランジスタの閾値電圧や移動度のばらつきに起因する発光輝度のばらつきを低減する補正動作が、線順次走査に併せて行われる（特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１３３５４３号公報
【特許文献２】特開２００６−０３０９２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、有機ＥＬ表示装置では、上述の補正動作で、発光輝度のばらつきをより一層、低減することが求められている。従って、発光輝度のばらつきをより一層、低減することの可能な画素回路および表示装置を提供することが望ましい。
【課題を解決するための手段】
【０００６】
本開示の一実施の形態に係る画素回路は、発光素子に流れる電流を制御する駆動トランジスタと、駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタとを備えている。この画素回路は、さらに、駆動トランジスタのゲート−ソース間電圧を駆動トランジスタの閾値電圧に近づける補正動作を行う際の駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、駆動トランジスタの、発光素子側の第１端子と、書き込みトランジスタの、駆動トランジスタ側の第２端子との間の導電パスに設けられた第２スイッチングトランジスタとを備えている。この画素回路は、さらに、駆動トランジスタのゲートと、第１端子との間の導電パスに設けられた第１保持容量と、駆動トランジスタのゲートと、第２端子との間の導電パスに設けられた第２保持容量とを備えている。
【０００７】
本開示の一実施の形態に係る表示装置は、各々が発光素子と画素回路とを含む複数の画素と、複数の画素を駆動する駆動回路とを備えている。この表示装置において、画素回路は、上記の画素回路と同じ構成要素を有している。
【０００８】
本開示の一実施の形態に係る画素回路および表示装置では、４つのトランジスタ（駆動トランジスタ、書き込みトランジスタ、第１スイッチングトランジスタおよび第２スイッチングトランジスタ）と、２つの保持容量（第１保持容量および第２保持容量）とが設けられている。これにより、少なくとも、駆動トランジスタのゲートへの信号電圧を書き込む際に、駆動トランジスタのソース電位の揺れを抑えることが可能となる。
【発明の効果】
【０００９】
本開示の一実施の形態に係る画素回路および表示装置によれば、少なくとも、駆動トランジスタのゲートへの信号電圧を書き込む際に、駆動トランジスタのソース電位の揺れを抑えることができるようにしたので、発光輝度のばらつきを低減することができる。なお、本開示の効果は、ここに記載された効果に必ずしも限定されず、本明細書中に記載されたいずれの効果であってもよい。
【図面の簡単な説明】
【００１０】
【図１】本開示による第１の実施の形態に係る表示装置の概略構成図である。
【図２】各画素の回路構成の一例を表す図である。
【図３】１つの画素に着目したときの走査線および各種制御線に印加される電圧ならびに駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例を表す図である。
【図４】画素の動作の一例を表す図である。
【図５】画素の動作の一例を表す図である。
【図６】画素の動作の一例を表す図である。
【図７】画素の動作の一例を表す図である。
【図８】本開示による第２の実施の形態に係る表示装置の概略構成図である。
【図９】１つの画素に着目したときの走査線および各種制御線に印加される電圧の経時変化の一例を表す図である。
【図１０】画素の動作の一例を表す図である。
【図１１】本開示による第３の実施の形態に係る表示装置の概略構成図である。
【図１２】各画素の回路構成の一例を表す図である。
【図１３】１つの画素に着目したときの走査線および各種制御線に印加される電圧ならびに駆動トランジスタのゲート電圧およびソース電圧の経時変化の一例を表す図である。
【図１４】画素の動作の一例を表す図である。
【図１５】画素の動作の一例を表す図である。
【図１６】画素の動作の一例を表す図である。
【図１７】画素の動作の一例を表す図である。
【図１８】画素の動作の一例を表す図である。
【図１９】図１３に示した走査線および各種制御線の電圧波形の一変形例を表す図である。
【図２０】本開示による第４の実施の形態に係る表示装置の概略構成図である。
【図２１】各画素の回路構成の一例を表す図である。
【図２２】１つの画素に着目したときの走査線および各種制御線に印加される電圧の経時変化の一例を表す図である。
【図２３】本開示による第４の実施の形態に係る表示装置の概略構成図である。
【図２４】各画素の回路構成の一例を表す図である。
【図２５】１つの画素に着目したときの走査線および各種制御線に印加される電圧の経時変化の一例を表す図である。
【図２６】上記実施の形態およびその変形例に係る表示装置の一適用例の外観を表す斜視図である。
【発明を実施するための形態】
【００１１】
以下、本開示を実施するための形態について、図面を参照して詳細に説明する。以下に説明する実施の形態は、いずれも本開示の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。なお、説明は以下の順序で行う。
１．第１の実施の形態（表示装置）
２．第２の実施の形態（表示装置）
３．第３の実施の形態（表示装置）
４．第３の実施の形態の変形例（表示装置）
５．第４の実施の形態（表示装置）
６．適用例（電子機器）
【００１２】
＜１．第１の実施の形態＞
[構成]
図１は、本開示の第１の実施の形態に係る表示装置１の概略構成を表したものである。表示装置１は、例えば、画素アレイ部１０、コントローラ２０およびドライバ３０を備えている。コントローラ２０およびドライバ３０が、本開示の「駆動回路」の一具体例に対応する。画素アレイ部１０は、複数の画素１１が行列状に配置されてなる。コントローラ２０およびドライバ３０は、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づいて、複数の画素１１を駆動する。
【００１３】
（画素アレイ部１０）
図２は、画素アレイ部１０に含まれる各画素１１の回路構成の一例を表したものである。画素アレイ部１０は、コントローラ２０およびドライバ３０によって各画素１１がアクティブマトリクス駆動されることにより、外部から入力された映像信号Ｄｉｎおよび同期信号Ｔｉｎに基づく画像を表示する。画素アレイ部１０は、行方向に延在する複数の走査線ＷＳＬ、複数の電源制御線ＤＳＬおよび複数の制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３と、列方向に延在する複数の信号線ＤＴＬとを有している。画素アレイ部１０は、さらに、走査線ＷＳＬと信号線ＤＴＬとが互いに交差する箇所ごとに１つずつ設けられた複数の画素１１を有している。
【００１４】
走査線ＷＳＬは、各画素１１の選択に用いられるものであり、各画素１１を所定の単位（例えば画素行）ごとに選択する選択パルスを各画素１１に供給するものである。信号線ＤＴＬは、映像信号Ｄｉｎに応じた信号電圧Ｖｓｉｇの、各画素１１への供給に用いられるものであり、信号電圧Ｖｓｉｇを含むデータパルスを各画素１１に供給するものである。電源制御線ＤＳＬは、各画素１１への電力の供給を制御する制御パルスを各画素１１に供給するものである。具体的には、制御線ＤＳＬは、後述のスイッチングトランジスタＴｒ３のオンオフを制御する制御パルスを各画素１１に供給するものである。制御線ＣＴＬ１は、後述のスイッチングトランジスタＴｒ４のオンオフを制御する制御パルスを各画素１１に供給するものである。制御線ＣＴＬ２は、後述のスイッチングトランジスタＴｒ５のオンオフを制御する制御パルスを各画素１１に供給するものである。制御線ＣＴＬ３は、後述のスイッチングトランジスタＴｒ６のオンオフを制御する制御パルスを各画素１１に供給するものである。
【００１５】
各画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３が、本開示の「発光素子」の一具体例に対応する。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１３は、素子容量（後述の素子容量Ｃｅｌ）を有している。画素回路１２は、有機ＥＬ素子１３の発光・消光を制御する。画素回路１２は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１２は、例えば、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、スイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６および保持容量Ｃｓ１，Ｃｓ２を含んで構成されている。
【００１６】
スイッチングトランジスタＴｒ３は、本開示の「第３スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ４は、本開示の「第１スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ５は、本開示の「第４スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ６は、本開示の「第２スイッチングトランジスタ」の一具体例に対応する。保持容量Ｃｓ１は本開示の「第１保持容量」の一具体例に対応する。保持容量Ｃｓ２本開示の「第２保持容量」の一具体例に対応する。
【００１７】
書き込みトランジスタＴｒ１は、駆動トランジスタＴｒ２のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書き込みトランジスタＴｒ１は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を、保持容量Ｃｓ２を介して駆動トランジスタＴｒ２のゲートに書き込む。駆動トランジスタＴｒ２は、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ２は、有機ＥＬ素子１３を駆動する。駆動トランジスタＴｒ２は、書き込みトランジスタＴｒ１によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御する。
【００１８】
保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を保持するものである。保持容量Ｃｓ２は、書き込みトランジスタＴｒ１の、駆動トランジスタＴｒ２側の端子Ｐ１と、駆動トランジスタＴｒ２のゲートとの間に所定の電圧を保持するものである。保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲートと、有機ＥＬ素子１３のアノード（駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２）との間の導電パスに設けられている。保持容量Ｃｓ２は、書き込みトランジスタＴｒ１の、駆動トランジスタＴｒ２側の端子Ｐ１と、駆動トランジスタＴｒ２のゲートとの間の導電パスに設けられている。
【００１９】
保持容量Ｃｓ１の容量と、保持容量Ｃｓ２の容量とは、例えば、互いに等しくなっている。スイッチングトランジスタＴｒ３は、駆動トランジスタＴｒ２に流れる電流を制御する。スイッチングトランジスタＴｒ３は、固定電圧線Ｖｃｃと、駆動トランジスタＴｒ２の、固定電圧線Ｖｃｃ側の端子との間の導電パスに設けられている。従って、スイッチングトランジスタＴｒ３は、スイッチングトランジスタＴｒ３がオンすることにより、駆動トランジスタＴｒ２に所定の電流を供給する。スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ２のゲート−ソース間電圧を駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける補正動作を行う際の駆動トランジスタＴｒ２のゲート電圧Ｖｇを制御する。スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ２のゲートおよびスイッチングトランジスタＴｒ３側の端子の間の導電パスに設けられている。
【００２０】
スイッチングトランジスタＴｒ５は、駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２に対する、固定電圧線Ｖｓｓの電圧の印加を制御する。スイッチングトランジスタＴｒ５は、駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２と、固定電圧線Ｖｓｓとの間の導電パスに設けられている。スイッチングトランジスタＴｒ６は、駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２と、書き込みトランジスタＴｒ１の、有機ＥＬ素子１３側の端子Ｐ１との間の導電パスに設けられている。
【００２１】
書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２およびスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。なお、書き込みトランジスタＴｒ１およびスイッチングトランジスタＴｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６が、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。これらのトランジスタがエンハンスメント型であるものとして、以下の説明がなされているが、これらのトランジスタが、デプレッション型であってもよい。
【００２２】
各信号線ＤＴＬは、後述の水平セレクタ３１の出力端（図示せず）と、書き込みトランジスタＴｒ１のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端（図示せず）と、書き込みトランジスタＴｒ１のゲートとに接続されている。各電源制御線ＤＳＬは、後述のドライブスキャナ３３の出力端（図示せず）と、スイッチングトランジスタＴｒ３のゲートとに接続されている。
【００２３】
各制御線ＣＴＬ１は、後述の制御スキャナ３４Ａの出力端（図示せず）と、スイッチングトランジスタＴｒ４のゲートとに接続されている。各制御線ＣＴＬ２は、後述の制御スキャナ３４Ｂの出力端（図示せず）と、スイッチングトランジスタＴｒ５のゲートとに接続されている。各制御線ＣＴＬ３は、後述の制御スキャナ３４Ａの出力端（図示せず）と、スイッチングトランジスタＴｒ６のゲートとに接続されている。
【００２４】
書き込みトランジスタＴｒ１のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ１のソースまたはドレインが信号線ＤＴＬに接続されている。書き込みトランジスタＴｒ１のソースおよびドレインのうち信号線ＤＴＬに未接続の端子（端子Ｐ１）が保持容量Ｃｓ２に接続されている。駆動トランジスタＴｒ２のゲートは、保持容量Ｃｓ２に接続されている。駆動トランジスタＴｒ２のソースまたはドレインがスイッチングトランジスタＴｒ３のソースまたはドレインに接続されている。駆動トランジスタＴｒ２のソースおよびドレインのうちスイッチングトランジスタＴｒ３に未接続の端子（端子Ｐ２）が有機ＥＬ素子１３のアノードに接続されている。
【００２５】
スイッチングトランジスタＴｒ３のゲートは、電源制御線ＤＳＬに接続されている。スイッチングトランジスタＴｒ３のソースまたはドレインが固定電圧線Ｖｃｃに接続されている。スイッチングトランジスタＴｒ３のソースおよびドレインのうち固定電圧線Ｖｃｃに未接続の端子が駆動トランジスタＴｒ２のソースまたはドレインに接続されている。スイッチングトランジスタＴｒ４のゲートは、制御線ＣＴＬ１に接続されている。スイッチングトランジスタＴｒ４のソースまたはドレインが駆動トランジスタＴｒ２のゲートに接続されている。スイッチングトランジスタＴｒ４のソースおよびドレインのうち駆動トランジスタＴｒ２のゲートに未接続の端子が駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２とは別の端子）に接続されている。
【００２６】
スイッチングトランジスタＴｒ５のゲートは、制御線ＣＴＬ２に接続されている。スイッチングトランジスタＴｒ５のソースまたはドレインが固定電圧線Ｖｓｓに接続されている。スイッチングトランジスタＴｒ５のソースおよびドレインのうち固定電圧線Ｖｓｓに未接続の端子が駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。スイッチングトランジスタＴｒ６のゲートは、制御線ＣＴＬ３に接続されている。スイッチングトランジスタＴｒ６のソースまたはドレインが書き込みトランジスタＴｒ１のソースまたはドレイン（端子Ｐ１）に接続されている。スイッチングトランジスタＴｒ６のソースおよびドレインのうち端子Ｐ１に未接続の端子が駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。
【００２７】
保持容量Ｃｓ１の一端が駆動トランジスタＴｒ２のゲートに接続されている。保持容量Ｃｓ１の他端が駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。保持容量Ｃｓ２の一端が書き込みトランジスタＴｒ１のソースまたはドレイン（端子Ｐ１）に接続されている。保持容量Ｃｓ２の他端が駆動トランジスタＴｒ２のゲートに接続されている。有機ＥＬ素子１３のアノードは、駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。有機ＥＬ素子１３のカソードは、カソード電圧線Ｖｃａｔに接続されている。
【００２８】
ドライバ３０は、例えば、水平セレクタ３１、ライトスキャナ３２、ドライブスキャナ３３および制御スキャナ３４Ａ，３４Ｂを有している。
【００２９】
水平セレクタ３１は、例えば、制御信号の入力に応じて（同期して）、映像信号処理回路２１から入力されたアナログの信号電圧Ｖｓｉｇを、各信号線ＤＴＬに印加する。具体的には、水平セレクタ３１は、ライトスキャナ３２により選択された画素１１へ、信号線ＤＴＬを介して信号電圧Ｖｓｉｇを供給する。信号電圧Ｖｓｉｇは、映像信号Ｄｉｎに対応する電圧値となっている。
【００３０】
ライトスキャナ３２は、複数の画素１１を所定の単位ごとに走査する。具体的には、ライトスキャナ３２は、１フレーム期間において、各走査線ＷＳＬに選択パルスを順次、出力する。ライトスキャナ３２は、例えば、制御信号の入力に応じて（同期して）、複数の走査線ＷＳＬを所定のシーケンスで選択することにより、信号電圧Ｖｓｉｇの書き込みおよび発光を所望の順番で実行させる。信号電圧Ｖｓｉｇの書き込み（信号書込）とは、駆動トランジスタＴｒ２のゲートに対して、信号電圧Ｖｓｉｇを、書き込みトランジスタＴｒ１および保持容量Ｃｓ２を介して書き込む動作を指している。
【００３１】
ライトスキャナ３２は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、ライトスキャナ３２は、駆動対象の画素１１へ、走査線ＷＳＬを介して２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給し、書き込みトランジスタＴｒ１のオンオフ制御を行う。オン電圧Ｖｏｎは、書き込みトランジスタＴｒ１のオン電圧以上の値となっている。オン電圧Ｖｏｎは、後述の「書き込み期間」などにライトスキャナ３２から出力される選択パルスの波高値である。オフ電圧Ｖｏｆｆは、書き込みトランジスタＴｒ１のオン電圧よりも低い値となっており、かつ、オン電圧Ｖｏｎよりも低い値となっている。
【００３２】
ドライブスキャナ３３は、例えば、制御信号の入力に応じて（同期して）、複数の電源制御線ＤＳＬを所定の単位ごとに順次選択する。ドライブスキャナ３３は、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、電源スキャナ３３は、電源制御線ＤＳＬを介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ３のオン電圧以上の値となっている。オン電圧Ｖｏｎは、後述の「発光期間」にドライブスキャナ３３から出力される電圧の波高値である。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ３のオン電圧よりも低い値となっている。
【００３３】
制御スキャナ３４Ａは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ１，ＣＴＬ３を所定の単位ごとに順次選択する。制御スキャナ３４Ａは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ａは、制御線ＣＴＬ１，ＣＴＬ３を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ４、６のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ４、６のオン電圧よりも低い値となっている。
【００３４】
制御スキャナ３４Ｂは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ２を所定の単位ごとに順次選択する。制御スキャナ３４Ｂは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ｂは、制御線ＣＴＬ２を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ５のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ５のオン電圧よりも低い値となっている。
【００３５】
（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、映像信号処理回路２１、タイミング生成回路２２および電源回路２３を有している。映像信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。映像信号処理回路２１は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、ドライバ３０内の各回路が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。電源回路２３は、水平セレクタ３１、ライトスキャナ３２、ドライブスキャナ３３、制御スキャナ３４Ａ，３４Ｂ、映像信号処理回路２１およびタイミング生成回路２２等の種々の回路で必要となる種々の固定電圧を生成し、供給する。
【００３６】
[動作]
次に、本実施の形態の表示装置１の動作（消光から発光までの動作）について説明する。本実施の形態では、有機ＥＬ素子１３のＩ−Ｖ特性が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、有機ＥＬ素子１３のＩ−Ｖ特性の変動に対する補償動作を組み込んでいる。さらに、本実施の形態では、駆動トランジスタＴｒ２の閾値電圧が経時変化しても、その影響を受けることなく、有機ＥＬ素子１３の発光輝度を一定に保つようにするために、上記閾値電圧の変動に対する補正動作を組み込んでいる。
【００３７】
図３は、１つの画素１１に着目したときの走査線ＷＳＬ、電源制御線ＤＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３に印加される電圧ならびに駆動トランジスタＴｒ２のゲート電圧Ｖｇおよびソース電圧Ｖｓの経時変化の一例を表したものである。図４〜図７は、画素１１の動作の一例を表したものである。
【００３８】
まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける閾値補正の準備を行う。閾値補正とは、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ２の閾値電圧に近づける補正動作を指している。閾値補正の準備前、有機ＥＬ素子１３は発光している。このとき、走査線ＷＳＬの電圧がＶｏｆｆとなっており、制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３の電圧がＶｏｆｆとなっており、電源制御線ＤＳＬの電圧がＶｏｎとなっている（図４）。駆動トランジスタＴｒ２は飽和領域で動作するので、有機ＥＬ素子１３に流れる電流Ｉｄｓは、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓの大きさに応じた値となっている。
【００３９】
コントローラ２０およびドライバ３０は、閾値補正の準備を開始するにあたって、有機ＥＬ素子１３を消光する。具体的には、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ４，Ｔｒ５，Ｔｒ６をオンさせる（時刻Ｔ１、図５）。この時、駆動トランジスタＴｒ２のゲートにはＶｃｃが、駆動トランジスタＴｒ２の端子Ｐ２および書き込みトランジスタＴｒ１の端子Ｐ１にはＶｓｓが充電される。駆動トランジスタＴｒ２の端子Ｐ２に充電される電圧Ｖｓｓが有機ＥＬ素子１３の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい時、つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであれば有機ＥＬ素子１３は消光する。また閾値補正動作を正常に行うためにＶｃｃとＶｓｓの差は駆動トランジスタＴｒ２の閾値電圧Ｖｔｈ以上とする必要がある。
【００４０】
次に、コントローラ２０およびドライバ３０は、閾値補正動作においてスイッチングトランジスタＴｒ３をオフさせる（時刻Ｔ２）。スイッチングトランジスタＴｒ３をオフすることで、図６に示したように電流が流れ、駆動トランジスタＴｒ２のゲート電圧が低下する。一定時間経過後、駆動トランジスタＴｒ２のゲート電圧はＶｓｓと駆動トランジスタＴｒ２の閾値電圧の和であるＶｓｓ＋Ｖｔｈとなり、保持容量Ｃｓ１、Ｃｓ２それぞれに、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈが保持される。その後、スイッチングトランジスタＴｒ４、Ｔｒ６をオフする（時刻Ｔ３）。このようにして、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ５をオンさせるとともに、書き込みトランジスタＴｒ１をオフさせた状態で、スイッチングトランジスタＴｒ６およびスイッチングトランジスタＴｒ４をオンオフさせることにより、補正動作を行う。
【００４１】
次に、コントローラ２０およびドライバ３０は、書き込み期間において、書き込みトランジスタＴｒ１をオンさせ、書き込みトランジスタＴｒ１の端子Ｐ１に信号電圧Ｖｓｉｇを書き込む（時刻Ｔ４、図７）。この時、書き込みトランジスタＴｒ１の端子Ｐ１の電位変化が保持容量Ｃｓ２を介して駆動トランジスタＴｒ２のゲートに入力される。つまり、コントローラ２０およびドライバ３０は、補正動作を行った後、書き込みトランジスタＴｒ１をオンさせることにより、書き込みトランジスタＴｒ１のゲートに、信号電圧Ｖｓｉｇに対応する電圧を印加する。その結果、駆動トランジスタＴｒ２のゲート電圧は、図７で示すようにＶｘとなる。このＶｘは、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈを含むので、駆動トランジスタＴｒ２のゲートソース電圧Ｖｇｓは駆動トランジスタＴｒ２の閾値電圧を反映したものとなる。コントローラ２０およびドライバ３０は、信号書き込み終了時に書き込みトランジスタＴｒ１をオフさせる（時刻Ｔ５）。最後に、コントローラ２０およびドライバ３０は、発光期間においてスイッチングトランジスタＴｒ５をオフし、スイッチングトランジスタＴｒ３をオンする(時刻Ｔ６、図４)。スイッチングトランジスタＴｒ３をオンすることで、電源回路２３から電流が流れ、有機ＥＬ素子１３は発光する。
【００４２】
[効果]
次に、本実施の形態の表示装置１における効果について説明する。
【００４３】
本実施の形態では、６つのトランジスタ（駆動トランジスタＴｒ２、書き込みトランジスタＴｒ１、４つのスイッチングトランジスタ（Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６））と、２つの保持容量（保持容量Ｃｓ１，Ｃｓ２）とが設けられている。これにより、少なくとも、駆動トランジスタＴｒ２のゲートへの信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタＴｒ２のソース電位の揺れを抑えることができる。その結果、発光輝度のばらつきを低減することができる。
【００４４】
本実施の形態では、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは信号書き込み前に行われる閾値補正動作によって補正される。これにより、有機ＥＬ素子１３に流れる電流のバラツキを補正することが可能となる。さらに、信号書き込み時に、駆動トランジスタＴｒ２のソース電圧は、スイッチングトランジスタＴｒ５を介してＶｓｓとなるので、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは、カソード電位の揺れの影響を受けず、変化することがない。その結果、ムラやクロストークのない均一な画質を得ることができる。
【００４５】
＜２．第２の実施の形態＞
[構成]
図８は、本開示の第２の実施の形態に係る表示装置２の概略構成を表したものである。表示装置２は、上記実施の形態に係る表示装置１において、制御スキャナ３４Ａの代わりに、制御スキャナ３４Ｃ，３４Ｄを設けたものに相当する。
【００４６】
本実施の形態では、各制御線ＣＴＬ１は、制御スキャナ３４Ｃの出力端（図示せず）と、スイッチングトランジスタＴｒ４のゲートとに接続されている。各制御線ＣＴＬ２は、制御スキャナ３４Ｂの出力端（図示せず）と、スイッチングトランジスタＴｒ５のゲートとに接続されている。各制御線ＣＴＬ３は、制御スキャナ３４Ｄの出力端（図示せず）と、スイッチングトランジスタＴｒ６のゲートとに接続されている。
【００４７】
制御スキャナ３４Ｃは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ１を所定の単位ごとに順次選択する。制御スキャナ３４Ｃは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ｃは、制御線ＣＴＬ１を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ４のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ４のオン電圧よりも低い値となっている。
【００４８】
制御スキャナ３４Ｄは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ３を所定の単位ごとに順次選択する。制御スキャナ３４Ｄは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ｄは、制御線ＣＴＬ３を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ６のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ６のオン電圧よりも低い値となっている。
【００４９】
[動作]
次に、本実施の形態の表示装置２の動作（消光から発光までの動作）について説明する。
【００５０】
図９は、１つの画素１１に着目したときの走査線ＷＳＬ、電源制御線ＤＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ２，ＣＴＬ３に印加される電圧の経時変化の一例を表したものである。図１０は、画素１１の動作の一例を表したものである。本実施の形態では、書き込み時に、書き込みトランジスタＴｒ１とスイッチングトランジスタＴｒ４とが互いに同時にオンしている期間（図９中の時刻Ｔ４〜Ｔ５内の一部）が存在している。
【００５１】
[効果]
信号書き込み時において、書き込みトランジスタＴｒ１とスイッチングトランジスタＴｒ４とを同時にオンする効果について説明する。
【００５２】
本実施の形態では、６つのトランジスタ（駆動トランジスタＴｒ２、書き込みトランジスタＴｒ１、４つのスイッチングトランジスタ（Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６））と、２つの保持容量（保持容量Ｃｓ１，Ｃｓ２）とが設けられている。これにより、少なくとも、駆動トランジスタＴｒ２のゲートへの信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタＴｒ２のソース電位の揺れを抑えることができる。その結果、発光輝度のばらつきを低減することができる。
【００５３】
また、本実施の形態では、上述したように、信号書き込み前に、駆動トランジスタＴｒ２の閾値補正動作が行われている。これにより、書き込み時においてスイッチングトランジスタＴｒ４をオンする前には、駆動トランジスタＴｒ２のゲート電圧はＶｘという値となっている。この状態でスイッチングトランジスタＴｒ４をオンすると、図１０のように電流が流れる。この時、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓが補正されるので、駆動トランジスタＴｒ２を流れる電流は駆動トランジスタＴｒ２の移動度を反映したものとなる。つまり、駆動トランジスタＴｒ２の移動度が大きいと、駆動トランジスタＴｒ２を流れる電流は大きく、駆動トランジスタＴｒ２の移動度が小さいと、駆動トランジスタＴｒ２を流れる電流は小さくなり、その値に応じて駆動トランジスタＴｒ２のゲート電圧も低下する。一定時間経過後、駆動トランジスタＴｒ２のゲート電圧がＶｙとなった時に、スイッチングトランジスタＴｒ４をオフすることで、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは移動度を反映した値となり、駆動トランジスタＴｒ２に対して閾値補正だけでなく移動度補正もすることができる。移動度補正とは、駆動トランジスタＴｒ２のゲート−ソース間に保持される電圧（ゲート−ソース間電圧Ｖｇｓ）を、駆動トランジスタＴｒ２の移動度の大きさに応じて補正する動作を指している。
【００５４】
＜３．第３の実施の形態＞
[構成]
図１１は、本開示の第３の実施の形態に係る表示装置３の概略構成を表したものである。表示装置３は、上記実施の形態に係る表示装置１において、制御スキャナ３４Ａ，３４Ｂの代わりに、制御スキャナ３４Ｅを設け，各画素回路１２を図１２に示した構成にしたものに相当する。
【００５５】
本実施の形態では、各制御線ＣＴＬ１，ＣＴＬ３は、制御スキャナ３４Ｅの出力端（図示せず）に接続されている。本実施の形態では、各画素回路１２は、例えば、書き込みトランジスタＴｒ１、駆動トランジスタＴｒ２、スイッチングトランジスタＴｒ４，Ｔｒ６および保持容量Ｃｓ１，Ｃｓ２を含んで構成されている。
【００５６】
書き込みトランジスタＴｒ１は、駆動トランジスタＴｒ２のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書き込みトランジスタＴｒ１は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を、保持容量Ｃｓ２を介して駆動トランジスタＴｒ２のゲートに書き込む。駆動トランジスタＴｒ２は、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ２は、有機ＥＬ素子１３を駆動する。駆動トランジスタＴｒ２は、書き込みトランジスタＴｒ１によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御する。
【００５７】
保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲート−ソース間に所定の電圧を保持するものである。保持容量Ｃｓ２は、書き込みトランジスタＴｒ１の、駆動トランジスタＴｒ２側の端子Ｐ１と、駆動トランジスタＴｒ２のゲートとの間に所定の電圧を保持するものである。保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲートと、有機ＥＬ素子１３のアノード（駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２）との間の導電パスに設けられている。保持容量Ｃｓ２は、書き込みトランジスタＴｒ１の、駆動トランジスタＴｒ２側の端子Ｐ１と、駆動トランジスタＴｒ２のゲートとの間の導電パスに設けられている。
【００５８】
保持容量Ｃｓ１の容量と、保持容量Ｃｓ２の容量とは、例えば、互いに等しくなっている。スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ２のゲート−ソース間電圧を駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける補正動作を行う際の駆動トランジスタＴｒ２のゲート電圧Ｖｇを制御する。スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ２のゲートおよび固定電圧線Ｖｏｆｓの間の導電パスに設けられている。スイッチングトランジスタＴｒ６は、駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２と、書き込みトランジスタＴｒ１の、有機ＥＬ素子１３側の端子Ｐ１との間の導電パスに設けられている。
【００５９】
各信号線ＤＴＬは、水平セレクタ３１の出力端（図示せず）と、書き込みトランジスタＴｒ１のソースまたはドレインとに接続されている。各走査線ＷＳＬは、後述のライトスキャナ３２の出力端（図示せず）と、書き込みトランジスタＴｒ１のゲートとに接続されている。各電源制御線ＤＳＬは、ドライブスキャナ３３の出力端（図示せず）と、駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２とは別の端子）とに接続されている。
【００６０】
各制御線ＣＴＬ１は、制御スキャナ３４Ｅの出力端（図示せず）と、スイッチングトランジスタＴｒ４のゲートとに接続されている。各制御線ＣＴＬ３は、制御スキャナ３４Ｅの出力端（図示せず）と、スイッチングトランジスタＴｒ６のゲートとに接続されている。
【００６１】
書き込みトランジスタＴｒ１は、駆動トランジスタＴｒ２のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。書き込みトランジスタＴｒ１のゲートは、走査線ＷＳＬに接続されている。書き込みトランジスタＴｒ１のソースまたはドレインが信号線ＤＴＬに接続されている。書き込みトランジスタＴｒ１のソースおよびドレインのうち信号線ＤＴＬに未接続の端子（端子Ｐ１）が保持容量Ｃｓ２に接続されている。駆動トランジスタＴｒ２は、有機ＥＬ素子１３に流れる電流を制御する。駆動トランジスタＴｒ２のゲートは、保持容量Ｃｓ２に接続されている。駆動トランジスタＴｒ２のソースまたはドレインが電源制御線ＤＳＬに接続されている。駆動トランジスタＴｒ２のソースおよびドレインのうち電源制御線ＤＳＬに未接続の端子（端子Ｐ２）が有機ＥＬ素子１３のアノードに接続されている。
【００６２】
スイッチングトランジスタＴｒ４は、駆動トランジスタＴｒ２のゲート−ソース間電圧を駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける補正動作を行う際の駆動トランジスタＴｒ２のゲート電圧Ｖｇを制御する。スイッチングトランジスタＴｒ４のゲートは、制御線ＣＴＬ１に接続されている。スイッチングトランジスタＴｒ４のソースまたはドレインが固定電圧線Ｖｏｆｓに接続されている。スイッチングトランジスタＴｒ４のソースおよびドレインのうち固定電圧線Ｖｏｆｓに未接続の端子が駆動トランジスタＴｒ２のゲートに接続されている。スイッチングトランジスタＴｒ６は、駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２と、書き込みトランジスタＴｒ１の、有機ＥＬ素子１３側の端子Ｐ１との間の導電パスに設けられている。スイッチングトランジスタＴｒ６のゲートは、制御線ＣＴＬ３に接続されている。スイッチングトランジスタＴｒ６のソースまたはドレインが書き込みトランジスタＴｒ１のソースまたはドレイン（端子Ｐ１）に接続されている。スイッチングトランジスタＴｒ６のソースおよびドレインのうち端子Ｐ１に未接続の端子が駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。
【００６３】
保持容量Ｃｓ１は、駆動トランジスタＴｒ２のゲートと、有機ＥＬ素子１３のアノード（駆動トランジスタＴｒ２の、有機ＥＬ素子１３側の端子Ｐ２）との間の導電パスに設けられている。保持容量Ｃｓ１の一端が駆動トランジスタＴｒ２のゲートに接続されている。保持容量Ｃｓ１の他端が駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。保持容量Ｃｓ２は、書き込みトランジスタＴｒ１の、駆動トランジスタＴｒ２側の端子Ｐ１と、駆動トランジスタＴｒ２のゲートとの間の導電パスに設けられている。保持容量Ｃｓ２の一端が書き込みトランジスタＴｒ１のソースまたはドレイン（端子Ｐ１）に接続されている。保持容量Ｃｓ２の他端が駆動トランジスタＴｒ２のゲートに接続されている。有機ＥＬ素子１３のアノードは、駆動トランジスタＴｒ２のソースまたはドレイン（端子Ｐ２）に接続されている。有機ＥＬ素子１３のカソードは、カソード電圧線Ｖｃａｔに接続されている。
【００６４】
ドライバ３０は、例えば、水平セレクタ３１、ライトスキャナ３２、ドライブスキャナ３３および制御スキャナ３４Ｅを有している。
【００６５】
ドライブスキャナ３３は、例えば、制御信号の入力に応じて（同期して）、複数の電源制御線ＤＳＬを所定の単位ごとに順次選択する。ドライブスキャナ３３は、例えば、２種類の電圧（Ｖｃｃ、Ｖｓｓ）を出力可能となっている。具体的には、電源スキャナ３３は、電源制御線ＤＳＬを介して、各画素１１へ２種類の電圧（Ｖｃｃ、Ｖｓｓ）を供給する。固定電圧Ｖｓｓは、有機ＥＬ素子１３の閾値電圧Ｖｔｈｅｌと、有機ＥＬ素子１３のカソード電圧Ｖｃａｔとを足し合わせた電圧（Ｖｔｈｅｌ＋Ｖｃａｔ）よりも低い電圧値である。固定電圧Ｖｃｃは、電圧（Ｖｔｈｅｌ＋Ｖｃａｔ）よりも高い電圧値である。
【００６６】
制御スキャナ３４Ｅは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ１，ＣＴＬ３を所定の単位ごとに順次選択する。制御スキャナ３４Ｅは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ｅは、制御線ＣＴＬ１，ＣＴＬ３を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ４、６のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ４、６のオン電圧よりも低い値となっている。
【００６７】
[動作]
次に、本実施の形態の表示装置３の動作（消光から発光までの動作）について説明する。
【００６８】
図１３は、１つの画素１１に着目したときの走査線ＷＳＬ、電源制御線ＤＳＬおよび各種制御線ＣＴＬ１，ＣＴＬ３に印加される電圧ならびに駆動トランジスタＴｒ２のゲート電圧Ｖｇおよびソース電圧Ｖｓの経時変化の一例を表したものである。図１４〜図１８は、画素１１の動作の一例を表したものである。
【００６９】
まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに近づける閾値補正の準備を行う。閾値補正の準備前、有機ＥＬ素子１３は発光している。このとき、走査線ＷＳＬの電圧がＶｏｆｆとなっており、制御線ＣＴＬ１，ＣＴＬ３の電圧がＶｏｆｆとなっており、電源制御線ＤＳＬの電圧がＶｃｃとなっている（図１４）。駆動トランジスタＴｒ２は飽和領域で動作するので、有機ＥＬ素子１３に流れる電流Ｉｄｓは、駆動トランジスタＴｒ２のゲート−ソース間電圧Ｖｇｓの大きさに応じた値となっている。
【００７０】
コントローラ２０およびドライバ３０は、閾値補正の準備を開始するにあたって、有機ＥＬ素子１３を消光する。具体的には、コントローラ２０およびドライバ３０は、電源制御線ＤＳＬの電圧をＶｃｃからＶｓｓに変化させ（時刻Ｔ１）、スイッチングトランジスタＴｒ６をオンさせる（図１５）。この時、Ｖｓｓが有機ＥＬ素子１３の閾値Ｖｔｈｅｌとカソード電圧Ｖｃａｔの和よりも小さい時、つまりＶｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔであれば有機ＥＬ素子１３は消光し、駆動トランジスタＴｒ２の端子Ｐ２および書き込みトランジスタＴｒ１の端子Ｐ１はＶｓｓという値となる。
【００７１】
次に、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ４をオンさせ、駆動トランジスタＴｒ２のゲート電圧をＶｏｆｓにする。この時、駆動トランジスタＴｒ２のゲートソース間電圧ＶｇｓはＶｏｆｓ−Ｖｓｓという値となる。このＶｏｆｓ−Ｖｓｓが駆動トランジスタＴｒ２の閾値電圧Ｖｔｈよりも大きくないと閾値補正動作を行うことができないので、Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈとする必要がある。
【００７２】
次に、コントローラ２０およびドライバ３０は、閾値補正期間において、電源制御線ＤＳＬの電圧をＶｓｓからＶｃｃに変化させる（時刻Ｔ２、図１６）。これにより、有機ＥＬ素子１３のアノードが駆動トランジスタＴｒ２のソースとなり、図１６に示したように電流が流れる。この時、有機ＥＬ素子１３のアノード電圧が、有機ＥＬ素子１３のカソード電圧と有機ＥＬ素子１３の閾値電圧の和よりも小さければ、有機ＥＬ素子１３に電流が流れることがなく、正常に閾値補正動作が行われ、駆動トランジスタＴｒ２のソース電位は上昇し、一定時間経過後、駆動トランジスタＴｒ２のゲートソース間電圧はＶｔｈという値をとり、保持容量Ｃｓ１，Ｃｓ２それぞれに保持される。その後、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ４をオフさせる（時刻Ｔ３）。このように、コントローラ２０およびドライバ３０は、スイッチングトランジスタＴｒ６をオンさせるとともに、書き込みトランジスタＴｒ１をオフさせた状態で、スイッチングトランジスタＴｒ４をオンオフさせ、保持容量Ｃｓ１，Ｃｓ２に、駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに対応する電圧を保持させることにより、補正動作を行う。
【００７３】
次に、コントローラ２０およびドライバ３０は、閾値転送期間において、電源制御線ＤＳＬの電圧をＶｃｃからＶｓｓに変化させる（時刻Ｔ４、図１７）。これにより、有機ＥＬ素子１３のアノード電圧が低下する。この時、スイッチングトランジスタＴｒ４はオフしているので、保持容量Ｃｓ１，Ｃｓ２によって駆動トランジスタＴｒ２のゲートソース間電位Ｖｇｓは駆動トランジスタＴｒ２の閾値電圧Ｖｔｈに保持されたまま、駆動トランジスタＴｒ２のゲート電位も低下する。一定時間経過後、スイッチングトランジスタＴｒ６をオフする（時刻Ｔ５）。
【００７４】
次に、コントローラ２０およびドライバ３０は、書き込み期間において、書き込みトランジスタＴｒ１をオンさせ、書き込みトランジスタＴｒ１の端子Ｐ１に信号電圧Ｖｓｉｇを書き込む（時刻Ｔ６、図１８）。この時、書き込みトランジスタＴｒ１の端子Ｐ１の電位変化が保持容量Ｃｓ２を介して駆動トランジスタＴｒ２のゲートに入力される。つまり、コントローラ２０およびドライバ３０は、補正動作を行った後、書き込みトランジスタＴｒ１をオンさせることにより、書き込みトランジスタＴｒ１のゲートに、信号電圧Ｖｓｉｇに対応する電圧を印加する。駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは駆動トランジスタＴｒ２の閾値電圧Ｖｔｈを含むため、駆動トランジスタＴｒ２のゲートソース電圧Ｖｇｓは駆動トランジスタＴｒ２の閾値電圧Ｖｔｈを反映したものとなる。その後、コントローラ２０およびドライバ３０は、信号書き込み終了時に、書き込みトランジスタＴｒ１をオフさせる（時刻Ｔ７）。最後に、コントローラ２０およびドライバ３０は、発光期間において、電源制御線ＤＳＬの電圧をＶｓｓからＶｃｃに変化させる（時刻Ｔ８）。これにより、電源制御線ＤＳＬから電流が流れ、有機ＥＬ素子１３は発光する(図１４)。
【００７５】
[効果]
本実施の形態では、４つのトランジスタ（駆動トランジスタＴｒ２、書き込みトランジスタＴｒ１、２つのスイッチングトランジスタ（Ｔｒ４，Ｔｒ６））と、２つの保持容量（保持容量Ｃｓ１，Ｃｓ２）とが設けられている。これにより、少なくとも、駆動トランジスタＴｒ２のゲートへの信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタＴｒ２のソース電位の揺れを抑えることができる。その結果、発光輝度のばらつきを低減することができる。
【００７６】
また、本実施の形態では、上述したように、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓは信号書き込み前に行われる閾値補正動作によって補正される。これにより、有機ＥＬ素子１３に流れる電流のバラツキを補正することが可能となる。さらに、電源制御線ＤＳＬの電圧がＶｓｓとなっている時に信号書き込みを行うので、駆動トランジスタＴｒ２のソース電圧は、Ｖｓｓとなっており、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓはカソード電位の揺れの影響を受けず、変化することがない。その結果、ムラやクロストークのない均一な画質を得ることができる。
【００７７】
＜４．第３の実施の形態の変形例＞
以下に、上記第３の実施の形態に係る表示装置３の変形例について説明する。なお、以下では、上記実施の形態の表示装置１と共通する構成要素に対しては、同一の符号が付与される。さらに、上記実施の形態の表示装置１と共通する構成要素についての説明は、適宜、省略されるものとする。
【００７８】
上記実施の形態において、例えば、図１９に示したように、信号書き込み時において、電源制御線ＤＳＬの電圧をＶｓｓとは異なる値（Ｖｓｓ２）としてもよい。ここで、Ｖｓｓ２はＶｏｆｓよりも小さくＶｓｓよりも大きい値に設定されている。
【００７９】
上記第３の実施の形態において、書き込みトランジスタＴｒ１の端子Ｐ１における電圧変化が、保持容量Ｃｓ２を介して、駆動トランジスタＴｒ２のゲートに入力されている。黒表示を行う場合には、駆動トランジスタＴｒ２のゲート電圧の変化が負方向となっていることが好ましい。しかし、Ｖｓｓは、閾値補正動作を行うためにある程度小さくなっている必要がある。さらに、ドライブスキャナ３３は０Ｖ以上を出力する方が好ましい。そのため、上記第３の実施の形態における画素回路１２では、Ｖｓｓの電圧設定が難しい。そこで、本変形例では、閾値補正動作のときの電源制御線ＤＳＬの電圧をＶｓｓとし、さらに、信号書き込み前の電源制御線ＤＳＬの電圧をＶｓｓより大きいＶｓｓ２とすることで、比較的簡易に電圧設定を行うことができる。
【００８０】
＜５．第４の実施の形態＞
[構成]
図２０は、本開示の第４の実施の形態に係る表示装置４の概略構成を表したものである。図２１は、表示装置４における各画素１１の回路構成の一例を表したものである。表示装置４は、上記第３の実施の形態に係る表示装置３において、さらに、制御スキャナ３４Ｆを設けるとともに、画素１１ごとにスイッチングトランジスタＴｒ７を設けたものに相当する。スイッチングトランジスタＴｒ７は、本開示の「第６スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ７のゲートには、制御線ＣＴＬ４が接続されており、制御線ＣＴＬ４は制御スキャナ３４Ｆの出力端（図示せず）に接続されている。スイッチングトランジスタＴｒ７は、例えば、図２１に示したように、駆動トランジスタＴｒ２の端子Ｐ２と、有機ＥＬ素子１３のアノードとの間に設けられている。
【００８１】
制御スキャナ３４Ｆは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ４を所定の単位ごとに順次選択する。制御スキャナ３４Ｆは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ｆは、制御線ＣＴＬ４を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ７のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ７のオン電圧よりも低い値となっている。
【００８２】
本実施の形態では、コントローラ２０およびドライバ３０は、例えば、図２２に示したように、電源制御線ＤＳＬの電圧をＶｃｃからＶｓｓに変化させ、スイッチングトランジスタＴｒ６をオンさせるとともに、制御線ＣＴＬ４の電圧をＶｏｎからＶｏｆｆに変化させ、スイッチングトランジスタＴｒ７をオフさせる（時刻Ｔ１）。その後、コントローラ２０およびドライバ３０は、例えば、図２２に示したように、発光期間において、電源制御線ＤＳＬの電圧をＶｓｓからＶｃｃに変化させるとともに、制御線ＣＴＬ４の電圧をＶｏｆｆからＶｏｎに変化させる（時刻Ｔ８）。これにより、電源制御線ＤＳＬから電流が流れ、有機ＥＬ素子１３は発光する。つまり、本実施の形態では、コントローラ２０およびドライバ３０は、例えば、図２２に示したように、閾値補正や書込みをしている際に、スイッチングトランジスタＴｒ７をオフして、駆動トランジスタＴｒ２の端子Ｐ２と、有機ＥＬ素子１３のアノードとを非接続としている。具体的には、コントローラ２０およびドライバ３０は、例えば、図２２に示したように、スイッチングトランジスタＴｒ６をオンさせるとともに、書き込みトランジスタＴｒ１およびスイッチングトランジスタＴｒ７をオフさせた状態で、スイッチングトランジスタＴｒ４をオンオフさせることにより、補正動作を行う。これにより、少なくとも、駆動トランジスタＴｒ２のゲートへの信号電圧Ｖｓｉｇを書き込む際に、駆動トランジスタＴｒ２のソース電位の揺れを抑えることができる。その結果、発光輝度のばらつきを低減することができる。
【００８３】
＜６．第５の実施の形態＞
[構成]
図２３は、本開示の第５の実施の形態に係る表示装置５の概略構成を表したものである。図２４は、表示装置５における各画素１１の回路構成の一例を表したものである。表示装置５は、上記第３の実施の形態に係る表示装置３において、さらに、制御スキャナ３４Ｇを設けるとともに、画素１１ごとにスイッチングトランジスタＴｒ５を設けたものに相当する。スイッチングトランジスタＴｒ５は、本開示の「第４スイッチングトランジスタ」の一具体例に対応する。スイッチングトランジスタＴｒ５のゲートには、制御線ＣＴＬ２が接続されており、制御線ＣＴＬ２は制御スキャナ３４Ｇの出力端（図示せず）に接続されている。スイッチングトランジスタＴｒ５は、例えば、図２４に示したように、駆動トランジスタＴｒ２の端子Ｐ２と、固定電圧線Ｖｓｓとの間の導電パスに設けられている。スイッチングトランジスタＴｒ５は、駆動トランジスタＴｒ２の端子Ｐ２に対する、固定電圧Ｖｓｓの印加を制御する。
【００８４】
制御スキャナ３４Ｇは、例えば、制御信号の入力に応じて（同期して）、複数の制御線ＣＴＬ２を所定の単位ごとに順次選択する。制御スキャナ３４Ｇは、例えば、２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を出力可能となっている。具体的には、制御スキャナ３４Ｇは、制御線ＣＴＬ２を介して、各画素１１へ２種類の電圧（Ｖｏｎ、Ｖｏｆｆ）を供給する。オン電圧Ｖｏｎは、スイッチングトランジスタＴｒ５のオン電圧以上の値となっている。オフ電圧Ｖｏｆｆは、スイッチングトランジスタＴｒ５のオン電圧よりも低い値となっている。本実施の形態では、ドライブスキャナ３３は、電源制御線ＤＳＬに対して、固定電圧Ｖｃｃを出力可能となっている。
【００８５】
本実施の形態では、例えば、図２５に示したように、電源制御線ＤＳＬの電圧が固定電圧Ｖｃｃとなっており、画素回路１２が、駆動トランジスタＴｒ２の端子Ｐ２にスイッチングトランジスタＴｒ５を介して固定電源Ｖｓｓを接続した構成となっている。上記第３の実施の形態に係る画素回路１２では、電圧降下等を考えて電源制御線ＤＳＬは低抵抗にする必要がある。しかし、電源制御線ＤＳＬはトランジスタの制御線と同一方向に配線しなければならず、低抵抗化が比較的難しかった。それに対して、本実施の形態では、電源制御線ＤＳＬを固定電圧Ｖｃｃとしたことで、トランジスタの制御線と同一の方向に電源制御線ＤＳＬを配線する必要がなくなり、電源制御線ＤＳＬを低抵抗に配線することが比較的容易となっている。本実施の形態では、コントローラ２０およびドライバ３０は、例えば、図２５に示したように、スイッチングトランジスタＴｒ６をオンさせるとともに、書き込みトランジスタＴｒ１をオフさせた状態で、スイッチングトランジスタＴｒ５およびスイッチングトランジスタＴｒ４をオンオフさせることにより、補正動作を行う。
【００８６】
図２４に示す画素回路１２では、非発光時は駆動トランジスタＴｒ２のゲートにＶｏｆｓを書き込むことで有機ＥＬ素子１３を消光する駆動方式が取られている。また、図２４に示す画素回路１２においても、信号書き込み時に駆動トランジスタＴｒ２の端子Ｐ２はスイッチングトランジスタＴｒ５によってＶｓｓとなるので、駆動トランジスタＴｒ２のゲートソース間電圧Ｖｇｓはカソード電位の揺れの影響を受けることがない。その結果ムラやクロストークのない均一な画質を得ることができる。
【００８７】
＜６．適用例＞
以下、上記各実施の形態およびそれらの変形例（以下、「上記実施の形態等」と称する。）で説明した表示装置１〜５の適用例について説明する。上記実施の形態等の表示装置１〜５は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
【００８８】
図２６は、本適用例に係る電子機器６の概略構成例を表したものである。電子機器６は、例えば、折りたたみ可能な２枚の板状の筐体のうちの一方の筐体の主面に表示面６Ａを備えたノート型のパーソナルコンピュータである。電子機器６は、上記実施の形態等の表示装置１〜５を備えており、例えば、表示面６Ａの位置に画素アレイ部１０を備えている。本適用例では、上記実施の形態等の表示装置１〜５が設けられているので、発光輝度のばらつきを低減することができる。
【００８９】
以上、実施の形態、変形例および適用例を挙げて本開示を説明したが、本開示は実施の形態等に限定されるものではなく、種々変形が可能である。なお、本明細書中に記載された効果は、あくまで例示である。本開示の効果は、本明細書中に記載された効果に限定されるものではない。本開示が、本明細書中に記載された効果以外の効果を持っていてもよい。
【００９０】
また、例えば、本開示は以下のような構成を取ることができる。
（１）
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタの、前記発光素子側の第１端子と、前記書き込みトランジスタの、前記駆動トランジスタ側の第２端子との間の導電パスに設けられた第２スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第１端子との間の導電パスに設けられた第１保持容量と、
前記駆動トランジスタのゲートと、前記第２端子との間の導電パスに設けられた第２保持容量と
を備えた
画素回路。
（２）
前記駆動トランジスタに流れる電流を制御する第３スイッチングトランジスタと、
前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタと
を更に備えた
（１）に記載の画素回路。
（３）
前記第１端子と、前記発光素子との間の導電パスに設けられた第６スイッチングトランジスタを更に備えた
（１）に記載の画素回路。
（４）
前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタを更に備えた
（１）に記載の画素回路。
（５）
各々が発光素子と画素回路とを含む複数の画素と、
複数の前記画素を駆動する駆動回路と
を備え、
前記画素回路は、
発光素子に流れる電流を制御する駆動トランジスタと、
前記駆動トランジスタのゲートに対する、映像信号に対応した信号電圧の印加を制御する書き込みトランジスタと、
前記駆動トランジスタのゲート−ソース間電圧を前記駆動トランジスタの閾値電圧に近づける補正動作を行う際の前記駆動トランジスタのゲート電圧を制御する第１スイッチングトランジスタと、
前記駆動トランジスタの、前記発光素子側の第１端子と、前記書き込みトランジスタの、前記駆動トランジスタ側の第２端子との間の導電パスに設けられた第２スイッチングトランジスタと、
前記駆動トランジスタのゲートと、前記第１端子との間の導電パスに設けられた第１保持容量と、
前記駆動トランジスタのゲートと、前記第２端子との間の導電パスに設けられた第２保持容量と
を有する
表示装置。
（６）
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタをオフさせた状態で、前記第１スイッチングトランジスタをオンオフさせ、前記第１保持容量および前記第２保持容量に、前記駆動トランジスタの閾値電圧に対応する電圧を保持させることにより、前記補正動作を行う
（５）に記載の表示装置。
（７）
前記画素回路は、
前記駆動トランジスタに流れる電流を制御する第３スイッチングトランジスタと、
前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタと
を更に有し、
前記第１スイッチングトランジスタが、前記駆動トランジスタのゲートおよび前記第３スイッチングトランジスタ側の端子の間の導電パスに設けられ、
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタをオフさせた状態で、前記第３スイッチングトランジスタおよび前記第１スイッチングトランジスタをオンオフさせることにより、前記補正動作を行う
（５）に記載の表示装置。
（８）
前記画素回路は、前記第１端子と、前記発光素子との間の導電パスに設けられた第６スイッチングトランジスタを更に有し、
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタおよび前記第６スイッチングトランジスタをオフさせた状態で、前記第１スイッチングトランジスタをオンオフさせることにより、前記補正動作を行う
（５）に記載の表示装置。
（９）
前記画素回路は、前記第１端子に対する、固定電圧の印加を制御する第４スイッチングトランジスタを更に有し、
前記駆動回路は、前記第２スイッチングトランジスタをオンさせるとともに、前記書き込みトランジスタをオフさせた状態で、前記第４スイッチングトランジスタおよび前記第１スイッチングトランジスタをオンオフさせることにより、前記補正動作を行う
（５）に記載の表示装置。
（１０）
前記駆動回路は、前記補正動作を行った後、前記書き込みトランジスタをオンさせることにより、前記書き込みトランジスタのゲートに、前記信号電圧に対応する電圧を印加する
（６）から（９）のいずれか一項に記載の表示装置。
【符号の説明】
【００９１】
１〜５…表示装置、６…電子機器、６Ａ…表示面、１０…画素アレイ部、１１…画素、１２…画素回路、１３…有機ＥＬ素子、２０…コントローラ、２１…映像信号処理回路、２２…タイミング生成回路、２３…電源回路、３０…ドライバ、３１…水平セレクタ、３２…ライトスキャナ、３３…ドライブスキャナ、３４Ａ〜３４Ｈ…制御スキャナ、Ｃ１，Ｃ２，Ｃ３，Ｃ４…容量値、Ｃｅｌ…素子容量、Ｃｓ１，Ｃｓ２…保持容量、ＣＴＬ１〜ＣＴＬ５…制御線、Ｄｉｎ…映像信号、ＤＳＬ…電源線、ＤＴＬ…信号線、Ｉｄｓ…電流、Ｐ１，Ｐ２…端子、Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６…時刻、Ｔｉｎ…同期信号、Ｔｒ１…書き込みトランジスタＴｒ１…駆動トランジスタ、Ｔｒ３…発光制御トランジスタ、Ｔｒ４，Ｔｒ５，Ｔｒ６…スイッチングトランジスタ、Ｖｃａｔ…カソード電圧、Ｖｃｃ，Ｖｏｆｓ，Ｖｓｓ，Ｖｓｓ２…固定電圧、Ｖｇｓ…ゲート−ソース間電圧、Ｖｏｎ…オン電圧、Ｖｏｆｆ…オフ電圧、Ｖｓｉｇ…信号電圧、Ｖｔｈ，Ｖｔｈｅｌ…閾値電圧、Ｖｘ，Ｖｙ…電圧、ＷＳＬ…走査線、ΔＶ…増加量。
【図１】
2019144453.tif 000003
【図２】
2019144453.tif 000004
【図３】
2019144453.tif 000005
【図４】
2019144453.tif 000006
【図５】
2019144453.tif 000007
【図６】
2019144453.tif 000008
【図７】
2019144453.tif 000009
【図８】
2019144453.tif 000010
【図９】
2019144453.tif 000011
【図１０】
2019144453.tif 000012
【図１１】
2019144453.tif 000013
【図１２】
2019144453.tif 000014
【図１３】
2019144453.tif 000015
【図１４】
2019144453.tif 000016
【図１５】
2019144453.tif 000017
【図１６】
2019144453.tif 000018
【図１７】
2019144453.tif 000019
【図１８】
2019144453.tif 000020
【図１９】
2019144453.tif 000021
【図２０】
2019144453.tif 000022
【図２１】
2019144453.tif 000023
【図２２】
2019144453.tif 000024
【図２３】
2019144453.tif 000025
【図２４】
2019144453.tif 000026
【図２５】
2019144453.tif 000027
【図２６】
2019144453.tif 000028