(57)【要約】【課題】消費電力を抑制できしかも部品点数を減少させた交流入力検出装置、及びこの交流入力検出装置を備えた画像処理装置を提供する。【解決手段】交流入力から直流低電圧電源を得るための低電圧電源回路７００と、この低電圧電源回路７００を制御するとともに、交流入力の電圧ラインに接続可能な給電端子７０７ｄを有する制御用ＩＣ７０７と、交流入力の電圧ラインと制御用ＩＣ７０７の給電端子７０７ａ間に発光素子８０１ａが接続されたフォトカプラ８０１と、フォトカプラ８０１の発光素子８０１ａを流れる電流の増減に応じて変動するフォトカプラ８０１の受光素子８０１ｂ側の電圧と基準値とを比較することにより、交流入力がオフになったかどうかを判定する判定手段８１０を備えている。【選択図】図２
2019110650.tif 000002
【特許請求の範囲】
【請求項１】
交流入力から直流低電圧電源を得るための電源回路と、
前記低電圧電源回路を制御するとともに、前記交流入力の電圧ラインに接続可能な給電端子を有する制御用ＩＣと、
前記交流入力の電圧ラインと前記制御用ＩＣの給電端子間に発光素子が接続されたフォトカプラと、
前記フォトカプラの発光素子を流れる電流の増減に応じて変動する前記フォトカプラの受光素子側の電圧と、基準値とを比較することにより、交流入力がオフになったかどうかを判定する判定手段と、
を備えたことを特徴とする交流入力検出装置。
【請求項２】
前記フォトカプラの受光素子を流れる電流は、前記制御用ＩＣの半導体内部抵抗により設定される請求項１に記載の交流入力検出装置。
【請求項３】
前記交流入力検出装置は画像処理装置に備えられ、
前記判定手段は、前記画像処理装置の動作モードに応じて前記基準値を変更する請求項１又は２に記載の交流入力検出装置。
【請求項４】
前記判定手段は、前記フォトカプラの受光素子側の電圧に基づいて、交流入力におけるゼロクロスの判定をも行う請求項１〜３の何れかに記載の交流入力検出装置。
【請求項５】
請求項１〜４のいずれかに記載の交流入力検出装置を備えている画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像処理装置の電源装置等に搭載され、交流入力の有無を検出するための交流入力検出装置、及びこの交流入力検出装置を備えた画像処理装置に関する。
【背景技術】
【０００２】
多機能デジタル画像形成装置であるＭＦＰ（Multi Function Peripheral）等の画像処理装置やその他の装置では、商用交流電源からの交流入力電圧を直流低電圧に変換して、制御部等に電力供給している場合が多い。この場合、停電その他の原因で交流入力電圧が低下（遮断も含む）すると装置に悪影響を及ぼすため、交流入力の有無を検出するための交流入力検出装置が従来より提案されている（例えば特許文献１及び２参照）。そして、交流入力電圧が低下し又は遮断されたことが検出されると、画像処理装置等の動作を停止させ必要なマシン情報をメモリに退避させる等の処理が行われている。
【０００３】
このような交流入力検出装置の従来例を図５に示す。この装置では、交流電源（以下、交流をＡＣと記すこともある）によるＡＣ入力ラインのＬ（ライブ）、Ｎ（ニュートラル）間に、コンデンサＣ１と、コンデンサＣ２と、入力側の発光ダイオードＬＥＤ１及びＬＥＤ２が並列逆接続されたフォトカプラＰＣ１、ＰＣ２と、抵抗Ｒ１とが、直列に接続されており、フォトカプラＰＣ１、ＰＣ２の発光ダイオードＬＥＤ１及びＬＥＤ２に流れる電流の増減で、ＡＣ入力電圧の低下を検出している。フォトカプラＰＣ１、ＰＣ２のそれぞれの発光ダイオードＬＥＤ１、ＬＥＤ２はＡＣ入力ラインのＬ（ライブ）、Ｎ（ニュートラル）に対して逆向きに接続されており、それぞれのＬＥＤ電流はＩ１、Ｉ２である。これにより、ＡＣ入力の正側と負側の両方の電圧低下を検出可能となる。
【０００４】
フォトカプラＰＣ１、ＰＣ２の発光ダイオードＬＥＤ１及びＬＥＤ２に流れる電流Ｉ１、Ｉ２により、それぞれの発光ダイオードＬＥＤ１、ＬＥＤ２は発光し、フォトカプラＰＣ１、ＰＣ２の２次側の出力トランジスタＴｒ１、Ｔｒ２に発光量に応じたコレクタ電流Ｉｃ(ＰＣ１)、Ｉｃ(ＰＣ２)が流れる。
【０００５】
フォトカプラＰＣ１、ＰＣ２の２次側の出力トランジスタＴｒ１、Ｔｒ２の各コレクタはいずれも、５Ｖ端子Ｐと接地ラインとの間に直列接続された抵抗Ｒ２とコンデンサＣ３との接続点に接続されており、コレクタ電流Ｉｃ(ＰＣ１)、Ｉｃ(ＰＣ２)が流れることにより、接続点の電圧Ｖａが低下する。
【０００６】
また、抵抗Ｒ２とコンデンサＣ３との接続点には電界効果トランジスタ（Ｐチャンネル）Ｑ１のゲートが接続されており、電界効果トランジスタＱ１のソースは抵抗Ｒ３を介して５Ｖラインに接続され、電界効果トランジスタＱ１のドレインはコンデンサＣ４を介して接地されている。
【０００７】
さらに、電界効果トランジスタＱ１のドレインには電界効果トランジスタＱ２（Ｎチャンネル）のゲートが接続されるとともに、電界効果トランジスタＱ２のゲートと接地端子間には抵抗Ｒ５が接続されている。従って、抵抗Ｒ５はコンデンサＣ４と並列に接続されている。また、電界効果トランジスタＱ２のドレインは、５Ｖラインと接地端子との間に直列接続された２個の抵抗Ｒ４、Ｒ６の接続点に接続されるとともに、電界効果トランジスタＱ２のソースは接地されている。そして、電界効果トランジスタＱ２のドレイン端子（抵抗Ｒ４、Ｒ６の接続点）から、ＡＣ入力のオフを検出するためのＡＣオフモニタ信号が出力されるようになっている。
【０００８】
従って、フォトカプラＰＣ１、ＰＣ２の２次側の出力トランジスタＴｒ１、Ｔｒ２の各コレクタの電圧（電界効果トランジスタＱ１のゲート電圧）Ｖａが小さいと、電界効果トランジスタＱ１がオン状態となり、５Ｖラインから抵抗Ｒ３を介して電界効果トランジスタＱ１のドレイン−ソース間に電流が流れてコンデンサＣ４に電荷がチャージされ、コンデンサＣ４の電圧Ｖｂは大きくなる。コンデンサＣ４の電圧Ｖｂが、電界効果トランジスタＱ２のゲート・ソース間閾値電圧Ｖｔｈよりも大きい場合、電界効果トランジスタＱ２がオン状態となって電界効果トランジスタＱ２のドレインは接地状態となり、ＡＣオフモニタ出力はＬレベルとなる。
【０００９】
ＡＣ入力電圧が低下すると、フォトカプラＰＣ１、ＰＣ２の発光ダイオードＬＥＤ１、ＬＥＤ２に流れる電流Ｉ１、Ｉ２が減少してそれぞれの発光ダイオードＬＥＤ１、ＬＥＤ２の発光量は低下し、フォトカプラＰＣ１、ＰＣ２の２次側の出力トランジスタＴｒ１、Ｔｒ２のコレクタ電流Ｉｃ(ＰＣ１)、Ｉｃ(ＰＣ２)が減少する。このことにより、５Ｖラインから抵抗Ｒ２を介して、コンデンサＣ３に電荷がチャージされる。このため電界効果トランジスタＱ１のゲート電圧Ｖａは上昇し、電界効果トランジスタＱ１はオフ状態となりそのドレイン−ソース間電流は絞られる。
【００１０】
このため、コンデンサＣ４の電荷は抵抗Ｒ５を介して放電され、電界効果トランジスタＱ２のゲート電圧Ｖｂは低下して、電界効果トランジスタＱ２はオフ状態となり、ＡＣオフモニタ出力には、５Ｖラインの電圧を抵抗Ｒ４及び抵抗Ｒ６で分圧されたＨレベルの電圧が出力される。ＡＣオフモニタ出力は、マシン本体側の制御部のＣＰＵ８０１のポートに入力され、ＡＣオフモニタ出力がＨレベルになると、本ＣＰＵ８０１はＡＣ入力電圧がオフしたと判定する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００９−１６５３０５号公報
【特許文献２】特開２０１４−１５５２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
ところで昨今の画像処理装置の低消費電力低コストの実現のために、交流入力検出装置においても消費電力を抑制することや、必要な部品数を低減することが要求されている。
【００１３】
しかるに、図５に示した従来の交流入力検出装置では、フォトカプラＰＣ１、ＰＣ２における発光ダイオードＬＥＤ１及びＬＥＤ２と抵抗Ｒ１が接続されており、この抵抗Ｒ１による消費電力が発生している。このため、この抵抗Ｒ１をなくすことができれば、さらなる消費電力の低下と部品点数の削減を図ることができる点で好ましい。
【００１４】
この発明は、このような技術的背景に鑑みてなされたものであって、消費電力を抑制できしかも部品点数を減少させた交流入力検出装置、及びこの交流入力検出装置を備えた画像処理装置の提供を課題とする。
【課題を解決するための手段】
【００１５】
上記課題は、以下の手段によって解決される。
（１）交流入力から直流低電圧電源を得るための電源回路と、前記低電圧電源回路を制御するとともに、前記交流入力の電圧ラインに接続可能な給電端子を有する制御用ＩＣと、前記交流入力の電圧ラインと前記制御用ＩＣの給電端子間に発光素子が接続されたフォトカプラと、前記フォトカプラの発光素子を流れる電流の増減に応じて変動する前記フォトカプラの受光素子側の電圧と、基準値とを比較することにより、交流入力がオフになったかどうかを判定する判定手段と、を備えたことを特徴とする交流入力検出装置。
（２）前記フォトカプラの受光素子を流れる電流は、前記制御用ＩＣの半導体内部抵抗により設定される前項１に記載の交流入力検出装置。
（３）前記交流入力検出装置は画像処理装置に備えられ、前記判定手段は、前記画像処理装置の動作モードに応じて前記基準値を変更する前項１又は２に記載の交流入力検出装置。
（４）前記判定手段は、前記フォトカプラの受光素子側の電圧に基づいて、交流入力におけるゼロクロスの判定をも行う前項１〜３の何れかに記載の交流入力検出装置。
（５）前項１〜４のいずれかに記載の交流入力検出装置を備えている画像処理装置。
【発明の効果】
【００１６】
前項（１）に記載の発明によれば、交流入力から直流低電圧電源を得るための電源回路を制御するとともに、交流入力の電圧ラインに接続可能な給電端子を有する制御用ＩＣを利用し、交流入力の電圧ラインと前記制御用ＩＣの給電端子間にフォトカプラの発光素子を接続する。そして、フォトカプラの発光素子を流れる電流の増減に応じて変動する前記フォトカプラの受光素子側の電圧と基準値とを比較することにより、交流入力がオフになったかどうかが、判定手段により判定される。
【００１７】
交流入力の電圧ラインを制御用ＩＣの給電端子に接続すると、制御用ＩＣの内部抵抗により電流量が制限された状態で、交流入力の電圧ラインから給電端子へと電流が流れる。これを利用し、交流入力の電圧ラインと制御用ＩＣの給電端子間にフォトカプラの発光素子を接続することにより、フォトカプラの電流を制限するために従来用いられていた抵抗が不要となり、その分消費電力を抑制できると共に部品点数を減少できる。
【００１８】
前項（２）に記載の発明によれば、フォトカプラの受光素子を流れる電流は、制御用ＩＣの半導体内部抵抗により設定されるから、フォトカプラの受光素子を流れる電流を調整するための抵抗は不要となる。
【００１９】
前項（３）に記載の発明によれば、画像処理装置の動作モードに応じて、交流入力がオフになったと判定するための基準値が適切な値に変更される。
【００２０】
前項（４）に記載の発明によれば、フォトカプラの受光素子側の電圧に基づいて、交流入力におけるゼロクロスの判定をも行うことができる。
【００２１】
前項（５）に記載の発明によれば、画像処理装置の交流入力検出装置において、フォトカプラの電流を制限するために従来用いられていた抵抗が不要となり、その分消費電力を抑制できると共に部品点数を減少できる。
【図面の簡単な説明】
【００２２】
【図１】の発明の一実施形態に係る交流入力検出装置が用いられた画像処理装置としての画像形成装置の概略構成図である。
【図２】交流入力検出装置の一例を示す回路図である。
【図３】交流入力検出回路の動作を説明するための波形図である。
【図４】交流入力オフ検出処理の動作を示すフローチャートである。
【図５】従来の交流入力検出回路の回路図である。
【発明を実施するための形態】
【００２３】
以下、この発明の実施形態を図面に基づいて説明する。
【００２４】
図１は、この発明の一実施形態に係る交流入力検出装置が用いられた画像処理装置としての画像形成装置２０の概略構成図である。
【００２５】
画像形成装置２０は、装置本体２０Ａの下部に給紙部２００が、中央部にカラー画像形成部１００が、上部に排紙部６００がそれぞれ配されて構成されている。給紙部２００から排紙部６００に渡っては給紙部２００から繰り出されたシート（用紙）Ｓを上方へ搬送するシート搬送路２０６が設けられている。
【００２６】
カラー画像形成部１００は、装置本体２０Ａの上下方向の略中央に配置された駆動ローラ５１及び従動ローラ５０と、これら駆動および従動ローラ５１，５０間に水平に掛設されて矢印方向へ走行する中間転写ベルト６０と、この走行方向に沿って配置されたイエロー（Ｙ），マゼンタ（Ｍ），シアン（Ｃ），ブラック（Ｋ）の各色の作像ユニット６２Ｙ，６２Ｍ，６２Ｃ，６２Ｋとを備えている。
【００２７】
各作像ユニット６２Ｙ，６２Ｍ，６２Ｃ，６２Ｋで作成されたトナー画像を重ね合わせて転写ベルト６０に転写し、シート搬送路２０６を搬送されてくるシートＳに対して転写ベルト６０の搬送端（図中右端）で２次転写を行い、シートＳを定着部３００に送給してトナー画像の定着を行うようになっている。
【００２８】
各作像ユニット６２Ｙ，６２Ｍ，６２Ｃ，６２Ｋは、静電複写方式により作像するもので、それらの周囲に配設された帯電器、４個のレーザーダイオード、ポリゴンミラー、および走査レンズ等を有するプリントヘッド２１ならびに４つの反射ミラー２２等を備えた露光部４０と、現像器６１Ｙ，６１Ｍ，６１Ｃ，６１Ｋと、感光体ドラムと、転写器等とを備えている。
【００２９】
また、各作像ユニット６２Ｙ，６２Ｍ，６２Ｃ，６２Ｋの現像器６１Ｙ，６１Ｍ，６１Ｃ，６１Ｋにトナーを補給する補給機構として、トナーカートリッジ７０Ｙ，７０Ｍ，７０Ｃ，７０Ｋおよびサブホッパ８０Ｙ，８０Ｍ，８０Ｃ，８０Ｋが前記作像ユニット６２Ｙ，６２Ｍ，６２Ｃ，６２Ｋの上方位置に配置されている。
【００３０】
符号４００は外部装置との通信手段であり、また５００はキー部や表示部を備えた操作パネル部である。
【００３１】
符号７００は電源回路であり、この実施形態では商用電源からの交流入力を一定電圧の直流に変換して、画像処理装置２０の各部に電力を供給している。
【００３２】
電源回路７００には、交流入力のオフ換言すれば交流入力の有無を検出する交流入力検出回路８００が備えられている。
【００３３】
図２は、電源回路７００及び交流入力検出回路８００を備えた交流入力検出装置の一例を示す回路図である。同図（Ａ）に示すように、電源回路７００は、ＡＣ１００Ｖ電源（交流電源）７０１によるＡＣ入力ラインのＬ（ライブ）、Ｎ（ニュートラル）間に、コンデンサとリアクトルからなる電源フィルタ７０２を介して、交流電源７０１からの交流入力を直流に変換する整流器７０３が接続されると共に、整流器７０２の出力側には、整流器７０３の出力を平滑化する平滑コンデンサ７０４が接続され、さらに平滑コンデンサ７０４の正側端子にトランス７０５の一次側巻線７０５ａの一端が接続され、一次側巻線７０５ａの他端と平滑コンデンサ７０４の負側端子の間には、電界効果トランジスタ（ＦＥＴ）からなるスイッチング素子（以下、ＦＥＴともいう）７０６のドレイン及びソースがそれぞれ接続されている。また、ＦＥＴ７０６のゲートは、制御用ＩＣ７０７の制御信号出力端子７０７ａに接続されている。
【００３４】
制御用ＩＣ７０７は、ＦＥＴ７０６のゲートに対して所定のパルス信号を出力してＦＥＴ７０６のスイッチング動作を制御することにより、一次側の電力を低電圧に変換して二次側に供給するためのものである。具体的には、ＦＥＴ７０６のスイッチング動作によりトランス７０５の第１二次巻線７０５ｂに起電力が生じ、この起電力が二次側の電力として利用される。トランス７０５の一次巻線７０５ａと第１二次巻線７０５ｂの比、制御ＩＣ７０７からのスイッチング信号のパルス幅等は二次側において例えば２４Ｖとか５Ｖ等の所定の電圧が得られるように設定される。なお、制御用ＩＣ７０７のＦＢ端子７０７ｃには、二次側の電圧に応じたフィードバック信号（ＦＢ信号）が入力されており、二次側の電圧が低下すると二次側の電圧を上昇させるように、二次側の電圧が上昇すると二次側の電圧を下降させるように、ＰＷＭ制御等によりＦＥＴ７０６のスイッチング信号のパルス幅等を制御する。
【００３５】
また、トランス７０５には第２二次巻線７０５ｃが巻かれている。ＦＥＴ７０６のスイッチング動作により、第２二次巻線７０５ｃに誘起される電圧は、ダイオード７０９を介してコンデンサ７１０に充電されるとともに、制御用ＩＣ７０７の電源端子７０７ｂに入力され、制御用ＩＣ７０７の電源として利用される。
【００３６】
さらに、制御用ＩＣ７０７には給電端子７０７ｄが備えられている。この給電端子７０７ｄは交流電源７０１の入力ラインに接続される端子であり、電源装置７００の起動時に交流電源７０１の入力ラインから起動電流を入力して制御用ＩＣ７０７の起動電力を確保するための端子である。起動電流は１０ｍＡ程度となるように制御用ＩＣ７０７の内部抵抗が設定されている。起動後は、電源端子７０７ｂに入力される電力が不足すると、給電端子７０７ｄから入力される電力で補充される。このため、起動後の電流値は、画像形成装置２０の動作モードによって増減する。
【００３７】
そこでこの実施形態では、制御用ＩＣ７０７の給電端子７０７ｄを利用し、交流電源７０１の入力ラインと制御用ＩＣ７０７の給電端子７０７ｄとの接続ルート内に、交流電源７０１からの交流入力がオフになったことを検出・判定するためのフォトカプラにおける発光ダイオード８０１を接続する。具体的には、電源フィルタ７０２の出力側において、ＡＣ入力ラインのＬ（ライブ）、Ｎ（ニュートラル）に、それぞれダイオード７１１、７１２のアノードが接続されるとともに、各ダイオード７１１、７１２のカソードと制御用ＩＣ７０７の給電端子７０７ｄ間に、フォトカプラ８０１の発光ダイオード８０１ａが接続されている。
【００３８】
一方、発光ダイオード８０１ａの発光を受光するフォトカプラ８００における受光素子であるフォトトランジスタ８０１ｂは、図２（Ｂ）に示すように、例えば５Ｖの電源Ｐから直列に接続された抵抗８０３とコンデンサ８０４におけるコンデンサ８０４と並列に接続されている。なお、コンデンサ８０４及びフォトトランジスタ８０２のエミッタは接地されている。
【００３９】
さらに、抵抗８０３とコンデンサ８０４との接続点（フォトトランジスタ８０１ｂのコレクタ端子）は、画像形成装置２０の本体側制御部のＣＰＵ８１０に入力されている。このＣＰＵ８１０は、抵抗８０３とコンデンサ８０４との接続点の電圧Ｖａを監視することにより、交流電源７０１の入力の有無を判定する。
【００４０】
つまり、発光ダイオード８０１ａ及びフォトトランジスタ８０１ｂからなるフォトカプラ８０１と、抵抗８０３と、コンデンサ８０４と、ＣＰＵ８１０によって、交流入力検出回路８００が形成されている。
【００４１】
このように、この実施形態では、交流入力の電圧ラインと制御用ＩＣ７０７の給電端子７０７ａ間にフォトカプラ８０１の発光ダイオード８０１ａを接続することにより、フォトカプラ８００の発光ダイオード８０１ａの電流を制限するために従来用いられていた抵抗が不要となり、その分消費電力を抑制できると共に部品点数を減少できる。また、この実施形態では、フォトカプラ８０１が１個で済む利点もある。
【００４２】
交流入力検出回路８００の動作を図３の波形図を参照して説明する。
【００４３】
図３（Ａ）に示すように、交流電源７０１からＡＣ１００Ｖの正弦波電圧が電源回路７００に入力される。入力電圧が０Ｖからピーク値に向かって増加するとフォトカプラ８０１の発光ダイオード８０１ａを流れる電流は徐々に増加し、入力電圧がピーク値から０Ｖに向かって減少すると、発光ダイオード８０１ａを流れる電流は徐々に減少する。
【００４４】
発光ダイオード８０１ａを流れる電流が増加すると発光ダイオード８０１ａの発光量も増加し、フォトトランジスタ８０１ｂを流れる電流量も増加するため、コンデンサ８０４に充電していた電荷が放電され、コンデンサ８０４の端子電圧Ｖａ（以下、単に端子電圧Ｖａという）は下降する。入力電圧がピークを過ぎて発光ダイオード８０１ａを流れる電流が減少すると、発光ダイオード８０１ａの発光量も減少し、フォトトランジスタ８０１ｂを流れる電流量も減少するため、コンデンサ８０４は電源Ｐから抵抗９０３を介して充電され、端子電圧Ｖａは上昇する。
【００４５】
このような動作が交流入力の半波毎に繰り返される結果、端子電圧Ｖａは、図３（Ｂ）に示すように、交流入力のゼロクロス点を頂点とする三角波状の波形となる。
【００４６】
ここで、同図（Ａ）に示すように、交流電源７０１の電圧が例えばＡＣ８５Ｖに低下すると、端子電圧Ｖａのピーク値も小さくなり、ＡＣ７０Ｖに低下すると端子電圧Ｖａのピーク値はさらに小さくなる。
【００４７】
ＣＰＵ８１０はこの端子電圧Ｖａを監視し、同図（Ｂ）に示すように端子電圧Ｖａのピーク値と閾値とを比較している。そして、端子電圧Ｖａのピーク値が閾値に達している間は、同図（Ｄ）に示すようにＡＣオフモニタ信号をオンにし、端子電圧Ｖａのピーク値が閾値に達しなかった場合に、交流入力がオフになったと判定してＡＣオフモニタ信号をオフにする。オフと判定される交流入力の電圧は、予め設定されており、例えばＡＣ７０Ｖまで低下したときに交流入力がオフであると判定される。
【００４８】
ところで、端子電圧Ｖａのピーク値は、フォトカプラ８０１の発光ダイオード８０１ａを流れる電流値、つまり交流電源７０１から給電端子７０７ａを介して制御用ＩＣ７０７に流れる電流値に依存し、この電流値は画像形成装置２０の動作モードに依存する。例えば、画像形成装置２０がスリープモードの場合は、ＦＥＴ７０６のスイッチング回数が少ないため、制御用ＩＣ７０７に流れる電流は少ない。このため、図３（Ｂ）に示すように、交流入力電圧が正常値であるＡＣ１００Ｖであっても端子電圧Ｖａのピーク値は相対的に小さい。
【００４９】
一方、画像形成装置２０が例えば待機モードやコピーモード等の場合は、ＦＥＴ７０６のスイッチング回数が多いため、制御用ＩＣ７０７に流れる電流は多い。このため、図３（Ｃ）に示すように、交流入力電圧が正常値の場合、端子電圧Ｖａのピーク値は相対的に大きくなる。なお、制御用ＩＣ７０７に流れる電流が多いと、発光ダイオード８０１ａは飽和状態となるため、それ以上の電流が流れてもコンデンサ８０４の放電電流は増えない。このため、端子電圧Ｖａはピークがクリップされた波形となる。
【００５０】
また、交流電源７０１の電圧が例えばＡＣ８５ＶやＡＣ７０Ｖに低下したときも、端子電圧Ｖａのピーク値は、図３（Ｂ）に示すスリープモードの場合の方が、図３（Ｃ）に示す待機モードやコピーモード等の場合に較べて、発光ダイオード８０１ａを流れる電流が少ない分、小さくなる。
【００５１】
このため、端子電圧Ｖａと比較される閾値も、制御用ＩＣ７０７に流れる電流に応じて、換言すれば画像形成装置２０の動作モードに応じて変更設定され、図３（Ｂ）に示すスリープモードの場合の閾値よりも、図３（Ｃ）に示す待機モードやコピーモード等の場合の閾値の方が高く設定される。
【００５２】
こうして、画像処理装置２０の動作モードに応じて、交流入力がオフになったと判定するための基準値である閾値が適切な値に変更される。なお、閾値は、画像処理装置２０の動作モードに応じて予め設定記憶しておき、そのときの動作モードに応じて、ＣＰＵ８１０が複数の閾値の中から対応する閾値を選択すれば良い。
【００５３】
さらにこの実施形態では、ＣＰＵ８１０は交流入力のオフ判定だけでなく、交流入力のゼロクロス検出をも行う。即ち、交流入力がオフでないときは、図３（Ｂ）（Ｃ）から理解されるように、端子電圧Ｖａは交流入力がゼロクロスする時にピークとなり、交流入力のゼロクロス点を挟む前後の期間で、閾値を超える状態となる。そこで、ＣＰＵ８１０は、端子電圧Ｖａが閾値を超えたかどうかを調べ、超えているときにオフとなる図３（Ｅ）に示すゼロクロス検出信号を出力する。このゼロクロス検出信号は、画像形成装置２０の例えば定着装置３００の電力制御等に利用される。
【００５４】
図４は、ＣＰＵ８１０によって行われる交流入力オフ検出処理のフローチャートである。
【００５５】
ステップＳ１で画像形成装置２０の動作モードを調べ、ステップＳ２で、動作モードに応じた端子電圧Ｖａの閾値を設定する。
【００５６】
ステップＳ３では、端子電圧Ｖａが閾値を下回っているかどうかを判断し、閾値を下回っていなければ（ステップＳ３でＮＯ）、ステップＳ３に留まる。閾値を下回っていれば（ステップＳ３でＹＥＳ）、ステップＳ４で、交流入力がオフになったと判定する。
【００５７】
以上、本発明の一実施形態を説明したが、本発明は上記実施形態に限定されることはない。例えば、交流入力検出回路を画像形成装置２０に搭載した例を示したが、画像形成装置２０以外の他の装置に搭載されても良い。
【符号の説明】
【００５８】
２０    画像形成装置
７００  電源回路
７０１  交流電源
７０６  スイッチング素子
７０７  制御用ＩＣ
７０７ｄ  給電端子
８００  交流入力検出回路
８０１  フォトカプラ
８０１ａ  フォトカプラの発光ダイオード（発光素子）
８０１ｂ  フォトカプラのフォトトランジスタ（受光素子）
８１０  ＣＰＵ（判定手段）
【図１】
2019110650.tif 000003
【図２】
2019110650.tif 000004
【図３】
2019110650.tif 000005
【図４】
2019110650.tif 000006
【図５】
2019110650.tif 000007