(57)【要約】【課題】  統合されている完全にプログラム可能な高精度アナログフィルタを、周波数較正信号と利得較正信号とを提供する、単一基準周波数に較正されたマスターフィルタデバイスによって、ICに固有な拡散／寄生の影響に対して完全に較正すること。【解決手段】  完全にプログラム可能な高精度フィルタと、1つ以上のそのようなフィルタをマスターとスレーブの両方において使用しているマスター−スレーブ較正システム。完全にプログラム可能な高精度フィルタは、フィルタ入力とフィルタ出力とを備えており、第一および第二の相互に同一である演算相互コンダクタンス増幅器（OTA）を有する第一の一次ローパスフィルタセクションを含んでおり、これら第一および第二のOTAのそれぞれは、第一および第二の差動電圧入力端子を有する差動電圧入力から、単相電流出力信号を伝えるシングル電流出力への制御可能な相互コンダクタンスGmを有し、それぞれ、第一および第二の制御入力を備えており、第一フィルタ入力は、第一OTAの第一差動電圧入力端子に結合されている。プロセス拡散およびその他の技術に関連する予測不能な不正確性の原因によって、フィルタ特性の正確かつ明確なプログラム可能な一対一の制御が損なわれることを防止するため、第一および第二のOTAの両方の電流出力は、抵抗を使用せずに第一キャパシタに結合されており、第二OTAの電流出力は、自身の第一差動電圧入力端子に負帰還されて、第一キャパシタにかかる正の可変仮想抵抗が形成されており、第一および第二のOTAのシングル電流出力と第一キャパシタとの共通接続部は、フィルタ出力に結合されている第一の一次ローパスフィルタセクションの出力端子を構成しており、第一および第二のOTAの第二差動電圧入力端子は、それぞれ、第一および第二のDC基準電圧レベルに結合されており、利得制御信号および帯域幅制御信号は、それぞれ、第一および第二のOTAの第一および第二の制御入力端子に供給される。【選択図】  図８
2007504762.tif 000002
【特許請求の範囲】
【請求項１】
スレーブフィルタデバイスに周波数較正信号を提供するマスターフィルタデバイスを有するマスター−スレーブ較正システムにおいて、当該スレーブフィルタデバイスと当該マスターフィルタデバイスとが、それぞれ、N個およびM個の完全にプログラム可能な高精度フィルタを有し、フィルタ入力およびフィルタ出力を有する各フィルタが、相互に同一である第一および第二の演算相互コンダクタンス増幅器（OTA）を有する第一の一次ローパスフィルタセクションを含んでおり、当該第一および第二のOTAのそれぞれが、第一および第二の差動電圧入力端子を有する差動電圧入力と、単相電流出力信号を伝えるシングル電流出力とを有し、当該第一および第二のOTAのそれぞれが、当該差動電圧入力から当該シングル電流出力への制御可能な相互コンダクタンスGmを有し、かつ、それぞれ、第一および第二の制御入力を備えており、当該フィルタ入力が、当該第一OTAの前記第一差動電圧入力端子に結合されており、当該第一および第二のOTAの両方の前記電流出力が、抵抗を使用せずに第一キャパシタに結合されており、前記第二OTAの前記電流出力が、自身の第一差動電圧入力端子に負帰還されて、当該第一キャパシタにかかる正の可変仮想抵抗が形成されており、前記第一および第二のOTAの前記シングル電流出力と前記第一キャパシタとの共通接続部が、当該フィルタ出力に結合されている前記第一の一次ローパスフィルタセクションの出力端子を構成しており、前記第一および第二のOTAの前記第二差動電圧入力端子が、それぞれ、第一および第二のDC基準電圧レベルに結合されており、利得制御信号および帯域制御信号が、それぞれ、当該第一および第二のOTAの前記第一および第二の制御入力端子に供給され、前記マスターフィルタデバイスの当該M個の完全にプログラム可能な高精度フィルタが、再生帰還ループに配置されて、マスターオシレータ信号を生成するマスターオシレータを構成しており、当該マスターオシレータ信号が、当該マスターフィルタデバイスの帯域幅制御端子および／または同調制御端子に帰還されるPLL／FLL信号を伝え、かつ当該周波数較正信号を提供する位相ロックループまたは周波数ロックループ（PLL／FLL）、によって基準周波数に周波数ロックされており、自動利得制御（AGC）ループが、前記マスターフィルタデバイスの出力振幅から導かれかつ前記マスターフィルタデバイスの利得制御端子に帰還されるAGC信号、を伝えて、利得較正信号を提供し、当該PLL／FLL信号と当該AGC信号とが、当該基準周波数における発振条件が満たされるように、当該再生帰還ループ内で位相シフトと利得とを較正し、当該周波数較正信号および／または当該利得較正信号が、帯域幅、同調、および／または利得の較正を目的として、前記スレーブフィルタデバイスのN個の完全にプログラム可能な高精度フィルタに結合されていることを特徴とする、マスター−スレーブ較正システム。
【請求項２】
前記スレーブフィルタデバイスの前記N個の完全にプログラム可能な高精度フィルタが、相互に、および、前記マスターフィルタデバイスの前記M個の完全にプログラム可能な高精度フィルタに対して、所定のスケーリング係数だけGm／C値が異なっており、かつ、それぞれの一次ローパスフィルタセクションのICトポロジが同一であることを特徴とする、請求項１に記載のマスター−スレーブ較正システム。
【請求項３】
前記マスターフィルタデバイスが、当該第一の一次ローパスフィルタセクションと、前記第一キャパシタと同一である第二キャパシタを有する同一の第二の一次ローパスフィルタセクションとのカスケード接続部、を有する二次ローパスフィルタセクションを有する完全にプログラム可能な高精度フィルタ、を含んでおり、少なくとも前記第一の一次ローパスフィルタセクションの前記第一制御入力端子に、当該利得制御信号が供給され、前記第二の一次ローパスフィルタセクションの出力端子が、前記第一の一次ローパスフィルタセクションの前記出力端子と前記第二の一次ローパスフィルタセクションの入力端子との間の共通接続部に、帰還OTAを経由して帰還されており、当該帰還OTAが、前記第一および第二の一次ローパスフィルタセクションの前記OTAのそれぞれと同一であり、当該帰還OTAに、帰還制御信号端子を通じて帰還制御信号が供給され、制御信号デバイスが、当該利得制御信号および帯域幅制御信号を受信し、かつ、当該利得制御信号を、前記利得制御信号に当該帯域幅制御信号を乗算する第一乗算器を経由して、前記第一の一次ローパスフィルタセクションの当該第一制御入力端子に提供し、かつ、当該帯域幅制御信号を、前記第一の一次ローパスフィルタセクションの当該第二制御入力端子と、前記第二の一次ローパスフィルタセクションの当該第一および第二の制御入力端子と、当該帰還制御信号端子とに共通して提供し、当該完全にプログラム可能な高精度フィルタが、自身の出力から自身の入力に正帰還されて、当該再生帰還ループが形成されており、当該基準周波数における発振条件が満たされるように、位相および利得が当該PLL／FLL信号およびAGC信号によって制御される、ことを特徴とする、請求項１または２に記載のマスター−スレーブ較正システム。
【請求項４】
前記マスターフィルタデバイスが、請求項１による前記完全にプログラム可能な高精度フィルタの前記第一の一次ローパスフィルタセクションとそれぞれ同一である偶数個の一次ローパスフィルタセクション、のカスケード配置構成を有し、当該PLL／FLL信号および当該AGC信号が、帯域幅および利得の較正を目的として、当該偶数の一次ローパスフィルタセクションのそれぞれに供給されることを特徴とする、請求項１に記載のマスター−スレーブ較正システム。
【請求項５】
前記スレーブフィルタデバイスが、完全にプログラム可能な高精度フィルタを含んでいる、請求項１〜３の何れかに記載のマスター−スレーブ較正システムにおいて、前記フィルタ入力が、当該第一の一次ローパスフィルタセクションと第三の一次ローパスフィルタセクションとに共通して結合されており、当該第三の一次ローパスフィルタセクションが、当該第一の一次ローパスフィルタセクションと同一であり、かつ、前記第一キャパシタと同一である第三キャパシタを有し、前記第一および第三の一次ローパスフィルタセクションの出力端子が、それぞれ、第一および第二の同調制御OTAの第一および第二の電圧入力端子に結合されており、当該第一および第二の同調制御OTAが、前記第一および第三の一次ローパスフィルタセクションの前記OTAのそれぞれと同一であり、かつ、それぞれ、前記第三および第一の一次ローパスフィルタセクションの前記第二OTAの前記第一電圧入力端子に、自身の電流出力を通じて負帰還されており、当該第一および第二の同調制御OTAの前記第二および第一電圧入力端子が、第三DC電圧基準レベルに結合されており、前記第一および第三の一次ローパスフィルタセクションの前記第一OTAに、当該利得制御信号が供給され、前記第一および第三の一次ローパスフィルタセクションの前記第二OTAに、帯域幅制御信号が供給され、かつ、当該第五および第六のOTAに、同調制御信号が供給され、乗算器が、当該PLL／FLL信号と所定のフィルタ品質係数Qとから、fc = fbw * Qに従って当該周波数較正信号を導き、当該周波数較正信号が、当該スレーブフィルタデバイスの同調制御端子に供給される、ことを特徴とする、マスター−スレーブ較正システム。
【請求項６】
前記スレーブフィルタデバイスが、完全にプログラム可能な高精度フィルタを含んでいる、請求項１〜３の何れかに記載のマスター−スレーブ較正システムにおいて、前記フィルタ入力が、当該第一の一次ローパスフィルタセクションと第三の一次ローパスフィルタセクションとに共通して結合されおり、当該第三の一次ローパスフィルタセクションが、当該第一の一次ローパスフィルタセクションと同一であり、かつ、前記第一キャパシタと同一である第三キャパシタを有し、前記第一および第三の一次ローパスフィルタセクションの出力端子が、それぞれ、第一および第二の同調制御OTAの第一および第二の電圧入力端子に結合されており、当該第一および第二の同調制御OTAが、前記第一および第三の一次ローパスフィルタセクションの前記OTAのそれぞれと同一であり、かつ、それぞれ、前記第三および第一の一次ローパスフィルタセクションの前記第二OTAの前記第一電圧入力端子に、自身の電流出力を通じて負帰還されており、当該第一および第二の同調制御OTAの前記第二および第一電圧入力端子が、第三DC電圧基準レベルに結合されており、前記第一および第三の一次ローパスフィルタセクションの前記第一OTAに、当該利得制御信号が供給され、前記第一および第三の一次ローパスフィルタセクションの前記第二OTAに、帯域幅制御信号が供給され、かつ、当該第五および第六のOTAに、同調制御信号が供給され、除算器が、当該PLL／FLL信号と所定のフィルタ品質係数Qとから、商fbw = fc/Qに従って当該周波数較正信号を導き、当該周波数較正信号が、当該スレーブフィルタの帯域幅制御端子に供給される、ことを特徴とする、マスター−スレーブ較正システム。
【請求項７】
品質制御信号が、当該PLL／FLL信号から一定の電流比を通じて導かれることを特徴とする、請求項５または６のいずれかに記載のマスター−スレーブ較正システム。
【請求項８】
当該周波数較正信号および当該利得較正信号が、前記スレーブフィルタデバイスの前記N個の完全にプログラム可能な高精度フィルタの前記OTAを、前記マスターフィルタデバイスの前記一次ローパスフィルタセクションの前記OTAのそれぞれの前記Gm／C値に対する所定のスケーリング係数におけるGm／C値に較正することを特徴とする、請求項１〜７の何れかに記載のマスター−スレーブ較正システム。
【請求項９】
バイポーラIC技術において実施されており、当該スケーリング係数が、一定の利得制御電流比および／または容量比によって決定されることを特徴とする、請求項１〜７の何れかに記載のマスター−スレーブ較正システム。
【請求項１０】
MOS（金属酸化膜半導体）技術において実施されており、当該スケーリング係数が、前記スレーブフィルタデバイスの前記N個の完全にプログラム可能な高精度フィルタの前記一次ローパスフィルタセクションのチャネル幅の比によって決定されることを特徴とする、請求項１〜７の何れかに記載のマスター−スレーブ較正システム。
【請求項１１】
MOS（金属酸化膜半導体）技術において実施されており、当該スケーリング係数が、前記スレーブフィルタデバイスの1つ以上前記N個の完全にプログラム可能な高精度フィルタにおいてシャント配置されている同一の一次ローパスフィルタセクションの数の比によって決定されることを特徴とする、請求項１〜７の何れかに記載のマスター−スレーブ較正システム。
【請求項１２】
前記マスターフィルタデバイスおよび前記スレーブフィルタデバイスの両方の前記一次ローパスフィルタセクションのそれぞれが、差動入力および差動出力を有することと、
当該第一の一次ローパスフィルタセクションが、当該第一および第二のOTAのそれぞれと同一であり、かつ、それぞれ、当該第一および第二のOTAと共通する当該第一および第二の制御入力端子を有する第三および第四のOTA、を有し、当該第一および第三のOTAが、当該第一および第三のOTAの前記第一差動電圧入力端子を有する差動電圧入力と、当該第一および第三のOTAのシングル電流出力を有する差動電流出力と、を有する第一差動OTAを形成するように配置されており、当該第二および第四のOTAが、当該第二および第四のOTAの前記第一差動電圧入力端子を有する差動電圧入力と、当該第二および第四のOTAのシングル電流出力を有する差動電流出力と、を有する第二差動OTAを形成するように配置されており、当該第二および第四のOTAが、それぞれ、自身のシングル電流出力から自身の第一電圧入力端子に負帰還されて、それぞれ、当該第一キャパシタにかかる正の可変仮想抵抗が形成されており、当該第一キャパシタが、当該第一および第二のOTAの前記シングル電流出力の共通接続部と、当該第三および第四の前記シングル電流出力の共通接続部との間に、抵抗を使用せずに結合されており、当該共通接続部が、それぞれ、前記第一の一次ローパスフィルタセクションの第一および第二の差動電圧出力端子を構成しており、前記第一および第三のOTAの前記第二電圧入力端子が、前記第一DC基準電圧レベルに共通して結合されており、前記第二および第四のOTAの前記第二電圧入力端子が、前記第二DC基準電圧レベルに共通して結合されており、当該利得制御信号および当該帯域幅制御信号が、それぞれ、当該第一および第二の制御入力端子に供給され、当該第一の一次ローパスフィルタセクションが、多相フィルタデバイスを形成するように配置されている、ことを特徴とする、請求項１〜１０の何れかに記載のマスター−スレーブ較正システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも1つのパラメータ較正信号をスレーブフィルタデバイスに提供するマスターフィルタを有するマスター−スレーブ較正システムに関する。そのようなマスター−スレーブ較正システムは、例えば特許文献１からそれ自体公知であり、この文書は本文書に参照文献として組み込まれている。この公知のマスター−スレーブ較正システムは、自動追跡多極アクティブフィルタのフィルタ特性から拡散および寄生の影響を排除する目的に使用され、スレーブフィルタデバイスの較正は、単一のフィルタ特性のみ、すなわち中心周波数fcのみに限定される。利得、帯域幅などそれ以外のフィルタ特性は、制御対象から除外される。
【特許文献１】米国特許第6,011,431号
【特許文献２】米国特許第5,317,217号
【非特許文献１】論文「演算相互コンダクタンス増幅器（OTA）を使用するアクティブフィルタの設計：チュートリアル（Active Filter Design Using Operational Transconductance Amplifiers: A Tutorial）」（Geiger R.L.ら、IEEE Circuits and Devices Magazine、IEEE Inc.、米国、ニューヨーク、1985年3月1日、p.20〜32、XP002015888、ISSN:8755-3996）
【発明の開示】
【課題を解決するための手段】
【０００２】
本発明の目的は、統合されている完全にプログラム可能な高精度アナログフィルタを、周波数較正信号と利得較正信号とを提供する、単一基準周波数に較正されたマスターフィルタデバイスによって、ICに固有な拡散／寄生の影響に対して完全に較正することである。
【０００３】
従って、本発明の観点の1つによると、本発明は、当該スレーブフィルタデバイスと当該マスターフィルタデバイスとが、それぞれ、N個およびM個の完全にプログラム可能な高精度フィルタを有し、フィルタ入力およびフィルタ出力を有する各フィルタが、相互に同一である第一および第二のOTA（演算相互コンダクタンス増幅器：operational transconductance amplifier）を有する第一の一次ローパスフィルタセクションを含んでおり、当該第一および第二のOTAのそれぞれが、第一および第二の差動電圧入力端子を有する差動電圧入力と、単相電流出力信号を伝えるシングル電流出力とを有し、当該第一および第二のOTAのそれぞれが、当該差動電圧入力から当該シングル電流出力への制御可能な相互コンダクタンスGmを有し、かつ、それぞれ、第一および第二の制御入力を備えており、当該フィルタ入力が、当該第一OTAの前記第一差動電圧入力端子に結合されており、当該第一および第二のOTAの両方の前記電流出力が、抵抗を使用せずに第一キャパシタに結合されており、前記第二OTAの前記電流出力が、自身の第一差動電圧入力端子に負帰還されて、当該第一キャパシタにかかる正の可変仮想抵抗が形成されており、前記第一および第二のOTAの前記シングル電流出力と前記第一キャパシタとの共通接続部が、当該フィルタ出力に結合されている前記第一の一次ローパスフィルタセクションの出力端子を構成しており、前記第一および第二のOTAの前記第二差動電圧入力端子が、それぞれ、第一および第二のDC基準電圧レベルに結合されており、利得制御信号および帯域制御信号が、それぞれ、前記第一および第二のOTAの前記第一および第二の制御入力端子に供給され、前記マスターフィルタデバイスの当該M個の完全にプログラム可能な高精度フィルタが、再生帰還ループに配置されて、マスターオシレータ信号を生成するマスターオシレータを構成しており、当該マスターオシレータ信号が、当該マスターフィルタデバイスの帯域幅制御端子および／または同調制御端子に帰還されるPLL／FLL信号を伝え、かつ当該周波数較正信号を提供する位相ロックループまたは周波数ロックループ（PLL／FLL）によって基準周波数に周波数ロックされており、自動利得制御（AGC）ループが、前記マスターフィルタデバイスの出力振幅から導かれかつ前記マスターフィルタデバイスの利得制御端子に帰還されるAGC信号、を伝えて、利得較正信号を提供し、当該PLL／FLL信号と当該AGC信号とが、当該基準周波数における発振条件が満たされるように当該再生帰還ループ内で位相シフトと利得とを較正し、当該周波数較正信号および／または当該利得較正信号が、帯域幅、同調、および／または利得の較正を目的として、前記スレーブフィルタデバイスのN個の完全にプログラム可能な高精度フィルタに結合されている、ことを特徴とする。
【背景技術】
【０００４】
上に定義されているN個およびM個の完全にプログラム可能な高精度フィルタなどの制御可能フィルタは、例えば、非特許文献1から、それ自体が公知である。
【０００５】
本発明は、これらの公知の制御可能フィルタが、物理的な抵抗器を使用することなく、利得および帯域幅が可変である一次ローパス選択特性を提供するという認識に基づいている。第一制御可能OTAは、全体的なフィルタ利得を変化させる目的で使用されているのに対し、第一キャパシタをシャントしている第二制御可能OTAは、制御可能な仮想抵抗器として機能し、物理的な抵抗器が使用される場合に生じる予測できない拡散／寄生に関連する不正確性が導入されることなく、一次ローパス選択特性の帯域幅、またはコーナー周波数を変化させる目的で使用されている。望ましい帯域幅またはコーナー周波数を得るのに必要な制御信号によって、拡散／寄生に関連する望ましくないDCオフセットが本質的に補償される。従って、第一の一次ローパスフィルタセクションは、そのすべてのフィルタ特性を明確(unambiguously)かつ高い精度で制御可能である、またはプログラム可能であり、高精度のマスター−スレーブ較正システムのマスターフィルタデバイスおよびスレーブフィルタデバイスの両方において、ローパスGm／Cセルまたはローパス構成ブロックとして使用するのに完全に適している。
【０００６】
そのようなローパス構成ブロックは、類似する構成ブロックフィルタセクションの配置構成の中で単体で、あるいは反復的に適用して、マスターデバイスおよびスレーブデバイスにおける等しいかまたは異なるフィルタ特性を実現することができる。本発明によると、マスターフィルタデバイスは、一次または二次以上のローパス特性を有することができるのに対して、スレーブフィルタデバイスは、ローパス、ハイパス、バンドパス、またはオールパスのフィルタ特性を有することができる。
【０００７】
発振の状態は、利得および位相シフトにおいて良好に定義される。本発明に従って、マスターオシレータ信号を基準周波数に結合することによって、利得および周波数を較正するための信頼性の高い明確な基礎メカニズムが得られる。スレーブフィルタデバイスのすべての可変フィルタパラメータにおける、拡散／寄生に起因する不正確性は、制御パラメータおよび／または回路パラメータの適切なスケーリング(scaling)によって排除される。
【０００８】
用途に応じて、例えば、動的な隣接チャネル抑制機能を有するFM受信器のIF部において、スレーブフィルタデバイスのN個の完全にプログラム可能な高精度フィルタのうちの1つまたは複数に、周波数および利得の較正信号に加えて、外部または付随的な、帯域幅、同調、および／または利得の制御信号を供給することができる。
【０００９】
高精度のフィルタ特性を維持しながら、フィルタタイプ（バンドパス、バンドリジェクト、オールパス、ローパス）、すなわちフィルタ周波数特性（同調、コーナー周波数、および／または帯域幅など）が相互に異なる、スレーブフィルタデバイスのN個の完全にプログラム可能な高精度フィルタを可能にする目的で、これらのN個の完全にプログラム可能な高精度フィルタは、相互に、および、前記マスターフィルタデバイスの前記M個の完全にプログラム可能な高精度フィルタに対して、所定のスケーリング係数だけGm／C値が異なっていることができ、かつ、それぞれの一次ローパスフィルタセクションのICトポロジが同一である。
【００１０】
マスターフィルタデバイスおよびスレーブフィルタデバイスにおいて使用されている一次ローパス構成ブロックフィルタのICトポロジが同じであるため、拡散およびその他の技術に関連する不正確性の原因によってフィルタ特性が影響されることが防止され、その一方で、制御パラメータあるいは回路パラメータ（制御電圧および／または電流、または回路素子の寸法またはサイズ）、あるいはICレイアウトの特徴（抵抗器アレイ、エミッタ表面、チャネル幅など）における適切な比率関係によって、高い精度でのフィルタ特性の制御に影響することなく、マスターフィルタデバイスのM個の完全にプログラム可能な高精度フィルタに対する、スレーブフィルタデバイスの特定のN個の完全にプログラム可能な高精度フィルタの望ましいGm／C値を得ることができる。
【００１１】
本発明による、1つの（すなわちM=1）完全にプログラム可能な高精度フィルタを含んでいるマスターフィルタデバイスを有するマスター−スレーブ較正システムの実施例は、当該完全にプログラム可能な高精度フィルタが、その出力からその入力に正帰還されて、再生帰還ループが形成されており、当該基準周波数における発振条件が満たされるように、当該PLL／FLL信号および当該AGC信号によって位相および利得が制御されることを特徴とする。
【００１２】
容易に実施され、かつ、マスターフィルタデバイスおよびスレーブフィルタデバイスの両方の正確な較正を保証する本発明によるマスター−スレーブ較正システムの実施例は、前記マスターフィルタデバイスが、前記完全にプログラム可能な高精度フィルタの上記の第一の一次ローパスフィルタセクションとそれぞれ同一である偶数個の一次ローパスフィルタセクション、のカスケード配置構成を有し、当該PLL／FLL信号および当該AGC信号が、帯域幅および利得の較正を目的として、当該偶数の一次ローパスフィルタセクションのそれぞれに供給される、ことを特徴とする。
【００１３】
本発明による、完全にプログラム可能な高精度フィルタを含んでいるスレーブフィルタデバイスを有するマスター−スレーブ較正システムの実施例は、乗算器が、当該PLL／FLL信号と所定のフィルタ品質係数Qとから、fc = fbw*Qに従って当該周波数較正信号を導き、当該周波数較正信号が、当該スレーブフィルタデバイスの同調制御端子に供給されることを特徴とする。この方策によって、同調周波数の制御範囲全体にわたりフィルタ品質、すなわちフィルタのエッジのスロープまたは峻度の安定化がもたらされる。
【００１４】
本発明によるマスター−スレーブ較正システムの実施例は、除算器が、当該PLL／FLL信号および所定のフィルタ品質係数Qとから、商fbw = fc/Qに従って当該周波数較正信号を導き、当該周波数較正信号が、当該スレーブフィルタの帯域幅制御端子に供給されることを特徴とする。この方策によって、帯域幅の制御範囲全体にわたるフィルタ品質の安定化がもたらされる。
【００１５】
本発明によるマスター−スレーブ較正システムの実施例は、当該PLL／FLL信号から一定の電流比を通じて品質制御信号を導くことを特徴とする。
【００１６】
マスタースレーブフィルタに対する、スレーブフィルタデバイスの個々の完全にプログラム可能な高精度フィルタのGm／C値のスケーリングによって、スレーブフィルタの個々のフィルタ特性の実際の同調周波数、利得、帯域幅、次数、および／またはタイプ（すなわちローパス、ハイパス、バンドパス、バンドリジェクト、またはオールパス）とは無関係に、正確かつ明確なフィルタトラッキング(filter tracking)が得られる。スレーブフィルタデバイスの中のN個の完全にプログラム可能な高精度フィルタは、N個の異なるフィルタ特性に設定することができ、その一方で、マスターフィルタデバイスの一次ローパスフィルタセクションによって完全に較正される。
【００１７】
従って、本発明によるマスター−スレーブ較正システムの実施例は、当該周波数較正信号および当該利得較正信号が、前記スレーブフィルタデバイスの前記N個の完全にプログラム可能な高精度フィルタの前記OTAを、前記マスターフィルタデバイスの前記一次ローパスフィルタセクションの前記OTAのそれぞれの前記Gm／C値に対する所定のスケーリング係数におけるGm／C値に較正することを特徴とする。この方策によって、スレーブフィルタデバイスの中のN個の完全にプログラム可能な高精度フィルタのそれぞれと、マスターフィルタデバイスの一次ローパスフィルタセクションとが、スケーリング係数によるGm／Cのスケーリングによって、すなわちOTAの電流制御信号および／または容量値Cのスケーリングによって、制御範囲全体の中の制御信号の任意の設定値においてそれぞれのGm／Cが正確に一致する。
【００１８】
本発明によるマスター−スレーブ較正システムの実施例は、バイポーラIC技術において実施されており、当該スケーリング係数が、一定の利得制御電流比および／または容量比によって決定されることを特徴とする。
【００１９】
本発明によるマスター−スレーブ較正システムの実施例は、MOS（金属酸化膜半導体）技術において実施されており、当該スケーリング係数が、前記スレーブフィルタデバイスの前記N個の完全にプログラム可能な高精度フィルタの前記一次ローパスフィルタセクションのチャネル幅の比によって決定されることを特徴とする。
【００２０】
本発明によるマスター−スレーブ較正システムの実施例は、MOS（金属酸化膜半導体）技術において実施されており、当該スケーリング係数が、前記スレーブフィルタデバイスの1つ以上の前記N個の完全にプログラム可能な高精度フィルタにおいてシャント配置されている(arranged in shunt)同一の一次ローパスフィルタセクションの数の比によって決定されることを特徴とする。
【００２１】
これらのうち後の2つの方策の一方または両方を適用することによって、マスターフィルタデバイスおよびスレーブフィルタデバイスにおけるさまざまな同一の一次ローパスフィルタセクションの幅および／またはシャント配置のスケーリングによって、Gm／Cスケーリングが得られる。この結果として、MOS（金属酸化膜半導体）技術において実施されているときに、OTAの相互コンダクタンスの非線形制御にもかかわらず、スレーブフィルタデバイスの中のN個の完全にプログラム可能な高精度フィルタのそれぞれが、マスターフィルタデバイスの一次ローパスフィルタセクションに、制御範囲全体の中の制御信号の任意の設定値において正確に一致する。
【００２２】
本発明によるマスター−スレーブ較正システムの実施例は、マスターフィルタデバイスおよびスレーブフィルタデバイスの両方の前記一次ローパスフィルタセクションのそれぞれが、請求項2による差動入力および差動出力を有しており、かつ、多相フィルタデバイスが形成されるように配置されていることを特徴とする。
【００２３】
本発明の上記およびさらなる観点と利点は、好ましい実施例の開示と、特に添付の図面とを参照しながら以下にさらに詳しく説明されている。図面では、類似する参照数字は類似する要素を表している。
【発明を実施するための最良の形態】
【００２４】
図1は、単一の一次ローパスフィルタセクション（以下では、Gm／Cセルまたは第一の一次ローパス構成ブロックフィルタBBとも称される）から成る完全にプログラム可能な高精度フィルタを示している。この構成ブロックフィルタBBは、フィルタ入力Viとフィルタ出力Voとを備えており、相互に同一の第一および第二の演算相互コンダクタンス増幅器OTA1およびOTA2を有する。OTA1およびOTA2は、それぞれ、第一および第二の差動電圧入力端子ti11,ti12およびti21,ti22を有する差動電圧入力からシングルエンド電流出力to1およびto2への制御可能な相互コンダクタンスGmを提供する。OTA1およびOTA2は、それぞれ、シングルエンド電流出力to1およびto2を通じて単相電流出力信号を供給する。OTA1およびOTA2の相互コンダクタンスGmは、それぞれ、第一および第二の制御入力Vc1およびVc2に供給される制御信号によって制御可能である。フィルタ入力Viは、OTA1の第一差動電圧入力端子ti11に結合されている。本発明によると、OTA1およびOTA2の両方の電流出力は、無抵抗でキャパシタCに結合されている、すなわち、物理的な抵抗器を使用せずにキャパシタCに結合されている。OTA2の電流出力to2は、その第一差動電圧入力端子ti21に負帰還されて、キャパシタCにかかる正の可変仮想抵抗が形成されている。OTA1およびOTA2のシングル電流出力to1およびto2とキャパシタCの共通接続部は、一次ローパス構成ブロックフィルタBBの出力端子を構成しており、この出力端子は、図示した実施例においては、フィルタ出力Voに一致する。OTA1およびOTA2の第二差動電圧入力端子ti12およびti22は、それぞれ、第一および第二のDC基準電圧レベルVr1およびVr2に結合されている。
【００２５】
OTAの電流出力は、本質的には無抵がゼロである。第一キャパシタを物理的な抵抗器を使用せずに電流出力に結合することと、代わりに第一キャパシタを制御可能な仮想抵抗器によってシャントすることとによって、そのような物理的な抵抗器に起因する、拡散および寄生に関連する不正確性が生じることが防止され、その一方で、第一キャパシタにかかるDCオフセットを、仮想抵抗器を適切に制御することによって補償することができる。
【００２６】
第二OTAの相互コンダクタンスを帯域幅制御信号によって変化させることによって、第一の一次ローパスフィルタセクションBBが、望ましい帯域幅またはコーナー周波数に設定される。この帯域幅制御信号によって、拡散／寄生に関連する望ましくないDCオフセットが本質的に補償される。第一OTAは、第一の一次ローパスフィルタの利得を変化させる目的に使用されている。第一および第二のOTAの入力端子の、信号負荷がかかっていないときのDC基準電圧は、それぞれ、平均入力信号レベルおよび平均出力信号レベルを設定するものである。従って、第一の一次ローパスフィルタセクションBBは、そのフィルタ特性すべてを明確かつ高い精度で制御可能である、またはプログラム可能であり、完全にプログラム可能な高精度フィルタにおいてローパスGm／Cセルまたはローパス構成ブロックフィルタとして使用するのに極めて適している。そのようなローパス構成ブロックフィルタは、類似する構成ブロックフィルタセクションの配置構成の中で、単独で、または反復的に適用することができ、後に示されているように、より高次のローパス、ハイパス、バンドパス、またはオールパスのフィルタ特性を実現することができる。
【００２７】
本発明を正しく理解するためには、使用されているOTAすべてが相互に同一の回路構造(circuit implementation)を有することを認識すれば十分である。差動電圧入力とシングル電流出力とを有し、差動電圧入力からシングル電流出力への制御可能な相互コンダクタンスGmを提供するという上記の定義を満たすものであれば、任意のタイプのOTAを、本発明を正しく適用する目的に使用することができる。本発明に従っておそらく使用できるであろうOTAは、例えば、National Semiconductor社のICであるLM13700、線形化ダイオードおよびバッファを備えたデュアル演算相互コンダクタンス増幅器（Dual Operational Transconductance Amplifiers with Linearizing Diodes and Buffers）のデータシート、または特許文献1および特許文献2から公知である。
【００２８】
図1に示されている完全にプログラム可能な高精度フィルタは、制御信号デバイスCSDを有し、この制御信号デバイスCSDは、その利得制御信号入力Vgおよび帯域幅制御信号入力Vbwにおいて利得制御信号Vcgおよび帯域幅制御信号Vcbwを受信し、一次ローパス構成ブロックフィルタBBの利得および帯域幅を制御するための、第一および第二の制御入力Vc1およびVc2に供給する制御信号を導く。利得制御信号Vcgは、利得制御信号Vcgに帯域幅制御信号Vcbwを乗算してVcg * Vcbwを生成する第一乗算器M1を経由して、利得制御信号入力Vgから、一次ローパス構成ブロックフィルタBBの第一制御入力端子Vc1に提供される。これとは別に、制御信号デバイスCSDは、帯域幅制御信号Vcbwを一次ローパスフィルタセクションBBの第二制御入力端子Vc2に渡す。第一の一次ローパスフィルタセクションBBの第一制御入力端子Vc1に、利得制御信号Vcg自体の代わりに積Vcg * Vcbwを供給することによって、一次ローパス構成ブロックフィルタBBの利得を、その帯域幅の制御とは独立して制御することができ、すなわち、利得−帯域幅の直交制御(orthogonal control)が得られる。
【００２９】
図2は、本発明によるマスター−スレーブ較正システムにおいて差動構成ブロックDBBとして使用するための、一次ローパスフィルタセクションの差動バージョンを示している。これ自体は、欧州特許出願第0 579 875号明細書に差動BIQUAD増幅器が開示されているが、この増幅器は、抵抗を持つDCシャント経路を本質的に含んでいることにおいて、図2の差動構成ブロックDBBとは異なる。
【００３０】
この差動一次ローパスフィルタセクションは、OTA1およびOTA2のそれぞれと同一である第三および第四のOTAであるOTA3およびOTA4を有する。OTA3およびOTA4は、それぞれ、OTA1およびOTA2の第一および第二の制御入力端子Vc1およびVc2と共通する制御入力端子を有する。OTA1およびOTA3は、第一差動OTA（以下、DOTA1と称される）を形成するように配置されており、この第一差動OTAは、OTA1の第一差動電圧入力端子ti11から成る差動電圧入力Viと、OTA3の第一差動電圧入力端子ti31から成る差動電圧入力Vi'と、OTA1のシングル電流出力to1から成る差動電流出力と、OTA3のシングル電流出力to3から成る差動電流出力とを有する。同様に、OTA2およびOTA4は、第二差動OTA（以下、DOTA2と称される）を形成するように配置されており、この第二差動OTAは、OTA2の第一差動電圧入力端子ti21を有する差動電圧入力と、OTA4の第一差動電圧入力端子ti41を有する差動電圧入力と、OTA2のシングル電流出力to2を有する差動電流出力と、OTA4のシングル電流出力to4を有する差動電流出力とを有する。キャパシタC'は、図1の完全にプログラム可能な高精度フィルタのキャパシタCの半分の容量とすることができ、OTA1およびOTA2のシングル電流出力to1およびto2の共通接続部と、OTA3およびOTA4のシングル電流出力to3およびto4の共通接続部との間に、抵抗を使用せずに結合されている。これらの共通の接続部は、それぞれ、差動一次ローパスフィルタセクションDBBの第一および第二の差動電圧出力端子VoおよびVo'を構成している。OTA2およびOTA4は、それぞれ、そのシングル電流出力to2およびto4から、その第一電圧入力端子ti21およびti41に負帰還されて、それぞれ、キャパシタC'にかかる正の可変仮想抵抗が形成されている。OTA1およびOTA3の第二電圧入力端子ti12およびti32は、第一DC基準電圧レベルVr1に共通して結合されており、OTA2およびOTA4の第二電圧入力端子ti22およびti42は、第二DC基準電圧レベルVr2に共通して結合されている。DOTA1のOTA1およびOTA3の両方の第一制御入力端子Vc1およびVc3には、図1の完全にプログラム可能な高精度一次ローパスフィルタと同様に、制御信号デバイスCSDから利得制御信号と帯域幅制御信号の積Vcg * Vcbwが共通して供給される。DOTA2のOTA2およびOTA4の両方の第二制御入力端子Vc2およびVc4には、帯域幅制御信号Vcbwが共通して供給される。
【００３１】
本発明による完全にプログラム可能な高精度二次ローパスフィルタは、図4Aに示されており、第一および第二の一次ローパス構成ブロックフィルタBB1およびBB2を、BB1のフィルタ出力Vo1とBB2のフィルタ入力Vi2を通じてカスケード接続することによって得られる。BB1とBB2は、それぞれ、図1の上記の一次ローパス構成ブロックフィルタBBと同一であり、それぞれ、図1の上記のOTA1およびOTA2と同一である第一および第二のOTAと、上記のキャパシタCといずれも同一であるそれぞれの第一および第二キャパシタC1およびC2とを有する。BB1およびBB2のカスケード配置構成は、シングルエンドフィルタ入力Viとフィルタ出力Voとの間に接続されている。BB1およびBB2の両方におけるOTA1の第二電圧入力端子ti12は、第一DC基準電圧レベルVr1に共通して結合されており、BB1およびBB2の両方におけるOTA2の第二電圧入力端子ti22は、第二DC基準電圧レベルVr2に共通して結合されている。
【００３２】
BB1およびBB2には、それぞれ、第一および第二の制御入力端子Vc11,Vc12およびVc21,Vc22が設けられている。BB1およびBB2の両方の第一制御入力端子Vc11およびVc21に、制御信号デバイスCSDから利得制御信号と帯域幅制御信号の積Vcg * Vcbwが共通して提供され、その一方で、BB1およびBB2の両方の第二制御入力端子Vc12およびVc22に帯域幅制御信号Vcbwが共通して提供されることにおいて、BB1およびBB2のカスケード接続部は、図1および図2の一次ローパス構成ブロックフィルタBBと同様に、利得および帯域幅が制御される。
【００３３】
図3は、本発明によるマスター−スレーブ較正システムにおいて使用するための、完全にプログラム可能な高精度フィルタを使用している選択的矩象スプリッタ(selective quadrature splitter)を示しており、このスプリッタは、第一の一次ローパス構成ブロックフィルタBB1と第三の一次ローパス構成ブロックフィルタBB3とに共通して結合されているフィルタ入力Viを有する。BB1およびBB3の両方は、上記の一次ローパス構成ブロックフィルタBBと同一であり、それぞれ、上記のBBのOTA1およびOTA2と同一である第一および第二のOTAと、上記のBBの上記のキャパシタCといずれも同一であるそれぞれの第一キャパシタC1および第三キャパシタC3を有する。BB1およびBB3の両方におけるOTA1の第二電圧入力端子ti12は、第一DC基準電圧レベルVr1に共通して結合されており、BB1およびBB3の両方におけるOTA2の第二電圧入力端子ti22は、第二DC基準電圧レベルVr2に共通して結合されている。BB1およびBB3のシングル出力端子は、一対の矩象出力信号を提供する、選択的矩象スプリッタの一対の矩象出力端子VoiおよびVoqを構成している。BB1およびBB3は、第五および第六のOTAであるOTA5およびOTA6（それぞれ、第一および第二の同調制御OTAとも称される）の第二および第一電圧入力端子ti52およびti61に結合されている。OTA5およびOTA6は、それぞれ、BB1およびBB3の各OTAと同一であり、それぞれ、自身の電流出力to5およびto6を通じて、BB1およびBB3の第二OTAの第一電圧入力端子ti121およびti321に負帰還されている。OTA5およびOTA6の第二および第一電圧入力端子ti51およびti62は、第三DC電圧基準レベルVr3に結合されており、BB1およびBB3の第一OTAには、利得制御信号Vcgが供給され、BB1およびBB3の第二OTAには、帯域幅制御信号Vcbwが供給され、OTA5およびOTA6には、同調制御信号Vctが供給される。このようにして得られる矩象スプリッタは、単相入力信号のバンドパスフィルタ選択特性と矩象スプリッティング(quadrature splitting)を提供し、信号の選択特性は、帯域幅と、同調周波数と、利得とを直交的に制御することができる。
【００３４】
図4Aは、BB1およびBB2の上記のカスケード配置構成に加えて、BB2の出力（図示されている実施例においてはシングルエンドフィルタ出力Voに一致する）から、そのシングルエンド入力Vi2への帰還ループを含んでいる。BB1およびBB2の両方におけるOTA1の第二電圧入力端子ti12は、第一DC基準電圧レベルVr1に共通して結合されており、BB1およびBB2の両方におけるOTA2の第二電圧入力端子ti22は、第二DC基準電圧レベルVr2に共通して結合されている。帰還ループは、帰還OTA（以下、第七OTAまたはOTA7とも称される）を含んでおり、この帰還OTAは、BB1およびBB2の各OTAと同一であり、帰還制御信号端子Vc3を通じて供給される帰還制御信号によってその相互コンダクタンスが変化する。
【００３５】
図示されている実施例は、制御信号デバイスCSDを有しており、この制御信号デバイスCSDは、図1の制御信号デバイスCSDと同様に、利得制御信号Vcgおよび帯域幅制御信号Vcbwを受信し、このうち利得制御信号を、利得制御信号Vcgに帯域幅制御信号Vcbwを乗じてVcg * Vcbwを生成する第一乗算器M1を経由して、第一の一次ローパス構成ブロックフィルタBB1の第一制御入力端子Vc11に提供する。BB1のOTA2と、BB1のOTA1およびOTA2と、OTA7の相互コンダクタンスの相対的な大きさに応じて、図4の本発明による完全にプログラム可能な高精度二次フィルタの実施例は、ローパスフィルタ特性またはバンドパスフィルタ特性を有することができる。
【００３６】
ローパスモードにおける動作の場合、BB1のOTA2と、BB1のOTA1およびOTA2と、OTA7とに供給される制御信号は、実質的に相互に等しい必要がある。リプルが最小となりスロープが最大となるための最適化は、これらの制御電流、すなわち上記のOTAの相互コンダクタンスが相互に等しいときに得られる。図4Bには、Vcg = 1、Vcbw = Vct = 0.7、C = 1m/2πであるときの、そのような最適化された設定において得られるローパスフィルタ伝達特性を表す信号プロットが示されている。この図において、3dBのローパス帯域幅は10kHzであるのに対して、最大スロープはf(-3dB)/sqrt(2)/fuになり、この式において、fu = (1/2*π*C)(C=C1=C2)である。
【００３７】
バンドパスモードにおける動作の場合、OTA7とBB2のOTA1とに供給される制御信号、すなわちこれらのOTAの相互コンダクタンスは、相互に等しく、かつ、BB1のOTA2に供給される制御信号、すなわちこのOTAの相互コンダクタンスよりも実質的に大きい必要があり、後者の制御信号は実質的に相互に等しい。図4Cには、制御信号のそのような設定において得られる、同調周波数10kHz、バンドパス幅1kHzのバンドパスフィルタ伝達特性を表す信号プロットが示されている。制御信号デバイスCSDは、バンドパスモードにおけるバンドパス特性の形状およびスロープを同調周波数の変動に対して安定化させる目的で、帯域幅制御信号に同調制御信号を乗じる第二乗算器（図示されていない）を経由して、帯域幅制御信号をOTA7の帰還制御信号端子に提供することが好ましい。
【００３８】
これらのローパス動作モードおよびバンドパス動作モードは、受信される利得制御信号、同調制御信号、および帯域幅制御信号を、関与するOTAのさまざまな制御入力端子に適切に結合することによって実現することができる。フィルタ特性を直接制御する以外に、制御範囲内のすべての値に対して望ましいフィルタ品質係数Qが保証されるように、利得制御信号Vcgを帯域幅制御信号Vcbwから導くことができ、あるいは、この逆に導くことができる。この目的のため、制御信号デバイスCSDには、品質制御信号Vcqを供給するための品質制御信号入力Vqが設けられている。そのような制御信号デバイスCSDの実際の実装は、当業者の能力の範囲内であり、さらに詳しい説明は省略する。
【００３９】
図5は、本発明によるマスター−スレーブ較正システムにおいて使用するための、図4Aの完全にプログラム可能な高精度二次フィルタの差動型の実施例であって、差動電圧入力ViおよびVi'と、差動電圧出力VoおよびVo'との間に第一および第二の差動構成ブロックDBB1およびDBB2のカスケード接続部を有する、実施例を示している。DBB1およびDBB2は、それぞれ、図2の差動構成ブロックDBBと同一である。第二差動構成ブロックDBB2は、その差動出力から第三差動OTAであるDOTA3を経由してその差動入力に負帰還されている。このDOTA3は、それぞれ図4AのOTA7と同一であるOTAの差動対（図示されていない）を有し、この差動対は、それぞれ、第一および第二の差動電圧入力端子を通じて、完全にプログラム可能な高精度二次フィルタの差動電圧出力端子VoおよびVo'に結合されており、かつ、第二および第一差動電圧入力端子を通じて、第五DC基準電圧レベルVr5に結合されている。これらOTAの差動対のシングルエンド電流出力は、DBB2の差動入力に結合されている。
【００４０】
完全にプログラム可能な高精度二次フィルタの差動型のこの実施例には、DC基準電圧レベルVr1およびVr2が設けられており、この実施例は、図4Aの完全にプログラム可能な高精度二次フィルタと同様に、制御信号デバイスCSDによって、利得、帯域幅、または同調および／またはフィルタ品質特性を制御することができる。
【００４１】
図6は、本発明によるマスター−スレーブ較正システムにおいて使用するための、フィルタ入力端子Viおよびフィルタ出力端子Voを有するハイパスフィルタであって、完全にプログラム可能な高精度フィルタLPFと、その後ろの差動段DSと、フィルタ入力Viから差動段DSへのフィードフォワードループとを有する、ハイパスフィルタを示している。差動段DSは、完全にプログラム可能な高精度フィルタLPFの出力信号と入力信号との間の差に対応する出力信号をフィルタ出力端子Voに提供する。
【００４２】
図7は、本発明によるマスター−スレーブ較正システムにおいて使用するための、フィルタ入力端子Viおよびフィルタ出力端子Voを有するオールパスフィルタであって、完全にプログラム可能な高精度フィルタLPFと、その後ろの差動段DSと、ループにおけるフィルタ入力信号を減衰係数2だけ減衰させるための、フィルタ入力端子Viから差動段DSへのフィードフォワードループに含まれている減衰器ATTと、を有する、オールパスフィルタを示している。差動段DSの後ろには、減衰係数に対応する利得係数（すなわち利得係数2）だけ差動段の出力信号を増幅し、オールパスフィルタ出力信号を出力端子Voに供給する増幅器AMPが配置されている。
【００４３】
図8は、マスターデバイスおよびスレーブデバイスを含んでいる、本発明によるマスター−スレーブ較正システムの単相バージョンであって、マスターデバイスMが周波数較正信号VfをスレーブフィルタデバイスSに提供する、システムを示している。スレーブフィルタデバイスSは、本発明による完全にプログラム可能な高精度フィルタSF1〜SFNを有し、フィルタSF1〜SFNのそれぞれは、1つ以上の完全にプログラム可能な高精度一次ローパス構成ブロックフィルタによって構成されている。この1つ以上の完全にプログラム可能な高精度一次ローパス構成ブロックフィルタは、図1の完全にプログラム可能な高精度一次ローパス構成ブロックフィルタBBと少なくともICトポロジが同一であり、それぞれ少なくともICトポロジがBBのOTAと同一である1つ以上のOTAと最終的に組み合わされている。スレーブフィルタデバイスSのスレーブフィルタSF1〜SFNは、ローパス、バンドパス、ハイパス、またはオールパスのフィルタタイプを含んでいることができ、それらの利得、帯域幅、同調周波数、および品質のフィルタ特性は、それらのGm／Cセルのさまざまな一定のGm／C値および／または変化するGm／C値によって、相互に大幅に異なっていることができ、これらのフィルタ特性は、一定であるか、または1つ以上の外部制御信号によって可変であるかのいずれかとすることができる。
【００４４】
マスターデバイスMは、本発明によるM個の完全にプログラム可能な高精度フィルタを有するマスターフィルタデバイスを含んでおり、このマスターフィルタデバイスは、図示されている実施例においては、それぞれが図1の一次ローパス構成ブロックフィルタBBと同一である、カスケード接続（M=4）されている一次ローパス構成ブロックフィルタBB1〜BB4によって実現されている。カスケード接続されている一次ローパス構成ブロックフィルタBB1〜BB4は、再生帰還ループの中に配置されてマスターオシレータMOを構成しており、マスターオシレータ信号を生成する。再生帰還ループは、マスターフィルタデバイスBB1〜BB4における4×45°の位相シフトとともに、発振の位相要件を満たすループ信号の正の帰還を発生させるインバータINV、を含んでいる。発振のユニティ利得(unity gain)要件を満たすため、マスターオシレータには自動利得制御（AGC）ループが設けられており、このループは、カスケード接続されている4つの一次ローパス構成ブロックフィルタBB1〜BB4のうちの2つの両端（図示されている実施例においてはBB1とBB2の両端）に接続されている一対の矩象入力端子を有する振幅検出器ADを含んでいる。振幅検出器ADは、マスターフィルタデバイスBB1〜BB4の中で処理される信号の振幅を、一対の矩象入力信号の振幅を二乗してそれらを合計することによって検出する。このように検出されるループ信号の振幅は、AGC信号生成回路AGCにおいてAGC信号に変換され、この信号がBB1〜BB4の第一制御入力端子Vc11〜Vc41に帰還されて、再生ループの中のユニティ信号利得を安定化させる。再生ループの中の発振周波数、すなわちマスターオシレータの信号周波数（以下、マスターオシレータ周波数fmoとも称される）は、上記の利得および位相シフトの両方の要件が満たされるループ信号周波数によって決まる。
【００４５】
マスターオシレータMOを一定の基準周波数fxoに較正するため、マスターオシレータ周波数fmoは、位相ロックループまたは周波数ロックループ（以下、PLL／FLLと称される）によって、基準周波数fxoに周波数ロックされている。図示されている実施例においては、PLLが使用されており、基準周波数fxoは水晶発振器XOから供給されているが、これに代えて、そのような基準周波数fxoを任意の別の固定周波数源から取り出すことができる。位相ロックループPLLまたは周波数ロックループFLLは、位相検出器PDまたは周波数検出器（図示されていない）を含んでおり、これらは、マスターオシレータ周波数fmoと固定基準周波数fxoとを受信し、それらの間の位相差／周波数差を検出し、ローパスループフィルタLPにおいて選択されるPLL／FLL信号を取得する。ローパスループフィルタLPは、一次ローパス構成ブロックフィルタBB1〜BB4のそれぞれと同一である一次ローパス構成ブロックフィルタを使用して実施されていることが好ましい。LPにおける選択の後、PLL／FLL信号は、マスターフィルタデバイスの一次ローパス構成ブロックフィルタBB1〜BB4の第二制御端子に負帰還される。これによって、基準周波数fxoにおいて一次ローパス構成ブロックフィルタBB1〜BB4のそれぞれに正確に45°の位相シフトが起こるように、BB1〜BB4のそれぞれの帯域幅が制御される。従って、マスターオシレータMOは、素子の拡散または寄生の影響とは無関係に基準周波数fxoに較正される。位相制御信号および利得制御信号、すなわちこの較正状況においては上記のPLL／FLL信号およびAGC信号は、拡散およびその他の技術に関連する予測不能な不正確性の原因に対して帯域幅、同調周波数、および／または利得を較正する目的で、スレーブフィルタデバイスSの完全にプログラム可能な高精度フィルタSF1〜SFNの帯域幅、同調周波数、および／または利得の各制御端子に供給される周波数較正信号Vcfおよび利得較正信号Vcgを導く目的に、制御信号デバイスCSDにおいて使用される。
【００４６】
同一の回路が反復して使用されているため、マスターフィルタデバイスMの第一〜第四の完全にプログラム可能な高精度フィルタの予測不能な不正確性は、スレーブフィルタデバイスSのN個の完全にプログラム可能な高精度フィルタSF1〜SFNのそれぞれにおいて、スケーリングの程度に応じて生じ、制御信号デバイスCSDにおいてPLL／FLL信号およびAGC信号から導かれる利得較正信号および周波数較正信号によって補償される。
【００４７】
本発明によると、帯域幅、同調、および／または利得の較正を目的として、スレーブフィルタデバイスの一次ローパスフィルタセクションのそれぞれを、マスターフィルタデバイスの一次ローパスフィルタセクションのそれぞれのGm／C値に対する所定のスケーリング係数におけるGm／C値に較正するため、利得較正信号および周波数較正信号は、制御信号デバイスCSDから、スレーブフィルタデバイスSのN個の完全にプログラム可能な高精度フィルタのそれぞれに結合されている。バイポーラ集積技術を使用するときには、制御信号デバイスCSDは、OTAのエミッタテール電流のスケーリング（Itail−マスター／Itail−スレーブスケーリング）を通じて、相互コンダクタンス制御パラメータのスケーリングまたはGmのスケーリングを提供する。これにより、マスターフィルタデバイスのBB1〜BB4のそれぞれと、スレーブフィルタデバイスSのN個の完全にプログラム可能な高精度フィルタSF1〜SFNのそれぞれの一次ローパス構成ブロックフィルタのそれぞれについて、それぞれの正しいGm-master/Gm-slaveスケーリング係数における較正が得られる。
【００４８】
これとは別に、制御信号デバイスCSDは、PLL／FLL信号と所定のフィルタ品質係数Qとから、fc = fbw * Qに従って周波数較正信号を導くことができ、周波数較正信号Vcfは、同調周波数較正信号Vcftとしてスレーブフィルタデバイスの同調制御端子に供給される。
【００４９】
これに代えて、制御信号デバイスCSDは、PLL／FLL信号から周波数較正信号Vcfを導くことができ、PLL／FLL信号と所定のフィルタ品質係数Qとから商fbw = fc/Qに従って周波数較正信号Vcfを導く除算器を使用することができ、この周波数較正信号Vcfは、帯域幅周波数較正信号Vcbwとしてスレーブフィルタデバイスの帯域幅制御端子に供給される。
【００５０】
これに代えて、制御信号デバイスCSDは、PLL／FLL信号から一定の電流比を通じて品質制御信号Vcqを導くことができる。
【００５１】
図8に一例として示されている実施例においては、スレーブフィルタSF1は、制御信号デバイスCSDからの利得較正信号Vcg1および周波数較正信号Vcbw1を、第一および第二の制御入力端子Vcs11およびVcs12において受信する。スレーブフィルタSF2は、制御信号デバイスCSDからの利得較正信号Vcg2を第一制御入力端子Vcs21において受信する。スレーブフィルタSFNは、制御信号デバイスCSDによって供給される帯域幅較正信号Vcbwnと、外部帯域幅制御入力Vbweを通じての外部帯域幅制御信号Vcbweとの合計を、第二制御入力端子Vcsn2において受信し、制御信号デバイスCSDによって供給される同調較正信号Vctnと、外部同調制御入力Vteを通じての外部同調制御信号Vcteとの合計を、第三制御入力端子Vcsn3において受信する。スレーブフィルタSFNは、図4Aに示されている完全にプログラム可能な高精度フィルタと同一とすることができ、同調および選択特性の変動が受信品質に依存する受信器において使用することができる。
【００５２】
上記の制御パラメータのスケーリングは、回路パラメータのスケーリングの代わりに、または組み合わせて適用することができ、この場合の回路パラメータのスケーリングは、例えば、スレーブフィルタデバイスSのN個の完全にプログラム可能な高精度フィルタSF1〜SFNのそれぞれの一次ローパス構成ブロックフィルタのそれぞれにおいて使用されているキャパシタCの容量に対する、マスターフィルタデバイスのBB1〜BB4のそれぞれにおいて使用されているキャパシタCの容量、すなわち、各マスターフィルタおよび各スレーブフィルタそれぞれのCmaster/Cslaveである。
【００５３】
MOS集積技術を使用するときには、制御パラメータのスケーリングは、W-master/W-slaveスケーリングに置き換えることができ、この場合、W-masterは、マスターフィルタにおいて使用されているOTAトランジスタのチャネル幅を表し、W-slaveは、スケーリングするスレーブフィルタにおいて使用されているOTAトランジスタのチャネル幅を表す。
【００５４】
MOS集積技術を使用するときのマスター−スレーブフィルタ較正は、スレーブフィルタデバイスの1つ以上のN個の完全にプログラム可能な高精度フィルタにおいてシャント配置されている同一の一次ローパスフィルタセクションの数の比によって決定されるスケーリング係数によって得ることもできる。言い換えれば、スレーブフィルタデバイスSのN個の完全にプログラム可能な高精度フィルタのそれぞれのK個の同一の一次ローパスフィルタセクションのシャント配置を使用することによってと、マスターデバイスMのM個の完全にプログラム可能な高精度フィルタのそれぞれのL個の同一の一次ローパスフィルタセクションのシャント配置を使用することによって、得ることもできる。
【００５５】
図9は、本発明によるマスター−スレーブ較正システムの多相バージョンを示している。このシステムのマスターデバイスMは、完全にプログラム可能な高精度フィルタPFM（例えば図3に示されているフィルタ）を一例として有しており、この高精度フィルタPFMは、自身の矩象出力から矩象入力に正帰還されて再生ループまたはマスターオシレータOSCを提供している。図8のマスター−スレーブ較正システムと同様に、この再生ループはマスターオシレータ信号を生成し、この信号は、固定周波数源から供給される基準周波数fxoに、位相ロックループPLLまたは周波数ロックループFLLによって周波数結合(frequency coupled)されている（図示されている実施例においてはPLLループと水晶発振器XOとが使用されている）。位相検出器PDは、PLLに含まれており、ローパスループフィルタLPによって選択されるPLL信号をマスターオシレータOSCの帯域幅制御入力に提供する。オシレータOSCの矩象出力は、AGCループに含まれておりかつAGC信号をマスターオシレータOSCの利得制御入力に提供する振幅検出器ADに結合されている。PLL信号およびAGC信号は、利得および帯域幅または同調の較正を目的として、多相スレーブフィルタPFSの利得制御入力端子および周波数制御入力端子に提供される。
【００５６】
図10は、本発明によるマスター−スレーブ較正システムにおいて使用するための図1のプログラム可能な高精度ローパス構成ブロックフィルタBBのOTA1およびOTA2に使用することのできる、周知の先行技術のOTAxの回路図である。本発明によると、OTAxのシングル電流は、抵抗を使用せずにキャパシタCxに結合される。図示されているOTAxは、例えば、National Semiconductor社のICであるLM13700、線形化ダイオードおよびバッファを備えたデュアル演算相互コンダクタンス増幅器（Dual Operational Transconductance Amplifiers with Linearizing Diodes and Buffers）のデータシートからそれ自体公知である。このOTAxは、第一および第二のトランジスタT1およびT2の差動対を有し、これらのベース電極は、それぞれ、OTAxの差動電圧入力端子tix1およびtix2を構成している。T1およびT2のエミッタは、OTAxの相互コンダクタンスGmを定義する制御可能なエミッタテール電流源CSに共通して結合されている。入力信号電圧Viは、第一トランジスタT1のベース電極によって構成されている、相互コンダクタンス増幅器OTAxの第一差動電圧入力端子tix1に結合されている。第一トランジスタT1のコレクタ電極は、電流ミラーCM1〜CM3を経由して相互コンダクタンス増幅器OTAxのシングル電流出力toxに結合されており、この出力toxは、物理的な抵抗器を使用せずに、一括接続されている(mass connected)キャパシタCxに結合されている。相互コンダクタンス増幅器OTAxの第二差動電圧入力端子tix2は、第一DC基準電圧Vr1に結合されている。電流ミラーCM1〜CM3は、それ自体公知であり、第一および第二の電流ミラーCM1およびCM2は、PNP型の電流ミラーであり、第三電流ミラーCM3は、NPN型の電流ミラーである。第一トランジスタT1のコレクタ電極は、第一電流ミラーCM1の入力に結合されており、電流ミラーCM1において第一トランジスタT1のコレクタ電流がミラー化され、電流ミラーCM1の出力において利用可能である。第二トランジスタT2のコレクタ電極は、第二電流ミラーCM2の入力に結合されており、電流ミラーCM2において第二トランジスタT2のコレクタ電流がミラー化される。第二電流ミラーCM2の出力は、第三電流ミラーCM3の入力に結合されている。これにより、第三電流ミラーCM3は、第二トランジスタT2のコレクタ電流に実質的に等しい出力電流を提供する。第一および第三電流ミラーCM1およびCM3の両方の出力は、相互コンダクタンス増幅器OTAxの出力toxに共通して結合されている。従って、キャパシタCに供給される相互コンダクタンス増幅器OTAxの出力電流は、第一および第二のトランジスタT1およびT2のコレクタ電流の間の差に実質的に一致し、差動入力tix1,tix2における差動入力電圧、すなわち入力電圧Viとともに変化する。従って、OTAxのシングル電流出力とキャパシタCxとの結合には、抵抗器が存在しない。
【００５７】
以上、本発明をその好ましい実施例を参照しながら開示した。当業者には、添付の請求項の範囲を超えることなく、数多くの修正および変更を行うことができることが認識されるであろう。例えば、図8におけるマスターフィルタデバイスは、任意の別の数のフィルタによって実施することができるであろうし、あるいは、AGC信号およびPLL／FLL信号を乗算器を通じてマスターフィルタの利得制御入力および周波数（すなわち帯域幅または同調周波数）制御入力に供給し、パラメータの直交制御を得ることができ、あるいは、容認可能である場合、制御信号デバイスを使用しないこともできる。
【００５８】
従って、実施例は説明を目的としたものとみなすものとし、これらの実施例は、請求項に記載されている以外には本発明を制限しないものとする。
【図面の簡単な説明】
【００５９】
【図１】本発明によるマスター−スレーブ較正システムにおいて使用するためのシングルエンド構成ブロックを提供する一次ローパスフィルタセクションから成る公知の完全にプログラム可能な高精度フィルタを示している。
【図２】本発明によるマスター−スレーブ較正システムの高精度フィルタにおいて使用するための一次ローパス差動構成ブロックフィルタセクションを示している。
【図３】本発明によるマスター−スレーブ較正システムにおいて使用するための選択的矩象スプリッタを示している。
【図４Ａ】本発明によるマスター−スレーブ較正システムにおいて使用するための完全にプログラム可能な高精度二次フィルタを示しており、2つの単一一次ローパスフィルタセクションと、品質または同調周波数を制御するためのOTAを含んでいる帰還ループとによって構成されている。
【図４Ｂ】本発明によるマスター−スレーブ較正システムにおいて使用するための、ローパスフィルタとして動作するように構成されている完全にプログラム可能な高精度二次フィルタの第一特性を示している。
【図４Ｃ】本発明によるマスター−スレーブ較正システムにおいて使用するための、バンドパスフィルタとして動作するように構成されている完全にプログラム可能な高精度二次フィルタの第二特性を示している。
【図５】本発明によるマスター−スレーブ較正システムにおいて使用するための、図3の完全にプログラム可能な高精度単相フィルタに対応する、完全にプログラム可能な高精度二次バンドパスフィルタの差動バージョンを示している。
【図６】本発明によるマスター−スレーブ較正システムにおいて使用するための、完全にプログラム可能な高精度ハイパスフィルタを示している。
【図７】本発明によるマスター−スレーブ較正システムにおいて使用するための、完全にプログラム可能な高精度差動オールパスフィルタを示している。
【図８】マスターおよびスレーブにおいてさまざまな数およびタイプの完全にプログラム可能な高精度フィルタを使用している、本発明によるマスター−スレーブ較正システムの単相バージョンを示している。
【図９】本発明によるマスター−スレーブ較正システムの差動バージョンを示している。
【図１０】本発明によるマスター−スレーブ較正システムにおいて使用するための、抵抗を使用せずにキャパシタに結合される完全にプログラム可能な高精度フィルタにおいて使用するための先行技術のOTAを示している。
【符号の説明】
【００６０】
LPF、SF1〜SFN  高精度フィルタ
M  マスターデバイス
S、SF2  スレーブフィルタデバイス
PFS  多相スレーブフィルタ
OTA、OTA1、OTA2、OTA3、OTA4、OTAx  演算相互コンダクタンス増幅器
BB、BB1〜BB4  一次ローパス構成ブロックフィルタ
DBB、DBB1、DBB2  差動一次ローパスフィルタセクション
DOTA3  差動OTA
CSD  制御信号デバイス
M1  乗算器
C、C'、Cx  キャパシタ
CM1〜CM3  電流ミラー
DS  差動段
MO、OSC  マスターオシレータ
AD  振幅検出器
T1、T2  トランジスタ
XO  水晶発振器
PLL  位相ロックループ
FLL  周波数ロックループ
PD  位相検出器
LP  ローパスループフィルタ
Gm  相互コンダクタンス
Vi  フィルタ入力
Vo  フィルタ出力
Vi2  シングルエンド入力
to1、to2、to3、to5、to6  シングルエンド電流出力
ti11、ti12、ti21、ti22、ti31、ti32、ti41、ti42、ti51、ti52、ti61、ti62、ti121、ti321、tix1、tix2  差動電圧入力端子
Vc1、Vc2、Vc3、Vc11〜Vc41  制御入力
Vcs11、Vcs12、Vcs21、Vcsn2、Vcsn3  制御入力端子
Vi、Vi'  差動電圧入力
Vo、Vo'  差動電圧出力
Vr1、Vr2、Vr3  DC基準電圧レベル
Vcbw  帯域幅制御信号
Vbw  帯域幅制御信号入力
Vcbwn  帯域幅較正信号
Vg  利得制御信号入力
Vcg1、Vcg2  利得較正信号
Vcg  利得制御信号
Vct  同調制御信号
Vctn  同調較正信号
Vcft  同調周波数較正信号
Vf、Vcf、Vcbw1  周波数較正信号
Vte  外部同調制御入力
Vcte  外部同調制御信号
Vbwe  外部帯域幅制御入力
Vcbwe  外部帯域幅制御信号
fxo  基準周波数
fmo  マスターオシレータ周波数
【図１】
2007504762.tif 000003
【図２】
2007504762.tif 000004
【図３】
2007504762.tif 000005
【図４Ａ】
2007504762.tif 000006
【図４Ｂ】
2007504762.tif 000007
【図４Ｃ】
2007504762.tif 000008
【図５】
2007504762.tif 000009
【図６】
2007504762.tif 000010
【図７】
2007504762.tif 000011
【図８】
2007504762.tif 000012
【図９】
2007504762.tif 000013
【図１０】
2007504762.tif 000014
【国際調査報告】
2007504762.tif 000015
2007504762.tif 000016
2007504762.tif 000017