(57)【要約】【課題】アレイ基板中での映像信号の伝達についての異常を、表示装置の通常の使用状態において検出することができる表示装置を提供する。【解決手段】アレイ基板５００には、映像信号を受け付ける複数のアレイ入力部Ａ１〜Ａｎと、複数のアレイ入力部Ａ１〜Ａｎのそれぞれに電気的に接続された複数のアレイ出力部Ｂ１〜Ｂｎとを有するアレイ部２が設けられている。故障検出部１０１は、アレイ基板５００上に設けられており、アレイ基板５００へ映像信号が送られるアクティブ期間またはその合間に、複数のアレイ出力部Ｂ１〜Ｂｎのそれぞれからの信号に基づいて、アレイ入力部Ａ１〜Ａｎとアレイ出力部Ｂ１〜Ｂｎとの間の電気的経路の故障を検出する。【選択図】図２
2019090924.tif 000002
【特許請求の範囲】
【請求項１】
映像信号に基づいて映像を表示するための表示装置であって、
前記映像信号を受け付ける複数のアレイ入力部と、前記複数のアレイ入力部のそれぞれに電気的に接続された複数のアレイ出力部と、を有するアレイ部が設けられたアレイ基板と、
前記アレイ基板上に設けられ、前記アレイ基板へ前記映像信号が送られるアクティブ期間またはその合間に、前記複数のアレイ出力部のそれぞれからの信号に基づいて、前記アレイ入力部と前記アレイ出力部との間の電気的経路の故障を検出する故障検出部と、
を備える、表示装置。
【請求項２】
前記故障検出部は、前記複数のアレイ出力部のそれぞれからの信号によってスイッチングされる複数の半導体スイッチング素子を含み、前記複数の半導体スイッチング素子は少なくとも１つの直列接続をなしている、請求項１に記載の表示装置。
【請求項３】
前記少なくとも１つの直列接続は第１の直列接続および第２の直列接続を含む、請求項２に記載の表示装置。
【請求項４】
前記複数の半導体スイッチング素子は、前記第１の直列接続をなす複数の第１の半導体スイッチング素子と、前記第２の直列接続をなす第２の半導体スイッチング素子とを含み、前記複数のアレイ出力部は、前記複数の第１半導体スイッチング素子および前記第２半導体スイッチング素子へ交互に接続されている、請求項３に記載の表示装置。
【請求項５】
前記少なくとも１つの直列接続の各々の一方端に接続されたプルダウン回路またはプルアップ回路をさらに備える、請求項２から４のいずれか１項に記載の表示装置。
【請求項６】
前記複数のアレイ入力部の各々に設けられた選択回路をさらに備え、前記選択回路は、前記表示装置が前記アクティブ期間にあるか否かに応じて、前記映像信号を受け付け可能な状態と、前記映像信号とは異なる信号を受け付け可能な状態と、のいずれかを選択可能なものである、請求項１から５のいずれか１項に記載の表示装置。
【請求項７】
前記故障検出部は、前記複数のアレイ出力部のそれぞれからの信号によってスイッチングされる互いに並列接続された複数の半導体スイッチング素子を含む、請求項１から６のいずれか１項に記載の表示装置。
【請求項８】
前記並列接続の一方端に接続されたプルダウン回路またはプルアップ回路をさらに備える、請求項７に記載の表示装置。
【請求項９】
前記故障検出部は、前記複数のアレイ出力部のそれぞれからの信号の増減に対応して昇圧動作を行なう複数のチャージポンプと、前記複数のチャージポンプのそれぞれからの信号によってスイッチングされる互いに直列接続された複数の半導体スイッチング素子と、を含む、請求項１に記載の表示装置。
【請求項１０】
前記アレイ基板に面する液晶層をさらに備える、請求項１から９のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、アレイ基板を有する表示装置に関するものである。
【背景技術】
【０００２】
代表的な表示装置である液晶表示装置は、複数の走査信号線と複数の映像信号線とがマトリクス状に形成されたアレイ基板を有している。近年、液晶表示装置の画素数が増大してきており、それにともなって映像信号線の数も増大してきている。このため、映像信号線の断線または短絡に起因しての表示不良への懸念も高まっている。よってその検査技術が検討されている。
【０００３】
例えば、特開２０００−０４７２５５号公報（特許文献１）は、線順次駆動方式により表示を行なう液晶表示パネルについて、液晶注入工程前のアレイ基板の状態で画素欠陥の検査を行なう技術を開示している。アレイ基板には、複数の画像信号線と複数の走査信号線とがマトリクス状に形成されており、かつ画像信号線と走査信号線との各交点近傍位置に画素スイッチング素子が形成されている。走査信号線に走査信号を伝達する走査信号線駆動回路と、画像信号線に画像信号を伝達する画像信号線駆動回路とが、アレイ基板上に形成された半導体層により構成されている。画像信号線の一方側の端部には、画像信号線駆動回路が接続されており、画像信号線の他方側の端部には、画素欠陥を検査するための画素欠陥検査用回路が接続されている。この画素欠陥検査用回路は、アレイ基板上に形成された半導体層により構成されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０００−０４７２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記公報の技術によれば、検査は、液晶注入工程前のアレイ基板に対して行なわれる。よって当該技術は、表示装置の通常の使用状態、言い換えれば、アレイ基板が組み込まれた表示装置が映像を表示するために動作している状態、におけるアレイ基板の故障検出に適用されることが想定されたものではない。
【０００６】
本発明は以上のような課題を解決するためになされたものであり、その目的は、アレイ基板中での映像信号の伝達についての異常を、表示装置の通常の使用状態において検出することができる表示装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の表示装置は、映像信号に基づいて映像を表示するためのものである。表示装置は、アレイ基板と、故障検出部とを有している。アレイ基板にはアレイ部が設けられている。アレイ部は、映像信号を受け付ける複数のアレイ入力部と、複数のアレイ入力部のそれぞれに電気的に接続された複数のアレイ出力部とを有している。故障検出部はアレイ基板上に設けられている。故障検出部は、アレイ基板へ映像信号が送られるアクティブ期間またはその合間に、複数のアレイ出力部のそれぞれからの信号に基づいて、アレイ入力部とアレイ出力部との間の電気的経路の故障を検出する。
【発明の効果】
【０００８】
本発明によれば、故障検出部は、複数のアレイ出力部のそれぞれからの信号に基づいて、アレイ入力部とアレイ出力部との間の電気的経路の故障を検出する。この検出は、アレイ基板へ映像信号が送られるアクティブ期間またはその合間に行なわれる。これにより、アレイ基板中での映像信号の伝達についての異常を、表示装置の通常の使用状態において検出することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１における表示装置の構成を示す模式図である。
【図２】図１のアレイ基板および制御部の構成を概略的に示すブロック図である。
【図３】図２の故障検出回路を具体的に説明する回路図である。
【図４】図３のチャージポンプの例を示す回路図である。
【図５】図４のコモン電圧Ｖｃｏｍの値を説明するグラフ図である。
【図６】本発明の実施の形態２における表示装置の、ソースＩＣとアレイ部と間の構成を概略的に示す回路図である。
【図７】表示装置のアクティブ期間およびブランク期間を説明する模式図である。
【図８】本発明の実施の形態２における故障検出回路と外部入力回路と外部モニタ回路とを概略的に示す回路図である。
【図９】本発明の実施の形態４における故障検出回路と外部入力回路と外部モニタ回路とを概略的に示す回路図である。
【図１０】本発明の実施の形態５における故障検出回路と外部入力回路と外部モニタ回路とを概略的に示す回路図である。
【図１１】本発明の実施の形態６における故障検出回路と外部入力回路と外部モニタ回路とプルダウン回路とを概略的に示す回路図である。
【発明を実施するための形態】
【００１０】
以下、図面に基づいて本発明の実施の形態について説明する。
【００１１】
＜実施の形態１＞
（構成）
図１は、本実施の形態１における液晶パネル９００（表示装置）の構成を示す模式図である。液晶パネル９００は、外部から供される映像信号に基づいて映像を表示するためのものである。映像信号としては、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、ＥＤＰ（Ｅｍｂｅｄｄｅｄ  ＤｉｓｐｌａｙＰｏｒｔ）などの規格が存在する。
【００１２】
液晶パネル９００は、アレイ基板５００と、液晶層７２０と、対向基板７１０と、制御部６００とを有している。液晶層７２０はアレイ基板５００と対向基板７１０との間に保持されており、よって液晶層７２０はアレイ基板５００に面している。制御部６００は、少なくともアレイ基板５００と電気的に接続されている。なお液晶パネル９００は、配向膜および偏光板などの、図示されていない他の部材も有していてよい。
【００１３】
図２は、アレイ基板５００および制御部６００の構成を概略的に示すブロック図である。液晶パネル９００（図１）は、アレイ基板５００と、アレイ基板５００上に設けられた故障検出回路１０１（故障検出部）と、制御部６００とを有している。制御部６００は、タイミングコントローラ１と、ソースＩＣ（集積回路：Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）１１と、ゲートＩＣ２１と、外部入力回路１４０と、外部モニタ回路１４１とを有している。
【００１４】
アレイ基板５００は、液晶パネル９００が映像を表示する領域に対応する画素領域に、アレイ部２を有している。アレイ部２は、一の方向（図２における縦方向）に延びる複数の映像信号線と、上記一の方向に交差する方向（図２における横方向）に延びる複数の走査信号線とを有している。映像信号線と走査信号線とが交差することによって、マトリクス状の画素構造が形成されている。画素構造の各画素には、画素電極（図示せず）が設けられており、さらに、この画素電極と映像信号線との間の電気的接続を制御する半導体スイッチング素子（図示せず）とが設けられている。この半導体スイッチング素子は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）である。ＴＦＴの半導体材料は、低コストを優先する場合はアモルファスシリコンであり、そうでない場合は、例えば低温ポリシリコンである。ＴＦＴのゲートは、ゲート線（図２におけるアレイ部２中の横線）としての上記走査信号線に接続されている。ＴＦＴのソースは、ソース線（図２におけるアレイ部２中の縦線）としての上記映像信号線に接続されている。ＴＦＴのドレインは、上述した画素電極に接続されている。
【００１５】
タイミングコントローラ１は、外部から映像信号を受け取る。またタイミングコントローラ１は、ソースＩＣ１１およびゲートＩＣ２１のそれぞれへのタイミング信号としてのソースＩＣ入力信号およびゲートＩＣ入力信号を生成する。
【００１６】
ソースＩＣ１１は、アレイ部２のソース線のドライバである。ソースＩＣ１１は、タイミングコントローラ１からのソースＩＣ入力信号に基づいて、映像信号に対応したソース線入力信号Ｒ１〜Ｒｎを生成する。ここで「ｎ」はソース線の数である。
【００１７】
ゲートＩＣ２１は、アレイ部２のゲート線のドライバである。ゲートＩＣ２１は、タイミングコントローラ１からのゲートＩＣ入力信号に基づいて、走査信号としてのゲート線入力信号Ｇ１〜Ｇｍを生成する。ここで「ｍ」はゲート線の数である。
【００１８】
アレイ部２は、映像信号に対応したソース線入力信号Ｒ１〜Ｒｎのそれぞれを受け付けるアレイ入力部Ａ１〜Ａｎと、アレイ出力部Ｂ１〜Ｂｎとを有している。アレイ出力部Ｂ１〜Ｂｎのそれぞれは、ソース線によってアレイ入力部Ａ１〜Ａｎに電気的に接続されている。言い換えれば、ｋ番目（１≦ｋ≦ｎ）のソース線の一方端にアレイ入力部Ａｋが設けられており他方端にアレイ出力部Ｂｋが設けられている。よって、ソース線が正常であれば、アレイ出力部Ｂ１〜Ｂｎからのソース線出力信号Ｓ１〜Ｓｎは、ソース線入力信号Ｒ１〜Ｒｎとおおよそ同じものとなる。一方、ｋ番目のソース線に異常があれば、ソース線出力信号Ｓｋは、ソース線入力信号Ｒｋに対応しなくなる。
【００１９】
故障検出回路１０１は、複数のアレイ出力部Ｂ１〜Ｂｎのそれぞれからのソース線出力信号Ｓ１〜Ｓｎに基づいて、アレイ入力部Ａ１〜Ａｎとアレイ出力部Ｂ１〜Ｂｎとの間の電気的経路、すなわちソース線、の故障を検出する。この検出は、映像信号に対応するソース線入力信号がアレイ基板５００へ送られるアクティブ期間、またはその合間において行なわれる。言い換えれば、この検出は、液晶パネル９００（図１）の通常の使用状態において行なわれる。
【００２０】
図３は、図２の故障検出回路１０１を具体的に説明する回路図である。故障検出回路１０１は、第１〜第ｎのチャージポンプ１３０と、そのそれぞれに接続された第１〜第ｎの半導体スイッチング素子１２９とを有している。チャージポンプ１３０は、入力信号の増減によって昇圧動作を行なう回路であり、昇圧動作が行なわれているときにハイ信号（高電圧信号）を生成し、昇圧動作が行なわれていないときにロー信号（低電圧信号）を生成する。半導体スイッチング素子１２９は、例えばｎチャネルトランジスタである。第１〜第ｎのチャージポンプ１３０のそれぞれの入力端子はアレイ出力部Ｂ１〜Ｂｎに接続されている。よって第１〜第ｎのチャージポンプ１３０のそれぞれは、ソース線出力信号Ｓ１〜Ｓｎの増減変化に対応して昇圧動作を行なう。第１〜第ｎのチャージポンプ１３０のそれぞれは、チャージポンプ出力信号Ｔ１〜Ｔｎを生成する。チャージポンプ出力信号Ｔｋ（１≦ｋ≦ｎ）は、ソース線出力信号Ｓｋが増減する場合にハイ信号となり、増減がない場合にロー信号となる。チャージポンプ出力信号Ｔ１〜Ｔｎのそれぞれは、第１〜第ｎの半導体スイッチング素子１２９のゲート信号として用いられる。これにより、第１〜第ｎの半導体スイッチング素子１２９のそれぞれが、チャージポンプ出力信号Ｔ１〜Ｔｎによってスイッチングされる。
【００２１】
第１〜第ｎの半導体スイッチング素子１２９は、互いに直列接続されている。具体的には、第ｋ（１≦ｋ≦ｎ−１）の半導体スイッチング素子１２９のドレインと、第ｋ＋１の半導体スイッチング素子１２９のソースとが互いに接続されている。よって、この直列接続の一方端と他方端との間は、チャージポンプ出力信号Ｔ１〜Ｔｎのすべてがハイ信号となった場合に導通状態となる。言い換えれば、この直列接続の一方端と他方端との間は、ソース線出力信号Ｓ１〜Ｓｎのすべてが増減変化している場合に導通状態となる。
【００２２】
この直列接続の一方端および他方端のそれぞれには、外部入力回路１４０および外部モニタ回路１４１が接続されている。具体的には、第１の半導体スイッチング素子１２９のソースに外部入力回路１４０が接続されており、第ｎの半導体スイッチング素子１２９のドレインに外部モニタ回路１４１が接続されている。これにより上記導通状態の有無をモニタすることができる。なお外部入力回路１４０および外部モニタ回路１４１は、アレイ基板５００上に配置されている必要はない。
【００２３】
図４は、図３のチャージポンプ１３０の各々の例を示す回路図である。チャージポンプ１３０は、ｎチャネルトランジスタ１３１〜１３４と、キャパシタ１３５〜１３８と、抵抗１３９とを有している。チャージポンプ１３０は、電源電圧Ｖｃｏｍを用いて動作し、入力信号としてのソース線出力信号Ｓｋ（１≦ｋ≦ｎ）の増減変化の有無に応じて、チャージポンプ出力信号Ｔｋとしてハイ信号またはロー信号を生成する。
【００２４】
図５は、図４の電源電圧Ｖｃｏｍの値について説明するグラフ図である。前述したソース線入力信号Ｒ１〜Ｒｎ（図２）の各々としては、焼き付きを防止する意図で、電源電圧Ｖｃｏｍを基準として正極性および負極性の２種類のものが交互に用いられる。このように正極性および負極性が交互に用いられることから、液晶パネル９００（図２）の通常の使用状態において、ソース線入力信号Ｒ１〜Ｒｎの各々は増減を繰り返す。よって、ソース線に異常がなければソース線出力信号Ｓ１〜Ｓｎの各々も増減を繰り返す。その結果、チャージポンプ出力信号Ｔ１〜Ｔｎ（図３）のすべてがハイ信号となる。よって外部入力回路１４０と外部モニタ回路１４１との間が導通状態となる。よって、外部入力回路１４０の生成信号がほぼそのまま外部モニタ回路１４１に達する。この信号伝達を外部モニタ回路１４１がモニタすることによって、すべてのソース線に異常がないことを確認することができる。
【００２５】
（効果）
本実施の形態によれば、故障検出回路１０１（図２）は、アレイ出力部Ｂ１〜Ｂｎのそれぞれからの信号に基づいて、アレイ入力部Ａ１〜Ａｎとアレイ出力部Ｂ１〜Ｂｎとの間の電気的経路の故障を検出する。この検出は、アレイ基板５００へ映像信号が送られるアクティブ期間またはその合間に行なわれる。これにより、アレイ基板５００中での映像信号の伝達についての異常を、液晶パネル９００の通常の使用状態において検出することができる。
【００２６】
故障検出回路１０１は、アレイ出力部Ｂ１〜Ｂｎのそれぞれからの信号の増減変化に対応して昇圧動作を行なう複数のチャージポンプ１３０（図３）を有している。これにより、各アレイ出力部Ｂ１〜Ｂｎからの電圧の単なる大きさではなく、当該電圧が増減変化しているか否かを検出することができる。よって、各アレイ出力部Ｂ１〜Ｂｎからの電圧が常にハイである異常と、常にローである異常とのいずれをも検出することができる。
【００２７】
複数のチャージポンプ１３０のそれぞれからの信号によってスイッチングされる複数の半導体スイッチング素子１２９（図３）は、互いに直列接続されている。これにより、少なくとも１つのアレイ出力部Ｂ１〜Ｂｎからの電圧が正常に増減していなければ、直列接続の電気的経路が分断される。この分断の有無をモニタすることによって、アレイ部２の異常の発生を容易に検出することができる。
【００２８】
＜実施の形態２＞
（構成）
図６は、本実施の形態２における液晶パネル９００（図１）の、ソースＩＣ１１とアレイ部２との間の構成を概略的に示す回路図である。本実施の形態においては、実施の形態１（図２）と異なり、ソースＩＣ１１とアレイ部２との間に選択回路１１０が設けられている。具体的には、アレイ入力部Ａ１〜Ａｎの各々に選択回路１１０が設けられている。選択回路１１０は、液晶パネル９００がアクティブ期間にあるか否かに応じて、映像信号を受け付け可能な状態と、映像信号とは異なる信号を受け付け可能な状態と、のいずれかを選択可能なものである。選択回路１１０はアレイ基板５００上に配置されていることが好ましい。映像信号とは異なる信号としての疑似入力信号Ｑｋを生成するために、液晶パネル９００には疑似入力発生回路１１３が設けられていてよい。例えば、ｋ番目のアレイ入力部Ａｋ（１≦ｋ≦ｎ）に設けられた選択回路１１０は、ソースＩＣ１１からの映像信号としてのソース線入力信号Ｒｋを受け付け可能な状態と、疑似入力信号Ｑｋを受け付け可能な状態とのいずれかを選択することができる。
【００２９】
図７は、液晶パネル９００のアクティブ期間３１およびブランク期間３２を説明する模式図である。液晶パネル９００が映像の１フレーム３０を描画する動作は、アクティブ期間３１と、非アクティブ期間であるブランク期間３２とを有している。外部からの映像信号に応じた描画が行なわれるのはアクティブ期間３１中である。ブランク期間３２としては、水平ブランク期間３２Ｈと、垂直ブランク期間３２Ｖとがある。液晶パネル９００には、ブランク期間３２のときにハイの値を有するブランク期間ハイ信号を発生する回路（図示せず）と、非ブランク期間（すなわちアクティブ期間３１）のときにハイの値を有する非ブランク期間ハイ信号を発生する回路（図示せず）とが設けられている。
【００３０】
選択回路１１０（図６）は、ｎチャネルトランジスタ１１１およびｎチャネルトランジスタ１１２によって構成され得る。ｎチャネルトランジスタ１１１は、ソースＩＣ１１と、アレイ入力部Ａ１〜Ａｎの各々との間に設けられており、そのゲート信号として非ブランク期間ハイ信号が用いられる。これによりｎチャネルトランジスタ１１１は、非ブランク期間（すなわちアクティブ期間３１（図７））においてソースＩＣ１１とアレイ入力部Ａ１〜Ａｎとの間を接続する。ｎチャネルトランジスタ１１２は、ソースＩＣ１１と、疑似入力発生回路１１３との間に設けられており、そのゲート信号としてブランク期間ハイ信号が用いられる。これによりｎチャネルトランジスタ１１２は、ブランク期間３２（図７）において疑似入力発生回路１１３とアレイ入力部Ａ１〜Ａｎとの間を接続する。このような選択回路１１０によって、ｋ番目のアレイ入力部Ａｋ（１≦ｋ≦ｎ）へは、非ブランク期間においては映像信号としてのソース線入力信号Ｒｋが送られ、ブランク期間においては疑似入力信号Ｑｋが送られる。
【００３１】
図８は、本実施の形態２における故障検出回路１０２（故障検出部）と、それに接続された外部入力回路１４０および外部モニタ回路１４１とを概略的に示す回路図である。故障検出回路１０２は、アレイ出力部Ｂ１〜Ｂｎ（図２）からのソース線出力信号Ｓ１〜Ｓｎによってスイッチングされる複数の半導体スイッチング素子１２９を含む。複数の半導体スイッチング素子１２９は少なくとも１つの直列接続をなしている。本実施の形態においては、複数の半導体スイッチング素子１２９は、直列接続１０２ａ（第１の直列接続）および直列接続１０２ｂ（第２の直列接続）をなしている。複数の半導体スイッチング素子１２９は、直列接続１０２ａをなす複数の半導体スイッチング素子１２９ａ（第１の半導体スイッチング素子）と、直列接続１０２ｂをなす半導体スイッチング素子１２９ｂ（第２の半導体スイッチング素子）とを含む。
【００３２】
アレイ出力部Ｂ１〜Ｂｎは、半導体スイッチング素子１２９ａのゲートおよび半導体スイッチング素子１２９ｂのゲートへ、交互に接続されている。例えば、ソース線出力信号Ｓｋを送り出すアレイ出力部ｂｋ（１≦ｋ≦ｎ）は、ｋが奇数であれば半導体スイッチング素子１２９ａのゲートに接続されており、ｋが偶数であれば半導体スイッチング素子１２９ｂのゲートに接続されている。言い換えれば、ソース線出力信号Ｓｋは、ｋが奇数であれば直列接続１０２ａのスイッチング制御に用いられ、ｋが偶数であれば直列接続１０２ｂのスイッチング制御に用いられる。これにより故障検出回路１０２は、ソース線入力信号Ｒ１〜Ｒｎが１列ごとに正極性および負極性（図５参照）を交互に用いる場合に、特に適した構成とされている。
【００３３】
疑似入力発生回路１１３が生成する疑似入力信号Ｑｋ（図６）は、半導体スイッチング素子１２９としてのｎチャネルトランジスタをオンすることができる電圧とされる。これにより、疑似入力信号Ｑｋがアレイ部２へ送られた際、アレイ部２のソース線が正常であれば、外部入力回路１４０と外部モニタ回路１４１との間が導通する。この際に、アレイ入力部Ａ１〜Ａｎ（図６）のうち直列接続１０２ａへつながる系統と、直列接続１０２ｂへつながる系統とへ、同時に疑似入力信号Ｑｋが印加されると、これらの系統のうちの一方が導通不能の状態にある故障（例えば、グラウンド（ＧＮＤ）へのソース線の短絡、またはソース線の断線）を検出することができない。このため、上記系統ごとにタイミングをずらして疑似入力信号Ｑｋが印加される。このようにタイミングをずらすことによって、疑似入力信号Ｑｋによる導通の有無が、各系統ごとに検出される。この場合、ある系統へ疑似入力信号Ｑｋが印加されている際に導通が検出されないことは、当該系統において、グラウンド（ＧＮＤ）へのソース線の短絡、またはソース線の断線が存在することを意味する。
【００３４】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００３５】
（効果）
本実施の形態によれば、アレイ基板５００中での映像信号の伝達についての異常を、ブランク期間３２（図７）、すなわちアクティブ期間の合間、に検出することができる。
【００３６】
複数の半導体スイッチング素子１２９（図８）は、少なくとも１つの直列接続（具体的には直列接続１０２ａおよび直列接続１０２ｂ）をなしている。これにより、アレイ出力部Ｂ１〜Ｂｎ（図２）のうち２つ以上のものからの電圧がすべてハイであるか否かを、各直列接続を用いてモニタすることができる。よってモニタのための回路を簡素化することができる。
【００３７】
本実施の形態においては、直列接続１０２ａおよび直列接続１０２ｂ（図８）が設けられている。これにより、アレイ出力部Ｂ１〜Ｂｎを、直列接続１０２ａを用いてモニタされるものと、直列接続１０２ｂを用いてモニタされるものとに区分することができる。
【００３８】
アレイ出力部Ｂ１〜Ｂｎ（図２）は、半導体スイッチング素子１２９ａおよび半導体スイッチング素子１２９ｂへ交互に接続されている。これにより、アレイ入力部Ａ１〜Ａｎへ印加される電圧の極性がアレイ入力部Ａ１〜Ａｎの位置に応じて交互に入れ替えられる場合に、アレイ入力部Ａ１〜Ａｎのうち同じ極性の電圧が印加されるものについてのモニタを、まとめて行なうことができる。
【００３９】
（変形例）
故障検出回路１０２（図８）を構成する直列接続の数は任意である。図８においては２つの直列接続１０２ａおよび直列接続１０２ｂが用いられているが、１つであってもよく、３つ以上であってもよい。
【００４０】
疑似入力発生回路１１３（図６）が、増減変化する疑似入力信号を発生するものとされ、かつ、故障検出回路１０１として実施の形態１のもの（図３）が用いられてもよい。これにより、実施の形態１で説明した動作を、ブランク期間３２（図７）中に行なうことができる。
【００４１】
＜実施の形態３＞
本実施の形態においては、タイミングコントローラ１（図２）は、ブランク期間３２（図７）の少なくとも一部において、ソース線入力信号Ｒ１〜Ｒｎ（図２）として、正極性の場合には最大電圧、負極性の場合には最小電圧を発生する。なおこのようなソース線入力信号Ｒ１〜Ｒｎは、例えばＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）液晶の場合は、全黒表示に対応する。
【００４２】
上記のようなタイミングコントローラ１が用いられる場合、実施の形態２で説明された選択回路１１０および疑似入力発生回路１１３（図６）は省略することができる。この場合、ソース線のうち、正極性の電圧が印加されるものに対する故障検出が行なわれる。例えば、正極性が奇数列のソース線に適用される際には、故障検出回路１０２（図８）の直列接続１０２ａの導通によって、奇数列において、グラウンド（ＧＮＤ）へのソース線の短絡、またはソース線の断線がないことがわかる。なおこのとき直列接続１０２ｂは、制御信号として負極性のソース線出力信号Ｓｋ（ｋ＝２、４、６・・・）が印加されているため、導通を有しない。その後、正極性が偶数列のソース線に適用される際には、故障検出回路１０２（図８）の直列接続１０２ｂの導通によって、偶数列において、グラウンド（ＧＮＤ）へのソース線の短絡、またはソース線の断線がないことがわかる。なおこのとき直列接続１０２ａは、制御信号として負極性のソース線出力信号Ｓｋ（ｋ＝２、４、６・・・）が印加されているため、導通を有しない。
【００４３】
なお、上記以外の構成については、上述した実施の形態２の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４４】
＜実施の形態４＞
図９は、本実施の形態４における故障検出回路１０２と外部入力回路１４０と外部モニタ回路１４１ａおよび外部モニタ回路１４１ｂとを概略的に示す回路図である。本実施の形態においては、直列接続１０２ａおよび１０２ｂに共通に接続された１つの外部モニタ回路１４１（図８：実施の形態２）に代わり、直列接続１０２ａおよび１０２ｂのそれぞれに接続された外部モニタ回路１４１ａおよび１４１ｂが設けられている。
【００４５】
なお、上記以外の構成については、上述した実施の形態２または３の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００４６】
本実施の形態によれば、直列接続１０２ａの導通と直列接続１０２ｂの導通とを独立に検出することができる。これにより、実施の形態２で説明したような、検出タイミングをずらす必要性がない。これにより、実施の形態２と比して、疑似入力発生回路１１３（図６）の回路構成を簡素化することができる。
【００４７】
＜実施の形態５＞
図１０は、本実施の形態５における故障検出回路１０５（故障検出部）と、それに接続された外部入力回路１４０および外部モニタ回路１４１ａ〜１４１ｄとを概略的に示す回路図である。本実施の形態においては、故障検出回路１０１（図３：実施の形態１）または故障検出回路１０２（図９：実施の形態２）に代わり、故障検出回路１０５が用いられる。故障検出回路１０５は複合接続１０５aおよび１０５ｂを有している。
【００４８】
複合接続１０５aは、半導体スイッチング素子１２９の直列接続１０２ａ（図９）と同様の構成に加えて、半導体スイッチング素子１２８の並列接続を有している。具体的には、直列接続１０２ａにおける半導体スイッチング素子１２９の各々のゲートに接続されたゲートを有する半導体スイッチング素子１２８が設けられており、これら半導体スイッチング素子１２８が並列接続をなしている。この並列接続の一方端は外部入力回路１４０に接続されており、他方端は外部モニタ回路１４１ｃに接続されている。同様に、複合接続１０５ｂは、半導体スイッチング素子１２９の直列接続１０２ｂ（図９）と同様の構成に加えて、半導体スイッチング素子１２８の並列接続を有している。具体的には、直列接続１０２ｂにおける半導体スイッチング素子１２９の各々のゲートに接続されたゲートを有する半導体スイッチング素子１２８が設けられており、これら半導体スイッチング素子１２８が並列接続をなしている。この並列接続の一方端は外部入力回路１４０に接続されており、他方端は外部モニタ回路１４１ｄに接続されている。
【００４９】
以上の構成により、故障検出回路１０５は、アレイ出力部Ｂ１〜Ｂｎのそれぞれからの信号によってスイッチングされる互いに並列接続された複数の半導体スイッチング素子１２８を含む。具体的には、アレイ出力部Ｂ１〜Ｂｎのうち奇数列のものがつながる並列接続と、偶数列のものがつながる並列接続とが設けられている。
【００５０】
なお、上記以外の構成については、上述した実施の形態２〜４のいずれかの構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５１】
複合接続１０５ａおよび１０５ｂのそれぞれは、上述したように直列接続１０２ａおよび１０２ｂ（図９）を有しており、これら直列接続１０２ａおよび１０２ｂの動作は実施の形態２および３で説明したものと同様である。すなわち、直列接続１０２ａおよび１０２ｂにより、グラウンド（ＧＮＤ）へのソース線（すなわち映像信号線）の短絡、またはソース線の断線を検出することができる。
【００５２】
複合接続１０５ａが直列接続に加えて有する並列接続は、それに含まれる半導体スイッチング素子１２８のすべてがオフされた場合にだけ導通しない。よって、アレイ入力部Ａ１〜Ａｎ（図２）へ半導体スイッチング素子１２８をオフとするような信号を送りつつ、上記並列接続からの信号を外部モニタ回路１４１ｃによってモニタすることによって、半導体スイッチング素子１２８のすべてが正常にオフ状態とされているか否かを確認することができる。もしも半導体スイッチング素子１２８の少なくともいずれかがオン状態にあれば、並列接続が導通し、よって外部入力回路１４０からの信号が外部モニタ回路１４１ｃによって検出される。このことは、奇数列のソース線の少なくともいずれかが、電源側と意図せず短絡することによって、ロー状態となることができなくなっていることを意味する。
【００５３】
同様に、複合接続１０５ｂが直列接続に加えて有する並列接続は、それに含まれる半導体スイッチング素子１２８のすべてがオフされた場合にだけ導通しない。よって、アレイ入力部Ａ１〜Ａｎ（図２）へ半導体スイッチング素子１２８をオフとするような信号を送りつつ、上記並列接続からの信号を外部モニタ回路１４１ｄによってモニタすることによって、半導体スイッチング素子１２８のすべてが正常にオフ状態とされているか否かを確認することができる。もしも半導体スイッチング素子１２８の少なくともいずれかがオン状態にあれば、並列接続が導通し、よって外部入力回路１４０からの信号が外部モニタ回路１４１ｄによって検出される。このことは、偶数列のソース線の少なくともいずれかが、電源側と意図せず短絡することによって、ロー状態となることができなくなっていることを意味する。
【００５４】
本実施の形態によれば、上記並列接続が設けられることによって、少なくとも１つのアレイ出力部Ｂ１〜Ｂｎ（図２）からの電圧がハイ状態であることを検出することができる。これにより、当該状態に対応する故障をモニタすることができる。具体的には、ソース線の少なくとも１つが短絡によって常にハイ状態にある異常を検出することができる。
【００５５】
＜実施の形態６＞
図１１は、本実施の形態６における故障検出回路１０５と、それに接続された外部入力回路１４０、外部モニタ回路１４１ａ〜１４１ｄ、およびプルダウン抵抗１７１（プルダウン回路）とを概略的に示す回路図である。本実施の形態においては、液晶パネル９００（図１）に、図１０（実施の形態５）に示された構成に加えて、プルダウン抵抗１７１が設けられている。また外部入力回路１４０（図８）として、常にハイ信号を発生するハイ固定回路１４０ｈが用いられている。以下、この構成について説明する。
【００５６】
液晶パネル９００は、故障検出回路１０５の半導体スイッチング素子１２９によって構成される少なくとも１つの直列接続（本実施の形態においては２つの直列接続）の各々の一方端に接続されたプルダウン抵抗１７１を有している。具体的には、複合接続１０５ａが有する直列接続の、外部モニタ回路１４１ａに接続されている端が、プルダウン抵抗１７１を介してグラウンド（ＧＮＤ）に接続されている。さらに、複合接続１０５ｂが有する直列接続の、外部モニタ回路１４１ｂに接続されている端が、プルダウン抵抗１７１を介してグラウンド（ＧＮＤ）に接続されている。
【００５７】
また液晶パネル９００は、故障検出回路１０５の半導体スイッチング素子１２８によって構成される並列接続の一方端に接続されたプルダウン抵抗１７１を有している。具体的には、複合接続１０５ａが有する並列接続の、外部モニタ回路１４１ｃに接続されている端が、プルダウン抵抗１７１を介してグラウンド（ＧＮＤ）に接続されている。さらに、複合接続１０５ｂが有する並列接続の、外部モニタ回路１４１ｄに接続されている端が、プルダウン抵抗１７１を介してグラウンド（ＧＮＤ）に接続されている。
【００５８】
なお、上記以外の構成については、上述した実施の形態５の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５９】
本実施の形態においては、アレイ入力部Ａ１〜Ａｎ（図２）のすべてに、半導体スイッチング素子１２９をオン状態とするような信号が印加された場合には、ソース線が正常であれば、外部モニタ回路１４１ａおよび１４１ｂの各々がハイ信号を検出する。もしも、グラウンド（ＧＮＤ）へのソース線の短絡、またはソース線の断線があると、プルダウン抵抗１７１によるプルダウンが生じる結果、外部モニタ回路１４１ａおよび１４１ｂの少なくともいずれかによってロー信号が検出される。
【００６０】
また、アレイ入力部Ａ１〜Ａｎ（図２）のすべてに、半導体スイッチング素子１２８をオフ状態とするような信号が印加された場合には、ソース線が正常であれば、プルダウン抵抗１７１によるプルダウンが生じる結果、外部モニタ回路１４１ｃおよび１４１ｄの各々がロー信号を検出する。もしも、電源側へのソース線の短絡があると、外部モニタ回路１４１ｃおよび１４１ｄの少なくともいずれかによってハイ信号が検出される。
【００６１】
本実施の形態によれば、外部入力回路としてハイ固定回路１４０ｈを用いることができる。よって外部入力回路を簡素化することができる。変形例として、ハイ固定回路およびプルダウン回路のそれぞれに代わって、ロー固定回路およびプルアップ回路（プルアップ抵抗）が用いられてもよい。
【００６２】
なお上記各実施の形態においては、故障検出回路に用いられる半導体スイッチング素子としてｎチャネルトランジスタが用いられている。ｎチャネルトランジスタは、アモルファスシリコンによって形成することができる。よってアレイ基板５００のアレイ部２に設けられるＴＦＴの半導体材料もアモルファスシリコンである場合は、半導体材料を共通のものとすることができる。これによりアレイ基板５００の製造方法を簡素化することができる。故障検出回路は、ソース線の数と同等のオーダーの多数の半導体スイッチング素子を必要とすることから、この簡素化の効果は顕著である。ただし、故障検出回路に用いられる半導体スイッチング素子の材料はアモルファスシリコンに限定されるわけではなく、他の半導体材料が用いられる場合は、ｎチャネルトランジスタに代わって他の種類のトランジスタを用いて故障検出回路を構成することもでき、例えばＣＭＯＳが用いられてもよい。また上記各実施の形態においては表示装置として液晶パネルについて詳しく説明したが、表示装置は液晶パネルに限定されるものではなく、アレイ基板を用いて映像が制御されるものであればよい。本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００６３】
Ａ１〜Ａｎ  アレイ入力部、Ｂ１〜Ｂｎ  アレイ出力部、１  タイミングコントローラ、２  アレイ部、１１  ソースＩＣ、２１  ゲートＩＣ、１０１，１０２，１０５  故障検出回路（故障検出部）、１０２ａ，１０２ｂ  直列接続、１０５ａ，１０５ｂ  複合接続、１１０  選択回路、１１３  疑似入力発生回路、１３０  チャージポンプ、１４０  外部入力回路、１４０ｈ  ハイ固定回路、１４１，１４１ａ〜１４１ｄ  外部モニタ回路、１７１  プルダウン抵抗（プルダウン回路）、５００  アレイ基板、６００  制御部、７１０  対向基板、７２０  液晶層、９００  液晶パネル（表示装置）。
【図１】
2019090924.tif 000003
【図２】
2019090924.tif 000004
【図３】
2019090924.tif 000005
【図４】
2019090924.tif 000006
【図５】
2019090924.tif 000007
【図６】
2019090924.tif 000008
【図７】
2019090924.tif 000009
【図８】
2019090924.tif 000010
【図９】
2019090924.tif 000011
【図１０】
2019090924.tif 000012
【図１１】
2019090924.tif 000013