(57)【要約】      （修正有）【課題】逓倍比を低くして位相雑音を低下させると共に、誤動作を防止することができるＰＬＬ回路を提供する。【解決手段】ＰＬＬ回路１は、制御電圧に基づいて発振信号を出力する電圧制御発振器１１と、発振出力信号と、所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力するミキサ１２と、差分信号を所定の逓倍比で分周して分周信号を出力する第２分周器１４と、基準信号の位相と分周信号の位相との位相差に応じた位相差信号を出力する位相比較器１５と、位相差信号に含まれる所定の周波数成分を通過させることにより得られる第１電圧の信号に予め定められた第２電圧の信号を加算することにより、発振信号の周波数が所定信号の周波数と等しいときの制御電圧よりも高い制御電圧を出力するループフィルタ１７と、を備える。【選択図】図１
2019110411.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧に基づいて所定周波数の発振信号を出力する電圧制御発振器と、
前記発振信号と、前記所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力する混合器と、
前記差分信号を所定の逓倍比で分周して分周信号を出力する分周器と、
基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、
前記位相差信号に含まれる所定の周波数成分を通過させることにより得られる第１電圧の信号に予め定められた第２電圧の信号を加算することにより、前記発振信号の周波数が前記所定信号の周波数と等しいときの制御電圧よりも高い制御電圧を出力するフィルタ回路と、
を備えるＰＬＬ回路。
【請求項２】
前記フィルタ回路は、
前記位相差信号に含まれる所定の周波数成分を通過させることにより前記第１電圧の信号を出力する第１回路と、
前記第２電圧の信号を出力する第２回路と、
前記第１回路から出力される前記第１電圧の信号と、前記第２回路から出力される前記第２電圧の信号とを加算する加算回路と、
を有する、
請求項１に記載のＰＬＬ回路。
【請求項３】
前記所定周波数の設定を受け付け、前記所定周波数と前記第２電圧の電圧値との関係を示す情報を記憶する記憶部を参照し、受け付けた前記所定周波数に対応する前記第２電圧の電圧値を特定する制御部をさらに備え、
前記第２回路は、制御部により特定された電圧値を有する第２電圧の信号を出力する、
請求項２に記載のＰＬＬ回路。
【請求項４】
前記加算回路は、
前記第１電圧を調整する第１抵抗と、
前記第２電圧を調整する第２抵抗と、
前記第１抵抗により調整された前記第１電圧の信号と、前記第２抵抗により調整された前記第２電圧の信号とを加算する加算部と、
を有する、
請求項２又は３に記載のＰＬＬ回路。
【請求項５】
前記第１抵抗及び前記第２抵抗の少なくともいずれかは可変抵抗であり、
前記所定周波数の可変範囲の設定を受け付け、前記フィルタ回路が出力可能な制御電圧の範囲に、受け付けた所定周波数の可変範囲に対応する制御電圧が含まれるように、前記第１抵抗及び前記第２抵抗の抵抗値の比率を制御する制御部を備える、
請求項４に記載のＰＬＬ回路。
【請求項６】
前記差分信号の周波数と前記制御電圧との関係を示す情報を記憶する記憶部を参照し、前記フィルタ回路から出力される制御電圧の下限値が、前記発振信号の周波数が前記所定信号の周波数と等しいときの制御電圧を超えるように前記フィルタ回路を設定し、前記フィルタ回路の設定が完了した後に、前記分周器における前記逓倍比の設定を行う制御部をさらに備える、
請求項１から５のいずれか１項に記載のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ回路に関する。
【背景技術】
【０００２】
従来、電圧制御発振器を備えるＰＬＬ（Phase Locked Loop）回路から出力される発振信号に含まれる位相雑音を低下させる方法として、位相比較周波数と、発振信号の周波数との逓倍比を減らすことが知られている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２４４３１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
位相比較周波数と、発振信号の周波数との逓倍比を減らす方法として、発振信号をミキシングによって低い周波数の信号に変換し、位相比較器に戻す方法が用いられる。しかしながら、逓倍比を低くした場合、発振信号の周波数を所望の周波数に制御することができないことがある。
【０００５】
図６は、従来のＰＬＬ回路１００の構成例を示す図である。図７は、従来のＰＬＬ回路１００が備える電圧制御発振器の制御電圧特性を示す図である。図６に示すように、位相比較器に入力される位相比較周波数が５０ＭＨｚ、ＰＬＬ回路１００が出力する発振信号の周波数が３，０００ＭＨｚ、ミキシング用の基準信号の周波数が２，９５０ＭＨｚである場合、逓倍比が１となり、位相雑音を低下させることができる。
【０００６】
ここで、ミキサが出力する信号の周波数は、発振信号とミキシング用の基準信号との周波数の差分の絶対値である。例えば、発振信号の周波数が２，９００ＭＨｚである場合と、３，０００ＭＨｚである場合とのいずれも、ミキサが出力する信号の周波数が５０ＭＨｚとなる。このため、電圧制御発振器の制御電圧特性は、ミキシング用の基準信号の周波数に対応する電圧値を中心としたＶ字形状となる。これにより、５０ＭＨｚに対応する制御電圧は、図７に示すように、０．６Ｖと、１．３Ｖとなる。したがって、０．６Ｖで電圧制御発振器が制御されると、発振信号の周波数が２，９００ＭＨｚに収束してしまい、誤動作してしまう。
【０００７】
そこで、本発明はこれらの点に鑑みてなされたものであり、逓倍比を低くしつつ誤動作を防止することができるＰＬＬ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係るＰＬＬ回路は、制御電圧に基づいて所定周波数の発振信号を出力する電圧制御発振器と、前記発振信号と、前記所定周波数と異なる周波数の所定信号との差分を示す差分信号を出力する混合器と、前記差分信号を所定の逓倍比で分周して分周信号を出力する分周器と、基準信号の位相と前記分周信号の位相との位相差に応じた位相差信号を出力する位相比較器と、前記位相差信号に含まれる所定の周波数成分を通過させることにより得られる第１電圧の信号に予め定められた第２電圧の信号を加算することにより、前記発振信号の周波数が前記所定信号の周波数と等しいときの制御電圧よりも高い制御電圧を出力するフィルタ回路と、を備える。
【０００９】
前記フィルタ回路は、前記位相差信号に含まれる所定の周波数成分を通過させることにより前記第１電圧の信号を出力する第１回路と、前記第２電圧の信号を出力する第２回路と、前記第１回路から出力される前記第１電圧の信号と、前記第２回路から出力される前記第２電圧の信号とを加算する加算回路と、を有してもよい。
【００１０】
前記ＰＬＬ回路は、前記所定周波数の設定を受け付け、前記所定周波数と前記第２電圧の電圧値との関係を示す情報を記憶する記憶部を参照し、受け付けた前記所定周波数に対応する前記第２電圧の電圧値を特定する制御部をさらに備え、前記第２回路は、制御部により特定された電圧値を有する第２電圧の信号を出力してもよい。
【００１１】
前記加算回路は、前記第１電圧を調整する第１抵抗と、前記第２電圧を調整する第２抵抗と、前記第１抵抗により調整された前記第１電圧の信号と、前記第２抵抗により調整された前記第２電圧の信号とを加算する加算部と、を有してもよい。
【００１２】
前記第１抵抗及び前記第２抵抗の少なくともいずれかは可変抵抗であり、前記ＰＬＬ回路は、前記所定周波数の可変範囲の設定を受け付け、前記フィルタ回路が出力可能な制御電圧の範囲に、受け付けた所定周波数の可変範囲に対応する制御電圧が含まれるように、前記第１抵抗及び前記第２抵抗の抵抗値の比率を制御する制御部を備えてもよい。
【００１３】
前記ＰＬＬ回路は、前記差分信号の周波数と前記制御電圧との関係を示す情報を記憶する記憶部を参照し、前記フィルタ回路から出力される制御電圧の下限値が、前記発振信号の周波数が前記所定信号の周波数と等しいときの制御電圧を超えるように前記フィルタ回路を設定し、前記フィルタ回路の設定が完了した後に、前記分周器における前記逓倍比の設定を行う制御部をさらに備えてもよい。
【発明の効果】
【００１４】
本発明によれば、逓倍比を低くしつつ誤動作を防止することができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係るＰＬＬ回路の構成を示す図である。
【図２】第１実施形態に係る電圧制御発振器の制御電圧特性を示す図である。
【図３】第１実施形態に係るループフィルタの回路構成を示す図である。
【図４】第１実施形態に係る第１抵抗と第２抵抗との抵抗値の比率と、制御電圧の制御可能範囲と、制御電圧の下限値との関係を示す図である。
【図５】第２実施形態に係るＰＬＬ回路の構成を示す図である。
【図６】従来のＰＬＬ回路の構成例を示す図である。
【図７】従来のＰＬＬ回路が備える電圧制御発振器の制御電圧特性を示す図である。
【発明を実施するための形態】
【００１６】
＜第１実施形態＞
［ＰＬＬ回路１の構成］
図１は、第１実施形態に係るＰＬＬ回路１の構成を示す図である。本実施形態において、ＰＬＬ回路１は、位相比較周波数としての基準信号と、発振信号の周波数との逓倍比を減らすことを目的として、混合器として機能するミキサ１２を備えている。例えば、本実施形態において、位相比較周波数と発振信号の周波数との逓倍比は１であるものとする。
【００１７】
ミキサ１２は、発振信号の周波数と、ミキシング用の基準信号の周波数との差分の絶対値の周波数の信号を出力する。このため、逓倍比が１である場合における電圧制御発振器１１の制御電圧特性は、ミキシング用の基準信号の周波数に対応する電圧値を中心としたＶ字形状となる。
【００１８】
図２は、第１実施形態に係る電圧制御発振器１１の制御電圧特性を示す図である。図２において、横軸は制御電圧を示し、縦軸は差分信号の周波数を示している。図２に示すように、制御電圧特性は、差分信号の周波数が０となる制御電圧（ミキシング用の基準信号の周波数に対応する制御電圧）において傾きが反転し、当該電圧値を中心としたＶ字形状となっていることが確認できる。その結果、ミキサ１２から出力される信号の周波数に対応する制御電圧の電圧値が２通りとなることがある。
【００１９】
これに対して、ＰＬＬ回路１は、発振信号の周波数がミキシング用の基準信号の周波数と等しいときの制御電圧よりも低い制御電圧が出力されないように制御する。このようにすることで、ＰＬＬ回路１は、起動開始時及びアンロック時において、発振信号の周波数が、ＰＬＬ回路１が出力する信号の周波数として設定される所定周波数とは異なる周波数に収束することを防止することができる。これにより、ＰＬＬ回路１は、逓倍比を低くしつつ、誤動作を防止することができる。
【００２０】
続いて、ＰＬＬ回路１が備える各構成について説明する。図１に示すように、ＰＬＬ回路１は、電圧制御発振器１１と、ミキサ１２と、第１分周器１３と、第２分周器１４と、位相比較器１５と、チャージポンプ１６と、フィルタ回路としてのループフィルタ１７とを備える。
【００２１】
電圧制御発振器１１は、例えば水晶振動子及び可変容量ダイオードを備える。電圧制御発振器１１は、ループフィルタ１７から出力される制御電圧に基づいて当該可変容量ダイオードの容量値を変化させることにより、発振信号を生成する。電圧制御発振器１１は、発振信号をミキサ１２に出力するとともに、ＰＬＬ回路１の出力信号として外部に出力する。電圧制御発振器１１は、ＰＬＬ回路１がロック状態である場合に、制御電圧に基づいて所定周波数の発振信号を出力する。
【００２２】
ミキサ１２は、電圧制御発振器１１から出力された発振信号と、所定信号としてのミキシング用の基準信号との差分を示す差分信号を出力する。具体的には、ミキサ１２は、電圧制御発振器１１から出力された発振信号の周波数と、ミキシング用の基準信号の周波数との差分の絶対値に対応する周波数を有する差分信号を出力する。ここで、ミキシング用の基準信号の周波数は、所定周波数よりも低い周波数であるものとする。
【００２３】
第１分周器１３、第２分周器１４、位相比較器１５、及びチャージポンプ１６は、デジタル回路により実現される。
第１分周器１３は、基準信号を第１分周比で分周する。第１分周器１３は、分周された基準信号を位相比較器１５に出力する。
第２分周器１４は、ミキサ１２から出力された差分信号を所定の逓倍比で分周する。第２分周器１４は、分周信号として、分周された差分信号を位相比較器１５に出力する。
【００２４】
位相比較器１５は、第１分周器１３から出力された基準信号の位相と、第２分周器１４から出力された差分信号の位相との位相差に応じた位相差信号を出力する。
チャージポンプ１６は、位相比較器１５から出力された位相差信号を電圧パルス信号に変換し、ループフィルタ１７に出力する。なお、チャージポンプ１６は、位相差信号を電圧パルス信号に変換する代わりに電流パルス信号に変換してもよい。
【００２５】
ループフィルタ１７は、位相差信号に含まれる所定の周波数成分を通過させることにより得られる第１電圧の信号に、予め定められた第２電圧の信号を加算することにより、発振信号の周波数が、ミキシング用の基準信号（所定信号）の周波数と等しいときの制御電圧よりも高い制御電圧を出力する。
【００２６】
図３は、第１実施形態に係るループフィルタ１７の回路構成を示す図である。図３に示すように、ループフィルタ１７は、第１回路１７１と、第２回路１７２と、加算回路１７３と、第３回路１７４とを備える。
【００２７】
第１回路１７１は、抵抗Ｒ１と、コンデンサＣ１と、コンデンサＣ２と、オペアンプＯＰＡ１とを備えており、位相差信号に含まれる所定の周波数成分の信号を通過させることにより第１電圧の信号を出力する。
【００２８】
抵抗Ｒ１の一端は第１回路１７１の入力端に接続されており、他端はコンデンサＣ１に接続されている。コンデンサＣ１の一端は抵抗Ｒ１に接続されており、他端はグランドに接続されている。コンデンサＣ２の一端は、第１回路１７１の入力端に接続されており、他端は、グランドに接続されている。オペアンプＯＰＡ１の反転入力端子は、オペアンプＯＰＡ１の出力端子に接続されている。オペアンプＯＰＡ１の非反転入力端子は、第１回路１７１の入力端に接続されている。オペアンプＯＰＡ１の出力端子は、加算回路１７３に接続されている。
【００２９】
第２回路１７２は、ＤＡ変換器ＤＡＣと、抵抗Ｒ２と、コンデンサＣ３と、オペアンプＯＰＡ２とを備えており、予め定められた第２電圧の信号を出力する。
ＤＡ変換器ＤＡＣは、抵抗Ｒ２に接続されており、第２電圧の信号を出力する。抵抗Ｒ２の一端はＤＡ変換器ＤＡＣに接続されており、他端はオペアンプＯＰＡ２の非反転入力端子に接続されている。コンデンサＣ３の一端は抵抗Ｒ２とオペアンプＯＰＡ２との接続点に接続されており、他端はグランドに接続されている。抵抗Ｒ２と、コンデンサＣ３とは、ＤＡ変換器ＤＡＣから出力される第２電圧の信号に含まれるノイズ成分を低減させる。
【００３０】
オペアンプＯＰＡ２の反転入力端子は、オペアンプＯＰＡ２の出力端子に接続されている。オペアンプＯＰＡ２の非反転入力端子は、抵抗Ｒ２に接続されている。オペアンプＯＰＡ２の出力端子は、加算回路１７３に接続されている。
【００３１】
加算回路１７３は、第１回路１７１から出力される第１電圧の信号と、第２回路１７２から出力される第２電圧の信号とを加算する。加算回路１７３は、第１電圧を調整する第１抵抗Ｒ３と、第２電圧を調整する第２抵抗Ｒ４とを備える。
【００３２】
第１抵抗Ｒ３の一端は第１回路１７１の出力端に接続され、他端は接続点Ｐに接続される。第２抵抗Ｒ４の一端は第２回路１７２の出力端に接続され、他端は接続点Ｐに接続される。接続点Ｐは、第１抵抗Ｒ３により調整された第１電圧の信号と、第２抵抗Ｒ４により調整された第２電圧の信号とを加算する加算部として機能する。接続点Ｐにおいて加算された電圧は、第３回路１７４に出力される。
【００３３】
第３回路１７４は、抵抗Ｒ５と、抵抗Ｒ６と、抵抗Ｒ７と、コンデンサＣ４と、オペアンプＯＰＡ３とを備えており、加算回路１７３から出力された信号に含まれるノイズ成分を低減させる。オペアンプＯＰＡ３の反転入力端子は、抵抗Ｒ６を介してオペアンプＯＰＡ３の出力端子に接続されているとともに、抵抗Ｒ５に接続されている。オペアンプＯＰＡ３の非反転入力端子は、加算回路１７３の出力端に接続されている。オペアンプＯＰＡ３の出力端子は、抵抗Ｒ７に接続されている。
【００３４】
抵抗Ｒ５の一端はオペアンプＯＰＡ３の反転入力端子に接続され、他端はグランドに接続されている。抵抗Ｒ６は、オペアンプＯＰＡ３の反転入力端子と出力端子との間に設けられている。抵抗Ｒ７の一端はオペアンプＯＰＡ３の出力端子に接続されており、他端は電圧制御発振器１１に接続されている。コンデンサＣ４の一端は、抵抗Ｒ７と電圧制御発振器１１との接続点に接続されており、他端はグランドに接続されている。
【００３５】
本実施形態において、ループフィルタ１７は、第１抵抗Ｒ３と第２抵抗Ｒ４との抵抗値の比率に基づいて、発振信号の周波数がミキシング用の基準信号の周波数であるときの制御電圧よりも高い制御電圧を出力する。
【００３６】
図４は、第１実施形態に係る第１抵抗Ｒ３と第２抵抗Ｒ４との抵抗値の比率と、制御電圧の制御可能範囲と、制御電圧の下限値との関係を示す図である。なお、図４に示す関係は、チャージポンプ１６から出力される信号の電圧が３．３Ｖ、ＤＡ変換器ＤＡＣから出力される第２電圧が２．０Ｖ、抵抗Ｒ５と、抵抗Ｒ６との比率が１．５倍であるときの関係を示している。
【００３７】
また、図４に示す実線は、第１抵抗Ｒ３の抵抗値に対する第２抵抗Ｒ４の抵抗値の比率と、制御電圧の下限値との関係を示している。また、図４に示す破線は、第１抵抗Ｒ３の抵抗値に対する第２抵抗Ｒ４の抵抗値の比率と、制御電圧の制御可能範囲との関係を示している。
【００３８】
図４に示されるように、第１抵抗Ｒ３の抵抗値に対する第２抵抗Ｒ４の抵抗値の比率が大きくなればなるほど、加算回路１７３において、ＤＡ変換器ＤＡＣから出力される第２電圧の重み付けが小さくなり、下限電圧制限値が小さくなる。また、第１抵抗Ｒ３の抵抗値に対する第２抵抗Ｒ４の抵抗値の比率が大きくなればなるほど、チャージポンプ１６から出力される信号の電圧の重み付けが大きくなり、制御電圧の制御可能範囲が大きくなる。
【００３９】
ここで、図２に示される制御電圧特性では、傾きが反転する電圧値は、約１．０Ｖである。したがって、電圧制御発振器１１に出力される制御電圧の下限値を、約１．０Ｖよりも大きい電圧値とすることが好ましい。この場合において、制御電圧の制御可能範囲を広くしたい場合には、図４に示されるように、第１抵抗Ｒ３の抵抗値に対する第２抵抗Ｒ４の抵抗値の比率を、約５．０となるように設定することが好ましい。
【００４０】
［第１実施形態の効果］
以上の通り、第１実施形態に係るＰＬＬ回路１では、ミキサ１２が、発振信号と、所定周波数と異なる周波数のミキシング用の基準信号との差分を示す差分信号を出力し、第２分周器１４が、差分信号を所定の逓倍比で分周して分周信号を出力し、位相比較器１５が、基準信号の位相と分周信号の位相との位相差に応じた位相差信号を出力する。そして、ループフィルタ１７は、位相差信号に含まれる所定の周波数成分を通過させることにより得られる第１電圧の信号に予め定められた第２電圧の信号を加算することにより、発振信号の周波数がミキシング用の基準信号の周波数と等しいときの制御電圧よりも高い制御電圧を出力する。
【００４１】
このようにすることで、ＰＬＬ回路１は、発振信号の周波数がミキシング用の基準信号の周波数と等しいときの制御電圧よりも低い制御電圧が出力されないようにすることができる。これにより、ＰＬＬ回路１は、発振信号の周波数が、ＰＬＬ回路１が出力する信号の周波数として設定される所定周波数とは異なる周波数に収束することを防止し、逓倍比を低くしつつ誤動作を防止することができる。
【００４２】
＜第２実施形態＞
［発振信号の周波数の設定を受け付ける］
続いて、第２実施形態について説明する。第２実施形態に係るＰＬＬ回路１は、電圧制御発振器１１が出力する発振信号の周波数の設定を受け付ける点で第１実施形態と異なる。以下に、第２実施形態に係るＰＬＬ回路１について説明する。なお、第１実施形態と同様の構成については同一の符号を付し、詳細な説明を省略する。
【００４３】
図５は、第２実施形態に係るＰＬＬ回路１の構成を示す図である。図５に示されるように、第２実施形態に係るＰＬＬ回路１は、記憶部１８と、制御部１９とをさらに備える。
記憶部１８は、図２に示される、発振信号とミキシング用の基準信号との差分を示す差分信号の周波数と、制御電圧との関係を示す制御電圧特性情報を記憶する。
【００４４】
制御部１９は、電圧制御発振器１１が出力する発振信号の周波数である所定周波数の設定を受け付ける。例えば、制御部１９は、データ入力用端子を備えており、データ入力用端子を介して所定周波数の設定を受け付ける。
【００４５】
制御部１９は、所定周波数の設定を受け付けると、記憶部１８に記憶されている制御電圧特性情報を参照し、ループフィルタ１７から出力される制御電圧の下限値が、発振信号の周波数がミキシングの基準信号の周波数と等しいときの制御電圧を超えるようにループフィルタ１７を設定する。
【００４６】
例えば、制御部１９は、記憶部１８に記憶されている制御電圧特性情報を参照し、発振信号の周波数が、ミキシングの基準信号の周波数と等しいときの制御電圧を特定する。そして、制御部１９は、ループフィルタ１７に設けられているＤＡ変換器ＤＡＣが出力する第２電圧を変化させて、ＰＬＬ回路１を動作させる。そして、制御部１９は、ループフィルタ１７から出力される制御電圧の下限値が、特定した制御電圧以下とならないような第２電圧を特定することにより、ループフィルタ１７を設定する。
【００４７】
ここで、制御部１９は、ループフィルタ１７から出力される制御電圧の下限値が、特定した制御電圧よりも所定電圧だけ高い電圧以下とならないような第２電圧を特定することにより、ループフィルタ１７を設定してもよい。このようにすることで、ＰＬＬ回路１は、制御電圧の下限値に余裕を持たせて、誤動作が発生することをより確実に防止することができる。
【００４８】
なお、上述の説明では、制御部１９が、ＤＡ変換器ＤＡＣが出力する第２電圧を変化させながら、ＰＬＬ回路１を動作させて、制御電圧の下限値が、発振信号の周波数が所定信号の周波数と等しいときの制御電圧以下とならないような第２電圧を特定したが、これに限らない。
【００４９】
例えば、記憶部１８に、電圧制御発振器１１において設定可能な発振信号の周波数である所定周波数と、ＤＡ変換器ＤＡＣから出力される第２電圧の値との関係を示す電圧出力用情報を記憶させておいてもよい。ここで、電圧出力用情報が示す第２電圧の値は、ループフィルタ１７から出力される制御電圧の下限値が、発振信号の周波数が所定信号の周波数と等しいときの制御電圧を超えるように設定されている。そして、制御部１９が、所定周波数の設定を受け付けると、記憶部１８に記憶されている電圧出力用情報を参照し、受け付けた所定周波数に対応する第２電圧の電圧値を特定してもよい。
【００５０】
制御部１９は、第２電圧の電圧値を特定すると、特定した電圧値を示す設定情報をＤＡ変換器ＤＡＣに記憶させることにより、ループフィルタ１７を設定する。ＤＡ変換器ＤＡＣは、当該設定情報に基づいて、制御部１９により決定された電圧値を有する第２電圧の信号を出力する。
【００５１】
制御部１９は、ループフィルタ１７の設定が完了した後に、第２分周器１４の設定を行う。具体的には、制御部１９は、受け付けた所定周波数に対応する逓倍比を算出し、第２分周器１４における逓倍比を、算出した逓倍比に設定する。
【００５２】
［第２実施形態の効果］
以上の通り、第２実施形態に係るＰＬＬ回路１は、電圧制御発振器１１から出力される発振信号の周波数である所定周波数の設定を受け付けると、ループフィルタ１７から出力される制御電圧の下限値が、当該発振信号の周波数とミキシング用の基準信号の周波数とが等しいときの制御電圧を超えるようにループフィルタ１７を設定する。このようにすることで、第２実施形態に係るＰＬＬ回路１は、所定周波数の設定を受け付けることにより、電圧制御発振器１１が出力する発振信号の周波数が変化した場合であっても、発振信号の周波数がミキシング用の基準信号の周波数と等しいときの制御電圧よりも低い制御電圧が出力されないようにして、誤動作を防止することができる。
【００５３】
＜第３実施形態＞
［第１抵抗Ｒ３と第２抵抗Ｒ４の比率を制御する］
続いて、第３実施形態について説明する。第３実施形態に係るＰＬＬ回路１は、第１抵抗Ｒ３及び第２抵抗Ｒ４の少なくともいずれかが可変抵抗であり、第１抵抗Ｒ３と第２抵抗Ｒ４の比率を制御可能な点で第１実施形態と異なる。以下に、第３実施形態に係るＰＬＬ回路１について説明する。
【００５４】
第３実施形態に係るＰＬＬ回路１の構成は、図５に示される第２実施形態に係るＰＬＬ回路１の構成と同じである。
【００５５】
第３実施形態に係るＰＬＬ回路１において、ループフィルタ１７に含まれる第１抵抗Ｒ３及び第２抵抗Ｒ４は可変抵抗である。本実施形態では、制御部１９の制御により、第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値を変化させることができる。
【００５６】
記憶部１８は、図２に示される制御電圧特性を示す制御電圧特性情報を記憶する。また、記憶部１８は、図４に示される、第１抵抗Ｒ３と第２抵抗Ｒ４との抵抗値の比率と、制御電圧の制御可能範囲と、制御電圧の下限値との関係を示す抵抗比率特性情報を記憶する。
【００５７】
制御部１９は、所定周波数の可変範囲の設定を受け付け、ループフィルタ１７が出力可能な制御電圧の範囲に、受け付けた所定周波数の可変範囲に対応する制御電圧が含まれるように、第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値の比率を制御する。
【００５８】
具体的には、まず、制御部１９は、所定周波数の可変範囲の設定を受け付ける。ここで、可変範囲が示す下限の周波数は、ミキシングの基準信号の周波数よりも高いものとする。制御部１９は、図２に示される制御電圧特性を示す制御電圧特性情報を参照し、所定周波数の可変範囲に対応する制御電圧の範囲を特定する。
【００５９】
例えば、ミキシングの基準信号が、２，９５０ＭＨｚであり、所定周波数の可変範囲が、３，０５０ＭＨｚから３，２５０ＭＨｚである場合、図２に示されるように、差分電圧の周波数の範囲は、１００ＭＨｚから３００ＭＨｚまでとなる。よって、制御部１９は、図２に示される制御電圧特性に基づいて、制御電圧の範囲を、約１．７Ｖから約３．９Ｖと特定する。ここで、制御部１９は、特定した制御電圧の範囲よりも広い制御電圧の範囲とし、制御電圧の範囲に余裕を持たせるようにしてもよい。
【００６０】
続いて、制御部１９は、記憶部１８に記憶され、図４に示す特性に対応する抵抗比率特性情報に基づいて、特定した制御電圧の範囲を満たす抵抗値の比率の範囲を特性する。具体的には、制御部１９は、図４に示す例において、破線が示す電圧値が、制御電圧の範囲の上限値（３．９Ｖ）を超える抵抗値の比率の範囲を３．０以上と特定する。
【００６１】
続いて、制御部１９は、記憶部１８に記憶され、図２に示す特性に対応する制御電圧特性情報に基づいて、発振信号の周波数がミキシングの基準信号の周波数と等しいときの制御電圧を特定する。図２に示す制御電圧特性では、発振信号の周波数がミキシングの基準信号の周波数と等しいときの制御電圧は、１．０Ｖとなる。
【００６２】
続いて、制御部１９は、図４に示す特性に対応する抵抗比率特性情報に基づいて、制御電圧の下限値が、特定した制御電圧よりも大きくなる抵抗値の比率を特定する。制御部１９は、特定した制御電圧が１．０Ｖである場合、抵抗値の比率を５．０以下と特定する。
【００６３】
制御部１９は、特定した制御電圧の範囲に基づいて特定した抵抗値の比率の範囲と、制御電圧の下限値に基づいて特定した抵抗値の比率の範囲との重複範囲を、所定周波数の可変範囲に対応する抵抗値の比率の範囲を特定する。ここでは、制御部１９は、抵抗値の比率を３．０以上５．０以下と特定する。その後、制御部１９は、特定した抵抗値の比率を満たすように、第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値の比率を制御する。
【００６４】
なお、上述の説明では、制御部１９が、所定周波数の可変範囲を受け付けたことに応じて、図２及び図４に示す特性に基づいて、当該可変範囲に対応する第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値の比率を特定したが、これに限らない。
【００６５】
例えば、記憶部１８に、所定周波数の可変範囲と、第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値の比率とを関連付けた情報を記憶させておいてもよい。そして、制御部１９が、所定周波数の設定を受け付けると、当該情報を参照し、受け付けた所定周波数に対応する第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値の比率を特定してもよい。
【００６６】
［第３実施形態の効果］
以上の通り、第３実施形態に係るＰＬＬ回路１は、所定周波数の可変範囲の設定を受け付け、ループフィルタ１７が出力可能な制御電圧の範囲に、受け付けた所定周波数の可変範囲に対応する制御電圧が含まれるように、第１抵抗Ｒ３及び第２抵抗Ｒ４の抵抗値の比率を制御する。このようにすることで、第３実施形態に係るＰＬＬ回路１は、第２実施形態と同様に、電圧制御発振器１１が出力する発振信号の周波数が変化しても、発振信号の周波数がミキシング用の基準信号の周波数と等しいときの制御電圧よりも低い制御電圧が出力されないようにして、誤動作を防止することができる。
【００６７】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。また、そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００６８】
例えば、第２実施形態及び第３実施形態において、ＰＬＬ回路１は、記憶部１８を備え、制御部１９は、当該記憶部１８を参照することとしたが、これに限らない。記憶部１８は、ＰＬＬ回路１とは別の装置に設けられていてもよく、制御部１９は、別の装置に設けられている記憶部１８を参照するようにしてもよい。
【００６９】
また、上述の実施形態において、ＰＬＬ回路１は第２分周器１４を備えることとしたが、これに限らない。ＰＬＬ回路１は、位相比較周波数と、発振信号の周波数との逓倍比を１とする場合には、第２分周器１４を備えないようにしてもよい。
【符号の説明】
【００７０】
１・・・ＰＬＬ回路、１１・・・電圧制御発振器、１２・・・ミキサ、１３・・・第１分周器、１４・・・第２分周器、１５・・・位相比較器、１６・・・チャージポンプ、１７・・・ループフィルタ、１７１・・・第１回路、１７２・・・第２回路、１７３・・・加算回路、１７４・・・第３回路、１８・・・記憶部、１９・・・制御部
【図１】
2019110411.tif 000003
【図２】
2019110411.tif 000004
【図３】
2019110411.tif 000005
【図４】
2019110411.tif 000006
【図５】
2019110411.tif 000007
【図６】
2019110411.tif 000008
【図７】
2019110411.tif 000009