(57)【要約】【課題】副画素毎に設けた容量素子の容量が十分に大きく、画素電極の電圧変動を抑制し、低輝度時に電圧変動によって発光量が増加するのを抑制することができる表示装置を提供する。【解決手段】基板上に、マトリックス状に配置された複数の画素３０を有し、画素３０は、複数の副画素１０Ｒ、１０Ｇ、１０Ｂを有し、副画素１０Ｒ、１０Ｇ、１０Ｂのそれぞれに接続されている回路は、電流駆動の発光素子と、発光素子に電流を供給するトランジスタと、トランジスタのゲート電圧を保持する容量素子１６Ｒ、１６Ｇ、１６Ｂとを有し、容量素子１６Ｒ、１６Ｇ、１６Ｂは、少なくとも一部が重なっている。【選択図】図４
2019120844.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、マトリックス状に配置された複数の画素を有し、
前記画素は、第一副画素と、前記第一副画素とは異なる色を発する第二副画素を有し、
前記第一副画素および前記第二副画素のそれぞれに接続されている回路は、電流駆動の発光素子と、前記発光素子に電流を供給するトランジスタと、前記トランジスタのゲート電圧を保持する容量素子と、を有する表示装置であって、
前記第一副画素の前記容量素子と前記第二副画素の前記容量素子とが、少なくとも一部が重なっていることを特徴とする表示装置。
【請求項２】
前記第一副画素の容量素子と前記第二副画素の容量素子との間に導電層を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記画素は、前記第一副画素、前記第二副画素のいずれとも異なる色を発する第三副画素をさらに有し、
前記第三副画素に接続されている回路は、電流駆動の発光素子と、前記発光素子に電流を供給するトランジスタと、前記トランジスタのゲート電圧を保持する容量素子を有し、
前記第三副画素の前記容量素子は、前記第一副画素の容量素子及び前記第二副画素の容量素子と、少なくとも一部が重なっていることを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記第三副画素の容量素子と、前記第一副画素の容量素子または前記第二副画素の容量素子と、の間に導電層をさらに有することを特徴とする請求項３に記載の表示装置。
【請求項５】
前記発光素子は、一対の電極と、前記一対の電極の間に配置されている有機化合物層とを有する有機発光素子であることを特徴とする請求項１乃至４のいずれか一項に記載の表示装置。
【請求項６】
前記有機化合物層は、複数の発光層を有し、前記複数の発光層により、白色を発光することを特徴とする請求項５に記載の表示装置。
【請求項７】
前記発光素子は、カラーフィルタをさらに有することを特徴とする請求項５または６に記載の表示装置。
【請求項８】
前記カラーフィルタは、赤、緑、青のカラーフィルタであり、前記赤、前記緑、前記青のカラーフィルタがデルタ配列されていることを特徴とする請求項７に記載の表示装置。
【請求項９】
複数のレンズを有する光学系と、前記光学系を通過した光を受光する撮像素子とを有する撮像装置であって、前記撮像素子が撮像した画像を表示する表示部を有し、前記表示部は、請求項１乃至８のいずれか一項に記載の表示装置を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその表示装置を有する撮像装置に関する。
【背景技術】
【０００２】
自発光型の発光素子を備える表示装置、特に発光素子として電流制御素子である有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と称する場合がある。）を備える有機ＥＬ表示装置の一例として、表示素子に供給する映像用の信号を、画素内のトランジスタを使用して制御するアクティブマトリックス方式の有機ＥＬ表示装置がある。
有機ＥＬ表示装置としては、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の有機ＥＬ材料をマスクを利用して蒸着で塗り分ける方式がある。また、ＲＧＢの有機ＥＬ材料の塗り分けをおこなわずに白色光を発光する有機ＥＬ素子とカラーフィルタの組み合わせにより、ＲＧＢの各色光を取り出す方式がある。
特許文献１によれば、必要とされる駆動電流に応じて、副画素毎に設けた画素回路素子のサイズが副画素毎に異なり、容量素子のサイズも副画素毎に異なる構成である。特定の副画素で画素パターン密度が高くならないようにすることでダスト等によるパターン欠陥の増大を抑制し歩留まりを向上させるとしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電流駆動の発光素子は、発光素子に接続されているトランジスタのゲート電圧を保持する容量素子の容量が大きいほど発光期間中の画素電極の電圧変動を抑制することができる。画素電極の電圧変動を抑制することができれば、低輝度時に電圧変動によって発光量が増加するのを抑制ことができる。低輝度時に予期せぬ発光量増加を抑制することで、コントラストを向上させることができる。容量素子の容量を大きくするためには、容量素子の面積を大きくすればよいが副画素毎に容量素子を設けた場合は容量素子を配置できるスペースが限られる。そのため、副画素毎に容量素子を複数層に分けて容量素子を電気的に接続することで容量素子の容量を大きくすることが可能である。しかしながら、副画素間の容量素子をパターニングして副画素毎に容量素子を区別する必要があるため、パターニングに必要なスペース分だけ容量素子のサイズが小さくなってしまう。
そこで、本発明は、副画素毎に設けた容量素子の容量が十分に大きく、画素電極の電圧変動を抑制し、低輝度時に電圧変動によって発光量が増加するのを抑制することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の表示装置は、基板上に、マトリックス状に配置された複数の画素を有し、
前記画素は、第一副画素と、前記第一副画素とは異なる色を発する第二副画素を有し、
前記第一副画素および前記第二副画素のそれぞれに接続されている回路は、電流駆動の発光素子と、前記発光素子に電流を供給するトランジスタと、前記トランジスタのゲート電圧を保持する容量素子と、を有する表示装置であって、
前記第一副画素の前記容量素子と前記第二副画素の前記容量素子は、少なくとも一部が重なっていることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、副画素毎に設けた容量素子の容量を大きくすることができるので、画素電極の電圧変動を抑制し、低輝度時に電圧変動によって発光量が増加するのを抑制することができる。
【図面の簡単な説明】
【０００７】
【図１】第１実施形態の表示装置を示す全体概念図である。
【図２】デルタ配列を示す図である。
【図３】第１実施形態の副画素に接続されている画素回路の等価回路図である。
【図４】第１実施形態の画素における容量素子の配置関係を説明する図である。
【図５】第２実施形態の画素における容量素子の配置関係を説明する図である。
【図６】第３実施形態の画素における容量素子の配置関係を説明する図である。
【図７】比較形態の表示装置の副画素に接続されている画素回路の等価回路図である。
【図８】比較形態の画素における容量素子の配置関係を説明する図である。
【発明を実施するための形態】
【０００８】
［第１実施形態］
本発明の表示装置の好適な実施形態について図面を参照して説明する。
図１は、本実施形態の表示装置を示す全体概略図である。図１の表示装置は、基板５上に、表示領域１、水平駆動回路２、垂直駆動回路３、接続端子部４を備えている。表示領域１には、複数の画素がマトリックス状に配置されている。各画素は、複数の副画素を有する。複数の副画素は、第一副画素と、第一副画素とは異なる色を発する第二副画素を有し、第一副画素、第二副画素のいずれとも異なる色を発する第三副画素をさらに有することが好ましい。水平駆動回路２はデータ信号を出力する回路であり、出力線と接続されている。垂直駆動回路３は選択信号を出力する回路である。接続端子部４は水平駆動回路２、垂直駆動回路３にクロック信号、画像データ信号等を入力する端子であり、配線（不図示）によって水平駆動回路２、垂直駆動回路３と接続されている。
【０００９】
副画素のそれぞれに接続されている回路は、電流駆動の発光素子と、発光素子に電流を供給するトランジスタと、トランジスタのゲート電圧を保持する容量素子と、を有する。
副画素が有する発光素子は、一対の電極と、前記一対の電極の間に配置されている有機化合物層とを有する、有機エレクトロルミネッセンス素子（有機ＥＬ素子）等の有機発光素子であってよい。一対の電極は、例えば、アノード及びカソードが挙げられる。
【００１０】
有機発光素子が有する有機化合物層は、発光層を有していれば、単一層で構成されていても複数層で構成されていてもよい。複数層で構成される場合は、例えば、ホール注入層、ホール輸送層、電子ブロッキング層、発光層、ホールブロッキング層、電子輸送層、電子注入層等が挙げられる。
【００１１】
発光層は、複数の発光層から構成されてよい。複数の発光層を有する場合、発光層は、他の発光層と接してもよい。発光層と他の発光層との間に中間層を有してもよい。
発光層は、その発光色は特に限定されないが、複数の発光層の発光により白色となってよい。白色を発光する組み合わせは、赤、緑、青の組み合わせ、青、黄色または黄緑の組み合わせ等が挙げられる。黄色または黄緑は、赤、緑の発光材料の双方を同一の発光層に有することで構成してもよい。
【００１２】
赤、緑、青の発光層の組み合わせの場合、青の発光層と他の発光層との間に中間層を有してよい。より具体的には、アノード側から赤、青、緑の順に発光層が配置されている場合は、赤と青との間に中間層が配置されてよい。
【００１３】
発光素子は、一対の電極の上に、保護層を有してよい。保護層は複数層であってよい。保護層は、ＣＶＤ法、スパッタリング法、ＡＬＤ法等で形成されてよい。保護層が複数層から構成される場合は、複数の製法を組み合わせてもよい。例えば、第一保護層は、ＣＶＤ法で形成し、第二保護層は、ＡＬＤ法で形成してもよい。さらに複数の保護層は構成材料が異なってもよい。保護層の構成材料は、ＳｉＮ、ＳｉＯ、Ａｌ2Ｏ3、ＳｉＯＮ等を用いることができる。
【００１４】
発光素子は、カラーフィルタをさらに有してよい。カラーフィルタは、赤、緑、青のカラーフィルタであってよい。赤、緑、青のカラーフィルタは、どのように配列されていてもよいが、デルタ配列であることが好ましい。デルタ配列とは、図２に示す配列が挙げられる。図２において、３０は画素、１０Ｒ、１０Ｇ、１０Ｂは、それぞれ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を発する副画素である。
【００１５】
以下、発光素子が有機ＥＬ素子であり、画素３０が、Ｒ、Ｇ、Ｂの各色を発する副画素１０Ｒ、１０Ｇ、１０Ｂを有する場合を例にとり説明するが、本発明はこの例に限定されるものではない。
【００１６】
まず、本実施形態の表示装置の副画素に接続されている回路について図３を用いて説明する。図３は、副画素に接続されている画素回路の等価回路図である。図３において、副画素１０は流れる電流に応じて発光輝度が変化する電流駆動型の有機ＥＬ素子１１と、有機ＥＬ素子１１を駆動する駆動回路とによって構成されている。
【００１７】
有機ＥＬ素子１１はすべての副画素１０に対して共通に配線された共通電源２５にカソード電極が接続されている。
有機ＥＬ素子１１を駆動する駆動回路は、駆動トランジスタ１２、選択トランジスタ１３、スイッチングトランジスタ１４、１５及び第一容量素子１６、第二容量素子１７を有する構成になっている。駆動トランジスタ１２、選択トランジスタ１３、スイッチングトランジスタ１４、１５は、Ｐチャネル型のトランジスタが用いられている。
【００１８】
駆動トランジスタ１２は、発光素子に電流を供給するトランジスタであり、有機ＥＬ素子１１に直列に接続されることで有機ＥＬ素子１１に対して駆動電流を供給する。具体的には、駆動トランジスタ１２のドレイン電極が有機ＥＬ素子１１のアノード電極（画素電極）に接続されている。
【００１９】
選択トランジスタ１３は、ゲート電極が走査線２１に接続され、ソース電極が信号線２４に接続され、ドレイン電極が駆動トランジスタ１２のゲート電極に接続されている。選択トランジスタ１３のゲート電極には、垂直駆動回路３から走査線２１を通して書き込まれた信号が印加される。
【００２０】
スイッチングトランジスタ１４は、ゲート電極が走査線２２に接続され、ソース電極が第一電源電位ＶＤＤに接続され、ドレイン電極が駆動トランジスタ１２のソース電極に接続されている。スイッチングトランジスタ１４のゲート電極には、垂直駆動回路３から走査線２２を通して発光を制御するための信号が印加される。もう一方のスイッチングトランジスタ１５は、ゲート電極が走査線２３に接続され、ソース電極が第二電源電位ＶＳＳに接続され、ドレイン電極が有機ＥＬ素子１１のアノード電極に接続されている。スイッチングトランジスタ１５のゲート電極には、垂直駆動回路３から走査線２３を通して有機ＥＬ素子１１のアノード電極の電位を制御するための信号が印加される。
【００２１】
第一容量素子１６は、トランジスタのゲート電圧を保持する容量素子であり、駆動トランジスタ１２のゲート電極とソース電極との間に接続されている。第二容量素子１７は、駆動トランジスタ１２のソース電極と第一電源電位ＶＤＤとの間に接続されている。図３では、第一容量素子１６、第二容量素子１７ともに、１つずつの容量素子を示しているが、別々の容量素子を並列に電気的に接続することで１つの容量素子として用いてもよい。
【００２２】
走査線２１、２２、２３が接続されている垂直駆動回路３は、行単位で順次信号を供給することによって、信号電圧および基準電圧を各副画素の第一容量素子１６に保持させ、信号電圧に応じた輝度で副画素が発光するように制御する。
【００２３】
図３ではＭＯＳトランジスタとしてＰＭＯＳを用いているが、ＮＭＯＳを用いても良い。また、駆動回路として４つのトランジスタと２つの容量素子からなる４Ｔｒ２Ｃ回路構成のものに限られるものではない。また、ＭＯＳトランジスタとしては、シリコンウェーハ上に形成したトランジスタを用いても良いし、ガラス基板上に形成した薄膜トランジスタを用いても良い。
【００２４】
上記構成の副画素１０において、選択トランジスタ１３は、垂直駆動回路３から走査線２１を通してゲート電極に印加される書き込み信号に応答して導通状態になる。この動作によって輝度情報に応じた信号電圧または基準電圧をサンプリングして副画素１０内に書き込む。基準電圧を印加することによって各副画素の駆動トランジスタ１２の閾値電圧ばらつきを補正し、閾値電圧ばらつきによる各副画素の輝度ばらつきを低減することができる。書き込まれた信号電圧または基準電圧は駆動トランジスタ１２のゲート電極に印加されるとともに第一容量素子１６に保持される。
【００２５】
駆動トランジスタ１２は飽和領域で動作するように設計されている。駆動トランジスタ１２は第一電源電位ＶＤＤからスイッチングトランジスタ１４を介して電流の供給を受けて有機ＥＬ素子１１を電流駆動にて発光させる。この際、第一容量素子１６に保持された電圧に応じて有機ＥＬ素子１１に流れる電流量が決まるため、有機ＥＬ素子１１の発光量を制御することができる。
【００２６】
スイッチングトランジスタ１４は、垂直駆動回路３から走査線２２を通して発光を制御するための信号がゲート電極に印加されることで導通状態になる。すなわち、有機ＥＬ素子１１の発光、非発光を制御する機能を有している。
【００２７】
スイッチングトランジスタ１５は、垂直駆動回路３から走査線２３を通して有機ＥＬ素子１１のアノード電極の電位を制御するための信号がゲート電極に印加されることでアノード電極に第二電源電位ＶＳＳを選択的に供給する。有機ＥＬ素子１１のカソード電極に接続された共通電源２５をＶｃａｔｈ、有機ＥＬ素子１１の閾値電圧をＶｔｈｅｌとすると、第二電源電位ＶＳＳは、ＶＳＳ＜Ｖｃａｔｈ＋Ｖｔｈｅｌの条件を満たすように設計される。これによってスイッチングトランジスタ１５が導通状態のときに有機ＥＬ素子１１に逆バイアスをかけて有機ＥＬ素子１１を非発光状態に制御することができる。
【００２８】
次に、本実施形態の画素における容量素子の配置関係を説明するために、まず、比較形態の表示装置について説明する。
図７は、比較形態の表示装置の副画素に接続されている画素回路の等価回路図である。図３に示す画素回路との違いは、第一容量素子１６が複数の容量素子１６ａ、１６ｂ、１６ｃを電気的に並列に接続した容量素子として構成されている点である。
【００２９】
図８は、比較形態の画素における容量素子の配置関係を説明する図である。図８（ａ）は、画素３０内のＲＧＢの３つの副画素１０Ｒ，１０Ｇ，１０Ｂの第一容量素子１６の断面を模式的に示しており、画素回路内の他の素子は省略している。図８（ａ）に示す断面は、基板面（ＸＹ平面）に垂直で、副画素１０Ｒ，１０Ｇ，１０Ｂの配列方向（Ｘ方向）に沿った面であり、不図示の基板は紙面下部に位置する。図８（ｂ）は、図８（ａ）のＢ−Ｂ’断面図である。
【００３０】
図８（ａ）において、Ｒ副画素１０Ｒの場合で説明すると、容量素子１６ａＲ、１６ｂＲ、１６ｃＲが、それぞれ図７の容量素子１６ａ、１６ｂ、１６ｃに対応する。容量素子１６ａＲは、下部電極３１Ｒの上部に積層された絶縁層３２Ｒと、絶縁層３２Ｒの上部に積層された上部電極３３Ｒから成る積層構造の容量素子である。同様の構造の容量素子１６ｂＲ、１６ｃＲは、別の配線層及び絶縁層を用いて設けられており、Ｒ副画素１０Ｒ内の容量素子１６ａＲ、１６ｂＲ及び１６ｃＲを電気的に並列に接続することで１つの容量素子（第一容量素子１６）として用いることが可能になる。Ｇ副画素１０Ｇ、Ｂ副画素１０Ｂに関してもＲ副画素１０Ｒと同様に、それぞれの副画素１０内で３つの容量素子１６ａ、１６ｂ、１６ｃが電気的に並列に接続され、第一容量素子１６を構成している。
【００３１】
比較形態では、異なる配線層及び絶縁層を用いることによって、副画素１０内で、基板面に垂直な方向（Ｚ方向）に沿って積層した複数の容量素子１６ａ、１６ｂ、１６ｃを並列に接続し、副画素１０内の限られた平面スペースで容量を大きくしている。
【００３２】
しかしながら、異なる副画素１０の容量素子同士を電気的に区別する必要があるため、比較形態では、そのためのスペースを確保する分だけ容量素子のサイズが小さくなってしまう。比較形態では、異なる副画素１０の容量素子同士は、下部電極３１及び上部電極３３を形成するための配線層をパターニングすることで電気的に区別している。具体的には、下部電極３１については、図８（ｂ）に示すように、異なる副画素１０の容量素子同士を区別するため、下部電極３１間にスペース３５が設けられている。上部電極３２についても同様であり、その結果、容量素子１６ａＲ、１６ａＧ、１６ａＢは電気的に絶縁されている。高精細で画素サイズが小さくなると容量素子をパターニングするのに必要なスペースの分だけ容量素子のサイズが小さくなり、容量素子の容量を大きくするのに限界がある。
尚、比較形態では、第一容量素子１６を用いて説明したが、配線層を用いる全ての容量素子においても同様に説明が可能である。
【００３３】
次に、本実施形態の画素における容量素子について図４を用いて説明する。
図４は、本実施形態の画素における容量素子の配置関係を説明する図である。図４（ａ）は、画素３０内のＲＧＢの３つの副画素１０Ｒ，１０Ｇ，１０Ｂの第一容量素子１６の断面を模式的に示しており、画素回路内の他の素子は省略している。図４（ａ）に示す断面は、基板面（ＸＹ平面）に垂直で、副画素１０Ｒ，１０Ｇ，１０Ｂの配列方向（Ｘ方向）に沿った面であり、不図示の基板は紙面下部に位置する。図４（ｂ）は、図４（ａ）のＢ−Ｂ’断面図である。
【００３４】
図４（ａ）において、Ｒ副画素１０Ｒの場合で説明すると、第一容量素子１６Ｒが、図３の第一容量素子１６に対応する。第一容量素子１６Ｒは、下部電極３１Ｒの上部に積層された絶縁層３２Ｒと、絶縁層３２Ｒの上部に積層された上部電極３３Ｒから成る積層構造の容量素子である。Ｇ副画素１０Ｇ、Ｂ副画素１０Ｂの第一容量素子１６Ｇ，１６Ｂに関しても、Ｒ副画素１０Ｒと同様である。
【００３５】
比較形態との違いは、異なる副画素１０の第一容量素子１６同士が、少なくとも一部、好ましくは全部が重なっている、即ち、基板面に垂直な方向（Ｚ方向）から見た場合に重なっている点である。具体的には、Ｒ副画素１０Ｒ、Ｇ副画素１０Ｇ、Ｂ副画素１０Ｂともに第一容量素子１６が、他の副画素１０の平面領域にもまたがって配置されている。そして、Ｒ副画素１０Ｒの第一容量素子１６Ｒの上部にＧ副画素１０Ｇの第一容量素子１６Ｇ、Ｇ副画素１０Ｇの容量素子１６Ｇの上部にＢ副画素１０Ｂの第一容量素子１６Ｂが、例えば絶縁層等により電気的に区別されて、積層されている。
本明細書において、重なっているとは、積層されているともいうことができる。また、重なっているとは、基板と、第二副画素の容量素子との間に第一副画素の容量素子が配置されているということもできる。
【００３６】
本実施形態では、第一容量素子１６を配置する位置を、副画素１０毎に平面領域で区切るのではなく、複数の層を用いることで区切り、第一容量素子１６を配置する領域を異なる副画素１０間で平面方向（ＸＹ面方向）で共有する。そのため、異なる副画素１０間の第一容量素子１６を平面方向で電気的に区別するためのスペースを低減することができるため、副画素１０毎に設けた第一容量素子１６のサイズを大きく形成することができる。第一容量素子１６の容量が大きくなれば、画素電極の電圧変動を抑制し、低輝度時に電圧変動によって発光量が増加するのを防ぐことができ、コントラストを向上させることができる。
【００３７】
本実施形態では、同一画素３０内の副画素１０の第一容量素子１６同士が平面的に重なる様に積層され、異なる画素３０の副画素１０の第一容量素子１６同士は、下部電極３１及び上部電極３３を形成する配線層のパターニングにより電気的に区別している。しかし、平面的に重なるように積層される副画素１０は、同一画素３０内の副画素１０には限られず、例えば、異なる画素３０の副画素１０の第一容量素子１６同士が平面的に重なるように積層されていてもよい。また、第一容量素子１６を積層する順番は本実施形態に限るものではなく、例えば第一容量素子１６Ｒの上部に第一容量素子１６Ｂを配置し、第一容量素子１６２Ｂの上部に第一容量素子１６Ｇを積層してもよい。
【００３８】
本実施形態では第一容量素子１６を用いて説明したが、配線層を用いる全ての容量素子においても同様に説明が可能であり、例えば第二容量素子１７に対して本実施形態を適用してもよい。また、比較形態のように同一の副画素内の容量素子同士を並列に接続した構造と、本実施形態の構造を組み合わせた容量素子を形成してもよい。
【００３９】
［第２実施形態］
本実施形態を図５にて説明する。図５は、本実施形態の画素における容量素子の配置関係を説明する図であり、図４（ａ）と同様の断面を示し、図４（ａ）と同様に画素回路内の他の素子は省略している。第１実施形態の構造および説明は本実施形態においても同様に適用することが可能である。本実施形態の第１実施形態との違いは、異なる副画素１０の第一容量素子１６の間に導電層３６が配置されていることである。
【００４０】
本実施形態では、第一容量素子１６Ｒと第一容量素子１６Ｇの間と、第一容量素子１６Ｇと第一容量素子１６Ｂの間に導電層３６が配置されている。異なる副画素１０の第一容量素子１６間に導電層３６を配置することで、第一容量素子１６間に発生する容量カップリングを抑制することができ、副画素１０間のクロストークを低減することができる。そのため、色再現性を向上させることができる。導電層３６の電位は固定されていることが望ましく、例えば第二電源電位ＶＳＳや第一電源電位ＶＤＤと同じ電位を供給することができる。導電層３６はシールド層と呼ぶこともできる。
【００４１】
本実施形態では、導電層３６が、異なる副画素１０の第一容量素子１６同士の平面方向（ＸＹ面方向）の間ではなく、平面方向に垂直な方向（Ｚ方向）の間のスペースに配置されることで、第一容量素子１６の面積を低減することなくクロストークを低減できる。
【００４２】
［第３実施形態］
本実施形態を図６にて説明する。図６は、本実施形態の画素における容量素子の配置関係を説明する図であり、図４（ａ）と同様の断面を示し、図４（ａ）と同様に画素回路内の他の素子は省略している。第１実施形態の構造および説明は本実施形態においても同様に適用することが可能である。本実施形態の第１実施形態との違いは、異なる副画素１０の第一容量素子１６同士が平面的に重なる様に積層されている関係は、特定の色の副画素１０のみ成り立つことである。
【００４３】
本実施形態では、Ｒ副画素１０Ｒの第一容量素子１６ＲとＧ副画素１０Ｇの第一容量素子１６Ｇのみを平面的に重なるように積層している。Ｂ副画素１０Ｂの第一容量素子１６Ｂは、容量素子１６ａＢ及び１６ｂＢが電気的に並列に接続されている。そのため、第１実施形態が第一容量素子１６を平面方向（ＸＹ面方向）に垂直な方向に３層で形成しているのに対して、本実施形態では２層で形成できることになり、積層する容量素子が低減する。したがって、第一容量素子１６を形成するための工程を低減することができるため歩留りが向上する効果を得ることができる。
【００４４】
本実施形態では、Ｂ副画素１０Ｂの第一容量素子のみ他の副画素１０Ｒ，１０Ｇの第一容量素子１６Ｒ，１６Ｇと平面的に重ならないように配置されているが、この組み合わせに限定されず、表示素子の特性に応じて組み合わせを変えてもよい。例えば、Ｒ副画素１０Ｒに比べてＧ副画素１０ＧとＢ副画素１０Ｂの第一容量素子１６の容量を大きくする必要があれば、Ｇ副画素１０ＧとＢ副画素１０Ｂの第一容量素子１６Ｇ，１６Ｂ同士を平面的に重なるように積層してもよい。
【００４５】
本発明の表示装置は、テレビの表示部、ＰＣモニタ、自動車の車内の表示部、携帯端末の表示部、スマートフォンの表示部、タブレット端末の表示部に用いられてよい。
【００４６】
［撮像装置］
本発明の表示装置は、撮像装置の表示部に用いられてもよい。撮像装置は、複数のレンズを有する光学系と、光学系を通過した光を受光する撮像素子とを有してよい。表示部は、撮像素子が撮像した画像を表示する。
撮像装置は、デジタルスチルカメラ、ネットワークカメラ、であってよい。その場合、表示部は、デジタルスチルカメラの背面表示部であってもよいし、ビューファインダーであってよいし、その他のカメラの撮像画像、カメラの状態を示す表示部であってよい。
【００４７】
以上説明した通り、本発明によれば、副画素毎に設けた容量素子の容量を大きくすることができるので、画素電極の電圧変動を抑制し、低輝度時に電圧変動によって発光量が増加するのを抑制することができる。
【符号の説明】
【００４８】
１：表示領域、２：水平駆動回路、３：垂直駆動回路、４：接続端子部、１０：副画素、１１：有機ＥＬ素子、１２：駆動トランジスタ、１３：選択トランジスタ、１４、１５：スイッチングトランジスタ、１６：第一容量素子、１７：第二容量素子、２１、２２、２３：走査線、２４：信号電圧、２５：共通電源、３０：画素、３１：下部電極、３２：絶縁層、３３：上部電極、３５：スペース、３６：導電層
【図１】
2019120844.tif 000003
【図２】
2019120844.tif 000004
【図３】
2019120844.tif 000005
【図４】
2019120844.tif 000006
【図５】
2019120844.tif 000007
【図６】
2019120844.tif 000008
【図７】
2019120844.tif 000009
【図８】
2019120844.tif 000010