(57)【要約】【課題】安価で高性能な電力変換装置を提供する。【解決手段】電力変換装置１は、直流電源１００に並列に接続された第１変換回路１１および第２変換回路１２と、第１の双方向スイッチ１３と、第２の双方向スイッチ１４とを備える。第１変換回路１１は、第１〜６のスイッチング素子Ｑ１〜６と、第１キャパシタＣ１とを有しており、第３および第４のスイッチング素子Ｑ３およびＱ４の接続点を第１出力点１０３とする。第２変換回路１２は、第７〜１２のスイッチング素子Ｑ７〜１２と、第２キャパシタＣ２とを有しており、第９および第１０のスイッチング素子Ｑ９およびＱ１０の接続点を第２出力点１０４とする。第１出力点１０３と第２出力点１０４から直流電源電圧の半分の電圧を出力するときのスイッチングパターンとして、第１キャパシタＣ１または第２キャパシタＣ２が充電される第１のスイッチングパターンと放電される第２のスイッチングパターンがある。【選択図】図２
2019110704.tif 000002
【特許請求の範囲】
【請求項１】
直流電源の高電位側となる第１入力点と前記直流電源の低電位側となる第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、
前記第１変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子、第５のスイッチング素子、第６のスイッチング素子の順で、電気的に直列に接続された第１〜６のスイッチング素子と、前記第３のスイッチング素子および前記第４のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、前記第３のスイッチング素子と前記第４のスイッチング素子との接続点を第１出力点とし、
前記第２変換回路は、前記第１入力点と前記第２入力点との間において、前記第１入力点側から第７のスイッチング素子、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子、第１１のスイッチング素子、第１２のスイッチング素子の順で、電気的に直列に接続された第７〜１２のスイッチング素子と、前記第９のスイッチング素子および前記第１０のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、前記第９のスイッチング素子と前記第１０のスイッチング素子との接続点を第２出力点とし、
前記第２のスイッチング素子および前記第３のスイッチング素子の接続点である第１接続点と前記第１０のスイッチング素子および前記第１１のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、
前記第４のスイッチング素子および前記第５のスイッチング素子の接続点である第３接続点と前記第８のスイッチング素子および前記第９のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチと、
前記第１〜１２のスイッチング素子および前記第１，２の双方向スイッチを制御することにより、前記第１出力点および前記第２出力点に対する前記直流電源と前記第１キャパシタと前記第２キャパシタとの接続状態を切り替えて、前記第１出力点と前記第２出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部とをさらに備え、
前記第１出力点と前記第２出力点から前記直流電源の電圧の半分の電圧を出力するときの、前記第１〜１２のスイッチング素子および前記第１，２の双方向スイッチのスイッチングパターンとして、前記第１キャパシタまたは前記第２キャパシタが充電される第１のスイッチングパターンと放電される第２のスイッチングパターンがある
ことを特徴とする電力変換装置。
【請求項２】
前記第１のスイッチング素子、前記第６のスイッチング素子、前記第７のスイッチング素子、および前記第１２のスイッチング素子は、前記第１出力点および前記第２出力点から出力電圧の極性が切り替えられるときに動作するように制御されることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記第１変換回路は、前記第２のスイッチング素子、前記第３のスイッチング素子、前記第４のスイッチング素子、および前記第５のスイッチング素子の直列回路と電気的に並列に接続された第３キャパシタをさらに有し、
前記第２変換回路は、前記第８のスイッチング素子、前記第９のスイッチング素子、前記第１０のスイッチング素子、および前記第１１のスイッチング素子の直列回路と電気的に並列に接続された第４キャパシタをさらに有し、
前記第２のスイッチングパターン、または、前記第１出力点と前記第２出力点から同電位を出力するときのスイッチングパターンにおいて、前記第１入力点と前記第２入力点との間に前記第３キャパシタおよび前記第４キャパシタが直列に接続されるように、前記第１〜１２のスイッチング素子および前記第１，２の双方向スイッチが制御される
ことを特徴とする請求項１または２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力変換装置に関し、より詳細には、直流電源からの電力を変換する電力変換装置に関する。
【背景技術】
【０００２】
近年、住宅用の太陽光発電装置や燃料電池、蓄電装置などの普及に伴い、これらの直流電源の出力を交流に変換する電力変換装置として、多様な回路が提案され、提供されている。たとえば、特許文献１には、本発明者により発明された電力変換装置が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−７１１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載された電力変換装置の構成を図９に示す。ただし、符号等は本出願の図面に合わせて適宜変更している。本発明者は、図９に示した電力変換装置において、第１変換回路１１および第２変換回路１２の両端のスイッチング素子に、高耐圧のスイッチング素子を使用する必要があることを課題として認識し、より安価で高性能な低耐圧のスイッチング素子を使用可能な電力変換装置に想到した。
【０００５】
本発明は、前記従来の課題を解決するもので、より安価で高性能な電力変換装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明のある態様の電力変換装置は、直流電源の高電位側となる第１入力点と直流電源の低電位側となる第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、第１変換回路は、第１入力点と第２入力点との間において、第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子、第５のスイッチング素子、第６のスイッチング素子の順で、電気的に直列に接続された第１〜６のスイッチング素子と、第３のスイッチング素子および第４のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、第３のスイッチング素子と第４のスイッチング素子との接続点を第１出力点とし、第２変換回路は、第１入力点と第２入力点との間において、第１入力点側から第７のスイッチング素子、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子、第１１のスイッチング素子、第１２のスイッチング素子の順で、電気的に直列に接続された第７〜１２のスイッチング素子と、第９のスイッチング素子および第１０のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、第９のスイッチング素子と第１０のスイッチング素子との接続点を第２出力点とし、第２のスイッチング素子および第３のスイッチング素子の接続点である第１接続点と第１０のスイッチング素子および第１１のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、第４のスイッチング素子および第５のスイッチング素子の接続点である第３接続点と第８のスイッチング素子および第９のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチと、第１〜１２のスイッチング素子および第１，２の双方向スイッチを制御することにより、第１出力点および第２出力点に対する直流電源と第１キャパシタと第２キャパシタとの接続状態を切り替えて、第１出力点と第２出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部とをさらに備え、第１出力点と第２出力点から直流電源の電圧の半分の電圧を出力するときの、第１〜１２のスイッチング素子および第１，２の双方向スイッチのスイッチングパターンとして、第１キャパシタまたは第２キャパシタが充電される第１のスイッチングパターンと放電される第２のスイッチングパターンがあることを特徴とする。
【発明の効果】
【０００７】
本発明によれば、より安価で高性能な電力変換装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態に係る電力変換装置の構成を示す回路図である。
【図２】実施形態に係る電力変換装置の別の例の構成を示す回路図である。
【図３】図３Ａは実施形態に係る電力変換装置の第１のモードの説明図、図３Ｂは実施形態に係る電力変換装置の第２のモードの説明図である。
【図４】図４Ａは実施形態に係る電力変換装置の第３のモードの説明図、図４Ｂは実施形態に係る電力変換装置の第４のモードの説明図である。
【図５】図５Ａは実施形態に係る電力変換装置の第５のモードの説明図、図５Ｂは実施形態に係る電力変換装置の第６のモードの説明図である。
【図６】図６Ａは実施形態に係る電力変換装置の第７のモードの説明図、図６Ｂは実施形態に係る電力変換装置の第８のモードの説明図である。
【図７】実施形態に係る電力変換装置の最終出力電圧の波形図である。
【図８】実施形態に係るパワーコンディショナの構成を示す概略図である。
【図９】特許文献１に記載された電力変換装置の構成を示す回路図である。
【発明を実施するための形態】
【０００９】
本実施形態に係る電力変換装置１は、図１に示すように、変換回路１０と、制御部６とを備えている。
【００１０】
変換回路１０は、複数のスイッチおよびキャパシタを含んでいる。変換回路１０は、直流電源１００の高電位側となる第１入力点１０１と直流電源１００の低電位側となる第２入力点１０２との間に電気的に接続されている。図１の例では、上記複数のスイッチは、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２と第１の双方向スイッチ１３と第２の双方向スイッチ１４とで構成されている。また、図１の例では、上記キャパシタは、第１〜４キャパシタＣ１〜４で構成されている。
【００１１】
制御部６は、上記複数のスイッチを制御することにより、第１出力点１０３および第２出力点１０４に対する直流電源１００および上記キャパシタの接続状態が異なる複数のモードを切り替える。これにより、制御部６は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧Ｖ２０の大きさを複数段階に変化させる。
【００１２】
ここにおいて、上記複数のモードは、上記キャパシタに電流が流れない維持モードと、電流を上記キャパシタに流す充電モードと、上記充電モードとは反対向きの電流を上記キャパシタに流す放電モードとに分類される。
【００１３】
具体的には、本実施形態においては、図１に示すように、変換回路１０は、第１変換回路１１および第２変換回路１２と、第１の双方向スイッチ１３および第２の双方向スイッチ１４とを備えている。第１変換回路１１と第２変換回路１２とは、第１入力点１０１と第２入力点１０２との間に、電気的に並列に接続されている。第１の双方向スイッチ１３と第２の双方向スイッチ１４とは、第１変換回路１１と第２変換回路１２との間に電気的に接続されている。
【００１４】
第１変換回路１１は、第１〜６のスイッチング素子Ｑ１〜Ｑ６と、第１キャパシタＣ１と、第３キャパシタＣ３とを有している。ここで、第１変換回路１１は、第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４との接続点を第１出力点１０３とする。
【００１５】
第１〜６のスイッチング素子Ｑ１〜Ｑ６は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第１〜６のスイッチング素子Ｑ１〜Ｑ６は、第１入力点１０１側から第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４、第５のスイッチング素子Ｑ５、第６のスイッチング素子Ｑ６の順で、直列に接続されている。第１キャパシタＣ１は、第３のスイッチング素子Ｑ３および第４のスイッチング素子Ｑ４の直列回路と、電気的に並列に接続されている。第３キャパシタＣ３は、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３、第４のスイッチング素子Ｑ４、および第５のスイッチング素子Ｑ５の直列回路と、電気的に並列に接続されている。
【００１６】
第２変換回路１２は、第７〜１２のスイッチング素子Ｑ７〜Ｑ１２と、第２キャパシタＣ２と、第４キャパシタＣ４とを有している。ここで、第２変換回路１２は、第９のスイッチング素子Ｑ９と第１０のスイッチング素子Ｑ１０との接続点を第２出力点１０４とする。
【００１７】
第７〜１２のスイッチング素子Ｑ７〜Ｑ１２は、第１入力点１０１と第２入力点１０２との間において、電気的に直列に接続されている。第７〜１２のスイッチング素子Ｑ７〜Ｑ１２は、第１入力点１０１側から第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、第１１のスイッチング素子Ｑ１１、第１２のスイッチング素子Ｑ１２の順で、直列に接続されている。第２キャパシタＣ２は、第９のスイッチング素子Ｑ９および第１０のスイッチング素子Ｑ１０の直列回路と、電気的に並列に接続されている。第４キャパシタＣ４は、第８のスイッチング素子Ｑ８、第９のスイッチング素子Ｑ９、第１０のスイッチング素子Ｑ１０、および第１１のスイッチング素子Ｑ１１の直列回路と、電気的に並列に接続されている。
【００１８】
第１の双方向スイッチ１３は、第２のスイッチング素子Ｑ２および第３のスイッチング素子Ｑ３の接続点である第１接続点２０１と第１０のスイッチング素子Ｑ１０および第１１のスイッチング素子Ｑ１１の接続点である第２接続点２０２との間に電気的に接続されている。
【００１９】
第２の双方向スイッチ１４は、第４のスイッチング素子Ｑ４および第５のスイッチング素子Ｑ５の接続点である第３接続点２０３と第８のスイッチング素子Ｑ８および第９のスイッチング素子Ｑ９の接続点である第４接続点２０４との間に電気的に接続されている。
【００２０】
そして、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に所望の出力電圧を生じるように構成される。
【００２１】
以下、本実施形態に係る電力変換装置１、およびそれを用いたパワーコンディショナ２０（図８参照）について詳しく説明する。ただし、以下に説明する構成は、本発明の一例に過ぎず、本発明は、下記実施形態に限定されることはなく、この実施形態以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能である。
【００２２】
本実施形態では、パワーコンディショナ２０が、直流電源１００としての太陽光発電装置に電気的に接続して使用される住宅用のパワーコンディショナである場合を例示するが、パワーコンディショナ２０の用途を限定する趣旨ではない。パワーコンディショナ２０は、たとえば家庭用燃料電池、蓄電装置など、太陽光発電装置以外の直流電源１００に電気的に接続して使用されてもよく、また、たとえば店舗、工場、事務所など非住宅に用いられてもよい。さらに、電力変換装置１についても、その用途をパワーコンディショナ２０に限定する趣旨ではなく、電力変換装置１は、パワーコンディショナ２０以外に用いられてもよい。
【００２３】
＜電力変換装置の構成＞
本実施形態の電力変換装置１は、図１に示すように、直流電源１００に電気的に接続される。ここでは直流電源１００は太陽光発電装置からなるので、電力変換装置１は接続箱を介して直流電源１００に接続されることになる。
【００２４】
本実施形態の電力変換装置１は、変換回路（第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、および第２の双方向スイッチ１４）１０と制御部６とに加えて、生成部３とフィルタ回路５と検出部２３とをさらに備えている。
【００２５】
第１入力点１０１および第２入力点１０２は電力変換装置１における一対の入力端子となり、一対の入力端子（第１入力点１０１および第２入力点１０２）間には直流電源１００が電気的に接続される。
【００２６】
また、第１変換回路１１の第１出力点１０３および第２変換回路１２の第２出力点１０４は、それぞれフィルタ回路５を介して第３出力点１０５および第４出力点１０６に電気的に接続されている。本実施形態では、これら第３出力点１０５および第４出力点１０６が電力変換装置１における一対の出力端子となる。以下、第３出力点１０５と第４出力点１０６との間に発生する第１出力電圧Ｖ１０を、単に「出力電圧Ｖ１０」ともいう。
【００２７】
本実施形態において、電力変換装置１の出力電圧Ｖ１０は交流電圧であり、第３出力点１０５および第４出力点１０６は、系統電源（商用電力系統）７に電気的に接続される。さらに、第３出力点１０５および第４出力点１０６には、交流電力の供給を受けて動作する負荷８が電気的に接続される。
【００２８】
具体的には、電力変換装置１の一対の出力端子は、分電盤に設けられた連系ブレーカに電気的に接続されることにより、負荷８および系統電源７に接続される。すなわち、電力変換装置１は、直流電源１００から入力される直流電力を交流電力に変換し、該交流電力を一対の出力端子（第３出力点１０５および第４出力点１０６）から負荷８および系統電源７へ出力する。なお、図１において、系統電源７はＵ相、Ｗ相を持つ単相３線式であるが、この例に限らず系統電源７は単相２線式であってもよい。
【００２９】
次に、電力変換装置１の各部の構成について詳しく説明する。
【００３０】
電力変換装置１は、直流電源１００に接続された一対の入力端子のうち、直流電源１００の高電位（正極）側の入力端子を第１入力点１０１とし、直流電源１００の低電位（負極）側の入力端子を第２入力点１０２とする。そのため、第１入力点１０１と第２入力点１０２との間には、直流電源１００から出力される直流電圧が、入力電圧として印加されることになる。
【００３１】
ここで、直流電源１００の低電位側の入力端子（第２入力点１０２）は、電力変換装置１の回路グランドであって、その電位は０〔Ｖ〕であると仮定する。そうすると、直流電源１００の出力する直流電圧Ｅ〔Ｖ〕を用いて、第１入力点１０１の電位はＥ〔Ｖ〕で表されることになる。
【００３２】
第１変換回路１１は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第１〜６のスイッチング素子Ｑ１〜Ｑ６と、第１キャパシタＣ１と、第３キャパシタＣ３とを有している。第１〜６の各スイッチング素子Ｑ１〜Ｑ６は、ここでは一例としてデプレッション型のｎチャネルＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）が用いられている。
【００３３】
第１のスイッチング素子Ｑ１のドレインは第１入力点１０１に電気的に接続されている。第２のスイッチング素子Ｑ２のドレインは第１のスイッチング素子Ｑ１のソースに電気的に接続されている。第３のスイッチング素子Ｑ３のドレインは第２のスイッチング素子Ｑ２のソースに電気的に接続されている。第４のスイッチング素子Ｑ４のドレインは第３のスイッチング素子Ｑ３のソースに電気的に接続されている。第５のスイッチング素子Ｑ５のドレインは第４のスイッチング素子Ｑ４のソースに電気的に接続されている。第６のスイッチング素子Ｑ６のドレインは第５のスイッチング素子Ｑ５のソースに電気的に接続されている。さらに第６のスイッチング素子Ｑ６のソースは、第２入力点１０２に電気的に接続されている。
【００３４】
ここで、第３のスイッチング素子Ｑ３のソース（第４のスイッチング素子Ｑ４のドレイン）は第１出力点１０３となる。さらに、第２のスイッチング素子Ｑ２のソース（第３のスイッチング素子Ｑ３のドレイン）は第１接続点２０１となり、第４のスイッチング素子Ｑ４のソース（第５のスイッチング素子Ｑ５のドレイン）は第３接続点２０３となる。また、第１のスイッチング素子Ｑ１のソース（第２のスイッチング素子Ｑ２のドレイン）は第５接続点２０５となり、第５のスイッチング素子Ｑ５のソース（第６のスイッチング素子Ｑ６のドレイン）は第６接続点２０６となる。
【００３５】
第１キャパシタＣ１は、一端が第３のスイッチング素子Ｑ３のドレイン（第１接続点２０１）に電気的に接続され、他端が第４のスイッチング素子Ｑ４のソース（第３接続点２０３）に電気的に接続されている。言い換えれば、第１キャパシタＣ１は、一端が第１のスイッチング素子Ｑ１および第２のスイッチング素子Ｑ２を介して第１入力点１０１に電気的に接続され、他端が第５のスイッチング素子Ｑ５および第６のスイッチング素子Ｑ６を介して第２入力点１０２に電気的に接続されている。
【００３６】
第３キャパシタＣ３は、一端が第２のスイッチング素子Ｑ２のドレイン（第５接続点２０５）に電気的に接続され、他端が第５のスイッチング素子Ｑ５のソース（第６接続点２０６）に電気的に接続されている。言い換えれば、第３キャパシタＣ３は、一端が第１のスイッチング素子Ｑ１を介して第１入力点１０１に電気的に接続され、他端が第６のスイッチング素子Ｑ６を介して第２入力点１０２に電気的に接続されている。第３キャパシタＣ３は、本実施形態の電力変換装置１において必須の構成ではないが、後述するように、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第５のスイッチング素子Ｑ５、および第６のスイッチング素子Ｑ６にかかる電圧を安定化させ、それらの耐圧を下げるために設けられている。
【００３７】
第２変換回路１２は、上述したように第１入力点１０１と第２入力点１０２との間に直列に接続された第７〜１２のスイッチング素子Ｑ７〜Ｑ１２と、第２キャパシタＣ２と、第４キャパシタＣ４とを有している。ここで、第２変換回路１２は、基本的には第１変換回路１１と同様の構成であって、第７〜１２のスイッチング素子Ｑ７〜Ｑ１２が第１〜６のスイッチング素子Ｑ１〜Ｑ６に相当し、第２キャパシタＣ２が第１キャパシタＣ１に相当し、第４キャパシタＣ４が第３キャパシタＣ３に相当する。ここで、第７〜１２の各スイッチング素子Ｑ７〜Ｑ１２には、第１〜６の各スイッチング素子Ｑ１〜Ｑ６と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。
【００３８】
すなわち、第７のスイッチング素子Ｑ７のドレインは第１入力点１０１に電気的に接続されている。第８のスイッチング素子Ｑ８のドレインは第７のスイッチング素子Ｑ７のソースに電気的に接続されている。第９のスイッチング素子Ｑ９のドレインは第８のスイッチング素子Ｑ８のソースに電気的に接続されている。第１０のスイッチング素子Ｑ１０のドレインは第９のスイッチング素子Ｑ９のソースに電気的に接続されている。第１１のスイッチング素子Ｑ１１のドレインは第１０のスイッチング素子Ｑ１０のソースに電気的に接続されている。第１２のスイッチング素子Ｑ１２のドレインは第１１のスイッチング素子Ｑ１１のソースに電気的に接続されている。さらに第１２のスイッチング素子Ｑ１２のソースは、第２入力点１０２に電気的に接続されている。
【００３９】
ここで、第９のスイッチング素子Ｑ９のソース（第１０のスイッチング素子Ｑ１０のドレイン）は第２出力点１０４となる。さらに、第８のスイッチング素子Ｑ８のソース（第９のスイッチング素子Ｑ９のドレイン）は第４接続点２０４となり、第１０のスイッチング素子Ｑ１０のソース（第１１のスイッチング素子Ｑ１１のドレイン）は第２接続点２０２となる。また、第７のスイッチング素子Ｑ７のソース（第８のスイッチング素子Ｑ８のドレイン）は第７接続点２０７となり、第１１のスイッチング素子Ｑ１１のソース（第１２のスイッチング素子Ｑ１２のドレイン）は第８接続点２０８となる。
【００４０】
第２キャパシタＣ２は、一端が第９のスイッチング素子Ｑ９のドレイン（第４接続点２０４）に電気的に接続され、他端が第１０のスイッチング素子Ｑ１０のソース（第２接続点２０２）に電気的に接続されている。言い換えれば、第２キャパシタＣ２は、一端が第７のスイッチング素子Ｑ７および第８のスイッチング素子Ｑ８を介して第１入力点１０１に電気的に接続され、他端が第１１のスイッチング素子Ｑ１１および第１２のスイッチング素子Ｑ１２を介して第２入力点１０２に電気的に接続されている。
【００４１】
第４キャパシタＣ４は、一端が第８のスイッチング素子Ｑ８のドレイン（第７接続点２０７）に電気的に接続され、他端が第１１のスイッチング素子Ｑ１１のソース（第８接続点２０８）に電気的に接続されている。言い換えれば、第４キャパシタＣ４は、一端が第７のスイッチング素子Ｑ７を介して第１入力点１０１に電気的に接続され、他端が第１２のスイッチング素子Ｑ１２を介して第２入力点１０２に電気的に接続されている。第４キャパシタＣ４も、第３キャパシタＣ３と同様に、本実施形態の電力変換装置１において必須の構成ではないが、後述するように、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８、第１１のスイッチング素子Ｑ１１、および第１２のスイッチング素子Ｑ１２にかかる電圧を安定化させ、それらの耐圧を下げるために設けられている。
【００４２】
第２キャパシタＣ２の回路定数（キャパシタンス）と第１キャパシタＣ１の回路定数（キャパシタンス）とは同値である。また、第４キャパシタＣ４の回路定数（キャパシタンス）と第３キャパシタＣ３の回路定数（キャパシタンス）とは同値である。
【００４３】
また、図１において、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２の各々には第１〜１２のダイオードＤ１〜Ｄ１２がそれぞれ逆並列に接続されている。これら第１〜１２のダイオードＤ１〜Ｄ１２は、それぞれ第１〜１２の各スイッチング素子Ｑ１〜Ｑ１２の寄生ダイオードである。つまり、第１のスイッチング素子Ｑ１の寄生ダイオードは第１のダイオードＤ１を構成し、同様に、第２，３…の各スイッチング素子Ｑ２，Ｑ３…の寄生ダイオードはそれぞれ第２，３…のダイオードＤ２，Ｄ３…を構成する。たとえば第１のダイオードＤ１は、第１のスイッチング素子Ｑ１のドレイン側をカソード、ソース側をアノードとする向きに接続されている。
【００４４】
このように構成される第１変換回路１１と第２変換回路１２とは、第１入力点１０１と第２入力点１０２との間において、電気的に並列に接続されている。つまり、第１変換回路１１と第２変換回路１２とは、直流電源１００の両端間に並列に接続されている。
【００４５】
第１の双方向スイッチ１３は、第１接続点２０１と第２接続点２０２との間に電気的に接続されている。つまり、第１変換回路１１の第１接続点２０１は、第１の双方向スイッチ１３を介して第２変換回路１２の第２接続点２０２に電気的に接続されている。ここでは、第１の双方向スイッチ１３は、第１接続点２０１と第２接続点２０２との間において、電気的に直列に接続された第１３のスイッチング素子Ｑ１３と第１４のスイッチング素子Ｑ１４とを有している。第１の双方向スイッチ１３は、第１接続点２０１側から第１３のスイッチング素子Ｑ１３、第１４のスイッチング素子Ｑ１４の順に接続されている。
【００４６】
具体的に説明すると、第１３，１４の各スイッチング素子Ｑ１３，Ｑ１４には、第１〜１２の各スイッチング素子Ｑ１〜Ｑ１２と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第１３のスイッチング素子Ｑ１３のソースは第１接続点２０１に接続され、第１３のスイッチング素子Ｑ１３のドレインは第１４のスイッチング素子Ｑ１４のドレインに接続されている。第１４のスイッチング素子Ｑ１４のソースは第２接続点２０２に接続されている。要するに、第１３のスイッチング素子Ｑ１３と第１４のスイッチング素子Ｑ１４とは、ドレイン同士が互いに接続されるように、第１接続点２０１と第２接続点２０２との間において逆直列に接続されている。
【００４７】
第２の双方向スイッチ１４は、第３接続点２０３と第４接続点２０４との間に電気的に接続されている。つまり、第１変換回路１１の第３接続点２０３は、第２の双方向スイッチ１４を介して第２変換回路１２の第４接続点２０４に電気的に接続されている。ここでは、第２の双方向スイッチ１４は、第３接続点２０３と第４接続点２０４との間において、電気的に直列に接続された第１６のスイッチング素子Ｑ１６と第１５のスイッチング素子Ｑ１５とを有している。第２の双方向スイッチ１４は、第３接続点２０３側から第１６のスイッチング素子Ｑ１６、第１５のスイッチング素子Ｑ１５の順に接続されている。
【００４８】
具体的に説明すると、第１５，１６の各スイッチング素子Ｑ１５，Ｑ１６には、第１〜１２の各スイッチング素子Ｑ１〜Ｑ１２と同様にデプレッション型のｎチャネルＭＯＳＦＥＴが用いられている。第１５のスイッチング素子Ｑ１５のソースは第４接続点２０４に接続され、第１５のスイッチング素子Ｑ１５のドレインは第１６のスイッチング素子Ｑ１６のドレインに接続されている。第１６のスイッチング素子Ｑ１６のソースは第３接続点２０３に接続されている。要するに、第１５のスイッチング素子Ｑ１５と第１６のスイッチング素子Ｑ１６とは、ドレイン同士が互いに接続されるように、第３接続点２０３と第４接続点２０４との間において逆直列に接続されている。
【００４９】
また、第１３〜１６のスイッチング素子Ｑ１３〜Ｑ１６の各々には第１３〜１６のダイオードＤ１３〜Ｄ１６がそれぞれ逆並列に接続されている。これら第１３〜１６のダイオードＤ１３〜Ｄ１６は、それぞれ第１３〜１６の各スイッチング素子Ｑ１３〜Ｑ１６の寄生ダイオードである。つまり、第１３のスイッチング素子Ｑ１３の寄生ダイオードは第１３のダイオードＤ１３を構成し、同様に、第１４，１５，１６の各スイッチング素子Ｑ１４，Ｑ１５，Ｑ１６の寄生ダイオードはそれぞれ第１４，１５，１６のダイオードＤ１４，Ｄ１５，Ｄ１６を構成する。たとえば第１３のダイオードＤ１３は、第１３のスイッチング素子Ｑ１３のドレイン側をカソード、ソース側をアノードとする向きに接続されている。
【００５０】
本実施形態においては、第１の双方向スイッチ１３は、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第１の双方向スイッチ１３の全オフ状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を遮断する状態である。第１の双方向スイッチ１３の全オン状態は、第１接続点２０１と第２接続点２０２との間で双方向の電流を通過させる状態である。第２の双方向スイッチ１４も同様に、全オフ状態と全オン状態とを含む動作状態を切替可能に構成されている。第２の双方向スイッチ１４の全オフ状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を遮断する状態である。第２の双方向スイッチ１４の全オン状態は、第３接続点２０３と第４接続点２０４との間で双方向の電流を通過させる状態である。
【００５１】
さらに、本実施形態では、第１の双方向スイッチ１３の動作状態は、第２接続点２０２から第１接続点２０１へ流れる電流を遮断し、且つ第１接続点２０１から第２接続点２０２へ流れる電流を通過させる半オン状態をさらに含んでいる。また、第２の双方向スイッチ１４の動作状態は、第３接続点２０３から第４接続点２０４へ流れる電流を遮断し、且つ第４接続点２０４から第３接続点２０３へ流れる電流を通過させる半オン状態をさらに含んでいる。
【００５２】
そのため、本実施形態の電力変換装置１は、第１の双方向スイッチ１３を全オン状態とすることにより、第１接続点２０１と第２接続点２０２との間を双方向の電流が通過可能な状態を作り出すことができる。また、本実施形態の電力変換装置１は、第２の双方向スイッチ１４を全オン状態とすることにより、第３接続点２０３と第４接続点２０４との間を双方向の電流が通過可能な状態を作り出すことができる。
【００５３】
すなわち、第１の双方向スイッチ１３は、第１３，１４のスイッチング素子Ｑ１３，Ｑ１４がいずれもオフの状態で全オフ状態となり、第１３，１４のスイッチング素子Ｑ１３，Ｑ１４がいずれもオンの状態で全オン状態となる。さらに、第１の双方向スイッチ１３は、第１４のスイッチング素子Ｑ１４がオンで且つ第１３のスイッチング素子Ｑ１３がオフの状態には、第１３のダイオードＤ１３によって電流の向きが一方向に制限される半オン状態となる。
【００５４】
また、第２の双方向スイッチ１４は、第１５，１６のスイッチング素子Ｑ１６，Ｑ１６がいずれもオフの状態で全オフ状態となり、第１５，１６のスイッチング素子Ｑ１５，Ｑ１６がいずれもオンの状態で全オン状態となる。さらに、第２の双方向スイッチ１４は、第１６のスイッチング素子Ｑ１６がオンで且つ第１５のスイッチング素子Ｑ１５がオフの状態には、第１５のダイオードＤ１５によって電流の向きが一方向に制限される半オン状態となる。
【００５５】
このように、本実施形態における双方向スイッチ（第１の双方向スイッチ１３および第２の双方向スイッチ１４のそれぞれ）は、全オフ状態、全オン状態、および半オン状態からなる３つの動作状態を切替可能である。
【００５６】
上記構成を言い換えれば、第１の双方向スイッチ１３は、第１キャパシタＣ１の正極側の端子と第２キャパシタＣ２の負極側の端子との間に電気的に接続されている。第２の双方向スイッチ１４は、第１キャパシタＣ１の負極側の端子と第２キャパシタＣ２の正極側の端子との間に電気的に接続されている。つまり、第１変換回路１１の第１キャパシタＣ１と第２変換回路１２の第２キャパシタＣ２とは、第１の双方向スイッチ１３および第２の双方向スイッチ１４を介して、たすき掛け状に接続されている。
【００５７】
さらに、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２、並びに第１３〜１６のスイッチング素子Ｑ１３〜Ｑ１６のゲートは、それぞれ制御部６に電気的に接続されている。制御部６は、第１〜６のスイッチング素子Ｑ１〜Ｑ６のオン／オフを個別に切り替え可能であって、これにより第１変換回路１１を制御する。また、制御部６は、第７〜１２のスイッチング素子Ｑ７〜Ｑ１２のオン／オフを個別に切り替え可能であって、これにより第２変換回路１２を制御する。また、制御部６は、第１３，１４のスイッチング素子Ｑ１３，Ｑ１４のオン／オフを個別に切り替え可能であって、これにより第１の双方向スイッチ１３を制御する。また、制御部６は、第１５，１６のスイッチング素子Ｑ１５，Ｑ１６のオン／オフを個別に切り替え可能であって、これにより第２の双方向スイッチ１４を制御する。
【００５８】
なお、制御部６は、第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、第２の双方向スイッチ１４のそれぞれについて個別に設けられていてもよい。
【００５９】
本実施形態では、制御部６は、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６に駆動信号を与えるドライブ回路６１と、ドライブ回路６１に信号を与えるマイコン（マイクロコンピュータ）６２とを有している。
【００６０】
ドライブ回路６１は、第１〜１６の各スイッチング素子Ｑ１〜Ｑ１６の制御端子（ゲート）に対して駆動信号を与えることにより、各素子を個別に駆動（制御）するように構成されている。マイコン６２は、ドライブ回路６１にＰＷＭ信号を与えることにより、ドライブ回路６１を制御するように構成されている。すなわち、制御部６は、マイコン６２からの指示に応じてドライブ回路６１が生成する駆動信号によって、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６を個別に制御する。
【００６１】
ここにおいて、ドライブ回路６１は、２つ以上のスイッチング素子が同時にオンして、短絡電流が流れることを防止する短絡防止回路としての機能を兼ね備えていることが好ましい。すなわち、特定の組み合わせのスイッチング素子が同時にオンすると、たとえば第１入力点１０１と第２入力点１０２との間が短絡し、直流電源１００からの電流が短絡電流となってスイッチング素子に流れる可能性がある。そこで、ドライブ回路６１は、このような特定の組み合わせのスイッチング素子が同時にオンしないように構成されることが好ましい。たとえば、ドライブ回路６１は、特定の組み合わせのスイッチング素子のゲートに入力される駆動信号が同時にＨレベルになると、駆動信号を強制的にＬレベルに落とすことにより、特定の組み合わせのスイッチング素子を同時にオンさせないように構成される。
【００６２】
生成部３は、少なくとも１つのキャリア波からなる基準波を生成する。本実施形態では、のこぎり波をキャリア波の例とする。そのため、生成部３はのこぎり波発振器で構成される。生成部３で生成された基準波（１ないし複数のキャリア波）は、制御部６のマイコン６２へ出力され、マイコン６２においてＰＷＭ信号を生成するのに使用される。つまり、マイコン６２は、のこぎり波である基準波と、出力電圧Ｖ１０の目標値に基づく信号波とを比較するのこぎり波比較方式により、ＰＷＭ信号を生成する。本実施形態の電力変換装置１は、上述したようにパワーコンディショナ２０（図８参照）に用いられるので、出力電圧Ｖ１０の目標値に基づく信号波は系統電源７と同じ正弦波に基づく波形となる。基準波の具体例や、ＰＷＭ信号の生成方法の詳細については後述する。
【００６３】
なお、ＰＷＭ信号の生成は、基準波を生成する機能と、基準波および信号波を比較する機能とがあれば実現可能である。したがって、本実施形態では基準波を生成する生成部３が、ＰＷＭ信号を生成するマイコン６２と別に設けられているが、生成部３は制御部（マイコン６２）６に組み込まれていてもよい。また、制御部６は、マイコン６２の代わりに比較器（コンパレータ）を用いて、信号波と基準波との比較を行い、ＰＷＭ信号を生成するように構成されていてもよい。また、のこぎり波はキャリア波の一例に過ぎず、キャリア波はたとえば三角波であってもよい。この場合、生成部３は三角波発振器で構成される。
【００６４】
フィルタ回路５は、図１に示すように、一対のインダクタＬ１，Ｌ２と、第５キャパシタＣ５とを有している。一方のインダクタＬ１は、第１出力点１０３と第３出力点１０５との間に電気的に接続されている。他方のインダクタＬ２は、第２出力点１０４と第４出力点１０６との間に電気的に接続されている。ただし、インダクタＬ１，Ｌ２は、第１出力点１０３および第２出力点１０４の少なくとも一方と出力端子（第３出力点１０５、第４出力点１０６）との間に電気的に接続されていればよく、インダクタＬ１，Ｌ２のいずれかは省略されていてもよい。
【００６５】
第５キャパシタＣ５は、第３出力点１０５と第４出力点１０６との間に電気的に接続されている。言い換えれば、フィルタ回路５は、第１出力点１０３と第２出力点１０４との間に電気的に接続された、インダクタＬ１、第５キャパシタＣ５、インダクタＬ２の直列回路である。
【００６６】
検出部２３は、第１キャパシタＣ１の電圧を検出するための第１検出部２１、および第２キャパシタＣ２の電圧を検出するための第２検出部２２を含む。
【００６７】
第１検出部２１は、第１キャパシタＣ１の電圧を検出するように構成されている。ここでは、第１検出部２１は、第１キャパシタＣ１の両端に発生する電圧Ｖ１の大きさを、第１接続点２０１側を正極として検出する。第１検出部２１は、たとえば第１接続点２０１と第３接続点２０３との間に直列に接続された一対の分圧抵抗で構成される。ただし、第１検出部２１の構成はこれに限らず、第１キャパシタＣ１の両端に発生する電圧（両端電圧）Ｖ１の値（大きさ）を検出可能な構成であればよい。第１検出部２１は、検出結果である電圧Ｖ１の値を、制御部６のマイコン６２へ出力する。
【００６８】
第２検出部２２は、第２キャパシタＣ２の電圧を検出するように構成されている。ここでは、第２検出部２２は、第２キャパシタＣ２の両端に発生する電圧Ｖ２の大きさを、第４接続点２０４側を正極として検出する。第２検出部２２は、たとえば第４接続点２０４と第２接続点２０２との間に直列に接続された一対の分圧抵抗で構成される。ただし、第２検出部２２の構成はこれに限らず、第２キャパシタＣ２の両端に発生する電圧（両端電圧）Ｖ２の値（大きさ）を検出可能な構成であればよい。第２検出部２２は、検出結果である電圧Ｖ２の値を、制御部６のマイコン６２へ出力する。
【００６９】
検出部２３の検出結果を用いた制御部６の動作については後述する。
【００７０】
図１に示した本実施形態の電力変換装置１は、図９に示した特許文献１の電力変換装置の回路に、第２のスイッチング素子Ｑ２、第５のスイッチング素子Ｑ５、第８のスイッチング素子Ｑ８、第１１のスイッチング素子Ｑ１１、第３キャパシタＣ３、および第４キャパシタＣ４を追加したものである。これにより、第１変換回路１１および第２変換回路１２の両端の第１のスイッチング素子Ｑ１、第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、および第１２のスイッチング素子Ｑ１２の耐圧を下げることができる。すなわち、図９に示した特許文献１の電力変換装置では、第１変換回路１１および第２変換回路１２の両端のスイッチング素子には３Ｅ／４［Ｖ］の耐圧が必要となるが、図１に示した本実施形態の電力変換装置１では、直列に接続された２つのスイッチング素子で３Ｅ／４［Ｖ］の電圧を分担することになるので、３Ｅ／４［Ｖ］よりも低い耐圧でよい。より具体的には、第１のスイッチング素子Ｑ１および第６のスイッチング素子Ｑ６には、直流電源の電圧と第３キャパシタＣ３の両端電圧の差分の電圧しかかからず、第２のスイッチング素子Ｑ２および第５のスイッチング素子Ｑ５には、第１キャパシタＣ１の両端電圧と第３キャパシタＣ３の両端電圧の差分の電圧しかかからず、第７のスイッチング素子Ｑ７および第１２のスイッチング素子Ｑ１２には、直流電源の電圧と第４キャパシタＣ４の両端電圧の差分の電圧しかかからず、第８のスイッチング素子Ｑ８および第１１のスイッチング素子Ｑ１１には、第２キャパシタＣ２の両端電圧と第４キャパシタＣ４の両端電圧の差分の電圧しかかからない。とくに、本実施形態では、後述するように、第１キャパシタＣ１および第２キャパシタＣ２の両端電圧をＥ／４［Ｖ］に、第３キャパシタＣ３および第４キャパシタＣ４の両端電圧をＥ／２［Ｖ］に設定するので、第１のスイッチング素子Ｑ１、第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、および第１２のスイッチング素子Ｑ１２の耐圧はＥ／２［Ｖ］でよく、第２のスイッチング素子Ｑ２、第５のスイッチング素子Ｑ５、第８のスイッチング素子Ｑ８、および第１１のスイッチング素子Ｑ１１の耐圧はＥ／４［Ｖ］でよい。これにより、より安価で高性能な低耐圧のスイッチング素子を使用することができるので、安価で高性能な電力変換装置を提供することができる。
【００７１】
また、後述するように、本実施形態に係る電力変換装置の制御方法では、第１変換回路１１および第２変換回路１２の両端のスイッチング素子Ｑ１、Ｑ６、Ｑ７、およびＱ１２を、出力電圧の極性が切り替えられる時のみに動作するように制御する。そのため、スイッチング素子Ｑ１、Ｑ６、Ｑ７、およびＱ１２のデューティー制御の周波数は、第１変換回路１１および第２変換回路１２を構成する他のスイッチング素子のデューティー制御の周波数よりもかなり低くなる。したがって、それぞれのスイッチング素子Ｑ１、Ｑ６、Ｑ７、およびＱ１２に代えて、より耐圧の低い複数のスイッチング素子を直列に接続した構成とすることができる。本実施形態に係る電力変換装置の制御方法においては、これらのスイッチング素子において、直列に接続された複数のスイッチング素子に入力される制御信号の立ち上がりまたは立ち下がりのタイミングのずれや、スイッチング素子の特性の差異などに起因する、複数のスイッチング素子のオンオフのタイミングの多少のずれが生じても、スナバ回路などにより電圧の急上昇を抑制し、適切に保護することができるからである。
【００７２】
図２は、本実施形態に係る電力変換装置の別の例の回路図である。図２に示した電力変換装置１は、図１に示した電力変換装置１のスイッチング素子Ｑ１、Ｑ６、Ｑ７、およびＱ１２が、それぞれ、直列接続された２つのスイッチング素子に置き換えられている。それ以外の構成は、図１と同様である。
【００７３】
このような構成によれば、スイッチング素子Ｑ１、Ｑ６、Ｑ７、およびＱ１２の耐圧を、図１に示した電力変換装置１と比べてさらに半分にすることができるので、第１変換回路１１および第２変換回路１２を構成するスイッチング素子の耐圧は全てＥ／４［Ｖ］となる。たとえば、直流電圧Ｅが６００［Ｖ］である場合、第１変換回路１１および第２変換回路１２を構成する全てのスイッチング素子を、より安価で高性能な、耐圧が１５０［Ｖ］であるスイッチング素子により構成することができるので、安価で高性能な電力変換装置を提供することができる。
【００７４】
以下、図２に示した電力変換装置１の回路構成を用いて、電力変換装置１の基本動作について説明する。図２に示した電力変換装置１において、図１に示した電力変換装置１の第１のスイッチング素子Ｑ１は、直列に接続された２つのスイッチング素子Ｑ１ａおよびスイッチング素子Ｑ１ｂに置き換えられているが、これら２つのスイッチング素子Ｑ１ａおよびＱ１ｂは対をなしており、同時にオンオフが切り替えられるので、それらを総称して第１のスイッチング素子Ｑ１という。第６のスイッチング素子Ｑ６、第７のスイッチング素子Ｑ７、第１２のスイッチング素子Ｑ１２についても同様である。
【００７５】
＜電力変換装置の基本動作＞
上述した構成の電力変換装置１の基本動作について、図３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂ，６Ａ，６Ｂを参照して簡単に説明する。なお、図中、太線矢印は出力電流経路を表し、点線の丸印が付されたスイッチング素子はオン状態の素子を表している。
【００７６】
ここでいう電力変換装置１の基本動作とは、直流電源１００より電力の供給が開始してから第１〜４キャパシタＣ１〜４が基準電圧に充電されるまでの期間（以下、「始動期間」という）の経過後の電力変換装置１の動作である。つまり、第１〜４キャパシタＣ１〜４が基準電圧に充電された状態からの電力変換装置１の動作を、電力変換装置１の基本動作とする。
【００７７】
第１キャパシタＣ１についての基準電圧は、直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。第２キャパシタＣ２についての基準電圧も、同様に直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／４の大きさの電圧である。
【００７８】
第３キャパシタＣ３についての基準電圧は、直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／２の大きさの電圧である。第４キャパシタＣ４についての基準電圧も、同様に直流電源１００から第１入力点１０１と第２入力点１０２との間に印加される印加電圧の１／２の大きさの電圧である。
【００７９】
以下では、直流電源１００の出力電圧がＥ〔Ｖ〕であって、第１入力点１０１の電位はＥ〔Ｖ〕、第２入力点１０２の電位は０〔Ｖ〕であると仮定する。ここで、基準電圧に充電された第１キャパシタＣ１と第２キャパシタＣ２との各々の両端電圧はＥ／４〔Ｖ〕となる。また、基準電圧に充電された第３キャパシタＣ３と第４キャパシタＣ４との各々の両端電圧はＥ／２〔Ｖ〕となる。以下では、第１出力点１０３と第２出力点１０４との電位差、つまり第１出力点１０３−第２出力点１０４間に生じる電圧を、第２出力電圧Ｖ２０として説明する。第２出力電圧Ｖ２０を、単に「出力電圧Ｖ２０」ともいう。
【００８０】
なお、第３出力点１０５および第４出力点１０６は系統電源７に電気的に接続されているため、第３出力点１０５と第４出力点１０６との電位差、つまり第３出力点１０５−第４出力点１０６間に生じる第１出力電圧Ｖ１０は、系統電源７の出力電圧に等しくなる。第１出力点１０３と第３出力点１０５との電位差、並びに第２出力点１０４と第４出力点１０６との間の電位差は、フィルタ回路５にて吸収されることになる。
【００８１】
電力変換装置１は、第１変換回路１１、第２変換回路１２、第１の双方向スイッチ１３、第２の双方向スイッチ１４を第１〜８の計８つのモードに切り替える。これにより、電力変換装置１は、第１入力点１０１と第２入力点１０２との間に印加される直流電圧（Ｅ〔Ｖ〕）を交流電圧に変換して、第１出力点１０３と第２出力点１０４との間に出力電圧Ｖ２０を発生する。なお、以下の説明では、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６に関し、それぞれオン／オフの状態について言及していない場合には「オフ」の状態にあることとする。また、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６での電圧降下、および第１〜１６のダイオードＤ１〜Ｄ１６での電圧降下は無視できる程度と仮定する。
【００８２】
ここにおいて、制御部６は、以下の２つの条件に従って、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６を制御する。
【００８３】
１つ目の条件としては、第１変換回路１１の第１〜６のスイッチング素子Ｑ１〜Ｑ６と、第２変換回路１２の第７〜１２のスイッチング素子Ｑ７〜Ｑ１２とで一対一のペアを設定し、ペアごとにオン／オフが切り替わるようにする。ここでは、第１，１２のスイッチング素子Ｑ１，Ｑ１２がペアとなり、第２，１１のスイッチング素子Ｑ２，Ｑ１１がペアとなり、第３，１０のスイッチング素子Ｑ３，Ｑ１０がペアとなり、第４，９のスイッチング素子Ｑ４，Ｑ９がペアとなり、第５，８のスイッチング素子Ｑ５，Ｑ８がペアとなり、第６，７のスイッチング素子Ｑ６，Ｑ７がペアとなる。
【００８４】
２つ目の条件としては、第３のスイッチング素子Ｑ３と第４のスイッチング素子Ｑ４とが、同時にオンまたはオフにならないようにする。
【００８５】
まず、図３Ａに示す第１のモードでは、第１変換回路１１の第１，２，３のスイッチング素子Ｑ１，Ｑ２，Ｑ３と、第２変換回路１２の第１０，１１，１２のスイッチング素子Ｑ１０，Ｑ１１，Ｑ１２と、第２の双方向スイッチ１４の第１６のスイッチング素子Ｑ１６とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は半オン状態にある。この状態では、第１入力点１０１は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１、第１０のスイッチング素子Ｑ１０を介して第２出力点１０４に電気的に接続される。
【００８６】
したがって、第１出力点１０３は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になり、第２出力点１０４は第２入力点１０２と同電位（０〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧Ｖ２０は、Ｅ（＝Ｅ−０）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。
【００８７】
次に、図３Ｂに示す第２のモードでは、第１変換回路１１の第１，２，４のスイッチング素子Ｑ１，Ｑ２，Ｑ４と、第２変換回路１２の第９，１１，１２のスイッチング素子Ｑ９，Ｑ１１，Ｑ１２と、第２の双方向スイッチ１４の第１６のスイッチング素子Ｑ１６とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は半オン状態にある。この状態では、第１入力点１０１は、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第１キャパシタＣ１、第４のスイッチング素子Ｑ４を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第１２のスイッチング素子Ｑ１２、第１１のスイッチング素子Ｑ１１、第２キャパシタＣ２、第９のスイッチング素子Ｑ９を介して第２出力点１０４に電気的に接続される。
【００８８】
したがって、第１出力点１０３の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ−Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ／２（＝３Ｅ／４−Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。
【００８９】
次に、図４Ａに示す第３のモードでは、第１変換回路１１の第１，３，５のスイッチング素子Ｑ１，Ｑ３，Ｑ５と、第２変換回路１２の第８，１０，１２のスイッチング素子Ｑ８，Ｑ１０，Ｑ１２と、第２の双方向スイッチ１４の第１５，１６のスイッチング素子Ｑ１５，Ｑ１６とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は全オン状態にある。この状態では、第２出力点１０４は、第１０のスイッチング素子Ｑ１０、第２キャパシタＣ２、第１５のスイッチング素子Ｑ１５、第１６のスイッチング素子Ｑ１６、第１キャパシタＣ１、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第１入力点１０１は、第１のスイッチング素子Ｑ１、第３キャパシタＣ３、第５のスイッチング素子Ｑ５、第１キャパシタＣ１、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第１２のスイッチング素子Ｑ１２、第４キャパシタＣ４、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、第１０のスイッチング素子Ｑ１０を介して第２出力点１０４に電気的に接続される。
【００９０】
したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ高い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、Ｅ／２（＝Ｅ／４＋Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。また、第３キャパシタＣ３と第４キャパシタＣ４は、第１入力点１０１と第２入力点１０２との間で直列に接続されることになるので、それぞれの両端の電圧はＥ／２［Ｖ］となる。また、この状態においては、第２の双方向スイッチ１４が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。
【００９１】
次に、図４Ｂに示す第４のモードでは、第１変換回路１１の第１，４，５のスイッチング素子Ｑ１，Ｑ４，Ｑ５と、第２変換回路１２の第８，９，１２のスイッチング素子Ｑ８，Ｑ９，Ｑ１２と、第２の双方向スイッチ１４の第１５，１６のスイッチング素子Ｑ１５，Ｑ１６とがそれぞれオンの状態にある。つまり、第２の双方向スイッチ１４は全オン状態にある。この状態では、第２出力点１０４は、第９のスイッチング素子Ｑ９、第１５のスイッチング素子Ｑ１５、第１６のスイッチング素子Ｑ１６、第４のスイッチング素子Ｑ４を介して第１出力点１０３に電気的に接続される。また、第１入力点１０１は、第１のスイッチング素子Ｑ１、第３キャパシタＣ３、第５のスイッチング素子Ｑ５、第４のスイッチング素子Ｑ４を介して第１出力点１０３に電気的に接続される。また、第２入力点１０２は、第１２のスイッチング素子Ｑ１２、第４キャパシタＣ４、第８のスイッチング素子Ｑ８、第９のスイッチング素子Ｑ９を介して第２出力点１０４に電気的に接続される。
【００９２】
したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位からインダクタＬ１の両端電圧を差し引いた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位にインダクタＬ２の両端電圧を加えた電位となる。また、第３キャパシタＣ３と第４キャパシタＣ４は、第１入力点１０１と第２入力点１０２との間で直列に接続されることになるので、それぞれの両端の電圧はＥ／２［Ｖ］となる。また、この状態においては、第２の双方向スイッチ１４が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。
【００９３】
一方、第５〜８のモードにおいては、電力変換装置１は、上記第１〜４のモードを基準にして、第１変換回路１１と第２変換回路１２とで動作を入れ替え、且つ第１の双方向スイッチ１３と第２の双方向スイッチ１４とで動作を入れ替えたような動作を行う。つまり、第５〜８のモードと第１〜４のモードとでは、変換回路１０の動作は、第１変換回路１１および第１の双方向スイッチ１３と、第２変換回路１２および第２の双方向スイッチ１４とが入れ替わった対称な動作となる。
【００９４】
すなわち、図５Ａに示す第５のモードでは、変換回路１０の動作は、上記第４のモードと対称な動作となる。そのため、第５のモードでは、第１変換回路１１の第２，３，６のスイッチング素子Ｑ２，Ｑ３，Ｑ６と、第２変換回路１２の第７，１０，１１のスイッチング素子Ｑ７，Ｑ１０，Ｑ１１と、第１の双方向スイッチ１３の第１３，１４のスイッチング素子Ｑ１３，Ｑ１４とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は全オン状態にある。この状態では、第２出力点１０４は、第１０のスイッチング素子Ｑ１０、第１４のスイッチング素子Ｑ１４、第１３のスイッチング素子Ｑ１３、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。また、第１入力点１０１は、第７のスイッチング素子Ｑ７、第４キャパシタＣ４、第１１のスイッチング素子Ｑ１１、第１０のスイッチング素子Ｑ１０を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第６のスイッチング素子Ｑ６、第３キャパシタＣ３、第２のスイッチング素子Ｑ２、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。
【００９５】
したがって、第１出力点１０３の電位は第２出力点１０４と同電位になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、０〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。また、第４キャパシタＣ４と第３キャパシタＣ３は、第１入力点１０１と第２入力点１０２との間で直列に接続されることになるので、それぞれの両端の電圧はＥ／２［Ｖ］となる。また、この状態においては、第１の双方向スイッチ１３が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。
【００９６】
次に、図５Ｂに示す第６のモードでは、変換回路１０の動作は、上記第３のモードと対称な動作となる。そのため、第６のモードでは、第１変換回路１１の第２，４，６のスイッチング素子Ｑ２，Ｑ４，Ｑ６と、第２変換回路１２の第７，９，１１のスイッチング素子Ｑ７，Ｑ９，Ｑ１１と、第１の双方向スイッチ１３の第１３，１４のスイッチング素子Ｑ１３，Ｑ１４とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は全オン状態にある。この状態では、第２出力点１０４は、第９のスイッチング素子Ｑ９、第２キャパシタＣ２、第１４のスイッチング素子Ｑ１４、第１３のスイッチング素子Ｑ１３、第１キャパシタＣ１、第４のスイッチング素子Ｑ４を介して第１出力点１０３に電気的に接続される。また、第１入力点１０１は、第７のスイッチング素子Ｑ７、第４キャパシタＣ４、第１１のスイッチング素子Ｑ１１、第２キャパシタＣ２、第９のスイッチング素子Ｑ９を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第６のスイッチング素子Ｑ６、第３キャパシタＣ３、第２のスイッチング素子Ｑ２、第１キャパシタＣ１、第４のスイッチング素子Ｑ４を介して第１出力点１０３に電気的に接続される。
【００９７】
したがって、第１出力点１０３の電位は、第２出力点１０４の電位より、第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）と第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）との和の分だけ低い電位となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、−Ｅ／２（＝−Ｅ／４−Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。また、第４キャパシタＣ４と第３キャパシタＣ３は、第１入力点１０１と第２入力点１０２との間で直列に接続されることになるので、それぞれの両端の電圧はＥ／２［Ｖ］となる。また、この状態においては、第１の双方向スイッチ１３が全オン状態にあるため、変換回路１０は、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。
【００９８】
次に、図６Ａに示す第７のモードでは、変換回路１０の動作は、上記第２のモードと対称な動作となる。そのため、第７のモードでは、第１変換回路１１の第３，５，６のスイッチング素子Ｑ３，Ｑ５，Ｑ６と、第２変換回路１２の第７，８，１０のスイッチング素子Ｑ７，Ｑ８，Ｑ１０と、第１の双方向スイッチ１３の第１４のスイッチング素子Ｑ１４とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は半オン状態にある。この状態では、第１入力点１０１は、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８、第２キャパシタＣ２、第１０のスイッチング素子Ｑ１０を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第６のスイッチング素子Ｑ６、第５のスイッチング素子Ｑ５、第１キャパシタＣ１、第３のスイッチング素子Ｑ３を介して第１出力点１０３に電気的に接続される。
【００９９】
したがって、第１出力点１０３の電位は、第２入力点１０２の電位（０〔Ｖ〕）より第１キャパシタＣ１の両端電圧（Ｅ／４〔Ｖ〕）分だけ高い電位、つまりＥ／４（＝０＋Ｅ／４）〔Ｖ〕となる。また、第２出力点１０４の電位は、第１入力点１０１の電位（Ｅ〔Ｖ〕）より第２キャパシタＣ２の両端電圧（Ｅ／４〔Ｖ〕）分だけ低い電位、つまり３Ｅ／４（＝Ｅ−Ｅ／４）〔Ｖ〕となる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、−Ｅ／２（＝Ｅ／４−３Ｅ／４）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。
【０１００】
次に、図６Ｂに示す第８のモードでは、変換回路１０の動作は、上記第１のモードと対称な動作となる。そのため、第８のモードでは、第１変換回路１１の第４，５，６のスイッチング素子Ｑ４，Ｑ５，Ｑ６と、第２変換回路１２の第７，８，９のスイッチング素子Ｑ７，Ｑ８，Ｑ９と、第１の双方向スイッチ１３の第１４のスイッチング素子Ｑ１４とがそれぞれオンの状態にある。つまり、第１の双方向スイッチ１３は半オン状態にある。この状態では、第１入力点１０１は、第７のスイッチング素子Ｑ７、第８のスイッチング素子Ｑ８、第９のスイッチング素子Ｑ９を介して第２出力点１０４に電気的に接続される。また、第２入力点１０２は、第６のスイッチング素子Ｑ６、第５のスイッチング素子Ｑ５、第４のスイッチング素子Ｑ４を介して第１出力点１０３に電気的に接続される。
【０１０１】
したがって、第１出力点１０３は第２入力点１０２と同電位（０〔Ｖ〕）になり、第２出力点１０４は第１入力点１０１と同電位（Ｅ〔Ｖ〕）になる。そのため、第１出力点１０３と第２出力点１０４との間に生じる電力変換装置１の出力電圧は、−Ｅ（＝０−Ｅ）〔Ｖ〕になる。さらにこのとき、第３出力点１０５の電位は、第１出力点１０３の電位にインダクタＬ１の両端電圧を加えた電位となり、第４出力点１０６の電位は、第２出力点１０４の電位からインダクタＬ２の両端電圧を差し引いた電位となる。
【０１０２】
要するに、電力変換装置１は、上記第１〜８のモードを切り替えることにより、第１出力点１０３と第２出力点１０４との間に生じる出力電圧の大きさを、複数段階に変化させる。
【０１０３】
さらに詳しく説明すると、第１変換回路１１は、第１キャパシタＣ１をフライングキャパシタとして用い、第１〜６，１３〜１６のスイッチング素子Ｑ１〜Ｑ６，Ｑ１３〜Ｑ１６のオン／オフを切り替えることにより、第１出力点１０３の電位を切り替える。なお、第１キャパシタＣ１は、原則、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１〜８のモードを切り替えれば、基本動作時における第１キャパシタＣ１の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。
【０１０４】
また、第２変換回路１２は、第２キャパシタＣ２をフライングキャパシタとして用い、第７〜１６のスイッチング素子Ｑ７〜Ｑ１６のオン／オフを切り替えることにより、第２出力点１０４の電位を切り替える。なお、第２キャパシタＣ２は、原則、第２，７のモードで充電され、第３，６のモードで放電されるが、比較的高い周波数で第１〜８のモードを切り替えれば、基本動作時における第３キャパシタＣ３の両端電圧は略一定（Ｅ／４〔Ｖ〕）とみなすことができる。
【０１０５】
要するに、制御部６は、出力電圧の大きさが同じであって且つキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を流れる電流の向きが逆になる一対のモードを切り替えることにより、キャパシタの充電と放電とを切り替えている。
【０１０６】
具体的には、制御部６は、出力電圧をＥ／２〔Ｖ〕とする場合には、第２のモードと第３のモードとを一対のモードとして切り替えることにより、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の充電と放電とを切り替える。また、制御部６は、出力電圧を−Ｅ／２〔Ｖ〕とする場合には、第７のモードと第６のモードとを一対のモードとして切り替えることにより、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の充電と放電とを切り替える。
【０１０７】
ここで、第１キャパシタＣ１および第２キャパシタＣ２が充電されるのは、原則、第２，７のモードであるから、以下では第２のモードおよび第７のモードを「充電モード」とも呼ぶ。第１キャパシタＣ１および第２キャパシタＣ２が放電されるのは、原則、第３，６のモードであるから、以下では第３のモードおよび第６のモードを「放電モード」とも呼ぶ。また、以下では、制御部６は、充電モードを選択するときに「充電指令」を出力することとし、放電モードを選択するときには「放電指令」を出力することとする。
【０１０８】
すなわち、制御部６は、出力電圧をＥ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電するときには、充電指令を出力し、充電モードである第２のモードを選択する。制御部６は、出力電圧をＥ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を放電するときには、放電指令を出力し、放電モードである第３のモードを選択する。
【０１０９】
同様に、制御部６は、出力電圧を−Ｅ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電するときには、充電指令を出力し、充電モードである第７のモードを選択する。制御部６は、出力電圧を−Ｅ／２〔Ｖ〕とする場合において、キャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を放電するときには、放電指令を出力し、放電モードである第６のモードを選択する。
【０１１０】
このように、制御部６は、出力電圧の大きさが同じであって且つキャパシタを流れる電流の向きが逆になる充電モードと放電モードとを、一対のモードとして切り替えることにより、キャパシタの充電と放電とを切り替える。ただし、充電モードでキャパシタが充電され、放電モードでキャパシタが放電されるのは、変換回路１０に後述する順方向電流が流れている状態に限られる。変換回路１０に後述する逆方向電流が流れている状態では、充電モードでキャパシタが放電され、放電モードでキャパシタが充電される。この点については後述する。以下、とくに断りがない限り、変換回路１０を流れる電流は順方向電流であると仮定して説明する。
【０１１１】
以上説明したように、上記第１〜８のモードにおいては、電力変換装置１は、第１出力点１０３を高電位側、第２出力点１０４を低電位側とする電圧を出力電圧として出力することになる。そして、電力変換装置１は、第１〜４のモードにおいて、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、Ｅ〔Ｖ〕（第１のモード）、Ｅ／２〔Ｖ〕（第２，３のモード）、０〔Ｖ〕（第４のモード）の３段階で切り替えることになる。第５〜８のモードにおいては、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を、０〔Ｖ〕（第５のモード）、−Ｅ／２〔Ｖ〕（第６，７のモード）、−Ｅ〔Ｖ〕（第８のモード）の３段階で切り替えることになる。
【０１１２】
したがって、電力変換装置１は、上記第１〜８の計８つのモードを切り替えることにより、出力電圧をＥ〔Ｖ〕、Ｅ／２〔Ｖ〕、０〔Ｖ〕、−Ｅ／２〔Ｖ〕、−Ｅ〔Ｖ〕の５段階で切り替えることができる。電力変換装置１は、これら５段階の出力電圧を適宜切り替えることにより、第３出力点１０５と第４出力点１０６との間に交流電圧（以下、「最終出力電圧」という）を発生する。
【０１１３】
ここで、最終出力電圧は、系統電源７の出力電圧に等しく、図７に示すように正弦波状の波形となる。図７では、横軸が時間軸、縦軸が電圧値を表している。ここで、最終出力電圧が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における正極性側の半波に相当する期間）Ｔ１〜Ｔ３においては、電力変換装置１は、第１〜４のモードを切り替えることで動作する。最終出力電圧が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間（つまり正弦波における負極性側の半波に相当する期間）Ｔ４〜Ｔ６においては、電力変換装置１は、第５〜８のモードを切り替えることで動作する。
【０１１４】
以上説明した第１〜８のモードをまとめると、表１のようになる。
【０１１５】
【表１】
2019110704.tif 000003
【０１１６】
上記の第１〜８のモードのうち、第３および第４のモードにおいては、第１のスイッチング素子Ｑ１および第１２のスイッチング素子Ｑ１２をオフに制御したとしても、第１出力点１０３および第２出力点１０４の電位に影響はなく、第１キャパシタＣ１および第２キャパシタＣ２の充放電にも影響はない。しかし、第１および第２のモードと同様に、第３および第４のモードにおいても、あえて第１のスイッチング素子Ｑ１および第１２のスイッチング素子Ｑ１２をオンに制御することにより、出力電圧の極性がプラスである第１〜４のモードの全てにおいて、第１のスイッチング素子Ｑ１および第１２のスイッチング素子Ｑ１２をオンにし続けるように制御することができる。
【０１１７】
同様に、第５および第６のモードにおいては、第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７をオフに制御したとしても、第１出力点１０３および第２出力点１０４の電位に影響はなく、第１キャパシタＣ１および第２キャパシタＣ２の充放電にも影響はない。しかし、第７および第８のモードと同様に、第５および第６のモードにおいても、あえて第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７をオンに制御することにより、出力電圧の極性がマイナスである第５〜８のモードの全てにおいて、第６のスイッチング素子Ｑ６および第７のスイッチング素子Ｑ７をオンにし続けるように制御することができる。
【０１１８】
このように、本実施形態の電力変換装置１の制御方法においては、第１，６，７，１２のスイッチング素子Ｑ１，Ｑ６，Ｑ７，Ｑ１２を、出力電圧の極性が切り替わるときにのみオンオフを切り替えるように制御するので、スイッチングロスを低減させることができる。また、前述したように、これらのスイッチング素子を、直列接続された複数のスイッチング素子で置き換えることができるので、スイッチング素子の耐圧を低くすることができ、より安価で高性能な電力変換装置を提供することができる。
【０１１９】
また、第３および第４のモードにおいては、第５のスイッチング素子Ｑ５および第８のスイッチング素子Ｑ８をオフに制御したとしても、第１出力点１０３および第２出力点１０４の電位に影響はなく、第１キャパシタＣ１および第２キャパシタＣ２の充放電にも影響はない。しかし、あえて第５のスイッチング素子Ｑ５および第８のスイッチング素子Ｑ８をオンに制御することにより、前述したように、第３キャパシタＣ３および第４キャパシタＣ４を第１入力点１０１と第２入力点１０２との間に直列に接続し、それぞれのキャパシタの両端の電圧をＥ／２に設定することができる。
【０１２０】
同様に、第５および第６のモードにおいては、第２のスイッチング素子Ｑ２および第１１のスイッチング素子Ｑ１１をオフに制御したとしても、第１出力点１０３および第２出力点１０４の電位に影響はなく、第１キャパシタＣ１および第２キャパシタＣ２の充放電にも影響はない。しかし、あえて第２のスイッチング素子Ｑ２および第１１のスイッチング素子Ｑ１１をオンに制御することにより、前述したように、第３キャパシタＣ３および第４キャパシタＣ４を第１入力点１０１と第２入力点１０２との間に直列に接続し、それぞれのキャパシタの両端の電圧をＥ／２に設定することができる。
【０１２１】
このように、本実施形態の電力変換装置１の制御方法においては、第３キャパシタおよび第４キャパシタの電圧を基準電圧に維持するために特別な制御を実行する必要はなく、電力変換装置１の動作中に、容易に第３キャパシタおよび第４キャパシタの電圧を基準電圧に維持することができる。これにより、電力変換装置１の構成および制御を簡略化することができる。
【０１２２】
また、第７，８のモードのように、第１接続点２０１から第２接続点２０２へ流れる電流を遮断する必要がないモードにおいては、第１の双方向スイッチ１３は半オン状態でよい。したがって、制御部６は、第５〜７のモード、あるいは第６〜８のモードを切り替える動作を繰り返す期間（期間Ｔ４〜Ｔ６）においては、第１３のスイッチング素子Ｑ１３をオンし続けることができる。つまり、第５，６のモードでは第１の双方向スイッチ１３は全オン状態であるので、第７，８のモードに切り替わる度に第１３のスイッチング素子Ｑ１３がオフすると、第１３のスイッチング素子Ｑ１３でスイッチングロスが生じる可能性がある。本実施形態の電力変換装置１は、第５〜７のモード、あるいは第６〜８のモードが切り替わる際に、第１３のスイッチング素子Ｑ１３がオンし続けることで、第１の双方向スイッチ１３で生じるスイッチングロスを低減できる。
【０１２３】
同様に、第１，２のモードのように、第４接続点２０４から第３接続点２０３へ流れる電流を遮断する必要がないモードにおいては、第２の双方向スイッチ１４は半オン状態でよい。したがって、本実施形態の電力変換装置１は、第１〜３のモード、あるいは第２〜４のモードが切り替わる際に、第１６のスイッチング素子Ｑ１６がオンし続けることで、第２の双方向スイッチ１４で生じるスイッチングロスを低減できる。
【０１２４】
さらに、制御部６は、第１の双方向スイッチ１３に電流が流れている状態で第１の双方向スイッチ１３を半オン状態から全オン状態に移行するようにすれば、第１の双方向スイッチ１３で生じるスイッチングロスを一層低減できる。同様に、制御部６は、第２の双方向スイッチ１４に電流が流れている状態で第２の双方向スイッチ１４を半オン状態から全オン状態に移行するようにすれば、第２の双方向スイッチ１４で生じるスイッチングロスを一層低減できる。
【０１２５】
なお、電力変換装置１は、上述したように変換回路１０が第１変換回路１１および第２変換回路１２と、第１の双方向スイッチ１３および第２の双方向スイッチ１４とを備えた構成に限らず、適宜変更可能である。スイッチング素子の数についても、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６の１６個に限らず、適宜変更可能である。
【０１２６】
また、第１〜１２のスイッチング素子Ｑ１〜Ｑ１２、および第１３〜１６のスイッチング素子Ｑ１３〜Ｑ１６としては、デプレッション型のｎチャネルＭＯＳＦＥＴに限らず、その他の半導体スイッチが用いられていてもよい。たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）や、ＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたパワー半導体デバイスが用いられる。
【０１２７】
また、双方向スイッチ（第１の双方向スイッチ１３および第２の双方向スイッチ１４のそれぞれ）の具体的な構成についても、上述した構成に限らない。双方向スイッチは、たとえばＧａＮ（窒化ガリウム）などのワイドバンドギャップの半導体材料を用いたダブルゲート（デュアルゲート）構造の双方向スイッチであってもよい。
【０１２８】
ここにおいて、制御部６は、ＰＷＭ信号により、第１〜１６のスイッチング素子Ｑ１〜Ｑ１６のオン／オフを切り替え、上記第１〜８のモードを実現する。
【０１２９】
さらに詳しく説明すると、図７において最終出力電圧が０〔Ｖ〕〜Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ１，Ｔ３には、制御部６は、表１に示すように第２〜４のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。
【０１３０】
さらに、図７において最終出力電圧がＥ／２〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間Ｔ２には、制御部６は、表１に示すように第１〜３のモードを切り替える動作を繰り返す。ここで、制御部６は、第２のモードと第３のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。
【０１３１】
また、図７において最終出力電圧が０〔Ｖ〕〜−Ｅ／２〔Ｖ〕の範囲で変動する期間Ｔ４，Ｔ６には、制御部６は、表１に示すように第５〜７のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。
【０１３２】
さらに、図７において最終出力電圧が−Ｅ／２〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間Ｔ５には、制御部６は、表１に示すように第６〜８のモードを切り替える動作を繰り返す。ここで、制御部６は、第６のモードと第７のモードとで時間長さを調整することで、第１キャパシタＣ１および第２キャパシタＣ２の放電、充電のバランスをとる。
【０１３３】
本実施形態において、制御部６は、ＰＷＭ信号のデューティ比を変化させながら上述した第１〜８のモードの切り替えを行うことで、最終出力電圧の波形が正弦波に近似するように、第１出力点１０３と第２出力点１０４との間に生じる出力電圧を制御する。要するに、電力変換装置１は、第１出力点１０３と第２出力点１０４との間に生じる出力電圧の大きさを制御部６にて５段階で変化させることにより、正弦波状の交流電圧を第３出力点１０５と第４出力点１０６との間に発生する。
【０１３４】
なお、第４のモードと第５のモードとは、いずれも出力電圧が０〔Ｖ〕であって、且つ第１キャパシタＣ１および第２キャパシタＣ２の放電および充電には寄与しないモードである。そのため、第４のモードと第５のモードとのいずれか一方を省略することも考えられるが、最終出力電圧の正・負のバランスを考慮すれば、電力変換装置１は、第４のモードと第５のモードとを分けた方が、スイッチングロスを小さくできて効率がよくなる。
【０１３５】
ところで、制御部６は、第１キャパシタＣ１および第２キャパシタＣ２を充電するか放電するかを、検出部２３の検出結果に応じて決定することが好ましい。本実施形態では、第１検出部２１の検出結果（第１キャパシタＣ１の電圧Ｖ１）および第２検出部２２の検出結果（第２キャパシタＣ２の電圧Ｖ２）はマイコン６２に出力されている。マイコン６２は、このようにして個別に取得した第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２との平均値Ｖｃを求める。マイコン６２は、キャパシタを充電するか放電するかを、平均値Ｖｃに応じて選択するように構成されている。なお、平均値Ｖｃは、Ｖｃ＝（Ｖ１＋Ｖ２）／２で表される。
【０１３６】
さらに詳しく説明すると、たとえば最終出力電圧が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する期間Ｔ１〜Ｔ３には、制御部６は、表１に示すように第１〜４のモードを切り替える動作を繰り返している。これらの場合（期間Ｔ１〜Ｔ３）において、マイコン６２は、第２のモード（充電モード）と第３のモード（放電モード）とのいずれを選択するかを、第１検出部２１および第２検出部２２の検出結果に応じて決定する。つまり、マイコン６２は、第１検出部２１および第２検出部２２の検出結果から求めた平均値Ｖｃと目標電圧とを比較し、比較結果によって第２のモード（充電モード）と第３のモード（放電モード）とのいずれかを選択する。マイコン６２は、平均値Ｖｃが目標電圧よりも大きければ、放電モードである第３のモードを選択し、平均値Ｖｃが目標電圧よりも小さければ、充電モードである第２のモードを選択する。ここで、目標電圧は基準電圧（Ｅ／４〔Ｖ〕）である。
【０１３７】
同様に、最終出力電圧が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する期間Ｔ４〜Ｔ６には、制御部６は、表１に示すように第５〜８のモードを切り替える動作を繰り返す。これらの場合（期間Ｔ４〜Ｔ６）において、マイコン６２は、第６のモード（放電モード）と第７のモード（充電モード）とのいずれを選択するかを、第１検出部２１および第２検出部２２の検出結果に応じて決定する。つまり、マイコン６２は、第１検出部２１および第２検出部２２の検出結果から求めた平均値Ｖｃと目標電圧（Ｅ／４〔Ｖ〕）とを比較し、比較結果によって第７のモード（充電モード）と第６のモード（放電モード）とのいずれかを選択する。マイコン６２は、平均値Ｖｃが目標電圧よりも大きければ、放電モードである第６のモードを選択し、平均値Ｖｃが目標電圧よりも小さければ、充電モードである第７のモードを選択する。
【０１３８】
これにより、基本動作時における第１キャパシタＣ１の両端電圧および第２キャパシタＣ２の両端電圧は、それぞれ目標電圧である基準電圧（Ｅ／４〔Ｖ〕）に維持される。ただし、上述した制御部６の動作は、第１キャパシタＣ１の電圧Ｖ１と第２キャパシタＣ２の電圧Ｖ２とが均衡している場合の動作であって、両電圧Ｖ１，Ｖ２のアンバランス（不均衡）が生じている場合には、たとえば特許文献１の「片側放電モード」の欄で説明された技術を適用して不均衡を解消することができる。
【０１３９】
また、制御部６は、所定のスイッチング周期でキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）の充電と放電とを切り替えることが好ましい。ここでいうスイッチング周期は、たとえばＰＷＭ信号の周期に合わせて設定される。
【０１４０】
ところで、本実施形態の電力変換装置１は、上述のように第３，４のモードにおいて第２の双方向スイッチ１４が全オン状態であり、第５，６のモードにおいて第１の双方向スイッチ１３が全オン状態である。つまり、第１〜８のいずれのモードにおいても、半導体素子（スイッチング素子、ダイオード）のうち電流が流れる素子は第１〜１６のスイッチング素子Ｑ１〜Ｑ１６のいずれかであって、ダイオード（第１〜１６のダイオードＤ１〜Ｄ１６）に電流は流れない。そのため、電力変換装置１は、第１〜８のいずれのモードにおいても、第１出力点１０３と第２出力点１０４との間に双方向の電流を流すことができる。
【０１４１】
以下では、図３Ａ，３Ｂ，４Ａ，４Ｂ，５Ａ，５Ｂ，６Ａ，６Ｂに太線矢印で示す向きに変換回路１０を流れる電流を「順方向電流」と呼び、順方向電流とは逆向きに変換回路１０を流れる電流を「逆方向電流」と呼ぶ。すなわち、最終出力電圧が０〔Ｖ〕〜Ｅ〔Ｖ〕の範囲で変動する第１〜４のモードにおいては、第１出力点１０３から第３出力点１０５へ向かう電流が順方向電流となる。最終出力電圧が０〔Ｖ〕〜−Ｅ〔Ｖ〕の範囲で変動する第５〜８のモードにおいては、第２出力点１０４から第４出力点１０６へ向かう電流が順方向電流となる。
【０１４２】
電力変換装置１は、このように変換回路１０が双方向の電流に対応していることにより、第１出力点１０３および第２出力点１０４間に流す出力電流と、第１出力点１０３および第２出力点１０４間に生じる出力電圧との間に位相差を設定できる。要するに、出力電流と出力電圧との間に位相差があると、出力電流が出力電圧と異符号（たとえば出力電圧が正で出力電流が負など）になる期間が生じる。
【０１４３】
ここで、出力電流と出力電圧とが同符号の期間には、変換回路１０を流れる電流は順方向電流であるが、出力電流と出力電圧とが異符号の期間には、変換回路１０を流れる電流は逆方向電流となる。そのため、電力変換装置１は、出力電流と出力電圧との間に位相差を設定する場合、変換回路１０が双方向の電流に対応している必要がある。本実施形態の電力変換装置１は、変換回路１０が双方向の電流に対応しているため、出力電流と出力電圧との間に位相差を設定することが可能である。
【０１４４】
とくに、太陽光発電装置用のパワーコンディショナ２０（図８参照）に電力変換装置１が用いられる場合には、単独運転の検出や、系統電源７の電圧上昇を抑制する目的で、電力変換装置１は、出力電流と出力電圧との間に位相差を設定する場合がある。また、蓄電装置用のパワーコンディショナに電力変換装置１が用いられる場合には、出力電流と出力電圧との間に位相差を設定することで、電力変換装置１は、電力が供給される向きを制御し、蓄電装置の充電と放電とを切り替える。本実施形態の電力変換装置１は、変換回路１０を双方向の電流が通過可能な状態を作り出すことで、このような用途に対応できる。
【０１４５】
＜パワーコンディショナの構成＞
本実施形態に係るパワーコンディショナ２０は、図８に示すように、上記の電力変換装置１と、解列器９とを備えている。解列器９は、第１出力点１０３（図１および図２参照）および第２出力点１０４（図１および図２参照）と、系統電源７との間に電気的に接続されている。図８の例では、解列器９は、第３出力点１０５および第４出力点１０６と、系統電源７との間に電気的に接続されている。言い換えれば、解列器９は、フィルタ回路５（図１および図２参照）を介して第１出力点１０３および第２出力点１０４に接続されている。つまり、解列器９は、第１出力点１０３および第２出力点１０４と、系統電源７との間にあればよく、第１出力点１０３および第２出力点１０４に直接接続されていることは必須でなく、本実施形態のようにフィルタ回路５の後段に接続されていてもよい。
【０１４６】
ここで、解列器９は、第３出力点１０５と系統電源７との間に電気的に接続された第１接点部９１と、第４出力点１０６と系統電源７との間に電気的に接続された第２接点部９２とを有している。ただし、解列器９は、第３出力点１０５および第４出力点１０６の少なくとも一方と系統電源７との間に電気的に接続されていればよく、第１接点部９１および第２接点部９２のいずれかは省略されていてもよい。
【０１４７】
このパワーコンディショナ２０は、定常時、系統連系運転を行い、直流電源１００から入力される直流電力を電力変換装置１で交流電力に変換し、系統電源７および負荷８へ出力する。詳しい説明は省略するが、パワーコンディショナ２０は、系統電源７の停電等の異常時には、解列器９を開放し、系統電源７から解列された状態で交流電力を出力する自立運転を行うように構成されている。
【０１４８】
このパワーコンディショナ２０によれば、解列器９を開放（解列）することにより、第１変換回路１１および第２変換回路１２と系統電源７との間を電気的に切り離すことができる。そのため、パワーコンディショナ２０は、電源投入後、電力変換装置１が上述した基本動作を開始する前の始動期間に、解列器９を開放することで、第１出力点１０３と第２出力点１０４との間に、フィルタ回路５を含む電流経路を構成することができる。
【０１４９】
ここでいう電流経路は、フィルタ回路５を構成するインダクタＬ１、第５キャパシタＣ５、およびインダクタＬ２を含む電流経路である。電力変換装置１は、この電流経路を充電用の経路として用いることにより、第３出力点１０５と第４出力点１０６との間が電気的に絶縁されていても第１キャパシタＣ１および第２キャパシタＣ２を充電できる。
【０１５０】
したがって、電力変換装置１は、第３出力点１０５および第４出力点１０６が系統電源７に接続されていなくても、第１キャパシタＣ１および第２キャパシタＣ２を充電することが可能である。言い換えれば、電力変換装置１は、一対の出力端子（第３出力点１０５、第４出力点１０６）間に何の負荷も接続されていない状態（無負荷状態）であっても、定常動作に必要なキャパシタ（第１キャパシタＣ１および第２キャパシタＣ２）を充電できる。なお、ここでいう定常動作とは、始動期間の経過後、つまり第１キャパシタＣ１および第２キャパシタＣ２が基準電圧（Ｅ／４〔Ｖ〕）に充電された後の電力変換装置１の動作であって、上述した基本動作と同義である。
【０１５１】
本発明の一態様の概要は、次の通りである。本発明のある態様の電力変換装置は、直流電源の高電位側となる第１入力点と直流電源の低電位側となる第２入力点との間に、電気的に並列に接続された第１変換回路と第２変換回路とを備え、第１変換回路は、第１入力点と第２入力点との間において、第１入力点側から第１のスイッチング素子、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子、第５のスイッチング素子、第６のスイッチング素子の順で、電気的に直列に接続された第１〜６のスイッチング素子と、第３のスイッチング素子および第４のスイッチング素子の直列回路と電気的に並列に接続された第１キャパシタとを有しており、第３のスイッチング素子と第４のスイッチング素子との接続点を第１出力点とし、第２変換回路は、第１入力点と第２入力点との間において、第１入力点側から第７のスイッチング素子、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子、第１１のスイッチング素子、第１２のスイッチング素子の順で、電気的に直列に接続された第７〜１２のスイッチング素子と、第９のスイッチング素子および第１０のスイッチング素子の直列回路と電気的に並列に接続された第２キャパシタとを有しており、第９のスイッチング素子と第１０のスイッチング素子との接続点を第２出力点とし、第２のスイッチング素子および第３のスイッチング素子の接続点である第１接続点と第１０のスイッチング素子および第１１のスイッチング素子の接続点である第２接続点との間に電気的に接続された第１の双方向スイッチと、第４のスイッチング素子および第５のスイッチング素子の接続点である第３接続点と第８のスイッチング素子および第９のスイッチング素子の接続点である第４接続点との間に電気的に接続された第２の双方向スイッチと、第１〜１２のスイッチング素子および第１，２の双方向スイッチを制御することにより、第１出力点および第２出力点に対する直流電源と第１キャパシタと第２キャパシタとの接続状態を切り替えて、第１出力点と第２出力点との間に生じる出力電圧の大きさを複数段階に変化させる制御部とをさらに備え、第１出力点と第２出力点から直流電源の電圧の半分の電圧を出力するときの、第１〜１２のスイッチング素子および第１，２の双方向スイッチのスイッチングパターンとして、第１キャパシタまたは第２キャパシタが充電される第１のスイッチングパターンと放電される第２のスイッチングパターンがあることを特徴とする。
【０１５２】
この態様によると、スイッチング周波数で第１キャパシタＣ１および第２キャパシタＣ２の電圧を充放電制御できるため、第１キャパシタＣ１および第２キャパシタＣ２の容量を小さくすることができる。これにより、より安価で高性能な電力変換装置を提供することができる。また、第１キャパシタＣ１および第２キャパシタＣ２の両端電圧を適切に維持しつつ、電力変換装置を制御することができる。
【０１５３】
この電力変換装置において、第１のスイッチング素子、第６のスイッチング素子、第７のスイッチング素子、および第１２のスイッチング素子は、第１出力点および第２出力点から出力電圧の極性が切り替えられるときに動作するように制御されてもよい。
【０１５４】
この態様によると、これらのスイッチング素子のスイッチングロスを低減させることができる。また、これらのスイッチング素子を、より低耐圧の複数のスイッチング素子を直列に接続した構成とすることができるので、より安価で高性能な電力変換装置を提供することができる。
【０１５５】
この電力変換装置において、第１変換回路は、第２のスイッチング素子、第３のスイッチング素子、第４のスイッチング素子、および第５のスイッチング素子の直列回路と電気的に並列に接続された第３キャパシタをさらに有してもよく、第２変換回路は、第８のスイッチング素子、第９のスイッチング素子、第１０のスイッチング素子、および第１１のスイッチング素子の直列回路と電気的に並列に接続された第４キャパシタをさらに有してもよく、第２のスイッチングパターン、または、第１出力点と第２出力点から同電位を出力するときのスイッチングパターンにおいて、第１入力点と第２入力点との間に第３キャパシタおよび第４キャパシタが直列に接続されるように、第１〜１２のスイッチング素子および第１，２の双方向スイッチが制御されてもよい。
【０１５６】
この態様によると、電力変換装置の動作中に、容易に第３キャパシタＣ３および第４キャパシタＣ４の電圧を基準電圧に維持することができる。これにより、電力変換装置の構成および制御を簡略化することができ、より安価で高性能な電力変換装置を提供することができる。
【符号の説明】
【０１５７】
１  電力変換装置、３  生成部、５  フィルタ回路、６  制御部、７  系統電源、８  負荷、９  解列器、１０  変換回路、１１  第１変換回路、１２  第２変換回路、１３  第１の双方向スイッチ、１４  第２の双方向スイッチ、２０  パワーコンディショナ、２１  第１検出部、２２  第２検出部、２３  検出部、６１  ドライブ回路、６２  マイコン、１００  直流電源。
【図１】
2019110704.tif 000004
【図２】
2019110704.tif 000005
【図３】
2019110704.tif 000006
【図４】
2019110704.tif 000007
【図５】
2019110704.tif 000008
【図６】
2019110704.tif 000009
【図７】
2019110704.tif 000010
【図８】
2019110704.tif 000011
【図９】
2019110704.tif 000012