(57)【要約】【課題】入力オフセット電圧の低減とＣＭＲ耐量の向上とを両立させる。【解決手段】同相ノイズ検出回路２１は、増幅後のレファレンス信号のオフセット電圧及び同相ノイズ発生の判断基準となる同相ノイズ検出電圧に基づいて同相ノイズを監視し、監視結果を同相ノイズ検出信号により受光素子側負帰還回路２４及びダミー受光素子側負帰還回路２７へ通知する。比較器２９は、増幅後の電気信号及び増幅後のレファレンス信号に基づいて増幅後の電気信号に含まれる同相ノイズを除去し、同相ノイズを除去した電気信号を供給する。受光素子側負帰還回路２４及びダミー受光素子側負帰還回路２７は、同相ノイズ検出信号に基づいて自身の抵抗値を調整する。【選択図】図１
2019110438.tif 000002
【特許請求の範囲】
【請求項１】
フォトカプラと、出力回路と、を備え、
前記フォトカプラは、発光素子と、受光素子と、ダミー受光素子と、遮光部材と、を有し、
前記発光素子は、電気信号を光信号に変換し、変換した前記光信号を前記受光素子へ送信し、
前記受光素子は、前記光信号を受信し、受信した前記光信号を前記電気信号に変換し、変換した前記電気信号を前記出力回路へ供給し、
前記遮光部材は、前記ダミー受光素子に向けて送信される前記光信号を遮断し、
前記ダミー受光素子は、前記光信号を受信していないときのレファレンス信号を前記出力信号へ供給し、
前記出力回路は、受光素子側増幅器と、オフセット電圧設定回路と、ダミー受光素子側増幅器と、同相ノイズ検出回路と、比較器と、を有し、
前記受光素子側増幅器は、受光素子側負帰還回路を有し、前記受光素子から供給される前記電気信号を増幅し、増幅した前記電気信号を前記比較器へ供給し、
前記オフセット電圧設定回路は、増幅前の前記レファレンス信号のオフセット電圧を設定し、
前記ダミー受光素子側増幅器は、ダミー受光素子側負帰還回路を有し、前記ダミー受光素子から供給される前記レファレンス信号を増幅し、増幅した前記レファレンス信号を前記同相ノイズ検出回路及び前記比較器へ供給し、
前記同相ノイズ検出回路は、増幅後の前記レファレンス信号の前記オフセット電圧及び同相ノイズ発生の判断基準となる同相ノイズ検出電圧に基づいて同相ノイズを監視し、監視結果を同相ノイズ検出信号により前記受光素子側負帰還回路及び前記ダミー受光素子側負帰還回路へ通知し、
前記比較器は、増幅後の前記電気信号及び増幅後の前記レファレンス信号に基づいて増幅後の前記電気信号に含まれる同相ノイズを除去し、同相ノイズを除去した前記電気信号を供給し、
前記受光素子側負帰還回路及び前記ダミー受光素子側負帰還回路は、前記同相ノイズ検出信号に基づいて自身の抵抗値を調整する、
半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記受光素子側負帰還回路は、第１の受光素子側抵抗素子と、第２の受光素子側抵抗素子と、受光素子側スイッチング素子と、を有し、
前記第１の受光素子側抵抗素子及び前記第２の受光素子側抵抗素子は、直列に接続され、
前記受光素子側スイッチング素子は、前記第２の受光素子側抵抗素子と並列に接続され、前記同相ノイズ検出信号に基づいてオン・オフを切り換え、
前記ダミー受光素子側負帰還回路は、第１のダミー受光素子側抵抗素子と、第２のダミー受光素子側抵抗素子と、ダミー受光素子側スイッチング素子と、を有し、
前記第１のダミー受光素子側抵抗素子及び前記第２のダミー受光素子側抵抗素子は、直列に接続され、
前記ダミー受光素子側スイッチング素子は、前記第２のダミー受光素子側抵抗素子と並列に接続され、前記同相ノイズ検出信号に基づいてオン・オフを切り換える、
半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記ダミー受光素子側増幅器は、前記受光素子側増幅器と同様の構成を備えている、
半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記ダミー受光素子は、前記受光素子と同様の構成を備えている、
半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記同相ノイズ検出回路は、ＣＭＯＳインバータ回路で構成され、
前記同相ノイズ検出回路の閾値電圧は、前記同相ノイズ検出電圧に設定されている、
半導体装置。
【請求項６】
請求項１に記載の半導体装置において、
前記同相ノイズ検出回路は、同相ノイズ検出用抵抗素子と、ＮＭＯＳと、を有し、
前記同相ノイズ検出用抵抗素子は、一方の端部が高電圧電源と接続され、他方の端部が前記ＮＭＯＳのドレインと接続され、
前記ＮＭＯＳのソースは、低電圧電源と接続され、
前記同相ノイズ検出回路の閾値電圧は、前記同相ノイズ検出電圧に設定されている、
半導体装置。
【請求項７】
請求項１に記載の半導体装置において、
前記出力回路は、前記受光素子及び前記受光素子側増幅器と接続されたダミーオフセット電圧設定回路を備えている、
半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記ダミーオフセット電圧設定回路は、前記オフセット電圧設定回路と同様の構成を備えている、
半導体装置。
【請求項９】
請求項１に記載の半導体装置において、
前記出力回路は、前記受光素子側増幅器と接続されるダミー同相ノイズ検出回路を備えている、
半導体装置。
【請求項１０】
請求項９に記載の半導体装置において、
前記ダミー同相ノイズ検出回路は、前記同相ノイズ検出回路と同様の構成を備えている、
半導体装置。
【請求項１１】
請求項１に記載の半導体装置において、
前記オフセット電圧設定回路は、前記同相ノイズ検出信号に基づいて、前記オフセット電圧を調整する、
半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記オフセット電圧設定回路は、第１のオフセット電圧設定用スイッチング素子と、第２のオフセット電圧設定用スイッチング素子と、オフセット電圧切換用スイッチング素子と、を有し、
前記第１のオフセット電圧設定用スイッチング素子は、前記ダミー受光素子側増幅回路及び低電圧電源と接続され、
前記第２のオフセット電圧設定用スイッチング素子及び前記オフセット電圧切換用スイッチング素子は、前記ダミー受光素子側増幅回路と前記低電圧電源との間で直列に接続され、
前記オフセット電圧切換用スイッチング素子は、前記同相ノイズ検出信号に基づいてオン・オフを切り換える、
半導体装置。
【請求項１３】
請求項１に記載の半導体装置において、
前記同相ノイズ検出回路は、前記レファレンス信号の前記オフセット電圧のレベルに応じた複数の前記同相ノイズ検出信号を供給し、
前記受光素子側負帰還回路は、それぞれの前記同相ノイズ検出信号に対応する複数の受光素子側抵抗素子と、それぞれの前記受光素子側抵抗素子に対応する複数の受光素子側スイッチング素子と、を有し、
それぞれの前記受光素子側スイッチング素子は、対応する前記同相ノイズ検出信号に基づいて応じてオン・オフを切り換え、
前記ダミー受光素子側負帰還回路は、それぞれの前記同相ノイズ検出信号に対応する複数のダミー受光素子側抵抗素子と、それぞれの前記ダミー受光素子側抵抗素子に対応する複数のダミー受光素子側スイッチング素子と、を有し、
それぞれの前記ダミー受光素子側スイッチング素子は、対応する前記同相ノイズ検出信号に基づいて応じてオン・オフを切り換える、
半導体装置。
【請求項１４】
請求項１に記載の半導体装置において、
前記出力回路は、前記比較器から供給される前記電気信号を増幅するバッファを備えている、
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
フォトカプラを備えた半導体装置は、発光側に供給された電気信号を光信号に変換し、変換した光信号を、受光側の受光素子へ送信する。そして、受光素子は、受信した光信号を電気信号に変換し、変換した電気信号を出力する。このように、フォトカプラは、発光側と受光側とが絶縁された状態で電気信号を伝達することが可能である。フォトカプラは、インバータシステムやＡＣサーボモーター等の各種機器で広く用いられている。
【０００３】
ただし、フォトカプラを備えた半導体装置は、ノイズ耐量が低いとグラウンドで発生するノイズに起因して誤作動を起こすおそれがある。
【０００４】
そこで、特許文献１には、ノイズ耐量の向上を図った光信号受信回路が開示されている。具体的には、光信号受信回路は、光信号が入力される第１フォトダイオードで生成された第１電流信号を、第１電圧信号に変換する、第１トランスインピーダンスアンプと、光信号が入力されない第２フォトダイオードで生成された第２電流信号を、第２電圧信号に変換する、第２トランスインピーダンスアンプと、前記第２電圧信号のノイズ信号を検出するノイズ検出回路である。光信号受信回路は、前記ノイズ信号を検出した場合に、前記第１電圧信号と前記第２電圧信号の電圧差が広がるように、前記第１電圧信号と前記第２電圧信号の一方の電圧をシフトする、ノイズ検出回路と、前記第１電圧信号と前記第２電圧信号とが入力され、前記第１電圧信号と前記第２電圧信号とに基づいて、デジタル信号を生成する第１コンパレータと、を備えている。
【０００５】
また、特許文献２には、コモンモードのノイズ耐量（ＣＭＲ耐量）を改善した光受信回路等が開示されている。具体的には、光受信回路は、受光素子と、増幅回路と、第１の補償回路と、を備える。前記受光素子は、光信号を受光して光電流を出力する。前記増幅回路は、前記光電流を電圧に変換して増幅する。前記第１の補償回路は、前記増幅回路に接続され、前記光電流が増加したときに前記増幅回路の電圧が変化する方向と逆方向の電圧変動を抑制する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−３４００７２号公報
【特許文献２】特開２０１３−１４９６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１の光信号受信回路では、ダミー側にのみノイズ検出回路等が設けられているため、信号側とダミー側とで回路構成が異なる。そうすると、同相ノイズ信号が比較されるまでのタイミングや振幅にずれが生じる。また、ノイズ信号が検出された場合に、信号側又はダミー側のいずれかの電圧がシフトするので、一方のダイナミックレンジが狭くなり、誤動作が発生する可能性がある。
【０００８】
特許文献２の光受信回路では、受光素子側及びダミー受光素子側信号を増幅し比較することによりＣＭＲ耐量を向上させている。しかし、製造工程における各素子間の相対的なばらつきにより、受光素子側とダミー受光素子側との間で位相や振幅のずれが生じ、同相成分を完全に除去することはできないため、コンパレータの入力部にオフセット電圧を設ける必要がある。光電流が増加したときに増幅器の電圧が変化する方向と逆方向の電圧変動を抑制することにより、光電流の増加時における増幅器の飽和を回避することができ、増幅器の飽和を起因とする誤作動の発生を低減することができるが、入力オフセット電圧を小さくするとＣＭＲ耐量が低下してしまう。
【０００９】
したがって、ＣＭＲ耐量を向上させるためには、入力オフセット電圧は大きくなければならない。
【００１０】
一方、フォトカプラが動作する最小入力電流を示す指標として、スレッショルド入力電流ＩＦＨＬと呼ばれる特性がある。スレッショルド入力電流ＩＦＨＬを低減するためには、入力オフセット電圧を低減しなければならない。しかし、入力オフセット電圧が低減されるとＣＭＲ耐量が低下するため、スレッショルド入力電流ＩＦＨＬの低減と、ＣＭＲ耐量の向上と、はトレードオフの関係にある。
【００１１】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１２】
本明細書には、複数の実施の形態の半導体装置が記載されているが、一実施の形態の半導体装置を述べると、次の通りである。半導体装置は、フォトカプラと、出力回路と、を備えている。フォトカプラは、発光素子と、受光素子と、ダミー受光素子と、遮光部材と、を有している。発光素子は、電気信号を光信号に変換し、変換した光信号を受光素子へ送信する。受光素子は、光信号を受信し、受信した光信号を電気信号に変換し、変換した電気信号を出力回路へ供給する。遮光部材は、ダミー受光素子に向けて送信される光信号を遮断する。ダミー受光素子は、光信号を受信していないときのレファレンス信号を出力信号へ供給する。
【００１３】
出力回路は、受光素子側増幅器と、オフセット電圧設定回路と、ダミー受光素子側増幅器と、同相ノイズ検出回路と、比較器と、を有する。受光素子側増幅器は、受光素子側負帰還回路を有し、受光素子から供給される電気信号を増幅し、増幅した電気信号を比較器へ供給する。オフセット電圧設定回路は、増幅前のレファレンス信号のオフセット電圧を設定する。ダミー受光素子側増幅器は、ダミー受光素子側負帰還回路を有し、ダミー受光素子から供給されるレファレンス信号を増幅し、増幅したレファレンス信号を同相ノイズ検出回路及び比較器へ供給する。同相ノイズ検出回路は、増幅後のレファレンス信号のオフセット電圧及び同相ノイズ発生の判断基準となる同相ノイズ検出電圧に基づいて同相ノイズを監視し、監視結果を同相ノイズ検出信号により受光素子側負帰還回路及びダミー受光素子側負帰還回路へ通知する。比較器は、増幅後の電気信号及び増幅後のレファレンス信号に基づいて増幅後の電気信号に含まれる同相ノイズを除去し、同相ノイズを除去した電気信号を供給する。受光素子側負帰還回路及びダミー受光素子側負帰還回路は、同相ノイズ検出信号に基づいて自身の抵抗値を調整する。
【発明の効果】
【００１４】
一実施の形態によれば、入力オフセット電圧の低減とＣＭＲ耐量の向上とを両立させた半導体装置が提供される。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態１に係る半導体装置の構成の一例を示す回路図である。
【図２】本発明の実施の形態１に係る入力オフセット電圧の波形の例を示す図である。
【図３】本発明の実施の形態２に係る半導体装置の構成を示す図である。
【図４】本発明の実施の形態３に係る半導体装置の構成を示す図である。
【図５】本発明の実施の形態４に係る半導体装置の構成を示す図である。
【図６】本発明の実施の形態４に係る半導体装置の構成を示す図である。
【図７】本発明の実施の形態５に係る半導体装置の構成の一例を示す回路図である。
【図８】本発明の実施の形態５に係るオフセット電圧設定回路の構成の一例を示す図である。
【図９】本発明の実施の形態６に係る半導体装置の構成の一例を示す回路図である。
【図１０】本発明の実施の形態６に係る負帰還回路の構成の例を示す図である。
【図１１】本発明の実施の形態６に係る入力オフセット電圧の波形の例を示す図である。
【図１２】本発明の半導体装置の使用例を示す図である。
【図１３】比較例の半導体装置における入力オフセット電圧の波形の例を示す図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するためのすべての図において、同一部分には原則として同一の符号を付し、その繰り返しの説明は原則として省略する。
【００１７】
（実施の形態１）
＜半導体装置の構成＞
本実施の形態に係る半導体装置について説明する。図１は、本発明の実施の形態１に係る半導体装置の構成の一例を示す回路図である。
【００１８】
半導体装置１は、図１に示すように、フォトカプラ１０及び出力回路２０を備えている。フォトカプラ１０は、発光側に供給された電気信号を光信号へ変換し、変換された光信号を受光側へ送信する。そして、フォトカプラ１０は、受光側で光信号を受信し、受信した光信号を電気信号へ変換し、変換した電気信号を出力回路２０へ供給する。このように、フォトカプラ１０は、発光側と受光側とを絶縁させた状態で信号を伝達する回路である。一方、出力回路２０は、フォトカプラ１０から供給される電気信号から同相ノイズを除去し、同相ノイズを除去した電気信号を供給する回路である。
【００１９】
フォトカプラ１０は、図１に示すように、発光素子１１、受光素子１２、ダミー受光素子１５、及び遮光部材１５ａを備えている。また、出力回路２０は、図１に示すように、受光素子側増幅器２２、オフセット電圧設定回路２８、ダミー受光素子側増幅器２５、同相ノイズ検出回路２１、比較器２９、及びバッファ３０を備えている。
【００２０】
発光素子１１は、フォトカプラ１０の発光側に設けられる素子である。発光素子１１は、例えば発光ダイオード等、電気信号が供給されると発光する素子で構成されている。発光素子１１のアノードは、図示しない外部装置と接続されている。一方、発光素子１１のカソードは、低電圧電源（例えばグラウンド）と接続されている。発光素子１１は、外部装置から供給される電気信号を光信号へ変換し、変換した光信号を受光側へ送信する。
【００２１】
受光素子１２は、フォトカプラ１０の受光側に設けられる素子である。受光素子１２は、例えばフォトダイオード等、受光すると電気信号を発生させる素子で構成されている。受光素子１２のアノードは、低電圧電源（例えばグラウンド）と接続されている。一方、受光素子１２のカソードは、出力回路２０の受光素子側増幅器２２と接続されている。受光素子１２は、発光素子１１から送信された光信号を受信し、受信した光信号を電気信号へ変換し、変換後の電気信号を出力回路２０へ供給する。
【００２２】
ダミー受光素子１５は、フォトカプラ１０の受光側に設けられる素子である。ダミー受光素子１５は、受光素子１２から出力回路２０へ供給される電気信号の同相ノイズを除去するためのレファレンス信号を供給する素子である。ダミー受光素子１５は、受光素子１２と同様の構成を備えている。ダミー受光素子１５のアノードは、低電圧電源（例えばグラウンド）と接続されている。一方、ダミー受光素子１５のカソードは、出力回路２０のダミー受光素子側増幅器２５と接続されている。
【００２３】
ダミー受光素子１５には、発光素子１１から送信される光信号を遮断する遮光部材１５ａが設けられている。遮光部材１５ａは、例えばアルミニウム等の遮光性を有する材料で構成されている。なお、遮光部材１５ａは、ダミー受光素子１５の受光部を覆うように配置されてもよい。したがって、ダミー受光素子１５は、光信号を受信していないときの信号をレファレンス信号としてダミー受光素子側増幅器２５へ供給する。すなわち、レファレンス信号は、同相ノイズのレベルを示す信号である。
【００２４】
受光素子側増幅器２２は、受光素子１２から供給される電気信号を増幅する回路ブロックである。受光素子側増幅器２２は、図１に示すように、増幅器本体２３、負帰還回路（受光素子側負帰還回路）２４を備えている。増幅器本体２３の入力端は、受光素子１２のカソードと接続されている。増幅器本体２３の出力端は、負帰還回路２４及び比較器２９の正側入力端（＋）と接続されている。図１に示す増幅器本体２３は、複数のバッファが直列に接続された構成となっているが、１個のバッファのみで構成されても構わない。この構成は、後述する各実施の形態においても適用される。
【００２５】
負帰還回路２４は、図１に示すように、抵抗素子（受光素子側抵抗素子）２４ａ、２４ｂ及びスイッチング素子（受光素子側スイッチング素子）２４ｃを備えている。抵抗素子２４ａ、２４ｂのそれぞれの抵抗値は、Ｒ１１、Ｒ１２である。抵抗素子２４ａ、２４ｂは、それぞれの一方の端部が互いに接続されている。すなわち、抵抗素子２４ａ、２４ｂは、直列に接続されている。抵抗素子２４ａの他方の端部は、負帰還回路２４の入力端であり、増幅器本体２３の出力端と接続されている。抵抗素子２４ｂの他方の端部は、負帰還回路２４の出力端であり、増幅器本体２３の入力端と接続されている。
【００２６】
スイッチング素子２４ｃは、図１に示すように、抵抗素子２４ｂと並列に接続され、抵抗素子２４ｂの有効状態・無効状態を設定する素子である。スイッチング素子２４ｃは、例えば、ＮＭＯＳ（Ｎｅｇａｔｉｖｅ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されている。
【００２７】
スイッチング素子２４ｃのゲートは、同相ノイズ検出回路２１の出力端と接続されている。スイッチング素子２４ｃがオフのとき、抵抗素子２４ｂは有効状態に設定される。このとき、負帰還回路２４の抵抗値Ｒ１は、抵抗素子２４ａ、２４ｂのそれぞれの抵抗値を加算した値（Ｒ１１＋Ｒ１２）となる。一方、スイッチング素子２４ｃがオンすると、抵抗素子２４ｂは無効状態に設定される。このとき、負帰還回路２４の抵抗値Ｒ１は、抵抗素子２４ａの抵抗値（Ｒ１１）となる。
【００２８】
このように、スイッチング素子２４ｃは、オンとオフとを切り換えることにより負帰還回路２４の抵抗値Ｒ１を調整する。増幅器本体２３は、負帰還回路２４の抵抗値に基づいて電気信号の電圧を増幅し、電圧を増幅した電気信号を比較器２９へ供給する。
【００２９】
オフセット電圧設定回路２８は、ダミー受光素子側増幅器２５に供給されるレファレンス信号の電圧を設定する回路である。以下では、この電圧をオフセット電圧Ｖｏｆｆと呼ぶこととする。この電圧をオフセット電圧と呼ぶのは、レファレンス信号の電圧が、同相ノイズのレベルが高いか低いか判断する際の比較対象となる電圧だからである。
【００３０】
オフセット電圧設定回路２８の一方の端部は、ダミー受光素子１５のカソード及びダミー受光素子側増幅器２５の入力端と接続されている。オフセット電圧設定回路２８の他方の端部は、低電圧電源（例えばグラウンド）と接続されている。オフセット電圧設定回路２８には、ダミー受光素子側増幅器２５から低電圧電源に向けて一定のオフセット電流Ｉｏｆｆが流れる。
【００３１】
ダミー受光素子側増幅器２５は、ダミー受光素子１５から供給されるレファレンス信号を増幅する回路ブロックである。ダミー受光素子側増幅器２５は、図１に示すように、増幅器本体２６、負帰還回路（ダミー受光素子側負帰還回路）２７を備えている。増幅器本体２６の入力端は、ダミー受光素子１５のカソードと接続されている。増幅器本体２６の出力端は、負帰還回路２７、同相ノイズ検出回路２１の入力端、及び比較器２９の負側入力端（−）と接続されている。
【００３２】
具体的に説明すると、図１に示す増幅器本体２６は、複数のバッファが直列に接続された構成され、同相ノイズ検出回路２１の入力端が最終段のバッファの出力端と接続されている。しかし、同相ノイズ検出回路２１と増幅器本体２６との接続は、このような構成に限定されるものではなく、最終段以外のバッファの出力端と接続されても構わない。なお、ダミー受光素子側増幅器２５においても、増幅器本体２６が１個のバッファのみで構成されても構わない。この構成は、後述する各実施の形態においても適用される。
【００３３】
負帰還回路２７は、図１に示すように、抵抗素子（ダミー受光素子側抵抗素子）２７ａ、２７ｂ及びスイッチング素子（ダミー受光素子側スイッチング素子）２７ｃを備えている。抵抗素子２７ａ、２７ｂは、抵抗値Ｒ２１、Ｒ２２をそれぞれ有する素子である。抵抗素子２７ａ、２７ｂはそれぞれの一方の端部が互いに接続されている。すなわち、抵抗素子２７ａ、２７ｂは、直列に接続されている。抵抗素子２７ａの他方の端部は、負帰還回路２７の入力端であり、増幅器本体２６の出力端と接続されている。抵抗素子２７ｂの他方の端部は、負帰還回路２７の出力端であり、増幅器本体２６の入力端と接続されている。
【００３４】
スイッチング素子２７ｃは、図１に示すように、抵抗素子２７ｂと並列に接続され、抵抗素子２７ｂの有効状態・無効状態を設定する素子である。スイッチング素子２７ｃは、例えば、ＮＭＯＳで構成されている。
【００３５】
スイッチング素子２７ｃのゲートは、同相ノイズ検出回路２１の出力端と接続されている。スイッチング素子２７ｃがオフのとき、抵抗素子２７ｂは有効状態に設定される。このとき、負帰還回路２７の抵抗値Ｒ２は、抵抗素子２７ａ、２７ｂのそれぞれの抵抗値を加算した値（Ｒ２１＋Ｒ２２）となる。一方、スイッチング素子２７ｃがオンすると、抵抗素子２７ｂは無効状態に設定される。このとき、負帰還回路２７の抵抗値Ｒ２は、抵抗素子２７ａの抵抗値（Ｒ２１）となる。
【００３６】
このように、スイッチング素子２７ｃは、オンとオフとを切り換えることにより負帰還回路２７の抵抗値Ｒ２を調整する。増幅器本体２６は、負帰還回路２７の抵抗値に基づいてレファレンス信号のオフセット電圧を増幅し、オフセット電圧を増幅したレファレンス信号を比較器２９へ供給する。負帰還回路２７には、入力端から出力端に向かってオフセット電流Ｉｏｆｆが流れるので、オフセット電圧Ｖｏｆｆは、オフセット電流Ｉｏｆｆと、負帰還回路２７の抵抗値Ｒ２との積（Ｖｏｆｆ＝Ｉｏｆｆ×Ｒ２）となる。
【００３７】
同相ノイズ検出回路２１は、同相ノイズのレベルを監視し、監視結果を受光素子側増幅器２２及びダミー受光素子側増幅器２５へ通知する回路である。同相ノイズ検出回路２１は、図１に示すように、スイッチング素子２１ａ、２１ｂを備えている。
【００３８】
スイッチング素子２１ａは、例えばＰＭＯＳ（Ｐｏｓｉｔｉｖｅ  ＭＯＳ）で構成されている。スイッチング素子２１ａのソースは、高電圧電源と接続されている。スイッチング素子２１ａのドレインは、スイッチング素子２１ｂのドレインと接続されている。スイッチング素子２１ａのゲートは、ダミー受光素子側増幅器２５の増幅器本体２６の出力端及び負帰還回路２７の入力端と接続されている。
【００３９】
スイッチング素子２１ｂは、例えばＮＭＯＳで構成されている。スイッチング素子２１ｂのソースは、低電圧電源（例えばグラウンド）と接続されている。スイッチング素子２１ｂのドレインは、スイッチング素子２１ａのドレインと接続されている。スイッチング素子２１ｂのゲートは、ダミー受光素子側増幅器２５の増幅器本体２６の出力端と接続されている。
【００４０】
したがって、同相ノイズ検出回路２１は、ＰＭＯＳのスイッチング素子２１ａ及びＮＭＯＳのスイッチング素子２１ｂが直列に接続されたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  ＭＯＳ）インバータ回路となっている。同相ノイズ検出回路２１の出力端、すなわち、スイッチング素子２１ａ、２１ｂのドレインは、受光素子側増幅器２２のスイッチング素子２４ｃのゲート、ダミー受光素子側増幅器２５のスイッチング素子２７ｃのゲートと接続されている。ＣＭＯＳインバータの出力が反転する閾値電圧は、同相ノイズのレベルが高いと判断される同相ノイズ検出電圧Ｖｎとなるよう設定される。
【００４１】
なお、同相ノイズ検出回路２１の入力端が増幅器本体２６の最終段以外のバッファと接続されている場合には、同相ノイズ検出回路２１を構成するＣＭＯＳインバータの閾値電圧は適宜調整される。
【００４２】
同相ノイズ検出回路２１の入力端、すなわち、スイッチング素子２１ａ、２１ｂのゲートには、ダミー受光素子側増幅器２５からレファレンス信号が供給される。レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎより低い場合、同相ノイズ検出回路２１は、同相ノイズのレベルは低いと判定する。このとき、スイッチング素子２１ａはオンし、スイッチング素子２１ｂはオフし、同相ノイズ検出回路２１は、同相ノイズの監視結果として、ハイレベルの同相ノイズ検出信号を供給する。なお、「同相ノズルのレベルが低い」とは、電気信号のローレベルの電圧が、同相ノイズの影響を受けてもオフセット電圧Ｖｏｆｆより高い電圧まで上昇するおそれがないこと、又は電気信号のハイレベルの電圧が、同相ノイズの影響を受けてもオフセット電圧Ｖｏｆｆより低い電圧まで低下するおそれがないことを意味する。
【００４３】
一方、レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎより高い場合、同相ノイズ検出回路２１は、同相ノイズのレベルが高いと判定する。このとき、スイッチング素子２１ａはオフし、スイッチング素子２１ｂはオンし、同相ノイズ検出回路２１は、同相ノイズの監視結果として、ローレベルの同相ノイズ検出信号を供給する。なお、「同相ノズルのレベルが高い」とは、電気信号のローレベルの電圧が、同相ノイズの影響を受けるとオフセット電圧Ｖｏｆｆより高い電圧まで上昇するおそれがあること、又は電気信号のハイレベルの電圧が、同相ノイズの影響を受けるとオフセット電圧Ｖｏｆｆより低い電圧まで低下するおそれがあることを意味する。
【００４４】
比較器２９は、受光素子１２から供給される電気信号と、ダミー受光素子１５から供給されるレファレンス信号と、に基づいて電気信号から同相ノイズを除去し、同相ノイズを除去した電気信号をバッファ３０へ供給する回路である。比較器２９の正側入力端（＋）は、受光素子側増幅器２２の増幅器本体２３の出力端と接続されている。比較器２９の負側入力端（−）は、ダミー受光素子側増幅器２５の増幅器本体２６の出力端と接続されている。比較器２９の出力端は、バッファ３０の入力端と接続されている。比較器２９の正側入力端には、受光素子側増幅器２２において増幅された電気信号が供給される。比較器２９の負側入力端には、ダミー受光素子側増幅器２５において増幅されたレファレンス信号が供給される。
【００４５】
比較器２９は、受光素子側増幅器２２において増幅された電気信号の電圧と、ダミー受光素子側増幅器２５において増幅されたレファレンス信号のオフセット電圧とを比較する。比較器２９は、電気信号の電圧がレファレンス信号のオフセット電圧よりも高い場合、ハイレベルの電気信号をバッファ３０へ供給する。正側入力端の電圧と負側入力端の電圧との差分を入力オフセット電圧と呼ぶこととすると、入力オフセット電圧が正であるとき、比較器２９は、ハイレベルの電気信号を供給する。
【００４６】
一方、比較器２９は、電気信号の電圧がレファレンス信号の電圧よりも低い場合、ローレベルの電気信号をバッファ３０へ供給する。言い換えると、入力オフセット電圧が負であるとき、比較器２９は、ローレベルの電気信号を供給する。このように、比較器２９は、電気信号から同相ノイズを除去し、同相ノイズを除去した電気信号を供給する。
【００４７】
バッファ３０は、比較器２９から供給される電気信号を増幅し、増幅した電気信号を出力端から外部へ供給する。
【００４８】
＜オフセット電圧の設定方法＞
次に、本発明の半導体装置１におけるオフセット電圧の設定方法について説明する。なお、同相ノイズにより発生するノイズ電流をＩｎと表記する。また、図１に示すように、ダミー受光素子側増幅器２５からダミー受光素子１５及びオフセット電圧設定回路２８の方向（順方向）へ流れるノイズ電流をＩｎ（＋）と表記し、順方向とは反対の逆方向に流れるノイズ電流をＩｎ（−）と表記することがある。また、図１に示すように、受光素子側増幅器２２から受光素子１２方向（順方向）へ向けて流れるノイズ電流をＩｎ（＋）と表記し、逆方向に流れるノイズ電流をＩｎ（−）と表記することがある。
【００４９】
図２は、本発明の実施の形態１に係る入力オフセット電圧の波形の例を示す図である。図２の縦軸は、比較器２９の入力オフセット電圧を示し、図２の横軸は、ノイズ電流Ｉｎを示す。また、図２では、負帰還回路２７の抵抗値Ｒ２の可変幅を規定する抵抗素子２７ｂの抵抗値Ｒ２２を３段階で異ならせた場合における、それぞれの入力オフセット電圧を示している。例えば、実線は、抵抗値Ｒ２が３段階のうち最も低い場合の入力オフセット電圧を示し、点線は、抵抗値Ｒ２が３段階のうち２番目に低い場合の入力オフセット電圧を示し、一点鎖線は抵抗値Ｒ２が３段階のうち最も高い場合の入力オフセット電圧を示している。以下、図２も参照しながら、半導体装置１におけるオフセット電圧の設定方法について説明する。
【００５０】
＜＜ノイズ電流が発生していない場合＞＞
ノイズ電流Ｉｎが発生していないとき（Ｉｎ＝０）、同相ノイズ検出回路２１では、スイッチング素子２１ａがオンし、スイッチング素子２１ｂがオフし、同相ノイズ検出回路２１は、ハイレベルの同相ノイズ検出信号を供給する。これにより、スイッチング素子２４ｃ、２７ｃはオンし、負帰還回路２４、２７のそれぞれの抵抗値Ｒ１、Ｒ２は、Ｒ１１、Ｒ２１となっている。よって、レファレンス信号のオフセット電圧Ｖｏｆｆは、Ｒ２１×Ｉｏｆｆであり、電気信号の電圧Ｖｓｉｇは、Ｒ１１×Ｉｓｉｇである。なお、Ｉｓｉｇは、電気信号の電流である。
【００５１】
電気信号がハイレベル、すなわち、光信号を受信したときの入力オフセット電圧は、図２に示すように、ＶＨ０である。また、電気信号がローレベル、すなわち、光信号を受信しないときの入力オフセット電圧は、図２に示すように、ＶＬ０である。なお、このとき、負帰還回路２７の抵抗素子２７ｂが無効化されているので、抵抗素子２７ｂの抵抗値Ｒ２２を３段階で異ならせても、各状態における入力オフセット電圧はＶＨ０、ＶＬ０で同じである。
【００５２】
＜＜同相ノイズにより順方向のノイズ電流が発生した場合＞＞
順方向のノイズ電流Ｉｎ（＋）が発生すると、ダミー受光素子側増幅器２５の負帰還回路２６には、順方向にＩｏｆｆ＋Ｉｎ（＋）の電流が流れる。そうすると、レファレンス信号のオフセット電圧Ｖｏｆｆは、Ｒ２１×（Ｉｏｆｆ＋Ｉｎ（＋））に増大し、同相ノイズが発生する前と比べてＲ２１×Ｉｎ（＋）高くなる。
【００５３】
＜＜＜オフセット電圧が同相ノイズ検出電圧より低い場合＞＞＞
順方向のノイズ電流ＩｎがＩ０より小さいとき、同相ノイズ検出回路２１は、ハイレベルの同相ノイズ検出信号を供給する。このノイズ電流Ｉ０は、レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎとなるときのノイズ電流である。
【００５４】
すなわち、順方向のノイズ電流が発生しても、レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎより低いので、同相ノイズ検出回路２１は、負帰還回路２４、２７の抵抗値Ｒ１、Ｒ２の調整を行わない。
【００５５】
この場合も、電気信号がハイレベルのときの入力オフセット電圧はＶＨ０であり、電気信号がローレベルのときの入力オフセット電圧はＶＬ０である。
【００５６】
＜＜＜オフセット電圧が同相ノイズ検出電圧より高い場合＞＞＞
一方、順方向のノイズ電流がＩ０より大きいとき、レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎより高くなるので、同相ノイズ検出回路２１は、同相ノイズ検出信号を反転させ、ローレベルの同相ノイズ検出信号を供給する。
【００５７】
これにより、負帰還回路２４、２７のスイッチング素子２４ｃ、２７ｃはオフし、負帰還回路２４、２７のそれぞれの抵抗値Ｒ１、Ｒ２は、Ｒ１１＋Ｒ１２、Ｒ２１＋Ｒ２２となる。よって、レファレンス信号のオフセット電圧Ｖｏｆｆは、（Ｒ２１＋Ｒ２２）×Ｉｏｆｆとなり、電気信号の電圧Ｖｓｉｇは、（Ｒ１１＋Ｒ１２）×Ｉｓｉｇとなる。
【００５８】
抵抗素子２７ｂの抵抗値Ｒ２２が３段階のうち最も低い場合、図２に示すように、電気信号がハイレベルのときの入力オフセット電圧はＶＨ１であり、電気信号がローレベルのときの入力オフセット電圧はＶＬ１である。また、抵抗素子２７ｂの抵抗値Ｒ２２が３段階のうち２番目に低い場合、電気信号がハイレベルのときの入力オフセット電圧はＶＨ２であり、電気信号がローレベルのときの入力オフセット電圧はＶＬ２である。さらに、抵抗素子２７ｂの抵抗値Ｒ２２が３段階のうち最も高い場合、電気信号がハイレベルのときの入力オフセット電圧はＶＨ３であり、電気信号がローレベルのときの入力オフセット電圧はＶＬ３である。
【００５９】
図２に示すように、同相ノイズ検出時、電気信号がハイレベルのときの入力オフセット電圧は、同相ノイズ検出前より大きくなっている。すなわち、同相ノイズ検出前は、入力オフセット電圧が小さく設定され、同相ノイズ検出時は、入力オフセット電圧を大きくすることにより、電気信号がハイレベルのときの同相ノイズに対するマージンが確保されている。
【００６０】
また、電気信号がローレベルのときの入力オフセット電圧の絶対値も、同相ノイズ検出前より大きくなっている。すなわち、同相ノイズ検出前は、入力オフセット電圧の絶対値が小さく設定され、同相ノイズ検出時は、入力オフセット電圧の絶対値を大きくすることにより、電気信号がローレベルのときの同相ノイズに対するマージンが確保されている。
【００６１】
＜＜同相ノイズにより逆方向のノイズ電流が発生した場合＞＞
次に、逆方向のノイズ電流Ｉｎ（−）が発生すると、ダミー受光素子側増幅器２５の負帰還回路２６には、順方向にＩｏｆｆ＋Ｉｎ（−）の電流が流れる。そうすると、レファレンス信号のオフセット電圧Ｖｏｆｆは、Ｒ２１×（Ｉｏｆｆ＋Ｉｎ（−））に減少し、同相ノイズが発生する前と比べてＲ２１×Ｉｎ（−）低くなる。
【００６２】
すなわち、逆方向のノイズ電流が発生しているとき、レファレンス信号のオフセット電圧Ｖｏｆｆは、同相ノイズ検出電圧Ｖｎより低くなるので、同相ノイズ検出回路２１は、常に、ハイレベルの同相ノイズ検出信号を供給する。
【００６３】
したがって、この場合、電気信号がハイレベルのときの入力オフセット電圧はＶＨ０であり、電気信号がローレベルのときの入力オフセット電圧はＶＬ０である。
【００６４】
なお、図２に示すように、入力オフセット電圧は、逆方向のノイズ電流がＩ１からＩ２の間で徐々に０に収束する。これは、逆方向のノイズ電流による増幅器の出力端における電圧降下が発生し、増幅器が飽和状態に達するからである。
【００６５】
［比較例］
ここで、本発明未適用の半導体装置を比較例として、本発明と比較例との差異について述べる。図１３は、比較例の半導体装置における入力オフセット電圧の波形の例を示す図である。なお、図１３においても、ダミー受光素子側増幅器の負帰還回路の抵抗値を３段階で異ならせた場合のそれぞれの入力オフセット電圧の波形が示されている。
【００６６】
本発明を未適用の半導体装置では、負帰還回路の抵抗値は一定であるので、逆方向のノイズ電流発生時のオフセット電圧は、順方向のノイズ電流発生時の入力オフセット電圧と同じである。
【００６７】
また、図１３に示すように、逆方向のノイズ電流がＩ１よりも小さいＩ１１からＩ１２の間で、入力オフセット電圧は０まで急激に収束している。これは、負帰還回路の抵抗値を切り換えることができないため、順方向のノイズ電流発生時に誤作動が発生しないよう、抵抗値が高く設定されているからである。これにより、逆方向のノイズ電流発生による増幅器の出力端の電圧降下が大きくなり、少ないノイズ電流でも増幅器が飽和状態に達してしまう。
【００６８】
＜本実施の形態による効果＞
本実施の形態によれば、負帰還回路２４、２７は、同相ノイズ検出信号に基づいて自身の抵抗値Ｒ１、Ｒ２を調整する。詳しくは、スイッチング素子２４ｃは、抵抗素子２７ｂと並列に接続され、同相ノイズ検出信号に基づいてオン・オフを切り換え、スイッチング素子２７ｃは、抵抗素子２７ｂと並列に接続され、同相ノイズ検出信号に基づいてオン・オフを切り換える。
【００６９】
この構成によれば、同相ノイズ検出回路２１が同相ノイズを検出すると、スイッチング素子２４ｃ、２７ｃがオフし、負帰還回路２４、２７の抵抗値Ｒ１、Ｒ２が高くなるので、増幅後の電気信号の電圧及び増幅後のレファレンス信号のオフセット電圧が高くなる。これにより、同相ノイズが検出されていないときは、比較器２９における入力オフセット電圧が低減され、同相ノイズが検出されると入力オフセット電圧が増大するので、大きな同相ノイズが発生しても誤作動しないようにマージンを確保することができ、ＣＭＲ耐量が向上される。このように、同相ノイズの発生・不発生に応じて入力オフセット電圧が増減し、入力オフセット電圧の低減と、ＣＭＲ耐量の向上とが両立される。すなわち、フォトカプラ１０が動作する最小入力電流を示すスレッショルド入力電流の低減と、ＣＭＲ耐量の向上とが両立される。
【００７０】
また、これにより、逆方向のノイズ電流Ｉｎ（−）の発生時、受光素子側増幅器２２及びダミー受光素子側増幅器２５の出力端における電圧降下が抑えられるので、本発明を未適用の場合と比較して、より大きな逆方向のノイズ電流Ｉｎ（−）の発生時にも、受光素子側増幅器２２及びダミー受光素子側２５が飽和しなくなる。これにより、大きな逆方向のノイズ電流Ｉｎ（−）の発生時にも、比較器２９における入力オフセット電圧が、０に収束しないので、性能をより向上させた半導体装置が提供される。
【００７１】
また、本実施の形態によれば、ダミー受光素子側増幅器２５は、受光素子側増幅器２２と同様の構成を備えている。この構成によれば、レファレンス信号が比較器２９に供給されるまでの構成は、電気信号が比較器２９に供給されるまでの構成に類似する。これにより、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差が低減されるので、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれを低減することが可能となる。また、これにより、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを低減することが可能となる。
【００７２】
また、本実施の形態によれば、ダミー受光素子１５は、受光素子１２と同様の構成を備えている。この構成においても、レファレンス信号が比較器２９に供給されるまでの構成は、電気信号が比較器２９に供給されるまでの構成に類似する。これにより、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差が低減されるので、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれを低減することが可能となる。また、これにより、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを低減することが可能となる。
【００７３】
また、ダミー受光素子側増幅器２５が、受光素子側増幅器２２と同様の構成を備えるとともに、ダミー受光素子１５が、受光素子１２と同様の構成を備えてもよい。この構成によれば、レファレンス信号が比較器２９に供給されるまでの構成は、電気信号が比較器２９に供給されるまでの構成により類似する。これにより、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差がより低減されるので、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれをより低減することが可能となる。また、これにより、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれをより低減することが可能となる。
【００７４】
また、本実施の形態によれば、同相ノイズ検出回路２１は、ＣＭＯＳインバータ回路で構成され、同相ノイズ検出回路２１の閾値電圧は、同相ノイズ検出電圧Ｖｎに設定されている。この構成によれば、同相ノイズ検出回路２１は、２個のＭＯＳトランジスタで構成されるので、同相ノイズ検出回路２１の回路構成が簡略化される。
【００７５】
また、本実施の形態によれば、出力回路２０は、バッファ３０を備えている。この構成によれば、同相ノイズが除去された電気信号を増幅し、増幅した電気信号を外部へ供給することができる。
【００７６】
また、本実施の形態によれば、同相ノイズ検出回路２１は、増幅器本体２６を構成する最終段以外のバッファの出力端と接続されてもよい。この構成によれば、比較器２９のダミー受光素子側の入力端と、同相ノイズ検出回路２１の入力端とを切り離すことができる。これにより、比較器２９の入力端における受光素子側及びダミー受光素子側の配線負荷の差分を低減することができ、さらに、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるタイミングとのずれを低減することが可能となる。
【００７７】
（実施の形態２）
次に、本発明の実施の形態２について説明する。図３は、本発明の実施の形態２に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置１０１は、フォトカプラ１０、出力回路１２０を備えている。出力回路１２０は、図３に示すように、受光素子側増幅器２２、オフセット電圧設定回路２８、ダミー受光素子側増幅器２５、同相ノイズ検出回路１２１、比較器２９、及びバッファ３０を備えている。
【００７８】
同相ノイズ検出回路１２１は、抵抗素子（同相ノイズ検出用抵抗素子）１２１ａ、スイッチング素子２１ｂを備えている。抵抗素子１２１ａは、一方の端部が高電圧電源と接続され、他方の端部がスイッチング素子２１ｂのドレインと接続されている。
【００７９】
ダミー受光素子側増幅器２５の出力端は、負帰還回路２７、同相ノイズ検出回路１２１のスイッチング素子２１ｂのゲート、及び比較器２９の負側入力端（−）と接続されている。
【００８０】
同相ノイズ検出回路１２１の出力端は、受光素子側増幅器２２のスイッチング素子２４ｃのゲート、ダミー受光素子側増幅器２５のスイッチング素子２７ｃのゲートと接続されている。同相ノイズ検出回路１２１の閾値電圧は、同相ノイズ検出電圧Ｖｎに設定されている。このように、本実施の形態に係る同相ノイズ検出回路１２１は、図１の同相ノイズ検出回路２１のスイッチング素子２１ａが抵抗素子１２１ａに置き換えられた構成となっている。
【００８１】
レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎより低い場合、スイッチング素子２１ｂはオフし、同相ノイズ検出回路１２１は、抵抗素子１２１ａを介してハイレベルの同相ノイズ検出信号を供給する。これに対し、レファレンス信号のオフセット電圧Ｖｏｆｆが同相ノイズ検出電圧Ｖｎより高い場合、スイッチング素子２１ｂはオンし、同相ノイズ検出回路１２１は、スイッチング素子２１ｂを介してローレベルの同相ノイズ検出信号を供給する。なお、その他の動作は、前述した実施の形態１と同様であるので、説明は省略する。
【００８２】
本実施の形態によれば、前述の実施の形態における効果に加え、以下の効果が得られる。本実施の形態によれば、同相ノイズ検出回路１２１は、図１のスイッチング素子１２１ａを抵抗素子１２１ａに置き換えた構成となっているので、回路構成が簡略化される。
【００８３】
（実施の形態３）
次に、本発明の実施の形態３について説明する。図４は、本発明の実施の形態３に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置２０１は、フォトカプラ１０、出力回路２２０を備えている。出力回路２２０は、図１に示す出力回路２０に、ダミーオフセット電圧設定回路２２８が設けられた構成となっている。
【００８４】
ダミーオフセット電圧設定回路２２８の一方の端部は、受光素子１２のカソード及び受光素子側増幅器２２の入力端と接続されている。オフセット電圧設定回路２８の他方の端部は、低電圧電源（例えばグラウンド）と接続されている。ダミーオフセット電圧設定回路２２８は、オフセット電圧設定回路と同様の構成を備えている。ただし、ダミーオフセット電圧設定回路２２８には、受光素子側増幅器２２から低電圧電源に向けて電流が流れないようになっている。
【００８５】
本実施の形態によれば、前述の実施の形態における効果に加え、以下の効果が得られる。本実施の形態によれば、出力回路２２０にダミーオフセット電圧設定回路２２８が設けられているので、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差がより低減され、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれをより低減することが可能となる。また、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを、より低減することが可能となる。
【００８６】
また、本実施の形態によれば、ダミーオフセット電圧設定回路２２８は、オフセット電圧設定回路２８と同様の構成を備えている。これにより、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差がより一層低減されるので、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれをより一層低減することが可能となる。また、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを、より一層低減することが可能となる。
【００８７】
（実施の形態４）
次に、本発明の実施の形態４について説明する。図５、図６は、本発明の実施の形態４に係る半導体装置の構成を示す図である。本実施の形態に係る半導体装置３０１は、フォトカプラ１０、出力回路３２０を備えている。出力回路３２０は、図１に示す出力回路２０に、ダミー同相ノイズ検出回路３２１が設けられた構成となっている。
【００８８】
ダミー同相ノイズ検出回路３２１の入力端は、受光素子側増幅器２２の増幅器本体２６の出力端、負帰還回路２３、及び比較器２９と接続されている。一方、ダミー同相ノイズ検出回路３２１の出力端は解放端となっている。
【００８９】
本実施の形態によれば、前述の実施の形態における効果に加え、以下の効果が得られる。本実施の形態によれば、出力回路３２０にダミー同相ノイズ検出回路３２１が設けられているので、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差がより低減され、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれをより低減することが可能となる。また、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを、より低減することが可能となる。
【００９０】
ダミー同相ノイズ検出回路３２１の構成は、レファレンス信号側に設けられる同相ノイズ検出回路と同様の構成を備えていることが望ましい。例えば、同相ノイズ検出回路が、図１に示す構成であれば、ダミー同相ノイズ検出回路３２１も、ＣＭＯＳインバータ回路で構成される。また、同相ノイズ検出回路は、図３に示す構成であってもよい。この場合、ダミー同相ノイズ検出回路３２１も、抵抗素子及びスイッチング素子で構成される。
【００９１】
この構成によれば、電気信号側の配線負荷と、レファレンス信号側の配線負荷との差がさらに低減され、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれをさらに低減することが可能となる。また、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを、さらに低減することが可能となる。
【００９２】
また、出力回路３２０には、図６に示すように、すでに述べたダミーオフセット電圧設定回路２２８が設けられてもよい。この構成によれば、レファレンス信号側の配線負荷との差がより一層低減され、同相ノイズを含む電気信号が比較器２９に供給されるタイミングと、同相ノイズを含むレファレンス信号が比較器２９に供給されるまでのタイミングとのずれをより一層低減することが可能となる。また、同相ノイズを含む電気信号の振幅と、同相ノイズを含むレファレンス信号の振幅とのずれを、より一層低減することが可能となる。
【００９３】
（実施の形態５）
次に、本発明の実施の形態５について説明する。図７は、本発明の実施の形態５に係る半導体装置の構成の一例を示す回路図である。本実施の形態に係る半導体装置４０１は、フォトカプラ１０、出力回路４２０を備えている。出力回路４２０は、図７に示すように、オフセット電圧設定回路４２８、ダミーオフセット電圧設定回路２２８、同相ノイズ検出回路４２１及びダミー同相ノイズ検出回路３２１等を備えている。
【００９４】
同相ノイズ検出回路４２１は、図１の同相ノイズ検出回路２１に、スイッチング素子４２１ｃ、４２１ｄが追加された構成となっている。
【００９５】
スイッチング素子４２１ｃは、例えばＰＭＯＳで構成されている。スイッチング素子４２１ｃのソースは、高電圧電源と接続されている。スイッチング素子４２１ｃのドレインは、スイッチング素子４２１ｄのドレインと接続されている。スイッチング素子４２１ｃのゲートは、スイッチング素子２１ａ、２１ｂで構成されるＣＭＯＳインバータ回路の出力端と接続されている。
【００９６】
スイッチング素子４２１ｄは、例えばＮＭＯＳで構成されている。スイッチング素子４２１ｄのソースは、低電圧電源と接続されている。スイッチング素子４２１ｄのドレインは、スイッチング素子４２１ｃのドレインと接続されている。スイッチング素子４２１ｄのゲートは、スイッチング素子２１ａ、２１ｂで構成されるＣＭＯＳインバータ回路の出力端と接続されている。
【００９７】
したがって、スイッチング素子４２１ｃ、４２１ｄは、ＣＭＯＳインバータ回路を構成する。スイッチング素子４２１ｃ、４２１ｄで構成されるＣＭＯＳインバータ回路の出力端は、オフセット電圧設定回路４２８及びダミーオフセット電圧設定回路２２８と接続されている。これにより、同相ノイズ検出回路４２１は、オフセット電圧設定回路４２８及びダミーオフセット電圧設定回路２２８へ同相ノイズ検出信号に基づく信号を供給する。なお、図７のようにＣＭＯＳインバータ回路が直列に接続された場合、同相ノイズ検出回路４２１は、同相ノイズ検出信号の反転信号をオフセット電圧設定回路４２８及びダミーオフセット電圧設定回路２２８へ供給する。
【００９８】
図８は、本発明の実施の形態５に係るオフセット電圧設定回路の構成の一例を示す図である。オフセット電圧設定回路４２８は、図８に示すように、基準電圧設定回路４２８ａ、スイッチング素子（第１のオフセット電圧設定用スイッチング素子）４２８ｂ、スイッチング素子（第２のオフセット電圧設定用スイッチング素子）４２８ｃ、及びスイッチング素子（オフセット電圧切換用スイッチング素子）４２８ｄを備えている。
【００９９】
基準電圧設定回路４２８ａは、スイッチング素子４２８ｂ、４２８ｃのゲートへ印加する基準電圧を設定する回路である。基準電圧設定回路４２８ａの入力端４２９ａ、４２９ｂは、高電圧電源及び低電圧電源とそれぞれ接続されている。基準電圧設定回路４２８ａの出力端は、スイッチング素子４２８ｂ、４２８ｃのゲートと接続されている。
【０１００】
スイッチング素子４２８ｂは、例えばＮＭＯＳで構成されている。スイッチング素子４２８ｂのソースは、低電圧電源と接続されている。スイッチング素子４２８ｂのドレインは、ダミー受光素子側増幅回路２５及びダミー受光素子１５のカソードと接続されている。
【０１０１】
スイッチング素子４２８ｃは、例えばＮＭＯＳで構成されている。スイッチング素子４２８ｃのソースは、低電圧電源と接続されている。スイッチング素子４２８ｃのドレインは、スイッチング素子４２８ｄのソース及びドレインのいずれか一方と接続されている。スイッチング素子４２８ｂ、４２８ｃは、ゲートに印加される基準電圧に基づいて、所定のオフセット電流Ｉｏｆｆを流す。
【０１０２】
スイッチング素子４２８ｄは、例えばＮＭＯＳで構成されている。スイッチング素子４２８ｄのソース及びドレインのいずれか他方は、ダミー受光素子側増幅回路２５及びダミー受光素子１５のカソードと接続されている。スイッチング素子４２８ｄのゲートは、同相ノイズ検出回路４２１のスイッチング素子４２１ｃ、４２１ｄで構成されるＣＭＯＳインバータ回路の出力端と接続されている。
【０１０３】
＜オフセット電圧の設定方法＞
基準電圧設定回路４２８ａは、スイッチング素子４２８ｂ、４２８ｃのゲートへ所定の基準電圧を印加している。このとき、スイッチング素子４２８ｂ、４２８ｃは、所定のオフセット電流Ｉｏｆｆを流すことができる状態となっている。
【０１０４】
＜＜同相ノイズのレベルが低い場合＞＞
同相ノイズのレベルが低いとき、同相ノイズ検出回路４２１では、スイッチング素子４２１ｃ、４２１ｄで構成されるＣＭＯＳインバータ回路の入力端にはハイレベルの同相ノイズ検出信号が供給される。したがって、スイッチング素子４２１ｃ、４２１ｄで構成されるＣＭＯＳインバータ回路はローレベルの信号を供給する。
【０１０５】
このとき、スイッチング素子４２８ｄはオフするので、スイッチング素子４２８ｃにはオフセット電流は流れない。そうすると、スイッチング素子４２８ｂにだけオフセット電流Ｉｏｆｆが流れることとなるので、オフセット電流Ｉｏｆｆの電流値は小さくなる。これにより、オフセット電圧Ｖｏｆｆが低減され、入力オフセット電圧を低減することが可能となる。これにより、スレッショルド入力電流を低減することが可能となる。
【０１０６】
＜＜同相ノイズのレベルが高い場合＞＞
これに対し、同相ノイズのレベルが高いとき、同相ノイズ検出回路４２１では、スイッチング素子４２１ｃ、４２１ｄで構成されるＣＭＯＳインバータ回路の入力端にはローレベルの同相ノイズ検出信号が供給される。したがって、スイッチング素子４２１ｃ、４２１ｄで構成されるＣＭＯＳインバータ回路はハイレベルの信号を供給する。
【０１０７】
このとき、スイッチング素子４２８ｄはオンするので、スイッチング素子４２８ｃにもオフセット電流Ｉｏｆｆが流れる。そうすると、スイッチング素子４２８ｂ、４２８ｃの両方にオフセット電流Ｉｏｆｆが流れることとなるので、オフセット電流Ｉｏｆｆの電流値が大きくなる。これにより、オフセット電圧Ｖｏｆｆを大きく設定することができ、ＣＭＲ耐量を向上させることが可能となる。
【０１０８】
このように、オフセット電圧設定回路４２８は、同相ノイズのレベルに応じてオフセット電流Ｉｏｆｆを調整することにより、オフセット電圧Ｖｏｆｆを調整することができる。これにより、入力オフセット電圧の低減とＣＭＲ耐量の向上とを両立させることが可能となる。
【０１０９】
なお、同相ノイズ検出回路４２１は、このような構成に限定されるものではなく、例えば、図３に示す回路が直列に接続されたものであってもよいし、図１のＣＭＯＳインバータ回路と図３の回路とを組み合わせたものであっても構わない。また、スイッチング素子４２８ｄがＰＭＯＳで構成されていれば、同相ノイズ検出回路４２１は、図１に示すＣＭＯＳインバータ回路のみで構成されてもよい。この場合、スイッチング素子４２１ｄのゲートには、図１に示すＣＭＯＳインバータ回路から同相ノイズ検出信号が供給される。
【０１１０】
（実施の形態６）
次に、本発明の実施の形態６について説明する。図９は、本発明の実施の形態６に係る半導体装置の構成の一例を示す回路図である。本実施の形態に係る半導体装置５０１は、受光素子側増幅器５２２、ダミー受光素子側増幅器５２５、同相ノイズ検出回路５２１、及びダミー同相ノイズ検出回路３２１等を備えている。
【０１１１】
受光素子側増幅器５２２は、図９に示すように、増幅器本体２３、負帰還回路５２４を備えている。ダミー受光素子側増幅器５２５は、図９に示すように、増幅器本体２３、負帰還回路５２７を備えている。図１０は、本発明の実施の形態６に係る負帰還回路の構成の例を示す図である。図１０（ａ）は、複数の抵抗素子が直列に接続された負帰還回路の構成の例を示す図である。図１０（ｂ）は、複数の抵抗素子が並列に接続された負帰還回路の構成の例を示す図である。図１０では、受光素子側増幅器５２２の負帰還回路５２４及びダミー受光素子側増幅器５２５の負帰還回路５２７が示されている。
【０１１２】
負帰還回路５２４は、例えば図１０（ａ）に示すように、複数の抵抗素子（受光素子側抵抗素子）５２４ａ〜５２４ｃ、５２４ｇを備えている。抵抗素子５２４ａ、５２４ｂ、５２４ｃ、５２４ｇのそれぞれの抵抗値は、Ｒ５１１、Ｒ５１２、Ｒ５１３、Ｒ５１４である。これらのうち、抵抗素子５２４ａ〜５２４ｃは、同相ノイズ検出回路５２１から供給される複数の同相ノイズ検出信号Ｓ１〜Ｓ３のそれぞれと対応している。
【０１１３】
また、負帰還回路５２４は、それぞれの抵抗素子５２４ａ〜５２４ｃに対応する複数のスイッチング素子（受光素子側スイッチング素子）５２４ｄ〜５２４ｆを備えている。スイッチング素子５２４ｄ〜５２４ｆは、例えばＮＭＯＳで構成されている。図１０（ａ）に示すように、抵抗素子５２４ａ〜５２４ｃ、５２４ｇは、直列に接続され、スイッチング素子５２４ｄ〜５２４ｆは、対応するそれぞれの抵抗素子５２４ａ〜５２４ｃと並列に接続されている。スイッチング素子５２４ｄ〜５２４ｆのゲートには、同相ノイズ検出回路５２１から同相ノイズ検出信号Ｓ１〜Ｓ３がそれぞれ供給される。スイッチング素子５２４ｄ〜５２４ｆは、対応する同相ノイズ検出信号Ｓ１〜Ｓ３に基づいてオン・オフを切り換える。
【０１１４】
また、負帰還回路５２４は、例えば図１０（ｂ）に示すように、抵抗素子５２４ａ〜５２４ｃが並列に接続された構成であってもよい。スイッチング素子５２４ｄ〜５２４ｆは、対応する抵抗素子５２４ａ〜５２４ｃと直列に接続される。
【０１１５】
負帰還回路５２７は、例えば図１０（ａ）に示すように、複数の抵抗素子（ダミー受光素子側抵抗素子）５２７ａ〜５２７ｃ、５２７ｇを備えている。抵抗素子５２７ａ、５２７ｂ、５２７ｃ、５２７ｇのそれぞれの抵抗値は、Ｒ５２１、Ｒ５２２、Ｒ５２３、Ｒ５２４である。これらのうち、抵抗素子５２７ａ〜５２７ｃは、同相ノイズ検出回路５２１から供給される複数の同相ノイズ検出信号Ｓ１〜Ｓ３のそれぞれと対応している。
【０１１６】
また、負帰還回路５２７は、それぞれの抵抗素子５２７ａ〜５２７ｃに対応する複数のスイッチング素子（ダミー受光素子側スイッチング素子）５２７ｄ〜５２７ｆを備えている。スイッチング素子５２７ｄ〜５２７ｆは、例えばＮＭＯＳで構成されている。図１０（ａ）に示すように、抵抗素子５２７ａ〜５２７ｃ、５２７ｇは、直列に接続され、スイッチング素子５２７ｄ〜５２７ｆは、対応するそれぞれの抵抗素子５２７ａ〜５２７ｃと並列に接続されている。スイッチング素子５２７ｄ〜５２７ｆのゲートには、同相ノイズ検出回路５２１から同相ノイズ検出信号Ｓ１〜Ｓ３がそれぞれ供給される。スイッチング素子５２７ｄ〜５２７ｆは、対応する同相ノイズ検出信号Ｓ１〜Ｓ３に基づいてオン・オフを切り換える。
【０１１７】
また、負帰還回路５２７は、例えば図１０（ｂ）に示すように、抵抗素子５２７ａ〜５２７ｃが並列に接続された構成であってもよい。スイッチング素子５２７ｄ〜５２７ｆは、対応する抵抗素子５２７ａ〜５２７ｃと直列に接続される。
【０１１８】
同相ノイズ検出回路５２１は、レファレンス信号のオフセット電圧Ｖｏｆｆのレベルに応じた複数の同相ノイズ検出信号Ｓ１〜Ｓ３を、受光素子側増幅器５２２の負帰還回路５２４及びダミー受光素子側増幅器５２５の負帰還回路５２７へ供給する。
【０１１９】
同相ノイズ検出回路５２１は、例えば、閾値電圧が第１の同相ノイズ検出電圧Ｖｎ１、第２の同相ノイズ検出電圧Ｖｎ２、第３の同相ノイズ検出電圧Ｖｎ３（Ｖｎ１＜Ｖｎ２＜Ｖｎ３）に設定された、複数のＣＭＯＳインバータ回路で構成されている。これらのＣＭＯＳインバータ回路の入力端は、ダミー受光素子側増幅器５２５の出力端と接続されている。
【０１２０】
閾値電圧が第１の同相ノイズ検出電圧Ｖｎ１に設定されたＣＭＯＳインバータ回路の出力端は、スイッチング素子５２４ｄ、５２７ｄのゲートと接続されている。このＣＭＯＳインバータ回路は、第１の同相ノイズ検出信号Ｓ１を供給する。以下、このＣＭＯＳインバータ回路を第１のＣＭＯＳインバータ回路とよぶ。
【０１２１】
閾値電圧が第２の同相ノイズ検出電圧Ｖｎ２に設定されたＣＭＯＳインバータ回路の出力端は、スイッチング素子５２４ｅ、５２７ｅのゲートと接続されている。このＣＭＯＳインバータ回路は、第２の同相ノイズ検出信号Ｓ２を供給する。以下、このＣＭＯＳインバータ回路を第２のＣＭＯＳインバータ回路とよぶ。
【０１２２】
閾値電圧が第３の同相ノイズ検出電圧Ｖｎ３に設定されたＣＭＯＳインバータ回路の出力端は、スイッチング素子５２４ｆ、５２７ｆのゲートと接続されている。このＣＭＯＳインバータ回路は、第３の同相ノイズ検出信号Ｓ３を供給する。以下、このＣＭＯＳインバータ回路を第３のＣＭＯＳインバータ回路とよぶ。
【０１２３】
＜オフセット電圧の設定方法＞
ここで、本実施の形態におけるオフセット電圧の設定方法について説明する。なお、以下では、負帰還回路５２４、５２７が図１０（ａ）に示す回路構成である場合について説明する。図１１は、本発明の実施の形態６に係る入力オフセット電圧の波形の例を示す図である。
【０１２４】
（１）ダミー受光素子側増幅器５２５から供給されるレファレンス信号のオフセット電圧Ｖｏｆｆが、第１の同相ノイズ検出電圧Ｖｎ１より低い場合、ノイズ電流ＩｎはＩ５１より小さい（Ｉｎ＜Ｉ５１）。この場合、第１〜第３のＣＭＯＳインバータ回路は、ハイレベルの同相ノイズ検出信号Ｓ１〜Ｓ３を供給する。この場合、スイッチング素子５２４ｄ〜５２４ｆ、５２７ｄ〜５２７ｆはオンするので、負帰還回路５２４、５２７のそれぞれの抵抗値Ｒ５１、Ｒ５２は、最小値のＲ５１４、Ｒ５２４となる。このとき、オフセット電圧Ｖｏｆｆは最小値に設定される。したがって、図１１に示すように、入力オフセット電圧の絶対値は最小となる。
【０１２５】
（２）ダミー受光素子側増幅器５２５から供給されるレファレンス信号のオフセット電圧Ｖｏｆｆが、第１の同相ノイズ検出電圧Ｖｎ１より高く、第２の同相ノイズ検出電圧Ｖｎ２より低い場合について説明する。この場合、ノイズ電流Ｉｎは、Ｉ５１より大きく、Ｉ５２より小さくなっている（Ｉ５１＜Ｉｎ＜Ｉ５２）。
【０１２６】
第１のＣＭＯＳインバータ回路は、ローレベルの同相ノイズ検出信号Ｓ１を供給する。第２〜第３のＣＭＯＳインバータ回路は、ハイレベルの同相ノイズ検出信号Ｓ２〜Ｓ３を供給する。これにより、スイッチング素子５２４ｄ、５２７ｄはオフし、スイッチング素子５２４ｅ、５２４ｆ、５２７ｅ、５２７ｆはオンする。このため、負帰還回路５２４、５２７のそれぞれの抵抗値Ｒ５１、Ｒ５２は、Ｒ５１４＋Ｒ５１１、Ｒ５２４＋Ｒ５２１となる。これにより、オフセット電圧Ｖｏｆｆは、前述の（１）の場合より高く設定される。したがって、図１１に示すように、入力オフセット電圧の絶対値は（１）の場合よりも大きくなる。
【０１２７】
（３）ダミー受光素子側増幅器５２５から供給されるレファレンス信号のオフセット電圧Ｖｏｆｆが、第２の同相ノイズ検出電圧Ｖｎ２より高く、第３の同相ノイズ検出電圧Ｖｎ３より低い場合について説明する。この場合、ノイズ電流Ｉｎは、Ｉ５２より大きく、Ｉ５３より小さくなっている（Ｉ５２＜Ｉｎ＜Ｉ５３）。
【０１２８】
第１〜第２のＣＭＯＳインバータ回路は、ローレベルの同相ノイズ検出信号Ｓ１〜Ｓ２を供給する。第３のＣＭＯＳインバータ回路は、ハイレベルの同相ノイズ検出信号Ｓ３を供給する。これにより、スイッチング素子５２４ｄ、５２４ｅ、５２７ｄ、５２７ｅはオフし、スイッチング素子５２４ｆ、５２７ｆはオンする。このため、負帰還回路５２４、５２７のそれぞれの抵抗値Ｒ５１、Ｒ５２は、Ｒ５１４＋Ｒ５１１＋Ｒ５１２、Ｒ５２４＋Ｒ５２１＋Ｒ５２２となる。これにより、オフセット電圧Ｖｏｆｆは、前述の（２）の場合より高く設定される。したがって、図１１に示すように、入力オフセット電圧の絶対値は（２）の場合よりも大きくなる。
【０１２９】
（４）ダミー受光素子側増幅器５２５から供給されるレファレンス信号のオフセット電圧Ｖｏｆｆが、第３の同相ノイズ検出電圧Ｖｎ３より高い場合について説明する。この場合、ノイズ電流Ｉｎは、Ｉ５３大きくなっている（Ｉｎ＞Ｉ５３）。
【０１３０】
第１〜第３のＣＭＯＳインバータ回路は、ローレベルの同相ノイズ検出信号Ｓ１〜Ｓ３を供給する。これにより、スイッチング素子５２４ｄ〜５２４ｆ、５２７ｄ〜５２７ｆはオフする。このため、負帰還回路５２４、５２７のそれぞれの抵抗値Ｒ５１、Ｒ５２は、Ｒ５１４＋Ｒ５１１＋Ｒ５１２＋Ｒ５１３、Ｒ５２４＋Ｒ５２１＋Ｒ５２２＋Ｒ５２３となる。これにより、オフセット電圧Ｖｏｆｆは、前述の（３）の場合より高い最大値に設定される。したがって、図１１に示すように、入力オフセット電圧の絶対値は（３）の場合よりも大きく最大になる。
【０１３１】
＜その他の回路構成＞
なお、同相ノイズ検出回路５２１は、このような構成に限定されるものではなく、オフセット電圧Ｖｏｆｆのレベルに応じた同相ノイズ検出信号Ｓ１〜Ｓ３を供給できる回路であればよい。また、ダミー同相ノイズ検出回路３２１も、同相ノイズ検出回路５２１と同様の構成を備えていることが望ましい。また、本実施の形態においても、図４等に示すダミーオフセット電圧設定回路２２８が設けられてもよい。
【０１３２】
＜本実施の形態による効果＞
本実施の形態によれば、オフセット電圧Ｖｏｆｆのレベルに応じて、負帰還回路５２４、５２７の抵抗値Ｒ５１、Ｒ５２を多段階に設定することができる。これにより、同相ノイズのレベルに応じて、オフセット電圧Ｖｏｆｆを適切な値に設定することが可能となり、入力オフセット電圧の低減とＣＭＲ耐量の向上とを、より効果的に両立させた半導体装置が提供される。
【０１３３】
（実施の形態７）
図１２は、本発明の半導体装置の使用例を示す図である。図１２には、本発明の半導体装置が搭載されたインバータシステムの構成の一例を示す回路図である。図１２に示すインバータシステム１０００は、半導体装置１００１、マイクロコントロールユニット（ＭＣＵ：Ｍｉｃｒｏ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）１０１０、制御回路１０２０、モータ１０３０を備えている。
【０１３４】
インバータシステム１０００では、マイクロコントロールユニット１０１０から供給された制御信号（電気信号）が、半導体装置１００１を介して制御回路１０２０へ供給されることにより、モータ１０３０の制御が行われる。
【０１３５】
図１２の半導体装置１００１は、フォトカプラ１０、ドライバ回路１００２、及び保護回路１００３を備えている。なお、図１２では、実施の形態１〜６で述べた出力回路が、ドライバ回路１００２に組み込まれてれた構成となっているが、出力回路は、ドライバ回路１００２とは別体で構成されても構わない。また、ドライバ回路１００２や保護回路１００３は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）として構成されても構わない。
【０１３６】
インバータシステム１０００における制御信号の伝達方法について説明する。マイクロコントロールユニット１０１０は、制御信号（電気信号）を半導体装置１００１に設けられたフォトカプラ１０の発光側へ供給する。フォトカプラ１０の発光素子は、マイクロコントロールユニット１０１０から供給される電気信号を光信号に変換し、受光側へ送信する。フォトカプラ１０の受光素子は、発光素子から送信された光信号を受信し、受信した光を電気信号へ変換し、変換した電気信号をドライバ回路１００２の出力回路へ供給する。
【０１３７】
出力回路は、フォトカプラ１０から供給された電気信号から同相ノイズ信号を除去し、同相ノイズを除去した電気信号を、ドライバ回路１００２の他の回路や制御回路１０２０へ供給する。制御回路１０２０は、ドライバ回路１００２から供給される電気信号に基づいてモータ１０３０を制御する。
【０１３８】
本実施の形態によれば、半導体装置１００１における入力オフセット電圧の低減とＣＭＲ耐量が向上しているので、誤動作の発生が抑えられたインバータシステム１０００が提供される。
【０１３９】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【符号の説明】
【０１４０】
１、１０１、２０１、３０１、４０１、５０１…半導体装置、１０…フォトカプラ、１１…発光素子、１２…受光素子、１５…ダミー受光素子、１５ａ…遮光部材、２０、１２０、２２０、３２０、４２０、５２０…出力回路、２１、１２１、４２１、５２１…同相ノイズ検出回路、２２、５２２…受光素子側増幅器、２４、５２４…受光素子側負帰還回路、２４ａ、２４ｂ…受光素子側抵抗素子、２４ｃ…受光素子側スイッチング素子、２５、５２５…ダミー受光素子側増幅器、２７、５２７…ダミー受光素子側負帰還回路、２７ａ、２７ｂ…ダミー受光素子側抵抗素子、２７ｃ…ダミー受光素子側スイッチング素子、２８、２２８…ダミーオフセット電圧設定回路、３２１…ダミー同相ノイズ検出回路、４２８…オフセット電圧設定回路、４２８ｂ…第１のオフセット電圧設定用スイッチング素子、４２８ｃ…第２のオフセット電圧設定用スイッチング素子、４２８ｄ…オフセット電圧切換用スイッチング素子
【図１】
2019110438.tif 000003
【図２】
2019110438.tif 000004
【図３】
2019110438.tif 000005
【図４】
2019110438.tif 000006
【図５】
2019110438.tif 000007
【図６】
2019110438.tif 000008
【図７】
2019110438.tif 000009
【図８】
2019110438.tif 000010
【図９】
2019110438.tif 000011
【図１０】
2019110438.tif 000012
【図１１】
2019110438.tif 000013
【図１２】
2019110438.tif 000014
【図１３】
2019110438.tif 000015