(57)【要約】      （修正有）【課題】電子バックプレーンで屈曲可能性や可撓性を向上させる。【解決手段】ＴＦＴバックプレーンは、可撓性基板５０２と、基板５０２と関連付けられた第１の組のアドレス線接点（ゲート線接点）５０４と、第２の組のアドレス線接点（データ線接点）５０６と、を備える。第１の組のアドレス線接点５０４および第２の組のアドレス線接点５０６は、定義する垂直方向に対して、互いに基板５０２の対向側に配置される。第１の組のアドレス線および第２の組のアドレス線が、それぞれ、垂直方向およびその定義された垂直方向に対して斜めまたは非垂直方向のうちのいずれか一方に進行するように設計される。第１の組のアドレス線および第２の組のアドレス線はそれぞれ、第１の組のアドレス線接点５０４と第２の組のアドレス線接点５０６に接続される。【選択図】図５Ｃ
2019110526.tif 000002
【特許請求の範囲】
【請求項１】
可撓性ＴＦＴバックプレーンであって、
可撓性基板と、
前記基板と関連付けられた第１の組のアドレス線接点と、
前記基板と関連付けられた第２の組のアドレス線接点であって、前記第１の組のアドレス線接点および前記第２の組のアドレス線接点が、定義する垂直方向に対して、互いに前記基板の対向側に配置されている、第２の組のアドレス線接点と、
前記定義された垂直方向、および前記定義された垂直方向に対して斜め方向のうちのいずれか一方に進行するように設計された第１の組のアドレス線であって、前記第１の組のアドレス線が前記第１の組のアドレス線接点に接続されている、第１の組のアドレス線と、
前記定義された垂直方向に対して斜め方向、並びに前記定義された垂直方向に対して斜め方向および水平方向の組み合わせのうちのいずれか一方に進行するように設計された第２の組のアドレス線であって、前記第２の組のアドレス線が前記第２の組のアドレス線接点と接続されている、第２の組のアドレス線と、
前記第１の組のアドレス線と前記第２の組のアドレス線との間に配置された少なくとも１つの絶縁層と、
前記基板の境界内にアレイ状に配列された複数のＴＦＴであって、前記ＴＦＴが、前記第１の組のアドレス線および前記第２の組のアドレス線によってアドレス指定されている、複数のＴＦＴと、を備える、可撓性ＴＦＴバックプレーン。
【請求項２】
デジタルＸ線検出器を形成するためのコンポーネントをさらに含む、請求項１に記載の可撓性ＴＦＴバックプレーン。
【請求項３】
前記第１の組のアドレス線接点が、データ線接点であり、前記第２の組のアドレス線接点が、ゲート線接点である、請求項１に記載の可撓性ＴＦＴバックプレーン。
【請求項４】
前記第１の組のアドレス線が、一組のデータ線であり、前記第２の組のアドレス線が、一組のゲート線である、請求項３に記載の可撓性ＴＦＴバックプレーン。
【請求項５】
前記一組のデータ線が、前記斜め方向に進行する、請求項４に記載の可撓性ＴＦＴバックプレーン。
【請求項６】
前記一組のデータ線が、前記垂直方向に進行する、請求項４に記載の可撓性ＴＦＴバックプレーン。
【請求項７】
前記アドレス線の配列が、前記ＴＦＴアレイのすべての画素をアドレス指定する、請求項１に記載の可撓性ＴＦＴバックプレーン。
【請求項８】
可撓性ＴＦＴバックプレーンを形成する方法であって、
可撓性基板を準備することと、
前記基板と関連付けられた第１の組のアドレス線接点を形成することと、
前記基板と関連付けられた第２の組のアドレス線接点であって、前記第１の組のアドレス線接点および前記第２の組のアドレス線接点が、定義する垂直方向に対して、互いに前記基板の対向側に配置されている、第２の組のアドレス線接点、を形成することと、
前記定義された垂直方向、および前記定義された垂直方向に対して斜め方向のうちのいずれか一方に進行するように設計された第１の組のアドレス線であって、前記第１の組のアドレス線が前記第１の組のアドレス線接点に接続されている、第１の組のアドレス線、を形成することと、
前記定義された垂直方向に対して斜め方向、並びに前記定義された垂直方向に対して斜めおよび水平方向の組み合わせのうちのいずれか一方に進行するように設計された第２の組のアドレス線であって、前記第２の組のアドレス線が前記第２の組のアドレス線接点に接続されている、第２の組のアドレス線、を形成することと、
前記第１の組のアドレス線と前記第２の組のアドレス線との間に配置された少なくとも１つの絶縁層を形成することと、
前記基板の境界内にアレイ状に配列された複数のＴＦＴであって、前記ＴＦＴが、前記第１の組のアドレス線および前記第２の組のアドレス線によってアドレス指定されている、複数のＴＦＴ、を設けることと、を含む、方法。
【請求項９】
前記第１の組のアドレス線接点が、データ線接点であり、前記第２の組のアドレス線接点が、ゲート線接点である、請求項８に記載の方法。
【請求項１０】
前記第１の組のアドレス線が、一組のデータ線であり、前記第２の組のアドレス線が、一組のゲート線である、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、電子バックプレーンに関し、より詳細には、屈曲可能な可撓性基板を使用するバックプレーンに関する。
【０００２】
バックプレーンは、ゲート線およびデータ線を介してアドレス指定される、ただし以下に限定されない、トランジスタ（例えば、薄膜トランジスタ（ＴＦＴ）等）を含む、電子コンポーネントを担持する。
【０００３】
従来より、バックプレーンは、ガラス基板を使って作製され、その結果として、剛性のあるバックプレーンをもたらし、このことが、それらのバックプレーンが使用され得る領域を制限している。このため、バックプレーン自体の全体的な屈曲可能性または可撓性を向上させるために、屈曲可能な可撓性のある（例えば、プラスチック、ポリマー等）基板を使ってバックプレーンを製造することが現在の関心事であり、このことが、バックプレーンが使用され得る領域を拡大させる。
【０００４】
しかしながら、屈曲可能な可撓性バックプレーンに関する課題は、バックプレーンの電子デバイス（例えば、ＴＦＴ等）をアドレス指定するために使用される電子素子にある。そのような電子素子には、チップオンフレックス（ＣＯＦ）パッケージおよび／または印刷配線板（ＰＣＢ）が挙げられる。これらの電子素子は、屈曲可能な可撓性基板よりも、屈曲可能可撓性がはるかに小さい。このため、普通のバックプレーンアーキテクチャを使用する場合、屈曲可能な可撓性基板の利点が減殺される。特に、そのようなアーキテクチャでは、アドレス指定線の組（例えば、データアドレス指定線およびゲートアドレス指定線）が、実質的に９０度で互いに交差する（異なる金属層内ではあるが、互いに分離されている）、実質的に水平および垂直の様式で進行している。この配列により、関連するアドレス指定電子素子（例えば、チップオンフレックス（ＣＯＦ）パッケージ、ＰＣＢ等）が、バックプレーンの近くの側の上に配置されるのを可能にし、バックプレーンの全体的な可撓屈曲可能性を制限するように作用する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示は、屈曲可能性および可撓性を向上させるために既存の制限を克服するバックプレーンの設計および製造に関する。
【０００６】
可撓性ＴＦＴバックプレーンが、可撓性基板と、その基板と関連付けられた第１の組のアドレス線接点と、その基板と関連付けられた第２の組のアドレス線接点と、を備える。第１の組のアドレス線接点および第２の組のアドレス線接点は、定義する垂直方向に対して、互いに基板の対向側に配置される。第１の組のアドレス線が、垂直方向、および定義された垂直方向に対して斜めまたは非垂直方向のうちのいずれか一方に進行するように設計され、同時に、第１の組のアドレス線は、第１の組のアドレス線接点に接続される。また、定義された垂直方向に対して斜めまたは非垂直方向、ならびにその定義された垂直方向に対して斜めおよび水平方向の組み合わせのうちのいずれか一方に進行するように設計された第２の組のアドレス線も設けられ、同時に、第２の組のアドレス線は、第２の組のアドレス線接点に接続される。少なくとも１つの絶縁層が、第１の組のアドレス線と第２の組のアドレス線との間に配置され、複数のＴＦＴが基板の境界内にアレイ状に配列され、それらのＴＦＴは、第１の組のアドレス線および第２の組のアドレス線によりアドレス指定される。
【図面の簡単な説明】
【０００７】
【図１】アクティブマトリクスの近くの側の上にゲートドライバおよびデータ読み出しを備えるアクティブマトリクス検出器ＴＦＴバックプレーンの従来の構造を例示する図である。
【図２】ゲートドライバ素子が、データ読み出し素子側と対向するバックプレーンの片側の上にあり、連続的な屈曲または柔軟さを向上させることが可能な本開示によるバックプレーン構造を例示する図である。
【図３Ａ】本開示による、ＴＦＴバックプレーンセグメントの対向側の上で終端しているゲートおよびデータアドレス線の設計および構成の一実施形態を例示する図である。
【図３Ｂ】本開示による、ＴＦＴバックプレーンセグメントの対向側の上で終端しているゲートおよびデータアドレス線の設計および構成の一実施形態を例示する図である。
【図３Ｃ】本開示による、ＴＦＴバックプレーンセグメントの対向側の上で終端しているゲートおよびデータアドレス線の設計および構成の一実施形態を例示する図である。
【図３Ｄ】本開示による、ＴＦＴバックプレーンセグメントの対向側の上で終端しているゲートおよびデータアドレス線の設計および構成の一実施形態を例示する図である。
【図４Ａ】本開示による、ＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図４Ｂ】本開示による、ＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図４Ｃ】本開示による、ＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図４Ｄ】本開示による、ＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図５Ａ】アレイを横切って斜めに進行し、そしてアレイの外側の縁に到達すると連続して後退するようなゲート線およびデータ線の両方を備える配列をアドレス指定するＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図５Ｂ】アレイを横切って斜めに進行し、そしてアレイの外側の縁に到達すると連続して後退するようなゲート線およびデータ線の両方を備える配列をアドレス指定するＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図５Ｃ】アレイを横切って斜めに進行し、そしてアレイの外側の縁に到達すると連続して後退するようなゲート線およびデータ線の両方を備える配列をアドレス指定するＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図５Ｄ】アレイを横切って斜めに進行し、そしてアレイの外側の縁に到達すると連続して後退するようなゲート線およびデータ線の両方を備える配列をアドレス指定するＴＦＴバックプレーンセグメントの設計および構成の代替となる実施形態を例示する図である。
【図５Ｅ】各画素の近くに２つのゲート線および２つのデータ線が存在するアレイの領域内の画素配列の拡大図を例示し、ここで、ひし形が各画素内のフォトダイオードの場所を例示する図である。
【図６】画素配列のより詳細な図である。
【図７】典型的な屈曲可能な検出器を示す図である。
【発明を実施するための形態】
【０００８】
ＴＦＴ等のような電子デバイスのアレイを実装するバックプレーンは、広範囲の製品およびシステムにおいて有用である。向上した屈曲可能可撓性を備えるバックプレーンを提供することが、そのようなバックプレーンの有用性をさらに向上させる。本明細書に記載された実施形態では、バックプレーンの対向側に（互いに隣接することとは対照的に）配置された（以下に限定されない、ＣＯＦおよびＰＣＢを含むアドレス指定電子素子の）ゲートおよびデータアドレス指定接点、並びにアレイのすべてのＴＦＴ画素をアドレス指定するように設計されたゲートアドレス線およびデータアドレス線の配列を有するＴＦＴ型バックプレーンが開示されている。開示された実施形態は、多数ある中でも、Ｘ線検出器、ＬＣＤ素子、ＯＬＥＤ素子、および反射型ディスプレイを含む検出器用などの広範囲の実施態様において使用されることができる。したがって、本説明が、特定の実施態様について記載することがある一方で、本明細書に記載されたアーキテクチャを備えるバックプレーンは、それらの実施態様に限定されないことを理解されたい。
【０００９】
説明の目的のため、以下に、デジタルＸ線検出器などの検出器と一緒に使用するために開示された実施態様について記載する。これらのデバイスは、一般に、アモルファスシリコン（ａ−Ｓｉ）薄膜トランジスタ（ＴＦＴ）バックプレーンおよびａ−Ｓｉフォトダイオードを使ってガラス上に作製することができる。他の材料として、例えば、以下に限定されないが、ＴＦＴの場合には、金属酸化物、多結晶シリコン、および有機半導体、並びにフォトダイオードの場合には、有機材料を使用することができる。Ｘ線シンチレータは、バックプレーンと接触させて配置され、Ｘ線をフォトダイオードにより検出される光に変換する。シンチレータは、一般的に、テルビウム添加ガドリニウム酸硫化物（ＧＯＳ）またはヨウ化セシウムのどちらかであるが、他の材料も可能である。このＧＯＳは、バックプレーンに接着剤で結合されてもよく、または単純に押し込まれて接触されてもよい。ヨウ化セシウムは、バックプレーン上に直接堆積されてもよく、または押し込まれて接触される別個の層として形成されてもよい。別のアプローチとしては、きわめて類似したＴＦＴバックプレーンと一緒にセレンなどのＸ線光導電体を使用することである。本開示は、どちらの種類の構造、並びに既知の製造プロセスを使った表示装置の製造を含む他の種類の構造にも適用する。
【００１０】
同じＴＦＴおよびフォトダイオード構造を、ガラスではなくプラスチック基板上に堆積して、屈曲可能な可撓性基板を形成することができる。ＴＦＴ検出器バックプレーンによりアドレス指定されたフォトダイオードアレイを可撓性基板上に作製するための様々な既知の作製プロセスが存在する。現行の製造に使用されている一般的な方法は、従来のガラス基板上に薄いポリイミド（ＰＩ）層を形成することである。次いで、ＴＦＴバックプレーンは、ＰＩ層のないガラス上に製造される場合と同じプロセスを使って製造される。その処理が完了した後、ＧＯＳシンチレータが前面に結合され、薄いＰＩ膜およびａ−Ｓｉ層を支持する。次いで、その組み合わせは、ガラス基板から解放され、プラスチック層が、追加的な保護のために、裏面に結合される。プラスチック基板およびＧＯＳシンチレータの可撓性の性質は、アレイを屈曲可能にする。
【００１１】
屈曲可能な検出器は、例えば、パイプラインまたは他の湾曲した対象物を検査し、剛性のある平面検出器を導入できない限られた空間内の対象物を画像化し、並びに快適性および解像度を向上させるために人体に適合させることが関心事となっている。
【００１２】
記載されたデジタルＸ線検出器などのアクティブマトリクス設計は、ＴＦＴのゲート線（また、スキャン線とも呼ばれる）に電圧パルスを順番に印加することによりアドレス指定を実行し、同時にデータ線上の電荷信号を読み出す。
【００１３】
図１に転じると、屈曲可能な可撓性基板１０２を有する屈曲可能な可撓性バックプレーン構造体１００が例示され、ＴＦＴマトリクス１０４（従来の方法で形成された複数のＴＦＴ並びに関連するゲート線およびデータ線を含む）を担持する。ゲート線部分１０６、１０８（ゲート線のこれらのゲート線部分の多数の追加部分が存在すると理解されるが、見やすくするために２本の単一線として示されている）は、ＴＦＴマトリクス１０４から延長し、ゲート接点１１１、１１３を介して、通常、シリコン集積回路（ゲートチップ）１１０、１１２の形態でシフトレジスタと接触する。一般的には、ゲートチップ１１０、１１２は、基板１０２に結合されているゲートチップオンフレックス（ＣＯＦ）パッケージ１１４、１１６上に実装される。同様に、データ線部分１１８、１２０（再度、見やすくするために２つの単一線）が、データ読出しチップ１２２、１２４に接続され、それらのチップは、ＣＯＦパッケージ１２６、１２８のいずれかの中にあるか、かつ／または屈曲可能な可撓性基板１０２上の配線板（ＰＣＢ）１３０上に実装されている。データＣＯＦ１２６、１２８は、ＰＣＢ１３０に直接接続される場合が多いが、市販のゲートチップの多くは、ＰＣＢへの接続を必要としない。
【００１４】
図１からわかるように、ゲートパッケージ１１４、１１６およびデータパッケージ１２６、１２８（並びにＰＣＢ１３０）は、屈曲可能な可撓性基板１０２のすぐ近くの側の上に配置されている。
【００１５】
構造体１００の１次元屈曲は、ＰＣＢ１３０を屈曲させる必要がないため、ゲート線方向（図１の１３２を参照）の曲率を伴って良好に実行される。しかしながら、ゲートチップ１１０、１１２は、剛性のあるシリコンであるため、ＣＯＦパッケージ１１４、１１６は、いくらかの屈曲を許容するが、その屈曲は、また、ＣＯＦ１１４、１１６内に埋め込まれた剛性のあるゲートチップ１１０、１１２の屈曲可能性の不足によっても厳しく制限される。
【００１６】
図１の構造体１００の制限された屈曲可能可撓性に対して提案された解決策は、図１に示すようなすぐ近くの側にではなく、図２の構造体１２０に例示されているように、バックプレーンアレイの対向側に配置されたゲート電子素子（例えば、ゲートＣＯＦなどのゲートドライバ）およびデータ電子素子（例えば、データＣＯＦなどのデータ読み出し接続）を備えるバックプレーン設計を製造することである。しかしながら、この構成は、ゲートおよびデータアドレス線の従来の配列（すなわち、水平対垂直において、ゲートおよびデータアドレス線の９０度交差を引き起こす）を用いることは、不可能である。したがって、本開示は、屈曲可能性および可撓性を向上させる方法によりＴＦＴのアレイをアドレス指定することができるアーキテクチャについて説明する。以上のように、便宜上、図２のＴＦＴマトリクス１０４ａは、従来の方法によりアドレス指定線を描いているように見えるかもしれないが、このＴＦＴマトリクス１０４ａは、本明細書に開示されているように、図２に示すようなゲート電子素子およびデータ電子素子の場所を与えるアドレス線配列を含むことを意図していることが理解される。
【００１７】
図３Ａ〜３Ｄに転じると、バックプレーンアーキテクチャの各段階が示されており、そのバックプレーンアーキテクチャは、トランジスタ（ＴＦＴ）アレイを担持する屈曲可能な可撓性基板の対向側の上にゲート線接点およびデータ線接点の場所を与えている。図３Ａは、データ線のレイアウトを示し、図３Ｂは、ゲート線のレイアウトを示し、図３Ｃは、組み合わされた各層を備えるバックプレーンを示し、図３Ｄは、絶縁体層を示し、かつ本実施形態の１つまたは２つ以上の絶縁体層を表す。
【００１８】
屈曲可能な可撓性基板の対向側の上のゲート線接点およびデータ線接点の場所は、屈曲可能な可撓性バックプレーン上にアドレス指定線（すなわち、データ線およびゲート線）の独自の設計レイアウトを用いることによって達成されている。図３Ａ〜３Ｄは、より大きなバックプレーン配列の一部を表すと理解され、前述した図２のゲート電子素子およびデータ電子素子が、ゲート線接点およびデータ線接点と関連付けられていると認識され得る。
【００１９】
図３Ａの構成３００に戻ると、屈曲可能な可撓性基板３０２、関連するゲート線接点３０４、関連するデータ線接点３０６、および垂直データ線３０８が例示されている。データ線３０８は、従来のレイアウトのように、バックプレーンアレイの底部側のデータ線接点３０６に接続されている。製造においては、基板３０２の境界内のデータ線は、基板３０２と異なる金属層、並びに、以下に限定されないが、本実施形態、ならびに本明細書中の他の実施形態の関連するゲート線接点３０４およびデータ線接点３０６を含む他のコンポーネント内に設けられていることが理解される。また、線３０８は、ゲート線接点３０４とデータ線接点３０６との間に定義された垂直方向と同程度に垂直であることも理解される。
【００２０】
ここで、図３Ｂに転じると、本開示によるゲート線レイアウト３２０が例示されている。説明のために、基板３０２、並びにそれぞれが基板３０２と関連付けされたゲート線接点３０４およびデータ線接点３０６が再度示されている。
【００２１】
最初に、（定義された垂直方向に対して）斜め（また、非垂直とも呼ばれる）のゲート線３２６ａ〜３２６ｈが、バックプレーンアレイの右側の上部領域３２２（すなわち、基板の境界内にＴＦＴマトリクスアレイを含む領域）から開始し、ゲート線接点３０４に向かって、かつ／またはその中に、上方に移動するように、アレイの左側３２４にこれらのゲート線を延長して生成されている。斜めゲート線３２６ｅ〜３２６ｈ（レイアウトを得る目的のためだが、実際の製造では存在しない）のいくつかは、基板３０２の縁を通り過ぎて延長していることに注意されたい。図３Ｃからわかるように、ゲート線およびデータ線は、実際の矩形アレイのすべての点で交差し、この設計が、アレイ内のすべての画素のマトリクスアドレス指定をもたらすことが可能であることを示している。
【００２２】
レイアウト工程の次のステップは、バックプレーンアレイの基板の左垂直面に対して、バックプレーンアレイの基板の左側に突き出るゲート線３２６ｅ〜３２６ｈのレイアウトを反射させ、または折り畳むことである。これらが、反射した、または折り畳まれたゲート線３２６ｅ’〜３２６ｈ’である。このことは、ゲート線３２６ｅ’〜３２６ｈ’が、ゲート線接点３０４から左斜め下方に接続および進行するように描かれ、そしてゲート線がアレイの縁に到達すると、ゲート線は、続いて右斜め下方（すなわち、バックプレーンアレイの基板の境界内にあるそれらの３２６ｅ〜３２６ｈの部分）に進行することを意味する。この設計手順により、全ての画素が本開示のアドレス指定構造によってアドレス指定されることが可能であることが保証される。
【００２３】
非反射または非折り畳みゲート線３２６ａ〜３２６ｄは、アレイの右上隅（すなわち、ゲート線３２６ｄからバックプレーンアレイの右手上隅）にＴＦＴ画素をアドレス指定することがわかる。反射ゲート線３２６ｅ’〜３２６ｇ’は、それらのゲート線に対応したバックプレーンアレイのその部分にＴＦＴ画素をアドレス指定する。基板またはアレイの幅が、それよりも大きくなるように設計されている場合、左下隅に至る反射ゲート線は、アレイ接点領域内のゲート線接点と交差しない。逆に、ゲート線３２８は、右側（反射Ｂと印されている）に向かって反射または折り畳まれ、この線は、左下のＴＦＴ画素をアドレス指定する。
【００２４】
製造において、基板３０２の境界内のゲート線は、基板３０２と異なる２つの別個の金属層内に設けられることが理解される。特に、図３Ｂのレイアウト内のゲート線が互いに交差するところはどこでも、短絡状態を回避するために、交差ゲート線のうちの一方が、１つの金属層内に製造され、他方の交差ゲート線が、第２の金属層内に製造される。
【００２５】
図３Ｃは、図３Ａのデータアドレス線、および図３Ｂのゲートアドレス線を組み合わせた結果のレイアウトを例示する（すなわち、データ線を担持する金属層、および同じ金属層内では他のゲート線と交差しないゲート線の部分をそれぞれ担持する２つの金属層）。また、複数のＴＦＴ／フォトダイオード構成３３２も示されており、それらは、構造上、適切に対応するデータ線およびゲート線（両者間の接続線は、図示せず）に選択的に接続されている。そのような接続線は、見やすくするため示していないことが理解され、同様にＴＦＴ／フォトダイオード構成３３２のサンプルしか例示しておらず、製造においては、さらに多くの構成３３２が設けられることになることが理解される。また、構成３３２は、以下に限定されないが、例えば、ディスプレイバックプレーンの構成に使用され得るような他の配列をさらに表すことも理解される。
【００２６】
図３Ｄは、本実施形態による、絶縁材料３４２で作製された絶縁体層３４０を例示し、バックプレーン構成に必要な絶縁体を表すことを意図されている。この実施形態では、２つの別個の絶縁体層がある。より詳細には、データ線を担持する金属層と、いくつかのゲートアドレス線を担持する２つの金属層のうちの１つとの間に１つの絶縁体層、並びに別個のゲートアドレス線の部分を担持する２つの金属層のそれぞれの間に第２の絶縁体層が存在する。したがって、絶縁層の適切な数および場所は、図３Ｃに示すようなバックプレーン内に含まれることが理解される。また、製造においては、ゲートまたはデータ線をＴＦＴ／フォトダイオードに接続するために、ヴィア開口部がこの絶縁層内に作製され得ることが理解され、そのようなヴィアは、見やすくするために図示されていない。
【００２７】
ここで図４Ａ〜４Ｄに転じると、余分なゲート線を反射または折り畳むのではなく、それらを平行移動させることによって作製された前述の設計の変更が例示されている。図４Ａは、データ線のレイアウトを示し、図４Ｂは、ゲート線のレイアウトを示し、図４Ｃは、アドレス層が組み合わされた（ゲートおよびデータ）バックプレーン４３０を示し、図４Ｄは、絶縁体層を示し、かつ本実施形態の１つまたは２つ以上の絶縁体層を表す。
【００２８】
図４Ａの構成４００に戻ると、屈曲可能な可撓性基板４０２、ゲート線接点４０４、データ線接点４０６、および垂直データ線４０８が例示されている。データ線４０８は、従来のレイアウトのように、バックプレーンアレイの底部側でのデータ線接点４０６に接続されている。製造においては、基板４０２の境界内のデータ線は、基板４０２とは異なる金属層内に設けられていると理解される。
【００２９】
ここで図４Ｂに転じると、ゲート線レイアウト４２０の説明が例示されている。説明のために、基板４０２、ゲート線接点４０４、およびデータ線接点４０６が、再度示されている。
【００３０】
最初に、この実施形態では、斜め（また、非垂直とも呼ばれる）のゲート線４２６ａ〜４２６ｇが、アレイの右側の上部領域４２２（例えば、基板の境界内のＴＦＴアレイ領域）から開始し、そして上方に移動するように（例えば、ゲート線接点４０４が配置されている図面ページの上部に向かって）、アレイの左４２４に向かってこれらのゲート線４２６ａ〜４２６ｇを延長して、生成されている。この場合、（反射または折り畳み線ではなく）接続する水平線４２８ａ〜４２８ｄが設けられている。図４Ｃは、説明されたデータ線レイアウトおよびゲート線レイアウトの組み合わせ４３０を例示している。また、複数のＴＦＴ／フォトダイオード構成４３２も示されており、それらは、製造において、適切に対応するデータ線およびゲート線（両者間のそこでの接続線は、図示せず）に選択的に接続されている。そのような接続線は、見やすくするために図示されていないことが理解され、同様に、ＴＦＴ／フォトダイオード構成４３２のサンプルのみが例示のために設けられ、製造実施時において、さらなる構成４３２が設けられ得ることが理解される。また、構成４３２は、以下に限定されないが、例えば、ディスプレイバックプレーンの構成内で使用され得るような他の配列をさらに表すことも理解される。
【００３１】
図４Ｄは、本実施形態による、絶縁材料４４２で作製された絶縁体層４４０を例示し、バックプレーン構成に必要な絶縁体を表すことを意図されている。この実施形態では、２つの別個の絶縁体層がある。より詳細には、データ線を担持する金属層と、いくつかのゲートアドレス線を担持する２つの金属層のうちの１つとの間に１つの絶縁体層、並びに別個のゲートアドレス線の部分を担持する２つの金属層のそれぞれの間に第２の絶縁体層が存在する。したがって、絶縁層の適切な数および場所は、図４Ｃに示すようなバックプレーン内に含まれることが理解される。また、製造において、ゲートまたはデータ線をＴＦＴ／フォトダイオードに接続するために、ヴィア開口部がこの絶縁層内に作製されることが理解され、そのようなヴィアは、見やすくするために図示されていない。
【００３２】
説明したように、図３Ａ〜３Ｄまたは４Ａ〜４Ｄの設計は、互いに交差し、かつデータ線とも交差するゲート線を有することに注意されたい。従来のＴＦＴ作製プロセスは、マトリクスアドレス指定を形成する２つの金属層を有するが、これは、例えば、ゲート線の交差により、図３Ｃおよび４Ｃに示す構成の製造を直ちに可能にするには十分ではない。
【００３３】
説明したように、１つの解決策は、追加の、第３の金属層を加えることであるが、これは、処理上の複雑さを増加させる。別の解決策は、必要に応じて各画素内に一対のヴィアを含ませ、同じ金属層内に設計された線が第１および第２の金属層を使って互いに交差するのを可能にすることである。例えば、互いに交差する必要がある２つのゲート線が、一対のヴィアを使用してデータ線層を通って引き回すことができる。その反対もまた、実行することが可能であり、データ線交差が、ゲート線層を通って引き回されることができることが理解される。しかしながら、アドレス線に沿って多数のヴィアを有することは、線抵抗を増やし、また、単一のヴィアが故障した場合、不良線が生じるため、問題となる可能性がある。
【００３４】
図３Ｃおよび４Ｃに示すゲートおよびデータ線の交差は、従来のＴＦＴバックプレーンの幾何学的形状のように、正方形（または長方形）ではない。しかしながら、画素は、フォトダイオードにより画定されているように、依然として正方形または長方形のままとすることができる。フォトダイオードは、アドレス線の上方の各層内に作製され、その縁は、アドレス線の方向に従う必要がない。別の選択肢として、水平方向に進行するアドレス線は、正方形のフォトダイオードの縁の周辺に引き回されることが可能であり、その結果、ジグザグ形状を有して斜めゲート線を形成することとなる。
【００３５】
図３Ｃおよび４Ｃの設計は、ゲート接点から両方向に斜めに進行するゲート線を有し、ゲート線の総数は、垂直列の画素の画素数よりも多い。しかしながら、２つの方向に進行する一対のゲート線は、同じゲート接点に接続されることができる。２つのゲート線が１つの画素で交差する場合、その設計は、一方または他方のゲート線を選択して画素のアドレス指定を行う。よって、通常の構成よりも多くのゲート接点を有する必要がない。しかしながら、一対のゲート線を別々にアドレス指定することが、設計上の選択となり得る。
【００３６】
図５Ａ〜５Ｄは、アドレス指定設計を例示し、この設計は、ゲートおよびデータ線の両方を斜め（また、非垂直とも呼ばれる）に描き、すべての画素をアドレス指定することができるように、図３Ｂに開示された同様の方法、すなわち、その図に関連して説明したような反射または折り畳みを使って構造化されている。
【００３７】
図５Ａは、データ線のレイアウトを示し、図５Ｂは、ゲート線のレイアウトを示し、図５Ｃは、各層が組み合わされたバックプレーンを示し、図５Ｄは、本実施形態で使用するための絶縁体層を示す。
【００３８】
図５Ａの構成５００は、基板５０２、ゲート線接点５０４、およびデータ線接点５０６を例示する。一実施形態では、データ線を生成する工程は、データ線接点５０６と接触するデータ線５０８ａ〜５０８ｈを使って、（上部から開始し、図３Ｂのゲート線接点に向かって移動するのとは反対に）右側底部５０７から開始し、データ線接点５０６に向かって下方方向に移動するデータ線５０８ａ〜５０８ｄを生成することを含む。図３Ｂでの説明から理解されるように、図５のデータ線５０８ａ〜５０８ｈのうちのいくつは、基板５０２（この実施形態では、５０８ｅ、５０８ｆ、５０８ｇ、および５０８ｈ）を過ぎて突き出し、反射または折り畳みが実施されて後続のデータ線５０８ｅ’〜５０８ｈ’（その突出は、この図には示さず）を得る。さらなるデータ線５１０が、図３Ｂに説明されたゲート線３２８の場合と同様の方法で形成されている。
【００３９】
図５Ｂに転じると、ゲート線レイアウト５２０の説明が例示されている。説明のために、基板５０２、ゲート線接点５０４、およびデータ線接点５０６が、再度示されている。図３Ｂで取り入れられた同様の実施が、図５Ｂにおいて引き受けられ、ゲート線５１２ａ〜５１２ｈおよびゲート線５１２ｅ’〜５１２ｈ’を獲得し、そこでは、データ線５１２ａ〜５１２ｈが右側から左側に向かって生成され、データ線５１２ｅ’〜５１２ｈ’は、側縁からそれらを反射または折り畳みによって継続される。さらに、ゲート線５１４は、図３Ｂで説明されたゲート線３２８の場合と同様の方法で形成されている。
【００４０】
この方式の利点は、図５Ｃの構成５３０（それは、また、例示的なＴＦＴ／フォトダイオード配列５３２を示す）に示すように、すべての線が、左または右のどちらかに斜めに進行していることである。また、構成５３２は、以下に限定されないが、例えば、ディスプレイバックプレーンの構成内で使用され得るような他の配列をさらに表すことも理解される。
【００４１】
本明細書に開示されたこの実施形態および他の実施形態では、斜めアドレス線の角度は、４０〜５０度の範囲内であり、場合によっては約４５度を含む。
【００４２】
バックプレーン構成５３０は、（図５Ｄに示すように、）絶縁材料５４２の単一絶縁体層、例えば層５４０のみを必要とする２つの金属層を使用して容易に作製されることができる。
【００４３】
例えば、図５Ａの選択されたデータ線は、第２の金属層内に配置された図５Ａの他のデータ線と一緒に第１の金属層内に製造される。さらに、図５Ｂの適切なゲート線もまた、前述したデータ線と一緒に第１の金属層内に製造される。同様に、図５Ｂの他のゲート線が、前述した他のデータ線と一緒に第２の金属層内に製造される。したがって、図５Ｃは、前述した２つの金属層内に設けられたデータ線およびゲート線を有すると解釈することができる。
【００４４】
この設計は、図５Ｅにさらに例示されており、そこでは、選択されたゲート線Ａおよびデータ線Ｂ（例えば、図５Ｃから）が平行に進行し、金属層１（Ｍｅｔａｌ  Ｌａｙｅｒ  １）内に存在するように示され、選択されたデータ線Ａおよびゲート線Ｂ（例えば、図５Ｃから）が平行に進行し、金属層２（Ｍｅｔａｌ  Ｌａｙｅｒ  ２）内に存在するように示されている。これらの金属層は、前述したように、絶縁体層によって互いに分離されている。この設計は、アレイの縁近くのヴィアを使用し、その結果、例えば、図５Ｅのゲート線Ａが金属層１内に存在する場合、ゲート線Ｂは金属層２内に存在し、その結果、ヴィアの使用により必要な相互接続がなされる。同様の設計は、金属層の別個のデータ線に対して使用されることができる。この設計は、図３Ｃおよび４Ｃの実施形態で使用される場合に比べて、アドレス線に沿ってずっと少ないヴィアを使用する。
【００４５】
各画素は、１つのゲート線および１つのデータ線によりアドレス指定される。従来のバックプレーンでは、ゲート線は第１の金属層内に存在し、データ線は別の金属層内に存在する。この設計のいくつかの画素においては、金属は逆になり、画素内でヴィアを必要することになろう。しかしながら、このことは、アドレス線に沿ってヴィアを有することよりも好ましく、その理由は、この場合、余分な抵抗は問題にならず、ヴィアプロセスが失敗した場合でも１つの画素のみが影響を受けるに過ぎないからである。
【００４６】
この設計の場合の画素形状は、正方形（もしくは長方形）となるように選択されることができ、または図５Ｅに示すように菱形とすることができ、その画素形状は、また、各画素が２つの金属層内の斜め方向に進行するゲートおよびデータアドレス線の両方を有することも示している。各画素におけるＴＦＴは、マトリクス設計全体に従って、ゲート線およびデータ線のうちの一方または他方によりアドレス指定される。
【００４７】
いくつかの他の従来構成の２倍の多くのアドレス線を有しても、撮像装置または他の装置の性能の低下を引き起こさない。図５Ｅは、画素内のフォトダイオードの場所を示している。しかしながら、フォトダイオードは、アドレス線とは異なる層内に大きいサイズで作製されるため、少なくともいくつかのアドレス線の上部に存在するように設計されることができ、その結果、フォトダイオードを形成する画素の面積は、著しく小さくはならない。フォトダイオードが画素を完全に覆う設計が存在する。
【００４８】
図６に転じると、本開示と関連して使用されることができるような画素設計６００が例示されている。図に示すように、ゲート線６０２およびデータ線が設けられ、そこではゲート線６０２がゲート、すなわちＴＦＴ６０６に接続され、データ線６０４がＴＦＴ６０６のソースに接続されている。ＴＦＴのドレインが、容量性コンポーネント６１０に接続され、そのコンポーネントの他端は電圧源Ｖｃｏｍに接続されている。容量性コンポーネント６１０は、バックプレーンの一部として使用されることができる他のコンポーネントのフォトダイオードであってもよい。
【００４９】
ゲートおよびデータ線の配列のため、１つのゲート線を選択し、データ線信号を読み出す読出し工程は、画像のラスタースキャンを直ちにはもたらさない。代わりに、アレイの異なった領域が、１つのゲート線によりアドレス指定される。したがって、画像は、アドレス指定設計の知識に基づくソフトウエア内で再構成される必要があり、この再構成を実行するためのアルゴリズムが難なく開発されている。
【００５０】
本開示は、Ｘ線撮像装置用ＴＦＴバックプレーンという文脈の中で説明されてきた。例示的な屈曲可能な可撓性検出器７００が、図７に示されている。そのような検出器を形成するために使用され得る方法は、従来のガラス基板上に薄いポリイミド（ＰＩ）層７０２を形成することを含む。その処理が完了した後、ＧＯＳシンチレータ７０４が前面に結合され、薄いＰＩ膜およびアモルファスシリコン層７０６を支持する。次いで、この組合せは、ガラス基板から解放され、プラスチック層７０８が、追加的な保護のため裏面に結合される。
【００５１】
本明細書では、垂直アドレス線がデータアドレス線として定義されているように、説明されてきた。いくつかの実施形態においては、ゲート線が、斜めまたは非垂直方向のデータ線と一緒に垂直方向に進行するように作製されることができることを理解されたい。
【００５２】
同じマトリクスアドレス指定方式は、ＬＤＣ、ＯＬＥＤ、または電気泳動ディスプレイに使用され、他の画素アレイ装置に適用することができる。本開示のアドレス指定方式は、これらの他のアプリケーションに同じ方法で適用することができ、ドライバチップがアレイの対向側に存在するため、同じ容易な屈曲性を備える可撓性ディスプレイを可能にする。
【００５３】
本開示は、アレイが屈曲可能となるように作製される設計および装置について説明してきた。アレイの対向端部にアドレス指定接点を備える構成により、接点のない２つの他の側面をそのまま残している。画素は、アレイの縁に作製されることができるため、これらの側面に沿ってデッドスペースは残らなくなり、いくつかのアプリケーションの場合には、デッドスペースが少ないため、アレイが屈曲しない場合でもこのアドレス指定配列が好ましいこととなる。
【図１】
2019110526.tif 000003
【図２】
2019110526.tif 000004
【図３Ａ】
2019110526.tif 000005
【図３Ｂ】
2019110526.tif 000006
【図３Ｃ】
2019110526.tif 000007
【図３Ｄ】
2019110526.tif 000008
【図４Ａ】
2019110526.tif 000009
【図４Ｂ】
2019110526.tif 000010
【図４Ｃ】
2019110526.tif 000011
【図４Ｄ】
2019110526.tif 000012
【図５Ａ】
2019110526.tif 000013
【図５Ｂ】
2019110526.tif 000014
【図５Ｃ】
2019110526.tif 000015
【図５Ｄ】
2019110526.tif 000016
【図５Ｅ】
2019110526.tif 000017
【図６】
2019110526.tif 000018
【図７】
2019110526.tif 000019