(57)【要約】  本発明は、少なくとも２つのデータバスシステムを結合するため、システムチップに集積され第１のタイプのデータバスの結合を生成するために備えられている少なくとも１つのトランシーバと、システムチップに集積され第２のタイプのデータバスの結合を生成するために備えられおり少なくとも１つの外部トランシーバを制御する少なくとも１つのコントローラと、を有するスケーラブルシステムチップに関する。
2007527577.tif 000002
【特許請求の範囲】
【請求項１】
システムチップに集積され、第１のタイプのデータバスとの結合を生成するために備えられる少なくとも１つのトランシーバと、
システムチップに集積され、第２のタイプのデータバスとの結合を生成するために備えられ、少なくとも１つの外部トランシーバの制御を行う少なくとも１つのコントローラと、
を具備する少なくとも２つのデータバスシステムを統合するスケーラブルシステムチップ。
【請求項２】
システムチップは、電力供給、リセット及び中断の点でシステムチップにより制御され内部及び外部トランシーバのプロトコルの送信及び／又は受信の少なくとも一部を処理する外部マイクロコントローラとの端子接続を具備することを特徴とする請求項１に記載のスケーラブルシステムチップ。
【請求項３】
外部マイクロコントローラに不具合が発生した場合、システムチップが内部トランシーバ及び外部トランシーバの制御のための基本コントロールタスクを担うことを特徴とする請求項２に記載のスケーラブルシステムチップ。
【請求項４】
外部マイクロコントローラと内部及び外部トランシーバとの間で交換される送信及び／又は受信信号は、適応可能であればこれらの信号のレベル適合が行われるシステムチップを介して送られることを特徴とする請求項１に記載のスケーラブルシステムチップ。
【請求項５】
請求項１乃至４のいずれかに記載のシステムチップを用いて車に備えられた異なるタイプの複数のデータバスシステムを結合する車内でのシステムチップの使用方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は少なくとも２つのデータバスシステムを結合するためのスケーラブルシステムチップに関する。
【０００２】
自動車工学では特に、異なるタイプの複数のデータバスシステムが１つの車に存在するという問題が起きている。異なるタイプのデータバスシステム間でデータ交換を行うために、いわゆるゲートウェイ（関門）が備えられている。これらのゲートウェイのいろいろな設計が知られている。
【０００３】
１つのオプションは、車に備えられているデータバスシステムに適応するすべてのトランシーバタイプのゲートウェイを備えることである。これはあらゆるデータバスにとって、割り当てられたトランシーバが備えられるが、このことはいずれの場合にも割り当てられている１つのデータバスタイプにのみ適することを意味している。
【０００４】
この解決策の問題点は、車のタイプに従って、車には異なるデータバスシステムが備えられ、結果として、車のたった１つのデータバスタイプの変更によりこのタイプのゲートウェイはもはや使用できなくなることである。それゆえこの種類のゲートウェイは、特に異なるデータバス構造や異なるデータバスタイプを有する異なる車のタイプに対して適さない。
【０００５】
本発明は少なくとも２つのデータバスシステムを結合するためのスケーラブルシステムチップを明示することを目的とし、それは用いられる異なるデータバスタイプについて最高の順応性を示す。この目的は本発明による請求項１にて権利請求された特徴により達成される。
【０００６】
少なくとも２つのデータバスシステムを結合するためのスケーラブルシステムチップは、システムチップに集積され第１のタイプのデータバスとの結合を生成するために備えられている少なくとも１つのトランシーバと、システムチップに集積され第２のタイプのデータバスの結合を生成するために備えられおり少なくとも１つの外部トランシーバを制御する少なくとも１つのコントローラと、を有する。
【０００７】
まず第１に、本発明によるスケーラブルシステムチップは、システムチップ上に設けられ集積され、割り当てられたデータバスタイプのために準備された、少なくとも１つのトランシーバを備える。このトランシーバを用いて、このデータバスタイプとデータ変換することが出来る。もちろん複数のトランシーバをシステムチップ上に集積してもよく、それらはいずれの場合もそれらに割り当てられたデータバスタイプ用に供給される。
【０００８】
加えて、システムチップは少なくとも１つの外部トランシーバを制御するために与えられる少なくとも１つのコントローラを備える。この外部トランシーバは、同様に、特定のデータバスタイプのために与えられる。割り当てられたデータバスタイプのために与えられる複数のトランシーバはコントローラに外部で接続されてもよい。
【０００９】
このようなアーキテクチャにより、外部トランシーバは要求に応じ且つ出会うデータバスタイプに準じて与えられるため、本発明によるスケーラブルシステムチップは高度の順応性を提供する。その役割のため、システムチップはすべての状況に適応し、結果としてあらゆる状況で適合させることなく用いることができる。
【００１０】
この順応性にも関わらず、システムチップはすべてのトランシーバ、すなわちチップに備えられたものと外部に備えられたものの両方、を制御する。結果として、順応性にも関わらず、制御が閉ざされたシステム内でほとんど行われるため、最適なシステム信頼性が保証される。
【００１１】
請求項２にて権利請求されている本発明の実施形態に記述のとおり、システムチップは外部に備えられたマイクロコントローラと共に有利に動作でき、それは少なくとも内部及び外部のトランシーバのプロトコルの送信及び／又は受信の処理を行う。
【００１２】
これらのプロトコルの送信及び／又は受信は、適用できる所では、異なる電圧レベルで物理的に実施されるため、これらの信号は、請求項４にて権利請求されている本発明のさらなる実施形態に記述のとおり、対応する電圧補償を行うシステムチップを介して伝送される点で有利である。
【００１３】
外部マイクロコントローラの故障や不正確な動作が起きた場合には、請求項３にて権利請求されている本発明の実施形態に記述のとおり、スケーラブルチップは内部及び外部のトランシーバの基本的制御タスクを担うことができる。この種類の失敗が起きた場合、システムチップはすべての異なるデータバスシステムに割り当てられたすべてのトランシーバを制御することができる。
【００１４】
本発明は図に示される実施例を参照してさらに説明されるが、それは本発明を限定するものではない。
【００１５】
図は本発明によるスケーラブルシステムチップ１をブロック回路図の形式で示す。
【００１６】
システムチップ１は、図示しないＡタイプの外部データバスとの結合を生成するために与えられる第１の集積トランシーバ２を備える。
【００１７】
システムチップ１はさらに、Ｂタイプの第２の外部データバスとの結合のために与えられる第２の集積トランシーバ３を（任意に）備える。
【００１８】
システムチップ１はさらにコントローラ４を備え、それは制御接続部５、６及び７を介して外部に備えられたトランシーバ８、９及び１０を制御し管理する。これらのトランシーバ８、９及び１０はそれぞれ独自のデータバスタイプが与えられており、図に示すように、トランシーバ８にはＣタイプのデータバス、トランシーバ９にはＤタイプのデータバス、トランシーバ１０には別の、ここではｎと名付ける、タイプのデータバスが与えられ、Ｃ、Ｄ及びｎは同じタイプでもよい。
【００１９】
システムベーシックチップ１はさらに、電源（Ｐ）、リセット（Ｒ）及び中断（Ｉｎｔ）について制御する外部に備えられたマイクロコントローラ１１と共に動作する。
【００２０】
システムベーシックチップ１とマイクロコントローラ１１との間のデータ交換のため、例えばＳＰＩデータバスとして知られているデータバスＤが備えられている。
【００２１】
データの供給及び受信、内部トランシーバ２又は３又は外部トランシーバ８、９、又は１０による送信及び／又は受信、はマイクロコントローラ１１により行われる。各トランシーバには図示しない２つの線、送信線と受信線、が備えられる。トランシーバ２と、３と、８と、９と、１０と、マイクロコントローラ１１とは、適用できる所で、異なる電圧レベルで動作することができるため、これらの送信線及び受信線は対応する電圧補償が行われるシステムチップ１を介して配線することが有利である。マイクロコントローラ１１とシステムチップ１との間の送受信線Ｉ／Ｏのみ図に示されている。どんな電圧変換が起きた後も、これらはシステムチップ内でトランシーバ２及び３に導かれ、また接続部５、６及び７を介して外部に備えられたトランシーバ８、９及び１０へ導かれる。
【００２２】
さらにシステムチップ１内には電源ユニット１２が備えられ、それはシステムチップ１内への電力供給だけでなく外部トランシーバ８、９及び１０への電力供給を行うことができる。
【００２３】
そのアーキテクチャにより、一方で内部トランシーバ２及び３の数は見込み量に従い適応できるため、本発明によるシステムチップ１は高い柔軟性を提供する。しかし、特にシステムチップ１は多くの外部トランシーバ８、９又は１０を駆動できるように有利に設計でき、あらゆる状況に十分である。これらの外部トランシーバ８、９又は１０はそれらの設計の点からみて特定の要求、すなわちデータを交換するデータバスタイプ、に従って適応することができる。システムチップ１自体が不変のままでいられる一方で、この適応は適合可能な外部トランシーバの選択を通して単独に行われる。
【００２４】
これによりほとんど常に備えられているデータバスタイプに対する内部トランシーバを備えること及びいくつかの状況でのみ実装されるデータバスタイプに対する外部トランシーバを備えることは有利である。
【００２５】
この高度の順応性にも関わらずシステムチップ１は、例えば外部マイクロコントローラ１１でのハードウェア欠陥やマイクロコントローラ１１のソフトウェアに不具合がある場合でも内部トランシーバ及びコントローラ４を介した外部トランシーバの両方の特定の基本制御タスク（緊急動作）を行うことができるため、高度の動作信頼度を提供する。
【図面の簡単な説明】
【００２６】
【図１】本発明によるスケーラブルシステムチップのブロック回路図である。
【図１】
2007527577.tif 000003
【国際調査報告】
2007527577.tif 000004
2007527577.tif 000005
2007527577.tif 000006