(57)【要約】【課題】白傷の発生を低減することができる固体撮像装置を提供すること。【解決手段】本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層の表層部から半導体層の厚さ方向の深層部まで設けられ、全体としてのヒ素の不純物濃度がリンの不純物濃度よりも高い電荷蓄積領域を有する画素を備える。電荷蓄積領域は、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域が、電荷蓄積領域の深さ方向に対して半分以上を占める。【選択図】図５
2019110319.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の表層部から当該半導体層の厚さ方向の深層部まで設けられ、全体としてのヒ素の不純物濃度がリンの不純物濃度よりも高い電荷蓄積領域を有する画素
を備えることを特徴とする固体撮像装置。
【請求項２】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域が、前記電荷蓄積領域の深さ方向に対して半分以上を占める
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域が、前記電荷蓄積領域の全体を占める
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記電荷蓄積領域は、
前記ヒ素の不純物のみの領域が、前記電荷蓄積領域の深さ方向に対して半分以上を占めることを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域と前記ヒ素の不純物のみの領域とを合わせた領域が、前記電荷蓄積領域の深さ方向に対して半分以上を占める
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域と前記ヒ素の不純物のみの領域とを合わせた領域が、前記電荷蓄積領域の全体を占めることを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
半導体層の表層部から当該半導体層の厚さ方向の深層部まで設けられ、ヒ素の不純物のみで形成される電荷蓄積領域を有する画素
を備えることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、固体撮像装置に関する。
【背景技術】
【０００２】
近年、画素サイズの微細化に伴い、画素毎に半導体層内に設けられたＮ型の電荷蓄積領域を、半導体層の表面から深さ方向へ拡大させることで、蓄積可能な電子数の増加を実現した固体撮像装置がある。
【０００３】
かかる固体撮像装置では、半導体層の表層部から深層部までの広範囲に亘って、電荷蓄積領域を形成する不純物の導入がイオン注入などによって行われる。
【０００４】
このような不純物導入は、半導体層を構成するＳｉ格子のバンド構造において、バンドギャップ中に中間準位を生み出し、伝導帯に電子を励起させることがある。かかる電子は、いわゆる暗電流として電荷蓄積領域から読み出されて、撮像画像中に白傷となって現れて画質劣化の原因となる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−８２３２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一つの実施形態は、白傷の発生を低減することができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層の表層部から半導体層の厚さ方向の深層部まで設けられ、全体としてのヒ素の不純物濃度がリンの不純物濃度よりも高い電荷蓄積領域を有する画素を備える。
【図面の簡単な説明】
【０００８】
【図１】図１は、実施形態に係るデジタルカメラの概略構成を示すブロック図である。
【図２】図２は、実施形態に係る固体撮像装置の概略構成を示すブロック図である。
【図３】図３は、実施形態に係る画素の立体的な構成を示す模式図である。
【図４】図４は、実施形態に係る図３におけるＡ−Ａ’線による画素の模式的な断面を示す説明図である。
【図５】図５は、実施形態に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【図６】図６は、実施形態の変形例１に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【図７】図７は、実施形態の変形例２に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【図８】図８は、実施形態の変形例３に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【図９】図９は、実施形態の変形例４に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域における不純物の濃度分布を示す模式図である。
【図１０】図１０は、実施形態の変形例５に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【図１１】図１１は、実施形態の変形例６に係る画素のＡ−Ａ’断面のＮ型の電荷蓄積領域におけるヒ素を含む不純物の濃度分布を示す模式図である。
【図１２】図１２は、実施形態に係る画素に生じた白傷の個数を評価した試験結果を示す説明図である。
【図１３】図１３は、実施形態に係る画素に生じた白傷の個数を評価した試験結果を示す説明図である。
【発明を実施するための形態】
【０００９】
以下に添付図面を参照して、実施形態に係る固体撮像装置について詳細に説明する。なお、この実施形態により本発明が限定されるものではない。
【００１０】
図１は、実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。
【００１１】
カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。
【００１２】
後段処理部１２は、ＩＳＰ（Image  SigＮal  Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。
【００１３】
そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。
【００１４】
記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。
【００１５】
次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、実施形態に係る固体撮像装置１４の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。
【００１６】
ここでは、イメージセンサ２０が、入射光を光電変換する画素における入射光が入射する面とは逆の面側に配線層が形成される所謂裏面照射型ＣＭＯＳ（ComplemeＮtary  Metal  Oxide  SemicoＮductor）イメージセンサである場合について説明する。
【００１７】
なお、本実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサや、ＣＣＤ（Charge  Coupled  Device）イメージセンサ等といった任意のイメージセンサであってもよい。
【００１８】
イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備える。
【００１９】
画素アレイ２３は、イメージセンサ２０の撮像光学系１３からの光が入射する領域に設けられる。固体撮像装置１４では、画素アレイ２３が撮像領域となる。かかる画素アレイ２３には、複数の画素が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリックス状）に配置される。
【００２０】
そして、画素アレイ２３は、各画素において入射光量に応じた信号電荷（例えば、電子）を発生させて、各画素内のＮ型の電荷蓄積領域に蓄積する。また、各画素は、Ｎ型の電荷蓄積領域が設けられるＰ型の半導体層の表層部に設けられるフローティングディフュージョン（以下、「ＦＤ」と記載する）と、ＦＤに隣設される転送ゲートとを備える。
【００２１】
また、画素アレイ２３は、各画素内のＮ型の電荷蓄積領域が、Ｐ型の半導体層の表層部からかかるＰ型の半導体層の厚さ方向の深層部まで延設されている。かかる画素アレイ２３は、Ｎ型の電荷蓄積領域をＰ型の半導体層の表面から深さ方向へ拡大させることで、各画素の蓄積可能な電子数の増加を図っている。
【００２２】
そして、各画素は、転送ゲートに電荷読み出し信号による電圧が印加された場合に、Ｎ型の電荷蓄積領域からＦＤへ信号電荷を転送し、ＦＤに転送された信号電荷の電荷量に応じた電圧の信号を、撮像画像における各画素の輝度を示す画素信号として出力する。
【００２３】
タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７およびラインメモリ２８に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の画素の中から信号電荷を読み出す画素を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。
【００２４】
画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各画素からＣＤＳ２６へ、各画素に蓄積された信号電荷に応じた画素信号を出力する。
【００２５】
ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における画素の行毎に信号処理回路２１へ出力する処理部である。
【００２６】
信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部である。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。
【００２７】
このように、イメージセンサ２０では、画素アレイ２３に配置される複数の画素が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各画素に蓄積された信号電荷を画素信号として読み出すことによって撮像を行う。
【００２８】
ここで、一般的な各画素内のＮ型の電荷蓄積領域は、Ｐ型の半導体層の表層部から深層部までの広範囲に亘って、選択的にリン（Ｐ）あるいはヒ素（Ａｓ）の不純物をイオン注入により導入することで形成される。
【００２９】
このような不純物導入は、半導体層を構成するＳｉ格子のバンド構造において、バンドギャップ中に中間準位を生み出し、伝導帯に電子を励起させることがある。かかる電子は、いわゆる暗電流としてＮ型の電荷蓄積領域から読み出されて、撮像画像中に白傷となって現れて画質劣化の原因となる。
【００３０】
本願発明者は、電荷蓄積領域を形成するために注入されるリンの不純物が増加するほど、上記の白傷が増加していくことを見出した。
【００３１】
また、従来の画素は、Ｎ型の電荷蓄積領域の中層部および下層部がリンの不純物を導入して形成され、Ｎ型の電荷蓄積領域の表層部がヒ素の不純物を導入して形成されている。つまり、従来の画素は、電荷蓄積領域全体におけるリンの不純物濃度がヒ素の不純物濃度よりも高く、上記の理由により白傷が増加している。
【００３２】
そこで、実施形態に係るＮ型の電荷蓄積領域は、ヒ素およびリンの不純物を含み、電荷蓄積領域全体におけるヒ素の不純物濃度を、電荷蓄積領域全体におけるリンの不純物濃度よりも高くすることで、白傷の発生の低減を可能とした。次に、図３〜図５を参照して、本実施形態に係る画素アレイ２３に設けられる画素２３ａについて説明する。
【００３３】
図３は、実施形態に係る画素２３ａの立体的な構成を示す模式図である。なお、図３では、実施形態に係る１個の単位画素２３ａの説明に必要な構成要素を選択的に示している。図４は、図３におけるＡ−Ａ’線による画素２３ａの模式的な断面を示す説明図である。また、ここでは、便宜上、画素２３ａの光９が入射する側とは逆側を上とし、画素２３ａの光９が入射する側を下として説明する。
【００３４】
図３に示すように、画素２３ａは、Ｐ型の半導体層４２による半導体基板４を備える。Ｐ型の半導体層４２は、例えば、ボロン等のＰ型の低濃度の不純物がドープされたシリコンの層である。
【００３５】
図４に示すように、Ｐ型の半導体層４２は、表層部（上層部）から厚さ方向の深層部（下層部）まで延設されたＮ型の電荷蓄積領域３を形成するためのＮ型不純物導入領域４３を備え、表層部にＮ型のＦＤ６を備える。
【００３６】
Ｎ型不純物導入領域４３は、Ｐ型の半導体層４２とのＰＮ接合によってＮ型の電荷蓄積領域３を形成する。Ｎ型の電荷蓄積領域３は、受光面（ここでは、下面）側から入射する光９を光量に応じた信号電荷に光電変換して蓄積する領域である。
【００３７】
また、Ｐ型の半導体層４２の上面には、Ｎ型の電荷蓄積領域３とＮ型のＦＤ６との間の位置に、図示しないゲート絶縁膜を介して転送ゲート７０が設けられる。また、Ｐ型の半導体層４２は、転送ゲート７０が位置する表層部に、Ｎ型のチャネル形成領域５を備える。
【００３８】
画素２３ａでは、Ｎ型の電荷蓄積領域３、ＦＤ６、ゲート絶縁膜、および転送ゲート７０によって転送トランジスタ７が構成される。また、画素２３ａは、光９が入射する側の半導体基板４上に、図示しないカラーフィルタおよびマイクロレンズを備える。
【００３９】
上記したＮ型不純物導入領域４３は、図４に示すように、ヒ素およびリンを含むＮ型の不純物濃度が、例えば、５段階の不純物濃度として、Ｎ−−領域４３ａ、Ｎ−領域４３ｂ、Ｎ領域４３ｃ、Ｎ＋領域４３ｄ、およびＮ＋＋領域４３ｅで構成されている。Ｎ型の不純物濃度の大小関係は、Ｎ−−領域４３ａ＜Ｎ−領域４３ｂ＜Ｎ領域４３ｃ＜Ｎ＋領域４３ｄ＜Ｎ＋＋領域４３ｅである。
【００４０】
具体的には、Ｎ＋＋領域４３ｅはＰ型の半導体層４２の表層部に形成される。Ｎ＋領域４３ｄはＮ＋＋領域４３ｅを覆うようにＰ型の半導体層４２の表層部から中層部に亘って形成される。Ｎ領域４３ｃはＮ＋領域４３ｄを覆うようにＰ型の半導体層４２の中下層部に主に形成される。
【００４１】
Ｎ−領域４３ｂはＮ領域４３ｃを覆うようにＰ型の半導体層４２の下層部に主に形成される。Ｎ−−領域４３ａはＮ−領域４３ｂを覆うようにＰ型の半導体層４２の下層部に主に形成される。
【００４２】
次に、図５〜図１１を参照して、Ｎ型の電荷蓄積領域３におけるヒ素およびリンを含む不純物の濃度分布について説明する。なお、図５〜図１１に示す構成要素のうち、図３および図４に示す構成要素と同一の構成要素については、図３および図４に示す構成要素と同一の符号を付すことにより、その詳細な説明を省略する。
【００４３】
また、図５〜図１１では、Ｎ型の電荷蓄積領域３内に記載された円は、その領域におけるヒ素の不純物とリンの不純物との割合を示す円グラフである。また、円グラフにおける白色を示す領域はヒ素の不純物の割合を示しており、円グラフにおける黒色を示す領域はリンの不純物の割合を示している。
【００４４】
したがって、円グラフの全ての領域が白色である場合はその領域におけるヒ素の不純物濃度が１００％を示しており、円グラフの全ての領域が黒色である場合はその領域におけるリンの不純物濃度が１００％を示している。また、円グラフの４分の３の領域が白色で残りの４分の１の領域が黒色である場合は、その領域におけるヒ素の不純物濃度がリンの不純物濃度の２倍以上であることを示している。また、円グラフの４分の３の領域が黒色で残りの４分の１の領域が白色である場合は、その領域におけるヒ素の不純物濃度がリンの不純物濃度の１／２倍以下であることを示している。
【００４５】
先ず、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域が、Ｎ型の電荷蓄積領域３の深さ方向に対して半分以上を占める場合について説明する。図５は、実施形態に係る画素２３ａのＡ−Ａ’断面のＮ型の電荷蓄積領域３におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【００４６】
図５に示すように、Ｎ型の電荷蓄積領域３は、表層部における上側部分がリンの不純物濃度が１００％であり、表層部における下側部分および中層部がヒ素の不純物濃度がリンの不純物濃度の２倍以上である。また、Ｎ型の電荷蓄積領域３は、下層部における上側部分がヒ素の不純物濃度が１００％であり、下層部における下側部分がヒ素の不純物濃度がリンの不純物濃度の１／２倍以下である。
【００４７】
具体的には、Ｎ型の電荷蓄積領域３のＰ型の半導体層４２の深さ方向に対する長さをＤとした場合、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域ｄ１がＤ／２＜ｄ１となっている。
【００４８】
このように、画素２３ａは、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域ｄ１をＤ／２以上とすることで、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くしている。
【００４９】
したがって、上述した実施形態に係る画素２３ａは、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くすることで、後述する実験結果に示すように、白傷の発生を低減することができる。
【００５０】
次に、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域が、Ｎ型の電荷蓄積領域３の全体を占める場合について説明する。図６は、実施形態の変形例１に係る画素２３ａのＡ−Ａ’断面のＮ型の電荷蓄積領域３におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【００５１】
図６に示すように、Ｎ型の電荷蓄積領域３は、表層部、中層部および下層部がヒ素の不純物濃度がリンの不純物濃度の２倍以上である。具体的には、Ｎ型の電荷蓄積領域３のＰ型の半導体層４２の深さ方向に対する長さをＤとした場合、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域がＤ全部となっている。
【００５２】
このように、画素２３ａは、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域をＤ全部とすることで、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くしている。
【００５３】
したがって、上述した実施形態に係る画素２３ａは、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くすることで、後述する実験結果に示すように、白傷の発生を低減することができる。
【００５４】
次に、ヒ素の不純物濃度が１００％の領域が、Ｎ型の電荷蓄積領域３の深さ方向に対して半分以上を占める場合について説明する。図７および図８は、実施形態の変形例２および変形例３に係る画素２３ａのＡ−Ａ’断面のＮ型の電荷蓄積領域３におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【００５５】
図７に示すように、Ｎ型の電荷蓄積領域３は、表層部がヒ素の不純物濃度が１００％であり、中層部がリンの不純物濃度が１００％であり、下層部がヒ素の不純物濃度が１００％である。
【００５６】
具体的には、Ｎ型の電荷蓄積領域３のＰ型の半導体層４２の深さ方向に対する長さをＤとし、表層部および下層部におけるヒ素の不純物濃度が１００％である領域をｄ１およびｄ２とした場合、Ｄ／２＜ｄ１＋ｄ２となっている。
【００５７】
また、この例では、中層部がリンの不純物濃度が１００％であるが、図８に示すように、中層部がヒ素の不純物濃度がリンの不純物濃度よりも２倍以上であってもよい。
【００５８】
このように、画素２３ａは、表層部におけるヒ素の不純物濃度が１００％である領域ｄ１と下層部におけるヒ素の不純物濃度が１００％である領域ｄ２とを合わせた領域をＤ／２以上とすることで、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くしている。
【００５９】
したがって、上述した実施形態に係る画素２３ａは、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くすることで、後述する実験結果に示すように、白傷の発生を低減することができる。
【００６０】
次に、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域とヒ素の不純物濃度が１００％の領域とを合わせた領域が、Ｎ型の電荷蓄積領域３の深さ方向に対して半分以上を占める場合について説明する。図９よび図１０は、実施形態の変形例４および変形例５に係る画素２３ａのＡ−Ａ’断面のＮ型の電荷蓄積領域３におけるヒ素およびリンを含む不純物の濃度分布を示す模式図である。
【００６１】
図９に示すように、Ｎ型の電荷蓄積領域３は、表層部がヒ素の不純物濃度が１００％であり、中層部における上側部分がヒ素の不純物濃度がリンの不純物濃度の２倍以上である。また、Ｎ型の電荷蓄積領域３は、中層部における下側部分および下層部における上側部分がヒ素の不純物濃度がリンの不純物濃度の１／２倍以下であり、下層部における下側部分がヒ素の不純物濃度がリンの不純物濃度の２倍以上である。
【００６２】
具体的には、表層部におけるヒ素の不純物濃度が１００％である領域をｄ１とし、中層部における上側部分および下層部における下側部分のヒ素の不純物濃度がリンの不純物濃度の２倍以上である領域をｄ２およびｄ３とした場合、Ｄ／２＜ｄ１＋ｄ２＋ｄ３となっている。なお、Ｄは、Ｎ型の電荷蓄積領域３のＰ型の半導体層４２の深さ方向に対する長さである。
【００６３】
また、この例では、中層部における下側部分および下層部における上側部分がヒ素の不純物濃度がリンの不純物濃度の１／２倍以下であるが、図１０に示すように、かかる部分がヒ素の不純物濃度がリンの不純物濃度よりも２倍以上であってもよい。
【００６４】
具体的には、表層部におけるヒ素の不純物濃度が１００％である領域をｄ１とし、中層部および下層部におけるヒ素の不純物濃度がリンの不純物濃度の２倍以上である領域をｄ２とした場合、ｄ１＋ｄ２がＤ全部となっている。
【００６５】
このように、画素２３ａは、ヒ素の不純物濃度が１００％である領域ｄ１とヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域ｄ２，ｄ３とを合わせた領域をＤ／２以上とすることで、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くしている。
【００６６】
したがって、上述した実施形態に係る画素２３ａは、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くすることで、後述する実験結果に示すように、白傷の発生を低減することができる。
【００６７】
次に、ヒ素の不純物濃度が１００％の領域が、Ｎ型の電荷蓄積領域３の全体を占める場合について説明する。図１１は、実施形態の変形例６に係る画素２３ａのＡ−Ａ’断面のＮ型の電荷蓄積領域３におけるヒ素を含む不純物の濃度分布を示す模式図である。
【００６８】
図１１に示すように、Ｎ型の電荷蓄積領域３は、表層部、中層部および下層部がヒ素の不純物濃度が１００％である。具体的には、Ｎ型の電荷蓄積領域３のＰ型の半導体層４２の深さ方向に対する長さをＤとした場合、ヒ素の不純物濃度が１００％である領域がＤ全部となっている。
【００６９】
このように、画素２３ａは、ヒ素の不純物濃度が１００％である領域をＤ全部とすることで、従来の画素であるＮ型の電荷蓄積領域の表層部に選択的にヒ素の不純物が導入されている場合に比べて、白傷の発生を低減することができる。
【００７０】
ここで、実施形態に係る画素２３ａに生じた白傷の個数を評価した試験結果について説明する。図１２および図１３は、実施形態に係る画素２３ａに生じた白傷の個数を評価した試験結果を示す説明図である。
【００７１】
図１２における実施例１は、Ｎ型の電荷蓄積領域３において、ヒ素の不純物濃度がリンの不純物濃度よりも２倍以上高い領域とヒ素の不純物のみの領域とを合わせた領域が、Ｎ型の電荷蓄積領域３の深さ方向に対して半分程度である画素２３ａである。図１２における比較例は、Ｎ型の電荷蓄積領域の中層部及び下層部がリンの不純物を導入して形成され、Ｎ型の電荷蓄積領域の表層部に選択的にヒ素の不純物が導入された従来の画素である。また、図１２において、縦軸は画素に生じた白傷の個数を、比較例を1とした相対量で表している。
【００７２】
また、図１３における実施例２は、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、ほぼ１００％とした画素２３ａである。図１３における比較例は、図１２における比較例と同様の従来の画素である。また、図１３において、縦軸は画素に生じた白傷の個数を、比較例を1とした相対量で表している。
【００７３】
図１２に示すように、実施例１の画素２３ａは、比較例の画素に比べて、画素に生じる白傷の個数が大幅に減少していることが確認された。つまり、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くすることが画素に生じる白傷の発生を低減するために有効であることが分かる。
【００７４】
このことから、上述した実施形態に係る画素２３ａは、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、Ｎ型の電荷蓄積領域３全体におけるリンの不純物濃度よりも高くすることで、白傷の発生を低減することができる。
【００７５】
また、図１３に示すように、実施例２の画素２３ａについても、比較例の画素に比べて、画素に生じる白傷の個数が大幅に減少していることが確認された。つまり、Ｎ型の電荷蓄積領域３全体におけるヒ素の不純物濃度を、ほぼ１００％とすることが画素に生じる白傷の発生を低減するために有効であることが分かる。
【００７６】
このことから、上述した実施形態に係る画素２３ａは、ヒ素の不純物濃度がほぼ１００％である領域をＮ型の電荷蓄積領域３全部とすることで、白傷の発生を低減することができる。
【００７７】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７８】
１  デジタルカメラ、  １１  カメラモジュール、  １２  後段処理部、  １３  撮像光学系、  １４  固体撮像装置、  １５  ＩＳＰ、  １６  記憶部、  １７  表示部、  ２０  イメージセンサ、  ２１  信号処理回路、  ２２  周辺回路、  ２３  画素アレイ、  ２３ａ  画素、  ２４  垂直シフトレジスタ、  ２５  タイミング制御部、  ２６  ＣＤＳ、  ２７  ＡＤＣ、  ２８  ラインメモリ、  ３  Ｎ型の電荷蓄積領域、  ４  半導体層基板、  ４２  Ｐ型の半導体層、  ４３  Ｎ型不純物導入領域、  ５  チャネル形成領域、  ６  フローティングディフュージョン、  ７  転送トランジスタ、  ７０  転送ゲート、  ９  光
【図１】
2019110319.tif 000003
【図２】
2019110319.tif 000004
【図３】
2019110319.tif 000005
【図４】
2019110319.tif 000006
【図５】
2019110319.tif 000007
【図６】
2019110319.tif 000008
【図７】
2019110319.tif 000009
【図８】
2019110319.tif 000010
【図９】
2019110319.tif 000011
【図１０】
2019110319.tif 000012
【図１１】
2019110319.tif 000013
【図１２】
2019110319.tif 000014
【図１３】
2019110319.tif 000015
【手続補正書】
【提出日】平成31年3月18日(2019.3.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層の表層部から当該半導体層の厚さ方向の深層部に向けてＮ型不純物濃度が段階的に減少する不純物導入領域を有する電荷蓄積領域を備えた画素を具備し、
前記電荷蓄積領域における全体としてのヒ素の不純物濃度が前記電荷蓄積領域における全体としてのリンの不純物濃度よりも高いことを特徴とする固体撮像装置。
【請求項２】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域が、前記電荷蓄積領域の深さ方向に対して半分以上を占める
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域が、前記電荷蓄積領域の全体を占める
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項４】
前記電荷蓄積領域は、
前記ヒ素の不純物のみの領域が、前記電荷蓄積領域の深さ方向に対して半分以上を占めることを特徴とする請求項１に記載の固体撮像装置。
【請求項５】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域と前記ヒ素の不純物のみの領域とを合わせた領域が、前記電荷蓄積領域の深さ方向に対して半分以上を占める
ことを特徴とする請求項１に記載の固体撮像装置。
【請求項６】
前記電荷蓄積領域は、
前記ヒ素の不純物濃度が前記リンの不純物濃度よりも２倍以上高い領域と前記ヒ素の不純物のみの領域とを合わせた領域が、前記電荷蓄積領域の全体を占めることを特徴とする請求項１に記載の固体撮像装置。
【請求項７】
半導体層の表層部から当該半導体層の厚さ方向の深層部に向けてＮ型不純物濃度が段階的に減少する不純物導入領域を有する電荷蓄積領域を備えた画素を具備し、
前記電荷蓄積領域の前記不純物導入領域のＮ型不純物はヒ素の不純物のみで形成されることを特徴とする固体撮像装置。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、半導体層の表層部から半導体層の厚さ方向の深層部に向けてＮ型不純物濃度が段階的に減少する不純物導入領域を有する電荷蓄積領域を備えた画素を具備する。前記電荷蓄積領域における全体としてのヒ素の不純物濃度が前記電荷蓄積領域における全体としてのリンの不純物濃度よりも高い。