(57)【要約】  本発明は、基準回路のような半導体プロセス回路の動作において温度影響を補正するための方法および装置を提供する。本方法は、ある温度範囲にわたる基準電圧変動における「湾曲」のような二次的影響が除去されるという認識に基づいて機能する。ある温度範囲にわたる基準電圧変動は、直線で表すことができる。本方法は、第１の温度における基準電圧を温度に依存しない電圧によって所望の値にスケーリングすることによって絶対電圧をトリミングすることを提供する。その後、第２の温度において、第１の温度において常にゼロである電圧を加えるかまたは減ずることによって出力電圧の勾配を補正する。
2007514988.tif 000002
【特許請求の範囲】
【請求項１】
半導体回路の動作時の温度影響を補償する方法であって、
第１の温度において、前記回路の出力値を所望の出力値にスケーリングすることと、
第２の温度において、前記出力値を前記所望の出力値に一致させ、それにより前記第１の温度における前記所望の出力値が不変に保たれるようにすることとを含む方法。
【請求項２】
前記出力値をスケーリングするステップは、一定の電圧値を加えるかまたは減ずることによって行われる請求項１に記載の方法。
【請求項３】
前記一定の電圧値が、前記回路の抵抗に定電流を流すことによって生成される請求項２に記載の方法。
【請求項４】
前記電流を、平衡化して組み合わせたＰＴＡＴおよびＣＴＡＴ電流から生成することを含む請求項３に記載の方法。
【請求項５】
前記電流を、前記抵抗に基準電圧をもたらすことによって生成することを含む請求項３に記載の方法。
【請求項６】
前記一致させるステップは、２つの平衡化してトリミングした電流であるＰＴＡＴ電流とＣＴＡＴ電流の差を加えるかまたは減ずることによって行われる先行する請求項のいずれかに記載の方法。
【請求項７】
前記トリミング電流は、前記第１の温度において、各電流の差がゼロであり、前記組み合わせた電流値が個々の電流の勾配の値と比較して２倍の勾配を有するようなものである請求項６に記載の方法。
【請求項８】
前記スケーリングするステップと前記一致させるステップとの間に、前記トリミング電流を、前記ＰＴＡＴ電流と前記ＣＴＡＴ電流の差が前記第１の温度においてゼロに等しくなるように同調させる追加のステップを含む請求項６または請求項７に記載の方法。
【請求項９】
前記スケーリングするステップは、第１の温度において、２点によって規定される直線を、固定の決定された点と交差する直線にぴったり合うようにスケーリングすることを含む請求項１に記載の方法。
【請求項１０】
前記一致させるステップは、前記第２の温度において、前記直線を前記固定の決定された点を中心として回転させることを含む請求項９に記載の方法。
【請求項１１】
半導体回路の動作時の温度影響を補償する方法であって、
第１の温度において、温度に依存しない電圧によって前記回路の出力電圧を所望の出力電圧値にスケーリングすることと、
第２の温度において、ある温度範囲にわたる前記所望の出力電圧を表す線の勾配を補正して、補正電圧を加えるかまたは減ずることにより前記第２の温度において前記所望の出力電圧を供給し、それにより前記補正電圧は前記第１の温度において常にゼロとなり、そしてそれにより前記第１の温度における前記所望の出力電圧値は不変に保たれるようにすることとを含む方法。
【請求項１２】
前記出力電圧をスケーリングするステップが、前記出力電圧に対して一定の電圧値を加えるかまたは減ずることによって行われる請求項１１に記載の方法。
【請求項１３】
前記線の勾配は、前記第１の温度における所望の出力電圧値である第１の点と前記第２の温度における出力電圧の値である第２の点との２点によって規定される請求項１１または請求項１２に記載の方法。
【請求項１４】
前記補正電圧は、前記回路の抵抗にもたらされる２つの平衡化してトリミングしたＰＴＡＴ電流とＣＴＡＴ電流の差の値である請求項１１から１３のいずれかに記載の方法。
【請求項１５】
前記トリミング電流は、前記第１の温度において、各電流の差がゼロであり、前記組み合わせた電流値が個々の電流の勾配と比較して２倍の勾配を有するようなものである請求項１４に記載の方法。
【請求項１６】
前記スケーリングするステップと前記補正するステップとの間に、前記トリミング電流を、前記第１の温度における前記ＰＴＡＴ電流と前記ＣＴＡＴ電流の差がゼロに等しくなるように同調させる追加のステップを含む請求項１４または請求項１５に記載の方法。
【請求項１７】
動作時の温度影響に対する補償を行うように適合された半導体回路であって、
第１の温度において、前記回路の出力を所望の出力値にスケーリングするための手段と、
第２の温度において、前記出力値を前記所望の出力値に一致させ、それにより前記第１の温度における前記所望の出力値が不変に保たれるようにするための手段とを含む回路。
【請求項１８】
前記出力をスケーリングするための手段は、前記出力に対して一定の電圧値を加えるかまたは減ずるためのマルチプレクサを含む請求項１７に記載の回路。
【請求項１９】
前記一定の電圧値が、前記回路の抵抗に定電流を流すことによって生成される請求項１８に記載の回路。
【請求項２０】
前記定電流の値が、前記定電流の値を決定するためにユーザ制御入力コードの値が与えられるＤＡＣに接続された電流源によって制御される前記求項１９に記載の回路。
【請求項２１】
前記一定の電圧値を加えるかまたは減ずることは、前記一定の電圧値を加えるべきか減ずるべきかを決定するために前記ＤＡＣの２つの出力に接続された前記マルチプレクサのうちの少なくとも１つによって制御される請求項２０に記載の回路。
【請求項２２】
前記一定の電圧値を加えるかまたは減ずることは、前記ＤＡＣへの第２の入力によって制御される請求項２０に記載の回路。
【請求項２３】
前記一致させるための手段が、２つの平衡化してトリミングしたＰＴＡＴ電流とＣＴＡＴ電流の差を加えるかまたは減ずることによって提供される請求項１７から２２のいずれかに記載の回路。
【請求項２４】
前記トリミング電流は、前記第１の温度において、各電流の差がゼロであり、前記組み合わせた電流値が個々のトリミング電流の勾配と比較して温度領域において２倍の勾配を有するようなものである請求項２３に記載の回路。
【請求項２５】
前記ＰＴＡＴトリミング電流および前記ＣＴＡＴトリミング電流は、少なくとも１つのマルチプレクサに出力が接続された第１および第２のＤＡＣによって制御され、それにより、前記マルチプレクサに印加される制御信号によって前記差を加えるかまたは減ずることが制御される請求項２３または請求項２４に記載の回路。
【請求項２６】
前記トリミング電流を、前記第１の温度における前記ＰＴＡＴ電流と前記ＣＴＡＴ電流の差がゼロに等しくなるように同調させるための同調手段を含む請求項２３から２５のいずれかに記載の回路。
【請求項２７】
前記同調手段は、前記電流のうちの１つに接続された同調用ＤＡＣによって、該同調用ＤＡＣへのユーザ制御入力の値を調節することによって提供される請求項２６に記載の回路。
【請求項２８】
複数の前記ユーザ制御入力コードの値が、メモリに記憶される請求項２０から２６のいずれかに記載の回路。
【請求項２９】
前記ユーザ制御入力コードの値が、メモリに記憶される請求項２７に記載の回路。
【請求項３０】
前記差を提供する前記トリミング電流の値が、メモリに記憶される請求項２４から２９のいずれかに記載の回路。
【請求項３１】
動作時の温度影響に対する補償を行うように適合された半導体回路であって、
第１の温度において、前記回路の出力電圧を所望の出力電圧にデジタル方式でスケーリングし、
第２の温度において、前記出力電圧値を前記所望の出力電圧値にデジタル方式で一致させ、それにより前記第１の温度における前記所望の出力電圧値が不変に保たれるようにするためのデジタル制御手段を含む回路。
【請求項３２】
それぞれがＤＡＣに接続されたＰＴＡＴ電流源とＣＴＡＴ電流源との平衡化された組み合わせにより、各ＤＡＣの入力に与えられる入力コードの値によってその値が決定される定電流が生成され、各ＤＡＣへの第２の入力により、一定の電圧値を加えるかまたは減ずることが制御される請求項３１に記載の半導体回路。
【請求項３３】
前記デジタル制御手段が、各ＤＡＣの入力に接続されたレジスタを含み、前記レジスタからの出力値によって各ＤＡＣへの入力コードの値が決定される請求項３２に記載の半導体回路。
【請求項３４】
前記レジスタが、デジタル制御装置およびメモリに接続され、前記入力コードの値が前記メモリに記憶され、前記入力コードのメモリからレジスタへの転送が前記デジタル制御装置によって制御される請求項３３に記載の半導体回路。
【請求項３５】
実行時にコンピュータに請求項１に記載の方法を行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品。
【請求項３６】
実行時にコンピュータに請求項１に記載の方法を行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品であって、前記媒体に搬送波信号が組み込まれたコンピュータプログラム製品。
【請求項３７】
実行時にコンピュータに請求項１に記載の方法を行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品であって、前記媒体に読取り専用メモリが組み込まれたコンピュータプログラム製品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスおよび半導体回路に関する。本発明は、特に、ある温度範囲にわたって正確な出力が必要とされるような回路に関する。このような温度ドリフトの影響は電圧または電流基準回路のような回路において特に顕著であるが、増幅器の動作にも影響する可能性がある。
【背景技術】
【０００２】
半導体回路の分野においては、ある温度範囲にわたって確実な動作が必要とされる回路の種類がいくつかある。定基準電源を供給するために用いられる１つの回路を図１に示す。この簡単な回路は、絶対温度に対して相補的（ＣＴＡＴ）なトランジスタ１０３のベース・エミッタ電圧に抵抗１０２を介して接続され、絶対温度に対して比例する（ＰＴＡＴ）出力電流を発生させる電流源１０１を用いて実施される定基準回路である。１０２の電圧降下の勾配（ＰＴＡＴ）がベース・エミッタ電圧の勾配（ＣＴＡＴ）と平衡すると、電流源１０１と抵抗１０２との共通のノードにおいて得られる出力電圧が、温度に対して実質的に一定となる。その他の公知の基準電源には、バンドギャップ技術を用いて実施されるものがある。
【０００３】
このような基準回路を提供するにあたり、誤差につながる基準回路の性能のばらつきを生じさせ得るパラメータが多くあるという問題がある。例えば、典型的な基準回路に実装されるトランジスタのプロセス変動の結果、トランジスタのベース・エミッタ電圧が変化することがある。各トランジスタが同一のエミッタ電流で動作するように設定されていたとしても、これが１０〜２０ｍＶも変動することがあり、それにより基準出力における誤差が生じる。
【０００４】
誤差の別の原因は、このような基準回路におけるＰＴＡＴ電圧の生成に用いられる典型的な技術によるものである。ＰＴＡＴ電圧は、典型的には、回路内に設けられた、異なる電流密度で動作する２つのトランジスタのベース・エミッタ電圧の差である電圧ΔＶBEによって生成される。ΔＶBEの値は増幅され、このようなバンドギャップ回路用の所要のＰＴＡＴ電圧値となる。ＰＴＡＴ電圧はΔＶBEがそのまま拡大されたものであるので、ΔＶBEに存在するいかなるオフセットもまた増幅されて付加され、その結果誤差が生じる。そのほかに、さらなる誤差がこのような回路のパッケージング時に導入されることがある。例えば、パッケージング時にトランジスタに加えられ得る成形ストレスが基準値のさらなるずれに寄与することがある。
【０００５】
典型的なバンドギャップ電圧基準においては、ある温度範囲にわたって一定の出力電圧基準を達成できるように、出力電圧をトリミングまたは調節することが必要である。これは、典型的には、ＰＴＡＴ電圧を変更することによって達成される。なぜなら、バイポーラトランジスタの電流とベース・エミッタ電圧との間の指数関数的関係により、ＣＴＡＴ電圧を変更する方がより難しいからである。典型的には、バイポーラトランジスタのベース・エミッタ電圧が絶対零度で正確な値を有すると仮定して、バンドギャップ電圧基準の絶対電圧と対温度勾配の両方をトリミングすることが必要である。ゼロケルビンにおけるベース・エミッタ電圧はバンドギャップ電圧として知られている。プロセス変動により、実際のバンドギャップ電圧基準についての出力電圧と対温度勾配すなわち温度係数（ＴＣ）とはいずれも素子ごとに異なった値を有する。正確な絶対電圧と最小の温度係数とが要求される場合には、このことによって問題が生じる。対温度勾配を補正するためにＰＴＡＴ電圧を室温で調節する場合には、調節によって０ケルビンを中心として勾配が回転され、それによって絶対電圧もまた変化する。したがって、一旦対温度勾配を補正すると、絶対電圧も補正することが必要になる。そして今度は、この絶対電圧の補正により対温度勾配が変わってしまう可能性がある。結果として、トリミングプロセスでは、典型的に、対温度勾配を補正するステップと、その後の絶対電圧を補正するステップとを数回繰り返すことが必要になる。これは、正確な絶対電圧と最小の温度係数とが要求される場合には勾配と絶対電圧とをトリミングする冗長な反復プロセスを採用しなければならないことを意味している。
【０００６】
基準電圧をトリミングするための別の方法は、対温度勾配を求めるために少なくとも２つの異なる温度における２つの基準電圧値を記録し、その後、対応する量だけＰＴＡＴ電圧を調節し、温度定数値を用いて基準電圧（または利得）をずらすことである。しかしながら、この技術を用いた大量生産時のユニットの温度トリミングには、温度試験時に個々のユニットの処理および追跡を何度も行う必要があるという欠点がある。
【０００７】
温度影響に対する補償を行うために多くの技術が開発されている。このような技術の一例が、米国特許第６，０７５，３５４号（この特許の内容を参照により本明細書に援用する）に開示されている。この文献においては、３つの電流ＤＡＣがバンドギャップ電圧発生器とインタフェース接続するように設けられており、第１の電流ＤＡＣは出力基準電圧の一次の対温度勾配の変動をトリミングするために、第２の電流ＤＡＣは対温度勾配の湾曲を補償するために、そして第３の電流はスカラー利得調整を行うために設けられている。勾配補正を目的としてΔＶBEを調節するために、外部補正電流を主要バンドギャップセルの第１または第２のダイオードに流すという技術が用いられている。この手法の欠点は、ＰＴＡＴ電圧が変化するため、基準電圧の勾配もまた変化し、基準電圧の絶対値に影響を与えることである。
【０００８】
別の米国特許（第６，３２９，８０４号）にも、電圧基準用の勾配およびレベルトリミングＤＡＣが記載されている。基準電圧の勾配をトリミングするために、電流切換ＤＡＣが、主要バンドギャップセルの２つのダイオードのうちの１つにＰＴＡＴトリミング電流を導入するのに用いられている。しかしながら、米国特許第６，０７５，３５４号の場合と同様に、この特許にもΔＶBEの変化によって基準電圧の勾配と絶対値の両方が変化してしまうという欠点がある。
【０００９】
したがって、基準電圧と温度係数（すなわち勾配）の両方を別個に調節することができる基準電圧の簡単なトリミング法を提供する方法および回路が求められている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、上記の問題を克服するために、半導体回路の動作時の温度影響を補償するための方法および回路を提供することである。本発明のさらなる目的は、本発明を実施するためのアナログ・デジタル解決手段を提供することである。
【課題を解決するための手段】
【００１１】
したがって、本発明は、添付の特許請求の範囲に記載のように、半導体回路の動作において温度影響を補償する方法であって、前記回路の出力値を第１の温度において所望の出力値にスケーリングする作業またはステップと、第２の温度において、前記出力値を前記所望の出力値に一致させ、それにより前記第１の温度における前記所望の出力値が不変に保たれるようにする作業またはステップとを含む方法を提供する。基準電圧の場合は、本方法は、ある温度範囲にわたる基準電圧変動における「湾曲」のような二次的影響が除去されると仮定して実施され、温度範囲にわたる基準電圧変動は直線である。提案される方法によると、絶対電圧がまずトリミングされる。第１の温度すなわち基準温度（典型的には室温）において、基準電圧を温度に依存しない電圧によって所望の値にスケーリングする。その後、第２の温度において、基準温度において常にゼロであり、そのために絶対値に影響を与えることのない電圧を加えるかまたは減ずることによって、出力電圧の勾配を補正する。実質的に、本発明は、出力が２点によって規定される直線によって与えられるという分析に基づいている。第１のステップにおいては、線をスケーリングし、固定された所定の点と交差させる。次いで、第２の温度において、線をこの固定された点を中心として回転させる。
【００１２】
第１の実施形態において、第１のステップは、基準電圧を所望の出力値まで一定の値だけ上または下にずらすことによって行われる。これは、典型的には、抵抗に定電流を流すことによって達成される。この電流は、平衡化されたＰＴＡＴ／ＣＴＡＴ電流によってか、抵抗に基準電圧をもたらすことによって生成することができる。本質的に、また、出力が式ｙ＝ｍｘ＋ｃによって規定される直線であるという仮定を用いると、このステップは「ｃ」を加えることに等しいと考えることができる。
【００１３】
第２のステップは、異なる第２の温度において行われ、勾配の回転は、２つの平衡化してトリミングしたトリミング電流であるＰＴＡＴ電流とＣＴＡＴ電流の差を加えるかまたは減ずることによって達成される。これらのトリミング電流の平衡化は、第１の温度において、これらの和または差がゼロであり、組み合わせた電流が個々の電流と比較して２倍の勾配を有するようにして行われる。
【００１４】
第１のステップと第２のステップとの間に、第１の温度におけるＰＴＡＴ電流とＣＴＡＴ電流の差が確実にゼロに等しくなるようにするように適合された追加のステップを設け得る。これは、ＰＴＡＴ電流源またはＣＴＡＴ電流源を同調させてこれらの平衡をとることによって行うことができる。
【００１５】
別の実施形態において、前記回路の出力電圧を、温度に依存しない電圧によって第１の温度において所望の出力電圧値にスケーリングし、第２の温度において、ある一定の温度範囲にわたる前記所望の出力電圧値を表す線の勾配を補正して、補正電圧を加えるかまたは減ずることによって前記第２の温度において前記所望の出力電圧値が供給され、それにより前記補正電圧が前記第１の温度において常にゼロとなり、そしてそれにより前記第１の温度における前記所望の出力電圧値が不変に保たれるようにする方法が提供される。
【００１６】
さらなる実施形態において、動作時の温度影響に対する補償を行うように適合された半導体回路であって、前記回路の出力を第１の温度において所望の出力値にスケーリングするための手段と、第２の温度において、前記出力値を前記所望の出力値に一致させ、それにより前記第１の温度における前記所望の出力値が不変に保たれるようにするための手段とを含む回路が提供される。
【００１７】
理想的には、一定の電圧値を生成させる定電流の値は、ＤＡＣに接続された電流源によって制御され、ＤＡＣに与えられるユーザ制御入力コードの値によって定電流の値が決定される。一定の電圧値を加えるべきか減ずるべきかを決定するためにマルチプレクサを提供することができる。
【００１８】
好ましくは、トリミング電流は、少なくとも１つのマルチプレクサに出力が接続された第１および第２のＤＡＣによって制御され、それによりマルチプレクサに印加される制御信号によって差を加えるかまたは減ずることが制御される。トリミング電流の同調は、これらの電流のうちの１つに接続された同調用ＤＡＣによって、同調用ＤＡＣへのユーザ制御入力の値を調節することによって行われる。
【００１９】
本発明の別の実施形態において、動作時の温度影響に対する補償を行うように適合された半導体回路であって、前記回路の出力電圧を第１の温度において所望の出力電圧値にデジタル方式でスケーリングし、第２の温度において、前記出力電圧値を前記所望の出力電圧値に一致させ、それにより前記第１の温度における前記所望の出力温度値が不変に保たれるようにするためのデジタル制御手段を含む回路が提供される。
【００２０】
好ましくは、デジタル制御手段は、各ＤＡＣの入力に接続されたレジスタを含み、前記レジスタからの出力値によって各ＤＡＣへの入力コードの値が決定される。レジスタは、デジタル制御装置およびメモリに接続可能であり、前記入力コードの値は前記メモリに記憶され、前記入力コードのメモリからレジスタへの転送がデジタル制御装置によって制御される。
【００２１】
コンピュータプログラムに上記の方法のステップもしくは作業または連続したステップもしくは作業のいずれかを行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品であって、該媒体が記録媒体、搬送波信号または読取り専用メモリを具現化したり、組み込んでも良い。
【００２２】
本発明によって行われる調節は、素子のパッケージングの前後いずれにおいて適用してもよく、したがって、当然のことながら、経時的な回路の性能劣化を補償するために後日繰り返して行うことができる。このような、後でのステップの繰り返しは、回路を再較正するために用いることができる。
【発明を実施するための最良の形態】
【００２３】
図１については先行技術を参照しながら説明した。
【００２４】
ここで、本発明について、図２〜図９に示すような好適な実施形態を参照しながら説明する。
【００２５】
図２〜図５は、以下の説明においてより詳細に述べる図６〜図９の補償回路の動作を示す異なるパラメータのプロットに関する。
【００２６】
図６に示すように、本発明は、ある温度範囲にわたって一定の電圧基準を供給するために既存の電圧基準部品にインタフェース接続するように適合された補償回路を提供する。本発明は、２段階すなわち第１の較正ステップと第２の較正ステップで、ある温度範囲にわたって一定の電圧基準が得られるように電圧基準を調節する補償回路を提供する。
【００２７】
図６においては、ブロック２００内に、図１に示したものと同様の標準の電圧基準ブロックが実装されている。電圧基準ブロック２００は、抵抗２０２を介してトランジスタ２０３に接続されたＰＴＡＴ電流源２０１を含んでおり、トランジスタ２０３のベースは接地されている。出力基準電圧Ｖｒｅｆは電流源２０１と抵抗２０２とに共通のノードにおいて得られる。このような回路の動作は当該技術分野において周知であり、本明細書では説明しない。本発明によると、ある温度範囲にわたって一定の値の電圧基準を供給するために、２つのさらなるブロック、すなわち、基準ブロックの出力を所望の基準値までスケーリングするように適合された第１のブロック３００と、第２の較正温度において出力の対温度勾配の回転を可能にするように適合された第２のブロック１００とが提供される。
【００２８】
図６に示すように、第１のブロックは、好ましくは電流ＤＡＣ３０２を含んでおり、この電流ＤＡＣは、その第１の入力において定電流源３０３に接続され、第２の入力において一連のユーザ制御２進入力３０１を有し、この一連の入力の選択された値によってＤＡＣ３０２の出力電流の値が決定される。ＤＡＣ３０２の出力電流は、２つのマルチプレクサ３０４、３０５を介して抵抗２０２に送られる。抵抗２０２を通る電流は、マルチプレクサへの符号制御３０６を変化させることによって決定できるような、電圧基準ブロック２００から電流をプッシュまたはプルすることによって拡大または縮小させることができる。この電流の変化の結果として、電圧基準が対応して上昇または低下する。符号制御は、電圧基準を必要に応じて温度に依存しない量で拡大または縮小するために、電圧基準ブロックからの電流のプッシュまたはプルに変化を生じさせる。本発明によると、第１の較正ステップは、典型的に室温である第１の温度において上記のようにして基準電圧を所要の値に調節することを含んでいる。
【００２９】
当然のことながら、図６に示すような第１のブロック３００の構成は、実際上、同時プッシュプル電流ＤＡＣである。つまり、抵抗２０２の一方の側にプッシュされる電流は、同時に他方の側からＤＡＣへとプルされる。動作の全モードにおいて、抵抗２０２を通る電流の同時循環が存在する。その結果、トランジスタ２０３のベース・エミッタ電圧ＶBEに変更はない。
【００３０】
一旦出力電圧基準値が所望の出力値に達するまで調節されると、２進数３０１がメモリに記憶される。本発明の好適な実施形態においては、２進数３０１は、ＥＥＰＲＯＭのような不揮発性メモリに記憶される。
【００３１】
図２に、第１の較正ステップの前後における回路の基準電圧と温度との間の関係を表すグラフを示す。しかしながら、出力電圧基準は、依然として温度ドリフトを生じやすく、それにより、回路温度のいかなる変化も出力電力の値の変更をもたらすことになる。線１は、ＴｍｉｎからＴｍａｘまでの温度範囲にわたる基準電圧の値の典型的な変化を示す。本発明によると、基準電圧を、上記のように室温（Ｔｒ）において、線１によって示すような初期値から所要の基準値Ｖｒｅｆへと調節し得る。線２は、室温Ｔｒにおいて電圧基準への調節が行われたと仮定して、出力基準電圧の新しい値についての基準電圧と温度との間の関係を示す。線２を検討すると、出力基準電圧が依然として温度ドリフトを生じやすいことが認識されるであろう。第２の制御ブロック１００の１つの機能は、ある温度範囲にわたって一定の基準電圧が得られるように、この対温度勾配をゼロまで減少させることである。
【００３２】
再び図６を参照して、一旦基準電圧が第１の較正ステップにおいて第１の制御ブロック３００によって所要のレベルに設定されると、第２の制御ブロック１００を作動させて第２の較正ステップを行うことができる。第２の制御ブロック１００は２つの主要な機能を提供する。すなわち、第２の制御ブロックは、ＰＴＡＴ回路電流とＣＴＡＴ回路電流を平衡化するとともに、対温度勾配をゼロに調節する役割も果たす。
【００３３】
第２の制御ブロックは、第１および第２の電流源１０２および１０３を含んでおり、一方の電流源はＰＴＡＴ用、他方はＣＴＡＴ用である。２つの電流源１０２および１０３は、それぞれのＤＡＣ１０４および１０５に個別に接続されている。ＤＡＣ１０４および１０５は、共通の２進入力コード１０１によって制御される。これらのＤＡＣの出力は交差接続され、マルチプレクサ１０６および１０７へ入力として送られる。これらのマルチプレクサの動作は共通の制御信号１０８によって制御される。マルチプレクサ１０６および１０７への入力のうちの一方はＣＴＡＴ電流とＰＴＡＴ電流の差の値を有する電流であり、他方の入力はその逆の符号を有する同じ電流であることがわかる。さらなる電流源１１１がＤＡＣ１０９への入力として働き、ＤＡＣ１０９の出力はＤＡＣ１０４へ送られる。２進入力１１０によって同調用ＤＡＣ１０９の動作が制御される。
【００３４】
電流源１０２および１０３のそれぞれが整合され、それゆえに電圧基準ブロックの性能における誤差に寄与することがないことを確実にするには、第１の温度においてＰＴＡＴ電流とＣＴＡＴ電流とを平衡化して差をゼロにすることが望ましい。一旦電圧基準が第１の温度、典型的には室温において第１の制御ブロック３００を用いて設定されると、回路が平衡であれば、制御１０１によるＤＡＣ１０４および１０５を流れる電流の変更が基準電圧に影響を与えることはない。
【００３５】
図３は、平衡化された後の典型的なＰＴＡＴ電流２とＣＴＡＴ電流１とのプロットを示す。このグラフは、ＰＴＡＴ電流からＣＴＡＴ電流を差し引いた差である電流３と、ＣＴＡＴ電流からＰＴＡＴ電流を差し引いた差である電流４も示している。このグラフから、室温Ｔｒにおいて、各電流が平衡化されていれば、ＰＴＡＴ電流とＣＴＡＴ電流の差はゼロであることがわかる。このことが、第２の制御ブロック１００において、電流を平衡化するために用いられる。
【００３６】
ＰＴＡＴ電流とＣＴＡＴ電流とが平衡化されているかどうかを確認するには、同調用ＤＡＣ１０９を通る電流用の制御１１０とＤＡＣ１０４および１０５用の制御１０１とを第１の温度において最小に設定し、基準電圧Ｖｒｅｆの値を記録する必要がある。一旦Ｖｒｅｆが記録されると、制御１０１を最大値に設定し、Ｖｒｅｆの値を監視することができる。制御値１０１を変化させたときにＶｒｅｆの値が変化するのであれば、ＰＴＡＴ電流とＣＴＡＴ電流とは平衡化されていない、ということである。これは、ＰＴＡＴ電流とＣＴＡＴ電流の値が等しければ、先に説明したようなＣＴＡＴ電流とＰＴＡＴ電流の差であるマルチプレクサ１０６および１０７への入力電流は、図３を参照しながら説明したように、この第１の温度においてゼロになるからである。Ｖｒｅｆの値が制御１０１の変更に際して変化するのであれば、電流は平衡化されていないということを示している。そして、これらの電流を調節して平衡化することが必要である。これは、ＰＴＡＴ電流源とＣＴＡＴ電流源とを互いに対して同調させることができるように制御１１０を変更することによって達成される。制御１１０の変更によって、ＤＡＣ１０９を流れる電流が変化する。ＰＴＡＴ電流とＣＴＡＴ電流とが平衡化されると、制御値１１０はメモリに記憶され、Ｖｒｅｆは制御１０１の変更に際しても同じ値に保たれる。
【００３７】
第２の制御ブロック１００の主要な機能は、回路の対温度勾配をゼロまで減少させることであり、その結果、電圧基準がある温度範囲にわたって一定に保たれるようになる。これが本発明の第２の較正ステップである。対温度勾配をゼロまで減少させるステップは、回路の温度を第１の温度から第２の温度へと変更し、電圧基準をこの第２の温度についての出力電圧が第１の温度における所要電圧と同じになるまで調節することによって行われる。このステップにおいては、回路の温度を第２の温度まで上昇させ、電圧基準回路の出力Ｖｒｅｆを監視することが必要である。なお、デジタル入力１０１がゼロであれば、回路温度の上昇に伴って出力電圧の値がずれてしまう。これは、対温度勾配がゼロになるように、出力を規定する線の回転を行うことによって補正することができる。このような回転は、所望の値に再び達するまで第２の制御ブロック１００から可変入力コード１０１を与えることによって行われる。一旦これが達成されると、制御値１０１はメモリに記憶され、対温度勾配は当該温度範囲の全体にわたってゼロに保たれる。
【００３８】
図４および図５に、この対温度勾配の調節プロセスを表すグラフを示す。図４は、正の対温度勾配の調節について表したものを示している。
図４において、電圧基準は、最初、線１で示す正の対温度勾配を有しており、したがって、回路の温度を第２の温度Ｔｍａｘへと上昇させると、出力基準電圧は上昇する。第２の制御ブロック１００は、この第２の温度における出力電圧が室温において設定された基準電圧に相当するまで、ＣＴＡＴ電流とＰＴＡＴ電流の差の適切な値を抵抗２０２にプッシュまたはプルすることによってこの対温度勾配を緩やかにする。ＣＴＡＴ電流とＰＴＡＴ電流の差の値は制御１０１によって制御可能であり、マルチプレクサ１０６および１０７の制御１０８によってこの電流が基準電圧に対する増加または減少として提供される。図４はこのプロセスを示しており、線１は勾配補正前の基準電圧変動を示し、線３はＣＴＡＴ電流とＰＴＡＴ電流の差の適切な値２を加えることによる勾配補正後の基準電圧を示す。勾配補正後、基準電圧の対温度勾配はゼロであり、その結果、当該温度範囲にわたって一定の基準電圧３が得られる。
【００３９】
負の対温度勾配の調節は、正の勾配の調節の逆である。図５は、負の対温度勾配の調節を表したものを示している。この場合も、勾配は、ある温度範囲にわたって一定の温度基準が得られるように、抵抗２０２にＰＴＡＴ電流とＣＴＡＴ電流の差の適切な値を加えるかまたは減ずることによって緩やかにすることができる。図５は負の対温度勾配を調節するプロセスを示しており、線１は勾配補正前の基準電圧変動を示し、線３はＰＴＡＴ電流とＣＴＡＴ電流の差の適切な値２を加えることによる勾配補正後の基準電圧を示す。正の勾配の調節の場合と同様に、勾配補正後、基準電圧の温度係数はゼロである。
【００４０】
当然ながら、第２の温度におけるこの第２の較正ステップを行うことによって第１の較正の結果として規定された値が影響を受けることはない。第１の較正ブロック３００と電圧基準との間のインタフェースと同様に、トランジスタ２０３のベース・エミッタ電圧には変化が生じない。
【００４１】
図６を参照しながら以上に説明した３つのブロックはいずれもＣＭＯＳ技術を用いて提供することができ、ＢＪＴ回路を用いて電圧基準ブロックを提供する必要がないことが理解されるであろう。電圧基準ブロックのトランジスタは寄生トランジスタとして設けることもできる。このようなＣＭＯＳでの実施は、より安価に達成できる点で有利である。ただし、この技術は、バイポーラプロセスで実施される基準電圧のトリミングにも応用可能である。
【００４２】
図７に、図６の両制御ブロックおよび電圧基準ブロックの変形を示す。この実施形態では、電圧基準ブロック２００は演算増幅器２０６を用いて実現されている。
【００４３】
図７の実施形態においては、第１のトランジスタ２０４が、電流源２０１に接続されたエミッタを有し、第１の電流密度で動作している。第１のトランジスタは、トランジスタ２０４の電流密度よりも低い第２の電流密度で動作している第２のトランジスタ２０５に、共通のベースを介して接続されている。第１のトランジスタは、増幅器２０６の非反転入力にも接続されている。増幅器の反転入力は、第１の抵抗２０２を介して第２のトランジスタ２０５のエミッタに接続されている。また、第２の抵抗２０７を介して増幅器２０６の出力にも接続されており、この出力において基準電圧Ｖｒｅｆが監視される。上述のように、抵抗２０２および２０７を通る電流はＰＴＡＴ電流であり、出力電圧は２０４（ＣＴＡＴ）のベース・エミッタ電圧と２０７（ＰＴＡＴ）での電圧降下の和である。ＰＴＡＴ電圧とＣＴＡＴ電圧とが平衡化されている場合、電圧基準は温度係数を有しない。
【００４４】
この図７の実施形態においては、第１および第２の制御ブロックの一部の構成要素もまた上記の図６の実施形態とは異なっている。第１の制御ブロックは、もはや電圧基準への同時プッシュプルインタフェースを提供しない。むしろ、入力符号３０６の印加に応じて２つの抵抗２０２および２０７に共通のノードから電流をプッシュまたはプルし得る単一のマルチプレクサ３０４が提供されている。これによって、図６を参照しながら説明したのと同様の方法で、電圧基準出力のスケーリングを行って所望の値に一致させることができる。一旦このスケーリングが第１の温度において行われると、第１の較正ステップは完了し、その後、第２の較正ステップにおいて勾配を調節するために第２の制御ブロックを用いることができる。
【００４５】
図７に示すように、第２の制御ブロックは、電流を制御する符号１１２に応じて２つの電流ＤＡＣ１０４および１０５に共通のノードから電流をプッシュまたはプルすることのみが可能であるように、１つのマルチプレクサ１０６だけが設けられている点で異なっている。必要に応じて第１の温度においてＰＴＡＴ電流源１０２とＣＴＡＴ電流源１０３とを平衡化した後、温度を第２の較正温度まで上昇させ、ＤＡＣ１０４および１０５への入力コードを、Ｖｒｅｆにおいて測定される電圧が所望の出力値に一致するまで、制御１０１を介して変更する。図６を参照しながら説明したのと同様に、動作上の目的のために制御値をここで記憶してもよい。
【００４６】
図８は、本発明の技術のさらなる応用例を示し、今度は電圧基準電源に限定されず、増幅器のオフセットを補償するために適用されている。ＭＯＳ増幅器には温度に伴ってドリフトする典型的なオフセットがあることが知られている。ブロック４００全体である増幅器は、第１段と第２段とに分割されている。増幅器の第１段は４つのトランジスタ４１０、４１１、４１２、４１３によって、第２段は標準の増幅器の表示４０８によって構成されている。増幅器への２つの入力がノード４０２および４０３によって与えられ、第１および第２のトランジスタ４１０および４１１のゲートに接続されている。これらのトランジスタのそれぞれのソースは、共通の電流源４０１に接続されている。第１のトランジスタのドレインは第３のトランジスタ４１２（ゲートとドレインとが互いに接続されている）に接続されており、第２のトランジスタのドレインは第４のトランジスタ４１３のドレインに接続されている。増幅器の出力は、出力ノード４０９において得られる。
【００４７】
本発明によると、増幅器のオフセットは、第１および第２の制御ブロックを増幅器の構成要素に接続することによって補償することができる。図８に示すように、制御ブロック１００および３００を、図６を参照しながら説明した同時プッシュプル電流循環を提供するように適合された構成で設けることができる。マルチプレクサ３０４および３０５の出力は、それぞれ、第２のトランジスタ４１１と第４のトランジスタ４１３とに共通のノードおよび第１のトランジスタ４１０と第３のトランジスタ４１２とに共通のノードに接続される。同様に、第２の制御ブロック１００のマルチプレクサ１０７および１０６の出力もそれぞれ同様のノードに接続される。第１および第２の較正ステップ中に印加される信号の符号は、各マルチプレクサにインタフェース接続する符号制御３０６および１０８によって制御し得る。電圧基準電源を参照しながら上述したように、本発明は、第１および第２の温度においてＤＡＣ用の制御ビットの第１および第２の組を生じさせ、回路の通常動作時にこれらを制御パラメータとして用いることによって、増幅器の温度ドリフト出力の補償を行う。
【００４８】
図９に、１対の２つの平衡化してトリミングしたＰＴＡＴトリミング電流およびＣＴＡＴトリミング電流に基づいて電圧基準を供給するための、デジタル環境において実現される本発明のさらなる実施形態を示す。図１を参照しながら先に説明したような従来の電圧基準回路が設けられている。このような基準用の回路は、抵抗５０２およびトランジスタ５０３を介して接地されたＰＴＡＴ電流源５０１を含んでいる。電圧基準はノード５０４から取り出される。当然のことながら、図１および図６を参照しながら説明したのと同様に、この電圧基準用の回路はＣＭＯＳで実施可能であるが、もちろんバイポーラでも実施可能である。図６の回路の変形例である図９の回路では、制御ブロック３００および１００として示す制御機能を組み合わせている。それでもやはり動作原理は同じである。
【００４９】
電流源５０５によって、ＰＴＡＴ電流がプッシュプル電流ＤＡＣ５０６の入力に送り込まれる。電流ＤＡＣ５０６は、その出力電流が抵抗５０２を循環して抵抗５０２に過不足分のＰＴＡＴ電圧が加えられるかまたは減じられるように、デジタル入力において入力コード５０８および符号５０９によって制御される。同様に、電流源５１０によって、ＣＴＡＴ電流がプッシュプル電流ＤＡＣ５１１の入力に送り込まれる。電流ＤＡＣ５１１は、その出力電流が抵抗５０２を循環して抵抗５０２にＣＴＡＴ電圧が加えられるかまたは減じられるように、デジタル入力において入力コード５１３および符号５１４によって制御される。
【００５０】
入力コード５０８、５１３と符号コード５０９、５１４とは、２つのレジスタ５０７および５１２に記憶される。レジスタ５０７および５１２は、バス５１７を介してデジタル制御装置５１６に接続されている。デジタル制御装置５１６はメモリ５１８も有している。
【００５１】
符号５０９および５１４が、ＰＴＡＴおよびＣＴＡＴトリミング電流を抵抗５０２に加えるようなものであり、コード５０８および５１３が、それぞれ分数Ｎ１およびＮ２を表す場合、基準電圧は、初期値Ｖinitから
【００５２】
【数１】
2007514988.tif 000003
へと変化する。
【００５３】
前述のように、基準電圧のトリミングまたは較正は、絶対電圧が補正される場合には勾配に影響が及ばず、反対に基準の勾配が補正される場合には絶対値に影響が及ばないように行う必要がある。
【００５４】
第１の温度ＴｒにおいてＰＴＡＴ電流とＣＴＡＴ電流とが平衡化されていることを確認するために、以下の手順を実行することができる。符号５０９および５１４を一方は論理「１」に他方は論理「２」に設定し、入力コード５０８および５１３を共通の最大値Ｎｍａｘに設定する。その後、Ｎ２を、以下の式２に示すように基準電圧がＶinitに保たれるようになるまで、係数Ｎｄによってデジタル方式でスケーリングする。
【００５５】
【数２】
2007514988.tif 000004
次いで、係数Ｎｄをメモリ５１８に記憶する。同じ第１の温度において、符号５１４を論理「１」に設定し、対応する入力コードＮ1によって基準電圧を所望の値Ｖdesまで拡大または縮小する。
【００５６】
【数３】
2007514988.tif 000005
その後、レジスタ５０７にコードＮ１をロードすることができ、レジスタ５１２にＮ１＊Ｎｄをロードする。
【００５７】
第２の温度において、基準電圧が変化する場合には、基準電圧が所望の値Ｖｄｅｓに保たれるようになるまで、レジスタ５０７がＮ１からＮ１＋Ｎ３へと変更され、レジスタ５１２がＮ１＊Ｎｄから（Ｎ１−Ｎ３）＊Ｎｄへと変更される。したがって、基準電圧は以下の式で表される。
【００５８】
【数４】
2007514988.tif 000006
式４から、第１の温度において括弧内の後の２つの項が互いに打ち消し合い、基準電圧が必要に応じて所望の値Ｖｄｅｓに保たれることがわかる。
【００５９】
図９の実施形態の１つの利点は、必要とされる電流源および調節用ＤＡＣが２つだけであることである。この結果、より小型で低電力の回路となる。別の利点は、ＰＴＡＴ電流とＣＴＡＴ電流の平衡化がデジタル方式で行われるため、よりロバストな実施例が得られるということである。
【００６０】
以上の説明は温度ドリフトが線形効果であるという仮定に基づいていたことが理解されるであろう。実際には、このような効果は通常は弓形効果すなわち二次式の特徴を含む。当然のことながら、このような効果は、同時係属中であり同一譲受人に譲渡された、２００３年２月２７日に出願された米国特許出願第１０／３７５，３５９号および２００２年１２月２７日に出願された米国特許出願第１０／３３０，３１５号に記載のような適切な技術によって補償または線形化することができる。
【００６１】
本発明は、反応が線形であり、線上の２点がわかるとその反応を規定することができるという仮定に基づいて、半導体回路の動作における温度ドリフトの影響を補償する技術を提供する。本発明は、回路の動作を、所定の値、典型的には室温での動作に望ましい値と等しい値にトリミングする第１の組の値を提供する。回路に物理的に加えられる第２の温度において、第２の値を決定することができる。第２の値は、線形に規定された出力反応を、室温値用の値に等しい値へと回転させる。そして、２つの制御値は、温度ドリフトのいかなる影響をも補正するために、通常動作時に回路にインタフェース接続される。本発明は、絶対値の調節と温度係数の調節とが独立しているという有用な特性を有している。
【００６２】
制御値が外部から加えられることから、補償効果をパッケージング後に決定することができ、したがって、パッケージング時に導入されるいかなるストレスの影響をも決定された値に組み込むことができるということが理解されるであろう。本発明は、動作を再較正し、ひいてはいかなる経時劣化をも補償できるように、本技術を後で適用または再適用することができる点でも有利である。さらに、本発明は、ＢＪＴタイプの素子を組み込む必要性をなくし、完全にＣＭＯＳ技術で実施可能な正確な基準回路を提供することを可能にする。
【００６３】
本発明について、好適な実施形態を参照しながら説明したが、当然のことながら、添付の特許請求の範囲に鑑みて必要と思われる場合を除いて、本発明を限定することを意図したものではない。さらに、明瞭化のために別個の実施形態に関連して説明した本発明のある特徴を単一の実施形態において組み合わせて提供してもよいことは言うまでもない。逆に、簡潔化のために単一の実施形態に関連して説明した本発明の様々な特徴を別個に提供してもよく、それらの特徴のうちの一部を適切に組み合わせて提供してもよい。
【００６４】
図面を参照しながら説明した本発明の実施形態には、コンピュータ装置および／またはコンピュータ装置において実行される処理が含まれる。しかしながら、本発明は、コンピュータプログラム、特に、本発明を実施するように適合されたキャリア上またはキャリア内に記憶されたコンピュータプログラムをも対象とする。プログラムは、ソースコードや、オブジェクトコードや、一部コンパイル済みの形態のようなソースコードとオブジェクトコードの中間のコードの形態であってもよく、あるいは、本発明による方法の実施において用いるのに適したいかなるその他の形態であってもよい。キャリアは、ＣＤ−ＲＯＭなどのＲＯＭのような記憶媒体またはフロッピーディスクもしくはハードディスクなどの磁気記録媒体を含み得る。キャリアは、電気ケーブルまたは光ケーブルを介して、あるいは無線もしくはその他の手段によって伝送され得る電気信号または光信号であってもよい。
【００６５】
本発明は、上記の実施形態に限定されるものではなく、構成および細部のいずれにおいても変更し得る。
【００６６】
用語「含む（ｃｏｍｐｒｉｓｅｓ）／含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」および用語「有している（ｈａｖｉｎｇ）／含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書において本発明について用いられる場合、上述の特徴、整数、ステップまたは構成要素の存在を特定するために用いられるが、１つまたは複数のその他の特徴、整数、ステップ、構成要素もしくはこれらの群の存在あるいは追加を排除するものではない。
【図面の簡単な説明】
【００６７】
【図１】先行技術の簡単な基準回路の一例であり、
【図２】第１のトリミングステップの前後における回路の基準電圧と絶対温度との間の関係のグラフを示し、
【図３】良好に平衡化された場合のＰＴＡＴ電流およびＣＴＡＴ電流と２つのトリミング電流とのプロットを示し、
【図４】正の対温度勾配を調節するプロセスを表すグラフを示し、
【図５】負の対温度勾配を調節するプロセスを表すグラフを示し、
【図６】電圧基準回路の温度補償を行うように適合された本発明の第１の実施形態による回路を示す図であり、
【図７】演算増幅器を用いたバンドギャップ電圧基準用の図６に示す回路の変形の一例であり、
【図８】ある温度範囲にわたって増幅器の性能を補償するように適合された本発明の第２の実施形態の図であり、
【図９】デジタル回路の性能における補償を行うように適合された本発明の第３の実施形態の図である。
【図１】
2007514988.tif 000007
【図２】
2007514988.tif 000008
【図３】
2007514988.tif 000009
【図４】
2007514988.tif 000010
【図５】
2007514988.tif 000011
【図６】
2007514988.tif 000012
【図７】
2007514988.tif 000013
【図８】
2007514988.tif 000014
【図９】
2007514988.tif 000015
【手続補正書】
【提出日】平成18年6月7日(2006.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体回路の動作時の線形の温度影響を補償する方法であって、
第１の温度において、前記回路の出力値を所望の出力値にスケーリングすることと、
第２の温度において、前記出力値を前記所望の出力値に一致させ、それにより前記第１の温度における前記所望の出力値が不変に保たれるようにすることとを含み、
前記出力値をスケーリングするステップが、一定の電圧値を加えるかまたは減ずることによって行われる方法。
【請求項２】
前記一定の電圧値が、前記回路の抵抗に定電流を流すことによって生成される請求項１に記載の方法。
【請求項３】
前記電流を、平衡化して組み合わせたＰＴＡＴおよびＣＴＡＴ電流から生成することを含む請求項２に記載の方法。
【請求項４】
前記電流を、前記抵抗に基準電圧をもたらすことによって生成することを含む請求項２に記載の方法。
【請求項５】
前記一致させるステップは、２つの平衡化してトリミングしたトリミング電流であるＰＴＡＴ電流とＣＴＡＴ電流の差を加えるかまたは減ずることによって行われる先行する請求項のいずれかに記載の方法。
【請求項６】
前記トリミング電流は、前記第１の温度において、各電流の差がゼロであり、前記組み合わせた電流値が個々の電流の勾配の値と比較して２倍の勾配を有するようなものである請求項５に記載の方法。
【請求項７】
前記スケーリングするステップと前記一致させるステップとの間に、前記トリミング電流を、前記ＰＴＡＴ電流と前記ＣＴＡＴ電流の差が前記第１の温度においてゼロに等しくなるように同調させる追加のステップを含む請求項５または請求項６に記載の方法。
【請求項８】
前記スケーリングするステップは、第１の温度において、２点によって規定される直線を、固定の決定された点と交差する直線にぴったり合うようにスケーリングすることを含む請求項１に記載の方法。
【請求項９】
前記一致させるステップは、前記第２の温度において、前記直線を前記固定の決定された点を中心として回転させることを含む請求項８に記載の方法。
【請求項１０】
半導体回路の動作時の線形の温度影響を補償する方法であって、
第１の温度において、温度に依存しない電圧によって前記回路の出力電圧を所望の出力電圧値にスケーリングすることと、
第２の温度において、ある温度範囲にわたる前記所望の出力電圧を表す線の勾配を補正して、補正電圧を加えるかまたは減ずることにより前記第２の温度において前記所望の出力電圧を供給し、それにより前記補正電圧は前記第１の温度において常にゼロとなり、そしてそれにより前記第１の温度における前記所望の出力電圧値は不変に保たれるようにすることとを含み、
前記出力電圧をスケーリングするステップが、前記出力電圧に対して一定の電圧値を加えるかまたは減ずることによって行われる方法。
【請求項１１】
前記線の勾配は、前記第１の温度における所望の出力電圧値である第１の点と前記第２の温度における出力電圧の値である第２の点との２点によって規定される請求項１０に記載の方法。
【請求項１２】
前記補正電圧が、前記回路の抵抗にもたらされる２つの平衡化してトリミングしたＰＴＡＴ電流とＣＴＡＴ電流の差の値である請求項１０または請求項１１に記載の方法。
【請求項１３】
前記トリミング電流は、前記第１の温度において、各電流の差がゼロであり、前記組み合わせた電流値が個々の電流の勾配と比較して２倍の勾配を有するようなものである請求項１２に記載の方法。
【請求項１４】
前記スケーリングするステップと前記補正するステップとの間に、前記トリミング電流を、前記第１の温度における前記ＰＴＡＴ電流と前記ＣＴＡＴ電流の差がゼロに等しくなるように同調させる追加のステップを含む請求項１２または請求項１３に記載の方法。
【請求項１５】
動作時の温度影響に対する補償を行うように適合された半導体回路であって、
第１の温度において、前記回路の出力を所望の出力値にスケーリングするための手段と、
第２の温度において、前記出力値を前記所望の出力値に一致させ、それにより前記第１の温度における前記所望の出力値が不変に保たれるようにするための手段とを含む回路。
【請求項１６】
前記出力をスケーリングするための手段は、マルチプレクサを含む請求項１５に記載の回路。
【請求項１７】
前記一定の電圧値が、前記回路の抵抗に定電流を流すことによって生成される請求項１５または請求項１６に記載の回路。
【請求項１８】
前記定電流の値が、前記定電流の値を決定するためにユーザ制御入力コードの値が与えられるＤＡＣに接続された電流源によって制御される前記求項１７に記載の回路。
【請求項１９】
前記一定の電圧値を加えるかまたは減ずることは、前記一定の電圧値を加えるべきか減ずるべきかを決定するために前記ＤＡＣの２つの出力に接続された前記マルチプレクサのうちの少なくとも１つによって制御される請求項１８に記載の回路。
【請求項２０】
前記一定の電圧値を加えるかまたは減ずることは、前記ＤＡＣへの第２の入力によって制御される請求項１８に記載の回路。
【請求項２１】
前記一致させるための手段が、２つの平衡化してトリミングしたトリミング電流であるＰＴＡＴ電流とＣＴＡＴ電流の差を加えるかまたは減ずることによって提供される請求項１５から２０のいずれかに記載の回路。
【請求項２２】
前記トリミング電流は、前記第１の温度において、各電流の差がゼロであり、前記組み合わせた電流値が個々のトリミング電流の勾配と比較して温度領域において２倍の勾配を有するようなものである請求項２１に記載の回路。
【請求項２３】
前記ＰＴＡＴトリミング電流および前記ＣＴＡＴトリミング電流は、少なくとも１つのマルチプレクサに出力が接続された第１および第２のＤＡＣによって制御され、それにより、前記マルチプレクサに印加される制御信号によって前記差を加えるかまたは減ずることが制御される請求項２１または請求項２２に記載の回路。
【請求項２４】
前記トリミング電流を、前記第１の温度における前記ＰＴＡＴ電流と前記ＣＴＡＴ電流の差がゼロに等しくなるように同調させるための同調手段を含む請求項２１から２３のいずれかに記載の回路。
【請求項２５】
前記同調手段は、前記電流のうちの１つに接続された同調用ＤＡＣによって、該同調用ＤＡＣへのユーザ制御入力の値を調節することによって提供される請求項２４に記載の回路。
【請求項２６】
複数の前記ユーザ制御入力コードの値がメモリに記憶される請求項１８から２４のいずれかに記載の回路。
【請求項２７】
前記ユーザ制御入力コードの値がメモリに記憶される請求項２５に記載の回路。
【請求項２８】
前記差を提供する前記トリミング電流の値がメモリに記憶される請求項２２から２７のいずれかに記載の回路。
【請求項２９】
動作時の線形の温度影響に対する補償を行うように適合された半導体回路であって、
第１の温度において、前記回路の出力電圧を所望の出力電圧にデジタル方式でスケーリングし、
第２の温度において、前記出力電圧値を前記所望の出力電圧値にデジタル方式で一致させ、それにより前記第１の温度における前記所望の出力電圧値が不変に保たれるようにするためのデジタル制御手段を含む回路。
【請求項３０】
それぞれがＤＡＣに接続されたＰＴＡＴ電流源とＣＴＡＴ電流源との平衡化された組み合わせにより、各ＤＡＣの入力に与えられる入力コードの値によってその値が決定される定電流が生成され、各ＤＡＣへの第２の入力により、一定の電圧値を加えるかまたは減ずることが制御される請求項２９に記載の半導体回路。
【請求項３１】
前記デジタル制御手段が、各ＤＡＣの入力に接続されたレジスタを含み、前記レジスタからの出力値によって各ＤＡＣへの入力コードの値が決定される請求項３０に記載の半導体回路。
【請求項３２】
前記レジスタが、デジタル制御装置およびメモリに接続され、前記入力コードの値が前記メモリに記憶され、前記入力コードのメモリからレジスタへの転送が前記デジタル制御装置によって制御される請求項３１に記載の半導体回路。
【請求項３３】
実行時にコンピュータに請求項１に記載の方法を行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品。
【請求項３４】
実行時にコンピュータに請求項１に記載の方法を行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品であって、前記媒体に搬送波信号が組み込まれたコンピュータプログラム製品。
【請求項３５】
実行時にコンピュータに請求項１に記載の方法を行わせるプログラム命令を内蔵する媒体を含むコンピュータプログラム製品であって、前記媒体が読取り専用メモリが組み込まれたコンピュータプログラム製品。
【国際調査報告】
2007514988.tif 000016
2007514988.tif 000017
2007514988.tif 000018