(57)【要約】  記録装置は、同一基板（７）に固定されているナノメートル規模のチップを備えたマイクロポイント（６）のネットワークを有する。このマイクロポイントのネットワークは、変形可能なメモリ支持体（１）と協働し、このメモリ支持体は、前記ネットワークをメモリ支持体と接触させる際にマイクロポイント（６）の種々の高さ範囲に順応し、その後、データの熱的、電気的及び（又は）機械的記録を行う。メモリ支持体（１）は、基板（４）上に配置された少なくとも１つの変形可能なメモリ層（３）を含むスタックから成る。変形可能なメモリ層は、メモリ層（２）と可撓性層（３）を積み重ねることにより具体化できる。メモリ層（２）をマイクロポイント（６）とインタフェースする層（５）によって被覆するのがよい。メモリ層（２）に対するマイクロポイント（６）の圧力により、可撓性層（３）までのスタックの漸次変形が誘起される。
2007516544.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの変形可能なメモリ層（２）を含む薄い層のスタックから成るメモリ支持体（１）に向いた平面内に配列されているマイクロチップ（６）のアレイによってデータを記録する方法であって、前記マイクロチップの選択的作動によってデータ記録を行う段階を有し、前記マイクロチップは、全く同一の基板（７）上に直接固定され、前記方法は、データ記録のための前記マイクロチップの選択的作動前に前記マイクロチップアレイと前記メモリ支持体を所定の圧力で接触させる段階を有し、前記圧力により、前記マイクロチップアレイの前記マイクロチップ（６）の寸法形状のばらつきを前記変形可能なメモリ層（２）によって吸収できるようにする、方法。
【請求項２】
データ記録は、電気方式のものであることを特徴とする請求項１に記載の方法。
【請求項３】
データ記録は、熱方式のものであることを特徴とする請求項１に記載の方法。
【請求項４】
データ記録は、接触圧力よりも大きな機械的圧力を及ぼすことにより実施されることを特徴とする請求項１に記載の方法。
【請求項５】
請求項１〜４のいずれか一に記載の方法を実施するために用いられる記録装置であって、少なくとも１つの変形可能なメモリ層（２）を含む薄い層のスタックから成るメモリ支持体（１）に向いた平面内に配列されているマイクロチップのアレイと、前記アレイの前記マイクロチップの寸法形状のばらつきを吸収する手段と、前記マイクロチップの選択的作動により記録する手段とを有する記録装置において、前記変形可能なメモリ層は、前記メモリ支持体と前記マイクロチップアレイを前記所定の圧力で接触させたときに前記吸収手段を構成し、前記マイクロチップは、ナノメートル台の寸法の頂点を有し、前記マイクロチップは、全く同一の基板（７）上に直接固定されている、記録装置。
【請求項６】
前記メモリ層（２）は、前記基板（４）に被着された可撓性層（３）に被着されていることを特徴とする請求項５に記載の装置。
【請求項７】
前記可撓性層（６）は、ポリマーで作られていることを特徴とする請求項６に記載の装置。
【請求項８】
前記可撓性層（３）は、フォトレジストで作られていることを特徴とする請求項７に記載の装置。
【請求項９】
前記可撓性層（３）は、硬さが制御されるグルーであることを特徴とする請求項６に記載の装置。
【請求項１０】
前記可撓性層（３）は、エラストマーシリコーンで作られていることを特徴とする請求項６に記載の装置。
【請求項１１】
前記可撓性層（３）の厚さは、ほぼ数マイクロメートルであることを特徴とする請求項６〜１０のいずれか一に記載の装置。
【請求項１２】
前記可撓性層（３）は、導電性であることを特徴とする請求項６〜１１のいずれか一に記載の装置。
【請求項１３】
前記装置は、前記メモリ層（２）と前記可撓性層（３）との間に追加の導電性層を有することを特徴とする請求項６〜１１のいずれか一に記載の装置。
【請求項１４】
前記メモリ層（２）の厚さは、１マイクロメートル未満であることを特徴とする請求項５〜１３のいずれか一に記載の装置。
【請求項１５】
前記装置は、前記メモリ層（２）を被覆する前記マイクロチップ（６）付きインタフェース層（５）を有することを特徴とする請求項５〜１４のいずれか一に記載の装置。
【請求項１６】
前記基板（４）は、シリコンで作られていることを特徴とする請求項５〜１５のいずれか一に記載の装置。
【請求項１７】
前記基板（４）は、厚さが１ミリメートル未満のプラスチック材料で作られていることを特徴とする請求項５〜１６のいずれか一に記載の装置。
【発明の詳細な説明】
【開示の内容】
【０００１】
〔発明の背景〕
本発明は、少なくとも１つの変形可能なメモリ層を含む薄い層のスタックから成るメモリ支持体に向いた平面内に配列されているマイクロチップのアレイによってデータを記録する方法に関する。この方法は、マイクロチップの選択的作動によるデータ記録を含む。
【０００２】
本発明は又、前記記録方法の実施のためのデータ記録装置に関する。
【０００３】
〔技術の現状〕
コンピュータ分野とマルチメディア分野の両方におけるデータ記録は、容量に関する要望の高まりに応えなければならない。光学素子及び相変化材料を用いて磁気ハードディスクからＤＶＤまでの範囲にわたる種々の技術が開発された。用いられる記録技術が何であれ、メモリポイント（ビット）のサイズを減少させ、記憶密度を増大させる記録容量手段を増加させることが求められていることに変わりはない。
【０００４】
最近、チップ効果型顕微鏡で用いられる形式のマイクロチップを実現することにより約１テラビット／ｃｍ２の極めて大きな記憶容量が得られた（２０００年５月発行のＰ．ベチガー（P. Vettiger ）他著，「ミリピード−将来のＡＦＭデータ記憶に対する１０００以上の予測（The Millipede-More than one thousand tips for future AFM data storage ）」，アイビーエム・ジャーナル・リサーチ・ディベロップメント（IBM J. RES. Develop.），第４４巻，第３号，Ｐ３２３〜３４０及び２００１年発行のドン−ウェオン・リー（Dong-Weon Lee ）他著，「ナノメートル台の熱的撮像およびデータ記憶用のサブ１００ｎｍナノヒータを有するマイクロプローブアレイの製造（Fabrication of microprobe array with sub-100nm nano-heater for nanometric thermal imaging and data storage）」，テクニカル・ダイジェスト（Technical Digest），メムス２００１（MEMS 2001 ），フォーティーンス・ＩＥＥＥ・インターナショナル・カンフェレンス・オン・マイクロ・エレクトロ・メカニカル・システムズ（14th IEEE International Conference on Micro Electro Mechanical Systems）（Cat. N°01CH37090 ）ＰＩＥＥＥＰピスカッタウェイ，ニュージャージー州，米国，Ｐ２０４〜２０７）。高密度は、ナノメートル台の頂点を有するマイクロチップによりビットを局所化することにより得られる。マイクロチップは好ましくは、データに対して並列アクセス方式で二次元アレイ状に配列され、それにより容量に関する限り優れた性能を達成することができる。単一のアクチュエータ（これは、電気機械的なものであるのがよい）により、メモリ支持体を構成する記憶媒体の表面に対するマイクロチップアレイ全体の相対的一体運動が可能になる。次に、書込みを熱機械的に行う。
【０００５】
かかるチップ効果方式のデータ記録装置では、全てのチップと記憶媒体の完全な接触を保証しなければならない。システムの複雑さのために、各マイクロチップの位置を個々に制御することは期待できない。しかしながら、マイクロチップは、マイクロエレクトロニクスの技術に由来する技術によってひとまとめに製作され、マイクロチップの高さのばらつきは、製作に起因して常に存在したままである。このばらつきは非常に小さく、典型的には約１００ｎｍであるが、アレイを構成するマイクロチップのうち最も長いものが、他のマイクロチップよりも一層強くメモリ支持体に押し当たる。
【０００６】
この問題を解決するため、各マイクロチップは、局所プローブ顕微鏡で用いられるマイクロチップアレイと類似したやり方でカンチレバーの一端によりオーバーハングした状態で支持される。この場合、カンチレバーの可撓性により、支承体の歪みを吸収することができる。
【０００７】
特許文献である国際公開第ＷＯ９７／４４７８０号パンフレット、欧州特許出願公開第８８７７９４号明細書及び米国特許第６，２１８，０８６号明細書も又、各マイクロチップがカンチレバーの端に配置された記録装置を記載している。マイクロチップとメモリ支持体を単に接触させるだけで、カンチレバーが曲がり、それによりマイクロチップの高さのばらつきを部分的に補償することができる。１つの情報を記録するため、メモリ支持体の局所変形が熱的に又は機械的に引き起こされる。
【０００８】
しかしながら、メモリ支持体に加わるマイクロチップの支承力は、メモリ支持体を損傷させないようにするためには、例えば約１００ｎＮの値を超えてはならない。さらに言えば、記憶媒体とのマイクロチップの接触面が微小なので、圧力が高い。したがって、カンチレバーは、マイクロチップの高さのばらつきを吸収するよう可撓性が非常に高くなければならない。例えば、剛性が約１Ｎ／ｍ、長さが約１００μｍ、幅が数十μｍ、厚さが数μｍのカンチレバーが開発された。
【０００９】
これ以上可撓性の高いカンチレバーを計画することは困難である。これらの寸法形状は事実、これらの小さな幅及び（又は）高さと比較して長さが大きいので使いこなすのが困難である。加うるに、メモリ支持体の表面に向いたチップの位置決め精度に悪影響が生じ、かくして記憶密度が制限される。
【００１０】
〔発明の目的〕
本発明の目的は、上述の欠点がなく、特にマイクロチップの高さ方向のばらつきを無視できるようにするデータ記録方法及び装置を提供することにある。
【００１１】
本発明によれば、この目的は、添付の特許請求の範囲に記載された方法及び装置によって達成される。
【００１２】
本発明の記録方法は、特に、マイクロチップが、全く同一の基板上に直接固定され、この方法が、データ記録のためのマイクロチップの選択的作動前にマイクロチップアレイとメモリ支持体を所定の圧力で接触させる段階を有し、この圧力により、マイクロチップアレイのマイクロチップの寸法形状のばらつきを変形可能なメモリ層によって吸収できるようにすることを特徴とする。
【００１３】
本発明の方法の実施に用いられる本発明の装置は、少なくとも１つの変形可能なメモリ層を含む薄い層のスタックから成るメモリ支持体に向いた平面内に配列されているマイクロチップのアレイと、アレイのマイクロチップの寸法形状のばらつきを吸収する手段と、マイクロチップの選択的作動により記録する手段とを有する。この装置は、変形可能なメモリ層が、メモリ支持体とマイクロチップアレイを所定の圧力で接触させたときに吸収手段を構成し、マイクロチップは、ナノメートル台の寸法の頂点を有し、マイクロチップは、全く同一の基板上に直接固定されていることを特徴とする。
【００１４】
他の利点及び特徴は、非限定的な例として与えられているに過ぎず、添付の図面に記載された本発明の特定の実施形態についての詳細な説明から明らかになろう。
【００１５】
〔特定の実施形態の説明〕
本発明のデータ記録装置のマイクロチップのアレイは、同一の基板７に直接、即ちカンチレバーを用いないで固定された複数のマイクロチップ６から成る。したがって、マイクロチップは、好ましくは剛性の基板７にしっかりと固定される。
【００１６】
データ記録のためのマイクロチップの選択的作動前に、マイクロチップ６の支持基盤７をメモリ支持体１の方向に動かして全てのマイクロチップ６を所定の圧力で同時にメモリ支持体１に接触させる。変形可能なメモリ支持体１は、マイクロチップ６の支持体として働く基板７にしっかりと固定されたマイクロチップ６の全ての高さのばらつきを吸収するよう設計されている。
【００１７】
図には、基板７にしっかりと固定された２つのマイクロチップ６ａ，６ｂだけが示されている。これらの高さの差は、装置の動作原理を明確に示すために図では誇張されている。かくして、マイクロチップ６ｂがメモリ支持体１を変形させないでこのメモリ支持体に接触するが、これよりも長いマイクロチップ６ａは、メモリ支持体１の僅かな変形を局所的に引き起こす。この場合、長い方のマイクロチップにより及ぼされる圧力は、記憶されるべきデータを表す変形を引き起こすには不十分である。
【００１８】
次に、マイクロチップの選択的作動によりデータ記録を従来方法で行う。データ記録のために設計されたマイクロチップの選択的作動は、あらかじめ選択されたメモリ箇所にマーク（例えば、状態の変化、変形等に対応する）を形成するよう、熱的、静電的及び（又は）機械的方式のものであるのがよい。例えば圧力により記録が選択的にメンブレンの局所的変形を引き起こす場合、加えられる圧力は、アレイのマイクロチップとメモリ支持体を互いに接触させたときにマイクロチップにより及ぼされる圧力よりも十分に大きくなければならない。
【００１９】
マイクロチップアレイとメモリ支持体を接触させたときにマイクロチップのばらつきを吸収できるようにする変形可能なメモリ層１の変形の度合いは、データの記録が行われるときに、熱的、電気的又は機械的に生じさせることができるマークよりも非常に小さい。  図示のように、メモリ支持体１は好ましくは、基板４に被着された少なくとも１つの変形可能なメモリ層を含む薄い層のスタックによって形成される。
【００２０】
変形可能なメモリ層を可撓性メモリ層で形成することができ、又は図示のように、１つのメモリ層２と１つのスタックによって形成することができ、可撓性層３は、基板４に被着される。マイクロチップ６を備えたインタフェース層５が、メモリ層２を被覆するのがよい。マイクロチップアレイとメモリ支持体１を互いに接触させると、マイクロチップ６ａがメモリ支持体１を押し、その結果、可撓性層３までスタックの漸次変形が生じる。この漸次変形は、互いに異なる層の硬さ及び厚さの関数である。スタックの互いに異なる層の構成及び厚さは、得ようとしている機能、特に選択される記録モード（熱的、電気的等）に合わされる。
【００２１】
可撓性層３をポリマー層で作るのがよい。例えば、可撓性層３を光電性樹脂、特にマイクロエレクトロニクス分野でリフトオフ型除去法で用いられるフォトレジストで形成するのがよい。この可撓性層を硬さが制御されるグルー又はＰＤＭＳ型エラストマーシリコーンの層で形成してもよい。可撓性層３は好ましくは、スピン塗布方式又は吹付け方式により基板４に被着される。その厚さは、求めようとする可撓性で決まり、例えば、必要ならば、ほぼ数マイクロメートル以下であるのがよい。
【００２２】
基板４をシリコン又は場合によっては可撓性プラスチック材料、例えばポリメチルメタクリレート（ＰＭＭＡ）で作るのがよい。この場合、その可撓性は、メモリ支持体１を形成するスタックの可撓性に寄与する場合があるので、その厚さを１ミリメートル未満に減少させるのがよい。
【００２３】
メモリ層２の構成は、選択されるデータ記録方法で決まる。この層を特にポリマー又は相変化材料で作るのがよく、これは絶縁性であっても導電性であってもよい。あらゆる場合において、メモリ層は、メモリ支持体の所要の可撓性を保つためにできるだけ薄いものでなければならない。かくして、メモリ層は一般に、１マイクロメートル未満の厚さを有する。このメモリ層を例えば、ＰＤＶ、例えばカソードスパッタリング、ＰＥＣＶＤ又はスピン塗布により可撓性層３に被着することができる。
【００２４】
選択された書込み法が電気式書込み法であれば、可撓性層３を導電性にすることが必要な場合がある。これは特に、導電性ポリマー材料の選定、当初は絶縁性の材料中への添加剤の添加、又はメモリ層２と可撓性層３との間に追加の導電性層（図示せず）を介在させることにより達成できる。かかる追加の導電性層は例えば、導通に適した性質のものであって厚さの小さな（数十ナノメートル）炭素の層であるのがよい。
【００２５】
インタフェース層５の構成は、マイクロチップ６とメモリ支持体の相互作用を容易にするよう設計されている。例えば、インタフェース層５を炭素、ポリマー等で作ることができる。インタフェース層は、その性状がどのようなものであれ、メモリ支持体１を補剛することがないようできるだけ薄いものでなければならないであろう。
【図面の簡単な説明】
【００２６】
【図１】本発明のデータ記録装置の特定の実施形態を示す略図である。
【図１】
2007516544.tif 000003
【国際調査報告】
2007516544.tif 000004
2007516544.tif 000005
2007516544.tif 000006
2007516544.tif 000007
2007516544.tif 000008
2007516544.tif 000009