(57)【要約】【課題】低静電流及び高スイッチング速度を有するオンチップのロジックデコーダを備えたＲＦスイッチを提供する。【解決手段】ＲＦスイッチのデコーダロジックは第１及び第２エンハンスメント型トランジスタとデプレション型トランジスタとを含む。デプレション型トランジスタ及び第１エンハンスメント型トランジスタのソースはＶＤＤ供給端に接続する。デプレション型トランジスタのゲートのドレイン及びゲートは第１エンハンスメント型トランジスタのゲートに接続する。第２エンハンスメント型トランジスタは接地端及びデプレション型トランジスタのドレインに接続する。活性状態では、デプレション型トランジスタは高電圧を第１エンハンスメント型トランジスタのゲートに供給してオンにして、ＲＦスイッチをＶＤＤ供給端に接続する。【選択図】図６
2007531402.tif 000002
【特許請求の範囲】
【請求項１】
ラジオ周波数（ＲＦ）スイッチを駆動するための回路であって、
第１供給電圧を受けるためのソースと、前記ＲＦスイッチに接続するドレインとを備える第１エンハンスメント型トランジスタと、
前記第１供給電圧を受けるためのソースと、前記第１エンハンスメント型トランジスタのゲートに接続するドレイン及びゲートとを備えるデプレション型トランジスタと、
第２供給電圧を受けるためのソースと、前記デプレション型トランジスタの前記ドレインに接続するドレインと、第１制御信号を受けるためのゲートとを備える第２エンハンスメント型トランジスタとを含むことを特徴とする回路。
【請求項２】
前記第２供給電圧を受けるためのソースと、前記第１エンハンスメント型トランジスタの前記ドレインに接続するドレインと、前記第１制御信号を受けるためのゲートとを備える第３エンハンスメント型トランジスタを更に含むことを特徴とする請求項１に記載の回路。
【請求項３】
前記第２供給電圧を受けるためのソースと、前記デプレション型トランジスタの前記ドレインに接続するドレインと、第２制御信号を受けるためのゲートとを備える第４エンハンスメント型トランジスタと、
前記第２供給電圧を受けるためのソースと、前記第１エンハンスメント型トランジスタの前記ドレインに接続するドレインと、前記第２制御信号を受けるためのゲートとを備える第５エンハンスメント型トランジスタとを更に含むことを特徴とする請求項２に記載の回路。
【請求項４】
前記回路は前記第１及び第２制御信号に応答して論理ＮＯＲ演算を実行するように構成されることを特徴とする請求項３に記載の回路。
【請求項５】
前記第２供給電圧を受けるためのソースと、前記デプレション型トランジスタの前記ドレインに接続するドレインと、第３制御信号を受けるためのゲートとを備える第６エンハンスメント型トランジスタと、
前記第２供給電圧を受けるためのソースと、前記第１エンハンスメント型トランジスタの前記ドレインに接続するドレインと、前記第３制御信号を受けるためのゲートとを備える第７エンハンスメント型トランジスタとを更に含むことを特徴とする請求項３に記載の回路。
【請求項６】
前記第１エンハンスメント型トランジスタは第１チャンネル幅を有し、前記デプレション型トランジスタは第２チャンネル幅を有し、前記第１チャンネル幅は前記第２チャンネル幅よりも大きいことを特徴とする請求項１に記載の回路。
【請求項７】
前記第１チャンネル幅が前記第２チャンネル幅の約５倍以上であることを特徴とする請求項６に記載の回路。
【請求項８】
前記第２チャンネル幅が約２ミクロンであることを特徴とする請求項６に記載の回路。
【請求項９】
前記第１チャンネル幅が約１０ミクロンであることを特徴とする請求項６に記載の回路。
【請求項１０】
前記第１及び第２エンハンスメント型トランジスタと、前記デプレション型トランジスタとはガリウムヒ素（ＧａＡｓ）金属半導体形電界効果トランジスタ（ＭＥＳＦＥＴｓ）であることを特徴とする請求項１に記載の回路。
【請求項１１】
前記第１及び第２エンハンスメント型トランジスタと、前記デプレション型トランジスタとはガリウムヒ素（ＧａＡｓ）擬似格子整合型高電子移動度トランジスタ（ＰＨＥＭＴｓ）であることを特徴とする請求項１に記載の回路。
【請求項１２】
前記デプレション型トランジスタは多ゲートトランジスタであることを特徴とする請求項１に記載の回路。
【請求項１３】
前記デプレション型トランジスタと、前記第２エンハンスメント型トランジスタとは、前記デプレション型トランジスタ及び前記第２エンハンスメント型トランジスタを通過する導電性経路が使用可能であるときに、約５から１０マイクロアンペアの電流が前記デプレション型トランジスタを通過して流れることができるような大きさであることを特徴とする請求項１に記載の回路。
【請求項１４】
前記第１エンハンスメント型トランジスタと、前記第２エンハンスメント型トランジスタと、前記デプレション型トランジスタと、前記ＲＦスイッチとは同一チップ上に設置されることを特徴とする請求項１に記載の回路。
【請求項１５】
ラジオ周波数（ＲＦ）スイッチを制御する方法であって、
第１エンハンスメント型トランジスタのゲートにデプレション型トランジスタを通過して第１電圧を供給する過程と、
前記第１電圧が前記第１エンハンスメント型トランジスタの前記ゲートに供給されるときに、前記ＲＦスイッチを前記第１エンハンスメント型トランジスタを通して第１電圧供給端に接続する過程とを含むことを特徴とする方法。
【請求項１６】
第２電圧を第２エンハンスメント型トランジスタを通して前記第１エンハンスメント型トランジスタの前記ゲートに供給する過程と、
前記第２電圧が前記第１エンハンスメント型トランジスタの前記ゲートに供給されるときに、前記ＲＦスイッチは前記第１エンハンスメント型トランジスタが接続した前記第１電圧供給端から分離される過程とを更に含むことを特徴とする請求項１５に記載の方法。
【請求項１７】
前記第２電圧を前記第１エンハンスメント型トランジスタの前記ゲートに供給する過程が、制御信号を前記第２エンハンスメント型トランジスタのゲートに供給する過程を含み、その結果前記第２エンハンスメント型トランジスタが前記第１エンハンスメント型トランジスタの前記ゲートを第２電圧供給端に接続することが可能になることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記ＲＦスイッチを前記第１電圧供給端から分離する過程が、前記第２電圧に応答して前記第１エンハンスメント型トランジスタをオフにする過程を含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記デプレション型トランジスタが常にオンであることを特徴とする請求項１６に記載の方法。
【請求項２０】
前記第２電圧を前記第１エンハンスメント型トランジスタの前記ゲートに供給する過程が、前記第１エンハンスメント型トランジスタの前記ゲートと第２電圧供給端の間に前記第２エンハンスメント型トランジスタを通過する導電性経路を形成する過程を含むことを特徴とする請求項１６に記載の方法。
【請求項２１】
前記第２電圧を前記第１エンハンスメント型トランジスタの前記ゲートに供給する過程が、前記第１及び第２電圧供給端の間に前記デプレション型トランジスタと前記第２エンハンスメント型トランジスタとを通過する導電性経路を形成する過程を含むことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記導電性経路が約５から１０マイクロアンペアの電流を流すことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記第２電圧が前記第１エンハンスメント型トランジスタの前記ゲートに供給されるときに、前記ＲＦスイッチを第２電圧供給端に第３エンハンスメント型トランジスタを通して接続する過程を更に含むことを特徴とする請求項１６に記載の方法。
【請求項２４】
前記第１エンハンスメント型トランジスタ及び前記第１電圧供給端を経由して前記ＲＦスイッチに供給される電圧の上昇時間が約４９ナノ秒であることを特徴とする請求項１５に記載の方法。
【請求項２５】
前記第１エンハンスメント型トランジスタが前記デプレション型トランジスタよりも大きな幅を有するように前記第１エンハンスメント型トランジスタ及び前記デプレション型トランジスタの大きさを選定する過程を更に含む請求項１５に記載の方法。
【請求項２６】
前記第１エンハンスメント型トランジスタと、前記デプレション型トランジスタと、前記ＲＦスイッチとはガリウムヒ素処理技術を用いて構築される過程を更に含む請求項１５に記載の方法。
【請求項２７】
前記第１エンハンスメント型トランジスタと、前記デプレション型トランジスタと、前記ＲＦスイッチとを同一のチップ上に構築する過程を更に含む請求項１５に記載の方法。
【請求項２８】
ラジオ周波数（ＲＦ）スイッチを駆動するための回路であって、
第１供給電圧を受けるためのソースと、前記ＲＦスイッチに接続するドレインとを備える第１エンハンスメント型トランジスタと、
前記第１供給電圧を受けるためのソースと、前記第１エンハンスメント型トランジスタのゲートに接続するドレイン及びゲートとを備えるデプレション型トランジスタと、
第２供給電圧を受けるためのソースと、前記デプレション型トランジスタの前記ドレインに接続するドレインと、複数の制御信号の内の対応するひとつを受けるためのゲートとをそれぞれ備える第１複数エンハンスメント型トランジスタと、
前記第２供給電圧を受けるためのソースと、前記第１エンハンスメント型トランジスタの前記ドレインに接続するドレインと、前記複数の制御信号の内の対応するひとつを受けるためのゲートとをそれぞれ備える第２複数エンハンスメント型トランジスタとを含むことを特徴とする回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はラジオ周波数（ＲＦ）スイッチに関し、特に低静止電流を表示する論理デコーダに関する。
【背景技術】
【０００２】
一般的に携帯電話のようなワイヤレス装置に使用される従来の単極４投型（ＳＰ４Ｔ）の高出力電界効果トランジスタ（ＦＥＴ）ＲＦスイッチ１００の回路を図１に示す。ＲＦスイッチ１００は図示するように、抵抗１１０−１１３，１２０−１２３，１３０−１３３，１４０−１４３と、コンデンサ１６０−１６４と、ｎ−チャネル電界効果トランジスタ１１４−１１６，１２４−１２６，１３４−１３６，１４４−１４６とを含む。ＲＦソース１７１−１７４はＲＦスイッチ１００の対応する入力ポートＰＯＲＴ１−ＰＯＲＴ４に接続する。抵抗１１０−１１３及びトランジスタ１１４−１１６は第１スイッチエレメントを形成し、抵抗１２０−１２３及びトランジスタ１２４−１２６は第２スイッチエレメントを形成し、抵抗１３０−１１３及びトランジスタ１３４−１３６は第３スイッチエレメントを形成し、抵抗１４０−１４３及びトランジスタ１４４−１４６は第４スイッチエレメントを形成する。
【０００３】
図１に示すように、ＲＦスイッチ１００の各極に対して一般的に１本の制御ラインが必要である。従って、ＳＰ４Ｔ  ＲＦスイッチ１００は、４本の対応する制御ラインにより制御電圧ＶＣ１−ＶＣ４を受ける。通常の動作時には、スイッチエレメント１９１−１９４の１つ（又は０）が使用可能である。スイッチエレメント１９１−１９４の１つを使用可能にするために、対応するＤＣ制御電圧ＶＣ１−ＶＣ４を印加して、スイッチトランジスタ１１４−１１６，１２４−１２６，１３４−１３６，１４４−１４６の関連した組のスイッチを入れる。例えば、スイッチエレメント１９１はＤＣ制御電圧ＶＣ１の印加によって使用可能となる。活性化制御電圧ＶＣ１は抵抗１１０−１１３を通過してトランジスタ１１４−１１６のスイッチを入れることにより、ＲＦソース１７１からのＲＦ信号を入力抵抗１５１、入力コンデンサ１６１、トランジスタ１１４−１１６を通過させてアンテナ、出力コンデンサ１６０、負荷抵抗１５０に送ることを許可する。この例では、ＤＣ制御電圧ＶＣ２−ＶＣ４を印加しない場合には、スイッチエレメント１９１−１９４は使用不可となる。
【０００４】
活性化制御電圧（例えばＶＣ１）は通常システムの電圧源から供給される。例えば、活性化制御電圧ＶＣ１は通常約２．５ボルトである。制御電圧ＶＣ１が印加されたときに、小さな直流制御電流ＩＣ１は抵抗１１０（抵抗１１１−１１３）を流れる。
【０００５】
要求されるスイッチ制御電圧ＶＣ１−ＶＣ４は関連するワイヤレス装置のベースバンドや電源制御チップから利用可能な論理電圧又は状態において一般的に互換性がない。そのため、ＣＭＯＳロジックデコーダがベースバンドチップからの利用可能な論理状態及び電圧をＲＦスイッチ１００が要求する論理状態や電圧に翻訳するために使用される。ＣＭＯＳロジックデコーダは、ＲＦスイッチ１００のいずれの状態においても、直流の静電流を流さないため使用されてきた。そのため、ＣＭＯＳ論理デコーダはワイヤレス装置のバッテリ寿命に悪影響を与えない。性能的な理由から、ＣＭＯＳ論理デコーダに使用される半導体はシリコンをベースとしており、特にＲＦスイッチ１００に使用される半導体はガリウムヒ素（ＧａＡｓ）をベースとする。特に、ＲＦスイッチはＧａＡｓ金属半導体形電界効果トランジスタ（ＭＥＳＦＥＴｓ）又は擬似格子整合高電子移動度トランジスタ（ＰＨＥＭＴｓ）を用いて組み立てられる。これらの互換性のないものを組み合わせるため、ＲＦスイッチ及びＣＭＯＳ論理デコーダは分離されたチップ上に組み立てなければならず、その結果２チップデバイスとなる。
【０００６】
従って、サイズ及びコストの点からＲＦスイッチ及び関連するデコーダロジックを単一チップ上に組み合わせることが望まれる。
【０００７】
ＲＦスイッチ及び関連するデコーダロジックはエンハンスメント−デプレション型ＭＥＳＦＥＴ半導体（エンハンスメント−デプレション型ＰＨＥＭＴ半導体）を用いて単一チップ上に形成される。エンハンスメント型（通常時はオフ）トランジスタはロジックデコーダ機能を実行するために使用され、デプレション型（通常時はオン）トランジスタはＲＦスイッチ機能を実行するために使用される。しかしながら、従来の同一チップ上にロジックデコーダを有する３ワット高出力ＳＰ４ＴのＲＦスイッチは、従来技術のエンハンスメント−デプレション型のロジックを使用した場合に３００−１０００マイクロアンペアの直流の静電流（ＩＤＤ）が流れる。この従来のＲＦスイッチは約１．２７マイクロ秒とスイッチング速度が比較的遅い。このようなＲＦスイッチ及び関連するオンチップのデコーダロジックについてより詳細に以下に記載する。
【０００８】
図２はエンハンスメント−デプレション型技術を用いて形成したＲＦスイッチ１００及び従来のオンチップのデコーダロジックの回路図である。デコーダロジック２００は、図に示すように接続されたインバータ２０１−２０２と、ＮＯＲゲート２１１−２１４とを含む。ＮＯＲゲート２１１−２１４は入力信号ＶＡ及びＶＢに応答してスイッチ制御電圧ＶＣ１−ＶＣ４それぞれを供給する。
【０００９】
図３はデプレション型（通常オン）トランジスタ３０１及びエンハンスメントメント型（通常オフ）トランジスタ３０２−３０３が図に示すように接続された従来のＮＯＲゲート２１１の回路図である。この装置の中でエンハンスメントメント型トランジスタは点線の円で囲まれた文字Ｅで表し、デプレション型トランジスタは点線の円で囲まれた文字Ｄで表す。ＮＯＲゲート２１２−２１４はＮＯＲゲート２１１と全く同じである。図４はＮＯＲゲート２１１の伝達特性を示すグラフ４００である。図５は入力電圧ＶＡ及びＶＢとその結果起こるスイッチ制御電圧ＶＣ１を示す波形図５００である。
【００１０】
入力電圧ＶＡ及びＶＢの両方の論理状態がローであるとき（すなわち電圧ＶＡ及びＶＢが関連するエンハンスメント型トランジスタ３０２，３０３の閾値電圧（ＶＴ）より低い）、エンハンスメント型トランジスタ３０２，３０３は両方ともスイッチが切れる。これらの状態では、デプレション型トランジスタ３０１は供給電圧ＶＤＤを電圧制御信号ＶＣ１として供給する。デプレション型トランジスタ３０１はスイッチエレメント１９１によって与えられる負荷に応じて電流（Ｉｓ）を供給する。デプレション型トランジスタ３０１は十分なスイッチ速度を有するスイッチエレメント１９１に要求される最大予想負荷電流を供給できるようサイズが十分に大きくなければならない。結果として、デプレション型トランジスタ３０１は比較的大きなトランジスタとなり、最低でも６０−８０マイクロアンペアの電流を供給できなければならない。（図４示す実施例では、スイッチエレメント１９１は、ＩＤＤ供給電圧が０アンペアに等しくなるよう、無限大のインピーダンス負荷をモデルとしている。しかし実際には、スイッチエレメント１９１は有限のインピーダンス負荷を有するため、供給電圧ＩＤＤは０アンペアより大きくなる。）
【００１１】
入力電圧ＶＡ及びＶＢの一方又は両方の論理状態がハイであるとき（すなわちＶＴより大きい）、関連するエンハンスメント型トランジスタ３０２及び３０３はスイッチが入る。これらの状態では、スイッチが入ったエンハンスメント型トランジスタは、スイッチ制御電圧ＶＣ１を接地電位へと引き下ろし、その結果として関連するスイッチエレメント１９１は利用不可となる。加えて、スイッチが入ったエンハンスメント型トランジスタは導電性の経路をＶＤＤ供給電圧端と接地端の間に形成する。デプレション型トランジスタ３０１は比較的サイズが大きいため（約６０−８０マイクロアンペアの電流を供給する）、全ＩＤＤ供給電流は、これらの状態では、約３００マイクロアンペアから１ミリアンペアといった比較的大きな値（ＩＳ１）となる。この電流（ＩＳ１）は常に制御電圧ＶＣ１の論理状態がローのときにのＶＤＤの供給により引き起こされる。
【００１２】
図５に示すように（ここでは、ＶＤＤ供給電圧は２．５ボルトである）、大きなデプレション型トランジスタ３０１は、約１．２７マイクロ秒と長い立ち上がり時間を要する。大きなデプレション型トランジスタ３０１はまた、約１００ナノ秒のＶＣ１制御電圧の立ち下がり時間を有する。
【００１３】
直流の静電流が低減され、またスイッチング速度が改善されたオンチップのロジックデコーダを備えたＲＦスイッチが望まれる。
【発明の開示】
【課題を解決するための手段】
【００１４】
従って、本発明は約５から１０マイクロアンペアの直流の静電流と約５０ナノ秒スイッチング速度とを有するオンチップのデコーダロジックを備えたＲＦスイッチを提供する。デコーダロジックは１個のデプレション型トランジスタ及び複数個のエンハンスメント型トランジスタを備えた出力ドライバ構造（例えばＮＯＲゲート）を含む。
【００１５】
実施形態では、デコーダロジックはデプレション型トランジスタと、第１エンハンスメント型トランジスタと、第２エンハンスメント型トランジスタとを含む。デプレション型トランジスタ及び第１エンハンスメント型トランジスタのソースはＶＤＤ電圧供給端に接続する。デプレション型トランジスタのドレイン及びゲートは第１エンハンスメント型トランジスタのゲートに接続する。第２エンハンスメント型トランジスタはデプレション型トランジスタの接地及びドレインの両方に接続する。
【００１６】
活性状態では、第２エンハンスメント型トランジスタはオフとなり、そしてデプレション型トランジスタは論理ハイ電圧を第１エンハンスメント型トランジスタに供給する。その結果、第１エンハンスメント型トランジスタはオンとなり、ＲＦスイッチとＶＤＤ電圧供給端とが接続する。デプレション型トランジスタは第１エンハンスメント型トランジスタをオンに切り替えさえすればよいため、デプレション型トランジスタは比較的小さくすることができ有利である。
【００１７】
不活性状態では、第２エンハンスメント型トランジスタはオンとなり、そして第１エンハンスメント型トランジスタのゲートが接地端と接続する。その結果、第１エンハンスメント型トランジスタはオフとなり、ＲＦスイッチはＶＤＤ電圧供給端から分断される。更に、オンとなった第２エンハンスメント型トランジスタは、（デプレション型トランジスタに沿って）ＶＤＤ電圧供給端と接地の間に電流経路を形成する。しかし、デプレション型トランジスタのサイズが小さいため、この経路に沿って流れる電流は従来のデコーダロジックに対して非常に小さくなる。
【発明を実施するための最良の形態】
【００１８】
図６は本発明の実施形態に係るＲＦスイッチ１００及びオンチップのデコーダロジック６００である。デコーダロジック６００はＮＯＲゲート６０１−６０４と、インバータ６０５−６０６とを含み、図に示すように連結される２−４デコーダである。デコーダロジック６００はＲＦスイッチ１００と同一のチップ上に形成され、エンハンスメント−デプレション型ＭＥＳＦＥＴ半導体技術（エンハンスメント−デプレション型ＰＨＥＭＴ半導体技術）を用いる。記載した実施形態では、デコーダロジック及びＲＦスイッチ１００はＧａＡｓ処理技術を用いて形成される。ＮＯＲゲート６０１は入力信号ＶＡ及びＶＢに応答してスイッチ制御電圧ＶＣ１を供給する。ＮＯＲゲート６０２は入力信号ＶＡ及び入力信号ＶＢの逆信号（インバータ６０６によって供給される）に応答してスイッチ制御電圧ＶＣ２を供給する。ＮＯＲゲート６０３は入力信号ＶＡの逆信号（インバータ６０５によって供給される）及び入力信号ＶＢに応答してスイッチ制御電圧ＶＣ３を供給する。ＮＯＲゲート６０４は入力信号ＶＡの逆信号及び入力信号ＶＢの逆信号に応答してスイッチ制御電圧ＶＣ４を供給する。デコーダロジック６００（図６）とデコーダロジック２００（図２）の違いは、より詳細については下記に記載するが、ＮＯＲゲート６０１−６０４の構造にある。
【００１９】
図７は本発明の実施形態に係る２入力ＮＯＲゲート６０１の回路図である。本実施形態では、ＮＯＲゲート６０２，６０３，６０４はＮＯＲゲート６０１と同一のものである。
【００２０】
ＮＯＲゲート６０１はデプレション型トランジスタ（通常オン）７０１とエンハンスメント型トランジスタ７０２−７０３，７１１−７１３とを含む。デプレション型トランジスタ７０１及びエンハンスメント型トランジスタ７１１のソース部はＶＤＤ供給電圧端に接続する。デプレション型トランジスタ７０１のドレインはデプレション型トランジスタ７０１のゲートと、エンハンスメント型トランジスタ７０２，７０３のドレインと、エンハンスメント型トランジスタ７１１のゲートとに接続する。エンハンスメント型トランジスタ７１１のドレインはスイッチエレメント１９１（すなわちＶＣ１制御電圧端）と、エンハンスメント型トランジスタ７１２，７１３のドレインとに接続する。エンハンスメント型トランジスタ７０２−７０３，７１２−７１３のソースは接地端に接続する。エンハンスメント型トランジスタ７０２，７１３のゲートは入力電圧ＶＡを受けるために連結され、エンハンスメント型トランジスタ７０３，７１２のゲートは入力電圧ＶＢを受けるために連結される。
【００２１】
入力電圧ＶＡ及びＶＢの両方が論理ロー状態のとき（すなわち電圧ＶＡ及びＶＢが関連するエンハンスメント型トランジスタ７０２−７０３，７１２−７１３の閾値電圧（ＶＴ）よりも低い場合）、エンハンスメント型トランジスタ７０２−７０３，７１２−７１３は全てオフである。これらの状態の下で、デプレション型トランジスタ７０１はオンであり、ＶＤＤ供給電圧をエンハンスメント型トランジスタ７１１のゲートに供給する。その結果、エンハンスメント型トランジスタ７１１はオンになり、トランジスタ７１１の閾値電圧ＶＴＨを引いた後のＶＤＤ供給電圧を制御電圧ＶＣ１としてＲＦスイッチ１００の関連するスイッチエレメント１９１に供給する。
【００２２】
デプレション型トランジスタ７０１は単一ゲート又は複数ゲートデプレション型トランジスタが設置される。デプレション型トランジスタ７０１によって供給される電流は、インピーダンス負荷が高いために、比較的小さい。記載した実施形態では、デプレション型トランジスタ７０１は、エンハンスメント型トランジスタ７１１をオンにするために約５から１０マイクロアンペアの電流を供給することだけが要求される。従って、デプレション型トランジスタ７０１は比較的小さなトランジスタにすることができる。実施形態では、デプレション型トランジスタ７０１は２ミクロン幅ｘ８０のゲートトランジスタである。
【００２３】
エンハンスメント型トランジスタ７１１がオンの時には、スイッチエレメント１９１に与えられる負荷に応じて電流が供給される。従って、エンハンスメント型トランジスタ７１１はスイッチエレメント１９１に要求されると予想される最大の負荷電流を供給するのに十分な程に大きくなる。結果として、エンハンスメント型トランジスタ７１１は比較的大きなトランジスタになる。実施形態では、エンハンスメント型トランジスタ７１１は１０ミクロン幅を有する。
【００２４】
入力電圧ＶＡ、ＶＢの一方又は両方が論理ハイ（すなわちＶＴより大きい）の時、エンハンスメント型トランジスタ７０２−７０３の１つ又は両方はオンであり、そしてエンハンスメント型トランジスタ７１２−７１３の１つ又は両方はオンである。この状態の下では、オンになったエンハンスメント型トランジスタ７１２−７１３は、スイッチ制御電圧ＶＣ１を接地電位に引き下げ、ＲＦスイッチ１００のスイッチエレメント１９１の機能を無効にする。
【００２５】
更に、オンになったエンハンスメント型トランジスタ７０２−７０３は接地電圧とエンハンスメント型トランジスタ７１１のゲートの間に導電性経路を形成する。その結果、エンハンスメント型トランジスタ７１１はオフになる。続いて、スイッチ１９１の機能が無効になったとき、ＶＤＤ供給端からスイッチエレメント１９１へとエンハンスメント型トランジスタ７１１を通過して流れる静直流電流がなくなる。
【００２６】
オン状態のデプレション型トランジスタ７０１に沿ったオン状態のエンハンスメント型トランジスタ７０２−７０３はＶＤＤ供給端と接地端の間に導電性経路を形成する。しかし、デプレション型トランジスタ７０１のサイズが比較的小さいため、この状態の下ではＩＤＤ供給電流は約５−１０マイクロアンペアと比較的小さな値（ＩＳ２）である。この電流（ＩＳ２）は制御電圧ＶＣ１が論理ローの時にＶＤＤ供給端から流れ続けるが、この電流（ＩＳ２）は従来技術の電流ＩＳ１よりも明らかに小さい。特に、本発明での電流ＩＳ２は従来技術の電流ＩＳ１より２０から５０％削減されている。
【００２７】
図８はＮＯＲゲート６０１の伝達特性を示すグラフ８００である。グラフ８００は従来技術のＮＯＲゲート２１１に関する電流ＩＳ１と、本発明のＮＯＲゲート６０１に関する電流ＩＳ２の両方を示す。（図８に示す例では、スイッチエレメント１９１は無限大のインピーダンス負荷をモデルとしており、この条件下ではＩＤＤ供給電流はほぼ０アンペアとなる。しかし、スイッチエレメント１９１は有限のインピーダンス負荷であり、ＩＤＤ供給電流は０アンペアより大きくなる。）
【００２８】
図９は入力電圧ＶＡ，ＶＢと、その結果のＮＯＲゲート６０１のスイッチ制御電圧ＶＣ１とを示す波形図９００である。波形図９００では、ＶＤＤ供給電圧は２．５ボルトであり、入力電圧ＶＡ，ＶＢは１．７５ボルトの高電圧と０．７５ボルトの低電圧の間で変化する。これらの電圧は本システムのノイズマージンを図示するために使用しており、ここでは１．７５ボルトからＶＤＤの範囲の電位は論理ハイ電圧であり、０ボルトから０．７５ボルトの範囲の電位は論理ロー電圧である。入力電圧ＶＡ，ＶＢの両方が論理ロー状態になるとき、制御電圧ＶＣ１は４９ナノ秒の上昇時間を伴い約２．３ボルトの高電位へと変化する。制御電圧ＶＣ１はＶＤＤ供給電圧からエンハンスメント型トランジスタ７１１の閾値電圧ＶＴＨを差し引いた値に等しい高電圧である。入力電圧ＶＡ，ＶＢの１つ又は両方が論理ロー状態になるとき、制御電圧ＶＣ１は５６ナノ秒の下降時間を伴い接地電位へと変化する。
【００２９】
従って、ＮＯＲゲート６０１は従来技術のＮＯＲゲート２１１の上昇時間（すなわち１．２７マイクロ秒）よりも明らかに速い上昇時間を有する制御電圧ＶＣ１を供給する。特にＮＯＲゲート６０１は従来技術のＮＯＲゲート２１１の上昇時間よりも９５％少ない上昇時間を有する制御電圧ＶＣ１を供給する。
【００３０】
同様に、ＮＯＲゲート６０１は従来技術のＮＯＲゲート２１１の下降時間（すなわち１００ナノ秒）よりも明らかに速い下降時間を有する制御電圧ＶＣ１を供給する。特にＮＯＲゲート６０１は従来技術のＮＯＲゲート２１１の下降時間よりも４０から５０％少ない下降時間を有する制御電圧ＶＣ１を供給する。
【００３１】
図１０は、ＲＦスイッチ１００とデコーダロジック６００とを含む半導体チップ９００のレイアウト図である。入力電圧ＶＡ，ＶＢはチップ９００上のモードセレクトパッドＭＳと、バンドセレクトパッドＢＳとにそれぞれに供給される。ＮＯＲゲート６０１−６０４及びインバータ６０５，６０６は上記した方法により入力電圧ＶＡ，ＶＢに反応してＶＣ１−ＶＣ４制御電圧を供給する。入力ポートＰＯＲＴ１−ＰＯＲＴ４をそれぞれ、ＧＳＭ  ＲＸ（受信ＧＳＭ）、ＧＳＭ  ＴＸ（送信ＧＳＭ）、ＤＣＳ  ＲＸ（受信ＤＣＳ）、ＤＣＳ  ＴＸ（送信ＤＣＳ）とする。ＲＦスイッチ１００のアンテナをＡＮＴとする。
【００３２】
以下の表１は、入力電圧ＶＡ，ＶＢに応答したＲＦスイッチ１００の４つのとり得る状態を示す。この例では、論理「１」の値はＶＤＤ供給電圧が０．７５ボルトより大きく、論理「０」の値はＶＤＤ供給電圧が０．７５ボルトより小さいことを表す。
【表１】
2007531402.tif 000003
【００３３】
図１１，１２，１３，１４はＧＳＭ  ＲＸ，ＤＣＳ  ＲＸ，ＧＳＭ  ＴＸ，ＤＣＳ  ＴＸのそれぞれに供給される制御信号ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４の波形図である。
【００３４】
図１５は、本発明のＧＳＭ  ＴＸ及びＤＣＳ  ＴＸモードでの様々な周波数における挿入損失及び反射減衰量を示すグラフ１５００である。図１５に示す挿入損失及び反射減衰量は、従来技術と比べて性能における低下は見られない。
【００３５】
図１６は、本発明のＧＳＭ  ＲＸ及びＤＣＳ  ＲＸモードでの様々な周波数における挿入損失及び反射減衰量を示すグラフ１６００である。図１６に示す挿入損失及び反射減衰量は、従来技術と比べて性能における低下は見られない。
【００３６】
図１７は、本発明のＧＳＭ  ＴＸ及びＤＣＳ  ＴＸモードでの様々な周波数における受信に対する送信の分離性を示すグラフ１７００である。グラフ１７００中の４本の曲線は、送信経路（ＧＳＭ  ＴＸ及びＤＣＳ  ＴＸ）が使用可能な状態の時の受信経路（ＧＳＭ  ＲＸ及びＤＣＳ  ＲＸ）へのリークを示す（すなわち、ＤＣＳ  ＴＸが使用可能な状態の時のＤＣＳ  ＲＸへのリークと、ＧＳＭ  ＴＸが使用可能な状態の時のＤＣＳ  ＲＸへのリークと、ＤＣＳ  ＴＸが使用可能な状態の時のＧＳＭ  ＲＸへのリークと、ＧＳＭ  ＴＸが使用可能な状態の時のＧＳＭ  ＲＸへのリークとである）。本発明での受信に対する送信の分離性は従来技術と比べて性能における低下は見られない。
【００３７】
図１８は、本発明のＧＳＭ  ＴＸ及びＤＣＳ  ＴＸモードでの様々な周波数における送信に対する送信の独立性を示すグラフ１８００である。グラフ１８００中の２本の曲線は、他の送信経路が使用可能な状態の時の送信経路へのリークを示す（すなわち、ＧＳＭ  ＴＸが使用可能な状態の時のＤＣＳ  ＴＸへのリークと、ＤＣＳ  ＴＸが使用可能な状態の時のＧＳＭ  ＴＸへのリークとである）。本発明での送信に対する送信の独立性は従来技術と比べて性能における低下は見られない。
【００３８】
図１９は、本発明のＧＳＭ  ＲＸ及びＤＣＳ  ＲＸモードでの様々な周波数における受信に対する受信の独立性を示すグラフ１９００である。グラフ１９００中の２本の曲線は、他の送信経路が使用可能な状態の時の送信経路へのリークを示す（すなわち、ＧＳＭ  ＲＸが使用可能な状態の時のＤＣＳ  ＲＸへのリークと、ＤＣＳ  ＲＸが使用可能な状態の時のＧＳＭ  ＲＸへのリークとである）。本発明での受信に対する受信の独立性は従来技術と比べて性能における低下は見られない。
【００３９】
図２０，２１，２２，２３は本発明に係り、８３６．５ＭＨｚ（＋２５℃）、８９７．５ＭＨｚ（＋２５℃）、１７４７．５ＭＨｚ（＋２５℃）、１８８０ＭＨｚ（＋２５℃）の稼働条件においての第２調波（Ｈ２）と、第３調波（Ｈ３）と、挿入損失とを示すグラフ２０００，２１００，２２００，２３００である。本発明での第２調波及び第３調波は従来技術と比べて性能における低下は見られない。
【００４０】
図２４，２５，２６，２７は本発明に係り、８３６．５ＭＨｚ（＋２５℃）、８９７．５ＭＨｚ（＋２５℃）、１７４７．５ＭＨｚ（＋２５℃）、１８８０ＭＨｚ（＋２５℃）の稼働条件においてのデコーダ供給電流を示すグラフ２４００，２５００，２６００，２７００である。本発明でのデコーダ供給電圧は従来技術と比べて性能における低下は見られない。
【００４１】
本発明はＳＰ４Ｔ  ＲＦスイッチに関して記載しているが、本発明のデコーダロジックは他の型のＲＦスイッチを制御するために修正することができる。例えば、デコーダロジック６００は単極３投（ＳＰ３Ｔ）ＲＦスイッチ又は単極６投（ＳＰ６Ｔ）ＲＦスイッチの制御をするために修正することができる。
【００４２】
図２８はＳＰ３Ｔ  ＲＦスイッチ２８５０を制御するために使用される修正されたデコーダロジック２８００の回路図である。修正されたデコーダロジック２８００（図２８）はデコーダロジック６００（図６）と同様である。更に、ＳＰ３Ｔ  ＲＦスイッチ２８５０（図２８）はＳＰ４Ｔ  ＲＦスイッチ１００（図６）と同様である。そのため、図６及び図２８における同様の要素は同様の関連する番号が付けられている。
【００４３】
図２９はＳＰ６Ｔ  ＲＦスイッチ２９５０を制御するために使用される修正されたデコーダロジック２９００の回路図である。修正されたデコーダロジック２９００はＮＯＲゲート２９０１−２９０６と、インバータ２９１１−２９１３とを含み、図のように接続される。ＮＯＲゲート２９０１−２９０２それぞれはＮＯＲゲート６０１（図７）と同様の構造である。以下詳細について記述するように、３入力ＮＯＲゲート２９０３−２９０６は、ＮＯＲゲート２９０１−２９０２と同様の論理構造を有する。修正されたデコーダロジック２９００は３つの入力信号ＶＡ，ＶＢ，ＶＣに応答して制御電圧ＶＣ１−ＶＣ７を供給する。特に、修正されたデコーダロジック２９００は以下の表２に示すように制御電圧ＶＣ１−ＶＣ７を供給する。７個の独立したスイッチエレメント１９１−１９７は制御電圧ＶＣ１−ＶＣ７を受けるためにそれぞれ図に示すように連結される。各スイッチエレメント１９１−１９６は、対応するＲＦソース２９２１−２９２６のひとつと対応するポートＰＯＲＴ１−ＰＯＲＴ６で接続する。スイッチエレメント１９７はスイッチエレメント１９２及び１９３の両方に連結される。スイッチエレメント１９７はスイッチエレメント１９３−１９６の１つが使用可能なときにオンとなり、使用可能なスイッチエレメントをアンテナに接続する。実施形態では、受信モードの間スイッチエレメント１９３−１９６は使用可能であり、送信モードの間スイッチエレメント１９１及び１９２は使用可能である。
【表２】
2007531402.tif 000004
【００４４】
図３０は本発明の実施形態に係る３入力ＮＯＲゲート２９０５の回路図である。ＮＯＲゲート２９０３，２９０４，２９０６は、ＮＯＲゲート２９０５と同様の構造である。３入力ＮＯＲゲート２９０５（図３０）は２入力ＮＯＲゲート６０１（図７）と同様であるため、図３０及び７の同様の要素は同様の関連する番号を付す。従って、３入力ＮＯＲゲート２９０５は図７に関して上記したデプレション型トランジスタ７０１及びエンハンスメント型トランジスタ７０２−７０３，７１１−７１３を含む。更に、３入力ＮＯＲゲート２９０５はエンハンスメント型トランジスタ３００１，３００２を含む。
【００４５】
エンハンスメント型トランジスタ３００１は接地されるソースと、デプレション型トランジスタ７０１のドレインに接続するドレインと、入力信号ＶＣを受けるために接続するゲートとを有する。従って、エンハンスメント型トランジスタ３００１はエンハンスメント型トランジスタ７０２，７０３と平行に接続される。
【００４６】
エンハンスメント型トランジスタ３００２は接地されるソースと、エンハンスメント型トランジスタ７１１のドレインに接続するドレインと、入力信号ＶＣを受けるために接続するゲートとを有する。従って、エンハンスメント型トランジスタ３００２はエンハンスメント型トランジスタ７１２，７１３と平行に接続される。
【００４７】
３入力ＮＯＲゲート２９０５は、３入力の論理ＮＯＲ機能を実行する場合を除いて、２入力ＮＯＲゲート６０１と同様の方法で動作する。
【００４８】
図３０は本発明の２入力ＮＯＲゲート構造をＮ入力ＮＯＲゲート構造に拡張する方法を示しているが、本発明の２入力ＮＯＲゲートを本発明の他の実施形態に係る外部バッファ構造を実装して単純化することもできる。
【００４９】
図３１は本発明の他の実施形態に係る外部バッファ３１００の回路図である。外部バッファ３１００は入力電圧ＶＩＮに応答して制御電圧信号ＶＣ１を供給する。外部バッファ３１００（図３１）は２入力ＮＯＲゲート６０１（図７）と同様であり、図３１及び図７と同様の要素は同様の関連する番号を付す。従って、外部バッファ３１００は図７に関連して上記したデプレション型トランジスタ７０１と、エンハンスメント型トランジスタ７０２，７１１，７１３とを含む。
【００５０】
従って、入力信号ＶＩＮが論理ロー状態のとき、エンハンスメント型トランジスタ７０２及び７１３はオフであり、デプレション型トランジスタ７０１は論理ハイ電圧をエンハンスメント型トランジスタ７１１のゲートに供給する。結果として、エンハンスメント型トランジスタ７１１はオンになり、ＶＣ１制御電圧はＶＤＤ供給電圧まで引き上げられる。
【００５１】
入力信号ＶＩＮが論理ハイ状態であるとき、エンハンスメント型トランジスタ７０２及び７１３はオンになり、ＶＣ１制御電圧及びエンハンスメント型トランジスタ７１１のゲートは接地電位まで引き下げられる。この状態の下では、エンハンスメント型トランジスタ７１１はオフであり、最小の電流がデプレション型トランジスタ７０１及び７０２を通過して流れ、電流消費量は低くなる。外部バッファ３１００は上記した方法により反転機能を実行する。
【００５２】
いくつかの実施形態に関連して発明を記載したが、本発明は開示した実施形態に限定されるものではなく、当業者によって明らかなようにさまざまな改良が可能である。従って、発明は請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００５３】
【図１】従来の単極４投型（ＳＰ４Ｔ）の高出力電界効果トランジスタ（ＦＥＴ）ＲＦスイッチを示す回路図である。
【図２】従来のＲＦスイッチとエンハンスメント及びデプレション型トランジスタを組み合わせたオンチップのデコーダロジックを示す回路図である。
【図３】図２のオンチップのデコーダロジックに使用される従来のＮＯＲゲートの回路図である。
【図４】図３のＮＯＲゲートの伝達特性を示すグラフである。
【図５】図３のＮＯＲゲートに供給された入力電圧ＶＡ及びＶＢと、その結果図３のＮＯＲゲートによって供給されるスイッチ制御電圧ＶＣ１を示す波形図である。
【図６】本発明の実施形態に係るＲＦスイッチ及びオンチップのデコーダロジックである。
【図７】本発明の実施形態に係る２入力ＮＯＲゲートの回路図である。
【図８】本発明の実施形態に係る図７のＮＯＲゲートの伝達特性を示すグラフである。
【図９】本発明の実施形態に係る図７のＮＯＲゲートの入力電圧ＶＡ，ＶＢと、その結果のＮＯＲゲート６０１のスイッチ制御電圧ＶＣ１とを示す波形図９００である。
【図１０】本発明の実施形態に係る図６のＲＦスイッチとデコーダロジックとを含む半導体チップ９００のレイアウト図である。
【図１１】図６のデコーダロジックによって供給される制御信号ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４の波形図である。
【図１２】図６のデコーダロジックによって供給される制御信号ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４の波形図である。
【図１３】図６のデコーダロジックによって供給される制御信号ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４の波形図である。
【図１４】図６のデコーダロジックによって供給される制御信号ＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４の波形図である。
【図１５】図６のデコーダロジックの送信モードに対する様々な周波数での挿入損失及び反射減衰量を示すグラフ１５００である。
【図１６】図６のデコーダロジックの受信モードに対する様々な周波数での挿入損失及び反射減衰量を示すグラフ１５００である。
【図１７】図６のデコーダロジックの送信モードに対する様々な周波数での受信に対する送信の独立性を示すグラフである。
【図１８】図６のデコーダロジックの送信モードに対する様々な周波数での送信に対する送信の独立性を示すグラフである。
【図１９】図６のデコーダロジックの受信モードに対する様々な周波数での受信に対する受信の独立性を示すグラフである。
【図２０】本発明の実施形態に係る８３６．５ＭＨｚ（＋２５℃）の稼働条件においての第２調波（Ｈ２）と、第３調波（Ｈ３）と、挿入損失とを示すグラフである。
【図２１】本発明の実施形態に係る８９７．５ＭＨｚ（＋２５℃）の稼働条件においての第２調波（Ｈ２）と、第３調波（Ｈ３）と、挿入損失とを示すグラフである。
【図２２】本発明の実施形態に係る１７４７．５ＭＨｚ（＋２５℃）の稼働条件においての第２調波（Ｈ２）と、第３調波（Ｈ３）と、挿入損失とを示すグラフである。
【図２３】本発明の実施形態に係る１８８０ＭＨｚ（＋２５℃）の稼働条件においての第２調波（Ｈ２）と、第３調波（Ｈ３）と、挿入損失とを示すグラフである。
【図２４】本発明の実施形態に係る８３６．５ＭＨｚ（＋２５℃）の稼働条件においてのデコーダ供給電流を示すグラフである。
【図２５】本発明の実施形態に係る８９７．５ＭＨｚ（＋２５℃）の稼働条件においてのデコーダ供給電流を示すグラフである。
【図２６】本発明の実施形態に係る１７４７．５ＭＨｚ（＋２５℃）の稼働条件においてのデコーダ供給電流を示すグラフである。
【図２７】本発明の実施形態に係る１８８０ＭＨｚ（＋２５℃）の稼働条件においてのデコーダ供給電流を示すグラフである。
【図２８】本発明の他の実施形態に係るＳＰ３Ｔ  ＲＦスイッチを制御するために使用される修正されたデコーダロジックの回路図である。
【図２９】本発明の他の実施形態に係るＳＰ６Ｔ  ＲＦスイッチを制御するために使用される修正されたデコーダロジックの回路図である。
【図３０】本発明の実施形態に係る３入力ＮＯＲゲートの回路図である。
【図３１】本発明の他の実施形態に係る外部バッファの回路図である。
【符号の説明】
【００５４】
１００  ＲＦスイッチ
１１０，１２０，１３０，１４０  抵抗
１１１  抵抗
１１４，１２４，１３４，１４４  トランジスタ
１５０  負荷抵抗
１５１  入力抵抗
１６０  出力コンデンサ
１６１，１６２，１６３，１６４  入力コンデンサ
１７１，１７２，１７３，１７４  ＲＦソース
１９１，１９２，１９３，１９４  スイッチエレメント
２００，６００  デコーダロジック
２０１，２０２，６０５，６０６  インバータ
２１１，２１２，２１３，２１４，６０１，６０２，６０３，６０４  ＮＯＲゲート
３０１，７０１  デプレション型トランジスタ
３０２，３０３，７０１，７０２，７０３，７１１，７１２，７１３  エンハンスメント型トランジスタ
【図１】
2007531402.tif 000005
【図２】
2007531402.tif 000006
【図３】
2007531402.tif 000007
【図４】
2007531402.tif 000008
【図５】
2007531402.tif 000009
【図６】
2007531402.tif 000010
【図７】
2007531402.tif 000011
【図８】
2007531402.tif 000012
【図９】
2007531402.tif 000013
【図１０】
2007531402.tif 000014
【図１１】
2007531402.tif 000015
【図１２】
2007531402.tif 000016
【図１３】
2007531402.tif 000017
【図１４】
2007531402.tif 000018
【図１５】
2007531402.tif 000019
【図１６】
2007531402.tif 000020
【図１７】
2007531402.tif 000021
【図１８】
2007531402.tif 000022
【図１９】
2007531402.tif 000023
【図２０】
2007531402.tif 000024
【図２１】
2007531402.tif 000025
【図２２】
2007531402.tif 000026
【図２３】
2007531402.tif 000027
【図２４】
2007531402.tif 000028
【図２５】
2007531402.tif 000029
【図２６】
2007531402.tif 000030
【図２７】
2007531402.tif 000031
【図２８】
2007531402.tif 000032
【図２９】
2007531402.tif 000033
【図３０】
2007531402.tif 000034
【図３１】
2007531402.tif 000035
【国際調査報告】
2007531402.tif 000036