(57)【要約】  アクティブマトリックス型表示装置は共通基板（60）上に設けられた表示画素の配列を有する。各画素は、下部電極（74）及び実質的に透明な上部電極（80a）を有する上面放出型の電流駆動型発光表示素子（2）を有する。表示素子（2）の光出力を検出する光検出デバイス（27）が基板（60）と表示素子（2）との間に配置され、駆動トランジスタ（22）が光検出デバイス（27）の出力に応じて制御される。表示素子の下部電極（27）は、下部電極への入射光の最大で20％を透過させるために部分的に透過性であり、透過された光の少なくとも一部が下方の光検出デバイス（27）に導かれる。
2007531261.tif 000002
【特許請求の範囲】
【請求項１】
共通基板上に設けられた表示画素の配列を有するアクティブマトリックス型表示装置であって、各画素が：
前記基板上に設けられた駆動トランジスタ回路；
前記駆動トランジスタ回路の上方に設けられた上面放出型の電流駆動型発光表示素子であり、下部電極及び実質的に透明な上部電極を有する表示素子；及び
前記基板と前記表示素子との間に配置され、前記表示素子の光出力を検出する光検出デバイス；
を有し、
前記駆動トランジスタ回路の駆動トランジスタが前記光検出デバイスの出力に応じて制御され、且つ
前記表示素子の前記下部電極が、前記下部電極への入射光の最大で20％を透過させるために部分的に透過性であり、透過された光の少なくとも一部が下にある前記光検出デバイスに導かれる、ことを特徴とする装置。
【請求項２】
請求項１に記載の装置であって、前記下部電極が1％から10％の透過率を有する金属層を有することを特徴とする装置。
【請求項３】
請求項２に記載の装置であって、前記下部電極が10nmから60nmの厚さの金属膜を有することを特徴とする装置。
【請求項４】
請求項２又は３に記載の装置であって、前記下部電極が前記金属層上の導電性透明層を有することを特徴とする装置。
【請求項５】
請求項１に記載の装置であって、前記下部電極が、前記光検出デバイスに近接する開口部を備えた実質的に不透明な不透明層を有することを特徴とする装置。
【請求項６】
請求項５に記載の装置であって、前記開口部に実質的に透明な導電体が設けられていることを特徴とする装置。
【請求項７】
請求項６に記載の装置であって、前記実質的に透明な導電体が前記不透明層の上に層を形成していることを特徴とする装置。
【請求項８】
請求項５乃至７の何れかに記載の装置であって、前記光検出デバイスが前記開口部の下方且つ前記開口部の片側に横方向に配置されていることを特徴とする装置。
【請求項９】
請求項５乃至７の何れかに記載の装置であって、前記光検出デバイスが前記開口部の下方且つ前記開口部の周囲に配置されていることを特徴とする装置。
【請求項１０】
請求項９に記載の装置であって、前記光検出デバイスが、内側の環状ソース及び外側の環状ドレインを有するフォトトランジスタを有し、且つ前記外側の環状ドレインが前記開口部の外側に放射状に配置されていることを特徴とする装置。
【請求項１１】
請求項１乃至９の何れかに記載の装置であって、前記光検出デバイスがフォトダイオードを有することを特徴とする装置。
【請求項１２】
請求項１１に記載の装置であって、前記フォトダイオードがＰＩＮ若しくはＮＩＰダイオード積層体又はショットキーダイオード、並びに頂部コンタクト端子及び底部コンタクト端子を有することを特徴とする装置。
【請求項１３】
請求項１乃至１２の何れかに記載の装置であって、前記頂部電極の頂部上、且つ前記画素の前記光検出デバイスの上方、に設けられた遮光体又は反射性素子をさらに有することを特徴とする装置。
【請求項１４】
請求項１３に記載の装置であって、前記遮光体又は反射性素子が、前記上部電極の抵抗低減部分を形作る金属層から形成されていることを特徴とする装置。
【請求項１５】
請求項１乃至１４の何れかに記載の装置であって、前記基板がガラス基板を有することを特徴とする装置。
【請求項１６】
請求項１乃至１４の何れかに記載の装置であって、前記基板が金属箔及び絶縁性誘電体層を有することを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロルミネッセント表示装置に関し、特に、発光エレクトロルミネッセント表示素子及び薄膜トランジスタを有する画素配列を備えたアクティブマトリックス型表示装置に関する。より具体的には、他を排除するものではないが、本発明は、その画素が、表示素子による放射光に応答し表示素子の通電制御に使用される光検出素子を含むところのアクティブマトリックス型エレクトロルミネッセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネッセント（electroluminescent；ＥＬ）発光表示素子を用いたマトリックス型表示装置が広く知られている。表示素子は一般に、ポリマー材料（ＰＬＥＤ）を含む有機薄膜ＥＬ素子（ＯＬＥＤ）、あるいは発光ダイオード（ＬＥＤ）を有する。以下では、ＬＥＤという用語はこれらの可能性ある素子の全てに及ぶことを意図して用いられる。これらの部材は、典型的に、１対の電極間に挟まれた１層以上の半導電性共役ポリマーを有する。電極対の一方は透明であり、他方は正孔又は電子をポリマー層に注入するのに適した材料から成る。
【０００３】
上記表示装置内の表示素子は電流駆動型であり、従来からのアナログ駆動機構が関与して表示素子に可制御電流を供給している。一般的に、電流源のトランジスタが画素構成の一部として設けられ、この電流源トランジスタに供給されるゲート電圧がＥＬ表示素子の通電電流を決定している。アドレス期間後には蓄積キャパシタがゲート電圧を保持する。このような画素回路の一例は特許文献１に記載されている。
【０００４】
故に、各画素はＥＬ表示素子及び付随する駆動回路を有する。駆動回路は行導体上の行アドレスパルスによってターンオンされるアドレストランジスタを有する。アドレストランジスタがターンオンされると、列導体上のデータ電圧が画素の残りの部分に伝わることが可能になる。具体的には、アドレストランジスタは、駆動トランジスタと駆動トランジスタのゲートに接続された蓄積キャパシタとを有する電流源に列導体電圧を供給する。列のデータ電圧が駆動トランジスタのゲートに印加され、行アドレスパルスの終了後も蓄積キャパシタによってゲートはこの電圧に保持される。この回路の駆動トランジスタは、蓄積キャパシタがゲート−ソース間電圧を一定に保持するように、ｐチャネルＴＦＴ（薄膜トランジスタ）として実装される。その結果、一定のソース−ドレイン電流がトランジスタを流れることになり、従って、画素に所望の電流源動作をもたらす。ＥＬ表示素子の輝度は、その通電電流にほぼ比例する。
【０００５】
上述の基本的な画素回路では、ＬＥＤ材料の特異な経時変化すなわち劣化が、所定の駆動電流での画素の輝度レベルの低下をもたらし、ディスプレー全域での画質にバラつきを生じさせる虞がある。頻繁に使用されてきた表示素子は、まれに使用されてきた表示素子と比べて一層薄暗くなることになる。また、表示の不均一性問題は、駆動トランジスタの特性、特に、閾値電圧レベルの変動性によっても発生する虞がある。
【０００６】
ＬＥＤ材料の経時変化、及びトランジスタ特性の変動を補償し得るように改善された電圧アドレス式の画素回路が提案されている。これらは、表示素子の光出力に応答する光検出素子を含んでおり、その光検出素子は画素の初期アドレス後の駆動期間中に表示素子の総合的な光出力を制御するために、光出力に応じて蓄積キャパシタの蓄積電荷をリークさせるように働く。この種の画素構成の例は特許文献２及び３に詳細に記載されている。その中の実施の一例では、画素内のフォトダイオードが蓄積キャパシタに保存されたゲート電圧を放電し、駆動トランジスタのゲート電圧が閾値電圧に到達するとＥＬ表示素子が放射を中止するとともに、その時点で蓄積キャパシタが放電を停止する。フォトダイオードから電荷がリークされる速度は表示素子の出力の関数であり、そのため、フォトダイオードが光検出フィードバックデバイスとして機能する。
【０００７】
光学フィードバック処理は、ＴＦＴ間及び表示素子間の初期的な不均一性の補償、並びにこれら不均一性の経時変化の補償を可能にする。表示素子からの光出力はＥＬ表示素子の効率とは無関係であり、それにより経時変化補償が与えられる。ある期間にわたって不均一性が生じにくい高品質な表示装置を実現する上で、このような技術は効果的であることが示されてきた。しかしながら、この方法は、単位フレーム時間内で画素から十分な平均輝度を得るために瞬間的に高いピーク輝度を必要とし、これは結果的にＬＥＤ材料をより速く経時変化しやすくさせるため、表示装置の動作には有利ではない。
【０００８】
これに代わる一手法では、表示素子が動作されるデューティサイクルを変化させるために光学フィードバックシステムが用いられる。表示素子はある一定の輝度で駆動され、駆動トランジスタを速やかにターンオフさせるトランジスタスイッチをトリガーするために光学フィードバックが用いられる。これは、瞬間的な高い輝度レベルを不要とするが、さらなる複雑さを画素に与えることになる。
【０００９】
光学フィードバックシステムの使用は、ＬＥＤ表示素子の特異な経時変化を解決する効果的な手法と思われる。
【００１０】
ＬＥＤ表示素子と光検出デバイスとの間には光路が設けられなければならない。ここで問題となるのは、光検出デバイスによって吸収されない迷光が別の画素の光検出デバイスによって捕捉され得ることである。さらに、周辺光の光検出デバイスへの光路は排除されるべきである。
【００１１】
底面（下方への）発光型構造においては、光出力はＥＬ層から、その下のアクティブマトリックス画素回路を形作る薄膜層、及び基板を通って下方に進む。そして、光検出デバイスは薄膜層から形成可能であり、その一方の面は光捕捉のためにＥＬ層に面し、他方の面は表示装置の出力表面に面する。これにより、光検出デバイスは周辺光からの遮蔽を提供可能である。
【００１２】
上面（上方への）発光型構造においては、光出力はＥＬ層から、その上の透明カソード電極を通って表示装置の外へと進む。光検出デバイスは、ＥＬ層の下の薄膜層から形成され、光検出デバイスの同一面がＥＬ層及び周辺光に面することになる。そのため、周辺光に対する遮蔽が課題となる。さらに、表示装置にコントラストをもたらすために、ＥＬ層の下のアノードは理想的には不透明であるべきである。
【００１３】
本発明はこれらの上面放出型構造に関する。
【特許文献１】欧州特許出願公開第０７１７４４６号明細書
【特許文献２】国際公開第０１／２０５９１号パンフレット
【特許文献３】欧州特許第１０９６４６６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、光検出素子が集積化された上面放出型のアクティブマトリックス型表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の一態様に従った、共通基板上に設けられた表示画素の配列を有するアクティブマトリックス型表示装置は、各画素が：
前記基板上に設けられた駆動トランジスタ回路；
前記駆動トランジスタ回路の上方に設けられた上面放出型の電流駆動型発光表示素子であり、下部電極及び実質的に透明な上部電極を有する表示素子；及び
前記基板と前記表示素子との間に配置され、前記表示素子の光出力を検出する光検出デバイス；
を有し、
前記駆動トランジスタ回路の駆動トランジスタが前記光検出デバイスの出力に応じて制御され、且つ
前記表示素子の前記下部電極が、前記下部電極への入射光の最大で20％を透過させるために部分的に透過性であり、透過された光の少なくとも一部が下にある前記光検出デバイスに導かれる。
【００１６】
本出願においては、用語“上面放出”は、表示装置のユーザへの出力が光検出デバイスから見て基板とは反対（基板を通らない）方向にあるものを意味する。表示素子自体はあらゆる方向に光を放射してもよいが、表示装置のユーザへの出力は基板から上方である。
【００１７】
下部電極は、これはアノードとし得るが、部分的に透過性であるため、表示出力の一部は光検出デバイスに到達することが可能である。光検出デバイスは表示素子の下方にあるため、その大きさは画素の開口に影響を及ぼさない。故に、光検出デバイスに到達することが許された表示出力の小さい部分を感知できるに十分な大きさの光検出デバイスを作成することが可能である。
【００１８】
前記下部電極は、例えば1％から10％の透過率を有する金属層を有してもよく、また、
10nmから60nmの厚さの金属膜を有してもよい。電気特性を改善するため、導電性透明層が前記金属層の上に位置してもよい。
【００１９】
これに代わる配置では、前記下部電極は、前記光検出デバイスに近接する開口部を備えた実質的に不透明な層を有する。これにより、この電極の殆ど全てが完全に反射性（又は吸収性）となり、表示装置のコントラスト比が向上する。
【００２０】
表示画素の電気駆動を維持するため、前記開口部には実質的に透明な導電体が設けられ得る。この透明な導電体は前記不透明層の上に層を成してもよく、その結果、駆動特性がこの表示画素全体にわたって均一化される。
【００２１】
前記光検出デバイスは前記開口部の下方且つ前記開口部の片側に横方向に配置されることが可能であり、これにより、光検出デバイスへの周辺光の入射が抑制される。
【００２２】
前記光検出デバイスはフォトトランジスタ又はフォトダイオードとし得る。
【００２３】
当該装置は、前記頂部電極の頂部上、且つ前記画素の前記光検出デバイスの上方、に設けられた遮光素子をさらに有してもよい。これらは、光検出デバイスに到達する周辺光を低減させる。前記遮光素子は、前記上部電極の抵抗を低減する分路部分をも形作る金属層から形成されてもよい。
【実施例】
【００２４】
本発明の実施例について添付図面を参照しながら詳細に説明する。全図面を通して、同一の又は同様の部分を示す構成要素には同一の参照符号を用いることとする。
【００２５】
図１は既知のアクティブマトリックス型エレクトロルミネッセント（ＥＬ）表示装置を示している。この表示装置は、規則的に間隔を設けられた画素から成る行及び列のマトリックス配列を備えるパネルを有する。画素は、区画1で表記されており、交差する行（選択）及び列（データ）のアドレス導体4及び6の組間の交差箇所に位置する関連スイッチング手段とともにＥＬ表示素子2を有する。単純化のために少数の画素のみが図示されているが、実際には数百といった行及び列を成す画素が存在する場合がある。画素1は周辺駆動回路によって行アドレス導体及び列アドレス導体の組を介してアクセスされる。周辺駆動回路は、それぞれの導体の組の端部に接続された行走査駆動回路8及び列データ駆動回路9を有する。ＥＬ表示素子2は有機発光ダイオードを有する。有機発光ダイオードはここではダイオード素子（ＬＥＤ）として表されており、１層以上の有機ＥＬ材料の活性層を挟み込んだ１対の電極を有する。配列の表示素子は、付随するアクティブマトリックス回路とともに絶縁性の支持体の片側に支持されている。表示素子のカソード又はアノードの何れかは透明導電体で形成されている。支持体は例えばガラス等の透明材料から成り、表示素子2の基板側の電極は、ＥＬ層で発生された光がこれらの電極及び支持体を透過して支持体の他方側の観察者の目に見えるように、例えばＩＴＯ等の透明導電体で構成される。
【００２６】
図２は、電圧アドレス式動作を提供する最も基本的な画素及び駆動回路配置の簡略化された概略形態を示している。各画素1はＥＬ表示素子2及び関連駆動回路を有する。駆動回路は、行導体4上の行アドレスパルスによってターンオンされるアドレストランジスタ16を有する。アドレストランジスタがターンオンされると、列導体6上の電圧が画素の残りの部分に伝わることが可能になる。具体的には、アドレストランジスタ16は、駆動トランジスタ22と蓄積キャパシタ24とを有する電流源20に列導体電圧を供給する。列の電圧が駆動トランジスタ22のゲートに印加され、行アドレスパルスの終了後も蓄積キャパシタ24によってゲートはこの電圧に保持される。
【００２７】
この回路の駆動トランジスタ22は、蓄積キャパシタ24がゲート−ソース間電圧を一定に保持するように、ｐ型ＴＦＴとして実装されている。その結果、一定のソース−ドレイン電流がトランジスタを流れることになり、従って、画素に所望の電流源動作をもたらす。
【００２８】
上述の基本的な画素回路においては、ポリシリコンに基づく回路ではトランジスタのチャネル内のポリシリコン・グレインの統計分布により閾値電圧のバラつきが存在する。しかしながら、ポリシリコン・トランジスタは電流及び電圧ストレスの下でかなり安定であるため、閾値電圧は実質的に不変となる。
【００２９】
アモルファスシリコン・トランジスタの閾値電圧のバラつきは少なくとも基板上の短い距離の中では小さい。しかし、閾値電圧は電圧ストレスに非常に敏感である。駆動トランジスタに必要な、閾値を上回る高電圧を印加すると閾値電圧に大きな変化を生じさせるが、その変化は表示されるべき画像に含まれる情報に依存する。故に、常にオンのアモルファスシリコン・トランジスタはそうではないトランジスタと比較して、閾値電圧に大きな違いが生じることになる。この特異な経時変化はアモルファスシリコン・トランジスタで駆動されるＬＥＤ表示装置では深刻な問題である。
【００３０】
トランジスタ特性のバラつきに加え、ＬＥＤ自体における特異な経時変化も存在する。これは電流ストレスが加えられた後の発光材料の効率低下によるものである。大抵の場合、ＬＥＤを流れる電流及び電荷が多いほど効率が低くなる。
【００３１】
図３及び４は、経時変化補償を提供する光学フィードバックを備えた画素の配置例を示している。
【００３２】
図３の画素回路では、フォトダイオード27がキャパシタ24（Cdata）に保存されたゲート電圧を放電することにより輝度が低下する。駆動トランジスタ22（Tdrive）のゲート電圧が閾値電圧に到達すると表示素子2はもはや放射しなくなり、蓄積キャパシタ24が放電を停止する。フォトダイオード27から電荷がリークされる速度は表示素子の出力の関数であり、そのため、フォトダイオードが光検出フィードバックデバイスとして機能する。駆動トランジスタ22が一旦オフに切り替えられると、表示素子のアノード電圧が低下し放電トランジスタ29（Tdischarge）をターンオンさせる。その結果、蓄積キャパシタ24の残留電荷が急速に失われ、発光がオフに切り替えられる。
【００３３】
ゲート−ソース間電圧を保持するキャパシタが放電されるため、表示素子への駆動電流が徐々に減少する。こうして、輝度が次第に消滅する。これは、より低い平均光強度を生じさせる。
【００３４】
図４は本出願人により既に提案された回路を示しており、この回路は一定の光出力を有し、光出力に応じた或る時点でオフに切り替わるものである。
【００３５】
駆動トランジスタ22のゲート−ソース間電圧は、この場合も、蓄積キャパシタ24（Cstore）に保持される。しかしながら、この回路では、このキャパシタ24は充電トランジスタ34によって充電ライン32からの固定電圧まで充電される。従って、表示素子が発光するとき、駆動トランジスタ22は画素へのデータ入力に無関係な一定のレベルで駆動される。デューティサイクルを変化させること、具体的には、駆動トランジスタがターンオフされる時間を変化させることによって輝度が制御される。
【００３６】
駆動トランジスタ22は蓄積キャパシタ24を放電する放電トランジスタ36によってターンオフされる。放電トランジスタ36がターンオンされると、蓄積キャパシタ24が急速に放電され、駆動トランジスタがターンオフする。ゲート電圧が十分な電圧に到達すると放電トランジスタ36がターンオンする。フォトダイオード27が表示素子2によって照射され、この場合も、表示素子2の光出力に応じた光電流を発生する。この光電流が放電キャパシタ40（Cdata）を充電し、ある時点でキャパシタ40にかかる電圧が放電トランジスタ36の閾値電圧に到達して、それをオンに切り替える。この時点はキャパシタ40に元々蓄積されていた電荷と光電流とに依存し、従って、表示素子の光出力に依存する。放電キャパシタは初期的にはデータ電圧を保存しており、故に、初期データ及び光学フィードバックの双方が回路のデューティサイクルに影響を及ぼす。
【００３７】
光学フィードバックを備える画素回路には多数の代替実施例が存在する。図３及び４はｐ型の実施を示しており、また、例えばアモルファスシリコン・トランジスタではｎ型も実施される。
【００３８】
図５は、完全のため、アクティブマトリックスを含む既知の基本的な底面放出構造を示している。
【００３９】
このデバイスは基板60を有し、その上に駆動トランジスタの半導体ボディ62が堆積されている。ゲート酸化物誘電体層64が半導体ボディを覆い、頂部ゲート電極66がゲート誘電体層64上に設けられる。
【００４０】
第１の絶縁層68（典型的に、二酸化シリコン又は窒化シリコン）が、ゲート電極（これは典型的に行導体をも形成する）とソース及びドレイン電極との間に間隔を設けている。これらのソース及びドレイン電極は、絶縁層68上の金属層70によって定められ、図示されるようにビアを介して半導体ボディと接続している。
【００４１】
第２の絶縁層72（これもまた典型的に二酸化シリコン又は窒化シリコン）が、ソース及びドレイン電極（これらは典型的に列導体をも形成する）とＬＥＤのアノードとの間に間隔を設けている。ＬＥＤのアノード74は第２の絶縁層72上に設けられる。
【００４２】
図５に示されるような底面放出型表示装置の場合、この底面アノードは少なくとも部分的に透明であることが必要であり、一般にＩＴＯが使用される。
【００４３】
ＥＬ材料76がアノード上のウェルに形成されるが、ＥＬ材料76は好ましくは印刷法によって堆積される。３原色のために分離されたサブピクセル群が形成され、印刷ダム78が別々のＥＬ材料の高精度な印刷を支援する。
【００４４】
印刷ダム78は分離された画素群を印刷することを可能にする。このダム層は一般的に絶縁性ポリマーから成り、数μmの高さを有する。共通カソード80が表示装置上に設けられるが、これは反射性であり、全ての画素に対して共通な電位（図２ではグラウンド）にある。
【００４５】
図６は、アクティブマトリックスを含む既知の基本的な上面放出構造を示している。この構造は本質的に図５と同じであるが、アノード74aが反射性であり、カソード80aが透過性である。カソードはこの場合もＩＴＯから形成されてもよいが、ＩＴＯとポリマーとの間に電子注入に対する障壁を制御する薄い金属又はシリコン被覆を有してもよい。例えば、これは薄いバリウム層とすることができる。保護及び封止層82が表示装置を覆っている。
【００４６】
上面放出型表示装置においては、透明カソードが必要である。また一方で、カソードは高い導電性を有さねばならない。現状では高導電性透明金属は直ちに利用することができない。故に、上面放出型表示装置のカソードは、画素の放射部分の頂部に（半）透明層を有し、より低抵抗の導電性（不透明）金属79で分路されている。この高導電性金属79を図示されるようにダム78の頂部に配置することにより、画素の開口率が低減されることはない。
【００４７】
アノード金属は仕事関数の大きい金属でなければならない。そして、ＬＥＤ積層体に大きい仕事関数を実現するために反射性金属の頂部にＩＴＯ層を設けることが知られている。
【００４８】
本発明は特に上面放出型構造に関する。上面放出型構造は、以下で説明されるように、底面放出型構造に対して多くの利点を有する。
【００４９】
画素回路は発光素子の発光領域の下に配置され得る。その結果、底面放出型装置での開口率は50％未満であることが多いのに対し、上面放出型装置では発光領域（開口率）は全体の表示領域の90％以上まで高められることが可能である。
【００５０】
ＴＦＴへの制約も緩和される。底面放出型装置では、開口率を可能な限り高くするために、ＴＦＴ回路は可能な限り小さくなければならない。上面放出型装置ではＴＦＴ回路はずっと大きくなってもよく、それにより、ポリシリコン技術の代わりにアモルファスシリコン技術を使用することが容易になる。アモルファスシリコン技術を使用可能なことにより、大面積製造プロセスはＬＣＤ産業で既に利用可能であるので、アクティブマトリックス型ＥＬ表示装置のコストが有意に削減される。
【００５１】
光電子フィードバックに使用される蓄積キャパシタへの制約も緩和される。開口率を可能な限り高くするために、蓄積キャパシタも可能な限り小さくなければならない。その結果、光検出デバイスによって発生される光電流は、ＴＦＴのゲート電位を単位フレーム期間にわたって適切に制御するために、底面放出型装置では例えば1nA未満と非常に小さくなる。上面放出型装置では、より大きな蓄積キャパシタが適用可能であり、それにより、より高い光電流の適用が可能になる。これは、より高い光感度を有する光検出素子の使用、及び／又はより大面積の光検出領域の使用を可能にする。例えば、より大面積の光検出領域は光出力を正確に監視するのに有利である。上面放出型設計は不透明基板及び／又は不透明な底部電極の使用を可能にする。
【００５２】
不透明基板を使用可能なことにより、例えば可撓性のスチール箔等の、より広範囲の基板材料が表示装置に使用できるとともに、基板の光学的性質（透明性、吸収性、ひっかき強度）は殆どあるいは全く制約を受けないことになる。加えて、上面放出型構造では、不透明又は反射性の基板を用いた場合、基板内の光の導波が抑制され得る。これにより、基板内の導波による光損失が低減されるとともに、基板を介して画素間を進む光による画素クロストークが抑制される。
【００５３】
例えば反射性アノード又は吸収性（ブラック）アノード等の不透明アノードを使用可能なことは、さらなる設計上の選択肢をもたらす。反射性アノードは微小空洞（micro-cavity）効果を採用して光出力及び装置効率を最適化するために使用可能である。円偏光子と組み合わせると、金属の反射性アノードはデイライト下での装置のコントラストを優れたものにする。これは、現在市販されている底面放出型ＯＬＥＤ装置で既に採用されている方法である。ブラックアノードの使用は、微小空洞効果を用いた光出力最適化の点ではさほど効果的ではないが、偏光子を必要とすることなく、デイライト下での装置のコントラストを十分なものにし得る。ブラックアノードは、既知である底面放出型装置のブラックカソードと似ている。
【００５４】
しかしながら、上面放出型構造において光学フィードバックを実行することには、さらなる困難が存在する。
【００５５】
光検出素子は基板上のアクティブマトリックスと共に処理されるため、不透明なアノード層は光検出素子とＥＬ層との間に配置され、故に、発光材料による放射光が光検出素子に到達するのを妨げることになる。さらに、（半）透明カソードを介して装置に侵入する周辺光が光学フィードバックデバイスにも入り込み、それにより、光電子フィードバックと発光素子の光出力の安定化とが乱されることになる。
【００５６】
本発明は、表示素子の下部電極を部分的に透過性とした、上方放出型の電流駆動発光表示装置用の画素構造を提供するものである。この電極は、下部電極への入射光の一部を、その下にある光学フィードバック用の光検出デバイスに透過させる。しかしながら、下部電極への入射光の大部分は反射又は吸収されるので、表示装置の優れたコントラストが維持される。
【００５７】
図７乃至１２は、本発明に係る表示装置の構造を更に概略化して示しており、本発明には関連しない要素である頂部レイヤ群、及び駆動トランジスタ構造が省略されている。従って、図７乃至１２は、図６で比較的詳細に示された構造を概略化して表すものである。
【００５８】
図７は、上面放出型構造の光検出素子への光路を設ける第１の手法を示しており、ここでは半透明アノードが用いられている。
【００５９】
このアノード74bは、ＯＬＥＤによる放射光の一部のみが光センサーに向かってアノードを通過できるように、非常に薄い金属層から形成され得る。光電子フィードバックを可能にするに十分な光が光検出素子に到達するように、例えば、有限な透過率（例えば1％から10％）を有する反射性アノード又はブラックアノードが設けられる。（材料に応じて）10nmから60nmの金属膜が適切であり、単に膜厚を変えることによって透過率を調整可能である。この手法を実施する上では追加の処理工程は不要である。
【００６０】
有限な透過率を実現するために採られた手段によってアノードの導電率が不十分になる場合、アノードは不透明層の頂部上の導電性透明部から成ってもよい。アノードの導電性透明部を利用して、有限な透過率を有するアノード不透明部の光学特性に関係なく、正孔注入を最適化することが可能である。
【００６１】
図７に示される配置では、フィードバック機能をもたらすフォトダイオード27に光（a）が入射しているが、周辺光（c）も依然としてフォトダイオード27に到達可能である。この問題を回避する手段について以下で説明する。さらに、ガラス基板が用いられている場合、ＬＥＤからの浅い角度の光（b）及び周辺光線（c）は、基板内に導き入れられ、そして長い距離を運ばれ、画素間のクロストークを引き起こす原因となり得る。このため、図７の実施例については、例えば金属箔などの、非透過性基板を用いることが好ましい場合がある。
【００６２】
基板への光の通路を減少させるため、図８に示される代替配置は、ダイオード上方かつ不透明アノード構造74c内に設けられた小さい透明隙間150を用いている。光は光検出デバイス27近傍のアノードのみを通って伝えられる。
【００６３】
図８には、光検出デバイスを周辺光から遮蔽する頂部の遮光体152も示されており、これが金属である場合、これは154で図示されるようにカソードを電気的に支援するためにも用いられ得る。なぜなら、カソードはＩＴＯ等の比較的低い導電率の透明材料で作成されるからである。実際、半透明カソードの頂部上に金属の構造体を組み込んでカソードに分路を設けた設計が既に存在する。この場合、頂部遮光体152は追加処理工程なしでこれらの構造体とともに集積化され得る。
【００６４】
当然ながら、図７の設計でも、光検出デバイス27に到達する周辺光量を低減するため、図８の頂部遮光体が等しく採用され得る。
【００６５】
典型的に100μm×100μmの画素サイズに対して、光検出素子は典型的に10μm×10μmの寸法を有する。結果として、不透明アノード内の小さい透明隙間はアノードの反射又は吸収機能に有意な影響を及ぼさない。開口部150は標準的なリソグラフィプロセスを用いて不透明アノード内に作成され得る。
【００６６】
アクティブマトリックスの背面板上の不透明アノードは既にパターン形成されているので、開口部を設けるためには追加マスク工程は不要である。しかしながら、電極のない領域が存在するので、開口部の位置の上方にあるＥＬ層では光が殆ど（又は全く）発生されなくなる。従って、ＥＬ層のこの部分はＥＬ層の残りの部分と同一の駆動条件には置かれないため、その照射のされ方は予測し難く、また、残りのＥＬ材料と比較して異なった経時変化を生じる場合がある。このことは光電子フィードバック特性を低下させることがある。しかしながら、フィードバック動作の正確な較正により回路のフィードバック特性を考慮に入れることができる。
【００６７】
頂部遮光体152の大きさはアノード内の開口部より有意に大きくされる必要はない。特に、半透明カソードを介して表示装置に侵入する周辺光は、光検出素子とカソードの頂部との間のレイヤ群の屈折率に応じた或る一定の角度範囲内（およそで0°から40°）でのみ伝わることになる。光検出素子27とカソードの頂部との間の積層体の厚さは典型的には約1μmであるので、遮光層の大きさは単に、光検出素子（典型的に10μm×10μm）に幅が約1μmの付加的な周辺部を追加した領域に等しいことを必要とする。これにより、約12μm×12μmの遮光体面積が与えられる。
【００６８】
検出素子は概して光検出領域と光非検出領域から成り、後者は例えばコンタクトによって形成されている。故に、開口部150は光検出領域の大きさに制限され得るが、光検出素子全体としては遙かに大きくしてもよい。光センサーを開口部150より大きくすることにより、開口部150を通って進む光は基板に侵入することができなくなり、画素間のクロストークの潜在的な原因ともなり得なくなる。
【００６９】
図９は、インクジェット印刷法を用いて製造される装置に関し、頂部遮光体部分152が（図６を参照して説明されたような）印刷ダム78の上方に配置された金属バー79に如何にして統合されるかを示している。
【００７０】
上述のように、アノード内の開口部の存在は、開口部に対応するＥＬ層部分での光の発生に影響を及ぼすことになる。１つの改善例は、アノード74c内の開口部150を導電性透明材料で充填することである。導電性透明材料の導電率が十分に高いとき、光はＥＬ材料層の対応部分で発生可能であるため、光検出素子で生成された光電流は、ＥＬ材料層の全体で発生された光の平均量を表すことになる。アノードの開口部150の大きさは、発光素子の或る特定の光出力レベルにおいて光検出素子で生成された光電流が、開口部の大きさ又は配置に大きく依存しないように選定され得る。
【００７１】
アノードの開口部を充填することは同時に上表面を平坦化するが、このことは以降のレイヤ群の堆積に有利である。この改善例を実施するためには１つの追加マスク工程が必要である。
【００７２】
図１０に示されるように、アノードは、不透明層74cが導電性又は非導電性の何れであっても、不透明層74cの頂部上の導電性透明層75から成ることができる。不透明層74cは開口部を含んでおり、且つアノードの導電性透明部75と基板との間に配置されている。導電性透明層75は、不透明層74cの開口部がＥＬ材料での光の発生に影響しないことを確実にしている。開口部はその上の層の導電性透明材料75で、図１０に概略的に示されるように（少なくとも部分的に）充填されてもよいし、されなくてもよい。この場合も、この実施例を実施するためには、レイヤ74c及び75をパターン形成するための追加マスク工程が必要である。
【００７３】
導電性透明層75は、不透明アノード74cと正孔注入層との間の追加層として用いられるか、正孔注入層として用いられるか、の何れも可能である。第１の場合、例えばＩＴＯが追加層として用いられ得る。ＩＴＯは正孔注入層の堆積に好適な基板をもたらす。
【００７４】
上述の例では、周辺光がアノードの透明な開口部を通ってフォトダイオードに進む光路を遮断するために、遮光体152が用いられている。
【００７５】
図１１に示される変形例は、遮光体を不要にするものである。
【００７６】
光センサー27の光検出領域は、直接入射する周辺光（光線（c））がこの領域に到達できないように配置されている。上述のように、光の屈折のため、入射するデイライトは基板の法線に対して約40°又はそれ未満の角度を有する。故に、センサー27をアノードの開口部から僅かに横方向に配置することにより、入射光（c）はフォトダイオード27に到達することができない。
【００７７】
ＥＬ層76によって発生された光はあらゆる方向に放射され、レイヤの平面内を導波される。このプロセスは、光センサー27がＥＬ層からの直接放射光を検出することを可能にする。
【００７８】
この構成により、光学フィードバックを備えない従来の上面放出型表示装置に対して追加処理工程なしでデイライトの遮光が可能になる。
【００７９】
光センサー27は、例えばフォトダイオード（Ｎ-Ｉ-Ｐ積層体）又はフォトトランジスタ等の如何なる種類の光検出デバイスでもよい。アモルファスシリコンは光吸収に関して高い量子効率を有するので、アモルファスシリコンＰＩＮ／ＮＩＰフォトダイオードが好ましい場合がある。フォトトランジスタはアモルファスシリコン又は低温ポリシリコン（ＬＴＰＳ）で形成され得る。
【００８０】
ＬＴＰＳフォトトランジスタが用いられる場合、光活性領域はドレインに隣接する狭い領域内になる。図１２は、図１１の構造でＬＴＰＳフォトトランジスタを使用可能にするフォトトランジスタ配置を示している。
【００８１】
フォトトランジスタ27は、（ドレインに近接する）光活性領域270がアノードの開口部の外側に放射状に位置付けられるようにして配置されている。フォトトランジスタは開口部を中心とした円形のソース及びドレインパターンを有する。この場合も、発光層により放射された光のみが検出され、周辺光はフォトトランジスタのドレイン部分に到達しない。有利な点は、全体での光活性領域がアノードの開口部の大きさと比較して大きくなり得ることである。アノードに大きい開口部を有する表示画素は観察者に視認される虞があるため、開口部は可能な限り小さくされるべきである。
【００８２】
完全のため、図１３は図８の構造を図６の構造に実装するために使用されるレイヤ群を、図１４は図７の構造を図６の構造に実装するために使用されるレイヤ群を、より詳細に示している。
【００８３】
図１３は、開口部150の下方の、頂部コンタクト28を備えるＰＩＮ／ＮＩＰダイオード積層体27を示している。
【００８４】
図１４は、ＰＩＮ／ＮＩＰダイオード積層体27及び頂部コンタクト28を示すとともに、ＩＴＯ層74eの下の薄い金属層74dとして実装されたアノードを示している。
【００８５】
金属アノードが円偏光子と併用される場合、金属の遮光体が特に望ましい。このようにして、金属の遮光体はデイライト・コントラストを低下させない。選択されたアノード複合材料に関係なく、吸収性の遮光体が適用可能である。
【００８６】
この開示によって、他の変形が当業者に明らかになるところである。
【図面の簡単な説明】
【００８７】
【図１】アクティブマトリックス型ＥＬ表示装置の一実施形態を示す簡略化された概略図である。
【図２】画素回路の既知の形態を例示する図である。
【図３】既知の第１の光学フィードバック画素設計を示す図である。
【図４】既知の第２の光学フィードバック画素設計を示す図である。
【図５】底面放出型表示画素の既知の構造を示す図である。
【図６】上面放出型表示画素の既知の構造を示す図である。
【図７】本発明に従った上面放出型表示装置の光検出素子への光路を設ける第１の手法を示す図である。
【図８】本発明に従った上面放出型表示装置の光検出素子への光路を設ける第２の手法を示す図である。
【図９】図８の装置に使用される遮光素子をより明りょうに示す図である。
【図１０】図８の装置への第１の変更を示す図である。
【図１１】図８の装置への第２の変更を示す図である。
【図１２】図８の装置への第３の変更を示す図である。
【図１３】図１０の装置構造の一例をより詳細に示す図である。
【図１４】図７の装置構造の一例をより詳細に示す図である。
【図１】
2007531261.tif 000003
【図２】
2007531261.tif 000004
【図３】
2007531261.tif 000005
【図４】
2007531261.tif 000006
【図５】
2007531261.tif 000007
【図６】
2007531261.tif 000008
【図７】
2007531261.tif 000009
【図８】
2007531261.tif 000010
【図９】
2007531261.tif 000011
【図１０】
2007531261.tif 000012
【図１１】
2007531261.tif 000013
【図１２】
2007531261.tif 000014
【図１３】
2007531261.tif 000015
【図１４】
2007531261.tif 000016
【国際調査報告】
2007531261.tif 000017
2007531261.tif 000018
2007531261.tif 000019