(57)【要約】  本発明は、とりわけ、メイン領域からから遠い側に位置する接続領域（１４）の方向に延伸する電気絶縁性を有する絶縁トレンチ（４８）を有するトランジスタに関するものである。上記トランジスタは、メイン領域から、該メイン領域から遠い側に位置する接続領域（１４）まで延伸する補助トレンチ（４６）を有する。このトランジスタは、必要とするチップ面積が小さく、優れた電気的性質を示す。
2007522650.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１０）と、
上記半導体基板のメイン領域から遠い側に位置し、
上記半導体基板（１０）に含まれ、
基礎のドープ型にドープされ、
上記半導体基板（１０）のメイン領域（３０）から離れて配置されている、接続領域（１４）と、
上記半導体基板（１０）に含まれ、
上記メイン領域から遠い側に位置する上記接続領域（１４）よりも低いドーパント濃度で上記基礎のドープ型にドープされ、
上記メイン領域から遠い側に位置する上記接続領域（１４）と上記メイン領域（３０）との間に配置されている、ドリフト領域（５０）と、
上記メイン領域から近い側に位置し、
上記基礎のドープ型にドープされ、
上記メイン領域から遠い側に位置する接続領域１４よりも上記基板の上記メイン領域（３０）の近くに配置されている、接続領域（５８）と、
上記基礎のドープ型とは異なるドーピングタイプにドープされ、
上記ドリフト領域（５０）を、上記メイン領域から近い側に位置する上記接続領域（５８）から分離させる、逆ドーピング領域（５６）と、
上記メイン領域（３０）から、該メイン領域から遠い側に位置する接続領域（１４）の方向に延伸する電気絶縁性の絶縁トレンチ（４８）と、
上記メイン領域（３０）から、少なくとも、該メイン領域から遠い側に位置する接続領域（１４）まで延伸した補助トレンチ（４６）と、を含む集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項２】
上記絶縁トレンチ（４８〜４８ｅ、１４８）または上記補助トレンチ（４６〜４６ｅ、１４６）が、
（ａ）トレンチ幅（Ｂ）が、１μｍより大きい、もしくは、２μｍより大きい、
（ｂ）トレンチ幅（Ｂ）が、１０μｍより小さい、もしくは、５μｍより小さい、
（ｃ）トレンチ深さが、１０μｍより深い、もしくは、１５μｍより深い、
（ｄ）上記基板の材料（１０、２０）の切り抜きに上記トレンチが生成されている、
のうち少なくとも１つの特徴を有することを特徴とする請求項１に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項３】
上記絶縁トレンチ（４８〜４８ｅ、１４８）は、該トレンチを完全に充填する電気絶縁体を含む、または、
上記絶縁トレンチ（４８〜４８ｅ、１４８）は、少なくとも１つのトレンチ壁およびトレンチ底上に電気絶縁体と、さらに、上記トレンチ内に電気伝導性を有する領域とを含む、ことを特徴とする請求項１または２に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項４】
上記絶縁トレンチ（４８〜４８ｅ、１４８）は、上記補助トレンチ（４６〜４６ｅ、１４６）と同じ深さを有することを特徴とする請求項１〜３のいずれか１項に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項５】
上記補助トレンチ（４６〜４６ｅ、１４６）は、上記絶縁トレンチ（４８〜４８ｅ、１４８）より深いことを特徴とする請求項１〜３のいずれか１項に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項６】
上記絶縁トレンチ（４８）の少なくとも一部において、上記絶縁トレンチ（４８）の底と、上記メイン領域から離れた側に位置する接続領域（１４〜１４ｅ、１１４）との間の距離が、上記メイン領域（３０-３０ｅ、１３０）と、上記メイン領域から離れた側に位置する接続領域（１４〜１４ｅ、１１４）との間の距離に対して、１/５〜４/５の範囲、もしくは、１/３〜２/３の範囲の距離である、および/または、
上記メイン領域から離れた側にさらなる接続領域（１６）を有し、上記補助トレンチ（４６）と好ましくは同じ深さを有するさらなる絶縁トレンチ（４８ｂ）が、該さらなる接続領域（１６）まで延伸している、または、
上記絶縁トレンチ（４８）の別の部分が、上記メイン領域から遠い側に位置する上記接続領域（１４）まで延伸していることを特徴とする請求項５に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項７】
上記補助トレンチ（４６〜４６ｅ、１４６）は、上記絶縁トレンチ（４８〜４８ｅ、１４８）と同一の充填材を含むことを特徴とする請求項１〜６のいずれか１項に記載の集積トランジスタ（Ｔ１-Ｔ８）。
【請求項８】
上記ドリフト領域（５０〜５０ｅ、１５０）におけるよりも高いドーパント濃度で上記基礎のドープ型にドープされたドーピング領域（５２〜５２ｅ、９８、１５２）が、上記絶縁トレンチ（４８〜４８ｅ、１４８）と上記補助トレンチ（４６〜４６ｅ、１４６）との間に配置され、
該ドーピング領域（５２〜５２ｅ、９８、１５２）は、上記補助トレンチ（４６〜４６ｅ、１４６）の近傍の領域のみを充填し、上記絶縁トレンチ（４８〜４８ｅ、１４８）の近傍の領域を充填しないことを特徴とする請求項１〜７のいずれか１項に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項９】
上記ドリフト領域（５０ｅ）におけるよりも高いドーパント濃度で上記基礎のドープ型にドープされたドーピング領域（９８）が、上記絶縁トレンチ（４８ｅ）と上記補助トレンチ（４６ｅ）との間に配置され、
該ドーピング領域（９８）は、上記絶縁トレンチ（４８ｅ）の端から上記補助トレンチの端（４６ｅ）まで延伸していることを特徴とする請求項１〜７のいずれか１項に記載の集積トランジスタ（Ｔ８）。
【請求項１０】
上記補助トレンチ（４６ｅ）は、電気的に絶縁されており、
上記補助トレンチ（４６ｅ）の底は、上記メイン領域から遠い側にある接続領域（１４ｅ）より深くに位置され、
上記補助トレンチ（４６ｅ）は、好ましくは、電気構成部材（Ｔ８）の端、特にトランジスタ（Ｔ８）の端に配置されていることを特徴とする請求項１〜９のいずれか１項に記載の集積トランジスタ（Ｔ８）。
【請求項１１】
逆ドーピングタイプによりドープされた基板メイン領域（１０〜１０ｅ、１１０）と、
上記メイン領域（３０）から上記基板メイン領域（１０）まで延伸する、少なくとも１つの基板トレンチ（１２、１２ｅ、６０、６２、１１２）とを有することを特徴とする請求項１〜１０のいずれか１項に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項１２】
上記基板トレンチ（１２、１２ｅ、６０、６２、１１２）は、
（ａ）トレンチ幅（Ｂ）が、１μｍより大きい、もしくは、２μｍより大きい、
（ｂ）トレンチ幅（Ｂ）が、１０μｍより小さい、もしくは、５μｍより小さい、
（ｃ）トレンチ深さが、１０μｍより深い、もしくは、１５μｍより深い、
（ｄ）上記基板の材料（１０、２０）の切り抜きに上記トレンチが生成されている、
（ｅ）上記絶縁トレンチ（４８）および/または補助トレンチ（４６）と同じ深さである、
（ｆ）上記絶縁トレンチ（４８）および/または補助トレンチ（４６）と同じ充填材で充填されている、
のうち、少なくとも１つの特徴を有することを特徴とする請求項１１に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項１３】
上記基板トレンチ（１２、１２ｅ）は、上記基板メイン領域（１０、１０ｅ）におけるよりも高いドーパント濃度で逆ドーピングタイプによりドープされたドーピング領域（２６、２６ｅ）により、囲まれていることを特徴とする請求項１１または１２に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項１４】
少なくとも２つの基板トレンチ（６０、６２）が形成されており、一方の該基板トレンチ（６０）のトレンチ端からもう一方の該基板トレンチ（６２）のトレンチ端まで、上記基板メイン領域（１０ｄ）におけるよりも高いドーパント濃度で逆ドーピングタイプによりドープされたドーピング領域（２６ｄ）が延伸していることを特徴とする請求項１１または１２に記載の集積トランジスタ（Ｔ５）。
【請求項１５】
（ａ）上記逆ドーピング領域（５６〜５６ｅ）に電気伝導性をもつように接続されている端子（４２〜４２ｅ）または電気絶縁性を有する絶縁層（１６２）が、上記逆ドーピング領域（１５６）に隣接し、上記逆ドーピング領域（１５６）を電気伝導性の制御電極（１６４）から分離させている、
（ｂ）上記基礎のドープ型がｎ型またはｐ型である、
（ｃ）上記メイン領域から遠い側にある上記接続領域（１４〜１４ｅ、１１４）が、上記ドリフト領域（５０〜５０ｅ、１５０）に隣接している、
（ｄ）上記ドリフト領域は（５０〜５０ｅ、１５０）は、エピタキシャル層（２０）に含まれている、
（ｅ）上記メイン領域より遠い側にある上記接続領域（１４）を含み、好ましくは複数のそれぞれ分離された接続領域（１４、１６）を含む埋込層（１８）を有する、
のうち、少なくとも１つの特徴を有することを特徴とする請求項１〜１４のいずれか１項に記載の集積トランジスタ（Ｔ１〜Ｔ８）。
【請求項１６】
トランジスタ（Ｔ１〜Ｔ８）、特に、請求項１〜１５のいずれか１項に記載の集積トランジスタを製造する製造方法であって、
半導体基板メイン領域（１０）において、
半導体基板の上記メイン領域から遠い側に位置し、
基礎のドープ型にドープされ、
該半導体基板のメイン領域（３０）から離れた場所に配置される、接続領域（１４）を形成する工程と、
上記メイン領域から遠い側に位置する上記接続領域よりも低いドーパント濃度で、上記基礎のドープ型にドープされ、
上記メイン領域から遠い側に位置する上記接続領域（１４）と上記メイン領域（３０）との間に配置される、ドリフト領域（５０）を形成する工程と、
上記基礎のドープ型にドープされ、
上記メイン領域から遠い側に位置する接続領域（１４）よりも上記基板（２０、１０）の上記メイン領域（３０）により近い側に配置される、接続領域（５８）を、上記メイン領域の近くに形成する工程と、
上記基礎のドープ型とは異なるドーピングタイプによりドープされ、
上記ドリフト領域（５０）を上記メイン領域の近くの上記接続領域（５８）から分離させる、逆ドーピング領域（５６）を形成する工程と、
上記メイン領域（３０）から、上記メイン領域から遠い側に位置する接続領域（１４）の方向に延伸する電気絶縁性の絶縁トレンチ（４８）を形成する工程と、
上記メイン領域（３０）から、該メイン領域から遠い側に位置する接続領域（１４）まで延伸する補助トレンチ（４６）を形成する工程と、を含むことを特徴とする製造方法。
【請求項１７】
上記接続領域（１４）をドープした後、上記基板メイン領域（１０）上の上記ドリフト領域（５０）を含むエピタキシャル領域（２０）を上記メイン領域の近くに形成する工程、
上記ドリフト領域（５０）の形成後、上記メイン領域の近くに上記接続領域（５８）を形成、および/または上記逆ドーピング領域（５６）を形成する工程、および
上記ドリフト領域（５０）の形成後、上記絶縁トレンチ（４８）および上記補助トレンチ（４６）を形成する工程、
のうち、少なくと１つを含むことを特徴とする請求項１６に記載の製造方法。
【請求項１８】
上記メイン領域（３０）から上記基板メイン領域（１０）まで延伸する基板トレンチ（１２）を少なくとも１つ形成する工程を含むことを特徴とする請求項１６または１７に記載の製造方法。
【請求項１９】
上記絶縁トレンチ（４８）および上記補助トレンチ（４６）の位置、または、
上記絶縁トレンチ（４８）、上記補助トレンチ（４６）、および上記基板トレンチ（１２）の位置を、
同じフォトリソグラフィー法、好ましくは、１回の露出によって、画定する工程を含むことを特徴とする請求項１６〜１８のいずれか１項に記載の製造方法。
【請求項２０】
上記補助トレンチ（４６）および/または上記基板トレンチ（１２）に、ドープされた物質を注入する工程と、
上記ドープされた物質を上記トレンチ壁に自己拡散させる工程と、
好ましくは、上記自己拡散後、注入された上記物質を、除去する工程と、を含むことを特徴とする請求項１６〜１９のいずれか１項に記載の製造方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、集積トランジスタに関する。上記集積トランジスタは、（ａ）好ましくは単結晶、または単結晶層を含む半導体基板と、（ｂ）半導体基板のメイン領域から遠い側に位置し、上記半導体基板に含まれ、基礎のドープ型にドープされ、該メイン領域から離れて配置されている接続領域と、（ｃ）上記半導体基板に含まれ、上記メイン領域から遠い側に位置する上記接続領域よりも低いドーパント濃度で上記基礎のドープ型にドープされ、上記メイン領域から遠い側に位置する上記接続領域と上記メイン領域との間に配置されているドリフト領域と、（ｄ）上記メイン領域から近い側に位置し、上記基礎のドープ型にドープされ、例えば、上記基板の上記メイン領域に配置されている接続領域と、（ｅ）上記基礎のドープ型とは異なるドープ型にドープされ、上記ドリフト領域を上記メイン領域から近い側に位置する上記接続領域から分離させる逆ドーピング領域とを含んでいる。
【０００２】
バイポーラトランジスタにおいて、上記接続領域は、エミッタ領域およびベース領域と称される。バイポーラトランジスタにおいて、上記逆ドーピング領域はベース領域と称される。一方、電界効果トランジスタにおいては、上記接続領域は、ソース領域およびドレイン領域と称される。また、電界効果トランジスタにおいて、上記逆ドーピング領域は、反転チャンネルを形成するために備えられる。
【０００３】
特に、いわゆる高電圧トランジスタでは、通常の動作中に、接続領域間の電圧を、４０ボルトを超える電圧や、５０ボルトを超える電圧、更には１００ボルトを超える電圧に切り替えるために、ドリフトパスが存在する。
【０００４】
例えば、構成上の手段、例えば、電界プレート（field plate）や電界リング（field ring）により電気的性質を向上させた高圧トランジスタが、これまでに複数提案されている。特に、この手段により、絶縁破壊電圧を上昇させたり、必要とされるチップ面積を減少させたりする。
【０００５】
それでもはやり、本発明の目的は、改善されたトランジスタ、具体的には、特に製造が容易で、特に優れた電気的性能を有し、特に必要とするチップ面積が小さいトランジスタを提供することにある。さらに、本発明の目的は、トランジスタを容易に製造することを可能にする製造方法を提供することにある。
【０００６】
トランジスタに関する上記目的は、請求項１に記載の特徴を有するトランジスタにより達成される。更なる改良については、従属請求項に記載している。
【０００７】
本発明は、トレンチの数は集積回路の製造における製造コストには影響しないか、若しくは影響しても非常に小さいものであるという考えに基づいている。また、トレンチの深さが異なったり、トレンチを埋める材料が異なったりしても、材料を形成するのに、ほとんどコストはかからないという考えに基づいている。更に、本発明は、高電圧トランジスタの場合、メイン領域から離れたところにある接続領域を接続するための拡散領域は、全体に拡散させるために、簡単に、横の寸法を２０μｍよりも大きくできるとの考えに基づいている。トレンチは、特に、拡散パスが長くなるのを避けたり、深い拡散を横方向に限定したりするのに好適である。トレンチにより容易に達成できるその他の機能としては、絶縁機能がある。当該絶縁機能により、同様に、トランジスタのチップ面積を減らすことができる。しかし、例えば、接続機能と絶縁機能とのように、特定の機能は、同時に機能させることができない。よって、小さいチップ面積を考慮して、電気的な性能を向上させるためには、構成部材あたり、わずか２つないし３つのトレンチを備えることが適切である。
【０００８】
よって、上記冒頭部に記載した特徴に加えて、本発明によるトランジスタは、（ｆ）上記メイン領域から、該メイン領域から遠い側に位置する接続領域の方向に延伸し、結果として絶縁機能を有する電気絶縁性の絶縁トレンチと、（ｇ）上記メイン領域から、少なくとも、該メイン領域から遠い側に位置する接続領域まで延伸し、該メイン領域から遠い側に位置する接続領域に接続するために備えられる補助トレンチとを含む。上記補助トレンチは、例えば、上記トレンチの周囲に拡散するドーパントの通路を提供したり、拡散過程の横方向の境界を形成したりする。
【０００９】
また、ある１つの構成では、上記絶縁トレンチおよび/または補助トレンチは、以下の特徴を少なくとも１つ有している。
【００１０】
（１）トレンチ幅（Ｂ）が、１μｍより大きい、もしくは、２μｍより大きい。これにより、絶縁トレンチの場合、十分な誘電性強度を得られる。
【００１１】
（２）トレンチ幅（Ｂ）が、１０μｍより小さい、もしくは、５μｍより小さい。これにより、トレンチによって必要とされるチップ面積が多くなりすぎない。
【００１２】
（３）トレンチ深さが、１０μｍより深い、もしくは、１５μｍより深い。これにより、この深さを介してのみ、ドリフトパス間で十分な電圧降下が得られる。
【００１３】
また、別の構成では、上記絶縁トレンチは、該トレンチを完全に充填する電気絶縁体を含む。さらに、別の構成では、上記絶縁トレンチは、少なくとも１つのトレンチ壁およびトレンチ底上に電気絶縁体を含み、さらに、上記トレンチ内に電気伝導性を有する領域を含む。例えば、深いトレンチをドープされた多結晶シリコン、ドープされていないシリコン、酸化物、またはその他の物質によって充填することができる。
【００１４】
また、別の構成では、上記絶縁トレンチは、上記補助トレンチと同じ深さである。これにより、異なる深さのトレンチを形成する手間が省ける。また、別の構成では、上記補助トレンチは、上記絶縁トレンチより深い。例えば、上記絶縁トレンチを上記補助トレンチのエッチングの開始時または終了時に覆えば、例えば、追加のフォトリソグラフィー工程は１回で済む。
【００１５】
トレンチの深さが異なる構成では、上記絶縁トレンチの底と、上記メイン領域から離れた側に位置する接続領域との間の距離が、上記メイン領域と、上記メイン領域から離れた側に位置する接続領域との間の距離に対して、１/５〜４/５の範囲、もしくは、１/３〜２/３の範囲の距離である。もし、メイン領域から遠い側にある、すでに述べた上記接続領域の深さと同じ深さのとき、上記メイン領域から離れた側にさらなる接続領域を有し、上記補助トレンチと同じ深さを有するさらなる絶縁トレンチが、該さらなる接続領域まで延伸していれば、短くなった絶縁トレンチの領域に、ＥＳＤ（静電気放電）保護素子を簡単に形成することができる。該保護素子により、他の構成部材が自身の早期の絶縁破壊により破壊されるのを避けることができる。
【００１６】
また、別の構成では、上記補助トレンチは、上記絶縁トレンチと同一のトレンチ充填材を含んでいる。これによれば、異なるトレンチ充填材を導入する必要がなくなる。また、別の構成では、対照的に、上記補助トレンチは、上記絶縁トレンチとは異なる充填材を含んでいる。特に、上記補助トレンチは、例えば、ドープされた多結晶シリコンまたは金属のような電気伝導性のある物質で充填されている。これにより、上記補助トレンチは、メイン領域から遠い側にある接続領域に電気伝導性をもつように接続される。もう一方のトレンチを覆ったり、後で形成したりすることで、簡単にトレンチを異なる充填材で充填することができる。
【００１７】
次の構成では、上記ドリフト領域におけるよりも高いドーパント濃度で上記基礎のドープ型にドープされたドーピング領域が、上記絶縁トレンチと上記補助トレンチとの間に存在する。上記絶縁トレンチと補助トレンチとの間の領域を完全に充填するドーピングは、例えば、垂直方向の拡散が上記２つのトレンチで画定されている場合に行なわれる。もしくは、例えば、上記補助トレンチから拡散が進行する場合には、上記絶縁トレンチの近傍ではなく上記補助トレンチの近傍だけで行なわれる。
【００１８】
また、別の構成では、上記補助トレンチは、電気的に絶縁されている。上記補助トレンチは、基板のメイン領域の中に、メイン領域から遠い側にある接続領域より深く延伸している。そして、上記補助トレンチは、電気構成部材の端に配置される。これにより、その深さ分だけ、該構成部材を他の構成部材から隔離することができる。
【００１９】
また、次の構成では、基材のメイン領域は、逆ドーピングタイプによりドープされている。基板トレンチは、上記メイン領域から、上記基板のメイン領域まで延伸している。そして、上記基板のメイン領域を接続するために備えられる。結果として、３種類のトレンチ、すなわち、絶縁トレンチ、補助トレンチ、および、基板トレンチが存在する。基板トレンチは、例えば、基板トレンチの周囲に注入するドーパントの通路として、または拡散過程の横方向の境界として、簡単に、そして、大きな面積を必要とせずに基板を接続することができる。
【００２０】
以上、補助トレンチおよび拡散トレンチについて説明した技術的効果は、基板トレンチの形成にも適用可能である。特に、同じ深さのトレンチや、同じ物質で充填されたトレンチに対して適用可能である。
【００２１】
また、次の構成では、トランジスタの端子は、逆ドーピング領域に電気伝導性をもつように接続される。これにより、該トランジスタは、ｐｎｐ型バイポーラトランジスタまたはｎｐｎ型バイポーラトランジスタとなる。また、別の構成では、電気的に絶縁されており、逆ドーピング領域に隣接し、該逆ドーピング領域をトランジスタの電気伝導性のある制御電極から絶縁する絶縁層が存在する。これにより、ｎ型チャンネルトランジスタとして、もしくはｐ型チャンネルトランジスタとして機能する電界効果トランジスタが形成される。
【００２２】
さらに本発明は、上記独立請求項または従属請求項に記載の工程を含む方法に関する。なお、工程が記載されている順番は、なんら本発明を制限するものではない。本方法によっても、複数のトレンチを備えるトランジスタを得ることができる。したがって、上記の技術的効果は、本発明の製造方法についてもあてはまるものである。
【００２３】
以下、添付の図面を参照しながら、本発明について説明する。
【００２４】
図１は、２つのトレンチを有し、基板接続が基板トレンチを利用してなされている２つのバイポーラトランジスタを示す。図２は、２つのトレンチを有し、基板接続が、広範囲における拡散によりなされているバイポーラトランジスタを示す。図３は、２つのトレンチを有し、基板接続が、２つの基板トレンチにより画定されているバイポーラトランジスタを示す。図４は、２つのトレンチを有する電界効果トランジスタを示す。図５は、長さが異なる２つのトレンチを有するバイポーラトランジスタを示す。
【００２５】
基本的に、バイポーラトランジスタと電界効果トランジスタとの両方に応用可能な実施形態について、以下説明する。本実施形態では、構成部材につき、たった１つのエミッタ端子またはソース端子と、１つのベース端子またはゲート端子とが備えられている。スイッチ電流を高くするために、別の実施形態では、１つの構成部材において、それぞれコレクタ領域を割り当てられた一連のエミッタ−ベース対、または、それぞれドレイン領域を割り当てられた一連のソース−ゲート対を用いられる。例えば、コレクタ端子もしくはドレイン端子、および/または基板端子が、構成部材のエミッタ−ベース対またはソース−ゲート対を、それぞれ含む構成としてもよい。
【００２６】
図１に、基板トレンチ１２により基板メイン領域１０と基板接続された２つのバイポーラトランジスタＴ１およびＴ２を示す。基板メイン領域１０は、ｐ型にライトドープされたシリコンを含む。基板メイン領域１０は、例えば、市販のウェハに含まれている。埋め込まれたドーピング領域１４および１６を上記ウェハに形成されている。上記ドーピング領域１４および１６は、ｎ型にヘビードープされており、埋込層１８に含まれている。ｎ型にライトドープされたエピタキシャル層２０は、層厚Ｄ１を有する。該層厚Ｄ１は、本実施の形態では、２０μｍである。エピタキシャル層２０は、基板メイン領域１０に隣接し、埋込層１８の上層部分を含む。
【００２７】
基板トレンチ１２は、エピタキシャル層２０を貫通して基板メイン領域１０に達している。基板トレンチ１２は、基板接続ドーピング２６により、トレンチ側壁２２とトレンチ底２４とで囲まれている。該基板接続ドーピング２６は、例えば、ｐ型のヘビードープであり、例えば、５００ｎｍより厚い層厚または１μｍの層厚にて基板トレンチ１２を囲っている。特に、基板接続ドーピング２６の層厚は３μｍ未満である。
【００２８】
基板トレンチ１２の両側に、ｐ型にヘビードープされたドーピング領域３２および３４が、エピタキシャル層２０の表面３０から延伸している。該ドーピング領域３２および３４は、金属または多結晶の基板端子３６に電気伝導性をもつように接続されている。それぞれの場合において、ドーピング領域３２および３４は、例えば、１μｍの深さと１μｍの幅とを有する。
【００２９】
２つのトレンチＴ１およびＴ２は、例えば、基板トレンチ１２の両側に配置されている。上記トランジスタＴ１は、コレクタ端子４０と、ベース端子４２と、エミッタ端子４４とを有する。
【００３０】
別の実施形態では、さらに、トランジスタＴ１に、ベース端子−エミッタ端子対４５を備える。図１中、該ベース端子とエミッタ端子との対４５は、点線にて示されている。コレクタ端子４０と、ベース端子４２と、エミッタ端子４４とは、電気伝導性を有し、例えば、金属またはヘビードープされた多結晶シリコンを含む。
【００３１】
トランジスタＴ１は、補助トレンチ４６を有する。補助トレンチ４６は、絶縁トレンチ４８を囲っている。該絶縁トレンチ４８は、エピタキシャル層２０に形成されたドリフト領域５０を横に隔離している。
【００３２】
補助トレンチ４６は、エピタキシャル層２０を貫通し、埋込層１８のドーピング領域１４に達している。補助トレンチ４６は、コレクタ接続ドーピング領域５２により、その側壁およびトレンチ底を囲まれている。コレクタ接続ドーピング領域５２は、例えば、ｎ型にヘビードープされており、例えば５００ｎｍより厚い層厚または１μｍの層厚にて補助トレンチ４６を囲っている。特に、コレクター接続ドーピングの層厚は３μｍ未満である。
【００３３】
基板トレンチ１２の内側のトレンチ端において、ｎ型にヘビードープされたドーピング領域５４がエピタキシャル層２０の表面３０から延伸している。該ドーピング領域は、コレクタ端子４０と電気伝導性をもつように接続されている。ドーピング領域５４は、例えば、１μｍの深さと、３μｍより大きい幅、例えば、５μｍの幅とを有する。別の実施形態では、コレクタ端子４０のためのドーピング領域は、周辺のトレンチ端に沿って補助トレンチ４６の両側に複数設けられる。また、別の実施形態では、図１に示すトレンチ部分に対して、補助トレンチ４６の右側に、コレクタ端子４０のための外側ドーピング領域のみが備えられる。
【００３４】
エピタキシャル層２０の一部は、基板接続ドーピング２６とコレクタ接続ドーピング５２との間に位置する。例えば、基板接続ドーピング２６とコレクタ接続ドーピング５２との間の最短距離は、１０μｍより大きい値、例えば、２０μｍである。
【００３５】
さらに、絶縁トレンチ４８は、エピタキシャル層２０を貫通し、埋込層１８のドーピング領域１４に達する。絶縁トレンチ４８は、該絶縁トレンチ４８を使って形成されたドーピング領域によって囲まれるような構成にはなっていない。
【００３６】
絶縁トレンチ４８にて囲んだ領域内にて、エピタキシャル層２０の表面３０から延伸する、ｐ型にドープされたベース領域５６が設けられている。このベース領域５６は、ベース端子４２と電気伝導性をもつように接続されている。ベース領域５６は、例えば、１μｍから３μｍの範囲の深さ、例を挙げると、２μｍの深さを有し、例えば、４μｍより大きい幅、例を挙げると１０μｍの幅を有する。
【００３７】
ベース領域５６は、エミッタ領域５８を囲んでいる。エミッタ領域５８は、同様に、エピタキシャル層２０の表面３０から、ドーピング領域１４の方向に延伸している。上記エミッタ領域５８は、エミッタ端子４４に電気伝導性をもつように接続されている。
【００３８】
本実施の形態では、基板トレンチ１２、補助トレンチ４６、および絶縁トレンチ４８は、電気絶縁体、具体的には二酸化シリコンにて完全に埋められている。本実施の形態においては、基板トレンチ１２、補助トレンチ４６、および絶縁トレンチ４８のトレンチ幅Ｂは、それぞれ、１.５μｍである。３つのトレンチ、具体的には、基板トレンチ１２、補助トレンチ４６、および絶縁トレンチ４８は、同じトレンチ深さを有し、例えば、２１μｍである。
【００３９】
トランジスタＴ２は、トランジスタＴ１と同様の構成を有する。したがって、トランジスタＴ２については、上記の説明を参照されたい。トランジスタＴ２の各構成部は、図１において同じ参照番号を付してあるトランジスタＴ１の各構成部と同一の構造、および同一の機能を有する。ただし、トランジスタＴ２の各構成部には、数字の後にｂを付している。例えば、ベース領域５６に対応するトランジスタＴ２のベース領域には５６ｂと付し、同様に、補助トレンチ４６に対応するトランジスタＴ２の補助トレンチには４６ｂと付し、絶縁トレンチ４８に対応するトランジスタＴ２の絶縁トレンチには４８ｂと付している。
【００４０】
図１に示すトランジスタＴ１およびＴ２の構造により、必要とされるチップ面積が小さいものとなる。なぜなら、ドーピング領域１４および１６は、絶縁トレンチ４８および４８ｂのそれぞれがあるため、コレクタ接続ドーピング領域５２および５２ｂのそれぞれを介して、ベース領域５６および５６ｂのそれぞれに非常に近い位置に接続されるからである。
【００４１】
図２に、バイポーラトランジスタＴ３を示す。該バイポーラトランジスタＴ３は、下記に示す点を除いてバイポーラトランジスタＴ１と同様に構成されている。よって、同一の構成部材には同一の参照番号を付しているが、その後にｃを付している。具体的には、基板メイン領域１０ｃ、埋込層１８ｃにおけるドーピング層１４ｃ、エピタキシャル層２０ｃ、表面３０ｃ、コレクタ端子４０ｃ、ベース端子４２ｃ、エミッタ端子４４ｃ、補助トレンチ４６ｃ、絶縁トレンチ４８ｃ、ドリフト領域５０ｃ、コレクタ接続ドーピング領域５２ｃ、ドーピング領域５４ｃ、ベース領域５６ｃ、およびエミッタ領域５８ｃと参照番号を付している。
【００４２】
上記トランジスタＴ１およびＴ２と違い、バイポーラトランジスタＴ３の場合、基板接続は、ｐ型のヘビードープと、それに続く広範囲にわたるドーパントの拡散とによりなされる。ドーパントは、必要とされるチップ面積に応じて、基板メイン領域１０ｃまで拡散される。基板接続ドーピング２６ｃの最小の横方向寸法Ｌ１は、表面３０ｃにおける拡散深さと略等しい。つまり、本実施の形態においては、寸法Ｌ１は、２０μｍより大きな値となっている。それにもかかわらず、必要とされるチップ面積は、トレンチ４６ｃおよび４８ｃを備えることにより、従来知られているトンジスタの場合よりも小さいものになっている。さらに、各トランジスタについて、広い面積を有する基板端子を、別々に備える必要がない。
【００４３】
基板接続ドーピング２６ｃは、ｐ型のドーピング領域３２ｃを介して、基板端子３６に対応する基板端子３６ｃに、電気伝導性をもつように接続される。基板接続ドーピング２６ｃは、この場合でも、エピタキシャル２０ｃの元々のドーパント濃度を有する領域により、コレクタ接続ドーピング領域５２ｃから分離されている。
【００４４】
図３に、下記に述べる点以外はバイポーラトランジスタＴ１と同様に構成されたバイポーラトランジスタＴ５を示す。よって、同一の構成部材には同一の参照番号を付すが、その後にｄを付している。具体的には、基板メイン領域１０ｄ、埋込層１８ｄにおけるドーピング領域１４ｄ、エピタキシャル層２０ｄ、表面３０ｄ、コレクタ端子４０ｄ、ベース端子４２ｄ、エミッタ端子４４ｄ、補助トレンチ４６ｄ、絶縁トレンチ４８ｄ、ドリフト領域５０ｄ、コレクタ接続ドーピング領域５２ｄ、ドーピング領域５４ｄ、ベース領域５６ｄ、およびエミッタ領域５８ｄと参照番号を付している。
【００４５】
上記トランジスタＴ１、Ｔ２、およびＴ３と違い、バイポーラトランジスタＴ５の場合、基板接続ドーピング２６ｄは、２つの基板トレンチ６０および６２により横方向に制限された拡散により形成される。基板トレンチ６０および６２は、幅Ｂを有する。つまり、補助トレンチ４６ｄおよび絶縁トレンチ４８ｄと同じ幅を有する。基板トレンチ６０および６２の深さも、補助トレンチ４６ｄおよび絶縁トレンチ４８ｄの深さと一致している。つまり、本実施の形態においては、基板トレンチ６０および６２の深さは、２１μｍである。基板トレンチ６０および６２は、補助トレンチ４６ｄおよび絶縁トレンチ４８ｄと同じ充填材料を含んでいる。
【００４６】
基板接続ドーピング２６ｄは、１０μｍ以上の深さに入り込んで、基板メイン領域１０ｄまで拡散している。また、最小横寸法Ｌ２、すなわち、基板接続ドーピング２６ｄの幅は、５μｍより小さいものとなっている。横寸法Ｌ２は、基板接続ドーピング２６ｄの隣に位置する基板トレンチ６０および６２の側壁の間の距離によって規定されるもので、本実施の形態においては、３μｍである。
【００４７】
基板接続ドーピング２６ｄは、ｐ型にドープされたドーピング領域３２ｄを介して、基板端子３６に対応する基板端子３６ｄに電気伝導性をもつように接続されている。エピタキシャル層２０ｄの元々のドーピングが残っている領域は、補助トレンチ４６ｄに面する基板トレンチ６０の壁と、コレクタ接続ドーピング領域５２ｄとの間に位置する。例えば、コレクタ接続ドーピング領域５２ｄと、基板トレンチ６０のトレンチ壁と間の距離は、５μｍより小さい値であり、本実施の形態では、１μｍである。
【００４８】
このように、図３に示す基板メイン領域１０ｄの異なる接続は、省スペース化と低インピーダンス化とをもたらす。基板メイン領域１０ｄの接続が良好なので、高電圧トランジスタＴ５は、優れたスイッチング特性を有する。
【００４９】
図４に、電界効果トランジスタＴ６を示す。電界トランジスタＴ６では、基板トレンチ１１２により基板メイン領域１１０の基板接続がなされている。基板メイン領域１１０は、例えば、ｐ型にライトドープされたシリコンを含む。例えば、基板メイン領域１１０は、市販されているウェハに元々含まれている。上記ウェハには、例えばドーピング領域１１４等のドーピング領域が形成されている。該ドーピング領域は、ｎ型にヘビードープされており、埋込層１１８に含まれる。本実施の形態においては、ｎ型にライトドープされたエピタキシャル層１２０は、２０μｍという層厚Ｄ２を有する。エピタキシャル層１２０は、基板メイン領域１１０に隣接し、埋込層１１８の上層部を含む。
【００５０】
基板メイン領域１１０は、基板メイン領域１０と同様に接続されている。すなわち、基板メイン領域１１０は、基板トレンチ１２と同様にして形成されている基板トレンチ１１２、基板接続ドーピング２６に対応する基板接続ドーピング１２６、ドーピング領域３２および３４のそれぞれに対応する、ｐ型にヘビードープされたドーピング領域１３２および１３４、並びに基板端子３６と同じ構造および同じ機能を有する基板端子１３６によって接続されている。
【００５１】
上記トランジスタＴ６は、ドレイン端子４０、ゲート端子４２、およびソース端子４４を備える。ドレイン端子４０、ゲート端子４２、およびソース端子４４は、電気伝導性を有し、例えば、ヘビードープされた多結晶シリコンの金属を含む。
【００５２】
上記トランジスタＴ６は、例えば、基板トレンチ１１２にて囲まれた補助トレンチ１４６を有する。補助トレンチ１４６は、部分的に、絶縁トレンチ１４８を囲んでいる。絶縁トレンチ１４８は、エピタキシャル層１２０に形成されたドリフト領域１５０を横方向に隔離している。
【００５３】
埋込ドーピング領域１１４は、ドーピング領域１４と同様に接続されている。すなわち、埋込ドーピング領域１１４は、補助トレンチ４６と同様に形成されている補助トレンチ１４６、コレクタ接続ドーピング領域５２に対応するドレイン接続ドーピング１５２、およびドーピング領域５４と同様に形成されている、ｎ型にヘビードープされたドーピング領域１５４によって接続されている。
【００５４】
基板接続ドーピング１２６とドレイン接続ドーピング１５２との間に、エピタキシャル層１２０の一部が位置する。例えば、基板接続ドーピング１２６とドレイン接続ドーピング１５２との間の最短距離は、１０μｍより大きい値であり、通常、エピタキシャル層１２０の厚さと等しい。
【００５５】
絶縁トレンチ１４８は、同様に、エピタキシャル層１２０を貫通して、埋込層１１８のドーピング領域１１４に達している。絶縁トレンチ１４８は、絶縁トレンチ１４８を利用して形成されたドーピング領域に囲まれた構成を有さず、直接エピタキシャル層１２０と隣接している。
【００５６】
ｐ型にドープされたチャンネルドーピング領域１５６は、絶縁トレンチ１４８にて囲まれた領域内を、エピタキシャル層１２０の表面１３０から延伸している。該チャンネルドーピング領域１５６は、逆チャンネルを形成するために備えられる。チャンネルドーピング領域１５６は、例えば、１μｍから３μｍまでの範囲の深さを有し、例を挙げると、２μｍの深さを有する。また、チャンネルドーピング領域１５６は、４μｍより大きい幅、例えば、１０μｍの幅を有する。
【００５７】
チャンネルドーピング領域１５６は、ｎ型にドープされたソース領域１５８を囲んでいる。該ソース領域１５８は、同様に、埋込ドーピング領域１１４の方向に、エピタキシャル層１２０の表面１３０から延伸している。ソース領域１５８は、ソース端子１４４に電気伝導性をもつように接続されている。ソース領域１５８の、ｎ型にライトドープされた延伸領域１６０を、チャンネルドドーピング領域１５６とソース領域１６０との間に有してもよい。
【００５８】
ソース領域１５８と絶縁トレンチ１４８との間に位置するチャンネルドーピング領域１５６の表面上に、例えば二酸化シリコンからなる誘電体１６２を備えてもよい。誘電体１６２の厚さは、１０ｎｍより大きい値であり、特に、１５ｎｍである。例えば金属あるいはヘビードープされた多結晶からなるゲート領域１６４は、誘電体１６２のエピタキシャル層１２０から遠い側に、配置されている。ゲート領域１６４は、電気伝導性をもつように、ゲート端子１４２に接続されている。
【００５９】
本実施の形態では、基板トレンチ１１２、補助トレンチ１４６、および絶縁トレンチ１４８は、電気絶縁体、具体的には、二酸化シリコンにて完全に埋められている。本実施の形態においては、基板トレンチ１１２、補助トレンチ１４６、および絶縁トレンチ１４８のトレンチ幅Ｂは、それぞれ、１.５μｍである。３つのトレンチ、すなわち、基板トレンチ１１２、補助トレンチ１４６、および絶縁トレンチ１４８は、同じトレンチ深さを有し、例えば、２１μｍである。
【００６０】
電界効果トランジスタＴ６は、ゲート寸法によりチャンネル長が決定される電界効果トランジスタである。別の実施形態では、上記電界効果トランジスタＴ６は、拡散の長さによりチャンネル長が決定されるダブル拡散電界効果トランジスタであってもよい。電界効果トランジスタＴ６は、小さいチップ面積上に形成することができるが、それにも係らず４０ボルトを超える電圧、５０ボルトを超える電圧、さらには、１００ボルトを超える電圧の切り替えを行うのに好適である。
【００６１】
図５に、下記の点以外はバイポーラトランジスタＴ１と同様に構成されたバイポーラトランジスタＴ８を示す。よって、同一の構成部材には同一の参照番号を付すが、その後にｅを付している。具体的には、基板メイン領域１０ｅ、埋込層１８ｅにおけるドーピング領域１４ｅ、エピタキシャル層２０ｅ、表面３０ｅ、コレクタ端子４０ｅ、ベース端子４２ｅ、エミッタ端子４４ｅ、補助トレンチ４６ｅ、絶縁トレンチ４８ｅ、ドリフト領域５０ｅ、ドーピング領域５４ｅ、ベース領域５６ｅ、およびエミッタ領域５８ｅと参照番号を付した。
【００６２】
基板トレンチ１２ｅおよび絶縁トレンチ４８ｅは、同じ深さ、例えば、２１μｍの深さを有する。一方、補助トレンチ４６ｅは、基板トレンチ１２ｅおよび絶縁トレンチ４８ｅの深さより深い深さ、例えば３μｍより深い深さを有する。補助トレンチ５２ｅのトレンチ底は、表面３０ｅから最も遠い側のドーピング領域１４ｅの境界より深い位置、例えば１μｍを超えてより深い位置にある。なお、張り出し寸法Ｕを参照されたい。
【００６３】
補助トレンチ４６ｅは、好ましくは、ドーピング領域１４ｅと隣接している。補助トレンチ４６ｅは、好ましくは、横方向にドーピング領域１４ｅを完全に囲むように構成されている。別の実施形態では、補助トレンチ４６ｅにより、ドーピング領域１４ｅが、内側領域と外側ドーピング領域とに再分割されている構成としてもよい。なお、上記内側領域は、コレクタ端子４０ｅに電気導電性をもつように接続されている。上記外側ドーピング領域は、該内側ドーピング領域から電気的に絶縁され、構成部材の一部を成していない。
【００６４】
補助トレンチ４６ｅは、補助トレンチ４６ｅを利用して形成されたドーピング領域により囲まれていない。補助トレンチ４６ｅと絶縁トレンチ４８ｅとの間のトレンチ間領域９８は、例えば、後に続く外方拡散（outdiffusion）で埋め込まれることにより、全体的にｎ型にヘビードープされている。補助トレンチ４６ｅと絶縁トレンチ４８ｅとの間の距離は、例えば、５μｍより少ない距離であるか、もしくは、３μｍより少ない距離である。拡散が１０μｍより深いものになっているのにもかかわらず、トレンチ間領域９８をドープしている際の横方向の拡散は、補助トレンチ４６ｅと絶縁トレンチ４８ｅとにより効果的に範囲が定められる。これにより、同様に、必要とするチップ面積は小さいにもかかわらず４０ボルトより高い電圧の切り替えを行うのに好適なトランジスタを得ることができる。
【００６５】
他の実施形態では、絶縁トレンチ４８、４８ｃ、４８ｄ、１４８、または４８ｅは、上記のものより短くなるように組み込まれる。その結果、絶縁トレンチ４８、４８ｃ、４８ｄ、１４８、または４８ｅは、それぞれ、埋込ドーピング領域１４、１４ｃ、１４ｄ、１１４、または１４ｅまで届かない（点線１７０〜１７８を参照）。例えば、絶縁トレンチのトレンチ底と埋込ドーピング領域との間の距離は、１μｍより大きい、あるいは３μｍより大きい。これにより、トランジスタＴ１、Ｔ３、Ｔ５、Ｔ８の絶縁破壊電圧ＵＣＥ、またはトランジスタＴ６の絶縁破壊電圧ＵDSを低下させる。例えば、該絶縁トレンチ４８ｂが図１に示す深さを有する、すなわち絶縁トレンチ４８ｂが埋込ドーピング領域１６まで達している場合、短くされた絶縁トレンチ４８を備えるトランジスタＴ１は、短くされていない絶縁トレンチ４８ｂを備えるトランジスタＴ２のＥＳＤ保護素子として使用することができる。ＥＳＤ保護素子の絶縁破壊電圧は、絶縁トレンチ４８のトレンチ底と表面３０との間の距離（図１の矢印１８０参照）により設定される。特に、バイポーラトランジスタの場合、たとえ、保護する対象のトランジスタにおいて絶縁トレンチが一部分でしか短くなっていなくても、ＥＳＤ保護効果を得ることができる。
【００６６】
他の実施形態では、電界効果トランジスタＴ６のように構成された電界効果トランジスタが、図１、２、３、および５において説明したバイポーラトランジスタＴ１、Ｔ２、Ｔ３、Ｔ５、およびＴ８の代わりに用いられる。
【００６７】
要約すると、絶縁トレンチを備えることにより、チップ面積を小さいものとする縦方向のドリフトパスを得ることができる。該ドリフトパスは、はじめ絶縁トレンチに沿って深さ方向に進み、そして絶縁トレンチの反対側を、該絶縁トレンチに沿って表面に向かって縦方向に進む。これにより、横方向のドリフトパスを有するトランジスタと比較して、必要となるチップ面積を大幅に減らすことができる。
【００６８】
さらに、トレンチの深さによって、バイポーラトランジスタの場合にはコレクタ−エミッタ絶縁破壊電圧ＵＣＥを、または、ＭＯＳトランジスタ（金属酸化物半導体）の場合にはドレイン−ソース絶縁破壊電圧ＵDSを、横方向の寸法を変えることなく任意に設定することができる。
【００６９】
コレクタ端子もしくはドレイン端子、および基板端子のためのトレンチ壁のドーピングは、例えば、後に続く外方拡散で埋め込まれるか、またはコーティングされることでなされる。上記トレンチのエッチングは、例えば、トレンチエッチング工程を化学的なドライエッチング法のような方法を使用して行われる。
【００７０】
ある実施形態では、絶縁トレンチ、および補助トレンチ、もし適当であるなら、さらに基板トレンチも同時に形成される。もし異なるトレンチ幅を選択すると、同時エッチングにより違う深さのトレンチを形成することもできる。２つまたは３つの種類のトレンチを充填する工程、および補助トレンチの側壁および基板トレンチの側壁をドープする工程の少なくとも１つの工程を同時に行い、簡略化を図ることができる。
【図面の簡単な説明】
【００７１】
【図１】図１は、２つのトレンチを有し、基板接続が、基板トレンチを利用してなされている２つのバイポーラトランジスタを示す図である。
【図２】図２は、２つのトレンチを有し、基板接続が、広範囲における拡散によりなされているバイポーラトランジスタを示す図である。
【図３】図３は、２つのトレンチを有し、基板接続が、２つの基板トレンチにより画定されているバイポーラトランジスタを示す図である。
【図４】図４は、２つのトレンチを有する電界効果トランジスタを示す図である。
【図５】図５は、長さの異なる２つのトレンチを有するバイポーラトランジスタを示す図である。
【図１】
2007522650.tif 000003
【図２】
2007522650.tif 000004
【図３】
2007522650.tif 000005
【図４】
2007522650.tif 000006
【図５】
2007522650.tif 000007
【国際調査報告】
2007522650.tif 000008
2007522650.tif 000009
2007522650.tif 000010
2007522650.tif 000011
2007522650.tif 000012
2007522650.tif 000013