(57)【要約】  基層と一つ以上の金属化層との間に形成したマイクロメカニカル素子を収容する方法。この方法は、マイクロメカニカル素子上に一つ以上の封入層を設けること及び基層と一つ以上の封入層との間に伸張する素子を包囲する封入壁を設けることを含む。基層とマイクロメカニカル素子上に形成した一つ以上の金属化層との間に電気的接続部が設けられる。
2007516848.tif 000002
【特許請求の範囲】
【請求項１】
基層と一つ以上の金属化層との間に形成したマイクロメカニカル素子の収容方法であって、
前記マイクロメカニカル素子上に一つ以上の封入層を設ける工程と、
前記素子を包囲するように前記基層と前記一つ以上の封入層との間に伸張する封入壁を設ける工程と、
前記基層と前記マイクロメカニカル素子上に形成された前記一つ以上の金属化層との間に電気的接続部を設ける工程と、
を備える
ことを特徴とするマイクロメカニカル素子収容方法。
【請求項２】
請求項１に記載の方法において、さらに、
前記マイクロメカニカル素子の少なくとも一部の上に一つ以上の封入層を堆積する工程と、
前記一つ以上の封入層を平坦化する工程と、
前記一つ以上の封入層に一つ以上の開口部を形成する工程と、
前記マイクロメカニカル素子と接触する一つ以上の犠牲層を設ける工程と、
前記一つ以上の犠牲層を除去して前記マイクロメカニカル素子をキャビティ内に露出させる工程と、
を備える
ことを特徴とする方法。
【請求項３】
請求項１または請求項２に記載の方法において、
前記一つ以上の封入層に形成した前記一つ以上の開口部がドライエッチング手段を用いて露出される
ことを特徴とする方法。
【請求項４】
請求項１ないし請求項３のいずれかに記載の方法において、
前記平坦化する工程が、前記一つ以上の封入層を後退させ、前記一つ以上の犠牲層により近接させる
ことを特徴とする方法。
【請求項５】
請求項４に記載の方法において、
前記平坦化する工程が化学機械的研磨法（ＣＭＰ）を備える
ことを特徴とする方法。
【請求項６】
請求項１ないし請求項５のいずれかに記載の方法において、
前記一つ以上の犠牲層が同じ材料だが異なった形態で構成される
ことを特徴とする方法。
【請求項７】
請求項１ないし請求項５のいずれかに記載の方法において、
犠牲材料（訳注：犠牲層のこと）が異なった材料から成る
ことを特徴とする方法。
【請求項８】
請求項６または請求項７に記載の方法において、
前記一つ以上の犠牲層が、シリコン窒化物、シリコン酸化物またはアモルファスシリコンのようなエッチング可能なシリコンを基材とする材料から成る
ことを特徴とする方法。
【請求項９】
請求項１ないし請求項８のいずれかに記載の方法において、
前記一つ以上の封入層が、シリコン酸化物やシリコン窒化物のようなシリコンを基材とする材料で形成される
ことを特徴とする方法。
【請求項１０】
請求項６ないし請求項８のいずれかに記載の方法において、
一つ以上の犠牲層がプラズマエンハンスド化学的蒸着法 (PECVD)を用いて堆積される
ことを特徴とする方法。
【請求項１１】
請求項１ないし請求項１０のいずれかに記載の方法において、
前記一つ以上の犠牲層を除去する工程には、前記一つ以上の封入層における前記一つ以上の開口部を通してエッチング剤を導入する工程が含まれる
ことを特徴とする方法。
【請求項１２】
請求項６または請求項７に記載の方法において、
前記一つ以上の犠牲層が、ポリイミドのようなエッチング可能なポリマーを基材とする材料から成る
ことを特徴とする方法。
【請求項１３】
請求項１２に記載の方法において、
エッチング剤が酸素プラズマである
ことを特徴とする方法。
【請求項１４】
請求項１１に記載の方法において、
エッチング剤がフッ素を基材とした化合物である
ことを特徴とする方法。
【請求項１５】
請求項１ないし請求項３のいずれかに記載の方法において、
前記壁（訳注：封入壁のこと）が一つ以上の積層プラグで形成される
ことを特徴とする方法。
【請求項１６】
請求項１ないし請求項１４（訳注：請求項１５の誤り）のいずれかに記載の方法において、
前記プラグが前記基層と前記マイクロメカニカル素子の下側の最上方にある金属化層との間に電気接続部を形成する
ことを特徴とする方法。
【請求項１７】
請求項１４に記載の方法において、
壁部が誘電体層と封入層とを通って伸張する
ことを特徴とする方法。
【請求項１８】
マイクロメカニカル素子の形成方法であって
パターニングされ得る基層を設ける工程と、
エッチング可能な材料から成る一つ以上の犠牲層を設ける工程と、
前記一つ以上の犠牲層をパターニングして前記素子の形状の少なくとも一部分を確定する工程と、
機械的材料を確定する少なくとも一つの層を設ける工程と、
前記マイクロメカニカル素子をパターニングして前記素子の少なくとも一部分を形成する工程と、
犠牲層の一部分を除去して前記素子を少なくとも部分的に解放する工程と、
を備える
ことを特徴とするマイクロメカニカル素子形成方法。
【請求項１９】
基層上に形成したマイクロメカニカル素子と、
前記マイクロメカニカル素子上に配置した一つ以上の封入層と、
前記基層から前記一つ以上の封入層内へ伸張する前記マイクロメカニカル素子を包囲する封入壁と、
を有する
ことを特徴とする半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に半導体デバイスに使用するマイクロメカニカル素子の封入に関するが、半導体デバイスに限定されるわけではない。
【背景技術】
【０００２】
近年、半導体デバイスのような種々の技術的分野においてマイクロメカニカル素子の使用の可能性が拡大している。普通マイクロメカニカル素子は半導体デバイスに一体化され、そして例えば相補形金属酸化膜半導体（ＣＭＯＳ）デバイス上又は内に形成したキャビティ又はボイド（Void：空隙）に収容される。ＣＭＯＳ基板上にマイクロメカニカル素子を一体化する際に、マイクロメカニカル素子に対して適切な環境保護を行い、そして回路の上方層に電気的に接続することは等しく重要である。 
【０００３】
マイクロメカニカル素子、例えば電極間で可動の電荷転送素子や適当な電流の印加時に飛ぶマイクロヒューズ素子は、可動又は不動である。マイクロ電機システム（ＭＥＭＳ）工業の直面している重要な問題の一つに、マイクロメカニカル素子がその動作環境に極めて敏感であるということがある。そのような動作環境には、半導体デバイスの性能に有害となる熱的、化学的及び機械的暴露が含まれる。そのため、かかるマイクロメカニカル素子に、所定の形態の単数又は複数の保護シールを設けることが望ましい。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
マイクロメカニカル素子を組み込んだデバイスは、例えば、その後のパッケージング工程中或いは上方層に電気的に接続するために処理されている間に、同様に損傷される可能性があり、そのため適切な保護が必要である。マイクロメカニカル素子には厳重な保護手段を必要であり、、従って本発明の目的は、デバイスのサイズ及びコストを増大することなく、マイクロメカニカル素子に対して密閉シールの形態の信頼できる包囲体を設けることにある。
【０００５】
従って半導体デバイスに使用する信頼できるマイクロメカニカル素子を製作したいという要望がある。本発明の目的は、ヒューズや電荷転送素子のような敏感なマイクロメカニカル素子に対して、デバイスのＣＭＯＳ部と一体化する際に素子上に密閉層を形成することによって環境保護を行うことにある。デバイスのＣＭＯＳ及び封入層内に埋め込まれた横壁を形成することによって、封入層の平面に対して横方に付加的なシールが設けられる。
【０００６】
この形式の封入は、最後の金属化層以外の各金属化処理におけるＣＭＯＳ処理において、保護されるマイクロメカニカルデバイスが一体化できるので特に有用である。本発明によれば、デバイスのＣＭＯＳトランジスタレベルにより接近してマイクロメカニカル素子を形成することができる。これは、ＣＭＯＳトランジスタレベルから遠く離れた金属化工程において、内部にマイクロメカニカル素子の一体化される基層が比較的厚くなる傾向があるので、特に有用である。
【課題を解決するための手段】
【０００７】
本発明の利点は、本発明の封入プロセスがそれ自体普通のＣＭＯＳ処理に役立つことである。このようなデバイスの形成は、伝統的な及び最新の工業プロセスの実施に依存し、例えば、平坦化工程に化学機械的プロセス（ＣＭＰ）が含まれることが必要である。この方法は、半導体デバイスの製作中に絶縁及び金属層を平坦化するのに普通に用いられる。
【０００８】
従って、本発明によれば、基層と一つ以上の金属化層との間に形成されたマイクロメカニカル素子を収容する方法であって、
マイクロメカニカル素子上に一つ以上の封入層を設ける工程、
素子を取り囲むように基層と一つ以上の封入層との間に伸張する封入壁を設ける工程、
及び基層とマイクロメカニカル素子上に形成された一つ以上の金属化層との間に電気的接続部を設ける工程
が含まれるマイクロメカニカル素子の収容方法が提供される。
【０００９】
好適な方法には、さらに、
マイクロメカニカル素子の少なくとも一部上に一つ以上の封入層を堆積する工程、
一つ以上の封入層を平坦化する工程、
一つ以上の封入層に一つ以上の開口部を形成する工程、
マイクロメカニカル素子と接触する一つ以上の犠牲層（Sacrifice Layer：捨て層）を設ける工程、及び
一つ以上の犠牲層を除去してマイクロメカニカル素子をキャビティ内で露出させる工程
が含まれる。
【００１０】
一つ以上の封入層に形成された一つ以上の開口部はドライエッチング手段を用いて露出されることが望ましい。
平坦化工程が、一つ以上の犠牲層により近接して一つ以上の封入層を後退させ、そして化学機械的研磨法（ＣＭＰ）を用いて実施されるのが有用である。
一つ以上の犠牲層は同じ材料の異なった形態から構成される又は異なった材料から構成されるのが望ましい。
一つ以上の犠牲層は、シリコン窒化物、シリコン酸化物又はアモルファスシリコンのようなエッチング可能なシリコンを基材とする材料から構成されるのが最も望ましい。これらの材料はフッ素ベースの化合物を用いてエッチングできる。
一つ以上の封入層が、シリコン酸化物やシリコン窒化物のようなシリコンを基材とする材料で形成のが有用である。
一つ以上の犠牲層はプラズマエンハンスド化学的蒸着法 (PECVD)を用いて堆積されるのが望ましい。
一つ以上の犠牲層を除去する工程には、一つ以上の封入層における一つ以上の開口部を通してエッチング剤を導入する工程がを含まれるのが望ましい。
一つ以上の犠牲層は、酸素プラズマを用いてエッチングできるポリイミドのようなエッチング可能なポリマーを基材とする材料から構成されるのが望ましい。
壁は一つ以上の積層プラグで形成される。さらに、プラグは基層とマイクロメカニカル素子の下側の最上方金属化層との間に電気接続部も形成できるのが望ましい。
壁部が誘電体層と封入層を通じて進出するのが有用である。
【００１１】
本発明の別の態様によれば、基層上に形成されたマイクロメカニカル素子、マイクロメカニカル素子上に配置した一つ以上の封入層、及び基層から一つ以上の封入層内へ伸張するマイクロメカニカル素子を包囲する封入壁を有する半導体デバイスが提供される。
【００１２】
本発明のさらに別の態様によれば、マイクロメカニカル素子の形成方法であって、
パターン化され得る基層を設ける工程、
エッチング可能な材料の犠牲層を一つ以上設ける工程、
一つ以上の犠牲層をパターン化して素子の形状の少なくとも一部分を確定する工程、
機械的材料を確定する少なくとも一つの層を設ける工程、
マイクロメカニカル素子をパターン化して素子の少なくとも一部分を形成する工程及び
犠牲層の一部分を除去して素子を少なくとも部分的にフリーにする工程
が含まれるマイクロメカニカル素子の形成方法が提供される。
【発明を実施するための最良の形態】
【００１３】
以下、単に例として添付図面を参照して本発明の実施形態について説明する。
図１には、当業者に知られている、標準のＣＭＯＳ出発基層に実施した本発明のデバイスを示し、その内部には、マイクロメカニカル素子が形成されている。当該デバイスは、ＣＭＯＳトランジスタレベル（図示していない）に堆積される基層１、誘電体３、金属相互接続体５、７、９、１１、及び基層１の下側のＣＭＯＳ基板層とその上に一体に形成したマイクロメカニカル素子２８と上方金属相互接続層に対する接点との間を電気的に接触させる１３、１５、１７、１９に形成したビアプラグを備えている。
【００１４】
図１を参照すると、プラグ１３、１５、１７、１９は標準のＣＭＯＳプロセスを用いて形成され、例えば、タングステンプラグ１５、１７及び１９は、例えば所定の厚さのＴｉＮライナー２１（訳注：ＴｉＮ層２１のこと）でライニングし、そしてタングステン（Ｗ）充填材が堆積されるビア（Via：ビアホール）をエッチングすることによって形成される。デバイス１００の実質的な部分にわたって堆積した過剰のＷは図示したようにＴｉＮ層２１に戻ってエッチングされる。この処理の後、デバイス１００に第２ＴｉＮ層２３がキャッピングされ、第２ＴｉＮ層２３はＴｉＮ層２１と共にパターン化され、そして図示したように誘電体層３まで選択的にエッチングされる。ＴｉＮ層２１と共に第２ＴｉＮ層２３の一部は、デバイス１００の動作を可能とする接点及び／又は電極を形成する。次に第１犠牲層２５、例えばシリコン窒化物は誘電体層３及びＴｉＮ層２１上のＴｉＮ層２３上に堆積され、続いて選択的にエッチングされる。
【００１５】
再び図１を参照すると、マイクロメカニカル素子２８を形成している材料はデバイス１００上の次の層に堆積され、選択的にパターニングされエッチングされてマイクロメカニカル素子２８の構造を確定する。マイクロメカニカル素子２８が形成されると、マイクロメカニカル素子２８が解放される前に、付加的なプロセスシーケンスが導入され、マイクロメカニカル素子の封入段階が開始する。
【００１６】
第２犠牲層３０は、図１に示すようにマイクロメカニカル素子２８及び第１犠牲層２５を備える層上に堆積される。物理的又は化学的蒸着法に従う第２犠牲層３０は、プラズマ励起化学蒸着法（ＰＥＣＶＤ）又は当業者に知られた他の従来方法を用いてＴｉＮ層２３上に設けられる。犠牲層３０は、好ましくはシリコン窒化物、シリコン酸化物、アモルファスシリコン或いはスピンオンガラス（ＳＯＧ）材料のようなシリコンを基材とした材料で形成されてもよい。犠牲層３０は、所望の特性をもつように選択されるべきであり、例えばエッチング可能な材料は等方性又は非等方性エッチング画できるべきであり、そして感応性マイクロメカニカル素子と好ましくない反応をさせるべきでない。
【００１７】
さらに、第１犠牲層２５及び第２犠牲層３０の両方に対してシリコン窒化物又はポリイミドを用いることができる。水素に富んだシリコン窒化物層はエッチングレートを増大でき、例えば、シリコン窒化物における種々の水素含有量によってエッチングレートは１０のファクターで変えることができる。水素含有量は層のプラズマ処理中、シランとアンモニアとの比率を調整することによって調節され得る。
【００１８】
環境暴露からマイクロメカニカル素子２８が保護されるよう密閉シールを行うために、デバイス１００に第１封入層３３は堆積される。この工程には、第２犠牲層３０にシリコン酸化物のようなマイクロ加工可能な絶縁材料を堆積する酸化物堆積プロセスが含まれる。好ましくは、第１封入層を形成する酸化物は、化学蒸着法（ＣＶＤ）を用いて図１に示すようにマイクロメカニカル素子２８を実質的に覆って堆積される。
【００１９】
本発明の目的を達成するために、図１に示すような前の工程で得られた不均一な表面形状はさらに処理される。次の工程において、不均一な表面形状を実質的に平坦化する迅速で有効な方法を提供する化学機械的研磨法（ＣＭＰ）を用いて、第１封入層３３は犠牲層３０から離間した所定のレベルに低減される。ＣＭＰは本明細書に記載した堆積処理において任意のレベルで容易に施される。さらに、第１封入層３３において本発明のこの段階でＣＭＰを用いることによって、本発明の封入法は特に基層に近接して各金属化シーケンスにおいてＣＭＯＳに一体化される。
【００２０】
次の段階において、図１のデバイスの少なくとも一部はマスキングされて図２に示すマイクロメカニカル素子の右側部においてビア２６及びビア３２が形成される。この工程において、タングステンプラグが導入され、このタングステンプラグはマイクロメカニカル素子２８のまわりに側方シールリングを形成するのに用いられる。
【００２１】
図２に示すように、マスキング工程は、ＣＭＰ処理した第１封入層３３及び第２犠牲層３０の一部を介してビア２６及びビア３２をエッチングするように実施され、その後、ビア２６及びビア３２に対してＴｉＮライニング２７（訳注：ＴｉＮ層２７）が（酸化物層の上下に位置し得る電気的接点の間の導電通路を形成するように）堆積される。開口部はプラズマと組合わされた方法によってエッチングされる。
【００２２】
次の工程において、ＴｉＮライニングしたビアにはＣＶＤによって堆積されるタングステンが充填されてビアプラグ２８、２９を形成し、また再び過剰材料はドライエッチングされ又はＣＭＰを用いて図３に示すように、犠牲層３０から離間した上記の所定レベルに平坦化され得る。ＣＭＰはビア上を侵食する過剰のＷ又はＴｉＮ充填材を除去するのに有効であり、それにより第１封入層３３を形成する酸化物の表面と平坦となるように過剰な充填堆積材を平坦化する。ビア内からＷ充填材を偶発的に除去すると、その後の堆積工程と抵触し、電気的接点が損なわれる恐れがあるので、避けるのが重要である。
【００２３】
図３を参照すると、次の工程において、更なるパターニング及びエッチング段階でデバイス１００にアルミニウム（Ａｌ）／銅（Ｃｕ）金属化層４０が設けられ、図３に示すようにＷプラグ２８、２９上に導電層４２を形成する。金属化層４０にはさらに、ＴｉＮから構成され、良好な電気的接点をもたらす接点金属の付加的な薄膜４２が堆積される。この層はパターニングされ、そして当業者には知られた方法を用いてエッチングされる。本発明において、図３には、タングステンプラグを備える壁４４がマイクロメカニカル素子２８のまわりに形成され、一方、タングステンプラグ４５及びその上に設けられた相互接続層は金属相互接続体を形成し、デバイス１００の上下の層間の電気的接続を行い、また下側のＣＭＯＳトランジスタがレベルとなることを示している。
【００２４】
図４に横断面図で示す次の工程では、第１封入層３３（ＬＨＳ）は開口部４６をエッチングするようにマスクを用いてパターニングされる。開口部４６の更なるエッチングが前述のマイクロメカニカル素子の形成中に形成されたＴｉＮから成るバリヤー４８で妨げられるまで、酸化物封入層３３を介して及び一部第２犠牲層３０を介してエッチングすることにより開口部は露出される。代表的には、エッチング工程はプラズマと組合さった方法で行われる。下側の誘電体層３を通って開口をエッチングするとデバイス１００の特性を損なうので、それを阻止するようにＴｉＮバリヤーはエッチング工程に対して十分に不活性である必要がある。
【００２５】
図５に示す更なる工程において、エッチング解放プロセス工程はマイクロメカニカル素子２８を解放し、それにより使用時にマイクロメカニカル素子２８はキャビティ５０内で作動できるようになる。開口部４６を介してエッチング剤を導入することによって、第１犠牲層２５及び第２犠牲層３０が除去され、マイクロメカニカル素子２８を解放する。犠牲層２５及び犠牲層３０の除去には、ＳＦ６のようなフッ素を基材としたエッチング剤を用いたドライエッチングプロセスが伴う。図５には、タングステンプラグで形成された壁４４が二つのホールド機能を備えることを示しており、即ちエッチング剤が壁４４を越えてマイクロメカニカル素子２８を解放するのを阻止し、またマイクロメカニカル素子２８を包囲する側方シーリング壁を形成する。後者はマイクロメカニカル素子の動作環境においてマイクロメカニカル素子の保護を行い、或いは代わりにマイクロメカニカル素子２８上の付加的な電極と成り得る。
【００２６】
マイクロメカニカル素子２８の構造上の一体性がマイクロメカニカル素子２８とエッチング剤との有害な反応によって損なわれないことが重要である。これは、エッチング解放プロセス及び該プロセスの実行される機器の条件及び適当な化学的に適合できる材料を選択することによって達成される。
【００２７】
図６に示す次の工程では、第２封入層６０は、更なる密閉シールを形成するように、デバイス１００上に即ち第１封入層及び金属化部分４２に堆積される。第２封入材料は窒化物材料例えばシリコン窒化物から選択され得る。開口部４６（図５）及びマイクロメカニカル素子２８を収容するキャビティ５０の相対寸法が決まると、シリコン窒化物層６０を施すための堆積条件は、穴にプラグされることを保証するように制御される。特に、開口部４６はマイクロメカニカル素子からさらに離され、マイクロメカニカル素子に堆積するのを防ぐようにする。
【００２８】
図７は本発明の実施形態の平面図を示し、壁４４はマイクロメカニカル素子２８を包囲するように側方に配置される。マイクロメカニカル素子２８の解放は、例えば解放開口部４６にエッチング剤を通すことによって行われる。
【００２９】
図８Ａ〜図８Ｇは、封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程を概略図で示している。図８Ａを参照すると、第１工程では、基板１上に窒素に富んだチタン窒化物の導電性層２が堆積される。この工程は反応性スパッタリングを用いて行うことができる。
【００３０】
図８Ｂに示す第２工程では、導電性層２は、殆どの半導体製造施設において普通に利用できるプロセス装置を用いてマイクロ電子工業において普通である方法によってパターニングされ、そしてエッチングされる。こうして、不動の下方第１電極１１が形成される。
【００３１】
図８Ｃに示す第３工程では、シリコンを基材とする材料の犠牲層３は、できれば導電性層２又はパターニングした導電性層２’の特殊な表面処理後に、パターニングした導電性層２’に堆積される。アモルファスシリコン又はシリコン窒化物、或いは特にＰＥＣＶＤ（プラズマエンハンスド化学的蒸着法）によって堆積したスパッタリングしたアモルファスシリコン及びシリコン窒化物を含む、適切な特性をもつ任意の他のシリコンを基材とする材料を用いることができる。さらに、チタン窒化物材料内への限定され制御された量のエッチングでチタン窒化物に対して選択的に等方性で又はほぼ等方性でこれらの材料をエッチングできるエッチングプロセスが存在する。 
【００３２】
図８Ｄに示す第４工程では、犠牲層３は、殆どの半導体製造施設において普通に利用できるプロセス装置を用いてマイクロ電子工業において普通である方法によってパターニングされ、そしてエッチングされる。 
【００３３】
図８Ｅに示す第５工程では、好ましくは導電性層２の特性を制御するようにバイアススパッタリングを用いて、パターニングした犠牲層に窒素に富んだチタン窒化物の構造体層４が堆積される。さらに、かかる堆積は、パターニングした導電性層２’と構造体層４’とが完成したマイクロメカニカル素子１０において接触するこれら二つの層間の良好な電気的接触を達成するように制御され得る。
【００３４】
図８Ｆに示す第６工程では、構造体層４は第２工程で説明した方法と同様にしてパターニングされエッチングされる。図８Ｇに示す第７工程では、素子１０はフッ素をベースとしたエッチングを用いてプラズマエッチングシステムでパターニングした導電性層３’をエッチング除去することによって部分的に解放される。プラズマシステムはデュアル無線周波数方式のものであってもよい。
【００３５】
本発明は、キャビティ内で作動できるヒューズ、スイッチ、又は他の電荷転送素子のような可動又は不動のマイクロメカニカル素子を封入するために利用できると当業者には認識される。 
【図面の簡単な説明】
【００３６】
【図１】マイクロメカニカル素子を形成しそして第１封入層を堆積した後のデバイスの断面を示す。
【図２】第１封入層を通してのビア形成が続く第１封入層の平坦化した後のデバイスの断面を示す。
【図３】タングステンプラグに導電層及びＴｉＮ接点層を結合した状態のデバイスの断面を示す。
【図４】開口部が第１封入層に形成され、開口部の形成がストップ層で妨げられている状態のデバイスの断面を示す。
【図５】マイクロメカニカル素子が犠牲層を露出させて開口部を通るエッチを解放させるように解放され、この解放が封入壁まで行われている状態のデバイスの断面を示す。
【図６】第２封入層がデバイス上に堆積されている状態のデバイスの断面を示す。
【図７】封入壁がマイクロメカニカル素子を包囲する横方包囲体を形成している本発明によるデバイスの平面図を示す。
【図８Ａ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第１工程を示す。
【図８Ｂ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第２工程を示す。
【図８Ｃ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第３工程を示す。
【図８Ｄ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第４工程を示す。
【図８Ｅ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第５工程を示す。
【図８Ｆ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第６工程を示す。
【図８Ｇ】封入の行われ得るマイクロメカニカル素子を形成するために実施される種々の工程の概略図であり、第７工程を示す。
【符号の説明】
【００３７】
１     基層（基板）
２     導電性層
３     誘電体層（誘電体）
３     犠牲層
４     構造体層
５、７、９、１１     金属相互接続体（金属化層）
１０、２８    マイクロメカニカル素子
１３、１５、１７、１９、２８、２９、４５  ビアプラグ（電気的接続部）
２１、２３    ＴｉＮ層
２５   第１犠牲層
２６、３２    ビア
３０   第２犠牲層
３３   第１封入層
４０   金属化層
４４   壁
４６   開口部（あるいは解放開口部）
４８   バリヤー
５０   キャビティ
６０   第２封入層
１００ デバイス
【図１】
2007516848.tif 000003
【図２】
2007516848.tif 000004
【図３】
2007516848.tif 000005
【図４】
2007516848.tif 000006
【図５】
2007516848.tif 000007
【図６】
2007516848.tif 000008
【図７】
2007516848.tif 000009
【図８Ａ】
2007516848.tif 000010
【図８Ｂ】
2007516848.tif 000011
【図８Ｃ】
2007516848.tif 000012
【図８Ｄ】
2007516848.tif 000013
【図８Ｅ】
2007516848.tif 000014
【図８Ｆ】
2007516848.tif 000015
【図８Ｇ】
2007516848.tif 000016
【国際調査報告】
2007516848.tif 000017
2007516848.tif 000018
2007516848.tif 000019