(57)【要約】動的再構成可能な信号処理装置（158c）が開示される。信号処理装置（158c）は、高速デジタル通信システム（10）の状態の変化を検出する少なくとも１つのシステムコントローラ（170）を有する。一実施例では、状態の変化に応じて、信号処理機能コードがリアルタイム又はほぼリアルタイムで外部メモリ（130）からダウンロードされ、アレイ型プロセッサ（120）で処理される。他の実施例では、複数の信号処理機能の信号処理機能コードがアレイ型プロセッサ（120）に予め格納され、システム状態の変化に応じて選択可能に切り替えられ、それによって、信号処理機能コードをダウンロードする必要性を不要にする。
2007520952.tif 000002
【特許請求の範囲】
【請求項１】
高速デジタル通信システムで使用され、所定の信号処理機能を実行する信号処理装置であって：
入力デジタル情報を受信する入力と；
前記入力デジタル情報を使用して信号処理機能コードを実行するように構成され、前記機能コードは、現在のシステム状態に応じて前記所定の信号処理機能のうち少なくとも１つに対応するアレイ型プロセッサと；
前記高速デジタル通信システムで前記システム状態の変化を検出し、前記検出されたシステム状態の変化に応じて前記信号処理機能のうち少なくとも１つに対応する信号処理機能コードを実行するように、リアルタイム又はほぼリアルタイムに前記アレイ型プロセッサを動的に再構成するように構成される少なくとも１つのシステムコントローラと；
を有する信号処理装置。
【請求項２】
請求項１に記載の信号処理装置であって、
前記アレイ型プロセッサは、複数のデータプロセッサを有し、
前記アレイ型プロセッサの前記データプロセッサのそれぞれは、前記信号処理機能コードを格納するように構成された専用プログラムメモリを有し、
前記複数のデータプロセッサは、それぞれの専用プログラムメモリに格納された前記信号処理機能コードを実行するように動作可能である信号処理装置。
【請求項３】
請求項２に記載の信号処理装置であって、
前記アレイ型プロセッサを動的に再構成する動作は：
前記検出されたシステム状態の変化に応じて前記信号処理機能のうち少なくとも１つに対応する前記プログラム処理機能コードを外部メモリからダウンロードする動作と；
前記複数のデータプロセッサのうち１つ以上の専用プログラムメモリに、前記ダウンロードされた信号処理機能のうち少なくとも一部を格納する動作と；
前記複数のデータプロセッサのうち１つ以上で前記ダウンロードされた信号処理機能コードを実行する動作と；
を有する信号処理装置。
【請求項４】
請求項１に記載の信号処理装置であって、
前記入力デジタル入力情報をバッファするように構成された入力データインタフェースを更に有し、
前記入力データインタフェースは、前記アレイ型プロセッサの入力に結合された出力を有する信号処理装置。
【請求項５】
請求項１に記載の信号処理装置であって、
前記アレイ型プロセッサから出力されたデジタル出力情報をバッファするように構成された出力データインタフェースを更に有し、
前記出力データインタフェースは、前記アレイ型プロセッサの出力に結合された入力を有する信号処理装置。
【請求項６】
請求項２に記載の信号処理装置であって、
前記専用メモリは、複数の切替え選択可能なメモリバンクとして構成される信号処理装置。
【請求項７】
請求項２に記載の信号処理装置であって、
前記少なくとも１つのシステムコントローラは、前記検出されたシステム状態の変化に応じて、複数のメモリバンクのうち１つを切替え可能に選択するように構成される信号処理装置。
【請求項８】
請求項６に記載の信号処理装置であって、
前記複数のメモリバンクのそれぞれは、所定の信号処理機能のうち１つに関連する信号処理機能コードを格納するように構成される信号処理装置。
【請求項９】
高速デジタル通信システムのネットワークノードで使用され、リアルタイム又はほぼリアルタイムに信号処理機能を実行するように信号処理装置を再構成する方法であって：
前記ネットワークノードで入力デジタル情報を受信する動作と；
前記ネットワークノードの状態の変化を検出する動作と；
前記ネットワークノードの前記検出された状態の変化に応じて実行される少なくとも１つの信号処理機能を特定する動作と；
前記検出されたシステム状態の変化に応じて前記少なくとも１つの信号処理機能を実行するように、リアルタイム又はほぼリアルタイムに前記信号処理装置を動的に再構成する動作と；
を有する方法。
【請求項１０】
請求項９に記載の方法であって、
前記ネットワークノードの状態の変化を検出する動作は、
(i)チャネル及びシステムデータ、
(ii)前記ネットワークノードが動作する一般的なネットワーク標準により規定されたプロトコル、
(iii)前記受信した入力デジタル情報、及び
(iv)前記信号処理装置に関連する出力データ
を含む１つ以上の基準に従って行われる方法。
【請求項１１】
請求項１０に記載の方法であって、
前記信号処理装置を再構成する動作は：
前記検出されたシステム状態の変化に応じて所定の信号処理機能コードデータを外部メモリから取り出す動作と；
前記信号処理装置のアレイ型プロセッサに前記取り出された信号処理機能コードデータを格納する動作と；
を更に有する方法。
【請求項１２】
請求項１１に記載の方法であって、
前記アレイ型プロセッサは、データプロセッサのアレイを有し、
前記アレイの各データプロセッサは、信号処理機能コードデータを格納するように構成された専用メモリを有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して信号処理に関し、特にリアルタイム又はほぼリアルタイムで異なる信号処理機能を実行する動的再構成可能な信号プロセッサに関する。
【背景技術】
【０００２】
無線デジタル通信システムは、複数のチャネル変調及び復調機能がこのようなネットワークでのデジタルデータの送受信用に実行されることを必要とする。典型的には変調及び復調機能は信号処理機能を有し、その信号処理機能は、周知の方法及びデジタル信号処理（DSP：digital  signal  processing）の技術を使用してデジタルドメインで実行される。高帯域無線周波数システムでは、DSPに必要なサンプリングレートが非常に高いため、従来では、これらの機能はカスタムの専用デジタル論理ハードウェアを使用して実行されてきている（すなわち、従来のDSPコンピュータプロセッサは、このような高いサンプリングレートをサポートするために必要なデータレートで動作することができない）。
【０００３】
近年、所要のサンプリングレートでDSP機能を実行することができるいくつかのコンピュータアーキテクチャが開発されてきており、“ソフトウェア無線通信（software  radio）”として知られている。典型的には、これらのいわゆるソフトウェア無線通信は、実質的に複数の小型であるが一斉に動作する非常に高速のコンピュータプロセッサを有する並行処理アレイを有し、それにより、各プロセッサが所要の信号処理の一部を実行することにより、アレイが所要のサンプリングレートで必要なDSP機能を実行することを可能にする。このようなアーキテクチャは、単に適切な機能を実行する必要なソフトウェアでプロセッサをプログラムすることにより、広範囲の変調及び復調方法を使用する複数の通信機構のうちいずれかで動作するように容易に構成され得る。
【０００４】
ソフトウェア無線通信という用語は、様々な変調技術と、広帯域又は狭帯域動作と、通信セキュリティ機能（ホッピング等）と、広い周波数帯での今日の標準及び進展する標準の波形要件とのソフトウェア制御を提供する無線通信を記述するために使用される。
【０００５】
Palermoに発行された米国特許No.6,181,734は、一般の無線プラットフォームで動作するソフトウェアプログラムに従って動作するソフトウェア無線通信を開示する。パーソナルコンピュータへのアプリケーションの追加と同じように、相互運用性のある波形モードがソフトウェアアプリケーションとして追加される。
【０００６】
この種類の装置の他の例は、ハイブリッド無線トランシーバについてのVuceticによる米国特許No.6,091,715に記載されている。Vuceticは、この種類の無線トランシーバがソフトウェア定義のパラメータを提供し、変調及びプロトコル形式における柔軟性を実現することを示している。
【０００７】
前記の特許又は既存技術は、システム状態の検出された変化に応じて異なる信号処理機能を実行するように、リアルタイム又はほぼリアルタイムで動的に再プログラム可能なソフトウェア無線通信の必要性について扱っていない。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、システム状態の変化に応じてリアルタイム又はほぼリアルタイムで異なる信号処理機能を実行する動的再構成可能なデジタル信号処理装置を提供する。本発明はまた、小型のシリコン表面領域にデジタル信号処理装置を実装することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様によれば、本発明のシステムは、システムコントローラと、アレイコントローラと、アレイ型プロセッサとを少なくとも有する。アレイ型プロセッサは、複数のデータ処理要素を有し、各データ処理要素は、システム状態の変化に応じてデジタル信号処理機能を実行する信号処理機能コードデータの一部を格納する専用プログラムメモリを更に有する。異なる信号処理機能は、例えばFFT処理、相関、デジタルフィルタリング等を有してもよい。
【００１０】
本発明の一実施例によれば、信号処理装置は、外部メモリから信号処理機能コードデータをダウンロードして、実行用のデータ処理要素のそれぞれの専用プログラムメモリに格納されることにより、リアルタイム又はほぼリアルタイムで動的に再構成されてもよい。
【００１１】
本発明の他の実施例によれば、各データ処理要素の専用メモリは、複数のメモリバンクとして構成されてもよい。複数のメモリバンクは、高速デジタル通信システムの様々な段階で必要な異なるデジタル信号処理機能に関連する信号処理機能コードデータで予めロードされてもよい。アレイ型プロセッサは、システム状態の変化に応じて必要な信号処理機能を格納するメモリバンクをリアルタイム又はほぼリアルタイムで切替え可能に選択するように構成される。このように、信号処理機能コードデータは、アレイ型プロセッサによる実行に直ちに利用可能になる。この実施例では、外部メモリから信号処理機能コードデータをダウンロードする必要性が不要になる。
【００１２】
本発明の他の実施例によれば、デジタル信号処理装置において、必要に応じて異なる信号処理機能を実行するようにリアルタイム又はほぼリアルタイムで装置を再構成する方法は、(i)そのネットワークノードで入力デジタル情報を受信する動作と、(ii)そのネットワークノードでの状態の変化を検出する動作と、(iii)そのネットワークノードでのその検出された変化に応じて実行される少なくとも１つの信号処理機能を特定する動作と、(iv)その検出された状態の変化に応じてその少なくとも１つの信号処理機能を実行するように、リアルタイム又はほぼリアルタイムで信号処理装置を動的に再構成する動作とを有する。
【００１３】
有利には、本発明の信号処理装置は、少ないリソースを使用して従来技術の複数の専用ハードウェア及び／又はソフトウェア信号処理装置により提供されるものと等価な機能を提供する。更に、異なる信号処理機能を実行するように本発明の信号処理装置を動的にプログラムする機能は、従来技術の回路に関して小型のシリコン表面領域をもたらすことがわかる。
【発明を実施するための最良の形態】
【００１４】
本発明の前記の特徴は、添付図面と共に検討される本発明の例示的な実施例の以下の詳細な説明を参照することにより容易に明らかになり、理解され得る。
【００１５】
概して、本発明は、信号処理装置を組み込んだネットワークノードのチャネル及び／又はシステムデータの検出された変化に限定されず、これらを含む異なる基準に応じて高速デジタル通信システムで異なる信号処理機能を実行するように信号処理装置を動的に再構成する技術を提供する。
【００１６】
本発明を、ネットワークを通じた伝送用のデータを処理する例示的なアーキテクチャと共に示す。例示的なシステムは、２次元配列（例えば（MxN, NxN））として構成されたネットワークプロセッサアレイを有する。しかし、本発明は、動的再構成の使用を通じて信号処理機能を提供することが望ましい如何なるプロセッサ構成にも包括的に当てはまる。
【００１７】
本発明の実施例によれば、本発明の信号処理装置は、検出されたシステム状態の変化に応じて必要な信号処理機能を実行するように、リアルタイム又はほぼリアルタイムに動的にプログラムされ得る。これは、専用ハードウェア又はソフトウェア信号プロセッサの形式でのリソースが、実行される各デジタル信号処理機能に専用である（すなわち、配線される）ように構成されている従来技術と対照的である。
【００１８】
本発明は、限定的ではないが、様々な態様の無線データネットワーキングに特に当てはまる。しかし、本発明はこれに限定されず、又はその他の特定のデータネットワーキングの用途に限定されないことがわかる。
【００１９】
無線データネットワーキングの分野では、ネットワークノードは、特定のネットワーク標準に応じて複数の異なるデジタル通信機能を実行することができなければならない。しかし、多くの場合には、唯一のデジタル通信機能（すなわち現在アクティブな機能）が、何らかの特定の時点で使用中である。
【００２０】
従って、本発明の信号処理装置は、その時点で必要なデジタル信号処理機能を実行するように構成されさえすればよい。例えば、IEEE802.11aネットワーキング標準は、４つの異なる変調技術（すなわち、BPSK、QPSK、16及び64レベルQAM）をサポートすることが周知である。従来技術では、各標準に従ってデータを処理する専用ハードウェア／ソフトウェアを提供する手法は、本発明の信号処理装置で不要になる。特に、本発明の再構成可能な信号処理装置は、前述の変調方法のそれぞれに従って動作するように、実行時間中にリアルタイム又はほぼリアルタイムで動的に構成及び再構成されてもよい。パケットヘッダで送信されたレート情報を使用して検出可能な所要の変調方法は、典型的にはプリアンブルに続いて送信される。このように、本発明の再構成可能な装置は、４つの変調方法のそれぞれについて専用のハードウェア／ソフトウェアの必要性を排除する。
【００２１】
図１は、本発明が展開され得る例示的なセルラシステム10を示したシステム図である。セルラシステムは、各セル又はセクタ内で無線通信をサービス提供する複数の基地局102、104、106、108、110及び112を有する。セルラシステムは、複数の無線加入ユニットについて無線通信をサービス提供する。これらの無線加入ユニットは、無線ハンドセット114、118、120、126と、モバイルコンピュータ124及び128と、デスクトップコンピュータ116及び122とを有する。通常の動作中に、これらの加入ユニットのそれぞれは、基地局102〜112の間のハンドオフ中に１つ以上の基地局と通信する。加入ユニット114〜128及び基地局102〜112のそれぞれは、以下に記載のように、本発明に従って構成された信号処理装置を有する。
【００２２】
図２は、従来技術に従って構成された無線ネットワークノード100の構成を包括的に示したブロック図である。無線装置100の一般構成は、図１に示す加入ユニット114〜128及び基地局102〜112のいずれかに存在する。無線装置110は、アンテナ160と、RFフロントエンド152と、従来の信号処理構成要素158A、158B、158Cを含む信号処理フロントエンド154とを有する。無線装置100はまた、RF要件152及びフロントエンド154信号処理要件を除いて、無線装置100の全ての要件にサービス提供する複数のホスト装置構成要素160を有する。
【００２３】
図３は、従来技術に従って構成された図２の信号処理ユニット158Cの詳細な図である。信号処理装置158Cは、デジタル入力データ9を受信する入力データインタフェース110を有する。入力データインタフェース110は、データバッファ23にデジタル入力データ9をバッファし、プロセッサアレイ120に提供されるバッファされたデジタルデータ11を出力する。プロセッサアレイ120は、マトリクス構成の処理要素122の集合として具現される。処理要素122は、高スループットの再構成可能な信号処理用に設計された基本の再構成可能なプロセッサのアレイとして構成されることが好ましい。各プロセッサは、基本命令セットと、最小ローカル記憶装置（プログラムメモリ124）とを有し、最も近い隣接の通信を使用して隣接するプロセッサとデータを交換する。アレイ処理に関する更なる詳細は、例えばG.  Burns及びK.  Vaidyanathan,  “Array  Processing  For  Channel  Equalization”,  Philips  Research  USAに記載されている。この内容が参照として取り込まれる。処理要素122のアレイは、適切なデジタル処理機能ソフトウェアを適切な時点で各メモリ要素124のそれぞれにロードすることにより、異なる信号処理機能を実行するように構成される。特定の信号処理機能のソフトウェアは、アレイコントローラ140の制御で、メモリユニット130からプロセッサアレイ120にロードされてもよい。
【００２４】
信号処理装置158Cは、プロセッサアレイ120により処理された処理済の出力データを受信し、処理済の出力データをデータバッファ25にバッファする出力データインタフェース160を更に有する。バッファされた出力データ13は、必要に応じてホスト装置構成要素160に出力される。
【００２５】
図４及び５を参照して、本発明の好ましい実施例について図示及び説明する。
【００２６】
図４は、本発明の一実施例による図３の信号処理ユニット158Cの詳細図である。図４に示すように、信号処理ユニット158Cは、図３に前述した要素を有し、システムコントローラ170を更に有する。システムコントローラ170は、入力データインタフェース110の出力に結合された“入力データ”というラベルの第１の入力173と、チャネル／システムデータのソースに結合された“チャネル／システムデータ”というラベルの第２の入力171と、出力データインタフェース160の出力に結合された“出力データ”というラベルの第３の入力175と、アレイコントローラ140の入力に結合された“再構成要求”177というラベルの単一の出力とを有するように図示されている。本発明の異なる実施例は、前記の入力及び出力の異なる組み合わせを利用してもよいことがわかる。
【００２７】
システムコントローラ170は、(1)“チャネル／システムデータ”入力171を介して受信したチャネル及びシステムデータ、(2)ネットワークノード100が動作している一般的なネットワーク標準（例えばIEEE802.11b）により規定されたプロトコル、(3)“入力データ”入力173を介して受信した入力データ9、及び(4)“出力データ”入力175を介してフィードバックされた出力データのうち１つ以上に従ってネットワークノードの現状態を決定する。次に、ネットワークノード100の現状態は、何らかの時点で信号処理ユニット158cにより実行される信号処理機能を規定する。
【００２８】
アレイコントローラ140は、システムコントローラ170から出力された“再構成要求”コマンド177に応じて、メモリ130から信号処理機能コードを取り出すために、データライン180を介して外部メモリ130に結合されて図示されている。アレイコントローラ140の出力は、外部メモリ130からプロセッサアレイ120に信号処理機能コードを出力するために、データライン181を介してプロセッサアレイ120の入力に結合されて図示されている。
【００２９】
動作中に、システムコントローラ170が、４つの前述の条件のうち１つ以上に従ってネットワークノード100のシステム状態の変化を検出すると、アレイコントローラ140に“再構成要求”コマンド177を発行する。アレイコントローラは、外部メモリ130に予め格納された適切な信号処理機能ソフトウェアをダウンロードすることにより、“再構成要求”コマンド177に応答する。外部メモリ130は、ネットワークノード100により実行されるデジタル信号処理機能のそれぞれについて信号処理機能ソフトウェアを格納することが好ましい。格納された信号処理機能は、例えば、FFT処理、相関、デジタルフィルタリング等に関連する機能を有してもよい。外部メモリ130は、不揮発性メモリ又は他の適切なメモリであることが好ましい点に留意すべきである。
【００３０】
“再構成要求”コマンド177に応じて、信号処理機能ソフトウェアは、外部メモリ130からプロセッサアレイ120にダウンロードされ、その時点で必要な信号処理機能を実行する。特定の場合には、１つより多くの信号処理機能が何らかの時点で実行されることを必要としてもよい。複数の信号処理機能の同時の実行は、プロセッサアレイ120の部分が特定の信号処理機能に専用であることを必要とすることがわかる。その他の場合に、実行される信号処理機能は、プロセッサアレイ120の全ての処理機能未満を必要としてもよいこともわかる。その場合、アレイ120の特定の処理要素122はアイドルのままになってもよい。
【００３１】
この実施例では、様々な処理要素122は、専用ライン180、181を介してロードされる。専用ライン180、181は、処理要素122のプログラムメモリ124への単一の多重データバスとして具現されてもよい。単一の多重バス180、181でプログラムメモリ124にソフトウェアをロードする処理は、ネットワークノード100が動作する一般的なネットワーク標準のタイミング要件に従うように十分高速に実行されなければならないことを、当業者は認識し得る。ある場合に割り当てられた時間は非常に短くなり得るため、ソフトウェアロード機構は高速である必要がある。適切な同期を確保するために、図３〜５に示すような特定の実施例では、入力及び出力データは、入力23及び出力25データバッファにバッファされて図示されている。
【００３２】
現在必要な信号処理機能に関連するソフトウェアが各プログラムメモリ124にロードされると、信号処理機能は、プロセッサ120により実行され、出力データインタフェース160に供給される処理済みの出力データ15を生じる。
【００３３】
本発明の他の実施例によれば、プロセッサアレイ120が再構成される時間は、複数（すなわち２つ以上）のプログラムメモリ125a-125n（図５参照）をプロセッサアレイ120の各処理要素122に関連付け、複数の信号処理機能の信号処理機能コードデータを予め格納することにより改善され得る。このように、外部メモリ（外部メモリ130等）から信号処理機能コードデータをダウンロードする必要性が不要になる。
【００３４】
図５は、本発明による図３の信号処理ユニット158Cの詳細図である。図５に示すように、信号処理ユニット158Cは、図４に記載の要素を有する。更に、図５は、各信号処理要素122に関連する複数の専用プログラムメモリ要素125a-125nを有する。プログラムメモリ要素125a-125nは、アレイコントローラ140により選択可能なバンクである。すなわち、アレイコントローラ140は、何らかの時点で、バンクの１つのプログラムメモリ要素から他のものに切り替えることができる。
【００３５】
各処理要素122に関連する複数のメモリバンク125a-125nは、事前にロードされることが好ましく、各メモリバンクは、特定の信号処理機能の信号処理機能コードデータを格納する。例えば、第１のプログラムメモリバンク125aは、相関信号処理機能に関連する信号処理機能コードデータを予めロードされてもよく、第２のプログラムメモリバンク125bは、FFT信号処理機能に関連する信号処理機能コードデータを予めロードされてもよい。
【００３６】
この実施例の主な特徴は、対応する信号処理機能を規定する信号処理機能コードが、外部メモリ130から信号処理機能コードを取り出す必要なく、要求時に実質的に即時のアクセスのために各プログラムメモリ125a-nに予めロードされており、そのため、実行時間及び速度の点でかなりの性能の利点を提供するという点にある。
【００３７】
動作中に、状態の変化を検出すると、システムコントローラ170は、検出された状態の変化に応じて実行される信号処理機能に関連する信号処理機能コードを格納する１つの予めロードされたプログラムメモリバンク（例えばバンク125j）を切替え可能に選択するように、アレイコントローラ140に指示する。
【００３８】
メモリバンク125a-nの選択を切り替える機能は、所要の信号処理機能コードへの実質的に瞬時のアクセスを提供する。外部メモリ130から機能コードをダウンロードすることに関連する時間遅延は不要になる。従って、各プロセッサ要素122の再構成は、全ての周知のネットワーク標準の要件に合致するのに十分な時間内に実行可能になる。
【００３９】
プロセッサアレイ120を再構成するために割り当てられる時間は十分に長いことが事前にわかっている場合には、第１の実施例が利用され得ることがわかる。すなわち、外部メモリ130から所要の機能コードを動的にダウンロードする十分な時間が存在することがわかっている場合、第１の実施例の方法で十分である。
【００４０】
ここに記載の実施例のそれぞれにおいて、プロセッサアレイ120はプロセッサグループ内で個々にアドレス指定されてもよく、全体アレイとしてアドレス指定されてもよいこともわかる。換言すると、２つの信号処理機能がプロセッサアレイ120で同時に実行される場合、第１の信号処理機能（例えば機能A）は、第１のサブセットの処理要素122で実行されてもよく、第２の機能（機能B）は、第２のサブセットの処理要素122で同時に実行されてもよい。
【００４１】
＜例示的な適用＞
IEEE802.11無線LAN標準は、本発明の重要な例示的な適用に相当する。しかし、本発明はこの標準に限定されず、多数の異なる通信標準に使用され得る点に留意すべきである。
【００４２】
802.11標準によれば、“ペイロード”（実データ）が送信される前に“プリアンブル”が送信される。受信機の同期に必要な“プリアンブル”部分の信号処理要件は、データ受信に使用されるペイロード部分に必要なものと非常に異なる可能性がある。２つの動作は相互に排他的な時間（すなわち、プリアンブル及びペイロードのうち双方ではなく、一方が受信されている何らかの所定の時間）に生じる。更に、ノードは、所定の時間にデータを送信又は受信しているが、決して同時に行わない。本発明の信号処理装置は、適切な時間にプリアンブル処理を実行し、その後に、適切な時間にペイロード（データ送信）処理を実行するようにリアルタイム又はほぼリアルタイムで動的に再構成され得る。例えば、信号処理装置は、プリアンブル部分を処理するように求められたときに最初に相関器として構成されてもよく、その後にペイロードデータを処理するように求められたときにFFTとして再プログラムされてもよい。何らかの時点で必要な特定の信号処理機能を実行するように、リアルタイム又はほぼリアルタイムで本発明の信号処理装置を動的に再構成する理由で、利用可能な無線リソースが最適化されることがわかる。
【００４３】
開示された装置及び方法は無線データネットワーキングの分野で複数の用途を有することが当業者に明らかである。
【００４４】
特定の実施例を参照して本発明について説明したが、特許請求の範囲に記載の本発明の要旨及び範囲を逸脱することなく、多数の変更例が用いられることがわかる。従って、明細書及び図面は、例示的とみなされ、特許請求の範囲を限定することを意図するものではない。
【００４５】
特許請求の範囲を解釈する際に、以下のことがわかる。
a)“有する”と言う用語は、所定の請求項に記載のもの以外の要素又は動作の存在を除外するものではない。
b)単数の要素は、そのような要素の複数の存在を除外するものではない。
c)請求項の何らかの参照符号はその範囲を限定しない。
d)複数の“手段”は、同じアイテム又はハードウェア若しくはソフトウェアの実装構造又は機能により表されてもよい。
e)開示された要素のそれぞれは、ハードウェア部分（例えば個別の電子回路）、ソフトウェア部分（例えばコンピュータプログラム）又はその何らかの組み合わせを有してもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明が展開され得るセルラシステムを示した従来技術のシステム図
【図２】従来技術に従って構成された無線ネットワークノードの構造を包括的に示したブロック図
【図３】従来技術に従って構成された図２の信号処理ユニット158cの詳細図
【図４】本発明の実施例に従って構成された図２の信号処理ユニット158cの詳細図
【図５】本発明の他の実施例に従って構成された図２の信号処理ユニット158cの詳細図
【図１】
2007520952.tif 000003
【図２】
2007520952.tif 000004
【図３】
2007520952.tif 000005
【図４】
2007520952.tif 000006
【図５】
2007520952.tif 000007
【国際調査報告】
2007520952.tif 000008
2007520952.tif 000009
2007520952.tif 000010
2007520952.tif 000011