(57)【要約】  スイッチ（１０）とキャパシタ（１２）を備えるトラック／ホールド回路である。第１のブートストラップスイッチ（１４ａ）は、その入力として、クロック信号ｃｌｋｉｎ及び入力信号Ｖｉｎを有する。第１のブートストラップスイッチ（１４ａ）から出力されるクロック信号ｃｌｋｂｏｏｔは、スイッチ（１０）のゲートに印加される。第１のブートストラップスイッチ（１４ａ）は、電流源（２０）という形のレベルシフト手段及びバッファ手段（３０）を介して、当該回路の入力Ｖｉｎと出力Ｖｓとの間に接続されている。第２のブートストラップスイッチ（１４ｂ）が設けられており、第２のブートストラップスイッチ（１４ｂ）は、その入力として、クロック信号ｃｌｋｉｎ及び入力信号Ｖｉｎを有する。第２のブートストラップスイッチ（１４ｂ）から出力される逆位相クロック信号ｃｌｋｎｂｏｏｔは、スイッチ（１０）のいずれかの側に接続されている２つのダミースイッチ（１６）のゲートに印加される。
2007501483.tif 000002
【特許請求の範囲】
【請求項１】
入力信号及び出力信号と、ブートストラップスイッチとを有するトラック／ホールド回路であって、
前記ブートストラップスイッチは、その入力として、クロック信号及び入力信号を有し、
前記入力信号は、レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されており、
前記ブートストラップスイッチの前記入力信号が、前記回路の前記出力信号を含むことを特徴とするトラック／ホールド回路。
【請求項２】
２つ又は３つ以上のブートストラップスイッチを含み、個々の前記ブートストラップスイッチの前記入力信号は、前記レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されている、請求項１に記載のトラック／ホールド回路。
【請求項３】
前記バッファ手段は、ＭＯＳトランジスタを備える、請求項１又は２に記載のトラック／ホールド回路。
【請求項４】
前記ＭＯＳトランジスタは、ＰＭＯＳトランジスタである、請求項３に記載のトラック／ホールド回路。
【請求項５】
更に、キャパシタを備え、前記入力信号は、スイッチを介して、前記キャパシタに接続されており、前記スイッチは、前記回路のトラックモードの間には閉じられており、前記回路のホールドモードの間には開いている、請求項１乃至４のいずれか１項に記載のトラック／ホールド回路。
【請求項６】
更に、１つ又は２つ以上のダミースイッチを備え、前記１つ又は２つ以上のダミースイッチは、前記入力信号を前記キャパシタに接続している前記スイッチの逆位相でクロック制御される、請求項５に記載のトラック／ホールド回路。
【請求項７】
前記入力信号は、ブートストラップスイッチを介して、前記ダミースイッチに接続されており、前記ブートストラップスイッチは、付加入力として、逆位相クロック信号を有する、請求項６に記載のトラック／ホールド回路。
【請求項８】
請求項１乃至７のいずれか１項に記載のトラック／ホールド回路を含むアナログデジタル変換器。
【請求項９】
請求項８に記載のアナログデジタル変換器を含む集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トラック／ホールド回路に関し、特に、アナログデジタル変換器内で使用するためのトラック／ホールド回路に関する。
【背景技術】
【０００２】
高速アナログデジタル変換器（ＡＤＣ’ｓ）は、多くの画像システム、映像システム、及びデジタル通信システムの全般的性能に関して重要な役割を果たしており、多くの様々なアーキテクチャを利用して順調に開発が進められている。
【０００３】
図１を参照すると、スイッチ１０及びキャパシタ１２からなるシンプルなトラック／ホールド（Ｔ／Ｈ）回路が図示されている。スイッチ１０は、１つ又は２つ以上のＭＯＳトランジスタを使用して実現可能であり、当該回路のトラックモード（キャパシタ中の電荷が入力信号をトラックする）の間には閉じられており、当該回路のホールドモードの間には開いている。以下のような事実を含め、この構成に関しては多くの不都合が存在する。すなわち、スイッチ１０のＲｏｎ及びスイッチングオフの間のキャパシタ１２への電荷注入は、入力信号に依存しており、そのため、明らかに望ましくないオフセット及び歪みを引き起こす。
【０００４】
図２を参照するに、この問題に対する解決策として知られているのが、クロックｃｌｋとスイッチ１０のゲートとの間にブートストラップ回路１４を設けることである。ブートストラップ回路１４は付加入力端子を有しており、ブートストラップされたクロック信号ｃｌｋｂｏｏｔが、ブートストラップスイッチ１４から出力されて、スイッチ１０のゲートに印加される。このようにして、スイッチ１０のゲートに送出されるクロック信号は、入力信号に依存することになり、Ｖｃｌｋｂｏｏｔ＿ｈｉｇｈ＝Ｖｉｎ＋ＶＤＤとなる。ここで、スイッチ１０の駆動電圧Ｖｓは、常にＶＤＤと等しく、従って、Ｖｉｎには依存しない。その結果、オフセットは依然として残るものの、歪みは抑えられる。
【０００５】
図３を参照するに、これに対する解決策としてよく知られているのが、ダミースイッチ１６を使用することであり、当該ダミースイッチ１６が本来のスイッチ１０の逆位相でクロック制御され、その結果スイッチ１０の電荷注入が補償され、オフセットが抑制されることになる。図示されているように、第１のブートストラップスイッチ１４ａは、ブートストラップされたクロック信号を、スイッチ１０のゲートに供給し、第２のブートストラップスイッチ１４ｂは、ブートストラップされた逆位相クロック信号を、ダミースイッチ１６のゲートに供給する。
【０００６】
しかしながら、トラック／ホールド回路がホールドモードのときには、ダミースイッチ１６上のクロックは、ハイであり、入力信号に依存する。これは、ダミースイッチ１６のゲートキャパシタンスを介してサンプルキャパシタ１２にクロストークを与え、当該クロストークは、再び歪みをもたらす。更に、広いバンド幅及び低い歪みを達成するためには、スイッチ１０のＶｇｓは、スイッチ１０のＲｏｎを最小化するよう、最大でなければならない。しかしながら、図３の構成において、ＶｇｓはたったＶＤＤ−０．５Ｖである。
【０００７】
米国特許６５２５５７４号は、入力信号をサンプルホールドするサンプルホールド回路について説明しており、前記回路は、前記信号をホールドする負荷キャパシタと、前記負荷キャパシタのチャージング（充電）を制御するスイッチと、前記スイッチの動作を制御するブースト回路と、を含んでいる。前記ブースト回路は、増大した電圧を前記スイッチのゲートに供給し、前記スイッチのサイズの増大及び前記スイッチのオン抵抗の実効的な低下を回避する。それにより、前記スイッチ上の閾値電圧の変動が補償される。また、サンプリングスイッチの実効的なオン抵抗がほぼ一定に保たれ、その結果、サンプル信号の歪みが最小化される。
【発明の開示】
【課題を解決するための手段】
【０００８】
我々は、改善された装置を発明した。  
当該発明によれば、入力信号及び出力信号と、ブートストラップスイッチとを有するトラック／ホールド回路であって、前記ブートストラップスイッチが、その入力として、クロック信号及び入力信号を有し、前記入力信号が、レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されており、前記ブートストラップスイッチの前記入力信号が、前記回路の前記出力信号を含む（ｃｏｍｐｒｉｓｅｓ）ことを特徴とするトラック／ホールド回路が提供される。
【０００９】
好適には、前記トラック／ホールド回路は、２つ又は３つ以上のブートストラップスイッチを含み、個々の前記ブートストラップスイッチの前記入力信号は、前記レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されている。
【００１０】
例示的な一実施形態では、前記バッファ手段は、ＭＯＳトランジスタ、好適にはＰＭＯＳトランジスタ、を備えるようにしてもよい。
【００１１】
好適な実施形態では、前記トラック／ホールド回路は、キャパシタを備え、前記入力信号は、スイッチを介して、前記キャパシタに接続されており、前記スイッチは、前記回路のトラックモードの間には閉じられており、前記回路のホールドモードの間には開いている。好ましくは、１つ又は２つ以上のダミースイッチを設け、前記１つ又は２つ以上のダミースイッチが、前記入力信号を前記キャパシタに接続する前記スイッチの逆位相でクロック制御される（ｃｌｏｃｋｅｄ）、ようにすることもできる。好適には、前記入力信号は、前記ブートストラップスイッチを介して、前記ダミースイッチに接続されており、前記ブートストラップスイッチは、付加入力として、逆位相クロック信号を有する。
【００１２】
また、当該発明によれば、上記の文中で規定されているようなトラック／ホールド回路を含むアナログデジタル変換器が提供される。
【００１３】
本発明のこれらの及びその他の側面は、以下に記載の実施形態から明らかになり、以下に記載の実施形態を参照することで明確になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態は、単なる例として、添付の図面を参照しつつ説明されることになる。
【００１５】
図５を参照するに、当該発明の例示的な一実施形態によるトラック／ホールド回路は、前述のように、スイッチ１０とキャパシタ１２とを備えている。第１のブートストラップスイッチ１４ａは、その入力として、クロック信号ｃｌｋと、入力信号Ｖｓとを有しており、当該入力信号Ｖｓは、トラックされてホールドされた入力信号Ｖｉｎのレベルシフトされたバージョンである。第１のブートストラップスイッチ１４ａから出力されるクロック信号ｃｌｋｂｏｏｔは、スイッチ１０のゲートに印加され、ここでＶｉｎ＋Ｖｄｄと等しくなり、Ｖｌｅｖｅｌｓｈｉｆｔ相当のレベルシフトが、電流源２０という形の手段及びバッファ手段３０で実施される。ここで、スイッチの１０の駆動電圧Ｖｇｓは、Ｖｄｄ＋Ｖｌｅｖｅｌｓｈｉｆｔ＝Ｖｄｄ＋０．５Ｖとなるが、これは図３の装置におけるそれよりも高い。
【００１６】
第２のブートストラップスイッチ１４ｂが設けられており、第２のブートストラップスイッチ１４ｂは、その入力として、逆位相クロック信号ｃｌｋと、レベルシフト入力信号Ｖｓとを有している。第２のブートストラップスイッチ１４ｂから出力される逆位相クロック信号ｃｌｋｎｂｏｏｔは、スイッチ１０のいずれかの側に接続されている２つのダミースイッチ１６のゲートに印加される。留意されたいのは、ホールドモードではＶｓは一定であり、よって、図３の装置の場合とは異なり、サンプルキャパシタ１２へのクロストークは起こらないということである。
【００１７】
ブートスプラットスイッチにはいくつかの異なる構成が存在し、その中の１つが、図４に図示されている。その他のブートストラップ技術の実装形態は、当該技術分野ではよく知られており、本発明はこの観点に限定されるものではない。
【００１８】
図５に図示されているトラック／ホールド回路は、例えば８ビットアナログデジタル変換器への入力として使用可能であり、当該変換器の内部で、当該回路は、最大５００ＭＨｚに至るまで良好な性能を発揮することが可能であり、それにより、本発明の広いバンド幅及び低い歪みが立証されることになる。
【００１９】
留意されるべきは、上述の実施形態は、本発明を限定しているというよりはむしろ説明している、ということであり、且つ、当業者は、添付の特許請求の範囲により規定される本発明の領域から離れることなく、多くの代替的な実施形態を設計することができる、ということである。特許請求の範囲において、括弧内に記載の参照符号は、特許請求の範囲を限定するように解釈されるべきではない。単語「備える、含む（ｃｏｍｐｒｉｓｉｎｇ）」及び「備える、含む（ｃｏｍｐｒｉｓｅｓ）」等は、全体として請求項又は明細書中で列挙されている要素・ステップ以外の要素・ステップを排除するものではない。１つの要素（ａｎ  ｅｌｅｍｅｎｔ）についての単数形の言及は、２つ以上の当該要素（ｓｕｃｈ  ｅｌｅｍｅｎｔｓ）についての複数形の言及を排除するものではなく、逆も同様である。本発明は、いくつかの別個の要素を備えるハードウェア手段と、適切にプログラムされたコンピュータ手段により実施されるようにしてもよい。いくつかの手段を列挙している装置請求項において、それらの手段の内のいくつかは、１つの同じハードウェアにより具体化されるようにしてもよい。単に特定の複数の手段が互いに異なる従属請求項において説明されているという事実は、これらの手段の組み合わせが有用ではないということを意味するものではない。
【図面の簡単な説明】
【００２０】
【図１】従来技術によるトラック／ホールド回路の概略回路図である。
【図２】従来技術による改良されたトラック／ホールド回路の概略回路図である。
【図３】従来技術による更に改良されたトラック／ホールド回路の概略回路図である。
【図４】当該発明の例示的な一実施形態で使用するためのブートストラップスイッチに係る概略回路図である。
【図５】当該発明の例示的な一実施形態によるトラック／ホールド回路に係る概略回路図である。
【図１】
2007501483.tif 000003
【図２】
2007501483.tif 000004
【図３】
2007501483.tif 000005
【図４】
2007501483.tif 000006
【図５】
2007501483.tif 000007
【国際調査報告】
2007501483.tif 000008
2007501483.tif 000009
2007501483.tif 000010