(57)【要約】  例えばテレビ信号受信機等の装置（１００）は、デジタル信号処理を行うときに、例えば映像搬送波の第２高調波歪み等の、非線形歪みを除去することが可能である。典型的な一実施形態に従って、装置（１００）はデジタル信号を提供するデジタル信号源（５０）、及びデジタル信号を処理してデジタル処理された信号を生成するデジタル信号プロセッサ（６０）を有する。プロセッサ（６０）はデジタル信号から非線形歪みを除去する歪み除去回路（６００Ｂ）を含む。
2007538471.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号を提供するデジタル信号源；及び
前記デジタル信号を処理してデジタル処理された信号を生成する処理手段であり、該デジタル信号から非線形歪みを除去する歪み除去手段を含むことを特徴とする処理手段；
を有する装置。
【請求項２】
前記非線形歪みが映像搬送波の第２高調波歪みを含む、ことを特徴とする請求項１に記載の装置。
【請求項３】
前記デジタル信号源がアナログ信号を前記デジタル信号に変換するアナログ−デジタル変換手段を含む、ことを特徴とする請求項１に記載の装置。
【請求項４】
ＲＦ信号に同調してＩＦ信号を生成する同調手段；
前記ＩＦ信号をフィルタリングしてフィルタリングされたＩＦ信号を生成するフィルタリング手段；及び
前記フィルタリングされたＩＦ信号を増幅して前記アナログ信号を生成し、且つ該アナログ信号を前記アナログ−デジタル変換手段に与える増幅手段；
をさらに有する請求項３に記載の装置。
【請求項５】
前記非線形歪みが前記アナログ−デジタル変換手段及び前記増幅手段の少なくとも一方から発生される、ことを特徴とする請求項４に記載の装置。
【請求項６】
前記歪み除去手段が、前記デジタル処理された信号の生成を可能にする位相シフト機能を果たすプログラム可能位相シフト手段を含む、ことを特徴とする請求項１に記載の装置。
【請求項７】
非線形歪みを除去する方法であって：
デジタル信号を受信する受信ステップ；及び
デジタル処理された信号を生成するように前記デジタル信号を処理する処理ステップであり、該デジタル信号から非線形歪みを除去するステップを含むことを特徴とする処理ステップ；
を有する方法。
【請求項８】
前記非線形歪みが映像搬送波の第２高調波歪みを含む、ことを特徴とする請求項７に記載の方法。
【請求項９】
アナログ信号を前記デジタル信号に変換する変換ステップをさらに有する、ことを特徴とする請求項７に記載の方法。
【請求項１０】
ＩＦ信号を生成するためにＲＦ信号に同調する同調ステップ；
フィルタリングされたＩＦ信号を生成するように前記ＩＦ信号をフィルタリングするフィルタリングステップ；及び
前記アナログ信号を生成するように前記フィルタリングされたＩＦ信号を増幅する増幅ステップ；
をさらに有する請求項９に記載の方法。
【請求項１１】
前記非線形歪みが前記変換ステップ及び前記増幅ステップの少なくとも一方から発生される、ことを特徴とする請求項１０に記載の方法。
【請求項１２】
デジタル信号から非線形歪みを除去する前記ステップが、前記デジタル処理された信号の生成を可能にする位相シフト機能を果たすことを含む、ことを特徴とする請求項７に記載の方法。
【請求項１３】
デジタル信号を提供するデジタル信号源；及び
前記デジタル信号を処理してデジタル処理された信号を生成するように作用するプロセッサであり、該デジタル信号から非線形歪みを除去する歪み除去回路を含むことを特徴とするプロセッサ；
を有するテレビ信号受信機。
【請求項１４】
前記非線形歪みが映像搬送波の第２高調波歪みを含む、ことを特徴とする請求項１３に記載のテレビ信号受信機。
【請求項１５】
前記デジタル信号源がアナログ信号を前記デジタル信号に変換するように作用するアナログ−デジタル変換器を含む、ことを特徴とする請求項１３に記載のテレビ信号受信機。
【請求項１６】
ＲＦ信号に同調してＩＦ信号を生成するように作用するチューナ；
前記ＩＦ信号をフィルタリングしてフィルタリングされたＩＦ信号を生成するように作用するフィルタ；及び
前記フィルタリングされたＩＦ信号を増幅して前記アナログ信号を生成し、且つ該アナログ信号を前記アナログ−デジタル変換器に与えるように作用する増幅器；
をさらに有する請求項１５に記載のテレビ信号受信機。
【請求項１７】
前記非線形歪みが前記アナログ−デジタル変換器及び前記増幅器の少なくとも一方から発生される、ことを特徴とする請求項１６に記載のテレビ信号受信機。
【請求項１８】
前記歪み除去回路が、前記デジタル処理された信号の生成を可能にする位相シフト機能を果たすように作用するプログラム可能位相シフト器を含む、ことを特徴とする請求項１３に記載のテレビ信号受信機。
【請求項１９】
歪みを除去する方法であって：
歪みの反転量を表す第１のデジタル信号を生成する生成ステップ；及び
第２のデジタル信号から歪みを除去するように第１のデジタル信号を使用する使用ステップ；
を有する方法。
【請求項２０】
前記生成ステップが：
位相シフトされたデジタル信号を前記第２のデジタル信号に応じて生成するステップ；及び
前記第１のデジタル信号を生成するように前記位相シフトされたデジタル信号を使用するステップ；
を含む、ことを特徴とする請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して歪み除去技術に関し、より具体的には、デジタル信号処理を行うとき、例えば映像搬送波の第２高調波歪み等の、非線形歪みを除去可能な装置及び方法に関する。
【背景技術】
【０００２】
信号歪みは、例えばテレビ信号受信機等の、装置の動作に悪影響を及ぼすことがある。このような歪みは種々の発生源に由来し得る。例えば、信号歪みはある種のアナログ増幅器の非線形効果、及び／又は信号をアナログ形式からデジタル形式に変換する処理に由来する場合がある。従って、例えばテレビ信号受信機等の、アナログ及びデジタル双方の信号処理を実行する装置では、信号歪みが有意な問題となり得る。
【０００３】
信号をアナログ形式からデジタル形式に変換するとき、ヘテロダイン効果（ｈｅｔｅｒｏｄｙｎｉｎｇ）の結果として信号歪みは厄介な周波数に遷移され得る。なお、このヘテロダイン効果はアナログ−デジタル変換器のクロック周波数が変換対象の入力信号の周波数より低いときに発生する。例えば、テレビ信号受信機のチューナはその出力に、４５．７５ＭＨｚの周波数を有する映像搬送波、及び４１．２５ＭＨｚの周波数を有する音声搬送波を生成する場合がある。信号経路でチューナに続くアナログ−デジタル変換器は、例えば、受信機のある一定の設計制約を満たすために、２５．１４２９ＭＨｚといった低めのクロック周波数を用いることがある。この一例では、アナログ−デジタル変換器のクロック周波数は変換される入力搬送波信号の周波数より低いためヘテロダイン効果が発生し、アナログ−デジタル変換器の出力での映像搬送周波数が４．５３５８ＭＨｚに位置付けられるとともに、音声搬送周波数が９．０３５８ＭＨｚに位置付けられる。一般に、アナログ−デジタル変換器の出力周波数は、そのクロック周波数の２倍から変換対象である入力信号の周波数を引いたものに等しい。
【０００４】
先述の例では、例え、アナログ−デジタル変換器の線形性がかなり優れているとしても、その出力信号には幾らかの非線形歪みが存在し得る。例えば、４．５３５８ＭＨｚの映像搬送周波数の第２高調波は９．０７１６ＭＨｚであり、それは９．０３５８ＭＨｚの音声搬送周波数より３５．８ｋＨｚ高い周波数である。その結果、この３５．８ｋＨｚの周波数が音声処理実行時に存在し、それによって左右（Ｌ−Ｒ）の音声信号に帯域内音声うなり（ｉｎ−ｂａｎｄ  ａｕｄｉｏ  ｂｅａｔ）を含む問題を引き起こすことがある。さらに、映像搬送周波数がチューナ出力にてオフセットを有する場合、３５．８ｋＨｚの周波数は音声周波数域内のより問題ある周波数に移動する可能性がある。第２高調波は映像搬送波に対して−６０ｄＢであるものの、音声搬送波に対しては−４０ｄＢとなり得る。従って、このような場合の許容可能な歪みの大きさはかなり小さくなることがある。
【０００５】
現状では、例えば上述のようにアナログ−デジタル変換器によって発生される非線形歪み等の、歪みに対処する問題は十分に解決されてはいない。従って、デジタル信号処理の実行に際してこのような歪みを除去可能な装置及び方法が望まれる。本発明はこれらの及び／又は他の課題を解決するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上述のような歪みを除去可能な装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様に従って、非線形歪みを除去可能な装置が開示される。典型的な一実施形態に従った装置は、デジタル信号を提供するデジタル信号源；及び前記デジタル信号を処理してデジタル処理された信号を生成する処理手段を有する。前記処理手段は前記デジタル信号から非線形歪みを除去する歪み除去手段を含む。
【０００８】
本発明の他の一態様に従って、歪みを除去する方法が開示される。典型的な一実施形態に従った方法は、デジタル信号を受信する受信ステップ；及びデジタル処理された信号を生成するように前記デジタル信号を処理する処理ステップを有する。前記処理ステップは前記デジタル信号から非線形歪みを除去することを含む。
【０００９】
本発明のさらに他の一態様に従って、テレビ信号受信機が開示される。典型的な一実施形態に従ったテレビ信号受信機は、デジタル信号を提供するデジタル信号源；及び前記デジタル信号を処理してデジタル処理された信号を生成するように作用するプロセッサを有する。前記プロセッサは前記デジタル信号から非線形歪みを除去する歪み除去回路を含む。
【発明を実施するための最良の形態】
【００１０】
図面を参照しながら本発明の実施形態について説明する。
【００１１】
図１は、本発明の典型的な一実施形態に従った装置１００のブロック図を示している。図１に示されるように、装置１００は、例えば信号受信素子１０等の信号受信手段、例えばチューナ２０等の同調手段、例えば表面弾性波（ＳＡＷ）フィルタ３０等のフィルタリング手段、例えば増幅器４０等の増幅手段、例えばアナログ−デジタル変換器（ＡＤＣ）５０等のアナログ−デジタル変換手段、及び例えば中間周波数（ＩＦ）処理ブロック６０等の中間周波数（ＩＦ）処理手段を有している。図１のこれらの要素の幾つかは集積回路（ＩＣ）を用いて具現化されてもよいし、幾つかの要素が例えば１つ又は複数のＩＣに含められてもよい。説明を明りょうにするため、装置１００に付随するある種の従来要素、例えば、ある種の制御信号、電力信号、クロック信号及び／又はその他の素子など、は図１には示されていない。典型的な一実施形態に従って装置１００はテレビ信号受信機として具現化されるが、別種の装置又はデバイスとして具現化されてもよい。
【００１２】
信号受信素子１０は、例えば、地上、ケーブル、衛星、インターネット及び／又はその他の信号源等の、１つ又は複数の信号源からＲＦ信号を受信するように作用する。典型的な一実施形態に従って信号処理素子１０はアンテナとして具現化されるが、例えば入力端子及び／又はその他の素子等の、如何なる種類の信号受信素子として具現化されてもよい。
【００１３】
チューナ２０は信号同調機能を果たすように作用する。典型的な一実施形態に従って、チューナ２０はＲＦ入力信号を信号受信素子１０から受け取り、ＲＦ入力信号をフィルタリングし且つ周波数下方変換（すなわち、単一段又は複数段の下方変換）することによって信号同調機能を果たし、それによりＩＦ信号を生成する。ＲＦ入力信号及びＩＦ信号は、音声、映像及び／又はデータコンテンツを含んでもよく、また、アナログ変調方式（例えば、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなど）及び／又はデジタル変調方式（例えば、ＡＴＳＣ、ＱＡＭなど）のものであってもよい。典型的な一実施形態に従って、チューナ２０はその出力に搬送周波数４５．７５ＭＨｚの映像搬送波と搬送周波数４１．２５ＭＨｚの音声搬送波とを生成する。同様に典型的な一実施形態に従って、チューナ２０はＲＦでのＡＧＣ機能を有効にするＲＦのＡＧＣ信号をＩＦ処理ブロック６０から受信する。
【００１４】
ＳＡＷフィルタ３０はチューナ２０からのＩＦ信号をフィルタリングするように作用し、それによりフィルタリングされたＩＦ信号を生成する。典型的な一実施形態に従って、ＳＡＷフィルタ３０はフィルタリングされたＩＦ信号を生成するために、チューナ２０から与えられるＩＦ信号から望ましくない隣接チャネルエネルギーの多くの部分を除去する１つ又は複数の個別ＳＡＷフィルタを含んでいる。
【００１５】
増幅器４０は、ＳＡＷフィルタ３０からのフィルタリングされたＩＦ信号を増幅するように作用し、それにより増幅ＩＦ信号を生成する。典型的な一実施形態に従って、増幅器４０はＩＦでのＡＧＣ機能を有効にするＩＦのＡＧＣ信号をＩＦ処理ブロック６０から受信する。増幅器４０の非線形効果のため、増幅器４０によって生成された増幅ＩＦ信号には非線形歪みが存在する場合がある。
【００１６】
ＡＤＣ５０はアナログ−デジタル変換機能を果たすように作用する。典型的な一実施形態に従って、ＡＤＣ５０は増幅器４０からの増幅ＩＦ信号をアナログ形式からデジタル形式へと変換し、それによりデジタルＩＦ信号を生成する。この典型的な実施形態によれば、ＡＤＣ５０（及びその後のデジタル処理）のクロック周波数は２５．１４２９ＭＨｚであるが、その他のクロック周波数が用いられてもよい。ＡＤＣ５０のクロック周波数は増幅器４０からの増幅ＩＦ信号の周波数より低いためヘテロダイン効果が生じる。その結果、ＡＤＣ５０の出力での映像搬送周波数が４．５３５８ＭＨｚに位置付けられるとともに、ＡＤＣ５０の出力での音声搬送周波数は９．０３５８ＭＨｚに位置付けられる。一般に、ＡＤＣ５０の出力周波数はそのクロック周波数の２倍から変換対象である入力信号の周波数を引いたものに等しい。先述のヘテロダイン効果のため、ＡＤＣ５０から生成されるデジタルＩＦ信号には幾分追加された非線形歪みが存在する場合がある。例えば、４．５３５８ＭＨｚの映像搬送周波数の第２高調波は９．０７１６ＭＨｚであり、それは９．０３５８ＭＨｚの音声搬送周波数より３５．８ｋＨｚ高い周波数である。その結果、この３５．８ｋＨｚの周波数が音声処理実行時に存在し、それによって左右（Ｌ−Ｒ）の音声信号に帯域内音声うなりを含む問題を引き起こすことがある。さらに、映像搬送周波数がチューナ出力にてオフセットを有する場合、３５．８ｋＨｚの周波数は音声周波数域内のより問題ある周波数に移動する可能性がある。後述されるように、本発明はこのような非線形歪みをデジタル信号処理によって除去することが可能なものである。
【００１７】
ＩＦ処理ブロック６０は種々のＩＦ処理機能を果たすように作用する。典型的な一実施形態に従って、ＩＦ処理ブロック６０はＡＤＣ５０からのデジタルＩＦ信号を処理し、それにより様々にデジタル処理された信号を生成する。後述されるように、ＩＦ処理ブロック６０はＡＤＣ５０からのデジタルＩＦ信号から非線形歪みを除去する歪み除去回路を含んでいる。このように、本発明は、例えば先述のようなＬ−Ｒ音声信号における帯域内音声うなり等の、非線形歪みに関する問題を効果的に回避するものである。
【００１８】
図２は、本発明の典型的な一実施形態に従った図１のＩＦ処理ブロックのさらなる詳細を示している。図２に示されるように、デジタルＩＦ処理ブロック６０は、例えばＡＧＣ・歪み除去ブロック６００等の自動利得制御（ＡＧＣ）及び歪み除去手段、例えばフロントエンドフィルタ６４０等のフロントエンドフィルタリング手段、例えばＰＬＬ６８０等の位相同期ループ（ＰＬＬ）手段、例えば自動微調（ＡＦＴ）ブロック７２０等の微調手段、例えば映像検出器・フィルタ７６０等の映像検出及びフィルタリング手段、例えば利得微調整ブロック８００等の利得微調整手段、例えばＡＧＣ検出器８４０等のＡＧＣ検出手段、デジタル−アナログ変換器（ＤＡＣ）８８０等のデジタル−アナログ変換手段、例えば音声検出器・フィルタ９２０等の音声検出及びフィルタリング手段、及び、例えば広帯域音声ブロック９６０等の広帯域音声手段を有している。図２のこれらの要素はＩＣを用いて具現化されてもよいし、幾つかの要素が例えば１つ又は複数のＩＣに含められてもよい。特に図示されていないが、図２の要素は典型的な一実施形態に従って２５．１４２９ＭＨｚの周波数を有するクロック信号に従ってクロックされる。本発明に従ってその他のクロック周波数が用いられてもよい。また図２では、各信号線上の数字は典型的な一実施形態に従った各信号のビット幅を表している。星形の記号はその信号は符号なしの信号であることを示している。
【００１９】
ＡＧＣ・歪み除去ブロック６００はＡＧＣ機能及び歪み除去機能を果たすように作用する。典型的な一実施形態に従って、ＡＧＣ・歪み除去ブロック６００はＡＤＣ５０からの１０ビットのデジタルＩＦ信号（ＩＦ＿ＩＮ）を受信し、それにより１０ビットのデジタル処理されたＩＦ信号を生成する。図２に示されるように、ＡＧＣ・歪み除去ブロック６００は、１０ビットＤＩＧＡＧＣ信号、４ビットＮＯＮＬＩＮ＿ＰＨＡＳＥ信号、及び８ビットＮＯＮＬＩＮＥＡＲＩＴＹ信号を含むある特定の信号群に応じてその機能を果たす。これらの制御信号とＡＧＣ・歪み除去ブロック６００の動作とに関する更なる詳細については図３を参照して後述する。
【００２０】
フロントエンドフィルタ６４０は前段フィルタリング機能を果たすように作用する。典型的な一実施形態に従って、フロントエンドフィルタ６４０はＡＧＣ・歪み除去ブロック６００からのデジタル処理された１０ビットＩＦ信号を処理し、それによりデジタルフィルタリングされた３つの信号、すなわち、Ｐ＿ＦＩＬＴＥＲ信号、Ｓ＿ＦＩＬＴＥＲ信号及びＶＳＢ＿ＦＩＬＴＥＲ信号を生成する。図２の示されるように、これらのフィルタリングされた信号の各々は１２ビットのデジタル信号である。Ｐ＿ＦＩＬＴＥＲ信号は、映像搬送波を中心として狭帯域通過フィルタリングされた信号である。Ｓ＿ＦＩＬＴＥＲ信号は、音声搬送波を中心として狭帯域通過フィルタリングされた信号である。ＶＳＢ＿ＦＩＬＴＥＲ信号は、映像搬送波付近の規定の残留勾配（ｖｅｓｔｉｇｉａｌ  ｓｌｏｐｅ）と、彩度副搬送周波数を超えるまでほぼ平坦な通過帯域とを有する残留側波帯（ｖｅｓｔｉｇｉａｌ  ｓｉｄｅｂａｎｄ）信号である。換言すれば、ＶＳＢ＿ＦＩＬＴＥＲ信号は残留側波帯フィルタリングを有するコンポジット映像信号である。
【００２１】
ＰＬＬ６８０は同相直交映像副搬送信号を生成するように作用する。典型的な一実施形態に従って、ＰＬＬ６８０はフロントエンドフィルタ６４０からの１２ビットＰ＿ＦＩＬＴＥＲ信号に応じて、１０ビットの同相（ｉｎ−ｐｈａｓｅ）映像副搬送信号Ｉ＿ＳＵＢＣＡＲＲＩＥＲ、及び１０ビットの直交（ｑｕａｄｒａｔｕｒｅ）映像副搬送信号Ｑ＿ＳＵＢＣＡＲＲＩＥＲを生成する。具体的には、Ｐ＿ＦＩＬＴＥＲ信号がＰＬＬ６８０を駆動して正弦波のＩ＿ＳＵＢＣＡＲＲＩＥＲ及びＱ＿ＳＵＢＣＡＲＲＩＥＲ信号の生成を可能にさせる。生成されたこれらの信号は後述されるようにＩＦ処理ブロック６０の他の要素で使用されるものである。また、典型的な一実施形態に従って、ＰＬＬ６８０はＰＬＬ６８０で検出された周波数誤差を表す１９ビットの周波数誤差信号を生成するように作用する。
【００２２】
ＡＦＴブロック７２０は自動微調機能を制御するように作用する。典型的な一実施形態に従って、ＡＦＴブロック７２０はＰＬＬ６８０からの１９ビット周波数誤差信号に応じて８ビットのＡＦＴ信号を生成し、且つその８ビットＡＦＴ信号をプロセッサ（図示せず）に提供し、それにより自動微調機能を制御する。
【００２３】
映像検出器・フィルタ７６０は映像の検出機能とフィルタリング機能とを果たすように作用する。典型的な一実施形態に従って、映像検出器・フィルタ７６０は１２ビットＶＳＢ＿ＦＩＬＴＥＲ信号を１２ビットＩ＿ＳＵＢＣＡＲＲＩＥＲ信号と掛け合わせ、音声と望ましくない隣接チャネルエネルギーを除去するようにその掛け合わされた結果信号をフィルタリングし、それにより１２ビットのフィルタリングされた映像信号を生成する。
【００２４】
利得微調整ブロック８００は利得の微調整機能を果たすように作用する。典型的な一実施形態に従って、利得微調整ブロック８００はＩＩＣ（ｉｎｔｅｒ−ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）バスを介して与えられる５ビットのＦＩＮＥ＿ＶＩＤ＿ＡＴＴＥＮ信号に応じて利得の微調整機能を果たし、それにより１０ビットのＶＩＤＥＯ信号を生成する。ＦＩＮＥ＿ＶＩＤ＿ＡＴＴＥＮ信号の値はアプリケーション回路設計者によって設計選択事項として選択されてもよく、また、装置１００の不揮発性メモリ（図示せず）内にプログラムされてもよい。
【００２５】
ＡＧＣ検出器８４０はＡＧＣ検出機能を果たすように作用する。典型的な一実施形態に従って、ＡＧＣ検出器８４０は種々のＲＦ及びＩＦのＡＧＣ信号に応じてＡＧＣ検出機能を果たす。これらの種々のＡＧＣ信号には、８ビットＲＦＡＧＣ＿ＯＦＦＳＥＴ信号、６ビットＲＦＡＧＣ＿ＧＡＩＮ信号、８ビットＩＦＡＧＣ＿ＯＦＦＳＥＴ信号、６ビットＩＦＡＧＣ＿ＧＡＩＮ信号、８ビットＤＩＧＡＧＣ＿ＯＦＦＳＥＴ信号、及び６ビットＤＩＧＡＧＣ＿ＧＡＩＮ信号が含まれる。これらの信号はＩＩＣバスを介してＡＧＣ検出器８４０に提供され、ＲＦ及びＩＦのＡＧＣ機能のためのループ利得とオフセットとを制御する１０ビットＲＦＡＧＣ信号、１０ビットＩＦＡＧＣ信号、及び１０ビットＤＩＧＡＧＣ信号を生成するために用いられる。これらの信号の値はアプリケーション回路設計者によって設計選択事項として選択されてもよく、また、装置１００の不揮発性メモリ（図示せず）内にプログラムされてもよい。
【００２６】
ＤＡＣ８８０はデジタル−アナログ変換機能を果たすように作用する。典型的な一実施形態に従って、ＤＡＣ８８０は１０ビットＲＦＡＧＣ信号及びＩＦＡＧＣ信号を、それぞれ、アナログのＲＦＡＧＣ＿ＮＴＳＣ信号及びアナログのＩＦＡＧＣ＿ＮＴＳＣ信号に変換する。ＲＦＡＧＣ＿ＮＴＳＣ信号及びＩＦＡＧＣ＿ＮＴＳＣ信号は図１に示されるように、それぞれ、チューナ２０及び増幅器４０に提供され、それによりＲＦ及びＩＦのＡＧＣ機能を実現する。ＤＡＣ８８０は例えばバイナリ・レート乗算器（ｂｉｎａｒｙ  ｒａｔｅ  ｍｕｌｔｉｐｌｉｅｒ）として具現化されてもよい。
【００２７】
音声検出器・フィルタ９２０は音声の検出機能とフィルタリング機能とを果たすように作用する。典型的な一実施形態に従って、音声検出器・フィルタ９２０は１２ビットＳ＿ＦＩＬＴＥＲ信号を１２ビットＱ＿ＳＵＢＣＡＲＲＩＥＲ信号と掛け合わせ、且つその掛け合わされた結果信号をフィルタリングし、それにより４．５ＭＨｚの音声副搬送波に相当する１２ビットのフィルタリングされた音声信号を生成する。
【００２８】
広帯域音声ブロック９６０は広帯域音声信号を生成するように作用する。典型的な一実施形態に従って、広帯域音声ブロック９６０は音声検出器・フィルタ９２０からの１２ビットのフィルタリングされた音声信号に応じて、１６ビットの広帯域音声信号を生成する。
【００２９】
図３は、本発明の典型的な一実施形態に従った図２のＡＧＣ・歪み除去ブロック６００の更なる詳細を示している。図３に示されるように、ＡＧＣ・歪み除去ブロック６００は、例えばＡＧＣ回路６００Ａ等のＡＧＣ手段と、例えば歪み除去回路６００Ｂ等の歪み除去手段とを有している。図３のＡＧＣ回路６００Ａは、例えばコースゲイン調整ブロック６０１等のコース利得調整手段、例えばリミッタ６０２等の制限手段、例えばＤ型フリップフロップ６０３等の第１のフリップフロップ手段、例えば加算器６０４等の加算手段、例えば切捨器（ｔｒｕｎｃａｔｏｒ）６０５等の切り捨て手段、例えばＤ型フリップフロップ６０６等の第２のフリップフロップ手段、例えば乗算器６０７等の第１の乗算手段、例えば除算器６０８等の第１の除算手段、例えばＤ型フリップフロップ６０９等の第３のフリップフロップ手段、Ｄ型フリップフロップ６１０等の第４のフリップフロップ手段、Ｄ型フリップフロップ６１１等の第５のフリップフロップ手段を有している。図３の歪み除去回路６００Ｂは、例えばプログラム可能位相シフト器６１２等のプログラム可能位相シフト手段、例えば絶対値ブロック６１３等の絶対値手段、例えば除算器６１４等の第２の除算手段、例えばＬＵＴ６１５等の参照表（ＬＵＴ）手段、Ｄ型フリップフロップ６１６等の第６のフリップフロップ手段、例えば乗算器６１７等の第２の乗算手段、例えば除算器６１８等の第３の除算手段、例えば加算器６１９等の第２の加算手段、例えば除算器６２０等の第４の除算手段、例えばリミッタ６２１等の第２の制限手段、例えばＤ型フリップフロップ６２２等の第７のフリップフロップ手段を有している。特に図示されていないが、図３の要素は典型的な一実施形態に従って２５．１４２９ＭＨｚの周波数を有するクロック信号に従ってクロックされる。本発明に従ってその他のクロック周波数が用いられてもよい。また図３では、各信号線上の数字は典型的な一実施形態に従った各信号のビット幅を表している。星形の記号はその信号は符号なしの信号であることを示している。
【００３０】
【表１】
2007538471.tif 000003
コースゲイン調整ブロック６０１はコース利得調整機能を果たすように作用する。典型的な一実施形態に従って、コースゲイン調整ブロック６０１はＡＤＣ５０（図１参照）からの１０ビットＩＦ＿ＩＮ信号を受信し、且つ１０ビットＤＩＧ＿ＡＧＣ信号の３つの最上位ビット（ＭＳＢ）に応じて処理し、それにより１４ビットの出力信号を生成する。１０ビットＤＩＧ＿ＡＧＣ信号の値はアプリケーション回路設計者によって設計選択事項として選択されてもよく、また、装置１００の不揮発性メモリ（図示せず）内にプログラムされてもよい。１０ビットＤＩＧ＿ＡＧＣ信号はＩＩＣバスを介してＡＧＣ回路６００Ａに提供される。この典型的な実施形態によれば、コースゲイン調整ブロック６０１は表１に従った１４ビット出力信号を生成する。ここで、“Ｘ”は“無関係”条件を表す。
【００３１】
リミッタ６０２はコースゲイン調整ブロック６０１からの１４ビット出力信号を所定範囲の値に制限するように作用し、それにより１１ビット出力信号を生成する。なお、この所定範囲は設計選択事項としてもよい。Ｄ型フリップフロップ６０３は適用可能なクロック信号に従ってリミッタ６０２からの１１ビット出力信号を受信し、そして出力するように作用する。
【００３２】
加算器６０４は１０ビットＤＩＧ＿ＡＧＣ信号の７個の最下位ビット（ＬＳＢ）を値１２８に足し合わせるように作用し、それにより９ビットの加算信号を生成する。切捨器６０５は加算器６０４からの９ビット加算信号から最上位ビットを切り捨てるように作用し、それにより８ビットの切り捨て信号を生成する。Ｄ型フリップフロップ６０６は適用可能なクロック信号に従って切捨器６０５からの８ビット切り捨て信号を受信し、そして出力するように作用する。乗算器６０７はＤ型フリップフロップ６０３からの１１ビット出力信号をＤ型フリップフロップ６０６からの８ビット出力信号と掛け合わせるように作用し、それにより１９ビットの積算信号を生成する。
【００３３】
除算器６０８は乗算器６０７からの１９ビット積算信号を値１２８で割るように作用し、それにより１２ビットの除算信号を生成する。Ｄ型フリップフロップ６０９は適用可能なクロック信号に従って除算器６０８からの１２ビット除算信号を受信し、そして出力するように作用する。ここでは、Ｄ型フリップフロップ６０９からの１２ビット出力信号をＤＬＹ０信号と呼ぶことにする。Ｄ型フリップフロップ６１０は適用可能なクロック信号に従ってＤ型フリップフロップ６０９からの１２ビット出力信号（すなわち、ＤＬＹ０信号）を受信し、そして出力するように作用する。ここでは、Ｄ型フリップフロップ６１０からの１２ビット出力信号をＤＬＹ１信号と呼ぶことにする。Ｄ型フリップフロップ６１１は適用可能なクロック信号に従ってＤ型フリップフロップ６１０からの１２ビット出力信号（すなわち、ＤＬＹ１信号）を受信し、そして出力するように作用する。ここでは、Ｄ型フリップフロップ６１１からの１２ビット出力信号をＤＬＹ２信号と呼ぶことにする。
【００３４】
プログラム可能位相シフト器６１２はプログラム可能な位相シフト機能を果たすように作用する。典型的な一実施形態に従って、プログラム可能位相シフト器６１２はＡＧＣ回路６００ＡからのＤＬＹ０、ＤＬＹ１及びＤＬＹ２信号、並びにＩＩＣバスを介して提供される４ビットＮＯＮＬＩＮ＿ＰＨＡＳＥ信号に応じて１５ビットの出力信号を生成する。４ビットＮＯＮＬＩＮ＿ＰＨＡＳＥ信号の値はアプリケーション回路設計者によって設計選択事項として選択されてもよく、また、装置１００の不揮発性メモリ（図示せず）内にプログラムされてもよい。この典型的な実施形態によれば、プログラム可能位相シフト器６１２は表２に従った１５ビット出力信号を生成する。
【００３５】
【表２】
2007538471.tif 000004
表２に示されるように、ＮＯＮＬＩＮ＿ＰＨＡＳＥ信号の値は、プログラム可能位相シフト器６１２の１５ビット出力信号におけるＤＬＹ０、ＤＬＹ１及びＤＬＹ２信号の重み付けを制御するために使用される。この典型的な実施形態によれば、プログラム可能位相シフト器６１２の１５ビット出力信号はクロックサイクル（すなわち、２５．１４２９ＭＨｚ）の１／８に相当するステップでの位相シフトを提供する。プログラム可能位相シフト器６１２の１１個のステップはおよそ１６°ステップの±８１°の範囲に対応する。
【００３６】
絶対値ブロック６１３はプログラム可能位相シフト器６１２からの１５ビット出力信号の絶対値を採るように作用し、それにより１４ビットの絶対値信号を生成する。除算器６１４は絶対値ブロック６１３からの１４ビット絶対値信号を値５１２で割るように作用し、それにより５ビットの除算信号を生成する。ＬＵＴ６１５は参照表機能を果たすように作用し、それによりプログラム可能位相シフト器６１２の１５ビット出力信号の２乗に比例する４ビット出力信号を生成する。Ｄ型フリップフロップ６１６は適用可能なクロック信号に従ってＬＵＴ６１５からの４ビット出力信号を受信し、そして出力するように作用する。Ｄ型フリップフロップ６１６の４ビット出力信号は、映像搬送波の人為的に生成された第２高調波歪みを表しており、ＩＦ＿ＩＮ信号の周波数及び振幅を正確に追尾するものである。上述の典型的な実施形態に従って、絶対値ブロック６１３、除算器６１４、ＬＵＴ６１５及びＤ型フリップフロップ６１６は信号を２乗して第２高調波歪みの推計結果を生成する機能を果たす。しかしながら、これらの要素はその他の高調波（例えば、第３、第４、等々）の推計結果を生成するように変更されてもよい。例えば、絶対値ブロック６１３、除算器６１４、ＬＵＴ６１５及びＤ型フリップフロップ６１６は信号を３乗して第３高調波歪みの推計結果を生成する機能等々を果たすように変更されてもよい。
【００３７】
乗算器６１７はＤ型フリップフロップ６１６からの４ビット出力信号を８ビットＮＯＮＬＩＮＥＡＲＩＴＹ信号と掛け合わせるように作用し、それにより１２ビットの乗算信号を生成する。８ビットＮＯＮＬＩＮＥＡＲＩＴＹ信号はＩＩＣバスを介して提供される。典型的な一実施形態に従って、Ｄ型フリップフロップ６１６の４ビット出力信号によって表された人為的に生成された第２高調波歪みの利得及び極性が８ビットＮＯＮＬＩＮＥＡＲＩＴＹ信号によって制御される。８ビットＮＯＮＬＩＮＥＡＲＩＴＹ信号の値はアプリケーション回路設計者によって設計選択事項として選択されてもよく、また、装置１００の不揮発性メモリ（図示せず）内にプログラムされてもよい。除算器６１８は乗算器６１７からの１２ビット乗算信号を値８で割るように作用し、それにより人為的に生成された第２高調波（又はその他の所望の高調波）歪みを反転させたものを表す９ビットの除算信号を生成する。
【００３８】
加算器６１９は除算器６１８からの９ビット除算信号をＤ型フリップフロップ６１１からの１２ビットＤＬＹ２信号に足し合わせるように作用し、それにより１３ビットの加算信号を生成する。加算器６１９によるこの操作は、ＩＦ＿ＩＮ信号を時間整合したものである１２ビットＤＬＹ２信号から第２高調波（又はその他の所望の高調波）歪みを効果的に除去する。具体的には、先述のＮＯＮＬＩＮＥＡＲＩＴＹ信号及びＮＯＮＬＩＮ＿ＰＨＡＳＥ信号の値が、特定の整合条件に関する所望の高調波（例えば、第２高調波）歪みをゼロにするように選定される。
【００３９】
除算器６２０は加算器６１９からの１３ビット加算信号を値２で割るように作用し、それにより１２ビットの除算信号を生成する。リミッタ６２１は除算器６２０からの１２ビット除算信号を所定範囲の値に制限するように作用し、それにより１０ビットの出力信号を生成する。なお、この所定範囲は設計選択事項としてもよい。Ｄ型フリップフロップ６２２は適用可能なクロック信号に従ってリミッタ６２１からの１０ビット出力信号を受信し、そして出力するように作用する。図３に示されるように、Ｄ型フリップフロップ６２２の出力信号は、歪み除去された１０ビットのＡＧＣ＿ＩＦ信号であり、図２のフロントエンドフィルタ６４０に提供される。
【００４０】
本発明の理解を容易にするため、一実施例について説明する。図４は、本発明の典型的な一実施形態に従ったステップ群を例示するフローチャートである。例示と説明とのため、図４のステップ群について先述の装置１００の要素を参照しながら述べる。図４のステップ群は単に例示であり、如何なるようにも本発明を限定するものではない。
【００４１】
ステップ４１０にて、装置１００はＲＦ信号に同調し、それによりＩＦ信号を生成する。典型的な一実施形態に従って、ステップ４１０にて、チューナ２０が信号受信素子１０からＲＦ信号を受け取り、そのＲＦ信号をフィルタリングし且つ周波数下方変換（すなわち、単一段又は複数段の下方変換）することによって信号同調機能を果たし、それによりＩＦ信号を生成する。先述のように、ＲＦ信号及びＩＦ信号は、音声、映像及び／又はデータコンテンツを含んでもよく、また、アナログ変調方式（例えば、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなど）及び／又はデジタル変調方式（例えば、ＡＴＳＣ、ＱＡＭなど）のものであってもよい。典型的な一実施形態に従って、チューナ２０はその出力に中心周波数４５．７５ＭＨｚの映像搬送波と中心周波数４１．２５ＭＨｚの音声搬送波とを生成する。
【００４２】
ステップ４２０にて、装置１００はＩＦ信号をフィルタリングし、それによりフィルタリングされたＩＦ信号を生成する。典型的な一実施形態に従って、ステップ４２０にて、ＳＡＷフィルタ３０が自身の１つ又は複数の個別ＳＡＷフィルタを用いて、チューナ２０からのＩＦ信号から望ましくない隣接チャネルエネルギーの多くの部分を除去し、それによりフィルタリングされたＩＦ信号を生成する。
【００４３】
ステップ４３０にて、装置１００はフィルタリングされたＩＦ信号を増幅し、それにより増幅されたＩＦ信号を生成する。典型的な一実施形態に従って、ステップ４３０にて、増幅器４０がＳＡＷフィルタ３０からのフィルタリングされたＩＦ信号を増幅し、それにより増幅ＩＦ信号を生成する。先述のように、増幅器４０の非線形効果のため、ステップ４３０で増幅されたＩＦ信号には非線形歪みが存在する場合がある。
【００４４】
ステップ４４０にて、装置１００は増幅されたＩＦ信号をデジタルＩＦ信号に変換する。典型的な一実施形態に従って、ステップ４４０にて、ＡＤＣ５０が増幅器４０からの増幅ＩＦ信号をアナログ形式からデジタル形式へと変換し、それによりデジタルＩＦ信号を生成する。この典型的な実施形態によれば、ＡＤＣ５０（及びその後のデジタル処理）のクロック周波数は２５．１４２９ＭＨｚであるが、その他のクロック周波数が用いられてもよい。ＡＤＣ５０のクロック周波数は増幅器４０からの増幅ＩＦ信号の周波数より低いため、ヘテロダイン効果が生じる。その結果、ＡＤＣ５０の出力での映像搬送周波数が４．５３５８ＭＨｚに位置付けられるとともに、ＡＤＣ５０の出力での音声搬送周波数は９．０３５８ＭＨｚに位置付けられる。ヘテロダイン効果のため、ステップ４４０でＡＤＣ５０から生成されるデジタルＩＦ信号には幾分追加された非線形歪みが存在する場合がある。例えば、４．５３５８ＭＨｚの映像搬送周波数の第２高調波は９．０７１６ＭＨｚであり、それは９．０３５８ＭＨｚの音声搬送周波数より３５．８ｋＨｚ高い周波数である。その結果、この３５．８ｋＨｚの周波数が音声処理実行時に存在し、それによって左右の音声信号に帯域内音声うなり等の問題を引き起こすことがある。さらに、映像搬送周波数がチューナ出力にてオフセットを有する場合、３５．８ｋＨｚの周波数は音声周波数域内のより問題ある周波数に移動する可能性がある。
【００４５】
ステップ４５０にて、装置１００はデジタルＩＦ信号を処理し、そのデジタルＩＦ信号から非線形歪みを除去する。典型的な一実施形態に従って、ステップ４５０にて、ＩＦ処理ブロック６０がＡＤＣ５０からのデジタルＩＦ信号を歪み除去回路６００Ｂを用いて処理し、それにより非線形歪みを除去する。先述のように、除去回路６００Ｂは、除去されるべき所望の高調波の推計結果を反転させたものを人為的に生成し、この反転された推計結果を時間整合されたデジタルＩＦ信号に足し合わせ、それにより非線形歪みを除去する。このように、本発明は、例えば先述のような左右の音声信号における帯域内音声うなり等の、非線形歪みに関する問題を効果的に回避することができる。
【００４６】
以上のように本発明は、デジタル信号処理を行うとき、例えば映像搬送波の第２高調波歪み等の、非線形歪みを除去可能な装置及び方法を提供するものである。本発明は、一体化された表示装置の有無にかかわらず種々の装置に適用し得るものである。従って、ここで用いられる“テレビ信号受信機”なる用語は、以下に限定されるものではないが、一体化された表示装置を有するテレビセット、コンピュータ若しくはモニタを含むシステム又は装置や、一体化された表示装置を有しない例えばセットトップボックス、ビデオカセットレコーダ（ＶＣＲ）、コンピュータ若しくはその他の装置等のシステム又は装置のことを言ってもよい。
【００４７】
好適な設計を有するように本発明について説明した。しかしながら、本発明はこの開示の意図及び範囲内でさらに変更され得るものである。この出願は、故に、本発明の一般的原理を用いて本発明を変形し、使用し、又は適合したもの全てに及ぶものである。
【図面の簡単な説明】
【００４８】
【図１】本発明の典型的な一実施形態に従った装置を示すブロック図である。
【図２】本発明の典型的な一実施形態に従った、図１のＩＦ処理ブロックのさらなる詳細を示す図である。
【図３】本発明の典型的な一実施形態に従った、図２のＡＧＣ・歪み除去ブロックのさらなる詳細を示す図である。
【図４】本発明の典型的な一実施形態に従ったステップ群を例示するフローチャートである。
【図１】
2007538471.tif 000005
【図２】
2007538471.tif 000006
【図３】
2007538471.tif 000007
【図４】
2007538471.tif 000008
【国際調査報告】
2007538471.tif 000009
2007538471.tif 000010
2007538471.tif 000011