(57)【要約】【課題】          デジタル回路及びアナログ回路を用いて、ＰＷＭが正確に実行されるスイッチモード型電源を提供する。【解決手段】      スイッチモード型電源は、電源の出力信号が入力され、補償エラー信号を出力する制御ループと、補償エラー信号が入力され、選択可能な繰り返しレートを有する駆動回路へ可変デューティサイクル制御信号を出力するＰＷＭ信号発生器とを備えている。制御ループは、デジタル回路により構成され、ＰＷＭ信号発生器は、アナログ回路により構成されている。【選択図】        図４
2007526739.tif 000002
【特許請求の範囲】
【請求項１】
スイッチモード型電源であって、
ＤＣ電源に接続された半導体のスイッチ回路と、
負荷を駆動するべく、スイッチ回路に接続された出力回路と、
スイッチ回路を制御するように動作する駆動回路と、
制御ループとを備え、
制御ループは、
電源のアナログ出力信号が入力され、マルチビット信号を出力するＡ/Ｄコンバータと、
Ａ/Ｄコンバータからの信号を、マルチビットデジタルエラー信号に変換するデジタル信号処理ユニットと、
マルチビットデジタルエラー信号が入力され、マルチビットデジタルエラー信号に対応するアナログ信号を出力するＤ/Ａコンバータと、
Ｄ/Ａコンバータからのアナログ信号が入力され、駆動回路の可変デューティサイクル制御信号を発生するＰＷＭデューティサイクル制御信号発生器とを備え、
ＰＷＭデューティサイクル制御信号発生器は、
基準電圧が入力されて動作する第１のコンパレータと、
基準電圧とＤ/Ａコンバータからのアナログ信号とが入力され、可変デューティサイクル制御信号を出力する第２のコンパレータとを備えているスイッチモード型電源。
【請求項２】
ＰＷＭ信号発生器は、三角波発生器と、三角波発生器の出力信号が第１の入力信号として入力され、Ｄ/Ａコンバータの出力信号が第２の入力信号として入力されるコンパレータとを備えている、請求項１記載のスイッチモード型電源。
【請求項３】
デジタル信号処理ユニットは、選択された補償アルゴリズムに基づいて、Ａ/Ｄコンバータの出力信号を補償するように動作するようになっている、請求項１記載のスイッチモード型電源。
【請求項４】
スイッチモード型電源であって、
ＤＣ電源に接続された半導体のスイッチ回路と、
負荷を駆動するスイッチ回路に接続された出力回路と、
スイッチ回路を制御する駆動回路と、
電源の出力信号を示す信号が入力され、補償エラー信号を出力する制御ループと、
補償エラー信号が入力され、駆動回路の可変デューティサイクル制御信号を発生するＰＷＭデューティサイクル制御信号発生器とを備え、
制御ループを、デジタル回路で構成し、かつＰＷＭデューティサイクル制御信号発生器を、アナログ回路で構成し、
ＰＷＭデューティサイクル制御信号発生器は、
基準電圧が入力されて動作する第１のコンパレータと、
基準電圧とＤ/Ａコンバータからのアナログ信号とが入力され、可変デューティサイクル制御信号を出力する第２のコンパレータとを備えているスイッチモード型電源。
【請求項５】
デジタル回路による制御ループは、選択された補償アルゴリズムに基づいて、電源の出力信号のための補償エラー信号を出力するように動作するようになっている、請求項４記載のスイッチモード型電源。
【請求項６】
スイッチ回路は、ＤＣ電源に接続されたハイサイド半導体スイッチ、及びローサイド半導体スイッチを備えている、請求項４記載のスイッチモード型電源。
【請求項７】
ＰＷＭ信号発生器は、三角波発生器と、三角波発生器の出力信号が第１の入力信号として入力され、アナログ補償エラー出力信号が第２の入力信号として入力されるコンパレータとを備えている、請求項４記載のスイッチモード型電源。
【請求項８】
アナログ補償エラー信号を、制御ループの出力端に接続されたＤ/Ａコンバータから出力するようになっている、請求項７記載のスイッチモード型電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、2004年3月1日付け米国特許仮出願第60/549,316号「デジタル−アナログハイブリッドＰＷＭ」に基づく優先権を主張するものであり、その内容をここに組み込むものである。
【０００２】
本発明は、スイッチモード型パルス幅変調（ＰＷＭ）電源に関し、特に、デジタル回路のみを用いた場合の欠点を防止するハイブリッド型のデジタル−アナログ回路を有する電源に関する。
【０００３】
本発明を、当業者に公知の一般的な同期式バックコンバータと関連づけて説明するが、本発明は、種々のスイッチモード型電源に適用可能であり、ＡＣ−ＤＣ変換、ＤＣ−ＤＣ変換等の同期式及び非同期式電源や、電子式電源、モータドライブ、照明、その他の適宜の用途に用いることができる。
【背景技術】
【０００４】
スイッチモード型電源は、電子装置、照明、及びモータドライブにおいて、種々の用途に用いられており、当業者には、いくつかの基本的な型式のものが知られている。スイッチモード型電源に関する技術の開発は進んでおり、当初は、各種の素子は、アナログ回路として組み込まれていた。
【０００５】
図１は、アナログ式のスイッチモード型単相電源１００の回路図である。説明を統一するために、同期式バックコンバータを例にとって、本発明を説明するが、以下の説明は単なる例示的なものに過ぎないことを理解されたい。
【０００６】
単相電源１００は、ハイサイドスイッチ１０５、スイッチノード１１５を介してハイサイドスイッチ１０５に接続されたローサイドスイッチ１１０、スイッチノード１１５に接続された出力インダクタ１２０、及び、出力インダクタ１２０に接続された出力コンデンサ１２５を備えている。スイッチ１０５及び１１０は、パワーＭＯＳＦＥＴ、ＩＧＢＴＳ、その他のバイポーラトランジスタ、または、導通状態と実質的に非導通状態とに切り換え可能な適宜のデバイスで構成されている。
【０００７】
ＤＣ電力は、ＡＣ電源から、当業者により公知の適宜の整流回路（図示しない）を介して、ＤＣバス１５０へ送られる。
【０００８】
動作時、スイッチ１０５及びスイッチ１１０のゲートドライブ信号は、制御回路１３０から、各バス１４０及び１４５を介して供給され、例えば、コンピュータや電気モータのような電子機器である負荷１３５に、所定の出力電圧が印加される。このため、制御回路１３０は、スイッチ１０５及び１１０のオンオフ時間（デューティサイクル）を制御する論理回路を備えている。
【０００９】
デューティサイクルは、エラー信号と比較される反復三角波をパルス幅変調することにより制御され、発生されたＰＷＭデューティサイクルパルスは、所定のゲートドライブ回路へ送られる。
【００１０】
適切な制御電圧を印加するとともに、必要な負荷電流を流すために、適宜のフィードバック制御ループ１５５が設けられており、負荷電流や出力電圧のような関連する動作パラメータの信号は、制御回路１３０へフィードバックされる。制御回路１３０は、これらの信号を用いて、補償、フィルタリング、またはその他の信号処理を行い、スイッチ１０５及び１１０の切り換え時間を制御する。
【００１１】
図１の回路及びその動作については、当業者には公知であるので、簡略化のために、その説明を省略する。
【００１２】
必要な負荷電流が、図１の回路により供給される電流以上となったり、大型の工業用モータを駆動したりする場合、図２に示す多相電源２００が用いられる。出力段２０５ａ、２０５ｂ・・・２０５ｎは、各インダクタ２１５ａ、２１５ｂ・・・２１５ｎ及び出力コンデンサ１２５を介して、負荷１３５へ電力を送る。負荷１３５が多相モータの場合、各出力段２０５ａ、２０５ｂ・・・２０５ｎは、個々のＬＣ回路を介して、モータの相巻線の１つに接続される。
【００１３】
この多相電源２００は、当業者に公知の適宜の多相用の制御回路２１０及びフィードバック回路（図示しない）により制御される。
【００１４】
アナログ式のスイッチモード型電源は、広く用いられているが、試験及び測定、マシン制御、モータ制御、及び通信において、アナログ方式に比して、デジタル方式が種々の点で優れていることは、よく知られている。これらの利点の中には、インテリジェント故障分析、正確なタイミング、ユニット間の再現性、時間及び温度に対する素子のドリフトが発生しないこと、ファームウェアデザイン制御、及び、種々の機能を正確に実行することが含まれている。これらについては、よく知られており、好ましい結果を得るために、スイッチモード型電源をデジタル方式とすることが考えられている。
【００１５】
図３は、デジタル方式のスイッチモード型ＰＷＭ電源（一例として同期式バックコンバータ）の回路図である。切り換えは、＋ＤＣバス３０８とアース３１０との間に接続されたハイサイドスイッチ３０２、及びローサイドスイッチ３０４（ＭＯＳＦＥＴ）により行われる。ＤＣバスは、用途により、＋ＤＣバスまたは−ＤＣバスとなる。スイッチ３０２及び３０４間のコモンノード３０６は、インダクタ３１２を介して、負荷３１６を駆動する出力コンデンサ３１４に接続されている。
【００１６】
デッドタイム制御回路３６４、ゲートドライバ３６６及び３６８、及び、その他の公知のまたは所望の回路を含むゲートドライブユニット３１８には、後述するＰＷＭ論理ユニット３２２の端子３２０から、ＰＷＭデューティサイクル制御信号が入力される。
【００１７】
デジタル方式のスイッチモード型電源において、制御ループは、１個または複数個のセンサを備えており、その出力信号は、信号線３５４を介して、公知のまたは所望のデザインのＡ/Ｄコンバータ３５２へ送られて、デジタル化される。Ａ/Ｄコンバータ３５２の出力信号は、信号バス３５６を介して、デジタル信号処理ユニット３５８へ送られる。
【００１８】
デジタル信号処理ユニット３５８は、プログラムされたマイクロプロセッサ、デジタル信号プロセッサまたはＡＳＩＣで構成されるか、または、デジタルフィルタリングや、非限定的に非線形制御機能またはルックアップテーブルを含むアナログまたはデジタルスイッチング電源制御ループに用いられる適宜のまたは所望の補償アルゴリズムによる補償を行う、適宜のまたは所望の回路により構成されている。デジタル信号処理ユニット３５８は、補償されたフィードバック数値信号であるエラー「信号」を、信号バス３６０へ出力する。
【００１９】
信号バス３６０上のエラー信号は、スイッチ３０２及び３０４のためのＰＷＭゲートドライブ信号を発生するＰＷＭ論理ユニット３２２へ直接送られる。ＰＷＭ論理ユニット３２２は、８ビットのダウンカウンタ３６２と、ダウンカウンタ３６２に接続され、分周回路３２８を介して、ラッチ回路３２６をセットするマスタークロック３２４とを備えている。
【００２０】
ラッチ回路３２６のリセット信号は、ダウンカウンタ３６２から、アンダーフロー信号である「ボロー」信号として出力される。このリセット信号により、ダウンカウンタ３６２には、サイクルスタート信号が供給され、信号バス３６０にエラー信号が送られる。ラッチ回路３２６の出力信号は、上述したゲートドライブ回路３１８に供給されるＰＷＭデューティサイクルパルスを発生するのに用いられる。
【００２１】
図示するように、ダウンカウンタ３６２は、８ビット論理回路となっている。マスタークロック３２４のクロック周波数は、２５６Ｍｈｚであり、ダウンカウンタ３６２は、２５６Ｍｈｚでクロックされる。分周回路３２８は、２５６で分周し、ラッチ回路３２６のクロック端子に、１Ｍｈｚのクロック信号が入力され、ラッチ回路３２６がセットされる。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
デジタル制御は、モータドライブ、照明、その他の低周波スイッチングデバイスに適用されているが、高周波スイッチング電源には、利点があるにもかかわらず、高コストであるために、あまり適用されていない。
【００２３】
また、複数の電源を、高スイッチング周波数で同時に動作させ、電圧を正確にかつ安定して出力させるとともに、急激な負荷的過渡現象に対応させる場合、デジタル方式の場合には、特有の制限がある。
【００２４】
この問題は、デジタルＰＷＭパルスのパルス幅の増加が、クロック周波数よりも短くないことに起因している。例えば、１００Ｍｈｚのクロック周波数によるＰＷＭパルスの場合、最小パルス幅の変化は、１０ｎｓである。１Ｍｈｚのクロック周波数によるＰＷＭパルスの場合、パルス幅のスイッチング間隔は、１００ｎｓであり、各デューティサイクルの変化（１０ｎｓ）は、スイッチング間隔の１０％に過ぎない。多くの場合、これは、必要な精度とはならない。ＰＷＭのクロック周波数を１００Ｋｈｚと小さくしたとしても、デューティサイクルの変化は、１％に過ぎず、多くのスイッチモード型電源にとっては不十分である。
【００２５】
このように、スイッチモード型電源をデジタル方式とする場合、上述した短所をなくし、かつデジタル方式の利点を発揮させる必要がある。
【課題を解決するための手段】
【００２６】
本発明は、ハイブリッド式のスイッチモード型電源を提供することにより、上述した要求を満足させるものである。ハイサイドスイッチ及びローサイドスイッチのためのＰＷＭデューティサイクル制御信号は、アナログ回路により発生され、制御ループは、デジタル回路により構成される。これにより、デジタル回路を最大限に、かつアナログ回路を最小限に利用できるとともに、クロック周波数が１Ｍｈｚまたはそれ以上であっても、ＰＷＭの分解能は、０．１％以下となる。
【発明を実施するための最良の形態】
【００２７】
図４は、本発明によるハイブリッド式のデジタル−アナログスイッチモード型ＰＷＭ電源４００の回路図である。簡単のために、図４において、図３に示したのと同じ要素には、同一符号を付してある。
【００２８】
上述したように、＋ＤＣバス３０８とアース３１０との間に接続されたＭＯＳＦＥＴ型のハイサイドスイッチ３０２、及びローサイドスイッチ３０４により、切り換えが行われる。スイッチ３０２及び３０４の間には、インダクタ３１２を介して、負荷３１６を駆動する出力コンデンサ３１４に接続されたコモンノード３０６が設けられている。
【００２９】
図３と同様のゲートドライブユニット３１８には、後述するアナログＰＷＭ論理ユニット４０２からのＰＷＭデューティサイクル制御信号が、端子３２０を介して入力される。
【００３０】
図３と同様に、本発明によれば、制御ループ３５０は、デジタル方式で実現される。１つまたは複数のセンサ出力が、信号線３５４を介して、公知の、または所望のデザインのＡ/Ｄコンバータ３５２へ送られてデジタル化され、８ビットまたはその他の所望のビットからなる信号が出力される。Ａ/Ｄコンバータ３５２の出力信号は、信号バス３５６を介して、デジタル信号処理ユニット３５８へ送られる。
【００３１】
図３の場合のように、デジタル信号処理ユニット３５８は、プログラムされたマイクロプロセッサ、デジタルシグナルプロセッサ、ＡＳＩＣ、または、デジタルフィルタリングや、非限定的に非線形制御機能またはルックアップテーブルを含むアナログまたはデジタルスイッチング電源制御ループに用いられる適宜の、または所望の補償アルゴリズムによる補償を行う、その他の適宜のまたは所望の回路により、構成されている。
【００３２】
本発明によれば、信号バス３６０上の補償されたデジタルフィードバックエラー信号は、Ｄ/Ａコンバータ４０４によりアナログ信号に変換され、アナログＰＷＭ論理ユニット４０２へ送られる。
【００３３】
アナログＰＷＭ論理ユニット４０２を、種々の適宜の、または所望の構成とすることができるが、図４に示す好適な実施例では、ラッチ回路４０８をセットするマスタークロック４０６を備えている。電流源４１０は、タイミングコンデンサ４１２を充電するように接続されている。接地スイッチ４１４は、例えば、ラッチ回路４０８がセットされると閉じ、ラッチ回路４０８がクリアされると開くトランジスタで構成されており、タイミングコンデンサ４１２の放電サイクルを制御する。
【００３４】
タイミングコンデンサ４１２の電圧は、タイミングコンパレータ４１８の＋入力端子４１６からの基準電圧と比較され、その出力信号により、ラッチ回路４０８はクリアされる。タイミングコンパレータ４１８は、タイミングコンデンサ４１２が放電された時、ラッチ回路４０８をクリアし、それにより、ＰＷＭタイミングサイクルが開始される。
【００３５】
また、タイミングコンデンサ４１２は、ＰＷＭコンパレータ４２２の−入力端子４２０に接続されている。ＰＷＭコンパレータ４２２は、＋入力端子４２４を介してＤ/Ａコンバータ４０４により供給されたアナログエラー信号と、タイミングコンデンサ４１２の充電電圧の立ち上り電圧とを比較し、ＰＷＭデューティサイクル制御パルスを発生する。このパルスは、上述したゲートドライブユニット３１８へ送られる。
【００３６】
本発明の主要な利点は、ＰＷＭがクロック速度に依存しないことである。実施例では、８ビットの回路を用いたが、それよりも多いか、または少ないビット数の回路を用いることもできる。ＰＷＭは、実施例における１Ｍｈｚのスイッチング周波数には依存しておらず、ＰＷＭに影響することなく、より高いか、または低いクロック周波数を用いることができる。
【００３７】
以上、特定の実施例をあげて、本発明を説明したが、当業者には、多くの変形、変更及び用途が明らかであると思う。このように、本発明は、特定の実施例により限定されるものではなく、特許請求の範囲のみにより限定されるものである。
【図面の簡単な説明】
【００３８】
【図１】従来のアナログ式のスイッチモード型単相電源の回路図である。
【図２】従来のアナログ式のスイッチモード型多相電源の回路図である。
【図３】従来のデジタル式のスイッチモード型単相電源の回路図である。
【図４】本発明によるハイブリッド型のデジタル−アナログスイッチモード型ＰＷＭ電源の回路図である。
【符号の説明】
【００３９】
１００      単相電源
１０５      ハイサイドスイッチ
１１０      ローサイドスイッチ
１１５      スイッチノード
１２０      出力インダクタ
１２５      出力コンデンサ
１３０、２１０  制御回路
１３５      負荷
１４０、１４５  バス
１５０      ＤＣバス
１５５      フィードバック制御ループ
２００      多相電源
２０５ａ、２０５ｂ・・・２０５ｎ  出力段
２１５ａ、２１５ｂ・・・２１５ｎ  インダクタ
３０２      ハイサイドスイッチ
３０４      ローサイドスイッチ
３０６      コモンノード
３０８      ＋ＤＣバス
３１０      アース
３１２      インダクタ
３１４      出力コンデンサ
３１６      負荷
３１８      ゲートドライブユニット
３２０      端子
３２２      ＰＷＭ論理ユニット
３２４      マスタークロック
３２６      ラッチ回路
３２８      分周回路
３５０      制御ループ
３５２      Ａ/Ｄコンバータ
３５４      信号線
３５６      信号バス
３５８      デジタル信号処理ユニット
３６０      信号バス
３６２      ダウンカウンタ
３６４      デッドタイム制御回路
３６６、３６８  ゲートドライバ
４００      ハイブリッドデジタル−アナログスイッチモード型ＰＷＭ電源
４０２      アナログＰＷＭ論理ユニット
４０４      Ｄ/Ａコンバータ
４０６      マスタークロック
４０８      ラッチ回路
４１０      電流源
４１２      タイミングコンデンサ
４１４      接地スイッチ
４１６      ＋入力端子
４１８      タイミングコンパレータ
４２０      −入力端子
４２２      ＰＷＭコンパレータ
４２４      ＋入力端子
【図１】
2007526739.tif 000003
【図２】
2007526739.tif 000004
【図３】
2007526739.tif 000005
【図４】
2007526739.tif 000006
【手続補正書】
【提出日】平成18年11月1日(2006.11.1)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007526739.tif 000007
【図２】
2007526739.tif 000008
【図３】
2007526739.tif 000009
【図４】
2007526739.tif 000010
【国際調査報告】
2007526739.tif 000011