(57)【要約】  本発明は、能動的なマトリックスディスプレイの画素もしくはセグメントの少なくとも一つの有機発光ダイオード（ＯＬＥＤ）のための電子制御セルに係るものであり、そのセルは入力を有する少なくとも一つの制御回路（６，６１，６２）を含み、そして制御ライン（５、５’）に到来する制御信号により作動してＯＬＥＤをオンにする。セルは、制御ラインに接続されたキャパシタＣを持つ制御信号の容量性蓄積回路と、選択ライン（３，３’）の選択信号Ｖｓｅｌにより作動して、この選択信号により制御信号Ｖｃｏｍ（２）を容量性蓄積回路に加えたり、加えないようにしたりする一つの選択回路（４，４１，４２）とを含んでいる。本発明によればキャパシタＣに並列な抵抗Ｒｆを介してキャパシタを放電することにより蓄積は一時的なものとなる。
2007518112.tif 000002
【特許請求の範囲】
【請求項１】
能動的なマトリックスディスプレイの画素もしくはセグメントの少なくとも一つの有機発光ダイオード（ＯＬＥＤ）のための電子制御セルであって、
制御入力の制御ライン（５、５’）に到来する制御信号に対して電子スイッチとして作動し、そして前記の制御信号によって有機発光ダイオード（ＯＬＥＤ）のオン・オフを行う一つの制御回路（６１，６２）、
制御ラインへキャパシタ（Ｃ）を接続している制御信号の一つの容量性蓄積回路、
選択ライン（３、３’）に到来する選択信号（Ｖｓｅｌ）に対して電子スイッチとして作動し、そして前記の選択信号によって制御電圧（Ｖｃｏｍ）（２）で容量性蓄積回路を電気的に接続もしくは絶縁することのできる一つの選択回路（４１，４２）
を少なくとも含んでいる電子制御セルにおいて、
キャパシタ（Ｃ）に並列の抵抗（Ｒｆ）を介してキャパシタ（Ｃ）を放電することにより、認知可能のターン・オン状態の蓄積時間がフレーム期間の半分に等しいか、それよりも小さくすることを特徴とする電子制御セル。
【請求項２】
キャパシタ（Ｃ）は実質的にアド・オンキャパシタであることを特徴とする請求項１に記載の電子制御セル。
【請求項３】
キャパシタ（Ｃ）は実質的に制御回路の固有の入力インピーダンスの容量性部分であることを特徴とする請求項１に記載の電子制御セル。
【請求項４】
抵抗（Ｒｆ）が実質的にアド・オン抵抗であることを特徴とする請求項１，２もしくは３に記載の電子制御セル。
【請求項５】
抵抗（Ｒｆ）が実質的に制御回路の固有の入力インピーダンスの抵抗性部分であることを特徴とする請求項１、２もしくは３に記載の電子制御セル。
【請求項６】
抵抗（Ｒｆ）が実質的にキャパシタ（Ｃ）の漏洩抵抗であることを特徴とする請求項１，２もしくは３に記載の電子制御セル。
【請求項７】
制御電圧（Ｖｃｏｍ）にキャパシタ（Ｃ）が接続されるとき、キャパシタ（Ｃ）の端子における電圧の最大の上昇率及びまたは降下率を減少する手段を含んでいることを特徴とする先行請求項のいずれかに記載の電子制御セル。
【請求項８】
制御回路は電界効果制御トランジスタ（Ｍ１）（６１，６２）であることを特徴とする先行請求項のいずれかに記載の電子制御セル。
【請求項９】
選択回路は電界効果制御トランジスタ（Ｍ２）（４１，４２）であることを特徴とする先行請求項のいずれかに記載の電子制御セル。
【請求項１０】
制御回路がＰ型電界効果制御トランジスタ（Ｍ１）（６１，６２）であって、このトランジスタは一方では電源の正極（Ｖｄｄ）へ直接接続され、他方では有機発光ダイオード（ＯＬＥＤ）を介して電源のアースへ接続されており、選択回路はＰ型電界効果制御トランジスタ（Ｍ２）（４１，４２）であって、キャパシタ（Ｃ）と抵抗（Ｒｆ）とは並列となって正極（Ｖｄｄ）へ戻っていることを特徴とした請求項８と９に記載のセル。
【請求項１１】
制御回路がＮ型電界効果制御トランジスタ（Ｍ１）（６１，６２）であって、このトランジスタは一方では電源のアースに直接接続され、他方では有機発光ダイオード（ＯＬＥＤ）を介して電源の正極（Ｖｄｄ）へ接続されており、選択回路はＮ型電界効果制御トランジスタ（Ｍ２）（４１，４２）であって、キャパシタ（Ｃ）と抵抗（Ｒｆ）とは並列となってアースへ戻っていることを特徴とした請求項８と９に記載のセル。
【請求項１２】
トランジスタは薄膜トランジスタであっていわゆるＴＦＴであることを特徴とした請求項８ないし１１のいずれかに記載のセル。
【請求項１３】
能動的なマトリックスディスプレイの画素もしくはセグメントの少なくとも一つの有機発光ダイオード（ＯＬＥＤ）のための電子制御セルの作動方法であって、
制御入力の制御ライン（５、５’）に到来する制御信号によって電子スイッチとして作動し、そして前記の制御信号によって有機発光ダイオード（ＯＬＥＤ）のオン・オフを行う一つの制御回路（６１，６２）、
制御ラインへキャパシタ（Ｃ）を接続している制御信号の一つの容量性蓄積回路、
選択ライン（３、３’）に到来する選択信号（Ｖｓｅｌ）によって電子スイッチとして作動し、そして前記の選択信号によって制御電圧（Ｖｃｏｍ）で容量性蓄積回路を電気的に接続もしくは絶縁することのできる一つの選択回路（４１，４２）
を少なくとも含んでいる電子制御セルの作動方法において、
先行請求項の何れかのセルを用意し、キャパシタの放電がキャパシタ（Ｃ）に並列の抵抗（Ｒｆ）を介して生じて、認知可能のターン・オン状態の蓄積時間がフレーム期間の半分に等しいか、それよりも小さくすることを特徴とする電子制御セルの作動方法。
【請求項１４】
制御信号が持続時間及び又は電圧レベルにおいて変調されていることを特徴とした請求項１３に記載の電子制御セルの作動方法。
【請求項１５】
有機発光ダイオード（ＯＬＥＤ）をオンにするため選択パルスの終わりでキャパシタの端子電圧が（Ｖｃｏｍ）の分数となるような持続時間の選択パルス（Ｖｓｅｌ）を選択ラインへ加えていることを特徴とする請求項１３もしくは１４に記載の電子制御セルの作動方法。
【請求項１６】
制御電圧（Ｖｃｏｍ）の振幅が調整でき、選択信号による選択回路（４１，４２）の導通持続時間が一定であって、ターン・オン状態の持続時間を調整しそれがフレームの持続時間よりも小さくなるようにしたことを特徴とする請求項１３もしくは１４に記載の電子制御セルの作動方法。
【請求項１７】
画素及び又はセグメントである有機発光ダイオード（ＯＬＥＤ）がマトリックス状に配置した一組の電子制御セルを構成しているディスプレイであって、各画素及び又はセグメントはマトリックスの行×列により個別に制御できるようになっているディスプレイにおいて、
セルは請求項１ないし１２のいずれかであり、そして請求項１３ないし１６のいずれかにより作動することを特徴とするディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は能動的なマトリックスディスプレイの有機発光ダイオードの電子制御セルとそれの作動方法とに係るものである。本発明の用途はディスプレイユニットの分野に見出され、特にフラットスクリーンに最適であって、フラットスクリーンの素子であるディスプレイユニット、画素もしくはセグメントは有機発光ダイオードを有し、それらのダイオードは1つか、幾つかのマトリックスの形に配置された制御セルにより個別に制御される。
【背景技術】
【０００２】
電子設備及び又は産業用データ処理設備もしくは大規模公共設備が発展するとユーザーとの対話のためのインターフエースの利用が必要となり、特にディスプレイユニット又はセグメントもしくは画素から成るモニターとの画像インターフエースの利用が必要となり、これら４つの項目は以下でツー・バイ・ツーと等価的に考える。表示性能を高めるには素子としてのディスプレイユニット（セグメントもしくは画素）に個別に働きかける事が今のところ好ましいのであって、そこで能動的マトリックスを持ったディスプレイユニットが開発されたのである。
【０００３】
できるだけのコスト削減を至上として、増大した独立単独の容積の微小化と探求とが辿りついたのは、ディスプレイユニットの占有空間を減少し、そして液晶のように電力消費を低減することのできるテクノロジーであった。しかしながらこのテクノロジーは幾つかの制限と欠陥とを有しており、それは外部照明の偏光状態に関ってきて表示が間接的になるということで比較的複雑である。直接表示に基礎を置く他のテクノロジー、すなわち素子ユニットが光を発する直接表示に基礎を置くテクノロジーでは特に発光ダイオードが有用であると考えられている。有機発光ダイオードは様々な基板、例えばガラス、プラスティックに素子としてのディスプレイユニットを、現実的な製造条件で、創りつけることができる。
【０００４】
既知の能動的なマトリックスを持つ有機発光ダイオードＯＬＥＤディスプレイユニットにおいては、画素もしくはセグメントの各ダイオードもしくは発光ダイオード群の制御は、光度Ｌｕｍのログとダイオードを流れる電流Ｉｄのログとの間の線形制御則、すなわちｌｏｇ（Ｌｕｍ）＝Ａ＊ｌｏｇ（Ｉｄ）に従って行う。しかしながら、画素に組合せた制御回路は一般に複雑であり、そして比較的大きい電流を流していなければならない制御トランジスタを必要とする。この制御回路の目的は、適切な瞬間における追加の制御信号により画素のＯＬＥＤの制御と減光を行うことであり、この追加の制御信号は画素を切替えたり、選択したりするのに使用するのと同じタイプの信号であり、そして一般に、ある場合には短い発光パルスであり、そして他の場合には減光パルスである。
【０００５】
電流をそのように制御することの大きな欠点は、「カレントミラー」と呼ばれる少なくとも４つのトランジスタの複雑なアセンブリによって制御することから生じる。このことは画素のすべてのトランジスタとその上流側の制御回路に大きな電流を流すことになり、そしてこのことは制御サイクルを通してそうなのである。カレントミラーを作動させるのに2本の制御ラインを必要とすると言うことに加えて、ディスプレイユニットに設けた制御ラインを介してこれらの大きな電流を流さなければならず、かなりのオーム損が生じることとなる。このことが当然ながらサイズ減少に関しての制約をもたらし、そしてこれらトランジスタの電子易動性に関しても制約をもたらし、そのことが実現困難の最たるものとしてのモニターのエネルギー消費が高まるということにつながっていく。
【０００６】
マトリックスディスプレイユニットにおいては、画素のそれぞれを行×列ベースで制御しており、フレームの表示は行×行ベース（実施の仕方によっては列×列ベース）で実施される。さらに、フレームの持続時間(期間)中実質的に一定の輝度レベルで画素はオンとなっているので、光のレベルがフレーム毎に移行するのは突然のこととなる。そのような移行は例えば、シーンの中の対象が時間につれて移動するとき生じる。そのような突然の移行は目が知覚し、スクリーン上で動いているシーンの視覚認知を混乱させる。これがどちらかと言えば不愉快なぶれ効果を生じさせる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は電圧による画素制御を行ってこれらの問題を解決し、加えて各画素もしくはセグメントに組合せた制御回路を簡単化できるようにしている。画素のＯＬＥＤの電子流スイッチの付加的なもしくは固有の抵抗に放電している付加的なもしくは固有のキャパシタの蓄積効果を本発明は利用している。電圧に基づいた制御を行うことによりトランジスタのサイズと電子易動能（ロードキャリヤー）とに対する制約を少なくできる。こうしてそのようなディスプレイユニットを薄膜トランジスタ、いわゆるＴＦＴにより実現でき、易動能が小さくても、そうでなくても、例えば非晶質もしくは微晶質、もしくは多結晶質ケイ素、有機トランジスタによってさえも実現できる。
【課題を解決するための手段】
【０００８】
それ故本発明は、能動的なマトリックスディスプレイの画素もしくはセグメントの少なくとも一つの有機発光ダイオード（ＯＬＥＤ）のための電子制御セルであって、この電子制御セルは、
‐制御入力の制御ラインに到来する制御信号に対して電子スイッチとして作動し、そして前記の制御信号によって有機発光ダイオード（ＯＬＥＤ）のオン・オフを行う一つの制御回路、
‐制御ラインへキャパシタを接続している制御信号の一つの容量性蓄積回路、
選択ラインに到来する選択信号（Ｖｓｅｌ）に対して電子スイッチとして作動し、そして前記の選択信号によって制御電圧（Ｖｃｏｍ）で容量性蓄積回路を電気的に接続し、もしくは絶縁することのできる一つの選択回路
を少なくとも含んでいる。
【０００９】
本発明に従って、キャパシタ（Ｃ）に並列の抵抗（Ｒｆ）を介してキャパシタ（Ｃ）を放電することにより蓄積は時限的、一時的である。
【００１０】
本発明の実施例においては技術的可能性において以下の手段が組合される。
‐制御信号は持続時間及び又は電圧レベルにおいて変調される。（画素のＯＬＥＤが必要に応じてターンさせられる時間を変えることができる。）
‐制御電圧Ｖｃｏｍが電圧レベルにおいて変調される。
‐選択信号Ｖｓｅｌが持続時間において変調される。
‐表示はフレームにより周期的であり、そして平均作動状態ではオン状態での蓄積持続時間はフレームの持続時間よりも小さくなるようにＣとＲｆの値を選定する。
‐蓄積持続時間はフレームの持続時間の半分よりも短いか、それに等しい。
‐キャパシタＣは実質的にアド・オンキャパシタである。
‐キャパシタＣは実質的に制御回路に固有の入力インピーダンスの容量性部分である。
‐抵抗Ｒｆが実質的にアド・オン抵抗である。
‐アド・オン抵抗Ｒｆは抵抗回路として取りつけられたトランジスタからつくられる。
‐抵抗Ｒｆが実質的に制御回路に固有の入力インピーダンスの抵抗性部分である。
‐抵抗Ｒｆが実質的にキャパシタＣの漏洩抵抗である（キャパシタは完全でなく、そして漏洩電流を、好ましくは実質的にオームの法則に従って呈する）。
‐電子制御セルは制御電圧ＶｃｏｍにキャパシタＣが接続されるときキャパシタＣの端子における電圧の最大の上昇率及び又は降下率を減少する手段を含んでいる。
‐制御回路は電界効果制御トランジスタＭ１である。
‐制御トランジスタＭ１は単一のゲートを有する。
‐制御トランジスタＭ１は二重のゲートを有する。
‐選択回路は電界効果制御トランジスタＭ２である
‐選択回路Ｍ２は単一のゲートを有する。
‐選択回路Ｍ２は二重のゲートを有する。
‐制御回路がＰ型電界効果制御トランジスタＭ１であって、このトランジスタは一方では電源の正極Ｖｄｄへ直接接続され、他方では有機発光ダイオードＯＬＥＤを介して電源のアースへ接続されており、選択回路はＰ型電界効果制御トランジスタＭ２であって、キャパシタＣと抵抗Ｒｆとは並列となって正極Ｖｐｐへ戻っている。
‐制御回路がＮ型電界効果制御トランジスタＭ１であって、このトランジスタは一方では電源のアースに直接接続され、他方では有機発光ダイオードＯＬＥＤを介して電源の正極Ｖｄｄへ接続されており、選択回路はＮ型電界効果制御トランジスタＭ２であって、キャパシタＣと抵抗Ｒｆとは並列となってアースへ戻っている。
‐トランジスタは薄膜トランジスタであっていわゆるＴＦＴである。
‐トランジスタは非晶質もしくは微晶質もしくは多結晶質ケイ素、有機トランジスタでさえある。
【００１１】
本発明は、能動的なマトリックスディスプレイの画素もしくはセグメントの少なくとも一つの有機発光ダイオード（ＯＬＥＤ）のための電子制御セルの作動方法であって、
電子制御セルは
‐制御入力の制御ラインに到来する制御信号に対して電子スイッチとして作動し、そして前記の制御信号によって有機発光ダイオードＯＬＥＤのオン・オフを行う一つの制御回路、
‐制御ラインへキャパシタＣを接続している制御信号の一つの容量性蓄積回路、
‐選択ライン３、３’に到来する選択信号Ｖｓｅｌに対して電子スイッチとして作動し、そして前記の選択信号によって制御電圧Ｖｃｏｍで容量性蓄積回路を電気的に接続しもしくは絶縁することのできる一つの選択回路４１，４２
を少なくとも含んでいる。
【００１２】
本発明の方法に従って、上記の一つもしくは幾つかの特徴を持つセルを用意し、キャパシタの放電がキャパシタＣに並列の抵抗Ｒｆを介して生じてオン状態での時限的蓄積をつくり、そして平均作動状態ではターン・オン状態の蓄積時間がフレーム期間よりも小さい、そして好ましくはフレーム期間の半分に等しいか、それよりも小さい。
【００１３】
本発明の方法の変形態様では、ＯＬＥＤをオンにするため選択パルスＶｓｅｌを選択ラインに加える持続時間は選択パルスの終わりでキャパシタの端子電圧がＶｃｏｍの分数であるように決める。他の変形態様では以下のことを組合せる。
‐制御信号が持続時間及び又は電圧レベルにおいて変調されている（フレーム毎に知覚できるようになる）。
‐制御電圧Ｖｃｏｍの振幅が調整できる。
‐選択電圧Ｖｓｅｌの持続時間が調整できる。
【００１４】
最後に本発明はディスプレイユニットに係るものであって、そのディスプレイユニットは画素及び又はセグメントの有機発光ダイオード（ＯＬＥＤ）がマトリックス状に配置した一組の電子制御セルを構成しているディスプレイであって、各画素及び又はセグメントはマトリックスの行×列により個別に制御できるようになっており、セルは既述の一つもしくは幾つかの特徴を備えている。
【００１５】
このディスプレイユニットの動態では選択電圧Ｖｓｅｌはマトリックスの行に対応し、そして制御電圧Ｖｃｏｍはマトリックスの列に対応する。
【００１６】
本発明により簡単化したディスプレイユニットを実現でき、そしてディスプレイユニットの画素の電子制御セルの簡単化がディスプレイユニットの上流側の駆動回路とそれのセルとの複雑さの増大を伴っても、この増大した複雑さはケイ素スライスからつくった集積回路のような周知のテクノロジーを実施した回路に関ることであって、電子もしくはデータ処理部材におけるコスト及び又は消費が多大であっても、それはディスプレイユニットの次元において本発明により与えられる利益によって最小となされる。それはしなやかなフラットスクリーンと言う形で実現される。
【００１７】
制御トランジスタを使用する場合における本発明の利点の中には最新技術のディスプレイユニットで反ってはっきりしてきたぶれ効果を抑制すると言うことがある。このことはキャパシタの端子電圧が時間につれて次第に減少し、制御トランジスタの閾値へ低下していって、その時以降制御トランジスタは導電性でなくなり、そしてＯＬＥＤに給電しなくなると言う事実に因るのである。フレーム毎に一定レベルから別の一定の光度レベルへと突然移行することはもはやない。画素のセルの選択中キャパシタへ送られるロードによってディスプレイの光度を変更することもできる。ロードは電圧Ｖｃｏｍ（及び又はＶｓｅｌ）によって変る。ＯＬＥＤを循環する電流とライト・アップ持続時間とはＶｃｏｍ（及び又はＶｓｅｌ）によって変る。さらに、次のフレームを表示するため画素のセルがアクセスされるときに放電するキャパシタには、フレーム毎に光度レベルを蓄積する作用効果は認められない。
【００１８】
加えて、本発明によりディスプレイユニットの構造は簡単にされ、電力消費の減少について、そして本文で以下に説明するように、視覚認識の減少についての表示特性が高められる。
【００１９】
本発明の利点は他にもあるが、次のような事実がある。すなわち、各ダイオードＯＬＥＤの表示をリフレッシュすることが、とりわけ全部においてもしくは部分的に、高い頻度（パルス率）で時間につれてつくられた光エネルギーを変調し、ユーザーによる変調の連続認識を可能化するのではなく、連続であろう表示に関する高められた認識を与える。さらに、そのような変調が各ダイオードＯＬＥＤに不連続（パルス化した）電流を使用できるようにさせて、そのパルス電流は各ダイオードが連続的に受けられる電流よりも非常に大きく、それ故ユーザーによる認識をさらに高めることができる。
【発明を実施するための最良の形態】
【００２０】
以下に添付図を参照して本発明の実施例を説明するが、本発明はこれに限定して解すべきものではない。
【００２１】
本発明による能動的なディスプレイの画素／セグメントの有機発光ダイオードのための電子セルは、そのようなセルのマトリックス・セットを含んでいる。そのようなディスプレイユニットはフレームの表示の持続時間に一致する時間単位によって順次に作動する。フレームの持続時間にわたってマトリックスの行もしくは列が掃引されて画素／セグメントのそれぞれの表示の形（オンもしくはオフのレベル／強度）をつくる。画素／セグメントのＯＬＥＤは制御回路によって給電され、制御回路は制御ラインを介して到来する制御信号によって電子スイッチとして働き、そしてＯＬＥＤに可変強度の電流を流したり、流さなかったりする。この可変強度の電流はアースと正の電源端子Ｖｄｄとの間で得られる。
【００２２】
通電状態における制御回路の貫通インピーダンス（抵抗）は比較的小さく、ＯＬＥＤをオンし、そしてオーム損失（ジュール効果）と過剰な電力損失とを回避する。非通電のロックされた状態では制御回路の貫通インピーダンス（抵抗）は大きく、その漏洩電流は無視でき、そしてＯＬＥＤをオンさせない。
【００２３】
好ましい実施例では制御回路は高い制御入力インピーダンスを呈し、そして殆ど制御ラインにストレスをかけない。この制御ラインはキャパシタＣと抵抗Ｒｆとを含み、これは場合によって接地されるか、Ｖｄｄに戻る。キャパシタＣと抵抗Ｒｆとはアド・オンであっても、及び又はセルの他要素の固有素子でもよい。後の場合にはＣは制御回路の「漂遊」入力キャパシタであり、及び又はＲｆは制御回路の入力インピーダンス（抵抗）である（制御回路は高いインピーダンス／入力抵抗を持たない）。Ｒｆがキャパシタのそれ自体の漏洩抵抗（もしくは反対に、Ｃは抵抗Ｒｆの漂遊キャパシタ）である場合も考えられ、それは特定のキャパシタ（もしくは抵抗）の製造で取り込まれてくるものである。普通入手できる要素は一般に実用上純粋とされている要素である、すなわち抵抗は実用上純粋抵抗であり、そしてキャパシタは実用上純粋キャパシタである。
【００２４】
制御回路と、キャパシタＣと抵抗Ｒｆを持つ制御ラインとを持つっているセルのこの部分は時限メモリを持つ切替え要素を形成している。制御ラインの電圧が制御回路の通電閾値を越えるときそれは通電状態となり、そして反対に、制御ラインの電圧が制御回路の通電閾値より下がるときそれは非通電状態、ロックされた状態となる。制御回路はオール・オア・ナッシング（実質的に伝導状態／非伝導状態）で作動するか、もしくは図１、図2の場合におけるトランジスタで見るように、線形に作動する。この説明は簡単化されていると言うことを理解すべきである。一般に、制御回路はヒステリシス（シュミットトリガー）を呈し、及び又はトランジスタを使う場合以下で見るように漸進的な通電状態を呈する。さらに、閾値の上下での通電もしくは非通電は制御回路のタイプが反対になると反対になる。同様にＯＬＥＤをオンにし、そしてオフに向った後のキャパシタのロードの展開は、好ましいことであるがそれが放電（キャパシタに並列の抵抗）に一致すれば、キャパシタのロードの場合等価的に考えられる。キャパシタのロードの場合には、抵抗は電源端子に戻って、それと反対にキャパシタは戻る。キャパシタと抵抗とは電源の両端子の間に直列に接続されており、そして制御ラインの中間位置は抵抗とキャパシタとの間に接続されている。後のローディングの場合選択回路がライト・アップするための放電を生じなければならず、そして制御回路によるＯＬＥＤのライティングは放電状態に一致することを理解すべきである。
【００２５】
一旦ロードされると、キャパシタＣは次第に放電していき、そしてもしＣの最初のロードが制御ラインの電圧が閾値Ｖｓｌよりも大きくなるほどであると、ＯＬＥＤはオンとなり、制御ラインの減少電圧が制御回路の通電閾値Ｖｓｌよりも大きい限りはオンのままである。
【００２６】
キャパシタＣをロードできるために、選択信号Ｖｓｅｌにより制御されるスイッチとして作動する選択回路は制御ラインへ電圧Ｖｃｏｍを加えたり（通電状態）もしくは加えなかったりする（ロックされた，絶縁状態）。閾値電圧Ｖｓｌよりも低い電圧、好ましくは最低電圧０Ｖ（接地電圧）と閾値電圧Ｖｓｌ好ましくは最大電圧Ｖｄｄよりも大きい電圧との間に電圧Ｖｃｏｍはある。この電圧Ｖｃｏｍは図１，２に示すトランジスタ制御回路の場合に表示光度を調整する手段の一つとなっている。それ故、選択回路はキャパシタＣと共にサンプル・ホールドとして振舞うが、閉塞（絶縁）中制御ラインの電圧が次第に減少するような時定数を持っている。後で理解されるように、選択回路を流れるピーク電流及び又はキャパシタＣの最大負荷電圧を制限するのが得策である。
【００２７】
図１，２はただ２個のトランジスタで比較的簡単に実現できる２つの特に関心の持てる実施例を示している。
【００２８】
図１において制御回路を構成する単一の制御トランジスタ６１、Ｍ１はライン７によりＶｄｄへ接続され、そしてライン８とＯＬＥＤ９を介して接地されている。制御トランジスタ６１は制御ライン５’へ接続され、その制御ライン５’にはキャパシタＣと抵抗Ｒｆとが接続され、両方ともＶｄｄへ戻っている。選択回路を構成する単一の選択トランジスタ４１、Ｍ２はライン２を介してＶｃｏｍへ接続され、そして制御ライン５’へ接続されている。このトランジスタ４１の入力はライン３の選択信号Ｖｓｅｌを受ける。この第１の実施例の作動原理はこれから説明する第２実施例の作動原理から推測できる。
【００２９】
図２において制御回路を構成する単一の制御トランジスタ６２、Ｍ１は一方では一つもしくはいくつかのＯＬＥＤを介してＶｄｄへ接続され、他方ではライン８’を介して接地されている。この制御トランジスタ６２の入力は制御ライン５に接続され、その制御ライン５にはキャパシタＣと抵抗Ｒｆとが接続されており、両方とも接地されている。選択回路を構成している単一の選択トランジスタ４２、Ｍ２はライン２を介して電圧Ｖｃｏｍを受け、そして制御ライン５へ接続されている。選択トランジスタ４２の入力はライン３’を介して選択信号Ｖｓｅｌを受ける。制御ライン５の電圧は制御トランジスタ６２の導通閾値よりも大きく、制御トランジスタは導通し、そしてＯＬＥＤはオンする。例えばＶｄｄに等しい正の選択信号Ｖｓｅｌは選択トランジスタ４２を導通させ、そしてライン２の電圧Ｖｃｏｍは制御ライン５に加えられる。Ｖｓｅｌとライン５との間の電位差により選択電圧トランジスタ４２は導通したり、しなかったりし、他方その電位差は選択トランジスタＭ２の導通閾値よりも大きくそれを導通させる。もし制御ライン５の電圧（残留）に関りなく、計画的なスイッチング（選択トランジスタ通電、プロジュースする）が必要とされるならば、その選択（選択パルス）中はＶｓｅｌはできるだけ高く、例えばＶｄｄである。注目することとして、Ｍ２をロード・イクオライザーを持ち、チョッピング効果を持つスイッチとして使うこともでき、電位差がＭ２の通電閾値よりも大きくすべきであるのでキャパシタの端子電圧はＶｓｅｌの最大電圧よりも大きくはない。選択パルスの印加中、もしＶｃｏｍがアースに接続されている（もしくはアース電位に近い）とキャパシタＣは放電し、そしてもしＶｃｏｍが正（Ｖｄｄもしくはそれに近い）であると、キャパシタは充電されるということを理解すべきである。
【００３０】
少なくとも一つの実質的に線形の動作域６２もしくは６１を呈するトランジスタを制御回路として使用しているので、そして制御ライン５もしくは５’の電圧が時間につれて変化するので、ＯＬＥＤを流れる電流も時間につれて変化し、そしてそれ故、通電閾値まで輝度はつくられ、閾値の瞬間からトランジスタに、それ故ＯＬＥＤに電流は流れない。
【００３１】
制御トランジスタがいくつかの有機発光ダイオードを作動する場合にはそれらのダイオードは直列及び又は並列に接続される。本発明を実施しているディスプレイユニットは代理機能を果たす余分の要素、とりわけセル及び又はトランジスタ及び又は発光ダイオードを含んでおり、これらは欠陥の出た要素に代ることができ、それにより何百万個の要素を含むディスプレイユニットの製造損失を少なくしている。
【００３２】
以上見てきたように最も容易な本発明の実施例では、基本的には、制御電圧Ｖｃｏｍで選択トランジスタＭ２を介してキャパシタを充電することによりその画素に対応する選択信号Ｖｓｅｌのパルス持続時間にわたってその画素の電圧を制御している（制御電圧は充電中実質的に一定であるのが好ましいが、フレーム毎に変って列の順次の画素の光度を変えるようにしてもよい）。この電圧作動式制御回路はサンプル・ホールドのように振舞い、サンプリング期間にわたってキャパシタを充電でき、閉塞期間中その電荷（ここでは減少）を保っている。このキャパシタはスイッチングトランジスタＭ１のゲードへ直接接続され、このことが画素のＯＬＥＤに給電できるようにする。このゲートは高い入力インピーダンスを呈し、ゲート（そしてキャパシタに並列の抵抗）を介してのキャパシタの放電は比較的緩慢であり、好ましくは、ＯＬＥＤはフレームの持続時間の半分にわたって給電される。
【００３３】
このキャパシタはスイッチングトランジスタＭ１の制御ゲートの構成の多分増加となるアド・オンのキャパシタもしくは入力キャパシタである。アド・オン抵抗又はキャパシタのもしくはスイッチングトランジスタのゲートの漏洩電流がキャパシタの漸減放電を生じ、そして制御トランジスタＭ１のゲート電圧が切替えトランジスタの閾値電圧Ｖｓｌ以下に落ちるや否やＯＬＥＤの自動オフを生じる。この消光は、Ｍ１の閾値Ｖｓｌに、制御電圧Ｖｃｏｍに、キャパシタの値に、放電を制限するインピーダンスの値に、そして放電インピーダンスの値によって変る持続時間の終わりで生じる。これらの値と選択（選択パルス）の持続時間ｔｓｅｌとに従ってゲートに加えられる最大電圧値は変り、それ故ＯＬＥＤの時間制御効果が変る。ＯＬＥＤのライティングの持続時間を、構成により同時に、（例えばキャパシタＣを構成から決定して）全部一度に、もしくはダイナミックに、（例えば、選択パルスの持続時間ｔｓｅｌ及び又は電圧Ｖｃｏｍの値、多分Ｖｓｅｌの値を変えて）動作中に変えられる。
【００３４】
図２に示されているセルの動作原理は図３に要約してあり、それの下方部においては、フレーム期間を通しての選択信号の時間図であり、上方部においてはキャパシタの端子電圧に相当する制御ライン５の電圧の、フレーム期間にわたる時間図である。キャパシタＣの充電の場合をここでは考え、放電の場合は以下の説明から推測することとする。図３の下方部において選択信号Ｖｓｅｌはパルス持続時間（パルス幅）ｔｓｅｌ中正電圧レベルであり、それによってＭ２をその持続時間にわたって導通させている。図３の上方部において選択パルスの印加によりキャパシタは充電され、その選択パルスの完了時にはキャパシタは電圧Ｖｏｌｅｄの値まで充電され（曲線に沿って急速に増加している部分）、それから、選択パルスが完了すると、キャパシタは次第に放電する（曲線に沿って緩慢に減少する）。制御トランジスタＭ１の通電閾値Ｖｓｌより上の部分においてＯＬＥＤはオンとなり、下の部分ではオフとなる。
【００３５】
図３の制御ライン５の電圧の時間的展開はＯＬＥＤに流れる電流の時間的展開と関連しており、そしてそれはキャパシタと抵抗の端子電圧の時間的展開として変化する。制御トランジスタは線形に作動し、そして電流はトランジスタＭ１の閾値電圧の存在に起因してオフセット内で制御ラインの電圧の時間的展開に従う。トランジスタは飽和モードである時間（キャパシタがそれの最大充電に向っている間）作動するが、その間の光度の制御はより困難となる。
【００３６】
制御信号を持続時間について及び又は電圧レベルについて（最初、選択パルスの完了時に）フレーム毎に変調すると画素の光度は変化する。この変調は、制御電圧Ｖｃｏｍが電圧レベルで変調されるかどうか、及び又は選択信号Ｖｓｅｌが持続時間で変調されるかどうか、選択パルスだけ電圧レベルについて変調するかどうかによって、幾つかの仕方で実施できる。
【００３７】
異なる信号の持続時間について考えてみるため、７６８本の線と線毎に１０２４個の画素を含んでいるディスプレイユニットで、フレーム繰返数が７５ヘルツ、すなわち１３，３ミリ秒であるとする。一本の線の持続時間はその場合１７．６マイクロ秒であって、これは選択パルスＶｓｅｌの幅に一致する。
【００３８】
あまり持続時間の長くない選択パルスでは、キャパシタは選択パルス中に部分的にしか充電（放電）せず、キャパシタの端子の最大電圧は印加電圧Ｖｃｏｍに到達しない。このことが意味していることは、このキャパシタの端子電圧（すなわち、制御トランジスタＭ１のゲート電圧）がこの選択パルスの完了時に値Ｖｃｏｍになっていないで、Ｖｃｏｍの数分の一の電位になっている。キャパシタは選択パルスＶｓｅｌの持続時間によって実質的にＶｃｏｍまで充電されるようにもできる。
【００３９】
選択トランジスタを介してキャパシタの充電電流を制限して選択トランジスタのサイズを制限し、そして使用している選択パルスの持続時間ｔｓｅｌでは制御電圧Ｖｃｏｍへ完全に充電されないようにするのが有用である。キャパシタの完全充電を保証する回路は従来の電流制御について多くの利点を呈しないからである。充電電流のこの制限は幾つかの仕方で、多分組み合わせた仕方で達成できるが、その中の５例を以下に示す。第１は、電圧源Ｖｃｏｍの内部抵抗を増加するのであるが、幾つかのセルを同時に選択するとき選択されるセルの数に対して最大充電電圧が変動すると言う欠点を伴う。第２は、導通状態で比較的高い貫通インピーダンスを示す選択トランジスタを使用するが、そのため易動性の小さいトランジスタを使うことになる可能性がある。第３に、選択トランジスタと直列に抵抗を加える。第４に、電流のピーク値を制限する非線形要素を加え、選択トランジスタと直列に配置する。第５に、選択トランジスタに直列に、もしくはそれと組合せて定電流ジェネレータを加える。
【００４０】
キャパシタと制御トランジスタとの両方にとっての直接の共通点（図１ではＶｄｄ、そして図２では接地点）を有する提案されている回路構成は安定線形／飽和状態で制御トランジスタを作動できる。ＯＬＥＤの端子の電位差に不感であり、そしてこのことが、他方の電源電圧を精密に調整しなければならなくてよいようにするからである。これらの回路構成は、やはり本発明の技術的範囲にあるものと言える図示されていない回路構成とは反対となっている。図示されていない回路構成では制御トランジスタはＯＬＥＤにより共通点へ戻るのであり、すなわち図１でＯＬＥＤ９がライン７にあって、制御トランジスタ６１、Ｍ１のＶｄｄ側にあったとしたら、そしてライン８が直接アースに戻っているとしたらその図示していない場合である。図２ではこれは、ＯＬＥＤ９がライン８’にあって制御トランジスタ６２Ｍ１の接地側にあって、そしてライン７’はＶｄｄへ直接戻っているとするとその図示していない場合となる。
【００４１】
本発明に従って、そして図１，２に示されたトランジスタを使用する場合に、ＯＬＥＤの輝度プロファイル、それ故ＯＬＥＤが発光する光の輝度プロファイルは、電流制御式画素の場合におけるように制御の線形関数ではない。この非線形と他の効果を補償するための制御信号の修正はディスプレイユニットの上流側の駆動回路で行える。
【００４２】
好ましい作動方法においては、ＯＬＥＤはフレーム期間の一部分を通してのみオンにされる、すなわち、フレーム期間を通じて各ＯＬＥＤがオンにされていない非生産的時間がある（見えるべきでない画素のＯＬＥＤがフレーム期間を通してオフとされ、そして見るべき画素のＯＬＥＤがフレーム期間の一部分だけオンにされることが理解されよう）。この非生産的な時間によりＯＬＥＤを休止モードとし、そしてＯＬＥＤの寿命によい効果をもたらす。その上、休止時間を持つＯＬＥＤに大きなリッジ電流が送られると言う事実を踏まえてＯＬＥＤの周期的点火で有利なサイコヴィジュアルな効果がある。
【００４３】
本発明の装置と方法とのお蔭で、電圧制御によりＯＬＥＤを流れる電流の持続時間を変調することができる。簡単化を目的として制御回路６１，６２は実質的にオール・オア・ナッシング態様で作動し、制御ライン５，５’の電圧が閾値よりも大きいと、電流をＯＬＥＤに流してそれをオンにし、それ以下では閉塞する。実質的に２値選択信号Ｖｓｅｌを受ける選択回路４１，４２が信号Ｖｓｅｌによって実質的に一定期間（Ｖｓｅｌのパルス持続時間）通電状態とされ、またはされないで、キャパシタＣが受けとった電荷（それ故それの端子電圧）は制御電圧Ｖｃｏｍの大きさによって決まる。それ故、キャパシタＣへ加えられる電圧Ｖｃｏｍを変えてＯＬＥＤのライティング持続時間を変えることができる。それ故、電圧Ｖｃｏｍの変動がＯＬＥＤのライティング・パルスの変調エンコーディングを可能とする。
【００４４】
電圧ＶｃｏｍはパルスＶｓｅｌの持続時間中（電圧源Ｖｃｏｍの内部抵抗のインパクトを無視して）実質的に一定のままであり、そしてパルスＶｓｅｌの外側で変調される。ジェネレータＶｃｏｍは電圧出力を持つデジタル／アナログコンバーターである。
【００４５】
ＲｆとＣの値の選定（要素それら自体もしくは他に対する固有の、例えば漏洩電流）はフレームの持続時間についてなされ、そして与えられるＶｃｏｍのあり得る値並びに制御回路の閾値の電圧についてなされ、そのような選定によりＯＬＥＤのためのフレーム内での非生産的な時間（ノンライティング）があるようにする。パルスＶｓｅｌ中キャパシタへＶｃｏｍの最大値が送られている。Ｖｃｏｍのジェネレータの源抵抗及び又は選択回路の貫通抵抗及び又は立上がり／立下り時間を制限できる付加的な回路も考慮する。
【００４６】
時定数は以下のように定める。
第１ステップは、考えているスクリーンのタイプに対してアセンブリの時定数を調整することであり、その場合７５ヘルツの頻度数で１０２４×７６８画素ディスプレイが１３．３ミリ秒のフレームの持続時間、そして１７マイクロ秒に等しいか、それ以下である選択時間を与える。
【００４７】
アセンブリの主な特性時間は時定数ＲＣであり、ここでＣは制御の蓄積キャパシタを示し、そしてＲはそれの端子における漏洩抵抗である。考えている時間スケールにおいて１０ミクロンに固定されたゲート長のトランジスタにおける経時的な現象は認識できない。それ故、マイクロ秒程度のＲＣについての解決が必要とされる。 
【００４８】
更に詳しく言えば、ポイントはフレーム期間の半分近くの持続時間中ＯＬＥＤをオンにしておくことである。高度に動的な表示をつくるスクリーンタイプの用途では、フレーム期間中画素の表示の制御を維持しないことこそが大事である。と言うのはこのことが、残像の所為で、スクリーン上で何らかの動きがあるとその動きをボケた状態で認識させてしまうからである。考えられている頻度数においてフレーム期間は人の視覚システムの経時的な認識のそれの凡そ２倍であり、一般に許容される値は約５ミリ秒である。リフレッシング頻度数を変えないで２つのフレームの重畳を回避するには、それ故フレームの持続時間の約半分に画素のライティングを制限することであり、そしてこれはＯＬＥＤスクリーンに対してであり、ＯＬＥＤディスプレイに対してである（画素それ自体の応答時間も考慮にいれるべきである）。
【００４９】
純粋に電圧制御回路の場合において、キャパシタの放電はフレームの終る前にＯＬＥＤをオフにすべきであるのは当然である。動的な視覚品質の改善は、輝度／時間ドライバーにより実現される段階的な制御の場合におけるよりもライティングのより規則的変調のお蔭で期待できる。ポイントは余りに短い点火サイクルの発生を回避することである。キャパシタの余りに速い放電は表示にマイナスの結果をもたらし、そしてさらに輝度のピークを高めて同じ平均光度を保つと言うことになる。別の定数は「階段」効果と関連している：反対に放電が余りにゆっくりしていると、キャパシタの端子電圧はフレーム毎に増加する。このような振舞いはキャパシタの部分充電による電圧制御に特有の蓄積現象に相当し、加えられる電流に対してフレーム毎にキャパシタの端子電圧が独立的に強制される輝度制御の場合には決して生じない。それ故、必要なことは、その間は最大ライティング制御を回路が体系的に受けている多数のフレームにわたってアセンブリの安定性の制約下で放電時間を最大にすることである。シミュレーション・コンピュータのメモリが５００サイクルを実際に越えられないからである。最後の定数はさらに具体的な性格のものである：画素のサイズが与えられていると、キャパシタは最大で数ｐＦに制限され、そして一層そうであるのは選択持続時間が大きなキャパシタを充電できないからである。
【００５０】
最後に、採用された解決は６ミリ秒に等しい定数ＲＣであり、Ｒ＝ｋΩ，Ｃ＝２ｐＦである。
【００５１】
これらの値は安定を保持しながら最も実施し易い時定数に対応し、そしてフレームの半分に近い持続時間中ＯＬＥＤにかなりの電流を流す。ＯＬＥＤの電流はフレームの終了前に完全になくされないが、ＯＬＥＤの端子の電圧曲線のプロッティングは、せいぜい６ミリ秒後約４．９Ｖと見積もられるダイオードの閾値以下に電圧が降下することを示している。この閾値以下でダイオードを流れる電流はそのピークに関してライティングパワーについて非常に小さいと考えられ、そしてＯＬＥＤはフレームの終了前にオフにされる。この残留電流は回避すべき階段式の振舞いを伴うことはない。しかし、それは値が時定数よりも少しだけ大きくなると直ちに現れる。
【００５２】
上に説明した実施例は全くの例示であり、本発明の技術的範囲内でさまざまな変形態様が考えられる。制御回路、特に制御トランジスタＭ１のタイプを反対にすることについて、そして選択回路、特にトランジスタＭ２のタイプについてＯＬＥＤの点火がキャパシタの端子における閾値よりも大きい、又は反対にゼロに等しい電圧で得られ、そしてキャパシタの充電／放電は正電圧Ｖｓｅｌで又は反対にゼロ電圧で得られる。最後に、「正電圧」と言う表現は相対的であって、使用されている基準及び又は使用されている要素に従っているのであり、正電圧と負電圧とはアースに対してであり、これは負電圧のときだけのこともある。単一の電圧に依存する、特に、使い捨ての電池もしくは充電できる電池から形成されるそれ自体で持っている電源に依存しているディスプレイユニットに適した装置にセルを使用するのが好ましい。
【図面の簡単な説明】
【００５３】
【図１】制御セルをつくる第１の例を示している。
【図２】制御セルをつくる第２の例を示している。
【図３】キャパシタの端子電圧の選択電圧ＶｓｅｌとＯＬＥＤの電流の展開図である。
【符号の説明】
【００５４】
２          制御電圧（Ｖｃｏｍ）
３、３’    選択ライン
５、５’    制御ライン
４１，４２  選択回路
６１，６２  制御回路
７          ライン
８          ライン
９          ＯＬＥＤ
【図１】
2007518112.tif 000003
【図２】
2007518112.tif 000004
【図３】
2007518112.tif 000005
【国際調査報告】
2007518112.tif 000006
2007518112.tif 000007
2007518112.tif 000008
2007518112.tif 000009
2007518112.tif 000010
2007518112.tif 000011