(57)【要約】  電源入力を有する位相同期ループを試験する試験装置であって、前記試験装置は、変化プロファイルを有する電源信号ＶＤＤを前記位相同期ループの前記電源入力に供給する電源ユニットであって、前記変化プロファイルの幅及び高さは、前記電圧制御発振器が発振出力信号ＵＯＵＴを出力するのを防止されるような仕方で形成されている電源ユニットと、前記位相同期ループがオープンループモードで動作されるように、前記位相同期ループの位相比較器へのフィードバック信号を無効にする手段と、前記電源信号が前記電源入力に供給されている間、前記位相同期ループの測定信号を測定するメータとを有する試験装置。
2007522469.tif 000002
【特許請求の範囲】
【請求項１】
電源入力を有する位相同期ループを試験する試験装置であって、
−  変化プロファイルを有する電源信号を前記位相同期ループの前記電源入力に供給する電源ユニットであって、前記変化プロファイルの幅及び高さは、電圧制御発振器が発振出力信号を出力するのを防止される仕方で形成されている電源ユニットと、
−  前記位相同期ループがオープンループモードで動作されるように、前記位相同期ループの位相比較器へのフィードバック信号を使用不可能にする手段と、
−  前記電源信号が前記電源入力に供給されている間、前記位相同期ループの測定信号を測定するメータと、
を有する試験装置。
【請求項２】
前記位相同期ループは位相比較器を有し、該位相比較器はフィードバック入力及び基準入力を有する、請求項１に記載の位相同期ループを試験する試験装置であって、
−  前記フィードバック入力と前記基準入力との両方がアースに接続されている、
試験装置。
【請求項３】
同じ周波数を有する周期的入力信号を前記フィードバック入力及び前記基準入力に供給する周期的信号発生器を有する、請求項１又は２に記載の位相同期ループを試験する試験装置。
【請求項４】
前記メータが、前記位相同期ループの前記電源入力に供給される電流、出力電圧及び／又は発振器制御電圧を測定する、請求項１、２又は３に記載の位相同期ループを試験する試験装置。
【請求項５】
前記電源ユニットが周期的電源信号を供給する請求項１、２、３又は４に記載の位相同期ループを試験する試験装置。
【請求項６】
前記電源ユニット及び前記周期的信号発生器の両方が、同じ周波数を有する周期的信号を供給する、請求項１、２、３、４又は５に記載の位相同期ループを試験する試験装置。
【請求項７】
前記電源ユニットと前記周期的信号生成器との両方が、前記周期的電源信号と前記周期的入力信号との間に位相差を有する周期的信号を供給し、該位相差は、前記周期的電源信号と前記周期的入力信号との両方の周期をＴとして、０、Ｔ／４又は３Ｔ／４に等しい、請求項１ないし６の何れか一項に記載の位相同期ループを試験する試験装置。
【請求項８】
−  前記電源入力に供給される前記電流をフィルタリングするハイパスフィルタと、
−  フィルタリングされた前記電源電流を積分する積分器であって、積分された電源電流が欠陥のある位相同期ループの指標となる積分器と、
を有する、請求項４に記載の試験装置。
【請求項９】
請求項１ないし８の何れか一項に記載の試験装置を有する位相同期ループ。
【請求項１０】
電源入力を有する位相同期ループを試験する方法であって、
−  前記位相同期ループをオープンループモードで動作させるステップと、
−  変化プロファイルを有する電源信号を、前記位相同期ループの前記電源入力に供給するステップであって、前記変化プロファイルの幅及び高さは、前記電圧制御発振器が、発振出力信号を出力するのを防止される仕方で形成されるステップと、
−  前記位相同期ループの測定信号を測定するステップであって、前記電源信号は、前記位相同期ループの電源入力に供給されるステップと、
を有する方法。
【請求項１１】
前記電源信号の前記変化プロファイルが上昇端を有し、該上昇端は、前記電圧制御発振器が発振出力信号を出力するのを防止するのに十分短い、請求項１０に記載の位相同期ループを試験する方法。
【請求項１２】
前記電源信号の前記変化プロファイルが下降端を有し、該下降端は、前記電圧制御発振器が発振出力信号を出力するのを防止するのに十分短い、請求項１０又は１１に記載の位相同期ループを試験する方法。
【請求項１３】
請求項１０、１１又は１２に記載の位相同期ループを試験する方法であって、前記位相同期ループは位相比較器を有し、該位相比較器はフィードバック入力及び基準入力を有し、
−  前記フィードバック入力及び前記基準入力の両方はアースに接続されている、
方法。
【請求項１４】
前記フィードバック入力及び前記基準入力が、同じ周期的入力信号を受け取る、請求項１０、１１又は１２に記載の位相同期ループを試験する方法。
【請求項１５】
前記測定信号は、前記位相同期ループの前記電源入力に供給される電流、出力電圧及び／又は発振器制御電圧である、請求項１ないし１４の何れか一項に記載の位相同期ループを試験する方法。
【請求項１６】
前記電源信号は周期的電圧信号である、請求項１ないし１５の何れか一項に記載の位相同期ループを試験する方法。
【請求項１７】
前記周期的電源信号と前記基準入力への周期的入力信号とは同じ周波数を有する、請求項１５又は１６に記載の位相同期ループを試験する方法。
【請求項１８】
前記周期的電源信号と前記周期的入力信号との間の位相差が、前記周期的電源信号と前記周期的入力信号との両方の期間をＴとして、０、Ｔ／４又は３Ｔ／４に等しい、請求項１７に記載の位相同期ループを試験する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相同期ループ（ＰＬＬ）を試験する方法及び装置に関する。
【背景技術】
【０００２】
従来型の位相同期ループ（ＰＬＬ）が図１に示されている。位相同期ループの目的は、出力信号Ｖｏｕｔを基準信号Ｖｒｅｆと同期させることである。図１において、Ｖｒｅｆは基準信号を示しており、出力信号はＶｏｕｔと称されている。図１のＰＬＬ回路の目的は、基準信号Ｖｒｅｆに対して固定された周波数関係を持つ出力信号Ｖｏｕｔを供給することである。基準信号Ｖｒｅｆの周波数ｆｒｅｆと、前記出力信号の周波数ｆｏｕｔとの間の所望の周波数関係は、
ｆｏｕｔ＝Ｎ＊ｆｒｅｆ    （１）
であり、ここでＮは実数であって、出力信号Ｖｏｕｔと基準信号Ｖｒｅｆとの間の周波数関係を表している。
【０００３】
図１に示されている従来型の位相同期ループは、位相検出器、ループフィルタ、電圧制御発振器ＶＣＯ及び分周器１／Ｎを有する。図１に示されている位相同期ループと一致しない位相同期ループのいくつかの既知の実施例があり、特に、比例及び積分チャージポンプを有する位相同期ループがよく知られている。図１の位相検出器は、基準入力Ｖｒｅｆとフィードバック入力Ｖｆｂとの間の位相差を検出する。前記位相検出器の出力は、前記ループフィルタに供給される。前記ループフィルタは、前記位相検出器の出力Ｖｅの高周波数成分をフィルタリングし、該ループフィルタの出力を電圧制御発振器ＶＣＯに供給する。発振器の制御電圧ＶＶＣＯが、前記電圧制御発振器の周期的出力電圧Ｖｏｕｔの周波数を決定する。前記電圧制御発振器の出力が、前記位相同期ループの出力信号になる。出力Ｖｏｕｔは、分周器１／Ｎを介して前記位相検出器に供給される。従って、フィードバック入力Ｖｆｂは、前記出力電圧のＮ分の１に等しい周波数を有する。
【０００４】
ＰＬＬシステムは、従来、機能仕様を使用して試験されており、回路の機能性は、いくつかの予め指定された試験箇所によって検証される。完全な機能試験は、同期時間、同期周波数領域、捕捉周波数領域及び伝達関数のような、いくつかのパラメータの測定を含む。しかしながら、位相同期ループの全ての関連パラメータの測定は、非常に高いコストを生じる。集積された位相同期ループＰＬＬの完全な機能試験は、製造段階の試験に対して経済的に非実用的である。従って、製造者は、通常、選択された数の試験のみを実施する。
【０００５】
周波数同期試験は、最も広く使用されている試験の１つである。この試験は、所与の基準入力周波数ｆｒｅｆに対して同期された状態における出力周波数ｆｏｕｔを観測することによって、方程式１による周波数関係を提供するＰＬＬの主機能を検証する。製造者は、この試験を、時間間隔分析器によって出力周波数ｆｏｕｔを測定することにより実施することができる。しかしながら、この種の周波数測定は処理能力が低く、通常、信頼できる結果を達成するための特定の試験機器が必要である。更に、ＰＬＬが同期された状態にあることが必要であるが、このことは当該試験の処理量を著しく低下させる。
【０００６】
機能試験に対する代替的な取り組み方は、故障ベースの試験である。この場合、位相同期ループにおける物理的欠陥が対象とされる。ＰＬＬ回路の機能に対する一般的な欠陥の効果は、故障シミュレーションによって即座に分かる。故障とは、出来事（catastrophic）又はパラメータ的なものでも良い。前記故障ベース試験の方法は、アナログ回路における共通の欠陥の識別を目的としている。
【０００７】
他の故障ベースの方法は、供給電流監視法である。この方法は、故障診断に対する電源電流の観測に基づく。この方法は、電源電流及び電源電圧信号の測定を必要とする。更に、ソフトの故障によって生じるエラーが識別されなければならない。Shyam S. Somayajula らによる論文“傾斜電源電流シグネチャクラスタに基づくアナログ故障診断”（IEEE会報（回路及びシステム: アナログ及びデジタル信号処理）Vol. 43, No. 10, 1996年10月）は、電源電流の観測に基づくアナログ回路の故障診断のための方法を提案している。十分な診断のためのシグネチャ情報を得るために、回路内のトランジスタは、全ての取り得る動作領域において動作するようにされる。このため、従来の直流信号又は接地電圧の代わりに、傾斜信号が当該回路の電源に供給される。次いで、得られた供給電流のシグネチャは、ｋｏｈｏｎｅｎニューラル・ネットワーク分類子を使用して種々のグループにクラスタ化される。この方法は、単一の及び複数の短絡回路と開回路とを検出する可能性を有している。
【０００８】
ＰＬＬ回路への前記方法の利用はいくつかの特有の問題を生じる。ループの設計は、この電源の傾斜の間、位相同期ループの循環的な適用が、測定される前記電源シグネチャを連続的に変化させるという効果を有する。更に、電圧制御発振器の発振は、一般的に、電源電流の前記電流シグネチャに現れる。前記発振の存在により、試験のための２つの値(信号の山と谷)が存在するので、１つの値の場合よりも試験は難しくなる。電圧制御発振器の発振の周波数は、入力クロック信号への位相同期ループの適応の間、変化する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、従来技術の状態による傾斜電源電流のシグネチャに基づいて、アナログ故障診断と関連付けられている、前記問題を解決する位相同期ループ（ＰＬＬ）を試験する方法を提供することにある。
【課題を解決するための手段】
【００１０】
この問題は、電源入力を有する位相同期ループ(ＰＬＬ)を試験する方法によって解決される。この方法は、位相同期ループをオープンループモードで動作させるステップを含む。位相同期ループの電圧制御発振器１４の出力Ｕｏｕｔが、該位相同期ループの分周器１６を介して位相比較器１０に供給されていない場合、位相同期ループはオープンモードにおいて動作している。次のステップは、変化プロファイルを有する電源信号(ＶＤＤ)を前記位相同期ループの電源入力に供給するステップから成る。前記変化プロファイルの幅及び高さは、電圧制御発振器が発振出力信号(Ｕｏｕｔ)を出力することを防止されるような仕方で形成される。前記位相同期ループ、特に、電圧制御発振器は、前記電源に反応するために一定時間が必要である。前記電源信号の変化プロファイルの幅が小さい場合、電源信号は、位相同期ループを活性化させるには短すぎる。従って、前記電圧制御発信器は、発振出力信号を出力しない。従って、特に前記位相同期ループの電源電流の測定信号に発振は出現しない。測定された信号の波形は、反復可能であり、固有の特性を有する。最後に、前記測定された信号はテンプレート信号と比較される。この場合、前記測定された信号の評価は、該測定された信号内に発振が出現していないので、単純な作業である。前記測定された信号の形状及び特性は、より容易に欠陥に相関し得る。前記欠陥は、前記測定された信号が前記テンプレート信号から所定の仕方で外れている場合に決定される。試験のための更なるステップは、故障信号とテンプレート信号とを次から次へと比較するのを回避するために、該テンプレート信号における減少された集合の特定の試験箇所を識別する。後者の取り組み方は、特に製造試験に便利である。
【００１１】
電源信号の変化プロファイルは、前記回路を通電させるための上昇端を有する。前記変化プロファイルは、電圧制御発信器が発振出力信号を出力するのを防止するのに十分短い平坦域も有している。前記変化プロファイルは、下降端も有している。この下降端は、大半のトランジスタを動作の全領域において動作させる。前記電源信号の最大値に対応する前記変化プロファイルは、通常又は好ましくは、前記位相同期ループを動作させる規則的な電源電圧に対応づけられる。
【００１２】
前記位相同期ループは、通常、位相比較器を有している。前記位相比較器は、フィードバック入力(Ｕｆｂ)と基準入力(Ｕｒｅｆ)とを有している。好ましくは、前記フィードバック入力と前記基準入力との両方が、アースに接続される。この装置において、位相比較器は、フィードバック入力が供給されていない際は、静的状態のままである。前記位相同期ループのアナログ回路のみがアクティブである。代替的には、フィードバック入力(Ｕｆｂ)と基準入力(Ｕｒｅｆ)との両方が、同一の周期的入力信号を受信しても良い。前記フィードバック入力は、電圧制御発信器の出力信号から供給されない。従って、前記位相同期ループは、オープンループモードで動作する。前記位相比較器によって受け取られる信号が同一であるので、位相差は検出されない。しかし、前記位相比較器は、アクティブに前記入力信号を互いに比較する。従って、前記位相同期ループの故障及び欠陥が検出されることができる。
【００１３】
前記位相同期ループの種々の信号が、該位相同期ループを試験するために測定されることができる。特に、電源入力(ＩＤＤ)に供給される電流は、この目的に使用されることができる。代替的には、前記位相同期ループの出力電圧(Ｕｏｕｔ)及び／又は前記発振器の制御電圧(ＵＶＣＯ)が測定されることができる。上述の測定信号が最も好ましい信号であるが、他の信号を考慮に入れることもできる。
【００１４】
好ましくは、前記電源信号は周期的電圧信号を構成する。前記電源信号の変化プロファイルは、時間に対して周期的に繰り返される。前記変化プロファイルの幅が、前記周期的電圧信号の周期になる。前記周期は、サイクルを完成させ該サイクルを繰り返し始める現象に必要な時間間隔である。このようにして、前記測定信号は、前記電源信号の前記変化プロファイルが、前記位相同期ループに供給される複数の時間スロットの間に検出されることができる。得られる測定信号は、統計的に評価されることができる。
【００１５】
周期的電源信号ＶＤＤと、基準入力Ｕｒｅｆへの周期的入力信号とは、同じ周波数を有するように選択されるのが好ましい。これら２つの信号は、位相シフトされることができる。周期的電源信号ＶＤＤと前記周期的入力信号との間の位相差は、０、Ｔ／４、又は３Ｔ／４に等しいのが好ましい。Ｔは、両方の周期的信号の周期を表している。Ｔ／４位相シフトの場合、デジタル及びアナログ回路の両方は、前記位相同期ループの試験の間に連続的に励起される。Ｔ／４位相シフト(２５％シフト)は、利点として、前記基準信号のクロックパルスが、前記測定された電源電流において付加的なスパイクとして観測されるという効果を有している。３Ｔ／４位相シフトは、２つの付加的なスパイクが前記測定された供給電流に現れるので、前記入力基準信号の立ち上がり端及び立ち下がり端の両方を観測することを可能にする利点を有している。
【００１６】
好ましくは、オフチップ測定のために、前記試験装置は、結合線のインダクタンスによる望まれていないリプルを除去する電源入力に供給される電流(ＩＤＤ)をフィルタリングするローパスフィルタを有する。次いで、「きれいにされた（cleaned）」電流は、前記ＰＬＬ内の故障の存在を試験するように、前記テンプレート電流に対して比較されることができる。
【００１７】
好ましくは、前記試験装置は、前記電源入力に供給される電流(ＩＤＤ)をフィルタリングするハイパスフィルタと、フィルタリングされた電源電流(ＩＤＤ)を積分する積分器とを有する。積分された電源電流は、不良な位相同期ループの指標となる。前記位相同期ループにおける故障は、前記電源電流におけるリプルとして現れ得る。前記リプルは、前記電源電流の高周波数成分である。前記ハイパスフィルタは、低周波数成分を抑制し、高周波数成分（特に前記リプル）を透過するように適応化されている。前記ハイパスフィルタの出力は、所定期間、積分される。得られる積分された信号は、前記リプルの指標となる。従って、故障は、前記積分器によって出力される前記信号を観測することによって検出されることができる。前記積分器は、故障電圧が比較される基準電圧を生じることができる。
【発明を実施するための最良の形態】
【００１８】
本発明の好適実施例は、以下で添付図面を参照して記載される。これらの好適実施例は、単に例として、本発明の特定の実施を表しているものであり、本発明の保護範囲は、これらの好適実施例によって制限されるものではない。本発明は、添付請求項によって規定されている。
【００１９】
図１は、従来の位相同期ループ回路(ＰＬＬ回路)を示している。図１に示されている位相同期ループと一致しない、位相同期ループいくつかの既知の実施例があり、特に、比例及び積分チャージポンプを有する位相同期ループがよく知られている。前記回路は、位相比較器１０とループフィルタ１２と電圧制御発振器(ＶＣＯ)１４と分周器１６とを有する。位相比較器１０は、基準信号Ｕｒｅｆ及びフィードバック信号Ｕｆｂを受け取る。基準信号Ｕｒｅｆ及びフィードバック信号Ｕｆｂの両方は、周期的信号である。位相比較器１０は、基準信号Ｕｒｅｆ及びフィードバック信号Ｕｆｂとの間の位相差を決定し、前記位相差に比例する信号をループフィルタ１２に出力する。前記ループフィルタは、ローパスフィルタである。前記ループフィルタは、位相比較器１０から前記出力信号の高周波数成分を抑制する。前記ループフィルタの出力は、前記電圧制御発振器に供給される。前記ループフィルタの出力は電圧ＵＶＣＯである。電圧制御発振器１４は出力信号Ｕｏｕｔを生成する。出力信号Ｕｏｕｔは、前記電圧制御発振器に対する制御電圧ＵＶＣＯに比例する周波数を有する周期的信号である。前記電圧制御発振器１４の出力信号は、位相同期ループの出力信号を表している。出力信号Ｕｏｕｔは、分周器１６に供給される。前記分周器の出力信号は、前記位相比較器へのフィードバック信号を表している。この周波数は、Ｎで分割された出力信号Ｕｏｕｔの周波数に等しい。
【００２０】
図２は、本発明による試験装置の第１実施例を示している。当該試験装置は、図１の位相同期ループ２０、電圧発生器２４及び電流計２２を有している。電圧発生器２４は、電流計２２を介して位相同期ループ２０の電源入力に接続される。ＩＤＤは、位相同期ループ２０の前記電源入力への電流供給を表している。符号２８は、試験中の前記位相同期ループに対する信号入力を表しており、符号２６は、前記位相同期ループからの出力信号を表している。試験中、位相同期ループ２０は、オープンループモードで動作される。これは、前記位相同期ループからの出力信号２６が、分周器１６を介して位相比較器１０にフィードバックされないことを意味する。このことは、分周器１６と位相比較器１０との間のラインを切断することによって達成されることができる。
【００２１】
図３は、試験中、図２の位相同期ループ２０の電源入力に供給される電源信号ＶＤＤの変化プロファイルを詳細に示している。前記電源信号は、立ち上がり時間Ｔｒｉｓｅの間、０から公称供給電圧まで徐々に上昇される。前記変化プロファイルのピークは図３において公称供給電圧にあり、該公称供給電圧とは、図２における位相同期ループに対する公称供給電圧を表す。一定の前記供給電圧が、時間間隔ＴＶＤＤの間、位相同期ループ２０に供給される。その後、前記電源電圧は、０に到達するまで線形に減少する。このことは、傾斜時間ＴＲＡＭＰの間、行われる。傾斜時間ＴＲＡＭＰは、前記立ち上がり時間及び時間間隔ＴＶＤＤよりもかなり長い。ＴＧＮＤは、位相同期ループ２０への電圧供給が０に等しい時間間隔を表している。ＴＣＬＫは、前記変化プロファイルの幅を表している。電圧供給ＶＤＤの変化プロファイルは、位相同期ループ２０に繰り返し供給され、該変化プロファイルの幅は、前記周期的電源信号の周期を表している。立ち上がり時間ＴＲＩＳＥ及びレベル時間ＴＶＤＤは、電圧制御発振器が開始するのをちょうど防止するのに十分短くなければならない。この特性は必要とされるものであり、そうでない場合には発振が供給電流ＩＤＤに現れる。これらの発振の存在により、当該試験はより難しくなるであろう。傾斜時間ＴＲＡＭＰは、全トランジスタが、動作の様々な領域(例えば、飽和、線形、サブスレッシュホールド及びカットオフ)に行くようにさせる。
【００２２】
図４は、時間に対する試験中の測定信号の５つのグラフを示している。前記グラフの各々のｘ座標は、時間ｔである。前記時間は、秒で測定されている。１番目のグラフは電源電流のＩＤＤを表している。上から２番目のグラフは、電圧発生器２４によって位相同期ループ２０に供給される電源電圧ＶＤＤを表している。上から３番目のグラフは、位相比較器１０に供給される基準電圧Ｕｒｅｆを示している。４番目のグラフは、前記位相同期ループから出力される出力電圧Ｕｏｕｔを表している。５番目のグラフは、図１の電圧制御発振器１４に供給される制御電圧ＵＶＣＯを表している。
【００２３】
一定の電源電圧ＶＤＤが、短い時間間隔の間、前記位相同期ループに供給される。位相同期ループＵｒｅｆに供給される前記基準電圧は、全ての測定手順の間、０に等しい。一定の電源電圧が前記電圧制御発振器に供給されている限り、前記電圧制御発振器に対する制御電圧ＵＶＣＯは、徐々に減少する。図４における出力電圧Ｕｏｕｔは、黒いバーのように見える。この見え方の理由は、前記出力電圧の発振が非常に速く、この時間スケールで分解することができないためである。一定の電源電圧ＶＤＤが位相同期ループ２０に供給されている限り、位相同期ループの出力電圧Ｕｏｕｔは高周波数信号である。同じ時間間隔において、図４における電源電流ＩＤＤも比較的狭い黒いバーのように見える。出力電圧Ｕｏｕｔの発振は、前記位相同期ループへの電流供給に対して影響を有する。
【００２４】
おおよそ時間ｔ１において、図３の変化プロファイルが、位相同期ループ２０に周期的に供給される。ひとたび、供給電圧ＶＤＤが所定値に落ちると、出力電圧Ｕｏｕｔは、上述の態様で発振を停止する。出力電圧ＵＯＵＴは、電源ＶＤＤの周波数を持つ。従って、前記電圧制御発振器の上述の速い発振の影響は、供給電流ＩＤＤには出現しない。供給電流ＩＤＤは、その再現性と一意性のため、所望の波形を有する。
【００２５】
図５は、当該位相同期ループへの供給電流ＩＤＤの波形を拡大したものを示している。具体的には、３つのＩＤＤ曲線が、図５に同時に示されている。これらは、以下の主な特徴を有している。
【００２６】
先ず、主要な強いスパイク又はピークが生じ、放電域が続いている。前記ピークの後に、供給電圧ＶＤＤが公称値に等しい期間において、当該回路の速い放電が生じている。前記ピークは、前記電源電圧の最初の傾斜上昇の間の、前記ＰＬＬのデジタル回路の短絡回路電流のためである。前記放電は、電源電流を前記公称値に安定させるための回路の動きである。この部分において、前記電流は、製造工程の多様性に対し比較的不変である。ここで、電源電圧ＶＤＤが徐々に減少するので、ＩＤＤ電流に階段が生じる。次いで、ＩＤＤ電流は、緩やかな勾配で減少する。指数関数的に減衰している波形は、当該回路の全てのエネルギ貯蔵素子の放電によるものである。この領域は、ＩＤＤ電流が０値を横切り負になるまで境界される。この領域において、前記電流は、前記製造工程側の結果としてのものであり、更に区別され、種々のイベントが識別されることができる。前記領域において、電源電流ＩＤＤは負の値を有し、放電している電流曲線は、負の電流値に対して同じ振る舞いを確立するように互いに交差しており、最も速い工程が最も高い電流を生じる。更に、故障の指標となる追加のスパイクが、前記ＰＬＬを通過する更に多量の電流のために、速い工程のシグネチャとして生じる。最後に、階段が負のＩＤＤ領域において生じる。この領域は、電源電圧ＶＤＤの０ボルトに等しい部分に対応している。この電流ＩＤＤの動きは、新しい強いスパイクが次のＶＤＤ傾斜によって生じる際、当該回路を０Ａまで充電するためのものである。前記速い工程は、この領域においても、前記放電している回路の充電における更なる電流を発生する。符号５２は、公称電源電流ＩＤＤの推移を示しており、符号５４は、この推移から外れている電源電流を示している。前記電源電流間の差は、位相同期ループが適正に働いているかどうかを判定するために使用される。試験箇所は、ある時点において測定された電流信号ＩＤＤの値であり、当該ＰＬＬ回路の機能を判定するのに使用される。試験箇所は、速い又は遅い工程側に対して測定された電流信号の推移が互いに強く異ならない領域において、選択される。特に、前記試験箇所は、第１の強いスパイクと、測定された電流の第１の前記階段までの後続する放電領域との間の領域内で選択される。試験箇所を選択する第２の領域は、符号５０によって示されている。この領域において、測定された電流のシグネチャとテンプレート信号との間の測定可能な差が、検出されることができる。
【００２７】
ＩＤＤ曲線の性質は、汎用ネットワークのＲＣ特性を見ることによって説明されることができる。ＲＣネットワークにおいて、コンデンサＣは、図３に示されている電圧プロファイルの前記のような速い立ち上がり端によって、抵抗器を介して充電される。これにより、図５に示されているＩＤＤ信号の強い電流スパイクが生じる。前記電源信号ＶＤＤの電圧が、図３の時間ＴＲＡＭＰの間、徐々に減少する場合、前記コンデンサ内に蓄えられているエネルギは、電源発生器２４に戻される。これにより、図５における負電流の減衰が、前記コンデンサの大きさに直接的に比例するようにされる。
【００２８】
供給電圧ＩＤＤの概ねの推移は、図５に示されている曲線によって表されている。図５において大きいスパイクが後続しており第１の前記階段に到達している第１の領域は、利用される特定の試験方法にかかわらず、同じである。実行可能な試験方法は、前記位相同期ループの前記位相比較器への基準電圧Ｕｒｅｆ及びフィードバック電圧Ｕｆｂが、図４の場合のように、共に接地されている方法であり得る。フィードバック電圧Ｕｆｂ及び基準電圧Ｕｒｅｆは、共に、供給電圧ＶＤＤと同じ周波数を有する周期的クロック信号を受け取ることができる。前記基準電圧Ｕｒｅｆ及びフィードバック電圧Ｕｆｂは、周期的信号ＶＤＤ、Ｕｒｅｆ及びＵｆｂの周期をＴとして、Ｔ／４又は３Ｔ／４だけ前記供給電圧に対して位相シフトされることができる。電圧供給信号ＶＤＤの立ち上がり端に対応する主な強いスパイクは、全ての試験方法において同じように現れる。この領域において、供給電流ＩＤＤの前記第１の階段の直後の領域において、追加のスパイク及びリプルが、前記電圧制御発振器の構成要素（特に、可能なレベルシフタ及びこの出力バッファ段）のために、電源電流内に出現し得る。実際、ＶＤＤの電源電圧の減少は、インタバータを電圧伝達特性の線形領域において働かせる。このようにして、トランジスタＰＭＯＳ及びＮＭＯＳの両方が、非常に短い期間で導通し、出力電流の最高値はアースへの経路ＶＤＤにおいて生じ、これにより、ＩＤＤ電流シグネチャの全てにおいて一定のスパイクが生成される。
【００２９】
更に、負荷効果（loading effect）が、図５に示されている種類の供給電流ＩＤＤのシグネチャに現れ得る。チップ結合線は、追加のインダクタンスを生じる。この効果の存在は、高周波数利用に対する集積回路の製造試験において解決されるべき最も難しい問題の１つである。主な効果は、電流波形における常駐の発振及び強い追加的なリプルである。従って、第１実施例において説明される本発明による方法も抱えている。
【００３０】
図６は、前述の問題を考慮に入れている本発明の第２実施例を示している。図６において、図２に示されるフィーチャに対応している構成要素は、同じ符号を有する。被試験位相同期ループは、符号２０で示されている。電圧発生器２４は、前記位相同期ループに供給される供給電圧を発生する。位相同期ループ２０に呈示される前記供給電圧は、図３において呈示されたものと同じ変化プロファイルを有する。簡単な電流計２２の代わりに、ローパスフィルタ段が、監視されている電流供給信号ＩＤＤを処理するように実施される。抵抗器７０とコンデンサ６８とは、互いに直列に接続されている。これらは、ローパスフィルタ段を表している。抵抗器７０とコンデンサ６８とは、順に、抵抗器７２に対して並列に接続されている。抵抗器７２を介して流れる電流は、前記位相同期ループへの供給電流を表す。抵抗器７２が電源の経路内に挿入され、抵抗器７２により電源電流ＩＤＤが変換され、電圧として測定される。抵抗器７０及びコンデンサ６８は、１次ＲＣ回路を表しており、これは、電圧供給信号ＶＤＤの周波数よりも８倍高いカットオフ周波数においてリプルを除去するようにローパスフィルタを実施する。このカットオフ周波数は、上述のＩＤＤ信号からリプル及び追加のスパイクを除去するのに十分良好である。今、当該測定は、きれいな波形によれば、より容易であることは明らかである。強いリプルの存在のために、特に興味のある領域において、測定可能な試験サンプルが信頼できるものとみなされることができないことは、明らかである。前記１次ＲＣ回路は、これらの強いリプルを試験サンプル（即ち供給電流ＩＤＤ）から除去する。３／４Ｔ試験の場合のＩＤＤ電流シグネチャには、特別な注意が払われ得る。３／４Ｔ試験は、基準電圧Ｕｒｅｆ及びフィードバック電圧Ｕｆｂが、供給電圧ＶＤＤに対して３Ｔ／４だけ位相シフトされる試験方法に対応する。この場合、基準電圧Ｕｒｅｆのクロック端によるスパイクも再出現する。図６において、クロック発生器６２は、位相同期ループ２０の基準電圧入力Ｕｒｅｆ及びフィードバック入力にクロック信号を供給する。更に、電圧制御発振器の制御電圧ＵＶＣＯと、位相同期ループ２０の該電圧制御発振器からの出力電圧Ｕｏｕｔとの両方が、位相同期ループ２０の試験のために測定されることができる。抵抗器６６及びコンデンサ６４から成る１次ＲＣ回路が、位相同期ループ２０の出力電圧ＵＯＵＴに設けられる。このローパスフィルタは、電源信号ＶＤＤの周波数よりも１２倍高いカットオフ周波数において、出力電圧ＵＯＵＴからリプルを除去するように設計されている。
【００３１】
図７は、本発明の試験装置の第３実施例を示している。図７における符号２０は、試験されている位相同期ループを示している。位相同期ループ２０は、オープンループモードにおいて動作している。電源２４が設けられている。出力発生器２４は、位相同期ループ２０に所定の電源波形ＶＤＤを供給する。位相同期ループ２０における欠陥は、位相同期ループ２０へ流れると共に位相同期ループ２０から流れる電源電流ＩＤＤを測定することによって検出される。電源電流が測定される一方で、所定の変化プロファイルを有する前記電源信号が、位相同期ループ２０に供給される。当該ＰＬＬの静止供給電流ＩＤＤは、位相同期ループ２０が入力基準信号Ｕｒｅｆを受け取らないため、測定される。抵抗器７０は、電源２４と位相同期ループ２０との間に設けられている。電源電流ＩＤＤは、抵抗器７０の両端における電圧降下を測定することによって検出されることができる。前記電圧降下は、ハイパスフィルタ７２に入力される。前記ハイパスフィルタは、入力電圧降下信号の高周波数成分を透過させる。前記位相同期ループにおける望まれていない故障は、通常、測定された静止電源電流ＩＤＤにリプルを生成する。これらのリプルは、比較的高い周波数成分からなる。フィルタ７２は故障電源電流を抑制し、該故障電源電流は、位相同期ループ２０における故障から生成されるリプルを含まない。位相同期ループ２０における故障を示す高周波数のリプルのみが、ハイパスフィルタ７２から増幅器７４に伝達される。増幅器７４は、電源電流ＩＤＤの高周波成分を示す電流シグネチャを出力する。増幅器７４からの電流出力は、ダイオード７６を越えてコンデンサ７８に向けられる。コンデンサ７８は、スイッチ８０へ並列に接続されている。スイッチ８０が開いている限り、電流はコンデンサ７８上に集められる。コンデンサ７８の両端における電圧降下は、ダイオード７６からの電流の集積を表している。ひとたびスイッチ８０が閉じると、コンデンサ７８は放電される。従って、コンデンサ７８の集積時間は、スイッチ８０を適切に切り替えることによって決定されることができる。コンデンサ７８の両端での電圧降下は、前記集積の端部において、合否信号を表す。リプル電流が、電源電流ＩＤＤ内に存在しない場合、ハイパスフィルタ７２の前記出力は、ほぼ０であるはずである。従って、増幅器７４からの集積された前記電流は、無視できるものであるはずである。電源電流ＩＤＤにおけるリプルの存在により、コンデンサ７８へ流れる電流が生じる。
【００３２】
コンデンサ７８の両端における電圧降下は、もはや０に等しい。前記電圧降下がコンデンサ７８において測定されるときはいつでも、欠陥のある位相同期ループ２０が存在する。
【００３３】
図８は、電源電圧ＶＤＤの変化プロファイル８４と、スイッチ８０に供給される制御信号８２とを示している。図８における電源信号ＶＤＤの変化プロファイルは、図３に示された変化プロファイルに似ている。従って、信号８４についての記載は、ここでは省略する。制御信号８２は、高位相Ｔｈｉｇｈと低位相Ｔｌｏｗとを有する。前記高位相の間、前記制御信号は高電圧を有し、スイッチ８０は閉じられる。コンデンサ７８は、時間間隔Ｔｈｉｇｈの間、放電される。スイッチ８０は、制御信号８２の低位相の間、開いている。リプル電流が、時間間隔Ｔｌｏｗの間、コンデンサ７８によって集積される。コンデンサ７８による集積は、電源信号ＶＤＤの傾斜時間ＴＲＡＭＰの間に行われる。電源電流ＩＤＤは、時間間隔Ｔｌｏｗの間、比較的遅く変化する。この集積は、図５における符号５０によって示されている時間セグメントの間に行われる。規則的な電流供給信号ＩＤＤは低周波数成分から成るのに対し、欠陥のある位相同期ループは、この領域において高周波数のリプルを生成する。従って、前記リプルは、図７に示されているハイパスフィルタ７２を使用するこの領域においてフィルタリングされることができる。
【００３４】
図９は、図７における試験装置の特定の実施例を示している。同じ符号は、図７及び９における同じ構成要素を示している。図９におけるハイパスフィルタ２２は、ＲＣ回路から構成されている。前記ハイパスフィルタのコンデンサＣ７２は調整可能である。従って、前記コンデンサが様々な値に渡って掃引される場合、フィルタのコーナー周波数を調整し、信号のスペクトル分析を実行することができる。基準信号Ｖ７４は、図９に示されているハイパスフィルタ７２からの出力信号と増幅器７４への入力電圧との両方を表している。増幅器７４は、電圧Ｖ７４によって駆動される電圧発生器を有する。前記出力電圧は、抵抗器Ｒ７９の両端に印加される。Ｚダイオード９４は、増幅器７４の出力部に設けられている。前記Ｚダイオードは、逆バイアスされている複数の通常のダイオードから構成されている。前記Ｚダイオードは、アースに接続されている。電流は、前記増幅器からの出力が前記Ｚダイオードの破壊電圧を超えない限り、前記Ｚダイオードを貫流する。従って、低電圧ノイズは、前記Ｚダイオードによって抑制される。
【００３５】
図９におけるスイッチ８０は、電界効果型のトランジスタである。前記トランジスタのゲートは、図９に示されている制御信号９０によって駆動される。第２トランジスタ９２は制御信号９０によって駆動される。第２トランジスタ９２はスイッチを表しており、該スイッチは、スイッチ８０が開いている場合には閉じられており、スイッチ８０が閉じている場合には開かれている。増幅器７４からの電流は、制御信号９０が低位相にある場合、コンデンサ７８上に積分される。この状態において、スイッチ９２は開いており、スイッチ８０は閉じている。前記制御信号が高位相にある場合、コンデンサ７８は放電され、トランジスタ９２は増幅器７４からの電流を阻止する。
【図面の簡単な説明】
【００３６】
【図１】従来の位相同期ループ回路を示している。
【図２】本発明の第１実施例による試験装置及び位相同期ループを示している。
【図３】図２の実際例において使用される電源信号の変化プロファイルを示している。
【図４】前記第１実施例における電源信号に対する測定信号の応答を示している。
【図５】前記電源入力に供給される電流ＩＤＤを、拡大して、詳細に示している。
【図６】本発明の第２実施例による第２試験装置を示している。
【図７】本発明の第３実施例による第３試験装置を示している。
【図８】図７の試験装置において使用されている電源信号の変化プロファイルと、前記実施例において使用されている切り替えられた試験信号とを示している。
【図９】図７の実施例の特定の実施を示している。
【図１】
2007522469.tif 000003
【図２】
2007522469.tif 000004
【図３】
2007522469.tif 000005
【図４】
2007522469.tif 000006
【図５】
2007522469.tif 000007
【図６】
2007522469.tif 000008
【図７】
2007522469.tif 000009
【図８】
2007522469.tif 000010
【図９】
2007522469.tif 000011
【国際調査報告】
2007522469.tif 000012
2007522469.tif 000013
2007522469.tif 000014