(57)【要約】  本発明は封止および導電性接着剤を介した電気的接続のための、カバーおよび特に回路板を備えた電気部品を提供する。本発明によれば、導電性接着剤はチャネル系を通して構造体内へ射出され、全ての電気的接続の短絡が素子のダイシング時に適切に行われるソーカットにより再分離される。
2007526641.tif 000002
【特許請求の範囲】
【請求項１】
主表面に素子構造体（ＢＳ）用の端子コンタクト（ＡＮＫ）を有する基板（ＳＵ）と、
端子面（ＡＦ）および電気的スルーコンタクト（Ｄ）を介して該端子面に接続された外部コンタクト（ＡＵＫ）を有するカバー（ＡＤ）と
を備えた電気部品において、
カバーが主表面に載置されており、基板上の端子コンタクトとこれに対応するように配置されたカバー下面の端子面とのあいだの電気的接続が導電性接着剤（ＬＫ）で完全に充填された基板とカバーとのあいだのキャビティ（ＫＶ）を介して行われる
ことを特徴とする電気部品。
【請求項２】
キャビティ（ＫＶ）は電気部品（ＢＥ）の外エッジをカットしたものであるかまたは少なくとも電気部品（ＢＥ）の外エッジの直接近傍に設けられる、請求項１記載の電気部品。
【請求項３】
基板（ＳＵ）とカバー（ＡＤ）とのあいだにキャビティ（ＫＶ）を備えた中間層が配置されている、請求項１または２記載の電気部品。
【請求項４】
基板（ＳＵ）とカバー（ＡＤ）とのあいだの外エッジの領域にリング状に閉鎖されたフレーム構造体（ＲＳ）が配置され、該フレーム構造体は内側へ向かって上方および下方を基板およびカバーによって規定された凹部を有し、該凹部が前述のキャビティ（ＫＶ）となる、請求項１から３までのいずれか１項記載の電気部品。
【請求項５】
フレーム構造体（ＲＳ）は素子構造体（ＢＳ）を包囲しており、端子コンタクト（ＡＮＫ）はフレーム構造体の外側に配置されており、基板（ＳＵ）およびカバー（ＡＤ）がフレーム構造体のそれぞれの側に平坦に載置されることにより素子構造体を収容する閉鎖された中空室（ＨＲ）が形成されている、請求項４記載の電気部品。
【請求項６】
カバー（ＡＤ）は少なくとも１つの誘電体層（ＤＳ）を含む支持体であり、誘電体層上または誘電体層間に回路素子を含むパターニングされたメタライゼーション部（ＭＬ）が配置されている、請求項１から５までのいずれか１項記載の電気部品。
【請求項７】
導電性接着剤（ＬＫ）は低温で硬化する導電性粒子の充填された反応性樹脂である、請求項１から６までのいずれか１項記載の電気部品。
【請求項８】
基板（ＳＵ）上に電気部品（ＢＥ）ごとに素子構造体（ＢＳ）および端子コンタクト（ＡＮＫ）を備えた複数の素子領域を設け、
基板（ＳＵ）と一方面に端子コンタクトに対応する電気端子面（ＡＦ）を備えたカバー（ＡＤ）とを上下に配置して、基板上の端子コンタクトとカバーの電気端子面とがキャビティ（ＫＶ）をはさんで対向するようにし、
チャネル（ＣＨ）を介して複数の素子領域の各キャビティを接続し、
全キャビティが導電性接着剤で充填されるまでチャネル内に導電性接着剤（ＬＫ）を射出し、端子コンタクトと対応する電気端子面とのあいだの電気的接続を形成し、
素子領域ごとに電気部品をダイシングしてキャビティ間の電気的接続を分離する
ことを特徴とする電気部品の製造方法。
【請求項９】
基板（ＳＵ）とカバー（ＡＤ）とのあいだに素子領域ごとに該素子領域を包囲するフレーム構造体（ＲＳ）を設け、端子コンタクト（ＡＮＫ）のみがリング状に閉鎖されたフレーム構造体（ＲＳ）の外側の凹部内に位置するようにし、
隣り合う素子領域のフレーム構造体間にチャネル（ＣＨ）を設け、その上方および下方を基板およびカバーによって閉鎖する、
請求項８記載の方法。
【請求項１０】
導電性接着剤（ＬＫ）として導電性粒子の充填された反応性樹脂を用いる、請求項８または９記載の方法。
【請求項１１】
フレーム構造体（ＲＳ）をフォトレジスト材料のパターニングにより製造し、該フレーム構造体を基板（ＳＵ）およびカバー（ＡＤ）の対向面の一方または双方にあらかじめ大きな面積にわたって被着する、請求項９または１０記載の方法。
【請求項１２】
フレーム構造体（ＲＳ）を基板（ＳＵ）またはカバー（ＡＤ）の表面に形成してカバーまたは基板へ接着するか、または両面に相応のフレーム構造体（ＲＳ）を形成してこれらを相互に接着する、請求項９から１１までのいずれか１項記載の方法。
【請求項１３】
フレーム構造体（ＲＳ）を上下に配置する前に平坦化し、全てのフレーム構造体の上エッジが同じ平面に位置するようにする、請求項９から１２までのいずれか１項記載の方法。
【請求項１４】
導電性接着剤（ＬＫ）を所定の圧力でチャネル（ＣＨ）へ射出する、請求項８から１３までのいずれか１項記載の方法。
【請求項１５】
ソーによるダイシングの際に、ソーカットをチャネル（ＣＨ）に対して平行に行い、導電性接着剤（ＬＫ）がカットされたキャビティ（ＫＶ）のみに残るように、またはソーによって剥離されるように、各チャネル（ＣＨ）をカットする、請求項８から１４までのいずれか１項記載の方法。
【請求項１６】
少なくともフレーム構造体（ＲＳ）のカットエッジを被覆により密閉する、請求項８から１５までのいずれか１項記載の方法。
【請求項１７】
被覆はダイシング後にレジスト塗布または気相蒸着により形成する、請求項１６記載の方法。
【請求項１８】
キャビティ（ＫＶ）を素子領域ごとに長手エッジのみに設け、チャネル（ＣＨ）を長手エッジに対して平行に配置し、基板（ＳＵ）およびカバー（ＡＤ）から成る装置内でほぼ直線状に延在させる、請求項８から１７までのいずれか１項記載の方法。
【請求項１９】
大きなカット幅（ＳＢ１）での第１のソーカットを基板（ＳＵ）またはカバー（ＡＤ）からチャネル（ＣＨ）に対して平行に行い、導電性接着剤の充填されたキャビティを電気的に分離し、このときチャネルの上方を開放し、開放されたチャネルに絶縁性材料（ＩＭ）を充填し、続いて小さなカット幅（ＳＢ２）での第２のソーカットを第１のソーカットにより開放されたキャビティに対して所定の距離で行う、請求項８から１８までのいずれか１項記載の方法。
【請求項２０】
開放されたチャネルを絶縁性材料（ＩＭ）で不完全に充填し、唯一の絶縁材料層を堆積または被着する、請求項１９記載の方法。
【請求項２１】
カバー（ＡＤ）としてプラスティックから成る回路板を用い、ダイシング前に基板（ＳＵ）の裏面に熱機械的に適合化されたプラスティック層を被着し、電気部品に対して熱膨張特性の対称な層構造体を形成する、請求項８から２０までのいずれか１項記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
種々の電気部品およびマイクロエレクトロニクス部品、例えば個別半導体素子、メモリ、プロセッサ、ＳＡＷフィルタ、ＦＢＡＲフィルタまたはＭＥＭＳなどは、表面実装プロセスによりウェハ面に製造される。このとき析出、フォトリソグラフィ、選択的エッチングまたは印刷などのプロセスは多くの素子に対して並列に行われる。こうして１つのウェハ上に多数の同種のチップが形成される。
【０００２】
ウェハ面での並列処理およびこれに使用される大面積処理可能なプロセスにより製造コストは最小化される。しかしこうした合理的な方式はチップの個別化、例えばソーダイシングの後には通用しない。個別化後にはチップは個々にケーシング内に実装され、内部の電気接続が行われる。続いてケーシングが閉鎖され、素子の電気的機能が検査されるのである。
【０００３】
この手法は前述の場合に比べて時間も費用もかかる。またこの手法は微細化の進化の限界ともなる。なぜならケーシングないしは実装のトレランスおよび内部の電気接続の寸法はともにウェハプロセスで形成された個々の素子のフォトリソグラフィパターンよりも格段にスペースを要するからである。
【０００４】
半導体素子については、たいていシリコンウェハをベースとしているので、いわゆるウェハレベルパッケージング法すなわちＷＬＰ法のためにウェハ面のパッケージングを表面プロセスとして実現する種々のコンセプトが既に開発されている。半導体素子について公知のＷＬＰ法のコンセプトは、その多くが、ウェハ上に蒸着、印刷または電解めっきなどで設けられたはんだデポットから成るバンプ接合部を基礎としている。こうしたバンプ接合部の上には有利には同じ材料から成るさらなるウェハ（ここではシリコンウェハ）が載置され、熱機械的に良好に適合化される。また、第２のウェハを直接に載置し、第１のウェハまたは第２のウェハを通してスルーコンタクトにより電気的接続を形成することも知られている。全体としては、半導体素子におけるＷＬＰ法のコンセプトは次のような３つの限界条件により有利である。すなわち
１）ケイ素は比較的安価な材料であり、素子構造体を有するウェハに対するカバーとして用いることができ、コストがさほど高くならない。
２）またケイ素はウェットエッチングプロセスによってもドライエッチングプロセスによっても、または機械的にも良好に処理可能である。そのためケイ素内のスルーコンタクトを簡単に形成でき、第１のウェハの表面のチップコンタクトと外部端子とのあいだの電気的接続も容易となる。
３）半導体素子は一般に、機械的な表面負荷の影響をほとんど受けない純粋な電子的効果を基礎としている。したがってチップ表面の半導体素子に直接にカバーを設けることができる。そのためパッケージングに加え、プラスティック技術を用いたコスト上有利な多くのプロセスを適用することができ、半導体素子を予防措置なしで溶接したり成形したりプレスしたりすることができる。
【０００５】
しかし、公知のＷＬＰ法のコンセプトは、ａ）機械的表面負荷の許容されない圧電基板上に設けられた素子、ｂ）機械的表面負荷によって機能に障害を受けるマイクロメカニカル素子、ｃ）破断のおそれのある大面積チップ素子、ｄ）エッチングおよびパターニングのしにくい材料から成る基板上に設けられた素子、ｅ）同じ材料から成るカバーを設けるとコストの上昇してしまう高価な基板上に設けられた素子には適用できない。
【０００６】
したがって本発明の課題は、ウェハレベルパッケージング法（ＷＬＰ法）で簡単に製造できるパッケージング電気部品のための新たな構造を提供することである。
【０００７】
この課題は本発明の請求項１の電気部品により解決される。本発明の有利な実施形態およびＷＬＰ法に基づく新たな製造方法は他の請求項から得られる。
【０００８】
本発明は基板上に配置される電気部品に関する。基板の主表面には電気素子構造体の端子コンタクトが設けられている。パッケージングには端子面をカバーで覆うステップおよびカバーを通して内部の端子コンタクトと外部コンタクトとを接続するスルーコンタクトステップが含まれる。カバーは前述の主表面に載置され、カバーの下面の端子面が基板表面の端子コンタクトと所定の距離で対向するように配置される。コンタクト間にはキャビティが設けられ、このキャビティは基板とカバーとのあいだまたは端子面と端子コンタクトとあいだの電気的接続を形成する導電性接着剤で完全に充填される。キャビティ内の導電性接着剤は基板とカバーとのあいだの機械的接合を保証し、または少なくともこれに寄与する。
【０００９】
このようなパッケージングを行う部品は特に破断しやすい基板に適している。なぜならパッケージングプロセスにおける導電性接着剤による接合は基板および／またはカバーの機械的負荷が小さく、製品となったときにもパッケージングによる応力が僅かしか生じないからである。さらに電気的接続を形成する際に、はんだ付けまたはウェハボンディングなどのプロセスにおけるような部品の極端な温度負荷が必要ない。つまりパッケージングプロセスはストレスが小さいと云える。したがってこのプロセスは特に機械的作用または応力によって特性の変化する部品に適しており、また種々の基板材料およびカバー材料によって行うことができる。有利には基板およびカバーの温度特性が相互に調整され、例えば部品を比較的高い温度で駆動しているとき熱応力を最小化することができる。
【００１０】
有利には、キャビティは外エッジに向かって開放されており、外エッジはキャビティに接している。少なくともキャビティは外エッジの直接近傍に配置される。
【００１１】
本発明の有利な実施形態によれば、基板とカバーとのあいだにキャビティの設けられた中間層が配置される。この中間層はパターニング可能であり、キャビティを設けるためだけに用いられる。有利にはこの中間層は容易にパターニング可能な材料、特にプラスティックから成る。この中間層はキャビティを含めて主表面全体をカバーする。また中間層が素子構造体を配置するための別の中空室を有していてもよい。
【００１２】
特に有利には、基板とカバーとのあいだの外エッジの領域にリング状に閉鎖されたフレーム構造体が配置される。このフレーム構造体は内側へ向かって上方および下方が基板およびカバーによって規定された凹部を有し、この凹部が前述のキャビティとなる。サンドウィッチ状の構造により基板、フレーム構造体およびカバーがしっかりと接し、一方では負荷なくカバーが基板上に載置され、他方ではフレーム構造体の内部に或る程度の密接性が得られる。したがって有利には、リング状に閉鎖されたフレーム構造体の内部の、基板とカバーとのあいだに中空室が設けられ、そこにストレス感受性の高い素子構造体を配置することができる。このとき、フレーム構造体が素子構造体を包囲し、フレームの外側の端子面が前述の凹部またはキャビティ内に位置するように配置される。
【００１３】
有利には、カバーは例えば２つの誘電体層を含む回路板として構成されている。カバーの上面または下面、または誘電体層間に、有利には回路素子を含むパターニングされたメタライゼーション部が配置されている。異なる平面に配置されたメタライゼーション部はスルーコンタクトを介して相互に接続される。外部端子は有利には基板と反対側のカバー表面に配置される。
【００１４】
カバーはプラスティック、ガラス、セラミックまたは他の誘電体材料から成る１つまたは複数の層である。有利な材料は強化ガラスを含むプレート材料（ＦＲ４）であり、これは少なくとも１つの軸でリチウムニオベートから成る圧電基板にきわめて良好に適合化されている。
【００１５】
本発明において導電性接着剤とは、液体導電性材料であるか、または充分に低い粘性で処理可能であるものの部品の駆動温度では固体である導電性材料、特に熱硬化または冷却硬化可能な導電性プラスティックであると理解されたい。これは有利には低温で硬化する導電性粒子の充填された反応性樹脂である。例えば１００℃以下の低い硬化温度は２成分反応性樹脂によって得られ、ここで樹脂と硬化成分とが利用直前に混合される。光硬化性またはＵＶ硬化性の樹脂を使用することもできる。この手段は特に、必要なスペクトル領域において基板またはカバーが充分に透明であり、接着剤が外部から露光されるかまたは照射を受ける場合に有利である。全体としては低い温度で硬化する導電性接着剤により接合を行うことができ、接着剤の硬化後に熱応力が生じない。これは例えばマイクロ波照射によっても達成することができる。
【００１６】
本発明の部品は有利には音波で動作する部品、特にＳＡＷフィルタまたはＦＢＡＲコンポーネントに適用することができる。またＭＥＭＳコンポーネントに対しても本発明のパッケージング構造は特に素子構造体用の中空室の設けられたフレーム構造体に関連する。特に有利には、本発明は、低周波数（例えば１００ＭＨｚ以下）で動作し、きわめて大きな基板を必要とするＳＡＷコンポーネントまたはＦＢＡＲコンポーネントを実現するために用いられる。公知の結晶圧電材料の脆弱性のために大面積の基板は特に破断のおそれが高く、これまでは専らケーシングへ収容したり、ワイヤボンディングを介したコンタクトによってパッケージングしたりして保護していた。ケーシングに収容される部品に比べて、本発明の部品は格段に小さい構造高さを有し、特に情報通信技術の移動機器、例えば携帯電話機またはＰＤＡなどに適用できるので有利である。
【００１７】
本発明の部品は特に簡単かつエレガントに新たなプロセスで製造することができる。本発明の方式によれば、素子構造体を備えた基板とカバーとが上下に、つまり端子面と端子コンタクトとが相互に対向するように位置し、上述のフレーム構造体または中間層のレベルで相互に分離される。
【００１８】
続いてウェハ面で導電性接着剤がチャネル系を通してデバイス内へ射出される。ここで各チャネルは複数のキャビティを接続しており、有利には部品間に配置され、素子を直線状に横断している。射出の際に全チャネルおよびこれに接続されたキャビティが第１のステップでいちどに充填され、キャビティに対応する基板とカバーとのあいだの電気的接続が形成される。
【００１９】
第２のステップでは部品のダイシングが行われる。これは充填されたチャネルを介して電気的に短絡しているキャビティが適切なソーカットによって電気的に分離されるように行われる。有利には前述のキャビティまで相応の距離だけ延在しているチャネルに沿ってほぼ直線状にカットされる。ダイシングの際には、チャネルのエッジに沿ったソーカットも可能であるし、またチャネル幅に相応するようにソーカット幅を調整することもできる。カット幅とチャネル幅とが完全に等しい場合、ソーカットにおいてチャネル全体およびその内部に充填された導電性接着剤が除去される。もちろんソーカット以外にレーザーカットまたはウォータージェットカットなどの他の分離プロセスも適している。
【００２０】
ウェハ上には素子構造体を備えた複数の素子領域が設けられる。有利には、隣り合う２つの素子領域のあいだにチャネルが設けられる。基板に使用されるウェハのサイズに応じて、有利には相互に並列の複数のチャネルが設けられる。各チャネルは基板表面にもカバー表面にも、またその双方にも形成可能である。チャネルは相応の表面に凹部状に形成される。有利にはチャネルの形成時には一方または双方の表面に付加的な材料、有利には素子領域をリング状に包囲するフレーム構造体の形態の材料が被着される。フレーム構造体に接する近傍の複数の素子領域はフレーム構造体の横エッジ、有利には長手エッジとともにチャネルの側壁を形成している。他の側壁はフレーム構造体に接する他の列の素子領域から形成されている。少なくとも１つのチャネル側壁には、キャビティを構成するフレーム構造体が内側へ向かって構成されている。これは各チャネルが１つの列の素子領域のキャビティのみを接続し、他のチャネル壁を形成する対向する列の素子領域は有利には直線状であって凹部を有さないことを意味する。これにより後に電気的分離のために充填されたチャネルを確実にカットすることが容易になる。
【００２１】
フレーム構造体は、前述したように、接続すべき表面の一方または双方に構成される。このとき適切な材料、例えばプラスティックシートが有利には大面積で被着、接着、積層または溶接される。レジストを介して、例えばスピンコート、注入（Aufgiessen）、特にカーテン注入（Vorhangaufgiessen）によりプラスティックシートを被着することもできる。有利には、フォトレジストとしてパターニング可能な光感応性材料が使用される。
【００２２】
有利には、フレーム構造体を構成するプラスティック層はパターニング前に平坦化される。このようにすれば基板の不均一性が補償され、所定の平面にフレーム構造体用の上エッジが形成される。基板およびカバーがトポグラフィ上の段を有する場合には、基板の上面およびカバーの下面の双方に１つずつ平坦化された上エッジを備えた相応のフレーム構造体を形成すると有利である。
【００２３】
パターニングはパターン露光により行われる。この場合、フレーム構造体に対するプラスティック層が有利には露光時に網状化され、現像に対して露光領域が不溶性となる。フレーム構造体のパターニング後、基板およびカバーの方向が相互に調整され、これらが上下に配置され、有利にはフレーム構造体の上エッジに接着剤が塗布される。接着剤の塗布は基板およびカバーの相対位置が正確に定められていると迅速に行うことができる。接着剤の射出には付加的な外部の固定装置を用意する必要はなく、これは著しく低減されたコストで迅速に、しかも高い位置精度で製造装置が動作可能となることを意味する。
【００２４】
これに代えて全チャネルまたはその一部を例えばソーカット、エッチングまたはレーザーカットにより基板内またはカバー面に設けることもできる。
【００２５】
接着剤の射出は全チャネルにわたって同時に行うことができる。このために全チャネルまたは個々のチャネルグループをまとめておき、１回または数回の射出ステップを行うと有利である。有利にはこの射出は所定の圧力で行われるが、付加的にチャネルの他方の開放端部に負圧をかけてサポートしてもよい。また有利には、導電性接着剤の粘性は高温での射出により低下される。これは導電性接着剤が硬化しない程度の温度で充分である。導電性接着剤として熱可塑性物質を使用し、溶融した状態で射出して冷却により再び硬化させることができる。接着剤の導電性は内因的なものであってもよいし、導電性の充填物質を添加して形成したものであってもよい。適切な導電性粒子は例えば金属粉末または炭素を含む粒子、例えばカーボンブラックまたはグラファイトである。
【００２６】
導電性接着剤の印刷、テンパリングまたは噴霧に基づくコンタクト形成プロセスに比べて、本発明のプロセスは、きわめて簡単かつ確実に導電性接着剤を塗布することができ、しかも有利にはフォトリソグラフィ技術によってパターニングされるフレームの精度に相応して、個々のコンタクト位置のジオメトリの精度および再現性が高くなる。
【００２７】
以下に本発明を図示の実施例に則して詳細に説明する。図は概略的なものであり、縮尺通りに描かれてはいない。
【００２８】
図１には本発明の電気部品の斜視図が示されている。図２には電気部品の第１の断面図が示されている。図３には電気部品の第２の断面図が示されている。図４にはカバーの断面図が示されている。図５には基板およびカバーの平面図が示されている。図６にはフレーム構造体を備えたウェハが示されている。図７には導電性接着剤の充填されたチャネルを備えたウェハが示されている。図８にはソーカットを行った後のウェハが示されている。図９から図１２には本発明の電気部品の製造方法の各ステップの部分斜視図が示されている。
【００２９】
図１には本発明の部品の簡単な実施例の斜視図が示されている。部品ＢＥは上部または内部に図示しない電気素子構造体の構成された基板ＳＵを含む。電気端子コンタクトＡＮＫが素子構造体に接続されている。基板ＳＵの表面にカバーＡＤに対するスペーサとして用いられるフレーム構造体ＲＳが配置されており、カバーＡＤはこのフレーム構造体ＲＳ上に載置される。カバーＡＤは端子面ＡＦを有しており、この端子面は部品ＢＥの端子コンタクトＡＮＫに直接に対向するように配置される。端子面と端子コンタクトとのあいだの電気的接続は部品内のキャビティを充填している導電性接着剤ＬＫを介して実現される。有利にはキャビティはフレーム構造体ＲＳ内に設けられる。カバーの外面ＡＳには外部コンタクトＡＵＫが配置され、この外部コンタクトはカバーＡＤの下面に図示しないスルーコンタクトを介して接続される。
【００３０】
図２には図２の基板表面に対して横断方向の線２−２で切断した部品の断面図が示されている。この図からは、キャビティ内に配置された導電性接着剤ＬＫが、キャビティを形成するカバーＡＤ，フレーム構造体ＲＳおよび基板ＳＵのあいだに配置されることがよくわかる。図には、フレーム構造体が部品のエッジに沿って延在して中空室ＨＲの両側を画し、下方で基板ＳＵ、上方でカバーＡＤが中空室を閉鎖する有利な構成が示されている。例えば中空室に素子構造体ＢＳ、有利には機械的作用に対して感受性の高い素子構造体が存在している。またここでは例えば端子面ＡＦと外部コンタクトＡＵＫとを接続するスルーコンタクトＤが設けられている。
【００３１】
図３にはフレーム構造体の平面で図１の基板表面に対して平行な線３−３で切断した部品の断面図が示されている。ここからは、フレーム構造体ＲＳがリング状に閉鎖されており、少なくとも１つの側に凹部が設けられることがわかる。この凹部は導電性接着剤ＬＫの充填されるキャビティの一部を形成する。
【００３２】
図４には多層回路板として構成されたカバーＡＤの概略的な断面図が示されている。このカバーは２つの誘電体層ＤＳ１，ＤＳ２および３つのメタライゼーション部ＭＬ１〜ＭＬ３から成り、当該のメタライゼーション部はカバーの下面、誘電体層ＤＳ１，ＤＳ２間およびカバーＡＤの外面に配置されている。各メタライゼーション部の平面ＭＥは金属面、導体路および導体路構造体が構成されるようにパターニングされており、集積回路を形成するための接続面となっている。また多層カバーの内部に受動素子、特に抵抗、キャパシタンスおよびインダクタンスを集積することもできる。
【００３３】
図５のＡには基板ＳＵの概略的な平面図が示されている。この基板は、図では概略的にしか示されていないが、接続線ＡＬを介して端子コンタクトＡＮＫに接続された素子構造体ＢＳを有している。端子コンタクトＡＮＫは基板エッジに直接に、または少なくとも基板エッジの近傍に配置される。素子構造体は、有利には１００ｎｍより薄いパシベーション誘電体層によって保護することができ、その場合端子コンタクトＡＮＫは当該のパシベーション層から引き出される。
【００３４】
端子コンタクトＡＮＫに対するメタライゼーション部は、有利には、アルミニウムまたはアルミニウムを多量に含む合金などのベースメタライゼーション部から成る。このベースメタライゼーション部はＣｕ，Ｔｉ，Ｎｉ，Ａｇ，Ａｕ，Ｐｄ，Ｐｔのなかから選択された１つまたは複数の別の金属層によって覆うことができる。
【００３５】
図５のＢにはカバーＡＤの下面の概略的な平面図が示されている。カバーの下面には少なくとも基板ＳＵの端子コンタクトＡＮＫに対応する金属の端子面ＡＦが設けられている。さらにカバーＡＤの下面では図４のメタライゼーション部ＭＬ１の平面に別の回路素子を配置することができる。
【００３６】
本発明の部品の製造方法を図６〜図８に則して説明する。これらの図には本発明の方法の種々のステップが概略的に示されている。
【００３７】
本発明の部品はＷＬＰプロセスによって完全にウェハ面上に製造される。基板ＳＵ（ここではウェハ）の内部または上部に複数の素子用の素子構造体が形成される。部品の各素子構造体の配置される各素子領域に、素子領域をリング状に包囲するフレーム構造体ＲＳが設けられる。このために有利にはフォトパターニング可能な材料がウェハ表面に被着され、フォトリソグラフィによりパターニングされる。有利にはフォトパターニング可能なシートが積層され、場合によりローラなどを介して高温および適切な圧力のもとで平坦化される。また相応のフォトレジストを用いてもよい。
【００３８】
図６にはフレーム構造体ＲＳの形成後の部品の様子が示されている。フレーム構造体は、本発明によれば、隣り合う２つの素子領域のあいだにウェハ全体を横断する方向で直線状にチャネルＣＨが延在し、ウェハエッジの両側に開口が生じるように構成される。少なくとも１つの外エッジ、有利には素子領域のフレーム構造体の長手エッジに沿ってチャネルＣＨはキャビティＫＶまで延長され、フレーム構造体ＲＳはこの位置に凹部を有する。有利な実施例では、キャビティＫＶは素子領域の長手側のみに配置され、全ての素子領域が同じ方向に設けられる。キャビティは断面図で見ると基板表面に対して平行に流れやすいプロフィルを有しており、導電性接着剤を後に射出する際の流れ抵抗が最小化され、キャビティが良好に充填される。図ではキャビティは斜めのエッジを有するプロフィルで示されているが、もちろん丸いエッジなど他の構造であってもよい。素子領域当たりのキャビティの数も任意に選定可能であるが、有利には凹部内に位置する相応の端子コンタクトに対して少なくとも２つのキャビティが存在するようにするとよい。チャネルＣＨのジオメトリは使用される導電性接着剤の流れ特性に依存して選択される。典型的なチャネル深さは例えば５０μｍであるが、これは１０μｍ〜１００μｍの範囲で選択可能である。相応にチャネル幅は例えば１００μｍであるが、選択されるダイシングプロセスに依存して２０μｍの小さい幅または３００μｍの大きい幅であってもよい。ウェハのチャネル全体は有利には相互に平行に配置される。有利にはチャネル構造体の交差、すなわちＸ字状またはＹ字状の構造が回避される。これにより導電性接着剤を気泡なしに充填することが容易になる。
【００３９】
次のステップでは端子コンタクトＡＮＫに相応する端子面ＡＦを有するカバーＡＤが準備される。場合によりカバーＡＤが基板ＳＵ上の第１のフレーム構造体ＲＳに相応する第２のフレーム構造体を有し、基板上の第１のフレーム構造体ＲＳに対するコンタクト領域において平坦面が得られるように構成してもよい。またこれはカバー下面に端子面の露出した平坦化層を設けることによっても達成できる。これにより例えば導体路で１５μｍ〜３０μｍとなるトポグラフィ差が補償される。続いてカバーＡＤがフレーム構造体ＲＳ上に載置され、例えば接着剤層ＫＳを介して相互に接着される。接着剤層は１つまたは２つの接合位置、有利にはフレーム構造体ＲＳの上エッジに被着される。当該のカバーにより少なくともチャネルＣＨおよびキャビティＫＶの上方が覆われ、これにより導電性接着剤に対する閉鎖された線路系またはチャネル系が形成される。
【００４０】
さらに次のステップでは、導電性接着剤が、有利にはチャネルＣＨの一方の開口に正圧をかけ、同時に他方の開口に負圧をかけて射出される。射出はチャネルごとに個別に行うこともできるし、適切な装置を用いてウェハ上の全てのチャネルに同時に行うこともできる。完全なチャネルの接続またはグループごとのチャネル接続はフレーム構造体のレイアウト全体にわたって、例えばウェハ縁においても行うことができる。
【００４１】
図７には導電性接着剤ＬＫの射出後、チャネルＣＨおよびキャビティＫＶが気泡なく完全に充填された部品が示されている。わかりやすくするためにカバーＡＤは示されておらず、唯一の平面図により、通常はカバーで閉鎖されていて見えないはずの素子領域、フレーム構造体、および導電性接着剤ＬＫの充填されたチャネルが示されている。射出後に導電性接着剤ＬＫは硬化される。
【００４２】
続くステップでは部品がダイシングされる。ダイシングは例えばソーを用いて素子領域の境界に沿って行われる。ソーカットは有利には、フレーム構造体が一貫して維持され、これに包囲されている中空室が開放されないように行われる。重要なのは、チャネルに平行に行われるソーカットがキャビティＫＶを開放し、チャネルＣＨに配置された導電性接着剤による短絡が除去されるということである。図８には、例えば前方のカットエッジＳＫ１に沿ってソーカットが行われ、カット後に導電性接着剤がカットエッジのほうへ開放されたキャビティにのみ残ることが示されている。反対側のカットエッジＳＫ２（図中の後方のカットエッジ）については条片状の導電性接着剤構造ＬＫＳを残してもよい。当該の位置では種々のキャビティまたはその下方に配置される端子面のあいだの短絡が生じないため、問題にはならないからである。選択的に、工具のカット幅を少なくともチャネル幅に相応させてソーカットを行い、チャネル幅の導電性接着剤が完全に除去されるようにすることもできる。
【００４３】
図８においても、フレーム構造体ＲＳ上に載置され、ダイシングの際に分断されるカバーはわかりやすさのために図示されていない。図示されているカット線ＴＬに沿ったさらなるソーカットの実行後、図１に示されているような個々の部品が得られる。
【００４４】
前述した各ステップにより、素子のエッジとキャビティとが接し、キャビティに配置された導電性接着剤が外部へ向かって開放された状態の部品が得られる。続いて図９〜図１２に則して、導電性接着剤の充填された個別のキャビティを有するウェハ面で行われるステップを説明する。
【００４５】
図９には図７に相応するステップ、すなわちチャネルＣＨに導電性接着剤を充填するステップでのデバイスの概略的な断面図が示されている。第１のフレーム構造体ＲＳ１および第２のフレーム構造体ＲＳ２の２つの側部によって規定されたチャネルＣＨが示されている。
【００４６】
第１のソーカットはここでは例えばカバーＡＤの上側から少なくとも基板ＳＵの表面まで達するように行われる。この第１のソーカットによりキャビティの電気的分離が行われる。有利には第１のソーカットのカット幅ＳＢ１はチャネル幅に相応する。
【００４７】
次のステップ（図１０）では第１のソーカットの切り込み部ＳＳ１に絶縁性物質ＩＭが有利には完全に充填される。絶縁性物質ＩＭは例えば反応性樹脂または絶縁性ペーストである。
【００４８】
図１１には第１のソーカットの切り込み部に絶縁性物質ＩＭを充填した後のデバイスが示されている。
【００４９】
続いて部品のダイシングのために第２のソーカットが薄いソーブレードに相応するカット幅ＳＢ２で第１のソーカットに対して平行に、デバイス全体にブレードが通るようにして行われる。ここで切り込み部の一方側には絶縁性物質ＩＭの条片が残される（図１２）。条片状の絶縁性材料は第１のソーカットで開放されたキャビティまたはそこに配置されている導電性接着剤ＬＫを絶縁する。このようにして、素子構造体がカットエッジに対して電気的に絶縁された部品が得られる。これにより導電性の構造体とのコンタクトの際の望ましくない短絡を回避することができる。
【００５０】
本発明の方法の変形実施例では、開放されたチャネルに不完全に絶縁性材料ＩＭが充填される。第１のソーカットの領域に絶縁性材料の唯一の薄い層が堆積または塗布される。
【００５１】
少なくともフレーム構造体ＲＳのカットエッジを、ダイシング後にレジスト塗布または気相蒸着により形成される被覆で封止することもできる。レジストとして特に非有機修正ポリマーが適している。気相蒸着によりパリレン(R)などのポリマーが塗布されるか、またはＳｉＯ２などの誘電体層がスパッタリングされる。これは例えばダイシング後に行われ、処理中の部品の保持は、外部コンタクトＡＵＫを担持する表面が接着剤シート上に載置されるようにして行われる。
【００５２】
本発明の方法の有利な適用分野は、大面積の部品の製造、特に音波で動作するＳＡＷコンポーネントまたはＦＢＡＲコンポーネントの製造である。機械的作用に対して感受性の高い素子構造体は、プロセス中、有利にはフレーム構造体によって形成された中空室に配置され、機械的に保護される。製造プロセス中も、例えば公知のフリップチップデバイスで生じるような基板ウェハへの強い負荷は回避される。したがって本発明の方法は、脆弱で破断しやすい基板を有する大面積の部品の製造にも適する。音波、特に低い中心周波数で動作する部品は大きな寸法を有し、これまでは個々の処理によってケーシングにパッケージングして保護するしかなかった。本発明にしたがって製造されるＳＡＷフィルタは、有利には、ＴＶ，オーディオ、ビデオなど、マルティメディア分野で使用される。
【００５３】
前述の音波で動作する部品の基板の下面に対して、有利には、ダイシング前の任意のプロセスステップで熱補償ステップを行うことができる。これにより、基板、フレーム構造体およびカバーのサンドウィッチ構造により生じる熱応力が補償され、特にカバーなどを同じ材料から製造することができる。こうした補償層は、音波で動作する部品において、障害となるバルク波を減衰させ、下面での反射を抑圧するという利点を有する。またこの効果は特に低周波数、すなわち基板厚さの領域において高い波長で動作する部品では障害となり、強いバルク波が基板の下面まで伝搬してしまうことがある。これに対して、本発明によりパッケージングされる部品は機械的に安定しているので、基板をコーティング前に下面から薄化できる。また最初から薄いウェハを使用することもできる。これは本発明の部品の構造が機械的に安定であり、特にダイシングの際の破断のおそれが低減されているからである。本発明の部品はウェハ上に形成され、５００μｍより格段に小さい厚さ、例えば２５０μｍ〜４００μｍの厚さを有し、ウェハの障害による欠陥がほとんど生じない。
【図面の簡単な説明】
【００５４】
【図１】本発明の電気部品の斜視図である。
【図２】電気部品の第１の断面図である。
【図３】電気部品の第２の断面図である。
【図４】カバーの断面図である。
【図５】基板およびカバーの平面図である。
【図６】フレーム構造体を備えたウェハを示す図である。
【図７】導電性接着剤の充填されたチャネルを備えたウェハを示す図である。
【図８】ソーカットを行った後のウェハを示す図である。
【図９】本発明の電気部品の製造方法の１つのステップの部分斜視図である。
【図１０】本発明の電気部品の製造方法の１つのステップの部分斜視図である。
【図１１】本発明の電気部品の製造方法の１つのステップの部分斜視図である。
【図１２】本発明の電気部品の製造方法の１つのステップの部分斜視図である。
【図１】
2007526641.tif 000003
【図２】
2007526641.tif 000004
【図３】
2007526641.tif 000005
【図４】
2007526641.tif 000006
【図５Ａ】
2007526641.tif 000007
【図５Ｂ】
2007526641.tif 000008
【図６】
2007526641.tif 000009
【図７】
2007526641.tif 000010
【図８】
2007526641.tif 000011
【図９】
2007526641.tif 000012
【図１０】
2007526641.tif 000013
【図１１】
2007526641.tif 000014
【図１２】
2007526641.tif 000015
【国際調査報告】
2007526641.tif 000016
2007526641.tif 000017
2007526641.tif 000018
2007526641.tif 000019