(57)【要約】  画素のアレイを有し、行をなす画素の薄膜トランジスタのゲートは行導体と接続することを特徴とするディスプレイ。行の駆動回路は行アドレス信号を提供する。当該信号はオン状態のゲート電圧及びオフ状態のゲート電圧を有する、行をなす画素のトランジスタのスイッチングを制御する。制御回路はオン状態のゲート電圧及びオフ状態のゲート電圧を、駆動条件及び/又は、温度及び/又はリフレッシュレートのような環境条件に応じてシフトさせる。制御回路はオン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保つ。これにより、オン電圧とオフ電圧とのギャップを減少させることが可能であり、結果として省電力となる。キックバック補償を単純にするように、キックバック電圧は一定に保たれる。
2007522498.tif 000002
【特許請求の範囲】
【請求項１】
画素のアレイを有し、
各画素は薄膜トランジスタスイッチング素子及びディスプレイ素子を有し、
前記アレイは行及び列に整列し、
画素の各行は行導体を共有し、
前記行導体は前記の行をなす画素の薄膜トランジスタのゲートに接続し、
行駆動回路は前記の行をなす画素の前記トランジスタのスイッチングを制御する行アドレス信号を与え、
前記各行アドレス信号は駆動トランジスタへオン状態のゲート電圧及びオフ状態のゲート電圧を与える波形を有し、
前記素子はさらに、駆動条件及び/又は環境条件に依存してオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせる制御回路を有し、
前記制御回路はオン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保つ、
ことを特徴とするディスプレイ装置。
【請求項２】
さらに温度センサーを有し、
前記制御回路は前記のオン状態のゲート電圧及びオフ状態のゲート電圧を温度に依存してシフトさせる、
ことを特徴とする、請求項1に記載のディスプレイ装置。
【請求項３】
前記のオン状態のゲート電圧及びオフ状態のゲート電圧は両方とも、低温での値の方が高温での値よりも大きいことを特徴とする、請求項2に記載のディスプレイ装置。
【請求項４】
前記制御回路は前記のオン状態のゲート電圧及びオフ状態のゲート電圧をディスプレイ装置のリフレッシュレートに依存してシフトさせることを特徴とする、上記請求項のうちのいずれかに記載のディスプレイ装置。
【請求項５】
前記のオン状態のゲート電圧及びオフ状態のゲート電圧両方とも、低リフレッシュレートでの値よりも高リフレッシュレートでの値の方が大きいことを特徴とする、請求項4に記載のディスプレイ装置。
【請求項６】
画素の各列は、画素駆動信号が与えられる共通の導体を共有し、及び、
列アドレス回路は前記画素駆動信号を与える、
ことを特徴とする、上記請求項のうちのいずれかに記載のディスプレイ装置。
【請求項７】
液晶ディスプレイを有する、上記請求項のうちのいずれかに記載のディスプレイ装置。
【請求項８】
さらにキックバックを補償する補償手段を有する、上記請求項のうちのいずれかに記載のディスプレイ装置。
【請求項９】
ディスプレイ装置を有する、上記請求項のうちのいずれかに記載の携帯装置。
【請求項１０】
行アドレス信号を与えるアクティブマトリックスディスプレイ装置の行駆動回路であって、
ディスプレイ装置の各画素は薄膜トランジスタスイッチング素子及びディスプレイ素子を有し、
前記行アドレス信号は前記の行をなす画素の前記薄膜トランジスタのゲートに与えられる、
ことを特徴とし、
前記駆動トランジスタへオン状態のゲート電圧及びオフ状態のゲート電圧を与える波形を有する行アドレス信号を与える手段；
駆動条件及び/又は環境条件に依存して制御信号を受信するための入力；及び、
前記制御信号に応じて前記のオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせ、前記のオン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保持する手段；
を有する行駆動回路。
【請求項１１】
オン状態のゲート電圧及びオフ状態のゲート電圧を、行をなす前記の画素の駆動トランジスタへ与える波形を有する行アドレス信号を提供する段階；及び、
前記のオン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保持したまま、駆動条件及び/又は環境条件に依存して前記のオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせる段階；
を有する、アクティブマトリックスディスプレイ装置の行アドレス信号を生成する方法。
【請求項１２】
前記のシフトは温度に依存することを特徴とする、請求項11に記載の方法。
【請求項１３】
前記のシフトは前記ディスプレイ装置のリフレッシュレートに依存することを特徴とする、請求項11又は12に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアクティブマトリックスディスプレイ装置、特に薄膜トランジスタスイッチング素子を使用する構成の画素を有する素子に関する。
【背景技術】
【０００２】
この種類のディスプレイは典型的には行及び列で整列する画素のアレイを有する。画素の各行は行導体を共有し、当該行導体は行をなす画素の薄膜トランジスタのゲートと接続する。画素の各列は列導体を共有し、当該列導体へ画素駆動信号は与えられる。行導体の信号はトランジスタのオン/オフを決定する。
【０００３】
液晶ディスプレイの場合、行導体への高圧パルス印加によってトランジスタがオンになるときに列導体からの信号は液晶材料の領域を通過することが可能となる。それにより、材料の光透過特性を変化させる。行電極パルス除去後も液晶材料に印加された電圧を保持するため、付加的蓄積キャパシタを画素構成の一部として供して良い。
【０００４】
アクティブマトリックスディスプレイ装置のフレーム（フィールド）周期では短い時間周期での画素行へのアドレス指定が求められる。液晶材料を所望の電圧レベルまで充電又は放電するため、短時間でのアドレス指定はつまりのところ、トランジスタの電流駆動機能へ要求を課すことになる。これら一般に知られている要求を満たすため、薄膜トランジスタに供給されるゲート電圧は、およそ20[V]から30[V]の電圧差で変動する必要がある。たとえば、トランジスタは約-8[V]以下のゲート電圧を印加することでオフ状態となるだろうが、その場合、十分速く液晶材料を充電又は放電するのに必要なソース-ドレイン電流を十分に供給には、15[V]以上のバイアスをトランジスタにかける必要があるだろう。
【０００５】
オフ状態のときの駆動トランジスタのゲート電圧もまた、フレーム時間中に電荷が漏れ出ないことを保証するために十分に低い値を取る必要がある。
【０００６】
行導体での大きな電圧変動の要件は高電圧構成部品を使用して行駆動回路を実装することである。この結果、IC素子はより大きなものとなり、及び集積回路はより高価なものとなる。この結果はまた、高電力消費、高電圧での金属トラック浸食及び（応力誘起による）TFTs劣化レートの増大をも引き起こす。
【０００７】
求められるゲート電圧は、TFTに使用されている材料、レイアウト及び明るさや温度のような外的パラメータを含む多数の因子に依存する。温度はTFTsの閾値電圧に影響を及ぼす。特に、閾値電圧は低温で増大し、このことによって求められるオン状態のゲート電圧は増大する。漏れ電流は高温で増大し、このことによってTFTが高温でオフ状態になるのは難しくなる（求められるオフ状態のゲート電圧は小さくなる）。
【０００８】
従来、全動作温度において満足の行くオン状態の性能及びオフ状態の性能を与えるように、これらのパラメータはオン状態及びオフ状態のゲート電圧には考慮されている。
【０００９】
しかし異なる温度で一貫した画素充電特性が得られるように、オン状態のゲート電圧を温度に応じて制御する方法が特許文献1で提案された。
【特許文献１】米国特許出願公開第2001/0040543号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
液晶ディスプレイの設計及び制御において生じるさらなる困難はいわゆるキックバックから生じる。キックバック電圧は、駆動トランジスタに付随するゲート-ソースキャパシタンス(CGS)から発生する。ゲート電圧がオンレベルからオフレベルへ変化するとき、電荷は画素蓄積キャパシタ(CS)及びLCセルキャパシタンス(CLC)から付随キャパシタンスへ移動する。この結果、画素のグレースケール出力が変化するような電圧変化が生じる。この電圧変化はキックバック電圧と呼ばれ、以下で表される。
VK=(VON-VOFF)*CGS/(CGS+CLC+CS)
ここでVONはオン状態のゲート電圧、VOFFはオフ状態のゲート電圧を表す。ちらつきの原因となるキックバック効果を、それに対抗するDC補償電圧の使用によって補正するのは既知である。このDC電圧は共通電極に印加される。キックバックを補償する他のより複雑な方法は数多く存在し、それらは当業者に周知である。
【００１１】
たとえば温度に応じて駆動トランジスタのゲート電圧を操作するという既知の方法に伴う問題は、キックバックを補償する方法は正確に動作しないことであり、又さらにより複雑な補償方法が必要とされることである。特にキックバック電圧それ自体駆動トランジスタに印加される制御電圧レベルに依存する。
【課題を解決するための手段】
【００１２】
本発明に従うと、画素のアレイを有するディスプレイ装置が提供される。各画素は薄膜トランジスタスイッチング素子及びディスプレイ装置を有する。当該アレイは行及び列に整列している。画素の各行は行導体を共有し、当該行導体は行をなす画素の薄膜トランジスタのゲートに接続している。行駆動回路は行をなす画素のトランジスタのスイッチングを制御する行アドレス信号を与える。各行アドレス信号はオン状態のゲート電圧及びオフ状態のゲート電圧を駆動トランジスタへ与える波形を有する。素子はさらに、駆動条件及び/又は環境条件に依存してオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせる制御回路を有する。当該制御回路はオン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保つ。
【００１３】
この装置では、ゲート制御レベルは駆動条件及び/又は環境条件に応じてシフトする。このことによって、オン電圧とオフ電圧とのギャップは減少可能となり、結果省電力となる。加えて、キックバック電圧を一定とすることで、従来方法による補償が可能なように、オンゲート制御レベルとオフゲート制御レベルとのギャップは一定に保たれる。
【００１４】
温度センサーを提供することも可能であり、そのとき制御回路は温度に依存してオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせる。特に、オン状態のゲート電圧とオフ状態のゲート電圧はともに、低温での値は高温での値よりも大きい。
【００１５】
その代わりに、又はそれに加えて、制御回路はディスプレイ装置のリフレッシュレートに依存してオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせることが可能である。特に、オン状態のゲート電圧とオフ状態のゲート電圧はともに、高リフレッシュレートでの値は低リフレッシュレートでの値よりも大きい。
【００１６】
これらの補償方法は省電力を最大化させることが可能である。
【００１７】
画素の各列は、画素駆動信号が与えられる列導体を共有し、列アドレス回路は画素駆動信号を提供するのが好ましい。
【００１８】
本発明のディスプレイ装置は持ち運び可能なバッテリーで動作する装置に使用可能であり、そこでの省電力は特に重要な長所である。
【００１９】
本発明はまた、行アドレス信号を与えるアクティブマトリックスディスプレイ装置の行駆動回路をも有する。この装置では、各画素は薄膜トランジスタスイッチング素子及びディスプレイ素子を有し、行アドレス信号は行をなす画素の薄膜トランジスタのゲートに与えられる。行駆動回路は：
オン状態のゲート電圧及びオフ状態のゲート電圧を駆動トランジスタへ与える波形を有する行アドレス信号を与える手段、
駆動条件及び/又は環境条件に依存する制御信号を受信するための入力、及び、
制御信号に応じてオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせ、オン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保つ手段、
を有する。
【００２０】
本発明はまた、アクティブマトリックスディスプレイ装置の行制御信号を生成する方法をも提供する。当該方法は：
行をなす画素の駆動トランジスタへオン状態のゲート電圧及びオフ状態のゲート電圧を与える波形を有する行アドレス信号を提供する段階、及び、
オン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保ちつつ、駆動条件及び/又は環境条件に依存してオン状態のゲート電圧及びオフ状態のゲート電圧をシフトさせる段階、
を有する。
【００２１】
当該シフトはさらに、温度及び/又はディスプレイ素子のリフレッシュレートに依存して良い。
【実施例】
【００２２】
ここで本発明の例について、添付の図を参照しながら説明する。
【００２３】
図1はアクティブマトリックスディスプレイ装置における従来の画素構成を図示している。画素の各行は共通の行導体10を共有し、画素の各行は共通の列導体12を共有する。各画素は、列導体12と共通電位18との間に連続して並んでいる薄膜トランジスタ14及び液晶セル16を有する。トランジスタ14は行導体10へ与えられる信号によってオンとオフとを切り替える。よって、行導体10は、信号と連動する画素からなる行の各トランジスタ14のゲート14aに接続する。各画素は付加的に蓄積キャパシタ20を有して良い。このキャパシタは一方の端部22で次の行電極、前の行電極又は分離したキャパシタ電極と接続する。トランジスタ14がオフ状態になった後であっても信号が液晶セルに保持されるように、このキャパシタは駆動電圧を保持する。
【００２４】
求められるグレイレベルが得られるような所望の電圧で液晶セル16を駆動するため、行導体10への行アドレスパルスと同期する適切な信号が列導体12へ与えられる。この行アドレスパルスは薄膜トランジスタ14をオン状態にして、それによって列導体12が液晶セル16を所望の電圧まで充電させること、また蓄積キャパシタ20を同じ電圧まで充電させることを可能にする。行アドレスパルスの終わりでは、トランジスタ14はオフ状態であり、もし蓄積キャパシタ20が使用される場合には、これによって、他の行がアドレス指定されているときにもセル16の電圧は保持される。蓄積キャパシタ20は液晶の漏れ電流を減少させ、液晶セルキャパシタンスの電圧依存に起因する画素キャパシタンスのパーセント変化を減少させる。すべての行が一のフレーム周期でアドレス指定され、続くフィールド周期でリフレッシュされるように、行のアドレス指定は順次行われる。
【００２５】
図2で図示されているように、行アドレス信号は行駆動回路30によって与えられ、画素駆動信号は列アドレス回路32によって、ディスプレイ画素のアレイ34へ与えられる。
【００２６】
典型的にはアモルファスシリコン薄膜素子として実装されている薄膜トランジスタを介した場合であっても、駆動するのに十分な電流を可能にするために高ゲート電圧を使用しなくてはならない。特に、トランジスタがオン状態の間での周期は、リフレッシュされなくてはならないディスプレイの範囲内のフレーム全体の周期を行の数で割った値と大体等しい。オフ状態において要求される漏れ電流を実現するため、そしてオン状態において有効時間内に液晶セル16に充電又は放電するのに十分な電流を与えるため、オン状態とオフ状態のゲート電圧の差は20[V]から30[V]で良い。その結果、行駆動回路30は高電圧構成部品を使用する。
【００２７】
図3は、図1のディスプレイを駆動する既知のアドレス指定方法の一例を図示している。各行に印加される信号は約30[V]の高さ39を有する矩形波を有する。液晶材料を透過状態から非透過状態へ振動させるため、列信号の振動は典型的には10[V]程度の変動40を有する。図3の行波形は一の行の行駆動パルス42、次の行の行駆動パルス44及び列導体へ印加される信号を波形46として表している。電圧V18は共通電極電圧である。動作中、LCセルにかかる平均電圧をゼロにするのに液晶材料へ正の電圧及び負の電圧を交互に印加するのは既知である。これは材料の劣化を防止する方法で、反転(inversion)として知られている。図3において破線で示された波形がそれを表す。
【００２８】
列が最大の画素駆動信号を有するときに、ピークゲート電圧が駆動トランジスタのオン状態の閾値を超えるのに十分なゲート-ソース電圧となるように、パルス高39は十分大きくなくてはならない。同様に、最小ゲート駆動電圧は最小画素駆動信号の閾値より小さくならなければならない。図1の回路では、駆動トランジスタはn型素子であり、ドレインは列12と、ソースはLCセル16とそれぞれ接続している。ドレイン電圧とソース電圧が大体等しいと仮定すると、行のオン状態のゲート電圧は、所望の閾値を超える電圧だけ列の最大画素駆動電圧（図3のVMAX）を超える必要がある。
【００２９】
図3の駆動方法に求められる列電極信号の電圧変動はまた、列アドレス回路32が高電圧構成部品の使用による実装をも求める。しかし、列電極12の電圧変動を減少させる目的を有する代替方法は存在し、それによって列アドレス回路32は低電圧構成部品の使用による実装が可能となる。図4は、“共通電極駆動”として知られる既知の代替駆動方法の第1例を図示している。この場合、共通電極18の電圧はもはや一定ではなく、変動する。これはプロット48で図示されている。これによって、プロット46で図示されているように共通電極12の電圧変動を減少させることが可能となる。しかし、この駆動方法はより複雑な行波形を必要とし、そして図4の例では、各行のパルスは、行信号波形を画定する3つの離散した電圧レベルを有する。列導体の電圧を減少させる実装方法は他にも存在する。たとえば、分離したキャパシタ電極を提供しても良い。図4は一の好適駆動方法を図示している。
【００３０】
図4では、電圧高さ39を有する行パルスは共通電極電圧波形48に従うキャリアと重なる。パルス高さ39は、全行波形高さよりはむしろ依然として駆動トランジスタのオン/オフ特性を画定する。
【００３１】
これらの駆動方法は当業者には周知である。
【００３２】
本明細書及び請求項中では、“オン状態のゲート電圧”及び“オフ状態のゲート電圧”という語は、駆動トランジスタのオン/オフを決定する、駆動トランジスタへ印加された実効ゲート電圧を意味するのに使用されている。実効ゲート電圧は列へ印加された電圧に対する電圧のことであって、駆動トランジスタのソース電圧及びドレイン電圧を決定する。図4の駆動方法の場合、実効ゲート電圧は高さ39のパルスを有する。ただし、この共通電極波形もまた、列電圧波形46に重ね合わせられるので、高さ39は重ね合わせられた共通電極波形を除去した状態での高さである。
【００３３】
本発明は、駆動条件及び/又は環境条件に依存してオン状態の及びオフ状態の（実効）ゲート電圧をシフトさせる制御回路を使用する。制御回路はオン状態のゲート電圧とオフ状態のゲート電圧との差を一定に保ち、それによって実効的に完全行波形を条件に依存して上下にシフトさせる。オン状態のゲート電圧とオフ状態のゲート電圧との間のギャップは一定に保たれるため、キックバック電圧は一定で、従来方法によって補償可能である。
【００３４】
図5は本発明を実装した回路を概略的に図示している。行駆動回路30はレベルシフト回路50とともに供されている。これによって、行駆動回路の他の回路へ供給されるパワーレールをシフトさせることが可能となり、行波形の所望のシフトが生じる。よって行駆動の行波形生成回路は従来のものであって良い。シフト回路は、センシング回路又は制御回路54からの1つ以上の入力52によって制御される。
【００３５】
一の例では、センシング回路/制御回路54は温度センサーを有する。そこで制御回路はオン状態のゲート電圧及びオフ状態のゲート電圧を温度に依存してシフトさせる。特に高温においてよりも低温において大きな値にシフトさせる。
【００３６】
その代わり又は付加的に、センシング回路/制御回路はディスプレイリフレッシュレートを回路50に与えて良い。ディスプレイはそれぞれ異なる動作モードでそれぞれ異なるリフレッシュレートを有して良い。たとえば、低いリフレッシュレートはスタンバイモードでの動作又は遅く変化する像が表示されるような他の動作モードにおいて使用可能である。これは省電力技術となり、本発明はさらなる省電力チャンスを与える。リフレッシュレートそれ自身温度に依存して制御されて良い。たとえばLC応答が遅く、漏れ電流が小さいときには、低温においては遅いリフレッシュレートでも可能である。
【００３７】
本発明を使用したゲート電圧の適応した制御は、画素回路が一般的な環境条件及び駆動条件で満足行くように機能できるようにする一方で、行アドレスパルスの電圧高さを減少させることが可能である。
【００３８】
図5で図示された回路の実装は当業者にとっては当たり前のことである。
【００３９】
図6は、図4の共通電極駆動方法について、行波形が温度上昇に対してどのようにして時間発展するのかを図示している。図示しているように、完全波形は時間経過でシフトするが、同じパルス高を保持している。本発明はまた、他のアドレス指定方法へ応用することが可能である。図6は単に一例として挙げただけである。
【００４０】
本発明は従来のキックバック補償を採用することが可能である。たとえば、たとえ他の補償方法が採用可能であるとしても、DCオフセットを図4の共通電極波形48へ適用することは可能である。
【００４１】
本発明によって可能となる省電力は携帯装置において特に利点がある。図7は本発明のディスプレイ装置72を有する携帯電話70を図示している。本発明の駆動方法は省電力を可能にし、従ってバッテリー寿命を延ばすことになる。
【００４２】
本発明は多くの異なる技術を使用したディスプレイへ応用することが可能である。アモルファスシリコン駆動トランジスタは特に大きな電圧変動が必要であるが、本発明はまた、多結晶シリコン画素トランジスタを使用したディスプレイへ応用することも可能である。さらに、本発明は他のディスプレイ技術への応用が可能で、液晶ディスプレイに限定されるものではない。
【００４３】
“行”及び“列”という語は本明細書及び請求項においてはやや任意性がある。これらの語は、を有する素子のアレイがあり、アレイは共通の接続を共有する素子からなる直交する複数の線で構成されているということを明確にすることを意図している。たとえ行がディスプレイの側部から側部へ延び、列が上部から下部へ延びると通常考えられるとしても、これらの語の使用はこの点に於いては限定を意図していない。
【００４４】
行回路及び列回路は集積回路として実装可能であり、本発明はまた、上述のディスプレイアーキテクチャを実装する行回路にも関する。
【００４５】
本発明の他の態様は当業者には明白である。
【図面の簡単な説明】
【００４６】
【図１】アクティブマトリックスディスプレイ装置における既知の画素構成の一例を図示する。
【図２】行駆動回路及び列駆動回路を含むディスプレイ装置を図示する。
【図３】アクティブマトリックスディスプレイの駆動に使用可能な（既知の）行波形を図示する。
【図４】アクティブマトリックスディスプレイの駆動に使用可能な図3とは異なる（既知の）行波形を図示する。
【図５】本発明に従った、行信号を生成する回路の例を図示する。
【図６】本発明の行駆動回路によって生成された行波形の例を図示する。
【図７】本発明のディスプレイを使用した携帯電話を図示する。
【図１】
2007522498.tif 000003
【図２】
2007522498.tif 000004
【図３】
2007522498.tif 000005
【図４】
2007522498.tif 000006
【図５】
2007522498.tif 000007
【図６】
2007522498.tif 000008
【図７】
2007522498.tif 000009
【国際調査報告】
2007522498.tif 000010
2007522498.tif 000011