(57)【要約】本発明は、連続量（Ｉ１）の時間離散制御に関する。時間離散制御のより高い分解能を達成し、且つ、低周波効果による不安定な制御を回避するために、人為的な可変な外乱が時間離散制御に含まれる少なくとも１つの信号へ導入される。対応する制御回路は、連続量（Ｉ１）の時間離散制御を実行するよう構成された構成要素（１０−１４）と、更に、制御回路における少なくとも１つの信号へ人為的な可変な外乱を導入するよう構成された少なくとも１つの構成要素（２０，２１）とを設けられている。
2007538488.tif 000002
【特許請求の範囲】
【請求項１】
連続量の時間離散制御を改善するための方法であって、
前記時間離散制御に含まれる少なくとも１つの信号へ人為的な可変な外乱を導入するステップを有する方法。
【請求項２】
前記人為的な可変な外乱は、前記連続量の測定値を表す信号、所望の値からの前記連続量の値の偏差を検出するために用いられる基準値を表す信号、及び前記連続量を所望の値へ調整するために用いられる信号、のうちの少なくとも１つへ導入される、ことを特徴とする請求項１記載の方法。
【請求項３】
前記人為的な可変な外乱は、前記時間離散制御に含まれる少なくとも１つの信号へ可変な外乱信号を加えることによって導入される、ことを特徴とする請求項１記載の方法。
【請求項４】
前記可変な外乱信号は、ノイズ発生器又は疑似ノイズ発生器の１つにより発生する、ことを特徴とする請求項３記載の方法。
【請求項５】
前記人為的な可変な外乱は、可変な時間遅延により前記時間離散制御に含まれる少なくとも１つの信号を遅延させることによって導入される、ことを特徴とする請求項１記載の方法。
【請求項６】
前記人為的な外乱は、前記時間離散制御の動作周波数と同期する、ことを特徴とする請求項１記載の方法。
【請求項７】
前記時間離散制御は、前記連続量を制御するために少なくとも１つのスイッチング素子を切り替えるステップを有し、
前記少なくとも１つの人為的な可変な外乱は、前記少なくとも１つのスイッチング素子の切替え周波数の周波数分割から導出される、
ことを特徴とする請求項１記載の方法。
【請求項８】
前記時間離散制御は、該時間離散制御によって制御される前記連続量を構成する電流を低域通過フィルタへ供給する少なくとも１つのスイッチング素子を切り替えるステップを有し、
前記人為的な可変な外乱の固有周波数は、前記低域通過フィルタの遮断周波数よりも高くなるよう設定され、
前記少なくとも１つの人為的な可変な信号の前記固有周波数は、前記少なくとも１つのスイッチング素子の切替え周波数よりも低くなるよう設定される、
ことを特徴とする請求項１記載の方法。
【請求項９】
前記人為的な可変な外乱は、零の平均値を有する、ことを特徴とする請求項１記載の方法。
【請求項１０】
連続量の時間離散制御を実行するよう構成された構成要素と、当該制御回路における少なくとも１つの信号へ人為的な可変な外乱を導入するよう構成された少なくとも１つの構成要素とを有する制御回路。
【請求項１１】
請求項１０記載の制御回路を有する装置。
【請求項１２】
所定の電流を負荷へ供給するための電源モジュールであって、
当該制御回路によって制御される前記連続量は、前記電源モジュールによって供給される電流である、
ことを特徴とする請求項１１記載の装置。
【請求項１３】
請求項１０記載の制御回路を有する機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、連続量の時間離散制御を改善するための方法に関する。本発明は、同様に、連続量の時間離散制御を実行するよう構成された構成要素を有する制御回路と、このような制御回路を有する装置及び機器に関する。
【背景技術】
【０００２】
多数の電子装置又はシステムは、例えば、特定の構成要素へ供給される電流のような、連続量の制御を必要とする。
【０００３】
今日、このような連続量は、しばしば、時間離散制御回路によって制御される。時間離散制御回路の例は、信号処理装置又はプログラム可能な論理構成要素を有するデジタル制御器である。費用効率が高いことが、時間離散制御回路の利点である。時間離散制御回路は、従来のアナログ回路では信頼できる方法で実現され得ない非常に複雑な制御過程を実現することを可能にする。しかし、時間離散制御回路は、基準信号の値からの、制御される連続量の値の偏差に如何なる任意の時点でも反応することができるわけではないという欠点を有する。むしろ、それらは、サンプリング・インスタンスと呼ばれる所定の場合にしか反応することができない。サンプリング・インスタンスは、通常、多数の所定最小時間単位、即ち、時間離散制御回路が実施されるシステムのクロック周期だけ、間隔を空けられている。
【０００４】
連続時間スケールで動作する従来の制御回路とは対照的に、基準信号の値からの、制御される量の値の偏差は、次のサンプリング・インスタンスでの時間離散制御回路の反応しか生じさせない。その間に、制御誤差は、更に蓄積しうる。ある制御システムでは、これは、制御の品質の顕著な欠陥の原因となりうる、周期的に繰り返す制御誤差をもたらしうる。これは、特に、原点で極を有する伝達関数を有するそれらの制御システムに当てはまる。誤差が大きくなればなるほど、クロック周期は、制御されるシステムのダイナミックと比較してますます長くなる。
【０００５】
示される問題について、図１を参照して更に詳細に説明する。図１は、超高圧（ＵＨＰ）ランプ用の電源モジュールの回路図であって、ＵＨＰランプは、モジュールの出力へ接続されている。
【０００６】
電源モジュールは、直流電圧源ＶＤＣと接地ＧＮＤとの間に直列に接続された２つのスイッチング素子Ｓ１及びＳ２を有する。２つのスイッチング素子Ｓ１及びＳ２の間の接続は、更に、コイルＬ１及びキャパシタＣｆｉｌｔを介して接地ＧＮＤへ接続されている。コイルＬ１及びキャパシタＣｆｉｌｔは、ある遮断周波数を有する低域通過フィルタを形成する。ＵＨＰランプは、電圧ＶＬを供給されるよう、キャパシタＣｆｉｌｔへ並列に負荷Ｒとして接続されている。負荷Ｒの両端の電圧ＶＬは、正であって、電源電圧ＶＤＣよりも小さくあるべきである。これは、第１のスイッチング素子Ｓ１及及び第２のスイッチング素子Ｓ２をオン及びオフに交互に切り替えることによって達成される。キャパシタＣｆｉｌｔのフィルタ効果は、負荷Ｒが小さな交流しか流さないことを確実にするのに十分な大きさであるべきである。即ち、フィルタの遮断周波数は、回路の動作周波数を著しく下回ると推測される。
【０００７】
必要とされるようにスイッチング素子Ｓ１及びＳ２を制御するために、制御回路が設けられる。制御回路は、電流検出器１０と、比較器１１と、遅延素子１２と、第１の反転ドライバ１３と、第２のドライバ１４とを有する。電流検出器１０は、コイルＬ１を流れる電流Ｉ１を検出し、結果として得られる測定値を比較器１１の第１の入力へ供給する。基準値Ｉｒｅｆは、比較器１１の第２の入力へ入力される。比較器１１は、その入力で受けた値を比較し、対応する制御信号を遅延素子１２へ出力する。遅延素子１２は、一方で第１の反転ドライバ１３へ、他方で第２のドライバ１４へ、所定の遅延を伴って制御信号を送る。第１の反転ドライバ１３は、増幅され、遅延された制御信号により第１のスイッチング素子Ｓ１を制御し、第２のドライバ１４は、増幅され、反転され、遅延された制御信号により第２のスイッチング素子Ｓ２を制御する。
【０００８】
第１のスイッチＳ１が閉じられ、電源電圧ＶＤＣがキャパシタＣｆｉｌｔの両端の電圧、ひいては同じく負荷Ｒの両端の電圧ＶＬを超えている限りコイルＬ１を流れる電流Ｉ１は増大しうる。比較器１１が、基準値ＩｒｅｆがコイルＬ１を流れる電流Ｉ１を表す測定値によって超えられたことを検出する場合に、遅延素子１２によって引き起こされた所定の遅延ΔＴの後に、第１のスイッチング素子Ｓ１はオフに切り替えられ、第２のスイッチング素子Ｓ２はオンに切り替えられる。
【０００９】
この切替えが生ずる電流ＩＳ１，ｏｆｆは、以下の式：
【００１０】
【数１】
2007538488.tif 000003
によって与えられる。
【００１１】
切替えの結果として、コイルＬ１を流れる電流Ｉ１は、比較器１１が、基準値ＩｒｅｆがコイルＬ１を流れる電流Ｉ１を表す測定値を再び超えることを検出するまで、再び減少しうる。遅延素子１２によって引き起こされた所定の遅延ΔＴの後、第２のスイッチング素子Ｓ２は再びオフに切り替えられ、第１のスイッチング素子Ｓ１は再びオンに切り替えられる。
【００１２】
この切替えが生ずる電流ＩＳ２，ｏｆｆは、以下の式：
【００１３】
【数２】
2007538488.tif 000004
によって与えられる。
【００１４】
前出の切替えは、電源モジュールが固有周波数により動作するように、連続的に繰り返される。この周波数ｆは、以下の式：
【００１５】
【数３】
2007538488.tif 000005
によって与えられる。
【００１６】
このような電源モジュールの制御部は、例えば、一定のクロック周波数を有するカウンタ動作により遅延素子１２を実現することによって、時間離散方式で構築可能である。しかし、これは、最も不利な場合において、実質の遅延が厳密には所望の遅延ΔＴよりも長い一クロック周期ｔｃであることを暗示する。これは、比較器イベントがサンプリング・インスタンスの直後に起こる場合に生ずる。これは、最大で、以下：
【００１７】
【数４】
2007538488.tif 000006
の真の電流における誤差ΔＩＳ１，ｏｆｆ、ΔＩＳ２，ｏｆｆをもたらす。
【００１８】
線形時間スケールでの電流変化として、出力電流の平均誤差
【００１９】
【数５】
2007538488.tif 000007
は、以下の式：
【００２０】
【数６】
2007538488.tif 000008
であるよう決定されうる。
【００２１】
この誤差は、その後の動作周期に影響を及ぼし、時間的に繰り返すパターンを引き起こす。このパターンの固有周波数は、電源電圧ＶＤＣと、電源モジュールの出力で供給される電圧ＶＬとの間の関係に依存する。固有周波数は、キャパシタＣｆｉｌｔのフィルタ特性がキャパシタＣｆｉｌｔを負荷Ｒから離れた位置に置くことができないほどに低いことがある。結果として、負荷Ｒに供給される直流電流における残留リップルは、著しく増大する。同様に、より一層増大した電流リップルの原因となるフィルタ応答周波数が引き起こされることがあり得る。
【００２２】
前出の問題は、従来の連続モード制御回路と比較して著しい誤差が生じないように制御回路のクロック周波数を増大させることによって軽減される。しかし、最終的に、これは、今度は高い電流消費、高い費用及び高い電磁放射の形で新しい問題を暗示する、非現実的に高いサンプリングレートをもたらす。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明は、連続量の時間離散制御の品質を改善することを目的とする。
【課題を解決するための手段】
【００２４】
連続量の時間離散制御を改善するための方法が提案され、この方法は、前記時間離散制御に含まれる少なくとも１つの信号へ人為的な可変な外乱を導入するステップを有する。
【００２５】
更に、制御回路が提案され、この制御回路は、連続量の時間離散制御を実行するよう構成された構成要素と、更に、当該制御回路において少なくとも１つの信号へ人為的な可変な外乱を導入するよう構成された少なくとも１つの構成要素とを有する。
【００２６】
最後に、このような制御回路を有する装置及びこのような制御回路を有する機器が提案される。
【００２７】
本発明は、前記時間離散制御に含まれる少なくとも１つの信号が意図的に妨げられる場合に、例えば、用いられるフィルタの遮断周波数を越えて、繰り返しパターンの固有周波数がシフトされうるという考えに基づく。
【００２８】
本発明の利点は、クロック周波数を増大させることなく、時間離散制御の品質を改善すること、即ち、制御のより高い分解能を達成し、且つ、低周波により繰り返す誤差パターンによる不安定な制御を回避することを可能にする点である。本発明を実施するために必要とされる更なる費用は、最低限か、あるいは発生しないかのいずれかである。
【００２９】
前記人為的な可変な外乱は、前記時間離散制御に含まれる様々な信号へ、従って、制御回路の様々な場所で導入される。前記外乱は、例えば、制御されるべき連続量の測定値を表す信号へ、導入されうる。これに対して、前記外乱は、提案される制御回路の測定値のための入力部へ印加されうる。更に、前記外乱は、例えば、所望の値からの前記連続量の値の偏差を検出するために用いられる基準値を表す信号へ、導入されうる。これに対して、前記外乱は、提案される制御回路の基準信号のための入力部へ印加されうる。更に、前記外乱は、前記連続量を所望の値へ調整するために用いられる信号へ、導入されうる。これに対して、前記外乱は、前記制御回路の制御信号の出力へ印加されうる。
【００３０】
前記人為的な可変な外乱は、様々な方法で導入可能である。例えば、それは、前記時間離散制御に含まれる少なくとも１つの信号へ可変な外乱信号を加えることによって、導入されうる。このような外乱信号は、例えば、ノイズ発生器により又は疑似ノイズ発生器により発生しうる。代替的に、前記外乱は、例えば、可変な時間遅延により前記時間離散制御に含まれる少なくとも１つの信号を遅延させることによって導入されうる。
【００３１】
本発明の一実施例で、前記人為的な外乱の周波数は、制御信号が供給される周波数を有する時間離散制御の動作制御と同期する。これは、低周波相互変調積が除外されうるという利点を有する。前記時間離散制御が、例えば、連続量を制御するために少なくとも１つのスイッチング素子を切り替えるステップを有するならば、同期は、少なくとも１つのスイッチング素子の切替え周波数の周波数分割から前記可変な外乱を導出することによって達成されうる。
【００３２】
本発明は、特に、前記時間離散制御が、制御されるべき前記連続量を構成する電流を低域通過フィルタへ供給する少なくとも１つのスイッチング素子を切り替えるために用いられる場合に適する。その場合に、前記人為的な可変な外乱の固有周波数は、有利に、前記低域通過フィルタの遮断周波数よりも高く、且つ、前記少なくとも１つのスイッチング素子の切替え周波数よりも低くなるよう設定される。それによって、前記外乱の周波数は、低域通過フィルタによって除去されるために十分高いが、前記連続量の実際の制御の変造を回避するために十分に低いことが確実にされうる。
【００３３】
前記人為的な可変な外乱によるオフセットエラーは、前記人為的な可変な外乱が零の平均値を有することを確実にすることによって、回避可能である。
【００３４】
本発明は、如何なる時間離散制御システムでも実施可能である。提案される制御回路は、例えば、連続量が時間離散制御で動作する制御回路により制御されるべき如何なる装置又は機器においても実施可能である。機器は、例えば、投写機であり、一方、装置は、例えば、このような投写機用の電源モジュールでありうる。その場合に、連続量は、例えば、投写機の投写ランプへ電源モジュールによって供給される電流でありうる。
【発明を実施するための最良の形態】
【００３５】
本発明のこれら及び他の態様は、添付の図面を参照して以下で記述される実施例から明らかであり、それらを参照して説明される。
【実施例１】
【００３６】
図２は、ＵＨＰランプ用の電源モジュールの関連する部分と、この電源モジュールへ接続されたＵＨＰランプとを有するシステムの回路図である。システムは、例えば、点線によって示された投写機の一部２であっても良い。電源モジュールは、本発明の第１の実施例に従って高度な制御を可能にする制御回路を有する。
【００３７】
電源モジュールは、直流電圧源ＶＤＣと接地ＧＮＤとの間に直列に接続された２つのスイッチング素子Ｓ１、Ｓ２を有する。２つのスイッチング素子の間の接続は、コイルＬ１及びキャパシタＣｆｉｌｔを介して接地ＧＮＤへと更に接続されている。ＵＨＰランプは、電圧ＶＬを供給されるよう、キャパシタＣｆｉｌｔへ並列に負荷Ｒとして接続されている。
【００３８】
スイッチング素子Ｓ１及びＳ２は、電源モジュールの制御回路によって制御される。制御回路は、この目的のために、コイルＬ１を流れる電流Ｉ１を測定する電流検出器１０を有する。電流検出器１０は、加算素子２０を介して比較器１１の第１の入力へ接続されている。外乱信号発生器Ｎ２１は、第２の入力を加算素子２０へ供給する。基準値Ｉｒｅｆは、比較器１１の第２の入力へ印加される。比較器１１の出力は、遅延素子１２へ接続されている。遅延素子１２は、一方で、第１のスイッチング素子Ｓ１への制御アクセスを有する第１の反転ドライバ１３へ、他方で、第２のスイッチング素子Ｓ２への制御アクセスを有する第２の反転ドライバ１４へ接続されている。随意的に、遅延素子１２の出力は、破線によって図２内に示されているように、外乱信号発生器２１の制御入力へ更に結合されている。
【００３９】
外乱信号発生器２１及び加算素子２０を除いて、電源モジュールの構成は、このように図１と同じであって、同じ参照符号が対応する構成要素に用いられている。
【００４０】
従来の電源モジュールの場合と同じく、利用可能な直流電圧ＶＤＣは、スイッチング素子Ｓ１及びＳ２の相反制御によりダウンコンバートされる。結果として得られる、コイルＬ１を流れる電流は、所要の値の正の直流電圧ＶＬがＵＨＰランプへ印加されうるように、キャパシタＣｆｉｌｔによって平滑化される。電圧ＶＬの値は、切替え速度を変更することによって調整可能である。キャパシタＣｆｉｌｔの大きさは、ＵＨＰランプへ供給される電流の残留交流成分が僅かしかないことを確実にするよう十分に大きい。
【００４１】
以下、制御回路によるスイッチング素子Ｓ１及びＳ２の制御について、図３を参照して説明する。
【００４２】
スイッチング素子Ｓ１及びＳ２を制御するために、コイルＬ１を流れる電流Ｉ１は、電力検出器１０によって測定される。図１を参照して提示された従来のシステムとは対照的に、測定値は、最初に、加算素子２０へ供給される。加算素子２０で、外乱信号発生器２１によって供給された外乱信号は、測定値へ加えられる。本発明の第１の実施例では、このようにして、加算素子２０及び外乱信号発生器２１は、時間離散制御に含まれる信号へ外乱を導入する制御回路の構成要素を構成する。
【００４３】
この場合に、比較器１１は、合計値を基準値Ｉｒｅｆと比較する。合計値が前に基準値Ｉｒｅｆを下回っており、比較器１１が、合計値が基準値Ｉｒｅｆを超えたことを検出する場合に、比較器は低値を出力する。合計値が前に基準値Ｉｒｅｆを上回っており、比較器１１が、合計値が基準値Ｉｒｅｆを下回ったことを検出する場合に、比較器１１は高値を出力する。全ての他の場合に、比較器１１は前と同じ値を出力し、前出の測定、加算及び比較は、更なる結果を用いずに継続される。
【００４４】
遅延素子１２は、およそΔＴの時間だけ比較器１１の出力を遅延させる。更に具体的には、遅延素子１２は、システムのクロック信号の所定の数ｎを数えるカウンタである。ここで、ｔｃはシステムのクロック周期であり、ΔＴ＝ｔｃ＊ｎである。実際に印加される遅延は、カウンタのトリガ・インスタンスに依存して、依然としてｔｃの期間までだけ長くなりうる。トリガ・インスタンスは、加えられた外乱信号により更に変更される。遅延された信号は、適切な値への遅延された信号の適用のために第１の反転ドライバ１３へ、且つ、適切な値への遅延された信号の適用のために及び反転のために第２のドライバ１４へ供給される。第１の反転ドライバ１３及び第２のドライバ１４の出力は、その場合に、スイッチング素子Ｓ１及びＳ２を制御するために使用される。
【００４５】
夫々のドライバ１３、１４の出力が高いならば、関連するスイッチング素子は、オンに切り替えられるか、あるいはオンに切り替えられたままとされ、夫々のドライバ１３、１４の出力が低いならば、関連するスイッチング素子は、オフに切り替えられるか、あるいはオフに切り替えられたままとされる。
【００４６】
外乱信号発生器２１によって加算素子２０へ供給される外乱信号の固有周波数は、一方では、如何なる場合であってもコイルＬ１及びキャパシタＣｆｉｌｔによって形成される低域通過フィルタの遮断周波数よりも高くなるよう、十分に高く選択される。他方で、外乱信号の固有周波数は、電源モジュールの実際の動作周波数よりも低く、即ち、結果として得られる切替え周波数よりも低く選択される。更に、外乱信号は、オフセットエラーを回避するために、その平均値が零であるように選択される。これらの必要条件は、例えば、ノイズ発生器又は疑似ノイズ発生器により満足されうる。外乱信号の提案される固有周波数により、コイルＬ１及びキャパシタＣｆｉｌｔによって形成された低域通過フィルタによって除去されない低周波の可能な繰り返しパターンが回避され、一方、電源の実際の制御は、コイルＬ１及びキャパシタＣｆｉｌｔのフィルタ特性により著しくは影響を及ぼされないことが確実にされうる。
【００４７】
外乱信号の固有周波数が、更に、システムの動作周波数に同期するならば、更なる低周波相互変調積は、除外されることが確実にされる。
【００４８】
図４は、一例として、極めて単純な外乱信号を生成する外乱信号発生器Ｎ２１を表す。外乱信号は、電源モジュールの動作周波数に同期する。外乱信号発生器２１は、互いへ直列に接続された、反結合された信号エッジトリガＤフリップフロップ４０と、キャパシタＣと、増幅器４１とを有する。外乱信号発生器２１、ひいてはフリップフロップ４０は、遅延素子１２の出力信号を入力信号として受信して、電源モジュールの動作周波数を決定する。フリップフロップ４０は、電源モジュールの動作周波数の正確に半分である周波数を有する外乱信号を出力する。キャパシタＣは、外乱信号において直流成分の発生を妨げる。増幅器４１は、外乱信号の適切な振幅を設定する。この振幅は、大き過ぎるべきではない。増幅器４１の出力は、外乱信号発生器２１の出力を構成しており、加算素子２０へ接続されている。
【００４９】
同様の方法で、基準信号Ｉｒｅｆは、外乱信号と混合されうる。
【実施例２】
【００５０】
図５は、ＵＨＰランプ用の電源モジュールと、この電源モジュールへ接続されたＵＨＰランプとを有する他のシステムの回路図である。この場合に、電源モジュールは、本発明の第２の実施例に従って高度な制御を可能にする制御回路を有する。この第２の実施例に関して、アナログ部分は必要とされない。むしろ、本発明は、デジタル部品によって実現される。
【００５１】
電源モジュールは、やはり、２つのスイッチング素子Ｓ１及びＳ２と、コイルＬ１と、キャパシタＣｆｉｌｔとを有する。これらは、図２で表された実施例と厳密に同じように配置され、動作する。キャパシタＣｆｉｌｔに並列に、更に、ＵＨＰランプが、やはり負荷として接続されている。
【００５２】
更に、コイルＬ１を流れる電流を測定する電流検出器１０は、比較器１１の第１の入力へ接続され、一方、基準値Ｉｒｅｆは、比較器１１の第２の入力へ供給されている。比較器１１の出力は、第１の遅延素子１２へ接続されている。第１の遅延素子１２の出力は、一方で、第２の遅延素子５０を介して第１の反転ドライバ１３へ、他方で、第３の遅延素子５１を介して第２のドライバ１４へ接続されている。第２及び第３の遅延素子５０、５１は、両方とも、オン及びオフの切替えが可能である。第２の遅延素子５０及び第３の遅延素子５１の遅延時間は、システムのクロック周期ｔｃの整数の倍数であり、夫々、ｎ１ｔｃ及びｎ２ｔｃとして表される。本実施例で、一例として、負荷Ｒの両端の電圧ＶＬは、電源電圧ＶＤＣの１／４から１／３の範囲にあるべきであるとする。この特別な場合のために、ｎ１＝１及びｎ２＝２の有利な値が選択されている。
【００５３】
簡単な周波数分割器５２は、第２及び第３の遅延素子５０、５１への制御アクセスを有する。周波数分割器５２は、第１の遅延素子１２の出力によって制御される。
【００５４】
以下、制御回路によるスイッチング素子Ｓ１及びＳ２の制御について、図６を参照して説明する。
【００５５】
スイッチング素子Ｓ１及びＳ２を制御するために、コイルＬ１を流れる電流Ｉ１は、電流検出器１０によって測定される。測定値は、比較器１１へ供給され、比較器１１は、測定値を基準値Ｉｒｅｆと比較する。測定値が前に基準値Ｉｒｅｆを下回っており、比較器１１が、測定値が基準値Ｉｒｅｆを超えたことを検出する場合に、比較器１１は低値を出力する。測定値が前に基準値Ｉｒｅｆを上回っており、比較器１１が、測定値が基準値Ｉｒｅｆを下回ったことを検出する場合に、比較器１１は高値を出力する。全ての他の場合に、比較器１１は前と同じ値を出力し、前出の測定、加算及び比較は、更なる結果を用いずに継続される。
【００５６】
遅延素子１２は、時間ΔＴだけ比較器１１の出力を遅延させる。更に具体的には、遅延素子１２は、システムのクロック信号の所定の数ｎを数えるカウンタである。ここで、ｔｃはシステムのクロック周期であり、ΔＴ＝ｔｃ＊ｎである。実際に印加される遅延は、カウンタのトリガ・インスタンスに依存して、依然としてｔｃの期間までだけ長くなりうる。
【００５７】
遅延された信号は、適切な値への適用のために第２の遅延素子５０を介して第１の反転ドライバ１３へ、且つ、適切な値への適用ため及び反転のために第３の遅延素子５１を介して第２のドライバ１４へ供給される。第２の遅延素子５０及び第３の遅延素子５１によって印加される実際の遅延は、遅延素子１２の出力によって示された移行の方向に依存する。低から高値への移行の場合には、遅延された信号は、更に、ｎ１のクロック周期だけ遅延され、一方、高から低値への移行の場合には、遅延された信号は、更に、ｎ２のクロック周期だけ遅延される。第２の遅延素子５０及び第３の遅延素子５１は、それらが周波数分割器５２によってオンにされる場合にのみ、受信した信号を夫々のドライバへ送る前に遅延させる。第１の反転ドライバ１３及び第２のドライバ１４の出力は、スイッチング素子Ｓ１及びＳ２を制御するために使用される。夫々のドライバ１３、１４の出力が高いならば、関連するスイッチング素子Ｓ１、Ｓ２は、オンに切り替えられ、夫々のドライバ１３、１４の出力が低いならば、関連するスイッチング素子Ｓ１、Ｓ２は、オフに切り替えられる。
【００５８】
第２の遅延素子５０及び第３の遅延素子５１を制御するために、周波数分割器５２は、第１の遅延素子１２によって供給される信号の周波数を、所定の係数で、例えば、２で割り、結果として得られる周波数により第２及び第３の遅延素子５０、５１を並列にオン及びオフとする。
【００５９】
従って、その時間離散動作による第１の遅延素子１２によって出力される信号における低周波の可能な繰り返しパターンは、より一層高い周波数によって置き換えられる。結果として、前に非常に低かった繰り返し周波数は著しく増大し、電流制御の効果的な分解能が改善される。結果として得られる如何なる高い繰り返し周波数も、コイルＬ１及びキャパシタＣｆｉｌｔによって形成される低域通過フィルタによって除去される。
【００６０】
本発明の第２の実施例では、このようにして、周波数分割器５２、第２の遅延素子５０及び第３の遅延素子５１は、時間離散制御に含まれる信号へ外乱を導入する制御回路の構成要素を構成する。
【００６１】
手短に述べると、全ての提示された実施例は、外乱信号を導入することによって人為的により高い分解能を達成するよう、電源モジュールのフィルタ特性を活用する。１つの結果として、低周波で繰り返すエラーパターンの影響は弱められる。
【００６２】
明らかなように、本発明の上記実施例は、本発明の多種多様な可能な実施例のほんの幾つかを表したに過ぎない。更に、特許請求の範囲の参照符号は、請求の範囲を限定しているわけではなく、請求の理解を容易にするために過ぎない。更に、明らかなように、特許請求の範囲における語「有する」は、他の要素又はステップを除外しているわけではなく、特許請求の範囲における語「１つの」は、複数個を除外しているわけではない。
【図面の簡単な説明】
【００６３】
【図１】ＵＨＰランプが接続される、ＵＨＰランプ用の従来の電源モジュールの関連部分の回路図である。
【図２】ＵＨＰランプが接続される、本発明に従うＵＨＰランプ用の電源モジュールの関連部分の第１の実施例の回路図である。
【図３】図２の電源モジュールの制御部の動作を表すフローチャートである。
【図４】図２の電源モジュールで用いられうる、例となる外乱信号発生器のブロック図である。
【図５】ＵＨＰランプが接続される、本発明に従うＵＨＰランプ用の電源モジュールの第２の実施例の回路図である。
【図６】図５の電源モジュールの制御部の動作を表すフローチャートである。
【図１】
2007538488.tif 000009
【図２】
2007538488.tif 000010
【図３】
2007538488.tif 000011
【図４】
2007538488.tif 000012
【図５】
2007538488.tif 000013
【図６】
2007538488.tif 000014
【国際調査報告】
2007538488.tif 000015
2007538488.tif 000016