(57)【要約】【課題】電界効果デバイスのゲート材料を提供すること。【解決手段】電界効果デバイスのゲート材料として用いられるＴａおよびＮの化合物であって、さらに別の元素を含む可能性があり、約２０ｍΩｃｍより小さな比抵抗を有し、約０．９より大きなＮ対Ｔａの元素比を有する化合物が開示される。そのような化合物の代表的な実施態様であるＴａＳｉＮは、誘電体層および高ｋ誘電体層を含むＳｉＯ２上の一般的なＣＭＯＳプロセス温度で安定であり、ｎ型Ｓｉの仕事関数に近い仕事関数を有する。第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）などのアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種をＴａ前駆体として用いる化学的気相堆積方法によって、金属性Ｔａ−Ｎ化合物を堆積する。この堆積は共形であり、これらのＴａ−Ｎ金属化合物のＣＭＯＳプロセスフローへの融通の利く導入を可能にする。ＴａＮまたはＴａＳｉＮを用いて加工されたデバイスは、ほぼ理想的な特性を示す。【選択図】図３【特許請求の範囲】
【請求項１】
Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、ＴａおよびＮを含む化合物を形成する化学的気相堆積（ＣＶＤ）方法。
【請求項２】
前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として、第３アミルイミドトリス（ジメチルアミド）Ｔａを選ぶ工程をさらに含む、請求項１に記載の方法。
【請求項３】
窒素を供給する前記前駆体としてアンモニアを選ぶ工程をさらに含む、請求項１に記載の方法。
【請求項４】
前記化合物をＴａＮおよびＴａＳｉＮからなる群から選ぶ工程をさらに含む、請求項１に記載の方法。
【請求項５】
前記化合物中のＮ対Ｔａの元素比を約０．９より大きくなるように選ぶ工程をさらに含む、請求項４に記載の方法。
【請求項６】
前記ＴａＳｉＮのためのＳｉ前駆体をシランおよびジシランからなる群から選ぶ工程をさらに含む、請求項４に記載の方法。
【請求項７】
キャリアガスとして水素を用いる工程をさらに含む、請求項１に記載の方法。
【請求項８】
前記Ｎ対Ｔａの元素比を約０．９より大きくなるように選ぶことをさらに含み、前記化合物は約２０ｍΩｃｍより小さな比抵抗を有する、請求項１に記載の方法。
【請求項９】
ゲート誘電体およびゲートを有する半導体電界効果デバイスであって、前記ゲートは前記ゲート誘電体上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物中の前記Ｎ対Ｔａの元素比は約０．９より大きい半導体電界効果デバイス。
【請求項１０】
前記化合物はＴａＮまたはＴａＳｉＮである、請求項９に記載の電界効果デバイス。
【請求項１１】
前記ＴａＮ中の前記Ｎ対Ｔａの元素比は約０．９と１．１との間である、請求項１０に記載の電界効果デバイス。
【請求項１２】
前記ＴａＮは結晶性の物質構造を有する、請求項１１に記載の電界効果デバイス。
【請求項１３】
前記ＴａＳｉＮ中の前記Ｓｉ対Ｔａの元素比は約０．３５と０．５との間である、請求項１０に記載の電界効果デバイス。
【請求項１４】
前記ＴａＳｉＮは実質的に非晶質の物質構造を有する、請求項１３に記載の電界効果デバイス。
【請求項１５】
前記ＴａＳｉＮは、約３００ｍＶの範囲内でｎ−ドープしたＳｉの仕事関数に等しい仕事関数を有する、請求項１０に記載の電界効果デバイス。
【請求項１６】
前記ゲート誘電体は、約５ｎｍより小さな実効酸化膜厚を有する、請求項９に記載の電界効果デバイス。
【請求項１７】
前記ゲート誘電体は、約２ｎｍより小さな実効酸化膜厚を有する、請求項１６に記載の電界効果デバイス。
【請求項１８】
前記ゲート誘電体はＳｉＯ２を含む、請求項９に記載の電界効果デバイス。
【請求項１９】
前記ゲート誘電体は高ｋ誘電体材料を含む、請求項９に記載の電界効果デバイス。
【請求項２０】
前記デバイスは、Ｓｉ系のＭＯＳトランジスタである、請求項９に記載の電界効果デバイス。
【請求項２１】
前記デバイスは、ＮＭＯＳトランジスタである、請求項２０に記載の電界効果デバイス。
【請求項２２】
前記ＮＭＯＳトランジスタは、約０．１５Ｖと０．５５Ｖとの間のしきい値電圧を有する、請求項２１に記載の電界効果デバイス。
【請求項２３】
ゲート誘電体を有する半導体電界効果デバイスを形成する方法であって、Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる化学的気相堆積（ＣＶＤ）を用いることによって、前記ゲート誘電体上にＴａおよびＮを含む化合物を堆積する工程を含む方法。
【請求項２４】
約２０ｍΩｃｍより小さな比抵抗を有する前記化合物を選ぶ工程をさらに含む、請求項２３に記載の方法。
【請求項２５】
前記化合物中の前記Ｎ対Ｔａの元素比を約０．９より大きくなるように選ぶ工程をさらに含む、請求項２３に記載の方法。
【請求項２６】
前記化合物をＴａＮおよびＴａＳｉＮからなる群から選ぶ工程をさらに含む、請求項２３に記載の方法。
【請求項２７】
前記ＴａＮ中の前記Ｎ対Ｔａの元素比を約０．９と１．１との間になるように選ぶ工程をさらに含む、請求項２６に記載の方法。
【請求項２８】
前記ＴａＳｉＮ中の前記Ｓｉ対Ｔａの元素比を約０．３５と０．５との間になるように選ぶ工程をさらに含む、請求項２６に記載の方法。
【請求項２９】
前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として第３アミルイミドトリス（ジメチルアミド）Ｔａを選ぶ工程をさらに含む、請求項２３に記載の方法。
【請求項３０】
前記化合物を最高約１０００℃に加熱する工程をさらに含む、請求項２３に記載の方法。
【請求項３１】
ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の前に実行される、請求項２３に記載の方法。
【請求項３２】
ソースおよびドレインを準備する工程をさらに含み、前記化合物を堆積する工程は、前記ソースおよび前記ドレインを準備する工程の後に実行される、請求項２３に記載の方法。
【請求項３３】
前記堆積する工程は、パターン化された表面上に共形に実行される、請求項２３に記載の方法。
【請求項３４】
少なくとも一つのチップを含むプロセッサであって、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物中の前記Ｎ対Ｔａの元素比は約０．９より大きいプロセッサ。
【請求項３５】
前記プロセッサはディジタルプロセッサである、請求項３４に記載のプロセッサ。
【請求項３６】
前記プロセッサは少なくとも一つのアナログ回路を含む、請求項３４に記載のプロセッサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴゲート電極用のＣＶＤタンタル化合物に関する。
【背景技術】
【０００２】
今日の集積回路には非常に多くのデバイスが含まれる。より小さなデバイスは、性能を高め、信頼性を向上させるための鍵である。ＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ、この名称は過去には種々の型のものを示唆してきたが、全体としては絶縁ゲート電界効果トランジスタを表す名称である）デバイスの大きさが小さくなるにつれ、技術はより複雑になり、デバイスの世代交代にあたって期待される性能の向上を維持するために新しい方法が必要になる。
【０００３】
ＭＯＳＦＥＴのゲートの要件のいくつかは、次の通りである。ゲートは導体でなければならない。ゲートはデバイス製造プロセスに適合しなければならない。すなわち、ゲートは、堆積しパターン化することができ、デバイス作製に関わる多数のプロセス工程に耐えることができなければならない。ゲートは、ゲート誘電体と安定な複合（ｃｏｍｐｏｓｉｔｅ）層を形成しなければならない。すなわち、デバイス作製に関わる多数のプロセス工程の間に誘電体を劣化させる原因となってはならない。ゲートは、デバイスおよび回路、一般にＣＭＯＳ回路の適切な動作のために必要なしきい値電圧を生成しなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シリコン（Ｓｉ）系（ｂａｓｅｄ）マイクロエレクトロニクスの主流のゲート材料は、高濃度ドーピング多結晶Ｓｉ（ｐｏｌｙ）である。先端のＣＭＯＳ回路の適切なしきい値電圧の要件は、ＰＭＯＳデバイスはｐ＋−ｐｏｌｙを必要とし、ＮＭＯＳデバイスはｎ＋−ｐｏｌｙを必要とするということである。これは、ゲート材料の仕事関数をデバイス母材（ｂｏｄｙ  ｍａｔｅｒｉａｌ）の仕事関数に整合させるという考えによる。しかし、ｐｏｌｙゲート手法では、積極的なスケールダウンを実現することは容易ではなく、将来の微細化デバイスでは、ますます多くの問題を抱えることになると考えられる。
【課題を解決するための手段】
【０００５】
第一の側面によれば、Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる工程と、窒素を供給する前駆体を準備する工程とを含む、ＴａおよびＮを含有する化合物を形成する化学的気相堆積（ＣＶＤ）方法が提供される。
【０００６】
一つの実施態様では、前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として、第３（ｔｅｒｔｉａｒｙ）アミルイミドトリス（ジメチルアミド）Ｔａが選ばれる。
【０００７】
一つの実施態様では、窒素を供給する前記前駆体としてアンモニアが選ばれる。
【０００８】
一つの実施態様では、化合物は、ＴａＮおよびＴａＳｉＮからなる群から選ばれる。
【０００９】
一つの実施態様では、前記化合物中のＮ対Ｔａの元素比を約０．９より大きくなるように選ぶことが可能である。
【００１０】
一つの実施態様では、ＴａＳｉＮのためのＳｉ前駆体をシランおよびジシランからなる群から選ぶことが可能である。
【００１１】
一つの実施態様では、キャリアガスとして水素が用いられる。
【００１２】
一つの実施態様では、化合物は、約２０ｍΩｃｍより小さな比抵抗を有し、Ｎ対Ｔａの元素比は約０．９より大きくなるように選ばれる。
【００１３】
好ましくは、マイクロメートルよりはるかに微細な（サブミクロン）領域でより良好なデバイス特性と、デバイス選択の幅を広げることが可能になる電界効果トランジスタ用の新しい種類のゲート材料が開示される。より好ましくは、金属性タンタル−窒素化合物によって形成されるＭＯＳゲートが教示される。
【００１４】
好ましくは、最新の現在および将来のさらに小型のデバイスの要件を満たす新規なゲート材料が提供される。好ましい実施態様によれば、本発明は、好ましくは、先端的な（ａｄｖａｎｃｅｄ）ゲート材料の要件を満たす材料と、作製のための方法とを開示する。より詳しくは、好ましくはＮＭＯＳデバイスのゲート材料として適する材料が開示される。
【００１５】
開示される材料は、ＴａＮまたはＴａＳｉＮなどのＴａおよびＮを有する化合物である。（Ｔａはタンタル、Ｎは窒素、Ｓｉはシリコンの元素記号である。）これらの材料は既知であり、さまざまな目的に用いられてきた。一般に、これらの材料は、スパッタリングなどの物理的気相堆積（ＰＶＤ）技法によって堆積されてきた。従来技術では化学的気相堆積（ＣＶＤ）が用いられ、このとき、ＴａＮの堆積のためにハロゲン化物系のＴａ前駆体と活性化（プラズマを用いて）された窒素とが用いられ、堆積が実施された。ＣｌおよびＦ、特にＦはＭＯＳデバイスのゲート誘電体を劣化させることが知られている。さらに、プラズマプロセスも、ゲート誘電体への損傷を生じさせることがある。先行技術では、さまざまな金属有機Ｔａ前駆体とアンモニアとを用いる別のＣＶＤ技法もあったが、ほとんどの場合に絶縁体であるＴａ３Ｎ５が堆積する結果となった。
【００１６】
本発明は、アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種がＣＶＤプロセスのＴａ前駆体として用いられるＣＶＤプロセスを対象とする。Ｔａ化学種の代表的なものは、例えば、第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）および（第３ブチルイミド）トリス（ジエチルアミド）Ｔａである。本ＣＶＤプロセスによれば、好ましくは、結果として金属性材料となる化学量論的に均衡したＴａＮ化合物が得られる。さらに、好ましい実施態様によれば、さらにＳｉを導入することによって得られるＴａＳｉＮ化合物は、金属性であるばかりではなく、ＮＭＯＳデバイスに用いるに適する仕事関数も有する。開示されるＣＶＤプロセスはまた、方向性を有するさまざまなＰＶＤプロセスの性質とは対照的に、パターン化したウエハ表面への堆積を可能にし、好ましくは共形の層（ｃｏｎｆｏｒｍａｌ  ｌａｙｅｒ）を生じさせる。
【００１７】
第二の側面によれば、ゲート誘電体およびゲートを有する半導体電界効果デバイスが提供される。前記ゲートは、前記ゲート誘電体の上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は、約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物中のＮ対Ｔａの元素比は、約０．９より大きい。
【００１８】
一つの実施態様では、化合物は、ＴａＮまたはＴａＳｉＮである。化合物がＴａＮなら、好ましくはＴａＮ中のＮ対Ｔａの元素比は、約０．９と１．１との間である。好ましくは、ＴａＮは、結晶性の物質構造を有する。
【００１９】
化合物がＴａＳｉＮなら、一つの実施態様では、ＴａＳｉＮ中のＳｉ対Ｔａの元素比は、約０．３５と０．５との間である。好ましくは、ＴａＳｉＮは、実質的に非晶質の物質構造を有する。
【００２０】
化合物がＴａＳｉＮなら、別の実施態様では、ＴａＳｉＮは、約３００ｍＶの範囲内でｎ−ドープされた（ｎ−ｄｏｐｅｄ）Ｓｉの仕事関数に等しい仕事関数を有する。
【００２１】
一つの実施態様では、ゲート誘電体は、約５ｎｍより小さな実効酸化膜厚（equivalentoxide thickness）を有する。好ましくは、ゲート誘電体は、約２ｎｍより小さな実効酸化膜厚を有する。
【００２２】
一つの実施態様では、ゲート誘電体はＳｉＯ２を含む。
【００２３】
一つの実施態様では、ゲート誘電体は高ｋ誘電体材料を含む。
【００２４】
一つの実施態様では、デバイスは、Ｓｉ系ＭＯＳトランジスタである。好ましくは、デバイスは、ＮＭＯＳトランジスタである。好ましくは、ＮＭＯＳトランジスタは、約０．１５Ｖと０．５５Ｖとの間のしきい値電圧を有する。
【００２５】
別の側面によれば、Ｔａ前駆体としてアルキルイミドトリス（ジアルキルアミド）Ｔａ化学種を用いる化学的気相堆積（ＣＶＤ）を用いることによって、ゲート誘電体上にＴａおよびＮを含有する化合物を堆積する工程を含む、前記ゲート誘電体を有する半導体電界効果デバイスを形成する方法が提供される。
【００２６】
一つの実施態様では、化合物は、約２０ｍΩｃｍより小さな比抵抗を有するように選ばれる。
【００２７】
一つの実施態様では、化合物のＮ対Ｔａの元素比が約０．９より大きくなるように選ぶことが可能である。
【００２８】
一つの実施態様では、ＴａＮおよびＴａＳｉＮからなる群から化合物を選ぶことが可能である。
【００２９】
化合物がＴａＮなら、一つの実施態様では、前記ＴａＮのＮ対Ｔａの元素比が約０．９と１．１との間になるように選ぶことが可能である。
【００３０】
化合物がＴａＳｉＮなら、一つの実施態様では、前記ＴａＳｉＮのＳｉ対Ｔａの元素比が約０．３５と０．５との間になるように選ぶことが可能である。
【００３１】
一つの実施態様では、前記アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種として第３アミルイミドトリス（ジメチルアミド）Ｔａが選ばれる。
【００３２】
一つの実施態様では、化合物は、最高約１０００℃まで加熱される。
【００３３】
一つの実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備される前に堆積される。
【００３４】
別の実施態様では、ソースおよびドレインが準備され、化合物は、ソースおよびドレインが準備された後で堆積される。
【００３５】
一つの実施態様では、堆積する工程は、パターン化した表面上に共形に実行される。
【００３６】
別の側面によれば、少なくとも一つのチップを含むプロセッサが提供され、前記チップは、ゲート誘電体およびゲートを有する少なくとも一つの半導体電界効果デバイスを含み、前記ゲートは、前記ゲート誘電体上に配置されたＴａおよびＮを含有する化合物を含み、前記化合物は、約２０ｍΩｃｍより小さな比抵抗を有し、前記化合物のＮ対Ｔａの元素比は約０．９より大きい。
【００３７】
一つの実施態様では、プロセッサは、ディジタルプロセッサである。
【００３８】
一つの実施態様では、プロセッサは、少なくとも一つのアナログ回路を含む。
【発明を実施するための最良の形態】
【００３９】
次に、例示のみを目的とし、添付の図面を参照しながら本発明の好ましい実施態様を説明する。
【００４０】
ＴａＮおよびＴａＳｉＮなどの金属性タンタル（Ｔａ）−窒素（Ｎ）化合物を製造するために、化学的気相堆積（ＣＶＤ）プロセスが開発された。これらのプロセスでは、アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種、または材料、すなわち第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）がＴａ前駆体として用いられた。このＣＶＤ堆積では、アンモニア（ＮＨ３）が窒素（Ｎ）の供給源として使用される一方、水素Ｈ２がキャリアガスとして用いられた。当業者にとっては、このプロセスではアンモニアおよび水素の代わりに他の物質を用いることができることは自明と考えられる。第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）およびアンモニア前駆体ならびに水素キャリヤを用いると、Ｘ線光電子分光法（ＸＰＳ）で測定してほぼ１：１のＴａ対Ｎの比を有する化学量論的ＴａＮが得られる。約０．９と１．１との間のＮ対Ｔａの元素比を用いると、代表的な実施態様としての層が得られる。これらのＴａＮ膜は、４００℃と５５０℃との間の成長温度および１０〜１００ｍＴｏｒｒ（１．３３〜１３．３Ｐａ）の間の範囲のチャンバ圧力で堆積させた。気体ＮＨ３およびＨ２の流量は、１０〜１００ｓｃｃｍ（０．０１６９〜０．１６９Ｐａ  ｍ３／ｓ）の範囲であった。
【００４１】
図１は、ＣＶＤで堆積させた金属性ＴａＮ層の代表的な実施態様のＸ線θ−２θ回折を示す。この図は、１：１の化学量論から予測される結晶の立方対称性を表す鋭い結晶ピークを示す。図１の二つのピークは、（１１１）および（２００）ピークに対応し、ＴａＮの立方対称性を表す。
【００４２】
開発したＣＶＤプロセスによって、金属性ＴａＳｉＮを得ることもできる。この場合、第３アミルイミドトリス（ジメチルアミド）Ｔａ（ＴＡＩＭＡＴＡ）がＴａ前駆体として用いられ、アンモニアがＮの供給源として使用され、シラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）のどちらかがシリコン（Ｓｉ）の前駆体であり、一方水素がキャリアガスとしてここでも用いられた。
【００４３】
これらのＴａＳｉＮ膜は、４００℃と５５０℃との間の成長温度および１０〜１００ｍＴｏｒｒの間の範囲のチャンバ圧力で堆積された。キャリアガスＮＨ３およびＨ２の流量は、１０〜１００ｓｃｃｍの範囲であった。これらの膜にＳｉを組み込むために、５ｓｃｃｍと１００ｓｃｃｍとの間の範囲の流量で５％（体積で）Ｓｉ２Ｈ６またはＳｉＨ４を用い、ＴａＳｉＮのＳｉ対Ｔａの元素比が０．２と０．７との間の範囲にあるような組成物を得た。
【００４４】
本プロセスにおいて、アンモニア、シラン、ジシランおよび水素を他の物質で、例えばアミノシランを用いて置き換えてもよいことは、当業者には自明であると考えられる。
【００４５】
図２のＣＶＤで堆積した金属性ＴａＳｉＮ層の代表的な実施態様のＸ線θ−２θ回折に示すように、ＴａＮにＳｉを加えると、本化合物は非晶質（または微多結晶）となる。「Ｓｉ（１１１）」と印をつけた鋭いピークは、ＴａＳｉＮの下の基板によるものである。
【００４６】
図３は、ＸＰＳで測定したＴａＳｉＮ中のＳｉとＮとの元素比を示す。成長温度および他の気体の流量を一定にしたときの、ジシランＳｉ前駆体流量の関数として、Ｔａ濃度を１に正規化した元素比または濃度が示される。
【００４７】
一般に、金属性Ｔａ−Ｎ化合物類においては、ＴａＮおよびＴａＳｉＮ以外のゲート材料を用いてもよい。アルキルイミドトリス（ジアルキルアミド）Ｔａ化学種からのＴａ前駆体で始めて、例えば、ＴａＧｅＮ層を形成することも可能である。
【００４８】
ＣＶＤ−ＴａＮ層の代表的な実施態様の電気伝導率を測定すると、約５ｍΩｃｍより小さな比抵抗の値が得られる。０．３５と０．５との間のＳｉ元素含有比を有するＴａＳｉＮからは、約２０ｍΩｃｍより小さな電気伝導率が得られる。（比抵抗は、オーム−センチメートル（Ωｃｍ）の単位で測定され、ｍΩｃｍは、オーム−センチメートルの１０００分の１であるミリオーム−センチメートルを表す。）
【００４９】
金属−酸化物−半導体キャパシタ（ＭＯＳｃａｐ）構造を用いて、ＴａおよびＮを有する化合物の電気的性質をさらに検討した。Ｓｉ基板上に約２ｎｍから５ｎｍの範囲の厚さを有するＳｉＯ２膜を熱成長させた後、ＴａＮまたはＴａＳｉＮを堆積して被覆した。続いてシャドーマスクを介してタングステン（Ｗ）をスパッタ堆積した。このＷをハードマスクとして用い、反応性イオンエッチングによってＴａ化合物層を除去し、ＭＯＳｃａｐを形成した。
【００５０】
図４は、２．６ｎｍの酸化物絶縁体を用いるＴａＮ層電極の１００ｋＨｚでのＣ−Ｖ曲線を示す。Ｗ／ＴａＮ／２．６ｎｍＳｉＯ２／ｐ−Ｓｉスタック（積層）は優れた特性を有し、空乏状態および蓄積状態を明白に示すことから、このＴａＮ金属性の層が２．６ｎｍのＳｉＯ２誘電体に損傷をまったく引き起こさないことが分かる。金属性のＴａＮとＳｉＯ２誘電体とは、安定な複合層（ｃｏｍｐｏｓｉｔｅ  ｌａｙｅｒ）を形成する。
【００５１】
図５は、当業者に知られている技法であり、フラットバンド電圧（Ｖｆｂ）対実効酸化膜厚（ＥＯＴ）プロットを用いるＴａＮ電極の仕事関数の導出を示す。ＥＯＴはキャパシタンスに関連し、対象となる誘電体層と同じ単位面積あたりのキャパシタンスを有するようなＳｉＯ２層の厚さを意味する。ＴａＮ膜は、Ｓｉのギャップ中央値（４．６５ｅＶ）より若干小さい約４．６ｅＶの仕事関数を示す。
【００５２】
ＴａＮ化合物にＳｉを加えると、ＴａおよびＮを有する化合物の仕事関数は、ｎ−ドープＳｉの仕事関数のようになる。図６は、種々のＳｉ含量を有するＴａＳｉＮ電極のＣ−Ｖ曲線を示す。金属性ＴａＳｉＮと２ｎｍのＳｉＯ２誘電体は、この場合にも安定な複合層を形成し、酸化物に対する損傷をまったく示さない。Ｃ−Ｖ曲線は、形状からみてほぼ理想的な特性を有する。さらに、これらのＴａＳｉＮ膜は、最適化にふさわしい比較的大きなプロセスウィンドウを示す。図６に示すように、０．２から０．７の種々のＳｉ含量で成長させた膜は、非常に類似したＶｆｂを生じる。これは、堆積の容易さの観点からみれば、確実なプロセスを有することを示唆している。好ましいＳｉ含量の範囲は、元素濃度で０．３５と０．５との間である。
【００５３】
図７は、フラットバンド電圧対実効酸化膜厚（ＥＯＴ）のプロットを用いるＴａＳｉＮ電極の仕事関数の導出を示す。これらの電極のＳｉ含量は、好ましい範囲にある。図７から見積もると、これらの好ましいＴａＳｉＮ膜は約４．４ｅＶの仕事関数を有する。ＴａＳｉＮの仕事関数は、図８に示すように、異なる感度（ｓｅｎｓｉｔｉｖｉｔｙ）技法によっても得られた。当分野で知られているように、トンネル電流を電圧の関数として測定すると、障壁（バリア）高さの値を得ることができる。これらから、仕事関数は直接的に求めることができる。図８に示した障壁高さの測定値によると、ＴａＳｉＮ膜は、フラットバンド測定値とほぼ一致する約４．３２ｅＶの仕事関数を有する。両方の種類の測定技法によって、ＣＶＤ−ＴａＳｉＮがｎ−ｐｏｌｙの仕事関数４．１ｅＶで２００〜３００ｍＶの範囲の仕事関数を有することがわかる。これによって、金属性ＴａＳｉＮは、最新のＣＭＯＳ回路のためのＮＭＯＳデバイスのゲート材料として適している。
【００５４】
マイクロエレクトロニクスでは、ＭＯＳトランジスタ内のゲート誘電体のＳｉＯ２の代替物を探す動きがある。一つの候補となる種類の材料は、いわゆる「高ｋ」材料であり、この名称は、これらの材料の高い誘電率に由来している。高い誘電率とは、ＳｉＯ２の誘電率より高い値、例えば一般に４より高い値と理解される。ＴａＳｉＮがＡｌ２Ｏ３、ＨｆＯ２、Ｙ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＺｒＯ２、ケイ酸塩（シリケート）および窒素取り込みを含むそれらの組み合わせなどの高ｋ誘電体と適合することを確認するために、ＴａＳｉＮゲートとＨｆＯ２ゲート誘電体とを有するＦＥＴデバイスを作製した。ここで、ＨｆＯ２は、高ｋ誘電体の代表的な実施態様である。
【００５５】
図９は、ＴａＳｉＮゲート電極および高ｋ／Ｓｉ酸窒化物（ＳｉＯＮ）ゲート誘電体を用いるＦＥＴのＩｄ−Ｖｇ曲線を示す。ＣＶＤ−ＴａＳｉＮ膜は、ＨｆＯ２などの高ｋ誘電体上では安定であり、予測されるｎ型Ｓｉ同様のＴａＳｉＮの仕事関数に対応する低いしきい値電圧Ｖｔ〜０．５５Ｖを有する。一般に、最新のＮＭＯＳデバイスは、室温で約０．１５Ｖと０．５５Ｖとの間のしきい値電圧値を有する。図９は、３０分間の４５０℃生成気体アニールなどの標準的なアニーリングをＴａＳｉＮ−ＨｆＯ２スタック（積層）に適用すると、通常通りの改善がもたらされ、デバイスのサブスレッショルド傾斜としては良好な７６ｍＶ／ｄｅｃが得られることも示している。
【００５６】
ＣＭＯＳ回路の作製には多くのプロセス工程があり、一般に、ゲート材料は、そのようなプロセスの間に用いられる温度に耐えなければならない。ＴａＳｉＮスタックの耐熱性を評価するために、中間エネルギーイオン散乱（ＭＥＩＳ）実験を行なったところ、これらのスタックは最高１０００℃までの高温で安定であり、誘電体との相互作用はほとんどあるいはまったくないことが分かった。ＴａＳｉＮ層中で観測される唯一の変化としては、水素に若干の減少はみられることもあるが、この水素は、ＣＶＤプロセス由来の汚染物質としてＴａＳｉＮ中にあったものである。これによって、金属性ＴａＳｉＮを通常のＣＭＯＳプロセスで用いることができることが分かる。
【００５７】
トポロジー（形状）を有する表面上のＴａＳｉＮ層から、断面走査型電子顕微鏡像を撮影した。これらの顕微鏡像によって、ＣＶＤ−ＴａＳｉＮプロセスは共形であり、例えば、配線トレンチに用いてもよいことが分かる。これによって、ＴａＳｉＮは通常の「ゲート最初」プロセスでも「ゲート最後」置換プロセスでも、両方で使えるようになるので、この場合にも有利である。「ゲート最初」プロセスでは、ソースおよびドレインを形成する前にゲートを堆積する。置換ゲート、「ゲート最後」の場合、通常は、犠牲ゲートを除去して生じるトレンチ内で、最終的なゲートを堆積する前にソースおよびドレインの形成を行う。
【００５８】
図１０は、ＴａＮまたはＴａＳｉＮなどの金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイス１０の概略断面図を示す。ゲート誘電体１００は、金属ゲート１１０を半導体ボディ（本体）１６０から分離する絶縁体であり、ソース／ドレインは図式的に１５０で示される。ゲート１１０は、ＴａＮおよびＴａＳｉＮなどの金属性Ｔａ−Ｎ化合物を含む。ゲートは、Ｔａ−Ｎ化合物だけを含むこともあり、または積層構造の一部としてＴａ−Ｎ化合物を含むこともある。ゲート絶縁体１００は、酸化物、酸窒化物、高ｋ材料またはその他などの当業者に知られている絶縁体材料の任意のものであってもよく、さまざまな組み合わせであってもよい。本発明の代表的な実施態様では、ゲート１１０がＴａＳｉＮであるとき、ＦＥＴデバイス１０は高ｋゲート誘電体１００を有するＮＭＯＳである。しかし、図１０の半導体電界効果デバイスの図解は、実際にＭＯＳデバイスを示してはいるがあらゆる種類の電界効果デバイスを表すことを意図しているのでほとんど記号的である。このようなデバイスの唯一の共通点は、絶縁体、いわゆるゲート誘電体１００に印加される電場を通じて作用するゲート１１０によって、デバイス電流が制御されることである。従って、あらゆる電界効果デバイスは、（少なくとも一つの）ゲートおよびゲート絶縁体を有する。従って、新しい種類のゲートを教示することは、あらゆる、すべての電界効果デバイスに影響を及ぼす。例えば、図１０に示したように、ボディ（本体）はバルクであってもよく、あるいは絶縁体上の薄膜（ＳＯＩ）であってもよい。チャンネルは、単一であってもよく、あるいは二重ゲートまたはＦＩＮＦＥＴデバイスのように多重であってもよい。デバイスの基本材料も変えることができる。基本材料は、今日のエレクトロニクスの主流材料であるＳｉであってもよく、あるいはもっと広義には、Ｇｅ合金を包含するいわゆるＳｉ系材料であってもよい。
【００５９】
図１１は、ＴａＮまたはＴａＳｉＮなどの金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイスを含む少なくとも一つのチップを備えるプロセッサ９００のシンボリック図を示す。そのようなプロセッサは、ＴａＮまたはＴａＳｉＮゲートを有する少なくとも一つの電界効果デバイス１０を含む少なくとも一つのチップ９０１を有する。プロセッサ９００は、ＴａＮまたはＴａＳｉＮゲート電界効果デバイスを有利に利用することができる任意のプロセッサであってよい。これらのデバイスは、一つ以上のチップ９０１上で多数が集合して、プロセッサの一部を形成する。ＴａＮまたはＴａＳｉＮゲート電界効果デバイスを用いて製造されるプロセッサの代表的な実施態様は、一般にコンピュータの中央演算装置中に置かれるディジタルプロセッサ、ディジタル／アナログ混合プロセッサであり、一般的に、メモリーをプロセッサに接続するモジュール、ルータ、レーダーシステム、高性能テレビ電話、ゲームモジュールおよびその他などの任意の通信プロセッサである。
【００６０】
上記の教示によれば、本発明の多くの変更および変形が可能であり、当業者には自明であると思われる。本発明の範囲は、請求項によって定められる。
【図面の簡単な説明】
【００６１】
【図１】本発明の好ましい実施態様によるＣＶＤ−ＴａＮ層のＸ線θ−２θ回折を示す。
【図２】本発明の好ましい実施態様によるＣＶＤ−ＴａＳｉＮ層のＸ線θ−２θ回折を示す。
【図３】本発明の好ましい実施態様によるＴａＳｉＮ中のＳｉとＮとの元素比を示す。Ｔａは１に正規化されている。
【図４】本発明の好ましい実施態様による２．６ｎｍ酸化物絶縁体を用いるＴａＮ層電極による１００ｋＨｚでのＣ−Ｖ曲線を示す。
【図５】本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるＴａＮ電極の仕事関数の導出を示す。
【図６】本発明の好ましい実施態様による種々のＳｉ含量を有するＴａＳｉＮ電極のＣ−Ｖ曲線を示す。
【図７】本発明の好ましい実施態様によるフラットバンド電圧対実効酸化膜厚のプロットを用いるＴａＳｉＮ電極の仕事関数の導出を示す。
【図８】本発明の好ましい実施態様によるトンネル電流を用いるＴａＳｉＮ電極の仕事関数の導出を示す。
【図９】本発明の好ましい実施態様によるＴａＳｉＮゲート電極および高ｋゲート誘電体を用いるＦＥＴのＩｄ−Ｖｇ曲線を示す。
【図１０】本発明の好ましい実施態様による金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイスの概略断面図を示す。
【図１１】本発明の好ましい実施態様による金属性Ｔａ−Ｎ化合物ゲートを有する半導体電界効果デバイスを備える少なくとも一つのチップを含むプロセッサのシンボリック図を示す。
【図１】
2007513498.tif 000002
【図２】
2007513498.tif 000003
【図３】
2007513498.tif 000004
【図４】
2007513498.tif 000005
【図５】
2007513498.tif 000006
【図６】
2007513498.tif 000007
【図７】
2007513498.tif 000008
【図８】
2007513498.tif 000009
【図９】
2007513498.tif 000010
【図１０】
2007513498.tif 000011
【図１１】
2007513498.tif 000012
【国際調査報告】
2007513498.tif 000013
2007513498.tif 000014
2007513498.tif 000015
2007513498.tif 000016
2007513498.tif 000017
2007513498.tif 000018