(57)【要約】  ＩＩＩ−Ｖ半導体材料のナノワイヤ（３）と、ＩＶ族半導体材料を備える半導体ボディ（１）とによって形成されるｐｎヘテロ接合（４）を備える電気デバイスが開示される。ナノワイヤ（３）は、半導体ボディ（１）の表面（２）と直接接触して配置されており、第１の伝導タイプを有し、半導体ボディ（１）は、第１の伝導タイプと反対の第２の伝導タイプを有し、ナノワイヤ（３）は、半導体ボディ（１）と共に、ｐｎヘテロ接合（４）を形成する。ＩＩＩ−Ｖ半導体材料のナノワイヤは、半導体ボディへのドーパント原子の拡散源（５）として使用することができる。ＩＩＩ−Ｖ材料から拡散したＩＩＩ族原子および／またはＶ族原子は、ナノワイヤ（３）と直接接触する半導体ボディ内に領域（６）を形成するドーパント原子である。
2007516620.tif 000002
【特許請求の範囲】
【請求項１】
表面を有するＩＶ族半導体材料を備える半導体ボディと、
ＩＩＩ−Ｖ半導体材料のナノ構造と、を備え、
前記ナノ構造は、前記表面と直接接触して配置された、第１の伝導タイプを有するナノワイヤであり、前記半導体ボディは、前記第１の伝導タイプと反対の第２の伝導タイプを有し、前記ナノワイヤは、前記半導体ボディと共に、ｐｎヘテロ接合を形成する、
ことを特徴とする電気デバイス。
【請求項２】
前記ＩＩＩ−Ｖ材料は、前記半導体ボディへのドーパント原子の拡散源である、ことを特徴とする請求項１に記載の電気デバイス。
【請求項３】
前記拡散源は、前記ＩＩＩ−Ｖ材料からのＩＩＩ族原子および／またはＶ族原子を含む、ことを特徴とする請求項２に記載の電気デバイス。
【請求項４】
前記半導体ボディ内に、前記ナノワイヤと直接接触する領域があり、この領域は、前記ナノワイヤと同一の伝導タイプを有する、ことを特徴とする請求項１または請求項３に記載の電気デバイス。
【請求項５】
前記ＩＩＩ−Ｖ材料は、前記ＩＩＩ−Ｖ材料のＩＩＩ族原子および／またはＶ族原子の余剰を含み、この余剰原子は、前記半導体ボディにおいて前記ドーパント原子を形成する、ことを特徴とする請求項２に記載の電気デバイス。
【請求項６】
前記ナノワイヤは、前記半導体ボディとエピタキシャル関係にあり、前記材料は、相互格子不整合を有する、ことを特徴とする請求項１に記載の装置。
【請求項７】
前記ナノワイヤと前記半導体ボディの間の抵抗は、１０−５オームｃｍ２より下である、ことを特徴とする請求項２に記載の装置。
【請求項８】
前記半導体ボディと前記ナノワイヤの間の格子不整合は、１０％より小さい、ことを特徴とする請求項１に記載の装置。
【請求項９】
前記ナノワイヤは、実質的に単結晶ナノワイヤである、ことを特徴とする請求項１に記載の装置。
【請求項１０】
複数のナノワイヤが、アレイ状に配置される、ことを特徴とする請求項１に記載の装置。
【請求項１１】
ｐｎヘテロ接合を形成する方法であって、
第１の半導体材料の半導体ボディの表面に、第２の半導体材料のナノ構造を、形成するステップを備え、
前記第１の半導体材料は、周期表のＩＶ族からの少なくとも１つの元素を備え、前記第２の半導体材料は、ＩＩＩ−Ｖ材料である、方法において、
前記ナノ構造は、前記半導体ボディの前記表面に成長させた、第１の伝導タイプを受け取るナノワイヤであり、前記半導体ボディは、前記第１の伝導タイプと反対の第２の伝導タイプを有し、前記ナノワイヤは、前記半導体ボディと共に、ｐｎヘテロ接合を形成する、ことを特徴とする方法。
【請求項１２】
ＩＩＩ−Ｖ半導体材料の前記ナノワイヤは、前記半導体ボディへのドーパント原子の拡散源として使用される、ことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記ＩＩＩ−Ｖ材料からのＩＩＩ族原子および／またはＶ族原子が、前記ドーパント原子である、ことを特徴とする請求項１２に記載の方法。
【請求項１４】
前記ナノワイヤは、前記半導体ボディとエピタキシャル関係で成長させる、ことを特徴とする請求項１１に記載の方法。
【請求項１５】
前記ナノワイヤは、蒸気−液体−固体（ＶＬＳ：vapour-liquid-solid）成長法に従って成長させる、ことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記ＩＩＩ族原子および／または前記Ｖ族原子の余剰が、前記ＩＩＩ−Ｖ半導体材料内に生成され、この余剰原子が、前記半導体ボディに拡散される、ことを特徴とする請求項１４または請求項１５に記載の方法。
【請求項１７】
周期表の少なくとも１つの元素が、前記ナノワイヤの前記ＩＩＩ−Ｖ半導体材料に組み込まれ、この元素は、前記ＩＶ族半導体材料に拡散されて、ｎ型またはｐ型ドーパント原子を形成する、ことを特徴とする請求項１４または請求項１５に記載の方法。
【請求項１８】
前記ドーパント原子は、前記半導体ボディにおいて、前記ナノワイヤと直接接触する領域を形成する、ことを特徴とする請求項１１乃至請求項１７のいずれかに記載の方法。
【請求項１９】
前記ナノワイヤの前記ＩＩＩ−Ｖ半導体材料は、６００℃より上で加熱される、ことを特徴とする請求項１１または請求項１２に記載の方法。
【請求項２０】
前記ナノワイヤは、加熱の前に誘電体に埋め込まれる、ことを特徴とする請求項１９に記載の方法。
【請求項２１】
前記ナノワイヤは、拡散源として使用された後、選択的に除去される、ことを特徴とする請求項１２または請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面を有するＩＶ族半導体材料を備える半導体ボディと、
ＩＩＩ−Ｖ半導体材料のナノ構造と、を備える電気デバイスに関する。
【０００２】
本発明は、さらに、ｐｎ−ヘテロ接合を形成する方法に関し、この方法は、
第２の半導体材料のナノ構造を、第１の半導体材料の半導体ボディの表面に形成するステップを備え、
第１の半導体材料は、周期表のＩＶ族からの少なくとも１つの元素を備え、第２の半導体材料は、ＩＩＩ−Ｖ材料である。
【０００３】
本明細書において、ナノワイヤは、少なくとも１つの、０．５〜１００ｎｍの、より具体的には１〜５０ｎｍの横方向寸法を有するボディである。好ましくは、ナノワイヤは、前述の範囲の２つの横方向寸法を有する。
【０００４】
これらの寸法は、ＩＣを小型化する流れにおいて非常に望ましいものだが、フォトリソグラフィでは作製できないか、少なくとも作製が容易ではない。
【背景技術】
【０００５】
半導体産業は、３つの最も利用されている半導体技術、シリコン（Ｓｉ：silicon）、ガリウムヒ素（ＧａＡｓ:gallium arsenide）およびシンジウムリン（ＩｎＰ：indium phosphide）に基づいて、３つの主要な副産業に分割することができる。シリコン技術は、利用性および成熟度の点から最も支配的な技術であるが、シリコン物理学的に、その利用分野を、ガリウムヒ素およびインジウムリンが最も適切な材料である高周波分野及び光学分野で制限している。ＩＶ族半導体材料であるシリコンと、両方ともＩＩＩ−Ｖ族材料であるガリウムヒ素およびインジウムリンとの間の大きな格子不整合および熱不整合は、３つの材料の単一チップ上での集積化を困難にする。
【０００６】
ＩＩＩ−Ｖ族半導体のシリコン基板上の集積化は、光電子および高周波デバイスなどの補完的なＩＩＩ−Ｖデバイス技術および性能を、シリコン技術、例えばＣＭＯＳ技術と組み合わせる可能性により、大きな関心を集めている。
【０００７】
ＩＩＩ−Ｖ族半導体材料は、１つまたは複数の緩衝層を用いてＩＶ族半導体材料に吸収または共に集積化してもよい。
【０００８】
米国特許出願第２００３／００３８２９９号においては、単結晶のＧａＡｓ層を、２つの後続の緩衝層、例えば酸化シリコン（Silicon oxide）およびチタン酸ストロンチウム（strontium titanate）を用いて、シリコン基板上に成長させることができる。これらの緩衝層は、層間の格子不整合のいくらかを吸収するために使用される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
緩衝層利用の欠点は、上述の従来技術において行なわれたように、上層と基板の間に電気的接触が存在しないこと、緩衝層を形成するための別個の処理ステップの数、緩衝層の成長が高価であること等を含むであろう。
【００１０】
格子不整合の他に、反位相領域の問題がある。２００２年６月１７日の応用物理学レター、ｖｏｌ．８０、Ｎｏ．２４、ｐ．４５４６−４５４８の、Ｂ．Ｊ．オールソン（Ohlsson）らの文献“原子的に平坦（００１）のＳｉのｓｕｂ−ｕｍサイズの開口に成長させた、反領域のないＧａＰ（Anti-domain-free GaP, grown in atomically flat (001) Si sub-um-sized openings）”において、ＧａＰナノ結晶をＳｉ（００１）上に成長させるための方法が開示されている。この方法において、原子的に平坦なＳｉ上のＧａＰの領域選択エピタキシーが、マスクされた開口に利用される。単結晶のＧａＰナノ結晶を、化学ビームエピタキシーチャンバーにおいて７００℃の温度で成長させた。成長の前に、Ｓｉ表面が、リンに曝された。
【００１１】
この化学ビームエピタキシー方法の問題は、無極性ＩＶ材料上での有極性ＩＩＩ−Ｖ材料のヘテロ成長の間に、反位相領域（ＡＰＤ：anti phase domain）が形成されることである。（００１）表面上で、２つの可能な位相が、平面方向に９０°異なる。２つのＡＰＤの境界において、半位相境界（ＡＰＢ：antiphase boundary）が作られる。ＡＰＢは、電気的にアクティブとなり、かつ、非放射再結合センターとして機能することができる。
【００１２】
このような再結合センターは、ｐｎ接合に適用された場合、リークを発生させる。
【００１３】
その上、ナノ結晶は、ＧａＰ層に埋め込まれ、従って、個別のナノ結晶に対する電気的接触を作ることができない。従って、半導体元素が単一ナノ結晶を備える、半導体元素の集積回路を製造することは、非常に困難である。
【００１４】
本発明の目的は、冒頭の段落に述べた種類の、機能を増大させた電気デバイスを提供することである。
【課題を解決するための手段】
【００１５】
本発明の目的は、ナノ構造が、表面と直接接触して配置された、第１の伝導タイプを有するナノワイヤであり、半導体ボディは、第１の伝導タイプと反対の第２の伝導タイプを有し、ナノワイヤは、半導体ボディと共に、ｐｎヘテロ接合を形成する、ということによって達成される。
【００１６】
ＩＩＩ−Ｖ半導体材料のナノワイヤは、魅力的な新しい電気的および光学電気的特性を有する。ナノワイヤのサイズが小さいため、量子閉じ込め現象が生じる場合がある。このような量子ワイヤの電気輸送および光学特性は、材料および寸法の正しい選択によって設計することができる。特に、直接バンドギャップを有するＩＩＩ−Ｖ半導体材料のナノワイヤは、魅力的な光学および電子光学特性を有する。ＧａＡｓ、ＧａＰ、ＧａＡｓＰ、ＩｎＡｓ、ＩｎＰ、ＩｎＡｓＰなどの化合物半導体のナノワイヤは、バンドギャップおよび移動性において広範囲をカバーする。その上、ナノワイヤは、非常に高い速度および集積密度を可能にする。
【００１７】
本発明によると、ＩＩＩ−Ｖ材料のナノワイヤと、ＳｉまたはＧｅなどのＩＶ族元素を備える半導体との間のｐｎヘテロ接合が、形成される。ナノワイヤは、ｐｎヘテロ接合の一部分を形成し、ｎ型またはｐ型である。ｐｎヘテロ接合の他の部分は、それぞれ、ｐ型またはｎ型半導体ボディで形成される。ナノワイヤの電気特性は、重要である。特に、高速適用においては、抵抗を低くすべきであり、高いｎ型またはｐ型ドーパント濃度が、好適である。ＩＩＩ−Ｖナノワイヤは、ロジックおよびメモリ向けのシリコンにおいて、安価なＶＬＳＩ技術と組み合わされた、光と微調整された波長との組み合わせを可能にする。従来の電子部品に接続されたナノワイヤは、集積回路の機能の増加を可能にする。ｐｎへテロ接合は、光電子デバイス、例えば発光ダイオード、およびヘテロ接合バイポーラトランジスタなどの、いくつかのデバイスのために重要な基本的要素である。
【００１８】
有利な実施形態において、ＩＩＩ−Ｖ材料のナノワイヤは、半導体ボディへのドーパント原子の拡散源である。ＩＩＩ−Ｖ材料は、周期表からの３つ以上の元素を含んでもよく、すなわち、二元、三元、または四元化合物であってよく、あるいは６つ以上の元素を含む化合物であってもよい。
【００１９】
半導体ボディは、例えば、シリコンまたはシリコンゲルマニウム（ＳｉＧｅ）などの、ＩＶ族半導体材料であってもよい。半導体ボディは、バルク材料の基板である必要はない。半導体ボディは、同一または異なる材料のバルク材料によって支持される上層であってもよい。
【００２０】
本発明は、ＩＩＩ−Ｖ材料からのＩＩＩ族および／またはＶ族原子が、ＩＶ族半導体材料におけるドーパント原子であり、ＩＩＩ族およびＶ族原子は、ＩＶ族半導体材料において、異なる拡散係数および固体溶解度を有する、という洞察に基づいている。
【００２１】
ＩＩＩ族原子（例えばＧａ）は、ＩＶ族半導体材料内のｐ型ドーパント原子であり、一方で、Ｖ族原子（例えばＰ）は、ＩＶ族半導体（例えばＳｉまたはＧｅ）内のｎ型ドーパント原子である。ＩＩＩ−Ｖ材料からのＩＩＩ族および／またはＶ族原子は、ＩＶ族半導体材料に拡散される。ＩＩＩ族またはＶ族原子は、ＩＩＩ−Ｖ材料からの壊れた化学結合から発生することができ、これは、ＩＩＩ−Ｖ材料が、臨界温度より上に加熱された場合に起こり得る。ＩＶ族半導体内で最高の拡散係数を有する原子が、半導体ボディと共にｐｎ接合を形成し、この半導体ボディは、拡散したドーパント原子の伝導タイプと反対のｎ型またはｐ型のドーパント原子を有する。
【００２２】
低い拡散係数を有する原子の固体溶解度が、高い拡散係数を有する原子の固体溶解度よりも高い場合、ｐｎ接合が、ｐ型またはｎ型半導体ボディの内部に形成される。これは、ｐｎｐまたはｎｐｎのドーパントプロファイルが形成されることを意味し、このドーパントプロファイルは、バイポーラトランジスタの製造において有利に使用することができる。
【００２３】
好ましくは、半導体ボディ内に、ナノワイヤと直接接触する領域があり、この領域は、ナノワイヤと同一の伝導タイプを有する。これは、例えば２０ｎｍより下の範囲の非常に小さい横寸法の、極度に浅い接合であってもよい。このような小さな寸法は、フォトリソグラフィでは確実に作ることができない。ｐｎ接合は、ここで、半導体ボディ内に位置する。ナノワイヤと半導体の界面は、もやは、冶金接合（metallurgical junction）の位置ではなく、従って、ｐｎ接合の電気的特性が改善される。
【００２４】
ナノワイヤは、浅い接合の形成の後に除去してもよい。代わりに、金属接触を用いて、接触抵抗をさらに減少させることができる。金属接触を小さな接合に配置するために、半導体ボディからＩＩＩ−Ｖナノワイヤを選択的に除去する前に、ナノワイヤの周りにスペーサを形成することが望ましい。
【００２５】
接合の領域が小さいため、減損（depletion）キャパシタンスを、非常に小さくすることができ、これは、超高速デバイスの製造を可能にする。寸法が、ブロッホ波長（Bloch wavelength）程度であるため、量子サイズ効果を、デバイスの設計に有利に用いることができる。
【００２６】
ＩＩＩ−Ｖ材料は、ナノワイヤ内で、例えばエピタキシャル成長の間に組み込まれた、ＩＩＩ族原子および／またはＶ族原子の余剰を含んでもよい。
【００２７】
ナノワイヤは、レーザー補助触媒成長法などの、蒸気−液体−固体（ＶＬＳ：vapour-liquid-solid）成長法によって、半導体ボディの表面に直接エピタキシャル成長させることができる。二元および三元ＩＩＩ−Ｖナノワイヤの広範囲の合成が、標的の合成および成長温度によって高度に決定される。
【００２８】
有利な方法の実施形態において、半導体ボディの表面に、金属の局部領域が設けられる。金属は溶解され、小滴を形成し、この小滴は、レーザーアブレーション（laser ablation）などの蒸気液体固体成長法によりナノワイヤを成長させる触媒として機能することができる。ナノワイヤを、金属小滴の下で、半導体ボディの表面上に成長させる。成長させる金属および半導体材料を含む液体合金小滴が、ワイヤの先端に配置され、ワイヤの成長端に沿って移動する。この方法は、既存のＩＣ技術と適合性がある。また、金属（化合物）のコロイド状の溶液を用いて、金属の小滴を得ることも可能である。
【００２９】
三元および四元ＩＩＩ−Ｖ材料は、格子定数を半導体ボディに適合する、より高い自由度を提供するが、本発明は、ＩＩＩ−Ｖ材料の被覆層（overlayer）の代わりに、ＩＩＩ−Ｖ材料のナノワイヤを提供することにより、例えば２つの材料間の格子不整合による問題を減少できる、という洞察に基づいている。起こり得る格子不整合は、ナノワイヤ内に歪みの蓄積を発生させる必要はない。歪みは、ナノ構造の表面で軽減することができ、これにより、欠陥が非常に少ないナノ構造、または欠陥を無くすことさえも可能にし、さらに、ナノ構造と基板の間のエピタキシャル関係を可能にする。
【００３０】
本発明は、さらに、特定基板の上面で、特定材料の特定の厚さの上に、エピタキシャルな被覆層を成長させることは不可能である、という洞察に基づいている。例えば、ほぼ２０ｎｍのＩｎＰより大きな厚さを有するエピタキシャルな被覆層を、ＳｉＧｅなどのＩＶ族の基板上に成長させることは、格子不整合の結果として生じる歪みにより、不可能である。ナノワイヤを、基板とのエピタキシャル関係において提供することにより、同一材料の被覆層により得られるものよりも大きな厚さを有するワイヤを成長させることが可能となる。限定された横寸法のために、歪みが比較的小さく、ナノワイヤの表面で弛緩し得るため、２０ｎｍより大きい長さ寸法を有するＩｎＰ構造のナノワイヤを、ＳｉＧｅ基板とエピタキシャル関係にすることができる。
【００３１】
ナノワイヤは、基板から突出する延長構造であってもよい。延長ナノワイヤは、特定のアスペクト比、すなわち特定の長さ対直径比を有してもよい。アスペクト比は、１０を超えてもよく、２５を超える、５０を超える、１００を超える、２５０を超える、などでもよい。直径は、ナノワイヤの長さ寸法に直角に得ることができる。
【００３２】
ナノワイヤは、基板と電気的に接触していてもよい。電気的接触は、当該技術において低抵抗接触に用いられる表現である、いわゆるオーム接触であってもよい。ナノワイヤと基板の間の抵抗は、室温で、１０−５オームｃｍ２未満であってもよく、１０−６オームｃｍ２未満、１０−７オームｃｍ２未満、１０−８オームｃｍ２未満、１０−９オームｃｍ２未満、またはそれ以下であってもよい。可能な限り低い抵抗を得ることは、例えば接触領域での熱放散を減少させるために有利である。
【００３３】
基板とナノ構造の間の格子不整合は、１０％未満であってもよく、８％未満、６％未満、４％未満、２％未満などであってもよい。格子不整合は、０．１％、１％、および／または２％を超えてもよい。ＩＩＩ−Ｖ族およびＩＶ族半導体材料の間の格子不整合の例として、ＩｎＰとＧｅおよびＳｉとの間の格子不整合は、それぞれ３．７％および８．１％である。このような比較的大きな格子不整合を有する２つの材料の間に、エピタキシャル関係を提供することが可能であることは、利点となるであろう。格子不整合が大きいほど、基板とのエピタキシャル関係を得るためにはナノワイヤを薄くする必要があることが予想される。
【００３４】
ナノワイヤは、実質的に単結晶のナノワイヤであってもよい。単結晶のナノワイヤを提供することは、例えばナノワイヤを通した電流輸送の論理的詳述、またはナノワイヤの性質についての他の種類の論理的支持または洞察と関係して、有利であろう。さらに、実質的に単結晶のナノワイヤの他の利点は、より良好に定義された動作を有するデバイスを達成できることであり、例えば、非単結晶ナノワイヤに基づくデバイスよりも良好に定義された電圧しきい値、少ないリーク電流、良好な導電性等を有するトランジスタデバイスを得ることができる。
【００３５】
ナノワイヤは、フォノンバンドギャップ（phonon bandgap）デバイス、量子ドットデバイス、熱電気デバイス、光子デバイス、ナノ電気機械アクチュエータ、ナノ電気機械センサ、電界効果トランジスタ、赤外線検出器、共鳴トンネルダイオード、単一電子トランジスタ、磁気センサ、発光ダイオード、光学変調器、光学検出器、光導波路、光結合器、光スイッチ、およびレーザーから成る群から選択されるデバイスの機能的な構成要素であってもよい。
【００３６】
複数のナノワイヤを、アレイ状に配置してもよい。ナノワイヤをアレイ状に配置することにより、多数のトランジスタ構成要素などの、様々な単一電子構成要素を備える集積回路装置を、提供することが可能である。ナノワイヤのアレイは、個別のナノワイヤ、またはナノワイヤの群をアドレス指定するための選択ラインまたは選択グリッドと組み合わせて提供してもよい。
【００３７】
本発明の第２の態様によると、ヘテロ接合を形成する方法が提供され、この方法は、
第２の半導体材料のナノ構造（１，４４，５１）を、第１の半導体材料の半導体ボディ（２，４２，５０）の表面に形成するステップを備え、
第１の半導体材料は、周期表のＩＶ族からの少なくとも１つの元素を備え、第２の半導体材料はＩＩＩ−Ｖ材料である、方法において、
ナノ構造は、半導体ボディの表面に成長させた、第１の伝導タイプを受け取るナノワイヤであり、半導体ボディは、第１の伝導タイプと反対の第２の伝導タイプを有し、ナノワイヤは、半導体ボディと共に、ｐｎヘテロ接合を形成する。
【００３８】
ナノワイヤは、蒸気−液体−固体（ＶＬＳ）成長メカニズムに従って成長させてもよい。ＶＬＳ成長では、金属粒子が、基板上のナノワイヤを成長させる位置に供給される。金属粒子は、Ｆｅ，Ｒｕ，Ｃｏ，Ｒｈ，Ｎｉ，Ｐｄ，Ｐｔ，Ｃｕ，Ａｇ，Ａｕ，Ｔｉから成る群から選択された金属を備える金属または合金であってもよい。
【００３９】
ナノワイヤは、しかしながら、異なる成長法を用いて成長させてもよい。例えば、ナノワイヤは、気相または液相から、接触孔、すなわちナノワイヤの位置を除いて基板を覆う誘電体層内の孔において、エピタキシャルに成長させてもよい。
【００４０】
ナノワイヤ、そのナノワイヤ、１つのナノワイヤ、等の参照は、単一のナノワイヤのみの参照を意味するものではない。複数のナノワイヤなどの、２つ以上のナノワイヤも、このような参照によってカバーされる。
【発明を実施するための最良の形態】
【００４１】
本発明のこれらおよび他の態様、特性および／または利点が、以下に述べられる実施形態を参照して明らかにされ、説明される。
【００４２】
本発明の実施形態は、単なる例として、図面を参照して説明される。
【００４３】
図１において、３〜５オームｃｍの抵抗を有するｐ型（１００）半導体ボディ（１）に、ＩＩＩ−Ｖ材料のナノワイヤが設けられている。本実施形態では、ナノワイヤ（３）はＩｎＰである。本発明は、ＧａＡｓ、ＧａＰ、ＧａＡｓＰ、ＩｎＡｓ、ならびにＩｎＡｓＰ  ＧａＰおよびＧａＡｓナノワイヤについても、等しく機能する。ｐ型半導体ボディ（１）の表面（２）において、酸化シリコンの誘電体層が、堆積される。酸化シリコン層の上には、ＰＭＭＡなどのフォトレジスト層が設けられる。フォトレジスト層は、フォトリソグラフィまたは電子ビームリソグラフィを用いて露出される。
【００４４】
フォトレジストの現像後に、レジスト層の開口領域の酸化シリコン層が、好ましくはＨＦ溶液中のウェット化学エッチングによって除去される。半導体ボディは、ここで、酸化シリコン内の開口内で見えるようになる。
【００４５】
パターニングされたフォトレジスト層上に、金属層が蒸着される。この例では、金属層は、厚さ１０ｎｍの金層であるが、金属層を、薄いＮｉまたはＴｉ層とすることもできる。薄い金属層の必要条件は、フォトレジスト層と反応すべきでないこと、または、レジストがその後に除去できなくならないように、レジストを過熱し過ぎないことである。金属の融点は、比較的に低いことが好ましい。
【００４６】
剥離プロセスにおいて、フォトレジスト層が、レジスト層上に存在する金属層と共に除去される。剥離プロセスの後に、Ｓｉボディに、小さな金属の領域が設けられる。
【００４７】
次のステップにおいて、この場合はＡｕである金属の領域が、高温で加熱され、Ａｕの小滴が形成される。この例では、いくつかのＳｉが、Ａｕ内に溶解する。
【００４８】
その後、ＩｎＰナノワイヤを、Ｓｉ半導体ボディ上に、蒸気−液体−固体プロセスによって成長させる。基板は、４５０〜４９５°の範囲の温度で維持され、一方で、ＩｎおよびＰ濃度が、レーザーアブレーション（laser ablation）を用いて確立され、ナノワイヤの成長の間に維持された。
【００４９】
成長の間、ＡｕおよびＳｉを含む液体合金小滴は、ワイヤの先端に配置され、ワイヤの成長端に沿って移動する。ナノワイヤは、Ｓｉ［１００］方向に沿って成長する。成長の間に、Ｓｉ原子が、ＩｎＰナノワイヤに拡散する。Ｓｉは、ＩｎＰ内のｎ型のドーパント原子であり、従って、ＩｎＰナノワイヤは、成長プロセスの後、ｎ型となる。このようにして、ｐｎヘテロ接合（４）が形成される。ＩｎＰからＳｉへのＩｎおよび／またはＰ原子の拡散は、ナノワイヤの成長の間、無視できるほど小さい。
【００５０】
ＩｎＰナノワイヤは、ドーパント原子のＳｉへの拡散源（５）として使用できる。
【００５１】
Ｐがナノワイヤの表面から蒸発することを避けるために、ナノワイヤは、堆積されたＰＥＣＶＤ  ＴＥＯＳ層などの誘電体に埋め込まれる。後続のアニールステップにおいて、ＩｎＰからのＰ原子が、Ｓｉ半導体ボディに拡散する。アニールは、６００℃より上の温度範囲において行なわれる。この例では、高速サーマルアニール（ＲＴＰ：rapid thermal anneal）が、９００℃の温度で、１秒間、使用された。Ｓｉ（２×１０−１５ｃｍ２／ｓ）内のＰの拡散係数、およびＳｉ（７×１０２０ａｔ／ｃｍ３）内のＰの固体溶解度は、Ｓｉ内のＩｎの拡散係数および固体溶解度よりもずっと高く、従って、Ｐ原子が、ｐ型Ｓｉ半導体ボディにおいて、ナノワイヤの下でｎ型領域（６）を形成する。アニールステップの間に、Ｓｉ原子は、ナノワイヤに拡散し、したがって、ナノワイヤは、典型的にはＩｎＰ内のＳｉの固体溶解度程度で、高度にｎ型ドープされる。このようにして、高度にドープされたｎ型ナノワイヤが、良好な電気特性（低い抵抗、欠陥のない単結晶材料など）と共に得られる。
【００５２】
ｐｎ接合は、ここで、Ｓｉ半導体ボディに位置する。ｐｎ接合は、ナノワイヤと半導体ボディの間の、制御が困難であり、常に完全にクリーンではない界面には、もはや位置しない。ｐｎ接合を半導体ボディに配置することにより、リーク電流が著しく減少される。それは、ここでｐｎ接合の空乏層が、半導体ボディ内に位置するからである。
【００５３】
ナノワイヤは、接合形成およびスペーサ形成の後に除去してもよい。スペーサ形成には、堆積されたＴＥＯＳ層を用いることができる。ＣＦ４などの、フッ素含有ガスのプラズマエッチングにおいて、ＴＥＯＳ層が異方性にエッチングされ、スペーサが形成される。ナノワイヤのＩＩＩ−Ｖ材料を、ＩＶ族半導体材料から、例えばウェット化学エッチングにより、選択的に除去できる。ナノワイヤは、Ｎｉなどの金属により置換することができ、従って、金属接触された極浅の高ドープ接合（metal contacted ultra-shallow highly doped junction）が形成され、これは、バイポーラトランジスタのエミッタとしてもよい。
【００５４】
他の実施形態において、ナノワイヤ（３）のＩＩＩ−Ｖ半導体材料は、ＧａＡｓであり、半導体ボディ（１）は、ｎ型シリコンである。Ｇａ原子は、Ａｓよりも、Ｓｉにおいて高い拡散係数、しかし低い個体溶解度を有する。９５０℃より上の温度範囲において、Ｇａ原子は、ｎ型Ｓｉ半導体ボディ内でｐ型領域（６）を形成する。温度が１０００℃を超えて上昇する場合、ＡｓがＳｉにも拡散し、Ｇａ原子をオーバードーピングする。Ｇａ原子は、Ａｓ原子よりも速く拡散し、従って、ｎｐ接合が、ｎ型Ｓｉ半導体ボディに形成される。
【００５５】
ドーパント原子を、ナノワイヤのエピタキシャル成長の間にＧａＡｓに組み入れて、Ｂを有するＧａＡｓ、Ｐを有するＧａＡｓなどとすることも可能である。
【００５６】
これらのドーパント原子は、ＧａＡｓ拡散源（５）から、ＩＶ族の半導体ボディに拡散し、浅い高ドープされたｐ型またはｎ型領域を形成する。ホウ素がドープされたＧａＡｓ拡散源からのＢの拡散の後に、ｐ型領域が、シリコン（あるいは例えばゲルマニウムまたはこれらの元素の化合物）内に形成される。代わりに、ｎ型領域を、亜リン酸でドープされたＧａＡｓ拡散源からの拡散の後に、シリコン（あるいは例えばゲルマニウムまたはこれらの元素の化合物）内に形成する。ＧａＡｓ拡散源からＢまたはＰを外方拡散（outdiffusion）するための温度範囲は、典型的には６００℃より上の温度範囲である。
【００５７】
図３〜図５において、Ｇｅ（１１１）（ＩＶ族）上に成長させたＩｎＰナノワイヤ（ＩＩＩ−Ｖ族）の様々な態様が示されている。
【００５８】
ナノワイヤを、ＶＬＳ成長法を用いて成長させた。２オングストローム（Å）金層の等価物が、クリーニングされたＧｅ（１１１）基板に堆積された。基板は、金の体積の前に、緩衝ＨＦ溶液に浸すことによってクリーニングされた。基板は、４５０〜４９５℃の範囲の温度に維持され、一方で、レーザーアブレーションを用いてＩｎおよびＰ濃度が確定され、ナノワイヤの成長の間に維持された。
【００５９】
図３（ａ）は、走査型電子顕微鏡（ＳＥＭ：scanning electron microscopy）画像の平面図である。ナノワイヤは、明るく写されており、ナノワイヤが結晶の３対称方位（crystallographic three-fold symmetry orientation）を有することが明らかである。図３（ｂ）では、側面図が提供され、たとえナノワイヤのいくつかが、基板に対して３５°の角度を成すとしても、ナノワイヤのほとんどが、基板上に縦に成長することが分かるであろう。図３（ｃ）では、単一のワイヤ３が撮影されている。
【００６０】
図４において、Ｇｅ（１１１）基板１上のＩｎＰワイヤ３の高解像度透過電子顕微鏡（ＨＲＴＥＭ：high-resolution transmission electron microscopy）の画像が示されている。ワイヤと基板の間の原子的に鮮明な界面２が、容易に認識される。いくつかの積層欠陥８（３〜５双晶面）が存在するが、積層欠陥は、２０ｎｍ後に発生している。さらに、Ｇｅ格子（方向）がＩｎＰ格子において継続することを観察することができ、これはワイヤが、確かにエピタキシャル成長することを意味する。
【００６１】
ナノワイヤと基板の間のエピタキシャル関係は、図５と関連してさらに詳述される。図５において、Ｇｅ（１１１）に成長させたＩｎＰナノ構造のＸ線回折（ＸＲＤ：X-ray diffraction）極性図が、示されている。
【００６２】
図において、５組のスポットが示されており、ＩｎＰ３０，３１，３２のために（１１１）、（２２０）および（２００）スポットが示され、これに対して、Ｇｅ３３，３４のためには（１１１）および（２２０）スポットのみが示されている。ＩｎＰ結晶の反射は、Ｇｅ反射に対する同一の方位で現れている。従って、ワイヤは、真にエピタキシャルに成長している。同一の方位の他に、１８０度の平面内の回転を、観察することもできる。これは、ＩｎＰ結晶が２つの原子から成り、Ｇｅが１つから成り、ワイヤが、Ｇｅ上で２つの方位に成長できること、または［１１１］方向における回転双晶が存在すること、のいずれかを原因とする。
【００６３】
Ｇｅ（１１１）に成長させたＩｎＰナノワイヤは、例として提供されたものであり、異なる種類のナノワイヤを、同一または異なる基板に、本発明の範囲内で成長させてもよい。特定の例として、ナノワイヤを、Ｓｉ（１００）またはＧｅ（１００）の技術的に重要な表面に成長させてもよい。この場合、ナノワイヤは、［１００］方向に沿って成長する。
【００６４】
上述の実施形態は、本発明を限定するのではなく、例示していること、および、当業者は、添付の特許請求の範囲から逸脱することなく、多くの代わりの実施形態を設計できることに留意すべきである。特許請求の範囲において、カッコ内にあるどの参照符号も、請求項の限定として解釈されるべきではない。“備える”という語は、請求項に列記されたもの以外の要素またはステップの存在を除外しない。要素に先行する“１つの”という語は、そのような要素が複数存在することを除外しない。
【図面の簡単な説明】
【００６５】
【図１】図１は、本発明に係るｐｎヘテロ接合を形成するｐ型半導体ボディ上における、ＩＩＩ−Ｖ半導体材料のｎ型ナノワイヤの概略を示している。
【図２】図２は、ＩＩＩ−Ｖ材料からの外向けの拡散（outdiffusion）により形成されるナノワイヤの下のｎ型領域を示している。
【図３ａ】図３ａは、Ｇｅ（１１１）上に成長させたＩｎＰナノ構造のＳＥＭ画像を示している。
【図３ｂ】図３ｂは、Ｇｅ（１１１）上に成長させたＩｎＰナノ構造のＳＥＭ画像を示している。
【図３ｃ】図３ｃは、Ｇｅ（１１１）上に成長させたＩｎＰナノ構造のＳＥＭ画像を示している。
【図４】図４は、Ｇｅ（１１１）と接触しているＩｎＰナノ構造の間の界面のＨＲＴＥＭ画像を示している。
【図５】図５は、Ｇｅ（１１１）上に成長させたＩｎＰナノ構造のＸＲＤ極性図を示している。
【図１】
2007516620.tif 000003
【図２】
2007516620.tif 000004
【図３ａ】
2007516620.tif 000005
【図３ｂ】
2007516620.tif 000006
【図３ｃ】
2007516620.tif 000007
【図４】
2007516620.tif 000008
【図５】
2007516620.tif 000009
【国際調査報告】
2007516620.tif 000010
2007516620.tif 000011
2007516620.tif 000012