(57)【要約】  半導体ダイを取り付けるための構造及び技法が開示される。一実施態様において、本発明は、相互接続コンポーネントを通じて接続されたプリント配線板アセンブリのスタックを含む。プリント配線板アセンブリのうちの少なくとも１つは、炭素を含む制約層を有するインターポーザ基板を含む。
2007505478.tif 000002
【特許請求の範囲】
【請求項１】
相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックをそなえ、
前記プリント配線板アセンブリのうちの少なくとも１つが炭素を含む制約層を有するインターポーザ基板を含む、ダイスタック。
【請求項２】
前記インターポーザ基板が３ｍｓｉより大きい剛性を有する、請求項１に記載のダイスタック。
【請求項３】
前記プリント配線板アセンブリのうちの少なくとも１つが前記インターポーザ基板に取り付けられた少なくとも１つの半導体ダイを含む、請求項１に記載のダイスタック。
【請求項４】
前記半導体ダイが再配分層及び相互接続コンポーネントを通じて前記インターポーザ基板に取り付けられる、請求項３に記載のダイスタック。
【請求項５】
前記半導体ダイが相互接続コンポーネントを通じて前記インターポーザ基板に取り付けられる、請求項３に記載のダイスタック。
【請求項６】
複数の半導体ダイがインターポーザ基板の片側に配置される、請求項３に記載のダイスタック。
【請求項７】
複数の半導体ダイがインターポーザ基板の両側に配置される、請求項３に記載のダイスタック。
【請求項８】
前記ダイスタック内の前記プリント配線板アセンブリ間に配置される少なくとも１つのインターポーザ基板をさらにそなえ、
隣接するプリント配線板アセンブリが相互接続コンポーネントを通じて前記インターポーザ基板に接続される、請求項１に記載のダイスタック。
【請求項９】
半導体ダイと、
電気接続層と、
インターポーザ基板とをそなえ、
前記インターポーザ基板が炭素材料を用いて構成される層を含む、プリント配線板アセンブリ。
【請求項１０】
前記半導体ダイが集積された電子装置である、請求項９に記載のプリント配線板アセンブリ。
【請求項１１】
前記電気接続層が再配分層及び相互接続コンポーネントを含む、請求項９に記載のプリント配線板アセンブリ。
【請求項１２】
前記再配分層が少なくとも１つの誘電体フィルム層及び薄膜はんだ性層から構成される、請求項１１に記載のプリント配線板アセンブリ。
【請求項１３】
前記インターポーザ基板がプリント配線板及び相互接続コンポーネントを含む、請求項９に記載のプリント配線板アセンブリ。
【請求項１４】
前記プリント配線板が少なくとも１つの電気層及び少なくとも１つの制約層を含み、かつ
前記制約層が化学的蒸着（ＣＶＤ）ダイアモンドを含む、請求項１３に記載のプリント配線板アセンブリ。
【請求項１５】
前記プリント配線板が少なくとも１つの電気層及び少なくとも１つの制約層を含み、かつ
前記制約層がダイアモンド様の炭素を含む、請求項１３に記載のプリント配線板アセンブリ。
【請求項１６】
前記制約層が１５Ｗ/ｍ．Ｋより大きい熱伝導率、２０ｍｓｉより大きい引張り係数、１０９オームより大きい電気抵抗、１ＭＨｚで６．０より小さい誘電率及び４ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される、請求項１３に記載のプリント配線板アセンブリ。
【請求項１７】
前記制約層が１００Ｗ/ｍ．Ｋより大きい熱伝導率、５０ｍｓｉより大きい引張り係数、１０１０オームより大きい電気抵抗、１ＭＨｚで５．５より小さい誘電率及び３ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される、請求項１６に記載のプリント配線板アセンブリ。
【請求項１８】
前記制約層が５００Ｗ/ｍ．Ｋより大きい熱伝導率、９０ｍｓｉより大きい引張り係数、１０１１オームより大きい電気抵抗、１ＭＨｚで５．０より小さい誘電率及び２ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される、請求項１６に記載のプリント配線板アセンブリ。
【請求項１９】
前記インターポーザ基板が-２ｐｐｍ/℃から１２ｐｐｍ/℃までの熱膨張率を有する、請求項１３に記載のプリント配線板アセンブリ。
【請求項２０】
前記インターポーザ基板が-１ｐｐｍ/℃から９ｐｐｍ/℃までの熱膨張率を有する、請求項１９に記載のプリント配線板アセンブリ。
【請求項２１】
前記インターポーザ基板が１ｐｐｍ/℃から６ｐｐｍ/℃までの熱膨張率を有する、請求項１９に記載のプリント配線板アセンブリ。
【請求項２２】
前記プリント配線板が少なくとも１つの電気層、少なくとも１つの誘電体層及び少なくとも１つの制約層を含む、請求項１３に記載のプリント配線板アセンブリ。
【請求項２３】
前記制約層が導電性材料である、請求項２２に記載のプリント配線板アセンブリ。
【請求項２４】
前記誘電体層が前記電気層間に配置され、
前記誘電体層が前記制約層間に配置され、
前記誘電体層が前記電気層と前記制約層との間に配置される、請求項２３に記載のプリント配線板アセンブリ。
【請求項２５】
前記制約層が前記プリント配線板内において機能層を形成する、請求項２３に記載のプリント配線板アセンブリ。
【請求項２６】
前記制約層が樹脂で強化されたカーボンファイバの複合材から作られる、請求項２３に記載のプリント配線板アセンブリ。
【請求項２７】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がエポキシである、請求項２６に記載のプリント配線板アセンブリ。
【請求項２８】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がシアネートエステルである、請求項２６に記載のプリント配線板アセンブリ。
【請求項２９】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がポリイミドである、請求項２６に記載のプリント配線板アセンブリ。
【請求項３０】
前記カーボンファイバにしみ込ませるために使用される前記樹脂がビスマレイミドトリアジンエポキシである、請求項２６に記載のプリント配線板アセンブリ。
【請求項３１】
前記制約層が樹脂含浸ユニテープを含む、請求項２３に記載のプリント配線板アセンブリ。
【請求項３２】
前記制約層が樹脂含浸圧縮成形細断カーボンファイバを含む、請求項２３に記載のプリント配線板アセンブリ。
【請求項３３】
前記の制約複合層が０．０５０８ｍｍ（０．００２インチ）より大きい厚み、１．５Ｗ/ｍ．Ｋより大きい面内熱伝導率、１０ｍｓｉより大きい引張り係数、６．０より大きい誘電率、４ｐｐｍ/℃より小さい熱膨張率及び１３μΩ．ｍより小さい電気抵抗率を有する、請求項２３に記載のプリント配線板アセンブリ。
【請求項３４】
前記制約層が０．０７６２ｍｍ（０．００３インチ）より大きい厚み、２０Ｗ/ｍ．Ｋより大きい面内熱伝導率、１５ｍｓｉより大きい引張り係数、８．０より大きい誘電率、３ｐｐｍ/℃より小さい熱膨張率及び１０μΩ．ｍより小さい電気抵抗率を有する、請求項３３に記載のプリント配線板アセンブリ。
【請求項３５】
前記制約層が０．１０１６ｍｍ（０．００４インチ）から０．５０８ｍｍ（０．０２０インチ）までの厚み、４０Ｗ/ｍ．Ｋより大きい面内熱伝導率、２５ｍｓｉより大きい引張り係数、１２．０より大きい誘電率及び２ｐｐｍ/℃より小さい熱膨張率を有し、前記制約層の構成に使用される炭素またはグラファイトが８．５μΩ．ｍから１．１μΩ．ｍまでの電気抵抗率を有する、請求項３３に記載のプリント配線板アセンブリ。
【請求項３６】
前記プリント配線板が少なくとも１つの電気層、少なくとも１つの誘電体層及び少なくとも片面が金属層でメッキされた少なくとも１つの制約層を含む、請求項１３に記載のプリント配線板アセンブリ。
【請求項３７】
前記電気接続層を通じて中間基板に接続された付加的な半導体ダイをさらにそなえる、請求項９に記載のプリント配線板アセンブリ。
【請求項３８】
少なくとも２つの半導体ダイが前記電気接続層を通じて前記中間基板の同じ側に接続される、請求項３７に記載のプリント配線板アセンブリ。
【請求項３９】
少なくとも２つの半導体ダイが前記電気接続層を通じて前記中間基板の相対する側に接続される、請求項３７に記載のプリント配線板アセンブリ。
【請求項４０】
相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックと、
相互接続コンポーネントを通じてプリント配線板アセンブリの前記スタックに接続されたプリント配線板とをそなえ、
前記プリント配線板アセンブリのうちの少なくとも１つが炭素を含む制約層を有するインターポーザ基板を含む、ダイスタック・アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
以下の発明は、一般的に言ってプリント配線板上へのコンポーネントの取り付けに関するものであり、より特定して言うとプリント配線板上にコンポーネントを取り付けるためのダイスタックの使用に関するものである。
【背景技術】
【０００２】
プリント配線板は、様々な電子装置間に電気接続を確立するためにしばしば使用される。プリント配線板は、剛性でも可撓性でもよく、単一の機能層を含むことも複数の機能層を含むこともできる。電気装置を接続する回路の経路長さは、装置の動作に影響を与える可能性がある。経路が長ければそれだけ付加的なインダクタンスを誘導する可能性があり、付加的な干渉を引き起こす可能性もある。コンポーネント間で信号が通らなければならない経路の長さを小さくすればインダクタンス及び信号干渉を小さくすることができる。
【０００３】
コンポーネント間における信号経路の長さを小さくするための１つの方法は、薄小アウトラインパッケージ（Ｔｈｉｎ  Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ−ＴＳＯＰ）スタックとしてコンポーネントを取り付けることである。ＴＳＯＰスタックは、ＴＳＯＰコンポーネントを上下に取り付けることによって作られる。ＴＳＯＰスタック法は、高密度記憶モジュールを含めて多様な製品にこれまで使用されており、一般に３３３ＭＨｚより小さいスイッチング速度を有するアプリケーションに使用されている。
【０００４】
もう１つの方法は、ボールグリットアレイ・スタック法すなわちＢＧＡスタック法の使用である。ＢＧＡスタック法は複数のＢＧＡコンポーネントの使用を含み、これらのコンポーネントは上下に積み重ねられる。ＢＧＡスタック法も、高密度記憶モジュールを含めて多様なアプリケーションに使用されており、一般に、８００ＭＨｚより小さいスイッチング速度を含むアプリケーションに使用される。
【発明の開示】
【０００５】
ダイスタック法は、プリント配線板上にコンポーネントを取り付けるための技法であり、コンポーネントの密度を増すことができるようにする。コンポーネントの密度を増大すると、コンポーネント間の回路の経路長さを減少することによってより高い速度が可能になり、インダクタンス及び干渉の量を減少することができる。ダイスタック法は、マルチチップ・モジュール（ＭＣＭ）及びチップスケール・パッケージ（ＣＳＰ）などの各種のパッケージング・タイプを想定している。本発明の各実施形態は、半導体ダイをスタック状に取り付けることができるようにする。本発明の1つの実施形態は、相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタックを含む。プリント配線板アセンブリのうちの少なくとも１つは、炭素を含む制約層を有するインターポーザ基板を含む。
【０００６】
さらなる実施形態においては、インターポーザ基板は３ｍｓｉより大きい剛性を有する。
【０００７】
別の実施形態においては、プリント配線板アセンブリのうちの少なくとも１つは、インターポーザ基板に取り付けられた少なくとも１つの半導体ダイを含み、半導体ダイは再配分層及び相互接続コンポーネントを通じてインターポーザ基板に取り付けられる。代替的には、半導体ダイは、相互接続コンポーネントを通じてインターポーザ基板に取り付けられる。さらに、複数の半導体ダイがインターポーザ基板の一方の側に配置される。また、複数の半導体ダイがインターポーザ基板の両側に配置される。
【０００８】
本発明のさらなる実施形態は、ダイスタック内のプリント配線板アセンブリ間に配置された少なくとも1つのインターポーザ基板をも含む。ここで、隣接するプリント配線板アセンブリは相互接続コンポーネントを通じてインターポーザ基板に接続される。
【０００９】
本発明のさらに別の実施形態は半導体ダイ、電気接続層及びインターポーザ基板を含む。インターポーザ基板は、炭素材料を用いて構成された層を含む。
【００１０】
さらに別の実施形態においては、半導体ダイは集積された電子装置であり、電気接続層は再配分層及び相互接続コンポーネントを含む。さらに、再配分層は、少なくとも１つの誘電体フィルム層及び薄膜はんだ性層から構成され、インターポーザ基板はプリント配線板及び相互接続コンポーネント２４を含む。
【００１１】
さらに別の実施形態においては、プリント配線板は少なくとも１つの電気層及び少なくとも１つの制約層を含み、制約層は化学的蒸着（CVD）ダイアモンドを含む。代替的に、制約層はダイモンド様の炭素を含む。
【００１２】
さらに別の実施形態においては、制約層は１５Ｗ/ｍ．Ｋより大きい熱伝導率、２０ｍｓｉより大きい引張り係数、１０９オームより大きい電気抵抗、１ＭＨｚで６．０より小さい誘電率及び４ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される。代替的に、制約層は１００Ｗ/ｍ．Ｋより大きい熱伝導率、５０ｍｓｉより大きい引張り係数、１０１０オームより大きい電気抵抗、１ＭＨｚで５．５より小さい誘電率及び３ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される。別の形態においては、制約層は、５００Ｗ/ｍ．Ｋより大きい熱伝導率、９０ｍｓｉより大きい引張り係数、１０１１オームより大きい電気抵抗、１ＭＨｚで５．０より小さい誘電率及び２ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される。
【００１３】
さらに別の実施形態においては、インターポーザ基板は-２ｐｐｍ/℃から１２ｐｐｍ/℃までの熱膨張率を有する。別の形態においては、インターポーザ基板は-１ｐｐｍ/℃から９ｐｐｍ/℃までの熱膨張率を有する。さらに別の形態においては、インターポーザ基板は１ｐｐｍ/℃から６ｐｐｍ/℃までの熱膨張率を有する。
【００１４】
さらに別の実施形態においては、プリント配線板は、少なくとも１つの電気層、少なくとも１つの誘電体層及び少なくとも１つの制約層を含む。さらに、制約層は、導電性材料である。さらに誘電体層は電気層間に配置され、誘電体層は制約層間に配置され、かつ誘電体層は電気層と制約層の間に配置される。さらに、制約層はプリント配線板内の機能層を形成する。
【００１５】
本発明の１つの実施形態において、制約層は、樹脂で強化されたカーボンファイバの複合材から作られる。さらに、カーボンファイバにしみ込ませるために使用される樹脂はエポキシである。代替的に、カーボンファイバにしみ込ませるために使用される樹脂はシアネートエステル、ポリイミドまたはビスマレイミドトリアジンエポキシである。
【００１６】
本発明の別の実施形態においては、制約層は樹脂含浸ユニテープ（Ｕｎｉ  ｔａｐｅ）を含む。代替的に制約層は、樹脂含浸圧縮成形された細断カーボンファイバを含む。
【００１７】
さらに別の実施形態においては、制約複合層は、０．０５０８ｍｍ（０．００２インチ）より大きい厚み、１．５Ｗ/ｍ．Ｋより大きい面内（ｉｎ−ｐｌａｎｅ）熱伝導率、１０ｍｓｉより大きい引張り係数、６．０より大きい誘電率、４ｐｐｍ/℃より小さい熱膨張率及び１３μΩ.ｍより小さい電気抵抗率を有する。さらに、制約層は、０．０７６２ｍｍ（０．００３インチ）より大きい厚み、２０Ｗ/ｍ．Ｋより大きい面内熱伝導率、１５ｍｓｉより大きい引張り係数、８．０より大きい誘電率、３ｐｐｍ/℃より小さい熱膨張率及び１０μΩ.ｍより小さい電気抵抗率を有する。実際には、制約層は、０．１０１６ｍｍ（０．００４インチ）から０．５０８ｍｍ（０．０２０インチ）までの厚み、４０Ｗ/ｍ．Ｋより大きい面内熱伝導率、２５ｍｓｉより大きい引張り係数、１２．０より大きい誘電率、２ｐｐｍ/℃より小さい熱膨張率を有し、制約層の構成に使用される炭素またはグラファイトは８．５μΩ.ｍから１．１μΩ.ｍまでの電気抵抗率を有する。
【００１８】
さらに別の実施形態においては、プリント配線板は、少なくとも１つの電気層、少なくとも１つの誘電体層及び少なくともその一面が金属層でメッキされた少なくとも１つの制約層を含む。
【００１９】
別の実施形態は、さらに、電気接続層を通じて中間基板に接続される付加的な半導体ダイを含む。場合によっては、少なくとも２つの半導体ダイが電気接続層を通じて中間基板の同じ側に接続される。他の例では、少なくとも２つの半導体ダイが電気接続層を通じて中間基板の相対する側に接続される。さらなる付加的な実施形態は、相互接続コンポーネントを通じて接続されるプリント配線板アセンブリのスタック、及び相互接続コンポーネントを通じてプリント配線板アセンブリのスタックに接続されるプリント配線板を含む。プリント配線板アセンブリのうちの少なくとも１つは、炭素を含む制約層を有するインターポーザ基板を含む。
【発明を実施するための最良の形態】
【００２０】
次に図面を見てみると、ダイスタックを形成するために使用できるプリント配線板アセンブリが示されている。１つの実施態様において、プリント配線板アセンブリは、概念的に電気接続層として説明できるコンポーネントを用いてインターポーザ基板に取り付けられる半導体ダイを含む。プリント配線板アセンブリは、様々な形態でインターポーザ基板の片側または両側に単一または複数の半導体ダイを取り付けることによって構成することができる。本発明に従ったプリント配線板アセンブリは層状にしてダイスタックを形成することができる。いくつかの実施態様においては、ダイスタックを形成しやすくするために中間基板が使用される。本発明の別の態様においては、ダイスタック・アセンブリを形成するために、様々なダイスタックの形態において１つまたはそれ以上のダイスタックをプリント配線板に取り付けることができる。ダイスタックにおいて隣接する層を接続するために相互接続コンポーネントを使用することによって、ダイスタックの各半導体ダイ間及びダイスタックの半導体ダイと外部装置との間の電気信号の伝達を可能にすることができる。
【００２１】
本発明に従ったプリント配線板アセンブリが図１に示されている。プリント配線板アセンブリ１０は、半導体ダイ１２、電気接続層１４及びインターポーザ基板１６を含む。１つの実施態様において、半導体ダイ１２は半導体装置であり、電気接続層は、半導体装置をインターポーザ基板に取り付けるため並びに半導体装置とインターポーザ基板との間に電気接続を生じさせるための役割を果たす。いくつかの実施態様において、インターポーザ層は熱膨張率の低い剛性の熱制約プリント配線板である。
【００２２】
本発明に従ったプリント配線板アセンブリの実施態様が図２に示されている。プリント配線板アセンブリ１０’は、電気接続層１４’を通じてインターポーザ基板１６’に取り付けられる半導体ダイ１２’を含んでいる。図に示される実施態様において、半導体ダイは集積された電子装置である。電気接続層は再配分層２０及び相互接続コンポーネント２２を含み、インターポーザ基板は相互接続コンポーネント２４を含むプリント配線板を含む。
【００２３】
再配分層２０及び相互接続コンポーネント２２は、半導体ダイをインターポーザ基板に取り付ける機能及び半導体ダイとインターポーザ基板との間に電気接続を生じさせる機能を含む機能を果たす。再配分層２０は、一般に１つまたは２つの誘電体フィルム層及びペンシルバニア州ウィロウグローブのＫｕｌｉｃｋｅ  ＆  Ｓｏｆｆａ社製造のＡｌ/ＮｉＶ/Ｃｕの薄膜はんだ性層で作られる。相互接続コンポーネントは、再配分層とインターポーザ基板との間に電気接続を生じさせる。他の実施態様においては、再配分層は、それに半導体ダイを直接取り付けることができかつその上に導電性経路を形成できるプリント配線板材料を用いて構成することができる。
【００２４】
１つの実施態様においては、相互接続コンポーネントは、バンプ接触ソルダボールである。他の実施態様においては、再配分層とインターポーザ基板との間に電気接続を生じさせるためにソルダカラムまたはその他の相互接続コンポーネントを使用することができる。
【００２５】
上述の通り、インターポーザ基板は、熱膨張率の低い剛性の熱制約プリント配線板を用いて実現することができる。１つの実施態様においては、インターポーザ基板は、３ｍｓｉより大きい剛性及び０ｐｐｍ/℃から１２ｐｐｍ/℃までの熱膨張率を有する。好ましくは、インターポーザ基板は、１０ｍｓｉより大きい剛性及び１ｐｐｍ/℃から８ｐｐｍ/℃までの熱膨張率を有する。より好ましくは、インターポーザ基板は、２５ｍｓｉより大きい剛性及び２ｐｐｍ/℃から４ｐｐｍ/℃までの熱膨張率を有する。
【００２６】
インターポーザ基板として使用できる本発明に従ったプリント配線板の実施態様が図３Ａに示されている。プリント配線板３０は、少なくとも１つの電気層３２及び少なくとも１つの制約層３４を含む。図に示される実施態様においては、制約層３４は電気層間に短絡が生じるのを防ぐことができる誘電体材料である。１つの実施態様において、制約層は、ペンシルベニア州アレンタウンのＤｉａｍｏｎｅｘ社製造の化学的蒸着（ＣＶＤ）ダイアモンドを含む。他の実施態様において、制約層はペンシルベニア州アレンタウンのＤｉａｍｏｎｅｘ社製造のダイアモンド様炭素（ＤＬＣ）を含むことができる。
【００２７】
他の実施態様において、制約層は、１５Ｗ/ｍ．Ｋより大きい熱伝導率、２０ｍｓｉより大きい引張り係数、１０９オームより大きい電気抵抗、１ＭＨｚで６．０より小さい誘電率及び４ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成することができる。好ましくは、制約層は、１００Ｗ/ｍ．Ｋより大きい熱伝導率、５０ｍｓｉより大きい引張り係数、１０１０オームより大きい電気抵抗、１ＭＨｚで５．５より小さい誘電率及び３ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される。より好ましくは、制約層は、５００Ｗ/ｍ．Ｋより大きい熱伝導率、９０ｍｓｉより大きい引張り係数、１０１１オームより大きい電気抵抗、１ＭＨｚで５．０より小さい誘電率及び２ｐｐｍ/℃より小さい熱膨張率を有する材料を用いて構成される。制約層の構成に使用される材料に関係なく、材料の厚みは、電気層間の望ましくない短絡を防止するのに充分でなければならない。本発明の１つの実施態様において、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-２ｐｐｍ/℃から１２ｐｐｍ/℃までとなる。好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-１ｐｐｍ/℃から９ｐｐｍ/℃までとなる。より好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が１ｐｐｍ/℃から６ｐｐｍ/℃までとなる。
【００２８】
インターポーザ基板として使用できる本発明に従ったプリント配線板の別の実施態様が図３Ｂに示されている。プリント配線板３０’は、少なくとも１つの電気層３２’、少なくとも１つの誘電体層３６及び少なくとも１つの制約層３８を含む。図に示される実施態様において、制約層は導電性材料である。従って、誘電体層は、電気層間、制約層間及び電気層と制約層との間に配置される。この形態において、誘電体層は、プリント配線板の導電層間の短絡を防止する役割を果たすことができる。
【００２９】
１つの実施態様において、導電性制約層はプリント配線板内で機能層を形成しない（すなわち、プリント配線板を用いて実現される回路のうちの１つを形成しない）。他の実施態様においては、導電性制約層は、機能層を形成することができる。制約層は、プリント配線板の剛性を増すための役割を果たすことができ、これにより、インターポーザ基板をより頑丈にして、半導体ダイをインターポーザ基板に取り付けるときの反りを小さくすることができる。制約層は、また、プリント配線板の熱伝導率を増し、プリント配線板の熱膨張を制限することができる。好ましくは、制約層は、インターポーザ基板の熱膨張率を半導体ダイの熱膨張率に合わせる役割を果たす。
【００３０】
１つの実施態様において、制約層は、樹脂で強化されたカーボンファイバの複合材から作られる。カーボンファイバ基板は、日本のＮｉｐｐｏｎ  Ｇｒａｐｈｉｔｅ  Ｆｉｂｅｒ社製造のＣＮ-８０、日本のＭｉｔｓｕｂｉｓｈｉ  Ｃｈｅｍｉｃａｌ社製造のＫ１３５２Ｕ、サウスカロライナ州グリーンヴィルのＣｙｔｅｃ  Ｃａｒｂｏｎ  Ｆｉｂｅｒｓ  ＬＬＣ社製造のＥＷＣ-３００Ｘなどの、ＰＡＮまたはＰＩＴＣＨベースのカーボンファイバまたはグラファイトファイバを用いて構成することができる。カーボンファイバまたはグラファイトファイバは、樹脂含浸前に織ることができる。炭素基板にしみ込ませるために使用される樹脂系はシアネートエステルまたはポリイミドなどの、エポキシまたはポリマーとすることができる。
【００３１】
他の実施態様においては、樹脂含浸繊維性材料などの他の導電性材料を使用することができる。繊維性材料を任意の導電性繊維とすることもできるし、樹脂を導電性にすることもできる。織り方は、平織り、綾織、絡み織り、しゅす織り、バスケット織り、ハーネス織りが可能である。繊維性材料は、連続繊維を用いて作るか、細断するか、フレーク状にすることができる。樹脂は、エポキシ、ビスマレイミドトリアジンエポキシ、シアネートエステル、ポリイミドが使用可能である。樹脂は、特性を改良するためにフィラーを含むことができる。
【００３２】
他の実施態様においては、制約層は、樹脂含浸ユニテープ（Ｕｎｉ  ｔａｐｅ）、織りまたは圧縮成形細断カーボンファイバを含むことができる。他の実施態様においては、制約複合層は、０．０５０８ｍｍ（０．００２インチ）より大きい厚み、１．５Ｗ/ｍ．Ｋより大きい面内熱伝導率、１０ｍｓｉより大きい引張り係数、６．０より大きい誘電率、４ｐｐｍ/℃より小さい熱膨張率を有し、使用される炭素またはグラファイトの電気抵抗率は１３μΩ．ｍより小さい。好ましくは、制約複合層は、０．０７６２ｍｍ（０．００３インチ）より大きい厚み、２０Ｗ/ｍ．Ｋより大きい面内熱伝導率、１５ｍｓｉより大きい引張り係数、８．０より大きい誘電率、３ｐｐｍ/℃より小さい熱膨張率を有し、基板の構成に使用される炭素またはグラファイトの電気抵抗率は１０μΩ．ｍより小さい。より好ましくは、制約層は、０．１０１６ｍｍ（０．００４インチ）から０．５０８ｍｍ（０．０２０インチ）までの厚み、４０Ｗ/ｍ．Ｋより大きい面内熱伝導率、２５ｍｓｉより大きい引張り係数、１２．０より大きい誘電率、２ｐｐｍ/℃より小さい熱膨張率を有し、制約層の構成に使用される炭素またはグラファイトの電気抵抗率は８．５μΩ．ｍから１．１μΩ．ｍまでである。
【００３３】
１つの実施態様において、残りの層に対する制約層の体積比によって、インターポーザ基板３０’の全体的面内表面膨張が-２ｐｐｍ/℃から１２ｐｐｍ/℃までとなる。好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が-１ｐｐｍ/℃から９ｐｐｍ/℃までとなる。より好ましくは、残りの層に対する制約層の体積比によって、インターポーザ基板の全体的面内表面膨張が１ｐｐｍ/℃から６ｐｐｍ/℃までとなる。
【００３４】
インターポーザ基板を実現するために使用できる本発明に従ったプリント配線板の別の実施態様が図３Ｃに示されている。プリント配線板３０’’は、少なくとも１つの電気層３２’’、少なくとも１つの誘電体層４０及び少なくとも片面が金属層４４でメッキされた少なくとも１つの制約層４２を含む。プリント配線板は、図３Ｂに示されるプリント配線板３０’と同様であるが、制約層が金属メッキされる点が異なる。図に示される実施態様において、制約層４２は、プリント配線板の機能層として使用される。
【００３５】
ただし、他の実施態様においては、制約層は、プリント配線板の機能層としての役割を果たさない。
【００３６】
導電性金属の層がメッキされている制約層４２は、上述の材料と同様の材料から構成することができる。制約層の表面をメッキするために使用される金属層の構成には任意の厚みの導電性金属層４４を使用することができるが、制約層の全体的導電性が電気負荷を搬送するのに充分であることをその条件とする。導電性金属層４４と制約層との間において、直接的表面接触によってあるいは制約層の厚みを貫通するメッキされたスルーホールによって電気接続を生じさせることができる。様々な実施態様において、制約層４２はパワー面としてまたはグラウンド面としてまたはその組合せとして使用することができる。
【００３７】
誘電体層４０は、一般に隣接する機能層間の望ましくない電気接続を防止する。機能層間において意図的に電気接触を生じるための１つの方法は、メッキされたバイアまたはスルーホールを使用することである。メッキされたスルーホールと制約層との間の電気接続は、スルーホールを穿孔しメッキする前にオーバーサイズに穿孔、パンチングまたはルーティングした後５．０より小さい誘電率を有する誘電体材料をクリアランスホールに補充することによってクリアランスホールを作ることにより、防止することができる。スルーホールを穿孔してクリアランスホール内の材料を貫通させることによって、スルーホールのメッキは電気絶縁材料の環によって制約層を構成するために使用される導電性材料から分離される。本発明の１つの実施態様においては、他の層に対する制約層４２の体積比によって、プリント配線板３０’’の全体的面内表面膨張が-２ｐｐｍ/℃から１２ｐｐｍ/℃までにならなければならない。好ましくは、残りの層に対する制約層４２の体積比によって、インターポーザ基板の全体的面内表面膨張が-１ｐｐｍ/℃から９ｐｐｍ/℃までとなる。より好ましくは、残りの層に対する制約層４２の体積比によって、インターポーザ基板の全体的面内表面膨張が１ｐｐｍ/℃から６ｐｐｍ/℃までとなる。
【００３８】
図２に示されるプリント配線板を構成するためのプロセスが図４に示されている。プロセス５０は、インターポーザ基板を製造すること（５２）、１つまたは２つの誘電体フィルム層及びＡｌ/ＮｉＶ/Ｃｕの薄いはんだ性フィルムで作られる再配分層を半導体ウェーハ（すなわち半導体ダイ）に取り付けること（５４）、ダイをバンプ接触させること（５６）、ダイをカットすること（５８）及びバンプ接触されたダイをインターポーザ基板上に組み立てること（６０）を含む。
【００３９】
１つの実施態様において、プリント配線板の製造は、米国特許出願第１０/０２０，５０６号に記述される工程に従って実施することができ、その開示全体が参照により本出願に組み込まれる。他の実施態様においては、熱膨張率が低い剛性プリント配線板を製造するための他の技法を使用することができる。
【００４０】
１つの実施態様においては、半導体ウェーハへのＲＤＬの取り付けは、周辺フットプリントからエリアアレイにＩ/Ｏパッドを再配分するためのものである。
【００４１】
１つの実施態様においては、ダイのバンプ接触は、ダイとインターポーザ基板との間にさらなる電気接続をもたらすために行われる。バンプ接触が完了したら、ダイのカッティングを行うことができる。
【００４２】
１つの実施態様においては、インターポーザ基板上へのバンプ接触ダイの組立ては、インターポーザ基板上へソルダペーストをスクリーニングし、バンプ接触ダイをソルダペーストの上に取り付け、かつアセンブリをウェーブはんだ付けすることを含むことができる。
【００４３】
本発明に従ったアセンブリの構成の様々な段階におけるプリント配線板アセンブリのコンポーネントが図５Ａ−５Ｄに示されている。図５Ａには半導体ダイ１２’’が示されている。図５Ｂには少なくとも１つの再配分層２０’に取り付けられている半導体ダイ１２’’が示されている。再配分層は、上述の通りに半導体ダイに取り付けられる。図５Ｃには相互接続コンポーネント２２’を含む再配分層とともに半導体ダイが示されている。相互接続コンポーネントは上述の通りに取り付けられ、電気接続層１４’’を完成する。図５Ｄにはインターポーザ基板１６’’に取り付けられる前の半導体ダイ及び電気接続層のアセンブリが示されている。インターポーザ基板も他の装置との電気接続を生じさせるために相互接続コンポーネント２４’を含む。図５Ｄに示されるコンポーネントは、上述の技法を用いて本発明に従ったプリント配線板アセンブリの実施形態を完成させるために使用することができる。
【００４４】
半導体ダイは、インターポーザ基板の両側に取り付けることができる。インターポーザ基板の両側に取り付けられる半導体ダイを含む、本発明に従ったプリント配線板アセンブリが図６に示されている。図６に示されるプリント配線板アセンブリ１０’’は、図２に示されるものと同様であるが、第二の半導体ダイ７０が電気接続層７２を通じてインターポーザ基板に取り付けられる点が異なる。図に示される実施態様において、電気接続層及びインターポーザ基板は、半導体装置間での信号の交換を可能にする。さらに、電気接続層、インターポーザ基板及びインターポーザ基板上の相互接続コンポーネント２４’’は、半導体ダイがインターポーザ基板に取り付けられていない装置との間で信号を交換できるようにする。
【００４５】
図２に示されるプリント配線板アセンブリ１０’と同様のプリント配線板アセンブリが図７に示されている。図７に示されるプリント配線板アセンブリ１０’’’’は、図２に示されるものと同様であるが、相互接続コンポーネント２４’’’が、半導体ダイ１２’’’’が取り付けられる側と同じインターポーザ基板の側に配置される点が異なる。図７に示される形態のプリント配線板アセンブリは、上述の説明に従って製造することができる。
【００４６】
半導体ダイは、一般に相互接続コンポーネントを半導体ダイの中央に置いて構成される。上述の通り、再配分層は半導体ダイをプリント配線板の電気的相互接続素子に接続するために使用することができる。半導体ダイをインターポーザ基板に相互接続するために様々な形態を用いる、本発明に従ったプリント配線板の実施態様が図８Ａ−８Ｃに示されている。
【００４７】
インターポーザ基板の両側に取り付けられる半導体ダイを含む本発明に従ったプリント配線板アセンブリが図８Ａに示されている。プリント配線板アセンブリ１０’’’’’は、再配分層２０’’’’及び相互接続コンポーネント２２’’’’を通じてインターポーザ基板１６’’’’’に取り付けられる２つの半導体ダイ１２’’’’’を含む。インターポーザ基板は、半導体ダイと同じ表面に相互接続コンポーネント２４’’’’を含む。半導体ダイをインターポーザ基板に固定するために使用される相互接続コンポーネントは半導体ダイのエッジ８０に間隔を置いて配置される。これに対して、図８Ｂに示される本発明に従ったプリント配線板アセンブリは、半導体ダイのエッジ８０からある距離分ずらされた相互接続コンポーネントを使用する。
【００４８】
本発明に従ったプリント配線板アセンブリのさらなる実施態様が図８Ｃに示されている。図に示されるプリント配線板アセンブリ１０’’’’’は半導体ダイ１２’’’’’とインターポーザ基板１６’’’’’との間のインターフェース層を含まない。その代わりに、半導体ダイの中央部における接点は相互接続コンポーネント２２’’’’を通じてインターポーザ基板に接続される。この形態が不安定である状況においては、インターポーザ基板上でダイを安定させるためにエラストマー・ピラー８２を使用することができる。他の実施態様においては、インターポーザ基板上で半導体ダイを安定させるために、半導体ダイがインターポーザ基板との電気接続を失わないようにするために充分な支持を与える他の材料を使用することができる。
【００４９】
上述の構造の多くは、層状にして、ダイスタックを形成することができる。図２に示されるプリント配線板アセンブリ１０’と同様のプリント配線板アセンブリを積み重ねることによって形成されるダイスタック１００が図９に示されている。図に示される実施態様においては、１つのプリント配線板アセンブリの相互接続コンポーネントが第２のプリント配線板アセンブリのインターポーザ基板と電気接触を生じるように、図２に示されるアセンブリ１０’と同様の４つのプリント配線板アセンブリが積み重ねられる。
【００５０】
プリント配線板アセンブリを積み重ねることによって、複数の半導体ダイを限られた空間に取り付けることができる。さらに、スタック内の半導体ダイ間で電気信号を交換することができ、また、１組の相互接続コンポーネントを用いて、いずれかの半導体ダイと外部装置との間で電気信号を交換することができる。
【００５１】
本発明に従ったダイスタックを形成するための方法が図１０に示されている。該方法１１０は、インターポーザ基板を製造すること（１１２）、バンプ接触半導体ダイまたはウェーハレベル・ダイまたはウェーハレベル・パッケージ（ＷＬＰ）をインターポーザ基板上に組み立てること（１１４）、本発明に従ったプリント配線板アセンブリを形成するために相互接続コンポーネントをインターポーザ基板に取り付けること（１１６）、ダイスタックを形成するためにプリント配線板アセンブリのスタックを組み立てること（１１８）、及びプリント配線板上にダイスタックを組み立てること（１２０）を含む。環境から保護するために必要な場合には、ダイスタック・アセンブリにグロッブトップ（Ｇｌｏｂ  ｔｏｐ）、モールド、熱伝導性グロッブトップ（Ｇｌｏｂ  ｔｏｐ）または熱伝導性モールドを適用する（１２２）。本発明に従ったプリント配線板アセンブリを形成するために組み立てられるコンポーネントの製造は上に説明した通りである。
【００５２】
インターポーザ基板を通じて電気接続を生じさせることによって、ダイスタック内の半導体ダイ間及びダイスタック内の半導体ダイと外部装置との間の電気信号の伝達を容易にすることができる。本発明に従ったインターポーザ基板の相対する側に配置される相互接続接点間で電子信号を送ることができるメッキされたバイアを含むプリント配線板アセンブリの実施形態が、図１１に示されている。プリント配線板アセンブリ１３０は、図８Ａにおいて１０’’’’’として示されるプリント配線板アセンブリと同様である。図に示される実施形態において、電気的相互接続素子２４’’’’は、インターポーザ基板１６’’’’’を貫通するメッキされたバイア１３２の上方に位置する。バイアの内壁は銅などの導電性材料でライニングされる。他の実施形態においては、バイアをライニングするために他の導電性材料を使用することができる。バイアの導電性ライニングは、相互接続コンポーネント２４’’’’間に電気信号が流れるための経路を形成する。図に示される実施形態は、また、インターポーザ基板上の金属トレース１３６と接触する相互接続コンポーネント２２’’’’を示している。
【００５３】
本発明に従ったインターポーザ基板上の相互接続コンポーネント間に電気接続を生じさせるための別の技法が図１２に示されている。プリント配線板アセンブリ１４０は、図８Ａに示されるプリント配線板アセンブリ１０’’’’’と同様である。インターポーザ基板１６’’’’’は、インターポーザ基板上の相互接続コンポーネント間で電気信号が流れるための経路を形成するコネクタ１４２を含む。コネクタ１４２は、フレックスまたは剛性フレックス・プリント配線板から作ることができる。
【００５４】
図６に示されるプリント配線板アセンブリ１０’’と同様のプリント配線板アセンブリ及び中間基板を用いて本発明に従って構成されるダイスタックが図１３に示されている。ダイスタック１００’は、図６に示されるプリント配線板アセンブリ１０’’と同様の２つのプリント配線板アセンブリ１５０及び中間基板１５２を含む。中間基板は、２つのプリント配線板アセンブリ間に接続を生じさせる役割を果たし、１つの実施形態においては、相互接続コンポーネント１５６が配置されるプリント配線板１５４を含む。プリント配線板アセンブリ上の相互接続コンポーネントと中間基板との間の接触によって、電気信号は、ダイスタックの層の間で流れることができる。中間基板を構成するために使用される相互接続コンポーネントは、インターポーザ基板及びインターポーザ基板上に配置される相互接続コンポーネントを構成するための上述した材料及び方法を用いて構成することができる。
【００５５】
プリント配線板アセンブリの組合せを用いて本発明に従って構成されるダイスタックが図１４に示されている。ダイスタック１００’’は、相互に上下に層状になった、図２に示されるプリント配線板アセンブリ１０’と同様の２つのプリント配線板アセンブリ１６０を含む。ダイスタックの下部層１６２は、図６に示されるプリント配線板アセンブリ１０’’と同様のプリント配線板アセンブリである。
【００５６】
代替のダイスタック構造が図１５に示されている。ダイスタックは、２つの半導体ダイ１７２が取り付けられたインターポーザ基板１７０を有する本発明に従ったプリント配線板アセンブリを含む。半導体ダイは、インターポーザ基板の相対する側に取り付けることができる。インターポーザ基板はソルダカラム１７６を通じて図６に示されるプリント配線板アセンブリ１０’’と同様のプリント配線板アセンブリ１７４に接続される。ソルダカラムは電気信号が２つのプリント配線板アセンブリの間を流れることができるようにする相互接続コンポーネントである。
【００５７】
本発明に従ってプリント配線板に取り付けられたダイスタックが図１６に示されている。ダイスタック・アセンブリ１８０は、図１３に示されるダイスタック１００’と同様のダイスタック１００’’’’を含む。ダイスタック１００’’’’は、ダイスタックの最下層上の相互接続コンポーネント１８４を通じてプリント配線板１８２に接続される。プリント配線板は、ダイスタックの半導体ダイに電気信号を送るために使用することができる。外部装置は、プリント配線板の相互接続コンポーネント１８６に電気信号を与えることによって、プリント配線板を利用して半導体ダイに電気信号を送ることができる。プリント配線板は、上述の技法に従ってまたはプリント配線板を製造するための既知の技法に従って製造することができる。１つの実施形態においては、プリント配線板は、炭素を含有する層を含むことができる。他の実施形態においては、プリント配線板は炭素を含有する層を含まない。
【００５８】
プリント配線板に取り付けられた複数のダイスタックを含む本発明に従ったダイスタック・アセンブリが図１７に示されている。このアセンブリは、積重ねられたダイ形態のマルチチップ・モジュールとみなすことができる。ダイスタック・アセンブリ１８０’は、各ダイスタックの最下層上の相互接続コンポーネント１８４’を通じてプリント配線板１８２’上に取り付けられる、図１３に示されるダイスタック１００’と同様の複数のダイスタック１００’’’’’を含む。プリント配線板１８２’上の相互接続コンポーネント１８６’は、ダイスタック内の半導体ダイにアクセスするために使用することができる。
【００５９】
インターポーザ基板の各側に複数の半導体ダイを含む本発明に従ったプリント配線板アセンブリが図１８に示されている。このアセンブリも積重ね可能なダイ形態を有するマルチチップ・モジュールとみなすことができる。プリント配線板アセンブリ２００は、インターポーザ基板２０４の各側に配置される複数の半導体ダイ２０２を含む。１つの実施形態において、半導体ダイは並べて配置され、別の実施形態においては、半導体ダイはアレイを形成するように配列される。半導体ダイは、上述の技法に従ってインターポーザ基板に取り付けられ、半導体ダイは、上述の技法と同様の態様で相互接続コンポーネント２０６を用いて外部装置からアクセスできる。
【００６０】
図１８に示されるプリント配線板アセンブリ２００と同様のプリント配線板アセンブリ及びインターポーザ基板を用いて本発明に従って構成されるダイスタックが図１９に示されている。このダイスタックも、積重ねられたダイ形態を有するマルチチップ・モジュールとみなすことができる。ダイスタック１００’’’’’’は、中間基板１５４’を通じて接続される図１８に示されるプリント配線板アセンブリ２００と同様の２つのプリント配線板アセンブリ２００’を含む。中間基板１５４’は図１３に示される中間基板１５４と同様であり、相互接続コンポーネント１５６’の助けを借りてダイスタックの隣接する層間に電気接続をもたらす役割を果たす。
【００６１】
上述のプリント配線板アセンブリのいずれもがダイスタックに形成することができる。実施形態によっては、ダイスタックの形成のためには、上述の通りにして中間基板を使用する必要がありうる。ダイスタックが組み立てられたら、ダイスタックをプリント配線板上に取り付けることによって、ダイスタックを使用して本発明に従ってダイスタック・アセンブリを形成することができる。本発明に従ったダイスタック・アセンブリは、ダイスタックを１つだけ含む必要はなく、様々なダイスタック形態を有する複数のダイスタックを含むことができ、これらのがプリント配線板の様々な場所に取り付けられる。
【００６２】
以上の実施形態は典型的なものとして開示されているが、本発明の範囲から逸脱することなく、開示されるシステムに付加的な変更、置換え及び修正を加えることができることが分かるだろう。例えば、ダイスタックを形成するために任意の数のプリント配線板アセンブリを積層することができ、また任意の数の半導体ダイを並べて、アレイ状にまたはその他の形態でインターポーザ基板上に配置することができる。さらに、上述の技法を用いて、考えられうる形態で各層上に任意の数の半導体ダイを含むダイスタックを構成することができ、これらの層を必要な中間基板を用いて配列することができる。さらに、プリント配線板アセンブリとソルダボール及び／またはソルダカラムを含む中間層との間に様々な相互接続形態を使用することができる。従って、本発明の範囲は、例示される実施形態によってではなく添付の特許請求の範囲及びそれらと同等のものによって決定されるべきである。
【図面の簡単な説明】
【００６３】
【図１】本発明に従ったプリント配線板アセンブリの一実施形態を示すブロック図である。
【図２】本発明の一実施形態に従ったプリント配線板の概略的断面図である。
【図３Ａ】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図３Ｂ】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図３Ｃ】本発明に従ったプリント配線板アセンブリにおいてインターポーザ基板を実現するために使用できるプリント配線板の概略的断面図である。
【図４】本発明の一実施形態に従ったプリント配線板を製造するためのプロセスを示すフローチャートである。
【図５Ａ】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図５Ｂ】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図５Ｃ】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図５Ｄ】プリント配線板アセンブリの構成における様々な段階において本発明の一実施形態に従ったプリント配線板アセンブリの構成に使用されるコンポーネントの概略的断面図である。
【図６】その表面のうちの２つに半導体ダイが取り付けられているインターポーザ基板を含む、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図７】半導体ダイ及び相互接続コンポーネントが同じ表面上に取り付けられているインターポーザ基板を含む、本発明に従ったプリント配線板アセンブリの概略的断面図である。
【図８Ａ】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図８Ｂ】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図８Ｃ】本発明の実施形態に従ってインターポーザ基板に半導体ダイを相互接続するための様々な形態の概略的断面図である。
【図９】図２に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリを用いて構成される、本発明の一実施態様に従ったダイスタックの概略的断面図である。
【図１０】本発明の一実施形態に従ったダイスタックを構成するための方法を示すフローチャートである。
【図１１】相互接続コンポーネントの間に電気接続を与えるためにメッキされたバイアを用いる、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図１２】相互接続コンポーネントの間に電気接続を与えるために外部コネクタを用いる、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図１３】図６に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び中間基板を用いて構成される、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図１４】図２に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び図６に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリを含むプリント配線板アセンブリの組合せを用いて構成される、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図１５】相互接続コンポーネントとしてソルダカラムを使用する、本発明の一実施形態に従ったダイスタックの概略的断面図である。
【図１６】プリント配線板に接続された、図１３に示されるダイスタックと同様のダイスタックを含む、本発明の一実施形態に従ったダイスタック・アセンブリの概略的断面図である。
【図１７】単一のプリント配線板に接続された複数のダイスタックを含む、本発明の一実施形態に従ったダイスタック・アセンブリである。
【図１８】複数の半導体ダイが取り付けられている表面を有するインターポーザ基板を含む、本発明の一実施形態に従ったプリント配線板アセンブリの概略的断面図である。
【図１９】図１８に示されるプリント配線板アセンブリと同様のプリント配線板アセンブリ及び中間基板から本発明の一実施形態に従って構成されるダイスタックの概略的断面図である。
【図１】
2007505478.tif 000003
【図２】
2007505478.tif 000004
【図３Ａ】
2007505478.tif 000005
【図３Ｂ】
2007505478.tif 000006
【図３Ｃ】
2007505478.tif 000007
【図４】
2007505478.tif 000008
【図５Ａ】
2007505478.tif 000009
【図５Ｂ】
2007505478.tif 000010
【図５Ｃ】
2007505478.tif 000011
【図５Ｄ】
2007505478.tif 000012
【図６】
2007505478.tif 000013
【図７】
2007505478.tif 000014
【図８Ａ】
2007505478.tif 000015
【図８Ｂ】
2007505478.tif 000016
【図８Ｃ】
2007505478.tif 000017
【図９】
2007505478.tif 000018
【図１０】
2007505478.tif 000019
【図１１】
2007505478.tif 000020
【図１２】
2007505478.tif 000021
【図１３】
2007505478.tif 000022
【図１４】
2007505478.tif 000023
【図１５】
2007505478.tif 000024
【図１６】
2007505478.tif 000025
【図１７】
2007505478.tif 000026
【図１８】
2007505478.tif 000027
【図１９】
2007505478.tif 000028