(57)【要約】  図１ｃは、ルート１１ｃで接続される複数のロジックパス（２７，２９，３１，３３）を備えるロジックツリー１０ｃを示している。各パスの長さは、公称供給電圧でのパスの遅延を表している。ロジックツリー１０ｃのための電圧供給構造は、各ロジックパスの遅延に応じて、図３ｃに示されるように分割される。例えば、ワーストケースの遅延を有するロジックパス（２９）に、電圧レベルＶ１、例えば公称供給電圧、が供給される。より短い遅延を有するロジックパス（２７）および（３１）には、第１の電圧レベルＶ１よりも低い第２の電圧レベルＶ２が供給される。さらに短い遅延を有するロジックパス（３３）には、Ｖ２およびＶ１よりも低い第３の電圧レベルＶ３が供給される。電圧構造は、電圧レベル、したがって電力消費を、ロジックツリー１０ｃの全体的なワーストケースの遅延を増加させることなく、減少させることを可能にする。
2007501513.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のための電圧供給構造であって、
前記集積回路は、複数のロジックパスを有する１つまたは複数のロジックツリーを備え、各ロジックパスは、特定の電圧レベルでの関連付けられた遅延を有する、電圧供給構造において、
前記電圧供給構造は、特定のロジックパスに供給される電圧レベルがこのロジックパスの遅延に応じて決定されるように、分割される、ことを特徴とする電圧供給構造。
【請求項２】
各ロジックパスのための電圧レベルは、ロジックツリー内の各ロジックパスが、実質的に同一のワーストケースの遅延を有するように選択される、ことを特徴とする請求項１に記載の電圧供給構造。
【請求項３】
特定のロジックパスに供給される電圧レベルは、供給される電圧レベルにおけるワーストケースの遅延が、前記集積回路のクロックサイクル時間に一致するように、予め定められている、ことを特徴とする請求項１または請求項２に記載の電圧供給構造。
【請求項４】
特定のロジックパスに供給される電圧レベルは、前記集積回路における公称電圧レベルと比べて、前記公称電圧レベルでのロジックパスの遅延に比例して下げられる、ことを特徴とする請求項１乃至請求項３のいずれかに記載の電圧供給構造。
【請求項５】
前記電圧レベルは、非クリティカルロジックパスでは下げられる、ことを特徴とする請求項１乃至請求項４のいずれかに記載の電圧供給構造。
【請求項６】
１つのロジックツリーは、第１および第２のロジックパスを備え、前記第１および第２のロジックパスは、重複部分を共有しており、
ロジックパスの重複部分が、複製され、
前記電圧供給構造は、前記第１のロジックパスの非重複部分および対応する複製部分に、第１の電圧レベルが供給され、前記第２のロジックパスの非重複部分および対応する複製部分に、第２の電圧レベルが供給されるように分割される、ことを特徴とする請求項１乃至請求項５のいずれかに記載の電圧供給構造。
【請求項７】
ロジックパスの重複部分への入力レジスタが、複製され、複製されたロジックパスが、複製された入力レジスタからデータを受信する、ことを特徴とする請求項６に記載の電圧供給構造。
【請求項８】
前記入力レジスタおよび複製された入力レジスタは、条件付きでクロックされ、特定のパスのための入力レジスタが、その後に対応するパスが選択されるイベントにおいてのみクロックされる、ことを特徴とする請求項７に記載の電圧供給構造。
【請求項９】
前記複数のロジックパスは、ロジックツリーのルート（root）において接続される、ことを特徴とする請求項６乃至請求項８のいずれかに記載の電圧供給構造。
【請求項１０】
前記複数のロジックパスは、前記ルートにおいてマルチプレクサを用いて接続される、ことを特徴とする請求項９に記載の電圧供給構造。
【請求項１１】
前記マルチプレクサに、ワーストケースの遅延を有するロジックパスに供給される電圧レベルに対応する電圧レベルが供給される、ことを特徴とする請求項１０に記載の電圧供給構造。
【請求項１２】
ロジックツリーが、第１および第２のロジックパスを備え、前記第１および第２のロジックパスは、重複部分を共有しており、
前記電圧供給構造は、前記第１のロジックパスの非重複部分に、第１の電圧レベルが供給され、前記第２のロジックパスの非重複部分に、第２の電圧レベルが供給されるように分割され、
前記重複部分に、前記第１および第２の電圧レベルの高い方に対応する電圧レベルが供給される、ことを特徴とする請求項１乃至請求項５のいずれかに記載の電圧供給構造。
【請求項１３】
前記第１および第２のロジックパスは、レベル変換器を使用して、前記重複部分が開始する位置で接続される、ことを特徴とする請求項１２に記載の電圧供給構造。
【請求項１４】
異なる電圧レベルを有するロジックパスの間をインターフェースするためのレベル変換器をさらに備える、ことを特徴とする請求項１乃至請求項１３のいずれかに記載の電圧供給構造。
【請求項１５】
集積回路のための電圧供給構造を設計する方法であって、前記集積回路は、複数のロジックパスを有する１つまたは複数のロジックツリーを備え、各ロジックパスは、特定の電圧レベルでの関連付けられた遅延を有するものである、方法において、
等しくない遅延を有する２つ以上のロジックパスを有するロジックツリーを選択するステップと、
特定の電圧レベルでの選択されたロジックツリー内の各ロジックパスの遅延を決定するステップと、
電圧供給を、ロジックツリー内の各ロジックパスに供給される電圧レベルが、ロジックパスの遅延に基づくように、分割するステップと、
を備えることを特徴とする方法。
【請求項１６】
各ロジックパスのための電圧レベルは、ロジックツリー内の各ロジック回路が、実質的に同一のワーストケースの遅延を有するように選択される、ことを特徴とする請求項１５に記載の方法。
【請求項１７】
特定のロジックパスに供給される電圧レベルは、供給される電圧レベルにおけるワーストケースの遅延が、前記集積回路のクロックサイクル時間に一致するように予め定められている、ことを特徴とする請求項１５または請求項１６に記載の方法。
【請求項１８】
特定のロジックパスに供給される電圧レベルは、前記集積回路における公称電圧レベルと比べて、前記公称電圧レベルでのロジックパスの遅延に比例して下げられる、ことを特徴とする請求項１５乃至請求項１７のいずれかに記載の方法。
【請求項１９】
前記電圧レベルは、非クリティカルロジックパスでは下げられる、ことを特徴とする請求項１５乃至請求項１８のいずれかに記載の方法。
【請求項２０】
１つのロジックツリーは、第１および第２のロジックパスを備え、前記第１および第２のロジックパスは、重複部分を共有しており、
ロジックパスの重複部分を複製するステップと、
前記電圧供給構造を、前記第１のロジックパスの非重複部分および対応する複製部分に、第１の電圧レベルが供給され、前記第２のロジックパスの非重複部分および対応する複製部分に、第２の電圧レベルが供給されるように分割するステップと、をさらに備える、ことを特徴とする請求項１５乃至請求項１９のいずれかに記載の方法。
【請求項２１】
ロジックパスの重複部分への入力レジスタを、複製するステップをさらに備え、複製されたロジックパスが、複製された入力レジスタからデータを受信する、ことを特徴とする請求項２０に記載の方法。
【請求項２２】
前記入力レジスタおよび複製された入力レジスタは、条件付きでクロックされ、特定のパスのための入力レジスタが、その後に対応するパスが選択されるイベントにおいてのみクロックされる、ことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記複数のロジックパスは、ロジックツリーのルートにおいて接続される、ことを特徴とする請求項２０乃至請求項２２のいずれかに記載の方法。
【請求項２４】
前記複数のロジックパスは、前記ルートにおいてマルチプレクサを用いて接続される、ことを特徴とする請求項２３に記載の方法。
【請求項２５】
前記マルチプレクサに、ワーストケースの遅延を有するロジックパスに供給される電圧レベルに対応する電圧レベルが供給される、ことを特徴とする請求項２４に記載の方法。
【請求項２６】
ロジックツリーが、第１および第２のロジックパスを備え、前記第１および第２のロジックパスは、重複部分を共有しており、
前記電圧供給構造を、前記第１のロジックパスの非重複部分に、第１の電圧レベルが供給され、前記第２のロジックパスの非重複部分に、第２の電圧レベルが供給されるように分割するステップと、をさらに備え、
前記重複部分に、前記第１および第２の電圧レベルの高い方に対応する電圧レベルが供給される、ことを特徴とする請求項１５乃至請求項２５のいずれかに記載の方法。
【請求項２７】
前記第１および第２のロジックパスを、前記重複部分が開始する位置で接続するための、レベル変換器を設けるステップをさらに備える、ことを特徴とする請求項２６に記載の方法。
【請求項２８】
異なる電圧レベルを有するロジックパスの間のインターフェースに、レベル変換器を設けるステップをさらに備える、ことを特徴とする請求項１５乃至請求項２７のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路のための電圧供給構造に関し、特に、ロジックツリーのロジックパスが、ロジックパスの遅延に応じた所定の電圧で動作するように分割された、電圧供給構造に関する。
【背景技術】
【０００２】
集積回路の性能を改善する要求が、継続的に存在する。このような要求の１つは、特にバッテリで駆動される携帯装置において電力消費を減少させる要求である。例えば駆動電圧を下げることにより、電力消費を下げることは、装置の長時間の動作を可能にする。この技術は、供給電圧のエネルギー消費への二次的な依存のために、特に効果的である。しかしながら、駆動電圧を下げることは、集積回路における信号の伝播を遅くするという悪影響を有し、これは、高い動作速度の一般的な要求に反するものである。
【０００３】
“電圧スケーリング（voltage scaling）”と呼ばれる技術を用いて、集積回路においてエネルギーを減少させることが知られている。電圧スケーリングの１つの方法は、回路の遅延のための周囲規定が、公称供給電圧での回路の実際のワーストケースの遅延よりも大きい、という仮定に基づく。この状況では、回路は、公称電圧より低い固定の供給電圧で動作することができ、これにより、要求される性能の劣化を起こすことなくエネルギー消費を減少させる。この技術は、２つの供給電圧間のインターフェースにのみレベル変換器を必要とするという利点を有するが、これは、限定された形態の電力節約しか提供しない。
【０００４】
回路の電圧を減少させるための他の既知の技術は、回路の遅延のための周囲規定が、回路上の周囲によって課せられる柔軟な作業負荷により、時間的に変化する、という仮定に基づく。これは、回路が、時には他の時間よりも激しく高速に動作しなければならないことを意味する。この要求における変化は、回路に、異なる供給電圧での動作を可能にする。例えば、回路が最高速度で動作する必要がない場合に、供給電圧および対応するクロック周波数を、下げることができる。しかしながら、この種の構成は、回路の供給電圧の変化に多大な時間を要する（すなわち、回路の実際の電圧差およびキャパシタンスの両方に依存する）、という不利益を受ける。
【０００５】
加えて、上述の技術は、回路のクロック周波数を動的に変化させる必要がある、という不利益を受ける。その理由は、サイクル時間も、ワーストケースの遅延に動的に従う必要があるからである。したがって、回路に対する調整はどれも、典型的には以下のものの導入を必要とする。
−供給電圧を動的に変化させるためのコントローラ
−周囲とのインターフェースでのレベル変換器
−クロック周波数を動的に変化させるためのコントローラ
−周囲とのインターフェースでの、いわゆるクロック領域ブリッジ（回路のクロック領域を、おそらくは異なる周囲のクロック領域と、コミュニケートすることを可能にする）
【０００６】
電圧スケーリングの他の方法は、回路を設計する際に、エネルギー消費の減少を、ときには、追加的な領域と交換できる、という仮定に基づいている。この追加的な領域は、回路におけるロジックツリーおよび対応する入力レジスタの複製に用いられる。これは、回路が固定の供給電圧で動作することを可能にし、固定の供給電圧は、これらのロジックツリーのワーストケースの遅延を、二倍にさせる。これらのロジックツリーの入力レジスタを、交互にクロックすることにより、個別の入力レジスタのクロック周波数を、半分にすることができる。最終的に、追加的なマルチプレクサを用いて、両方のロジックツリーの結果を再結合することができる。この方法は、設計のスループットに何らの大きな影響も及ぼさないが、マルチプレクサのための余分な遅延、および再び周囲に向けて必要とされる可能性がある任意のレベル変換器を導入する不利益を有する。加えて、この構成は、ロジックツリーの潜伏を、２倍悪化させる不利益を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、上述した不利益を受けない電圧供給構造、および集積回路のための電圧供給構造を設計する方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の態様によると、集積回路のための電圧供給構造が提供され、集積回路は、複数のロジックパスを有する１つまたは複数のロジックツリーを備え、各ロジックパスは、特定の電圧レベルでの関連付けられた遅延を有し、電圧供給構造は、特定のロジックパスに供給される電圧レベルがこのロジックパスの遅延に応じて決定されるように、分割されることを特徴とする。
【０００９】
本発明は、各ロジックパスが、最低の許容可能な電圧レベルで動作することを可能にする利点を有し、これにより電力消費を節約する。
【００１０】
本発明の他の態様によると、集積回路のための電圧供給構造を設計する方法が提供され、この集積回路は、複数のロジックパスを有する１つまたは複数のロジックツリーを備え、各ロジックパスは、特定の電圧レベルでの関連付けられた遅延を有するものであり、この方法は、等しくない遅延を有する２つ以上のロジックパスを有するロジックツリーを選択するステップと、特定の電圧レベルでの選択されたロジックツリー内の各ロジックパスの遅延を決定するステップと、電圧供給を、ロジックツリー内の各ロジックパスに供給される電圧レベルが、ロジックパスの遅延に基づくように、分割するステップと、を備えることを特徴とする。
【００１１】
本発明をより良く理解するために、また、本発明をどのように実施できるかをより明確に示すために、ここで、例として添付の図面を参照する。
【発明を実施するための最良の形態】
【００１２】
図１ａ〜図１ｃは、一組のロジックツリー１０ａ〜１０ｃの例の概略描写を示している。各ノード１１ａ〜１１ｃは、各ロジックツリー１０ａ〜１０ｃのルート（root）を表している。各ライン長さの縦の構成部分は、特定の電圧レベル、例えば供給電圧または公称電圧でのロジックツリー１０の一部の遅延を示している。図１ａは、第１のロジックパス１３と、第２のロジックパス１５とを備えるロジックツリー１０ａを示している。ロジックパス１３は、非重複部分１３ａと、ロジックパス１５と共有される重複部分１７とを有する。同様に、ロジックパス１５は、非重複部分１５ａと、ロジックパス１３と共有される重複部分１７とを有する。すなわち、ロジックパス１３，１５は、重複部分１７を共有する。
【００１３】
図１ｂは、ロジックパス１９，２１，２３を備え、ロジックパス２１および２３が、重複部分２５を共有している、ロジックツリー１０ｂを示している。ロジックパス２１，２３は、非重複部分２１ａおよび２３ａを、それぞれ備える。
【００１４】
図１ｃは、ロジックパス２７，２９，３１，３３を備えるロジックツリー１０ｃを示している。ロジックパス２７，２９，３１，３３は、重複部分を持たない。
【００１５】
各ロジックツリー１０ａ〜１０ｃにおけるワーストケースの遅延が、適正にバランスがとれていることに留意されたい。これは、従来技術によると、すべてのロジックツリー１０ａ〜１０ｃが、同じ供給電圧で動作するように構成されることを意味する。
【００１６】
しかしながら、本発明によると、ロジックツリー１０ａ〜１０ｃにおけるロジックパスが、以下に図２ａ〜図２ｃを参照して説明されるように、異なる供給電圧において動作するように分割される。図２ｃ（ロジックパスがどのような重複部分も持たない図１ｃに対応する）を参照すると、各ロジックパス２７，２９，３１，３３に対する電圧が、この特定のパスのワーストケースの遅延に応じて決定される。例えば、最長の遅延（図１ｃを参照）を有するロジックパス２９に、高い供給電圧Ｖ１、例えば公称供給電圧を割り当てることができる。しかしながら、より短い遅延（図１ｃを参照）を有するロジックパス２７に、低い方の供給電圧Ｖ２を割り当てることもできる。同様に、ロジックパス２７の遅延と類似する遅延を持つロジックパス３１にも、供給電圧Ｖ２を割り当てることができる。さらに短い遅延を有するロジックパス３３には、低い方の供給電圧Ｖ３が割り当てられる。
【００１７】
上記のことから、本発明は、ロジックツリー１０ｃを、複数の個別のロジックパスに分割し、供給電圧を、各ロジックパスに対し、この特定のロジックパスのワーストケースの遅延に基づいて割り当てる、ということが理解できる。これは、電力消費を減少させることを可能にし、その理由は、ロジックツリー内の個別のロジックパスに印加される供給電圧を下げることができ、これにより全体の電力消費を減少することを可能にするためである。加えて、各ロジックパスに対する異なる供給電圧の印加は、各ロジックパスの遅延を釣り合わせる。
【００１８】
ロジックツリーが、例えば図１ａおよび図１ｂに示されるように、重複部分を有するロジックパスを備える場合、本発明は、ロジックパスの重複部分を分割する代わりの手段を提供する。例えば、第１の実施形態によると、図２ａに関連して以下に述べるように、重複部分を共有することができる。あるいは、他の実施形態によると、重複部分を、図２ｂに関連して以下に述べるように、複製することができる。
【００１９】
図２ａを参照すると、この図は、図１ａの重複部分１７が、どのように共有されるかを示している。ロジックパス１５の非重複部分１５ａ（すなわち最長の遅延を有する）に、第１の電圧レベルＶ１、例えば公称供給電圧が、割り当てられる。ロジックパス１３および１５の間で共有される重複部分１７にも、第１の電圧レベルＶ１が割り当てられる。しかしながら、ロジックパス１３は、より短い遅延を有するので、非重複部分１３ａには、低い方の供給電圧Ｖ２が供給される。点線は、電圧レベルＶ１の共有部分を時間内に安定させるために、電圧レベルＶ２で動作するロジックパス１３の非重複部分１３ａが、安定している必要がある部分を示している。
【００２０】
この構成は、ロジックパス１３および１５の間に、物理的な依存度を保つという利点を有する。しかしながら、不利な点は、ロジックパスの少なくとも１つ、すなわち示された例ではロジックパス１３が、それぞれ固有の供給電圧レベルＶ１，Ｖ２で動作する複数の部分１３ａ，１７を有する点である。言い換えれば、ロジックパス１３の重複部分１７には、高い方の供給電圧Ｖ１が供給され、一方で、非重複部分１３ａには、低い方の電圧レベルＶ２が供給される。したがって、この構成は、集積回路に何らの追加的な領域も必要としないという利点を有するが、可能な最高のエネルギー減少の達成は可能としない。
【００２１】
図２ｂを参照すると、この図は、重複部分が複製されている第２の実施形態を示している。最長の遅延を有するロジックパス１９および２１は、最高の電圧レベルＶ１で動作するように構成されている。しかしながら、図１ｂの重複部分２５が重複されているため、この構成は、ロジックパス２３の全体（すなわち、非重複部分２３ａと重複部分２５とを備える）を、最低の供給電圧Ｖ３で動作させることを可能にする。この配置は、物理的依存度を完全に除去し、ロジックツリー１０ｂにおける個別のロジックパス１９，２１，２３に、それぞれ固有の固定供給電圧を供給することを可能にする。この構成は、余分な領域を導入するという欠点を有するが、各ロジックパス１９，２１，２３に個別の供給電圧レベルが供給されるように電圧供給構造を分割することを可能にし、これにより、可能な最高のエネルギー減少を可能にするという利点を有する。
【００２２】
好ましくは、この実施形態によると、回路に設けられた任意の入力レジスタも、複製される。その理由は、導入されたロジックが、入力が変わる度にリップル（ripple）しやすい（したがっていくらかの余分なエネルギーを消費する）ためである。好ましくは、入力レジスタは、その後に対応するロジックパスが選択されるようなクロックイベントのみにおいて、条件付きでクロックされる。これは、新たなハードウェアが、結果が便利となる場合にのみ、ロジックパスを通じて変化を伝播させるようにする。自然に、このパスの結果を選択する信号（例えば、マルチプレクサ選択信号または他の同様のもの）を用いて、入力レジスタのどのコピーを、実際にクロックさせるかを決定することができる。
【００２３】
ここで、パスは、図２ａ〜図２ｃに示されるように、対応する供給電圧を受信するために適切に分割され、配置されているので、ロジックパスを、初期のロジックツリーと機能的に同等のままとなるように再結合しなければならない。図３ａ〜図３ｃは、図２ａ〜図２ｃに示される例のロジックパスを、どのようにしてロジックツリーに再接続できるかを示している。
【００２４】
図３ａは、部分的に共有された、すなわち重複部分を有するロジックパスが、共有が開始する場所で互いに再接続する必要があることを示している。異なるロジックパスが、異なる電圧供給レベル、本例においては例えば電圧Ｖ２を使用するロジックパス１３、および電圧レベルＶ１を使用するロジックパス１５を使用する場合、レベル変換器を用いて、異なる供給電圧領域Ｖ１，Ｖ２がコミュニケートすることを可能にする。レベル変換器（図示せず）は、先に図２ａにおいて点線で示された位置、すなわち重複が開始する位置に配置される。
【００２５】
全く共有されないロジックパスは、例えばマルチプレクサ（図示せず）によって、ロジックツリーのルートで接続される必要がある。上述のように、ロジックパスが異なる電圧領域で動作する場合、レベル変換器を用いて、異なる供給電圧領域がコミュニケートすることを可能にすることができる。マルチプレクサは、所定の遅延バジェット（delay budget）を超えさせないという条件で、どのような供給電圧でも動作することができる。好ましくは、初期的にワーストケースの遅延を有するパスを含むパーティションは、マルチプレクサ向けの供給電圧として用いられる。その理由は、このパーティションが、最高の供給電圧を持たなければならず、したがって、最低のマルチプレクサ遅延を導入するからである。
【００２６】
重複部分が複製される実施形態に関する図３ｂは、マルチプレクサ（図示せず）を用いてルート１１ｂにて再接続される。ロジックパス１９および２１には、供給電圧Ｖ１、例えば公称供給電圧が供給され、一方で、ロジックパス２３には、低い方の供給電圧Ｖ３が供給される。上述したように、ルート１１ｂにおけるマルチプレクサは、好ましくは、最高の供給電圧Ｖ１で動作される。
【００２７】
図３ｃは、重複部分を持たないロジックパスも、どのようにマルチプレクサ（図示せず）を用いてルート１１ｃにおいて容易に再接続されるかを示している。したがって、図２ｃに示すように、ロジックパス２９は、供給電圧Ｖ１で動作し、ロジックパス２７および３１は、供給電圧Ｖ２で動作し、ロジックパス３３は、供給電圧Ｖ３で動作する。再び、ルート１１ｃのマルチプレクサは、好ましくは最高の供給電圧Ｖ１で動作する。
【００２８】
図４ａおよび図４ｂは、従来のロジック回路および本発明に係る電圧供給構造を有するロジック回路を、それぞれ示している。図は、上記の図１ｂ〜図３ｂに示されるロジックツリーのために行なわれる調整を示している。決まりとして、雲は何らかの形態のロジックを表すものとする。
【００２９】
図４ａは、従来の状況の概略を示す。ルートは、信号Ｓ１によって選択される、ここではＣおよびＤと呼ばれる２つのパスに分岐する。分岐Ｃは、図１ｂ〜図３ｂにおけるロジックパス２１および２３の重複部分２５に対応し、一方で、分岐Ｄはロジックパス１９に対応することに留意されたい。パスＣは、ＡおよびＢとして示される２つのパスに分岐し、これらは信号Ｓ０によって選択される。パスＡおよびＢは、図１ｂ〜図３ｂのロジックパス２３および２１の非重複部分２３ａ，２１ａにそれぞれ対応する。すべてのパスは、クロック信号Ｃｌｋによって駆動される入力レジスタ３５の同一のセットに依存する（すなわち、入力レジスタの複製がない）。
【００３０】
図４ｂは、本発明に係る電圧供給構造を持つように適合された、同一の回路の概略を示している。共有パスＣ（すなわち、セクション２５に対応）が、複製され、パスＡ（すなわち、ロジックパス２３の非重複部分２３ａ）と共に、低い方の電圧供給Ｖ３で動作する。ロジックパスＢＣ（すなわち、図３ｂのロジックパス２１の非重複部分２１ａおよび重複部分２５に対応）は、パスＤ（図３ｂのロジックパス１９に対応）が動作するように、高い方の電圧レベルＶ１で動作する。
【００３１】
好ましくは、入力レジスタ３５は、パスＡＣがその固有の入力レジスタのコピーを受信するように、複製された入力レジスタ３７の形態で複製される。入力レジスタ３７は、パスＡＣが次のクロックサイクル（決まりとして、アポストロフィは、１クロックサイクル後の、その対応する信号の値を表すものとする）で用いられる場合にのみクロックされる。そうでなければ、入力レジスタ３５のオリジナルセットが、クロックされる。望まれれば、入力レジスタ３５の追加のコピーを、パスＤのために導入できることに留意されたい。レベル変換器は、図示されないが、異なる供給電圧の間で必要となる可能性はある。
【００３２】
ロジックツリーは、多くの場合、例えば図１ｃ、図２ｃおよび図３ｃに示されるように、ルートにてマルチプレクサを介して接続されているだけの独立したパスによって構成されているので、このことは、多くの場合、共有を扱う必要がなく、より重要なことに、パーティションを結合するための余分なマルチプレクサは、これらのマルチプレクサがすでに存在しているため、追加する必要がないことを意味する。また、ロジックツリーをロジックパスに分離する間、設計者は、マルチプレクサの使用にのみ制限される必要はないことにも留意されたい。例えば、より早い入力が、より遅い入力を待つことなしに出力を決定するロジックゲート（例えば、信号をマスクする（mask off）ために使用されるかもしれないＡＮＤゲート）を、使用することもできる。
【００３３】
上述の発明は、回路の遅延のための周囲規定が、公称供給電圧での回路の実際のワーストケースの遅延に等しい場合でさえも、エネルギー消費における潜在的な減少を提案する。その理由は、公称供給電圧が、ワーストケースの遅延パス以外のロジックパスに集中するからである。本発明は、したがって、特定のロジックパスのための供給電圧を、このロジックパスのワーストケースの遅延と釣り合わせる。
【００３４】
本発明は、また、柔軟な作業負荷がない場合であっても、エネルギー消費の減少の可能性を提案し、かつ、クロック周波数の動的な変化を必要とせず、どのような供給電圧の動的な変化も必要としない。
【００３５】
さらに、本発明は、顕著な要因による回路の潜伏を悪化させることなく、エネルギー消費の減少の可能性を提案し、これは、ロジックツリーを、その全体において複製することを必要としない。
【００３６】
これまで述べられたロジックツリーの重複部分を扱う代わりの手法について、選択された方法は、特定の適用に依存する場合があることに留意されたい。例えば、“共有”方法は、設計において面積が問題である場合に、採用することができる。加えて、様々な実施形態を、単一の適用に組み合わせて、ロジックツリーのいくつかが、“共有”構成を用いた重複部分を扱い、一方で他のロジックツリーが、“複製”構成を用いた重複部分を扱うようにすることも可能であることに留意されたい。例えば、特定のロジックツリーの近くで、余分な領域が使用可能である場合、“複製”構成を使用することができ、一方で“共有”構成は、スペースの欠如がより問題となる集積回路の他のセクションで使用される。組み合わせの手法を用いる他の理由は、重複部分のサイズ対遅延が問題である場合である。例えば、相対的にほとんど遅延を持たない比較的大きなパスを複製することは、正当化されないかもしれず、その逆も同様である。
【００３７】
上から分かるように、本発明は、ロジックツリーの個別のロジックパスを、複数のパーティションに分離し、これにより、これらのパーティションはそれぞれ、異なる（固定されていない）供給電圧で動作する。これらの供給電圧は、対応するパーティションのワーストケースの遅延が、クロックサイクル時間に一致するように設定される。
【００３８】
２および３分割された供給電圧を用いて、好適な実施形態を述べたが、分割の数は、完全に柔軟であることに留意されたい。例えば、回路設計者は、いくつのパーティションが作られるべきかを、より多くのパーティションは結果として電力消費の減少を（すなわち、異なる遅延を有するパスは、この特定の遅延への供給電圧により近く適合させることができるという事実により）増加させるが、より多くのパーティションはより多くの供給ピンも導入するという事実の間でのトレードオフを念頭において、決定することができる。
【図面の簡単な説明】
【００３９】
【図１】図１ａ、図１ｂ、図１ｃは、異なる遅延を有する複数のロジックパスを持つ典型的なロジックツリーを示している。
【図２】図２ａ、図２ｂ、図２ｃは、どのように図１のロジックツリーが、本発明に従って異なる供給電圧で動作するように分割されるかを示している。
【図３】図３ａ、図３ｂおよび図３ｃは、本発明の異なる実施形態に係る、供給電圧を分割する代わりの方法を示している。
【図４】図４ａおよび図４ｂは、従来の電圧構造と本発明の電圧構造を比較している。
【図１ａ】
2007501513.tif 000003
【図１ｂ】
2007501513.tif 000004
【図１ｃ】
2007501513.tif 000005
【図２ａ】
2007501513.tif 000006
【図２ｂ】
2007501513.tif 000007
【図２ｃ】
2007501513.tif 000008
【図３ａ】
2007501513.tif 000009
【図３ｂ】
2007501513.tif 000010
【図３ｃ】
2007501513.tif 000011
【図４ａ】
2007501513.tif 000012
【図４ｂ】
2007501513.tif 000013
【国際調査報告】
2007501513.tif 000014
2007501513.tif 000015
2007501513.tif 000016