(57)【要約】  プリント回路板とプリント回路板を製造する方法が開示されている。発明の１つのアスペクトにおいて、プリント回路板は、少なくとも1つのレジン充填チャネルを持つ電気導電性抑制コアを有する。レジン充填チャネルは、電気的分離と生産効率向上に関係する多様な機能を実行する。【選択図】図１
2007538389.tif 000002
【特許請求の範囲】
【請求項１】
レジン充填チャネルを含む電気導電性抑制コアを有するプリント回路板。
【請求項２】
更に、複数のメッキスルーホールを有する請求項１のプリント回路板であって、
少なくとも前記メッキスルーホールの２つが前記レジン充填チャネルを通る請求項１に記載のプリント回路板。
【請求項３】
前記チャネルはいくつかのレジンが充填された重なる孔で、
重なる孔の数は前記チャネルを通るメッキスルーホールの数より大きい請求項２に記載のプリント回路板。
【請求項４】
電気導電性抑制コアが１つの端部を有し、
前記レジン充填チャネルが、前記端部の長さに沿った複数点で電気導電性抑制コアと接続する物体から電気導電性抑制コアを電気的に分離する請求項１に記載のプリント回路板。
【請求項５】
前記チャネルが電気導電性抑制コアを複数の電気的分離領域に分割する請求項１に記載のプリント回路板。
【請求項６】
前記チャネルは前記電気導電性抑制コア内で１つの領域を規定し、
前記チャネルが規定した領域の材料は、前記電気導電性抑制コアの別の少なくとも１つの別の領域とは異なる物理的性質を有する、請求項１に記載のプリント回路板。
【請求項７】
１ＭＨｚで6.0と等しいか又は未満の誘電定数を持つ材料で充填されたチャネルを含む電気導電性抑制コアを有するプリント回路板。
【請求項８】
更に、複数のメッキスルーホールを有する請求項１のプリント回路板であって、
少なくとも前記メッキスルーホールの２つが前記充填チャネルを通る請求項１に記載のプリント回路板。
【請求項９】
前記チャネルが、１ＭＨｚで6.0と等しいか又は未満の誘電定数を持つ材料で充填された、いくつかの重複孔であり、
重複孔の数は前記チャネルを通るメッキスルーホールの数より大きい請求項２に記載のプリント回路板。
【請求項１０】
電気導電性抑制コアベース材料を作成し、
電気導電性抑制コアベース材料において少なくとも１つのチャネルを形成し、
少なくとも１つのチャネルにレジンを流入させるために、電気導電性抑制コアベース材料を含む積層をラミネートし、
前記ラミネートした積層を通して穿孔し、
導電材料で前記穿孔のライニングをメッキすることを含む、
プリント回路板を構成する方法。
【請求項１１】
少なくとも１つのチャネルが１つの位置に形成され、少なくとも穿孔された孔の二つが前記チャネルを通って延在する、請求項10に記載の方法。
【請求項１２】
１つのチャネルが１つの位置に形成され、少なくとも１つの電気導電性抑制コアベース材料の１つの端部の少なくとも１つの長さが、前記端部の長さに沿った位置で、唯一前記ラミネートされた積層と接触する物品から電気的に分離されている請求項10に記載の方法。
【請求項１３】
少なくとも１つのチャネルが電気導電性抑制コアベース材料の一部分と別の部分を電気的に分離するように配置される、請求項10に記載の方法。
【請求項１４】
Gerberデータを取得し、
電気導電性抑制コアのための、少なくとも１つのチャネルを含むドリルデータを生成し、
電気導電性抑制コアのためのアートワークを生成することを含む、
プリント回路板を作成する方法。
【請求項１５】
所定数のメッキスルーホールを持つプリント回路板を作成する方法であって、前記メッキスルーホールは前記プリント回路板内の電気導電性抑制コアから電気的に分離されるものであり、
前記方法は、前記電気導電性抑制コアから電気的に分離されるメッキスルーホールの前記所定数より多い数の電気導電性抑制コアにおけるクリアランス ホールを穿孔することを含むプリント回路板を作成する方法。
【請求項１６】
電気導電性抑制コアにおいて穿孔されたクリアランス ホールを含む積層をラミネートし、
前記ラミネートした積層を通して電気導電性抑制コアから電気的に分離されたメッキスルーホールを穿孔することを、含む請求項１１に記載の方法。
【請求項１７】
更に電気導電性抑制コアに電気的に接続されたメッキスルーホールを穿孔することを含む請求項12に記載の方法。
【請求項１８】
相互に電気的に分離されている複数のレイヤと、
プリント回路板を抑制する手段と、
複数のレイヤとの間に信号を送信する手段と、
プリント回路板を抑制するための手段から、信号を送信するための手段の少なくとも一部分を電気的に分離するための手段と、を有するプリント回路板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント回路板とその製造に関する。特に電気的導電性コアを有するプリント回路板に関する。
【背景技術】
【０００２】
熱管理された（thermally managed）プリント回路板（Printed Wiring Boards）製造の分野においては目覚しい進歩があった。特に将来性のある技術はプリント回路板へのカーボン層の組込みである。カーボン層を使って、プリント回路板の熱膨張係数を下げ、プリント回路板の熱伝達特性改善することができる。カーボン層を持つ種々のプリント回路板は以下の米国特許に記載されている。即ち、USP4,318,954(Jensen)、USP4,591,659（Leibowitz）、USP4，89,110（Leibowitz）、USP4,812、792（Leibowitz）、USP4,888,247（Zweben 他）、USP6,013，588（Ozaki）、USP6,869,664（Vasoya 他）、米国仮特許出願No.60/604,857（名称：種々の熱膨張係数を持つ領域を有するプリント回路板、2004年8月27日、Vasoya）。
【０００３】
USP6,869,664（Vasoya 他）は、ＰＷＢ(プリント回路板)の熱特性を改善するためにカーボン層の使用に加えて、プリント回路板の製造について機能層としてカーボン層を使用することを教示する。機能層はプリント回路板の回路部分を構成する層である。又、米国仮特許出願No.60/604,857（名称：種々の熱膨張係数を持つ領域を有するプリント回路板、2004年8月27日、Vasoya）はカーボン層領域を挿入材料（insert materials）で置き換え、プリント回路板の別の領域と異なる物理的特性を持つ局所領域を生成することを教示する。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明は、レジン充填チャネル（resin filled channels）を使って電気導電性抑制コア領域（regions of electrically conductive constraining cores）を電気的に分離する。本発明の１つのアスペクトは、レジン充填チャネルを使って、メッキスルーホール（plated trough holes）を電気導電性抑制コアから電気的する。本発明の別のアスペクトにおいて、レジン充填チャネルを使って、分割面(split plane)を作成することができる。更に別のアスペクトにおいて、レジン充填チャネルは電気導電性抑制コアの露出端部に沿った辺(lengths)を電気的に分離することができる。
【０００５】
本発明の一実施例はレジン充填チャネルを含む電気導電性抑制コアを有する。本発明の別の実施例は、１ＭＨｚで6.0未満又は等しい誘電定数を持つ材料で充填されたチャネルをもつ電気導電性抑制コアを有する。本発明の更に別の実施例は複数のメッキスルーホール(plated through holes)を有する。少なくとも複数のメッキスルーホールのうちの二つはレジン充填チャネルを通る。
【０００６】
別の実施例において、電気導電性抑制コアは一の端部を有し、レジン充填チャネルは電気導電性抑制コアを、前記端部の長さに沿った複数点で電気導電性抑制コアと接続する物体から電気的に分離する。
【０００７】
更に別の実施例において、チャネルが電気導電性抑制コアを複数の電気的に分離した領域に分割する。
【０００８】
更に別の実施例において、チャネルは前記電気導電性抑制コア内で１つの領域を規定し、前記チャネルが規定した領域の材料は、前記電気導電性抑制コアの少なくとも１つの別の領域の物理的性質とは異なる物理的性質を有する。
【０００９】
本発明の方法の実施例は、電気導電性抑制コアベース材料を作成し、電気導電性抑制コアベース材料において少なくとも１つのチャネルを形成し、少なくとも１つのチャネルにレジンを流入させるために、電気導電性抑制コアベース材料を含む積層をラミネートし、前記ラミネートした積層を通して穿孔し、導電材料で前記穿孔のライニングをメッキすることを含む。
【００１０】
本発明の方法の別の実施例において、少なくとも１つのチャネルが１つの位置に形成され、少なくとも穿孔された孔の二つが前記チャネルを通って延長する。
【００１１】
本発明の方法の別の実施例において、１つのチャネルが１つの位置に形成されており、電気導電性抑制コアベース材料の１つの端部の少なくとも１つの辺が、前記端部の長さに沿った位置で、前記ラミネートされた積層と接触する物品から電気的に分離されている。
【００１２】
本発明の方法の更に別の実施例において、少なくとも１つのチャネルが電気導電性抑制コアベース材料の一部分と別の部分を電気的に分離するように配置される。
【００１３】
本発明の方法の更に別の実施例において、Gerberデータを取得し、電気導電性抑制コアのための、少なくとも１つのチャネルを含むドリルデータを生成し、電気導電性抑制コアのためのプレファブ(pre-fab)データを生成し（前記ドリルデータは少なくとも１つのチャネルを含むものであって）、電気導電性抑制コアのためのアートワーク(artwork)を生成する。
【００１４】
本発明の方法の更に別の実施例は、前記電気導電性抑制コアから電気的に分離されるメッキスルーホールの前記所定数より多い数の電気導電性抑制コアにおけるクリアランス ホールを穿孔することを含む。
【００１５】
本発明の方法の更に別の実施例は、電気導電性抑制コアにおいて穿孔されたクリアランス ホールを含む積層をラミネートし、前記ラミネートした積層を通して電気導電性抑制コアから電気的に分離されたメッキスルーホールを穿孔することを含む。
【００１６】
本発明の方法の更に別の実施例は、電気導電性抑制コアに電気的に接続されたメッキスルーホールを穿孔することを含む。
【発明を実施するための最良の形態】
【００１７】
図面には、プリント回路板の実施例と電気導電性抑制コアを作成する方法が示されている。多くの実施例において、プリント回路板は電気導電性抑制コアを有している。多くの例では、電気導電性抑制コアを処理する（process）やり方により、基板内又は基板と外部装置との間に起こる望ましくない電気接続が起こる可能性が低減する。複数の実施例において、プリント回路板はメッキスルーホールを有している。このメッキスルーホールは誘電材料の連続チャネルにより電気導電性抑制コアから電気的に分離されている。複数の実施例において、連続チャネルとなるように複数の孔を穿孔してチャネルを形成する。別の実施例においては、rooting toolを使って、電気導電性抑制コアにスロットを形成することによりチャネルを形成する。各実施例において、ラミネーションの期間、スクリーニング又はリフローによりチャネルにレジンが充填される。多数の実施例において、rooting toolを使って、スプリット版を形成し、電気導電性抑制コアの端部に沿った辺(lengths)を電気的に分離する。なお、生産量を増加させるためのプロセスを以下に説明する。
【００１８】
本発明の実施例のプリント回路板を図１に示す。プリント回路板１００は種々の材料の層から構成されており、電子装置１０２を有する。該電子装置は接続部品（interconnection components）１０４を介してその上に設けられる。種々の層は印刷回路版を形成するのに使われており、２つの電気導電性抑制コア１０６、金属又は他の電気導電材料１０８及び誘電材料層１１０を持つ。前記誘電材料層は金属層と前記電気導電性抑制コアとの間に配置され、好ましくない電気接続を禁止する。
【００１９】
メッキスルーホール１１２、又は、ビア（vias）を使って好ましい電気接続が層間に作られる。多くの実施例において（図示された実施例を含め）、電気導電性抑制コア１０６は印刷回路板内の機能層として機能する。仮にメッキスルーホールが電気導電性抑制コアから電気的に分離されていないとすれば、電気導電性抑制コアとメッキスルーホールとの間に電気接続を確立することができる。
【００２０】
メッキスルーホールの多数のものは１つ又は２つの電気導電性抑制コアに電気的に接続していない。数例においては、レジン充填クリアランスホール(clearance holes)１１４により、メッキスルーホールは１つ（又は２つの）電気導電性抑制コアから電気的に分離されている。他の例において、数個のメッキスルーホールは、電気導電性抑制コア内のレジン充填チャネル１１６により電気導電性抑制コアから電気的に分離されている。
【００２１】
図示の実施例において、レジン充填チャネル１１８は基板の１つの側から他の側に延びている。前記のように図示のプリント回路板１００の電気導電性抑制コアは機能層である。特に、同コアは分割されたアースと電力板（split ground and power plane）を形成する。レジン充填チャネル１１８はスプリット板の１の側を他の側から電気的に分離するのに役立つものである。
【００２２】
図示の実施例のもう１つのフィーチャ（feature）は、プリント回路板の右側端部１２０が電気的に分離されていることである。金属又は導電材料１０８の層はプリント回路板１００の右側端部１２０に延びていない。誘電材料１２２のバリアが電気導電性抑制コアとプリント回路板の端部１２０との間に挿入されており、これが電気導電性抑制コアとプリント回路板の右側端部１２０に接続するものと、の間の望ましくない電気接続を禁止するのである。
【００２３】
１つの実施例において、誘電体材料層は、プリント回路板の作成に使うことができるどのような誘電体材料からでも作成することができる。適切な材料を使った多くの実例がＵＳＰ6,869,664（Vasoya他）に開示されている。同様に、金属又は他の導電材料の層を、プリント回路板の作成に使うことができる別の導電材料から作成することができる。いくつかの実施例において使用された金属は銅である。他の適切な材料の実例がＵＳＰ6,869,664（Vasoya他）に開示されている。
【００２４】
本発明の実施例による電気導電性抑制コアは、種々のやり方で作成することができる。いくつかの電気導電性抑制コアの実施例が図２ａ―２ｃに示されている。しかし、前記の引用例で述べられた（背景技術を参照）、電気導電性抑制コアを作成するのに使われる材料のどのような組合せも本発明による電気導電性抑制コアを作成するのに使うことができる。
【００２５】
本発明による電気導電性抑制コアの実施例の断面図が図２ａに示されている。電気導電性抑制コア１０６′は、金属の第１層又は別の導電材料１５２からなる第１層と金属の層又は別の導電材料１５４からなる第２層との間に挟まれる導電材料１５０の層を有している。図２ｂ及び２ｃに示される電気導電性抑制コアは以下の点を除いて類似である。即ち、図２ｂの電気導電性抑制コア１０６″は金属層で被覆されていない、又、図２ｃの電気導電性抑制コア１０６″′は１つの側のみが被覆されている。
【００２６】
１つの実施例において、導電材料１５０の層はレジンで満たされた繊維材料を使って作成することができる。この繊維材料は、日本の日本グラファイトファイバ・オプティクが製造したＣＮＧ−90、ＣＮ-80、ＣＮ-60、ＣＮ-50、ＹＳ-90、ＹＳ-80、ＹＳ-60及びＹＳ-50、三菱化学が製造したＫ63Ｂ12，Ｋ13Ｃ2Ｕ、Ｋ13Ｃ1Ｕ、Ｋ13Ｄ2Ｕ、Ｋ13Ａ1Ｌ、又は、South Carolina、GreenvillのCytec Carbon Fibers LLCが製造したＴ300-3ｋ、Ｔ300-1ｋ等のカーボン、グラファイト繊維であることができる。別の実施例では、繊維材料はレジンでコーティングされた又は充満された金属であることができる。金属にコーティングされる繊維の例は、カーボン、グラファイト、Ｅ−ガラス、Ｓ−ガラス、アラミド、ケブラー（登録商標、Kevlar）、クォーツ又はこれら繊維の組合せである。他の実施例では、導電材料１５０はNew York, Malta のStarfire Systems社のＣ−ＳｉＣ（カーボンーシリコン カーバイト）を使って作成することができる。繊維材料が使われる構成（configurations）は織り込まれた、一方向性又は不織マットの形態であることができる。数例において、織り込まれた材料はPlain weave、Twill weave、２×２twill、Basket weave、Leno weave、Satin weave、stitched uni weave 又は３Ｄ（３次元）の形態であることができる。数例において、不織材料はUni-type又はマット(mat）であることができる。多くの実施例においては、MassachusettsのWalpole のEast Advanced Fiberが製造したグレード数(grade number）：8000040、8000047、2oz及び3oz等のカーボンマットが電気導電性抑制コアの作成に使われている。繊維は連続、又は不連続であることができる。不連続繊維が使われる実施例では、繊維はスピン ブロークン又はストレッチ ブロークン繊維であることができる。例えば、テネシー州、RockwoodのToho Carbon Fibersが製造したpart no.X0219である。別の実施例において、繊維材料及びレジンの組合せを使うことができる。結果、１ＭＨzで６．０より大きい誘電定数を有する電気導電性抑制コアが得られた。別の実施例において、電気導電性抑制コアは１ＭＨzで10.0より大きい誘電定数を有する。
【００２７】
別の実施例において、導電材料層１５０はＰＡＮ、Pitch又は、両繊維の組合せから作ることができる。別の実施例において、導電材料１５０の層は固体カーボン板から作成することができる。１つの実施例において、カーボン板は圧縮カーボン粉を使って作ることができる。別の実施例では、カーボン板はカーボンフレーク又は切断カーボン繊維（chopped carbon fiber）を使って作ることができる。
【００２８】
別の実施例において、導電材料の層はカーボン コンポジットに限定されない。電気導電性抑制コアの誘電定数が１ＭＨzで６．０より大きくなるような材料で、電気導電性抑制コアを作成するために後記の発明の方法を必要とする材料を使うことができる。
【００２９】
１つの実施例において、導電材料層１５０の形成に使用されるレジンはEpoxyベースのレジン、Phenolicベ−スのレジン、Bismaleimide Triazine epoxy(BT) ベースのレジン、Cynate Ester ベースのレジン及び/又はポリアミドベースのレジンであることができる。別の実施例において、レジンは黒鉛粉、カーボン粉、カーボン粒、ダイアモンド粉、窒化ホウ素、酸化アルミ、セラミック粉、及び、phenolic粒子のような充填剤を含み、導電材料１５０の層の電気・物理的性質を改善することができる。別の実施例において、導電性レジンを含むレジンは導電材料層１５０の形成に使うことができる。
【００３０】
上記記載から理解できるように、導電材料層は、基板又は前記層の形成に使われる強化材料(reinforcing material)及び/又は前記層の形成に使われるレジンから導電性を導くことができる。導電材料層の形成に使われる材料の選択は、通常、熱伝達、熱膨張係数及びプリント回路板に望まれる剛性（stiffness）に依存する。
【００３１】
本発明の方法に基づいて、プリント回路板を製造するプロセスを図３に示す。プロセス（200）は電気導電性抑制コアにおけるラミネーション ツーリング孔（lamination tooling holes）をパンチする又はドリルする(202)工程を含む。前記プロセスは電気導電性抑制コアにおいてクリアランス ホール又はチャネルをドリルする(204)工程を含む。電気導電性抑制コア表面の導電材料層はパターン化することができる。前掲の実施例において、パターニングは適切なアートワークを使って抑制コアのプリンティング（206）とエッチング（208）により実行される。抑制コアはプレファブ(refab)処理される。これはプリント回路板におけるチャネルの形成を含む。チャネルは、後続のラミネーションの間にレジンで充填される。完全なプリント回路板の製造に先立ち、金属被覆を含む抑制コアは酸化される（212）。
【００３２】
プリント回路板を完成するために、積層アセンブリ（a stack-up assembly）を電気導電性抑制コア及び他のプレプレグ及び/又はパターン化された（216）ラミネートを使って作成し（214）、プリント回路板の機能層を実装する。積層アセンブリはラミネートされ（214）、ポスト ラミネーション ツーリング孔がラミネートされた積層アセンブリにおいてパンチ又はドリルされる（218）。その後、プリント回路板が完成する（２２０）。
【００３３】
本発明の方法に基づく、抑制コアにおけるツーリング孔（tooling holes）の穿孔(drilling)プロセスを図４に示す。プロセス２４０はパネルを形成するための、電気導電性抑制コアベース材料のシートの作成（２４２）を含む。次に、パネルは整列され（２４４）、ツーリング孔が切断され、パンチされ、パネルに穿孔される。通常、整列化はツーリング孔の中心線がパネル端部に平行になるようにする。
【００３４】
電気導電性抑制コアが織物炭素繊維のような織物材料を含む実施例においては、パネル端部に対しツーリング孔を正確に整列すると、ツーリング孔と繊維の織り方向との間が正確に整列される。繊維の織り方向を正確に整列させることは、本発明の方法に従って、複数の電気導電性抑制コアを組合せプリント回路板を形成する際に、曲げ(warping)防止に有用である。一旦パネルが整列されると、ツーリング孔を形成する（２４６）ことができる。ツーリング孔２６２を持つパネル２６０を図５に示す。ツーリング孔の中心線２６４はパネル２６６の端部と整列している。
【００３５】
図１に戻ると、レジン充填クリアランス ホールにより、数個のメッキスルーホールが電気導電性抑制コアの１つ又は２つから電気的に分離されている。レジンは電導度が低いから電気的分離は達成される。通常、本発明に従ってクリアランス ホールを充填するのに使われるレジンは１ＭＨzで6.0に等しい、又は、未満の誘電定数である。メッキスルーホールより大きい直径を持つ孔を穿孔して、レジン充填スルーホールを形成することができる。穿孔された孔はラミネーションの間、レジンで充填される。レジンが充填されたクリアランス ホールを介してドリルで開けられた孔は電気導電性抑制コアから電気的に分離している。
【００３６】
一旦ツール孔が形成された後、電気導電性抑制コアはクリアランス ホールを穿孔されることができる。仮に導電粒子（electrically conductive particles）がクリアランス ホール内側のレジン内にトラップされる場合、前記導電粒子に対する電位差が存在し、メッキスルーホールと電気導電性抑制コアとの間に電気的導通路が形成される。製造時の浮遊導電粒子(stray electrically conductive particles)を低減させると生産量（production yield）を高めることができる。以下は、クリアランス ホールをチャネルで置換し、ゴミ(debris)に起因する望ましくない電気的接続の可能性を減らす方法を検討するものである。
【００３７】
しばしば、数個のメッキスルーホールは相互に近接して位置する。対になったメッキスルーホールはプリン回路板で相互に近接配置している。電気導電性抑制コアを有するプリント回路板を図６aに示す。メッキスルーホールは電気導電性抑制コアから電気的に分離されている。
【００３８】
２つのメッキスルーホールを有するプリント回路板を図６ａに示す。このプリント回路板は、電気導電性抑制コアベース材料で２つのクリアランス ホールを穿孔することにより作成することができる。各クリアランス ホールの中心位置は各メッキスルーホールの中心位置に対応する。上記の通り、クリアランス ホールの直径は、分離しようとするメッキスルーホールの直径より大きい。電気導電性抑制コアにおける２つのクリアランス ホール位置を図６ｂに示す。第１クリアランス ホール３０２と第２クリアランス ホール３０４が示されている。メッキスルーホールを設ける位置を破線３００で示す。図において、第１クリアランス ホール３０２は第２クリアランス ホール３０４と重なる。電気導電性抑制コアベースの材料の部分３０６は、クリアランス ホールを穿孔することで形成されたスペースに突出するので、ラミネーションの間に折れやすい（breaking off）。
【００３９】
電気導電性抑制コアベースの材料は他の材料でラミネートされ、プリント回路板を作成することができる。ラミネーションの後、クリアランス ホールを穿孔して形成されたスペースは、レジンで充填される。このレジン充填クリアランス ホールを図６ｃで示す。図６ａに示すメッキスルーホールは、レジン充填クリアランス ホールに穿孔し、この孔にメッキすることにより完成される。レジン充填クリアランス ホールに穿孔した孔は図６ｄに示される。
【００４０】
上記の通り、電気導電性抑制コアの部分３０６は、クリアランス ホールを穿孔して形成されたスペースに突出するので、折れやすい。或る部分が折れ、クリアランス ホールを充填するレジン内で浮く場合、その部分は、メッキスルーホールの１つと電気導電性抑制層との間で予期しない電気接続を起こす恐れがある。しかし、本発明の方法に従って、レジン充填チャネルを使って、電気導電性抑制コアからメッキスルーホールのグループを分離すれば、電気導電性抑制コアの部分が折れ、プリント回路板内で望ましくない電気接続を起こる可能性を低減させることができる。
【００４１】
本発明による、レジン充填チャネルを作成するためのプロセスの実施を図７ａ―７ｄを参照して説明する。対になったメッキスルーホールを図7ａに示す。これは図６ａに示したメッキスルーホールと類似する。図７ａに示すメッキスルーホール３００′は、プリント回路板内の電気導電性抑制コアを通過するが、電気導電性抑制コアから電気的に分離されている。図７ａに示されるメッキスルーホールを有するプリント回路板を製造するために、チャネルは電気導電性抑制コアベース材料において切断されることができる。電気導電性抑制コアベースの材料において切断されるチャネルを図７ｂに示す。電気導電性抑制コアベース材料におけるメッキスルーホールの数より多い孔を穿孔することによりチャネルが形成される。前記孔はエンドミル(end mill)又はスロット ドリル ビット(slot drill bits)を使って形成することができる。図示の実施例においては、３つの孔３０２′は直線状に穿孔される。メッキスルーホールの予定した位置３００′を破線で示す。電気導電性抑制コア部分３０６′はチャネルに突出するものであるが、図６ｂで支援した部分３０６に比してかなり小さい。３つの孔が図６ｂで示されているが、別の実施例では、より多くの数の孔を使い、チャネル端部を滑らかにする（smooth）ことができる。なお、孔は直線に沿って配置される必要は無い。又、どの孔も図６ｂで示すクリアランス ホールの位置に対応する必要もない。チャネルをレジンで充填すること、及び、レジン充填チャネルを通して穿孔し、メッキすることを図７ｃ、７ｄに示す。
【００４２】
本発明の方法の実施例に従って、レジン充填チャネルを形成する別のプロセスを、図８ａ―８ｄを参照しながら説明する。図６ａと７ａと同様に、図８ａは一対のメッキスルーホールを示す。このメッキスルーホールは電気導電性抑制コアを有するプリント回路板を通って延びている。メッキスルーホールは電気導電性抑制コアから分離されている。図７ｂと同様に、もしクリアランス ホールが穿孔されなかったならば残留しただろう材料の一部を取除くことにより、チャネルが電気導電性抑制コアに形成される。図６ａで３０６として表わされるほとんど全ての材料をスロットドリルを使って除去し、電気導電性抑制コアにおいてスロットを開けることができる。本発明によるスロット３０２″の実施例を図８ｂに示す。スロットをレジンで充填すること、及びレジン充填スロットを通る孔をメッキすることを、図８ｃ、８ｄに示す。
【００４３】
いくつかの実施例において、かなりの程度重なるクリアランス ホールは、穿孔後に残留する突起材料の量が最小になるからクリアランス ホールとして残すことができる。例えば、複数の孔が２５milの直径を持ち、２つの隣接するクリアランス ホールの中心間距離が２０milより小さい場合、チャネルとの置換（substitution with a channel）は必要ではない。他の実施例において、２５milのクリアランス ホールの中心間距離が１５milより小さい場合には置換は無視される。
【００４４】
上記の説明は２つのメッキスルーホールが、自身と関連するクリアランス ホールが相互に極めて近接しているという程度に、十分近接している場合に関するものである。対のメッキスルーホールを図９ａに示す。メッキスルーホール３２０はプリント回路板（少なくとも１つの電気導電性抑制コアを有する）を通って延長している。図９ａに示すメッキスルーホールを持つプリント回路板は電気導電性抑制コアベース材料でクリアランス ホールを穿孔することによって作成することができる。電気導電性抑制コアにおける第１のクリアランス ホール３２２の位置と第２のクリアランス ホール３２４を図９ｂに示す。メッキスルーホールの予定位置３２０を破線で表示する。導電材料の領域３２６は２つのクリアランス ホールの間に存在する。ラミネーションの間に加えられる圧力はこの領域から電導材料を折る恐れがある。レジンでクリアランス ホールを充填することは図９ｃに示し、クリアランス ホールを通過する孔をメッキすることは図９ｄに示す。
【００４５】
材料の一部に、領域３２６の電気導電性抑制コアから破損させる電位差があると、望ましくない電気接続が製造したプリント回路板に存在する可能性が高くなる。別のやり方として、クリアランス ホールの代わりにレジン充填チャネルを使って電気導電性抑制コアからメッキスルーホールを電気的に分離することが出来る。上記の通り、追加の孔を穿孔したり、又は通常のツールを使ってチャネルを増やすことができる。結果、少なくとも、もしクリアランス ホールが無ければ残留しただろう材料のいくらは、除去される。本発明の方法の実施によるプロセスで電気導電性抑制コアベース材料において追加の孔を穿孔し、チャネルを形成するプロセスを図１０ａ―１０ｄを参照しながら説明する。図１０ｂの孔３２２′は図９ｂで領域３２６と類似する領域とはならない。
【００４６】
チャネルを形成して、スロットドリルを使って領域３２６を除去し、電気導電性抑制コアにスロット形成するものを図１１ａ―１１ｄで説明する。追加の孔を穿孔しチャネルを形成する点に関して、図１１ｂに示す。スロットドリルを使って形成されたチャネル３２２″は図９ａに示す領域３２６と類似する領域を有しない。
【００４７】
一旦、電気導電性抑制コアにクリアランス ホールとチャネルが穿孔されると、電気導電性抑制コアへの被覆（cladding）が印刷され、エッチングされる。印刷は上下マスキング アートワーク（the top and bottom masking artwork）を、孔とチャネル（電気導電性抑制コアに穿孔された）と整列させて行う。整列を単純化するにはツーリング ホール（tooling hole）又は登録目標（registration targets）を使うとよい。いくつかの実施例では、前記アートワーク（artwork）を作成し、エッチングプロセスを使って電気導電性抑制コアのチャネルのゴミ（debris）を除去する。エッチング化学物質の高圧は、接合の弱い（loose）繊維をチャネルから除去し、化学物質は結合の弱い金属片をエッチングで除去することが出来る。電気導電性抑制コアが被覆されていない実施例では、高圧水、高圧空気を使って、チャネルからゴミを除去することができる。
【００４８】
多くの実施例では、前記アートワークは、穿孔されたクリアランス ホール（チャネル部分を形成しない）をカバーしない。これらの孔をマスクすると、cladding材料が前記孔の端部に延びる可能性が高くなる。Ｘ線を使って電気導電性抑制コアを検査し、スルーホールの穿孔プロセスの一部分として登録（registration）を得る場合には、被覆材料を除いた全ては通常、Ｘ線で透かして見える。従って、“エッチング物質がクリアランス ホール端部からcladding材料をエッチングして取去ること”を防止することにより、クリアランス ホール位置について、よりよい登録をすることができる。
【００４９】
エッチングプロセスが終わると、プレファブ（pre-fab）プロセスが実行される。プレファブ プロセスにはプリント回路板に長いチャネルを形成することが含まれている。これらチャネルは、クリアランス ホール及びチャネルを穿孔するのと同時に、形成される。しかしながら、プリント回路板のプレファブの期間に前記プリント回路板に形成されるより長井チャネルは、それをかなり弱める。従って、エッチングの後でプレファブ プロセスを行うと、生産量（yields）が増加する。通常、チャネルはルーティング ツールでカットされ、ラミネーションの期間に、リフローの結果として、前記チャネルはレジンで充填される。別の実施例では、ラミネーションに先立って、液相又は粉レジンがスクリーンを使ってチャネルに入れられる。
【００５０】
上記の通り、本発明によるプリント回路板の実施例は、電気導電性抑制コアを有する。該抑制コアは電力面（power plane）とグラウンド面（ground plane）を組合せて構成され、及び/又は、小セグメントからプリント回路板の全体端部への辺が電気的に分離されるように構成されている。分割電力・グラウンド面として構成された電気導電性抑制コアは、レジン充填チャネル３５６により第１領域３５２と第２領域３５４に分割される。電気導電性抑制コアの２つの端部はレジン３５８の帯により電気的に分離されている。この帯は電気導電性抑制コアの全端部に沿って存在する。
【００５１】
プレファブ製造プロセスは図１２ａに示す電気導電性抑制コアを形成するのに使うことができる。これを図１２ｂを参照して説明する。図１２ｂは電気導電性抑制コア材料のパネルであり、３チャネルがプレファブの期間に形成される。多くの実施例において、１つ又は複数の電気導電性抑制コアは、適正な材料のパネルに孔を開け、ルーティングし、その後、個々の電気導電性抑制コアをパネルから打出す（punch out）ことにより製造される。図１２ｂにおいて、前記パネルから打出される電気導電性抑制コアの大きさは、破線３７０で示してある。第１チャネル３７２は電気導電性抑制コアの予定の端部に沿ってルーティングされている。第１チャネル３７２を電気導電性抑制コアの予定端部より長くし、チャネルにレジンを充填する長さは電気導電性抑制コア端部長さより長くする。
【００５２】
第２チャネル３７４は電気導電性抑制コアの第１領域３５２を予定の電気導電性抑制コアの第２領域３５４から分割するラインに沿って形成される（routed）。第２チャネルがレジンで充填され、電気導電性抑制コアがパネルから打出される時、第２チャネルは第１領域を第２領域から電気的に分離する。第１チャネルに関して、第２チャネルは予定電気導電性抑制コアの境界を越えて延長し、全長さのチャネルをレジンで充填することができる。第３チャネルは第１チャネルと同様である。第３チャネルがレジンで充填され、電気導電性抑制コアがパネルから打出される時、第３チャネルは電気導電性抑制コアの第２端部を電気的に分離する。電気導電性抑制コアが少なくとも１つの金属層又は類似の導電材料層で被覆される例においては、金属又は他の材料が電気導電性抑制層の分離端部に延びないように電気的分離しなければならない。この要請は上記のプリント、エッチングプロセスの一部として達成されることができる。
【００５３】
本発明によるプリント回路板の多くの実施例はカットアウト領域を含む。本発明によるプリント回路板の例を図１３ａに示す。図１３ａはカットアウト領域３９２を有する電気導電性抑制コア（プリント回路板３９０の）を示す。カットアウト端部に沿った領域３９４は電気的に分離されている。図示の例において、レジンは電気的分離をもたらす。
【００５４】
本発明の方法の実施による電気導電性抑制コアを形成する間に、プレファブ プロセスを実行することができる。これは図１３ａに示される電気導電性抑制コアと類似しており、図１３ｂを参照して説明する。上記の通り、電気導電性抑制コアは通常、適正な材料のパネルから作成される。このパネルは図１３ｂに示している。パネルから打出される電気導電性抑制コアの予定の境界は破線３９８を使って示している。カットアウト領域は第１チャネル４００と第２チャネル４０２をルーティングして作成する。２つのチャネルが電気的分離領域を形成する。チャネル間のギャップ４０４は、ラミネーション（レジンをチャネルに充填することができる）期間に安定性を提供する。破線４０６に沿ってカットすることによりカットアウトは終了する。
【００５５】
レジン充填チャネルは少なくとも電気導電性抑制コアの長さに対し電気的分離を提供する。カットアウトの終了後、電気的に分離されていない電気導電性抑制コア端部長さ分は、エポキシ又は誘電性エラストマーを付加して電気的に分離することができる。電気導電性抑制コアが少なくとも１つの金属層又は類似の導電材料層で被覆される例においては、通常、金属又は他の材料が電気導電性抑制層の分離端部より延長しないように電気的に分離しなければならない。この要請は上記のプリント、エッチングプロセスの一部として達成されることができる。
【００５６】
上記の通り、本発明によるプリント回路板は物理特性の異なる局所領域で構成することができる。異なる熱膨張係数の領域を持つプリント回路板の電気導電性抑制コアの実施例を図１４ａに示す。電気導電性抑制コア４２０は、上記の電気導電性抑制コアベース材料に類似する第１材料と、電気導電性抑制コアベース材料のそれとは異なる熱係数を有する第２挿入材料とから作成される。別の実施例においては、二つの材料は別異の物理的性質を有する。数例において、挿入物（insert）は、電気導電性抑制コア材料と同一の熱膨張係数を持つ。電気導電性抑制コア材料と挿入材料はレジンのバンド４２４で電気的に分離されている。
【００５７】
本発明の方法の実施例による電気導電性抑制コア（図１４ａに示されるものに類似する）の作成に、プレファブ プロセスを使うことが出来る。このプレファブ プロセスを図１４ｂと１４ｃを参照しながら説明する。上記の通り、電気導電性抑制コアは適正な材料のパネルから作成することができる。電気導電性抑制コアを作成するのに使うことのできるパネルを図１４ｂに示す。電気導電性抑制コアの予定端部は破線４３０で示している。挿入材料の一片を受け入れるために、チャネルがパネルに形成され、挿入材料より僅かに大きい電気導電性抑制コア材料のエリアを除去する。挿入材料を受け入れるために除去するエリアを持つパネルを図１４ｂに示す。電気導電性抑制コア領域を除去して、形成されるスペースに挿入材料が配置される。挿入材料４３４は電気導電性抑制コアを除去して形成されるスペースに適正に配置されるが、この挿入材料を持つパネルを図１４ｃに示す。ラミネーションの期間、レジンは電気導電性抑制コアベース材料と挿入材料との間のギャップに流入する。
【００５８】
プレファブ プロセスが終了すると、電気導電性抑制コアはラミネーションのために準備される。本発明の方法の数例において、被覆された電気導電性抑制コアは酸化処理を使うラミネーションのために準備される。電気導電性抑制コアが被覆されない実施例において、プラズマ処理を使って、ボンディングのために電気導電性抑制コアの表面を準備する。
【００５９】
ラミネーションのためにプレプレグやラミネート（薄膜）を作成するのに通常使うプロセスを使って、プリント回路板の別の層が作成される。ラミネートが印刷され、エッチングされ、要請に従って自動光学検査が行なわれる。必要に応じて別の材料を酸化処理することが出来る。全てのベース材料がラミネーションのために作成されるとき、積層アセンブリが形成され、製造者が推奨するラミネーションサイクル（積層材料のそれぞれに対する）に従って、ラミネーションが実行される。ラミネーションの後、ポストラミネーション登録目標（post lamination registration targets）を使い、前記板を正確に整列させ、ラミネーション後のツーリングホールを穿孔し、プリント回路板が完成する。
【００６０】
本発明によるプリント回路板を完成するために、上記の多くの技術を組合せて、プリント回路板において電気導電性抑制コアを受け入れる。本発明の方法の１つの実施例において、最初のプリント回路板の設計が進められる。この設計は、プリント回路板の電気導電性抑制コアの電導性を受け入れないものである。この設計は多様な商用ＣＡＭエディティング ソフトウェア パッケージ（例えば、Calfornia、TusinのOrbotech社の製造したGenesis2000、OregonのNewbergのWISE Software Solution社の製造したGerbTool、MassachusettsのBoltonのDownStream Technology社の製造したCAM350 V8.0、CarforniaのWalnutt CreekのPentalogix社が製造したCAM Master V8.4.50 ）に基づいて進めることができる。他のCAMエディティングソフトウェアを使うことも出来る。最初の設計を変更し、１つ又は複数の電気導電性抑制コアの存在を受け入れることができる。このようなプリント回路板の作成について図１５を参照しながら詳細に説明する。別の実施例では、ここに説明した発明原理を使ってカスタムソフトウェアを作成し、電気導電性抑制コアをもつプリント回路板の設計図を作成しないやり方で電気導電性抑制コアを有するプリント回路板の設計を自動化することができる。
【００６１】
本発明の方法の実施例によるプリント回路板作成するプロセスを図１５に示す。プロセス（４５０）は、従来の設計ソフトウェアを使って、ベーシックプリント回路板設計のためにGerberデータを得るステップ（452）を含む。Gerberデータは、通常、信号レイヤ（signal layers）、グラウンド面レイヤ（ground plane layers）、電力面レイヤ（power plane layers）、分割面レイヤ（split plane layers）、レファレンス面レイヤ及び/又はミックス面の構成に関する情報を含んでいる。なお、Gerberデータはファブ図（fab drawing）、ドリルデータ（drill data）、ハンダマスクレイヤ（solder mask layers）、シルク スクリーン レイヤを含むことができる。Gerberデータは編集することが出来る（454）。編集には、トレース幅の調整、円環サイズの調整、銅メッキのためのドリルサイズの補償、クリアランス パッドサイズの調整、設計規則違反のチェック、製造装置の精度調整が含まれる。編集プロセスの一部分として、Gerberデータを使って、クリアランス ホールが電気導電性抑制コア内のどこに配置するかが識別される。仮に電気導電性抑制コアが機能レイヤで無いならば、クリアランス ホールはメッキスルーホールに割当てることができる。電気導電性抑制コアがプリント回路板の機能レイヤとなる実施例に関しては、Gerberデータは、電気導電性抑制コアにより実装される（implemented）機能レイヤのためのアートワークを含む。前記アートワークとは、機能レイヤとの電気接続を形成するメッキスルーホールを意味する。クリアランス ホールは、機能レイヤとの電気接続を形成しないメッキスルーホールと関係付けることができる。次にクリアランス ホールの位置を使ってクリアランス ホール ドリルデータを生成し、電気導電性抑制コアを穿孔する。
【００６２】
上記の通り、クリアランス ホールデータの分析を行って、複数のクリアランス ホールに重なりがあるかを検査する。仮にクリアランス ホールに重なりがある場合は、２つの孔がチャネルに変更される。その場合、追加的ドリル位置を追加し、又はルータ（router）を使ってスロットを作成する。追加的ドリル及び/又はルーティング情報が、電気導電性抑制コアのドリルデータに追加される（４５８）。
【００６３】
同様に、相互に極めて近接していると判断された隣接するクリアランス ホールは、チャネルに変更される。その場合、追加の孔を穿孔し、又はスロットを作成する。1つの実施例では、クリアランス ホールが25milの直径の場合、１milの閾値距離が使われる。別の実施例では、同様の大きさのクリアランス ホールに対して、閾値４mil、５mil、6milが使われる。閾値は、往々にしてホールの大きさと所望の製造量（manufacturing yield）に依存する。閾値の大きさは電気導電性抑制コアベース材料が被覆されている、いないに依存する。何故なら、被覆は追加サポートを提供するからである。追加的ドリル ホール及び/又はルーティング情報が電気導電性抑制コアデータに追加される（４６０）。
【００６４】
仮に、前記板がカットアウト、挿入物（inserts）、電気的分離端部又は電気的分離領域（例えば、スプリット板機能レイヤ）を含むならば、必要なプレファブ プロセスを調整し、これらフィーチャを実行するためにプレファブ データを生成する（４６２）ことができる。これらフィーチャを実行するために使うことができるプレファブ プロセスは前記の通りである。
【００６５】
ドリルデータとプレファブ データとを生成した後に、電気導電性抑制コアの被覆表面のパターン化のためにアートワークが生成される（４６４）。一実施例において、電気導電性抑制コアをマスクすることによりアートワークを生成する（４６６）ことができる。但し、その際、穿孔される領域又はチャネル（プレファブ部分としてルートされるチャネルを含め）を形成するためにルートされる領域を除外する。アートワークにコピーされた全てのフィーチャは、ルートされたフィーチャ端部からのcladding awayのエッチングを低減させる量だけ、低減される（４６８）。２５milドリルが使われる数個の実施例において、フィーチャは少なくとも５milだけ低減される。別の実施例において、フィーチャは少なくとも１０milだけ低減される。更に別の実施例において、フィーチャは少なくとも１５milだけ低減される。通常、２５milドリルが使われる場合、フィーチャは８から１２milだけ低減される。一旦フィーチャが低減されると、ネガが作られアートワークが生成される。フィーチャに加えて、アートワークは、前記端部からのcladding awayのエッチングするために電気導電性抑制コア端部の周辺の境界を含めてもよい。
【００６６】
本発明を実施して、複数のプリント回路板を同時に製造するときにパネル化（４７０）が使われる。パネル化は、パネルから構成されるプリント回路板の数を反映させるために、ドリルデータ、プレファブ データ及びアートワークを複数回コピーすることを含む。
【００６７】
パネル化の後、登録目標（registration target）がプリント回路板（電気導電性抑制コアのアートワークを含む）のパネル化レイヤ（panelized layers）に追加される。目標位置の孔が前記抑制コアのためのドリルデータに追加される（４７４）。
【００６８】
プリント回路板の製造において電気導電性抑制コアの膨張・収縮を許容するために、電気導電性抑制コアのアートワーク、ドリルデータ、プレファブ データにスケーリング ファクタを適用することができる。通常、スケーリング ファクタは電気導電性抑制コアの作成に使われる材料に依存し、電気導電性抑制コアが製造されるパネル上の位置により影響を受ける。電気導電性抑制コアがPANカーボンフィバＴ300-3k-199gsm平織り（South Carolina,GreenvillのCytec Carbon Fiber LLCが製造した炭素繊維コンポジットで織られた）から作成される一実施例において、スケーリング ファクタ0.65mil/inchがパネルの短方向に使われ、スケーリング ファクタ0.90mil/inchがパネル長方向に使われる。電気導電性抑制コアがPITCH炭素繊維ＣＮ80-1.5k-195gsm平織り（日本のNippon  Graphiteが製造したコンポジット）から作成される別の実施例において、同一スケーリング ファクタが使われる。別の材料に対する適正なスケーリング ファクタは、標準化された製造プロセスの膨張・収縮を観察することにより得られる。
【００６９】
一実施例において、アートワーク レイヤがスケールされる（scaled）（４７６）。但し、登録目標はスケールされない。なお、電気導電性抑制コアに対するドリルデータとプレファブ データはスケーリングファクタにより変更される。又、登録孔の位置はスケールされない（not scaled）。
【００７０】
電気導電性抑制コアの作成に必要なデータの生成を終えると、該データを種々のマシーンにエクスポートすることができる。マシーンとはプリント回路板材料をプリント、エッチ、ドリルするのに使われるマシーンである。マシーンとデータとを使って、本発明のいくつかのアスペクトによるプリント回路板を形成するのにラミネート、ドリルすることの出来る材料を構成することができる。
【００７１】
図１５に示すプロセスを図１６ａ−１６ｄを参照しながら説明する。プリント回路板の分割グラウンド及び電力面（a split ground and power plain）のためのGerberデータを図１６ａと１６ｂにグラフィック表示する。プリント回路板の機能レイヤのためのアートワークのグラフィック表示を図１６ａに示す。アートワーク４９０はマスク領域４９１と露出領域を含んでいる。露出領域はパッド（pads）４９２を含む。機能レイヤからの電気的分離を保持しながら、メッキスルーホールは該パッドを通ることができる。熱パターン４９３は、メッキスルーホールと関係して構成され、機能レイヤと接続することができるもので、露出される。なお、アートワークは領域４９４を露出する。この領域は前記面及び最終的にカットアウトを形成する領域４９５を分割する。
【００７２】
図１６ｂはGerberスルーホール ドリルデータのグラフィック表示である。Gerberデータ５００は種々の大きさの、分割面(the split plain)から電気的に分離される、複数のメッキスルーホール５０２の位置を指示している。分割面に接続する予定（intended）のメッキスルーホールは四角５０４で表示している。破線５０６は前記分割面のグラウンド面と電力面の間の境界を区切るものである。カットアウト領域５０８も示されている。
【００７３】
ドリルデータとアートワークをGerberデータから得て、電気導電性抑制コア上で分割グラウンド面と電力面の実装(implementation)を可能にすることができる。電気導電性抑制コアのドリルデータを上記方法により生成することができる。図１６ａと１６ｂに示されるGerberデータから生成されたドリルデータを図１６ｃにグラフィック表示する。最初にクリアランス ホールを各メッキスルーホール（分割面と電気導電性抑制コア接続する予定がない）の位置に配置して、電気導電性抑制コアのドリルデータを生成する。上記のとおり、通常クリアランス ホールは、メッキスルーホールの直径より大きい直径で、メッキスルーホールと同位置に配置される。通常、クリアランス ホールの直径は、電気導電性抑制コアとメッキスルーホールとの間に十分な電気的分離を形成するためにスケールされる。直径の大きさはレジンのタイプとプリント回路板内の動作時の信号により影響を受ける。
【００７４】
クリアランス ホール データが生成されると、同クリアランス ホール データは隣接のクリアランス ホール（相互に所定の距離内において重複されている又は位置している）を識別するために検査される。一対のクリアランス ホール５１４が重複している。よって、ドリルデータが変更され、これらクリアランス ホールがチャネルに置き換えられる。上記の通り、追加のドリルホールを使って、スロットをルーティングしてチャネルを生成することができる。３つのクリアランス ホール５１６が重複している。ドリルデータは変更され、これら３個の孔はチャネルに置き換えられる。別の３個の孔５１８は最小距離閾値内に位置することができる、従って、ドリルデータは変更されて、これら孔がチャネルに置き換えられる。なお、クリアランス ホールの大きなグループが相互に重複している。別の重複クリアランス ホールと同様に、ドリルデータは変更され、クリアランス ホールは適当なチャネルに置き換えられる。
【００７５】
図１６ｃに示すドリルデータを変更し、重複するクリアランス ホールと最小距離閾値に違反するクリアランス ホールをチャネルに置換して、導かれるドリルデータを表わすグラフィック表示を図１６ｄに示す。図示の実施例において、各チャネルはスロット ドリル ツール（a slot drill tool）を使って生成される。前記一対のクリアランス ホール５１４はスロット５１４′に置換される。前記３個のクリアランス ホール５１６と５１８はスロット５１６′と５１８′にそれぞれ置換される。前記クリアランス ホールの大きなグループ５２０はスロット５２０′に置換される。各例において、スロットを生成するスロットドリルで記述されるパス（path）は矢印で示される。
【００７６】
電気導電性抑制コアのプレファブに関係するチャネルを含むプレファブデータは図１６ｅにグラフィック表示される。プレファブデータ５４０は複数のチャネルを含む。第１チャネル５４２はスロットで、分割面のグラウンド面部分と電力面部分を区別する境界線に従うスロットである。一対のチャネル５４４はプレファブデータに含まれている。チャネル５４４は電気導電性抑制コア（カットアウト領域を除去した後、露出される）の大半の端部を電気的分離する。小タブ(small tabs)５４６が残る。上記した通り、これらタブは、ラミネーションの期間、カットされる領域がその位置に留まるようにする。前記プレファブデータは別のチャネル５４８を含む。このチャネルは電気導電性抑制コア端部の電気的分離を可能ならしめるように設計される。チャネル５４２と５４８は電気導電性抑制コアの境界を越えて延長する。電気導電性抑制コアの境界は破線５５０で示されている。上記の通り、チャネルを電気導電性抑制コアの境界を越えて延長することで、レジンが電気的に分離される端部の全長さに沿って延長することができることを保障する。
【００７７】
上記の通り、電気導電性抑制コアに対するアートワークはレジン充填チをチャネルドリルデータとプレファブデータからコピーすることにより生成され、これらフィーチャを低減し、ネガ（negative）を生成する。通常、露出周辺（an exposed perimeter）もアートワークに追加される。アートワークは図１６ｄに示されるドリルデータ及び図１６ｅに示されるプレファブデータから生成された露出周辺を含むが、同アートワークは図１６ｆに図示される。アートワーク５６０は電気導電性抑制コアの電力面とグラウンド面とを分割する分割ラインを辿る露出チャネル５６２を含む。又、アートワークはメッキスルーホールを電気的に分離するチャネルに対応する露出領域５６４を含む。なお、アートワークは、プリント回路板製造において電気導電性抑制コアからカットアウトされる領域に対応する露出領域５７０を含む。前記の通り、アートワークは電気導電性抑制コア端部５７２を露出する。
【００７８】
ドリルとアートワークデータのパネル化について図１６ｇを参照しながら説明する。同図には、複数の電気導電性抑制コアのパネル上の位置を示している。パネル６００は、個々の電気導電性抑制コアが穿孔され、印刷され、エッチングされる領域に対応する１６個の領域６０２を含む。パネルの処理において、パネル中心６０８から放射する方向６０６にパネルの材料が膨張及び/又は収縮することが出来る。従って、ドリルデータ、プレファブデータ、パネル上の電気導電性抑制コアに関連するアートワークは、パネルの材料及びパネル内のコア位置を束縛する事項（particular）に従ってスケールすることが出来る。
【００７９】
パネル化はエッチング後登録目標(post etch registration targets)の位置決めを含む。多くの従来のエッチング後パンチマシーン（post etch punch machine）（例えば、New YorkのFarmingdaleのMultiline Technologies社により製造された種々のマシーン）は誘電材料の透明性（transparency）によって、登録目標を見つける（locate）。基本的に、これらのマシーンは、特定領域内で影（shadow）をサーチすることにより登録目標を見つける。通常、電気導電性抑制コアの材料は透明（light transparent）ではない。従って、予定領域内で光をサーチするように構成された同様のマシーンを使い、孔を穿孔して登録目標位置を見つけることができる。目標が見つかると、エッチング後パンチ孔６２２がパネルに作成される。多くの実施例において、登録孔の直径は２６milと３２milの間である。別の実施例において、登録孔の直径は目標パッドと同一の直径であることが出来る。
【００８０】
ドリルデータ、プレファブデータ、電気導電性抑制コアのためのアートワークがファイナライズされると、前記データを適当な製造マシーンにエクスポートすることができる。電気導電性抑制コアベース材料のパネルは、本発明の方法に従って上記の通り処理され、プリント回路板を形成するために使用される。
【００８１】
上記の技術は多様な設計に適用することが出来る。上記のプレファブプロセスに加え、別の例のプレファブプロセスを実施できる。これを以下に説明する。多様なプレファブステップを電気導電性抑制コアの電気的分離領域に実行することができる。電気導電性抑制コアのコーナーを電気的に分離することが出来るチャネルを形成するためのプレファブデータを図１７と１８に図示する。最初に図１７を参照すると、図１７には電気導電性抑制コアベース材料のパネル７００におけるプレファブデータが示されている。パネルから製造される電気導電性抑制コアの境界が破線７０２で示されている。垂直チャネル７０４の複数対は電気導電性抑制コアの各コーナーで交差する。各チャネルの部分７０６は、チャネルが交差する点を越えて延長するので、レジンは交差点のチャネルを完全に充填することが出来る。
【００８２】
本発明によるプレファブデータの別の実施例が図１８に図示されている。電気導電性抑制コアベース材料のパネル７５０における領域のためのプレファブデータが示されている。パネルから製造される電気導電性抑制コアの境界は破線７５２で示される。プレファブデータは、電気導電性抑制コアのコーナーにおける小さいアークに沿うチャネル７５４を含んでいる。追加のチャネル７５６は電気導電性抑制コアの端部に沿って延びている。
【００８３】
本発明の方法の実施に従って、図１７と１８に示されるプレファブデータを使って、電気的分離コーナーを有する電気導電性抑制コアを持つプリント回路板を作成することができる。別の実施例では、プレファブ プロセスにおいて別のチャネルの作成が製造され、電気導電性抑制コアの端部及び/又はコーナーに沿った長さを電気的に分離することが出来る。
【００８４】
典型的なものとして前記の実施例を説明したが、発明の範囲から逸脱することなく、開示の通り、追加的変形、置換、変更を前記システムに対し行うことが出来ることは理解される。例えば、穿孔とプレファブ ルーティング プロセスの無制限の列(array)を実行し、どのような作成の仕方によろうとも電気導電性抑制コアを提供することができる。なお、穿孔、スロット穿孔、ルーティングについて上記の通り説明してきたが、機械的なパンチング、高圧水ジェットカッティング及びレーザカッティングを使ってもチャネルを形成することができる。又、上記の説明はプリント回路板の製造に関するものであるが、同技術は基板製造に使うことができる。従って、本発明の範囲は前記説明した実施例のみに規定されるものではなく、付属のクレームとそれら均等なものにより規定されるべきである。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施により作成されるプリント回路板の概略断面図である。
【図２ａ】本発明の実施による、両側で被覆された電気導電性抑制コアの実施例である。
【図２ｂ】被覆されていない電気導電性抑制コアの別の実施例である。
【図２ｃ】１つの側が被覆されている電気導電性抑制コアの実施例である。
【図３】本発明の方法の実施によるプリント回路板を作成するためのプロセスを示すフローチャートである。
【図４】本発明の方法の実施による穿孔ツーリングホール（drillingtooling holes）のためのプロセスを示すフローチャートである。
【図５】本発明の実施に従うツーリングホールを含むパネルの斜視図である。
【図６ａ】本発明の実施によるプリント回路板における一対のメッキスルーホールの上面概略図である。
【図６ｂ】電気導電性抑制コアにおいて穿孔された一対のクリアランス ホールの上面概略図である。
【図６ｃ】電気導電性抑制コアにおけるレジン充填クリアランス ホールを表す、ラミネートされ積層の断面概略図である。
【図６ｄ】電気導電性抑制コアにおけるレジン充填クリアランス ホールを通って穿孔された一対の孔を表す、ラミネートされ積層の断面概略図である。
【図７ａ】本発明の実施によるプリント回路板における一対のメッキスルーホールの上面概略図である。
【図７ｂ】電気導電性抑制コアにおいて穿孔されたチャネルの上面概略図である。
【図７ｃ】電気導電性抑制コアにおけるレジン充填チャネルを表す、ラミネートされ積層の断面概略図である。
【図７ｄ】電気導電性抑制コアにおけるレジン充填チャネルを通って穿孔された一対の孔を表す、ラミネートされ積層の断面概略図である。
【図８ａ】本発明の実施によるプリント回路板における一対のメッキスルーホールの上面概略図である。
【図８ｂ】電気導電性抑制コアにおいて穿孔されたチャネルスロットの上面概略図である。
【図８ｃ】電気導電性抑制コアにおけるレジン充填チャネルを表す、ラミネートされ積層の断面概略図である。
【図８ｄ】電気導電性抑制コアにおけるレジン充填チャネルを通って穿孔された一対の孔を表す、ラミネートされ積層の断面概略図である。
【図９ａ】本発明の実施によるプリント回路板における一対のメッキスルーホールの上面概略図である。
【図９ｂ】相互に極めて近接した電気導電性抑制コアにおいて穿孔された一対のクリアランス ホールの上面概略図である。
【図９ｃ】電気導電性抑制コアにおけるレジン充填チャネルを表す、ラミネートされ積層の断面概略図である。
【図９ｄ】電気導電性抑制コアにおけるレジン充填チャネルを通って穿孔された一対の孔を表す、ラミネートされ積層の断面概略図である。
【図１０ａ】本発明の実施によるプリント回路板における一対のメッキスルーホールの上面概略図である。
【図１０ｂ】相互に極めて近接した電気導電性抑制コアにおいて穿孔されたチャネルの上面概略図である。
【図１０ｃ】電気導電性抑制コアにおけるレジン充填チャネルを表す、ラミネートされ積層の断面概略図である。
【図１０ｄ】電気導電性抑制コアにおけるレジン充填チャネルを通って穿孔された一対の孔を表す、ラミネートされ積層の断面概略図である。
【図１１ａ】本発明の実施によるプリント回路板における一対のメッキスルーホールの上面概略図である。
【図１１ｂ】相互に極めて近接した電気導電性抑制コアにおいて穿孔されたチャネルの上面概略図である。
【図１１ｃ】電気導電性抑制コアにおけるレジン充填チャネルを表す、ラミネートされ積層の断面概略図である。
【図１１ｄ】電気導電性抑制コアにおけるレジン充填チャネルを通って穿孔された一対の孔を表す、ラミネートされ積層の断面概略図である。
【図１２ａ】本発明によるプリント回路板の断面概略図で、分割面に分割され、二つの端部で電気的に分離されている電気導電性抑制コアを示す。
【図１２ｂ】製造時の電気導電性抑制コアベース材料のパネルの上面概略図で、パネルにおいて作成されたチャネル位置を示す。
【図１３ａ】本発明によるプリント回路板の断面概略図で、或る領域がカットアウトされた電気導電性抑制コアを示す。
【図１３ｂ】製造時の電気導電性抑制コアベース材料のパネルの上面概略図で、或る領域のカットアウトの準備におけるパネルにおいて形成されたチャネル位置を示す。
【図１４ａ】本発明によるプリント回路板の断面概略図で、局所的な物理特性を有する領域がある電気導電性抑制コアを示す。
【図１４ｂ】製造時の電気導電性抑制コアベース材料のパネルの上面概略図で、或る領域のカットアウトの準備におけるパネルにおいて形成されたチャネル位置を示す。
【図１５】本発明に基づく、ドリルデータと、アートワークと、少なくとも一つの電気導電性抑制コアに対する、Gerberデータプレファブデータと、を生成するプロセスを示すフローチャートである。
【図１６ａ】分割面に対するGerberデータを使ったアートワークのグラフィカル表現図である。
【図１６ｂ】図16ａで示す分割面を実装するためにメッキスルーホールが穿孔される位置のグラフィカル表現図である。
【図１６ｃ】図16ａと図16ｂから生成されるクリアランス ホール ドリル データのグラフィカル表現図である。
【図１６ｄ】図16ｃで示されるドリルデータに対する変更のグラフィカル表現図であり、本発明の方法の実施による、クリアランス ホールをスロット穿孔チャネルで置換することを含む。
【図１６ｅ】図16ａで示すアートワークを使う本発明の実施により生成される電気導電性抑制コアの電気的分離と関連する追加的に形成されたチャネルを含むプレファブデータのグラフィカル表現図である。
【図１６ｆ】本発明の方法の実施による、図16ｅで示すドリルデータから生成されるアートワークのグラフィカル表現図である。
【図１６ｇ】本発明の方法の実施に基づき、複数の電気導電性抑制コア プリント回路板を製造するために使うことができる電気導電性抑制コアの上面概略図である。
【図１】
2007538389.tif 000003
【図２ａ】
2007538389.tif 000004
【図２ｂ】
2007538389.tif 000005
【図２ｃ】
2007538389.tif 000006
【図３】
2007538389.tif 000007
【図４】
2007538389.tif 000008
【図５】
2007538389.tif 000009
【図６ａ】
2007538389.tif 000010
【図６ｂ】
2007538389.tif 000011
【図６ｃ】
2007538389.tif 000012
【図６ｄ】
2007538389.tif 000013
【図７ａ】
2007538389.tif 000014
【図７ｂ】
2007538389.tif 000015
【図７ｃ】
2007538389.tif 000016
【図７ｄ】
2007538389.tif 000017
【図８ａ】
2007538389.tif 000018
【図８ｂ】
2007538389.tif 000019
【図８ｃ】
2007538389.tif 000020
【図８ｄ】
2007538389.tif 000021
【図９ａ】
2007538389.tif 000022
【図９ｂ】
2007538389.tif 000023
【図９ｃ】
2007538389.tif 000024
【図９ｄ】
2007538389.tif 000025
【図１０ａ】
2007538389.tif 000026
【図１０ｂ】
2007538389.tif 000027
【図１０ｃ】
2007538389.tif 000028
【図１０ｄ】
2007538389.tif 000029
【図１１ａ】
2007538389.tif 000030
【図１１ｂ】
2007538389.tif 000031
【図１１ｃ】
2007538389.tif 000032
【図１１ｄ】
2007538389.tif 000033
【図１２ａ】
2007538389.tif 000034
【図１２ｂ】
2007538389.tif 000035
【図１３ａ】
2007538389.tif 000036
【図１３ｂ】
2007538389.tif 000037
【図１４ａ】
2007538389.tif 000038
【図１４ｂ】
2007538389.tif 000039
【図１４ｃ】
2007538389.tif 000040
【図１５】
2007538389.tif 000041
【図１６ａ】
2007538389.tif 000042
【図１６ｂ】
2007538389.tif 000043
【図１６ｃ】
2007538389.tif 000044
【図１６ｄ】
2007538389.tif 000045
【図１６ｅ】
2007538389.tif 000046
【図１６ｆ】
2007538389.tif 000047
【図１６ｇ】
2007538389.tif 000048
【図１７】
2007538389.tif 000049
【図１８】
2007538389.tif 000050
【国際調査報告】
2007538389.tif 000051
2007538389.tif 000052