(57)【要約】  アクティブマトリックス表示装置は複数の画素を有している。各画素は光学的フィードバック機能のための光検出デバイス（８４）を有している。各画素は、光検出デバイス（８４）の近くであって光検出デバイスの実質的に入力面の高さに、ディスプレイ基板の薄膜層から形成された光ブロック構造（１００）を有している。この構造により、ほぼ横方向から光検出デバイスへの光（ｇ）の経路が防止される。
2007531001.tif 000002
【特許請求の範囲】
【請求項１】
画素のアレイを有するアクティブマトリックス表示装置であって、
前記各画素は、
電極の間に挟まれる発光材料の領域を有する電流駆動型発光表示素子、および
前記電流駆動型発光表示素子に流れる電流を運ぶための駆動トランジスタ回路であって、基板に形成された薄膜回路を有する駆動トランジスタ回路、
を有し、
前記薄膜回路は、駆動トランジスタと、入力面を有し前記電流駆動型発光表示素子の輝度を検出する光検出デバイスと、を規定しており、
前記駆動トランジスタは、前記光検出デバイスの出力に応答して制御され、
前記各画素は、実質的に横方向からの前記光検出デバイスへの光路をブロックするために、前記光検出デバイスの近くであって実質的に前記入力面の高さに、前記薄膜層から形成された光ブロック構造を更に有する、アクティブマトリックス表示装置。
【請求項２】
前記光ブロック構造は、前記光検出デバイスを囲むリングを有している、請求項１に記載のアクティブマトリックス表示装置。
【請求項３】
前記光ブロック構造は、前記光検出デバイスを規定する一つ以上の薄膜層から形成される、請求項１又は２に記載のアクティブマトリックス表示装置。
【請求項４】
前記光ブロック構造は実質的に平坦な構造を有する、請求項１〜３のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項５】
前記光ブロック構造は、前記入力面の高さから下方へと延在する側壁を有する、請求項１〜３のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項６】
前記光ブロック構造は、第１の光ブロック素子と第２の光ブロック素子とを有しており、
前記第１の光ブロック素子は、前記入力面の高さに備えられ、
前記第２の光ブロック素子は、前記入力面の高さより上に備えられている、請求項１〜５のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項７】
前記第１の光ブロック素子は、前記光検出デバイスを規定する一つ以上の薄膜層から形成され、前記第２の光ブロック素子は、前記駆動トランジスタのソースおよびドレインを規定する金属層から形成される、請求項６に記載のアクティブマトリックス表示装置。
【請求項８】
前記光検出デバイスは、前記電流駆動型発光表示素子の下に形成される、請求項１〜７のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項９】
前記電極は、上部反射電極と、実質的に透明な下部電極と、を有する、請求項８に記載のアクティブマトリックス表示装置。
【請求項１０】
前記電極は、実質的に透明な上部電極と、少なくとも一部が反射性の下部電極と、を有する、請求項８に記載のアクティブマトリックス表示装置。
【請求項１１】
前記下部電極は実質的に全体が反射性であり、前記下部電極は、前記下部電極を介して前記光検出デバイスまでの光の経路を設けるための開口部を有する、請求項１０に記載のアクティブマトリックス表示装置。
【請求項１２】
前記下部電極は、前記下部電極を介して前記光検出デバイスまでの光の経路を設けるために半透過の電極である、請求項１０に記載のアクティブマトリックス表示装置。
【請求項１３】
前記光ブロック構造は、前記光検出デバイスの入力面の上に形成された屈折率キャビティを有する、請求項１に記載のアクティブマトリックス表示装置。
【請求項１４】
前記屈折率キャビティはエアーキャビティを有する、請求項１３に記載のアクティブマトリックス装置。
【請求項１５】
前記光ブロック構造は、前記光検出デバイスの下部面の下に形成されたエアーキャビティ層を更に有する、請求項１４に記載のアクティブマトリックス表示装置。
【請求項１６】
前記基板はガラス基板を有する、請求項１〜１５のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１７】
前記基板は、金属ホイルと絶縁誘電層とを有する、請求項１０〜１２のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項１８】
前記基板の、前記薄膜回路の反対側は、前記基板の下部面での光の反射を乱すように構成される、請求項１０、１１、１２、又は１７に記載のアクティブマトリックス表示装置。
【請求項１９】
前記基板の、前記薄膜回路の反対側は、光を吸収するように構成されている、請求項１８に記載のアクティブマトリックス表示装置。
【請求項２０】
前記基板の、前記薄膜回路の反対側は、光を散乱するように構成されている、請求項１８又は１９に記載のアクティブマトリックス表示装置。
【請求項２１】
画素のアレイを有するアクティブマトリックス表示装置であって、
前記各画素は、
電極間に挟まれる発光材料の領域を有する電流駆動型発光表示素子、および
前記電流駆動型発光表示素子に流れる電流を運ぶための駆動トランジスタ回路であって、駆動トランジスタと前記電流駆動型発光表示素子の輝度を検出する光検出デバイスとを有する駆動トランジスタ回路、
を有し、
前記駆動トランジスタは、前記光検出デバイスの出力に応答して制御され、
前記電極は、実質的に透明な上部電極と、少なくとも一部が反射性の下部電極と、を有しており、
前記基板の、前記薄膜回路の反対側は、前記基板の下部面における光の反射を乱すように構成される、アクティブマトリックス表示装置。
【請求項２２】
前記基板の、前記薄膜回路の反対側は、光を吸収するように構成されている、請求項２１に記載のアクティブマトリックス表示装置。
【請求項２３】
前記基板の、前記薄膜回路の反対側は、マットブラックである、請求項２２に記載のアクティブマトリックス表示装置。
【請求項２４】
前記基板の、前記薄膜回路の反対側は、光を散乱するように構成されている、請求項２１、２２又は２３に記載のアクティブマトリックス表示装置。
【請求項２５】
前記光依存デバイスはフォトダイオードを有する、請求項１〜２４のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項２６】
前記フォトダイオードは、ＰＩＮダイオードスタック、ＮＩＰダイオードスタック、又はショットキーダイオードと、上部接触端子および下部接触端子と、を有する、請求項２５に記載のアクティブマトリックス表示装置。
【請求項２７】
前記アクティブマトリックス表示装置は、前記光検出デバイスの下部に光シールド層を更に有する、請求項１〜２６のうちのいずれか一項に記載のアクティブマトリックス表示装置。
【請求項２８】
前記光シールド層は、前記光検出デバイスの占有面積よりも大きい占有面積である、請求項２７に記載のアクティブマトリックス表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセント表示装置、特に、発光エレクトロルミネセント表示素子と薄膜トランジスタとを有する画素のアレイを備えたアクティブマトリックス表示装置に関する。より具体的には、専らではないが、本発明は、表示素子が発する光に応答し表示素子の通電の制御に使用される光検出素子が画素に含まれるアクティブマトリックス・エレクトロルミネセント表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネセント発光表示素子を使用したマトリックス表示装置が周知である。表示素子は、一般に、有機薄膜エレクトロルミネセント素子（ＯＬＥＤ）（ポリマー材料（ＰＬＥＤ）を含む）、又は発光ダイオード（ＬＥＤ）を有している。以下で使用されている用語「ＬＥＤ」は、これら全てを含むものである。これらの材料は、典型的には、一対の電極の間に挟まれた半導性共役ポリマーの一つ以上の層を有している。この一対の電極のうちの一方の電極は透明であり、他方の電極は、正孔又は電子をポリマー層に注入するのに適した材料の電極である。
【０００３】
斯かる表示装置の表示素子は電流により駆動されており、通常のアナログ駆動方式では、制御可能な電流を表示素子に供給する必要がある。典型的には、画素構造の一部として電流源トランジスタが備えられており、この電流源トランジスタに供給されるゲート電圧が、エレクトロルミネセント（ＥＬ）表示素子に流れる電流を決定する。記憶コンデンサは、アドレスフェーズの後において、ゲート電圧を保持する。斯かる画素回路の一例がＥＰ−Ａ−０７１７４４６号に記載されている。
【０００４】
各画素は、ＥＬ表示素子と、表示素子に関連するドライバ回路と、を有している。ドライバ回路は、行導体の行アドレスパルスによってオンになるアドレストランジスタを有している。アドレストランジスタがオンになると、列導体のデータ電圧を画素の残りの部分に送ることができる。特に、アドレストランジスタは、列導体電圧を電流源に供給する。この電流源は、駆動トランジスタと、駆動トランジスタのゲートに接続された記憶コンデンサと、を有している。列電圧即ちデータ電圧は、駆動トランジスタのゲートに供給され、このゲートは、行アドレスパルスが終了した後も、記憶コンデンサによって当該電圧に保持される。この回路の駆動トランジスタはｐチャネルＴＦＴ（薄膜トランジスタ）で実現されており、記憶コンデンサはこの駆動トランジスタのゲート−ソース電圧を固定する。これにより、一定のソース−ドレイン電流がトランジスタを流れ、したがって、画素の所望の電流源動作が得られる。ＥＬ表示素子の輝度は、そのＥＬ表示素子を流れる電流にほぼ比例する。
【０００５】
上記の基本的な画素回路では、ＬＥＤ材料における経年変化の差異即ち劣化の差異が、所与の駆動電流に対する画素の輝度レベルを低下させ、ディスプレイ全体に渡って画質のばらつきを生じさせる。頻繁に使用されている表示素子は、めったに使用されない表示素子よりも薄暗い。また、表示の不均一性の問題は、駆動トランジスタの特性（特に、しきい値電圧レベル）のばらつきにより生じる得る。
【０００６】
ＬＥＤ材料の経年変化およびトランジスタ特性のばらつきを補償できる改良された電圧アドレス型画素回路が、提案されている。この画素回路は光検出素子を有しており、この光検出素子は、表示素子の光出力に応答するものであり、画素の最初のアドレス指定に後続する駆動期間の間に、表示素子の集積した光出力を制御するように、表示素子の光出力に応答して記憶コンデンサの蓄積した電荷をリークする。このタイプの画素構造の例が、ＷＯ０１／２０５９１号およびＥＰ１０９６４６６号に詳述されている。一例では、画素のフォトダイオードが記憶コンデンサに記憶されたゲート電圧をディスチャージし、ＥＬ表示素子は、駆動トランジスタのゲート電圧がしきい値電圧に到達すると発光しなくなり、そのとき、記憶コンデンサはディスチャージを停止する。電荷がフォトダイオードからリークする速度は、表示素子の出力の関数であり、このためフォトダイオードは光検出フィードバックデバイスとしての役割をする。
【０００７】
光学フィードバック構造によって、ＴＦＴと表示素子との間の当初の不均一性、およびこの不均一性の経時変化を、補償することが可能になる。表示素子からの光出力がＥＬ表示素子効率に依存せず、これによって、経年変化が補償される。斯かる技術は、所定の期間に渡って不均一になりにくい高品質なディスプレイを実現するのに有効であることが示された。しかし、この方法は、フレーム時間に画素の適切な平均輝度を達成するために瞬間的に高いピーク輝度レベルを必要とし、結果としてＬＥＤ材料がもっと早く劣化しそうであることから、ディスプレイの動作に有利ではない。
【０００８】
別の手法では、表示素子の動作のデューティサイクルを変化させるために、光学フィードバックシステムが使用されている。表示素子は一定の輝度に駆動され、光学フィードバックシステムを使用して、駆動トランジスタをすばやくオフにするトランジスタスイッチをトリガしている。これによって、瞬間的に高い輝度レベルの必要性が回避されるが、画素を余計に複雑にする。
【０００９】
光学フィードバックシステムの使用は、ＬＥＤ表示素子の経年変化の違いを克服するのに有効な方法と考えられる。
【００１０】
ＬＥＤ表示素子と光検出デバイスとの間には、光の経路が備えられなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
生じる１つの問題は、光検出デバイスによって吸収されない迷光が別の画素の光検出デバイスに取り込まれ得ることである。基板は、この望ましくないクロストーク効果を増加させる光ガイドの役割を果たすことがある。
【課題を解決するための手段】
【００１２】
本発明の第１の態様によれば、画素のアレイを有するアクティブマトリックス表示装置が提供される。上記各画素は、
電極の間に挟まれる発光材料の領域を有する電流駆動型発光表示素子、および
上記表示素子に流れる電流を運ぶための駆動トランジスタ回路であって、基板に形成された薄膜回路を有する駆動トランジスタ回路、
を有し、
上記薄膜回路は、駆動トランジスタと、入力面を有し上記表示素子の輝度を検出する光検出デバイスと、を規定しており、
上記駆動トランジスタは、上記光検出デバイスの出力に応答して制御され、
上記各画素は、実質的に横方向からの上記光検出デバイスへの光路をブロックするために、上記光検出デバイスの近くであって実質的に上記入力面の高さに、上記薄膜層から形成された光ブロック構造を更に有している。
【００１３】
本発明のこの態様は、光検出デバイスの入力面の高さに、追加の構造を用いており、これにより、この追加の構造がなければ光検出デバイスへの経路を進みクロストークを生じさせることが可能な下から（即ち、基板から）の光をブロックする有効な方法が提供される。
【００１４】
上記光ブロック構造は、例えば、上記光検出デバイスを囲むリングを有することができる。
【００１５】
上記光ブロック構造は、上記光検出デバイスを規定する一つ以上の薄膜層から形成することができる。このようにして、光検出デバイスを規定する追加の層が不要となり、好ましくは、追加のパターニングステップも不要になる。
【００１６】
上記光ブロック構造は実質的に平坦な構造を有することができ、したがって、簡単には一つ以上の薄膜層の領域を有することが可能である。あるいは、上記光ブロック構造は、上記入力面の高さから下方へと延在する側壁を有することができる。これによって、もっと浅い角度からの（即ち、横方向で且つ垂直成分が非常に小さい）光が更にブロックされる。
【００１７】
上記光ブロック構造は、第１の光ブロック素子と第２の光ブロック素子とを有し、上記第１の光ブロック素子を、上記入力面の高さに備え、上記第２の光ブロック素子を、上記入力面の高さより上に備えてもよい。第１の光ブロック素子は、下からの光をブロックする上記の光ブロック素子であり、第２の光ブロック素子は、斜め上から光検出デバイスに向かう光をブロックする。
【００１８】
上記第２の光ブロック素子は、上記駆動トランジスタのソースおよびドレインを規定する金属層から形成することができる。これは、両方の光ブロック素子が既存の層から形成できることを意味する。
【００１９】
上記光検出デバイスは、上記発光表示素子の下に形成されることが好ましい。
【００２０】
本発明は、上記電極が上部反射電極と実質的に透明な下部電極とを有するボトムエミッション・ディスプレイで使用することができる。
【００２１】
本発明は、上記電極が実質的に透明な上部電極と少なくとも一部が反射性の下部電極とを有するトップエミッション・ディスプレイで使用することもできる。トップエミッション・ディスプレイでは、この下部電極を介して下の光検出デバイスまでの経路が設けられている必要がある。これは開口を介して可能であり、又は下部電極を半透過としてもよい。
【００２２】
別の実現例では、上記光ブロック構造は、上記光検出デバイスの入力面の上に形成されたエアーキャビティ層を有することができる。エアーキャビティ層は、入射角が狭い光以外の全ての光を光検出デバイスから離れるように反射することにより、光ブロック機能を備えている。上記光ブロック構造は、上記光検出デバイスの下部面の下に形成されたエアーキャビティ層を更に有していてもよい。
【００２３】
上記基板はガラス基板とすることができ、トップエミッション構造に対しては、金属ホイルと絶縁誘電層との基板にすることができる。
【００２４】
本発明の第２の態様によれば、画素のアレイを有するアクティブマトリックス表示装置が提供される。上記各画素は、
電極間に挟まれる発光材料の領域を有する電流駆動型発光表示素子、および
上記電流駆動型発光表示素子に流れる電流を運ぶための駆動トランジスタ回路であって、駆動トランジスタと上記電流駆動型発光表示素子の輝度を検出する光検出デバイスとを有する駆動トランジスタ回路、
を有し、
上記駆動トランジスタは、上記光検出デバイスの出力に応答して制御され、
上記電極は、実質的に透明な上部電極と、少なくとも一部が反射性の下部電極と、を有しており、
上記基板の、上記薄膜回路の反対側は、上記基板の下部面における光の反射を乱すように構成される。
【００２５】
本発明のこの態様は、下部面が反射を乱すトップエミッション構造を提供し、このため、基板内の長い全反射の経路が防止される。
【００２６】
上記基板の、上記薄膜回路の反対側は、例えば表面をマットブラックとすることによって、光を吸収するように構成することができ、および／又は上記基板の、上記薄膜回路の反対側は、光を散乱するように構成することができる。
【００２７】
全ての態様において、光依存デバイスはフォトダイオード（例えば、ＰＩＮ若しくはＮＩＰダイオードスタック又はショットキーダイオード）を有することが好ましい。
【００２８】
本発明の例が、添付図面を基準にして詳細に記載されている。
【００２９】
添付された図面を通じて、同じ要素又は同様の要素を示すのに同じ符号が使用されている。
【発明を実施するための最良の形態】
【００３０】
図１は、既知のアクティブマトリックス・エレクトロルミネセント表示装置を示す。この表示装置はパネルを有している。このパネルは、規則的に間隔を置いて配された画素の行および列のマトリックスアレイを有している。この画素は区画１で示されており、エレクトロルミネセント表示素子２と、表示素子に関連するスイッチング手段と、を有しており、交差する行（選択）アドレス導体４と列（データ）アドレス導体６との組の間の交差部に位置している。簡単のため、図１には数個の画素のみが示されている。実際には、数百行および数百列の画素がある。画素１は、行アドレス導体と列アドレス導体との組を介して、周辺駆動回路によりアドレスされる。この周辺駆動回路は、行ドライバ回路即ち走査ドライバ回路８と列ドライバ回路即ちデータドライバ回路９とを有しており、これら回路８および９は、対応する組の導体の端部に接続されている。
【００３１】
エレクトロルミネセント表示素子２は有機発光ダイオードを有している。この有機発光ダイオードは、ここではダイオード素子（ＬＥＤ）で表されており、一組の電極を有している。この一組の電極の間には、有機エレクトロルミネセント材料の一つ以上の層が挟まれている。マトリックスアレイの表示素子は、表示素子に関連するアクティブマトリックス回路とともに、絶縁支持体の一方の側に支持されている。表示素子のカソード又はアノードは、透明導電材料から形成されている。支持体はガラスなどの透明材料から形成されており、表示素子２の、基板に最も近い電極は、エレクトロルミネセント層が発する光がこの電極および支持体を透過し支持体の反対側にいる観察者に見えるように、ＩＴＯなどの透明導電材料から構成される。
【００３２】
図２は、電圧アドレス型動作をする最も基本的な画素と駆動回路の構造を、簡略化して模式的に示す。各画素１は、ＥＬ表示素子２と、表示素子に関連するドライバ回路と、を有している。ドライバ回路は、行導体４の行アドレスパルスによってオンになるアドレストランジスタ１６を有している。アドレストランジスタ１６がオンになると、列導体６の電圧は画素の残りの部分に送られる。特に、アドレストランジスタ１６は、列導体電圧を電流源２０に供給する。この電流源２０は、駆動トランジスタ２２と、記憶コンデンサ２４と、を有している。列電圧は駆動トランジスタ２２のゲートに供給され、このゲートは、行アドレスパルスが終了した後も、記憶コンデンサ２４によって当該列電圧に保持される。
【００３３】
この回路の駆動トランジスタ２２はｐ型ＴＦＴで実現されており、記憶コンデンサ２４はトランジスタ２２のゲート−ソース電圧を固定する。これにより、一定のソース−ドレイン電流がトランジスタを流れ、したがって、画素の所望の電流源動作が得られる。
【００３４】
上記の基本的な画素回路において、ポリシリコンを用いた回路に対しては、トランジスタのチャネルでのポリシリコングレインの統計分布によって、トランジスタのしきい値電圧にばらつきがある。しかし、ポリシリコントランジスタは、電流および電圧のストレスがかかっている状態においては、或る程度は安定であり、このため、しきい値電圧は実質的に一定のままである。
【００３５】
アモルファスシリコントランジスタでは、少なくとも基板の狭い範囲では、しきい値電圧のばらつきは小さいが、しきい値電圧は電圧ストレスに非常に影響されやすい。駆動トランジスタに必要なしきい値よりも高い電圧が印加されると、しきい値電圧が大きく変化し、この変化は、表示画像の情報コンテンツに依存する。したがって、常にオンであるアモルファスシリコントランジスタは、常にオンであるとは限らないアモルファスシリコントランジスタと比較すると、しきい値電圧に大きな変化がある。経年変化の差異は、アモルファスシリコン・トランジスタで駆動されるＬＥＤディスプレイでは、重大な問題である。
【００３６】
トランジスタ特性のばらつきに加えて、ＬＥＤ自体の経年変化の差異もある。この原因は、電流ストレスを受けた後に発光材料の効率が低下するためである。ほとんどの場合、ＬＥＤに多くの電流および電荷が流れるほど、効率は低下する。
【００３７】
図３および図４は、経年変化を補償するための光学フィードバックを備えた画素レイアウトの例を示す。
【００３８】
図３の画素回路において、フォトダイオード２７はコンデンサ２４（Ｃｄａｔａ）に記憶されたゲート電圧をディスチャージし、輝度を低下させる。表示素子２は、駆動トランジスタ２２（Ｔｄｒｉｖｅ）のゲート電圧がしきい値電圧に到達すると、発光せず、このとき、記憶コンデンサ２４はディスチャージを停止する。電荷がフォトダイオード２７からリークする速度は、表示素子の出力の関数であり、このため、フォトダイオード２７は、光検出フィードバックデバイスとして機能する。トランジスタ２２がオフに切り替ると、表示素子のアノード電圧が低下してディスチャージトランジスタ２９（Ｔｄｉｓｃｈａｒｇｅ）をオンにし、このため、記憶コンデンサ２４の残りの電荷が素早く消失され、発光がオフに切り替えられる。
【００３９】
ゲート−ソース電圧を保持するコンデンサがディスチャージされるので、表示素子の駆動電流は次第に小さくなる。したがって、輝度は小さくなる。これにより、平均光強度が小さくなる。
【００４０】
図４は、本出願人が提案した回路を示しており、この回路は、一定の光出力を与えてこの光出力に依存した時間でオフに切り替わるものである。
【００４１】
駆動トランジスタ２２のゲート−ソース電圧は、やはり、記憶コンデンサ２４（Ｃｓｔｏｒｅ）で保持される。しかし、この回路では、コンデンサ２４は、チャージライン３２から、チャージトランジスタ３４によって、一定電圧にチャージされる。したがって、表示素子が照射するときに、駆動トランジスタ２２を画素のデータ入力に依存しない一定レベルで駆動する。輝度は、デューティーサイクルを変えることにって、特に、駆動トランジスタがオフになる時間を変えることによって、制御される。
【００４２】
駆動トランジスタ２２は、記憶コンデンサ２４をディスチャージするディスチャージトランジスタ３６によって、オフになる。ディスチャージトランジスタ３６がオンになると、コンデンサ２４は素早くディスチャージされ、駆動トランジスタはオフになる。
【００４３】
ディスチャージトランジスタ３６は、そのゲート電圧が十分な電圧に到達すると、オンになる。フォトダイオード２７は表示素子２により光が当てられて、やはり、表示素子２の光出力に依存した光電流を発生する。この光電流はディスチャージコンデンサ４０（Ｃｄａｔａ）をチャージし、或る時刻で、コンデンサ４０に印加される電圧は、ディスチャージトランジスタ３６のしきい値電圧に到達し、これによってトランジスタ３６はオンになる。このオンになる時間は、コンデンサ４０に元々蓄積されている電荷と、光電流と、に依存し、さらには、表示素子の光出力に依存する。ディスチャージコンデンサは、初めはデータ電圧を記憶しており、このため、初期データと光学フィードバックとの両方が回路のデューティサイクルに影響を与える。
【００４４】
光学フィードバックを行う画素回路の他のたくさんの実現例が存在する。図３および図４はｐ型の実現例を示しており、例えばアモルファスシリコントランジスタに対してはｎ型の実現例もある。   図５は、アクティブマトリックスを含む既知の基本的なボトムエミッション構造を示している。
【００４５】
このデバイスは、駆動トランジスタの半導体部６２が堆積されている基板６０を有している。ゲート酸化誘電層６４はこの半導体部を覆っており、トップゲート電極６６がゲート誘電体層６４の上に備えられている。
【００４６】
第１の絶縁層６８（典型的には、二酸化ケイ素又は窒化ケイ素）によって、ゲート電極（このゲート電極は、典型的には、行導体も形成する）とソース電極およびドレイン電極との間に、間隔が設けられている。これらのソース電極およびドレイン電極は、絶縁体層６８の上の金属層７０によって規定されており、これらの電極は、図示されているようにバイアホールを介して半導体部に接続されている。
【００４７】
第２の絶縁層７２（やはり、典型的には、二酸化ケイ素又は窒化ケイ素）によって、ソース電極およびドレイン電極（これら電極は、典型的には、列導体も形成する）とＬＥＤアノードとの間に、間隔が設けられている。ＬＥＤアノード７４は、第２の絶縁層７２の上に備えられている。
【００４８】
図５に示されているボトムエミッション・ディスプレイの場合、このボトムアノードは少なくとも部分的に透明の必要があり、典型的にはＩＴＯが使用される。
【００４９】
ＥＬ材料７６は、アノードの上に、ウェルに形成されており、印刷法により設けることが好ましい。三原色用に、別々のサブ画素が形成されており、プリントダム（print dam）７８は異なるＥＬ材料を正確に印刷する助けを行う。
【００５０】
このプリントダム７８によって、別々の画素の印刷が可能である。このダム層は、一般的に、絶縁ポリマーによって形成されており、数ミクロンの高さを有している。ディスプレイ全体に渡って共通カソード８０が設けられており、これは反射性であり、すべての画素に対して共通の電位（図２では、グランド電位）になっている。
【００５１】
図６は、アクティブマトリックスを含む既知の基本的なトップエミッション構造を示している。この構造は本質的には図５と同じであるが、アノード７４ａは反射性であり、カソード８０ａは透過性である。カソードはＩＴＯから形成することができるが、ＩＴＯとポリマーとの間に薄い金属又はシリサイドのコーティングを備えて、電子注入のためバリア制御を行ってもよい。例えば、このコーティングは、薄いバリウムの層とすることができる。保護封入層８２は、ディスプレイを覆う。
【００５２】
トップエミッション・ディスプレイでは、透明なカソードが必要である。しかし、カソードは高導電性でなければならず、現在、高導電性透明金属は、容易には利用可能なものではない。したがって、トップエミッション・ディスプレイのカソードは、放射画素部分の上に（半）透明層を有しており、この透明層は、低抵抗導電（非透明）金属７９に短絡されている。この高導電金属７９を図示されているようにダム７８の上に配することによって、画素開口部が小さくなることはない。
【００５３】
アノード金属は高仕事関数の金属でなければならず、ＬＥＤスタックが高仕事関数を得るために、反射金属の上にＩＴＯの層を備えることが知られている。
【００５４】
図７は、従来の方法による、ボトム放射構造にアモルファスシリコンＰＩＮ／ＮＩＰフォトダイオード８４が組み込まれた構造を示す。アモルファスシリコンは光吸収に対する量子効率が高いことから、このタイプのフォトセンサが好ましい。
【００５５】
ダイオードスタックのボトム電極８６を形成するのに使用されるゲート金属は、フォトセンサを外部光８７から守るので、ボトムエミッションに対してはこのタイプのフォトセンサが理想的である。図７に概略的に示されているダイオードスタックのオープントップ開口部によって、矢印８８で示されるＬＥＤからの光が入射可能である。
【００５６】
フォトダイオードは、周囲光と、隣接する画素からの漏れたＬＥＤ光と、の両方から守られる必要がある。ガラス基板は、その誘電体コーティングと協働して、内部反射の臨界角までの浅い角度の光に対して、非常に良好な光導体となる。その結果として、光源からかなりの距離離れた画素のフォトダイオードに、かなりの量の光が到達する。
【００５７】
図８〜図１７は、ディスプレイの構造をもっと概略的に示しており、本発明に関係のない上部層は、駆動トランジスタ構造とともに取り除かれている。したがって、図８〜図１７は、図５〜図７に更に詳細に示されている構造を、更に概略的に表している。
【００５８】
図８は、図７の既知の下方放射ＬＥＤ構造に関連する問題を図示するために使用されており、ＩＴＯの画素開口の一部の下に、小さい光検出器８４が示されている。
【００５９】
図８に示すように、基板のガラスおよび誘電体は、１．５に近い屈折率であり、したがって、臨界角（法線に対して約３０°〜４０°）よりも小さい角度で入射する光は閉じ込められ、金属カソード８０と、基板の底部の空気に接する部分と、の間で、あちこちに反射する。これは、図８に、（ｃ）などの光線によって示されている。もっと急峻な角度（即ち、基板の法線により近い）光、即ち光線（ａ）は、画像を提示するために必要な光線であり、ディスプレイを出射する。全ての角度の光（例えば、光線（ｂ））がフォトダイオードに結合でき、全ての角度の外部光もフォトダイオードに結合できる（例えば、光線（ｄ））。
【００６０】
図９は、ボトム光シールド９０を使用することによって、できるだけ多くの迷光から保護するための既知の解決策を示す。フォトダイオード８４は、少なくとも０．５ミクロンの厚さの誘電体によってこのシールドから垂直方向に間隔を置いて配されており、その結果、光線（ｆ）、（ｇ）、および（ｈ）で示されるような非常に浅い角度の光は、依然としてデバイスに入射可能である。確かに、シールドの張り出し部分を延長して、ダイオードに到達する光の角度を小さくすることができる。しかし、この張り出し部分を延長すると開口部が少なくなり、基板に対し約０°〜１０°の角度の光をシールドするのに現実的ではない。
【００６１】
本発明は、ほぼ横方向からの光検出デバイスへの光路をブロックするために、既存の薄膜層から形成され光検出デバイスの近くに（特に、入力面の高さに）形成される光ブロック構造を提供する。光ブロック構造を、デバイススタックの異なる高さにおいて、フォトダイオードの周囲に形成して、この非常に浅い角度の光を吸収又は反射することができる。「浅い」は、基板の面に接近していること、即ち、横方向の光であることを意味する。
【００６２】
図１０は、本発明の第１の光ブロック構造を示す。光線（ｇ）から保護するために、吸収材料のリング１００が、ダイオード８４の周囲に同じ高さのところに位置している。リング１００の材料はフォトダイオードの材料とすることができ、このため、追加のプロセス工程が不要である。光ブロック構造１００は、（通常の）光シールド９０と組み合わせて使用されている。図１０の例では、光ブロック構造は、ほぼ平坦であり、したがって、簡単に、フォトダイオードの一つ以上の薄膜層の一部を有することができる。
【００６３】
図１１は、追加のプロセス工程によってどのようにして光線（ｆ）も防げるのかを示している。この場合、光シールド９０へのバイアホールが形成され、光ブロック構造が、フォトダイオードスタックの上部から下方に延在する側壁１１０を有している。これら側壁は、フォトダイオードスタックの高さにまで延在している。
【００６４】
図１２は、光線が斜め上からフォトダイオードに到達しないようにするため、追加のプロセスコストをかけないで、他の薄膜層をどのようにして作ることができるのかを示している。図１２は、特に、駆動トランジスタのソースおよびドレインを規定する金属層７０から形成される追加の光ブロック素子を示している。光ブロック構造は、第１の光ブロック素子１００と第２の光ブロック素子１２０とを有しており、第２の光ブロック素子は、フォトダイオードの入力面の高さより上に備えられている。第２の光ブロック素子１２０は、光線（ｈ）で示されるような斜め上から光検出デバイスに向かう光をブロックする。
【００６５】
光ブロック構造は、既存の層から形成することができる。
【００６６】
図１３は、光ブロック構造をどのようにしてエアーキャビティ１３０として形成することができるかを示しており、エアーキャビティは全ての浅い角度の光から保護し、大きい角度のＬＥＤの光および外部光（ｄ）のみが検出される。これを上部の光シールド又は下部の光シールドと組み合わせて、画素光のみ又は外部光のみを検出するセンサを作ることができる。これらのキャビティ１３０は、スタックの中の金属膜又は誘電体膜をアンダーエッチングすることによって形成できる。キャビティは、他の方向にはほとんどアンダーエッチングが行われず、このため、フォトダイオードは他の層に固定され、電極に接続されている。ダイオードの半導体は、この半導体とキャビティとの間に、薄い表面誘電体を備えているので、ダイオードの半導体の表面は適切に保護されている。高い屈折率と低い屈折率とを有するもっと複雑な誘電体スタックを使用することによって、エアーギャップを使用せずにキャビティを作ることができる。
【００６７】
アノード層の下にセンサを位置させるのは、アノードが反射性の不透明金属である図６に示すトップエミッション構造には明らかに適していない。
【００６８】
図１４は、上方に発光する構造において、フォトダイオードまでの光路を備える第１の方法を示しており、この方法では、半透過アノード１４０が使用されている。しかし、浅い角度の光（ＬＥＤからの光線（ｂ）および外部光線（ｃ））はガラス基板に導かれ、長い距離を進む。
【００６９】
これは、図１５に示すように、ダイオード上に小さな透明開口部を備えるだけで緩和できる。図１５には、外部光をシールドするために、上部シールド１５２も示されており、このシールド１５２が金属である場合、符号１５４で示されるカソードがＩＴＯなどの比較的導電率の低い透明材料から作られるので、このシールド１５２は、カソード１５４を電気的に補強するのに使用することもできる。光線（ｄ）は依然として基板に入射し、基板内に導かれる。
【００７０】
図１６は、上記の下方エミッション構造と同じやり方で残りの浅い角度の光線（ｄ）を吸収するために、本発明がダイオード材料を使用してどのように光ブロック構造１６０を形成することを可能にしているかを示している。明らかに、上記の他の改良および修正は、上方に発光する構造にも等しく適用可能である。
【００７１】
上方に発光するディスプレイでは、透明基板の必要ない。基板を、ガラス又はプラスチックのような透明基板として作ることができるが、金属ホイルのなどの不透明基板として作ることもできる。
【００７２】
図１６に示す光ブロック構造を規定するのにダイオード材料のリングを使用することは、半透過アノードが使用されている図１４の構造を改善するのにも使用することができる。
【００７３】
図１７は、ダイオード材料のリング１６０が半透過アノード１４０と組み合わせてどのように使用されているかを示す。この方法は、フォトダイオードの上の光学キャビティが、画素の残りの部分の上の光学キャビティと同じ光学特性を有するという利点がある。画素の他の領域のフォトダイオード材料を使用して吸収／反射を行うことによって、表示素子出力のうちの、フォトダイオードにより検出される部分が、表示素子出力に更に近い値を表す。フォトダイオード材料のリングは、浅い角度の光を吸収する機能も果たし、ディスプレイの基板に光が導入されることを防止する。
【００７４】
フォトダイオードは、画素回路の上の層を使用して備えてもよい。この場合、フォトダイオード材料はＴＦＴ画素回路領域の全体を覆い、これによって、光シールドの役割を果たし、画素回路の素子を保護することができる。
【００７５】
この光シールドの役割を備えていない図１７の構造を実現することもできる。
【００７６】
図１８は、基板が透明である必要のないトップエミッション構造のガラス基板の中を光が長い距離進むことを防止するために、単独で又は上記の技術と組み合わせて使用できる他の方法を示す。
【００７７】
ガラス又は絶縁体の下部面１７０は、（光を吸収するために）マットブラックで形成されている、および／又は光を大きな角度で散乱させて基板から出ることができるようにざらざらになっている。
【００７８】
散乱面を使用する場合には、基板ポリシング（polishing）の間に容易に表面構造を施すことができる金属フォイルが特に適している。粗さの水平ピッチおよび垂直ピッチは０．２μｍ〜２．０μｍであり、散乱の最適角は３５°〜４５°である。
【００７９】
急峻な角度で散乱する光は、薄膜層（例えば、フォトダイオード材料）で吸収することができる。典型的には、スチール（steel）上の平坦化誘電体（ポリマー又はＳＯＧ）は、２μｍ〜１０μｍの厚さであり、画素と画素との間の間隔は５０μｍ〜５００μｍである。
【００８０】
フォトダイオードの設計によって側部からフォトダイオードに光が入射することを防止することにより、上記の例に更なる改良をすることができる。これは、フォトダイオードの側壁を黒の顔料で覆うことによって実現でき、これを行う一つの方法は、異方性エッチングを行うことである。
【００８１】
各画素の薄膜トランジスタの製造に使用される層（例えば、アモルファスシリコン層又は低温ポリシリコン層）も吸収性があり、これらの層により光ブロック機能を実現してもよい。
【００８２】
本発明により提供される遮蔽機能によって、別々の画素の光センサ間でのクロストークが低減する。この機能は、画像センサの用途に対しても有利に使用できる。例えば、光学フィードバック画素の光検出素子を制御して、多機能ディスプレイに画像検出機能を備えることもできる。このとき、光遮蔽機能は画像検出性能も改善する。本発明の手法は、表示機能を持たない固体イメージセンサに適用することもできる。
【００８３】
本開示を読むことにより、当業者には他の修正例が明らかである。
【図面の簡単な説明】
【００８４】
【図１】アクティブマトリックスＥＬ表示装置の一実施例の簡略化した模式図である。
【図２】画素回路の既知の形態を示す図である。
【図３】第１の既知の光学フィードバック画素のデザインを示す図である。
【図４】第２の既知の光学フィードバック画素のデザインを示す図である。
【図５】ボトム発光ディスプレイの画素の既知の構造を示す図である。
【図６】トップ発光ディスプレイの画素の既知の構造を示す図である。
【図７】光検出素子が組み込まれたボトム発光ディスプレイの画素の既知の構造を示す図である。
【図８】本発明が取り扱う、ボトム発光ディスプレイの画素の問題を示すために使用される図である。
【図９】図８について説明される問題を取り扱う既知の方法を示す図である。
【図１０】本発明の第１のボトム発光ディスプレイの画素構造を示す図である。
【図１１】本発明の第２のボトム発光ディスプレイの画素構造を示す図である。
【図１２】本発明の第３のボトム発光ディスプレイの画素構造を示す図である。
【図１３】本発明の第４のボトム発光ディスプレイの画素構造を示す図である。
【図１４】トップ発光ディスプレイにおいて、光検出素子への光路を設ける第１の方法を示す図である。
【図１５】トップ発光ディスプレイにおいて、光検出素子への光路を設ける第２の方法を示す図である。
【図１６】本発明の第１のトップ発光ディスプレイの画素構造を示す図である。
【図１７】本発明の第２のトップ発光ディスプレイの画素構造を示す図である。
【図１８】本発明の第２のトップ発光ディスプレイの画素構造を示す図である。
【図１】
2007531001.tif 000003
【図２】
2007531001.tif 000004
【図３】
2007531001.tif 000005
【図４】
2007531001.tif 000006
【図５】
2007531001.tif 000007
【図６】
2007531001.tif 000008
【図７】
2007531001.tif 000009
【図８】
2007531001.tif 000010
【図９】
2007531001.tif 000011
【図１０】
2007531001.tif 000012
【図１１】
2007531001.tif 000013
【図１２】
2007531001.tif 000014
【図１３】
2007531001.tif 000015
【図１４】
2007531001.tif 000016
【図１５】
2007531001.tif 000017
【図１６】
2007531001.tif 000018
【図１７】
2007531001.tif 000019
【図１８】
2007531001.tif 000020
【国際調査報告】
2007531001.tif 000021
2007531001.tif 000022
2007531001.tif 000023
2007531001.tif 000024
2007531001.tif 000025