(57)【要約】  トレンチゲート半導体デバイス（１００）は、複数のクローズドトランジスタセル（ＴＣＳ）を取り囲むトレンチネットワーク（ＳＴＲ１，ＩＴＲ１）を有している。トレンチネットワークは、トランジスタセル（ＴＣＳ）の側部に隣接するセグメントトレンチ領域（ＳＴＲ１）と、トランジスタセルの角部に隣接する交差トレンチ領域（ＩＴＲ１）とを備えている。図１１のＩＩ−ＩＩ線に沿う断面図である図１６に示されるように、交差トレンチ領域（ＩＴＲ１）はそれぞれ、セグメントトレンチ領域（ＳＴＲ１）の底部の絶縁材料（２１Ｂ１）の厚さよりも大きい厚さを有して交差トレンチ領域の底部から延在する絶縁材料（２１Ｄ）を含んでいる。交差トレンチ領域（ＩＴＲ１）の底部から延在する前記絶縁材料（２１Ｄ）の大きい厚さが、デバイス（１００）のドレイン−ソース逆方向ブレークダウン電圧を増大させるのに有効である。各交差トレンチ領域（ＩＴＲ１）の底部から延在する絶縁材料（２１Ｄ）は、デバイスの閾値電圧を増大させるように、セル（ＴＣＳ）の角部における絶縁材料をチャネル適応本体領域（２３）の垂直延在部の少なくとも一部にわたって厚くするように上方へ延在するものとしてもよい。
2007531246.tif 000002
【特許請求の範囲】
【請求項１】
半導体本体中へと延在しかつ複数のクローズドトランジスタセルを取り囲むトレンチネットワークを有する垂直パワートランジスタトレンチゲート半導体デバイスであって、前記トレンチネットワークは、前記トランジスタセルの側部に隣接するセグメントトレンチ領域と、前記トランジスタセルの角部に隣接する交差トレンチ領域とを備え、前記各トランジスタセルは、前記トランジスタセルの各側部にあるセグメントトレンチ領域に隣接するチャネル適応本体領域によって垂直に分離されるソース領域とドレイン領域とを有し、前記各セグメントトレンチ領域は、このセグメントトレンチ領域の垂直側部及び底部の絶縁材料によって前記半導体本体から分離されるゲート材料を含み、前記交差トレンチ領域はそれぞれ、前記セグメントトレンチ領域の底部の絶縁材料の厚さよりも大きい厚さを有して前記交差トレンチ領域の底部から延在する絶縁材料を含み、前記交差トレンチ領域の前記絶縁材料の上側に前記ゲート材料が設けられ、このゲート材料が前記セグメントトレンチ領域のゲート材料をブリッジし、前記交差トレンチ領域の底部から延在する前記絶縁材料の大きい厚さが、デバイスのドレイン−ソース逆方向ブレークダウン電圧を増大させるのに有効であることを特徴とする垂直パワートランジスタトレンチゲート半導体デバイス。
【請求項２】
前記絶縁材料は、デバイスのゲート−ドレイン容量を小さくするために、前記トレンチセグメント領域の前記垂直側部における厚さよりも前記トレンチセグメント領域の底部における厚さの方が大きく、前記交差トレンチ領域の底部から延在する絶縁材料の大きな厚さによりデバイスのゲート−ドレイン容量が更に減少することを特徴とする請求項１に記載のデバイス。
【請求項３】
前記クローズドトランジスタセルはそれぞれ、当該セルの四つの辺のそれぞれと隣接する前記セグメントトレンチ領域を有する矩形状をなしていることを特徴とする請求項１又は２に記載のデバイス。
【請求項４】
前記クローズドトランジスタセルは、正方形状をなしていることを特徴とする請求項３に記載のデバイス。
【請求項５】
前記各交差トレンチ領域は、正方形状の領域を有していることを特徴とする請求項３又は４に記載のデバイス。
【請求項６】
前記各交差トレンチ領域は、十字形状の領域を有していることを特徴とする請求項３又は４に記載のデバイス。
【請求項７】
前記クローズドトランジスタセルはそれぞれ、当該セルの六つの辺のそれぞれと隣接する前記セグメントトレンチ領域を有する多角形状をなしていることを特徴とする請求項１又は２に記載のデバイス。
【請求項８】
少なくとも、隣接するトランジスタセルの角部に最も近い前記各交差トレンチ領域の底部から延在する絶縁材料の部分は、少なくともこれらの角部における絶縁材料を前記チャネル適応本体領域の垂直延在部の少なくとも一部にわたって厚くするように上方へ延在することにより、デバイスの閾値電圧を増大させることを特徴とする請求項１乃至７のいずれか一項に記載のデバイス。
【請求項９】
前記チャネル適応領域の垂直延在部の少なくとも一部にわたって厚くされる前記各交差トレンチ領域における絶縁材料は、前記交差トレンチ領域の面積の周縁部分においてのみそのように厚くされることを特徴とする請求項８に記載のデバイス。
【請求項１０】
前記各交差トレンチ領域の底部から延在する絶縁材料は、前記交差トレンチ領域の全領域にわたって同じ厚さを有していることを特徴とする請求項８に記載のデバイス。
【請求項１１】
前記半導体本体がシリコンであり、前記セグメントトレンチ領域の底部の前記絶縁材料及び前記交差トレンチ領域の底部から延在する前記絶縁材料が二酸化シリコンであることを特徴とする請求項１乃至１０のいずれか一項に記載のデバイス。
【請求項１２】
請求項１乃至１１のいずれか一項に記載のデバイスの製造方法において、
第１のステップシーケンスであって、このステップシーケンスの最後に、前記交差トレンチ領域の底部から延在する絶縁材料を用いて前記交差トレンチ領域のためのトレンチが形成されるとともに、前記セグメントトレンチ領域のための空のトレンチが形成される第１のステップシーケンスと、
第２のステップシーケンスであって、このステップシーケンスの最後に、前記セグメントトレンチ領域の前記垂直側部及び前記底部に絶縁材料を形成するとともに、前記交差トレンチ領域の絶縁材料よりも上側の前記セグメントトレンチ領域にゲート材料を形成する第２のステップシーケンスと、
を含むことを特徴とする、デバイスの製造方法。
【請求項１３】
前記第１のステップシーケンスは、
前記セグメントトレンチ領域の一部によって占有される領域及び前記交差トレンチ領域によって占有される領域において平行なトレンチの第１の組をエッチングするステップと、
トレンチの前記第１の組内においてその全長に沿って、最終的なデバイスの交差トレンチ領域の底部から延在する絶縁材料を設けるステップと、
前記セグメントトレンチ領域の残余の部分によって占有される領域においてトレンチの第２の組をエッチングするステップと、
トレンチの前記第２の組を満たしかつ前記交差トレンチ領域内の絶縁材料を被覆するように異なる絶縁材料を設けるステップと、
トレンチの前記第１の組のセグメントトレンチ領域から絶縁材料を除去した後、前記異なる絶縁材料を除去するステップと、
を含むことを特徴とする請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲートパワートランジスタ半導体デバイス、及び、そのようなデバイスの製造方法に関する。
【背景技術】
【０００２】
電気的に並列な複数のトランジスタセルを含む活性領域を有する半導体本体（ボディ：ｂｏｄｙ）を備え、各トランジスタセルが周縁絶縁ゲート構造に隣接するチャネル適応本体領域によって分離されるソース領域とドレイン領域とを有する垂直絶縁ゲート電界効果パワートランジスタ半導体デバイスは既知である。
【０００３】
そのような既知の垂直絶縁ゲートパワートランジスタデバイスの二つのタイプは、二重拡散金属酸化膜半導体形式の垂直ＭＯＳＦＥＴデバイス（ＶＤＭＯＳ）、及び、トレンチゲート形式の垂直ＭＯＳＦＥＴデバイスである。ＶＤＭＯＳデバイスにおいて、ゲート構造は、その上にゲート材料がある半導体本体の上端に平面ゲート絶縁層を有している。このデバイスのオン状態では、電流は、各トランジスタセルにおいて、導電チャネルのゲート絶縁層の下側に横方向に延在するソース領域から、本体領域を介して、周縁のドレインドリフト領域へと流れた後、ドレインドリフト領域を垂直に通過する。トレンチゲートデバイスにおいて、ゲート構造は、本体領域を垂直に貫通して延在するトレンチを有しており、トレンチは、その垂直壁及び底壁にゲート絶縁層を有するとともに、ゲート絶縁層の内側のトレンチ内にゲート材料を有している。このデバイスのオン状態では、電流は、各トランジスタセルにおいて、垂直ゲート絶縁層に隣接する導電チャネル内のソース領域から、本体領域を介して、ドレインドリフト領域へと垂直にのみ流れる。
【０００４】
パワートランジスタの望ましい特性は、低いオン状態抵抗を有していることである。前述した二つの既知のパワートランジスタデバイスを考慮すると、これらの両方のデバイス構造が低電圧パワートランジスタ及び中電圧パワートランジスタにおいて使用される場合、ドレイン−ソース逆方向ブレークダウン（絶縁破壊）電圧が最大でそれぞれ約５０ボルト及び約２００ボルトになり、デバイスのオン状態抵抗がおおよそ導電チャネルの周囲の長さの合計に依存していることが知られている。従って、所定の活性トランジスタセル領域である、所定のサイズのデバイスにおいては、その活性領域の多数のトランジスタセルにより、オン状態抵抗が低くなる。この点においてＶＤＭＯＳデバイスの限界は、周囲のドレインドリフト領域の横方向の大きさを減少させることにより複数のトランジスタセルを非常に密接させて共にパッケージ化すると、この領域における「接合−ＦＥＴ」効果により、ドレインへと下方に向かう垂直電流経路が制限されるということである。トレンチゲートデバイスは、この「接合−ＦＥＴ」限界を有していないため、所定サイズのデバイスにおいて、トレンチゲート構造は、多くのトランジスタセルを有することができるとともに、低いオン状態抵抗を有することができる。
【０００５】
パワートランジスタにおける他の望ましい特性は、デバイスがオン及びオフされるときに速い切り換え及び低い切り換え損失を実現する良好なスイッチング性能を有しているということである。これは、パワートランジスタが電源の出力段、例えば電圧調整モジュール（ＶＲＭ）において使用される場合、パワートランジスタが非常に高い頻度でオン／オフされる場合に特に重要である。この良好なスイッチング性能は、特に、ゲート−ドレイン容量が低いデバイスに依存している。この点においてトレンチゲートデバイスの限界は、トレンチの底部のゲート絶縁体によって加えられるゲート−ドレイン容量に対する寄与である。ＶＤＭＯＳデバイスは、ゲート−ドレイン容量に対するこの付加的な寄与を有していない。
【０００６】
オン状態抵抗及びゲート−ドレイン容量の双方は、前述したように重要であるが、本発明は、特に、非常に低いオン状態抵抗の可能性を有するデバイスに関するものであり、従って、専らトレンチゲートデバイスに関するものである。
【０００７】
添付図面の図１は、既知のトレンチゲート形式の垂直ＭＯＳＦＥＴパワートランジスタ半導体デバイス１の概略断面図を示している。デバイス１は、上端主面及び下端主面１０ａ，１０ｂと、第１導電型ドレイン領域１１と、第１導電型ドレインドリフト領域１２とを有するシリコン半導体本体１０を備えている。
【０００８】
図１は、一つの完全なトランジスタセルＴＣの横方向の大きさ（セルピッチ）と、セルＴＣの両側にある隣接するトランジスタセルの一部とを示している。二つの隣り合う各トランジスタセル間の境界にあるトレンチ２０内に配置された周縁絶縁ゲート構造Ｇの二つの部分が示されている。トレンチゲート構造Ｇは、反対の第２導電型のチャネル適応本体領域２３を垂直に貫通してドレインドリフト領域１２内へと延在しており、トレンチ２０の垂直壁及び底壁に二酸化シリコン絶縁材料２１を有するとともに、絶縁材料２１の内側のトレンチ２０内にゲート材料２２を有している。第１導電型のソース領域２４は、上端主面１０ａの下側でかつトレンチゲート２１，２２に隣接して各トランジスタセル内に存在している。従って、ソース領域２４とドレインドリフト領域１２とは、周縁絶縁ゲート構造Ｇによって設けられるトレンチゲート２１，２２に隣接するチャネル適応本体領域２３によって垂直に分離されている。これにより、デバイス１のオン状態において適切なゲート電位がゲート材料２２に対して加えられるときに、垂直導電チャネル２３ａを本体部２３内に形成することができ、それにより、各トランジスタセル内の経路中において電流がソース領域２４から導電チャネル２３ａを垂直に通過してドレインドリフト領域１２へと流れる。
【０００９】
ゲート構造Ｇ上に絶縁領域２５が設けられている。ソース電極Ｓを形成するために、第１の主面１０ａ上には絶縁領域２５を被覆してソース領域２４の総てと接触するソースメタライゼーション（金属被覆）１８が設けられている。図示しないが、活性トランジスタセル領域の外側の不活性領域においてトレンチ２０から半導体本体１０の上端主面１０ａ上へと絶縁材料２１を延在させかつゲート材料２２をそれがゲート電極を形成するためにメタライゼーションによって接触される上記上端面絶縁層上へと延在させることにより、絶縁ゲート構造Ｇへの電気的な接続が行われる。メタライゼーション層１９は、ドレイン電極Ｄを形成するために、ドレイン領域１１とのオーム接触を形成している。
【００１０】
図１に示される断面図は、トレンチゲートデバイスにおいて既知の二つのセル構造のそれぞれに同様に適用される。添付図面の図２は、一次元的な繰り返しパターンを有するオープンセルの幾何学的構造の平面図を示しており、この構造においてトレンチゲートＧ１は平行なストライプであり、各ストライプは、オープンストライプ形状のトランジスタセルＴＣ１の周縁においてデバイスの活性領域を横切って延在している。この場合、図１は、図２のＩＩ−ＩＩ線に沿う断面図を示している。添付図面の図３は、二次元的な繰り返しパターンを有するクローズドセル（独立セル）の幾何学的構造の平面図を示している。この構造において、デバイスの活性領域上のトレンチゲートＧ２のネットワークは、閉じられた多角形トランジスタセルＴＣ２を取り囲んでいる。この場合、図１は、クローズドセルが正方形の形状をなしている図３のIII−III線に沿う断面図を示している。他の一般に使用されるクローズド多角形トランジスタセルは六角形の形状をなしており、この場合もその断面図は、図１に示されるような断面図となっている。図２及び図３は、オープンセルの幾何学的構造及びクローズドセルの幾何学的構造の両方におけるトランジスタセルの活性セル領域寸法、即ち、トレンチ幅Ｔ、トレンチ間の半導体メサ幅Ｍ、ＴとＭとの合計であるセルピッチＰを示している。
【００１１】
添付図面の図４は、図１及び図３を参照して説明したオープンストライプセルトレンチゲートデバイス（曲線４Ａ）とクローズド正方形セルトレンチゲートデバイス（曲線４Ｂ）との間でオン状態比抵抗Ｒｄｓ，ｏｎ（ｍＯｈｍ．ｍｍ２）の比較を我々が行った２ミクロン乃至７ミクロンのセルピッチ範囲にわたる測定値を示している。両方の場合において、トレンチ幅は、２ミクロンセルピッチでは０．４ミクロンであり、２ミクロンよりも大きいピッチにおいては約０．６ミクロンであり、また、半導体材料は｛１００｝結晶方位シリコンである。これらのデバイスにおいて、チャネル適応本体領域２３は、半導体本体の上面１０ａよりも下側に約０．７ミクロンだけ垂直に延在しており、また、ドレインドリフト領域１２は、本体領域２３よりも下側に約０．６ミクロンだけ垂直に延在しており、トレンチ２０は、約１．１ミクロンの深さとなっている。トレンチ深さとドレインドリフト領域深さとの組み合わせは、デバイスにおける特定のドレイン−ソース逆方向ブレークダウン（絶縁破壊）電圧ＢＶｄｓ、この場合には約２０ボルトを与えるように選択される。本体領域深さとドレインドリフト深さとの組み合わせは、デバイスの特定のドレイン−ソースブレークダウン電圧において低いオン状態比抵抗を与えるように選択される。尚、本体領域及びドレインドリフト領域の垂直な形態は、現在市販されているデバイスのそれよりも浅く、また、図４に示されるＲｄｓ，ｏｎに関する対応する値は、現在市販されているデバイスのそれよりも低い。
【００１２】
図４は、同じセルピッチにおいてクローズド正方形セルデバイスがオープンストライプセルデバイスよりも低いオン状態比抵抗を有していることを示している。これは、約２ミクロンセルピッチに至るまで、二つのタイプのデバイスにおいて比抵抗がほぼ等しい場合に当てはまる。しかしながら、オープンセルデバイスと比べたクローズドセルデバイスの更なる利点は、特に低電圧デバイスにおいて、所定のセルピッチに関し、トレンチ幅を小さくすることによりクローズドセルデバイスにおけるオン状態比抵抗を下げることができるという点である。これに対し、オープンセルデバイスではこれを行うことができない。その理由は、所定のセルピッチを有するクローズドセルデバイスでは、トレンチ幅を小さくすることによりチャネルの周囲の長さが長くなり、従って、チャネル抵抗が小さくなるが、オープンセルデバイスでは、トレンチ幅を小さくしてもチャネルの周囲の長さが長くならないからである。クローズドセルデバイスの比抵抗を小さくできるこの可能性は、国際公開第ＷＯ−Ａ−０２／１５２５４号（我々の整理番号ＰＨＮＬ０１００５９）（特許文献１）として発行された国際特許出願に記載されており、その内容はこれを参照することによって本願に組み込まれる。また、上記特許出願は、０．４ミクロン乃至０．１ミクロンの範囲の狭いトレンチを形成するために適した方法についても開示している。この方法は、シリコンナイトライド（窒化シリコン）カップを半導体本体の上面に形成するともに、ナイトライドカップ内でウィンドウをエッチングするために使用される二酸化シリコンからなる湾曲スペーサをナイトライドカップ内に形成し、その後、ナイトライド内のウィンドウを使用してトレンチをエッチングすることを含んでいる。
【００１３】
添付図面の図５は、我々がオープンストライプセルトレンチゲートデバイス（曲線５Ａ）  のドレイン−ソース逆方向ブレークダウン電圧ＢＶｄｓをクローズド正方形セルトレンチゲートデバイス（曲線５Ｂ）及びクローズド六角形セルトレンチゲートデバイス（曲線５Ｃ）のＢＶｄｓと比較した２ミクロン乃至７ミクロンのセルピッチ範囲にわたる測定値を示している。これらの総てのデバイスにおいて、トレンチ深さ寸法とドレインドリフト領域深さ寸法との組み合わせは、２０ボルトの特定のブレークダウン電圧ＢＶｄｓを与えるために図４で測定されたデバイスに関して前述した寸法と同じになるように選択される。曲線５Ａは、オープンストライプセルデバイスにおいてＢＶｄｓが２０ボルトという特定の値をセルピッチ範囲にわたって有していることを示してり、曲線５Ｂは、クローズド正方形セルデバイスにおいてＢＶｄｓがセルピッチ範囲にわたって約１７ボルトまで減少させられていることを示しており、また、曲線５Ｃは、クローズド六角形セルデバイスにおいてＢＶｄｓがほとんどのセルピッチ範囲にわたって約１５ボルトまで減少させられていることを示している。図４及び図５に示される結果を考慮すると、クローズドセルデバイスにおいては、ドレインドリフト深さを増大させることによりブレークダウン電圧ＢＶｄｓを増大させることができるが、また、これによって、比抵抗が望ましくなく増大してしまう。
【特許文献１】国際公開第ＷＯ−Ａ−０２／１５２５４号パンフレット
【特許文献２】米国特許第４，９９２，３９０号公報
【特許文献３】国際公開第ＷＯ−Ａ−２００３／０４３０８９号パンフレット
【特許文献４】国際公開第ＷＯ−Ａ−０２／１９４３２号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従って、クローズドセルトレンチゲート垂直パワートランジスタ半導体デバイスにおいては、前述した態様において生じるようにオン状態比抵抗を増大させることなくドレイン−ソース逆方向ブレークダウン電圧を増大させることが望ましい。本発明は、前述したように、そのようなクローズドセルデバイスにおけるトレンチネットワークの交差領域に隣接するトランジスタセルの角部の特性についての発明者の認識を使用して、この問題に対処しようとしている。
【課題を解決するための手段】
【００１５】
添付図面の図６Ａ及び図７Ａは、それぞれ、ブレークダウン電圧ＢＶｄｓ測定値が図５に示されたクローズド正方形トランジスタセルデバイスのトレンチネットワークの一部及びクローズド六角形トランジスタセルデバイスのトレンチネットワークの一部の平面図を示している。図６Ａに示されるように、トレンチネットワークは、トランジスタセルＴＣＳの四つの辺（側部）のそれぞれと隣接するセグメントトレンチ領域ＳＴＲ１と、トランジスタセルＴＣＳの四つの角のそれぞれと隣接する交差トレンチ領域ＩＴＲ１（斜線により示された領域）とを備えている。図７Ａに示されるように、トレンチネットワークは、トランジスタセルＴＣＨの六つの辺のそれぞれと隣接するセグメントトレンチ領域ＳＴＲ２と、トランジスタセルＴＣＨの六つの角のそれぞれと隣接する交差トレンチ領域ＩＴＲ２（斜線により示された領域）とを備えている。図６Ａにおける点線の正方形は、交差トレンチ領域ＩＴＲ１のうちの一つの周囲の領域を囲んでおり、この領域が図６Ｂに拡大して示され、また、図６ＢのＩ−Ｉ線に沿う断面図が図６Ｃに示されている。同様に、図７Ａにおける点線の三角形は、交差トレンチ領域ＩＴＲ２のうちの一つの周囲の領域を囲んでおり、この領域が図７Ｂに拡大して示され、また、図７ＢのＩ−Ｉ線に沿う断面図が図７Ｃに示されている。図６Ｃ，図７Ｃはそれぞれ、交差領域におけるトレンチの深さＤＩ１，ＤＩ２がセグメント領域におけるトレンチの深さＤＳ１，ＤＳ２よりも大きいことを示している。図６Ｃ，図７Ｃに示されるトレンチ深さの影響の説明は、以下の通りである。図６Ａ及び図７Ａに示されるトレンチネットワークはそれぞれ、トレンチネットワーク全体に関して一つのマスクパターンが設けられかつネットワーク全体に関して一つのエッチングプロセスが存在する従来のプロセスを使用して形成されている。この場合、交差トレンチ領域においてはセグメントトレンチ領域に比べて更に効果的な供給を行い、従って、より高いエッチング化学物質濃度を与え、その結果、トレンチ深さを大きくするローディング効果が存在する。
【００１６】
尚、図７Ｃでは、六角形クローズドセルデバイスにおける交差トレンチ深さＤＩ２は、図６Ｃに示される正方形クローズドセルデバイスにおける交差トレンチ深さＤＩ１よりも大きくなるように示されている。これは、交差トレンチ領域におけるローディング効果に関する我々の以下の理論が正しいとするときの場合である。この理論は、ローディング効果が交差トレンチ領域の周縁におけるセグメントトレンチ領域の数（図６Ｂに示されるように四つ、図７Ｂに示されるように六つ）に比例し、また、ローディング効果が交差トレンチ領域の面積（図６Ｂに示される正方形領域ＩＴＲ１の場合にはＴ２（Ｔはトレンチ幅）、図７Ｂに示される等辺六角形領域ＩＴＲ２の場合には０．４３Ｔ２（Ｔは同じ））に反比例するというものである。我々は、ＳＥＭフォトグラフィを使用して、正方形セルネットワーク及び六角形セルネットワークの両方において交差トレンチがセグメントトレンチよりも深いことを定性的に確かめる実験的な観察を行った。しかしながら、ＳＥＭフォトグラフィの限界により、我々は、これらの両方のネットワークにおいて交差トレンチ領域の面積を測定できず、また、これらの両方のネットワークにおいて交差トレンチの深さを定性的に測定することができなかった。そのため、我々は、前述した我々のローディング効果理論が正しいかどうかを確かめることができなかった。
【００１７】
添付図面の図８Ａは、正方形のクローズドセルデバイス及び六角形のクローズドセルデバイスの両方におけるセルの辺に隣接するセグメントトレンチ領域ＳＴＲ１／ＳＴＲ２の一部及びクローズドトランジスタセルＴＣＳ／ＴＣＨの一部を示している図６Ａ，図７Ａの両方のＩ−Ｉ線に沿う断面図を示している。添付図面の図８Ｂは、セルの角に隣接する交差トレンチ領域ＩＴＲ１／ＩＴＲ２の一部及びクローズドトランジスタセルＴＣＳ／ＴＣＨの一部を示している図６Ａ，図７Ａの両方のＩＩ−ＩＩ線に沿う断面図を示している。図８Ａ及び図８Ｂは、図６Ｂ，図６Ｃ，図７Ｂ，図７Ｃに関して前述したようなセグメントトレンチ領域ＳＴＲ１／ＳＴＲ２の深さと比べて深い深さの交差トレンチ領域ＩＴＲ１／ＩＴＲ２を示している。図８Ａ，図８Ｂにおける破線は、同じ印加電圧において、セルＴＣＳ／ＴＣＨの辺（側部）にあるセグメントトレンチ領域ＳＴＲ１／ＳＴＲ２の下側角部ＢＣ１及びセルＴＣＳ／ＴＣＨの角にある交差トレンチ領域ＩＴＲ１／ＩＴＲ２の下側角部ＢＣ２のそれぞれにおける等電位線の集中状態を示している。これらの等電位線は、両方の下側角部ＢＣ１，ＢＣ２において更に近接するようになるが、角部ＢＣ１での電界よりも角部ＢＣ２での電界の方が高いことから、下側角部ＢＣ１よりも下側角部ＢＣ２の方が更に近接している。図２に示されるようなオープンセル構造デバイスは、ＢＣ１等のトレンチ下側角部を有しているが、ＢＣ２等のトレンチ下側角部を有していない。セル角部の下側トレンチ角部ＢＣ２における高い電界は、オープンセルデバイスに比べて低いクローズドセルデバイスにおける図５に示されるドレイン−ソースブレークダウン電圧ＢＶｄｓに寄与する重要な要因である。また、交差トレンチ領域ＩＴＲ１と比べて交差トレンチ領域ＩＴＲ２の深さが深いこと、この場合には、四つの角を有する正方形セルと比べて六つの角を有する六角形セルの方が深いことは、図５に示されるように正方形セルデバイス（曲線５Ｂ）における場合よりも六角形セルデバイス（曲線５Ｃ）における場合の方がブレークダウン電圧ＢＶｄｓが低いことと整合している。
【００１８】
オープンセルデバイスと比べてクローズドセル構造デバイスにおけるドレイン−ソース逆方向ブレークダウン電圧ＢＶｄｓの方が低いことに寄与する、交差トレンチ深さが深い以外の他の要因は、動作における要因であり、周囲のトレンチゲートの電荷が各トランジスタセルにおけるドレインドリフト領域の電荷と等しくかつ反対であることから、クローズドセルの側部と比べてクローズドセルの角部の方がドレインドリフト領域の電荷が集中する。この電荷の集中により、クローズドセルの角部における電界が高くなる。これは、ブレークダウン電圧ＢＶｄｓを下げるためには、交差トレンチ領域の下側角部において効果的である。
【００１９】
図８Ａ，図８Ｂにおいて、交差トレンチ領域ＩＴＲ１／ＩＴＲ２の角部の垂直な側部における絶縁材料２１Ａ２は、セグメントトレンチ領域ＳＴＲ１／ＳＴＲ２の垂直な側部における絶縁材料２１Ａ１と同じ厚さを有するように示されており、交差トレンチ領域ＩＴＲ１／ＩＴＲ２の底部における絶縁材料２１Ｂ２は、セグメントトレンチ領域ＳＴＲ１／ＳＴＲ２の底部における絶縁材料２１Ｂ１と同じ厚さを有するように示されており、垂直な側部における厚さ２１Ａ１／２１Ａ２は、底部における厚さ２１Ｂ１／２１Ｂ２と同じである。これらの等しい絶縁材料厚さは、従来どおりである。
【００２０】
添付図面の図８Ｃは、交差トレンチ領域ＩＴＲ１／ＩＴＲ２の底部の絶縁材料２１Ｃの厚さがセグメントトレンチ領域ＳＴＲ１／ＳＴＲ２の底部の絶縁材料２１Ｂ１の厚さよりも大きい本発明の一実施形態を例示して図示している。図８Ｃに示されるように、クローズドセルの角部の下側トレンチ角部ＢＣ２の近傍の等電位線の間隔は、底部絶縁材料の厚さの増大に伴って増大し、それにより、この角部ＢＣ２における最大電界が減少し、その結果、デバイスのドレイン−ソース逆方向ブレークダウン電圧ＢＶｄｓが増大する。
【００２１】
トレンチゲートＭＯＳＦＥＴデバイスにおける幾つかのシミュレーション結果を以下に示す。我々は、実際の３次元シミュレーションを行うことができなかったが、幾つかの２次元（２Ｄ）シミュレーションだけは行うことができた。これらの２Ｄシミュレーションは、ストライプオープンセル構造において有効であり、また、理想的な（交差部においてトレンチ深さが変化しない）六角形クローズドセル構造においても有効である。しかしながら、これらのシミュレーションは、セル内の各場所で幾つかの断面を検査しかつブレークダウン状態で等電位線を検査することにより、オフ状態（即ちブレークダウン電圧）の正方形セルにおいてのみ定性的に解釈することができる。
【００２２】
シミュレーションにおいて、我々は、図４及び図５を参照して説明したように我々が我々の実験データを得たデバイスの場合と同じ垂直ドーピング形態を使用した。また、我々は、ピッチが２．０ミクロンでかつトレンチ幅が０．４μｍであると仮定した。また、我々は、トレンチ深さが１．２ミクロンであると仮定するとともに、基本的に、あたかもそれが交差トレンチの実際の深さであるかのように想像した、活性領域の他の部分における実際のセグメントトレンチ深さは１．０５ミクロンであり、これはＳＥＭ解析を使用して測定された。また、３１ｎｍのゲート酸化物厚さが使用された。
【００２３】
幾つかのシミュレーションが添付図面の図９Ａに示されている。この図は、１７Ｖのドレインソース電圧におけるデバイスの等電位線を示している。ここでも、ブレークダウン電圧が１７Ｖであった。我々は、ピッチサイズの半分を都合良くとった。これは、左右の縁部における反射境界条件（ミラー）がこのデバイスシミュレータで使用されるからである。全く同じデバイス構造において、我々は、添付図面の図９Ｂに示されるように、デバイスの底部において酸化物厚さを０．３５ミクロンへと増大させた。この場合も同様に、１７Ｖドレインソース電圧に関して等電位線がとられた。シミュレーションは、この構造のブレークダウン電圧が、図９Ａに示される構造のブレークダウン電圧よりも高い２３Ｖであると予測する。その結果、我々が図９Ａに示されるようにセグメント領域における場合よりも局所的に深いトレンチを交差領域に有している場合、ブレークダウン電圧は約２０Ｖから１７Ｖへと減少する。しかしながら、我々が図９Ｂに示されるようにトレンチの底部に厚い酸化物を使用すると、デバイス全体のブレークダウン電圧は再び２０Ｖとなる。これは、図９Ｂに示される構造のブレークダウン電圧が２３Ｖでありかつセグメントトレンチ領域のブレークダウン電圧よりも高いからである。我々は、六角形構造に関しても同じシミュレーションを行い、前述したようなブレークダウン電圧に関する同じ結果を得た。尚、図９Ａ，図９Ｂに示される等電位線分布のシミュレーション結果パターンは、図８Ｂ，図８Ｃにそれぞれ示される等電位線パターンと良く一致している。
【００２４】
従って、本発明においては、請求項１に記載されるように、半導体本体（ボディ：ｂｏｄｙ）中へと延在しかつ複数のクローズドトランジスタセルを取り囲むトレンチネットワークを有する垂直パワートランジスタトレンチゲート半導体デバイスであって、トレンチネットワークが、トランジスタセルの側部に隣接するセグメントトレンチ領域と、トランジスタセルの角部に隣接する交差トレンチ領域とを備え、各トランジスタセルが、トランジスタセルの各側部にあるセグメントトレンチ領域に隣接するチャネル適応本体（ボディ：ｂｏｄｙ）領域によって垂直に分離されるソース領域及びドレイン領域を有し、各セグメントトレンチ領域が、セグメントトレンチ領域の垂直側部及び底部の絶縁材料によって半導体本体から分離されるゲート材料を含み、交差トレンチ領域がそれぞれ、セグメントトレンチ領域の底部の絶縁材料の厚さよりも大きい厚さをもって交差トレンチ領域の底部から延在する絶縁材料を含み、交差トレンチ領域の絶縁材料の上側にゲート材料が設けられ、このゲート材料がセグメントトレンチ領域のゲート材料をブリッジし、交差トレンチ領域の底部から延在する絶縁材料の大きい厚さが、デバイスのドレイン−ソース逆方向ブレークダウン電圧を増大させるのに有効である垂直パワートランジスタトレンチゲート半導体デバイスが提供される。
【００２５】
前述したように、パワートランジスタが低いオン状態抵抗を有するための要件に加えて、パワートランジスタは、良好なスイッチング性能のために低いゲート−ドレイン容量Ｃｇｄを有していることが望ましく、また、トレンチゲートデバイスにおけるこの点についての制限が、トレンチの底部のゲート絶縁体によって加えられるゲート−ドレイン容量に寄与する。交差トレンチ領域の底部の絶縁体によるデバイスゲート−ドレイン容量に対する寄与は、前述したように本発明に従ってこれらの領域の絶縁体の厚さを大きくすることによって減少される。クローズドセルトレンチゲートデバイスのトレンチネットワークの全体にわたってトレンチ底部絶縁体の厚さを増大させることによりデバイスゲート−ドレイン容量を減少させる可能性は、例えば米国特許第４，９９２，３９０号（特許文献２）及び国際公開第ＷＯ−Ａ−２００３／０４３０８９号（特許文献３）（我々の整理番号ＰＨＮＬ０２０９３７）から既知である。従って、本発明の有利な特徴は、トレンチセグメント領域の垂直側部における絶縁材料の厚さよりもトレンチセグメント領域の底部における絶縁材料の厚さの方が厚く、それにより、デバイスのゲート−ドレイン容量が減少するということと、交差トレンチ領域の底部から延在する絶縁材料の厚さが大きいことによりデバイスのゲート−ドレイン容量が更に減少するということとの組み合わせを有していることである。
【００２６】
本発明に係るデバイスにおいては、ゲート−ドレイン容量に関する上記組み合わせを有していてもいなくても、クローズドトランジスタセルはそれぞれ、上記セグメントトレンチ領域がセルの四つの辺のそれぞれと隣接する矩形（正方形又は長方形）状をなしていてもよい。この場合、各交差トレンチ領域が正方形状の領域を有していてもよく、又は、各交差トレンチ領域が十字形状の領域を有していてもよい。他の可能性は、クローズドトランジスタセルがそれぞれ、上記セグメントトレンチ領域がセルの六つの辺のそれぞれと隣接する六角形状をなしていてもよいということである。
【００２７】
クローズドセルデバイスのトレンチネットワークの交差領域と隣接するトランジスタセルの角部の特性によるドレイン−ソース逆方向ブレークダウン電圧への影響については前述した。また、動作時に、クローズドセルの側部と比べるとクローズドセルの角部において電荷の集中があり、従って、高い電界が存在することについて述べた。また、クローズドセルの角部におけるこの高い電界は、添付図面の図１０Ａ，図１０Ｂを参照してここで説明するように、デバイスの閾値電圧Ｖｔｈ、即ち、電子チャネルが本体領域を貫通して形成するゲート−ソース電圧であって、ドレイン領域とソース領域との間で電流が流れるオン状態にデバイスがなっているゲート−ソース電圧を減少させるという効果も有している。
【００２８】
図１０Ａは、本体領域ＴＣＳ（２３）の四つの辺のそれぞれに隣接するセグメントトレンチ領域ＳＴＲ１と本体領域ＴＣＳ（２３）の四つの角部のそれぞれに隣接する交差トレンチ領域ＩＴＲ１とを有するチャネル適応本体領域ＴＣＳ（２３）の高さにおける既知のクローズド正方形トランジスタセルデバイスの一部の水平断面図を示している。動作時、オン状態においては、領域２３の周囲に電子チャネル２３ａが形成される。図１０Ｂは、対数のドレイン−ソース電子電流Ｉｄｓとゲート−ソース電圧ＶＧＳとの関係を示している。曲線１０Ｉは、デバイスが閾値電圧ＶｔｈＩを有するセルの角部における電子電流を除いた電子電流に起因する理想的な曲線を示している。曲線１０ＩＩは、セルの角部のみにおけるゲート−ソース電圧ＶＧＳと電子電流Ｉｄｓとの関係を示している。クローズドセルの角部における高い電界に起因して、セル角部の電流は、ゲート−ソース電圧の下側の値におけるセル側部の電流よりも寄生的に高く、また、寄生効果下側閾値電圧ＶｔｈＩＩを有している。曲線１０IIIは、両方の曲線１０Ｉ，１０ＩＩにおける電流を加えることによる全電流を示している。デバイスにおける閾値ゲート−ソース電圧は下側寄生値ＶｔｈＩＩによって決定される。下側寄生値ＶｔｈＩＩは、これにより比較的高い比オン抵抗を伴って閾値電圧が低くなるため望ましくなく、また、これは、トランジスタセルピッチ及びサイズが特に小さくかつセル角部の特性が大きな影響を持つ場合に非常に低いオン状態抵抗の可能性をトレンチゲートデバイスが有するケースである。この寄生的な閾値電圧は、約３ミクロン未満の小さなセルピッチにおいて特に重要となる。
【００２９】
添付図面の図１０Ｃは、クローズドトランジスタセルＴＣＳの一部及びセルの角部に隣接する交差トレンチ領域ＩＴＲ１の一部を示す、図１０ＡのＩ−Ｉ線に沿う断面図を示しているが、セグメントトレンチ領域ＳＴＲ１の底部における絶縁材料２１Ｂ１（図８Ａ参照）の厚さよりも大きい厚さを有する絶縁材料２１Ｃを交差トレンチ領域ＩＴＲ１の底部に有するように図８Ｃに類似する態様で本発明に従って変更されかつ前述した望ましくない寄生的な低い閾値電圧を妨げる本発明の好ましい特徴を例示して図示するように更に変更された断面図を示している。図１０Ｃは、隣接するトランジスタセルＴＣＳの角部に最も近い更に厚いトレンチ底部絶縁材料２１Ｃの部分がセルＴＣＳの角部におけるこのゲート絶縁材料を厚くするようにチャネル適応本体領域２３の垂直延在部の一部にわたって上方に延在している状態を示している。従って、垂直側壁絶縁体の上側部分２１Ａ３と比べて厚くされる垂直側壁トレンチ絶縁体の下側部分２１Ａ４が交差トレンチ領域ＩＴＲ１の角部に存在する。尚、上記上側部分２１Ａ３は、セグメントトレンチ領域ＳＴＲ１の底部トレンチ絶縁体厚さ２１Ｂ１及び垂直トレンチ側部絶縁体厚さ２１Ａ１と同じ厚さを有している（図８Ａ参照）。図１０Ｃは、図１０Ｂに示されるＶｔｈＩＩに相当するゲート−ソース電圧ＶＧＳにおいて、電子チャネル２３ａＩＩが薄い垂直角部絶縁体２１Ａ３に隣接して形成される一方で、厚い垂直角部絶縁体２１Ａ４に隣接して電子チャネルが形成されず、そのため、デバイスがゲート−ソース電圧ＶｔｈＩＩでオンにならないことを示している。ＶｔｈＩＩよりも高いゲート−ソース電圧で電子チャネルが厚い垂直角部絶縁体２１Ａ４に隣接して形成されると、デバイスがオンに切り換わる。従って、デバイスは、高い電界効果トレンチセル角部効果なくして加える図１０Ｂに示される閾値電圧ＶｔｈＩに近づくことができる厚い絶縁体２１Ａ４によって決定される大きな閾値電圧を有する。
【００３０】
従って、本発明の好ましい特徴において、少なくとも、隣接するトランジスタセルの角部に最も近い各交差トレンチ領域の底部から延在する絶縁材料の部分は、少なくともこれらの角部における絶縁材料をチャネル適応本体領域の垂直延在部の少なくとも一部にわたって厚くするように上方へ延在することにより、デバイスの閾値電圧を増大させる。
【００３１】
先の段落に記載された好ましい特徴において、チャネル適応領域の垂直延在部の少なくとも一部にわたって厚くされる各交差トレンチ領域における絶縁材料は、交差トレンチ領域の面積の周縁部分においてのみそのように厚くされてもよい。又は、この同じ好ましい特徴において、各交差トレンチ領域の底部から延在する絶縁材料は、交差トレンチ領域の全領域にわたって同じ厚さを有していてもよい。
【００３２】
本発明に係るデバイスにおいては、半導体本体がシリコンであり、セグメントトレンチ領域の底部の上記絶縁材料及び交差トレンチ領域の底部から延びる絶縁材料が二酸化シリコンであることが好ましい。
【００３３】
本発明に係るデバイスを製造する好ましい方法は、第１のステップシーケンスであって、このステップシーケンスの最後に、交差トレンチ領域の底部から延在する絶縁材料を用いて交差トレンチ領域のためのトレンチが形成されるとともに、セグメントトレンチ領域のための空のトレンチが形成される第１のステップシーケンスと、第２のステップシーケンスであって、このステップシーケンスの最後に、セグメントトレンチ領域の垂直側部及び底部に絶縁材料を形成するとともに、交差トレンチ領域の絶縁材料よりも上側のセグメントトレンチ領域にゲート材料を形成する第２のステップシーケンスとを含んでいる。
【００３４】
上記第１のステップシーケンスは、セグメントトレンチ領域の一部によって占有される領域及び交差トレンチ領域によって占有される領域においてトレンチの第１の組をエッチングするステップと、トレンチの上記第１の組内においてその全長に沿って、最終的なデバイスの交差トレンチ領域の底部から延在する絶縁材料を設けるステップと、セグメントトレンチ領域の残余の部分によって占有される領域においてトレンチの第２の組をエッチングするステップと、トレンチの第２の組を満たしかつ交差トレンチ領域内の絶縁材料を被覆するように異なる絶縁材料を設けるステップと、トレンチの第１の組のセグメントトレンチ領域から絶縁材料を除去した後、異なる絶縁材料を除去するステップとを含んでいることが好ましい。
【００３５】
本発明の典型的な実施形態について説明する前に、国際公開第ＷＯ−Ａ−０２／１９４３２号（発明者  Ｈｓｈｉｅｈ）（特許文献４）として公開された国際特許出願が、特に低いオン抵抗において高いセル密度が存在する場合に、クローズドセルトレンチゲートデバイスの交差トレンチ領域を、デバイスのゲート−ドレイン容量に対して望ましくない寄与を果たすものと見なしている点に注目する。これらの交差トレンチ領域においてはデバイスのソース−ドレイン電流に対する寄与が存在しないため、Ｈｓｈｉｅｈは、これらの領域内においてトレンチを排除し、それにより、ゲート−ドレイン容量に対するこの寄与を除去することを提案している。この交差領域は、その後、半導体本体によって占有される。デバイスのドレイン−ソース逆方向ブレークダウン電圧ＢＶｄｓについてはＨｓｈｉｅｈにより言及されておらず、また、我々は、この提案された構造により、本発明の主目的に反して、トレンチ底部の角部がデバイスのブレークダウン電圧ＢＶｄｓを減少させると考えている。デバイスの閾値電圧Ｖｔｈの内容もＨｓｈｉｅｈにより言及されていない。
【発明を実施するための最良の形態】
【００３６】
ここで、添付図面を参照しながら、本発明の典型的な実施形態について詳細に説明する。
【００３７】
ここで、添付図面の図１１を参照すると、本発明の一実施形態に係るクローズド（閉じられた）正方形トランジスタセルトレンチゲート半導体デバイス１００の一部の平面図が示されている。セグメントトレンチ領域ＳＴＲ１は、トランジスタセルＴＣＳの四つの辺（側部）のそれぞれに隣接しており、また、交差トレンチ領域ＩＴＲ１は、トランジスタセルＴＣＳの四つの角のそれぞれに隣接している。図１１に示される線Ｉ−Ｉは、セルＴＣＳの両側にある二つのセグメントトレンチ領域ＳＴＲ１及びこれらの二つのセグメント領域間のセルのメサ部を通るデバイスの断面図を示している。Ｉ−Ｉ線に沿うこの断面図は、従来のデバイスにおける図１に示される断面図と同じであり、図１に関して既になされた説明を図１０のＩ−Ｉ線に沿う図の説明として解釈することができる。
【００３８】
添付図面の図１２は、図１１に示されるＩＩ−ＩＩ線に沿う断面図、即ち、一つのセグメントトレンチ領域ＳＴＲ１及び当該セグメントトレンチ領域の両端にある二つの交差トレンチ領域ＩＴＲ１を貫通してこれらに沿う断面図を示している。図１２は、図１と同じ態様で示された上面１０ａを有するデバイスの半導体本体１０の領域、即ち、ドレインドリフト領域１２及びドレイン領域１１の上側にあるトレンチ領域ＳＴＲ１，ＩＴＲ１のゲート材料２２を示しており、また、ゲート材料２２上の絶縁領域２５、ソースメタライゼーション層１８、ドレインメタライゼーション層も示されている。図１２に示されるように、交差トレンチ領域ＩＴＲ１におけるトレンチの深さＤＩ１は、図６Ｃに示された態様と同じ態様でかつ図６Ｃに関して既に説明した理由により、セグメントトレンチ領域におけるトレンチの深さＤＳ１よりも深い。図１２に示されるように、交差トレンチ領域ＩＴＲ１の底部の絶縁材料２１Ｃは、図８Ａ，図８Ｃにおいて既に示した態様と同じ態様で、セグメントトレンチ領域ＳＴＲ１の底部の絶縁材料２１Ｂ１の厚さよりも大きい厚さを有しており、この厚い交差トレンチ底部絶縁体２１Ｃにより、図８Ｃを参照して既に説明したようにデバイスのドレイン−ソース逆方向ブレークダウン（絶縁破壊）電圧ＢＶｄｓが大きくなる。デバイス１００の半導体本体１０はシリコンであり、トレンチ領域の底部及び側部にある絶縁材料２１は二酸化シリコンである。図１２に示されていないが、セグメントトレンチ領域ＳＴＲ１の底部にある絶縁材料２１Ｂ１は、セグメントトレンチ領域ＳＴＲ１の垂直な側部にある絶縁材料２１Ａ１（図８Ａ参照）と同じ厚さを有している。図１に示されていないが、交差トレンチ領域におけるゲート材料２２は、その従来のデバイスにおいてセグメントトレンチ領域のゲート材料をブリッジしている。図１２は、それにもかかわらず交差トレンチ領域ＩＴＲ１の底部の肉厚化された絶縁材料２１Ｃにより、交差トレンチ領域ＩＴＲ１の絶縁材料２１Ｃの上側に形成されたゲート材料２２がセグメントトレンチ領域ＳＴＲ１のゲート材料２２をブリッジできることを示している。このデバイスが、最大で約５０ボルトのドレイン−ソースブレークダウン電圧を有しかつセルピッチ、トレンチ幅、トレンチ深さ、チャネル適応本体領域（図１に示される２３）深さ、ドレインドリフト領域深さの寸法が図４の説明において先に与えられた寸法に類似する低いオン状態比抵抗Ｒｄｓ，ｏｎに合わせて設計された寸法を有している低電圧パワートランジスタである場合には、ブレークダウン電圧ＢＶｄｓの著しい増大を与えるため、交差トレンチ領域の底部の絶縁材料２１Ｃの厚さは、セグメントトレンチ領域の底部の絶縁材料２１Ｂ１の厚さよりも少なくとも約５０ｎｍ大きくなければならない。
【００３９】
ここで、添付図面の図１３を参照すると、これは、図１１のIII−III線に沿う断面図を示しており、セルの側部に隣接するセグメントトレンチ領域ＳＴＲ１の一部及びトランジスタセルＴＣＳの一部を示している（図８Ａに示される図に類似する図）が、デバイスのゲート−ドレイン容量を減少させるためにセグメントトレンチ領域ＳＴＲ１の底部の絶縁材料２１Ｂ１’がセグメントトレンチ領域ＳＴＲ１の垂直側部の絶縁材料２１Ａ１よりも厚くなっているデバイス１００の変形例である。またここで、添付図面の図１４を参照すると、これは、図１１のIV−IV線に沿う断面図を示しており、セルの角部に隣接する交差トレンチ領域ＩＴＲ１の一部及びトランジスタセルＴＣＳの一部を示している（図８Ｃに示される図に類似する図）が、図１３に示されるデバイスの変形例であり、従って、デバイスのゲート−ドレイン容量を更に減少させるために、交差トレンチ領域ＩＴＲ１の底部にある絶縁材料２１Ｃ’の厚さがセグメントトレンチ底部絶縁材料２１Ｂ１’の厚さよりも大きくなっている。
【００４０】
ここで添付図面の図１５を参照すると、この場合も図１１に示されるＩＩ−ＩＩ線に沿うようにみなすことができる断面図が示されているが、本発明の異なる実施形態に係る図１２に対する変形例である。図１５に示されるように、各交差トレンチ領域ＩＴＲ１の底部から延在する絶縁材料２１Ｃの一部は、交差トレンチ領域の二つの側部において上方に向かって延在しており、これにより、セグメントトレンチ領域ＳＴＲ１の底部絶縁材料２１Ｂ１よりも上側に高さｈを有する絶縁材料の二つの垂直壁２１Ａ４を形成している。高さｈは、壁２１Ａ４が少なくともチャネル適応本体領域２３（本体領域２３の底部が図１５に破線により示されている）の垂直方向の広がりの一部（垂直延在部）にわたって延在するような高さとなっており、デバイス１００のゲート−ソース閾値電圧Ｖｔｈを決定する。絶縁材料の各垂直壁２１Ａ４は、正方形領域である交差トレンチ領域の一つの側部を完全に横切って水平に延びており、これにより、各交差トレンチ領域に設けられた二つの壁２１Ａ４は、隣接するトランジスタセルＴＣＳの四つの総ての角部に最も近い部分を含むその交差トレンチ領域ＩＴＲ１の部分の周縁部において絶縁材料を厚くする。即ち、セグメントトレンチ領域ＳＴＲ１における絶縁材料の垂直側部の壁によって形成される厚さと比べてこれらの角部の絶縁材料を厚くする。絶縁材料のこれらの垂直壁２１Ａ４の作用は、前述しかつ図１０Ｃに示される厚い垂直角部絶縁体２１Ａ４に関して説明した態様でデバイスの閾値電圧Ｖｔｈを大きくすることである。
【００４１】
図１３，図１４に示される絶縁層２１Ｂ１’，２１Ｃ’と同じ態様でデバイスのゲート−ドレイン容量を減少させるために、図１５に示されるセグメントトレンチ領域底部絶縁層２１Ｂ１及び交差トレンチ領域底部絶縁層２１Ｃを厚くすることができる。
【００４２】
ここで、添付図面の図１６を参照すると、この場合も図１１に示されるＩＩ−ＩＩ線に沿うようにみなすことができる断面図が示されているが、本発明の更に異なる実施形態に係る図１２に対する変形例である。図１６に示されるように、各交差トレンチ領域には、交差トレンチ領域の全領域にわたって同じ厚さを有しかつ交差トレンチ領域の底部から上端まで延在する絶縁材料２１Ｄが設けられている。この実施形態において、全領域にわたって肉厚化された絶縁材料２１Ｄは、半導体本体１０の上端面１０ａまで延在している必要はないが、図１５に関して前述した理由により、少なくとも図１５に示されるような高さｈまで延在している。絶縁材料２１Ｄは、図１２及び図１５に示された実施形態によって達成されるようにデバイスのドレイン−ソース逆方向電圧ＢＶｄｓを増大させるために肉厚化された底部トレンチ絶縁材料を形成するとともに、図１５に示される実施形態によって達成されるようにデバイスの閾値Ｖｔｈを増大させるためにチャネル適応本体領域２３の垂直延在部の範囲内で隣接するトランジスタセルＴＣＳの角部に肉厚化された絶縁材料を形成する。
【００４３】
添付図面の図１１乃至図１６を参照して前述した本発明の実施形態は、クローズド正方形トランジスタセルトレンチゲート半導体デバイスに関するものである。デバイスのブレークダウン電圧ＢＶｄｓを増大させるために交差トレンチ領域の底部に肉厚な絶縁材料２１Ｃ，２１Ｃ’，２１Ｄを有しかつデバイスの閾値電圧Ｖｔｈを増大するために隣接するトランジスタセルの角部に交差トレンチ領域絶縁材料の肉厚な上方に向かう延在部２１Ａ４，２１Ｄを有しているという特徴は、他の多角形状のクローズドトランジスタセルトレンチゲートデバイスにおいて使用されてもよい。例えば、図７Ａ，図７Ｂにおいて先に示した従来の六角形セルデバイスを考えると、ＳＴＲ１を六角形セグメントトレンチ領域ＳＴＲ２に置き換えるとともに、ＩＴＲ１を交差トレンチ領域ＩＴＲ２に置き換えることにより、図１２乃至図１６に示される断面図が図７ＢのＩ−Ｉ線に沿う六角形セルデバイスの断面図を表してもよい。
【００４４】
ここで、添付図面の図１７を参照すると、トランジスタセルのレイアウトが図１１に示されるセルＴＣＳのレイアウトに比べて変更されたクローズド正方形矩形トランジスタセルセルトレンチゲート半導体デバイス１０１の一部の平面図が示されている。図１７に示されるセルＴＣ３は、「シフト正方形」レイアウトを有している。即ち、セルＴＣ３は、正方形セルＴＣ３の互い違いの２組の縦列の状態で配置されており、一方の組の縦列が他の組の縦列に対してセルピッチの半分だけシフトしている。各正方形トランジスタセルＴＣ３は、セルＴＣ３の角部にそれぞれある二つの交差トレンチ領域ＩＴＲ３同士の間で縦列の幅にわたってセルの二つの側部のそれぞれに沿って延在するセグメントトレンチ領域ＳＴＲ３を有している。また、各正方形トランジスタセルＴＣ３は、縦列の全長にわたってセルの二つの側部のそれぞれに沿って延在する一対のセグメントトレンチ領域ＳＴＲ４を有している。各セグメントトレンチ領域ＳＴＲ４は、セルの一つの角部にある交差トレンチ領域ＩＴＲ３とセルの一つの側部に沿った中間位置にある交差トレンチ領域ＩＴＲ３との間に存在している。セグメントトレンチ領域と比べた交差トレンチ領域の深さ及びドレイン−ソース逆方向ブレークダウン電圧ＢＶｄｓへの影響に関する図６Ａ乃至図６Ｃ，図７Ａ乃至図７Ｃ，図８Ａ，図８Ｂ及びその説明に戻って参照すると、二つのレイアウトにおいて交差トレンチ領域の面積が同じ場合、各交差トレンチ領域ＩＴＲ１がその周囲に四つのセグメントトレンチ領域を有しているのに比べて、各交差トレンチ領域ＩＴＲ３はその周囲に三つのセグメントトレンチ領域しか有しておらず、そのため、従来の１段階トレンチネットワークエッチングを用いて、我々は、交差トレンチ領域ＩＴＲ３が、ブレークダウン電圧ＢＶｄｓを更に低い程度まで減少させる傾向がある交差トレンチ領域ＩＴＲ１よりも深くないと予想する。各トランジスタセルＴＣ３毎にセグメントトレンチ領域ＳＴＲ４間にある二つの付加的な交差トレンチ領域ＩＴＲ３は、チャネルの周長を減少させ、従って、図６Ａの従来の正方形セルデバイス１００と比べて図１７の「シフト正方形」デバイス１０１のオン状態抵抗Ｒｄｓ，ｏｎを僅かだけ増大させる。図１１の従来の正方形セルレイアウトデバイス１００に関して前述したようにデバイスのブレークダウン電圧ＢＶｄｓを増大させるために交差トレンチ領域の底部に肉厚な絶縁材料２１Ｃ，２１Ｃ’，２１Ｄを有しかつデバイスの閾値電圧Ｖｔｈを増大するために隣接するトランジスタセルの角部に交差トレンチ領域絶縁材料の肉厚な上方に向かう延在部２１Ａ４，２１Ｄを有しているという図１１乃至図１６を参照して前述した本発明の特徴は、図１７の「シフト正方形」セルレイアウトデバイス１０１に対して適用されてもよい。
【００４５】
ここで、添付図面の図１８を参照すると、交差トレンチ領域が図１１のデバイス１００の交差トレンチ領域に比べて変更されたクローズド正方形矩形トランジスタセルセルトレンチゲート半導体デバイス１０２の一部の平面図が示されている。デバイス１０２の交差トレンチ領域ＩＴＲ５は十字形状の面積を有しており、十字形状の各脚部は、正方形トランジスタセルＴＣＳの側部に沿って距離ｔだけ延在している。デバイスのセグメントトレンチ領域ＳＴＲ５はそれぞれ、セルの同じメササイズにおいて、図１１のデバイス１００のセグメントトレンチ領域ＳＴＲ１よりも２ｔの大きさ分だけ短い長さを有している。十字形状の交差トレンチ領域ＩＴＲ５を有する本発明の一実施形態において、交差トレンチ領域ＩＴＲ５の底部にある絶縁材料は、セグメントトレンチ領域ＳＴＲ５の底部の絶縁材料の厚さよりも大きい厚さを有しており、図１８のＩＩ−ＩＩ線に沿うこの実施形態の断面図は、他の総ての寸法が等しく、交差トレンチ領域ＳＴＲ５の厚肉の底部絶縁層２１Ｃが幅広い部分を有し、セグメントトレンチ領域ＳＴＲ５の底部絶縁層２１Ｂ１が図１２に示される対応する部分２１Ｃ，２１Ｂ１よりも狭い部分を有しているという変更をもって、図１２に類似しているように見える。十字形状の交差トレンチ領域ＩＴＲ５を有する本発明の他の実施形態において、四つの隣接するトランジスタセルＴＣＳの角部に最も近い各交差トレンチ領域ＩＴＲ５の底部から延在する肉厚の絶縁材料の部分は、図１５を参照して説明したような態様でデバイスの閾値電圧Ｖｔｈを増大させるべくチャネル適応本体領域の垂直延在部にわたって上方に延在している。この実施形態は、チャネル適応本体領域２３の垂直な高さでデバイス１０２を貫通する水平断面図である添付図面の図１９に示されている。この場合、交差トレンチ領域ＩＴＲ５の肉厚な底部絶縁材料２１Ｃは、正方形トランジスタセルＴＣＳの角部でそれぞれ垂直壁２１Ａ４’として上方に向かって延在しているとともに、正方形トランジスタセルの側部に沿って距離ｔだけ延在している。図１０Ａ，図１０Ｂに関する前述した記載は、従来のトレンチゲートデバイスにおけるクローズドトランジスタセルの角部の高い電界がいかにしてデバイスの閾値電圧Ｖｔｈを寄生的に減少させるという効果を有するかについて説明しており、また、図１０Ｃに関する前述した説明は、隣接するトランジスタセルの角部に最も近い交差トレンチ領域において垂直ゲート絶縁材料の部分、図１０Ｃに示されるような部分２１Ａ４を厚くすることにより、この望ましくない寄生的な閾値電圧低下に対抗するという基本的な考えを示している。図１９に示される実施形態は、特定のゲート−ソース電圧における電子チャネル２３ａIIIをセルの角部で完全に排除し、即ち、セルの各角部から所定の距離ｔにわたってチャネル２３ａIIIが存在しないようにすることにより、この寄生的な閾値電圧の低下作用をほぼ完全に排除する。十字形状の交差トレンチ領域ＩＴＲ５を有する本発明の他の実施形態において、各交差トレンチ領域ＩＴＲ５の底部から上方へ延在する肉厚の絶縁材料は、図１６を参照して説明した態様と同じ態様で、少なくとも図１５，図１６を参照して説明したような高さｈまで、交差トレンチ領域の全領域にわたって同じ厚さをもって延在している。前述したように十字形状の交差トレンチ領域で絶縁材料によりトランジスタセルＴＣＳの角部から距離ｔにわたって電子チャネルを完全に排除すると、デバイスのチャネル周長が減少し、そのため、オン状態比抵抗Ｒｄｓ，ｏｎが増大することは言うまでもない。十字形状の交差トレンチ領域における絶縁体の各脚部の長さｔは、ブレークダウン電圧ＢＶｄｓ及び閾値電圧Ｖｔｈへの有利な影響に対してオン状態抵抗のこの増大を釣り合わせるように最適化される必要がある。
【００４６】
図１１，図１７，図１８に示されかつこれらの図面を参照して説明したクローズド正方形矩形セルＴＣＳ，ＴＣ３は、これに代えて、クローズド楕円矩形セルであってもよく、また、図１１乃至図１９の説明が同様に適用される。
【００４７】
添付図面の図２０乃至図２６は、正方形状の面積の交差トレンチ領域と、チャネル適応本体領域の垂直延在部にわたって存在しかつ交差トレンチ領域の全領域にわたって同じ厚さを有する各交差トレンチ領域の絶縁材料とを有するクローズド矩形セルトランジスタデバイスである図１１，図１６にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【００４８】
図２０Ａ，図２０Ｂは、方法の第１のステップの最後におけるシリコン半導体本体１０を示している。ここで、図２０Ａは平面図であり、図２０Ｂは、図２０ＡのＩ−Ｉ線に沿う断面図である。最初に、ｎ＋ドレイン領域基板１１が設けられ、その後、エピタキシャルｎ−ドレインドリフト領域１２が形成される。図示しないが、半導体本体１０の上端面１０ａを通じたアクセプタ注入に続いてドナー注入が行われ、その後、アニーリングによって、図１に示されるようなデバイスのｐ型本体領域２３及びｎ＋型ソース領域２４のそれぞれのための領域が形成される。その後、テトラエチルオルトシリケート（ＴＥＯＳ）を使用して形成されてもよい二酸化シリコンからなる層３０が半導体本体１０の上端面１０ａに設けられるとともに、層３０上にシリコンナイトライド（窒化シリコン）からなる層３１が設けられる。酸化物層３０及びナイトライド層３１には、フォトリソグラフィ及びこれらの層の連続的なエッチングにより第１のウィンドウが形成され、これにより、ハードマスクが設けられ、このマスクを通じて、第１の方向においてセグメントトレンチ領域により占有される領域及び交差トレンチ領域によって占有される領域において平行なトレンチＴＲ１の第１の組がエッチングされる。
【００４９】
図２１Ａは、方法の第２のステップの最後における平面図を示しており、図２１Ｂは、トレンチＴＲ１が二酸化シリコン（ＴＥＯＳ）３２により満たされる図２１ＡのＩ−Ｉ線に沿う断面図を示している。尚、二酸化シリコン３２は、その後、ナイトライド層３１の上端部に対してエッチバックされる。二酸化シリコン３２は、最終的なデバイスにおける交差トレンチ領域の底部からのみ延在する絶縁材料であるが、この第２のステップの最後において平行なトレンチＴＲ１の第１の組内でその全長に沿って設けられる。
【００５０】
図２２Ａは、方法の第３のステップの最後における平面図を示しており、図２２Ｂは、図２２ＡのＩ−Ｉ線に沿う断面図を示しており、また、図２２Ｃは、図２２ＡのＩＩ−ＩＩ線に沿う断面図を示している。この第３のステップでは、領域３１，３２の上端面に第２の露光マスクが形成され、このマスクを介してこれらの層３１，３２がエッチングされることにより、第１の方向と垂直な第２の方向とにおいて平行な第２のウィンドウの組が形成される。その後、この第２のウィンドウの組を介して半導体本体１０がエッチングされることにより、第２の方向においてセグメントトレンチ領域により占有される領域に平行なトレンチＴＲ２の第２の組が形成される。半導体本体のこのエッチングにおいて、二酸化シリコン３２は、トレンチＴＲ１の第１の組中に残存するが、交差トレンチ領域において僅かな深さＴＲ１ａだけエッチバックされた。深さＴＲ１ａは、トレンチＴＲ２をエッチングするために使用されるウィンドウの第２の組を形成する際、二酸化シリコン層３０のエッチング中に決定される。ウィンドウのこの第２の組をエッチングする際、交差部の二酸化シリコン（ＴＥＯＳ）層３２も同時に深さＴＲ１ａまで自動的にエッチングされる。
【００５１】
図２３Ａは、方法の第４のステップの最後における平面図を示しており、図２３Ｂは、図２３ＡのＩ−Ｉ線に沿う断面図を示しており、また、図２３Ｃは、図２３ＡのＩＩ−ＩＩ線に沿う断面図を示している。この第４のステップでは、平行なトレンチＴＲ２の第２の組が満たされるとともに、二酸化シリコン３２よりも上側にあるエッチバックされた領域ＴＲ１ａも、平行なトレンチＴＲ１の第１の組のセグメントトレンチ領域内の二酸化シリコン３２を覆わないようにエッチバックされるシリコンナイトライド３３により満たされる。従って、平行なトレンチＴＲ１の第１の組のセグメントトレンチ領域は、第１の絶縁材料即ち二酸化シリコンにより満たされ、また、平行なトレンチＴＲ２の第２の組に対応するセグメントトレンチ領域は、異なる絶縁材料即ちシリコンナイトライドにより満たされる。また、異なる絶縁材料も交差トレンチ領域内において第１の絶縁材料を被覆する。
【００５２】
図２４Ａは、方法の第５のステップの最後における平面図を示しており、図２４Ｂは、図２４ＡのＩ−Ｉ線に沿う断面図を示しており、また、図２４Ｃは、図２４ＡのＩＩ−ＩＩ線に沿う断面図を示している。この第５のステップでは、トレンチＴＲ１のセグメントトレンチ領域から第１の方向においてエッチングすることにより二酸化シリコン３２が除去される。交差トレンチ領域内の二酸化シリコン３２は、それがシリコンナイトライド３３によって被覆されているため、このエッチングによって除去されない。
【００５３】
図２５Ａは、方法の第６のステップの最後における平面図を示しており、図２５Ｂは、図２５ＡのＩ−Ｉ線に沿う断面図を示しており、また、図２５Ｃは、図２５ＡのＩＩ−ＩＩ線に沿う断面図を示している。この第６のステップでは、トレンチＴＲ１間のセグメントトレンチ領域ＴＲ２から第２の方向においてエッチングするとともに、交差トレンチ領域において二酸化シリコン３２の上側からエッチングすることにより、シリコンナイトライド３３が除去される。
【００５４】
このように、前述した六つのステップは第１のステップシーケンスを与え、これらのステップの終わりに、絶縁材料３２が交差トレンチ領域の底部から延在する交差トレンチ領域のためのトレンチが形成されるとともに、セグメントトレンチ領域のための空のトレンチＴＲ１，ＴＲ２が第１の方向及び垂直な第２の方向に形成される。この同じ結果に至る他の第１のステップシーケンスは、セグメントトレンチ領域と交差トレンチ領域とからなるトレンチネットワーク全体をエッチングし、その後、トレンチネットワーク全体を二酸化シリコン（ＴＥＯＳ）により満たした後、交差トレンチ領域を被覆するマスクを用いて空のセグメントトレンチ領域をエッチングすることである。これにより、交差トレンチ領域がセグメントトレンチ領域よりも深くなる。この他の第１のステップシーケンスにより、交差トレンチ領域は、セグメントトレンチ領域内に設けられるゲート絶縁材料と同じではない異なる絶縁材料を含むことができる。
【００５５】
図２６Ａは、前述した第１のステップシーケンスの後に行われる第２のステップシーケンスの最後における平面図を示しており、図２６Ｂは、図２６ＡのＩ−Ｉ線に沿う断面図を示しており、また、図２６Ｃは、図２６ＡのＩＩ−ＩＩ線に沿う断面図を示している。この第２のステップシーケンスでは、セグメントトレンチ領域ＴＲ１，ＴＲ２の底壁２１Ｂ１及び垂直側壁２１Ａ１に絶縁材料即ち二酸化シリコン３４が設けられる。その後、ゲート材料２２即ちドープ多結晶シリコンが、セグメントトレンチゲート領域ＳＴＲ１を形成するためにセグメントトレンチ部ＴＲ１，ＴＲ２内に設けられるとともに、セグメントトレンチ領域ＴＲ１，ＴＲ２内のゲート材料２２をブリッジするために交差トレンチ領域内の二酸化シリコン絶縁材料３２の上側に設けられる。図２６Ｃは、前述した図１６にほぼ対応している。この場合、図２６Ｃに示される絶縁材料３２は、図１６に示される絶縁材料２１Ｄに対応している。
【００５６】
図２６Ａ乃至図２６Ｃを参照して前述した第２のステップシーケンスの後、ゲート材料２２の上端面を絶縁しかつ二酸化シリコン層３０をエッチングするために更なる処理が行われ、それにより、ソース金属を上端面１０ａにおいてソース領域及び本体領域と接触させることができる。一つの方法は、図２６Ａ乃至図２６Ｃに示される構造の上端に更なる二酸化シリコン層（ＴＥＯＳ）を堆積させた後、マスクを使用してこの更なる二酸化シリコン層及び二酸化シリコン層３０を通じてエッチングすることであり得る。
【００５７】
尚、図１６は、セグメントトレンチ領域ＳＴＲ１よりも大きい深さを有する交差トレンチ領域ＩＴＲ１を示しており、これは、図６Ｂ，図６Ｃを参照して検討して説明した一つの段階においてトレンチネットワーク全体をエッチングする従来のプロセスと整合する。それに対して、図２６Ｃは、セグメントトレンチ領域ＳＴＲ１と同じ深さを有する交差トレンチ領域ＩＴＲ１を示している。この深さの同一性は、前述した第１及び第３のステップとしての二つの別個の段階においてトレンチネットワークをエッチングすることにより可能となる。また、第１のステップにおいてエッチングされるトレンチＴＲ１を第３のステップにおいてエッチングされるトレンチＴＲ２よりも深くすることもできる。この場合、交差トレンチ領域ＩＴＲ１は、第３のステップにおいてエッチングされたセグメントトレンチ領域ＳＴＲ２よりも深い。図２１Ａ，Ｂ，Ｃを参照して前述した第２のステップにおいてトレンチＴＲ１が部分的にのみ満たされるように方法が変更される場合、それにより、図１２に示される本発明の実施形態の絶縁層２１Ｃに従って交差トレンチ領域ＩＴＲ１が部分的に満たされる。
【００５８】
図２７乃至図２９は、デバイスのセグメントトレンチ領域の一部によって占有される領域及び交差トレンチ領域によって占有される領域において第１のステップによりトレンチＴＲ１の第１の組をエッチングするために使用されるパターンを考慮するとともに、デバイスのセグメントトレンチ領域の残余の部分によって占有される領域において第３のステップによりトレンチＴＲ２の第２の組をエッチングするために使用されるパターンを考慮する、図２０乃至図２６を参照して前述した方法の変形例を示している。
【００５９】
図２７Ａ乃至図２７Ｃは、図１７に示されるような「シフト正方形」トレンチネットワークを形成するために使用されるパターンを示している。図２７Ａは、第１のステップにおいて使用され、ＴＲ１１Ｉとして斜線により示される正方形状交差トレンチ領域及びセグメントトレンチ領域の一部のためのトレンチパターンＴＲ１１を示している。図２７Ｂは、第３のステップにおいて使用され、ＴＲ２１Ｉとして斜線により示される交差トレンチ領域上にわたって延在するセグメントトレンチ領域の残余の部分のためのトレンチパターンＴＲ２１を示している。これらの二つのパターンの重なり合う位置状態が図２７Ｃに示されている。
【００６０】
図２８Ａ乃至図２８Ｃは、図１８に示されるような十字形状の交差トレンチネットワークを形成するために使用されるパターンを示している。図２８Ａは、第１のステップにおいて使用され、ＴＲ１２Ｉとして斜線により示される十字形状交差トレンチ領域及びセグメントトレンチ領域の一部のためのトレンチパターンＴＲ１２を示している。図２８Ｂは、第３のステップにより使用され、ＴＲ２２Ｉとして斜線により示される交差トレンチ領域上にわたって延在するセグメントトレンチ領域の残余の部分のためのトレンチパターンＴＲ２２を示している。これらの二つのパターンの重なり合う位置状態が図２８Ｃに示されている。
【００６１】
図２９Ａ乃至図２９Ｃは、六角形状のクローズドセルトレンチネットワークを形成するために使用されるパターンを示している。図２９Ａは、第１のステップにおいて使用され、ＴＲ１３Ｉとして斜線により示される三角形状交差トレンチ領域及びセグメントトレンチ領域の一部のためのトレンチパターンＴＲ１３を示している。図２９Ｂは、第３のステップにおいて使用され、ＴＲ２３Ｉとして斜線により示される交差トレンチ領域上にわたって延在するセグメントトレンチ領域の残余の部分のためのトレンチパターンＴＲ２３を示している。これらの二つのパターンの重なり合う位置状態が図２９Ｃに示されている。
【００６２】
図３０Ａ乃至図３０Ｃは、図２０Ａ及び図２０Ｂを参照して前述した第１のステップに従って形成された第１のトレンチＴＲ１を貫通する断面図であるが、この場合、図２１Ａ及び図２１Ｂを参照して前述した第２のステップが段階的なプロセスによって変更され、それにより、トレンチＴＲ１が二酸化シリコン（ＴＥＯＳ）により完全に満たされることにより終了するこの第２のステップの代わりに、図示して前述した図１５にほぼ従ってデバイスを形成することができる複合構造によりトレンチを満たすことによって終了する。図３０Ａは、この変更された第２のステップの第１段階を示している。この段階においては、トレンチＴＲ１の底壁及び垂直側壁に二酸化シリコン（ＴＥＯＳ）の層３２Ａが形成され、また、この層３２Ａは、半導体本体１０の上端面１０ａ上の二酸化シリコン層３０及びシリコンナイトライド層３１に向かって上側に延在するとともにこれらの層を被覆している。この層３２Ａの厚さは、図１５を参照して先に説明して図示したトレンチ底部絶縁体２１Ｃ及び垂直側壁絶縁体２１Ａ４に必要な厚さと一致するように設定される。図３０Ｂは、この変更された第２のステップの第２段階を示している。この段階においては、多結晶シリコン３５Ａが堆積され、その後、図３０に破線により示されるチャネル適応チャネル領域２３の底部よりも上側の決定された高さであるレベルまで多結晶シリコン３５Ａがエッチバックされる。また、この段階においては、その後、図３０Ｂに示されるように、二酸化シリコン（ＴＥＯＳ）層３２Ａがエッチバックされることにより、多結晶シリコン３５Ａの上端と面一なカップ状の領域３２Ｂが形成される。図３０Ｃは、この変更された第２のステップの第３段階を示している。この段階においては、ゲート−ソースリークを防止するため、二酸化シリコン３２Ｃからなる薄い層がトレンチＴＲ１の垂直側壁に設けられ、その後、多結晶シリコン３５ＢがトレンチＴＲ１内に堆積されるとともに本体１０の上端１０ａに対してエッチバックされる。その後、層３０，３１によって設けられるマスクのウィンドウ内において多結晶シリコン３５Ｂの上端に二酸化シリコン層３６が設けられる。その後、方法は、図２２及び図２３に関して前述したステップ３，４と同じ態様で進行する。図２４に関して前述した第５のステップは、これらのＴＲ１セグメントトレンチ領域から図２６Ｃに示される領域３６，３５Ｂ，３５Ａ，３２Ｃ及び３２Ｂを連続的に除去することにより、交差トレンチ領域の外側においてトレンチＴＲ１のセグメントトレンチ領域を空にするように変更される。その後、方法は、図２５及び図２６に関して前述した態様と同じ態様で進行する。
【００６３】
本開示内容を読むことにより、当業者であれば他の変形及び変更は明らかである。そのような変形及び変更は、技術的に既に知られかつここで既に説明した特徴に代えて又は当該特徴と共に使用し得る等価な特徴及び他の特徴を包含し得る。
【００６４】
この出願では、特徴の特定の組み合わせとして請求項が明確に表現されているが、本発明の開示範囲は、それが任意の請求項において現在請求している発明と同じ発明であるかどうかにかかわらず、また、それが本発明と同じ任意の技術的課題又は総ての技術的課題を緩和するかどうかにかかわらず、任意の新規な特徴又はここで明示的に若しくは暗示的に開示した特徴の任意の新規な組み合わせ又はその任意の一般的概念も含んでいることは言うまでもない。
【００６５】
別個の複数の実施形態との関連において説明されている複数の特徴は、一つの実施形態に組み合わせて与えられてもよい。また、逆に、簡単のために一つの実施形態との関連において説明されている様々な特徴は、別個に与えられてもよく、又は、任意の適当なサブコンビネーションの形で与えられてもよい。これにより、出願人は、本出願の係属中又は本出願から派生する任意の更なる出願の係属中に、新たな請求項がそのような特徴及び／又はそのような特徴の組み合わせとして明確に表現されてもよいことを付け加えておく。
【図面の簡単な説明】
【００６６】
【図１】前述した既知のトレンチゲートＭＯＳＦＥＴの概略断面図を示している。
【図２】図１の断面を示すＩＩ−ＩＩ線を有するオープンセル構造の平面図を示している。
【図３】図１の断面を示すIII−III線を有するクローズド正方形セル構造の平面図を示している。
【図４】前述した図１乃至図３に示されるオープンセルデバイス及びクローズドセルデバイスにおけるセルピッチ範囲にわたるオン状態比抵抗の我々の測定値を示している。
【図５】前述した図１乃至図３に示されるオープンセルデバイス及びクローズドセルデバイスにおけるセルピッチ範囲にわたるドレイン−ソース逆方向ブレークダウン電圧の我々の測定値を示している。
【図６Ａ】前述した図５において測定された正方形クローズドセルデバイスのトレンチネットワークの一部の平面図を示している。
【図６Ｂ】前述した図５において測定された正方形クローズドセルデバイスのトレンチネットワークの一部の平面図を示している。
【図６Ｃ】図６ＢのＩ−Ｉ線に沿う断面図を示している。
【図７Ａ】前述した図５において測定された六角形クローズドセルデバイスのトレンチネットワークの一部の平面図を示している。
【図７Ｂ】前述した図５において測定された六角形クローズドセルデバイスのトレンチネットワークの一部の平面図を示している。
【図７Ｃ】図７ＣのＩ−Ｉ線に沿う断面図を示している。
【図８Ａ】前述したセルの側部に隣接するセグメントトレンチ領域の一部を示す、図６Ａ及び図７Ａの両方のＩ−Ｉ線に沿う断面図を示している。
【図８Ｂ】前述したセルの角部に隣接する交差トレンチ領域の一部を示す、図６Ａ及び図７Ａの両方のＩＩ−ＩＩ線に沿う断面図を示している。
【図８Ｃ】前述したデバイスのドレイン−ソース逆方向ブレークダウン電圧を増大させる本発明の一実施形態に従って変更された図８Ｂの図を示している。
【図９Ａ】図８Ｂに示される断面図に類似する断面図に関するシミュレーション結果を示している。
【図９Ｂ】図８Ｃに示される断面図に類似する断面図に関するシミュレーション結果を示している。
【図１０Ａ】前述したチャネル適応本体領域の高さにおける既知のクローズド正方形トランジスタセルデバイスの一部の水平断面図を示している。
【図１０Ｂ】前述した図１０Ａに示されるデバイスの側部及び角部におけるドレイン−ソース電流とゲート−ソース電圧との関係を示している。
【図１０Ｃ】図１０ＡのＩ−Ｉ線に沿う断面図であるが、前述のようにデバイスの閾値電圧を増大させるために本発明に従って変更されかつ本発明の好ましい特徴に従って更に変更された断面図を示している。
【図１１】本発明の一実施形態に係るクローズド正方形トランジスタセルデバイスの平面図を示している。
【図１２】図１１に示されるＩＩ−ＩＩ線に沿う断面図を示している。
【図１３】図１１及び図１２に示されるデバイスの変形例を示す図１１のIII−III線に沿う断面図を示している。
【図１４】図１１及び図１２に示されるデバイスの変形例を示す図１１のIV−IV線に沿う断面図を示している。
【図１５】図１１のＩＩ−ＩＩ線に沿う断面図であるが、本発明の異なる実施形態に従って図１２に対して変更された断面図を示している。
【図１６】図１１のＩＩ−ＩＩ線に沿う断面図であるが、本発明の更に異なる実施形態に従って図１２に対して変更された断面図を示している。
【図１７】本発明の他の実施形態に従って変更されたセルレイアウトを有するクローズド正方形トランジスタセルデバイスの平面図を示している。
【図１８】本発明の他の実施形態に従って変更された形状を成す交差トレンチ領域を有するクローズド正方形トランジスタセルデバイスの平面図を示している。
【図１９】図１８のデバイスを貫通する水平断面図を示している。
【図２０】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２１】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２２】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２３】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２４】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２５】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２６】図１０及び図１５にほぼ従ったデバイスを製造する方法に含まれるステップを示している。
【図２７】異なるトレンチネットワークレイアウトを有するデバイスを製造するための図２０乃至図２６に示される方法の一部の変形例を示している。
【図２８】異なるトレンチネットワークレイアウトを有するデバイスを製造するための図２０乃至図２６に示される方法の一部の変形例を示している。
【図２９】異なるトレンチネットワークレイアウトを有するデバイスを製造するための図２０乃至図２６に示される方法の一部の変形例を示している。
【図３０Ａ】図１５にほぼ従ったデバイスを製造するための図２０乃至図２９に示される方法の一部の変形例を示している。
【図３０Ｂ】図１５にほぼ従ったデバイスを製造するための図２０乃至図２９に示される方法の一部の変形例を示している。
【図３０Ｃ】図１５にほぼ従ったデバイスを製造するための図２０乃至図２９に示される方法の一部の変形例を示している。
【図１】
2007531246.tif 000003
【図２】
2007531246.tif 000004
【図３】
2007531246.tif 000005
【図４】
2007531246.tif 000006
【図５】
2007531246.tif 000007
【図６Ａ】
2007531246.tif 000008
【図６Ｂ】
2007531246.tif 000009
【図６Ｃ】
2007531246.tif 000010
【図７Ａ】
2007531246.tif 000011
【図７Ｂ】
2007531246.tif 000012
【図７Ｃ】
2007531246.tif 000013
【図８Ａ】
2007531246.tif 000014
【図８Ｂ】
2007531246.tif 000015
【図８Ｃ】
2007531246.tif 000016
【図９Ａ】
2007531246.tif 000017
【図９Ｂ】
2007531246.tif 000018
【図１０Ａ】
2007531246.tif 000019
【図１０Ｂ】
2007531246.tif 000020
【図１０Ｃ】
2007531246.tif 000021
【図１１】
2007531246.tif 000022
【図１２】
2007531246.tif 000023
【図１３】
2007531246.tif 000024
【図１４】
2007531246.tif 000025
【図１５】
2007531246.tif 000026
【図１６】
2007531246.tif 000027
【図１７】
2007531246.tif 000028
【図１８】
2007531246.tif 000029
【図１９】
2007531246.tif 000030
【図２０】
2007531246.tif 000031
【図２１】
2007531246.tif 000032
【図２２】
2007531246.tif 000033
【図２３】
2007531246.tif 000034
【図２４】
2007531246.tif 000035
【図２５】
2007531246.tif 000036
【図２６】
2007531246.tif 000037
【図２７】
2007531246.tif 000038
【図２８】
2007531246.tif 000039
【図２９】
2007531246.tif 000040
【図３０Ａ】
2007531246.tif 000041
【図３０Ｂ】
2007531246.tif 000042
【図３０Ｃ】
2007531246.tif 000043
【国際調査報告】
2007531246.tif 000044
2007531246.tif 000045