(57)【要約】  本発明は、増幅器の回路およびシステムに関し、ブリッジ構成における第１および第２の増幅器手段（２２、２４）を有する相補形増幅器段中において生成されるゲイン・アンバランスを補償する方法に関する。補償オフセット電流が、前記第１および第２の増幅器手段のそれぞれの入力に供給される入力信号のこれらの値に応じて生成され、この補償オフセット電流は、これらの第１および第２の増幅器手段（２２、２４）のこれらの入力の間のジャンクション・ノードに注入される。それによって、これらの第１および第２の増幅器手段のゲインは、入力信号の種類、すなわち平衡入力信号または不平衡入力信号には依存しないことが保証される可能性がある。このようにして自動ゲイン補正が、達成される可能性があり、この増幅器回路の入力源または入力構成の種類に依存するゲイン制御回路の選択のための追加の制御信号または制御端子の要件は、削除されてもよい。
2007538449.tif 000002
【特許請求の範囲】
【請求項１】
ａ）ブリッジ構成における第１および第２の増幅器手段を有する相補形増幅器段と、
ｂ）補償オフセット電流を生成し、前記第１および第２の増幅器手段の入力間のジャンクション・ノードに対して前記補償オフセット電流を注入するための電流生成手段と
を備え、前記電流生成手段が、前記第１および第２の増幅器手段の前記入力に供給される入力信号の値に応じて前記補償オフセット電流を生成して、前記第１および第２の増幅器手段の出力を平衡させるようにされている増幅器回路。
【請求項２】
前記電流生成手段が、以降の式、すなわちＩ＝−（ν１＋ν２）／Ｒに基づいて前記補償オフセット電流を生成するようにされており、
ν１およびν２が、前記第１および第２の入力信号のそれぞれの電圧値を示し、Ｒが、前記第１および第２の増幅器手段のフィードバック抵抗の抵抗値を示す、請求項１に記載の増幅器回路。
【請求項３】
前記電流生成手段が、前記第１の増幅器手段の入力電圧が入力バイアス電圧と一緒に印加される第１の電圧−電流変換器と、前記第２の増幅器手段の入力電圧が前記入力バイアス電圧と一緒に印加される第２の電圧−電流変換器とを備え、前記第１および第２の電圧−電流変換器の出力電流が合計されて、前記ジャンクション・ノードに注入される前記補償オフセット電流を得る、請求項１または２に記載の増幅器回路。
【請求項４】
前記電流生成手段が、その出力が、注入抵抗（Ｒ０）を経由して前記ジャンクション・ノードに接続されるバッファ回路を備え、前記バッファ回路の入力電圧の値が、以降の式、すなわち
【数１】
2007538449.tif 000018
によって得られ、Ｒ０が、前記注入抵抗の抵抗値を示し、Ｒが、前記第１および第２の増幅器手段のフィードバック抵抗の抵抗値を示し、ｒが、前記第１および第２の増幅器手段の入力と前記ジャンクション・ノードとの間に接続された入力抵抗の抵抗値を示し、ν１、ν２が、前記第１および第２の増幅器手段の前記それぞれの電圧値を示す、請求項１に記載の増幅器回路。
【請求項５】
前記バッファ回路の入力端子が、直列に接続された２つの抵抗（Ｒ１）の間の接続ポイントに接続され、前記２つの抵抗の他のそれぞれの接続端が、前記第１および第２の増幅器手段のそれぞれの入力端子に接続される、請求項４に記載の増幅器回路。
【請求項６】
前記接続ポイントに接続された電流生成手段をさらに備え、前記電流生成手段が、値、すなわち
【数２】
2007538449.tif 000019
の電流を供給するように構成されており、Ｒ１が、直列に接続された前記２つの抵抗のそれぞれの抵抗値を示す、請求項５に記載の増幅器回路。
【請求項７】
前記電流生成手段が、一方の入力端子で、前記第１および第２の増幅器手段の前記それぞれの入力端子にこれらの他端でやはり接続された２つの抵抗（Ｒ１）の他の直列接続の接続ポイントに接続された電圧−電流変換器を備え、前記電圧−電流変換器の他方の入力端子が、前記増幅器回路の共通の基準電位に接続される、請求項６に記載の増幅器回路。
【請求項８】
前記バッファ回路が、１の増幅度値を有する、請求項４から７のいずれか一項に記載の増幅器回路。
【請求項９】
前記バッファ回路が、αの増幅度値を有し、前記注入抵抗（Ｒ０）が、Ｒ０＝１／２・（Ｒ・（α−１）−ｒ）の抵抗値を有する、請求項４から７のいずれか一項に記載の増幅器回路。
【請求項１０】
ブリッジ構成における第１および第２の増幅器手段を有する相補形増幅器段において生成されるゲイン・アンバランスを補償する方法であって、
前記第１および第２の増幅器手段のそれぞれの入力に供給される入力信号の値に応じて補償オフセット電流を生成するステップと、
前記第１および第２の増幅器手段の前記入力の間のジャンクション・ノードに前記補償オフセット電流を注入するステップと
を含む方法。
【請求項１１】
平衡入力信号と不平衡入力信号とで機能するように構成され、請求項１から９のいずれか一項に記載の増幅器回路を備える増幅器システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブリッジ構成における第１の増幅器手段と第２の増幅器手段とを有する相補形増幅器段中において生成されるゲイン・アンバランスを補償する方法に関する。さらに、本発明は、この補償方法が適用される増幅器の回路およびシステムに関する。
【背景技術】
【０００２】
オーディオ増幅器などの増幅器回路は、多くの場合に平衡差動入力信号または不平衡差動入力信号から平衡差動出力信号を生成するように構成される。平衡線路信号は、等しい振幅であるが逆極性のアナログ信号対であり、これらのアナログ信号対は、ケーブルを介して送信され、これらの２つの信号の間の差を増幅する回路によって受信される。信号対のコモンモード成分は、このケーブルによってピック・アップされる放射ノイズからも、このシステムの相互接続された要素間のグラウンド・ループによるハムからも共に得られる可能性があり、このコモン・モード成分は、この受信する差動増幅器回路によって相殺され、阻止され、この共通入力ノイズのほとんどを欠いた増幅された出力を生成する。したがって、平衡線路回路は、より良好にノイズから信号を識別することが可能であり、改善された伝送品質をもたらす。
【０００３】
したがって、平衡線路と共に使用するための増幅器回路は、２つの逆極性の入力信号、すなわち平衡入力信号を増幅し、また平衡出力信号を生成することができるようにすべきである。さらに、このような増幅器回路は、必要に応じて一部のシステムにおける平衡線路の送信端におけるなど、不平衡信号源から平衡出力信号を生成することができるようにすべきである。これらの増幅器回路は、これらの入力信号中のこれらのコモン・モード成分のできる限り多くを阻止するだけでなく、これらの平衡出力信号に対してこれら自体のひずみまたはノイズについてできる限り寄与しないようにもすべきである。
【０００４】
図８は、例えばＢＣＤＭＯＳ（Ｂｉｐｏｌａｒ  ＣＭＯＳ  ＤＭＯＳバイポーラＣＭＯＳ  ＤＭＯＳ）技術で作製されてもよい相補形デュアルＢＴＬ（ｂｒｉｄｇｅ  ｔｉｅｄ  ｌｏａｄブリッジ結合負荷）オーディオ電力増幅器の概略回路図を示すものである。この従来のオーディオ電力増幅器は、個々に例えば１６ｄＢゲインを有するライン・ドライバ・モードに、または２６ｄＢゲインを有する増幅器モードにスイッチングされてもよい、ＢＴＬ構成中の２つの独立した増幅器を含んでいる。一般に、相補形増幅器段は、ここではハイ側のＰコンポーネントとロー側のＮコンポーネントを有する増幅器段、例えばＰＮＰ−ＮＰＮ出力段またはＰＤＭＯＳＴ−ＮＤＭＯＳＴ出力段として理解されるべきである。図８の特定の回路構成は、不平衡入力構成を示しており、ここでは入力信号νｉが、出力信号νｏ１を生成する上側の増幅器に供給されるが、この下側の増幅器の入力は、グラウンド電位などの基準電位に固定され、この基準電位は、この上側の増幅器の入力信号νｉの基準電位でもある。この下側の増幅器は、出力信号νｏ２を生成する。
【０００５】
図８に示される非対称入力構成は、代わりに「不平衡入力構成」または「シングル・エンド形入力構成」と称されることもある。この例においては、この上側の増幅器と下側の増幅器とは、それぞれフィードバック抵抗Ｒおよび入力抵抗ｒを有する差動増幅器である。
【０００６】
この上側の増幅器の出力信号νｏ１と、この上側の増幅器のνｉという入力信号との間の増幅度Ａ＋は、以下のように表現されてもよい。
【数１】
2007538449.tif 000003
【０００７】
さらに、下側の増幅器の出力信号νｏ２と、この上側の増幅器の入力信号νｉとの間の増幅度Ａ−は、以下のように表現されてもよい。
【数２】
2007538449.tif 000004
【０００８】
式（１）と（２）とを比べると、ゲイン・アンバランスが、観察される可能性があり、すなわちこの上側の増幅器の出力信号νｏ１は、この下側の増幅器の出力信号νｏ２よりも大きく、これは、この上側の増幅器の出力信号νｏ１が最初にクリップするように、すなわちこの下側の増幅器の出力電圧νｏ２の前にその上限値に到達するようにさせる。これは、この最大の使用可能なひずみのない出力電力の低下につながる。
【０００９】
この増幅器回路の総ゲインＡは、以下のように得られる。
【数３】
2007538449.tif 000005
【００１０】
図９は、図８の回路に類似しているが、対称な入力構成の形の増幅器回路を示しており、この増幅器回路については、代わりに「差動入力構成」または「平衡入力構成」と呼ばれてもよい。ここでは、入力信号（１／２）＊νｉおよび−（１／２）＊νｉの平衡対は、この上側の増幅器と下側の増幅器とのそれぞれの入力に印加され、すなわちこの上側の増幅器の入力信号は、この下側の増幅器に印加される他方の入力信号と比較して同じ振幅ではあるが逆極性を有する。
【００１１】
この以上の対称な入力構成においては、この入力信号νｉと、この上側の出力信号νｏ１との間の増幅度Ａ＋は、以下のように表現されてもよい。
【数４】
2007538449.tif 000006
【００１２】
さらに、この下側の出力信号νｏ２と、この入力信号νｉとの間の増幅度は、以下のように表現されてもよい。
【数５】
2007538449.tif 000007
【００１３】
以上の式（４）と（５）とに基づいて、この増幅器回路のゲインＡは、以下のように得られてもよい。
【数６】
2007538449.tif 000008
【００１４】
しかし、この同じ増幅度Ａが、対称な入力構成または信号源についても、非対称な入力構成または信号源についても得られるが、以降で説明されるように、低減させられた最大ｒｍｓ（rated mean square定格平均二乗）出力電力が、不平衡入力信号と共に得られることからある問題が生じる。
【００１５】
非対称入力信号と共に、ブリッジの１／２は、式（１）に定義されるものとして最高のゲインを有することになる。それ故に、この出力がクリッピングを開始する前の最大ｒｍｓ入力信号は、以下のように得られる。
【数７】
2007538449.tif 000009
【００１６】
この入力信号と共に、この最大差動ｒｍｓ出力信号は、式（３）に基づいて以下のように得られてもよい。
【数８】
2007538449.tif 000010
【００１７】
その結果として、この最大ｒｍｓ出力電力（ＴＨＤ（Total Harmonic Distortion総高調波ひずみ）＝０．５％）は、以下のように得られてもよい。
【数９】
2007538449.tif 000011
【００１８】
以上の増幅器回路の増幅器モードにおいては、抵抗値Ｒ＝９６５６Ωとｒ＝５０１Ωとが使用されてもよく、これは、増幅度Ａ＝２０．３（２６．１ｄＢ）になり、したがって比率Ｐｏｕｔ，ｕｎｂａｌ／Ｐｏｕｔ＝０．９１になる。それに対して、このライン・ドライバ・モードにおいては、抵抗値Ｒ＝８．５５７Ωとｒ＝１６００Ωとが使用されてもよく、これは、増幅度Ａ＝６．３５（１６．１ｄＢ）になり、したがって比率Ｐｏｕｔ，ｕｎｂａｌ／Ｐｏｕｔ＝０．７５になる。それ故に、不平衡入力構成では、このゲイン設定は、最大ｒｍｓ出力電力に影響を及ぼす。さらに、異なる負荷抵抗においては、最大ｒｍｓ出力電力は不平衡入力源の場合に変化することになる。
【００１９】
以上の問題に対する知られている解決法として、ゲイン補正回路が、非対称構成について提案されてきている。図１０は、図８および９の構成と類似した、バッファ回路Ｂおよび抵抗Ｒ０から成る追加のゲイン補正回路を有する相補形増幅器回路を示している。このゲイン補正回路は、この入力信号νｉが印加されるこの上側の増幅器の入力に接続される。重ね合わせを考慮して、この伝達特性は、以下のように表現されてもよい。
【数１０】
2007538449.tif 000012
【００２０】
補正抵抗Ｒ０の抵抗値が値Ｒ０＝（Ｒ−ｒ）／２に選択される場合、これらの出力信号νｏ１とνｏ２との間のゲイン・バランスは、入力信号がこの上側の増幅器に対してしか印加されない非対称入力構成について等しく保持されてもよい。
【００２１】
しかし、図１０の回路構成は、非対称入力源を受け入れるにすぎず、対称の入力信号では使用されることができない。両方の入力構成が使用されるべき場合には、この増幅器装置の特定のピンなどの制御入力を有するゲイン補正回路を選択することが提案されてきている。しかし、これは、追加のリードまたはピンを伴うハウジングを必要とする。さらに、特定の制御信号が、この非対称入力モードと対称入力モードとの間のスイッチングのために必要とされる。
【発明の開示】
【発明が解決しようとする課題】
【００２２】
したがって、本発明の一目的は、増幅器の回路またはシステムと改善された補償方法とを提供することであり、これらの回路またはシステムと方法とを用いて、追加の外部制御の信号または端子を必要とすることなく、非対称ならびに対称の入力信号が、受け入れられてもよい。
【課題を解決するための手段】
【００２３】
この目的は、請求項１において請求される増幅器回路により、また請求項１０において請求される補償方法によって達成される。
【００２４】
したがって、この提案された補償オフセット電流の注入は、ゲイン・アンバランス補正がビットやピンなどの制御入力を経由したどのようなユーザ設定も必要とすることなく得られるという利点をもたらす。図１０の回路とは逆に、この提案されたゲイン・アンバランス補正スキームは、この増幅器回路の両方の入力端子において不平衡の入力信号を受け入れる。この補償オフセット電流がこのジャンクション・ノード（ｊｕｎｃｔｉｏｎ  ｎｏｄｅ）に注入されることにより、このゲイン・アンバランス補正は、この増幅器回路のノイズまたはひずみの性能に寄与することはない。このゲイン・アンバランス補正は、コモン・モード信号の抑制または阻止についての改善さえも行う。
【００２５】
したがって、この増幅器回路のゲインが、供給される入力信号の種類に、すなわち平衡信号または不平衡信号かに依存しないことが保証されるように、補償オフセット電流の値は選択される。したがって、同じゲインが平衡信号と不平衡信号との両方について得られてもよい。
【００２６】
第１の態様によれば、この補償オフセット電流の値は、第１および第２の増幅器手段のこれらの入力の間の枝路（ｂｒａｎｃｈ）を流れる電流が、これらの第１および第２の増幅器手段のこれらの出力信号を平衡させ、それによってこれらのゲインを平衡させるように、これらの第１および第２の増幅器手段のフィードバック抵抗の抵抗値によって分割された、これらの第１および第２の増幅器手段の２つの入力信号の和に対応するように設定される。
【００２７】
電流生成手段（current generator means）は、この第１の増幅器手段の入力電圧が入力バイアス電圧と一緒に印加される第１の電圧−電流変換器（voltage-to-current converter）と、この第２の増幅器手段の入力電圧が入力バイアス電圧と一緒に印加される第２の電圧−電流変換器とを備えていてもよく、ここでこの第１の電圧−電流変換器と第２の電圧−電流変換器とのこれらの出力電流は、加算されて、このジャンクション・ノードに注入される補償オフセット電流が得られる。このようにして、これらの２つの入力電圧の和は、これらの電圧−電流変換器から得られる対応する電流値の和を取ることによって得られる。
【００２８】
第２の態様によれば、電流生成手段は、その出力が注入抵抗を経由してジャンクション・ノードに接続されるバッファ回路を備えていてもよく、ここでこのバッファ回路の入力電圧の値は、このジャンクション・ノードにおいて必要とされる補正オフセット電流が得られるように選択される。
【００２９】
このバッファ回路の入力電圧は、直列に接続された２つの抵抗の間の接続ポイントにこのバッファ回路の入力端子を接続することによって得られてもよく、ここで、これら２つの抵抗の他のそれぞれの接続端は、この第１の増幅器手段と第２の増幅器手段とのそれぞれの入力端子に接続される。それによって、この必要とされる電圧は、抵抗網を経由して直接に得られる。さらに、この接続ポイントに対して所定の電流を供給するように構成されている電流生成手段が、この接続ポイントに接続されてもよく、ここで、この所定の電流は、このジャンクション・ノードにおいてこの必要とされる補償オフセット電流を得られるように選択される。
【００３０】
特に、電流生成手段（current generating means）は、これらの第１および第２の増幅器手段のそれぞれの入力端子に他端でやはり接続されている２つの抵抗の他の直列接続の接続ポイントに一方の入力端子で接続される電圧−電流変換器を備えていてもよく、ここでこの電圧−電流変換器の他方の入力端子は、この増幅器回路の共通の基準電位に接続される。したがって、この電流生成手段は、他方の直列接続の接続ポイントにおける電圧からその出力電流を直接に導き出す。それによって、回路の複雑さは、低く保たれる可能性がある。
【００３１】
このバッファ回路は、１の増幅度値を有していてもよい。それに対して、このバッファ回路がαという任意の増幅度値を有する場合には、この注入抵抗の抵抗値は、それに応じてこの必要とされる補償オフセット電流を達成するように適応させられてもよい。それによって、このバッファ回路の増幅度またはゲインは、この回路動作を最適化するために他の回路判断基準に基づいて調整されてもよい。
【００３２】
本発明のさらなる有利な展開については、従属請求項中で定義されている。
【００３３】
本発明については、次に添付図面を参照して好ましい実施形態に基づいて説明されることになる。
【発明を実施するための最良の形態】
【００３４】
最初に説明されるものとしての相補形デュアルＢＴＬ増幅器回路に基づいてこれらの好ましい実施形態について次に説明されることになる。
【００３５】
図１は、本発明の好ましい実施形態の基礎となる一般的な原理を示すものである。図１によれば、この増幅器回路は、それに対して平衡信号ならびに不平衡信号が印加されてもよい２つの入力端子Ｉ１とＩ２とを備える。さらに、この増幅器回路は、平衡出力信号が得られる２つの出力端子Ｏ１とＯ２とを備える。この増幅は、２つのインピーダンスＺ１とＺ２との直列接続を経由してその入力側に接続された２つの相補形増幅器２２、２４によって達成される。これら２つのインピーダンスＺ１とＺ２との間のジャンクション・ノードにおいて、所定の補償オフセット電流が注入され、この補償オフセット電流は、この増幅器回路の両方の入力端子Ｉ１およびＩ２に接続された電流生成回路１０によって生成される。
【００３６】
好ましい実施形態によれば、電流生成回路１０は、入力信号Ｉ１とＩ２との値を決定し、またこのジャンクション・ノードに供給されるべき補償オフセット電流を導き出し、または生成するようにされている。この補償オフセット電流の値は、これらのゲインを平衡させ、それによって２つの増幅器２２と２４とのこれらの出力信号Ｏ１とＯ２とを平衡させるように選択される。特に、これらのインピーダンスＺ１とＺ２とを流れる電流におけるどのような不平衡についても、これらの平衡出力信号Ｏ１とＯ２とを得るために電流生成手段１０によって補償される。
【００３７】
以降においては、以上の一般的な原理が、図８から１０を参照して最初に説明されたような増幅器構成から導き出されているこれらの好ましい実施形態に基づいて、より詳細に説明される。
【００３８】
図２は、第１の好ましい実施形態による、これらの出力信号νｏ１とνｏ２とを平衡させるためのゲイン補正機能を有する相補形デュアルＢＴＬ増幅器回路の概略回路図を示している。この第１の好ましい実施形態においては、電流源Ｑは、これら２つの相補形増幅器回路の間のジャンクション・ノードＭに接続される。この電流源Ｑは、これらの出力信号νｏ１とνｏ２とを平衡させるためにこのジャンクション・ノードに供給され、または注入される所定の補償オフセット電流Ｉを生成するように構成される。
【００３９】
重ね合わせの原理を適用し、またそれに応じてこのジャンクション・ノードＭにそれぞれの電流フローを加えることにより、伝達特性は、以下のように得られてもよい。
【数１１】
2007538449.tif 000013
【００４０】
対称入力ν１＝νｃｍ＋νｄ／２およびν２＝νｃｍ−νｄ／２と非対称入力ν１＝νｃｍ＋νｄおよびν２＝νｃｍとを仮定すると、これらの出力νｏ１とνｏ２との間のゲイン・バランスは、補正電流または補償オフセット電流Ｉ＝−（ν１＋ν２）／Ｒを注入することにより得られる可能性がある。それによって、これらの出力νｏ１とνｏ２との間のゲイン・バランスは、対称または非対称の入力源または構成に関わらず保持される可能性がある。コモン・モード電圧νｃｍのこれらの出力νｏ１とνｏ２とに対する伝達（ｔｒａｎｓｆｅｒ）さえも抑制される。特に、この注入された補償オフセット電流Ｉは、これらの出力信号νｏ１とνｏ２とにおける共通項または共通な信号部分をもたらす。したがって、この補償オフセット電流Ｉにより導入されるどのようなひずみおよび／またはノイズの寄与も、差動出力信号νｏ１−νｏ２中で得られるこのひずみおよび／またはノイズに影響を及ぼさない。
【００４１】
図３は、この以上の第１の好ましい実施形態の一実装例の概略回路図を示すものである。図３から収集できるように、この電流源Ｑは、２つの電圧−電流変換器（ＶＩ変換器）Ｃ１とＣ２とを加えることにより実装される。これらのＶＩ変換器Ｃ１とＣ２とのこれらの入力電圧は、それぞれ出力バイアス電圧νｒｅｆにこれらの増幅器の入力電圧ν１とν２とを加えたものに対応する。これらのＶＩ変換器Ｃ１とＣ２との出力電流は、ジャンクション・ノードＭに加えられ注入される。特に、これらのＶＩ変換器Ｃ１とＣ２との入力電圧は、これらのＶＩ変換器Ｃ１とＣ２とのこれらの入力に接続されたそれぞれの測定抵抗Ｒｍによって生成される。すでに説明されているように、この注入された補償オフセット電流Ｉは、これらの出力信号νｏ１とνｏ２とにおける共通項または信号部分をもたらす。それによって、これらのＶＩ変換器Ｃ１とＣ２とのどのようなひずみおよびノイズの寄与も、差動出力信号νｏ１−νｏ２のこのひずみおよび／またはノイズに影響を及ぼさない。それによって、これらのＶＩ変換器Ｃ１とＣ２とについての設計要件は、少なくともひずみとノイズの寄与に関して低く保たれる可能性がある。
【００４２】
これらのＶＩ変換器は、ＶＩ変換器回路を構築するのに適したトランジスタ素子または他の任意の導体素子の差動増幅器を有する、知られているどのような変換器回路でも、すなわち高い入力抵抗またはインピーダンスと高い出力抵抗またはインピーダンスとを有する回路を備えていてもよい。
【００４３】
図４は、第２の好ましい実施形態による、ゲイン補正機能を有する増幅器回路の概略回路図を示している。この第２の好ましい実施形態においては、注入オフセット電流Ｉ２は、補償電圧ν３が印加される電圧バッファ回路Ｂ０を使用することにより、注入抵抗Ｒ０を経由して注入される。この場合にも重ね合わせ原理を適用して、これらの入力電圧ν１およびν２と補償電圧ν３との関数としてのこれらの出力電圧νｏ１とνｏ２との間の関係は、以下のように表現されてもよい。
【数１２】
2007538449.tif 000014
【００４４】
この場合にも、対称入力電圧ν１＝νｃｍ＋νｄ／２およびν２＝νｃｍ−νｄ／２と非対称入力信号ν１＝νｃｍ＋νｄおよびν２＝νｃｍとを仮定しており、ここでνｃｍは、コモン・モード電圧を示す。
【００４５】
この第２の好ましい実施形態においては、これらの出力信号νｏ１とνｏ２との間のゲイン・バランスは、この補償電圧ν３が以下の値を有する場合に、達成される可能性がある。
【数１３】
2007538449.tif 000015
【００４６】
それによって、ゲイン・バランスは、平衡入力信号と不平衡入力信号とについて達成される可能性があり、またこの第１の好ましい実施形態と同様に、この増幅器回路のこれらの出力に対するどのようなコモン・モード電圧νｃｍの伝達も抑制される。
【００４７】
図５は、この第２の好ましい実施形態の第１の実装例を示しており、ここではこの補償電圧ν３は、これらの差動増幅器のこれらの２つの入力端子の間の２つの抵抗Ｒ１の直列接続を加えることにより、またこれらの直列接続の２つの抵抗Ｒ１の間の接続ポイントにこのバッファ回路Ｂ０の入力端子を接続することにより生成される。さらに、電流源Ｑ０が、この直列接続の接続ポイントに接続される。
【００４８】
図５のこの概略回路構成に基づいて、この電流源Ｑ０により生成される補償電流とこの補償電圧ν３との間の関係は、以下のように表現されてもよい。
【数１４】
2007538449.tif 000016
【００４９】
したがって、電流源Ｑ０が以上の電流値を生成するように構成されている場合、この補償電流または所望の補償オフセット電流は、このジャンクション・ノードＭに注入される。この電流源Ｑ０は、トランジスタ手段または他の半導体素子に基づいた適切などのような電流生成回路であってもよい。
【００５０】
図６は、この第２の好ましい実施形態による平衡増幅器回路の第２の一実装例を示しており、ここではこの第１の実装例の電流源Ｑ０は、適切な入力回路を有するＶＩ変換器Ｂ３によって置換され、または実現される。ここで、この補償電圧ν３は、この増幅器回路のこれらの入力電圧ν１とν２とから導き出される所定の入力電圧が印加されるＶＩ変換器Ｃ３を経由してこの補償電流を生成することにより得られる。特に、このＶＩ変換器Ｃ３の一方の入力端子は、この増幅器回路の基準電位、例えばグラウンド電位に接続される。このＶＩ変換器Ｃ３の他方の入力端子は、これらの差動増幅器のそれぞれの入力端子に接続された２つの追加抵抗Ｒ１の追加の直列接続の接続ポイントに接続される。この場合には、ＶＩ変換特性を有する適切な任意の半導体回路が、このＶＩ変換器Ｃ３として使用されてもよい。
【００５１】
図７は、この第２の好ましい実施形態による平衡増幅器回路の第３の実装例を示しており、ここでは、この補償電圧ν３は、ゲインまたは増幅度αを有するバッファ増幅器Ｂ１と注入抵抗Ｒ０とを経由して供給される。抵抗Ｒ１の直列接続により、このバッファ増幅器Ｂ１の入力電圧は、値（ν１＋ν２）／２に対応する。それ故に、この注入抵抗Ｒ０の抵抗値は、このジャンクション・ノードＭにおける前記電流の必要とされる補償を得るために以下のように選択される必要がある。
【数１５】
2007538449.tif 000017
【００５２】
それによって、所望の任意の増幅度を有するバッファ増幅器Ｂ１は、この増幅器回路の特性を最適化するために使用されてもよい。
【００５３】
要約すると、これらの電力増幅器のこれらの入力間の接合ポイントにおける電流生成手段を使用する一般的な原理は、自動的なゲイン補正を得るために示唆され、ここでは、この電流生成手段により生成された電流値は、このゲインが、印加される入力信号の種類、すなわち平衡信号または不平衡信号に依存しないことを保証するように選択される。この一般的な概念のこれらの提案された実装形態は、電流源を使用することに基づいており、この電流源は、１対のＶＩ変換器によって実装されてもよく、あるいは電圧バッファ補償電圧を使用することに基づいており、この電圧バッファ補償電圧は、電流源またはＶＩ変換器によって供給される補償電流によって生成されてもよい。さらに、所定のゲインを有するバッファ回路が使用される場合には、ゲイン補正が適用されてもよい。
【００５４】
本発明は、平衡信号ならびに不平衡信号が印加されてもよい、どのような種類の増幅器回路に適用されてもよいことに留意されたい。図２から７に示されるこれらの概略回路図は、本発明を説明するために必要とされるこれらの回路エレメントを示すことが意図されているにすぎない。しかし、これらの増幅器回路の特定の機能のために必要とされる（可能性がある）他の回路エレメントについては、簡潔にする理由のために省略されている。さらに、これらの図に示される構成要素は、本発明の範囲を逸脱することなく同様な効果の他の構成要素によって置換されてもよい。特に、これらの差動増幅器または演算増幅器については、任意のトランジスタベースの、または他の増幅回路によって置き換えられてもよい。したがって、これらの好ましい実施形態については、添付の特許請求の範囲の範囲内で変更してもよい。
【図面の簡単な説明】
【００５５】
【図１】本発明の基礎になっている一般的な原理の概略ブロック図である。
【図２】第１の好ましい実施形態による平衡増幅器回路の概略回路図である。
【図３】第１の好ましい実施形態による平衡増幅器回路の一実装例の概略回路図である。
【図４】第２の好ましい実施形態による平衡増幅器回路の概略回路図である。
【図５】第２の好ましい実施形態による平衡増幅器回路の第１の実装例の概略回路図である。
【図６】第２の好ましい実施形態による平衡増幅器回路の第２の実装例の概略回路図である。
【図７】第２の好ましい実施形態による平衡増幅器回路の第３の実装例の概略回路図である。
【図８】不平衡入力構成を有する従来の増幅器回路を示す図である。
【図９】平衡入力構成を有する従来の増幅器回路を示す図である。
【図１０】知られているゲイン補正回路を有する従来の増幅器回路を示す図である。
【図１】
2007538449.tif 000020
【図２】
2007538449.tif 000021
【図３】
2007538449.tif 000022
【図４】
2007538449.tif 000023
【図５】
2007538449.tif 000024
【図６】
2007538449.tif 000025
【図７】
2007538449.tif 000026
【図８】
2007538449.tif 000027
【図９】
2007538449.tif 000028
【図１０】
2007538449.tif 000029
【国際調査報告】
2007538449.tif 000030
2007538449.tif 000031