(57)【要約】  第一層（２０１）と、第一層（２０１）と実質的に平行な第四層（２０４）とから成る多層回路基板（ＭＰＣＢ）が開示される。複数の電気接点（２０７ａａ，２０７ｃａ，２０７ｅａ，２０７ｂｂ，２０７ｄｂ，２０７ａｃ，２０７ｃｃ，２０７ｅｃ，２０７ｂｄ，２０７ｄｄ，２０７ｂａ，２０７ｄａ，２０７ａｂ，２０７ｃｂ，２０７ｅｂ，２０７ｂｃ，２０７ｄｃ，２０７ａｄ，２０７ｃｄ，２０７ｅｄ；３１１）が、多層回路基板の第一層（２０１）上に形成され、第一グリッド内に配置される。複数の電気接点は、第一層内の経路指定のための第一サブセット（２０７ａａ，２０７ｃａ，２０７ｅａ，２０７ｂｂ，２０７ｄｂ，２０７ａｃ，２０７ｃｃ，２０７ｅｃ，２０７ｂｄ，２０７ｄｄ）と、第四層内の経路指定のための第二サブセット（２０７ｂａ，２０７ｄａ，２０７ａｂ，２０７ｃｂ，２０７ｅｂ，２０７ｂｃ，２０７ｄｃ，２０７ａｄ，２０７ｃｄ，２０７ｅｄ）とに分割される。複数のビア（２１０ａａ，２０１ｂａ，２０１ａｂ，２０１ｂｂ，２０１ｂｃ，２０１ａｃ，２０１ｂｃ，２０１ａｄ，２０１ｂｄ，２０１ｃｄ）が、第一層（２０１）と第四層（２０４）との間に形成され、それぞれ前記複数の電気接点の第二サブセットの少なくとも１つに隣接して配置され、複数のビア（２１０ａａ，２０１ｂａ，２０１ａｂ，２０１ｂｂ，２０１ｂｃ，２０１ａｃ，２０１ｂｃ，２０１ａｄ，２０１ｂｄ，２０１ｃｄ）は、複数の電気接点の隣接する電気接点間の最小間隔よりも大きなそれらの各対の間の間隔を有する。
2007520888.tif 000002
【特許請求の範囲】
【請求項１】
第一層と、
該第一層と実質的に平行な第四層と、
当該多層回路基板の前記第一層内に形成され、且つ、前記第一層内の経路指定のための複数の電気接点の第一サブセットと、前記第四層内の経路指定のための複数の電気接点の第二サブセットとを有する第一グリッド内に配置された複数の電気接点と、
複数のビアとを含み、該複数のビアの各対の間の間隔は、前記複数の電気接点の隣接する電気接点の間の最小間隔よりも大きい、
多層回路基板。
【請求項２】
前記複数のビアは、前記第一グリッド間隔の少なくとも１．１倍の間隔を有する、請求項１に記載の多層回路基板。
【請求項３】
前記第一グリッド内の前記複数の電気接点の電気接点は、前記第一サブセットの電気接点と前記第二サブセットの電気接点との間で交互する、請求項２に記載の多層回路基板。
【請求項４】
前記第一グリッドは、列及び行から成るデカルトグリッドから成り、各行及び各列は、前記第一サブセット及び前記第二サブセットからの交互の電気接点を含み、第二グリッド内に配置される前記複数のビアは、隣接するビア間の実質的に第二ピッチを有する列及び行を含み、前記第一サブセットのための電気接点は、複数の第一電気トレースの１つを用いて、前記第一層内で経路指定され、前記第二サブセットのための電気接点は、複数の第二電気トレースの１つを用いて、前記第四層に沿って経路指定される、請求項１に記載の多層回路基板。
【請求項５】
第二グリッド内に配置される前記ビアのピッチは、前記第一グリッド内に配置される前記電気接点の前記ピッチよりも少なくとも１．１倍大きい、請求項４に記載の多層回路基板。
【請求項６】
第二グリッド内に配置される前記ビアのピッチは、前記第一グリッド内に配置される前記複数の電気接点の前記ピッチよりもほぼ２の平方根倍大きい、請求項５に記載の多層回路基板。
【請求項７】
前記第一グリッドと前記第二グリッドとの間の角度は、ほぼ４５度である、請求項４に記載の多層回路基板。
【請求項８】
前記複数の電気接点の前記第一サブセットは、結合バッドを含む、請求項１に記載の多層回路基板。
【請求項９】
前記ビアは、前記第二サブセットに属する隣接する電気接点の反対側に配置される、請求項１に記載の多層回路基板。
【請求項１０】
第一基板を含み、前記第一層は前記第一基板の第一の外側表面の内側に配置され、前記複数のビアは、前記第一基板を通じて、前記第一基板の第二の他の外側表面に穿孔され、前記第四層は、前記第一基板の前記第二の他の外側表面の内側に配置される、請求項１に記載の多層回路基板。
【請求項１１】
前記第一層と前記第四層との間に配置されたコア層を含み、該コア層は、前記第一層及び前記第四層と実質的に平行な複数の他の層を含み、該複数の他の層は、前記複数のビアによって取り囲まれた複数の非伝導性領域を含む、請求項１に記載の多層回路基板。
【請求項１２】
前記第一層と前記第四層との間の二平面漏話を削減するために、前記複数の非伝導性領域について配置された導電層を含む、請求項１１に記載の多層回路基板。
【請求項１３】
前記複数の非伝導性領域は、前記複数の電気接点からの隣接する電気接点上に形成される前記ビアが、隣接する非伝導性領域間のオーバーラップの故以外で支持される、請求項１２に記載の多層回路基板。
【請求項１４】
当該多層回路基板が一旦形成されると、前記複数の非伝導性領域のそれぞれは、その内部に配置されるビア以外、全ての他の電気接点がない、請求項１３に記載の多層回路基板。
【請求項１５】
各ビアは、少なくとも２つの電気接点と隣接する、請求項１に記載の多層回路基板。
【請求項１６】
第一層を提供するステップと、
該第一層と実質的に平行な第四層を提供するステップと、
前記第一層内の第一グリッド内に第一サブセット及び第二サブセットに構成される複数の電気接点を配置するステップと、
前記第一層内で前記電気接点の前記第一サブセットを経路指定するステップと、
前記第一層と前記第二層との間にビアを形成するステップと、
前記複数の電気接点の前記第二サブセットを前記第四層内で経路指定するステップとを含み、
各ビアは、前記複数の電気接点の前記第二サブセットの少なくとも１つに隣接し、各ビアは、前記第一サブセット及び前記第二サブセットの前記電気接点間の最小間隔の少なくとも１．２倍だけ離間する、
多層回路基板を製造する方法。
【請求項１７】
隣接するビア間の前記ピッチは、前記複数の電気接点の前記ピッチのほぼ２の平方根倍である、請求項１６に記載の方法。
【請求項１８】
前記第一サブセットの電気接点を経路指定するために、前記第一層内に配置される第一の複数の電気トレースを提供するステップと、
前記第二サブセットの電気接点を経路指定するために、前記第四層内に配置される第二の複数の電気トレースを提供するステップとを含み、
前記第二の複数内の素子の数は、前記第一の複数の素子の数の５０％内である、
請求項１６に記載の方法。
【請求項１９】
前記第二の複数内の素子の数は、前記第一の複数の素子の数の１０％内である、請求項１８に記載の方法。
【請求項２０】
前記角度はほぼ４５度である、請求項１６に記載の方法。
【請求項２１】
前記第一層と前記第四層との間にコア層を提供するステップを含み、該コア層は、前記第一層及び前記第四層と実質的に平行な複数の他の層を含み、該複数の他の層は、前記複数のビアによって取り囲まれた複数の非伝導性領域を含む、請求項１６に記載の方法。
【請求項２２】
前記第一層と前記第四層との間の二平面漏話を削減するために、前記複数の非伝導性領域について配置された導電性材料を提供するステップを含む、請求項２１に記載の方法。
【請求項２３】
前記複数の非伝導性領域は、前記複数の電気接点からの隣接する電気接点上に形成されるビアは、隣接する非伝導領域間のオーバーラップの故以外で支持される、請求項２１に記載の方法。
【請求項２４】
前記多層回路基板が一旦形成されると、前記複数の非伝導性領域のそれぞれは、その中に配置されるビア以外、他の電気接点がない請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板の分野に関し、より具体的には、多層回路基板に関する。
【背景技術】
【０００２】
電子装置の小型化に関する需用者の要求がある。その結果として、半導体業界は、より多くの機能性を集積回路に集積しており、それに伴って、これらの回路は、減少されたフットプリントも提供している。近年、より従来的なＤＩＰパッケージに対し、表面実装ＩＣパッケージ及び素子を利用する電子装置製造に関する動きの増大がある。しかしながら、表面実装パッケージ（ＳＯＩＣ）は、より厳密に離間したピンを有し、これらのパッケージとの間の信号トレース及び電力トレースのやりとり、特に、それらのピン間のやりとりを経路指定することの困難性が増大している。加えて、ボールグリッドアレイ（ＢＧＡ）を利用する回路基板の表面に実装されるＩＣパッケージが一般的になっている。
【０００３】
ＢＧＡ及びＳＯＩＣパッケージの表面実装を容易化するために、これらのパッケージ間の信号及び電力の経路指定を容易化するよう、多層ＰＣＢが用いられる。典型的には、各ＰＣＢは、上方及び下方の外層、並びに、上方及び下方の外層に近接する上方及び下方の内層を有し、コア層が上方及び下方の内層間に配置される。これらの多層は、実質的に平行な関係に積み重なって積層される。ＰＣＢの表面上に配置される電気素子を接続するための信号経路を提供するために、伝導トレースが層上に配置される。層間に形成される様々な電力トレース及び信号トレースを接続するために、先ずＰＣＢを穿孔し、次に穿孔された孔を伝導性材料で充填することによって、ビアが形成される。例えば、三層ＰＣＢのために、第二層と第三層との間のビアは、ＩＣ及びＰＣＢの表面層上に配置された他の素子への信号トレース及び電力トレースを経路指定するために用いられる。
【０００４】
従来的に、ＰＣＢの上方層上に配置される素子のための信号トレースは、上方層と、上方層に可能な限り近接する内層を用いて経路指定される。この結果、コア層へのビアの穿孔は最小限になる。コア層を貫通して穿孔されるビアが多ければ多いほど、より厳密な許容差を維持するための要件が高い。もしより厳密な許容差が順守されないならば、ビアの隙間違反がコア層上に生じ、それはＰＣＢコストに不利に影響を及ぼす。
【０００５】
「半導体ＢＧＡパッケージ及びプリント配線板のための経路指定密度強化」と題する米国特許第６，１５０，７２９号は、多層配線板のための経路指定スキームを開示し、或いは、半導体パッケージが開示されている。結合パッドのような第一群の電気接点のそれぞれが、第一表面上に配置され、且つ、ビアのような複数の伝導性表面接続体の１つに電気的に結合されている。第二群の電気接点のそれぞれが、第一表面上に配置され、且つ、第二の複数のトレースの１つによって経路指定される。第一群中の特定の電気接点とそれらの関連するビアとの間の向きは、第一群中の特定の他の電気接点とそれらの関連するビアとの間の向きと異なる。この異なる向きは、第二表面上のより大きな方向指定密度を可能にする。残念ながら、内層とコア層との上のビアと伝導性トレースとの間に求められる許容差の故に、この種類のプリント配線板は、低い製造コストを容易化しない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従って、費用効率の良い方法で製造可能な多層プリント回路基板（ＭＰＣＢ）を提供する必要が存在する。
【課題を解決するための手段】
【０００７】
本発明は、従来技術の欠点を克服する多層プリント回路基板を提供する。
【０００８】
本発明によれば、第一層と、第一層と実質的に平行な第四層と、多層回路基板の第一層上に形成され、且つ、第一層内の経路指定のための複数の電気接点の第一サブセットと、第四層内の経路指定のための複数の電気接点の第二サブセットとを有する第一グリッド内に配置された複数の電気接点と、複数のビアとを含み、複数のビアの各対の間の間隔は、複数の電気接点の隣接する電気接点の間の最小間隔よりも大きい多層回路基板が提供される。
【０００９】
本発明によれば、第一層を提供するステップと、第一層と実質的に平行な第四層を提供するステップと、第一層内の第一グリッド内に第一サブセット及び第二サブセットに構成される複数の電気接点を配置するステップと、第一層内で電気接点の第一サブセットを経路指定するステップと、第一層と第二層との間にビアを形成するステップと、複数の電気接点の第二サブセットを第四層内で経路指定するステップとを含み、各ビアは、複数の電気接点の第二サブセットの少なくとも１つに隣接し、各ビアは、第一サブセット及び第二サブセットの電気接点間の最小間隔の少なくとも１．２倍だけ離間する多層回路基板を製造する方法が提供される。
【００１０】
以下の図面と共に、本発明の例示的な実施態様を今や記載する。
【発明を実施するための最良の形態】
【００１１】
図１Ａは、第一層１０１及び第二層１０２から成る従来技術の多層プリント印刷基板（ＭＰＣＢ）１００、第三層１０３及び第四層１０４に従った経路指定着想の変形を実施する発明を例証している。第一層は、第一基板１０１ａの上面の上に形成されている。第二層１０２及び第三層１０３は、第二基板１０２ａの両側面の上に形成されている。第四層１０４は、第三基板１０３ａの底面の上に形成されている。
【００１２】
図１Ｂに例証される従来技術の実施例によれば、交流電力１０５及び接地１０６電気接点の１つの行１０８、並びに、電気接点１０７の４つの行１０９が、四層のＭＰＣＢ１００のために経路指定されるようになっている。図１Ａを参照すると、電気接点１０７に関連する伝導性トレースが、ＭＰＣＢ１００の第一層１０１及び第四層１０４内に配置されている。電力及び接地信号に関連する伝導性トレースが、第二層１０２及び第三層１０３内に配置されている。
【００１３】
戻って図１Ａを参照すると、電力及び接地信号を、コア層１０２及び１０３から、第一層１０１及び第四層１０４から成る表面層に経路指定するために、伝導性ビア１１１，１１２，１１３が、ＭＰＣＢ１００内に形成されている。第一伝導性ビアは、電気信号を第一層１０１と第二層１０２との間で経路指定するために用いられ、第二伝導性ビアは、電気信号を第二層１０２と第三層１０３との間で経路指定するために用いられている。第三伝導性ビア１１３は、電気信号を第三層１０３と第四層１０４との間で経路指定するために用いられている。例えば、電力及び接地信号を第一層１０１に経路指定するために、第二伝導性ビア１１２は、電力信号を第三層１０３から第二層１０２に経路指定し、第一伝導性ビアは、電力信号を第二層１０２から第一層１０１に経路指定する。同様に、第三伝導性ビア１１３は、第一伝導性ビア及び第二伝導性ビアを用いて、電気信号を第四層１１４と第一層との間で経路指定するために用いられている。よって、複数の第一伝導性ビア１１１乃至第三伝導性ビア１１３は、第一層乃至第四層を通じて配置される複数の伝導性トレースと共に、複数の電気信号を第一乃至第四層のいずれかの間で経路指定する働きをしている。代替的に、第一層１０１から第四層１０４への信号の経路指定のために、伝導性ビアが、第一層１０１から第四層１０４に形成されている。勿論、伝導性ビアの形成はＭＰＣＢのための経路指定要件に依存し、よって、伝導性ビアは、経路指定を促進するために、必要に応じて形成される。
【００１４】
接地、電力、及び、信号電気接点の向きは、図１Ｂに示されるように、当業者に既知のボールグリッドアレイ（ＢＧＡ）との使用のためのように、パッケージ基板経路指定又はＰＣＢ経路指定に共通である。図１Ｂ中に例証されている５つの行、１０８及び１０９は、フリップチップバンプ又はＢＧＡボールパッドのいずれかを例示するものである。当業者に既知であるように、信号層及び電力又は接地層を交互することによってＭＰＣＢ１００を積層化することは、二平面漏話を削減する。よって、典型的には、電力及び接地層は信号層を分離する。
【００１５】
ＭＰＣＢ１００を製造するときの組立許容差を削減するために、典型的には、ＭＰＣＢ１００を積層化し、伝導性ビアを形成するために必要な許容差を相殺するよう、コア層、例えば、第二層１０２及び第三層１０３上に、より大きな直径の非伝導性領域が用いられる。従って、内層ビア直径及びピッチのためのＭＰＣＢ設計規則は、外層よりも高い製造許容差を要求する。
【００１６】
従来技術の図１Ｃを参照すると、最初の２つの行の信号パッド１０９ａ及び１０９ｂが、第一層１０１に沿って、それらのそれぞれの信号パッドから経路指定されている。第三列及び第四列の信号パッド１０９ｃ及び１０９ｄが、第一基板１０１ａ乃至第三基板１０３ａを貫通して下方に第四層１０４に穿孔された伝導性ビアを用いて経路指定されている。この第四層内に、第三行１０９ｃ及び第四行１０９ｄを形成する信号パッドからの電気信号が、ＭＰＣＢ１００から外方に経路指定されている。残念ながら、内層上に形成された非伝導性行１０９ｃ及び１０９ｄは、それらの間のより大きな直径及びより大きなピッチを要求するので、コア層上の隙間違反が典型的に観察される。通常、隙間違反の問題を解決するために、追加的な経路指定層が利用され、或いは、より厳密な設計規則が実行される。残念ながら、これはＭＰＣＢ１００の積層許容差を増大する要求を生み、よって、ＭＰＣＢ１００の製造コストを増大する。
【００１７】
図２Ａ、２Ｂ、２Ｃ、及び、２Ｄは、本発明の第一実施態様に従った多層プリント回路基板（ＭＰＣＢ）２００のための経路指定を例証している。この実施態様の目的のために、ＭＰＣＢ２００は、４つの層２０１乃至２０４から成る。勿論、２層から１０層又はそれ以上の任意の数の層を有する多層基板も想定される。ＭＰＣＢ２００は、第一層２０１と、第一層２０１と実質的に平行な第四層２０４とを含み、第二コア層２０２及び第三コア層２０４を備える。
【００１８】
同様に、従来技術の図１Ｃに例証されるＭＰＣＢと対照的に、図２Ａは、多層回路基板の第一層２０１内に形成され、且つ、本発明に従った第一グリッド内に配置された複数の電気接点を例証している。交互する電力電気接点２０５ａ，２０５ｂ，２０５ｃ及び接地パッド２０６ａ，２０６ｂの第一行２０８。加えて、第一行乃至第四行の信号電気接点２０９ａ乃至２０９ｄが、ＭＰＣＢ２００の第一層２０１内に配置されている。信号電気接点は、２つの組に分割されている。第一サブセットの複数の電気接点は、第一層２０１内の経路指定のためであり、第二サブセットの複数の電気接点は、第四層２０４内の経路指定のためである。勿論、第二サブセットがその内部で経路指定される層は、ＭＰＣＢ２００を形成する層の数に依存し、第四層２０４に限定されない。４層のＭＰＣＢ２００が実施例中に示されているので、且つ、２つの信号層を相互に隣接して配置するのは好ましくないので、第四層２０４は、経路指定のために用いられる。しかしながら、もし８層のＭＰＣＢが経路指定のために用いられるならば、第二サブセットを経路指定するために、任意の他の非隣接層が利用されるのが好ましい。
【００１９】
図２ｃを参照すると、電気接点２０７ａａ，２０７ｃａ，２０７ｅａ，２０７ｂｂ，２０７ｄｂ，２０７ａｃ，２０７ｃｃ，２０７ｅｃ，２０７ｂｄ，２０７ｄｄが、第一サブセットに属し、電気接点２０７ｂａ，２０７ｄａ，２０７ａｂ，２０７ｃｂ，２０７ｅｂ，２０７ｂｃ，２０７ｄｃ，２０７ａｄ，２０７ｃｄ，２０７ｅｄが、第二サブセットに属している。
【００２０】
複数のビア２１０ａａ，２０１ｂａ，２０１ａｂ，２０１ｂｂ，２０１ｂｃ，２０１ａｃ，２０１ｂｃ，２０１ａｄ，２０１ｂｄ，２０１ｃｄが、第一層２０１と第二層２０４との間に形成され、複数からの各ビアは、複数の電気接点の第二サブセットの少なくとも１つに隣接して配置され、その場合、複数のビアは、複数の電気接点のそれぞれの間の間隔よりも大きい間隔をそれらの間に有する。
【００２１】
図２Ａ及び図２Ｃに示されるように、列及び直交する行から成る配列であるデカルトグリッドの形態の第一グリッド内に配置された複数の電気接点を参照すると、本発明の第一実施態様に従った経路指定戦略は、全ての４つの行のために、ビアを形成するために、単一信号行内の交互の電気接点のために並びに単一列内の交互の電気接点のために経路指定し且つ穿孔することによって、許容差問題を低減する。電気接点は、デカルトグリッドの列及び直交する行の交差点に配置されるのが好ましい。図２Ｃは、本発明の特性を例示するために、図２Ａの拡大図を例証している。第一行の電気接点２０９ａのために、電気接点２０７ａａ，２０７ｃａ，２０７ｅａが、伝導性トレースを用いて、第一層に沿って経路指定されている。電気接点２０７ｂａ，２０７ｄａは、第四層２０４に沿った経路指定のために、第一層上に形成された導電性トレースを用いて、ビア２１０ａａ，２１０ｂａにそれぞれ接続されている。第二列の電気接点２０９ｂのために、電気接点２０７ａｂ，２０７ｃｂ，２０７ｅｂは、第四層２０４内の経路指定のために、第一層２０１内に形成された導電性トレースを用いて、ビア２１０ａｂ，２１０ｂｂにそれぞれ結合されている。電気接点２０７ｂｂ及び２０７ｄｂは、導電性トレースを用いて、第一層内で経路指定されている。第三列の電気接点２０９ｃのために、電気接点２０７ａｃ，２０７ｃｃ，２０７ｅｃは、伝導性トレースを用いて、第一層内で経路指定されている。電気接点２０７ｂｃ，２０７ｄｃは、第四層２０４内の経路指定のために、第一層内に形成された導電性トレースを用いて、ビア２１０ａｃ，２１０ｂｃにそれぞれ接続されている。第四列の電気接点２０４ｄのために、電気接点２０７ａｄ，２０７ｃｄ，２０７ｅｄは、第四層２０４内の経路指定のために、第一層上に形成された導電性トレースを用いて、ビア２１０ａｄ，２１０ｂｄ，２１０ｃｄにそれぞれ接続されている。電気接点２０７ｂｄ，２０７ｄｄは、伝導性トレースを用いて、第一層内で経路指定されている。
【００２２】
従来技術の図１Ｄを参照すると、ＭＰＣＢ１００の接地又は電力層が示されている。ＭＰＣＢ組立コストの削減を促進するために、大きな非伝導性領域１５０が、その内部でビアを形成するのを促進するよう、接地又は電力層の上に形成されている。第三行１０９ｃ及び第四行１０４ｄを形成する電気接点のピッチの故に、接地又は電力層上に形成される結果として得られる非伝導性領域はオーバーラップする。この場合には、ビアのピッチは単一ビアの直径以下である。非伝導性領域間のこのオーバーラップは、連続的に伝導する表面を促進せず、よって、連続的な接地又は電力平面を形成し得ない。
【００２３】
もちろん、もしより厳密な許容差がＭＰＣＢ１００の積層及び穿孔において順守されるならば、電力及び接地層の非伝導性領域間のそのようなオーバーラップはおそらく生じないであろうが、製造コストは著しく増大する。図２Ｂを参照すると、非伝導性領域２５０が、ＭＰＣＢ２００の接地層２０２及び電力層２０３に関して例証されている。非伝導性領域２５０は、接地層２０２及び電力層２０３を形成する導電性材料２５１によって取り囲まれている。これらの非伝導性領域２５０内では、電気接点の第二サブセット２０７ｂａ，２０７ｄａ，２０７ａｂ，２０７ｃｂ，２０７ｅｂ，２０７ｂｃ，２０７ｄｃ，２０７ａｄ，２０７ｃｄ，２０７ｅｄの経路指定のために用いられるビアが、第一層２０１から第四層２０４に、第二グリッド内に形成され且つ配置される。第二グリッドは、第一グリッドに対して対角線向きにある第一グリッドに対してある角度にある。第二グリッド内に配置されるビアのピッチは、好ましくは、第一グリッド内に配置される電気接点のピッチの√2倍である。よって、本発明の第一実施態様は、経路指定のために利用される底部信号層、第四信号層を備えることで、ビア隙間違反の回避を提供する。非伝導性領域は、電気接点のピッチの√2倍で離間しているので、非伝導性領域付近の連続的な電気接続が促進され、よって、これらの非伝導性領域が形成される接地層又は電力層は、隣接する信号層間の二平面漏話を減少するための層として作用することを促進する。
【００２４】
好ましくは、第一グリッドは、接地２０６ａ及び２０６ｂ、電力２０５ａ乃至２０５ｃ、並びに、第一サブセット及び第二サブセット内に属する信号電気接点の向きが、ＢＧＡパッケージ又はフリップチップバンプとインターフェース接続されるようである。さらに好ましくは、本発明の実施態様に従ったＭＰＣＢ２００は、二平面漏話を減少するために、交互の信号層及び電力又は接地層を積層することによって形成される。
【００２５】
本発明の第一実施態様に従った経路指定概念は、より多数の複数の電気接点が、例えば、８層の回路基板内で、或いは、１０層の回路基板内でさえも経路指定される、より複雑な経路指定シナリオに適用可能である。
【００２６】
図３Ａ、３Ｃ、及び、３Ｄは、本発明の第一実施態様に従った経路指定戦略を利用するＭＰＣＢ３００を例証している。図３Ａは、ＭＰＣＢ３００の単一層上の電気接点の例示的な配置を例証している。例えば、図３Ｃに示されるようなＭＰＣＢ３００の１０層の断面図のために、第一層（Ｌ１）３２１は電力層であり、電気パッド３１５に経路指定されている。第二層（Ｌ２）３０２は信号層であり、電気接点３１９ａに経路指定されている。第三層３２３は接地層であり、電気接点３１６に経路指定されている。第四層３２４は信号層であり、電気接点３１９ｂに経路指定されている。第五層３２５及び第六層３２６はコア電力層及びコア接地層であり、電気接点３１８及び３１７にそれぞれ経路指定されている。第七層３２７は信号層であり、電気接点３１９ｃに経路指定されている。第八層３２８及び第十層３３０は電力層及び接地層であり、電気接点３１５及び３１６にそれぞれ経路指定されている。第九層３２９は信号層であり、電気接点３１９ｄに経路指定されている。
【００２７】
第３図Ｂは８層ＭＰＣＢ３５０を例証し、図３Ｃは１０層ＭＰＣＢ３００を例証している。図３Ｂ及び３Ｃを参照すると、ＭＰＣＢ３５０及び３００のコアは層３２５及び３２６並びに３０４及び３０５から形成されるので、表面層３０１及び３０８並びに３２１及び３３０のためよりも大きなビア及びピッチが必要とされる。戻って従来技術の図１Ａ乃至１Ｄを参照すると、コア層のためにより大きな非伝導性領域が要求されるので、信号層のための経路指定の典型的には９０％がＭＰＣＢ１００の外層上で遂行される。残念ながら、底部信号層１０４は大抵空であり、経路指定のために利用されない。その代わり、コア層１０２及び１０３を横断するビアを利用することを回避するために、大部分の経路指定は、上方層１０１上で、典型的には、第一乃至第四層上で遂行される。しかしながら、上方信号層１０１上の高いトレース密度を達成するために、製造可能性の問題は、典型的には、これらのＭＰＣＢのために高い製造コストを招く。一部の場合には、もし信号経路指定が専用の信号層内で可能でないならば、電力層及び接地層は信号経路指定のために部分的に利用され、その結果、ＭＰＣＢ１００の不十分な電気性能を招く。経路指定密度のために、性能とコストとの間に既知の妥協がある。
【００２８】
図３Ｄを参照すると、本発明の第一実施態様に従った経路指定スキームが、図示されるような信号層の１つのために利用されている。非伝導性領域、及び、３１０によって指し示されるその内部に形成されるビアが、第二層３２２、接地層又は電力層のいずれかのためにジグザグ配列で配置されているので、ビアは、ＰＭＣＢのコア層３２５及び３２６を通過することができる。よって、第三層３２３上では、ビア３１０は対角線位置にあり、故に、それらの間の経路指定のためにより大きな空間をもたらすので、より多くの信号が経路指定される。その結果として、信号の残りは、底部信号層に経路指定される。コア層上では、ビア３１０は、それらの間のピッチは、電気接点３１１のピッチの少なくとも√2倍であるので、隙間規則を違反せずに通過することができる。このようにして、上方信号層３２２及び下方信号層３２９の双方が、それぞれの上にほぼ平衡された経路指定密度を備えた経路指定のために用いられる。これは、性能を提供し且つ費用効率よい方法で実現される経路指定を有するＭＰＣＢ３００を提供する。
【００２９】
本発明の第一実施態様に従って構築された経路指定戦略は、ビアを対角線上に穿孔することによって経路指定することを可能にする。よって、それは従来技術において達成可能であったよりも増大された空間をビア間にもたらすが、ビアはコア層上にジグザグ配列にも穿孔され、電気接点間のピッチの√2倍のビアピッチを達成する。これはビア隙間違反の回避を可能にし、効率的な信号又は電力経路指定のために底部信号層が利用されることを可能にする。さらに、電力又は接地の伝導のための伝導性材料が複数の非伝導性領域を取り囲むので、非伝導性領域を有する接地層及び電力層は、隣接する信号層の間の二平面漏話を削減するために作用する。
【００３０】
本発明の精神又は範囲から逸脱せずに、数多くの他の実施態様を予想し得る。
【図面の簡単な説明】
【００３１】
【図１Ａ】第一層、第二層、第三層、及び、第四層から成る従来技術の多層プリント回路基板を示す概略図である。
【図１Ｂ】第一層、第二層、第三層、及び、第四層から成る従来技術の多層プリント回路基板を示す概略図である。
【図１Ｃ】第一層、第二層、第三層、及び、第四層から成る従来技術の多層プリント回路基板を示す概略図である。
【図１Ｄ】第一層、第二層、第三層、及び、第四層から成る従来技術の多層プリント回路基板を示す概略図である。
【図２Ａ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定されるＭＰＣＢを示す概略図である。
【図２Ｂ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定されるＭＰＣＢを示す概略図である。
【図２Ｃ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定されるＭＰＣＢを示す概略図である。
【図２Ｄ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定されるＭＰＣＢを示す概略図である。
【図３Ａ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定される８層及び１０層を有するＭＰＣＢを示す概略図である。
【図３Ｂ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定されるための８層のＭＰＣＢを示す概略図である。
【図３Ｃ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定される８層及び１０層を有するＭＰＣＢを示す概略図である。
【図３Ｄ】本発明の第一実施態様に従った経路指定戦略を用いて経路指定される８層及び１０層を有するＭＰＣＢを示す概略図である。
【図１Ａ】
2007520888.tif 000003
【図１Ｂ】
2007520888.tif 000004
【図１Ｃ】
2007520888.tif 000005
【図１Ｄ】
2007520888.tif 000006
【図２Ａ】
2007520888.tif 000007
【図２Ｂ】
2007520888.tif 000008
【図２Ｃ】
2007520888.tif 000009
【図２Ｄ】
2007520888.tif 000010
【図３Ａ】
2007520888.tif 000011
【図３Ｂ】
2007520888.tif 000012
【図３Ｃ】
2007520888.tif 000013
【図３Ｄ】
2007520888.tif 000014
【国際調査報告】
2007520888.tif 000015
2007520888.tif 000016