(57)【要約】  アクティブマトリックス表示装置の画素は、電流駆動型発光表示素子と、表示素子に電流を運ぶための駆動トランジスタと、上記駆動トランジスタをアドレスするために使用されるべき画素駆動電圧を記憶する記憶コンデンサと、上記表示素子の輝度を検出する光依存デバイスと、上記画素アレイの外部のドライバ回路であって、データ信号を上記画素に供給するドライバ回路と、を有する。これによって画素に光学フィードバックが提供され、表示素子のエージングが補償される。上記ドライバ回路は、フィードバック輝度信号を処理する処理手段を有し、エージング補償のため、これら輝度信号から、上記画素の上記駆動トランジスタのしきい電圧および上記表示素子の性能に関する情報を得る。
2007501953.tif 000002
【特許請求の範囲】
【請求項１】
表示画素のアレイを有するアクティブマトリックス表示装置であって、
前記各表示画素は、
電流駆動型発光表示素子、
前記電流駆動型発光表示素子に電流を運ぶための駆動トランジスタ、
前記駆動トランジスタをアドレスするために使用されるべき画素駆動電圧を記憶する記憶コンデンサ、
前記電流駆動型表示素子の輝度を検出する光依存デバイス、および
前記画素アレイの外部のドライバ回路であって、データ信号を前記画素に供給するドライバ回路、
を有し、
前記ドライバ回路は、前記各画素の前記光依存デバイスからの輝度信号を処理する処理手段を更に有し、前記処理手段は、前記各画素からの異なる複数の輝度信号から、前記画素の前記駆動トランジスタのしきい電圧と前記表示素子の性能に関する情報とを得る、装置。
【請求項２】
前記各画素は、前記光依存デバイスの検出ラインへの結合を制御する検出トランジスタを更に有する、請求項１に記載の装置。
【請求項３】
前記光依存デバイスは、電源ラインと検出ラインとの間で、前記検出トランジスタに直列に接続される、請求項１に記載の装置。
【請求項４】
前記記憶コンデンサは、前記駆動トランジスタのゲートとソースとの間に接続される、請求項１〜３のうちのいずれか一項に記載の装置。
【請求項５】
前記輝度信号は、前記光依存デバイスに関連するコンデンサに蓄積される電荷の量の形式である、請求項１〜４のうちのいずれか一項に記載の装置。
【請求項６】
前記電流駆動型表示素子の性能に関連する情報は、表示素子の効率と駆動トランジスタの移動度とを考慮したパラメータを有する、請求項１〜５のうちのいずれか一項に記載の装置。
【請求項７】
前記駆動トランジスタは、電源ラインと前記電流駆動型表示素子との間に接続される、請求項１〜６のうちのいずれか一項に記載の装置。
【請求項８】
前記電流駆動型発光表示素子は、エレクトロルミネセント表示素子を有する、請求項１〜７のうちのいずれか一項に記載の装置。
【請求項９】
前記ドライバ回路は、セットアッププロセスの間、前記各画素の前記表示素子を異なる複数の所定の駆動レベルに駆動するよう動作可能であり、前記処理手段は、前記異なる複数の所定の駆動レベルの各々に対する前記各画素の前記光依存デバイスからの輝度信号を処理するよう動作可能である、請求項１〜８のうちのいずれか一項に記載の装置。
【請求項１０】
前記ドライバ回路は、セットアッププロセスの間、前記各画素の前記表示素子を、オフ状態、フル輝度状態、および中間状態に駆動するよう動作可能である、請求項９に記載の装置。
【請求項１１】
前記ドライバ回路は、セットアッププロセスの間、前記各画素の前記表示素子を、異なる複数の所定の駆動レベルに２回駆動するよう動作可能であり、前記処理手段は、異なる２つの照明期間の異なる複数の所定の駆動レベルの各々に対する前記各画素の前記光依存デバイスからの輝度信号を処理するよう動作可能である、請求項１０に記載の装置。
【請求項１２】
前記処理手段は、前記異なる複数の所定の駆動レベルの各々に対する前記各画素のデータのペアから、差分データを得る、請求項１１に記載の装置。
【請求項１３】
前記処理手段は、前記光依存デバイスの外部照明を補償するために、前記差分データから他の差分データを得る、請求項１２に記載の装置。
【請求項１４】
前記処理手段は、前記各画素に対して、前記他の差分データから、しきい電圧データおよび移動度データを得る、請求項１３に記載の装置。
【請求項１５】
前記ドライバ回路は、前記表示装置の使用中に、一個の画素又は行の複数個の画素の前記光依存デバイスのリセット動作を実行し、その後に前記処理手段を制御して前記一個の画素又は行の複数個の画素の前記光依存デバイスからの輝度信号を処理する、請求項１〜１４のうちのいずれか一項に記載の装置。
【請求項１６】
前記ドライバ回路は、画素の前記光依存デバイスが飽和状態に到達する直前に、前記一個の画素又は行の複数個の画素の前記光依存デバイスからの輝度信号を処理するように前記処理手段を制御する動作が可能である、請求項１５に記載の装置。
【請求項１７】
前記ドライバ回路は、前記リセット動作の後の複数のフレームの後、前記一個の画素又は行の複数個の画素の前記光依存デバイスからの輝度信号を処理するように前記処理手段を制御する動作が可能である、請求項１６に記載の装置。
【請求項１８】
前記各画素の前記駆動トランジスタのしきい電圧情報を記憶する第１のメモリ手段と、前記各画素の移動度情報を記憶する第２のメモリ手段と、を有するメモリ構造を更に有する、請求項１〜１７のうちのいずれか一項に記載の装置。
【請求項１９】
前記駆動トランジスタはｐ型薄膜トランジスタであり、セットアッププロシージャの間に前記第１のメモリ手段にデータが一度だけ供給され、前記第２のメモリ手段のデータは、前記表示装置の使用の間に更新される、請求項１８に記載の装置。
【請求項２０】
前記駆動トランジスタはｎ型アモルファスシリコン薄膜トランジスタであり、セットアッププロシージャの間に前記第２のメモリ手段にデータが一度だけ供給され、前記第１のメモリ手段のデータは、前記表示装置の使用の間に更新される、請求項１８に記載の装置。
【請求項２１】
表示画素のアレイを有するアクティブマトリックス表示装置を駆動する方法であって、
前記各表示画素は、駆動トランジスタと、電流駆動型発光表示素子と、前記電流駆動型発光表示素子の輝度を検出する光依存デバイスと、を有し、
前記方法は、
前記各画素の前記電流駆動型発光表示素子を異なる複数の所定の駆動レベルに駆動し、前記異なる複数の所定の駆動レベルの各々に対する前記各画素の前記光依存デバイスからの輝度信号を処理するステップ、および
前記輝度信号から、しきい電圧と前記電流駆動型発光素子の性能に関する情報とを得るステップ、
を有する方法。
【請求項２２】
前記方法は、
セットアッププロセスの間、前記輝度信号から、しきい電圧および性能情報を得るステップ、および
前記表示装置の使用中、前記性能情報を更新し、これによって画素エージングの差を補償するために、前記各画素の前記光依存デバイスからの輝度信号を処理するステップ、
を有する、請求項２１に記載の方法。
【請求項２３】
前記セットアッププロセスの間、前記各画素の前記表示素子は、オフ状態、完全な明状態、および中間状態に駆動される、請求項２２に記載の方法。
【請求項２４】
前記セットアッププロセスの間、前記各画素の前記表示素子は異なる複数の所定の駆動レベルに２回駆動され、異なる２つの照明期間の間の前記異なる複数の所定の駆動レベルの各々に対し、前記各画素の前記光依存デバイスからの輝度信号が処理される、請求項２３に記載の方法。
【請求項２５】
前記異なる複数の所定の駆動レベルの各々に対する前記各画素のデータのペアから差分データを得るステップを更に有する、請求項２４に記載の方法。
【請求項２６】
前記光依存デバイスの外部照明を補償するために前記差分データから他の差分データを得るステップを有する、請求項２５に記載の方法。
【請求項２７】
前記各画素に対して、前記他の差分データから、しきい電圧データおよび移動度データを得るステップを更に有する、請求項２６に記載の方法。
【請求項２８】
前記表示装置の使用中に、一個の画素又は行の複数個の画素の前記光依存デバイスのリセット動作を実行し、その後に前記一個の画素又は行の複数個の画素の前記光依存デバイスからの輝度信号を処理するステップを有する、請求項２１〜２７のうちのいずれか一項に記載の方法。
【請求項２９】
前記リセット動作は、前記表示装置のフィールドブランク期間の間に実行される、請求項２８に記載の方法。
【請求項３０】
画素の前記光依存デバイスが飽和状態に到達する直前に、前記一個の画素又は行の複数個の画素の前記光依存デバイスからの輝度信号を処理するように前記処理手段を制御する、請求項２８又は２９に記載の方法。
【請求項３１】
前記表示データに応答して前記画素の光検出デバイスの予測される状態を推定することによって、飽和状態が予測される、請求項３０に記載の方法。
【請求項３２】
前記リセット動作の後の複数のフレームの後、前記一個の画素又は行の複数個の画素の前記光依存デバイスからの輝度信号が処理される、請求項３０又は３１に記載の方法。
【請求項３３】
前記各画素の前記駆動トランジスタのしきい電圧情報をメモリ領域に記憶するステップと、前記各画素の移動度情報を第２のメモリ領域に記憶するステップと、を更に有する、請求項２１〜３２のうちのいずれか一項に記載の方法。
【請求項３４】
前記駆動トランジスタはｐ型薄膜トランジスタであり、セットアッププロシージャの間に前記第１のメモリ領域にデータが一度だけ供給され、前記第２のメモリ手段のデータは、前記表示装置の使用の間に更新される、請求項３３に記載の方法。
【請求項３５】
前記駆動トランジスタはｎ型アモルファスシリコン薄膜トランジスタであり、セットアッププロシージャの間に前記第２のメモリ領域にデータが一度だけ供給され、前記第１のメモリ領域のデータは、前記表示装置の使用の間に更新される、請求項３３に記載の方法。
【請求項３６】
前記画素駆動データは、最新のしきい電圧および移動度情報を考慮して修正される、請求項２１〜３４のうちのいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセント表示装置、特に、発光エレクトロルミネセント表示素子と薄膜トランジスタとを有する画素のアレイを持つアクティブマトリックス表示装置に関する。もっと具体的には、専らではないが、本発明は、アクティブマトリックスエレクトロルミネセント表示装置であって、この表示装置の画素が、表示素子が発する光に応答し表示素子へのエネルギー付与の制御に使用される光検出素子を含む表示装置に関する。
【背景技術】
【０００２】
エレクトロルミネセント表示素子、即ち発光表示素子を使用するマトリックス表示装置が周知である。この表示素子は、一般的に有機薄膜エレクトロルミネセント素子（ＯＬＥＤ）（ポリマー材料（ＰＬＥＤ）を含む）又は発光ダイオード（ＬＥＤ）を有する。これらの材料は、一対の電極の間に挟まれた半導体共役ポリマー（semiconducting conjugated polymer）の１つ以上の層を典型的に有しており、この一方の電極は透明であり、他方の電極は、正孔又は電子をポリマー層に注入するのに適した材料の電極である。
【０００３】
斯かる表示装置の表示素子は電流駆動型であり、通常のアナログ駆動方式は、制御可能な電流を表示素子に供給することを含む。典型的には、電流源トランジスタが画素構成の一部として備えられ、電流源トランジスタに供給されるゲート電圧はエレクトロルミネセント（ＥＬ）表示素子を流れる電流を決定する。記憶コンデンサは、アドレスフェーズの後、ゲート電圧を保持する。斯かる画素回路の一例がＥＰ−Ａ−０７１７４４６号に記載されている。
したがって、各画素は、ＥＬ表示素子と、関連するドライバ回路と、を有する。ドライバ回路は、行導体上の行アドレスパルスによってオンになるアドレス・トランジスタを有する。アドレス・トランジスタがオンになると、列導体上のデータ電圧を画素の残りの部分に送ることができる。特に、アドレス・トランジスタは、駆動トランジスタとこの駆動トランジスタのゲートに接続される記憶コンデンサとを有する電流源に列導体電圧を供給する。列電圧、即ちデータ電圧は、駆動トランジスタのゲートに供給され、ゲートは、記憶コンデンサによって、行アドレスパルスが終了した後でも、このデータ電圧に保持される。この回路の駆動トランジスタはｐ−チャネルＴＦＴ（薄膜トランジスタ）で実現され、記憶コンデンサがゲート−ソース電圧を一定にする。これによって、トランジスタを流れるソース−ドレイン電流が一定になり、したがって、画素の所望の電流源動作が提供される。ＥＬ表示素子の輝度は、それに流れる電流にほぼ比例する。
【０００４】
上記の基本的な画素回路では、ＬＥＤ材料におけるエージングの差即ち劣化の差が、所与のドライブ電流に対する画素の輝度レベルを低下させ、ディスプレイ全体に渡って画質のばらつきを生じさせる。頻繁に使用されている表示素子は、めったに使用されない表示素子よりも薄暗い。また、表示の不均一の問題は、駆動トランジスタの特性（特に、しきい電圧レベル）のばらつきにより生じる得る。
【０００５】
ＬＥＤ材料のエージングおよびトランジスタ特性のばらつきを補償できる改良された電圧アドレス型画素回路が、提案されている。この画素回路は光検出素子を含んでおり、この光検出素子は、表示素子の光出力に応答し、画素の最初のアドレス指定に後続するドライブ期間の間に、表示素子の集積した光出力を制御するように、光出力に応答して記憶コンデンサの蓄積した電荷をリークする。このタイプの画素構成の例が、ＷＯ０１／２０５９１号およびＥＰ１０９６４６６号に詳述されている。一例では、画素のフォトダイオードは記憶コンデンサに記憶されたゲート電圧をディスチャージし、ＥＬ表示素子は、駆動トランジスタのゲート電圧がしきい電圧に到達すると発光するようになり、そのとき、記憶コンデンサはディスチャージを停止する。電荷がフォトダイオードからリークする速度は、表示素子の出力の関数であり、このためフォトダイオードは光検出フィードバックデバイスとしての役割をする。
【０００６】
この構成によれば、表示素子からの光出力はＥＬ表示素子の効率に依存せず、これによってエージング補償が提供される。斯かる技術は、或る時間期間に渡って不均一性が被りにくい高品質ディスプレイを達成するのに有効であることが示された。しかし、この方法は、フレーム時間に画素の適切な平均輝度を達成するために瞬間的に高いピーク輝度レベルを必要とし、これは、ＬＥＤ材料が結果としてもっと早くに劣化しそうであるので、ディスプレイの動作に有利ではない。
【０００７】
出願人によって提案された別の手法では、表示素子の動作のデューティサイクルを変化させるために、光学フィードバックシステムが使用されている。表示素子は固定された輝度に駆動され、光学フィードバックは、駆動トランジスタをすばやくオフにするトランジスタスイッチをトリガするために、使用される。これによって、瞬間的に高い輝度レベルの必要性が回避されるが、画素を余計に複雑にする。
【０００８】
電流を画素のＥＬ素子に供給する駆動トランジスタに応力により引き起こされたしきい電圧のばらつきの影響も補正するため、例えば、英国特許出願番号０３０５６３２．２（出願人整理番号；ＰＨＧＢ０３００２５）に記載されているような、この種類の電圧アドレス型画素回路に提案される他の改良が行われており、これによって、駆動トランジスタにアモルファスシリコンＴＦＴを使用することが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
これらの画素回路に関する問題は、画素回路の複雑さが増し、画素回路にもっと多くの部品を必要とし、高解像度のディスプレイの製造を更に困難にしていることである。
【課題を解決するための手段】
【００１０】
本発明によれば、表示画素のアレイを有するアクティブマトリックス表示装置が提供される。各表示画素は、
電流駆動型発光表示素子、
上記電流駆動型発光表示素子に電流を運ぶための駆動トランジスタ、
上記駆動トランジスタをアドレスするために使用されるべき画素駆動電圧を記憶する記憶コンデンサ、
上記表示素子の輝度を検出する光依存デバイス、および
上記画素アレイの外部のドライバ回路であって、データ信号を上記表示画素に供給するドライバ回路、
を有し、
上記ドライバ回路は、上記各表示画素の上記光依存デバイスからの輝度信号を処理する処理手段を更に有し、上記処理手段は、上記各表示画素からの異なる複数の輝度信号から、上記表示画素の上記駆動トランジスタのしきい電圧および上記表示素子の性能に関連する情報を得る。
【００１１】
この構成では、輝度信号の処理はドライバ回路で行われ、この処理は、エージング補正スキームを得るためだけでなく、駆動トランジスタのしきい電圧を得るためのものである。画素回路は、画素回路の複雑さの少なくとも一部を画素アレイの駆動回路に移転することによって簡略化され、このため、画素回路はその動作に本質的な構成要素のみを実質的に有する。このようにして、より複雑な回路が、画素自体にではなく、駆動回路、好ましくは列駆動回路に収容される。
【００１２】
輝度信号は、上記光依存デバイスに関連するコンデンサに蓄積される電荷の量の形式であることが好ましい。表示素子の性能に関する情報は、表示素子の効率と駆動トランジスタの移動度とを考慮したパラメータを有することが好ましい。
【００１３】
各画素は、上記光依存デバイスの検出ラインへの結合を制御する検出トランジスタを更に有することができる。光依存デバイスは、電源ラインと検出ラインとの間で、上記検出トランジスタに直列に接続することができる。
【００１４】
上記ドライバ回路は、セットアッププロセスの間、上記各画素の上記表示素子を異なる複数の所定の駆動レベルに駆動するよう動作可能であることが好ましく、上記処理手段は、上記異なる複数の所定の駆動レベルの各々に対する上記各画素の上記光依存デバイスからの輝度信号を処理するよう動作可能である。
【００１５】
次いで、異なる複数の均一の画像の輝度信号の分析により、エージング／移動度を考慮したパラメータだけでなく、しきい電圧を決定することも可能である。セットアッププロセスには、上記各画素の上記表示素子を、オフ状態、フル輝度状態、および中間状態に駆動することを含めることができる。上記各画素は、これら異なるレベルに２回駆動されるようにでき、そのとき、上記異なる複数の所定の駆動レベルの各々に対する上記各画素のデータのペアから差分データが得られる。これによって、漏れ電流の補償が可能となる。
【００１６】
次いで、光依存デバイスの外部照明を補償する目的で、差分データから他の差分データを得ることができる。
【００１７】
ディスプレイの使用中、１個の画素又は１つの行の複数の画素のリセット動作を実行でき、後に、１個の画素又は１つの行の複数の画素の光依存デバイスからの輝度信号が得られる。したがって、情報は二段階処理によって得られる。セットアップの間、完全な検出動作が実行され、全てのパラメータが決定される。ディスプレイの使用中、これらのパラメータの一部、例えば、ポリシリコントランジスタのしきい電圧又はフォトダイオード効率を、一定とみなすことができる。使用中、可変パラメータのみが更新されるように、より簡単な検出動作を実行できる。
【００１８】
使用中、電荷の蓄積が可能であり、測定は、１個の画素の光依存デバイス又は行の画素の光依存デバイスが飽和状態に到達する直前に行われるだけである。これは、リセット動作の後の複数のフレームの後に行うことができ、したがって、読出し動作の回数を最小に維持し、最終的に測定されるべき信号を大きくすることができる。
【００１９】
この装置は、上記各画素の上記駆動トランジスタのしきい電圧情報を記憶する第１のメモリ領域と、上記各画素のエージング／移動度情報を記憶する第２のメモリ領域と、をを有するメモリ構造を更に有することができる。
【００２０】
本発明の好ましい実施例では、画素回路は、ＥＬ表示素子と、電流源（駆動トランジスタ）と、メモリ素子と、画素をデータ信号でアドレスできるようにするスイッチと、を含み、これら構成要素は、通常の基本的なアクティブマトリックス画素回路、およびアクティブマトリックス動作に最低限必要なものを提供する。この回路は、感光デバイス（例えば、フォトダイオード又はフォトトランジスタ）、関連するメモリ素子（コンデンサ）、および他のスイッチを更に含むことができる。感光素子は、ＥＬ表示素子の輝度を検出し、この輝度は、輝度レベルを表わす電荷に変換され、関連するメモリ素子によって画素に記憶される。この電荷は後で画素から読み出すことができ、その結果、所与のデータ信号電圧レべルに対する画素の輝度を決定することが可能となる。この情報を使用して、変化するＴＦＴのしきい電圧および移動度並びにＥＬ表示素子効率に対して補正をするように、各画素に供給される入力データ信号電圧を調整することができる。この補正は、画素アレイの外側の駆動回路、好ましくはデータ信号を画素に供給する列駆動回路内で実行することができる。
【００２１】
別の好ましい実施例では、各画素は、表示素子へのエネルギー付与を制御する別のスイッチを付加的に含み、画素開口を最大にする目的でアドレス（選択）ラインおよびデータ信号ラインを共有している。
【００２２】
本発明は、表示画素のアレイを有するアクティブマトリックス表示装置を駆動する方法を提供する。この方法において、上記各表示画素は、駆動トランジスタと、電流駆動型発光表示素子と、上記電流駆動型発光表示素子の輝度を検出する光依存デバイスと、を有し、上記方法は、 
上記各画素の上記電流駆動型発光表示素子を異なる複数の所定の駆動レベルに駆動し、上記異なる複数の所定の駆動レベルの各々に対する上記各画素の上記光依存デバイスからの輝度信号を処理するステップ、および 
上記輝度信号から、しきい電圧と上記電流駆動型発光素子の性能に関する情報とを得るステップ、を有する。
【００２３】
本発明の方法の他の態様は、上に説明されている。
【００２４】
本発明による有利な特徴は、添付図面を基準に例として記載された本発明の種々の態様の実施例に明確に説明されている。
【００２５】
同一又は同様の部分を示すのに、図面を通じて同一の符号が使用されている。
【発明を実施するための最良の形態】
【００２６】
図１を参照する。アクティブマトリックスＥＬ表示装置はパネルを有している。このパネルは、規則的に配された画素（ブロック１０によって示されている）の行および列のマトリックス・アレイを有している。各画素は、ＥＬ表示素子２０と、表示素子を流れる電流を制御する関連する駆動回路と、を有する。画素は、交わる複数組の行（選択）アドレス導体即ちライン１２と列（データ）アドレス導体即ちライン１４との間の交差部に位置している。簡単のため、ここには数個の画素しか示されていない。これら画素１０は、複数組のアドレス導体を通じて周辺駆動回路によりアドレスされる。周辺駆動回路は、対応する導体の組の一端に接続される行ドライバ回路、即ち走査ドライバ回路１６と、対応する導体の組の一端に接続される列ドライバ回路、即ちデータドライバ回路１８とを有する。
【００２７】
各行は、対応するデータ信号がその行の画素に書き込まれるように、回路１６により関連する行導体１２に印加される選択パルス信号によってフレーム期間に順番にアドレスされる。データ信号は、アドレス期間の後に続くフレーム期間の個々の表示出力を決定するものであり、回路１８によって複数の導体１４に並列に供給される。各行がアドレスされると、データ信号は適切な同期がとられて回路１８により供給される。
【００２８】
各画素のＥＬ表示素子２０は有機発光ダイオードを有している。この有機発光ダイオードは、ここではダイオード素子（ＬＥＤ）として表され、一対の電極を有しており、この一つの電極の間には、有機エレクトロルミネセント発光材料の１つ以上のアクティブ層が挟まれている。この特別な実施例では、材料はポリマーＬＥＤ材料を有しているが、低分子量材料などの他の有機エレクトロルミネセント材料を使用することができるだろう。アレイの表示素子は、それに関連するアクティブマトリックス回路とともに、絶縁基板の表面に担持される。この基板は透明材料（例えばガラス）の基板であり、表示素子２０のカソード又はアノードはＩＴＯなどの透明導電材料で形成され、このためエレクトロルミネセント層により発生する光はこれらの電極を透過する。ＥＬ材料に使用できる適切な有機共役ポリマー材料の典型的な例は、ＷＯ９６／３６９５９号に記載されている。他の低分子量の有機材料の典型的な例は、ＥＰ−Ａ−０７１７４４６号に記載されている。
【００２９】
各画素１０の駆動回路は駆動トランジスタを含んでいる。この駆動トランジスタは、低温ポリシリコンＴＦＴ（薄膜トランジスタ）を有しており、列の画素によって共有される列導体１４を通じて画素に印加されるデータ信号電圧に基づいて、表示素子２０を流れる電流を制御する役割を担っている。列導体１４は、画素駆動回路のアドレスＴＦＴを通じて電流制御駆動ＴＦＴのゲートに結合され、行の画素のアドレスＴＦＴのゲートは、全て、対応する共通の行アドレス導体１２に接続されている。
【００３０】
図１には示されていないけれども、各行の画素１０は、通常のやり方で、所定の電圧に保たれる電源ラインと、基準電位ラインも共有する。この基準電位ラインは、通常は全ての画素に共通の連続電極として備えられている。表示素子２０および駆動ＴＦＴは、電源ラインと共通基準電位ラインとの間に直列に接続されている。基準電位ラインは、例えばグランド電位とすることができ、電源ラインは、例えば、グランド電位に対して約１２Ｖの正の電位とすることができる。
【００３１】
これまでに記載された表示装置の特徴は、大体は既知の装置と同様である。
【００３２】
図２は、例えばＷＯ０１／２０５９１号に記載されるような既知の画素回路の形態を示す。ここでは、駆動ＴＦＴおよびアドレスＴＦＴは、両方ともｐ−チャネルデバイスであり、それぞれ２２および２６が付されている。電源ラインおよび基準電圧ラインは、それぞれ３２および３０が付されている。アドレスＴＦＴ２６が、対応する行アドレス期間に、行導体１２に印加される選択パルス信号によってオンになると、列導体１４の電圧（データ信号）を画素の他の部分に渡すことができる。特に、ＴＦＴ２６は列導体電圧を電流源回路２５に供給する。この電流源回路２５は駆動ＴＦＴ２２と記憶コンデンサ２４とを有しており、この記憶コンデンサ２４は、ＴＦＴ２２のゲートと電源供給ライン３２との間に接続されている。したがって、列電圧はＴＦＴ２２のゲートに供給され、このゲートは、アドレスＴＦＴ２６が行アドレス期間の終了時にオフになった後でも、記憶コンデンサ２４によって、この列電圧に保持され、この電圧は記憶された制御値となる。ここでは、駆動ＴＦＴ２２はＰ−チャネルＴＦＴとして実現され、コンデンサ２４はゲート−ソース電圧を保持する。これによって、ＴＦＴ２２に一定のソース−ドレイン電流が流れ、したがって、画素の所望の電流源動作が提供される。表示素子２０を流れる電流は、駆動ＴＦＴ２２によって調整され、ＴＦＴ２２のゲート電圧の関数であり、列電圧信号即ちデータ信号によって決定される記憶された制御値に依存する。行アドレス期間の終了時において、記憶コンデンサ２４により保持される電圧によって、次の駆動期間の間は表示素子の動作が維持され、その後、次のフレーム期間で再びアドレスされる。したがって、ＴＦＴ２２のゲートと基準電位ライン３２との間の電圧は、表示素子２０を流れる電流を決定し、その結果として、画素の瞬間的な光出力レベルを制御する。
【００３３】
図２の既知の画素回路は、ディスチャージ・フォトダイオード３４を更に含み、これは、逆バイアスされ、表示素子２０によって発せられる光に応答し、記憶コンデンサ２４に蓄積される電荷を、表示素子２０が発する光に依存して、このフォトダイオードで発生する光電流により減衰させるように動作する。フォトダイオードはコンデンサ２４に記憶されたゲート電圧をディスチャージし、ＴＦＴ２２のゲート電圧がＴＦＴのしきい電圧に到達すると、表示素子２０は、もはや発光せず、記憶コンデンサはディスチャージを停止する。電荷がフォトダイオード３４からリークする速度は表示素子の光出力レベルの関数であり、フォトダイオード３４は光検出フィードバックデバイスとして機能する。
【００３４】
フォトダイオードフィードバック構造は、所与の駆動電流に対し生成される光出力レベルに関する表示素子の動作効率を低減させる表示素子エージングの劣化の影響を補償するために使用される。斯かる劣化によって、より長く且つ過度に駆動する表示素子は輝度が低減し、これによって表示不均一性が生じる。フォトダイオード構造は、最大でフレーム期間に対応する駆動期間の表示素子からの集積された全光出力を適切に制御することによって、これらの影響を相殺する。アドレス期間に続く駆動期間の間に光を発生するために表示素子にエネルギーが与えられる時間の長さは、劣化の影響が低下するように、表示素子の現在の駆動電流発光レベル特性、および印加されたデータ信号のレベルに従って調整される。劣化した表示素子即ち薄暗い表示素子に対し、画素駆動回路は、劣化していない表示素子即ち明るい表示素子よりも長い期間エネルギーを付与し、装置動作の延長された期間に渡って平均輝度を同じに保つことができるようにする。
【００３５】
駆動期間の平均光出力はフォトダイオード３４の効率（画素のアレイ全体に渡って十分に均一である）に依存し、ＬＥＤ素子の効率には依存しない。しかし、この出力は、駆動ＴＦＴ２２のしきい電圧にも依存し、これは画素ごとに異なることがあるので、表示の不均一性が生じる場合がある。図２の画素回路は、適度な平均輝度を達成するために、効率のよいフォトダイオード（典型的にはアモルファスシリコンpinダイオード）および比較的高いピーク輝度も必要である。記憶コンデンサ２４に蓄積される電荷の減衰は、駆動期間の大部分の間、比較的低い輝度レベルで回路が動作することも意味する。それ故に、回路は、ＬＥＤを低効率で動作させ、したがって、エージングを増進させる。
【００３６】
図３は、本発明による表示装置の画素回路１０の一実施例を示しており、もっと具体的には、表示装置に使用される外部光学フィードバック方法の基本原理を示す。この画素回路には、画素において表示素子２０からの光出力を検出するために、ここではフォトダイオード４０の形態の感光デバイスが使用される。データ信号記憶コンデンサ２４から分離している記憶コンデンサ４４は、フォトダイオード４０に接続されており、表示素子２０からの光がフォトダイオード４０に当たる結果として生成された電荷を蓄積する。この記憶コンデンサ４４は、別個の部品ではなく、フォトダイオードに内在した自己容量とすることもできるだろう。コンデンサ２４に蓄積される電荷量は、画素の輝度によって決定され、それに応じて変化する。
【００３７】
フォトダイオード４０は、一端が電圧供給部、ここでは電源ライン３２に接続され、他端はスイッチングＴＦＴ４５を通じて検出列ライン４６に接続されており、このスイッチングＴＦＴ４５の動作は、読出制御ライン４８上の制御信号によって制御される。このライン４８は、同じ行の全ての画素のスイッチ４５が同時に動作するように当該行の全ての画素によって共有されており、検出ライン４６は同じ列の全ての画素によって共有されている。コンデンサ４４によって蓄積される電荷は、スイッチ４５の動作によってライン４６を介して画素アレイの外部の回路に読み出され、その回路において、その電荷が測定され、画素に供給されるべきデータ信号の調整量を決定するときに使用される。したがって、図２の回路とは異なり、画素回路の光出力検出部は、回路の電流源部とは直接には関連していないことが明らかである。
【００３８】
画素は、駆動ＴＦＴ２２と表示素子２０との間に、分離用ＴＦＴ３６を更に含む。このＴＦＴ３６は、そのゲートに接続され同じ行の他の画素によって共有される制御ライン３７上のスイッチング信号によって、表示素子２０を駆動ＴＦＴ２２から分離するために開き、又は、駆動ＴＦＴが表示素子を駆動して光出力を発生することができるように閉じることができる。アドレス期間の間に光が生成されないように、したがって、電源ライン３２を電流が流れないように、画素をデータ信号でアドレスする間、スイッチ３６によって表示素子２０をオフに維持することが可能である。これによって、ライン３２に生じる電圧降下およびその結果として生じるクロストークの可能性が回避される。
【００３９】
好ましい動作モードでは、表示素子２０は、ＴＦＴ２２により供給される電流によってエネルギーが与えられて、光出力を発生し、フォトダイオード４０は、フォトダイオード４０への照射から得られる電荷がコンデンサ４４に蓄積されるように、スイッチングＴＦＴ４５が開いたままに維持されることによって検出ライン４６から切り離される。このようにして、有用な電荷信号が蓄積され、読出しをより簡単に行うことができる。スイッチングＴＦＴ４５を閉じて検出ライン４６を介した電荷の読出しは、電流又は電圧の形態の信号の読出しよりも好ましい。その理由は、ライン４６に接続され信号のレベルの指標を提供する増幅回路の感度をさらに大きくでき、得ることが可能なダイナミックレンジをかなり大きくできるからである。
【００４０】
図３の回路により提供される光学フィードバック情報により、駆動トランジスタのしきい電圧、駆動トランジスタの移動度、および表示素子のエージングの補償が可能になる。上記のように、しきい電圧の変化はデータ−電圧／輝度曲線のシフトを引き起こし、このしきい電圧の変化はデータ電圧のシフトにより調整可能である。移動度の変化およびＬＥＤ効率の変化によって、曲線の勾配が変化し、データのスケール変更が必要になる。トランジスタの移動度の変化およびＬＥＤ効率の変化は同じように作用し、重要なのはそれらの積である（トランジスタの移動度の変化およびＬＥＤ効率の変化は同じように作用するので、移動度の増加はＬＥＤ効率の減少とはちょうど反対に働く）。この積は、以下で「見かけの移動度」と呼ばれる。
【００４１】
アレイの画素のＴＦＴ２２のしきい電圧レベルおよび移動度の指標を提供する目的で、表示装置は、異なる輝度レベルの一連の単色フィールド画像（少なくとも２つ）を生成するように駆動できる。スイッチ４５を動作させることによって、各単色フィールド画像に対する画素のフォトダイオードの記憶コンデンサ４４に記憶される信号が、検出ライン４６を介して読み出される。斯かる読出しは１つの行の画素に対して同時に行われ、複数の単色画像フィールドのうちの１つのフィールドに対して行ごとに記憶された電荷が順に読み出され、さらに次の単色画像フィールドに対して行ごとに記憶された電荷が順に読み出される。これによって、各画素から得られるデータから、以下に詳細に記載されているようにして、画素アレイの駆動ＴＦＴ２２の移動度およびしきい電圧を計算できる。多結晶シリコン型ＴＦＴを有する駆動ＴＦＴ２２の場合、これらの値は時間の経過とともに大きくは変化しないので、この演算は、ごく時折、又はおそらく装置を製造する時点のみに、実行する必要があるだけであろう。表示装置の寿命の間に、適切な間隔で、例えば、装置の電源を入れるたびに、しきい値／移動度で補正された単色フィールド画像で動作させて検出電荷を再び読み出すように装置を構成できる。このとき、表示画像の不規則性は、おそらく、表示素子のＥＬ材料のエージングの影響によるものだけであり、適切な画像データ補正によってキャンセルできるだろう。アモルファスシリコンＴＦＴを有する駆動ＴＦＴの場合、装置の寿命の間の個々の画素の駆動レベルによって、特性が変化する場合があり、斯かる読出処理はもっと頻繁に行われることが好ましい。
【００４２】
図４は、図３の画素回路の好ましい実現例を概略的に示す。ここで、データ信号の供給と画素からの電荷信号の読出しとの両方に対して、同じ列ライン１４／４６が使用される。また、一つの行の画素のスイッチングＴＦＴ４５と３６との両方に対して、同じ行アドレスラインが使用される。これによって、画素の開口を増加させることが可能になる。
【００４３】
図５は図３の画素回路の修正形態を示す。図５では、光検出デバイスとして、フォトダイオード４０の代わりに、フォトトランジスタ５０が使用されており、フォトトランジスタ５０のゲートは表示素子２０のアノードに結合されている。スイッチ４５は、スイッチ３６（ｎ型）とは反対の導電型式（ｐ型）である。
【００４４】
アレイの各画素の光フィードバックデータを取得するために上記の図５の画素回路を動作させる方法の一例を以下に記載する。表示装置は、画素から均一なグレーレベル画像を生成するために、通常は適切なデータ信号を用いて、先ず、行の画素を行ごとにアドレスするが、スイッチＴＦＴ３６はアドレスの間オフであり、次の表示フェーズでオンになり、表示素子へのエネルギー付与および発光が可能になる。次いで、行ごとに、スイッチ３６が、スイッチ制御ライン３７を介して開くように動作する。これは、各行の画素を消光する効果を有する。各列のスイッチ３７の切換えと同時に、スイッチングＴＦＴ４５は、行の画素のコンデンサ４４を同時に共有列ライン１４／４６に接続するように、相補的に動作する。次いで、検出処理に備えて、蓄積された電荷をリセットできる。これによって、コンデンサ４４のリセット動作が行われ、検出動作の明確な開始点が与えられる。
【００４５】
各行がアドレスされなくなると、その行の画素のＥＬ表示素子は再び発光し、これらの画素の記憶コンデンサ４４での電荷の集積が始まる。所定の発光期間の終了時に、表示装置は行ごとにアドレスされ、表示素子がオフになる。このようにして、蓄積した電荷を乱すことなく、電荷の集積の終了を正確に設定できる。次いで、この電荷を次の期間でゆっくりと読み出すことができる。
【００４６】
同じ機能を達成するのに表示装置および画素を別の方法で動作させることが可能であり、別の画素回路の設計を使用することも可能である。
【００４７】
上記のようにして得られる光フィードバック情報を使用する多くの方法を以下に記載する。
【００４８】
第１の実現例において、６フレームの間に渡って動作する画素によってフィードバック情報が得られ（各フレームは均一の画像に駆動される）、これによって、光フィードバック情報が異なる表示駆動条件に対して得られる。以下に記載されるように、これらのフレームは異なる３つの画像輝度レベルを表し、各輝度レベルは異なる２つの集積期間を有する。６個のフレームは、以下の条件に対して光学フィードバック情報を提供する。
１．  画素データが無く（画素がオフ）、フルフレーム時間後にサンプリングされる。
２．  最大画素データ（画素が完全にオン）であり、フルフレーム時間後にサンプリングされる。
３．  中間画素データ（画素が半オン（medium on））であり、フルフレーム時間後にサンプリングされる。
４．  画素データが無く（画素がオフ）、ハーフフレーム時間後にサンプリングされる。
５．  最大画素データ（画素が完全にオン）であり、ハーフフレーム時間後にサンプリングされる。
６．  中間画素データ（画素が半オン）であり、ハーフフレーム時間後にサンプリングされる。
【００４９】
各画素に対しこの６個のフィードバックデータ値の組を使用して、しきい電圧変化、移動度の変化、表示素子のエージング、および漏れ電流の影響も補正する画素駆動データの補償方式を得ることができる。
【００５０】
ハーフフレーム期間の光出力とフルフレーム期間の光出力との差を考慮することによって、キックバックの影響とともに漏れ電流の影響を補償することができる。したがって、新たな３つの値が得られる。
７．  画素データが無い（画素がオフ）ときの、フルフレーム時間での値とハーフフレーム時間での値との差（１−４の値）。
８．  最大画素データ（画素が完全にオン）のときの、フルフレーム時間での値とハーフフレーム時間での値との差（２−５の値）。
９．  中間画素データ（画素が半オン）のときの、フルフレーム時間での値とハーフフレーム時間での値との差（３−６の値）。
【００５１】
画素データが無いときの光フィードバック信号を基準値として使用することによって、外部光が画素内のフォトダイオードに与える影響も考慮することができる。したがって、コンデンサに蓄積される電荷量を表す２個の新しい値が得られる。
Ｑ１．周辺光の補償がされた最大画素フィードバックデータ（８−７の値）。
Ｑ２．周辺光の補償がされた中間画素フィードバックデータ（９−７の値）。
【００５２】
これらの計算は、外部光の影響を取り除くが、他に漏れ電流の影響も取り除く。２個の値Ｑ１およびＱ２は、それぞれ上記の補償によるデータ値Ｖ１およびＶ２における蓄積電荷を表す。この２つの値は電荷値であり、各画素のフォトダイオード・コンデンサの電荷の測定により得られる。電荷ドメインでの読出しを可能とすることによって、高い信号／ノイズ比を得ることができ、電荷を蓄積して良好な信号レベルを提供することが可能となる。
【００５３】
飽和状態でのトランジスタに対して、ドレイン−ソース電流は以下の式で与えられる。
Ｉｄ＝ｋμ（Ｖｄ−Ｖｔ）２
【００５４】
ポリマーＬＥＤ効率（ηｐｌ）およびフォトダイオード効率（ηｐｄ）を考慮すると、フレーム時間（Ｔｆｒ）の間に蓄積した電荷は以下の式で表されるＱｓｔに等しい。
Ｑｓｔ＝Ｔｆｒ・ηｐｄ・ηｐｌ・ｋμ（Ｖｄ−Ｖｔ）２
【００５５】
この式に、コンデンサに蓄積される電荷に関して得られる２つの値を代入する。
Ｑ１＝Ｋ・μ・ηｐｌ（Ｖ１−Ｖｔ）２
Ｑ２＝Ｋ・μ・ηｐｌ（Ｖ２−Ｖｔ）２
【００５６】
Ｋは、フレーム期間とフォトダイオード効率とを考慮した定数であり、フレーム期間およびフォトダイオード効率は、実質的に一定である。これらの式は、トランジスタの移動度とＬＥＤ効率との積の項を含んでおり、これは先に説明した「見かけの移動度」である。この見かけの移動度は、ＬＥＤのエージングとトランジスタの移動度の変化との影響が組み合わされたものを本質的に表している。これらの２個の電荷値によって、以下のしきい電圧が得られる。
【数１】
2007501953.tif 000003
【００５７】
これらの２個の値によって、以下の「見かけの移動度」も得られる。
Ｋ・μ・ηｐｌ＝Ｑ２／（Ｖ２−Ｖｔ）２
【００５８】
ディスプレイ全体から得られたＱの値を知ることによって、所望の表示輝度の平均値を見つけることができる。これは、輝度に対するＱの全体のγ曲線を計算するために使用することができる。
【００５９】
先に説明されたパラメータの計算によって、補正方式をディスプレイに適用することが可能である。要求されるＱの値（要求されるディスプレイの輝度を表す）に使用されるべきデータ電圧は、次のような画素特性を用いて計算するるとができる。
Ｖｄａｔａ＝Ｖｔ＋（Ｑｄｅｓｉｒｅｄ／Ｋ・μ・ηｐｌ）１／２
【００６０】
したがって、データは決定されたしきい電圧に応じてシフトし、移動度／エージングを考慮した「見かけの移動度」パラメータに応じて増減する。
【００６１】
この補正方式は異なる表示条件での２つの光学的フィードバック測定値を必要とし、これらの２つの自由度により、しきい電圧および移動度／エージングパラメータを決定することが可能となる。上記の方法は６個の初期測定値を使用して、２つの必要なフィードバック値を高い精度で得、種々の影響を補償する。しかし、漏れ電流の大きさ、外部光の影響、およびキックバックの影響次第では、もっと単純な補償方式を使用して２つの必要なフィードバック値を得ることができる。例えば、３個又は４個の測定値で十分であろう。
【００６２】
ポリシリコン駆動トランジスタでは、「見かけの移動度」は時間とともに変化するが、しきい電圧は比較的ほとんど変化しない。
【００６３】
この場合しきい電圧はほとんど変化しないと考えることができるので、しきい電圧を初期のセットアップ手続きの間に決定し、次いでフレーム記憶部に記憶することができる。見かけの移動度のみが、使用している間にシフトする。この観点から、単純化された演算方式を、以下に記載したように考えることができる。この演算方式によって、初期のセットアップ手続きの間、又は製造中に、上記のように複数のフレームでの測定値が与えられ、次いで、ＬＥＤエージングの影響と駆動ＴＦＴの移動度の変化の影響とを漸次補償するために、ディスプレイを使用している間にもっと基本的な電荷測定値が使用される。
【００６４】
したがって、製造時に、ディスプレイは、しきい電圧および見かけの移動度を測定するために（および、任意に、外部光の影響を取り除くために）、上記のように動作が行われ、測定が行われる。次いで、値が記憶され、この後、しきい電圧シフト値は変わらない。
【００６５】
使用開始時において、ディスプレイはＬＥＤのエージングの差による明らかな焼き付きがなく均一である。使用している間、ＬＥＤは経年変化し、見かけの移動度の値が不正確になる。しきい電圧を補償するためにデータをシフトした場合、見かけの移動度を測定するのに一つの測定値で十分であり、これを使用して画素駆動データを適宜変更することができる。これは、通常の使用中に、行ごとに実行できる。
【００６６】
この連続的な測定はさまざまな方法で行うことができ、１つの好ましい実現例を以下に記載する。
画素の行（行「ｎ」）は、そのフォトセンサの記憶コンデンサがリセットされるように、最初にリセットされる。次いで、ディスプレイが普通に動作する。したがって、データが行ごとに画素にロードされ、各行の画素が同時に照明する。行「ｎ」のフォトセンサは、輝度をサンプリングし、フォトセンサの記憶コンデンサに電荷を蓄積する。
【００６７】
ディスプレイが次のフレームの輝度データでアドレスされるとき、フォトセンサの記憶コンデンサに関する電荷データは維持される。このようにして、フォトセンサは多くのフレームに渡って集積を行い、１フレームの測定よりも大きいフィードバック信号を得ることができる。
【００６８】
駆動システムは、画素がリセットされてから経過した全フレームに対する行の各画素のフォトセンサの効率および各画素の輝度を認識しているので、行「ｎ」の画素に蓄積されている電荷を正確に予測することができる。
【００６９】
駆動システムが、行「ｎ」の画素が次のフレームの後に飽和すると（後続するフレームのデータを用いて）判定すると、駆動システムは読出しリクエストを送る。この飽和は、フォトセンサの記憶コンデンサの完全なチャージ又はディスチャージを表す。読出しリクエストに応答して、現在のフレームの終わりに、行「ｎ」は読出し動作が行われる。
【００７０】
次いで、行「ｎ」から得られる新しいフィードバックデータが使用されて当該行の画素の新たな見かけの移動度データを計算し、次いでこのデータは、先に記憶されたデータを取り替えるのに使用される。この先に記憶されたデータは、製造時に記憶されたデータ又は最後に更新された見かけの移動度データである。
【００７１】
見かけの移動度データは、初期のセットアップ測定からの情報を使用し、しきい電圧およびフォトダイオード効率などの幾つかのパラメータが一定であると仮定することによって、一回の電荷測定から得ることができる。
【００７２】
行「ｎ」のデータの収集が終了した後、次いで行「ｎ＋１」のフォトダイオード・コンデンサがリセットされ、この動作を行ごとに続けることができる。システムは、各行に対して順に、行に対するデータを計算して集積し、行が上記のようにまさに飽和しようとしているときをモニターする。
【００７３】
このモニタリング方式は、同時に、複数のフレームのインターバルで、１つの行の画素に対してリセットおよび読出パルスを必要とする。飽和状態に近いフォトダイオード容量をチャージすることによって、読出動作の回数を最小にし、より大きな電荷量が測定され、これは読出しおよびデータ処理を単純にする。
【００７４】
読出動作は連続するフィールドの間のフィールドブランク期間に実行することができるので、読出動作は駆動方式のタイミングに影響を与えない。これは、フィールドブランク期間の間に一つの行パルスだけを必要とすることで行うことが可能であり、フィードバックデータは異なるブランク期間の間に、異なる行から収集される。しかし、フィールドブランク期間に読み出すことは必須ではない。読出動作は短く、したがって、駆動方式によっては他の時間に行うことができるだろう。
【００７５】
この方法の変形例では、ディスプレイから、ランダムに又は連続的に、一つの画素を選択することができる。次いで、この画素は、リセットされ、駆動し、モニターされ、読み出されるだろう。これは、この画素が存在している行全体をリセットし、行全体を読み出すが、当該行の他の画素からの情報は破棄する。
【００７６】
上記で概説された方法を説明するために、図６が使用される。上のグラフは、数フレームの間の所与の行（行ｎ）の１つの画素の輝度を示す。画素は、時間とともに変化するビデオデータを表示している。真中のグラフは、この時間でフォトセンサの記憶コンデンサに蓄積される電荷量を示す。電荷の増加速度は、図示されているように、画素の輝度に依存する。このグラフにおいて、破線の水平線は、画素の飽和電荷量を表している。
【００７７】
下のグラフは、ディスプレイのアドレスフェーズを示す。各アドレスフェーズは各行の画素の行アドレスパルスを含んでおり、行ｎの行アドレスパルスのタイミングはセクション６０によって表されており、他の全ての行の行アドレスパルスはセクション６２のタイミングである。
【００７８】
パルス６４は行ｎの読出パルスを示し、パルス６６は行ｎ−１の読出パルスを示す。
【００７９】
１つの行が読み出されるとき、次の行は測定に備えてリセットされる。したがって、パルス６６は行ｎ−１の読出しを実現するが、行ｎのフォトダイオードの記憶コンデンサのリセットも行う。通常のデータは、図示されている始めの４つのフレームにわたって行ｎに提供され、フォトセンサは各フレームの間に光をサンプリングする。記憶コンデンサは電荷を蓄積し、上記のように数フレームに渡ってこの電荷を集積する。
【００８０】
駆動システムは、行ｎの画素毎のフォトセンサの記憶コンデンサに電荷がおよそどれだけ蓄積されるかをモニターする。４番目のフレームの終わりにおいて、図６で説明されている画素が最も電荷が蓄積された画素であると仮定すると、駆動システムは、別のフレームで画素が飽和するであろうということを予測することができる。この飽和は、図６の真中のグラフの外挿破線で示されており、この破線は飽和レベルと交差している。これが、行ｎの読出しパルス６４のトリガになる。この読出しパルスは、そのフレームでの全ての行のアドレス終了後に、図示されているようにフィールドブランキング期間６８で生じさせることができる。これによって行ｎ上の画素が読み出され、次の数フレームにわたる集積および測定に備えて行ｎ＋１がリセットされる。
【００８１】
図７は、１つの可能な駆動システムのアーキテクチャを示す。
【００８２】
画素のデータは、輝度データ入力部１００から入力される。このデータは電荷計算ユニット１０２に供給される。このユニット１０２は、フォトセンサが次のフレームの間に電荷をどれだけ発生するかを決定する。
【００８３】
次に、この結果が積分器１０４に供給され、この積分器が記憶する値は、次のフレームでいずれかの画素が飽和するかどうかを評価する飽和予測器１０６によりモニターされる。いずれかの画素が飽和する場合、駆動システムは、データがディスプレイにロードされる前に、リセットおよび読出しユニット１０７を用いて、次の機会に行を読み出す。
【００８４】
データは補償機能ユニット１０８にも供給される。このユニット１０８は、フレームからしきい電圧Ｖｔおよび移動度データを得、補償のためにデータ値を記憶して補正する。
【００８５】
この補正されたデータは、ディスプレイへの入力に備えてラインストア１１０（又は、アドレス方式によっては、フレームストア）に供給される。行が読み出されない場合は、このデータは補正アドレス方式でディスプレイに渡される。
【００８６】
行が読み出されると、電荷増幅器１１２は行の全ての画素からのデータを測定し、このデータをＶｔ計算器１１４および移動度計算器１１６に送る。これら計算器は、製造時又は使用時に測定出力データを受け取り、フレームのグループでの予測された集積電荷を受け取り、画素の移動度およびしきい電圧を算出する。これらの値は、それぞれのフレームストア１１８、１２０に送られて記憶され、次の補償動作に備える。
【００８７】
図７では、システムによって実行される機能はユニットに分割されている。実際、計算は全てプロセッサで実行され、図面は説明のためだけの目的である。データ補正は、例えば別個の駆動チップを使用して、デジタル領域で完全に行うことができる。
【００８８】
上記の画素回路は、多結晶シリコンＴＦＴが使用されるものである。アモルファスシリコンＴＦＴを使用するのに適した他の変形が可能である。この場合、駆動ＴＦＴのしきい電圧ドリフトおよびＬＥＤ材料劣化を補償するために、検出読出し方式を使用することもできるだろう。
【００８９】
図８は、アモルファスシリコン技術の使用に適した画素回路の変形例を示す。スイッチライン３７はスイッチ３６を制御し、このスイッチ３６は、ここでは画素の駆動ＴＦＴ２２と直列ではなく並列に接続されている。補正データ電圧が駆動ＴＦＴ２２に設定されるように、アドレスフェーズの間、スイッチ３６が閉じることによって、表示素子２０のアノードがハイ、即ち電源ライン３２の電圧に引き上げられる。フォトトランジスタ５０は、使用される駆動方式に依存して、そのゲートを画素回路の適切なノードに接続することによって、又は場合によってはそのゲートを前の行の画素に接続することによって、バイアスすることができる。次いで、画素は先に記載した実施例と同様のやり方で動作する。しかし、この場合、表示装置は単に製造段階で補正されるのではなく、使用している間に定期的に補正される。得られる補正は、しきい電圧ドリフトとＬＥＤ材料劣化との両方に対応したものでなければならない。
【００９０】
図９は、図３、図４、図５、および図８の実施例の画素回路のうちのいずれかの回路を使用した表示装置において、必要な補正を実行し、画素に供給する調整されたデータ信号を得るための、画素の外部の回路の別の構成を概略的に示す。この回路は列ドライバ回路１８に組み込まれることが好ましく、便利である。
【００９１】
表示装置が検出モードであるとき、検出ライン４６又は結合された検出およびデータのライン１４／４６を介して電荷が読み出され、１つの画素の電荷が電荷検出増幅器７０を使用して測定される。増幅器の出力はＡＤコンバータ７２に供給され、その結果、読み出された電荷のレベルを示すデジタルデータが得られ、これが対応するルックアップテーブル（ＬＵＴ）７４、７６に記憶される。表示装置のプログラミングの間に、ＬＵＴ７４および７６に関連する記憶部８０および８２からの駆動ＴＦＴ２２のしきい電圧および移動度に関するデータとＬＥＤ材料劣化に関するデータは、８４において結合され、加算器８８において画素データに加算される。この画素データは、列ドライバ回路１８で得られ、この補正回路の入力部８６に供給されるデータである。次いで加算器８８により出力される適切に補正されたデータ信号が、ＤＡコンバータ９０およびバッファ９を介して、画素に供給するためのデータ信号ライン１４に供給される。
【００９２】
列ライン１４／４６からの電荷の読出し、および列ライン１４／４６へのデータ信号の供給は、互い違いに動作するスイッチ９２および９４によって制御される。
【００９３】
画素の各列は、同様の補正回路に関連している。
アモルファスシリコンＴＦＴ画素回路の場合、一組のデータのみが存在し、この一組のデータは、しきい電圧とＬＥＤ材料の劣化との両方のオフセットを含む。
【００９４】
しかし、多結晶シリコンＴＦＴおよびアモルファスシリコンＴＦＴ並びに微結晶シリコンＴＦＴを使用した回路を使用することもできる。
【００９５】
フォトダイオード４０は、好ましくはｐｉｎデバイスである。
【００９６】
本発明の開示を読むことにより、当業者にとって他の修正例が明らかであろう。斯かる修正例は、アクティブマトリックスＥＬ表示装置およびその表示装置用の構成部品の分野で既に知られている他の特徴であって、明細書に記載されている特徴の代わりに又は当該特徴に加えて使用することができる他の特徴を含むことができる。
【図面の簡単な説明】
【００９７】
【図１】アクティブマトリックスＥＬ表示装置の一実施例の概略図である。
【図２】画素回路の既知の形態を示す図である。
【図３】本発明による表示装置の実施例の画素を概略的に示す図である。
【図４】本発明による表示装置の実施例の画素を概略的に示す図である。
【図５】本発明による表示装置の実施例の画素を概略的に示す図である。
【図６】フィードバック情報を取得する方法を説明するための図である。
【図７】図６を基準にして説明される方法を実現するシステムを示す図である。
【図８】本発明による表示装置の一実施例において、別の画素回路を示す図である。
【図９】本発明による表示装置の一実施例において、画素に供給されるデータを調整するための、画素の外部の回路を概略的に示す図である。
【図１】
2007501953.tif 000004
【図２】
2007501953.tif 000005
【図３】
2007501953.tif 000006
【図４】
2007501953.tif 000007
【図５】
2007501953.tif 000008
【図６】
2007501953.tif 000009
【図７】
2007501953.tif 000010
【図８】
2007501953.tif 000011
【図９】
2007501953.tif 000012
【国際調査報告】
2007501953.tif 000013
2007501953.tif 000014
2007501953.tif 000015