(57)【要約】現存のＤＶＤ及びＣＤプレーヤでは、アダプテーション及びタイミング復帰用の制御ループが必要である。二次元の光学式記録の場合、ストライプ状のビタビ検出器の形態のＰＲＭＬ検出を用いる為に、このような制御ループには欠点がある。このような検出器は、外側の行からブロードスパイラルの中心に向うにつれて増大する検出遅延を導入する。データブロックの第１領域からエラー信号を決定する帰還ループを配置し、この第１領域は、エラー信号を最短の期間内で決定しうる領域とする。
2007524179.tif 000002
【特許請求の範囲】
【請求項１】
記録担体におけるＮ次元のデータブロックに記録されたデータのブロックに含まれる信号のパラメータを制御する帰還制御ループであって、記録担体から情報を受ける入力端と、この情報からエラー信号を取り出すエラー信号取り出し手段とを有する当該帰還制御ループにおいて、
この帰還制御ループは、Ｎ次元のデータブロックの第１領域からエラー信号を決定するように構成され、この第１領域は、エラー信号を最短期間内で決定しうる領域とすることを特徴とする帰還制御ループ。
【請求項２】
請求項１に記載の帰還制御ループにおいて、
この帰還制御ループが高帯域幅の制御ループであることを特徴とする帰還制御ループ。
【請求項３】
請求項１又は２に記載の帰還制御ループにおいて、
前記第１領域が、Ｎ次元のデータブロックに相当するガードバンド領域であることを特徴とする帰還制御ループ。
【請求項４】
請求項１〜３のいずれか一項に記載の帰還制御ループにおいて、
この帰還制御ループは、第２領域からの信号のパラメータを、第１領域から取り出したエラー信号に基づいて制御するように構成されていることを特徴とする帰還制御ループ。
【請求項５】
請求項４に記載の帰還制御ループにおいて、
この帰還制御ループは更に、第２領域からの信号のパラメータを、この第２領域から取り出したエラー信号に基づいて制御するように構成されていることを特徴とする帰還制御ループ。
【請求項６】
請求項４又は５に記載の帰還制御ループにおいて、前記第２領域がＮ次元のデータブロックであることを特徴とする帰還制御ループ。
【請求項７】
請求項６に記載の帰還制御ループにおいて、
前記第２領域からの信号のパラメータが、エラー信号を用いて均一に制御されるようになっていることを特徴とする帰還制御ループ。
【請求項８】
請求項４又は５に記載の帰還制御ループにおいて、
この帰還制御ループは、第２領域からの信号のパラメータを、第１領域から取り出したエラー信号と、第３領域から取り出した他のエラー信号とに基づいて制御するように構成されていることを特徴とする帰還制御ループ。
【請求項９】
請求項８に記載の帰還制御ループにおいて、
前記第２領域がＮ次元のデータブロックであることを特徴とする帰還制御ループ。
【請求項１０】
請求項８に記載の帰還制御ループにおいて、
前記第２領域からの信号のパラメータが、第１領域から取り出した前記エラー信号と第３領域から取り出した前記他のエラー信号との平均を用いて均一に制御されるようになっていることを特徴とする帰還制御ループ。
【請求項１１】
請求項８に記載の帰還制御ループにおいて、
前記第２領域からの信号のパラメータが、前記第１領域及び前記第３領域に対する前記第２領域の位置に基づいて、前記エラー信号と前記他のエラー信号との間の補間を行うことにより取り出された補間エラー信号を用いて制御されるようになっていることを特徴とする帰還制御ループ。
【請求項１２】
請求項１〜１１のいずれか一項に記載の帰還制御ループにおいて、
この帰還制御ループが、前記入力端から情報を受ける入力端と、エラー信号をこの帰還制御ループに供給する出力端とを有する検出器を具えていることを特徴とする帰還制御ループ。
【請求項１３】
請求項１２に記載の帰還制御ループにおいて、
この帰還制御ループが帰還判定同期回路であることを特徴とする帰還制御ループ。
【請求項１４】
請求項１２に記載の帰還制御ループにおいて、
前記第１領域とは異なる前記Ｎ次元のデータブロックの第４領域からエラー信号を決定するために、前記帰還制御ループを補足する他の制御ループが配置されていることを特徴とする帰還制御ループ。
【請求項１５】
記録担体におけるＮ次元のデータブロックに記録されたデータのブロックに含まれる信号のパラメータを制御する帰還制御ループでパラメータを制御するパラメータ制御方法において、このパラメータ制御方法が、
記録担体から情報を受ける工程と、
この情報からエラー信号を取り出す工程と、
Ｎ次元のデータブロックの第１領域であって、エラー信号を最短の期間で決定しうる領域であるこの第１領域からエラー信号を決定する工程と、
この決定したエラー信号に基づいてパラメータを制御する工程と
を具えることを特徴とするパラメータ制御方法。
【請求項１６】
請求項１５に記載のパラメータ制御方法において、
前記情報からエラー信号を取り出す前記工程が、Ｎ次元のデータブロックに対応するガードバンド領域から前記情報を選択する工程を有していることを特徴とするパラメータ制御方法。
【請求項１７】
請求項１５又は１６に記載のパラメータ制御方法において、
前記決定したエラー信号に基づいてパラメータを制御する前記工程が、前記第１領域から決定された前記エラー信号に基づいて第２領域からの信号のパラメータを制御する工程を有していることを特徴とするパラメータ制御方法。
【請求項１８】
請求項１７に記載のパラメータ制御方法において、
前記第２領域を前記Ｎ次元のデータブロックとすることを特徴とするパラメータ制御方法。
【請求項１９】
請求項１８に記載のパラメータ制御方法において、
前記第２領域からの信号のパラメータを、前記エラー信号を用いて均一に制御することを特徴とするパラメータ制御方法。
【請求項２０】
請求項１６に記載のパラメータ制御方法において、
前記決定したエラー信号に基づいてパラメータを制御する前記工程が、前記第１領域から決定した前記エラー信号と第３領域から取り出した他のエラー信号とに基づいて、第２領域からの信号のパラメータを制御する工程を有することを特徴とするパラメータ制御方法。
【請求項２１】
請求項２０に記載のパラメータ制御方法において、
前記第２領域を前記Ｎ次元のデータブロックとすることを特徴とするパラメータ制御方法。
【請求項２２】
請求項２０に記載のパラメータ制御方法において、
前記第２領域からの信号のパラメータを、前記第１領域から決定した前記エラー信号と前記第３領域から取り出した前記他のエラー信号との平均を用いて均一に制御することを特徴とするパラメータ制御方法。
【請求項２３】
請求項１９に記載のパラメータ制御方法において、
前記第２領域からの信号のパラメータを制御する前記工程が、
前記第１領域及び前記第３領域に対する前記第２領域の位置に基づいて、前記第１領域から決定した前記エラー信号と前記第３領域から取り出した前記他のエラー信号との間の補間を取り、補間エラー信号を得る工程
を有することを特徴とするパラメータ制御方法。
【請求項２４】
請求項１５〜２３のいずれか一項に記載のパラメータ制御方法において、
情報からエラー信号を取り出す前記工程が、情報から符号を検出するとともにエラー信号を帰還制御ループに供給する工程を有していることを特徴とするパラメータ制御方法。
【請求項２５】
請求項２３に記載のパラメータ制御方法において、前記帰還制御ループを帰還判定同期回路とすることを特徴とするパラメータ制御方法。
【請求項２６】
請求項１〜１４のいずれか一項に記載の帰還制御ループを具える光学式記録担体読取り装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録担体におけるＮ次元のデータブロックに記録されたデータのブロックに含まれる信号のパラメータを制御する帰還制御ループであって、この帰還判定同期制御ループが記録担体から情報を受ける入力端と、この情報からエラー信号を取り出すエラー信号取り出し手段とを有する当該帰還制御ループに関し、更に記録担体におけるＮ次元のデータブロックに記録されたデータのブロックに含まれる信号のパラメータを制御する帰還制御ループでパラメータを制御するパラメータ制御方法に関し、並びに帰還制御ループを具える光学式記録担体読取り装置に関するものである。
【０００２】
このような制御ループは、アダプテーション（適応）及びタイミングの復帰のために制御ループを必要としているＤＶＤ及びＣＤプレーヤから既知である。
【０００３】
二次元（２Ｄ）の光学式記録の場合、ストライプ状のビタビ検出器の形態のＰＲＭＬ検出を用いる為に、このような制御ループには欠点がある。このストライプ状のビタビ検出器によると、ブロードスパイラルの外側の行からその中心に向うにつれて検出遅延が増大する。判定同期モードで制御ループを高速にする場合、検出器により遅延が導入される為に、動作が不安定となる。更に、密度及び傾斜が大きい際に２Ｄ符号間干渉のスパンが大きくなるにつれ、２Ｄ等化器が大きくなり、これにより更に多くの遅延を導入する。更に、マルチプルパスマスタリングによる時間依存格子ひずみのような書込みチャネルの欠陥が生じると、ブロードスパイラル内の各行で独立してタイミングの復帰が必要となる。
【０００４】
本発明の目的は、二次元の光学式記録に用いるための安定な制御ループを提供することにある。
【０００５】
この目的を達成するために、本発明の帰還制御ループは、Ｎ次元のデータブロックの第１領域からエラー信号を決定するように構成され、この第１領域は、エラー信号を最短期間内で決定しうる領域とすることを特徴とする。
【０００６】
本発明では、例えば、ブロードスパイラルの区分としうる二次元データブロックの領域、例えば、行におけるデータの検出が、予め決定された順序で行われる為、検出が行われるデータブロックの領域を最初に選択し、この領域の検出結果に基づいて制御ループに対するエラー信号を確定するのが有利である。このようにすることにより、検出工程により生ぜしめられる遅延を最小にする場合に、制御ループの安定性が増大する。
【０００７】
本発明の帰還制御ループの例では、前記第１領域が、Ｎ次元のデータブロックに相当するガードバンド領域であることを特徴とする。
【０００８】
ガードバンド領域は、既知のデータを有し、従って、検出は既知のファクタを処理する必要がある為に、ガードバンド領域から検出を開始するのが有利である。ガードバンド領域を第１領域、すなわち、制御ループに対するエラー信号が取り出される領域として選択することにより、相乗効果が達成される。すなわち、検出に対する開始点を他の個所に選択するのに比べて、検出がより一層信頼的になると同時に、制御ループがより一層安定する。
【０００９】
本発明による帰還制御ループの例では、この帰還制御ループは、第２領域からの信号のパラメータを、第１領域から取り出したエラー信号に基づいて制御するように構成されていることを特徴とする。
【００１０】
Ｎ次元のデータブロックの各領域からエラー信号を取り出すことなしに、第１領域に関して行った検出から取り出したエラー信号がＮ次元のデータブロックの他の領域に対しても用いられる。これにより制御ループを著しく簡単にできるとともに、Ｎ次元のデータブロック全体に対する安定性を達成できる。その理由は、制御ループの安定性は、第１領域に関して行った検出により導入される遅延にのみ依存し、他の領域に関して行う検出により導入される遅延に依存しない為である。
【００１１】
本発明による帰還制御ループの例では、前記第２領域がＮ次元のデータブロックであることを特徴とする。
【００１２】
Ｎ次元のデータブロックの各領域からエラー信号を取り出すことなしに、第１領域に関して行った検出から取り出したエラー信号のみがＮ次元のデータブロックの他の全ての領域に対しても用いられる。これにより制御ループを著しく簡単にできるとともに、Ｎ次元のデータブロック全体に対する安定性を達成できる。その理由は、制御ループの安定性は、第１領域に関して行った検出により導入される遅延にのみ依存し、他の領域の何れに関しても行う検出により導入される遅延に依存しない為である。
【００１３】
解決策に至る基本的な条件は、高速なパラメータ変化をブロードスパイラル内の全ての行に対して共通にすることである。この条件は、チャネル内のこれらのパラメータ変化をもたらす物理的な機構の見識に基づくものである。例えば、（マークを含む情報層の頂面上にある）ディスクの被覆層の物理的な厚さが僅かに変化することにより、スパイラルにおける全てのビット行に共通な時間依存のチャネル変化を生ぜしめるおそれがある、すなわち、全てのビット行に対し共通な読出しスポットに、ある量の球面収差を発生させるおそれがある。この条件は、制御ループが、比較的小さい検出遅延のみを有する外側の行のみからの情報に基づいて全ての行に関する制御を行うようにするものである。
【００１４】
本発明による帰還制御ループの例では、前記第２領域からの信号のパラメータが、エラー信号を用いて均一に制御されるようになっていることを特徴とする。
【００１５】
本発明による帰還制御ループの例では、この帰還制御ループは、第２領域からの信号のパラメータを、第１領域から取り出したエラー信号と、第３領域から取り出した他のエラー信号とに基づいて制御するように構成されていることを特徴とする。Ｎ次元のデータブロックは、しばしば、１つよりも多いガードバンドを有する。例えば、ブロードスパイラルの形態の二次元のデータブロックは、ブロードスパイラルの両側に１つずつで計２つのガードバンドを有することができる。検出は各ガードバンドから同時に開始させるとともに、Ｎ次元のデータブロックの中心の方向で相互方向に向って進行させることができる。従って、種々のガードバンドに関して行われる各検出により導入される遅延は互いに等しくなる。実際のエラー信号の時間は相違しているが、各検出により取り出されるエラー信号の時間は等しくしうる。
【００１６】
複数のエラー信号を考慮することにより、追加の遅延は導入されることなしに、制御ループがより一層適切に応答されるようになる。
【００１７】
本発明による帰還制御ループの例では、前記第２領域からの信号のパラメータが、第１領域から取り出した前記エラー信号と第３領域から取り出した前記他のエラー信号との平均を用いて均一に制御されるようになっていることを特徴とする。
【００１８】
複数のエラー信号を考慮することにより、これら複数のエラー信号の平均が制御ループに対する適切な入力となり、１つのエラー信号を、第２領域からの信号のパラメータを均一に制御するのに用いうるようにする。その理由は、パラメータの最適な制御からのずれが平均で最小になる為である。
【００１９】
本発明による帰還制御ループの例では、前記第２領域からの信号のパラメータが、前記第１領域及び前記第２領域に対する前記第３領域の位置に基づいて、前記エラー信号と前記他のエラー信号との間の補間を行うことにより取り出された補間エラー信号を用いて制御されるようになっていることを特徴とする。
【００２０】
実際には、小さくて殆どゆっくりした変化が行相互間で生じる。これらのゆっくりした変化は、内側の行からの遅延情報に基づく補正ループにより補正される。これらの補正ループは、ガードバンドから取り出されたエラー信号間の補間により得られる内側の行に対する適切なエラー信号を評価することにより制御しうる。
【００２１】
Ｎ次元のデータブロックは、しばしば、１つよりも多いガードバンドを有する。例えば、ブロードスパイラルの形態の二次元のデータブロックは、ブロードスパイラルの両側に１つずつで計２つのガードバンドを有することができる。検出は各ガードバンドから同時に開始させるとともに、Ｎ次元のデータブロックの中心の方向で相互方向に向って進行させることができる。従って、種々のガードバンドに関して行われる各検出により導入される遅延は互いに等しくなる。実際のエラー信号の時間は相違しているが、各検出により取り出されるエラー信号の時間は等しくしうる。
【００２２】
複数のエラー信号を考慮することにより、追加の遅延は導入されることなしに、制御ループがより一層適切に応答されるようになる。
【００２３】
２つのガードバンドに関して行った検出により取り出されたエラー信号はデータブロックにおける極値を表わし、ガードバンド間の領域に対する適切なエラー信号はこれらの極値の補間により取り出すことができる。例えば、ブロードスパイラルが１２行を有し、そのうち行１及び１２がガードバンドである場合には、行１から取り出したエラー信号と行１２から取り出したエラー信号との差の４０％を行１のエラー信号に加える補間により、行４に対する適切なエラー信号を決定することができる。この補間は、行４に関して実行される検出を待つよりも極めて迅速となり、従って、行４に関して検出を行う場合の制御ループの安定性を高める。
【００２４】
本発明による帰還制御ループの例では、この帰還制御ループが、前記入力端から情報を受ける入力端と、エラー信号をこの帰還制御ループに供給する出力端とを有する検出器を具えていることを特徴とする。
【００２５】
検出器は制御ループに組み込むか、又は制御ループを検出器に直接結合することができる。これらの双方の場合、制御ループは、情報に関し検出を行った検出器からエラー信号を受ける。
【００２６】
本発明による帰還制御ループの例では、この帰還制御ループが帰還判定同期回路（ＤＤＦＬ）であることを特徴とする。
【００２７】
帰還判定同期回路では、導入される遅延が極めて大きく、この種の制御ループは特に、本発明を適用することにより恩恵を受けるものである。
【００２８】
本発明による帰還制御ループの例では、前記第１領域とは異なる前記Ｎ次元のデータブロックの第４領域からエラー信号を決定するために、前記帰還制御ループを補足する他の制御ループが配置されていることを特徴とする。
【００２９】
これらの２つの制御ループは、しばしば、安定性に関する特性が異なる場合に共同して用いられる。遅延が最小の第１領域から取り出したエラー信号を供給することにより、前記帰還制御ループが安定化される。他の共同する制御ループには他の領域からエラー信号を供給することができる。
【００３０】
本発明による帰還制御ループでパラメータを制御するパラメータ制御方法においては、このパラメータ制御方法が、
記録担体から情報を受ける工程と、
この情報からエラー信号を取り出す工程と、
Ｎ次元のデータブロックの第１領域であって、エラー信号を最短の期間で決定しうる領域であるこの第１領域からエラー信号を決定する工程と、
この決定したエラー信号に基づいてパラメータを制御する工程と
を具えることを特徴とする。
【００３１】
本発明によれば、例えば、ブロードスパイラルの区分としうる二次元データブロックの領域、例えば、行におけるデータの検出が、予め決定された順序で行われる為、検出が行われるデータブロックの領域を最初に選択し、この領域の検出結果に基づいて制御ループに対するエラー信号を確定するのが有利である。このようにすることにより、検出工程により生ぜしめられる遅延を最小にする場合に、制御ループの安定性が増大する。
【００３２】
本発明によるパラメータ制御方法の例では、前記情報からエラー信号を取り出す前記工程が、Ｎ次元のデータブロックに対応するガードバンド領域から前記情報を選択する工程を有していることを特徴とする。
【００３３】
本発明によるパラメータ制御方法の例では、前記決定したエラー信号に基づいてパラメータを制御する前記工程が、前記第１領域から決定された前記エラー信号に基づいて第２領域からの信号のパラメータを制御する工程を有していることを特徴とする。
【００３４】
本発明によるパラメータ制御方法の例では、前記第２領域を前記Ｎ次元のデータブロックとすることを特徴とする。
【００３５】
本発明によるパラメータ制御方法の例では、前記第２領域からの信号のパラメータを、前記エラー信号を用いて均一に制御することを特徴とする。
【００３６】
本発明によるパラメータ制御方法の例では、前記決定したエラー信号に基づいてパラメータを制御する前記工程が、前記第１領域から決定した前記エラー信号と第３領域から取り出した他のエラー信号とに基づいて、第２領域からの信号のパラメータを制御する工程を有することを特徴とする。
【００３７】
本発明によるパラメータ制御方法の例では、前記第２領域を前記Ｎ次元のデータブロックとすることを特徴とする。
【００３８】
本発明によるパラメータ制御方法の例では、前記第２領域からの信号のパラメータを、前記第１領域から決定した前記エラー信号と前記第３領域から取り出した前記他のエラー信号との平均を用いて均一に制御することを特徴とする。
【００３９】
本発明によるパラメータ制御方法の例では、前記第２領域からの信号のパラメータを制御する前記工程が、
前記第１領域及び前記第２領域に対する前記第３領域の位置に基づいて、前記第１領域から決定した前記エラー信号と前記第３領域から取り出した前記他のエラー信号との間の補間を取り、補間エラー信号を得る工程
を有することを特徴とする。
【００４０】
本発明によるパラメータ制御方法の例では、情報からエラー信号を取り出す前記工程が、情報から符号を検出するとともにエラー信号を帰還制御ループに供給する工程を有していることを特徴とする。
【００４１】
本発明によるパラメータ制御方法の例では、前記帰還制御ループを帰還判定同期回路（ＤＤＦＬ）とすることを特徴とする。
【００４２】
帰還制御ループを有する光学式記録担体読取り装置は、本発明による帰還制御ループにより恩恵を受けるものである。その理由は、特に、ブロードスパイラルのようなＮ次元のデータブロックにデータを記録させた光学式記録担体から取り出される信号のパラメータを制御する場合に必要とする安定な制御ループが得られる為である。
【００４３】
二次元の光学式記録の場合、ビットは６角（６方）格子上に記録される。この二次元記録のビットは、ビットがシングルスパイラルに記録される通常の光学式記録（ＣＤ、ＤＶＤ、ＢＤ）と相違して、いわゆるブロードスパイラルに組織化される。各ブロードスパイラルは多数のビット行から成っている。その実際の数は９及び１１である。ブロードスパイラルは、いかなるピットもない（すなわち、全てがゼロである）ビット行から成るガードバンドにより分離されている。このガードバンドは、隣接するブロードスパイラル間の位相関係に不連続を導入してディスク全体に亘る面密度を一定にしている。更に、このガードバンドは２Ｄビット検出に対する開始点として作用する。このビット検出はビタビ（Viterbi ）検出器により行うのが好ましい。本格的な２Ｄビタビ検出器の著しい複雑性を低減させるために、この２Ｄビタビ検出器は複数の小型のビタビ検出器に分割され、その各々が、ストライプと称し代表的に２又は３行の幅を有する少数のビット行をカバーするようにする。この構成の検出器がストライプ状ビタビ検出器と称される。第１のビタビ検出器が外側の行で開始し、ガードバンドのみが枝メトリック計算の基準レベルを計算するためのサイド情報としてゼロを含んでいるという事実を用いている。この第１のビタビ検出器の検出ビットが次のビタビ検出器に送られて、ここにおいても基準レベルを計算するためのサイド情報として用いられるようにする。この処理は、最後のビタビ検出器がブロードスパイラルの最後の行を処理するまで繰返される。図１は、ビタビ検出器がいかにして単一のストライプ３に作用するかを示している。ビタビ検出器は、状態Σm １から次の状態Σn ２に進んでいる。枝メトリックは３つの寄与値の合計として計算される。ストライプ内の各行に対するものは、
【数１】
2007524179.tif 000003
である。
【００４４】
基準信号ＲＥＦを計算するには（すなわち、ＲＥＦ値を記録している参照テーブルにおける入力点を決定するには）、クラスタ形式が必要である。更に、簡単化のためには、クラスタ形式が中央ビット４と、最も近い隣接ビット５Ａ、５Ｂ、５Ｃ、５Ｅ、５Ｆのみとに基づくものであると仮定しうる（これのみが第１シェルと称される）。中央ビット４に対する基準レベルを計算するには、図１に６角形の“スパイダーウエブ”で示すように、最も近い隣接ビット５Ａ、５Ｂ、５Ｃ、５Ｅ、５Ｆが必要となる。これらの最も近い隣接ビットのうちの２つのビット５Ａ、５Ｂは“外側ビット行”７Ａ上のビットである、すなわち、処理すべきストライプ３の一部ではない。
【００４５】
これらのストライプビタビ検出器Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 、Ｖ6 の第１連続体では、図２に示すように、ブロックをブロードスパイラル２１で行に沿って直線的に組織化した。各ビタビ検出器Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 、Ｖ6 は、一番上の行で、前のビタビ検出器から得られた（又は第１のビタビ検出器Ｖ0 の場合にはガードバンドから得られた）サイド情報を用いており、一番下では、ビットがまだ分かっていない為にサイド情報としてゼロが用いられるということに注意すべきである。これにより、ビタビ検出器Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 、Ｖ6 の検出出力の一番上のビットを最も信頼的なビットとする。従って、このビットのみが出力として用いられる。
【００４６】
ビタビ検出器のより一層有利な他の組織化は、ブロックを“Ｖ”字状に配置することである。この配置を図３に示す。ビタビ検出器Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 、Ｖ6 、Ｖ7 、Ｖ8 、Ｖ9 の出力端において必要な低ビットエラーレートを達成するには、最終実行で２回の繰返しが必要となることに注意すべきである。
【００４７】
ビット検出器Ｖ0 、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 、Ｖ5 、Ｖ6 、Ｖ7 、Ｖ8 、Ｖ9 の入力端には、ある種のいわゆる目標応答に適合したビット同期サンプルが期待される。この目標応答は、光チャネルにとって望ましい理想的な応答である。基準レベルを計算するのに、これと同じ目標応答がビタビ検出器で用いられる。従って、理想的には、入力ＨＦサンプル（式（１）を参照）が、評価段階にある正しいクラスタに対する基準レベルＲＥＦに等しく、枝メトリックはゼロに等しくなる。しかし、実際には、チャネル出力信号には欠陥が生じる（又は予定通りのチャネルに完全に適合しない目標応答が選択される、さもなければ、検出器の入力端における白色雑音のような目標応答を選択するための他の基準が選択されうる）。これらの欠陥は、利得の不一致、ＤＣ（直流）の不一致、タイミングエラー、振幅／位相ひずみとなるおそれがある。更に、信号中のこれらの欠陥は時間的に変化するおそれがある。利得／ＤＣ制御ループ、タイミングの復帰、アダプテーション等化器等の形態の信号処理では、これらの欠陥はできるだけ多く排除される。
【００４８】
代表的な受信機のブロック線図を図４に示す。
アダプテーション（適応）回路４１における制御ループは、ビット検出器４３の入力端４２における実際の信号と、期待される理想的な目標信号との間の不一致を表わすある入力信号を必要とする。従って、ビット検出器４３の実際の入力信号が、この期待される理想的な目標信号と比較される（これらの信号を互いに減算することにより、いわゆるエラー信号が発生させられる）。期待される理想的な目標信号を計算するためには、媒体に記録させたビットを必要とする。ある場合には、これらのビットは前述したように予め分かっている。この場合、既知のデータファイルに基づいて目標信号を計算するデータアイデット（ＡＤ）モードを用いる。しかし、殆どの場合、ディスクにおけるビットは分かっておらず、他の手段を用いる必要がある。
【００４９】
この問題に対する解決策は、ビット検出器４３により検出されるビットを用いることであるが、このビット流には、あるエラーが含まれるおそれがある。この場合には、ＤＤ（Decision Directed ：判定同期）モードが用いられる。図４の受信機４０におけるタイミング復帰ループの一例を図５に示す。この場合、ビット検出器４３の出力がジッタ検出器ｇk ５１に対する入力として用いられ、このジッタ検出器が理想的な目標信号ｄk を計算する。この目標信号ｄk が減算器５２においてビット検出器４３における実際の信号ｙk から減算されることにより、これらの双方の信号が互いに比較される。その結果、エラー信号ｅk が生じる。このエラー信号が（サンプル順次乗算の形態の）相関によりいわゆるシグネチュアー信号でマッピングされる。その結果として得られるタイミングエラー△k が制御ループの残りの部分に入力される。この構成から明らかなように、ビット検出器４３は制御ループ中にあり、従って、ビット検出器の遅延が重要となる。
【００５０】
パラメータが迅速に変化する場合には、高帯域幅の制御ループが必要となる。これらの制御ループは、制御ループ全体の遅延をほんの僅かしか許容しない。遅延が大きくなると、これらの制御ループの位相余裕が減少し、安定性の問題が生じる。特に、図４の受信機４０の場合、この問題は大きなものである。その理由は、ストライプ状のビタビ検出器構造の結果としてビット検出器における遅延が大きくなる為である。外側の行の場合、この遅延は、ビタビ検出器のバックトラッキング遅延に制限される。このことが最良の場合であることに注意すべきである。実際に遂行する場合、トレリスを構成するのに少なくともこの遅延が必要であり、更に、バックトラッキングアルゴリズムでは、追加の遅延が導入される場合がある。しかし、“レジスタエクスチェンジ”のような手段によれば、この遅延を最小にしうる。しかし、内側の行の場合、前の検出器からのサイド情報が得られるまで、検出を開始することができない。従って、外側の行から出発して、ブロードスパイラルの中心（この中心では最後のビタビブロック（検出器）が、１つの出力ビット行のみを生じる他のビタビブロックと相違して３つのビット行に対する出力を同時に生じる）に向うにつれて直線的に遅延が増大する。代表的な遅延は、１００ビットよりも大きくなるおそれがある。この理由で、図３の構造が図２の構造よりも有利である。その理由は、図２のビタビ検出器における最大の行遅延が図３の場合の２倍になるためである。
【００５１】
解決につながる基本的な条件は、高速なパラメータ変化をブロードスパイラル内の全ての行に対し共通にすることである。この条件は、チャネル内のこれらの変化につながる物理的な機構の見識に基づくものである。例えば、（マークを含む情報層の頂面上にある）ディスクの被覆層の物理的な厚さが僅かに変化することにより、スパイラルにおける全てのビット行に共通な時間依存のチャネル変化を生ぜしめるおそれがある（すなわち、全てのビット行に対し共通な読出しスポットに、ある量の球面収差を発生させる）。この条件により、制御ループが、比較的小さな検出遅延しか有さない外側の行のみからの情報に基づいて全ての行に関する制御を行うようにしうる。しかし、実際には、小さくておそらくゆっくりとした変化が行相互間で生じる。これらのゆっくりとした変化は、内側の行からの遅延情報に基づく補正ループにより補正される。
【００５２】
この着想による第１のブロック線図をＤＣ補正の場合につき図６に示す。最初に、外側の行のエラーｅ［ｋ，０］及びｅ［ｋ，Ｎ−１］が平均化手段６１Ａ，６１Ｂにより平均化されて共通エラー信号を形成する。この共通エラー信号に比例ループ定数dc-fast が乗算器６２Ａにより乗算される。ループフィルタは簡単な積分器６３Ａであり、全ての行に対して用いられる直流共通信号dc-common を出力する。外側の行のエラー信号間の差は、外側の行を、これらの２つの行間に存在するおそれのある相対的な差に対し補償するのに用いられる。この補償は、減算器／分割器６１Ｂによりエラー信号における差を２分割し、他の比例ループ定数dc-slow をこの減算器／分割器６１Ｂの結果に乗算することにより達成される。この乗算の結果を簡単な積分器６３Ｂに入力させる。積分器６３Ａの出力である信号dc-diff は、一番上の行に対し加算器６４Ａにより直流共通信号dc-common に加算され、一番下の行に対し減算器６４Ｂにより直流共通信号dc-common から減算される。
【００５３】
この構造には、内側の行からの遅延情報に基づく補正ループが加えられる。これらの補正ループを図７に示す。内側の行の各ループからのエラー信号は、対応する行に対する制御ループに対する入力として用いられる。これらの双方のループは一次のループである為、これら双方のループの組み合わせも一次の特性（すなわち、入力端における変化がステップ状をしている場合の最終値への指数関数的な収束）を呈するものと予想される。しかし、このことは正しくないこと明らかである。この特性を説明するために、ラプラスドメインにおける制御ループの組み合わせを図８に示す。この図から明らかなように、入力設定点から出力利得値への伝達関数は、
【数２】
2007524179.tif 000004
に等しい。この式は、一次の関数であり、次式（３）に等しいステップ応答をもたらすものである。
【数３】
2007524179.tif 000005
【００５４】
内側の行の場合、伝達関数は、
【数４】
2007524179.tif 000006
に等しく、これが、
【数５】
2007524179.tif 000007
に等しいステップ応答をもたらす。
【００５５】
Ｋi ＝Ｋc ＝Ｋである際には、特殊な場合が生じる。この場合、ステップ応答を、
【数６】
2007524179.tif 000008
として計算しうる。
【００５６】
内側のループに対する減衰率は、
【数７】
2007524179.tif 000009
に等しく、これは、最小減衰率がＫi ＝Ｋc に対して１であることを示している。このことは、システムは常に安定しており、従って、本発明の目的に用いうるということを意味している。実際の場合、Ｋc はＫi よりも著しく大きく、減衰率も更に大きい。
【００５７】
上述したのと同じ解決策がタイミング復帰ループに適用される。しかし、一般には、タイミング復帰ループは二次ループである。又、積分器の１つが数値制御発振器である。二次元パターンで記録されたデータを有する記録担体の場合、外側の行のみからの情報に基づいて二次のタイミング復帰ループが全ての行に対し適用される。このことは、全ての行が全く同じ周波数を有し、行間の相対位相が変化しないという前提で完全に機能するものである。しかし、実際には、レーザビームレコーダ又は電子ビームレコーダで二次元パターンに記録されたデータを有する読取り専用記録担体をマスタリングするのに現在適用されているマルチプルパスマスタリングのために、同じブロードスパイラルにおいて互いに隣接する行間に時間的に変化する位相が存在する。この時間的に変化する位相を補償するために、内側の行に一次位相補正ループが適用される。これらの行に対するビット検出における遅延は大きい為、このループは必ずゆっくり動作する。このことは問題となるものではない。その理由は、これらの行間の位相変化も図９に示すようにゆっくりしている為である。
【００５８】
二次のシステムのブロック線図を図１０に示す。この図から明らかなように、内側の行に対する全伝達関数は、
【数８】
2007524179.tif 000010
として書き表すことができ、二次システムが安定である限り、この関数も安定であるものとして表わすことができる。
【００５９】
上述した式に基づくステップ応答のMatLabシミュレーションは図１１のグラフに示す通りとなる。このグラフのプロットは、二次元パターンで記録されたデータを有する記録担体から再生装置により読出されたデータを処理することにより得られたある結果と一緒にステップ応答を示している。第１の曲線１１０は、Ｋ0 がＫi の４倍に等しい場合の内側補正ループに対する状態を示し、第２の曲線１１１は、Ｋi がＫ0 に等しい場合の内側補正ループを示し、第３のループ１１２は、
【００６０】
図１２は、外側の行に対するパラメータを単に平均化し、このパラメータを全ての内側の行に適用することにより、内側の行に対し取られた共通パラメータが外側の行から取られたパラメータから得られるようにしたことを示している。これを図１２の左側部分に一例として利得パラメータに対し示してある。しかし、行０の付近の（例えば、行１、２の）利得値は行Ｎ付近の（例えば、行Ｎ−２、Ｎ−１の）利得値よりも高いものと推測することができる。その理由は、行０の取り出された利得値が行Ｎの場合よりもかなり高くなった為である。従って、外側の行で得られた２つの利得を単に平均化処理するのではなく、外側の行で得られた２つの利得を（図１２の右側の部分に示すように）線形補間することにより、内側の行の利得に対する良好な近似が得られることが期待できる。
【図面の簡単な説明】
【００６１】
【図１】図１は、ビタビ検出原理を示す説明図である。
【図２】図２は、ブロードスパイラルに沿うストライプ状のビタビの、第１の可能な組織図を示す線図である。
【図３】図３は、ストライプ状のビタビの、第２のより有利な組織図を示す線図である。
【図４】図４は、二次元パターンで記録されたデータを有する記録担体に対する現行の受信機を示すブロック線図である。
【図５】図５は、タイミング復帰ループを示すブロック線図である。
【図６】図６は、外側の行のみに基づく直流制御用のブロック線図である。
【図７】図７は、内側の行に基づく直流制御補正用のブロック線図である。
【図８】図８は、低速補正ループとの組み合わせの高速制御ループのラプラスドメインを示すブロック線図である。
【図９】図９は、ブロードスパイラルにおける隣接行間の相対遅延の変化を示す線図である。
【図１０】図１０は、タイミング復帰を行う場合の内側‐外側制御ループ（すなわち、二次ループ）構造を示すブロック線図である。
【図１１】図１１は、結合した一次ループのステップ応答を示すグラフ線図である。
【図１２】図１２は、中間の行に対するエラー信号の補間を示す線図である。
【図１】
2007524179.tif 000011
【図２】
2007524179.tif 000012
【図３】
2007524179.tif 000013
【図４】
2007524179.tif 000014
【図５】
2007524179.tif 000015
【図６】
2007524179.tif 000016
【図７】
2007524179.tif 000017
【図８】
2007524179.tif 000018
【図９】
2007524179.tif 000019
【図１０】
2007524179.tif 000020
【図１１】
2007524179.tif 000021
【図１２】
2007524179.tif 000022
【国際調査報告】
2007524179.tif 000023
2007524179.tif 000024