(57)【要約】  スタンバイ電力を実現するために、低負荷における共振（ＬＬＣ）電力コンバータを、かなり電力損失を低減させて駆動可能にする制御方法が提案される。この低減は、ゼロ電圧スイッチングを維持しながら、共振周波数より数倍低い周波数でサブクリティカル動作をすることによって達成される。一方のハーフブリッジスイッチ（ｓ１）が短いパルスの間に作動し、サブクリティカルスイッチング周期の残りの時間に、共振電流が他方のスイッチ（ｓ２）を通じて振動する。ゼロ電圧スイッチングは、共振コンデンサ電圧を評価することによって得られる。パルス長は、スタンバイ電力を決定し、制御変数として使用される。本発明の電源は、低電力スタンバイ供給を必要とする民生電子機器に適している。
2007538487.tif 000002
【特許請求の範囲】
【請求項１】
‐共振電源の共振周波数よりも低い周波数で該共振電源をスイッチングするステップと、
‐ゼロ電圧スイッチングを採用するステップと、
を有する方法であって、該方法が
‐前記共振電源の軽負荷動作モードと、
‐前記共振電源の低電力スタンバイモードと、
の少なくとも１つに適用される、共振電源を動作する方法。
【請求項２】
前記共振電源がデュアル出力制御を有すると共に、前記共振電源の出力が擬似スイッチングオフ回路を有する、請求項1に記載の共振電源を動作する方法。
【請求項３】
‐制御ブロックと、
‐駆動装置と、
‐インバータと、
の少なくとも１つを有する、共振電源を駆動するための集積回路であって、
該集積回路が
‐該共振電源の共振周波数より低い周波数で該共振電源をスイッチングすることと、
‐ゼロ電圧スイッチングを採用することと、
を可能にし、
‐前記共振電源の軽負荷動作モードと、
‐共振電源の低電力スタンバイモードと、
の少なくとも1つを可能にする集積回路。
【請求項４】
デュアル出力制御を有する共振電源の制御を可能にし、該共振電源の出力が擬似スイッチングオフ回路を有する、請求項３に記載の集積回路。
【請求項５】
‐共振電源の周波数より低い周波数で該共振電源をスイッチングする手段と、
‐ゼロ電圧スイッチングを採用する手段と
を有する共振電源であって、
‐軽負荷動作モード及び
‐低電力スタンバイモード
の少なくとも1つで動作することを可能化された共振電源。
【請求項６】
さらにデュアル出力制御を有し、前記共振電源の出力が擬似スイッチオフ回路を有する請求項５に記載の共振電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。特に本発明は、共振型電源の動作のスタンバイモードに関する。
【０００２】
さらに本発明は、ほとんどないし全く追加コストなしで低電力損失である共振型電源のスタンバイ電源に関する。
【０００３】
本発明は、特に、民生用電子機器のような低電力スタンバイモード及び通常の電源を必要とする装置に関する。
【背景技術】
【０００４】
共振型電源を用いた、民生用又は業務用電子機器のような多くのアプリケーションにおける低電力スタンバイ（ＬＰＳ）機能は、非常に新しい。いくつかのコンセプトが、共振型電源（典型的にはＬＬＣ型コンバータ）のためのスタンバイ動作に対する従来技術において、見られている。
【０００５】
第１のコンセプトでは、電源装置はその無負荷点付近で動作する。結果として、共振型電源に対して、最大の主電源電圧、最大スイッチング周波数の場合に、ハーフブリッジ及び変圧器（特に世界の主電源を目的とした設計）において損失を生じるかなりの無効電流が依然としてあるだろう。これらの損失は、このような電源の駆動装置及び変圧器における損失の周波数依存性に基づくだろう。このモードにおける損失は、必要とされるスタンバイ電力の数倍になり得る。
【０００６】
第２のコンセプトでは、共振型電源は、バーストモード動作を作動する。この場合、共振型電源は、周期的に完全にスイッチオフされる。スイッチオンの過程では、ハードスイッチングが避けられない。さらに、バーストモード動作における制御ループは、電力を変換することができないタイムスロットの後のみでロックされる。これはさらに電力変換効率を低下させ、より大きな出力フィルタを必要とする。バーストモード動作を設計するためには、かなりの努力が必要となるだろう。
【０００７】
最後のコンセプトは、スタンバイモードのみで動作する追加のコンバータを必要とする。明らかにこれは、追加のコンポーネント及びコストをもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の目的は、スタンバイ電源及び／又は軽負荷動作モードを有する共振電源を提供することである。
【０００９】
本発明の他の目的は、低電力損失であり、追加のコストがないか又はほとんどなく、設計するのが容易である、スタンバイ電源を有する共振電源を提供することである。
【００１０】
本発明の他の目的は、低負荷で駆動することができ、電力損失のかなりの低下をしめすことができる共振電源を提供することである。
【００１１】
また、本発明の目的は、スタンバイ電源及び／又は軽負荷動作モードを有する共振電源のための電源駆動集積回路を提供することである。
【００１２】
本発明の他の目的は、スタンバイ電源を有する共振電源をもつシステムを提供することである。
【００１３】
本発明の他の目的は、スタンバイ電源及び／又は軽負荷動作モードを有する共振電源を制御する方法を提供することである。
【課題を解決するための手段】
【００１４】
これら及び他の目的を達成するために、発明者は、サブクリティカルモード（すなわち共振周波数（ｆ０）より非常に下）で動作するが、ゼロ電圧スイッチングを維持し、したがって実質的に損失のないスイッチングをする共振電源を、好ましい一実施例において提案する。いかなるバーストモード動作においても、ハードスイッチング事象により常に起きる起動損失が避けられる。
【００１５】
他の好ましい実施例では、発明者は、（少なくとも２つの出力をもつコンバータの場合）１以上の出力をスタンバイモード（ＳＢＭ）に維持しながら、他の１以上の出力をスイッチオフすることを提案する。これにより、共振電源の第２の側での電力スイッチを省くことができるだろう。デュアル出力制御を有する共振電源は、関連特許出願に記載されている（代理人整理番号ＰＨＤＥ０１０１３８及びＰＨＤＥ０１０２４９を参照されたい）。
【００１６】
従来の共振電源設計は、主として最大入力電圧での無負荷又は軽負荷動作によって決定される。提案されたサブクリティカル動作モードにおいて供給可能な電力は、このような軽負荷動作もまたカバーすることができるので、コンバータの設計は、ただ公称及びピークの電力に対処する必要があるのみである。この結果として、変圧器は簡素化し、最終的にインバータ電流は減少する。
【００１７】
本発明のこれら及び他の態様は、以下に説明された実施例から明らかになり、以下に説明された実施例を参照することによって明らかにされるだろう。
【００１８】
本発明は、例によって添付の図面を参照してより詳細に説明されるだろう。
【００１９】
図面を通じて同じ参照符号は、同じ要素又は実質的に同じ機能を果たす要素を参照する。
【発明を実施するための最良の形態】
【００２０】
この節では、本発明を実施するための最良の形態の詳細な説明を示す。
【００２１】
図１ａは、非接地（左側）及び接地（右側）の共振コンデンサをもつ共振電源１００を示す。共振電源１００は、駆動装置／制御器１０２、ハーフブリッジ１０４、変圧器１０６及び出力／負荷１０８を有する。電源１００において、インバータは、最も一般的なコンフィギュレーションである、（Ｓ１，Ｓ２を有する）ハーフブリッジ１０４により形成される。当業者は、本発明がフルブリッジのコンバータにもまた適用されるということを理解するだろう。フルブリッジのコンバータは、高い出力電力及び／又はユニバーサル主電源入力電圧を必要とするアプリケーションにとって有利になり得る。他のコンフィギュレーションもまた使用され得る。
【００２２】
図１ｂは、共振電源１００のスタンバイ動作での従来技術特有の波形を示す。図１ｂは、コンデンサ（入力）電流ＩＣ１５２、反映された出力電流Ｉｏ（×１０）１５４、コンデンサ電圧ＶＣ（太線）１５６、スイッチノードの電圧ＶＳ１５８、駆動電圧ＶＤ１ １６０及び駆動電圧ＶＤ２ １６２を示す。わずかなＩｏのみしか出力に変換されないので、コンデンサの電流ＩＣのほとんどは無効である。
【００２３】
図２ａは、本発明による共振電源のビルディングブロック２５０を示す。ビルディングブロック２５０は、制御ブロック２５２（例えばＳＢＭ制御、スタンバイモード制御）、駆動装置２５４及びハーフブリッジ２５６（スイッチＳ１及びＳ２を有する通常のコンフィギュレーション）により形成されたインバータを有する。ハーフブリッジではなく、フルブリッジもまた可能であり、高い出力電力及び／又はユニバーサルコンセント入力電圧に有利になり得る。
【００２４】
実施に関しては、前記のブロックのいかなる組み合わせも、個々のＩＣ（集積回路）をつくることができるだろう。最も好ましい解決策は、制御ブロック２５２及び駆動装置２５４の集積化又は３つのブロック２５２，２５４及び２５６全ての集積化だろう。このＩＣは、好ましくは、自身の供給手段、通常動作における出力電圧制御、（電圧、電流、電力、温度の）過チャージ保護、容量性モードの保護等のようなより多くの機能を有し得る。明確にするために、入力及び出力信号並びに制御ブロック２５２に使用される信号処理ブロックのみが示される。信号のいくつかは、他の機能のためにすでに獲得されていることがあり得る。例えばＶＣは、過電力防止のために使用することができる。Ｖｏ（共振電源が単一の出力を持つ場合の出力電圧）は、典型的に出力電圧を制御するために既に使用されている。信号ＶＣ及びＶｏが感知され、制御ブロック２５２に供給される態様は、当業者によってよく知られている。
【００２５】
提案されたＳＢＭは、以下の図を用いて示され、説明されるように、特に共振電源を駆動及び感知することに関する。典型的な実施例では、共振電源の回路に追加の要素は必要とされない。
【００２６】
ＭＯＤＥは、ａ）スタンバイ、ｂ）通常動作の動作の１つが必要とされることを示すことができる。２つの追加の例えばオプション動作モードｃ）起動及びｄ）軽負荷は、ＶＤＣ及び／又はＶｏから導出することができ、ｍｏｄｅ信号によって決定することもできる。
【００２７】
ＶＣは、スイッチング回数を決定するために、共振電源の過渡状態を観察することに使用される。共振コンデンサの電圧を感知することは、おそらく最も安価な方法であるが、代替として該コンデンサの電流を測定することも可能である。この解決策の場合では、以下の信号処理が適応されなければならない。ＶＣの最大値は、ＩＣの負へのゼロ交差点になり、ＶＣの負のゼロ交差は、ＩＣの最小に対応する。
【００２８】
Ｖｏは、共振電源が単一の出力を有する場合の出力電圧である。ＤＯＣ（デュアル出力制御）の場合、Ｖｏは、再び単一出力電圧（即ちスタンバイを供給するもの）であるか又はＶｏが２つの出力電圧Ｖｏ１及びＶｏ２を有し、該２つの出力電圧は、ＤＯＣの直接制御される出力電圧である。後者のオプションは、起動及び軽負荷モードのために使用される（制御器が実際に必要とする値は、制御誤りΔＶｏ＝Ｖｏｒｅｆ−Ｖｏであり、通常ＶｏではなくΔＶｏがフィードバックされる）。
【００２９】
ＶＤＣは、最もすでにありそうな制御／駆動ＩＣの電力入力である。しかしながら、これは、起動モードの信号としても使用され得る。
【００３０】
Ｔｏｎは、スイッチＳ１のオンタイム信号である（ゲート遅れ及び立ち上がりの時間のため、通常実際のオンタイムは異なる）。
【００３１】
Ｔｏｆｆは、スイッチＳ２のオンタイム信号である。
【００３２】
Ｔｄは、どのスイッチも導通ではないようになっている、いわゆるデッドタイムである。これらの３つのパラメータは、電源の制御変数である。他の上述の機能は、もしどのＳＢＭも必要とされないならば、制御を引き継ぐ、又は保護機能の場合には、同時にアクティブになり得る。
【００３３】
図２ｂは、本発明の一実施例による共振周波数より数倍低い周波数での、提案されたサブクリティカルな低負荷（例えばスタンバイ）動作を示す。図２ｂは、コンデンサ（入力）電流ＩＣ２０２、反映された出力電流Ｉｏ２０４、コンデンサ電圧ＶＣ（太線）２０６、スイッチノード電圧ＶＳ２０８、駆動電圧ＶＤ１ ２１０及び駆動電圧ＶＤ２ ２１２を示す。オンタイムは、制御変数として機能する。オフタイム（Ｔｏｆｆ）は、ピークの値及びゼロ交差という点のみに関して、（例えば）コンデンサ電圧ＶＣを参照することによって、ハーフブリッジのゼロ電圧スイッチング（ＺＶＳ）のための準備をする。図２ｂでは、対応する電流及び電圧波形は、提案された制御スキームを適用した結果である同じコンバータ及び同じ時間の周期で表示される。
【００３４】
図３は、図２ｂの１つのスイッチングアクションをより詳細に示す。図３は、コンデンサ（入力）電流ＩＣ３０２、反映された出力電流Ｉｏ３０４、コンデンサ電圧ＶＣ（太線）３０６、スイッチノード電圧ＶＳ３０８、駆動電圧ＶＤ１ ３１０及び駆動電圧ＶＤ２ ３１２を示す。オンタイムの期間は、出力に供給されるスタンバイ電力を決定する。Ｔｏｎが大きい場合、Ｐｏｕｔも大きくなり、逆もまた同様である。なぜならＴｏｆｆは、所与の閾値ＶＣ０ｔｈに満たないＶＣ０を測定することにより、所与の最小限必要とされる誘導電流ＩＣ０で、ＺＶＳを維持するＶＣの負のゼロ交差時にのみ、スイッチングすることを可能にするからである。スタンバイモード（ＳＢＭ）は、スイッチＳ２を閉成（ＶＤ２を高く）すると共に、Ｓ１を開成（ＶＤ１を低く）することを維持することにより達成され、この結果、ある減衰をするＬＣ発振の波形となる。このときにコンデンサ電圧ＶＣが監視される。もしこのピークの値ＶＣ０が（減衰のため）所与の閾値ＶＣ０ｔｈに対して不足するならば（Ｔｏｆｆ０後）、ブリッジは、ＶＣの次の負のゼロ交差が検出されるとすぐにスイッチオンされる（さらにＴｏｆｆ１経過した後）。デッドタイムは既知の態様により調整される。Ｓ１のオンタイムＴｏｎは、出力に供給されるエネルギーを決定するので、ＳＢＭにおける出力電圧を制御する変数として使用される。閾値ＶＣ０ｔｈは、コンデンサ（入力）電流ＩＣの負のピークの値に対応し、ゼロ電圧スイッチングを保証する。これは、スイッチＳ１及びＳ２に対して規定されたような出力容量Ｃｏｓｓ及び共振コンデンサにより決定される。
【００３５】
ＩＣ０は、いわゆるソフトスイッチング又はより特定のＺＶＳを可能にするために使用することができる。これは、上部の／下部のスイッチＳ１／Ｓ２をスイッチングする場合、ＭＯＳＦＥＴ（又は、バイポーラの場合はディスクリート・ダイオード）のボディダイオード（又は固有のボディダイオード）を通じたスイッチング事象の前に、即座に電流が流れる、ということを意味する。スイッチノードに接続された直列のコンデンサに関して、それゆえ電流ＩＣは、負／正の符号を示さなければならない。スイッチの非励振容量（いわゆるＣｏｓｓ又は出力容量）のため、ダイオードがフォワードバイアスされる前に、この容量を完全に充電／放電するために最小電流が必要とされる。極限値は、必要とされる電荷の量である。したがって、最小電流は、スイッチのＣｏｓｓ特性及びデッドタイムに依存する。一方スイッチノードでの、最大負荷動作における最大ｄｖｄｔを制限するために、時々追加のコンデンサさえ、スイッチに並列に接続される（緩衝器コンデンサ）。
【００３６】
ＶＣ０ｔｈ制御は、極めて低い電力が出力において必要とされる場合（例えば１０ｍＷより下）、周波数（ＶＣ０ｔｈ）は非常に低下するのでスイッチング事象の前に完全なＺＶＳを可能にするのに不十分な電流ＩＣ０しか残されていない、ということを示している。しかしながら、依然としてハードスイッチングよりも良い。
【００３７】
図２ｂの例における提案されたサブクリティカルモードのスイッチング周波数は、従来技術の図１ｂの約３５０Ｈｚとは対照的に、１／（Ｔｏｎ＋Ｔｏｆｆ）、約３１ｋＨｚである。図１ｂに示された従来の（従来技術の）低負荷動作と比較して、同じ出力電力でのスイッチング周波数は、９％未満に減少され、１次電流のｒｓｍ値は３５％未満まで減少される。ＬＬＣコンバータを有する共振電源は、共振周波数（又はいわゆる'無負荷共振'）ｆ０＝１／（２ｐｉ  ｓｑｒｔ（Ｃ＊（Ｌｓ１＋Ｌｍ）））を有する。ただし、Ｃは共振容量、Ｌｍは相互インダクタンス、Ｌｓ１は、１次直列インダクタンスである。負荷電流がゼロであるならば、共振周波数（ｆ０）は、コンバータの共振（特性）周波数である。通常動作でのスイッチング周波数は、常にｆ０よりも大きい（すなわちオーバークリティカルである）が、設計、仕様及び動作条件に依存する。該周波数は、高いカップリング、ゲイン及び出力電力の場合に、ｆ０近くになり得る。低いカップリング、ゲイン及び出力電力の場合、該周波数は、例えば１０まで上昇し得る。既知の起動制御手段における起動スイッチング周波数は、定格最大規定（定常状態）スイッチング周波数の数倍より高くなり得、最小出力電力及び最大入力電圧（すなわち最小ゲイン）によって与えられる。
【００３８】
ＳＢＭ動作周波数は、典型的にｆ０より低い。
【００３９】
ＳＢＭでは、コンバータは、負荷共振周波数の半周期よりも短いパルスで励振される。このようなパルスの後、コンバータは、（起動時以外の全ての場合において）共振周波数で即座に振動するか、又は負荷共振でさらに数周期の間振動し、それから無負荷共振で振動を続ける。
【００４０】
ＳＢＭのアプローチが適度に減衰されるシステムを仮定するので、ＳＢＭスイッチング事象間の周期の数は、２乃至２０になり得る（２は起動モードであり、それ以外は４乃至２０である）。
【００４１】
ＳＢＭでは、コンバータが励振される極限の負荷サイクルによって、変圧器のメインインダクタンスにおける電圧が極めて非対称であるので、図１ａのコンバータの出力整流ダイオードの１つのみが導電性である。
【００４２】
図４は、前の２段落に記載された状況を利用した、共振電源４００の他の実施例の関連するコンバータを示す。共振電源４００は、駆動装置／制御器４０２、ハーフブリッジ４０４、変圧器４０６及び出力／負荷４０８を有する。（デュアル出力制御器又はＤＯＣとともに示された）共振電源４００は、一方の出力Ｖｏ１がその公称電圧を維持する場合に、他方の出力（Ｖｏ２）において、擬似スイッチングオフを経験する。図４は、半波整流された２つの出力（ＤＯＣ）を有する共振電源４００を示す。出力Ｖｏ１でのスタンバイ動作の間、電圧Ｖｏ２は、その公称値の約１／１０まで低下する。（スタンバイモードにおいて出力が負荷から接続を断たれなければならないならば、通常採用される）電力スイッチは、それゆえ省くことができる。ＤＯＣの場合、出力フィルタは、半波整流波形をもつ公称動作にすでに適している。この場合リプル電流は、通常コンデンサのサイズを決定し、少なくとも電解タイプの場合には、結果のリプル電圧は無視することができる。デュアル出力制御を持つ共振タイプの電源は、従来技術（ＰＨＤＥ０１０１３８，ＰＨＤＥ０１０２４９）に記載されている。出力スイッチは、従来の共振電源におけるスタンバイモードで出力が負荷から接続を断たれなければならない場合に、典型的に必要とされる。
【００４３】
本発明の他の好ましい実施例は、様々な制御方法を有する。パルス長を一定に維持し、スイッチング周波数を変化させることで、ＳＢＭ出力電圧もまた制御することができる。この方法の利点は、パルス長を実際的な最小値に設定することができることである。上記のフィードバックの利点は、最小電流動作を常に補償するということである。
【００４４】
類似の制御スキームは、Ｓ１及びＳ２の反転された信号を用いて応用することができる。これは、初期設定によりＳ１が導通し、Ｓ２はパルスのみに対して閉成されるということを意味する。ＶＣは同じ振幅で振動するが、オフセットは、ほぼゼロであるのではなくハーフブリッジのｄｃ入力電圧をわずかに下回る。
【００４５】
図５は、本発明による共振電源の通常及びスタンバイモード動作のフローチャート図を示す。ＳＢＭ制御（駆動シーケンス）である。
【００４６】
ＳＢＭ動作は、サブクリティカルのＴｏｎ制御ゼロ電圧スイッチングを有する。図５は、好ましいＳＢＭ動作の三段階の階層を表す３つのフローチャートの１つ目を描写している。図５は、動作の階層の最も高い段階を描写している。システムが通常動作モード（例えばシステムは、典型的な出力電力を供給する）、制御器の初期状態である状態ＮＯＭ５０２で動作していると仮定すると、該システムは、３つの条件を通じて、状態ＳＢＭ（スタンバイモード）５１０に切り替えることができる。第１条件は、起動条件ＳＵＣ５０４である。ＳＵＣ５０４は、外部的に設定されるか、又は制御誤り（ΔＶｏ＝Ｖｏｒｅｆ−Ｖｏｍｅｓ）及び／又はインバータの中間ｄｃリンク電圧Ｖｄｃを評価する手段によって内部的に導出される。さらなる条件は、スタンバイの場合であり、外部的に設定されると共に条件ＥｘｔＳＢＭＣ５０６において検査される、又はたとえば通常動作モードにおけるスイッチング周波数ｆｓを観察することにより、再び内部的に導出される。ｆｓがある限界（例えば全負荷での定格ｆｓの１．２から２倍）を超える場合、条件ｉｎｔＳＢＭ１  ５０８が満たされる。定格スタンバイモード動作と軽負荷動作とを更に区別する必要はない。１度ＳＢＭが起動されると、状態ＮＯＭ５０２に戻るために、ここにおいて更なる条件が検査される。
【００４７】
図６は、本発明による共振電源におけるスタンバイモード動作のフローチャート図を示す。図５の状態ＳＢＭ５１０は、図６のフローチャートの階層の下に示される。ＳＢＭにおける外部ループは、検査する条件ｉｎｔＮＯＭＣ２  ６００、状態ＳＢＭＳ  ６０２、状態Ｔ０ｎ＝Ｌｉｍ６０４、検査する条件Ｔｏｎ＜＝Ｔｏｎｍｉｎ６０６、状態ｄｅｃ（ＶＣ０ｔｈ）６１２、検査する条件Ｔｏｎ＞＝Ｔｏｎｍａｘ６０８及び状態ｉｎｃ（ＶＣ０ｔｈ）６１４を有する。図６では、条件ｉｎｔＮＯＭＣ２  ６００は、定常的に評価され、状態ＮＯＭ５０２に戻すことを決定する。条件ｉｎｔＮＯＭＣ２  ６００は、例えばＶＣ０ｔｈ−ｍａｘ＜ＶＣ０ｔｈ−ｍｉｎ、若しくはｆｓ＞ｆｓＳＢＭ−ｍａｘであり得、又は制御誤りを参照する。これは以下で説明されるだろう。限界、ＶＣ０ｔｈ−ｍａｘ及びｆｓＳＢＭ−ｍａｘは、制御誤りを事実上ゼロに維持可能でありながら、ＳＢＭにおける供給可能な最大電力を決定する。しかしながら、状態ＮＯＭ５０２に戻る前に、他の条件が真でないことがあり得る。条件ＳＵＣ（起動条件）６１０の場合である。条件ＳＵＣ６１０は、既定の時間間隔（出力コンデンサを最大ＳＢＭで帯電させるために十分な長さのパルス）に関して状態ＮＯＭ５０２によって設定されうる。この状態が続く限り、システムは瞬時制御誤りに関わらず、既定の電力限界でＳＢＭにおいて動作することになっている。
【００４８】
図７は、本発明による共振電源のスタンバイモード動作スイッチングのフローチャート図を示す。もし、実際の状態ＳＢＭＳ６０２（ＳＢＭスイッチングルーチン）が起動されるならば（図７に降りて）、２つの制御変数をもって回帰する。内部ループではＴｏｎは、状態Ｔ０ｎ＝Ｌｉｍ６０４における例えばＰ，ＰＩ又はＰＩＤ制御器によって出力電圧を制御している。外部ループでは、Ｔｏｎが既定の限界（Ｔｏｎ＜＝Ｔｏｎｍｉｎ６０６，Ｔｏｎ＞＝Ｔｏｎｍａｘ６０８）の１つで動作しているかどうかが観察されている。代替として、Ｔｏｎに対応する値又はΔｖｏのような関連付けられた値は、評価され得る。いずれにしても、この限界の１つでのＴｏｎの動作は、多すぎる又は少なすぎる電力が変換される（そして状態ｄｅｃ（ＶＣ０ｔｈ）６１２及び状態ｉｎｃ（ＶＣ０ｔｈ）６１４に従って調整される）ということを示している。しかしながら、Ｔｏｎの限界は、避けることができない（スイッチングオフでのＺＶＳ条件では、インバータでの最小の獲得可能なパルス長である）。それゆえ、第２の制御変数が使用される。これは、ＳＢＭスイッチング周波数、又は２つのスイッチング事象間の振動周期の数である。例では、ＶＣ０ｔｈは、操作変数として使用される。ＶＣ０ｔｈは、減衰されるシステムが仮定され得るので、前記周期の数に対応する。ＶＣ０ｔｈは、状態ＶＣ０ｔｈ＝ＶＣ０ｔｈ０  ７０６における既定の値で初期化され、Ｃｏｓｓに関するインバータ特性によりＳＢＭにおいてＺＶＳを可能にしている。ＶＣ０ｔｈ（及び、したがってスイッチング周波数）は、ＴｏｎがＴｏｎｍａｘ／Ｔｏｎｍｉｎで動作するならば、増加／減少される。この処理手順は、状態ＳＢＭＳ６０２の下に降りる図７において説明される。条件ＳＢＭＣ７０２（＝ＳＢＭ条件の１つ）が真になるとすぐに状態ＳＢＭＳ６０２が動作し始める。前の状態が非動作又はスイッチオフコンバータであるので、条件ＳＢＭＣｏｎ７０４は、ＳＢＭＣにおいて上昇するエッジを検出する。状態Ｐｕｌｓｅ（Ｔｏｎ）７１２における初期Ｔｏｎパルスが起動され、ＶＣ０ｔｈは、状態ＶＣ０ｔｈ＝ＶＣ０ｔｈ０  ７０６において初期化される。状態Ｐｕｌｓｅ（Ｔｏｎ）７１２は、条件ＶＣ０＜ＶＣ０ｔｈ７１８によって状態ＡＮＤ７１４において可能化される。パルスは、コンバータがＶＣに関して反応するようにドライバ手段によってインバータを通じて給電され、状態ＶＣ、Δｖｏ（ｓｙｓｔｅｍ）７１６において示されるように、制御誤りを更新することができる。矢印ＮＯＭは、単に名目上の動作の場合にＮＯＭブロックが駆動電圧を制御するということを示している。ＶＣは、状態ＶＣ０＝Ｆ（ＶＣ）７１０（例えば７１０におけるダイオード、抵抗、コンデンサにより示される）においてフィルタされる。該ＶＣは、しかしながら振動周期から、現在の減衰及び共振周波数（ｆ０）に依存する周期へ減少する、ピークの値を表す。ＶＣは、さらに、状態ＮＺＣ７０８において負のゼロ交差検出に関して評価される。このようなゼロ交差の場合及びＶＣ０が（外部ループ図６において制御されたように）十分に低いならば、（該ループでも制御されるように）長さＴｏｎをもつパルスは、再び駆動装置に与えられる（さ���に例えばプリセットデッドタイムを導入する）。
【００４９】
上の記述は、単に本発明の原理を説明したに過ぎない。したがって、当業者は、本明細書に明確に記載され又は示されていないが、本発明の原理を実施すると共に本発明の趣旨及び範囲内の様々な構成を考案することが可能だろうということが、理解されるだろう。例えば当業者は、本発明の図に示された特定の構造が理解を容易にするために示されており、様々なブロックの機能が、他のブロックにより実施され得るということを認識するだろう。
【００５０】
これら及び他の実施例は、当該開示を見ることで当業者には明らかであり、該実施例は、上記請求項の範囲内に含まれる。
【図面の簡単な説明】
【００５１】
【図１ａ】図１ａは、非接地（左側）及び接地（右側）された共振コンデンサをもつ共振電源の典型的な図を示す。
【図１ｂ】図１ｂは、共振より非常に上の動作による、共振電源の（従来技術の）典型的な低負荷（又はスタンバイ）の波形を示す。
【図２ａ】図２ａは、本発明による共振電源のビルディングブロックを示す。
【図２ｂ】図２ｂは、共振周波数の下で数回サブクリティカル低負荷（スタンバイ又は低負荷）動作をする、本発明の好ましいモードによる共振電源の波形を示す。
【図３】図３は、本発明による共振電源のｔ０とｔ１との間における図２の波形の詳細を示す。
【図４】図４は、本発明による、スタンバイモードにおいて出力電力スイッチを必要としない、スタンバイモードをもつ、２つの半波整流された出力をもつ、共振電源を示す。
【図５】図５は、本発明による、共振電源の通常及びスタンバイモード動作のフローチャート図を示す。
【図６】図６は、本発明による、共振電源のスタンバイモード動作のフローチャート図を示す。
【図７】図７は、本発明による、共振電源のスタンバイ動作スイッチングのフローチャート図を示す。
【図１ａ】
2007538487.tif 000003
【図１ｂ】
2007538487.tif 000004
【図２ａ】
2007538487.tif 000005
【図２ｂ】
2007538487.tif 000006
【図３】
2007538487.tif 000007
【図４】
2007538487.tif 000008
【図５】
2007538487.tif 000009
【図６】
2007538487.tif 000010
【図７】
2007538487.tif 000011
【国際調査報告】
2007538487.tif 000012
2007538487.tif 000013