(57)【要約】  電子部品における基準電圧の自己診断方法を提供するため、この方法により、オンチップセットの形態で実施可能な、すなわち外部基準電圧源の必要のない基準電圧の自己診断のための回路装置が規定される。基準電圧（Ｕref）は、基準電圧（Ｕref）の被選択公称値（Ｕref.test）が設定されたポイントに極値を有する関数ｆ（Ｕref）の変数とされ、自己診断において、基準電圧（Ｕref）及びそれぞれ正及び負の少量だけ基準電圧（Ｕref）と異なる他の２つのテスト電圧（Ｕref＋ΔＵref；Ｕref−ΔＵref）に対して連続して関数の値が決定される。これらの値は、互いに比較され、テスト電圧（Ｕref＋ΔＵref；Ｕref−ΔＵref）に対する関数の値が同じ方向性において基準電圧（Ｕref）に対する関数の値と異なる場合に合格信号を発生し、そうでない場合は不合格信号を発生する。
2007516414.tif 000002
【特許請求の範囲】
【請求項１】
電子部品における基準電圧の自己診断方法であって、前記基準電圧は、基準電圧の被選択公称値が設定されたポイントに極値を有する関数の変数であり、自己診断において、前記関数の値は、前記基準電圧とそれぞれ正及び負の少量だけ前記基準電圧と異なる他の２つのテスト電圧とに対して連続して判定され、これら値は、互いに比較され前記テスト電圧に対する前記関数の値が同じ方向性において前記基準電圧に対する前記関数の値と異なる場合に合格信号を発生し、そうでない場合は不合格信号を発生する、方法。
【請求項２】
電子部品における基準電圧の自己診断のための回路装置であって、前記基準電圧の被選択公称値が設定されたポイントに極値を有する関数を有する関数発生器を有し、前記関数発生器への入力信号は、基準電圧及びそれぞれ正及び負の少量だけ前記基準電圧とは異なる他の２つのテスト電圧であり、前記関数発生器からの出力信号は、サンプルホールド回路に供給され、当該回路装置は、前記基準電圧及びそれぞれのテスト電圧に対する前記関数の値を比較する２つのコンパレータ回路を有し、前記コンパレータ回路の出力は、当該出力における信号の符号が同じ場合には合格信号を、そうでない場合は、不合格信号を導く、装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品又は装置における基準電圧の自己診断（self-testing）のための方法及び回路装置に関する。
【背景技術】
【０００２】
生産プロセスにおいても、当該分野における動作のときでも、集積回路が正しく動作していることを保証するためにテストすることが必要である。各チップと個別に接触をなす必要があり動作条件の下で当該チップの後続のテストがもはや不可能である場合には、外部テスト装置を用いることには沢山の不利な点があるので、当該チップ自体に組み込まれるテスト回路は、慣例のものとなっている。このテスト方法は、ＢＩＳＴ（Built-In Self-Test）という名前で知られている。ＢＩＳＴは、欠陥を識別するための閉ループ処理をチップに施すものである。
【０００３】
当該回路はしばしば、当該回路に属する集積回路内の電圧又は電流との比較をなすための基準電圧のソースとして用いられる内部調整（レギュレート）された電圧源に適合させられる。こうした基準電圧源は、温度の影響及び電圧変動をなす原因となる外部電源手段に対し出来る限り不感応なものとされる。これらの条件が充足することを確認するようテストが行われることを可能とするため、こうした種類のソースからの基準電圧を外部基準電圧と比較することは知られている。これには、ＢＩＳＴについて既に上述した不利な点がある。すなわち、当該チップが当該分野で動作しているときに、それに対し外部から接触がなされなければならず、回路及びコストのかなりの量を招来するのである。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、オンチップテストとして実施可能な、すなわち外部基準電圧源を必要としない、基準電圧の自己診断のための回路装置を規定することである。
【課題を解決するための手段】
【０００５】
本発明によれば、この目的は、請求項１及び２の特徴によって達成される。
【０００６】
こうした状況において、基準電圧は、選択された基準電圧の選択された公称又は定格値が設定されたポイントに極値を有する関数の変数となっている。自己診断（セルフテスト）においては、当該関数の値は、当該基準電圧に対して、またそれぞれ正及び負の少量だけ当該基準電圧とは異なる他の２つのテスト電圧に対して連続的に判定され、当該関数のこれらの値は、互いに比較される。当該テスト電圧に対する当該関数の値が同じ方向性において当該基準電圧に対する関数の値と異なる場合には、合格信号が発生され、そうでない場合は、不合格信号が発生される。
【０００７】
関連の回路装置は、基準電圧の選択された公称値が設定されたポイントにおいて極値を有する関数を有する関数発生器を有する。当該関数発生器に対する入力信号は、基準電圧と、それぞれ正及び負の少量だけ当該基準電圧とは異なる他の２つのテスト電圧である。この関数発生器からの出力信号は、当該テスト電圧のうちのそれぞれのものに対して当該基準電圧に対する当該関数の値を比較する２つの比較回路において比較される成分を有するサンプルホールド回路に供給される。
【０００８】
本発明のこれらの態様及びその他の態様は、以下に説明される実施例に基づいて明らかとなる。
【発明を実施するための最良の形態】
【０００９】
基礎として考慮されるものは、
2007516414.tif 000003
なる要件を充足する数値演算関数であり、ｘ＝Ｕref.test、Ｕref.test＝公称基準電圧である。
【００１０】
これが意味するところは、テストされるべき基準電圧Ｕrefに依存する関数ｆが公称又は定格電圧Ｕref.testが設定されるポイントにおいて極値を有することである。もし、以下において、少量のΔＵrefだけ基準電圧Ｕrefと異なる他の２つのテスト電圧が選択された場合、それらに対して期待することのできる関数の値は、公称電圧Ｕref.testが設定されたポイントに最大値があるときにテストするための電圧Ｕrefに対する値よりも小さいか、又は当該ポイントにおいて最小値があるときのそれよりも大きいものとなる。
【００１１】
例えば、関数ｆ＝（Ｕref）３−Ｕref.testは、ポイントＵref.testにおいて明確な最小値を有する。
【００１２】
図は、本発明による当該基礎の下で動作する基準電圧テストのブロック回路図である。この場合、３つの値が上記関数を表す同一のブロック（テスト）に連続的に与えられる。各出力値は、それぞれのサンプルホールド回路に記憶される。当該関数の値全てが決定されると、基準電圧Ｕrefにより与えられる結果と電圧ΔＵref分の最小シフトにより与えられる結果との間の関係が分析される。すなわち、当該関係は、コンパレータＶにおいて互いに比較される。当該２つの値が同じ方向性（本例の場合、正の方向）において基準電圧Ｕrefに対する当該関数の値と異なる場合、これは、基準電圧Ｕrefに対する値が当該ブロックテストにおいて使われる関数ｆ（ｘ）の極値にあり、これによりその基準電圧がその公称値Ｕref.testにあることを意味する。基準電圧Ｕrefに対する結果は、その後、ＡＮＤ回路を介して合格信号として伝送される。そうでなければ、不合格信号が発せられる。これは、テスト電圧Ｕref＋ΔＵref又はＵref−ΔＵuefに対する関数の値の比較によって、当該値が基準電圧Ｕrefに対する関数の値よりも大きく、他の値は、基準電圧Ｕrefに対するものよりも小さいことを呈した場合に起こる。このコンパレータ回路は、所望の形態のものとすることができ、出力として合格又は不合格信号を有する。
【００１３】
生産過程における製造上の公差のために、ブロックテストにおけるｆ（ｘ）関数の１度限りの較正（キャリブレーション）がチップ毎に必要である。
【図面の簡単な説明】
【００１４】
単一の図は、対応のテスト装置のブロック回路図である。
【符号の説明】
【００１５】
Ｖ…コンパレータ
Ｕref…基準電圧
ΔＵref…基準電圧からの差の値
Ｓ＆Ｈ…サンプルホールド回路
Pass…合格信号
Fail…不合格信号
2007516414.tif 000004
【国際調査報告】
2007516414.tif 000005
2007516414.tif 000006