(57)【要約】  ホスト・デバイスによって供給される電圧が、周辺デバイスの動作に必要な電圧であるか、またはそれよりも高い電圧であり得る場合に、電力を周辺デバイスに供給するためのシステムおよび方法である。メモリ・システムは、入力と、出力と、入力を出力に短絡するバイパスを含む電圧調整器を含む。電圧検出器は調整器と通信する。ホスト・デバイスの起動が完了したことを知らせるホスト・デバイスによって生成される信号に応答して機能するバイパス有効化信号は、バイパス素子に接続される。メモリ・システムの電圧調整器を動作させる方法は：入力と出力を備え、その入力をその出力に短絡させるバイパスを含む電圧調整器を用意する工程と；ホスト・デバイスが起動する前にバイパスをオフにセットする工程と；ホスト・デバイスからの起動完了信号に応答して、ホスト・デバイスによって供給される電力を特定する工程と；ホスト・デバイスによって供給される電力がしきい値動作電圧よりも低い場合に、そのバイパスを有効化する工程を含む。【選択図】  図５
2007501452.tif 000002
【特許請求の範囲】
【請求項１】
電圧を供給するホスト・デバイスへの制御経路を含むメモリ・システムであって：
入力と、出力と、前記入力を前記出力に短絡させるバイパスを含む電圧調整器と；
前記調整器と通信する電圧検出器と；
前記ホスト・デバイスの起動が完了したことを知らせる前記ホスト・デバイスによって生成される信号に応答して機能するバイパス有効化信号を備えるメモリ・システム。
【請求項２】
前記ホスト・デバイスの供給電圧を知らせる信号を出力する電圧検出器をさらに含む、請求項１に記載のメモリ・システム。
【請求項３】
前記バイパスが少なくとも１つのトランジスタである、請求項１に記載のメモリ・システム。
【請求項４】
前記バイパスが複数のトランジスタを備える、請求項３に記載のメモリ・システム。
【請求項５】
前記バイパス有効化信号が、コントローラによって前記トランジスタのゲートに供給される、請求項３に記載のメモリ・システム。
【請求項６】
前記ホスト・デバイスによって生成される前記信号が、前記メモリ・システムへのコマンド信号である、請求項１に記載のメモリ・システム。
【請求項７】
前記メモリ・システムがマルチメディア・カードである、請求項１に記載のメモリ・システム。
【請求項８】
前記メモリ・システムがマルチメディア・カードであり、前記ホスト・デバイスによって生成される前記信号がコマンド信号である、請求項１に記載のメモリ・システム。
【請求項９】
前記コマンド信号がＣＭＤ０またはＣＭＤ１である、請求項８に記載のメモリ・システム。
【請求項１０】
前記ホスト・デバイスによって生成される前記信号が、前記ホスト・デバイスの起動の完了を知らせる信号である、請求項１に記載のメモリ・システム。
【請求項１１】
前記メモリ・システムがＰＣカードである、請求項１に記載のメモリ・システム。
【請求項１２】
前記メモリ・システムがコンパクト・フラッシュ・カードである、請求項１に記載のメモリ・システム。
【請求項１３】
前記メモリ・システムがセキュア・デジタル・カードである、請求項１に記載のメモリ・システム。
【請求項１４】
前記メモリ・システムがスマート・メディア・カードである、請求項１に記載のメモリ・システム。
【請求項１５】
前記メモリ・システムがメモリ・スティックである、請求項１に記載のメモリ・システム。
【請求項１６】
メモリ・システムの電圧調整器を動作させる方法であって：
入力と、出力と、前記入力を前記出力に短絡させる調整器バイパスを備える電圧調整器を用意する工程と；
ホスト・デバイスが起動する前に前記バイパスをオフにセットする工程と；
前記ホスト・デバイスからの起動完了信号に応答して、前記ホスト・デバイスによって供給される電力を特定する工程と；
前記電力がしきい値動作電圧よりも低い場合に、前記バイパスを有効化する工程を備える方法。
【請求項１７】
前記バイパスがトランジスタであり、前記バイパスをオフにセットする前記工程が、前記トランジスタのゲートに信号を供給する工程を含む、請求項１６に記載の方法。
【請求項１８】
前記バイパスが複数のトランジスタを備えており、前記バイパスを有効化する前記工程が、前記複数のトランジスタの各ゲートに有効化信号を印加する工程を備える、請求項１７に記載の方法。
【請求項１９】
前記起動完了信号が、前記ホスト・デバイスからのコマンド信号である、請求項１７に記載の方法。
【請求項２０】
前記コマンド信号が、マルチメディア・カードに対するＣＭＤ０またはＣＭＤ１である、請求項１９に記載の方法。
【請求項２１】
前記しきい値電圧が２．７ボルトよりも低い、請求項１７に記載の方法。
【請求項２２】
前記しきい値電圧が２．０ボルトよりも低い、請求項１７に記載の方法。
【請求項２３】
前記しきい値電圧が１．６５ボルトよりも低い、請求項１７に記載の方法。
【請求項２４】
前記しきい値電圧が１．３ボルトよりも低い、請求項１７に記載の方法。
【請求項２５】
電圧調整器回路を含むホスト・システム用の周辺デバイスであって：
入力と出力を備える電圧調整器と；
前記入力を前記出力に選択的に短絡させるように接続されたバイパス素子と；
前記ホスト・システムによって供給される電圧がしきい値レベルより低い場合に前記バイパス素子を有効化する、ホスト・システム起動完了信号に応答する、前記バイパス素子に接続されたバイパス制御信号を備える周辺デバイス。
【請求項２６】
前記調整器が、前記起動完了信号に応答する検出器を含む、請求項２５に記載の周辺デバイス。
【請求項２７】
前記検出器が、前記ホスト・システムによって供給される前記電圧がしきい値を超える場合に第１の信号を出力し、前記ホスト・システムによって供給される前記電圧がしきい値を下回る場合に第２の信号を出力する、請求項２６に記載の周辺デバイス。
【請求項２８】
前記バイパス素子が少なくとも１つのｐ型トランジスタを含む、請求項２５に記載の周辺デバイス。
【請求項２９】
前記バイパス制御信号が、少なくとも１つのトランジスタのゲートに印加される、請求項２７に記載の周辺デバイス。
【請求項３０】
前記バイパス素子が、前記ホスト・システムの起動中に無効化される、請求項２７に記載の周辺デバイス。
【請求項３１】
前記バイパス制御信号が、コントローラによって供給される、請求項２５に記載の周辺デバイス。
【請求項３２】
マルチメディア・カード・メモリ・デバイスの電圧調整器を動作させる方法であって：
入力と出力を備え、前記入力を前記出力に短絡させる調整器バイパスを含む電圧調整器を用意する工程と、
ホスト・デバイスが起動する前に前記バイパスをオフにセットする工程と、
前記ホスト・デバイスからのコマンド信号に応答して、前記ホスト・デバイスによって供給される電力を特定する工程と、
前記電力がしきい値動作電圧よりも低い場合に、前記バイパスを有効化する工程を備える方法。
【請求項３３】
前記コマンド信号が、マルチメディア・カードに対するＣＭＤ０またはＣＭＤ１である、請求項１９に記載の方法。
【請求項３４】
メモリ・システムであって：
コントローラと；
メモリ・アレイと；
入力と出力の間にバイパス制御信号に応答する短絡素子を備える電圧調整器を備えており、
前記バイパス制御信号が、ホスト・システム起動完了信号に応答してコントローラによって供給され、ホスト・システムによって供給されるホスト供給電圧がしきい値レベルを下回る場合に前記バイパス素子を有効化する、メモリ・システム。
【請求項３５】
前記ホスト供給電圧が前記しきい値を超えている場合に、前記調整器が前記ホスト供給電圧よりも低い電圧を出力する、請求項３４に記載のメモリ・システム。
【請求項３６】
前記ホスト供給電圧が前記しきい値を超えている場合に、前記調整器が少なくとも第１または第２の出力電圧を出力する、請求項３５に記載のメモリ・システム。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の背景）
（発明の分野）
本発明は多段階の電圧を供給する用途に用いられる電圧調整器に関する。特に、本発明はメモリ・システムのような周辺デバイスに多段階の電圧を供給する用途に用いられる電圧調整器に関する。
【背景技術】
【０００２】
（関連技術の説明）
不揮発性半導体メモリは、携帯電話、デジタル・カメラ、携帯情報端末、携帯型コンピュータ・デバイス、非携帯型コンピュータ・デバイス、オーディオ・プレーヤおよびビデオ・プレーヤ、並びに他の機器を含むいくつかの用途に関して一般的なものである。電気的消去可能プログラム可能型読取専用メモリ（ＥＥＰＲＯＭ）およびフラッシュ・メモリは、不揮発性半導体メモリの中で最も一般的なものである。
【０００３】
典型的な用途には、ホスト・デバイスに挿入されるメモリ・カードのようなメモリ・カード・システムに１つ以上の記憶素子アレイを設けることが含まれる。ＥＥＰＲＯＭおよびフラッシュ・メモリはどちらも、記憶素子アレイを利用して、素子毎に１つ以上のデータビットを記憶する。それぞれの素子は、通常、チャネル領域および半導体基板の上方に配置されかつそれらから絶縁されたフローティング・ゲートを含む。フローティング・ゲートはソース領域とドレイン領域との間に配置される。コントロール・ゲートは、フローティング・ゲートの上方に設けられ、そこから絶縁されているであろう。各メモリトランジスタのしきい値電圧は、フローティング・ゲートに保持されている電荷量によって制御される。すなわち、トランジスタをオンにしてトランジスタのソース間の導通を許可する前に、コントロール・ゲートに印加しなければならない最小電圧量は、フローティング・ゲートの電荷レベルによって制御される。多くのＥＥＰＲＯＭおよびフラッシュ・メモリは、２つの電荷範囲を記憶するために使用されるフローティング・ゲートを備えている。したがって、メモリ・セルは２つの状態の間でプログラム／消去される。このようなメモリ・セルは１バイトのデータを記憶する。他のＥＥＰＲＯＭおよびフラッシュ・メモリ・セルは、多段階の電荷範囲を記憶する。したがって、このようなメモリ・セルは多段階の状態を記憶するようにプログラムすることができる。このようなメモリ・セルは複数バイトのデータを記憶する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
加工技術の向上により、トランジスタ・デバイスのサイズはより小さくなっている。このことにより、トランジスタ技術の継続的な世代のそれぞれにおいて、必要とされる供給電力はより低いものとなっている。例えば、０．２５ミクロンで加工されたデバイスは約２．５ボルトの電圧で動作し、０．１８ミクロンで加工されたデバイスは１．８ボルト（±１０％）の供給電圧を使用し、０．１５ミクロンで加工されたデバイスは１．５ボルト（±１０％）の供給電圧を使用し、０．１３ミクロンで加工されたデバイスは１．２ボルト（±１０％）の供給電圧を使用する、等々。
【０００５】
残念ながら、すべてのホスト・デバイスが、このような技術によって要求される必須の電力を供給できるわけではない。例えば、旧型のホスト・デバイスは、１．８ボルトの電圧のみを要求するメモリ・システムに対して、３ボルトの電圧を供給するであろう。したがって、新たな技術によって製造されるメモリ・デバイスは、それらが使用されるホスト・デバイスが過去の製品（レガシー・プロダクト）で用いられるさらに高い電圧を供給する可能性があることを許容しなければならない。したがって、正確な電圧をメモリ・デバイスに供給するために、電力レベル検出技術および電圧調整技術が用いられる。
【０００６】
他に考えられる問題は、デバイスから大きな電流が引き出される場合に、多くの調整器で電圧の著しい低下を招くことである。レガシー電圧を低下させるように設計された電圧調整器は、予想よりも低い電圧が入力に供給された場合に、電流の低下を引き起こす。例えば、従来の電圧調整器において、３ボルトのホスト・デバイスは１．８ボルトのデバイスに高い電流を供給するのに十分なヘッドルームを備えているが、１．８ボルトのホスト・デバイスは１．８ボルトのデバイスに高い電流を低下させずに供給することはできない。その出力は低いものとなってしまうだろう。
【課題を解決するための手段】
【０００７】
（発明の要旨）
本発明は、概して、ホスト・デバイスによって供給される電圧が、周辺デバイスの動作に必要な電圧であるか、あるいはそれよりも高い電圧である、周辺デバイスに電力を供給するシステムおよび方法に関する。
【０００８】
一態様では、本発明は、電圧を供給するホスト・デバイスへの制御経路を含むメモリ・システムである。そのシステムは、入力と、出力と、入力を出力へ短絡するバイパスを含む電圧調整器を含む。さらに、その調整器と通信する電圧検出器が設けられる。ホスト・デバイスの起動が完了したことを示す、ホスト・デバイスによって生成される信号に応答して機能するバイパス有効化信号が、そのバイパス素子に接続される。
【０００９】
さらなる態様では、本発明は、メモリ・システムの電圧調整器を動作させる方法を備える。この態様において、その方法は：入力と出力を備え、入力を出力へ短絡するバイパスを含む電圧調整器を用意する工程と；ホスト・デバイスの起動の前にそのバイパスをオフにセットする工程と；ホスト・デバイスからの起動完了信号に応答して、ホスト・デバイスによって供給される電力を特定する工程と；ホスト・デバイスによって供給される電力がしきい値動作電圧より低い場合に、そのバイパスを有効化する工程を備えている。
【００１０】
さらに他の態様では、本発明は、電圧調整器回路を含むホスト・システム用の周辺デバイスを備える。このデバイスは、入力と出力を備える電圧調整器と、その入力をその出力へ選択的に短絡するように接続されたバイパス素子を含む。バイパス素子に接続され、ホスト・システムの起動完了信号に応答するバイパス制御信号が供給される。ホスト・システムによって供給される電圧がしきい値電圧レベルよりも低い場合に、バイパス制御信号がバイパス素子を有効化する。
【００１１】
さらに別の態様では、本発明はメモリ・システムを備える。このシステムは、コントローラと、メモリ・アレイと、電圧調整器を含む。その調整器は、バイパス制御信号に応答する、入力と出力との間の短絡素子を備える。ホスト・システムによって供給されるホスト供給電圧がしきい値電圧レベルよりも低い場合に、バイパス素子を有効化する、ホスト・システムの起動完了信号に応答して、バイパス制御信号がコントローラによって供給される。
【発明を実施するための最良の形態】
【００１２】
本発明のこれらのおよび他の目的および利点は、本発明の好ましい実施形態を図面を併用して記述している以下の説明から、より明確になるであろう。
【実施例】
【００１３】
（詳細な説明）
本発明は、不揮発性メモリ・システムに好適に使用することができる。そのシステムは、携帯電話、デジタル・カメラ、携帯情報端末、携帯型コンピュータ・デバイス、非携帯型コンピュータ・デバイスおよび他のデバイスのような、様々なタイプのホスト・デバイスに利用することが可能である。１つの典型的なホスト・デバイスはコンピュータ・システムである。図１に示すシステムは典型的なものであり、デジタル・カメラ、音楽プレーヤ、コンピュータ等を含む数多くのデバイスが、メモリ・カードのホスト・デバイスとして機能し得ることを理解されたい。
【００１４】
本発明の種々の態様を組み込むことができるコンピュータ・システムが、図１に概略で示されている。典型的なコンピュータ・システム・アーキテクチャは、システム・バス１７０に接続されたマイクロ・プロセッサ１１０と、ランダム・アクセスの、メイン・システム・メモリ１２０と、例えばキーボード、モニタ、モデム等といった、少なくとも１つ以上の入出力デバイス１３０を含む。通常は、１つ以上の不揮発性記憶システムがシステム・バス１７０に同様に接続される。典型的には、そのような記憶システムはディスク・ドライブであり、またそこに記憶されたデータは、現行の処理で使用するために揮発性のシステム・メモリ１２０に読み出されて、容易に補完したり、変更したり、修正したりすることができる。
【００１５】
図に示すように、記憶メモリ・システム２００もシステム・バス１７０に接続される。システム２００は、コンピュータのシステム・バス１７０に接続されたメモリ・コントローラ１４０と、メモリ・アレイ１６０から構成される。メモリ・アレイ１６０は、ＥＥＰＲＯＭ集積回路チップから構成することができる。データおよび命令は、コントローラ１４０からメモリ・アレイ１６０へ、主にデータ・ライン１５０を介して伝達される。コントローラ１４０とアレイ１６０との間の、他の制御および状態回路が図２に示されている。コントローラ１４０は、主に単一の集積回路チップ上に形成されることが好ましい。メモリ・アレイ１６０は、いくつかのＥＥＰＲＯＭ集積回路チップを含んでもよい。
【００１６】
図２は、典型的なメモリ・システムのより詳細なブロック図である。図２に示したアーキテクチャは、マルチメディア・カード（ＭＭＣ）システムに使用されるアーキテクチャと同様のものである。しかし、本発明は、ＭＭＣアーキテクチャを用いたメモリ・システムに限定されず、周辺デバイスの素子が要求する動作電圧が固定されているが、ホスト・デバイスの供給電圧がその動作電圧と同一か、あるいはそれよりも高い電圧である、どのような用途にも適用可能であることが理解されるであろう。これには、ＰＣカード、コンパクト・フラッシュ・カード、セキュア・デジタル・カード、スマート・メディアおよびメモリ・スティックといったメモリ・システムが含まれる。
【００１７】
メモリ・システム２００では、図１のメモリ・システム・バスの種々のラインが、コネクタを通してコンピュータ・システムの他の部分に接続するためのカードの接続ピンにおいて終端処理される。図２のブロック図では、メモリ・カード２００はバス２４０によってホスト・システム２７５に接続されるであろう。そのバスは、メモリ・カード２００に直接接続されているいくつかの信号を含んでもよい。マルチメディア・カード（ＭＭＣ）の仕様では、７本のピンが使用される。コンパクト・フラッシュ（ＣＦ）の仕様では、５０本のピンが使用される。他のメモリ・システム技術では種々の形態のコネクタを使用するが、一般に、これらはすべて動作電圧を周辺メモリ・システムに供給する。
【００１８】
図２では、ホストによって提供される信号の４つのみが図示されている：コマンド応答信号（ＣＭＤ）、クロック信号（ＣＬＫ）、およびデータ信号（ＤＡＴ）は、ホスト２７５からインタフェース・ドライバ２２０に提供される。ホスト２７５によって提供されるものとして、供給電圧ＶＤＤも図示されている。インタフェース・ドライバ２２０はコントローラ１４０と通信する。コントローラ１４０は一連の記憶レジスタ２１０に接続されている。
【００１９】
コマンド信号は、カード初期化コマンドおよびデータ転送コマンドのために使用される双方向のコマンド・チャネルである。コマンド信号は、２つの動作モード、すなわち、初期化モードのためのオープン・ドレインと、高速コマンド転送のためのプッシュ・プルを備える。コマンドはマルチメディア・カード・バス・マスタからカードに送信され、応答がカードからホスト２７５に送信されるであろう。データ信号は双方向のデータ・チャネルである。データ信号はプッシュ・プル方式で動作する。ホスト２７５からカード２００へのさらに２つの供給電圧グラウンド信号と、予備の信号が、ＭＭＣカードの７本のピンを構成する。本発明のシステムにおいては、様々な記憶カード２００が利用可能であることが理解されるであろう。
【００２０】
レジスタ２１０はコントローラ１４０のための情報を記憶する。ＭＭＣの仕様では、カードのＶＤＤの電圧プロファイルを記憶する動作状態レジスタ（ＯＣＲ）と、動作状態の拡張に対して最高の性能を向上させるために用いられるドライバ・ステージ・レジスタ（ＤＳＲ）を含む、５つのレジスタが規定されている。
【００２１】
コントローラ１４０はメモリ・コア・インタフェース２３０を介してメモリ・アレイ１６０と通信可能であり、アレイからデータを読み取ったり、アレイにデータを書き込んだりする。本発明によれば、様々なタイプのアレイ、コントローラ、インタフェース、およびレジスタを利用可能である。このタイプのメモリ・システムの動作が、充分に記されている。
【００２２】
図２には電圧検出器および電圧調整器回路２５０も示されている。本発明の検出器および調整器２５０により、ホストの電圧にかかわりなく、メモリ・カード２００を動作させるための正確な電圧がカードに供給されることが保証される。
【００２３】
図３は、標準的な電圧調整器３００を示している。電圧調整器３００は、比較器３１０、ＰＭＯＳトランジスタＰ１、および抵抗器Ｒ１とＲ２を含む。基準電圧により、供給電圧ＶＤＤがトランジスタＰ１のソースからトランジスタＰ１のドレインに通過して、デバイスの出力が要求される供給電圧に調整されることが保証される。当該技術分野でよく知られているように、電圧調整器３００は、精密な基準電圧ＶＲＥＦを用いて正確な電圧を維持して、出力電圧をセットする。増幅器３１０のような自動制御器が使用されて、制御素子Ｐ１の駆動を調整する。抵抗器Ｒ１とＲ２は調整器の出力の一部を比較器の負入力に送る。電圧が基準電圧と相関するようにトランジスタＰ１の駆動を調整する比較器には、周知の技術が用いられる。
【００２４】
入力電圧ＶＤＤが予想よりも著しく低い場合、図３の電圧調整器には問題が生じる。電圧調整器３００は、目標とする調整電圧１．８ボルトに比べて高い、例えば３ボルトの予想される電圧に対しては正確に動作するであろうが、入力電圧がそれよりもかなり低い、例えば１．８Ｖである場合には、十分な電流を供給することができないであろう。
【００２５】
このことは図４に例示されている。図４は、図３の電圧調整器において、３ボルトに等しい供給電圧ＶＤＤと、１．８ボルトに等しい供給電圧ＶＤＤに対する、出力電圧ＶＯ対負荷電流（Ｉｌｏａｄ）のグラフである。１．８ボルトのデバイスの公称動作電圧は１．６５ボルトであり、図４の縦軸の目盛上の破線によって表されている。３ボルトの供給電圧ＶＤＤについては、図３の電圧調整器の出力電流はデバイスを動作させるために必要な最小電流を十分に満足して、かつ出力電圧はデバイスを動作させるために必要とされるしきい値を依然として超えている。入力ＶＤＤが１．８ボルトに変化すると、性能曲線は劇的に下降し、また出力電流は著しく低下し、例えば１０ミリアンペアになる。この場合、供給電圧はメモリ・システムに電力を供給するには不十分である。
【００２６】
図５は、本発明で使用するのに適切な電圧調整器の第１の実施形態を示している。図３において説明したものと同一の特徴を有する素子には、同一の参照番号が付されている。
【００２７】
図５に示すように、バイパス・トランジスタＰ２が図３の構成に追加されている。バイパス素子Ｐ２以外の図５に示す調整器の素子は典型的なものである；調整器の出力に関連して供給電圧を調整するために使用される具体的な回路は、本発明にとって重要なものではないことを理解されたい。以下の説明から理解されるように、任意の調整器構成において、入力における供給電圧を出力へ短絡する能力が、本発明を実施するために利用される。
【００２８】
電圧調整器５００は、入力電圧の変化を許容するから、メモリ・システム（または他の周辺デバイス）に直接電力を供給するのに差し支えない供給電圧を供給するホストにも、メモリ・システムが必要とする電圧よりも高いレガシー供給電圧を供給するホストにも順応する。図５には平滑コンデンサＣ１も図示されている。その平滑コンデンサＣ１は、１．８ボルトの範囲の動作値に対しては、約１マイクロ・ファラッドの値を有するであろう。コントローラ１６０の指示によって、バイパス信号が印加されると、バイパス・トランジスタがＶＤＤと出力との間で入力電圧を短絡させる。したがって、入力電圧がメモリ・システムを動作させるのに差し支えないものである場合、バイパスは有効化され、その電圧は出力に直接供給される。電圧が著しく高い場合には、電圧調整器を正常に動作させて、出力に供給される電圧を低下させることができる。
【００２９】
図５には検出器回路５５０も図示されている。検出器回路５５０は、低電圧検出比較器５１０と、コントローラ１４０によって読み取ることができる出力信号を供給するサンプル論理回路５２０を含む。低電圧比較器５１０は、メモリ・カードの入力電圧ＶＤＤが所定のしきい値電圧ＶＴＨよりも低い場合に、高い電圧の出力信号を供給する。図５の電圧調整器５００および図６の電圧調整器６００と共に用いられるこの論理回路は、本発明の電圧調整を制御するために利用される。この論理回路は、供給された電圧が、高い電圧のレガシー・デバイスのものか、メモリ・システムが必要とする供給電圧かを特定する。
【００３０】
図６は、図５に示した電圧調整器の代替実施形態を示している。図６には、追加のトランジスタＰ４、Ｐ５およびＰ３が示されている。追加のトランジスタは、ＶＤＤと出力との間の短絡経路において３つのトランジスタのすべてを接続することによって、ＶＤＤと出力との間の短絡が保証されることを確実にするための代替形態を示したものである。さらに、調整器が出力において任意の適切な供給電圧を提供することができるように、比較器３１０に戻される電圧フィードバックを選択可能にする、追加の抵抗器Ｒ３が設けられる。異なるフィードバック電圧を印加することによって、図６の電圧調整器を多段階の可変電圧セットに適合させることができる。例えば、図６の調整器には、比較器３１０に戻される１．８ボルトまたは１．２ボルトの部分電圧が示されている。種々の入力電圧を低下させることを可能にするような、図５および図６の調整器の構成の自明な変更形態については、当業者は容易に理解できるであろう。
【００３１】
図７は、本発明による図５または図６の電圧調整器を動作させる方法を示している。通常、この方法は、供給電圧が高いことを想定し、その想定に基づいてホストが起動することを許容する。この起動段階の間は、バイパス・デバイスは無効化状態とされる。そして、起動の完了を知らせるためにホストからの制御信号が利用され、バイパス信号を供給するかどうかを決定するためにサンプル論理回路の出力が利用される。
【００３２】
例えば、１．８ボルトで動作可能なメモリ・システムを使用する場合を想定する。このシステムが取付けられるまで、このシステムは供給電圧が１．８ボルトか、あるいはそれ以上であるかを認識していない。最初に、ステップ７１０では、コントローラが、トランジスタＰ２のバイパスを無効化にセットして、メモリ・アレイがより高い３ボルトで動作する状況で損傷してしまうことがないように保証する。ホスト・デバイスが起動すると、ホストの電力の時間に対する傾きは幅広く変化し得る。この傾きは、高速な起動を意味する急峻なものであってもよいし、より長時間にわたるものであってもよい。
【００３３】
次に、ステップ７２０では、バイパスをオフにセットして、コントローラは起動が完了したことを知らせるホスト・デバイスからの信号を待つ。一実施形態では、しきい値電圧は２．４ボルトであり、１．８ボルト（±１０％）での動作か、または３．０ボルト（±１０％）での動作かを区別する。さらなる実施形態では、デバイスがＭＭＣカードであって、この信号がＣＭＤ０またはＣＭＤ１であってもよい。これらの信号は通常、全てのカードをアイドル状態にリセットし、動作状態を要求して確認する、ＭＭＣカードへホストによって送信される最初の２つのコマンドである。他の技術においては、ホスト・デバイスの起動の完了を知らせる任意の最初の信号、具体的には、その目的のために設計された信号や、その性質上起動の完了を知らせる信号を、上記した起動の完了を知らせる信号として利用することができる。
【００３４】
次に、ステップ７３０では、ホスト・デバイスからの起動信号を受信すると、サンプル論理回路５２０は低電圧比較器５１０の出力をテストする。比較器５１０の出力が高ければ、このことは、しきい値電圧Ｖｔｈよりも低い電圧が存在していることを示している。比較器５１０の出力が低ければ、このことは、入力電圧ＶＤＤがしきい値電圧を超えて、より高い電圧であることを示している。
【００３５】
ステップ７４０では、低電圧（ＬＶ）比較器５１０の電圧がしきい値を下回っていれば、その比較器の出力は高く、ステップ７６０でバイパスがオンにされる。その出力が低ければ、ステップ７５０において、バイパスはオフにセットされる。
【００３６】
バイパス・モードである場合、多くのメモリ・カードでは、後に高い電圧が供給されるとすぐに、任意のアクティブなバイパス・デバイスを無効化する、過電圧防止が用意されている。このことは、ユーザが、ＭＭＣのプロトコルにおいて要求されている正規の電力切断リセットを用いることなく、例えば１．８ボルトから３．０ボルトに供給電圧を変更した状況において、メモリ・コアを保護する。
【００３７】
通常、多くのデバイスでは、メモリ・コアの信頼性に対して問題が出ないように、最大内部電圧が制限されている。Ｃ１に十分な静電容量を用いる場合、供給の傾き率に対する制限は不要である。
【００３８】
低電圧比較器５１０の出力が高い場合、後でコントローラのファームウェアによって調整器を停止して、電力を節約することができる。
【００３９】
最後に、ステップ７７０では、バイパスの制御は、上述したメモリ・システムにおいて通常見られるような過電圧防止に移行する。
【００４０】
上述の発明の詳細な説明は、例示して説明することを目的としたものである。開示されている正確な形態のみを意図したり、開示されている正確な形態に本発明を限定したりすることを意図するものではない。上述の教示を考慮すれば、多くの修正形態および変更形態が可能である。説明してきた実施形態は、本発明の原理およびその実用的用途を最も良く説明するために選択されたものであり、これによって、他の当業者が、種々の実施形態において、また意図される具体的な用途に適する種々の修正を用いて、本発明を最良に利用することが可能になる。本発明の範囲は、本明細書に添付した特許請求の範囲によって規定されることが意図される。
【図面の簡単な説明】
【００４１】
本発明は具体的な実施形態を用いて説明される。本発明の他の目的、特徴および利点は、明細書と以下の図面を参照することにより明らかになるであろう。
【００４２】
【図１】図１は、本発明のメモリ・カード用のホスト・システムとして使用するために適切なコンピュータ・システムのブロック図を示している。
【図２】図２は、メモリ・カード・アーキテクチャのブロック図を示している。
【図３】図３は、メモリ・カードに使用される従来の電圧調整器の例を示した概略図である。
【図４】図４は、図３の電圧調整器への２つの入力電圧に関する出力電圧対負荷電流を示したグラフである。
【図５】図５は、本発明の電圧調整器である。
【図６】図６は、本発明の他の電圧調整器である。
【図７】図７は、本発明の電圧調整器を動作させる１つの方法を示したフローチャートである。
【図１】
2007501452.tif 000003
【図２】
2007501452.tif 000004
【図３】
2007501452.tif 000005
【図４】
2007501452.tif 000006
【図５】
2007501452.tif 000007
【図６】
2007501452.tif 000008
【図７】
2007501452.tif 000009
【国際調査報告】
2007501452.tif 000010
2007501452.tif 000011