(57)【要約】  データ記憶及び演算素子の内容を保護する電子デバイスである。デバイスは並列配列で接続された機密保護素子と相転移素子を含む。機密保護素子は、従来型のトランジスタ又は３端子相転移素子のような３端子素子であり、オン状態とオフ状態を有し、その状態の間では抵抗値の点で差異があり、並列結合に供給される電流の流れを制御することにより相転移素子への電子アクセスを調節する。オン状態では、機密保護素子の抵抗値は相転移デバイスの抵抗値より低いので、相転移素子の抵抗値の判定を阻止し、禁止し、又は、混乱させる。この安全モードでは、相転移素子の内容は保護される。オフ状態では、機密保護素子の抵抗値は相転移材料の抵抗値より高いので、並列結合の抵抗値は相転移素子の抵抗値に接近する。この読み取りモードでは、相転移素子の抵抗値及び情報内容が判読される。相転移素子は相転移材料を含み、好ましくは、カルコゲニドをベースとした素子である。相転移素子は、好ましい実施形態として、記憶又は演算処理機能を実行し、レジスタ及び重み付けデバイスを含む。【選択図】図３
2007522676.tif 000002
【特許請求の範囲】
【請求項１】
オン状態及びオフ状態を有し、前記オン状態の抵抗値が前記オフ状態の抵抗値より低い機密保護素子と、
2個又は２個以上の構造的状態の間で可逆的に転移可能である相転移材料を含む相変化素子と、
を備え、
前記機密保護素子と前記相転移装置が並列接続される、
機密保護付き装置。
【請求項２】
前記機密保護素子がトランジスタである、請求項１に記載の装置。
【請求項３】
前記機密保護素子が第１の端子、第２の端子、及び、第３の端子を含む多端子相転移装置であり、
前記第２の端子と前記第３の端子が前記相転移素子と前記並列回路を形成し、
前記多端子相転移装置が２個以上の構造状態の間で可逆的に転移可能である相転移材料を含む、
請求項１に記載の装置。
【請求項４】
前記第１の端子が前記第２の端子と前記第３の端子の間を通る電流を変調する、請求項３に記載の装置。
【請求項５】
前記第１の端子が電荷キャリヤの注入によって前記電流を変調する、請求項４に記載の装置。
【請求項６】
前記第１の端子が電界効果によって前記電流を変調する、請求項４に記載の装置。
【請求項７】
前記相転移素子がレジスタである、請求項１に記載の装置。
【請求項８】
前記レジスタが非2進法形式でデータ又は情報を処理又は記憶する、請求項７に記載の装置。
【請求項９】
前記レジスタがデータ又は情報を暗号化する、請求項７に記載の装置。
【請求項１０】
前記相転移素子が重み付け装置であり、前記重み付け装置が2個又は２個以上の抵抗状態を有し、前記重み付け装置が該重み付け装置を通る電気信号の伝達を抵抗的に修正する、請求項１に記載の装置。
【請求項１１】
前記相転移材料がＳ、Ｓｅ、又は、Ｔｅを含む、請求項１に記載の装置。
【請求項１２】
前記相転移材料がＧｅ又はＳｂをさらに含む、請求項１１に記載の装置。
【請求項１３】
前記相転移材料がＡｓ又はＳｉをさらに含む、請求項１１に記載の装置。
【請求項１４】
前記相転移材料がＡｌ、Ｉｎ、Ｂｉ、Ｐｂ、Ｓｎ、Ｐ、及び、Ｏよりなる群から選択された元素をさらに含む、請求項１１に記載の装置。
【請求項１５】
前記構造状態がアモルファス状態、結晶状態、又は、部分結晶状態を含む、請求項１に記載の装置。
【請求項１６】
前記構造状態が部分結晶率の点で異なる、請求項１に記載の装置。
【請求項１７】
前記相転移材料の前記構造状態が1個又は１個以上の累積状態を含む、請求項１に記載の装置。
【請求項１８】
前記相転移化材料の前記構造状態が2個又は２個以上の累積状態を含む、請求項１に記載の装置。
【請求項１９】
前記相転移材料の前記構造状態が3個又は３個以上の累積状態を含む、請求項１に記載の装置。
【請求項２０】
前記相転移材料の前記構造状態がグレイスケール状態を含む、請求項１に記載の装置。
【請求項２１】
当該装置の抵抗値が前記相変化素子の抵抗値とおおよそ同じである、請求項１に記載の装置。
【請求項２２】
当該装置の抵抗値が前記機密保護素子の抵抗値とおおよそ同じである、請求項１に記載の装置。
【請求項２３】
前記構造状態がリセット状態及びセット状態を含む、請求項１に記載の装置。
【請求項２４】
前記オフ状態の抵抗値が前記リセット状態の抵抗値より高い、請求項２３に記載の装置。
【請求項２５】
前記オフ状態の抵抗値が前記セット状態の抵抗値より高い、請求項２３に記載の装置。
【請求項２６】
前記オン状態の抵抗値が前記リセット状態の抵抗値より低い、請求項２３に記載の装置。
【請求項２７】
前記オン状態の抵抗値が前記セット状態の抵抗値より高い、請求項２６に記載の装置。
【請求項２８】
前記オン状態の抵抗値が前記セット状態の抵抗値より低い、請求項２３に記載の装置。
【請求項２９】
情報又はデータを保護する方法であって、
請求項１に記載の機護保護付き装置を設けるステップと、
前記情報又はデータを前記機密保護付き装置の前記相転移素子に記憶するステップと、
前記機密保護素子を前記オン状態に変化させるステップと、
を備える方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願情報
本願は２００４年１月２０日出願の“Ｍｕｌｔｉ−Ｔｅｒｍｉｎａｌ  Ｄｅｖｉｃｅｓ  ｈａｖｉｎｇ  Ｌｏｇｉｃ  Ｆｕｎｃｔｉｏｎａｌｉｔｙ”という名称が与えられた米国特許出願第１０／７６１，０２２号の一部継続出願であり、この出願は２００３年９月８日出願の“Ｍｕｌｔｉｐｌｅ  Ｂｉｔ  Ｃｈａｌｃｏｇｅｎｉｄｅ  Ｓｔｏｒａｇｅ  Ｄｅｖｉｃｅ”という名称が与えられた米国特許出願第１０／６７５，２８５号の一部継続出願であり、この出願は２００３年４月２０日出願の“Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｃｈａｌｃｏｇｅｎｉｄｅ  Ｄｅｖｉｃｅｓ”という名称が与えられた米国特許出願第１０／４２６，３２１号の一部継続出願であり、この出願は２００３年３月１０日出願の“Ｍｕｌｔｉ−Ｔｅｒｍｉｎａｌ  Ｃｈａｌｃｏｇｅｎｉｄｅ  Ｓｗｉｔｃｈｉｎｇ  Ｄｅｖｉｃｅｓ”という名称が与えられた米国特許出願第１０／３８４，９９４号の一部継続出願であり、これらの開示内容はここに引用して本明細書に組み込まれる。
【０００２】
技術分野
本発明は、情報内容を機密保護する目的のためデータ記憶及び演算処理素子の内容へのアクセスを調節する電子装置に関する。より詳細には、本発明は、３端子機密保護素子及び相変化素子を含み、機密保護素子が相変化素子を保護するオン状態及び相転移素子の読み出しを許可するオフ状態を有する並列回路結合に関係する。
【０００３】
背景技術
新しくまたより高度化された演算・アプリケーションの要求を満たすためコンピュータの性能を改良することが常に必要とされる。パターンの関連づけ、パターン分類、連想メモリ機能、音声、及び、文字認識などのアプリケーションは、人や他の生物が容易かつ本能的に実行する多数のタスクと同様に、おおむね現在のコンピュータによっては解決または実現が困難な現状である。
【０００４】
情報工学の限界を拡大したいという願望が、現在のコンピュータの制限の原因となる要因の研究を促した。シリコンは現代のコンピュータの心臓部である。長年に亘る演算能力及び速度の進歩は主としてシリコンの基本特性をより良く理解し、その特性を実用に活用することの結果であった。初期の進歩はトランジスタ及びダイオードのような基本電子素子をシリコンから形成することに基礎を置いており、以降の進歩は集積回路の開発から得られた。最近の進歩は、これらの傾向の継続を示しており、今は微細化と、ますます多くの微小電子デバイスの単一チップへの集積化に重点を置いている。より小さなデバイスは、メモリ記憶の高密度化と、集積回路の高集積化と、同じチップ上の素子間の相互作用時間の短縮をもたらす。
【０００５】
将来の演算能力及び機能の改良はシリコン技術のさらなる向上に依存するため、シリコンをベースとする電子デバイスの微細化がどれほど継続するかについての予測に関して多くの議論が最近行われている。コンピュータ産業がシリコンの性能限界に急速に接近しているという考えがますます受け入れられるようになっている。今日の製造技術における特徴寸法は０．１８ミクロンであり、この特徴寸法は今や約０．１０ミクロンに縮小している。しかし、約０．１０ミクロンより小さい寸法はシリコンの基本的な性質に変化を引き起こすので、特徴寸法のさらなる減少には問題があると考えられる。より具体的には、シリコン・デバイスの寸法が数十ナノメートル以下に減少するとき、シリコンは量子力学の領域の性質に入り、巨視的な物体を支配する古典物理学に従って機能しなくなる。量子力学の領域においては、エネルギー状態は連続的ではなく量子化され、トンネル効果のような現象が多数のデバイスの全域に電子の非局在化をもたらす。トンネル効果の結果は、電子が一つのデバイスから隣接するデバイスへ逃げるような電流の漏れや、あるデバイスの状態が隣接するデバイスの状態に影響を与えるのでデバイスの独立性の損失を含む。このような漏れは単一のデバイス内でも同様に起こる。シリコンの性質の基本的な変化に加えて、シリコン・デバイスの寸法のこれ以上の現象はまた技術上の困難な問題を提起する。フォトリソグラフィのような製造方法の新しくまた高価な革新がより小さい特徴寸法を達成するために必要とされる。
【０００６】
コンピュータの性能を向上させる一つの方法は、データ処理及び／又はメモリー・アプリケーションにおいて能動媒体として使用することの出来るシリコン以外の材料を発見することである。このような別の演算媒体は、シリコンによって可能な技術に比べてより高い性能、より便利な製造法、及び、より優れた経済性を提供することを追求する新しい演算産業の基礎を形成するため、シリコンとは独立に、又は、シリコンと組み合わせて使用される。
【０００７】
本発明の発明者の一人であるＳ．Ｒ．Ｏｖｓｈｉｎｓｋｙは、最近、データの処理及び保存のための能動材料としてのカルコゲニド相転移材料の新しい使用を提案した。ここに引用して開示内容が本書に組み込まれた米国特許第６，６７１，７１０号（以下、‘７１０号特許）において、Ｏｖｓｈｉｎｓｋｙらは、従来型の認知演算アプリケーションにおける相転移材料の作動原理を記載している。相転移材料は、従来型のシリコン・コンピュータの2進法モード特性で作動するだけでなく、データの非2進法記憶及び処理の機会も提供する。非2進法記憶は高い記憶情報密度を提供し、一方、非2進法処理は演算処理の並列性を高める。‘７１０号特許は、加算、減算、乗算及び除算のような数学演算のため非2進法演算媒体を利用する代表的なアルゴリズムについても説明している。ここに引用して開示内容が本書に組み込まれたＯｖｓｈｉｎｓｋｙらによる米国特許出願第１０／１５５，５２７号（以下、‘５２７号出願）は、因数分解、合同方程式演算、及び、並列演算をはじめとする、相転移演算媒体に基づくさらなる数学演算について記載している。
【０００８】
ここに引用して開示内容が本書に組み込まれた米国特許出願第１０／１８９，７４９号（以下、‘７４９号出願）において、Ｏｖｓｈｉｎｓｋｙは、能動演算媒体として相転移材料を利用するデバイスに基づく演算システムの構成を検討している。より具体的には、Ｏｖｓｈｉｎｓｋｙは、相転移演算デバイスのネットワークを検討し、それが生物学的な神経回路網の機能に酷似する機能を持つことを実証している。この機能性の重要な特色は、種々の情報源からの入力信号に対する相転移演算デバイスの累積応答と、入力信号に重み付けする能力と、生体ニューロンの発射を模倣する安定した再現可能な物質転移とを含む。この機能性は、学習、適応能力、及び、柔軟性を特色とする知的演算における新しい概念を可能にする。
【０００９】
ここに引用して開示内容が本書に組み込まれた米国特許出願第１０／３８４，９９４号（以下、‘９９４号出願）、第１０／４２６，３２１号（以下、‘３２１号出願）、第１０／６５７，２８５号（以下、‘２８５号出願）、及び、第１０／７６１，０２２号（以下、‘０２２号出願）において、Ｏｖｓｈｉｎｓｋｙらは、別な演算デバイス及び記憶装置を検討することによって相転移の概念をさらに進展させている。‘９９４号出願は、一つの電気端子に供給された制御信号が、電荷キャリヤの注入によって他の電気端子間で伝導される電流、臨界値電圧、又は、信号を変調する多端子相転移デバイスを記載している。‘３２１号出願は、他の端子の間で伝導される電流、臨界値電圧、又は、信号を変調するために電界効果端子を利用する類似した多端子デバイスについて記載している。‘９９４号出願及び‘３２１号出願に記載されたデバイスは、シリコンをベースとするコンピュータには不可欠なトランジスタの機能に類似した機能性を実現できるように構成される。‘２８５号出願は、相転移材料を利用する多数の端子を有する多重ビット記憶デバイスを開示する。‘０２２号出願は、相転移材料を利用する多端子論理デバイスを記載している。
【００１０】
Ｏｖｓｈｉｎｓｋｙらによる上記の研究は、カルコゲニド又はその他の相転移材料に完全に又は部分的に基づく演算構想を可能にするための概念、作動原理、及び、ある種の基本デバイスを提供する。実現性のある補足物としての、又はシリコン・ベースの技術の代替としてのカルコゲニド演算を促進するためには、カルコゲニド及びその他の相転移材料から作ることが出来るデバイス及びその機能の範囲を拡大することが望ましい。最大の関心事は、処理、保存又は記憶、及び論理機能を実行する能力をもつデバイス及びシステムである。さらなる検討事項は、暗号化及び安全なデータ保存を含む。
【００１１】
発明の概要
本発明は機密保護付き記憶及び演算処理デバイスを提供する。一実施形態では、機密保護付きデバイスは、機密保護素子と、データの記憶又は処理のためのレジスタとを含む。レジスタは、相転移材料を含み、データ記憶、従来型の演算、又は、認知演算のため使用される。機密保護素子は、レジスタの内容へのアクセスを調節し得る３端子素子である。機密保護素子は、レジスタの読み出しを許可するオフ状態に構成され、又は、レジスタの読み出しを阻止するオン状態に構成される。機密保護素子とレジスタは、この本願の機密保護付きデバイス内で並列結合として接続される。デバイスの抵抗は並列結合の抵抗によって制御され、そしてこの並列結合の抵抗値は機密保護素子とレジスタの相対抵抗値によって決定される。オフ状態では、機密保護素子はレジスタより高い抵抗値を有し、機密保護付きデバイスの測定抵抗値はレジスタの抵抗値に殆ど正確に対応するので、レジスタの状態に関する情報を提供する。オン状態では、機密保護素子はレジスタより低い抵抗値を有し、デバイスの測定抵抗値は機密保護素子の抵抗値に殆ど正確に対応するので、レジスタの抵抗値の決定を阻止又は禁止する。よって、機密保護素子は、レジスタ自体の持つ機密保護能力以上に、レジスタの内容の機密保護を提供する。
【００１２】
別の実施形態では、機密保護付きデバイスは、機密保護素子と重み付けデバイスの並列結合を含む。重み付けデバイスは、ある抵抗値の範囲に亘って連続的に変化する抵抗値をもつ相転移材料を含む。重み付けデバイスは情報の処理に役立ち、重み付けデバイスの抵抗の制御を通してネットワーク内のデバイス間の信号の伝送を変調するため使用される。オフ状態では、機密保護素子は重み付けデバイスより高い抵抗値を有するので、重み付けデバイスの抵抗値の読み出し、又は、抵抗状態の変更を可能にする。オン状態では、機密保護素子は重み付けデバイスより低い抵抗値を有するので、重み付けデバイスの抵抗状態の読み出し又は変更を阻止又は禁止する。重み付けデバイスは機密保護素子によって別個に保護されるか、又は、レジスタと組み合わせて保護される。
【００１３】
発明の実施の形態の詳細な説明
本発明は、レジスタ又は重み付けデバイスによって記憶又は処理される情報又はデータの機密保護を強化するデバイスを提供する。本願においては、レジスタは、データ又は情報を格納又は処理する演算素子を意味する。レジスタは、2進法形式若しくは非2進法形式で作動する演算処理素子のみならず、メモリ及びその他のデータ記憶素子を含む。本願においては、重み付けデバイスは信号の伝達を抵抗的に修正する素子を意味する。典型的な実施形態では、重み付けデバイスは、デバイスのネットワーク内の２個以上のデバイスを連結し、デバイスの間又はデバイスの中で伝達される信号の強度又は大きさを調節する。多数の演算アプリケーションにおいて、１台若しくは一群のレジスタ又は重み付けデバイスで記憶又は処理される情報の秘密性を守ることが望ましく、種々の暗号化方式及び保護方式が今日の市場を占めるシリコンベース又は非シリコンベースのメモリ及び演算デバイスのため先行技術において考えられた。本発明の核心は、非シリコン・ベースのレジスタ又は重み付けデバイスにおける情報の保護である。より具体的には、本発明は、従来型のレジスタ若しくは重み付けデバイス、又は、能動媒体として相転移媒体を利用するレジスタ若しくは重み付けデバイスへの望ましくないアクセスを阻止することを目的としている。
【００１４】
本願の機密保護保護付きデバイスの実施形態に含まれるレジスタは、‘７１０号特許及び‘５２７出願と‘７４９号出願に既に記載され、２端子相転移デバイスを含む。重み付けデバイスは‘７４９号出願に既に記載され、２端子相転移デバイスを含む。レジスタは、第１のメカニズムによる相転移材料の構造状態の操作によって情報を記憶及び／又は処理する。重み付けデバイスは、第２のメカニズムによる相転移材料の構造状態の操作によって重み付けデバイスを通過する電気信号の伝達を抵抗的に修正する。構造的な転移のメカニズムは以下でより詳細に説明される。
【００１５】
上記のように、本機密保護付きデバイスにおいて相転移素子として使用されるレジスタ及び重み付けデバイスは、‘７１０号特許と‘５２７号出願及び‘７４９号出願に記載され、またここに引用して組み込まれた２端子相転移デバイスのような２端子相転移デバイスを含む。これらのデバイスの中には、ここに引用して開示内容が本書に組み込まれた米国特許第５，７１４，７６８号、第５，９１２，８３９号、及び、第６，１４１，２４１号で説明された２端子デバイスがある。これらの特許は、デバイス構造、材料、成長方法、層の厚さなどについての記載を含む。レジスタ又は重み付けデバイスとして使用される代表的な２端子デバイスは図１に示されている。このデバイスは、基板２（たとえば、Ｓｉ）と、下方電気接点５（たとえば、炭素、金属又は金属合金、二三百から数百オングストローム（たとえば、６００Å）までの典型的な厚さ）と、絶縁層１５（たとえば、ＳｉＮｘ、ＳｉＯ２、二三百から数百オングストローム（たとえば、８００Å）までの典型的な厚さ）と、（中心微細孔の外側に二三百から数百オングストローム（たとえば、６００Å）までの典型的な層厚を有する）相転移材料２５と、上方電気接点３５（たとえば、炭素、金属又は金属合金、数百乃至数千オングストローム（たとえば、２０００Å）の典型的な厚さ）とを含む。電気端子又は接点、絶縁材料、及び、その他の層の材料及び寸法に関するさらなる詳細は、‘９９４号出願、‘３２１号出願、‘２８５号出願、及び、‘０２２号出願に既に記載された材料及び寸法と類似している。
【００１６】
本発明における使用に適した相転移材料は、2個又は２個以上の検知できるように区別可能な構造状態の間で転移する能力をもつ材料である。区別可能な構造状態は、たとえば、結晶構造、原子配置、秩序若しくは無秩序、部分結晶化率、2個又は２個以上の異なる構造状態の相対比率（たとえば、結晶相とアモルファス相の比率）、物理的（たとえば、電気的、光学的、磁気的、機械的）特性、又は、化学的特性などに基づいて識別される。好ましい実施形態では、構造状態の間の転移は可逆的であるので、転移した材料の元の状態は構造転移後に復元される。
【００１７】
好ましい実施形態では、カルコゲニド材料は本願の機密保護付きデバイスのレジスタ及び重み付けデバイスの相転移材料として使用される。カルコゲニド材料は、光学的及び電気的メモリで既に利用され、スイッチング・アプリケーションと、ある種の代表的な組成及び性質が、ここに引用して開示内容が本書に組み込まれる米国特許第５，５４３，７３７号、第５，６９４，１４６号、第５，７５７，４４６号、第５，１６６，７５８号、第５，２９６，７１６号、第５，５３４，７１１号、第５，５３６，９４７号、第５，６９６，５２２号及び第６，０８７，６７４号、並びに、ここに引用して開示内容が本書に組み込まれたＳ．Ｒ．  Ｏｖｓｈｉｎｓｋｙによる“Ｒｅｖｅｒｓｉｂｌｅ  Ｅｌｅｃｔｒｉｃａｌ  Ｓｗｉｔｃｈｉｎｇ  Ｐｈｅｎｏｍｅｎａ  ｉｎ  Ｄｉｓｏｒｄｅｒｅｄ  Ｓｔｒｕｃｔｕｒｅｓ”，  Ｐｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｌｅｔｔｅｒｓ，  ｖｏｌ．２１，  ｐ．１４５０−１４５３（１９６８）、Ｓ．Ｒ．  ＯｖｓｈｉｎｓｋｙとＨ．  Ｆｒｉｔｚｓｃｈｅによる“Ａｍｏｒｐｈｏｕｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ  ｆｏｒ  Ｓｗｉｔｃｈｉｎｇ，  Ｍｅｍｏｒｙ，  ａｎｄ  Ｉｍａｇｉｎｇ  Ａｐｐｌｉｃａｔｉｏｎｓ”，  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ，  ｖｏｌ．ＥＤ−２０，  ｐ．９１−１０５（１９７３）と、を含むいくつかの学会誌論文において検討されている。本発明の理解に役立つ相転移カルコゲニド材料の性質に関する一般的な特徴及びコメントは、以下に記載される。
【００１８】
本発明のレジスタで使用するのに適当な代表的カルコゲニド材料は、周期表の第ＶＩ族からの1個又は１個以上の元素（カルコゲン元素）と、場合により第ＩＩＩ、ＩＶ又はＶ族からの1個又は１個以上の化学変性剤とを含む材料である。Ｓ、Ｓｅ及びＴｅのうちの1個又は１個以上が、本願の記憶用デバイスのカルコゲニド・データ記憶材料に含有される最も一般的なカルコゲン元素である。適当な変性剤は、Ａｓ、Ｇｅ、Ｇａ、Ｓｉ、Ｓｎ、Ｐｂ、Ａｌ、Ｓｂ、Ｉｎ及びＢｉのような３価又は４価変性剤元素のうちの一つ又は一つ以上を含む。Ｃｕ、Ｎｉ、Ｚｎ、Ａｇ及びＣｄのような遷移元素もまた変性剤として使用される。好ましいカルコゲニド組成は、1個又は１個以上の３価又は４価の変性剤及び／又は1個又は１個以上の遷移金属変性剤と共に、1個又は１個以上のカルコゲニド元素を含む。Ｇｅ２Ｓｂ２Ｔｅ５のようなＧｅ、Ｓｂ及び／又はＴｅを含む金属は、本発明によるカルコゲニド材料の実施例である。
【００１９】
カルコゲン元素の特徴は２価結合と孤立電子対の存在である。２価結合は、カルコゲン元素を結合し、カルコゲニド材料を形成するするときに鎖構造及び環構造を形成し、孤立電子対は、スイッチング用途における導電性フィラメントを形成する電子の供給源となる。導電性フィラメントは、また、異なる構造状態の間で起こる相転移を促進するのに寄与し又は役立つ。３価変性剤、４価変性剤及び遷移金属変性剤は、カルコゲン元素の鎖及び環構造に入り、分岐点及び架橋点を形成する。カルコゲニド材料の構造的剛性は、架橋結合の程度に依存し、結晶化、又は、その他の構造的変化若しくは転移を起こす能力に影響を与える。
【００２０】
本願の機密保護付きデバイスのレジスタ及び重み付けデバイスの作動におけるカルコゲニド材料の重要な特色は、２個又は２個以上の構造状態の間で相転移する能力である。カルコゲニド材料は、結晶状態、1個又は１個以上の部分結晶状態、及び、アモルファス状態を含む構造状態を有する。結晶状態は、単結晶状態又は多結晶状態である。本願においては、部分結晶状態は、アモルファス相と結晶相を含む一定体積のカルコゲニド材料の構造状態を意味する。好ましくは、アモルファス相と結晶相の相対比率に基づいて識別出来る複数の部分結晶状態が相転移材料に存在する。部分結晶化率はカルコゲニド相転移材料の構造状態を特徴付ける一つの方法である。結晶状態の部分結晶化率は１００％であり、アモルファス状態の部分結晶化率は０％であり、部分結晶状態は０％（アモルファス限界）と１００％（結晶限界）との間で連続的に変化する部分結晶化率を有する。相転移カルコゲニド材料は、したがって、０％から１００％までを含む部分結晶化率の間で変わる複数の構造状態の間で変化し得る。
【００２１】
カルコゲニド材料が種々の部分結晶化率を有する構造状態の間で構造転移をする能力及び容易さは、カルコゲニド材料の組成及び構造的特性に依存する。より高度に架橋されたカルコゲニド材料は構造的により剛性があり、一般に、より高濃度の変性剤を含有する。より高度に架橋されたカルコゲニド材料は、結晶相の核を形成しそれを成長させるのに必要とされる原子の再配列が構造の剛性によって妨げられるので、結晶化がより難しい。架橋度の軽いカルコゲニド材料は完全な又は部分的な結晶化を容易に行う。
【００２２】
カルコゲニド材料の構造状態の間の転移は、カルコゲニド材料にエネルギーを供給することによって引き起こされる。種々の形のエネルギーがカルコゲニド材料の部分結晶化率に影響を与えて、構造転移を引き起こす。適当なエネルギーの形は、カルコゲニド材料に電気的、熱的、又は、光学的効果を引き起こす電気エネルギー、熱エネルギー、光エネルギー、又は、その他の形のエネルギー（たとえば、粒子ビームエネルギー）と、上記のエネルギーの形の組み合わせとを含む。部分結晶化率の連続的かつ可逆性の変化は、カルコゲニド材料のエネルギー環境を制御することにより実現可能である。カルコゲニド材料のエネルギー環境の適切な制御によって、結晶状態は、部分結晶状態、又は、アモルファス状態へ変化させられ、部分結晶状態は結晶状態又はアモルファス状態へ変化させられ、アモルファス状態は部分結晶状態又は結晶状態に変化させられる。構造転移を引き起こすための熱、電気及び光エネルギーの使用と関連したいくつかの考察を、以下の説明中に提示する。
【００２３】
構造的変化を誘発するために熱エネルギーの使用することは、結晶からアモルファスへの相転移、又は、アモルファスから結晶への相転移に関する熱力学及び反応速度論に基づいている。アモルファス相は、たとえば、カルコゲニド材料をその融点より上に加熱し、結晶相の形成を阻止するために十分な速度で冷却することにより、部分結晶状態又は結晶状態から形成される。結晶相は、たとえば、結晶領域の核生成及び／又は成長を達成するため十分な時間カルコゲニド材料を結晶化温度より上において加熱することにより、アモルファス状態又は部分結晶状態から形成される。結晶化温度は、融点より低く、結晶化が起こる最低温度である。結晶化の推進力は、結晶又は部分結晶状態の自由エネルギーがアモルファス状態の自由エネルギーより低く、その結果、カルコゲニド材料の全エネルギーが部分結晶化率の増加と共に減少するという意味で典型的に熱力学的である。しかし、結晶状態、又は、部分結晶状態内の結晶領域の形成（核生成と成長）は、反応速度論の立場からは抑制されるので、融点以下で加熱すると、結晶相又は結晶領域を形成するために必要とされる原子の再配列を容易にするエネルギーを供給することになり、結晶化が促進される。部分結晶状態の部分結晶化率は、部分結晶状態の加熱の温度若しくは時間を制御することによって、又は、アモルファス若しくは部分結晶状態の冷却の温度若しくは速度を制御することによって制御される。
【００２４】
構造的変化を誘発するために電気エネルギーを使用することは、電気（電流又は電圧）パルスをカルコゲニド材料に印加することによって達成される。電気的に誘起された構造転移のメカニズムは本質的に電子性であり、熱的寄与を伴うか、又は、熱的寄与が結果的に生じる可能性がある。カルコゲニド材料に印加される電気パルスの大きさ及び／又は持続時間を制御することにより、部分結晶化率を連続的に変化させることが可能である。カルコゲニド材料の構造への電気エネルギーの影響は、カルコゲニド材料に供給された電気エネルギーの量、又は、カルコゲニド材料に印加された電流若しくは電圧パルスの大きさに伴うカルコゲニド材料の電気抵抗値の変化としてしばしば表現される。添付された図２には、カルコゲニド材料の電気抵抗値（Ｒ）が電気エネルギー又は電流パルスの大きさ（エネルギー／電流）の関数として典型として示されている。図２は、カルコゲニド材料の電気抵抗値の変化を電気エネルギー又は電流パルスの大きさと共に示し、一般的に抵抗プロットと呼ばれる。
【００２５】
抵抗プロットは、電気エネルギーに対するカルコゲニド材料の二つの特徴的な反応領域を含む。その領域は図２に示された垂直方向の点線１０でおおよそ区分される。線１０の左側の領域は、カルコゲニド材料の累積領域と呼ばれる。累積領域は、抵抗値が電気的エネルギーの増加と共にほぼ一定、又は、徐々に変化し、あるエネルギー臨界値を超えると急激な低下に至る挙動を特徴とする。よって、累積領域は、抵抗値プロットの最も左の点２０から、抵抗値変化が小さいか、又は、緩やかである点の範囲に対応する平坦領域（総括して３０として示す）を経て、電気抵抗値の急激な減少の後に続くセット点又は状態４０まで、エネルギーが増加する方向に延びる。平坦域３０は水平でも傾斜していてもよい。抵抗値プロットの左側が累積領域と呼ばれるのは、カルコゲニド材料の構造状態が、エネルギーが印加されると共に連続的に進展し、構造状態の部分結晶化率が印加エネルギーの総累積と相関しているからである。最も左の点２０は、最小の部分結晶化率を有する累積領域の構造状態に対応し、リセット状態と呼ばれる。この状態は、完全にアモルファスであるか、又は結晶構造の残りを含有する。エネルギーが追加されると、部分結晶化率が増加し、カルコゲニド材料は、平坦域３０に沿って複数の部分結晶状態を経過して印加エネルギーが増加する方向に転移する。選択された累積状態（累積領域内の構造状態）は図２において四角な点によってマークされている。臨界値の量の印加エネルギーが累積すると、カルコゲニド材料の部分結晶化率は、電気抵抗値の急激な減少とセット状態４０の安定化によって特徴付けられるセッティング転移を引き起こすのに十分になる。累積領域における構造状態はカルコゲニド材料の累積状態と呼ばれる。累積領域における構造転移は、、平坦領域３０内では印加エネルギーの増加する方向に進行し、カルコゲニド材料をまずセット点４０を通り越させた後、たとえば‘５２７号出願及び‘７４９号出願に記載されているように、リセットすることによってのみ可逆的でありうるという意味で一方向性である。
【００２６】
理論によって制約されることを望まないが、本発明者は、累積領域におけるカルコゲニド材料へのエネルギーの追加は、新しい結晶領域領域の核生成、既存の結晶領域領域の成長、又は、それらの組み合わせによって部分結晶化率の増加をもたらすと考えている。電気抵抗値は部分結晶化率の増加にもかかわらず平坦域３０に沿って徐々に変化するだけであるが、その理由は、結晶領域領域が、互いに隔離された状態で形成又は成長して、カルコゲニド材料全体にわたる連続した結晶質ネットワークの形成を妨げているからであると考えられる。この種の結晶化は広域的未結合結晶化と呼ぶことが出来る。セッティング転移は、隣接する相互に接続された結晶ネットワークがカルコゲニド材料内で形成される広域的結合臨界値と一致する。このようなネットワークは、たとえば、結晶領域領域のサイズが大きくなって、隣接する領域領域同士が接触し又は重なり合う場合に形成される。カルコゲニド材料の結晶相は、アモルファス相より導電性が高く、抵抗値が低いので、広域的結合臨界値は、カルコゲニド材料を貫通する連続した低抵抗導電経路の形成に対応する。その結果として、広域的結合臨界値では、カルコゲニド材料の抵抗値の急激な減少を示すことを特徴とする。累積領域の最も左の点は、アモルファス状態でもよく、隣接した結晶質ネットワークを持たない部分結晶状態である。広域的結合に達しない結晶化過程は最初のアモルファス状態又は部分結晶状態から始まり、、部分結晶化率が徐々に高くなってゆく複数の部分結晶状態を経由して広域的結合臨界値に到達し、セッティング転移が起こるまで進行する。累積領域におけるカルコゲニド材料の挙動についてのさらなる検討は、‘３１９号出願、‘５２７号出願及び‘７４９号出願と、ここに引用して開示内容が本書に組み込まれた米国特許第５，９１２，８３９号及び第６，１４１，２４１号に記載されている。
【００２７】
図２の線１０の右側の領域は、グレイスケール領域又はグレイスケール型と称される。グレイスケール領域は、セット点の状態４０から、（総括して５０で示す）複数の中間状態を経て、リセット点又はリセット状態６０まで伸びている。グレイスケール領域の数々の点は、カルコゲニド材料のグレイスケール状態と呼ばれる。選択されたグレイスケール状態は図２に円でマークされている。グレイスケール領域における構造転移は、電流又は電圧パルスをカルコゲニド材料に印加することによって引き起こされる。図２では、電流パルスが示されている。グレイスケール領域では、カルコゲニド材料の抵抗値は印加された電気パルスの大きさと共に変化する。グレイスケール領域の特定の状態の抵抗値は、カルコゲニド材料の構造状態を表し、カルコゲニド材料の構造状態はグレイスケール領域で印加された電流パルスの大きさによって決定される。カルコゲニド材料の部分結晶化率は、電流パルスの大きさが増加するのにつれて減少する。部分結晶化率は、セット点４０とその付近でグレイスケール状態中で最大であり、リセット状態６０に接近するのにつれて累進的に減少する。カルコゲニド材料は、セット状態４０における連続した結晶ネットワークを有する構造状態から、リセット状態６０における連続した結晶ネットワークのないアモルファス、殆どアモルファス、又は、部分的に結晶質である構造状態まで転移する。電流パルスの大きさを次第に増加させて印加すると、結晶質ネットワークの部分をアモルファス相に転移させる効果があり、最終的にカルコゲニド材料内の連続した高導電性の結晶経路の破壊又は中断の原因になる。その結果として、、印加電流パルスの大きさがグレイスケール領域で増加するのにつれてカルコゲニド材料の抵抗値は増加する。
【００２８】
累積領域とは異なり、グレイスケール領域で起こる構造転移は、可逆的で双方向性であり、したがって、この領域は抵抗プロットの直接上書き領域と呼ぶことも出来る。電流パルスに対するカルコゲニド材料の反応は、電流パルスが印加された時点のカルコゲニド材料の初期状態を誘発した電流パルスの大きさに対する相対的な電流パルスの大きさによって決まる。上記のように、グレイスケール領域の各状態はその抵抗値と電流パルスの大きさとによって識別され、その電流パルスの大きさの印加は部分結晶化率の変化を引き起して、その状態の特定の抵抗値を生成する。引き続く電流パルスの印加は、カルコゲニド材料の初期状態の部分結晶化率と比して相対的に部分結晶化率を増加させたり又は減少させることが出来る。後に続く電流パルスが初期状態を設定するため使用されたパルスより大きな場合は、カルコゲニド材料の部分結晶化率は減少し、構造状態は初期状態から、グレイスケール抵抗曲線に沿ってリセット状態の方向へ転移する。同様に、後に続く電流パルスが初期状態を設定するため使用されたパルスより小さい場合には、カルコゲニド材料の部分結晶化率は増加し、構造状態は初期状態から、グレイスケール抵抗曲線に沿ってセット状態の方向へ転移する。グレイスケール領域におけるカルコゲニド材料の性質のさらなる検討は、たとえば、ここに引用して開示内容が本書に組み込まれた米国特許第５，２９６，７１６号及び第５，４１４，２７１号に見られる。
【００２９】
本願の機密保護付きデバイスにおけるカルコゲニド相転移デバイスは、抵抗プロットの累積領域若しくはグレイスケール領域のいずれか又は両方で作動するデバイスを含む。‘７１０号特許と、‘５２７号出願及び‘７４９号出願は、リセット状態２０とセット状態４０の両方とその間の累積領域で作動する認識レジスタについて記載している。これらの認識レジスタは、2進法形又は非2進法形でデータ又は情報を記憶又は処理するために、或いは、データ又は情報を暗号化するために使用される。認識レジスタは、よって、‘７１０号特許に記載されているように暗号化デバイスとして使用される。‘７４９号出願は、セット状態４０及びリセット状態６０とその間のグレイスケール領域で作動する重み付けデバイスについて記載している。重み付けデバイスは、接続された回路素子の間で伝達される信号を抵抗的に修正するので、一つの回路素子から別の回路素子へ伝達される信号のレベル又は大きさは、重み付けデバイスの抵抗状態を制御することにより、変調され、或いは、変更される。重み付けデバイスを通過する電流は、重み付けデバイスの抵抗値又は抵抗状態によって修正される。好ましい実施形態では、重み付けデバイスは２個又は２個以上の抵抗状態を有し、各抵抗状態は異なる抵抗値によって識別される。重み付けデバイスは、たとえば、回路内の相互接続デバイスとして使用され、又は、神経回路網の接続点又は上記の認知レジスタを含む回路素子に供給された入力信号に重みを付けるため使用される。重み付けデバイスの抵抗値は、解釈的に重要性を持ち（たとえば、神経回路網アプリケーションにおいて、抵抗値は、ニューラル演算における記憶の一形とみなされる重み付け係数に対応し、また情報は重み付けデバイスの抵抗値によって暗号化される）、したがって、本発明の機密保護付きデバイスによって重み付けデバイスを保護することが望ましい。
【００３０】
上記のように、相転移材料の抵抗値は相転移材料の構造状態に依存する。抵抗値は、相転移材料の厚さ、デバイス構造内で相転移材料が占める中心微細孔の直径、及び、相転移材料の組成にも依存する。たとえば、組成Ｇｅ２２Ｓｂ２２Ｔｅ５６と、〜６００Åの厚さと、〜０．１μｍの微細孔径とを有する相転移材料の層の場合はリセット状態の抵抗値は〜１０００ｋΩであり、セット状態の抵抗値は〜１ｋΩである。相転移材料は、一般に、リセット状態では〜１００ｋΩ乃至〜１０００ｋΩの範囲の抵抗値を示し、セット状態では〜０．１ｋΩ乃至〜１０ｋΩの抵抗値を示す。好ましい相転移材料では、リセット状態の抵抗値は、セット状態の抵抗値より少なくとも２倍大きく、より典型的には、１桁以上大きい。リセット状態とセット状態の抵抗値は、一般に、累積領域とグレイスケール領域の両方における相転移材料について考えられる抵抗値の範囲に対応する。
【００３１】
本願の機密保護付きデバイスは、機密保護素子と、レジスタ又は重み付けデバイスのような相転移素子との組み合わせである。機密保護素子は、レジスタ又は重み付けデバイスと並列に結合された３端子デバイスであって、それにより本発明による機密保護付きデバイスを提供する。機密保護素子は、従来型のシリコン・ベースのトランジスタ、又は、‘９９４号出願及び‘３２１号出願に記載されているデバイスのような３端子相転移デバイスである。本発明による機密保護付きデバイスの概略図が図３に示されている。このデバイスは、機密保護素子１１０及び相転移素子１２０を有する並列結合１０５を含む。機密保護素子１１０用の制御システム１３０及び相転移素子１２０用の制御システム１４０も含まれている。相転移素子１２０はレジスタ又は重み付けデバイスでもよく、作動物質として相転移材料を含む。好ましい実施形態では、相転移材料は上記のようなカルコゲニドである。相転移素子は、演算素子又は記憶素子として、その作動に累積状態、グレイスケール状態、又は、それらの組み合わせを利用する。
【００３２】
機密保護素子１１０は、３個の端子１１２、１１４及び１１６を含む。端子１１２及び１１４は、図３に示されるように、機密保護素子１１０と相転移デバイス１２０との並列接続を設立するため使用される。端子１１６は、機密保護素子１１０の状態を制御するため使用される制御回路１３０に接続される。より具体的には、制御システム１３０から供給される制御信号は、機密保護素子の端子１１２と端子１１４の間の電流又は抵抗値を調節するため使用される。例えば、機密保護素子１１０がトランジスタである実施形態では、端子１１６は、それぞれベース端子及びエミッタ端子（又は、その逆）として働く端子１１２と端子１１４の間の電流を調節するゲート端子である。機密保護素子１１０が３端子カルコゲニドデバイスである実施形態では、端子１１６は、端子１１２と端子１１４の間の電流又は抵抗値を変調する制御端子である。‘９９４号出願及び‘３２１号出願に記載されているように、多端子カルコゲニドデバイスの制御端子は、たとえば、キャリアの直接注入、又は電界効果によって、電流、フィラメント形成、又は、抵抗値に影響を与える。
【００３３】
制御システム１４０は、上記のように相転移材料の構造状態、部分結晶化率などに影響を与える電流又は電圧パルスを供給するための電子回路を含む。制御システム１４０は、一般に、広範囲の振幅及び持続時間を有し、広範囲の実現可能なパルス波形を有する電流又は電圧パルスを供給する。代表的なパルスは、ナノ秒からマイクロ秒程度の持続時間を有し、ミリアンペア範囲の電流振幅をもつ。制御システム１４０は、グレイスケール領域の抵抗値を変えるために必要とされるパルスのみならず、セットパルス、リセットパルス、及び、増加パルスを供給する能力がある。制御システム１４０は、相転移材料の抵抗値を読むために必要な装備をさらに含む。制御システムは、上記の累積領域とグレイスケール領域の一方又は両方で作動する相転移材料のため使用される。
【００３４】
制御システム１３０は、オン状態とオフ状態の間で機密保護素子１１０を可逆的に切り替えるため使用される。オン状態において、機密保護素子は作動状態にあり、並列結合１０５に供給された電流をそれに集中させることにより、電気的情報読み出しから相転移素子を保護し、それによって、並列結合１０５に印加された電流の少なくとも一部を、相転移デバイス１２０を避けて迂回させる。相転移デバイスを避ける電流の迂回は、相転移デバイスの抵抗値の読み出しを阻止、禁止、又は、混乱させるので、相転移デバイスの抵抗値のある程度の保護を可能にする。相転移素子を避ける電流の迂回は、たとえば、オン状態の機密保護素子１１０の抵抗値が相転移素子の抵抗値より低いときに起る。電流の迂回は一部でも全部でもよい。相転移デバイスの抵抗値の知識は、通常、相転移デバイスから情報を得るために必要であるから、相転移デバイスは、機密保護素子がそのオン状態であるときに保護される。機密保護素子がそのオン状態であるとき、機密保護付きデバイスは安全モードであると呼ぶことができる。
【００３５】
オフ状態では、機密保護素子は休止状態であり、相転移デバイスの電気的読み取りを許すので、相転移デバイスの抵抗値又は電気的状態が測定され一義的に決定される。休止状態の機密保護素子は、並列結合１０５に印加された電流が、相転移デバイスからの電流を殆ど迂回させることなく、相転移デバイスの抵抗値に殆ど影響を与えることなく、相転移デバイス１２０と直接的に相互作用することを可能にする。機密保護素子のオフ状態が、たとえば、相転移素子より高い抵抗値を有するとき、電流は相転移素子へと優先的に流れる。オフ状態の抵抗値が相転移素子の抵抗値に比べて大きくなるにつれて、並列回路の抵抗値は相転移素子の抵抗値にますます接近する。機密保護素子と相転移素子の相対抵抗値の影響のさらなる検討は以下に記載される。機密保護素子がオフ状態であるとき、機密保護保護付きデバイスは読み取りモードであると呼ぶことができる。
【００３６】
本願の機密保護付きデバイスの動作の根本原理は、並列回路１０５の解析を通して理解される。並列回路の分野において知られているように、２個の回路素子の並列結合の抵抗値は、
【数１】
2007522676.tif 000003
【００３７】
によって与えられ、式中、Ｒ１及びＲ２は並列に接続された２個の素子の個々の抵抗値である。この関係から、並列回路の抵抗が主として小さい方の抵抗値を有する結合の素子によって決められることが明白である。このことは、電流が低い抵抗経路を優先的に流れることからわかる。個別の抵抗値の差異が増加するとともに、並列回路に印加された電流のより大きな部分が抵抗値の小さい方の素子を流れる。
【００３８】
本発明の並列結合において、機密保護素子と相転移素子又はデバイスは、並列に接続される。Ｓが機密保護素子の抵抗であり、ＲＰＣが相転移素子又はデバイスの抵抗であるとするならば、回路の抵抗を
【数２】
2007522676.tif 000004
【００３９】
として表現することができる。
【００４０】
並列回路の抵抗は機密保護素子の状態と相転移材料の構造状態の両方に依存する。機密保護素子の抵抗値は、上記のように、オン状態とオフ状態で異なり、オフ状態はオン状態より低い抵抗値をもつ。この説明では、Ｓ１及びＳ２がそれぞれ機密保護素子のオフ状態の抵抗値及びオン状態の抵抗値であるとする。相転移相デバイスの抵抗値は、基本的にデバイスの作動状態の相転移材料の抵抗値である。上記のように、相転移材料の抵抗値はリセット状態で最大であり、セット状態で最小である。この説明では、ＲＲｅｓｅｔ及びＲＳｅｔはそれぞれリセット状態の抵抗値及びセット状態の抵抗値に対応する。
【００４１】
読み取りモードにおいて、機密保護素子はそのオフ状態であり、並列結合の抵抗は
【数３】
2007522676.tif 000005
【００４２】
によって与えられる。読み取りモードで最適作動させるため、結合回路の抵抗値は相転移デバイスの抵抗値と殆ど同じであることが好ましい。このようにして、結合回路について測定された抵抗値は相転移材料の構造状態を正確に反映し、情報が相転移デバイスから確実に得られる。この好ましい条件は、並列回路の抵抗値が相転移デバイスの抵抗値に近づくように、機密保護素子のオフ状態抵抗値が相転移材料の抵抗値より高いことを要求する。数学的に、この条件は、
Ｓ１＞ＲＰＣ
として表される。読み取りモードにおける結合回路の抵抗値は、したがって、以下のようにより適切に表現される。
【数４】
2007522676.tif 000006
【００４３】
からはじめ、再配列をして、
【数５】
2007522676.tif 000007
【００４４】
を得る。
【００４５】
ＲＰＣ／Ｓ１＜１
であるため、テーラー展開により括弧内の式を近似すると
【数６】
2007522676.tif 000008
【００４６】
が得られる。好ましい実施形態、すなわち、
ＲＰＣ＜＜Ｓ１
において、この近似は
【数７】
2007522676.tif 000009
【００４７】
になるので、機密保護素子の存在は並列結合の抵抗値に殆ど影響がない。
【００４８】
上記のように、相転移素子の抵抗値は、主として相転移材料の抵抗値によって決められ、相転移材料の抵抗値は、セット状態の抵抗値ＲＳｅｔとリセット状態の抵抗値ＲＲｅｓｅｔとの間で変化する。累積領域及び／又はグレイスケール領域におけるすべての状態に亘って効率的に読み出すため、最も好ましくは、
Ｓ１＞＞ＲＲｅｓｅｔ
である。
【００４９】
安全モードにおける機密保護素子のオン状態抵抗値の好ましい条件も同様に導出される。安全モードにおいて、並列結合内の機密保護素子の役目は、相転移デバイスの抵抗値の決定を妨害することである。従って機密保護素子のオン状態の抵抗値は、オフ状態の抵抗値より低くなることが要求される。機密保護素子がオン状態であるときのこの並列結合の抵抗は、
【数８】
2007522676.tif 000010
【００５０】
によって与えられる。機密保護素子と相転移素子又はデバイスとの干渉は、並列結合の測定した抵抗値が相転移デバイスの抵抗値のみによっては決定されないときに起こる。一実施形態では、オン状態の抵抗値Ｓ２は相転移抵抗値ＲＰＣと同程度になるので、両方の抵抗値が並列結合の抵抗値に共に無視できないほどに寄与する。この条件下では、
【数９】
2007522676.tif 000011
【００５１】
であり、かつ、個々の抵抗Ｓ２及びＲＰＣは並列抵抗回路  において高度に混合し、ＲＰＣの一義的な判定を混乱させ、相転移素子又はデバイスの状態又は情報内容の機密を保護する手段を提供する。この条件は本発明の実施形態を構成する。
【００５２】
累積領域内の状態については、オン状態の抵抗値が図２に示された高い抵抗値の平坦域３０に沿った抵抗値と同程度にすれば十分である。リセット状態は、一般に、累積領域における最大抵抗状態である。高い抵抗値の平坦域３０は上記のように傾斜してもよいので、抵抗値はセット状態４０の方向に減少し、最小抵抗値がセット状態の直前にある累積状態４５において生じる。セット状態の直前にある累積状態の抵抗値はここではＲＬとする。本発明の一実施形態では、
【数１０】
2007522676.tif 000012
【００５３】
であり、別の実施形態では、
【数１１】
2007522676.tif 000013
【００５４】
である。抵抗値ＲＬはセット状態の抵抗値ＲＳｅより高いので、条件
【数１２】
2007522676.tif 000014
【００５５】
は相転移デバイスのセット状態を適切に保護しない。その結果、本発明のまた別の実施形態では、オン状態の抵抗値は、
【数１３】
2007522676.tif 000015
【００５６】
に従う。グレイスケール領域における抵抗値も一般にＲＲｅｓｅｔとＲＳｅｔとの間に分布するので、グレイスケール領域における状態を機密保護するためには、本デバイスの使用には、オン状態の抵抗値と同様の考慮が当てはまる。
【００５７】
オン状態の抵抗Ｓ２が相転移材料の抵抗ＲＰＣよりますます小さくなるとき、結合回路に印加される電流が抵抗Ｓ２の方に次第に多く流れるので、機密保護素子が並列結合の性能をますます支配する。並列結合の抵抗値は機密保護素子の抵抗値にますます近づく。これは、前の式を書き直し、
【数１４】
2007522676.tif 000016
【００５８】
のように簡単化することによって数学的に理解され、ここで最後の近似式はテーラー展開によるものであり、
Ｓ２＜ＲＰＣ
であることを利用した実施形態である。累積領域における相転移材料の状態については、
Ｓ２＜ＲＬ
であることで十分であり、ここで、ＲＬはセット状態の直前にある累積状態の抵抗値である。別の実施形態では、
Ｓ２＜ＲＳｅｔ
である。
【００５９】
また別の実施形態として、オン状態の抵抗値は条件
Ｓ２＜＜ＲＰＣ
を満たし、この場合、並列抵抗は、
【数１５】
2007522676.tif 000017
【００６０】
になる。上記の実施形態はグレイスケール状態を機密保護するためにも使用される。
【００６１】
上記の抵抗解析は、本願の機密保護付きデバイスの並列結合の機密保護素子と相転移素子の抵抗値の比が本発明の作動モードと機能性を確立する際に重要であることを指摘する。よって、本発明の機密保護素子は、少なくともオン状態とオフ状態を含み、オン状態の抵抗値はオフ状態の抵抗値より低い。本発明の機密保護素子は、従来型のトランジスタ及び３端子相転移デバイスを含み、上記の抵抗解析において説明された機能を発揮するように、相転移素子の抵抗値と相対的な抵抗値を得るように構成又は制御される。
【００６２】
機密保護素子が、たとえば、トランジスタである実施形態では、好ましくは、ソース端子及びドレイン端子が、相転移素子への並列接続を形成するため使用され、ゲート端子はソース端子とドレイン端子の間の抵抗値を調節するため使用される。当業者によく知られているように、ゲート端子に印加される信号の有無、極性、又は、大きさは、電流がソース端子とドレイン端子の間を流れる能力に影響を与える。本発明での使用に適したトランジスタは、バイポーラ、ＥＦＴ、ＪＦＥＴ、ＭＯＳＦＥＴなどを含む。
【００６３】
オン状態では、トランジスタのソースとドレインの間の電流の流れを容易にするように、ゲート信号が印加される。換言すれば、ゲート信号は、ソース端子とドレイン端子の間の抵抗値を修正する能力があると考えられる。ソースとドレインの間の電流の流れを可能にするゲート信号は、ソース端子とドレイン端子の間の半導体材料（たとえば、ドープされたシリコン）の抵抗値を削減することにより電流の流れを可能にする。オン状態では、ソース端子とドレイン端子の間の抵抗値は低く、典型的なトランジスタでは、相転移材料の抵抗値より非常に低い。
【００６４】
オフ状態では、トランジスタがソース端子とドレイン端子の間に存在する半導体材料の抵抗値を増加させることによりソースとドレインの間の電流の流れを止めるように、ゲート信号が印加される。典型的なトランジスタでは、ゲート信号は、トランジスタの能動領域に存在する1個又は１個以上のｐｎ接合の近くの空乏領域の幅を変化させる。空乏領域は、電荷キャリヤの濃度が低いために抵抗値の高い領域である。ゲート信号を変えることにより、空乏領域の幅、したがって、ソース端子とドレイン端子の間の抵抗値は変調され、又は、低い抵抗値から高い抵抗値へ連続的に変えられる。オン状態では、空乏領域は狭く、電流が空乏領域に隣接するトランジスタの能動状態の半導体材料の部分を容易に流れる。オフ状態では、空乏領域は広く、ソース端子とドレイン端子の間に存在する半導体材料の殆ど全体を占めるので、高い抵抗状態をもたらす。適切な大きさのゲート信号は、ソース端子とドレイン端子の間の電流の流れを部分的又は完全にピンチオフし、よって、本発明の並列結合に印加された電流を相転移素子の中へ部分的又は完全に流し、本デバイスの読み取りモードのため望ましい条件を生じさせる。
【００６５】
同様の考察が本発明の機密保護素子としての３端子相転移デバイスの使用に適用できる。‘９９４号出願及び‘３２１号出願に記載されているように、３端子相転移デバイスは、制御端子によってデバイスの他の２個の（非制御）端子の間を流れる電流を調節する。2個の非制御端子は、本発明の相転移素子との並列接続を設定するため使用される。制御端子に印加される信号は非制御端子の間を流れる電流を増加させたり減少させたりし、それは電流注入のメカニズム、又は、電界効果によるメカニズムによって行われる。電流の増加は、電流が流れる端子の間の相転移材料の抵抗の減少に対応し、逆もまた同様である。本発明においては、３端子相転移デバイスのオン状態とは、制御信号が電流注入メカニズム或いは電界効果メカニズムによって一対の端子間の抵抗値を低下させて電流の流れが容易になる状態のことである。同様に、３端子相転移デバイスのオフ状態は、制御信号が一対の端子間の電流が阻止される状態のことである。制御信号の範囲は連続的に変わるので、２個の非制御端子間の抵抗値の連続的な範囲が利用可能であり、本発明において利用可能である。本発明の相転移素子の抵抗値より大きい抵抗値、同等の抵抗値、又は、小さい抵抗値も利用可能である。
【００６６】
多端子相転移デバイスの非制御端子間の抵抗は、上記の抵抗解析において記載された種々の相対抵抗値に一致するオン状態とオフ状態の抵抗値を得るためのデバイスを設計して制御することが出来る。多端子相転移デバイス内の相転移材料の組成は、たとえば、相転移素子で使用された組成とは異なることもある。種々の相転移材料組成の抵抗値のあいだには、アモルファス相又は結晶相の一方又は両方において一桁又はそれ以上の差があることが知られている。また多端子相転移デバイス内の相転移材料の部分結晶化率は、相転移素子内の相転移材料の部分結晶化率とは異なることがあり、そのことが抵抗値の格差を作る別のメカニズムを提供する。、相転移デバイスの幾何学的形状は相転移機密保護素子の抵抗値を相転移レジスタ又は重み付けデバイスと比べて選択するのに又別な自由度を提供する。抵抗値は、相転移材料の厚さ及び断面積のみならず、接点面積及び接点間の距離と共に変化する。相転移材料の層の厚さが大きくなると（又は、電流が通過する端子間の距離が大きくなると）、抵抗値がより高くなる。よって、３端子相転移機密保護素子のオフ状態の抵抗値が相転移素子の抵抗値より高くなることが望ましいならば、３端子機密保護素子については、より高い抵抗値を有する相転移材料組成の選定、より厚い相転移材料の層を有するデバイスの構成、相転移素子の端子間の距離より大きい非制御端子間の距離を有するデバイスの構成、相転移素子の最小部分結晶化率状態より低い部分結晶化率を有するオフ状態の選定など、このうちの一つ又は組み合わせを実施することが望ましく、逆により低い抵抗値が望ましい場合もこの逆を同様に実施することが望ましい。３端子相転移デバイスのオン状態では、たとえ相転移素子内の相転移材料がたとえ結晶状態であっても、その導電性より本質的に高い導電性をもつ低い抵抗値の電流経路に対応する導電性フィラメントを形成しなければならない。
【００６７】
本発明は、情報又はデータを保護する方法をさらに含む。この方法は、本機密保護付きデバイスを用意することと、データ又は情報をデバイスの相転移素子に記憶することと、機密保護素子をそのオン状態に変化させることとを含む。
【００６８】
本書に記載された開示内容及び記載事項は説明するためのものであり、本発明の実施を限定することは意図されていない。本発明の好ましい実施形態であると考えられる事項を記載したけれども、当業者は、その他の、並びに、さらなる変更及び変形が、発明の精神から逸脱することなく、好ましい実施形態になされることを理解し、発明の全体の範囲に含まれるすべてのこのような変更及び変形を権利主張することが意図されている。本発明の範囲を定めるのは、上記の開示内容及び当業者に一般に通用している知識と組み合わされた、すべての均等物を含む特許請求の範囲である。
【図面の簡単な説明】
【００６９】
【図１】代表的な２端子相転移デバイスの概略図である。
【図２】エネルギー又は電流の関数として２端子相転移デバイスの電気抵抗値の代表的な依存関係を示す。
【図３】本発明による機密保護付きデバイスの概略図である。
【図１】
2007522676.tif 000018
【図２】
2007522676.tif 000019
【図３】
2007522676.tif 000020
【国際調査報告】
2007522676.tif 000021
2007522676.tif 000022
2007522676.tif 000023