(57)【要約】  本発明は、誘導電流ステアリングを利用して、従来のトランジスタ電流ステアリングに関連付けられた伝搬遅延を軽減することにより、ロジック回路性能を改善するシステムおよび方法を提供するものである。これらのシステムおよび方法は、一次巻線にエネルギーを与えることにより、関連付けられた二次巻線に電流を誘導するＲＦ変圧器を使用している。一態様においては、単一クロック・バスを使用して電流を誘導し、この電流がこの二次巻線のそれぞれの端部を経由してこれらのトランジスタのエミッタ・リードに経路指定される。この電流と電圧は、一方のトランジスタが「オン」であるが、他方は「オフ」であり、これが差動出力を生成するように、１８０度位相がずれている。別の態様においては、差動クロック信号を使用して、二次巻線および関連付けられたトランジスタのエミッタにこの電流を誘導する。さらに、これらのシステムおよび方法を利用して、差動トランジスタ対を結合し、この変圧器ベースのシングル・エンド・クロックまたは差動クロックを用いてこれらの対を駆動することにより、フリップフロップおよびシフト・レジスタを構成することができる。
2007520159.tif 000002
【特許請求の範囲】
【請求項１】
誘導電流ステアリングを使用したスイッチング・システムであって、
それぞれの誘導電流を提供する少なくとも２つの要素と、
前記誘導電流をスイッチング構成部品に導くステアリング構成部品と、
前記誘導電流を使用して差動出力を生成する前記スイッチング構成部品に関連付けられた差動構成部品と
を備えることを特徴とするスイッチング・システム。
【請求項２】
前記少なくとも２つの要素は、変圧器であることを特徴とする請求項１に記載のスイッチング・システム。
【請求項３】
前記少なくとも２つの要素のそれぞれの一次巻線は、差動クロック・バスによって電力が提供されることを特徴とする請求項１に記載のスイッチング・システム。
【請求項４】
前記少なくとも２つの要素のそれぞれの二次巻線は、前記少なくとも２つの要素にまたがって差動信号を印加することに関連して前記誘導電流を生成することを特徴とする請求項１に記載のスイッチング・システム。
【請求項５】
前記誘導電流は、１８０度位相がずれていることを特徴とする請求項１に記載のスイッチング・システム。
【請求項６】
前記誘導電流の一方を利用して、前記差動構成部品の第１のスイッチを「オン」にし、他方の誘導電流を利用して、前記差動構成部品の第２のスイッチを「オフ」にすることを特徴とする請求項１に記載のスイッチング・システム。
【請求項７】
差動クロック・バスを利用して、前記差動構成部品の第１のスイッチおよび第２のスイッチの状態をトグルさせることを特徴とする請求項１に記載のスイッチング・システム。
【請求項８】
前記差動構成部品は、少なくとも１つの差動トランジスタ対を備えることを特徴とする請求項１に記載のスイッチング・システム。
【請求項９】
前記差動トランジスタ対は、リン化インジウム（ＩｎＰ）、炭素ドープされたＩｎＰ、インジウム・ガリウム・ヒ素（ＩｎＧａＡｓ）、ＧａＡｓ、およびアルミニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、シリコン・ゲルマニウム（ＳｉＧｅ）バイポーラ・トランジスタ（ＢＪＴ）および電界効果トランジスタ（ＦＥＴ）のうちの少なくとも２つを備えることを特徴とする請求項８に記載のスイッチング・システム。
【請求項１０】
レジスタ、フリップフロップ、周波数分周器、メモリ・モジュール、ラッチ、マルチプレクサ、発振器、電力増幅器、ＲＦ集積回路、およびＡＳＩＣのうちの１つまたは複数で使用されることを特徴とする請求項１に記載のスイッチング・システム。
【請求項１１】
前記差動出力を使用してロジック・ゲートを駆動することを特徴とする請求項１に記載のスイッチング・システム。
【請求項１２】
導電流ステアリングを利用したスイッチング・システムであって、
アクティブにする信号および非アクティブにする信号を生成する電流ステアリング構成部品と、
前記アクティブにする信号および非アクティブにする信号を受け取り、前記アクティブにする信号および非アクティブにする信号に基づいて差動出力を生成するスイッチング構成部品と
を備えることを特徴とするスイッチング・システム。
【請求項１３】
前記電流ステアリング構成部品は、変圧器を備えることを特徴とする請求項１２に記載のスイッチング・システム。
【請求項１４】
前記電流ステアリング構成部品に関連する一次巻線は、単一クロック・バスからの信号によってエネルギーを与えられ、前記エネルギーの与えられた一次巻線は、前記電流ステアリング構成部品に関連付けられた二次巻線に電流を誘導することを特徴とする請求項１２に記載のスイッチング・システム。
【請求項１５】
前記電流ステアリング構成部品に関連付けられた二次巻線は、センター・タップされ、前記センター・タップは、電流源に結合され、前記二次巻線の第１の端部および第２の端部は、前記アクティブにする信号および非アクティブにする信号を前記スイッチング構成部品に提供することを特徴とする請求項１２に記載のスイッチング・システム。
【請求項１６】
前記アクティブにする信号および非アクティブにする信号は、１８０度位相がずれていることを特徴とする請求項１２に記載のスイッチング・システム。
【請求項１７】
前記アクティブにする信号は、前記差動出力のうちハイ出力を生成することを促進し、前記非アクティブにする信号は、逆極性のロー出力を生成することを促進することを特徴とする請求項１２に記載のスイッチング・システム。
【請求項１８】
前記スイッチング構成部品は、差動トランジスタ対を備えることを特徴とする請求項１２に記載のスイッチング・システム。
【請求項１９】
レジスタ、フリップフロップ、周波数分周器、メモリ・モジュール、ラッチ、マルチプレクサ、発振器、電力増幅器、ＲＦ集積回路、およびＡＳＩＣのうちの１つまたは複数で使用されることを特徴とする請求項１２に記載のスイッチング・システム。
【請求項２０】
誘導電流スイッチングを使用したデータ・トラック・アンド・ホールド・システムであって、
少なくとも２つのデータ・ラッチと、
誘導電流を介して前記少なくとも２つのデータ・ラッチを制御する変圧器ベースのクロック・バスと
を備えることを特徴とするデータ・トラック・アンド・ホールド・システム。
【請求項２１】
それぞれのデータ・ラッチは、トラック差動トランジスタ対とホールド差動トランジスタ対とを備えることを特徴とする請求項２０に記載のデータ・トラック・アンド・ホールド・システム。
【請求項２２】
前記変圧器ベースのクロック・バスは、前記少なくとも２つのデータ・ラッチのそれぞれのトランジスタごとに少なくとも１つの変圧器を備え、それぞれの変圧器は、誘導電流をそれぞれのトランジスタに提供し、前記誘導電流は、前記それぞれのトランジスタの状態を規定することを特徴とする請求項２０に記載のデータ・トラック・アンド・ホールド・システム。
【請求項２３】
Ｄフリップフロップとして使用されることを特徴とする請求項２０に記載のデータ・トラック・アンド・ホールド・システム。
【請求項２４】
誘導電流スイッチングを使用したシフト・レジスタであって、
複数のフリップフロップと、
それぞれのフリップフロップの状態を規定する電流を誘導するクロック・バスと
を備えることを特徴とするシフト・レジスタ。
【請求項２５】
前記複数のフリップフロップは、１フリップフロップの少なくとも１つの出力を後続のフリップフロップの少なくとも１つの入力に経路指定することにより、直列に結合されることを特徴とする請求項２４に記載のシステム。
【請求項２６】
少なくとも１つのフリップフロップは、１のファンアウトを備えることを特徴とする請求項２４に記載のシステム。
【請求項２７】
前記クロック・バスは、前記誘導される電流を生成する少なくとも１つの変圧器を備えることを特徴とする請求項２４に記載のシステム。
【請求項２８】
１つまたは複数の差動トランジスタ対を介して誘導電流をステアリングするための方法であって、
クロック信号を受け取ること、
１つまたは複数の変圧器を介して前記クロック信号を伝えて、１つまたは複数の誘導電流を生成すること、および
前記１つまたは複数の誘導電流を前記１つまたは複数の差動トランジスタ対に提供すること
を備えることを特徴とする方法。
【請求項２９】
前記クロック信号は、単一クロック・バスおよび差動クロック・バスのうちの一方を介して搬送されることを特徴とする請求項２８に記載の方法。
【請求項３０】
前記１つまたは複数の誘導電流は、互いに１８０度位相がずれている少なくとも２つの電流を備えることを特徴とする請求項２８に記載の方法。
【請求項３１】
前記１つまたは複数の誘導電流は、前記クロック信号を介してトグルさせて前記１つまたは複数の差動トランジスタ対の状態をトグルさせることができることを特徴とする請求項２８に記載の方法。
【請求項３２】
誘導電流ベースのデータ・ラッチング方法であって、
少なくとも２つのデータ・ラッチを直列に結合すること、
電流を誘導する変圧器ベースのクロック・バスを使用すること、および
前記誘導された電流を前記少なくとも２つのデータ・ラッチに経路指定して、前記データ・ラッチ内のデータをトラック・アンド・ホールドすること
を備えることを特徴とするデータ・ラッチング方法。
【請求項３３】
レジスタ、フリップフロップ、周波数分周器、メモリ・モジュール、ラッチ、マルチプレクサ、発振器、電力増幅器、ＲＦ集積回路、およびＡＳＩＣのうちの１つまたは複数で使用されることを特徴とする請求項３２に記載のデータ・ラッチング方法。
【請求項３４】
誘導電流を差動トランジスタ対に提供するシステムであって、
クロック信号を受け取る手段と、
前記クロック信号に基づいて誘導電流を生成する手段と、
前記差動トランジスタ対を介して前記誘導電流をステアリングして前記差動トランジスタ対の出力状態を実現する手段と
を備えることを特徴とするシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にデジタル・ロジック回路に関し、より詳細には誘導電流を利用してデジタル・ロジック回路をステアリングする（steer；）システムおよび方法に関する。
【背景技術】
【０００２】
ＣＭＬ（Current Mode Logic；電流モードロジック）、ＥＣＬ（Emitter-Coupled Logic；エミッタ結合ロジック）は、一般に高速ロジックロジック（例えば、バイポーラ・デジタル）回路において利用される。一般的に、ＣＭＬ／ＥＣＬは、簡単な差動増幅器に基づいており、１つ（または複数）のトランジスタ（例えば、ＢＪＴ）を利用して、この差動増幅器のトランジスタ対に対して電流を提供する。この電流は、これらのトランジスタのベースにバイアス信号を提供することにより、これらのトランジスタを介してステアリングすることが可能であり、一方の信号を利用して関連付けられたトランジスタを「オン」にし、他方の信号を利用して、他方のトランジスタを「オフ」にする。この「オン」トランジスタ中の電流は、コレクタ抵抗の両端間で電圧降下を生成し、この電圧降下には、関連付けられた出力端子を介してアクセスすることが可能である。電流は、この「オフ」トランジスタにおいてはコレクタ抵抗を介しては流れないので、これに関連付けられた出力端子における電位は、グラウンド電位となる。
【０００３】
ベース信号を逆にすることにより、この効果は互いに入れ替えられる。したがってこの「オン」状態にあるトランジスタは、「オフ」に切り換えられ、この「オフ」状態にあるトランジスタは、「オン」に切り換えられる。これらの用語「オフ」および「オン」は、完全なものではないことが理解されよう。すなわち、「オフ」デバイスは、少量の電流を依然として流し続けることが可能であり、また「オン」デバイスは、大量の電流を流すことが可能である。差動トランジスタ対スイッチにおける「オン」電流対「オフ」電流の一般に使用される比率は、１０００：１から１０：１の範囲にある。結果として、電流は一方のトランジスタ内で流れなくなり、このコレクタまたはドレインでの関連付けられた出力電圧をグラウンドにまで低下させ、他方のトランジスタ内で電流を流し始め、この電流がこの関連するコレクタ抵抗またはドレイン抵抗の両端間に電圧降下を生成し、この関連付けられた出力端子に出力電圧を提供する。このようにしてこの例においては、選択的に他方のトランジスタを非アクティブにしながら一方のトランジスタをアクティブにすることにより、これらのトランジスタを介して流れる電流は、ステアリングすることができる。上記は、これらのトランジスタのうちの一つを選択的に「オン」にして、様々なロジック・ゲートを駆動するために利用することができる差動出力を変化させる、手段を提供する。
【０００４】
前述の原理を利用して、データ・ラッチを含めて複雑なゲート（例えば、ＡＮＤ、ＯＲ、ＸＯＲ、ＸＮＯＲ、ＭＵＸなど）を構成することができる。例えば、データ・ラッチは、２対の差動トランジスタ対を結合することによって生成することが可能であり、ここで一方の差動トランジスタ対は、データを「トラッキングする」ために利用することができ、他方の差動トランジスタ対は、データを「ホールドする」ために利用することができる。データ・ラッチを直列に接続することにより、データ・フリップフロップ（Ｄフリップフロップ）を生成することもできる。多くの場合には、このＤフリップフロップは、エッジ・トリガ（edge triggering）（例えば、立ち上がりエッジ・トリガ（例えば、０〜１の遷移）または立ち下がりエッジ・トリガ（例えば、１〜０の遷移））を使用することができ、ここで、クロック・パルスの立ち上がり／立ち下がりエッジを利用して、このＤフリップフロップの入力線上に存在するデータを「ラッチする」ことができる。このクロック・パルスがハイ／ローである間に入力線上のデータが状態を変化させる場合には、次いでこの出力は、この入力に追随する。
【０００５】
データ・フリップフロップ（ＤＦＦ）は、一般にレジスタや周波数分周器など多数の集積回路のビルディング・ブロック（building block）として利用される。Ｄフリップフロップの速度、したがって多数の集積回路の速度は、この電流を差動トランジスタ対へとステアリングするこれらの差動トランジスタ対および要素のスイッチング時間に少なくとも部分的に依存する。一般に、ステアリング要素は、差動トランジスタ対であり、これは、クロック信号を提供し、この「トラック」および「ホールド」差動対を交互にオンにする。このＤフリップフロップの重要なパラメータは、「クロックからＱまでの時間」であり、これは、このクロック信号の立ち上がり／立ち下がりエッジから、スレーブ・ラッチ（slave latch）およびそのバッファ中のこれらの差動トランジスタ対のコレクタにおける信号の立ち上がり／立ち下がり時間までの時間であり、このスレーブ・ラッチおよびそのバッファは、一般に、これらの差動トランジスタ対に後続し、この所要のファンアウト（fan-out）を満たすバッファリングを提供する。この基準エッジは、一般的にこれらの差動信号が交差する時点として定義され、コモン・モード（common mode）信号電圧としても知られている。
【０００６】
Ｄフリップフロップにおいて、これらのラッチ中のこれらの差動トランジスタ対がデータを搬送し、これらのクロック差動トランジスタ対は、ラッチ差動トランジスタ対と直列に「スタック」される。この構成においては、このクロック信号は、ラッチ・クロック差動トランジスタ対をスイッチングさせ、次いでデータ搬送差動トランジスタ対をスイッチングさせる。両方の差動トランジスタ対中の伝搬遅延の総計は、一般に「クロックからＱまでの」総遅延と呼ばれる。この「クロックからＱまでの」総遅延は、性能の尺度である。またこの「クロックからＱまでの」総遅延のうちのいずれか一方または両方の成分（このクロック差動トランジスタ対の遅延および／またはこのデータ差動トランジスタ対の遅延）を減少させることにより、性能（例えば、速度）を向上させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
回路周波数が増大するにつれて、トランジスタ（例えば、クロッキング・トランジスタ）ゲインは、一般的に減少する。２０ＧＨｚを超える周波数においては、一般にトランジスタを駆動することが難しくなり、ファンアウトは制限される。従来は、複数のクロック・ドライバを利用して高周波数でトランジスタを駆動している。しかし、この解決方法は、非効率的になる可能性があり、電力消費と設計レイアウト面積を増大させてしまう。
【課題を解決するための手段】
【０００８】
本発明は、差動トランジスタ対を使用して電流をステアリングする電気回路／電子回路に関連する総伝搬遅延、すなわち「クロックからＱまでの」総遅延を減少させるシステムおよび方法に関する。これらのシステムおよび方法は、クロック差動トランジスタ対ではなくてＲＦ変圧器を使用して電流をステアリングする新規のアプローチを実現する。結果として、電流ステアリングするクロック差動トランジスタ対を、回路設計からなくすることができ、これにより、この総伝搬遅延（「クロックからＱまでの」遅延）からそれに関連付けられた伝搬遅延成分がなくなり、それによって回路性能が改善される。さらに、電流ステアリングするクロック差動トランジスタ対をなくすことにより、高周波数における複数のトランジスタ・ベースのクロック・ドライバを追加する必要性が緩和される。知られているように、高周波数においては、トランジスタを駆動することは難しくなり、トランジスタのゲイン減縮を克服するために追加のトランジスタ・ベースのクロック・ドライバを追加することは、電力損失ならびに設計のレイアウト・サイズおよび複雑さを増大させる可能性のある非効率的な解決方法をもたらす可能性もある。
【０００９】
ＲＦ変圧器を利用して、クロック・ラインとしてこの変圧器の一次巻線を使用し、この変圧器の二次巻線をセンター・タップすることにより電流をステアリングすることができ、ここでこのセンター・タップは、電流源に接続され、この二次巻線の一端が１つ（または複数）の一方の差動トランジスタのエミッタに経路指定され、この二次巻線の他端が１つ（または複数）の他方の差動トランジスタのエミッタに経路指定される。この二次巻線のこれらの両端は、１８０度位相のずれた誘導結合されたクロック信号を伝える。したがって、この二次巻線の一端の電流を利用して１つ（または複数）のトランジスタを「オン」させ、他方でこの二次巻線の他端の電流を利用して１つ（または複数）のトランジスタを「オフ」させることができる。正の電流ランプがこのクロック・ラインに存在するときには、この第１のトランジスタのエミッタ電圧が立ち上がり、そのベース−エミッタ間電圧（ＶＢＥ）およびエミッタ電流を減少させる。この反対のことがこの差動対のうちの第２のトランジスタで行われ、このエミッタ電圧は立ち上がり、ＶＢＥが増大し、このトランジスタはオンになる。このクロック・ラインにおける電流と電圧が反対になると、両方のトランジスタでは反対のことが発生し、両方のトランジスタは、逆方向に動作する。
【００１０】
代わりに、複数の変圧器が使用されてもよく、ここでは、それぞれの二次巻線は、それぞれのトランジスタおよび／または差動トランジスタ対に誘導電流を提供して、選択的に（例えば、トラックおよびホールドの回路およびラッチに関連する）トランジスタを「オン」および「オフ」にする。前記したことは、スイッチング回路、バッファ、シフト・レジスタ、フリップフロップ、分周器、マルチプレクサ、デマルチプレクサなどに関連して使用することもできる。さらに、本発明の様々な態様においては、クロック差動トランジスタ対が、本明細書中で説明している変圧器ベースのクロッキング技法と共に同時に使用することも可能であることを理解されたい。
【００１１】
従来の技法では、クロック伝搬遅延を、取り除くというよりも減少させることに焦点を当てている。例えば、一技法においては、クロック信号は、一般に利用される（例えば、１０００：１）よりも低い比率（例えば、９：１）により差動トランジスタ対電流を分割することにより、減少させられる。この技法においては、両方のトランジスタは、程度の変化はあれ、常に「オン」であり、このことは、この「準オフ」状態におけるこのトランジスタの「ターンオン」時間を減少させる。別の技法においては、抵抗がこのエミッタ・リードに追加され、別の電流源が、この「オフ」トランジスタを流れる「キープ・アライブ（keep-alive）」電流を提供する。この技法に関連する１つの帰結は、信号振幅が減少することである。
【００１２】
他の従来の技法と同様に前述の技法は、電流ステアリングするクロック差動トランジスタ対に関連付けられた伝搬遅延を減少させることができる。しかし、これらの技法は、ＲＦ変圧器を利用して電流をステアリングすることにより、これらの電流ステアリング・クロック差動トランジスタ対をなくし、それによってこの関連付けられた遅延をなくすること、を企図してはいない。さらに、従来の技法は、一般的に高周波数においてクロック・ドライバを追加してトランジスタの減縮を克服している。しかし、このようなクロック・トランジスタおよび／またはバッファを追加することは、非効率的であり、電力消費ならびに設計のレイアウト・サイズおよび複雑さを増大させてしまう可能性がある。したがって、本発明は、従来のシステムよりも優れた様々な利点および改善をもたらす新規のアプローチを提供する。
【００１３】
本発明の態様においては、単一クロック・スイッチング・デバイスが、図を使用して説明される。このシステムは、スイッチング構成部品に信号を提供する電流ステアリング構成部品を備える。この信号を利用して、このスイッチング構成部品の状態をトグルさせることにより、このスイッチング構成部品の出力に差動信号を提供する。このステアリング構成部品は、少なくとも１つの誘導要素を備え、この誘導要素を利用して誘導要素の一次巻線にエネルギーを与える１つまたは複数のパルスを受け取ると同時にステアリング電流を生成することができる。これは、誘導要素１３０に関連付けられた二次巻線中に電流を誘導する。この誘導電流は、このスイッチング構成部品に経路指定され、ここで、この誘導電流は、この対の各エミッタ電圧を変化させることにより、関連付けられた差動トランジスタ対の状態をトグルさせることができる。本発明の態様においては、これは、この二次巻線をセンター・タップし、この二次巻線の一端をこのトランジスタ対のこれらのトランジスタのうちの一方に経路指定し、この二次巻線の他端をこのトランジスタ対の他方のトランジスタに経路指定し、このセンター・タップを電流源に結合することにより、達成される。これらの両端のうちの一端における電流は対応するトランジスタをアクティブにし、他端における電流はその対応するトランジスタを非アクティブにするように、この二次巻線の両端における誘導電流とその結果生じる電圧は、一般的に１８０度位相がずれていることに留意されたい。
【００１４】
本発明の他の態様においては、差動クロック・スイッチング・デバイスが、図を使用して説明される。この構成においては、クロック／真入力およびクロック／偽入力を利用してこのクロック・バスを駆動する。この差動クロックは、変圧器一次巻線を通して流れる信号を提供し、この信号は、この変圧器二次巻線に電流を誘導する。この電流が差動トランジスタ対の各トランジスタの状態をトグルすることができるようにこの電流を利用することが可能であり、ここでこの差動クロック信号を利用してこれらのトランジスタのうちの一方を「オン」にする一方、他方のトランジスタを「オフ」にする。これらのクロック／真信号とクロック／偽信号をハイとローにプルして、トランジスタ状態を「オン」から「オフ」へと、または「オフ」から「オン」へとトグルさせ、このスイッチング・デバイスの出力に差動信号を提供することができる。
【００１５】
本発明のさらに他の態様においては、本発明のこれらの新規な機能を利用して誘導電流ステアリング・ベースのフリップフロップを構成する。このシステムは、直列に接続され、同様な変圧器ベースのクロック・バスによって駆動される複数のデータ・ラッチを備える。一般に、この変圧器ベースのクロック・バスは、１つまたは複数の一次巻線と関連付けられた二次巻線とを含むことができ、これらは、データ・ラッチに関連付けられた差動トランジスタ対のトラックおよび／またはホールドをステアリングすることができる誘導電流を提供する。このシステムは、差動クロック・バスを使用することができ、ここで、クロック／真入力またはクロック／偽入力をハイまたはローにプルしてそれぞれの差動トランジスタ対（例えば、トラック・アンド・ホールド）を「オン」または「オフ」にすることができる。どのクロック・トランジスタを「オン」または「オフ」にすることを交互にすることにより、これらのクロック入力を交互にすることは、この回路がデータをトラック・アンド・ホールドすることを可能とする。
【００１６】
本発明のさらに他の態様においては、シフト・レジスタとして使用することができるシステムが提供される。このシステムは、１つのフリップフロップに関連付けられた出力が、後続するフリップフロップの入力に結合され、同様なクロック・バスが１つまたは複数のこれらのフリップフロップへと拡張される、複数のフリップフロップを備える。
【００１７】
本発明の他の態様においては、単一クロック・バス・スイッチング・デバイス、差動クロック・バス・スイッチング・デバイス、フリップフロップおよびシフト・レジスタについての方法が提供される。さらに、本発明のこれらのシステムおよび方法は、例えば（Ｘが整数である、例えばＸ−ビットの）メモリ・モジュール、Ｄ−型フリップフロップ、ラッチ、マルチプレクサ・ドライバ、電圧制御発振器、光ファイバ通信増幅器およびスイッチ、（例えば、３Ｇ無線用途のための）高性能電力増幅器、ＲＦ集積回路、およびＡＳＩＣ回路に関連して使用することができることを理解されたい。さらに、抵抗、キャパシタ、グラウンド線、電圧制御電流源、電流制御電流源、ソリッド・ステート・デバイスなど様々な電気／電子エンティティを本発明に関連して使用することができる。
【００１８】
以下の説明および添付図面は、本発明のある種の例示の態様を詳細に述べたものである。これらの態様は、本発明のこれらの原理を使用することができる様々な方法のうちの少数しか示してはおらず、本発明は、かかるすべての態様およびこれらの均等な形態を含むことを意図するものである。本発明の他の利点および新規の特徴については、これらの図面と関連して考慮するときに本発明の以下の詳細な説明から明らかになろう。
【発明を実施するための最良の形態】
【００１９】
本発明は、集積チップの性能を改善するシステムおよび方法を提供し、差動トランジスタ対の代わりにＲＦ変圧器を利用して電流をステアリングすることにより、電流ステアリング・クロック差動トランジスタに関連付けられた伝搬遅延と、高周波数用途の対用の複数のトランジスタ・ベースのクロック・ドライバの追加を軽減する。このアプローチにおいては、１つ（または複数）のＲＦ変圧器の１つ（または複数）の一次巻線をクロック・ラインとして利用し、１つ（または複数）の二次巻線を利用して１つ（または複数）の誘導電流を生成し、この誘導電流が、この誘導信号をそれぞれのトランジスタのエミッタ・リードに経路指定することにより、それぞれのトランジスタにおけるトランジスタ状態をトグルさせる。トランジスタを選択的に「オン」および「オフ」にして、差動出力を提供するために、通常、１８０度位相のずれた誘導電流が生成される。前記の措置は、総伝搬遅延（「クロックからＱまでの」遅延）を減少させ、電流ステアリングするクロック差動トランジスタ対を取り除くことにより、高周波数用途用の複数のトランジスタ・ベースのクロック・ドライバの追加を緩和する。クロック信号経路中において、このクロック・ラインそれ自体の信号遅延に起因する非常に小さな遅延が存在するが、この遅延は、一般に無視可能であることに留意されたい（およそ１０から２０ｐｓの程度のＨＢＴ（Heterojunction Bipolar Transistor）ステージにおける伝搬遅延に比べて、ｍｍ当たりおよそ４から１０ｐｓ程度である。高速ＤＦＦにおける典型的なクロック・ラインの長さは、約０．１ｍｍである）。
【００２０】
次に図面を参照して本発明を説明する。図面中では、同様な参照番号が、全体を通して同様な要素を参照するのに使用される。以降の説明においては、本発明についての十分な理解が得られるように、多くの特定の細部が説明される。しかし、本発明は、これらの特定の細部なしに実行することもできることは明らかであろう。他の例においては、よく知られている構成およびデバイスは、本発明の説明を容易にするために、ブロック図形式で示している。
【００２１】
図１は、本発明の態様による、スイッチング・システムとして使用することができるシステム１００を示している。システム１００は、スイッチング構成部品１２０に１つ（または複数）の入力を提供する電流ステアリング構成部品１１０を備え、ここでは、この１つ（または複数）の入力を利用して、スイッチング構成部品１２０に関連する１つまたは複数の出力をアクティブおよび／または非アクティブにしている。
【００２２】
ステアリング構成部品１１０は、少なくとも１つの誘導要素１３０を備え、この誘導要素を利用して１つ（または複数）のステアリング電流を生成することができる。例えば、電流ステアリング構成部品１１０は、誘導要素１３０の第１の巻線（図示せず）にエネルギーを与える１つまたは複数のパルス（例えば、方形波、のこぎり波、正弦波など）を受け取ることが可能である。誘導要素１３０の第２の巻線（図示せず）は、この第１の巻線の近くに存在することが可能であり、ここで、この第１の巻線にエネルギーを与えることにより、この第２の巻線中に電流が誘導される。この誘導された電流は、スイッチング構成部品１２０の１つまたは複数の入力に対して経路指定することができる。
【００２３】
この誘導要素１３０の出力を利用して、スイッチング構成部品１３０の出力における状態をトグルさせることができることを理解されたい。例えば、本発明の態様においては、誘導構成部品１１０の第２の巻線は、センター・タップすることができ、ここではこの第２の巻線の一端が出力１４０を提供し、この第２の巻線の他端が出力１５０を提供し、ここでこれらの出力１４０と１５０は、１８０度位相がずれているようにすることが可能である。パルスを誘導要素１３０が受け取ると、この電流が第２の巻線中に誘導され、その結果、これらの出力１４０および１５０のうちの一方がスイッチング構成部品１２０をアクティブにする信号を提供し、他方の出力１５０または１４０はスイッチング構成部品１２０を非アクティブにする信号を提供することができる。
【００２４】
反対極性のパルスを受け取ると、このスイッチング構成部品１２０の状態を逆にする電流をこの第２の巻線中に誘導することができる。例えば、この第２の巻線は、この非アクティブな出力をアクティブにする信号と、このアクティブな出力を非アクティブにする信号を生成することができる。以下で詳細に説明しているように、スイッチング構成部品１２０の状態は、少なくとも部分的にはこれらの出力１４０および１５０によって決定される。したがって、誘導要素１３０によって生成されるアクティブにする信号が、電流ステアリング構成部品１１０の出力１４０と１５０との間でトグルされるときに、状態は、スイッチング構成部品１２０の出力１６０と１７０との間でトグルされる。さらに、本発明の態様によればこれらの出力１４０および１５０は、差動信号とすることができることに留意されたい。
【００２５】
スイッチング構成部品１２０は、ＩｎＰ（Indium Phosphide；リン化インジウム）、炭素ドープされたＩｎＰ、ＩｎＧａＡｓ（Indium Gallium Arsenide；インジウム・ガリウム・ヒ素）、ＧａＡｓ、および／またはＡｌＧａＡｓ（Aluminum Gallium Arsenide；アルミニウム・ガリウム・ヒ素）のＨＢＴ（heterojunction bipolar transistor；ヘテロ接合バイポーラ・トランジスタ）（例えば、ＳＨＢＴ（single HBT；シングルＨＢＴ）およびＤＨＢＴ（double HBT；ダブルＨＢＴ））を含むバイポーラ・トランジスタなど、複数のトランジスタを備えることができることを理解されたい。このようなトランジスタは、差動対または同様な構成で利用することができる。さらに、スイッチング構成部品１２０の出力１６０および１７０は、一般的にこのようなトランジスタのコレクタに関連付けられ、電流ステアリング構成部品１１０の出力１４０および１５０における信号は、一般的にこのようなそれぞれのトランジスタに関連付けられたそれぞれのエミッタに提供される。
【００２６】
さらに、システム１００は、例えばＸ−ビット・レジスタ（ここでＸは整数である）、周波数分周器、Ｘ−ビット・メモリ・モジュール（ここでＸは整数である）、フリップフロップ（例えば、Ｄフリップフロップ、ＲＳフリップフロップ、ＪＫフリップフロップなど）、ラッチ、マルチプレクサ、電圧制御発振器、光ファイバ通信、高性能電力増幅器、ＲＦ集積回路、ＡＳＩＣ回路などに関連して使用することができることを理解されたい。さらに、電流ステアリング構成部品１１０、スイッチング構成部品１２０、および／または誘導要素１３０は、抵抗、キャパシタ、グラウンド線、電圧制御電流源、電流制御電流源、ソリッド・ステート・デバイスなど様々な電気／電子エンティティを含むことができることも理解されたい。
【００２７】
システム１００、ならびに本明細書中において説明している他のシステムおよび方法は、従来のクロック差動トランジスタ対ではなくてＲＦ変圧器ベースのクロックを利用して電流をステアリングすることにより、クロック差動トランジスタ対に関連付けられた集積回路の総伝搬遅延（「クロックからＱまでの」遅延）を減少させることができることを理解されたい。さらに、本発明の様々な態様においては、本明細書中において説明している変圧器ベースのクロッキング技法と共にクロック差動トランジスタ対を同時に使用することができることについても理解されたい。さらに、これらのシステムおよび方法は、高周波数（例えば、＞２０ＧＨｚ）において、トランジスタのゲイン減縮を克服するために、複数のトランジスタ・ベースのクロック・ドライバを追加する必要性も緩和する。トランジスタ・ベースのクロック・ドライバの追加が、回路効率を低下させ、電力消費および設計レイアウトを増大させてしまう可能性があるので、前記の措置は、改良を提供する。
【００２８】
図２は、本発明の態様による、基本的な単一クロック・バス・スイッチング・デバイス２００（例えば、上述のシステム１００）として使用することができるシステム２００を示している。システム２００は、トランジスタ２０４およびトランジスタ２０６を有する差動トランジスタ対２０２を備える。この図に示されるように、差動トランジスタ対２０２は、例えば単一クロック・バスとすることができるクロック入力２０８によって駆動することができる。クロック入力２０８は、一次巻線２１２と抵抗２１４を介してグラウンド２１０への経路を形成することができる。一次巻線２１２を使用して、二次巻線２１６中に電流を誘導することができる。二次巻線２１６は、センター・タップすることができ、ここでは、巻線２１６の第１端２１８は、トランジスタ２０４のエミッタ・リード２１８に結合することができ、また巻線２１６の第２端２２０は、トランジスタ２０６のエミッタ・リード２２２に結合することができる。
【００２９】
トランジスタ２０４のベース２２４とトランジスタ２０６のベース２２６は適切なバイアス電圧を提供することができる電圧源２２８に結合することができる。電流源２３０を利用して、二次巻線２１６のセンター・タップ２３２を電圧源２３４と結合することができる。電流源２３４を利用して、センター・タップ２３２への電流を調整することができる。抵抗２３６と抵抗２３８を利用して、それぞれトランジスタ２０４およびトランジスタ２０６を変圧器２４５の巻線２４２および巻線２４４を介してグラウンド２４０へと結合することができる。差動出力２４６と２４８は、それぞれトランジスタ２０４に関連するコレクタ・リード２５０と、トランジスタ２０６に関連するコレクタ・リード２５２とから取得することができる。
【００３０】
以上で指摘したように、システム２００は、クロック入力２０８によって駆動することができる。例えば、信号は、入力２０８に対して伝送することができ、ここでこの信号は巻線２１２を介して伝えられ、この巻線２１２が巻線２１６に電流を誘導することができる。この信号（例えば、振幅、極性、位相など）に応じてこの誘導された電流は、巻線端２１８または巻線端２２２のどちらかにアクティブにする信号を生成することができる。このアクティブにする信号はこの関連付けられたトランジスタを「オン」にすることが可能であり、ここで他方のトランジスタは、「オフ」にされる。このことは、この「オン」トランジスタのコレクタに電流が流れさせ、この「オフ」トランジスタ中の電流フローを低減させ、出力２４６および２４８に差動信号を提供する。
【００３１】
特定の実施例においては、以降の要素値を利用することができる。すなわち、巻線２４２および２４４は、長さを約２０ミクロンとすることができる。これらの巻線は逆極性に配列される。抵抗２３６は、約３３オームにすることが可能であり、抵抗２３８は、約３３オームにすることが可能である。バイアス電圧２２８は、（ＩｎＰ  ＨＢＴまたはＳｉ  ＢＪＴに対して）約−０．７ボルトにすることができる。巻線２１６および２１２は、約１３０ミクロンの長さにすることが可能である。電流源２３０は、約５ミリアンペアとすることが可能であり、電圧源２３４は、約−２．５ボルトから−３．３ボルトとすることが可能である。一次巻線２１２は、例えば２０ＧＨｚから１２５ＧＨｚまでの速度を有するクロック用に利用することができる。１２５ＧＨｚでは、クロック差動信号と出力２４６と２４８における信号との間の遅延時間は、約２．５ピコ秒とすることができる。さらに、システム２００は、同様な値の構成部品を用いて、約１オクターブにわたって、例えば２５ＧＨｚから５０ＧＨｚまで機能することが可能である。さらに、このスイッチングされるエミッタ電流比（例えば、抵抗２３６を流れる電流／抵抗２３８を流れる電流）は、例えば約２：１から６：１までの範囲とすることが可能である。
【００３２】
図３は、本発明の態様による、スイッチング・システムとして使用することができるシステム３００を示している。システム３００は、システム１００と類似したものとすることができる。しかし、システム３００は、複数の変圧器を備えた誘導電流ステアリング構成部品３１０を使用し、ここでそれぞれの変圧器は、スイッチング構成部品３３０に対する入力として利用することができるステアリング電流を生成する。これらの入力を利用してスイッチング構成部品３３０の状態を、したがってスイッチング構成部品３３０に関連付けられた１つまたは複数の出力をスムーズに設定することが可能である。
【００３３】
ステアリング構成部品３１０は、スイッチング構成部品３３０に対する誘導電流を生成し提供するために利用することができる少なくとも２つの誘導構成部品３４０および３５０を備えることができる。例えば、１つまたは複数のクロック・パルスをステアリング構成部品３１０によって受け取ることができ、ここでこれらのパルスは、誘導構成部品３４０に関連する一次巻線（図示せず）と、誘導構成部品３５０に関連する一次巻線（図示せず）にエネルギーを与えることができる。これらの一次巻線にエネルギーを与えることにより、それぞれの二次巻線（図示せず）に電流を誘導することができる。ステアリング構成部品３１０に対して提供されるこれらのパルスは、差動クロック入力をエミュレートするように構成することができる。したがって、電流ステアリング構成部品３１０を利用して、スイッチング構成部品３４０への入力を提供することができる。
【００３４】
スイッチング構成部品１２０と同様に、スイッチング構成部品３４０も、リン化インジウム（ＩｎＰ）、炭素ドープされたＩｎＰ、インジウム・ガリウム・ヒ素（ＩｎＧａＡｓ）、ＧａＡｓ、および／またはアルミニウム・ガリウム・ヒ素（ＡｌＧａＡｓ）のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）（例えば、シングルＨＢＴ（ＳＨＢＴ）およびダブルＨＢＴ（ＤＨＢＴ））、ならびにＳｉＧｅ  ＨＢＴ、ＪＦＥＴまたはＩＧＦＥＴを含めて、複数のトランジスタを備えることができる。さらにこれらのトランジスタは、差動対および／または他の構成として使用することもできる。さらに電流ステアリング構成部品３１０および３２０を利用して、スイッチング構成部品３４０のための入力を生成することができる。したがって、電流ステアリング構成部品３１０によって生成される信号３６０および信号３７０は、スイッチング構成部品３４０に対する入力として利用することができる。一般的に、これらの入力は、位相が（例えば、１８０度）シフトされており、これを利用して、スイッチングされた差動出力を提供する差動対として構成されるこれらの複数のトランジスタの状態をトグルさせることができる。
【００３５】
例として、電流ステアリング構成部品３１０を介して誘導要素３４０にパルストレインを提供することができ、これは、スイッチング構成部品３３０の差動トランジスタ対の１つ（または複数）のトランジスタをアクティブにする信号３６０を生成する。同時に、１８０度位相がシフトされた信号を、電流ステアリング構成部品３１０を介して誘導要素３５０に対して提供することができ、これは、スイッチング構成部品３３０の差動トランジスタ対のうちの他方のトランジスタを非アクティブにする信号３７０を生成する。スイッチング構成部品３３０の差動トランジスタ対のそれぞれのトランジスタのコレクタを利用して、出力３８０および出力３９０を提供することができ、ここでこれらの出力３８０および３９０の組合せはスイッチング構成部品３４０の差動出力を提給する。
【００３６】
システム３００は、例えばＸ−ビット・レジスタ（ここでＸは整数である）、周波数分周器、Ｘ−ビット・メモリ・モジュール（ここでＸは整数である）、フリップフロップ（例えば、Ｄフリップフロップ、ＲＳフリップフロップ、ＪＫフリップフロップなど）、ラッチ、マルチプレクサ、電圧制御発振器、光ファイバ通信、高性能電力増幅器、ＲＦ集積回路、ＡＳＩＣ回路などに関連して使用することができることを理解されたい。さらに、電流ステアリング構成部品１１０、スイッチング構成部品１２０、および／または誘導要素１３０は、抵抗、キャパシタ、グラウンド線、電圧制御電流源、電流制御電流源、ソリッド・ステート・デバイスなど様々な電気／電子エンティティを含むことができることも理解されたい。
【００３７】
さらに、システム１００および３００は、本発明の態様による２つの実施例を提供することに留意されたい。これらの実施例は、略して、および説明するために提供されている。本発明の態様に従って様々な他の構成を使用することができることを理解されたい。例えば、事実上任意の数の電流ステアリング構成部品を使用することができる。さらに、それぞれの電流ステアリング構成部品は、基本的に任意の数の誘導要素および／またはトランジスタ・ベースの電流ステアリング構成部品を含むことができる。さらに、これらのスイッチング構成部品は、より多くのまたはより少ない入力および／または出力を含むことができ、またはより多くのまたはより少ないトランジスタを含み、あるいはその両方が可能である。さらに、これらのシステム１００および３００の様々な組合せを１つまたは複数のスイッチング構成部品と共に使用することも可能である。
【００３８】
図４は、本発明の態様による、差動クロック・バス・スイッチング・デバイス（例えば、上記のシステム３００）として使用することができるシステム４００を示している。システム４００は、単一クロック信号ではなくて差動クロック信号４０２を利用してトランジスタ対２０２を駆動する点以外は、システム２００と同様である。差動クロック信号４０２は、入力２０８、一次巻線４０４、抵抗４０６、一次巻線４０８および入力４１０を通過する（traverse）信号を提供する。
【００３９】
この信号は、一般的に一次巻線４０４に関連する二次巻線４１２、または一次巻線４０４に関連する二次巻線４１４のうちの一方に、それに関連付けられたトランジスタ２０４または２０６を「オン」にすることができる電流が誘導されるように、（例えば、逆極性に）位相をずらして巻線４０４および４０６にエネルギーを与える。この入力信号は、このアクティブなトランジスタが非アクティブになり、非アクティブなトランジスタがアクティブになるように状態をスイッチングさせることができる。前述の構成は、例えば、ＡＮＤ、ＯＲ、ＸＯＲ、ＮＯＲ、ＭＵＸなどを含めて様々なロジック・ゲートへの入力として使用することができる、出力２４６および２４８にスイッチング差動出力提供する。
【００４０】
入力２０８におけるクロック信号は「真」のクロック信号と呼ぶことができるのに対して、入力４０２におけるクロック信号は「偽」のクロック信号と呼ぶことができることを理解されたい。さらに、これらの二次巻線４１４および４１２は、メタル・１のトレースから構築することができ、これらの一次巻線４０４および４０８は、このメタル１のトレースの近くに存在するメタル２のエア・ブリッジ（air bridge：中空構造）から構成することができる。
【００４１】
図５は、本発明の一態様による、フリップフロップとして使用することができる例示のシステム５００を示すものである。システム５００は、直列に接続され、変圧器ベースのクロック・バス５３０によって駆動される複数のデータ・ラッチ５１０と５２０を備える。一般に変圧器ベースのクロック・バス５３０は、１つまたは複数の一次巻線（図示せず）と、関連付けられた二次巻線（図示せず）、すなわち各データ・ラッチ用の１組の一次／二次巻線、を含むことができ、これらの一次／二次巻線は、データ・ラッチ５１０および５２０に関連付けられたトラックおよび／またはホールドの差動トランジスタ対（図示せず）をステアリングすることができる誘導電流を提供することができる。
【００４２】
本発明の態様において、データ・ラッチに関連付けられた（例えば、トラック・アンド・ホールドの）差動トランジスタ対を、「オン」および／または「オフ」にするために、クロック／真入力またはクロック／偽入力をハイにプルして、変圧器ベースのクロック・バス５３０に提供する。（クロック／偽またはクロック／真の）他方のクロック入力がハイにプルされるとき、これらの変圧器ベースのクロック・バス５３０は、これらの差動トランジスタ対の（例えば、「オフ」／「オン」）状態をトグルさせる。したがって、どのクロック入力がハイにプルされるかを交互にすることにより、システム５００は、データをトラック・アンド・ホールドすることができる。システム５００は、以下で詳細に説明するように２分周回路として構成することができることを理解されたい。さらに、誘導ピーキング（inductive peaking）を利用することにより、コレクタ遷移時間を短くし、振幅を増大させることができる。さらに、システム５００は、事実上任意の数のラッチを備えることが可能であることを理解されたい。図に示すように、かかる２つのラッチが設けられていが、この実施例は、略されて、説明するために提供されており、本発明を限定するものではない。
【００４３】
図６は、本発明の一態様によるＤ型フリップフロップとして使用することができる例示のシステム６００を示している。システム６００は、データ・ラッチ６０５およびデータ・ラッチ６１０を備える。図に示すように、これらのデータ・ラッチ６０５および６１０は、直列様式に結合することができる。従来のシステムは、一般的にクロック・トランジスタを使用してフリップフロップ中の電流をステアリングする。しかし、クロック・トランジスタを利用することにより、システムの伝搬遅延を増大させてしまう可能性がある。この遅延は、誘導電流ステアリングを使用することにより、システム６００中では緩和される。本発明の様々な態様においては、本明細書中で説明しているこの新規な変圧器ベースのクロック技法と従来のトランジスタ・ベースのクロック技法の両方を利用することが有利である可能性があることに留意されたい。
【００４４】
このようにして、本発明の一態様によれば、変圧器により誘導される電流を利用して、ラッチ６０５に関連付けられたトラック差動トランジスタ対６１５とホールド差動トランジスタ対６２０、および／またはラッチ６１０に関連付けられたトラック差動トランジスタ対６２５とホールド差動トランジスタ対６３０をステアリングする。この誘導電流は、クロック・バス６５５のそれぞれ二次巻線６３５、二次巻線６４０、二次巻線６４５および二次巻線６５０を介して生成される。
【００４５】
ある場合においては、クロック／真信号入力６６０が、ハイにプルされる。この状態の結果は、ラッチ６０５（例えば「マスタ」ラッチ）中のトラック差動トランジスタ対６１５が「オフ」にされ、ラッチ６０５中のホールド差動トランジスタ６２０対およびラッチ６１０（例えば、「スレーブ」ラッチ）中のトラック差動トランジスタ対６２６が「オン」にされる。別の場合においては、クロック／偽信号入力６６５がハイにプルされる。この結果、クロック／真信号入力６５５がローになり、ラッチ・トランジスタ対状態の反転がもたらされる。
【００４６】
システム６００は、それぞれコレクタ負荷抵抗６８０〜６８５および６９０〜６９５と直列に使用することができるＲＦ変圧器６７０およびＲＦ変圧器６７５をさらに備えて、誘導ピーキングを実現し、この誘導ピーキングにより、これらの差動トランジスタ対６１５〜６２０から得られるコレクタ波形を改善することができる。この技法を使用して、システム６００の周波数範囲を拡大することができる。
【００４７】
図に示すように、システム６００は、２分周回路として構成することができ、ここで、反転出力ＱＴ６９７および反転出力ＱＦ６９９は、データ入力または２分周されたクロック周波数として利用することができる。一般に、クロックからＱまでの遅延（Tc-q）にセットアップタイム（Tsu）を加えたものが、クロック周期の２分の１を超過しない限りは（例えば、ｆｃｌｏｃｋ＝５０ＧＨｚであり、Ｔｃ−ｑ＋Ｔｓｕが１０ピコ秒以下であるときには）、この分周を達成することができる。変圧器６７０および６７５が生成するこの誘導ピーキング振幅を調整することにより、例えばコレクタ負荷抵抗値を減少させることにより、低下させられた帯域幅を犠牲にして、コレクタ遷移時間は短くし、振幅を増大させることができることを理解されたい。システム６００のために利用される典型的な帯域幅は、約１／２オクターブである。
【００４８】
本発明の一態様によれば、システム６００は、４ビット・シフト・レジスタとして使用することができることを理解されたい。さらに、本発明の一態様によれば、システム６００と類似した複数のシステムを結合して、Ｘ−ビット（例えば、８−ビット、１２−ビットなどの）シフト・レジスタを構築することができ、ここでＸは整数である。例えば、１つのフリップフロップに関連付けられた出力は、直列に接続された以降のフリップフロップの入力へと結合することができ、同じまたは同様なクロック・バスを１つまたは複数のこれらのフリップフロップに対して拡張することができる。これについては、図７のシステム７００に示され、ここでフリップフロップ７１５の出力７０５および７１０は、フリップフロップ７３０の入力７２０および７２５に結合される。フリップフロップ７３０の出力７３０および７３５はフリップフロップ７５０の入力７４０および７４５に結合される。フリップフロップ７５０の出力７５５および７７０は、．．．フリップフロップの入力に結合され、．．．フリップフロップの出力は、フリップフロップ７８０の入力７７０および７７５に結合される。このクロック・バスの端部は、例えば抵抗を経由して終端することができる。さらに、最後のフリップフロップ７８０は、１の「ファンアウト」（例えば、５ｍＡの差動トランジスタ対）の大きさの負荷を有することができることに留意されたい。
【００４９】
図８〜１０は、本発明の一態様による方法（methodology）を示すものである。説明を簡潔にするためにこの方法（methodology）は、一連の動作として示し説明されることもあるが、本発明によれば一部の動作は、本明細書中に示し説明している順序とは異なる順序で、または他の動作と同時に、あるいはこれらの両方で行うことができるので、本発明は、動作の順序によっては限定されることはない。例えば、当業者なら、方法（methodology）が状態図などにおける一連の相互に関連した状態またはイベントとして代わりに表現することもできることを理解し認識されよう。さらに、例証した必ずしもすべての動作が、本発明による方法（methodology）を実装するために必要とされるとは限らないこともある。
【００５０】
図８に進むと、スイッチング回路に関連して誘導電流ステアリングを使用するための方法（methodology）８００が、本発明の一態様に従って示されている。参照番号８１０において、クロック入力が変圧器ベースのバスに提供される。このクロック入力は、１つまたは複数の（例えば、方形、のこぎり、正弦波などの）パルスを含むことができ、これは、この変圧器ベースのバスに関連付けられた変圧器の一次巻線にエネルギーを与えることができる。８２０において、この変圧器ベースのバスに関連付けられた変圧器の二次巻線に電流が誘導されることになる。二次巻線は、センター・タップすることができ、ここでこの二次巻線の一端は、差動トランジスタ対の第１のトランジスタに結合され、この二次巻線の他端はこの差動トランジスタ対の第２のトランジスタに結合され、このセンター・タップは、電流源に結合されることを理解されたい。さらに、この二次巻線のこれらの２つの端部における電流は、一般的には１８０度位相がずれている。
【００５１】
この構成においては、８３０においてこの誘導電流はそれぞれのトランジスタに伝えられて、この差動対のそれぞれのエミッタに電圧差を生成し、この電圧差がこれらのそれぞれのトランジスタを「オン」または「オフ」にすることができる。このクロック入力の１つまたは複数のパルスをさらに利用して、この「オン」状態にあるトランジスタを「オフ」にし、この「オフ」状態にあるトランジスタを「オン」にするように、この差動トランジスタ対のこれらのトランジスタの状態を変化させることができる。このようにして、この変圧器に関連付けられたこれらのパルスは、これらのトランジスタの状態をトグルさせることができ、これらのトランジスタの状態は、これらのトランジスタの出力状態をトグルさせて、差動出力信号を提供する。例えばこの「オン」トランジスタ中の電流は、コレクタ抵抗の両端間に電圧降下を生成することができ、この電圧降下は、コレクタ・リードまたはこの関連付けられた出力端子から取得することができる。「オフ」トランジスタに関連付けられた電位は、ほぼグラウンド電位であり、この関連付けられたコレクタ・リードまたは出力端子のところで取得することができる。
【００５２】
方法（methodology）８００は、リン化インジウム（ＩｎＰ）、炭素ドープされたＩｎＰ、インジウム・ガリウム・ヒ素（ＩｎＧａＡｓ）、ＧａＡｓ、および／またはアルミニウム・ガリウムヒ素（ＡｌＧａＡｓ）のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）（例えば、シングルＨＢＴ（ＳＨＢＴ）およびダブルＨＢＴ（ＤＨＢＴ））を含めて、バイポーラ・トランジスタなど、複数のトランジスタを備えることができることを理解されたい。このようなトランジスタは、一般的に差動対として利用されるが、本発明の態様によれば、他の構成を使用することもできることを理解されたい。さらに方法（methodology）８００は、例えば、レジスタ、周波数分周器、（例えば、Ｘが整数であるＸ−ビットの）メモリ・モジュール、（例えば、Ｄ、ＲＳ、ＪＫなどの）フリップフロップ、ラッチ、マルチプレクサ、電圧制御発振器、光ファイバ通信、高性能電力増幅器、ＲＦ集積回路、およびＡＳＩＣ回路に関連して使用することができる。さらに、方法８００は、抵抗、キャパシタ、グラウンド線、電圧制御電流源、電流制御電流源、ソリッド・ステート・デバイスなど様々な電気／電子エンティティに関連して使用することもできることを理解されたい。
【００５３】
図９は、本発明の一態様による、誘導電流ステアリング・スイッチング・デバイスを使用した方法（methodology）９００を示している。参照番号９１０において、差動クロック信号を利用して、差動信号をクロック・バスの少なくとも２つの入力に対して提供する。これらの信号は、クロック／真入力およびクロック／偽入力と呼ぶことができることに留意されたい。
【００５４】
参照番号９２０において、差動信号は、差動トランジスタ対のそれぞれのトランジスタに関連付けられた一次変圧器巻線を通過する。一般的に、この回路は、それぞれの二次巻線中に誘導される電流の位相が１８０度ずれるように構成されており、この電流は、この差動トランジスタ対のこれらのトランジスタのうちの一方をアクティブにし、他方のトランジスタを非アクティブにする。この入力信号をさらに利用してこの誘導される電流の位相を逆にして、非アクティブ化されたトランジスタをアクティブにし、アクティブ化されたトランジスタを非アクティブにすることができる。前記の措置は、トランジスタ状態をトグルさせて、それぞれのトランジスタを「オン」または「オフ」にすることができるようにしており、これらのトランジスタの状態をトグルさせて差動出力信号を提供する。
【００５５】
方法（methodology）８００と同様に、方法（methodology）９００は、リン化インジウム（ＩｎＰ）、炭素ドープされたＩｎＰ、インジウム・ガリウム・ヒ素（ＩｎＧａＡｓ）、ＧａＡｓ、および／またはアルミニウム・ガリウムヒ素（ＡｌＧａＡｓ）のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）（例えば、シングルＨＢＴ（ＳＨＢＴ）およびダブルＨＢＴ（ＤＨＢＴ））を含めてバイポーラ・トランジスタや一般に差動対として利用することができるＦＥＴなど、複数のトランジスタを備えることができるが、本発明の態様による他の構成中においても使用することができる。さらに方法（methodology）９００は、例えば、レジスタ、周波数分周器、（例えば、Ｘが整数であるＸ−ビットの）メモリ・モジュール、（例えば、Ｄ、ＲＳ、ＪＫなどの）フリップフロップ、ラッチ、マルチプレクサ、電圧制御発振器、光ファイバ通信、高性能電力増幅器、ＲＦ集積回路、およびＡＳＩＣ回路に関連して使用することもできる。さらに、方法（methodology）９００は、抵抗、キャパシタ、グラウンド線、電圧制御電流源、電流制御電流源、ソリッド・ステート・デバイスなど様々な電気／電子エンティティに関連して使用することもできる。
【００５６】
図１０は、本発明の一態様による、Ｄフリップフロップに関連して誘導電流ステアリング技法を利用した方法（methodology）１０００を示している。参照番号１０１０において、複数のデータ・ラッチが直列に結合される。次いで変圧器ベースのクロック・バスを利用して、この変圧器の１つまたは複数の一次巻線にエネルギーを与え、この変圧器は、関連する二次巻線に電流を誘導する。１０２０において、この誘導された電流を利用して、これらのデータ・ラッチに関連するトラックおよび／またはホールドの差動トランジスタ対を「オン」および「オフ」にする。一般に、ハイにプルされるクロック／真入力またはクロック／偽入力が提供されると、様々なトランジスタがアクティブにされ、または非アクティブにされる。他方のクロック入力がハイにプルされるときにそれぞれのトランジスタの状態は、「オフ」であったトランジスタがオンにされ、「オン」であったトランジスタが「オフ」にされるようにトグルされる。１０３０において、このクロック入力をトグルさせて、これらのラッチを経由するデータをトラック・アンド・ホールドすることができるようにする。
【００５７】
方法（methodology）１０００は、２分周回路内で使用することができ、ここで反転された出力は、データ入力として、または２分周されたクロック周波数として利用することができることを理解されたい。さらに、この誘導ピーキング振幅を調整することにより（例えば、コレクタ負荷抵抗値を減少させることにより）、コレクタ遷移時間を短くし、振幅を増大させることもできる。さらに、方法（methodology）１０００は、本発明の一態様によれば、Ｘ−ビット・シフトレジスタに関連して使用することもでき、ここでＸは整数である。例えば、フリップフロップ出力はフリップフロップ入力に結合することができ、同様なクロック・バスをこれらの（複数の）フリップフロップに利用することができる。
【００５８】
図１１は、本発明の一態様による、Ｘ−ビット・レジスタを構築するために利用することができる方法（methodology）１１００を示している。参照番号１１１０において、データ・ラッチが直列に結合されて、前述のように複数のフリップフロップが形成される。１１２０において、Ｘ−ビット（ここでＸは整数である）フリップフロップが、１つのフリップフロップに関連付けられた出力を後続するフリップフロップの入力に経路指定することにより、結合される。必要なだけ多数のフリップフロップをこのようにして結合して、所望のビット数を有するレジスタを実現することができる。１１３０において、変圧器ベースのクロック・バスを利用してＸ−ビット・レジスタを駆動することができる。クロック・バスを例えば抵抗を経由して終端することができることに留意されたい。さらに、最後のフリップフロップには、１の「ファンアウト」（例えば、５ｍＡにおける差動トランジスタ対）の負荷を有することができる。
【００５９】
前述してきたものは、本発明の（幾つかの）実施例を含んでいる。当然ながら、本発明を説明する目的のための（複数の）構成部品または（複数の）方法（methodology）の考えられるあらゆる組合せについて説明することは不可能であるが、当業者なら、本発明の多くのさらなる組合せおよび置換が可能であることを理解することができよう。したがって、本発明は、特許請求の範囲の趣旨および範囲内に含まれるかかるすべての変更形態、修正形態および変形形態を包含することを意図するものである。
【００６０】
とりわけ、また前述の構成部品、デバイス、回路、システムなどにより達成されるこれらの様々な機能に関して、かかる構成部品を説明するために使用される（「手段」についての言及を含めた）用語は、たとえ本発明の本明細書中で例証される例示の態様における機能を達成するこの開示された構成と構造的に等価でないとしても、他に指し示していない限り、この説明される構成部品のこの指定される機能を達成する任意の構成部品（例えば機能的に均等な物）に対応することが意図されている。これに関しては、本発明は、システム、ならびに本発明の様々な方法の動作（acts）および／またはイベントを達成するためのコンピュータ実行可能命令を有するコンピュータ読み取り可能媒体、を含んでいることも理解されよう。
【００６１】
さらに、本発明の特定の機能は、いくつかの実装形態のうちのたった１つに関して開示されているにすぎないこともあるが、かかる機能は、所与または特定の任意の用途について望まれるままに、および都合が良いように他の実装形態の１つまたは複数の他の機能と組み合わせることができる。さらに、用語「含む（includes）」および「含む（including）」ならびにその変形が、この詳細な説明または特許請求の範囲のどちらかで使用されている限りにおいては、これらの用語については、用語「備える（comprising）」と同様にして包含的なものであることが意図されている。
【図面の簡単な説明】
【００６２】
【図１】本発明の態様による、差動変圧器対中のトランジスタをアクティブにし、非アクティブにするのに変圧器ベースの電流ステアリングを利用する例示のスイッチング・システムを示す図である。
【図２】本発明の態様による、センター・タップされた二次変圧器巻線を利用して誘導電流を差動変圧器対に対して経路指定する例示の単一クロック・バス・スイッチング回路を示す図である。
【図３】本発明の態様による、差動変圧器対のそれぞれのトランジスタに誘導電流を経路指定する例示のマルチ巻線スイッチング・システムを示す図である。
【図４】本発明の態様による、差動変圧器対のトランジスタのトランジスタ状態をトグルさせる例示の差動変圧器ベースのクロック・バス・スイッチング回路を示す図である。
【図５】本発明の態様による、デジタル・ロジック回路を構成するために使用することができる例示の誘導電流ステアリング・システムを示す図である。
【図６】本発明の態様による、複数の誘導電流ステアリング・ベースのラッチを使用してＤフリップフロップを形成するシステムの例示の回路図を示す図である。
【図７】本発明の態様による、複数の誘導電流ステアリング・ベースのフリップフロップを１つまたは複数結合することによって形成される例示のＸ−ビット・シフトレジスタを示す図である。
【図８】本発明の態様による、単一クロック誘導電流ステアリング・スイッチング回路についての例示の方法（methodology）を示す図である。
【図９】本発明の態様による、差動クロックベースの誘導電流ステアリング・スイッチング・デバイスについての例示の方法（methodology）を示す図である。
【図１０】本発明の態様による、フリップフロップに関連した誘導電流ステアリングを利用した例示の方法（methodology）を示す図である。
【図１１】本発明の態様による、Ｘ−ビット・レジスタを構成するために利用することができる例示の方法（methodology）を示す図である。
【図１】
2007520159.tif 000003
【図２】
2007520159.tif 000004
【図３】
2007520159.tif 000005
【図４】
2007520159.tif 000006
【図５】
2007520159.tif 000007
【図６】
2007520159.tif 000008
【図７】
2007520159.tif 000009
【図８】
2007520159.tif 000010
【図９】
2007520159.tif 000011
【図１０】
2007520159.tif 000012
【図１１】
2007520159.tif 000013
【国際調査報告】
2007520159.tif 000014