(57)【要約】  データリンク・ハンドラを備える受信器が開示される。データリンク・ハンドラは、逆インタリーバ、レート整合器、および１つ以上の復号器を含み、前記逆インタリーバはバッファを介して前記レート整合器にデータを適用するように構成され、前記レート整合器は前記１つ以上の復号器にデータを適用するように構成される。データリンク・ハンドラは、前記逆インタリーバ、前記レート整合器、および前記１つ以上の復号器がそれぞれ、シャドウ・レジスタ、タスク・レジスタ、およびその両者の間でのデータ・フローを管理するためのハンドシェイク手段を含むことを特徴とする。データリンクでの処理の方法も開示される。その方法は、データ・ブロックを逆インタリーバする処理ステップと、逆インタリーバされたデータ・ブロックをレート整合する処理ステップと、レート整合されたデータ・ブロックを復号する処理ステップとを含み、その設定はＣＰＵによって予め為されている。前記処理ステップはそれぞれ、データを読み取るステップと、データがいつ読み取られるかを指示するステップと、トランスポート・チャネルのリストを含むタスク・レジスタをシフトするステップと、前記タスク・レジスタの出力によって指示された、シャドウ・レジスタ内のパラメータ値に従って前記データを処理するステップと、処理済みデータがいつ読み取られるべきかを指示するステップとを含む。一効果は、受信器のスケジューリングおよび制御に責任のある装置における待ち時間に関して制約が解除されることである。
2007538453.tif 000002
【特許請求の範囲】
【請求項１】
逆インタリーバ、レート整合器、および少なくとも１つの復号器を含むデータリンク・ハンドラを含むデジタル通信システムの受信器であって、前記逆インタリーバが、複数のトランスポート・チャネルを含む逆インタリーバされたデータをバッファを介して前記レート整合器に適用するように構成され、前記レート整合器が、レート整合されたデータを前記少なくとも１つの復号器に搬送するように構成され、前記逆インタリーバ、前記レート整合器、および前記１つ以上の復号器がそれぞれ、シャドウ・レジスタ、タスク・レジスタ、およびその両者の間でのデータ・フローを管理するためのハンドシェイク手段を含み、前記シャドウ・レジスタがデータリンク層での処理におけるトランスポート・チャネルの特性を表すパラメータ値を保持するように構成され、前記タスク・レジスタが処理されるべきトランスポート・チャネルのリストを保持するように構成されることを特徴とする受信器。
【請求項２】
前記タスク・レジスタが前記リストを先入れ先出し原則に従ってシフトするように構成され、前記タスク・レジスタの出力が処理されるべきトランスポート・チャネルを示す、請求項１に記載の受信器。
【請求項３】
前記ハンドシェイク手段が、データ・ブロックが読み取られる準備ができているという情報と、データ・ブロックが読み取られるという情報を含む指示を通知するように構成されている、請求項１または２に記載の受信器。
【請求項４】
前記逆インタリーバ、前記レート整合器、および前記少なくとも１つの復号器がそれぞれさらに、処理ユニットを含み、前記処理ユニットが、前記タスク・レジスタのシフト、前記シャドウ・レジスタからの選択、および前記ハンドシェイク手段での通知を制御するように構成されている、請求項１から３のいずれか一項に記載の受信器。
【請求項５】
前記処理ユニットが、前記タスク・レジスタのシフト、前記シャドウ・レジスタからの選択、および前記ハンドシェイク手段での通知を制御する制御信号を生成するように構成されたステートマシンを含む、請求項４に記載の受信器。
【請求項６】
デジタル通信システムにおけるデータリンク・ハンドラでトランスポート・チャネル・データを処理する方法であって、
複数のトランスポート・チャネルを含むデータを逆インタリーブする処理ステップと、
逆インタリーブされたデータをレート整合する処理ステップと、
レート整合されたデータを復号する処理ステップとを含み、前記処理ステップのそれぞれが、
データを読み取るステップと、
データが読み取られるという情報を含む指示を供給するステップと、
トランスポート・チャネルのリストを含むタスク・レジスタをシフトするステップであって、前記タスク・レジスタが処理されるべきトランスポート・チャネルのリストを含むステップと、
前記データを前記タスク・レジスタの出力によって指示された、シャドウ・レジスタ内のトランスポート・チャネルの特性を表すパラメータ値に従って処理するステップと、
処理済みデータが読み取られる準備ができているという情報を含む指示を供給するステップとを含む方法。
【請求項７】
前記シフトするステップが先入れ先出しシフトである、請求項６に記載の方法。
【請求項８】
前記パラメータ値をもつ前記シャドウ・レジスタをプログラミングするステップをさらに含む、請求項６または７のいずれか一項に記載の方法。
【請求項９】
各処理ステップが、前記読み取るステップ、指示を供給するステップ、シフトするステップ、および処理するステップをステートマシンによって制御するステップを含む、請求項６から８のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル通信システムにデータリンク・ハンドラ（ｄａｔａ  ｌｉｎｋ  ｈａｎｄｌｅｒ）を備える受信器に関する。本発明はまた、データリンク・ハンドリングの方法とデジタル通信システムにおけるデータリンク・ハンドラとに関する。
【背景技術】
【０００２】
図１は、無線周波信号１０１をベースバンド信号１０３に変換するための手段１０２、ベースバンド信号１０３を復調するための復調器１０４、ならびに復調された信号１０５を逆インタリーブ（ｄｅｉｎｔｅｒｌｅａｖｉｎｇ）、レート整合（ｒａｔｅ  ｍａｔｃｈｉｎｇ）、および復号（ｄｅｃｏｄｉｎｇ）するための手段１０６を含む、従来型のＵＭＴＳ（Universal Mobile Telecommunications System）受信器１００を示している。復調された信号１０５を逆インタリーブ、レート整合、および復号するための手段１０６は、当業者には周知のＯＳＩモデル（Open System Interconnection model、開放型システム間相互接続モデル）で用いられる用語であるデータリンク層で機能し、したがって、データリンク・ハンドラ１０６と呼ばれる。データリンク・ハンドラ１０６の出力１０７は、より上位層での処理のために、ＵＭＴＳ受信器１００の他の部分（図示せず）に適用される。
【０００３】
図２は、逆インタリーバ（ｄｅｉｎｔｅｒｌｅａｖｅｒ）２０２、レート整合器（ｒａｔｅ  ｍａｔｃｈｅｒ）２０４、および１つ以上の復号器（ｄｅｃｏｄｅｒｓ）２０６を含む、従来型のデータリンク・ハンドラ２００である。１つ以上の復号器２０６は、直列でまたは並列で、あるいはその両者をどのように組合せて構成されてもよい。逆インタリーバ２０２とレート整合器２０４との間の信号パス２０３には通常、逆インタリーバ出力バッファ（図示せず）が与えられる。インタリービング、レート、および符号についての情報は、ＵＭＴＳでのＦＤＤ（Frequency Division Duplexing、周波数分割二重）の多重化およびチャネル符号化を仕様化している３ＧＰＰ  ＴＳ  ２５．２１２で仕様化されており、当業者はこの仕様を十分認識している。
【０００４】
各フレームごとに、データリンク・ハンドラは復調器からデータのブロックを受け取る。データリンク・ハンドラにおける、フレームに対応するデータ・ブロックの処理は、データが復調器の出力バッファに準備されたときに開始されることになっており、そこで次のフレームに対応するデータが復調器の出力バッファに準備される前に準備されていないといけない。したがって、一方では、データリンク・ハンドラにおける処理はデータ・ドリブン（ｄａｔａ  ｄｒｉｖｅｎ）である。他方では、その設定は受信器の中央処理装置（ＣＰＵ、図示せず）によって制御される。
【０００５】
米国特許出願公開第２００３／００３７７４９−Ａ１号明細書は、受信器の負荷が軽減するように、通信ネットワークに接続されたユーザ装置において受信データを処理する方法およびユーザ装置を開示している。その処理は、無線フレームの受信、無線フレームのトランスポート・ブロック・サイズ（ｔｒａｎｓｐｏｒｔ  ｂｌｏｃｋ  ｓｉｚｅｓ）の識別、および無線フレームが当該ユーザ装置を対象とするトランスポート・ブロックを含むかどうかの判定を含む。当該ユーザ装置を対象としないトランスポート・チャネルに関連するブロックは処理されない。
【０００６】
従来技術の問題は、データ処理ユニットをスケジュールする装置における、特にその装置がシステム内の時間的制約をもつ他のタスクにも使用される場合の、待ち時間および処理能力に関しての要件である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の一目的は、改善されたデータリンク層での処理を有する解決策を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的は、本発明の第１の態様によれば、デジタル通信システムの受信器により達成され、そのシステムは逆インタリーバ、レート整合器、および少なくとも１つの復号器を含むデータリンク・ハンドラを含む。逆インタリーバは、複数のトランスポート・チャネルを含む逆インタリーバされたデータをバッファを介してレート整合器に適用するように構成され、レート整合器は、レート整合されたデータを少なくとも１つの復号器に搬送するように構成される。受信器は、逆インタリーバ、レート整合器、および１つ以上の復号器がそれぞれ、シャドウ・レジスタ（ｓｈａｄｏｗ  ｒｅｇｉｓｔｅｒ）、タスク・レジスタ（ｔａｓｋ  ｒｅｇｉｓｔｅｒ）、およびその両者の間でのデータ・フローを管理するためのハンドシェイク手段（ｈａｎｄｓｈａｋｉｎｇ  ｍｅａｎｓ）を含むことを特徴とする。シャドウ・レジスタは、データリンク層での処理におけるトランスポート・チャネルの特性を表すパラメータ値を保持するように構成され、タスク・レジスタは、処理されるべきトランスポート・チャネルのリストを保持するように構成される。
【０００９】
一効果は、受信器のスケジューリングおよび制御に責任のある装置における待ち時間に関して制約が解除されることである。一般的には、この装置はデータリンク・ハンドラに結合されたＣＰＵまたはＤＳＰであり、このＣＰＵまたはＤＳＰは通常、他のサブ・システムも管理する。したがって、一利点は、ここに提案されたアーキテクチャにより、データリンク・ハンドラに関連する部分について柔軟なスケジューリングが可能になることである。
【００１０】
一利点は、受信器のＣＰＵまたはＤＳＰがデータリンク・ハンドラにおけるデータ・フローの処理から解放されるので、処理能力における要件が軽減されることである。このことは、一定した柔軟性を伴い、ＣＰＵ要件および待ち時間ソリューションが低いことを意味する。タスク・レジスタの一利点は、データリンク・ハンドラがより容易にデータ・ドリブンであり得る、すなわち、データリンク・ハンドラには処理されるべきトランスポート・チャネルが予めわかっているので、ＣＰＵまたはＤＳＰがシャドウ・レジスタをプログラムしてしまえば、対応するデータが存在するとすぐに処理が開始できることである。シャドウ・レジスタの一利点は、パラメータ値がデータリンク・ハンドラに予めプログラムされ得ることである。実際、このことにより、データリンク層での処理に必要なパラメータ値がバッチ式でプログラムされるので、受信器のＣＰＵまたはＤＳＰの関与が軽減しても、処理が可能になる。
【００１１】
タスク・レジスタは、前記リストを先入れ先出し方式に従ってシフトするように構成されてよく、この場合、前記タスク・レジスタの出力値は処理されるべきトランスポート・チャネルを示す。
【００１２】
このことの利点は、処理されるべきトラフィック・チャネルの識別子という形態でのタスクが先入れ先出しレジスタの入力にロードされ、処理されるべきトラフィック・チャネルのその識別子が出力上に存在するという効率的な実装形態が可能になることである。
【００１３】
ハンドシェイク手段は、次の処理ユニットへの、データ・ブロックが読み取られる準備ができているという情報と、直前の処理ユニットに、データ・ブロックは読み取られて次のデータ・ブロックのためにスペースが開いていることを示す情報とを含む指示を通知するように構成されてよい。
【００１４】
このことの利点は、データリンク・ハンドラの処理部位間での自律的フロー制御の手段を提供することである。
【００１５】
逆インタリーバ、レート整合器、および少なくとも１つの復号器はそれぞれ、処理ユニットをさらに含むことができ、この場合、処理ユニットは、タスク・レジスタのシフト、シャドウ・レジスタからの選択、およびハンドシェイク手段での通知を制御するように構成される。
【００１６】
処理ユニットは、タスク・レジスタのシフト、シャドウ・レジスタからの選択、およびハンドシェイク手段での通知（signalling）を制御する制御信号を生成するように構成されたステートマシン（ｓｔａｔｅ  ｍａｃｈｉｎｅ）を含むことができる。
【００１７】
上記の目的は、本発明の第２の態様によれば、デジタル通信システムにおいてデータリンク・ハンドラでトランスポート・チャネル・データを処理する方法であって、複数のトランスポート・チャネルを含むデータを逆インタリーバする処理ステップと、逆インタリーバされたデータをレート整合する処理ステップと、レート整合されたデータを復号する処理ステップとを含む方法によって得られる。前記処理ステップはそれぞれ、データを読み取るステップと、データが読み取られるという情報を含む指示を供給するステップと、トランスポート・チャネルのリストを含むタスク・レジスタをシフトするステップであって、前記タスク・レジスタが処理されるべきトランスポート・チャネルのリストを含むステップと、前記タスク・レジスタの出力によって指示された、シャドウ・レジスタ内のトランスポート・チャネルの特性を表すパラメータ値に従ってデータを処理するステップと、処理済みデータが読み取られる準備ができているという情報を含む指示を供給するステップとを含む。
【００１８】
シフトするステップは先入れ先出しシフトであってよい。
【００１９】
この方法はさらに、パラメータ値をもつシャドウ・レジスタをプログラミングするステップを含む。
【００２０】
各処理ステップは、前記読み取るステップ、指示を供給するステップ、シフトするステップ、および処理するステップをステートマシンによって制御するステップを含むことができる。
【００２１】
本発明の第２の態様の利点は、第１の態様の利点と同様である。
【００２２】
本発明の上記その他の目的、特徴、利点は、以下に述べる本発明の好ましい実施形態についての例示的で限定されることのない詳細な説明を添付の図面を参照しながら読めばよりよく理解されよう。
【発明を実施するための最良の形態】
【００２３】
本発明による基本的手法は、既存のブロック処理に諸機能を加えて余分な待ち時間を伴わないデータ・ブロック処理を可能にすることであるとともに、特に受信器のデジタル信号プロセッサ（ＤＳＰ）および／または中央処理装置（ＣＰＵ）におけるデータ・ブロック処理性能を改善し、その処理能力要件を軽減する。以下で述べる諸実施形態は、ＵＭＴＳ受信器に関して説明される。しかし、基本原理は、ＣＤＭＡ２０００、ＧＳＭ、ＥＤＧＥ、ＮＡＤＣ、ＧＰＲＳ、ＩＳ−９５、ｃｄｍａＯｎｅ、ＰＤＣ、ＰＨＳ、および短リンク無線システム（short-link radio systems）など他のデジタル通信システムに適合された受信器に使用されてよい。
【００２４】
図３は、本発明の一実施形態による、データリンク・ハンドラでデータ・ブロック・フローを制御することが可能な処理手段３００を示している。この処理手段は、逆インタリーバ、レート整合器、または復号器であってよい。データ・フロー制御は、タスク・レジスタ３０２、シャドウ・レジスタ３０４、および処理ユニット３０６によって実施される。タスク・レジスタ３０２は、処理されるべきトランスポート・チャネル（ＴｒＣＨ）の番号が受信器のＣＰＵによってロードされる先入れ先出し（ＦＩＦＯ）シフト・レジスタを含む。タスク・レジスタをシフトすると、それに従ってＴｒＣＨの番号が１つ供給され、この番号が処理されるべきＴｒＣＨを示す。シャドウ・レジスタ３０４には、ＴｒＣＨの処理のためのパラメータ値がロードされる。タスク・レジスタ３０２の出力が処理されるべきＴｒＣＨを与え、それに関連するパラメータ値がシャドウ・レジスタ３０４から集められる。処理ユニット３０６のステートマシン３０８は、タスク・レジスタ３０２のシフトおよびシャドウ・レジスタ３０４からのパラメータ値の収集を制御する。ステートマシン３０８はまた、指示信号３１０、３１２を生成する。指示信号３１０は、直前の処理手段に、その直前の処理手段からデータが読み取られることを指示する。指示信号３１２は、次の処理手段に、出力にデータが読み取られる準備ができていることを指示する。同様に、ステートマシンは、直前および次の処理手段から対応する指示信号３１４および３１６を受け取る。このフロー制御はハンドシェイクと呼ばれ、したがって、その機構はハンドシェイク手段と呼ばれる。パラメータ値の選択は、タスク・レジスタ３０２によって制御されるシャドウ・レジスタ３０４の並列出力に接続された選択器３１８として示してある。この選択は、他の複数の方法で実施されてよく、選択器３１８は構造的なものでなく、機能的なものとして解釈されたい。選択されたパラメータ値は、処理ユニット３０６の処理ユニット・レジスタ３２０に格納される。図面が煩雑にならないように、データ・フローそれ自体とデータ処理手段は省略されている。上記で説明した特徴を別にすれば、データ処理およびデータ・フローそれ自体は、従来型のデータリンク・ハンドラと同様である。
【００２５】
図４は、本発明の一実施形態による、データリンク層でデータ・ブロックを処理する方法を示す流れ図である。その方法は、シャドウ・レジスタをプログラミングするステップ４００および複数の処理ステップ４０２を含む。シャドウ・レジスタをプログラミングするステップは、処理手段のシャドウ・レジスタにパラメータ値をロードするステップを含む。その値は、受信器の制御装置、例えばＤＳＰまたはＣＰＵによってロードされる。パラメータ値は、実際のＴｒＣＨに従ってデータを処理する処理手段の処理ユニットによって使用されることになる。
【００２６】
複数の処理ステップ４０２は、データ・ブロックを逆インタリーブするステップ４０４、データ・ブロックをレート整合するステップ４０６、およびデータ・ブロックを復号するステップ４０８を含む。
【００２７】
図５は、本発明の一実施形態による、処理ステップでのデータ・ブロック処理を示す流れ図である。データ・ブロック処理は、データ・ブロックを読み取るステップ５００、データ・ブロック読取りを指示するステップ５０２、タスク・レジスタをシフトするステップ５０４、データ・ブロックを処理するステップ５０６、およびデータが読み取られる準備ができたことを指示するステップ５０８とを含む。これらのステップは、図４の複数の処理ステップ４０２それぞれで実施される。
【００２８】
データ・ブロックを読み取るステップ５００で、直前の処理ステップの結果であるデータ・ブロックを読み取る。この読取りが終了すると、データ・ブロックの読取りを指示するステップ５０２で、データ・ブロックの読取りを知らせる指示が与えられる。タスク・レジスタは、タスク・レジスタをシフトするステップ５０４でシフトされ、処理されるべき次のＴｒＣＨを出力する。このステップはまた、シャドウ・レジスタからのパラメータ値の指摘と収集を含む。ステップ５０２および５０４は逆順で実施されてよいことに、すなわちハンドシェイクはしばらくの間待機しており、タスク・レジスタへの書込みによって処理が開始されることに留意されたい。次いで、パラメータ値がデータ・ブロック処理ステップ５０６で使用され、ここでＴｒＣＨに関連するデータが処理される。その処理は、逆インタリーブ、レート整合、または復号を含む。ＴｒＣＨに関連するデータが処理されると、データが読み取られる準備ができていることを指示するステップ５０８で、次の処理ステップでさらに処理されるために、処理済みデータ・ブロックが出力で読み取られる準備ができていることを示す信号が生成される。
【図面の簡単な説明】
【００２９】
【図１】従来型のＵＭＴＳ受信器を示す図である。
【図２】ＵＭＴＳ受信器の従来型のデータリンク・ハンドラを示す図である。
【図３】本発明の一実施形態による、データリンク・ハンドラでデータ・フローを制御する手段を含む処理手段を示す図である。
【図４】本発明の一実施形態による、データリンク層でデータ・ブロックを処理する方法を示す流れ図である。
【図５】本発明の一実施形態による、一処理ステップでのデータ・ブロック処理を示す流れ図である。
【図１】
2007538453.tif 000003
【図２】
2007538453.tif 000004
【図３】
2007538453.tif 000005
【図４】
2007538453.tif 000006
【図５】
2007538453.tif 000007
【国際調査報告】
2007538453.tif 000008
2007538453.tif 000009
2007538453.tif 000010