(57)【要約】  磁気増幅器（３８）およびアクティブ・フィードバック回路（４２）を用いた電流制御回路（４０）。フィードバック回路は固定点における増幅器（３８）の有効動作電流を設定する。磁気増幅器（３８）は逆巻の一対のゲート巻線（１６，１８）、バイアス巻線（１４）および制御巻線（１２）を含む。ゲート巻線（１６，１８）は、ゲート巻線電流およびゲート巻線電圧を生成するオシレータ・ドライバ（２４）によって動作する。基準電圧およびそのゲート巻線電圧はフィードバック回路（４２）中のフィードバック増幅器（４４）へ加えられる。ゲート巻線電圧が基準電圧に等しくなるとき、フィードバック回路（４２）は安定し、ゲート巻線電流は所望のゼロ電流動作点へ設定される。
2007516431.tif 000002
【特許請求の範囲】
【請求項１】
制御巻線を通る電流の流れを監視するための電流監視および制御回路であって、
電気的に直列接続された第１のゲート巻線および第２のゲート巻線を含み、ACドライブ電圧に応答する磁気増幅器であって、さらに、可変バイアス電位に応答するバイアス巻線を含み、前記バイアス巻線および前記第１および第２のゲート巻線が磁気的に前記制御巻線に接続され、ゲート電圧を供給する磁気増幅器と、
バイアス巻線に電気的に接続され、基準電圧およびゲート電圧に応答するフィードバック回路であって、ゲート電圧が固定動作点において実質的に一定であるように前記制御回路が制御電流の変化に応じてバイアス電位を変化させ、前記バイアス電圧が制御巻線を通る電流の方向および大きさを示す出力電圧を供給するフィードバック回路を通るバイアス電流を供給するフィードバック回路と、
を備えた電流監視および制御回路。
【請求項２】
請求項１記載の制御回路において、前記フィードバック回路中の前記バイアス電流は、ゼロ制御電流に対して増減して、前記制御電流の方向を規定する制御回路。
【請求項３】
請求項１記載の制御回路において、前記制御電流および前記出力電圧が実質的に線形である制御回路。
【請求項４】
請求項１記載の制御回路において、前記ゲート電圧が基準電圧と実質的に等しいとき、前記フィードバック回路が固定動作点において安定している、制御回路。
【請求項５】
請求項１記載の制御回路において、フィードバック回路が第１の入力、第２の入力、およびFETを有するフィードバック増幅器を含み、前記フィードバック増幅器の第１の入力は前記基準電圧に応答し、前記フィードバック増幅器の第２の入力は前記磁気増幅器からのゲート電圧に応答し、そして、前記ＦＥＴのゲート端子は前記フィードバック増幅器の出力に応答し、前記ＦＥＴのソース端子は前記バイアス電圧に応答し、前記ＦＥＴのドレイン端子は出力抵抗器にかかる前記出力電圧を供給する、制御回路。
【請求項６】
請求項１記載の制御回路において、さらに、前記磁気増幅器および前記フィードバック回路に接続されているリセット回路を備え、該リセット回路は、前記フィードバック回路が前記制御電流の方向における急激な変化に応答する出力電圧の不適切な勾配上で動作する場合に、前記フィードバック回路をリセットするとともに、前記磁気増幅器が動作範囲を超えた場合にもまた前記フィードバック回路をリセットする、制御回路。
【請求項７】
請求項６記載の制御回路において、前記リセット回路は第１の比較器および第２の比較器を含み、前記第１の比較器は前記フィードバック回路および前記基準電圧からのフィードバック信号に応答し、前記第２の比較器は前記ゲート電圧および前記基準電圧に応答する、制御回路。
【請求項８】
請求項１記載の制御回路において、さらに、前記基準電圧および前記バイアス電流に応答し、前記固定動作点によって規定されたゼロ電流オフセットを取り除く出力回路、を備えた制御回路。
【請求項９】
請求項１記載の制御回路において、出力回路はフィードバック回路および基準電圧からの出力電圧にそれぞれ応答する複数の出力増幅器段を含み、第１の出力段が制御巻線を流れる正電流の大きさを示す出力信号を提供し、第２の出力増幅器段が制御巻線の電流の方向を示す出力信号を提供し、第３の出力増幅器段が制御巻線を流れる負電流の大きさを示す出力信号を提供する、制御回路。
【請求項１０】
制御巻線を通る電流の流れを監視するための電流監視および制御回路であって、
電気的に直列接続されている第１のゲート巻線および第２のゲート巻線を含み、ＡＣドライブ電圧に応答する磁気増幅器であって、さらに可変バイアス電位に応答するバイアス巻線、および第１と第２のゲート巻線への電流の流れを整流し、ゲート電圧を供給する整流器を含み、前記バイアス巻線、および前記第１と第２のゲート巻線が制御巻線に磁気的に接続された、磁気増幅器と、
前記バイアス巻線および整流器に電気的に接続されたフィードバック回路であって、フィードバック回路増幅器が第１の入力および第２の入力、そしてＦＥＴを含み、フィードバック増幅器の第１の入力が基準電圧に応答し、フィードバック増幅器の第２の入力が磁気増幅器からのゲート電圧に応答し、そしてＦＥＴのゲート端子はフィードバック増幅器の出力に応答し、ＦＥＴのソース端子はバイアス電圧に応答して、ＦＥＴのドレイン端子は制御巻線を通る電流の方向および大きさを示す出力電圧を出力抵抗器に供給し、前記フィードバック回路は、磁気増幅器が基準電圧によって規定される固定動作点で動作するように強制し、前記制御回路は制御電流の変化に応答してバイアス電位を変化させてゲート電圧が固定動作点において実質的に一定に維持される、フィードバック回路と、
磁気増幅器およびフィードバック回路に電気的に接続され、制御回路の方向における急激な変化に応答して出力電圧の不適切な勾配上でフィードバック回路が動作する場合にフィードバック回路をリセットするリセット回路であって、磁気増幅器がその動作範囲から外れる場合にもまたフィードバック回路をリセットするリセット回路と、
を備えた電流監視および制御回路。
【請求項１１】
請求項１０記載の制御回路において、前記リセット回路は第１の比較器および第２の比較器を含み、前記第１の比較器はフィードバック回路および基準電圧からのフィードバック信号に応答し、第２の比較器はゲート電圧および基準電圧に応答する、制御回路。
【請求項１２】
請求項１１記載の制御回路において、第１の比較器の出力がフィードバック増幅器の第２の入力に接続されている制御回路。
【請求項１３】
請求項１１記載の制御回路において、第１の比較器およびフィードバック増幅器がクロスストラップ構成で電気的に接続されている制御回路。
【請求項１４】
請求項１０記載の制御回路において、さらに基準電圧およびバイアス電流に応答し、固定動作点によって規定されるゼロ電流オフセットを取り除く出力回路、を備えた制御回路。
【請求項１５】
請求項１０記載の制御回路において、出力回路はフィードバック回路および基準電圧からの出力電圧にそれぞれ応答する複数の出力増幅器段を含み、第１の出力段が制御巻線を流れる正電流の大きさを示す出力信号を提供し、第２の出力増幅器段が制御巻線の電流の方向を示す出力信号を提供し、第３の出力増幅器段が制御巻線を流れる負電流の大きさを示す出力信号を提供する、制御回路。
【請求項１６】
制御巻線を通る電流の流れを監視するための電流監視および制御回路であって、
電気的に直列接続されている第１のゲート巻線および第２のゲート巻線を含み、ＡＣドライブ電圧に応答する磁気増幅器であって、さらに可変バイアス電位に応答するバイアス巻線、および第１と第２のゲート巻線への電流の流れを整流し、ゲート電圧を供給する整流器を含み、前記バイアス巻線および前記第１と第２のゲート巻線が制御巻線に磁気的に接続された、磁気増幅器と、
バイアス巻線および整流器に電気的に接続され、基準電圧およびゲート電圧に応答するフィードバック回路であって、前記制御回路はゲート電圧が実質的に固定動作点において一定であるように、制御電流中の変化に応答してバイアス電位を変化させ、前記バイアス電圧は制御巻線を通る電流の流れの方向および大きさを示す出力電圧を供給するフィードバック回路を通るバイアス電流を供給し、基準電圧によって決定される固定動作点において磁気増幅器が動作することを強制するフィードバック回路と、
磁気増幅器およびフィードバック回路に電気的に接続され、制御回路の方向における急激な変化に応答して出力電圧の不適切な勾配上でフィードバック回路が動作する場合にフィードバック回路をリセットするリセット回路であって、磁気増幅器がその動作範囲から外れる場合にフィードバック回路をリセットするリセット回路と、
フィードバック回路および基準電圧からの出力電圧に応答する複数の出力段であって、制御電流の大きさ、制御電流の方向を規定し、固定動作点により規定されるゼロ電流オフセットを取り除く出力段と、を備えた電流監視および制御回路。
【請求項１７】
請求項１６記載の制御回路において、前記フィードバック回路は第１の入力および第２の入力、およびFETを有するフィードバック増幅器を含み、フィードバック増幅器の第１の入力は基準電圧に応答し、フィードバック増幅器の第２の入力は磁気増幅器からのゲート電圧に応答し、およびＦＥＴのゲート端子はフィードバック増幅器の出力に応答し、ＦＥＴのソース端子はバイアス電圧に応答し、ＦＥＴのドレイン端子は出力抵抗器にかかる出力電圧を供給する、制御回路。
【請求項１８】
請求項１６記載の制御回路において、前記リセット回路は第１の比較器および第２の比較器を含み、前記第１の比較器はフィードバック回路および基準電圧からのフィードバック信号に応答し、そして前記第２の比較器はゲート電圧および基準電圧に応答する、制御回路。
【請求項１９】
請求項１６記載の制御回路において、複数の出力増幅器段はフィードバック回路および基準電圧からの出力電圧に応答し、第１の出力段は制御巻線を流れる正電流の大きさを示す出力信号を供給し、第２の出力増幅器段は制御巻線中の電流の方向を示す出力信号を供給し、第３の出力増幅器段は制御巻線を流れる負電流の大きさを示す出力信号を供給する、制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは電流監視および制御回路に関するものであり、特に、出力の線形性を改善するためにフィードバック回路が増幅器を所定の点において動作させるようなバイアス電流を増幅器回路が供給する、磁気増幅器とフィードバック回路を用いた電流監視および制御回路に関するものである。
【背景技術】
【０００２】
可飽和コアリアクトル(saturable core reactor)は、動作回路と出力回路間の分離を維持しつつ、動作回路中を流れる直流を検出するための可変インピーダンス装置として当該技術分野で用いられてきた。可飽和リアクトル（saturable reactor）は磁心の周りに巻いたコイルを含む磁気回路素子である。その磁心は、磁気を増加させたり、磁心に磁束のほとんどを閉じ込めることで、コイルの振る舞いを大きく変化させる。磁束密度（B:magnetic flux density）は、加えられた起磁力（MMF: magnet motive force）の関数であり、起磁力はコイル中のアンペアターンに比例する。その磁心は磁気双極子（magnetic dipoles）で構成された複数の小さな磁区を含む。これらの磁区は、磁化電流によって供給される磁束に加算されるか、又はその磁束から減算される磁束を規定する。初期摩擦を克服すると、磁区は小さなDCモータのように回転して、加えられた磁界と整列する。MMFが増加するにつれて、磁区は全てが整列するまで一つずつ回転し、磁心は飽和する。渦電流は追加損失を引き起こしながら、磁束変化として誘導される。
【０００３】
可飽和吸収体（saturable absorber）を用いる磁気増幅器は当該技術分野で既知であるが、宇宙船の遠隔測定システムにおけるバッテリー放電を監視するための電流監視を含む、様々なアプリケーションで利用されている。さらに、磁気増幅器はバッテリー充電回路やモータ制御回路等、様々なシステムにおいて電流制御するために利用されている。
【０００４】
従来の磁気増幅器は、一般的に、各々が３８ awg ワイヤの１５００ターン等、いくつかの整合したワイヤ巻き線で巻かれている磁気コア（パーマロイ）を有する２つの可飽和リアクトルを含む。磁気増幅器において、各リアクトル巻線は増幅器ゲート巻線である。その２つのリアクトルゲート巻線は、直列接続され、反対の位相を有する。すなわち反対方向に巻かれている。２つのリアクトルは並置され、通常約１０００ターン（３６awg 以上）のバイアス巻線はリアクトルの周りに巻かれている。シングル制御巻線が磁心の中心を通して延びているが、複数ターンが増幅器感度を増加させるのに使用される場合がある。ゲート巻線は、一リアクトルをリセットさせるとき、もう一方のリアクトルを飽和へ向かって動作させるため、反対位相で直列接続されている。制御巻線を通じて流れる制御電流は、磁気カップリングによって磁気増幅器により測定される。
【０００５】
交流（AC）はゲート巻線に加えられ、ゲート巻線の出力は制御電流に比例したDC出力電圧を生じさせるために全波整流され、フィルタリングされ、抵抗性負荷がかけられる。磁気増幅器が完全に動作しており、制御巻線を通る電流が流れなければ、ゲート巻線における電流はそれぞれ反対方向となり、DC出力電圧はゼロとなるであろう。制御巻線における制御電流はゲート巻線におけるゲート電流によって生成されたMMFのゼロ軸を動かし、その結果、それらの間の不均衡を生成するゲート巻線のインダクタンスを低下させる。制御巻線に大きな電流が流れるほど、電流値の与えられた範囲内でインダクタンスが小さくなる。したがって、制御電流が大きいほど、ゲート巻線間の不均衡が大きくなり、出力電圧が大きくなる。
【０００６】
ある用途においては、バイアス巻線は短絡されるかまたは開放状態にされており、従って制御巻線とゲート巻線間の磁気カップリングに影響を与えない。制御電流が制御巻線を通じて流れない時の出力電圧のゼロ点をシフトすることが時々望まれる。バイアス電圧をバイアス巻線に加えることで、出力電圧のゼロ点が動かされる。これによって、以下にさらに詳細に説明しているように、制御巻線を通る電流の方向を決定する用途を有する。
【０００７】
磁気増幅器は原則として、変流器と同様に動作する。増幅器の理想的な電流伝送は以下のように表される。
【０００８】
NｃIｃ=NｇLｇ+NbIｂ
Nｃは、制御巻線のターン数、Ｉｃは制御巻線電流、Nｇはゲート巻線のターン数、Iｇはゲート巻線電流、Nｂはバイアス巻線のターン数、Iｂはバイアス巻線電流である。出力電圧が固定された負荷抵抗に亘って加えられるとき、出力電圧はVo=IoRoであり、このとき
Io=(NｃIｃ-NｂIｂ)/Nｇ、そして
Iｃ=(NｇIo+NｂIｂ)/Nｃ
である。
【０００９】
図１は上述された従来の磁気増幅器１０の概略図である。増幅器１０は制御巻線１２、バイアス巻線１４、第１ゲート巻線１６、およびゲート巻線１６と直列接続され反対位相の第２ゲート巻線１８を含む。本図では、バイアス巻線１４は短絡され、かつ利用されていない。増幅器１０は適切なＡＣ信号で変圧器２６を駆動するオシレータ・ドライバ２４もさらに含む。変圧器２６はオシレータ・ドライバ２４からのＡＣ信号の電圧を増加する。変圧器２６の第２巻線はゲート巻線１６と１８およびダイオードブリッジを含む整流器２８に電気的に接続されている。ゲート巻線１６と１８に加えられたＡＣ信号はゲート巻線電流Ｉｇを生成する。ゲート巻線電流Ｉｇは、抵抗３２およびコンデンサ３４を含むフィルタ３０によってフィルタリングされ、平均化される。それ故、ゲート電流Ｉｇは整流されフィルタリングされ、制御電流Ｉｃに比例するゲート巻線電流Ｉｃを表わすＤＣ出力電圧Ｖoを供給するために抵抗性負荷がかけられる。
【００１０】
制御巻線１２に制御電流Iｃが流れていないとき、等しく方向が反対のゲート巻線１６および１８の巻線は等しく反対方向であるため、ゲート巻線電流Ｉｇはほとんどゼロである。上述した通り、測定されるべき制御電流Ｉｃは制御巻線１２に加えられ、磁気カップリングによってゲート巻線１６および１８中のゲート巻線電流Ｉｇを変化させる。従って、制御電流Ｉｃが正もしくは負の方向へ増加するに従い、抵抗32亘る出力電圧Ｖoは増加する。
【００１１】
ゲート巻線１６および１８はドライバ２４からの方形波AC信号によって駆動され、出力電圧Voは全波整流されるため、増幅器１０は制御電流Iｃ の流れる方向を決定することができない。すなわち、制御巻線１２中の正又は負の電流Iｃは、同じ正のDＣ出力電圧Voを生成する。図2は80アンペアの動作範囲を有する電流変換器又は磁気増幅器のための電圧伝達関数を出力する典型的な(理想的な)制御電流Iｃを示す。本グラフは、制御巻線12上の制御電流Iｃに関する出力電圧Voを示し、ここで、制御電流Iｃは-80アンペアから+80アンペアの間で線形に変化している。しかしながら、出力電圧Voは+５Vから0Vへ行き、その後＋５Vへ戻っており、従って、出力電圧Voは制御電流Iｃの極性を識別しないことを示している。
【００１２】
さらに、増幅器１０の出力電圧Voは制御巻線１２に加えられる制御電流Iｃについて線形ではない。すなわち、制御電流Iｃにおける変化は、線形状態にある出力電圧Voにおける変化に反映されない。その出力線形性は、コア構造とゲート巻線中の磁心の不整合と変動に影響される。また、B-Hループ巻線抵抗と巻線インダクタンス中の磁化電流非線形性の影響はフルスケール出力に亘って誤差を取り込む可能性がある。
【００１３】
また、増幅器１０は、ゲート巻線の磁化電流以下では、制御巻線１２上の制御電流Iｃを測定することができない。特に、たとえ制御巻線１２における制御電流Iｃがゼロであっても、ゲート巻線１６および１８中の漏れは、抵抗３２を通じて電流を供給し、出力電圧Voを生ずる。従って、ゲート巻線１６および１８の磁化電流以下では、制御電流Iｃはシステムノイズのために測定することができない。
【００１４】
バイアス巻線１４は磁気カップリングによるゲート巻線１６および１８と同様に、制御巻線１２に応答する。バイアス巻線１４は制御巻線１２よりも多いターン（一般には１０００：１）を有するため、バイアス巻線１４における少量のバイアス電流Iｂが、制御巻線１２における遙かに多量の制御電流Iｃと同様の結果をもたらすであろう。一般にバイアス巻線１４は、制御電流Iｃ方向の判別を可能にする増幅器１０のゼロ電流動作点をシフトするために利用される。すなわち、ゲート巻線電流Iｇに基づく出力電圧Voは、バイアスがバイアス巻線１４に加わるとき、ある値となるが、制御巻線１２を通じて制御電流IＣは流れない。この判別は、図３に示されており、バイアス巻線１４上で２０アンペアのオフセットを有する典型的な８０アンペア磁気増幅器の出力の関係を示す。バイアス電流Iｂをバイアス巻線１４に加えることにより、制御巻線１２の新しいゼロ電流動作点は、1.25Vの出力電圧Voを生ずる。それ故、バイアス巻線１４は増幅器１０における動作点を制御する。デュアル磁気増幅器が提供することは、当該技術分野で既知であるが、それは制御巻線１２を通る電流方向に関する指示を供給するため、バイアス巻線１４上にバイアス電圧を含んでいる。
【００１５】
発明の要約
本発明の教示に従って、磁気増幅器およびアクティブ・フィードバック回路を使用する電流制御回路が開示される。そのフィードバック回路は固定点における増幅器の有効動作電流を設定する。磁気増幅器は、１組の反対方向巻きのゲート巻線、バイアス巻線、および制御巻線を含む。ゲート巻線は、ゲート巻線電流およびゲート巻線電圧を生成するオシレータ・ドライバによって駆動される。基準電圧およびゲート巻線電圧はフィードバック回路におけるフィードバック増幅器に加えられ、バイアス巻線はフィードバック回路におけるＦＥＴのソース端子へ接続される。フィードバック増幅器の出力は、ＦＥＴのゲート端子へ接続される。FETのドレイン端子は、制御巻線を通じて流れる電流を表わす出力抵抗器に亘る出力電圧を供給する。
【００１６】
ゲート巻線電圧が基準電圧よりも低い場合、フィードバック増幅器の出力はFETのゲート端子をより正へ動かす。ゲート巻線電圧が基準電圧と等しくなる時、フィードバック回路は安定し、ゲート巻線電流は所望のゼロ電流動作点へ設定される。バイアス電流は、動作点を維持するために制御巻線を通じて流れる電流の変化に応じて調整される。バイアス電流における変化は、出力抵抗器に亘る制御巻線の制御電流に比例した電圧を変化させる。フィードバック回路は制御電流とゲート電圧間の線形性を供給し、出力電圧が制御巻線を通る制御電流の方向的極性の表示を供給することを可能とする。
【００１７】
電流制御回路は、また、出力電圧が正しい出力電圧勾配で動作することを保証するためにリセット回路を用いることができる。さらに、リセット回路はフィードバック回路が磁気増幅器の動作範囲外へ及ぶ場合、フィードバック回路をリセットすることができる。また、電流制御回路は、フィードバック回路によって供給されるゼロ電流オフセットを取り除く出力増幅器段を含むことができ、制御電流の方向に関する信号を供給し、また制御電流の所望の出力範囲を規定することができる。
【００１８】
本発明の付加的な利点および特徴は、添付の図面を参照する、以下の記述や特許請求の範囲から明白となるであろう。
【００１９】
実施形態の詳細説明
磁気増幅器およびフィードバック回路を用いた電流監視および制御回路に関する本発明の実施形態における以下の説明は、実際上の単なる例示であり、決して本発明を制限し、またはそのアプリケーション、または用途を制限することは意図されていない。
【００２０】
本発明の実施形態によれば、図４は、磁気増幅器３８を含む電流監視および制御回路４０の概略図である。磁気増幅器３８の構成要素は上述した増幅器１０と同じであり、同じ参照番号によって識別される。制御回路４０は、制御回路４０の動作電流を設定するアクティブ・フィードバック回路４２を含むため、以下詳細に説明されるように、動作電流は基準電圧Ｖrefによって定義される固定動作点に維持される。フィードバック回路４２を付加することによって、回路４０の全動作範囲は、増幅器３８の範囲によって制限されず、またバイアス巻線１４へバイアス電圧Vｂを加えているバイアス回路の限度まで拡張することができる。さらに、励振信号品質と外部磁場の効果の従属関係が実際にフィードバック回路42によって除去されるので、出力電圧はより線形になる。オフセット・バイアス電流のため、方向感知（極性）は本発明において固有のものとなる。
【００２１】
バイアス巻線１４はフィードバック回路４２に接続され、バイアス電圧Vｂを受ける。バイアス巻線１４を流れるバイアス電流Iｂは、制御巻線１２と位相が１８０度ずれており、従って、制御電流Iｃを相殺するように働く。制御回路４０はまた、フィードバックACの安定性を制御するためのネガティブACフィードバック補償を含む。制御巻線12に対するバイアス巻線14の巻数比(例えば、1000：1)のために、バイアス電流Iｂの1ミリアンペアは制御電流Iｃの1アンペアを実効上オフセットする。制御回路４０において、磁気増幅器３８の出力電圧は、ゲート電圧Ｖｇとして識別され、出力電圧Voは制御電流Iｃに比例するフィードバック回路４２の出力となる。
【００２２】
フィードバック回路４２は正入力において基準電圧Vrefを、負入力において抵抗器３２に亘るゲート電圧Vｂを受ける、フィードバック比較器又は増幅器４４を含む。一実施形態においては、基準電圧Vref、は、LM１１３Hダイオードといった、精密な電圧基準ダイオード46により供給され、例えば1.2ボルトにすることができる。フィードバック増幅器４４の出力は、電界効果トランジスタ（FET）48のゲート端子に接続される。ＦＥＴ４８のソース端子はバイアス巻線１４に接続され、ＦＥＴ４８のドレイン端子は出力抵抗器５０に接続され、抵抗器５０にかかる出力電圧Voが制御巻線１２中の制御電流Iｃに比例する。それ故、フィードバック増幅器４４の出力が増加するに従い、ゲート端子ＦＥＴ４８は、より高く駆動され、そして、出力電圧Voを発生させるため、バイアス巻線14からのより多くのバイアス電流Iｂが、抵抗器50を通して流れることができる。
【００２３】
本発明では、バイアス巻線１４へ加えられるバイアス電圧Ｖｂは固定動作点におけるゲート電圧Ｖｇを維持するために制御される。すなわち、制御巻線１２における制御電流Ｉｃが変化するに従い、バイアス電圧Ｖｂは変化されるので、基準電圧Vrefによって設定されるようにゲート電圧Vｂは固定動作点において一定となる。バイアス電圧Ｖｂは制御電流Ｉｃを決定するため、抵抗器５０の両端で測定される。バイアス電流Ｉｃは磁気増幅器３８の磁気カップリングによって、制御電流Ｉｃの影響を打ち消す。制御電流Iｃがゼロの時、基準電圧Vrefによって決定される所望の動作点におけるゲート電圧Vｇを安定させる。制御電流Iｃが、正方向へ増加すると、バイアス電流Iｂは出力電圧Vｇにおける設定点を維持するように増加し、従って、抵抗器５０にかかる出力電圧Voは増加する。同様に、制御電流Iｃが負方向へ増加すると、バイアス電流Iｂは所望の動作点におけるゲート電圧Vｇを維持するように減少し、抵抗器５０にかかる出力電圧Voの減少を引き起こす。従って、回路４０において制御電流Iｃがゼロの時の出力電圧Ｖoがわかるため、制御回路４０は制御巻線１２における制御電流Iｃの方向を決定することができる。従って、制御電流Ｉｃがゼロでないときに、出力電圧Ｖoの値によって、制御電流Ｉｃの方向もまたわかる。
【００２４】
ゲート電圧Ｖｇが基準電圧Vrefよりも低い電位にある場合、FET４８のゲート端子はより正へ動かされる。FET48のゲート端子がより正に動かされると、抵抗器５０を通じて、バイアス電流Iｂが増加する。FET48のゲインのため、バイアス電流Iｂはバイアス巻線１４を通じて流れる。バイアス電流Iｂの増加は、ゲート巻線16と18における磁束を飽和領域に向かってシフトし、ゲート電流Iｇの増加およびゲート電圧Vｇ の増加を引き起こす。ゲート電圧Vｇが基準電圧Vrefに向かって増加すると、FET48のゲート端子に加えられた駆動電力を減少させながら、フィードバック増幅器44の出力はゼロへ向かい、そしてフィードバック回路４２は安定となる。安定状態では、ゲート電圧Vｇは基準電圧Vrefと等しく維持される。バイアス電流Iｂは増幅器３８の所望のゼロ電流動作点に設定される。例えば、Vｇは１．４ボルトに設定される。
【００２５】
制御電流Iｃがさらに負へ向かう時、ゲート電流Iｇとゲート電圧Vｇは減少する傾向がある。ゲート電圧Vｇが基準電圧Vrefより下に減少すると、フィードバック増幅器４４の出力はFET４８のゲート端子をより正へ動かす。FET４８のゲート端子がより正へ動かされると、抵抗器５０を通るバイアス電流Iｂは増加する。反対に、制御電流Iｃがより正へ向かうと、ゲート電流Iｇおよびゲート電圧Vｇ は増加する傾向にある。ゲート電圧Vｇ が基準電圧Vrefよりも上に増加すると、増幅器４４の出力はFET４８のゲート端子をより少なく正へ動かす。FET４８のゲート端子がより少なく正へ動くと、抵抗器５０を通るバイアス電流Iｂは減少する。図５は制御電流Iｃの関数としてフィードバック回路４２の出力電圧Voを示すグラフである。
【００２６】
大きなACリプルは、バイアス巻線14上に、その励起周波数（excitation frequency）の２倍で発生する可能性がある。従って、フィルタリング・コンデンサ５２は、出力電圧Voからこのリプルを取り除くために設けられる。また、出力電圧Voからオフセット電圧を取り除くために、IｂRｂ（Rｂが抵抗器５０の値）のDCバイアス電圧は、出力電圧Voから差し引かれなければならない。
【００２７】
上記のように、従来の磁気増幅器は正の制御電流Iｃと負の制御電流Iｃ 間を区別することができない。出力電圧Voは負の制御電流Iｃ が存する時には正へ向かい、正の制御電流Iｃ が存する時にもまた正へ向かう。上述したフィードバック回路４２の動作は、制御回路４０が制御電流Iｃの極性を決定することを可能にする。しかしながら、フィードバック回路４２を適切に動作させるために、フィードバック回路４２は、常にゲート電圧Vｇのデュアル勾配（図２）の適切な勾配で動作しなければならない。増幅器３８の設計範囲を超える大きな負の過渡電流制御電流Iｃは、フィードバック回路42をゲート電圧のVｇの誤った勾配で、誤って安定させる可能性がある。すなわち、制御電流Iｃの方向が、増幅器３８の応答時間よりも早く変化する場合、ゲート電圧Vｇはゲート電圧Vｇの負の勾配上で安定するだろう。このことは、制御回路４０をロックし、適切な動作勾配に戻れなくなる原因となる。
【００２８】
制御電流Iｃが外部の負荷要求によってより負へ動かされると、フィードバック増幅器４４およびFＥＴ４８は、制御電流の増加を補償し、フィードバック回路42を安定した状態に維持するために、バイアス電流Iｂ(制御電流Iｃと異なる位相)を増加させる。バイアス電流Iｂが供給制限のために増加できないと、フィードバック回路４２の有効範囲の限度を超えてしまう。制御電流Iｃが範囲外へ増加し続けると、出力電圧Voは、安定した基準電圧Vrefからゼロボルトへ減少し、その後、ゲート電圧Vｇの負の勾配上で、１．２ボルトへ向かってより正へ増加し始める。ゲート電圧Ｖｇが基準電圧Ｖrefよりも上まで上昇すると、フィードバック増幅器４４の出力をFＥＴ48のゲートを負の方へ動かすこととなり、フィードバック回路４２は出力電圧Voの誤った（負）勾配上での飽和にロックすることになる。
【００２９】
この範囲外にある状態から保護するために、制御回路４０はフィードバック回路４２がその動作範囲外に行くか否かを検出するため、また、フィードバック回路４２をその動作範囲および適切な勾配へ戻すために、リセット回路５４を含む。フィードバック回路４２が補償可能なレート又は振幅（例えば  ＞２ lo）を超えて制御電流Iｃが変化する場合、リセット回路５４が結果的に必要となる。制御回路４０は動作範囲を超えた制御電流Iｃを測定しようとする場合、制御電流Iｃが増幅器４０の動作範囲に戻るまで、リセット回路５４は繰り返しフィードバック回路４２をリセットしようと試みる。しかしながら、制御電流Ｉｃがあまりにも急速にその極性を変えるためにリセット回路５４がトリガーされると、リセット回路５４はフィードバック回路４２をゲート電圧Ｖｇの適切な勾配に戻すこととなる。
【００３０】
リセット回路５４は第１の比較器５６と第２の比較器５８を含む。フィードバック増幅器４４の出力は第１の比較器５６の正端子に加えられ、ゲート電圧Vｇは第２の比較器５８の正端子に加えられる。基準電圧Vrefは比較器５６および５８の負端子に加えられている。第１の比較器５６の出力は、フィードバック増幅器４４の負入力に加えられており、第２の比較器５８の出力は第１の比較器５６の負入力に加えられる。フィードバック増幅器４４の出力が基準電圧Vrefよりも下へ向かうと、比較器５６の出力は低くなる。このことは、増幅器44の負入力を低くさせて、フィードバック増幅器44の出力を線形の制御域に戻そうと試み、そして強制する。 フィードバック４４と比較器５６は、クロスストラップ構成で電気的に接続されており、それらは範囲外の状態が修正されるまでトグル動作し続ける。
【００３１】
負の範囲外にある状態が修正されると、比較器５８の正入力は、ゲート電圧Vｇが基準電圧Vrefの半分以下にへ降下したことを検知し、比較器58の出力が低くなる。比較器５８の出力は比較器５６の負入力を低くさせて、比較器５６の出力を高い状態に戻ることを可能にする。このことは、フィードバック回路４２の適切な動作範囲にあることを示す。フィードバック回路制御は適切な勾配（負のフィードバック）上で回復し、閉ループ制御は正しく機能する。大きな過渡負荷状態下では、負のフィードバックがフィードバック回路の電圧変動範囲を制御している安定した勾配から、フィードバックが正へ向かう不安定な勾配へフィードバック回路４２を移行できる。電流過渡が終了後、リセット回路５４は、大きなＤＣ過電流補正状態で適切な勾配を補正するように応答する。比較器５６の出力は、リセット・フラグを設定することができ、それによって、制御回路はリセット回路５４が作動していたことがわかる。
【００３２】
制御回路４０は第１の増幅器段６４、第２の増幅器段６６、第３の増幅器段７０を含む出力回路６２をまた含んでいる。増幅器段６４、６６，６８は出力電圧Ｖo、および基準電圧Ｖrefに応答する。後述するように、出力回路６２はゼロ電流オフセットを取り除き、制御電流Ｉｃの極性を識別し、望ましい出力範囲を規定する。
【００３３】
増幅器段６４は制御巻線１２を流れる正のバッテリー充電電流ＶCHARGEなど、正の制御電流Ｉｃの大きさに関する指示を供給する出力増幅器７２を含む。出力増幅器７２の正入力はゼロオフセット・バイアス電圧を取り除くために基準電圧Vrefに接続される。出力増幅器７２の負入力は出力電圧Voに接続している。出力電圧Voが基準電圧Vrefを超える時、出力増幅器７２の出力は制御電流Iｃがゼロ又は負であることを示すアースに駆動される。制御電流Iｃがより正となると、出力電圧Voを基準電圧Vrefより下へ減少させ、出力増幅器72の出力はより正となる。増幅器７２の出力範囲は、抵抗７４の値を選択することで設定される。一例として、増幅器７２のゲインは、正充電制御電流Iｃの１６アンペアと等しい５ボルトフルスケール出力のために設定される。
【００３４】
第２の増幅器段６６は制御電流Ｉｃの極性IDIRECTIONに関する指示を供給する出力増幅器７６を含む。出力増幅器７６の正入力は基準電圧Vrefに接続され、増幅器７６の負入力はフィードバック回路４２の電圧出力Voに接続されている。電圧Voが基準電圧Vrefよりも大きくなると、増幅器７６の出力は低く駆動されて負または放電制御電流Iｃを示す。制御電流Iｃが正に向かうとき、出力電圧Ｖoは基準電圧Ｖref以下に減少して、増幅器７６の出力を高くさせ、正充電電流を示す。
【００３５】
第３の増幅器段６８は、バッテリー放電ＶDISCHARGE等、負又は放電制御電流Ｉｃ の大きさに関する出力電圧指示を与える第１の出力増幅器７８、および第２の出力増幅器８０を含む。増幅器７８の負入力は、ゼロオフセット・バイアス電圧を取り除くために基準電圧Vref に接続されており、増幅器７８の正入力は出力電圧Voへ接続されている。放電制御電流Iｃが増加するに従い、出力電圧Voは基準電圧Vrefよりも上昇する。増幅器７８は非反転段として接続されるので、増幅器７８の出力は、正入力が増加するのに従って所定のゲイン係数で増加する。増幅器７８の出力は、同じく非反転増幅器として接続されている増幅器８０の正入力と接続される。増幅器８０の出力はまた、出力電圧Ｖoが増加するに従い、所定のゲイン係数で増加する。
【００３６】
一実施形態においては、増幅器７２，７６，７８および８０のゲインは正充電電流の１６アンペア、および負充電電流の６０アンペアを示すように設定される。基準電圧Vref内のドリフトは、基準電圧Vrefが出力電圧Vo、そして出力電流Ioを決定するため、およびオフセット電圧を消去するためにもまた利用されていることから、部分的に補償され、設計される。従って、固定された基準電圧Vrefでは、抵抗器３２および５０はゼロオフセット電流を決定するために利用され、抵抗器７４および８２は充電および放電する電流のための出力フルスケール電流範囲を決定するために選択される。
【００３７】
前述の考察は、本発明の単なる典型的な実施態様を開示、説明したものである。当業者は特許請求の範囲に定義されているように、発明の詳細説明、添付図および請求項から、本発明の精神および範囲から逸脱することなく様々な変更、修正、変形が可能であることを容易に認識できるであろう。
【図面の簡単な説明】
【００３８】
【図１】既知の磁気増幅器の概略図である。
【図２】図１における磁気増幅器の電流対電圧の伝達関数を示すグラフである。
【図３】２０アンペアのオフセット・バイアスを有する８０アンペアの磁気増幅器の出力電圧を示す。
【図４】本発明の実施形態に従って、磁気増幅器、フィードバック回路、リセット回路、および出力増幅器回路を用いた電流制御回路の概略図である。
【図５】制御電流の関数として図４に示されている電流制御回路のフィードバック回路出力を示したグラフである。
【図１】
2007516431.tif 000003
【図２】
2007516431.tif 000004
【図３】
2007516431.tif 000005
【図４】
2007516431.tif 000006
【図５】
2007516431.tif 000007
【手続補正書】
【提出日】平成18年6月16日(2006.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
制御巻線を通る電流の流れを監視するための電流監視および制御回路であって、
電気的に直列接続された第１のゲート巻線および第２のゲート巻線を含み、ACドライブ電圧に応答する磁気増幅器であって、さらに、可変バイアス電位に応答するバイアス巻線を含み、前記バイアス巻線および前記第１および第２のゲート巻線が磁気的に前記制御巻線に接続され、ゲート電圧を供給する磁気増幅器と、
バイアス巻線に電気的に接続され、基準電圧およびゲート電圧に応答するフィードバック回路であって、ゲート電圧が固定動作点において実質的に一定であるように前記制御回路が制御電流の変化に応じてバイアス電位を変化させ、前記バイアス電圧が制御巻線を通る電流の方向および大きさを示す出力電圧を供給するフィードバック回路を通るバイアス電流を供給するフィードバック回路と、
を備えた電流監視および制御回路。
【請求項２】
請求項１記載の制御回路において、前記フィードバック回路中の前記バイアス電流は、ゼロ制御電流に対して増減して、前記制御電流の方向を規定する制御回路。
【請求項３】
請求項１記載の制御回路において、前記制御電流および前記出力電圧が実質的に線形である制御回路。
【請求項４】
請求項１記載の制御回路において、前記ゲート電圧が基準電圧と実質的に等しいとき、前記フィードバック回路が固定動作点において安定している、制御回路。
【請求項５】
請求項１記載の制御回路において、フィードバック回路が第１の入力、第２の入力、およびFETを有するフィードバック増幅器を含み、前記フィードバック増幅器の第１の入力は前記基準電圧に応答し、前記フィードバック増幅器の第２の入力は前記磁気増幅器からのゲート電圧に応答し、そして、前記ＦＥＴのゲート端子は前記フィードバック増幅器の出力に応答し、前記ＦＥＴのソース端子は前記バイアス電圧に応答し、前記ＦＥＴのドレイン端子は出力抵抗器にかかる前記出力電圧を供給する、制御回路。
【請求項６】
請求項１記載の制御回路において、さらに、前記磁気増幅器および前記フィードバック回路に接続されているリセット回路を備え、該リセット回路は、前記フィードバック回路が前記制御電流の方向における急激な変化に応答する出力電圧の不適切な勾配上で動作する場合に、前記フィードバック回路をリセットするとともに、前記磁気増幅器が動作範囲を超えた場合にもまた前記フィードバック回路をリセットする、制御回路。
【請求項７】
請求項６記載の制御回路において、前記リセット回路は第１の比較器および第２の比較器を含み、前記第１の比較器は前記フィードバック回路および前記基準電圧からのフィードバック信号に応答し、前記第２の比較器は前記ゲート電圧および前記基準電圧に応答する、制御回路。
【請求項８】
請求項１記載の制御回路において、さらに、前記基準電圧および前記バイアス電流に応答し、前記固定動作点によって規定されたゼロ電流オフセットを取り除く出力回路、を備えた制御回路。
【請求項９】
請求項１記載の制御回路において、出力回路はフィードバック回路および基準電圧からの出力電圧にそれぞれ応答する複数の出力増幅器段を含み、第１の出力段が制御巻線を流れる正電流の大きさを示す出力信号を提供し、第２の出力増幅器段が制御巻線の電流の方向を示す出力信号を提供し、第３の出力増幅器段が制御巻線を流れる負電流の大きさを示す出力信号を提供する、制御回路。
【国際調査報告】
2007516431.tif 000008
2007516431.tif 000009
2007516431.tif 000010