(57)【要約】  ＤＡコンバータシステムは、マルチビットシグマ−デルタ変調器およびＤＡコンバータのカスケードを含む。シグマ−デルタ変調器の量子化雑音は分離され、分離された量子化雑音は、周波数に依存しない信号伝達関数を有する第２ノイズシェーパ内でワード長短縮され、分離されたワード長の短縮された量子化雑音は、上記カスケードの量子化雑音から減じられる。好ましくは、分離された量子化雑音は、第２ノイズシェーパの前で増幅され、その後で減衰される。
2007520136.tif 000002
【特許請求の範囲】
【請求項１】
マルチビットデジタル入力信号（ｖ１）を受け取り、短縮されたワード長のデジタル出力信号（ｖ２）を出力し、それによって発生された量子化雑音を前記デジタル入力信号の周波数帯域外の周波数帯域に雑音整形する、デジタルシグマ−デルタ変調器（１）を含み、
第１および第２デジタル入力（Ｉ１、Ｉ２）ならびにアナログ出力（Ｏ）を有し、前記第１デジタル入力（Ｉ１）が前記デジタルシグマ−デルタ変調器の出力に接続されたデジタルアナログ変換コンバインナー（２）をさらに含む
ＤＡコンバータシステムであって、
短縮されたワード長のマルチビット（少数ビット）デジタル出力信号を出力する前記シグマ−デルタ変調器と、
前記シグマ−デルタ変調器によって発生された前記帯域外量子化雑音を低減する雑音低減構成と
を特徴とし、
前記雑音低減構成が、
それによって発生された前記量子化雑音を分離するシグマ−デルタ変調器に接続された手段（Ｍ２）と、
前記分離された量子化雑音を受け取りこの量子化雑音のワード長を短縮する実質的に周波数に依存しない信号伝達関数を有する第２ノイズシェーパ（３）と、
前記第２ノイズシェーパ（３）から、前記コンバインナー出力（Ｏ）で、低減された帯域外量子化雑音を有するアナログ出力信号を発生するデジタルアナログ変換コンバインナーの前記第２デジタル入力（Ｉ２）に、前記短縮されたワード長の量子化雑音を供給する、手段と、
を含む、ＤＡコンバータシステム。
【請求項２】
前記デジタルアナログ変換コンバインナー（２）が、
前記シグマ−デルタ変調器の前記短縮されたワード長のデジタル出力信号（ｖ２）を変換する前記第１入力（Ｉ１）に接続された第１ＤＡコンバータ（Ｄ１）と、
前記第２ノイズシェーパ（３）からの前記短縮されたワード長の量子化雑音を変換するために前記第２入力（Ｉ２）に接続された第２ＤＡコンバータ（Ｄ２）と、
前記第１および第２ＤＡコンバータの出力信号を受け取り、前記コンバインナー出力（Ｏ）で、低減された帯域外量子化雑音を有する前記アナログ出力信号を発生するアナログコンバインナー（Ｐ）と、
を含むことを特徴とする、請求項１に記載のＤＡコンバータシステム。
【請求項３】
前記第２ノイズシェーパ（３）の信号伝達関数が単位元にほぼ等しい、ことと、
前記雑音低減構成が、前記分離された量子化雑音を、それが前記第２ノイズシェーパ（３）に入れられる前に、予め決められた係数で増幅する、デジタル増幅器（Ａ）を含む、ことと、
前記デジタルアナログ変換コンバインナーが、前記ノイズシェーパ（３）から出た前記短縮されたワード長の量子化雑音を、ほぼ同じ前記予め決められた係数で減衰する、減衰器（Ｂ）を含む、ことと、
を特徴とする、請求項１に記載のＤＡコンバータシステム。
【請求項４】
前記減衰器（Ｂ）が前記第２ＤＡコンバータ（Ｄ２）の出力と前記アナログコンバインナー（Ｐ）の間に配置されたアナログ減衰器であることを特徴とする、請求項３に記載のＤＡコンバータシステム。
【請求項５】
前記第２ノイズシェーパ（３）の入力信号と出力信号の差が前記出力信号の１つの最小有効ビットより大きい場合は、この差を低減する手段（Ｃ）が備えられることを特徴とする、請求項３に記載のＤＡコンバータシステム。
【請求項６】
較正モード中に、較正信号（ｗ）を、前記デジタルアナログ変換コンバインナー（２）の前記第１デジタル入力（Ｉ）に、且つ、前記デジタル増幅器（Ａ）、および前記第２ノイズシェーパ（３）の短絡バイパスを通じて前記デジタルアナログ変換コンバインナー（２）の第２デジタル入力（Ｉ２）に、それぞれ供給し、  その結果としてのアナログ較正信号を前記コンバインナー出力（Ｏ）で測定し、及び、
前記コンバインナー出力（Ｏ）で前記結果としてのアナログ較正信号を最小化するように前記デジタル増幅器（Ａ）および／または前記減衰器（Ｂ）の利得を設定する、
較正手段を、
特徴とする、請求項３に記載のＤＡコンバータシステム。
【請求項７】
前記較正モード中にゼロ入力信号を受け取る前記シグマ−デルタ変調器（１）が前記較正信号を発生することを特徴とする、請求項６に記載のＤＡコンバータシステム。
【請求項８】
マルチビットデジタル信号をアナログ出力信号に変換する方法において、
デジタルシグマ−デルタ変調器（１）によって前記デジタル入力信号のワード長を短縮するステップと、
それによって、前記発生された量子化雑音を前記デジタル入力信号のベースバンドより高い周波数帯域に整形するステップと、
前記シグマ−デルタ変調器の前記短縮されたワード長のデジタル出力信号を、前記アナログ出力信号を発生するデジタルアナログ変換コンバインナー（２）の第１デジタル入力（Ｉ１）に入れるステップと、
を含む方法であって、
前記シグマ−デルタ変調器の入力信号と出力信号を互いにそれぞれから減じることによって前記シグマ−デルタ変調器から前記量子化雑音（ε）を分離することと、
第２ノイズシェーパ（３）によって前記分離された量子化雑音のワード長を、実質的に周波数に依存しない信号伝達関数で、短縮することと、
前記短縮されたワード長の量子化雑音を、前記コンバインナーのアナログ出力（Ｏ）で、低減された帯域外量子化雑音を有する前記アナログ出力信号を発生する前記デジタルアナログ変換コンバインナーの第２デジタル入力（Ｉ２）に入れることと
を特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチビットデジタル入力信号を受け取り、短縮されたワード長のデジタル出力信号を出力し、それによって発生された量子化雑音をデジタル入力信号の周波数帯域外の周波数帯域に雑音整形する、デジタルシグマ−デルタ変調器を含むＤＡコンバータシステムであって、第１および第２デジタル入力ならびにアナログ出力を有し、第１デジタル入力がデジタルシグマ−デルタ変調器の出力に接続されるデジタルアナログ変換コンバインナー（combiner）をさらに含むＤＡコンバータシステムに関する。このようなＤＡコンバータシステムは、たとえば米国特許第５７２４０３８号から知られる。
【背景技術】
【０００２】
マルチビットデジタル信号をそのアナログ同等物に変換する通常のシステムは、まず、シグマ−デルタ変調器によって低速マルチビットデジタル入力信号を高速シングルビットデジタル信号に変換し、次に、高速シングルビット信号をＤＡ変換するようになっている。したがって、ＤＡコンバータは、たとえば、各ビットが同じ電流源によって変換されるので、構造が簡単で非直線歪（linear distortion）がないシングルスイッチ電流源でよい。このようなシステムの欠点は、大量の量子化雑音である。大部分の量子化雑音は、変換されるべき信号の周波数帯域外のより高い周波数に整形されるが、依然として多くの利用形態（application）で歪を生じる可能性がある。一部少量の量子化雑音が、変換された信号の低周波数帯域にあり、変換された信号のＳ／Ｎ比を悪化させる。これらの理由から、最近では、入力信号のワード長よりかなり短いが、１ビットより長いワード長ｍを有するシグマ−デルタ変調器を使用することが好まれる。このように短縮されてはいるが依然としてマルチビットであるワード長は、以下では「少数ビット（few-bit）」ワード長と呼ばれる。現在のＤＡコンバータシステムは、たとえば５ビットの少数ビットワード長ｍを使用することができる。ｍビットの量子化器は、量子化雑音を約６（ｍ−１）ｄＢ低減する。したがって、シグマ−デルタ変調器の出力信号は、より多くの電流源を有するＤＡコンバータによって変換されなければならないが、現在の少数ビットＤＡコンバータは、現在のダイナミックエレメントマッチング技法を使用することによってとりわけ優れた直線性を有して動作するのに非常によく適している。したがって、この少数ビットワード長は、低周波数帯域で良好なＳ／Ｎ比を備え、さらにＤＡ変換の優れた直線性をも備えする。５または６より長いワード長は、量子化雑音をさらに低減するが、これらのワード長のＤＡコンバータは、量子化雑音をさらに低減することは歓迎すべきことではあるが、十分な直線性を有して実装するのは難しい。たとえばレシーバセットなど、特に小さなＨＦ信号が生じる可能性のある環境では、５ビットコンバータの量子化雑音は依然として非常に邪魔になることがある。この問題の標準的な解決策は、ＤＡコンバータの出力にＲＣ低域通過フィルタを使用することにあり、したがって、ＤＡコンバータは、ＤＡコンバータシステムを含む半導体チップ上に集積される必要がある。この目的のために必要なコンデンサは、かなり大きいので、大きなシリコン面積を必要とし、したがって、費用のかかる解決策である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、変換の直線性および帯域内Ｓ／Ｎ比を損なうことなく、シリコン面積でかかる費用がかなり少ないＤＡコンバータシステム内で、量子化雑音を低減しようとし、したがって、本発明によるＤＡコンバータは、短縮されたワード長のマルチビット（少数ビット）デジタル出力信号を出力する上記シグマ−デルタ変調器と、シグマ−デルタ変調器によって発生された帯域外量子化雑音を低減する雑音低減構成とを特徴とし、上記雑音低減構成は、それによって発生された量子化雑音を分離(isolate)するためのシグマ−デルタ変調器に接続された手段と、分離された量子化雑音を受け取り、この量子化雑音のワード長を短縮する、実質的に周波数に依存しない信号伝達関数（function）を有する第２ノイズシェーパ（nose shaper）と、短縮されたワード長の量子化雑音を、第２ノイズシェーパから、コンバインナー出力で低減された帯域外量子化雑音を有するアナログ出力信号を発生するデジタルアナログ変換コンバインナーの第２デジタル入力に供給する手段とを含む。
【課題を解決するための手段】
【０００４】
前述の米国特許第５７２４０３８号はまた、ＤＡコンバータシステム内で量子化雑音を低減する構成をも含むことに留意されたい。しかし、この知られたシステムでは、帯域内量子化雑音は、シグマ−デルタ変調器の出力信号を低域通過フィルタリングし、次いでそれから入力信号を減じることによって分離される。次に、分離された帯域内量子化雑音は、低域通過信号伝達関数を有する第２シグマ−デルタ変調器に入れられ、２つのシグマ−デルタ変調器の出力信号が組み合わされて帯域内量子化雑音を低減する。帯域外量子化雑音は低減されない。それとは対照的に、本発明のＤＡコンバータシステムは、少数ビットシグマ−デルタ変調器を使用することによって帯域内量子化雑音を十分に小さくしておき、雑音低減構成が帯域外量子化雑音を低減するように設計される。
【０００５】
本発明のＤＡコンバータシステムでは、ＤＡ変換コンバインナーは、帯域外量子化雑音がデジタル領域で少なくとも部分的に相殺するように、シグマ−デルタ変調器のデジタル出力信号と第２ノイズシェーパのデジタル出力信号を組み合わせるように設計されてもよい。次に、組み合わされたデジタル信号は、アナログ出力信号を得るためにＤＡコンバータに入れられなければならない。しかし、この構成の欠点は、組み合わせ動作がワード長を増大させ、その結果、より高いビットのＤＡコンバータが必要とされることである。したがって、本発明のＤＡコンバータシステムは、好ましくは、デジタルアナログ変換コンバインナーが、シグマ−デルタ変調器の短縮されたワード長のデジタル出力信号を変換するために第１入力に接続された第１ＤＡコンバータと、第２ノイズシェーパからの短縮されたワード長の量子化雑音を変換するために第２入力に接続された第２ＤＡコンバータと、第１および第２ＤＡコンバータの出力信号を受け取り、コンバインナー出力で低減された帯域外量子化雑音を有するアナログ出力信号を発生するアナログコンバインナーとを含むことを特徴とする。
【０００６】
本発明の他の態様によるＤＡコンバータシステムは、第２ノイズシェーパの信号伝達関数がほぼ単位元（unity）に等しいことと、雑音低減構成が、第２ノイズシェーパに入れられる（apply）前の分離された量子化雑音を予め決められた係数（factor）で増幅するデジタル増幅器を含むことと、デジタルアナログ変換コンバインナーが、第２ノイズシェーパからの短縮されたワード長の量子化雑音をほぼ同じ予め決められた係数で減衰する減衰器を含むこととを特徴とする。シグマ−デルタ変調器の分離された量子化雑音は、このシグマ−デルタ変調器の量子化器の最小有効ビットのスケールにあるので、量子化雑音の振幅は、この変調器のダイナミックレンジよりかなり低い。さらに、第２ノイズシェーパは、実際には、シグマ−デルタ変調器とほぼ同じダイナミックレンジを有するので、分離された量子化雑音は、第２ノイズシェーパに入る前に増幅されることができ、したがって、そのダイナミックレンジを最大限に利用することができる。次に、第２ノイズシェーパの出力は、シグマ−デルタ変調器の出力に組み合わされる前に、同じ係数によって低減されることができ、かつ低減されなければならず、その結果、第２ノイズシェーパそのものによって発生されたＨＦ雑音は同じ係数によって低減される。他の利点として、第２ノイズシェーパの信号対雑音の必要条件は、シグマ−デルタ変調器のそれに比べて低くてよく、したがって、第２ノイズシェーパは、シグマ−デルタ変調器よりシリコン面積がかなり小さくてよい。本発明の他の特徴として、減衰器は、第２ＤＡコンバータの出力とアナログコンバインナーの間に配置されるアナログ減衰器でよく、したがって、減衰器は、第２ＤＡコンバータに入れられた信号のワード長を増大させない。
【０００７】
上述の増幅器および減衰器の構成は、組込み信号増幅作用を有する第２ノイズシェーパを使用すること、および／または組込み信号減衰作用を有する第２ＤＡコンバータを使用することによって、変更されてもよいことに留意されたい。
【０００８】
本発明のＤＡコンバータシステムでは、第２ノイズシェーパの出力コードは、その入力コードにできるだけ密接に従う必要があり、唯一の制限は、低周波数量子化雑音を生成することができないことである。線形化近似（linearized approximation）で単位元信号伝達関数を有するトポロジはすでにこれに近いが、本発明の他の態様によって、第２ノイズシェーパの入力信号と出力信号との差を低減する手段が備えられた場合、この差が出力信号の１つの最小有効ビットより大きい場合は、なお一層の最適化が達成される可能性がある。
【０００９】
さらに、デジタル増幅器の利得係数は、減衰器の減衰係数とできるだけよく一致することが重要である。減衰器がＤＡコンバータシステムのアナログ領域にある場合は、その減衰係数は利得係数に決して厳密に等しくはならない。これら２つの係数の一致を改善するために、本発明のＤＡコンバータシステムは、較正モード中に、較正信号を、デジタルアナログ変換コンバインナーの第１デジタル入力に、さらに、デジタル増幅器および第２ノイズシェーパの短絡バイパスを通じて、デジタルアナログ変換コンバインナーの第２入力に供給し、その結果のアナログ較正信号をコンバインナー出力で測定し、デジタル増幅器および／または減衰器の利得設定をして前述の結果としてのアナログ較正信号をコンバインナー出力で最小化する較正手段をさらに特徴とすることができる。これらの較正手段の複雑性は、較正モード中にゼロ信号を受け取るシグマ−デルタ変調器が較正信号を発生する場合は、低下する可能性がある。したがって、シグマ−デルタ変調器は、変調器の入力信号がゼロのときでも、交流デジタル信号を送達することが利用される。
【００１０】
本発明はまた、マルチビットデジタル信号をアナログ出力信号に変換する方法において、デジタルシグマ−デルタ変調器によってデジタル入力信号のワード長を低減するステップと、それによって、発生された量子化雑音をデジタル入力信号のベースバンドより高い周波数帯域に整形するステップと、シグマ−デルタ変調器の短縮されたワード長のデジタル出力信号を、アナログ出力信号を発生するデジタルアナログ変換コンバインナーの第１デジタル入力に入れるステップとを含む方法であって、シグマ−デルタ変調器の入力信号と出力信号を互いにそれぞれから減じることによってシグマ−デルタ変調器から量子化雑音を分離することと、実質的に周波数に依存しない信号伝達関数を有する第２ノイズシェーパによって分離された量子化雑音のワード長を短縮することと、短縮されたワード長の量子化雑音を、コンバインナーのアナログ出力で、低減された帯域外量子化雑音を有するアナログ出力信号を発生するデジタルアナログ変換コンバインナーの第２デジタル入力に入れる（apply）こととを特徴とする方法にも関する。
【００１１】
本発明は、添付の図面を参照しながら説明される。
【発明を実施するための最良の形態】
【００１２】
図１のＤＡ変換システムは、マルチビットデジタル入力信号ｖ１が入れられるシグマ−デルタ変調器１を含む。例として、入力信号は、ワード長が２４ビットでサンプリング速度が４４．１ＫＨｚのデジタルオーディオ信号から生じることもある。入力信号のサンプリング速度は、シグマ−デルタ変調器に入れられる前に、インターポレータ（図には示されていない）内で、かなり、たとえば１２８×４４．１ＫＨｚに、増大されてよい。
【００１３】
シグマ−デルタ変調器１は、少数ビット量子化器Ｑ１の入力にその出力が接続されるデジタル低域通過フィルタＨ１を含む。量子化器の出力信号ｖ２は、減算器Ｍ１内の入力信号ｖ１から減じられ、その結果のｖ１−ｖ２は低域通過フィルタＨ１の入力に入れられる。出力信号ｖ２はまた、デジタルアナログ変換コンバインナー２の第１入力Ｉ１を通じて第１ＤＡコンバータＤ１にも供給される。このＤＡコンバータのアナログ出力は、アナログ加算器Ｐを通じてシステムのアナログ出力Ｏに入れられる。
【００１４】
シグマ−デルタ変調器の主な機能は、ワード長が２４ビットの入力信号ｖ１をそれよりかなり短い少数ビットワード長に短縮することである。たとえば、量子化器Ｑ１は、５ビットの量子化器であり、したがって、出力信号ｖ２は５ビットのワード長を有する。このプロセスは、量子化器のビット数が少なければ少ないほど大きな量子化雑音を発生する。たとえば第５オーダのものであってよい低域通過フィルタＨ１は、量子化雑音が、入力信号によって占められるインタレストの周波数帯域より上の高周波数帯域に整形される程度を判定する。したがって、出力信号ｖ２は、入力信号ｖ１にほぼ等しい低周波数（帯域内）信号および高周波数（帯域外）量子化雑音εを含む。
【００１５】
図１のシステムは、出力信号ｖ２がそこで入力信号ｖ１から減じられる減算器Ｍ２をさらに含み、この減算器の出力信号ｖ１−ｖ２で帯域内信号構成要素は互いに相殺され、分離された帯域外量子化雑音だけが依然として負極性Ｖ１−Ｖ２≒−εを有したまま残る。量子化雑音を分離する目的で減算器Ｍ１の出力信号が得られた場合、同じ結果が得られることと、その目的で量子化器Ｑ１の入力信号と出力信号との差が得られた場合、ほぼ同じ結果が得られることに留意されたい。シグマ−デルタ変調器１の分離された量子化雑音−εは、デジタル増幅器Ａで係数ｃによって増幅され、次に、第２ノイズシェーパ３に供給される。この第２ノイズシェーパは、第２量子化器Ｑ２がすぐその後に続く第３減算器Ｍ３を含む。第２量子化器Ｑ２の出力および入力信号は、第４減算器Ｍ４で互いにそれぞれから減じられ、その差の信号δが第５減算器Ｍ５を通じて低域通過フィルタＨ２に入れられ、この低域通過フィルタの出力信号が減算器Ｍ３およびＭ５の減算入力に入れられる。
【００１６】
第１量子化器Ｑ１の増幅された量子化雑音−ｃεのワード長を低減することが第２ノイズシェーパ３の目的である。この増幅された量子化雑音は高周波数信号なので、低域通過信号伝達関数を有するシグマ−デルタ変調器１などのシグマ−デルタ変調器は、この雑音整形（noise shaping）に使用されることができない。したがって、第２ノイズシェーパ３は、単位元信号伝達関数を有する。第２ノイズシェーパの少数ビット出力信号−ｃεは、デジタルアナログ変換コンバインナー２の第２入力Ｉ２を通じて第２ＤＡコンバータＤ２に入れられ、減衰係数１／ｃ’を有する減衰器Ｂを通じて加算器Ｐの第２入力に入れられる。増幅係数ｃと減衰係数の逆数ｃ’が等しい場合は、量子化器Ｑ１の高周波数量子化雑音εはほぼ相殺される。
【００１７】
第２ノイズシェーパおよび低域通過フィルタＨ２の減算器Ｍ４およびＭ５は、量子化器Ｑ２によって発生された量子化雑音δをフィードバックし、それによってこの雑音をより高い周波数に整形するのに役立つ。低域通過フィルタＨ１およびＨ２が同じ伝達関数Ｈ（ｚ）を有する場合は、第２ノイズシェーパ３の雑音伝達関数はシグマ−デルタ変調器１の雑音伝達関数、すなわち１／（Ｈ（ｚ）＋１）に等しい。それとは対照的に、シグマ−デルタ変調器の信号伝達関数はＨ（ｚ）／（Ｈ（ｚ）＋１）であり、一方、第２ノイズシェーパの信号伝達関数は１である。第２量子化器の雑音δがより高い周波数に整形されることは、そうされない場合この雑音は所望の低周波信号を加算器Ｐで歪ませるので、重要である。
【００１８】
通常、入力信号ｖ１の最大レベルは、シグマ−デルタ変調器のダイナミックレンジに適応される。この変調器の量子化雑音εのレベルは、特に、たとえば５ビットの量子化器が使用された場合は、入力信号の最大レベルよりかなり低い。これはまた、シグマ−デルタ変調器および第２ノイズシェーパのダイナミックレンジがほぼ等しい場合、量子化雑音εのレベルは第２ノイズシェーパのダイナミックレンジよりかなり低いことも意味する。したがって、量子化雑音εは、第２ノイズシェーパ３に入る前に利得ｃによって増幅されることができ、したがって、第２ノイズシェーパのダイナミックレンジを最大限に利用する。次いで、第２ノイズシェーパの出力信号は、加算器Ｐでシグマ−デルタ変調器の出力に組み合わされる前に、同じ係数ｃによって低減されることができ、その結果、第２ノイズシェーパによって発生された量子化雑音δが同じ係数によって低減され、第２ノイズシェーパの信号対雑音比はかなり低くなり得る。これは、第２ノイズシェーパがシグマ−デルタ変調器よりかなり小さなシリコン面積に実装されることができるという利点を有する。
【００１９】
減衰器Ｂは、第２ノイズシェーパ３と第２ＤＡコンバータＤ２の間に挿入されてもよい。しかし、これは、減衰器がデジタル領域にあることを意味し、ＤＡコンバータで変換されるべき信号のワード長を増大させるであろう。これを避けるために、減衰器Ｂは、ＤＡコンバータＤ２の出力内のアナログ減衰器であることが好ましい。
【００２０】
良好な雑音除去のためには、減算器Ｍ２によって、増幅器Ａ、ノイズシェーパ３、ＤＡコンバータＤ２および減衰器Ｂを通じて加算器Ｐに入れられた分離された量子化雑音のレベルが、所望の信号と一緒にＤＡコンバータＤ１を通じて加算器Ｐに供給された量子化雑音に等しく（かつ逆に）できるだけ良好であることが重要である。図２に示されている構成は、この品質を向上させる２つの手段を備える。１つの手段は、ノイズシェーパ３の信号伝達関数を単位元により等しくすることであり、もう１つの手段は、信号伝達を、増幅器Ａおよび減衰器Ｂを通じて、バイパスされたノイズシェーパ３を使用して、単位元により等しくすることである。
【００２１】
第１の手段は、ノイズシェーパ３の出力リード内にコーダＣを導入することを含む。このコーダは、最初に、ノイズシェーパ３の入力信号ｖ３を少数ビットデジタル信号ｖ’３に切り捨て、次いで、以下のアルゴリズムに従ってノイズシェーパの出力信号ｖ４を修正する。
（ｖ４＞ｖ’３）なら、
ｖ４：＝ｖ’３＋１、
または、（ｖ４＜ｖ’３）なら
ｖ４：＝ｖ’３−１
【００２２】
ここで１は、２つの少数ビット信号ｖ’３およびｖ４の最小有効ビットの値である。このアルゴリズムは、ｖ４とｖ’３の差が１つの最小有効ビットより大きくなる可能性を回避する。このアルゴリズムは、第２ノイズシェーパの安定性をある程度低下させるが、結果として量子化雑音をさらに数ｄＢ抑制することになる。このアルゴリズムは、専用回路内に、あるいは多用途信号プロセッサ内のソフトウェアプロシージャによって、実装されることができる。
【００２３】
図２に示されている第２の手段は、追加として、較正回路を含む。この較正回路は、シグマ−デルタ変調器１への入力リード内の第１スイッチＳ１と、ＤＡ変換コンバインナー２の第１入力Ｉ１へのシグマ−デルタ変調器の出力リード内の第２スイッチＳ２と、第２ノイズシェーパ３の出力とＤＡ変換コンバインナー２の第２入力Ｉ２の間の第３スイッチＳ３とを含む。３つの２ポジションスイッチＳ１、Ｓ２およびＳ３は、較正モード中に有する位置に示されている。このモードは、たとえば、構成の開始時に短時間の間存在する。通常の動作中は、これらのスイッチは別の位置にある。
【００２４】
較正モード中は、ＤＡ変換コンバインナーの第１入力Ｉ１は、発生器ＧからスイッチＳ２を通じて２値交流デジタル較正信号（alternating digital signal）ｗを受け取る。この信号ｗは、ＤＡコンバータＤ１でアナログ信号に変換され、信号ｗのアナログバージョンは、次に、加算器Ｐの第１入力に入れられる。較正信号ｗはまた、減算器Ｍ２の減算入力にも入れられ、減算器Ｍ２のもう一方の入力はスイッチＳ１を通じてゼロ信号を受け取る。したがって、減算器の出力は−ｗである。この信号−ｗは、増幅器Ａの利得ｃで増幅され、その結果、増幅器Ａは較正モード中に信号−ｃｗを出力する。この信号は、スイッチＳ３を通じて、ＤＡ変換コンバインナー２の第２入力に入れられ、ＤＡコンバータＤ２によってアナログに変換され、減衰器Ｂで係数ｃ’によって減衰される。その結果としてのアナログ信号−ｗｃ／ｃ’は、加算器Ｐの第２入力に入れられる。この加算器で、２つの較正信号ｗと−ｗｃ／ｃ’が加算される。加算器Ｐの出力Ｏにある較正信号は、増幅器Ａの利得ｃが減衰器Ｂの減衰量１／ｃ’に完全に一致する場合は、ゼロである。より低い利得ｃによって、信号ｗを有する局面にあるより大きな較正出力信号が生じ、より高い利得ｃによって、反対の局面を有するより大きな較正出力信号が生じる。
【００２５】
較正出力信号は、増幅器Ａの利得を制御する制御チェーンに入れられる。このチェーンは、ＡＤコンバータＤ３、デジタル高域通過フィルタＨ３、デジタルマルチプライヤＺおよびラッチＬを含む。ＡＤコンバータは、アナログ較正出力信号をデジタル化するのに役立ち、高域通過フィルタＨ３は、ＡＤコンバータＤ３の、およびＡＤコンバータの前の任意のアナログ増幅器の、どんなＤＣオフセットをも抑制し、乗算器Ｚは、交流較正出力信号に交流信号ｗを掛けてデジタルＤＣ制御信号ｒを得る。この制御信号ｒはラッチＬを通じて増幅器Ａに入れられる。したがって、増幅器Ａの利得が制御され、その結果、増幅器の利得と減衰器Ｂの減衰量とのどんな不一致もかなり最小化される。ラッチＬは、較正モード中に設定された増幅器利得がＤＡコンバータシステムの通常の動作中確実に維持されるようにするために含まれる。
【００２６】
較正信号がかなり低い周波数の場合は、ＡＤコンバータＤ３は比較的低い帯域幅を有することができ、その結果、それを実装するチップ面積がより小さくなる。帯域外量子化雑音が抑圧されることができる正確さの程度は、量子化器Ｑ１およびＡＤコンバータＤ３の最小ワード長によって決められる。したがって、５ビットの量子化器Ｑ１の場合は、ＡＤコンバータのワード長は、好ましくは、少なくとも５ビット以上でなければならない。
【００２７】
図２に示された構成は、較正信号のソースとしてゼロ入力信号を有するシグマ−デルタ変調器を使用することによって簡単にされることができる。したがって、信号ｗの発生器ＧおよびスイッチＳ２は削除されることができる。しかし、主な問題は、シグマ−デルタ変調器によって発生される信号は、予想不可能でランダムであることと、ＡＤコンバータがかなり大きな帯域幅を有しなければならない原因となるかなり大きなＨＦ構成要素を有することである。
【図面の簡単な説明】
【００２８】
【図１】本発明によるＤＡ変換システムの第１実施形態を示す図である。
【図２】本発明によるＤＡ変換システムの第２実施形態を示す図である。
【図１】
2007520136.tif 000003
【図２】
2007520136.tif 000004
【国際調査報告】
2007520136.tif 000005
2007520136.tif 000006
2007520136.tif 000007
2007520136.tif 000008
2007520136.tif 000009