(57)【要約】低プロフィールのフォームファクタハウジングに配置されているデータ操作装置のための配置が与えられる。データ操作装置は、データの記憶を行うために構成されるメモリと、メモリがバックアップされるとき、バックアップスペースを提供するために構成されるバックアップ記憶装置とを含んでいる。【選択図】図１
2007525771.tif 000002
【特許請求の範囲】
【請求項１】
低プロフィールフォームファクタのハウジングと、
前記ハウジング中に配置され、データの記憶を行うように構成されているメモリと、
前記ハウジング中に配置され、前記メモリを制御するように構成されているメモリ制御装置と、
前記ハウジング中に配置され、前記メモリ制御装置に接続され、データリクエストを受信して、そのデータリクエストに応答する情報を返送するインターフェースを提供するように構成されているチャンネル制御装置と、
前記ハウジング中に配置され、前記チャンネル制御装置に接続され、前記メモリをバックアップするための記憶スペースを提供するように構成されているバックアップ記憶装置とを具備しているデータ操作装置。
【請求項２】
前記メモリは固体ディスクメモリである請求項１記載のデータ操作装置。
【請求項３】
前記バックアップ記憶装置はエラー記録メッセージを記憶するために使用される請求項２記載のデータ操作装置。
【請求項４】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中のメモリスペースとして使用される請求項２記載のデータ操作装置。
【請求項５】
前記メモリは１以上のＬＵＮ構造を有し、各ＬＵＮ構造は異なるブロックサイズを有するデータを記憶するために使用されることができる請求項１記載のデータ操作装置。
【請求項６】
前記メモリは複数のメモリ部分に分割され、各メモリ部分はスリープモード、ウェイクアップモードのうちの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項１記載のデータ操作装置。
【請求項７】
前記チャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバ制御装置のうちの１つである請求項２記載のデータ操作装置。
【請求項８】
前記ＳＣＳＩチャンネル制御装置と前記ファイバチャンネル制御装置は共通の駆動装置に対応している請求項７記載のデータ操作装置。
【請求項９】
前記メモリ制御装置は、
前記チャンネル制御装置に接続され、メモリアクセスを制御するように構成されているプロセッサと、
このプロセッサに接続されている同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）と、
前記メモリに接続され、メモリに直接アクセスすることのできるダイナミックランダムアクセスメモリ（ＤＲＡＭ）制御装置とを具備している請求項１記載のデータ操作装置。
【請求項１０】
前記ＤＲＡＭ制御装置は前記プロセッサに接続され、前記プロセッサの制御下で前記メモリにアクセスする請求項９記載のデータ操作装置。
【請求項１１】
前記メモリ制御装置はさらに、
前記プロセッサに接続されているブートフラッシュメモリと、
実時間クロック信号を前記プロセッサに提供するように構成される実時間クロックと、
前記ＤＲＡＭ制御装置とメモリとの間に情報コンジットを提供するように構成されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）コネクタとを具備している請求項９記載のデータ操作装置。
【請求項１２】
前記プロセッサは汎用目的のプロセッサである請求項９記載のデータ操作装置。
【請求項１３】
前記汎用目的のプロセッサは市場で入手可能である請求項１２記載のデータ操作装置。
【請求項１４】
オペレーティングシステムが前記プロセッサに配備され、前記プロセッサにおいて動作することができる請求項９記載のデータ操作装置。
【請求項１５】
前記オペレーティングシステムは商用のオペレーティングシステムである請求項１４記載のデータ操作装置。
【請求項１６】
前記商用のオペレーティングシステムはＬｉｎｕｘ（登録商標）である請求項１５記載のデータ操作装置。
【請求項１７】
前記プロセッサは、
前記チャンネル制御装置とインターフェースするように構成されているバスインターフェースと、
データのリクエストを処理するために前記バスインターフェースと通信するデータアクセスリクエストハンドラと、
メモリのロードを行うように構成されているメモリロードハンドラと、
データをメモリから前記バックアップ記憶装置へ移動するように構成されているメモリバックアップハンドラとを具備している請求項９記載のデータ操作装置。
【請求項１８】
前記データアクセスリクエストハンドラは、
データ操作装置の現在のシステム状態を決定するように構成されているシステム状態決定装置と、
データリクエストがメモリから処理されるべきか否かを決定するように構成されている動作装置決定装置と、
前記動作装置決定装置が、読取リクエストにしたがって読取られるデータがメモリから読取られることを決定するとき、メモリ読取動作を行うように構成されているメモリ読取ハンドラと、
前記動作装置決定装置が、書込みリクエストにしたがって書込まれるデータがメモリへ書込まれることを決定するとき、メモリ書込みを行うように構成されているメモリ書込みハンドラと、
前記動作装置決定装置が、読取リクエストにしたがって読取られるデータがバックアップ記憶装置から読取られることを決定するとき、バックアップ記憶装置からの読取動作を行うように構成されているバックアップ記憶装置の読取ハンドラと、
前記動作装置決定装置が、書込みリクエストにしたがって書込まれるデータがバックアップ記憶装置へ書込まれることを決定するとき、バックアップ記憶装置における書込み動作を行うように構成されているバックアップ記憶装置の書込みハンドラとを具備している請求項１７記載のデータ操作装置。
【請求項１９】
前記システム状態決定装置は、少なくとも１つのフラグに基づいて、システム状態を決定する請求項１８記載のデータ操作装置。
【請求項２０】
前記少なくとも１つのフラグは、進行中のメモリロードプロセスを示す回復フラグと、メモリからバックアップ記憶装置へ移動しているデータを示すバックアップフラグとを含んでいる請求項１９記載のデータ操作装置。
【請求項２１】
メモリロードプロセスが開始するとき、メモリロードフラグはメモリロードハンドラによって設定され、メモリロードプロセスが終了されるとき、リセットされる請求項２０記載のデータ操作装置。
【請求項２２】
メモリバックアップが開始するとき、バックアップフラグはメモリバックアップハンドラにより設定され、メモリバックアップが終了されるとき、リセットされる請求項２０記載のデータ操作装置。
【請求項２３】
前記データアクセスリクエストハンドラはさらに、データリクエストを複数のＬＵＮ構造のうちの１つにマップするように構成されているＬＵＮマッピング機構を具備し、マップされたＬＵＮ構造のブロックサイズはデータリクエストにより要求されるブロックサイズに一致する請求項１８記載のデータ操作装置。
【請求項２４】
前記データアクセスリクエストハンドラはさらに、データ操作装置が初期化されるとき、均一のブロックサイズを有する複数のＬＵＮ構造を初期化するように構成されているＬＵＮ初期化装置を具備している請求項２３記載のデータ操作装置。
【請求項２５】
前記プロセッサはさらに、
診断ルーチンを行うように構成されている診断機構と、
前記診断機構により発生されるエラー情報をバックアップ記憶装置へ書込むように構成されているエラー記録機構とを具備している請求項１７記載のデータ操作装置。
【請求項２６】
診断機構は、外部の手作業の付勢により、および／またはプロセッサで稼動するオペレーティングシステムにより付勢される請求項２５記載のデータ操作装置。
【請求項２７】
診断機構は局地的および／または遠隔操作で付勢されることができる請求項２５記載のデータ操作装置。
【請求項２８】
前記プロセッサはさらに、メモリ中の異なるメモリ部分のモードを制御するように構成されているメモリ状態制御装置を具備する請求項１７記載のデータ操作装置。
【請求項２９】
前記メモリは、メモリは二倍のデータ率の同期ダイナミックランダムアクセス（ＤＤＲ  ＤＲＡＭ）メモリの少なくとも１つのメモリボードを具備している請求項１記載のデータ操作装置。
【請求項３０】
メモリボードは、
少なくとも１つのメモリバンクと、
前記少なくとも１つのメモリバンクをクロックするための１以上の位相ロックループ（ＰＬＬ）と、
少なくとも１つの登録されたバッファとを具備している請求項２９記載のデータ操作装置。
【請求項３１】
前記バックアップ記憶装置は、バックアップ記憶制御装置と、そのバックアップ記憶制御装置によって制御されるディスクとを具備している請求項１記載のデータ操作装置。
【請求項３２】
前記バックアップ記憶制御装置はチャンネル制御装置及びメモリ制御装置と通信する請求項３１記載のデータ操作装置。
【請求項３３】
さらに、充電可能なバッテリを介してデータ操作装置へ電力を供給するように構成されているバッテリシステムを具備している請求項１記載のデータ操作装置。
【請求項３４】
前記バッテリシステムは、
再充電可能なバッテリと、
再充電可能なバッテリの電力レベルを監視するように構成されているモニタと、
バッテリを充電するように構成されているバッテリ充電装置と、
ある入力電圧を有する再充電可能なバッテリから、データ操作装置により必要とされる複数の出力電力のうちの１つへ電力を変換するように構成されているＤＣ−ＤＣ変換器とを具備している請求項３３記載のデータ操作装置。
【請求項３５】
前記再充電可能なバッテリは自動的に放電を開始できるように構成されている請求項３４記載のデータ操作装置。
【請求項３６】
バッテリは周期的に放電される請求項３５記載のデータ操作装置。
【請求項３７】
バッテリはバッテリがフルパワーに到達したときに放電される請求項３５記載のデータ操作装置。
【請求項３８】
バッテリの放電は前記プロセッサによって制御される請求項３５記載のデータ操作装置。
【請求項３９】
データの記憶を行うように構成されたメモリと、
前記メモリを制御するように構成されたメモリ制御装置と、
前記メモリ制御装置に接続され、データリクエストを受信して、そのデータリクエストに応答して情報を返送するためのインターフェースを提供するように構成されているチャンネル制御装置とを具備し、
前記メモリは複数のメモリ部分を有し、各メモリ部分はスリープモード、ウェイクアップモードのうちの１つに設定されることが可能であり、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能であるデータ操作装置。
【請求項４０】
さらに、チャンネル制御装置に接続され、メモリをバックアップするための記憶スペースを提供するように構成されているバックアップ記憶装置を具備している請求項３９記載のデータ操作装置。
【請求項４１】
前記メモリは固体ディスクメモリである請求項３９記載のデータ操作装置。
【請求項４２】
前記バックアップ記憶装置はエラー記録メッセージを記憶するために使用される請求項４０記載のデータ操作装置。
【請求項４３】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中にメモリスペースとして使用される請求項４０記載のデータ操作装置。
【請求項４４】
前記メモリは１以上のＬＵＮ構造を有し、各ＬＵＮ構造は異なるブロックサイズを有するデータを記憶するために使用されることができる請求項３９記載のデータ操作装置。
【請求項４５】
前記チャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバ制御装置のうちの一方である請求項３９記載のデータ操作装置。
【請求項４６】
前記ＳＣＳＩチャンネル制御装置と前記ファイバチャンネル制御装置は共通の駆動装置に対応している請求項４５記載のデータ操作装置。
【請求項４７】
前記メモリ制御装置は、
前記チャンネル制御装置に接続され、メモリアクセスを制御するように構成されているプロセッサと、
このプロセッサに接続されている同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）と、
前記メモリに接続され、メモリを直接アクセスすることができるダイナミックランダムアクセスメモリ（ＤＲＡＭ）制御装置とを具備している請求項３９記載のデータ操作装置。
【請求項４８】
前記ＤＲＡＭ制御装置は前記プロセッサに接続され、プロセッサの制御下でメモリにアクセスする請求項４７記載のデータ操作装置。
【請求項４９】
前記プロセッサは市場で入手可能な汎用目的のプロセッサである請求項４７記載のデータ操作装置。
【請求項５０】
商用のオペレーティングシステムが前記プロセッサに配備され、プロセッサで動作する請求項４７記載のデータ操作装置。
【請求項５１】
前記商用のオペレーティングシステムはＬｉｎｕｘである請求項５０記載のデータ操作装置。
【請求項５２】
前記プロセッサは、現在のシステム状態に基づいて、データリクエストがメモリまたはバックアップ記憶装置から処理されるか、或いはそれらの両者から処理される請求項４７記載のデータ操作装置。
【請求項５３】
前記システム状態は、少なくとも１つのフラグに基づいて決定される請求項５２記載のデータ操作装置。
【請求項５４】
前記少なくとも１つのフラグは、進行中のメモリロードプロセスを示す回復フラグと、メモリからバックアップ記憶装置へ移動しているデータを示すバックアップフラグとを含んでいる請求項５３記載のデータ操作装置。
【請求項５５】
前記プロセッサはさらに、データリクエストを複数のＬＵＮ構造のうちの１つにマップすることが可能であり、マップされたＬＵＮ構造のブロックサイズはデータリクエストにより必要とされるブロックサイズに一致する請求項５４記載のデータ操作装置。
【請求項５６】
前記プロセッサはさらに、
診断ルーチンを行うように構成されている診断機構と、
この診断機構により発生されるエラー情報をバックアップ記憶装置へ書込むように構成されているエラー記録機構とを具備している請求項４７記載のデータ操作装置。
【請求項５７】
前記プロセッサはさらに、メモリ中の異なるメモリ部分のモードを制御するように構成されているメモリ状態制御装置を具備している請求項４７記載のデータ操作装置。
【請求項５８】
さらに、充電可能なバッテリを介してデータ操作装置へ電力を提供するように構成されているバッテリシステムを具備しており、充電可能なバッテリは自動的に放電を開始できるように構成されている請求項３９記載のデータ操作装置。
【請求項５９】
バッテリは周期的に放電される請求項５８記載のデータ操作装置。
【請求項６０】
バッテリはバッテリがフルパワーに到達したときに放電される請求項５８記載のデータ操作装置。
【請求項６１】
データの記憶を行うように構成されたメモリと、
このメモリを制御するように構成されたメモリ制御装置と、
前記メモリ制御装置に接続され、データリクエストを受信して、そのデータリクエストに対する応答として情報を返送するためのインターフェースを提供するように構成されているチャンネル制御装置とを具備し、
前記メモリは複数のＬＵＮ構造として組織され、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することが可能にされているデータ走査装置。
【請求項６２】
前記メモリは固体ディスクメモリである請求項６１記載のデータ操作装置。
【請求項６３】
さらに、前記チャンネル制御装置に接続され、メモリをバックアップするための記憶スペースを提供するように構成されるバックアップ記憶装置を具備している請求項６１記載のデータ操作装置。
【請求項６４】
前記バックアップ記憶装置はエラー記録メッセージを記憶するために使用される請求項６３記載のデータ操作装置。
【請求項６５】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中にメモリスペースとして使用される請求項６３記載のデータ操作装置。
【請求項６６】
前記チャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバ制御装置のうちの一方である請求項６１記載のデータ操作装置。
【請求項６７】
前記ＳＣＳＩチャンネル制御装置と前記ファイバチャンネル制御装置は共通の駆動装置に対応している請求項６６記載のデータ操作装置。
【請求項６８】
前記メモリ制御装置は、
前記チャンネル制御装置に接続され、メモリアクセスを制御するように構成されるプロセッサと、
このプロセッサに接続されている同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）と、
前記メモリに接続され、メモリに直接アクセスすることができるダイナミックランダムアクセスメモリ（ＤＲＡＭ）制御装置とを具備している請求項６１記載のデータ操作装置。
【請求項６９】
前記ＤＲＡＭ制御装置はプロセッサに接続され、プロセッサの制御下でメモリにアクセスする請求項６８記載のデータ操作装置。
【請求項７０】
前記プロセッサは市場で入手可能な汎用目的のプロセッサである請求項６８記載のデータ操作装置。
【請求項７１】
商用のオペレーティングシステムがプロセッサに配備され、プロセッサで動作している請求項６８記載のデータ操作装置。
【請求項７２】
前記商用のオペレーティングシステムはＬｉｎｕｘである請求項７１記載のデータ操作装置。
【請求項７３】
前記プロセッサは、現在のシステム状態に基づいて、データリクエストがメモリまたはバックアップ記憶装置から処理されるか、或いは両者から処理される請求項６８記載のデータ操作装置。
【請求項７４】
システム状態は、少なくとも１つのフラグに基づいて決定される請求項７３記載のデータ操作装置。
【請求項７５】
前記少なくとも１つのフラグは、進行中のメモリロードプロセスを示す回復フラグと、メモリからバックアップ記憶装置へ移動しているデータを示すバックアップフラグとを含んでいる請求項７４記載のデータ操作装置。
【請求項７６】
前記プロセッサはさらに、データリクエストを複数のＬＵＮ構造のうちの１つにマップすることが可能であり、マップされたＬＵＮ構造のブロックサイズはデータリクエストにより必要とされるブロックサイズに一致している請求項６８記載のデータ操作装置。
【請求項７７】
前記プロセッサはさらに、
診断ルーチンを行うように構成されている診断機構と、
この診断機構により発生されるエラー情報をバックアップ記憶装置へ書込むように構成されているエラー記録機構とを具備している請求項６８記載のデータ操作装置。
【請求項７８】
前記プロセッサはさらに、メモリ中の異なるメモリ部分のモードを制御するように構成されているメモリ状態制御装置を具備している請求項６８記載のデータ操作装置。
【請求項７９】
さらに、充電可能なバッテリを介してデータ操作装置へ電力を提供するように構成されるバッテリシステムを具備しており、充電可能なバッテリは自動的に放電を開始できるように構成されている請求項６１記載のデータ操作装置。
【請求項８０】
バッテリは周期的に放電される請求項７９記載のデータ操作装置。
【請求項８１】
バッテリはバッテリがフルパワーに到達したときに放電される請求項７９記載のデータ操作装置。
【請求項８２】
低プロフィールのフォームファクタのハウジングと、
前記ハウジング中に配置され、データの記憶を行うように構成されている固体ディスクメモリと、
前記ハウジング中に配置され、固体ディスクメモリを制御するように構成されているメモリ制御装置と、
前記ハウジング中に配置され、前記メモリ制御装置に接続され、データリクエストを受信して、そのデータリクエストに対する応答として情報を返送するためのインターフェースを提供するように構成されているチャンネル制御装置と、
前記ハウジング中に配置され、前記チャンネル制御装置に接続され、固体ディスクメモリをバックアップするための記憶スペースを提供するように構成されるバックアップ記憶装置とを具備しているデータ操作装置。
【請求項８３】
前記固体ディスクメモリは複数のメモリ部分を有し、各メモリ部分はスリープモード、ウェイクアップモードのうちの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項８２記載のデータ操作装置。
【請求項８４】
前記バックアップ記憶装置はエラー記録メッセージを記憶するために使用される請求項８２記載のデータ操作装置。
【請求項８５】
前記バックアップ記憶装置は、バックアップ記憶装置から固体ディスクメモリへのメモリロード期間中にメモリスペースとして使用される請求項８２記載のデータ操作装置。
【請求項８６】
前記固体ディスクメモリは１以上のＬＵＮ構造に組織化され、各ＬＵＮ構造は異なるブロックサイズを有するデータを記憶するために使用されることができる請求項８２記載のデータ操作装置。
【請求項８７】
前記チャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバ制御装置のうちの一方である請求項８２記載のデータ操作装置。
【請求項８８】
前記ＳＣＳＩチャンネル制御装置と前記ファイバチャンネル制御装置は共通の駆動装置に対応している請求項８７記載のデータ操作装置。
【請求項８９】
前記メモリ制御装置は、
前記チャンネル制御装置に接続され、メモリアクセスを制御するように構成されているプロセッサと、
このプロセッサに接続されている同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）と、
前記固体ディスクメモリに接続され、固体ディスクメモリに直接アクセスすることができるダイナミックランダムアクセスメモリ（ＤＲＡＭ）制御装置とを具備している請求項８２記載のデータ操作装置。
【請求項９０】
前記ＤＲＡＭ制御装置はプロセッサに接続され、前記プロセッサの制御下で固体ディスクメモリにアクセスする請求項８９記載のデータ操作装置。
【請求項９１】
前記プロセッサは市場で入手可能な汎用目的のプロセッサである請求項８９記載のデータ操作装置。
【請求項９２】
商用のオペレーティングシステムがプロセッサに配備され、プロセッサで動作される請求項８９記載のデータ操作装置。
【請求項９３】
前記商用のオペレーティングシステムはＬｉｎｕｘである請求項９２記載のデータ操作装置。
【請求項９４】
前記プロセッサは、現在のシステム状態に基づいて、データリクエストが固体ディスクメモリまたはバックアップ記憶装置から処理されるか、或いは両者から処理される請求項８９記載のデータ操作装置。
【請求項９５】
システム状態は、少なくとも１つのフラグに基づいて決定される請求項９４記載のデータ操作装置。
【請求項９６】
前記少なくとも１つのフラグは、進行中のメモリロードプロセスを示す回復フラグと、固体ディスクメモリからバックアップ記憶装置へ移動しているデータを示すバックアップフラグとを含んでいる請求項９６記載のデータ操作装置。
【請求項９７】
前記プロセッサはさらに、データリクエストを複数のＬＵＮ構造のうちの１つにマップすることが可能に構成され、マップされたＬＵＮ構造のブロックサイズはデータリクエストにより必要とされるブロックサイズに一致している請求項９６記載のデータ操作装置。
【請求項９８】
前記プロセッサはさらに、
診断ルーチンを行うように構成されている診断機構と、
診断機構により発生されるエラー情報を前記バックアップ記憶装置へ書込むように構成されているエラー記録機構とを具備している請求項８９記載のデータ操作装置。
【請求項９９】
前記プロセッサはさらに、固体ディスクメモリ中の異なるメモリ部分のモードを制御するように構成されているメモリ状態制御装置を具備している請求項８９記載のデータ操作装置。
【請求項１００】
さらに、充電可能なバッテリを介してデータ操作装置へ電力を提供するように構成されているバッテリシステムを具備しており、充電可能なバッテリは自動的に放電を開始できるように構成されている請求項８２記載のデータ操作装置。
【請求項１０１】
バッテリは周期的に放電される請求項１００記載のデータ操作装置。
【請求項１０２】
バッテリはバッテリがフルパワーに到達したときに放電される請求項１００記載のデータ操作装置。
【請求項１０３】
高速度のデータ記憶及びアクセスを行うように構成されているデータ操作装置と、
前記データ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムとを具備し、
前記データ操作装置は、データ記憶を行うように構成されているメモリと、このメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置とを有している記憶システム。
【請求項１０４】
高速度のデータ記憶及びアクセスを行うように構成されるデータ操作装置と、
このデータ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムとを具備し、
データ操作装置は、データ記憶を行うように構成されているメモリと、このメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置とを有しており、
データリクエストは、データ操作装置のシステム状態にしたがって、メモリおよび／またはバックアップ記憶装置から処理される記憶システム。
【請求項１０５】
高速度のデータ記憶及びアクセスを行うように構成されているデータ操作装置と、
このデータ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムとを具備し、
前記データ操作装置は、データ記憶を行うように構成されているメモリと、メモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置と、商用のオペレーティングシステムと共に配備されている汎用目的のプロセッサを使用して構成されているメモリ制御装置とを具備している記憶システム。
【請求項１０６】
高速度のデータ記憶及びアクセスを行うように構成されているデータ操作装置と、
このデータ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムとを具備し、
前記データ操作装置は、データ記憶を行うように構成されているメモリと、メモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置と、商用のオペレーティングシステムと共に配備される汎用目的のプロセッサを使用して構成されているメモリ制御装置と、チャンネル制御装置とを具備し、このチャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバチャンネル制御装置の一方であり、ＳＣＳＩチャンネル制御装置とファイバチャンネル制御装置は共通の駆動装置に対応している記憶システム。
【請求項１０７】
前記メモリは固体ディスクメモリである請求項１０６記載の記憶装置。
【請求項１０８】
前記データ操作装置は、低プロフィールフォームファクタである請求項１０６記載の記憶システム。
【請求項１０９】
前記データ操作装置は、診断ルーチンを実行するために付勢されることのできる診断機構を含み、付勢は内部および／または外部でトリガーされることが可能である請求項１１７記載の記憶システム。
【請求項１１０】
前記診断ルーチン期間中に発生されたエラーメッセージはバックアップ記憶装置中に記録される請求項１０９記載の記憶システム。
【請求項１１１】
前記データ操作装置はさらに、充電可能なバッテリを介してデータ操作装置へ電力を提供するように構成されているバッテリシステムを具備しており、充電可能なバッテリは自動的に放電を開始できるように構成されている請求項１０９記載の記憶システム。
【請求項１１２】
高速度のデータ記憶及びアクセスを行うように構成されているデータ操作装置と、
このデータ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムとを具備し、
前記データ操作装置は、データ記憶を行うように構成されているメモリを具備し、そのメモリはそれぞれ異なるブロックサイズのデータを記憶することができる複数のＬＵＮ構造に組織されている記憶システム。
【請求項１１３】
高速度のデータ記憶及びアクセスを行うように構成されているデータ操作装置と、
このデータ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムとを具備し、
前記データ操作装置は、データ記憶を行うように構成されるメモリを有し、
メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードとのうちの一方に設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である記憶システム。
【請求項１１４】
サービスを提供するように構成されているマスターサーバと、
このマスターサーバと通信する１以上のスレーブのデータ操作装置とを具備し、
前記各データ操作装置はマスターサーバにより割当てられたタスクを実行し、応答をサーバに返送するように構成され、
前記各データ操作装置は低プロフィールフォームファクタであり、データ記憶を行うように構成されているメモリと、そのメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置とを有しているマスター−スレーブ構造。
【請求項１１５】
サービスを提供するように構成されているマスターサーバと、
このマスターサーバと通信する１以上のスレーブのデータ操作装置とを具備し、
前記各データ操作装置はマスターサーバにより割当てられたタスクを実行し、応答をサーバに返送するように構成され、
前記各データ操作装置は低プロフィールフォームファクタであり、データ記憶を行うように構成されているメモリと、メモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置とを有しているマスター−スレーブ構造。
【請求項１１６】
サービスを提供するように構成されているマスターサーバと、
このマスターサーバと通信する１以上のスレーブのデータ操作装置とを具備し、
前記各データ操作装置はマスターサーバにより割当てられたタスクを実行し、応答をサーバに返送するように構成され、
前記各データ操作装置は低プロフィールフォームファクタであり、データ記憶を行うように構成されているメモリと、そのメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置と、商用のオペレーティングシステムと共に配備されている汎用目的のプロセッサを使用して構成されているメモリ制御装置とを有しているマスター−スレーブシステム。
【請求項１１７】
サービスを提供するように構成されるマスターサーバと、
このマスターサーバと通信する１以上のスレーブのデータ操作装置とを具備し、
前記各データ操作装置はマスターサーバにより割当てられたタスクを実行し、応答をサーバに返送するように構成され、
前記各データ操作装置は低プロフィールフォームファクタであり、データ記憶を行うように構成されているメモリと、そのメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置と、商用のオペレーティングシステムと共に配備されている汎用目的のプロセッサを使用して構成されるメモリ制御装置と、チャンネル制御装置とを具備し、そのチャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバチャンネル制御装置のいずれか一方であり、ＳＣＳＩチャンネル制御装置とファイバチャンネル制御装置は共通の駆動装置に対応しているマスター−スレーブシステム。
【請求項１１８】
メモリは固体ディスクメモリである請求項１１７記載のマスター−スレーブシステム。
【請求項１１９】
前記データ操作装置は、診断ルーチンを実行するために付勢されることのできる診断機構を含み、その付勢は内部および／または外部でトリガーされることが可能である請求項１１７記載のマスター−スレーブ構造。
【請求項１２０】
診断ルーチン期間中に発生されたエラーメッセージはバックアップ記憶装置に記録される請求項１１９記載のマスター−スレーブ構造。
【請求項１２１】
前記データ操作装置はさらに、充電可能なバッテリを介してデータ操作装置へ電力を提供するために構成されているバッテリシステムを具備しており、充電可能なバッテリは自動的に放電を開始できるように構成されている請求項１１７記載のマスター−スレーブ構造。
【請求項１２２】
サービスを提供するように構成されているマスターサーバと、
このマスターサーバと通信する１以上のスレーブのデータ操作装置とを具備し、
前記各データ操作装置はサーバにより割当てられたタスクを実行し、応答をサーバに返送するように構成され、
前記各データ操作装置は低プロフィールフォームファクタであり、データ記憶を行うように構成されているメモリとを具備し、
そのメモリはそれぞれ異なるブロックサイズのデータを記憶することができる複数のＬＵＮ構造に組織化されているマスター−スレーブシステム。
【請求項１２３】
サービスを提供するように構成されているマスターサーバと、
このマスターサーバと通信する１以上のスレーブのデータ操作装置とを具備し、
前記各データ操作装置はサーバにより割当てられたタスクを実行し、応答をサーバに返送するように構成され、
前記各データ操作装置は低プロフィールフォームファクタであり、データ記憶を行うように構成されるメモリを有し、
前記メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの一方に設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能であるマスター−スレーブシステム。
【請求項１２４】
データ操作装置を初期化し、
データリクエストを受信し、
データ操作装置のシステム状態を決定し、
決定されたシステム状態に基づいて、データリクエストを処理するステップを含んでおり、
前記データ操作装置は、データ記憶のためのメモリと、データ操作装置がメモリをバックアップするときのバックアップスペースのためのバックアップ記憶装置を提供し、
前記データリクエストは、システム状態に基づいて、メモリと、バックアップ記憶装置の一方から処理されるか、或いは両方から処理されるデータ操作装置の処理方法。
【請求項１２５】
前記初期化は、
前記データ操作装置に配備されているオペレーティングシステムをブートし、
１以上のメモリ部分を有するメモリを初期化し、
バックアップ記憶装置を駆動するバックアップディスク駆動装置を初期化し、
共通の駆動装置に対応するＳＣＳＩ／ファイバ駆動装置を初期化し、
初期化状態に基づいてシステム状態を設定するステップを含んでいる請求項１２４記載の方法。
【請求項１２６】
前記受信は、
データリクエストをＳＣＳＩ／ファイバインターフェースを介して獲得し、
データリクエストを翻訳し、
翻訳されたデータリクエストを、システム状態に基づいて、バックアップディスク駆動装置と、メモリを駆動するメモリ駆動装置の少なくとも一方へ転送するステップを含んでいる請求項１２４記載の方法。
【請求項１２７】
前記決定は、以下の複数のシステム状態の１つを決定し、複数のシステム状態は、
ブートシステム状態と、
サービス中のシステム状態と、
回復システム状態と、
バックアップシステム状態と、
サービス中−バックアップ係属状態と、
サービス中−バックアップ状態と、
回復−バックアップ係属状態と、
アイドルシステム状態と、
オフシステム状態とを含んでいる請求項１２４記載の方法。
【請求項１２８】
前記処理は、
決定されたシステム状態が、バックアップシステム状態、アイドルシステム状態、オフシステム状態のうちの１つに対応しないならば、データリクエストに基づいてデータアクセスを実行し、
システム状態が、バックアップシステム状態、アイドルシステム状態、オフシステム状態のうちの１つに対応するならば、データリクエストの処理を拒否するステップを含んでいる請求項１２４記載の方法。
【請求項１２９】
前記実行は、
システム状態が、サービス中システム状態およびサービス中−バックアップ係属システム状態の一方に対応するならば、メモリからのデータリクエストに基づいて、データアクセスを実行し、
システム状態が、回復システム状態、サービス−バックアップシステム状態、回復−バックアップ係属システム状態のうちの１つに対応するならば、メモリまたはバックアップ記憶装置のいずれか一方からのデータリクエストにしたがって、データアクセスを実行するステップを含んでいる請求項１２８記載の方法。
【請求項１３０】
前記メモリからのデータアクセスの実行は、
データリクエストにより要求されるブロックサイズに一致するブロックサイズに対応するメモリ中の複数のＬＵＮ構造のうちの１つにデータリクエストをマップし、
データリクエストが読取リクエストであるならば、メモリ中のマップされたＬＵＮ構造からデータを読取り、
データリクエストが書込みリクエストであるならば、メモリ中のマップされたＬＵＮ構造へデータを書込むステップを含んでいる請求項１２９記載の方法。
【請求項１３１】
さらに、前記読取後、メモリから読取られたデータを受信し、
前記書込み後、メモリからの確認を受信するステップを含んでいる請求項１３０記載の方法。
【請求項１３２】
メモリまたはバックアップ記憶装置のいずれか一方からのデータアクセスの前記実行は、
データリクエストが読取リクエストであり、読取られるデータがメモリに存在しないならば、バックアップ記憶装置からデータを読取り、
データリクエストが読取リクエストであり、読取られるデータがメモリに存在するならば、メモリからデータを読取り、
データリクエストが書込みリクエストであるならば、メモリおよびバックアップ記憶装置の両者へデータを書込むステップを含んでいる請求項１２９記載の方法。
【請求項１３３】
メモリおよびバックアップ記憶装置の両者へのデータの前記書込みは、
データリクエストにより要求されるブロックサイズに対応するブロックサイズを有する複数のＬＵＮ構造のうちの１つに書込みリクエストをマップし、
バックアップ記憶装置およびメモリ中のマップされたＬＵＮ構造へデータを書込み、
前記データの書込み後、バックアップ記憶装置から書込み確認を受信するステップを含んでいる請求項１３２記載の方法。
【請求項１３４】
さらに、バックアップ動作を行うステップを含んでいる請求項１２８記載の方法。
【請求項１３５】
さらに、診断動作を行うステップを含んでいる請求項１２８記載の方法。
【請求項１３６】
前記診断の実行は、ある時間間隔にしたがって、手作業のコマンドおよび実時間クロックプリセットの少なくとも一方により付勢される請求項１３５記載の方法。
【請求項１３７】
前記診断の実行は、
試験されているコンポーネントに信号を送信し、
その信号を受信した後、コンポーネントに関して測定された結果を予想された結果と比較し、
コンポーネントからの結果が予想された結果と一致しない場合には、バックアップ記憶装置中にエラーメッセージを記録するステップを含んでいる請求項１３５記載の方法。
【請求項１３８】
さらに、データリクエストに対する応答として、前記処理の結果に関連する情報を送信するステップを含んでいる請求項１２４記載の方法。
【請求項１３９】
前記メモリは固体ディスクメモリである請求項１２４記載の方法。
【請求項１４０】
前記メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの一方に設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項１２４記載の方法。
【請求項１４１】
データリクエストを、ホストシステムから、データ操作装置へ送信し、
そのデータ操作装置によって、データリクエストを受信し、
前記データ操作装置の現在のシステム状態にしたがって、前記データ操作装置によりデータリクエストを処理し、
前記データ操作装置によって、データリクエストに対する応答としての結果を、前記ホストシステムヘ送信するステップを含み、
前記データ操作装置はデータ記憶のためのメモリと、メモリのバックアップのためのバックアップ記憶装置を備えており、
メモリとバックアップ記憶装置の両者は低プロフィールフォームファクタのハウジング中に配置されている記憶方法。
【請求項１４２】
バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中に、一時的なメモリとして使用されることができる請求項１４１記載の方法。
【請求項１４３】
前記データ操作装置はＳＣＳＩおよびファイバインターフェースの一つを介して、データリクエストを受信し、ＳＣＳＩおよびファイバインターフェースは共通の駆動装置を共有する請求項１４１記載の方法。
【請求項１４４】
前記メモリは固体ディスクメモリである請求項１４１記載の方法。
【請求項１４５】
前記メモリは複数のＬＵＮ構造を有し、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することが可能である請求項１４１記載の方法。
【請求項１４６】
メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項１４１記載の方法。
【請求項１４７】
前記データ操作装置は、条件が満たされるとき、そのバッテリの電力を自動的に放電することができる請求項１４１記載の方法。
【請求項１４８】
データ操作装置は、診断ルーチンを実行することができる請求項１４１記載の方法。
【請求項１４９】
診断ルーチン期間中に発生されるエラーメッセージは、バックアップ記憶装置に書込まれる請求項１４８記載の方法。
【請求項１５０】
前記データ操作装置は汎用目的のプロセッサを使用し、商用のオペレーティングシステムは汎用目的のプロセッサで動作される請求項１４１記載の方法。
【請求項１５１】
データリクエストを、ホストシステムから、データ操作装置へ送信し、
そのデータ操作装置によって、そのデータリクエストを受信し、
データ操作装置の現在のシステム状態にしたがって、データ操作装置によってデータリクエストを処理し、
データ操作装置によって、データリクエストに対する応答としての結果を、ホストシステムヘ送信するステップを含み、
データ操作装置はデータ記憶のためのメモリと、メモリのバックアップのためのバックアップ記憶装置を備え、
前記メモリは複数のＬＵＮ構造を有し、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することが可能である記憶方法。
【請求項１５２】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中に一時的なメモリとして使用されることができる請求項１５１記載の方法。
【請求項１５３】
データ操作装置はＳＣＳＩとファイバインターフェースの一方を介して、データリクエストを受信し、ＳＣＳＩとファイバインターフェースは共通の駆動装置を共有している請求項１５１記載の方法。
【請求項１５４】
前記メモリは固体ディスクメモリである請求項１５１記載の方法。
【請求項１５５】
前記メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項１５１記載の方法。
【請求項１５６】
データ操作装置は、条件が満たされるとき、そのバッテリの電力を自動的に放電することができる請求項１５１記載の方法。
【請求項１５７】
前記データ操作装置は、診断ルーチンを実行することができる請求項１５１記載の方法。
【請求項１５８】
診断ルーチン期間中に発生されるエラーメッセージは、バックアップ記憶装置に書込まれる請求項１５７記載の方法。
【請求項１５９】
前記データ操作装置は汎用目的のプロセッサを使用している請求項１５１記載の方法。
【請求項１６０】
商用のオペレーティングシステムが配備され、汎用目的のプロセッサで動作される請求項１５９記載の方法。
【請求項１６１】
データリクエストを、ホストシステムから、データ操作装置へ送信し、
そのデータ操作装置によって、データリクエストを受信し、
データ操作装置の現在のシステム状態にしたがって、データ操作装置によりそのデータリクエストを処理し、
データ操作装置によって、データリクエストに対する応答としての結果を、ホストシステムヘ送信するステップを含み、
データ操作装置はデータ記憶のためのメモリと、メモリのバックアップのためのバックアップ記憶装置とを備えており、
メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である記憶方法。
【請求項１６２】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中に一時的なメモリとして使用されることができる請求項１６１記載の方法。
【請求項１６３】
前記データ操作装置はＳＣＳＩとファイバインターフェースの一つを介して、データリクエストを受信し、ＳＣＳＩとファイバインターフェースは共通の駆動装置を共有している請求項１６１記載の方法。
【請求項１６４】
前記メモリは固体ディスクメモリである請求項１６１記載の方法。
【請求項１６５】
前記メモリは複数のＬＵＮ構造を有し、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することが可能である請求項１６１記載の方法。
【請求項１６６】
前記データ操作装置は、条件が満たされるとき、そのバッテリの電力を自動的に放電することができる請求項１６１記載の方法。
【請求項１６７】
前記データ操作装置は、診断ルーチンを実行することができる請求項１６１記載の方法。
【請求項１６８】
診断ルーチン期間中に発生されるエラーメッセージは、バックアップ記憶装置に書込まれる請求項１６７記載の方法。
【請求項１６９】
前記データ操作装置は汎用目的のプロセッサを使用する請求項１６１記載の方法。
【請求項１７０】
商用のオペレーティングシステムが配備され、汎用目的のプロセッサで動作される請求項１６９記載の方法。
【請求項１７１】
データリクエストを、ホストシステムから、データ操作装置へ送信し、
データ操作装置によって、そのデータリクエストを受信し、
データ操作装置の現在のシステム状態を決定し、
現在のシステム状態にしたがって、データ操作装置によってデータリクエストを処理し、
データ操作装置によって、データリクエストに対する応答としての結果を、ホストシステムヘ送信するステップを含み、
前記データ操作装置はデータ記憶のための固体ディスクメモリと、固体ディスクメモリのバックアップのためのバックアップ記憶装置とを備えており、
固体ディスクメモリとバックアップ記憶装置の両者は、低プロフィールのフォームファクタのハウジング中に配置される記憶方法。
【請求項１７２】
前記バックアップ記憶装置は、バックアップ記憶装置から固体ディスクメモリへのメモリロード期間中に一時的なメモリとして使用されることができる請求項１７１記載の方法。
【請求項１７３】
前記データ操作装置はＳＣＳＩとファイバインターフェースの一方を介して、データリクエストを受信し、ＳＣＳＩとファイバインターフェースは共通の駆動装置を共有している請求項１７１記載の方法。
【請求項１７４】
前記メモリは複数のＬＵＮ構造を有し、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することができる請求項１７１記載の方法。
【請求項１７５】
前記メモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項１７１記載の方法。
【請求項１７６】
前記データ操作装置は、予め定められた条件が満たされるとき、そのバッテリの電力を自動的に放電することができる請求項１７１記載の方法。
【請求項１７７】
データ操作装置は、診断ルーチンを実行することができる請求項１７１記載の方法。
【請求項１７８】
診断ルーチン期間中に発生されるエラーメッセージは、バックアップ記憶装置に書込まれる請求項１７７記載の方法。
【請求項１７９】
前記データ操作装置は汎用目的のプロセッサを使用する請求項１７１記載の方法。
【請求項１８０】
商用のオペレーティングシステムが配備され、汎用目的のプロセッサで動作される請求項１７９記載の方法。
【請求項１８１】
マスターサーバをスレーブデータ操作装置と接続し、
マスターサーバによって、指定されたタスクを実行するようにスレーブデータ操作装置を付勢するステップを含み、
前記スレーブデータ操作装置は、低プロフィールのフォームファクタのハウジング中に配置され、記憶を行うように構成されているメモリと、そのメモリをバックアップするためのバックアップスペースを提供するように構成されるバックアップ記憶装置とを有しているマスター−スレーブ方法。
【請求項１８２】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中に一時的なメモリとして使用されることができる請求項１８１記載の方法。
【請求項１８３】
前記データ操作装置はＳＣＳＩとファイバインターフェースの一方を介してデータリクエストを受信し、ＳＣＳＩとファイバインターフェースは共通の駆動装置を共有している請求項１８１記載の方法。
【請求項１８４】
前記データ操作装置は、予め定められた条件が満たされるとき、そのバッテリの電力を自動的に放電することができる請求項１８１記載の方法。
【請求項１８５】
前記データ操作装置は、診断ルーチンを実行することができる請求項１８１記載の方法。
【請求項１８６】
診断ルーチン期間中に発生されるエラーメッセージは、バックアップ記憶装置に書込まれる請求項１８５記載の方法。
【請求項１８７】
前記データ操作装置は、商用のオペレーティングシステムを配備している汎用目的のプロセッサを使用する請求項１８１記載の方法。
【請求項１８８】
マスターサーバをスレーブデータ操作装置と接続し、
マスターサーバによって、指定されたタスクを実行するようにスレーブデータ操作装置を付勢するステップを含み、
前記スレーブデータ操作装置は、データの記憶を行うように構成されているメモリを有し、そのメモリは複数のＬＵＮ構造を有し、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することができるマスター−スレーブ方法。
【請求項１８９】
マスターサーバをスレーブデータ操作装置と接続し、
マスターサーバによって、指定されたタスクを実行するようにスレーブデータ操作装置を付勢するステップを含み、
前記スレーブデータ操作装置は、データの記憶を行うように構成されているメモリを有し、そのメモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能であるマスター−スレーブ方法。
【請求項１９０】
マスターサーバをスレーブデータ操作装置と接続し、
マスターサーバによって、指定されたタスクを実行するようにスレーブデータ操作装置を付勢するステップを含み、
前記スレーブデータ操作装置は、低プロフィールフォームファクタのハウジング中に配置され、データ記憶を行うように構成されている固体ディスクメモリと、固体ディスクメモリをバックアップするためのバックアップスペースを提供するように構成されるバックアップ記憶装置とを有しているマスター−スレーブ方法。
【請求項１９１】
データ操作装置によって、データを受信し、
受信されたデータを処理し、
前記解析および／またはデータからの結果をネットワークノードに送信するステップを含み、
前記データ操作装置は、低プロフィールフォームファクタのハウジング中に配置され、データ記憶を行うように構成されているメモリと、そのメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置とを有している方法。
【請求項１９２】
ネットワークノードはネットワークスイッチを含んでいる請求項１９１記載の方法。
【請求項１９３】
ネットワークノードはルータを含んでいる請求項１９１記載の方法。
【請求項１９４】
データ操作装置によって、データを受信し、
受信されたデータを処理し、
解析および／またはデータからの結果をネットワークノードに送信するステップを含み、
メモリはデータ記憶を行うように構成されているメモリを有し、そのメモリは複数のＬＵＮ構造を有し、そのそれぞれは２以上の異なるブロックサイズのデータを記憶することができるように構成されている方法。
【請求項１９５】
データ操作装置によって、データを受信し、
受信されたデータを処理し、
前記解析および／またはデータからの結果をネットワークノードに送信するステップを含み、
データ操作装置はデータ記憶を行うように構成されているメモリを有し、そのメモリは複数のメモリ部分を有し、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である方法。
【請求項１９６】
データ操作装置によって、データを受信し、
受信されたデータを処理し、
前記解析および／またはデータからの結果をネットワークノードに送信するステップを含み、
データ操作装置は、低プロフィールフォームファクタのハウジング中に配置され、データ記憶を行うように構成されている固体ディスクメモリと、固体ディスクメモリをバックアップするためのバックアップスペースを提供するように構成されているバックアップ記憶装置とを有している方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ操作のためのシステム及び方法と、データ操作装置を含むシステムに関する。
【背景技術】
【０００２】
本出願は、その全体がここで参考文献として含まれる2004年２月27日出願の米国暫定特許出願第60/548,110号明細書に基づき、その優先権を得ている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明はデータ操作のためのシステム及び方法を提供することを目的としている。
【課題を解決するための手段】
【０００４】
本発明のデータ操作装置は、低プロフィールフォームファクタのハウジングと、前記ハウジング中に配置され、データの記憶を行うように構成されているメモリと、前記ハウジング中に配置され、前記メモリを制御するように構成されているメモリ制御装置と、前記ハウジング中に配置され、前記メモリ制御装置に接続され、データリクエストを受信して、そのデータリクエストに応答する情報を返送するインターフェースを提供するように構成されているチャンネル制御装置と、前記ハウジング中に配置され、前記チャンネル制御装置に接続され、前記メモリをバックアップするための記憶スペースを提供するように構成されているバックアップ記憶装置とを具備していることを特徴としている。
【発明を実施するための最良の形態】
【０００５】
ここで請求されている本発明は幾つかの実施形態で例示される。これらの例示的な実施形態は図面を参照にして詳細に説明される。これらの実施形態は図面に示されている例示的な実施形態だけに限定されない。同じ参照符号は図面全体を通して類似の部分を表している。  
以下説明する処理は、適切にプログラムされた汎用目的コンピュータ単独で、または特別目的のコンピュータと接続して実行されることができる。このような処理は単一のプラットフォームによって、または分配された処理プラットフォームによって実行されることができる。さらに、このような処理及び機能は、特別目的のハードウェアの形態、または汎用目的またはネットワークのプロセッサによって稼動されるソフトウェアまたはファームウェアの形態で実行されることができる。したがって、図面で示され以下説明される動作ブロックは、特別目的の回路であってもよく、或いはプロセッサで実行されるソフトウェアのセクションであってもよい。このような処理で扱われるデータ、または、このような処理の結果として生成されるデータは、技術では通常であるように任意のメモリに記憶されることができる。例示によって説明すると、このようなデータは所定のコンピュータシステムまたはサブシステムのＲＡＭのような一時的なメモリに記憶されることができる。さらに、又はその代わりに、このようなデータは長期の記憶装置、例えば磁気ディスク、再書込み可能な光学ディスク等に記憶されることができる。ここでの説明のために、コンピュータの読取可能な媒体は、このような既存のメモリ技術と、このような構造及びこのようなデータを表すハードウェアまたは回路を含めた任意の形態のデータ記憶機構を含むことができる。
【０００６】
図１は、本発明の１実施形態によるデータ操作装置（ＤＭＤ）100の高レベルの機能ブロック図を示している。ＤＭＤ100は、ＳＣＳＩチャンネル制御装置またはファイバチャンネル制御装置であることのできるチャンネル制御装置140と、技術内で利用可能な他のインターフェース制御装置上に、メモリ120のデータ記憶及びアクセスを制御するメモリ制御装置110と、バックアップ記憶システム130と、パワーＰＣ（210）及びバッテリシステムのような低電力ＣＰＵ150を具備している。ＤＭＤ100中のＳＣＳＩ／ファイバ／インターフェースチャンネル制御装置140は外界とのインターフェースを行うためのものである。ＤＭＤ100と外界との間の相互動作特性は、ＤＭＤ100が配備される目的と、配備の文脈におけるＤＭＤ100の機能的役割にしたがうことができる。例えば、ＤＭＤ100が高速度の固体ディスク記憶をエミュレートするために配備されるとき、ＳＣＳＩ／ファイバ（または技術内の他のインターフェース）チャンネル制御装置140は１以上のホストシステムとインターフェースすることができる。この場合、ＤＭＤ100はＳＣＳＩ／ファイバチャンネル制御装置140を通して、ホストシステムからデータリクエストを受信し、その後、リクエストされたことに基づいて、高速度でデータをアクセスする。ＤＭＤ100が指定されたアプリケーションを実行するためのスレーブデータ操作装置として配備されるとき、これはＳＣＳＩ／ファイバインターフェースチャンネル制御装置140を介して、マスターサーバとインターフェースすることができ、マスターサーバは例えばＤＭＤ100に記憶されているデータ中で大量の問い合わせ検索を行うためにＤＭＤ100を呼び出すことができる。
【０００７】
ＤＭＤ100では、チャンネル制御装置140はＳＣＳＩまたはファイバチャンネル或いはデータバスへのその他のインターフェースにアクセスするための共通の駆動装置を提供できる。即ち、ＤＭＤ100の各構成は同一の駆動装置を使用していずれかの任意の共通のインターフェース制御装置を配備できる。制御装置の配備は、配備されたＤＭＤプロダクトが使用される位置および態様にしたがって決定されることができる。
【０００８】
共通の駆動装置はＵｌｔｒａ320にしたがうことのできるＳＣＳＩインターフェースをサポートすることができ、Ｆａｔ  ＳＣＳＩ、Ｕｌｔｒａ  ＳＣＳＩ、Ｕｌｔｒａ２  ＳＣＳＩ、Ｕｌｔｒａ160  ＳＣＳＩとは後方の適合性を有する。１６ビットの並列のＳＣＳＩバスは毎秒１６０メガの転送を行うことができ、これは３２０Ｍバイト／秒の同期データ転送レートを生成することができる。共通の駆動装置はまた二重の２Ｇビットファイバチャンネル（ＦＣ）インターフェースをサポートすることができ、１ＧビットのＦＣとの後方の適合性を提供する。ＤＭＤ100はまた商用の回線インターフェース（ＣＬＩ）用のＲＳ−２３２インターフェース（図１には示されていない）を提供することができる。
【０００９】
チャンネル制御装置により受信されるデータリクエストはメモリ制御装置110に導かれ、メモリ制御装置110はその後、データリクエストを処理する。データリクエストは読取リクエストまたは書込みリクエストを含むことができ、これは例えば新しいデータのピースを書込むか、既存のデータのピースを更新することを含んでいる。データリクエストが受信されるときのシステム状態にしたがって、メモリ制御装置110は、適切な記憶装置からのデータリクエストを実行できる。例えば、メモリ制御装置110は、メモリ120から、バックアップ記憶装置130から、又はその両者からリクエストされたデータアクセスを直接実行することができる。
【００１０】
データリクエストが終了されるとき、ＤＭＤ100は、チャンネル制御装置140を通って、応答を、基本をなすリクエストしたホストシステムへ返送する。応答には、リクエストまたは書込み確認に基づいてＤＭＤ100から読取られたデータのピースを含むことができ、この応答はＤＭＤ100に書込まれるようにリクエストされたデータが、リクエストされたように書込まれたことを示す。読取リクエストに対する応答はまた、読取動作が成功したことを示す類似の確認を含むことができる。
【００１１】
ＤＭＤ100は異なる目的で配備されることができる。例えば、これは標準的な低プロフィールの3.5”高密度ディスク（ＨＤＤ）をエミュレートするために使用されることができる。この場合、これはＳＣＳＩ／ファイババスを介して、このような標準的な装置としてそれ自体を外界に対して識別でき、それによって外界からの相互動作するパーティがＤＭＤ100と相互動作するための適切な標準及び広く利用可能な装置または駆動装置を呼び出すことができる。ＤＭＤ100はその後、装置が固体ディスク（ＳＳＤ）として使用されることを可能にするため、固体メモリ120を使用することができる。
【００１２】
メモリ制御装置110はメモリ120で実行される動作を制御する。通常の状態下では、ホストシステムからのデータリクエストはメモリ120に関して実行される。メモリロードがまだ終了されていないときのようなある状態では、データアクセス動作はメモリ120以外のどこかから実行される必要がある可能性がある。例えばＤＭＤ100が回復システム状態にあるとき、読取リクエストは一時的にバックアップ記憶装置130から実行されることができる。この場合、パワーＰＣ（210）を通して、メモリ制御装置110はまたバックアップ記憶装置130で実行されるデータ動作を制御できる。メモリ制御装置110に関する詳細を図２及び３を参照して説明する。
【００１３】
バッテリ170と関連してバックアップ記憶装置130は自蔵されたおよび非揮発性バックアップ記憶装置をＤＭＤ100に提供する。このような記憶プロセスは、例えば、ＤＭＤ100への電力が低いか中断しているとき、メモリ120に記憶されているデータをバックアップするために使用されることができる。バックアップ記憶装置130はまた診断手順の期間中に得られた診断情報の記憶または記録に使用されることができ、それによってこのような記録された診断情報は、これが例えばシステムの問題を決定するために必要とされるときオフラインで検索またはアクセスされることができる。このような記憶スペースはまたメモリロードがまだ終了していないときに転移メモリスペースとしても使用されることができる。この特徴に関する詳細を図４及び８を参照して説明する。
【００１４】
ＤＭＤ100中のバッテリシステム170はＤＭＤ100に対してオフライン電力を提供する。バッテリシステムは、パワーが不変的に低いか遮断されているとき、メモリからバックアップ記憶装置130へのデータのバックアップを容易にするために重要である可能性がある。バッテリシステムに関する詳細を図５を参照して説明する。
【００１５】
メモリ120は１以上のメモリボード上に組織化された複数のメモリバンクを具備することができる。各メモリバンクは固定したメモリ容量およびダイナミックランダムアクセス（ＤＲＡＭ）を提供できる。異なるメモリバンクはコヒーレントな方法でアドレスされることができる。メモリ120はまた複数の論理装置番号（ＬＵＮ）構造に組織され、それぞれのこのような構造は可変のブロックサイズをサポートできる。メモリ割当ては種々の規準にしたがってメモリ制御装置110により実行されることができる。メモリ組織に関する詳細を図５および７を参照して説明する。
【００１６】
図２は本発明の１実施形態によるメモリ制御装置110の高レベルの機能ブロック図を示している。メモリ制御装置110はプロセッサ210、ＰＣＩＸバスインターフェース（Ｉ／Ｆ）250、エラー補正回路（ＥＣＣ）270を有するＤＲＡＭ制御装置260、ＤＲＡＭコネクタ280を備えている。プロセッサ210は市販の汎用目的の低電力中央処理装置（ＣＰＵ）を使用して実現されることができる。例えばＩＢＭ社の４００ＭＨｚの３２ビットパワーＰＣ405GPrマイクロ制御装置がプロセッサ210として使用されることができ、これは４００ＭＨｚのクロックレートで６００ＭＩＰＳが可能な実時間クロック240を有する。３２ビットパワーＰＣ405GPrマイクロ制御装置（プロセッサ210）はプロセッサローカルバス上に単一の装置を有し、これはある量（例えば３２ＭＢ）のＳＤＲＡＭ（220）に３２ビットのバス幅を提供する。プロセッサ210はまたローカルバス上にその固有のブートフラッシュ装置（230）を有し、これはある量（例えば３２ＭＢ）の非揮発性フラッシュメモリに１６ビットのバス幅を提供する。実時間クロックは、タイムスタンプエラーログ、バッテリ充電のための長い間隔のタイミング、電力損失濾波等のような異なる目的のために設けられることができる。
【００１７】
ＰＣＩＸバスＩ／Ｆ250はＰＣＩＸバスの転送レートおよびバースト長を、メモリ120に必要な転送レートおよびバースト長（例えば二重のデータレート同期ダイナミックランダムアクセス（ＤＤＲ  ＳＤＲＡＭ））に適合するために使用されることができる。ＤＲＡＭ制御装置260はメモリアクセスに関する種々の機能を行うことができる。例えば、ＥＣＣ回路270を通して、単一ビットエラー補正および二重ビットエラー検出を行い、メモリ120からの６４ビットデータにわたって８ビットＥＣＣをサポートできる。ＤＲＡＭ制御装置260はメモリエラーを検出したときはいつでもプロセッサ210に対して中断信号を生成することもできる。さらに、リフレッシュサイクルおよびリフレッシュサイクルタイミングを提供することもできる。１実施形態では、ＤＲＡＭ制御装置はまた、メモリモードを制御するために信号をメモリバンクに送信することによって、プロセッサ210により制御される電力節約戦略を実行することができる。これについては図３を参照して詳細に説明する。ＤＲＡＭコネクタ280はメモリ制御装置110とメモリ120との間の物理的な接続を行う。
【００１８】
図３は本発明の１実施形態によるプロセッサ210の高レベルの機能ブロック図を示している。プロセッサ210は、そこにインストールされて稼動するオペレーティングシステム300と、初期化装置365と、ＰＣＩＸバスインターフェース330と、データアクセスリクエストハンドラ335と、メモリ状態制御装置340と、回復機構345と、メモリバックアップハンドラ350と、読取リクエストハンドラ355と、書込みリクエストハンドラ360とを使用する。プロセッサ210は種々の診断ルーチンを実行する診断機構305と、エラーメッセージをバックアップ記憶装置130に書込むためのエラー記録機構310も含むことができる。
【００１９】
オペレーティングシステム300はＬｉｎｕｘ（登録商標）のような市販の製品であってもよい。システムのスタートップ（またはリセット）時に、オペレーティングシステム300はバックアップ記憶装置130からロードされることができる。ブート時に、オペレーティングシステム300は種々の初期化を実行するために初期化装置365を呼び出すことができる。初期化装置365はメモリアレイ、バックアップ記憶装置、ＳＣＳＩ／ファイバ／他のインターフェースシステムの初期化を行うことができる。これらの装置のブート画像は初期化期間中にそれぞれの装置にダウンロードされることができる。初期化された装置が適切に機能していることを確実にするために、初期化装置365はある診断ルーチンを実行するために診断機構305を呼び出すことができる。
【００２０】
診断機構305は、幾つかの予め定められた診断構造（320）にしたがって診断ルーチンを実行できる。このような構造はアプリケーションの要求を満たすためにダイナミックに改訂されることができる。ＤＭＤ100にコンポーネントが付加されるか、そこから除去されるとき、診断構造はそれに従って変更される必要がある。例えば、さらに多くのメモリボードが付加されるならば、診断の構造は付加的な装置を反映することができる。
【００２１】
診断機構305が診断ルーチンを実行するとき、試験されるように構成された装置に信号を送り、その後、試験されたコンポーネントからの応答を幾つかの予想された結果325と比較する。測定された結果が予想された結果と異なるならば、エラーメッセージが発生されることができ、エラー記録機構310は診断情報をバックアップ記憶装置130中に記録するために呼び出されることができる。幾つかの実施形態では、診断機構305はオペレーティングシステム300のシェルを介して手作業の付勢（302）によって呼び出されることもできる。
【００２２】
診断が適切に終了されたならば、初期化装置365は種々の駆動装置からの信号を受信するために登録でき、バックアップ記録装置130からメモリ120へのデータのコピーを含めた復旧動作を行うために回復機構345を呼び出すことができる。復旧動作が終了されるとき、初期化装置365はその後、システム状態をデータアクセス動作に適切な状態に変化できる。
【００２３】
ＤＭＤ100のシステム状態は複数のフラグ315を通して表明されることができる。例えば初期化装置365がシステム状態を回復へ変更するとき、システムがデータを復旧しているか、またはメモリロードが実行されていることを示す“回復”フラグ315-1を設定することができる。回復機構345がメモリの負荷（ロード）を終了するとき、メモリロードが終了されたことを示す同じフラグ315-1をリセットすることができる。同様に、システムがバックアップ動作を実行しているならば（例えばメモリ120からバックアップ記憶装置130へデータを移動するならば）、“バックアップ”フラグが設定されることができる。異なるシステム状態はデータが現在記憶されている場所を示すことができる。それ故、システム状態に応じて、データリクエストは異なって処理されることができる。
【００２４】
ＰＣＩＸバスインターフェース330は制御装置140、バックアップ記憶装置130、およびメモリアレイ120と通信するために使用される。制御装置140がホストシステムからメモリ制御装置110へデータリクエストを転送するとき、そのデータリクエストはＰＣＩＸ接続を介して制御装置140と、プロセッサ210のＰＣＩＸバスインターフェース330との間で通信される。
【００２５】
データリクエストを受信するとき、ＰＣＩＸバスインターフェース330はデータリクエストをデータアクセスリクエストハンドラ335へ送信する。データアクセスリクエストハンドラ335はそのリクエストを解析し、その後、リクエストが読取リクエストであるならば、読取リクエストハンドラ355を付勢し、リクエストが書込みリクエストであるならば、書込みリクエストハンドラ360を付勢する。システム状態にしたがって、読取及び書込みリクエストハンドラ355、360は異なった動作を行うことができる。例えばデータ読取リクエストが回復動作（メモリロード）が終了される前に受信されるならば、読取リクエストハンドラ355は、読取命令をメモリ120へ送る代わりに、バックアップ記憶装置130へ導くことができる。データ書込みリクエストがメモリロードが終了される前に受信されるならば、書込みリクエストハンドラ360は、書込み命令をメモリ120とバックアップ記憶装置130の両者へ送り、その後、バックアップ記憶装置130からのみ確認を受信する。
【００２６】
メモリバックアップハンドラ350はメモリのバックアップ動作を実行する。このハンドラは、持続的な電力損失が検出されるとき、或いはバッテリの電力があるレベルまで低下したときのような、あるシナリオにおいて付勢される。これが付勢されるとき、システム状態がバックアップシステム状態に転移することを示す“バックアップ”フラグを設定することができる。このシステム状態下で、ＤＭＤ100はホストシステムから受信されたデータリクエストを拒否することができる。このシステム状態は、例えば定常の電力が戻ったことが検出されるまで変化できない。
【００２７】
メモリ状態制御装置340はメモリバンクの電力節約方式を実行できる。本発明の１実施形態では、電力消費およびしたがって熱発生を減少させるために、ＤＭＤ100は電力節約方式を使用し、その方式では、異なるメモリバンクが異なるモードに置かれ、そのうちのいくつかは低い電力消費をもたらす。電力節約方式の構成はシステム状態に応じている。幾つかの実施形態では、システムが“標準”または“回復”モードであるとき、プロセッサ210はメモリ状態制御装置340を通して、１つのアクチブバンクを除く全てのメモリバンクを“休眠”または“パワーダウン”モードにする。ＤＤＲ  ＳＤＲＡＭメモリにより、ウェイクアップ時間は（ＳＤＲ  ＳＤＲＡＭの３０マイクロ秒と比較して）約３マイクロ秒であることができる。このような非常に短いウェイクアップ時間はさらに高速度の記憶アクセスを容易にする。“休眠”モードにあるとき、インアクチブなメモリバンクは依然としてクロッキングを受信できる。電力節約方式はまた、標準的なサイズのＤＤＲチップフォームファクタのスペースにおける記憶容量密度を増加するために開発されている特別なＤＤＲメモリ120のチップにも適用される。この特別なＤＤＲメモリチップは、ダイが物理的に単一フォームファクタ内に位置されているが、各ダイが単一チップとしてアドレスされることを可能にする方法で、多数のメモリダイのスタックにより開発される。
【００２８】
システムが“バックアップ”モードであるとき、プロセッサ210はさらに、インアクチブなメモリバンクへのクロッキングの送信を停止し、インアクチブなメモリバンクを“自己リフレッシュ”動作モードにすることによって電力消費を減少できる。“自己リフレッシュ”モードを出るために長い時間（約２０マイクロ秒）がかかるが、このような長いウェイクアップ時間はバックアップ状態では許容可能である。
【００２９】
図４は、本発明の１実施形態によるバックアップ記憶装置130の機能ブロック図を示している。バックアップ記憶装置130はバックアップ記憶ディスク420およびバックアップディスク制御装置410を含んでいる。制御装置410はＰＣＩＸバスに接続され、ディスク420との間のデータの記憶およびアクセスの制御を行う。ディスクは回転ディスクまたは高密度ディスク（ＨＤＤ）として構成されることができる。ディスクの容量はアプリケーションの要求にしたがって決定されることができる。バックアップ記憶装置130はバックアップ目的だけではなく、メモリロードがまだ終了されていないときのメモリとして、記録診断情報またはエラーメッセージ、或いはＤＤＲ120メモリに書込まれるミラーデータとして使用されるような他の目的でも使用されることができる。
【００３０】
通常のシステムでは、典型的な回復期間は単位ギガバイト当り１乃至２分間の範囲である。回復期間中、システムは典型的に、任意のデータリクエストに応答することはできない。これは遅延を生じる。本発明の幾つかの実施形態では、バックアップ記憶装置130はメモリのロードが終了される前にメモリとして使用されるので、それは遅延を除去する。さらに、１実施形態では、ＤＭＤ100はその固有のＳＤＲＡＭを有するＬｉｎｕｘオペレーティングシステム下で動作しており、これはさらにこの動作速度を改良する。例えばメモリの１２ギガバイトでは、動作を終了するために約５分間かかる可能性がある。メモリのロードの終了前に、メモリとしてバックアップ記憶装置130を使用することに関する詳細を図８、１５、１９を参照して説明する。
【００３１】
バックアップ記憶装置130はまた、故障の場合のエラーメッセージ、診断ルーチンが実行されるときに得られる診断情報をログするために使用されることもできる。システムの故障の場合、バックアップ記憶装置130中にログされているエラー情報は故障の原因を評価するために除去されることができる。
【００３２】
図５は、本発明の１実施形態によるバッテリシステム150の機能ブロック図を示している。バッテリシステム150は組込みのガスゲージ540、ＤＣ−ＤＣ変換器510、モニタ530、バッテリ充電器520を具備している。モニタ530はガスゲージ540を通して、バッテリ500の状態を観察する。監視結果は、システム状態が変更されるのを必要とするか否かの決定に使用されることができる。例えばバッテリ電力が持続的に低下し、ある低いしきい値に到達すると、システム状態は“正常”状態から“バックアップ”状態へ変更されうことができる。
【００３３】
バッテリ500は７．２ｖのようなある電圧を出力できる。バッテリ充電器520はこれが必要とされるとき、バッテリの再充電を行う。ＤＣ−ＤＣ変換器510は例えば７．２ｖのバッテリ出力電圧または１２ｖのＳＣＳＩ電力を、システムで必要とされる異なる電圧に変換する。例えばＤＣ−ＤＣ変換器510は７．２ｖまたは１２ｖの入力電圧を採取して、１．２ｖ、１．２５ｖ、１．８ｖ、２．５ｖ、３．０ｖまたは３．３ｖに変換できる。
【００３４】
本発明の幾つかの実施形態では、バッテリシステム150はメモリ制御装置110中の汎用目的のプロセッサ210により制御されることができる。監視方式はバッテリの寿命を延長させる目的で、汎用目的のプロセッサ210の制御下で、実行されることができる。この方式下では、モニタ530はバッテリ500の電力レベルを監視する。観察された電力レベルは汎用目的のプロセッサ210へ送信される。電力レベルがあるレベル（例えばフルパワー）に到達するとき、汎用目的のプロセッサ210は電力がある低いレベル（例えば９０％）に低下するまで、充電を停止できる。これによって、これが既に（バッテリ寿命を短くすることで知られる）フルパワーレベルであるとき、バッテリの連続的な充電が阻止される。さらに、監視された電力レベルが低いしきい値に到達するとき、汎用目的のプロセッサ210は装置の運転を自動的に停止させることができる。
【００３５】
図６は、本発明の１実施形態によるメモリ120の例示的な組織を示している。メモリ120は１以上のメモリボードを備えることができる。各メモリボードは複数のメモリバンクを含むことができる。例えば１つのメモリボードはメモリバンク610-1、610-2、610-3、620-1、620-2、620-3を含むことができる。別のメモリボードはメモリバンク630-1、630-2、630-3、640-1、640-2、640-3を含むことができる。
【００３６】
各メモリボードはまた複数のレジスタおよび、位相ロックループ（ＰＬＬ）クロックのようなクロックを含むことができる。したがって、１つのメモリボードはクロッキングを各メモリバンク610-1、610-2、610-3、620-1、620-2、620-3へ提供するためにチップ選択／クロック選択装置610と620を含んでいる。他のメモリボードはクロッキングを各メモリバンク630-1、630-2、630-3、640-1、640-2、640-3へ提供するためにチップ選択／クロック選択装置630と640を含んでいる。
【００３７】
メモリ120は複数のＬＵＮ構造に論理的に組織化されることもできる。ＤＭＤ100は、可変のブロックサイズを処理できる多数のＬＵＮ構造をサポートできる。異なるＬＵＮ構造は異なるブロックサイズを促すことができる。さらに、各ＬＵＮ構造は異なるブロックサイズをサポートすることができる。このような能力によって、ＤＭＤ100はそれぞれあるブロックサイズを備えている多数の記憶装置を有するように見えることができる。これによってＤＭＤ100は異なるブロックサイズを必要とするホストシステムとインターフェースすることが可能である。
【００３８】
可変のブロックサイズがサポートされるとき、必要とされるブロックサイズを有するホストシステムからのデータリクエストは、最初に、一致するブロックサイズを有するＬＵＮ構造にマップされることができる。図７は本発明の１実施形態による種々のフラグ315および多数のＬＵＮ構造700に関するデータアクセスリクエストハンドラ335の高レベルの機能ブロック図を示している。前述したように、データリクエストは（例えばメモリ120から、バックアップ記憶装置から、又はその両者から）の異なる内部記憶媒体中で処理されることができ、システム状態に基づいて決定が行われることができる。さらに、データリクエストが処理される場所に応じて、適切なＬＵＮ構造がしたがって識別されることができる。
【００３９】
図７に示されている例示的な実施形態では、メモリは例えばＭ個のＬＵＮ構造、即ちＬＵＮ１  700-1，ＬＵＮ２  700-2，…，ＬＵＮＭ  700-Mに組織化される。データアクセスリクエストハンドラ335は、システムフラグ検索装置710、ＬＵＮ初期化装置720、システム状態決定装置730、ＬＵＮマッピング機構740、動作装置決定装置750、種々のデータアクセス演算子を具備し、種々のデータアクセス演算子は例えばメモリ読取演算子760-1、メモリ書込み演算子760-2、バックアップ記憶読取演算子770-1、バックアップ記憶書込み演算子770-2を含んでいる。
【００４０】
ＬＵＮ初期化装置720は多数のＬＵＮ構造700を初期化することができる。例えば、システムが最初にセットアップされるとき、全てのＬＵＮ構造は統一したまたは標準的なブロックサイズ（例えば５１２バイト）で設定されることができ、この初期ブロックサイズは異なるブロックサイズ値を有するデータリクエストを満足するために後に変更されることができる。例えば、幾つかのシステム（例えばＵｎｉｓｙｓ製品）は１８０バイトのブロックサイズで動作することができ、幾つか（例えばＴａｎｄｅｍ製品）は５１４バイトのブロックサイズで動作することができる。
【００４１】
データリクエストを受信するとき、データアクセスリクエストハンドラ335は最初に、システムフラグ検索装置710を介して、フラグ315にアクセスすることができ、これはシステムの動作状態を示している。システムフラグ検索装置710はその後、現在のシステム状態を識別するために、検索されたフラグ値をシステム状態決定装置730へ転送することができる。決定されたシステム状態に基づいて、動作装置決定装置750は、読取／書込み動作がどこの装置（例えばメモリ120またはバックアップ記憶装置130、或いはその両者）から／どこの装置へ行われるかを決定することができる。例えば、システムフラグが標準のシステム状態を示すとき、動作装置決定装置750は動作装置としてメモリ120を選択する可能性があり、即ち読取リクエストのいずれかまたは書込みリクエストであるデータリクエストはメモリ120から処理される。
【００４２】
メモリのロードがまだ終了されていないことを示すシステムフラグ“回復”が出されるとき、オペレーティングシステム決定装置750は読取及び書込みリクエストを異なって処理するように選択することができる。例えば、読取られるデータが依然としてバックアップ記憶装置130にある可能性があるので、読取リクエストはバックアップ記憶装置130から実行されることができる。書込みリクエストに関しては、システムは、データの統合性を確実にするために、同一のデータをメモリ120とバックアップ記憶装置130の両者に書込むことができる。システム状態決定装置730により決定されるシステム状態は、データリクエストを特定のＬＵＮ構造へマップするために、ＬＵＮマッピング機構740により使用されることもできる。
【００４３】
読取／書込み動作がどこから／どこへ実行されるかに関する決定に基づいて、動作装置決定装置750は適切なデータリクエスト演算子を呼び出すことができる。例えば、データ読取／書込みリクエストがメモリ120から処理されるとき、メモリ読取／書込み演算子760-1／760-2が付勢されることができる。データ読取／書込みリクエストがバックアップ記憶装置130から処理されるとき、そのバックアップ読取／書込み演算子770-1／770-2が付勢されることができる。
【００４４】
さらに、ＬＵＮマッピングの結果にしたがって、ＬＵＮマッピング機構740はまた、関連情報を、呼出された演算子へ供給することができる。例えば、ＬＵＮマッピング機構740は、マップされたＬＵＮ構造に関する情報を、付勢された演算子に転送することができる。
【００４５】
付勢された演算子が幾つかのデータ動作命令を適切な装置へ送信し、データ動作が終了された後、その装置から応答を受信することができる。このような応答には、（例えばデータが読み取られるとき）データのピース、確認（例えば書込みの確認）、または（例えば読取動作または書込み動作からの）エラーメッセージの返信を含むことができる。応答は動作命令が送信されたそれぞれの装置から来る。例えば、対応する読取リクエストを満足させるためにデータのピースを読み取るとき、読取演算子（メモリ読取演算子760-1またはバックアップ読取演算子770-1）は、（例えばＬＵＮマッピング機構740により決定される特別なＬＵＮ構造内の）適切なアドレスと共に読取命令を、基本をなす動作装置へ送信することができる。読取が終了されるとき、読取演算子は幾つかの確認メッセージと共に、または確認メッセージなしに、動作装置から読取られたデータを受信できる。受信されたデータ及び確認は、それらが存在するならば、リクエストしているホストシステムヘ転送されるように、ＰＣＩＸバスインターフェース330（図３参照）へ送信される。動作中にエラーが生じたとき、読取演算子もまたエラーメッセージを受信し転送することができる。
【００４６】
書込み動作が呼び出されるとき、動作がメモリ120のみから（例えば正常のシステム状態において）、またはメモリ120とバックアップ記憶装置130の両者から（例えば回復システム状態において）処理されるかに応じて、書込み演算子は異なる動作をすることができる。正常のシステム状態ではメモリ書込み演算子760-2が書込み動作のために呼出される。メモリ書込み演算子760-2は最初に、書込まれるデータと共に書込み命令を送信し、その後、メモリ120から確認またはエラーメッセージを受信するのを待機する。応答を受信すると、メモリ書込み演算子760-2は、受信された情報をＰＣＩＸバスインターフェース330へ転送する。
【００４７】
（以下の図８を参照して説明する）幾つかの他のシステム状態では、書込み動作はメモリ120とバックアップ記憶装置130との両者で行われる。この場合、メモリ書込み演算子760-2とバックアップ書込み演算子770-2の両者が呼び出される。両方の書込み演算子は、書込み命令（例えば書込む場所）と共に、書込まれるデータをそれらのそれぞれの動作装置（即ち、メモリ120とバックアップ記憶装置130）へ送信する。メモリ120はバックアップ記憶装置130よりも非常に高速度で動作できるので、バックアップ書込み演算子770-2だけがバックアップ記憶装置130から受信された書込み確認またはエラーメッセージをＰＣＩＸバスインターフェース330へ転送するように構成されることができるが、メモリ書込み演算子760-2もメモリ120からこのような情報を受信できる。
【００４８】
図８は、本発明の１実施形態による、ＤＭＤ100における異なる動作条件下の種々の例示的なシステム状態および転移を示している。状態転移表800は行及び列を含んでいる。行は現在のシステム状態810に対応し、列は現在の状態が異なる状態に転移するか同じシステム状態のままである事象または状態820に対応している。現在のシステム状態が行により表され、事象／状態が基本をなす列により表されるとすると、特定の行及び特定の列に対応する表800の各エントリは、次のシステム状態を表す。
【００４９】
表800では、（１）と符号を付されたブート状態810-1、（２）と符号を付された回復状態810-2、（３）と符号を付されたサービス中のバックアップ状態810-3、（４）と符号を付されたサービス中の状態810-4、（５）と符号を付されたサービス中のバックアップ係属状態810-5、（６）と符号を付された回復バックアップ係属状態810-6、（７）と符号を付されたバックアップ状態810-7、（８）と符号を付されたアイドル状態810-8、（９）と符号を付されたオフ状態810-9を含む９つの例示的なシステム状態が存在する。メモリアレイ故障820-1、バックアップ故障820-2、電力なし820-3、電力オン820-4、バッテリ出力低下／バックアップ820-5、バッテリ出力上昇／バックアップ820-6、電力損失820-7、持続的電力損失820-8、持続的電力帰還820-9を含む、システム状態の転移をトリガーできる種々の事象／状態が存在する。
【００５０】
各システム状態は特定のシステム動作状態を示している。例えば、ブート状態（１）はＤＭＤ100が例えば電力オン、リセットによって、または幾つかのソフトウェア手段を介して、トリガーされるブートプロセスを受けていることを示す。回復状態（２）はＤＭＤ100が、バックアップ記憶装置からメモリへデータを回復しているか、または単にメモリをロードしていることを示している。サービス中バックアップ状態（３）はメモリ120が（例えばメモリ故障、バックアップ用のバッテリが不十分であるため）適切に機能しておらず、データリクエストがバックアップ記憶装置からサービスされていることを示している。サービス中状態（４）はＤＭＤ100が正常の状態下で動作していることを示している。即ち全てのデータリクエストはメモリ120から処理される。
【００５１】
サービス中のバックアップ係属状態（５）はデータリクエストがサービスされているが係属バックアップを有する状態を示すことができる。即ちデータリクエストは依然として、メモリ120から処理されているが、監視され、近い将来にバックアップ手順をトリガーする可能性がある幾つかの状態（例えば電力の低下）が存在する。回復バックアップ係属状態（６）は、システムがメモリのロードを行っており（バックアップ記憶装置からメモリへデータを回復しており）、状態が持続的に悪いならば（例えば持続的な電力損失）、幾つかの既存の状態／事象（例えば電力の損失が）が近い将来にバックアップ手順をトリガーする可能性があることを示している。バックアップ状態（７）は単に、メモリ120からバックアップ記憶装置130へデータを移動することにより、バックアップ手順を実行していることを示している。アイドル状態（８）は、システムが現在アイドルであり、何等のデータリクエストも受取っていないことを示している。オフ状態（９）はＤＭＤ100が現在オフであることを示している。
【００５２】
各システム状態は、データリクエストを処理する方法に関して、ＤＭＤ100に異なる動作をさせることができる。例えば、システム状態中のサービス中状態（４）およびサービス中のバックアップ係属状態（５）では、データリクエストは常にメモリ120からサービスされる。システム状態中の回復状態（２）、サービス中のバックアップ状態（３）、回復バックアップ係属状態（６）では、データリクエストはリクエストの性質および、リクエストされたデータの位置にしたがって、メモリ120、またはバックアップ記憶装置130、或いは両者からサービスされることができる。システム状態中のブート状態（１）、バックアップ状態（７）、アイドル状態（８）、オフ状態（９）では、データリクエストはサービスされない。
【００５３】
システム状態は、ある状態／トリガー事象下で変化する。固定された現在の状態では、ＤＭＤ100は、異なる事象が生じるとき、異なるシステム状態に転移できる。例えば、ブート状態（１）では、メモリの故障（820-1）が生じるならば、システム状態はブート状態（１）からサービス中のバックアップ状態（３）に転移する。即ち、全てのデータリクエストは、メモリアレイの故障のために、バックアップ記憶装置130から処理される。ブート期間中にバックアップ記憶装置130の故障（820-2）が生じるならば、ブートプロセスはバックアップ記憶装置130なしでは、さらに動作することができないので、システム状態はブート状態（１）からアイドル状態（８）へ転移できる。現在のシステム状態が正常（サービス中状態（４））であり、電力損失（820-7）が検出されたならば、システム状態はサービス中のバックアップ係属状態（５）へ転移できる。この状態では、システムは依然としてサービス中であるが、可能な係属バックアップが存在する。この状態では、電力損失が持続している（820-8）ならば、システム状態はさらにバックアップ状態（７）に転移する。空欄のエントリを有しているあるセルが表800に存在しており、これは現在の状態では、列により表されている基本をなす事象が適用されないことを示している。例えば、システムがオフ状態であるとき、メモリアレイの故障820-1およびバックアップ記憶装置の故障820-2のような、ある事象はシステム状態に影響しない。
【００５４】
図９は、本発明の１実施形態によるＤＭＤ100の異なるコンポーネントの例示的な組織的配置900を示している。例示的な組織的配置900はＳＣＳＩ／ファイバ制御装置ボード（ＳＣＢ）910、ＤＲＡＭ制御装置ボード（ＤＣＢ）940、メモリボード（ＭＢ）950、バックアップ記憶スペースを提供する高密度ディスク930、バッテリ920を含む５つの別々の物理的部分を含んでいる。
【００５５】
前述した同じ論理組織の幾つかのコンポーネントは異なるボード上でグループ化されることができる。例えば、バックアップ記憶ディスク制御装置410は、取付け（ＡＴＡ）制御装置（７）を使用して実現されることができ、図９に示されている例示的な配置では、これは（例えば（（９）として符号を付されている）東芝1.8” ２０ＧＢの高密度ディスクを使用して構成される）バックアップ記憶ディスク930から物理的に別々に配置されることができる。同様に、ＤＣ−ＤＣコンバータ510（図５参照）、バッテリ充電器520、及びモニタ530は、バッテリ500およびガスゲージ540とは分離されてＳＣＢ910上に配置されてもよい。サイズ、熱消費、コンポーネントが容易に置換されることができる位置に配置される必要があるか否かのような、論理的または機能的な組織化の考察以外の要因に基づいて、例示的な配置が行われることができる。その代わりに、またはそれに加えて、物理的な組織的配置は、システム全体のコンパクトさに関する考察に基づいて設計されることができる。
【００５６】
ＳＣＳＩ／ファイバ制御装置ボード（ＳＣＢ）910はＡＴＡ制御装置チップ７と、ＳＣＳＩ／ファイバ制御装置チップ６と、電力管理装置および変換器チップ３とを含んでおり、電力管理装置および変換器チップ３はＤＣ−ＤＣ変換器、バッテリ充電器、モニタを含んでいる。ＤＲＡＭ制御装置（ＤＣＢ）940は、汎用目的のプロセッサチップ（例えば３２ビットの４０５ＧＰｒ）12、ＳＤＲＡＭチップ16、ブートフラッシュメモリ17、実時間クロック18、フィールドプログラム可能なゲートアレイ（ＦＰＧＡ）チップ11を含んでおり、このフィールドプログラム可能なゲートアレイ（ＦＰＧＡ）チップ11はＰＣＩＸバスＩ／Ｆ11-1およびＥＣＣ回路11-2を有するＤＲＡＭ制御装置の両者としてプログラムされている（図２を参照して説明）。
【００５７】
各ボードはまた、異なるボード及びコンポーネント間での接続を容易にするための、ある異なる部分を含むことができる。例えばＳＣＢ910は、ＡＴＡ制御装置チップ７とバックアップディスク９との間の接続を容易にするＡＴＡコネクタ８と、ＳＣＢ910とＤＣＢ940との間のＰＣＩＸ接続を容易にするＰＣＩＸコネクタ10と、ＳＣＳＩ／ファイバ制御装置とＳＣＳＩ／ファイババックプレーン（１）との間の物理的な接続を行うＳＣＳＩ／ファイバコネクタ２と、ＳＣＢ910をバッテリ５へ接続するバッテリコネクタ４とを含んでいる。同様に、ＤＣＢ940は、ＳＣＢ910上のＰＣＩＸコネクタへの接続を容易にする対応するＰＣＩＸコネクタ10と、ＤＲＡＭ制御装置11-2とメモリボード950との間の接続を行うＤＲＡＭコネクタ19と、外部とＤＭＤ100との間に直列接続点を設けるＲＳ232コネクタと、システム状態およびアクティビティを示す手段を与えるＬＥＤ灯14と、外部からシステムをリセットする要求を満たすリセットボタン15とを含んでいる。
【００５８】
１実施形態にしたがって、ＦＰＧＡ11はＰＣＩＸコネクタ10に直接接続されている。これによって、ＤＭＤ100は汎用目的のプロセッサ12を通らずに高速度の記憶アクセスを実現するためにその搭載ＦＰＧＡを通してデータ転送を行うことが可能である。さらに、ＰＣＩＸコネクタ10もまたＳＣＳＩ制御装置６に接続されているので、ＦＰＧＡ11は、汎用目的のプロセッサ12を通らずに、直接、外部ソースとの間でデータを転送することができる。このことにより、記憶装置が高速度でアクセス可能であるだけでなく、共用もされることができる。さらに、汎用目的のプロセッサ12は、商用のオペレーティングシステム（例えばＬｉｎｕｘ）と共に配備される市販のＣＰＵを使用して構成されることができるので、ＤＭＤ100は完全なコンピュータであり、これは通常の汎用コンピュータで通常動作する種々のアプリケーションをサポートできる。この場合、アプリケーションは汎用目的のプロセッサ12で動作でき、アプリケーションに必要なデータはプロセッサ12のＳＤＲＡＭに転送されることができる。
【００５９】
図１０乃至１３は、本発明の１実施形態によるメモリボードとそれらの内部組織の例示的な配置を示している。１実施形態では、メモリ120は、それぞれ３または６つのメモリバンクを含むことができる１以上のメモリボードを具備することができる。１つのメモリボード内および異なるメモリボード内の異なるメモリバンクは、統一したアドレス及びクロッキングを行うために、ある方法で接続されることができる。図１０は２つの例示的なメモリボード、即ちメモリボード０の1010とメモリボード１の1020がＤＣＢ940上のＤＲＡＭ制御装置と接続される態様を示している。メモリボード０の1010は６つのメモリバンク、即ち、バンク０の1010-1、バンク１の1010-2、バンク２の1010-3、バンク３の1010-4、バンク４の1010-5、バンク５の1010-6を有している。６つのバンクは共に連結され、メモリボードコネクタ1005-1を通してＤＣＢ940に接続されている。同様に、メモリボード１の1020は６つのメモリバンク、即ち、バンク０の1020-1、バンク１の1020-2、バンク２の1020-3、バンク３の1020-4、バンク４の1020-5、バンク５の1020-6を有している。メモリボード１の1020上の６つのバンクは同様に共に連結され、メモリコネクタ1005-2を介してメモリボード０の1010に接続されることができる。メモリボード１の1020はメモリボード０の1010を通してＤＣＢ940に接続されている。
【００６０】
メモリボードコネクタ1005-1と1005-2は異なるタイプの信号通過を可能にする。例えばこれはデータの通過を可能にする。これはまた、アドレス情報の通過を可能にできる。さらに、これは制御信号の通過を可能にする。幾つかの実施形態では、メモリボードコネクタは、６４ビットデータ及び８ビットＥＣＣと、データストローブと、データマスク信号とを有する７２ビットデータバスを含んでいる。これらは類似した方法で経路を設定されることができる。メモリボードコネクタはまたアドレスバスと、制御信号用の付加的なパスも含んでいる。アドレス及び制御信号はレジスタバッファによって各ボードで終端されることができ、このレジスタバッファはボードに特有のクロックによりクロックされることができる。
【００６１】
図１１は、本発明の１実施形態によるメモリボードのレジスタバッファの例示的な配置を示している。図１１では、各メモリボードは１つのレジスタバッファを有する。メモリボード０  1010はレジスタバッファ1110を有し、メモリボード１  1020はレジスタバッファ1120を有する。それぞれ基本を成すメモリボードに指定されたアドレス及び制御信号を受信するために、異なってクロックされることができる。各メモリボードは異なるクロック（ＣＫ）、クロックエネーブル（ＣＫＥ）信号、チップ選択（ＣＳ）信号を使用することができる。各メモリバンクは別々のＣＫＥとＣＳ信号を有することができる。各メモリボードは、位相ロックループ（ＰＬＬ）クロックとして構成されることができる１以上のクロックを有することができる。
【００６２】
図１２は、本発明の１実施形態によるメモリボード中のＰＬＬクロックの例示的な配置を示している。この例では、メモリボード1200は２つのＰＬＬクロック1210と1220とを有し、それぞれ例えば３つのメモリバンクとして動作する。例示的な実施形態では、ＰＬＬクロック1210はクロッキングバンク３の1200-4と、バンク４の1200-5と、バンク５の1200-6との機能を行い、ＰＬＬクロック1220はクロッキングバンク０の1200-1と、バンク１の1200-2と、バンク２の1200-3の機能を行う。
【００６３】
ＤＣＢ−ＭＢ−ＭＢを横切って通過する経路選択信号に適応するために、メモリボードはピンシフトを容易にするように設計されることができる。本発明の１実施形態による２個のメモリボード間の１つの例示的なピンシフト方式が図１３に示されている。６個のメモリバンク（Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ）を有する２個のメモリボード間で信号を経路選択するために、各メモリボードは各側に２８個のピンを有することができる。メモリボード０の1010をＤＣＢ940へ接続するために使用される２８個のピンの中で、１４個のピンがＤＣＢ940とメモリボード０の1010との間の信号の経路選択に使用され、他の１４個のピンがＤＣＢ940とメモリボード１の1020との間の信号の経路選択に使用される。
【００６４】
メモリボード０の1010への接続専用である第１のセットの１４個のピンの中で、６個のピンは、６個のメモリバンク（ＣＫＥ０Ａ、ＣＫＥ０Ｂ、ＣＫＥ０Ｃ、ＣＫＥ０Ｄ、ＣＫＥ０Ｅ、ＣＫＥ０Ｆ）のそれぞれのＣＫＥ信号用であり、６個のピンは、６個のメモリバンク（ＣＳ０Ａ、ＣＳ０Ｂ、ＣＳ０Ｃ、ＣＳ０Ｄ、ＣＳ０Ｅ、ＣＳ０Ｆ）のそれぞれのＣＳ信号用であり、２個のピンは２つのＰＬＬクロックをクロッキングするためのものであり、ここで、ＰＬＬ1310のクロッキング用のＣＬＫ０ＡＢはバンクＡ、Ｂ、Ｃに応答し、ＰＬＬ1320のクロッキング用のＣＬＫ０ＣＤはバンクＤ、Ｅ、Ｆに応答する。これらのピンは（第１の位置として最も右側から開始する）（ＣＫＥ０Ａ−ＣＫＥ０Ｆ用の）位置７−１２と、（ＣＫＥＡＢとＣＫＥ０ＣＤ用の）位置１５−１６と、（ＣＳ０Ａ−ＣＳ０Ｆ用の）位置１７−２２に位置される。
【００６５】
残りの１４個のピンはＤＣＢ940とメモリボード１の1020とを接続するためのものである。位置１−６の６個のピンは、メモリボード１の1020上の６個のバンクのクロックエネーブル信号ＣＫＥ１Ａ−ＣＫＥ１Ｆ用のものであり、位置１３−１４の２個のピンは（メモリボード１の1020のそれぞれクロッキングバンクＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆに対して応答する）２つのＰＬＬクロック1330と1340のための２つのクロッキング信号ＣＫＥ１ＡＢ−ＣＫＥ１ＣＤ用のものであり、位置２３−２８の別の６個のピンは、第２のボード1020上の６個のバンクに対応するチップ選択信号ＣＳ１Ａ−ＣＳ１Ｆ用のものである。第２のメモリボード1020に専用の信号は、対応する信号が第１のメモリボード1010へ経路選択される同じピン位置に到達するように、第１のメモリボード1010を通って導かれる。即ち、クロックエネーブル信号ＣＫＥ１Ａ−ＣＫＥ１Ｆは（ＣＫＥ０Ａ−ＣＫＥ０Ｆの位置と同一の）位置７−１２においてメモリボード１の1020へ経路設定され、クロッキング信号ＣＬＫ／ＡＢおよびＣＬＫ／ＣＤは（ＣＬＫ０ＡＢおよびＣＬＫＣＤに対して同一の）位置１５−１６においてメモリボード１の1020へ経路設定され、チップ選択信号ＣＳ１Ａ−ＣＳ１Ｆは（ＣＳ０Ａ−ＣＳ０Ｆと同一の）位置１７−２２においてメモリボード１の1020へ経路設定される。
【００６６】
図１４ａは、本発明の１実施形態によるＳＣＳＩ制御装置ボードＳＣＢ1400の例示的な物理的レイアウトを示している。ＳＣＢ1400は、４５６のピンを有する53C1030TのようなＳＣＳＩ制御装置チップ1404、ＳＣＳＩ制御装置から熱を抽出するために、ＳＣＳＩ制御装置の近く（例えばＳＣＳＩ制御装置の上部の）に置かれた随意選択的なヒートシンク1401、チップHP1371NのようなＡＴＡ制御装置1406、東芝1.8”ＨＤＤディスクのようなバックアップ記憶ディスク1403、（ＨＤＤディスク1403の下の）ＡＴＡコネクタ1409、バッテリモニタ及び充電器を有するＤＣ−ＤＣ電力変換器1402、ホストシステムがＳＣＳＩ制御装置と通信するためのホストＳＣＳＩコネクタ1408（またはＳＣＳＩバックプレーン）、ＳＣＳＩバックプレーンをＳＣＳＩ制御装置へ接続するＳＣＳＩコネクタ1408-1、1408-2、1408-3を含んでいるが、それらに限定されない複数のコンポーネントを有している。ＳＣＢ1400は発振器1405、１００個のピン1407-1および1407-2を有する２個のＰＣＩＸコネクタＰＫ５も含むことができる。種々のコンポーネントの例示的なサイズ及びそれらの動作電力レベルが図１４ａに示されている。
【００６７】
図１４ｂは、本発明の１実施形態によるＤＲＡＭ制御装置ボードまたはＤＣＢ1410の例示的な物理的レイアウトを示している。ＤＣＢ1410は、４５６個のピンを有する405GPrのような汎用目的のプロセッサチップ1418、ＳＤＲＡＭチップ1411、フラッシュメモリチップ1412、実時間クロックチップ1413、ＰＣＩＸバスＩ／ＦおよびＤＲＡＭ制御装置としてプログラムされているＦＰＧＡチップ1414、ＲＳ２３２インターフェース1415、ＤＲＡＭコネクタ用の２つのスロット、即ちPAK5-140スロット1416-1およびPAK5-120スロット1416-2、ＳＣＢ1400へのＰＣＩＸコネクタ用の２つのスロット、即ちＳＣＢ1400上の対応部1407-1および1407-2に対応するPK5 1417-1および1417-2を物理的に構成している。同様に、ＤＣＢ1410の異なるコンポーネントに対する例示的なサイズ及びそれらの動作電力レベルも示されている。
【００６８】
図１４ｃは、本発明の１実施形態によるメモリボード1420上のメモリチップの例示的な物理的レイアウトを示している。この例では、９個のスタック（1421-1，…，1421-9，1422-1，…，1422-9，1426-1，…，1426-9，1427-1，…，1427-9）を有する各行を備えた４個の別々の行（1421、1422、1426、1427）にそれぞれ配置されている３チップの全体で３６のメモリスタックが存在している。スタックの４つの行は物理ボードの各側に存在する１８のスタックの２つのグループに集合される。２つのグループの間には、２つのＰＬＬクロック1424、レジスタバッファ1423、ＤＲＡＭコネクタ用の２つのスロット、即ち（ＤＣＢ1410上の対応するコネクタ1416-1と1416-2に対応する）PAK5-140  1425-1とPAK5-120  1425-2が存在する。各コンポーネントの例示的な物理的サイズおよびそれらの動作電力レベルが示されている。各メモリスタックは、ある数のバイトのメモリ容量を表すことができる。前述したように、ＤＭＤ100には多数のメモリボードが含まれている。
【００６９】
図１４ｄは、本発明の１実施形態によるコンパクトボックス1430中のＤＭＤ100の異なるボードの例示的な物理的配置を示している。熱の減少、コンポーネントの置換の容易さ、接続の効率について考慮して、コンパクトな方法で配置されたボード及びコンポーネントの複数の層が存在する。本発明の１実施形態によれば、ＤＭＤ100の全てのコンポーネントは、任意の装置の任意の駆動ベイ中に配備可能である低プロフィールの3.5”フォームファクタでパッケージされることができる。上部の２つの層は２つのメモリボード1420-1と1420-2を含んでおり、それぞれ図１４ｃを参照して説明したような、メモリチップ配置を有している。２つのメモリボード1420-1と1420-2は対応するＤＲＡＭコネクタ1425-1と1425-2またはPAK5 140とPAK5 120コネクタを介して接続される。メモリボードの下にはＤＢＣ1410が存在し、それは上方のメモリボード（1420-2）にそのＤＲＡＭコネクタ1416-1と1416-2を介して、メモリボード1420上のそれらの対応部分、即ち1425-1と1425-2（図１４ｃ参照）に接続している。
【００７０】
ＤＣＢ1410の下にはコンパクトボックス1430の底部にＳＣＢ1400が位置している。汎用目的のプロセッサチップ405 GPr（1418）はＤＣＢ1410の底部に設置されている。内部バックアップディスク1430は、その下にＡＴＡコネクタ1409を有するＳＣＢ1400の左側に存在する。ＳＣＳＩ制御装置チップ1404は、上部にヒートシンク1401を有するＳＣＢ1400の右側に存在する。ホストＳＣＳＩコネクタ1408はコンパクトボックス1430の右下に位置されている。ＳＣＳＩコネクタ1408-1、1408-2、1408-3はホストＳＣＳＩコネクタ1408をＳＣＳＩ制御装置チップ1404へ接続する。ＳＣＢ1400は、両ボード上の対応部分（1407-1対1417-1と1407-2対1417-2）として位置され整列されているＰＣＩＸコネクタを介してＤＣＢ1410と通信する。ＰＣＩＸコネクタの２つの対はＳＣＳＩ制御装置チップ1404とヒートシンク1401の前方に整列されている。ＡＴＡ制御装置1404はこれらのコネクタの後方にある。
【００７１】
２つのメモリボード1420-1と1420-2およびＤＣＢ1410はＳＣＢ1400よりも狭く、コンパクトボックス1430の右側方向に設置されている。これらの小さいボードの左側にはバッテリ1431が存在し、これはＳＣＢ1400の左上にある。
【００７２】
図１４ｅおよびｈは、本発明の１実施形態によるＤＭＤ100ボックスの異なる方向から見た構造図を示している。図１４ｅでは、ＤＭＤボックス1440は熱の散逸を助けるために分散して設けられた種々の穴を有する。この図では、バッテリ1431は右上にあり、２つのメモリボード1420-1と1420-2およびＤＣＢ1410の近くであり、ＳＣＢ1400上のバックアップ記憶ディスク1403および（バックアップ記憶ディスク1403下の）そのＡＴＡコネクタ1409の上方に配置されている。ホストＳＣＳＩコネクタ1408はＳＣＢ1400上のバックアップ記憶ディスク1403と反対側に存在する。
【００７３】
本発明の１実施形態では、ＤＭＤ100は低プロフィールの3.5”フォームファクタを有するボックス中に非常にコンパクトな方法でパッケージされている。前述したように、ＤＭＤ100は十分に完全なコンピュータである。これは低プロフィールの3.5”フォームファクタを有するコンパクトなパッケージングにより、任意の装置の任意の駆動ベイに配備可能にされ、以下さらに詳細に説明するように、種々のアプリケーションで使用されることができる。
【００７４】
図１４ｆは、図１４ｅと比較して、９０度回転されている図を示している。この図では、ＳＣＳＩ制御装置チップ1404はホストＳＣＳＩコネクタ1408の近くにあり、ＳＣＳＩコネクタ1408-1、1408-2、1408-3（見えない）を介して、ホストＳＣＳＩコネクタ1408に接続されていることが認められる。
【００７５】
図１４ｇは、図１４ｆを畳んだ図である。ボードが設置され、コンパクトボックス1430が閉じられるとき、ボックスのバックプレーンから見られるのは、ホストＳＣＳＩコネクタ1408であり、それはＳＣＢ1400と同じ層に位置され、ＤＣＢ1410と２つのメモリボード1420-1と1420-2の下にある。
【００７６】
図１４ｈは、ボードが設置されるときの、コンパクトボックス1430の反対側を示している。バッテリ1431はボックスのエッジにあり、これは３つの小さいボードと、メモリボード1420-1と1420-2の近くであり、ＳＣＢ1400上のバックアップ記憶ディスク1403とそのＡＴＡコネクタ1409の上にある。
【００７７】
前述したようにＤＭＤ100は低プロフィールの3.5”フォームファクタのデータプロセッサであり、任意の装置の任意のドライブベイ中に配備可能である。図１５の（ａ）および（ｂ）は標準的な低プロフィールの3.5”高密度ディスク（ＨＤＤ）のような高速度ディスク記憶エミュレータとして配備されているＤＭＤ100を示している。ＤＭＤ100は非常に高速度のデータ移動を行うことができるので、記憶エミュレータとしてＤＭＤ100を使用することによって、高速度の転送での大容量のデータ記憶のための効率的な手段を提供することができる。図１５の（ａ）は、ＤＭＤ100が複数のホストシステム、即ちホストシステム１  1510とホストシステム２  1520，…，ホストシステムＫ  1530に対する高速度ディスク記憶エミュレータとして配備されるときの例示的な構造を示している。この配備では、ホストシステムはデータリクエストを、ＳＣＳＩ／ファイバチャンネル制御装置140（図１参照）を介してＤＭＤ100へ送信することができる。データリクエストを受信したとき、ＤＭＤ100はそのデータリクエストを処理し、リクエストされたデータにアクセスし、その後、リクエストしているホストシステムへ応答を返送する。
【００７８】
図１５の（ｂ）は、ＤＭＤ100が高速度ディスク記憶エミュレータとして配備されるときの異なる例示的な構造を示している。この構造では、単一のホストシステム1540は複数のＤＭＤ、即ち大容量データ記憶用のＤＭＤ１  1560、ＤＭＤ２  1570，…，ＤＭＤＫ  1580を配備することができる。多数のＤＭＤ間で調整するため、ディスパッチャ1550が配備され、ホストシステム1540からのデータリクエストを誘導し、ＤＭＤからの応答をホストシステム1540へ転送するように構成されることができる。多数のＤＭＤに記憶されているデータは、決定された種々の規準にしたがって、例えばアプリケーションの要求にしたがって、分配されることができる。例えば、データベースの異なる論理部分が異なるＤＭＤに記憶されてもよく、分配マップが設定されることができ、ディスパッチャ1550によって、リクエストを誘導して応答を転送する方法を決定するために使用されることができる。幾つかのＤＭＤは故障を許容する目的で設けられることもできる。その代わりに、ディスパッチャはデータリクエストを特定のＤＭＤへ発送する前に、負荷の平衡を実行するように構成されることができる。
【００７９】
図１６は、本発明の１実施形態にしたがって、ＤＭＤ100が、（固体の高速度ディスクをエミュレートする）高速度ディスクエミュレータとして使用され、データリクエストを処理する例示的なプロセスのフローチャートである。そのシステムは最初にステップ1600で初期化される。初期化の終了時に、適切なシステム状態が設定される。初期化プロセスに関する詳細を図１７を参照して説明する。初期化後、システムは1605で、ホストシステムからデータリクエストを受信する。データリクエストの受信に関する詳細を図１８を参照して説明する。データリクエストがＤＭＤ100に記憶されているあるデータをアクセス（即ち読取または書込み）するとき、（図９を参照して説明したように）汎用目的のプロセッサ12を通過せずに、ＦＰＧＡ12を通って直接データ転送が行われることができる。このようなデータリクエストをサービスするため、システムは現在のシステム状態を決定する。それぞれ1610および1650で決定されたシステム状態がサービス中（状態（４））であるか、サービス中バックアップ係属（システム状態（５））であるならば、データリクエストはしたがって1615で、メモリ120から処理される。メモリ120からのデータリクエストの処理プロセスを図１９を参照して説明する。
【００８０】
システム状態が、それぞれ1650、1665、1670で決定されたサービス中バックアップ（システム状態（３））、回復バックアップ係属状態（システム状態（６））、又は回復（システム状態（２））であるならば、データリクエストは、したがって1660で、リクエストされた位置にしたがって、メモリ120またはバックアップ記憶装置130からのデータが処理される。メモリ120またはバックアップ記憶装置130から処理されるデータリクエストに関する詳細を図２０を参照して説明する。システム状態が、それぞれ1675、1685、1690で決定されたバックアップ状態（システム状態（７））、アイドル状態（システム状態（８））、オフ状態（システム状態（９））のうちの１つであるならば、システムは1680で、データリクエストのサービスを拒否する。
【００８１】
データリクエストが処理された（1615または1660でサービスされた）後、システムは1620において、バックアップが実行される必要があるか否かをチェックする。バックアッププロセスが初期化される必要がある状態については、図８（システム状態の転移）を参照して説明される。バックアップが必要とされるならば、ＤＭＤ100は1625で、バックアッププロセスを呼び出す。バックアップ（または回復）プロセス期間中、あるフラグは正しいシステム状態の転移を可能にするために適時に設定されることができる。例えば、バックアッププロセスが開始されるとき、システムはそれがバックアッププロセスの終了前の全ての次のデータリクエストを拒否するようにバックアップフラグを設定することができる。終了時、フラグはシステム状態の転移が初期化されることができるように、適切にリセットされることができる。
【００８２】
システムはまた、ある診断ルーチンが実行される必要があるか否かを、1630でチェックできる。診断ルーチンを実行する場合に関する例示的な規準は前述したとおりである。例えば、このようなルーチンが規則的に実行されるように、規則的な間隔が設定されることができる。診断ルーチンはまた、ある事象の検出時に幾つかのソフトウェアアプリケーションによりトリガーされることができる。責任者がこれらを外部で付勢することもできる。診断ルーチンはステップ1635で実行される。診断期間中に、1640で検出されたエラーが存在することが決定されたならば、ステップ1645で、バックアップ記憶装置130にエラーメッセージが書込まれるか記録される。
【００８３】
システムは1646で、回復プロセス（メモリのロード）が初期化される必要があるか否かをチェックされる。メモリのロードプロセスが初期化される例示的な状態について図８（システム状態の転移）を参照して説明する。回復が必要とされるならば、プロセスは1647で実行される。このプロセス期間中、データがバックアップ記憶装置130からメモリ120へ移動されることを示すためにあるフラグが設定されることができ、それによってこのようなシステム状態の下で受信されたデータリクエストは適切に処理されることができる。回復プロセスの終了時に、フラグはシステム状態が適切に変更されることができるようにリセットされる。
【００８４】
図１７は、本発明の１実施形態による、ＤＭＤ100が初期化される例示的なプロセスのフローチャートである。オペレーティングシステム（ＯＳ）は最初に、1710でブートされる。ＯＳのブートが終了すると、プロセッサ210は、1720においてメモリ120を、1730においてバックアップ記憶駆動装置を、また1740においてＳＣＳＩ／ファイバ駆動装置を含む種々の駆動装置を初期化する。初期化の状態に基づいて、システムはその後、1750で適切なシステム状態を設定する。
【００８５】
図１８は、本発明の１実施形態による、プロセッサ210がデータリクエストを受信し、そのリクエストを適切な駆動装置へ転送する例示的なプロセスのフローチャートである。プロセッサ210が1810で、そのＰＣＩＸインターフェースを介してデータリクエストを受信するとき、これは最初に、1820でデータリクエストを翻訳する。データリクエストを適切な駆動装置へ転送する前に、プロセッサ210は1830で、現在のシステム状態を決定する。現在のシステム状態およびデータリクエストの特性に基づいて、プロセッサ210は1840で、データリクエストを処理する適切なオペレーティング装置を決定し、それに続いて1850で、データリクエストを、このように決定されたオペレーティング装置へ転送する。
【００８６】
図１９は、本発明の１実施形態にしたがって、データリクエストがメモリ120から処理される例示的なプロセスのフローチャートである。データリクエストを受信するとき、ＤＭＤ100は最初に、1900で、例えば必要とされるブロックサイズに基づいて、データリクエストを適切なＬＵＮ構造へマップする。データリクエストの性質がその後1910で解析される。データリクエストが読取リクエストであるならば、読取リクエストは1915で、メモリ120へ送信される。そのデータはその後、1920で読取られる。メモリ120から読取られたデータが1925で受信されるとき、これは1930でデータリクエストを行ったホストシステムへ戻される。データリクエストが書込みリクエストであるならば、書込みリクエストは書込まれるデータと共に1935でメモリ120へ送信される。そのデータは1940でメモリ120へ書込まれる。データ書込みが終了されるとき、確認が1945でメモリ120から受信され、その後、1950でデータリクエストを行ったホストシステムへ転送される。
【００８７】
図２０は、本発明の１実施形態によって、データリクエストがメモリ120またはバックアップ記憶装置130から処理される例示的なプロセスのフローチャートである。前述したように、システム状態がサービス中バックアップ（システム状態（３））、回復バックアップ係属状態（システム状態（６））、又は回復（システム状態（２））であるならば、データリクエストは、データがリクエストされた位置にしたがって、メモリ120またはバックアップ記憶装置130から処理される。このような状態でデータリクエストを処理するために、ＤＭＤ100は最初に、2000でデータリクエストが読取リクエストであるかまたは書込みリクエストであるかを決定する。
【００８８】
データリクエストが読取リクエストであるならば、読取られるデータの位置は2005で決定される。読取られるデータがバックアップ記憶装置130に位置されているならば、読取リクエストが2015でバックアップ記憶装置130へ送信される前に、適切なＬＵＮ構造がデータリクエストにしたがって、2010でマップされる。データが2020で、バックアップ記憶装置130から読取られた後、そのデータは、2025でバックアップ記憶装置130から受信され、その後、2030で読取リクエストを行ったホストシステムヘ転送される。
【００８９】
読取られるデータがメモリ120に位置されているならば、データリクエストが2040でメモリ120へ送信される前に、2035で適切なＬＵＮ構造へマップされる。データが2045でメモリ120から読取られた後、データは2050で受信され、その後、2030でリクエストを行ったホストシステムヘ転送される。
【００９０】
データリクエストが書込みリクエストであることが2000で決定されたならば、ＤＭＤ100はメモリ120とバックアップ記憶装置130との両者で書込み動作を行うことができる。この場合、書込みリクエストは最初に、2055でメモリ120とバックアップ記憶装置130との両者の適切なＬＵＮ構造にマップされる。マッピングは必要とされるブロックサイズにしたがって行われることができる。マップされたＬＵＮ構造に基づいて、書込み命令と、書込まれるデータが、2060でメモリ120とバックアップ記憶装置130との両者に送られ、2065で、データはその後、両者の記憶スペースに書込まれる。書込み確認が2070で、バックアップ記憶装置130から受信されたとき、ＤＭＤ100はその確認を書込みリクエストを行ったホストシステムヘ転送する。
【００９１】
図２１は、本発明の１実施形態による、診断が行われ、エラーメッセージがバックアップ記憶装置130に記録される例示的なプロセスのフローチャートである。この例示的な実施形態では、診断は一時に１つのコンポーネントで実行される。ＤＭＤ100のコンポーネントを試験するために、信号が最初に2110でプロセッサ210からコンポーネントへ送信される。プロセッサ210はその後、2120でコンポーネントが信号を受信した後の結果を測定する。測定された結果は、その後2130で予め記憶されている予想された結果と比較される。測定された結果が予想された結果と一致しないことが2140で決定されたならば、それはそのコンポーネントが故障していることを示している可能性がある。この場合、試験に関するエラーメッセージが、2150でバックアップ記憶装置130に書き込まれる。診断プロセスは、2160で試験される全てのコンポーネントが試験されたことが決定されるまで継続される。診断プロセスは2170で終了する。
【００９２】
ここで説明されたＤＭＤ100はさらに他の目的で配備されることができる。例えばＤＭＤはデータオフロードエンジンまたは装置として配備されることができる。このような応用では、サーバはそのＩ／Ｏ集約的なタスクをＤＭＤへオフロードすることができる。このようなＤＭＤはＤＭＤとサーバ中のプロセッサとの間でデータを共有するために必要とされる可能性がある。データはＤＭＤとサーバとの両者にアクセス可能な位置に配置される必要がある可能性がある。このように配備されたＤＭＤは、ＤＭＤ中のデータ転送／移動が汎用目的のプロセッサを通らずにＦＰＧＡによって直接的に実行されることができるので、指定されたタスクの要求にしたがって、高速度のデータ操作を行うことができる。ここで説明されるＤＭＤがオープンアーキテクチャであり、小さい寸法であるので、このようなアプリケーションは実行可能である。それ故、これは任意の特別な装置またはソフトウェア接続を必要とせずに、サーバに容易に埋設または接続されることが可能である。
【００９３】
図２２は、１以上のスレーブＤＭＤがデータオフロードエンジンまたは装置としてマスター装置により配備される例示的な構造を示している。この実施形態では、複数のＤＭＤ（例えばＤＭＤ１  2230、ＤＭＤ２  2240，…，ＤＭＤｋ  2250）が１以上のクライアント（例えばクライアント2210）に接続されたサーバ2220により配備される。クライアント2210がサービスリクエストをサーバ2220に送信するとき、リクエストの特性にしたがって、サーバ2220は幾つかの処理を１つのＤＭＤへ指令できる。ここで説明されるＤＭＤは十分に完全なコンピュータ装置であるので、これはデータの操作と処理を非常に高速度で実行することができる。例えばリクエストが大容量データベース中の検索に基づいた回答を求める問合せであるならば、サーバが検索自体を実行するならば、そのコンピュータ処理パワーは停止し、したがってサーバの性能が劣化する可能性がある。代わりに、例示された方法では、スレーブＤＭＤがデータベースの異なる部分を記憶し、データベースのアプリケーションを実行するように構成されているならば、マスターサーバ2220は（そこに記憶されているデータベースのデータの適切な部分を有する可能性がある）スレーブ装置ＤＭＤの１つに、必要な大容量検索を高速度で実行するように命令することができる。
【００９４】
図２３は、ＤＭＤ100の別の応用を示している。この例では、ＤＭＤはネットワーク制御機構として配備されている。この構造では、ネットワークノードｉ  2310は、１以上のネットワークスイッチにより決定されたダイナミックネットワークパスを介して、別のネットワークノードｊ  2350へ接続されている。これを行うため、ＤＭＤ2340は高速度のデータ操作能力を１以上のネットワークスイッチ（例えばネットワークスイッチｍの2330-1，…，ネットワークスイッチｎの2330-2）へ提供するために配備されることができる。このようなデータ操作タスクは、セキュリティ及び監視等のこのようなトラフィック制御およびネットワーク管理を行う種々のネットワーク制御決定を含んでいる。ネットワーク化において、スイッチはしばしば、トラフィックロードおよびネットワークの健全さに関する情報に基づいて、トラフィックをダイナミックに指令するように要求される。このようなダイナミックなネットワーク情報はしばしば、ネットワークトラフィックの現在の状態を効率的に反映するために、迅速な速度で解析され、その後フラッシュアウトされる。さらに、情報はしばしば、異なるスイッチ間で共用され、非常に高速度で操作されることを必要とされる。ここで説明されたＤＭＤ100はこれらの要求を満足するのに適している。このような設定で配備されるＤＭＤは例えばソフトウェアまたはファームウェアの形態で必要なトラフィック制御および／または管理特性を有していてもよい。ＦＰＧＡはそこに記憶されているデータをアクセスするパスを指令し、ＤＭＤが非常に高速度でデータ操作タスクを実行することを許容する。
【００９５】
図２４は、ＤＭＤ100の別の例示的な応用を示している。この実施形態では、ＤＭＤはデータの送信及び受信のための高速度のデータ操作用として配備されることができる。これはデータ送信が、光ファイバネットワークのような高速度ネットワーク接続におけるマルチメディアまたはビデオ情報のような高帯域幅のチャンネルにわたる高容量のデータに関連するとき特に適している。この応用では、送信者2410は受信者2450によって、送信機サイトに記憶されたあるデータを送信するようにリクエストされることができる。例えばビデオ・オン・デマンド（ＶｏＤ）アプリケーションでは、ユーザはケーブルネットワークを介して映画を送信するようにサービスプロバイダにリクエストできる。このようなデータの容量が大きく、送信時間がしばしば重要であるので、送信者2410は１以上のＤＭＤ（例えばＤＭＤ2420）を、データ記憶のためだけでなく、高速度送信のために配備することができる。即ち、配備されたＤＭＤ2420は高速度接続2440（例えばケーブルネットワーク）に直接接続されることができ、データ送信の前に行われる種々のデータ動作を行う。例えばリクエストされたデータは送信前に暗号化される必要がある可能性がある。ＤＭＤ自体は受動的記憶装置ではなく、完全なコンピュータ装置であるので、この設定で配備されるＤＭＤには必要な暗号化アプリケーションが設けられることができる。さらに、汎用目的のプロセッサおよび説明したその他の特徴（例えば代わりのメモリモード方式）を通らずに、データのアクセスを指令するためのＦＰＧＡパスによって、ＤＭＤは非常に高速度で、データをメモリへ、及びメモリから転送することができ、これはマルチメディア及びビデオ応用でしばしば必要である。
【００９６】
同様に、受信サイトで、別のＤＭＤ2460が高速度受信及び記憶を行うために配備されることができる。さらに、ＤＭＤ2460はデータの暗号解読を行うように構成されることもでき、これは受信されたデータをＤＭＤ2460へ保存する前に、または記憶されたデータがＤＭＤの記憶装置から受信装置によって検索されるときに行われることができる。例えばユーザはビデオ・オン・デマンドサービスを介して映画をリクエストすることができ、受信された映画は最初にその暗号化された形態で受信機サイトに記憶され、後で視聴のため検索され、解読されることができる。
【００９７】
前述した実施例は単なる例示である。ここで説明したＤＭＤ100は、小型でコンパクトなオープンアーキテクチャ、商用のＣＰＵおよびＯＳを使用するための通常のデータ処理能力、プロセッサ及び変わりのメモリモード方式によらない直接的なＦＰＧＡのメモリアクセス、自蔵された機上バックアップ記憶装置を含むが、それらに限定されない種々の特有の特徴を有している。これらの特徴によってＤＭＤ100は種々の異なる応用シナリオで配備され、またモジュラ方法での大きい固体ディスクシステムの核として使用される。このような高度にモジュール化されたシステムは、単一の装置内の多数のファイル構造、効率的なデータ統合構造、故障隔離、迅速なバックアップ及び回復、及び故障許容度を処理することができる。
【００９８】
本発明をある例示された実施形態を参照して説明したが、ここで使用した用語は、限定の用語ではなく、説明の用語である。本発明の技術的範囲を逸脱せずに、特許請求の範囲内で、変更を行うことができる。本発明は特定の構造、作用、材料を参照してここで説明したが、本発明は説明した特定の要項に限定されるものではなく、広範囲の形態で実施されることができ、そのうちの幾つかは説明した実施形態のものとはかなり異なる可能性があり、特許請求の技術的範囲内であるような全ての等価の構造、動作、材料に及んでいる。
【図面の簡単な説明】
【００９９】
【図１】本発明の１実施形態によるデータ操作装置の高レベルの機能ブロック図。
【図２】本発明の１実施形態によるメモリにおけるデータ記憶及びアクセスを制御するためのメモリ制御装置の高レベルの機能ブロック図。
【図３】本発明の１実施形態によるデータ操作装置に配備されたプロセッサの高レベルの機能ブロック図。
【図４】本発明の１実施形態によるデータ操作装置におけるバックアップ記憶装置の機能ブロック図。
【図５】本発明の１実施形態によるデータ操作装置のバッテリシステムの機能ブロック図。
【図６】本発明の１実施形態によるメモリの例示的な組織を示す図。
【図７】本発明の１実施形態による種々のフラグおよびＬＵＮ構造に関するデータアクセスリクエストハンドラの高レベルの機能ブロック図。
【図８】本発明の１実施形態による異なる動作条件下での例示的なシステム状態および転移を示す図。
【図９】本発明の１実施形態によるデータ操作装置の異なるコンポーネントの例示的な配置図。
【図１０】本発明の１実施形態によるメモリボードとその内部組織の例示的な配置図。
【図１１】本発明の１実施形態によるメモリボード上の登録されたバッファの例示的な配置図。
【図１２】本発明の１実施形態によるメモリボード上の位相ロックループクロックの例示的な配置図。
【図１３】本発明の１実施形態による２つの異なるメモリボード間の例示的なピンシフト配置図。
【図１４ａ】本発明の１実施形態によるＳＣＳＩ制御装置ボードＳＣＢの例示的な物理的なレイアウト図。
【図１４ｂ】本発明の１実施形態によるＤＲＡＭ制御装置ボードまたはＤＣＢの例示的な物理的なレイアウト図。
【図１４ｃ】本発明の１実施形態によるメモリボード上のメモリチップの例示的な物理的なレイアウト図。
【図１４ｄ】本発明の１実施形態によるコンパクトボックス中のデータ操作装置の異なるボードの例示的な物理的な配置図。
【図１４ｅ】本発明の１実施形態によるデータ操作装置の異なるボード及びコンポーネントの例示的な物理的アセンブリの異なる分解斜視図。
【図１４ｆ】本発明の１実施形態によるデータ操作装置の異なるボード及びコンポーネントの例示的な物理的アセンブリの異なる分解斜視図。
【図１４ｇ】本発明の１実施形態による異なる接続ポートを有するデータ操作装置を収納している例示的なボックスの異なる斜視図。
【図１４ｈ】本発明の１実施形態による異なる接続ポートを有するデータ操作装置を収納している例示的なボックスの異なる斜視図。
【図１５】本発明の１実施形態にしたがって、１以上のデータ操作装置が高速度ディスク記憶エミュレータとして使用されている記憶システムについての異なる例示的な実施形態を示す図。
【図１６】本発明の１実施形態にしたがって、データ操作装置が、データ記憶およびアクセス用の高速度ディスクをエミュレートするために使用される例示的なプロセスのフローチャート。
【図１７】本発明の１実施形態にしたがって、データ操作装置が初期化される例示的なプロセスのフローチャート。
【図１８】本発明の１実施形態にしたがって、データ操作装置のプロセッサがデータアクセスリクエストを受信し、そのリクエストを適切な装置へ転送する例示的なプロセスのフローチャート。
【図１９】本発明の１実施形態にしたがって、データリクエストがメモリから処理される例示的なプロセスのフローチャート。
【図２０】本発明の１実施形態にしたがって、データリクエストがメモリまたはバックアップ記憶装置から処理される例示的なプロセスのフローチャート。
【図２１】本発明の１実施形態にしたがって、診断が行われ、エラーメッセージがバックアップ記憶装置に記録される例示的なプロセスのフローチャート。
【図２２】本発明の１実施形態にしたがって、１以上のデータ操作装置が高速度データオフロードタスクを実行するためのスレーブ処理装置として配備されている例示的な配備構造を示す図。
【図２３】本発明の１実施形態にしたがって、データ操作装置が高速度トラフィック制御およびネットワーク管理処理を実行するためネットワークスイッチを補助するために配備されている例示的な配備構造を示す図。
【図２４】本発明の１実施形態にしたがって、データ操作装置が高速度ネットワーク接続上で高帯域幅のデータ送信を処理するために配備されている例示的な配備構造を示す図。
【図１】
2007525771.tif 000003
【図２】
2007525771.tif 000004
【図３】
2007525771.tif 000005
【図４】
2007525771.tif 000006
【図５】
2007525771.tif 000007
【図６】
2007525771.tif 000008
【図７】
2007525771.tif 000009
【図８】
2007525771.tif 000010
【図９】
2007525771.tif 000011
【図１０】
2007525771.tif 000012
【図１１】
2007525771.tif 000013
【図１２】
2007525771.tif 000014
【図１３】
2007525771.tif 000015
【図１４ａ】
2007525771.tif 000016
【図１４ｂ】
2007525771.tif 000017
【図１４ｃ】
2007525771.tif 000018
【図１４ｄ】
2007525771.tif 000019
【図１４ｅ】
2007525771.tif 000020
【図１４ｆ】
2007525771.tif 000021
【図１４ｇ】
2007525771.tif 000022
【図１４ｈ】
2007525771.tif 000023
【図１５】
2007525771.tif 000024
【図１６】
2007525771.tif 000025
【図１７】
2007525771.tif 000026
【図１８】
2007525771.tif 000027
【図１９】
2007525771.tif 000028
【図２０】
2007525771.tif 000029
【図２１】
2007525771.tif 000030
【図２２】
2007525771.tif 000031
【図２３】
2007525771.tif 000032
【図２４】
2007525771.tif 000033
【手続補正書】
【提出日】平成18年10月26日(2006.10.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
低プロフィールフォームファクタのハウジングと、
前記ハウジング中に配置され、データの記憶を行うように構成されているメモリと、
前記ハウジング中に配置され、前記メモリを制御するように構成されているメモリ制御装置と、
前記ハウジング中に配置され、前記メモリ制御装置に接続され、データリクエストを受信して、そのデータリクエストに応答する情報を返送するインターフェースを提供するように構成されているチャンネル制御装置と、
前記ハウジング中に配置され、前記チャンネル制御装置に接続され、前記メモリをバックアップするための記憶スペースを提供するように構成されているバックアップ記憶装置とを具備しているデータ操作装置。
【請求項２】
前記メモリは固体ディスクメモリである請求項１記載のデータ操作装置。
【請求項３】
前記バックアップ記憶装置はエラー記録メッセージを記憶するために使用される請求項２記載のデータ操作装置。
【請求項４】
前記バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中のメモリスペースとして使用される請求項２記載のデータ操作装置。
【請求項５】
前記メモリは１以上のＬＵＮ構造を有し、各ＬＵＮ構造は異なるブロックサイズを有するデータを記憶するために使用されることができる請求項１記載のデータ操作装置。
【請求項６】
前記メモリは複数のメモリ部分に分割され、各メモリ部分はスリープモードと、ウェイクアップモードの１つに独立して設定されることができ、スリープモード下では、メモリ部分は低電力消費状態であり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能である請求項１記載のデータ操作装置。
【請求項７】
前記チャンネル制御装置はＳＣＳＩチャンネル制御装置またはファイバ制御装置のうちの１つである請求項２記載のデータ操作装置。
【請求項８】
前記ＳＣＳＩチャンネル制御装置と前記ファイバチャンネル制御装置は共通の駆動装置に対応している請求項７記載のデータ操作装置。
【請求項９】
前記メモリ制御装置は、
前記チャンネル制御装置に接続され、メモリアクセスを制御するように構成されているプロセッサと、
このプロセッサに接続されている同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）と、
前記メモリに接続され、メモリに直接アクセスすることのできるダイナミックランダムアクセスメモリ（ＤＲＡＭ）制御装置とを具備している請求項１記載のデータ操作装置。
【請求項１０】
前記プロセッサは汎用目的のプロセッサである請求項９記載のデータ操作装置。
【請求項１１】
前記汎用目的のプロセッサは市場で入手可能である請求項１０記載のデータ操作装置。
【請求項１２】
オペレーティングシステムが前記プロセッサに配備され、前記プロセッサにおいて動作することができる請求項９記載のデータ操作装置。
【請求項１３】
前記オペレーティングシステムは商用のオペレーティングシステムである請求項１２記載のデータ操作装置。
【請求項１４】
前記プロセッサは、
前記チャンネル制御装置とインターフェースするように構成されているバスインターフェースと、
データのリクエストを処理するために前記バスインターフェースと通信するデータアクセスリクエストハンドラと、
メモリのロードを行うように構成されているメモリロードハンドラと、
データをメモリから前記バックアップ記憶装置へ移動するように構成されているメモリバックアップハンドラとを具備している請求項９記載のデータ操作装置。
【請求項１５】
前記プロセッサはさらに、
診断ルーチンを行うように構成されている診断機構と、
前記診断機構により発生されるエラー情報をバックアップ記憶装置へ書込むように構成されているエラー記録機構とを具備している請求項１４記載のデータ操作装置。
【請求項１６】
診断機構は、外部の手作業の付勢により、および／またはプロセッサで稼動するオペレーティングシステムにより付勢される請求項１５記載のデータ操作装置。
【請求項１７】
診断機構は局地的および／または遠隔操作で付勢されることができる請求項１５記載のデータ操作装置。
【請求項１８】
前記プロセッサはさらに、メモリ中の異なるメモリ部分のモードを制御するように構成されているメモリ状態制御装置を具備している請求項１４記載のデータ操作装置。
【請求項１９】
さらに、充電可能なバッテリを介してデータ操作装置へ電力を供給するように構成されているバッテリシステムを具備している請求項１記載のデータ操作装置。
【請求項２０】
前記バッテリシステムは、
再充電可能なバッテリと、
再充電可能なバッテリの電力レベルを監視するように構成されているモニタと、
バッテリを充電するように構成されているバッテリ充電装置と、
ある入力電圧を有する再充電可能なバッテリから、データ操作装置により必要とされる複数の出力電圧のうちの１つへ電力を変換するように構成されているＤＣ−ＤＣ変換器とを具備している請求項１９記載のデータ操作装置。
【請求項２１】
前記再充電可能なバッテリは自動的に放電を開始できるように構成されている請求項２０記載のデータ操作装置。
【請求項２２】
バッテリは周期的に放電される請求項２１記載のデータ操作装置。
【請求項２３】
バッテリはバッテリがフルパワーに到達したときに放電される請求項２１記載のデータ操作装置。
【請求項２４】
バッテリの放電は、前記プロセッサによって制御される請求項２１記載のデータ操作装置。
【請求項２５】
メモリは、前記ハウジング中に配置され、データの記憶を行うように構成されている固体ディスクメモリを含んでいる請求項１記載のデータ操作装置。
【請求項２６】
さらに、前記データ操作装置と通信し、データリクエストを送信し、データ操作装置から応答を受信する１以上のホストシステムを具備している請求項１記載のデータ操作装置。
【請求項２７】
さらに、サービスを提供するように構成されているマスターサーバと、
このマスターサーバと通信するスレーブのデータ操作装置として動作する１以上のデータ操作装置とを具備している請求項１記載のデータ操作装置。
【請求項２８】
データリクエストを、ホストシステムから、データ操作装置へ送信し、前記データ操作装置はデータ記憶のためのメモリと、メモリのバックアップのためのバックアップ記憶装置を備えており、メモリは複数のメモリ部分を含み、各メモリ部分はスリープモードと、ウェイクアップモードの１つに設定されることができ、スリープモード下では、メモリ部分は低電力消費状態にあり、アクセス可能ではなく、ウェイクアップモード下では、メモリ部分はアクセス可能であり、
そのデータ操作装置によって、データリクエストを受信し、
前記データ操作装置の現在のシステム状態にしたがって、前記データ操作装置によりデータリクエストを処理し、
前記データ操作装置によって、データリクエストに対する応答としての結果を、前記ホストシステムヘ送信し、
アクセスされる少なくとも１つのメモリ部分をウェイクアップモードに設定し、残りの前記メモリ部分はスリープモードに設定し、
アクセス後、前記少なくとも１つのメモリ部分をスリープモードに設定するステップを含んでいる記憶方法。
【請求項２９】
バックアップ記憶装置は、バックアップ記憶装置からメモリへのメモリロード期間中に、一時的なメモリとして使用されることができる請求項２８記載の方法。
【請求項３０】
前記データ操作装置はＳＣＳＩおよびファイバインターフェースの一つを介して、データリクエストを受信し、ＳＣＳＩおよびファイバインターフェースは共通の駆動装置を共有している請求項２８記載の方法。
【請求項３１】
前記メモリは固体ディスクメモリである請求項２８記載の方法。
【請求項３２】
前記メモリは複数のＬＵＮ構造を有し、それぞれ少なくとも２つの異なるブロックサイズのデータを記憶することが可能である請求項２８記載の方法。
【請求項３３】
前記データ操作装置は、条件が満たされるとき、そのバッテリの電力を自動的に放電可能に構成されている請求項２８記載の方法。
【請求項３４】
データ操作装置は、診断ルーチンを実行可能に構成されている請求項２８記載の方法。
【請求項３５】
診断ルーチン期間中に発生されるエラーメッセージは、バックアップ記憶装置に書込まれる請求項３４記載の方法。
【請求項３６】
前記データ操作装置は汎用目的のプロセッサを使用している請求項２８記載の方法。
【請求項３７】
商用のオペレーティングシステムが配備され、汎用目的のプロセッサで動作される請求項３６記載の方法。
【国際調査報告】
2007525771.tif 000034