(57)【要約】  多重ビット又は非２進法ビット記憶容量を有する、多端子カルコゲナイド記憶素子、並びにそれをプログラミングする方法。記憶素子は、カルコゲナイド材料の入った空孔領域と、それと電気的に接続している三端子又はそれ以上の電気端子とを共に含んでいる。端子の形状は、多重ビット記憶をさせるため選択的且つ独立してプログラムできるように、カルコゲナイド材料の領域を空間的に明確に区分する。一対の端子間への電気信号（例えば、電流又は電圧パルス）の印加は、カルコゲナイド材料の空間的に区分された部分の一つにおける構造転移をもたらす。カルコゲナイド・デバイス内の別の端子対への電気信号の印加は、カルコゲナイド材料の異なる部分に構造転移をもたらす。構造転移によって生成される構造状態は、２進法又は非２進法（例えば、多値レベル）系における情報値の記憶に用いられる。端子の選択は、カルコゲナイド材料の連続的体積内において特定の区分された部分の、選択的プログラミングをもたらし、選択的にプログラミングされた各部分は、単一２進法又は非２進法ビットの記憶を提供する。三つ又はそれ以上の端子を有するデバイスにおいて、二つ又はそれ以上の選択的にプログラミングできる部分が、空孔領域を占めるカルコゲナイド材料の体積内に存在し、それによって多重ビット記憶が実現される。更に本発明は、２進法又は非２進法系において多重ビット情報を記憶することを目指す、三つ又はそれ以上の端子を有するカルコゲナイド記憶素子のプログラミング方法を含んでいる。
2007505481.tif 000002
【特許請求の範囲】
【請求項１】
カルコゲナイド・デバイスであって、
累積状態とグレー・スケール状態とを含む複数の構造状態を有するカルコゲナイド材料と、
前記カルコゲナイド材料と電気的に接続している第一端子と、
前記カルコゲナイド材料と電気的に接続している第二端子と、
前記カルコゲナイド材料と電気的に接続している第三端子と、
を含み、
前記カルコゲナイド材料は、第一構造状態にある第一部分と第二構造状態にある第二部分とを含み、且つ前記第一及び第二構造状態は前記累積状態又は前記グレー・スケール状態の中から選ばれていることを特徴とする、
デバイス。
【請求項２】
前記カルコゲナイド材料は、Ｓ、Ｓｅ、又はＴｅを含むことを特徴とする、請求項１のデバイス。
【請求項３】
前記カルコゲナイド材料は、更にＧｅ、又はＳｂを含むことを特徴とする、請求項２のデバイス。
【請求項４】
前記カルコゲナイド材料は、更にＡｓ、又はＳｉを含むことを特徴とする、請求項２のデバイス。
【請求項５】
前記カルコゲナイド材料は、Ａｌ、Ｉｎ、Ｂｉ、Ｐｂ、Ｓｎ、Ｐ、及びＯから成る群から選ばれた元素を更に含むことを特徴とする、請求項２のデバイス。
【請求項６】
前記カルコゲナイド材料は、更に遷移金属を含むことを特徴とする、請求項２のデバイス。
【請求項７】
前記カルコゲナイド材料の前記第一部分の組成が、前記カルコゲナイド材料の前記第二部分の組成と異なることを特徴とする、請求項１のデバイス。
【請求項８】
前記第一構造状態の抵抗が、前記第二構造状態の抵抗と異なることを特徴とする、請求項１のデバイス。
【請求項９】
前記第一及び第二構造状態は、前記グレー・スケール状態の中から選ばれることを特徴とする、請求項１のデバイス。
【請求項１０】
前記デバイスは、２ビット又はそれ以上の情報を記憶することを特徴とする、請求項１のデバイス。
【請求項１１】
前記ビットは、非２進法ビットであることを特徴とする、請求項１０のデバイス。
【請求項１２】
前記カルコゲナイド材料は、一様でない断面を有する形状を持っていることを特徴とする、請求項１のデバイス。
【請求項１３】
前記カルコゲナイド材料と電気的に接続している、一つ又はそれ以上の端子を更に含むことを特徴とする、請求項１のデバイス。
【請求項１４】
前記カルコゲナイド材料は、第三構造状態にある第三部分を更に含み、且つ前記第三構造状態は前記累積状態又は前記グレー・スケール状態の中から選ばれていることを特徴とする、請求項１３のデバイス。
【請求項１５】
情報を記憶する方法であって、
カルコゲナイド・デバイスを用意する段階と、
前記カルコゲナイド・デバイスは、
累積状態とグレー・スケール状態とを含む複数の構造状態を有するカルコゲナイド材料と、
前記カルコゲナイド材料と電気的に接続している第一端子と、
前記カルコゲナイド材料と電気的に接続している第二端子と、
前記カルコゲナイド材料と電気的に接続している第三端子と、
を含み、
前記第一端子と前記第二端子の間に電気エネルギーを供給し、前記電気エネルギーは、前記カルコゲナイド材料の第一部分に、前記第一構造状態から前記第二構造状態のへの構造転移をもたらす段階と、
を含むことを特徴とする方法。
【請求項１６】
前記電気エネルギーは、電流パルス又は電圧パルスの形で供給されることを特徴とする、請求項１５の方法。
【請求項１７】
前記第一構造状態と前記第二構造状態は、前記グレー・スケール状態の中から選ばれることを特徴とする、請求項１５の方法。
【請求項１８】
前記第一構造状態又は前記第二構造状態は、前記カルコゲナイド材料のセット状態であることを特徴とする、請求項１５の方法。
【請求項１９】
前記第一構造状態又は前記第二構造状態は、前記カルコゲナイド材料のリセット状態であることを特徴とする、請求項１５の方法。
【請求項２０】
前記カルコゲナイド材料の前記第一部分は、前記第三端子と物理的に接触していないことを特徴とする、請求項１５の方法。
【請求項２１】
構造転移をもたらす前記段階は、カルコゲナイド材料の前記第一部分における導電性フィラメントの生成を含むことを特徴とする、請求項１５の方法。
【請求項２２】
前記導電性フィラメントは、前記第一端子から前記第二端子まで達していることを特徴とする、請求項２１の方法。
【請求項２３】
前記導電性フィラメントは、前記第三端子まで達していないことを特徴とする、請求項２２の方法。
【請求項２４】
前記第二端子と前記第三端子の間に電気エネルギーを供給する段階を更に含み、前記電気エネルギーは、前記第一構造状態から前記第二構造状態へと、前記カルコゲナイド材料の第二部分の構造転移をもたらすことを特徴とする、請求項１５の方法。
【請求項２５】
前記カルコゲナイド材料の前記第二部分に構造転移をもたらす前記段階は、前記カルコゲナイド材料の前記第二部分における導電性フィラメントの生成を含むことを特徴とする、請求項２４の方法。
【請求項２６】
前記導電性フィラメントは、前記第二端子から前記第三端子まで達していることを特徴とする、請求項２５の方法。
【請求項２７】
前記導電性フィラメントは、前記第一端子まで達していないことを特徴とする、請求項２６の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２００３年３月１０日に出願されてその開示内容が引用してここに取り入れてある、出願番号第１０/３８４,９９４号の一部継続出願であり、且つ２００３年４月３０日に出願されてその開示内容が引用してここに取り入れてある、出願番号第１０/４２６,３２１号の一部継続出願である。
【０００２】
（発明の属する分野）
本発明は、カルコゲナイド記憶デバイスに関する。更に詳しくは、本発明は、カルコゲナイド材料と電気的に接続している複数の端子を有し、異なる端子対はカルコゲナイド材料の異なる部分をプログラミングできるデバイスに関するものである。特に、本発明は、多重ビット・データ記憶能力を提供するカルコゲナイド・デバイスに関する。
【０００３】
（発明の背景）
コンピューター及び消費者用電子機器は、情報を記憶し処理するメモリーに決定的に左右される。ＲＯＭ、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、及びフラッシュを含む種々の型のメモリーが、コンピューター及び消費者用電子機器の記憶及び処理能力の基礎をなしている。メモリーのこのような異なる形態は、速度と揮発性に差があり、効率的な作動性を提供するために特定のタスクに関して最適化されている。ＲＯＭ、読取り専用メモリーは、ブーティングの際にコンピューターによって用いられるプログラム（ＢＩＯＳプログラム）及び診断用プログラムを記憶するメモリーである。データは、ＲＯＭに予め記録され、一旦記録されると、データはＲＯＭから除去できず、読取ることだけが可能である。ＲＯＭは、シリコン中に固定結線された論理回路から構成されている。このため、ＲＯＭは、高度の安定性を持ち、ウィルスによる攻撃に対して感染し難い、非常に恒久的な形態のメモリーである。ＲＯＭは、不揮発性の形態のメモリーであるが、それは電源が切られたときにＲＯＭがその内容を保持することを意味する。大部分のコンピューターは、数キロバイトのＲＯＭを備えているだけである。ＲＯＭは、計算機にも、又レーザー・プリンターなどの周辺機器にも、広く用いられている。ＲＯＭの変種は、ＰＲＯＭ（プログラム可能ＲＯＭ）、ＥＰＲＯＭ（消去可能ＰＲＯＭ）、及びＥＥＰＲＯＭ（電気的に消去可能なＰＲＯＭ）を含む。ＰＲＯＭは、記録されていない状態で製造され、一回書込み可能で、消去はできないＲＯＭの一形態である。ＰＲＯＭは、ＲＯＭ媒体にプログラムを記録する機能と、特定の用途変更の必要に応じてプログラムを変更する柔軟性とを、購入者に提供する。ＥＰＲＯＭは、紫外線の作用で消去が可能で、且つ再プログラミングが可能なＲＯＭの一形態である。ＥＥＰＲＯＭは、ソフトウェアによって消去可能な、ＲＯＭの電気的に消去可能な形態である。
【０００４】
ＲＡＭ、ランダム・アクセス・メモリーは、コンピューターやその他の装置で見られる最も一般的な型のメモリーである。ＲＡＭは、コンピューターの作業メモリーであり、プログラミングで用いられるメモリーである。データは、ＲＡＭに書込み、消去し、且つ再記録することができる。ＲＡＭは、揮発性の形態のメモリーであるが、それは電源が切られたときに内容が消去されることを意味する。ＤＲＡＭ（動的ＲＡＭ）及びＳＲＡＭ（静的ＲＡＭ）は、ＲＡＭの二つの最も一般的な種類である。ＤＲＡＭは、ＳＲＡＭよりも安価であるがそれより遅く、データを保持するのに継続的なリフレッシュ操作が必要であるという特徴がある。ＤＲＡＭのリフレッシュの必要性は、ＤＲＡＭ記憶素子におけるデータ記憶の機構に起因するものである。ＤＲＡＭ記憶素子はコンデンサを含み、データはコンデンサに電荷として貯蔵される。しかし、コンデンサの電荷は永久的には貯蔵されず、ＤＲＡＭ素子が配置される基板へ又はチップ上の隣接装置へ漏洩する傾向を示す。電荷の漏洩はデータの消失と同じことであるから、電荷は周期的にリフレッシュされる。リフレッシュ操作の必要性は、電力消費を増大させ、ＤＲＡＭの揮発特性の原因になる。ＤＲＡＭの呼出し時間は、一般的に６０ｎｓｅｃ程度である。
【０００５】
ＳＲＡＭは、電源が維持されている限りはリフレッシュする必要なくその情報内容が保持されるＲＡＭの一形態である。ＳＲＡＭはＤＲＡＭより速いが、ＳＲＡＭ記憶素子はＤＲＡＭよりも多くのトランジスタを必要とし（ＤＲＡＭの１個のトランジスタに対して一般に４〜６個）、チップ上により広い面積を必要とするので、高価である。ＳＲＡＭに対する呼出し時間は１０ｎｓｅｃ程度であり、ＤＲＡＭはリフレッシュ操作の限界から逐次呼出しの間に休止時間が必要なので、ＳＲＡＭはＤＲＡＭよりサイクル時間（逐次メモリー呼出しの間の時間）も短い。性能基準では、ＳＲＡＭはＤＲＡＭより優れている。しかしその高い価格のため、高速度が必須であるキャッシュ・メモリー応用において主に用いられる。
【０００６】
フラッシュ・メモリーは、消費者用電子機器において用いられている主要な不揮発性メモリーである。フラッシュは、小型のメモリーであって携帯が可能で、多くの装置と巧みにインターフェイス接続される。フラッシュは消去可能で再書込み可能な形態のメモリーである。フラッシュは、携帯電話（フラッシュは、電話番号を保持すると同時に、送受信コールに必要な命令を記憶するのに用いられる）、携帯情報端末（フラッシュは、宛名、暦記載事項、メモ、などを記憶するのに用いられる）、及びデジタル・カメラ（フラッシュは、写真を記憶する消去可能媒体カードに用いられる型のメモリーである）を含む多くの最新式装置に好まれるメモリーである。
【０００７】
フラッシュ・メモリーは、電荷を貯蔵するのを浮遊ゲートによる典型的ＥＥＰＲＯＭである。フラッシュ記憶素子は、構造がトランジスタに類似しており、浮遊ゲート（一般にポリシリコン相）、並びに、トランジスタの制御ゲートの酸化物とチャンネル領域の間に挿入されたトンネル酸化物層、を含んでいる。「０」又は「１」の形のデータが、浮遊ゲートの電荷を制御することにより記憶される。浮遊ゲートに電荷が貯蔵されていない場合は、制御ゲートに電圧が印加された時、電流がソースからドレインへ流れてトランジスタがオンされる。電荷が貯蔵されている場合は、電流は阻止され、ゲート電圧の印加はトランジスタをオンさせることができない。フラッシュ記憶素子中の情報内容は、印加されたゲート電圧がトランジスタをオンさせるか否かの決定を含む簡単な読取りプロトコルを通じてこのように決定される。
【０００８】
より速く、廉価で、小型の、且つ効率的なコンピューター及び消費者用電子機器の需要が切迫したものになるにつれて、チップ製造業者及び装置設計者は、現在のメモリー技術の欠陥を認識し、代替となるデータ記憶用の材料及び装置を探し始めた。多くの用途に対するフラッシュ・メモリーの重要性のために、更にフラッシュ・メモリーに認められている幾つかの短所のために、フラッシュ・メモリーを置換えるものを見出すことに現在大きな関心が寄せられている。現在のフラッシュ・メモリーは、二つの重大な欠点で悩やまされている。第一に、フラッシュ・メモリーの書込み時間は遅く（マイクロ秒の程度）、フラッシュ・メモリーの応用範囲を制限している。記録文書の記憶には適しているが、競合データ処理は速い書込み時間を必要とするので、フラッシュは作業メモリーとしての用途には適さない。第二に、フラッシュ・メモリー内のデータ記憶の信頼性は数十万回の書込み消去サイクルで低下するので、フラッシュ・メモリーの寿命は比較的短い。
【０００９】
より速く、より信頼性のあるフラッシュ・メモリーの代替物を得ることを目指した三つの新しい技術が現在開発中である。その一つの技術においては、ＦＲＡＭ（強誘電性ＲＡＭ）、強誘電体材料がデータを記憶するのに用いられる。ＦＲＡＭ記憶素子は、強誘電体材料の強誘電性ドメインの方位に基づいて２進法情報を記録するＰＺＴのような強誘電体材料から成るコンデンサを含んでいる。強誘電性ドメインは、二つの方向の一つに可逆的に整列させられて、コンデンサに短い電圧パルスを印加したときの電流の決定に基づく読取り操作において区別することの可能な、二つの２進法状態を規定する。電圧パルスに伴う電界に対する強誘電性ドメインの方位に依存して、電圧パルスによって誘起された電流は高いか低いかのいずれかである。第二の技術、ＭＲＡＭ（磁気抵抗ＲＡＭ）は、原子の強磁性的性質を利用する。ＭＲＡＭは、ＦＲＡＭの磁気的類似物であって、情報を記憶するのに強磁性材料の強磁性特性を利用するものである。強磁性材料は磁気双極子を有するドメインを含み、ドメインは外部磁界の作用で整列させられて、方位を揃えられる。ＦＲＡＭにおけるのと同様に、整列させられた磁性ドメインは、情報を記録するために用いられる二つの２進法状態を規定する。あるデバイス構造においては、ＭＲＡＭは、トンネル酸化物で分離された二つの強磁性層を含む磁性トンネル接合から構成され、二つの強磁性層における磁性ドメインの相対的方位が、接合を横切る電流の流量を記述する。電流は、二つの強磁性層が平行な磁性ドメインを有するときに流量が多く、二つの強磁性層が逆平行のドメインを有するときに少ない。フラッシュ・メモリーを置換える潜在能力がある第三の技術は、オボニックユニファイドメモリ（ＯＵＭ）である。ＯＵＭは、カルコゲナイド相変化材料の相によって情報を記録する。カルコゲナイド相変化材料は、非晶質と結晶質状態の間で可逆的に転移することができ、各状態は異なる２進法状態に対応することができる。非晶質と結晶質状態は抵抗が二桁又はそれ以上違うので、二つの状態は容易に区別できる。
【００１０】
ＦＲＡＭ、ＭＲＡＭ、及びＯＵＭは、全て従来のフラッシュ・メモリーの欠陥の問題に対処している。三つの可能性のあるフラッシュ代替技術の全ては、速い書込み時間とほとんど永久的なサイクル寿命安定性を提供する。三つの技術は全て不揮発性で、静電力を必要としない。三つのフラッシュ代替技術における開発研究は、費用、蒸着法、及び製造の諸問題に焦点を合わせている。これらの技術を既存のＣＭＯＳ製造工程と一体化する可能性が大きな関心事である。強誘電体、強磁性体、又はカルコゲナイド材料の均一な薄膜層を形成するための、十分な、信頼性の高い、且つ再現性のある成長方法の開発、並びにこれらの層と従来のシリコンベース材料との両立性も関心事である。
【００１１】
また別の考察は、フラッシュ代替可能性のある技術のデータ記憶容量に関するものである。ＦＲＡＭ、ＭＲＡＭ、及びＯＵＭの開発における現状の努力は、活性な強誘電体、強磁性体、又はカルコゲナイド材料の、1ビットの情報を記憶できる記憶素子又は体積に焦点をおいている。この仮定の下で、三つのフラッシュ代替技術開発は、究極的には従来のフラッシュのそれに劣らないデータ記憶容量が達成されると信じられている。この観点において、ＦＲＡＭ、ＭＲＡＭ、又はＯＵＭの有利な書込み速度及び信頼性が終局的に優勢になり、工業界はフラッシュの代わりに優れた代替技術を採用するであろうと信じられている。しかし、従来型フラッシュ・メモリーの最近の進歩は、フラッシュ代替技術の参入のための障壁を引上げた。これらの進歩は、データ・セル当たり２ビット又はそれ以上の情報を記憶できるフラッシュ・メモリーの開発に導いた。結果として、情報の記憶ビット当たりの価格が現状のフラッシュ技術においてかなり低下し、競合する代替技術に対する性能と価格の基準がそれに応じて上昇している。
【００１２】
現時点において、三つの現在認められているフラッシュ代替技術のどれが他のものより優れているか、どれが十分に機能して従来のフラッシュ技術にとって代るか、はわかっていない。しかし、如何なるフラッシュの代替物も、従来技術に劣らない記憶容量を提供しなければならないことは明らかである。従って、今日のフラッシュ技術により提供されるセル当たり２ビット又はそれ以上の記憶に匹敵するデータ記憶容量を提供できる、不揮発性メモリー技術の必要性が存在する。
【００１３】
（発明の要約）
本発明は、デバイスの空孔領域内にあるカルコゲナイド材料の体積中に、２ビット又はそれ以上の記憶をさせることのできるカルコゲナイド・デバイスを提供する。カルコゲナイド材料は、複数の構造状態を有し、データ記憶は、カルコゲナイド材料の異なる構造状態と２進法又は非２進法系の異なる情報値と対応させることによって達成される。プログラミングあるいはデータの記憶は、望ましい記憶情報値に対応する構造状態へカルコゲナイド材料の転移を誘起させるのに十分な量だけ、電気端子を通してカルコゲナイド材料にエネルギーを印加することによって起こる。
【００１４】
本発明のカルコゲナイド・デバイスは、一定体積のカルコゲナイド材料とそれと電気的に接続している３個又ははそれ以上の電気端子とを含む。電気端子の配置は、カルコゲナイド材料の体積を独立した部分に分割するという効果があり、ある実施形態においては、それぞれの部分が独立にプログラミングされて1ビットの情報を記憶することができる。カルコゲナイド材料の二つ又はそれ以上に分割された部分の各々は、一又はそれ以上の対の電気端子によってプログラミングでき、少なくとも一対の電気端子によって独立にプログラミングできる。カルコゲナイド材料の別々にプログラミングできる部分は、デバイスの空孔領域を占めるカルコゲナイド材料の全体の連続的体積内における部分である。異なる別々にプログラミングできる部分は、同じカルコゲナイド材料組成であっても、異なるカルコゲナイド材料組成であってもよい。
【００１５】
本発明の一実施形態において、一つ又はそれ以上の組成を有するカルコゲナイド材料の全体の体積内における、カルコゲナイド材料の個々の部分を選択的にプログラミングする工程が提供される。この実施形態において、デバイスの一対の電気端子間に印加されたプログラミング・パルスは、その他の端子近傍におけるカルコゲナイド材料の構造転移を誘起することなく、その電気端子対間においてカルコゲナイド材料の一部に構造転移を誘起する。この実施形態においては、カルコゲナイド材料の一部に、カルコゲナイド材料の隣接部における情報内容を乱すことなく、データ記憶が起こる。
【００１６】
本発明の別の実施形態において、プログラミング・パルスのエネルギー含有量は、プログラミング・パルスが印加される二端子間における、カルコゲナイド材料の構造状態を転移させるのに必要なエネルギーを超過している。この実施形態において、過剰なエネルギーはカルコゲナイド材料の一つ又はそれ以上の隣接部へ拡散又は消散し、これらの部分で構造的転移を誘起してこれらの部分に記憶された情報値の変更をもたらす。
【００１７】
本発明の記憶素子における多重ビットのデータ記憶は、カルコゲナイド材料の別々の部分に影響を与える電気信号を、選択的に電気端子へ印加することによって達成される。1ビットのデータは、カルコゲナイド材料の選択的にプログラミングできる部分の各々に、カルコゲナイド材料のその部分と電気的に接続している一対の電気端子を通して又は端子対との間に電気信号を印加することによって、記憶される。選ばれた電気端子への電気信号の印加は、カルコゲナイド材料の選ばれた部分を、記憶しようと意図した情報値に対応する構造状態へと転移させる。異なる電気端子対への電気信号の選択的印加は、本発明のデバイスにおいて、カルコゲナイド材料の二つ又はそれ以上の部分における多ビット記憶を可能にする。多重２進法又は非２進法ビット記憶が、本発明のデバイスを用いて可能である。２進法実施形態において、カルコゲナイド材料の二つ又はそれ以上の部分の各々が、２進法ビットの情報を記憶し、二つの構造状態のいずれかにプログラミングされる。非２進法実施形態においては、各区画は多元（非２進法）ビットの情報を記憶し、複数の構造状態の一つにプログラミングされる。本発明は更に、多ビット・カルコゲナイド・データ記憶素子の配列を含む。
【００１８】
更に本発明は、デバイス空孔領域内のある体積のカルコゲナイド材料中に、２ビット又はそれより多い記憶容量を達成するよう、カルコゲナイド・デバイスをプログラミングする方法を提供する。プログラミングの方法は、カルコゲナイドの構造状態に転移を誘起するように、一対の電気端子間に印加された電気パルスの形での十分なエネルギーを供給すること、並びに、デバイス空孔内のカルコゲナイドの連続的体積中に、カルコゲナイド材料の二つ以上の区別できる部分を情報記憶又はプログラミングするように、多端子デバイス内の各端子対に対して繰り返すこと、を含む。
【００１９】
本発明及び、本発明の他の別目的とを同時によりよく理解するため、添付してある図面と特許請求の範囲と共に以下の説明を参照されたい。
【００２０】
（実施形態の詳細な説明）
本発明は、多ビット・データ記憶の可能な記憶素子、並びに記憶素子に２ビット又はそれ以上の情報を記憶させるようにプログラミングする方法を提供する。本発明の記憶素子は、三つ又はそれより多い電気端子と電気的に接続しているある体積のカルコゲナイド材料を含み、電気端子に与えられた電気エネルギーは、カルコゲナイド材料にデータを記憶させるようにプログラミングするのに用いられる。カルコゲナイド材料は、本発明の記憶素子のデータ記憶媒体である。カルコゲナイド材料は相変化材料であって、電流又は電圧パルスの形で電気エネルギーを供給することによって、複数の構造状態の間で可逆的に転移することができる。相変化材料の異なった構造状態は、電気抵抗などの特性に基づいて判別することができ、それぞれが異なる情報状態とそれぞれ対応して、データ記憶プロトコルの基礎を与えることができる。
【００２１】
本発明の記憶素子のカルコゲナイド材料は、以前に光学的及び電気的メモリー並びにスイッチングの用途に利用されており、代表的組成と性質は、開示内容をここに引用して取り入れた、米国特許番号第５,５４３,７３７号、第５,６９４,１４６号、第５,７５７,４４６号、第５,１６６,７５８号、第５,２９６,７１６号、第５,５３４,７１１号、第５,５３６,９４７号、第５,５９６,５２２号、第６,０８７,６７４号、並びに開示内容をここに引用して取り入れたＳ.Ｒ.Ｏｖｓｈｉｎｓｋｙによる“Reversible Electrical Switching Phenomena in Disordered Structure”Physical Review Letters, vol. 21, p.1450〜1453(１９６９)、Ｓ.Ｒ.ＯｖｓｈｉｎｓｋｙとＨ.Ｆｒｉｔｚｓｃｈｅによる“Amorphous Semiconductor for Switching, Memory, and Imaging Applications”IEEE Transaction on Electron Devices, vol. ED-20, p.91〜105(１９７３)を含む幾つかの学会誌の論文、において論じられている。相変化カルコゲナイド材料についての一般的特性及び解説は、以下において本発明に関連する点を説明してある。
【００２２】
本発明での使用に適した代表的カルコゲナイド材料は、周期律表のVI族（カルコゲン元素）からの一つ又はそれ以上の元素、並びに場合によってはIII、IV、又はＶ族からの一つ又はそれ以上の化学的変性剤を含んでもよい。Ｓ、Ｓｅ、及びＴｅの一つ又はそれ以上が、本発明のメモリー・デバイスのカルコゲナイド・データ記憶材料に含まれる最も一般的なカルコゲン元素である。Ｇｅ２Ｓｂ２Ｔｅ５などのようなＧｅ、Ｓｂ、及び／又はＴｅを含む材料は、本発明にもとづくカルコゲナイド材料の実例である。カルコゲン元素は二価結合と孤立電子対の存在で特徴づけられる。二価結合は、カルコゲン元素を結合してカルコゲナイド材料を生成するときに、鎖状及び環状構造の形成に導き、孤立電子対は、スイッチングに応用する場合の導電性フィラメントの形成のための電子源を提供する。導電性フィラメントは、異なる構造状態間で起こる相変化を駆動させるのに寄与するか又は補助する。Ａｌ、Ｇａ、Ｉｎ、Ｇｅ、Ｓｎ、Ｓｉ、Ｐ、Ａｓ、及びＳｂなどの三価及び四価の変性剤は、カルコゲン元素の鎖状及び環状構造内に入り、分岐点及び架橋点を提供する。カルコゲナイド材料の構造上の剛性は、架橋の程度に依存し、結晶化又は構造的転移あるいは再配列が行なわれる能力に影響を与える。
【００２３】
カルコゲナイド材料の重要な特徴で本発明に関連しているものは、二つ又はそれ以上の構造状態間で可逆的相転移を行うことができるということである。カルコゲナイド材料の構造的状態は結晶質状態、一つ又はそれ以上の部分結晶質状態、及び非晶質状態を含む。結晶質状態は、単結晶状態又は多結晶状態でありうる。本文においては、部分結晶質状態は、非晶質部分と結晶質部分を含むような、一定体積のカルコゲナイド材料の構造状態を意味する。非晶質と結晶質部分の相対比に基づいて区別ができる相変化材料においては、複数の部分結晶質状態が存在することが好ましい。結晶化率は、カルコゲナイド相変化材料の構造状態を識別する一つの方法である。結晶状態の結晶化率は１００％で、非晶質状態の結晶化率は０％であり、部分結晶質状態は連続的に０％（非晶質限界）と１００％（結晶質限界）の間で変化する結晶化率を有する。従って、相変化カルコゲナイド材料は、０％と１００％の結晶化率の間で両端値も含めて変化するような、複数の構造状態の間で可逆的に転移することができる。
【００２４】
カルコゲナイド材料が、種々の結晶化率を有する構造状態間の構造転移を遂行する能力及び容易さは、カルコゲナイド材料の組成と構造的特性とに依存する。架橋度の高いカルコゲナイド材料は、より構造的に強固で、一般により高い濃度の変性剤を含む。カルコゲナイド材料の架橋度が高いほど結晶化は困難であり、それは、核生成と結晶質相を成長させるのに必要な原子の再配列が、構造の剛性により抑制されるからである。架橋度の低いカルコゲナイド材料は、完全なあるいは部分的な結晶化を容易に行う。
【００２５】
カルコゲナイド材料の構造状態間の転移は、カルコゲナイド材料にエネルギーを供給することで誘起される。種々の形態のエネルギーがカルコゲナイド材料の結晶化率に影響し、従って構造転移を誘起する。エネルギーの適切な形態としては、電気エネルギー、熱エネルギー、光エネルギー、又はその他の形態のエネルギーなど、カルコゲナイド材料に電気的、熱的、又は光学的効果を誘起するようなもの（例えば、粒子線エネルギー）、あるいは上述のエネルギー形態の組合せを含む。結晶化率の連続的且つ可逆的な変化能力は、カルコゲナイド材料のエネルギー環境を制御することにより達成される。カルコゲナイド材料のエネルギー環境の適切な制御を通じて、結晶質状態は、部分結晶質又は非晶質状態に転移でき、部分結晶質状態は、結晶質又は非晶質状態に転移でき、非晶質状態は、部分結晶質又は結晶質状態に転移できる。構造転移を誘起するために熱的、電気的、及び光エネルギーを使用することに伴う幾つかの考慮すべき点は、以下の考察に呈示されている。
【００２６】
構造転移を誘起するための熱エネルギーの使用は、結晶質から非晶質へ又は非晶質から結晶質相への遷移に伴う熱力学及び反応速度論的性質を利用するものである。カルコゲナイド材料を融点より上まで加熱し、結晶質相の生成を抑止するのに十分な速度で冷却することによって、非晶質相を例えば部分結晶質又は結晶質状態から生成することができる。結晶質ドメインの核の生成及び／又は成長をもたらすのに十分な時間をとり、結晶化温度より上でカルコゲナイド材料を加熱することによって、結晶質相が、非晶質又は部分結晶質状態から生成できる。結晶化温度は融点より下であり、結晶化が起こる最低温度に対応する。結晶質又は部分結晶質状態の自由エネルギーが非晶質状態の自由エネルギーより低く、従ってカルコゲナイド材料の全体としてのエネルギーは結晶化率が増加するにつれて減少するという点において、結晶化の駆動力は典型的に熱力学的なものである。しかし、部分結晶質状態内における結晶質状態又は結晶質ドメインの生成（核生成とその成長）は反応速度論の見地からは抑制されるので、結晶質相又はドメインを生成するのに必要な原子の再配列を速めるエネルギーを供給することによって、融点より下での加熱は結晶化を促進する。結晶質又は部分結晶質状態を加熱する温度又は時間を制御することにより、又は非晶質又は部分結晶質状態の冷却温度又は速度を制御することによって、部分結晶質状態の結晶化率を制御することができる。
【００２７】
構造転移を誘起するための光エネルギーの使用は、カルコゲナイド材料へ光パルスの形でエネルギーを供給することを含む。光パルスは、レーザー、又は従来型のランプ、又は白熱光源からのものでありうる。光パルスは、光ビームがカルコゲナイド材料に向けられるあるいは投射されるときにカルコゲナイド材料に伝達されるような、光エネルギーを含んでいる。光エネルギーは、カルコゲナイド材料の結晶質、部分結晶質、及び非晶質状態の間での転移を誘起することができる。例えば、ＣＤやＤＶＤ用途へのカルコゲナイド材料の使用は良く知られており、カルコゲナイド材料の結晶質及び非晶質状態間の転移を誘起するための光源使用に依存するものである。記録されていない状態が結晶質状態に対応することが多く、データの書込み又は記憶は、マークのパターンが記憶された情報に対応するような、非晶質マークの選択的生成によって起こる。カルコゲナイド材料への光エネルギーの伝達は光学的吸収を通して起り、カルコゲナイド材料内での光エネルギーの消散に関連する熱的影響を伴うことがある。光エネルギーは、カルコゲナイド材料を溶融させたり、結晶化させたりするのに使用することができる。光パルスの波長、強度、持続時間、及び断面形状を制御することによって、カルコゲナイド材料のエネルギー環境を管理すること、並びにカルコゲナイド材料を結晶質、部分結晶質、及び非晶質状態の間で可逆的に転移させることが可能である。
【００２８】
構造転移を誘起するための電気エネルギーの使用は、カルコゲナイド材料への電気（電流又は電圧）パルスの印加によるものである。電気的に誘起される構造転移の機構は、本質的に電子的であって、それに伴う又は結果として起こる熱的寄与を伴うことがある。カルコゲナイド材料に印加される電気パルスの大きさ及び／又は持続時間を制御することによって、結晶化率を連続的に変化させることができる。カルコゲナイド材料の構造への電気エネルギーの影響は、カルコゲナイド材料に供給される電気エネルギーの量、又は印加される電流又は電圧パルスの大きさに伴うカルコゲナイド電気抵抗の変動として記述されることが多い。電気エネルギー又は電流パルスの大きさ（エネルギー／電流）の関数としての、カルコゲナイド材料の電気抵抗（Ｒ）の代表的な描写が、本明細書の図１に呈示されている。図１は、電気エネルギー又は電流パルスの大きさに伴うカルコゲナイド材料の電気抵抗の変動を示し、一般に抵抗プロットと呼ぶことがある。
【００２９】
抵抗プロットは、カルコゲナイド材料の電気エネルギーに対する二つの特徴的な反応領域を含んでいる。その領域は、図１に示した垂直破線１０を用いて近似的に区分されている。線１０の左側の領域は、カルコゲナイド材料の累積領域と呼ぶことができる。累積領域は、電気エネルギーの増加と共にほぼ一定又は僅かに変化し、あるエネルギー臨界値を超えると抵抗の急激な低下に至る挙動によって、識別される。従って、累積領域は、抵抗プロットの左端の点２０から、抵抗変動が小さいか無視できる範囲の点に対応するプラトー領域（総括して３０で表わす）を経て、電気抵抗の急激な低下へと続くセット点即ち状態４０まで、エネルギーの増加する方向に延伸している。抵抗プロットの左側は累積領域と呼ばれるが、それはカルコゲナイド材料の構造状態が、エネルギーが印加されるにつれて、エネルギーの全累積量と関連しつつ、構造状態の結晶化率と共に連続的に進展するからである。左端の点２０は、累積領域において最も低い結晶化率を有する構造状態に対応する。エネルギーが追加されると、結晶化率が増加し、カルコゲナイド材料は、複数の部分結晶質状態の間でエネルギーの増加する方向に、プラトー３０に沿って転移する。特に選んだ累積状態（累積領域における構造状態）は、図１において四角で表わしてある。臨界値量のエネルギーが累積すると、カルコゲナイド材料の結晶化率が十分になり、電気抵抗の劇的低下とセット状態４０の安定化とによって特徴づけられるセッティング転移をもたらす。累積領域における構造状態は、カルコゲナイド材料の累積状態と呼ぶことができる。累積領域における構造転移は、プラトー領域３０内においてエネルギーの増加する方向へ進むという意味において一方向性であり、また、カルコゲナイド材料をまずセット点４０の状態を通り越させてから、例えば、開示内容が引用してここに取り入れてある米国特許出願番号１０/１５５,５２７及び１０/１８９,７４９で説明されているようにリセッティングすること、によってのみ可逆的でありうる。
【００３０】
理論によって縛られることを望んではいないが、本発明者等は累積領域においてカルコゲナイド材料にエネルギーを加えることは、新しい結晶質ドメインの核生成、既存の結晶質ドメインの成長、又はそれらの組合せを通じて、結晶化率の増加へと導くと考えている。結晶化率の増加にもかかわらず電気抵抗がプラトー３０に沿って僅かしか変化しないのは、結晶質ドメインが互いに隔離された状態で生成又は成長して、カルコゲナイド材料全体に及ぶ連続した結晶の網目の生成を妨げているからである、と信じられる。この型の結晶化は、サブパーコレーション結晶化と呼ぶことができる。セッティング転移は、カルコゲナイド材料内に連続した相互に接続された結晶の網目が生成されるパーコレーション臨界値と一致する。このような網目は、例えば、結晶質ドメインが十分大きくなって隣り合うドメインと衝突する又は重なり合うときに、生成することができる。カルコゲナイド材料の結晶質相は非晶質相よりも導電性がよく抵抗が小さいので、パーコレーション臨界値は、カルコゲナイド材料を貫通する連続した低抵抗導電性通路の生成に対応する。結果として、パーコレーション臨界値は、カルコゲナイド材料の劇的な抵抗減少によって標識される。累積領域の左端の点は、連続した結晶質の網目を持たない非晶質状態又は部分結晶質状態でありうる。サブパーコレーション結晶化は、最初の非晶質又は部分結晶質状態から出発し、結晶化率がだんだん高くなって行く複数の部分結晶質状態を経て、パーコレーション臨界値及びセッティング転移が起こるまで進行する。累積領域におけるカルコゲナイド材料の挙動についての更なる考察は、開示内容を引用してここに取り入れた、米国特許出願番号１０/１４４,３１９、１０/１５５,５２７及び１０/１８９,７４９、並びに米国特許番号第５,９１２,８３９号及び第６,１４１,２４１号に与えられている。
【００３１】
図１の線１０の右側における領域は、グレー・スケール型又はグレー・スケール領域と呼ぶことができる。グレー・スケール領域は、セット状態４０から、複数の中間状態（総括して５０で表わす）を経て、リセット点又は状態６０まで延伸している。グレー・スケール領域における種々の点は、カルコゲナイド材料のグレー・スケール状態と呼ぶことができる。選択されたグレー・スケール状態は、図１において丸点で表わしてある。グレー・スケール領域における構造転移は、カルコゲナイド材料に電流又は電圧パルスを印加することにより誘起される。図１では、電流パルスが表示されている。グレー・スケール領域において、カルコゲナイド材料の抵抗は、印加された電気パルスの大きさと共に変化する。グレー・スケール領域における特定の状態の抵抗は、カルコゲナイド材料の構造状態に特有のものであって、カルコゲナイド材料の構造状態は、グレー・スケール領域で印加される電流パルスの大きさによって記述される。カルコゲナイド材料の結晶化率は、電流パルスの大きさが増すにつれて減少する。結晶化率は、セット点４０又はその近くにおけるグレー・スケール状態において最も高く、リセット状態６０が近づくにつれて累進的に減少する。カルコゲナイド材料は、セット状態４０における、連続した結晶質の網目を有する構造状態から、リセット状態６０における、連続した結晶質の網目を持たない非晶質か実質的に非晶質又は部分結晶質の構造状態へ、転移する。次第に増加される電流パルスの印加は、結晶質網目の幾つかの部分を非晶質相に変換する効果を有し、カルコゲナイド材料内の連続した高導電性結晶質通路の妨害あるいは中断へと導く。結果として、グレー・スケール領域で印加される電流パルスの大きさが増すにつれて、カルコゲナイド材料の抵抗は増加する。
【００３２】
累積領域とは対照的に、グレー・スケール領域で起こる構造転移は、可逆的であり双方向性である。電流パルスに対するカルコゲナイド材料の反応は、電流パルスが印加された時の初期状態のカルコゲナイド材料に関連する電流パルスの大きさに対する相対的な電流パルスの大きさによって決定される。上記で示されたように、グレー・スケール領域の各状態は、それらの抵抗と電流パルスの大きさとによって決定され、その大きさの電流パルス印加は、結晶化率の変化を誘起してその状態における特定の抵抗値を生じさせる。引続く電流パルスの印加は、カルコゲナイド材料の初期状態における結晶化率に対して、相対的に結晶化率を増加させたり又は減少させたりすることができる。引続く電流パルスが初期状態を確立するのに用いたパルスより大きなものである場合は、カルコゲナイド材料の結晶化率は減少し、構造状態は初期状態からリセット状態に向かって、グレー・スケール抵抗曲線に沿って転移する。同様に、引続く電流パルスが初期状態を確立するのに用いたパルスより小さなものである場合は、カルコゲナイド材料の結晶化率は増加し、構造状態は初期状態からセット状態に向かって、グレー・スケール抵抗曲線に沿って転移する。グレー・スケール領域におけるカルコゲナイド材料の性質についての更なる考察は、例えば、開示内容を引用してここに取り入れた、米国特許番号第５,２９６,７１６号及び第５,４１４,２７１号で見出だすことができる。
【００３３】
以下で更に十分に説明するように、データはカルコゲナイド材料の構造状態を通して記憶される。データの記憶は、記憶される情報値に対応する構造状態への、カルコゲナイド材料の構造転移を経て起こる。適切な構造転移によるデータの記憶を、ここではカルコゲナイド材料をプログラミングすると呼ぶこともできる。本発明では情報がカルコゲナイド材料の構造状態として符号化されているので、データの読取りにはカルコゲナイド材料の構造状態を検出又は決定することが必要である。累積領域において構造状態を読取る方法は、例えば米国特許出願番号１０/１４４,３１９、１０/１５５,５２７及び１０/１８９,７４９に記述されており、累積状態をセット状態へ転移させるのに必要なエネルギー量の測定を含む。このエネルギー量は、累積領域における構造状態の独特の特徴づけを行う即ち識別する一つの方法である。グレー・スケール領域での構造状態の読取りは、最も一般的には抵抗測定によって行なわれる。グレー・スケール領域における構造状態の電気抵抗は、グレー・スケール状態を判別するための効果的な測定基準を与える。
【００３４】
本発明において、カルコゲナイド材料がデータ記憶に用いられ、データはカルコゲナイド材料の構造状態として記憶されるような、装置と方法とが提供される。カルコゲナイド材料の特定の構造状態が、特定のデータ値に割り当てられ、データ値の記憶は、カルコゲナイド材料をデータ値に特有な構造状態へ転移させることにより起こる。データ値は情報値とみなすこともできるが、理由は、特定のデータ値は情報の符号化された表現であるからである。２進法データ記憶においては、例えば、情報は２進法データ値「０」と「１」のストリングで符号化され、「０」と「１」２進法系における情報値とみなすことができる。各別個の構造状態が特定の情報あるいはデータ値に対応するので、情報を記憶するのに用いられるカルコゲナイド材料の構造状態は、情報状態と呼ぶこともできる。カルコゲナイド材料の情報状態は、累積状態、グレー・スケール状態、又はそれらの組合せから選ぶことができる。２進法データ記憶系において、例えば「０」と「１」は情報値とみなすことができ、各情報値は、カルコゲナイド材料の別個の構造状態に割り当てることができる。カルコゲナイド材料の選択された構造状態は、従って、情報値「０」と「１」を伴う情報状態とみなすことができる。
【００３５】
２進法記憶に加えて、カルコゲナイド材料は、非２進法（多元）記憶を提供するように設定することもでき、その場合、情報あるいはデータは、三つ又はそれ以上の情報値を用いて記憶される。３進法（例えば、基底３）において、例えば、データは三つの情報値（例えば、「０」、「１」、及び「２」）を用いて符号化することができ、各情報値はカルコゲナイド材料の別個の構造状態に伴っており、三つの情報状態はカルコゲナイドの構造状態の中から選ばれる。累積領域、グレー・スケール領域、又はそれらの組合せにおける構造状態は、選択されて特定の情報値を伴うことができる。特定の情報値の記憶は、情報値を伴う情報状態へカルコゲナイド材料を転移させることによって、達成される。上記で説明されているように、転移は適切な量のエネルギー（例えば、電気エネルギー、光エネルギー、粒子線エネルギー、パルス・エネルギー、など）を供給することによって、達成される。更に大きなレベル数（例えば、４レベル、５レベル、以上任意のレベル数まで）を有する記憶系は、カルコゲナイド材料の構造状態の中から適切な数の情報状態を選ぶことによって、類似した方法で実行できる。ここで、データが、特定のレベル数を有する記憶系において、情報値のストリングとして符号化される場合、データはストリング中の各情報値をカルコゲナイド材料の別々の領域へ書込むことによって記憶される。
【００３６】
２進法ストリングにおいて、情報値を記憶するのに用いられるメモリー材料の領域は、一般にビットのメモリー材料又はもっと簡略にビットと呼ばれる。従来の用語では、ビットは「０」又は「１」を記憶する目的で割り当てられた２進法メモリー材料（通常はシリコン）の量又は部分を表わし、メモリー材料はいずれかの２進法情報値を（別個に、同時にではなく）記憶でき、データ・プログラミング又はデータ処理技術により二つの値の間でスイッチングすることができる。ビットは、２進法記憶系を利用するカルコゲナイド・データ記憶媒体に対して類推的に定義できる。本発明において、ビットは更に多元（多重値、多レベル、又は非２進法）データ記憶系にまで一般化できる。多元系においては、ビットは、情報値の記憶に割り当てられ、記憶系に伴われる別個の情報値間でスイッチングされる能力を有するメモリー材料（カルコゲナイド、シリコン、その他）の部分又は領域に対応する。４レベル（例えば、基底４）記憶系においては、例えば、情報値「０」、「１」、「２」、及び「３」を使うことができ、情報状態はこれらの情報値のそれぞれに対するカルコゲナイド材料の構造状態の中から選ぶことができる。本発明に関しては、この４レベル系では、ビットは、４情報値の一つを記憶するために割り当てられたカルコゲナイド材料の部分又は領域に対応し、情報値間のスイッチングは、本明細書で且つ引用して取り入れたもので説明してあるように、エネルギーを与えて、ある情報値に伴う情報状態から別の情報値に伴う情報状態への構造転移を誘起させることにより可能である。ビットは、任意の多重レベル・データ記憶系に対して類推的に説明できる。ここで用いられているように、従ってビットは、如何なるレベル数を有する記憶系においても、ある情報値を記憶するのに割り当てられた、メモリー材料の部分又は体積に対応する。
【００３７】
従来のデータ記憶装置において、メモリー材料の各ビットは二つの電気端子を有する個別の記憶素子に含まれ、二つの端子は、特定の情報値を記憶素子が記憶するように、番地付けし且つプログラミングするのに用いられる。シリコンに２進法ビットを記憶するための二端子記憶素子は、この技術分野でよく知られている。データ記憶媒体としてカルコゲナイド材料を利用する二端子記憶素子は、例えば、米国特許番号第ＲＥ３７,２５９号、第５,４１４,２７１号、及び第５,２９６,７１６号にも記載されており、カルコゲナイド材料が二つの電気端子間に置かれて特定のメモリー状態にプログラミングされているような、単一セル・カルコゲナイド記憶素子を記載している。メモリー状態は、カルコゲナイド材料のグレー・スケール状態から選ばれる。米国特許番号第５,９１２,８３９号は、二電気端子とそれらの間に配置されたカルコゲナイド材料を有する単一セル記憶素子について説明しており、メモリー状態はカルコゲナイド材料の累積状態の中から選ばれる。
【００３８】
米国特許番号第ＲＥ３７,２５９号、第５,４１４,２７１号、第５,２９６,７１６号、及び第５,９１２,８３９号は、更にカルコゲナイド材料における多ビット記憶について記載しており、ここで多ビット記憶は、多重記憶レベルを有するカルコゲナイド材料の使用によって情報記憶密度を増加することを意味する。米国特許番号第ＲＥ３７,２５９号、第５,４１４,２７１号、第５,２９６,７１６号、及び第５,９１２,８３９号において、多ビット記憶は２進法ビットの観点で記述されており、情報の多重２進法ビットの等価記憶は、カルコゲナイド材料の単一領域を有する記憶素子において、多レベル記憶系によって実現される。これらの特許において、例えば、四レベル記憶体系は、二つの２進法ビットが四つの異なる状態（００、０１、１０、１１）を包含するので、二つの２進法ビットのそれに等価の記憶容量を提供する。8レベル記憶体系は、三つの２進法ビットのそれと等価の記憶容量を与える。
【００３９】
本発明は、三つ又はそれ以上の電気端子を有する記憶素子と、これらの素子を多ビット記憶にプログラミングする方法を提供する。米国特許番号第ＲＥ３７,２５９号、第５,４１４,２７１号、第５,２９６,７１６号、及び第５,９１２,８３９号の記憶素子とは対照的に、本発明は２進法ビット及び非２進法ビットの両方に対して多重ビット記憶を提供する。本発明における多重ビット記憶は、記憶素子の空孔内に含まれるカルコゲナイド材料領域の特定部分を選択的に番地付けすることを通して行なわれる。選択的番地付けは、カルコゲナイド材料のその領域と電気的に接続状態で配置された、別の電気端子を備えることによって達成される。
【００４０】
二端子記憶素子と本発明による三端子記憶素子との概略比較が、図２及び３に与えられている。図２は、典型的な二端子カルコゲナイド記憶素子を示す。素子は、頂部電気端子１４０及び底部電気端子１５０と電気的に接触しているカルコゲナイド材料１１０で満たされた空孔領域を含む。空孔領域は、形が円筒形であることが好ましいが、非円筒形（例えば、長方形の管、など）であってもよい。絶縁材料１７０が端子１４０と１５０を分離する。二端子素子におけるデータ記憶は、端子１４０と１５０との間に電気エネルギーを供給することにより達成される。一般的に、電気エネルギーは、電流又は電圧パルスの形で供給される。適切な量での電気エネルギーの印加は、記憶したい情報値に対応する構造状態に、カルコゲナイド材料をプログラミングする、あるいは転移させる。
【００４１】
図３は、本発明による三端子記憶素子の実施形態を描写している。三端子記憶素子は、頂部電気端子２４０、底部電気端子２５０、及び中間電気端子２６０と接触しているカルコゲナイド材料２１０で満たされた空孔を含む。絶縁又は誘電体材料又は諸材料２７０が電気端子２４０、２５０、及び２６０を分離する。空孔は、形が円筒形又は非円筒形でありうる。空孔が円筒形であれば、中間端子２６０は形が一般に環状である。空孔が非円筒形であれば、中間端子２６０は一般に周囲を取り巻く形である。三端子素子におけるデータの記憶は、何れかの端子対を通して、カルコゲナイド材料に電気信号を供給することによって行なわれる。デバイスが三端子を含むこと並びにカルコゲナイド材料の構造転移が二端子を通して電気エネルギーを供給することによりもたらされることから、三端子デバイスは、カルコゲナイド材料のプログラミングあるいは転移に対し複数の選択肢を提供し、デバイスの空孔内におけるカルコゲナイド材料の、選択された部分又は領域のプログラミングを可能にする。プログラミング選択肢の多重性、及びカルコゲナイド材料の選択された部分をプログラミングする能力が、本発明の多端子デバイスを先行技術の二端子デバイスから区別されるものである。
【００４２】
図３の実施形態において、三端子は三つのプログラミング様式を提供する。第一のプログラミング様式において、電気信号（例えば、電流パルス、電圧パルス）が頂部端子２４０と底部端子２５０の間に供給されて、二端子カルコゲナイド記憶素子のそれと類似したデータ記憶能力を提供する。このプログラミング様式においては、空孔中のカルコゲナイド材料２１０の全体積が電気信号の影響を受ける。このプログラミング様式は，２進法又は非２進法系における単一ビット記憶を提供する。
【００４３】
第二のプログラミング様式において、電気信号は頂部端子２４０と中間端子２６０の間に与えられる。このプログラミング様式において、電気信号の影響はカルコゲナイド材料２１０の一部のみに限定できる。更に具体的に言えば、端子２４０と２６０間の電気信号の印加は、カルコゲナイド材料のこれらの端子間に位置する部分のみに影響を与え、カルコゲナイド材料の中間端子２６０と底部端子２５０の間に位置する部分は、ほとんど影響を受けないままにする。結果として、構造転移はカルコゲナイド材料の上部２２０に選択的に誘起でき、下部２３０には誘起されない。空孔中のカルコゲナイド材料２１０における上部２２０の選択的プログラミングは、このように頂部端子２４０と中間端子２６０間の電気信号の印加によって達成できる。
【００４４】
第三のプログラミング様式において、電気信号は底部端子２５０と中間端子２６０の間に与えられる。このプログラミング様式において、電気信号の影響は同様にカルコゲナイド材料２１０の一部のみに限定できる。更に具体的に言えば、端子２５０と２６０間の電気信号の印加は、カルコゲナイド材料のこれらの端子間に位置する部分のみに影響を与え、カルコゲナイド材料の中間端子２６０と頂部端子２４０の間に位置する部分は、ほとんど影響を受けないままにする。結果として、構造転移はカルコゲナイド材料の下部２３０に選択的に誘起でき、上部２２０には誘起されない。空孔中のカルコゲナイド材料２１０における下部２３０の選択的プログラミングは、このように底部端子２５０と中間端子２６０間の電気信号の印加によって達成できる。
【００４５】
選択的プログラミングを達成には、適切な大きさの電気信号の印加を必要とする。より具体的に言えば、過剰量のエネルギーを与える電気信号の印加は、プログラミングするのを意図しないカルコゲナイド材料の部分への、エネルギーの逸脱を導くことがある。過度に大きな電流又は電圧で二端子間に印加された信号は、これら二端子間のカルコゲナイド材料の過剰な加熱を誘起し、この加熱は、カルコゲナイド材料の信号を印加した端子間には位置していない部分への、熱エネルギーの消散を導くことがあり得る。同様に、十分に大きな電流又は電圧で二端子間に印加された信号は、カルコゲナイド材料の二端子間の部分を飽和させるような、導電性フィラメントを生成することができる。飽和量を超えた信号水準は、信号が印加された二端子間の部分よりも外側のカルコゲナイド材料の部分への、フィラメントの拡張を導くことがあり、従って、選択的プログラミングが望まれる領域よりも外側のカルコゲナイド材料の構造状態を変えるような、電気的効果を生ずる。
【００４６】
電気的又は熱エネルギーの逸脱効果は、影響の意図された範囲を越えて、二端子間に印加された電気信号の影響範囲を拡張することができる。大きさが十分であると、利用されていない電気端子までも逸脱効果が及んで、選択的プログラミング効果を無効にしたり抑制したりするように作用することになる。本発明に関して、カルコゲナイド材料のプログラミングされた部分からカルコゲナイド材料のプログラミングされていない部分へのエネルギーの逸脱は、プログラミングの目的に応じて有害な効果を与えることも有益であることもあり得る。本発明の一実施形態においては、選択的プログラミングが望まれる。この実施例においては、選択的プログラミングの望ましい成果は、二つより多い電気端子を用いて空孔中のカルコゲナイド材料の一部のみに影響を及ぼす能力である。二端子間に印加された電気信号の大きさを適切に制御することにより、カルコゲナイド材料のプログラミングが意図されていない部分への熱又は電気エネルギーの逸脱が最小化されて、カルコゲナイド材料の電気信号が印加された端子間にある部分のみの実質的に選択的なプログラミングを提供する。
【００４７】
本発明の別の実施形態においては、二端子間に印加されたプログラミング・パルスのエネルギー含有量は、カルコゲナイド材料の直接プログラミングされている部分に隣接した部分へ影響を及ぼすために有益な利用ができるような、過剰なエネルギーの量を制御して供給するように調節される。この実施形態において、三端子またはそれ以上の端子を有するデバイスの二端子間に印加されたプログラミング・パルスは、プログラミング・パルスが印加された二端子間に位置する部分に隣接する、カルコゲナイド材料の部分へも影響を及ぼす。カルコゲナイド材料の部分、例えば、特定のプログラミング・パルスの印加において用いられない端子近傍の部分が影響を受けて構造転移が誘起されることがある。この実施形態において、プログラミング・パルスに伴う過剰なエネルギーは、プログラミングされつつあるもの以外のビットの情報状態に影響を及ぼすことができる。過剰なエネルギーの量を制御することによって、非プログラミング・ビットの情報状態を連続的に変化させることと、非プログラミング・ビットの情報状態に対する、プログラミング・ビットの情報状態との相関の程度を制御することができる。
【００４８】
上述のように、従来の二端子カルコゲナイド記憶素子は、素子当たり単一２進法ビット又は単一多元ビットの記憶容量を与える（ここで、本発明における単一多元ビット記憶は、二端子記憶素子について記載している上述の先行技術において説明した多ビット記憶に対応している）。この型の記憶は、二端子素子をプログラミングするのに用いられる電気信号が、二端子間全体に広がるカルコゲナイド材料の体積又は経路に影響を及ぼすという事実から導かれる。例えば、カルコゲナイド材料の選ばれた点とデバイスの他端子との間に在る部分に影響を及ぼすことなく、二端子デバイスの一端子から空孔内部における選ばれた点に（即ち、他端子に達しないある点まで）至る、カルコゲナイド材料の経路又は体積を選択的にプログラミングすることはできない。例えば、特定の大きさを有する電流パルスが、二端子デバイス（図２に示した、デバイスの頂部端子１４０及び底部端子１５０）の端子間の空孔全長にわたってプログラミングするとした場合に、特定の大きさの半分を有する電流パルスは、単純に空孔長さの半分をプログラミングする訳ではない。大きさを半分にすることは、全くプログラミングできないようなパルス、空孔を飽和させ且つ空孔の全長にわたりカルコゲナイド材料をプログラミングする又は影響を及ぼすようなパルス、又は、空孔を飽和させず且つ空孔の全長にわたりカルコゲナイド材料をプログラミングしたり影響を及ぼしたりすることのないようなパルスを生ずることができ、ここで特定の効果はプログラミングに用いられる特定のパルスの大きさに依存する。パルスがカルコゲナイド材料の全長よりも小さな影響を及ぼすような結果は生じず、この結果は、二端子デバイスの二端子間に電気信号を印加することが、二端子間に完全に広がったカルコゲナイド材料の経路を必ずプログラミングする又は影響を及ぼす、という事実からの帰結である。この必要条件は、フィラメントの生成が、カルコゲナイド材料のプログラミングあるいは構造転移において予備的効果として役立つという、カルコゲナイド材料の機能から導かれる。フィラメントは、一つの電気端子から別の電気端子まで広がる導電性領域であって、フィラメントの形成を通して、二端子記憶素子の二端子によって挟まれた空孔の全長にわたって広がるカルコゲナイド材料内に、経路が造り出される。フィラメントの存在は、二端子デバイスの一方の端子から他方の端子へ広がる、電気信号が影響する領域を造り出す。
【００４９】
本発明の選択的プログラミングを通して、カルコゲナイドと電気的に接続している三端子またはそれ以上の端子群から選ばれた、カルコゲナイド材料の選択された端子対間にのみ広がっている部分を、選択的にプログラミングする又は影響を及ぼすことが可能である。フィラメントは、多端子デバイスの全端子対の間で選択的に生成することができ、選択的プログラミング能力を提供する。選択的フィラメント生成は、二つの端子間に電気信号を供給することによって、一つの端子から別の端子へ広がるフィラメントを生成させることができ、フィラメントはデバイスのそれら以外の端子にまでは広がらない。従って、図３の例において、頂部端子２４０と底部端子２５０間の長さより短い長さにわたって広がるカルコゲナイド材料の部分を、中間端子２６０を用いてプログラミングする又は影響を及ぼすことができる。上述の一実施形態で説明したように、図３に描写された三端子実施形態は、底部端子２５０を関与させないで、且つカルコゲナイド材料の底部端子２５０に隣接する部分をプログラミングしない又は影響を及ぼさないで、中間端子２６０から頂部端子２４０まで延伸する経路に沿って、フィラメント及びカルコゲナイド材料に影響を及ぼすものの選択的生成を行わせる。中間端子２６０と底部端子２５０の間のカルコゲナイド材料は、カルコゲナイド材料の頂部端子２４０に隣接する部分をプログラミングしないか又は影響を及ぼさないで、同様にプログラミングするか又は影響を及ぼすことができる。カルコゲナイド材料の体積を部分的に選択的プログラミングすることは、本発明の一実施形態におけるデバイスの他の端子にまでは広がらないで、選択された端子対の間に広がる導電性フィラメントの生成を通して、このように達成することができる。
【００５０】
本発明の一実施形態は、カルコゲナイド材料のメモリー・デバイスの空孔内に存在する体積の、選択された部分を独立にプログラミングする能力をこのように提供する。選択的プログラミングは、空孔の選ばれた部分又は領域における、カルコゲナイド材料の構造転移を誘起させ、選ばれる部分は、カルコゲナイド材料と電気的に接続している電気端子の形状又は配置によって輪郭が決まる。選ばれた部分は、電気信号を適切な電気端子対の間に供給することによって、独立にプログラミングすることができ、本発明は、記憶素子の空孔の異なる空間領域に、情報値を独立して記憶をさせることを可能にする。結果として、本発明は、真の多重ビット・データ記憶を可能にする。例えば、図３の三端子デバイスにおいて、情報の第一ビットは、頂部端子２４０と中間端子２６０の間に電気信号を供給することにより影響を受けたカルコゲナイド材料の部分に記憶させることができ、情報の第二ビットは、底部端子２５０と中間端子２６０の間に電気信号を供給することにより影響を受けたカルコゲナイド材料の部分に記憶させることができる。２ビットの情報は、このようにカルコゲナイド材料の異なる部分に記憶され、メモリー・デバイスの空孔内に同時に記憶される。記憶されたビットの各々は、２進法ビット又は多元ビットであり得る。更に、二つのビットは、同じ（例えば、両方とも２進法、両方とも３進法、など）又は異なる（例えば、一つの２進法、一つの非２進法、一つの３レベルビット、一つの４レベルビット、など）基底系からの情報値に対応させることができる。
【００５１】
本発明によるデバイス構造の一実施例が図４に示してある。図４は、三端子デバイス構造の断面図を示す。三つの端子は、Ｔ(１)、Ｔ(２)、及びＴ(３)と表示してある。複数のデバイスを６インチのシリコン・ウェハ上に形成した。ウェハ上のデバイス及び層は、従来のスパッタリング、化学蒸着法、エッチング、及びリソグラフィ技術を用いて形成した。構造は、シリコン・ウェハ基板３１０、熱酸化物層３２０、ＴｉＷ又はＴｉとＴｉＮの組合せから形成した導電性層３４０と炭素障壁層３５０とを含む底部端子３３０、ＳｉＯＸ／ＳｉＮＸ絶縁領域３６０、ＴｉＷで形成した中間端子３７０、カルコゲナイド材料３８０で充填した空孔、ＴｉとＴｉＮを含む導電性層４１０と炭素障壁層４００とを含む頂部端子３９０、並びにＡｌ層４２０を含んでいる。この実施例では、カルコゲナイド材料３８０はＧｅ２Ｔｅ２Ｓｂ５であり、図４にＧＳＴと表示してある。障壁層は、カルコゲナイド領域への物質の拡散およびエレクトロマイグレーションを抑止し、デバイスのサイクル寿命を改善する。典型的な層の厚さは次のとおりである、導電性層３４０（１００ｎｍ）、障壁層３５０（３０ｎｍ）、中間端子３７０（１０〜４０ｎｍ）、障壁層４００（１００ｎｍ）、及び導電性層４１０（１００ｎｍ）。この実施例のデバイスにおける、カルコゲナイド材料で占められた空孔領域は、約０.１ミクロンの高さと約１ミクロン直径を有する円筒形である。端子３３０、３７０、及び３９０はカルコゲナイドと電気的に接続している。中間端子３７０はカルコゲナイド材料３８０を取巻いている。端子間の電気的の接続がカルコゲナイド材料を経由して行なわれるように、端子は絶縁材料で分離されている。
【００５２】
図４に示したデバイスを、本発明による選択的プログラミングに関して試験した。第一の実験において、デバイスのカルコゲナイド材料を最初にセット状態に転移させた。セット状態において、各端子対の間の抵抗を測定した。中間端子３７０と底部端子３３０の間の抵抗は１４ｋΩと測定され、頂部端子３９０と中間端子３７０の間の抵抗は６ｋΩと測定された。続いて、プログラミング電流パルスを中間端子３７０と底部端子３３０の間に印加した。パルスの大きさと持続時間は、それぞれ６ｍＡと１００ｎｓであった。印加したプログラミング・パルスのエネルギーは、中間端子３７０と底部端子３３０間のカルコゲナイド材料の少なくとも一部分において、構造転移を誘起するのに十分であった。プログラミング・パルスを印加した後で、各端子対の間の抵抗を再び測定した。中間端子３７０と底部端子３３０間の抵抗は今回１.２ＭΩと測定され、頂部端子３９０と中間端子３７０の間の抵抗は今回８.５ｋΩと測定された。この実験は、中間端子３７０と底部端子３３０間へのプログラミング・パルスの印加が、中間端子３７０と頂部端子３９０間の抵抗には著しい影響を与えないで、中間端子３７０と底部端子３３０間の抵抗を劇的な増加へ導くことを示している。頂部端子３９０の近傍におけるカルコゲナイド材料に影響を及ぼすことなく、カルコゲナイド材料の構造転移が空孔の下部に誘起された。中間端子３７０と底部端子３３０間で測定された高い抵抗は、中間端子３７０と頂部端子３９０間で測定された低い抵抗と、良い対象をなしている。二つの抵抗値は、カルコゲナイド材料の異なる端子対間の部分における異なる構造状態に対応し、異なる情報値を有するものとして別々に判定することができる。この実施例は、従って、カルコゲナイド材料の与えられた体積内における、２ビットの情報の記憶を実証した。
【００５３】
底部端子３３０と中間端子３７０間へのパルスの印加、並びに上述のような抵抗測定の後で、第二のプログラミング・パルスをデバイスに印加した。第二パルスは、７５ｍＡの大きさと１００ｎｓの持続時間を有し、中間端子３７０と頂部端子３９０間に印加した。プログラミング・パルスの大きさは、中間端子３７０と頂部端子３９０間におけるカルコゲナイド材料の、少なくとも一部分の構造転移を誘起するのに十分であった。プログラミング・パルスを印加した後で、再び各端子対間の抵抗を測定した。二度目のパルスを印加した後の中間端子３７０と底部端子３３０間の抵抗は６４ｋΩと測定され、頂部端子３９０と中間端子３７０の間の抵抗は今回４３ｋΩと測定された。この実験は、中間端子３７０と頂部端子３９０間へのプログラミング・パルスの印加が、中間端子３７０と頂部端子３９０間におけるカルコゲナイド材料の抵抗の増加へ導くことを示している。より高い抵抗は、プログラミング・パルスがカルコゲナイドの構造状態をより結晶性の少ない状態へ転移させたことを示唆している。
【００５４】
この実験において、更に、中間端子３７０と底部端子３３０間の抵抗も影響を受けた。具体的には、中間端子３７０と底部端子３３０間の抵抗は、上述した最初のプログラミング・パルス印加後の１.２ＭΩという値から、二番目のプログラミング・パルスの印加時における６４ｋΩという値に低下した。測定された抵抗値の減少は、中間端子３７０と頂部端子３９０間に印加されたプログラミング・パルスが、中間端子３７０と底部端子３３０間のカルコゲナイド材料に、より結晶質の状態に向かう構造転移を誘起することを示唆している。この構造転移の発生は、カルコゲナイド材料の中間端子３７０と頂部端子３９０間に位置する部分へ供給されたエネルギーの一部が、カルコゲナイド材料の中間端子３７０と底部端子３３０間に位置する部分へ拡散し、輸送され、又はそこで消散されていることを示唆している。構造転移は、カルコゲナイド材料のある部分に供給されたエネルギーが、カルコゲナイド材料の別の部分へ輸送されてその構造状態に影響を及ぼすという、上述のエネルギー逸脱効果の証拠となるものである。輸送されたエネルギーは、中間端子３７０と頂部端子３９０間のカルコゲナイド材料の構造状態に影響を及ぼすのに必要なエネルギーを、超過した分のエネルギーである。
【００５５】
この点についての実験結果は、カルコゲナイド材料のある部分に供給されたエネルギーが、カルコゲナイド材料の別の部分に影響を及ぼす、という潜在能力を証明する。このようなエネルギー逸脱が望ましくない場合は、二番目のプログラミング・パルスの大きさ及び／又は持続時間を低減して、カルコゲナイド材料のプログラミングしようとする部分から消散する、過剰なエネルギーの生成を避けるべきであることを、実験が示唆している。或いは、過剰なエネルギーは、カルコゲナイド材料のプログラミング・パルスが印加される端子間に位置する部分より外側にある部分の情報内容に影響を及ぼすという点に関して、自由度の増加を提供するもの、と見なすことができる。６４ｋΩの抵抗を有する中間端子３７０と底部端子３３０間のカルコゲナイド材料の構造状態は、セット状態（８ｋΩ近傍の抵抗）及びリセット状態（１ＭΩ近傍の抵抗）から独立し且つ区別された情報状態と見なすことができる。過剰なエネルギーの制御を通して、カルコゲナイド材料の直接プログラミングされる部分より外側にある部分の抵抗を、連続的に調節することができる。
【００５６】
本発明は、一定体積のカルコゲナイド材料と電気的に接続している、三端子またはそれ以上の電気端子を有する記憶素子を含む。前述の実施例は三端子を有する実施形態を示している。四、五、又はそれ以上の端子を持つ対応する実施形態も、同様に予期されている。例えば、図５は、四電気端子を有する実施形態を描写している。四端子記憶素子は、頂部電気端子５５０、底部電気端子５６０、上部中間電気端子５７０、及び下部中間電気端子５８０と接触しているカルコゲナイド材料５１０で充填された空孔を含んでいる。絶縁又は誘電体材料又は諸材料５９０は、電気端子５５０、５６０、５７０、及び５８０を分離する。四端子素子におけるデータの記憶は、何れかの端子対を経由しカルコゲナイド材料に電気信号を供給することによって行なわれる。デバイスが四端子を含むことから、並びにカルコゲナイド材料の構造転移が、何れかの二端子対に電気エネルギーを供給することによりもたらすことができることから、四端子デバイスは、カルコゲナイド材料のプログラミングあるいは転移に対する多重選択肢を与え、デバイスの空孔内に在るカルコゲナイド材料の選択された部分あるいは領域をプログラミングできるようにする。四端子デバイスは、プログラミングに使用される端子の組合せによって、カルコゲナイド材料の空孔内における三つの区分された部分までの選択的プログラミングを行うことを通して、三つの多元ビットの記憶を可能にする。1ビットの記憶は、底部端子５６０と下部中間端子５８０の間に電気信号を印加することにより達成可能で、空孔内のカルコゲナイド材料の下部５２０は、２進法又は非２進法情報値を記憶するようにプログラミングされる。二番目のビットの記憶は、下部中間端子５８０と上部中間端子５７０の間に電気信号を印加することにより達成可能で、空孔内のカルコゲナイド材料の中央部５３０は、２進法又は非２進法情報値を記憶するようにプログラミングされる。三番目のビットの記憶は、上部中間端子５７０と頂部端子５５０の間に電気信号を印加することにより達成可能で、空孔内のカルコゲナイド材料の上部５４０は、２進法又は非２進法情報値を記憶するようにプログラミングされる。
【００５７】
場合によっては、四端子デバイスは、デバイスの端子の一部のみを用いた選択的プログラミングを通して、1または２ビットの情報を記憶するのにも使用できる。例えば、単一ビットプログラミングは、頂部端子５５０と底部端子５６０の間に電気信号を印加することにより達成可能で、プログラミングは、空孔内のカルコゲナイド材料の全長にわたって行なわれる。２ビット・プログラミングは、四端子の何れか三つを利用する選択的プログラミングを通して、同様に達成することができる。四端子素子の２ビット・プログラミングの一例として、頂部端子５５０、上部中間端子５７０、及び底部端子５６０を用いて選択的にプログラミングすることができる。三端子の他の組合せも、同様に２ビット・プログラミング達成するために使用できる。四端子より多くを有する実施形態への一般化は、直ちに明白である。
【００５８】
前述の実施例は、環状の中間端子を持ち通常円筒形の空孔を有する実施形態を、主として考慮の対象とした。本発明の他の実施形態は、長方形空孔、球形空孔、管状空孔、一様でない断面を有する空孔、などの非円筒形空孔を有するデバイス及び、非円筒形空孔に電気エネルギーを供給するのに適した円周状の又は非環状の形を有する電気端子とを含む。カルコゲナイド材料は、空孔を占めるあるいは充填する連続体である。一様でない断面を有する空孔内にある体積のカルコゲナイド材料を含む三端子デバイスの一例を図６に示す。この三端子記憶素子は、頂部電気端子６２０、底部電気端子６４０、及び中間電気端子６３０と接触しているカルコゲナイド材料６１０で充填された空孔を含んでいる。絶縁又は誘電体材料又は諸材料６５０は、電気端子６２０、６３０、及び６４０を分離する。この実施形態において、中間端子は空孔の中央部において空孔直径を狭くしたものを造り出し、空孔の直径に非一様性を与える。
【００５９】
更に本発明の範囲内には、デバイスの空孔が二つ又はそれ以上の組成のカルコゲナイド材料を含むような実施形態も存在する。例えば、三端子デバイスにおいて、記憶素子は、空孔内のカルコゲナイド材料において個別にプログラミングできる上部及び下部を設定するのに使用できるような、頂部端子、底部端子、及び中間端子を含んでいる。本発明のまた別の実施形態は、空孔の上部及び下部の選択的にプログラミングできる部分に、異なるカルコゲナイド組成を使用する。類似の実施形態が、四端子又はそれ以上の端子を有するデバイスの場合にも達成できる。
【００６０】
本発明のデバイスの電気端子は、カルコゲナイド材料と電気的に接続している。電気端子は、導電性材料を含み、カルコゲナイド材料へ電流パルス又は電圧パルスのような電気信号を供給することができる。電気端子は、直接又は間接的に、カルコゲナイド材料内に電流の流れ又は電圧勾配を与えるあるいは誘起させる。注入によって又は電界効果を通して作動する端子も、本発明の範囲内である。代表的注入型端子は、同時係属親出願である、米国特許出願番号１０／３８４,９９４に記載されたものを含み、代表的電界効果型端子は、同時係属親出願である、米国特許出願番号１０／４２６,３２１に記載されたものを含む。
【００６１】
本発明によるプログラミング方法は、カルコゲナイド材料と電気的に接続している三端子又はそれ以上の端子を備えたカルコゲナイド記憶素子のプログラミングを目標としている。三端子又はそれ以上の端子は、空孔を占めるカルコゲナイド材料の体積内で分離してプログラミングできる部分の輪郭を決め、更に、プログラミングの方法は、上で説明したようにカルコゲナイド材料の空間的に識別できる部分の選択的プログラミングを通して、二つ又はそれ以上の２進法又は非２進法ビット又は情報値を記憶することを目標としている。プログラミングの方法は、一対の電気端子を選ぶ段階と、選んだ電気端子間に電気信号（例えば、電流パルス又は電圧パルス）を供給し、カルコゲナイド材料の選んだ端子間の部分を、記憶したい情報値に対応する構造状態に転移させる段階とを含み、ここで情報値は２進法又は非２進法情報値である。更に、プログラミングは、別の端子対を選択し、これらの端子間に電気信号を印加して、情報値が記憶されるようにカルコゲナイド材料の別の部分をプログラミングすることによって行うことができる。このようにして、多重多元ビット記憶が、記憶素子の空孔内におけるカルコゲナイド材料の連続的体積内において達成される。一対の電気端子を選択する段階と、電気信号を印加して選択した端子対の間でプログラミングする段階と、他の端子対に対して繰り返す段階との組合せを含む本発明の範囲には、多重多元ビット記憶を達成するための種々の方法が存在し、ここでプログラミングは、記憶される情報値に対応する情報状態への、カルコゲナイド材料の構造転移を誘起させる。
【００６２】
ここに述べた開示内容及び考察は、説明的なものであって、本発明の実施を制限することは意図していない。本発明の好ましい実施形態であると考えられるもののみについて説明したけれども、当業者は、本発明の精神から逸脱することなく、これらに対して別の更なる変更並びに修正が為され得ることを認めるであろうし、本発明の全範囲内にある、全てのこのような変更物及び修正物について権利を請求することが意図されている。本発明の範囲を規定するのは、全ての等価物を含み、前述の開示内容と組合せた、付随する特許請求の範囲である。
【図面の簡単な説明】
【００６３】
【図１】図１は、エネルギー又は電流の関数としての、カルコゲナイド材料の電気抵抗の代表的依存性である。
【図２】図２は、二端子カルコゲナイド記憶デバイスの概略描写である。
【図３】図３は、三端子カルコゲナイド記憶デバイスの概略描写である。
【図４】図４は、本発明による三端子記憶デバイスの一実施形態である。
【図５】図５は、四端子カルコゲナイド記憶デバイスの概略描写である。
【図６】図６は、一様でない円筒形の空孔領域を有する、三端子記憶デバイスの概略描写である。
【図１】
2007505481.tif 000003
【図２】
2007505481.tif 000004
【図３】
2007505481.tif 000005
【図４】
2007505481.tif 000006
【図５】
2007505481.tif 000007
【図６】
2007505481.tif 000008
【国際調査報告】
2007505481.tif 000009
2007505481.tif 000010