(57)【要約】  入力段と出力段と少なくとも１つの補償段とを有するＣＭＯＳ定電圧発生器回路である。それぞれの段は、単一のトランジスタ又はより典型的にはトランジスタ・スタックで構成することができる。入力段と出力段との間だけでなく、入力段と補償段との間にもカレントミラー動作が実行される。補償段は、また、出力段におけるトランジスタに追加的なバイアスを提供して、電圧規制を増加させる。オプションであるが、縮退抵抗（受動又は能動）が、補償及び出力段のソース側、ドレイン側、又は、ソース及びドレイン側の組合せに結合される。やはりオプションであるが、追加的なダイオード結合されたトランジスタが、出力段におけるトランジスタ・スタックに組み入れられる。この回路は、温度及び電源電圧に対する感度が低い正確な電圧基準（Ｖref）出力を提供する。
2007524944.tif 000002
【特許請求の範囲】
【請求項１】
定電圧発生器回路であって、
入力段と補償段と出力段とを有する電圧源と、
前記入力段と前記補償段と前記出力段との両方との間に第１のカレントミラー関係を確立する手段と、
前記補償段と前記出力段との間に第２のカレントミラー関係を確立する手段と、
能動抵抗デバイスと、
を備えており、前記能動抵抗デバイスは、前記第２のカレントミラー関係を確立する手段からのバイアス信号に応答して変動する抵抗値を有し、
前記能動抵抗デバイスの変調により、前記出力段からの一定の基準電圧が安定化されることを特徴とする定電圧発生器回路。
【請求項２】
請求項１記載の定電圧発生器回路において、前記段は、それぞれが、少なくとも１つのトランジスタか、トランジスタのスタックか、少なくとも１つのトランジスタと少なくとも１つの能動又は受動抵抗との組合せか、と備えていることを特徴とする定電圧発生器回路。
【請求項３】
請求項１記載の定電圧発生器回路において、前記補償段か前記出力段か前記補償段と前記出力段との両方かに、ソース縮退抵抗を更に備えていることを特徴とする定電圧発生器回路。
【請求項４】
請求項３記載の定電圧発生器回路において、前記ソース縮退抵抗は正の温度係数を有することを特徴とする定電圧発生器回路。
【請求項５】
請求項１記載の定電圧発生器回路において、
前記出力段においてダイオード接続されたトランジスタを更に備えており、
前記ダイオード接続されたトランジスタは負の温度係数を有し出力電圧の温度補償を提供することを特徴とする定電圧発生器回路。
【請求項６】
請求項１記載の定電圧発生器回路において、ＣＭＯＳプロセス技術に従って製造された少なくとも１つのＰＭＯＳトランジスタか、少なくとも１つのＮＭＯＳトランジスタか、少なくとも１つのＰＭＯＳトランジスタと少なくとも１つのＮＭＯＳトランジスタとの組合せかを備えていることを特徴とする定電圧発生器回路。
【請求項７】
請求項１記載の定電圧発生器回路において、前記第１のカレントミラー関係を確立する手段は、前記補償及び出力段のそれぞれにおけるトランジスタをバイアスするように構成された自己バイアス・トランジスタを前記入力段に備えていることを特徴とする定電圧発生器回路。
【請求項８】
請求項７記載の定電圧発生器回路において、前記入力段は、ドレイン供給電圧とソース供給電圧との間に結合されており負荷抵抗かトランジスタ抵抗かトランジスタ・ロジックかと直列の自己バイアスされたトランジスタを備えていることを特徴とする定電圧発生器回路。
【請求項９】
請求項１記載の定電圧発生器回路において、前記第１のカレントミラー関係を確立する手段は、前記入力段における少なくとも１つのＮＭＯＳトランジスタと前記補償段における少なくとも１つのＮＭＯＳトランジスタと前記出力段における少なくとも１つのＮＭＯＳトランジスタとの間の相互接続を備えていることを特徴とする定電圧発生器回路。
【請求項１０】
請求項１記載の定電圧発生器回路において、前記第２のカレントミラー関係を確立する手段は、前記出力段におけるトランジスタをバイアスするように構成された自己バイアス・トランジスタを前記補償段に備えていることを特徴とする定電圧発生器回路。
【請求項１１】
請求項１記載の定電圧発生器回路において、前記第２のカレントミラー関係を確立する手段は、前記補償段における少なくとも１つのＰＭＯＳトランジスタと前記出力段における少なくとも１つのＰＭＯＳトランジスタとの間の相互接続を備えていることを特徴とする定電圧発生器回路。
【請求項１２】
定電圧発生器回路であって、
入力段と補償段と出力段とを有する電圧源と、
前記入力段に配置され自己バイアス信号を受け取るように構成された第１の能動デバイスと、
前記補償段に配置され前記第１の能動デバイスから前記自己バイアス信号を受け取り前記補償段の第１のレベルのカレントミラー動作を確立するように構成された第２の能動デバイスと、
前記出力段に配置され、前記第１のレベルのカレントミラー動作に従って前記第１の能動デバイスから前記自己バイアス信号を受け取るように構成された第３の能動デバイスと、
前記補償段に配置され自己バイアス信号を受け取るように構成された第４の能動デバイスと、
前記出力段に配置され前記第４の能動デバイスから前記自己バイアス信号を受け取り前記補償段の第２のレベルのカレントミラー動作を確立するように構成された第５の能動デバイスと、
前記出力段にあり前記第３の能動デバイスと前記第５の能動デバイスとの間に結合された電圧発生器出力接続と、
前記出力段に配置され、前記第４の能動デバイスから前記自己バイアス信号を受け取るように構成されており、前記自己バイアス信号に応答して変動し前記電圧発生器出力接続における出力電圧を安定化する抵抗値を有する第６の能動デバイスと、
を備えていることを特徴とする定電圧発生器回路。
【請求項１３】
請求項１２記載の定電圧発生器回路において、
前記入力段と補償段と出力段とは、ソース供給電圧側とドレイン供給電圧側とを有し、
前記第１のレベルのカレントミラー動作は前記各段の前記ソース供給電圧側において確立され、
前記第２のレベルのカレントミラー動作は前記各段の前記ドレイン供給電圧側において確立され、
この定電圧発生器回路は、ＣＭＯＳプロセス技術に従って製造された少なくとも１つのＰＭＯＳトランジスタと少なくとも１つのＮＭＯＳトランジスタとを備え、
前記ＰＭＯＳ及びＮＭＯＳトランジスタは、前記トランジスタのサイズ、幾何学的配置又はサイズ及び幾何学的配置の両方を制御することにより構成される抵抗特性を有することを特徴とする定電圧発生器回路。
【請求項１４】
請求項１３記載の定電圧発生器回路において、前記トランジスタのサイズは、この回路の中の電気ヒューズを開回路化又はブローしてトランジスタのサイズを選択するか、１又は複数のマスク・ステップにおいてサイズを選択するか、その両方を行うかにより変更されることを特徴とする定電圧発生器回路。
【請求項１５】
請求項１２記載の定電圧発生器回路において、
前記補償段と前記出力段とはソースとドレインとを有し、
この定電圧発生器回路は、更に、前記出力段と前記補償段との前記ソース若しくは前記ドレインと直列であるか、又は、前記出力段と前記補償段との前記ソースと前記ドレインとの両方と直列である能動又は受動縮退抵抗を備えていることを特徴とする定電圧発生器回路。
【請求項１６】
請求項１２記載の定電圧発生器回路において、
前記出力段にトランジスタ・スタックを更に備えており、
前記トランジスタ・スタックは、更に、前記スタックにおけるトランジスタの有効抵抗値を低下させるダイオード結合されたトランジスタを少なくとも１つ備えていることを特徴とする定電圧発生器回路。
【請求項１７】
複数の段を有する回路において一定の基準電圧を発生する方法であって、
入力段と少なくとも１つの後続の段との間に第１のカレントミラーを形成するステップと、
補償段と出力段との間に第２のカレントミラーを形成するステップと、
を含み、前記第２のカレントミラーをバイアスすることにより、前記出力段における少なくとも１つの能動デバイスを駆動して基準電圧出力を変調することを特徴とする方法。
【請求項１８】
請求項１７記載の方法において、前記入力段に結合された段に縮退抵抗デバイスを追加することによって前記電圧基準出力を安定化するステップを更に含むことを特徴とする方法。
【請求項１９】
請求項１８記載の方法において、前記縮退抵抗デバイスは、受動抵抗、能動抵抗、又は能動及び受動抵抗の組合せを含むことを特徴とする方法。
【請求項２０】
請求項１７記載の方法において、ダイオード結合されたトランジスタを用いて前記出力段を構成することにより前記電圧基準出力を安定化するステップを更に含むことを特徴とする方法。
【請求項２１】
定電圧発生器回路であって、
入力段と補償段と出力段とを有する電圧源と、
前記入力段と前記補償段との間のカレントミラーと、
前記入力段にあり前記第１のカレントミラーを駆動することにより前記入力段と前記補償段との間で電流が反射されるように構成された自己バイアス回路と、
前記出力段におけるドレイン側トランジスタと、
前記出力段におけるソース側トランジスタと、
を備えており、前記補償段は、前記出力段と直接に、又は、別の能動段を介して間接的に前記出力段と結合され、前記カレントミラーを流れる電流に応答して前記ドレイン側トランジスタへのバイアス電圧を発生するように構成されており、
前記ドレイン側トランジスタと前記ソース側トランジスタとの組合せを流れる一定の電流が一定の基準電圧出力を発生することを特徴とする定電圧発生器回路。
【請求項２２】
請求項２１記載の定電圧発生器回路において、ＣＭＯＳプロセス技術に従って製造された少なくとも１つのＰＭＯＳトランジスタ、少なくとも１つのＮＭＯＳトランジスタ、又は、少なくとも１つのＰＭＯＳトランジスタ及び少なくとも１つのＮＭＯＳトランジスタを備えていることを特徴とする定電圧発生器回路。
【請求項２３】
請求項２２記載の定電圧発生器回路において、前記補償段の前記カレントミラーは、前記出力段とのソース側ミラー動作とドレイン側ミラー動作とを含むことを特徴とする定電圧発生器回路。
【請求項２４】
請求項２３記載の定電圧発生器回路において、
前記ドレイン側ミラー動作は、ゲート結合されたＰＭＯＳトランジスタを用いて実行され、
前記ソース側ミラー動作は、ゲート結合されたＮＭＯＳトランジスタを用いて実行されることを特徴とする定電圧発生器回路。
【請求項２５】
請求項２１記載の定電圧発生器回路において、
前記出力段への前記補償段の間接的な結合は、前記補償段によってバイアスされ能動又は受動縮退抵抗を有する少なくとも１つの能動デバイスによって提供され、
前記少なくとも１つの能動デバイスは、バイアス電圧を発生するように構成されていることを特徴とする定電圧発生器回路。
【請求項２６】
請求項２１記載の定電圧発生器回路において、
前記補償及び出力段は、ソース側とドレイン側とを有しており、
この定電圧発生器回路は、更に、前記出力段と前記補償段との前記ソース側、前記ドレイン側、又は、前記ソース及びドレイン側の両方と直列である少なくとも１つの能動又は受動縮退抵抗を備えていることを特徴とする定電圧発生器回路。
【請求項２７】
請求項２６記載の定電圧発生器回路において、前記ソース縮退抵抗は正の温度係数を用いて構成されていることを特徴とする定電圧発生器回路。
【請求項２８】
請求項２６記載の定電圧発生器回路において、ドレイン側の縮退抵抗により、前記出力段における前記ドレイン側トランジスタは前記補償段におけるノードにより前記基準電圧出力を超える電圧にバイアスされることが可能になることを特徴とする定電圧発生器回路。
【請求項２９】
請求項２６記載の定電圧発生器回路において、前記縮退抵抗は、前記基準電圧出力によりバイアスされ温度補償を提供する能動縮退抵抗を備えていることを特徴とする定電圧発生器回路。
【請求項３０】
請求項２１記載の定電圧発生器回路において、
前記出力段にトランジスタ・スタックを更に備えており、
前記トランジスタ・スタックは、更に、前記スタックにおけるトランジスタの有効抵抗値を低下させるダイオード結合されたトランジスタを少なくとも１つ備えていることを特徴とする定電圧発生器回路。
【請求項３１】
請求項２１記載の定電圧発生器回路において、
ＣＭＯＳプロセス技術に従って製造された少なくとも１つのＰＭＯＳトランジスタと少なくとも１つのＮＭＯＳトランジスタとを備え、
前記ＰＭＯＳ及びＮＭＯＳトランジスタは、前記トランジスタのサイズ、幾何学的配置又はサイズ及び幾何学的配置の両方を制御することにより構成される抵抗特性を有することを特徴とする定電圧発生器回路。
【請求項３２】
請求項３１記載の定電圧発生器回路において、前記トランジスタのサイズは、この回路の中の電気ヒューズを開回路化又はブローしてトランジスタのサイズを選択するか、１又は複数のマスク・ステップにおいてサイズを選択するか、その両方を行うかにより変更されることを特徴とする定電圧発生器回路。
【請求項３３】
定電圧発生器回路であって、
ゲートを有する自己バイアスＮＭＯＳトランジスタと電源電圧を与えるようにプルアップされる負荷抵抗とを有する入力段と、
第１のカレントミラーが確立されており、前記入力段の前記ＮＭＯＳトランジスタのゲートに結合されたゲートを有するＮＭＯＳトランジスタを有する補償段と、
前記入力段の前記自己バイアスＮＭＯＳトランジスタのゲートに結合されたゲートを有するＮＭＯＳトランジスタを用いて構成された少なくとも１つの出力段と、
前記補償段の自己バイアスＰＭＯＳトランジスタと前記出力段のＰＭＯＳトランジスタとの間に確立された第２のカレントミラーと、
を備え、前記少なくとも１つのＮＭＯＳトランジスタは、前記第２のカレントミラーの前記ＰＭＯＳトランジスタに応答して変動する抵抗値を有する能動抵抗として構成されており、更に、この定電圧発生器回路は、
前記出力段にあり、前記第１のカレントミラーのＰＭＯＳトランジスタと前記第２のカレントミラーのＮＭＯＳトランジスタとを結合する出力接続を備えていることを特徴とする定電圧発生器回路。
【請求項３４】
基準電圧出力を発生する出力段をバイアスする自己バイアス入力を入力段に有する定電圧発生器回路であって、
前記入力段とカレントミラー関係にある補償段を結合し、
前記補償段と前記出力段との間にカレントミラーを確立することを特徴とする定電圧発生器回路。
【請求項３５】
請求項３４記載の定電圧発生器回路において、
前記入力、補償及び出力段は、ソース側とドレイン側とを有し、
この定電圧発生器回路は、更に、前記補償及び出力段のソース側、ドレイン側、又は、ソース及びドレイン側の組合せと直列に結合された能動又は受動縮退抵抗を備えていることを特徴とする定電圧発生器回路。
【請求項３６】
請求項３５記載の定電圧発生器回路において、前記縮退抵抗は、前記電圧基準出力信号によってバイアスされた能動抵抗を前記出力段に備えていることを特徴とする定電圧発生器回路。
【請求項３７】
請求項３４記載の定電圧発生器回路において、負の温度係数を有し前記基準電圧出力を温度補償する少なくとも１つのダイオード接続されたトランジスタを前記出力段に更に備えていることを特徴とする定電圧発生器回路。
【請求項３８】
請求項３４記載の定電圧発生器回路において、前記第１及び第２のカレントミラー関係は、対向する電源電圧極性に向かって確立されることを特徴とする定電圧発生器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは集積回路に関し、更に詳しくは定電圧発生器に関する。
【背景技術】
【０００２】
定電圧発生器（Ｖref発生器）は、電圧基準、入力バッファ、電圧調整器回路及び同様の応用例など、多くの集積回路（ＩＣ）設計の中で広く用いられている。典型的には、Ｖref発生器に対する最も重要な要件は、動作電圧、周辺温度、動作温度及び製造プロセス変動と無関係に一定の出力電圧を生じることである。ダイオード又はバイポーラ・トランジスタ（Ｐ−Ｎ接合電位）の使用に依存する様々なバンドギャップ基準（ＢＧＲ）が、この目的のために用いられてきた。しかし、最近は、単純な設計、低い電力消費及び多くのＣＭＯＳ回路設計の内部にオンチップで容易に組み入れることができるために、ＣＭＯＳ定電圧発生器が注目を集めてきている。
【０００３】
図１には、単一の入力及び出力段を有する従来型のＣＭＯＳ定電圧発生器が示されている。Ｖref出力は、能動回路ＭＮ１及びＭＮ２を有する分圧器を形成する能動抵抗ＭＰ１及びＲ２と組み合わされた降下Ｒ１からＰＭＯＳデバイスＭＰ２を介して発生される。しかし、従来型のＣＭＯＳ定電圧発生器は、動作電圧及び温度の変動が大きく、そのために、多くの重要な応用例において不適切である。
【０００４】
従って、プロセス変動、電源電圧の変化、温度ドリフトなどに伴う問題を克服しながら、単純なＣＭＯＳ回路から正確な電圧基準を発生するシステム及び方法に対する必要性が存在する。このような及びそれ以外の必要性は、従来開発されてきた電圧発生器システム及び方法の短所を克服する本発明において満足される。
【発明の開示】
【０００５】
本発明による電圧基準発生器は、そのデバイスの入力段と出力段との間に少なくとも１つの補償段を有するカレントミラー（電流ミラー）を用いる。入力段は、入力デバイスか、又は、好ましくは少なくとも１つの能動デバイスと負荷を有する１つの受動若しくは能動抵抗とを有するデバイスのスタックを有する。例えば、入力段は、少なくとも１つの負荷抵抗又は少なくとも１つのトランジスタ負荷若しくはトランジスタ・ロジックと直列の自己バイアスされたトランジスタで構成され、この組合せは、ドレイン及びソース供給電圧の間に結合されている。入力段の一部は、出力デバイス又は出力デバイス・スタックにバイアスを提供する補償段とカレントミラー関係に構成される。本発明の実施例は、好ましくは、トランジスタの１又は複数のソース側又はドレイン側でソース縮退抵抗（受動又は能動）を用い、より広いＶdd範囲にわたりトランジスタを流れる電流を正規化し、オプションであるが、デバイスの温度係数を適切に選択することにより温度補償を提供する。スタック状の要素を段の中で用いて有効抵抗値を減少させることが可能である。更に、ダイオード結合されたトランジスタを、例えば好ましくは出力段の中に組み入れて、温度補償を向上させることも可能である。
【０００６】
本発明の実施例は、定電圧発生器回路であり、（ａ）入力段と少なくとも１つの補償段と少なくとも１つの出力段とを有する電圧源（すなわち、カレントミラー・ドライバ）と、（ｂ）前記入力段と前記補償段と前記出力段との両方との間に第１のカレントミラー関係を確立する手段と、（ｃ）前記補償段と前記出力段との間に第２のカレントミラー関係又はバイアス関係を確立する手段と、（ｄ）前記第２のカレントミラーからのバイアス信号を受け取り変調され前記出力段からの一定の基準電圧出力を補償する少なくとも１つの能動抵抗デバイスと、を備えている。
【０００７】
この定電圧発生器回路において、前記段は、それぞれが、好ましくは、少なくとも１つのトランジスタ・デバイスか、トランジスタのスタックか、トランジスタと能動又は受動抵抗のいずれかとの組合せか、と備えている。この電圧基準回路は、また、前記補償段及び／又は前記出力段に、１又は複数のソース縮退抵抗を組み入れることができる。好適実施例では、このソース縮退抵抗は、正の温度係数を有し、回路の内部において追加的な温度補償を提供するように構成されている。
【０００８】
この電圧基準回路は、出力段に１又は複数のダイオード選択されたトランジスタ（ＮＭＯＳ又はＰＭＯＳ）を組み入れて、出力電圧の温度補償を助けることができる。ダイオード選択されたトランジスタは、好ましくは、負の温度係数を有するように構成されている。回路の内部で第１のカレントミラー関係を確立する手段は、好ましくは、入力段のトランジスタを自己バイアスし、入力段からの自己バイアス信号を結合して補償段と出力団とのそれぞれのトランジスタをバイアスする。
【０００９】
前記第１のカレントミラー関係を確立する手段は、好ましくは、前記入力段、前記補償段及び前記出力段におけるＮＭＯＳトランジスタの間に相互接続を備えている。前記第２のカレントミラー関係を確立する手段は、自己バイアス・トランジスタを前記補償段に備え、前記補償段からの自己バイアス信号を結合してて前記出力段におけるトランジスタをバイアスする。更に、前記第２のカレントミラー関係を確立する手段は、前記補償段のＰＭＯＳトランジスタと前記出力段のＰＭＯＳトランジスタとの間の相互接続を備えている。出力段の能動デバイスをバイアスして調整の制度を更に向上させる追加的な補償段を追加することが可能である。
【００１０】
本発明の別の実施例は、定電圧発生器回路であり、（ａ）入力段と少なくとも１つの補償段と少なくとも１つの出力段とを有する電圧源と、（ｂ）前記入力段に配置され自己バイアス信号を受け取るように構成された第１の能動デバイスと、（ｃ）前記補償段に配置され前記第１の能動デバイスの前記自己バイアス信号を受け取り前記補償段において第１のレベルのカレントミラー動作を確立するように構成された少なくとも１つの第２の能動デバイスと、（ｄ）前記出力段に配置され、前記第１のレベルのカレントミラー動作に従って前記第１の能動デバイスの前記自己バイアス信号を受け取るように構成された少なくとも１つの第３の能動デバイスと、（ｅ）前記補償段に配置され自己バイアス信号を受け取るように構成された少なくとも１つの第４の能動デバイスと、（ｆ）前記出力段に配置され前記第４の能動デバイスの前記自己バイアス信号を受け取り前記補償段の第２のレベルのカレントミラー動作を確立するように構成された少なくとも１つの第５の能動デバイスと、（ｇ）前記出力段にあり前記第３の能動デバイスと前記第５の能動デバイスとの間に結合された電圧発生器出力接続と、（ｈ）前記出力段に配置され、前記第４の能動デバイスの前記自己バイアス信号を受け取るように構成されており、前記自己バイアス信号に応答して変動し前記電圧発生器出力からの電圧出力を補償するように変動する抵抗値を有する少なくとも１つの第６の能動デバイスと、を備えている。
【００１１】
この回路の第１のカレントミラーは、好ましくはそれぞれの回路段の前記ソース供給電圧側において確立され、前記第２のカレントミラーはそれぞれの回路段の前記ドレイン供給電圧側において確立される。この回路／デバイスは、ＣＭＯＳプロセス技術に従って製造されたＰＭＯＳ及びＮＭＯＳトランジスタを備えている。入力段、補償段及び出力段のトランジスタの抵抗特性は、前記トランジスタのサイズ、幾何学的配置又はサイズ及び幾何学的配置の両方を制御することにより構成される。ある実施例では、トランジスタのサイズは、この回路の中の電気ヒューズを開回路化（すなわちブローして）トランジスタのサイズを選択するか、１又は複数のマスク・ステップにおいてサイズを選択するか、その両方を行うかにより変更される。
【００１２】
本発明の別の実施例は、一定の基準電圧を発生する方法を与え、この方法は、（ａ）入力段と少なくとも１つの後続の段との間に第１のカレントミラー関係を形成するステップと、（ｂ）補償段と出力段との間に第２のカレントミラー関係を形成するステップと、を含んでおり、（ｃ）前記第２のカレントミラーをバイアスすることにより、前記出力段における少なくとも１つの能動デバイスを駆動して基準電圧出力を変調する。この方法は、更に、前記入力トランジスタ段に結合されたトランジスタ段に縮退抵抗（受動又は能動抵抗）を追加する、及び／又は、出力段においてダイオード結合されたトランジスタを用いることにより、前記電圧基準出力を安定化することができる。
【００１３】
本発明の実施例は、その教示から離れることなく、別々に又は任意の所望の組合せで実現することができる多数の効果を提供することができる。
本発明の１つの側面として、電圧調整器の出力精度を向上させることがある。
【００１４】
本発明の１つの側面として、製造プロセス変動、温度変化、動作電圧の変化及びそれらの組合せに応答して生じる出力電圧の揺らぎを減少させることがある。
本発明の１つの側面として、負の温度係数を有するダイオード結合されたトランジスタをトランジスタ・スタックにおいて用い有効抵抗を低下させることがある。
【００１５】
本発明の１つの側面として、電圧発生器における電圧補償を向上させる縮退抵抗を用いることがある。
本発明の１つの側面として、ソース縮退抵抗が受動又は能動抵抗でありうることがある。
【００１６】
本発明の１つの側面として、トランジスタの抵抗値を、電気ヒューズをブローする及び／又はマスク・ステップを用いるなどそのサイズ（幅及び／又は長さ）を変更することにより制御することができる。
【００１７】
本発明の１つの側面として、トランジスタを積層（スタック）しながら依然として有効抵抗値を低下させる同じ入力を有することができる。
本発明の１つの側面として、電圧発生器を別個の回路デバイス（すなわち、電圧基準、調整器など）の中に組み入れる又は他の回路素子の中に組み入れることが可能である。
【００１８】
本発明の更なる側面として、従来型のＣＭＯＳ製造技術に従って製造することができる回路によって電圧基準特性を向上させることができる。
本発明の更なる側面は、明細書の以下の記載において説明されるが、この明細書における詳細な記載は、どのような限定も行うことなく本発明の好適実施例を完全に開示することを目的とする。
【発明を実施するための最良の形態】
【００１９】
本発明は、添付の図面を参照することにより、より完全に理解されるはずである。ただし、添付の図面は、例示目的のためだけに提供されている。
ここで例示の目的を有する図面を参照すると、本発明は、図２から図４までに概略が示されている装置において具現化されている。この本発明の装置は、この出願において開示されている基本的な概念から離れることなく、様々な応用例に用いることができる。本発明は、新しいタイプのＣＭＯＳ電圧基準（Ｖref）発生器であって、従来型のＣＭＯＳ電圧基準発生器と比較して優れた補償性能を達成する。優れた補償性能とは、電源電圧（Ｖdd）及び温度の変動に対する感度が押さえられているという意味である。本発明による装置及び方法は、別々の複数の回路素子（電圧基準、調整器など）の中で実現することが可能であるし、あるいは、好ましくはＣＭＯＳプロセスを用いて製造される他の回路素子（Ａ／Ｄコンバータ、マイクロコントローラ、コンパレータ回路など）の中に一体化することも可能である。
【００２０】
図２は、本発明によるＣＭＯＳ電圧基準（Ｖref）発生器の一例を図解しており、出力段をバイアスする手段として複数のカレントミラー型のドライバで構成された電圧源を用いている。入力段は、好ましくは、この電圧発生器の１又は複数の出力段とカレントミラー関係に構成された単純なバイアス回路を有する。この入力段は、より複雑なトランジスタ・スタックやそれ以外のトポロジを用いることも可能だが、能動デバイスと受動又は能動トランジスタとの単純な組合せとして実現することができることを理解すべきである。
【００２１】
例示であるが、入力段は、抵抗Ｒ１とトランジスタＭＮ１との組合せであり、カレントミラーのバイアス回路を形成する。トランジスタ対が、この場合ＭＮ２及びＭＮ４を含むＭＮ１との第１のカレントミラー関係に構成されている。第２のカレントミラー関係は、好ましくは、補償及び出力段それぞれのＭＰ１とＭＰ２との間に確立される。オプションであるが、Ｒ２、Ｒ３及びＲ４など、ソース縮退抵抗を用いて、動作電圧（Ｖdd）補償特性を改善することができる。ＭＤ１及びＭＤ２など出力段におけるダイオード結合されたトランジスタは、ＮＭＯＳ又はＰＭＯＳいずれかのトランジスタで構成することができる。出力段におけるトランジスタＭＮ３は、示されているように、補償段によって発生されるバイアス電圧によって制御される抵抗値を有する能動抵抗を有する。
【００２２】
動作の間、動作電圧の上昇に応答して、ノードＡにおける電圧は、ほぼＶtn1に到達する。なお、Ｖtn1は、ＮＭＯＳトランジスタＭＮ１のスレショルド電圧である。トランジスタＭＮ１及びＭＮ２はカレントミラーを形成するから、これら２つのトランジスタが同じサイズ及び構造を有する場合には、それぞれの電流Ｉ1及びＩ2は等しくなると予測される。動作電圧が上昇すると、ノードＡにおける電圧は上昇する。その理由は、電圧が、２つの素子Ｒ１及びＭＮ１の抵抗値によって分割されるからである。ノードＡにおける電圧の上昇すると、ＭＮ２はより多く導通するように駆動されるから、ＭＮ２により多くの電流が流れる。更に、ＭＮ２のドレイン電圧は、ＭＰ１及びＭＮ２の抵抗比によって決定される。この実施例での２つのトランジスタＭＮ１及びＭＮ２は、異なる特性を有するように構成されている。
【００２３】
動作電圧に依存する特性を改善するため、ＭＮ２のソースに抵抗が追加される。この抵抗は、ソース縮退抵抗と称され、電源電圧レベルＶddの変化に応答してトランジスタＭＮ２を流れる電流を一定に維持するのを助ける。Ｒ２の両端に電圧が生じるから、ＭＮ２のゲート・ソース電圧（ＶGS）は、ＭＮ１のゲート・ソース電圧より小さい。Ｖddが上昇すると、この抵抗の両端に何らかの電圧が依然として生じるため、この抵抗が大きいために電圧の大部分がＭＮ２ではなく抵抗Ｒ２の両端に生じる場合には、ＭＮ２のゲート・ソース電圧（ＶGS）とドレイン・ソース電圧（ＶDS）とを正確に維持して回路応答特性を安定化させることが可能である。Ｒ２を追加することの別の効果は、抵抗Ｒ２の両端に大きな電圧が依然として生じるために、ＰＢＩＡＳのノードを、Ｖddよりも小さい電圧に、電圧Ｖtpだけ、より近く維持できることである。ソース縮退抵抗Ｒ４は、縮退抵抗Ｒ２によって提供されるのと同様の補償効果を提供する。
【００２４】
ノードＰＢＩＡＳの電圧は、Ｖtp1だけ、Ｖddよりも低くなることが予想される。なお、Ｖtp1はＰＭＯＳトランジスタＭＰ１のスレショルド電圧である。トランジスタＭＰ１、ＭＮ２及び抵抗Ｒ２の間で電圧が分割されるため、ノードＰＢＩＡＳの電圧は、Ｖtpよりも僅かに小さくなる。抵抗Ｒ２は、ノードＰＢＩＡＳが、抵抗Ｒ２が存在しない場合よりもＶdd−Ｖtpにより近く維持されることを助ける。ＭＰ２のソースにソース縮退抵抗を追加することにより、ＭＰ２を流れる電流を、動作電圧範囲にわたって、より一定に維持することができる。Ｖdd側にソース縮退抵抗を用いることにより、特に、カレントミラー構造におけるＰＭＯＳドライバ・トランジスタのソースにおいて、本発明による効果が多く達成される。ソース縮退抵抗Ｒ３の追加により、同様の効果が得られる。
【００２５】
オプションではあるが、ダイオード結合されたトランジスタをトランジスタ・スタックの中に組み入れることにより、温度補償を提供することができる。例えば、負の温度係数のダイオード結合されたトランジスタをソース側に用いて、Ｖrefの安定的で温度補償がなされた出力電圧レベルを達成することができる。与えられたダイオードの両端での電圧降下は、温度上昇に応答して小さくなる。ＮＭＯＳ及び／又はＰＭＯＳトランジスタを用いて、スタックの中のダイオード結合されたトランジスタを作ることができる。
【００２６】
出力スタックの中のトランジスタＭＮ３は、正の温度係数を有するのが好ましい。Ｖddが上昇するにつれて、ノードＰＢＩＡＳの電圧は、トランジスタＭＮ３を線型領域にバイアスするのに十分なほどまで上昇する。線型領域においては、トランジスタＭＮ３は、温度の上昇によってもたらされるＭＮ３の抵抗値の上昇に応答してＶref出力を維持し温度補償を提供する線型能動抵抗のように動作する。
【００２７】
トランジスタＭＮ４は、トランジスタＭＮ２が補償段においてそうであるのと同様の態様で入力段カレントミラーに結合される。縮退抵抗Ｒ３（能動及び受動）は、抵抗Ｒ２と同様の態様で動作し、Ｖddに対する電流特性を改善し、デバイスの動作電流を減少させる。
【００２８】
図３は、本発明の別の実施例を図解している。この実施例では、図２の受動的なソース縮退抵抗Ｒ３及びＲ４が、能動的な縮退抵抗ＭＰ３及びＭＮＳによって代替されている。これらの相補的な能動抵抗は、例えば、出力基準電圧Ｖrefだけバイアスされ、追加的な電圧及び温度補償を提供するのが望ましい。
【００２９】
図４は、本発明の別の実施例を図解している。この実施例では、追加的な補償段が含まれている。この例では、単独のトランジスタＭＰ３と能動又は受動縮退抵抗Ｒ５とで構成される追加的な補償段が示されている。この追加的な補償段は、更に、回路の電圧補償を向上させる。本発明では、任意の希望するだけの数の補償段を用いることが可能である。
【００３０】
以上で、複数の例示的な電圧発生器の実施例の図解を示し説明を行った。しかし、本発明は、電圧源の内部における出力電圧調整を提供する新規な方法として考察することも可能である。入力段と、少なくとも１つの補償段と、出力段とが、電圧源の中で相互に結合される。それぞれの段は、少なくとも１つの能動デバイス、能動デバイスのスタック、又は、受動若しくは能動抵抗と組み合わされた能動デバイスで構成される。第１のカレントミラー関係が、入力トランジスタ段と少なくとも１つの後続の段との間に確立される。第２のカレントミラー関係すなわちバイアス関係が、補償段と出力段との間に確立される。この方法によると、第２のカレントミラーのバイアスにより、出力段における少なくとも１つの能動デバイスが駆動され、基準電圧出力が安定化される。
【００３１】
以上の説明は多くの詳細を含むが、それらの詳細は、本発明の範囲を限定するものと解釈されるべきではなく、単に本発明の好適実施例の例示をいくつか与えるものと解釈されるべきである。従って、本発明の範囲は、この技術分野の当業者にとって容易であるこれ以外の実施例をすべて含むのであり、従って、本発明の範囲は、冒頭の特許請求の範囲のみにより画定される。なお、特許請求の範囲では、特に明確に限定されている場合でなければ複数で表現されていない構成要素は単数個であることを意味しない。上述した好適実施例の構成要素のこの技術分野の当業者に知られている構造的及び機能的な均等物は、本発明の範囲に含まれる。更に、装置又は方法は、本発明によって包含されるのであるから、本発明によって解決されるべきすべての課題に対応することは必要ない。また、この出願に記載されているどの要素も、どのコンポーネントも、どの方法も、特許請求の範囲に明確にそれらの要素、コンポーネント又は方法が記載されているかどうかとは無関係に公衆に与えられることは意図されていない。特許請求の範囲の構成要素は、「手段」という用語を明示的に用いて記載されていない限り、米国特許法第１１２条に規定されているようには解釈されるべきではない。
【図面の簡単な説明】
【００３２】
【図１】入力及び出力段を有するように示されている従来型のＣＭＯＳ電圧基準発生器の回路図である。
【図２】本発明の１つの実施例によるＣＭＯＳ電圧基準発生器の回路図であり、１つの補償段を有し、ソース縮退抵抗を用いることが示されている。
【図３】本発明の１つの実施例によるＣＭＯＳ電圧基準発生器の回路図であり、１つの補償段を有し、縮退抵抗として能動デバイスが用いられることが示されている。
【図４】本発明の１つの実施例によるＣＭＯＳ電圧基準発生器の回路図であり、２つの補償段を有することが示されている。
【図１】
2007524944.tif 000003
【図２】
2007524944.tif 000004
【図３】
2007524944.tif 000005
【図４】
2007524944.tif 000006