(57)【要約】【課題】【解決手段】フリップチップバッケージ体は、少なくとも１つの層を有する基板と、該基板にフリップチップ式に取り付けられて、電界終端リングを有する構成要素とを備えている。フリップチップパッケージ体は、基板の少なくとも１つの層と電界終端リングとの間に介在させた遮蔽面を更に備えている。
2007524988.tif 000002
【特許請求の範囲】
【請求項１】
フリップチップパッケージング方法において、
少なくとも１つの層を有する基板を提供するステップと、
電界終端リング（ｆｉｅｌｄ  ｔｅｒｍｉｎａｔｉｏｎ  ｒｉｎｇ）を有する構成要素を提供するステップと、
前記構成要素を前記基板にフリップチップ式に取り付けるステップと、
前記基板の前記少なくとも１つの層と前記電界終端リングとの間に遮蔽面を介在させるステップと、を備えるフリップチップパッケージング方法。
【請求項２】
請求項１のフリップチップパッケージング方法において、
構成要素を提供するステップは、第一の表面積を有する電界終端リングを備える構成要素を提供するステップを備え、
前記介在させるステップは、前記第一の表面積と少なくとも等しい大きさであり且つ、該第一の表面積と同程度に広い第二の表面積を有する遮蔽面を介在させるステップを備える、フリップチップパッケージング方法。
【請求項３】
請求項１のフリップチップパッケージング方法において、
構成要素を提供するステップは、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ）ＦＥＴ（ＭＯＳＦＥＴ）、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、サイリスタ、バイポーラトランジスタ、ダイオード、ＭＯＳ−制御型サイリスタ、抵抗器、コンデンサ等を備える群から選ばれたデバイスを提供するステップを備える、フリップチップパッケージング方法。
【請求項４】
フリップチップパッケージ体において、
少なくとも１つの層を有する基板と、
前記基板にフリップチップ式に取り付けられて、電界終端リングを有する構成要素と、
前記基板の前記少なくとも１つの層と前記電界終端リングとの間に介在させた遮蔽面とを備える、フリップチップパッケージ体。
【請求項５】
請求項４のフリップチップパッケージ体において、
前記遮蔽面は、前記構成要素と前記遮蔽面との間に卓越電界（ｄｏｍｉｎａｎｔ  ｅｌｅｃｔｒｉｃ  ｆｉｅｌｄ）を発生させるバイアス電圧を受け入れ得るような形態とされる、フリップチップパッケージ体。
【請求項６】
請求項５のフリップチップパッケージ体において、
前記構成要素と前記遮蔽面との間に介在させたアンダーフィルを更に備え、
前記構成要素と前記遮蔽面との間の前記卓越電界は、イオンを前記アンダーフィル（ｕｎｄｅｒｆｉｌｌ）内にて前記遮蔽面に向けて実質的に移行させ、又は分極を生じさせる、フリップチップパッケージ体。
【請求項７】
請求項４のフリップチップパッケージ体において、
前記構成要素は、第一の大きさを有する第一の正のバイアス電圧を受け入れ得る形態とされ、
前記遮蔽面は、前記第一の大きさと少なくとも等しい大きさの第二の大きさを有する第二の正のバイアス電圧を受け入れ得る形態とされる、フリップチップパッケージ体。
【請求項８】
請求項４のフリップチップパッケージ体において、
前記構成要素は、第一の大きさを有する第一の負のバイアス電圧を受け入れ得る形態とされ、
前記遮蔽面は、前記第一の大きさと少なくとも等しい大きさの第二の大きさを有する第二の負のバイアス電圧を受け入れ得る形態とされる、フリップチップパッケージ体。
【請求項９】
請求項４のフリップチップパッケージ体において、
前記遮蔽面は、前記構成要素の端子に接続される、フリップチップパッケージ体。
【請求項１０】
請求項４のフリップチップパッケージ体において、
前記電界終端リングは、第一の表面積を有し、
前記遮蔽面は、前記第一の表面積と少なくとも等しい大きさであり且つ、前記第一の表面積と同程度に広い第二の表面積を有する、フリップチップパッケージ体。
【請求項１１】
請求項４のフリップチップパッケージ体において、
前記少なくとも１つの層は、回路トレースである、フリップチップパッケージ体。
【請求項１２】
請求項４のフリップチップパッケージ体において、
前記遮蔽面は、前記基板の上方に位置する、フリップチップパッケージ体。
【請求項１３】
請求項４のフリップチップパッケージ体において、
前記構成要素は、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ）ＦＥＴ（ＭＯＳＦＥＴ）、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、サイリスタ、バイポーラトランジスタ、ダイオード、ＭＯＳ−制御型サイリスタ、抵抗器、コンデンサ等を備える群から選ばれたデバイスである、フリップチップパッケージ体。
【請求項１４】
請求項１のフリップチップパッケージ体において、
前記遮蔽面は、金属、好ましくは、銅から成る、フリップチップパッケージ体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全体として、ダイパッケージングに関する。ダイパッケージングは、不断に電子製品の設計者及び製造メーカから顕著な程度に注目されている。この注目は、より高効率、より高性能、及びより小さい寸法の製品に対するマーケットの需要に基づくものである。より小さい寸法に対するマーケットの需要は、植込み型医療装置（ＩＭＤｓ）のような携帯型の電子製品の適用例に少なくとも多少の程度、起因するものである。
【背景技術】
【０００２】
ＩＭＤパッケージ体の寸法が益々、小型化し、また、益々より多くの構成要素がかかる装置に追加されるのに伴い、追加の構成要素のためＩＭＤパッケージ体内にて利用可能な面積は減少する。更に、構成要素の寸法が小型化するのに伴い、ＭＤパッケージ体における寸法の利用を改良することが望まれる。ＩＭＤバッケージ体のような携帯型電子パッケージを含む、電子バッケージ体における全ての３つの寸法の利用を改良するダイパッケージ体が設計され且つ、製造されているが、ダイパッケージ体及びダイパッケージ体を製造する方法に対する改良が探求されている。
【０００３】
フリップチップ技術は、パッケージ体の全体寸法を極めてコンパクトに形成することを許容する半導体製造技術である。フリップチップパッケージ体の形態は、特に、ダイをチップキャリア又は基板上に上下逆さの要領にて取り付け、ダイの作用可能な面に設けられたはんだバンプによりダイを基板に電気的に連結する点にて、従来の形態のものと相違する。さもなければ、より広い配列空間を必要とするであろう、必要とされる接合線は、最小限となり又は全く不要となるから、フリップチップパッケージ体の全体寸法は、従来型式の電子パッケージ体と比較して極めてコンパクトに形成することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、ＩＭＤパッケージ体にて使用される高電圧ダイは、フリップチップパッケージングに難題を課す。高電圧ダイとは、構成要素の任意の２つの電気端子又は接点において約５０ボルト以上の電位にて作動可能な電子的構成要素又はデバイスを意味する。かかる高電圧の構成要素は、約１００ボルト以上の直流電圧にて更に作動可能であり、また、約５００ボルト、１０００ボルト、また、１６００ボルト又はそれ以上のボルトの直流電圧にても更に作動可能である。高電圧ダイは、電界効果トランジスタ（ＦＥＴｓ）、金属酸化物半導体（ＭＯＳ）ＦＥＴｓ（ＭＯＳＦＥＴｓ）、絶縁ゲートＦＥＴｓ（ＩＧＦＥＴｓ）、サイリスタ、バイポーラトランジスタ、ダイオード、ＭＯＳ−制御型サイリスタ、抵抗器、コンデンサ等のようなデバイスを含むことができる。約８０℃以上のような高温度のとき、フリップチップパッケージ体にて使用されるアンダーフィルは、分極され及び（又は）アンダーフィル内のイオンは、高電圧ダイに吸引される可能性がある。かかる現象により、例えば、オフ状態のデバイスをオン状態に切り換える漏洩電流のような、電気的性能に有害な変化を生じさせる可能性がある。
【０００５】
更に、高電圧ダイが取り付けられる基板内に形成された回路トレースは、電界を形成する。回路トレースが基板内に十分に深く配線されないならば、電界は、ダイの性能に悪影響を与えるのに十分、ダイに接近し且つ、十分、強力となる。従って、本発明の１つの目的は、改良されたフリップチップパッケージング方法及び改良されたフリップチップパッケージ体を提供することである。
【課題を解決するための手段】
【０００６】
この目的は、請求項１の方法及び請求項４の構成要素により実現される。本発明の有利な実施の形態の特徴は、従属請求項に記載されている。高電圧の構成要素に対する改良されたフリップチップパッケージ体及び高電圧の構成要素をパッケージングする改良されたフリッブチップパッケージング方法が提供されることが本発明の有利な点である。
【０００７】
本発明の一例としての実施の形態によれば、少なくとも１つの層を有する基板と、該基板にフリップチップ式に取り付けられた構成要素とを備え、該構成要素は、電界終端リングを有する、フリップチップパッケージ体が提供される。フリップチップパッケージ体は、少なくとも１つの基板の層と電界終端リングとの間に介在させた遮蔽面を更に備えている。
【０００８】
本発明の別の一例としての実施の形態に従い、フリッブチップパッケージング方法が提供される。該方法は、少なくとも１つの層を有する基板を提供するステップと、電界終端リングを有する構成要素を提供するステップとを備えている。該方法は、構成要素を基板にフリップチップ式に取り付けるステップと、遮蔽面を基板の少なくとも１つの層と電界終端リングとの間に介在させるステップとを更に備えている。
【発明を実施するための最良の形態】
【０００９】
本発明は、同様の要素を同様の参照番号にて表示する、図面に関して以下に説明する。
本発明の以下の説明は、性質上、単に一例にしか過ぎず、本発明又は本発明の適用例及び用途を制限することを目的とするものではない。本発明の範囲から位逸脱せずに、本明細書に記載した機能及び配置の点にて説明した実施の形態に対して各種の変更を為すことが可能である。更に、本発明の上記の背景又は本発明の以下の詳細な説明に記載された何らかの理論に何ら拘束されることを意図するものではない。
【００１０】
図１には、高電圧の独立的なダイパッケージ体及びその他高電圧の構成要素のパッケージ体にて特に有益である、本発明によるフリップチップ構成要素のパッケージ体１０の一例としての実施の形態が図示されており、ここで、「高電圧の構成要素」又は「高電圧の独立的なダイ」とは、本明細書にて、五十（５０）ボルト、好ましくは、百（１００）ボルト以上、より好ましくは、五百（５００）ボルト以上、更により好ましくは一千（１０００）ボルト又は一千六百（１６００）ボルト以上の電位にて作動可能なデバイスであると定義する。しかし、当該技術分野の当業者は、本発明の色々な実施の形態に従ったパッケージ体にてその他のダイ及び構成要素が採用可能であり、また、かかるパッケージ体は、広範囲の用途にて使用可能であることが理解されよう。本発明に従った構成要素のパッケージ体又は高電圧の構成要素のパッケージ体は、電界効果トランジスタ（ＦＥＴｓ）、金属酸化物半導体（ＭＯＳ）ＦＥＴｓ（ＭＯＳＦＥＴｓ）、絶縁ゲートＦＥＴｓ（ＩＧＦＥＴｓ）、サイリスタ、バイポーラトランジスタ、ダイオード、ＭＯＳ−制御型サイリスタ、抵抗器、コンデンサ等のような任意の数のデバイスを含むことができる。
【００１１】
フリップチップ構成要素のパッケージ体１０は、非金属基板１２と、構成要素すなわちダイ１４とを備えている。構成要素１４は、少なくとも１つの電界終端リング１８が形成された第一の面１６を有している。電界終端リング１８は、モートの拡散、打ち込み、及び成形を含むが、これにのみ限定されない、半導体業界にて既知の任意の方法を使用して構成要素１４の第一の面１６に形成することができる。
【００１２】
典型的に、構成要素１４は、複数の同心状の電界終端リングを備えている。電界終端リングは、半導体業界にて周知であり、従って、本明細書にて詳細に説明しない。
フリップチップ構成要素のパッケージ体１０は、基板１２と構成要素１４との間に介在させた遮蔽面２０を更に備えている。本発明の一例としての実施の形態において、遮蔽面２０は、基板１２の上方に位置するように形成される。遮蔽面２０は、例えば、金属のような導電性材料にて形成される。１つの好ましい実施の形態において、遮蔽面２０は、銅にて形成される。フリップチップ構成要素のパッケージ体１０は、基板１２の上方に位置する導電性層２４のような更なる作用可能な構成要素又は接続部を備えることができる。
【００１３】
構成要素１４は、基板１２に「フリップチップ式に」取り付けられる。図１に図示するように、構成要素１４には、第一の面１６にて作用可能な電気的端子接続部に接続された複数のはんだバンプ２２が形成される。はんだバンプ２２の各々は、基板１２に形成されたはんだ接合パッド３２に接続される。一例としての実施の形態において、フリップチップ構成要素のパッケージ体１０は、また、はんだマスク層２６を備えることもでき、該はんだマスク層２６は、遮蔽面２０の上方に位置し、また、パターン化して、例えば、はんだバンプ２２が接続されるはんだ接合パッド３２のようなはんだ付け可能な領域を画成することができる。フリップチップ構成要素のパッケージ体１０は、アンダーフィル材料２８を更に備えている。該アンダーフィル材料２８は、エポキシ樹脂又は半導体業界にて周知の任意の他の材料を備えることができる。何らかの理論により拘束されることを意図することなく、典型的に、約８０℃以上のような高温度にて、アンダーフィル材料２８は、そのガラス転移温度に接近し始めるものと考えられる。アンダーフィル材料２８は、硬さを失い、分子は、材料内にて移動又は回転自在となることができる。このことは、アンダーフィル分子が強力な電界の存在下にて分極された状態となることを許容する。アンダーフィル材料２８内の自由なイオン系汚染物の可動性は、温度が上昇するに伴い、材料が軟化するとき、増大させることができる。構成要素１４が「オフ状態」にあり、一次電気端子を亙って電圧が印加されたとき、構成要素１４の表面１６における電界終端リング１８を亙って電界が発生する可能性がある。フリンジング電界は、構成要素１４の表面からアンダーフィル材料２８内に伸びることができる。アンダーフィル２８の極性構成要素は、フリンジング電界の方向及び極性により指定されるようにそれ自体を方位決めすることができる。任意の自由イオンは、それらの電荷の極性及びフリンジング電界の方向により指定されるように、アンダーフィル材料２８を通って動くことができる。これらのイオンは、次に、フリンジング電界が高温にて連続的に印加されるならば、構成要素１４の表面上に蓄積する。アンダーフィル２８の分極又はイオン系電荷の蓄積により生成された追加的な電界は、構成要素１４の性能に悪影響を与える可能性がある。アンダーフィル材料２８が分極し且つ、電荷が蓄積すると、追加的な電界は、構成要素１４内にて電荷キャリア上で終わり、構成要素１４の表面に反転層を形成し、この反転層は、電界終端リング１８を亙って漏洩路を形成する可能性がある。このことは、構成要素１４が「オフ状態」から「オン状態」に次第に切り換わるようにするであろう。
【００１４】
遮蔽面２０は、電界終端リング１８ではなくて、構成要素１４と遮蔽面２０との間に卓越電界が存在するような形態とされる。構成要素１４と遮蔽面２０との間の電界は、遮蔽面２０に向けてアンダーフィル材料２８の分極を形成することができる。該電界は、また、イオンを遮蔽面２０に向けて且つ、構成要素１４の面から離れる方向に吸引し、軽い蓄積層が構成要素１４の表面に形成されるのを促進する垂直方向電界を発生させる。このようにして、基板の表面における反転層の形成を軽減し又は解消することができ、漏洩電流の安定性を実現することができる。このため、本発明の一例としての実施の形態において、遮蔽面２０は、バイアス電圧を受け入れて構成要素１４と遮蔽面２０との間に電界を発生させる形態とされている。バイアス電圧は、構成要素１４に印加されたバイアス電圧の大きさと少なくとも等しい大きさを有し、電圧は同一の極性を有することが好ましい。例えば、Ｎ−型基板を有する構成要素のパッケージ体１０の場合、構成要素１４に印加された殆んどの正のバイアス電圧と少なくとも等しい大きさを有することが好ましい、正のバイアス電圧が遮蔽面２０に印加される。同様に、Ｐ−型基板を有する構成要素のパッケージ体１０の場合、構成要素１４に印加された殆んどの負のバイアス電圧と少なくとも等しい大きさを有することが好ましい、負のバイアス電圧が遮蔽面２０に印加される。構成要素がＭＯＳＦＥＴｓ及びダイオードのような、一方向遮断特徴を有するならば、遮蔽面２０は、構成要素１４の端子に直結することができる。しかし、構成要素１４がサイリスタのような双方向遮断性を有するならば、遮蔽面２０における電圧を切り換える必要がある。何れの場合においても、遮蔽面２０は、電界終端リング１８にて僅かにドープした表面領域の表面にて多数のキャリアが蓄積するのを促進する極性にてバイアスしなければならない。
【００１５】
更に、本発明の別の一例としての実施の形態において、遮蔽面２０は、電界終端リング１８に十分に近接し、このため、構成要素１４と遮蔽面２０との間の電界が卓越的となるようにする必要がある。はんだパンプ２２の高さは、電界終端リング１８と遮蔽面２０との間に好ましい最大の距離を提供するような形態とすることができる。例えば、１２５℃にて定格電圧の８０％で作動することを意図する１０００ＶＭＯＳＦＥＴは、電界終端リング１８から５０ないし２００μｍの範囲の遮蔽面２０を有する必要がある。遮蔽面２０と構成要素１４との間の最小距離は、遮蔽面２０と構成要素１４との間、例えば、アンダーフィル材料２８とはんだマスク層２６との間の絶縁層の誘電強度により決まる。
【００１６】
更に、本発明の別の一例としての実施の形態において、遮蔽面２０は、電界終端リング１８の表面積の寸法に少なくとも等しい表面積を有している。これと代替的に、複数の同心状の終端リングが存在するならば、遮蔽面２０は、同心状の終端リングを備える完全に環状のリングの表面積を有するようにしてもよい。更に、遮蔽面２０の表面積は、電界終端リング１８の表面積と同程度に広いものとする。本発明の１つの好ましい実施の形態において、遮蔽面２０の表面積は、電界終端リング１８の表面積と同程度に広く且つ、その表面積を越えて伸びており、基板１２に取り付けられたとき、構成要素１４の整合誤差を補償する。図２を参照すると、完全に環状のリング５０を形成する複数の同心状の電界終端リング４０、４２、４４は、基板１２の上方に仮想線で示されている。遮蔽面２０は、基板１２の上方に位置している。遮蔽面２０の表面積４６（斜線にて図示）は、終端リング４０、４２、４４を備える完全に環状のリング５０の表面積４８の寸法と少なくとも等しい。更に、図２に図示するように、遮蔽面２０の表面積４６は、電界終端リングの完全に環状のリングの表面積４８と同程度に広く且つ、表面積４８を越えて伸びている。本明細書にて使用するように、「同程度に広い」という語は、電界終端リング又は完全に環状のリングの表面積の境界又は端縁が遮蔽面の表面積の境界と整合すること、又は遮蔽面の表面積の境界が電界終端リング（又は、場合に応じて、完全な環状のリング）の境界を越えて伸びることを意味するものとする。
【００１７】
再度、図１を参照すると、本発明の別の一例としての実施の形態において、フリップチップ構成要素のパッケージ体１０は、基板１２に形成された回路トレース３０を更に備えることができる。遮蔽面２０が存在しないならば、トレース３０が強力な電位を有し且つ、構成要素１４の表面１６に近接している場合、構成要素１４と基板１２との間に寄生トランジスタが形成されるため、構成要素１４に反転層を形成することができる。遮蔽面２０は、回路トレース３０にて形成された電界の効果を終わらせ又は軽減する作用を果たし、このため、該遮蔽面は、構成要素１４の性能に有害な影響を与えることはない。従って、当該技術分野の当業者には、遮蔽面２０は、基板１２の上方に位置するように形成するか、又はこれと代替的に、回路トレース３０と構成要素１４との間に介在される限り、基板１２内に形成してもよいことが理解されよう。
【００１８】
図３には、本発明の別の一例としての実施の形態に従ったフリップチップのバッケージ方法が示されている。非金属基板は、ステップ６０にて提供される。基板は、１つの層又は複数の各種の層を備え、その層の１つ又はより多くは回路トレースとすることが可能であることが理解されよう。本発明の１つの実施の形態において、基板の表面上に複数のはんだ接合パッドが形成される。該はんだ接合パッドは、ＳＭＤ（画成されたはんだマスク）型又はＮＳＭＤ（非ＳＭＤ）型、又は混合ＳＭＤ−ＮＳＭＤ型の何れかとすることができる。これら型式の接合パッドは、全て、半導体業界にて周知であり、従って、これについては更に説明する必要はない。
【００１９】
電界終端リングを有する１つの構成要素はステップ６２にて提供される。複数のはんだバンプが構成要素の表面に形成される。次に、該構成要素をステップ６４にて提供されるように、基板にフリップチップ式に取り付ける。該構成要素は、基板に上下逆さの状態（フリップチップ式）に取り付けられ、そのはんだバンプは、それぞれ基板側の接合パッドに対し整合される。次に、はんだリフロー過程を実施して、はんだパンプを基板側の接合パッド上にて再流動させる。１つの選択可能なステップとして、次に、アンダーフィル材料を提供し、該アンダーフィル材料は、毛管作用により、構成要素と基板との間の空隙内に流れる。
【００２０】
本発明のフリップチップパッケージング方法は、ステップ６６にて提供されるように、基板の少なくとも１つの層と構成要素の電界終端リングとの間に遮蔽面を介在させるステップを更に備えている。本発明の１つの一例としての実施の形態において、遮蔽面は、基板の上方に位置するようにすることができる。この実施の形態において、遮蔽面は、構成要素が基板にフリップチップ式に取り付けられる前に、基板の表面上に配置される。本発明の別の一例としての実施の形態において、遮蔽面は、基板が形成されるとき、基板内に形成し且つ、電界終端リングと基板の層として形成された回路トレースとの間に介在させることができる。この実施の形態において、遮蔽面は、構成要素が基板にフリップチップ式に取り付けられる前に、電界終端リングと回路トレースとの間に介在させる。
【００２１】
このようにして、本発明に従って、上述した課題を完全に満たすフリップチップパッケージ体及びフリップチップパッケージング方法が提供される。該パッケージ体は、コンパクトであり且つ、高温度時でも安定的な電気的特徴を提供する。本発明の色々な実施の形態について、説明し且つ、その特定の実施の形態に関して図示したが、本発明をかかる例示的な実施の形態に限定することを意図するものではない。例えば、本発明は、高電圧の構成要素と共に使用する場合について説明したが、本発明は、任意の適宜な電子的構成要素と共に使用することが可能であることが理解されよう。更に、電界終端リングは、「リング」の形状を有するものとして説明したが、電界終端リング及び本明細書にて使用するように、「完全に環状のリング」に相応する任意のものは、内部の作用可能な領域を取り囲む任意の形状をとることができることが理解されよう。更に、本発明は、約８０℃以上の温度にて高電圧の構成要素が作動する場合について説明したが、本発明は、８０℃以下の温度にて使用可能である。当該技術分野の当業者は、本発明の精神から逸脱せずに、かかる実施の形態の多数の変更例及び形態変更が可能であることが理解されよう。従って、本発明の範囲内にてかかる全ての形態変更及び変形例を特許請求の範囲に属するものとして本発明の範囲に包含することを意図するものである。
【００２２】
利点、本発明のその他の形態、及び問題点の解決策について特定の実施の形態に関して上記に説明した。しかし、利点、有利な効果、問題点の解決策、及び実現され又は明確となるであろう利点、有利な効果、問題点の解決策の基本となる、任意の要素は、任意の又は全ての請求項にとって重要で、必要とされ又は必須の特徴又は要素であると解釈されるべきではない。本明細書にて使用したように、「備え」、「備えている」又はその任意の他の変更例は、非排他的に包含することを意味するものであり、従って、記載した要素を備える過程、方法、物品又は装置は、これらの要素を含むのみならず、明確に記載せず又はかかる過程、方法、物品又は装置に本来的なその他の要素をも含むことができる。
【図面の簡単な説明】
【００２３】
【図１】本発明の一例としての実施の形態に従ったフリップチップパッケージ体の断面図である。
【図２】仮想線で示した終端リングが重ね合わされた、基板上に形成された遮蔽面の頂面図である。
【図３】本発明の一例としての実施の形態に従ったフリップチップパッケージング方法のフローチャートである。
【図１】
2007524988.tif 000003
【図２】
2007524988.tif 000004
【図３】
2007524988.tif 000005
【国際調査報告】
2007524988.tif 000006
2007524988.tif 000007
2007524988.tif 000008