(57)【要約】  本発明は、１つまたは複数のメモリチップを接続するためのハブモジュールに関する。このハブモジュールは、アドレス指定されるメモリ領域のアドレスを受け取るためにアドレスバスに接続されるアドレス入力部と、別のアドレスバスに接続されるアドレス出力部とを有し、アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップのうちの１つをアドレス指定するため、または、与えられたアドレスをアドレス出力部に与えるためのアドレス復号器ユニットを有する。本発明の特徴は、接続された１つまたは複数のメモリチップのメモリ領域に不良が検出された場合に、アドレス指定されたメモリ領域ではなく冗長メモリ領域をアドレス指定するために、アドレス復号器ユニットは、冗長ユニットを有している点である。
2007501459.tif 000002
【特許請求の範囲】
【請求項１】
１つまたは複数のメモリチップ（５）を接続するためのハブモジュール（４）であって、
前記ハブモジュール（４）は、アドレス指定されるメモリ領域のアドレスを受け取るためにアドレスバスに接続されるアドレス入力部と、
別のアドレスバスに接続されるアドレス出力部と、
前記アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップ（５）のうちの１つをアドレス指定するため、または、前記与えられたアドレスを前記アドレス出力部に与えるためのアドレス復号器ユニット（７）とを備え、
前記アドレス復号器ユニット（７）は、冗長ユニット（９）を有しており、前記接続された１つまたは複数のメモリチップ（５）の或るメモリ領域に不良が検出された場合に、アドレス指定されたメモリ領域ではなく冗長メモリ領域をアドレス指定することを特徴とするハブモジュール。
【請求項２】
前記アドレス復号器ユニット（７）は、
不良アドレスを受け取るための不良アドレス入力部と、
比較器ユニットとを有しており、
前記比較器ユニットは、前記不良アドレスと前記与えられたアドレスとを比較し、前記不良アドレスと前記与えられたアドレスとが一致した場合には、アドレス指定されたメモリ領域ではなく、別の冗長メモリ領域をアドレス指定することを特徴とする請求項１に記載のハブモジュール。
【請求項３】
前記不良アドレスを記憶するために、およびアドレス復号器ユニット（７）に前記不良アドレスを提供するために、不良アドレスメモリ（１０）が設けられていることを特徴とする請求項２に記載のハブモジュール。
【請求項４】
前記冗長メモリ領域は、接続されたメモリチップ（５）内に設けられていることを特徴とする請求項２または３に記載のハブモジュール。
【請求項５】
前記冗長メモリ領域を有することを特徴とする請求項２または３に記載のハブモジュール。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、メモリモジュールにおいて用いられる１つまたは複数のメモリチップを接続するためのハブモジュールに関する。
【０００２】
メモリチップは、しばしば、パーソナルコンピュータで処理されるべきデータを記憶するために、パーソナルコンピュータ中で用いられる。このために、メモリチップは組み合わされて、メモリモジュールを形成し、記憶容量に対する高い要求を満たしている。複数のメモリモジュールの記憶容量を利用するために、通常、アドレスバスおよびデータバスを設け、このアドレスバスおよびデータバスに、複数のメモリモジュールを接続している。すなわち、各メモリモジュールを共通のアドレスバスおよびデータバスに接続している。メモリモジュールが有するアドレスバスおよびデータバスへ対応する入力を行うときの、線の幅および入力容量の故に、および分岐点において反射される信号の故に、アドレスデータおよび有用なデータが伝送される最大クロック周波数は制限されている。
【０００３】
特に、ダブルデータレート（ＤＤＲ）技術を用いる際には、アドレスバスおよびデータバスを介して伝送されねばならないデータの周波数は、非常に高い。従って、次世代のＤＤＲ  ＩＩＩまたはこれ以外の高性能のインタフェース技術においては、共通のアドレスバスおよびデータバスを利用してメモリモジュールを動作させないことが適切である。
【０００４】
上述に代わるアドレスバスおよびデータバスの可能な概念としては、パーソナルコンピュータ中のメモリコントローラとメモリチップとの間にいわゆるハブモジュールを設け、このモジュールを１つまたは複数のメモリチップを駆動するために用いることが考えられる。ハブモジュールは、データの記憶と取り出しとを制御するメモリコントローラに接続されている。ハブモジュールは、アドレスバスおよびデータバスに対する入力部を有し、この入力部によりアドレスデータおよび有用なデータを受信し、または、メモリコントローラに有用なデータを送信している。ハブモジュールは、出力部も有し、この出力部を介してアドレスおよび有用なデータが出力されている。このアドレスおよび有用なデータ用の出力部は、さらなる下流のハブモジュールの入力部に接続され、この下流のハブモジュールにもまた、メモリチップが接続されている。
【０００５】
ハブモジュールは、アドレス復号器ユニットを有する。アドレス復号器ユニットは与えられたアドレスを受け取り、与えられたアドレスに応じて、接続されたメモリチップのうちの１つをアドレス指定するか、または、与えられたアドレスをアドレス出力に送ることにより当該アドレスを次のハブモジュールに送るかのいずれかを行う。同様に、データバスに与えられた有用なデータは、送られるか、または、接続されたメモリチップに書き込まれる。
【０００６】
製造技術のゆえに、メモリチップを不良品なしに製造することはできない。生じた不良は、チップレベルで、ウェハー修理段階とおそらくは後工程での修理段階との両方の複数の工程において修理される。しかし、このような段階で修理された後のメモリチップにおいて、前の段階では検出されなかった別の不良が生じうる。例えば、相対的に長い時間に渡って処理された後にメモリセルが劣化するなどがありうる。このような不良により、コンピュータシステムは、もはや安定的に作動せず、ソフトウェアを実行する際に不良が生じる可能性がある。
【０００７】
本発明の目的は、使用中のメモリチップ中に不良が生じた際にも、コンピュータシステムを作動させることができるハブモジュールを提供することである。
【０００８】
この目的は、請求項１に記載されたハブモジュールにより達成される。
【０００９】
本発明のこれ以外の利点を有する更なる改良は、従属請求項に記載されている。
【００１０】
本発明は、各々が少なくとも１つのメモリ領域を有する１つまたは複数のメモリチップを接続するためのハブモジュールを提供する。このハブモジュールは、アドレス指定されるメモリ領域のアドレスを受け取るためにアドレスバスに接続されるアドレス入力部と、別のアドレスバスに接続されるアドレス出力部とを有する。前記アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップのうちの１つをアドレス指定するため、または、与えられたアドレスをアドレス出力部に与えるために、アドレス復号器ユニットが設けられている。接続された１つまたは複数のメモリチップのメモリ領域に不良が検出された場合に、アドレス指定されたメモリ領域ではなく冗長メモリ領域をアドレス指定するために、前記アドレス復号器ユニットは、冗長ユニットを有する。
【００１１】
このように、冗長ユニットは、不良が生じた際に、通常メモリ領域の代わりに冗長的に設けられたメモリ領域をアドレス指定するために、本発明のハブモジュール中に設けられている。これにより、メモリチップが完全に製造され、ウェハー修理段階と、後工程修理段階でテストされ、修理された後の段階で、メモリチップ中に不良が生じた際にも、メモリチップを動作させることが可能になる。例えば、メモリモジュール中のメモリチップの１つまたは複数のメモリ領域が、不良のために動かなければ、この後で（問題となっているメモリチップまたは用いているメモリコントローラを操作することなしに）コンピュータシステム中でこのメモリモジュールを動作させ続けることができるように、メモリモジュールを変えることができる。これは、ハブモジュールに、不良を修理することができる冗長ユニットを設けることにより可能になる。
【００１２】
不良アドレスを受け取るために、アドレス復号器ユニットは不良アドレス入力部を有する。このアドレス復号器ユニットは、不良アドレスと前記与えられたアドレスとを比較し、不良アドレスと前記与えられたアドレスとが一致した場合には、アドレス指定されたメモリ領域ではなく、別の冗長メモリ領域をアドレス指定する比較器ユニットを有する。このために、不良アドレスを記憶する不良アドレスメモリを設け、アドレス復号器ユニットに、前記不良アドレスを提供することが好ましい。
【００１３】
冗長メモリ領域は、接続されたメモリチップ中に設けられてもよいし、冗長メモリ領域を有する別のメモリチップが設けられても良い。あるいは、ハブモジュールが、冗長メモリ領域を有しても良い。これにより、冗長メモリ領域を有するハブモジュールが１つのみ設けられたメモリモジュールを、容易に修理することができる。メモリチップまたはメモリコントローラを、このために変更する必要はない。本発明の別の観点は、ハブモジュールを備え、メモリチップに接続されたメモリモジュールを提供するという点である。
【００１４】
本発明の好適な実施形態を、添付の図面を参照してより詳細に説明する。
図１は、本発明のハブモジュールを有するメモリモジュールを備えた、本発明の第１実施形態に係るメモリシステムを示すブロック図である。
図２は、本発明のハブモジュールを有するメモリモジュールを備えた、第２実施形態に係るメモリシステムを示す図である。
【００１５】
図１は、例えばコンピュータシステム用のメモリシステムを示す図である。メモリシステムはメモリコントローラ１を有し、ｎ本のアドレス線を有するアドレスバス２が、このメモリコントローラ１に接続されている。メモリコントローラ１は、例えばＤＤＲメモリプロトコルによりメモリチップを駆動することができる。アドレス線は、メモリモジュール３の入力部に接続されている。メモリモジュール３は、ハブモジュール４を有し、１つまたは複数のメモリチップ５がハブモジュール４に接続されている。メモリチップは、ＤＤＲメモリチップ、特にＤＤＲ  ＤＲＡＭメモリチップであることが好ましい。メモリモジュール３のアドレス入力部は、ハブモジュール４のアドレス入力部に接続されている。ハブモジュール４が有するアドレス出力部は、メモリモジュール３のアドレス出力部を介して、別のアドレスバス６に接続されている。この別のアドレスバス６は、別のメモリモジュールのアドレス入力部に接続されている。
【００１６】
ハブモジュールはアドレス復号器ユニット７を有する。このアドレス復号器ユニット７が、アドレスバス２に与えられたアドレスをチェックし、与えられたアドレスに応じて、各メモリチップインタフェース８を介して対応する、接続されたメモリチップ５をアドレス指定するか、または与えられたアドレスを別のアドレスバス６に送る。別のアドレスバス６を通って、アドレスは、同様に、次のメモリモジュールのハブモジュールのアドレス復号器ユニットにより受け取られ、ここで、同様の方法で、接続されたメモリチップ５のうちの１つをアドレス指定するために用いられるか、または、アドレス出力部を介して、さらに別のアドレスバスに送られる。
【００１７】
接続された各メモリチップ５に対して、個々のメモリチップインタフェース８を設ける代わりに、モジュール内部のアドレスバスおよびデータバスを介して、接続された全てのメモリチップ５に接続される共通のメモリチップインタフェース８を提供することも可能である。互いに独立したメモリチップインタフェース８では、メモリチップ５が、ほぼ並行してアドレス指定され、または相対的に速い速度でアドレス指定されうるという利点がある。共通のものとして設計されたメモリチップインタフェースでは、ワイヤリングのコストを低減することができる。
【００１８】
ハブモジュール４のアドレス復号器ユニット７は、アドレスマッピングを行うために用いられる冗長ユニット９も備えている。すなわち、この冗長ユニット９は、不良メモリ領域をアドレス指定している、与えられたアドレスを、別のアドレスに内部的に置き換え、これに従って不良メモリ領域が冗長メモリ領域に置き換えられる。このために、不良メモリ領域のアドレスがこの冗長ユニット中に記憶され、この不良メモリ領域それぞれに対して、当該不良メモリ領域と置き換えられるべき別の冗長メモリ領域が割り当てられている。不良アドレスは、メモリモジュールレベルでのメモリチップのテストにより判定され、ハブモジュールに組み込まれたテスト機能、または外部のテスト機能を用いて判定される。不良アドレスは、不良アドレスメモリ１０に供給される。この不良アドレスは、ハブチップ上で、ハブチップ上のレーザヒューズまたは電気ヒューズにより提供され、または、例えばＥＰＲＯＭなどの外部ソースにより提供される。メモリチップ５のメモリ領域は、第１通常メモリ領域部分と、第２冗長メモリ領域部分とに分けられる。メモリ領域は任意の方法で分けられ、実質的にハブモジュール４のアドレス復号器ユニット７により決められる。冗長メモリ領域は、従って、各冗長メモリ領域５中に設けられてもよい。あるいは、接続されたメモリチップ５のすべての不良メモリ領域と置き換えるために、１つの接続されたメモリチップ５のみの中に、冗長メモリ領域を設けてもよい。
【００１９】
本発明における通常メモリ領域と冗長メモリ領域とは、ウェハの修理方法および後工程における修理方法における、メモリチップ中の通常メモリ領域と冗長メモリ領域とには該当しない。１つのメモリチップ５の中の通常メモリ領域と冗長メモリ領域とは、メモリチップ５中の（テスト済で、動作可能であるとわかっている）メモリ領域の論理的な構成を示すにすぎない。本発明における通常メモリ領域と冗長メモリ領域とは、両方とも、各メモリチップ５において、（テスト済で、不良がないとわかっている）メモリ領域に該当している。
【００２０】
冗長ユニット９は、不良アドレスメモリ１０を有していてもよいし、同様にハブモジュール４中に設けられているか、あるいは外部に設けられているかのいずれかである不良アドレスメモリ１０に接続されていてもよい。不良アドレスメモリ１０は、与えられたアドレスのうちのどれが、当該与えられたアドレスにおける通常メモリ領域が不良であるがゆえに、冗長メモリ領域に割り当てられなければならないかを特定する不良アドレスを記憶している。このために、冗長ユニット９は、好ましくは比較器ユニット（不図示）を有する。この比較器ユニットは、与えられたアドレスを、不良アドレスメモリ１０に記憶された不良アドレスと比較し、不良が検出されたか否かに応じて、与えられたアドレスによりアドレス指定される通常のメモリ領域をアドレス指定するか、あるいは、接続されたメモリチップ５のうちの１つの中にある冗長メモリチップ領域をアドレス指定する。
【００２１】
図２は、本発明のハブモジュールの別の実施形態を示す図である。ハブモジュール２０は、冗長ユニット９に加え、ハブモジュール２０に組み込まれた冗長メモリ領域２１を有する。これにより、ハブモジュール２０に接続され、かつ冗長メモリ領域を有する別のメモリチップ５を設ける必要がなくなる。テストを行なった後の段階のメモリチップ５では、メモリ領域の不良率は通常非常に低いので、ハブモジュール２０中に冗長メモリ領域２１を設けて、冗長メモリ領域２１に迅速にアクセスすることが可能である。この別の冗長メモリ領域２１は、アドレス復号器ユニット７中、またはハブモジュール２０の別の場所に設けてもよい。
【００２２】
別の冗長メモリ領域２１は、マルチプレクサ（不図示）を介して、（メモリモジュール３に接続された不図示の）データバスに接続されてもよい。これにより、冗長メモリ領域に置き換えられるべきアドレスがアドレスバス２に与えられた場合に、有用なデータを転送することができる。
【図面の簡単な説明】
【００２３】
【図１】本発明のハブモジュールを有するメモリモジュールを備えた、本発明の第１実施形態に係るメモリシステムを示す図である。
【図２】本発明のハブモジュールを有するメモリモジュールを備えた、第２実施形態に係るメモリシステムを示す図である。
【図１】
2007501459.tif 000003
【図２】
2007501459.tif 000004
【国際調査報告】
2007501459.tif 000005
2007501459.tif 000006
2007501459.tif 000007
2007501459.tif 000008
2007501459.tif 000009
2007501459.tif 000010