(57)【要約】  本明細書では、固体メモリに対する書込方法及び装置を提供する。詳細には、システム内の各ダイの動作パラメータを監視するコントローラを提供する。高速な実時間書込動作を可能とするため、各ダイからのフィードバックを解析し、記憶されている１組の動作パラメータと比較する。この比較に基づき、システム性能を最適化するように、特定のダイを書込動作用に選択する。
2007516494.tif 000002
【特許請求の範囲】
【請求項１】
第１の固体メモリ・ダイと、
第２の固体メモリ・ダイと、
第１の固体メモリ・ダイ及び第２の固体メモリ・ダイの１つ以上の動作パラメータを感知し、かつ、動作パラメータに基づきデータを書き込む場所に関する知的判定を行うコントローラとからなる装置。
【請求項２】
第１の固体メモリ・ダイ及び第２の固体メモリ・ダイはフラッシュメモリ、ＭＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＦＲＡＭ、又は高分子メモリを含む請求項１に記載の装置。
【請求項３】
動作パラメータは温度、電流消費、又はアクセス時間を含む請求項１に記載の装置。
【請求項４】
第１の固体メモリ・ダイ及び第２の固体メモリ・ダイに対する既知の動作モデルを記憶するデータベースを含む請求項１に記載の装置。
【請求項５】
第１の固体メモリ・ダイ及び第２の固体メモリ・ダイに対する既知の動作モデルを記憶するデータベースと、
コントローラは第１の固体メモリ・ダイ及び第２の固体メモリ・ダイの１つ以上の動作パラメータを感知し、第１の固体メモリ・ダイ及び第２の固体メモリ・ダイに対する既知の動作モデルにアクセスし、かつ、動作パラメータ及び既知の動作モデルに基づきデータを書き込む場所に関する知的判定を行うこととを含む請求項１に記載の装置。
【請求項６】
第１の固体メモリ・ダイ及び第２の固体メモリ・ダイ内の利用可能なメモリ位置を記憶するファイル・アクセス・テーブル（ＦＡＴ）を含む請求項１に記載の装置。
【請求項７】
複数のメモリ・ダイの動作パラメータ履歴を記憶する性能モデル・データベースと、
複数のメモリ・ダイの動作パラメータを入力として有し、かつ、最適な記憶装置位置を出力するプロセッサ／試験コントローラと、
データを入力として有し、かつ、第１のメモリ位置に対し書き込まれるように予定されたデータを出力するコントローラと、
入力としての最適な記憶装置位置とデータとを有し、かつ、最適な記憶装置位置に基づきデータの経路を再制御するハードウェア経路再制御装置とからなる装置。
【請求項８】
メモリ・ダイはフラッシュメモリ、ＭＲＡＭ、ＳＲＡＭ、ＤＲＡＭ、ＦＲＡＭ、及び高分子メモリから選択される請求項７に記載の装置。
【請求項９】
動作パラメータは温度、電流消費、及びアクセス時間、並びにメモリ・ダイが機能しているか否かから選択される請求項７に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体メモリに関する。より詳細には、本発明は、固体メモリに対する読取及び書込方法並びに装置に関する。
【背景技術】
【０００２】
大規模（＞１ＧＢ）固体メモリ記憶装置は、特にマルチメディア用途において、急速に拡大中の市場である。大記憶容量が必要とされる利用事例において、現在、それらの記憶デバイスの適用は成功していない。例えば、パーソナル・コンピュータの主要記憶装置機構としては、依然としてハードディスク記憶装置が利用されている。高信頼性用途において製造者がハードディスク記憶装置に代えて固体メモリデバイスを利用するためには、そのような固体メモリデバイスの性能が改良される必要がある。固体メモリ記憶装置の性能を改良するための一手法は、読取−書込動作をより効率的とし、デバイス故障からデータを充分に保護するように、読取−書込動作の性能を増大させることである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
より効率的な読取／書込動作の必要に対処し、固体メモリに書き込まれたデータを保護するため、固体メモリに対する書込方法及び装置を本明細書にて提供する。詳細には、システム内の各ダイの性能特性（例えば、温度、電流消費、電力消費、読取／書込／消去動作の時間等）を監視するコントローラを提供する。高速な実時間読取／書込動作を可能とするため、各ダイの性能特性を測定、解析し、記憶されている１組の動作パラメータと比較する。この比較に基づき、システム性能を最適化するように、特定のダイ／モジュールを書込動作用に選択する。
【０００４】
上述の固体メモリに対するデータ書込手法においては、メモリ位置の選択を高速に調整することにより、読取−書込性能を改良しつつ、電力消費を削減するための実用的な手法を提供する。これに加えて、優れた熱管理によりデバイス信頼性が改良される。
【０００５】
また、１つ以上のダイが充分に又は完全に機能しない場合にも、マルチチップ・モジュールの信頼性動作が達成される。この場合、信頼性及び各ダイに対する試験制約が緩和されることにより、全製品歩留まりは有意に上昇し、相応して製品製造コストは低下する。これに加えて、動作中の１つのダイの故障により、システムは、メモリ・アレイをフィールド再構成して機能を継続させることが可能である回復可能な状態となる。そのため、製品のフィールド信頼性は非常に改良される。現状では、１つのメモリ要素の故障によりメモリ・アレイ全体に突発的な故障が生じるため、記憶されている全データに回復不可能な損失を生じる。
【課題を解決するための手段】
【０００６】
本発明には、第１の固体メモリ・ダイと、第２の固体メモリ・ダイと、第１の固体メモリ・ダイ及び第２の固体メモリ・ダイの１つ以上の動作パラメータを感知し、かつ、動作パラメータに基づきデータを書き込む場所に関する知的（ｉｎｔｅｌｌｉｇｅｎｔ）判定を行うコントローラとからなる装置が含まれる。
【０００７】
また、本発明には、複数のメモリ・ダイの動作パラメータ履歴を記憶する性能モデル・データベースと、複数のメモリ・ダイの現在の動作パラメータを入力として有し、複数のメモリ・ダイの動作パラメータ履歴を有し、かつ、最適な記憶装置位置を出力する外部プロセッサ／試験コントローラと、データを入力として有し、かつ、第１のメモリ位置に対
し書き込まれるように予定されたデータを出力するコントローラと、入力としての最適な記憶装置位置とデータとを有し、かつ、最適な記憶装置位置に基づきデータの経路を再制御するハードウェア経路再制御装置とからなる装置が含まれる。
【０００８】
また、本発明には、複数の固体メモリ・ダイにアクセスするための方法が含まれる。この方法は、複数の固体メモリ・ダイから動作パラメータを読み出す工程と、複数の固体メモリ・ダイの動作モデルを読み出す工程と、動作モデルを動作パラメータと比較する工程とからなる。この比較及に基づきメモリ位置が判定され、そのメモリ位置にデータが書き込まれる。
【発明を実施するための最良の形態】
【０００９】
ここで図面を参照する。図面において、類似の符号は類似の構成要素を表す。図１は、固体メモリ記憶デバイス１００のブロック図である。示すように、デバイス１００は、データを入力として有するコントローラ１０１を備える。コントローラ１０１は、バス１０３を介して複数の固体メモリデバイス１０２に接続されている。好適には、コントローラ１０１はＩＤＥ／ＡＴＡ／ＰＣＭＣＩＡ／コンパクトフラッシュ（登録商標）、ＳＤ、メモリースティック（登録商標）、ＵＳＢ、又は２つ以上のメモリ・ダイを管理することが可能な他のプロセッサ等、マイクロプロセッサ／コントローラである。これに加えて、固体メモリデバイス１０２は不揮発性フラッシュメモリ等のダイを備えてもよい。しかしながら、代替の実施形態では、固体メモリデバイス１０２は他のメモリ記憶手段を備えてもよい。このメモリ記憶手段には、以下に限定されないが、高分子メモリ、磁気ランダム・アクセス・メモリ（ＭＲＡＭ）、静的ランダム・アクセス・メモリ（ＳＲＡＭ）、動的ランダム・アクセス・メモリ（ＤＲＡＭ）、及び強誘電体ランダム・アクセス・メモリ（ＦＲＡＭ）が含まれる。
【００１０】
なお、各ダイ１０２は、動作パラメータを感知し、その情報をコントローラ１０１へ投入するための手段１０６を備える。例えば、各ダイ１０２は、温度、電流消費、アクセス時間（読取／書込／消去時間）等を判定するためのオンボード・センサ１０６と、その情報をコントローラ１０１へ投入する能力とを備える。これに代えて、環境パラメータを判定するために、各ダイ１０２に外部センサ１０６が接続されてもよい。そのようなセンサには、以下に限定されないが、ダイオード温度センサ又は抵抗温度センサ、熱電対、及び電流計が含まれる。
【００１１】
さらに、バス１０３は電力供給装置、チップイネーブル、データ及び制御インターコネクトを備える。ファイル・アクセス・テーブル（ＦＡＴ）１０５は、デバイス１０２内の利用可能なメモリ位置を記憶するための、当業者には周知の標準的なＦＡＴである。最後に、データベース１０４は、種々のダイ１０２に対する既知の性能又は動作モデルに関するデータベースを備える。好適には、これらの動作モデルは各ダイ１０２に対し異なっており、初期にシステムが製造その他の方法により使用のために初期化される時、データベース１０４に対し利用可能となる。初期化は、例えば、製品の「バーンイン」試験中、又は「ディスク・フォーマット」に類似の処理中等である。この初期化の際、標準的なオペレーティングシステム（例えば、マイクロソフト・ウィンドウズ（登録商標）、ユニックス等）に対する互換性がメモリ・ダイに予めプログラムされる。続いて、図４に示すように、各ダイ１０２からのフィードバックを用いて、時間を通じてシステム性能が変化するに従い、コントローラ１０１によりモデルを調整することが可能である。例えば、ダイ１０２の製造中、製造者は電流消費、電力消費、温度、書込時間等を監視及び記録し、その情報を各ダイに提供する。それらの特性は時間を通じて変化する場合がある。
【００１２】
動作中、データベース１０４に記憶されている１組の性能モデルに基づき、コントローラ１０１は読取−書込動作を動的に最適化する。このことは、各メモリ・モジュール１０
２が環境センサ１０６を利用して各ダイ／モジュールの動作特性を判定し、モジュールの温度、電流消費、電力消費等の動作特性を（バス１０３を介して）継続的にフィードバックすることにより達成される。
【００１３】
データをメモリに記憶することをユーザが要求した時、コントローラ１０１はファイル・アクセス・テーブル（ＦＡＴ）１０５に対し問い合わせを行い、種々のダイ内の利用可能なメモリ位置の一覧を取得する。続いて、コントローラ１０１は最近の読取−書込サイクルに基づき所望されないメモリ位置を取り除く。これには、最近の読取−書込動作の位置に関する短期メモリが含まれ得る。コントローラ１０１は利用可能な（空きの）メモリ位置候補の一覧を取得すると、データベース１０４にて利用可能な性能モデルの問い合わせを行い、各メモリ位置に対する性能「得点」を判定する。得点は、例えば、特定のメモリ・ダイ番号及びアドレスにおける履歴値と比較した現在値の関数である。性能モデル得点と、性能、温度、及び電流（又は電力）の間の固有のトレードオフとに基づき、最良のメモリ・ダイ及びメモリ位置のうちの１つ以上が選択され、その位置にデータが書き込まれるに従って、ＦＡＴ１０５が更新される。なお、一部の実施形態では、ＦＡＴ１０５及びコントローラ１０１が単一の要素に集積される場合や、ＦＡＴ１０５の情報がメモリ・ダイ１０２内でエンコードされる場合がある。
【００１４】
図２は、図１の固体記憶手段１００の動作を示すフローチャートである。論理フローは工程２０１にて開始され、コントローラ１０１はデータを記憶する必要があるか否かを判定する。工程２０１にて、データを記憶する必要がないと判定された場合、論理フローは単に工程２０１へ戻る。しかしながら、工程２０１にてデータを記憶する必要があると判定された場合、論理フローは工程２０３へ続き、記憶装置において利用可能なダイ１０２のメモリ位置の一覧を判定するためにＦＡＴ１０５がアクセスされる。工程２０５にて、コントローラ１０１は最近の読取−書込サイクルに基づき所望されない位置を取り除き、工程２０７にて、利用可能な各記憶装置位置に対する性能得点が判定される。上述のように、性能得点（以下で詳細に説明）は、各ダイの現在の環境パラメータを各ダイの「正常」性能に関して記憶されている情報と比較することにより取得される。最後に、データは最良の「得点」を有する位置に記憶され（工程２０９）、それに従ってＦＡＴテーブル１０５が更新される（工程２１１）。
【００１５】
上述のように、最良の「得点」を有する位置（ダイ）にデータを記憶することにより、メモリ位置の選択を高速に調整して読取−書込性能を改良しつつ、電力消費を削減するための実用的かつ計算上効率的な手法を提供する。これに加えて、優れた熱管理によりデバイス信頼性が改良され、データを疑わしいデバイスから取り除き、正常な動作を示すデバイスに安定して（ｓｅｃｕｒｅｌｙ）記憶させることが可能となる。
【００１６】
図３は、データを疑わしいデバイスからコピーし、正常な動作特性を示すデバイスに安定して再書き込みする状況における、図１の固体記憶手段１００の動作を示すフローチャートである。論理フローは工程３０１にて開始され、各ダイ１０２に対する環境パラメータがコントローラ１０１により取得される。工程３０３にて、各ダイの正常動作パラメータを判定するためにデータベース１０４がアクセスされる。工程３０５にて、測定された動作パラメータを記憶されているパラメータと比較することにより、異常な挙動を示すダイが存在するか否かが判定される。例えば、特定のダイの動作パラメータが履歴値よりＸ％（例えば、１０％）を超えて異なる場合、そのダイの挙動は異常として識別される。
【００１７】
工程３０５にて、異常な挙動を示すダイが存在しないと判定された場合、論理フローは単に工程３０１へ戻る。異常な挙動を示すダイが存在すると判定された場合、論理フローは工程３０７へ続き、異常な挙動を示すダイからデータが取り除かれ、正常な挙動を示すダイに再書き込みされる。最後に、工程３０９にて、ＦＡＴテーブル１０５が更新される
。異常なダイからデータを取り除き、上述の図２を参照する手順により選択される位置に再書き込みしてもよいことは明らかである。換言すると、最良の「得点」を有するダイにデータを再書き込みしてもよい。
【００１８】
［モジュール／ダイの「得点」の判定］
第１の得点化方法は、記憶装置位置候補を単に良好又は不良として得点化することである。この方法は主として非機能ダイを検出することによる。そのような非機能ダイに関連するメモリ位置は、コントローラの書込動作待ちの位置候補の一覧から取り除かれる（即ち、不良として得点化される）。非機能状態は明示的に、即ち、各ダイに対する「状態フラグ」として指定される。固体メモリ・システムの製造初期には、各良好ダイに対して全「状態フラグ」が「良好」に設定される。所与のダイに対する１つ以上の読取／書込動作失敗の発生により、状態フラグは「不良」に設定される。以降、そのダイの任意の位置は、将来の書込動作に対するコントローラによる考慮に含められない。書込動作に対するコントローラによる考慮に含められるメモリ位置には、そのメモリ位置を格納するダイの状態フラグが「不良」の場合、得点０が割り当てられる。そのようなメモリ位置は得点が０であるため、メモリ位置候補の順位付けされた一覧からコントローラにより選択されることはない。
【００１９】
得点化方法の第２の実施形態は、各ダイの特定位置を検査することと、性能モデル・データベースに記憶されている性能モデルを利用して得点を判定することとを含む。このことを、この手法による得点化の動作を詳細に示すフローチャートである図４に示す。論理フローは工程４０１にて開始され、ダイ番号及びメモリ位置の関数として第１の特性（例えば、ダイの熱性能）が推定される。工程４０３にて、性能モデル・データベースに格納されているモデルを用いて、予測される性能が取得される。
【００２０】
第１の実施形態では、データベース１０４は、種々の動作パラメータに対する線形予測モデルの係数を記憶するデータベースからなる。第２の実施形態では、データベースは３層ニューラル・ネットワーク又は汎用フィードフォーワード・ニューラル・ネットワーク（Ｇｅｎｅｒａｌｉｚｅｄ  Ｆｅｅｄ−ｆｏｒｗａｒｄ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ；ＧＮＮ）における重み及びノード相互結合を記憶する。第２の実施形態の重要な特徴は、コントローラにおける表現が容易であり、評価が高速なことである。線形モデル及びニューラル・ネットワーク・モデルのいずれも、それらの計算特性を示す。熱性能に対するモデルは、通常、ダイの「バーンイン」中に又は初期製造中に指定される。固体メモリ・システムに格納されているセンサによる測定に基づき、このモデルを動的に更新することが可能である。
【００２１】
さらに、性能モデル・データベースからのモデルを用いて第１の特性が推定された後、実際の性能に対し比較が行われ（工程４０５）、この比較に基づき「得点」が与えられる（工程４０７）。例えば、予測性能からの偏差が大きい場合「低い」得点が得られ、反対に、予測性能からの偏差が小さい場合「高い」得点が得られる。
【００２２】
種々の実施形態では、追加のモデルを用いて、電流消費、読取／書込時間等、他の性能特性を推定してもよい。性能モデルデータベースにて指定される重み付け因子を用いて、複数のモデルに対して推定される性能特性を組み合わせ、メモリ位置候補の全性能得点を取得することが可能である。したがって、工程４０９にて追加のパラメータが測定され、工程４１１にて、それらのパラメータが予測モデルと比較される。各パラメータに対する得点が判定され（工程４１３）、取得された全ての得点の組合せに基づき、メモリ位置候補に対し「全」得点が割り当てられる（工程４１５）。続いて「全」得点は、所与の書込動作に対し利用可能なメモリ位置の一覧の順位付けに用いられる。
【００２３】
図５は、本発明の代替の一実施形態による固体記憶デバイス５００のブロック図である。示すように、ハードウェア経路再制御装置（ｒｅ−ｒｏｕｔｅｒ）５０１及び随意の外部プロセッサ／試験コントローラ５０２の追加以外、デバイス５００はデバイス１００と同様である。この実施形態では、ハードウェア経路再制御装置５０１は、コントローラ１０１に対し透過的であるように、Ｉ／Ｏバス線の経路を再制御するために利用される。詳細には、コントローラ１０１は、ダイの動作特性に基づきハードウェア経路再制御装置が変更する特定の記憶装置アドレスを用いて、データを出力する。随意の外部プロセッサ試験器５０２は、ダイ１０２の状態を評価し、その試験に基づきシステム性能を最適化するように経路再制御装置５０１をプログラムするために利用される。詳細には、試験器５０２は、複数のメモリ・ダイの現在の動作パラメータを入力として有すると共に、複数のメモリ・ダイの動作パラメータ履歴を有する。試験器５０２は経路再制御装置５０１へ記憶装置位置を出力し、必然的に経路再制御装置５０１を構成する。コントローラ１０１がダイ１０２の試験及び経路再制御装置５０１の構成のうちの１つ以上を実行することが不可能である場合、又はコントローラ１０１がそれらの機能を実行することが所望されない場合、プロセッサ５０２が用いられる。
【００２４】
デバイス５００の動作は以下の通りである。例えば、ダイが機能しているか否か等、環境パラメータを判定するため、ダイ１０２がコントローラ５０２により試験される。この試験には一連の消去／書込／読取試験が含まれてよく、この試験により、各ダイが適正に機能しているか否かを評価する。試験の速度を増すため、これに代えて、単に各ダイの識別番号（ＩＤ）の読取を試験することが可能である。この場合、非機能ダイは無効なＩＤを出力して戻すか、又は要求に全く応答しないと仮定する。試験はコントローラ１０１により実行されてもよいが、好適には、外部試験プロセッサ５０２により実行される。外部試験プロセッサ５０２は、製品製造中に用いられる試験局の一部であってもよい。これに代えて、試験プロセッサ５０２がシステム内にて利用可能なコントローラであり、経路再制御装置５０１のフィールド再構成中に利用可能であってもよい。
【００２５】
良好ダイと不良ダイとを識別するために用いられ得る情報は、データベース１０４に記憶される。好適には、データベース１０４は不揮発性メモリ記憶装置の形態である（例えば、不揮発性フラッシュメモリ、ＥＥＰＲＯＭ、ＲＯＭ等）。これに代えて、性能履歴を判定するため及び性能履歴を現在の性能と比較するために、データベース１０４がコントローラ５０２によりアクセスされてもよい。好適な一実施形態では、経路再制御装置５０１は、コントローラ１０１を起点とするチップイネーブル線を再配線することにより、ダイ・アレイ１０２の構成を透過的に再構成する。この構成は試験のみに基づき行われるか、或いは試験と履歴値に対する比較との組合せに基づき行われる。最良の記憶装置位置を判定するために用いられる方法にかかわらず、経路再制御装置は入力としての最適記憶装置位置と、最適な記憶装置位置に基づく経路再制御データとを有する。したがって、コントローラ１０１に存在するデータは第１のアドレスに対して予定され、続いて、経路再制御装置５０１により第２のアドレスに対して経路が再制御され、最適性能が達成される。
【００２６】
一部の場合には、バス１０３のタイミング要件が厳密であるため、揮発性メモリ記憶装置の方法を利用して経路再制御装置５０１をプログラムすることが必要である。好適には、経路再制御装置５０１は所望のチップイネーブル再構成により予めプログラムされたＤ型ラッチ・アレイに基づき、アレイ１０２の各ダイに対し、専用の１つのアレイを有する。コントローラ１０１からの対応するチップイネーブル線が有効化された時、各アレイが有効化されるとともにバス１０３に接続され、他の全てのラッチ・アレイの出力は無効化される。この構成では、メモリ・ダイ１０２の実際の構成は、データベース１０４に記憶されている各メモリ要素１０２の機能に応じて変更される。
【００２７】
例えば、アレイ１０２にＮ個のダイが存在する場合、バス１０３にはコントローラ１０
１を起点とするＮ本のチップイネーブル線が存在すると考えられる。アレイ１０２の１個のダイに対し１本のチップイネーブルが割り当てられている。したがって、Ｎ×Ｎのラッチが利用可能となり、Ｎラッチのうちの各アレイは、チップイネーブルのＮ通りの可能な組合せのうちの１つを用いてプログラムされる。この構成が冗長であることは当業者には明らかであろう。また、そのようなアレイの使用により信号遅延時間が発生するが、その場合、充分に短いタイミングはラッチをプログラムする時間には依存せず、トリステート・バッファ・ラッチ出力を有効化／無効化する際の遅延にのみ依存する。これにより、経路再制御装置５０１の動作がコントローラ１０１の動作に対し必然的に透過的であることが保証される。
【００２８】
動作状態により必要な場合、非機能ダイをサービスから取り除くことに加え、データベース１０４が良好なダイをサービスから取り除いてもよい。例えば、一部のダイ構成は、各バスに接続された同一個数のダイ１０２を各々格納する２つのバス１０３を必要とする。ダイ試験中、１つ以上のダイが非機能であると判定されることにより、２つのバスのうちの各々に接続された動作ダイの数は等しくなくなる。この場合、データベース１０４は経路再制御装置５０１により１つ以上のダイを無効化するとともに、追加のダイが後に故障し、置換が必要な場合に備え、「良好」として記録する。
【００２９】
最後に、多数の冗長ダイがダイ・アレイ１０２に含められてもよく、その場合、書込動作中、経路再制御装置５０１により２個のダイが同時に有効化される。この構成では、データを１個のダイではなく２個のダイに書き込むことにより、バックアップ・コピーを作成する。この処理は、コントローラ１０１の動作に対し必然的に透過的である。通常は読取アクセス中に、対のうちの一方のダイが有効化される。このダイが故障すると、経路再制御装置５０１によりバックアップのダイが置換され、データの損失又はサービスの中断を防止することが可能である。続いてシステムは、ダイが機能不良を起こしたことをアラートによりユーザ又はホスト・コントローラに対し出力し、適切な時にそのダイは交換され得る。
【００３０】
特定の実施形態を参照し本発明を詳細に図示及び説明したが、本発明の精神及び範囲から逸脱することなく形態及び詳細において種々の変更がなされ得ることは、当業者には理解されるであろう。そうした変更が添付の特許請求の範囲に包含されることを意図するものである。
【図面の簡単な説明】
【００３１】
【図１】固体記憶手段のブロック図。
【図２】図１の固体記憶手段の動作を示すフローチャート。
【図３】非動作ダイの検出方法及びそのような状況におけるコントローラの作用を示すフローチャート。
【図４】性能モデル・データベースを動的に更新するためのフローチャート。
【図５】第２の実施形態による固体記憶手段のブロック図。
【図１】
2007516494.tif 000003
【図２】
2007516494.tif 000004
【図３】
2007516494.tif 000005
【図４】
2007516494.tif 000006
【図５】
2007516494.tif 000007