(57)【要約】  マイクロフォン信号を処理するように構成される集積回路であって、前記集積回路は、第１の入力（Φ）および第２の入力（Φ＊）ならびに出力（φ）を有する増幅器部（３０１）と、出力（φ；φ，φ＊）と第２の入力（Φ’）の間に結合されるフィードバック・フィルタ・ネットワーク（Ｚ１；Ｚ１，Ｚ１＊，Ｚ２）とを有する前置増幅器（３０６）を備え、増幅器部（３０１）への第１の入力（Φ）は、増幅器部の入力インピーダンスによって入力インピーダンスに関してフィードバック・ネットワークから実質的に分離された入力インピーダンスを有し、前置増幅器は、低周波数を抑制する周波数利得伝達関数を有し、さらに前記集積回路は、アンチエイリアシング・フィルタ入力信号を受け取り、デジタル出力信号（Ｄｏ）を提供するように結合されるアナログ／デジタル変換器を備える。
2007522741.tif 000002
【特許請求の範囲】
【請求項１】
マイクロフォン信号を処理するように構成される集積回路であって、
第１の入力（φ）および第２の入力（φ＊）ならびに出力（Φ）を有する増幅器部（３０１）と、前記出力（Φ；Φ，Φ＊）と前記第２の入力（φ’）の間に結合されるフィードバック・フィルタ・ネットワーク（Ｚ１；Ｚ１，Ｚ１＊，Ｚ２）とを有する前置増幅器（３０６）であって、前記増幅器部（３０１）への前記第１の入力（φ）は、前記増幅器部の入力インピーダンスによって入力インピーダンスに関して前記フィードバック・ネットワークから実質的に分離された入力インピーダンスを有し、前記前置増幅器は、低周波数を抑制する周波数利得伝達関数を有する前置増幅器（３０６）と、
アンチエイリアシング・フィルタ入力信号を受け取り、デジタル出力信号を提供するように結合されるアナログ／デジタル変換器とを備える集積回路。
【請求項２】
前記前置増幅器（３０６）が、第１および第２の増幅器部（３０１、３０２）によって差動出力信号（Φ，Φ＊）を提供するように構成され、
前記前置増幅器（３０６）が、バンドパス特性を備える差動モード伝達関数（ＡＤＭ）を有し、
前記前置増幅器（３０６）が、出力を前記増幅器部（３０１、３０２）のそれぞれ反転入力に結合するフィルタ・フィードバック経路（ａ−ｂ；ｃ−ｄ）を確立し、前記反転入力を相互接続するフィルタ相互接続経路（ａ−ｃ）を確立するフィードバック・フィルタ・ネットワーク（３０３、３０４、３０５）を含む、請求項１に記載の集積回路。
【請求項３】
前記前置増幅器（３０６）によって実現されるフィルタの下側カットオフ周波数（ＦＰ１）が、可聴帯域の下側コーナ周波数より下に置かれる、請求項１または２に記載の集積回路。
【請求項４】
前記前置増幅器（３０６）が、前記アナログ／デジタル変換器のサンプリング周波数（ＦＳ）の半分より下に置かれる上側カットオフ周波数（ＦＰ３；ＦＰ２）を有するバンドパス特性を備える差動モード伝達関数（ＡＤＭ）を有する、請求項１乃至３のいずれか１項に記載の集積回路。
【請求項５】
前記前置増幅器（３０６）が、公称通過帯域（ＦＰ１〜ＦＰ２）および利得平坦帯域（ＦＺ２〜ＦＰ３）を有するバンドパス特性を備える差動モード伝達関数（ＡＤＭ）を有し、前記公称通過帯域は、可聴帯域周波数に広がり、前記利得平坦帯域は、前記可聴帯域より上の上側カットオフ周波数（ＦＰ３）までの周波数に広がる、請求項１乃至４のいずれか１項に記載の集積回路。
【請求項６】
前記前置増幅器（３０６）が、ローパス特性を備える共通モード伝達関数（ＡＣＭ）を有する、請求項１乃至５のいずれか１項に記載の集積回路。
【請求項７】
前記前置増幅器が、阻止帯域特性（ＦＺ１’〜；ＦＺ１’〜ＦＺ２’）を備える共通モード伝達関数（ＡＣＭ）を有し、フラットな利得応答が低周波数（ＤＣ〜ＦＰ１’）に提供される、請求項１乃至６のいずれか１項に記載の集積回路。
【請求項８】
前記前置増幅器が、低周波数（ＤＣ〜ＦＰ１’）では共通モード利得（ＡＣＭ）が優勢であり、可聴帯域周波数（ＦＡＬ〜ＦＡＵ）では差動モード利得（ＡＤＭ）が優勢であるように構成される、共通モード伝達関数（ＡＣＭ）および差動モード伝達関数（ＡＤＭ）を有する、請求項１乃至７のいずれか１項に記載の集積回路。
【請求項９】
加えて、前記共通モード利得（ＡＣＭ）が、前記バンドパス特性の上側カットオフ周波数（ＦＰ２，ＦＰ３）より上の周波数で優勢である、請求項１乃至８のいずれか１項に記載の集積回路。
【請求項１０】
位相シフタ（３０７）が、第１の増幅器部（３０１）の出力と第２の増幅器部（３０２）の入力の間に交差結合される、請求項１乃至９のいずれか１項に記載の集積回路。
【請求項１１】
位相シフタ（３０７）が、それぞれの増幅器部（３０１、３０２）のそれぞれの入力（−）の間に結合される、請求項１乃至１０のいずれか１項に記載の集積回路。
【請求項１２】
前記前置増幅器が、前記前置増幅器の前記出力においてＤＣシフトを提供するため、前記フィードバック・フィルタ（Ｚ１；Ｚ１，Ｚ１＊，Ｚ２）と統合されるＤＣオフセット回路（９０７，９０８；１００１，１００２）を含む、請求項１乃至１１のいずれか１項に記載の集積回路。
【請求項１３】
前記フィードバック・フィルタと統合され、前記前置増幅器の前記出力において差動モードＤＣシフトを提供するように構成されるＤＣオフセット回路（９０７，９０８；１００１，１００２）を含む、請求項１乃至１２のいずれか１項に記載の集積回路。
【請求項１４】
前記アナログ／デジタル変換器が、シグマ・デルタ変調器（１０３）を含む、請求項１乃至１３のいずれか１項に記載の集積回路。
【請求項１５】
前記シグマ・デルタ変調器（１３０２）が、シングルエンド入力信号を前記シグマ・デルタＡ／Ｄ変換器に提供するために前記前置増幅器（２０１）によって提供される前記差動信号（Φ，Φ＊）をサンプリングし、またＤＣ電圧レベル（ＶＲｅｆ ΣΔ）をサンプリングして、前記シングルエンド入力信号が前記サンプリングされたＤＣ電圧レベルに重畳されるようにするスイッチ・コンデンサ・サンプラ（１３０７）を含む、請求項１乃至１４のいずれか１項に記載の集積回路。
【請求項１６】
前記サンプラは、前記サンプラ（１３０７）とシグマ・デルタ変調器ループの統合部分である加算増幅器（１３０１）を含む、請求項１乃至１５のいずれか１項に記載の集積回路。
【請求項１７】
前記加算増幅器（１３０１）は、第１の直列コンデンサ（１３０３）を介して前記シグマ・デルタ変調器の積分誤差フィードバック信号を供給され、前記ＤＣ電圧レベルが、第２の直列コンデンサ（１３０６）を介して前記加算増幅器（１３０１）に供給される、請求項１６に記載の集積回路。
【請求項１８】
前記アナログ／デジタル変換器は、シグマ・デルタ変調器を含み、前記シグマ・デルタ変調器に入力されるＤＣオフセット電圧レベルは、前記前置増幅器（２０１）に入力されて前記前置増幅器（２０１）によって処理される低周波パルスが前記可聴帯域より上のアイドル・モード・トーンを提供するように選択される、請求項１乃至１７のいずれか１項に記載の集積回路。
【請求項１９】
請求項１乃至１８のいずれか１項に記載された集積回路と、マイクロフォン要素に加わる音圧に反応して、マイクロフォン前置増幅器（２０１）の入力（φ）にマイクロフォン信号を提供するように構成されるコンデンサ・マイクロフォン要素（１０５）とを備えるマイクロフォン（１０８；２０２）。
【請求項２０】
請求項１乃至１９のいずれか１項に記載された集積回路と、ＭＥＭＳマイクロフォン要素に加わる音圧に反応して、マイクロフォン前置増幅器にマイクロフォン信号を提供するＭＥＭＳマイクロフォン要素とを備えるマイクロフォン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロフォン前置増幅器と、デジタル出力信号を提供するためのアナログ／デジタル変換器とを備える集積回路に関する。加えて、本発明は、マイクロフォン要素と、上述の集積回路とを備えるデジタル・マイクロフォンに関する。
【背景技術】
【０００２】
マイクロフォン要素によって検出される音圧は、マイクロフォン要素の膜を動かし、その結果、その膜とマイクロフォン要素のいわゆる背面電極とによって形成されるコンデンサの静電容量を変化させる原因となる。これら２つの部材によって形成されるコンデンサの電荷が一定に保たれる場合、２つのコンデンサ部材間の電圧は、膜に作用する音圧と共に変化する。マイクロフォン・コンデンサの電荷は、音圧とコンデンサ部材間の電圧との間の比例関係を維持するため、一定に保たれなければならないので、抵抗型負荷によってマイクロフォン・コンデンサに負荷をかけないことが重要である。抵抗型負荷は、コンデンサを放電させ、それによって、マイクロフォンとしてのコンデンサ性能を低下させ、または完全に損なわせる。
【０００３】
したがって、コンデンサからマイクロフォン信号を拾い出すには、高い入力抵抗を与えることを主目的として構成される増幅器が、コンデンサを他の目的にそって最適化された回路から保護するために望まれる。マイクロフォン信号を拾い出すために接続される増幅器は一般に、前置増幅器または緩衝増幅器または単に緩衝器と称される。前置増幅器は一般に、コンデンサに物理的に非常に近く、わずか数ミリメートルまたはミリメートルの数分のいくつかの距離内に接続される。
【０００４】
小型マイクロフォンの場合、有効静電容量は非常に小さい（一般に１から１０ｐＦ）。このことがさらに、高い入力抵抗および静電容量の必要性を高める。その結果、小型マイクロフォン用の前置増幅器の入力抵抗は、きわめて高くなければならず、ギガオームの大きさになる。加えて、この増幅器の入力静電容量は、音圧に対するかなり良好な感度を達成するため、非常に小さくなければならない。
【０００５】
特に、組込み前置増幅器を備えるいわゆる電気通信マイクロフォンが、大量に非常な低価格で売られている。電気通信マイクロフォン用の増幅器のコストは、前置増幅器チップ・ダイのサイズに直接関係するので、価格を下げるためには、前置増幅器チップ・ダイができるだけ小さいことが重要である。したがって、コンパクトな回路に多大な注意が引きつけられ、そのような回路は、非常に高い需要を有している。しかし、この点において、雑音レベルの低い回路を提供することが重要である。雑音は面積とトレードオフ関係に立つことができるので、低い雑音が重要であり、すなわち、回路が低い雑音を有し、その雑音が必要以上に低いならば、この雑音レベルは、より小さなチップ・ダイ面積を得るためにトレードされることができ、その結果、より低コストで前置増幅器を製造することが可能になる。
【０００６】
マイクロフォン用にＣＭＯＳ技術で前置増幅器を設計する場合、通常は３つの雑音源が存在する。これらの雑音源は、バイアス抵抗器からの雑音、入力トランジスタからの１／ｆ雑音、および入力トランジスタからの白色雑音である。入力トランジスタ雑音が優勢であると仮定する。白色雑音および１／ｆ雑音は共に、入力トランジスタの長さおよび幅を最適化することによって最小化されることができる。これは、どのような入力ステージにも、例えば、単一トランジスタ・ステージにも差動ステージにも当てはまる。バイアス抵抗器からの雑音も最小化されることができる。バイアス抵抗器が非常に大きく作られた場合、抵抗器からの雑音はハイパス・フィルタリングされ、帯域内雑音は非常に低くなる。しかし、これは、増幅器のより低い帯域の制限が非常に低くなるという影響を有する。増幅器の入力は、電源投入後、非常に長い時間の後にようやく公称値に落ち着くので、これは問題になり得る。加えて、例えば、バタンとドアを閉めること、または車内の超低周波音から生じる、きわめて低い周波数内容をもつ信号は、増幅器に過剰負荷をかけることがあり得る。別の関連する問題は、マイクロフォン・モジュール内にダイを備え付けることに由来する、小さな漏れ電流である。そのような電流は、過度の入力インピーダンスのせいで、ＤＣオフセットを確立する。これは、増幅器の過剰負荷余裕を低下させる。
【０００７】
上記のことに加えて、マイクロフォン要素と、前置増幅器およびデジタル出力信号を提供するためのアナログ／デジタル変換器を有する集積回路とを備える、デジタル・マイクロフォンに対する要求が存在する。一般に電気通信マイクロフォンは、かなりの量のデジタル信号処理が主にデジタルの集積回路チップによって実行される消費者向け電子装置に組み込まれるので、（マイクロフォンなどの）センサからの信号は、デジタル信号として提供されることが一般に好ましい。このことは、マイクロフォンと共に組み込まれる集積回路における信号処理に関して、特にデジタル領域における歪みに関して、新しい課題を導入する。
【０００８】
近年、Ａ／Ｄ変換器を実装するために、いわゆるシグマ・デルタ変調器が、非常によく利用されるようになった。シグマ・デルタ変調器は、多くの利点を示し、中でも、高精度部品が不要なこと、高い線形性といった利点、またいわゆるシングル・ループ変調器の場合は、小さなダイ面積、低電圧動作、およびおそらくは非常に低い電力消費といった利点も示す。これらは、シグマ・デルタ変調器をシングル・チップ実装にとって非常に適したものにする利点である。
【０００９】
特殊なクラスのシグマ・デルタ変調器は、１ビット量子化シグマ・デルタ変調器である。このタイプの変調器は、Ａ／Ｄ変換器のアナログ部分の複雑さが、その他のタイプのＡ／Ｄ変換器に比べて小さいので、特に低コスト実装に適している。完全な１ビット・シグマ・デルタ変換器は、１ビット・アナログ・シグマ・デルタ変調器と、デジタル・デシメーション・フィルタだけから構成される。通常必要とされるより高次のアンチエイリアシング・フィルタは、簡単なＲＣフィルタによって実装されることができる。これは、重度のオーバサンプリングが使用され、その結果、デジタル・デシメーション・フィルタがアンチエイリアシング・フィルタリング作業を実行するという事実のためである。
【００１０】
１ビット・シグマ・デルタ変調器は、アナログ領域で実装するのが非常に簡単である。したがって、１ビット・シグマ・デルタ変調器は、低コストの小型デジタル・マイクロフォンに非常に適している。しかし残念ながら、不都合な点もある。特に、１ビット・シグマ・デルタ変調器は、変調器の入力における低周波数またはＤＣレベルによって引き起こされる可聴帯域における低レベルのトーンであるいわゆるアイドル・モード・トーンを出す。これが、１ビット・シグマ・デルタ変調器が、その多くの利点にも関わらず、多くの人から見捨てられていた理由である。ディザを使用してこの問題を取り除くことができ、またはカオス変調器を設計することができるが、これらの解決法は、設計の複雑さが劇的に高まるという結果を伴う。したがって、電力消費とダイ面積の両方が劇的に大きくなる。
【００１１】
このアイドル・モード・トーン効果が、シグマ・デルタ変調器を高品質オーディオ・アプリケーションにとってあまり適したものでなくしてきた。明らかに、この効果は、消費者／電気通信向けアプリケーションではあまり重要ではないように見えるかもしれない。しかし、低コストのデジタル・マイクロフォンに対する要望が高まると、それに続いて、高品質オーディオの性能にほぼ匹敵し得る性能に対する要望もより高まる。その結果、アイドル・モード・トーン効果は、電気通信向けアプリケーションにとっても、より大きな問題となる。
【００１２】
デジタル・マイクロフォンから高い性能を引き出すには、デジタル・マイクロフォンＡＳＩＣの前置増幅器は、できるだけ高い性能を、すなわち、低雑音、低歪み、高ダイナミック・レンジなどをもたなければならない。現在利用可能な技術によれば、低雑音性能を達成するために、ＣＭＯＳ技術が不可欠であり、増幅器の入力ステージが雑音に関して最適化され得ることが示され得る。また、雑音を最小化するためには、入力インピーダンスができるだけ大きくなければならない。このことは、これまで経験されたものよりもはるかに低い感度とカートリッジ静電容量を有する新しいより薄いタイプの電気通信マイクロフォンとって特に支配的である。
【００１３】
残念ながら、これは、前置増幅器が、ドアのバタンと閉まる音や車が出す重低音の音圧から生じる低周波数信号を増幅可能になり、または湿度が変化しただけでマイクロフォン要素の感度に変化が生じるという結果をもたらす。１ビットシグマ・デルタ変調器が使用される場合、上で説明されたアイドル・トーン・モードの問題に、このことが加わる。実際、２ビットおよびさらにより多くのレベルを有する変調器も、そのような低周波数信号にさらされた場合、そのような挙動を示す。
【００１４】
加えて、低周波数信号は振幅が過大になり得るので、これらの低周波数信号は、ダイナミック・レンジを小さくし、相互変調歪みを生み出す。
【００１５】
電気通信マイクロフォンがより小さく、より薄くなり、その結果、より大きな利得が前置増幅器に要求されるにつれて、問題はより悪化する。しかし、通常、妨害となる低周波数信号は、振幅がより小さくならない。したがって、妨害の相対的影響は大きくなる。
【００１６】
そのため、非常に低いカートリッジ感度および静電容量を有する薄いＥＣＭカートリッジにとって適した、前置増幅器とＡ／Ｄ変換器の構成が必要である。加えて、その構成は、雑音、ダイナミック・レンジ、および歪みに関して非常に高い性能を提供するべきである。さらに、その構成を、数個の外部構成要素と組み合わせて、または外部構成要素を伴わずに、非常に小さな面積を有するシングル・チップ・ダイ上に実装することが実現可能であろう。
【００１７】
以下の説明では、可聴帯域という用語が使用される。従来技術では、この用語は、文脈に応じて様々な定義を有する。しかし、以下の説明では、この用語は、一般に２０Ｈｚから５００Ｈｚの下側コーナ周波数と５ＫＨｚから２５ＫＨｚの上側コーナ周波数を有する周波数帯を指示するのに使用される。その帯域の具体的な定義は、設計基準に相当するが、以下の説明では、この大まかな定義によって読まれるべきである。
【００１８】
関連技術
単一の緩衝増幅器の後にフィルタが続くいわゆる２ステージ前置増幅器構成は、不都合な点を２つ有し、すなわち、２ステージ前置増幅器構成は、２つのステージを有するので、雑音がより大きくなり、第１ステージで利得が得られないので、フィルタの物理サイズは相対的に大きくなければならない。フィルタのサイズは、第１ステージの利得を増やすことによって最小化され得るが、増幅器は、後続のフィルタに到るまで低減されない低周波数成分のため、過負荷に対して鋭敏になる。したがって、元来は補聴器マイクロフォン用に開発された解決法は、新しい高感度電気通信マイクロフォンにとっては最適には程遠い。増幅器ダイの面積はまったく大きすぎ、その結果、装置はコストがかかりすぎる。
【００１９】
相対的に低いコストを達成するため、前置増幅器によって占有されるチップ面積は、できるだけ小さくなければならないので、前置増幅器は、できるだけ小さくなければならない。したがって、補聴器において知られている増幅器構成は一般に、チップ面積について電気通信マイクロフォンと同程度には最適化されないので、これらの構成は、電気通信アプリケーションには適用可能ではない。さらに、補聴器で利用される緩衝器または増幅器は、電気通信アプリケーションで使用される低感度マイクロフォンのために必要とされるような高利得レベルを提供するように構成されないことを心に留めておくべきである。
【００２０】
米国特許第６５８３６５８−Ｂ１号は、コンデンサ・マイクロフォンの第１の端子からの相似入力信号を対称出力信号に変換するための平衡回路構成を開示している。第１の演算増幅器は、電圧フォロワとして結合され、その出力は、対称出力信号の第１の出力信号として提供される。コンデンサ・マイクロフォンの第２の端子は、第２の演算増幅器の出力に直接結合され、それによって、第２の演算増幅器は、対称出力信号の第２の出力信号を提供する。第２の演算増幅器の非反転入力は、接地基準に結合され、一方、その反転入力は、第２と第１の出力信号の中ほどの電圧を提供する分圧器に結合される。対称出力信号は、バイナリ出力信号を提供するシグマ・デルタ型のアナログ／デジタル変換器に提供される。
【００２１】
開示された構成は、低い雑音を与えながら、コンデンサ・マイクロフォンからの相対的に高い電圧レベルを扱うことができる点で都合がよい。しかし、増幅器の入力インピーダンスと組み合わされたコンデンサ・マイクロフォンは、非常にゆっくり減衰するインパルス応答だけを有するフィルタを形成する。マイクロフォンは、振幅が大きな一過性の音または低周波信号にさらされると、シグマ・デルタ型のアナログ／デジタル変換器に入力される非常にゆっくり変化する信号成分を生成する。シグマ・デルタ型のアナログ／デジタル変換器では、その信号成分が、バイナリ出力信号においていわゆるアイドル・モード・トーンを生成する。さらに、この構成は、マイクロフォンによって生成される信号スペクトルのほとんど不均一な分布によって引き起こされる過負荷に対して鋭敏である。
【００２２】
米国特許出願公開第２００２／０１０６０９１−Ａ１号は、内部アナログ／デジタル変換器を有するマイクロフォン・ユニットを開示している。このユニットは、音響変換器（エレクトレット部材を有するコンデンサ・マイクロフォン）と、その入力で音響変換器に結合され、その出力でアナログ／デジタル変換器に入力される信号を提供するように結合される前置増幅器とを備える。前置増幅器とアナログ／デジタル変換器の間に配置されるハイパス・フィルタは、ＤＣ信号を遮断し、雑音レベルを低下させるように構成される。加えて、ローパス・フィルタが、前置増幅器とアナログ／デジタル変換器の間に配置されるアンチエイリアシング・フィルタとして構成される。
【００２３】
この構成は、重要な信号処理の側面には対処するが、コストおよび雑音についての性能に関する基本的だが重大な実装問題は、未解決のまま残されている。開示された構成は、複数の信号処理ステージを含む。その各々が、雑音レベルの上昇に寄与する。加えて、複数のステージは、必然的により高いコストにつながる大きなチップ面積を占有する。さらに、この構成は、マイクロフォンによって生成される信号スペクトルのほとんど不均一な分布によって引き起こされる過負荷に対して鋭敏である。
【００２４】
米国特許第５３３９２８５号は、圧電センサ用の前置増幅器を開示している。前置増幅器は、その入力が圧電センサに結合され、その出力が例えばアナログ／デジタル変換器に結合される、完全な差動増幅器として構成される。前置増幅器は、センサの静電容量と組み合わされて、前置増幅器と統合されるハイパス・フィルタを実現する、共通モード・フィルタ・フィードバック構成を備える。この構成は、サイズが小さく、相対的に低い雑音を有し、その差動構成は、例えば、シリコン基板雑音（前置増幅器がチップ上に実装される場合）を後で除去され得る共通モード信号として出現させる。しかし、この構成は、増幅器の利得がマイクロフォンに依存するので適切ではない。さらに、前置増幅器の雑音は、マイクロフォン要素と独立に最適化されることができない。
【特許文献１】米国特許第６５８３６５８−Ｂ１号
【特許文献２】米国特許出願公開第２００２／０１０６０９１−Ａ１号
【特許文献３】米国特許第５３３９２８５号
【発明の開示】
【発明が解決しようとする課題】
【００２５】
したがって、本発明の目的は、可能な限りで最低の入力静電容量、可能な限りで最低の雑音、最大の出力信号振幅を有し、同時に可能な限りで最低最小のチップ面積を呈する前置増幅器を提供することである。
【００２６】
本発明の目的は、大きな電源除去および低い歪みを有する前置増幅器を提供することである。
本発明の目的は、その入力端子で相対的に大きな振幅を有するゆっくり変化する信号を扱うことができ、同時により高い周波数を有する低レベル信号を低い歪みで増幅することができる増幅器を提供することである。
【００２７】
本発明の目的は、その性能が入力に接続された漏れおよび寄生結合からの影響をほとんど受けない増幅器を提供することである。
加えて、本発明の目的は、低歪みのデジタル出力信号を提供することである。
さらに、本発明の目的は、マイクロフォン回路とは独立に最適化され得る前置増幅器構成を提供することである。
【課題を解決するための手段】
【００２８】
マイクロフォン信号を処理するように構成される集積回路が提供され、前記集積回路は、第１の入力および第２の入力ならびに出力を有する増幅器部と、前記出力と前記第２の入力の間に結合されるフィードバック・フィルタ・ネットワークとを有する、前置増幅器を備える。増幅器部への第１の入力は、増幅器部の入力インピーダンスによって入力インピーダンスに関してフィードバック・ネットワークから実質的に分離された入力インピーダンスを有し、前置増幅器は、低周波数を抑制する周波数利得伝達関数を有する。加えて、前記集積回路は、アンチエイリアシング・フィルタ入力信号を受け取り、デジタル出力信号を提供するように結合されるアナログ／デジタル変換器を備える。
【００２９】
アンチエイリアシング・フィルタ入力信号は、前置増幅器から出力信号を受け取るように結合されるアンチエイリアシング・フィルタによって提供されるか、またはその上側阻止帯域がアンチエイリアシングを防止するバンドパス・フィルタとして構成される周波数利得伝達関数の結果として提供される。
【００３０】
アンチエイリアシングの実装に関わらず、前置増幅器は、前置増幅器に入力信号を提供するように結合されるマイクロフォン回路の周波数インピーダンス特性に関わらず実質的に不変に保たれる決められた周波数利得伝達関数を提供するように構成される。前置増幅器およびマイクロフォン回路の設計はしばしば、マイクロフォン要素それ自体と矛盾を引き起こすので、これは重要な改善である。特に、マイクロフォン要素は機械的構成要素であり、しばしばその電気的特性に関して制御することがより困難であるので、周波数利得伝達関数に関するマイクロフォン要素の独立は都合がよい。これは、集積回路を載せたチップから独立したユニットとして配置されるコンデンサ・マイクロフォン要素と、ＭＥＭＳデバイスのマイクロメカニカル部分として配置されるＭＥＭＳマイクロフォン要素の両方に対して当てはまる。前置増幅器は一般に、（演算増幅器の）差動入力ステージを有するので、大きく高いインピーダンスが実現される。この高い入力インピーダンスは、フィードバック・フィルタによって減殺されず、その結果、増幅器は、マイクロフォン回路に負荷をかけない。
【００３１】
さらに、可聴帯域外の低周波数における周波数成分によって導入される相互変調歪みは、非常に低い。フィードバック構成によって提供されるループ利得特性は、中でもとりわけより低い歪みを提供する。
【００３２】
前置増幅器は、シングルエンド増幅器として、または差動増幅器、微分差分増幅器、もしくは複数の入力および出力を有するその他の増幅器として実施されることができることに留意されたい。
【００３３】
しかし、好ましい実施形態では、前置増幅器は、差動増幅器として構成される。したがって、都合よくは、前置増幅器は、第１および第２の増幅器部によって差動出力信号を提供するように構成され、前置増幅器は、バンドパス特性を含む差動モード伝達関数を有する。前置増幅器は、出力を増幅器部の個々の反転入力に結合するフィルタ・フィードバック経路を確立し、また反転入力を相互接続するフィルタ相互接続経路を確立する、フィードバック・フィルタ・ネットワークを備える。
【００３４】
前置増幅器の差動構成は一般に、大きな共通モード除去比および非常に高い入力韻ピーダンスを提供する。フィードバック・フィルタの構成のため、周波数利得伝達関数の簡単な回路制御が達成される。それによって、伝達関数は、より大きな自由度で調整または操作されることができる。さらに、差動構成とフィードバック・フィルタの組合せは、周波数に依存する方法で共通モード除去比を利用することを可能にする。
【００３５】
好ましくは、前置増幅器によって実現されるフィルタの下側カットオフ周波数は、可聴帯域の下側コーナ周波数より下に置かれる。それによって、下側に広い可聴帯域とマイクロフォン回路および前置増幅器のインパルス応答の十分に短い減衰時間との間で適切な妥協が達成される。インパルス応答の短い減衰時間は、音響パルスまたは電気的妨害からの低周波パルスの影響が減らされる点で都合がよい。さもないと、そのような低周波パルスは、増幅器および後続の信号処理回路に過剰な負荷をかけ、その結果、不都合な非線形歪みを生成することができる。適切な一実施形態では、カットオフ周波数は、約１０Ｈｚに置かれる。
【００３６】
都合よくは、前置増幅器は、アナログ／デジタル変換器のサンプリング周波数の半分より下に置かれる上側カットオフ周波数を有するバンドパス特性を備える差動モード伝達関数を有する。それによって、アンチエイリアシング・フィルタのチップ面積に関して効率的な実装が、前置増幅器によって提供される。例えば、サンプリング周波数は、約２．４ＭＨｚとすることができ、約４０〜７０ＫＨｚの上側カットオフ周波数が、選択されることができる。さらに、増幅器部自体の帯域制限と一致し得るカットオフ周波数の回路制御が導入される。
【００３７】
一実施形態では、前置増幅器は、公称通過帯域および利得平坦帯域を有するバンドパス特性を備える差動モード伝達関数を有し、公称通過帯域は、可聴帯域周波数に広がり、利得平坦帯域は、可聴帯域より上の上側カットオフ周波数までの周波数に広がる。それによって、音響／機械的源または電気的源から生じる、可聴帯域より上に置かれる雑音成分が弱められる。それによって、雑音信号およびマイクロフォン回路の共振ピークの利得／振幅効果によって負荷が過剰にかけられることから前置増幅器を保護することが可能である。そのようなピークは、例えば、約６ｄＢの振幅を有することができる。
【００３８】
前置増幅器は、ローパス特性を備える共通モード伝達関数を有することができる。それによって、可聴帯域周波数における共通モード除去比を利用しながら、前置増幅器の入力における前置増幅器の共通モードＤＣ出力レベルを設定することが可能である。前置増幅器の入力インピーダンスは非常に高いので、実質的にマイクロフォン回路に負荷をかけない非常に高いオーム・インピーダンス（例えば、ＣＭＯＳトランジスタによって弱反転モード時に線形領域で実施される１〜２０Ｇオーム）を有するプルアップ抵抗を介して、ＤＣ入力レベルを設定することが可能である。
【００３９】
さらに、前置増幅器は、阻止帯域特性を備える共通モード伝達関数を有することができ、フラットな利得応答が、低周波数に提供される。それによって、ＤＣ入力設定は保持され、前置増幅器は、低周波数（可聴帯域より下）および高周波数（可聴帯域より上）の２つの周波数帯域で共通モード信号を提供するように動作する。それによって、可聴音再生に関して、望まない周波数成分の効率的な減弱が達成される。阻止帯域は、可聴帯域を包含する。
【００４０】
一実施形態では、前置増幅器は、共通モード伝達関数と差動モード伝達関数を有し、前置増幅器は、低周波数で共通モード利得が優勢となり、可聴帯域周波数で差動モード利得が優勢となるように構成される。
さらに、共通モード利得は、バンドパス特性の上側カットオフ周波数より上の周波数で優勢となることができる。
【００４１】
適切な一実施形態では、位相シフタが、第１の増幅器部の出力と第２の増幅器部の入力の間に交差結合される。これは、優勢な差動モード利得が例えば可聴帯域周波数で望まれる場合、第２の増幅器部が第１の増幅器部と１８０度またはそれに近く位相がずれて動作することを保証する効率的な構成である。加えて、位相シフタは、第２の増幅器部への入力のＤＣレベルを制御するように構成されることができる。これは、位相シフタがそれぞれの増幅器の入力および出力の間に抵抗経路を含む場合に達成される。
【００４２】
代替的または追加的に、位相シフタは、それぞれの増幅器のそれぞれの入力の間に結合される。この構成も、１８０度の位相シフトを提供することができ、場合によって第２の増幅器部への入力のＤＣレベルを提供することができる。
【００４３】
好ましくは、前置増幅器は、前置増幅器の出力においてＤＣシフトを提供するため、フィードバック・フィルタと統合されたＤＣオフセット回路を備える。この統合は、ＡＣフィードバック抵抗に結合される分圧器によって提供されることができ、分圧器は、ＡＣフィードバック抵抗よりも相当低い、例えば、約１／５、１／８、または１／１０を乗じただけ低いインピーダンスを有する。代替的に、ＤＣシフトは、能動電流源によって実施されることができる。
【００４４】
さらに、ＤＣオフセット回路が、前置増幅器の出力において差動モードＤＣシフトを提供するため、フィードバック・フィルタと統合されることができる。差動モードＤＣシフトは、第１および第２のオフセット回路によって提供されるＤＣオフセットの差によって決定される。それによって、シグマ・デルタ変調器タイプのアナログ／デジタル変換器のいわゆるアイドル・モード・トーンが制御されることができる。アイドル・モード・トーンの位置は、差動モードＤＣシフト（ならびにシグマ・デルタ変調器のサンプラによって決定される定数、およびサンプリング周波数の半分）に比例する。
【００４５】
好ましくは、アナログ／デジタル変換器は、シグマ・デルタ変調器を備える。シグマ・デルタ変調器は、（実際の実装において）より低い周波数ではフラットで相対的に低い雑音フロアを有するが、コーナ周波数より上では増大する雑音レベルを有するように分布する雑音電力スペクトルを提供する。重度のオーバサンプリングが利用されるので、コーナ周波数は、可聴帯域より十分上に現れる。都合よくは、変調器は、直列出力信号を提供する。
【００４６】
シグマ・デルタ変調器は、シングルエンド入力信号をシグマ・デルタＡ／Ｄ変換に提供するために前置増幅器によって提供される差動信号をサンプリングし、またＤＣ電圧レベルをサンプリングして、シングルエンド入力信号がサンプリングされたＤＣ電圧レベルに重畳されるようにする、スイッチ・コンデンサ・サンプラを備えることができる。アイドル・モード・トーン制御は変調器内で行われるので、これは、シグマ・デルタ変調器のより容易な最適化を提供する。サンプラ（およびその制御）は、前置増幅器からの信号をサンプリングするために既に与えられているので、ＤＣレベルのサンプリングは、わずかに複雑さを増すだけで達成されることができる。さらに、前置増幅器には、最終的に出力ＡＣ振幅を低下させる共通モードＤＣオーバヘッドによる負荷がかからない。
【００４７】
好ましくは、サンプラは、サンプラとシグマ・デルタ変調器ループの統合部分である加算増幅器を備える。シグマ・デルタ変調器ループは、当業者によく知られているが、補完的に述べると、シグマ・デルタ変調器ループは、与えられた次数の積分器フィルタを備え、積分器フィルタは、積分誤差信号を提供するため、信号を２、３、または４レベルなどの離散レベルに量子化する量子化器に結合される。
【００４８】
さらに、加算増幅器は、第１の直列コンデンサを介してシグマ・デルタ変調器の積分誤差フィードバック信号を提供されることができ、ＤＣ電圧レベルが、第２の直列コンデンサを介して加算増幅器に提供される。それによって、アイドル・モード・トーンは、第１および第２の直列コンデンサの値の比によって制御されることができる。アイドル・モード・トーンの位置は、次式によって決定される。
Ｆｉｄｌｅ＝（ＶＤＣ ｏｆｆｓｅｔ ΣΔ／ＶＲＥＦ ΣΔ）＊（ＣＳ１／ＣＳ２）＊１／２  Ｆｓ
ここで、Ｆｉｄｌｅはアイドル・モード・トーンの位置、ＣＳ１およびＣＳ２は第１および第２のコンデンサの値、Ｆｓはサンプリング周波数、ＶＤＣ ｏｆｆｓｅｔ ΣΔはサンプリングＤＣ電圧、ＶＲＥＦ ΣΔはシグマ・デルタ変調器の量子化器の内部基準値である。
【００４９】
アナログ／デジタル変換器がシグマ・デルタ変調器を備え、前置増幅器に入力されて前置増幅器によって処理される低周波パルスが可聴帯域より上のアイドル・モード・トーンを提供するように、シグマ・デルタ変調器に入力されるＤＣオフセット電圧レベルが選択される場合、デジタル・マイクロフォンにおける非線形歪みの実質的な低減が達成される。ＤＣオフセット電圧レベルは、前置増幅器によって差動モードＤＣ信号として提供されるか、または上で説明されたようにサンプラによって提供される。マイクロフォン回路と前置増幅器の組合せのパルス応答の一時的な持続時間は、前置増幅器のハイパス・フィルタ機能によって制限され、これはさらに、アイドル・モード・トーンの生成に対する感度を低下させる。
【００５０】
加えて、上で説明されたような集積回路と、マイクロフォン要素に加わる音圧に反応してマイクロフォン信号をマイクロフォン増幅器の入力に提供するように構成されるコンデンサ・マイクロフォン要素とを備える、マイクロフォンが提供される。コンデンサ・マイクロフォン要素は、エレクトレット層を有するマイクロフォン（すなわち、エレクトレット・コンデンサ・マイクロフォン（ＥＣＭ））、またはＤＣバイアス・コンデンサ・マイクロフォンとすることができる。
【００５１】
さらに、上で説明されたような集積回路と、ＭＥＭＳマイクロフォン要素に加わる音圧に反応してマイクロフォン信号をマイクロフォン増幅器に提供するように構成される微小電気機械システム（ＭＥＭＳ）マイクロフォン要素とを備える、マイクロフォンが提供される。
本発明は、より詳細に、好ましい実施形態を参照して説明される。
【発明を実施するための最良の形態】
【００５２】
図１は、マイクロフォン要素と、ハイパス・フィルタ機能を有する前置増幅器と、アンチエイリアシング・フィルタと、アナログ／デジタル変換器とを備えるデジタル・マイクロフォンを示している。マイクロフォン要素Ｃｍ  １０５は、膜に作用する音圧に反応して動く膜または隔膜の形態をとる第１の部材を備える。膜は、一般にはいわゆる背面電極、または単純には可動膜を保持するのにも役立つマイクロフォン・ケーシングである第２の部材に対して動く。一方の部材、一般には第２の部材は、接地基準に結合され、他方の部材、一般には膜は、ＤＣバイアス電圧Ｖｍｂに結合されるバイアス抵抗Ｒｍｂ  １０４を介してバイアスがかけられる。それによって、電荷が、マイクロフォン要素Ｃｍ  １０５の膜または可動部材に供給される。電荷量は（非常に低い周波数以上について）一定に維持されるので、電気マイクロフォン信号が、膜に作用する音圧に反応して膜が動くときに、膜によって提供される。膜の動きによってもたらされたマイクロフォン信号は、バイアスによってもたらされたＤＣ信号に重ね合わされる。マイクロフォン要素１０５と、バイアス抵抗１０４と、ＤＣ阻止コンデンサとを備える回路は、マイクロフォン回路１０７によって包含される。
【００５３】
マイクロフォン信号は、ＤＣバイアス信号が前置増幅器の入力に到達することを防止するＤＣ阻止コンデンサ１０６を介して、前置増幅器１０１の入力φに供給される。
【００５４】
前置増幅器１０１は、可聴帯域より下の周波数では相対的に低い利得を有し、可聴帯域の周波数では相対的に高い利得を有するハイパス利得特性を有することによって特徴付けられる。好ましくは、利得特性は、可聴帯域より下で１次、２次、３次、４次、またはより高次になるにつれて低下する。好ましくは、ローパス利得特性は、約１０Ｈｚのカットオフ周波数を有する。それに加えて、増幅器は、低周波数マイクロフォン信号を共通モード信号として、高周波数マイクロフォン信号を差動モード信号として処理することによって特徴付けられる。それによって、低周波数成分が効率的に抑制される。２０Ｈｚの下側コーナ周波数を有する可聴帯域の場合、低周波数は約５〜２０Ｈｚより下の周波数であり、より高い周波数は、１０〜３０Ｈｚより上の周波数である。
【００５５】
前置増幅器１０１の出力は、出力ポートΦおよびΦ＊から差動信号として、アンチエイリアシング・フィルタＡＡＦ１０２を介してシグマ・デルタＡ／Ｄ変換器１０３に供給される。シグマ・デルタ変換器は、Ｄｏと称されるオーバサンプリングされた１ビット出力信号を提供する。シグマ・デルタ変換器は、約２．４ＭＨｚ以上のサンプリング周波数で動作する。
【００５６】
図１のデジタル・マイクロフォンは、相対的に大きな振幅を有し、時間領域における相対的に急峻な振幅勾配率を有する、その環境で発生する音にさらされることがある。そのような音は、車のドアをバタンと閉めたり、電気通信装置をテーブルの上に落としたりすることなどから発生することができ、振幅が大きな低周波信号を含む入力信号を生成する。マイクロフォンが電源に接続される場合、マイクロフォンの電気回路は、階段状の電源パルスにさらされる。これは、スタートアップまたはパワーアップ・パルスとも呼ばれ、同様に、振幅が大きな低周波（入力）信号を含む信号を生成する。
【００５７】
アナログ領域では、バイアス抵抗Ｒｍｂおよびマイクロフォン要素の静電容量が、アタック時間は相対的に短いが、減衰時間は相対的に長いインパルス応答を有するハイパス・フィルタを形成する。その結果、（ほとんどＤＣと見なされる）非常に低周波のパルスが、前置増幅器の入力に留まり続ける。このインパルス応答が変更されない限り、結果として、デジタル領域におけるマイクロフォン出力信号は激しく歪む。
【００５８】
アナログ領域では、雑音を考慮すると、例えば、数百メガ・オームからギガまたはテラ・オームのオーダの大きなオーム値を有するバイアス抵抗Ｒｍｂを設計することが一般に望ましい。マイクロフォンの一般的な静電容量値は、大きなバイアス抵抗と組み合わせて、約０．０１Ｈｚの下側カットオフ周波数を生成する。これは、数分のオーダのインパルス応答の減衰時間に対応する。それによって、大きな音響インパルスは、減衰するが数分間は優勢なＤＣ電位を前置増幅器の入力において生成する。さらに、前置増幅器は、０ｄＢより上、例えば、６ｄＢの利得を提供するので、この利得は、前置増幅器のハイパス・フィルタ機能がなければ、増幅器の出力においてさらに高いＤＣレベルを確立する。
【００５９】
前置増幅器のハイパス・フィルタ機能は、約１０Ｈｚの下側カットオフ周波数を導入する。前置増幅器のこのフィルタは、マイクロフォン要素と前置増幅器の合成インパルス応答をより速く、一般に０．５秒より速く減衰させる。それによって、シグマ・デルタ変換器の入力は、ゆっくりと減衰するＤＣレベルにさらされず、速やかに減衰するインパルスだけにさらされる。
【００６０】
シグマ・デルタ変換器は、デジタル領域にある出力信号Ｄｏを提供する。この出力信号は、フラットな雑音フロアを含む電力スペクトルを有する。雑音コーナ周波数より上では、雑音レベルは、周波数が高くなるにつれて徐々に上昇する。シグマ・デルタ変換器の性質は、支配的なトーンがデジタル出力信号の電力スペクトルに発生するという点で、変換器を上で説明された低周波信号のＤＣレベルに対して鋭敏にする。これらのトーンは、デジタル出力信号内の音響信号の再生を激しく歪ませる。これらのアイドル・モード・トーンは、デジタル領域で良好な音響再生を提供するために制御されなければならない。
【００６１】
図２は、マイクロフォン要素と、統合バンドパス・フィルタ機能を有する前置増幅器と、アナログ／デジタル変換器とを備えるデジタル・マイクロフォンを示している。マイクロフォン要素１０５は、マイクロフォン回路１０７によって包含され、上で説明されたように動作する。
【００６２】
前置増幅器２０１は、その通過帯域において０ｄＢより大きな利得を提供するバンドパス・フィルタとして構成される。通過帯域は、約１０Ｈｚの下側カットオフ周波数と、シグマ・デルタ変換器１０３のサンプリング周波数の半分より下に置かれる上側カットオフ周波数とを有する。約２．４ＭＨｚのサンプリング周波数ｆｓの場合、上側カットオフ周波数は、例えば、４０〜７０ＫＨｚである。
【００６３】
したがって、前置増幅器は、可聴帯域より下の周波数では相対的に低い利得を有し、可聴帯域の周波数では相対的に高い利得を有し、可聴帯域より上の周波数では相対的に低い利得を有する周波数利得特性を有することによって特徴付けられる。好ましくは、周波数利得特性は、可聴範囲より下および上で１次、２次、３次、４次、またはより高次になるにつれて低下する。それに加えて、増幅器は、低周波数マイクロフォン信号を共通モード信号として、高周波数マイクロフォン信号を差動モード信号として処理することによって特徴付けられる。それによって、低周波数成分が効率的に抑制される。したがって、前置増幅器は、バンドパス・フィルタを実施する。以下では、前置増幅器は、差動前置増幅器とも称される。
【００６４】
バンドパス・フィルタ増幅器の機能は、差動増幅器の入力ステージの過負荷を回避するために、通過帯域、すなわち可聴帯域より下の周波数で信号を抑制し、またバンドパス・フィルタ増幅器から出力される信号の後続のサンプリングおよびデジタル化においてエイリアシング問題を回避するために、ナイキスト周波数のほぼ半分の周波数より上の周波数を抑制することである。それによって、別個のアンチエイリアシング・フィルタを持たずに済ませることができる。
【００６５】
図３は、フィルタ機能を有する差動前置増幅器と、第１の構成の位相シフタとを備えるマイクロフォンを示している。差動前置増幅器３０６は、入力端子φと、出力端子ΦおよびΦ＊とを備えるものとして示されている。前置増幅器は、マイクロフォン回路１０７に接続され、そこからマイクロフォン信号を入力端子φで受け取る。
【００６６】
前置増幅器は、３０５、３０３、および３０４で示されるインピーダンスＺ１、Ｚ２、およびＺ２＊によって構成されるフィルタ・フィードバック・ネットワークと、位相シフタ・ネットワーク３０７とを有する計装用増幅器として構成される。インピーダンスＺ２  ３０３は、出力端子Φと演算増幅器３０１の反転入力の間に結合される。インピーダンスＺ２＊  ３０４は、演算増幅器３０２への同様のフィードバックとして結合される。インピーダンスＺ１は、増幅器３０１の反転入力と増幅器３０２の非反転入力の間に結合される。フィルタ・フィードバック・ネットワークは、差動モードにおいて差動増幅器のハイパス・フィルタ機能またはバンドパス・フィルタ機能を確立する。インピーダンスＺ１、Ｚ２、およびＺ２＊は、チップ実装に利用可能な部品によって実装され、容量型もしくは抵抗型挙動、またはそれらの組合せを提供する。
【００６７】
位相シフタ・ネットワークＰＤ（ｆ）  ３０７は、（ａ）で示される入力ポートと、（ｂ）で示される出力ポートとを有する。入力ポート（ａ）は、第１の演算増幅器３０１の反転入力に結合され、出力ポート（ｂ）は、第２の演算増幅器３０２の非反転入力に結合される。位相シフタ・ネットワークは、位相を高周波数で約±１８０度、低周波数で約０度シフトする周波数依存位相シフトを実現する。それによって、差動モード出力信号が、低周波数で共通モード信号として振る舞い、高周波数で本当の差動モード信号として振舞うことが保証される。この位相シフトは、出力信号が低周波数で、ただし低周波数だけで共通モード信号になるよう強制されるので、効率的なハイパス・フィルタリングを提供する。
前置増幅器のこの構成は、位相シフタの入力が、演算増幅器３０１の反転入力を介して前置増幅器の入力に結合される点で都合がよい。
【００６８】
しかし、一代替構成では、位相シフタの入力は、（演算増幅器３０１の非反転入力において）マイクロフォン・ブロック１０７と前置増幅器の入力の間に確立される回路節点に結合される。
フィードバック・フィルタは、能動フィルタおよび／または能動ＤＣサーボによって実装され得ることに留意されたい。
【００６９】
図４は、フィルタ機能を有する差動前置増幅器と、第２の構成の位相シフタとを備えるマイクロフォンを示している。この構成は、図３に示される構成とほぼ一致するが、位相シフタ３０７は、第１の演算増幅器３０１の出力端子と第２の演算増幅器の非反転入力の間に結合される。
【００７０】
したがって、図３および図４に示され、上で説明された位相シフタ３０７は、差動前置増幅器の２つの共通モード増幅器の間で交差結合される。
増幅器３０１および３０２は、複数の増幅器ステージを成し得るので、一般に増幅器部とも呼ばれる。
【００７１】
図５は、第１の位相シフタを示している。位相シフタ３０７は、低周波数で約０度、高周波数で約１８０度の位相シフトを提供する１次ローパス・フィルタを確立するため、演算増幅器と組み合わされて実現される。
【００７２】
位相シフタ３０７は、前置増幅器の出力ΦおよびΦ＊を低周波数では共通モードで、より高い周波数では差動モードで強制的に動作させる。それによって、位相シフタ・ネットワークを有する前置増幅器は、低周波数の効率的な差動モード抑制を提供する。好ましくは、差動モード・ハイパス・フィルタのカットオフ周波数は、約１０Ｈｚに置かれるが、約３０または５０Ｈｚまでの範囲に置かれることもできる。
【００７３】
図６は、第２の位相シフタを示している。この実施形態では、位相シフタ４０１は、低周波数で約０度、中間周波数で約１８０度、より高い周波数で約０度の位相シフトを提供するバンドパス・フィルタを確立するため、演算増幅器と組み合わされて実現される。中間周波数は、可聴帯域とバンドパス・フィルタの上側カットオフ周波数までの周波数を含む周波数として定義される。上側カットオフ周波数は一般に、演算増幅器によって導入される極周辺に置かれるように設計される。この上側カットオフ周波数より上の周波数は、より高い周波数と呼ばれる。
【００７４】
位相シフタ４０１は、前置増幅器の出力ΦおよびΦ＊を低周波数およびより高い周波数では共通モードで強制的に動作させる。中間周波数では、位相シフタは、前置増幅器が差動モードで動作することを可能にする。それによって、位相シフタ・ネットワークを有する前置増幅器は、低周波数および高周波数の効率的な差動モード抑制を提供する。それによって、効率的なアンチエイリアシング・フィルタが付加的に提供される。
【００７５】
位相シフタは、並列に結合され、入力ポート（ａ）と出力ポート（ｂ）の間の信号経路を形成する、コンデンサ６０３と抵抗６０１とを含む。コンデンサ６０２と抵抗６０４の直列接続は、出力ポート（ｂ）と接地の間の信号経路を提供する。
【００７６】
位相シフタＰＤ（ｆ）は、１次、２次、またはより高次の位相シフタとして実施されるかどうかに関わらず、中間周波数を除外する低周波数および高周波数での差動モード利得が非常に低くなることを保証する。位相シフタは、前置増幅器フィルタの伝達関数に０Ｈｚ（ＤＣ）で少なくとも１つの零点を、また可聴帯域より上の周波数で極を導入することによって、そのような非常に低い利得を提供する。
【００７７】
図７は、増幅器にローパス・フィルタ機能を提供する４ポート・ハイパス・フィードバック・ネットワークを示している。フィードバック・ネットワークは、ポート（ａ）、（ｂ）、（ｃ）、および（ｄ）を備える。（ｂ）から（ａ）および（ｄ）から（ｃ）のフィードバック経路は、コンデンサＣ２  ７０１およびコンデンサＣ２＊  ７０４によってそれぞれ確立される。
【００７８】
ポート（ａ）と（ｃ）の間には、コンデンサと抵抗の直列接続が、Ｃ１  ７０３およびＲ１  ７０２によって確立される。この直列接続は、増幅器部３０１および３０２の入力に接続する。
【００７９】
図８は、増幅器にバンドパス・フィルタ機能を提供する４ポート帯域阻止フィードバック・ネットワークを示している。フィードバック・ネットワークは、ポート（ａ）、（ｂ）、（ｃ）、および（ｄ）を備える。（ｂ）から（ａ）および（ｄ）から（ｃ）のフィードバック経路は、抵抗８０１と並列に結合されるコンデンサ８０２および抵抗８０６と並列に結合されるコンデンサ８０５によってそれぞれ確立される。
【００８０】
ポート（ａ）と（ｃ）の間には、コンデンサと抵抗の直列接続が、Ｃ１  ８０４およびＲ１  ８０３によって確立される。この直列接続は、増幅器部３０１および３０２の入力に接続する。
しかし、能動フィルタおよび／または高次フィルタを含むその他のフィードバック・フィルタ構成も提供され得ることに留意されたい。
【００８１】
図９は、差動モード・バンドパス・フィルタ機能と共通モード・ローパス・フィルタ機能を有する前置増幅器を詳細に示している。前置増幅器９０１は、図８に示されたものに対応するＡＣフィードバック・ネットワークと、図５に示されたものに対応する位相シフタ・ネットワークとを、図４に示された構成で含む。フィードバック・ネットワークおよび位相シフタは、差動モード・ハイパス・フィルタ機能を確立する。それらと統合されて、ＤＣフィードバック・ネットワークが、ＤＣおよび低周波数に一定の共通モード利得を提供する共通モード・ローパス・フィルタ機能を提供する。前置増幅器は、ＤＣフィードバック・ネットワークのインピーダンスがＤＣ（低周波数）で優勢となり、ＡＣフィードバック・ネットワークのインピーダンスがより高い周波数で優勢となるように構成される。それによって、所望のＡＣフィルタ機能が実現される一方で、差動信号が提供されるＤＣレベルは、非常に限定された回路で制御されることができる。
基準ＤＣ電圧レベルＶｂが、差動信号が提供される一定のＤＣレベルを一定の共通モードＤＣ利得によって確立する前置増幅器の入力に与えられる。
【００８２】
前置増幅器９０１の入力φが、マイクロフォン回路１０７に結合され、制御ＤＣ電圧レベルが、電圧源（図示されず）によって、抵抗Ｒｂ  ９０２を介して入力に与えられる。このＤＣ電圧レベルは、前置増幅器の所望の共通モードＤＣ出力レベルと共通モードＤＣ利得に従って設定される。この目的のため、マイクロフォンへの電源は一般に、シングルエンド、すなわち、公称電源電圧レベルＶｄｄと接地基準の間にあることに留意されたい。差動モードにおいてＡＣ出力振幅の対称限界を提供するため、共通モードＤＣ出力レベルは、公称電源電圧の半分に近くあるべきである。それによって、最大差動モードＡＣ電圧振幅が達成され得る。この限界は大きなＡＣ利得を得るための最大の制限になるので、この側面に特に重点が置かれる。さらに、デジタル・マイクロフォン信号内の雑音は、前置増幅器利得が増大するにつれて減少するので、大きな前置増幅器利得（すなわち、大きなＡＣ電圧振幅のための余地）が好ましい。シグマ・デルタ変換器からの雑音は異なる振幅に対して一定なので、より大きなＡＣ信号振幅は、信号対雑音比を改善することに留意されたい。
【００８３】
一般に前置増幅器の入力ステージは、供給電圧に比べて相対的に大きな入力ＤＣレベルにさらされると飽和するので、出力ＤＣレベルは、０ｄＢより大きなＤＣ前置増幅器利得によって達成されなければならない。
【００８４】
例えば、公称電源レベルが１．５ボルトの場合、共通モードＤＣ出力レベルは、１．５ボルトのほぼ半分の０．７５ボルトに等しくなるべきである。１．５ボルトの電源電圧、ＰＭＯＳ差動対タイプの典型的な入力ステージの場合、入力はほぼ０．４ボルトまでの入力ＤＣ電圧レベルを扱うことができるべきである。出力におけるＤＣレベルを設定するため、ＤＣ利得は少なくとも約２倍となるべきである。０．７５ボルトのＤＣ出力レベルと２倍のＤＣ利得は、０．４ボルトより低い０．３７５ボルトに等しいＤＣ基準電圧Ｖｂを必要とする。
【００８５】
前置増幅器は、２つの演算増幅器９０３および９０４から作成される差動前置増幅器として実装される。
差動前置増幅器のＤＣ利得は、２つの各演算増幅器の周囲のＤＣフィードバック・ネットワークによって実現される。ＤＣフィードバック・ネットワークは、それぞれの出力信号を分圧器によって感知する。分圧器は、演算増幅器９０３の場合は抵抗９０６および９０７によって、演算増幅器９０４の場合は抵抗９０９および９０８によって実装される。
【００８６】
ＡＣフィードバック・ネットワークは、図８に示されるように構成される。しかし、それはＤＣネットワークと統合されるので、ＡＣネットワークの抵抗型フィードバック経路は、増幅器９０３の場合は抵抗９１０および９０６を、増幅器９０４の場合は抵抗９０９および９１３を含む。コンデンサ９０５および９１４は、抵抗型フィードバック経路に並列に結合される。コンデンサ９１１と抵抗９１２は、増幅器９０３および９０４の反転入力の間に直列に結合される。
【００８７】
位相シフタは、図５に示されるように構成される。しかし、位相シフタは、ＤＣネットワークと統合されるのが望ましいので、分圧器９０６および９０７によって確立される回路節点から入力を受け取る。
【００８８】
ＤＣでは、ＤＣフィードバック・ネットワークのインピーダンスが優勢である。したがって、ＤＣ等価図を見ると、分圧器９０６、９０７によって提供される電圧は、増幅器９０３の反転入力にフィードバックされる電圧と実質的に同じである。その結果、増幅器９０３のＤＣ利得は、分圧器によって決定される。２倍のＤＣ利得は、例えば、２つの１００Ｋオーム抵抗によって達成される。同様に、増幅器９０４のＤＣ利得は、抵抗９０９、９０８によって決定される。このＤＣ利得は、増幅器９０３の利得と一致するように選択される。
【００８９】
さらに、増幅器９０４が増幅器９０３のものと同じレベルで出力電圧を提供するようにさせるため、位相シフタの抵抗９１５が、分圧器９０６、９０７によって確立される回路節点に結合される。それによって、増幅器９０４の出力レベルは、増幅器９０３の出力レベルに従う。
【００９０】
一代替実施形態として、例えば、入力ステージの差動対ＰＭＯＳデバイスの電源電圧レベル（したがって、ゲートおよびドレーン電圧）をシフトすることによって、ＤＣオフセットまたはＤＣバイアスが、増幅器９０３の入力ステージに導入されることができる。この実施形態は、上で説明されたのと同様のＤＣおよびＡＣフィードバック・ネットワークに基づくことができる。この場合、Ｖｂは、ＤＣバイアス・レベルを設定するため、接地に接続される。２つの構成の組合せも可能であることに留意されたい。
【００９１】
ＡＣでは、ＡＣフィードバック・ネットワークのインピーダンスが優勢である。したがって、ＡＣ等価図を見ると、フィードバック・フィルタおよび位相シフタは、図４、図５、および図８に関連して説明されたように動作する。しかし、抵抗５０１とコンデンサ５０２とを含む位相シフタ・ネットワークは、位相シフタに入力される信号の徐々にシフトする位相を提供するように構成されることが想起される。これは、前置増幅器が、ＤＣを含む低周波数で共通モード出力信号を提供し、可聴帯域および可聴帯域より高い周波数を含むより高い低周波数で差動モード信号を提供することを保証する。
【００９２】
差動増幅器の演算増幅器９０３の周囲に構成される一方の側と演算増幅器９０４の周囲に構成される他方の側の間の位相シフトは、コンデンサ９１６と抵抗９１５によって実施される。したがって、位相シフタによって位相シフトが得られる。コンデンサ９１６と直列の抵抗９１５は、以下で説明される極（ＦＰ２）と零点（ＦＺ１）を確立することに留意されたい。
【００９３】
図１０は、差動モード・バンドパス・フィルタ機能と共通モード・ローパス・フィルタ機能を有する、差動ＤＣシフトが提供される前置増幅器を示している。図９に関連して説明された前置増幅器の構成では、共通モードＤＣ出力が、前置増幅器の入力端子または演算増幅器９０３、９０４の一方もしくは両方の入力ステージで提供されるＤＣ電圧基準によって提供される。それと共に、共通モードＤＣ出力は、前置増幅器のＤＣ電圧基準および共通モードＤＣ利得によって決定される。
【００９４】
しかし、図１０に示される前置増幅器１０００は、２つの能動電流源１００１および１００２によって、共通モードＤＣシフトを提供する。加えて、差動モードＤＣシフトが、２つの電流源によって引き出される電流の差によって提供される。シグマ・デルタ変換器は、前置増幅器１０００によって提供される差動信号を検出するように結合されるので、アイドル・モード・トーンは、前置増幅器において提供される差動モードＤＣシフトによって制御されることができる。
【００９５】
ＤＣシフトは、それが差動モードもしくは共通モードＤＣシフトか、またはその両方かに関わらず、２つの能動電流源１００１および１００２によって提供される場合、入力端子は、例えば、入力を抵抗９０２を介して接地に結合することによって、基準レベルに設定されるべきである（すなわち、Ｖｂ＝０ボルト、しかし、実際の実施では、Ｖｂは少なくとも約１００ｍＶであるべきである）。しかし、能動電流源と組み合わせて別のＤＣ基準を利用する選択肢もある。
【００９６】
例えば、電源電圧Ｖｄｄがシングルエンド１．５ボルト、基準Ｖｂが０ボルトに設定される場合、１／２  Ｖｄｄ＝０．７５ボルトの共通モードＤＣ電圧は、その両端に０．７５ボルトのＤＣ電圧を確立する抵抗９０６にＤＣ電流を流すことによって達成されることができる。例えば、抵抗９０６が１００Ｋオームの値を有する場合、７．５μアンペアの電流が、出力（出力端子Φ）において所望のＤＣ電圧を提供する。
【００９７】
さらに、アイドル・モード・トーンの最適化に関して、１５ｍボルトの差動モードＤＣシフトを確立することが望ましく、抵抗９０９が実質的に相手方９０６と等しい値を有する場合、７．３５μアンペアの電流が、増幅器９０４の出力（出力端子Φ＊）において０．７３５ボルトのＤＣ電圧を提供する。したがって、望みどおり、１５ｍボルトの差動モードＤＣ出力を確立する。
【００９８】
ＡＣの観点からは、位相シフタＰＤ（ｆ）は、図５に示されるように、抵抗１００３とコンデンサ１００４によって確立され、図３に全体的に示されるように、前置増幅器に組み込まれる。したがって、抵抗１００３は、演算増幅器９０３の反転端子と、演算増幅器９０４の非反転入力端子とに結合される。コンデンサ１００４は、演算増幅器９０４の非反転入力端子と接地基準の間に結合される。
【００９９】
それによって、前置増幅器は、出力ＡＣ電圧振幅を最大化する共通モードＤＣレベルと、アイドル・モード・トーンを制御する差動モードＤＣレベルとを提供し、ＡＣ低周波数では、出力信号が共通モード信号として現れるようにし、より高い周波数では、出力信号が差動モード信号として現れるようにする。
【０１００】
一代替実施形態では、差動モードＤＣシフトは、出力端子Φと接地の間に結合される分圧器によって実現されることができる。分圧器は、抵抗１００３が増幅器９０３の反転入力に結合される代わりに結合される回路節点で分圧された出力電圧を提供する。
【０１０１】
図１１は、前置増幅器の第１の周波数利得伝達関数を示している。前置増幅器が共通モード（ＡＣＭ＝曲線１）および差動モード（ＡＤＭ＝曲線２）で動作するときの、その周波数利得が示されている。応答は、対数周波数軸および対数利得軸上の直線近似として示されている。
【０１０２】
曲線２は共通モード動作を示す。ＤＣから極ＦＰ１’の位置まで、フラットな応答が提供される。このフラットな応答は一般に、０ｄＢのまたは０ｄＢより上の利得を提供するが、利得の量は、選択されたＤＣオフセットと所望のＤＣレベルのどの実施形態かに依存する。ＦＰ１’を超えてＦＺ１’まで、応答はより低い利得レベルへと低下していく。このより低い利得レベルは、ＦＺ１’から先でフラットになる。この共通モード応答は、図５に示される位相シフタが前置増幅器と組み合わされて動作する場合、その位相シフタによって提供される。
【０１０３】
曲線１は差動モード動作を示す。ＤＣにおいて、少なくとも１つの極が、極ＦＰ１の位置まで継続する伝達関数の正の勾配を確立する。それによって、差動モードＤＣ信号が効果的に抑制される。極ＦＰ１から極ＦＰ２まで、フラットな応答が提供される。好ましくは、可聴帯域が、このフラットな応答の周波数範囲によって包含される。ＦＰ２を超えてＦＺ2まで、応答はより低い利得平坦域へと低下していく。利得平坦域の目的は、可聴帯域より上の雑音源、例えば、騒音、電子雑音を抑制し、マイクロフォン要素の共振ピークの利得効果を減少させることである。利得平坦域のレベルは、雑音源および利得効果が前置増幅器の出力振幅（利得）を制限しないように決定される。極ＦＰ３から、利得関数は、周波数がより高くなるほど低下するようになる。極ＦＰ３は、そのような演算増幅器によって導入される極の付近に置かれるように設計されることができ、または極ＦＰ３は、そのような演算増幅器によって導入されることができる。
【０１０４】
フィードバック・ネットワークの直列抵抗Ｒ１  ７０２；８０３は、極零点対（ＦＰ２，ＦＺ２）を導入する。極零点対は一般に、約５０〜６０ＫＨｚに置かれ、ＦＺ２から約５００ＫＨｚに置かれるＦＰ３までの利得平坦域を確立し、約５００ＫＨｚでは増幅器自体が少なくとも１つの極を導入し、それによって負の勾配を導入する。
可聴帯域は、下側コーナ周波数ＦＡＬおよび上側コーナ周波数ＦＡＵによって示される。
【０１０５】
図１２は、前置増幅器の第２の周波数利得伝達関数を示している。やはり、前置増幅器が共通モード（ＡＣＭ＝曲線１）および差動モード（ＡＤＭ＝曲線２）で動作するときの、その周波数利得が示されている。
【０１０６】
曲線２は共通モード動作を示す。共通モード伝達関数は、伝達関数零点ＦＺ２’より上の周波数以外では、図１１に示されるように振舞う。ＦＺ２’を超えると、正の勾配が始まる。これは、前置増幅器が、ＦＺ２’より上の周波数で共通モード増幅器として動作を開始することを保証する。それによって、差動モード・バンドパス・フィルタの上側阻止帯域での信号成分の抑制が、徐々に優勢になる共通モード動作によってさらに抑制される。この共通モード応答は、図６に示される位相シフタが前置増幅器と組み合わされて動作する場合、その位相シフタによって提供される。
【０１０７】
曲線１は差動モード動作を示す。この伝達関数は、前置増幅器のフィードバック・ネットワークの直列抵抗Ｒ１  ７０２；８０３によって導入される利得平坦域を有さない本当のバンドパス・フィルタ機能を示す。
【０１０８】
図１３は、シグマ・デルタ変換器と統合されたスイッチ・コンデンサ・サンプラが後に続く差動前置増幅器である。差動前置増幅器２０１は、マイクロフォン信号を入力φで受け取り、２重出力ΦおよびΦ＊を提供する。これらの出力によって提供される前置増幅器からの信号は、シグマ・デルタ変換器１０３と統合されたスイッチ・コンデンサ検出器によって差動サンプリングされる。スイッチ・コンデンサ検出器は、演算増幅器１３０１の周囲に構築される。差動サンプリングは、スイッチＳ１〜Ｓ４によって２つの回路構成の間に結合される入力直列コンデンサ１３０５とフィードバック・コンデンサ１３０４によって実現される。
【０１０９】
入力直列コンデンサ１３０５は、その入力側で、前置増幅器の出力ΦおよびΦ＊にそれぞれスイッチＳ１およびＳ２によって接続される。フィードバック・コンデンサ１３０４は、フィードバック経路としてスイッチＳ３によって結合される。スイッチＳ４は、コンデンサ１３０４とスイッチＳ３の直列接続に並列に結合される。
【０１１０】
スイッチＳ１〜Ｓ４は、右下隅に示される方式に従って開閉するように、すなわち、スイッチＳ１およびＳ３が一致して動作し、スイッチＳ２およびＳ４が一致して、ただし、Ｓ１およびＳ３に対して位相が１８０度シフトして動作するように制御される。スイッチＳ１〜Ｓ４は、クロック周波数、例えば、シグマ・デルタ変換器のサンプリング周波数によって制御される。差動信号のスイッチ・コンデンサ・サンプリングは、当業者に知られており、さらに詳しくは説明されないが、差動前置増幅器とシグマ・デルタ変換器の相互接続を説明するために示されている。
【０１１１】
増幅器１３０１は、シグマ・デルタ・フィードバック・ループの加算増幅器を実現するために、コンデンサ１３０３によって結合されることに留意されたい。当業者であれば、シグマ・デルタ変調器が一般にどのように構成されるかは知っていよう。当業者であれば、加算増幅器が、入力信号を、デジタル出力信号Ｄｏを提供する量子化器から得られるフィードバック信号と比較することは知っていよう。加算増幅器の出力は、出力を量子化器に提供する積分器に（次数に関わらず）結合される。フィードバック信号は、コンデンサ１３０３によって加算増幅器１３０１に提供される。
【０１１２】
差動信号のスイッチ・コンデンサ・サンプリングに加えて、ＤＣシフトの一実施形態が実現される。ＤＣシフトのこの実施形態は、前置増幅器において提供される差動ＤＣシフトの代案であり、シグマ・デルタ変換器のアイドル・モード・トーンを制御するように構成される。
【０１１３】
ＤＣシフトは、デジタル・マイクロフォンのこのステージでは、シングルエンドＤＣシフトとして実施されることができる。ＤＣシフトは、ＤＣ電圧基準または接地基準に交互に結合される直列コンデンサ１３０６によって、ＤＣ電圧基準ＶＤＣ ｏｆｆｓｅｔ ΣΔをサンプリングすることによって実施される。コンデンサは、スイッチＳ５およびＳ６によって交互に結合される。スイッチＳ５およびＳ６のスイッチング方式は、シグマ・デルタ変換器の量子化器の出力に結合される論理ネットワークによって制御される。
【０１１４】
この例では、アンチエイリアシング・フィルタが、前置増幅器のバンドパス・フィルタによって実施される上側カットオフ周波数によって実施される。変換器のサンプリング周波数より上のスペクトル成分を除去することが必要とされる。
【０１１５】
したがって、加算増幅器は、シグマ・デルタ変調器の積分誤差フィードバック信号を第１の直列コンデンサを介して提供されることができ、ＤＣ電圧レベルが、第２の直列コンデンサを介して加算増幅器に提供される。それによって、アイドル・モード・トーンは、第１および第２の直列コンデンサの値の比によって制御されることができる。アイドル・モード・トーンの位置は、次式によって決定される。
Ｆｉｄｌｅ＝（ＶＤＣ ｏｆｆｓｅｔ ΣΔ／ＶＲＥＦ ΣΔ）＊（Ｃ１３０６／Ｃ１３０４）＊１／２  Ｆｓ
ここで、Ｆｉｄｌｅはアイドル・モード・トーンの位置、Ｃ１３０4およびＣ１３０6は第１および第２のコンデンサの値、Ｆｓはサンプリング周波数、ＶＤＣ ｏｆｆｓｅｔ ΣΔはサンプリングＤＣ電圧、ＶＲＥＦ ΣΔはシグマ・デルタ変調器の量子化器の内部基準値である。
【０１１６】
アナログ／デジタル変換器がシグマ・デルタ変調器を備え、前置増幅器に入力されて前置増幅器によって処理される低周波パルスが可聴帯域より上のアイドル・モード・トーンを提供するように、シグマ・デルタ変調器に入力されるＤＣオフセット電圧レベルが選択される場合、デジタル・マイクロフォンにおける非線形歪みの実質的な低減が達成される。ＤＣオフセット電圧レベルは、前置増幅器によって差動モードＤＣ信号として提供されるか、または上で説明されたようにサンプラによって提供される。マイクロフォン回路と前置増幅器の組合せのパルス応答の一時的な持続時間は、前置増幅器のハイパス・フィルタ機能によって制限され、これはさらに、アイドル・モード・トーンの生成に対する感度を低下させる。
【０１１７】
図１４は、デジタル・マイクロフォンの第１の構成を示している。コンデンサ・マイクロフォン実装の場合、デジタル・マイクロフォンは、チップ１４０２の形態をとる集積回路を封じ込めるカプセル１４０１によって封じ込まれる。チップ１４０２は、マイクロフォン要素１４０８、バイアス電圧、接地基準、および供給電圧にそれぞれ結合するための端子Ｔｃ１、Ｔｃ２、Ｔｃ３、およびＴｃ４を備える。端子Ｔｃ６は、Ａ／Ｄ変換器からのデジタル・マイクロフォン出力信号Ｄｏを提供する。端子Ｔｃ５を介して、クロック信号がＡ／Ｄ変換器に供給される。増幅器１４０５およびＡ／Ｄ変換器への電源電圧は、端子Ｔｃ６を介して供給されることができ、その場合、端子Ｔｃ４は削除されることができる。
【０１１８】
コンデンサ・マイクロフォン・カプセル実装の場合、マイクロフォン要素１４０８は、ＤＣバイアス供給に適切な電荷を一方のマイクロフォン部材に供給することを求めるコンデンサ・マイクロフォンである。ＤＣバイアスは、抵抗１４０３を介して供給される。ＤＣ阻止コンデンサ１４０４は、ＤＣバイアス・レベルが前置増幅器９０５の入力ステージに到達することを防止する。一代替実施形態では、マイクロフォン要素１４０８は、エレクトレット・コンデンサ・マイクロフォン（ＥＣＭ）である。それによって、マイクロフォン要素１４０８は、前置増幅器１４０５の入力に直接結合され、バイアス抵抗およびＤＣ阻止コンデンサは必要とされない。
【０１１９】
微小電気機械システム（ＭＥＭＳ）実装の場合、デジタル・マイクロフォンは、マイクロフォン要素１４０８を実施する、微小電気回路部分と微小機械部分とを含むＭＥＭＳデバイスとして実施される。回路の釣り合いのため、マイクロフォン要素は、ＤＣ阻止コンデンサを有する回路位置を変える。微小電気回路部分またはチップ部は、場合によっては、バンドパス・フィルタ機能を有する前置増幅器１４０５と、Ａ／Ｄ変換器１４０７とを含む。
【０１２０】
図１５は、デジタル・マイクロフォンの第２の構成を示している。以下の説明は、チップおよびコンデンサ・マイクロフォンによるデジタル・マイクロフォンの実施に当てはまることに留意されたい。しかし、当業者であれば、図１４に関連して与えられた説明に基づいて、ＭＥＭＳ実装を実現することができよう。
【０１２１】
デジタル・マイクロフォン１５０１は、調整された電圧を増幅器１５０９とシグマ・デルタ変換器１５１１に供給するＤＣ電圧調整器１５０３を有する集積回路１５０２を備える。マイクロフォン・バイアス電圧が、オンチップ電圧アップコンバータ１５０４によって供給され、オンチップ電圧アップコンバータは、電圧振幅を有するオフチップ発振信号を受け取り、それに応答して、より大きな電圧振幅を有する出力発振信号を供給する。この出力信号は、ローパス・フィルタ１５０５によってローパス・フィルタリングされ、直列抵抗１５０６を介してマイクロフォン要素１５０８に供給される。コンデンサ１５０７は、ＤＣバイアス電圧が、上で述べられた伝達関数を有する前置増幅器１５０９の入力に到達することを阻止する。前置増幅器１５０９の出力は、シグマ・デルタ変換器１５１１に供給される。
【０１２２】
電圧アップコンバータまたは電圧ポンプＵＰＣ  １５０４は、いわゆるディクソン変換器の形をとることができる。電圧ポンプは、好ましくは方形波発振器信号を電圧ポンプに供給する発振器によって動作させられる。より低い高調波の内容を有するその他の信号、例えば、正弦波またはフィルタリングされた方形波が、より低い雑音を得るために使用されることができる。一代替実施形態では、発振器は、チップ１５０２に組み込まれる。
【０１２３】
アップコンバータとシグマ・デルタ変換器が、端子Ｔｃ４を介して提供される同じ発振器／クロック信号を共用することが示されている。ＵＰＣおよびシグマ・デルタ変換器への異なる発振器／クロック信号周波数を得るために、信号は分周されることができることに留意されたい。
【０１２４】
図１６は、シングルエンド前置増幅器と、アナログ／デジタル変換器とを示している。この実施形態では、マイクロフォン回路１０７が、シングルエンド前置増幅器１６０２に信号を供給する。前置増幅器１６０２の出力は、シグマ・デルタ変調器タイプのアナログ／デジタル変換器１０３に供給される。
【０１２５】
前置増幅器１６０２は、増幅器部１６０１を含む。好ましくは、この増幅器部は、差動入力を有する演算増幅器である。増幅器部は、マイクロフォン回路１０７から非反転入力（＋）で信号を受け取り、フィードバック・フィルタ１６０３は、増幅器部１６０１から出力信号を受け取り、フィードバック信号を増幅器部１６０１の反転入力（−）に供給する。
【０１２６】
フィードバック・フィルタ１６０３の周波数利得特性は、ローパス特性を有し、それが、フィードバック・フィルタを有する前置増幅器のハイパス・フィルタ特性を実現する。好ましくは、フィードバック・フィルタの通過帯域（低周波数）は、ＤＣに対して実質的にフラットな利得応答を提供する。その利得遷移帯域より上のより高い周波数では、より高い周波数に対してフラットな応答を提供する。これは、フィードバック・フィルタによって説明される。
しかし、周波数利得伝達関数は、必要な変更を施して差動増幅器の伝達関数と一致するように構成されることができる。
【０１２７】
図１７は、集積回路とマイクロフォン要素とを有するマイクロフォンの概略図である。マイクロフォンは、マイクロフォン膜と集積回路とを含むマイクロフォン部材を有するカートリッジとして示されている。
【０１２８】
図１８は、集積回路とＭＥＭＳマイクロフォン要素とを有するマイクロフォンの概略図である。マイクロフォン１８０２は、第１の基板上に組み込まれるＭＥＭＳマイクロフォン部材１８０３と、第２の基板上に組み込まれる前置増幅器回路１８０１とを含む。前置増幅器回路は、上で開示された異なる実施形態の１つを、すなわち、フィードバック回路を伴う前置増幅器、ならびに例えば電圧ポンプおよび／またはフィードバック回路を含み、前置増幅器は、差動増幅器またはシングルエンド増幅器である。
ＭＥＭＳマイクロフォン部材１９０３およびマイクロフォン前置増幅器１９０１は、単一の半導体基板上に組み込まれることができることに留意されたい。
【０１２９】
一般に、前置増幅器は、シングルエンド増幅器、差動増幅器、または微分差分増幅器などその他の増幅器タイプとして実施されることができることに留意されたい。複数の入力および出力を有する前置増幅器が使用される場合、複数のフィードバック・フィルタ経路の異なる実現が、所望の周波数伝達関数を実現することを可能にする。
【０１３０】
コンデンサ・マイクロフォンは、非常に軽い隔膜と分極電圧が加えられる背面電極とから構成される。それによって、（適切な周波数に対する）一定の電荷が提供される。動作原理は、隔膜に当たる音波が、共振により隔膜と背面電極の間の静電容量を変化させるというものである。これが今度は、背面電極にＡＣ電圧を誘導する。
【０１３１】
エレクトレット・コンデンサ・マイクロフォン（ＥＣＭ）は、分極電圧を提供するエレクトレット素材に与えられた永久電荷電圧を有する点を除いて、同様の方法で動作する。これは３つの方法で達成されることができ、最も一般的なのは隔膜がエレクトレット素材の場合であり、この場合、一方の側が金属化される。これは、薄膜または隔膜タイプとして知られている。エレクトレット素材は最良の隔膜を作らず、より高い性能が必要とされる場合、隔膜はその他の素材から作られ、エレクトレット素材は背面電極に利用される。これは、バック・タイプとして知られている。より最近の変形は、いわゆるフロント・タイプである。この場合、エレクトレット素材は、マイクロフォンのフロント・カバーの内部に利用され、金属化された隔膜は、前置増幅器の入力に接続される。
【０１３２】
可聴帯域は、可聴帯域の一般的定義の範囲内の任意の帯域であると定義されることができる。一般的定義は、２０Ｈｚから２０ＫＨｚとすることができる。可聴帯域の例示的な下側カットオフ周波数は、２０Ｈｚ、５０Ｈｚ、８０Ｈｚ、１００Ｈｚ、１５０Ｈｚ、２００Ｈｚ、２５０ｈｚとすることができる。可聴帯域の例示的な上側コーナ周波数は、３ＫＨｚ、５ＫＨｚ、８ＫＨｚ、１０ＫＨｚ、１８ＫＨｚ、２０ＫＨｚとすることができる。実質的にフラットによって、ほぼ＋／−１ｄＢ、＋／−３ｄＢ、＋／−４ｄＢ、＋／−６ｄＢ以内の利得応答変動が意味される。しかし、「実質的にフラット」という語を定義するのに、その他の追加の変動値が使用されることもできる。
【０１３３】
上では異なる前置増幅器構成が開示された。これらの構成は、異なる入力／出力端子構成、例えば、２端子構成を含む。しかし、マイクロフォンおよび前置増幅器への信号の入力／出力のために３、４、またはより多くの端子が提供され得ることに留意されたい。特に、（第１の端子での）供給電圧と（第２の端子での）前置増幅器出力のために別々の端子が提供され得ることに留意されたい。差動前置増幅器出力の場合、出力信号用の２つの端子が、電源用の端子に加えて提供され得る。別個の端子が、接地基準用に提供される。接地基準は一般に、ただし常にではないが、電源および出力信号によって共用される。
【図面の簡単な説明】
【０１３４】
【図１】マイクロフォン要素と、ハイパス・フィルタ機能を有する前置増幅器と、アンチエイリアシング・フィルタと、アナログ／デジタル変換器とを備えるデジタル・マイクロフォンを示した図である。
【図２】マイクロフォン要素と、統合バンドパス・フィルタ機能を有する前置増幅器と、アナログ／デジタル変換器とを備えるデジタル・マイクロフォンを示した図である。
【図３】フィルタ機能を有する差動前置増幅器と、第１の構成の位相シフタとを備えるマイクロフォンを示した図である。
【図４】フィルタ機能を有する差動前置増幅器と、第２の構成の位相シフタとを備えるマイクロフォンを示した図である。
【図５】第１の位相シフタを示した図である。
【図６】第２の位相シフタを示した図である。
【図７】増幅器にローパス・フィルタ機能を提供する４ポート・ハイパス・フィードバック・ネットワークを示した図である。
【図８】増幅器にバンドパス・フィルタ機能を提供する４ポート帯域阻止フィードバック・ネットワークを示した図である。
【図９】差動モード・バンドパス・フィルタ機能と共通モード・ローパス・フィルタ機能を有する前置増幅器を詳細に示した図である。
【図１０】差動モード・バンドパス・フィルタ機能と共通モード・ローパス・フィルタ機能を有する、差動ＤＣシフトが提供される前置増幅器を示した図である。
【図１１】前置増幅器の第１の周波数利得伝達関数を示した図である。
【図１２】前置増幅器の第２の周波数利得伝達関数を示した図である。
【図１３】シグマ・デルタ変換器と統合されたスイッチ・コンデンサ・サンプラが後に続く差動前置増幅器を示した図である。
【図１４】デジタル・マイクロフォンの第１の構成を示した図である。
【図１５】デジタル・マイクロフォンの第２の構成を示した図である。
【図１６】フィルタ機能を有するシングルエンド前置増幅器と、アナログ／デジタル変換器とを示した図である。
【図１７】集積回路とマイクロフォン要素とを有するマイクロフォンの概略図である。
【図１８】集積回路とＭＥＭＳマイクロフォン要素とを有するマイクロフォンの概略図である。
【図１】
2007522741.tif 000003
【図２】
2007522741.tif 000004
【図３】
2007522741.tif 000005
【図４】
2007522741.tif 000006
【図５】
2007522741.tif 000007
【図６】
2007522741.tif 000008
【図７】
2007522741.tif 000009
【図８】
2007522741.tif 000010
【図９】
2007522741.tif 000011
【図１０】
2007522741.tif 000012
【図１１】
2007522741.tif 000013
【図１２】
2007522741.tif 000014
【図１３】
2007522741.tif 000015
【図１４】
2007522741.tif 000016
【図１５】
2007522741.tif 000017
【図１６】
2007522741.tif 000018
【図１７】
2007522741.tif 000019
【図１８】
2007522741.tif 000020
【手続補正書】
【提出日】平成18年10月13日(2006.10.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
マイクロフォン信号を処理するように構成される集積回路であって、
第１の入力（＋）および第２の入力（−）を含む差動入力ならびに出力（Φ，Φ＊）を有する増幅器部（３０１）と、前記出力（Φ，Φ＊）と前記第２の入力（−）の間に結合されるフィードバック・フィルタ・ネットワークとを有する前置増幅器（３０６）であって、前記増幅器部（３０１）への前記第１の入力（＋）は、マイクロフォン信号を受け取るために前記前置増幅器の入力（Φ）に結合され、前記前置増幅器は、通過帯域におけるより高い周波数と比べて阻止帯域における低周波数を抑制する周波数利得伝達関数を有し、前記前置増幅器（３０６）は、前記阻止帯域において共通モード差動出力信号を、前記通過帯域において差動モード差動出力信号を提供する前置増幅器（３０６）と、
前記前置増幅器からアンチエイリアシング・フィルタ信号として前記差動出力信号を受け取り、デジタル出力信号を提供するように結合されるアナログ／デジタル変換器とを備える集積回路。
【国際調査報告】
2007522741.tif 000021
2007522741.tif 000022
2007522741.tif 000023