(57)【要約】電力節約モード、クロック・モード、リファレンス・モード、およびパルス化モードなどの複数の動作モードと共に、クロック・ジェネレータおよび／またはタイミングおよび周波数のリファレンスを提供する。共振周波数を有する第１の信号を供給するようになっている共振器と、増幅器と、温度に応じてこの共振周波数を修正するようになっている温度補償器と、製造プロセス変動に応じてこの共振周波数を修正するようになっているプロセス変動補償器とを含んでいる。さらに、実質的にこの共振周波数以下の対応する複数の周波数を有する複数の第２の信号に、この共振周波数を有する第１の信号を分周するようになっている周波数分割器と、これらの複数の第２の信号から１つの出力信号を供給するようになっている周波数セレクタとを含むことができる。
2007531404.tif 000002
【特許請求の範囲】
【請求項１】
共振周波数を有する第１の信号を供給するようになっている共振器と、
前記共振器に結合された増幅器と、
前記共振器に結合され、複数の周波数のうちの第１の周波数を有する共振周波数を選択するようになっている周波数コントローラと
を備える装置。
【請求項２】
前記共振器に結合され、実質的に前記第１の周波数以下の、対応する複数の周波数を有する複数の第２の信号に前記第１の周波数を有する前記第１の信号を分周するようになっている周波数分割器を
さらに備える、請求項１に記載の装置。
【請求項３】
前記周波数分割器が、さらに有理数によって前記第１の周波数を分周するようになっている、請求項１に記載の装置。
【請求項４】
前記第１の信号が、差動信号またはシングル・エンド形信号である、請求項２に記載の装置。
【請求項５】
前記第１の信号が差動信号であり、前記周波数分割器が、さらに前記差動信号をシングル・エンド形信号に変換するようになっている、請求項２に記載の装置。
【請求項６】
前記第１の信号が、実質的な正弦波信号であり、前記周波数分割器が、さらに前記実質的な正弦波信号を実質的な方形波信号に変換するようになっている、請求項２に記載の装置。
【請求項７】
前記周波数分割器が、直列に連続的に結合された複数のフリップフロップまたはカウンタをさらに備え、選択されたフリップフロップまたはカウンタの出力が、前段のフリップフロップまたはカウンタを２で分周した周波数である、請求項２に記載の装置。
【請求項８】
前記周波数分割器が、直列に連続的に結合された複数の分割器をさらに備え、連続的な分割器の出力が、前段の分割器の出力よりも低い周波数である、請求項２に記載の装置。
【請求項９】
前記複数の分割器が、差動形、シングル・エンド形、または差動形およびシングル・エンド形である、請求項２に記載の装置。
【請求項１０】
前記周波数分割器が、実質的に等しいハイおよびローのデューティ・サイクルを有する実質的な方形波信号に前記第１の信号を変換するようになっている方形波ジェネレータをさらに備える、請求項２に記載の装置。
【請求項１１】
周波数分割器に結合され、前記複数の第２の信号から１つの出力信号を供給するようになっている周波数セレクタを
さらに備える、請求項２に記載の装置。
【請求項１２】
前記周波数セレクタが、マルチプレクサおよびグリッチ・サプレッサを備える、請求項１１に記載の装置。
【請求項１３】
前記周波数セレクタに結合され、クロック・モード、タイミングおよび周波数リファレンス・モード、電力節約モード、およびパルス・モードを含む群から選択される複数の動作モードを実現するようになっているモード・セレクタを
さらに備える、請求項１１に記載の装置。
【請求項１４】
前記モード・セレクタに結合された同期化回路と、
前記同期化回路に結合され、第３の信号を供給するようになっている制御発振器と
をさらに備え、前記タイミングおよびリファレンス・モードにおいて、前記モード・セレクタが、さらに前記出力信号を前記同期化回路に結合して前記第３の信号のタイミングおよび周波数を制御するようになっている、請求項１３に記載の装置。
【請求項１５】
前記同期化回路が、遅延ロック・ループ、位相ロック・ループ、または注入ロッキング回路である、請求項１４に記載の装置。
【請求項１６】
前記増幅器が、負の相互コンダクタンス増幅器をさらに備える、請求項１に記載の装置。
【請求項１７】
前記周波数コントローラが、さらに温度に応じて前記負の相互コンダクタンス増幅器を流れる電流を修正するようになっている、請求項１６に記載の装置。
【請求項１８】
前記周波数コントローラが、温度に反応する電流源をさらに備える、請求項１７に記載の装置。
【請求項１９】
前記電流源が、ＣＴＡＴ構成、ＰＴＡＴ構成、およびＰＴＡＴ２構成を含む複数の構成から選択される１つまたは複数の構成を有する、請求項１８に記載の装置。
【請求項２０】
前記周波数コントローラが、さらに前記負の相互コンダクタンス増幅器を流れる電流を修正して、前記共振周波数を選択するようになっている、請求項１６に記載の装置。
【請求項２１】
前記周波数コントローラが、さらに前記負の相互コンダクタンス増幅器の相互コンダクタンスを修正して前記共振周波数を選択するようになっている、請求項１６に記載の装置。
【請求項２２】
前記周波数コントローラが、さらに電圧に応じて前記負の相互コンダクタンス増幅器を流れる電流を修正するようになっている、請求項１６に記載の装置。
【請求項２３】
前記周波数コントローラが、前記共振器に結合され、電圧変動から前記共振器を実質的に分離するようになっている電圧アイソレータをさらに含む、請求項１に記載の装置。
【請求項２４】
前記電圧アイソレータが、電流ミラーを備える、請求項２３に記載の装置。
【請求項２５】
前記電流ミラーが、カスコード構成を有する、請求項２４に記載の装置。
【請求項２６】
前記周波数コントローラが、さらに製造プロセス変動、温度変動、または電圧変動に応じて前記共振器のキャパシタンスを修正するようになっている、請求項１に記載の装置。
【請求項２７】
前記周波数コントローラが、さらに製造プロセス変動、温度変動、または電圧変動に応じて前記共振器のインダクタンスを修正するようになっている、請求項１に記載の装置。
【請求項２８】
前記周波数コントローラが、
第１の複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが固定キャパシタンスおよび可変キャパシタンスを有し、それぞれが前記第１の複数の係数のうちの対応する１つの係数に応じて、前記固定キャパシタンスと前記可変キャパシタンスとの間でスイッチングし、各可変キャパシタンスを制御電圧にスイッチングする複数のスイッチ可能容量性モジュールを有する第１のアレイと
をさらに備える、請求項１に記載の装置。
【請求項２９】
前記複数のスイッチ可能容量性モジュールが、２進数の重み付けが行われる、請求項２８に記載の装置。
【請求項３０】
前記周波数コントローラが、
前記係数レジスタに結合された複数のスイッチ可能抵抗性モジュールを有し、さらに容量性モジュールを有する第２のアレイであって、前記容量性モジュールと前記複数のスイッチ可能抵抗性モジュールが、さらにノードに結合されて前記制御電圧を供給し、各スイッチ可能抵抗性モジュールが前記係数レジスタに記憶された第２の複数の係数のうちの対応する１つの係数に応じて、前記スイッチ可能抵抗性モジュールを前記制御電圧ノードにスイッチングする第２のアレイと、
電流ミラーを介して前記第２のアレイに結合された温度依存電流源と
をさらに備える、請求項２８に記載の装置。
【請求項３１】
前記周波数コントローラが、
前記共振器に結合され、製造プロセス変動に応じて前記共振周波数を修正するようになっているプロセス変動補償器を
さらに備える、請求項１に記載の装置。
【請求項３２】
前記プロセス変動補償器が、
複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが第１の固定キャパシタンスと第２の固定キャパシタンスとを有し、それぞれが前記複数の係数のうちの対応する１つの係数に応じて、前記第１の固定キャパシタンスと前記第２の固定キャパシタンスとの間でスイッチングする複数のスイッチ可能容量性モジュールを有するアレイと
をさらに備える、請求項３１に記載の装置。
【請求項３３】
前記複数のスイッチ可能容量性モジュールが、２進数の重み付けが行われる、請求項３２に記載の装置。
【請求項３４】
前記プロセス変動補償器が、
複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが前記複数の係数のうちの対応する１つの係数に応じて第１の電圧と第２の電圧の間でスイッチングする複数のスイッチ可能可変容量性モジュールを有するアレイと
をさらに備える、請求項３１に記載の装置。
【請求項３５】
前記複数のスイッチ可能可変容量性モジュールが、２進数の重み付けが行われる、請求項３４に記載の装置。
【請求項３６】
前記プロセス変動補償器が、
複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが固定キャパシタンスおよびヒューズを有し、それぞれが前記複数の係数のうちの対応する１つの係数に応じて前記ヒューズの回路をオープンにする複数のスイッチ可能容量性モジュールを有するアレイと
をさらに備える、請求項３１に記載の装置。
【請求項３７】
前記周波数コントローラに結合され、リファレンス信号に応じて前記共振周波数を修正するようになっている周波数キャリブレーション・モジュールを
さらに備える、請求項１に記載の装置。
【請求項３８】
前記周波数キャリブレーション・モジュールが、
前記周波数コントローラに結合され、前記第１の周波数を有する前記第１の信号から導き出された出力信号をより低い周波数へと変換して分周された信号を供給するようになっている周波数分割器と、
前記周波数分割器に結合され、前記リファレンス信号を前記分周された信号と比較し、１つまたは複数のアップ信号またはダウン信号を供給するようになっている周波数検出器と、
前記周波数検出器に結合され、前記１つまたは複数のアップ信号またはダウン信号の間の差を前記出力信号と前記リファレンス信号の間の差のインジケータとして決定するようになっているパルス・カウンタと
を備える、請求項３７に記載の装置。
【請求項３９】
前記共振器が、複数のＬＣ−タンク構成のうちの選択された１つの構成を有するＬＣ−タンクを形成するように結合されたインダクタ（Ｌ）およびキャパシタ（Ｃ）を備える、請求項１に記載の装置。
【請求項４０】
前記共振器が、セラミック共振器、機械的共振器、マイクロエレクトロメカニカル共振器、およびフィルム・バルク音響共振器を含む群から選択される、請求項１に記載の装置。
【請求項４１】
前記共振器が、キャパシタ（Ｃ）に結合されたインダクタ（Ｌ）に電気的に等価である、請求項１に記載の装置。
【請求項４２】
タイミングおよび周波数のリファレンスである、請求項１に記載の装置。
【請求項４３】
クロック・ジェネレータである、請求項１に記載の装置。
【請求項４４】
前記周波数コントローラが、
前記増幅器に結合された温度補償器と、
前記共振器に結合された電圧アイソレータと、
前記共振器に結合されたプロセス変動補償器と
をさらに備える、請求項１に記載の装置。
【請求項４５】
第２の回路とモノリシックに一体化されて、単一の集積回路を形成する、請求項１に記載の装置。
【請求項４６】
前記第２の回路が、マイクロプロセッサ、デジタル信号処理プロセッサ、無線周波数回路、または通信回路である、請求項１に記載の装置。
【請求項４７】
第２の発振器出力信号を供給する第２の発振器と、
前記周波数コントローラと前記第２の発振器に結合され、前記第２の発振器出力信号にスイッチングして電力節約モードを実現するようになっているモード・セレクタと
をさらに備える、請求項１に記載の装置。
【請求項４８】
前記第２の発振器が、リング発振器、緩和発振器、または位相シフト発振器である、請求項４７に記載の装置。
【請求項４９】
前記周波数コントローラに結合され、周期的に前記共振器を開始し停止して、パルス化出力信号を供給するようになっているモード・セレクタを
さらに備える、請求項１に記載の装置。
【請求項５０】
前記周波数コントローラに結合され、選択的に前記共振器を開始し停止して、電力節約モードを実現するようになっているモード・セレクタを
さらに備える、請求項１に記載の装置。
【請求項５１】
共振周波数を有する第１の信号を供給するようになっている共振器と、
前記共振器に結合された増幅器と、
前記増幅器と前記共振器に結合され、温度に応じて前記共振周波数を修正するようになっている温度補償器と、
前記共振器に結合され、製造プロセス変動に応じて前記共振周波数を修正するようになっているプロセス変動補償器と、
前記共振器に結合され、実質的に前記共振周波数以下の、対応する複数の周波数を有する複数の第２の信号に前記共振周波数を有する前記第１の信号を分周するようになっている周波数分割器と、
前記周波数分割器に結合され、前記複数の第２の信号から１つの出力信号を供給するようになっている周波数セレクタと
を備える装置。
【請求項５２】
前記第１の信号が、差動形の実質的な正弦波信号であり、前記周波数分割器が、さらに実質的に等しいハイおよびローのデューティ・サイクルを有するシングル・エンド形の実質的な方形波信号に前記差動形の実質的な正弦波信号を変換するようになっている、請求項５１に記載の装置。
【請求項５３】
前記第１の信号が、差動形の実質的な正弦波信号であり、前記周波数分割器が、さらに実質的に等しいハイおよびローのデューティ・サイクルを有する差動形の実質的な方形波信号に前記差動形の実質的な正弦波信号を変換するようになっている、請求項５１に記載の装置。
【請求項５４】
前記周波数セレクタが、マルチプレクサおよびグリッチ・サプレッサを備える、請求項５１に記載の装置。
【請求項５５】
前記周波数セレクタに結合され、クロック・モード、タイミングおよび周波数リファレンス・モード、電力節約モード、およびパルス・モードを含む群から選択される複数の動作モードを実現するようになっているモード・セレクタを
さらに備える、請求項５１に記載の装置。
【請求項５６】
第３の信号を供給するようになっている制御発振器と、
前記モード・セレクタと前記制御発振器に結合され、前記出力信号に応じて前記第３の信号を修正するようになっている同期化回路と
をさらに備える、請求項５１に記載の装置。
【請求項５７】
前記増幅器が、負の相互コンダクタンス増幅器をさらに備え、前記温度補償器が、さらに温度に応じて前記負の相互コンダクタンス増幅器を流れる電流を修正するようになっている、請求項５１に記載の装置。
【請求項５８】
前記温度補償器が、さらに温度に応じて前記共振器のキャパシタンスを修正するようになっている、請求項５１に記載の装置。
【請求項５９】
前記共振器と前記温度補償器に結合され、前記共振器を電圧変動から実質的に分離するようになっている電圧アイソレータを
さらに備える、請求項５１に記載の装置。
【請求項６０】
前記温度補償器は、
第１の複数の係数と第２の複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが固定キャパシタンスおよび可変キャパシタンスを有し、前記第１の複数の係数のうちの対応する１つの係数に応じて、前記固定キャパシタンスと前記可変キャパシタンスとの間でスイッチングし、前記可変キャパシタンスを制御電圧ノードにスイッチングする、複数の２進数の重み付けが行われたスイッチ可能キャパシタンス・ブランチを有する第１のアレイと、
前記制御電圧ノードに結合され、前記係数レジスタに結合された複数のスイッチ可能抵抗を有し、さらに固定キャパシタンスを有する第２のアレイであって、各スイッチ可能抵抗性モジュールが、前記第２の複数の係数のうちの対応する１つの係数に応じて、前記スイッチ可能抵抗性モジュールを前記制御電圧ノードにスイッチングさせる第２のアレイと、
電流ミラーを介して前記第２のアレイに結合される温度依存電流源と
をさらに備える、請求項５１に記載の装置。
【請求項６１】
前記プロセス変動補償器が、
複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが第１の固定キャパシタンスと第２の固定キャパシタンスとを有し、それぞれが前記複数の係数のうちの対応する１つの係数に応じて、前記第１の固定キャパシタンスと前記第２の固定キャパシタンスとの間でスイッチングする、複数の２進数の重み付けが行われたスイッチ可能容量性モジュールを有するアレイと、
リファレンス信号に応じて前記複数の係数を生成するようになっている周波数キャリブレーション・モジュールと
をさらに備える、請求項５１に記載の装置。
【請求項６２】
前記プロセス変動補償器が、
複数の係数を記憶するようになっている係数レジスタと、
前記係数レジスタと前記共振器に結合され、それぞれが前記複数の係数のうちの対応する１つの係数に応じて、第１の電圧と第２の電圧との間でスイッチングする、複数の２進数の重み付けが行われたスイッチ可能可変容量性モジュールを有するアレイと、
リファレンス信号に応じて前記複数の係数を生成するようになっている周波数キャリブレーション・モジュールと
をさらに備える、請求項５１に記載の装置。
【請求項６３】
前記共振器が、ＬＣ−タンク共振器、セラミック共振器、機械的共振器、マイクロエレクトロメカニカル共振器、およびフィルム・バルク音響共振器を形成するように結合されたインダクタ（Ｌ）とキャパシタ（Ｃ）を含む群から選択される、請求項５１に記載の装置。
【請求項６４】
第２の発振器出力信号を供給する第２の発振器と、
前記周波数セレクタと前記第２の発振器に結合され、前記第２の発振器出力信号にスイッチングして、電力節約モードを実現するようになっているモード・セレクタと
をさらに備える、請求項５１に記載の装置。
【請求項６５】
前記周波数コントローラに結合され、選択的に前記共振器を開始させ停止させて電力節約モードを実現し、またはパルス化出力信号を供給するようになっているモード・セレクタを
さらに備える、請求項１に記載の装置。
【請求項６６】
共振周波数を有する共振信号を生成すること、
温度に応じて前記共振周波数を調整すること、
製造プロセス変動に応じて前記共振周波数を調整すること、
実質的に前記共振周波数以下の、対応する複数の周波数を有する複数の第２の信号に前記共振周波数を有する前記共振信号を分周すること、および
前記複数の第２の信号から１つの出力信号を選択すること
を含む、リファレンス信号を生成する方法。
【請求項６７】
前記共振信号は、差動形の実質的な正弦波信号であり、前記方法が、
実質的に等しいハイおよびローのデューティ・サイクルを有するシングル・エンド形の実質的な方形波信号に前記差動形の実質的な正弦波信号を変換すること
をさらに含む、請求項６６に記載の方法。
【請求項６８】
クロック・モード、タイミングおよび周波数リファレンス・モード、電力節約モード、およびパルス・モードを含む群から選択される複数の動作モードから１つの動作モードを選択すること
をさらに含む、請求項６６に記載の方法。
【請求項６９】
前記出力信号に応じて第３の信号を同期化すること
をさらに含む、請求項６６に記載の方法。
【請求項７０】
共振周波数を有する差動形の実質的に正弦波の第１の信号を供給するようになっているＬＣ共振器と、
前記ＬＣ共振器に結合された負の相互コンダクタンス増幅器と、
前記負の相互コンダクタンス増幅器と前記ＬＣ共振器に結合され、温度に応じて前記負の相互コンダクタンス増幅器中の電流を修正し、さらに温度に応じて前記ＬＣ共振器のキャパシタンスを修正するようになっている温度補償器と、
前記ＬＣ共振器に結合され、製造プロセス変動に応じて前記ＬＣ共振器の前記キャパシタンスを修正するようになっているプロセス変動補償器と、
前記共振器に結合され、実質的に前記共振周波数以下の対応する複数の周波数を有し、各第２の信号が実質的に等しいハイおよびローのデューティ・サイクルを有する複数の差動形またはシングル・エンド形の実質的に方形波の第２の信号へと、前記共振周波数を有する前記第１の信号を変換し分周するようになっている周波数分割器と、
前記周波数分割器に結合され、前記複数の第２の信号から１つの出力信号を供給するようになっている周波数セレクタと
を備える、クロック信号を生成するための装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に発振信号生成またはクロッキング信号生成に関し、より詳細には製造プロセス、電圧および温度にわたって自走し、セルフリファレンス式であり高精度であり、ジッタが低く、また他の回路とモノリシックに一体化して単一の集積回路を形成することができるクロック信号ジェネレータおよびタイミング／周波数リファレンスに関する。
【背景技術】
【０００２】
高精度なクロック・ジェネレータまたはタイミング・リファレンスは、一般に特定の周波数における機械的な共振振動をもたらす、水晶発振器などの結晶発振器を利用してきている。このような結晶発振器に伴う困難は、これらの発振器のクロック信号によって駆動される同じＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ集積回路）の一部分としてこれらの結晶発振器を製造することができないことである。例えば、インテル社（Ｉｎｔｅｌ）のペンティアム（登録商標）・プロセッサ（Ｐｅｎｔｉｕｍ（登録商標）  ｐｒｏｃｅｓｓｏｒ）などのマイクロプロセッサは、別のクロックＩＣを必要とする。結果として、高精度なクロック信号を必要とする事実上あらゆる回路は、オフチップのクロック・ジェネレータを必要とする。
【０００３】
このような一体化されていない解決方法についてはいくつかの帰結が存在する。例えば、このようなプロセッサは、（ＰＣＢ（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄプリント回路基板）上などの）外部回路を介して接続する必要があるので、電力消費が比較的に増大させられる。移動通信におけるバッテリ電力など、有限な電源を利用した用途においては、このような追加の電力消費は好ましくない。
【０００４】
さらに、このような一体化されない解決方法は、追加のＩＣを必要とすることにより、このＰＣＢ上であっても、あるいは最終製品内であってもスペース要件および面積要件を増大させてしまい、これもまた移動環境においては好ましくない。さらに、追加のＩＣは、製造し（マイクロプロセッサなどの）一次回路とアセンブルする必要があるので、このような追加のコンポーネントは、製造コストおよび生産コストを増大させてしまう。
【０００５】
他の回路と共に集積回路として生産されてきている他のクロック・ジェネレータは一般に、特に「ＰＶＴ」（ｆａｂｒｉｃａｔｉｏｎ  ｐｒｏｃｅｓｓ，ｖｏｌｔａｇｅ，ａｎｄ  ｔｅｍｐｅｒａｔｕｒｅ製造プロセス、電圧、および温度）の変動にわたってあまり高精度ではない。例えば、リング発振器、緩和発振器、および位相シフト発振器は、一部の低感度の用途に適したクロック信号を供給することができるが、かなりの処理能力を必要とする用途など、より高度なエレクトロニクスにおいて必要とされるより高い精度を実現することができていない。さらに、これらのクロック・ジェネレータまたは発振器は、多くの場合にかなりの周波数ドリフト、ジッタを示し、比較的低いＱ値を有し、ノイズおよび他の干渉からの他のひずみの影響を受ける。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
結果として、単一ＩＣとして他の回路とモノリシックに一体化することができ、ＰＶＴの変動にわたって非常に高精度であるクロック・ジェネレータまたはタイミング・リファレンスについての必要性が依然として存在している。このようなクロック・ジェネレータまたはタイミング・リファレンスは、自走し、セルフリファレンス式であるべきであり、ロックし、または別のリファレンス信号を参照する必要があるべきではない。このようなクロック・ジェネレータまたはタイミング・リファレンスは、最小限の周波数ドリフトしか示さず、ジッタが比較的低くなるべきであり、非常に高精度なシステム・クロックを必要とする用途についても適したものであるべきである。このようなクロック・ジェネレータまたはタイミング・リファレンスはまた、クロック・モード、リファレンス・モード、電力節約モード、およびパルス化モードを含めて複数の動作モードも実現すべきである。
【課題を解決するための手段】
【０００７】
様々な例示の実施形態において、本発明は、ＰＶＴの変動にわたって非常に高精度であり、他の回路とモノリシックに一体化して単一の集積回路を形成することができる、低ジッタの自走し、セルフリファレンス式のクロック・ジェネレータおよび／またはタイミングおよび周波数のリファレンスを提供するものである。別個のリファレンス発振器は必要とされない。本発明の様々な例示の実施形態は、製造プロセス、電圧、および温度の（「ＰＶＴ」の）変動にわたっての非常に高精度な周波数生成のための機能を含んでいる。これらの機能は、周波数チューニングおよび周波数選択と、温度および／または電圧の変動と製造プロセスの変動に起因して引き起こされる可能性のある周波数変動についての補償を含んでいる。
【０００８】
さらに、本発明の様々な例示の実施形態は、電力節約モード、クロック・モード、リファレンス・モード、およびパルス化モードなどのモードを含めて複数の動作モードを有するクロック・ジェネレータおよび／またはタイミングおよび周波数のリファレンスを提供するものである。さらに、これらの様々な実施形態は、異なる周波数における複数の出力信号を供給し、これらの様々な信号の間における低レイテンシのスイッチングおよびグリッチのないスイッチングを実現している。
【０００９】
注目すべきことに、これらの本発明の様々な例示の実施形態は、数百ＭＨｚおよびＧＨｚ帯などの非常に高いまた比較的高い周波数を生成し、この周波数が次いで複数のより低い周波数へと分周される。このような「Ｎ」（整数の比としての有理数）による各分周により、位相ノイズがＮだけ低下させられ、ノイズ電力がＮ２だけ低下させられて、かなりのノイズ低下がもたらされる。結果として、本発明の様々な例示の実施形態により、リング発振器など他の発振器を用いて入手可能なものに比べてかなり低いジッタしかもたらされないことになる。
【００１０】
様々な装置の実施形態は、共振器、増幅器、および周波数コントローラを含んでおり、これらは、温度補償器、プロセス変動補償器、電圧アイソレータ、周波数分割器、および周波数セレクタなど様々なコンポーネントまたはモジュールを含んでいてもよい。この共振器は、共振周波数を有する第１の信号を供給する。温度補償器は、温度に応じてこの共振周波数を調整し、このプロセス変動補償器は、製造プロセス変動に応じてこの共振周波数を調整する。さらに、様々な実施形態はまた、この共振周波数を有する第１の信号をこの共振周波数にほぼ等しいまたはそれより低い対応する複数の周波数を有する複数の第２の信号へと分周する周波数分割器と、これらの複数の第２の信号から１つの出力信号を供給する周波数セレクタを含んでいてもよい。この周波数セレクタは、さらにグリッチ・サプレッサを含んでいてもよい。この出力信号は、差動形またはシングル・エンド形や、ほぼ方形波または正弦波などの様々な形態のうちのどの形態で供給されてもよい。
【００１１】
本発明は、この周波数セレクタに結合されたモード・セレクタを含んでいてもよく、ここでこのモード・セレクタは、複数の動作モードを実現するようになっており、これらの動作モードは、クロック・モード、タイミングおよび周波数リファレンス・モード、電力節約モード、およびパルス・モードを含む群から選択することができる。
【００１２】
リファレンス・モードでは、本発明は、このモード・セレクタに結合された同期化回路と、この同期化回路に結合され第３の信号を供給するようになっている制御された発振器とを含んでいてもよく、ここではこのタイミング・リファレンス・モードにおいて、このモード・セレクタは、さらにこの出力信号をこの同期化回路に結合してこの第３の信号のタイミングおよび周波数を制御するようになっている。このような同期化回路は、遅延ロック・ループ（ｄｅｌａｙ−ｌｏｃｋｅｄ  ｌｏｏｐ）、位相ロック・ループ（ｐｈａｓｅ−ｌｏｃｋｅｄ  ｌｏｏｐ）、または注入ロッキング回路（ｉｎｊｅｃｔｉｏｎ  ｌｏｃｋｉｎｇ  ｃｉｒｃｕｉｔ）であってもよい。
【００１３】
これらおよび追加の実施形態について以下でより詳細に説明している。本発明の非常に多くの他の利点および特徴は、本発明およびこれらの本発明の実施形態の以下の詳細な説明、特許請求の範囲、ならびに添付図面から簡単に明らかになろう。
【００１４】
本発明の目的、特徴および利点については、添付図面および本明細書の一部を形成する実施例に関連して考察するときに以下の開示を参照すればすぐにより簡単に理解されよう。
【発明を実施するための最良の形態】
【００１５】
本発明では、多数の異なる形態の実施形態が可能であり、本発明の特定の実施例および実施形態を図面中に示し、本明細書中で詳細に説明しているが、本開示については、本発明の諸原理の例示として考えるべきであり、例示されたこれらの特定の実施例および実施形態だけに本発明を限定することは意図していないことを理解されたい。
【００１６】
以上で示したように、本発明の様々な実施形態は、図１に示されるような（ＰＶＴにわたって）非常に高精度な、低ジッタの自走し、セルフリファレンス式のクロック・ジェネレータおよび／またはタイミングおよび周波数のリファレンスを他の回路と一体化する機能を含めて非常に多くの利点を実現するものである。図１は、本発明の教示による、例示のシステムの実施形態１５０を示すブロック図である。図１に示すように、システム１５０は、インターフェース（Ｉ／Ｆ）（またはＩ／Ｏ（ｉｎｐｕｔ／ｏｕｔｐｕｔ入出力）回路）１２０と共に他の、または第２の回路１８０とモノリシックに一体化された、本発明のクロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００を有する単一の集積回路である。インターフェース１２０は、キャリブレーションや周波数選択などのために一般に電源（図示せず）などからの電源、グラウンド、および他の線またはバスをクロック・ジェネレータ１００に提供することになる。図に示すように、１つまたは複数の出力クロック信号が、第１の周波数（ｆ０）、第２の周波数（ｆ１）から同様に（ｎ＋１）番目の周波数（ｆｎ）までなど、複数の周波数としてバス１２５上で供給される。さらに、電力節約モード（または低電力モード（ＬＰ））が（やはり、バス１２５上で）実現される。第２の回路１８０（またはＩ／Ｆ１２０）は、選択信号（Ｓ０、Ｓ１ないしＳｎ）や１つまたは複数のキャリブレーション信号（Ｃ０ないしＣｎ）などを介してクロック・ジェネレータ１００に入力を供給することもできる。代わりに、これらの選択信号（Ｓ０、Ｓ１ないしＳｎ）、および１つまたは複数のキャリブレーション信号（Ｃ０ないしＣｎ）は、（線１４０上の）電源および（線１４５上の）グラウンドと一緒にバス１３５上などインターフェース１２０を介してクロック・ジェネレータ１００に直接に供給されてもよい。
【００１７】
クロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００は、低電力モードに加えて、以下でより詳細に説明している追加モードを有する。例えば、クロック・モードにおいて、装置１００は、１つまたは複数のクロック信号を出力信号として第２の回路１８０に対して供給することになる。第２の回路１８０は、例えばマイクロプロセッサ、「ＤＳＰ」（ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒデジタル信号処理プロセッサ）、無線周波数回路などのどのようなタイプまたは種類の回路でも、あるいはこれらの１つまたは複数の出力クロック信号を利用することができる他のどのような回路であってもよい。また例えばタイミングまたは周波数のリファレンス・モードにおいて、装置１００からの出力信号は、第２の発振器についての同期化のためのリファレンス信号などのリファレンス信号であってもよい。結果として、専門用語のクロック・ジェネレータおよび／またはタイミング／周波数リファレンスは、このクロック・ジェネレータが一般には方形波信号をも供給することになるという理解と共に、本明細書中において交換可能なようにして利用されることになり、この信号には、タイミング／周波数リファレンスが提供されても提供されなくてもよく、この信号は、その代わりに実質的な正弦波信号を利用してもよい。さらに、以下でより詳細に説明されるように、本発明の様々な実施形態は、パルス化モードも提供しており、このモードにおいてはクロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００からの出力信号は、例えば命令処理効率を増大させ電力消費を低下させるためにバーストでまたは間隔を開けて供給される。
【００１８】
様々な信号は、例えば「実質的な」正弦波または方形波と称されることに留意されたい。これは、このような信号が教科書で見出されるもっと理想的な図とは実際に異なるようにしてしまう可能性がある様々な変動、ノイズ源および他のひずみに対応することができることである。例えば、以下でより詳細に説明するように、例示の「実質的な」方形波信号は、図１５Ａおよび１５Ｂに示されており、アンダーシュート、オーバーシュート、および他の変動など様々なひずみを示し、それにもかかわらず実際には非常に高品質の方形波であるものと考えられる。
【００１９】
本発明のいくつかの重要な特徴は、システム１５０にある。第１に、非常に高精度な、低ジッタの、自走し、セルフリファレンス式のクロック・ジェネレータ１００が、他の（第２の）回路１８０とモノリシックに一体化されて単一の集積回路（システム１５０）が形成される。これは、従来技術とは明らかな対照をなしており、従来技術においては、結晶リファレンス発振器などのリファレンス発振器を使用してクロック信号を供給し、この結晶リファレンス発振器は、他の回路と一体化することができず、回路基板を介して任意の追加回路に接続する必要がある第２の別個のデバイスとしてオフチップになっている。例えば、本発明によれば、クロック・ジェネレータ１００を含めてシステム１５０は、現代のＩＣ製造において利用される従来のＣＭＯＳ、ＢＪＴ、ＢｉＣＭＯＳ、または他の製造技術を使用して他の第２の回路と共に製造することができる。
【００２０】
第２に、別個のリファレンス発振器は必要とされない。もっと正確に言えば、本発明によれば、クロック・ジェネレータ１００は、セルフリファレンス式であり自走しており、従来技術では一般的となっている位相ロック・ループ（「ＰＬＬ」）、遅延ロック・ループ（「ＤＬＬ」）の形で、またはリファレンス信号に対する注入ロッキングを介して同期化されるなど、別個のリファレンス発振器は参照されず、また別の信号に対してロックされないようになっている。
【００２１】
第３に、クロック・ジェネレータ１００は、周波数を低レイテンシでグリッチがないようにスイッチングすることができるように、複数の出力周波数と電力節約モードを実現する。例えば、第２の回路１８０は、バッテリ・モードや低周波数モードなどの電力節約モードにシフトすることができ、（選択信号を介して）電力消費を最小限にするためのより低いクロック周波数を要求し、あるいは低電力クロック信号を要求してスリープ・モードに入ることができる。以下でより詳細に説明するように、このような周波数スイッチングは、ＰＬＬ／ＤＬＬ発振器からこの出力周波数を変更するために必要とされる数千のクロック・サイクルではなくて、単にほんの一握りのクロック・サイクルだけを使用して（利用されるグリッチ防止ステージ数に比例して）グリッチ防止のために導入される低レイテンシを伴った実質的に無視可能なレイテンシで実現される。
【００２２】
さらに、以下で説明しているクロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００のかなり高い使用可能な出力周波数を仮定すると、新しい動作モードが使用可能である。例えば、クロック・スタートアップ・タイムは、事実上または実質的に無視可能であり、それにより、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００を電力節約のために完全にオフしまたはパルス化するなど反復して開始し停止することができるようになる。例えば、クロックとして連続的に実行するのではなくて、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００は、プロセッサなどの第２の回路１８０によって命令処理するために比較的短い離散的な間隔で、またはバーストで（すなわち、パルス化して）、周期的にまたは非周期的に動作させることができる。以下でより詳細に説明しているように、より多くの命令（毎秒百万命令またはＭＩＰＳ）が、電力消費についてミリワット（ｍＷ）当たりに処理されるので、高速なスタートアップ・タイムと共に、このようなパルス動作は電力節約を実現する。さらに、このようなパルス化モードを利用して、他の使用に加えて第２のクロックまたは発振器を定期的に同期化させることもできる。結果として、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００（および以下で説明している他の実施形態）は、クロック・モード、タイミングおよび／または周波数リファレンス・モード、電力節約モード、およびパルス化モードを含めて複数の動作モードを有する。
【００２３】
第４に、以下でより詳細に説明しているように、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００は、製造プロセス、電圧、および温度の（「ＰＶＴ」の）変動にわたっての非常に高精度な周波数生成のための機能を含んでいる。これらの機能は、周波数チューニングおよび周波数選択と、温度および／または電圧の変動と製造プロセスの変動に起因して引き起こされる可能性のある周波数変動についての補償を含んでいる。
【００２４】
第５に、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス１００は、数百ＭＨｚおよびＧＨｚ帯などにおける非常に高いまた比較的高い周波数を生成し、この周波数が、次いで複数のより低い周波数に分周される。このような「Ｎ」（整数の比としての有理数）による各分周により、位相ノイズがＮだけ低下させられ、ノイズ電力がＮ２だけ低下させられて、かなりのノイズ低下がもたらされる。結果として、本発明のクロック・ジェネレータにより、リング発振器など他の発振器を用いて入手可能なものに比べてかなり低いジッタしかもたらされないことになる。
【００２５】
これらの機能は、図２により詳細に説明されており、図２は、本発明の教示による、第１の例示の装置２００の実施形態を示すブロック図である。図２に示すように、装置２００は、周波数セレクタ２０５を使用して選択される複数の周波数のうちの任意の周波数を有するクロック信号やリファレンス信号など、１つまたは複数の出力信号を供給するクロック・ジェネレータおよび／またはタイミング／周波数リファレンスである。この装置（またはクロック・ジェネレータ）２００は、（共振エレメントを有する）発振器２１０と、周波数コントローラ２１５と、周波数分割器２２０と、モード・セレクタ２２５と、前述の周波数セレクタ２０５を含んでいる。本発明によれば、この発振器２１０は、比較的高い周波数ｆ０を有する信号を生成する。前述のＰＶＴ変動に起因して、発振周波数ｆ０が、複数の可能性のある発振周波数から選択可能なように周波数コントローラ２１５を利用して周波数を選択し、または発振器２１０をチューニングしており、すなわち周波数コントローラ２１５は、ＰＶＴ変動にわたって高精度である周波数を有する出力信号を供給する。
【００２６】
例えば、これらのＰＶＴ変動を仮定すると、発振器２１０などの発振器からの出力周波数は、プラス５％またはマイナス５％変化してしまうこともある。リング発振器を利用した用途など、一部の用途では、このような周波数可変性は、受け入れることができることもある。しかし、本発明によれば、集積化されたマイクロプロセッサ、マイクロコントローラ、デジタル信号処理プロセッサ、通信コントローラなどのためのクロック信号を供給するなど、より影響を受けやすい用途、あるいは複雑な用途では特に、クロック・ジェネレータ２００についてのさらに高い精度が望ましい。結果として、この発振器からの出力周波数が±０．２５％以下などの数桁程度だけ変動が少ないように選択される、または所望の周波数ｆ０となり、比較的低いジッタを有するように、周波数コントローラ２１５を利用してこれらのＰＶＴ変動について調整が行われる。
【００２７】
性能を改善し、ジッタ（ノイズ）および他の干渉を減少させるために、一般的にＰＬＬおよびＤＬＬを使用して行われるように、低周波数出力を生成し、それをより高周波数へと逓倍する代わりに、本発明では、比較的高周波数の出力ｆ０を生成し、この高周波数の出力が次いで周波数分割器２２０を使用して１つまたは複数のより低い周波数（ｆ１ないしｆｎ）へと分周される。周波数分割器２２０からの複数の周波数のうちの１つまたは複数の周波数を有するクロック信号を、次いで周波数セレクタ２０５を使用して選択することができる。以上に示すように、このような周波数選択は、グリッチなしに低レイテンシで実現され、比較的高速また非常に高速なグリッチのない周波数スイッチングが実現される。さらに、複数の動作モードが、モード・セレクタ２２５を使用して実現される。
【００２８】
図３は、本発明の教示による、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス３００としての第２の例示の装置の実施形態をより詳細に示すブロック図である。図３を参照すると、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス３００は、共振器３１０、持続する増幅器３０５、温度補償器３１５、プロセス変動補償器３２０、周波数キャリブレーション・モジュール３２５、１つまたは複数の係数レジスタ３４０を備えており、この選択された実施形態に応じて周波数分割器および方形波ジェネレータ３３０、電圧アイソレータ３５５、共振周波数セレクタ３６０、出力周波数セレクタ３３５およびモード・セレクタ３４５を含んでいてもよい。持続する増幅器３０５、温度補償器３１５、プロセス変動補償器３２０、電圧アイソレータ３５５、共振周波数セレクタ３６０、および周波数キャリブレーション・モジュール３２５は、多くの場合に周波数コントローラ２１５などの周波数コントローラの内部に含まれる。また、（３３０のうちの）方形波ジェネレータは、タイミングまたは周波数のリファレンスの実施形態においては必要とされなくてもよいことにも留意されたい。
【００２９】
共振器３１０は、ＬＣ−タンクを形成するように結合されたインダクタ（Ｌ）やキャパシタ（Ｃ）など、エネルギーを蓄えるどのようなタイプの共振器であってもよく、ここでこのＬＣ−タンクは、複数のＬＣ−タンク構成のうちの選択された構成を有しており、あるいはそうでなければキャパシタに結合されたインダクタに電気的にまたは電気機械的に等価であり、またはそれ以外の方法で、一般的にキャパシタに結合されたインダクタとして当技術分野において表される。ＬＣ共振器に追加して、他の共振器も等価であり本発明の範囲内に含まれるものと考えられる。例えば、共振器３１０は、セラミック共振器、機械的共振器（例えば、ＸＴＡＬ）、マイクロエレクトロメカニカル（「ＭＥＭＳ」）共振器、またはフィルム・バルク音響共振器（ｆｉｌｍ  ｂｕｌｋ  ａｃｏｕｓｔｉｃ  ｒｅｓｏｎａｔｏｒ）であってもよい。他の場合には、様々な共振器は、電気的または電気機械的な類似性によってＬＣ共振器として表されてもよく、また本発明の範囲内に含まれる。例示の実施形態においては、ＬＣ−タンクは、高いＱ−値を実現するために共振器として利用されてきている。
【００３０】
持続する増幅器３０５は、共振器３１０についてのスタートアップ増幅も持続する増幅も実現する。温度補償器３１５は、共振器３１０についての周波数制御を実現して、温度に起因する変動に基づいてこの発振周波数を調整する。選択された実施形態においては、望まれ、または必要とされる制御の程度に応じて、温度補償器３１５は、選択された実施形態について以下で示しているように電流と周波数の両方にわたっての制御を含んでいてもよい。同様に、プロセス変動補償器３２０は、共振器３１０についての周波数制御を実現して、半導体製造技術に固有のプロセス変動に基づいて、すなわち所与のファウンドリ内のプロセス変動（例えば、バッチ変動またはラン変動、所与のウェーハ内の変動、同じウェーハ内のダイごとの変動）にも、異なるファウンドリおよびファウンドリ・プロセス（例えば、１３０ｎｍプロセスおよび９０ｎｍプロセス）の間のプロセス変動にも共に基づいてこの発振周波数を調整する。周波数キャリブレーション・モジュール３２５を利用して、共振器３１０において発生する可能性のあるこれらの発振周波数の中からその所望の出力周波数ｆ０を微調整し選択し、すなわち複数の使用可能な周波数または可能性のある周波数から出力周波数ｆ０を選択する。選択された実施形態においては、係数レジスタ３４０を利用して、以下でさらに詳細に説明している様々な例示の補償器およびキャリブレーションの実施形態において利用される係数値を記憶する。
【００３１】
この温度補償およびプロセス補償に加えて、電圧アイソレータ３５５は、電源などからの電圧の変動からの分離を実現し、また個別に、あるいは温度補償器３１５の一部分としてなど他のコンポーネントの一部分として実装することもできる。これらのＰＶＴ変動についての周波数調整に加えて、この共振周波数は、使用可能な周波数の範囲から選択される周波数を得るために共振周波数セレクタ３６０を介して独立に選択されてもよい。
【００３２】
クロック信号生成については、クロック・ジェネレータ３００は、（モジュール３３０中の）周波数分割器を利用して、出力発振周波数ｆ０を複数のより低い周波数（ｆ１ないしｆｎ）に変換し、（やはりモジュール３３０中の）方形波ジェネレータを使用して、実質的な正弦波発振信号をクロック用途のための実質的な方形波信号へと変換する。次いで、周波数セレクタ３３５は、これらの複数の周波数を有するこれらの使用可能な出力信号のうちの１つまたは複数の出力信号の選択を実現し、モード・セレクタ３４５は、低電力モード、パルス化モード、リファレンス・モードなどを提供するなどの動作モードの選択も実現することができる。これらのコンポーネントを使用して、クロック・ジェネレータ３００は、このようなＰＶＴ変動に起因する周波数ドリフトが最小限から無視できる、複数の（ＰＶＴにわたって）非常に高精度な低ジッタの安定した出力周波数ｆ０、ｆ１ないしｆｎを実現しており、それによって前述のように影響を受けやすい、または複雑な用途のための十分な精度と安定性が実現される。
【００３３】
図４は、本発明の教示による、例示の周波数コントローラ、発振器および周波数キャリブレーションの実施形態を示す高レベルの概略ブロック図である。図４に示すように、この共振器は、共振ＬＣタンク４０５として実施され、この周波数コントローラは、いくつかのエレメント、（この持続する増幅器を実装するために使用される）負の相互コンダクタンス増幅器４１０、温度応答（または温度依存）電流ジェネレータ（Ｉ（Ｔ））４１５、温度応答（または温度依存）周波数（ｆ０（Ｔ））補償モジュール４２０、プロセス変動補償モジュール４２５として実施され、周波数キャリブレーション・モジュール４３０を含んでいてもよい。これらの様々な温度応答または温度依存のモジュール４１５および４２０は、温度変動の影響を受けやすく、または温度変動に敏感であり、この共振周波数がこれらのＰＶＴ変動にわたって高精度であるように、対応する調整を実現する。
【００３４】
持続する増幅器を伴う共振ＬＣタンク４０５についても、高調波発振器または高調波コアとして同様に説明することができ、このようなすべての変形形態も、本発明の範囲内に含まれる。共振ＬＣタンク４０５は、キャパシタ４４０と並列のインダクタ４３５であるが、キャパシタンスと直列なインダクタンスなど他の回路トポロジについても知られており、説明されているトポロジと等価であることに留意されたい。このような他の等価なトポロジについては図８に示されている。さらに、以上で指摘したように、他のタイプの共振器についても利用することができ、すべては本明細書中で示されるこの例示の共振ＬＣタンクと等価であると考えられる。さらに、以下でより詳細に説明しているように、固定されたものも可変なものも共に追加のキャパシタンスが、これらの様々なモジュールに分散され、共振ＬＣタンク４０５の一部分を効果的に形成する。さらに、対応する抵抗（またはインピーダンス）ＲＬ４４５およびＲＣ４５０は、別々に示されているが、これらはそれぞれインダクタ４３５およびキャパシタ４４０に固有なものであり、製造の一部分として行われ、それぞれのインダクタ４３５およびキャパシタ４４０に対する追加でも、またこれらと別個のコンポーネントでもないことを理解されたい。逆に、このような抵抗は、ＰＶＴ変動についての補償の一部分として含めることも可能である。
【００３５】
この共振ＬＣタンクまたは発振器４０５のインダクタ４３５およびキャパシタ４４０は、サイズ変更されて、実質的または近似的にこの選択された発振周波数ｆ０、またはｆ０の周囲の発振周波数帯を実現する。さらに、インダクタ４３５およびキャパシタ４４０は、サイズ変更して、周波数が高くなるにつれてより少ない面積しか必要としないというＩＣレイアウトの面積要件を有し、または満たすことができる。以下で説明しているように、温度変動およびプロセス変動ならびに他のひずみと共にインピーダンスＲＬやＲＣなど他のファクタは、ｆ０に影響を及ぼすので、当業者なら、
【数１】
2007531404.tif 000003
が成り立つが、一次の近似にすぎないことが理解されよう。例えば、インダクタ４３５およびキャパシタ４４０をサイズ変更して１〜５ＧＨｚの範囲の共振周波数を生成することができる。他の実施形態においては、より高い周波数またはより低い周波数が望ましいこともあり、このような周波数はすべて本発明の範囲内に含まれる。さらに、インダクタ４３５およびキャパシタ４４０は、任意の半導体回路プロセス技術または他の回路プロセス技術を使用して製造することができ、例えばＣＭＯＳと互換性があり、バイポーラ接合トランジスタと互換性があるようにすることができるが、他の実施形態においては、インダクタ４３５およびキャパシタ４４０は、やはり例えば制限なしに、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒシリコン・オン・インシュレータ）技術、ＭｉＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ金属絶縁膜金属）技術、ＰｉＰ（ｐｏｌｙｓｉｌｉｃｏｎ−ｉｎｓｕｌａｔｏｒ−ｐｏｌｙｓｉｌｉｃｏｎポリシリコン絶縁膜ポリシリコン）技術、ＧａＡｓ技術、ひずみシリコン技術、半導体ヘテロ接合技術、またはＭＥＭＳベースの（マイクロエレクトロメカニカル）技術を使用して製造することができる。このようなすべての実装形態および実施形態は、本発明の範囲内に含まれることを理解されたい。さらに、共振ＬＣタンク４０５に加えてまたはその代わりに、他の共振器および／または発振器の実施形態についても利用することができ、またこれらは本発明の範囲内に含まれる。本明細書中で使用されるように、「ＬＣタンク」は、発振を実現することができる、ただし実施される任意のまたすべてのインダクタおよびキャパシタの回路のレイアウト、構成またはトポロジを意味し言及することになる。ＣＭＯＳ技術などの従来プロセスを使用して製造すべき発振器４０５の機能により、このクロック・ジェネレータは、第２の回路１８０など他の回路と一体化してモノリシックに製造することができるようになり、本発明の明確な利点がもたらされることに留意されたい。
【００３６】
さらに、図４に示されるキャパシタンス４４０は、共振ＬＣタンク４０５の共振および周波数決定に関与する全体のキャパシタンスのうちの一部分にすぎず、固定されたキャパシタンスである。選択された実施形態において、この固定されたキャパシタンスは、一例としてこの発振器において最終的に利用される全キャパシタンスのうちのほぼ１０％から９０％を表すことができる。以下でより詳細に説明しているように、追加の固定された、可変なキャパシタンスが、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス３００内に選択的に含まれ、例えば温度応答周波数（ｆ０（Ｔ））補償モジュール４２０およびプロセス変動補償モジュール４２５によって実現されて、共振周波数ｆ０を選択することも、共振周波数ｆ０が温度変動にもプロセス変動にも実質的に独立であるようにできることも実現するように、この全体のキャパシタンスは、分散される。
【００３７】
これらの選択された実施形態において、インダクタンス４３５は固定されているが、可変なように、あるいは固定されたインダクタンスと可変なインダクタンスの組合せとしても実装することができる。結果として、当業者なら、周波数チューニングのためのものも温度およびプロセスに独立にするためのものも、固定され可変なキャパシタンスについての詳細な説明は、インダクタンスの選択にも同様に関係があることが理解されよう。例えば、異なるインダクタンスをこの発振器にスイッチングして含め、または外して、同様にチューニングを実現することができる。さらに、単一のインダクタのインダクタンスについても調整することができる。結果としてこのようなすべてのインダクタンス変動およびキャパシタンス変動についても、本発明の範囲内に含まれる。
【００３８】
また図４に示されるように、共振ＬＣタンク４０５と、ノードまたは線４７０と４７５における第１の（出力）信号と呼ばれる結果として生じる出力信号は、差動信号であり、共通モード阻止性能（ｃｏｍｍｏｎ−ｍｏｄｅ  ｒｅｊｅｃｔｉｏｎ）を実現する。非差動形構成または他のシングル・エンド形構成を含めて他の構成もまた、本発明の範囲内に含まれる。例えば、シングル・エンド形構成においては、図に示されるようなバランス化された構成についての２つを使用するのではなくて、様々なモジュール（例えば、４３５、４６０）のうちの１つのインスタンシエイションだけが必要とされないはずである。同様に、周波数分割器など以下で説明している他のコンポーネントや機能も、差動形構成ではなくてシングル・エンド形の構成を有するはずである。さらに、例示された様々な実施形態は、（ＣＭＯＳ、ＡＭＯＳ、ＩＭＯＳなど）様々な形態のＭＯＳＦＥＴトランジスタを利用している。しかし、「ＢＪＴ」（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒバイポーラ接合トランジスタ）やＢｉＣＭＯＳなどを使用した他の実装形態もまた使用可能である。このようなすべての実施形態は、等価であると考えられ、本発明の範囲内に含まれる。
【００３９】
負の相互コンダクタンス増幅器４１０が選択されて、相互コンダクタンス（ｇｍ）の調整およびその抵抗器のオン抵抗を介して温度補償が実現される。相互コンダクタンス（ｇｍ）の調整は、周波数選択において独立に利用することもできる。発振振幅も周波数もこの持続する増幅器の相互コンダクタンスの影響を受け、温度補償を実現するのに加えて振幅変調も周波数トリミング（またはチューニング）も実現するので、本発明の他の重要な利点は、スタートアップ増幅および持続する増幅を実現するために負の相互コンダクタンス増幅器４１０を選択することである。負の相互コンダクタンス増幅器４１０は、図に示すように（ノード４７０と４７５にまたがった）共振ＬＣタンク４０５の両端間の電圧に応じて電流を共振ＬＣタンク４０５に（また特にキャパシタ４４０へと）注入することになる。この電流注入は、次に（電圧がこの電流の積分であるので）この電圧波形を変化させ（および変形させ）、図５Ａに示されるように一般に相互コンダクタンスｇｍの大きさに逆比例して周波数の変化または変形をもたらすことになる。ゲインがこの共振エレメントに固有の損失をキャンセルするように提供されるのでこの相互コンダクタンスは、負の値となることに留意されたい。結果として、「相互コンダクタンス増幅器」が本明細書中で用いられるときはいつでも、「負の相互コンダクタンス増幅器」を意味し、単にその省略形にすぎないことを理解されたい。同様に、相互コンダクタンスは、（ＭＯＳＦＥＴについての）増幅器４１０を流れる電流（ｙＩ（ｘ））の平方根に実質的に比例し（ほぼ等しく）、また温度に依存する（ＢＪＴについての）増幅器４１０を流れる電流（ｙＩ（ｘ））に実質的に比例する（ほぼ等しい）このバイアス電流の関数でもあり、図５Ｂに示されるように温度にも電流バイアスにも依存する波形ひずみをもたらす。さらに、図５Ｃに示されるように、この発振周波数はまた、この持続する負の相互コンダクタンス増幅器４１０の相互コンダクタンスに関連しており、この相互コンダクタンスの関数でもあり、発振周波数の選択を実現する。さらに、（Ｉ（Ｔ）としての）温度依存性に加えて、この電流はまた、電圧チューニングや外部チューニングなど（Ｉ（ｘ）としての）他の変数の関数として変化する可能性もあり、（以下に示しているように）「ｙ」のファクタなどだけ増幅することができ、結果としてこの電流は、「ｙＩ（ｘ）」と称される。
【００４０】
本発明の重要な発明のブレークスルーは、これらの可能性のあるひずみを有利に利用して、この発振器の選択されたｆ０値を生成する際における周波数補償と、この持続する増幅器の相互コンダクタンスの調整を介しての周波数変調とを実現することを含んでいる。結果として以下でより詳細に説明しているように、この相互コンダクタンスを第１に周波数を選択するために修正しまたは変化させて、第２に、一般にリアルタイムにまたはリアルタイムに近いベースでこの電流ｙＩ（ｘ）を修正することにより、温度または電圧に起因したこのような周波数変動について補償することができる。本発明による、選択された周波数ｆ０と、その温度変動に関する安定性は、この相互コンダクタンスｇｍの適切な選択とＩ（Ｔ）の選択を介して決定することができる。別の言い方をすれば、本発明によれば、このバイアス電流は、Ｉ（Ｔ）として（または、より一般にはｙＩ（ｘ）として）温度に依存させられ、これが次にこの相互コンダクタンスｇｍに影響を及ぼし、これが次に発振周波数ｆ０に影響を及ぼす。この方法は、電圧変動など他の変数のために利用することもできる。
【００４１】
図６は、本発明の教示による例示の負の相互コンダクタンス増幅器、温度応答電流ジェネレータ（Ｉ（Ｔ））、およびＬＣタンク共振器の実施形態を示す回路図である。図６に示されるように、共振ＬＣタンク５００は、（トランジスタＭ１、Ｍ２、Ｍ３およびＭ４から構成される）相補形クロス結合対増幅器５０５として実装される負の相互コンダクタンス増幅器に結合されており、この増幅器は次に電流ミラー５１０（トランジスタ５２５Ａおよび５２５Ｂ）として実装される電圧アイソレータを介して温度応答電流ジェネレータ（Ｉ（ｘ））５１５に結合されている。電流ミラー５１０は、電源の変動に伴う改善された安定性を実現し、この電源からこの発振器を分離（電圧分離）するためなどにカスコード・トポロジ（５２０Ａおよび５２０Ｂ）の形に実装することもできる。温度応答電流ジェネレータ５１５は、図７Ａ、７Ｂおよび７Ｃにそれぞれ示されるようなＣＴＡＴ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｔｏ  ａｂｓｏｌｕｔｅ  ｔｅｍｐｅｒａｔｕｒｅ絶対温度に対して相補的）、ＰＴＡＴ（ｐｒｏｐｏｒｔｉｏｎａｌ  ｔｏ  ａｂｓｏｌｕｔｅ  ｔｅｍｐｅｒａｔｕｒｅ絶対温度に比例）、またはＰＴＡＴ２（ｐｒｏｐｏｒｔｉｏｎａｌ  ｔｏ  ａｂｓｏｌｕｔｅ  ｔｅｍｐｅｒａｔｕｒｅ  ｓｑｕａｒｅｄ絶対温度の２乗に比例）、図７Ｄに示されるようなＣＴＡＴと、ＰＴＡＴと、ＰＴＡＴ２との組合せなどのトポロジを利用して実装することができる。各場合において、この負の相互コンダクタンス増幅器（相補形クロス結合対増幅器）５０５に注入される電流Ｉ（Ｔ）（またはｙＩ（ｘ））は、図に示されるように増大する温度の関数として増大する電流（ＰＴＡＴおよびＰＴＡＴ２）や減少する電流（ＣＴＡＴ）などの温度依存性を有する。これらの温度応答電流ジェネレータの１つまたは複数の組合せは、例えばＰＴＡＴに並列なＣＴＡＴなど図７Ｄに示されるように実装することもできる。
【００４２】
特定の温度応答電流ジェネレータまたは温度依存電流ジェネレータの選択はまた、利用される製造プロセスの関数でもある。例えば、ＣＴＡＴは、ＴＳＭＣ（Ｔａｉｗａｎ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ台湾セミコンダクター）社の製造プロセスについて利用することができる。より一般的には、異なる製造業者は、アルミニウムや銅など、異なる材料を利用するので、ＲＬは、一般的には変化し、異なる温度係数をもたらし、これらの温度係数が、次にこの発振器の温度係数を変化させ、それによりＩ（Ｔ）補償における違いが必要となる。これに対応して、ＣＴＡＴ補償、ＰＴＡＴ補償、およびＰＴＡＴ２補償の異なる比率は、温度の関数として事実上平坦な周波数応答を実現するために必要とされることもある。別々に示してはいないが、図７Ａ、７Ｂ、７Ｃおよび７Ｄに示されるこれらの様々な温度応答電流ジェネレータは、当技術分野において知られているように実装することができるスタートアップ回路を含んでいてもよい。さらに、この選択された温度応答電流ジェネレータ構成を備えるこれらのトランジスタは、示されるこれらの例示のトポロジについて、ＣＴＡＴ（Ｍ７およびＭ８）とＰＴＡＴ２（Ｍ１３およびＭ１４）についての強い反転に、ＰＴＡＴ（Ｍ９およびＭ１０）とＰＴＡＴ２（Ｍ１１およびＭ１２）についてのサブスレッショルド（ｓｕｂｔｈｒｅｓｈｏｌｄ）にバイアスするなど異なるようにバイアスすることができる。
【００４３】
図８は、本発明の教示による、追加の例示の負の相互コンダクタンス増幅器、温度応答（または温度依存）電流ジェネレータ（Ｉ（Ｔ）またはＩ（ｘ））、およびＬＣタンク共振器の実施形態を示す回路およびブロック図である。図８に示されるように、共振ＬＣタンク５５０は、以前に示されているものに比べて異なるトポロジを有しているが、これもまた相補形クロス結合対増幅器５０５（トランジスタＭ１、Ｍ２、Ｍ３、およびＭ４）として実装される負の相互コンダクタンス増幅器に結合されており、この増幅器は次に複数の電流ミラー５１０（または５２０）および５３０を介して温度応答（または温度依存）電流ジェネレータ（Ｉ（Ｔ）またはＩ（ｘ））５１５に結合される。図に示すようにこれらの複数の電流ミラーを利用して、負の相互コンダクタンス増幅器５０５および共振ＬＣタンク５５０に逐次的にゲインを与え、これらに入る電流Ｉ（Ｔ）を増大させる。多くの場合に、ノードＢに電流を供給し、この負の相互コンダクタンス増幅器を駆動する電流ミラー中のテール・デバイス（ｔａｉｌ  ｄｅｖｉｃｅ）（例えば、図６中のトランジスタＭ６）は、ＰＭＯＳデバイスであるように選択され、このようにして、数ステージのミラーリングがこのｇｍ増幅器に対してＰＭＯＳ電流ミラー入力を供給するために（図に示すように）必要とされることもある。現代のＣＭＯＳプロセスにおいては、ＰＭＯＳデバイスは、しばしば同様なサイズの同様にバイアスされたＮＭＯＳデバイスに比べて、より少ないフリッカ・ノイズしか示さないことが知られている埋め込みチャネル・デバイスであることがあるため、ＰＭＯＳは選択されることが多い。フリッカ・ノイズは、この回路中の非線形能動デバイスによって、この発振周波数の周囲で高い周波数に変換されるので、このテール・デバイス中の減少させられたフリッカ・ノイズは、この発振器の位相ノイズおよびジッタを減少させる。
【００４４】
以上で指摘したように、負の相互コンダクタンス増幅器５０５に電流を供給する電流ミラー５１０または５２０（あるいは他の回路）のこの一部分は、長いトランジスタ形状およびカスコード構成を使用して出力抵抗を増大させ、ノードＢにおけるかなりの安定性を実現することなどにより、その出力を高インピーダンスにして電源周波数ドリフトを低下させるべきである。さらに、シャント・キャパシタ５７０を使用して、フィルタをかけ、それによってこれらの様々なテール・デバイスからのフリッカ・ノイズを低下させることもできる。
【００４５】
選択された用途に応じて、そのＩ（Ｔ）（またはｙＩ（ｘ））バイアスと共に負の相互コンダクタンス増幅器５０５を使用することにより、これらの追加の周波数コントローラ・コンポーネントがこの用途において必要でないこともあり、また望ましくないこともあるように、十分な周波数安定性を実現することができる。しかし、他の実施形態においては、以下でより詳細に説明している１つまたは複数のコンポーネントを使用して、さらなる精度および周波数ドリフトの少なさを実現することができる。
【００４６】
温度依存電流ｙＩ（ｘ）（またはＩ（Ｔ））を供給することに加えて、これらの様々なトランジスタＭ１、Ｍ２、Ｍ３、およびＭ４はそれぞれ、導電中に関連する抵抗を有し、この抵抗はまた、発振中に周波数ひずみと周波数ドリフトを引き起こしてしまう傾向もある。各半サイクル中にＭ１およびＭ４、またはＭ２およびＭ３は、オンであり導通している。このような抵抗はまた、温度に依存している。結果として、これらのトランジスタＭ１、Ｍ２、Ｍ３、およびＭ４は、サイズ（幅および長さ）が調整され、またこのような周波数の影響を補償すべきである。共振ＬＣタンク４０５に注入される電流は、（図５Ｃに示されるように）発振を持続するのに十分である必要があり、結果として最小値を有することになり、この最小値は、負の相互コンダクタンス増幅器４１０（または５０５）および温度依存電流ジェネレータ４１５（または５１５）を介して簡単に実装することができる周波数制御の程度または機能を制限することもあることに留意されたい。結果として、Ｉ（Ｔ）と、トランジスタ（Ｍ１、Ｍ２、Ｍ３、およびＭ４）サイジングを一緒に選択して、発振スタートアップを実現し、電力消費制約についての最大電流に対応できるようにし、この選択されたＩＣ面積およびレイアウトに合わせるべきである。例えば、相互コンダクタンスｇｍを選択して、温度を上昇させると周波数が減少する周波数特性を有するようにし、その後、トランジスタＭ１、Ｍ２、Ｍ３、およびＭ４をその周波数を温度から独立にし、または温度を上昇させると共に周波数が高くなるように十分に大きくサイジングし、その後、Ｉ（Ｔ）を適切に選択して周波数−温度の関係を微調整することにより、スタートアップを確実にし、発振を持続させるのにほぼ十分な電流を供給することができる。選択されたモデル化された実施形態においては、これにより、ＰＶＴにわたってほぼ±０．２５％から０．５％の周波数精度がもたらされており、これは、多くの用途のために十分すぎるほどのこともある。
【００４７】
図４をもう一度参照すると、追加の補償モジュールを利用して、より高い精度およびそり少ない変動（または周波数ドリフト）が必要とされることもある用途などについて共振周波数ｆ０にわたってのより高い制御および精度が実現され、あるいは、ここで諸技術により、従来の技法では、ほぼ±０．２５％またはそれより良好な周波数精度を実現するなど、ＰＶＴ変動にわたっての十分な精度を実現することができなくなる。これらの状況においては、この例示の温度応答周波数（ｆ０（Ｔ））補償モジュール４２０などの温度依存（または温度応答）周波数（ｆ０（Ｔ））補償モジュール４２０を利用することができる。このモジュール４２０は、例えば、それぞれが共振ＬＣタンク４０５の各サイドまたはレール（線４７０および４７５）に結合され、またそれぞれが共通の制御の下にある、第１の複数（「ｗ」）のスイッチング係数（ｐ０ないしｐ（ｗ−１））（レジスタ４４５）によって実現される制御可能キャパシタンス・モジュール４３５と、第２の複数（「ｘ」）のスイッチング係数（ｐ０ないしｐ（ｘ−１））（レジスタ４５０）によって決定される制御電圧を供給する電圧コントローラ（ＶＣＴＲＬ）４４０とを利用して、実装することができ、代表的な実施例が、図９および１０に示されている。
【００４８】
図９は、本発明の教示による例示の制御可能キャパシタンス・モジュール６３５を示す回路図であり、このキャパシタンス・モジュールは、周波数温度補償モジュール４２０における（また共振ＬＣタンク４０５の各サイド（ノードまたは線４７０および４７５）に取り付けられた）制御可能キャパシタンス・モジュール４３５として利用することができる。図に示すように、この制御可能キャパシタンス・モジュール６３５は、２進数の重み付けが行われた固定キャパシタ（Ｃｆ）６２０と可変キャパシタ（バラクタ）（Ｃｖ）６１５の複数（ｗ）のスイッチ可能容量性モジュール６４０のバンクまたはアレイから構成される。任意タイプの固定キャパシタ６２０と可変キャパシタ（バラクタ）６１５を利用することができる。すなわち選択された実施形態においては、バラクタ６１５は、Ａ−ＭＯＳ（ａｃｃｕｍｕｌａｔｉｏｎ  ｍｏｄｅ  ＭＯＳＦＥＴ蓄積モードＭＯＳＦＥＴ）、Ｉ−ＭＯＳ（ｉｎｖｅｒｓｉｏｎ  ｍｏｄｅ  ＭＯＳＦＥＴ反転モードＭＯＳＦＥＴ）、および／または接合／ダイオード・バラクタである。各スイッチ可能容量性モジュール６４０は、同じ回路レイアウトを有しており、それぞれは、２進数の重み付けされたキャパシタンスだけ異なっており、スイッチ可能容量性モジュール６４００は１ユニットのキャパシタンスを有し、スイッチ可能容量性モジュール６４０１は２ユニットのキャパシタンスを有し、以下同様に、スイッチ可能容量性モジュール６４０（ｗ−１）は２（ｗ−１）ユニットのキャパシタンスを有し、各ユニットは、（一般的にフェムトファラッド（ｆＦ）またはピコファラッド（ｐＦ）の単位における）特定のキャパシタンス値を表している。
【００４９】
各スイッチ可能モジュール６４０内において、それぞれの固定キャパシタンスと可変キャパシタンスは、最初は等しく、この可変キャパシタンスは、ノード６２５に供給される制御電圧に応じて変化することが可能である。この制御電圧は、次には温度と共に変化し、また温度の関数として変化することにもなる制御キャパシタ・モジュール６３５によって実現される全体キャパシタンスまたは合計キャパシタンスをもたらし、次にはこれを利用してこの共振周波数ｆ０が変化させられる。また各スイッチ可能容量性モジュール６４０内において、この固定キャパシタンスＣｆまたはこの可変キャパシタンスＣｖが、両方共ではないが、スイッチング係数ｐ０ないしｐ（ｗ−１）を使用してこの回路にスイッチングされて含められる。例えば、この選択された実施形態において、所与のまたは選択されたモジュール６４０では、その対応する「ｐ」係数がロジック・ハイ（または高電圧）であるときに、この対応する固定キャパシタンスＣｆがスイッチングされてこの回路に含められ、この対応する可変キャパシタンスＣｖがスイッチングされてこの回路から外され（このデバイスが、ＡＭＯＳであるかＩＭＯＳであるかに応じて、それぞれ電源レールＶＤＤまたはグラウンド（ＧＮＤ）に結合されて、浮遊ノードを回避し、このタンクに提示されるキャパシタンスを最小にされ）ることになり、またその対応する「ｐ」係数がロジック・ロー（または低電圧）であるときに、この対応する固定キャパシタンスＣｆがスイッチングされてこの回路から外され、この対応する可変キャパシタンスＣｖがスイッチングされてこの回路に含められ、ノード６２５上に供給される制御電圧に結合される。
【００５０】
例示の実施形態においては、合計で８つのスイッチ可能容量性モジュール６４０（および対応する第１の複数の８つのスイッチング係数ｐ０ないしｐ７）が実装されて、固定キャパシタンスと可変キャパシタンスの２５６個の組合せが実現されている。その結果、温度変動の関数としての発振周波数に対する重要な制御が実現される。
【００５１】
図１０は、本発明の教示による、（周波数温度補償モジュール４２０の）制御可能キャパシタンス・モジュール６３５中の制御電圧を供給するために利用される例示の温度依存電圧制御モジュール６５０を示す回路図である。図に示すように、電圧制御モジュール６５０は、ＰＴＡＴ電流ジェネレータ、ＰＴＡＴ２電流ジェネレータおよび／またはＣＴＡＴ電流ジェネレータの１つまたは複数の組合せを使用して、以前に説明したような電流ジェネレータ６５５を使用した温度依存電流Ｉ（Ｔ）（または、より一般的に電流Ｉ（ｘ））を生成し、別個のジェネレータ６５５を設ける代わりに、負の相互コンダクタンス増幅器４１０と、利用されるＩ（Ｔ）ジェネレータ４１５を共用することができる。温度依存電流Ｉ（Ｔ）（またはＩ（ｘ））は、すべて並列に構成されている、複数のスイッチ可能抵抗性モジュールまたはブランチ６７５のアレイまたはバンクと、固定容量性モジュールまたはブランチ６８０に対して電流ミラー６７０を介してミラーリングされる。抵抗６８５は、例えば拡散抵抗（ｐまたはｎ）、ポリシリコン、金属抵抗、サリサイドまたは非サリサイドのポリシリコン抵抗、あるいはウェル抵抗（ｐウェルまたはｎウェル）など任意のタイプ、または異なるタイプの組合せでもよい。各スイッチ可能抵抗性モジュール６７５は、第２の複数（「ｘ」）のスイッチング係数ｑ０ないしｑ（ｘ−１）の対応する「ｑ」係数によって電圧制御モジュール６５０にスイッチングされて含められ、または外される。（その対応する係数がロジック・ハイまたは高電圧であるときなど）スイッチ可能抵抗性モジュール６７５がこの回路にスイッチングされて含められるときに、その対応する抵抗６８５の両端に結果として生じる電圧もまた、この温度依存電流Ｉ（Ｔ）に起因して温度依存性がある。選択された実施形態においては、３つのスイッチ可能抵抗性モジュール６７５が利用され、８つのブランチの組合せがもたらされた。その結果、ノード６２５に供給される制御電圧もまた、温度の関数であり、それによって制御可能キャパシタンス・モジュール６３５中の可変キャパシタ６１５に対する温度依存性または感度がもたらされる。
【００５２】
第１の複数のスイッチング係数ｐ０ないしｐ（ｗ−１）と、第２の複数のスイッチング係数ｑ０ないしｑ（ｘ−１）は、本発明のクロック・ジェネレータを有する代表的なＩＣをテストすることにより、製造後に決定される。例示の実施形態において、この第１の複数のスイッチング係数ｐ０ないしｐ（ｗ−１）は、様々な組合せの係数をテストすることにより、最初に決定されて、粗いレベルの調整が実現され、変化する周囲温度の関数として実質的にまたはほとんど平坦な周波数応答がもたらされる。次いで、この第２の複数のスイッチング係数ｑ０ないしｑ（ｘ−１）は、やはり様々な組合せの係数をテストすることによって決定されて、より細かいレベルの調整が実現され、変化する周囲温度の関数として実質的にまたかなり平坦な周波数応答がもたらされる。次いで、この第１および第２の複数の係数が、この選択された処理ラン（またはバッチ）において製造されるすべてのＩＣにおけるそれぞれの抵抗４４５および４５０にロードされる。他の状況の下ではこの製造処理に応じて、精度をさらに高くするために各ＩＣを別々にキャリブレーションすることができる可能性もある。結果として、負の相互コンダクタンス増幅器４１０およびＩ（Ｔ）ジェネレータ４１５によって実現される温度補償に関連して、このクロック・ジェネレータの全体的な周波数応答は、温度変動に実質的に独立となる。
【００５３】
結果として、共振ＬＣタンク４０５に与えられる全体的なキャパシタンスは、固定部分と可変部分の組合せの形に分散され、可変な部分は、温度補償を実現するように反応し、それによってこの共振周波数ｆ０が制御される。この回路（制御キャパシタ・モジュール６３５）にスイッチングして含められる可変キャパシタンスＣｖが大きくなればなるほど、周囲温度の変動に対するこの反応は、より大きなものとなる。
【００５４】
温度補償を実現するのに加えて、スイッチングされるまたは制御可能キャパシタンス・モジュール６３５を利用して、この共振周波数ｆ０を選択またはチューニングすることができることにも留意されたい。
【００５５】
もう一度図４を参照すると、別の補償モジュールを利用して、より高い精度およびより少ない変動（または周波数ドリフト）が必要とされる可能性のある用途についても、ＰＶＴにわたってほぼ±０．２５％またはさらに良好な周波数精度を実現するなど、この共振周波数ｆ０にわたって、より高い制御および精度を実現することもできる。これらの状況においては、プロセス変動補償モジュール４２５を利用して、図１１および１２に示される例示のモジュールなど、製造プロセス変動に独立に共振周波数ｆ０にわたっての制御を実現することができる。
【００５６】
図１１は、本発明の教示による例示の第１のプロセス変動補償モジュール７６０を示す回路図である。第１のプロセス変動補償モジュール７６０は、各モジュールが共振ＬＣタンク４０５のレールまたはサイド（線４７０および４７５）に取り付けられた、図４におけるプロセス補償モジュール４６０として利用することもできる。さらに、各第１のプロセス変動補償モジュール７６０は、レジスタ４６５に記憶される第３の複数（「ｙ」）のスイッチング係数ｒ０ないしｒ（ｙ−１）によって制御される。第１のプロセス変動補償モジュール７６０は、（対応する「ｒ」係数によって制御される）対応する複数のスイッチング・トランジスタ７４０を介して複数の固定キャパシタンス７５０をスイッチングして含め、または外すことにより、この共振周波数ｆ０の調整および選択を行うために、２進数の重み付けがされた第１の固定キャパシタンス７５０を有するスイッチ可能容量性モジュールのアレイを提供する。この場合にも、各キャパシタンス・ブランチは、このアレイまたは回路７６０にスイッチングされて含められ、または外されるので、この対応する第１の固定キャパシタンスは、この共振ＬＣタンク中の発振のために使用可能な全体のキャパシタンスに加えられ、またはこの全体のキャパシタンスから差し引かれ、それによってこの共振周波数が調整される。第３の複数のスイッチング係数ｒ０ないしｒ（ｙ−１）はまた、一般にこれらの第１および第２の複数のスイッチング係数の決定を伴う反復プロセスとして、テストＩＣを使用して製造後に決定される。このキャリブレーションは、この周波数キャリブレーション・モジュール（３２５または４３０）と、所定の周波数を有することが知られているリファレンス発振器を使用して遂行される。次いで、この決定された「ｒ」係数は、この生産またはプロセス・バッチのＩＣの対応するレジスタ４６５に記憶される。代わりに、各ＩＣは、例えば別々にキャリブレーションされてもよい。
【００５７】
追加の周波数ひずみを回避するために、この第１のプロセス変動補償モジュール７６０を用いていくつかの追加機能を実装することができる。第１に、追加の周波数ひずみを回避するためにＭＯＳトランジスタ７４０のオン抵抗を小さくすべきであり、したがってこのトランジスタの幅／長さの比は大きくなる。第２に、大きなキャパシタンスが、２つの対応するトランジスタ７４０がこの同じ「ｒ」係数によって制御されて２つのブランチに分割されてもよい。第３に、共振ＬＣタンクがすべての条件下で同様な負荷を有するようにするために、第１の固定キャパシタンス７５０が回路７６０にスイッチングされて含められ、または外されるときに、（この製造プロセスについての設計ルールによって可能とされるかなり小さなキャパシタンスまたは最小のサイズを有する）「ダミー」キャパシタとしての対応する第２の固定キャパシタンス７２０が、その対応する「ｒ」係数の逆数に基づいてそれに対応してこの回路にスイッチングされて外され、または含められる。結果として、トランジスタ７４０のほぼまたは実質的に同じオン抵抗が常に存在しており、キャパシタンスの容量が変化しているにすぎなくなる。
【００５８】
この「ダミー」キャパシタンスの使用に代わるものとして、トランジスタ７４０の代わりに金属ヒューズなどを利用することもできる。金属ヒューズをそのままに残して、対応する固定キャパシタンス７５０を含め、この金属ヒューズを「吹き飛ばして」（回路をオープンにして）共振ＬＣタンク４０５からこの対応する固定キャパシタンス７５０を取り除くことが可能である。
【００５９】
図１２は、本発明の教示による、例示の第２のプロセス変動補償モジュール８６０を示す回路図である。第２のプロセス変動補償モジュール８６０は、モジュール７６０の代わりに、各モジュールが共振ＬＣタンク４０５のレールまたはサイド（線４７０および４７５）に取り付けられた、図４におけるプロセス補償モジュール４６０として利用することもできる。さらに、第２の各プロセス変動補償モジュール７６０はまた、レジスタ４６５に記憶される第３の複数のスイッチング係数ｒ０ないしｒ（ｙ−１）によって制御されるはずである。（しかし、例示の各プロセス変動補償モジュール７６０または８６０において使用される異なる回路のために、この対応する第３の複数のスイッチング係数ｒ０ないしｒ（ｙ−１）は、もちろん互いに異なっているはずである。）
【００６０】
図１２は、バラクタ８５０が、それを通る矢印を伴うキャパシタとしてではなく、ＭＯＳトランジスタによって表される、他の図において利用されるものとは異なるバラクタ図を示していることに留意されたい。バラクタは、多くの場合に図１２に示されるようなＡ−ＭＯＳトランジスタまたはＩ−ＭＯＳトランジスタ、あるいはより一般的にＭＯＳトランジスタであり、このトランジスタのソースとドレインとを短絡することにより構成されることを当業者なら理解されよう。その結果、これらの他の図示されているバラクタは、可能性のある実施形態として図１３のように構成されるＡ−ＭＯＳトランジスタまたはＩ−ＭＯＳトランジスタを含んでいるものと考えることができる。さらに、バラクタ８５０は、互いに２進数の重み付けも行われている。
【００６１】
第２のプロセス変動補償モジュール８６０は、同様な構造的概念を有しているが、第１のプロセス変動補償モジュール７６０からの追加の注目すべき違いを有している。第２のプロセス変動補償モジュール８６０は、ＭＯＳスイッチ／トランジスタのない複数のスイッチ可能可変容量性モジュール８６５のアレイまたはバンクを実現しており、それ故にこれらのＭＯＳトランジスタを介しての損失またはローディングがなくなる。その代わりに、この負荷は、低損失キャパシタンスとしても現れる。このような低損失は、この発振器のスタートアップ電力がより少ないことも意味する。第２のプロセス変動補償モジュール８６０において、ＭＯＳバラクタ８５０は、グラウンド・レールまたは電源レール（電圧ＶＤＤ）にスイッチングされ、それによってバラクタ８５０の形状に基づいて、共振ＬＣタンク４０５に対してこの最小キャパシタンスまたは最大キャパシタンスがもたらされる。ＡＭＯＳでは、電圧ＶＤＤにスイッチングすることにより、最小キャパシタンスがもたらされるはずであり、グラウンドにスイッチングすることにより、最大キャパシタンスがもたらされるはずであるが、ＩＭＯＳの場合には逆になる。この場合にも、第２のプロセス変動補償モジュール８６０は、対応する「ｒ」係数を介して、選択されたバラクタ８５０をグラウンドまたはＶＤＤに結合することにより、共振周波数ｆ０の調整および選択のためにバラクタ８５０として、２進数の重み付けがされた可変キャパシタンスのアレイから構成される。
【００６２】
各キャパシタンス・ブランチは、グラウンドまたはＶＤＤに対してスイッチングされるので、この対応する可変キャパシタンスは、この共振ＬＣタンク中の発振のために使用可能な全体キャパシタンスに追加され、またはこの全体キャパシタンスには含められず、それによってこの共振周波数が調整される。より詳細には、Ａ−ＭＯＳを実装する場合には、（Ｖｉｎとして）ＶＤＤに結合することにより、より小さなキャパシタンスがもたらされ、またグラウンドに結合すること（Ｖｉｎ＝０）により、より大きなキャパシタンスがもたらされ、Ｉ−ＭＯＳを実装する場合にはこの逆が成り立ち、この場合には（Ｖｉｎとして）ＶＤＤに結合することにより、より大きなキャパシタンスがもたらされ、またグラウンドに結合すること（Ｖｉｎ＝０）により、より小さなキャパシタンスがもたらされ、ここで、このＬＣタンクのレール（図４のノードまたは線４７０と４７５）上の電圧は、ゼロ（０）Ｖと電圧ＶＤＤとの間にあり、このいずれの電圧レベルからもかなり、または実質的に離れていることが仮定される。第３の複数のスイッチング係数ｒ０ないしｒ（ｙ−１）はまた、一般にはこれらの第１および第２の複数のスイッチング係数の決定を伴う反復プロセスとしても、テストＩＣを使用して製造後に決定される。次いで、これらの決定された「ｒ」係数は、この生産またはプロセス・バッチのＩＣの対応するレジスタ４６５に記憶される。この場合にも、個別のＩＣは、別々にキャリブレーションされ、テストされてもよい。
【００６３】
図６〜１２に示されるモジュールなど、温度補償器３１５（または４１０および４１５）やプロセス変動補償器３２０（または４３５および４４０）などのモジュールについてのこれらの例示の実施形態については、他の目的のために利用することもできることに留意されたい。例えば、補償器３１５（または４１０および４１５）についての様々な例示の実施形態は、温度ではなくてプロセス変動に対して依存するようにすることができる。同様に、補償器３２０（または４３５および４４０）についての様々な例示の実施形態は、プロセス変動でなくて温度に対して依存するようにすることもできる。結果として、すべてが本発明の範囲内に含まれる追加および等価の回路および用途について、当業者なら認識することになるので、これらのモジュールおよび他のモジュールについての実施形態は、例示の回路および例示された構造だけに限定されるものと考えるべきではない。
【００６４】
図３および４を参照すると、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス３００は、周波数キャリブレーション・モジュール（３２５または４３０）を含んでいてもよい。この周波数キャリブレーション・モジュールは、別の特許出願の主題でもあるが、その高レベル機能について以下で簡単に説明しておく。図１３は、本発明の教示による、（モジュール３２５または４３０として利用することもできる）例示の周波数キャリブレーション・モジュール９００を示す高レベルのブロック図である。周波数キャリブレーション・モジュール９００は、デジタル周波数分割器９１０、カウンタベースの周波数検出器９１５、デジタル・パルス・カウンタ９０５、および（レジスタ４６５として利用することもできる）キャリブレーション・レジスタ９１０を含んでいる。テストＩＣを使用して、クロック・ジェネレータ（２００または３００）からの出力信号は、周波数分割され（９１０）、周波数検出器９１５中において知られているリファレンス周波数９２０と比較される。クロック・ジェネレータ（２００または３００）が、このリファレンスに対して速いか、または遅いかに応じて、ダウン・パルスまたはアップ・パルスがパルス・カウンタ９０５に対して供給される。これらの結果に基づいて、これらの第３の複数のスイッチング係数ｒ０ないしｒ（ｙ−１）が決定され、クロック・ジェネレータ（２００または３００）が、選択されたリファレンス周波数にキャリブレーションされる。この場合にも、個別のＩＣは、別々にキャリブレーションされテストされてもよい。
【００６５】
もう一度、図２、３および４を参照すると、ノード４７０と４７５に使用可能な選択可能およびチューニング可能な共振周波数ｆ０を有する差動形の実質的に正弦波の信号を供給する、ＰＶＴにわたって非常に高精度の低ジッタの、自走しセルフリファレンス式の発振器について、説明されていることが、当業者には理解されよう。多数の用途では、この信号は十分であり、直接に利用（し、図２の線２５０上、図３の線３５０上、または図４のレールまたは線４７０と４７５との間に出力）することができる。例えば、この信号は、タイミングまたは周波数のリファレンスとして利用することもできる。本発明によれば、以下で説明しているように（実質的に方形波の）クロック生成、周波数分割、低レイテンシの周波数スイッチング、およびモード選択を含めて、追加の用途についても使用可能である。
【００６６】
図１４は、本発明の教示による、例示のグリッチ抑制モジュール１０８０を伴う、例示の周波数分割器および方形波ジェネレータ１０００と、例示の非同期周波数セレクタ１０５０を示すブロック図である。以上で指摘しているように、周波数分割器および方形波ジェネレータ１０００は、モジュール２２０および／または３３０に含まれ、またはモジュール２２０および／または３３０を備え、（グリッチ抑制モジュール１０８０を伴い、または伴わない）周波数セレクタ１０５０は、モジュール２０５および／または３３５に含まれ、またはモジュール２０５および／または３３５を備える。
【００６７】
図１４を参照すると、この発振器からの出力信号、すなわち図２の線２５０上の出力、図３の線３６０上の出力、あるいは図４のレールまたは線４７０と４７５との間の出力など、周波数ｆ０を有する実質的な正弦波信号が、周波数分割器および方形波ジェネレータ１０００に入力される。この実質的な正弦波信号の周波数は、１つまたは複数のどのような任意の値「Ｎ」によっても（必要な場合にはｆ０を含めて）「ｍ個の」異なる周波数に分周され、実質的な方形波信号に変換され、周波数ｆ０、ｆ１、ｆ２ないしｆｍとして、線またはバス１０２０上に出力されるｍ＋１個の異なる使用可能な周波数を有する複数の実質的な方形波信号がもたらされる。ｍ＋１個の異なる使用可能な周波数を有するこれらの実質的な方形波信号のうちのどの信号も、図に示すようにマルチプレクサとして実施することができる例示の非同期周波数セレクタ１０５０を介して非同期に選択可能である。ｍ＋１個の異なる使用可能な周波数を有するこれらの実質的な方形波信号のうちのどの信号の選択も、複数の選択線（ＳｍないしＳ０）１０５５を介して遂行することができ、線１０６０に出力されるこの選択された周波数を有する実質的な方形波信号が供給される。
【００６８】
非同期周波数選択の一部分として、グリッチ抑制はまた、グリッチ抑制モジュール１０８０によって実現され、このグリッチ抑制モジュールは、図１４に示される１つまたは複数の例示のＤフリップフロップ（「ＤＦＦ」）の使用によることを含めて複数の方法で実装することができる。グリッチは、ロー状態またはハイ状態が十分な期間にわたって保持されず、この出力クロック信号によって駆動される回路中で準安定性を引き起こす可能性のある非同期周波数遷移中に発生する可能性がある。例えば、非同期周波数遷移は、このハイ状態がこの第２の周波数においてロー状態に遷移して戻ろうとするポイントにおいて、第２の周波数でハイ状態に遷移する第１の周波数においてロー状態をもたらす可能性があり、電圧スパイクまたはグリッチがもたらされる。可能性のあるグリッチが、出力クロック信号の一部分として供給されないようにするために、（選択された周波数を有する）この選択された実質的な方形波信号が、保持状態を実現する第１のＤＦＦ１０６５に対して線１０６０上で供給される。万一グリッチが発生する場合には、この信号は、クロック・エッジがＤＦＦをトリガするまで保持されることになる。このグリッチが、このクロック・エッジで発生するのを回避するために、これらのＤＦＦは、最大使用可能周波数よりも低い周波数でクロックすることができ、あるいは別のクロック信号を待つ間などに（ＤＦＦ１０７０など）１つまたは複数の追加のＤＦＦを使用することができ、ＤＦＦ１０６５からのＱ出力は、電源レールまたはグラウンド・レールなどへと第１の状態（ハイもしくはロー）または第２の状態（ローもしくはハイ）に安定化することになる。２個のＤＦＦで十分であり、潜在的には追加のＤＦＦが追加されることが望ましいこともあるが、追加のＤＦＦは、スイッチング・レイテンシの増大を引き起こすことが、本発明者らによって示されている。例示のＤＦＦを利用して示されているが、他のフリップフロップまたはカウンタを利用することもでき、当業者なら、この結果を達成することになる無数の他の等価な実装形態もこのようなすべての変形形態も本発明の範囲内に含まれることを理解されよう。
【００６９】
本発明の教示によるこのような例示の低レイテンシの周波数スイッチングが、図１５に示されている。図１５はまた、様々な技術において利用される実際の方形波の一般的なものである、本発明の「実質的な」方形波についても示しており、それらのそれぞれのハイ状態およびロー状態において妥当な変動のアンダーシュートおよびオーバーシュートを示している（教科書の例の完全な「平坦さ」ではない）。図１５の部分Ａは、１ＭＨｚから３３ＭＨｚへの非同期なグリッチのないスイッチングを示しているが、部分Ｂは、４ＭＨｚから８ＭＨｚへの、次いで１６ＭＨｚへの、また次いで３３ＭＨｚへの測定されたグリッチのないスイッチングを示している。
【００７０】
もう一度、図１４を参照すると、周波数分割器および方形波ジェネレータ１０００は、差動形やシングル・エンド形など無数の方法で実装することができ、この例示された分割器は、単に例示であるにすぎない。図４に示される発振器からの出力は、（線またはレール４７０と４７５にまたがる）差動形であるので、この第１の分割器１００５はまた差動形であり、相補形の出力を供給して、この発振器に対して実質的に一定の負荷を提示し、位相合わせを保持しており、また高速でＧＨｚ帯などの高周波数に対応する。さらに、第１の分割器１００５のどのような緩和モード発振を阻止することも必要であり、またはそれを勧められることもある。第２の分割器１０１０はまた、差動形であり、整数、２の倍数、有理数、または他のどのような量または数などにより分周するなど、（「Ｍ」によって分周される）どのような任意の周波数分割も実現することができる。このような分割器についてのトポロジまたは構成が、当技術分野において知られており、このような任意の分割器を利用することができる。例えば限定なしにこのような分割器は、一連の（複数ステージの）カウンタ、または図１６に示されるこれらのフリップフロップなどのフリップフロップ１０７５とすることができ、これらは、２のべき乗または２の倍数の周波数分割を実現し、各ステージの出力は、図に示すように次のステージについてのクロック信号を供給し、またそれ自体の入力にフィードバックもされる。図に示されるように、次いでｆ０／２、ｆ０／４、以下同様にｆ０／２Ｎまでなど複数の周波数が、線またはバス１０２０上で出力について使用可能である。さらに、図に示されるように、この発振器から第１の分割器１００５までバッファ１０８５を利用して、分割器１００５を駆動するのに十分な電圧を供給することもでき、また分割器ステージ間において信号の立ち上がり時間および立ち下がり時間にも影響を及ぼす可能性のある状態依存の負荷変動を分離することもできる。
【００７１】
どのような実質的な正弦波信号もフリップフロップをクロックするために供給され、次いでこのフリップフロップの出力が高電圧または低電圧までプルされるので、これらの様々なフリップフロップの使用はまた、実質的な方形波を供給していることに留意されたい。当技術分野において知られており、または知られるようになるような他の方形波ジェネレータが利用されてもよい。例示の実施形態においては、位相合わせを保持するために、差動信号が、最後の分周を介して保持される。この最後の周波数分周に続いて、この信号が第１の（ハイ）状態にある時間が、この信号が第２の（ロー）状態にある時間に実質的に等しいように、（それぞれが異なる周波数を有する）複数の信号が、次いで（モジュール１０１５において）方形にされて、実質的に均等に分割された（例えば、５０：５０の）デューティ・サイクルがもたらされる。
【００７２】
図１７は、本発明の教示による例示のモード選択モジュールを示すブロック図である。低電力のスタンバイ・モードなどにおける、本発明のクロック・ジェネレータ（１００、２００または３００）などの非常に高精度な高性能リファレンスが不必要な状況が存在する。これらの状況においては、本発明によれば、クロック出力が供給されないか、または低電力の低下された性能クロック１１０５出力しか供給されない。例えば、比較的低周波数において、低性能のリング発振器が低電力消費と共に適切な性能を供給することができる。図１７に示されるように、これらの条件では、低電力の発振器１１０５の出力を（マルチプレクサ１１００を介して）選択することができ、これが他の回路に対するクロック出力として供給される。しかし、高周波数においては、このような低性能発振器は、かなり多くの電力を、一般的に本発明の発振器よりもかなり多くの電力を消費する。一般的に、周波数の関数としての「ブレーク・イーブン」ポイントが存在し、この周波数の後には、このクロック・ジェネレータ（１００、２００または３００）は、より高い性能もより低い電力消費も共に実現し、（マルチプレクサ１１００を介して）選択し、他の回路に対するクロック出力として供給することができる。その結果、このクロック・ジェネレータ（１００、２００または３００）を利用して低電力モードを実現することもできる。
【００７３】
さらに、モード・セレクタ１１１０を使用して、このクロック・ジェネレータ（１００、２００または３００）は比較的速やかに再スタートすることができるので、単なる低周波数モードやスリープ・モードではなくてノー電力モードや、このクロック・ジェネレータ（１００、２００または３００）を周期的にまたは非周期的に、バーストでまたは間隔を開けて反復して停止し、また再スタートするパルス化モードなど、他のモードを選択することもできる。様々なリファレンス・モードについては、以下で説明している。
【００７４】
従来技術と明確な対照をなして、本発明のこのクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）を使用したこのパルス化クロッキングは、電力の節約または保存を実現する。このクロックは比較的高い周波数を有するので、より多くの電力が所与のバースト中に消費されることもあるが、より多くの命令がこの期間に処理され、それに続くこのパルスのないまたはオフ期間中には電力消費はなくあるいは限られており、連続的に実行されるクロックに比べてさらに高いＭＩＰＳ／ｍＷがもたらされる。対照的に、従来技術のクロックの比較的長いスタートアップ・タイムおよびロッキングに起因して、このようなパルス化クロッキングは、従来技術においては、より多くの電力消費と、より少ない効率がもたらされる。
【００７５】
図１８は、本発明の教示による、第２の発振器についての例示の同期化モジュール１２００を示すブロック図である。前述のように、このクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）はリファレンス・モードを実現して他の発振器またはクロックを同期化させることができ、これらの発振器またはクロックは、第２の発振器１２１０（例えば、リング発振器、緩和発振器、または位相シフト発振器）などのように低電力であっても低電力でなくてもよい。このクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）からの出力信号は、必要に応じてさらに周波数分割されて、複数の使用可能なリファレンス周波数が形成され、１つのリファレンス周波数がこの複数の周波数から選択される。これについては、この既存の周波数分割器（例えば２２０、３３０、１０００）を使用し、次いでこの周波数セレクタ１０５０（あるいは２０５または３３５）からのこのリファレンス信号を供給することによるなど、前述のモジュールを使用して達成することができる。例えば、図３を参照すると、モード・セレクタ３４５は、リファレンス・モードを選択し、この出力リファレンス信号を周波数セレクタ３３５から（同期化モジュールを伴う）第２の発振器３７５に供給する。次いで、ＰＬＬやＤＬＬ１２０５などの同期化モジュールを利用して、第２の発振器１２１０からの出力信号をクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）によって供給されるリファレンス信号に同期化させる。連続同期化のモードに加えて、パルス化同期も実現することができ、このパルス化同期においては、このクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）は、パルス化出力を供給し、同期化が、ある同期化期間としてのこれらのパルスの期間中に行われる。
【００７６】
図１９は、本発明の教示による例示の方法を示す流れ図であり、有用な概要を提供するものである。この方法は、クロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）のスタートアップなどを介して、開始ステップ１２２０から開始される。図１９においては、逐次的なステップとして示されているが、これらのステップは、どのような順序で行われてもよく、一般にはクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）が動作するときに同時に行われてもよいことに留意されたい。図１９を参照すると、ステップ１２２５において共振周波数を有する共振信号が、ＬＣタンク４０５や共振器３１０などを介して生成される。ステップ１２３０において、この共振周波数は、電流および周波数を調整する温度補償器３１５などを介して温度に応じて調整される。ステップ１２３５において、この共振周波数は、プロセス変動補償器３２０などを介して製造プロセス変動に応じて調整される。ステップ１２４０において、この共振周波数を有する共振信号は、周波数分割器３３０や１０００などを介して、対応する複数の周波数を有し、実質的にこの共振周波数以下の、対応する複数の周波数を有する複数の第２の信号に分周される。ステップ１２４５において、出力信号が、例えば周波数セレクタ３３５や１０５０などを介して、これらの複数の第２の信号から選択される。この選択された実施形態またはモードに応じて、この選択された出力信号は、例えばリファレンス信号として直接に供給することができる。
【００７７】
他の実施形態においては、この出力信号がシングル・エンド形信号でなくて差動形であるときや、この共振信号が実質的に正弦波信号であるときなど、この方法は、ステップ１２５０において、例えばモジュール３３０または１０００を使用してクロック出力信号を生成するためなどに、必要に応じてこの差動形の実質的に正弦波の信号を、実質的に等しいハイおよびローのデューティ・サイクルを有するシングル・エンド形の実質的に方形波の信号に変換することにより継続される。ステップ１２５５において、ある動作モードがまた、複数の動作モードから選択され、ここでこれらの複数の動作モードは、モード・セレクタ２２５や３４５などを使用して、例えばクロック・モード、タイミングおよび周波数リファレンス・モード、電力節約モード、およびパルス・モードを含む群から選択することができる。リファレンス・モードがステップ１２５５において選択されるときに、ステップ１２６０において、この方法は、ステップ１２６５へと進んで、図１８に示されるなどのようにこの出力信号に応じて（例えば、第２の発振器から）第３の信号を同期化する。ステップ１２６０または１２６５に続いて、この方法は、（この連続的に実行されるクロック・ジェネレータおよび／またはタイミング／周波数リファレンス（１００、２００または３００）などと共に）終了し、または反復し（継続し）、ステップ１２７０へと戻る。
【００７８】
また要約すれば、本発明は、共振周波数を有する第１の信号を供給するようになっている共振器と、この共振器に結合された増幅器と、複数の周波数のうちの第１の周波数を有する共振周波数を選択するようになっている（共振器に結合された）周波数コントローラとを備える装置を提供している。この装置は、有理数による分割などにより、実質的に第１の周波数以下の、対応する複数の周波数を有する複数の第２の信号に、この第１の周波数を有する第１の信号を分周するようになっている（この共振器に結合された）周波数分割器も含んでいる。
【００７９】
この第１の信号は、差動信号であってもよく、シングル・エンド形信号であってもよい。この第１の信号が差動信号であるときに、この周波数分割器は、さらにこの差動信号をシングル・エンド形信号に変換するようになっている。同様に、この第１の信号が実質的な正弦波信号であるときに、この周波数分割器はさらに、この実質的な正弦波信号を実質的な方形波信号に変換するようになっている。
【００８０】
様々な実施形態において、この周波数分割器は、直列に連続的に結合された複数のフリップフロップまたはカウンタを備え、ここで選択されたフリップフロップまたはカウンタの出力は、２つの、またはより一般的には直列に連続的に結合された複数の分割器によって分周された、以前のフリップフロップまたはカウンタの周波数であり、連続的な分割器の出力は、以前の分割器の出力よりも周波数が低い。これらの複数の分割器は、差動形、シングル・エンド形、あるいは差動形に最終的なシングル・エンド形ステージが続いているなど、差動形およびシングル・エンド形であってもよい。この周波数分割器はまた、実質的に等しいハイおよびローのデューティ・サイクルを有する実質的な方形波信号にこの第１の信号を変換するようになっている方形波ジェネレータを含んでいてもよい。
【００８１】
本発明はまた、この周波数分割器に結合された周波数セレクタを含んでいてもよく、これらの複数第２の信号から１つの出力信号を供給するようになっていてもよい。この周波数セレクタは、マルチプレクサおよびグリッチ・サプレッサをさらに備えていてもよい。
【００８２】
本発明はまた、この周波数セレクタに結合されたモード・セレクタを含んでいてもよく、ここで、このモード・セレクタは、複数の動作モードを実現するようになっており、これらの動作モードは、クロック・モード、タイミングおよび周波数リファレンス・モード、電力節約モード、およびパルス・モードを含む群から選択することができる。
【００８３】
リファレンス・モードでは、本発明はまた、このモード・セレクタに結合された同期化回路と、この同期化回路に結合され、第３の信号を供給するようになっている制御発振器とを含んでいてもよく、ここでは、このタイミングおよびリファレンス・モードにおいて、このモード・セレクタは、さらにこの同期化回路に対してこの出力信号を結合してこの第３の信号のタイミングおよび周波数を制御するようになっている。このような同期化回路は、遅延ロック・ループ、位相ロック・ループ、または注入ロッキング回路であってもよい。
【００８４】
選択された実施形態においては、この増幅器は、負の相互コンダクタンス増幅器であってもよい。この周波数コントローラは、さらに温度に応じてこの負の相互コンダクタンス増幅器を流れる電流を調整するようになっていてもよく、温度に反応する電流源を備えていてもよい。このような電流源は、ＣＴＡＴ構成、ＰＴＡＴ構成、およびＰＴＡＴ２構成を含む複数の構成など、複数の構成から選択される１つまたは複数の構成を有してもよい。さらに、この周波数コントローラはさらに、この負の相互コンダクタンス増幅器を流れる電流を修正してこの共振周波数を選択し、この負の相互コンダクタンス増幅器の相互コンダクタンスを修正してこの共振周波数を選択し、あるいは電圧に応じてこの負の相互コンダクタンス増幅器を流れる電流を修正するようになっていてもよい。この周波数コントローラは、この共振器に結合され、この共振器を電圧変動から実質的に分離するようになっている電圧アイソレータを含んでいてもよく、また電流ミラーを備えていてもよく、この電流ミラーは、さらにカスコード構成を有していてもよい。この周波数コントローラはさらに、製造プロセス変動、温度変動、または電圧変動に応じて、この共振器のキャパシタンスまたはインダクタンスを修正するようになっていてもよい。
【００８５】
この周波数コントローラは、これらの様々な機能のための様々な実施形態を有していてもよく、第１の複数の係数を記憶するようになっている係数レジスタと、この係数レジスタおよびこの共振器に結合された複数のスイッチ可能容量性モジュールを有する第１のアレイとをさらに備えていてもよく、各スイッチ可能容量性モジュールは、固定キャパシタンスと可変キャパシタンスを有し、各スイッチ可能容量性モジュールは、この第１の複数の係数のうちの対応する１つの係数に応じて、固定キャパシタンスと可変キャパシタンスの間でスイッチングし、また各可変キャパシタンスを制御電圧にスイッチングしてもよい。この複数のスイッチ可能容量性モジュールは、２進数の重み付けが行われていてもよく、あるいは別の重み付けスキームを有していてもよい。この周波数コントローラはまた、この係数レジスタに結合された複数のスイッチ可能抵抗性モジュールを有し、さらに容量性モジュールを有する第２のアレイであって、この容量性モジュールと複数のスイッチ可能抵抗性モジュールが、さらに制御電圧を供給するノードに結合され、各スイッチ可能抵抗性モジュールが、この係数レジスタに記憶される第２の複数の係数のうちの対応する１つの係数に応じて、このスイッチ可能抵抗性モジュールをこの制御電圧ノードへとスイッチングさせる第２のアレイと、電流ミラーを介してこの第２のアレイに結合された温度依存電流源を含んでいてもよい。
【００８６】
この周波数コントローラはまた、この共振器に結合され、製造プロセス変動に応じてこの共振周波数を修正するようになっているプロセス変動補償器を含んでいてもよい。例示の一実施形態においては、このプロセス変動補償器は、複数の係数を記憶するようになっている係数レジスタと、この係数レジスタとこの共振器に結合された複数のスイッチ可能容量性モジュールを有するアレイとを備えていてもよく、各スイッチ可能容量性モジュールは、第１の固定キャパシタンスと第２の固定キャパシタンスを有し、各スイッチ可能容量性モジュールは、これら複数の係数のうちの対応する１つの係数に応じてこの第１の固定キャパシタンスと第２の固定キャパシタンスの間でスイッチングしてもよい。この複数のスイッチ可能容量性モジュールは、２進数の重み付けが行われていてもよく、あるいは別の重み付けスキームを有していてもよい。
【００８７】
他の例示の実施形態においては、このプロセス変動補償器は、複数の係数を記憶するようになっている係数レジスタと、この係数レジスタとこの共振器に結合され、各スイッチ可能可変容量性モジュールが、これら複数の係数のうちの対応する１つの係数に応じて第１の電圧と第２の電圧との間でスイッチングする、複数のスイッチ可能可変容量性モジュールを有するアレイとを備えていてもよい。この複数のスイッチ可能可変容量性モジュールはまた、２進数の重み付けが行われていてもよく、あるいは別の重み付けスキームを有していてもよい。
【００８８】
本発明はまた、この周波数コントローラに結合され、リファレンス信号に応じてこの共振周波数を修正するようになっている周波数キャリブレーション・モジュールを含んでいてもよい。例えば、この周波数キャリブレーション・モジュールは、この周波数コントローラに結合され、この第１の周波数を有する第１の信号から導き出された出力信号をより低い周波数に変換して分周された信号を供給するようになっている周波数分割器と、この周波数分割器に結合され、このリファレンス信号をこの分周された信号と比較し、１つまたは複数のアップ信号またはダウン信号を供給するようになっている周波数検出器と、この周波数検出器に結合され、この１つまたは複数のアップ信号またはダウン信号の間の差をこの出力信号とこのリファレンス信号との間の差のインジケータとして決定するようになっているパルス・カウンタとを含んでいてもよい。
【００８９】
本発明と共に使用される共振器は、直列や並列など複数のＬＣ−タンク構成のうちの選択された一構成を有するＬＣ−タンクを形成するように結合されたインダクタ（Ｌ）とキャパシタ（Ｃ）を備えていてもよく、また他のコンポーネントを含んでいてもよい。他の実施形態においては、この共振器は、セラミック共振器、機械的共振器、マイクロエレクトロメカニカル共振器、およびフィルム・バルク音響共振器、あるいはキャパシタ（Ｃ）に結合されたインダクタ（Ｌ）と電気的に等価な他の任意の共振器を含む群から選択することができる。
【００９０】
本発明の装置は、タイミングおよび周波数のリファレンスとして、またはクロック・ジェネレータとして利用することができる。さらに本発明はまた、第２の発振器出力信号を供給する（リング発振器、緩和発振器、または位相シフト発振器など）第２の発振器と、この周波数コントローラおよびこの第２の発振器に結合され、この第２の発振器出力信号にスイッチングして電力節約モードを実現するようになっているモード・セレクタとを含んでいてもよい。追加の動作モードは、この周波数コントローラに結合されたモード・セレクタによって実現することができ、この周波数コントローラは、この発振器を周期的に開始し停止させて、パルス化出力信号を供給するようになっていてもよく、この共振器を選択的に開始し停止させて、電力節約を実現するようになっていてもよい。
【００９１】
他の選択された実施形態においては、本発明の装置は、共振周波数を有する第１の信号を供給するようになっている共振器と、この共振器に結合された増幅器と、この増幅器およびこの共振器に結合され、温度に応じてこの共振周波数を修正するようになっている温度補償器と、この共振器に結合され、製造プロセス変動に応じてこの共振周波数を修正するようになっているプロセス変動補償器と、この共振器に結合され、この共振周波数を有する第１の信号を、実質的にこの共振周波数以下の、対応する複数の周波数を有する複数の第２の信号に分周するようになっている周波数分割器と、この周波数分割器に結合され、これらの複数の第２の信号から１つの出力信号を供給するようになっている周波数セレクタとを備えている。
【００９２】
他の選択された実施形態においては、本発明の装置は、クロック信号を生成し、共振周波数を有する差動形の実質的に正弦波の第１の信号を供給するようになっているＬＣ共振器と、このＬＣ共振器に結合された負の相互コンダクタンス増幅器と、この負の相互コンダクタンス増幅器とこのＬＣ共振器に結合され、温度に応じてこの負の相互コンダクタンス増幅器中の電流を修正し、さらに温度に応じてこのＬＣ共振器のキャパシタンスを修正するようになっている温度補償器と、このＬＣ共振器に結合され、製造プロセス変動に応じてこのＬＣ共振器のキャパシタンスを修正するようになっているプロセス変動補償器と、この共振器に結合され、各第２の信号が実質的に等しいハイおよびローのデューティ・サイクルを有し、実質的にこの共振周波数以下の、対応する複数の周波数を有する、複数のシングル・エンド形の実質的な方形波の第２の信号にこの共振周波数を有する第１の信号を変換し分周するようになっている周波数分割器と、この周波数分割器に結合され、この複数の第２の信号から１つの出力信号を供給するようになっている周波数セレクタとを備える。
【００９３】
前述から、非常に多数の変形形態および修正形態が、本発明の新規な概念の趣旨および範囲を逸脱することなくもたらされ得ることが認められよう。本明細書中で示される特定の方法および装置に関しては、どのような限定も意図されず、推論すべきでないことを理解されたい。添付特許請求の範囲によって、特許請求の範囲内に含まれるこのようなすべての修正形態をカバーすることがもちろん意図されている。
【図面の簡単な説明】
【００９４】
【図１】本発明の教示による、例示のシステムの実施形態を示すブロック図である。
【図２】本発明の教示による、第１の例示の装置の実施形態を示すブロック図である。
【図３】本発明の教示による、第２の例示の装置の実施形態を示すブロック図である。
【図４】本発明の教示による、例示の周波数コントローラ、発振器および周波数キャリブレーションの実施形態を示す高レベルの概略ブロック図である。
【図５Ａ】電流が発振器に注入された発振器の電圧波形（周波数）ひずみを示す例示のグラフである。
【図５Ｂ】発振器の電圧波形（周波数）ひずみ、または温度に伴う変動を示す例示のグラフである。
【図５Ｃ】持続する増幅器の相互コンダクタンスの関数として発振器周波数を示す例示のグラフである。
【図６】本発明の教示による、第１の例示の負の相互コンダクタンス増幅器、温度応答電流ジェネレータ（Ｉ（Ｔ））、およびＬＣタンク発振器の実施形態を示す回路図である。
【図７Ａ】本発明の教示による、例示の温度応答ＣＴＡＴ電流ジェネレータを示す回路図である。
【図７Ｂ】本発明の教示による、例示の温度応答ＰＴＡＴ電流ジェネレータを示す回路図である。
【図７Ｃ】本発明の教示による、例示の温度応答ＰＴＡＴ２電流ジェネレータを示す回路図である。
【図７Ｄ】選択されたＣＴＡＴ、ＰＴＡＴ、およびＰＴＡＴ２を伴う例示の温度応答電流ジェネレータを示す回路図である。
【図８】本発明の教示による、第２の例示の負の相互コンダクタンス増幅器、温度応答電流ジェネレータ（Ｉ（Ｔ））、およびＬＣタンク発振器の実施形態を示す回路およびブロックの図である。
【図９】本発明の教示による、周波数−温度補償モジュール中で利用される例示の制御キャパシタ・モジュールを示す回路図である。
【図１０】本発明の教示による、周波数−温度補償モジュール中で利用される例示の電圧制御モジュール６５０を示す回路図である。
【図１１】本発明の教示による、例示の第１のプロセス変動補償モジュールを示す回路図である。
【図１２】本発明の教示による、例示の第２のプロセス変動補償モジュールを示す回路図である。
【図１３】本発明の教示による、例示の周波数キャリブレーション・モジュールを示すブロック図である。
【図１４】本発明の教示による、例示の周波数分割器、方形波ジェネレータ、非同期周波数セレクタ、およびグリッチ抑制モジュールを示すブロック図である。
【図１５】本発明の教示による、例示の低レイテンシ周波数スイッチングを示すグラフである。
【図１６】本発明の教示による、例示の周波数分割器を示すブロック図である。
【図１７】本発明の教示による、例示の電力モード選択モジュールを示すブロック図である。
【図１８】本発明の教示による、第２の発振器のための例示の同期化モジュールを示すブロック図である。
【図１９】本発明の教示による例示の方法を示す流れ図である。
【図１】
2007531404.tif 000004
【図２】
2007531404.tif 000005
【図３】
2007531404.tif 000006
【図４】
2007531404.tif 000007
【図５Ａ】
2007531404.tif 000008
【図５Ｂ】
2007531404.tif 000009
【図５Ｃ】
2007531404.tif 000010
【図６】
2007531404.tif 000011
【図７Ａ】
2007531404.tif 000012
【図７Ｂ】
2007531404.tif 000013
【図７Ｃ】
2007531404.tif 000014
【図７Ｄ】
2007531404.tif 000015
【図８】
2007531404.tif 000016
【図９】
2007531404.tif 000017
【図１０】
2007531404.tif 000018
【図１１】
2007531404.tif 000019
【図１２】
2007531404.tif 000020
【図１３】
2007531404.tif 000021
【図１４】
2007531404.tif 000022
【図１５】
2007531404.tif 000023
【図１６】
2007531404.tif 000024
【図１７】
2007531404.tif 000025
【図１８】
2007531404.tif 000026
【図１９】
2007531404.tif 000027
【手続補正書】
【提出日】平成18年10月11日(2006.10.11)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
2007531404.tif 000028
【国際調査報告】
2007531404.tif 000029