(57)【要約】  信号を受信する複数の受信ブランチと、複数の受信ブランチの出力に接続され、受信ブランチの出力の離散値を取り出す複数のサンプルアンドホールド回路４と、複数のサンプルアンドホールド回路４の出力に接続され、複数のサンプルアンドホールド回路４の出力信号を時間間隔毎に選択して出力するスイッチ５と、スイッチ５の出力に接続され、スイッチ５の出力信号からデータを復調する復調部７を備えることで、受信精度の劣化を防止した高容量のマルチアンテナによる受信機を実現できる。
2007531352.tif 000002
【特許請求の範囲】
【請求項１】
信号を受信する複数の受信ブランチと、
前記複数の受信ブランチの出力に接続され、前記受信ブランチの出力信号の離散値を取り出す複数のサンプルアンドホールド回路と、
前記複数のサンプルアンドホールド回路の出力に接続され、前記複数のサンプルアンドホールド回路の出力信号を時間間隔毎に選択して出力するスイッチと、
前記スイッチの出力に接続され、前記スイッチの出力信号からデータを復調する復調部を備える受信機。
【請求項２】
前記受信ブランチは、所定の帯域を通過させるバンドパスフィルタと、前記バンドパスフィルタの出力信号を増幅する第１の増幅器を備える請求の範囲第１項記載の受信機。
【請求項３】
前記受信ブランチは、アンテナを更に備える請求の範囲第２項記載の受信機。
【請求項４】
前記スイッチと前記復調部の間に接続され、前記スイッチの出力信号をアナログ値からデジタル値に変換するアナログデジタル変換器を備える請求の範囲第１項記載の受信機。
【請求項５】
前記複数のサンプルアンドホールド回路に入力するクロック信号と、前記スイッチに入力するクロック信号と、前記アナログデジタル変換器に入力するクロック信号を生成するクロック生成部を更に備える請求の範囲第４項記載の受信機。
【請求項６】
前記クロック生成部の出力に接続され、前記クロック生成部からのクロック信号を前記複数のブランチの個数倍に逓倍する逓倍器を更に備え、前記スイッチと前記アナログデジタル変換器には、前記逓倍器の出力が入力する請求の範囲第５項記載の受信機。
【請求項７】
前記アナログデジタル変換器の入力側に接続される第２の増幅器と、前記第２の増幅器の利得を制御する利得制御部と、前記利得制御部に入力する利得制御情報を検出する利得制御情報検出部を備える請求の範囲第４項記載の受信機。
【請求項８】
前記利得制御情報は、前記復調部で検出される信号対ノイズ比（以下、「Ｓ／Ｎ比」という）である請求の範囲第７項記載の受信機。
【請求項９】
前記利得制御情報は、前記復調部で検出されるビットエラーレート（以下、「ＢＥＲ」という）である請求の範囲第７項記載の受信機。
【請求項１０】
前記第２の増幅器は、前記アナログデジタル変換器の許容レンジ以下の増幅度を有する請求の範囲第７項記載の受信機。
【請求項１１】
前記複数のサンプルアンドホールド回路の各々の出力に接続され、前記サンプルアンドホールド回路の出力を増幅させる複数の第３の増幅器と、前記複数の第３の増幅器の利得を制御する利得制御部と、前記利得制御部に入力する利得制御情報を検出する利得制御情報検出部を備える請求の範囲第４項記載の受信機。
【請求項１２】
前記複数の第３の増幅器は、略同一の利得特性を有する請求の範囲第１１項記載の受信機。
【請求項１３】
前記複数の第３の増幅器は、前記複数の第３の増幅器により増幅される複数のサンプルアンドホールド回路の出力信号の内、最大の利得となる前記出力信号の利得が前記アナログデジタル変換器の許容レンジ以下となる増幅度を有する請求の範囲第１２項記載の受信機。
【請求項１４】
前記クロック生成部のクロック周波数を制御するクロック制御部を備える請求の範囲第５項記載の受信機。
【請求項１５】
前記クロック制御部は、前記受信ブランチで受信する信号が、周波数多重信号を含む場合に、前記周波数多重信号の有効使用数に応じて、前記クロック生成部のクロック周波数を分周する請求の範囲第１４項記載の受信機。
【請求項１６】
前記受信ブランチの入力端から、前記サンプルアンドホールド回路までの配線長が、前記複数の受信ブランチ毎に略同一である請求の範囲第１項記載の受信機。
【請求項１７】
前記受信ブランチの入力端から、前記サンプルアンドホールド回路までの配線負荷が、前記複数の受信ブランチ毎に略同一である請求の範囲第１項記載の受信機。
【請求項１８】
信号を受信する複数の受信ブランチと、
前記複数の受信ブランチの出力に接続され、前記複数の受信ブランチの出力信号を時間間隔毎に選択して出力するスイッチと、
前記スイッチの出力に接続され、前記スイッチの出力信号の離散値を取り出すサンプルアンドホールド回路と、
前記サンプルアンドホールド回路の出力に接続され、前記サンプルアンドホールド回路の出力信号を増幅する可変増幅器と、
前記可変増幅器の利得を制御する利得制御部と、
前記利得制御部に入力する利得制御情報を検出する利得制御情報検出部と、
前記可変増幅器の出力に接続され、前記可変増幅器の出力信号をアナログ値からデジタル値に変換するアナログデジタル変換器と、
前記アナログデジタル変換器の出力に接続され、前記アナログデジタル変換器の出力信号からデータを復調する復調部を備え、
前記利得制御部は、前記可変増幅器の出力信号が、前記アナログデジタル変換器の許容レンジ以下となるように制御する受信機。
【請求項１９】
信号を受信する複数の受信ブランチと、
前記複数の受信ブランチの出力に接続され、前記複数の受信ブランチの出力信号を時間間隔毎に選択して出力するスイッチと、
前記スイッチの出力に接続され、前記スイッチの出力信号の離散値を取り出すサンプルアンドホールド回路と、
前記サンプルアンドホールド回路の出力に接続され、前記サンプルアンドホールド回路の出力信号をアナログ値からデジタル値に変換するアナログデジタル変換器と、
前記アナログデジタル変換器の出力に接続され、前記アナログデジタル変換器の出力信号からデータを復調する復調部と、
前記スイッチと、前記サンプルアンドホールド回路と、前記アナログデジタル変換器に入力するクロック信号を生成するクロック生成部と、
前記クロック生成部でのクロック周波数を制御するクロック制御部を備える受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の受信信号を復調する受信機であって、特にダウンサンプリングによる周波数変換を用いた復調を行う受信機に関するものである。
【背景技術】
【０００２】
近年の通信容量の増加に伴い、受信機に複数のアンテナを搭載したマルチアンテナ技術が注目されている。
【０００３】
このようなマルチアンテナ技術を適用した例として、複数のアンテナを空間上に配置するＭＩＭＯ（Ｍｕｌｔｉｐｌｅ  Ｉｎｐｕｔ  Ｍｕｌｔｉｐｌｅ  Ｏｕｔｐｕｔ）などの空間多重通信技術が提案されている。このＭＩＭＯは、複数のアンテナで受信した同じ帯域の異なる信号を、同時に復調処理することにより通信容量を増加させる。
【０００４】
また、マルチアンテナ技術の適用として、伝送品質改善のためのダイバーシティなども行われる。例えば、複数のアンテナを用いて受信し、受信レベルの高いアンテナの受信信号を選択して復調する、選択ダイバーシティがある。
【０００５】
このような受信機においては、ギガヘルツ（ＧＨｚ）帯域などの高周波の無線信号を、電子回路で処理するための中間周波数に変換する必要がある。
【０００６】
文献１（日本国特開平９−２８４１９１号公報）は、複数の受信ブランチの復調において、ミキサを用いて中間周波数に変換するマルチアンテナの受信機を開示する。
【０００７】
図１５は、文献１が開示する従来の技術における受信機のブロック図である。
【０００８】
各受信ブランチは、中間周波数に変換するためのミキサなどの回路を個別に備えている。
【０００９】
また、文献２（日本国特開２００１−１１１４６５号公報）は、複数のアンテナを有する受信機であって、ダウンサンプリングを用いた受信機を開示する。
【００１０】
ダウンサンプリングは、ミキサ等のアナログ周波数変換を用いずに、ナイキスト周波数以下でのサンプリングによって生じた下方周波数帯のエリアシング成分を取り出して等価的に周波数変換する。
【００１１】
図１６は文献２が開示する従来の技術における受信機のブロック図である。受信機は、複数の（図１６では３つ）受信ブランチ２１９を有している。各々の受信ブランチ２１９は、アンテナ２１１とバンドパスフィルタ２１２と、ローノイズアンプ２１３を有している。更に、各々の受信ブランチ２１９の出力には、スイッチ２１４が接続されて、いずれかの受信ブランチ２１９の出力が選択される。スイッチ２１４の出力は、サンプルアンドホールド回路２１６に接続され、サンプルアンドホールド回路２１６は、受け取った受信信号を周波数変換する。ついで、アナログ・デジタル変換器２１６は、周波数変換された信号を、アナログ値からデジタル値に変換し、デジタル値に変換された信号が、復調部２１７で復調されてデータが取り出される。
【００１２】
しかしながら、文献１に開示される従来の技術における受信機は、受信ブランチの増加に伴って、乗算器などを含むミキサなどの回路が増加し、回路規模や消費電力が増加する問題があった。
【００１３】
また、文献２に開示される受信機は、スイッチ２１４に高周波信号が入力するため、スイッチ２１４内部でのアイソレーションが不十分となる問題があった。すなわち、スイッチ２１４には受信ブランチ２１１の出力である高周波信号が入力するため、スイッチ２１４において、接続状態となっているルートに、非接続状態の信号が漏洩伝播するなどの問題がある。このスイッチ２１４での信号の漏洩は、高速に値が変化する高周波信号であるために、特に問題となる。このようなスイッチ２１４での信号の漏洩は、信号波形を崩し、復調部２１７でのエラーなどを生じさせる。
【００１４】
更に、高周波信号がスイッチ２１４に入力することで、複数の受信ブランチでの配線長などの差異により、スイッチ２１４に到達する波形の位相変動が生じやすい問題がある。この配線長の差異に基づく位相変動は、周波数が高ければ高いほど大きくなる。
【００１５】
また、複数の受信ブランチ２１９が、一つのアナログデジタル変換器２１６を共有しているため、アナログデジタル変換器２１６に入力する信号の振幅がそれぞれの受信ブランチ２１９で大きく異なることが生じうる問題があった。このように、相違する信号の振幅が、アナログデジタル変換器２１６の許容レンジを超えてしまい、ノイズとなる問題もあった。
【特許文献１】特開平９−２８４１９１号公報
【特許文献２】特開２００１−１１１４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
そこで、本発明は、回路規模が小さく、スイッチにおける信号漏洩や位相変動に伴う受信精度の劣化のない、複数の受信ブランチでの受信信号を同時に行う受信機を提供することを目的とする。
【課題を解決するための手段】
【００１７】
第１の発明に係る受信機は、信号を受信する複数の受信ブランチと、複数の受信ブランチの出力に接続され、受信ブランチの出力の離散値を取り出す複数のサンプルアンドホールド回路と、複数のサンプルアンドホールド回路の出力に接続され、複数のサンプルアンドホールド回路の出力信号を時間間隔毎に選択して出力するスイッチと、スイッチの出力に接続され、スイッチの出力信号からデータを復調する復調部を備える。
【００１８】
この構成により、スイッチに入力する信号が、高周波信号ではなく、低周波の信号となるため、スイッチにおける信号漏洩などが防止される。
【００１９】
第２の発明に係る受信機は、受信ブランチは、所定の帯域を通過させるバンドパスフィルタと、バンドパスフィルタの出力を増幅する第１の増幅器を備える。
【００２０】
この構成により、各受信ブランチにおいて、必要な帯域を制御した上で、復調に十分なレベルをもった信号が確保される。
【００２１】
第３の発明に係る受信機は、受信ブランチは、アンテナを更に備える。
【００２２】
この構成により、無線通信を行う受信機を実現できる。
【００２３】
第４の発明に係る受信機は、スイッチの出力と復調部の間に接続され、スイッチの出力信号をアナログ値からデジタル値に変換するアナログデジタル変換器を備える。
【００２４】
この構成により、デジタル通信を行う受信機において、デジタル信号を用いた復調を実現できる。
【００２５】
第５の発明に係る受信機は、複数のサンプルアンドホールド回路に入力するクロック信号と、スイッチに入力するクロック信号と、アナログデジタル変換器に入力するクロック信号を生成するクロック生成部を更に備える。
【００２６】
この構成により、複数の受信ブランチで受信された信号のダウンサンプリングと復調に必要なクロックが生成される。更に、この生成されたクロックにより、ダウンサンプリングと復調が同期ずれなく行われる。
【００２７】
第６の発明に係る受信機は、クロック生成部の出力に接続され、クロック生成部の出力を複数のブランチの個数倍に逓倍する逓倍器を更に備え、スイッチとアナログデジタル変換器には、逓倍器の出力が入力する。
【００２８】
この構成により、受信ブランチの個数に対応して、全ての受信ブランチでの受信信号の復調が可能となる。
【００２９】
第７の発明に係る受信機は、アナログデジタル変換器の入力側に接続される第２の増幅器と、第２の増幅器の利得を制御する利得制御部と、利得制御部に入力する利得制御情報を検出する利得制御情報検出部を備える。
【００３０】
この構成により、アナログデジタル変換器に入力する信号のレベルが、アナログデジタル変換器の許容レンジに最適に対応する。結果として、アナログデジタル変換器での量子化誤差などを低減できる。
【００３１】
第８の発明に係る受信機は、利得制御情報は、復調部で検出される信号対ノイズ比（以下、「Ｓ／Ｎ比」という）である。
【００３２】
この構成により、信号増幅の基準となる最適な利得が検出される。また、複数の受信ブランチの受信レベルの差が考慮され、最大のレベルとなる信号がアナログデジタル変換器の許容レンジ以下となる。
【００３３】
第９の発明に係る受信機は、利得制御情報は、復調部で検出されるビットエラーレート（以下、「ＢＥＲ」という）である。
【００３４】
この構成により、信号増幅の基準となる最適な利得が検出される。また、複数の受信ブランチの受信レベルの差が考慮され、最大のレベルとなる信号が、アナログデジタル変換器の許容レンジ以下となる。
【００３５】
第１０の発明に係る受信機は、第２の増幅器は、アナログデジタル変換器の許容レンジ以下の増幅度を有する。
【００３６】
この構成により、アナログデジタル変換器に入力する信号が増幅された場合でも、アナログデジタル変換器の許容レンジ以下になる。
【００３７】
第１１の発明に係る受信機は、複数のサンプルアンドホールド回路の各々の出力に接続され、サンプルアンドホールド回路の出力を増幅させる複数の第３の増幅器と、複数の第３の増幅器の利得を制御する利得制御部と、利得制御部に入力する利得制御情報を検出する利得制御情報検出部を備える。
【００３８】
この構成により、アナログデジタル変換器に入力する信号のレベルが、アナログデジタル変換器の許容レンジに最適に対応する。結果として、アナログデジタル変換器での量子化誤差などを低減できる。
【００３９】
第１２の発明に係る受信機は、複数の第３の増幅器は、略同一の利得特性を有する。
【００４０】
この構成により、各受信ブランチの出力信号の増幅率を同等にできる。結果として、受信ブランチ毎の復調精度がばらつかない。
【００４１】
第１３の発明に係る受信機は、複数の第３の増幅器は、複数の第３の増幅器により増幅される複数のサンプルアンドホールド回路の出力信号の内、最大の利得となる出力信号の利得がアナログデジタル変換器の許容レンジ以下となる増幅度を有する。
【００４２】
この構成により、アナログデジタル変換器に入力する信号が増幅された場合でも、アナログデジタル変換器の許容レンジ以下になる。
【００４３】
第１４の発明に係る受信機は、クロック生成部のクロック周波数を制御するクロック制御部を備える。
【００４４】
この構成により、受信する信号の状態に応じてクロック周波数が低減されるので、消費電力が低減される。
【００４５】
第１５の発明に係る受信機は、クロック制御部は、受信ブランチで受信する信号が、周波数多重信号を含む場合に、周波数多重信号の有効使用数に応じて、クロック生成部のクロック周波数を分周する。
【００４６】
この構成により、不要なチャネルに対応して、サンプルアンドホールド回路へのサンプリングクロックの周波数を低減できる。このサンプリングクロックの周波数低減により、消費電力が実現される。
【００４７】
第１６の発明に係る受信機は、受信ブランチの入力端から、サンプルアンドホールド回路までの配線長が複数の受信ブランチ毎に略同一である。
【００４８】
この構成により、受信ブランチ毎において、サンプルアンドホールド回路までを伝達する高周波信号同士の位相ずれを防止できる。結果として、復調精度が向上する。
【００４９】
第１７の発明に係る受信機は、受信ブランチの入力端から、サンプルアンドホールド回路までの配線負荷が、複数の受信ブランチ毎に略同一である。
【００５０】
この構成により、受信ブランチ毎において、サンプルアンドホールド回路までを伝達する高周波信号同士の位相ずれを防止できる。結果として、復調精度が向上する。
【００５１】
第１８の発明に係る受信機は、信号を受信する複数の受信ブランチと、複数の受信ブランチの出力に接続され、複数の受信ブランチの出力信号を時間間隔毎に選択して出力するスイッチと、スイッチの出力に接続され、スイッチの出力信号の離散値を取り出すサンプルアンドホールド回路と、サンプルアンドホールド回路の出力に接続され、サンプルアンドホールド回路の出力信号を増幅する可変増幅器と、可変増幅器の利得を制御する利得制御部と、利得制御部に入力する利得制御情報を検出する利得制御情報検出部と、可変増幅器の出力に接続され、可変増幅器の出力信号をアナログ値からデジタル値に変換するアナログデジタル変換器と、アナログデジタル変換器の出力に接続され、アナログデジタル変換器の出力信号からデータを復調する復調部を備え、利得制御部は、可変増幅器の出力信号が、アナログデジタル変換器の許容レンジ以下となるように制御する。
【００５２】
この構成により、アナログデジタル変換器に入力する信号のレベルが、アナログデジタル変換器の許容レンジに最適に対応する。結果として、アナログデジタル変換器での量子化誤差などを低減できる。
【００５３】
第１９の発明に係る受信機は、信号を受信する複数の受信ブランチと、複数の受信ブランチの出力に接続され、複数の受信ブランチの出力信号を時間間隔毎に選択して出力するスイッチと、スイッチの出力に接続され、スイッチの出力信号の離散値を取り出すサンプルアンドホールド回路と、サンプルアンドホールド回路の出力に接続され、サンプルアンドホールド回路の出力信号をアナログ値からデジタル値に変換するアナログデジタル変換器と、アナログデジタル変換器の出力に接続され、アナログデジタル変換器の出力信号からデータを復調する復調部と、スイッチと、サンプルアンドホールド回路と、アナログデジタル変換器に入力するクロック信号を生成するクロック生成部と、クロック生成部でのクロック周波数を制御するクロック制御部を備える。
【００５４】
この構成により、受信する信号の状態に応じてクロック周波数が低減されるので、消費電力が低減される。
【発明の効果】
【００５５】
本発明によれば、スイッチの前段にサンプルアンドホールド回路が配置されるため、スイッチに入力する信号が高周波信号ではなく、低周波信号である。このため、スイッチにおける信号漏洩や信号伝播などを生じさせず、受信精度が向上する。
【００５６】
また、スイッチのアイソレーション設定などに関る、設計制約も少なく、コスト削減なども図られる。
【００５７】
また、アナログデジタル変換器に入力する信号を、アナログデジタル変換器の許容レンジに適合させるように増幅制御することで、量子化エラーなどが防止され、受信精度が向上する。
【００５８】
また、周波数分割多重における複数チャネルの中で、有効チャネルの配置に合わせて、サンプリングクロック信号の周波数が制御されることで、消費電力の削減が実現される。
【発明を実施するための最良の形態】
【００５９】
以下、図面を参照しながら、本発明の実施の形態を説明する。
【００６０】
なお、本明細書において、ローノイズアンプは、第１の増幅器に対応し、アナログデジタル変換器の入力側に接続される可変増幅器が第２の増幅器に対応し、サンプルアンドホールド回路に含まれる増幅器が第３の増幅器に対応する。
【００６１】
（実施の形態１）
本発明の実施の形態１に関る受信機を、図１から図６を用いて説明する。なお、実施の形態１では、受信ブランチの個数が３である場合について説明する。
【００６２】
図１は、本発明の実施の形態１に係る受信機のブロック図である。
【００６３】
受信機は、次の要素を備えている。まず、第１受信ブランチ１０、第２受信ブランチ１１、第３受信ブランチ１２の３つの受信ブランチと、それぞれの受信ブランチに第１アンテナ２０、第２アンテナ２１、第３アンテナ２２が接続されている。各々の受信ブランチには、サンプルアンドホールド回路４が接続されており、サンプルアンドホールド回路４の各出力はスイッチ５に接続している。スイッチ５の出力はアナログデジタル変換器６に接続し、アナログデジタル変換器６の出力は復調部７に接続している。また、クロック生成部８は、サンプリングアンドホールド回路４、スイッチ５、アナログデジタル変換器６にそれぞれクロック信号を出力する。また、逓倍器９が、クロック生成部８の出力に備えられている。
【００６４】
次に各部の詳細と動作について説明する。
【００６５】
まず、受信ブランチとこれらに接続するアンテナについて説明する。
【００６６】
第１アンテナ２０、第２アンテナ２１と第３アンテナ２２は、それぞれ空間的に異なる場所に設置されている。各アンテナは、無線信号を受信する。なお、アンテナにより無線信号が受信されるのではなく、ケーブルなどにより有線信号が受信されても良い。各アンテナの出力信号は、接続されているそれぞれの受信ブランチに入力する。
【００６７】
第１受信ブランチ１０、第２受信ブランチ１１、第３受信ブランチ１２は、それぞれバンドパスフィルタ（以下、「ＢＰＦ」という）２、ローノイズアンプ（以下、「ＬＮＡ」という）３を有している。ＢＰＦ２により、各アンテナで受信された信号から必要な帯域が抽出される。また、ＬＮＡ３により、受信信号が増幅される。
【００６８】
なお、ＢＰＦの前段、あるいは後段にノイズを除去するローパスフィルター（以下、「ＬＰＦ」という）が接続されることも好適である。また、受信機が送信機能も有する場合には、第１アンテナ２０、第２アンテナ２１、第３アンテナ２２のそれぞれに、送受信を切り替えるアンテナスイッチが設けられても良い。
【００６９】
次にサンプルアンドホールド回路４について説明する。
【００７０】
サンプルアンドホールド回路４は、一定のサンプリングクロック信号に応じて、高周波信号である受信信号から離散値を取り出す。図２は、本発明の実施の形態１におけるサンプルアンドホールド回路の動作波形図である。上段は、サンプルアンドホールド回路４に入力する高周波信号である。下段は、サンプルアンドホールド後の離散値の信号である。
【００７１】
サンプルアンドホールド回路４の入力における高周波信号から、サンプリングクロック信号に応じて、離散値が取り出される。このように離散値が取り出されることで、高周波の受信信号が、低周波の受信信号に変換される。
【００７２】
図３は、本発明の実施の形態１におけるサンプルアンドホールド回路のブロック図である。オペアンプ３１を用いた電圧フォロアの入力部に、キャパシタ３３とスイッチ３２が接続される。スイッチ３２は、サンプリングクロック信号によりオン／オフの切り替えがなされる。スイッチ３２がオフになった時点の入力信号の瞬時値がキャパシタに取り込まれて、離散値として値が保持される。この処理により、図２に示されるように、高周波のアナログ信号から、低周波の離散値が取り出される。
【００７３】
次にスイッチ５とクロック生成部８、及び逓倍器９について説明する。
【００７４】
サンプルアンドホールド回路４の各出力は、スイッチ５に入力する。スイッチ５は、受信ブランチの個数に応じたクロック信号に従い、接続する受信ブランチを順次切り替える。図１においては、Ｓ１、Ｓ２、Ｓ３、Ｓ１の順序で接続が切り替わる。実施の形態１では、受信ブランチが個数「３」であるので、逓倍器９は、クロック生成部８の出力クロック信号を３倍して、スイッチ５に出力する。
【００７５】
なお、クロック生成部８は、クロック発信器などが用いられてもよく、他の回路で使用されるクロック発信器などと共用されてもよい。
【００７６】
ここで、図４を用いて、サンプルアンドホールド回路４からスイッチ５の出力までの、信号の流れを説明する。
【００７７】
図４に、サンプルアンドホールド回路４からスイッチの出力までの信号の波形図が示されている。
【００７８】
なお、本明細書において、サンプリングクロック信号は、サンプルアンドホールド回路に入力するクロック信号である。
【００７９】
サンプリングクロック信号３０は、サンプルアンドホールド回路４に入力する。サンプルアンドホールド回路４は、各受信ブランチで受信された信号から、サンプリングクロック信号３０に従って、離散値を取り出す。離散値信号３１は、第１受信ブランチ１０で受信されてサンプルアンドホールド回路４で取り出された離散値信号である。離散値信号３１として、信号Ａ１、Ａ２、Ａ３が示されている。なお、
同様に、離散値信号３２は、第２受信ブランチ１１で受信されてサンプルアンドホールド回路４で取り出された離散値信号であり、信号Ｂ１、Ｂ２、Ｂ３を含んでいる。離散値信号３３は、第３受信ブランチ１２で受信されてサンプルアンドホールド回路４で取り出された離散値信号であり、信号Ｃ１、Ｃ２、Ｃ３を含んでいる。
【００８０】
なお、これらのＡ１、Ａ２、Ａ３、Ｂ１、Ｂ２、Ｂ３、Ｃ１、Ｃ２、Ｃ３の信号は、多値信号である。
【００８１】
スイッチ用クロック信号３４は、逓倍器９により、サンプリングクロック信号３０の３倍の速度を持つ。スイッチ用クロック信号３４の立下りエッジを基準として、スイッチ５が切り替わる。結果として、Ａ１、Ｂ１、Ｃ１、Ａ２・・・と順次スイッチ５から出力される。
【００８２】
このように、３つの受信ブランチで受信された信号の全てが時系列的に処理されるため、複数のアンテナで受信される信号が、全て処理される。
【００８３】
次に、アナログデジタル変換器６について説明する。
【００８４】
スイッチ５の出力信号は、アナログデジタル変換器６に入力する。
【００８５】
アナログデジタル変換器６は、スイッチ５の出力信号を、アナログ値からデジタル値へ変換する。例えば、アナログデジタルコンバーターなどが用いられる。仕様に応じて、量子化ビット数などが決定される。なお、復調部７がデジタル信号処理を行う場合には、アナログデジタル変換器６が必要であるが、アナログ信号処理を行う場合には、アナログデジタル変換器６は不要である。
【００８６】
次に、復調部７について説明する。
【００８７】
アナログデジタル変換器６の出力信号は、復調部７に入力する（復調部７がアナログ信号処理を行う場合には、スイッチ５の出力信号が入力する）。復調部７は、直交検波などにより、信号に含まれるデータを取り出し、必要に応じて誤り検出や誤り訂正を行う。復調部７には、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓoｒ）が用いられる。あるいは、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）などの専用回路が用いられる。
【００８８】
図４に示されるように、復調部７には、全ての受信ブランチでの受信信号が順次入力するため、単一の受信ブランチによる場合に比べて、大量のデータ処理ができる。
【００８９】
図５には、受信された信号が、高周波の無線周波数帯域から低周波のベースバンド帯域までに変換される信号処理の様子が示されている。
【００９０】
図５（ａ）は、受信信号の無線周波数帯域とサンプルアンドホールド回路４に入力するサンプリングクロック周波数Ｆｓの関係を示す。受信信号は、ＢＰＦにより帯域がＦｓ／２に制限される。すなわち、受信信号は、ＢＰＦ通過帯域３６に制限される。ここで、周波数Ｆｓは、無線信号の下限周波数がＦｓ×ｋ（ｋは整数）となるように定められる。
【００９１】
サンプルアンドホールド回路４での処理により、図５（ｂ）に示されるように、Ｆｓ／２、３Ｆｓ／２・・・・を中心周波数とするエリアシング成分が発生する。次に、このエリアシング成分に対して、復調処理帯域３７がフィルタ処理により取り出される。復調処理帯域３７は、図５（ｃ）に示される信号である。以上の処理で、ベースバンド帯域に変換される。
【００９２】
なお、ＭＩＭＯ技術では、各アンテナは、アンテナ間の相関特性が低くなる様に波長間隔程の距離をとって配置されることが好ましい。また、アレイアンテナ技術では、各アンテナは、一般的にグレーティングローブを防止するために１／２波長の等間隔で配置されることが好ましい。
【００９３】
また、受信ブランチの入力端から、サンプルアンドホールド回路４までの配線長、及び配線負荷の少なくとも一方が、各受信ブランチ毎の略同一であることも好適である。
【００９４】
配線長や配線負荷が略同一であることで、サンプルアンドホールド回路４に入力する信号の位相ずれなどを防止でき、受信精度を向上できる。また、位相ずれなどがないことで、スイッチングノイズの影響も防止できる。
【００９５】
なお、受信ブランチ毎の配線長や配線負荷の略同一は、レイアウトを略同一にすることで実現されてもよい。
【００９６】
また、受信ブランチで受信される信号が、周波数軸上で多重化されているマルチチャネルの信号であっても、本発明の受信機でベースバンド周波数に変換して復調される。
【００９７】
図６は、本発明の実施の形態１における信号波形図である。ＢＰＦ通過帯域３６内に、３つのチャネルであるＣＨ＿１とＣＨ＿２とＣＨ＿３が含まれている。例えば、複数ユーザーに対応した周波数分割多重などにより、複数のチャネルが含まれる。
【００９８】
このように複数のキャリアが含まれる場合であっても、サンプルアンドホールド回路４により、高周波帯域から低周波のベースバンド帯域に変換される。図６（ｂ）に示されるように、３つのチャネル（ＣＨ＿１、ＣＨ＿２、ＣＨ＿３）を含んだまま復調処理帯域３７に変換される。
【００９９】
また、３つのチャネルのいずれかのみが通信に用いられている場合には、復調処理帯域３７に対して、選択フィルタにより帯域抽出がなされる。選択フィルタにより、選択フィルタ通過帯域３８が抽出され、ＣＨ＿２のチャネルのみが取り出されて復調される。
【０１００】
ここで、ＣＨ＿２のみが利用されている状態では、サンプリングクロック信号をＦｓ’／３とすることで、ＣＨ＿２のみが抽出される。サンプリングクロック信号の低下により、消費電力が低減される。ここでは、サンプリングクロック信号の周波数が１／３に低下しているため、消費電力が１／３に低下する。
【０１０１】
以上のように、受信ブランチ毎にサンプルアンドホールド回路４を接続した受信機により、スイッチ５に入力する信号が高周波信号ではなく、低周波の信号となる。このため、スイッチ５における信号漏洩や信号伝播などを生じさせず、受信精度が向上する。
【０１０２】
また、スイッチのアイソレーション設定などに関る、設計制約も少なく、コスト削減なども図られる。
【０１０３】
また、複数のアンテナで受信した受信信号を同時処理できるので、受信精度を高めた上で、高容量通信が可能となる。
【０１０４】
また、実施の形態１では、受信ブランチを個数「３」として説明したが、これ以外の個数でも良い。また、無線受信でなくとも有線受信であっても、同様の効果を得ることができる。
【０１０５】
なお、本発明の受信機は、ダイバーシティ受信機にも適用が可能である。
【０１０６】
また、本発明の受信機は、無線ＬＡＮやホームサーバー、基地局などの無線通信装置、有線通信装置などに適用が可能である。
【０１０７】
（実施の形態２）
実施の形態２では、アナログデジタル変換器の許容レンジを最適に調整する受信機について説明する。
【０１０８】
図７は、本発明の実施の形態２における受信機のブロック図である。
【０１０９】
受信機は、実施の形態１における図１に表したものと同じ要素に加えて、利得制御部５０と、利得制御情報検出部５１を備えている。
【０１１０】
アナログデジタル変換器は、入力信号に対して許容できる許容レンジを有している。この許容レンジの範囲内での信号変換が、量子化ノイズを最小化できる。このため、アナログデジタル変換器６に入力する信号を、許容レンジまで増幅することが好ましい。
【０１１１】
一方、複数の受信ブランチから受信した信号を同時処理する受信機においては、各受信ブランチにおける信号処理を同等にすることが好ましい。これは、それぞれの信号の本来のレベルに基づいて復調が行われる必要があるからである。すなわち、各受信ブランチ毎の信号に対する増幅は、同等の利得が用いられることが好ましい。
【０１１２】
アナログデジタル変換器６に入力する信号の増幅には、サンプルアンドホールド回路４の内部回路が利用される。
【０１１３】
図８（ａ）、図８（ｂ）は、サンプルアンドホールド回路４の内部ブロック図である。
【０１１４】
まず、信号増幅には、サンプルアンドホールド回路４に含まれる増幅器６１が利用される。
【０１１５】
利得制御部５０からの制御信号により、増幅器６１の利得が制御される。増幅器６１は、全ての受信ブランチに含まれるが、それぞれの利得は同等であることが好ましい。
【０１１６】
次に、信号増幅には、サンプルアンドホールド回路４に含まれる可変抵抗６２が用いられる。可変抵抗６２は、サンプルアンドホールド回路４のオペアンプ３１に並列に接続され、終端抵抗６３と直列に接続されており、抵抗値が変化することで、オペアンプ３１の出力レベルが変化する。可変抵抗６２も、増幅器６１と同様に利得制御部５０からの制御信号により、抵抗値が制御される。
【０１１７】
この増幅により、各受信ブランチの出力信号のレベルは、それぞれ同等に増加される。このとき、最大のレベルとなる受信ブランチの出力信号は、アナログデジタル変換器６の許容レンジに合致するように利得が制御されることが好ましい。すなわち、利得制御は、全ての受信ブランチにおいて同等であり、最大レベルとなる受信ブランチの出力が、アナログデジタル変換器６の許容レンジを越えないように行われる。
【０１１８】
図９（ａ）は、本発明の実施の形態２における受信ブランチ毎の出力信号波形図であり、図９（ｂ）は、本発明の実施の形態２における受信ブランチ毎の増幅後の出力信号波形図である。各受信ブランチの出力信号は、同等の利得で増幅されると共に、最大のレベルとなる出力信号は、アナログデジタル変換器の許容レンジを越えない。
【０１１９】
次に、利得制御部５０と、利得制御情報検出部５１、利得制御情報５２について説明する。
【０１２０】
利得制御部５０は、増幅器６１や可変抵抗６２の増幅度や抵抗値を制御する。利得制御情報検出部５１は、利得制御部５０が制御を行うのに必要とする利得制御情報５２を検出して出力する。ここで、利得制御情報５２は、例えば、復調部７で検出される信号対ノイズ比（以下、「Ｓ／Ｎ比」という）が用いられる。Ｓ／Ｎ比は、信号の状態を把握するのに適当な情報だからである。このとき、最大のＳ／Ｎ比を持つ受信ブランチを選択して、その受信ブランチの増幅後の信号出力のレベルが許容レンジに収まるように利得制御情報５２が決定される。この利得制御情報５２に従って、全ての受信ブランチにおける増幅が実行される。
【０１２１】
利得制御情報５２としてＳ／Ｎ比が用いられる場合についての処理について説明する。
【０１２２】
利得制御情報検出部５１は、復調部７の処理結果より、単位時間毎に全ての受信ブランチのＳ／Ｎ比を計算する。次に、計算された全ての受信ブランチのＳ／Ｎ比の中から、最大のＳ／Ｎ比が選択される。この最大のＳ／Ｎ比から、全ての受信ブランチに対する利得が設定される。
【０１２３】
最大のＳ／Ｎ比は、受信環境に合わせて随時選択更新される。受信環境の変動速度が速い場合には、Ｓ／Ｎ比計算の単位時間を短くして更新を早くする。
【０１２４】
また、利得制御情報５２としては、Ｓ／Ｎ比のほかにビットエラーレート（以下、「ＢＥＲ」という）が用いられてもよい。
【０１２５】
また、アナログデジタル変換器６に入力する信号の増幅は、図１０に示されるように、アナログデジタル変換器６の入力端に接続された可変増幅器８１により行われても良い。
【０１２６】
図１０は、本発明の実施の形態２における受信機のブロック図である。スイッチ５の後段に可変増幅器８１が設けられる。
【０１２７】
サンプルアンドホールド回路４に含まれる増幅器６１や、可変抵抗６２を用いた場合の増幅と同じく、Ｓ／Ｎ比や、ＢＥＲにより利得制御がなされる。この可変増幅器８１の利得制御により、同様にアナログデジタル変換器６の許容レンジに適した信号処理がなされる。
【０１２８】
以上の受信機により、フェージングや干渉波等の影響によって受信ブランチごとの受信信号強度がレベル差をもっている場合にも、アナログデジタル変換器６の許容レンジをオーバーフローせず、量子化誤差が低減される。また、許容レンジを十分に活用できるので、量子化精度が向上する。結果として、信号の受信精度を向上させることができる。
【０１２９】
また、当然ながら、高周波信号から変換された低周波のベースバンド信号がスイッチ５に入力するので、スイッチでの信号漏洩などが生じず、受信精度が向上する。更に、レイアウトにおける配線長などの違いに基づく受信精度の悪化も防止される。
【０１３０】
（実施の形態３）
次に、実施の形態３に係る受信機について説明する。実施の形態３では、周波数分割多重方式の通信における、サンプリングクロック周波数の制御について説明する。
【０１３１】
図１１は、本発明の実施の形態３における受信機のブロック図である。クロック生成部８の入力側にクロック制御部１０１が備えられている。クロック制御部１０１は、クロック生成部８で生成されるクロック周波数を制御する。
【０１３２】
クロック制御部１０１は、例えば周波数分割多重の信号は、使用状況に応じて有効チャネルと無効チャネルとに分けられる。
【０１３３】
図１２には、チャネル数が６の場合の波形図が表されている。周波数軸上に６つのチャネル、ＣＨ＿１、ＣＨ＿２、ＣＨ＿３、ＣＨ＿４、ＣＨ＿５、ＣＨ＿６が存在する。
【０１３４】
ここで、ＣＨ＿１とＣＨ＿３とＣＨ＿５が使用されている有効チャネルであり、残りは未使用の無効チャネルである。
【０１３５】
ダウンサンプリングにより、ＣＨ＿１からＣＨ＿６までを含む帯域は、高周波帯域から低周波帯域に変換される。このとき、ＣＨ＿２とＣＨ＿４、ＣＨ＿６は未使用の無効チャネルであるので、その信号レベルはほぼゼロである。このため、ＣＨ＿１からＣＨ＿６までを含む全帯域をダウンサンプリングする必要はない。
【０１３６】
例えば、全帯域をカバーするサンプリングクロック信号の半分の周波数であるＦｓ’／２が用いられた場合でも、ＣＨ＿１の帯域にはレベルがゼロのＣＨ＿４が重なり、レベルがゼロであるＣＨ＿２の帯域にはＣＨ＿５が重なり、ＣＨ＿３の帯域には、レベルがゼロであるＣＨ＿６が重なることになる。結果として、それぞれのチャネルの干渉は生じないで、全体の帯域は半分になる。すなわち、周波数分割多重で多重化された複数のチャネルがある場合でも、有効チャネルの配置によっては、サンプリングクロック信号の周波数を低減できる（図１２の場合にはサンプリングクロック信号の周波数を半分にできる）。以上より、消費電力が削減される。
【０１３７】
クロック制御部１０１は、復調部７における復調結果から、どのチャネルが有効であるかを検出できる。例えば、復調部７での、チャネル毎の電力算出結果や、チャネル毎のＳ／Ｎ比などから、有効チャネルが検出される。
【０１３８】
クロック制御部１０１は、検出された有効チャネルの配置を元に、サンプリングクロック信号の周波数を制御する。もちろん、有効チャネルの配置や数が変化することで、クロック周波数は適宜変更される。
【０１３９】
以上のように、周波数分割多重方式での通信においては、有効チャネルの配置などを元に、サンプリングクロック信号の周波数が制御され、消費電力が適切に削減される。
【０１４０】
（実施の形態４）
次に、図１３と図１４を用いて、本発明の実施の形態４について説明する。
【０１４１】
図１３と図１４は、本発明の実施の形態４における受信機のブロック図である。実施の形態４における受信機は、従来の技術におけるスイッチ５の後段にサンプルアンドホールド回路４が接続される受信機である。この受信機に、アナログデジタル変換器６の入力を制御する要素が加わったものが図１３に示されている。同様に、従来の技術における受信機に、クロック制御の要素が加わったものが図１４に示されている。
【０１４２】
図１３に示される受信機は、次の要素を備える。複数の受信ブランチ（第１ブランチ１０、第２ブランチ１１、第３ブランチ１２）は、信号を受信する。受信機が無線通信を行う場合は、各受信ブランチにアンテナが備えられる。アンテナは、受信ブランチの個数に合わせて設けられる（ここでは３個）。受信機が有線通信を行う場合は、各受信ブランチに、通信コネクタが備えられる。
【０１４３】
各受信ブランチの出力はスイッチ５に接続され、スイッチ５は、入力する各受信ブランチの出力信号を時間間隔毎に選択して出力する。スイッチ５の出力は、サンプルアンドホールド回路４に入力し、サンプルアンドホールド回路４は、スイッチ５の出力信号から離散値を取り出す。可変増幅器８１は、サンプルアンドホールド回路４の出力信号を増幅する。可変増幅器８１の利得は、利得制御部５０により制御され、利得制御に用いられる利得制御情報５２は、利得制御情報検出部５１で検出される。なお、利得制御情報５２には、復調部７で算出されるＳ／Ｎ比やＢＥＲが用いられる。
【０１４４】
また、この可変増幅器８１での増幅は、アナログデジタル変換器６の許容レンジ以下となるように制御される。
【０１４５】
可変増幅器８１の出力信号は、アナログデジタル変換器６に入力し、アナログ値からデジタル値に変換される。デジタル値に変換された信号から、復調部７においてデータが復調される。
【０１４６】
なお、受信ブランチは、ＢＰＦ２とＬＮＡ３を含んでいる。
【０１４７】
この受信機により、アナログデジタル変換器６での量子化エラーが防止され、受信精度が向上する。
【０１４８】
図１４に示される受信機は、次の要素を備える。複数の受信ブランチ第１ブランチ１０、第２ブランチ１１、第３ブランチ１２）は、信号を受信する。受信機が無線通信を行う場合は、各受信ブランチにアンテナが備えられる。アンテナは、受信ブランチの個数に合わせて設けられる（ここでは３個）。受信機が有線通信を行う場合は、各受信ブランチに、通信コネクタが備えられる。
【０１４９】
各受信ブランチの出力はスイッチ５に接続され、スイッチ５は、入力する各受信ブランチの出力信号を時間間隔毎に選択して出力する。スイッチ５の出力は、サンプルアンドホールド回路４に入力し、サンプルアンドホールド回路４は、スイッチ５の出力信号から離散値を取り出す。
【０１５０】
サンプルアンドホールド回路４の出力信号は、アナログデジタル変換器６に入力し、アナログデジタル変換器６は、アナログ値をデジタル値に変換する。デジタル値に変換された信号から、復調部７においてデータが復調される。
【０１５１】
クロック生成部８は、クロック信号を生成し、スイッチ５、サンプルアンドホールド回路４、アナログデジタル変換器６にクロック信号を出力する。クロック制御部１０１は、クロック生成部８で生成されるクロック信号の周波数を制御する。クロック制御部１０１は、例えば周波数分割多重された信号を取り扱う場合に、有効チャネルの配置から、クロック信号の周波数を低くするなどの制御を行う。
【０１５２】
図１１と図１２で説明された受信機と同じく、クロック周波数の制御により、消費電力の削減がなされる。
【０１５３】
なお、実施の形態１から４までにおける受信機は、送信機能を含むものであっても良い。
【産業上の利用可能性】
【０１５４】
本発明に係る受信機は、例えば、ダウンサンプリングによる周波数変換を用いた復調を行う受信機あるいはそれに関する分野において好適に利用できる。
【図面の簡単な説明】
【０１５５】
【図１】本発明の実施の形態１における受信機のブロック図
【図２】本発明の実施の形態１におけるサンプルアンドホールド回路の動作波形図
【図３】本発明の実施の形態１におけるサンプルアンドホールド回路のブロック図
【図４】サンプルアンドホールド回路４からスイッチの出力までの信号の波形図
【図５】（ａ）本発明の実施の形態１における受信信号の周波数特性図、（ｂ）本発明の実施の形態１におけるダウンサンプリング後の信号の周波数特性図、（ｃ）本発明の実施の形態１におけるダウンサンプリング後の信号の周波数特性図
【図６】（ａ）本発明の実施の形態１における受信信号の周波数特性図、（ｂ）本発明の実施の形態１におけるダウンサンプリング後の信号の周波数特性図、（ｃ）は、本発明の実施の形態１におけるダウンサンプリング後の信号の周波数特性図
【図７】本発明の実施の形態２における受信機のブロック図
【図８】（ａ）本発明の実施の形態１におけるサンプルアンドホールド回路のブロック図、（ｂ）本発明の実施の形態１におけるサンプルアンドホールド回路のブロック図
【図９】（ａ）本発明の実施の形態２における受信ブランチ毎の出力信号波形図、（ｂ）本発明の実施の形態２における受信ブランチ毎の増幅後の出力信号波形図
【図１０】本発明の実施の形態２における受信機のブロック図
【図１１】本発明の実施の形態３における受信機のブロック図
【図１２】本発明の実施の形態３における受信信号の周波数特性図
【図１３】本発明の実施の形態３における受信機のブロック図
【図１４】本発明の実施の形態３における受信機のブロック図
【図１５】従来の受信機のブロック図
【図１６】従来の受信機のブロック図
【図１】
2007531352.tif 000003
【図２】
2007531352.tif 000004
【図３】
2007531352.tif 000005
【図４】
2007531352.tif 000006
【図５】
2007531352.tif 000007
【図６】
2007531352.tif 000008
【図７】
2007531352.tif 000009
【図８】
2007531352.tif 000010
【図９】
2007531352.tif 000011
【図１０】
2007531352.tif 000012
【図１１】
2007531352.tif 000013
【図１２】
2007531352.tif 000014
【図１３】
2007531352.tif 000015
【図１４】
2007531352.tif 000016
【図１５】
2007531352.tif 000017
【図１６】
2007531352.tif 000018
【国際調査報告】
2007531352.tif 000019
2007531352.tif 000020
2007531352.tif 000021
2007531352.tif 000022
2007531352.tif 000023
2007531352.tif 000024
2007531352.tif 000025