(57)【要約】【課題】力率補正回路を提供する。【解決手段】力率補正回路は、交流電圧を受け取る第１及び第２の交流入力（ｌ１）、（ｌ２）を含む。整流器（１０４）は、各々がそれぞれの交流入力（ｌ１）、（ｌ２）に接続した第１及び第２の整流器入力（ｌ３）、（ｌ４）と、直流電圧を出力するための第１及び第２の整流器出力（０５）、（０６）とを有する。２つのキャパシタバンク（Ｃ１）、（Ｃ２）は、整流器出力（０５）、（０６）の間に直列に接続される。チョーク（Ｌ１）は、交流入力（ｌ１）と整流器入力（ｌ３）の間に接続される。双方向スイッチ（１０６）は、整流器入力（ｌ３）、（ｌ４）に接続され、整流器（１０４）を通じてチョーク（Ｌ１）の充電及び放電を制御するために、双方向スイッチ（１０６）の切換を制御する制御信号を受け取る。キャパシタバンク（Ｃ１）、（Ｃ２）の間の中間点は、交流電圧のマグニチュードに従って交流入力（ｌ２）に選択的に接続可能であるか又は接続されている。【選択図】図５
2007505598.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧が入力される第１及び第２の交流入力と、
前記交流入力の少なくとも一方に接続された整流手段と、
前記整流手段に並列に接続されたエネルギ蓄積手段と、
前記交流入力の一方と前記整流手段との間に接続された誘導手段と、
スイッチの切換を制御して前記整流手段を通じて前記誘導手段の充電及び放電を制御する制御信号を入力する手段を有し、かつ該整流手段に接続された双方向スイッチ手段と、
を含み、
前記エネルギ蓄積手段は、一端で前記整流手段に接続された第１の容量手段と、一端が該第１の容量手段の他端に接続され他端が該整流手段に接続された第２の容量手段とを含み、
前記第１の容量手段の前記他端は、前記交流入力の一方に接続されているか又は選択的に接続可能である、
ことを特徴とする力率補正回路。
【請求項２】
前記第１の容量手段の前記他端は、前記交流入力の前記一方に選択的に接続可能であることを特徴とする請求項１に記載の回路。
【請求項３】
前記第１の容量手段の前記他端と前記第２の交流入力との間に接続された電圧セレクタスイッチを含むことを特徴とする請求項１又は請求項２に記載の回路。
【請求項４】
前記電圧セレクタスイッチは、前記整流手段に接続されていることを特徴とする請求項３に記載の回路。
【請求項５】
前記電圧セレクタスイッチは、前記交流電圧のマグニチュードを示す信号を受け取って該電圧セレクタスイッチの切換を制御するための手段を含むことを特徴とする請求項３又は請求項４に記載の回路。
【請求項６】
前記誘導手段は、前記第１の交流入力と第１の整流器入力との間に接続された第１の誘導子と、任意的に、前記第２の交流入力と第２の整流器入力との間に接続された第２の誘導子とを含むことを特徴とする請求項１から請求項５のいずれか１項に記載の回路。
【請求項７】
前記双方向スイッチは、第１の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」と、第２の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」とを含み、
前記第１及び第２のトランジスタのゲートは、前記制御信号を受け取るように配置され、該第１のトランジスタのソース／エミッタは、該第２のトランジスタのソース／エミッタに接続され、該第１のトランジスタのドレイン／コレクタは、前記第１の交流入力に接続され、該第２のトランジスタのドレイン／コレクタは、前記第２の交流入力に接続されている、
ことを特徴とする請求項１から請求項６のいずれか１項に記載の回路。
【請求項８】
前記双方向スイッチは、第１の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」と、第２の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」とを含み、
前記第１及び第２のトランジスタのゲートは、前記制御信号を受け取るように配置され、該第１のトランジスタのドレイン／コレクタは、該第２のトランジスタのドレイン／コレクタに接続され、該第１のトランジスタのソース／エミッタは、前記第１の交流入力に接続され、該第２のトランジスタのソース／エミッタは、前記第２の交流入力に接続されている、
ことを特徴とする請求項１から請求項６のいずれか１項に記載の回路。
【請求項９】
前記双方向スイッチは、一端が前記第１のバイポーラトランジスタの前記コレクタに接続され他端が該第１のバイポーラトランジスタの前記エミッタに接続された第１のダイオードと、一端が前記第２のバイポーラトランジスタの前記コレクタに接続され他端が第２のバイポーラトランジスタの前記エミッタに接続された第２のダイオードとを含むことを特徴とする請求項７及び請求項８に記載の回路。
【請求項１０】
交流電圧を受け取るための第１及び第２の交流入力と、
各々がそれぞれの交流入力に接続された第１及び第２の整流器入力と直流電圧を出力するための第１及び第２の整流器出力とを有する整流手段と、
前記整流器出力の間に接続されたエネルギ蓄積手段と、
前記交流入力の一方と前記整流器入力の対応する一方との間に接続された誘導手段と、
スイッチの切換を制御して前記整流手段を通じて前記誘導手段の充電及び放電を制御する制御信号を受け取る手段を有し、かつ前記第１及び第２の整流器入力に接続された双方向スイッチ手段と、
を含むことを特徴とする力率補正回路。
【請求項１１】
前記双方向スイッチ手段の切換を制御する前記制御信号は前記交流電圧のマグニチュードを示すことを特徴とする、請求項１から請求項１０のいずれか１項に記載の回路。
【請求項１２】
前記双方向スイッチ手段の切換を制御する前記制御信号は前記誘導手段を通って流れる電流を示すことを特徴とする、請求項１１に記載の回路。
【請求項１３】
直流電力を交流電源から負荷に供給する方法であって、
請求項１から請求項１２のいずれか１項に記載の回路を準備する段階と、
交流入力を電源に接続する段階と、
前記電源から出力される交流電圧のマグニチュードに従って双方向スイッチ手段の切換を制御する段階と、
を含むことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率補正回路に関する。
【背景技術】
【０００２】
多くの新しい製品の設計においては、汎用の電圧力率性能が要求される。公知の力率補正（ＰＦＣ）回路は、米国特許第４，６７７，３６６号で説明されている。図１を参照すると、この力率補正（ＰＦＣ）回路１０は、交流電源１４から受け取る本線交流電圧を正の正弦波電圧に変換するダイオードＤ１、Ｄ２、Ｄ３、及びＤ４から成るブリッジ整流器１２を含む。この電圧は、チョークＬ１、半導体スイッチ又はＭＯＳＦＥＴ（Ｍ１）、及びより高速な逆方向回復ダイオードＤ５から成る直流ブースタコンバータ１６に整流器１２によって供給される。作動時には、変化するゲート信号がスイッチＭ１に印加される。スイッチＭ１がゲート信号によってオンになると、電流パルスがチョークＬ１及びスイッチＭ１を通り、それによってチョークＬ１を充電する。スイッチＭ１がゲート信号によってオフになると、電流パルスは、チョークＬ１及びキャパシタバンクＣ１の値によって決まる期間にわたってチョークＬ１を通り続ける。スイッチＭ１がオフになると、電流は、ダイオードＤ５を通ってキャパシタバンクＣ１に入り、このキャパシタバンクは、電流の周期的パルスのエネルギを貯蔵し、負荷１８に対する滑らかな直流電圧に脈動直流電流を変換する。スイッチＭ１のデューティレシオを変えることにより、チョークＬ１を通る電流のパルスは、チョーク電流を本線交流電圧と同相の正弦波形に成形し、それによって力率１を維持することができる。
【０００３】
最大実効チョーク電流Ｉcoke_max_dcは、以下から推定することができる。
2007505598.tif 000003
ただし、Ｖoは、この回路の場合にはキャパシタバンクＣ１から出力される電圧Ｖc1と同じである出力電圧（例えば、４００Ｖ）、Ｐｏは、例えば１ｋＷである出力電力定格値、Ｖin_minは、本線電圧Ｖinの最小電圧（典型的に９０Ｖ）、ηは、一般的に約０．９５である直流ブースタ効率である。
出力電圧を所要のレベルに維持するために、スイッチＭ１の平均デューティレシオＤdcを以下の式（２）に従って選択する。
2007505598.tif 000004
すなわち、最大平均デューティレシオＤmaxは、Ｖo＝４００Ｖ及びＶin＝Ｖin_min＝９０Ｖ、Ｄdc_max＝０．７７５の時に最低本線入力電圧で発生する。
【０００４】
チョーク定格インダクタンスは、方程式（３）に示すように、デューティレシオ、入力本線電圧、スイッチ周波数ｆs、及び望ましいリップル電流Ｉrip（キャパシタバンクＣ１を出入りするエネルギ流れから生じる）から判断され、ここで、望ましいリップル電流は、Ｉchoke_max_dcの２０％とされている。
2007505598.tif 000005
Ｌchoke_dcは、ＶinがＶoの５０％である時に最大値Ｌchoke_max_dcになる。望ましいリップル電流を維持するために、チョークＬ１の定格インダクタンスは、Ｌchoke_max_dcでなければならない。
【０００５】
スイッチ周波数及びチョークインダクタンスが設定されると、本線リップル電流は、方程式（４）に示すように、Ｍ１がオンになった時にデューティレシオ及びチョーク間の入力本線電圧に比例する。
2007505598.tif 000006
リップル電流はまた、入力本線電圧Ｖinが出力電圧Ｖoの半分である時に最大値になる。
スイッチＭ１の最小実効電流は、方程式（５）によって与えられる。
2007505598.tif 000007
【０００６】
このようなＰＦＣ回路に関連したいくつかの問題がある。例えば、ブースタチョークサイズ、半導体スイッチ電流、及び本線リップル電流は、最小本線電圧に関係することが上述の方程式から明らかである。約９０Ｖという低い最小本線電圧では、得られる大きな本線リップル電流は、ＥＭＣ基準を満たすために相対的に大きいＥＭＣフィルタ要件と高い挿入損失をもたらし、得られる大きなスイッチ電流が、スイッチＭ１における電力損失を増大させる。整流器１２のダイオードＤ１からＤ４がチョーク充電及び放電経路にあるので、どの所定の時間にも３つの素子（Ｄ１、Ｄ４、及びＤ５、又は、Ｄ２、Ｄ３、及びＤ５）に電力損失があり、これによって、放熱板などを用いた消散を必要とする相対的に多量の熱が発生することになる。更に、低電圧入力時の平均デューティレシオが相対的に高く、これは、スイッチＭ１に相対的に大きな電力損失を引き起こす。
【０００７】
図２を参照すると、米国特許第６，４１１，５３５号は、チョーク経路内のダイオード数を少なくすることによって回路効率を大きくしようとするＰＦＣ回路３０を説明している。このＰＦＣ回路３０は、明らかなフルブリッジ整流器のない二重ブースタ変形である。本線が正の半サイクルにある時、すなわち、入力ｌ１での電圧が入力ｌ２よりも高い時には、チョークＬ１、スイッチＭ１、及びダイオードＤ３から成るブースタを作動させて交流電力を直流電力に変換する。ゲート信号１を使用して、最初に、Ｍ１をオンにしてダイオードＤｍ２を通じてチョークＬ１及びＬ２を充電する。次に、Ｍ１をオフにすると、その結果、チョークＬ１及びＬ２は、ダイオードＤ３及びＤｍ２を通じてコンデンサＣ１内により高い電圧及び電荷を誘導する。本線が負の半サイクルにある時、すなわち、ｌ１での電圧がｌ２の電圧よりも低い時には、チョークＬ２、スイッチＭ２、及びダイオードＤ４から成るブースタを作動させて交流電力を直流電力に変換する。ゲート信号２を使用して、Ｍ２をオンにしてＤｍ１を通じてチョークＬ１及びＬ２を充電する。Ｍ２をオフにすると、チョークＬ２及びＬ２は、より高い電圧を誘導してダイオードＤ４及びＤｍ１を通じてコンデンサＣ１を充電する。
【０００８】
上述の方程式（１）から（４）は、この回路に等しく適用可能である。これとは対照的に、図２のスイッチＭ１及びＭ２の実効電流定格値は、これらのスイッチの通電が本線サイクルの期間の半分に過ぎないので、方程式（５）によって与えられた定格値の７０％である。導電路には素子は２つしかないので、このＰＦＣ回路に関連した電力損失は、図１のＰＦＣ回路よりも低い。しかし、チョークサイズ、インダクタンス、及び本線リップル電流は、小さくすることはできない。
【０００９】
図３を参照すると、電力電子工学専門家会議２００１の紀要に掲載のＳｕ他著「単相ハーフブリッジインバータのための力率補正コンバータの比較研究」という名称の論文は、形態的構造が本線入力のレベルによって変更されるハーフブリッジブースタＰＦＣ回路４０を説明している。本線入力が１５０Ｖを上回った時、電圧セレクタスイッチＳ１は開状態である。本線正半サイクルにおいて、ｌ１の電圧がｌ２の電圧よりも高い時には、ゲート信号１を用いて、最初にスイッチＭ１をオンにしてダイオードＤ３を通じてＬチョークであるチョークを充電し、次にオフにし、それによってチョークは高電圧を誘導し、これは、直列接続のキャパシタバンクＣ１及びＣ２を充電し、ダイオードＤｍ２及びＤ３を通じて負荷に電力を供給する。負の半サイクルでは、ゲート信号Ｍ２を用いて、最初にスイッチＭ２をオンにしてダイオードＤ４を通じてチョークを充電し、次にオフにし、それによってチョークは、高い電圧を別の方向に誘導し、ダイオードＤ４及びＤｍ１を通じてキャパシタバンクＣ１及びＣ２を充電して電力を負荷に供給する。すなわち、Ｍ１又はＭ２をオンにした時に本線から負荷への電力移送はなく、コンデンサＣ１及びＣ２は、電力を負荷に供給する。
【００１０】
本線電圧が１５０Ｖを下回った時、電圧セレクタスイッチＳ１は閉状態になり、ハーフブリッジブースタを倍電圧ＰＦＣ回路に変える。その結果、キャパシタバンクＣ１及びＣ２の一方のみが各本線半サイクルで充電される。正の半サイクルにおいては、Ｍ１をオンにしてダイオードＤ３を通じてチョークを充電する。しかし、これは、キャパシタバンクＣ２にスイッチＳ１、本線、チョーク、及びスイッチＭ１を通じて放電させることになる。Ｍ１を次にオフにした時に、チョークは、高電圧を生成してキャパシタバンクＣ１を充電して電力を負荷に供給する。負の半サイクルにおいては、ゲート信号２を用いて、最初にＭ２をオンにしてダイオードＤ４を通じてチョークを充電する。しかし、これは、キャパシタバンクＣ１にスイッチＭ２、チョーク、本線、及びスイッチＳ１を通じて放電させることになる。次にスイッチＭ２をオフにした時に、チョークＬ１は、高電圧を生成し、これは、ダイオードＤｍ１を通じてキャパシタバンクＣ２を充電し、電力を負荷に供給する。
【００１１】
明らかに、この倍電圧回路は、キャパシタバンクがエネルギを本線に交互に放電して戻すという点で重大な欠点を有する。この問題を克服するために、この論文で提案していたのは、単一スイッチ倍電圧ブースタＰＦＣ回路の形態である図４に示すＰＦＣ回路５０である。この回路５０においては、回路４０の構造のハーフブリッジ倍電圧形態におけるコンデンサ放電問題を防止するために、直流リンク内に２つの余分なダイオードＤ５及びＤ６がある。
【００１２】
本線電圧が１５０Ｖよりも低い時には、スイッチＳ１は閉状態になる。正の半サイクルにおいては、スイッチＭ１をオンにし、本線にダイオードＤ１及びＤ４を通じてチョークＬ１に充電させる。コンデンサＣ２の放電路（スイッチＳ１、本線、チョークＬ１、及びスイッチＭ１を通じた）がダイオードＤ６によって遮断されると、キャパシタバンクＣ２は、負荷に放電することしかできない。スイッチＭ１をオフにすると、チョークＬ１上の誘導された高電圧は、Ｄ１、Ｄ５、及びＳ１を通じてキャパシタバンクＣ１を充電し、電力が負荷に供給される。負の半サイクルでは、最初にスイッチＭ１をオンにし、ダイオードＤ３及びＤ２を通じてチョークＬ１を充電する。キャパシタバンクＣ１の放電路（Ｍ１、チョークＬ１、本線、及びＳ１を通じた）がダイオードＤ５によって遮断されると、Ｃ１によってその貯蔵エネルギが負荷に放出される。次にＭ１をオフにした時に、チョークＬ１上の誘導された高電圧は、Ｓ１、Ｄ６、及びＤ２を通じてキャパシタバンクＣ２を充電し、電力を負荷に供給する。
【００１３】
本線入力が１５０Ｖよりも高い時には、電圧セレクタスイッチＳ１は開状態である。その結果、負の直流レール内にもう１つのダイオードがあってこれが回路の電圧降下及び電力損失を大きくする点を除いて、回路は、図１の直流ブースタ回路１０と同様に作動する。
本発明の少なくとも好ましい実施形態の目的は、これら及び他の問題を解決することである。
【００１４】
【特許文献１】米国特許第４，６７７，３６６号
【特許文献２】米国特許第６，４１１，５３５号
【発明の開示】
【００１５】
第１の態様では、本発明は、交流電圧を受け取る第１及び第２の交流入力と、交流入力の少なくとも一方に接続した整流手段と、整流手段間に並列に接続したエネルギ蓄積手段と、交流入力の一方と整流手段との間に接続した誘導手段と、スイッチの切換を制御して整流手段を通じて誘導手段の充電及び放電を制御する制御信号を受け取るための手段を有し、かつ整流手段に接続された双方向スイッチ手段とを含む力率補正回路を提供する。
【００１６】
好ましくは、エネルギ蓄積手段は、一端で整流手段に接続した第１の容量手段と、一端で第１の容量手段の他端に接続して他端で整流手段に接続した第２の容量手段とを含み、第１の容量手段の他端は、交流入力の一方に選択的に接続可能であるか又は接続されている。
回路は、好ましくは、第１の容量手段の他端と第２の交流入力との間に接続した電圧セレクタスイッチを含む。１つの構成においては、電圧セレクタスイッチは、整流手段に接続される。好ましくは、電圧セレクタスイッチは、交流電圧のマグニチュードを示す信号を受け取って電圧セレクタスイッチの切換を制御するための手段を含む。
【００１７】
好ましくは、誘導手段は、第１の交流入力と第１の整流器入力との間に接続した第１の誘導子と、任意的に、第２の交流入力と第２の整流器入力との間に接続した第２の誘導子とを含む。
１つの構成においては、双方向スイッチは、第１の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」と、第２の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」とを含み、第１及び第２のトランジスタのゲートは、制御信号を受け取るように配置され、第１のトランジスタのソース／エミッタは、第２のトランジスタのソース／エミッタに接続され、第１のトランジスタのドレイン／コレクタは、第１の交流入力に接続され、第２のトランジスタのドレイン／コレクタは、第２の交流入力に接続される。
【００１８】
代替的な構成においては、双方向スイッチは、第１の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」と、第２の電界効果トランジスタ又は「絶縁ゲートバイポーラトランジスタ」とを含み、第１及び第２のトランジスタのゲートは、制御信号を受け取るように配置され、第１のトランジスタのドレイン／コレクタは、第２のトランジスタのドレイン／コレクタに接続され、第１のトランジスタのソース／エミッタは、第１の交流入力に接続され、第２のトランジスタのソース／エミッタは、第２の交流入力に接続される。
双方向スイッチがバイポーラトランジスタを含む場合、好ましくは、双方向スイッチはまた、一端で第１のバイポーラトランジスタのコレクタに接続して他端で第１のバイポーラトランジスタのエミッタに接続した第１のダイオードと、一端で第２のバイポーラトランジスタのコレクタに接続して他端で第２のバイポーラトランジスタのエミッタに接続した第２のダイオードとを含む。
【００１９】
第２の態様では、本発明は、交流電圧を受け取る第１及び第２の交流入力と、各々がそれぞれの交流入力に接続した第１及び第２の整流器入力と直流電圧を出力するための第１及び第２の整流器出力とを有する整流手段と、整流器出力の間に接続したエネルギ蓄積手段と、交流入力の一方と整流器入力の対応する一方との間に接続した誘導手段と、スイッチの切換を制御して整流手段を通じて誘導手段の充電及び放電を制御する制御信号を受け取るための手段を有し、かつ第１及び第２の整流器入力に接続された双方向スイッチ手段とを含む力率補正回路を提供する。
【００２０】
第３の態様では、本発明は、直流電力を交流電源から負荷に供給する方法を提供し、本方法は、上述の回路を準備する段階と、交流入力を電源に接続する段階と、電源から出力される交流電圧のマグニチュードに従って、例えば誘導手段を通って流れる実効電流に従って、双方向スイッチ手段の切換を制御する段階とを含む。
ここで、本発明の好ましい特徴を単に例示的に添付図面を参照して以下に説明する。
【発明を実施するための最良の形態】
【００２１】
図５を参照すると、ＰＦＣ回路１００は、交流電圧を交流電源１０２から受け取る第１及び第２の交流入力ｌ１及びｌ２を含む。誘導子又はチョークＬ１は、その一端で交流入力ｌ１、及びその他端で整流器１０４の第１の入力１３に接続されている。任意的に、図５に示すように、第２の誘導子又はチョークＬ２は、その一端で交流入力ｌ２に及び整流器１０４の第２の入力１４に接続することができる。整流器１０４は、第１の整流器入力１３と第１の整流器出力Ｏ５との間に接続した第１のダイオードＤ１と、第２の整流器出力Ｏ６と第１の整流器入力１３との間に接続した第２のダイオードＤ２と、第２の整流器入力１４と第１の整流器出力Ｏ５との間に接続した第３のダイオードＤ３と、第２の整流器出力Ｏ６と第２の整流器入力１４との間に接続した第４のダイオードＤ４とから成る。
【００２２】
ＰＦＣ回路はまた、第１及び第２の整流器入力１３及び１４に接続した双方向スイッチ１０６を含む。図５に示す実施形態では、双方向スイッチは、好ましくは、第１の電界効果トランジスタ又はＭＯＳＦＥＴ（Ｍ１）と第２の電界効果トランジスタ又はＭＯＳＦＥＴ（Ｍ２）の形で２つの背合わせのスイッチＭ１を含む。ＭＯＳＦＥＴ（Ｍ１、Ｍ２）のゲートは、スイッチ入力１７及び１８の間に印加されるゲート制御信号を受け取るように配置される。以下で説明するように、この好ましい実施形態では、ゲート信号は、チョーク電流Ｉchokeによって提供することができる指示である本線交流電圧のマグニチュードに従って、双方向スイッチ１０６の切換を制御する。ＭＯＳＦＥＴ（Ｍ１）のソースは、ＭＯＳＦＥＴ（Ｍ２）のソースに接続される。ＭＯＳＦＥＴ（Ｍ１）のドレインは、第１の整流器入力１３に、従って第１の交流入力ｌ１に接続され、ＭＯＳＦＥＴ（Ｍ２）のドレインは、第２の整流器入力１４に、従って第２の交流入力ｌ２に接続される。図示の実施形態では、双方向スイッチ１０６は、ＭＯＳＦＥＴ（Ｍ１）のソースとドレインの間に接続した第１のダイオードＤｍ１と、ＭＯＳＦＥＴ（Ｍ２）のソースとドレインの間に接続した第２のダイオードＤｍ２とを含む。ダイオードＤｍ１及びＤｍ２は、トランジスタＭ１及びＭ２の本体ダイオードであり、物理的に別々のダイオードではないことに注意されたい。しかし、このようなダイオードは、双方向スイッチが「絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）」のような他の構成要素を用いて実施される場合には必要である。
【００２３】
回路１００はまた、第１及び第２の整流器出力Ｏ５及びＯ６の間に接続したエネルギ貯蔵器１０８を含む。図示の実施形態では、エネルギ貯蔵器１０８は、第１のコンデンサ又はキャパシタバンクＣ１と第２のコンデンサ又はキャパシタバンクＣ２とで構成され、第１及び第２のコンデンサＣ１及びＣ２は、端子Ｔ９を通じて直列に接続される。
端子Ｔ９は、スイッチＳ１を通じて第２の整流器入力ｌ４に接続される。好ましくは、スイッチＳ１は、第１及び第２のスイッチ入力ｌ１０及びｌｌ１を有する電圧セレクタスイッチであり、この入力は、入力ｌ１及びｌ２によって受け取られた本線交流電圧のマグニチュードを示す信号をその間で受け取るものであり、入力ｌ１０及びｌｌ１に入力される信号のマグニチュードは、端子Ｔ９と整流器入力ｌ４の間の経路の開閉を制御するものである。代替的に、スイッチＳ１は、手動で作動可能なスイッチ又はあらゆる他の適切な形式のスイッチとすることができる。
【００２４】
ＰＦＣ回路形態及びＰＦＣ回路１００の作動原理は、スイッチＳ１の開閉で変わる。高い方の本線入力では（例えば、１８０Ｖから２６５Ｖまでの範囲において）、スイッチＳ１は開状態になり、得られる同等の回路は、図６に示すように、フルブリッジ交流ブースタＰＦＣ回路の形態である。低い方の本線入力では（例えば、９０Ｖから１５０Ｖまでの範囲において）、スイッチＳ１は閉状態になり、得られる同等の回路は、図７に示すように、ハーフブリッジ倍電圧ＰＦＣ回路の形態である。これらの２つの回路の作動モードを別々に以下で説明する。
【００２５】
高電圧作動モード
図６を参照すると、ｌ１での電圧がｌ２よりも高い本線交流電圧の正の半サイクル中に、双方向スイッチ１０６を「オンに切り換える」ために、すなわち、ＭＯＳＦＥＴ（Ｍ１）を導電状態にしてチョークＬ１（及び任意的なチョークＬ２）をダイオードＤｍ２を通じて本線に接続することにより、適切なゲート信号が入力ｌ７及びｌ８の間に印加される。チョーク電流ｌchokeは、本線電圧のマグニチュードに比例して線形的に大きくなる。ｌchokeが所定のレベルになった時、ゲート信号は、ＭＯＳＦＥＴ（Ｍ１）を非導電状態にすることによって双方向スイッチを「オフに切り換える」ように変えられる。その後のチョーク電流の急激な減衰によってチョークＬ１間に誘導された大きな電圧は、本線電圧に重ね合わせされ、これは両方ともこの場合には直列に接続したコンデンサＣ１及びＣ２から成るエネルギ貯蔵器１０８を充電し、ダイオードＤ１及びＤ４を通じて、図５から図７までのＲｌｏａｄで示されている負荷に電力を供給する。
【００２６】
ｌ２の電圧がｌ１よりも高い本線入力電圧の負の半サイクルでは、双方向スイッチ１０６を「オンにする」ために、すなわち、ＭＯＳＦＥＴ（Ｍ２）を導電状態にしてダイオードＤｍ１を通じてチョークＬ１（及び任意的なチョークＬ２）を本線に接続することにより、適切なゲート信号が入力ｌ７及びｌ８の間に印加される。ここでもまた、チョーク電流ｌchokeは、本線電圧のマグニチュードに比例して線形的に大きくなる。ｌchokeが所定のレベルになった時、ゲート信号は、ＭＯＳＦＥＴ（Ｍ２）を非導電状態にすることによって双方向スイッチを「オフに切り換える」ように変えられる。その後のチョーク電流の急激な減衰によってチョークＬ１間に誘導された大きな電圧は、本線電圧に重ね合わせされ、これは、両方ともエネルギ貯蔵器１０８を充電し、ダイオードＤ３及びＤ２を通じて負荷に電力を供給する。
【００２７】
図６に示す回路の場合、最大チョーク電流ｌchoke_max_acは、以下から推定することができる。
2007505598.tif 000008
ただし、Ｐo及びηは、方程式（１）と同じ意味を有し、Ｖin_min1は、この高電圧作動モードにおける本線電圧Ｖinの最小電圧（典型的に１８０Ｖ）である。
平均デューティサイクルＤacは、以下の方程式（７）に従って選択される。
2007505598.tif 000009
ただし、Ｖoは出力電圧であり、これはまた、直列に接続したコンデンサＣ１及びＣ２から出力される電圧ＶC1+C2と同じである。最低本線入力電圧では、Ｖin＝Ｖin_min1＝１８０Ｖの時かつＶ0＝４００Ｖの時に、Ｄac_max＝０．５５である。
【００２８】
チョーク定格インダクタンスＬchoke_acは、方程式（８）に示すように、デューティレシオ、入力本線電圧、スイッチ周波数ｆs、及び望ましいリップル電流Ｉrip（直列に接続したコンデンサＣ１及びＣ２を出入りするエネルギの流れから生じる）から判断され、ここで、望ましいリップル電流は、ｌchoke_max_acの２０％になっている。
2007505598.tif 000010
【００２９】
Ｌchoke_acは、Ｖin_がＶoの５０％である時に最大Ｌchoke_max_acに達する。望ましいリップル電流を維持するために、チョークＬ１（又は、任意的にＬ１＋Ｌ２）の定格インダクタンスは、Ｌchoke_max_acでなければならない。
スイッチ周波数及びチョークインダクタンスを設定されると、本線リップル電流は、方程式（９）に示すように、双方向スイッチ１０６がオンになった時にデューティレシオとチョークＬ１間の入力本線電圧とに比例する。
2007505598.tif 000011
リップル電流はまた、入力本線電圧Ｖinが出力電圧Ｖoの半分である時に最大値に達する。
ＭＯＳＦＥＴ（Ｍ１及びＭ２）の最小実効電流は、方程式（１０）で与えられる。
2007505598.tif 000012
【００３０】
図６に戻ると、正及び負の半サイクル中に、チョークＬ１（及び、任意的なチョークＬ２）の充電路には、ダイオードはたった１つ（Ｄｍ１又はＤｍ２）しかなく、チョーク放電路には、ダイオードは２つ（Ｄ１及びＤ４、又は、Ｄ３及びＤ２）ある。これは、図２及び図３を参照して説明した従来技術の回路と同じである。これとは対照的に、図１を参照して説明した従来技術の回路においては、チョーク充電路には常に２つのダイオードがあり、チョーク放電路には３つのダイオードがある。更に、図４を参照して説明した従来技術の回路においては、チョーク充電路には常に２つのダイオードがあり、高電圧作動モードにおいては、チョーク放電路には４つのダイオードがある。すなわち、高電圧作動モードにおいては、ＰＦＣ回路１００は、それに付随して図１及び図４に示す従来技術の回路よりも小さい電力損失を有する。
【００３１】
低電圧作動モード
図７を参照すると、ｌ１での電圧がｌ２よりも高い本線交流電圧の正の半サイクル中に、双方向スイッチ１０６を「オンに切り換える」ために、すなわち、ＭＯＳＦＥＴ（Ｍ１）を導電状態にしてチョークＬ１（及び任意的なチョークＬ２）をダイオードＤｍ２を通じて本線に接続することにより、適切なゲート信号が入力ｌ７及びｌ８の間に印加される。チョーク電流ｌchokeは、本線電圧のサイズに比例して線形的に大きくなる。ｌchokeが所定のレベルになった時、ゲート信号は、ＭＯＳＦＥＴ（Ｍ１）を非導電状態にすることによって双方向スイッチを「オフに切り換える」ように変えられる。その後のチョーク電流の急激な減衰によってチョークＬ１間に誘導された大きな電圧は、本線電圧に重ね合わせされ、これは、両方ともキャパシタバンクＣ１を充電し、キャパシタバンクＣ２を通じて電力を負荷に供給する。導電路は、Ｌ１を通じてｌ１からｌ３まで、次にダイオードＤ１を通じてＯ５まで、次にＣ１及びＲｌｏａｄ（Ｃ２を通じて）の両方を通ってＴ９まで、次に閉状態のスイッチＳ１を通ってｌ４まで、最後にｌ２（及び任意的にＬ２）及び本線を通じてｌ１に戻る。
【００３２】
ｌ２の電圧がｌ１よりも高い本線交流電圧の負の半サイクル中に、双方向スイッチ１０６を「オンにする」ために、すなわち、ＭＯＳＦＥＴ（Ｍ２）を導電状態にしてダイオードＤｍ１を通じてチョークＬ１（及び任意的なチョークＬ２）を本線に接続することにより、適切なゲート信号が入力ｌ７及びｌ８の間に印加される。チョーク電流ｌchokeは、本線電圧のマグニチュードに比例して線形的に大きくなる。ｌchokeが所定のレベルになった時、ゲート信号は、ＭＯＳＦＥＴ（Ｍ２）を非導電状態にすることによって双方向スイッチを「オフに切り換える」ように変えられる。その後のチョーク電流の急激な減衰によってチョークＬ１間に誘導された大きな電圧は、本線電圧に重ね合わせされ、これは、両方ともキャパシタバンクＣ２を充電し、キャパシタバンクＣ１を通じて電力を負荷に供給する。導電路は、ｌ２からｌ４まで（任意的にＬ２を通じて）、次に閉状態のスイッチＳ１を通ってＴ９まで、次にＣ２及びＲｌｏａｄ（Ｃ１を通じて）の両方を通ってＯ６まで、次にダイオードＤ２を通じてｌ３まで、最後にｌ１、Ｌ１、及び本線を通じてｌ２に戻る。
【００３３】
図７に示す回路の場合、最大チョーク電流ｌchoke_max_dvは、以下から推定することができる。
2007505598.tif 000013
ただし、Ｐo及びηは、方程式（１）と同じ意味を有し、Ｖin_min2は、この低電圧作動モードにおける本線電圧Ｖinの最小電圧（典型的に９０Ｖ）である。
平均デューティサイクルＤdvは、以下の方程式（１２）に従って選択される。
2007505598.tif 000014
【００３４】
出力電圧であるＶoは、この回路においては、コンデンサＣ１及びＣ２の各々からの出力電圧ＶCの２倍である。最低本線入力電圧では、Ｖin＝Ｖin_min2＝９０Ｖの時かつＶ0＝２００Ｖの時に、Ｄdv_max＝０．５５である。
チョーク定格インダクタンスＬchoke_dvは、方程式（１３）に示すように、デューティレシオ、入力本線電圧、スイッチ周波数ｆs、及び望ましいリップル電流Ｉrip（コンデンサＣ１及びＣ２に出入りするエネルギの流れから生じる）から判断され、ここで、望ましいリップル電流は、ｌchoke_max_dvの２０％になっている。
2007505598.tif 000015
【００３５】
Ｌchoke_dvは、Ｖin_がＶCの５０％である時に最大Ｌchoke_max_dvに達する。望ましいリップル電流を維持するために、チョークＬ１（又は任意的にＬ１＋Ｌ２）の定格インダクタンスは、Ｌchoke_max_acでなければならない。
スイッチ周波数及びチョークインダクタンスが設定されると、本線リップル電流は、方程式（１４）に示すように、双方向スイッチ１０６がオンになった時にデューティレシオとチョーク間の入力本線電圧とに比例する。
2007505598.tif 000016
リップル電流はまた、入力本線電圧ＶinがＶCの半分である時に最大値に達する。
ＭＯＳＦＥＴ（Ｍ１及びＭ２）の最小実効電流は、方程式（１５）で与えられる。
2007505598.tif 000017
【００３６】
すなわち、図１及び図２を参照して説明した従来技術の回路（低電圧範囲で作動する時）と比較すると、ＰＦＣ回路１００は、低電圧範囲で作動する時にいくつかの利点を有する。第１に、ＰＦＣ回路１００は、Ｖinの値のある一定の範囲にわたって平均デューティレシオが小さくなっており（図８を参照）、これは、制御システムに関する動的応答要件を緩和するものである。第２に、ＰＦＣ回路１００は、チョークインダクタンスを小さくすることを可能にし（図９を参照）、チョークの小型化及び低コスト化となっている。更に、ＰＦＣ回路１００は、Ｖinの値のある一定の範囲にわたって本線リップル電流が小さくなっており（図１０を参照）、これによって高周波高調波電流、伝導性放出汚染、及びＭＯＳＦＥＴ電流定格値がほぼ半減される。これらは、ＥＭＣフィルタサイズの小型化、挿入損失及び減衰の低減、及び、デューティレシオ及びリップル電流が小さくなることによるＭＯＳＦＥＴ伝導損及び切換損の低減をもたらすものである。
【００３７】
更に、正及び負の半サイクル中に、チョークＬ１（及び、任意的にチョークＬ２）の充電路には、ダイオードはたった１つしかなく（Ｄｍ１又はＤｍ２）、チョーク放電路には、ダイオードは１つ（Ｄ１又はＤ２）がある。また、図３を参照して説明した従来技術の回路とは異なって、不要なコンデンサ放電に付随する問題はない。図４を参照して説明した従来技術の回路を倍電圧モードで作動させた時には、チョーク充電路とチョーク放電路の両方には２つのダイオードがあり、従って、低電圧作動モードにおいては、ここでもまた、ＰＦＣ回路１００は、それに付随する電力損失が図１及び図４に示す従来技術の回路よりも小さい。その結果、システムの熱管理要件は、それほど苛酷なものではなく、従って、小型の放熱板又はファンが必要なだけである。
【００３８】
これらの利点により、ＰＦＣ回路１００は、図１、図２、及び図３に示すＰＦＣ回路よりも広い持続可能な出力電圧範囲を提供し、特に低電圧入力範囲においては、これらの３つの公知のＰＦＣ回路と同じ半導体スイッチ素子定格でより高い出力電力に増大させることができる。ＰＦＣ回路は、広い単相汎用電圧範囲において、付加的なコストを生じることなく、均一の出力電力定格を維持することができる。これらは、次に、より小さな定格の経済的な素子を用いて大型の電力ＰＦＣ機器を作製する機会を提供することができる。ＰＦＣ１００回路は、力率や高調波及び放出性能を劣化することなく、より低い本線入力で、約３０％低いより低い周波数で切り換えることができると考えられる。これは、システムの全体的効率及び運転経費を更に改善することができる。
更に、図１に示す従来技術の回路には、入力電流が相対的に大きく、導電デューティレシオが大きく、ブースト電圧比が高いために、低めの本線入力電圧で作動させた時に悪名高い熱暴走の問題がある。これらの問題は、ＰＦＣ回路１００では大幅に軽減されているか又は克服されている。
【００３９】
直流リンクにおける電解コンデンサは、システム寿命においては最も弱い部分である。単一のより高い電圧のコンデンサに取って代わる２つのより低い電圧の二重キャパシタンスコンデンサを使用すると、システム寿命が延びることになる。高周波ＰＦＣチョークは、全てのＰＦＣ回路において最も広大で嵩がありかつ重要な受動的部分であり、その寿命は、リップル電流が大きいほど引き起こされる銅及び鉄の損失が大きく温度上昇が大きいので、本線リップル電流の影響を大きく受ける。ＰＦＣ１００は、本線リプルをほぼ半減し、従って、チョークに対する電力損失を低減し、その有効寿命を延ばすものである。図１、図２、及び図３に示す従来技術の回路の場合、単一のスイッチ及びダイオード素子に対する高い電圧、電流、及び熱応力が、より大きな信頼性及び性能に関する懸念をもたらす最悪の作動条件は、最低本線入力電圧時である。これらの懸念は、ＰＦＣ回路１００では回路形態の変更によって大幅に軽減されており、その結果、信頼性及び性能が向上している。
【００４０】
以上の内容は、本発明の一実施形態を表すものであり、その他のものは、本明細書に記載の特許請求の範囲によって規定される本発明の真の範囲から逸脱することなく、当業者に疑いもなく想起されることは理解されるものとする。
例えば、図７を参照して上述した回路形態に関して、ダイオードＤ３及びＤ４は、回路の様々な充電路及び放電路のいかなる部分も形成するものではない。従って、図１１に示すように、本線交流電圧がより低い電圧範囲にある時には、これらのダイオードをＰＦＣ回路から全て省略することが可能である。
【００４１】
図５から図７までに示す回路においては、双方向スイッチ１０６は、図１２（ａ）でも示すように、「Ｎ  ＭＯＳＦＥＴ」共通ソース双方向スイッチによって具現化される。しかし、双方向スイッチ１０６の代わりに、図１２（ｂ）から図１２（ｆ）に示す双方向スイッチ１０６ａから１０６ｅのいずれかを使用することができるであろう。図１２（ｂ）は、「Ｎ  ＭＯＳＦＥＴ」共通ドレイン双方向スイッチ１０６ａを示し、図１２（ｃ）は、ＩＧＢＴ共通エミッタ双方向スイッチ１０６ｂを示し、図１２（ｄ）は、ＩＧＢＴ共通コレクタ双方向スイッチ１０６ｃを示し、図１２（ｅ）は、「Ｐ  ＭＯＳＦＥＴ」共通ソース双方向スイッチ１０６ｄを示し、図１２（ｆ）は、「Ｐ  ＭＯＳＦＥＴ」共通ドレイン双方向スイッチ１０６ｅを示している。これらのスイッチの作動は、当業者には公知であり、ここではこれ以上の説明は省略する。フルダイオードブリッジ型双方向スイッチのような他の適切な双方向スイッチは、当業者には容易に明らかであろう。
【００４２】
まとめとして、力率補正回路は、交流電圧を受け取る第１及び第２の交流入力ｌ１及びｌ２を含む。整流器１０４は、各々がそれぞれの交流入力ｌ１及びｌ２に接続した第１及び第２の整流器入力ｌ３及びｌ４と、直流電圧を出力するための第１及び第２の整流器出力Ｏ５及びＯ６とを有する。２つのキャパシタバンクＣ１及びＣ２は、整流器出力Ｏ５及びＯ６の間に直列に接続される。チョークＬ１は、交流入力ｌ１と整流器入力ｌ３の間に接続される。双方向スイッチ１０６は、整流器入力ｌ３及びｌ４に接続され、整流器１０４を通じてチョークＬ１の充電及び放電を制御するために、双方向スイッチ１０６の切換を制御する制御信号を受け取る。２つのキャパシタバンクＣ１及びＣ２の間の中間点は、交流電圧のマグニチュードに従って交流入力ｌ２に選択的に接続可能である。
【図面の簡単な説明】
【００４３】
【図１】公知の直流ブースタＰＦＣ回路を示す図である。
【図２】公知の双子交流ブースタＰＦＣ回路を示す図である。
【図３】公知のハーフブリッジ交流ブースタＰＦＣ回路を示す図である。
【図４】公知のフルブリッジ単一スイッチ交流ブースタＰＦＣ回路を示す図である。
【図５】ＰＦＣ回路の実施形態を示す図である。
【図６】スイッチＳ１が開状態である図５の回路の形態を示す図である。
【図７】スイッチＳ１が閉状態である図５の回路の形態を示す図である。
【図８】図１及び図５のＰＦＣ回路に対する入力交流電圧による平均デューティレシオの変動を示すグラフである。
【図９】図１及び図５のＰＦＣ回路に対する入力交流電圧によるチョークインダクタンスの変動を示すグラフである。
【図１０】図１及び図５のＰＦＣ回路に対する入力交流電圧による本線リップル電流の変動を示すグラフである。
【図１１】スイッチＳ１が閉状態である図５の回路の代替的な形態を示す図である。
【図１２（ａ）】図５の回路の双方向スイッチの様々な代替的な構成の１つを示す図である。
【図１２（ｂ）】図５の回路の双方向スイッチの様々な代替的な構成の１つを示す図である。
【図１２（ｃ）】図５の回路の双方向スイッチの様々な代替的な構成の１つを示す図である。
【図１２（ｄ）】図５の回路の双方向スイッチの様々な代替的な構成の１つを示す図である。
【図１２（ｅ）】図５の回路の双方向スイッチの様々な代替的な構成の１つを示す図である。
【図１２（ｆ）】図５の回路の双方向スイッチの様々な代替的な構成の１つを示す図である。
【符号の説明】
【００４４】
１００  ＰＦＣ回路
１０４  整流器
１０６  双方向スイッチ
１０８  エネルギ貯蔵器
Ｃ１、Ｃ２  キャパシタバンク
Ｌ１、Ｌ２  チョーク
【図１】
2007505598.tif 000018
【図２】
2007505598.tif 000019
【図３】
2007505598.tif 000020
【図４】
2007505598.tif 000021
【図５】
2007505598.tif 000022
【図６】
2007505598.tif 000023
【図７】
2007505598.tif 000024
【図８】
2007505598.tif 000025
【図９】
2007505598.tif 000026
【図１０】
2007505598.tif 000027
【図１１】
2007505598.tif 000028
【図１２Ａ】
2007505598.tif 000029
【図１２Ｂ】
2007505598.tif 000030
【図１２Ｃ】
2007505598.tif 000031
【図１２Ｄ】
2007505598.tif 000032
【図１２Ｅ】
2007505598.tif 000033
【図１２Ｆ】
2007505598.tif 000034
【国際調査報告】
2007505598.tif 000035
2007505598.tif 000036