(57)【要約】箔シート（３０）を供給するステップと、箔シートの第１の面上に半田（３２）の層を形成するステップとを含む集積回路ダイ（１２）を実装するための方法。集積回路ダイの第１の面は箔シート上の半田に取り付けられる。ダイの第１の面は、その上に金属層（３４）を有し、ダイの対向する第２の面はボンディング・パッド（１４）を含む。ボンディング・パッドは、ワイヤ（１６）により箔シート上の半田に電気的に接続している。ダイ、電気接続、および箔シートの第１の面は、モールド・コンパウンド（２０）により封止される。箔シートは、ダイおよびワイヤから分離され、それによりパッケージ集積回路（１０）が形成される。
2007531270.tif 000002
【特許請求の範囲】
【請求項１】
集積回路ダイを実装するための方法であって、
箔シートを供給するステップと、
前記箔シートの第１の面上に半田の層を形成するステップと、
集積回路ダイの第１の面を前記箔シート上の半田に取り付けるステップであって、前記ダイの第１の面がその上に金属層を含み、前記ダイの対向する第２の面が複数のボンディング・パッドを含むステップと、
前記ボンディング・パッドを複数のワイヤにより前記箔シート上の半田に電気的に接続するステップと、
モールド・コンパウンドにより前記ダイ、前記電気接続および前記箔シートの第１の面を封止するステップと、
前記箔シートを前記ダイおよび前記複数のワイヤから分離し、それによりパッケージ集積回路を形成するステップとを含む集積回路ダイを実装するための方法。
【請求項２】
前記箔シートが裸金属シートを含む請求項１に記載の集積回路を実装するための方法。
【請求項３】
前記金属シートが、銅およびアルミニウムの一方を含む請求項２に記載の集積回路を実装するための方法。
【請求項４】
前記半田が、スクリーン印刷工程により前記箔シート上に形成される請求項１に記載の集積回路を実装するための方法。
【請求項５】
前記半田層が、約０．１ｍｍの厚さを有する請求項４に記載の集積回路を実装するための方法。
【請求項６】
前記ダイ取り付けステップの後で、第１のリフロー工程を行うステップをさらに含む請求項１に記載の集積回路を実装するための方法。
【請求項７】
前記第１のリフロー工程が前記半田を溶かし、それにより前記ダイを前記箔シートに固定する請求項６に記載の集積回路を実装するための方法。
【請求項８】
前記複数のワイヤが、ワイヤ・ボンディング工程により、前記ボンディング・パッドおよび前記半田に取り付けられる請求項１に記載の集積回路を実装するための方法。
【請求項９】
前記ワイヤ・ボンディング工程がボール・ボンディング工程を含む請求項１に記載の集積回路を実装するための方法。
【請求項１０】
押しつぶされたボール・ボンドが前記箔シート上に形成され、前記ボール・ボンドが約０．２５ｍｍの直径を有する請求項９に記載の集積回路を実装するための方法。
【請求項１１】
前記ワイヤが、約５０μｍ〜約１００μｍの直径を有する請求項１に記載の集積回路を実装するための方法。
【請求項１２】
前記箔シートが、第２のリフロー工程により前記ダイおよび前記ワイヤから分離される請求項１に記載の集積回路を実装するための方法。
【請求項１３】
前記半田の一部が、前記箔シートをそこから分離した後で、前記ワイヤおよび前記ダイに付着したままである請求項１に記載の集積回路を実装するための方法。
【請求項１４】
前記２つ以上のダイが前記箔シートに取り付けられ、前記ダイおよび前記ワイヤから前記箔シートを分離した後で、前記各ダイに接続している前記ダイおよび前記ワイヤが相互に分離して、そのため複数のパッケージ・デバイスが実質的に同時に形成される、請求項１に記載の集積回路を実装するための方法。
【請求項１５】
複数の集積回路パッケージを形成するための方法であって、
金属箔シートを供給するステップと、
スクリーン印刷工程により前記箔シートの第１の面上に高温半田の層を形成するステップと、
複数の集積回路ダイの第１の面を前記箔シート上の半田に取り付けるステップであって、前記各ダイの第１の面がその上に金属層を含み、前記各ダイの対向する第２の面が複数のボンディング・パッドを含むステップと、
前記複数の集積回路ダイを前記金属箔に固定するために第１のリフロー工程を行うステップと、
ワイヤ・ボンディング工程により複数のワイヤで前記ボンディング・パッドを前記箔シートに電気的に接続するステップであって、前記ワイヤの第１の端部が前記ボンディング・パッドに取り付けられ、前記ワイヤの第２の端部が前記箔シートに取り付けられるステップと、
モールド・コンパウンドで前記集積回路ダイ、前記電気接続、および前記箔シートの第１の面を封止するステップと、
第２のリフロー工程により前記集積回路ダイ、前記複数のワイヤの第２の端部、および前記モールド・コンパウンドから前記箔シートおよび前記半田層を分離するステップであって、前記半田層の一部だけが前記ダイおよび前記複数のワイヤの第２の端部から除去されるステップと、
前記封止集積回路ダイの他のものから前記封止集積回路ダイおよびそこに接続している前記ワイヤを分離し、それにより複数のパッケージ集積回路を形成するステップとを含む複数の集積回路パッケージを形成するための方法。
【請求項１６】
押しつぶされたボール・ボンドが前記箔シート上に形成され、前記ボール・ボンドが約０．２５ｍｍの直径を有する請求項１５に記載の集積回路を実装するための方法。
【請求項１７】
前記分離ステップが、隣接する封止ダイから前記封止ダイを鋸で個別に切断するステップを含む請求項１５に記載の複数の集積回路パッケージを形成するための方法。
【請求項１８】
マルチ・チップ・モジュールを形成するための方法であって、
金属箔のシートを供給するステップと、
スクリーン印刷工程により前記箔シートの第１の面上に高温半田の層を形成するステップと、
前記箔シート上の半田に少なくとも２つの集積回路ダイの第１の面を取り付けるステップであって、前記各ダイの第１の面がその上に金属層を含み、前記各ダイの対向する第２の面が複数のボンディング・パッドを含むステップと、
前記少なくとも２つの集積回路ダイを前記金属箔に固定するために第１のリフロー工程を行うステップと、
第１のワイヤ・ボンディング工程により複数の第１のワイヤで、前記少なくとも２つの各ダイのボンディング・パッドの第１の部分を前記箔シートに電気的に接続するステップであって、前記第１のワイヤの第１の端部が前記ボンディング・パッドに取り付けられ、前記第１のワイヤの第２の端部が前記箔シートに取り付けられるステップと、
第２のワイヤ・ボンディング工程により複数の第２のワイヤで、前記ダイの第１のダイのボンディング・パッドの第２の部分を、前記ダイの第２のダイのボンディング・パッドの第２の部分に接続することにより相互に前記少なくとも２つのダイを電気的に接続するステップと、
モールド・コンパウンドにより前記少なくとも２つの集積回路ダイ、前記電気接続および前記箔シートの第１の面を封止するステップと、
第２のリフロー工程により前記少なくとも２つの集積回路ダイ、前記複数の第１のワイヤの第２の端部、および前記モールド・コンパウンドから前記箔シートおよび前記半田層を分離するステップであって、前記半田層の一部だけが前記少なくとも２つのダイおよび前記複数のワイヤの第２の端部から除去されるステップとを含むマルチ・チップ・モジュールを形成するための方法。
【請求項１９】
隣接する封止ダイから前記封止ダイを個別に鋸で切断するステップをさらに含む請求項１８に記載のマルチ・チップ・モジュールを形成するための方法。
【請求項２０】
受動デバイスを前記箔シート上の半田に取り付けるステップと、
前記受動デバイスを前記少なくとも２つのダイの少なくとも一方に電気的に接続するステップであって、前記受動デバイスが前記モールド・コンパウンドにより封止されるステップとをさらに含む請求項１８に記載のマルチ・チップ・モジュールを形成するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の実装に関し、特にランド・グリッド・アレイ（ＬＧＡ）パッケージ・デバイスの改良された製造方法に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）ダイは、シリコン・ウェハのような半導体ウェハ上に形成される小型のデバイスである。リードフレームは、通常、ウェハから切断されたＩＣダイを支持するパドルを含む金属フレームである。リードフレームも、外部からの電気接続を提供するリード・フィンガーを有する。すなわち、ダイはダイ・パドルに取り付けられ、次に、ダイのボンディング・パッドが外部からの電気接続を提供するために、ワイヤ・ボンディングまたはフリップ・チップ・バンピングを介してリード・フィンガに接続される。ダイおよびワイヤ・ボンドまたはフリップ・チップ突起を保護材料で封止すると、パッケージができる。パッケージ・タイプにより、外部からの電気接続は、薄型小型パッケージ（ＴＳＯＰ）でのようにそのまま使用することができるし、またはボール・グリッド・アレイ（ＢＧＡ）用の球状半田ボールを取り付ける場合のようにさらに処理される場合もある。これらの端末点により、ダイをプリント回路基板のような他の回路に電気的に接続することができる。しかし、化学エッチングおよびエッチ・バックのようなステップを必要とする場合には、リードフレームを形成し、デバイスを実装するのはコストが高く、時間がかかる恐れがある。
【０００３】
事実上、すべての電子デバイスは、パッケージＩＣを使用していて、常により小型でより強力なデバイスが要求されているので、パッケージのサイズを小さくすることは非常に望ましいことである。ＬＧＡパッケージの場合は、ボール・グリッド・アレイ（ＢＧＡ）パッケージの一部である半田ボールを除去することにより高さを低くすることができる。半田ボールでプリント回路基板（ＰＣＢ）にパッケージ・デバイスを取り付ける代わりに、ＬＧＡパッケージは、ソケットによりＰＣＢに取り付けられる。最近、ＬＧＡパッケージは、基板に適用された半田によりリフロー装着される。信頼性を低減しないでパッケージの高さを低くすることができるので、ＬＧＡパッケージが、携帯電話、デジタル・カメラ、携帯情報端末（ＰＤＡ）等のような多くの電子デバイス用に盛んに使用されている。さらに、ＬＧＡパッケージは、より小さなパッケージでピン数を増やすことができる。同時に、ＩＣからパッケージ・パッドへの電路が短くなる。
【０００４】
それ故、ＬＧＡパッケージ・デバイスのコストの安価な製造方法の開発が待望されている。
【発明を実施するための最良の形態】
【０００５】
添付の図面を参照すれば、本発明の好ましい実施形態の下記の詳細な説明をよりよく理解することができるだろう。図面に示す本発明は例示としてのものであって、本発明はこれに限定されない。図面中、類似の参照番号は類似の要素を示す。
【０００６】
添付の図面に関連して以下に記載する詳細な説明は、本発明の現在の好ましい実施形態を説明するためのものであって、本発明を実行することができる唯一の形を示すものではない。本発明の精神および範囲内に含まれる異なる実施形態により同じまたは等価の機能を達成することができることを理解されたい。
【０００７】
本発明は、集積回路ダイを実装するための方法を提供する。該方法は、
箔シートを供給するステップと、
箔シートの第１の面上に半田の層を形成するステップと、
集積回路ダイの第１の面を箔シート上の半田に取り付けるステップであって、ダイの第１の面がその上に金属層を含み、ダイの対向する第２の面が複数のボンディング・パッドを含むステップと、
ボンディング・パッドを複数のワイヤにより箔シート上の半田に電気的に接続するステップと、
モールド・コンパウンドによりダイ、電気接続および箔シートの第１の面を封止するステップと、
箔シートをダイおよび複数のワイヤから分離し、それによりパッケージ集積回路を形成するステップとを含む。
【０００８】
本発明の他の実施形態の場合には、複数のダイを箔シート上の半田に取り付け、複数のダイを半田に電気的に接続し、すべてのダイを封止し、次に、封止ダイを相互におよび箔シートから分離することにより、複数のパッケージ集積回路が上記方法により実質的に同時に形成される。
【０００９】
本発明の他の実施形態の場合には、マルチ・チップ・モジュールは上記方法により形成される。
図１を参照すると、この図は、本発明のある実施形態により形成したパッケージ半導体デバイス１０の拡大断面図である。パッケージ・デバイス１０は、複数のボンディング・パッド１４を有する上面を有するシリコン・ウェハから切り取ったような集積回路ダイ１２を備える。ボンディング・パッド１４は、それに取り付けられているワイヤ１６を有する。より詳細に説明すると、ワイヤ１６の第１の端部は、各ボンディング・パッド１４に接続していて、第２の端部はボール１８が形成されている共通の面（パッケージの底面）に延びる。以下にさらに詳細に説明するように、ボール１８はワイヤ・ボンディング工程の一部として形成される。ダイ１２、電気接続、ワイヤ１６、およびボール１８の少なくとも頂部は、モールド・コンパウンド２０によりカバーされているか、封止されている。ダイ１２およびボール１８の底面は、ダイ１２およびボール１８をプリント回路基板（図示せず）に接続することができる半田２２の薄い層でコーティングされる。ワイヤ１６が接続するボール１８は、当業者であれば周知のように、ダイ１２および基板またはプリント回路基板へ／からデータ、電力およびアース信号を供給するために使用される。ダイ１２が取り付けられる半田２２は、ダイ１２から熱を伝導することができ（すなわち熱管理をすることができ）、基板レベルの半田接合の強度を増大する。
【００１０】
集積回路ダイ１２は、デジタル信号プロセッサ、特種用途向け回路等のような任意のタイプの回路であってもよい。このような回路は当業者にとって周知のものである。ワイヤ１６は、パッケージ集積回路に共通であり、当業者にとって周知のタイプのものである。ワイヤ１６は導電性材料からできていて、そのため電気信号が通過することができる。導電性材料は、銅または金またはその合金のような金属であってもよく、約５０〜１００μｍの直径を有することができる。他の材料からできていて、異なる直径を有するワイヤもこの目的に適している。
【００１１】
図２Ａ〜図２Ｅおよび図３を参照しながら、パッケージ・デバイス１０の形成方法について以下に説明する。図２Ａは、箔シート３０の第１の面上に配置される半田３２の層を有する箔シート３０を示す拡大断面図である。箔シート３０は、銅またはアルミニウムのような金属の比較的平坦な裸のシートを含む。このような箔シートは、市販されていて、当業者にとって周知のものである。半田３２の層は、箔シート３０上に高温半田ペースト層をスクリーン印刷することにより箔シート３０上に形成される。半田３２の層の厚さは約０．１ｍｍである。好適には、半田３２は、リフロー温度が約３１０℃である９７％／２％／１％のＰｂ／Ａｇ／Ｓｎ半田のような約２５０℃〜約３００℃の範囲内のリフロー温度を有する高温半田ペーストであることが好ましい。ステンレス鋼ステンシルのようなステンシルを使用することにより、半田３２の層が箔シート３０の所定の領域上に形成される。パッケージ集積回路デバイスを形成する工程の流れ図である図３の場合には、ステップ５０は箔シート３０の供給を示し、ステップ５２は箔シート上の半田３２の層の形成を示す。
【００１２】
１つまたは複数の集積回路ダイ１２が半田３２により箔シート３０に取り付けられる。より詳細に説明すると、集積回路ダイ１２の第１の面が半田３２の層上に置かれる。半田が固体化する前にダイ１２を半田３２上に置いた場合には、ダイ１２を箔シート３０に取り付けるために標準ピック・アンド・プレイス装置を使用することができる。箔シート３０上の半田３２へのダイ１２の取り付けを簡単にするために、ダイ１２の底面は金属層３４を含む。圧力下で湿式研磨によりウェハの背面が研磨されるバックラップにより、ダイ１２に金属層３４を取り付けることができる。次に、金のような金属が、スパッタリングによりウェハの背面に堆積される。このような背面の金属化は、ダイの取り付けを簡単にするものとして当業者とって周知のものである。ダイ１２の上面は複数のボンディング・パッド１４を含む。
【００１３】
図３の場合には、ステップ５４がダイの取り付けを示す。次にステップ５６において、第１のリフロー工程が行われる。この場合、箔シート３０はリフロー・オーブンを通過する。オーブン内の熱が半田ペースト３２を溶かし、半田がダイ１２の面上にクリープし、フィレット３６を形成し、ダイ１２を箔シート３０に固定する。
【００１４】
ここで図３および図２Ｂを参照すると、第１のリフロー工程５６の後で、ワイヤ・ボンディング・ステップ５８が行われ、その場合、ボンディング・パッド１４を箔シート３０に接続するワイヤ１６が取り付けられる。ワイヤ１６は、ボンディング・パッド１４を箔シート３０上の半田３２に電気的に接続する。当業者であれば理解することができると思うが、半田３２は、ダイ１２を収容するためのこれらの場所、およびこの例の場合にはランド・グリッド・アレイのためのものであるパッケージ・デバイス１０の入力および出力のために形成されている場所のような箔シート３０の所定の場所にすでに形成されている（図４参照）。好適なワイヤ・ボンディング工程は、ボール・ボンディング工程である。周知のボール・ボンディング工程中、ワイヤは毛細管内に保持され、ワイヤの先端に小さなボールを形成するために電気スパーク（ＥＦＯ）を使用する。本発明の場合、ワイヤ１６の加熱された先端は、箔シート３０上の半田３２内に押し込まれる。ワイヤ１６の先端は高温であるために、軟らかであり、そのため箔シート３２上に押しつぶされたボール３８が形成される。ダイ１２の電気的要件により種々のゲージ・ワイヤを使用することができる。典型的なワイヤ・サイズは約５０μｍ〜約１００μｍである。７５μｍゲージ・ワイヤの場合には、押しつぶされたボール・ボンドは約０．２５ｍｍの直径を有する。さらに、平箔シートを使用しているので、ボール３８は実質的に平坦な底面を有する。回路Ｉ／Ｏの数は、ワイヤ１６およびボール３８の数を決定するために使用される。
【００１５】
ワイヤ・ボンディング工程５８を行った後で、ダイ１２、電気接続、ワイヤ１６およびボール３８の一部が、集積回路の実装業界では周知のように、好適にはプラスチック材料で封止される。図２Ｃおよび図３の場合には、ステップ６０は、モールド・コンパウンド２０が、ダイ１２、ワイヤ１６および半田３２の層および箔シート３０の上面上に形成される封止ステップを示す。好適なモールド・コンパウンド２０は、半導体の実装の際に使用する通常の市販のエポキシ・モールディング・コンパウンドである。図２Ｃは、その上に封止剤２０を有する箔シート３０である。この段階で、封止剤２０は箔シート３０の一方の面全体をカバーする。
【００１６】
封止ステップ６０の後で、ダイ１２およびワイヤ１６から箔シート３０を分離するために第２のリフロー工程６２が行われる。図２Ｄは、箔シート３０および封止ダイ１２およびワイヤ１６から分離中の半田３２の層の一部を示す。第２のリフロー工程６２により、金属箔３０上の半田３２が平滑になり、エポキシ・モールド・コンパウンド２０と金属箔３０の間の界面が弱くなり、それによりモールド・コンパウンド２０から箔シート３０を取り外すのが容易になる。箔シート３０を分離した後でも、半田３２の一部がワイヤ１６およびダイ１２に付着したままであることに留意されたい。
【００１７】
典型的な実装工程の場合、複数のデバイスを実質的に同時に実装するので、箔シート３２を取り外した後で、封止ダイ１２および各ダイに接続しているワイヤ１６は、個別分離ステップ６４中に複数のパッケージ・デバイス１０が実質的に同時に形成されるように相互に分離する。図２Ｅは、個別分離後の３つの個々のデバイス１０を示す。周知の鋸による個別分離工程を使用することが好ましい。図４は、本発明の方法により形成したパッケージ・デバイス１０の拡大底面斜視図である。
【００１８】
鋸による個別切断工程６４の前に、そうしたい場合には、電気機能試験を行うことができる。封止デバイスのすべてのＩ／Ｏ端子は、実装工程中ずっと分離したままなので、ストリップの形で電気試験を行うことができる。そのため試験器の使用が改善され、工程またはコストを追加しなくても並行して試験を行うことができる。
【００１９】
パッケージ・デバイス１０の高周波電気性能は改善される。何故なら、ＩＣ１２から基板への信号経路が短くなるからである。さらに、システム基板のたわみによる応力破壊への半田接合の強度を増大することによりシステムの信頼性が改善する。ＲＦ性能が改善し、機械応力破壊への強度が改善するのは、携帯電話ハンドセット・メーカーにとって重要な問題である。
【００２０】
本発明は、また、マルチ・チップ・モジュール（ＭＣＭ）、システム・イン・パッケージ（ＳＩＰ）および積層ダイ・デバイスを形成するために使用することができる。図５は、上記方法により形成した２つの集積回路４２および受動デバイス４４を含むマルチ・チップ・デバイス４０を示す。回路４２および受動デバイス４４は、ワイヤ４６により接続している。回路４２および４４およびワイヤ４６は、モールド・コンパウンド４８により封止されている。すでに説明したように、少量の半田が、ワイヤ４６の端部のところに形成された押しつぶされたボールの上および回路４２および４４の下に残る。
【００２１】
図の実施形態の場合には、パッケージ・デバイスは、露出したダイ・タイプのデバイスであるが、ヒート・シンクを含み、そのヒート・シンクが露出しているパッケージ・デバイスに本発明を適用することができる。このような場合、ダイ１２は、銅のような金属でできているダイ・パドルの一方の面に取り付けられ、ダイ・パドルの他方の面は箔シートに取り付けられる。
【００２２】
本発明は、集積回路を実装するための容易で安価な方法を提供する。デバイス・コストは安価である。何故なら基板も端子（外部ピンまたはボール）も必要としないからである。金属のリードフレームがないので、個別分離ステップで使用する鋸刃は金属を切断する必要がなく、そのため鋸刃の寿命が長くなる。また、リードフレームを必要としないので、基板トレース・ルーティングを行う必要もない。実装工程は、高価な場合がある化学エッチ・バックを全然必要としない。実装工程は、現在入手できる装置により行うことができる。パッケージは、また、最低０．４ｍｍの非常に低いプロファイルを有する。ランド・グリッド・アレイを使用すれば、例えば２００＋Ｉ／Ｏのような高い相互接続密度にすることができる。
【００２３】
本発明の好ましい実施形態を図示し、説明してきたが、本発明がこれらの実施形態だけに限定にされないことは明らかであろう。当業者であれば、特許請求の範囲内に記載する本発明の精神および範囲から逸脱することなしに、数多くの修正、変更、変形、置換および同等物を思い付くことができるだろう。
【図面の簡単な説明】
【００２４】
【図１】本発明のある実施形態によるパッケージ集積回路の拡大断面図。
【図２Ａ】本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。
【図２Ｂ】本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。
【図２Ｃ】本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。
【図２Ｄ】本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。
【図２Ｅ】本発明のある実施形態による複数のパッケージ集積回路を形成する工程を示す拡大断面図。
【図３】本発明のある実施形態によるパッケージ集積回路を形成する工程の流れ図。
【図４】本発明のある実施形態によるパッケージ集積回路の底面を示す拡大斜視図。
【図５】本発明のある実施形態によるマルチ・チップ・モジュールの拡大断面図。
【図１】
2007531270.tif 000003
【図２Ａ】
2007531270.tif 000004
【図２Ｂ】
2007531270.tif 000005
【図２Ｃ】
2007531270.tif 000006
【図２Ｄ】
2007531270.tif 000007
【図２Ｅ】
2007531270.tif 000008
【図３】
2007531270.tif 000009
【図４】
2007531270.tif 000010
【図５】
2007531270.tif 000011
【国際調査報告】
2007531270.tif 000012