(57)【要約】低電力チャージポンプ（３００）が開示される。第１のポンプステージのポンプ駆動ノード（２７０）が、次のポンプステージのポンプ駆動ノード（２７１）に選択的に結合される。第１のポンプステージから次のステージへの電荷の移動後、第１（２７０）および次（２７１）のポンプ駆動ノードが結合される。それによって、第１のステージポンプ駆動ノード（２７０）に残留する電荷が、次のポンプ駆動ノード（２７１）に移動する。第１のポンプ駆動ノード（２７０）から第２のポンプ駆動ノード（２７１）への電荷の移動後、ノードは切り離される。第１のポンプステージを次のポンプステージのポンプ駆動ノード（２７１）へ選択的に結合することによって、第１のポンプ駆動ノード（２７０）は、次のポンプ駆動ノード（２７１）を予備充電することができ、駆動クロックを正の向きに遷移させるために、クロック駆動回路（７００）が与えられなければならないエネルギーを低減する。第１のステージから予備充電エネルギーが引き出され、負の向きのクロック信号の遷移中にクロック駆動回路によってこれまで消失していたエネルギーを低減するので有利である。この新規の方法で、チャージポンプデバイスの効率が有益に高められ、低電力性能が高められる。
2007501599.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を上昇させるためのチャージポンプ電子回路（３００）であって、
第１のポンプ駆動ノード（２７０）を含む第１のポンプステージと、
第２のポンプ駆動ノード（２７１）を含み、前記第１のポンプステージに隣接し、結合された第２のポンプステージと、
前記第１のポンプ駆動ノードを前記第２のポンプ駆動ノードに選択的に結合するためのスイッチ素子（３１０）とを備える、チャージポンプ電子回路。
【請求項２】
前記スイッチ素子（３１０）が、パスゲートデバイスである、請求項１に記載のチャージポンプ電子回路（３００）。
【請求項３】
前記第１のポンプ駆動ノードに結合された、第１のポンプ駆動信号駆動回路によって発生した第１のポンプ駆動信号（３２０）と、
前記第２のポンプ駆動ノードに結合された、第２のポンプ駆動信号駆動回路によって発生した第２のポンプ駆動信号（３３０）とをさらに備え、
前記第１のポンプ駆動信号（３２０）および第２のポンプ駆動信号（３３０）の駆動回路が、高インピーダンス状態を含む、請求項１に記載のチャージポンプ電子回路（３００）。
【請求項４】
前記スイッチ素子（３１０）が、前記第１のポンプ駆動信号または前記第２のポンプ駆動信号のいずれかがハイであれば、実質的に導通しない、請求項３に記載のチャージポンプ電子回路。
【請求項５】
前記第１のポンプステージが、前記第２のポンプステージに給電し、
前記スイッチ素子（３１０）が、前記第１のポンプ駆動信号のハイ状態と、その後に続くロー状態との間の時間間隔中に、実質的に導通している、請求項３に記載のチャージポンプ電子回路（３００）。
【請求項６】
前記スイッチ素子（３１０）が、前記第１のポンプ駆動信号（３２０）のロー状態と、その後に続くハイ状態との間の時間間隔内で、導通状態にある、請求項５に記載のチャージポンプ電子回路。
【請求項７】
集積回路に与えられる、請求項５に記載のチャージポンプ電子回路（３００）。
【請求項８】
前記集積回路が、不揮発性メモリを含む、請求項７に記載のチャージポンプ電子回路（３００）。
【請求項９】
前記不揮発性メモリが、フローティングゲート記憶素子を含む、請求項８に記載のチャージポンプ電子回路（３００）。
【請求項１０】
前記不揮発性メモリが、記憶素子として窒化物層を含む、請求項８に記載のチャージポンプ電子回路（３００）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、サブミクロンの金属酸化物半導体のデザインおよび動作に関する。さらに詳しく言えば、本発明の実施形態は、低電力チャージポンプを提供する。
【背景技術】
【０００２】
フラッシュメモリとは、多くの望ましい特性を有する半導体コンピュータメモリの一種である。フラッシュメモリは、読み取り専用メモリ、いわゆる、ＲＯＭと同様に、揮発性であり、言い換えれば、メモリの内容が安定しており、電力をかけなくても保持される。
【０００３】
フラッシュメモリデバイスは、電子デバイス市場において、商業的に幅広い成功を収めてきた。フラッシュがＲＯＭより優れている主な利点は、デバイスの製造後にフラッシュのメモリ内容が変更可能なことである。フラッシュメモリは、デスクトップコンピュータ、携帯電話、ハンドヘルドコンピュータを含む多種のコンピュータに広く受け入れられてきた。フラッシュメモリはまた、ディジタルカメラおよびポータブルディジタル音楽プレイヤー、例えば、「ＭＰ３」プレイヤーにおいて広く使用されている。
【０００４】
例えば、ビデオカメラなどの直接的なフラッシュ記憶用途に加えて、フラッシュベースの記憶デバイスが、多くの用途において、ハードドライブとしても知られる回転磁気ディスクに取って代わっている。フラッシュは、ハードドライブと比較すると、著しく堅牢で、静音性があり、低電力であり、ある密度に対して、このようなフラッシュベースデバイスは、比較し得るハードドライブより小型なこともある。
【０００５】
図１は、従来技術においてよく知られているようなメモリセル１０を示す。領域１４は、メモリセル１０のドレインおよび／またはソース領域である。これらは、ソースおよび／またはドレインを交換可能なものとして使用してもよい。メモリセル１０の動作を制御するために、制御ゲート１６が使用される。ソース／ドレイン領域１４間に、チャネル領域１７が形成される。構造（フィーチャ）サイズ１８の公称サイズは、特定の半導体プロセスによって作製し得る最小の構造である。この種のメモリセルにおいて、ゲート１６の幅とチャネル１７の長さは、典型的に、構造サイズ１８に対応する。
【０００６】
メモリセル１０は、２つの一般的なタイプの不揮発性メモリ、すなわち、「フローティングゲート」セルまたは窒化膜型読み取り専用メモリ（ＮＲＯＭ：ｎｉｔｒｉｄｅ  ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）セルのいずれかであってもよい。フローティングゲートセルにおいて、ゲートスタックの層１２Ｂは、典型的に、導電性ポリシリコンである。層１２Ａおよび１２Ｃは、一般に、フローティングゲートとして呼ばれるゲート層１２Ｂを隔離または「浮遊」させる絶縁材料である。フローティングゲート１２Ｂは、メモリセル１０の記憶素子である。
【０００７】
窒化ケイ素ベースのフラッシュメモリには、フローティングゲートおよびトンネル酸化膜ベースのものと比較すると、多くの利点がある。ケイ素−酸化膜−窒化膜−酸化膜−ケイ素（ＳＯＮＯＳ：Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）が、場合によっては、使用可能な単位面積当たりのセル数の点で非常に高密度であり、フローティングゲートメモリと比較すると、必要なプロセスステップ数が少なくてすむ。さらに、標準的なＳＲＡＭプロセス技術と容易に統合することができる。ＳＯＮＯＳデバイスを使用するさらなる利点は、大きな温度変動および放射硬化を要求する応用に対する適応性である。ＳＯＮＯＳスタックは、ゲート誘電体スタックであり、ポリシリコン単層、三層スタックＯＮＯ（酸化膜−窒化膜−酸化膜（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）ゲート誘電体層、およびＭＯＳチャネル１７からなる。ＯＮＯ構造は、トンネル酸化膜１２Ａ、窒化物メモリ記憶層１２Ｂ、およびブロック酸化物層１２Ｃからなるものであってもよい。
【０００８】
フラッシュメモリデバイスは、典型的に、行と列とで配向された多数のインスタンスの個々のセル、例えば、セル１０のアレイとして構成される。典型的に、各行のセルのコントロールゲート、例えば、図１のコントロールゲート１６は、一連のワード線に接続されることで、対応するワード線を選択することによってアクセスできるセルの個々の行を形成する。同様に、各列のセルのソースおよび／またはドレイン、例えば、領域１４は、一連のビット線に接続されることで、対応するビット線を選択することによってアクセスできるセルの個々の列を形成する。
【０００９】
メモリデバイスの製造業者らは、さらなる低コストでさらに大量のメモリを提供する試みを続けている。最近では、カリフォルニア州のＡｄｖａｎｃｅｄ  Ｍｉｃｒｏ  Ｄｅｖｉｃｅｓ，Ｉｎｃｏｒｐｏｒａｔｅｄが、窒化物層１２Ｂに物理的に分離されたメモリセル１０当たり複数ビットを記憶するＭＩＲＲＯＲ  ＢＩＴ（商標）窒化膜ベースのフラッシュＲＯＭを発表した。このようにセル当たり複数ビットを記憶すると、メモリデバイスの記憶密度が上がることで、記憶のビット当たりのコストが削減される。
【００１０】
メモリセル１０の「左側」部分に記憶されるビットを読み出すために、ワード線が約４．５ボルトの読み出し電圧にされ、ビット線が接地される。ノード１４Ａ（領域１４の「左側」インスタンス）が、セルのソースとして機能し、ドレインとして作用するノード１４Ｂから、ノード１４Ａへ、ビット線を介してグラウンドへ電流が流れる。ビット線に接続されたセンシングロジックが、セル１０の「左側」部分にビットが記憶されているかを決定するために、電流の大きさ（窒化物ゲート層１２Ｂに蓄えられた電荷量によって影響される）を解釈し得る。
【００１１】
メモリセル１０の「右側」部分に記憶されたビットを読み出すために、ワード線が約４．５ボルトの読み出し電圧にされ、ビット線が接地される。ノード１４Ｂ（領域１４の「右側」インスタンス）が、セルのソースとして機能し、ドレインとして作用するノード１４Ａから、ノード１４Ｂへ、ビット線を介してグラウンドへ電流が流れる。ビット線に接続されたセンシングロジックが、セル１０の「右側」部分にビットが記憶されているかを決定するために、電流の大きさ（窒化物ゲート層１２Ｂに蓄えられた電荷量によって影響される）を解釈し得る。
【００１２】
メモリセル１０の「右側」部分にビットを書き込む（またはプログラム）するために、線が約９．５ボルトのプログラミング電圧にされ、ビット線が接地され、ソースとして作用する。ワード線からノード１４Ａを介してビット線へ電流が供給される。電流により、ノード１４Ａに物理的に近接するＳＯＮＯＳスタックの窒化物層への電荷のホットキャリア注入が生じる。
【００１３】
メモリセル１０の「左側」部分にビットを書き込む（またはプログラム）するために、線が約９．５ボルトのプログラミング電圧にされ、ビット線が接地され、ソースとして作用する。ワード線からノード１４Ｂを介してビット線へ電流が供給される。電流により、ノード１４Ｂに物理的に近接するＳＯＮＯＳスタックの窒化物層への電荷のホットキャリア注入が生じる。
【００１４】
ほとんどの低電力フラッシュメモリデバイスは、単一の外部電圧源、例えば、１．８ボルトで動作、例えば、読み出しおよびプログラムする。内部電圧、例えば、プログラミング用の９．５ボルトのバイアス電圧または読み出し用の４．５ボルトのバイアス電圧が、典型的に、フラッシュメモリの集積回路上にある補助電圧、例えば、チャージポンプによって発生する。フラッシュメモリなどの単一電源部から製品設計者ら（例えば、製品にフラッシュメモリを用いる設計者）によって実現される多くの利点がある。例えば、製品設計者は、ある製品に対して１つの電源を設計すればよいだけである。効率的な製品レベルの電源では、磁気デバイス、例えば、インダクタが必要になる場合が多い。インダクタは、多くの場合、かなり「高さがある」コンポーネントである。「高さがある」コンポーネントの数を制限すると、薄型の製品を実現でき有益である。さらなる利益として、単一電源デバイスにより、製品設計者は、デバイス電圧要求の詳細から切り離される。デバイス設計者は、最適な性能を求めて動作電圧を有益に選択することがさらに可能になる。
【００１５】
さらに、電力変換回路の回路基板実装が、典型的に、システムレベルの回路基板実装より小型化され、安価になることもある。電力変換回路を単一電源の集積回路に統合するさらなる利点は、コンポーネントの「二次電源」に関係する。大量電子アセンブリの多くの製造業者らは、少なくとも２つ（一次および「二次」）の独立した供給チェーンから同様のコンポーネント利用可能にすることを要求する。フラッシュメモリデバイスの場合、例えば、単一の共通する外部電圧源が、２つの異なるフラッシュデバイスの非常に異なる内部デザインを隠すこともあり、もしそうしなければ、２つの異なるフラッシュデバイスは、メモリデバイスの２つの供給元の各々をサポートするために、多数の異なる不適合の電圧を要求することがある。
【００１６】
残念ながら、集積回路上に実装された電力変換回路は、典型的に、１つの電圧から別の電圧への変換エネルギーの点で、電圧変換回路のシステムレベルの回路基板の実装ほど効率的ではない。低効率の起因となる要因の中には、インダクタを電力変換回路で使用するために十分な値にすることが、一般的に、商業的に実現不可能なことがある。さらなる要因として、集積回路の容量特徴が比較的大きく、例えば、集積回路の境界内の最大メモリアレイサイズを可能にするように最小化されなければならないことが挙げられる。
【００１７】
図２Ａは、電圧を上昇させるために集積回路上に従来用いられているような、チャージポンプ回路２００を示す。チャージポンプ回路２００は、ダイオード２４１〜２４５、および容量素子２５１〜２５３を含む。容量素子２５１〜２５３は、一般的に、「ポンプコンデンサ」として知られている。ノード２６１および２６２は、「ポンプノード」として知られている。方形波クロック信号ＣＬＫ１  ２２０が、容量素子２５１の下側脚部に適用され、または「駆動する」。容量素子の下側脚部は、一般的に、「ポンプ駆動ノード」として知られ、例えば、ポンプ駆動ノード２７０および２７１である。ダイオード２４１の陽極に供給電圧Ｖｃｃ２１０が印加され、出力ノード２６０で出力電圧が利用可能である。
【００１８】
図２Ｂは、ＣＬＫ１  ２２０およびＣＬＫ２  ２３０信号を示す。これらの信号は、典型的に、０ボルト〜Ｖｃｃ２１０の範囲であり、「高」負荷サイクルが、例えば、２５％である。ＣＬＫ２  ２３０は、ＣＬＫ１  ２２０と同じ波形を有するが、１８０度遅延される。結果的に、ＣＬＫ１  ２２０が高いとき、ＣＬＫ２  ２３０が低く、また逆も同様である。さらに、両方の信号が低い２つの時間期間が存在することもある。
【００１９】
再度、図２Ａを参照すると、ＣＬＫ１  ２２０が低いとき、容量素子２５１は、ダイオード２４１を充電する。容量素子２５１がフル充電されると、ノード２６１は、ほぼＶｃｃにある。容量素子２５１がフル充電されると、ＣＬＫ１  ２２０は、ほぼＶｃｃ２１０の高レベルに遷移し、ノード２６１は、ほぼ２Ｖｃｃ２１０に急増する。ここで、ダイオード２４１は、逆にバイアスがかかり、導通しない。ＣＬＫ２  ２３０が、低レベルへ遷移すると、ダイオード２４２は、前向きにバイアスがかけられ、ノード２６１の電圧は、ノード２６２に伝わり、容量素子２５２を充電する。
【００２０】
ＣＬＫ２  ２３０が、引き続き、ほぼＶｃｃ２１０の高レベルに遷移すると、ノード２６２は、ほぼ３Ｖｃｃ２１０に急増する。このプロセスは、集積回路内の他の回路によって使用するための出力電圧の範囲を生成するために、多数のステージを通して繰り返されてもよい。従来技術において、チャージポンプ回路のダイオードは、ダイオード電圧降下によるエネルギー損失をなくすために、パスゲートと置き換えられていることがよくある。パスゲートデバイスを使用すると、導通が望ましいときにパスゲートを開き、電流の流れを阻止することが望ましいときにパスゲートを閉じるために、さらなるクロックロジックが必要となることを認識されたい。
【００２１】
低電力用途、例えば、バッテリ電源式の携帯電話およびハンドヘルドコンピュータなどにおいて幅広い支持を得ているため、フラッシュメモリデバイス内の内部電力変換回路の効率を高めると、製品レベルでの電力消費が有益に低減することによって、バッテリの寿命が延び、製品が商業的により魅力的なものになる。結果的に、集積回路の電力変換回路の改良が強く望まれ、低効率のデザインを含む製品より競争上の優位性を与える。
【００２２】
半導体処理機器は極めて高価なものである。基本的な半導体処理ステップ、例えば、注入および拡散は、典型的に、長期間の現像および広範囲の品質試験が必要となる。新しい作製プロセスを実施すると、半導体製造業者の一部に著しいリソースが必要となる。製造業者が、新しい作製プロセスを実施するために、プロセスライブラリおよびプロセスフローを変更するか、または完全に修正することが必要な場合もある。さらに、作製ラインの設備更新は、直接経費の点で、および設備更新を実行するのに必要な時間による機会費用の点で、非常に高価である。結果的に、フラッシュプログラミングの速度を上げるための任意の解決策が、十分に確立されたツールおよび技術を修正することなく、既存の半導体プロセスおよび機器と適用可能なものでなければならない。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
したがって、チャージポンプの効率を上げることが必要とされている。高効率のチャージポンプを実現するための従来のアプローチと互換性をもち、相補的な方法で、チャージポンプの効率を高めることがさらに必要とされている。十分に確立されたツールおよび技術を修正することなく、既存の半導体プロセスおよび機器を用いて達成される上述した必要性がさらに必要とされている。
【課題を解決するための手段】
【００２４】
本発明の実施形態により、チャージポンプの効率を高める手段が提供される。本発明のさらなる実施形態により、高効率チャージポンプを与えるための従来のアプローチと互換性をもち、相補的な方法で、チャージポンプの効率が高められる。本発明のさらなる実施形態により、十分に確立されたツールおよび技術を修正することなく、既存の半導体プロセスおよび機器を用いて達成される上述した解決策が提供される。
【００２５】
低電力チャージポンプが開示される。第１のポンプステージのポンプ駆動ノードが、次のポンプステージのポンプ駆動ノードに選択的に結合される。第１のポンプステージから次のステージへの電荷の移動後、第１および次のポンプ駆動ノードが結合される。それによって、第１ステージのポンプ駆動ノードに残留する電荷は、次のポンプ駆動ノードに移動する。第１のポンプステージから第２のポンプ駆動ノードへの電荷の移動後、ノードは切り離される。第１のポンプステージを次のポンプステージのポンプ駆動ノードへ選択的に結合することによって、第１のポンプ駆動ノードは、次のポンプ駆動ノードを予備充電してもよく、それによって、駆動クロックが正の向きに遷移するように、クロック駆動回路によって与えられなければならないエネルギーを低減する。有益なことに、第１のステージから予備充電エネルギーが引き出され、負の向きのクロック信号遷移中にクロック駆動回路によってこれまで消失していたエネルギーを低減する。
【００２６】
本発明のさらなる実施形態により、ポンプ駆動ノードの選択的結合とともに、ポンプ駆動ノードを駆動するために、高インピーダンス状態を含む新規のポンプ駆動ノードのクロック信号が提供される。
【００２７】
本発明の別の実施形態により、約１．８ボルトより低い供給電圧で、閾値（スレッショルド）電圧キャンセレーションパスゲートデバイスが駆動される。
【発明を実施するための最良の形態】
【００２８】
低電力チャージポンプである本発明の以下の詳細な記載において、本発明を完全に理解するために、多数の特定の詳細を示す。しかしながら、当業者であれば、本発明がこれらの特定の詳細を用いずに、またはそれと同等のものを用いて実施されてもよいことを認識されたい。他の場合では、本発明の態様を不要に不明瞭にしないためにも、公知の方法、手順、コンポーネント、および回路は詳細には説明しない。
【００２９】
（低電力チャージポンプ）
フラッシュメモリデバイスのデザインおよび動作と関連して、本発明の実施形態を記載する。しかしながら、本発明の実施形態は、電子設計および動作の他の分野において利用されてもよいことを認識されたい。
【００３０】
再度、図２Ａおよび図２Ｂを参照すると、容量素子の下部端子、例えば、ポンプ駆動ノード２７０での負のクロック遷移が、チャージポンプ回路２００の機能素子である。残念ながら、クロック遷移は、容量素子から電荷の一部を「奪う」ことで、クロックドライバ回路にあるエネルギーを消失し、チャージポンプ回路２００内のエネルギー変換効率を低下してしまう。それに対応して、正のクロック遷移は、クロックドライバ回路から電力を引き出しながら、容量素子のベースにエネルギーを供給する必要がある。
【００３１】
図３は、本発明の１つの実施形態による低電力チャージポンプ回路３００を示す。チャージポンプ回路２００に対して記載した素子に加え、低電力チャージポンプ回路３００は、パスゲート３１０、３１２、および３１５を含む。パスゲート３１０、３１２、および３１５は、ポンプ駆動ノードを予備充電するように働き、本願明細書において、ポンプ駆動ノード予備充電パスゲートと呼ぶ。
【００３２】
本発明の１つの実施形態によれば、ポンプ駆動ノード予備充電パスゲートは、効果的に、ポンプ駆動ノードを予備充電するように動作することができ、それによって、駆動クロックを正の向きに遷移するために、クロック駆動回路が与えなければならないエネルギーを低減する。全段から予備充電エネルギーが引き出されるため、負の向きのクロック信号遷移中に、クロック駆動回路によってこれまで消失していたエネルギーを低減されて有利である。
【００３３】
図４は、本発明の１つの実施形態による低電力チャージポンプ回路３００を駆動するために使用されるクロック信号を示す。ＣＬＫ１  ３２０およびＣＬＫ２  ３３０は、ＣＬＫ１  ２２０およびＣＬＫ２  ２３０と類似したものである。ＣＬＫ１  ３２０およびＣＬＫ２  ３３０は、同じ周期と負荷サイクルを有し、１８０度位相がずれている。ＣＬＫ１  ３２０およびＣＬＫ２  ３３０は、高インピーダンス状態が可能なドライバによって駆動される。ＣＬＫ１  ３２０もＣＬＫ２  ３３０も高くない場合、ドライバは、高インピーダンス状態に入り、ノード、例えば、ポンプ駆動ノード２７０および２７１が浮遊する。この時点で、次のステージにおいて、１つのポンプ駆動ノード、例えば、ポンプ駆動ノード２７０から、ポンプ駆動ノード、例えば、ポンプ駆動ノード２７１へ電荷を移動するために、ポンプ駆動ノード予備充電パスゲートが開かれてもよい。
【００３４】
以下、再度、図３を参照しながら、低電力チャージポンプ回路３００の動作の例示的なサイクルについて記載する。ＣＬＫ１  ３２０がローに駆動されると、容量素子２５１は、ダイオード２４１を通って充電する。容量素子２５１がフル充電されると、ノード２６１は、ほぼＶｃｃになる。容量素子２５１がフル充電されると、ＣＬＫ１  ２２０は、高インピーダンス状態になる。
【００３５】
ＣＬＫ１  ３２０は、ほぼＶｃｃ２１０の高レベルに遷移し、ポンプ駆動ノード予備充電パスゲート３１０は閉じ、ノード２６１は、ほぼ２Ｖｃｃ２１０に急増する。ここで、ダイオード２４１は、逆にバイアスがかかり、導通しない。ＣＬＫ２  ２３０が、低レベルへ遷移すると、ダイオード２４２は、前向きに（フォワード）バイアスがかけられ、ノード２６１の電圧は、ノード２６２に伝わり、容量素子２５２を充電する。
【００３６】
ＣＬＫ２  ２３０は、高インピーダンス状態になる。ポンプ駆動ノード予備充電パスゲート３１０が開き、ポンプノード２７０とポンプノード２７１との間に電荷が流れ、Ｖｃｃのほぼ半分のポンプノード２７１で電圧を生成する。ポンプ駆動ノード予備充電パスゲート３１０が閉じ、ポンプノード２７０および２７１を隔離する。ＣＬＫ２  ２３０がほぼＶｃｃ２１０の高レベルに遷移すると、ＣＬＫ２  ２３０駆動回路は、ポンプ駆動ノード２７１がＶｃｃの半分に予備充電されているため、Ｖｃｃの半分と同等の電荷を供給するだけでよい。有益な結果として、負の向きのクロック遷移を介して消失したエネルギーが、次のステージへ伝達され、正の向きのクロック遷移と関連して再使用されることによって、電力変換回路の効率を高める。
【００３７】
上述したように、パスゲートデバイスは、チャージポンプ回路において、ダイオード、例えば、ダイオード２４１〜２４４の代わりに使用されてもよい。図５は、本発明の１つの実施形態により、チャージポンプ回路３００に類似したチャージポンプ回路５００を示す。パスゲートデバイス５４１、５４２、５４３、および５４４は、チャージポンプ回路３００のダイオード５４１、５４２、５４３、および５４４のそれぞれを置き換えている。パスゲートデバイス５４１〜５４４は、ダイオード電圧降下によるチャージポンプ回路３００に存在するエネルギー損失を低減するように働くこともある。パスゲートデバイス５４１〜５４４は、閾値電圧（ＶＴ）キャンセレーションパスゲートと呼ばれる。
【００３８】
カップリング５７１が、パスゲートデバイス５４２の制御端子とポンプノード５１１とを結合する。カップリング５７２が、パスゲートデバイス５４３の制御端子とポンプノード５１２とを結合する。カップリング５７３が、パスゲートデバイス５４４の制御端子とポンプノード５１３とを結合する。
【００３９】
カップリング５７１〜５７３が、一般的に、対応するパスゲートデバイスを開閉できるため、パスゲートデバイスにより、次のステージから前のステージへ電荷が流れて悪影響を及ぼさないようにしながら、前のステージが次のステージへ電荷を移動させるとき、好ましい方向に電荷を伝播することができる。例えば、ポンプノード５１１が充電され、ポンプノード５１２が放電されると、カップリング５７１が、ポンプノード５１１での電圧をパスゲートデバイス５４２の制御端子へ結合して、パスゲートデバイス５７２を導通させることによって、ポンプノード５１１からポンプノード５１２へ電荷を伝達する。ポンプノード５１１および５１２での電圧が等化すると、パスゲートデバイス５４２は遮断するため、この時点で、電荷はポンプノード５１２から「後方へ」ポンプノード５１１に流れない。閾値電圧キャンセレーションパスゲートデバイスは、典型的に、完全にオンになるためには、制御端子でほぼ１．０ボルトを必要とする。
【００４０】
本発明の１つの実施形態によれば、チャージポンプを動作させるためには、閾値電圧キャンセレーションパスゲートデバイスの制御端子を前のポンプノードと結合することによって十分にパスゲートを制御できる。残念ながら、供給電圧が約１．８ボルト以下の場合、この方法では、閾値電圧キャンセレーションパスゲートデバイスの制御が十分ではないこともある。
【００４１】
再度、図４を参照すると、クロック信号ＣＬＫ１  ３２０およびＣＬＫ２  ３３０が、クロック信号が実際に駆動されていない各サイクルにおいて２つのセグメントを含むことを認識されたい。これらの時間の間、本発明の１つの実施形態により、次のポンプ駆動ノード、例えば、ポンプ駆動ノード、例えば、ポンプ駆動ノード２７１が予備充電されている。しかしながら、この予備充電時間の間、前のポンプノード、例えば、ポンプ駆動ノード５１１はまた、クロック信号電圧のほぼ半分に引き下げられる。クロック駆動電圧は、典型的に、Ｖｃｃである。結果的に、Ｖｃｃ、例えば、Ｖｃｃ５１０が、約１．８ボルトより低い場合、ポンプ駆動ノード、例えば、ポンプ駆動ノード５１１での結果的に得られる０．９ボルト（１．８／２）は、典型的に、閾値電圧キャンセレーションパスゲートデバイス、例えば、閾値電圧キャンセレーションパスゲートデバイス５４２を開くのに十分ではない。残念な結果として、回路５００は、望ましい低供給電圧で動作しないこともある。
【００４２】
図６は、本発明の１つの実施形態による、低供給電圧、例えば、１．８ボルト以下で動作するためのチャージポンプ回路６００を示す。
【００４３】
コンデンサ６５２、６５３、および６５４が、閾値電圧キャンセレーションパスゲートを駆動し、閾値電圧パスゲート駆動コンデンサと呼ぶ。閾値電圧パスゲート駆動コンデンサ６５２は、クロック信号ＣＬＫ１Ａ  ６６２によって駆動される。ＣＬＫ１Ａ  ６６２は、ＣＬＫ１  ３２０の時間が経過したバージョンである。閾値電圧パスゲート駆動コンデンサ６５３は、クロック信号ＣＬＫ２Ａ  ６６１によって駆動される。ＣＬＫ２Ａ  ６６１は、ＣＬＫ２  ３３０の時間が経過したバージョンである。以下、クロック信号ＣＬＫ１Ａ  ６６２およびＣＬＫ２Ａ  ６６１をさらに詳細に記載する。
【００４４】
ＣＬＫ１  ３２０およびＣＬＫ２  ３３０と時間的関係を有することに加え、クロック信号ＣＬＫ１Ａ  ６６１およびＣＬＫ２Ａ  ６６２はまた、本発明の１つの実施形態により、約２．０ボルトより大きな電圧で駆動されなければならない。約２．０ボルトより大きい電圧で駆動されると、クロック信号ＣＬＫ１Ａ  ６６１およびＣＬＫ２Ａ  ６６２は、有益に、関連する閾値電圧キャンセレーションパスゲートデバイスをオンにすることができ、チャージポンプ回路６００の次のステージへ電荷を流すことができる。
【００４５】
新規の閾値電圧パスゲート駆動コンデンサのクロック信号、例えば、ＣＬＫ１Ａ  ６６２〜ＣＬＫ２Ａ  ６６１で動作する、新規の閾値電圧パスゲート駆動コンデンサ、例えば、コンデンサ６５２〜６５４の組み合わせは、例えばカップリング５７１を介して、閾値電圧パスゲートデバイスの制御ゲートへポンプ駆動ノードを結合することと相補的であり、有利である。この新規の方法において、要求されるエネルギーの一部が前のステージポンプノードから得られるため、閾値電圧パスゲートデバイスを開くのに必要なエネルギーのすべてを与えるために、閾値電圧パスゲート駆動コンデンサのクロック信号は要求されない。
【００４６】
図７は、本発明の１つの実施形態による、閾値電圧パスゲート駆動コンデンサのクロック信号発生回路を示す。回路７００は、入力として、クロック発振器信号７０１を得る。好ましくは、信号７０１の負荷サイクルは、ほぼ５０パーセントであり、周波数は、他の回路素子、例えば、チャージポンプ回路６００のコンデンサ素子の充電時間と適合可能になるように選択される。本発明の実施形態が、発振器信号７０１の広範囲の周波数および負荷サイクルに十分に適していることを認識されたい。
【００４７】
回路７００が、重複しないクロック信号ＣＬＫ１Ａｉ  ８０３およびＣＬＫ２Ａｉ  ７０４を生成する。さらに、信号ＣＬＫ１ＡＢｉ  ７０５、ＣＬＫ１Ａｉの反転信号、信号ＣＬＫ２ＡＢｉ  ７０６、およびＣＬＫ２Ａｉの反転信号７０４が発生する。
【００４８】
重複しないクロック信号ＣＬＫ１Ａｉ  ７０３およびＣＬＫ２Ａｉ  ７０４は、それらの相補信号（ｃｏｍｐｌｉｍｅｎｔｓ）とともに、回路７１０への入力となる。回路７１０は、ポンプ駆動ノードクロック信号ＣＬＫ１  ３２０およびＣＬＫ２  ３３０を生成する。ＣＬＫ１  ３２０およびＣＬＫ２  ３３０の両方は、本発明の１つの実施形態による、駆動ではなく浮遊する波形のセグメントを含むことを認識されたい。
【００４９】
閾値電圧パスゲート駆動コンデンサのクロック信号ＣＬＫ１Ａ  ６６２およびＣＬＫ２Ａ  ６６１を生成するために、本発明の１つの実施形態により、これらの信号の電圧を約２．０ボルトより大きいレベルへ上昇させることが必要な場合がある。クロック昇圧回路７５０および７５１は、クロック信号ＣＬＫ１Ａｉ  ７０３およびＣＬＫ２Ａｉ  ７０４のそれぞれを適切な電圧範囲へ昇圧してもよい。本発明の実施形態は、例えば、一段昇圧器を使用して、クロック信号電圧を上昇させる広範囲の手段に十分に適したものであることを認識されたい。
【００５０】
新規の低電力チャージポンプにより、増大した電圧を要求するデバイス、特に、フラッシュメモリデバイスの低電力動作が得られる。実験結果は、一段の効率の増大を示した。従来の四段チャージポンプは、一段当たりのエネルギー効率が８７％になることが求められた。本発明の対応する実施形態は、一段当たりのエネルギー効率が９５％になることが求められた。四段ポンプに対して、テストした本発明の実施形態は、従来のデザインよりほぼ４２％効率が高いことを認識されたい。
【００５１】
さらに、テストした本発明の実施形態は、従来のデザインと比較して、起動時間の５０ナノ秒の増大を示した。起動時間の増大は、低電力デバイスにおいて非常に有益である。このようなデバイスは、エネルギーを節約するために、高頻度で低機能低電力モードに設定される。高速起動特性を備えた電源、例えば、チャージポンプは、低電力モードへの入りおよび出の移行を高めてもよく、有益には、低電力モードにかかる時間量を増大し、結果的に、全電力消費量を低減させることが有益である。これらの有益な結果により、デバイスのエネルギー効率性能が高められ、本発明の実施形態を実施するユーザに競争力のある利点を与える。
【００５２】
本発明の実施形態により、チャージポンプの効率を高めるための手段が提供される。本発明のさらなる実施形態により、高効率のチャージポンプを実装する従来のアプローチと互換性をもち、相補的な方法で、チャージポンプの効率が高められる。本発明のさらなる実施形態により、十分に確立されたツールおよび技術を修正することなく、既存の半導体プロセスおよび機器を用いて達成される上述の解決策が得られる。
【００５３】
したがって、低電力チャージポンプである本発明の好ましい実施形態が記載される。本発明は、特定の実施形態において記載されるが、本発明は、このような実施形態によって制限されるものと解釈されるべきではなく、特許請求の範囲により解釈されるべきであることを認識されたい。
【図面の簡単な説明】
【００５４】
【図１】従来技術において公知のメモリセルを示す。
【図２Ａ】昇圧用に集積回路上に従来用いられている、チャージポンプ回路を示す。
【図２Ｂ】チャージポンプ回路を駆動するために使用されるクロック信号を示す。
【図３】本発明の１つの実施形態による、低電力チャージポンプ回路を示す。
【図４】本発明の１つの実施形態による、低電力チャージポンプ回路を駆動するために使用されるクロック信号を示す。
【図５】本発明の１つの実施形態による、チャージポンプ回路を示す。
【図６】本発明の１つの実施形態による、低供給電圧で動作するチャージポンプ回路を示す。
【図７】本発明の１つの実施形態による、閾値電圧パスゲート駆動コンデンサのクロック信号発生回路を示す。
【図１】
2007501599.tif 000003
【図２Ａ】
2007501599.tif 000004
【図２Ｂ】
2007501599.tif 000005
【図３】
2007501599.tif 000006
【図４】
2007501599.tif 000007
【図５】
2007501599.tif 000008
【図６】
2007501599.tif 000009
【図７】
2007501599.tif 000010
【手続補正書】
【提出日】平成17年5月31日(2005.5.31)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力電圧を上昇させるためのチャージポンプ電子回路（５００）であって、
第１のポンプ駆動ノード（２７０）を含む第１のポンプステージと、
第２のポンプ駆動ノード（２７１）を含み、前記第１のポンプステージに隣接し、結合された第２のポンプステージと、
前記第１のポンプ駆動ノードを前記第２のポンプ駆動ノードに選択的に結合するためのスイッチ素子（３１０）とを備え、前記第２のポンプステージが、閾値電圧キャンセレーションパスゲートデバイス（５４２）を介して、前記第１のポンプステージに結合されたことを特徴とする、チャージポンプ電子回路。
【請求項２】
前記スイッチ素子（３１０）が、ポンプ駆動ノード予備充電パスゲートデバイスである、請求項１に記載のチャージポンプ電子回路（５００）。
【請求項３】
前記第１のポンプ駆動ノードに結合された、第１のポンプ駆動信号駆動回路によって発生した第１のポンプ駆動信号（３２０）と、
前記第２のポンプ駆動ノードに結合された、第２のポンプ駆動信号駆動回路によって発生した第２のポンプ駆動信号（３３０）とをさらに備え、
前記第１のポンプ駆動信号（３２０）および第２のポンプ駆動信号（３３０）の駆動回路が、高インピーダンス状態を含む、請求項１に記載のチャージポンプ電子回路（５００）。
【請求項４】
前記第１のポンプ駆動信号または前記第２のポンプ駆動信号のいずれかが高ければ、前記スイッチ素子（３１０）は実質的に導通しない、請求項３に記載のチャージポンプ電子回路（５００）。
【請求項５】
前記第１のポンプステージが、前記第２のポンプステージに給電し、
前記第１のポンプ駆動信号の高状態と、その後に続く低状態との間の時間間隔中に、前記スイッチ素子（３１０）は実質的に導通している、請求項３に記載のチャージポンプ電子回路（５００）。
【請求項６】
前記第１のポンプ駆動信号（３２０）の低状態と、その後に続く高状態との間の時間間隔内で、前記スイッチ素子（３１０）は導通状態にある、請求項５に記載のチャージポンプ電子回路（５００）。
【請求項７】
集積回路に与えられる、請求項５に記載のチャージポンプ電子回路（５００）。
【請求項８】
前記集積回路が不揮発性メモリを含む、請求項７に記載のチャージポンプ電子回路（５００）。
【請求項９】
前記不揮発性メモリがフローティングゲート記憶素子を含む、請求項８に記載のチャージポンプ電子回路（５００）。
【請求項１０】
前記不揮発性メモリが、記憶素子として窒化物層を含む、請求項８に記載のチャージポンプ電子回路（５００）。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
したがって、チャージポンプの効率を上げることが必要とされている。高効率のチャージポンプを実現するための従来のアプローチと適用可能であり、好意的である方法で、チャージポンプの効率を高めることがさらに必要とされている。十分に確立されたツールおよび技術を修正することなく、既存の半導体プロセスおよび機器を用いて達成される上述した必要性がさらに必要とされている。
米国特許第６，０８８，６９０号において、入力電圧を上昇させるためのチャージポンプ電子回路であって、第１のポンプ駆動ノードを含む第１のポンプステージと、第２のポンプ駆動ノードを含み、第１のポンプステージに隣接し、結合された第２のポンプステージと、第１のポンプ駆動ノードを第２のポンプ駆動ノードに選択的に結合するためのスイッチ素子とを備える、チャージポンプ電子回路が開示されている。
米国特許出願公開第２００３／００５７９９７号において、１セルプログラマブルスイッチに結合されたチャージポンプが記載されている。スイッチは、記憶素子としてフローティングゲートまたは窒化物層を有するトランジスタを含んでもよい。
【国際調査報告】
2007501599.tif 000011
2007501599.tif 000012