(57)【要約】  ＬＣＤの製品歩留まりを監視し、ＬＣＤの製品歩留まりのさまざまなテスト方法の影響を予測し、製品歩留まりを最適化し、さらにＴＦＴアレイパネルの欠陥を検出するシステム及びその方法を提供する。本発明のシステム及びその方法によって、ＬＣＤのテストと組み立てのプロセスにおけるさまざまなステージで、歩留まりのさまざまなテスト方法の影響を比較する。本発明を使用して、ユーザー定義のパラメータ（収益など）に関するさまざまなテスト方法の影響を予測することもできる。さらに、本発明を使用してＴＦＴアレイパネルの欠陥を検出するときの精度を向上することもできる。
2007524859.tif 000002
【特許請求の範囲】
【請求項１】
現在の液晶ディスプレイ製造設定を新しい液晶ディスプレイ製造設定に変更することによる収益への影響を評価するシステムであって、
前記現在の液晶ディスプレイ製造設定と前記新しい液晶ディスプレイ製造設定は、それぞれアレイテストステージとアレイ修正ステージを備え、
現在の電極アレイパネルの数と新しい電極アレイパネルの数を比較して第１の比較データを生成する比較ユニットと、
前記第１の比較データに基づいて前記新しい液晶ディスプレイ製造設定の収益への影響を評価する評価ユニットとを備え、
前記現在の電極アレイパネルの数は、前記現在の液晶ディスプレイ製造設定を有する前記アレイ修正ステージに入力する電極アレイパネルの数に対応し、前記新しい電極アレイパネルの数は、前記新しい液晶ディスプレイ製造設定を有する前記アレイ修正ステージに入力する電極アレイパネルの数に対応することを特徴とするシステム。
【請求項２】
前記現在の液晶ディスプレイ製造設定は、前記アレイ修正ステージに入力する前記電極アレイパネルの数を確認するために前記アレイテストステージで使用する現在のテスト仕様を備えることを特徴とする請求項１に記載のシステム。
【請求項３】
前記新しい液晶ディスプレイ製造設定は、前記アレイ修正ステージに入力する前記電極アレイパネルの数を確認するために前記アレイテストステージで使用する新しいテスト仕様を備えることを特徴とする請求項２に記載のシステム。
【請求項４】
前記現在のテスト仕様と新しいテスト仕様は、それぞれ各電極アレイパネルに適用するピクセル駆動信号を備えることと、前記ピクセル駆動信号に応答してピクセル電圧分布が生成されることと、前記アレイ修正ステージに入力する前記電極アレイパネルの数を確認するために前記ピクセル電圧分布にしきい値パラメータが適用されることを特徴とする請求項３に記載のシステム。
【請求項５】
前記新しいテスト仕様は、前記現在のテスト仕様で生成したピクセル電圧分布とは異なるピクセル電圧分布によって特徴付けられた新しい分布関数テスト仕様を備えることを特徴とする請求項４に記載のシステム。
【請求項６】
前記新しいテスト仕様は、前記現在のテスト仕様で使用したしきい値パラメータとは異なるしきい値パラメータによって特徴付けられた新しいしきい値テスト仕様を備えることを特徴とする請求項４に記載のシステム。
【請求項７】
前記現在の液晶ディスプレイ製造設定と新しい液晶ディスプレイ製造設定は、それぞれセル組み立てステージ、セル検査ステージ、モジュール組み立てステージ及びモジュール検査ステージを備え、
前記現在の液晶ディスプレイ製造設定によるセル検査ステージの歩留まりと前記新しい液晶ディスプレイ製造設定によるセル検査ステージの歩留まりとを比較して第２の比較データを生成し、
前記現在の液晶ディスプレイ製造設定によるモジュール検査ステージの歩留まりと前記新しい液晶ディスプレイ製造設定によるモジュール検査ステージの歩留まりとを比較して第３の比較データを生成することを特徴とする請求項１に記載のシステム。
【請求項８】
前記新しい液晶ディスプレイ製造設定による前記収益への影響が前記第１、第２、第３の比較データに基づいて評価されることを特徴とする請求項７に記載のシステム。
【請求項９】
前記電極アレイパネルは薄膜トランジスタアレイパネルを備えることと、前記収益への影響（Ｐ）は次の関係、
【数１】
2007524859.tif 000051
（ただし、ＩARは、前記現在の液晶ディスプレイ製造設定を使用した場合に前記アレイ修正ステージに入力するＴＦＴアレイパネルの数、ＰARは、前記新しい液晶ディスプレイ製造設定を使用した場合に前記アレイ修正ステージに入力するＴＦＴアレイパネルの数、ＣRは、ＴＦＴアレイパネルを修正するためのコスト、ＹCは、前記現在の液晶ディスプレイ製造設定を使用した場合の前記セル検査の歩留まり、Ｙ’Cは、前記新しい液晶ディスプレイ製造設定を使用した場合の前記セル検査の歩留まり、ＩCは、前記現在の液晶ディスプレイ製造設定を使用した場合に前記セル検査ステージに入力するＴＦＴアレイパネルの数、ＣMは、モジュール組み立てコスト、ＣMIは、モジュール検査コスト、Ｙ’Mは、前記新しい液晶ディスプレイ製造設定を使用した場合の前記モジュール検査の歩留まり、ＹMは、前記現在の液晶ディスプレイ製造設定を使用した場合の前記モジュール検査ステージの歩留まり、ＰVALUEは、前記現在の液晶ディスプレイ製造設定を使用して製造した液晶ディスプレイモジュールの価格）に従うことを特徴とする請求項８に記載のシステム。
【請求項１０】
液晶ディスプレイ製造設定においてあらかじめ指定した金銭的な結果を達成するために必要な電極アレイパネルの生産量を評価する方法であって、
前記液晶ディスプレイ製造設定は、それぞれアレイテストステージとアレイ修正ステージを備え、
前記アレイテストステージで、不良電極アレイパネルの数と修正不可能な不良電極アレイパネルの数を確認するステップと、
前記アレイ修正ステージで修正できない不良電極アレイパネルの数を確認するステップと、
前記アレイテストステージにおける前記修正不可能な不良電極アレイパネルの数と前記アレイ修正ステージで修正できない不良電極アレイパネルの数に基づく第１の歩留まりパラメータを決定するステップと、
前記第１の歩留まりパラメータに基づいて前記あらかじめ指定した金銭的な結果を達成する電極アレイパネルの生産量を評価するステップと
を備えることを特徴とする方法。
【請求項１１】
前記液晶ディスプレイ製造設定は、前記アレイテストステージで使用し、前記アレイ修正ステージで評価する前記電極アレイパネルの数を確認するためのテスト仕様を備えることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記テスト仕様は、各電極アレイパネルに適用するピクセル駆動信号を備えることと、前記ピクセル駆動信号に応答してピクセル電圧分布が生成されることと、前記不良電極アレイパネルの数を確認するために前記ピクセル電圧分布にしきい値パラメータが適用されることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記第１の歩留まりパラメータは、次の関係、
ＹT＝（ＯATB＋ＯARB）／ＩA
（ただし、ＹTは、前記第１の歩留まりパラメータ、ＯATBは、前記アレイテストステージにおける前記修正不可能な不良電極アレイパネルの数、ＯARBは、前記アレイ修正ステージで修正できない不良電極アレイパネルの数、ＩAは、前記アレイテストステージに入力する電極アレイパネルの生産量）に従って評価されることを特徴とする請求項１０に記載の方法。
【請求項１４】
前記液晶ディスプレイ製造設定は、セル組み立てステージ、セル検査ステージ、モジュール組み立てステージ及びモジュール検査ステージをさらに備え、
セル検査ステージの歩留まりを決定するステップと、
モジュール検査ステージの歩留まりを決定するステップと
をさらに備えることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記あらかじめ指定した金銭的な結果を達成するために必要な電極アレイパネルの生産量は、前記第１の歩留まりパラメータ、前記セル検査ステージの歩留まり、前記モジュール検査ステージの歩留まりに基づいて評価されることを特徴とする請求項１４に記載の方法。
【請求項１６】
液晶ディスプレイの１つの製造設定による製造工程において欠陥のある液晶ディスプレイセルがいくつ製造されるかを予測するシステムであって、
液晶ディスプレイセルは電極アレイパネルを備えることと、前記製造工程において共通の基板上に複数の電極アレイパネルが製造されることと、
最初の製造工程において電極アレイパネルを正常なものと欠陥のあるものとに分類してテストデータを生成するアレイテストステージと、
最初の製造工程において液晶ディスプレイセルを正常なものと欠陥のあるものとに分類してセル検査データを生成するセル検査ステージと、
前記テストデータと前記セル検査データに基づいてアンダーキルされた欠陥のパラメータを決定し、前記テストデータと前記アンダーキルされた欠陥のパラメータに基づいて後続の製造工程において欠陥のある液晶ディスプレイセルがいくつ製造されるかを予測するプロセッサと
を備えることを特徴とするシステム。
【請求項１７】
前記最初の製造工程において液晶ディスプレイモジュールを正常なものと欠陥のあるものとに分類するモジュール検査ステージをさらに備えることと、
前記プロセッサは前記テストデータと前記モジュール検査データに基づいて第２のアンダーキルされた欠陥のパラメータを決定し、前記テストデータと前記第２のアンダーキルされた欠陥のパラメータに基づいて後続の製造工程において欠陥のある液晶ディスプレイモジュールがいくつ製造されるかを予測することを特徴とする請求項１６に記載のシステム。
【請求項１８】
前記液晶ディスプレイ製造設定は、前記アレイテストステージで電極アレイパネルを正常なものと欠陥のあるものとに分類するために使用するテスト仕様を備えることと、前記テスト仕様は個々の電極アレイパネルに適用するピクセル駆動信号を備えることと、前記ピクセル駆動信号に応答してピクセル電圧分布が生成されることと、前記ピクセル電圧分布にしきい値パラメータを適用して前記電極アレイパネルを正常なものと欠陥のあるものとに分類することを特徴とする請求項１６に記載のシステム。
【請求項１９】
現在の液晶ディスプレイ製造設定と新しい液晶ディスプレイ製造設定との間のアンダーキルされた欠陥の変動による金銭的な結果を評価するシステムであって、
前記現在の液晶ディスプレイ製造設定と新しい液晶ディスプレイ製造設定のそれぞれについて欠陥のある電極アレイパネルを識別し、現在のテストデータと新しいテストデータを生成するアレイテストステージと、
前記現在の液晶ディスプレイ製造設定と新しい液晶ディスプレイ製造設定のそれぞれについて欠陥のある液晶ディスプレイセルを識別し、現在の検査データと新しい検査データを生成するセル検査ステージと、
前記現在のテストデータと前記現在のセル検査データに基づいて現在のアンダーキルされた欠陥のパラメータを決定し、
前記新しいテストデータと前記新しい検査データに基づいて新しいアンダーキルされた欠陥のパラメータを決定し、
前記現在のアンダーキルされた欠陥のパラメータと新しいアンダーキルされた欠陥のパラメータに基づいて金銭的な結果を評価するプロセッサと
を備えることを特徴とするシステム。
【請求項２０】
前記現在の液晶ディスプレイ製造設定は、前記アレイテストステージで電極アレイパネルを正常なものと欠陥のあるものとに分類するために使用する現在のテスト仕様を備えることを特徴とする請求項１９に記載のシステム。
【請求項２１】
前記新しい液晶ディスプレイ製造設定は、前記アレイテストステージで電極アレイパネルを正常なものと欠陥のあるものとに分類するために使用する新しいテスト仕様を備えることを特徴とする請求項２０に記載のシステム。
【請求項２２】
前記現在のテスト仕様と新しいテスト仕様はそれぞれピクセル駆動信号を備えており、前記ピクセル駆動信号に応答してピクセル電圧分布が生成されることと、前記電極アレイパネルを正常なものと欠陥のあるものとに分類するために前記ピクセル電圧分布にしきい値パラメータが適用されることを特徴とする請求項２１に記載のシステム。
【請求項２３】
液晶ディスプレイ製造設定パラメータを最適化するテスト仕様のしきい値パラメータを決定する方法であって、
前記テスト仕様は、前記アレイテストステージで個々の電極アレイパネルに適用するピクセル駆動信号を備えており、前記ピクセル駆動信号に応答して生成されたピクセル電圧分布に基づいて前記電極アレイパネル内の正常なピクセルと欠陥のあるピクセルとを識別するために前記アレイテストステージで前記しきい値パラメータが使用され、
（ａ）現在の値によるしきい値パラメータを使用して前記液晶ディスプレイ製造パラメータを評価するステップと、
（ｂ）しきい値パラメータの値をその現在の値から走査し、他のしきい値パラメータがある場合はその値を現在の値に維持しながら前記液晶ディスプレイ製造パラメータを評価するステップと、
（ｃ）ステップ（ｂ）に基づいて、前記走査されたしきい値パラメータの新しい値で最適な液晶ディスプレイ製造パラメータを得るものを特定するステップと、
（ｄ）すべてのしきい値パラメータが現在の値から走査されるまで、ステップ（ａ）〜（ｃ）を繰り返すステップと
を備えることを特徴とする方法。
【請求項２４】
前記テスト仕様は、正の極性と負の極性によるピクセル電圧分布を生成することを特徴とする請求項２３に記載の方法。
【請求項２５】
前記ピクセル駆動信号によって生成された前記ピクセル電圧分布は、
正の極性による正常なピクセル電圧分布と、
正の極性による欠陥のあるピクセル電圧分布と、
負の極性による正常なピクセル電圧分布と、
負の極性による欠陥のあるピクセル電圧分布と
を備えることを特徴とする請求項２４に記載の方法。
【請求項２６】
前記アレイテストステージで、前記ピクセル電圧分布ごとに２つのしきい値パラメータを使用することを特徴とする請求項２５に記載の方法。
【請求項２７】
前記液晶ディスプレイ製造パラメータの評価はアンダーキルされた欠陥のパラメータとオーバーキルされた欠陥のパラメータとに基づくことを特徴とする請求項２３に記載の方法。
【請求項２８】
前記液晶ディスプレイ製造パラメータは、液晶ディスプレイの歩留まりを含むことを特徴とする請求項２３に記載の方法。
【請求項２９】
前記液晶ディスプレイ製造パラメータは、収益を含むことを特徴とする請求項２３に記載の方法。
【請求項３０】
液晶ディスプレイ製造設定において現在の分布関数テスト仕様から新しい分布関数テスト仕様に変更したことによる液晶ディスプレイ製造パラメータへの影響を確認する方法であって、
前記現在の分布関数テスト仕様と新しい分布関数テスト仕様はピクセル電圧分布を生成する電極アレイパネルの駆動信号を備え、
電極アレイパネルの第１のグループに含まれる個々の電極アレイパネルに前記現在の分布関数テスト仕様を適用するステップと、
前記現在の分布関数テスト仕様で生成されるピクセル電圧分布に基づいて、前記電極アレイパネルの第１のグループに含まれる個々の電極アレイパネルを正常なものと欠陥のあるものとに分類し、基本の欠陥の結果を生成するステップと、
前記電極アレイパネルの第１のグループに含まれる個々の電極アレイパネルに前記新しい分布関数テスト仕様を適用するステップと、
前記新しい分布関数テスト仕様で生成されるピクセル電圧分布に基づいて、前記電極アレイパネルの第１のグループに含まれる個々の電極アレイパネルを正常なものと欠陥のあるものとに分類し、新しい欠陥の結果を生成するステップと、
前記基本の欠陥の結果と新しい欠陥の結果の両方で欠陥があるとして分類された個々の電極アレイパネルを検査し、パネル検査の結果を生成するステップと、
前記基本の欠陥の結果、前記新しい欠陥の結果、及び前記パネル検査の結果に基づいて、前記現在の分布関数テスト仕様から前記新しい分布関数テスト仕様に変更したことによる前記液晶ディスプレイ製造パラメータへの影響を確認するステップと
を備えることを特徴とする方法。
【請求項３１】
前記液晶ディスプレイ製造パラメータは、個々の電極アレイパネルを実装した液晶セルの欠陥を含み、
前記検査のステップで欠陥があると判断された個々の電極アレイパネルを修正するステップと、
前記液晶セルを検査してセル検査の結果を生成するステップと、
前記基本の欠陥の結果、前記新しい欠陥の結果（電極アレイパネルは前記修正のステップで修正されている）、及び前記セル検査の結果に基づいて、前記現在の分布関数テスト仕様から前記新しい分布関数テスト仕様に変更したことによる前記液晶セルの欠陥への影響を確認するステップと
をさらに備えることを特徴とする請求項３０に記載の方法。
【請求項３２】
前記液晶セルの欠陥への影響は、アンダーキルされた欠陥とオーバーキルされた欠陥とに基づくことを特徴とする請求項３１に記載の方法。
【請求項３３】
確認された前記液晶セルの欠陥への影響に基づいて前記液晶セル検査の歩留まりへの影響を確認するステップをさらに備えることを特徴とする請求項３１に記載の方法。
【請求項３４】
前記現在の分布関数テスト仕様から前記新しい分布関数テスト仕様に変更したことによる前記液晶セルの欠陥への影響は、以下の関係、
εTCD＝Ｎｃ（ＵＧｃ−ＧＵｃ）
（ただし、εTCDは、液晶セルの欠陥の相違、Ｎｃは、正常に修正された液晶セルの比率のパラメータ、ＵＧｃは、前記液晶セルの個々の電極アレイパネルが前記現在の分布関数テスト仕様を使用して正常と判断され、前記新しい分布関数テスト仕様を使用して欠陥があると判断された場合の前記液晶セルの検査のステップで検出された欠陥の数であり、ＧＵｃは、前記液晶セルの個々の電極アレイパネルが前記現在の分布関数テスト仕様を使用して欠陥があると判断され、前記新しい分布関数テスト仕様を使用して正常と判断された場合の前記液晶セルの検査のステップで検出された欠陥の数である）
に従って確認されることを特徴とする請求項３１に記載の方法。
【請求項３５】
前記液晶ディスプレイ製造パラメータは、個々の電極アレイパネルを実装した液晶ディスプレイモジュールの欠陥を含み、
前記検査のステップで欠陥があると判断された個々の電極アレイパネルを修正するステップと、
前記液晶ディスプレイモジュールを検査してモジュール検査の結果を生成するステップと、
前記基本の欠陥の結果、前記新しい欠陥の結果（電極アレイパネルは前記修正のステップで修正されている）、及び前記モジュール検査の結果に基づいて、現在の分布関数テスト仕様から新しい分布関数テスト仕様に変更したことによる液晶ディスプレイモジュールの欠陥への影響を確認するステップと
をさらに備えることを特徴とする請求項３０に記載の方法。
【請求項３６】
前記液晶ディスプレイモジュールの欠陥への影響は、アンダーキルされた欠陥とオーバーキルされた欠陥とに基づくことを特徴とする請求項３５に記載の方法。
【請求項３７】
確認された前記液晶ディスプレイモジュールの欠陥への影響に基づいて前記液晶ディスプレイモジュール検査の歩留まりへの影響を確認するステップをさらに備えることを特徴とする請求項３５に記載の方法。
【請求項３８】
前記現在の分布関数テスト仕様から前記新しい分布関数テスト仕様に変更したことによる前記液晶ディスプレイモジュールの欠陥への影響は、以下の関係、
εTMD＝Ｎｍ（ＵＧｍ−ＧＵｍ）
（ただし、εTMDは、液晶ディスプレイモジュールの欠陥の相違、Ｎｍは、正常に修正された液晶ディスプレイモジュールの比率のパラメータ、ＵＧｍは、前記液晶ディスプレイモジュールの個々の電極アレイパネルが前記現在の分布関数テスト仕様を使用して正常と判断され、前記新しい分布関数テスト仕様を使用して欠陥があると判断された場合の前記液晶ディスプレイモジュールの検査のステップで検出された欠陥の数であり、ＧＵｍは、前記液晶ディスプレイモジュールの個々の電極アレイパネルが前記現在の分布関数テスト仕様を使用して欠陥があると判断され、前記新しい分布関数テスト仕様を使用して正常と判断された場合の前記液晶ディスプレイモジュールの検査のステップで検出された欠陥の数である）
に従って確認されることを特徴とする請求項３５に記載の方法。
【請求項３９】
電極アレイパネルの評価に使用するテスト仕様の欠陥検出効率を向上する方法であって、
前記テスト仕様は、前記電極アレイパネルに適用してピクセル電圧を生成するピクセル駆動信号と、前記ピクセル電圧に適用してピクセルに欠陥があるかどうかを判断するしきい値パラメータとを備え、
前記ピクセル電圧を測定するステップと、
正常なピクセル電圧の平均から外れるピクセル電圧を識別するステップと、
前記ピクセル電圧の平均から外れる前記ピクセル電圧に基づいて前記しきい値パラメータを調整するステップと
を備えることを特徴とする方法。
【請求項４０】
前記しきい値パラメータを調整するステップは、
前記電極アレイパネルの領域を定義するステップと、
前記定義された領域内で前記ピクセルの平均から外れるピクセル電圧を示すピクセルを識別するステップと、
識別されたピクセルがあらかじめ指定した数を超える場合に、前記定義された領域内のピクセルに適用する前記しきい値パラメータを強化するステップと
を備えることを特徴とする請求項３９に記載の方法。
【請求項４１】
前記定義された領域は、おおむね線形の領域を備えることを特徴とする請求項４０に記載の方法。
【請求項４２】
電極アレイ内の欠陥を検出する方法であって、
前記電極アレイは複数のピクセルを定義し、
前記ピクセルにテスト信号を適用するステップと、
前記複数のピクセルの電圧分布を測定するステップと、
前記電圧分布の標準偏差を決定するステップと、
前記標準偏差の値に基づいてしきい値パラメータを計算するステップと、
前記計算されたしきい値パラメータに基づいてピクセルに欠陥があるかどうかを判断するステップと
を備えることを特徴とする方法。
【請求項４３】
前記しきい値パラメータを計算するステップは、
前記電圧分布から平均ピクセル電圧値を決定するステップと、
前記標準偏差の値にあらかじめ指定した定数をかけてオフセットの値を生成するステップと、
前記平均ピクセル電圧値に前記オフセット値を加算、かつ／又は前記平均ピクセル電圧値からオフセット値を減算して前記しきい値パラメータを生成するステップと
を備えることを特徴とする請求項４２に記載の方法。
【請求項４４】
前記しきい値パラメータは、しきい値領域を定義し、ピクセルが前記しきい値領域から外れた場合に欠陥のあるピクセルに分類されることを特徴とする請求項４２に記載の方法。
【請求項４５】
前記テスト信号は、電圧を備えており、前記しきい値パラメータは次の関係、
Ｖｔｈｉ＋＝［ＶPM＋（ＣHI+σP）］
Ｖｔｌｏ＋＝［ＶPM−ＣLO+σP）］
Ｖｔｈｉ−＝［ＶNM＋ＣHI-σN）］
Ｖｔｌｏ−＝［ＶNM−ＣLO-σN）］
（ただし、Ｖｔｈｉ＋とＶｔｌｏ＋は、正の電圧がかかるように操作されたピクセルのしきい値パラメータ、Ｖｔｈｉ−とＶｔｌｏ−は、負の電圧がかかるように操作されたピクセルのしきい値パラメータ、ＶPM及びＶNMは、正及び負にそれぞれ操作されたピクセルの平均ピクセル電圧値、ＣHI+、ＣLO+、ＣHI-、ＣLO-は、あらかじめ指定した定数、σP及びσNは、正及び負にそれぞれ操作されたピクセルの標準偏差の値）
に従って計算されることを特徴とする請求項４３に記載の方法。
【請求項４６】
Ｖｔｈｉ＋とＶｔｌｏ＋は、第１のしきい値領域を定義し、Ｖｔｈｉ−とＶｔｌｏ−は、第２のしきい値領域を定義することを特徴とする請求項４５に記載の方法。
【請求項４７】
正の電圧がかかるように操作されたピクセルは、前記第１のしきい値領域を外れた場合に欠陥のあるピクセルに分類されることを特徴とする請求項４６に記載の方法。
【請求項４８】
負の電圧がかかるように操作されたピクセルは、前記第２のしきい値領域を外れた場合に欠陥のあるピクセルに分類されることを特徴とする請求項４６に記載の方法。
【請求項４９】
電極アレイテストシステムの欠陥検出精度を向上する方法であって、
前記電極アレイは、複数のピクセルを定義することと、前記電極アレイテストシステムは、少なくとも１つのしきい値パラメータに基づいてピクセルに欠陥があるかどうかを判断し、
臨界的な欠陥の数を定義するステップと、
前記電極アレイテストシステムで報告する欠陥（報告された欠陥）の数と前記臨界的な欠陥の数を比較するステップと、
前記報告された欠陥の数が前記臨界的な欠陥の数を超える場合に、前記少なくとも１つのしきい値パラメータを調整するステップと
を備えることを特徴とする方法。
【請求項５０】
前記少なくとも１つのしきい値パラメータは、前記報告された欠陥の数が前記臨界的な欠陥の数以下になるまで調整されることを特徴とする請求項４９に記載の方法。
【請求項５１】
前記少なくとも１つのしきい値パラメータは、前記報告された欠陥の数が前記臨界的な欠陥の数以下になるまで、又は前記少なくとも１つのしきい値パラメータがあらかじめ指定した最大値に倒達するまで調整されることを特徴とする請求項４９に記載の方法。
【請求項５２】
前記少なくとも１つのしきい値パラメータは、
前記報告された欠陥の数が前記臨界的な欠陥の数未満になるまで前記少なくとも１つのしきい値パラメータを第１の増分値だけ増分して調整し、第１のしきい値パラメータ値を生成するステップと、
前記第１のしきい値パラメータ値から１つの増分値を減算し、第２のしきい値パラメータ値を生成するステップと、
前記報告された欠陥の数が前記臨界的な欠陥の数未満になるまで前記第２のしきい値パラメータ値を第２の増分値だけ増分して調整し、最終的なしきい値パラメータ値を生成するステップとによって調整され、
前記第２の増分値は前記第１の増分値より小さいことを特徴とする請求項５０に記載の方法。
【請求項５３】
前記臨界的な欠陥の数は、修正を試行しない欠陥の数に対応することを特徴とする請求項４９に記載の方法。
【請求項５４】
前記報告された欠陥の数が前記臨界的な欠陥の数を超えた場合に、セル及び／又はモジュール検査ステーションに通知するステップをさらに備えることを特徴とする請求項４９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：ＬＣＤ）の製造技術に関し、より詳細には、ＬＣＤの製品歩留まりを監視し、ＬＣＤの製品歩留まりのさまざまなテスト方法の影響を予測し、製品歩留まりを最適化し、さらに薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ−Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）アレイパネルの欠陥を検出するシステム及びその方法に関する。
【背景技術】
【０００２】
ＬＣＤを製造する場合は、歩留まりの管理が重要である。ＬＣＤの製造では、１枚の大きなガラス板が小さなＬＣＤパネルに分割される。ディスプレイに対する消費者の需要はますます大型化するにつれて、基板は大型になり、ガラス板１枚あたりのＬＣＤパネルの数は減少している。したがって、ＬＣＤの製造において製品歩留まりは非常に重要である。
【０００３】
ＬＣＤパネルのコストの大部分は製造によって発生する。結果として、収益は歩留まり率と密接に関連する。歩留まり率の変化は、財政に影響を及ぼす。
【０００４】
ＬＣＤパネルの製造は、自動化の進んだプロセスであり、さまざまな製造ステージが含まれる。個々の製造ステージは、多くの複雑なステップで構成される。たとえば、プロセスの１つのステージではガラス基板上に薄膜トランジスタ（ＴＦＴ）アレイを作成する。これには、薄膜蒸着（ｄｅｐｏｓｉｔｉｏｎ）、レジスト層（ｒｅｓｉｓｔ  ｌａｙｅｒｓ）、照射、成形、エッチング（ｅｔｃｈｉｎｇ）、ストリッピング（ｓｔｒｉｐｐｉｎｇ）の複数のパスが含まれる。欠陥が生じる機会は、製造プロセスのすべてのステージにおけるほとんどすべてのステップにある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
欠陥はさまざまな形をとり、一般には光学的な欠陥、機械的な欠陥、電気的な欠陥に分類される。こうした欠陥の一部は修正できるが、その他の欠陥は永続的であり、深刻な場合はＬＣＤパネルが使用できなくなる。
【０００６】
光学的な欠陥は最も一般的な欠陥である。この種の欠陥が存在すると、ピクセルが常に発光しているブライト（ｂｒｉｇｈｔ）の状態、又はピクセルが発光しないダーク（ｄａｒｋ）の状態のいずれかに「固定」される。この種の欠陥の最も一般的な原因は、セルのトランジスタ又は信号リード線のショート又はオープン回路などの電気的な問題である。ライト又はダークのスポットは、ガラス板の間又はＬＣＤパネルとバックライトの間に異物やほこりが混入することによっても発生する場合がある。
【０００７】
もう１つの光学的な欠陥は不均一性である。これは、不均一なセルギャップ（ｃｅｌｌ  ｇａｐｓ）によって液晶層の厚みが変化するために発生する可能性がある。均一性の問題は、液晶配向層のラビング処理（ｒｕｂｂｉｎｇ  ｐｒｏｃｅｓｓ）におけるエラーやカラーフィルタの厚みの不均一によって、あるいは化学残留物の除去が不完全なために発生する場合もある。
【０００８】
機械的な欠陥には、ガラスの割れや電気的接続の切断を含めてもよい。電気的接続の切断は、組み立ての誤り、コンポーネントの配列の誤り、及び／又は取り扱いの誤りによって発生する可能性がある。
【０００９】
一部のＬＣＤメーカーでは、製造プロセスの中間点でパネルを自動的に評価できるテスト及び検査の装置を使用している。場合によっては、欠陥を自動的に修正できる。ただし、ＬＣＤ製造プロセスの総合的なテストを行うと、製造の速度が低下する。さらに、テスト装置に伴う資本と保守のコストが発生する。したがって、メーカーは、総合的で正確なテストを行うことの必要性と、製造の速度の低下を可能な限り回避することの必要性との兼ね合いを考慮する必要がある。
【００１０】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ＬＣＤの製品歩留まりを監視し、ＬＣＤの製品歩留まりのさまざまなテスト方法の影響を予測し、製品歩留まりを最適化し、さらにＴＦＴアレイパネルの欠陥を検出するシステム及びその方法を提供することにある。
【００１１】
つまり、本発明の目的は、少なくとも前述の問題及び／又は欠点を解決することであり、少なくとも後述の利点を提供することである。
【課題を解決するための手段】
【００１２】
このような目的を達成するために、本発明の目的に関連して、以下に具体化し、概説するように、ＬＣＤの製品歩留まりを監視し、ＬＣＤの製品歩留まりのさまざまなテスト方法の影響を予測し、ＬＣＤのテストと組み立てのプロセスにおけるさまざまなステージで、歩留まりのさまざまなテスト方法の影響を比較することによって、製品歩留まりを最適化するシステム及び方法を提供する。本発明を使用して、ユーザー定義のパラメータ（収益など）に関するさまざまなテスト方法の影響を予測することもできる。
【００１３】
好ましい実施形態において、一般的な生産工程（ｐｒｏｄｕｃｔｉｏｎ  ｒｕｎ）を使用してさまざまなテスト方法が評価される。これで、さまざまな方法をテストするために必要なＬＣＤパネルの数が減少し、不適切なテスト方法を適用した場合にＬＣＤパネルが犠牲になる確率も低下する。
【００１４】
本発明は、薄膜トランジスタ（ＴＦＴ）アレイパネルの欠陥を検出するシステム及び方法も提供する。本発明のシステム及び方法は、ピクセル電圧測定値の標準偏差に関連して欠陥のあるピクセルを分類するためのしきい値パラメータを調整することで、欠陥検出の精度を向上する。
【００１５】
本発明は、多くのピクセルを含んでおり、ＴＦＴアレイテスターのセンサーによる１回の測定では測定できないＴＦＴアレイパネルのテストに特に適している。この場合は、ＴＦＴアレイテスターで複数回の測定を実行してＴＦＴアレイパネル内のすべてのピクセルを測定する必要がある。本発明のシステム及び方法は、各測定点でピクセル電圧測定値の標準偏差を計算し、この標準偏差の計算値に基づいてしきい値パラメータを調整する。したがって、本発明のシステム及び方法により、環境的な要因又はその他の原因による測定点間のピクセル電圧測定値の差を補償できる。
【００１６】
別の好ましい実施形態において、本発明のシステム及び方法は、ＴＦＴアレイテストシステムが報告する欠陥の数があらかじめ指定した臨界値を超えた場合に、欠陥のあるピクセルを分類するためのしきい値パラメータを調整することで、欠陥検出の精度を向上する。しきい値パラメータは、報告された欠陥の数があらかじめ指定した臨界値以下になるまで調整されるのが好ましい。あらかじめ指定した臨界値は、報告された欠陥の数が異常に高いかどうかを判断するためのしきい値を表している。
【００１７】
多くの場合、プロセスの不均一性やプロセスの汚染によって発生した欠陥は、顕微鏡では特定が困難であり、特定されたとしてもＴＦＴアレイ修正装置では修正できない。したがって、報告された欠陥の数があらかじめ指定した臨界値以下に減少すれば、ＴＦＴアレイ修正装置で処理する必要のある欠陥の可能性が減少するので、修正装置の稼働時間が短縮される。
【００１８】
ＴＦＴアレイテストシステムの誤差によっても、報告された欠陥の数が異常に増大する場合がある。この場合は、報告された欠陥の数があらかじめ指定した臨界値以下に減少すれば、ＴＦＴアレイテストシステムが報告する欠陥の可能性の数が減少し、実際に欠陥である確率の高いものが報告される。したがって、本発明により、システム本来のパフォーマンスによる精度が低い場合も、ＴＦＴアレイテストシステムの欠陥検出の精度が向上する。
【００１９】
本発明のその他の利点、目的及び機能は、一部についてこの後で説明するが、一部については以下の考察から当業者には明らかである。あるいは、本発明の実施によっても理解できる。本発明の目的及び利点は、添付の請求項に具体的に指定するように実現でき、達成できる。
【００２０】
本発明について以下の図面に関連付けながら詳細に説明するが、説明の中で参照番号が似かよっているものは同類の要素を示している。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の実施形態について説明する。  
＜Ｉ．薄膜トランジスタ（ＴＦＴ）−液晶ディスプレイ（ＬＣＤ）の製造＞
図１Ａは、ＴＦＴ−ＬＣＤ製造のプロセスフローを示すブロック図である。製造のプロセスは、２つのステージ、すなわち、基板上に薄膜トランジスタ（ＴＦＴ）アレイパネルを構成するアレイパネル製造ステージ１００と、ＴＦＴアレイパネルをテストし、ディスプレイを組み立てるテストと組み立てのステージ２００に分割できる。
【００２２】
アレイパネル製造ステージでは、ステップ１０２でＴＦＴアレイパネルを構成するガラス基板をクリーニングする。ステップ１０４〜１１０は、ガラス基板上にＴＦＴアレイパネルを構成するための周知のステップを表している。つまり、薄膜蒸着ステップ１０４、フォトレジストパターニング（ｐｈｏｔｏｒｅｓｉｓｔ  ｐａｔｔｅｒｎｉｎｇ）ステップ１０６、エッチングステップ１０８、フォトレジストストリッピング（ｐｈｏｔｏｒｅｓｉｓｔ  ｓｔｒｉｐｐｉｎｇ）とクリーニングのステップ１１０である。ステップ１０４〜１１０を繰り返すたびに、ガラス基板上に薄膜層が形成され、パターニングされる。
【００２３】
通常は、ＴＦＴアレイベースのプレートと呼ばれる各ガラス基板上に、複数のＴＦＴアレイパネルが構成される。１台のディスプレイ装置（ＬＣＤディスプレイなど）は、１つのＴＦＴアレイパネルを利用する。
【００２４】
ガラス基板上にＴＦＴアレイパネルが構成されると、ＴＦＴアレイパネルはテストと組み立てのステージ２００に進む。ここでＴＦＴアレイパネルがテストされ、液晶（ＬＣ）セルの組み立てと分割が行われ、さらに液晶セルが電気的に接続されるとＬＣＤで最終的に使用する液晶モジュールが生成される。組み立てのステージは、アレイテストステージ２０２、アレイ修正ステージ２０４、セル組み立てステージ２０６、セル検査ステージ２０８、モジュール組み立てステージ２１０、モジュール検査ステージ２１２を含むさまざまなサブステージで構成される。組み立てステージ２００には、オプションでセル修正ステージ２１４とモジュール修正ステージ２１６を含めてもよい。
【００２５】
アレイテストステージ２０２では、後述するように、各ＴＦＴアレイパネルをテスト信号で処理してパネルをテストする。不良（すなわち、欠陥）と判断されたＴＦＴアレイパネルは、アレイ修正ステージ２０４に送られる。良好と判断されたパネルは、セル組み立てステージ２０６に送られる。アレイ修正ステージ２０４で修正可能な不良パネルが当業者には周知の技術で修正され、修正されたパネルがセル組み立てステージ２０６に送られる。
【００２６】
セル組み立てステージ２０６では、ＴＦＴアレイパネルの前面と背面にガラス板を重ね、前面と背面のガラス板の間に当業者には周知の技術で液晶を注入することでＬＣセルを組み立てる。さらに、このステージでＴＦＴアレイベースプレート（ガラス基板）をさいの目に区切ることで個々のＬＣセルが互いに分割される。
【００２７】
組み立てと分割を完了したＬＣセルは、セル検査ステージ２０８に送られ、欠陥がないか検査される。損傷があると判断されたＬＣセルは、オプションのセル修正ステージ２１４に送ることもできる。良好と判断されたＬＣセルと修正されたＬＣセル（オプションのセル修正ステージ２１４を実装した場合）は、モジュール組み立てステージ２１０に送られる。
【００２８】
モジュール組み立てステージ２１０で、必要に応じて、ＬＣセルを電気的に接続し、最終的にＬＣＤで使用するＬＣＤモジュールを生成する。次に、ＬＣＤモジュールは、モジュール検査ステージ２１２に進み、当業者には周知の技術でこれをテストする。オプションのモジュール修正ステージ２１６を採用し、モジュール検査ステージ２１２で欠陥があると判断したＬＣＤモジュールを修正してもよい。プロセッサ２２０は、テストと組み立てのステージ２００との間でデータを送受信する。
【００２９】
図１Ｂは、図１Ａに示すプロセッサの１つの好ましい実施形態を示すブロック図である。図１Ｂに示す好ましい実施形態において、プロセッサ２２０には比較ユニット２２２と評価ユニット２２４が含まれる。比較ユニット２２２は、さまざまな製造設定について、テストと組み立てのステージ２００のさまざまなサブステージの入力と出力を比較する。評価ユニット２２４は、比較ユニット２２２から比較データを受け取り、製造設定の変更による目的のパラメータ（収益など）への影響を評価する。評価ユニット２２４では、後述の方法を採用している。評価ユニット２２４で生成される評価データを使用して、テストと組み立てのステージ２００で使用する製造設定を最適化することができる。
【００３０】
＜ＩＩ．ＴＦＴ−ＬＣＤ製造の収益モデル＞
本発明の１つの実施形態によるＴＦＴ−ＬＣＤ製造の収益モデルについて、図２を参照しながら説明する。図２は、図１Ａに示すプロセスフローの組み立てステージ２００を示すブロック図である。
【００３１】
図２に示す主なプロセスステージを説明するための変数は、次のように定義される。
ＩA＝アレイテストステージ２０２への入力パネルの数
ＩAR＝アレイ修正ステージ２０４への入力パネルの数
ＩC＝セル検査ステージ２０８への入力パネルの数
ＩM＝モジュール検査ステージ２１２への入力パネルの数
ＯATG＝アレイテストステージ２０２から渡されるパネルの数
ＯATB＝アレイテストステージ２０２の修正不可能な不良パネルの数
ＯATR＝アレイテストステージ２０２の修正可能なパネルの数。ＩARに同じ
ＯARG＝アレイ修正ステージ２０４を通過するパネルの数
ＯARB＝アレイ修正ステージ２０４の不良パネルの数
ＯCG＝セル検査ステージ２０８から渡されるパネルの数
ＯCB＝セル検査ステージ２０８の修正不可能な不良パネルの数
ＯMG＝モジュール検査ステージ２１２から渡されるパネルの数
ＯMB＝モジュール検査ステージ２１２の修正不可能な不良パネルの数
オプションの生産フローステージ２１４と２１６で使用するその他の変数は、次のように定義される。
ＯCIR＝セル検査ステージ２０８の修正可能なパネルの数
ＯMIR＝モジュール検査ステージ２１２の修正可能なパネルの数
ＯCRG＝セル修正ステージ２１４から渡されるパネルの数
ＯMRG＝モジュール修正ステージ２１６から渡されるパネルの数
ＯCRB＝セル修正ステージ２１４の不良パネルの数
ＯMRB＝モジュール修正ステージ２１６の不良パネルの数
ここで、セル検査とモジュール検査における収益と歩留まりの変動との関係を説明するモデルについて説明する。次のようなコスト変数を使用する。
ＣA＝ＴＦＴパネルを作成するコスト
ＣT＝ＴＦＴパネルをテストするコスト
ＣR＝ＴＦＴパネルを修正するコスト
ＣC＝ＴＦＴパネルのセル組み立てのコスト
ＣCI＝ＴＦＴパネルのセル検査のコスト
ＣM＝ＴＦＴパネルのモジュール組み立てのコスト
ＣMI＝ＴＦＴパネルのモジュール検査コスト
【００３２】
テスト、検査、又は組み立ての各ステージで使用する製造パラメータの変更を評価するための最初の基準値を得るために、現在の製造設定を「基本の製造設定」とし、基本の製造設定を使用して得られた結果を「基本の結果」とする。
【００３３】
コスト分析は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を除くプロセスフローの組み立てステージ２００に関連して実行される。ここで、基本の製造設定と提示された新しい製造設定との間には、コストと出力数量の相違がないと仮定する。基本の設定ＣＯＳＴPRIMEを使用したＴＦＴ−ＬＣＤパネルの製造コストは、次の式で表すことができる。
ＣＯＳＴPRIME＝アレイ製造コスト＋アレイテストコスト＋アレイ修正コスト＋セル組み立てコスト＋セル検査コスト＋モジュール組み立てコスト＋モジュール検査コスト  ・・・（１）
次のように、コストの値を表す式が得られる。
アレイ製造コスト＝ＩAＣA  ・・・（２）
アレイテストコスト＝ＩAＣT  ・・・（３）
アレイ修正コスト＝ＩARＣR  ・・・（４）
セル組み立てコスト＝ＩCＣC  ・・・（５）
セル検査コスト＝ＩCＣCI  ・・・（６）
モジュール組み立てコスト＝ＩMＣM  ・・・（７）
モジュール検査コスト＝ＩMＣMI  ・・・（８）
各ステージの歩留まりは次のように定義される。
アレイテストの歩留まり（ＹAT）＝ＯATG／ＩA  ・・・（９）
アレイ修正の歩留まり（ＹAR）＝ＯARG／ＩAR  ・・・（１０）
セル検査の歩留まり（ＹC）＝ＯCG／ＩC  ・・・（１１）
モジュール検査の歩留まり（ＹM）＝ＯMG／ＩM  ・・・（１２）
オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を使用しない場合はＩM＝ＯCGなので、式（１１）は次のように記述できる。
ＩM＝ＹCＩC  ・・・（１３）
式（１）、（２）〜（８）、（１３）から以下が得られる。
ＣＯＳＴPRIME＝ＩAＣA＋ＩAＣT＋ＩARＣR＋ＩCＣC＋ＩCＣCI＋ＹCＩCＣM＋ＹCＩCＣMI  ・・・（１４）
最終的なＴＦＴ−ＬＣＤモジュールの出力の値は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用しない基本の製造設定の場合に、次の式で表すことができる。
ＰＲＯＤＵＣＴPRIME＝ＯMGＰVALUE  ・・・（１５）
ただし、ＰVALUEは基本の製造設定を使用して製造したＴＦＴ−ＬＣＤモジュールの値である。式（１２）、（１３）、（１４）から以下が得られる。
ＰＲＯＤＵＣＴPRIME＝ＹMＹCＩCＰVALUE  ・・・（１６）
アレイテストステージ２０２、セル検査ステージ２０６、モジュール検査ステージ２１２、セル組み立てステージ２０６、及び／又はモジュール組み立てステージ２１０で新しい製造設定を使用すると、次の変数で表される新しい値が得られる。
Ｉ’AR＝アレイ修正ステージへの入力パネルの数（新しい値）
Ｉ’C＝セル検査ステージへの入力パネルの数（新しい値）
Ｉ’M＝モジュール検査ステージへの入力パネルの数（新しい値）
Ｏ’ATG＝アレイテストステージから渡されるパネルの数（新しい値）
Ｏ’ATB＝アレイテストステージの修正不可能な不良パネルの数（新しい値）
Ｏ’ATR＝アレイテストステージの修正可能なパネルの数（新しい値）。Ｉ’ARに同じ
Ｏ’ARG＝アレイ修正ステージから渡されるパネルの数（新しい値）
Ｏ’ARB＝アレイ修正ステージの不良パネルの数（新しい値）
Ｏ’CG＝セル検査ステージから渡されるパネルの数（新しい値）。Ｉ’Mに同じ
Ｏ’CB＝セル検査ステージの不良パネルの数（新しい値）
Ｏ’MG＝モジュール検査ステージから渡されるパネルの数（新しい値）
Ｏ’MB＝モジュール検査ステージの不良パネルの数（新しい値）
Ｙ’AT＝アレイテストの歩留まり（新しい値）
Ｙ’AR＝アレイ修正の歩留まり（新しい値）
Ｙ’C＝セル検査の歩留まり（新しい値）
Ｙ’M＝モジュール検査の歩留まり（新しい値）
ここで、次のようにオプションのセル修正ステージ２１４とモジュール修正ステージ２１６を使用しない場合の新しい製造設定に関する一連の式が得られる。
ＣＯＳＴNEW＝ＩAＣA＋ＩAＣT＋Ｉ’ARＣR＋Ｉ’CＣC＋Ｉ’CＣCI＋Ｙ’CＩ’CＣM＋Ｙ’CＩ’CＣMI  ・・・（１７）
ＰＲＯＤＵＣＴNEW＝Ｙ’MＹ’CＩ’CＰ’VALUE  ・・・（１８）
ただし、Ｐ’VALUEは新しい製造設定を使用して製造したＴＦＴ−ＬＣＤモジュールの値である。
【００３４】
収益が増大し（又は赤字が減少し）、新しい製造設定の結果Ｐが次のようにして得られる。
Ｐ＝ＣＯＳＴPRIME−ＣＯＳＴNEW＋ＰＲＯＤＵＣＴNEW−ＰＲＯＤＵＣＴPRIME  ・・・（１９）
式（１４）、（１６）、（１７）、（１８）、（１９）から、次に示すＰの式が得られる。
Ｐ＝（ＩAR−Ｉ’AR）ＣR＋（ＩC−Ｉ’C）ＣC＋（ＩC−Ｉ’C）ＣCI＋ＹCＩCＣM＋ＹCＩCＣMI−Ｙ’CＩ’CＣM−Ｙ’CＩ’CＣMI＋Ｙ’MＹ’CＩ’CＰ’VALUE−ＹMＹCＩCＰVALUE  ・・・（２０）
ＴＦＴ−ＬＣＤの正規の生産では
【００３５】
【数１】
2007524859.tif 000003
【００３６】
を仮定できる。これは、不良パネルが通常は次のプロセスステージに搬送されるときに、個々のパネルはまだ互いに分割されておらず、共通のＴＦＴアレイのベースプレート上にあるためである。この仮定が有効な場合は、次の式、
ＩC＝ＩA−（ＯATB＋ＯARB）  ・・・（２１）
Ｉ’C＝ＩA−（Ｏ’ATB＋Ｏ’ARB）  ・・・（２２）
を使用して以下が得られる。
【００３７】
【数２】
2007524859.tif 000004
【００３８】
式（２３）を式（２０）に代入すると、次の式が得られる。
【００３９】
【数３】
2007524859.tif 000005
【００４０】
ＴＦＴ−ＬＣＤモジュールの値は製造設定とは無関係なので、次の式が得られる。
ＰVALUE＝Ｐ’VALUE  ・・・（２５）
したがって、式（２５）を使用すると、次のように式（２４）をさらに簡素化できる。
【００４１】
【数４】
2007524859.tif 000006
【００４２】
したがって、式（２６）を使用して、新しい製造設定によって発生する歩留まりの変動の結果としての収益の増大又は減少を計算できる。
【００４３】
上述した関係を使用して、収益とＴＦＴ−ＬＣＤ製造の損益分岐点に到達するのに必要な生産量を評価できる。この種のコスト分析は、ＴＦＴアレイプロセスに不良パネルとして廃棄されるＴＦＴアレイパネルがないという仮定に基づいて行われる。ＴＦＴ−ＬＣＤパネルのコスト（ＣＯＳＴ）は、次の式で表すことができる。
【００４４】
ＣＯＳＴ＝アレイ製造コスト＋アレイテストコスト＋アレイ修正コスト＋セル組み立てコスト＋セル検査コスト＋モジュール組み立てコスト＋モジュール検査コスト＋パッケージングコスト＋保管と輸送のコスト＋その他の固定コスト  ・・・（２７）
次のように追加のコストの値を表す式が得られる。
パッケージングコスト＝ＩMＣP  ・・・（２８）
保管と輸送のコスト＝ＩMＣS  ・・・（２９）
ただし、ＣPとＣSは、それぞれユニットのパッケージングのコストと保管／輸送のコストである。
【００４５】
式（２）〜（８）、（１３）、（２７）、（２８）、（２９）から次の式が得られる。
ＣＯＳＴ＝ＩAＣA＋ＩAＣT＋ＩARＣR＋ＩCＣC＋ＩCＣCI＋ＹCＩC（ＣM＋ＣMI＋ＣP＋ＣS）＋ＣF  ・・・（３０）
ただし、ＣFは、その他の固定コストである。最終出力の値は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を使用しない場合に、次の式で表すことができる。
ＰＲＯＤＵＣＴ＝ＯMGＤSALE  ・・・（３１）
ただし、ＤSALEは、ＴＦＴ−ＬＣＤ製品ユニットの販売価格である。
【００４６】
式（１２）、（１３）、（３１）から次の式が得られる。
ＰＲＯＤＵＣＴ＝ＹMＹCＩCＤSALE  ・・・（３２）
ここで、次のように収益（ＰＴ）が得られる。
ＰＴ＝ＰＲＯＤＵＣＴ−ＣＯＳＴ  ・・・（３３）
式（３０）、（３２）、（３３）から次の式が得られる。
ＰＴ＝ＹMＹCＩCＤSALE−（ＩAＣA＋ＩAＣT＋ＩARＣR＋ＩCＣC＋ＩCＣCI＋ＹCＩC（ＣM＋ＣMI＋ＣP＋ＣS）＋ＣF）  ・・・（３４）
式（２１）を式（３４）に代入すると、次の式が得られる。
ＰＴ＝ＹMＹC（ＩA−ＯATB−ＯARB）ＤSALE−（ＩAＣA＋ＩAＣT＋ＩARＣR＋ＣF＋（ＩA−ＯATB−ＯARB）（ＣC＋ＣCI＋ＹCＣM＋ＹCＣMI＋ＹCＣP＋ＹCＣS））  ・・・（３５）
ＹTを次のように定義すると、
ＹT＝（ＯATB＋ＯARB）／ＩA  ・・・（３６）
式（３５）は次のようになる。
ＰＴ＝ＹMＹCＩA（１−ＹT）ＤSALE−（ＩA（ＣA＋ＣT）＋ＩARＣR＋ＣF＋ＩA（１−ＹT）（ＣC＋ＣCI＋ＹC（ＣM＋ＣMI＋ＣP＋ＣS）））  ・・・（３７）
ＰＴがゼロでの損益分岐点のＩA（ＩA-EVEN）は、次のようになる。
ＩA-EVEN＝（ＩARＣR＋ＣF）／（ＹMＹC（１−ＹT）ＤSALE−（ＣA＋ＣT＋（１−ＹT）（ＣC＋ＣCI＋ＹC（ＣM＋ＣMI＋ＣP＋ＣS））））  ・・・（３８）
通常の生産では以下を仮定できる。
ＯATB＜＜ＩA  ・・・（３９）
したがって、式（９）を使用して以下が得られる。
【００４７】
【数５】
2007524859.tif 000007
【００４８】
式（３７）と（４０）から次の式が得られる。
【００４９】
【数６】
2007524859.tif 000008
【００５０】
式（４１）でＰＴ＝０としてＩＡを計算すると、ここでも次のようなＩA-EVENの式が得られる。
【００５１】
【数７】
2007524859.tif 000009
【００５２】
したがって、損益分岐点に必要な収益と生産量は、歩留まりの値、コストの値、販売価格から導くことができる。
【００５３】
前述の収益モデルは、セル修正ステージ２１４とモジュール修正ステージ２１６を利用しない生産ラインモデルに適用できる。しかし、前述の収益モデルは、セル修正ステージ２１４とモジュール修正ステージ２１６を利用する生産ラインモデルにも適用でき、この場合も本発明の範囲を逸脱しないことを理解されたい。さらに、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用するが、セル及びモジュールの修正率はきわめて低く、歩留まりに影響するほどではない場合は、前述の収益モデルを適用できる。
【００５４】
＜ＩＩＩ．ＴＦＴアレイパネルテスト時の欠陥の特定＞
個々のＴＦＴアレイパネルは、アレイテストステージ２０２で当業者には周知のアレイテスト装置を使用してテストされる。各ＴＦＴアレイパネルをアレイテスト装置でテストする場合に、各ピクセルの電子信号とストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）は充電と放電の操作によって目標とする電圧信号を生成する。アレイテスト装置のセンサーは、ＴＦＴアレイパネルのピクセルごとにストレージキャパシタのピクセル電圧を測定する。ピクセルに欠陥がある場合は、欠陥のあるピクセルのピクセル電圧が正常なピクセルのピクセル電圧とは異なっている。欠陥のあるピクセル電圧と正常なピクセル電圧との相違は、「欠陥信号」と呼ばれている。
【００５５】
図３Ａは、ＴＦＴアレイパネルのピクセルの半数に正のピクセル電圧がかかり、残りの半数に負のピクセル電圧がかかった場合のピクセル電圧分布をグラフに示す図である。このような分布は、個々のＴＦＴアレイパネル内に多くのピクセルが存在しており、センサーの動作が統計的であるため、統計学上の分布関数で表現できる。正常な正のピクセル電圧の分布関数３１０は、正規分布の関数を使用して次のように表現できる。
【００５６】
【数８】
2007524859.tif 000010
【００５７】
Θｐは、正常な正のピクセル電圧の分布関数を表している。ＮPは正常な正のピクセル電圧がかかったピクセルの総数、νはピクセル電圧を表す変数、ＶPは正のピクセル電圧の正規分布の関数における平均値、σpは標準偏差である。
【００５８】
Ｎpは正のピクセル電圧がかかった欠陥ピクセルの数を正のピクセル電圧がかかったピクセルの総数から減算して得られるが、この値は正のピクセル電圧がかかったピクセルの総数とほとんど同じである。これは、正のピクセル電圧がかかった欠陥ピクセルの数は正のピクセル電圧がかかった正常なピクセルの数に比べて非常に小さいためである。
【００５９】
正常な負のピクセル電圧の分布関数３２０も、同様に正規分布の関数を使用して次のように表現できる。
【００６０】
【数９】
2007524859.tif 000011
【００６１】
ただし、Θｎは正常な負のピクセル電圧の分布関数を表している。ＮNは正常な負のピクセル電圧がかかったピクセルの総数、ＶNは負のピクセル電圧の正規分布の関数における平均値、σNは標準偏差である。
【００６２】
ＮNは、負のピクセル電圧がかかった欠陥ピクセルの数を負のピクセル電圧がかかったピクセルの総数から減算して得られるが、この値は負のピクセル電圧がかかったピクセルの総数とほとんど同じである。これは、負のピクセル電圧がかかった欠陥ピクセルの数は負のピクセル電圧がかかった正常なピクセルの数に比べて非常に小さいためである。Ｖp、σp、ＶN、σNの値は、通常はアレイテスト装置から得られる。
【００６３】
図３Ａに示したグラフは、欠陥のあるピクセル電圧分布３３０（σｐｈ）、３４０（σｐ１）、３５０（σｎｈ）、３６０（σｎ１）も示している。σｐｈとσｐｌは、正の極性ピクセル電圧を生成する駆動信号に応答した欠陥のあるピクセル電圧の分布を表している。σｎｈとσｎｌは、負の極性ピクセル電圧を生成する駆動信号に応答した欠陥のあるピクセル電圧の分布を表している。
【００６４】
アレイテスト装置では、しきい値パラメータＶｔｈｉ＋、Ｖｔｌｏ＋、Ｖｔｈｉ−、Ｖｔｌｏ−を使用して欠陥のあるピクセルを検出する。正のピクセル電圧がかかるように操作されたピクセルは、そのピクセル電圧が正のしきい値Ｖｔｈｉ＋とＶｔｌｏ＋の間の領域を外れた場合に、欠陥として報告される。負のピクセル電圧がかかるように操作されたピクセルは、そのピクセル電圧が負のしきい値Ｖｔｈｉ−とＶｔｌｏ−の間の領域を外れた場合に、欠陥として報告される。
【００６５】
［アンダーキル（Ｕｎｄｅｒ−Ｋｉｌｌｅｄ）された欠陥とオーバーキル（Ｏｖｅｒ−Ｋｉｌｌｅｄ）された欠陥］
正常なピクセルがしきい値領域外のピクセル電圧を示す場合は、正常なピクセルが誤って欠陥のあるピクセルに分類される。この誤った分類を「オーバーキルされた欠陥」という。欠陥のあるピクセルがしきい値内のピクセル電圧を示す場合は、欠陥のあるピクセルが誤って正常なピクセルに分類される。この誤った分類を「アンダーキルされた欠陥」という。
【００６６】
アンダーキルされた欠陥があるとセル検査ステージ２０８の歩留まり（ＹC）及び／又はモジュール検査ステージ２１２の歩留まり（ＹM）が低下する。オーバーキルされた欠陥があると、アレイ修正ステージ２０４で使用するアレイ修正装置の生産性が低下する。したがって、製品製造の収益を最大化し、損失を最小化するために、適切なしきい値パラメータの値を設定することは非常に重要である。
【００６７】
［ＴＦＴアレイテスターの欠陥検出精度の向上］
１．順応性のあるしきい値
大型のＴＦＴ−ＬＣＤディスプレイで使用するためにＴＦＴ−ＬＣＤのサイズが大きくなると、ＴＦＴアレイテスターでは１つのＴＦＴアレイパネルをテストするのに複数回の測定が必要になる。これは、ＴＦＴアレイパネルが特定のサイズを超えると、ＴＦＴアレイテスターはＴＦＴアレイパネル全体を処理できなくなるためである。したがって、１つのＴＦＴアレイパネルに対してＴＦＴアレイテスターでは複数回の測定が行われる。
【００６８】
図３Ｂは、ＴＦＴアレイテスターとコントローラを備えるＴＦＴアレイテストシステムを示すブロック図である。大きなＴＦＴアレイパネルでは、コントローラ３６６で制御するＴＦＴアレイテスター３６４がＴＦＴアレイパネルの一部をテストし、次にＴＦＴアレイパネル又はＴＦＴアレイテスター３６４のセンサー（図示せず）を移動する。この移動はステッピングモーション（ｓｔｅｐｐｉｎｇ  ｍｏｔｉｏｎ）によるのが好ましい。これで、ＴＦＴアレイパネルの別の部分をテストできる。
【００６９】
最初の測定と次の測定の間にＴＦＴアレイテスター３６２のセンサーとＴＦＴアレイパネルのいずれかが移動するので、ピクセル電圧分布（図３Ａの３１０、３２０、３３０、３４０、３５０、３６０）は、測定のたびに環境の変化又はその他の原因で変化する可能性がある。図３Ａの固定のしきい値パラメータＶｔｈｉ＋、Ｖｔｌｏ＋、Ｖｔｈｉ−、Ｖｔｈｉ−のように固定のしきい値パラメータを使用すると、欠陥検出の精度が低下する。固定のしきい値パラメータはある程度固定されたピクセル電圧分布で使用するように設計されているためである。
【００７０】
この影響を緩和してＴＦＴアレイテストシステム３６２の欠陥検出精度を向上する１つの方法は、「相対的なしきい値」を使用することである。この方法では、ピクセル電圧分布の平均値（図３ＡのＶP及び／又はＶN）を測定位置ごとに取得し、平均ピクセル電圧分布に対してあらかじめ指定した定数を加算又は減算することでしきい値パラメータの値を求める。この相対しきい値の方法を図３Ｃに示す。
【００７１】
図３Ｃは、「相対しきい値（ｒｅｌａｔｉｖｅ  ｔｈｒｅｓｈｏｌｄｉｎｇ）」の方法を使用して計算したしきい値パラメータに関連して正の電圧で操作されたピクセル電圧分布を測定した結果をグラフに示す図である。簡単にするために正の電圧がかかったピクセルのみの電圧分布を図示しているが、以下の方法は負の電圧がかかったピクセル電圧分布にも適用できる。
【００７２】
図３Ａに示す分布と同様に、図３Ｃに示す分布は個々のＴＦＴアレイパネル内に多くのピクセルが存在し、センサーの動作が統計的であるため、統計学上の分布関数で表現できる。グラフ（１）は、標準偏差が比較的小さいピクセル電圧分布の測定値σpであり、グラフ（２）は、標準偏差が比較的大きいピクセル電圧分布の測定値であるσp。
【００７３】
相対しきい値の方法を使用すると、しきい値パラメータは次のように計算される。
Ｖｔｈｉ＋＝（ＶPM＋ＫHI+）
Ｖｔｌｏ＋＝（ＶPM−ＫLO+）
Ｖｔｈｉ−＝（ＶNM＋ＫHI-）
Ｖｔｌｏ−＝（ＶNM−ＫLO-）
ただし、ＶPMとＶNMは、正又は負に操作されたピクセルのピクセル電圧測定値の平均、ＫHI+、ＫLO+、ＫHI-、ＫLO-は、それぞれあらかじめ指定した定数であり、ピクセル電圧測定値の平均に対して加算又は減算される。
【００７４】
相対しきい値の方法では、ピクセル電圧平均値が移動することによる欠陥検出精度への影響が軽減される。しかし、この方法では環境上の変更又はその他の原因によるピクセル電圧分布の標準偏差σpの変化は考慮されない。ピクセル電圧分布の標準偏差の変化を図３Ｄに示す。
【００７５】
図３Ｄは、ＴＦＴアレイパネル上の２つの測定点におけるピクセル電圧分布の例をグラフに示す図である。これは、２つの測定点におけるピクセル電圧分布の例を示すグラフである。
【００７６】
ピクセル電圧分布３６８は、ＴＦＴアレイパネルの第１の測定点によるもの、ピクセル電圧分布３７０は、同じＴＦＴアレイパネルの第２の測定点によるものである。２つのピクセル電圧分布３６８と３７０は、約７．０という同じ平均値を示しているが、ピクセル電圧分布３６８の標準偏差は、０．５であるのに対して、ピクセル電圧分布３７０の標準偏差は、１．０である。標準偏差の変化は、環境上の要因、製造プロセスの変動、あるいはその他の要因によって発生する可能性がある。
【００７７】
同様に、図３Ｃのグラフ（１）は第１の標準偏差を有するＴＦＴアレイパネルの第１の測定点によるもの、図３Ｃのグラフ（２）は第２のより大きい標準偏差を有するＴＦＴアレイパネルの第２の測定点によるものである。グラフ（２）はグラフ（１）より標準偏差が大きい。標準偏差が大きいということは、ピクセル電圧分布の幅３２０が広いことを意味する。ピクセル電圧分布の幅が広いということは、正常なピクセル電圧の範囲を示す一部のピクセルが相対しきい値の方法であらかじめ指定した所定の定数によって設定されたしきい値の上下限を超え、誤って欠陥として分類される可能性があることを意味する。
【００７８】
相対しきい値の方法を使用する場合にこの現象を回避するためには、あらかじめ指定した定数として大きな値を使用する必要がある。ただし、あらかじめ指定した定数値が大きいと、後続の測定でグラフ（１）に示すように標準偏差が小さくなった場合に検出精度が低下する。このように、しきい値パラメータを決定する好ましい方法を図３Ｅに示す。
【００７９】
図３Ｅは、「標準偏差の方法」を使用して計算したしきい値パラメータに沿って正の電圧がかかるように操作されたピクセル電圧分布の測定結果をグラフに示す図である。
【００８０】
標準偏差の方法では、各測定点でピクセル電圧分布の標準偏差が取得される。次に、現在の測定点について取得した標準偏差の値にあらかじめ指定した定数をかけてオフセットを生成し、ピクセル電圧測定値の平均にこのオフセットを加えることで、各測定点のしきい値パラメータが得られる。相対しきい値の方法を使用すると、しきい値パラメータは次のように計算される。
Ｖｔｈｉ＋＝［ＶPM＋（ＣHI+σP）］
Ｖｔｌｏ＋＝［ＶPM−（ＣLO+σP）］
Ｖｔｈｉ−＝［ＶNM＋（ＣHI-σN）］
Ｖｔｌｏ−＝［ＶNM−ＣLO-σN）］
ただし、ＶPMとＶNMは、正又は負に操作されたピクセル電圧測定値の平均、ＣHI+、ＣLO+、ＣHI-、ＣLO-は、それぞれあらかじめ指定した定数であり、それぞれ標準偏差σPとσNに乗算される。
【００８１】
各測定位置で測定された標準偏差を使用することで、各測定位置での実際の標準偏差に基づいてしきい値パラメータを調整できる。このように、しきい値パラメータを設定する場合に標準偏差の変化が考慮されるので、標準偏差が小さい測定位置でも検出精度が低下せず、大きな標準偏差を示す測定位置でも誤って欠陥に分類されないようにできる。
【００８２】
図３Ｆは、本発明の１つの好ましい実施形態による標準偏差測定プロセスのステップを示す流れ図である。ステップ３７２でプロセスが開始され、あらかじめ指定した定数が設定される。次に、プロセスはステップ３７４に進み、ＴＦＴアレイパネル及び／又はＴＦＴアレイテスターのセンサーが次の測定位置に移動する。最初の測定の場合は、ＴＦＴアレイパネル及び／又はＴＦＴアレイテスターのセンサーを最初の測定位置にセットする。
【００８３】
次に、ステップ３７６で、現在の測定位置からＴＦＴアレイテスターで測定できるピクセルのセットに関してピクセル電圧分布をＴＦＴアレイテスターで測定する。次に、ステップ３７８で、ステップ３７６で測定したピクセル電圧分布に基づいてピクセル電圧の平均値を計算する。
【００８４】
ここで、プロセスはステップ３８０に進み、ステップ３７６で求めたピクセル電圧値の標準偏差を計算する。さらに、ステップ３８２で、計算した標準偏差とピクセル電圧の平均値とあらかじめ指定した定数に基づいて、欠陥のあるピクセルを分類するためのしきい値パラメータを計算する。
【００８５】
ステップ３８４で、パネル内のすべてのピクセルをテストしたかどうかを判断する。パネル内のすべてのピクセルをテストした場合は、ステップ３８６でプロセスが終了する。それ以外の場合はステップ３７４に戻る。
【００８６】
ここで、ステップ３８２で計算したしきい値パラメータをＴＦＴアレイテストシステム（図３Ｂに示すコントローラ３６６）で使用して、現在の測定位置でテストしたピクセルに欠陥があるかどうかを判断する。前述のように、標準偏差の測定プロセスはＴＦＴアレイテスターのセンサーによる１回の測定では測定できない多くのピクセルを含むＴＦＴアレイパネルのテストに特に適している。この場合は、ＴＦＴアレイテスターで複数回の測定を実行し、ＴＦＴアレイパネル内のすべてのピクセルを測定する必要がある。本発明のシステム及び方法は、各測定点で測定したピクセル電圧の標準偏差を計算し、この標準偏差の計算値に基づいてしきい値パラメータを調整する。
【００８７】
ただし、本標準偏差の測定プロセスをＴＦＴアレイテスターのセンサーによる１回の測定ですべてのピクセルを測定できるより小型のＴＦＴアレイパネルのテストにも利用できることは言うまでもない。この場合は、ピクセル電圧の標準偏差が１つの測定点で測定され、これを使用してピクセルを分類するためのしきい値パラメータを決定する。さらに、新しいＴＦＴアレイパネルをテストする場合は、そのＴＦＴアレイパネルの標準偏差をもう一度計算して使用する。この方法では、さまざまなＴＦＴアレイパネル間でピクセル電圧の標準偏差の相違を監視し、これを使用してしきい値パラメータを調整することができる。
【００８８】
共通のＴＦＴアレイパネル上の異なる測定点間又は異なるＴＦＴアレイパネル間に見られる測定されたピクセル電圧の標準偏差の変化により、ＴＦＴアレイテスター３６４の不具合又はパフォーマンスの低下が発生する可能性がある。したがって、上述した標準偏差の測定プロセスを使用してＴＦＴアレイテスター３６４のパフォーマンスを監視することもできる。たとえば、コントローラ３６６は測定された標準偏差の変動量があらかじめ指定した値に達すると警告信号をトリガするようにプログラミングしてもよい。このトリガは、共通のＴＦＴアレイパネル上の異なる測定点間に見られる標準偏差についてあらかじめ指定した変動、異なるＴＦＴアレイパネル間に見られる標準偏差についてあらかじめ指定した変動、ＴＦＴアレイパネルのロット全体の平均標準偏差についてあらかじめ指定した変動、１つのＴＦＴアレイパネルの平均標準偏差についてあらかじめ指定した変動、あるいは測定されたピクセル電圧値の標準偏差について定義可能なその他の変動に基づいて指定できる。
【００８９】
２．柔軟なしきい値
ＴＦＴアレイパネル上に付着した異物やほこりによって、１つ又は複数の単一ピクセルの欠陥及び／又は局部的な領域内の多数のピクセルの欠陥の１つ又は複数のグループが生じる可能性がある。単一ピクセルの欠陥（ＳＰＤ；ｓｉｎｇｌｅ  ｐｉｘｅｌ  ｄｅｆｅｃｔ）は、本明細書では直接隣接する欠陥ピクセルのない孤立した欠陥ピクセルと定義する。一連の複数ピクセルの欠陥（ＭＰＤ；ｍｕｌｔｉｐｌｅ  ｐｉｘｅｌ  ｄｅｆｅｃｔｓ）は、本明細書では隣接する２つ以上の欠陥ピクセルと定義する。
【００９０】
ＴＦＴ−ＬＣＤの通常の生産では、異物やほこりによって発生したＳＰＤ又はＭＰＤの総数が臨界値（ＴＮC）を超えることはまれである。しかし、場合によっては異常に高いピクセル領域にわたるプロセスの不均一性又はプロセスの汚染によって、又はテスト装置の測定値が正確でないために、ＴＥＴアレイテスト装置が異常に高い（ＴＮCを超える）ＳＰＤ又はＭＰＤの数値を報告する。
【００９１】
ＴＦＴアレイテストシステム３６２で「柔軟なしきい値」のプロセスを使用すると、ＳＰＤとＭＰＤが異常に高い場合に適切に処理できる。
【００９２】
まず、複数のＴＮCを有する確率がＴＦＴ−ＬＣＤ製造において不注意で小さくなるように単一ピクセルの欠陥又は複数ピクセルの欠陥の集まりの総数に関する臨界値としてパラメータＴＮCを定義する必要がある。ＴＮCは、製造とテストの設定によって変わる可能性があるので、経験的に決定するのが好ましい。ＴＮCは、欠陥の数がＴＮCを越えるＴＦＴアレイパネルについては修正を行わないように選択するのが好ましい。たとえば、図２のテストと組み立てのステージのＴＮCは約１０であることが経験的に観察される。
【００９３】
柔軟なしきい値のプロセスで、ＳＰＤとＭＰＤの総数がＴＮCを超える場合に、ＴＦＴアレイテストシステム３６２は測定されたピクセルの合格と不合格の境界を設定するしきい値パラメータを緩和することでＳＰＤとＭＰＤの総数（ＴＮ）をＴＮC以下であるがＴＮCに近い値にしようとする。オプションで、各しきい値パラメータを緩和する量（ＴＮ）の上限を指定し、しきい値パラメータがこの上限に達すると、欠陥総数（ＴＮ）の値の減少を停止することもできる。
【００９４】
図３Ｇは、本発明の１つの好ましい実施形態による柔軟なしきい値プロセスのステップを示す流れ図である。このプロセスは、Ｓ４００で開始され、ステップＳ４１０に進んでＳＰＤとＭＰＤの総数があらかじめ指定した臨界値ＴＮCを超えているかどうかを判断する。超えている場合はステップＳ４２０に進む。それ以外の場合はステップＳ４５０にジャンプして終了する。
【００９５】
ステップＳ４２０で、しきい値パラメータｋP1が値Δｋ１ずつ増分され、ＴＦＴアレイテストシステム３６２は増分されたしきい値パラメータｋP1を使用して新しい欠陥スクリーニングを実行し、更新された欠陥総数ＴＮを生成する。次にステップＳ４３０で、更新された欠陥総数ＴＮがＴＮCを超えているかどうかを判断する。超えている場合はステップＳ４４０に進む。それ以外の場合はステップＳ４６０に戻る。
【００９６】
ステップＳ４４０で、増分されたしきい値パラメータｋP1があらかじめ指定した最大値ｋPIMAXを超えているかどうかを判断する。超えている場合は、ステップＳ４５０でプロセスが終了する。それ以外の場合はステップＳ４２０に戻る。
【００９７】
ステップＳ４０６で、しきい値パラメータｋP1の最新の値からΔｋ１を減算する。次に、ステップＳ４７０で、しきい値パラメータｋP1がΔｋ１より小さな増分の値Δｋ２ずつ増分され、ＴＦＴアレイテストシステム３６２は増分されたしきい値パラメータｋP1を使用して新しい欠陥スクリーニング（ｓｃｒｅｅｎｉｎｇ）を実行し、更新された欠陥総数ＴＮを生成する。ステップＳ４８０で、更新された欠陥総数ＴＮがＴＮCを超えているかどうかを判断する。超えている場合は、ステップＳ４７０に戻る。それ以外の場合は、ステップＳ４５０にジャンプして終了する。
【００９８】
ＴＦＴアレイテストシステム３６２で複数のしきい値パラメータを使用する場合は、この図３Ｇに示すプロセスを個々のしきい値パラメータについて繰り返すのが好ましい。
【００９９】
ＳＰＤとＭＰＤが異常に高い値を示すのにはさまざまな原因が考えられるが、本発明による柔軟なしきい値のプロセスを使用してこうした原因の可能性を分析できる。異常に大きなピクセル領域にわたるプロセスの不均一性又はプロセスの汚染は、ＳＰＤとＭＰＤが異常に高い値を示す原因の１つになり得る。ただし、プロセスの不均一性又はプロセスの汚染は、最終的に後のセル検査又はモジュール検査で検出される実際の欠陥の原因となる実際のプロセスの問題を発生する場合もしない場合もある。
【０１００】
多くの場合、プロセスの不均一性やプロセスの汚染は、顕微鏡では特定が困難であり、特定されたとしてもＴＦＴアレイ修正装置では修正できない。したがって、ＴＮがＴＮC以下であるがＴＮCに近い値まで減少すれば、ＴＦＴアレイ修正装置で処理する必要のある欠陥の可能性が減少するので、修正装置の稼働時間が短縮される。
【０１０１】
ＴＦＴアレイテストシステム３６２の誤差によっても、報告されたＳＰＤ又はＭＰＤの値が異常に高くなる場合がある。この場合は、ＴＮがＴＮC以下であるがＴＮCに近い値まで減少すれば、ＴＦＴアレイテストシステム３６２が報告する欠陥の可能性の数が減少し、実際に欠陥である確率の高いものが報告される。したがって、柔軟なしきい値のプロセスにより、システム本来のパフォーマンスによる精度が低い場合も、ＴＦＴアレイテストシステム３６２の欠陥検出の精度が向上する。
【０１０２】
この発生確率が非常に低い場合でも、ＴＦＴアレイパネル上に異物やほこりが存在すると、ＳＰＤ又はＭＰＤの値が異常に高くなる可能性がある。このような場合に、柔軟なしきい値のプロセスでは最終的な欠陥の報告に含まれない実際の欠陥が除外される。ただし、柔軟なしきい値のプロセスで実際の欠陥が除外されても、これは一般的には問題ない。欠陥の総数がＴＮCを超えるＴＦＴアレイパネルは一般には修正できず、したがって利用されないためである。
【０１０３】
上述したように、プロセスの不均一性及び／又はプロセスの汚染は、実際にＴＦＴアレイパネルの欠陥の原因となる実際のプロセスの問題を発生する場合もしない場合もある。こうした欠陥は、セル検査又はモジュール検査で検出できる場合もあるが、こうした検査を合格したにもかかわらずディスプレイの顕著な欠陥となる場合もある。したがって、ＴＦＴアレイパネルが異常に高いＳＰＤ又はＭＰＤの値を示す場合に、ＴＦＴアレイテストシステム３６２は警告信号（たとえば、欠陥ファイル内の表記による）を生成し、セル及びモジュール検査装置に送信するように構成するのが好ましい。このように、報告された欠陥の数が異常に高い値を示す場合に、検査装置がＴＦＴアレイパネルのより厳密な検査を実行するようにトリガしてもよい。こうしたＴＦＴアレイパネルに対してさらにエージングテストを実行し、ディスケットの欠陥の原因となり得るプロセスの不均一性又はプロセスの汚染のあるＴＦＴアレイパネルをスクリーニングアウトする場合もある。
【０１０４】
ＴＦＴアレイテストシステム３６２で報告されたＳＰＤ又はＭＰＤの異常に高い値と、セル検査、モジュール検査、エージングテスト、あるいはディスプレイを実際に利用する上での欠陥との間に相関関係がある場合は、この欠陥情報を収集し、利用して、ＴＦＴアレイ製造プロセスにおいて欠陥の数が異常に高くなる原因を除去（たとえば、プロセスの不均一性を修正、あるいはプロセスの汚染の原因を除去）しようとするのが好ましい。
【０１０５】
又は、ＴＦＴアレイテストシステム３６２で報告されたＳＰＤ又はＭＰＤの異常に高い値と、セル検査、モジュール検査、エージングテスト、あるいはディスプレイの実際に利用する上での欠陥との間に実際の欠陥と相関関係がない場合は、この誤った欠陥情報を収集し、利用して、ＴＦＴアレイテストシステム３６２の測定パフォーマンスを改善し、ＴＦＴアレイテストシステム３６２で誤って報告される欠陥の数を減らすのが好ましい。
【０１０６】
＜ＩＶ．不良セル／モジュールによるアンダーキルされた欠陥の数への影響＞
図４は、ＴＦＴ−ＬＣＤ製造で使用する一般的なガラス基板のレイアウトを示すブロック図である。ガラス基板４００は、一般に複数のＴＦＴアレイパネル４００ａ〜４００ｉで構成されており、各パネルはディスプレイユニットアセンブリで使用する。ディスプレイに唯一の欠陥があればそれを不良ユニットとして分類する場合は、不良ディスプレイの数は後述のようにして決定される。
【０１０７】
ガラス基板４００に唯一の欠陥がある場合に、その１つの欠陥はｎ個のパネルのいずれか１つにある。このように、１つの欠陥によって不良ディスプレイユニットが発生する。ガラス基板４００内に唯一の欠陥がある場合の不良パネルの総数（ＮBAD-PANEL1）は、次のようになる。
ＮBAD-PANEL1＝１  ・・・（４５）
ガラス基板４００に第２の欠陥がある場合に、この第２の欠陥はｎ個のパネルのいずれの１つにも存在し得る。第２の欠陥が第１の欠陥と同じパネル上にある場合は、第２の欠陥によって新しい不良パネルが発生することはない。しかし、第２の欠陥が他のパネルのいずれかの上にある場合は、新しい不良パネルが発生する。したがって、第２の欠陥によってもう１つの不良パネルが発生する確率（Ｐ２）は次のようになる。
Ｐ2＝（ｎ−１）／ｎ  ・・・（４６）
したがって、式（４５）と（４６）からガラス基板内に２つの欠陥がある場合の不良パネルの総数（ＮBAD-PANEL2）は次のようになる。
ＮBAD-PANEL2＝ＮBAD-PANEL1＋Ｐ2＝１＋（ｎ−１）／ｎ  ・・・（４７）
ガラス基板４００に第３の欠陥がある場合に、この第３の欠陥はｎ個のパネルのいずれの１つにも存在し得る。第３の欠陥がすでに欠陥のあるパネル上にある場合は、第３の欠陥によって新しい不良パネルが発生することはない。しかし、第３の欠陥が欠陥のないパネルの上にある場合は、新しい不良パネルが発生する。したがって、第３の欠陥によってもう１つの不良パネルが発生する確率（Ｐ3）は次のようになる。
Ｐ3＝ＰDOUBLE（ｎ−１）／ｎ＋（１−ＰDOUBLE）（ｎ−２）／ｎ  ・・・（４８）
ただし、ＰDOUBLEは、２つの欠陥が同一のパネル上にある確率であり、次のように表される。
ＰDOUBLE＝ｎ（１／ｎ）（１／ｎ）＝１／ｎ  ・・・（４９）
したがって、Ｐ3は次のようになる。
Ｐ3＝（１／ｎ）（ｎ−１）／ｎ＋（１−１／ｎ）（ｎ−２）／ｎ＝（ｎ−１）2／ｎ2  ・・・（５０）
したがって、式（４７）と（５０）からガラス基板４００内に３つの欠陥がある場合の不良パネルの総数（ＮBAD-PANEL3）は次のようになる。
ＮBAD-PANEL3＝ＮBAD-PANEL2＋Ｐ3＝１＋（ｎ−１）／ｎ＋（ｎ−１）2／ｎ2  ・・・（５１）
ガラス基板４００に第４の欠陥がある場合に、この第４の欠陥はｎ個のパネルのいずれの１つにも存在し得る。第４の欠陥がすでに欠陥のあるパネル上にある場合は、第４の欠陥によって新しい不良パネルが発生することはない。しかし、第４の欠陥が欠陥のないパネルの上にある場合は、新しい不良パネルが発生する。したがって、第４の欠陥によってもう１つの不良パネルが発生する確率（Ｐ4）は次のようになる。
Ｐ4＝ＰTRIPLE（ｎ−１）／ｎ＋ＰDOUBLE-SINGLE（ｎ−２）／ｎ＋（１−ＰTRIPLE−ＰDOUBLE-SINGLE）（ｎ−３）／ｎ  ・・・（５２）
ただし、ＰTRIPLEは、３つの欠陥が同一のパネル上にある確率であり、次のように表される。
ＰTRIPLE＝ｎ（１／ｎ）（１／ｎ）（１／ｎ）＝１／ｎ2  ・・・（５３）
また、ＰDOUBLE-SINGLEは、２つの欠陥が同一のパネル上にあり、１つの欠陥が別のパネル上にある確率であり、次のように表される。
ＰDOUBLE-SINGLE＝ｎ（１／ｎ）（１／ｎ）（ｎ−１）／ｎ＝（ｎ−１）／ｎ2  ・・・（５４）
したがって、Ｐ4は、次のようになる。
Ｐ4＝（１／ｎ2）（ｎ−１）／ｎ＋（（ｎ−１）／ｎ2）（ｎ−２）／ｎ＋（１−１／ｎ2−（ｎ−１）／ｎ2）（ｎ−３）／ｎ＝（ｎ−１）／ｎ3＋（ｎ−１）（ｎ−２）／ｎ3＋（１−１／ｎ2−（ｎ−１）／ｎ2）（ｎ−３）／ｎ＝（ｎ−１＋（ｎ−１）（ｎ−２）＋（ｎ2−１−（ｎ−１））（ｎ−３））／ｎ3＝（ｎ−１＋（ｎ−１）（ｎ−２）＋ｎ（ｎ−１）（ｎ−３））／ｎ3＝（ｎ−１）（１＋ｎ−２＋ｎ（ｎ−３））／ｎ3＝（ｎ−１）（ｎ2−２ｎ−１）／ｎ3  （５５）
したがって、式（５１）と（５５）からガラス基板４００内に４つの欠陥がある場合の不良パネルの総数（ＮBAD-PANEL4）は、次のようになる。
ＮBAD-PANEL4＝ＮBAD-PANEL3＋Ｐ4＝１＋（ｎ−１）／ｎ＋（ｎ−１）2／ｎ2＋（ｎ−１）（ｎ2−２ｎ−１）／ｎ3  ・・・（５６）
通常の生産ラインでは、ガラス基板あたりの欠陥の数が４を超えることは非常にまれである。ＴＦＴアレイテスト装置のアンダーキルされた欠陥がセル検査とモジュール検査で検出される不良パネルの主な原因である場合は、次のようにセルとモジュールの欠陥の数がアンダーキルされた欠陥の数に比例すると仮定できる。
ＮCELL-DEFECT＝αＵ  ・・・（５７）
ＮMODULE-DEFECT＝βＵ  ・・・（５８）
ただし、αとβは、それぞれセルとモジュールの欠陥の比例定数である。さらに式（４５）、（４７）、（５１）、（５６）、（５７）、（５８）から次の式が得られる。
ＮBAD-CELL1＝α  ・・・（５９）
ＮBAD-CELL2＝α（１＋（ｎ−１）／ｎ）  ・・・（６０）
ＮBAD-CELL3＝α（１＋（ｎ−１）／ｎ＋（ｎ−１）2／ｎ2）  ・・・（６１）
ＮBAD-CEll4＝α（１＋（ｎ−１）／ｎ＋（ｎ−１）2／ｎ2＋（ｎ−１）（ｎ2−２ｎ−１）／ｎ3）  ・・・（６２）
ＮBAD-MODULE1＝β  ・・・（６３）
ＮBAD-MODULE2＝β（１＋（ｎ−１）／ｎ）  ・・・（６４）
ＮBAD-MODULE3＝β（１＋（ｎ−１）／ｎ＋（ｎ−１）2／ｎ2）  ・・・（６５）
ＮBAD-MODULE4＝β（１＋（ｎ−１）／ｎ＋（ｎ−１）2／ｎ2＋（ｎ−１）（ｎ2−２ｎ−１）／ｎ3）  ・・・（６６）
ただし、ＮBAD-CELLとＮBAD-MODULEは、それぞれ不良セルと不良モジュールの数である。
【０１０８】
ガラス基板あたりのアンダーキルされた欠陥の数が約４を超えず、ガラス基板あたりのパネルの数（ｎ）が１を大きく上回る場合は、次のようになる。
ＮBAD-CELL1＝α  ・・・（６７）
【０１０９】
【数１０】
2007524859.tif 000012
【０１１０】
ＮBAD-MODULE1＝β  ・・・（７１）
【０１１１】
【数１１】
2007524859.tif 000013
【０１１２】
式（６７）から（７０）は次のように要約できる。
【０１１３】
【数１２】
2007524859.tif 000014
【０１１４】
また、式（７１）から（７４）は次のように要約できる。
【０１１５】
【数１３】
2007524859.tif 000015
【０１１６】
＜Ｖ．テスト仕様（ｒｅｃｉｐｅ）＞
アレイテスト装置は、ＴＦＴアレイパネル内のすべての欠陥ピクセルを特定でき、正常なピクセルを誤って欠陥ピクセルとして分類することはないと仮定するのが理想的である。ただし、現実にアレイテスト装置は実際に欠陥のあるピクセルを見落としたり（アンダーキルされた欠陥）、正常なピクセルを誤って欠陥ピクセルとして分類したり（オーバーキルされた欠陥）する可能性がある。
【０１１７】
本明細書で使用する「テスト仕様」という表現は、アレイテスト装置で使用するテストパラメータ、たとえば、ピクセル駆動信号の振幅、タイミング、形状、ピクセルを正常又は欠陥に分類するためのしきい値パラメータを表す。現在使用している仕様を「基本のテスト仕様」と言い、その結果を「基本のテスト結果」と呼ぶ。提案された新しいテスト仕様を「新しいテスト仕様」と呼び、その結果を「新しいテスト結果」という。
【０１１８】
新しいテスト仕様は、本明細書では「新しいしきい値テスト仕様」又は「新しい分布関数テスト仕様」のいずれかに分類される。新しいしきい値仕様は、しきい値パラメータのみを変更し、正常なピクセルと欠陥のあるピクセルの電圧分布関数に影響することはない。新しい分布関数仕様は、正常なピクセル及び／又は欠陥のあるピクセルの電圧分布関数を変更する。
【０１１９】
＜ＶＩ．アンダーキルされた欠陥による収益への影響＞
アレイテスト装置で新しいテスト仕様を使用すると、アンダーキルされた欠陥とオーバーキルされた欠陥の数が基本のテスト仕様の場合とは変わる可能性がある。ここで、ＴＦＴ−ＬＣＤの製造においてアンダーキルされた欠陥が歩留まりと収益に及ぼす影響を判断する方法について説明する。以下で説明する方法には、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を実装していないと仮定する。
【０１２０】
アンダーキルされた欠陥がセル検査ステージ２０８（図２のＯCB）の不良パネルの主な原因の場合は、セル検査ステージ２０８の不良パネルの比率がアンダーキルされた欠陥の数に比例する（式（７５）を参照）と仮定でき、次の式が得られる。
ＯCB／ＩC：Ｕ＝Ｏ’CB／Ｉ’C：Ｕ’  ・・・（７７）
ただし、Ｕは基本のテスト仕様を使用した場合のアンダーキルされた欠陥の数、Ｕ’は、新しいテスト仕様を使用した場合のアンダーキルされた欠陥の数である。これを使用して、次の式が得られる。
Ｏ’CB／Ｉ’C＝ＯCBＵ’／（ＩCＵ）  ・・・（７８）
オプションのセル修正ステージ２１４とモジュール修正ステージ２１６がない場合は、次のようになる。
ＯCB＝ＩC−ＯCG  ・・・（７９）
したがって、式（７８）を使用して次の式が得られる。
（Ｉ’C−Ｏ’CG）／Ｉ’C＝（ＩC−ＯCG）Ｕ’／（ＩCＵ）  ・・・（８０）
これは次のようになる。
１−Ｏ’CG／Ｉ’C＝（１−ＯCG／ＩC）Ｕ’／Ｕ  ・・・（８１）
式（１１）と（８１）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）Ｕ’／Ｕ  ・・・（８２）
さらに、セル検査ステージ２０８の歩留まりの向上（ＥYC）は、次の式で表すことができる。
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−Ｕ’／Ｕ）  ・・・（８３）
アンダーキルされた欠陥がモジュール検査ステージ２１２（図２のＯMB）の不良パネルの主な原因の場合は、モジュール検査ステージ２１２の不良パネルの比率がアンダーキルされた欠陥の数に比例する（式（７６）を参照）と仮定でき、次の式が得られる。
ＯMB／ＩM：Ｕ＝Ｏ’MB／Ｉ’M：Ｕ’  ・・・（８４）
したがって、次の式が得られる。
Ｏ’MB／Ｉ’M＝ＯMBＵ’／（ＩMＵ）  ・・・（８５）
オプションのセル修正ステージ２１４とモジュール修正ステージ２１６がない場合はＯMB＝ＩM−ＯMGなので、式（８５）は次のように記述できる。
（Ｉ’M−Ｏ’MG）／Ｉ’M＝（ＩM−ＯMG）Ｕ’／（ＩMＵ）  ・・・（８６）
これは次のようになる。
１−Ｏ’MG／Ｉ’M＝（１−ＯMG／ＩM）Ｕ’／Ｕ  ・・・（８７）
式（１２）と（８７）から次の式が得られる。
Ｙ’M＝１−（１−ＹM）Ｕ’／Ｕ  ・・・（８８）
モジュール検査ステージ２１２の歩留まりの向上（ＥYM）は、次の式で表すことができる。
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−Ｕ’／Ｕ）  ・・・（８９）
式（８２）、（８８）、（２６）から次の式が得られる。
【０１２１】
【数１４】
2007524859.tif 000016
【０１２２】
新しいテスト仕様がオーバーキルされたパネルに及ぼす影響ΔＱ、アンダーキルされたパネルに及ぼす影響ΔＵは、次の式で表すことができる。
ΔＱ＝Ｑ−Ｑ’＝γ（Ｑ−Ｑ’）＝γΔＱ  ・・・（９１）
ΔＵ＝Ｕ−Ｕ’＝γ（Ｕ−Ｕ’）＝γΔＵ  ・・・（９２）
ただし、ＱとＱ’は、それぞれ基本のテスト仕様と新しいテスト仕様によるオーバーキルされた欠陥の数、ＵとＵ’は、それぞれ基本のテスト仕様と新しいテスト仕様によるアンダーキルされた欠陥の数、γは欠陥の数と式（４５）、（４７）、（５１）、（５６）に示す不良パネルの数との間の比例定数である。
【０１２３】
したがって、
【０１２４】
【数１５】
2007524859.tif 000017
【０１２５】
と仮定した場合に次の式が得られる。
【０１２６】
【数１６】
2007524859.tif 000018
【０１２７】
ただし、Ｒは実際に欠陥のある不良パネルの数である。
【０１２８】
式（９１）、（９２）、（９３）から次の式が得られる。
【０１２９】
【数１７】
2007524859.tif 000019
【０１３０】
式（９４）を式（９０）に代入すると、次の式が得られる。
【０１３１】
【数１８】
2007524859.tif 000020
【０１３２】
＜ＶＩＩ．しきい値の最適化による収益の最大化＞
ここで、新しいしきい値テスト仕様がセル検査ステージ２０８とモジュール検査ステージ２１２の歩留まり、及びアレイ修正装置の生産性に及ぼす影響について説明する。しきい値パラメータを最適化することで収益を最大化する方法についても説明する。
【０１３３】
上述したように、しきい値パラメータの最適化の基準値を取得するために、アレイテスト装置の現在のテスト仕様を基本のテスト仕様と呼び、そのテスト結果を基本のテスト結果と呼ぶ。現在のしきい値パラメータ（Ｖｔｈｉ＋、Ｖｔｌｏ＋、Ｖｔｈｉ−、Ｖｔｌｏ−）を基本のしきい値パラメータと呼ぶ。基本のテスト仕様を使用してすでに最後のモジュール検査を通過した生産バッチへの新しいしきい値パラメータによる影響を評価する場合は、これから説明する評価方法を利用できる。
【０１３４】
欠陥のあるピクセル電圧分布がすでにわかっている場合に、基本のテスト仕様でのアンダーキルされた欠陥の数は次のようにして得られる。
Ｕ＝Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ  ・・・（９６）
ただし、
【０１３５】
【数１９】
2007524859.tif 000021
【０１３６】
正常なピクセル電圧分布がすでにわかっている場合に、基本のテスト仕様でのオーバーキルされた欠陥の数は次のようにして得られる。
Ｑ＝Ｑｎｌ＋Ｑｎｈ＋Ｑｐｌ＋Ｑｐｈ  ・・・（９７）
ただし、
【０１３７】
【数２０】
2007524859.tif 000022
【０１３８】
変数ｖｔｌｏ−を使用してしきい値Ｖｔｌｏ−を走査し、その他のしきい値電圧を固定された基本の値に維持する。この方法により、新しいしきい値仕様でのアンダーキルされた欠陥とオーバーキルされた欠陥の数は次のようにして得られる。
Ｕ’＝Ｕ’ｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ  ・・・（９８）
Ｑ’＝Ｑ’ｎｌ＋Ｑｎｈ＋Ｑｐｌ＋Ｑｐｈ  ・・・（９９）
ただし、
【０１３９】
【数２１】
2007524859.tif 000023
【０１４０】
式（９１）、（９２）、（９６）〜（９９）から次の式が得られる。
ΔＱ＝Ｑ−Ｑ’＝Ｑｎｌ−Ｑ’ｎｌ  ・・・（１００）
ΔＵ＝Ｕ−Ｕ’＝Ｕｎｌ−Ｕ’ｎｌ  ・・・（１０１）
式（８２）、（８３）、（８８）、（８９）、（９６）、（９８）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）（Ｕ’ｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１０２）
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−（Ｕ’ｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１０３）
Ｙ’M＝１−（１−ＹM）（Ｕ’ｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１０４）
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−（Ｕ’ｎ１＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１０５）
式（９５）、（９６）、（９８）、（１００）、（１０１）から次の式が得られる。
【０１４１】
【数２２】
2007524859.tif 000024
【０１４２】
したがって、基本のしきい値パラメータＶｔｌｏ−の周辺で変数ｖｔｌｏ−を走査する間にＰの最大値をとることで、収益の最大化を実現できる。
【０１４３】
また、変数ｖｔｈｉ−を使用してしきい値Ｖｔｈｉ−を走査し、その他のしきい値電圧を固定された基本の値に維持してもよい。この受信、新しいしきい値仕様によるアンダーキルされた欠陥とオーバーキルされた欠陥の数は次のようにして得られる。
Ｕ’＝Ｕｎｌ＋Ｕ’ｎｈ＋Ｕｐｌ＋Ｕｐｈ  ・・・（１０７）
Ｑ’＝Ｑｎｌ＋Ｑ’ｎｈ＋Ｑｐｌ＋Ｑｐｈ  ・・・（１０８）
ただし、
【０１４４】
【数２３】
2007524859.tif 000025
【０１４５】
式（９１）、（９２）、（９６）、（９７）、（１０７）、（１０８）から次の式が得られる。
ΔＱ＝Ｑ−Ｑ’＝Ｑｎｈ−Ｑ’ｎｈ  ・・・（１０９）
ΔＵ＝Ｕ−Ｕ’＝Ｕｎｈ−Ｕ’ｎｈ  ・・・（１１０）
式（８２）、（８３）、（８８）、（８９）、（９６）、（１０７）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）（Ｕｎｌ＋Ｕ’ｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１１１）
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−（Ｕｎｌ＋Ｕ’ｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１１２）
Ｙ’M＝１−（１−ＹM）（Ｕｎｌ＋Ｕ’ｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  （１１３）
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−（Ｕｎ１＋Ｕ’ｎｈ＋Ｕｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１１４）
式（９５）、（９６）、（１０７）、（１０９）、（１１０）から次の式が得られる。
【０１４６】
【数２４】
2007524859.tif 000026
したがって、基本のパラメータＶｔｈｉ−の周辺で変数ｖｔｈｉ−を走査する間にＰの最大値をとることで、収益の最大化を実現できる。
【０１４７】
また、変数ｖｔｌｏ＋を使用してしきい値Ｖｔｌｏ＋を走査し、その他のしきい値電圧を固定された基本の値に維持してもよい。この場合、新しいしきい値仕様によるアンダーキルされた欠陥とオーバーキルされた欠陥の数は次のようにして得られる。
Ｕ’＝Ｕｎｌ＋Ｕｎｈ＋Ｕ’ｐｌ＋Ｕｐｈ  ・・・（１１６）
Ｑ’＝Ｑｎｌ＋Ｑｎｈ＋Ｑ’ｐｌ＋Ｑｐｈ  ・・・（１１７）
ただし、
【０１４８】
【数２５】
2007524859.tif 000027
【０１４９】
式（９１）、（９２）、（９６）、（９７）、（１１６）、（１１７）から次の式が得られる。
ΔＱ＝Ｑ−Ｑ’＝Ｑｐｌ−Ｑ’ｐｌ  ・・・（１１８）
ΔＵ＝Ｕ−Ｕ’＝Ｕｐｌ−Ｕ’ｐｌ  ・・・（１１９）
式（８２）、（８３）、（８８）、（８９）、（９６）、（１１６）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）（Ｕｎｌ＋Ｕｎｈ＋Ｕ’ｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１２０）
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−（Ｕｎｌ＋Ｕｎｈ＋Ｕ’ｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１２１）
Ｙ’M＝１−（１−ＹM）（Ｕｎｌ＋Ｕｎｈ＋Ｕ’ｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１２２）
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−（Ｕｎ１＋Ｕｎｈ＋Ｕ’ｐｌ＋Ｕｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１２３）
式（９５）、（９６）、（１１６）、（１１８）、（１１９）から次の式が得られる。
【０１５０】
【数２６】
2007524859.tif 000028
【０１５１】
したがって、しきい値パラメータＶｔｌｏ＋の周辺で変数ｖｔｌｏ＋を走査する間にＰの最大値をとることで収益が最大化される。
【０１５２】
さらに、変数ｖｔｈｉ＋を使用してしきい値Ｖｔｈｉ＋を走査し、その他のしきい値電圧を固定された基本の値に維持してもよい。この場合、新しいしきい値仕様によるアンダーキルされた欠陥とオーバーキルされた欠陥の数は次のようにして得られる。
Ｕ’＝Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕ’ｐｈ  ・・・（１２５）
Ｑ’＝Ｑｎｌ＋Ｑｎｈ＋Ｑｐｌ＋Ｑ’ｐｈ  ・・・（１２６）
ただし、
【０１５３】
【数２７】
2007524859.tif 000029
【０１５４】
式（９１）、（９２）、（９６）、（９７）、（１２５）、（１２６）から次の式が得られる。
ΔＱ＝Ｑ−Ｑ’＝Ｑｐｈ−Ｑ’ｐｈ  ・・・（１２７）
ΔＵ＝Ｕ−Ｕ’＝Ｕｐｈ−Ｕ’ｐｈ  ・・・（１２８）
式（８２）、（８３）、（８８）、（８９）、（９６）、（１２５）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕ’ｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１２９）
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕ’ｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１３０）
Ｙ’M＝１−（１−ＹM）（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕ’ｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ）  ・・・（１３１）
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−（Ｕｎ１＋Ｕｎｈ＋Ｕｐｌ＋Ｕ’ｐｈ）／（Ｕｎｌ＋Ｕｎｈ＋Ｕｐｌ＋Ｕｐｈ））  ・・・（１３２）
式（９５）、（９６）、（１２５）、（１２７）、（１２８）から次の式が得られる。
【０１５５】
【数２８】
2007524859.tif 000030
【０１５６】
したがって、しきい値パラメータＶｔｈｉ＋の周辺で変数ｖｔｈｉ＋を走査する間にＰの最大値をとることで収益が最大化される。
【０１５７】
このように、欠陥のあるピクセル電圧と正常なピクセル電圧の分布がわかっている場合に、最大の収益をもたらすしきい値パラメータＶｔｌｏ−、Ｖｔｈｉ−、Ｖｔｌｏ＋、Ｖｔｈｉ＋の新しい値を決定する方法が示された。前述の方法を使用して、欠陥のあるピクセル電圧と正常なピクセル電圧の推定又は既知の分布に基づいてしきい値パラメータを最適化できる。
【０１５８】
図５は、実際の生産環境において正常なピクセルと欠陥のあるピクセルの分布関数を生成する方法を示す流れ図である。積分を含むすべての式は、しきい値パラメータを走査するときに、ΘｎとΘｐの正常なピクセルの数又はθｎｌ、θｎｈ、θｐｌ、θｐｈの欠陥のあるピクセルの数を調べて数値的に積分を実行する方法で解く必要がある。
【０１５９】
この方法は、ステップ５００で開始されてステップ５０５に進み、基本のしきい値パラメータより多くのピクセルを欠陥として分類する新しいしきい値パラメータセットを使用する。得られた欠陥ファイルを、「ｐｒｏｔｏ欠陥ファイル」とラベル付けする。
【０１６０】
次に、ステップ５１０で、基本のしきい値パラメータを使用してｐｒｏｔｏ欠陥ファイルをもう一度処理し、ｐｒｏｔｏ欠陥ファイルを基本の欠陥ファイルに変換する。ここで、基本の欠陥ファイルをｐｒｏｔｏ欠陥ファイルと比較し、ｐｒｏｔｏ欠陥ファイルで新しく報告された欠陥ピクセルを「追加の欠陥」とラベル付けする。
【０１６１】
次に、ステップ５１５で、基本の欠陥ファイルの情報に基づいて欠陥のあるパネルを修正する。ステップ５２０に進み、セルを組み立てて検査する。
【０１６２】
ステップ５２５で、モジュールを組み立てて検査する。次に、ステップ５３０で、「追加の欠陥」がセル検査又はモジュール検査で実際の欠陥として検出される場合は、この「追加の欠陥」を使用して図３に示すようにピクセル電圧の極性と振幅に従ってθｎｌ、θｎｈ，θｐｌ、θｐｈを構成する。ステップ５３５でプロセスが終了する。
【０１６３】
上述した分析は、セル修正ステージ２１４とモジュール修正ステージ２１６を利用しない生産ラインモデルに適用できる。ただし、上述した分析は、セル修正ステージ２１４とモジュール修正ステージ２１６を利用する生産ラインモデルに順応でき、この場合も本発明の範囲を逸脱しないことを理解されたい。さらに、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用するが、セル及びモジュールの修正率はきわめて低く、歩留まりに影響するほどではない場合は、上述した分析を適用できる。
【０１６４】
＜ＶＩＩＩ．新しい分布関数テスト仕様を使用した収益の評価＞
アンダーキルされた欠陥がセル検査ステージ２０８とモジュール検査ステージ２１２の不良パネルの主な原因であるという仮定に基づいてしきい値パラメータを最適化することで収益を最大化する方法についてはすでに説明した。収益をさらに向上するために、新しい分布関数テスト仕様をＴＦＴアレイテスト装置にさらに適用してもよい。
【０１６５】
新しい分布関数テスト仕様の影響を検証するために、非常に大規模な生産工程を２つのグループに分割し、基本のテスト仕様で１つのグループをテストし、新しい分布関数テスト仕様でもう１つのグループをテストする。次に、各グループのセル検査ステージ２０８とモジュール検査ステージ２１２の歩留まりを比較する。ただし、この方法は、プロセスの変動を最小化するために非常に大規模なサンプルが必要なために時間がかかると同時に、不適切な新しい分布関数テスト仕様を使用した場合に多くのサンプルユニットを犠牲にするという高いリスクも伴う。
【０１６６】
したがって、基本のテスト仕様ですでにテストしたのと同じ生産工程を使用して新しい分布関数テスト仕様を評価し、基本の分布関数テスト仕様と新しい分布関数テスト仕様とを公平に比較し、多くのパネルを必要としないのが好ましい。新しい分布関数テスト仕様は、正常なピクセル電圧と欠陥のあるピクセル電圧に対して、同じサンプル生産工程でも、基本のテスト仕様で生成したのとは異なる分布関数を生成する。これで、新しい分布関数テスト仕様による歩留まりと収益への影響が評価される。
【０１６７】
まず、アレイテストステージ２０２で、サンプル生産工程を基本のテスト仕様でテストし、テスト結果を「基本の欠陥ファイル」（ＤＦPRIME）とラベル付けする。次に、同じサンプル生産工程を新しい分布関数テスト仕様で再テストし、テスト結果を「新しい欠陥ファイル」（ＤＦNEW）とする。
【０１６８】
次に、サンプル生産工程は、アレイ修正ステージ２０４に進み、ＤＦPRIMEとＤＦNEWで共通に欠陥として報告されたピクセルのみをＴＦＴアレイ修正装置のオペレータが点検する。さらに、オペレータは欠陥が視覚的に確認される場合にピクセルの修正を試みる。これで、サンプル生産工程は次のステージに進む。ここでは、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用しないものとする。
【０１６９】
新しい分布関数テスト仕様を評価するために、ＤＦPRIMEとＤＦNEWで報告された欠陥を、欠陥に対して実行する修正処理とセル検査ステージ２０８及びモジュール検査ステージ２１２のセル検査及びモジュール検査の結果に基づいて再分類する必要がある。
【０１７０】
図６は、本発明による欠陥分類（ｓｏｒｔｉｎｇ）表を示す図で、図７は、本発明によるアレイテストステージ、アレイ修正ステージ、セル検査ステージ、及びモジュール検査ステージの結果を使用して検出された欠陥ピクセルを分類するプロセスを示す流れ図である。ここには、アレイテストステージ２０２、アレイ修正ステージ２０４、セル検査ステージ２０８、及びモジュール検査ステージ２１２の結果を使用して検出した欠陥ピクセルを分類する方法を示している。
【０１７１】
図７に示したプロセスは、ステップ７００で始まってステップ７０５に進み、ここで図６に示した表からＤＦPRIMEとＤＦNEWを取得して次のように分類する。
共通の欠陥、ＣＤ＝（ＧＧｃ＋ＧＧｍ＋ＯＯｎ＋ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ）
ＤＦPRIMEのみで報告された欠陥、ＤＰｕ＝（ＧＵｃ＋ＧＵｍ＋ＯＧｎ）
ＤＦNEWのみで報告された欠陥、ＤＮｕ＝（ＵＧｃ＋ＵＧｍ＋ＧＯｎ）
ステップ７１０に進み、ここでアレイ修正ステージ２０４への入力を使用してＣＤを分類する。
ＣＤ１＝（ＧＧｃ＋ＧＧｍ＋ＯＯｎ）
ＣＤ２＝（ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ）
アレイ修正ステージではＣＤのみに注目し、その一部の修正処理を行った場合にこれをＣＤ２として分類する。
【０１７２】
次に、ステップ７１５でセル検査ステージ２０８への入力を使用して次の分類が行われる。
ＣＤ１をＧＧｃとＣＤ１ａ＝（ＧＧｍ＋ＯＯｎ）に分類し、
ＣＤ２をＧＧｃｒとＣＤ２ａ＝（ＧＧｍｒ＋ＧＧｒ）に分類し、
ＤＰｕをＧＵｃとＤＰｕ１＝（ＧＵｍ＋ＯＧｎ）に分類し、
ＤＮｕをＵＧｃとＤＮｕ１＝（ＵＧｍ＋ＧＯｎ）に分類し、
新しいセルの欠陥をＵＵｃとする。
【０１７３】
次に、ステップ７２０でモジュール検査ステージへの入力を使用して次のように分類する。
ＣＤ１ａをＧＧｍとＯＯｎに分類し、
ＣＤ２ａをＧＧｍｒとＧＧｒに分類し、
ＤＰｕ１をＧＵｍとＯＧｎに分類し、
ＤＮｕ１をＵＧｍとＧＯｎに分類し、
新しいセルの欠陥をＵＵｍとする。
【０１７４】
ステップ７２５でプロセスが終了する。図６から、サンプル生産工程のセルの欠陥総数（ＴCDc）は次のようにして得られる。
ＴCDc＝ＧＧｃ＋ＧＵｃ＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ  ・・・（１３４）
ここで、新しい分布関数テスト仕様によるセルの歩留まりへの影響について考察する。基本の分布関数テスト仕様のみを適用した場合のセルの欠陥総数は、図８の表に示されており、次のようにして得られる。
ＴCD＝ＴCDc−ＮｃＧＵｃ  ・・・（１３５）
これは、ＧＵｃのすべてのピクセルが欠陥として識別され、その中のＮｃの部分は修正されて正常なピクセルになり、ＧＧｒが増大するためである。ＧＧｒは次のように定義できる。
ＧＧｒ＝ＧＧｒｃ＋ＧＧｒｍ  ・・・（１３６）
ただし、ＧＧｒｃは、修正されなかった場合はセル検査ステージ２０８で欠陥として検出される修正済みの正常なピクセルの数であり、ＧＧｒｍは、修正されなかった場合はモジュール検査ステージ２１２で欠陥として検出される修正済みの正常なピクセルの数である。ただし、正常に修正されたピクセルの（Ｎｃ）は、共通に検出された欠陥が正常に修正される比率に従うと仮定でき、Ｎｃに関して次のような式が得られる。
Ｎｃ＝ＧＧｒｃ／（ＧＧｃｒ＋ＧＧｒｃ）  ・・・（１３７）
セルの欠陥が正常に修正される比率はモジュールのそれと同じである（ＧＧｃｒ：ＧＧｍｒ＝ＧＧｒｃ：ＧＧｒｍ）と仮定し、次の式が得られる。
ＧＧｒｃ＝ＧＧｃｒＧＧｒｍ／ＧＧｍｒ  ・・・（１３８）
式（１３６）と（１３８）から次の式が得られる。
ＧＧｒｃ＝ＧＧｃｒ（ＧＧｒ−ＧＧｒｃ）／ＧＧｍｒ  ・・・（１３９）
ＧＧｍｒＧＧｒｃ＋ＧＧｃｒＧＧｒｃ＝ＧＧｃｒＧＧｒ  ・・・（１４０）
ＧＧｒｃ＝ＧＧｃｒＧＧｒ／（ＧＧｍｒ＋ＧＧｃｒ）  ・・・（１４１）
式（１３４）、（１３５）、（１３７）、（１４１）から次の式が得られる。
Ｎｃ＝（ＧＧｃｒＧＧｒ／（ＧＧｍｒ＋ＧＧｃｒ））／（ＧＧｃｒ＋（ＧＧｃｒＧＧｒ／（ＧＧｍｒ＋ＧＧｃｒ）））＝ＧＧｃｒＧＧｒ／（ＧＧｃｒ（ＧＧｍｒ＋ＧＧｃｒ）＋ＧＧｃｒＧＧｒ）＝ＧＧｒ／（ＧＧｍｒ＋ＧＧｃｒ＋ＧＧｒ）  ・・・（１４２）
ＴCD＝ＴCDc−ＮｃＧＵｃ＝ＧＧｃ＋（１−Ｎｃ）ＧＵｃ＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ  ・・・（１４３）
式（１４２）と（１４３）から次の式が得られる。
ＴCD＝ＧＧｃ＋（ＧＧｍｒ＋ＧＧｃｒ）ＧＵｃ／（ＧＧｍｒ＋ＧＧｃｒ＋ＧＧｒ）＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ  ・・・（１４４）
新しい分布関数テスト仕様のみを適用した場合のセルの欠陥総数は、図９の表に示されており、次のようにして得られる。
Ｔ’CD＝ＴCDc−ＮｃＵＧｃ  ・・・（１４５）
これは、ＵＧｃのすべてのピクセルが欠陥として識別され、その中のＮｃが修正されて正常なピクセルになり、ＧＧｒが増大するためである。
【０１７５】
式（１３４）と（１４５）から次の式が得られる。
Ｔ’CD＝ＴCDc−ＮｃＵＧｃ＝ＧＧｃ＋ＧＵｃ＋ＧＧｃｒ＋（１−Ｎｃ）ＵＧｃ＋ＵＵｃ  ・・・（１４６）
式（１４２）と（１４６）から次の式が得られる。
Ｔ’CD＝ＧＧｃ＋ＧＵｃ＋ＧＧｃｒ＋（ＧＧｍｒ＋ＧＧｃｒ）ＵＧｃ／（ＧＧｍｒ＋ＧＧｃｒ＋ＧＧｒ）＋ＵＵｃ  ・・・（１４７）
式（１４３）と（１４６）から、基本のテスト仕様の代わりに新しい分布関数テスト仕様のみを使用したことによるセルの欠陥総数への影響（εTCD）は次のようにして得られる。
εTCD＝ＴCD−Ｔ’CD＝ＮｃＵＧｃ−ＮｃＧＵｃ＝Ｎｃ（ＵＧｃ−ＧＵｃ）  ・・・（１４８）
図６から、サンプル生産工程のモジュールの欠陥総数（ＴMDc）は次のようにして得られる。
ＴMDc＝ＧＧｍ＋ＧＵｍ＋ＧＧｍｒ＋ＵＧｍ＋ＵＵｍ  ・・・（１４９）
ここで、新しい分布関数テスト仕様によるモジュールの歩留まりへの影響について考察する。基本の分布関数テスト仕様のみを適用した場合のモジュールの欠陥総数は、図８に示されており、次のようにして得られる。
ＴMD＝ＴMDc−ＮｍＧＵｍ  ・・・（１５０）
これは、ＧＵｍのすべてのピクセルが欠陥として識別され、その中のＮｍは修正されて正常なピクセルになり、ＧＧｒが増大するためである。次に、正常に修正されたピクセルの部分は、共通に検出された欠陥が正常に修正される比率に従うと仮定でき、次のようなＮｍの式が得られる。
Ｎｍ＝ＧＧｒｍ／（ＧＧｍｒ＋ＧＧｒｍ）  ・・・（１５１）
式（１３８）から次の式が得られる。
ＧＧｒｍ＝ＧＧｍｒＧＧｒｃ／ＧＧｃｒ  ・・・（１５２）
式（１３６）と（１５２）から次の式が得られる。
ＧＧｒｍ＝ＧＧｍｒ（ＧＧｒ−ＧＧｒｍ）／ＧＧｃｒ  ・・・（１５３）
ＧＧｒｍＧＧｃｒ＋ＧＧｍｒＧＧｒｍ＝ＧＧｍｒＧＧｒ  ・・・（１５４）
ＧＧｒｍ＝ＧＧｍｒＧＧｒ／（ＧＧｃｒ＋ＧＧｍｒ）  ・・・（１５５）
式（１４９）、（１５０）、（１５１）、（１５５）から次の式が得られる。
Ｎｍ＝（ＧＧｍｒＧＧｒ／（ＧＧｃｒ＋ＧＧｍｒ））／（ＧＧｍｒ＋（ＧＧｍｒＧＧｒ／（ＧＧｃｒ＋ＧＧｍｒ）））＝ＧＧｍｒＧＧｒ／（ＧＧｍｒ（ＧＧｃｒ＋ＧＧｍｒ）＋ＧＧｍｒＧＧｒ）＝ＧＧｒ／（ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ）  ・・・（１５６）
ＴMD＝ＴMDc−ＮｍＧＵｍ＝ＧＧｍ＋（１−Ｎｍ）ＧＵｍ＋ＧＧｍｒ＋ＵＧｍ＋ＵＵｍ  ・・・（１５７）
式（１５６）と（１５７）から次の式が得られる。
ＴMD＝ＧＧｍ＋（ＧＧｃｒ＋ＧＧｍｒ）ＧＵｍ／（ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ）＋ＧＧｍｒ＋ＵＧｍ＋ＵＵｍ  ・・・（１５８）
新しい分布関数テスト仕様のみを適用した場合のモジュールの欠陥総数は、図９に示されており、次のようにして得られる。
Ｔ’MD＝ＴMDc−ＮｍＵＧｍ  ・・・（１５９）
これは、ＵＧｍのすべてのピクセルが欠陥として識別され、その中のＮｍは修正されて正常なピクセルになり、ＧＧｒが増大するためである。
【０１７６】
式（１４９）と（１５９）から次の式が得られる。
Ｔ’MD＝ＴMDc−ＮｍＵＧｍ＝ＧＧｍ＋ＧＵｍ＋ＧＧｍｒ＋（１−Ｎｍ）ＵＧｍ＋ＵＵｍ  ・・・（１６０）
式（１５６）と（１６０）から次の式が得られる。
Ｔ’MD＝ＧＧｍ＋ＧＵｍ＋ＧＧｍｒ−（ＧＧｃｒ＋ＧＧｍｒ）ＵＧｍ／（ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ）＋ＵＵｍ  ・・・（１６１）
式（１５７）と（１６０）から、基本のテスト仕様のみを使用する代わりに新しい分布関数テスト仕様のみを使用したことによるモジュールの欠陥総数への影響（εTMD）は次のようにして得られる。
εTMD＝ＴMD−Ｔ’MD＝ＮｍＵＧｍ−ＮｍＧＵｍ＝Ｎｍ（ＵＧｍ−ＧＵｍ）  ・・・（１６２）
ここで、新しい分布関数テスト仕様によるオーバーキルへの影響について考察する。式（９１）と図６から以下が得られる。
オーバーキルされたパネルの数（基本のテストのみ）  Ｑ＝γＱ＝γ（ＯＯｎ＋ＯＧｎ）  ・・・（１６３）
オーバーキルされたパネルの数（新しいテストのみ）  Ｑ’＝γＱ’＝γ（ＯＯｎ＋ＧＯｎ）  ・・・（１６４）
ΔＱ＝Ｑ−Ｑ’＝γ（ＯＧｎ＋ＧＯｎ）  ・・・（１６５）
ＴＦＴ−ＬＣＤの製造において、修正作業は失敗する可能性があるので、セル検査とモジュール検査においてアンダーキルされた欠陥のみが不良パネルの主な原因とは言えない。したがって、式（４５）、（４７）、（５１）、（５６）から、セル検査ステージ２０８で検出される不良パネルの比率はセルの欠陥総数に比例すると仮定でき、次の式が得られる。
ＯCB／ＩC：ＴCD＝Ｏ’CB／Ｉ’C：Ｔ’CD  ・・・（１６６）
Ｏ’CB／Ｉ’C＝ＯCBＴ’CD／（ＩCＴCD）  ・・・（１６７）
式（７９）と（１６７）から次の式が得られる。
（Ｉ’C−Ｏ’CG）／Ｉ’C＝（ＩC−ＯCG）Ｔ’CD／（ＩCＴCD）  ・・・（１６８）
１−Ｏ’CG／Ｉ’C＝（１−ＯCG／ＩC）Ｔ’CD／ＴCD  ・・・（１６９）
式（１１）と（１６９）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）Ｔ’CD／ＴCD  ・・・（１７０）
セル検査の歩留まりの向上（ＥYC）は、次のように表現できる。
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−Ｔ’CD／ＴCD）  ・・・（１７１）
同様に、モジュール検査ステージ２１２で検出される不良パネルの比率はモジュールの欠陥総数に比例すると仮定でき、次の式が得られる。
ＯMB／ＩM：ＴMD＝Ｏ’MB／Ｉ’M：Ｔ’MD  ・・・（１７２）
したがって、次の式が得られる。
Ｏ’MB／Ｉ’M＝ＯMBＴ’MD／（ＩMＴMD）  ・・・（１７３）
オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を使用しない場合はＯMB＝ＩM−ＯMGなので、式（１７３）から次の式が得られる。
（Ｉ’M−Ｏ’MG）／Ｉ’M＝（ＩM−ＯMG）Ｔ’MD／（ＩMＴMD）  ・・・（１７４）
１−Ｏ’MG／Ｉ’M＝（１−ＯMG／ＩM）Ｔ’MD／ＴMD  ・・・（１７５）
式（１２）と（１７５）から次の式が得られる。
Ｙ’M＝１−（１−ＹM）Ｔ’MD／ＴMD  ・・・（１７６）
したがって、モジュール検査の歩留まりの向上（ＥYM）は、次のように表現できる。
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−Ｔ’MD／ＴMD）  ・・・（１７７）
さらに、式（１７０）、（１７１）、（１７６）、（１７７）、（２６）を使用して、収益向上に関する次のような式が得られる。
【０１７７】
【数２９】
2007524859.tif 000031
【０１７８】
式（９４）を式（１７８）に代入すると、次の式が得られる。
【０１７９】
【数３０】
2007524859.tif 000032
【０１８０】
ここで、新しい分布関数テスト仕様によるアンダーキルへの影響について考察する。式（９２）と図６から以下が得られる。
アンダーキルされたパネルの数（基本のテストのみ）  Ｕ＝γＵ＝γ（ＵＧｃ＋ＵＵｃ＋ＵＧｍ＋ＵＵｍ）  ・・・（１８０）
アンダーキルされたパネルの数（新しいテストのみ）  Ｕ’＝γＵ’＝（ＧＵｃ＋ＧＵｍ＋ＵＵｃ＋ＵＵｍ）  ・・・（１８１）
ただし、ＵとＵ’は、それぞれ基本のテスト仕様を使用した場合と新しい分布関数テスト仕様を使用した場合のアンダーキルされた欠陥の数である。式（９２）、（１８０）、（１８１）から、新しい分布関数テスト仕様がアンダーキルされたパネルに及ぼす影響について次の式が得られる。
ΔＵ＝Ｕ−Ｕ’＝γ（ＵＧｃ＋ＵＧｍ−ＧＵｃ−ＧＵｍ）  ・・・（１８２）
式（１６５）と（１８２）を式（１７９）に代入すると、次の式が得られる。
【０１８１】
【数３１】
2007524859.tif 000033
【０１８２】
ＹCとＹMの値は、最新の生産とサンプルの生産との歩留まりは同じであるという仮定の下で、基本のテスト仕様でテストした最新の生産から取得できる。ＹCとＹMの値は、サンプルの生産からも取得できる。このことについては、以下で説明する。
【０１８３】
ＹCとＹMの式は、セル検査ステージ２０８とモジュール検査ステージ２１２で検出された不良パネルの比率はセル及びモジュールの欠陥総数に比例するという仮定から、式（１７０）と（１７６）に示すＹ’CとＹ’Mの式と同様にして得られる。
ＹC＝１−（１−ＹCc）ＴCD／ＴCDc  ・・・（１８４）
ＹM＝１−（１−ＹMc）ＴMD／ＴMDc  ・・・（１８５）
ただし、ＹCcとＹMcは、それぞれサンプル生産のセルとモジュールの歩留まりであり、ＤＦPRIMEとＤＦNEWで共通に欠陥として報告されたピクセルのみがＴＦＴアレイ修正装置に送られる。
【０１８４】
式（１３４）、（１４４）、（１４９）、（１５８）、（１８４）、（１８５）から次の式が得られる。
ＹC＝１−（１−ＹCc）（ＧＧｃ＋（ＧＧｍｒ＋ＧＧｃｒ）ＧＵｃ／（ＧＧｍｒ＋ＧＧｃｒ＋ＧＧｒ）＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ）／（ＧＧｃ＋ＧＵｃ＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ）  ・・・（１８６）
ＹM＝１−（１−ＹMc）（ＧＧｍ＋（ＧＧｃｒ＋ＧＧｍｒ）ＧＵｍ／（ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ）＋ＧＧｍｒ＋ＵＧｍ＋ＵＵｍ）／（ＧＧｍ＋ＧＵｍ＋ＧＧｍｒ＋ＵＧｍ＋ＵＵｍ）  ・・・（１８７）
ＩC、ＩAR、ＩMの値は、最新の生産とサンプルの生産との歩留まりは同じであるという仮定の下で、基本のテスト仕様でテストしたのと同じ数量ＩAによる最新の生産から取得できる。ＩC、ＩAR、ＩMの値は、サンプルの生産からも取得できる。このことについては、以下で説明する。
【０１８５】
ＴＦＴ−ＬＣＤの通常の生産では、
【０１８６】
【数３２】
2007524859.tif 000034
【０１８７】
（ｃはサンプルの生産を表す）を仮定できる。これは、不良パネルは通常はより大きなＴＦＴアレイベースプレートの一部として次のプロセスステージに送られるためである。仮定、
【０１８８】
【数３３】
2007524859.tif 000035
【０１８９】
が有効な場合は、
ＩC＝ＩA−（ＯATB＋ＯARB）  ・・・（１８９）
ＩCc＝ＩA−（ＯATBc＋ＯARBc）  ・・・（１９０）
を使用して次の式が得られる。
【０１９０】
【数３４】
2007524859.tif 000036
【０１９１】
式（９３）、（１６３）、（１６４）、（１８０）、（１８１）と図６から、サンプル生産に関する次の式が得られ、基本の分布関数テスト仕様と新しい分布関数テスト仕様の両方で検出された欠陥のみがＴＦＴアレイ修正装置に送られる。
【０１９２】
【数３５】
2007524859.tif 000037
ただし、
【０１９３】
【数３６】
2007524859.tif 000038
【０１９４】
が仮定される。
サンプル生産のオーバーキルされたパネル、ＱC＝Ｑ∩Ｑ’＝γＯＯｎ  ・・・（１９３）
サンプル生産のアンダーキルされたパネル（基本のテストのみ）  ＵC＝Ｕ∪Ｕ’＝γ（ＵＧｃ＋ＵＵｃ＋ＵＧｍ＋ＵＵｍ＋ＧＵｃ＋ＧＵｍ）  ・・・（１９４）
式（１６３）、（１８０）、（１９２）、（１９３）、（１９４）から次の式が得られる。
【０１９５】
【数３７】
2007524859.tif 000039
【０１９６】
γの値は、ＯATBcが他のパラメータに比べて非常に小さいという仮定の下で取得できる。式（１９２）、（１９３）、（１９４）、と図６から以下が得られる。
ＩARc＝Ｒ＋Ｑc−Ｕc＝γ（ＧＧｃ＋ＧＵｃ＋ＧＧｍ＋ＧＵｍ＋ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ＋ＵＧｃ＋ＵＵｃ＋ＵＧｍ＋ＵＵｍ＋ＯＯｎ−（ＵＧｃ＋ＵＵｃ＋ＵＧｍ＋ＵＵｍ＋ＧＵｃ＋ＧＵｍ））＝γ（ＧＧｃ＋ＧＧｍ＋ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ＋ＯＯｎ）  ・・・（１９６）
したがって、式（１９６）から以下が得られる。
γ＝ＩARc／（ＧＧｃ＋ＧＧｍ＋ＧＧｃｒ＋ＧＧｍｒ＋ＧＧｒ＋ＯＯｎ）  ・・・（１９７）
式（１９５）と（１９７）から次の式が得られる。
【０１９７】
【数３８】
2007524859.tif 000040
【０１９８】
図２と、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用しない場合は、式（１９１）から、以下が得られる。
ＩM＝ＯCG＝ＩC−ＯCB  ・・・（１９９）
【０１９９】
【数３９】
2007524859.tif 000041
【０２００】
式（１９９）と（２００）から次の式が得られる。
【０２０１】
【数４０】
2007524859.tif 000042
【０２０２】
式（４５）、（４７）、（５１）、（５６）から、セル検査ステージ２０８で検出された不良パネルの比率はセルの欠陥総数に比例すると仮定でき、次の式が得られる。
ＯCB＝δＴCD  ・・・（２０２）
ＯCBc＝δＴCDc  ・・・（２０３）
ただし、δは比例定数である。
【０２０３】
式（１３４）と（２０３）から次の式が得られる。
δ＝ＯCBc／ＴCDc＝ＯCBc／（ＧＧｃ＋ＧＵｃ＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ）  ・・・（２０４）
式（１４４）、（２０２）、（２０４）から次の式が得られる。
ＯCB＝（ＧＧｃ＋（ＧＧｍｒ＋ＧＧｃｒ）ＧＵｃ／（ＧＧｍｒ＋ＧＧｃｒ＋ＧＧｒ）＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ）ＯCBc／（ＧＧｃ＋ＧＵｃ＋ＧＧｃｒ＋ＵＧｃ＋ＵＵｃ）  ・・・（２０５）
したがって、式（２０１）と（２０５）から次の式が得られる。
【０２０４】
【数４１】
2007524859.tif 000043
【０２０５】
式（１３４）、（１４４）、（１４７）、（１４９）、（１５８）、（１６１）、（１８４）、（１８５）、（１８６）、（１８７）、（１９１）、（１９７）を式（１８３）に代入すると、次の式が得られる。
【０２０６】
【数４２】
2007524859.tif 000044
【０２０７】
上述した分析は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用しない生産ラインモデルに適用できる。しかし、前述の分析は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用する生産ラインモデルに順応でき、この場合も本発明の範囲を逸脱しないことを理解されたい。さらに、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用するが、セル及びモジュールの修正率はきわめて低く、歩留まりに影響するほどではない場合は、前述の分析を適用できる。
【０２０８】
＜ＩＸ．欠陥に関する仮定のないしきい値最適化＞
上述したしきい値最適化の方法は、アンダーキルされた欠陥がセル検査とモジュール検査で検出される不良パネルの唯一の主な原因であるという仮定に基づいている。しきい値の最適化は、アンダーキルされた欠陥がセル検査とモジュール検査で検出される不良パネルの唯一の主な原因であるという仮定がなくても実行できる。
【０２０９】
図１０は、しきい値パラメータを最適化することでＴＦＴ−ＬＣＤ生産ラインの収益最大化を実現できる方法を示す流れ図である。プロセスはステップ１０００で開始され、ステップ１００５に進み、アレイテストステージ２０２でＴＦＴアレイテスト装置を使用してＴＦＴアレイパネルをテストする。テストは「ｐｒｏｔｏしきい値」を使用して実行される。これは、基本のテスト仕様の基本のしきい値パラメータより強化されている。生成されたｐｒｏｔｏ欠陥（ＰＤ）ファイルは、基本のしきい値で生成された通常の生産の欠陥ファイルより多くの欠陥ピクセルを識別する。ステップ１００５で、基本のしきい値パラメータを「スクリーニングしきい値パラメータ」（Ｐｔｈ）として設定する。
【０２１０】
次に、ステップ１０１０で、図１１の流れ図に従ってＰＤファイルの最初の欠陥分類が実行される。スクリーニングしきい値パラメータ（Ｐｔｈ）として基本のしきい値パラメータがｐｒｏｔｏ欠陥ファイルに適用され、ＰＤファイルがスクリーニングされてスクリーニングされた欠陥（ＳＤ）ファイルが生成される。これは、基本のしきい値で生成された通常の欠陥ファイルと同等である。
【０２１１】
図１１を参照すると、最初の欠陥分類プロセスはステップ１１００で開始されてステップ１１０５に進み、スクリーニングしきい値を使用してスクリーニングされた欠陥（ＳＤ）ファイルが生成される。これで、ｐｒｏｔｏしきい値パラメータより緩和されたしきい値パラメータを使用してＰＤファイルがスクリーニングされる。次に、ステップ１１１０でＳＤが点検され、欠陥を視覚的に確認されたパネルが修正される。修正されたＳＤはＳＤｒｐと表記され、次の２つのグループに分割される。
（１）  正常に修正されたピクセル（Ｗｅｌｌ）。後の検査で欠陥は認められない。
（２）  修正が不十分なために依然として欠陥のあるピクセル。セル検査で欠陥が確認されるか（ＣＳＤｒｐ）、又はモジュール検査で欠陥が確認される（ＭＳＤｒｐ）。
【０２１２】
修正されていないＳＤはＳＤｎｒと表記され、次の２つのグループに分割される。
（１）  アレイテストのオーバーキル（Ｑ）。後の検査で欠陥は認められない。
（２）  視覚的な判断誤りによる欠陥。セル検査で欠陥が確認される（ＣＳＤｎｒ）か、又はモジュール検査で欠陥が確認される（ＭＳＤｎｒ）。
【０２１３】
次に、ステップ１１１５でセル検査によって前に報告された欠陥を確認し、表記を次のように変更する。
ＰＤ→ＣＰＤ、ＳＤｒｐ→ＣＳＤｒｐ、ＳＤｎｒ→ＣＳＤｎｒ
さらに、セル検査で新しい欠陥（ＣＮＤ）を検出する。ＮＤ→ＣＮＤ
次に、ステップ１１２０で前に報告された欠陥をモジュール検査で確認し、表記を次のように変更する。
ＰＤ→ＭＰＤ、ＳＤｒｐ→ＭＳＤｒｐ、ＳＤｎｒ→ＭＳＤｎｒ
さらに、モジュール検査で新しい欠陥（ＭＮＤ）を検出する。ＮＤ→ＭＮＤ
セル検査の後でセルの欠陥が修正された場合は、次のようにさらに分類を行う。
（１）  セル検査で報告された欠陥をモジュール検査によって確認し、表記を次のように変更する。
ＣＰＤ→ＭＣＰＤ、ＣＳＤｒｐ→ＭＣＳＤｒｐ、ＣＳＤｎｒ→ＭＣＳＤｎｒ、ＣＮＤ→ＭＣＮＤ
（２）  セル検査の後で正常に修正されたことをモジュール検査によって確認し、表記を次のように変更する。
ＣＰＤ→ＲＭＣＰＤ、ＣＳＤｒｐ→ＲＭＣＳＤｒｐ、ＣＳＤｎｒ→ＲＭＣＳＤｎｒ、ＣＮＤ→ＲＭＣＮＤ
ステップ１１２５でプロセスが終了する。
【０２１４】
図１０に戻ると、ステップ１０１５で図１１に示す最初の欠陥分類の結果が次のように計算される。
セルの欠陥、（ＴCD）＝ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ  （２０８）
モジュールの欠陥、（ＴMD）＝ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ  ・・・（２０９）
オーバーキル、（Ｑ）＝ＳＤｎｒ−（ＣＳＤｎｒ＋ＭＳＤｎｒ）  ・・・（２１０）
欠陥を最初に分類した後で、各領域で基本のしきい値パラメータを使用してスクリーニングしきい値パラメータが走査される。基本のしきい値パラメータより緩和しても強化してもよいが、ｐｒｏｔｏしきい値パラメータよりは強化しない。
【０２１５】
任意のスクリーニングしきい値パラメータがその値を変更するたびに、ＰＤファイルに新しいパラメータを適用して変更されたパラメータの影響を確認することで、欠陥の再分類が行われる（ステップ１０２０）。次に、ステップ１０２５で、欠陥を再分類する効果が計算される。ここでステップ１０３０に進み、Ｐｔｈの走査を継続するかどうかを判断する。この範囲は、ｐｒｏｔｏしきい値より強化しないという制限に従って、基本のしきい値を中心としてユーザーが範囲を設定する。Ｐｔｈの走査を継続すると判断した場合は、ステップ１０５０にジャンプする。それ以外の場合はステップ１０３５に進む。
【０２１６】
ステップ１０３５で、評価されたすべてのスクリーンニングしきい値パラメータの中から最適なスクリーンニングしきい値パラメータ（Ｐｔｈ）を選択し、その影響を確認する。次に、ステップ１０４０で、ステップ１０３５で決定した影響に基づいて新しいスクリーンニングしきい値パラメータを試すかどうかを判断する。新しいスクリーンニングしきい値パラメータを試すと判断した場合は、ステップ１０５０に進む。それ以外の場合は、ステップ１０４５で終了する。
【０２１７】
ステップ１０５０で、スクリーニングしきい値パラメータが更新され、ステップ１０２０にジャンプして戻る。
【０２１８】
図１２は、欠陥を再分類する方法（図１０のステップ１０２０）を示す流れ図である。ステップ１２００でプロセスが開始され、ステップ１２０５に進み、スクリーニングしきい値が基本のしきい値と等しいか、それより強化されたか、あるいは緩和されたかを判断する。スクリーニングしきい値が基本のしきい値に比べて緩和された場合は、ステップ１２２０にジャンプする。スクリーニングしきい値が基本のしきい値と等しい場合は、ステップ１２３０にジャンプして終了する。
【０２１９】
スクリーニングしきい値が基本のしきい値に比べて強化された場合は、ステップ１２１０に進み、強化されたスクリーニングしきい値を使用して新しくスクリーニングされた欠陥（ＳＤ’）ファイルを生成する。スクリーニングしきい値を強化すると、基本のしきい値に比べてＰＤの値が減少し、ＳＤの値が増大し、ＣＰＤとＭＰＤの値が減少する。セル又はモジュールの欠陥総数の減少した部分はＲｗｅｌｌで指定される。Ｒｗｅｌｌは、正常に修正されたピクセルの数を修正オペレータが点検する実際の欠陥の数で割った値として定義され、修正率が一定に維持されるという仮定に基づいて（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ）と表現される。
【０２２０】
ステップ１２１５で、ＣＰＤの変化（ΔＣＰＤ）、ＭＰＤの変化（ΔＭＰＤ）、ＳＤの変化（ΔＳＤ）を計算する。オーバーキルされた欠陥の増加量は、実際の欠陥検出の増加（ΔＣＰＤ＋ΔＭＰＤ）をスクリーニングされた欠陥の増加ΔＳＤから減算して得られる。このように、走査するしきい値パラメータが基本のしきい値パラメータに比べて強化された場合は、セルの欠陥、モジュールの欠陥、オーバーキルされた欠陥は次のようになる。
Ｔ’CD＝ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ−ΔＣＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ）  ・・・（２１１）
Ｔ’MD＝ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ−ΔＭＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ）  ・・・（２１２）
Ｑ’＝ＳＤｎｒ−（ＣＳＤｎｒ＋ＭＳＤｎｒ）＋ΔＳＤ−（ΔＣＰＤ＋ΔＭＰＤ）  ・・・（２１３）
同様に、他のパラメータも次のようにして得られる。
セルのアンダーキル、ＣＰＤ’＝ＣＰＤ−ΔＣＰＤ  ・・・（２１４）
ＣＳＤ’ｒｐ＝ＣＳＤｒｐ＋（ΔＣＰＤ＋ΔＭＰＤ）ＣＳＤｒｐ／（ＳＤ−Ｑ）  ・・・（２１５）
ＣＳＤ’ｎｒ＝ＣＳＤｎｒ＋（ΔＣＰＤ＋ΔＭＰＤ）ＣＳＤｎｒ（ＳＤ−Ｑ）  ・・・（２１６）
モジュールのアンダーキル、ＭＰＤ’＝ＭＰＤ−ΔＭＰＤ  ・・・（２１７）
ＭＳＤ’ｒｐ＝ＭＳＤｒｐ＋（ΔＣＰＤ＋ΔＭＰＤ）ＭＳＤｒｐ／（ＳＤ−Ｑ）  ・・・（２１８）
ＭＳＤ’ｎｒ＝ＭＳＤｎｒ＋（ΔＣＰＤ＋ΔＭＰＤ）ＭＳＤｎｒ／（ＳＤ−Ｑ）  ・・・（２１９）
ＭＣＰＤ’＝ＭＣＰＤ−ΔＣＰＤ  ・・・（２２０）
ＭＣＳＤ’ｒｐ＝ＭＣＳＤｒｐ＋（ΔＣＰＤ＋ΔＭＰＤ）ＭＣＳＤｒｐ／（ＳＤ−Ｑ）  ・・・（２２１）
ＭＣＳＤ’ｎｒ＝ＭＣＳＤｎｒ＋（ΔＣＰＤ＋ΔＭＰＤ）ＭＣＳＤｎｒ／（ＳＤ−Ｑ）  ・・・（２２２）
式（２０８）と（２１１）から、しきい値パラメータを強化することによるセルの欠陥総数（εTCD）の変化は次のようにして得られる。
εTCD＝ＴCD−Ｔ’CD＝ΔＣＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ）  ・・・（２２３）
式（２０９）と（２１２）から、しきい値パラメータを強化することによるモジュールの欠陥総数の変化（εTMD）は次のようにして得られる。
εTMD＝ＴMD−Ｔ’MD＝ΔＭＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ）  ・・・（２２４）
式（２１０）と（２１３）から、しきい値パラメータを強化することによるオーバーキルされた欠陥の変化（ΔＱ）は次のようにして得られる。
ΔＱ＝Ｑ−Ｑ’＝ΔＣＰＤ＋ΔＭＰＤ−ΔＳＤ  ・・・（２２５）
式（２１４）と（２１７）から、しきい値パラメータを強化することによるアンダーキルされた欠陥の変化（ΔＵ）は次のようにして得られる。
ΔＵ＝Ｕ−Ｕ’＝（ＣＰＤ＋ＭＰＤ）−（ＣＰＤ’＋ＭＰＤ’）＝（ＣＰＤ＋ＭＰＤ）−（ＣＰＤ−ΔＣＰＤ＋ＭＰＤ−ΔＭＰＤ）＝ΔＧＰＤ＋ΔＭＰＤ  ・・・（２２６）
式（１７０）、（１７１）、（１７６）、（１７７）、（２０８）、（２０９）、（２１１）、（２１２）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ＋ΔＣＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ））／（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ）  ・・・（２２７）
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ＋ΔＣＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ））／（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ））  ・・・（２２８）
Ｙ’M＝１−（１−ＹM）（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ−ΔＭＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ））／（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ）  ・・・（２２９）
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ＋ΔＭＰＤ（ＳＤｒｐ−ＣＳＤｒｐ−ＭＳＤｒｐ）／（ＳＤ−Ｑ））／（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ））  ・・・（２３０）
式（９４）、（１７９）、（２０８）、（２０９）、（２１１）、（２１２）、（２２５）、（２２６）から、次のようにしきい値パラメータを強化することによる収益の向上に関する式が得られる。
【０２２１】
【数４３】
2007524859.tif 000045
【０２２２】
γの値は、ＯATBが他のパラメータに比べて非常に小さいという仮定の下で取得でき、次のように記述できる。式（９１）、（９２）、（９３）、（２１０）、（２２６）から以下が得られる。
【０２２３】
【数４４】
2007524859.tif 000046
【０２２４】
ただし、Ｒは、修正前の実際の欠陥であり、次のようにして求められる。
Ｒ＝ＣＰＤ＋ＭＰＤ＋ＳＤ−Ｑ  ・・・（２３３）
したがって、式（２３２）から次の式が得られる。
γ＝ＩAR／ＳＤ  ・・・（２３４）
式（２３１）と（２３４）から次の式が得られる。
【０２２５】
【数４５】
2007524859.tif 000047
【０２２６】
ＹC、ＹM、ＩAR、ＩCの値は、基本のしきい値パラメータを使用してサンプルの生産工程から取得できる。
【０２２７】
基本のしきい値パラメータを使用した場合に比べて、しきい値パラメータを緩和することで、ＳＤの値と正常に修正されたピクセルの数が減少し、ＰＤの値が増大し、ＣＰＤとＭＰＤの値が増大する。スクリーニングしきい値パラメータを緩和した影響を分析するために、式（２０８）と（２０９）に示す基本のしきい値パラメータの結果を次のように別の形で表現する。
ＴCD＝ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ＝ＣＰＤ＋ＣＳＤ’ｒｐ＋ＣＳＤ’ｎｒ＋ΔＣＳＤｒｐ＋ΔＣＳＤｎｒ＋ＣＮＤ  ・・・（２３６）
ＴMD＝ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ＝ＭＰＤ＋ＭＳＤ’ｒｐ＋ＭＳＤ’ｎｒ＋ΔＭＳＤｒｐ＋ΔＭＳＤｎｒ＋ＭＮＤ  ・・・（２３７）
ただし、ΔＣＳＤｒｐは、ＣＰＤに変換されたＣＳＤｒｐの数を示しており、（ＣＳＤｒｐ−ＣＳＤ’ｒｐ）で得られる。ΔＣＳＤｎｒは、ＣＰＤに変換されたＣＳＤｎｒの数を示しており、（ＣＳＤｎｒ−ＣＳＤ’ｎｒ）で得られる。ΔＭＳＤｒｐは、ＭＰＤに変換されたＭＳＤｒｐの数を示しており、（ＭＳＤｒｐ−ＭＳＤ’ｒｐ）で得られる。ΔＭＳＤｎｒは、ＭＰＤに変換されたＭＳＤｎｒの数を示しており、（ＭＳＤｎｒ−ＭＳＤ’ｎｒ）で得られる。
【０２２８】
正常に修正されたピクセルの数の減少によるセル又はモジュールの欠陥の増大は、正常に修正されたピクセルからアンダーキルされた欠陥の逆の比率は一定に維持され、次に、示す基本のしきい値パラメータによるアンダーキルされた欠陥の比率で決定されるという仮定に基づいて、それぞれＲｗｃとＲｗｍで与えられる。
Ｒｗｃ＝セルのアンダーキルされた欠陥の数／アンダーキルされた欠陥総数＝ＣＰＤ／（ＣＰＤ＋ＭＰＤ）  ・・・（２３８）
Ｒｗｍ＝モジュールのアンダーキルされた欠陥の数／アンダーキルされた欠陥総数＝ＭＰＤ／（ＣＰＤ＋ＭＰＤ）  ・・・（２３９）
したがって、走査するしきい値パラメータを基本のしきい値パラメータより緩和すると、セルとモジュールの欠陥は次のようにして得られる（式（２０８）、（２０９）、（２３８）、（２３９）から）。
Ｔ’CD＝ＴCD＋ΔＷｅｌｌＲｗｃ＝ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ＋ΔＷｅｌｌＣＰＤ／（ＣＰＤ＋ＭＰＤ）  ・・・（２４０）
Ｔ’MD＝ＴMD＋ΔＷｅｌｌＲｗｍ＝ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ＋ΔＷｅｌｌＭＰＤ／（ＣＰＤ＋ＭＰＤ）  ・・・（２４１）
ただし、ΔＷｅｌｌは、基本のしきい値を使用した場合に正常に修正されたピクセルの部分であり、しきい値を緩和すると検出されずにセル又はモジュールのアンダーキルされた欠陥になる。しきい値を緩和するとオーバーキルされた欠陥の数は減少する。Ｑ（ΔＱ）の一部は欠陥として報告されなくなるためである。図１１から次の式が得られる。
ＳＤ＝ＳＤｒｐ＋ＳＤｎｒ  ・・・（２４２）
ＳＤｒｐ＝ＣＳＤｒｐ＋ＭＳＤｒｐ＋Ｗｅｌｌ  ・・・（２４３）
ただし、Ｗｅｌｌは、正常に修正された欠陥の数である。式（２１０）、（２４２）、（２４３）からΔＱに関して次の式が得られる。
ΔＱ＝Ｑ−Ｑ’＝（ＳＤｎｒ−（ＣＳＤｎｒ＋ＭＳＤｎｒ））−（ＳＤ’ｎｒ−（ＣＳＤ’ｎｒ＋ＭＳＤ’ｎｒ））＝（ＳＤ−ＳＤｒｐ−（ＣＳＤｎｒ＋ＭＳＤｎｒ））−（ＳＤ’−ＳＤ’ｒｐ−（ＣＳＤ’ｎｒ＋ＭＳＤ’ｎｒ））＝（ＳＤ−（ＣＳＤｒｐ＋ＭＳＤｒｐ＋Ｗｅｌｌ）−（ＣＳＤｎｒ＋ＭＳＤｎｒ））−（ＳＤ’−（ＣＳＤ’ｒｐ＋ＭＳＤ’ｒｐ＋Ｗ’ｅｌｌ）−（ＣＳＤ’ｎｒ＋ＭＳＤ’ｎｒ））＝（ＳＤ−ＳＤ’）−（ＣＳＤｒｐ−ＣＳＤ’ｒｐ＋ＭＳＤｒｐ−ＭＳＤ’ｒｐ＋Ｗｅｌｌ−Ｗ’ｅｌｌ）−（ＣＳＤｎｒ−ＣＳＤ’ｎｒ＋ＭＳＤｎｒ−ＭＳＤ’ｎｒ）＝ΔＳＤ−ΔＣＳＤｒｐ−ΔＣＳＤｎｒ−ΔＭＳＤｒｐ−ΔＭＳＤｎｒ−Δｗｅｌｌ  ・・・（２４４）
同様に、他のパラメータも次のようにして得られる。
セルのアンダーキル、ＣＰＤ’＝ＣＰＤ＋ΔＣＳＤｒｐ＋ΔＣＳＤｎｒ＋ΔＷｅｌｌＲｗｃ  ・・・（２４５）
ＣＳＤ’ｒｐ＝ＣＳＤｒｐ−ΔＣＳＤｒｐ  ・・・（２４６）
ＣＳＤ’ｎｒ＝ＣＳＤｎｒ−ΔＣＳＤｎｒ  ・・・（２４７）
モジュールのアンダーキル、ＭＰＤ’＝ＭＰＤ＋ΔＭＳＤｒｐ＋ΔＭＳＤｎｒ＋ΔＷｅｌｌＲｗｍ  ・・・（２４８）
ＭＳＤ’ｒｐ＝ＭＳＤｒｐ−ΔＭＳＤｒｐ  ・・・（２４９）
ＭＳＤ’ｎｒ＝ＭＳＤｎｒ−ΔＭＳＤｎｒ  ・・・（２５０）
ＭＣＰＤ’＝ＭＣＰＤ＋ΔＣＳＤｒｐ＋ΔＣＳＤｎｒ＋ΔＷｅｌｌＲｗｃ  ・・・（２５１）
ＭＣＳＤ’ｒｐ＝ＭＣＳＤｒｐ−ΔＭＣＳＤｒｐ  ・・・（２５２）
ＭＣＳＤ’ｎｒ＝ＭＣＳＤｎｒ−ΔＭＣＳＤｎｒ  ・・・（２５３）
式（２３６）と（２４０）から、基本のしきい値パラメータよりしきい値パラメータを緩和することでセルの欠陥総数（εTCD）に及ぼす影響は次のようにして得られる。
εTCD＝ＴCD−Ｔ’CD＝−ΔＷｅｌｌＲｗｃ＝−ΔＷｅｌｌＣＰＤ／（ＣＰＤ＋ＭＰＤ）  ・・・（２５４）
式（２３７）と（２４１）から、基本のしきい値パラメータよりしきい値パラメータを緩和することでモジュールの欠陥総数（εTMD）に及ぼす影響は次のようにして得られる。
εTMD＝ＴMD−Ｔ’MD＝−ΔＷｅｌｌＲｗｍ＝−ΔＷｅｌｌＭＰＤ／（ＣＰＤ＋ＭＰＤ）  ・・・（２５５）
式（２３８）、（２３９）、（２４５）、（２４８）から、基本のしきい値パラメータよりしきい値パラメータを緩和することでアンダーキルされた欠陥（ΔＵ）に及ぼす影響は次のようにして得られる。
ΔＵ＝Ｕ−Ｕ’＝（ＣＰＤ＋ＭＰＤ）−（ＣＰＤ’＋ＭＰＤ’）＝（ＣＰＤ＋ＭＰＤ）−（ＣＰＤ＋ΔＣＳＤｒｐ＋ΔＣＳＤｎｒ＋ΔＷｅｌｌＲｗｃ＋ＭＰＤ＋ΔＭＳＤｒｐ＋ΔＭＳＤｎｒ＋ΔＷｅｌｌＲｗｍ）＝−（ΔＣＳＤｒｐ＋ΔＣＳＤｎｒ＋ΔＷｅｌｌＲｗｃ＋ΔＭＳＤｒｐ＋ΔＭＳＤｎｒ＋ΔＷｅｌｌＲｗｍ）＝−（ΔＣＳＤｒｐ＋ΔＣＳＤｎｒ＋ΔＷｅｌｌ＋ΔＭＳＤｒｐ＋ΔＭＳＤｎｒ）  ・・・（２５６）
式（１７０）、（１７１）、（１７６）、（１７７）、（２３６）、（２３７）、（２４０）、（２４１）から次の式が得られる。
Ｙ’C＝１−（１−ＹC）（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ＋ΔＷｅｌｌＣＰＤ／（ＣＰＤ＋ＭＰＤ））／（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ）  ・・・（２５７）
ＥYC≡Ｙ’C−ＹC＝（１−ＹC）（１−（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ＋ΔＷｅｌｌＣＰＤ／（ＣＰＤ＋ＭＰＤ））／（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ））  ・・・（２５８）
Ｙ’M＝１−（１−ＹM）（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ＋ΔＷｅｌｌＭＰＤ／（ＣＰＤ＋ＭＰＤ））／（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ）  ・・・（２５９）
ＥYM≡Ｙ’M−ＹM＝（１−ＹM）（１−（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ＋ΔＷｅｌｌＭＰＤ／（ＣＰＤ）＋ＭＰＤ））／（ＭＰＤ＋ＭＳＤｒｐ＋ＭＳＤｎｒ＋ＭＮＤ））  ・・・（２６０）
式（２４４）と（２５６）から次の式が得られる。
ΔＱ−ΔＵ＝ΔＳＤ  ・・・（２６１）
式（９４）、（１７９）、（２３４）、（２３６）、（２３７）、（２４０）、（２４１）、（２６１）から、次のようにしきい値パラメータを緩和することによる収益の向上に関する式が得られる。
【０２２９】
【数４６】
2007524859.tif 000048
【０２３０】
セル検査ステージ２０８の後でセルの欠陥が修正される場合に、セルが正常に修正される比率Ｒｃｅｌｌは図１１から次のようにして求めることができる。
Ｒｃｅｌｌ＝（ＲＭＣＰＤ＋ＲＭＣＳＤｒｐ＋ＲＭＣＳＤｎｒ＋ＲＭＣＮＤ）／（ＣＰＤ＋ＣＳＤｒｐ＋ＣＳＤｎｒ＋ＣＮＤ）  ・・・（２６３）
１つのスクリーニングしきい値パラメータについて収益が最大化されると、別のスクリーニングしきい値パラメータについてその走査領域で収益最大化のプロセスが実行される。他のすべてのスクリーニングしきい値パラメータについて、この収益最大化のプロセスが繰り返される。収益を最大化するためのデータは、サンプル生産工程全体から取得する必要があり、生産工程全体の収益が最大になる最適なスクリーニングしきい値パラメータを選択する。
【０２３１】
上述した分析は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用しない生産ラインモデルに適用できる。しかし、上述した分析は、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用する生産ラインモデルに順応でき、この場合も本発明の範囲を逸脱しないことを理解されたい。さらに、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用するが、セル及びモジュールの修正率はきわめて低く、歩留まりに影響するほどではない場合は、上述した分析を適用できる。
【０２３２】
＜Ｘ．基本のテストと新しいテストの両方による収益の最大化＞
ここで、同じサンプル生産工程を使用した新しいテスト仕様と基本のテスト仕様による収益の最大化について説明する。
【０２３３】
図１３Ａ〜図１３Ｄは、新しいテスト仕様と基本のテスト仕様を使用して収益を最大化するプロセスを示す流れ図である。
【０２３４】
プロセスはステップ１３００で開始され、ステップ１３０２に進み、アレイテストステージ（ＡＴ）で基本の分布関数テスト仕様と基本のしきい値パラメータ（θPRIME）を使用してＴＦＴアレイテスト装置でサンプル生産工程をテストする。テスト結果は、ラベルの付いた基本の欠陥ファイル（ＤＦPRIME）である。次に、同じサンプル生産工程を基本の分布関数テスト仕様と第１のｐｒｏｔｏしきい値で再テストし、テスト結果を「第１のＰＤファイル」とラベル付けする。次に、同じサンプル生産工程を新しい分布関数テスト仕様と第２のｐｒｏｔｏしきい値で再テストし、テスト結果を「第２のＰＤファイル」とラベル付けする。
【０２３５】
さらに、ステップ１３０４で、新しい分布関数テスト仕様（θNEW）のしきい値（第２のｐｒｏｔｏしきい値より緩和されている）を第２のＰＤファイルに適用し、ＤＦNEWとラベル付けされた欠陥ファイルを生成する。次に、ステップ１３０６でサンプル生産工程はＴＦＴアレイ修正ステージ２０４に進み、セクションＶＩＩＩですでに説明したように、ＤＦPRIMEとＤＦNEWで共通に欠陥として報告されたピクセルのみをＴＦＴアレイ修正装置のオペレータが点検し、欠陥が視覚的に確認される場合はオペレータがピクセルの修正を試みる。これで、サンプル生産工程は次の処理ステージに進む。ここでは、オプションのセル修正ステージ２１４とモジュール修正ステージ２１６を利用しないものとする。
【０２３６】
新しい分布関数テスト仕様を評価するために、セクションＶＩＩＩですでに説明したように、欠陥に対して実行する修正処理とセル検査及びモジュール検査の結果に基づいてＤＦPRIMEとＤＦNEWで報告された欠陥を分類する。ステップ１３０８で、セクションＶＩＩＩですでに説明したように、新しい分布関数テスト仕様の影響を計算する。
【０２３７】
ステップ１３１０で、θNEWの調整を続けるかどうかを判断する。θNEWの範囲はステップ１３０４でθNEWの開始に関連してユーザーが指定する。ただし、θNEWは第２のｐｒｏｔｏしきい値より強化ないという制限がある。θNEWの走査を継続しないと判断した場合は、ステップ１３２６（図１３Ｃ）にジャンプする。それ以外の場合はステップ１３１２に進む。
【０２３８】
ステップ１３１２で、θNEWを更新し、これを第２のＰＤファイルに適用してＳＤ’NEWファイルを生成する。次に、ステップ１３１４で、θNEWの更新がしきい値の強化であるか緩和であるかを判断する。θNEWの更新がしきい値の強化である場合はステップ１３１８に進む。ＧＵｃ、ＧＵｍ、ＯＧｎ、ＵＵｃ、ＵＵｍ、ＧＧｎはそれぞれΔＧＵｃ、ΔＧＵｍ、ΔＯＧｎ、ΔＵＵｃ、ΔＵＵｍ、ΔＧＧｎだけ減少する。ＳＤ’NEWファイルでこれらが追加の欠陥として報告されるためである。図１４は、追加の欠陥によって欠陥の分類結果がどう変わるかを示す表である。図１４で、前述の図８の表に使用したのと同じ仮定に基づいて、ＧＧｃｒは（１−Ｎｃ）ΔＧＵｃだけ増大し、ＧＧｍｒは（１−Ｎｍ）ΔＧＵｍだけ増大し、ＧＧｒはＮｃΔＧＵｃ＋ＮｍΔＧＵｍだけ増大する
θNEWの更新でしきい値が緩和される場合はステップ１３１６に進み、ＧＧｃ、ＧＧｍ、ＯＯｎ、ＧＧｃｒ、ＧＧｍｒ、ＧＧｒ、ＵＧｃ、ＵＧｍ、ＧＯｎがそれぞれΔＧＧｃ、ΔＧＧｍ、ΔＯＯｎ、ΔＧＧｃｒ、ΔＧＧｍｒ、ΔＧＧｒ、ΔＵＧｃ、ΔＵＧｍ、ΔＧＯｎだけ減少する。これらは第２のＰＤファイルには含まれるが、ＳＤ’NEWファイルには含まれないためである。図１５は、ＳＤ’NEWで報告された欠陥の減少によって欠陥の分類結果がどう変わるかを示す表である。図１５の表では、θNEWが緩和された場合に正常に修正されたピクセルからＧＵｃ又はＧＵｍへの逆の比率は一定に保持され、開始時のθNEWのＧＵｃとＧＵｍの比率によって決まるという仮定に基づいて、ＧＵｃはΔＧＧｃ＋ΔＧＧｃｒ＋ΔＧＧｒＧＵｃ／（ＧＵｃ＋ＧＵｍ）だけ増大し、ＧＵｍはΔＧＧｍ＋ΔＧＧｍｒ＋ΔＧＧｒＧＵｍ／（ＧＵｃ＋ＧＵｍ）だけ増大する。
【０２３９】
パラメータが更新されると、図１４又は図１５の表に示すように、新しいθNEWの影響は、セクションＶＩＩＩの分析を使用して求めることができる。したがって、走査領域で開始時のθNEWからθNEWを走査する間にＰの値の最大値をとることで収益が最大化される。１つのθNEWパラメータについて収益を最大化したら、別のθNEWパラメータについてその走査領域で収益最大化のプロセスを実行する。他のすべてのθNEWパラメータについてこの収益最大化のプロセスを繰り返す。この操作は、ステップ１３１２〜１３２４で実行される。収益を最大化するためのデータは、サンプル生産工程全体から取得し、生産工程全体の収益（Ｐ）が最大になる最適なθNEWパラメータを選択するのが好ましい。
【０２４０】
θNEWパラメータを選択すると、ステップ１３２６で、基本のしきい値パラメータ（θPRIME）の走査を続けるかどうかを判断する。θPRIMEの範囲はステップ１３０２で開始θPRIMEに関連してユーザーが指定する。ただし、θPRIMEは第１のｐｒｏｔｏしきい値より強化しないという制限がある。θPRIMEの走査を継続すると判断した場合は、ステップ１３２８に進み、第１のＰＤファイルにθPRIMEを適用してＳＤPRIMEとラベル付けされたファイルを生成する。基本のテスト仕様による収益最大化プロセスに関して、図１１に示すパラメータを定義する必要がある。ＤＦPRIMEとＤＦNEWで共通に欠陥として報告されたピクセルのみをＴＦＴアレイ修正装置のオペレータが点検し、欠陥が視覚的に確認された場合はオペレータが修正を試みたので、ＴＦＴアレイテストステージ２０２で基本のテストのみを想定した場合の欠陥分類表として図８の表を使用する必要がある。図８と図１１の表を比較することで、図１１の基本のテストのみを想定した場合の最初の欠陥分類と組み合わせて変更された欠陥分類表が得られる。このような表を図１６に示す。
【０２４１】
ステップ１３３０で、図１６の表を使用して図１１のパラメータを取得する。ＣＰＤ、ＭＰＤ、ＣＮＤ、ＭＮＤの式は次のようにして得られる。
【０２４２】
【数４７】
2007524859.tif 000049
【０２４３】
ＣＮＤ＝（ＵＧｃ＋ＵＵｃ）−ＣＰＤ  ・・・（２６６）
ＭＮＤ＝（ＵＧｍ＋ＵＵｍ）−ＭＰＤ  ・・・（２６７）
これで、式（２０８）から（２１０）を使用して基本のテストのみの影響を計算できる。
【０２４４】
ステップ１３３２で、基本のテスト仕様を調整するために、θPRIMEを更新し、これを第１のＰＤファイルに適用してＳＤ’PRIMEファイルを生成する。ステップ１３３４（図１３Ｄ）に進み、θPRIMEの更新によってしきい値が強化されたか緩和されたかを判断する。θPRIMEの更新によってしきい値が強化された場合はステップ１３３８に進み、ＣＰＤとＭＰＤの値がそれぞれΔＣＰＤ、ΔＭＰＤだけ減少し、ＳＤの値がΔＳＤだけ増大する。これは、ＳＤ’PRIMEファイルが追加の欠陥ΔＳＤを報告するためである。ΔＣＰＤ、ΔＭＰＤ、ΔＳＤの式は、式（２６４）と（２６５）を使用して次のようにして得られる。
ΔＣＰＤ＝ＣＰＤ∩ＳＤ’PRIME＝（（ＵＧｃ＋ＵＵｃ）∩ＰＤPRIME）∩ＳＤ’PRIME  ・・・（２６８）
ΔＭＰＤ＝ＭＰＤ∩ＳＤ’PRIME＝（（ＵＧｍ＋ＵＵｍ）∩ＰＤPRIME）∩ＳＤ’PRIME  ・・・（２６９）
ΔＳＤ＝ＳＤ’PRIME−ＳＤPRIME  ・・・（２７０）
θPRIMEの更新によってしきい値が緩和された場合はステップ１３３６に進み、ＣＳＤｒｐ、ＣＳＤｎｒ、ＭＳＤｒｐ、ＭＳＤｎｒ、Ｗｅｌｌ、ＳＤがそれぞれΔＣＳＤｒｐ、ΔＣＳＤｎｒ、ΔＭＳＤｒｐ、ΔＭＳＤｎｒ、ΔＷｅｌｌ、ΔＳＤだけ減少する。これは、ＳＤ’ PRIMEファイルでこれらを追加の欠陥として報告しないためである。ΔＣＳＤｒｐ、ΔＣＳＤｎｒ、ΔＭＳＤｒｐ、ΔＭＳＤｎｒ、ΔＷｅｌｌ、ΔＳＤの式は、図１６の表を使用して次のようにして得られる。
ΔＣＳＤｒｐ＝ＣＳＤｒｐ∩ＰＤ’PRIME＝ＧＧｃｒ∩ＰＤ’PRIME＋（１−Ｎｃ）（ＧＵｃ∩ＰＤ’PRIME）  ・・・（２７１）
ΔＣＳＤｎｒ＝ＣＳＤｎｒ∩ＰＤ’PRIME＝ＧＧｃ∩ＰＤ’PRIME  ・・・（２７２）
ΔＭＳＤｒｐ＝ＭＳＤｒｐ∩ＰＤ’PRIME＝ＧＧｍｒ∩ＰＤ’PRIME＋（１−Ｎｍ）（ＧＵｍ∩ＰＤ’PRIME）  ・・・（２７３）
ΔＭＳＤｎｒ＝ＭＳＤｎｒ∩ＰＤ’PRIME＝ＧＧｍ∩ＰＤ’PRIME  ・・・（２７４）
ΔＷｅｌｌ＝Ｗｅｌｌ∩ＰＤ’PRIME＝ＧＧｒ∩ＰＤ’PRIME＋Ｎｃ（ＧＵｃ∩ＰＤ’PRIME）＋Ｎｍ（ＧＵｍ∩ＰＤ’PRIME）  ・・・（２７５）
ΔＳＤ＝ＳＤPRIME−ＳＤ’PRIME  ・・・（２７６）
【０２４５】
【数４８】
2007524859.tif 000050
【０２４６】
θPRIMEを強化する場合は、式（２６８）から（２７０）を使用して、またθPRIMEを緩和する場合は、式（２７１）から（２７６）を使用してパラメータを更新すると、セクションＶＩＩＩの分析を使用して新しいθPRIMEの影響を求めることができる。したがって、走査領域内の開始のθPRIMEからθPRIMEを走査する間にＰの値の最大値をとることで収益を最大化できる。１つのθPRIMEパラメータについて収益が最大化されると、別のθPRIMEパラメータについてその走査領域で収益最大化のプロセスが実行される。他のすべてのθPRIMEパラメータについて、この収益最大化のプロセスが繰り返される。これは、ステップ１３３２〜１３４４で実行される。収益を最大化するためのデータは、サンプル生産工程全体から取得し、生産工程全体の収益（Ｐ）が最大になる最適なθPRIMEパラメータを選択するのが好ましい。ステップ１３４６でプロセスが終了する。
【０２４７】
＜ＸＩ．しきい値パラメータと欠陥の確率との関係＞
セクションＩＩＩで説明したように、ＴＦＴアレイテスト装置でＴＦＴアレイパネルを測定する場合に、正常なピクセルは、主にピクセル電圧の測定に伴うノイズにより、図３に示すように平均値を中心とした電圧分布を示す。この結果、正常なピクセルでノイズの振幅の非常に大きいものが誤って欠陥として報告される。欠陥のあるピクセルの電圧分布が必ず正常なピクセルと区別できるとは限らない。このことにより、欠陥のあるピクセルの一部が検出されずにＴＦＴアレイテスト装置を通過してアンダーキルされた欠陥になる。
【０２４８】
一般に、しきい値を強化すると、アンダーキルされた欠陥が減少し、オーバーキルされた欠陥が増加する。しきい値を緩和すると、アンダーキルされた欠陥が増加し、オーバーキルされた欠陥が減少する。一部の欠陥は、非常に小さな欠陥信号を示す。これはそのピクセル電圧が正常なピクセル電圧にきわめて近く、この種の欠陥を検出するには非常に厳格なしきい値が必要なことを意味している。しかし、非常に厳格なしきい値を使用すると、非常に多くのオーバーキルされた欠陥が発生する。ここで、より多くの欠陥を検出しながら、オーバーキルされた欠陥の増加を無視できる程度に抑える改善されたしきい値スキーマについて説明する。
【０２４９】
非常に近接する複数のピクセルのピクセル電圧に正常なピクセル電圧からのずれがある場合に、こうしたピクセルには、孤立した欠陥に必要なものより厳格なしきい値を適用する必要がある。これは、非常に近接する複数の欠陥は、個別の複数の欠陥によるのではなく、１つのプロセス異常が複数のピクセルに影響したことが原因である可能性が高いためである。このことについては、以下で説明する。
【０２５０】
第１の欠陥に近い領域ＡNEAR内に孤立した第２の欠陥が存在する確率（ＰＢNT）は、「ＰＢNT＝ＡNEAR／ＡTOTAL」と表すことができる。ただし、ＡTOTALはＴＦＴアレイパネルの表示領域全体である。近接する２つの欠陥を含む領域（ＡNEAR）は、ＡTOTALに比べて非常に小さいのが一般的である。ＡNEARは１０×１０ピクセルアレイで定義されるが、ＡTOTALは１０6ピクセルなので、ＰＢNT＝１０ｘ１０／１０6＝１０-4である。
【０２５１】
１つのプロセス異常が２つのピクセルに影響する確率が第１の孤立した欠陥と同等の場合は、非常に近接する２つの欠陥が１つのプロセス異常によって発生する確率は、それが非常に近接する２つの孤立した欠陥によって発生する確率より高い（１０4のオーダーで）。したがって、近接する複数の欠陥がある場合は、近接する複数の欠陥の数が増大するにつれてしきい値を強化する必要がある。これは、非常に近接する複数の欠陥が１つのプロセス異常によって発生する確率は、それが非常に近接する複数の孤立した欠陥によって発生する確率に対して、複数の欠陥の数の１０4倍のオーダーで増大するためである。
【０２５２】
１つのプロセス異常には、データ、走査などの信号線や共通線があり、線に沿って複数の欠陥が発生する可能性がある。複数の孤立した欠陥が線状に発生する確率はきわめて低い。これは、上の説明と同様の理由による。このように線状に並んだ欠陥のしきい値も、孤立した欠陥に使用するしきい値より強化する必要がある。
【０２５３】
プロセス異常は、ディスプレイの比較的大きな領域に影響を及ぼす可能性があり、この結果、比較的大きな領域にわたって孤立した多くのピクセルのピクセル電圧が正常なピクセル電圧の平均値からわずかに外れる場合がある。したがって、このように比較的大きな領域に欠陥が散在しており、定義された領域内の欠陥総数があらかじめ指定した基準値を超える場合は、孤立した欠陥に通常使用するしきい値より厳格なしきい値を使用する必要がある。一般に、複数の欠陥が１つのプロセス異常によって発生している確率が高い場合は、厳格なしきい値を使用する必要がある。
【０２５４】
生産ラインでＴＦＴアレイプロセス領域に自動光学検査（ＡＯＩ；ａｕｔｏｍａｔｅｄ  ｏｐｔｉｃａｌ  ｉｎｓｐｅｃｔｉｏｎ）装置を追加し、これを使用してＴＦＴアレイパネルのプロセス異常を検出することもできる。この種の検査の問題点は、ＡＯＩ装置で検出したプロセス異常が機能上の欠陥を引き起こす確率がかなり高くても、ＡＯＩ装置で検出したすべてのプロセス異常がＴＦＴ−ＬＣＤユニットの機能上の欠陥に関連するとは限らないことである。したがって、ＡＯＩ装置でプロセス異常としてすでに検出された欠陥には、より厳格なしきい値を使用する必要がある。ＴＦＴアレイテストのしきい値をＡＯＩ装置で検出されたプロセス異常の領域に相関させて、プロセス異常の領域が大きくなるほど厳格なしきい値を使用してもよい。
【０２５５】
したがって、欠陥を効率的に検出するには、第１の欠陥ファイルを最も厳格なしきい値で生成し、欠陥の可能性のあるものをすべて検出する。さらに、この欠陥ファイルを次に厳格なしきい値でスクリーニングし、この特定のしきい値の適切な基準を満たす欠陥を検出するのが好ましい。欠陥の可能性のあるものにさまざまなレベルのしきい値をすべて適用するまで、この手順を継続するのが好ましい。
【０２５６】
＜ＸＩＩ．サンプルの結果＞
上述したように、ＴＦＴアレイテストのパラメータを最適化することでＴＦＴ−ＬＣＤ製造の収益を最大化できる。収益の最大化は、セルとモジュールの歩留まりを向上すると同時にＴＦＴアレイ修正プロセスのコストを削減するテストパラメータを検出することで実現する。
【０２５７】
図１７は、ＴＦＴアレイパネルの正常なピクセルの電圧分布の例１７００と欠陥のあるピクセルの電圧分布の例１７１０Ａと１７１０Ｂをグラフに示す図である。これに基づいてパラメータの最適化が行われる。正常なピクセル電圧の分布１７００は、個々のＴＦＴアレイパネル内に多くのピクセルが存在し、センサーの測定プロパティが統計的であるため、統計学上の分布関数で表現できる。このように、正常なピクセル電圧の分布１７００は正規分布の関数を使用して表現できる。欠陥のあるピクセル電圧１７１０Ａと１７１０Ｂは固定ではないが、特定のプロセスの問題に関連する。欠陥のあるピクセル電圧１７１０Ａと１７１０Ｂは、任意のピクセル電圧値の間で一定である。
【０２５８】
上述したように、ＴＦＴアレイテスト装置ではしきい値パラメータを使用して欠陥のあるピクセルを検出する。ピクセルは、そのピクセル電圧がしきい値で指定する領域を外れた場合に欠陥として報告される。正常なピクセルがしきい値領域外のピクセル電圧を示す場合は、正常なピクセルが誤って欠陥として報告される。この種のピクセルをオーバーキルされた欠陥と呼ぶ。欠陥のあるピクセルがしきい値領域内のピクセル電圧を示す場合は、欠陥のあるピクセルが誤って正常なピクセルとして報告される。この種のピクセルをアンダーキルされた欠陥と呼ぶ。
【０２５９】
図１８は、本発明により、しきい値パラメータを走査するときにオーバーキル（ｏｖｅｒｋｉｌｌｅｄ）又はアンダーキル（ｕｎｄｅｒ  ｋｉｌｌｅｄ）された欠陥をグラフに示す図で、図１７に示す正常なピクセルと欠陥のあるピクセルの電圧分布に基づいて、しきい値パラメータを走査するときにオーバーキル又はアンダーキルされた欠陥をグラフに示す図である。
【０２６０】
図１９は、アンダーキルされた欠陥に関するしきい値パラメータを変更することによる差動効果（ｄｉｆｆｅｒｅｎｔｉａｌ  ｅｆｆｅｃｔ）をグラフに示す図である。図１８に示すアンダーキルされた欠陥に基づいて、基本のしきい値パラメータで得られた結果と比較している。
【０２６１】
図２０は、オーバーキルされた欠陥に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。図１８に示すオーバーキルされた欠陥に基づいて、基本のしきい値パラメータで得られた結果と比較している。
【０２６２】
図２１は、セルとモジュールの歩留まりに関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。図１９に示すアンダーキルされた欠陥への差動効果に基づいて、基本のしきい値パラメータで得られた結果と比較している。
【０２６３】
図２２は、収益総額に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。図２０に示すオーバーキルされた欠陥への差動効果と図２１に示すセルとモジュールの歩留まりへの差動効果に基づいて、基本のしきい値パラメータで得られた結果と比較している。
【０２６４】
図２３は、さまざまな欠陥密度の値に対してアンダーキルされた欠陥をグラフに示す図である。凡例に示す数値は、図１７で使用する開始欠陥密度に適用する一定の倍率である。
【０２６５】
図２４は、図２３で使用する欠陥密度に対して収益総額に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。凡例に示す数値は、図１７で使用する開始欠陥密度に適用する一定の倍率である。収益最大化は、基本のしきい値パラメータを中心としてしきい値変数を走査する間に収益総額のピークを生成するしきい値パラメータを検出することで実現する。
【０２６６】
図２５は、図２４に示す収益総額への差動効果に基づいて、欠陥密度の上昇に伴って収益向上が大きくなる様子をグラフに示す図である。凡例に示すアルファベットは、図２４で使用するさまざまな走査領域である。
【０２６７】
本発明はサーバー上に実装できる。たとえば、任意の種類のオペレーティングシステム又はプラットフォームが動作するワークステーションなどでもよい。ただし、本発明は、プログラムされた汎用コンピュータ、専用コンピュータ、プログラムされたマイクロプロセッサ又はマイクロコントローラ及び周辺装置の集積回路要素、ＡＳＩＣやその他の集積回路、個別素子回路のように配線された電子回路又は論理回路、ＦＰＧＡ、ＰＬＤ、ＰＬＡ、ＰＡＬなどのプログラム可能な論理デバイス上にも実装できる。一般に、上で説明した本プロセスのステップ、方法、数学的なルーチンを実装できる有限ステートマシン上の任意のデバイスを使用して本発明を実装できる。
【０２６８】
本発明は、本明細書で前述した実施形態の任意の１つ又は複数を実行するためのコンピュータプログラムを格納するコンピュータ読み取り可能な媒体の形でも実装できる。コンピュータ読み取り可能な媒体は、取り外し可能と固定のいずれでも、磁気と光学のいずれでもよい。あるいは他の任意のタイプの記憶媒体でもよい。例として、フロッピー（登録商標）ディスク及びディスケット、コンパクトディスク、フラッシュメモリ、デジタルテープ、ハードディスク、デジタルメモリ（スタンドアロンのチップ上に構成されたものやプロセッサの単一チップ上に内蔵されたものを含む）が含まれるがこれに限定はされない。プログラムは、マイクロプロセッサ駆動のシステムを含むがこれに限定はされない汎用プロセッシングシステムで実行可能なものでもよい。あるいは、ＡＳＩＣ又は他の知られているタイプなどの専用プロセッサで実行可能なものでもよい。
【０２６９】
上述した実施形態と利点は、例示的なものにすぎず、本発明を限定するものと理解してはならない。本開示は、他のタイプの装置にも適用できる。本発明の説明の目的は例示的なものであり、請求項に示す範囲を限定するものではない。多くの代替、変更、バリエーションが存在することは、当業者には言うまでもない。請求項において、手段及び機能（ｍｅａｎｓ−ｐｌｕｓ−−ｆｕｎｃｔｉｏｎ）の項は、上記の機能を実行するものとして本明細書で説明する構造の他に、構造的に同等のもの、及び同等の構造も対象とする。
【図面の簡単な説明】
【０２７０】
【図１Ａ】本発明によるＴＦＴ−ＬＣＤ製造のプロセスフローを示すブロック図である。
【図１Ｂ】図１Ａに示すプロセッサの１つの好ましい実施形態を示すブロック図である。
【図２】図１に示すプロセスフローの組み立てステージ２００を示すブロック図である。
【図３Ａ】本発明による、ＴＦＴアレイパネルのピクセルの半数に正のピクセル電圧がかかり、残りの半数に負のピクセル電圧がかかった場合のピクセル電圧分布をグラフに示す図である。
【図３Ｂ】本発明によるＴＦＴアレイテストシステム３６２を示すブロック図である。
【図３Ｃ】「相対しきい値」の方法を使用して計算したしきい値パラメータに関連して正の電圧で操作されたピクセル電圧分布を測定した結果をグラフに示す図である。
【図３Ｄ】ＴＦＴアレイパネル上の２つの測定点におけるピクセル電圧分布の例をグラフに示す図である。
【図３Ｅ】本発明による「標準偏差」の方法を使用して計算したしきい値パラメータに関連して正の電圧で操作されたピクセル電圧分布を測定した結果をグラフに示す図である。
【図３Ｆ】本発明の１つの実施形態による標準偏差測定プロセスのステップを示す流れ図である。
【図３Ｇ】本発明の１つの実施形態による柔軟なしきい値プロセスのステップを示す流れ図である。
【図４】ＴＦＴ−ＬＣＤ製造で使用する一般的なガラス基板４００のレイアウトを示すブロック図である。
【図５】本発明により、実際の生産環境において正常なピクセルと欠陥のあるピクセルの分布関数を生成する方法を示す流れ図である。
【図６】本発明による欠陥分類表を示す図である。
【図７】本発明によるアレイテストステージ、アレイ修正ステージ、セル検査ステージ、及びモジュール検査ステージの結果を使用して検出された欠陥ピクセルを分類するプロセスを示す流れ図である。
【図８】本発明によるＴＦＴアレイテストステージの基本のテストのみに関して変更された欠陥分類表を示す図である。
【図９】本発明によるＴＦＴアレイテストステージの新しいテストのみに関して変更された欠陥分類表を示す図である。
【図１０】本発明により、しきい値パラメータを最適化することで実現できるＴＦＴ−ＬＣＤ生産ラインの収益最大化のプロセスを示す流れ図である。
【図１１】本発明による最初の欠陥分類のプロセスを示す流れ図である。
【図１２】本発明により、新しい画面しきい値に関して欠陥を再分類するプロセスを示す流れ図である。
【図１３Ａ】本発明により、新しいテスト方法と基本のテスト仕様の収益を最大化するプロセスを示す流れ図である。
【図１３Ｂ】本発明により、新しいテスト方法と基本のテスト仕様の収益を最大化するプロセスを示す流れ図である。
【図１３Ｃ】本発明により、新しいテスト方法と基本のテスト仕様の収益を最大化するプロセスを示す流れ図である。
【図１３Ｄ】本発明により、新しいテスト方法と基本のテスト仕様の収益を最大化するプロセスを示す流れ図である。
【図１４】本発明による新しいテスト仕様の強化された新しいしきい値パラメータによる欠陥分類表を示す図である。
【図１５】本発明による新しいテスト仕様の緩和された新しいしきい値パラメータによる欠陥分類表を示す図である。
【図１６】本発明により、図１１に示す最初の欠陥分類に関連して、ＴＦＴアレイテストステージの基本のテストのみに関して変更された欠陥分類表を示す図である。
【図１７】本発明によるＴＦＴアレイパネルの正常なピクセルと欠陥のあるピクセルの電圧分布の例をグラフに示す図である。
【図１８】本発明により、しきい値パラメータを走査するときにオーバーキル又はアンダーキルされた欠陥をグラフに示す図である。
【図１９】本発明により、アンダーキルされた欠陥に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。
【図２０】本発明により、オーバーキルされた欠陥に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。
【図２１】本発明により、セル及びモジュールの歩留まりに関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。
【図２２】本発明により、収益総額に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。
【図２３】本発明により、さまざまな欠陥密度の値に関してアンダーキルされた欠陥をグラフに示す図である。
【図２４】本発明により、収益総額に関するしきい値パラメータを変更することによる差動効果をグラフに示す図である。
【図２５】本発明により、欠陥密度の上昇に伴って収益向上が大きくなる様子をグラフに示す図である。
2007524859.tif 000052
2007524859.tif 000053
【図２】
2007524859.tif 000054
2007524859.tif 000055
2007524859.tif 000056
2007524859.tif 000057
2007524859.tif 000058
2007524859.tif 000059
2007524859.tif 000060
2007524859.tif 000061
【図４】
2007524859.tif 000062
【図５】
2007524859.tif 000063
【図６】
2007524859.tif 000064
【図７】
2007524859.tif 000065
【図８】
2007524859.tif 000066
【図９】
2007524859.tif 000067
【図１０】
2007524859.tif 000068
【図１１】
2007524859.tif 000069
【図１２】
2007524859.tif 000070
2007524859.tif 000071
2007524859.tif 000072
2007524859.tif 000073
2007524859.tif 000074
【図１４】
2007524859.tif 000075
【図１５】
2007524859.tif 000076
【図１６】
2007524859.tif 000077
【図１７】
2007524859.tif 000078
【図１８】
2007524859.tif 000079
【図１９】
2007524859.tif 000080
【図２０】
2007524859.tif 000081
【図２１】
2007524859.tif 000082
【図２２】
2007524859.tif 000083
【図２３】
2007524859.tif 000084
【図２４】
2007524859.tif 000085
【図２５】
2007524859.tif 000086