(57)【要約】  本発明は、１つまたは複数のメモリチップを、対応するメモリチップインタフェースを介して接続するためのハブチップに関する。このハブチップは、ハブチップをアドレスバスに接続するためのアドレス入力部と、別のアドレスバスに接続するためのアドレス出力部と、アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップのうちの１つをアドレス指定するため、または、与えられたアドレスをアドレス出力部に与えるためのアドレス復号器ユニットとを有する。このハブチップの特徴は、与えられたチェック用データを用いて、１つまたは複数のメモリチップのメモリ領域中のエラーを検出するためのエラー認識ユニットを有する点にある。
2007501460.tif 000002
【特許請求の範囲】
【請求項１】
１つまたは複数のメモリチップ（５）を、対応するメモリチップインタフェース（８）を介して接続するためのハブチップ（４）であって、
当該ハブチップ（４）をアドレスバス（２）に接続するためのアドレス入力部と、
別のアドレスバス（６）に接続するためのアドレス出力部と、
前記アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップ（５）のうちの１つをアドレス指定するため、または、前記与えられたアドレスを前記アドレス出力部に与えるためのアドレス復号器ユニット（７）と、
与えられたチェック用データを用いて、前記１つまたは複数のメモリチップのメモリ領域中のエラーを検出するエラー認識ユニット（９）とを有することを特徴とするハブチップ。
【請求項２】
前記接続されたメモリチップ（５）のメモリ領域の内容をチェックするためのチェック用データを受け取る、別のメモリチップインタフェースが設けられていることを特徴とする請求項１に記載のハブチップ。
【請求項３】
前記アドレス復号器ユニット（７）は、
前記接続されたメモリチップ（５）のメモリ領域の第１部分に対して有用なデータの格納または読み出しを行うように設計されているとともに、
第２部分に対して前記チェック用データの格納または読み出しを行うように設計されており、
前記チェック用データは、前記エラー認識ユニット（９）を用いて前記接続されたメモリチップ（５）のメモリ領域の内容をチェックするときに利用され得るものであることを特徴とする請求項１に記載のハブチップ。
【請求項４】
前記エラー認識ユニット（９）は、エラー認識方法、特にパリティチェック方法を用いて、上記有用なデータが正しく格納されているか否かをチェックすることを特徴とする請求項１〜３のいずれか１項に記載のハブチップ。
【請求項５】
前記エラー認識ユニット（９）は、前記チェック用データに基づいて、特にハミングコード方法を用いて、エラーを含む上記有用なデータを修正するためのエラー修正ユニット（２４）を有することを特徴とする請求項１〜４のいずれか１項に記載のハブチップ。
【請求項６】
生じたエラーの数、生じたエラーの種類および／または生じたエラーのアドレスに関するエラー情報を記憶するエラーレジスタ（２３）が設けられ、
前記エラー情報を、前記ハブチップ（４）中のエラーレジスタ（２０）から読み出すことができることを特徴とする請求項１〜５のいずれか１項に記載のハブチップ。
【請求項７】
請求項１〜６のいずれか１項に記載のハブチップ（４）と、前記ハブチップに接続された１つまたは複数のメモリチップ（５）とを有するメモリモジュール（３）。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、メモリシステム中の１つまたは複数のメモリチップを接続するためのハブチップに関する。
【０００２】
メモリチップは、しばしば、パーソナルコンピュータで処理されるべきデータを記憶するために、パーソナルコンピュータ中で用いられる。このために、メモリチップは組み合わされて、メモリモジュールを形成し、記憶容量を高めている。複数のメモリモジュールの記憶容量を利用するために、通常、アドレスバスおよびデータバスを設け、このアドレスバスおよびデータバスに、複数のメモリモジュールを並列接続している。すなわち、各メモリモジュールを共通のアドレスバスおよびデータバスに接続している。メモリモジュールが有するアドレスバスおよびデータバスへ対応する入力を行うときの、線の幅および入力容量の故に、および分岐点において反射される信号の故に、アドレスデータおよび有用なデータが伝送される最大クロック周波数は制限されている。
【０００３】
特に、ダブルデータレート（ＤＤＲ）技術を用いる際には、アドレスバスおよびデータバスを介して伝送されねばならないデータの周波数は、非常に高い。従って、次世代のＤＤＲ  ＩＩＩまたはこれ以外の高性能のインタフェース技術においては、共通のアドレスバスおよびデータバスを利用してメモリモジュールを動作させないことが適切である。
【０００４】
上述に代わるアドレスバスおよびデータバスの可能な概念としては、パーソナルコンピュータ中のメモリコントローラとメモリチップとの間にいわゆるハブチップを設け、このモジュールを１つまたは複数のメモリチップを駆動するために用いることが考えられる。ハブチップは、データの記憶と取り出しとを制御するメモリコントローラに接続されている。ハブチップは、アドレスバスおよびデータバスに対する入力部を有し、この入力部によりアドレスデータおよび有用なデータを受信し、または、メモリコントローラに有用なデータを送信している。ハブチップは、出力部も有し、この出力部を介してアドレスおよび有用なデータが出力されている。このアドレスおよび有用なデータ用の出力部は、さらなる下流のハブチップの入力部に接続され、この下流のハブチップにもまた、メモリチップが接続されている。
【０００５】
ハブチップは、アドレス復号器ユニットを有する。アドレス復号器ユニットは与えられたアドレスを受け取り、与えられたアドレスに応じて、接続されたメモリチップのうちの１つをアドレス指定するか、または、与えられたアドレスをアドレス出力に送ることにより当該アドレスを次のハブチップに送るかのいずれかを行う。
【０００６】
製造技術のゆえに、メモリチップをエラーなしに製造することはできない。生じたエラーは、前工程での修理段階とおそらく後工程での修理段階との複数の工程において修理される。しかし、このような段階で修理された後のメモリチップにおいて、ときどき、特別な条件下でのみ別の不良が生じうる。例えば、作業中のモジュールの劣化などがありうる。このようなエラーにより、コンピュータシステムは、もはや安定的に作動せず、ソフトウェアを実行する際にエラーが生じる可能性がある。
【０００７】
本発明の目的は、コンピュータシステムにおける作動中の信頼性を高め、エラーが生じても利用者にその存在が意識されないハブチップを提供することである。
【０００８】
この目的は、請求項１に記載されたハブチップにより達成される。
【０００９】
本発明のこれ以外の利点を有する更なる改良は、従属請求項に記載されている。
【００１０】
本発明は、１つまたは複数のメモリチップを、対応するメモリチップインタフェースを介して接続するためのハブチップを提供する。このハブチップは、ハブチップをアドレスバスに接続するためのアドレス入力部と、別のアドレスバスに接続するためのアドレス出力部とを有する。ハブチップは、さらに、アドレス入力部に与えられたアドレスを用いて、接続されたメモリチップのうちの１つをアドレス指定するため、または、与えられたアドレスをアドレス出力部に与えるためのアドレス復号器ユニットを有する。ハブチップは、与えられたチェック用データを用いて、前記１つまたは複数のメモリチップのメモリ領域中のエラーを検出するためのエラー認識ユニットを有する。
【００１１】
本発明のハブチップの利点は、エラー認識ユニットを有することにより、接続されたメモリチップのうちの１つに生じるエラーを検出することができるという点である。この検出は、エラー認識ユニットが利用できるチェック用データを用いて行なわれる。認識されたエラーを扱うことで、上記ハブチップが好適に用いられるコンピュータシステムに、生じた当該エラーの情報を伝えることができ、またはチェック用データにより当該エラーを修理することができる。接続されたメモリチップのメモリ領域の内容をチェックするためのチェック用データを、例えば別のメモリチップから受け取るために、ハブチップは別のメモリチップインタフェースを有してもよい。これにより、ハブチップが容易にチェック用データを利用することができる。
【００１２】
アドレス復号器ユニットは、接続されたメモリチップのメモリ領域の第１の部分に有用なデータを格納し、または、これを読み出すように設計され、メモリ領域の第２の部分にチェック用データを格納し、または、これを読み出すように設計され、前記チェック用データは、前記エラー認識ユニットを用いて、接続されたメモリチップのメモリ領域の内容をチェックするときに利用することができる。この結果、別のメモリチップインタフェースと、これに接続された別のメモリチップとを設ける必要がなくなり、接続されたメモリチップを用いたチェック用データのためのさらなるメモリ要求も満たすことができる。
【００１３】
エラー認識方法、特にパリティチェック方法を用いて、有用なデータが正しく格納されているか否かをチェックするエラー認識ユニットが設けられてもよい。
【００１４】
前記エラー認識ユニットは、チェック用データに基づいて、特にハミングコード方法を用いて、エラーを含む有用なデータを修正するためのエラー修正ユニットを有しても良い。エラー修正ユニットは、接続されたメモリチップ中で生じるエラーを、追加的に設けられたチェック用データ（修正データ）を用いて、修正することができ、その結果、コンピュータシステムを問題なく作動させ続けることができる。
【００１５】
さらに、ハブチップ中に、生じたエラーの数、生じたエラーの種類および／または生じたエラーのアドレスに関するエラー情報を記憶するエラーレジスタが設けられてもよい。前記エラー情報が、前記ハブチップ中のエラーレジスタから読み出されることができる。これにより、ハブチップとメモリチップとからなるメモリモジュールのユーザは、用いるメモリチップの品質を認識しチェックすることができる。
【００１６】
本発明の別の観点は、ハブチップと、前記ハブチップに接続された１つまたは複数のメモリチップとを有するメモリモジュールを提供するという点である。
【００１７】
本発明の好適な実施形態を、添付の図面を参照してより詳細に説明する。
【００１８】
図１は、本発明のハブチップを有するメモリモジュールを備えた、本発明の第１実施形態に係るメモリシステムを示すブロック図である。
【００１９】
図２は、本発明のハブチップを有するメモリモジュールを備えた、第２実施形態に係るメモリシステムを示す図である。
【００２０】
図１は、例えばコンピュータシステム用のメモリシステム、特にＤＤＲメモリシステムを示す図である。メモリシステムはメモリコントローラ１を有し、ｎ本のアドレス線を有するアドレスバス２が、このメモリコントローラ１に接続されている。アドレス線は、メモリモジュール３の入力部に接続されている。メモリモジュール３は、ハブチップ４を有し、例えばＤＲＡＭメモリチップなどの１つまたは複数のメモリチップ５がハブチップ４に接続されている。接続されるメモリチップ５の数は、形成されるアドレス空間により決定される。メモリモジュール３のアドレス入力部は、ハブチップ４のアドレス入力部に接続されている。ハブチップ４が有するアドレス出力部は、メモリモジュール３のアドレス出力部を介して、別のアドレスバス６に接続されている。この別のアドレスバス６は、別のメモリモジュールのアドレス入力部に接続されている。
【００２１】
ハブチップ４はアドレス復号器ユニット７を有する。このアドレス復号器ユニット７が、アドレスバス２に与えられたアドレスをチェックし、与えられたアドレスに応じて、各メモリチップインタフェース８を介して対応する、接続されたメモリチップ５をアドレス指定するか、または与えられたアドレスを別のアドレスバス６に送るかのいずれかを行う。別のアドレスバス６を通って、アドレスは、同様に、次のメモリモジュールのハブチップのアドレス復号器ユニットにより受け取られ、ここで、このアドレスは、同様の方法で、接続されたメモリチップ５のうちの１つをアドレス指定するために用いられるか、または、アドレス出力部を介してさらに別のアドレスバス６に送られる。
【００２２】
接続された各メモリチップ５に対して、個々のメモリチップインタフェース８を設ける代わりに、メモリモジュール内部のアドレスバスおよびデータバスを介して、接続された全てのメモリチップ５に接続される共通のメモリチップインタフェース８を設けることも可能である。互いに独立したメモリチップインタフェース８では、メモリチップ５が、ほぼ並行してアドレス指定され、またはハブチップにより制御されて相対的に速い速度でアドレス指定されうるという利点がある。共通のものとして設計されたメモリチップインタフェースでは、ワイヤリングのコストを低減することができる。
【００２３】
ハブチップ４は、エラー認識ユニット９も有する。データが、接続されたメモリチップ５に記憶されるときおよび／またはデータが、接続されたメモリチップ５から読み出されるときに、このエラー認識ユニット９は、与えられたチェック用データに基づいて、公知のエラー認識アルゴリズムを用いてデータをチェックし、データが誤って記憶されていた場合には、エラーを検出することができる。このエラーは、アドレスバスまたは、アドレスバスと並行に走るデータバスを介して、メモリコントローラに送られ、データの記憶または取り出し中に、エラーが生じたことが、コンピュータシステムに伝達される。
【００２４】
チェック用データは、例えば、同様にメモリーモジュール３上に設けられている別のメモリチップ１０により提供されうる。
【００２５】
図２は、本発明の別の実施形態を示す図である。同等の機能を有する同じ構成要素には、同じ参照符号をつけている。
【００２６】
本発明の第２実施形態におけるメモリモジュール３は、ハブチップ２０を有する。このハブチップ２０は、アドレス復号器ユニット７と、メモリチップ５を接続するためのメモリチップインタフェース８とを有する。アドレス復号器ユニット７は、メモリチップを、実質的にメモリ領域の第１部分２１と、メモリ領域の第２部分２２とに分けている。メモリ領域の第１部分は、有用なデータ、すなわち、コンピュータシステムにより利用可能であるプログラムデータおよびその他のデータを記憶している。第２メモリ領域部分は、この有用なデータにエラーがないか否かをチェックするために必要であるチェック用データを記憶している。第１部分と第２部分との大きさは、ハブチップ３により決定されている。このメモリ領域の両方の部分の大きさは、必要に応じて、すなわち、チェック用データが、単純なエラー認識用データであるのか、あるいはエラー修正用データであるのかに応じて、可変的に調節可能であってもよい。
【００２７】
有用なデータおよびチェック用データは、メモリチップインタフェース８を介して、エラー認識ユニット９が利用できるよう提供される。この提供は、並列的にまたは直列的に（時間多重方式で）行なうことができる。有用なデータおよびチェック用データが直列的に読み込まれる場合、アイドル期間を使って、チェック用データを送ることができる。エラー認識ユニット９は、エラー修正ユニットも有してもよく、このエラー修正ユニットは、チェック用データを用いてエラーを含む有用なデータを修復し、修復されたデータを、該当するデータバスを介してメモリコントローラ１に出力することができる。
【００２８】
さらに、生じた１つまたは複数のエラーに関する情報を記憶することができるエラーレジスタ２３を設ける。このエラーに関する情報とは、例えば、生じたエラーの数、生じたエラーの種類および／または生じたエラーのアドレスなどである。これらの情報は、アドレスバス２またはコマンドバスもしくはデータバス（不図示）に対して適切なコマンドを用いることによって、当該メモリモジュールから取り出すことができる。
【００２９】
通常の従来のメモリシステム中では、メモリコントローラがエラー認識ユニットとエラー修正ユニットとを有するのだが、本発明のようにエラー認識ユニット９とエラー修正ユニット２４とを設けることによって、メモリコントローラ１を単純な設計とすることができ、この結果、メモリコントローラ１を、より速いデータ速度で作動させることができる。特にＤＤＲ−ＩＩまたはＤＤＲ−ＩＩＩのメモリチップを用いる場合、このように構成することによって、メモリモジュール３へ送信またはメモリモジュール３から受信することができるデータ量を大幅に増やすことができる。
【００３０】
サーバーアプリケーションでは、用いられるメモリチップがエラーなしに動作することが必要であるので、生じたエラーをトラッキングすることが特に重要である。上記のように、エラーが生じた場合、エラーによりシステムが不安定になる前に、あるいは、ソフトウェアがエラーを伴って実行される前に、エラーを有するメモリモジュール３を置き換えることができる。
【００３１】
ここで用いられるエラー認識方法は、公知のエラー認識方法でもよい。したがって、例えば、パリティチェック方法、すなわち、データレコードが偶数のビットセットを有するのか、または奇数のビットセットを有するのかをチェックする方法を用いてもよい。シングルビットエラーが、データレコード中に生じたときには、エラー修正のためにハミングコード方法を用いることもできる。
【図面の簡単な説明】
【００３２】
【図１】本発明のハブチップを有するメモリモジュールを備えた、本発明の第１実施形態に係るメモリシステムを示す図である。
【図２】本発明のハブチップを有するメモリモジュールを備えた、第２実施形態に係るメモリシステムを示す図である。
【図１】
2007501460.tif 000003
【図２】
2007501460.tif 000004
【国際調査報告】
2007501460.tif 000005
2007501460.tif 000006
2007501460.tif 000007
2007501460.tif 000008