(57)【要約】  本発明は低消費電力型の電圧増幅器に関する。本増幅器は、トランジスタ（Ｍ１）、トランジスタ（Ｍ１）のドレインに電力を供給する第一の電流源（Ｉ１）、トランジスタ（Ｍ１）のソースを充電する第二の電流源（Ｉ０）を備え、第一の電流源（Ｉ１）の出力電流と第二の電流源（Ｉ０）の出力電流の値はほぼ同じである。更に、本増幅器は、トランジスタ（Ｍ１）のドレインに接続する第一のキャパシタ（Ｃ１）、及びトランジスタ（Ｍ１）のソースに接続する第二のキャパシタ（Ｃ０）を備える。電流源（Ｉ１）と第一の電界効果トランジスタ（Ｍ１）の間に、第一の電界効果トランジスタの形式と逆形式の追加的電界効果トランジスタ（Ｍ３）が挿入される。本発明は、Ｘ線又はγ線検出器の電圧増幅に特に適している。【選択図】図７
2007516636.tif 000002
【特許請求の範囲】
【請求項１】
ゲート、ドレイン、及びソースを有する第一の電界効果トランジスタ（Ｍ１）を備えた電圧増幅器であって、増幅器の入力端が第一の電界効果トランジスタのゲートであり、増幅器の出力端が第一の電界効果トランジスタのドレインであって、
−第一のトランジスタ（Ｍ１）のドレインを充電する第一の電流源（Ｉ１）、
−第一のトランジスタ（Ｍ１）のソースを充電し、第一の電流源（Ｉ１）の出力電流値とほぼ等しい出力電流値を有する第二の電流源（Ｉ０）、
−第一のトランジスタ（Ｍ１）のドレインに接続される第一端と、第一の基準電圧に接続される第二端とを有する第一のキャパシタ（Ｃ１）、及び
−第一のトランジスタ（Ｍ１）のソースに接続される第一端と、第二の基準電圧に接続される第二端とを有する第二のキャパシタ（Ｃ０）
を備え、第一の電界効果トランジスタ（Ｍ１）の形式と逆形式の追加的電界効果トランジスタ（Ｍ３）を備え、追加のトランジスタ（Ｍ３）のドレインは第一の電界効果トランジスタ（Ｍ１）のドレインに接続され、追加のトランジスタ（Ｍ３）のゲートは、第一の電界効果トランジスタ（Ｍ１）のゲートに印加された電圧からオフセットされるか、又はオフセットされない電圧に接続され、追加の電界効果トランジスタのソースは第一の電流源（Ｉ１）と追加のキャパシタ（Ｃ０１）の第一端に接続され、追加のキャパシタの第二端は固定電圧に接続されることを特徴とする、電圧増幅器。
【請求項２】
追加のトランジスタのゲートが第一の電界効果トランジスタ（Ｍ１）のゲートに印加された電圧からオフセットされた電圧に接続されているとき、第一の電界効果トランジスタ（Ｍ１）のゲートに印加された電圧から追加のトランジスタ（Ｍ３）のゲートに印加される電圧を形成するための電圧オフセット回路を備えていることを特徴とする、請求項１に記載の増幅器。
【請求項３】
電圧オフセット回路が外部電圧源であることを特徴とする、請求項２に記載の増幅器。
【請求項４】
電圧オフセット回路が順方向にバイアスされたダイオードであることを特徴とする、請求項２に記載の増幅器。
【請求項５】
追加のトランジスタのゲートが第一の電界効果トランジスタ（Ｍ１）のゲートに印加された電圧からオフセットされない電圧に接続されているとき、追加のトランジスタのゲートと第一の電界効果トランジスタのゲートは互いに接続されることを特徴とする、請求項１に記載の増幅器。
【請求項６】
増幅器の出力電圧を制御するスレーブ回路を有することを特徴とする、請求項１ないし５のいずれかの一つの項に記載の増幅器。
【請求項７】
スレーブ回路が第一のトランジスタ（Ｍ１）のドレインと固定電圧の間に接続されている抵抗（Ｒ１）から構成されることを特徴とする、請求項６に記載の増幅器。
【請求項８】
スレーブ回路が読出し回路（Ａｓ）から構成され、読出し回路の入力に増幅器の出力電圧（ＶＳ）が印加され、読出し回路から出力された制御信号が、第一の電流源又は第二の電流源を形成するトランジスタ（Ｍ２ａ、Ｍ２ｂ）のゲートを制御することを特徴とする、請求項６に記載の増幅器。
【請求項９】
読出し回路の出力部にローパスフィルタ（Ｒ２、Ｃ２）が配置され、読出し回路から出力された制御信号を濾過することを特徴とする、請求項８に記載の増幅器。
【請求項１０】
読出し回路（Ａｓ）が電圧フォロアーであることを特徴とする、請求項８又は９に記載の増幅器。
【請求項１１】
読出し回路（Ａｓ）が二つの入力を有する差動増幅器であって、差動増幅器の第一の入力に増幅器の出力電圧が印加され、差動増幅器の第二の入力に基準電圧が印加されることを特徴とする、請求項８又は９に記載の増幅器。
【請求項１２】
読出し回路（Ａｓ）が、調整電圧（Ｖｒ）によって決定する基準電圧と比較した場合の増幅器の出力電圧（ＶＳ）の変化を増幅する増幅器であることを特徴とする、請求項８又は９に記載の増幅器。
【請求項１３】
スレーブ回路が、コモンゲート（ＴＭ）を搭載したＭＯＳトランジスタから構成され、ＭＯＳトランジスタのソースが増幅器の出力に接続されることを特徴とする、請求項６に記載の増幅器。
【請求項１４】
ＭＯＳ技術を用いて形成されることを特徴とする、請求項１ないし１３のいずれか一つの項に記載の増幅器。
【請求項１５】
電荷／電圧増幅器、及び電荷／電圧増幅器の電圧出力を増幅する電圧／電圧増幅器を備えるＸ線フォトン又はγ線検出器であって、電圧／電圧増幅器が請求項１ないし１４のいずれか一つの項に記載の増幅器であることを特徴とする、Ｘ線フォトン又はγ線検出器。
【発明の詳細な説明】
【発明の開示】
【０００１】
発明の分野と先行技術
本発明は低消費電力型の電圧増幅器に関する。
本発明による低消費電力型電圧増幅器は、あらゆる電子工学分野で利用可能である。本低消費電力型電圧増幅器の特に有利な実施形態は、Ｘ線フォトン又はγ線検出器の電圧／電圧増幅器である。
【０００２】
図１に、フォトンの計数を行うＸ線フォトン又はγ線検出器のブロック図を示す。この検出器は、電圧Ｖｐｏｌによって偏向された、検出された各フォトンを電流パルスに変換する基本検出器１と、パルスの継続中に基本検出器から出力される電流を統合し、得られた電荷を電圧に変換する電荷／電圧増幅器Ａと、電荷／電圧増幅器の出力信号を増幅し、この出力信号の帯域幅を限定することにより検出器ノイズを軽減する電圧／電圧増幅器５と、増幅器５の出力電圧を電圧しきい値Ｖｔｈと比較するコンパレータ６と、カウンタ７とを備えている。
増幅器Ａは、通常、演算増幅器２から構成され、その反転入力（−）は基本検出器１に接続され、非反転入力（＋）は接地回路に接続される。抵抗３とキャパシタ４は、演算増幅器２の出力と反転入力（−）の間で並列に接続される。
通常、電圧／電圧増幅器５は以下の性能を有する：
−高速パルスフローの処理能力（例えば、数百万パルス／秒）；
−低ノイズ；
−低消費電力；
−高入力インピーダンス（電荷／電圧増幅器からの高出力インピーダンスを有する出力を電圧／電圧増幅器の入力部に接続可能にする為）；
−小型化のため集積回路で構成されること；
−基本検出器の静止電流の変動、或いは技術面でのばらつきにより、必ずしも良好に維持されるとは限らない電荷／電圧増幅器の静止電圧に、電圧／電圧増幅器の入力部が適応できること。
【０００３】
図２に、先行技術による電圧／電圧増幅器５を示す。この増幅器は、ＭＯＳトランジスタＴ（ＭＯＳは「金属酸化膜半導体」の略称）と、トランジスタＴのゲートに接続される第一のアーマチュアを有する容量Ｃａの第一のキャパシタと、トランジスタＴのゲートとドレインの間に接続される容量Ｃｂの第二のキャパシタと、容量Ｃｂの第二のキャパシタに並列に接続される抵抗ｒと、電源電圧ＶｄｄとトランジスタＴのドレインの間に設けられる電流源ｉとを有する。尚、トランジスタＴのソースは接地される。本増幅器の入力端Ｅは、容量Ｃａを有する第一のキャパシタの第二のアーマチュアから構成され、出力端Ｓは、トランジスタＴのドレインを介して増幅器から出力される。増幅器の公称利得Ｇは：
Ｇ＝−Ｃａ／Ｃｂ
である。
抵抗ｒは、先ずトランジスタＴのゲート電位を安定化し、次に回路の低域のカットオフ周波数を変える。
このような増幅器は幾つかの限界を有している。特に、交流信号において、入力側ではトランジスタＴのゲートが、事実上接地された状態になるという反作用（ｒ、Ｃｂ）が起こる。従って、高利得を求めること、即ち容量Ｃａを大きくすることは、入力段を充電することになり、したがって入力段側に大きな電力消費をもたらす。これ故、増幅器の全体の消費電力は増大し、数十マイクロワット、場合によっては数百マイクロワットにもなってしまう。
【０００４】
本発明による増幅器は、このようなデメリットを有しない。
【０００５】
発明の開示
本発明は、ゲート、ドレイン、及びソースを有する第一の電界効果トランジスタを備えた電圧増幅器に関し、本増幅器の入力端は第一の電界効果トランジスタのゲートであり、出力端はこのトランジスタのドレインである。本電圧増幅器は、
第一のトランジスタのドレインを充電する第一の電流源、
第一のトランジスタのソースを充電し、且つ第一の電流源の出力電流値とほぼ等しい出力電流値を有する第二の電流源、
第一端が第一のトランジスタのドレインに接続され、第二端が第一の基準電圧に接続される第一のキャパシタ、
第一端が第一のトランジスタのソースに接続され、第二端が第二の基準電圧に接続される第二のキャパシタ、
第一の電界効果トランジスタの形式と逆形式の追加的電界効果トランジスタであって、ドレインが第一のトランジスタのドレインに接続され、ゲートには、第一の電界効果トランジスタのゲートに印加される電圧のオフセット電圧、又はオフセットなしの電圧が印加され、ソースが第一の電流源と追加のキャパシタの第一端に接続され、追加のキャパシタの第二端が固定電圧に接続されている追加トランジスタ
を備える。
第一及び第二の基準電圧は、同一の値、例えば回路の基準電圧（アース）とすることができる。
【０００６】
本発明の別の特徴は、本増幅器が出力電圧を制御するためのスレーブ回路を有することである。
本発明のまた別の特徴は、スレーブ回路が第一のトランジスタのドレインと固定電圧の間に接続された抵抗から構成されることである。
【０００７】
本発明のまた別の特徴は、スレーブ回路が読出し回路から構成され、この読出し回路の入力に増幅器の出力電圧が印加され、読出し回路が第一又は第二の電流源を形成するトランジスタのゲートに対して制御信号を出力することである。
本発明のまた別の特徴は、本増幅器が読出し回路の出力部にローパスフィルタを有し、読出し回路から出力された制御信号を濾過することである。
【０００８】
本発明のまた別の特徴は、読出し回路が電圧フォロワであることである。
本発明のまた別の特徴は、読出し回路が二つの入力端を有する差動増幅器であって、差動増幅器の第一の入力端に増幅器の出力電圧が印加され、差動増幅器の第二の入力端に基準電圧が印加されることである。
【０００９】
本発明のまた別の特徴は、読出し回路が一つの増幅器として機能し、調整電圧によって決められた基準電圧と比較した場合の増幅器の出力電圧の変化を増幅することである。
本発明のまた別の特徴は、スレーブ回路がコモンゲートを搭載したＭＯＳトランジスタから構成され、このトランジスタのソースが増幅器の出力端に接続されていることである。
【００１０】
本発明の第一の実施形態において、第一の電界効果トランジスタのゲートと追加トランジスタのゲートは接続される。
本発明の第二の実施形態において、増幅器は電圧オフセット回路を有し、追加のトランジスタのゲートに印加される電圧は、第一の電界効果トランジスタのゲートに印加された電圧から形成される。
【００１１】
本発明のまた別の特徴は、電圧オフセット回路が外部電圧源であることである。
本発明のまた別の特徴は、電圧オフセット回路が順方向にバイアスされたダイオードであることである。
本発明のまた別の特徴は、本増幅器がＭＯＳ技術を用いて構成されることである。
【００１２】
本発明は、電荷／電圧増幅器と、この電荷／電圧増幅器の出力電圧を増幅する電圧／電圧増幅器とを備え、電圧／電圧増幅器が本発明による増幅器であることを特徴とするＸ線フォトン又はガンマ検出器にも関する。
【００１３】
本発明の他の特徴及び利点は、添付図面を参照する本発明の好適な実施形態により明瞭となる。
同一の参照符合は、全ての図面において同一のエレメントを意味する。
【実施例】
【００１４】
本発明の実施形態の詳細な説明
図３に、電圧／電圧増幅器の回路図を示す。
本電圧／電圧増幅器は、ＭＯＳトランジスタＭ１、第一の電流源Ｉ１、容量Ｃ１を有する第一のキャパシタ、第二の電流源Ｉ０、及び容量Ｃ０を有する第二のキャパシタを備える。一実施例として、Ｎ型のＭＯＳトランジスタを有する回路について説明する。当業者であれば、Ｐ型ＭＯＳトランジスタを使用する回路に読み換えることは容易である。
【００１５】
本実施において、本増幅器は、分極電圧Ｖｄｄと基準電圧、例えばアースの間の電圧で動作する。本増幅器の入力端Ｅと出力端Ｓは、それぞれトランジスタＭ１のゲートとドレインである。
このトランジスタのドレインは第一の電流源Ｉ１の第一端に、第一の電流源の第二端は電源電圧Ｖｄｄに接続される。容量Ｃ１を有する第一のキャパシタの第一端は、トランジスタＭ１のドレインに接続され、第二端は接地される。トランジスタＭ１のソースは、第二の電流源Ｉ０の第一端に接続され、第二の電流源の第二端は接地される。容量Ｃ０を有する第二のキャパシタは、第二の電流源Ｉ０と並列に搭載される。
【００１６】
本増幅器の動作を説明する。
最初、トランジスタＭ１は導通していない。
トランジスタＭ１が導通を開始する前、電流源Ｉ０は、容量Ｃ０有するキャパシタに貯えられている電子をトランジスタＭ１のソースに注入し、その結果、ソース電位ＶＡは低下する。トランジスタＭ１を流れる電流がＩ０と等しくなると、ソース電位ＶＡは安定する。トランジスタＭ１が導通しない限り、増幅器の出力電圧ＶＳは、電源電圧Ｖｄｄに等しい。トランジスタＭ１が電流Ｉ０を流し始めたとき、電流Ｉ１と電流Ｉ０の値がほぼ等しいと、出力端Ｓに印加される電流の和はゼロとなり、その結果出力電圧ＶＳは、ＶＥ−ＶＴとＶｄｄの間のいずれかの電圧で安定する。ここでＶＥは増幅器の入力電圧であり、ＶＴはトランジスタＭ１のスレッショルド電圧である。
【００１７】
出力電圧ＶＳが静止電圧ＶＳ０になったとする。増幅器の入力段が入力電圧ＶＥを正量ΔＶＥだけ変化させると、トランジスタＭ１は一時的に導通が大きくなり、電位ＶＡはトランジスタＭ１を流れる電流が再び値Ｉ０で安定するまで増加する。従って、以下の式が導かれる。
2007516636.tif 000003
前記過渡現象の継続時間Δｔ１の間にトランジスタＭ１のソースからドレインにトランジスタＭ１を介して移動する電荷Ｑ０１は以下の式で表される。
Ｑ０１＝−Ｉ０×Δｔ１−Ｃ０×ΔＶＥ
【００１８】
この継続時間Δｔ１の間、電流源Ｉ１によって出力端Ｓに出力される電荷は以下のようになる。
Ｑ１＝Ｉ１×Δｔ１、及び
2007516636.tif 000004
したがって、出力端Ｓにおける電荷の変化ΔＱ１は以下の式により導かれる。
2007516636.tif 000005
これは、次の式で表される電圧の変化を生む。
2007516636.tif 000006
【００１９】
従って、本増幅器は、電圧ΔＶＥが出現する過渡期間中に、−（Ｃ０／Ｃ１）に等しい負の利得を有する。そして、入力の変化が出力の変化に変換される。
電圧ＶＥが静止状態に戻り、したがって負量ΔＶＥだけ変化すると、トランジスタＭ１の導通は一時的に減少する。その結果、トランジスタを流れる電流が電流値Ｉ０で再び安定するまで電圧ＶＡは減少する。よって、電圧ＶＡは以下の式により導かれる。
2007516636.tif 000007
【００２０】
この過渡現象の継続時間Δｔ２の間に、トランジスタＭ１によってソースからドレインに移動する電荷Ｑ２は以下の式により導かれる。
Ｑ０２＝−Ｉ０×Δｔ２＋Ｃ０×ΔＶＥ
この継続時間Δｔ２の間に、電流源Ｉ０によって出力端Ｓに出力される電荷Ｑ２は以下の式で表される。
Ｑ２＝Ｉ１×Δｔ２、即ち、
2007516636.tif 000008
【００２１】
従って、出力端Ｓにおける電荷の変化量ΔＱ２は以下の式のようになる。
2007516636.tif 000009
これは、以下の式で表される電圧変化ΔＶＳを生む。
2007516636.tif 000010
この変化は前述の変化と逆方向であるので、出力電圧ＶＳは静止状態に復帰する。
【００２２】
本発明が提案する電圧増幅器は、負の利得、−（Ｃ０／Ｃ１）を有する電圧増幅器である。
このような回路の主な利点は以下の通りである。
−本増幅器の入力段が受取る電荷が、トランジスタＭ１の僅かなゲート容量だけである、
−入力電圧ＶＥの静止電圧が変化すると、トランジスタＭ１のソースの平衡点
2007516636.tif 000011
も変化し、この結果、出力電圧ＶＳの電圧可変域（ＶＡからＶｄｄ）は変化するが、出力電圧ＶＳの静止値も回路利得も変化しない。
【００２３】
本増幅器の出力電圧ＶＳは高出力インピーダンスとすることができる。従って、このために本増幅器の出力段も高入力インピーダンスであることが必要である。これは、集積回路、特に、トランジスタが小型であることにより（ゲート容量が小さい）、増幅器の出力側の段の入力インピーダンスを純容量性で、且つ高インピーダンスとすることが可能なＭＯＳ型集積回路を使用することにより容易に実現できる。また、増幅器と出力段側との間に存在する浮遊結合容量が出力容量Ｃ１に加算されることに注意されたい。ここでも、集積回路は浮遊容量を最小化する。
電圧ＶＳが電圧ＶＥ−ＶＴと電圧Ｖｄｄの間で安定するように、電流Ｉ０と電流Ｉ１は出来るだけ正確に等しいことが望ましい。技術的なばらつきの存在により、回路を構成するコンポーネントの大きさを単に選ぶだけではＩ０とＩ１をほぼ完全に等しくすることは通常不可能である。この場合、スレーブデバイスを使用して電流Ｉ０とＩ１をほぼ完全に等価にする。
【００２４】
改良した電圧／電圧増幅器の異なる変形例を図４Ａ、図４Ｂ、図５Ａ、及び図５Ｂに示す。
図４Ａに、前記第一の改善点に関する第一の変形例を示す。
第一の変形例によれば、本増幅器は、図３で既に説明した全てのエレメントに加え、抵抗Ｒ１を有する。抵抗Ｒ１の第一端はトランジスタＭ１のドレインに接続され、第二端は電圧Ｖｄｄに接続される。他の実施形態では、抵抗Ｒ１の第二端は、電圧Ｖｄｄではなく、固定電圧に接続する、例えば接地することができる。
【００２５】
電流源Ｉ１と抵抗Ｒ１から構成されるこのアセンブリは、名目上の電流値Ｉ１と出力抵抗Ｒ１を有する不完全な電流源となる。この場合、電流Ｉ１の値は構成上Ｉ０未満に選択される。電圧ＶＳは、次のような関係を満たすと安定する：
Ｖｄｄ−ＶＳ＝Ｒ１×（Ｉ０−Ｉ１）、即ち、
ＶＳ＝Ｖｄｄ−Ｒ１×（Ｉ０−Ｉ１）
抵抗Ｒ１の第二端が接地されている場合、電流Ｉ１は構成上Ｉ０より大きくなるように選択される。この場合、抵抗Ｒ１を流れる電流は、Ｉ１−Ｉ０に等しく、従って電圧ＶＳを表す等式も若干異なる。
【００２６】
上記第一の改善点に関する第一の変形例による回路は、入力電圧ＶＥの非常に低い周波数の変動を伝達しない。このとき、出力電圧は時定数Ｒ１Ｃ１で平衡点に復帰する。この事は、Ｘ線又はγ線検出回路向けの電圧増幅器には通常バンドパス（「シェーパ」機能）が必要となるので有利である。
低域のカットオフ周波数は時定数Ｒ１Ｃ１によって決まるが、高域のカットオフ周波数は、容量Ｃ０を有するキャパシタから容量Ｃ１を有するキャパシタへの電荷の転送率、換言すれば、時定数（１／ｇｍ）×Ｃ０によって決まる。ここで、ｇｍはトランジスタＭ１の相互コンダクタンスであり、これは、電流Ｉ０をどのように選ぶかによって決まる。
図４Ａに示すスレーブ型増幅器においては、抵抗Ｒ１を流れる電流を制御することにより、電流Ｉ１と抵抗Ｒ１を通る電流の和をＩ０に等しくする。
【００２７】
図４Ｂに、上記第一実施形態の第二の変形例を示す。
第二の変形例によれば、本増幅器は、図３で説明した全てのエレメントの他に、コモンゲートに実装されたＭＯＳトランジスタＴＭを有し、このトランジスタのソースは増幅器出力に接続される。この場合、トランジスタＴＭのゲートは、次の関係を有する固定電圧ＶＧに接続される。
ＶＧ＝ＶＳ−ＶＴｍｏｓ
上式中、ＶＴｍｏｓは、トランジスタＴＭのスレッショルド電圧であり、ＶＳは増幅器の出力電圧である。
【００２８】
飽和状態で動作するトランジスタＴＭは、出力電圧ＶＳの変化に伴って、高度に非線形性の動作を行う。本回路は、増幅器の入力信号がパルスで構成される場合、特にうまく適合する。
トランジスタＴＭは、Ｎ型でも、Ｐ型でもよい。トランジスタＴＭがＮ型の場合（図４Ｂ）、そのドレインは電圧Ｖｄｄに接続され、基板は接地される。この場合、電流Ｉ１は電流Ｉ０より小さく、この回路は増幅器の入力に負のパルスが存在する場合に適合する。
トランジスタＴＭがＰ型の場合（図示せず）、ドレインは接地され、基板は電圧Ｖｄｄに接続される。この場合、電流Ｉ１は電流Ｉ０より大きく、この回路は増幅器入力に正のパルスが存在する場合に適合する。
【００２９】
スレーブ型増幅器の第一の実施形態の他の二つの変形例を、図５Ａと図５Ｂに示す。図５Ｂに示す回路は図５Ａに示す回路から容易に類推できるので、図５Ａに示す回路のみを説明する。
スレーブ型電圧／電圧増幅器の第二の実施例では、本増幅器は、図３で既に説明した全てのエレメントに加え、読出し回路Ａｓと、容量Ｃ２を有するキャパシタと直列接続された抵抗Ｒ２から構成されるローパスフィルタとを有している。
【００３０】
この場合、電流源Ｉ１はＰ型トランジスタＭ２ａから構成され、このトランジスタのドレイン、ソース、及びゲートは、それぞれトランジスタＭ１のドレイン、電源Ｖｄｄ、及びＲ２とＣ２の中間点に接続される。回路Ａｓの入力は、トランジスタＭ１とトランジスタＭ２ａのドレイン（即ち、増幅器の出力Ｓ）に接続される。容量Ｃ２を有するキャパシタに直列接続された抵抗Ｒ２から構成されるフィルタの第一端は、読出し回路Ａｓの出力に接続され、フィルタの第二端、即ち中間点はトランジスタＭ２ａのゲートに接続される。
出力電圧ＶＳは、読出し回路Ａｓによって読み込まれ、この読出し回路は、正であるが必ずしも一定でない利得、及び必ずしもゼロでないオフセット電圧を有する出力電圧ＶＳの変動を再生する。読出し回路Ａｓの出力は、回路（Ｒ２、Ｃ２）によって低周波に濾過される。この濾過された電圧がトランジスタＭ２ａのゲートに印加される。
【００３１】
電圧ＶＳの静止値とは、トランジスタＭ２ａを流れる電流Ｉ１が電流Ｉ０と等しくなるように、読出し回路ＡｓによりトランジスタＭ２ａのゲート電圧を形成する値である。
読出し回路Ａｓは別の方法で作られる場合もある。したがって、読出し回路Ａｓは、ほぼ１に等しい利得を有する電圧フォロワであってもよい。又、読出し回路Ａｓは二つの入力を有する差動増幅器でもよく、この場合、電圧ＶＳは第一の入力に印加され、第二の入力には基準電圧が印加される。差動増幅器の場合、出力電圧ＶＳは基準電圧値とほぼ等しい値で安定する。図９の実施例に示すように、第三の実施例では、調整電圧によって決定する基準電圧と比較した場合の出力電圧ＶＳの変動を読出し回路Ａｓが増幅する。
【００３２】
安定した回路を得るため、読出し回路Ａｓは若干の移相を有するように設計される。図５Ａ及び図５Ｂで説明した二つの変形例によれば、本増幅器は直流（ＤＣ）を伝達しない。前述したように、高域のカットオフ周波数は、（１／ｇｍ）×Ｃ０によって決まる。
図５Ａに示す回路図において、電流源Ｉ０はマスターであり、電流源Ｉ１はスレーブである。図５Ｂに示す変形例においては、電流源Ｉ１がマスターであり、トランジスタＭ２ｂを用いて構成される電流源Ｉ０がスレーブである。
【００３３】
図６に、本発明の第１の実施形態による電圧／電圧増幅器を示す。本発明の増幅器は増幅利得を拡大する手段を有している。
本発明の電圧／電圧増幅器は、図３で既に説明した全てのエレメントの他に、トランジスタＭ３と、容量Ｃ０１を有するキャパシタを有する。トランジスタＭ３は、トランジスタＭ１と電流源Ｉ１との間に直列に接続されたＰ型のＭＯＳトランジスタであり、トランジスタＭ３のドレイン、ソース、及びゲートは、それぞれトランジスタＭ１のドレイン、電流源Ｉ１、及び増幅器の入力Ｅに接続される。従って、増幅器の入力Ｅは、トランジスタＭ１のゲートとトランジスタＭ３のゲートに入力される。容量Ｃ０１を有するキャパシタの第一端はトランジスタＭ３のソースに、第二端は接地回路に接続される。
【００３４】
図面の煩雑化を避けるため図６には表示していないが、電流Ｉ０と電流Ｉ１の厳密な同一性の確保は、前述した方法と同様なスレーブデバイスによって行われる。例えば、スレーブデバイスは、前述したスレーブデバイス（図４Ａ−５Ｂ参照）のいずれか一つから構成される。
トランジスタＭ１とトランジスタＭ３は飽和状態である。よって以下の式が成り立つ。
ＶＳ＞ＶＥ−ＶＴ（Ｍ１）、及び
ＶＳ＜ＶＥ−ＶＴ（Ｍ２）
ここで、ＶＴ（Ｍ１）はトランジスタＭ１のスレッショルド電圧（正）であり、ＶＴ（Ｍ２）はトランジスタＭ２のスレッショルド電圧（負）である。スレーブデバイス（図６には図示せず）の役割は、上記二つの関係式を厳密に満たす電圧ＶＳの静止値を確保することである。
【００３５】
入力電圧ＶＥが増加すると、トランジスタＭ１を流れる電流は増え、トランジスタＭ３を流れる電流は減少する。
入力遷移ΔＶＥの最後に、
ΔＶＳ＝−（Ｃ０／Ｃ１＋Ｃ０１／Ｃ１）×ΔＶＥ
となる。
従って、増幅器の利得が増大し、有利である。例えば、容量Ｃ０とＣ１がほぼ等しいならば、消費電力はそのままで、利得は二倍になる。
【００３６】
本発明の第二の実施形態を図７に示す。この別のモードは、入力段側が、二つの異なった静止電圧の形で出力電圧を同時に出力する場合に適用することが好ましい。入力段側が単一の出力電圧だけを出力する場合も、中間段、例えば順方向にバイアスされたダイオードの端子に発生する電圧降下を利用して電圧を二値化することが可能であることは当業者には自明である。図７の回路図では、トランジスタＭ３のゲートとトランジスタＭ１のゲートの間に印加されるオフセット電圧Ｖｄｅｃという形で、入力段側における出力電圧の二値化を図示している。このように、入力電圧ＶＥがトランジスタＭ１のゲートに印加され、入力電圧ＶＥ＋ＶｄｅｃがトランジスタＭ３のゲートに印加される。
電圧Ｖｄｅｃが負の場合、電源電圧Ｖｄｄに必要な最低値は低く、従って、電力の放散を減少させることができる（しかし、この場合、電圧ＶＳの可変域も狭い）。逆に、電圧Ｖｄｅｃが正の場合、電源電圧Ｖｄｄに必要な最低値は増大し、従って、電圧ＶＳの可変域も増大する（しかし、この場合、放散電力も増大する）。
【００３７】
尚、前述した図４Ａ、４Ｂ、５Ａ、５Ｂは、先行技術による電圧増幅器の改良に関すること、及び電圧増幅器にスレーブ回路を接続することにより構成されるこのような改良が、本発明、従って図６と図７に示す回路にも関することに注意されたい。単に図面の簡素化という理由から、本発明の電圧増幅器であってスレーブ回路を備えた電圧増幅器は図示していない。
【００３８】
図８は、図６の実施形態の変形例を示す。
図８の回路は、図６に示すエレメントに加え、Ｐ型及びＮ型の二つのトランジスタＭＫ１及びＭＫ２より構成されるカスコード回路を備え、これらのトランジスタは、トランジスタＭ３とトランジスタＭ１の間に直列に挿入される。トランジスタＭＫ１のソースはトランジスタＭ３のドレインに、トランジスタＭＫ２のソースはトランジスタＭ１のドレインに接続される。トランジスタＭＫ１とＭＫ２のドレイン同士は接続され、電圧増幅器の出力を形成する。トランジスタＭＫ１のゲートとトランジスタＭＫ２のゲートにそれぞれ印加される電圧ＶＫ１及びＶＫ２は、カスコード方式でバイアスされるように調整される。図８に示す回路の利点の一つは、回路のミラー容量を減少させることであり、この結果、入力側から見た電荷が減少する。
図８に示す回路は、二つのトランジスタを使用したカスコード回路を有する実施例である。本発明は、カスコード回路が例えば単一のトランジスタだけで構成される回路にも関する。
【００３９】
図９に、電気回路をＭＯＳ技術を用いて構成した、本発明の増幅器の一実施例を示す。図９の電気回路は、図７にそのブロック図を示す増幅器であり、図５Ｂに示すようなスレーブ回路を有する増幅器のものである。従って、図９に示す電気回路は、電流源Ｉ１とＩ０、トランジスタＭ１とＭ３、容量Ｃ０、Ｃ１、Ｃ０１、Ｃ０２をそれぞれ有するキャパシタ、読出し増幅器Ａｓ、及び抵抗Ｒ２を有し、これらの全てのコンポーネントは、ＭＯＳトランジスタを使用して形成されている。図９に示す回路は、電流源Ｉ１を形成するトランジスタのゲート用のバイアス回路Ｐも有している。バイアス回路Ｐは、電圧Ｖｄｄｉｍａｇｅを電源電圧とし、この電圧は、読出し増幅器Ａｓの電源でもある。読出し増幅器Ａｓは、前述した読出し増幅器の第三の実施例に適合し、よって調整電圧Ｖｒによって決まる基準電圧と比較した場合の出力電圧ＶＳの変動を増幅する。
図９に示す電気回路は、入力Ｅに印加された正の電圧パルスを、入力電圧の静止値に関して負の利得で増幅するように設計されている。
【００４０】
本回路は、電圧Ｖｄｄとアース間でバイアスされている。
【図面の簡単な説明】
【００４１】
【図１】先行技術によるＸ線フォトン又はγ線検出器のブロック図を示す。
【図２】先行技術によるＸ線フォトン又はγ線検出器の電圧／電圧増幅器の回路図を示す。
【図３】電圧／電圧増幅器の回路図を示す。
【図４】図４Ａ及びＢは、改良された電圧／電圧増幅器の異なる変形例を示す。
【図５】図５Ａ及びＢは、改良された電圧／電圧増幅器の異なる変形例を示す。
【図６】本発明の第一の実施形態による電圧／電圧増幅器を示す。
【図７】本発明の第二の実施形態による電圧／電圧増幅器を示す。
【図８】図６に示す電圧／電圧増幅器の改良型を示す。
【図９】本発明の電圧／電圧増幅器の一実施例を示す。
【図１】
2007516636.tif 000012
【図２】
2007516636.tif 000013
【図３】
2007516636.tif 000014
【図８】
2007516636.tif 000015
2007516636.tif 000016
2007516636.tif 000017
【図６】
2007516636.tif 000018
【図７】
2007516636.tif 000019
【図９】
2007516636.tif 000020
【国際調査報告】
2007516636.tif 000021
2007516636.tif 000022
2007516636.tif 000023
2007516636.tif 000024