(57)【要約】キャビティ（２２）を形成している周辺部（２０）および周辺部から内側に延びるリード（１４）を有する第１のリードフレーム（１８）と、頂面および底面およびダイ受け領域（３６）を囲んでいるダイ・パドルを有する第２のリードフレーム（３２）を含む半導体デバイス（１０）。集積回路（１２）は、第２のリードフレームのダイ受け領域内に位置する。ＩＣは、その頂面の周辺部分上に位置するボンディグ・パッド（４４）を有する。第２のリードフレームおよびＩＣは、第１のリードフレームのリードが、各ボンディグ・パッドに電気的に接続するように第１のリードフレームと向き合っている。モールド化合物（５０）は、第１および第２のリードフレーム間に射出され、第２のリードフレームの頂面およびＩＣの第１の面の中央領域をカバーする。リードの少なくとも底面は露出している。
2007518282.tif 000002
【特許請求の範囲】
【請求項１】
キャビティを画成している周辺部と前記周辺部から内側に延びる複数のリードとを有し、及び第１および第２の側面を有する第１のリードフレームを設けるステップと、
第１のテープを前記第１のリードフレームの第１の側面に貼付するステップと、
ダイ受け領域を有したダイ・パドルを有するとともに、頂面および底面を有する第２のリードフレームを設けるステップと、
第２のテープを前記第２のリードフレームの底面に貼付するステップと、
周辺部に沿って複数のボンディグ・パッドを備えた頂面と底面とを有する集積回路（ＩＣ）を前記ダイ・パドルのダイ受け領域に取り付けるステップと、
前記複数のＩＣボンディグ・パッドが、前記第１のリードフレームの前記複数の各リードに電気的に接触するように、前記第１のリードフレーム上に前記第２のリードフレームを積み重ねるステップと、
少なくとも前記第２のリードフレームの頂面、前記ＩＣの頂面、および前記電気的接点上にモールド化合物を形成するステップと、
前記第１のリードフレームの第１の側面、および前記第２のリードフレームの底面が露出するように、前記第１および第２のリードフレームから前記第１および第２のテープを除去するステップとを備える、半導体デバイスの実装方法。
【請求項２】
前記ＩＣの各ボンディグ・パッドと前記第１のリードフレームのリードとの間に複数の導電性ボールを介在させるステップをさらに備え、前記第１のリードフレームのリードが前記導電性ボールにより前記ＩＣの各ボンディグ・パッドと接触する請求項１に記載の半導体デバイスの実装方法。
【請求項３】
前記導電性ボールが、前記積み重ねステップの前に、前記ＩＣのボンド・パッドに取り付けられる請求項２に記載の半導体デバイスを実装するための方法。
【請求項４】
前記第１のリードフレームの前記複数のリードの一部が、エッチングされ、前記導電性ボールが、前記リードの前記エッチングされた部分内に収容される請求項３に記載の半導体デバイスの実装方法。
【請求項５】
前記導電性ボールが、前記第１のリードフレームの対応する前記各リードに押し付けられ、それにより、前記リードを曲げ、前記導電性ボールおよび前記リードの接合強度を強化する前記導電性ボール上の前記リードのスプリングバック力を発生させるように、前記第２のリードフレームが、前記第１のリードフレームに押し付けられる請求項４に記載の半導体デバイスの実装方法。
【請求項６】
前記積み重ねステップが、少なくとも１つのガイド・ピンおよび前記第１および第２のリードフレーム内の少なくとも１つの対応する案内孔部により、前記第１および第２のリードフレームを整合するステップをさらに含む請求項１に記載の半導体デバイスの実装方法。
【請求項７】
前記第２のリードフレームのダイ・パドルのダイ受け領域が中央のキャビティを備え、前記ＩＣの前記底面が前記第２のテープに接着するように、前記ＩＣが前記中央キャビティ内に設置され、前記第２のテープが前記第２のリードフレームから除去された場合に、前記ＩＣの底面が露出する請求項１に記載の半導体デバイスの実装方法。
【請求項８】
錫で前記第１のリードフレームを予めメッキするステップをさらに備える請求項１に記載の半導体デバイスの実装方法。
【請求項９】
前記モールド化合物形成ステップは、前記モールド化合物を前記第１および第２のリードフレーム間に射出するステップからなる請求項１に記載の半導体デバイスの実装方法。
【請求項１０】
前記第１および第２のリードフレームが、相互に電気的に絶縁している請求項１に記載の半導体デバイスの実装方法。
【請求項１１】
前記第１のリードフレームが、前記ダイ受け領域内に位置するグランド面をさらに有し、１つまたは複数の前記ＩＣボンディグ・パッドが、前記グランド面に電気的に接続している請求項１０に記載の半導体デバイスの実装方法。
【請求項１２】
それぞれがキャビティを画成している周辺部と前記周辺部から内側に延びる複数のリードとを有する複数の第１のリードフレームを有するとともに、第１および第２の側面を有する第１のリードフレーム・パネルを設けるステップと、
第１のテープを前記第１のリードフレーム・パネルの第１の側面に貼付するステップと、
それぞれがダイ受け領域を有するダイ・パドルを備えた複数の第２のリードフレームを有するとともに頂面および底面を有する第２のリードフレーム・パネルを設けるステップと、
第２のテープを前記第２のリードフレーム・パネルの底面に貼付するステップと、
前記第２のリードフレーム・パネルの前記第２のリードフレームのダイ・パドルのダイ受け領域内に、それぞれが周辺部に沿って複数のボンディグ・パッドを有する頂面と底面とを有した複数の集積回路（ＩＣ）を設置して、前記ＩＣの底面が前記第２のテープに取り付ける、集積回路を設置するステップと、
前記ＩＣのボンディグ・パッドが、前記第１のリードフレームの各リードと接触し、それにより前記ＩＣと前記第１のリードフレームとを電気的に接続するように、前記第１および第２のリードフレーム・パネルを対向して設置するステップと、
前記モールド化合物が、少なくとも前記第２のリードフレーム・パネルの頂面、前記ＩＣの頂面および前記電気接続を被覆するように、前記第１および第２のリードフレーム・パネル間にモールド化合物を形成するステップと、
前記第１のリードフレームの第１の側面、および前記第２のリードフレームの底面が露出するように、前記第１のリードフレーム・パネルの第１の側面および前記第２のリードフレーム・パネルの底面から前記第１および第２のテープを除去するステップと、  
前記複数の第１および第２のリードフレームを前記リードフレーム・パネルから個々の実装デバイスに分離する個片状化動作を実行するステップとを備える、複数の半導体デバイスを実装するための方法。
【請求項１３】
前記ＩＣの各ボンディグ・パッドと前記第１のリードフレームのリードとの間に複数の導電性ボールを介在させるステップをさらに備え、前記第１のリードフレームのリードが、前記導電性ボールにより前記ＩＣの各ボンディグ・パッドと接触する請求項１２に記載の半導体デバイスを実装するための方法。
【請求項１４】
前記導電性ボールが、前記第１および第２のリードフレーム・パネルを対向状態で設置する前に、前記リードに取り付けられる請求項１３に記載の半導体デバイスを実装するための方法。
【請求項１５】
前記第１のリードフレームの前記複数のリードの一部がエッチングされ、前記導電性ボールが、前記リードのエッチングされた部分内に配置される請求項１４に記載の複数の半導体デバイスを実装するための方法。
【請求項１６】
前記導電性ボールが前記リードに押し付けられ、それにより、前記リードを曲げ、前記導電性ボール上に前記リードと前記導電性ボールの間の接合強度を強化するスプリングバック力を発生させるように、前記第１および第２のリードフレームが相互に押し付けられる請求項１５に記載の複数の半導体デバイスを実装するための方法。
【請求項１７】
前記第１および第２のリードフレーム・パネル内に位置する対応する案内孔部内に設置される一連のガイド・ピンにより、前記第１および第２のリードフレーム・パネルを整合するステップをさらに含む請求項１２に記載の複数の半導体デバイスを実装するための方法。
【請求項１８】
前記第１および第２のリードフレーム・パネルが、金属または金属合金からなる請求項１２に記載の複数の半導体デバイスを実装するための方法。
【請求項１９】
第１および第２のリードフレーム・パネルが銅からなる請求項１８に記載の複数の半導体デバイスを実装するための方法。
【請求項２０】
第１のリードフレーム・パネルが、錫で予めメッキされる請求項１９に記載の複数の半導体デバイスを実装するための方法。
【請求項２１】
前記モールド化合物形成ステップは、前記第１および第２のリードフレーム・パネル間に前記モールド化合物を射出するステップからなる請求項１２に記載の複数の半導体デバイスを実装するための方法。
【請求項２２】
前記第１のリードフレーム・パネルの第１のリードフレームが、それぞれ前記ダイ受け領域内に位置するグランド面を備え、１つまたは複数のＩＣボンディグ・パッドが、前記グランド面に電気的に接続している請求項１２に記載の複数の半導体デバイスを実装するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路およびパッケージ集積回路に関し、より詳細には、２つの別々のリードフレームにより形成されたパッケージ集積回路に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）ダイは、シリコン・ウェハなどの半導体ウェハ上に形成される小型のデバイスである。リードフレームは、通常、ウェハから切り離されたＩＣダイを支持するパドルを含む金属フレームである。リードフレームは、外部電気接続を行うリード・フィンガを有する。すなわち、ダイはダイ・パドルに取り付けられ、次にダイのボンディング・パッドが外部電気接続を行うために、ワイヤ・ボンディングまたはフリップ・チップ・バンプを介してリード・フィンガに接続される。ダイおよびワイヤボンドまたはフリップ・チップ・バンプを保護材料で封止するとパッケージが完成する。パッケージ・タイプにより、外部電気接続は、薄型小型パッケージ（ＴＳＯＰ）におけるようにそのまま使用することもできるし、または例えば、ボール・グリッド・アレイ（ＢＧＡ）用の球状半田ボールを取り付けることによりさらに処理することができる。これらの端末点により、ダイをプリント基板のような他の回路に電気的に接続することができる。
【０００３】
パッケージＩＣは広く使用されている。さらに、電子デバイスの小型化およびコストの低減が絶えず求められているために、パッケージＩＣがさらに、小型になり、コストも安くなってきている。さらに、高い周波数帯域幅のＲＦデバイスおよび動作周波数が高いデバイスの場合には、ＩＣパッケージ内の電路をさらに短くする必要がある。従来のワイヤ・ボンディグ相互接続の代わりにフリップ・チップ・ボンディグを使用することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
それ故、ＩＣをフリップ・チップ相互接続実装するための安価な方法を提供することは望ましいことである。また、このようなパッケージＩＣのサイズを小さくするための方法も求められている。
【課題を解決するための手段】
【０００５】
本発明は、２つの別々のリードフレームでできている半導体デバイスに関する。このデバイスは、キャビティを画成している周辺部および周辺部から内側に延びる複数のリードを有する第１のリードフレームを備える。第２のリードフレームは、頂面および底面およびダイ受け領域を囲んでいるダイ・パドルを含む。集積回路（ＩＣ）は、第２のリードフレームのダイ受け領域内に位置する。ＩＣは、その第１の面の周辺部分上に位置する複数のボンディグ・パッドを含む。第１のリードフレームおよび第２のリードフレームは、第１のリードフレームのリードが、ＩＣの各ボンディグ・パッドに電気的に接続するように互いに対向している。モールド化合物は、第１および第２のリードフレーム間に射出され、第２のリードフレームの頂面およびＩＣの第１の面の中央領域をカバーする。リードの少なくとも底面は露出している。
【０００６】
本発明は、さらに、半導体デバイスを実装するための方法を提供する。この方法は、
キャビティを形成している周辺部と周辺部から内側に延びる複数のリードを有する第１のリードフレームを供給するステップであって、第１のリードフレームが第１および第２の側面を有するステップと、
第１のテープを第１のリードフレームの第１の側面に貼付するステップと、
ダイ受け領域を有するダイ・パドルを含む第２のリードフレームを供給するステップであって、ダイ・パドルが頂面および底面を有するステップと、
第２のテープを第２のリードフレームの底面に貼付するステップと、
ダイ・パドルのダイ受け領域に集積回路（ＩＣ）を取り付けるステップであって、ＩＣがその周辺部の周囲に複数のボンディグ・パッドを含む頂面と底面を有し、ダイ受け領域がキャビティである場合に、ＩＣの底面がダイ・パドル内で第２のテープに取り付けられるステップと、
複数のＩＣボンディグ・パッドが、第１のリードフレームの複数の各リードに電気的に接触するように、第１のリードフレーム上に第２のリードフレームを積み重ねるステップと、
少なくとも第２のリードフレームの頂面、ＩＣの頂面、および電気的接点上にモールド化合物を形成するステップと、
第１のリードフレームの第１の側面、および第２のリードフレームの底面が露出するように、第１および第２のリードフレームから第１および第２のテープを除去するステップとを含む。
【０００７】
本発明は、さらに、複数の半導体デバイスを実装するための方法を提供する。この方法は、
第１のリードフレーム・パネルを供給するステップであって、第１のリードフレーム・パネルが複数の第１のリードフレームを有し、第１のリードフレームのそれぞれが、キャビティを形成している周辺部と周辺部から内側に延びる複数のリードを有し、第１のリードフレーム・パネルが、第１および第２の側面を有するステップと、
第１のテープを第１のリードフレーム・パネルの第１の側面に貼付するステップと、
第２のリードフレーム・パネルを供給するステップであって、第２のリードフレーム・パネルが複数の第２のリードフレームを含み、第２のリードフレームのそれぞれがダイ受け領域を有するダイ・パドルを含み、第２のリードフレーム・パネルが頂面および底面を有するステップと、
第２のテープを第２のリードフレーム・パネルの底面に貼付するステップと、
第２のリードフレーム・パネルの第２のリードフレームのダイ・パドルの各ダイ受け領域内に複数の集積回路（ＩＣ）を設置するステップであって、各ＩＣがその周辺部の周囲に複数のボンディグ・パッドを有する頂面と底面を有し、ＩＣの底面が第２のテープに取り付けられるステップと、
ＩＣのボンディグ・パッドが、第１のリードフレームの各リードと接触し、それによりＩＣと第１のリードフレームとを電気的に接続するように、第１および第２のリードフレーム・パネルを対向して設置するステップと、
モールド化合物が、少なくとも第２のリードフレーム・パネルの頂面、ＩＣの頂面および電気接続をカバーするように、第１および第２のリードフレーム・パネル間にモールド化合物を形成するステップと、
第１のリードフレーム・パネルの第１の側面および第２のリードフレーム・パネルの底面が露出するように、第１および第２のリードフレーム・パネルから第１および第２のテープを除去するステップと、
複数の第１および第２のリードフレームをリードフレーム・パネルから個々の実装デバイスに分離する個片状化動作を実行するステップとを含む。
【発明を実施するための最良の形態】
【０００８】
添付の図面を参照しながら読めば、本発明の好ましい実施形態の下記の詳細な説明をよりよく理解することができるだろう。本発明を説明するために、図面に現在の好ましい実施形態を示す。しかし、本発明は図の正確な配置および手段に限定されないことを理解されたい。
【０００９】
添付の図面に関連して記述する以下の詳細な説明は、本発明の現在の好ましい実施形態を説明するためのものであり、本発明を実行することができる唯一の形を示すものではない。本発明の精神および範囲内に含まれる異なる実施形態によっても、同じまたは同等の機能を実行することができることを理解されたい。当業者であれば理解できると思うが、本発明は種々のパッケージおよびパッケージ・タイプに適用することができる。
【００１０】
図面中のいくつかのフィーチャは、説明および図面の理解を助けるために拡大してあるが、その素子は必ずしも正確に縮尺されていない。さらに、図の本発明は、クワッド・フラット・ノーリード（ＱＦＮ）タイプのパッケージで実施されている。しかし、当業者であれば、本発明の詳細、および本発明は、他のパッケージ・タイプに適用することができることを容易に理解することができるだろう。図面全体を通して、類似の素子には類似の参照番号が付けてある。
【００１１】
図１および図２を参照すると、この図は、本発明によるパッケージ型半導体デバイスのある実施形態の拡大頂部および底部斜視図である。図の実施形態の場合には、実装デバイス１０は、露出面を有する集積回路（ＩＣ）１２を含む（図１）。集積回路１２は、シリコン・ウェハ上に形成され、シリコン・ウェハからカットされた回路のような当業者であれば周知のタイプのものであってもよい。典型的な回路（ダイ）のサイズは、２ｍｍ×２ｍｍ〜１２ｍｍ×１２ｍｍの範囲内であり、約３〜約２１ミルの範囲内の厚さを有する。実装デバイス１０は、ＱＦＮ（クワッド・フラット・ノーリード）パッケージと呼ばれ、そのサイズは約３×３ｍｍ〜約１２×１２ｍｍの範囲である。しかし、当業者であれば、回路サイズおよびパッケージ・サイズは変化すること、および実装デバイスの形状も変化することを理解することができるだろう。
【００１２】
ＩＣ１２は、実装デバイス１０の底面および側面上に露出しているリード１４を通して、他の回路またはデバイスに接続することができる。図１の実施形態の場合には、ＩＣ１２の底面は露出している。図２は、実装デバイス１０の底面である。図の実施形態の場合には、底面上には、グランド面１５が露出している。しかし、以下にさらに詳細に説明するように、グランド面１５はオプションである。他の実施形態の場合には、底面上にリード１４だけが露出している。
【００１３】
ここで図３を参照すると、この図は、第１のリードフレーム・パネル１６の一部の拡大平面図である。第１のリードフレーム・パネル１６は、第１の接続バー２０と接続している複数の第１のリードフレーム１８を含む。図の実施形態の場合には、第１のリードフレーム・パネル１６は、第１のリードフレーム１８の３×３マトリックスを有する。しかし、第１のリードフレーム・パネル１６は、もっと多いまたはもっと少ない第１のリードフレーム１８を有することができる。第１の各リードフレーム１８は、キャビティ２２を形成している周辺部（すなわち、第１の接続バー２０）および周辺部から内側に延びる複数のリード１４を有する。図の鎖線はキャビティ２２を示す。図の実施形態は、キャビティ２２内に位置するグランド面１５を含む。グランド面１５は、ＩＣ１２の共通の電気的アースである。グランド面１５は、また、ボード・レベル半田接合部の強度をさらに増大する半田づけ可能な領域を形成する。すでに説明したように、グランド面１５はオプションである。第１のリードフレームのリード１４のサイズ、形状および数は、ＩＣ１２のボンディグ・パッドのサイズ、形状および数により決まる。図では、リード１４の長さおよび幅がほぼ同じであるが、リード１４の長さおよび幅は変えることができる。例えば、電力およびアース用に使用するリードの幅は信号リードの幅より広くすることができる。
【００１４】
第１のリードフレーム・パネル１６は、第１および第２の側面を有する。図３は、第１の側面を示す。第１のリードフレーム・パネル１６は、また、その周辺部に沿って位置する複数の間に間隔を有する第１の孔部２４を含む。好適には、第１のリードフレーム・パネル１６は、金属または金属合金でできていて、第１の所定の厚さを有することが好ましい。例えば、第１のリードフレーム・パネル１６は、銅から作ることができ、当業者であれば周知のように、切断、スタンピングまたはエッチングにより形成することができる。現在の好ましい実施形態の場合には、第１のリードフレーム・パネル１６は錫で予めメッキした銅から作ることができる。
【００１５】
図４は、第１のリードフレーム１８の３つの５×５マトリックスを含むもう１つの第１のリードフレーム・パネル１７である。その他の点においては、第１のリードフレーム・パネル１７は、第１のリードフレーム・パネル１６と同じである。実装デバイス１０を形成する場合、第１のリードフレーム・パネル１７（または１６）は、その第１の側面に貼付された第１のテープ２６を含む。第１のテープ２６は、高温に耐えることができる半導体実装動作の際に通常使用する当業者であれば周知のタイプのものである。第１のテープ２６は、第１のリードフレーム・パネル１７にこのテープを貼付することができる接着剤または糊が一方の側面上に塗布されている。
【００１６】
図５は、本発明による第２のリードフレーム・パネル３０の一部の拡大平面図である。第２のリードフレーム・パネル３０は、複数の第２のリードフレーム３２を含む。図５は、第２のリードフレーム３２の３×３マトリックスを含む第２のリードフレーム・パネル３０の一部を示す。しかし、第２のリードフレーム・パネル３０は、多数の種々のサイズのマトリックスを含むことができ、マトリックスは３×３に限定されない。第２のリードフレーム３２は、第２の接続バー３４に接続している。第２の各リードフレーム３２は、キャビティまたはダイ受け領域３６を囲んでいるダイ・パドルを有する。第２のリードフレーム３２は、また、第１および第２の面、すなわち頂面および底面を有し、第２の厚さを有する。ダイ受け領域３６は、ＩＣ１２を収容するようなサイズおよび形状をしている。それ故、ＩＣ１２が長方形をしている場合には、好適には、ダイ受け領域３６も長方形をしていることが好ましい。ダイ受け領域３６は、ＩＣ１２より若干大きくてもよい。図１に示すように、ＩＣ１２は、ダイ受け領域３６内にきちんと収まる。当業者であれば理解することができると思うが、ＩＣ１２は、市販のダイ設置装置によりダイ受け領域３６内に設置することができる。第２のリードフレーム３２は、ＩＣ１２を収容するためのキャビティを有しているが、第２のリードフレーム３２は、ＩＣ１２をダイ・パドル上に設置する（またダイ・パドルに取り付ける）ためのソリッド・ダイ・パドル領域を含むことができる。第１のリードフレーム・パネル１６のように、第２のリードフレーム・パネル３０も、周辺部に沿って位置する複数の間に間隔を有する第２の孔部３８を含む。この孔部３８は、パンチングのような任意の適当な方法で形成することができる。以下にさらに詳細に説明するように、第１および第２のリードフレーム・パネル１６および３０を積み重ねた場合には、第１の孔部２４は第２の孔部３８と整合する。
【００１７】
図６は、第２のリードフレーム３２の３つの５×５マトリックスを有する第２のリードフレーム・パネル３１を示す。他の点では、第２のリードフレーム・パネル３１は、第２のリードフレーム・パネル３０と同じである（図５）。実装デバイス１０を形成する際に、第２のリードフレーム・パネル３１（または３０）は、その底面に貼付されている第２のテープ４０を含む。第２のテープ４０は、第１のテープ２６のように、高温に耐えることができる半導体実装動作の際に通常使用する当業者であれば周知のタイプのものである。第２のテープ４０は、第２のリードフレーム・パネル３１にこのテープを貼付することができる接着剤または糊が一方の側面上に塗布されている。第２のテープ４０は、（以下に説明するように）第２のリードフレーム・パネル３０または３１の底面をモールド樹脂の滲みから保護する。好ましい実施形態の場合には、第２のテープ４０は、また、第２のリードフレーム３２のダイ受け領域３６の内側にＩＣ１２を保持する。
【００１８】
第１のリードフレーム・パネル１６のように、好適には、第２のリードフレーム・パネル３０は、金属または金属合金で作ることが好ましく、当業者であれば周知のように、切断、スタンピングまたはエッチングにより形成することができる。もっと複雑で高密度のリードフレームの場合には、化学エッチング方法を使用することが好ましい。当業者であれば理解することができると思うが、エッチング方法は、リードフレームの詳細なパターンを形成するためにアートワーク・マスクを使用し、次に、金属のマスクしない部分をエッチングにより除去する。もしある場合には、メッキしない部分をマスクするためにメッキ・マスクが使用され、次に、マスクしていない部分がメッキ工程により金属層でメッキされる。水洗ステップおよび洗浄ステップは、工程間で行われる。このようなマスク、エッチング、メッキ、水洗、および洗浄工程は当業者であれば周知のものである。
【００１９】
図７は、第２のリードフレーム３２のダイ受け領域３６内にＩＣ１２を設置するステップを示す。ダイ受け領域３６がキャビティである場合には、ＩＣ１２はキャビティ内に置かれ、ここで第２のテープ４０の面に接着する。すなわち、ＩＣ１２の底面は、第２のテープ４０の糊または接着剤に接着する。ダイ受け領域３６が第２のリードフレーム３２内のある場所であるが、キャビティでない場合には（すなわち、ソリッド・ダイ・パドルである場合には）、接着剤またはダイ取付材料が、第２のリードフレーム３２のダイ・パドルにＩＣ１２を固定するために使用される。ＩＣ１２は、第２のテープ４０またはダイ・パドルに接着する第１の面、すなわち底面、およびその周辺部の周囲に間に間隔を有する複数のボンディグ・パッドを有する第２の面、すなわち頂面を有する。すでに説明したように、現在入手できるピック・プレース装置は、集積回路を所定の位置に置くことができる。
【００２０】
第２のリードフレーム・パネル３１上にＩＣ１２を置いた後で、ボンディグ・パッドが、リード１４と電気的に接続するように、またＩＣ１２のボンディグ・パッドが、第１のリードフレーム１８の各リード１４と接触するように、第１および第２のリードフレーム・パネル１７および３１が対向する形で設置される。図８は、第２の孔部３８内に挿入されたガイド・ピン４２を含む第２のリードフレーム・パネル３１を示す。ガイド・ピン４２は、第１のリードフレーム・パネル１７の第１の孔部２４内に延びて、第１および第２のリードフレーム・パネル１７および３１を相互に正確に整合するのを助ける。
【００２１】
ここで図９および図１０を参照すると、第１および第２のリードフレーム・パネル１７および３１は、ＩＣ１２のボンディグ・パッドが、第１のリードフレーム１８の各リード１４に接触し、それによりＩＣ１２と第１のリードフレーム１８とが電気的に接続するように対向して設置される。図９は、ＩＣ１２の頂面上のボンディグ・パッドが、第１のリードフレーム１８のリード１４と接触するように、第１および第２のリードフレーム・パネル１７および３１が上下に整合している拡大断面図である。図１０は、ＩＣ１２がリードフレーム１８の対応するものと接触状態に置かれ、また成形または封止手順の前に型内に入れられた後のＩＣ１２のうちの１つの拡大断面図である。ガイド・ピン４２は、第１および第２のリードフレーム・パネル１７および３１内の第１および第２の孔部２４および３８を貫通して延びていて、これらパネルを確実に正確に整合する。
【００２２】
リード１４は、ボンディグ・パッド４４に直接接触することができ、または現在よく行われているように、導電性ボール４６が、ＩＣ１２の各ボンディグ・パッド４４と第１のリードフレーム１８のリード１４の間に配置される。それ故、リード１４は、導電性ボール４６を通してボンディグ・パッド４４と電気的に結合する。好適には、導電性ボール４６は、対向して第１および第２のリードフレーム・パネル１７および３１を設置する前に、ボンディグ・パッド４４に取り付けることが好ましい。導電性ボール４６は、電気信号を容易に通す任意の材料から形成することができる。しかし、好適には、導電性ボール４６は錫の半田から形成することが好ましい。もう１つの適当な材料は金である。導電性ボール４６は、電気メッキ、スクリーン印刷法、または金のボール・ボンディグによりボンディグ・パッド４４に取り付けることができる。
【００２３】
図１５を参照すると、この図は、接続バー２０のうちの１つから突き出ているリード１４のうちの４本の平面図である。好適には、各リード１４は、部分的にエッチングした部分６０およびリード１４の遠い方の端部の近くにエッチングしたトレンチまたは溝６２を含むことが好ましい。トレンチ部分および溝部分６２は、リード１４に対する導電性ボール４６の整合および固定を楽にする。リード１４のエッチングした部分６０により、ボール４６がこの部分に押し付けられた場合、リード１４は曲がったり変形することができる。第１のリードフレーム１８を錫で予めメッキすると、半田ペーストまたはフラックスを使用しなくても、導電性ボール４６のリフローが楽になる。
【００２４】
図１０に示すように、２つのリードフレーム・パネル１７および３１を対向状態に設置した後で、リード１４上の予めメッキした錫が溶融し、導電性ボール４６により半田接合部を形成するように、積み重ねたリードフレーム１７および３１をリフロー・オーブンを通過させることができる。このステップはオプションである。何故なら、導電性ボール４６とリード１４との間の電気接続は、成形または封止ステップ中にモールド化合物（例えば、以下に説明するモールド化合物５０）により行うことができるからである。
【００２５】
図１０に示すように、２つのリードフレーム・パネル１７および３１を対向状態で設置した後で、モールド化合物５０がリードフレーム・パネル１７および３１間に射出され、少なくとも第２のリードフレーム・パネル１７の頂面、ＩＣ１２の頂面、および電気接続をカバーするように、第１および第２のリードフレーム・パネル１７および３１の間にモールド化合物を形成するために成形動作が行われる。モールド化合物５０は、パッケージ型電子デバイスで通常使用されるように、プラスチックを含むことができる。頂部および底部の型５２および５４は、導電性ボール４６を通してボンディグ・パッド４４とリード１４との間に望ましい電気接続が確実に行われるように、第１および第２のリードフレーム・パネル１７および３１を一緒に押し付ける。図を見れば分かるように、第１および第２のリードフレーム１７および３１は、相互に電気的に絶縁されている。
【００２６】
図１１を参照すると、リードフレーム・パネル１７および３１間にモールド化合物５０を射出することができるようにするために、リードフレーム・パネル１７および３１の一方または両方の一部をエッチングすることができる。図１１は、モールド化合物５０のための通路５６を形成するために、一部がエッチングされている第２のリードフレーム・パネル３１を示す。第１および第２のテープ２６および４０は、成形または封止工程中に、樹脂またはモールド化合物の滲みを防止する。
【００２７】
図１２を参照すると、成形工程が終了した後で、第１のテープ２６が第１のリードフレーム・パネル１７から除去され、第２のテープ４０が第２のリードフレーム・パネル３１から除去される。テープ２６および４０は、手動でも現在市販されている自動装置によっても除去することができる。
【００２８】
次に、第１および第２のリードフレーム１８および３２は、個々の実装デバイス１０を形成するために、図１３に示すように、ダイシングまたは個片状化動作を行うことにより、第１および第２のリードフレームの他方から分離される。ダイシングおよび鋸による個片状化工程は、当業者にとって周知のものである。図１０の鎖線７０は、第１および第２のリードフレーム１８および２２がカットされる位置を示す。
【００２９】
図１４は、完成デバイス１０の拡大断面図である。例示としての実施形態の場合には、実装デバイスは、Ａで示すように約１１ミルの厚さの集積回路１２により構成した。第１のリードフレーム１８の厚さは、Ｂで示すように約８ミルであり、導電性ボール４６の厚さすなわち直径は、Ｃで示すように約３ミルであった。３つの厚さＡ、ＢおよびＣ（１１＋８＋３）を合計すると２２ミルになる。しかし、成形動作中に上下の型５２および５４がデバイス１０に加える圧力により、デバイス１０の全体の厚さは約２０ミルになる。すなわち、機械的圧縮力が、リード１４上に作用する（また作用し続ける）。部分的エッチ・フィーチャ６０を含むリード１４の一部は、下方に曲がり、ボンディグ・パッド４４に対して導電性ボール４６を継続的に押したり、押し付けたりするスプリングバック力を有する。この機械的スプリングバック力は、導電性ボール４６、リード１４およびボンディグ・パッド４４間の接合強度を強化する。
【００３０】
第１および第２のリードフレーム１８および３２は、異なる厚さのものであってもよい。例えば、多くの熱を発生する電力回路の場合には、ＩＣが取り付けられる第２のリードフレーム３２（非キャビティ型ダイ・パドル）をヒート・シンクとして使用することができる。このような場合、好適には、第２の厚さは、第１の厚さよりも厚いことが好ましい。第１のリードフレーム１８は、鋸による個片状化を容易にするためにもっと薄くすることができる。別の方法としては、図１４に示すように、第２のリードフレーム３２を第１のリードフレーム１８よりも厚くすることができる。図１４は、グランド面１５も示す。ＩＣ１２は、導電性ボール４６より直径の小さい導電性ボール５８により、グランド面１５と電気的に接続することができる。
【００３１】
今までの本発明の好ましい実施形態の説明は、例示と記述のためのものであって、本発明をすべて網羅するものでもなければ、本発明を開示の形式に制限するものでもない。当業者であれば、本発明の広義のコンセプトから逸脱することなしに、上記実施形態を種々に変更することができることを理解することができるだろう。例えば、２つ以上の構成要素部分からなるダイ・パドルを有するような３つ以上の部分を有するリードフレームを形成することができる。それ故、本発明は、開示の特定の実施形態に限定されるものではなく、添付の特許請求の範囲に記載する本発明の精神および範囲に含まれる修正をカバーすることを理解されたい。
【図面の簡単な説明】
【００３２】
【図１】本発明のある実施形態によりパッケージ型半導体デバイスの頂部斜視図。
【図２】図１のパッケージ型半導体デバイスの底部斜視図。
【図３】本発明のある実施形態による第１のリードフレーム・パネルの一部の拡大平面図。
【図４】図３の第１のリードフレーム・パネルに貼付されている第１のテープの斜視図。
【図５】本発明のある実施形態による第２のリードフレーム・パネルの一部の拡大平面図。
【図６】図５の第２のリードフレーム・パネルに貼付されている第２のテープの斜視図。
【図７】図５の第２のリードフレーム・パネルのダイ受け領域内に設置されている集積回路ダイの斜視図。
【図８】本発明のある実施形態による図５の第２のリードフレーム・パネルの孔部内に挿入されているガイド・ピンの斜視図。
【図９】本発明のある実施形態によりスタックされている第１および第２のリードフレーム・パネルの拡大断面図。
【図１０】本発明のある実施形態による成形ステップを示す拡大断面図。
【図１１】本発明のある実施形態による第１および第２のリードフレーム・パネルのうちの１つの一部の拡大斜視図。
【図１２】本発明のある実施形態によるテープ除去手順を示す斜視図。
【図１３】本発明のある実施形態によるダイシング手順を示す斜視図。
【図１４】図１の半導体デバイスの拡大断面図。
【図１５】本発明のある実施形態による図３のリードフレーム・パネルの第１のリードフレームのリード・フィンガーの拡大平面図。
【図１】
2007518282.tif 000003
【図２】
2007518282.tif 000004
【図３】
2007518282.tif 000005
【図４】
2007518282.tif 000006
【図５】
2007518282.tif 000007
【図６】
2007518282.tif 000008
【図７】
2007518282.tif 000009
【図８】
2007518282.tif 000010
【図９】
2007518282.tif 000011
【図１０】
2007518282.tif 000012
【図１１】
2007518282.tif 000013
【図１２】
2007518282.tif 000014
【図１３】
2007518282.tif 000015
【図１４】
2007518282.tif 000016
【図１５】
2007518282.tif 000017
【国際調査報告】
2007518282.tif 000018