(57)【要約】  本発明は、クロック発生回路（３０３）により発生されたクロック信号を受信しこのクロック信号の欠如によりエラー信号を発生するように構成されたクロック欠陥回路（３０２）を有する電子回路装置（３００）に関する。電子回路装置（３００）はさらに、割込入力ＩＮＴにおけるエラー信号を受信し、割込ルーチンを実行することにより、割込入力ＩＮＴにおけるエラー信号の検出により当該電子回路装置を所定の状態に移行させるよう構成された非同期式プロセッサ（３０１）をさらに有する。
2007525760.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号を受信しこのクロック信号の欠如によりエラー信号を発生するように構成されたクロック欠陥回路を有する電子回路装置であって、前記エラー信号を受信し前記エラー信号の検出により当該電子回路装置を所定の状態に移行させるように構成された非同期式プロセッサをさらに有する電子回路装置。
【請求項２】
請求項１に記載の電子回路装置であって、前記非同期式プロセッサは、前記エラー信号を受信する割込入力を有し、前記エラー信号の受信によりソフトウェア命令を実行するように構成されている、装置。
【請求項３】
請求項１に記載の電子回路装置を有する集積回路。
【請求項４】
請求項１に記載の電子回路装置を有するバスシステムの用に供するバス局。
【請求項５】
請求項３に記載のバス局であって、当該バス局は、ＬＩＮバスシステムの用に供するバス局である、バス局。
【請求項６】
電子回路装置を所定の状態に移行させる方法であって、これにより、当該電子回路装置は、クロック信号の欠如を検出しこれに応じてエラー信号を発生するクロック欠陥回路を有し、当該電子回路装置はさらに、当該電子回路装置を前記所定の状態に移行させる非同期式プロセッサを有する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の前文（プリアンブル）に規定されるような電子回路装置に関する。
【０００２】
本発明はまた、電子回路装置を所定の状態にするための集積回路、バス局及び方法に関する。
【背景技術】
【０００３】
このような電子回路装置は、米国特許出願に係る文献のＵＳ６３４３３３４に記述されている。これは、外部クロック信号を受信するように構成されたクロック欠陥回路を有する。その記述されている電子回路装置は、リセット発生回路と、外部クロック信号の制御の下で動作する同期式マイクロプロセッサとをさらに有するマイクロコンピュータである。欠陥クロック信号、例えば低すぎる周波数のクロック信号の場合又はクロック信号が欠如した場合において、クロック欠陥回路は、マイクロコンピュータをリセットするためのリセット信号を発生し又は外部クロック信号を当該マイクロコンピュータの一部たるクロック回路により発生された内部クロック信号に置き換える。
【０００４】
クロック信号が欠如した場合、マイクロプロセッサの動作が休止させられる。したがって、内部クロック回路又はマイクロプロセッサをリセットしマイクロコンピュータの出力をオフとするリセット回路などの追加のハードウェアが必要となる。これにより、電子回路装置の構成の複雑さが増す。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
主として本発明の目的は、複雑さを軽減した電子回路装置を提供することである。
【課題を解決するための手段】
【０００６】
このため、本発明は、冒頭の段落に規定されたようなものであって請求項１の特徴事項の特徴により特徴付けられる電子回路装置を提供する。
【０００７】
非同期式プロセッサを有する電子回路装置を提供することにより、プロセッサの動作のためにクロック信号の存在を要しない。したがって、この非同期式プロセッサは、エラー信号の検出により予め規定された状態にその電子回路装置を移行させることができ、これにより、欠陥外部クロックの機能を引き受ける内部クロック回路又は当該電子回路装置をリセットするリセット回路などの追加のハードウェアの必要性が回避される。これにより、電子回路装置の構成の複雑さが軽減される。
【０００８】
非同期式プロセッサ使用の他の利点は、電力消費を減らすことができることである。非同期式プロセッサの動作は、トリガーの掛けられるイベントである。イベントがなければ、プロセッサの状態は変わらないので、電力は消費しない。例えばエラー信号などのトリガーの受信に応答してのみ、動作を開始させ又は継続させるのである。
【０００９】
以下、本発明の上述した点及びその他の目的及び特徴を、添付図面に関連して検討される次の詳細な説明によって詳しく説明する。
【発明を実施するための最良の形態】
【００１０】
添付図面における同じ部分は、同一の参照符号によって示される。
【００１１】
図１は、クロック異常を検出する従来技術の電子回路装置を示している。この電子回路装置１００は、同期式プロセッサ１０１とウォッチドッグタイマ（ＷＤＴ）１０２とを有する。プロセッサ１０１は、クロック発生回路１０３により発生されたクロック信号の制御の下で動作する。ウォッチドッグタイマ１０２は、リセット可能型タイマ、例えばリセッタブルカウンタ又は基準信号を積分するリセッタブル積分器を含む。かかるカウンタ又は積分された基準信号が予め規定された閾値を超える場合、ウォッチドッグタイマは、プロセッサ１０１のリセット入力（RES IN）において受信されるリセット信号を発生し、プロセッサ１０１のリセットを起動する。通常動作時は、プロセッサ１０１は、出力（WDT OUT）にウォッチドッグトリガ信号を周期的に発生する。このウォッチドッグトリガ信号は、タイマをリセットし、これにより、ウォッチドッグタイマ１０２がリセット信号を発生することが回避される。したがって、ウォッチドッグタイマ１０２によって、プロセッサ１０１を再開又はリセットすることができる。すなわちプロセッサ１０１の動作が何らかの理由により、例えば実行中のプログラム内のバグのため、又はプロセッサ内のハードウェアに一時的に停止動作させる外乱のために停止させられた場合、所定の状態に至らしめることができる。リセット信号はまた、クロックが全部又は例えば低すぎる周波数で走ることにより異常が起きた場合に発生される。
【００１２】
電子回路装置１００は、幾つかの短所を有している。例えば、動作を停止させるプロセッサ１０１内の欠陥クロックとエラー状態とを区別することができない。さらに、電子回路装置１００は、クロックが欠陥した場合に追加のハードウェアを必要とし、電子回路装置は、例えばプロセッサ１０１の入出力端子又は端子（ＩＯ）又は図１には示されていない他の電子回路をシャットダウンしなければならない予め規定された状態に持ち込まれなければならない。単にリセット信号をプロセッサ１００に供給することだけでは十分とはならない。何故なら、その動作はクロック信号が存在しない状態で休止させられるからである。
【００１３】
図２は、クロック障害を検出するための従来技術のもう１つの電子回路装置を示している。この電子回路装置２００は、同期式プロセッサ２０１とクロック欠陥検出回路（ＣＬＫ ＦＡＩＬ）２０２とリセット発生回路（ＲＥＳ）２０３とを有する。プロセッサ２０１は、クロック発生回路２０４により発生されたクロック信号の制御の下で動作し、クロック入力（ＣＬＫ ＩＮ）において受信する。プロセッサ２０１はさらに、他の電子回路との通信をなすための１つ以上の入力及び出力を有する。クロック欠陥検出回路２０２は、クロック発生回路２０４により発生したクロック信号を監視する。クロック発生回路２０４が故障した場合は、発生したクロック周波数が低すぎるか又はクロック信号が全く発生されないかの理由によるものであり、エラー信号を発生することになる。このエラー信号は、リセット発生回路２０３により受信され、これに応答してリセット信号を発生し、これが、例えばリセットを生じることにより又は外部入力及び出力をシャットダウンすることにより、予め規定された状態に電子回路装置２００を移行させるために用いられる。これは図２には示されていない。或いは、例えば内部クロック回路により発生された他のクロック信号をプロセッサ２０１及び電子回路装置の他の部分に供給しイネーブルとするようにしてもよい。これは、図２には示されていない。
【００１４】
クロック欠陥検出回路２０２は、図１に示されるウォッチドッグタイマ１０２と同一又は同様のものとすることができる。
【００１５】
電子回路装置１００に優る電子回路装置２００の利点は、欠陥プロセッサから欠陥クロック発生回路を区別することができる点である。但し、電子回路装置が依然として複雑なのは、欠陥クロック状態を取り扱う付加的なハードウェアを必要としているからである。
【００１６】
図３は、クロック異常を検出するための本発明による電子回路装置を示している。本発明による電子回路装置３００は、非同期式プロセッサ３０１及びクロック欠陥検出回路（ＣＬＫ ＦＡＩＬ）３０２を有する。この非同期式プロセッサの動作は、トリガーの掛けられるイベントであるので、クロック信号の存在に依存しない。これは割込入力ＩＮＴと１以上の入力及び出力（ＩＯ）とを有する。クロック欠陥回路３０２は、クロック発生回路３０３により発生されたクロック信号を監視する。その動作は、ウォッチドッグタイマ１０２の動作と同様である。これは、リセット可能型のタイマ、例えばリセッタブルカウンタ又は基準信号を積分するリセッタブル積分器を有するものとしてもよい。カウンタ又は積分された基準信号が予め規定された閾値を超えた場合、クロック欠陥検出回路３０２は、プロセッサ３０１の割込入力（ＩＮＴ）において受信される割込信号を発生し、こにより、図１及び図２に示される既知の電子回路装置による場合のように付加的ハードウェアを必要とすることなく欠陥クロック回路の状態を扱うソフトウェアルーチンの実行を起動する。
【００１７】
かかる電子回路装置の他の利点は、ハードウェアの変更を必要とすることなくソフトウェアルーチンを扱う割り込みを変更することによりその動作を変えることができることである。これにより、電子回路装置３００の柔軟性が増す。何故なら、欠陥クロック発生回路を扱うことに関して異なる要件を有する異なる用途に同じハードウェアが適用可能であるからである。
【００１８】
図４は、電子回路装置を有する集積回路を示している。集積回路４００は、本発明による電子回路装置４５０を有する。電子回路装置４５０は、非同期式プロセッサ４５１及びクロック欠陥検出回路（ＣＬＫ ＦＡＩＬ）４５１を有する。この集積回路はさらに、クロック発生回路４０４及び付加的電子回路装置ＨＷ１の４０１，ＨＷ２の４０２，及びＨＷ３の４０３を有する。
【００１９】
同期プロセッサ４５１は、入力信号を受信する割込入力（ＩＮＴ）を有する。これはさらに、他の電子回路装置ＨＷ１，ＨＷ２及びＨＷ３とのそれぞれの通信のための１つ以上の入力及び／又は出力ＩＯ１，ＩＯ２及びＩＯ３を有する。さらに、例えばシステムプロセッサなどの他の電子回路との通信をなすために１つ以上の出力ＩＯ４を有する。
【００２０】
電子回路装置ＨＷ１は、同期式電子回路であり、クロック信号発生回路４０４により発生したクロック信号の制御の下で動作する。これは、クロック信号を受信するクロック入力ＣＬＫ ＩＮ、プロセッサ４５１との通信のための１つ以上の入力及び／又は出力ＨＷ１のＩＯ１、及び他の電子部との通信のための１つ以上の外部入力及び／又は出力ＨＷ１のＩＯ２を有する。
【００２１】
電子回路装置ＨＷ２は、非同期式であり、それ故その動作のためのクロック信号を必要としない。プロセッサ４５１との通信のために、１つ以上の入力及び／又は出力ＨＷ２のＩＯを有する。
【００２２】
電子回路装置ＨＷ３も非同期式であり、それによりその動作のためのクロック信号を必要としない。プロセッサ４５１との通信のため、１つ以上の入力及び／又は出力ＨＷ３のＩＯを有する。
【００２３】
電子回路装置４００におけるものと同様に、クロック欠陥回路４５２は、欠陥クロックの場合に、プロセッサ４５１の割込入力ＩＮＴにおける割込みを発生することになる。
【００２４】
代表的な用途においては、例えば、パルスの長さ又はパルス間の遅延を定める必要のある入力／出力端子ＨＷ１のＩＯ２を介して他の電子回路との通信を扱うタイムクリティカルな又はリアルタイムのタスクを処理するために、電子回路装置ＨＷ１を用いることができる。かかる用途において、電力消費を削減するために当該回路の一部に対し非同期式電子部を用いることは有利となる可能性がある。関連することが何も起きなければ、起動されるイベントはなく、非同期式電子部の状態が変わらない。したがって、非同期式電子部は電力を消費しない。同時に、同期式電子部は、タイムクリティカルな又はリアルタイムのタスクを行うように稼働されたままである。必要に応じて、同期式電子部ＨＷ１は、プロセッサ４５１との通信を始動することができ、これにより、プロセッサ４５１が起動されて、他の非同期式電子部ＨＷ２及び／又はＨＷ３に絡む可能性もある必要な動作を実行するイベントが形成される。
【００２５】
同様に、クロック発生回路の欠陥も、プロセッサが起動されるイベントを生じさせることになる。例えば、クロック発生回路をリセットし若しくはＨＷ１の外部入力／出力端子ＨＷ１のＩＯ２をシャットダウンし、又はその自己の入力／出力端子ＩＯ４を介して他の電子部に対する信号伝達異常動作を行うことにより応答するようにしてもよい。
【００２６】
完全に同期化した状況においては、エネルギを保持するため又は電力消費を減らすために稼働状態にする必要のない部分をシャットダウンするために、付加的な方策が必要となっていたものである。他方、完全に非同期の状況ではタイムクリティカルな又はリアルタイムのタスクを行う可能性はない。
【００２７】
図５は、本発明による電子回路装置を有するバス局を有するバスシステムを示している。バスシステム５００は、バス局５０１及び他のバス局５１１，５１２及び５１３を有する。このバス局は、バス５２０を介して互いに通信するように構成されている。バス局５０１は、集積回路４００及び他のハードウェア５０２を有する。他のハードウェアは、例えばバス局５０１のシステムプロセッサとすることができる。バスシステム５００は、例えば自動車用途に用いられるようなＬＩＮバスシステムとすることができる。このようなシステムにおいてエネルギの節約は非常に重要である。何故なら、車の原動機がオフとなってしまうと、全ての電子部を当該バッテリによって動作しなければならなくなるからである。同時に、当該バスシステムの動作は、リアルタイムである必要がある。これは、或る応答時間が保証される必要があるからである。
【００２８】
要約すると、本発明は、クロック発生回路により発生されたクロック信号を受信しクロック信号の欠如によりエラー信号を発生するように構成されたクロック欠陥回路を有する電子回路装置に関する。この電子回路装置はさらに、割込入力における当該エラー信号を受信し、割込ルーチンを実行することにより当該割込入力におけるエラー信号の検出で当該電子回路装置を予め規定された状態に移行させるように構成された非同期式プロセッサを有する。
【００２９】
ここで述べた本発明の実施例は、例証のためであり限定的な意味はない。当業者であれば、付随の請求項に記載の本発明の範囲から逸脱することなく、これら実施例に種々の改変を行うことは可能である。
【００３０】
例えば、図３、図４及び図５に関連して説明した実施例では、メモリにソフトウェアとして記憶された命令を実行するマイクロプロセッサ又はマイクロコントローラとすることができる。或いは、例えば状態マシンにおける場合のように、当該命令をプロセッサ自身においてハードコードされるようにしてもよい。
【００３１】
さらに、図３及び図４の実施例において示したクロック発生回路は、電子回路装置３００及び４５０の一部ではない。或いは、これらは、電子回路装置に含まれるようにすることができる。
【００３２】
また、図４の実施例は、集積回路の形態で示されているが、種々の部分としての、電子回路装置４５０、他の電子回路装置４０１，４０２及び４０３、並びにクロック発生回路４０４は、個別の集積回路として実現可能であるとともに、装置４００全体がそれらを互いに接続するための相互接続部を持つ印刷回路基板上に当該種々の部分を配置することにより実現されることは明らかとなる。
【図面の簡単な説明】
【００３３】
【図１】クロック異常を検出する従来技術の電子回路装置を示す図。
【図２】クロック異常を検出する従来技術の他の電子回路装置を示す図。
【図３】クロック異常を検出する本発明による電子回路装置を示す図。
【図４】電子回路装置を有する集積回路を示す図。
【図５】本発明による電子回路装置を有するバス局を有するバスシステムを示す図。
【図１】
2007525760.tif 000003
【図２】
2007525760.tif 000004
【図３】
2007525760.tif 000005
【図４】
2007525760.tif 000006
【図５】
2007525760.tif 000007
【国際調査報告】
2007525760.tif 000008
2007525760.tif 000009
2007525760.tif 000010
2007525760.tif 000011
2007525760.tif 000012