(57)【要約】位相検出器及び位相検出方法を提供する。検出器140は基板と、基板上に製造されたインパルス発生器160と、発生器に結合されて動作する基板上に配置されたサンプリング回路180とを含んでいる。最良モードでは、インパルス発生器とサンプリング回路は接地されたスロットライン技術と同一平面導波体技術を使用して、基板上に製造される。さらに特別な実施形態では、発生器はステップリカバリダイオード162を有するスロットラインインパルス発生器である。この実施形態では、インパルス発生器160はさらにその入力ポートで同一平面導波体とスロットラインとの転移を、その出力ポートでスロットラインと同一平面導波体との転移を含んでいる。さらに、実施形態では、サンプリング回路180はさらにスロットラインハイブリッドＴ接合182を含んでいる。サンプリング回路はさらにハイブリッドＴ接合に結合された位相ブリッジ184と、接地されたスロットライン結合遅延装置186を含んでいる。特別な実施形態ではサンプリング回路は同一平面導波体から結合されたスロットラインまでの広帯域転移も含んでいる。【選択図】図２
2007526728.tif 000002
【特許請求の範囲】
【請求項１】
基板（164）と、
基板（164）上に形成されたインパルス発生器（160）と、
このインパルス発生器（160）に結合されて動作する基板（164）上に配置されたサンプリング回路（180）とを具備している位相検出器（100）。
【請求項２】
基板（164）は多層のアルミナ構造である請求項１記載の位相検出器。
【請求項３】
インパルス発生器（160）とサンプリング回路（180）は接地されたスロットライン技術を使用して、基板（164）上に形成されている請求項１記載の位相検出器。
【請求項４】
インパルス発生器（160）とサンプリング回路（180）は接地された同一平面導波体技術を使用して、基板上に形成されている請求項１記載の位相検出器。
【請求項５】
インパルス発生器（160）はスロットラインインパルス発生器である請求項１記載の位相検出器。
【請求項６】
インパルス発生器（160）はステップリカバリダイオード（162）を含んでいる請求項５記載の位相検出器。
【請求項７】
インパルス発生器（160）はさらにその入力ポートにおいて同一平面導波体とスロットラインとの間の転移部を含んでいる請求項６記載の位相検出器。
【請求項８】
インパルス発生器（160）はさらにその出力ポートにおいてスロットラインから同一平面導波体への構造を含んでいる請求項７記載の位相検出器。
【請求項９】
サンプリング回路（180）はスロットラインハイブリッドＴ接合（182）を含んでいる請求項１記載の位相検出器。
【請求項１０】
前記ハイブリッドＴ接合（182）は超広帯域幅の接地されたスロットラインハイブリッドＴ接合である請求項９記載の位相検出器。
【請求項１１】
前記ハイブリッドＴ接合（182）はインパルス発生器（160）に結合されている請求項９記載の位相検出器。
【請求項１２】
サンプリング回路（180）はハイブリッドＴ接合（182）に結合された位相ブリッジ（184）を含んでいる請求項１１記載の位相検出器。
【請求項１３】
サンプリング回路（180）はスロットライン結合遅延線（186）を含んでいる請求項１２記載の位相検出器。
【請求項１４】
結合された遅延線（186）は接地されたスロットライン遅延線である請求項１３記載の位相検出器。
【請求項１５】
サンプリング回路（180）はさらに同一平面導波体から結合されたスロットラインへの広帯域転移部を含んでいる請求項１３記載の位相検出器。
【請求項１６】
さらに、サンプリング回路（180）に結合されているビデオ増幅器（190）を含んでいる請求項１記載の位相検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気および電子回路およびシステムに関し、特に低調波サンプリング位相検出器に関する。
【背景技術】
【０００２】
低調波（サブハーモニック）サンプリング位相検出器またはサンプリング回路は商用および防衛用の両者で使用されている。典型的な商用の応用は周波数のカウント、ネットワーク解析、サンプリングオシロスコープにおける高い周波数の波形の観察を含んでいる。典型的な防衛用では位相ロックループは、プログラム可能な高調波位相比較器（ＰＨＰＣ）ＭＩＣ（マイクロ波集積回路）の心臓部としてＦＡ−１８、Ｆ１５及びその他の類似の航空機上のプラットフォームの励起ユニットに含まれている。このＰＨＰＣ  ＭＩＣはレーダシステム内の励起装置の一部である周波数可変マイクロ波基準（ＦＡＭＲ）ユニットの臨界的なユニットである。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
残念ながら、通常の低調波サンプリング位相検出器は帯域幅が非常に限定されているため、多数の現在の応用の要求を満たすことができない。さらに、通常の低調波サンプリング位相検出器はバランの使用を必要とし、それ故、多くの現在の応用で、非常に大きくかさばりがちになる。さらに、通常の低調波サンプリング位相検出器の全体的な性能は効率、パワー消費、信頼性、部品数、生産能力、集積の容易さに関して不適切になりがちである。
【０００４】
それ故、効率、パワー消費、信頼性、部品数、生産能力、集積の容易さに関して改良された性能を提供する広い動作帯域幅を有するさらに小型でコンパクトな低調波サンプリング位相検出器が技術で必要とされている。
【課題を解決するための手段】
【０００５】
この技術的な必要性は本発明の位相検出器および位相検出方法により解決される。一般的に、本発明の検出器は基板と、基板上に形成されたインパルス発生器と、発生器に結合されて動作し、基板上に配置されているサンプリング回路とを含んでいる。
【０００６】
最良のモードでは、インパルス発生器とサンプリング回路は接地されたスロットライン技術と同一平面導波体技術を使用して、基板上に製造される。さらに、特定の実施形態では、発生器はステップリカバリダイオードを有するスロットラインインパルス発生器である。この実施形態では、インパルス発生器はさらにその入力ポートにおける同一平面導波体とスロットラインとの転移と、その出力ポートにおけるスロットラインと同一平面導波体との転移とを含んでいる。本発明のインパルス発生器は小型の広帯域サンプリング位相検出器の設計に最も有用な固有の振幅および位相差分特性を有する。
【０００７】
示された実施形態では、サンプリング回路はさらにスロットラインハイブリッドＴ接合を含んでいる。本発明の教示によれば、その接合は超広帯域幅の接地されたスロットラインハイブリッドＴ接合である。サンプリング回路はさらにハイブリッドＴ接合に結合された位相ブリッジと、接地されたスロットライン結合遅延装置を含んでいる。特定の実施形態では、サンプリング回路は同一平面導波体から、結合されたスロットラインまでの広帯域転移も含んでいる。好ましくは基板は多層のアルミナ構造である。ビデオ増幅器はサンプリング回路に結合されている。
【０００８】
プログラム可能なサンプリング位相検出器についても開示されている。本発明のプログラム可能なサンプリング位相検出器は位相検出器と、この位相検出器の入力に結合されているパワー増幅器と、位相検出器の出力に結合されているアナログデジタル変換器と、アナログデジタル変換器に結合されているプロセッサと、プロセッサ及び増幅器に結合されているデジタルアナログ変換器とを含んでいる。
【発明を実施するための最良の形態】
【０００９】
示された実施形態及び例示的な応用を添付図面を参照にして説明し、本発明の有効な教示を説明する。
【００１０】
ここで、本発明を特定の応用の例示的な実施形態を参照して説明するが、本発明はそれに限定されないことを理解すべきである。当業者はその技術的範囲内および本発明が非常に有用である付加的な分野において付加的な変形、応用、実施形態を認識するであろう。
【００１１】
図１は通常の教示に従って構成された低調波サンプリング位相検出器の機能ブロック図である。通常の位相検出器10は基準増幅器12とサンプリング位相検出器14とを含んでいる。サンプリング位相検出器14はステップリカバリダイオード（ＳＲＤ）16、位相ブリッジ18、およびビデオ増幅器20を含んでいる。
【００１２】
通常、一般的な低調波サンプリング位相検出器10は局部発振器（ＬＯ）ポートを介して基準周波数（例えば９３．１ＭＨｚ）のレートでＲＦポートから電圧制御された発振器（ＶＣＯ）信号のサンプルを取ることによりサンプラとして機能する。ステップリカバリダイオード16は平衡された伝送ラインを横切って配置される。入力基準信号はステップリカバリダイオード16をトリガーするレベルまで増幅される。発生されたインパルス列は次に位相ブリッジ18をゲート制御し、位相ブリッジ18はビデオバンド（ＩＦ）出力を発生するためにＶＣＯ信号をサンプルするサンプリングウィンドウを生成する。結果的なビデオ出力周波数はＶＣＯ出力信号と、基準（ＬＯ）の幾つかの高調波との差である。基準の倍数とＲＦ入力とが周波数において同一であるとき、ゼロビートがビデオ増幅器20を介してビデオ（ＩＦ）出力で生じる。このことは基準信号がサンプル毎にＲＦ信号の正確に同一の部分においてＲＦ信号をサンプルしていることを示している。サンプリング位相検出器からの最高のビデオ出力周波数は基準周波数の半分（例えば４６．５５ＭＨｚ）である。この周波数はＲＦが正確に基準の高調波の中間であるときに生じる。
【００１３】
前述したように、通常のサンプリング位相検出器10の現在及び将来の応用に関する典型的な欠点には次のものが含まれている。  
１．限定された帯域幅（２−３ＧＨｚの帯域幅）；
２．大きいフットプリント（２．０”×０．７”）；
３．サンプリングダイオードブリッジを不適切に動作させ、それぞれのＲＣネットワークでの不均等な電荷蓄積を導く不均一なストローブ（パルス）を発生する次善のバラン性能；
４．位相雑音の劣化を導くＬＯとＲＦ／ＩＦポート間の貧弱なＲＦ隔離；
５．（典型的に２２ものディスクリートなコンポーネントと多数のワイヤ結合を必要とする）回路の複雑性；
６．先の限定による高価格および低い製造率。
【００１４】
図２は本発明の教示の例示的な実施形態により構成される広帯域低調波サンプリング位相検出器を示すブロック図である。本発明のサンプリング位相検出器は広帯域スロットラインからＣＰＷへの転移と共に、スロットライン、結合されたスロットライン、ハイブリッドＴスロットラインの特有の平衡された特性を利用することによるプレーナ技術に基づいている。本発明の位相検出器は幾つかのプレーナ集積コンポーネントを含んでおり、このコンポーネントは超広帯域幅の接地されたスロットラインハイブリッドＴ接合（バラン）、位相ブリッジ、結合され接地されたスロットライン遅延装置（インパルスシャープナー）と、ＣＰＷから結合されたスロットラインまでの広帯域接地転移を含んでいる。同一平面及びスロットライン導波体は技術で知られている。2003年４月29日に提出されたReza Tayani、Kenneth、A. Essenwanger（代理人番号PD-01W172）の米国特許出願第10/425,263号明細書（発明の名称“Compact Broadband Balun”）を参照されたい。この教示はここで参考文献として含まれている。
【００１５】
したがって、スロットラインインパルス発生器160、サンプリング回路180、ビデオ増幅器190を有する位相検出器140が図２に示されている。インパルス発生器160とサンプリング回路180は接地されたスロットライン及び接地された同一平面導波体（ＧＣＰＷ）ライン技術を使用して多層アルミナ基板（図示せず）上に形成される。
【００１６】
したがって、本発明の位相検出器の重要な素子は接地されたスロットライン／ＣＰＷ中間インパルス発生器160と、スロットライン／ＣＰＷ中間サンプリング回路180とを含んでいる。サンプリング回路180は超広帯域幅のハイブリッドＴ接合（バラン）182、位相ブリッジ184、結合されたスロットライン遅延装置（インパルスシャープナー）186、およびＣＰＷから結合されたスロットラインへの広帯域転移部からなる。結合された回路の機能は、カッドショットキーダイオードをゲート制御（オン／オフ切換え）し、基準周波数のレートでＲＦ信号をサンプリングための２つの差インパルスを生成することである。
【００１７】
ビデオ増幅器190は通常の教示にしたがって含まれる。
【００１８】
好ましい実施形態では、スロットラインインパルス発生器160はナノメートル以下の差分インパルスを生成するためにステップリカバリダイオード（ＳＲＤ）を使用する。優れた広帯域同一平面導波体（ＣＰＷ）からスロットラインへの転移（入力ポート）、およびスロットラインからＣＰＷ（出力ポート）への転移は最小のリンギングおよびパルス間歪みでシャープなインパルスを維持するために含まれた。
【００１９】
差スロットラインインパルス発生器160の重要な素子はスロットラインＴ接合と、その関連する広帯域転移部である。このような小型の装置は超広帯域（ＤＣ−２０  ＧＨｚ）のバランとして作用する。スロットラインＴ接合は特有のフィールドパターン特性を有する。即ち、パワーがそのアーム（１）に与えられるとき、これは他の２つのアームで等しい振幅の２つの差（逆位相）信号を発生するために差分割器として作用する。図３に示されているように、ＳＲＤダイオードはスロットラインＴ接合の入力アーム（アーム１）に配置される。このバランの超広帯域特性のために、ＳＲＤパルスの保全性は維持される。
【００２０】
図３は、本発明の教示の例示的な実施形態に従って構成されたスロットラインインパルス発生器およびハイブリッドＴ接合の概略図である。発生器160は基板164上に取り付けられたステップリカバリダイオード162表面を含んでいる。ＳＲＤ162はＣＰＷ／スロット転移部に近接して取り付けられている。即ち、ＳＲＤは一方の方向において接地された同一平面導波体金属層166に面し、他方の方向における接地されたスロットライン金属層に面している。ハイブリッドＴ接合は182において示されている。
【００２１】
図４は図３に示されているインパルス発生器の等価回路図である。例示的な実施形態では、ＳＲＤ162は（例えば９３．１ＭＨｚの）基準信号ソース161により励起される。基準信号はＳＲＤ162の接合キャパシタンスを基準信号の各サイクル期間中に充電及び放電させる。ＳＲＤダイオードの放電は３０−１００ピコ秒の範囲の継続期間のシャープなパルスを発生するスナップ動作である。このパルスは平衡されたスロットラインにおいてスロットラインハイブリッドＴ接合182の方向に伝播し、その後Ｔ接合の各アーム168、169に沿って２つの差パルスとして伝播する。
【００２２】
本発明の教示にしたがって、スロットラインインパルス発生器160は自己バイアスされた状態下で動作し、それ故図３に示されているようにただ１つのコンポーネントであるＳＲＤしか必要としないことに注意すると興味深い。
【００２３】
図５は本発明の位相検出器のハイブリッドＴ接合と位相ブリッジの例示的な構成のレイアウトを示す図である。
【００２４】
図６は図５の位相ブリッジの等価回路図である。図５及び６に示されているように、位相ブリッジ184は２つの同一の部分181と183とを含んでいる。各部分181と183は、２つの並列なショットキーサンプリングダイオードＤ１およびＤ２ならびにＤ３およびＤ４、保持キャパシタＣ１およびＣ２と、終端抵抗Ｒｔｅｒｍ１およびＲｔｅｒｍ２とを有しており、それぞれハイブリッドＴ接合スロットラインを横切って取り付けられている。スロットラインハイブリッド接合182はインパルス発生器160の出力を２つの平衡されたパルスへ変換し、それは平衡された単一及び結合されたスロットラインの原理に基づいて動作する。それ故、ハイブリッド接合から出た後、インパルスは極性が反対で振幅が等しい２つの平衡されたパルスＰ１およびＰ２として伝播する。
【００２５】
図６に示されているサンプリング位相ブリッジの２つの部分はそれぞれＬＯポート（基準信号ポート）に関して直列に、ＲＦおよびＩＦポート130、131に関してそれぞれ並列に現れている。これは直列のＴ接合の特性を有するＥ平面スロットラインＴ接合の固有の特性によるものであり、ここでは２つのアームの電界が振幅において等しいが、接合から等距離の地点で逆位相である。
【００２６】
また、図６に示されているように、ＩＦ  ＲＣネットワークはＬＯポートにおける基準信号の半分よりも少ない３ｄＢカットオフ周波数を有するＩＦローパスフィルタとして動作するように設計されている。サンプリング位相ブリッジをゲート制御する平衡されたパルスは平衡スロットラインモードで伝播し、ＲＦおよびＩＦ信号は不平衡の接地されたＣＰＷモードで伝播することに注意すべきである。これによりＬＯ／ＲＦとＬＯ／ＩＦポートとは本質的に隔離される。
【００２７】
図７は本発明にしたがって構成された集積された広帯域サンプリング位相検出器の例示的な構成のレイアウトを示す図である。
【００２８】
図８は完全に製造され、ビデオ増幅器およびその関連するバイアス回路と共に集積されたときの実際の装置の例示的な構成を示している。
【００２９】
サンプリング回路180の帯域幅は最も重要な設計パラメータの１つであり、ショットキーダイオードをゲート制御するためにインパルス発生器により発生される差パルスの継続時間と完全性により大きく影響される。スロットラインの長さを調節すると、伝播する波を反射する。反射された波は伝播する波と干渉し、パルスをシャープにする。したがって、結合されたスロットライン（186）の長さの調節によって、パルスはシャープにされ、帯域幅は広くされる。
【００３０】
通常、サンプリング回路（またはサンプリングヘッド）帯域幅の正確な評価は、これがゲート制御の継続時間と、パルス立上り時間と、反射と、分散のような高周波数効果とを含む幾つかの要因および相互依存性により影響されるため、複雑化される。しかしながら、近似的な帯域幅は次式のように決定されることができる。  
ＢＷ〜３５０／Ｔｇ（ＧＨｚ）  
ここでＴｇはピコ秒（ｐｓ）によるゲート制御の継続時間である。
【００３１】
例えば、例示的な構成では、ＳＲＤ162は時間３０乃至１００ｐｓの公称上の転移時間を有している。約２０ＧＨｚを超える動作のサンプリング帯域幅を増加させる強化するために、結合ワイヤが２つの結合されたスロットライン（遅延線セクション）を横切って使用されて入来するパルスに対する短絡回路を提供している。反射されたパルスはある時間後にハイブリッド接合に到着し、それぞれ更に短い継続時間のパルスを形成するために他の入射パルスと結合されることができる。ハイブリッドＴ接合における反射されたパルスの幅は短絡された遅延線を通る伝播時間により設定される。
【００３２】
［スマートサンプリング位相検出器］  
回路、即ちパワー増幅器内で発生されたスプリアス信号または任意の発振を検出し感知するために、集積されたスマート位相検出器チップが必要とされる。このようなチップは任意の不所望なスプリアス信号を自己評価し、検出し、除去することができ、それによって増幅器の出力性能の信号の完全性を確実にする。
【００３３】
図９は本発明の教示にしたがったプログラム可能な低調波位相検出器の例示的な構造を示している。減衰器285が図示されていないＲＦポートと位相ブリッジ284との間に設けられている点を除いては、プログラム可能な構造200は通常の教示にしたがって構成されたサンプリングヘッド280を含んでいる。ビデオ検出器292はビデオ増幅器290の出力を検出する。ビデオ検出器292の出力はアナログデジタル（Ａ／Ｄ）変換器210によりデジタル化され、デジタル信号プロセッサ（ＤＳＰ）212へ入力される。当業者は本発明の教示の範囲を逸脱せずに、ＤＳＰが汎用のマイクロプロセッサ、ディスクリートな論理装置またはその他の適切なプロセッサによって置換されることができることを認識するであろう。ＤＳＰ212はサンプリングヘッドの出力を解析し、デジタルアナログ変換器214を介してエラー信号をパワー増幅器230へ提供する。このエラー信号は増幅され、減衰器285を介してサンプリング回路280へ入力される。したがって図９の構造は通常の設計のサンプリング回路の温度補償を行うのに良好に適合している。
【００３４】
最良のモードおよび最も一般的な場合には、プログラム可能な位相検出器が前述の図２乃至７で示されている本発明の位相検出器によって構成される。
【００３５】
以上、本発明を特定の応用の特定の実施形態を参照にしてここで説明した。本発明の位相検出器はコンピュータ補助（ＣＡＤ）設計、電磁（ＥＭ）シミュレーション、時間及び周波数ドメイン解析を用いて、通常の方法で製造されることができる。当業者は付加的な変形、応用、実施形態をその技術的範囲内で認識するであろう。例えば本発明の教示はＳｉＧｅ  ＢＩＣＭＯＳまたはＣＭＯＳ技術のいずれかを用いて、高度に集積された均一のチップに構成されることができるが、本発明はそれに限定されない。本発明の教示はその技術的範囲を逸脱せずに他の技術で実行されることができる。
【００３６】
それ故、特許請求の範囲によって本発明の技術的範囲内の任意の、及び全てのこのような応用、変形、実施形態がカバーされることを意図している。
【図面の簡単な説明】
【００３７】
【図１】通常の教示に従って構成された低調波サンプリング位相検出器の機能的ブロック図。
【図２】広帯域低調波サンプリング位相検出器を示すブロック図。
【図３】入力ポートと出力ポートにおけるＣＰＷとスロットラインの転移を有するスロットラインインパルス発生器とスロットラインハイブリッドＴ接合の概略図。
【図４】図３に示されているインパルス発生器の等価回路図。
【図５】本発明の位相検出器のハイブリッドＴ接合と位相ブリッジの例示的な構成のレイアウト図。
【図６】図５の位相ブリッジの等価回路図。
【図７】完全に集積された広帯域サンプリング位相検出器の例示的な構成のレイアウト図。
【図８】アルミナ基板を使用して完全に製造された広帯域サンプリング位相検出器の概略図。
【図９】スマートサンプリング位相検出器のブロック図。
【図１】
2007526728.tif 000003
【図２】
2007526728.tif 000004
【図３】
2007526728.tif 000005
【図４】
2007526728.tif 000006
【図５】
2007526728.tif 000007
【図６】
2007526728.tif 000008
【図７】
2007526728.tif 000009
【図８】
2007526728.tif 000010
【図９】
2007526728.tif 000011
【国際調査報告】
2007526728.tif 000012
2007526728.tif 000013