(57)【要約】半導体装置（１０）は、ワイヤボンディングのために周囲に多数のボンド・パッド（２４）を有する。半導体装置（１０）は、モジュール（１２）およびその他の回路を有するが、モジュール（１２）は検査のために他の回路よりも遥かに長い時間を必要とする。比較的少数のボンド・パッド（２０）、モジュール・ボンド・パッド（２０）が、少なくとも部分的に、内蔵自己検査（ＢＩＳＴ）（１６）回路を有する半導体装置によるモジュール検査のために必要である。これらのモジュール・ボンド・パッド（２２）の機能性は、半導体装置（１０）の上面上および内部に二重化されており、モジュール検査パッド（２２）は周辺のボンド・パッド（２４）よりも遥かに大きい。検査のために大きなパッド（２２）を有することにより、プローブ・ニードルを長くすることができ、したがって並行検査機能が向上する。機能性の二重化は、モジュール・ボンド・パッド（２０）およびモジュール検査パッド（２２）が互いに短絡しなくてよいように、検査パッド・インターフェースを介して達成する。
2007501522.tif 000002
【特許請求の範囲】
【請求項１】
集積回路であって、
ダイ内に形成され、かつ所定の機能を実行するように構成されたアクティブ回路の機能ブロックと、
前記ダイの上面の一部を覆うパシベーション層と、
実質的に前記ダイの中央領域内に配置された検査プローブを受ける検査パッド構造であって、前記パシベーション層上にはなく直接に前記機能ブロックに到達する第１部分と、前記パシベーション層上にあり前記機能ブロックの検査の間に触針されているように構成された第２部分とを含む検査パッド構造と、
を備える集積回路。
【請求項２】
請求項１に記載の集積回路であって、更に、
前記ダイの周囲に沿った複数のボンド・パッドと、
前記検査パッド構造の前記第１部分のために、前記パシベーション層を貫通して形成されたビアと、
を備える集積回路。
【請求項３】
請求項２に記載の集積回路において、前記ボンド・パッドは、少なくとも２組の信号のために構成されており、第１組の信号は、前記周辺領域上の金属層パッドと共に用いるためにのみ設けられ、第２組の信号は、前記周辺領域上の金属層パッドおよび前記検査パッド構造の双方と共に用いるために設けられ、前記第２組の信号が、前記機能ブロックの検査を行うのに十分である、集積回路。
【請求項４】
請求項２に記載の集積回路において、前記ビアは多数のビアを含み、該多数のビアは、前記検査パッド構造の電気的要求毎に構成されている、集積回路。
【請求項５】
請求項２に記載の集積回路において、前記検査パッド構造は、更に、アルミニウム（Ａｌ）キャップと、該アルミニウム・キャップと前記下地のパシベーション層および機能ブロックとの間に配されたバリア層とを含む、集積回路。
【請求項６】
請求項２に記載の集積回路において、前記検査パッド構造は、複数の検査パッドを備え、該複数の検査パッドは、各々、上面域を有し、前記複数のボンド・パッドは、各々、前記検査パッドの上面域よりも実質的に小さい上面を有する、集積回路。
【請求項７】
請求項６に記載の集積回路であって、更に、内蔵自己検査（ＢＩＳＴ）回路を備え、該ＢＩＳＴ回路と共に前記機能ブロックを検査するのに十分な数の検査バッドは、１６以下である、集積回路。
【請求項８】
請求項６に記載の集積回路において、前記検査パッドの数は、前記機能ブロックの所望の検査の関数である、集積回路。
【請求項９】
請求項６に記載の集積回路において、前記検査パッドは、１００μｍ×２００μｍ程度の大きなサイズ、および２００〜２５０μｍの間程度の粗いピッチである、集積回路。
【請求項１０】
請求項６に記載の集積回路において、前記検査パッドは、プローブ用中央領域内に整列されており、前記プローブは、カンチレバー型プローブおよび垂直プローブから成る群から選択された１つを含む、集積回路。
【請求項１１】
請求項１０に記載の集積回路において、更に、前記検査パッドは、１行に整列されている、集積回路。
【請求項１２】
請求項１に記載の集積回路において、前記検査パッド構造は、前記機能ブロックの検査のみのための信号と共に用いるように構成された少なくとも１つの検査パッドを含む、集積回路。
【請求項１３】
請求項１２に記載の集積回路において、前記機能ブロックの検査は、内蔵自己検査（ＢＩＳＴ）、および障害分析検査から成る群から選択された１つに応じて構成されている、集積回路。
【請求項１４】
請求項１３に記載の集積回路において、更に、前記機能ブロックおよび前記検査パッドは、前記集積回路上に集積されたハードウェアおよびソフトウェアのデザイン・フォー・テスト（ＤＦＴ）設計を含む、集積回路。
【請求項１５】
請求項１３に記載の集積回路において、前記内蔵自己検査（ＢＩＳＴ）は、前記機能ブロックの検査のために、最少必要数の検査パッドの使用を可能にする、集積回路。
【請求項１６】
請求項１２に記載の集積回路において、前記機能ブロックの検査のみのための信号は、前記ダイの周辺領域上にある金属層パッドにおいて、それ以外では必要とされない、集積回路。
【請求項１７】
請求項１に記載の集積回路において、前記検査パッド構造は、次のレベルの相互接続とは関連付けられていない、集積回路。
【請求項１８】
請求項１に記載の集積回路において、前記中央領域は、前記ダイのコア領域を表し、Ｉ／Ｏセルの領域および前記ダイの周辺領域上の金属層パッドを除外する、集積回路。
【請求項１９】
請求項１に記載の集積回路において、前記機能ブロックは、システム・オン・チップ（ＳＯＣ）のメモリを含む、集積回路。
【請求項２０】
請求項１９に記載の集積回路において、前記メモリは、フラッシュ、ＤＲＡＭ、ＳＲＡＭ、およびＲＯＭメモリから成る群から選択された１つを含む、集積回路。
【請求項２１】
請求項２０に記載の集積回路において、更に、前記メモリは、２メガバイト程度のフラッシュ・メモリを含む、集積回路。
【請求項２２】
請求項１に記載の集積回路において、前記機能ブロックは、システム・オン・チップ（ＳＯＣ）のロジックを含む、集積回路。
【請求項２３】
請求項１に記載の集積回路において、前記機能ブロックは、多数の機能ブロックの多数のダイ機能性を含む、集積回路。
【請求項２４】
請求項１に記載の集積回路において、前記機能ブロックは、最終金属層の一部を含む、集積回路。
【請求項２５】
請求項２４に記載の集積回路において、前記最終金属層は、銅およびアルミニウムから成る群から選択された１つである、集積回路。
【請求項２６】
集積回路であって、
ダイ内部に形成され、所定の機能を実行するように構成された回路の機能ブロックと、
前記ダイの上面の一部を覆うパシベーション層と、
前記ダイの周辺領域に配され、かつ第１組の機能および第２組の機能のために構成された複数のボンド・パッドであって、前記第１組の機能が前記ボンド・パッド専用である、ボンド・パッドと、
前記パシベーション層の一部の上に位置し、かつ前記ダイの中央領域内部に配された複数の検査パッドであって、前記第２組の機能のためにあり、該第２組の機能が前記機能ブロックの検査のためにある、複数の検査パッドと、
を備える集積回路。
【請求項２７】
請求項２６に記載の集積回路において、前記複数のボンド・パッドの各々は、上面域を有し、前記複数の検査パッドの各々が有する上面域は、前記複数のボンド・パッドの各々の上面域の少なくとも２倍である、集積回路。
【請求項２８】
請求項２６に記載の集積回路において、前記複数のボンド・パッドの各々は、上面域を有し、前記複数の検査パッドの各々が有する上面域は、前記複数のボンド・パッドの各々の上面域の少なくとも約４倍である、集積回路。
【請求項２９】
請求項２６に記載の集積回路において、前記複数の検査パッドは、前記機能ブロックを検査するためには十分である、集積回路。
【請求項３０】
請求項２６に記載の集積回路において、前記検査パッドの各々は、前記パシベーション層内のビアを通じて前記機能ブロックに直接に接続されている、集積回路。
【請求項３１】
請求項２６に記載の集積回路において、前記検査パッドの各々は、前記パシベーション層によって完全に包囲されている、集積回路。
【請求項３２】
請求項２６に記載の集積回路を検査する検査装置であって、
前記集積回路の機能ブロックを検査するテスタと、
前記テスタに結合され、かつプローブ・コンタクトを有するプローブ・カードであって、前記プローブ・コンタクトは、前記テスタによる前記機能ブロックの検査の間に前記集積回路の検査パッド構造に接触するように構成されている、プローブ・カードと、
を備える検査装置。
【請求項３３】
請求項２６に記載の集積回路の検査方法であって、
前記集積回路の機能ブロックを検査するテスタを用意すること、
前記テスタに結合され、かつプローブ・コンタクトを有するプローブ・カードを供給することであって、前記プローブ・コンタクトが、前記テスタによる前記機能ブロックの検査の間に前記集積回路の検査パッド構造に接触するように構成されている、供給すること、
を備える方法。
【請求項３４】
請求項３３に記載の方法において、前記プローブ・コンタクトは、更に、並行検査のために同時にウェハ上の複数の集積回路の検査パッド構造に接触するように構成されており、前記テスタは、更に、前記複数の集積回路の機能ブロックを検査するためにある、方法。
【請求項３５】
請求項３４に記載の方法において、前記プローブ・コンタクトは、同時に少なくとも１６個の集積回路ダイの前記検査パッド構造に接触するように構成されている、方法。
【請求項３６】
請求項３５に記載の方法において、前記プローブ・コンタクトは、カンチレバー型プローブ・コンタクトを含む、方法。
【請求項３７】
集積回路の製造方法であって、
ダイ内部に能動回路の機能ブロックを形成することであって、前記能動回路の機能ブロックは所定の機能を実行するように構成されている、形成すること、
前記ダイの上面の一部を覆うパシベーション層を形成すること、
前記パシベーション層の一部を実質的に覆い、かつ前記ダイの中央領域内に配される検査パッド構造を形成することを備え、前記検査パッド構造を形成することは、前記機能ブロックに直接に到達する前記検査パッド構造の第１部分を形成すること、前記機能ブロックの検査の間に触針されるための前記検査パッド構造の別の部分を形成することを含む、方法。
【請求項３８】
請求項３７に記載の方法であって、更に、
前記ダイの周辺領域に配された金属層パッドを形成することを備え、
前記金属層パッドは、少なくとも２組の信号のために構成され、第１組の信号は、前記周辺領域上の金属層パッドと共に用いるためにのみ設けられ、第２組の信号は、前記周辺領域上の金属層パッドおよび前記検査パッド構造の双方と共に用いるために設けられ、前記第２組の信号が、前記機能ブロックの検査を行うのに十分である、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ化した集積回路に関し、更に特定すれば、ワイヤボンディング用であり、かつ検査用機能ブロックを有する集積回路に関する。
【背景技術】
【０００２】
集積回路の製造において、電気回路を有する半導体ダイを構成部品パッケージ上のピンに接続するために用いるには、ワイヤ・ボンディングが、非常に定評のある方法である。集積回路の製造においては、構成部品の組立を完了する前に、半導体ダイの機能性を検査することが一般的な慣行となっている。「プローブ検査」は、半導体を検査するために用いられるそのような方法の１つであり、ダイ上のパッドを接合するための機械的および電気的インターフェースとして、プローブ・コンタクトを用いる。
【０００３】
検査プローブによる検査を含む検査は、検査を実行するのに要する時間において重要になり得る。この検査時間を最小化することが望ましい。検査時間を短縮可能する１つの方法は、ウェハ上にある多数のダイを同時に検査することである。このダイの並行検査は有効であるが、近年のディープ・サブミクロン(deep sub-micron) 半導体技術の特徴であるボンド・パッド外形の縮小により、一層困難となっている。ボンド・パッド外形の縮小は、小型化したボンド・パッド上に小型化したワイヤ・ボンドを形成し、更にボンド・パッド間を隔てている距離も短縮することを含む。ボンド・パッドの中心間の距離をピッチと呼ぶ。技術の発展に伴ってピッチおよびボンド・パッド・サイズが縮小するに連れて、ロバストな並行プローブ検査に対する課題が増加している。ボンド・パッドが小さい程、プローブ・チップ・ニードルも小さくなければならず、プローブ・カードの製作および維持に課題が生ずる。並行プローブ検査の要望により、カンチレバー型プローブ・ニードルの長さが増大し、このためにボンド・パッドの位置を正確に突き止めることが一層困難となった。多くの長く小さいプローブ・ニードル間で共面性を維持し、ボンド・パッドとの良好な電気的接触を維持することが一層難題となっている。したがって、ボンド・パッドの小型化に向かう動き、およびプローブ・ニードルの延長に向かう動きが相俟って、プローブ・ニードルをボンド・パッド上に適正に配置することの困難さが倍増した。この困難を克服するために開発された１つの技法は、垂直プローブ技術を利用することであるが、これはカンチレバー型プローブ技術よりも費用がかかる技術である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、増々ピッチが狭くなり小型化するボンド・パッド面において、並行検査によって検査するダイの数を増加することを可能にしつつ、なおもプローブ・ニードルを適正に配置し、好ましくは、ダイのサイズに重大な影響を及ぼすことなく、必要な検査を実施することができれば、有益である。
【発明を実施するための最良の形態】
【０００５】
限定ではなく一例として添付図面に本発明を示す。同様の参照番号は同様の要素を示すものとする。
図面における要素は、簡略化および明確化を目的に図示されており、必ずしも同じ拡縮率で描かれている訳ではないことは、当業者には認められよう。例えば、本発明の実施形態の理解を深めるのに役立てるために、図面における要素の一部は、その寸法が他の要素に対して誇張されている場合もある。
【０００６】
本明細書において記載する場合、集積回路は、複数の機能ブロックを有する場合があり、これらをモジュールと呼ぶこともできる。モジュールの例には、不揮発性メモリ（ＮＶＭ：Non-Volatile Memory ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：Static Random Access Memory ）、リード・オンリ・メモリ（ＲＯＭ：Read Only Memory）、および演算装置が含まれる。本発明の一形態では、モジュールを検査する際、内蔵自己検査（ＢＩＳＴ：Built-In Self-Test）回路および外部テスタの組み合わせを用い、周囲にあるボンド・パッドよりも遥かに大きく、ダイの中央にあるモジュール検査パッドを利用する。本発明の別の形態では、ダイ中央にある大きな検査パッドは、集積回路上の多数のモジュールを検査するように、あるいは集積回路全体を検査するように設計されている。モジュールを検査するために必要なパッドのみを、モジュール検査パッドとして設ける。モジュール検査パッドは、パシベーション層の上にあり、通例、パシベーション層内にビアを形成するための開口を通じて、下に位置するモジュール回路と接触する。モジュール検査パッドをパシベーション層上に広げることにより、ビアのサイズには影響を及ぼさず、半導体装置全体のサイズを増大させることなく、モジュール検査パッドの大きさを増大させることができる。大型で粗いピッチの検査パッドにより、カンチレバー型プローブ技術のような実質的に低コストのプローブ技術を利用することができる。カンチレバー型プローブ・ニードルは、比較的長い距離まで延長し、しかも検査パッドとの接触を信頼性高く行うことができるため、多数のダイが半導体ウェハ上にある間に、これらの並行検査が可能となる。これは、図面および以下の説明を参照することによって、より良く理解されよう。
【０００７】
図１に示すのは、モジュール１２、検査パッド・インターフェース１４、内蔵自己検査（ＢＩＳＴ）回路１６、およびロジック１８を備えている半導体装置１０である。同図は、半導体装置１０のこれらの要素１２−１８が相互接続されていることを示す。ロジック１８は、好ましくは、算術演算ロジック・ユニット（ＡＬＵ：Arithmetic Logic Unit ）、およびモジュール１２を動作させるその他の制御回路を含む。ＢＩＳＴ１６は、モジュール１２およびロジック１８上で性能検査を実行するためにある。モジュール１２上で検査を行うには、外部検査回路も必要である。この場合、検査パッド・インターフェース１４は、図２に部分的に示すように、モジュールを外部検査回路に結合し易くする。
【０００８】
図２に示すのは、半導体装置１０の上面図であり、周囲に沿ったモジュール・ボンド・パッド２０、半導体装置の中央に一列になったモジュール検査パッド２２、および周囲に沿った規則的なボンド・パッド２２を示す。モジュール１２は、信号を受け取り、信号を発生する。その一部は、モジュール１２を検査する際に用いられる。これらの検査に用いられる信号を、モジュール検査信号と呼ぶ。これらのモジュール検査信号は、外部に向かってボンド・パッド２０に引き出され、次いで検査パッド・インターフェース１４を通じて、モジュール検査パッド２２に引き出される。この場合、モジュール検査パッド２２は、検査に通常用いられるカンチレバー型プローブ・ニードルに便利なように、１列となっている。モジュール検査パッド２２は、ボンド・パッド２０と同じ機能信号用となっている。モジュール・ボンド・パッド２０は、モジュール検査パッド２２よりも遥かに小さい。モジュール検査パッドは、図２に示すように正方形としたり、あるいはその他のいずれの形状にしたりしてもよい。例えば、短い寸法で整列する場合、モジュール検査パッドは、１００×２００ミクロンで、２５０ミクロン・ピッチだけ離間しているとよい。同様に、ボンド・パッドも正方形またはその他のいずれの形状でもよい。例えば、短い寸法で整列する場合、ボンド・パッドは、５２ミクロン×８２ミクロンで、５５ミクロン・ピッチだけ離間されているとよい。このように、この例では、モジュール検査パッドの上面域は、ボンド・パッドの上面域よりの４倍よりも大きい。このモジュール検査パッド２２と比較した際の、ボンド・パッド２０および２４の寸法の差は、このようなパッド上にプローブ・ニードルを当てる目的では非常に重要である。モジュール検査パッドのサイズ、ピッチ、および配置を最適化することにより、最少の費用で最も円熟したカンチレバー型プローブ技術の使用を確保することができる。検査パッドが２倍大きいだけでも、カンチレバー型プローブ・ニードルを検査パッドに確実に当てるには、大きな利点となる。
【０００９】
図示した例では、４つのモジュール検査パッドがあるだけであるが、通例ではこれよりも多くが必要である。必要な数は、モジュール・アーキテクチャ、モジュールの種類、およびＢＩＳＴ１６が機能する態様の関数となる。一例では、２メガバイトのフラッシュ・モジュールは、１４個のモジュール検査パッドを必要とする。この必要な数は、ＢＩＳＴの形式、モジュール・アーキテクチャ、および実行するモジュール検査の個々の種類によって様々に変わる。必要な数を決定する方法は、モジュール検査では公知である。この種の大きさのメモリのモジュール検査は、一般に、ロジック１８のようなロジックの検査よりも遥かに時間がかかる。したがって、一般に、メモリの並行検査機能を高めると、増々効果が大きくなる。このため、信号の殆どは、周囲に沿ったボンド・パッド２４に引き出されるに過ぎず、モジュール検査を実施するために必要な信号は、外側に向かって、周囲に沿ったモジュール・ボンド・パッド２０、および周囲の内側にあり遥かに大きいモジュール検査パッド２２に引き出される。少数のモジュール検査パッドと、モジュール検査パッドのサイズ、ピッチ、および配置の最適化との組み合わせにより、半導体装置の並行検査のレベルを向上させることが可能となる。
【００１０】
図３に示すのは、半導体１０の断面図であり、検査パッド・インターフェース１４の１つの選択肢を示す。図３に示すのは、半導体基板２６内およびその上に形成されたモジュール１２、図２のモジュール検査ボンド・パッド２２の１つである検査パッド３４、導電層とこの導電層を分離する誘電体層との組み合わせである基板２６上の相互接続層領域２８、相互接続層領域２８上のパシベーション層３６、図２に示したモジュール・ボンド・パッド２０の１つであるボンド・パッド３０、基板２６上のドライバ４７、ドライバ４７をボンド・パッド３０に接続する相互接続部４８、ボンド・パッド３０を露出する開口３８、およびビア４０である。相互接続層領域２８には、４つの金属層がある。金属部分４９および５０が第１金属層内に形成されており、金属部分５１および５２が第２金属層内に形成されており、金属部分４６および５４が第３金属層内に形成されており、部分３２およびモジュール・ボンド・パッド３０が、パシベーション層の前の最後の金属層である、最終金属層内に形成されている。これらの４つの金属層は、相互接続を設けるためにある。これらは例示のために示したのであり、他の半導体装置には、これよりも少ないか、あるいは多い金属相互接続層がある場合もある。例えば、半導体装置１０のような半導体装置では、実際には６つの金属層が用いられている場合もある。
【００１１】
図３に示した簡略化した例では、トランジスタ・レベル２７においてトランジスタのモジュール・アレイがあり、機能信号を有する。この機能信号は、トランジスタ・レベル２７とモジュール・ボンド・パッド３０との間の第１、第３、および第３金属層を介して導かれる。同様に、この機能信号は、モジュール検査パッド３４とトランジスタ・レベル２７との間を、第１、第２、第３、および最終金属層を介して、更にビア４０を通じて導かれる。この場合、ビア４０は、検査パッド・インターフェース１４の一部となる。この図示した実施形態では、検査パッド３４は好ましくはアルミニウムであり、最終金属３２は好ましくは銅である。そのような場合、最終層３２の銅とモジュール検査パッド３４のアルミニウムとの間に界面を設けるために、ビア４０にライニングする、タンタルのようなバリアがあることが好ましい。別の実施形態では、検査パッド３４、金属層、最終層３２、およびバリア金属は、他の導電性材料で形成してもよい。例えば、検査パッド３４を金で製作してもよく、金属層および最終金属３２はアルミニウムまたは金を含んでもよい。また、バリア金属は、異なる隣接した材料間に拡散バリアおよび接着層を形成するためのいずれの材料でもよい。このような拡散およびバリア材料の例には、窒化タンタル、チタン、窒化チタン、ニッケル、タングステン、チタン・タングステン合金、および窒化タンタル・シリコンがある。
【００１２】
したがって、例えば、モジュール検査パッド３４およびモジュール・ボンド・パッド３０をトランジスタ・レベル２７で駆動している場合、モジュール検査パッド３４において得られる機能信号、およびモジュール・ボンド・パッド３０において得られる機能信号は機能的に同一であるが、全く同一ではない。即ち、これらは互いに短絡されず、パッドの機能性が、モジュール・ボンド・パッド３０とモジュール検査パッド３４との間で二重化しているのである。更に、検査パッドは、直接機能回路に接続することも考えられる。何故なら、検査パッドから機能回路への電気接続は、ボンド・パッドを介していないからである。モジュール検査パッドの上面域は、殆どがパシベーション層上に広がっており、したがって、ビアのサイズは影響を受けず、モジュール検査パッドのサイズは、半導体装置全体のサイズを増大させることなく、大きくすることができる。
【００１３】
用いられる検査パッド・インターフェース１４の別の種類を図４に示す。同じ構造的要素には同じ参照番号をそのまま用いている。この図４の場合、機能信号は、異なる経路によって、トランジスタ・レベル２７とモジュール検査パッド３４との間で供給される。この場合、接続点のためにトランジスタ・レベル２７において異なる回路があり、第１、第２および第３金属層を介した異なる経路がある。この種の案は、例えば、モジュール検査パッド３４において機能信号のためにある種の追加回路が必要となるという場合のためにある。これは、例えば、静電放電（ＥＳＤ：Electrostatic Discharge ）回路またはバッファ回路の形態を取ることができる。モジュール検査パッド３４およびモジュール・ボンド・パッド３０における信号の機能的動作は、同一であるが、全く同じ信号ではない。回路を追加すると、半導体装置のサイズが大きくなる可能性がある。モジュール検査パッドは検査専用に用いられ、次のレベルの相互接続は不要であるので、モジュール検査パッド用のＥＳＤまたは駆動回路は、図２における周囲に沿った規則的なボンド・パッド２４およびモジュール・ボンド・パッド２０のそれよりも遥かに単純でしかも小さい。したがって、モジュール検査パッド３４における機能信号のために必要な追加回路によるダイ・サイズに対する影響は最小である。更に、モジュール検査パッドの上面域は、殆どがパシベーション層上に広がっている。したがって、ビアのサイズは影響を受けず、モジュール検査パッドのサイズは半導体装置全体のサイズを増大させることなく、大きくすることができる。
【００１４】
図５に示すのは、テスタ１１０、プローブ１１２、プローブ・セグメント１１４、および半導体ダイ１０が位置するウェハ１１６である。この図示の実施形態では、プローブ・セグメント１１４は、ウェハ１１６のダイの行に沿って接続を設けるために必要なプローブ・ニードルを有する。ウェハ１１６は、上昇してプローブ１１２と嵌合し、物理的に接続され、これによって電気的な接続がなされ、機能信号がテスタ１１０とウェハ１１６のダイとの間を通過できるようなる。プローブ１１２は、１行内にある多数のダイのモジュールを並行に検査するためにあり、半導体装置１０のようなダイ上にあるモジュール検査パッドが比較的長いので、このような検査のためにダイに適正に接触することができる、比較的長いプローブ・ニードルによって行われる。ウェハ１１６のダイの全てのモジュールを並行に検査できなくても、その大多数は検査できる。例えば、各行に４つのダイがあり、比較的大きなモジュール検査パッド上で信頼性高く接触させれば、４つの行を検査することができる。このような場合、１６個のダイが並行に検査される。
【００１５】
以上の明細書では、具体的な実施形態を参照しながら本発明について説明した。しかしながら、特許請求の範囲に明記されている本発明の範囲から逸脱することなく、種々の修正や変更が可能であることを当業者は認めよう。例えば、モジュール以外にも、余分な時間量を必要とし得る別の機能形式があり、当該機能形式のブロックを検査するために大型の検査パッドを導入することにより、ダイの内側に適切に導かれるようになる。したがって、明細書および図面は、限定的な意味ではなく、例示的な意味で解釈することとし、このような修正は全て本発明の範囲に含まれるものとする。
【００１６】
以上では、利点、その他の便益、および問題に対する解決手段について、具体的な実施形態に関して説明した。しかしながら、効果、利点、問題に対する解法、およびかかる効果、利点、または解法をも生じさせる、あるいは一層顕著にすることができるあらゆる要素（複数の要素）は、いずれのまたは全ての請求項の重要な、必要な、あるいは本質的な特徴または要素として解釈しないこととする。本明細書で用いる場合、そして添付した特許請求の範囲では、「備える」、「備えている」、またはそのいずれの変形も、非排他的包含を含むことを意図しており、要素のリストを備えているプロセス、方法、物品、または装置が、これらの要素のみを含むのではなく、明示的にリストされていない、あるいはかかるプロセス、方法、物品、または装置に固有のその他の要素を含み得るものとする。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態による集積回路の機能ブロック図。
【図２】図１の集積回路の簡略上面図。
【図３】図１の集積回路の一部の断面図。
【図４】図１のパッケージ化した集積回路の別の部分の断面図。
【図５】半導体ウェハ上にある間に複数の図１の集積回路を検査するのに用いられる検査装置。
【図１】
2007501522.tif 000003
【図２】
2007501522.tif 000004
【図３】
2007501522.tif 000005
【図４】
2007501522.tif 000006
【図５】
2007501522.tif 000007
【国際調査報告】
2007501522.tif 000008