(57)【要約】【課題】各集積回路を試験する場合に試験機の各接続チャネル数を低減できて、エラーの発生や、コストを抑制できる集積回路、試験システムおよび試験方法を提供する。【解決手段】エラーデータが試験モードに応じて読み出され、上記エラーデータを、第１および第２データ出力部を介してそれぞれ出力できる集積回路を設ける。集積回路に試験回路を、第１読み込み命令が印加されるとき、エラーデータを第１データ出力部に出力し、第２データ出力部を高インピーダンスに切り替え、第２読み込み命令が印加されるとき、エラーデータを第２データ出力部に出力し、第１データ出力部を高インピーダンスに切り替えるように設ける。
2007514254.tif 000002
【特許請求の範囲】
【請求項１】
試験回路を備え、この試験回路によって、エラーデータが試験モードに応じて読み出され、上記エラーデータを、第１および第２データ出力部（ＤＱ０〜ＤＱ３）を介して出力することができ、上記集積回路（１０）にアドレスおよび読み込み命令を印加することにより、上記アドレスに関連付けられた上記エラーデータを、上記各データ出力部の１つを介して読み出すことができる集積回路（１０）において、
上記試験回路は、
第１読み込み命令が印加されるとき、上記エラーデータを上記第１データ出力部に出力し、上記第２データ出力部を高インピーダンスに切り替え、
第２読み込み命令が印加されるとき、上記エラーデータを上記第２データ出力部に出力し、上記第１データ出力部を高インピーダンスに切り替えるように構成されていることを特徴とする集積回路。
【請求項２】
上記データ出力部（ＤＱ０〜ＤＱ３）毎に、駆動回路（２０）がそれぞれ設けられており、
上記駆動回路を高インピーダンスに、および、上記駆動回路（２０）に印加された上記エラーデータを出力するように、択一的に切り替えることができることを特徴とする請求項１に記載の集積回路（１０）。
【請求項３】
上記駆動回路（２０）毎に、上記エラーデータを印加するための制御入力部とデータ入力部とをそれぞれ備え、
上記制御入力部に起動信号が印加されるとき、上記データ入力部に印加された上記エラーデータを出力し、
上記制御入力部は、電位部から完全に絶縁されているとき、および／または、停止信号が印加される場合、上記データ出力部を高インピーダンスに切り替えることを特徴とする請求項２に記載の集積回路（１０）。
【請求項４】
上記各駆動回路の上記各制御入力部に、起動回路（２４）が接続されており、
上記起動回路は、試験モードにおいて、
上記第１読み込み命令が印加されるとき、上記起動信号を上記第１駆動回路（２０）に出力すると共に、上記第２データ出力部を電位部から完全に絶縁し、かつ、
上記第２読み込み命令が印加されるとき、上記起動信号を上記第２駆動回路（２０）へ出力する一方、上記第１データ出力部を高インピーダンスに切り替えるためのものであることを特徴とする請求項３に記載の集積回路（１０）。
【請求項５】
通常操作モードにおいて、上記起動回路は、上記各データ入力部に印加された上記データを、上記データ出力部（ＤＱ０〜ＤＱ３）に転送することを特徴とする請求項４に記載の集積回路（１０）。
【請求項６】
請求項１〜５の何れか１項に記載の集積回路（１０）を、複数、試験するための試験システムにおいて、
上記各集積回路は、上記各集積回路（１０）を並行して試験するため、エラーデータを読み出す目的のメモリーエリアをアドレスするための共通の各アドレス線と各命令線（３）とを介して、１つの試験機ユニット（１１）に接続されており、
上記エラーデータを、データ線（Ｄ０）を介して、上記各集積回路の内の１つのグループから読み出すことができ、
上記各集積回路（１０）の内の上記グループ（Ｇ０〜Ｇ３）の第１集積回路（１０）の上記第１データ出力部（ＤＱ０〜ＤＱ３）は、上記データ線（Ｄ０）に接続されており、
上記各集積回路（１０）の内の上記グループ（Ｇ０〜Ｇ３）の第２集積回路（１０）の上記第２データ出力部は、上記データ線に接続されている試験システム。
【請求項７】
上記各集積回路（１０）は、試験ボード上に結合された上記試験機ユニット（１１）に対し、上記各アドレス線と、各命令線と、各データ線とを介して接続されていることを特徴とする請求項６に記載の試験システム。
【請求項８】
上記各集積回路（１０）は、分割されていないウエハー上に配置されており、フルウエハー接続装置を用いて、上記各アドレス線と、各命令線と、各データ線とを介して上記試験機ユニットに接続されていることを特徴とする請求項６に記載の試験システム。
【請求項９】
請求項６〜８のいずれか１項に記載の試験システムにて、共に試験される各集積回路（１０）からエラーデータを読み出すための方法において、
上記各集積回路（１０）に、アドレスと読み込み命令とを印加することにより、上記アドレスに関連するエラーデータをそれぞれ読み出し、
上記各集積回路（１０）に対し、第１および第２読み込み命令を逐次的に印加することにより、
上記第１読み込み命令が印加されるとき、上記各集積回路（１０）の内の上記グループの上記第１集積回路の上記エラーデータを、上記データ線（Ｄ０）に読み出し、
上記第２読み込み命令が印加されるとき、上記各集積回路の内の上記グループの上記第２集積回路の上記エラーデータを読み出す、集積回路（１０）からエラーデータを読み出すための方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、試験モードに応じてエラーデータが読み出される集積回路に関するものである。さらに、本発明は、複数の集積回路を並行して試験して上記複数の集積回路からエラーデータを読み出す試験システムに関するものである。さらに、本発明は、複数の集積回路からエラーデータを読み出すための方法に関するものである。
【０００２】
複数の集積回路は、多くの場合、試験システム用の１つの試験機ユニットに接続されることにより、並行して試験される。通電試験操作では、特に、複数の集積回路は、極端な操作条件下で同時に試験されて、前慣らしされる。
【０００３】
複数の集積回路をできるだけ同時に試験する必要があるので、複数の集積回路のアドレス接続部と、命令接続部と、特に、データ接続部とを、１つの試験機ユニットに接続するために、並列接続された多数の試験機チャネルが必要である。特に、並行して試験される集積回路が多数ある場合は、これらの試験チャネルをできるだけ効率的に使用する必要がある。さらに、試験チャネルの数を減らすことによって、並行して試験できる集積回路の数を増やすことができる。
【０００４】
複数の各集積回路は、試験機ユニットを用いるモジュールの駆動に対する経費を低く維持するため、通常は、各グループおよび各バンク（列）に組織されており、並行して同時に駆動される。したがって、各集積回路の全ては、本質的に、共通のアドレス線および命令線を用いて駆動される。
【０００５】
あるグループの集積回路が接続されているデータ線は、共通のデータバスを介して、同じく試験機ユニットに接続されている。このため、上記グループの集積回路から読み出される必要のあるデータを、データバスを介して試験機ユニットへ逐次的に読み出すために、特別な制御信号が用意される。上記読み出しは、たった１つのバンクのデータが試験機ユニットに送信されたかのようにして達成される。
【０００６】
制御信号は、通常、対応する個々の集積回路を起動または停止するために用意される回路選択信号（ＣＳ：チップ選択信号）である。この回路選択信号を提供するために、試験機の各チャネルが、グループの各集積回路の各々と、試験機ユニットとの間に設けられている。複数のグループの各集積回路は、複数の各バンクを形成するように配置されており、１つのバンクの複数の各集積回路は、それぞれ回路選択信号を用いて起動および停止される。
【０００７】
封入された各集積回路を通電テストする場合は、試験に必要な各接触部の数が増えるのに伴って、上記各接触部に対応した各ソケット部のコストも高くなる。上記接触部の形成が複雑になることを考慮すると、上記各接触部に対応する各制御線の数を減らすと、コスト的に有利になる。
【０００８】
特に、分割されていないフルウエハー上での複数の各集積回路を試験するウエハーレベルの通電テストでは、試験機ユニットとフルウエハーとの間の各接続部の数を、最小限に減らす必要がある。なぜなら、このような試験システムは、各集積回路との接触部を作成するためのフルウエハー接続装置を必要とするからである。このようなフルウエハー接続装置は、複雑である。それは、フルウエハー上の各集積回路の全てを、試験機ユニットに接続されるので、数万個の各接続部を有しているからである。
【０００９】
フルウエハー接続装置は、エラーを発生することが多い。なぜなら、各集積回路の個々の接触部との接触を形成するために使用される各接続用ニードルは、それらの先端部が非常に小さく、それゆえ、機械的な影響を受け易いからである。このため、フルウエハー接続装置における各接続用ニードルの数が増えると、エラーを発生し易くなる。したがって、使用される各接続用ニードルの数を減らせれば、その結果、エラーの発生を低減できるので、コストも減少できる。
【００１０】
本発明の目的は、集積回路を試験する場合に試験機の各接続チャネルの数を減らすことのできる、改善された集積回路、試験システム、および試験方法を提供することである。
【００１１】
上記目的は、請求項１に記載の集積回路、請求項６に記載の試験システム、および、請求項９に記載の方法によって達成される。
【００１２】
さらに、本発明の有利な発展形態は、従属請求項に記載されている。
【００１３】
本発明の第一形態によれば、試験回路を有し、この試験回路によってエラーデータが読み出される集積回路が提供される。エラーデータは、集積回路の第１データ出力部および第２データ出力部を介して出力されてもよい。集積回路にアドレスおよび読み込み命令を印加することにより、上記アドレスに関連付けられたエラーデータを、上記各データ出力部の１つを介して読み出すことができる。
【００１４】
上記試験回路は、第１読み込み命令が印加される場合は、第１データ出力部にエラーデータを出力し、第２データ出力部を高インピーダンスに切り替え、第２読み込み命令が印加される場合は、第２データ出力部にエラーデータを出力し、第１データ出力部を高インピーダンスに切り替えるように構成されている。
【００１５】
本発明の他の形態によれば、上記のような集積回路を、複数、試験するための試験システムが提供される。上記複数の各集積回路は、上記複数の各集積回路を並行して試験するために、エラーデータを読み出すためにメモリーエリアをアドレスするための共通のアドレス線と命令線とを介して、１つの試験機ユニットに接続されている。
【００１６】
エラーデータは、データ線を介して、複数の集積回路からなるある１つのグループから読み出されてもよい。複数の各集積回路のグループである第１集積回路のデータ出力部は、データ線に接続されており、複数の各集積回路のグループである第２集積回路の第２データ出力部は、データ線に接続されている。
【００１７】
本発明の集積回路および試験システムでは、集積回路を駆動するための制御線を省くことできる。この制御線は、エラーデータを読み出す集積回路を選択するために、従来において使用されていたものである。
【００１８】
上記各集積回路は、通常、試験ボード上の各バンク（列）にそれぞれ配置されており、１つの試験機ユニットに接続された状態である１つのバンクの各集積回路の全てが、相互に分離している複数の各データ線を用いて、並行して試験される。ある１つのバンクの複数の各集積回路は、回路選択信号を用いて同時に起動または停止されてもよい。
【００１９】
上記バンクに対して、他のバンクの複数の各集積回路は、本質的に、並行に配置されており、同じく、同じデータ線を使用してエラーデータを読み出すために、専用の回路選択信号を用いて起動される。試験機ユニットは、各データ線を介してそれぞれの集積回路のエラーデータを読み出すために、回路選択信号を使用して、集積回路の構造中のどのバンクが現在選択されているかを規定する。このため、存在するバンクの数に対応する多数の回路選択線が必要である。
【００２０】
本発明の試験システムは、複数の各集積回路からなるある１つのグループを形成するために組み合わせられる複数の各バンクの各集積回路のために設けられたものである。なお、上記グループの複数の各集積回路は、同じデータ線を介して１つの試験機ユニットに接続されている。
【００２１】
しかしながら、本発明は、各エラーデータの読み出される集積回路のアドレスが規定され、読み込み命令が印加される場合に、このグループの複数の各集積回路の全てのエラーデータを同時にデータ線に印加するのではなく、このグループの複数の各集積回路の１つのエラーデータだけをデータ線に印加するために設けられている。
【００２２】
読み込み命令が逐次的に再び印加される場合は、他の集積回路がエラーデータをデータ線に印加する。読み込み命令によって制御されている各読み出し操作中は、データ線は、複数の各集積回路の起動データ出力部だけにそれぞれ接続されている。上記グループの各集積回路の数に対応する多数の読み込み命令が行われた後は、このグループの集積回路のエラーデータの全てが、上記グループの各集積回路に接続されているデータ線に印加される。
【００２３】
複数の各集積回路の内の上記グループの各集積回路は、各読み出し命令に対して、各集積回路の１つがエラーデータをデータ線に出力するように、上記１つのデータ線に接続されている。したがって、２つの各集積回路が、それぞれのエラーデータを同じデータ線に、同時に出力しないことが保証される。
【００２４】
この場合、各集積回路の残りのデータ出力部（現在はエラーデータをデータ線に出力していないデータ出力部）は、高インピーダンスに切り替えられる。上記高インピーダンスへの切り替えは、データ線に接続されており、データ線へエラーデータを出力している各集積回路から試験機ユニットへのエラーデータの伝送への妨害を回避するためである。
【００２５】
データ出力部を高インピーダンスに切り替えるために、または、エラーデータが出力されるように切り替えるために、集積回路は、データ出力部毎に対する駆動回路を備えていることが好ましい。
【００２６】
駆動回路は、エラーデータを印加するための制御入力部とデータ入力部とをそれぞれ備えていてもよく、制御入力部に印加された制御信号に応じて、データ入力部に印加されたエラーデータが出力され、または、制御入力部が、電圧が印加された状態の電位部から完全に絶縁されている場合、または、特定の制御信号レベルが印加される場合は、データ出力部が高インピーダンスに切り替えられる。このことにより、本発明に基づいた集積回路を実施するために適切な駆動回路を提供できる。
【００２７】
駆動回路の制御入力部に制御信号を出力するための起動回路が接続されていることが好ましい。上記の起動回路は、試験モードにおいて、第１読み込み命令が印加される場合は、エラーデータを第１駆動回路へ出力し、第２データ出力部を電位部から完全に絶縁するためのものである。また、第２読み込み命令が印加される場合は、制御信号も切り替えられて、エラーデータが第２駆動回路へ出力され、一方、第１データ出力部が高インピーダンスに切り替えられる。
【００２８】
このことは、各データ命令によって、複数の各集積回路のうちの１つの集積回路の複数の各データ出力部が周期的に互いに切り替えられて、各エラーデータが、常に、複数の各データ出力部の１つから出力され、一方、残りのデータ出力部は高インピーダンスに切り替えられることを意味している。
【００２９】
複数の各集積回路の内のグループにある各集積回路は、１つのデータ線に接続されており、出力される各エラーデータがデータ線に逐次的にそれぞれ印加される。したがって、第１読み込み命令が印加される場合は、例えば第１集積回路のエラーデータがデータ線に印加される。次ぎの読み込み命令では、第２集積回路のエラーデータが、同じく上記データ線に印加される。
【００３０】
通常操作モードにおいて、各データ入力部に印加されたデータを、駆動回路を介してデータ出力部に転送する起動回路が設けられていることが好ましい。
【００３１】
各集積回路は、試験ボード上に連結された試験機ユニットに対し、各アドレス線と、各命令線と、各データ線とを介して接続されていてもよい。あるいは、各集積回路は、分割されていないフルウエハー上に配置されて、フルウエハー接続装置を用いて接続され、各アドレス線と、各命令線と、各データ線とを介して、試験機ユニットに接続されていてもよい。
【００３２】
本発明のさらに他の形態では、本発明の試験システムによって、まとめて試験される複数の各集積回路からエラーデータを読み出す方法が提供される。あるアドレスにあるエラーデータを読み出すために、まず、アドレスおよび読み出し命令を複数の各集積回路に印加し、アドレスに関連付けられたエラーデータをそれぞれ読み出す。第１読み込み命令と、第２読み込み命令とを、各集積回路に逐次的に印加する。
【００３３】
その結果、第１読み込み命令が印加される場合は、複数の各集積回路の内のグループの第１集積回路のエラーデータを、データ線に読み出すことができる。第２読み込み命令が印加される場合は、複数の集積回路の内のグループの第２集積回路からエラーデータが読み出される。
【００３４】
本発明の方法の利点は、あるグループの各集積回路を起動および停止するための、従来の各回路選択信号を省略できる点である。
【００３５】
本発明の好ましい実施形態を、添付の図を参照して以下でより詳しく説明する。図１は、複数の集積回路を試験するための従来技術の試験システムを示すブロック図である。図２は、本発明の好ましい一実施形態の試験システムを示すブロック図である。図３は、本発明の好ましい一実施形態の集積回路における試験回路を示すブロック図である。図４は、本発明の好ましい一実施形態の駆動回路をを駆動する操作を示すブロック図である。
【００３６】
図１に、従来技術の試験システムを示す。この試験システムを使用して、複数の各集積回路１のエラーが、可能な限り同時に試験される。このため、複数の各集積回路１は、１つの試験機ユニットに接続されている。したがって、全ての各集積回路は、各アドレス線３を介して試験機ユニット２に接続され、試験機ユニット２によって提供される種々な各アドレスを利用できるようになっている。また、全ての各集積回路１は、対応する各命令（コマンド）線４を介して、試験機ユニット２によって提供される種々な試験命令を利用できるようになっている。
【００３７】
図１に、試験機ユニット２によって試験される１６個の集積回路１を有する試験システムが例として記載されている。各集積回路１は、同じ各アドレス線３と各命令線４とに並列接続されていることが分かる。各集積回路１は、バンク０〜バンク３と、グループＧ０〜Ｇ３とに組織化されている。図示した例では、各バンクは、それぞれ４つの各集積回路１を備え、同じく、各グループは、それぞれ４つの各集積回路を備えている。
【００３８】
グループＧ０〜Ｇ３の各集積回路１は、図示では、上下方向である縦方向（第一方向）に沿って相互に配置されており、１つのグループにある複数の各集積回路１の各データ出力部ＤＱは、共通（コモン）のデータ線Ｄ０を介して、試験機ユニット２に接続されている。
【００３９】
この例では、このグループの各集積回路１は、それぞれに４つのデータ出力部ＤＱ０・ＤＱ１・ＤＱ２・ＤＱ３を備え、これらの出力部の１つだけを用いて、エラーデータが出力されるようになっている。複数の各集積回路１からなる各グループＧ０〜Ｇ３は、データ線Ｄ０を介して試験機ユニット２に接続されている。データ線Ｄ０は、このようにして各集積回路の第１データ出力部ＤＱ０にそれぞれ接続されている。
【００４０】
その結果、試験操作中に、エラーデータを読み出す場合、グループＧ０〜Ｇ３の全ての集積回路１が、エラーデータをデータ線Ｄ０に印加し、データ接続が引き起こされるわけではなく、グループＧ０〜Ｇ３の個々の集積回路１が、回路選択信号ＣＳ１〜ＣＳ４によってそれぞれ起動される。
【００４１】
この回路選択信号ＣＳ１〜ＣＳ４は、試験機ユニット２によって、直接、または、符号化された形状で提供されるものであり、一時に起動されているのは回路選択信号ＣＳ１〜ＣＳ４の内の１つだけであり、他の回路選択信号ＣＳ１〜ＣＳ４はそれぞれ停止されている。
【００４２】
回路選択信号ＣＳ１〜ＣＳ４の１つが起動状態を示す場合には、それに対応する集積回路１は、印加されるアドレスと印加される試験命令とを受け取ることができ、上記試験命令が読み込み命令である場合、その命令に対応して、エラーデータをデータ出力部ＤＱ０を介して出力することができる。
【００４３】
一時に起動状態となっているのは、各回路選択信号ＣＳ１〜ＣＳ４の１つだけなので、複数の各集積回路１がデータ線Ｄ０を介してエラーデータを同時に出力しようとすることが防止される。各自のデータ線Ｄ０をそれぞれ備える複数の各グループＧ０〜Ｇ３を並列に配置することにより、各集積回路１を試験するときの並行性（並列性）が増加する。各集積回路１は、本質的に、各グループにおいて同じように組織されている。
【００４４】
その結果、例えば、第１回路選択信号ＣＳ１を用いて、あるグループの第１集積回路１毎に起動状態とすることができ、第２回路選択信号ＣＳ２を用いて、あるグループの第２集積回路毎に起動状態とすることができる。各集積回路１は、フルウエハー接続装置を用いて、分割されていないウエハー上に、接続された状態で配置されていてもよいし、また、集積回路を保持するため、および、各集積回路を保持し、かつ、その保持態様により接続状態となるソケット接続部を用いる試験ボード上に配置されていてもよい。
【００４５】
図２に、本発明の第１実施形態の本発明の試験システムを示す。１６個の各集積回路１０（特に、メモリー回路）を同時に試験する試験システムが記載されている。この例は、試験システムの各集積回路１０の数を１６個に制限することを意図しているわけではない。本発明の試験システムは、試験機ユニット１１を用いて試験される複数の各集積回路１０を備えている。各集積回路１０は、対応する各アドレス線３と各命令線４とを介して、試験機ユニット１１に接続されている。その結果、試験機ユニット１１によって印加されるアドレスと、試験機ユニット１１によって印加される試験命令とは、各集積回路１０の全てにそれぞれ印加される。
【００４６】
集積回路１０毎は、各データ出力部ＤＱ０〜ＤＱ３をそれぞれ備えている。各データ出力部ＤＱ０〜ＤＱ３は、各グループのデータ線Ｄ０にそれぞれ接続されている。この場合、グループの第１集積回路の第１データ出力部ＤＱ０と、第２集積回路の第２データ出力部ＤＱ１と、第３集積回路の第３データ出力部ＤＱ２と、第１集積回路の第４データ出力部ＤＱ３とは、データ線Ｄ０にそれぞれ接続されている。
【００４７】
各集積回路１０は、以下のように接続されている。すなわち、各集積回路１０の回路選択入力部ＣＳが、常に、起動状態を示すものとなっていて、上記各集積回路１０は、印加されるアドレスおよび試験命令を受け取るために、起動状態となるようにて接続されている。
【００４８】
各集積回路にアドレスが印加され、エラーデータを読み出すための読み込み命令が印加される場合は、各集積回路１０は、エラーデータを、第１データ出力部ＤＱ０に出力する。このことは、あるグループにおいて、第１集積回路のエラーデータがデータ線Ｄ０に印加されることを意味している。
【００４９】
このグループの全ての集積回路の残りのデータ出力部（つまり、データ出力部ＤＱ１・ＤＱ２・ＤＱ３）は、高インピーダンスに切り替えられ、データ線に印加されるエラーデータは、データ線に印加される任意の他のデータ信号によって妨害されない。
【００５０】
集積回路の第１データ出力部ＤＱ０は、高インピーダンスに切り替えられ、読み込み命令が例えばクロック信号に基づいて再び集積回路へ印加される場合のみ、このグループの集積回路の各エラーデータが第２データ出力部ＤＱ１に印加される。残りのデータ出力部は、高インピーダンスに切り替えられる。
【００５１】
その結果、図示した例では、読み出し命令を４回印加することによって、グループの第１、第２、第３、第４集積回路のエラーデータを逐次的に読み出すことができる。
【００５２】
試験機ユニットは、集積回路のエラーデータを順次つまりシリアルに受け取り、このような方法で受け取ったエラーデータを、各集積回路１０に割り当てることができる。
【００５３】
図３に、本発明の集積回路１０の一部を示す。集積回路１０は、データをデータ出力部ＤＱ０〜ＤＱ３へ駆動する駆動回路２０を備えている。試験信号ＴＳによって表される試験モードでは、切り替えデバイス２１が切り替えられて、駆動回路２０には、通常操作中にデータ出力部ＤＱ０〜ＤＱ１を介して出力可能な、通常のデータ信号の代わりに、データ線２２を介して１つのエラーデータが供給される。
【００５４】
上記１つのエラーデータは、試験機ユニット２３によって提供される。複数のエラーデータは、印加されたアドレスに基づいて、メモリーに書き込まれた複数のデータをメモリーから読み出された複数のデータと比較することによって決定される。
【００５５】
シフトレジスタの態様の起動回路２４は、同じく、試験信号ＴＳに基づいて駆動される。起動回路２４は、試験信号によって表される試験モードを前提として起動される。実際に、読み出されるべきエラーデータは、切り替えデバイス２１同じく、起動回路２４において利用可能な読み込み命令である信号ＬＳを用いて表されている。
【００５６】
起動回路２４は、シフトレジスタを形成するように互いに接続されている複数の各レジスタ２５を備えている。各レジスタ２５の出力部は、各駆動回路２０にそれぞれ接続されている。この駆動回路２０は、各データ線２２に印加されたデータ信号が各データ出力部ＤＱ０〜ＤＱ３へ転送されるように、または、各データ出力部ＤＱ０〜ＤＱ３が高インピーダンスに切り替えられるように、各レジスタ２５からの信号（制御信号）に応じて切り替えられる。
【００５７】
例えば、上記信号として論理「１」が各レジスタ２５に格納され、出力されているとすれば、駆動回路２０は、印加されたデータをデータ出力部ＤＱ０〜ＤＱ３に転送し、論理「０」であれば、各データ出力部ＤＱ０〜ＤＱ３を高インピーダンスに切り替える。各レジスタ２５は、起動状態において論理「１」を出力し、停止状態で高インピーダンスに切り替えられるように構成されていてもよい。
【００５８】
したがって、各駆動回路２０は、対応するレジスタ２５が高インピーダンスに切り替えられるとすぐに、データ出力部ＤＱ０〜ＤＱ３をその高インピーダンスを示す状態に切り替えられたレジスタ２５に接続するように構成されている。
【００５９】
読み込み信号（読み込み命令ＬＳ）が印加される場合は、第１レジスタ（上から１番目のレジスタ）が起動され、その結果、エラーデータは、第１駆動回路（上から１番目の駆動回路）２０に切り替えられて印加される。これにより、エラーデータが、第１データ出力部ＤＱ０に印加される。残りの各駆動回路２０は、第２、第３、および第４データ出力部ＤＱ１・ＤＱ２・ＤＱ３が高インピーダンスになるように切り替えられる。
【００６０】
次の読み込み命令が印加されることによって、他の読み込み命令ＬＳが生成され、その結果、第１レジスタ２５が元の停止状態となり、その次の第２レジスタ２５が起動される。その結果、エラーデータの対応する第２ビットが、第２データ入力部ＤＱ１に印加され、一方、残りの各データ出力部ＤＱ０・ＤＱ２・ＤＱ３は高インピーダンスに切り替えられる。
【００６１】
図４に、印加された読み込み命令に基づいて読み出されるエラーデータの対応するビットが印加されることにより、各データ出力部を逐次的に切り替える方法を示す。論理「１」は、エラーデータのビットが切り替えられて印加されるように、各駆動回路を切り替える。また、論理「０」は、関連する駆動回路２０を高インピーダンスに切り替える。論理「１」は、各読み込み命令ＬＳと共に次ぎのレジスタ２５へ進む。このように、集積回路のエラーデータは、データ線Ｄ０に連続的に、逐次的に出力される。
【００６２】
読み込み命令は、試験機ユニットによって（すなわち、外部で）規定されている。したがって、各集積回路の数に対応する読み込み命令の数は、各集積回路を示す各アドレスの全てに対応して生成される。
【図面の簡単な説明】
【００６３】
【図１】複数の集積回路を試験するための従来技術の試験システムを示すブロック図である。
【図２】本発明の好ましい一実施形態の試験システムを示すブロック図である。
【図３】本発明の好ましい一実施形態の集積回路における試験回路を示すブロック図である。
【図４】本発明の好ましい一実施形態の駆動回路を駆動操作を示すブロック図である。
【図１】
2007514254.tif 000003
【図２】
2007514254.tif 000004
【図３】
2007514254.tif 000005
【図４】
2007514254.tif 000006
【国際調査報告】
2007514254.tif 000007
2007514254.tif 000008
2007514254.tif 000009
2007514254.tif 000010