(57)【要約】  【課題】  高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。  【解決手段】  まず、半導体基板（２４０）上に設けたエッチ・ストップ層（２５０）上に、犠牲ゲート構造（２６０）を形成する。犠牲ゲート構造（３００）の側壁上に、１対のスペーサ（４００）を設ける。次いで、犠牲ゲート構造（３００）を除去して、開口（６００）を形成する。続けて、スペーサ（４００）間の開口（６００）内に、タングステン等の金属の第１の層（７００）、窒化チタン等の拡散バリア層（８００）、およびタングステン等の金属の第２の層（９００）を含む金属ゲート（１０００）を形成する。【選択図】  図１２
2007505482.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のトランジスタにおける金属ゲート構造（１０００）であって、
実質的に金属および金属化合物の少なくとも一方から成る第１の層（７００）であって、基板（２４０）の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体（７５０）に接触している、第１の層（７００）と、
前記第１の層（７００）の上にある拡散バリア層（８００）と、
実質的に金属および金属化合物の少なくとも一方から成り、前記拡散バリア層（８００）の上にある第２の層（９００）と、を含み、前記第１の層および第２の層（７００、９００）ならびに前記拡散バリア層（８００）が、１対の誘電体スペーサ（４００）間の開口（６００）内に配置されている、金属ゲート構造。
【請求項２】
前記第１の層（７００）が、実質的に、イリジウム（Ｉｒ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タンタル・シリコン窒化物（ＴａＳｉＮ）、タングステン（Ｗ）、およびバナジウム（Ｖ）から成る群から選択された少なくとも１つの材料から成る、請求項１に記載の金属ゲート構造。
【請求項３】
前記第２の層（９００）が、実質的に、イリジウム（Ｉｒ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タンタル・シリコン窒化物（ＴａＳｉＮ）、タングステン（Ｗ）、バナジウム（Ｖ）、Ｎｉシリサイド、Ｃｏシリサイド、およびＴｉシリサイドから成る群から選択された少なくとも１つの材料から成る、請求項２に記載の金属ゲート構造。
【請求項４】
前記第１および第２の層（７００、９００）が実質的にタングステンから成る、請求項１に記載の金属ゲート構造。
【請求項５】
前記第１の層（７００）および前記第２の層（９００）の少なくとも一方が、前記金属ゲート構造を所望の仕事関数に調整するための不純物濃度を含む、請求項１に記載の金属ゲート構造。
【請求項６】
前記第１の層（７００）が前記第２の層（９００）よりも薄い、請求項１に記載の金属ゲート構造。
【請求項７】
前記第１の層（７００）が約２ｎｍから約２０ｎｍの間の厚さを有する、請求項６に記載の金属ゲート構造。
【請求項８】
前記拡散バリア層（８００）が、チタンの窒化物、ハフニウムの窒化物、およびジルコニウムの窒化物の少なくとも１つを含む、請求項１に記載の金属ゲート構造。
【請求項９】
前記拡散バリア層（８００）が実質的に窒化チタンから成る、請求項８に記載の金属ゲート構造。
【請求項１０】
前記ゲート誘電体（７５０）が実質的に酸化物から成る、請求項１に記載の金属ゲート構造。
【請求項１１】
前記酸化物から成るゲート誘電体（７５０）が前記半導体領域の半導体材料の酸化物である、請求項１０に記載の金属ゲート構造。
【請求項１２】
前記半導体領域がシリコンを含む単結晶領域であり、前記酸化物から成るゲート誘電体が実質的に二酸化シリコンから成る、請求項１１に記載の金属ゲート構造。
【請求項１３】
前記基板（２４０）が、バルク半導体基板、セミコンダクタ・オン・インシュレータ基板、シリコン・オン・インシュレータ基板、シリコン−ゲルマニウム基板、およびゲルマニウム基板から成る群から選択される、請求項１に記載の金属ゲート構造。
【請求項１４】
前記半導体領域が、多結晶シリコンおよびアモルファス・シリコンから成る群から選択された少なくとも１つを含む、請求項１に記載の金属ゲート構造。
【請求項１５】
前記誘電体スペーサ（４００）が、酸化シリコン、酸窒化シリコン、窒化シリコン、金属酸化物、シリケート、およびこれらの混合物から成る群から選択された少なくとも１つの材料を含む、請求項１に記載の金属ゲート構造。
【請求項１６】
請求項１に記載の金属ゲートを形成する方法であって、
基板（２４０）の半導体領域上にエッチ・ストップ層（２５０）を形成するステップと、
前記エッチ・ストップ層（２５０）上に犠牲ゲート（２６０）を形成し、これによって犠牲ゲート構造（３００）を形成するステップと、
前記犠牲ゲート構造（３００）の側壁上に１対の誘電体スペーサ（４００）を設けるステップと、
前記基板（２４０）上に、前記犠牲ゲート（２６０）の上部に対してほぼ平面的な上面を有する誘電体層（５００）を形成するステップと、
前記犠牲ゲート（２６０）を除去して前記スペーサ（４００）間に開口（６００）を形成するステップと、
前記開口（６００）の下部から前記エッチ・ストップ層（２５０）を除去するステップと、
前記開口（６００）内で前記半導体領域上にゲート誘電体（７５０）を形成するステップと、
前記開口（６００）内に、前記ゲート誘電体（７５０）および前記スペーサ（４００）の側壁に接触させて、金属および金属化合物の少なくとも一方から成る第１の層（７００）を堆積するステップと、
前記開口（６００）内で前記第１の層（７００）上に拡散バリア層（８００）を形成するステップと、
前記開口（６００）内で前記拡散バリア層（８０）上に金属および金属化合物の少なくとも一方から成る第２の層（９００）を堆積するステップと、
を含む、方法。    
【請求項１７】
前記ゲート誘電体（７５０）が熱成長によって形成される、請求項１６に記載の方法。
【請求項１８】
前記第１の層（７００）がカルボニルを含有する前駆物質から堆積され、前記第２の層（９００）がフッ素を含有する前駆物質から堆積される、請求項１６に記載の方法。
【請求項１９】
前記第１の層（７００）がＷ（ＣＯ）6前駆物質から堆積され、前記第２の層（９００）がＷＦ6前駆物質から堆積される、請求項１８に記載の方法。
【請求項２０】
前記犠牲ゲート（２６０）がポリシリコンを含む、請求項１６に記載の方法。
【請求項２１】
前記拡散バリア層（８００）を形成する前に、接着材料層を堆積するステップを更に含む、請求項１６に記載の方法。
【請求項２２】
前記拡散バリア層（８００）が実質的に窒化チタン（ＴｉＮ）から成り、前記接着材料層が実質的にチタン（Ｔｉ）から成る、請求項２１に記載の方法。
【請求項２３】
前記犠牲ゲート（２６０）および前記エッチ・ストップ層（２５０）がエッチングによって除去される、請求項１６に記載の方法。
【請求項２４】
前記エッチ・ストップ層（２５０）が実質的に酸化物層から成る、請求項１６に記載の方法。
【請求項２５】
前記第１の層（７００）が化学的気相堆積（ＣＶＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項２６】
前記第１の層（７００）が原子層堆積（ＡＬＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項２７】
前記第１の層（７００）が物理的気相堆積（ＰＶＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項２８】
前記第２の層（９００）を形成する前に、前記拡散バリア層（８００）をアニーリングするステップを更に含む、請求項１６に記載の方法。
【請求項２９】
前記拡散バリア層（８００）が４００℃から６００℃の間の範囲の温度でアニーリングされる、請求項２８に記載の方法。
【請求項３０】
前記第２の層（９００）が化学的気相堆積（ＣＶＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項３１】
前記金属ゲート（１０００）を前記誘電体層（５００）のレベルまで平坦化するステップを更に含む、請求項１６に記載の方法。
【請求項３２】
前記平坦化するステップが化学機械的研磨によって行われる、請求項３１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造および形成方法に関し、更に具体的には、高性能デバイスの金属ゲート構造のための改良した構造および形成方法に関する。
【背景技術】
【０００２】
半導体製造業界において、トランジスタは、通常、ポリシリコン・ゲート電極を利用して形成されている。ポリシリコンは、その熱的なロバスト性および他の特別な特性のために、好まれている。ポリシリコン・ゲートの重要な特徴は、ドーパントのドライブイン（drive-in）またはアニーリング・プロセス等の他の高温プロセスの間に、ソースおよびドレイン領域等の他のトランジスタの要素の処理に、それらが耐えられることである。
【０００３】
しかしながら、トランジスタにおいて用いられる場合、ポリシリコン・ゲートは、金属ゲートに比べて、利点が少ない。ポリシリコン・ゲートでは、動作中に、ゲート誘電体の上のポリシリコン材料から電荷キャリアが欠乏する空乏領域（depletion region）が形成される傾向がある。これは、金属電極では電極全体に電荷キャリアが多量に存在するのとは異なっている。空乏領域は、動作中のゲート誘電体を実際よりも厚く見せるという作用を有するので、金属ゲートを有するトランジスタよりもポリシリコン・ゲートを有するトランジスタの方がオンにするために電荷を多く必要とする。ポリシリコン・ゲートの別の欠点は、高ｋ誘電体材料との不適合性である。更に、ポリシリコンは、１０20ｃｍ-3までのドーパント濃度に高度にドーピングした場合でも、金属のような良好な導体にはほど遠い。このため、ポリシリコン・ゲートは、金属ゲートよりも動作速度が遅い。これらの理由のため、設計要求によっていっそう優れた性能が求められると、金属ゲートの方が有利である。
【０００４】
ポリシリコン・ゲートを用いることに対する代案は、代わりに金属ゲートを製造して用いることである。金属は、導電性がはるかに優れており、結果としてゲート・コンタクト(接触）抵抗が低くなり、高速なデバイス性能が得られる。しかしながら、金属ゲートの製造は、大きな問題を伴う可能性がある。１つには、金属ゲートは、ポリシリコンのように熱的にロバスト（堅固）でなく、従って、トランジスタまたは他の集積回路（ＩＣ）の要素の処理の間に高温に露呈することができない。更に、金属ゲートは、ポリシリコン・トランジスタ・ゲートを形成するために必要な酸化雰囲気に耐えられない。また、金属表面上にフォトリソグラフィまたは他の同様の技法を実行する場合、ゲート形成に必要なパターニングの精度が低下する。この理由は、フォトリソグラフィは平坦な表面上で良好に行われるが、金属では平坦な表面が容易に得られないからである。
【０００５】
近年、金属ゲート処理の限界およびポリシリコン・ゲートの動作的な欠陥を克服するための取り組みが行われ、初期の厳しい処理条件に耐えられるポリシリコン・ゲートを初期に有するトランジスタ構造を形成するプロセスが用いられている。その後、処理の後の段階で、処理条件がもっとゆるくなったら、ポリシリコン・ゲートを構造から除去して、金属ゲートによって置換する。この置換ゲート（replacement gate）・プロセスによって、初期の厳しいプロセス条件を変更する必要はなく、ポリシリコン処理に関連したフォトリソグラフィの利点が維持される。また、最初にポリシリコン・ゲートを用いることは、トランジスタにソースおよびドレインの注入を行う際にトランジスタのチャネル領域へのイオン注入を阻止するポリシリコンの能力を活用することになる。
【０００６】
置換ゲート製造手法では、基板の単結晶半導体領域に接触したエッチ・ストップ層の上に、ポリシリコン・ゲートを形成、該ゲートの側壁に、１対のスペーサを配置する。エッチ・ストップ層は、通常、薄い二酸化シリコン層であり、酸素雰囲気において基板の表面上に熱によって成長させる。このような場合、エッチ・ストップ層を犠牲ゲート酸化物層と呼ぶことができる。後に、エッチ・ストップ層上で停止する反応性イオン・エッチング（ＲＩＥ：reactive ion etch）等の異方性垂直エッチング・プロセス等によって、スペーサ対の間からポリシリコン材料を除去する。次いで、側壁スペーサの材料に対して選択的なドライ・エッチングまたは等方性ウエット・エッチング等によって、基板の表面からエッチ・ストップ層を除去する。これによって、スペーサ間に開口を形成し、ここに、次いで、通常は熱によって成長させた酸化物であるゲート誘電体を形成する。その後、スペーサ間の開口内に、下にあるゲート誘電体に接触させて、金属ゲートを形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
かかる金属ゲートを形成するための好適な金属は、タングステン（Ｗ）である。タングステンは、通常、ＷＦ6等の（ソース）ガスを含む堆積前駆物質（deposition precursor）を用いた化学的気相堆積ステップ（ＣＶＤ：chemical vapor deposition）を利用して堆積される。しかしながら、特にＷＦ6を堆積前駆物質として用いる場合、タングステンの堆積において、特有の問題が生じる。ＷＦ6ガスにおけるフッ素基は、酸化物およびシリコン基板の双方に対して有害となり得る。従って、フッ素ガスが、ゲート酸化物およびこのゲート酸化物の下のシリコンに作用する（attack）恐れがある。この代わりに、Ｗ（ＣＯ）6等の異なるガスを用いることができるが、Ｗ（ＣＯ）6の非共形（non-conformal）特性によって、欠陥のあるタングステン・ゲートが形成される可能性がある。図１は、Ｗ（ＣＯ）6ガスを用いた非共形のタングステン堆積特性によって、開口のピンチオフ（pinch-off）および欠陥のあるタングステン・ゲートの形成が生じたことを示す。
【０００８】
図１において、ゲート開口１００を覆うようにＷ（ＣＯ）6１１０が堆積されている。スペーサは１０５に示す。１１５に示すように、Ｗ（ＣＯ）6の非共形な特性は、特に１０ｎｍ以上の厚い層に堆積された場合に、ゲート開口１００の上にピンチオフを生成する。更に、かかる堆積の非共形な特性のため、タングステンは不均一に堆積し、このため、タングステン・ゲートの中間部または中心に空隙（void）が生じて、ゲートは構造的に欠陥があるものとなる。ピンチオフの問題は、開口の幅が狭い高性能環境では、極めて困難なものである。
【０００９】
ＷＦ6またはＷ（ＣＯ）6ガスを用いる場合の別の問題は、タングステンを効果的に堆積するためには、これを堆積する表面（すなわち側壁）上に、良好な核形成部位（nucleation site）の存在を必要とすることである。酸化物が、特に表面上に存在すると、タングステンが堆積すると共に堆積する表面に適切に付着する能力に影響を与える。タングステンの堆積が効果的に行われないと、構造的に欠陥のあるゲートが生じ、ゲート導体材料がそれらの隣接する表面から剥離したり破裂したりすることがある。
【００１０】
従って、金属ゲート、特に主な金属としてタングステンを含むものを形成することができ、上述の処理方法において直面される処理上の問題に対処する改良された方法が必要とされている。
【課題を解決するための手段】
【００１１】
高性能デバイスの金属置換ゲートのための構造および形成方法を提供する。本発明の態様によれば、従来は犠牲ゲートによって占められた誘電体領域内で、開口内に集積回路の金属ゲート構造を製造する方法が提供される。金属ゲートは、実質的に金属および金属の化合物から選択された材料から成る第１の層であって、基板の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体に接触している、第１の層と、第１の層の上にある拡散バリア層と、実質的に金属および金属の化合物から成る群から選択された少なくとも１つの材料から成り、拡散バリア層の上にある第２の層と、を含む。
【００１２】
本発明の別の態様によれば、基板上に金属ゲート構造を形成する方法が提供される。この方法は、基板の半導体領域上にエッチ・ストップ層を形成するステップと、前記エッチ・ストップ層上に犠牲ゲートを形成するステップと、犠牲ゲートの側壁上に１対の誘電体スペーサを設けるステップと、基板上に、犠牲ゲートの上部に対してほぼ平面的な上面を有する誘電体層を形成するステップと、犠牲ゲートを除去してスペーサ間に開口を形成するステップと、開口の下からエッチ・ストップ層を除去するステップと、開口の下で半導体領域上にゲート誘電体を形成するステップと、開口内に、ゲート誘電体およびスペーサの側壁に接触させて、第１の金属層を堆積するステップと、開口内で第１の金属層上に拡散バリア層を形成するステップと、開口内で拡散バリア層上に第２の金属層を堆積するステップと、を含む。
【００１３】
本発明の好適な態様によれば、化学機械的研磨を用いて、開口の外側の誘電体層の上にある堆積金属を除去する。
【００１４】
本発明の更に別の態様によれば、ゲートを有するトランジスタを含む集積回路が提供される。ゲートは、実質的に金属および金属の化合物から成る群から選択された少なくとも１つの材料から成る第１の層であって、基板の半導体領域に形成されたゲート誘電体に接触している、第１の層と、第１の金属層の上にある拡散バリアと、実質的に金属および金属の化合物から成る群から選択された少なくとも１つの材料から成り、拡散バリア層の上にある第２の層と、を含む。第１および第２の金属の層ならびに拡散バリア層が、１対の誘電体スペーサ間の開口内に配置されている。
【発明を実施するための最良の形態】
【００１５】
本発明は、特に、トランジスタにおける金属ゲートの形成に関連する問題に対処し、これらの問題を解決する。本発明の一実施形態において、金属の選択は、これが用いられるトランジスタの導電型との仕事関数の適合性に関して行うことができる。例えば、ＮＦＥＴでは、ｎ型の導電性の半導体材料のものと同等の仕事関数を有する金属ゲートの方が、中間（mid-range）域の仕事関数またはｐ型半導体材料のものと同等な仕事関数を有する金属よりも、良好に動作する。本発明の一実施形態において、提供される構造および方法によって、望ましい仕事関数を有する金属をゲート誘電体に接触させて形成することができ、統合された構造および方法において、そのステップで用いた特定の金属の選択を、後の処理から切り離す。
【００１６】
本明細書において記載する一実施形態において、ゲートに接触させて形成する特定の金属は、ゲート誘電材料との適合性に関して選択することができる。例えば、ゲート誘電体は、酸化ハフニウム（ＨｆＯ2）または酸化ジルコニウム（ＺｒＯ2）等、高誘電率Ｋのために特別に選択した材料を含むことができる。そして、ゲートは、ゲート誘電体に接触して、ハフニウム（Ｈｆ）またはジルコニウム（Ｚｒ）等の優れた適合性を有する金属を含むことができる。
【００１７】
本発明の別の実施形態において、ゲート誘電体に接触させて、第１の金属層を形成する。かかる層は、その特性について仕事関数、ゲート誘電体との適合性、またはゲート誘電体上に金属を堆積する際のプロセスの特徴の点で、選択すると望ましい。そして、第１の金属層の上に、拡散バリア層を形成する。その後、拡散バリア層の上に、第２の金属層を形成する。拡散バリア層の存在のため、第２の金属層に用いられる金属について幅広い選択が可能である。このため、例えば、その金属は、第２の層を形成するために用いる堆積プロセスの特徴に関して選択することができる。
【００１８】
ゲート誘電体に接触させた第１の層の好適な材料としてタングステン（Ｗ）を有する金属ゲートを形成するための構造およびプロセスを提供する。タングステン（Ｗ）は、ｎ型とｐ型の半導体材料の仕事関数間の差のほぼ中間にある仕事関数を有するので、金属ゲートのために特に汎用性のある材料である。このため、タングステンは、電子が主な電荷キャリアであるｎ型電界効果トランジスタ（ＮＦＥＴ：n-type field effect transistor）、および、ホールが主な電荷キャリアであるｐ型電界効果トランジスタ（ＰＦＥＴ：p-type field effect transistor）の金属ゲートにおいて使用可能である。更に、他のいくつかの金属が、例えばスパッタリングのような物理的気相堆積（ＰＶＤ：physical vapor deposition）によってのみ堆積可能であるのとは異なり、タングステンは、化学的気相堆積（ＣＶＤ）プロセスを用いて堆積することができる。
【００１９】
特定の実施形態において、高さ対幅の比が大きい開口、すなわち「高アスペクト比」を有する開口において金属ゲートを形成する問題に対処する。本発明の実施形態では、特定の堆積プロセスが、他の問題を伴うにもかかわらず、特有の利点のためにそれらのプロセスを選択することができる。例えば、ゲート誘電体と適合する堆積プロセスによって、第１の金属層として比較的薄い金属層を形成することができる。しかし、その堆積プロセスが、ゲート全体を形成するために用いようとすれば、問題となる恐れがある。上述のように、タングステンのカルボニル（Ｗ（ＣＯ）6）からのタングステンの堆積は、二酸化シリコン等の酸化物ゲート誘電体と適合する堆積プロセスであるが、これによって、高アスペクト比の開口では、ピンチオフおよび空隙を含む充填の問題が確認されている。
【００２０】
図２は、半導体基板２００を示す。「基板」という用語は、本明細書において、参照を容易にするために用い、バルク半導体基板、「シリコン・オン・インシュレータ」（ＳＯＩ）基板等のセミコンダクタ・オン・インシュレータ基板、ゲルマニウム（Ｇｅ）基板、およびシリコン・ゲルマニウム（ＳｉＧｅ）基板を含む様々なタイプの基板を含む。かかる基板は、その主表面において単結晶半導体の領域を含む。また、本明細書において記載するプロセスを用いて薄膜トランジスタ（ＴＦＴ：thin film transistor）を形成する場合、基板という用語は、薄い堆積半導体層を有する基板にも適用可能である。
【００２１】
次いで、基板２００上に、２２０に示すような分離構造を形成する。図２に示す実施形態では、分離構造２２０は隆起しているが、これらの構造が隆起していることは必須ではなく、構造が基板と共に平坦化している他の実施形態も達成可能である。更に、分離構造２２０は、浅いトレンチ分離（shallow trench isolation）等の様々な構造を含むことができ、基板２００上に選択的に形成することができる。
【００２２】
分離構造２２０によってその間に画定される基板の領域は、アクティブ領域（active area）として知られ、図２において２４０で示す。アクティブ領域２４０は、能動電気素子を収容する。分離構造の目的は、様々な特定の隣接アクティブ領域２４０において、デバイス間に電気的分離を提供することである。
【００２３】
図３は、初期プロセス・ステップを行って基板２００上に犠牲ポリシリコン・ゲートを形成する次の処理ステップを示す。図３に示すように、基板２００上に、堆積または成長によって、エッチ・ストップ層２５０を形成する。図３に示すような本発明の好適な実施形態において、基板２００が実質的にシリコンから成る場合、エッチ・ストップ層２５０は、二酸化シリコン等の酸化物層を含む。このような場合、エッチ・ストップ層２５０は、犠牲ゲート酸化物層または犠牲酸化物層と呼ぶことができる。あるいは、エッチ・ストップ層２５０のために、窒化シリコン、酸窒化シリコン等の窒化物、または別の材料を使用可能である。エッチ・ストップ層２５０は、酸化物層であると好ましい。次いで、図３に示すように、エッチ・ストップ層２５０上に、犠牲ゲート材料としてポリシリコン層２６０を堆積する。次いで、図３に示すように、犠牲ゲート材料２６０およびエッチ・ストップ層２５０を共にパターニングする。ＮＦＥＴおよびＰＦＥＴトランジスタにおいて広く用いられているように、犠牲ゲートはポリシリコンで形成されているので、パターニング・プロセスは容易に利用可能である。
【００２４】
図４に示す実施形態では、フォトリソグラフィを用いて、酸化物層２５０として与えたエッチ・ストップ層およびその上のポリシリコン層２６０を含むゲート・スタック構造３００をパターニングする。次いで、フォトリソグラフィ手順の後に、反応性イオン・エッチング（ＲＩＥ）等の異方性エッチング・プロセスを行うが、この代わりに他の方法も使用可能である。
【００２５】
次の処理ステップにおいて、図５に示すように、ゲート・スタック構造３００の側壁にスペーサを形成する。一実施形態では、スペーサ４００を形成するには、共形な（conformal）スペーサ材料を堆積し、続けてＲＩＥ等の異方性垂直エッチングを行って、その後に垂直方向に配されたスペーサのみが残って犠牲ゲート３００の側壁に固着しているようにする。スペーサ４００を形成する材料は、用いる特定のプロセス・ステップに組み込むために選択される様々な利用可能な材料からの１つ以上の材料を含むことができる。例えば、エッチ・ストップ層２５０が酸化物を含む場合、スペーサ４００は、好ましくは、窒化シリコンまたは他の窒化物等の非酸化物材料で形成して、後のプロセス・ステップにおいて等方性ウエット・エッチングによってエッチ・ストップを除去する際に、非酸化物スペーサと酸化物エッチ・ストップ層２５０との間にエッチング選択比（選択性）が与えられるようにする。あるいは、エッチ・ストップ層２５０が窒化シリコン等の窒化物で形成されている場合、スペーサ４００は、望ましくは非窒化物材料で形成して、非窒化物スペーサと窒化物エッチ・ストップ層２５０との間でエッチング選択比を与える。エッチ・ストップ層２５０が酸窒化シリコンで形成されている場合、スペーサ４００は、酸化物または窒化物のいずれかで形成して、等方性ウエット・エッチング化学反応が酸化物または窒化物のいずれかに対してエッチング選択比を有するようにすることができる。
【００２６】
更に、図５は、４１０および４２０に示すようなソースおよびドレイン領域を形成するプロセスを示す。ポリシリコンの犠牲ゲートを用いるので、基板２００をドーピングして、アクティブ領域２４０にソースおよびドレイン領域４１０および４２０を形成することができる。このドーピングは、基板内にイオンを注入して、ソースおよびドレイン領域４１０および４２０の導電率を変更することを伴う。上述のように、ポリシリコンは、チャネル領域へのこのような注入を阻止する能力を有する。これは、図５の４０５に示す。
【００２７】
また、図５において４１０および４２０で示す領域は、注入によって、低濃度にドーピングした（lightly doped）ソース／ドレイン拡張（extension）領域あるいは注入されたハロ（halo）またはその両方を形成することができる。更に、特定の所望の構成要素を形成するために、必要に応じて、ｎ型およびｐ型の不純物のいずれかまたは双方を注入することができる。例えば、相補型金属金属酸化膜半導体（ＣＭＯＳ：complementary metal oxide semiconductor）技術において回路を実装する場合、ｎ型およびｐ型のドーパントを基板の各部分内に注入して、その技術におけるｐ型またはｎ型のトランジスタのソースおよびドレイン領域を形成しなければならない。ポリシリコンは、ドーピングされる原子のイオン注入を阻止する能力を有し、従って、犠牲ポリシリコン・ゲート３００およびスペーサ４００は、共に注入マスクとして機能する。
【００２８】
金属ゲート処理のこれらの初期段階で犠牲ポリシリコン・ゲートを用いることによって、高温処理を実行することが可能となる。例えば、一般に、ゲートのパターニングの後、基板のソースおよびドレイン領域内へのドーパント注入に続いて、高温ドーパント・ドライブイン・プロセスが必要となる。
【００２９】
次に、図６に示すように、基板２００を覆うように、レベル間誘電体５００層をブランケット堆積する。一実施形態では、次いで、レベル間誘電体５００を平坦化して、犠牲ゲート・スタック３００において停止させる。平坦化のために、化学機械的研磨等、様々なプロセスを利用可能である。
【００３０】
図７において、ＲＩＥ等によって、犠牲ゲート２６０を除去し、エッチ・ストップ層２５０上で停止させて、下の基板２００の表面に対する損傷を回避する。その後、好ましくは、図７に示すように、エッチ・ストップ層２５０を除去して、スペーサ４００間の開口６００内で基板２００の表面を露出させる。開口６００は、基板２００の上面およびスペーサ４００の側壁６１０によって制約されている。
【００３１】
代替的な実施形態では、エッチ・ストップ層２５０がゲート誘電体として動作するのに適切な材料および厚さで形成されている場合、ポリシリコン・ゲート２６０のみを除去し、エッチ・ストップ層２５０を最終ゲート誘電体として所定の位置に残すことができる。そうすることで、エッチ・ストップ層２５０を除去して新しいゲート誘電体６５０を形成するステップが回避されるので、処理は簡略化する。
【００３２】
しかしながら、犠牲ポリシリコン・ゲート２６０を除去する間にエッチ・ストップ層２５０に損傷を与える可能性があるため、特に犠牲ゲートをＲＩＥによって除去する場合、好ましくは、エッチ・ストップ層２５０全体を除去し、その後、基板２００の表面上に最終ゲート誘電体を形成する。次いで、好ましくは、エッチ・ストップ層２５０の除去に続いて、エッチング後洗浄を行う。
【００３３】
エッチ・ストップ層２５０を除去し、ゲート誘電体６５０として用いる新しい層を形成することの利点は、最終ゲート誘電体を設ける目的のために、新しい層６５０を形成する間の条件を最適化することが可能なことである。このため、かかる実施形態では、最終ゲート誘電体の材料および厚さを、いっそう細かく制御することができる。
【００３４】
エッチ・ストップ層２５０を除去する実施形態では、図８に示すように、基板２００の表面上に、新しいゲート誘電体６５０を形成する。好適な実施形態においては、酸化物層、または窒化物層を有するゲート誘電体６５０を、開口６００内で基板２００上に、熱によって成長させる。別の実施形態では、ゲート誘電体６５０は、低圧化学的気相堆積（ＬＰＣＶＤ：low pressure chemical vapor deposition）等により、堆積によって形成する。ゲート誘電体について、他の材料の選択肢も存在する。例えば、二酸化シリコン、窒化シリコン、または酸窒化シリコンのいずれかのものよりも高い、高誘電率Ｋを有することが望ましいゲート誘電体として、酸化ハフニウム（ＨｆＯ2）または酸化ジルコニウム（ＺｒＯ2）のゲート誘電体を形成可能である。かかる高ｋゲート誘電体は、誘電体の破損に対する保護のためにもっと厚いゲート誘電体が必要であるが、トランジスタのスイッチング性能を犠牲にしないようにする場合等、特定の用途について有利となり得る。
【００３５】
いったん最終ゲート誘電体６５０を形成したら、次いで、最終ゲートを形成することができる。図９は、金属または導電性金属化合物を含む最終ゲートを形成する段階を示す。図９から１２に示す例示的な実施形態において、ゲート誘電体６５０に接触した第１の層７００の好適な材料として、タングステンを用いる。ゲートの第１の金属層７００として、ゲート誘電体６５０上に堆積することができる金属および金属化合物については、幅広い選択肢が存在する。かかる選択肢には、イリジウム（Ｉｒ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タンタル・シリコン窒化物（ＴａＳｉＮ）、タングステン（Ｗ）、およびバナジウム（Ｖ）が含まれるが、これらに限定されない。
【００３６】
更に、ゲート誘電体が特定の材料、例えば、酸化ハフニウム（ＨｆＯ2）または酸化ジルコニウム（ＺｒＯ2）等の高ｋ誘電体材料で形成されている場合、第１の層７００の金属は、ゲート誘電体６５０との特有の適合性に関して選択することができる。例えば、酸化ハフニウム（ＨｆＯ2）のゲート誘電体６５０に接触させて、ハフニウム（Ｈｆ）の第１の金属層７００を形成することができる。同様に、酸化ジルコニウム（ＺｒＯ2）のゲート誘電体６５０に接触させて、ジルコニウム（Ｚｒ）の第１の金属層７００を形成することができる。
【００３７】
これらの金属および金属化合物の多くについては、現在、例えばスパッタリングのような物理的気相堆積プロセスのみが存在する。しかしながら、タングステンを堆積するためには、化学的気相堆積が存在する。従って、金属ゲートの形成に用いるには、タングステンが好適な材料である。更に、タングステンの仕事関数は、ｎ型およびｐ型の半導体材料の仕事関数の中間範囲にある。この結果、ＰＦＥＴおよびＮＦＥＴの双方の金属ゲートにおいて、タングステンを有利に用いることができる。
【００３８】
ここで、第１の金属層７００がタングステン層である場合に金属ゲートを形成するための好適な実施形態について説明する。図９に示すように、ゲート誘電体６５０に接触させて、開口６００内に、７００で示す薄いタングステン（Ｗ）層が堆積されている。参照を容易にするため、ゲート誘電体は、新たに形成したゲート誘電体６５０であるか、またはエッチ・ストップ層２５０として初期に用いた後に適切な誘電体層として再使用するものであるかには関係なく、番号７５０で参照する。
【００３９】
タングステンの第１の金属層７００は、前駆物質ガスとして好ましくはＷ（ＣＯ）6であるタングステンのカルボニルを用いた化学的気相堆積（ＣＶＤ）技法によって堆積することが好ましい。７００で示すタングステン層は、最良の結果を出すために、薄く維持する。本発明の好適な実施形態において、タングステン層７００の厚さは、２から２０ｎｍの範囲の厚さ、好ましくは２から１０ｎｍの厚さに堆積する。タングステン層７００は、基板およびスペーサ側壁６１０の少なくとも一部を覆う層である。図９に示す本発明の一実施形態では、タングステン層は、開口６００内でスペーサ６１０の側壁（複数の側壁）全体を覆い、酸化物層７５０の上にあるように堆積されている。
【００４０】
図１０は、金属ゲートの形成におけるその後の処理段階を示す。図１０において、開口６００内に拡散バリア層を堆積して、薄いタングステン層７００を覆う。拡散バリア層は、窒化チタン（ＴｉＮ）、窒化ハフニウム（ＨｆＮ）、および窒化ジルコニウム（ＺｒＮ）等の１つ以上の材料を含むことができる。これらの化合物の各々は、ゲート誘電体６５０に接触させた第１の金属層７００として形成された様々な異なる金属と共に、拡散バリア層として使用可能である。第１の金属層がハフニウムまたはジルコニウムをそれぞれ含む場合、窒化ハフニウムまたは窒化ジルコニウムをそれぞれ含む拡散バリア層を用いることが最も好ましい。以下に記載する好適な実施形態では、拡散バリア層８００は、窒化チタンを含むので、窒化チタン層８００またはＴｉＮ層８００と呼ぶ。
【００４１】
第１の金属層７００がタングステンで形成されている好適な実施形態では、拡散バリア層は、好ましくは、８００に示すように、タングステンに接触させて堆積した薄いチタン層を含み、その後に窒化チタン（ＴｉＮ）層を含む。この薄いチタン層を、接着材料層または接着層とも呼ぶ。拡散バリア層８００を形成するために、様々なプロセスを用いることができる。好適な実施形態では、化学的気相堆積（ＣＶＤ）を用いる。あるいは、拡散バリア層８００は、原子層堆積（ＡＬＤ：atomic layer deposition）および物理的気相堆積（ＰＶＤ）技法を用いて堆積可能である。
【００４２】
窒化チタンの堆積によって拡散バリア層８００を形成した後に、アニーリングを行って、拡散バリア層の特性を向上させることが好ましい。アニーリングは、堆積した窒化チタン層８００の密度を上げる（緻密にする）ために実行する。比較的低い温度でアニーリング・プロセスを行って、金属ゲート層に損傷を与えないようにすることが好ましい。アニーリング・プロセスを実行する実施形態において、４００℃から６００℃の範囲に温度を保つ。好適な実施形態において、アニーリング・プロセスは、Ｈ2／Ｎ2混合物を用いて、４００℃から６００℃で３０分間行う。
【００４３】
好適な実施形態において、ＴｉＮ層８００の堆積および任意のアニーリングを行った後の次の処理ステップは、ＴｉＮ層の上に第２の金属層９００を堆積することである。拡散バリア層８００が所定の位置にあるので、第２の金属または金属化合物の層は、様々な金属および金属化合物から選択することができる。なぜなら、拡散バリア層８００が、第１の層７００の材料と第２の層９００の材料との間の反応を防ぐからである。好ましくは、第２の層９００は、堆積プロセスの容易さおよび共形特性に関して選択した金属または金属化合物を含む。好ましくは、第２の層９００はタングステンを含む。
【００４４】
図１１に、第２の層９００を堆積するプロセスを示す。ここでは、第２の層９００としてタングステン層を堆積する。一実施形態において、第２の層９００は、堆積前駆物質またはソース・ガスとしてＷＦ6を用いるＣＶＤプロセスを用いて堆積することができる。図１１の例に示すように、ＷＦ6の堆積は、９００に示すような下向きの方向である。タングステン成長の方向は、９１０によって示し、開口６００内では開口の側壁９２０に沿って上向きおよび横向きである。
【００４５】
第１の層７００と第２の金属層９００との間に拡散バリア層８００を堆積することには、いくつかの利点がある。１つには、ＴｉＮ等のほとんどの拡散バリア層は、図１１に示すように、側壁９２０に沿って良好な表面核形成（nucleation）を与える。表面核形成の向上によって、特に前駆物質またはソース・ガスとしてＷＦ6を用いてＣＶＤプロセスを実行する場合に、タングステンの接着性が向上する。表面の核形成の向上およびタングステン接着性の改善は、タングステンの剥離を軽減するのに役立つ。この剥離は、従来技術の現在実施されている方法に伴うことが多い問題である。
【００４６】
更に、ＴｉＮおよび他の拡散バリア層は、より共形な特性を有し、これによって、Ｗ（ＣＯ）6前駆物質から堆積したタングステン層の非共形な性質のために生じる問題が回避される。これは、特に、Ｗ（ＣＯ）6前駆物質からのタングステンの堆積中に生じるゲート中間部でのピンチオフおよび空隙形成の問題に対処する。これは、ＷＦ6前駆物質からのタングステン堆積が、他の方向からではなく開口の側壁９１０から、開口をいっそう共形に（等角に）充填するという事実によるものである。
【００４７】
また、ＴｉＮおよび他の拡散バリア層は、フッ素浸透に対するバリアである。ＷＦ6等のガスをタングステン・ゲートの堆積のために用い、フッ素は下にあるシリコンに損傷を与える場合があるので、ＴｉＮ層および他の拡散バリア層は、ゲート酸化物層を介した浸透の可能性を低くすることができる。これによって、極めて薄いタングステン層（好ましくは２〜２０ｎｍ）を最初に用いることができ、処理コストが大幅に削減する。
【００４８】
図１２は、本発明の好適な実施形態において形成した結果である金属ゲート１０００の図である。図１２に示すように、生成された金属ゲート１０００は、ゲート誘電体６５０と接触させた第１の金属または金属化合物層７００、ここではチタン−ＴｉＮの好適な構造等の拡散バリア層８００、および、タングステン等の上部にある金属層９００を含む。金属ゲートが第１および第３の層７００、９００としてタングステンを含む場合、これは、全体的にタングステンから成るゲートに非常に良く似た動作をするが、全体的にタングステンで形成されたゲートの製造および性能に悪影響を与える問題のいくつかは生じない。
【００４９】
金属ゲート１０００は、化学機械的研磨プロセスを用いて、誘電体層５００の上で停止させることで、平坦化することができる。次いで、金属ゲート構造１０００に上からゲート・コンタクト（図示せず）を設けて、チップの他の要素との相互接続を与える。図１２に示す実施形態に従って形成した金属ゲートは、構造的に欠陥のあるゲート、空隙を有するゲート、および剥離を生じやすいゲート等、従来技術の金属ゲート・プロセスに伴う問題に対処する。
【００５０】
本発明について、そのいくつかの好適な実施形態に従って説明してきたが、本発明の真の範囲および精神から逸脱することなく、多くの変形および拡張を実行可能であることは、当業者には理解されよう。本発明の真の範囲および精神は、特許請求の範囲によってのみ限定される。
【産業上の利用可能性】
【００５１】
本発明の金属ゲート構造は、トランジスタを含む半導体集積回路等、高性能デバイスにおいて有用である。
【図面の簡単な説明】
【００５２】
【図１】開口内で厚いタングステン層の堆積によって生じる潜在的なピンチオフの問題を示す図である。
【図２】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図３】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図４】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図５】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図６】本発明の一実施形態に従った犠牲ゲート構造の形成における初期の処理ステップを示す図である。
【図７】犠牲ゲート構造を除去した後の、表面上にスペーサが形成された基板の断面図である。
【図８】犠牲ゲート構造を除去した後に新しいゲート酸化物層を堆積した、本発明の代替的な実施形態を示す図である。
【図９】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図１０】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図１１】本発明の一実施形態に従った金属ゲート構造の形成における後続のステップを示す図である。
【図１２】本発明の一実施形態に従った金属ゲート構造の形成結果を示す図である。
【図１】
2007505482.tif 000003
【図２】
2007505482.tif 000004
【図３】
2007505482.tif 000005
【図４】
2007505482.tif 000006
【図５】
2007505482.tif 000007
【図６】
2007505482.tif 000008
【図７】
2007505482.tif 000009
【図８】
2007505482.tif 000010
【図９】
2007505482.tif 000011
【図１０】
2007505482.tif 000012
【図１１】
2007505482.tif 000013
【図１２】
2007505482.tif 000014
【手続補正書】
【提出日】平成17年10月21日(2005.10.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路のトランジスタにおける金属ゲート構造（１０００）であって、
実質的に金属および金属化合物の少なくとも一方から成る第１の層（７００）であって、基板（２４０）の半導体領域に形成されたトランジスタ・チャネル領域に接触しているゲート誘電体（７５０）に接触し、カルボニルを含有する前駆物質から堆積される、第１の層（７００）と、
前記第１の層（７００）の上にある拡散バリア層（８００）と、
実質的に金属および金属化合物の少なくとも一方から成り、フッ素を含有する前駆物質から堆積され、前記拡散バリア層（８００）の上にある第２の層（９００）と、を含み、前記第１の層および第２の層（７００、９００）ならびに前記拡散バリア層（８００）が、１対の誘電体スペーサ（４００）間の開口（６００）内に配置されている、金属ゲート構造。
【請求項２】
前記第１の層（７００）が、実質的に、イリジウム（Ｉｒ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タンタル・シリコン窒化物（ＴａＳｉＮ）、タングステン（Ｗ）、およびバナジウム（Ｖ）から成る群から選択された少なくとも１つの材料から成る、請求項１に記載の金属ゲート構造。
【請求項３】
前記第２の層（９００）が、実質的に、イリジウム（Ｉｒ）、ニオブ（Ｎｂ）、白金（Ｐｔ）、レニウム（Ｒｅ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タンタル・シリコン窒化物（ＴａＳｉＮ）、タングステン（Ｗ）、バナジウム（Ｖ）、Ｎｉシリサイド、Ｃｏシリサイド、およびＴｉシリサイドから成る群から選択された少なくとも１つの材料から成る、請求項２に記載の金属ゲート構造。
【請求項４】
前記第１および第２の層（７００、９００）が実質的にタングステンから成る、請求項１に記載の金属ゲート構造。
【請求項５】
前記第１の層（７００）および前記第２の層（９００）の少なくとも一方が、前記金属ゲート構造を所望の仕事関数に調整するための不純物濃度を含む、請求項１に記載の金属ゲート構造。
【請求項６】
前記第１の層（７００）が前記第２の層（９００）よりも薄い、請求項１に記載の金属ゲート構造。
【請求項７】
前記第１の層（７００）が約２ｎｍから約２０ｎｍの間の厚さを有する、請求項６に記載の金属ゲート構造。
【請求項８】
前記拡散バリア層（８００）が、チタンの窒化物、ハフニウムの窒化物、およびジルコニウムの窒化物の少なくとも１つを含む、請求項１に記載の金属ゲート構造。
【請求項９】
前記拡散バリア層（８００）が実質的に窒化チタンから成る、請求項８に記載の金属ゲート構造。
【請求項１０】
前記ゲート誘電体（７５０）が実質的に酸化物から成る、請求項１に記載の金属ゲート構造。
【請求項１１】
前記酸化物から成るゲート誘電体（７５０）が前記半導体領域の半導体材料の酸化物である、請求項１０に記載の金属ゲート構造。
【請求項１２】
前記半導体領域がシリコンを含む単結晶領域であり、前記酸化物から成るゲート誘電体が実質的に二酸化シリコンから成る、請求項１１に記載の金属ゲート構造。
【請求項１３】
前記基板（２４０）が、バルク半導体基板、セミコンダクタ・オン・インシュレータ基板、シリコン・オン・インシュレータ基板、シリコン−ゲルマニウム基板、およびゲルマニウム基板から成る群から選択される、請求項１に記載の金属ゲート構造。
【請求項１４】
前記半導体領域が、多結晶シリコンおよびアモルファス・シリコンから成る群から選択された少なくとも１つを含む、請求項１に記載の金属ゲート構造。
【請求項１５】
前記誘電体スペーサ（４００）が、酸化シリコン、酸窒化シリコン、窒化シリコン、金属酸化物、シリケート、およびこれらの混合物から成る群から選択された少なくとも１つの材料を含む、請求項１に記載の金属ゲート構造。
【請求項１６】
請求項１に記載の金属ゲートを形成する方法であって、
基板（２４０）の半導体領域上にエッチ・ストップ層（２５０）を形成するステップと、
前記エッチ・ストップ層（２５０）上に犠牲ゲート（２６０）を形成し、これによって犠牲ゲート構造（３００）を形成するステップと、
前記犠牲ゲート構造（３００）の側壁上に１対の誘電体スペーサ（４００）を設けるステップと、
前記基板（２４０）上に、前記犠牲ゲート（２６０）の上部に対してほぼ平面的な上面を有する誘電体層（５００）を形成するステップと、
前記犠牲ゲート（２６０）を除去して前記スペーサ（４００）間に開口（６００）を形成するステップと、
前記開口（６００）の下部から前記エッチ・ストップ層（２５０）を除去するステップと、
前記開口（６００）内で前記半導体領域上にゲート誘電体（７５０）を形成するステップと、
前記開口（６００）内に、前記ゲート誘電体（７５０）および前記スペーサ（４００）の側壁に接触させて、金属および金属化合物の少なくとも一方から成る第１の層（７００）を堆積するステップと、
前記開口（６００）内で前記第１の層（７００）上に拡散バリア層（８００）を形成するステップと、
前記開口（６００）内で前記拡散バリア層（８０）上に金属および金属化合物の少なくとも一方から成る第２の層（９００）を堆積するステップと、
を含み、前記第１の層（７００）がカルボニルを含有する前駆物質から堆積され、前記第２の層（９００）がフッ素を含有する前駆物質から堆積される、方法。    
【請求項１７】
前記ゲート誘電体（７５０）が熱成長によって形成される、請求項１６に記載の方法。
【請求項１８】
前記第１の層（７００）がＷ（ＣＯ）6前駆物質から堆積され、前記第２の層（９００）がＷＦ6前駆物質から堆積される、請求項１６に記載の方法。
【請求項１９】
前記犠牲ゲート（２６０）がポリシリコンを含む、請求項１６に記載の方法。
【請求項２０】
前記拡散バリア層（８００）を形成する前に、接着材料層を堆積するステップを更に含む、請求項１６に記載の方法。
【請求項２１】
前記拡散バリア層（８００）が実質的に窒化チタン（ＴｉＮ）から成り、前記接着材料層が実質的にチタン（Ｔｉ）から成る、請求項２０に記載の方法。
【請求項２２】
前記犠牲ゲート（２６０）および前記エッチ・ストップ層（２５０）がエッチングによって除去される、請求項１６に記載の方法。
【請求項２３】
前記エッチ・ストップ層（２５０）が実質的に酸化物層から成る、請求項１６に記載の方法。
【請求項２４】
前記第１の層（７００）が化学的気相堆積（ＣＶＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項２５】
前記第１の層（７００）が原子層堆積（ＡＬＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項２６】
前記第１の層（７００）が物理的気相堆積（ＰＶＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項２７】
前記第２の層（９００）を形成する前に、前記拡散バリア層（８００）をアニーリングするステップを更に含む、請求項１６に記載の方法。
【請求項２８】
前記拡散バリア層（８００）が４００℃から６００℃の間の範囲の温度でアニーリングされる、請求項２７に記載の方法。
【請求項２９】
前記第２の層（９００）が化学的気相堆積（ＣＶＤ）プロセスを用いて堆積される、請求項１６に記載の方法。
【請求項３０】
前記金属ゲート（１０００）を前記誘電体層（５００）のレベルまで平坦化するステップを更に含む、請求項１６に記載の方法。
【請求項３１】
前記平坦化するステップが化学機械的研磨によって行われる、請求項３０に記載の方法。
【国際調査報告】
2007505482.tif 000015