(57)【要約】移動中の基板の通路に沿って位置された一連のアレイに構成され、各アレイが個別のプロセスカラーを表す着色剤を含んでいる複数の個々に制御可能な着色剤分配アプリケータを使用して、前記移動中の基板の表面上にデジタル的に規定されたパターンデータにしたがってパターンを印刷する電子デジタル制御システムがここに開示されている。デジタル制御システムはその所望のパターンを含む個々の各パターンエレメントに対するカラー割当てによって表現されるパターンデータを、１以上のプロセスカラーを使用してその割当てられたカラーを基板上で再生することを要求されたときに、各アプリケータに対する一連の論理的噴射命令に変換する。【選択図】図１
2007526837.tif 000002
【特許請求の範囲】
【請求項１】
移動中の基板の通路に沿って位置された一連のアレイとして配置され、各アレイが個別のプロセスカラーを表す着色剤を含んでいる複数の個々に制御可能な着色剤分配アプリケータを使用して前記移動中の基板の表面上にデジタル的に規定されたパターンデータにしたがってパターンを印刷する電子デジタル制御システムであって、前記パターンを含むと共に前記プロセスカラーのそれぞれに対するベース噴射時間を含んでいる個々の各パターンエレメントへのカラー割当てによって表現されるパターンデータを、前記割当てられたカラーを１以上のプロセスカラーを使用して基板上に再生することを要求されたときに、前記アプリケータのそれぞれに対する一連の論理噴射命令に変換するように構成されている電子デジタル制御システムにおいて、
（ａ）パターンデータのソースと、前記カラー割当ておよび前記カラー割当てを前記噴射命令に変換する変換データを含んでいる前記パターンデータをコンピュータが出力することのできる多数のデータポートとを提供するデジタルコンピュータと、
（ｂ）前記基板の移動を均一な個別のインクリメントで測定する手段とを備え、前記インクリメントは、前記基板の細密スケール移動を規定するように個々に機能し、それによって前記制御システムの単一の制御サイクルを規定するように機能し、また、均一な予め定められた数のグループで配置されたときには前記パターンデータによって規定された単一のパターンラインが割当てられる前記基板の通路に沿った距離を規定するように機能し、
（ｃ）さらに、複数のアドレス可能な位置をメモリ装置内に含んでいる少なくとも１つの電子的に規定された検索表を備え、このような位置はそれぞれ前記基板上にパターン化される特定の画素に関するデータを含み、前記データは前記パターンを含む各画素に割当てられたカラーを再生するための命令を含み、前記命令はその割当てられたカラーを再生するために使用される各ベース噴射時間の相対的割合を含んでいる制御システム。
【請求項２】
第１のメモリ装置内の前記検索表を含むアドレス可能な位置の数は、割当てられたカラーの数が減少した状況では減少される請求項１記載の制御システム。
【請求項３】
少なくとも２つの検索表が使用可能であり、前記パターンデータは使用される検索表を識別する請求項１記載の制御システム。
【請求項４】
前記デジタルコンピュータは前記パターンデータを高速チャンネルで提供し、時間的感度の低い別のデータを第２のチャンネルで提供する請求項１記載の制御システム。
【請求項５】
前記検索表は、前記第２のチャンネルを使用してロードされる請求項１記載の制御システム。
【請求項６】
前記デジタルコンピュータは、ｎを前記デジタルコンピュータにより適合される最大ワード長とすると、パターンデータをｎビットワードまたはｎ／２ビットワードの形態で提供することができ、それによって前記制御システムは効率を損なうことなく単一の全幅の基板または１／２幅の基板にパターンを形成することが可能となる請求項１記載の制御システム。
【請求項７】
前記パターンデータの前記変換は論理噴射命令の形成を含み、前記噴射命令は各制御サイクルに対して、前記複数の各アレイ内に位置された個々の着色剤アプリケータのそれぞれに対して単一のビットの形成を含み、前記単一のビットは、前記アプリケータが前記パターンデータにしたがってその制御サイクル中に着色剤を分配すべきか否かを示す請求項１記載の制御システム。
【請求項８】
さらに、（ａ）前記単一のビットを各着色剤アプリケータに対する付勢電圧パルスに変換し、前記アプリケータの付勢時間を加速させるために前記パルスの立上りで前記電圧パルスのエネルギを増加させる手段と、
（ｂ）すでに付勢されているアプリケータに前記エネルギパルスが供給される場合に前記エネルギパルスを少なくとも部分的に消散させる手段とを備えている請求項７記載の制御システム。
【請求項９】
このような変換に続いて、書込みポインタを使用して前記噴射命令がメモリ装置内の位置に書込まれ、前記位置の内容は、前記基板の移動に関する前記基板通路に沿った前記一連のアレイの間隔および単一のアレイ内の個々のアプリケータの間隔を補償するのに十分であるような内容の読取りの遅延を使用して前記個々のアプリケータに転送される請求項７記載の制御システム。
【請求項１０】
第１のポートおよび第２のポートを備えたスタティックメモリは、前記第１のポートからのパターンデータの非同期書込みと、前記第２のポートからのパターンデータの読取りとを非同期的に行うために個々のアプリケータの位置の前記補償に続いて使用される請求項９記載の制御システム。
【請求項１１】
前記複数の各アレイ内に位置された前記個々のアプリケータはスタガー形態で配置され、各アレイ内における個々のアプリケータのスタガーの配置に対する前記補償は、ラインカウンタをデクリメントし、その後、基板の通路に沿ってパターンライン単位で測定された隣接したスタガーの個々のアプリケータ間の距離を補償するのに十分な量をこのカウンタ値に加算することによって行われる請求項９記載の制御システム。
【請求項１２】
オプションの検索表が使用可能であり、前記オプションの検索表は請求項１の検索表の後でアクセスされ、所定のアレイ内の個々の各アプリケータが各論理噴射命令に対して等しい量の供給を行うことを可能にする調節ファクタを含んでいる請求項１記載の制御システム。
【請求項１３】
複数の前記個々のアプリケータはバルブカード上に配列され、所定のアレイ内の前記バルブカードはそれぞれ特有の電子的に読取り可能な識別子を割当てられている請求項１２記載の制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、各液体着色剤が独立して制御された個別のアプリケータから塗布される複数の液体着色剤をパターン画素に関して規定された予め定められたパターンデータにしたがって割当て、塗布することにより多色のパターンが移動中の吸収性基板上に再生されることのできるコンピュータ制御された染料注入技術を制御するためのプロセスおよび装置に関する。とくに、この開示は、基板がそのアプリケータを比較的高速で通過したときに所望の画素規定パターンを基板上に生成するようにパターン導出着色剤アプリケータ付勢命令が発生されて適切な個々のアプリケータに導かれる制御システムに関する。この制御システムは、パターン規定に悪影響を与えずに、あるいは過剰または不適切な着色剤供給が発生することなく、基板の移動速度の変化に自動的に適応することができる。
【背景技術】
【０００２】
ここに記載されている技術は種々の基板のパターン化に適用可能であり、とくに、テキスタイル基板のような吸収性基板のパターン化に適している。このような技術は種々の印刷システムによる使用に容易に適応されることができるが、それらはとくに、コンピュータ制御の下に個々にアドレス可能な着色剤アプリケータによって１つの液体染料（ここでは着色剤とも呼ばれる）の個々に特定された等分部分をテキスタイル基板表面の予め定められた位置に正確に供給することにより染色画像が形成される画素ベースのシステムに適している。説明のために使用される特定の適用はカーペットタイル、広幅織（ｂｒｏａｄｌｏｏｍ）カーペット、ラグ、マット等のようなフロアカバー材料にパターンを形成するものである。もっとも、この制御システムは屋内家具への適用（たとえば、室内装飾品、カーテン類、自動車のインテリア等）またはその他の適用を意図されたパターンに関する使用も可能である。
【０００３】
画像を基板上に配置するために画素の概念を使用する画像化または印刷システムは、印刷および繊維産業において一般的に使用されており、多くのリサーチおよび開発努力の対象となっている。このようなシステムは、再生されるパターンにより指示された基板上の特定の領域に測定された量の着色剤を塗布することによりパターンを形成する。画素ベースのシステム（その用語がここにおいて使用されている）においては、特定のカラーが割当てられることのできる基板上の最小の領域は画素である。１つのパターン内の１以上の画素において使用されるそれぞれの特有カラーはパターンエレメントと呼ばれる。したがって、チェス盤の２色画像は、多くの（少なくとも６４個の）画素と、２つのパターンエレメントとを有するパターンとみなされることができる。ここに記載されている制御システムは、移動中の基板の表面上の正確に規定された画素サイズの領域に対する異なった着色剤の塗布を命令し、それによって複数のパターンエレメントから構成された電子的に規定されたパターンから多色のパターンを基板上に形成することができる。
【０００４】
個々のアプリケータがコンピュータ制御下にあるテキスタイル基板にパターンを形成する技術の種々の特徴は、たとえば、一般的にその権利を譲渡され、この明細書において全て参考文献とされている米国特許第 3,942,342号明細書、米国特許第 3,969,779号明細書、米国特許第 4,033,154号明細書、米国特許第 4,116,626号明細書、米国特許第 4,170,883号明細書、米国特許第 4,545,086号明細書、米国特許第 4,894,169号明細書、米国特許第 4,984,169号明細書、第 5,128,876号明細書、米国特許第 5,136,520号明細書、第 5,140,686号明細書、米国特許第 5,142,481号明細書、第 5,195,043号明細書、米国特許第 5,208,592号明細書、第 5,408,380号明細書、米国特許第 5,425,389号明細書に記載されている。
【０００５】
上記に列挙された特許文献に記載されている種々のパターン化装置および技術を使用するマシンは、とくに、テキスタイル基板にパターンを形成するのによく適合する。１つの好ましい実施形態において、このような着色剤は、パターン化される移動中の基板の通路にまたがる（すなわち、アレイが基板の通路に対してほぼ垂直に配置され、この基板がその通路に沿ってこのようなアレイと向いあって移動する）ように間隔を隔てられて平行な関係で配置された複数の個々のカラーバーの長手方向に沿ってそれぞれ取付けられた何百個もの個々の染料アプリケータのセットを使用することによって特定の画素に塗布される。それ故、所定のカラーバーと関連づけられた種々の個々のアプリケータは共同して、着色剤が塗布される基板の全ての領域へのアクセスを行う。この好ましい実施形態において、所定のカラーバーにおける各アプリケータは、同じ着色剤容器からの液体着色剤（“プロセスカラー”と呼ばれる固有のカラー）を供給され、異なったアレイは典型的に異なった着色剤を含む異なった容器から供給される。プロセスカラーではないパターンによって必要とされるカラーは、ハーフトーンのようないくつかの伝統的な技術の任意のものを使用して再生されることができ、それは、おそらく、所望の割合で基板表面上に分配された２以上のプロセス着色剤のその位置でのブレンドによるとくに吸収性基板でのテキスタイル印刷にさらに適したものである。
【０００６】
（１）分配される特定の着色剤、（２）別のカラーバーの位置に関するその着色剤に対して適したカラーバーの位置、（３）移動中の基板上のターゲット画素の位置に対するそのカラーバーの位置、（４）カラーバーの長さの範囲内における特定のアプリケータの位置、および（５）特定のアプリケータにより分配される着色剤の量に合わせられたアプリケータ付勢命令（“噴射時間”）を発生することにより、再生されている特定のパターンによって要求されるとおりに、基板上のパターン領域内において任意の利用可能な着色剤が任意の予め規定された量（理論上）で任意の画素に塗布されることができる。ここに開示されている制御システムは適切な付勢命令をこのような各アプリケータに与え、それによって画素が各アレイのそれぞれの下を通過したとき、所望の電子的に規定されたパターンにしたがって再生されるパターンの要求に応じて、注意深く計量された量の異なった着色剤を異なった画素に供給する能力を提供する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
（１）個々のアプリケータのグループまたはアレイの数ならびに合計数がいくぶん制限されたままであり、（２）移動している基板に対するアプリケータの相対的な動きが比較的遅いままであり、（３）カラー多様性、着色剤の浸透力およびパターン細部に関するパターンの着色剤塗布の要求がなされていない状態である限りは、上述の米国特許明細書に記載されているような既存の制御システムは満足できるものであることが分かっている。しかしながら、高い解像度の画像を有している多色パターンの製品の高速生産に対する商業的な需要が生じた場合、既存の制御システムはしばしば、付勢命令を発生し、それらの命令を適切に補償し、所望の生産率により要求される時間フレームで個々の適切な着色剤アプリケータに命令を送ることができないことが分かっている。これはとくに、たとえば、１つのカラーごとに非常に多くの（たとえば、何百個もの）アプリケータや、利用可能なプロセスカラーに対応した非常に多くの（たとえば、何十もの）異なったグループまたはアレイや、あるいはその場所でのカラーブレンド（たとえば、制御されたブレンドにより、基板に塗布されたカラーとは異なるカラーをその基板上に発生させる）が要求される複雑なパターンを使用して高い解像度のパターン化を必要とする等の状況においてそうである。
【課題を解決するための手段】
【０００８】
この明細書に記載されているシステムでは、必要とされる異なったカラー、各アプリケータの別のアプリケータに対する相対的な位置、移動中の基板に対するそのアプリケータの相対的な位置および動き、パターン化命令が発生されてアクチュエータに伝送されなければならない速度ならびにその他の事項が適切に考慮されて補償されながら、パターンデータを全てのアレイに迅速かつ効率的に分配配布することを可能にする方法で電子パターン化命令を各グループまたはアレイ内の各アプリケータに送るためにコンピュータソフトウェアおよびハードウェアが使用される。
【０００９】
以下、このシステムの代表的な実施形態を説明する。とくに、この実施形態は、８つのカラーバーを使用し、個別の基板ユニット（たとえば、カーペットタイル、ラグまたはマット）および連続した織物（たとえば、広幅織カーペット、すなわち織物の形でパターン化された後に個別のラグまたはマットの形に裁断されたラグまたはマット）の形態の基板の両者にパターンを形成することのできる例示的なテキスタイルパターン化装置である。パターン化システムの汎用性を保つために必要とされるこれらの異なった基板フォーマットの動作における明らかな適応性はこの制御システムの強さであると考えられるが、しかし、そのシステムが、たとえば、個別のユニットの前端部および後端部（たとえば、カーペットタイルの前端部および後端部）ならびに接合された織物セクションの間の継ぎ目を追跡し、それにしたがってパターン化命令を調節する（たとえば、パターン化を保留する）ことを可能にするために多数のデータ要求を提供する。この実施形態の例示的な特性のために、そうではないと述べられない限り、使用される数値は説明のための一例に過ぎず、マシン設定、特有のパターン化要求、基板および着色剤の選択等のようなファクタに応じて他の値が有用であり、あるいは好ましい可能性がある。
【００１０】
定  義
この実施形態の動作および有用性の説明を助けるために、以下の用語が使用される。これらの用語は、文脈がそうでないことを指示しない限り、意図された意味を有するものである。
【００１１】
“カラーバー”または“アレイ”という用語は、パターン化される移動中の基板の通路を横切って好ましくは垂直に位置された染料または着色剤アプリケータの線形配置を示すものである。なお、これらのアプリケータは全てが同じ着色剤を供給されている。使用されるカラーバーの数は、その基板に塗布されることのできる異なった着色剤の最大数に等しい。各バー上の着色剤アプリケータの数は、カラーバーの長手に沿った方向（そのバーはパターン化装置を通る基板通路にわたっているため、パターン化されている基板の幅に該当するパターン化装置の幅に沿った方向とも言うことができる）においてパターン中で再生されることのできる画素の最大数に等しい。カラーバーは、斜めに互い違いにされたアプリケータのセットを支持するバルブカードを備えているが、カラーバーの全体的な機能は、基板の通路を横切って延在する個々の並行アプリケータの単一のラインに等しい。
【００１２】
“ジェット”という用語は、着色剤アプリケータと同意語であり、一般に、カラーバーに沿って配列された着色剤の個々のアプリケータまたはディスペンサのことであり、とくに、各アプリケータに関連したオリフィスのことである。
【００１３】
“噴射時間”という用語は、アプリケータ（またはアプリケータのセット）が着色剤または染料を放出している経過時間のことである。ここにおける例では、噴射時間は０．１または０．２ミリ秒の単位で特定されている。
【００１４】
“ベース噴射時間”という用語は、特定の基板またはカーペットベースに関連した単一の噴射時間であり、この単一の噴射時間は、フラッディング(flooding)または他の望ましくない審美的効果を生じることなく基板上に放出されることのできる着色剤または染料の最大量に等しい。それは、このような望ましくない効果が回避された場合にその基板により使用される実際の最大噴射時間を表している。
【００１５】
“画素”または“画素領域”という用語は、制御された量の着色剤が割当てられることのできる基板上の最小領域を多少概略的に説明するために使用される。画素はまた、パターンが規定される基礎をなす小さい分割不可能な単位を説明するものである。暗に、着色剤アプリケータと画素（少なくともカラーバーの長手に沿った）との１対１の関係のために、画素はまた、パターンに関連したパターンデータおよびアプリケータ命令の流れを構成する基礎をなす。このように、画素は、全てのパターンが概念的におよび物理的に構成される構築ブロックを表している。“画素”という用語は、“パターンエレメント”という用語とは区別可能である。
【００１６】
“パターンエレメント”という用語は、パターンを形成するために使用された単一の割当て可能なカラーをさすものとする。所定のパターンに関連したパターンエレメントの数は、そのパターン中に含まれている見た目で異なっている割当て可能なカラーの数に等しい。
【００１７】
“パターンライン”という用語は、基板がパターン化装置を通って前方にインデックスされて進行するにしたがって、各アプリケータアレイによって塗布されるその基板の幅を横切って（すなわち、基板の移動方向に対して垂直であると同時に、着色剤アプリケータのアレイが取付けられたカラーバーに対して平行である方向に）延在するパターンの１画素幅のストライプをさすものとする。
【００１８】
“マシン方向”という用語は、基板が途中で着色剤アプリケータと向いあってパターン化装置を通過するときのその基板の移動方向を示すものとする。パターン化される基板は、たとえば、広幅織のフロアカバー等の連続した織物の形態である（この場合、マシン方向はその織物が移動している方向である）か、あるいは、たとえば、個々のカーペットタイルまたはエリアラグ等の一連の個別の基板ユニットの形態であるかのいずれかであり、その場合マシン方向は選択されたパターン化装置に入ってこれを通り抜ける通路を辿ると仮定されている。アプリケータが固定位置に（たとえば、動かないカラーバー上に）維持されているとき、そのマシン方向は、パターン化装置を通る基板の移動方向に対応している。
【００１９】
“マシンサイクル”という用語は、基板上に新しいパターンラインが形成されるたびにパターン化装置またはその制御システム内で発生するアクティビティの周期的な性質を示すために使用される。
【００２０】
“着色剤”という用語は、基板上に分配され放出された、あるいは分配される容易に流動可能なインク、染料または他の液体カラーリング剤を意味するが、しかし、それはまた、それ自身の固有のカラーを有していない可能性のある任意の他の材料（たとえば、希釈剤、エッチング剤等）を含むものである。
【００２１】
“プロセスカラー”およびその派生語（たとえば、プロセス着色剤）という用語は、所定のカラーバー上のアプリケータによって供給されて分配される着色剤の固有のカラー、または着色剤自身をさすものとする。ここに開示されているパターン化装置においては、カラーバーの数は、パターン化するために（あるいはその位置でのブレンドのために）利用可能なプロセスカラーの数の上限を定める。
【００２２】
“その位置でのブレンド”という用語およびその派生語は、基板上の同じまたは隣接した画素に対する２以上のプロセス着色剤の個別の塗布をさすものとし、このような塗布に続いて少なくとも着色剤の何等かの混合またはブレンドが行われる。しばしば入手可能なプロセスカラーのいずれとも異なるカラーを生成するために、基板表面上における２以上の異なったプロセスカラーの意図的な混合を説明するために、この用語は頻繁に使用される。
【００２３】
“テキスタイル基板”という用語は、個々の繊維が織られ、編まれ、あるいは他の方法で互いにからみ合せられている（たとえば、不織布におけるように等）、もしくは、たとえば、タフティング(ｔｕｆｔｉｎｇ)、接着、フロック加工、ニードルパンチ加工等によって別々の裏うちバッキング材料または他の基板に統合され、あるいはそれに取付けられている平坦な構造に統合されたテキスタイル繊維からなる種々のファブリックまたはフロアカバー材料の任意のものを説明するために使用されるものとする。とくに、非制限的な例としてカーペット、カーペットタイル、広幅織ラグ、エリアラグおよびマットが含まれ、それらのいずれもポリアミドまたは他の合成繊維、ウール、コットンまたは他の天然繊維、あるいはその組合せからさまざまに構成されることができる。
【００２４】
“パターン”という用語および派生語は、１以上の予め規定されたカラーを１つの基板の表面に割当てるか、あるいは分け与えることを意味する。また、パターン内の特定の画素に対するカラーの割当ておよびその基板表面上の対応した領域（便宜上、その領域はまた画素領域または画素をさすものとする）における液体着色剤の分配の両方をさす。典型的にパターンには予め定められた構成で配列されて基板表面の種々の領域に配置されたさまざまなカラーが含まれるが、パターンは基板表面の全ての領域における単一のカラーの割当てまたは生成、すなわち、“ソリッドカラー（ｓｏｌｉｄ  ｃｏｌｏｒ）”パターンをさすこともできる。いずれの場合も、単一の液体着色剤を画素単位で塗布することにより（たとえば、その画素に割当てられた所望のカラーが単一のプロセスカラーを使用して再生されることができる場合）、あるいは複数の異なった液体着色剤を同じ画素に塗布することにより、基板表面上にカラーが生成されてその基板表面上に所望のカラーを有するその場所でのブレンドを形成することができる。
【００２５】
“継ぎ目”という用語は、２つのフロアカバー織物が接合される（たとえば、縫い合わされる）ラインを示すために使用される。
【００２６】
“上流”および“下流”という用語は、パターン化される基板を移送しているコンベアの動きに関する相対的な位置を説明するために使用される。たとえば、上流アレイは、下流アレイより早期に到達する基板の通路に沿った位置に配置され、基板は“下流アレイ”より時間的に早く“上流アレイ”に遭遇する。
【発明を実施するための最良の形態】
【００２７】
以下に説明する実施形態のこの開発の動作および有用性の説明をさらに助けるために、その一般的な内容が以下に要約されている以下の図面が使用される。  
図１はここに記載されている制御がとくに良好に適合される計量されたジェット染料装置の概略平面図であり、８つのカラーバー（それぞれが図２に示されている複数のバルブカードを備えている）を示している。
【００２８】
図２は、単一のモジュラーバルブカード上に構成されたアプリケータおよび関連したバルブの単一のグループの斜視図である。１つのカラーバーは、基板の進行方向に平行に配置されてそのカラーバーの長手に沿って間隔を隔てられた複数のこのようなモジュラーバルブカードを含んでいる。
【００２９】
図３はオリフィス側から見た（すなわち、パターン化される基板の表面から見上げた）ときの図２の複数のバルブカードの概略図であり、基板の移動方向（矢印で示された）におけるオリフィスの間隔を近接できるようにするためにオフセットされて、あるいはずらされて配列されたアプリケータオリフィスの平行な斜め配置を示し、また、そのカラーバー内におけるバルブカードの並行構成を示している。
【００３０】
図４Ａおよび４Ｂは、ここに開示されている制御システム中におけるパターンデータの概念上の全体のフローを示すブロック図を共同して示している。
【００３１】
図５Ａおよび５Ｂは、ここにおいて説明されている“スタガー”メモリの動作を概略的に示している。図５Ａはカラーバー間隔に合わせて行われる調整を示し、図５Ｂはバルブカードアプリケータオフセットに合わせて行われる調整を示している。
【００３２】
図６はここにおいて説明されている“ガットリング”ＲＡＭ（“Ｇ-ＲＡＭ”）の動作を概略的に示している。
【００３３】
図７は“オーバードライブ”特徴に関連して説明されているバルブ制御システムの一部を概略的に示している。
【００３４】
図８Ａ乃至８Ｄは“オーバードライブ”特徴が使用される状況を示す回路および種々のデジタルデータならびに信号パルスと、その実施方法とを示している。
【００３５】
図９は、ここで説明されている２つのポートアーキテクチャを概略的に示している。
【００３６】
図１０は、ここで詳細に説明されているＬＵＴ／制御ポートの詳細を概略的に示している。
【００３７】
図１１は、所定のカラーバーに対するデータポートの詳細を概略的に示している。ワイドパターン化装置によるこの制御システムの使用に適合するように、各カラーバーに対して同一の構造が使用される。その場合、１つの構造はパターン化装置の左半分の機能を行い、別の構造はその右半分の機能を行う。
【００３８】
図１２はここに詳細に説明されているタイル基板（図面の左側）または広幅織基板（図面の右側）のパターン化のデータシーケンス（上から下に読取られる）を概略的に示している。
【００３９】
図１３はここに詳細に説明されている電子登録システムの全体的な動作を概略的に示している。
【００４０】
この明細書において説明されている制御システムの設計および構成において選ばれた全体的な方法をさらによく理解するために、以下の説明は複数のセクションにおおまかに構成されている。その最初の説明は、制御システムが分割される主要な機能エレメントの概説である。その詳細な説明の一部として、この概説中に導入されたいくつかの主要な機能エレメントの動作を説明する。その説明に続いて、制御システムの全体的な機能に貢献するＬＵＴ／制御およびデータポートに関連した機能の詳細な説明が示されている。
【００４１】
ここにおいて参照とされている物理的プロセスへの最初の方向づけとして、図１乃至３には、ここで説明されている制御システムがとくに適したテキスタイルパターン化装置の一例が示されている。図１に示されているように、例示的なパターン化装置は、単に説明のために選択されたに過ぎないものであるが、コンベア12を横切って延在する間隔を隔てられた一連のカラーバー10から構成されている。パターン化される基板14は、カラーバー上に取付けられたアプリケータのアレイが正確に計量された着色剤を分配することを可能にするために各カラーバーの下方を移送される。各カラーバーは別々の特定カラーバー用供給源16から供給され、それによって各バーは異なったカラーを分配し、１つの所定のバー上の全てのアプリケータが同じカラーを分配することが可能となる（図１では便宜上単一の供給源として示されている）。パターンエレメントデータソース2、コンピュータ4、電子制御システム6、印刷開始センサ8、およびトランスデューサ20もまた示されており、以下においてこれら全てをさらに詳細に説明する。
【００４２】
コンベア14は、連続的に比較的高速（すなわち、数十ヤード／分または数十メートル／分）でパターン化される基板を移動させるように構成されている。コンベアの動きは回転エンコーダ20または類似の装置によって注意深く監視され、その回転エンコーダ20はこの説明されている例では、基板が１／２４０インチ移動する（“細密スケール移動”）たびに、パルス（ここでは“高分解能”パルスと呼ばれる）を発生する。著しく大きいかあるいは若干小さい距離インクリメントがいくつかの条件下においては有効であり、あるいは好ましいと予想される。結果的に得られたエンコーダパルス流により、コンベア速度の計算が可能となるだけでなく（適切な時間ベースと組合せられたとき）、制御システムがそのコンベア上の基板の正確な位置を決定することもまた可能になる。これによって、制御システムは速度または時間ではなく基板の位置に基づくことができるようになり、全てのデータ操作および分散配布アクティビティならびにその他の全ての制御システム機能が行われ、および、またはリフレッシュされることのできるマシンのサイクルを規定するための都合のよい時間とは独立したベースで個々のパルスを介して提供する。この明細書において説明されるように、制御システムのいくつかの機能は高分解能パルスに依存し、その他の機能はある定められた数の高分解能パルスの経過（たとえば、１２番目ごとの高分解能パルス）を使用して、ある定まった制御システムのサイクルまたは事象が開始される“低分解能パルス”を規定する。
【００４３】
制御システムの動作に関連してここで使用される別の測定は、単一のパターンラインの厚さ（すなわち、コンベアの移動方向に測定された）に基づき、以下の説明の中では時には“低解像度”と呼ばれる。この明細書の中で最も頻繁に引用される例において、２０の印刷ゲージが仮定され、これは、パターン化マシンの幅を横切ると同時にコンベアの移動方向に沿って直線インチ当り２０個の画素をパターン化装置が生成することを意味している。したがって、パターンラインは、０．０５インチの厚さを有すると仮定される。パターンエレメントデータソース2、コンピュータ4、電子制御システム6、および印刷開始センサ8もまた示されている。
【００４４】
図２に示されているように、所定のカラーバー上のアプリケータは便宜上、バルブカード26上においてグループにされ、それによって全ての電子および電気機械コンポーネントは頑強なモジュラー装置で配置されることが可能となるため、カラーバー上に搭載されたアプリケータの取付けおよび均一な整列が容易になる。図２のバルブカードのベース28上におけるアプリケータオリフィスのオフセット配置は図３において詳細に示されており、この配置によって、アプリケータオリフィスは、マシンの方向から見て著しく近接した並行な（すなわち、斜めではなく横への）間隔で配置されることが可能になり、それによって着色剤は、適用される所望のパターン分解能のレベルに応じて、たとえば、隣接したアプリケータオリフィスの間の横方向の距離が０．０２インチ以下であるインターバルのような、近接した間隔のインターバルで塗布されることが可能になる。２０ゲージのパターン化（すなわち、２０画素／インチ）が行われた場合、マシンの方向（すなわち、基板の移動方向に平行な方向）における隣接したアプリケータオリフィスの間の距離は、この例では０．１インチ、すなわち２本のパターンラインである。以下に説明する例において、０．０５インチの横方向の距離が便利な値として選択された。これは図面に示されている。
【００４５】
塗布されたパターンの均一な分解能（すなわち、基板上の直交方向に分配される着色剤の等しい平均密度）が所望された場合、選択された横方向の距離値はコンベアの移動に対して選択されたインクリメントのステップに等しい可能性があるが、しかしこれは決して要求を意味するものではない（ここで使用されている数値例から明らかなように）。１つのカラーバー上における個々のバルブカードの好ましい配置の結果、所定のカード上の最後のアプリケータオリフィスと隣接したカード上の最初のアプリケータオリフィスとの間の横方向の距離は、両カード上の任意の２つの隣接したアプリケータオリフィスの間の横方向の距離に等しいものとなることに注意しなければならない。これは、ベース28および28Aの位置と、コンベアの移動方向に関するアプリケータオリフィス34および36の横方向の位置とにより図３に示されている。これは、所定のバルブカード（たとえば、アプリケータオリフィス32および34の間の間隔）内から隣接したバルブカード（たとえば、アプリケータオリフィス36から始まる）への移動が行われたときに、アプリケータオリフィスの横方向の間隔における不均一さ（たとえば、ギャップ、重複等）を防止する。
【００４６】
斜めにオフセットされたアプリケータオリフィスを有する利点はいくつかあるが、このような構成においては、アプリケータオリフィスがカラーバーの長手に沿って物理的に整列されないことを補償する必要がある。このために、異なったカラーバーの間の間隔関係と基板が各々の下方に移動するのに必要な時間との結果として異なったカラーが基板に対して異なった時間に塗布されなければならないこと（“カラーバースタガー”と呼ばれる）を補償しなければならないだけでなく、より小さいスケールであるが重要度は等しい単一のカラーバー内におけるアプリケータオリフィスの間の間隔の関係（“バルブカードスタガー”と呼ばれる）を補償しなければならないという要求がここに記載されている制御システムに追加される。
【００４７】
ここに記載されている制御システムによる使用に適したハードウェアの１つの例を検討するために、今度は、制御システム自身と、その制御システムおよびそのコンポーネント内における種々の信号およびデータの生成、機能および流れとに注目する。
【００４８】
図４Ａを見ると、ブロック2は、再生されるパターンを記述するパターンデータを表している。これらのデータは、所望のパターン（あらゆるパターンエレメントは典型的に１２ビットワードの形態で表現される特有の２進値で表される）を生成するために必要な異なった各カラーを特有に識別する。実際の着色剤アプリケータをオン／オフする命令へのパターンエレメントデータの変換は、いくつかのステップで行われる。ステップ40-1 （カラーバー１ に対するステップ40を示す；ステップ40-2 等も同じである）において、パターンデータを使用して特定のカラーバーの検索表（“ＬＵＴ”）中のアドレスを形成し、このＬＵＴは、そのパターンに対して使用された各パターンエレメントについて、各パターンライン中の各画素に対して所望のカラーを生成するときに使用されたそのカラーバーに割当てられたプロセス着色剤の量に関する“レシピ（ｒｅｃｉｐｅ）”を含んでいる。これらのＬＵＴは、以下に説明するベース噴射時間の割合として表される１組の着色剤アプリケータ付勢持続時間（一定したプロセス着色剤流量を与えられた場合、分配された着色剤の体積に等しい）に特定のパターンの中の全てのパターンエレメントを関連付けるために使用される。
【００４９】
この付勢持続時間は、コンベアの速度とは無関係であり、ゼロの最小付勢時間（すなわち、着色剤は不要）から、パターン化されているその特定の基板を完全に飽和させるが飽和させ過ぎないために必要なその着色剤アプリケータに対する最長付勢時間に等しい“相対的な”最大付勢時間まで変化することができる。この値は基板の特性であり、パターン化プロセスの開始時に指定される入力値である。便宜上、以降これらの付勢持続期間は“噴射時間”と呼ばれ、この最大付勢時間の割合によって表され、それを“ベース”噴射時間と呼ぶことにする。したがって、好ましい実施形態において、ＬＵＴ中の５０％の噴射時間は、基板が着色剤アプリケータに対向して位置されると直にそのアプリケータが着色剤の分配を開始し、その基板に対するベース噴射時間として指定された時間の完全に半分の時間中その予め定められた速度で着色剤の分配を続けることを示している。概念上、出力は一連の割合を表し、この割合は、パターンの各ラインに対するカラーバーにおけるアプリケータのそれぞれに対して１つずつである。
【００５０】
図４Ａに示されている次のステップ42-1 は、ステップ40-1からの割合と共にパターン化されている基板により使用される特定のベースの噴射時間を使用して、そのカラーバー中の各アプリケータが着色剤を分配しなければならない持続時間（“噴射時間”または“ジェット噴射時間”と呼ばれる）を計算する。概念的には、その出力は標準的な時間単位（たとえば、０．１ミリ秒または０．２ミリ秒）で測定された一連の個々の噴射時間（アプリケータごとに、パターンラインごとに順に調整された）を表す。したがって、このカラーバーからの多量の着色剤を要求されたパターンの中の所定の画素が２０ミリ秒のあいだ適切なアプリケータからの流量を必要している場合、そのアプリケータおよびその特定の画素に対するステップ42-1からの出力は選択されたミリ秒単位に応じて２００または１００のいずれかとなる。
【００５１】
次に図４Ｂを参照すると、ステップ44-1は、個々のジェット噴射特性が書込まれたＬＵＴを含むオプションのメモリを示している。スタティックＲＡＭの形態をとることのできるこのメモリは、個々のアプリケータの染料の流量特性の小さい変化を正確に補償するための“同調”または“トリミング”容量で機能する。これはＲＡＭ中に含まれている検索表によって行われ、この検索表は各ジェットに対する個々のファクタを、所定のアレイ中の各アプリケータに対して、また、所望された場合にはこのような各アプリケータに関連づけられた可能な噴射時間のそれぞれに対して関連づける（それによって実際に各アプリケータに対する性能曲線を記憶する）。このような個々のファクタは、同じパターンデータ噴射命令に応答して所定のアレイ中の全てのアプリケータにより実質的に同じ量の染料が基板上に供給されるために必要な量だけパターンデータにより指令される噴射時間を増加または減少させる。
【００５２】
図４Ｂに示されている次のステップ48-1は“スタガーメモリ”と呼ばれ、それは基板により遭遇される第１のカラーバーと後続する各“下流”カラーバー（すなわち、基板が第１のカラーバーを通過した後に着色剤を放出するもの）との間の距離を補償すると共に、所定のカラーバー内における個々のアプリケータオリフィスの“スタガー”または斜めオフセットを補償するように機能する。このタスクは特定カラーバー用の２ポート（たとえば、２重ポート）ランダムアクセスメモリ（“ＲＡＭ”）を使用することにより行われ、このようなＲＡＭは、各アプリケータおよびそのパターンを含む各ラインに対する噴射時間情報を保持するのに十分な容量を有していることが好ましい。特定のアレイの全てのパターンデータはそのアレイと個々に関連づけられたＲＡＭ中にロードされる。この時点でのパターンデータは一連のバイトの形態であり、各バイトが、そのアレイを含む単一のアプリケータまたはジェットに対する所望の噴射時間（ミリ秒に基づいた単位で測定された）を特定する。
【００５３】
個々の噴射時間の識別子を保存するために、ロードプロセスは調整されたものであり、全てのジェット噴射時間データが各ＲＡＭ中に同時におよび同じ相対的順序でロードされる。すなわち、最初に、各アレイ中の全てのジェットに対するパターンの第１のラインに対応した全ての噴射時間が適切なＲＡＭにロードされ、続いて第２のパターンラインに対応した全てのデータがロードされ、以降他も同様にロードされる。各ＲＡＭは読取りアドレスオフセットを使用して読取られ、それら読取りアドレスオフセットは、基板の特定の領域が、その基板の通路に沿って次のアレイに送られるその特定の領域に対する対応したパターンデータに“追いつく”ことを可能にするのに十分な時間量だけデータの読取りを実効的に遅延させる。以下、さらに詳細に説明するように、ＲＡＭは一方向繰返しサイクルで書込みおよび読取りを行われる。各読取りおよび書込みポインタは、単一のカラーバー内だけでなく間隔を隔てて配置された複数のカラーバーにわたるさまざまな位置に配置されたアプリケータの間に必要な噴射命令シーケンシングを提供する量だけ間隔を隔てられている。
【００５４】
スタガーメモリの詳細
図５Ａおよび５Ｂは、“スタガー”メモリの動作の概略図である。“スタガー”メモリは、検索表によって生成された噴射時間データで動作し、２つの主要な機能を行う。これらの機能は（１）噴射時間を表す検索表からの直列データ流がグループ化されてパターン化マシン上の適切なアレイに割当てられること、および（２）“無機能”データを各アレイに対する各パターンデータに追加して、隣接したアレイの間の距離（マシンサイクルまたはエンコーダパルスで測定された）を補償するためにスタートアップ時およびその特定のアレイに特有の予め定められたインターバル中にそのパターンデータの読取りを禁止することである。概念上、これは、パターンデータでパターン化される基板の特定の部分がアレイ間を移動する進行時間とみなすことができる。
【００５５】
“スタガー”メモリは以下のように動作する。噴射時間データは８つのアレイのそれぞれと関連づけられた個々のランダムアクセスメモリ（ＲＡＭ）に送られる。このＲＡＭは２重ポートタイプのスタティックメモリであることが好ましい。各アレイにおいて、データは、それが検索表から送られた順序でＲＡＭに書込まれ、それによって個々の噴射時間のジェットおよびアレイ識別子を保存する。各ＲＡＭは、各アレイにおける各ジェットに対して第１のアレイから第８のアレイまでに及ぶ合計パターンライン数（この説明では７００と仮定された）に関する噴射時間情報を保持するのに十分な容量を有していることが好ましい。以下の説明において、７００のパターンラインは、それぞれが１００のパターンラインの７つのグループ（仮定されたアレイ間間隔に一致した）に構成されているものとすることにより理解が容易となる。
【００５６】
図５Ａおよび５Ｂはスタガーメモリの概略図である。コンピュータがマスターリセットを発生した（パターン化セッションの開始時に行われる）とき、ハードウェアはスタガーメモリをクリアし、各カラーに対する書込みおよび読取りラインカウンタをゼロにする。コンピュータがパターンデータの出力（パターンライン順）を開始すると、スタガーメモリはそのデータの予め規定された数のラインをプレロードとして受取る。この例では、その数は１６である。このプレロードされた値は、スタガーメモリへのデータの書込みがスタガーメモリからのデータの読取りよりも常に前であり続けることを確実にするために必要である（それ故、１６とは異なった別の値が使用されさもよい）。読取りカウンタはゼロであるが、しかし書込みカウンタはプレロードを考慮に入れるために、すなわち、０から−１６（アドレスカウンタの最大値より小さい正の数１６である）にデクリメントされる。次に各カラーバーに関連した制御論理装置はその各印刷開始信号を待機する。この信号は、第１のタイルが第１のカラーバーに接近したときに印刷開始センサ8によってその第１のカラーバーに送られる。第２およびそれに後続するカラーバーに対する印刷開始信号は、その直前のカラーバーによって供給される（たとえば、カラーバー２に対する印刷開始信号は、カラーバー１により供給される等である）。これらの後続する印刷開始信号のそれぞれは、各カラーバーの間隔を隔てるエンコーダパルスの数に基づいて遅延される。
【００５７】
その遅延は、移送時にインクリメンタルエンコーダから入ってきた高分解能トランスデューサパルスによりデクリメントされる。遅延が０に到達したとき、第１のカラーバーに関連した制御論理装置は第２のカラーバーに印刷開始信号を送り、スタガーメモリからパターンデータの第１のラインのバイト単位の読取りを開始し、それをＧ-ＲＡＭに転送する。その後、読取りラインカウンタはデクリメントされる。転送されるパターンデータは、バルブカード上に取付けられた個々のアプリケータの斜めオフセットを補償するように順序づけられていることに注意すべきである。これは、（（ジェット＃Ｍｏｄ８）＊２）に等しい値をラインカウンタ値に追加することより行われる。バイト単位でパターンデータが転送されると同時に、コンピュータからの別の入力サイクルが開始される。これは、制御論理装置がパターンライン番号１７（すなわち、１６＋１）に対するデータをコンピュータから受取って、それを全てのカラーバーに対してスタガーメモリ中に記憶するということである。読取られたパターンデータが現在のパターンラインに対するものであることを確実にするために、ハードウェアは１６のパターンラインだけ第１のカラーバーに先行したままである。それが先行し続けていなかった場合、ハードウェアは、書込みされたことのない、あるいは不適切なデータを有するスタガーメモリ中の１つの領域から読取りを行っていたであろう。
【００５８】
第２のカラーバーに対する遅延論理装置は、第１のカラーバーに対する遅延論理装置と同様に動作し、それはパターンデータを出力する前に正確な数のマシンサイクルを実効的に待機する。この正確な数は、基板が第１のカラーバーと第２のカラーバーとの間の物理的距離を進行するのに必要なマシンサイクルの数に一致する。第２のカラーバーに対するパターンラインデータがスタガーメモリからの読取られ始めるとすぐに、印刷開始信号が第３のカラーバーに送られ、読取りおよび書込みカウンタは、第１および第２のカラーバーの間のパターンラインに１６ライン（最初に第１のカラーバーに導入されたプレロード値）を加えた数に等しい差を反映する。図の例では、カラーバー１とカラーバー２との間の距離は１００本のパターンラインである。カラーバー２が印刷を開始したとき、カラーバー２の書込みカウンタは１１６である。残りのカラーバーに対するプロセスは本質的に同じである。カラーバー１はコンピュータから全てのカラーバーに対するスタガーメモリへの入力サイクルを開始し、また、それはカラーバー２に対する印刷開始信号のソースである（その後カラーバー２はカラーバー3に対する印刷開始信号のソースであり、以降同様である）ことに注意すべきである。
【００５９】
図５Ａの右側には、第８のアレイに対するスタガーメモリが示されている。その他全てのアレイに関してそうであるように、“読取り”ポインタはＲＡＭ中の第１のメモリアドレスに初期化されている。基板の先行端部がカラーバー8に到達したときのメモリアドレス位置で示されている“書込み”ポインタは、７１６のパターンライン（１００のパターンラインの７つの介在アレイおよび１つの均一なアレイ間間隔を仮定して）に等しいアドレスの差だけ“読取り”ポインタに先行する。
【００６０】
各アレイのスタガーメモリに関連した記憶レジスタは、１つのパターンラインの幅に等しい距離を基板が進行したことを示す基板トランスデューサからのパルスによって指示されるまで、その各アレイによってそのパターンサイクルで染色されるパターンラインに対する噴射時間データを記憶する。その時点で、以下に示された処理のために噴射時間データが“ガットリング”メモリに送られ、上述の処理のために次のパターンラインに対する噴射時間データがスタガーメモリに転送される。
【００６１】
このステップの出力は、基板の移動を可能にするために所定のカラーバーに対する個々の噴射時間が実効的に遅延されていることを除いて前のステップと同じ形態である。これらの“遅延”は各アプリケータに対するパターン化命令の一部になり、また時間ベースではないことが重要である。コンベアに沿ってパターン化されている基板の相対的な位置を正確に追跡するエンコーダを有することによって、制御システムのための“遅延”は、指定された時間期間の経過ではなく、アプリケータ付勢の間の予め定められた数のエンコーダパルスの発生に基づいている。
【００６２】
データが図５Ａに示されているスタガーメモリから読取られたとき、スタガーメモリと関連した“ジェットオフセット”アルゴリズムを使用してバルブカードにおける個々のアプリケータオリフィスまたはジェットの斜めオフセットの配置を補償するようにデータは適合されなければならない。このアルゴリズムは、第８のジェットまで各ジェット番号（ジェット１以外）に対するそのラインカウンタに２ラインを加算して、ジェットが２つのパターンラインに等しい距離だけマシン方向（すなわち、コンベアの動きに平行な方向）に隔てられていることを反映させる。第９のジェットは元のラインカウンタに戻る。減算ではなく加算が行われることのできるデジタル演算が比較的容易であることを利用するために、ラインカウンタはカウントアップするのではなくカウントダウンすることに注意すべきである。これは、スタガーメモリへのデータの入力およびスタガーメモリからのデータの読取りの両者に当てはまる。
【００６３】
スタガーメモリから読取られるデータは、それらが印刷のために使用される順序で読取られなければならない。データは、最後のラインアドレスから始まってカウントダウンするシーケンシャル方式でスタガーメモリに書込まれる。読取りは最後のラインアドレスから適切な時間に始まり、それもまたカウントダウンする。スタートアップ状態がジェットオフセットアルゴリズムと共に正確に動作するように、メモリはリセット時にクリアされることに注意すべきである。バルブカード上のジェットは、１つの行中に８つのジェットが、たとえば、０．１インチの均一な距離だけ横方向に（すなわち、カラーバーの軸に平行な方向に、あるいは基板の移動方向に垂直な方向に）間隔を隔てられて３行で配置されている。それらの行の軸はコンベアの移動方向である。このシステムはインチ当り２０ライン（すなわち、直線インチ当り２０個の画素）のゲージで印刷する。これは、パターンが正確に印刷されるためにはジェット１に対するデータが現在のパターンラインから検索されなければならず、一方ジェット２に対するデータが現在のラインプラス２から検索され、ジェット３に対するデータが現在のラインプラス４から検索されなければならないことを意味している。
【００６４】
図５Ｂに示されているように、このアルゴリズムは、全加算器に接続されたラインカウンタによって実施される。その加算器への第２の入力は、モジュロ８をカウントする（カウント１-７を繰返す）ように設計された第２のカウンタである。それはその出力を加算器の入力から１ビットだけシフトし、そのようにして２を掛けるように接続されている。各ジェットアドレスに対するモジュロ８カウンタをインクリメントすることにより、ジェット番号（ｍｏｄ８）を２倍した積が加算器の出力に加算され、その加算器は、適切なデータがジェットのために放出されるようにスタガーメモリのアドレスに接続されている。この構成の有効な特徴は、上述したように減算ではなく加算を行うことができるようにラインカウンタがカウントダウンすることである。このアルゴリズムは、別のバルブカードアプリケータ構成（たとえば、モジュロ１２カウンタを含む１行当り１２個のアプリケータが２行に配列され、行のジェットは異なった角度を付けられている）に適合するように修正されることができる。
【００６５】
上述したように、データがスタガーメモリから送られてきたとき、それはタイルマシンに対するマスキングを行われる（すなわち、タイルが存在しない場合にはデータは削除される）。このデータの削除またはマスキングはタイル存在信号（上述したように、印刷開始信号と共にカラーバーからカラーバーに送られる）と、移動する幅を横切るタイルの数とに基づいている。データはマスクされた後、Ｇ-ＲＡＭに送られ、ここでそれがモデムに伝送されることのできる光データに変換され、その後Ｇ-ＲＡＭはこれをドライバカードに配送し、このドライバカードが並列データをバルブカードのそれぞれに送る。
【００６６】
スタガーメモリに対して２重ポートスタティックメモリを使用する利点における、検索表（“ＬＵＴ”）および同調メモリは以下のとおりである。２重ポートスタティックメモリ中のポートは完全に独立しているため、データはポートの１つ（たとえば、“ポートＡ”）を使用してメモリ中に書込まれることができ、一方、非同期的にデータが別のポート（たとえば、“ポートＢ”）から読取られる。スタガーメモリの場合、コンピュータから入ってきたデータ（検索表、ベース噴射時間メモリおよび同調メモリにより変換された後、）は、マシンの速度とは無関係にスタガーメモリのポートＡに送られる（メモリのロード速度は平均してマシン速度要求より少なくともわずかに速いと仮定する）。データは、ポートＡにおける書込みアクティビティとは無関係に、マシン速度により要求されたときにポートＢから実時間で送られてくる。これは、入力と出力との間およびカラーの間においてこれらの動作を同期させる複雑な調停論理装置を除去することによりシステムにおけるデータ転送の効率を大幅に改善する。カラー間を同期させる必要をなくすことにより、各カラーは互いに完全に独立して動作することが可能になる。これは、以下に説明される高分解能の電子カラー登録を提供するのを助ける。同様に、同じ理由から、２重ポートスタティックメモリは、同調メモリおよびＬＵＴに対して使用される。コンピュータはポートＡでこれらのメモリを完全に独立してロードすることができ、一方ポートＢではそれらによってパターンデータが変換される。
【００６７】
Ｇ-ＲＡＭの詳細
再び図４Ｂを参照すると、ステップ48-1は、ミリ秒の単位で表された各アプリケータに対する噴射時間情報が、デジタルのバルブ付勢オフ／オン命令のストリングに変換され、調整されて適切に同期された方式で（所定のカラーバーに沿った全てのアプリケータが着色剤を同時に分配し始めるように）カラーバーを含む種々のバルブカード上に取付けられた適切なアプリケータバルブに送られるプロセスを示している。分配される着色剤の量は、スタガーメモリから受取られた噴射時間期間コードにより指令される“オン”パルス（たとえば、論理“１”＝“噴射”）のストリングの長さに依存する。このプロセスは、各カラーバーに関連した“ガットリング”ランダムアクセスメモリ（“Ｇ-ＲＡＭ”または“ＲＡＭ”）を使用して行われ、１組の先入れ先出しメモリモジュール（それぞれ“ＦＩＦＯ”と呼ばれることができる）により実施される。ＦＩＦＯの本質的な特性は、データがＦＩＦＯに書込まれたのと同じ順序またはシーケンスでそのデータがＦＩＦＯから読取られることである。
【００６８】
アレイ間における基板移動時間に適合するように順序づけられている各ＲＡＭからのデータ、ならびに各バルブカード内における個々のアプリケータの斜めにオフセットされた配列は、先入れ先出しメモリ（ＦＩＦＯ）の集り中にロードされる。各アレイは、個々のＦＩＦＯセットと関連している。各ＦＩＦＯはその内容を一時に１バイトずつ、そのバイトがはじめに比較器にロードされた正確に同じ順序で繰返し送信する。アレイに沿った単一のジェットの所望の経過噴射時間を表すバイトの値は、任意のジェットの制御が所望される時間の最小インクリメントを表す値を提供するように初期化されているクロック値と比較される。比較の結果として、ジェットが“噴射する”または“噴射しない”ことをそれぞれ示す論理“１”または論理“０”の形態の噴射コマンドが発生され、好ましい実施形態においては、そのアレイに関連したシフトレジスタならびに検出器に転送される。全てのバイト（そのアレイに沿った全てのジェット位置を表す）が送られて比較された後、シフトレジスタの内容は、シフトレジスタに関連したラッチにより並列にアレイに沿ってバルブ構成体に転送される。その後、カウンタ値はインクリメントされ、ＦＩＦＯの同じ内容が新しいカウンタ値と比較され、シフトレジスタの内容が再び並列フォーマットでラッチを介してアレイ中の着色剤バルブ構成体に転送される。
【００６９】
あるカウンタ値においては、ＦＩＦＯから読取られた全ての経過噴射時間は、カウンタのその値以下である。この状態があらゆるアレイに存在するとき、新しいパターンラインを表すフレッシュデータが、１つのパターンラインに等しい量だけ基板が移動したことを示すトランスデューサパルスに応答してＲＡＭから転送される。このフレッシュデータはＦＩＦＯ中にロードされ、再度初期化されたカウンタを使用して新しい一連の反復比較が開始される。このプロセスは、全てのパターンラインが処理されるまで繰返される。
【００７０】
図６は上記の説明をさらに詳細に示すものであり、説明のために９６０個のアプリケータを備えた単一のカラーバーに対する“ガットリング”メモリモジュールを示している。図１に示されているパターン化装置に対して、図６に示されているタイプの８つの構成が各アレイに対して１つずつ必要である。好ましい実施形態において、各カラーに対するＧ-ＲＡＭは、個別のクロックおよびカウンタによって駆動される。ガットリングメモリは２つの基本的な機能を行う。それは（１）符号化された噴射時間の直列のストリームが論理（すなわち、“オン”または“オフ”）噴射コマンドの個々のストリングに変換され、各“オン”ストリングの長さは対応した符号化された噴射時間の値を反映し、（２）これらのコマンドは適切なアプリケータに迅速かつ効率的に割当てられることである。
【００７１】
図６に示されているように、１組の専用の先入れ先出しメモリモジュール（以降、それぞれ“ＦＩＦＯ”と呼ばれる）が各アレイと関連している。ＦＩＦＯの本質的な特性は、データがＦＩＦＯに書込まれたちょうど同じ順序またはシーケンスでそのデータがＦＩＦＯから読取られることである。ここに示されている例示的な例においては、ＦＩＦＯモジュールのセットは、アレイ中の９６０個のアプリケータのそれぞれに対するデータの１バイト（すなわち、元のパターンデータを含むアドレスコードのサイズに等しい８ビット）を記憶するのに十分な総容量を有していなければならない。説明のために、示されている各ＦＩＦＯは、データの２４０バイトに適合することができると仮定する。
【００７２】
各ＦＩＦＯは、その入力がシーケンシャルローダに接続され、その出力が個々の比較器に接続されている。カウンタは、“ガットリング”クロックからのパルスに応答して８ビットインクリメントカウントを各比較器に送るように構成されている。“ガットリング”クロックはまた各ＦＩＦＯに接続されており、したがってＦＩＦＯの全ておよび各ＦＩＦＯに関連した各比較器が関与する動作の開始を同期させることができる。“噴射時間”の基礎をなす時間の最小インクリメントがアレイごとに異なる場合には、無関係のクロックおよびカウンタはこのような各アレイに関連づけられてもよい。各比較器からの出力は、以下さらに詳細に説明するように、比較器からの出力データをそれが各アレイに送られる前に一時的に記憶するように機能する各シフトレジスタ／ラッチの組合せに接続されて動作することが好ましい。各比較器出力はまた共通の検出器に導かれる。以下、この検出器の機能を説明する。図６に示されているように、検出器からのリセットパルスは、以下に説明するように、各パターンサイクルの終りに“ガットリング”クロックおよびカウンタに送られる。したがって、クロックは、各“噴射時間”が基礎をなしている時間の最小インクリメント（たとえば、０．１または０．２ミリ秒）ごとに１回パルスを発生する。
【００７３】
図６に示されているように、トランスデューサパルスに応答して、各アレイに対する各スタガーメモリは順次読取られ、そのデータは特定アレイシーケンシャルローダに供給される。このシーケンシャルローダは、受取られた２４０バイトのデータの第１のグループを第１のＦＩＦＯに送り、２４０バイトのデータの第２のグループを第２のＦＩＦＯに送る。別のアレイに関連した別のシーケンシャルローダにおいては類似の動作が同時に行われる。各バイトは、アレイ中の個々のジェットに対する相対噴射時間または着色剤ストリーム接触時間を表す。各アレイに対する各ＦＩＦＯがロードされた後、それらは“ガットリング”クロックから一連のパルスを同時に送られ、各パルスは、シーケンシャルローダによってバイトがＦＩＦＯに送られた同じシーケンスでデータのバイトのストリングをその個々の各比較器に送るように各ＦＩＦＯに指令する。このＦＩＦＯ“噴射時間”データバイトは、比較器によって受取られた２つの個別の入力の１つであり、第２の入力は、あらゆるアレイに関連した全てのＦＩＦＯに共通の単一のカウンタから送られたバイトである。この共通のカウンタバイトは、ＦＩＦＯデータに指令した同じガットリングクロックパルスに応答して送られ、このパターンサイクル期間中に染料ストリームが基板にぶつかり始めたときから経過した時間を測定するクロックとして機能する。ガットリングクロックからの各パルスにおいて、各ＦＩＦＯは２４０バイトのデータのストリング全体をその比較器のそれぞれに送る。
【００７４】
各比較器において、８ビット“経過時間”カウンタ値は、ＦＩＦＯによって送られた各８ビット“噴射時間”バイトの値と比較される。この比較の結果は、シフトレジスタおよび検出器に送られる単一の“噴射／不噴射コマンド”ビットである。ＦＩＦＯ値がカウンタ値より大きく、パターンデータによって特定された所望の噴射時間がカウンタによって特定された経過噴射時間より大きいことを示した場合、比較器出力ビットは論理“１”（アレイアプリケータにより“噴射”コマンドとして解釈される）である。それでなければ、比較器出力ビットは論理“０”（アレイアプリケータにより“不噴射”または“噴射中止”コマンドとして解釈される）である。噴射時間データ（そのアレイに沿った次の個々のジェットに対応している）のそれぞれの連続したバイトは各比較器に対して各ＦＩＦＯから送られて、それが同じカウンタ値と比較される。各比較器はその各ＦＩＦＯによって転送された噴射時間データの値をカウンタの値と比較し、シフトレジスタおよび検出器への伝送に適した論理１または論理０の形態で“噴射／不噴射”コマンドを発生する。
【００７５】
このプロセスは、全ての２４０の“噴射時間”バイトがＦＩＦＯから読取られて、カウンタによって示された“経過噴射時間”値と比較されるまで繰返される。この時点で、個々の噴射コマンドに対応した２４０の論理１および０の直列ストリングを含むシフトレジスタは、これらの噴射コマンドを並列フォーマットでラッチに転送する。そのラッチは噴射コマンドをシフトレジスタからアレイの染料アプリケータに関連した個々のバルブに並列に転送するように機能すると同時に、そのラッチへの後続的な転送のためにシフトレジスタは２４０の噴射コマンドの新しいセットを受取る。シフトレジスタがその内容をラッチに転送する（クロックパルスに応答して）たびに、カウンタ値はインクリメントされる。この転送に続いて、カウンタ値は１つの時間単位だけインクリメントされ、このプロセスは繰返され、各ＦＩＦＯ中の“噴射時間”データの全ての２４０バイトが再検査され、カウンタによって供給された“経過時間”の新しくインクリメントされた値を使用して比較器により２４０の単一ビットの“噴射／不噴射”コマンドに順次変換される。好ましい実施形態では直列噴射コマンドはここに開示されているシフトレジスタ／ラッチの組合せによって並列フォーマットに変換され、また、そのフォーマットで記憶されることができるが、噴射コマンドの直列ストリームを、おそらく、このコマンドを真の並列フォーマットに変換せずに、適切なアプリケータに導く別の種々の技術が使用されることができると予測される。
【００７６】
噴射時間データの各ＦＩＦＯの容量全体とカウンタにより発生されたインクリメントされた各“経過時間”値との順次の比較に関する上記のプロセスは、そのアレイに対する全ての比較器出力が論理“０”であることが検出器により決定されるまで繰返される。これは、アレイ中の全てのジェットに対して、そのアレイ中の任意のジェットに対する所望の噴射時間（ＦＩＦＯ値で表された）がカウンタにより示された経過時間を超えないことを示す。比較器によりこの状態が感知されたとき、それは、そのパターンラインおよびそのアレイに対して要求された全てのパターン化が行われたことを示している。したがって、検出器は“リセット”パルスをカウンタおよびガットリングクロックの両者に送る。その後、ガットリングモジュールは、次のパターンラインに対する噴射時間データをシーケンシャルローダによってＦＩＦＯに伝送してロードするように指示するために次の基板トランスデューサパルスを待機し、反復する読取り／比較プロセスが上述したように繰返される。
【００７７】
好ましい実施形態において、各アレイに対するガットリングメモリは、実際には、アレイアプリケータに交互に接続されることのできる２つの個別の同じＦＩＦＯから構成されることができる。この方式においては、１つのガットリングメモリにおいてデータが読取られて比較されるが、次のパターンラインに対するデータは別のガットリングメモリに関連したＦＩＦＯ中にロードされ、それによってアレイ当りただ１つのガットリングメモリしか使用されなかった場合に生じる可能性のあるデータロードの遅延をなくすことができる。個々のＦＩＦＯの数を適宜修正して１つのアレイ中においてもっと多くの、あるいはもっと少ない染料ジェットを適合させることができることを認識すべきである。
【００７８】
シームレスオーバードライブの詳細
関連づけられているが個別のものとして図４Ｂ中に符号50-1で示されているガットリングメモリは、所定のアプリケータが全ベース噴射時間中“オン”のままであり、少なくとも次のパターンラインの一部分の間ずっとオンのままである場合にパターン化が行われることのできる速度を増加させるように機能する回路およびソフトウェアである。それはまた、ある条件下でアプリケータが消費する電力を著しく減少させることができる。
【００７９】
比較的高い電圧（バルブを“オン”位置に持続するために必要とされるより少なくとも数倍高い）のパルスを使用してアプリケータの付勢時間を加速させることが知られている。しかしながら、バルブが前のマシンサイクル中にすでに“オン”であった場合、全パルスのエネルギは必要ない。バルブが前のマシンサイクル中に“オン”であった状況を識別することが可能であることにより、結果的に、電力消費および熱発生ならびにバルブ上の不要な応力を著しく低下させることができる。“オーバードライブ”と呼ばれるこの特徴により、アプリケータは、着色剤の流動を停止させ、その後これを再開しなければならないのではなく、１つパターンラインから次のものへ連続してオンを維持することが可能となり、また、この特徴は、比較的高い電圧の全パルスが不要である時間を本質的に識別し、バルブを迅速にオンおよびオフに循環的に動作させて全パルスが存在しないときにバルブが受取る平均エネルギに近似することによりこのような全パルスを実効的に消散させるように動作する。
【００８０】
図８Ａに示されているように、バルブ駆動パルスは、遮断電圧パルスが“前の”レジスタの出力端子Ｑ１乃至Ｑ８の１つにおけるデジタル“１”状態と一致したとき以外には、連続的に付勢される。この結果、バルブ駆動電圧パルスは合計１２５マイクロ秒のバルブ付勢時間の最初の１００マイクロ秒間は“オフ”であり、その後最後の２５マイクロ秒間は“オン”になる。図８Ｂは、デジタル“１”状態が“前の”レジスタの出力端子Ｑ１乃至Ｑ８の任意の１つにおいて存在しない状態を表している。その後、バルブ駆動電圧パルスは連続的に“オン”となる。何故ならそれは、このバルブが前のマシンサイクル期間中オンではなかったからである。したがって、高電圧パルスは最初にバルブをオンに切替え、遮断電圧を受けない。
【００８１】
この特徴は、その基板速度が変更されたときでも、このような連続的な着色剤の塗布を行うように構成されていることが重要である。図８Ｃに示されているように、これは、現在のサイクルが次のサイクルの、たとえば、１００マイクロ秒内に生じたことを自動的に感知してオーバードライブ回路を付勢することにより行われる。トランスデューサパルスは、そのサイクルを開始させる信号である。次のトランスデューサパルスがバルブ駆動時間中またはこのバルブ駆動時間に後続する１００マイロク秒のウインドウ中に発生した場合、システムはオーバードライブモードにされる。次のトランスデューサパルスが１００マイクロ秒のウインドウの後に発生した場合、システムは噴射時間モードとなる。バルブ駆動の修正は噴射時間モードでは行われない。これによって、バルブを損傷することなく印刷中にその速度を噴射時間モードからオーバードライブモードに変更し、再び噴射時間モードに戻すことが可能となる。従来の構成では、オーバードライブモードのときは一定の予め設定された速度でパターン化する必要があり、速度変更を行うことはできなかった。この特徴の１つの例示的な構成は図８Ｄに示されている。その他は当業者に容易に明らかであろう。
【００８２】
以下、図７および図８Ａ乃至８Ｃを使用してこのプロセスの詳細を説明する。図７に示されているように、直列データはデータ入力66によって“現在の”シフトレジスタ60（すなわち、現在の噴射命令セットに対するシフトレジスタ）中に入力される。このタイプの“現在の”シフトレジスタの非制限的な例は７４ＨＣ４０９４である。このデータは実際にはクロックライン64によりこのレジスタ中に順次クロックされる。データ入力ライン66は、現在のシフトレジスタ60のデータ入力端子67に電気的に接続されている。クロックライン64は、現在のシフトレジスタ60のクロック入力端子65に電気的に接続されている。クロックライン64上で見出されることのできる代表的なクロックパルスは、データ入力62上で見出されることのできるデータ入力電圧パルス（“シフトデータ入力”）のように、図８Ａ乃至８Ｃにおいて（“クロック”）で図示されている。任意の数の出力端子が現在のレジスタ60と関連づけられることができるが、好ましい実施形態では、Ｑ１乃至Ｑ８としてそれぞれ表された８つの出力端子が存在する。現在のレジスタ60の出力端子Ｑ１乃至Ｑ８は、ＡＱ１乃至ＡＱ８としてそれぞれ示されている一連のアンドゲートの２つの入力の１つに電気的に接続されている。このタイプのアンドゲートの非制限的な一例には７４Ｈ０８が含まれる。
【００８３】
バルブ付勢データは符号68で示されている直列出力Ｓ０２により“現在の”シフトレジスタ60を離れ、この直列出力Ｓ０２は、符号70で全体的に示されている“前の”シフトレジスタ（すなわち、前の噴射命令セットに対するシフトレジスタ）のデータ入力端子72に電気的に接続されている。このタイプのシフトレジスタの非制限的な一例は７４ＨＣ４０９４である。この直列データは、クロックライン64とクロック入力端子74との間の電気接続によって“前の”レジスタ70中にクロックされる。“前の”レジスタ70の示されている実施形態はまた、８つの出力端子（Ｑ１乃至Ｑ８で示されている）を有している。これらの出力ラインは、ＮＱ１乃至ＮＱ８で示されている一連の８つのナンドゲートの入力の１つに電気的に接続されている。このタイプのこのようなナンドゲートの非制限的な一例は７４ＨＣ００である。ナンドゲートＮＱ１乃至ＮＱ８に対する残りの入力接続は、ブロックライン62に接続されている。このブロックライン62は図８Ａ乃至８Ｃの“遮断”に示されている電圧パルスであり、これは、“高電圧”で示されている“噴射”信号を付勢装置が受取っている合計時間のある割合の時間中“オン”である。この高電圧信号は一時的に発生されて“オフ”から“オン”へのアプリケータバルブの初期転移を加速させ、また、バルブを“オン”位置に持続するために必要なものより著しく高い電圧パルスからなる（たとえば、バルブが“オン”のままであるために１５ボルトが必要である場合、そのパルスは、たとえば、１００ボルトであることができる）。
【００８４】
遮断電圧パルスは、高電圧パルスが付勢装置に供給される時間の合計持続期間に関して可成の持続期間のものであることが好ましい。好ましい実施形態では、高電圧パルスは、たとえば１２５マイクロ秒のあいだ高状態であり、一方遮断電圧パルスは、たとえば１００マイクロ秒のあいだ高状態で付勢される。これらのパルス幅は、異なったバルブタイプ等に対してさまざまであることができる。
【００８５】
したがって、“前”のレジスタ70のＱ１乃至Ｑ８の１つの出力端子がデジタル“１”状態または高状態であると同時に正の遮断電圧パルスが存在するとき以外には、ナンドゲートＮＱ１乃至ＮＱ８の出力は常にデジタル“１”状態である。そうでないときには、残りの全ての状態でナンドゲートＱ１乃至Ｑ８の出力は、デジタル“１”状態となる。ナンドゲートＮＱ１乃至ＮＱ８からの出力は、“現在の”レジスタのデジタル出力端子Ｑ１乃至Ｑ８と関連してアンドゲートＡＱ１乃至ＡＱ８にそれぞれ入力される。アンドゲートＡＱ１乃至ＡＱ８からの出力はそれぞれ制御ラインＱ１ＳＵＭ乃至Ｑ８ＳＵＭに出力される。これらの制御ラインは、バルブカード／着色剤アプリケータに関連したバルブを付勢させる。
【００８６】
上記により、“前の”レジスタ70の出力端子Ｑ１乃至Ｑ８の１つにおけるデジタル“１”状態に関連して遮断電圧パルスが存在しているとき以外には、アプリケータは連続的に付勢される。この結果、バルブ駆動とラベルづけされた電圧パルスは、関連したバルブを全体で１２５マイクロ秒の付勢時間の最初の１００マイクロ秒のあいだオフにし、その後最後の２５マイクロ秒のあいだオンにする。
【００８７】
ここに開示されている制御システムの主要なエレメントのいくつかを説明してきたが、これらの各アクティビティおよび機能が行われて調整される手段に関する付加的な詳細を以下に示す。
【００８８】
使用されるパターンデータは任意の適切な画素密度のものであることができる。たとえば、パターンは“高分解能”形式（たとえば、直線インチ当り２０のパターンエレメントまたは画素、または、パターン化された基板の平方インチ当り４００のパターンエレメントまたは画素を特定する）または“低解像度”形式（たとえば、インチ当り１０のパターンエレメントまたは画素、または、パターン化された基板の平方インチ当り１００のパターンエレメントまたは画素を特定する）のいずれかで表現されることができる。さらに、種々のパターンエレメントを特定するために割当てられるビットの数は必要性に基づいて選択される。すなわち、多くのカラーを有するパターンは多くのビットを与えられ、それによってカラーを特定するために少ない数のカラーを使用することにより簡単なパターンはさらに効率的に移動させることが可能になる。ここで説明するために、典型的に１２ビットのカラーコードを仮定する。そのパターン自身は、各画素に対する各カラーが１２ビットのカラーコードで規定された画素単位のマップとみなされることができる。
【００８９】
ここに記載されている制御システムは、２つの高速並列ＤＭＡ出力カード（たとえば、ＡＤＬＩＮＫ(登録商標)ＰＣＩ-７３００Ａ）を有するホストコンピュータ（たとえば、Microsoft Windows(登録商標) 2000 Professionalオペレーティングシステムまたはもっと新しいオペレーティングシステムを備えた適切に構成されたＰＣサーバ）と関連して使用されるように設計されている。１つのこのようなカード（説明のために、“データポート”と呼ばれる）は、若干の埋込み制御情報と共にパターンデータを出力するためにのみ使用される。別のカード（説明のために、“ＬＵＴ／制御ポート”と呼ばれる）は、検索表および同調テーブル（以下において定義される）ならびにそのプロセスを制御するために使用される多数の汎用出力信号を含む全体的なセットアップおよび制御情報を出力するために使用される。ＬＵＴ／制御ポートはまた、状態情報をパターン化装置から読取るために使用され、それによって制御システムは対話式制御を行うことが可能になる。以下、これらのポートの詳細を説明する。
【００９０】
図９は、この個別のデータストリームアーキテクチャを示している。コンピュータ4は２つの高速出力カードを備えている。カード１は上述の検索表、同調テーブルおよび全体的なセットアップおよび制御情報を出力するために使用され、これはその情報が必要とされる時間の前にのみ行われなければならない（すなわち、特定の検索表は、データチャンネルがそれを参照する前にロードされなければならない）。カード２はパターンデータを出力する。この出力は擬似実時間（すなわち、マシン要求に遅れないために十分な“実時間”）で動作されなければならない。ＤＭＡカードの出力速度は、ちょうどよい時にデータをバーストすると共に次のバーストの準備をするのに十分な時間をカードに与えるように最大マシン速度要求より速いことが好ましい。
【００９１】
ＬＵＴ／制御ポート：
ＬＵＴ／制御ポートカードは１６ビットの出力ポートと１６ビットの入力ポートに分割される。１６ビットの出力ポートは情報をハードウェアに出力するために使用される。このポートの下位の８ビットはデータ（たとえば、制御データ、ＬＵＴデータ、または同調データ）である。次の３ビットは、データをハードウェア中の適切な場所に導くための操縦ビットとして使用される。操縦ビット１０乃至８の１つの可能な構成は以下のとおりである：
１
０９８
０００＝アイドル状態
００１＝制御データ
０１０＝ＬＵＴデータ
０１１＝同調データ
残りのビット（ビット１６乃至１１）は、以下のようにハードウェアを制御するために４つの汎用出力信号（図１０における“ＡＵＸ ＯＵＴ”）と関連して使用される：
１．マスターリセット。これは、エラーが発生したとき、あるいは印刷プロセスを取消す必要が生じたときに、スタートアップ中にハードウェアを既知の状態に戻すために使用される。コンピュータはある時間の期間（〜１００マイクロ秒）中この信号を表明し、その後その表明を停止する。  
２．Ｘｄｃｒエネーブル。これはトランスデューサをエネーブルするために使用される。コンピュータは、それが完全にセットアップされてランする準備が整ったとき、トランスデューサパルスがハードウェアをランすることを可能にするこの信号を表明することができる。これは、シミュレートされたトランスデューサおよびマシンからのエンコーダの両者により動作することに注意すべきである。  
３．印刷開始エネーブル。これは、印刷開始信号がシステム中に入っていくことを可能にするためにタイルモードで使用される。それは正規のおよびシミュレートされたモードで動作する。広幅織モードにおいて、この信号を表明することによりシステムを付勢させる印刷開始信号が発生されることができる。  
４．状態リードバックエネーブル。この信号は、ハードウェアからＬＵＴ／制御ポートの入力ポートへのリードバックをトリガーするために使用される。信号が低状態のとき、ハードウェアはリードバックを送らない。それが低から高に遷移したとき、コンピュータは、ハードウェアが１つの状態リードバックを送る必要があるときにこれを受取る準備が整っている。信号が高状態であるとき、コンピュータは１つの状態リードバックを待ち、あるいは、それがすでに行われた場合は、そのコンピュータは別のリードバックに対する準備がまだ整っていない（すなわち、ハードウェアは別のリードバックを送る前に別の低から高への遷移を待たなければならない）。
【００９２】
以下、制御データ、ＬＵＴデータ、および同調データに関する詳細を示す。  
制御データは、パターン化マシンを制御するようにハードウェアを設定するために制御論理装置によって使用される。制御論理装置は制御データに基づいてハードウェアの別の機能を調整する。制御データの１つの可能なフォーマットが以下に規定されている。この明細書のこの箇所および他の箇所において、種々のビットに割当てられた機能のリストには、詳細には説明されていない機能が含まれる可能性があることを認識しなければならない。  
制御データ：
バイト１＝ビット制御１
ビット０＝マシンモード（１＝タイル、０＝広幅織）
ビット１＝トランスデューサ選択（１＝シミュレータ、０＝エンコーダ）
ビット２＝バルブカードスタガー禁止
ビット３＝印刷開始シミュレータエネーブル
ビット４＝ＬＵＴ禁止
ビット５＝噴射時間Ｘｌａｔ禁止
ビット６＝幅（０＝９６０、１＝１９２０）
ビット７＝同調禁止
バイト２＝ビット制御２
ビット０＝Ｇ-ＲＡＭ禁止
ビット１＝バー禁止
ビット２＝ＬＵＴテスト
ビット３＝ＣＰＵ入力テスト
ビット４＝スタガーメモリテスト
ビット５＝同調テスト
ビット６＝Ｇ-ＲＡＭテスト
ビット７＝バーテスト
バイト３＝ビット制御３
ビット０＝シーケンサテスト
ビット１＝通信テスト
ビット２＝エラーで停止する
ビット３＝タイルマスクディスエーブル
ビット４-７＝テスト選択
７６５４
００００＝偶数（０ｘＡＡ）
０００１＝奇数（０ｘ５５）
００１０＝雑音
００１１＝素数
０１００＝ＦＴパターン（偶数（０ｘＡＡ），奇数（０ｘ５５），ゼロ）
０１０１＝スペア
０１１０＝スペア
０１１１＝スペア
１０００＝スペア
１００１＝スペア
１０１０＝スペア
１０１１＝スペア
１１００＝スペア
１１０１＝スペア
１１１０＝スペア
１１１１＝スペア
バイト４＝ビット制御４
ビット０-１＝幅を横切るタイル
１０
００＝１
０１＝２
１０＝３
１１＝４
ビット２-３＝マスク選択
３２
００＝選択１（同じ大きさのレーン）
０１＝選択２（未定義）
１０＝選択３（未定義）
１１＝選択４（未定義）
ビット４＝スタビリティデータリードバックをエネーブルする
ビット５＝バルブパワーディスエーブル
ビット６＝バルブカードＩＤリードバックをエネーブルする
ビット７＝スペア
バイト５＝ビット制御５
ビット０-１＝噴射時間分解能
１０
００＝０.１ミリ秒
０１＝０.２ミリ秒
１０＝スペア
１１＝スペア
ビット２＝ＬＵＴ％分解能（０＝１％，１＝１／２％）
ビット３-７＝スペア
バイト６＝ビット制御６（スペア）
バイト７＆８＝トランスデューサシミュレータ除数（注：この例において、ベースシミュレータ周波数は１，０００，０００である。この除数は、そのクロックを毎秒当りの高い分解能のパルスに除算する。この除数を計算する公式は((Base_freq*length_gauge*60)/(ppi*spm))であり、ここでｐｐｉはインチ当りの高い分解能のパルスであり、ｓｐｍは分当りの所望のショット（すなわち、着色剤アプリケータ分配事象）である。別の公式（ショット／分ではなくフィート／分を使用する）は、((Base_freq*60)/(ppi*ft_per_min*12))である。  
バイト９＆１０＝印刷開始シミュレータ除数（注：これは低分解能パルスにおけるものである。すなわち、これは、１００ラインのタイルの終了後の２ラインで印刷開始を受取って、これを１０２に設定するためのものである）
バイト１１＝トランスデューサ除数（これは高分解能パルスを、マシンｘｄｃｒおよびシミュレートされたｘｄｃｒの両者に対する低分解能パルスに変換する）
バイト１２＝シーケンサテスト高分解能剰余
バイト１３＆１４＝ラインにおけるタイル長（この数を越えた任意のパターンラインはマスクされない。これはタイルラインの間の自動パージのためである）
バイト１５＆１６＝バー１に対する印刷開始遅延（高分解能パルス）
バイト１７＆１８＝バー１と２との間のＨＲパルス
バイト１９＆２０＝バー２と３との間のＨＲパルス
・
・
バイト(((バーの数-1)*2)+15)-(((バーの数-1)*2)+16)
＝最後の２つのバーの間のＨＲパルス
【００９３】
ＬＵＴデータは、ハードウェアのＬＵＴテーブルに応じてロードされる。対象は、テーブル中のデータが出力ポートによって必要とされる前にそのテーブルにロードされる。ＬＵＴは、使用されるパターンの複雑さに応じて種々のサイズのものであることができる。パターンＡは２０のパターンエレメント（すなわち、２０の異なったカラー）のみを有する簡単なパターンであると仮定する。コンピュータはこのパターンに対してサイズ６４のＬＵＴを選び、このパターンのＬＵＴに対してバー当り６４の噴射時間パーセント（そのうちの少なくとも４４は、そのプロセスカラーがそのパターンにより特定された２０の異なったカラーのその他全てのカラーの成分として必要とされた場合でもゼロである）だけをロードする。他方、パターンＢは４００のパターンエレメント（すなわち、４００の異なったカラー）を有する複雑なパターンであると仮定する。コンピュータはこのパターンに対してサイズ５１２のＬＵＴを選び、このパターンに対して５１２の噴射時間パーセント（そのうちの少なくとも１１２は、そのプロセスカラーがそのパターンにより特定された４００の異なったカラーのその他全てのカラーの成分として必要とされた場合でもゼロである）をロードする。必要なＬＵＴサイズを最小化することにより、非常に複雑なパターン進行に対する（すなわち、全ての単一のパターンがそれぞれ反復した後に変化する多くのパターンをその幅を横切って有している広幅織マシンに対する）ＬＵＴをロードする効率が大幅に改善される。ＬＵＴデータの１つの可能なフォーマットは以下のとおりである：
ＬＵＴデータ：
バイト１＝ＬＵＴ番号の下位の半分
バイト２
ビット０＝ＬＵＴ番号のビット８
ビット１＝ＬＵＴサイズはバー当り６４である
ビット２＝ＬＵＴサイズはバー当り１２８である
ビット３＝ＬＵＴサイズはバー当り２５６である
ビット４＝ＬＵＴサイズはバー当り５１２である
ビット５＝ＬＵＴサイズはバー当り１０２４である
ビット６＝ＬＵＴサイズはバー当り２０４８である
ビット７＝ＬＵＴサイズはバー当り４０９６である
バイト３−(ＬＵＴサイズ＋２)＝バー１に対するＬＵＴデータ
バイト(ＬＵＴサイズ＋３)−(ＬＵＴサイズ＋ＬＵＴサイズ＋２)
＝バー２に対するＬＵＴデータ
・
・
バイト(((バーの数-1)*LUTサイズ)+3)-((バーの数*LUTサイズ)+2)
＝最後のバーに対するＬＵＴデータ
【００９４】
“同調データ”とは、各アプリケータに対して微調節を行ってその特定のアプリケータに関連した“正規の”性能範囲を外れてわずかに高いまたは低い着色剤流動速度を補償するためにオプションの同調ＬＵＴにより使用されるデータのことである。上位の５ビットは使用されない。同調データは通常ランの前にハードウェア中にロードされる。同調テーブルは、ジェット間の変化を補償するためにジェットによる噴射時間を修正するために使用される。同調データの１つの可能なフォーマットは以下のとおりである：
同調データ：
バイト１-２５６＝ジェット１バー１に対する高テーブル
バイト２５７-５１２＝ジェット１バー１に対する低テーブル
・
・
バイト((512*(マシン幅-1))+1)-((512*(マシン幅-1))+256)
＝最後のジェットバー１に対する高テーブル
バイト((512*(マシン幅-1))+257)-((512*(マシン幅-1))+512)
＝最後のジェットバー１に対する低テーブル
バイト((512*マシン幅)+1)-((512*マシン幅)+256)
＝ジェット１バー２に対する高テーブル
バイト((512*マシン幅)+257)-((512*マシン幅)+512)
＝ジェット１バー２に対する低テーブル
・
・
バイト((512*((2*マシン幅)-1))+1)-((512*((2*マシン幅)-1))+256)
＝最後のジェットバー２に対する高テーブル
バイト((512*((2*マシン幅)-1))+257)-((512*((2*マシン幅)-1))+512)
＝最後のジェットバー２に対する低テーブル
・
・
バイト((512*((バーの数-1)*マシン幅))+1)
-((512*((バーの数-1)*マシン幅))+256)
＝ジェット１最後のバーに対する高テーブル
ワード((512*((バーの数-1)*マシン幅))+257)
-((512*((バーの数-1)*マシン幅))+512)
＝ジェット１最後のバーに対する低テーブル
・
・
バイト((512*((バーの数*マシン幅)-1))+1)
-((512*((バーの数*マシン幅)-1))+256)
＝最後のジェット最後のバーに対する高テーブル
バイト((512*((バーの数*マシン幅)-1))+257)
-((512*((バーの数*マシン幅)-1))+512)
＝最後のジェット最後のバーに対する低テーブル
【００９５】
コンピュータが制御データ、ＬＵＴデータまたは同調データのいずれかを出力する必要が生じたとき、それはそのデータセットに対する全ての転送に対して適切なコードをビット１０-８で設定する。そのデータセットの終りに、それは正規の状態がアイドル状態であるようにアイドル状態に戻るコードを設定し、アイドル状態から別の状態の１つへの遷移時にハードウェアがトリガーしてウエイクアップし、入ってきたデータを処理することを可能にする。
【００９６】
ＬＵＴ／制御ポートの別の半分は、１６ビットの入力ポートとして使用される。これは、ハードウェアが関係のある情報をコンピュータに報告することのできる場所である。報告されることのできる情報の３つのカテゴリーが存在する。第１のものは、現在のマシン状態を報告するために動作している最中に周期的に送り返されるノーマルモード情報である。第２のタイプの情報は、オフラインメインテナンスモードで収集されることのできる輸送安定性データである。第３のタイプの情報は、コンピュータにより“知る必要が生じた”時にオフラインモードで収集されることのできるバルブカードＩＤである。リードバック論理装置はリードバックデータを収集してフォーマット化し、制御論理装置からそれに送られた命令に基づいて適切な時間にそれらをコンピュータに送る。入力されたデータの１つの可能なフォーマットは以下のとおりである：
ノーマルモード：８ワードリードバックはハードウェアにより：（１）印刷開始ごとに；（２）エラーごとに；（３）誤動作ごとに；（４）継ぎ目検出ごとに；（５）パターン化範囲の進行の変化ごとに；（６）バルブパワーオンの変化ごとに；（７）基板が広幅織である場合、あるいは基板がタイルであり、パターン化範囲が進行していない場には２秒ごとに、開始される。ビット１５乃至１３は以下のように使用される：
ビット１５-１３      ワードコード
１１１
５４３
０００          状態１
００１          状態２
０１０          比率１
０１１          比率２
１００          安定性
１０１          スペア１
１１０          スペア２
１１１          スペア３
それぞれの詳細（すなわち、残りのビット１２-０の定義）を以下に示す。  
状態１：
ビット１２＝小誤動作
ビット１１＝大誤動作
ビット１０＝制御室温度誤動作
ビット９＝エラー
ビット８＝スペア
ビット７＝バルブパワーオン
ビット６＝範囲の進行
ビット５＝継ぎ目の検出
ビット４＝印刷開始
ビット３＝位置４に存在しないタイル
ビット２＝位置３に存在しないタイル
ビット１＝位置２に存在しないタイル
ビット０＝位置１に存在しないタイル
状態２：
ビット１２-０＝継ぎ目検出に遭遇したときの最後のタイルの始めからのライン
（０−８１９１）
比率１：
ビット１２-０＝比率の低い１３ビット
比率２：
ビット６-０＝比率の高い７ビット
ビット１２-７＝スペア
比率に関する注釈：比率はタイルモードのときの輸送手段の歪の尺度であり、その輸送手段の反対側から得られた高分解能のリアル印刷開始センサパルスによって測定される。輸送手段に歪が与えられない限り、それは不変のままでなければならない。広幅織モードにおいては、それは所定の予め定められた輸送手段の移動に対する高分解能パルスの数である。  
安定性（すなわち、コンベア速度の一貫性）
ビット７-０＝安定性（最後の報告から０乃至２５％最悪の場合）
ビット１２-８＝スペア
安定性モード：エネーブル安定性データリードバックビットを設定することによりリクエストされたとき、ハードウェアは、入力チャンネルがデータを受取る限り、前の２つの高分解能トランスデューサパルスの間の時間を含む１つのワードを転送する。これらの時間スタンプはマイクロ秒単位のものである。リードバックは、状態リードバックエネーブルビット（制御ポート汎用出力ビット３、すなわちＡＵＸＯ３）が設定された後に始まることに注意すべきである。  
ワード１：
ビット１５-１３＝ワードコード（１０１）
ビット１２-０＝パルス１に対するトランスデューサ時間スタンプ
ワード２：
ビット１５-１３＝ワードコード（１０１）
ビット１２-０＝パルス２に対するトランスデューサ時間スタンプ
・
・
・
ワードＮ：
ビット１５-１３＝ワードコード（１０１）
ビット１２-０＝最後のパルスに対するトランスデューサ時間スタンプ
バルブカードＩＤモード：プリンタ中の各バルブカードは、そのカード中にプログラムされた識別子を有している。このＩＤは、カードを制御システムに特有に知らせる２０ビットの数の形態である。制御システムにより問合せまたはポーリングがなされたとき、各カードはその特有の２０ビット数を制御システムに順に送り、この制御システムにおいて各カードの位置が記録される。制御システムは、各カード上の各アプリケータに対する動作パラメータの記録を維持する。カードの位置および各カード上の各アプリケータの動作パラメータを知ることにより、制御システムは、任意のカラーバー上のアプリケータ間の流動速度の差をそれらの位置に関係なく補償することが可能になる。
【００９７】
エネーブルバルブカードＩＤリードバックビットを設定することによりリクエストされたとき、ハードウェアは各カラーバーに対する各バルブカード(21)に対して２つのワードを転送する。それらのワードは以下のフォーマットのものである：  
ワード１：
ビット９-０＝バルブカードＩＤの下位の１０ビット
ビット１５-１０＝使用されない
ワード２：
ビット９-０＝バルブカードＩＤの上位の１０ビット
ビット１５-１０＝使用されない
【００９８】
ハードウェアは常にバーの最大数（すなわち、４０）およびカードの最大数（すなわち、９６０個のアプリケータ／カラーバーを有するパターン化マシンに対しては４０、１９２０個のアプリケータ／カラーバーを有するパターン化マシンに対しては８０、３８４０個のアプリケータ／カラーバーを有するパターン化マシンに対しては１６０）を報告する。ソフトウェアは、全てのカードおよびバーに対するＤＭＡを設定し、エネーブルバルブカードＩＤリードバックビットを設定し、ハードウェアがバルブカードＩＤを収集して報告することを可能にするのに十分に長い時間待機する。
【００９９】
ＸＤＣＲ（トランスデューサ）は、輸送手段の移動と制御システムとを同期させるインクリメントな回転エンコーダである。各タイルまたはタイルのグループは印刷開始センサによって感知される。タイルセンサは、輸送手段上のその位置における基板（たとえば、カーペットタイル）の存在を制御システムが確認するために使用される。センサ(18)は容量性、または光学的なものであってもよく、あるいは他の何等かの通常の技術を使用してもよい。ＸＤＣＲインターフェースは、制御論理およびリードバック論理と協調してこれらの信号を適切に処理する。
【０１００】
継ぎ目検出は、広幅織モードで動作しているときに継ぎ目の存在を示す信号である。コンピュータはこの情報を使用して、継ぎ目の周辺の印刷を適切に最適化する。
【０１０１】
データポート：
パターンデータはこのポートを介してライン単位でアクセスされる。ライン幅は、画素、すなわち、同意義に、コンベアの幅を横切って間隔を隔てられたジェットの数で測定されたマシン幅である（すなわち、１メートルのタイルマシンに対して９６０のジェット、２メートルのタイルマシンに対して１９２０のジェット、および４メートルのマシンに対してはそれぞれが１９２０）。ＬＵＴはワードを選択し、あるいはベース噴射時間ワードはライン幅の一部としてカウントされない。
【０１０２】
パターン化マシンは、たとえば、連続した織物の形の４メートル幅の広幅織のじゅうたん地のような広い基板により使用されるように構成される。これは２つの２重独立チャンネルにハードウェアを構成することによって行われ（図１１の下面の近くに矢印によって示されている）、１つのチャンネルはマシンの左側を扱い、別の同じチャンネル（図１１に示されていない）は右側を扱う。この変化に適合するために、コンピュータ4はそのポート幅を３２ビットに変更し、１つのチャンネルを伝送される下位の１６ビットと、別のチャンネルを伝送される上位の１６ビットとを使用する。ハードウェアはこれら２つのデータ流を同じであるが別々のカードファイルに導くカードを含んでいる。ＬＵＴ／制御ポートデータは、これらの両カードファイルに変更されずに導かれる。このアーキテクチャは、幅が半分のマシンと同じ性能を有する広い幅のパターン化マシンを制御する能力を制御システムに提供する。何故ならそれは、コンピュータインターフェースが、１６ビットまたは３２ビット（あるいは、一般的に述べると、ｎを最大ワード長としてｎビットまたはｎ／２ビット）のいずれも同じデータ速度で出力することができるからである。
【０１０３】
単一の１６ビットのチャンネルマシンに対して、合計転送が偶数のワードであることを確実にするように追加のＬＵＴ選択によってその合計転送が水増しされることに注意しなければならない。広いマシンに対しては、各転送が３２ビット（４バイトの倍数）であるため、高次のチャンネルもまた使用され、水増しされる必要がない。その量は２つのチャンネルの間で均一に分割される。各ワードは以下のようにフォーマット化されることができる：
ビット１５-１３→操縦ビット
１１１
５４３
０００＝ラインの中間におけるデータ
００１＝ジェット１（ラインの始め）に対するデータ
０１０＝最後のジェット（ラインの終り）に対するデータ
０１１＝このワードはＬＵＴ選択である
１００＝このワードはベース噴射時間を含んでいる
１０１＝タイルの第１のラインにおけるジェット１（ラインの始め）に対する
データ
１１０＝タイルの最後のラインの最後のジェットに対するデータ
１１１＝スペア
ビット１２＝設定されていれば、バイパスベースＦＴ ＸＬＡＴ（タイル間のパージ
のために使用される）
ビット１１-０＝パターンデータ（０-４０９５）
または
ビット１２-１０＝スペア
ビット９＝ＬＵＴからのゼロデータ（設定＝ゼロ）（ＬＵＴが禁止された状態でも
動作する）
ビット８-０＝後続するパターンデータに対して使用するためのＬＵＴ＃（０-５１１）
または
ビット１２-８＝スペア
ビット７-０＝噴射時間インクリメント単位でのカラーバー“ｘ”に対する
ベース噴射時間（たとえば、０．１または０．２ミリ秒）。操縦ビットがベース噴射時間に変化したとき、第１のカラーバーのベース噴射時間はこのワード中に含まれる。ベース噴射時間に設定された操縦ビットを有する後続のワードは、後続する各カラーバーのベース噴射時間を含む。操縦ビットが他の何かに変化したとき、ハードウェアはリセットして、次にその操縦ビットが再びベース噴射時間に変化するカラーバー１のベース噴射時間を捜す。）
【０１０４】
ハードウェア構成：
制御システムのハードウェアは、カードに分割される。１つのカードはデータポート（出力カード）に接続されている。１つのカードはＬＵＴ／制御ポート（入力カード）に接続されている。カラーごとに３つのカード（ＰＵＣ、メモリカード、およびＧ-ＲＡＭカード）が存在する。全てのカードは、カード間における信号の経路設定を行うマザーボードに挿込まれて接続されている。多くのマザーボード／カードファイルが存在しているため、付加的なカードがカードファイル間で信号を転送するために使用される。各カラーバーに対するカードのそれぞれに対する特定のスロットが存在する。ＣＰＵカードは、マザーボードからのＩＤ信号によって各カラーバーに対するカードを識別することができ、バスから入ってきたそのカラーに対する適切な特定の情報（すなわち、ＬＵＴデータ、制御データ、および同調データ）を選択することができる。
【０１０５】
図１０は、コンピュータからハードウェアへの設定および制御情報の流れを示している。図１１は、コンピュータからバルブカードへのハードウェアを通るパターンデータの流れを示している。ＬＵＴボックスおよび同調メモリボックスは、両図面に対して同じであることに注意しなければならない。制御論理装置は、図１１に示されているデータの流れを制御する。基本的な設定手順はコンピュータに対するものであり、マスターリセットを発生し、その後制御データをロードし、同調データをロードし（それが使用される場合に）、必要なＬＵＴをロードし、出力ポートに対する出力データを設定し、その後Ｘｄｃｒおよび印刷開始をエネーブルする。ハードウェアは、１６のデータライン（すなわち、１つのデータラインは全てのカラーに対して基板の長さに沿って１／２０インチ印刷するのに十分なパターン情報である）をコンピュータからＬＵＴ、ベース噴射時間および同調メモリを通ってスタガーメモリ中にプレロードする。“タイルの終り”インジケータは、その各アプリケータのデータと共にスタガーメモリ中に記憶されることに注意しなければならない。以下にその機能を説明する。タイルマシンに関して、出力は１つのタイル全体またはタイルセット（その幅を横切った）からなる。広幅織に関しては、出力はＮラインからなり、ここでＮは、パターン化マシンが実時間で連続的にランすることを確実にするために十分に大きいものである。
【０１０６】
コンピュータは、出力が終了する（すなわち、ハードウェアが全出力を受取る）のを待ち、その後次の出力を設定する。同時に、コンピュータは、状態リードバックをエネーブルし、各カラーバーの状態の受取りおよび処理を開始する。タイルについて、状態は印刷開始およびタイル存在データを含み、それによってシステムはすでに印刷されたタイルの数を決定することが可能となる。広幅織カーペットがパターン化されている場合、等価な情報（すなわち、パターン化される量）は、データポートから送られるラインの数を追跡することにより決定されることができる。継ぎ目がカラーバー１に到達した時点を正確に決定するために、状態リードバックは継ぎ目検出信号と、最後のタイルの始めからのラインのカウントとを含んでいる。この情報を使用して継ぎ目の周囲に印刷されるものを適切に調節し、それによって無駄を最小にすることができる。
【０１０７】
タイルマシンに対する事象の典型的なシーケンスは、マシンがランを開始してＸｄｃｒパルスを発生することにより開始する。各高分解能パルス（たとえば、インチ当り２４０のパルス）はＸｄｃｒインターフェースによって受取られる。Ｘｄｃｒインターフェースは、タイルがこのカラーを印刷する位置に近いことを示す印刷開始信号を受取ったとき、このカラーに対する高分解能遅延をカウントし始め、タイルの存在（または不存在）を決定する。Ｘｄｃｒインターフェースは、適切な遅延に達したときに、高分解能パルスを印刷ゲージ（たとえば、インチ当り２０のパルス）に分割し始め、これらのパルスを制御論理装置に送る。この制御論理装置は印刷開始信号を次のカラーバーに送って、最初の低分解能パルスを受取ったときに出力サイクルを開始する。出力サイクルは、１つのデータラインをスタガーメモリからマスク論理装置（タイルが存在しないときに印刷を禁止するために使用される）を通ってＧ-ＲＡＭに送る。制御論理装置は、印刷開始信号が発生されたときにＸｄｃｒインターフェースにより予め感知されたタイル存在情報をマスク論理装置に与える。マスク論理装置は、タイルが損際しない場合にデータをゼロにするが、しかしそうでない場合には、データをＧ-ＲＡＭに送る。同時に、出力サイクルはＧ-ＲＡＭの動作を開始させて、モデムを介してデータラインをドライバカードに出力する。Ｇ-ＲＡＭは２重バッファに構成されているため、それはデータを第１のバッファから出力し、その一方で次のデータラインをスタガーメモリから第２のバッファ中に受取ることができる。両方のバッファからの出力シーケンスは、少なくとも１つのバッファがロードされるまで遮断されることに注意すべきである。出力サイクルが完了すると、制御論理装置は、Ｇ-ＲＡＭにより送られてきたばかりのデータラインを置換するために入力サイクルを開始する。その入力サイクルはコンピュータから別のデータラインを受取り、ＬＵＴ、ＢＦＴ（ベース噴射時間）および同調メモリによりそれを変換し、それをスタガーメモリ中に配置する。制御論理装置は、それがタイルの終りインジケータをスタガーメモリから受取るまで上記のシーケンスを続ける。タイルの終りインジケータは、次の印刷開始信号が受取られるまで制御論理装置をシャットダウンさせる。
【０１０８】
広幅織シーケンスは、制御論理が１つの印刷開始信号だけを発生し（印刷開始エネーブルから）、制御論理装置が印刷開始センサからの信号ならびにタイルの終りインジケータを無視し、したがってシャットダウンすることがないことを除いて、タイルシーケンスに類似している。
【０１０９】
データ流中の高次のビットは、操縦制御論理装置に送られる。これらのビットは、タイルの終り、パターンデータ、ベース噴射時間（“ＢＦＴ”）およびＬＵＴ選択の各信号に復号される。これらのビットは、データビットがどこに送られるかを制御する。したがって、出力データ流は、回転エンコーダにより発生された高分解能パルスと同期されたハードウェアデータ流を駆動する。このデータ流には、付随するデータに対して使用されるＬＵＴの識別子が埋込まれている。このＬＵＴ選択データはまた、ＬＵＴ中の全てのデータをゼロにするためにも使用されることのできるビットを有している。この特徴は、広幅じゅうたん上の端部をマスクしてタイル登録のために非印刷ジェットの全てをゼロにするのに有用である。データ流には、全てのカラーに対するベース噴射時間もまた埋込まれている。使用されるベース噴射時間を特定するための別個の手段を有することにより、システムはベース噴射時間の簡単な変更に対してＬＵＴを再ロードすることを避けることができる。診断のために、パターンデータは、ベース噴射時間変換メモリをバイパスするために使用可能なビットを含むことができることに注意しなければならない。最後に、データ流には、ラインの開始のマーカ、ラインの終りマーカ、タイルの開始のマーカおよびタイルの終りマーカが埋込まれている。ハードウェアは、上述のタイルの終りインジケータのような機能を同期させるためにこれらのマーカを使用する。
【０１１０】
図１２は、タイルマシンおよび広幅織マシンに対するデータポートに対する典型的なデータシーケンス（上から下に読取られる）を示している。タイルマシンは最初にベース噴射時間を出力する。次は、印刷される第１のパターン（Ａ）に対する検索表選択である。選択された検索表はＬＵＴ／制御ポートにより予めロードされている。その後、コンピュータはパターンＡに対する第１のタイルのパターンデータを出力する。パターンデータは、パターンＡに対してリクエストされた数（たとえば、８０）のタイルが印刷されるまで後続する全てのタイルに対してコンピュータによって繰返される。その後、コンピュータは次のパターンＢに対するＬＵＴを選択することができる。その後、パターンＢに対するパターンデータは、所望の数（たとえば、２０）のタイルが印刷されるまで出力される。その後、コンピュータは新しいベース噴射時間のセットを出力して、別のカーペット基板の使用に適応する。これは、パターンＢの検索表を再ロードする必要なしにそのパターンＢに対するベース噴射時間を変更する。その後、コンピュータは、異なったカーペット基板上にタイル２１＋を印刷するためにパターンＢのデータの出力を再開する。この例は、ＬＵＴ選択およびベース噴射時間データをタイルに対するデータ流中に埋込むこと（ここでは、埋込み制御と呼ばれる）により与えられるフレキシビリティを示している。このフレキシビリティを使用する別の方法は、幅を横切る多くのタイルを有し、１つのパターンデータライン内の各タイルに対するＬＵＴ選択データを変更し、それによって全く異なったパターンがマシン幅を横切って各タイル上に印刷されることが可能になることに注意すべきである。
【０１１１】
図１２の右半分には、広幅織適用に対するこの概念が示されている。ここでは、種々のサイズの多数の独立したパターン（連続したブロックＰ１乃至Ｐ４で概略的に示されている）は、広幅じゅうたんの幅を横切って（すなわち、Ｐ１の左側が広幅織基板の左端部に沿って、また、Ｐ３の右側が広幅織基板の右端部に沿って）配置されている。この例では、コンピュータは最初にベース噴射時間を出力し、それは、その基板に供給される液体の量全体の変更が所望された場合にパターン化プロセスの任意の時点で行われることができる。異なったパターンは、たとえ基板が変更されていなくても、理論上は異なったベース噴射時間を必要とすることに注意しなければならない。次に、コンピュータはパターンＰ１に対するＬＵＴ選択を出力し、それに続いてパターンＰ１の第１のラインに対するパターンデータを出力する。これに続いて、パターンＰ２に対するＬＵＴ選択およびパターンＰ２の第１のラインに対するパターンデータが出力され、同様に、パターンＰ３に対するＬＵＴ選択およびパターンＰ３の第１のラインに対するパターンデータが出力される。このシーケンスは、次のデータラインに対して繰返される。パターンＰ２が終了されたとき、コンピュータは、パターンＰ４（マシン方向においてパターンＰ２に後続する）に対するＬＵＴ選択をそのパターンデータと共に提供する。たとえば、パターンＰ２が１００のパターンライン長である場合、１００番目のパターンラインの終了時に、コンピュータはパターンＰ４に対するＬＵＴ選択をそのパターンデータの第１のラインと共に提供する。この例から、データ流中に制御を埋込むこの方法により可能なパターン配置は無制限であることが明らかである。
【０１１２】
ベース噴射時間が設定され（アドレスラインの一部としてベース噴射時間メモリに）、ＬＵＴが選択されると（ＬＵＴメモリのアドレスの一部として）、パターンデータ（すなわち、その画素に対するコード）は正規の通路で送られることができる。それは最初にＬＵＴのアドレスの残りの部分として使用されることができる。そのアドレスにおける内容（すなわち、所定のカラーバー上の特定のアプリケータのそれぞれに割当てられたベース噴射時間の割合）は、ベース噴射時間メモリのアドレスの残りの部分として使用される。ベース噴射時間メモリのアドレスの他の部分は、初期に出力されたベース噴射時間である。ベース噴射時間メモリの出力は、その着色剤をその基板上の特定の画素領域上に分配するためにそのカラーバー上のそのアプリケータにより使用される実際の噴射時間（たとえば、０．１または０．２マイクロ秒の単位で測定された）である。所望された場合、その噴射時間は同調メモリ（すなわち、噴射時間は同調メモリのアドレスの一部であり、ジェット数はそのアドレスの残りのものである）によって変更された噴射時間に変換されることができる。その後、噴射時間はスタガーメモリに送られ、そのスタガーメモリは、基板がそのカラーバーの下方に到達するまでそれを記憶し、それによって制御データでロードされた高分解能印刷遅延に基づいてカラーバーの間隔（およびバルブカードスタガー）の補償を行う。
【０１１３】
図１３は、この制御システムにおいて使用される電子登録プロセスを示している。ここに説明されている例示的なマシンにおいては、カラーバーに対する好ましい設計には８つのバーのグループでカラーバーを製造することが含まれていた。このとき、１つのグループ内の８つのバーの任意のものの間の距離は固定される（すなわち、機械的に調節できない）。隣接したカラーバーの間の全体的な距離の小さいエラーおよび端部間の間隔の小さい差（すなわち、非平行な整列）を補償するために、電子調節が開発された。これには、最初の印刷開始入力に関する各カラーバーに対する印刷開始遅延数を発生することが含まれている。この印刷開始入力は、タイルが印刷のためにカラーバー１に到達する直前に付勢された印刷開始センサにより供給される。印刷開始遅延数は、印刷開始入力スイッチを通過したタイルのその移動の１／２４０インチの高分解能インクリメントを表している。これは、マシン上の各カラーバーに対して調節手段を提供する。たとえば、カラーバー１は１２０の印刷開始遅延を有し、これは、基板（たとえば、カーペットタイル）の前端部の移動のために印刷開始センサが閉じた地点から１２０×１／２４０インチまたは０．５インチの地点でカラーバー１が印刷を開始することを意味する。カラーバー１が印刷を開始したとき、それは印刷開始信号をカラーバー２に出力する。カラーバー２は２０４０の遅延を有することができ、これはカラーバー１が印刷を開始した地点から２０４０×１／２４０インチまたは８．５インチ（回転エンコーダにより追跡される基板の長手に沿って測定された）の地点でカラーバー２が印刷を開始することを意味する。印刷開始センサから第１のカラーバーまでの距離は無視され、すぐ上流のカラーバーからの距離だけが使用されることに注意すべきである。図１３に示されているように、カラーバー２とカラーバー３との間の距離は２０３２の高分解能パルスであることができる。後続する各カラーバーはその印刷開始信号を基板の通路に沿って連続する下流カラーバーに送り、それによって高分解能トランスデューサパルスカウントを使用して基板の適切なパターンラインが適切な時間に適切なカラーバーの下方にあることを確実にする手段を提供する。
【０１１４】
この説明において与えられた特定のデジタルおよびパターン化装置ならびにパラメータは、単なる例示に過ぎず、何等発明を制限するものではない。その他の別の実質的に等価な装置、構成、配列、パラメータ値、および特定の機能は、本発明の技術的範囲を逸脱することなく置換されることができると考えられる。したがって、ここに開示されている開発された技術の技術的範囲は特定の実施形態に制限されるものではない。
【図面の簡単な説明】
【０１１５】
【図１】８つのカラーバー（それぞれが図２に示されている複数のバルブカードを備えている）を有し、ここに記載されている制御がとくに良好に適合される液体計量を行われるジェット染料装置の概略平面図。
【図２】単一のモジュラーバルブカード上に構成されたアプリケータおよび関連したバルブの単一のグループの斜視図。
【図３】オリフィス側から見た（すなわち、パターン化される基板の表面から見上げた）ときの図２の複数のバルブカードの概略図。
【図４Ａ】制御システム中におけるパターンデータの概念上のフローを図４Ｂと共に示すブロック図。
【図４Ｂ】制御システム中におけるパターンデータの概念上のフローを図４Ａと共に示すブロック図。
【図５Ａ】カラーバー間隔に合わせて調整を行うここにおいて説明されている“スタガー”メモリの動作を示す概略図。
【図５Ｂ】バルブカードアプリケータオフセットに合わせて調整を行う“スタガー”メモリの動作を示す概略図。
【図６】“ガットリング”ＲＡＭ（“Ｇ-ＲＡＭ”）の動作を示す概略図。
【図７】バルブ制御システムの一部を示す概略図。
【図８Ａ】“オーバードライブ”特徴が使用される状況を示す回路および種々のデジタルデータならびに信号パルスと、その実施方式とを示す図。
【図８Ｂ】“オーバードライブ”特徴が使用される状況を示す回路および種々のデジタルデータならびに信号パルスと、その実施方式とを示す図。
【図８Ｃ】“オーバードライブ”特徴が使用される状況を示す回路および種々のデジタルデータならびに信号パルスと、その実施方式とを示す図。
【図８Ｄ】“オーバードライブ”特徴が使用される状況を示す回路および種々のデジタルデータならびに信号パルスと、その実施方式とを示す図。
【図９】２つのポートアーキテクチャを示す概略図。
【図１０】ＬＵＴ／制御ポートの詳細図。
【図１１】所定のカラーバーに対するデータポートの詳細図。
【図１２】タイル基板（図面の左側）または広幅織基板（図面の右側）のパターン化のデータシーケンス（上から下に読取られる）の概略図。
【図１３】電子登録システムの全体的な動作を示す概略図。
【図１】
2007526837.tif 000003
【図２】
2007526837.tif 000004
【図３】
2007526837.tif 000005
【図４Ａ】
2007526837.tif 000006
【図４Ｂ】
2007526837.tif 000007
【図５Ａ】
2007526837.tif 000008
【図５Ｂ】
2007526837.tif 000009
【図６】
2007526837.tif 000010
【図７】
2007526837.tif 000011
【図８Ａ】
2007526837.tif 000012
【図８Ｂ】
2007526837.tif 000013
【図８Ｃ】
2007526837.tif 000014
【図８Ｄ】
2007526837.tif 000015
【図９】
2007526837.tif 000016
【図１０】
2007526837.tif 000017
【図１１】
2007526837.tif 000018
【図１２】
2007526837.tif 000019
【図１３】
2007526837.tif 000020