(57)【要約】【課題】増幅器の出力部及びバイアシング部にオフセット電圧を補償するトランジスタをそれぞれ備えることで、出力端を通じて出力される出力電圧のオフセット偏差を相殺することができる増幅器と、これを有するデータドライバ及び表示装置を提供する。【解決手段】バイアシング部は、第１電源電圧及び第２電源電圧に基づいて第１バイアス電流及び第２バイアス電流を供給し、第１差動増幅部は、外部から入力電圧が印加されることによって、第１バイアス電流に基づいて第１増幅電圧を出力し、第２差動増幅部は、入力電圧が印加されることによって、第２バイアス電流に基づいて第２増幅電圧を出力する。出力部は、第１増幅電圧及び第１電源電圧に基づいて第２電源電圧をプルダウン出力し、第２増幅電圧及び第２電源電圧に基づいて第１電源電圧をプルアップ出力する。【選択図】図２
2007525886.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧及び第２電源電圧に基づいて第１バイアス電流及び第２バイアス電流を供給するバイアシング部と、
外部から入力電圧が印加されることによって、前記第１バイアス電流に基づいて第１増幅電圧を出力する第１差動増幅部と、
入力電圧が印加されることによって、前記第２バイアス電流に基づいて第２増幅電圧を出力する第２差動増幅部と、
前記第１増幅電圧及び前記第１電源電圧に基づいて前記第２電源電圧をプルダウン出力し、前記第２増幅電圧及び前記第２電源電圧に基づいて前記第１電源電圧をプルアップ出力する出力部と、を備えることを特徴とする増幅器。
【請求項２】
前記出力部は、
前記第２増幅電圧及び前記第２電源電圧に基づいて出力端を通じて前記第１電源電圧をプルアップ出力し、該プルアップ出力される電圧を前記第１差動増幅部及び第２差動増幅部にフィードバックする第１出力補償部と、
前記第１増幅電圧及び前記第１電源電圧に基づいて前記出力端を通じて前記第２電源電圧をプルダウン出力し、該プルダウン出力される電圧を前記第１差動増幅部及び第２差動増幅部にフィードバックする第２出力補償部と、を有することを特徴とする請求項１記載の増幅器。
【請求項３】
前記第１出力補償部は、
第１電流電極が前記第１電源電圧に連結され、制御電極が前記第２差動増幅部に連結された第１トランジスタと、
第１電流電極が前記第１トランジスタの第２電流電極に連結され、制御電極が前記第２電源電圧に連結され、第２電流電極が前記出力端、第１差動増幅部、及び第２差動増幅部に連結された第２トランジスタと、を有することを特徴とする請求項２記載の増幅器。
【請求項４】
前記第１トランジスタ及び第２トランジスタは、
Ｐチャンネルトランジスタであることを特徴とする請求項３記載の増幅器。
【請求項５】
前記第１トランジスタ及び第２トランジスタは、
低温多結晶シリコン薄膜トランジスタであることを特徴とする請求項３記載の増幅器。
【請求項６】
前記第２出力補償部は、
第１電流電極が前記第２電源電圧に連結され、制御電極が前記第１差動増幅部に連結された第３トランジスタと、
第１電流電極が前記第３トランジスタの第２電流電極に連結され、制御電極が前記第１電源電圧に連結され、第２電流電極が前記出力端、第１差動増幅部、及び第２差動増幅部に連結された第４トランジスタと、を有することを特徴とする請求項２記載の増幅器。
【請求項７】
前記第３トランジスタ及び第４トランジスタは、
Ｎチャンネルトランジスタであることを特徴とする請求項６記載の増幅器。
【請求項８】
前記第３トランジスタ及び第４トランジスタは、
低温多結晶シリコン薄膜トランジスタであることを特徴とする請求項６記載の増幅器。
【請求項９】
前記バイアシング部は、
前記第１電源電圧に基づいて前記第１バイアス電流を前記第１差動増幅部に供給する第１電流ミラーと、
前記第２電源電圧に基づいて前記第２バイアス電流を前記第２差動増幅部に供給する第２電流ミラーと、
前記第１電流ミラー及び第２電流ミラーに連結され、前記第１バイアス電流及び第２バイアス電流の出力を制御するバイアス補償部と、を有することを特徴とする請求項１記載の増幅器。
【請求項１０】
前記バイアス補償部は、
制御電極が前記第２電源電圧に連結され、第１電流電極が前記第１電流ミラーの出力端に連結され、前記第１電流ミラーから第２電流の供給を受ける第５トランジスタと、
制御電極が前記第１電源電圧に連結され、第１電流電極が前記第５トランジスタの第２電流電極に連結された第６トランジスタと、を有することを特徴とする請求項９記載の増幅器。
【請求項１１】
前記第５トランジスタはＰチャンネルトランジスタであり、
前記第６トランジスタはＮチャンネルトランジスタであることを特徴とする請求項１０記載の増幅器。
【請求項１２】
前記第５トランジスタ及び第６トランジスタは、
低温多結晶シリコン薄膜トランジスタであることを特徴とする請求項１０記載の増幅器。
【請求項１３】
画像データの提供を受け、アナログ電圧に変換するデジタルアナログ変換器と、
前記アナログ電圧に対応する第１増幅電圧及び第１電源電圧に基づいて第２電源電圧をプルダウン出力し、前記アナログ電圧に対応する第２増幅電圧及び第２電源電圧に基づいて前記第１電源電圧をプルアップ出力するバッファ部と、を備えることを特徴とするデータドライバ。
【請求項１４】
前記バッファ部は、
前記第１電源電圧及び前記第２電源電圧に基づいて第１バイアス電流及び第２バイアス電流を供給するバイアシング部と、
前記アナログ電圧が印加されることによって、前記第１バイアス電流に基づいて前記第１増幅電圧を出力する第１差動増幅部と、
前記アナログ電圧が印加されることによって、前記第２バイアス電流に基づいて前記第２増幅電圧を出力する第２差動増幅部と、
前記第１増幅電圧及び前記第１電源電圧に基づいて前記第２電源電圧をプルダウン出力し、前記第２増幅電圧及び前記第２電源電圧に基づいて前記第１電源電圧をプルアップ出力する出力部と、を有することを特徴とする請求項１３記載のデータドライバ。
【請求項１５】
前記出力部は、
前記第２増幅電圧及び前記第２電源電圧に基づいて出力端を通じて前記第１電源電圧をプルアップ出力し、該プルアップ出力される電圧を前記第１差動増幅部及び第２差動増幅部にフィードバックする第１出力補償部と、
前記第１増幅電圧及び前記第１電源電圧に基づいて前記出力端を通じて前記第２電源電圧をプルダウン出力し、該プルダウン出力される電圧を前記第１差動増幅部及び第２差動増幅部にフィードバックする第２出力補償部と、を有することを特徴とする請求項１４記載のデータドライバ。
【請求項１６】
前記第１出力補償部は、
第１電流電極が前記第１電源電圧に連結され、制御電極が前記第２差動増幅部に連結された第１ＰチャンネルＭＯＳトランジスタと、
第１電流電極が前記第１ＰチャンネルＭＯＳトランジスタの第２電流電極に連結され、制御電極が前記第２電源電圧に連結され、第２電流電極が前記出力端、第１差動増幅部、及び第２差動増幅部に連結された第２ＰチャンネルＭＯＳトランジスタと、を有することを特徴とする請求項１５記載のデータドライバ。
【請求項１７】
前記第２出力補償部は、
第１電流電極が前記第２電源電圧に連結され、制御電極が前記第１差動増幅部に連結された第１ＮチャンネルＭＯＳトランジスタと、
第１電流電極が前記第１ＮチャンネルＭＯＳトランジスタの第２電流電極に連結され、制御電極が前記第１電源電圧に連結され、第２電流電極が前記出力端、第１差動増幅部、及び第２差動増幅部に連結された第２ＮチャンネルＭＯＳトランジスタと、を有することを特徴とする請求項１５記載のデータドライバ。
【請求項１８】
前記バイアシング部は、
前記第１電源電圧に基づいて前記第１バイアス電流を前記第１差動増幅部に供給する第１電流ミラーと、
前記第２電源電圧に基づいて前記第２バイアス電流を前記第２差動増幅部に供給する第２電流ミラーと、
前記第１電流ミラー及び第２電流ミラーに連結され、前記第１バイアス電流及び第２バイアス電流の出力を制御するバイアス補償部と、を有することを特徴とする請求項１４記載のデータドライバ。
【請求項１９】
前記バイアス補償部は、
制御電極が前記第２電源電圧に連結され、第１電流電極が前記第１電流ミラーの出力端に連結され、前記第１電流ミラーから第２電流の供給を受けるＰチャンネルＭＯＳトランジスタと、
制御電極が前記第１電源電圧に連結され、第１電流電極が前記ＰチャンネルＭＯＳトランジスタの第２電流電極に連結されたＮチャンネルＭＯＳトランジスタと、を有することを特徴とする請求項１８記載のデータドライバ。
【請求項２０】
複数のデータライン及びスキャンラインによって定義される領域に形成されたスイッチング素子を含む表示パネルと、
画像データと第１タイミング及び第２タイミング信号とを出力するタイミング制御部と、
前記第１タイミング信号に基づいて前記スキャンラインをアクティブにするスキャン信号を順次出力するスキャンドライバと、
前記画像データの提供を受けてアナログ電圧に変換し、前記第２タイミング信号に基づき、前記アナログ電圧に対応する第１増幅電圧及び第１電源電圧に基づいて第２電源電圧を前記データラインにプルダウン出力し、前記アナログ電圧に対応する第２増幅電圧及び第２電源電圧に基づいて前記第１電源電圧を前記データラインにプルアップ出力するデータドライバと、を備えることを特徴とする表示装置。
【請求項２１】
前記表示パネルは、前記スイッチング素子に連結された液晶キャパシタを有する液晶パネルであることを特徴とする請求項２０記載の表示装置。
【請求項２２】
前記データドライバは、前記表示パネルに形成されることを特徴とする請求項２０記載の表示装置。
【請求項２３】
前記データドライバは、低温多結晶シリコン薄膜トランジスタからなることを特徴とする請求項２０記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器と、これを有するデータドライバ、及び表示装置に関し、より詳細には、オフセット補償のための増幅器と、これを有するデータドライバ、及び表示装置に関する。
【背景技術】
【０００２】
一般的に、低温多結晶シリコン薄膜トランジスタ（以下、ｐｏｌｙ−Ｓｉ  ＴＦＴ）は、駆動回路を内装する液晶表示装置の製作に広く用いられている。最近、ゲート駆動回路のみならず、ソースドライブＩＣを内装するＳＯＧ（Ｓｙｓｔｅｍ  Ｏｎ  Ｇｌａｓｓ）製品の開発が進行中である。
【０００３】
ソースドライブＩＣに備わるデジタルアナログコンバータ（ＤＡＣ）の出力端には、電流の能力を大きくするソースフォロワー増幅器が用いられる。ソースフォロワー増幅器は、多様な形態のものが用いられており、補償型ＯＰ−ＡＭＰの場合は、出力範囲が広く高速で直線性が優れている。
【０００４】
図１は、一般的なプッシュプル増幅器を説明するための回路図であり、特に、補償型ＯＰ−ＡＭＰを用いたプッシュプル増幅器を説明するための回路図である。
図１を参照すると、一般的なプッシュプル増幅器は、バイアシング部１０、第１差動増幅部２０、第２差動増幅部３０、及び出力部４０を含む。
【０００５】
バイアシング部１０は、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）に基づいて第１バイアス電流を第１差動増幅部２０に供給し、第２バイアス電流を第２差動増幅部３０に供給する。
第１差動増幅部２０は、Ｎチャンネル電流ミラーを有するＰチャンネル差動対で構成され、第１バイアス電流に基づいて、外部から印加される入力電圧と出力電圧との差を増幅して得られた第１増幅電圧を出力部４０に供給する。
【０００６】
第２差動増幅部３０は、Ｐチャンネル電流ミラーを有するＮチャンネル差動対で構成され、第２バイアス電流に基づいて、外部から印加される入力電圧と出力電圧との差を増幅して得られた第２増幅電圧を出力部４０に供給する。
出力部４０は、第１差動増幅部２０から供給される第１増幅電圧に基づいて第２電源電圧（ＶＳＳ）にプルダウンした出力電圧（ＶＯＵＴ）を出力し、第２差動増幅部３０から供給される第２増幅電圧に基づいて第１電源電圧（ＶＤＤ）にプルアップした出力電圧を出力する。
【０００７】
動作時、Ｎチャンネルトランジスタの閾値電圧が高くなる場合、第１差動増幅部２０及び第２差動増幅部３０から出力される第１増幅電圧及び第２増幅電圧は高くなる。高くなった第１増幅電圧及び第２増幅電圧によって線形区間に歪が生じ、入力に対する出力には、偏差が発生する。Ｐチャンネルトランジスタの閾値電圧の変化も同一の理由で出力に影響を与えるようになる。
【０００８】
したがって、ｐｏｌｙ−Ｓｉ  ＴＦＴを用いてＯＰ−ＡＭＰを製作する場合、同一の入力電圧を印加しても出力電圧には大きい偏差が発生する。このような出力の偏差がオフセットまたはオフセット電圧である。オフセットは、トランジスタの特性差によって大きな変動を生じる。
【０００９】
液晶パネルには多くのｐｏｌｙ−Ｓｉ  ＴＦＴが含まれており、このｐｏｌｙ−Ｓｉ  ＴＦＴは、その閾値電圧（Ｖｔｈ）が液晶パネル別に、同一の液晶パネル内であっても大きな変動を示す。したがって、このような閾値電圧の偏差が補償されない場合、同一のデータ電圧を液晶パネルのｐｏｌｙ−Ｓｉ  ＴＦＴに供給したとしても、液晶パネルのそれぞれの画素に対応する異なるデータ電圧が出力されることから、画質が低下するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明は上記従来の問題点に鑑みてなされたものであって、本発明の目的は、均一な出力特性を有してオフセット補償をする増幅器を提供することにある。
また、本発明の他の目的は、前記増幅器を有するデータドライバを提供することにある。
また、本発明の更に他の目的は、前記増幅器を有する表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するためになされた本発明の一特徴による増幅器は、第１電源電圧及び第２電源電圧に基づいて第１バイアス電流及び第２バイアス電流を供給するバイアシング部と、外部から入力電圧が印加されることによって、前記第１バイアス電流に基づいて第１増幅電圧を出力する第１差動増幅部と、入力電圧が印加されることによって、前記第２バイアス電流に基づいて第２増幅電圧を出力する第２差動増幅部と、前記第１増幅電圧及び前記第１電源電圧に基づいて前記第２電源電圧をプルダウン出力し、前記第２増幅電圧及び前記第２電源電圧に基づいて前記第１電源電圧をプルアップ出力する出力部と、を備える。
【００１２】
また、上記目的を達成するためになされた本発明の一特徴によるデータドライバは、画像データの提供を受け、アナログ電圧に変換するデジタルアナログ変換器と、前記アナログ電圧に対応する第１増幅電圧及び第１電源電圧に基づいて第２電源電圧をプルダウン出力し、前記アナログ電圧に対応する第２増幅電圧及び第２電源電圧に基づいて前記第１電源電圧をプルアップ出力するバッファ部と、を備える。
【００１３】
また、上記目的を達成するためになされた本発明の一特徴による表示装置は、複数のデータライン及びスキャンラインによって定義される領域に形成されたスイッチング素子を含む表示パネルと、画像データと第１タイミング及び第２タイミング信号とを出力するタイミング制御部と、前記第１タイミング信号に基づいて前記スキャンラインをアクティブにするスキャン信号を順次出力するスキャンドライバと、前記画像データの提供を受けてアナログ電圧に変換し、前記第２タイミング信号に基づき、前記アナログ電圧に対応する第１増幅電圧及び第１電源電圧に基づいて第２電源電圧を前記データラインにプルダウン出力し、前記アナログ電圧に対応する第２増幅電圧及び第２電源電圧に基づいて前記第１電源電圧を前記データラインにプルアップ出力するデータドライバと、を備える。
【発明の効果】
【００１４】
本発明に係る増幅器と、これを有するデータドライバ及び表示装置によれば、増幅器の出力部及びバイアシング部にオフセット電圧を補償するトランジスタをそれぞれ備えるので、出力端を通じて出力される出力電圧のオフセットの偏差を相殺することができる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明を実施するための最良の形態の具体例を、添付した図面を参照してより詳細に説明する。
図２は、本発明の一実施例によるプッシュプル増幅器を説明するための回路図である。
図２を参照すると、本発明の一実施例によるプッシュプル増幅器は、バイアシング部１１０、第１差動増幅部１２０、第２差動増幅部１３０、及び出力部１４０を含む。
【００１６】
バイアシング部１１０は、第１電流ミラー１１２と、バイアス連結部１１４と、第２電流ミラー１１６を含み、第１電源電圧（ＶＤＤ）及び第２電源電圧（ＶＳＳ）に基づいて第１バイアス電流を第１差動増幅部１２０に供給し、第２バイアス電流を第２差動増幅部１３０に供給する。
【００１７】
バイアシング部１１０は、第１差動増幅部１２０及び第２差動増幅部１３０に入力電圧（ＶＩＮ）が加えられない状態で、第１差動増幅部１２０及び第２差動増幅部１３０に備わるトランジスタに直流電圧を加えて一定電流が流れるようにすることで、入力信号（ＶＩＮ）の基準点を設定する役割を果たす。バイアシング部１１０のバイアスが変動すると、第１差動増幅部１２０及び第２差動増幅部１３０を通じて正確な増幅動作が行われないだけでなく、回路動作が不安定になり、熱爆走を発生してトランジスタが破壊される恐れがある。
【００１８】
具体的に、第１電流ミラー１１２は、ドレインが第１電源電圧（ＶＤＤ）に連結され、ソースが第１差動増幅部１２０に連結されたＰチャンネルトランジスタ（Ｑ１１）と、ドレインが第１電源電圧（ＶＤＤ）に連結され、ゲートとソースが共通にＰチャンネルトランジスタ（Ｑ１１）のゲートに連結されたＰチャンネルトランジスタ（Ｑ１２）とで構成され、第１バイアス電流を第１差動増幅部１２０に供給する。
【００１９】
バイアス連結部１１４は、Ｐチャンネルトランジスタ（Ｑ１２）のソースを通じて出力される第１バイアス電流と同一のレベルのバイアス電流を第２電流ミラー１１６に供給するＰチャンネルトランジスタ（Ｑ１３）で構成される。
【００２０】
第２電流ミラー１１６は、ドレインとゲートが共通に連結されてバイアス連結部１１４を通じて供給されるバイアス電流の供給を受け、ソースが第２電源電圧（ＶＳＳ）に連結されたＮチャンネルトランジスタ（Ｑ１４）と、ソースが第２電源電圧（ＶＳＳ）に連結され、ゲートがＮチャンネルトランジスタ（Ｑ１４）のゲートに連結され、ドレインが第２差動増幅部１３０に連結されたＮチャンネルトランジスタ（Ｑ１５）とで構成され、第２バイアス電流が第２差動増幅部１３０に供給されるように制御する。
【００２１】
第１差動増幅部１２０は、Ｎチャンネルの第３電流ミラー１２２を有するＰチャンネル差動対で構成され、バイアシング部１１０から供給される第１バイアス電流に基づいて、外部から印加される電圧（ＶＩＮ）と出力部１４０の出力端からフィードバックされる出力電圧（ＶＯＵＴ）との差電圧を第１増幅し、第１増幅された電圧を出力部１４０に供給する。
【００２２】
具体的に、Ｐチャンネル差動対は、ドレインが第１電流ミラー１１２に連結され、ゲートが出力部１４０の出力端に連結されて出力電圧（ＶＯＵＴ）の供給を受け、ソースがＮチャンネルの第３電流ミラー１２２に連結されたＰチャンネルトランジスタ（Ｑ２１）と、ドレインが第１電流ミラー１１２に連結され、ゲートが入力電圧（ＶＩＮ）の供給を受け、ソースがＮチャンネルの第３電流ミラー１２２に連結されたＰチャンネルトランジスタ（Ｑ２２）とで構成される。
【００２３】
第３電流ミラー１２２は、ドレインとゲートが共通に連結されてＰチャンネルトランジスタ（Ｑ２１）のソースに連結され、ソースが第２電源電圧（ＶＳＳ）に連結されたＮチャンネルトランジスタ（Ｑ２３）と、ゲートがＮチャンネルトランジスタ（Ｑ２３）のゲートに連結され、ソースが第２電源電圧（ＶＳＳ）に連結され、ドレインがＰチャンネルトランジスタ（Ｑ２２）のソース及び出力部１４０に連結されたＮチャンネルトランジスタ（Ｑ２４）とで構成される。
【００２４】
第２差動増幅部１３０は、Ｐチャンネルの電流ミラー１３２を有するＮチャンネル差動対で構成され、バイアシング部１１０によってプルダウンされる第２バイアス電流に基づいて、外部から印加される入力電圧（ＶＩＮ）と出力端からフィードバックされる出力電圧（ＶＯＵＴ）との差電圧を第２増幅し、第２増幅された電圧を出力部１４０に供給する。
【００２５】
具体的に、Ｐチャンネルの電流ミラー１３２は、ドレインが第１電源電圧（ＶＤＤ）に連結され、ソースがＮチャンネル差動対及び出力部１４０に連結されたＰチャンネルトランジスタ（Ｑ３１）と、ソースとゲートが共通に連結されてＰチャンネルトランジスタ（Ｑ３１）のゲートに連結され、ソースがＮチャンネル差動対に連結されたＰチャンネルトランジスタ（Ｑ３２）とで構成される。
【００２６】
Ｎチャンネル差動対は、ドレインがＰチャンネルトランジスタ（Ｑ３１）のソースに連結され、ゲートが第１差動増幅部１２０と共通に入力電圧（ＶＩＮ）の供給を受け、ソースが第２電流ミラー１１６のＮチャンネルトランジスタ（Ｑ１５）に連結されたＮチャンネルトランジスタ（Ｑ３３）と、ドレインがＰチャンネルトランジスタ（Ｑ３２）のソースに連結され、ソースが第２電流ミラー１１６のＮチャンネルトランジスタ（Ｑ１５）に連結され、ゲートが出力部１４０に連結されたＮチャンネルトランジスタ（Ｑ３４）とで構成される。
【００２７】
出力部１４０は、第１出力補償部１４２と第２出力補償部１４４とで構成され、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）に対応して第１増幅電圧と第２増幅電圧との出力偏差を相殺させた出力電圧（ＶＯＵＴ）を出力し、出力電圧（ＶＯＵＴ）を第１差動増幅部１２０及び第２差動増幅部１３０にフィードバックする。
【００２８】
具体的に、第１出力補償部１４２は、ドレインが第１電源電圧（ＶＤＤ）に連結され、ゲートが第２差動増幅部１３０に連結されたＰチャンネルトランジスタ（Ｑ４１）と、ドレインがＰチャンネルトランジスタ（Ｑ４１）のソースに連結され、ゲートが第２電源電圧（ＶＳＳ）に連結され、ソースが出力端、第１差動増幅部１２０、及び第２差動増幅部１３０に連結されたＰチャンネルトランジスタ（Ｑ４２）とで構成される。
【００２９】
動作時、Ｐチャンネルトランジスタ（Ｑ４１）は、ゲートに印加される第２増幅信号に応答して第１電源電圧（ＶＤＤ）にプルアップし、ソースを通じてプルアップ電圧をＰチャンネルトランジスタ（Ｑ４２）に供給する。Ｐチャンネルトランジスタ（Ｑ４２）は、第１電源電圧（ＶＤＤ）に応答してプルアップ電圧を出力端、第１差動増幅部１２０及び第２差動増幅部１３０に出力電圧（ＶＯＵＴ）として出力する。
【００３０】
図面上では、第２増幅信号に応答してプルアップ電圧の出力を制御するＰチャンネルトランジスタ（Ｑ４２）のゲートに一種のバイアス電圧として第２電源電圧（ＶＳＳ）を印加することを示したが、別途のバイアス電圧を印加することもできる。
【００３１】
第２出力補償部１４４は、ソースが第２電源電圧（ＶＳＳ）に連結され、ゲートが第１差動増幅部１２０に連結されたＮチャンネルトランジスタ（Ｑ４３）と、ドレインが出力端に連結され、ゲートが第１電源電圧（ＶＤＤ）に連結され、ソースがＮチャンネルトランジスタ（Ｑ４３）のドレインに連結されたＮチャンネルトランジスタ（Ｑ４４）とで構成される。
【００３２】
動作時、Ｎチャンネルトランジスタ（Ｑ４３）は、ゲートに印加される第１増幅信号に応答して第２電源電圧（ＶＳＳ）にプルダウンし、ドレインを通じてプルダウン電圧をＮチャンネルトランジスタ（Ｑ４４）に供給する。Ｎチャンネルトランジスタ（Ｑ４４）は、第２電源電圧（ＶＳＳ）に応答してプルダウン電圧を出力端、第１差動増幅部１２０及び第２差動増幅部１３０に出力電圧（ＶＯＵＴ）として出力する。
【００３３】
図面上では、第１増幅信号に応答してプルダウン電圧の出力を制御するＮチャンネルトランジスタ（Ｑ４４）のゲートに一種のバイアス電圧として第１電源電圧（ＶＤＤ）を印加することを示したが、別途のバイアス電圧を印加することもできる。
上述した本発明の一実施例によると、出力部１４０に増幅器のオフセット電圧を補償するトランジスタをそれぞれ備えることで、出力端を通じて出力される出力電圧（ＶＯＵＴ）の偏差を相殺することができる。
【００３４】
図３は、本発明の他の実施例によるプッシュプル増幅器を説明するための回路図である。
図３を参照すると、本発明の他の実施例によるプッシュプル増幅器は、バイアシング部２１０、第１差動増幅部２２０、第２差動増幅部２３０、及び出力部２４０を含む。
【００３５】
バイアシング部２１０は、第１電流ミラー２１２と、第１補償部２１４と、第２電流ミラー２１６を含み、第１電源電圧（ＶＤＤ）及び第２電源電圧（ＶＳＳ）に基づいて第１バイアス電流を第１差動増幅部２２０に供給し、第２バイアス電流を第２差動増幅部２３０に供給する。
【００３６】
具体的に、第１電流ミラー２１２は、ドレインが第１電源電圧（ＶＤＤ）に連結され、ソースが第１差動増幅部２２０に連結されたＰチャンネルトランジスタ（Ｑ１１）と、ドレインが第１電源電圧（ＶＤＤ）に連結され、ゲートとソースが共通にＰチャンネルトランジスタ（Ｑ１１）のゲートに連結されたＰチャンネルトランジスタ（Ｑ１２）とで構成され、第１バイアス電流を第１差動増幅部２２０に供給する。
【００３７】
第１補償部２１４は、Ｐチャンネルトランジスタ（Ｑ１３）とＮチャンネルトランジスタ（Ｑ１６）とで構成され、Ｐチャンネルトランジスタ（Ｑ１２）のソースを通じて第１バイアス電流と同一レベルのバイアス電流が第２電流ミラー２１６に供給される。
Ｐチャンネルトランジスタ（Ｑ１３）は、ドレインが第１電流ミラー２１２に連結され、ゲートが第２電源電圧（ＶＳＳ）に連結され、ソースがＮチャンネルトランジスタ（Ｑ１６）に連結される。
【００３８】
Ｎチャンネルトランジスタ（Ｑ１６）は、ドレインがＰチャンネルトランジスタ（Ｑ１３）のソースに連結され、ゲートが第１電源電圧（ＶＤＤ）に連結され、ソースが第２電流ミラー２１６に連結される。Ｎチャンネルトランジスタ（Ｑ１６）は、第１差動増幅部２２０及び第２差動増幅部２３０にそれぞれ印加されるバイアス電流を減少させる動作と共に、第１差動増幅部２２０及び第２差動増幅部２３０から出力される差動増幅された電圧を上昇させる役割を果たす。
【００３９】
第２電流ミラー２１６は、ドレインとゲートが共通に連結されて第１補償部２１４を通じて供給されるバイアス電流の供給を受け、ソースが第２電源電圧（ＶＳＳ）に連結されたＮチャンネルトランジスタ（Ｑ１４）と、ソースが第２電源電圧（ＶＳＳ）に連結され、ゲートがＮチャンネルトランジスタ（Ｑ１４）のゲートに連結され、ドレインが第２差動増幅器２３０に連結されたＮチャンネルトランジスタ（Ｑ１５）とで構成され、第２バイアス電流が第２差動増幅器２３０に供給されるように制御する。
【００４０】
第１差動増幅部２２０は、Ｎチャンネルの第３電流ミラー２２２を有するＰチャンネル差動対で構成され、バイアシング部２１０から供給される第１バイアス電流に基づいて、外部から印加される入力電圧（ＶＩＮ）と出力部２４０の出力端からフィードバックされる出力電圧（ＶＯＵＴ）との差電圧を第１増幅し、第１増幅された電圧を出力部２４０に供給する。
【００４１】
具体的に、Ｐチャンネル差動対は、ドレインが第１電流ミラー２１２に連結され、ゲートが出力部２４０の出力端に連結されて出力電圧（ＶＯＵＴ）の供給を受け、ソースがＮチャンネルの第３電流ミラー２２２に連結されたＰチャンネルトランジスタ（Ｑ２１）と、ドレインが第１電流ミラー２１２に連結され、ゲートが入力電圧（ＶＩＮ）の供給を受け、ソースがＮチャンネルの第３電流ミラー２２２に連結されたＰチャンネルトランジスタ（Ｑ２２）とで構成される。
【００４２】
第３電流ミラー２２２は、ドレインとゲートが共通に連結されてＰチャンネルトランジスタ（Ｑ２１）のソースに連結され、ソースが第２電源電圧（ＶＳＳ）に連結されたＮチャンネルトランジスタ（Ｑ２３）と、ゲートがＮチャンネルトランジスタ（Ｑ２３）のゲートに連結され、ソースが第２電源電圧（ＶＳＳ）に連結され、ドレインがＰチャンネルトランジスタ（Ｑ２２）のソース及び出力部２４０に連結されたＮチャンネルトランジスタ（Ｑ２４）とで構成される。
【００４３】
第２差動増幅部２３０は、Ｐチャンネルの電流ミラー２３２を有するＮチャンネル差動対で構成され、バイアシング部２１０によってプルダウンされる第２バイアス電流に基づいて、外部から印加される入力電圧（ＶＩＮ）と出力端からフィードバックされる出力電圧（ＶＯＵＴ）との差電圧を第２増幅し、第２増幅された電圧を出力部２４０に供給する。
【００４４】
具体的に、Ｐチャンネルの電流ミラー２３２は、ドレインが第１電源電圧（ＶＤＤ）に連結され、ソースがＮチャンネル差動対及び出力部１４０に連結されたＰチャンネルトランジスタ（Ｑ３１）と、ソースとゲートが共通に連結されてＰチャンネルトランジスタ（Ｑ３１）のゲートに連結され、ソースがＮチャンネル差動対に連結されたＰチャンネルトランジスタ（Ｑ３２）とで構成される。
【００４５】
Ｎチャンネル差動対は、ドレインがＰチャンネルトランジスタ（Ｑ３１）のソースに連結され、ゲートが第１差動増幅部２２０と共通に入力電圧（ＶＩＮ）の供給を受け、ソースが第２電流ミラー２１６のＰチャンネルトランジスタ（Ｑ１５）に連結されたＮチャンネルトランジスタ（Ｑ３３）と、ドレインがＰチャンネルトランジスタ（Ｑ３２）のソースに連結され、ソースが第２電流ミラー２１６のＮチャンネルトランジスタ（Ｑ１５）に連結され、ゲートが出力部２４０に連結されたＮチャンネルトランジスタ（Ｑ３４）とで構成される。
【００４６】
出力部２４０は、第１出力補償部２４２と第２出力補償部２４４とで構成され、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）に対応して第１増幅電圧と第２増幅電圧との出力偏差を相殺させた出力電圧（ＶＯＵＴ）を出力し、出力電圧（ＶＯＵＴ）を第１差動増幅部２２０及び第２差動増幅部２３０にフィードバックする。
【００４７】
具体的に、第１出力補償部２４２は、ドレインが第１電源電圧（ＶＤＤ）に連結され、ゲートが第２差動増幅部２３０に連結されたＰチャンネルトランジスタ（Ｑ４１）と、ドレインがＰチャンネルトランジスタ（Ｑ４１）のソースに連結され、ゲートが第２電源電圧（ＶＳＳ）に連結され、ソースが出力端、第１差動増幅部２２０、及び第２差動増幅部２３０に連結されたＰチャンネルトランジスタ（Ｑ４３）とで構成される。
【００４８】
動作時、Ｐチャンネルトランジスタ（Ｑ４１）は、ゲートに印加される第２増幅信号に応答して第１電源電圧（ＶＤＤ）にプルアップし、ソースを通じてプルアップ電圧をＰチャンネルトランジスタ（Ｑ４２）に供給する。Ｐチャンネルトランジスタ（Ｑ４２）は、第１電源電圧（ＶＤＤ）に応答してプルアップ電圧を出力端、第１差動増幅器２２０、及び第２差動増幅器２３０に出力電圧（ＶＯＵＴ）として出力する。
【００４９】
図面上では、第２増幅信号に応答してプルアップ電圧の出力を制御するＰチャンネルトランジスタ（Ｑ４２）のゲートに一種のバイアス電圧として第２電源電圧（ＶＳＳ）を印加することを示したが、別途のバイアス電圧を印加することもできる。
【００５０】
第２出力補償部２４４は、ソースが第２電源電圧（ＶＳＳ）に連結され、ゲートが第１差動増幅部２２０に連結されたＮチャンネルトランジスタ（Ｑ４３）と、ドレインが出力端に連結され、ゲートが第１電源電圧（ＶＤＤ）に連結され、ソースがＮチャンネルトランジスタ（Ｑ４３）のドレインに連結されたＮチャンネルトランジスタ（Ｑ４４）とで構成される。
【００５１】
動作時、Ｎチャンネルトランジスタ（Ｑ４３）は、ゲートに印加される第１増幅信号に応答して第２電源電圧（ＶＳＳ）にプルダウンし、ドレインを通じてプルダウン電圧をＮチャンネルトランジスタ（Ｑ４４）に供給する。Ｎチャンネルトランジスタ（Ｑ４４）は、第２電源電圧（ＶＳＳ）に応答してプルダウン電圧を出力端、第１差動増幅部２２０及び第２差動増幅部２３０に出力電圧（ＶＯＵＴ）として出力する。
【００５２】
図面上では、第１増幅信号に応答してプルダウン電圧の出力を制御するＮチャンネルトランジスタ（Ｑ４４）のゲートに一種のバイアス電圧として第１電源電圧（ＶＤＤ）を印加することを示したが、別途のバイアス電圧を印加することもできる。
【００５３】
上述した本発明の他の実施例によると、出力部２４０及びバイアシング部２１０に増幅器のオフセット電圧を補償するトランジスタをそれぞれ備えることで、出力端を通じて出力される出力電圧（ＶＯＵＴ）の偏差を相殺することができる。
【００５４】
図４は、本発明による増幅器の入力電圧対出力電圧の特性を説明するための図面であって、特に、図３に示す本発明の実施例によるプッシュプル増幅器と、図１に示す従来のプッシュプル増幅器の比較例とによる入力電圧対出力電圧特性の差異を説明するためのグラフである。
【００５５】
図４を参照すると、比較例によって出力される負極性オフセット電圧（−オフセット）と正極性オフセット電圧（＋オフセット）との差は、３０ｍＶ〜４０ｍＶである反面、本発明の実施例によって出力される負極性オフセット電圧と正極性オフセット電圧との差は４ｍＶ〜１０ｍＶ以内であることが分かる。
【００５６】
例えば、入力電圧（ＶＩＮ）として０．５Ｖを印加したとき、比較例のプッシュプル増幅器から出力される負極性オフセット電圧と正極性オフセット電圧は、それぞれ約−１０ｍＶと３０ｍＶであって、オフセット電圧間の偏差は約４０ｍＶである反面、本発明の実施例によるプッシュプル増幅器から出力される負極性オフセット電圧と正極性オフセット電圧は、それぞれ約−５ｍＶと５ｍＶであって、オフセット電圧との偏差は約１０ｍＶである。
【００５７】
また、入力電圧（ＶＩＮ）として１Ｖを印加したとき、比較例のプッシュプル増幅器から出力される負極性オフセット電圧と正極性オフセット電圧は、それぞれ約−８ｍＶと３５ｍＶであって、オフセット電圧との偏差は約４３ｍＶである反面、本発明の実施例によるプッシュプル増幅器から出力される負極性オフセットと正極性オフセット電圧は、それぞれ−５ｍＶと８ｍＶであって、オフセット電圧間の偏差は約１３ｍＶである。即ち、本発明の実施例によるプッシュプル増幅器によると、オフセット電圧を従来のプッシュプル増幅器の約１／４に減少させることができる。
【００５８】
以上説明したプッシュプル増幅器は、液晶パネルに採用されるＬＣＤドライバに用いるのに適している。ＬＣＤドライバは、ＲＧＢビデオ信号（データ信号）やゲート信号等のようなアナログ信号を出力してそれぞれのディスプレイセル（またはピクセル）のグレイレベルを制御するために用いられる。データ信号は、複数の供給バスまたは画像表示を行うＴＦＴスクリーンのソースラインを通じて印加され、適切な時間に選択的にアクティブされ、複数のローまたはゲート供給バスに印加されるゲート信号によって表示装置のセルをそれぞれ表示する。一般的に、ソースラインドライバは、ソースラインを駆動するために用いられる。上述のプッシュプル増幅器は、ＬＣＤドライバとして用いることができる。
【００５９】
図５は、本発明の一実施例によるプッシュプル増幅器を有する液晶表示装置を説明するための図面である。
【００６０】
図５を参照すると、本発明の一実施例による液晶表示装置は、タイミング制御部３１０、スキャンドライバ３２０、データドライバ３３０、及び液晶パネル３４０を含む。スキャンドライバ３２０とデータドライバ３３０は、液晶パネル３４０に集積してもよい。
【００６１】
タイミング制御部３１０は、バス３１４を通じて列タイミング信号をスキャンドライバ３２０に提供し、バス３１４を通じてビデオ信号（データ信号及び制御信号）、例えば、ＲＧＢ信号をデータドライバ３３０に提供する。
スキャンドライバ３２０は、列タイミング信号に基づいて液晶パネル３４０に備わるピクセルを選択するスキャン信号（Ｓ１，…，Ｓｍ）を順次提供する。
【００６２】
データドライバ３３０は、液晶パネル３４０のデータライン３４４を駆動するために用いられる。一般的に、スキャンライン３４２全体を駆動させるために一つのスキャンドライバが用いられる。
【００６３】
液晶パネル３４０は、複数のスキャンライン３４２と複数のデータライン（またはソースライン）３４４を備える。スキャンラインとデータラインによって囲まれた領域は、それぞれ画素を成し、各画素はスキャンラインとデータラインにそれぞれゲート及びソースが連結される薄膜トランジスタと、薄膜トランジスタのドレインに連結される液晶キャパシタ（ＣＬＣ）と、ストレージキャパシタ（ＣＳＴ）とを含む。
【００６４】
データドライバ３３０は、複数のデータドライバを含むことができる。一般的には、１００個のデータライン当り一つのデータドライバが存在する。しかし、一つのデータドライバの出力を多重化する方式で、２００個またはその以上のデータラインを駆動させることもできる。
それぞれのデータドライバ３３０は、図６に示すように、複数のデジタルアナログ変換器（ＤＡＣ）３３２、及び複数のバッファ３３４を含む。
【００６５】
図６は、本発明の一実施例によるプッシュプル増幅器を有するデータドライバを説明するための図面である。
図６を参照すると、デジタルアナログ変換器（ＤＡＣ）３３２は、バス３１４を通じてビデオ信号（データ信号及び制御信号）、例えば、ＲＧＢ信号を受けてアナログ変換し、変換されたアナログ電圧をバッファ３３４に出力する。
【００６６】
バッファ３３４は、液晶パネル３４０のそれぞれのピクセルが要求する電圧として、データラインに画像表示のためのアナログ電圧を出力する。ここで、本発明によるプッシュプル増幅器はバッファ３３４の内部に用いられ、アナログ電圧のオフセット電圧を補償し、補償されたアナログ電圧をデータラインに出力する。
本発明によるデータドライバは、ＬＣＤ表示装置を制御するために用いられる他のデバイスと共に液晶パネル上に集積することができる。
【００６７】
以上、説明したように、本発明によると、プッシュプル増幅器の出力部及びバイアシング部にオフセット電圧を補償するトランジスタをそれぞれ備えることで、出力端を通じて出力される出力電圧のオフセット偏差を相殺することができる。
【００６８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６９】
【図１】一般的なプッシュプル増幅器を説明するための回路図である。
【図２】本発明の一実施例によるプッシュプル増幅器を説明するための回路図である。
【図３】本発明の他の実施例によるプッシュプル増幅器を説明するための回路図である。
【図４】本発明による増幅器の入力電圧対出力電圧の特性を説明するための図面である。
【図５】本発明の一実施例によるプッシュプル増幅器を有する液晶表示装置を説明するための図面である。
【図６】本発明の一実施例によるプッシュプル増幅器を有するデータドライバを説明するための図面である。
【符号の説明】
【００７０】
１０、１１０、２１０    バイアシング部
２０、１２０、２２０    第１差動増幅部
３０、１３０、２３０    第２差動増幅部
４０、１４０、２４０    出力部
１１２、２１２    第１電流ミラー
１１４    バイアス連結部
１１６、２１６    第２電流ミラー
１２２、２２２    第３電流ミラー
１３２、２３２    Ｐチャンネルの電流ミラー
２１４    第１補償部
１４２、２４２    第１出力補償部
１４４、２４４    第２出力補償部
３１０    タイミング制御部
３１４    バス
３２０    スキャンドライバ
３３０    データドライバ
３３２    ＤＡＣ
３３４    バッファ
３４０    液晶パネル
３４４    データライン
【図１】
2007525886.tif 000003
【図２】
2007525886.tif 000004
【図３】
2007525886.tif 000005
【図４】
2007525886.tif 000006
【図５】
2007525886.tif 000007
【図６】
2007525886.tif 000008
【国際調査報告】
2007525886.tif 000009
2007525886.tif 000010