(57)【要約】  本発明は、少なくとも１つのデータ保持インジケータデバイス（５０）が設けられた磁気抵抗メモリ素子（１０）のアレイ（２０）を提供する。少なくとも１つのデータ保持インジケータデバイス（５０）は、それぞれプリセットされた磁化方向を有する第１の磁気素子（５１）と、第２の磁気素子（５２）とを備え、第１および第２の磁気素子（５１，５２）のプリセットされた磁化方向は、互いに異なっている。第１および第２の磁気素子（５１，５２）は、これらの磁化方向を、検出しきい値を超える外部から印加された磁界の磁界線と向きを揃えるのに適している。本発明によれば、少なくとも１つのデータ保持インジケータデバイス（５０）のパラメータが、検出されるべき外部から印加された磁界の検出しきい値を設定するように選択される。少なくとも１つのデータ保持インジケータデバイス（５０）は、アレイ（２０）の磁気抵抗メモリ素子（１０）の前記外部から印加された磁界への暴露を示す状態または出力を有する。
2007514256.tif 000002
【特許請求の範囲】
【請求項１】
それぞれプリセットされた磁化方向を有する第１の磁気素子と第２の磁気素子とを備える少なくとも１つのデータ保持インジケータデバイスが設けられた、磁気抵抗メモリ素子のアレイであって、
前記第１および第２の磁気素子の前記プリセットされた磁化方向は、互いに異なっており、前記第１および第２の磁気素子は、これらの磁化方向を、検出しきい値を超える外部から印加された磁界の磁界線と向きを揃えるのに適しており、
前記少なくとも１つのデータ保持インジケータデバイスのパラメータが、検出されるべき前記外部から印加された磁界の前記検出しきい値を設定するように選択され、
前記少なくとも１つのデータ保持インジケータデバイスは、前記アレイの前記磁気抵抗メモリ素子の前記外部から印加された磁界への暴露を示す状態または出力を有する、
ことを特徴とするアレイ。
【請求項２】
前記パラメータは、前記第１および第２の磁気素子の形状、大きさ、およびアスペクト比のいずれかまたは組み合わせを含む、ことを特徴とする請求項１に記載のアレイ。
【請求項３】
前記第１および第２の磁気素子は、ＭＲＡＭセルを備える、ことを特徴とする請求項１に記載のアレイ。
【請求項４】
前記ＭＲＡＭセルは、自由磁性層を有し、前記ＭＲＡＭセルは、それらの自由磁性層のプリセットされた逆磁化方向を有する、ことを特徴とする請求項３に記載のアレイ。
【請求項５】
前記少なくとも１つのデータ保持インジケータデバイスは、データ保持が示されるべき前記磁気メモリ素子に隣接して形成されている、ことを特徴とする請求項１に記載のアレイ。
【請求項６】
複数のデータ保持インジケータデバイスが、前記アレイの前記磁気メモリ素子の間に、空間的に分散されている、ことを特徴とする請求項１に記載のアレイ。
【請求項７】
請求項１に記載の磁気メモリ素子のアレイを備える集積回路。
【請求項８】
前記少なくとも１つのデータ保持インジケータデバイスのいずれかにより、前記検出しきい値を超える外部から印加された磁界への前記アレイの暴露が示された際に、誤り信号を生成するための制御回路をさらに備える、ことを特徴とする請求項７に記載の集積回路。
【請求項９】
磁気メモリ素子のアレイのデータ保持を示すための方法であって、
磁気データ保持インジケータデバイスのプリセットされた磁化方向を、プリセットされた磁界しきい値電圧を超える外部磁界に前記アレイが暴露された際に、変化させるステップを備える、ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気メモリ、例えば磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：magnetoresistive random access memory）に関し、特に、このような磁気メモリのデータ保持を示し、よってエラーのない磁気メモリ性能を示すための方法およびデバイスに関する。
【背景技術】
【０００２】
磁気または磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）は、現在、多くの企業により、フラッシュメモリの後継と考えられている。このメモリは、ほとんどの最も高速なＳＲＡＭ（static RAM）メモリに取って代わる可能性を有する。このことは、ＭＲＡＭを、システムオンチップ（ＳｏＣ：System on Chip）用の埋め込みメモリとして非常に適切なものにする。これは、不揮発性メモリ（ＮＶＭ：non-volatile memory）デバイスであり、不揮発性とは、記憶された情報の維持に電力を必要としないことを意味する。このことは、ほとんどの他の種類のメモリよりも有利であると見られる。ＭＲＡＭメモリは特に、スマートカード、携帯電話、ＰＤＡ等の‘モバイル’用途において用いることができる。
【０００３】
ＭＲＡＭ概念は、初めに米国ハネウエル社（Honeywell Corp. USA）において開発されたものであり、磁化方向を、磁気多層装置において情報記憶機構として用い、結果として生じる抵抗差を、情報の読み出しに用いる。全てのメモリ装置のように、ＭＲＡＭアレイ内の各セルは、“１”または“０”のいずれかを表す少なくとも２つのバイナリ状態を記憶できなければならない。
【０００４】
様々な種類の磁気抵抗（ＭＲ：Magnetoresistive）効果が存在し、巨大磁気抵抗（ＧＭＲ：Giant Magnetoresistive）およびトンネル磁気抵抗（ＴＭＲ：Tunnel Magneto-Resistance）が、現在、最も重要なものである。ＧＭＲ効果およびＴＭＲ効果は、不揮発性磁気メモリを実現する可能性をもたらす。これらの装置は、薄膜のスタックを備え、そのうち少なくとも２つが、強磁性またはフェリ磁性であり、これらは、非磁性中間層によって分離される。ＧＭＲは、コンダクタ中間層を有する構造向けの磁気抵抗であり、ＴＭＲは、誘電体中間層を有する構造向けの磁気抵抗である。非常に薄いコンダクタが、２つの強磁性またはフェリ磁性フィルムの間に配置されている場合、複合多層構造の有効な平面内抵抗は、膜の磁化方向が並列である場合に最も小さく、膜の磁化方向が逆並列である場合に最も大きい。薄い誘電体層が、２つの強磁性またはフェリ磁性膜の間に配置されている場合、フィルム間のトンネリング電流が、膜の磁化方向が並列である場合に最大（すなわち抵抗が最小）で観測され、膜間のトンネリング電流は、膜の磁化方向が逆並列である場合に最小（すなわち抵抗が最大）である。
【０００５】
磁気抵抗は、通常、並列から逆並列の磁化状態に移行する構造において、抵抗の比率の増加として測定される。ＴＭＲ装置は、ＧＭＲ構造よりも高い比率の磁気抵抗を提供し、よって、より高い信号およびより早い速度の可能性を有する。最近の結果は、良好なＧＭＲセルにおける１０〜１４％の磁気抵抗と比べて、４０％を超える磁気抵抗を提供するトンネリングを示している。
【０００６】
典型的なＭＲＡＭ装置は、図１にその１つを示す、アレイに配置された複数の磁気抵抗メモリ素子１０、例えば磁気トンネル接合（ＭＴＪ：magnetic tunneling junction）素子を備える。磁気抵抗メモリ素子１０のアレイ２０は、図２に示されている。磁気抵抗メモリ素子１０は、一般に、不動または固定困難磁性層１１と、自由層１２と、その間の誘電体バリア１３と、を備える積層構造を含む。磁気材料の固定層１１は、常に同じ方向を指す磁気ベクトルを有する。自由層１２は、情報記憶に用いられる。自由層１２の磁気ベクトルは自由であるが、層１２の容易軸内に拘束されており、これは、主に磁気抵抗メモリ素子１０の物理的寸法によって決定される。自由層１２の磁気ベクトルは、固定層１１の磁化方向に対し並列または逆並列の、２つの方向のいずれかを指し、これは前記容易軸と一致する。ＭＲＡＭの基本的な原則は、情報を、磁化の方向に基づき、バイナリデータ、例えば“０”および“１”として記憶することである。これが、磁気データが不揮発性であり、外部の磁界による影響を受けるまで変化しないことの理由である。
【０００７】
磁気抵抗メモリ素子１０へのデータの記憶すなわち書き込みは、磁界を印加し、これにより、自由層１２内の磁気材料に、２つの可能なメモリ状態のいずれかへの磁化を生じさせることにより達成される。磁気抵抗メモリ素子１０の積層構造の磁性層１１，１２の両方が、同一の方位（並列）に磁化された場合、データは、２つのバイナリ値のうちのいずれか、例えば“０”であり、あるいは磁気抵抗メモリ素子１０の積層構造の両方の磁性層１１，１２が、逆の方位（逆並列）に磁化されている場合は、データは他のバイナリ値、例えば“１”である。磁界は、磁気構造の外部の現在行（ワードライン１４，１４ａ，１４ｂ，１４ｃおよびビットライン１５，１５ａ，１５ｂ，１５ｃ）に電流を通すことにより生成される。２つの磁界成分を用いて、メモリ素子１０ｓと他の選択されていないメモリ素子１０とが区別されることに留意されたい。
【０００８】
データの読み取りは、磁界が印加された際の磁気メモリ素子１０内の抵抗変化を検知することにより達成される。積層構造１１，１２，１３の抵抗が、磁気方位が並列かどうかに依存するという事実を利用して、システムは、データの両方のバイナリ値、例えば“０”または“１”を区別することができる。読み取りに必要とされる磁界は、磁気構造の外部のワードライン、または磁気構造自体に（ビットライン１５および検知ライン１６を介して）電流を通すことによって生成される。選択されたメモリ素子１０ｓの読み取りは、他のメモリ素子１０を通る迷走電流を避けるために、ビア２１に接続された直列トランジスタ１７を通じて行なわれる。
【０００９】
最も一般的なＭＲＡＭ設計は、図１に示されるような１Ｔ１ＭＴＪ（１つのＭＴＪセル１０ごとに１つのトランジスタ１７）タイプである。複数の磁気抵抗メモリ素子１０を備えるメモリアレイ２０は、磁気抵抗メモリ素子１０の下方および上方の２つの金属層にそれぞれ別々に、この例では磁気トンネル接合（ＭＴＪ：magnetic tunnel junction）スタックにパターン化された、直交するビットライン１５ａ，１５ｂ，１５ｃとワードライン１４ａ，１４ｂ，１４ｃとを備える。ビットライン１５ａ，１５ｂ，１５ｃは、メモリ素子１０の困難軸と並列であり、これは、容易軸において磁界を生成し、その一方で、ワードライン１４ａ，１４ｂ，１４ｃが、困難軸に磁界を生成する。いくつかの設計においては、関係を逆にすることができ、すなわち、ビットライン１５が、困難軸磁界を生成してもよく、ワードライン１４が、容易軸磁界を生成してもよい。選択されたメモリ素子１０への書き込みは、メモリ素子１０ｓで交差する電流パルスを各ビットライン１５ｂおよびワードライン１４ａを通して同時に印加することにより行われる。結果として生じる磁界の方向は、メモリ素子１０ｓの自由層１２の容易軸に対して４５°の角度をなす。この角度では、自由層１２のスイッチング磁界は最小であり、よって書き込みは、最小の電流で行なうことができる。
【００１０】
ＭＲＡＭ素子のスイッチング曲線は、図３に示すように、いわゆるアストロイド曲線３０，３１によって表すことができる。アストロイド曲線３０，３１は、明らかに、異なる期間におけるスイッチングおよび非スイッチングイベントに分かれている。アストロイド曲線３０は、選択されていないメモリ素子１０の１０年の安定性を示す曲線であり、アストロイド曲線３１は、選択されていないメモリ素子１０の１０ｎｓの安定性を示す曲線である。換言すれば、磁界がアストロイド３０，３１内で印加されれば、磁気メモリ素子１０は、スイッチせず、それらの状態を１０年、または１０ｎｓにわたって維持し、一方で、アストロイド３０，３１を越える磁界は、前の状態が反対の状態であった場合、メモリ素子１０をスイッチすることができる。したがって、２つの磁界成分が存在する場合にのみ、メモリ素子１０のビット状態をスイッチすることができる。
【００１１】
ワードライン１４またはビットライン１５のいずれかで生成される磁界の大きさが、同じである場合、結果として生じる磁界の方向は、選択された素子１０ｓの自由層１２の容易軸に対して４５°の角度を成す。この角度では、図３のアストロイド曲線３０，３１に示されるように、自由層１２のスイッチング磁界は最小であり、よって書き込みは、最小の電流で行なうことができる。
【００１２】
一方で、選択されたビットライン１５ｂおよびワードライン１４ａにおける電流は、合計の磁界が、選択されたメモリ素子１０ｓのスイッチング磁界を、容易軸に対して４５度で十分に超えるように、すなわち、結果として生じる磁界ベクトル３２の終端が、この方向でアストロイド３０，３１上または外側にあるように選択されなければならない（図３を参照されたい）。他方で、選択されたビットライン１５ｂにより生成される磁界の大きさは、望ましくない上書きを防ぐために、同じビットライン１５ｂ上に位置するいずれのメモリ素子１０の容易軸方向ＥＡにおけるスイッチング磁界よりも著しく小さくなければならない。また、選択されたワードライン１４ａにより生成される磁界の大きさは、望ましくない上書きを防ぐために、同じワードライン１４ａ上に位置するいずれのメモリ素子１０の困難軸方向ＨＡにおけるスイッチング磁界よりも著しく小さくなければならない。
【００１３】
図３は、安定した書き込み磁界ウィンドウ３３も示しており、すなわち、第１の電流を選択されたビットライン１５に印加し、かつ第２の電流を選択されたワードライン１４に印加することにより得られる、結果として生じる磁界ベクトル３２が、このような書き込み磁界ウィンドウ３３内に入る場合には、この磁界ベクトル３２は、選択されたメモリ素子１０の磁気状態を、先の状態が反対の状態であった場合に、スイッチできるが、選択されたワードまたはビットライン１４，１５の１つに沿って位置する選択されていないメモリ素子１０は、状態をスイッチしない。
【００１４】
メモリ素子１０のアレイ２０に対して、統計的な解釈が、アストロイド曲線３０，３１に加えられる。すなわち、基準偏差パラメータδを、ガウス的なスイッチング磁界分布であるアストロイド曲線３０，３１に割り当てることができる。
【００１５】
スイッチング磁界分布の１次元表現が、図４に示されている。例として、論理‘０’の値の分布が、図の左側にグラフ４０で示され、論理‘１’の値の分布が、図の右側にグラフ４１で示されている。両方の分布が、基準偏差パラメータδを有し、これは、簡潔にするために両方の論理値に対して同じものと仮定される。しかしながら、実際には、基準偏差パラメータδは、両方の分布に対して同一である必要はないことに留意されたい。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ＭＲＡＭセルおよび一般的な磁気メモリの不利な点は、意図される、または意図されない強い磁界への暴露が、これらを脆弱にすることである。非常に高い密度のＭＲＡＭアレイ２０は、磁界に対して特に敏感であり、その理由は主に、極小の磁気抵抗メモリ素子１０は、読み取り／書き込み動作に比較的低い磁界を必要とし、自由層１２における磁気ベクトルのスイッチングまたは検知に依存するためである。これらの磁気ベクトルも、同様に影響を受けやすく、磁界方位をこのような外部磁界により変えられる可能性がある。図４の点線４２は、ビットの安定性のために許容される最大磁界範囲を、論理‘０’および‘１’の値のスイッチング磁界分布に鑑みて視覚化している。すなわち、最大外部磁界がこれらの限界を超えた場合、メモリ素子に記憶されたデータの少なくともいくつかが、変えられる可能性がある。
【００１７】
解決策は、メモリ素子を外部のどのような磁界からも遮蔽することである。しかしながら、遮蔽にも限界があるため、常に、それより高い磁界を印加されることがあり、これは、データ層の近傍に外部磁界を発生させ、かつ、データ保持に対する潜在的な重要性を有する。
【００１８】
したがって、磁気メモリアレイにおけるデータの統合性を保証できないような、特定の磁界しきい値が超えられたかどうかを、検出することが望ましい。
【００１９】
この問題を解決するために、任意の磁界しきい値を検出することができる特定の磁界センサを、オンチップで設計および集積することができる。しかしながら、この機能を追加することは、例えばメモリ装置の製造における追加のマスク工程によって、余分なコストをもたらす。
【００２０】
本発明の目的は、メモリアレイの製造コストに関して、実質的にメモリアレイの製造コストに余分なコストを導入することなく、磁気メモリ素子のアレイのデータ保持を示すための磁界センサを提供することである。
【課題を解決するための手段】
【００２１】
上述の目的は、本発明に係る方法おおびデバイスによって達成される。
【００２２】
本発明は、少なくとも１つのデータ保持インジケータデバイスが設けられた、磁気抵抗メモリ素子のアレイを提供する。少なくとも１つのデータ保持インジケータデバイスは、それぞれプリセットされた磁化方向を有する第１の磁気素子と第２の磁気素子とを備え、第１および第２の磁気素子のプリセットされた磁化方向は、互いに異なっている。第１および第２の磁気素子は、これらの磁化方向を、検出しきい値を超える外部から印加された磁界の磁界線と向きを揃えるのに適している。本発明によると、少なくとも１つのデータ保持インジケータデバイスのパラメータが、検出されるべき外部から印加された磁界の検出しきい値を設定するように選択される。少なくとも１つのデータ保持インジケータデバイスは、アレイの磁気抵抗メモリ素子の前記外部から印加された磁界への暴露を示す状態または出力を有する。
【００２３】
パラメータは、デバイスのジオメトリを備えてもよく、すなわち、第１および第２の磁気素子の形状、大きさ、およびアスペクト比のいずれかまたは組み合わせを含んでもよい。
【００２４】
第１および第２の磁気素子は、ＭＲＡＭセルを備えてもよい。ＭＲＡＭセルは、自由磁性層を有し、本発明によると、ＭＲＡＭセルは、それらの自由磁性層のプリセットされた逆磁化方向を有してもよい。
【００２５】
少なくとも１つのデータ保持インジケータデバイスは、データ保持が示されるべき磁気メモリ素子に隣接して形成してもよい。
【００２６】
複数のデータ保持インジケータデバイスが、アレイの磁気メモリ素子の間に、空間的に分散されていてもよい。
【００２７】
本発明は、また、本発明に係る磁気メモリ素子のアレイを備える集積回路を提供する。集積回路は、少なくとも１つのデータ保持インジケータデバイスのいずれかにより、検出しきい値を超える外部から印加された磁界へのアレイの暴露が示された際に、誤り信号を生成するための制御回路をさらに備えてもよい。
【００２８】
本発明は、さらに、磁気メモリ素子のアレイのデータ保持を示すための方法を提供する。方法は、磁気データ保持インジケータデバイスのプリセットされた磁化方向を、プリセットされた磁界しきい値電圧を超える外部磁界にアレイが暴露された際に、変化させるステップを備える。
【発明を実施するための最良の形態】
【００２９】
本発明のこれらおよび他の特性、機能および利点は、本発明の原理を例示する添付の図面と関連して、以下の詳細な説明から明らかとなるであろう。この説明は、本発明の範囲を限定することなく、単なる例示のために提供される。以下に引用される参照番号は、添付の図面を参照するものである。
【００３０】
本発明は、特定の実施形態および特定の図面を参照して説明されるが、本発明はこれらに限定されず、特許請求の範囲によってのみ限定される。説明される図面は、単に概略的なものであり、非限定である。図面において、いくつかの要素の大きさは強調されている場合があり、例示を目的として、正しい縮尺では描かれていない。“備える”という用語を、本明細書および特許請求の範囲において使用している箇所では、この用語は他の要素またはステップを除外しない。単数名詞を呼ぶ際に不定冠詞または定冠詞、例えば“ａ”または“ａｎ”、“ｔｈｅ”が用いられている箇所では、他のものが特に述べられていない限り、これはこの名詞の複数形も含む。
【００３１】
さらに、本明細書および特許請求の範囲における第１、第２、第３等の用語は、類似の要素を区別するために使用され、必ずしも連続的または時系列的順序を述べるものではない。このように使用される用語は、適切な状況下で交換可能であること、およびここに述べられる本発明の実施形態は、ここに述べられまたは例示される以外の順序で動作することも可能であることを理解されたい。
【００３２】
さらに、明細書および特許請求の範囲内の上、下、上方、下方等の用語は、説明の目的に使用され、必ずしも相対的な位置を述べるものではない。このように使用される用語が、適切な状況下で交換可能であること、およびここに述べられる本発明の実施形態は、ここに述べられまたは示される以外の順序で動作することも可能であることを理解されたい。
【００３３】
本発明によると、データ内容を有する磁気メモリ素子のアレイ（図示されていない）が提供され、このアレイには、第１の磁気素子５１と第２の磁気素子５２とを備える少なくとも１つのデータ保持インジケータデバイス５０が設けられている。
【００３４】
磁気抵抗メモリ素子のアレイは、行および列に論理的に編成されている。本明細書を通じて、用語“横”および“縦”は、座標系の提供に使用され、単に例示のために使用される。これらは、デバイスの実際の物理方向を呼ぶものである必要はないが、そうする場合もある。さらに、用語“行”および“列”は、互いにリンクされたアレイ素子の組を説明するために使用される。リンキングは、行と列のデカルトアレイの形態とすることができるが、しかしながら、本発明はこれに限定されない。当業者に理解されるように、列および行は、容易に交換可能であり、本開示においては、これらの用語が、交換可能であることを意図している。また、非デカルトアレイを構成してもよく、これも本発明の範囲に含まれる。よって、用語“行”および“列”は、広く解釈されるべきである。この広い解釈を容易にするために、“行および列に論理的に編成される”という用語が、用いられる。その意味するところは、メモリ素子の組が、位相的に直線に交差するように互いにリンクされることである。しかしながら、物理的または地理的な配置は、そうでなくてもよい。例えば、行は、円であってもよく、列は、これらの円の半径であってもよく、円および半径が、本発明では行および列に“論理的に編成された”と述べられる。また、様々なラインの特定の名前、例えばビットラインおよびワードライン、または行ラインおよび列ラインは、概略的な名前を意図しており、説明を容易にし、かつ特定の機能を呼ぶために用いられ、この特定の単語の選択は、いかなる場合でも本発明の限定を意図しない。全てのこれらの用語は、述べられる特定の構造のより良い理解を促進するためだけに用いられ、いかなる場合でも本発明の限定を意図しないことを理解すべきである。
【００３５】
本発明によると、データ保持インジケータデバイス５０は、２つの逆に磁化またはバイアスされた磁気素子５１，５２を備える。本発明の第１の実施形態によると、これらの逆のバイナリ磁化またはバイアスされた磁気素子５１，５２は、個別の磁気素子、例えば２つの関連付けられたＭＲＡＭセルの組み合わせによって、図５に示されるように逆または異なって分極化された磁化方向で形成してもよい。逆の磁化方向によって意味するところは、各素子５１，５２が、少なくとも２つの安定または準安定磁化方向を有し、２つの素子５１，５２は、１つの素子５１の磁化方向が他の素子５２に対して逆となるように配置されることである。各素子５１，５２の磁化方向は、独立して設定することができ、または両方の磁化方向を、一度に設定することもできる。例えば、関連するＭＲＡＭ素子５１，５２の自由層１２は、逆に分極化され、すなわち、第１のＭＲＡＭ素子５１の自由層１２が、１つの方向に分極化された場合、第２のＭＲＡＭ素子５１の自由層１２は、反対の方向に分極化される。例えば、図５に示されるように、第１のＭＲＡＭ素子５１が、その固定層１１および自由層１２の並列の磁化方向を有してもよく、第２のＭＲＡＭ素子５２が、その固定層１１および自由層１２の逆並列の磁化方向を有してもよい。関連するＭＲＡＭ素子５１，５２の固定層１１は、示される例では両方とも、同一の磁化方向を有するが、一方、自由層１２は、異なる磁化方向を有する。あるいは、関連するＭＲＡＭ素子５１，５２の固定層１１は、反対の磁化方向（図示せず）を有してもよい。本実施形態によると、関連するＭＲＡＭ素子の自由層１２も、互いに対して逆の磁化方向を有するので、第１および第２のＭＲＡＭ素子５１，５２の両方の固定層１１および自由層１２のいずれかを、逆に分極化してもよく、あるいは、第１および第２のＭＲＡＭ素子５１，５２の両方の固定層１１および自由層１２は、並列の極性を有してもよい。
【００３６】
本発明に係るデータ保持インジケータデバイス５０は、データ保持を示すべきＭＲＡＭ素子に隣接したＭＲＡＭ素子のアレイに組み込んでもよい。
【００３７】
アレイ内のＭＲＡＭ素子の寸法が小さく、密度が高いため、外部磁界への暴露は、素子の磁化方向の変化をもたらす可能性がある。特に、ＭＲＡＭ素子の一対のセルごとに反対の磁化方向が乱され、近傍のＭＲＡＭ素子の自由層１２の磁化方向の並列方位が生成される。この並列方位は、外部磁界が存在する場合、その方向に沿っている可能性がある。残りの状態は、近傍のＭＲＡＭ素子の自由層１２の磁化方向の並列方位となる。本発明の実施形態に従って述べられるデータ保持インジケータデバイス５０は、上述の原則に基づいている。しかしながら、本発明は、この実施形態に限定されない。
【００３８】
データ保持インジケータデバイス５０が、デバイスをトリガするのに十分な大きさの外部磁界に暴露された場合、データ保持インジケータデバイス５０の磁気素子５１，５２の磁化方向は、外部から印加された磁界の方向をより指すように、全て変えられる。磁気素子５１，５２の磁化方向の有効な変化は、外部磁界の増加と共に徐々に増加する。本発明の第１の実施形態によると、データ保持インジケータデバイス５０のＭＲＡＭ素子５１，５２のうちの１つの自由層１２の磁化方向は、外部から印加された磁界が、あるプリセットされたしきい値を超えた場合、永続的に変えられ、データ保持インジケータデバイス５０の特定の磁気素子５１，５２が、このしきい値に対応して製造されている。外部の磁界がもはや存在しない場合、自由層１２の磁化ベクトルが、全て同じ方向を指す。それにもかかわらず、データ保持インジケータデバイス５０の両方のＭＲＡＭ素子５１，５２は、ここで、並列の磁化方向を持つ。
【００３９】
ＭＲＡＭ素子５１，５２の並列および逆並列構成は、異なる抵抗を有することが知られている。ＭＲＡＭ素子５１，５２の抵抗は、固定磁性層１１に対する自由層１２の相対的な極性、並列か逆並列かに応じて、低いか高いかのいずれかである。したがって、データ保持インジケータデバイス５０のＭＲＡＭ素子５１，５２の両方の抵抗差を測定することにより、これらの相互磁化方向を、容易に決定することができる。図５に示される実施形態では、顕著な抵抗差は、通常の状況、すなわちＭＲＡＭ素子５１のうちの１つが、並列構成にあり、他のＭＲＡＭ素子５２が、逆並列構成にあることを示し、これは、ＭＲＡＭ素子のアレイが、ＭＲＡＭ素子５１，５２が対応して製造されているしきい値を超える外部磁界に暴露されていないことを意味する。データ保持インジケータデバイス５０の両方のＭＲＡＭ素子５１，５２の間に、実質的な抵抗差がないことは、両方のＭＲＡＭ素子５１，５２が、等しく分極化された磁化方向を有し、したがって外部磁界に暴露されており、この暴露が、データ保持インジケータデバイス５０のＭＲＡＭ素子５１，５２の少なくとも１つの自由層１２における磁化方向を変化させたことを示す。あるいは、図示されない実施形態のいずれかによると、逆に分極化された固定磁性層では、データ保持インジケータデバイスの両方のＭＲＡＭセルの間に抵抗差がないことは、通常の状況を示し、データ保持インジケータデバイスの両方のＭＲＡＭセルの間の顕著な抵抗差は、データ保持インジケータデバイス、よってメモリアレイの少なくとも一部が、しきい値を超える外部磁界に暴露されたことを示す。
【００４０】
このようにして、データ保持インジケータデバイス５０の両方の磁気素子の極性方向を決定することにより、磁気メモリアレイが、磁気メモリのデータ保持が保証されないという結果をもたらす大きすぎる外部磁界の影響下にあったかどうかを検出することができる。
【００４１】
本発明に係る少なくとも１つのデータ保持インジケータデバイス５０が存在するＩＣは、データ保持インジケータデバイス５０の磁気素子５１，５２の極性方向、例えば抵抗を、動作中に定期的にチェックすることができる。データ保持インジケータデバイス５０の両方の磁気素子５１，５２の自由層１２において、例えば２つのＭＲＡＭ素子５１，５２の抵抗差または同一の抵抗を、その構成に応じて測定することにより、同一の極性方向を検出、よってしきい値を超える外部磁界への暴露を検出すると、ＩＣは、特定の適用に何が望ましいかに応じて、アレイの全てのＭＲＡＭ素子のデータを消去することができ、あるいはそれ自体をリセットまたはその機能をブロックすることができる。
【００４２】
本発明のさらなる実施形態においては、本発明に係る複数のデータ保持インジケータデバイス５０が、アレイのＭＲＡＭ素子の間に空間的に分散されている。
【００４３】
本発明は、しきい値を超える外部磁界への暴露を検出するデータ保持インジケータデバイス５０を提供し、データ保持インジケータデバイス５０は、埋め込みまたはスタンドアロンのＭＲＡＭアレイに容易に加えることができる。特に、データの統合性が重要な適用、例えばＳｏＣ内の埋め込みＭＲＡＭにおけるオペレーティングシステムのプログラムコードなどにおいては、本発明に係るデータ保持インジケータデバイス５０の使用は、重要となり得る。さらにこれは、例えば永久磁石またはスマートカード上の磁気ストリップ用の書き込み機器からの、意図的でない外部磁界への暴露の検出も提供する。本発明は、また、ＭＲＡＭ  ＩＣ内に非常に良好な磁気遮蔽を実施する必要性を減少することもでき、それは、通常の使用ではまれである大きな磁界への意図されない暴露が、ここで検出できるからである。
【００４４】
データ保持を保証できないようなしきい値磁界は、データ保持インジケータデバイス５０の磁気素子５１，５２のジオメトリを適切に選択することによって調整することができる。理想的なケースでは、磁気素子５１，５２のそれぞれのアストロイド曲線は、主に２つのパラメータ、形状異方性と、固定層１１から自由層１２への合計の結合磁界とによって設定される。
【００４５】
今日、典型的に用いられるような小さな磁気トンネル接合に対しては、エネルギーバランスにおける決定的な異方性の項は、形状によって設定され、アストロイド曲線の大きさを表す異方性磁界ＨＫ（図３）となる。理想的なケースでは、アストロイド曲線は、磁界ＨＫ（図３）において、基準の容易軸および困難軸に達する。
【００４６】
本質的に、形状異方性は、デバイスの最小寸法ｗ（幅）に逆比例し、アスペクト比ＡＲに比例する（ＡＲ＝ｌ／ｗ、ｌ＝長さ）。また、例えば楕円または菱形の素子など、磁気素子５１，５２の形状自体も、いくらかの影響を有する。これは、どのような形状でも実施できるため、本開示では形状については明確に検討されない。任意の形状について異方性 磁界を計算することは、当業者の技術に含まれる。
【００４７】
楕円については、異方性磁界ＨＫは、
ＨＫ＝４π（ｔ．Ｍ）（ηｙ−ηｘ）／ｗ
と見出され、ただし、（ｔ．ｍ）は、自由層１２の厚さｔと、飽和磁化Ｍの積であり、（ηｙ−ηｘ）は、ｌ／ｗに対する値０を１（円形）とし、ｌ／ｗに対する値１を∞とした、ＡＲ＝ｌ／ｗのアスペクト比の単調に増加する関数である。
【００４８】
固定層１１と自由層１２の間の結合磁界は、容易軸ＥＡに沿ったアストロイド曲線３１をシフトさせる場合がある。理想的には、このシフトは存在せず、したがって‘０’および‘１’に対するスイッチング磁界は、原点に対して対称である（図４）。結合磁界は、２つの異なる成分、ネール結合（Neel coupling）と漂遊磁界結合の合計である。ネール結合は、ジオメトリに依存せず、したがって固定される。しかしながら、漂有磁界結合は、αがほぼ０．２と等しい漂有磁界結合Ｈ〜ｗα／ｌとしてのジオメトリにより定義される。
【００４９】
プリセットされたしきい磁界値を有するデータ保持デバイス５０の第１および第２の磁気素子５１，５２を設計するために、これより説明される方法を用いることができる。例として、アレイ内のＭＲＡＭ素子の平均スイッチング磁界の下で６．δのしきい値を超える、メモリアレイに印加される任意の磁界を検出することが望まれるとする。これは、ガウス分布においては、１０９の素子において１つだけがこの制限下でスイッチすることを意味する。有効なスイッチング磁界の分布に応じて、この磁界を計算し、データ保持インジケータデバイス５０のための目標しきい磁界値として用いることができる。また、データ保持インジケータデバイス５０のために、スイッチング磁界における統計的分布を、考慮に入れることもできる。
【００５０】
主として長さｌおよび幅ｗによって与えられるジオメトリの適切な選択は、次いで、磁気素子５１，５２の形状異方性によって主に定義されるアストロイド曲線を、要求されるしきい値曲線上にマッピングすることによって見出すことができる。同時に、１つは、ＭＲＡＭアレイ内のメモリセルからの所与の磁気トンネル接合スタックに対して、漂遊磁界結合によるネール結合の相殺によってアストロイド曲線の対称性に従うことを試みる。第１の基準が、もっとも重要である。後の１つは、より緩和してもよく、データ保持インジケータデバイス５０のアストロイド曲線において、わずかな非対称性となってもよい。非対称性は、例えばプロセスパラメータによって生じるような他のマージンよりも小さい限り、許容することができる。
【００５１】
単に説明を目的として、以下の数値例が与えられる。磁気抵抗素子において、自由層１２は、５ｎｍの厚さを有するＮｉＦｅ層であり、固定層は、ＩｒＭｎ／ＣｏＦｅ／Ｒｕ／ＣｏＦｅを備える人工の反強磁性スタック（ＡＡＦ：anti-ferromagnetic）であり、ＣｏＦｅ層の各厚さは、３ｎｍおよび２．６５ｎｍである。示されたように、ＣｏＦｅ層のうちの１つは、天然のＩｒＭｎの反強磁性層に固定されている。磁気抵抗メモリアレイにおける素子の大きさは、２００×１００ｎｍ２に選択される。
【００５２】
Ｎ個の磁性層を有する磁性多層を、修正されたストーナー・ウォールファート（Stoner-Wohlfarth）手法を用いて説明する。ここで、各層は磁化角度θｉと共に、層厚さ、飽和磁化、磁気結晶異方性、大きさおよび形状などのパラメータによって示される。隣接する強磁性層の間の層間結合は、界面エネルギーＪｉによって表すことができる。システムの合計エネルギーは、異なる層の異なるエネルギー項、磁気結晶異方性ＥＡと、外部ゼーマン（Zeeman）エネルギーＥＨと、減磁エネルギーＥｓとの合計に、異なる界面の結合エネルギーを足して計算することができる。
【数１】
2007514256.tif 000003
【００５３】
静的平衡の計算において、異なる層の磁化方向の組を、Ｎ次元の最適化問題を解いた後に、（局部）最小として見出すことができる。平衡構成は、Ｎ個の結合された式の組、
【数２】
2007514256.tif 000004
によって与えられ、これは、行列Ｍの全ての固有値が正となるような安定条件、
【数３】
2007514256.tif 000005
を有する。
【００５４】
結合の典型的な値は、次の通りである。
ＩｒＭｎ−ＣｏＦｅ  −０．２５ｍＪ／ｍ２
ＣｏＦｅ−ＣｏＦｅ  −０．９０ｍＪ／ｍ２
ＣｏＦｅ−ＮｉＦｅ  ＋０．０１ｍＪ／ｍ２
【００５５】
計算からは、理想的なケースでのスイッチング磁界を見出すことができ、すなわちδ＝０であり、あるいはしたがってどのようなプロセス変化もないような場合、スイッチング磁界は、プロセス変化を考慮に入れたいわゆる‘平均’スイッチング磁界として表示することができる。平均スイッチング磁界は、図６に曲線６０によって示されている。δの特定値が仮定され、特定値は、外部データから推論することができ、複数のメモリ素子における測定は、同じ処理で処理される。この例では、アストロイド曲線６０の内側で、６．δ基準が、曲線６１として示され、これは、異なるジオメトリによる計算から見出せるように、２８０×１５０ｎｍ２のデバイスに対する予測曲線に対応する、と仮定される。したがって、ジオメトリが、わずかに小さなアスペクト比で大きな素子へと変更された場合に、何が起こるかが理解できる。プロセス変化の、データ保持インジケータデバイス５０自体への可能な影響を考慮に入れると、例えば３００×１６０ｎｍ２、または３２０×１８０ｎｍ２など、少々の拡大が選択されるかもしれない。アスペクト比は、この検出デバイスにおける対称性を維持するために、検出デバイスの大きさと共に減少されることに留意されたい。
【００５６】
アレイの磁気メモリ素子に記憶されたビットの１つの反転を引き起こし得る外部磁界はどれも、両方の配列がこの素子５１，５２の組の一部である限りにおいて、データ保持インジケータデバイス５０のプリセットされた磁気検出素子５１，５２のうちの少なくとも１つにスイッチングを引き起こす。さらに、この情報は、これらの素子５１，５２がどのような外部電力も印加されることなくメモリ状態を保持するため、これらの素子によって記憶される。
【００５７】
好適な実施形態、特定の構造および構成ならびに材料が、本発明に係るデバイスに関してここに述べられたが、本発明の範囲および要旨から逸脱することなしに、形態および詳細において様々な変更および修正を行なうことができることを、理解すべきである。
【図面の簡単な説明】
【００５８】
【図１Ａ】図１Ａは、ＭＲＡＭ書き込み原理を示している。
【図１Ｂ】図１Ｂは、ＭＲＡＭ読み取り原理を示している。
【図２】は、複数のメモリ素子と、直交するビットラインおよびワードラインとを備える既知の１Ｔ１ＭＴＪ  ＭＲＡＭ設計の斜視図である。磁気トンネル接合（ＭＴＪ）が、ビットラインとワードラインの交差領域に配置される。ＭＴＪの下部電極は、メモリ素子を読み取る際に使用される選択トランジスタにビアを介して接続される。
【図３】図３は、結果として安定した書き込み磁界ウィンドウをもたらす、ＭＲＡＭにおける頑強な書き込み動作のための基準を示すアストロイド曲線を示している。
【図４】図４は、代表的な基準偏差パラメータδを有する、磁気抵抗メモリ素子のアレイのための磁界分布を示している。
【図５】図５は、本発明の実施形態に係るデータ保持インジケータデバイスの側面の概略図である。
【図６】図６は、プロセス変化を考慮に入れた、ＭＲＡＭ素子のスイッチング磁界を示している。
【００５９】
異なる図面において、同一の参照番号は、同一または類似の要素を参照する。
【図１Ａ】
2007514256.tif 000006
【図１Ｂ】
2007514256.tif 000007
【図２】
2007514256.tif 000008
【図３】
2007514256.tif 000009
【図４】
2007514256.tif 000010
【図５】
2007514256.tif 000011
【図６】
2007514256.tif 000012
【国際調査報告】
2007514256.tif 000013
2007514256.tif 000014