(57)【要約】【解決手段】信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路が与えられる。入力データ信号は複数の信号利得に従って処理される。生成された信号は複数の信号値を有し、所定の下側及び上側閾値と比較される。所望の出力信号は、最大値が所定の下側閾値を横切らない場合には最大サンプル信号値であり、複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切る場合には最小サンプル信号値であり、一対のサンプル信号値の大きい方が所定の上側閾値を横切りかつ小さい方の値が所定の下側閾値を横切らない場合には複数のサンプル信号値の内の相互に隣接する一対の小さい方であり、大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切らない場合には一対のサンプル信号値の小さい方と大きい方との組み合わせである。【選択図】図１
2007514338.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号利得を有するデータ信号増幅及び処理回路を含む装置であって、
入力信号値を有する入力信号を運ぶための信号ノードと、
前記信号ノードに接続され、複数の値を有する少なくともひとつの利得制御信号に応答する可変信号を含み、前記利得制御信号の複数の値に対応する複数の値を有する中間信号を与えることにより前記入力信号に応答する増幅回路と、
前記増幅回路に接続され、少なくとも最大及び最小を含み、前記複数の中間信号値に対応する複数の値を有するサンプル信号を与えるべく、前記中間信号をサンプリングすることによりサンプリング制御信号に応答するサンプリング回路と、
前記サンプリング回路に接続され、前記入力信号値に対応する値を有する処理済信号を与えるべく、前記サンプル信号を処理することによりひとつまたはそれ以上の処理制御信号に応答する制御回路と、
から成り、前記処理済信号値は、
前記最大値が所定の下側閾値を横切らない場合には前記最大サンプル信号値を表し、
前記複数のサンプル信号のうちの隣接する大きい方が所定の上側閾値を横切る場合には前記最小サンプル信号値を表し、
一対のサンプル信号の大きい方の値が前記所定の上側閾値を横切りかつ前記小さい方の値が前記所定の下側閾値を横切らない場合には、複数のサンプル信号値の内の相互に隣接するものの小さい方の値を表し、
前記大きい方の値が前記所定の下側閾値を横切りかつ前記所定の上側閾値を横切らない場合には、一対のサンプル信号値の小さい方と大きい方の組み合わせを表す、ところの装置。
【請求項２】
請求項１に記載の装置であって、前記増幅回路は、
入力及び出力端子を含む増幅器回路と、
前記増幅器回路の入力と出力端子の間に接続され、かつ前記少なくともひとつの利得制御信号のひとつまたはそれ以上に応答する、可変フィードバックキャパシタンスと、
を含むところの装置。
【請求項３】
請求項１に記載の装置であって、前記増幅回路は、
入力及び出力端子を含む第１増幅器回路と、
前記第１増幅器回路の入力と出力端子の間に接続されたフィードバックキャパシタンスと、
前記第１増幅器回路の出力端子に接続され、前記少なくともひとつの利得制御信号に応答する前記可変信号利得を有する第２増幅器回路と、
を含む、ところの装置。
【請求項４】
請求項１に記載の装置であって、前記増幅回路は、
入力及び出力端子を含む増幅器回路と、
前記増幅器回路の入力と出力端子の間に接続されたフィードバックキャパシタンスと、
前記フィードバックキャパシタンスを横切って接続され、前記少なくともひとつの利得制御信号のひとつまたはそれ以上に応答するスイッチ及び抵抗を含むスイッチ回路と、
を含むところの装置。
【請求項５】
請求項１に記載の装置であって、前記入力信号がそれに関連する入力電荷を有し、前記増幅器回路が、
容量回路と、
前記信号ノードと前記容量回路との間に接続され、前記入力信号電荷の所定の一部を前記容量回路へ運ぶことにより、前記少なくともひとつの利得制御信号のひとつまたはそれ以上に応答するスイッチと、
から成るところの装置。
【請求項６】
請求項１に記載の装置であって、前記サンプリング回路が、
前記増幅器回路に接続され、切り替えられた信号経路に前記中間信号を与えることにより前記サンプリング制御信号に応答する直列スイッチング回路と、
前記増幅器回路に接続され、前記サンプル信号を与えるべく充電することにより前記中間信号に応答する分路容量回路と、
から成るところの装置。
【請求項７】
請求項１に記載の装置であって、前記処理回路は、
前記複数のサンプル信号値に対応する複数の値を有するデジタル信号を与えるべく前記サンプル信号を変換することにより、前記ひとつまたはそれ以上の処理制御信号のひとつに応答するアナログ-デジタル変換回路と、
前記アナログ-デジタル変換回路に接続され、前記処理済信号を与えることにより前記ひとつまたはそれ以上の処理制御信号及び前記デジタル信号の他のひとつまたはそれ以上に応答する計算機回路と、
から成るところの装置。
【請求項８】
請求項７に記載の装置であって、前記計算機回路は、
前記複数のデジタル信号値を、前記所定の下側及び上側閾値と比較することにより前記デジタル信号に応答する比較回路と、
前記複数のサンプル信号値の第１及び第２のものの組み合わせに対応する組み合わせ信号を与えるべく、複数のデジタル信号値の第１及び第２のものを選択的に組み合わせることにより前記デジタル信号に応答する組み合わせ回路と、
から成る装置。
【請求項９】
複数の信号利得を有するデータ信号増幅及び処理回路を含む装置であって、
入力信号値を有する入力信号及び複数の値を有する少なくともひとつの利得制御信号を受信するための、可変信号利得を含む、増幅器手段であって、それに応答して、前記利得制御信号の複数の値に対応する複数の値を有する中間信号を生成する増幅回路と、
サンプリング制御信号を受信するためのサンプリング手段であって、それに応答して前記中間信号をサンプリングし、少なくとも最大及び最小値を含み複数の中間信号値に対応する複数の値を有するサンプル信号を生成するためのサンプリング手段と、
ひとつまたはそれ以上の処理制御信号を受信するための処理手段であって、それに応答して前記サンプル信号を処理しかつ入力信号値に対応する値を有する処理済信号を生成するための処理手段と、
から成り、前記処理済信号値は、
前記最大値が所定の下側閾値を横切らない場合には前記最大サンプル信号値を表し、
前記複数のサンプル信号のうちの隣接する大きい方が所定の上側閾値を横切る場合には前記最小サンプル信号値を表し、
一対のサンプル信号の大きい方の値が前記所定の上側閾値を横切りかつ前記小さい方の値が前記所定の下側閾値を横切らない場合には、複数のサンプル信号値の内の相互に隣接するものの小さい方の値を表し、
前記大きい方の値が前記所定の下側閾値を横切りかつ前記所定の上側閾値を横切らない場合には、一対のサンプル信号値の小さい方と大きい方の組み合わせを表す、ところの装置。
【請求項１０】
複数の信号利得を有するデータ信号を増幅及び処理する方法であって、
入力信号値を有する入力信号を受信する工程と、
複数の値を有する少なくともひとつの利得制御信号を受信する工程と、
前記入力信号及び前記少なくともひとつの利得制御信号に応答して、複数の利得制御信号値に対応する複数の値を有する中間信号を生成する工程と、
サンプリング制御信号を受信し、それに応答して前記中間信号をサンプリングし、少なくとも最大値及び最小値を含み、前記複数の中間信号値に対応する複数の値を有するサンプル信号を生成する工程と、
ひとつまたはそれ以上の処理制御信号を受信する工程であって、それに応答して前記サンプル信号を処理しかつ前記入力信号値に対応する値を有する処理済信号を生成する工程と、
から成り、前記処理済信号値は、
前記最大値が所定の下側閾値を横切らない場合には前記最大サンプル信号値を表し、
前記複数のサンプル信号のうちの隣接する大きい方が所定の上側閾値を横切る場合には前記最小サンプル信号値を表し、
一対のサンプル信号の大きい方の値が前記所定の上側閾値を横切りかつ前記小さい方の値が前記所定の下側閾値を横切らない場合には、複数のサンプル信号値の内の相互に隣接するものの小さい方の値を表し、
前記大きい方の値が前記所定の下側閾値を横切りかつ前記所定の上側閾値を横切らない場合には、一対のサンプル信号値の小さい方と大きい方の組み合わせを表す、ところの方法。
【請求項１１】
請求項１０に記載の方法であって、前記入力信号及び少なくとも一つの利得制御信号に応答して、前記複数の利得制御信号値に対応する複数の値を有する中間信号を生成する前記工程は、
前記少なくともひとつの利得制御信号により可変フィードバックキャパシタンスを制御する工程と、
前記入力信号及び前記制御された可変フィードバックキャパシタンスの関数として前記中間信号を生成する工程と、
から成るところの方法。
【請求項１２】
請求項１０に記載の方法であって、前記入力信号及び少なくとも一つの利得制御信号に応答して、前記複数の利得制御信号値に対応する複数の値を有する中間信号を生成する前記工程は、
フィードバックキャパシタンスを含む第１増幅器回路により、前記入力信号に応答して開始信号を生成する工程と、
前記少なくともひとつの利得制御信号に応答して前記可変信号利得を有する第２増幅器回路により前記開始信号に応答して前記中間信号を生成する工程と、
から成るところの方法。
【請求項１３】
請求項１０に記載の方法であって、前記入力信号及び少なくとも一つの利得制御信号に応答して、前記複数の利得制御信号値に対応する複数の値を有する中間信号を生成する前記工程は、
前記少なくともひとつの利得制御信号によりフィードバックキャパシタンスを選択的に放電する工程と、
前記入力信号及び前記選択的に放電されたフィードバックキャパシタンスの関数として前記中間信号を生成する工程と、
から成るところの方法。
【請求項１４】
請求項１０に記載の方法であって、
前記入力信号はそれに関連する入力信号電荷を有し、
前記入力信号及び少なくとも一つの利得制御信号に応答して、前記複数の利得制御信号値に対応する複数の値を有する中間信号を生成する前記工程は、ひとつまたはそれ以上の前記少なくともひとつの利得制御信号に応答して前記入力信号電荷の所定の一部を容量回路に運ぶ工程から成る、
ところの方法。
【請求項１５】
請求項１０に記載の方法であって、サンプリング制御信号を受信し、それに応答して前記中間信号をサンプリングしかつ前記複数の中間信号値に対応する複数の値を有するサンプル信号を生成する工程は、
切り替えられた信号経路に前記中間信号を与えることにより、前記サンプリング制御信号に応答する工程と、
前記サンプル信号を与えるべく分路容量回路を充電することにより、前記中間信号に応答する工程と、
から成るところの方法。
【請求項１６】
請求項１０に記載の方法であって、前記ひとつまたはそれ以上の処理制御信号を受信し、それに応答して前記サンプル信号を処理しかつ前記入力信号値に対応する値を有する処理済信号を生成する工程は、
複数のサンプル信号値に対応する複数の値を有するデジタル信号に、前記サンプル信号を変換することにより、ひとつまたはそれ以上の処理制御信号のひとつに応答する工程と、
前記処理済信号を生成することにより、ひとつまたはそれ以上の処理制御信号及び前記デジタル信号の他のひとつまたはそれ以上に応答する工程と、
から成るところの方法。
【請求項１７】
請求項１６に記載の方法であって、前記処理済信号を生成することによりひとつまたはそれ以上の処理制御信号及び前記デジタル信号の他のひとつまたはそれ以上に応答する前記工程は、
前記複数のデジタル信号値を前記所定の下側及び上側閾値と比較することにより、前記デジタル信号に応答する工程と、
前記複数のサンプル信号値の前記第１及び第２のものの前記組み合わせに対応する組み合わせ信号を生成するべく、前記複数のデジタル信号値の第１及び第２のものを選択的に組み合わせることにより前記デジタル信号に応答する工程と、
から成るところの方法。
【請求項１８】
複数の信号利得を有するデータ信号増幅及び処理回路を含む装置であって、
取得したデータ信号を与えることにより、画像データ信号に応答する信号取得回路と、
前記信号取得回路に接続され、対応する複数の増幅されたデータ信号を生成するべく、複数の信号利得で取得したデータ信号を増幅することにより、少なくともひとつの利得制御信号及び前記取得したデータ信号に応答する増幅回路と、
前記増幅回路に接続され、少なくとも最大値及び最小値を含み、複数の増幅されたデータ信号に対応する複数の値を有する対応する複数のサンプリングされたデータ信号を生成するべく、前記複数の増幅されたデータ信号をサンプリングすることにより、少なくともひとつのサンプリング制御信号及び前記複数の増幅されたデータ信号に応答するサンプリング回路と、
前記サンプリング回路に接続され、データ出力信号を与えることにより、ひとつ又はそれ以上の基準信号及びひとつまたはそれ以上の前記複数のサンプリングされたデータ信号に応答する処理回路と、
から成り、前記データ出力信号は、
前記最大値が複数の基準の第１基準を充たさない場合には前記最大のサンプリングされたデータ信号値に対応し、
前記複数のサンプリングされたデータ信号値の内の隣接する大きいものが前記複数の基準の第２基準を充たす場合には前記最小のサンプリングされたデータ信号値に対応し、
一対のサンプリングされたデータ信号値の大きい方が前記複数の基準の第２基準を充たしかつ前記小さい方の値が前記複数の基準の第１基準を充たさない場合には前記複数のサンプリングされたデータ信号値の内の相互に隣接する一対の小さい方に対応し、
前記大きい方の値が前記複数の基準の前記第１基準を充たしかつ前記複数の基準の前記第２基準を充たさない場合には前記一対のサンプリングされたデータ信号の小さい方と大きい方との組み合わせに対応する、
ところの装置。
【請求項１９】
請求項１８に記載の装置であって、前記増幅回路は、
入力及び出力端子を含む増幅器回路と、
前記増幅器回路の入力端子と出力端子との間に接続され、前記少なくともひとつの利得制御信号のひとつまたはそれ以上に応答する可変フィードバックキャパシタンスと、
から成るところの装置。
【請求項２０】
請求項１８に記載の装置であって、前記増幅回路は、
入力及び出力端子を含む第１増幅器回路と、
前記第１増幅器回路の入力端子と出力端子との間に接続されたフィードバックキャパシタンスと、
前記第１増幅器回路の出力端子に接続され、前記少なくともひとつの利得制御信号に応答する可変信号利得を有する第２増幅器回路と、
から成るところの装置。
【請求項２１】
請求項１８に記載の装置であって、前記増幅器回路は、
入力及び出力端子を有する増幅回路と、
前記増幅器回路の入力端子と出力端子との間に接続されたフィードバックキャパシタンスと、
前記フィードバックキャパシタンスを横切って接続され、少なくともひとつの利得制御信号のひとつまたはそれ以上に応答する抵抗及びスイッチを含むスイッチ回路と、
から成るところの装置。
【請求項２２】
請求項１８に記載の装置であって、前記入力信号はそれに関連する入力信号電荷を有し、前記増幅器回路は、
容量回路と、
前記信号ノードと前記容量回路との間に接続され、前記容量回路へ前記入力信号電荷の所定の一部を運ぶことにより、前記少なくともひとつの利得制御信号のひとつまたはそれ以上に応答するスイッチと、
から成るところの装置。
【請求項２３】
請求項１８に記載の装置であって、前記サンプリング回路は、
前記増幅器回路に接続され、切り替えられた信号回路に前記中間信号を与えることにより前記サンプリング制御信号に応答する直列スイッチング回路と、
前記増幅回路に接続され、前記サンプル信号を与えるべく充電することにより前記中間信号に応答する分路容量回路と、
から成るところの装置。
【請求項２４】
請求項１８に記載の装置であって、前記処理回路は、
前記複数のサンプル信号値に対応する複数の値を有するデジタル信号を与えるべく、前記サンプル信号を変換することにより、前記ひとつまたはそれ以上の処理制御信号に応答するアナログ-デジタル変換回路と、
前記アナログ-デジタル変換回路に接続され、前記処理済信号を与えることにより前記ひとつまたはそれ以上の処理制御信号及び前記デジタル信号の他のひとつまたはそれ以上に応答する計算機回路と、
から成るところの装置。
【請求項２５】
請求項２４に記載の装置であって、前記計算機回路は、
前記複数のデジタル信号値を前記所定の下側及び上側閾値と比較することにより前記デジタル信号に応答する比較回路と、
前記複数のサンプル信号値の第１のものと第２のものとの組み合わせに対応する組み合わせ信号を与えるべく、前記複数のデジタル信号値の第１のものと第２のものを選択的に組み合わせることにより前記デジタル信号に応答する組み合わせ回路と、
から成るところの装置。
【請求項２６】
複数の信号利得を有するデータ信号増幅及び処理回路を含む装置であって、
データ信号を取得するための信号取得手段と、
複数の信号利得で前記取得したデータ信号を増幅しかつ対応する複数の増幅されたデータ信号を生成するための増幅器手段と、
前記複数の増幅されたデータ信号をサンプリングしかつ、少なくとも最大値及び最小値を含み、前記複数の増幅されたデータ信号に対応する複数の値を有する対応する複数のサンプリングされたデータ信号を生成するためのサンプリング手段と、
前記複数のサンプリングされたデータ信号のひとつまたはそれ以上を処理しかつデータ出力信号を生成するためのプロセッサ手段と、
から成り、前記データ出力信号は、
前記最大値が複数の基準の第１基準を充たさない場合には前記最大のサンプリングされたデータ信号値に対応し、
前記複数のサンプリングされたデータ信号値の内の隣接する大きいものが前記複数の基準の第２基準を充たす場合には前記最小のサンプリングされたデータ信号値に対応し、
一対のサンプリングされたデータ信号値の大きい方が前記複数の基準の第２基準を充たしかつ前記小さい方の値が前記複数の基準の第１基準を充たさない場合には前記複数のサンプリングされたデータ信号値の内の相互に隣接する一対の小さい方に対応し、
前記大きい方の値が前記複数の基準の前記第１基準を充たしかつ前記複数の基準の前記第２基準を充たさない場合には前記一対のサンプリングされたデータ信号の小さい方と大きい方との組み合わせに対応する、
ところの装置。
【請求項２７】
複数の信号利得を有するデータ信号を増幅及び処理する方法であって、
画像データ信号を取得する工程と、
対応する複数の増幅されたデータ信号を生成するべく、複数の信号利得で前記画像データ信号を増幅する工程と、
少なくとも最大値及び最小値を含み、前記複数の増幅されたデータ信号に対応する複数の値を有する対応する複数のサンプリングされたデータ信号を生成するべく前記複数の増幅されたデータ信号をサンプリングする工程と、
前記複数のサンプリングされたデータ信号値のひとつまたはそれ以上を複数の基準のひとつまたはそれ以上と比較する工程と、
データ出力信号を与える工程と、
から成り、前記データ出力信号が、
前記最大値が複数の基準の第１基準を充たさない場合には前記最大のサンプリングされたデータ信号値に対応し、
前記複数のサンプリングされたデータ信号値の内の隣接する大きいものが前記複数の基準の第２基準を充たす場合には前記最小のサンプリングされたデータ信号値に対応し、
一対のサンプリングされたデータ信号値の大きい方が前記複数の基準の第２基準を充たしかつ前記小さい方の値が前記複数の基準の第１基準を充たさない場合には前記複数のサンプリングされたデータ信号値の内の相互に隣接する一対の小さい方に対応し、
前記大きい方の値が前記複数の基準の前記第１基準を充たしかつ前記複数の基準の前記第２基準を充たさない場合には前記一対のサンプリングされたデータ信号の小さい方と大きい方との組み合わせに対応する、
ところの方法。
【請求項２８】
請求項２７に記載の方法であって、対応する複数の増幅されたデータ信号を生成するべく前記画像データ信号を複数の信号利得で増幅する前記工程は、
可変フィードバックキャパシタンスを制御する工程と、
前記画像データ信号及び前記制御された可変フィードバックキャパシタンスの関数として前記複数の増幅されたデータ信号を生成する工程と、
から成るところの方法。
【請求項２９】
請求項２７に記載の方法であって、対応する複数の増幅されたデータ信号を生成するべく複数の信号利得で前記画像データ信号を増幅する前記工程は、
フィードバックキャパシタンスを含む第１増幅器回路により、前記画像データ信号に応答して開始信号を生成する工程と、
前記複数の信号利得を有する第２増幅回路により、前記開始信号に応答して前記複数の増幅されたデータ信号を生成する工程と、
から成るところの方法。
【請求項３０】
請求項２７に記載の方法であって、対応する複数の増幅されたデータ信号を生成するべく複数の信号利得で前記画像データ信号を増幅する前記工程は、
フィードバックキャパシタンスを選択的に放電する工程と、
前記画像データ信号及び前記選択的に放電されたフィードバックキャパシタンスの関数として、前記複数の増幅されたデータ信号を生成する工程と、
から成るところの方法。
【請求項３１】
請求項２７に記載の方法であって、
前記画像データ信号はそれに関連する信号電荷を有し、
対応する複数の増幅されたデータ信号を生成するべく複数の信号利得で前記画像データ信号を増幅する前記工程は、前記画像データ信号電荷の複数の所定部分を容量回路へ運ぶ工程から成る、
ところの方法。
【請求項３２】
請求項２７に記載の方法であって、少なくとも最大値及び最小値を含み、前記複数の増幅されたデータ信号に対応する複数の値を有する対応する複数のサンプリングされたデータ信号を生成するべく、前記複数の増幅されたデータ信号をサンプリングする前記工程は、
前記複数の増幅されたデータ信号をスイッチングする工程と、
前記複数のサンプリングされたデータ信号を生成するべく前記スイッチングされた複数の増幅されたデータ信号により、分路容量回路を充電する工程と、
から成る方法。
【請求項３３】
請求項２７に記載の方法であって、前記複数のサンプリングされたデータ信号値のひとつまたはそれ以上を複数の基準のひとつまたはそれ以上と比較する前記工程は、前記複数のサンプリングされたデータ信号値のひとつまたはそれ以上を所定の下側及び上側閾値に対応する複数の基準信号のひとつまたはそれ以上と比較する工程から成る、ところの方法。
【請求項３４】
請求項２７に記載の方法であって、前記大きい方の値が前記複数の基準の前記第１基準を充たしかつ前記複数の基準の前記第２基準を充たさない場合には前記一対のサンプリングされたデータ信号の小さい方と大きい方との組み合わせに対応するデータ出力信号を与える前記工程は、前記複数のサンプリングされたデータ信号値の一部を選択的に組み合わせる工程から成る、ところの方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低レベル電荷ベース信号を前置増幅するためのアナログ増幅器に関し、特に、アナログ前置増幅器回路及びアナログ-デジタル変換回路(ADC)を有する増幅器及びプロセッサに関する。
【背景技術】
【０００２】
高ダイナミックレンジ信号は多くの種類の回路にとってキーパラメータである。これは特に、フラットパネルX線画像装置の分野で顕著である。周知のように、この装置は、検出器アレイ内にある光感応エレメントによる検出のために、入射X線光子を吸光しかつ可視光光子に変換するシンチレーション層を含む検出器カセットを使用する。また周知のように、このような検出器アレイは画像要素または画素と呼ばれる微視的な正方形の２次元アレイを含む。各画素は、フォトダイオードとスイッチング用トランジスタの組み合わせのようなアドレス可能な光感応エレメントを含む。この回路からの、概して電荷ベース信号形式の個々の画素データ信号が、増幅及び次の処理のために与えられる。この種の画像装置の説明は、ここに参考文献として組み込む “Multiple Mode Digital X-Ray Imaging System”と題する米国特許第5,970,115号に開示されている。
【特許文献１】米国特許第5,970,115号  このフラットパネル検出器アレイから画像画素情報を読み出す現在の方法は、各画素の電荷を電圧に変換することに関連する。その後この電圧が線形的に処理され、従来のアナログ-デジタル変換器を使ってデジタル値に変換される。しかし、両方の処理は固有の制限を有する。線形的な電荷-電圧変換処理及び増幅は、ノイズ、線形性の問題及び制限された信号飽和レベルによる制限を有する。デジタル変換処理は、現在は典型的に１４ビットであるダイナミックレンジの制限を有する。フラットパネル画像アレイに必要な１４ビット以上の速度での変換が可能なコンバータは、商業的製品としての入手可能性を制限する。
【０００３】
線形変換処理のダイナミックレンジの改良は、ここに参考文献として組み込む、 “Data Signal Amplifier With Automatically Controllable Dynamic Signal Range”と題する、米国特許第6,486,808号に開示されている。
【特許文献２】米国特許第6,486,808号  この技術は、高い信号レベルを有する画素に出くわしたとき、電荷-電圧利得ファクタをより小さい値に自動的に切り替えるものである。このダイナミックに減少した利得値に対応する画素値が識別され（例えば、付加的ビットのフラグを与えられ）、下流の画像処理回路はこの画素値を検出し、減少した利得ファクタを補正する。これにより、電荷-電圧コンバータ、信号処理経路またはADCの飽和を生じさせない十分に大きな信号値が、圧縮され、適当なデジタルデータに変換され、続いて拡張または解圧され、それにより、変換に対する信号のダイナミックレンジが拡張される。
【０００４】
処理のデジタル変換部分の補償または改良は、ここに参考文献として組み込む、 “Delta-Sigma Analog-To-Digital Converter Including Charge Coupled With Devices”と題する米国特許第5,760,723号に開示されている。
【特許文献３】米国特許第5,760,723号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特に現在のフラットパネル画像アレイで使用されるような電荷-電圧変換のダイナミックレンジの拡張には問題がある。電子的ノイズ及び電子的コンポーネントの非理想的で非線形的な性質のために、大きな制限が存在する。デジタル変換に関して、ADCのビット深さが増加すると、大きな付加的な装置コスト及び電力消失を生じさせる。また、１４ビット以上の要求された速度での変換が可能なADCは商業的製品として容易に入手できない。
【０００６】
物理的な複雑さ、コストまたは電力消費を増すことなくダイナミックレンジを拡張した点で、米国特許第6,486,808号のダイナミック利得切り替え技術は成功したが、圧縮された画素値の補正は、標準及び減少利得モードの両方において、信号処理エレクトロニクスの伝達関数に関する正確な情報を必要とする。低利得画素値の不完全な回復に従う、利得切り替え決定のバイナリ特性は、画素値が利得切り替え閾値をクロスオーバーするところの画像領域内に輪郭アーチファクトを生成する。さらに、この技術の実行は、更新されたアプリケーションの要求に適応することに関して概してフレキシブルではない、より複雑な回路を必要とする。
【０００７】
デジタル変換処理に関して、極端に低い信号レベルでダイナミックレンジを拡張するのは非常に困難であり、概して、特定の実施製品またはシステム要求に特化され、更新されたアプリケーション要求に容易に適応可能ではない非常に複雑な回路の開発または使用を必要とする。また、実際の実施は、電力消費及び有効スペースの制約のため、しばしば妨げられる。
【課題を解決するための手段】
【０００８】
本発明に従い、データ信号増幅及び処理回路は、信号のダイナミックレンジを増加するために複数の信号利得を使用する。入力データ信号は複数の信号利得に従い処理される。生成された信号は、複数の信号値を有し、それが所定の下側及び上側閾値と比較される。所望の出力信号は、最大値が所定の下側閾値を横切らない場合には最大サンプル信号値であり、複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切った場合には最小サンプル信号値であり、一対のサンプル信号値の大きい方が所定の上側閾値を横切りかつ小さい方が所定の下側閾値を横切らない場合には複数のサンプル信号値の内の一対の相互に隣接する小さい方であり、大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切らない場合には一対のサンプル信号値の小さいものと大きいものの組み合わせである。
【０００９】
本発明のひとつの実施例に従い、信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路は、信号ノード、増幅回路、サンプリング回路及び処理回路を含む。信号ノードは入力信号値を有する入力信号を運ぶためのものである。増幅回路は信号ノードに接続され、複数の値を有する少なくともひとつの利得制御信号に応答する可変信号利得を含み、複数の利得制御信号値に対応する複数の値を有する中間信号を与えることにより、入力信号に応答する。サンプリング回路は増幅回路に接続され、少なくとも最大値及び最小値を含み、複数の中間信号値に対応する複数の値を有するサンプル信号を与えるべく中間信号をサンプリングすることによりサンプリング制御信号に応答する。処理回路はサンプリング回路に接続され、入力信号値に対応する値を有する処理済信号を与えるべくサンプル信号を処理することにより、ひとつまたはそれ以上の処理制御信号に応答し、ここで、処理済信号値は、最大値が所定の下側閾値を横切らない場合には最大サンプル信号値を表し、複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切る場合には最小サンプル信号値を表し、一対のサンプル信号値の大きい方が所定の上側閾値を横切りかつ小さい方の値が所定の下側閾値を横切らない場合には複数のサンプル信号値の内の相互に隣接する一対の小さい方を表し、大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切らない場合には一対のサンプル信号値の小さい方と大きい方の組み合わせを表す。
【００１０】
本発明の他の実施例に従い、信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路は、増幅器手段、サンプリング手段及びプロセッサ手段を含む。増幅器手段は、可変信号利得を含み、入力信号値を有する入力信号及び複数の値を有する少なくともひとつの利得制御信号を受信し、それに応答して複数の利得制御信号値に対応する複数の値を有する中間信号を生成する。サンプリング手段は、サンプリング制御信号を受信し、それに応答して中間信号をサンプリングし、少なくとも最大値及び最小値を含み、複数の中間信号値に対応する複数の値を有するサンプル信号を生成する。プロセッサ手段は、ひとつまたはそれ以上の処理制御信号を受信し、それに応答してサンプル信号を処理し、入力信号値に対応する値を有する処理済信号を生成する。ここで、処理済信号値は、最大値が所定の下側閾値を横切らない場合には最大サンプル信号値を表し、複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切る場合には最小サンプル信号値を表し、一対のサンプル信号値の大きい方が所定の上側閾値を横切りかつ小さい方が所定の下側閾値を横切らない場合には複数のサンプル信号値の内の相互に隣接する一対の小さい方を表し、大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切る場合には一対のサンプル信号値の小さいものと大きいものの組み合わせを表す。
【００１１】
本発明のさらに他の実施例に従い、信号のダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理方法は、
入力信号値を有する入力信号を受信する工程と、
複数の値を有する少なくともひとつの利得制御信号を受信する工程と、
入力信号及び少なくともひとつの利得制御信号に応答して、複数の利得制御信号値に対応する複数の値を有する中間信号を生成する工程と、
サンプリング制御信号を受信し、それに応答して中間信号をサンプリングし、かつ少なくとも最大値及び最小値を含み、複数の中間信号値に対応する複数の値を有するサンプル信号を生成する工程と、
ひとつまたはそれ以上の処理制御信号を受信し、それに応答してサンプル信号を処理し、かつ入力信号値に対応する値を有する処理済信号を生成する工程であって、処理済信号値は、
最大値が所定の下側閾値を横切らない場合には最大サンプル信号値を表し、
複数のサンプル信号値の内の隣接する大きいものが所定の上側閾値を横切る場合には最小サンプル信号値を表し、
一対のサンプル信号値の大きい方が所定の上側閾値を横切り、かつ小さい方が所定の下側閾値を横切らない場合には、複数のサンプル信号値の内の相互に隣接する一対の小さい方を表し、
大きい方の値が所定の下側閾値を横切りかつ所定の上側閾値を横切らない場合には、一対のサンプル信号値の小さい方と大きい方の組み合わせを表す、
ところの工程と、
を含む。
【発明を実施するための最良の形態】
【００１２】
本発明は、以下で図面を参照して好適実施例について詳細に説明される。この説明は例示に過ぎず、本発明の態様を制限するものではない。この実施例は当業者が本発明を実施することができるように十分に記載されており、本発明の思想から離れることなくさまざまな変更が可能である。
【００１３】
本発明の説明を通じて、文脈から逆の指示が無い限り、説明される個々の回路エレメントは単一または複数である。例えば、用語“回路”は単一のコンポーネントまたは複数のコンポーネントを含み、それらは能動的及び／または受動的であり、記述した機能を与えるよう接続され、またはひとつ若しくはそれ以上の集積回路チップとして一体化される。付加的に、用語“信号”はひとつまたはそれ以上の電流、ひとつまたはそれ以上の電圧、またはデータ信号を意味する。図面中において、同一または関連するエレメントは同じまたは関連する英数字を有する。また、本発明は離散的電子回路（好適には、ひとつまたはそれ以上の集積回路チップ形式）を使用して実行する文脈で説明されるが、この回路の任意の部分の機能は、ひとつまたはそれ以上の適当にプログラムされたプロセッサを使って、処理すべき信号周波数またはデータ速度に応じて変更して実行され得る。
【００１４】
以下でより詳細に説明するように、本発明は、データ信号取得の際に増加したダイナミックレンジを達成するべく、複数の選択可能な変換ファクタまたは利得を有する前置増幅ステージにおいて電荷-電圧変換を使用する。各画素信号の電荷は、前置増幅ステージの高利得モードで読み取られかつ電圧に変換され、その後低利得モードで再び読み取られかつ変換される。両方の電圧は通常のADC回路により対応するデジタル値に変換され、その後、下流の信号処理回路がこれらのデジタル値を適宜調整かつ組み合わせ、単一の画素信号値を生成する。
【００１５】
図１を参照して、本発明のひとつの実施例に従う信号ダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路10は、線形増幅器ステージ12、サンプル及びホールドステージ14、及びADCステージ16を含み、これらすべては図示されるように実質的に相互接続されている。線形増幅器ステージ12は、差分増幅器X1、キャパシタC1及びC2を含むフィードバックキャパシタンス、並びにスイッチS1及びS2を含む。集積回路において、周知のように、このスイッチS1及びS2は概してパストランジスタまたは伝達ゲート（並列接続されたデュアルパストランジスタ）として設計される。付加的に、固定キャパシタンスの代わりに、一次フィードバックキャパシタC1は、付加的な利得制御信号（図示せず）により制御される可変キャパシタンス（バラクター）である。スイッチS1は、スイッチS2とともに閉じられると、両方のキャパシタンスC1及びC2を放電することにより回路をリセットするリセットスイッチである。
【００１６】
キャパシタンスC3及びC4の形式の入力回路は、任意の有限な漂遊容量C3及び電荷が電圧に変換されるところの当該画素の容量C4を同定するように表されている。
【００１７】
サンプル及びホールド回路14は、直列に接続されたスイッチS3、抵抗R1及び分路キャパシタC5を含む。ADC回路16は、キャパシタC5を横切るアナログ電圧をデジタル信号11（例えば、１４ビット幅）へ変換するADC U1を含む。
【００１８】
図２を参照して、図１の回路のタイミング及び動作がより良く理解できる。最初に、信号9Iをアクティブ（例えば、表明）にすることにより、スイッチS2が閉じられ、システムは低利得モードに置かれる。
【００１９】
リセット信号9rがアクティブ（例えば、表明）にされ、それによりスイッチS1が閉じられ、フィードバックキャパシタンスC1、C2を放電することによりシステムがリセットされる。その後、両方のスイッチS1及びS2が開かれ、システムは高利得モードで動作する。画素信号9pがアクティブになり、それにより、例えば薄膜トランジスタTFTであるスイッチS4が開かれ、画素容量C4に蓄積された信号電荷が増幅器ステージ12のフィードバックキャパシタC1に分配されるようになる。増幅器Ｘ1の出力13での生成された電圧信号はサンプル信号9sをアクティブにすることによりサンプリングされ、それによりスイッチＳ3が閉じられ、分路キャパシタC5が同じ電圧に充電されるようになる。それに続いて、変換信号9cがアクティブにされ、それによりキャパシタC5を横切る電圧がデジタル同等な複数ビットデジタル信号11に変換されるようになる。
【００２０】
典型的に、特にフラットパネル画像システム読み取りシーケンスにおいて、ゼロサンプルが最初に取得され、フィードバックキャパシタC1、C2が放電された状態でのリセット後に、増幅器12の出力13でのリセット電圧がサンプリングされかつ分路サンプル及びホールドキャパシタC5を横切って格納され、それに続いて変換信号9cはこの電圧（必ずしも正確ではなく、ほぼゼロに等しい）がデジタル的に同等なゼロデジタル信号11に変換されるようにする。周知のように、相関ダブルサンプリング(CDS)処理の一部として、このゼロ信号サンプルは、高及び低利得回路動作中に取得される後の信号値から減算される（以下で詳細に説明する）。
【００２１】
次に、低利得制御信号9Iがアクティブにされ、それによりスイッチS2が閉じられキャパシタC2がキャパシタC1と並列に配置され、増幅器ステージ12を低利得モードで動作するようにする。最初に画素キャパシタンスC4から伝達され高利得キャパシタC1に格納された電荷は、両方のフィードバックキャパシタC1、C2の間で、それぞれの容量値の比率に従って分配される。これはこれらのキャパシタC1、C2を一緒に横切るより低い電圧を生じさせ、それにより、増幅器ステージ12の出力13での電圧も減少する。この低い電圧はサンプル及びホールド回路14によりサンプリングされ、続いて分路キャパシタC5を横切るサンプリングされた電圧はADC U1によりその対応するデジタル信号11に変換される。
【００２２】
図３を参照して、デジタル化サンプル信号11の続く処理は、上記３つの信号値、ゼロ信号サンプル、高利得モード信号サンプル、及び低利得モード信号サンプルを使用して、最終的な画素信号29を構築する。以下でより詳細に説明するように、低利得画素値は、同等高利得値のセットに変換される。これは、１より大きい変換ファクタを低利得画素値に掛け算することにより実行される。これは同等高利得値への低利得画素値の解圧の形式として考えられる。実際の高利得データが電気信号の飽和のために弱められるところのこのような値に対して、生成されるデジタル値は、実際の高利得動作モードが生成することができるものより非常に大きいものである。
【００２３】
一方、高利得モードで取得された画素データ値は、高利得動作モード中に信号経路内の電気的コンポーネントの飽和を避けるために予め決められた閾値Tに対して試験される。高利得値が明らかにこの閾値T以下であるところのこの画素データに対して、高利得値は最終画素値として使用される。高利得値が明らかにこの閾値T以上であるところのこの値に対して、変換された低利得値が最終画素データ値として使用される。高利得画素値が、例えば下側閾値Th_lowと上側閾値Th_highの間の閾値T（Th_low<T<Th_high）の付近の所定の窓内にあるところのこの値に対して、高利得値及び変換された低利得値の組み合わせ（例えば、線形）が画素データの組み合わせまたは合成値を構築するために使用される。
【００２４】
このような比較及びこれら３つの異なる画素データ値の一つの最終的な使用は、高利得値に同等な低利得値の変換を不完全にするように生じるであろう、再構成処理で発達する画像アーチファクトを回避する。
【００２５】
この操作を実行するひとつの実施例として、デジタル化画素データ11は、メモリ24内に選択的に格納するための選択信号21sにより制御されるマルチプレクサ22により、多重化される。ゼロデータ23zはゼロデータセクション24z内に格納され、高利得モードデータ23hは高利得モードデータセクション24h内に格納され、低利得モードデータ23lは低利得モードデータセクション24l内に格納される。ある形式の減算回路26h、26lが格納された高25h及び低25l利得モードデータから格納されたゼロデータ25zを減算するのに使用され、上記した従来のCDS技術に従って補正された高27h及び低27l利得モード画素データを生成する。
【００２６】
この高27h及び低27l利得モード画素データは、データ比較ステージ30、データ組み合わせステージ32及び出力マルチプレクサ28へ与えられる。これらのデータ27h及び27lは、出力マルチプレクサ28用のマルチプレクサ制御信号31を生成するべく、上記のように下側閾値21l及び上側閾値21hと比較される。これらのデータ27h及び27lはまた、組み合わされたデータ信号33を生成するべく、下側閾値21l及び上側閾値21hの関数として組み合わせステージ32内で組み合わされる。制御信号31に従い、これらのデータ信号27h、27l、33のひとつがその後最終画素データ信号29として選択される。
【００２７】
図４及び５を参照して、図１及び３の回路動作がより良く理解できる。これらのグラフは、低利得動作モードが高利得動作モードで使用される利得の１／４の利得を使用するように、１４ビットADCが入力信号値を変換するところの動作シナリオの例を表す。したがって、低利得値のそれぞれ同等な高利得値への再構成は、ファクタ（例えば、利得比率）の４だけ単純に掛け算することを要求する。図から分かるように、再構成動作は３つの領域内で生じる。領域１において、最終画素値は、高利得動作モード中に取得された画素値と同等である。領域３において、最終画素値は、利得削減ファクタ（１／４）の逆数（４）だけ掛け算された、低利得動作モード中に取得された画素値と同等である。上側Th_high及び下側Th_low境界により画定されるオーバーラップ領域である領域２において、最終画素値は以下の式にしたがって計算される。ここで、線形信号測定が仮定されている。
【００２８】
Dout=Gain_Ratio*D_low((Dhigh-Th_low)/(Th_high-Th_low))+D_high*((Th_high-Dhigh)/(Th_high-Th_low))
ここで、
Dout＝最終画素値
D_low＝低利得モードで取得されたデジタル値
D_high＝高利得モードで取得されたデジタル値
Gain_Ratio＝低値読み取りに対する高値読み取りの比率（この例では４）
Th_low＝閾値窓の下限
Th_high＝閾値窓の上限
【００２９】
上記に基づき、多くの本発明の多くの利点が明らかになる。低画素信号値において、高利得動作モードの高解像度特性で取得されたデータが使用される。入力画素データ信号値が高利得動作モードに関連する信号処理経路の飽和レベルに対応するものに近づきまたは超える場合、低利得動作モードの低解像度で取得されたデータが使用され、それにより画像の飽和が回避される。これは、本発明に従うこの技術が、フラットパネル画像アレイを使って典型的に取得されるX線画像データの対数的性質を補足するという点で、X線画像画素データの文脈において特に有利である。利得クロスオーバーポイント付近の信号レベルを有するこれらの画像領域において、画像処理コンピュータのような装置は、画素ごとに、高及び低利得動作モードによる２つの値の知的組み合わせを使用するオプションを有し、それにより、画素データ信号利得の予期せぬ変更を生じさせる画像アーチファクトが回避される。
【００３０】
上記議論に従い、付加的キャパシタ及びスイッチ対を付加し、対応して取得サイクルを３またはそれ以上の信号サンプルに増加し、さらに複数の選択可能な信号利得ファクタを与えることにより、回路のダイナミックレンジを増加させることが可能であることは当業者に明確である。付加的に、低及び高利得画素値の直線補間として議論されているが、他の不正確な信号測定の発生ばかりでなく非線形信号測定からの効果を勘案して、組み合わせのアルゴリズムはより複雑な、例えば４次または３次スプライン補間法であり得る。付加的に、単純化のために、ゼロデータは、上記提案以外で必ずしも使用される必要はない。
【００３１】
図５Aを参照して、本発明に従い、上記したように、取得サイクルを３またはそれ以上の信号サンプルに増加することは、さらに複数の選択可能な信号利得ファクタを与えることにより回路のダイナミックレンジを潜在的に増加させる。この実施例において、取得サイクルは４つの信号サンプルを使用し、それにより４つの信号値S1、S2、S3、S4が与えられる。上記したように、これらの値S1、S2、S3、S4は、図１の回路の電荷分配特性に従い減少する連続値を有する。この実施例において、関連するスイッチ（図示せず）を有する付加的なフィードバックキャパシタを付加することにより４つの信号利得を与えるべく、図１の回路が周知の回路技術に従って修正され、図２のタイミンググラフが付加的な信号サンプリングパルス9s（図示せず）を含む。
【００３２】
上記議論に従い、信号サンプルS1、S2、S3、S4のひとつまたはそれ以上が最終画素信号29用の値を決定する際に使用されるべきことを決定するとき、この信号サンプル値S1、S2、S3、S4のひとつまたはそれ以上が上側閾値Th_high及び下側閾値Th_lowにより確立される基準と比較される。上側及び下側としての閾値に対する基準は、この上側閾値は下側閾値より使用される基準ポイントを超えてさらに高いという意味で、ひとつの閾値が他よりも上側であることを示すために、便宜上使用されるに過ぎない。例えば、通常、基準ポイントはヌル値（例えば、ゼロ）を有すると考えられ、上側閾値は下側閾値より大きい大きさを有し、閾値自身の極性が正か負かは重要ではない。
【００３３】
第１信号サンプルS1は、この信号サンプルS1が領域１、２または３内に値を有するか否かを決定するために、閾値21h、21Iと比較される。最大信号サンプル値を有するこの信号サンプルS1が、領域１内にあり、すなわち下側閾値より小さいならば、この信号サンプルS1は最終画素信号29に対する基底を与える。この信号サンプルS1が領域３内にあれば、その値は最終画素信号29を生成する際に使用されない。この信号サンプルS1が領域２内にあれば、上記したように、その後それは次の信号サンプルS2の値と選択的に組み合わされる。この比較処理は、残りの信号サンプルS2、S3、S4に対して順番に繰り返される。最終信号サンプルS4に関して、先行の信号サンプルS3が領域3内に値を有する場合、最小信号サンプルであるこの最後の信号サンプルS4は最終画素信号29を生成するために使用される。
【００３４】
図６を参照して、本発明の他の実施例に従い、電荷-電圧変換ステージがそれに関連する単一の信号利得を有するように、入力増幅器ステージ12aが実行される。したがって、上記したリセットスイッチS1とともに単一のフィードバックキャパシタンスC1が使用される。全体としてステージ12aに対する可変利得が可変信号利得を有する他の増幅器X2により与えられる（多くの種類のその種の増幅器は当業者に周知であり、容易に実行可能である）。電圧信号13aは、利得制御信号9g（例えば、信号9Iと同様）に従って増幅器X2に対する複数の利得設定を使って、この第２の増幅器X2により処理される。例えば、図２のタイミング図を参照して、電圧信号13aは、生成された出力信号13bがサンプル及びホールド回路14によりサンプリングされた状態で、高利得設定を使って第２増幅器X2により処理される。続いて、利得制御信号9gに従い、第２増幅器X2の利得が、サンプル及びホールド回路14によりサンプリングするための小さい値の電圧信号13bを生成するべく、入力電圧信号13aを増幅するために削減される。
【００３５】
図７を参照して、本発明の他の実施例は修正された電荷-電圧変換回路12bを有する。この実施例において、単一のフィードバックキャパシタンスC1が使用され、付加的な抵抗R2がリセットスイッチS1と直列に配置される。この実施例において、増幅器ステージ12bの利得は、サンプル制御信号9sの第１と第２信号サンプルパルスの間の短い時間間隔（すなわち、キャパシタC1を完全に放電するのに必要な時間より短い）の間、リセットスイッチS1をアクティブにすることにより制御、すなわち変更される。したがって、第１の信号サンプルパルスの以前に取得された画素電荷が信号経路内に飽和を生じさせた場合、リセットスイッチS1のこの仮のアクティブ化及び、抵抗R2を通じてキャパシタンスC1を横切る電荷の一部の放電は、サンプル制御信号9sの第２信号サンプルパルスの間に信号経路の飽和を回避するのに十分な程度まで電圧信号13cを削減する。所望の信号利得、信号サンプリング速度及び潜在的な画素電荷信号のダイナミックレンジに依存して、フィードバックキャパシタンスC1及び抵抗R2の値は当業者により容易に決定され得る。
【００３６】
図８を参照して、本発明の他の実施例は、サンプリング制御信号9sの信号サンプリングパルスの前に、画素キャパシタンスC4から取得した電荷の量、すなわち入力信号を制御することにより、信号経路内に可変利得を与える。例えば、画素サンプリング制御信号9pの初期パルスP1は短いパルス間隔を有し（すなわち、短い時間間隔の間、TFTスイッチS4がアクティブにされ、またはオンされ）、それによりキャパシタンスC4からの画素電荷の一部のみが増幅器12cのキャパシタンスC1と分配されるようになる。したがって、最初の信号サンプリング間隔は低利得動作モードを形成する。続く画素サンプリング信号9pパルスP2は画素電荷のより完全な分配を許すのに十分な時間間隔であり、それにより、第２信号サンプリング間隔中の動作モードを高利得動作モードにする。
【００３７】
本発明の思想及び態様から離れることなく、本発明の構造及び動作方法の他のさまざまな修正及び変形が可能であることは当業者の知るところである。発明は特定の好適実施例について説明されてきたが、発明はこれに限定されるべきものではない。発明の態様は、特許請求の範囲の記載に基づいて画定されるべきであり、本発明の構造及び方法はその範囲に含まれるべきものである。
【図面の簡単な説明】
【００３８】
【図１】図１は、本発明のひとつの実施例に従う、信号ダイナミックレンジを増加するための複数の信号利得を有するデータ信号増幅及び処理回路の略示図である。
【図２】図２は、図１の回路のためのタイミング及び制御信号の信号タイミング図である。
【図３】図３は、図１の回路とともに使用するのに適した処理回路の一例の関数ブロック図である。
【図４】図４は、図１の回路に対する測定デジタル値とアナログ入力値の関係を示すグラフである。
【図５】図５は、本発明に従う計算したデジタル値とアナログ入力値の関係を示すグラフである。
【図５Ａ】図５Aは、本発明に従う２つ以上の信号サンプルの処理を示すグラフである。
【図６】図６は、本発明の他の実施例に従う回路の線形増幅器部分の略示図である。
【図７】図７は、本発明の他の実施例に従う回路の線形増幅器部分の略示図である。
【図８】図８は、本発明の他の実施例に従う回路用の入力回路の略示図及び信号タイミング図である。
【図１】
2007514338.tif 000003
【図２】
2007514338.tif 000004
【図３】
2007514338.tif 000005
【図４】
2007514338.tif 000006
【図５】
2007514338.tif 000007
【図５Ａ】
2007514338.tif 000008
【図６】
2007514338.tif 000009
【図７】
2007514338.tif 000010
【図８】
2007514338.tif 000011
【国際調査報告】
2007514338.tif 000012