(57)【要約】  光学電子集積回路が、シリコンの少なくとも第１及び第２の絶縁領域を形成するためにＳＯＩ構造体に絶縁トレンチを形成し、第１のシリコン形成ステップ中に第１のシリコン領域上に第１のシリコンアイランドを形成し、前記第１のシリコンアイランドが、光学デバイスの少なくとも一部を形成し、第２のシリコン形成ステップ中に、第２のシリコン領域上に第２のシリコンアイランドを形成し、前記第２のシリコンアイランドを備えた電子デバイスを形成するように少なくとも前記第２のシリコン領域を処理することにより作成される。
2007531061.tif 000002
【特許請求の範囲】
【請求項１】
光学電子集積回路を作成する方法であって、
シリコンの少なくとも第１及び第２の絶縁領域を形成するためにＳＯＩ構造体に絶縁トレンチを形成するステップと、
第１のシリコン形成ステップ中に第１のシリコン領域上に第１のシリコンアイランドを形成するステップとを有し、前記第１のシリコンアイランドが、光学デバイスの少なくとも一部を形成し、
第２のシリコン形成ステップ中に、第２のシリコン領域上に第２のシリコンアイランドを形成するステップと、
前記第２のシリコンアイランドを備えた電子デバイスを形成するように少なくとも前記第２のシリコン領域を処理するステップと
を有することを特徴とする方法。
【請求項２】
前記第１のシリコンアイランドが、ポリシリコンアイランドからなることを特徴とする請求項１に記載の方法。
【請求項３】
前記第２のシリコンアイランドが、ポリシリコンアイランドからなることを特徴とする請求項１に記載の方法。
【請求項４】
前記第１のシリコンアイランドが、第１のポリシリコンアイランドからなり、前記第２のシリコンアイランドが、第２のポリシリコンアイランドからなることを特徴とする請求項１に記載の方法。
【請求項５】
前記第１のシリコンアイランドが、アモルファスシリコンアイランドからなることを特徴とする請求項１に記載の方法。
【請求項６】
前記第２のシリコンアイランドが、アモルファスシリコンアイランドからなることを特徴とする請求項１に記載の方法。
【請求項７】
前記第１のシリコンアイランドが、第１のアモルファスシリコンアイランドからなり、前記第２のシリコンアイランドが、第２のアモルファスシリコンアイランドからなることを特徴とする請求項１に記載の方法。
【請求項８】
絶縁トレンチを形成するステップが、ＬＯＣＯＳベース誘電絶縁トレンチを形成するステップを有することを特徴とする請求項１に記載の方法。
【請求項９】
更なる光学デバイスの垂直壁を形成するようにＳＯＩ構造体を垂直にエッチングすることを更に含むことを特徴とする、請求項８に記載の方法。
【請求項１０】
ＬＯＣＯＳベース誘電絶縁トレンチが傾斜した側壁を有することを特徴とする請求項９に記載の方法。
【請求項１１】
前記絶縁トレンチを形成するステップが、垂直側壁を備えた浅いトレンチ誘電絶縁トレンチを形成することを含むことを特徴とする請求項１に記載の方法。
【請求項１２】
更なる光学デバイスの垂直壁を形成するようにＳＯＩ構造体を垂直にエッチングすることを更に含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
更なる光学デバイスの垂直壁を形成するようにＳＯＩ構造体を垂直にエッチングすることを更に含むことを特徴とする請求項１に記載の方法。
【請求項１４】
ＳＯＩ構造体に絶縁トレンチを形成するステップが、誘電体で少なくとも一部がみたされた絶縁トレンチを形成することを含み、第１のシリコン領域上に第１のシリコンアイランドを形成するステップが、前記第１のシリコン領域及び誘電体上に前記第１のシリコンアイランドを形成するステップを含むことを特徴とする請求項１に記載の方法。
【請求項１５】
ＳＯＩ構造体にシリコントレンチを形成するステップが、ＳＯＩ構造体の埋設絶縁層を実質的に露出させるように絶縁トレンチを形成させることを含み、第１のシリコン形成ステップ中に、前記第１のシリコン領域上に第１のシリコンアイランドを形成させるステップが、前記第１のシリコン領域及び前記露出された埋設絶縁層の上に前記第１のシリコンアイランドを形成させることを含むことを特徴とする請求項１に記載の方法。
【請求項１６】
光電子集積回路を形成する方法であって、
シリコンの少なくとも第１及び第２の絶縁領域を形成するようにＳＯＩ構造体に絶縁トレンチを形成するステップと、
第１のシリコン形成ステップ中、第１のシリコン領域上に第１のシリコンアイランドを形成するステップとを有し、前記第１のシリコンアイランドが光学デバイスの少なくとも一部を形成し、
第２のシリコン形成ステップ中、第２のシリコン領域上に第２のシリコンアイランドを形成するステップとを有し、前記第１及び第２のシリコン形成ステップが、別々のシリコン形成ステップであり、
前記第２のシリコンアイランドを備えた電子デバイスを形成するように少なくとも第２のシリコン領域を処理するステップと、
露出された前記第１のシリコンアイランドの第２の部分を残すように、前記第１のシリコンアイランドの第１の部分の上にブロッキング酸化物を形成するステップと、
光学デバイス及び電子デバイスに関する電極領域を形成するように、第２のシリコンアイランドの少なくとも一部と、前記第２のシリコン領域の少なくとも一部と、前記第１のシリコンアイランドの第２の部分とを珪化するステップと、
を有することを特徴とする方法。
【請求項１７】
前記第１のシリコンアイランドが、ポリシリコンアイランドからなることを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第２のシリコンアイランドが、ポリシリコンアイランドからなることを特徴とする請求項１６に記載の方法。
【請求項１９】
前記第１のシリコンアイランドが、第１のポリシリコンアイランドからなり、前記第２のシリコンアイランドが、第２のポリシリコンアイランドからなることを特徴とする請求項１６に記載の方法。
【請求項２０】
前記第１のシリコンアイランドが、アモルファスシリコンアイランドからなることを特徴とする請求項１６に記載の方法。
【請求項２１】
前記第２のシリコンアイランドが、アモルファスシリコンアイランドからなることを特徴とする請求項１６に記載の方法。
【請求項２２】
前記第１のシリコンアイランドが、第１のアモルファスシリコンアイランドからなり、前記第２のシリコンアイランドが、第２のアモルファスシリコンアイランドからなることを特徴とする請求項１６に記載の方法。
【請求項２３】
絶縁トレンチを形成するステップが、ＬＯＣＯＳベース誘電絶縁トレンチを形成することを含むことを特徴とする請求項１６に記載の方法。
【請求項２４】
更なる光学デバイスの垂直壁を形成するように、ＳＯＩ構造体を垂直にエッチングすることを更に有することを特徴とする請求項２３に記載の方法。
【請求項２５】
前記ＬＯＣＯＳベース誘電絶縁トレンチが、傾斜した側壁を有することを特徴とする請求項２４に記載の方法。
【請求項２６】
前記絶縁トレンチを形成するステップが、垂直側壁を備えた浅いトレンチ誘電絶縁トレンチを形成することを特徴とする請求項１６に記載の方法。
【請求項２７】
更なる光学デバイスの垂直壁を形成するように、ＳＯＩ構造体を垂直にエッチングすることを更に有することを特徴とする請求項２６に記載の方法。
【請求項２８】
更なる光学デバイスの垂直壁を形成するように、ＳＯＩ構造体を垂直にエッチングすることを更に有することを特徴とする請求項１６に記載の方法。
【請求項２９】
前記ブロッキング酸化物を形成するステップが、前記第２のシリコンアイランドに沿ってスペーサを形成することを特徴とする請求項１６に記載の方法。
【請求項３０】
ＳＯＩ構造体に前記絶縁トレンチを形成するステップが、誘電体で少なくとも一部みたされた絶縁トレンチを形成することを含み、前記第１のシリコン領域上に第１のシリコンアイランドを形成するステップが、前記第１のシリコン領域及び誘電体上に前記第１のシリコンアイランドを形成することを特徴とする請求項１６に記載の方法。
【請求項３１】
ＳＯＩ構造体に絶縁トレンチの形成をするステップが、ＳＯＩ構造体の埋設絶縁層を実質的に露出させるように、絶縁トレンチを形成することを含み、第１のシリコン形成ステップ中、第１のシリコン領域上に第１のシリコンアイランドの形成をするステップが、第１のシリコン領域及び、露出された埋設絶縁層上に第１のシリコンアイランドを形成することを含むことを特徴とする請求項１６に記載の方法。
【請求項３２】
少なくとも第１及び第２のシリコン領域を絶縁する少なくとも第１及び第２のトレンチを備えたＳＯＩ構造体と、
第１のシリコン領域の少なくとも一部と、第１のトレンチの一部との上に形成された光学デバイスと、を有し、前記光学デバイスは第１のシリコンアイランドを含み、
前記第２のシリコン領域中及びその上に形成された電子デバイスと、を有し、電子デバイスは、前記電子デバイスのゲート領域を形成する第２のシリコンアイランドを含み、
前記第１のシリコン領域に形成された第１のシリサイド領域、及び、前記第１のシリコンアイランドに形成された第２のシリコン領域と、を有し、前記第１及び第２のシリサイド領域は、前記光学デバイスに関する電極を形成し、
前記第２のシリコンアイランドに形成された第３及び第４のシリサイド領域、及び、前記第２のシリコンアイランドに形成された第５のシリサイド領域と、を有し、前記第３，第４，及び第５のシリサイド領域が、前記電子デバイスに関する電極を形成する、
ことを特徴とする光電子デバイス。
【請求項３３】
前記第１のシリコンアイランドが、ポリシリコンアイランドからなることを特徴とする請求項３２に記載の光電子デバイス。
【請求項３４】
前記第２のシリコンアイランドが、ポリシリコンアイランドから鳴ることを特徴とする請求項３２に記載の光電子デバイス。
【請求項３５】
第１のシリコンアイランドが、第１のポリシリコンアイランドからなり、第２のシリコンアイランドが、第２のポリシリコンアイランドから鳴ることを特徴とする請求項３２に記載の光電子デバイス。
【請求項３６】
前記第１のシリコンアイランドが、アモルファスシリコンアイランドからなることを特徴とする請求項３２に記載の光電子デバイス。
【請求項３７】
前記第２のシリコンアイランドが、アモルファスシリコンアイランドからなることを特徴とする請求項３２に記載の光電子デバイス。
【請求項３８】
前記第１のシリコンアイランドが、第１のアモルファスシリコンアイランドからなり、前記第２のシリコンアイランドが、第２のアモルファスシリコンアイランドからなることを特徴とする請求項３２に記載の光電子デバイス。
【請求項３９】
前記第１及び第２のトレンチが、対応するＬＯＣＯＳベースの第１及び第２の誘電トレンチからなることを特徴とする請求項３２に記載の光電子デバイス。
【請求項４０】
第３のトレンチを更に有し、
前記第３のトレンチが、前記ＳＯＩ構造体の第３のシリコンアイランドの垂直壁を形成し、
前記垂直壁が、更に光学デバイスを有する、
ことを特徴とする請求項３９に記載の光電子デバイス。
【請求項４１】
前記ＬＯＣＯＳベースの第１及び第２の誘電トレンチが、傾斜した側壁を有することを特徴とする請求項４０に記載の光電子デバイス。
【請求項４２】
前記第１及び第２のトレンチが、垂直側壁を備えた、それぞれ対応する第１及び第２の浅い誘電トレンチとして形成されることを特徴とする請求項３２に記載の光電子デバイス。
【請求項４３】
第３のトレンチを更に有し、
前記第３のトレンチが、前記ＳＯＩ構造体の第３のシリコンアイランドの垂直壁を形成し、
前記垂直壁が、更に光学デバイスを有する、
ことを特徴とする請求項４２に記載の光電子デバイス。
【請求項４４】
第３のトレンチを更に有し、
前記第３のトレンチが、前記ＳＯＩ構造体の第３のシリコンアイランドの垂直壁を形成し、
前記垂直壁が、更に光学デバイスを有する、
ことを特徴とする請求項３２に記載の光電子デバイス。
【請求項４５】
前記第２のシリコンアイランドに沿ったスペーサを更に有することを特徴とする請求項３２に記載の光電子デバイス。
【請求項４６】
前記第１及び第２のシリコンを形成するステップが、別々のシリコン形成ステップであることを特徴とする請求項１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
本発明は、２００４年１月１２日に出願された出願シリアル番号第１０／７５５，２１２号に包含された主題に類似した主題を含む。
【０００２】
本発明は、ＳＯＩ構造体のような共通の半導体基板上に１又はそれ以上の光学デバイス、及び、１又はそれ以上の電子デバイスを結合するオプトエレクトロニクス（光電子工学）デバイスに関する。
【背景技術】
【０００３】
光導波管、光学位相モジュレータ、レンズなどのような光学デバイスは、集積回路構造体と適合する構造でシリコン―オン―絶縁体（ＳＯＩ；silicon on insulator）に実装することができる。他のところで記載された将来有望な実装は、単結晶ＳＯＩ薄膜の使用と、ＳＯＩ薄膜に堆積された薄いポリシリコン上部層の構成とを含む。この実装では、薄いポリシリコン上部層は、光導波管エレメントを形成するようにパターニングされ、又は、ＳＯＩ／ポリ複合光ガイド特性を形成するようにＳＯＩ薄膜でパターニングされる。ポリシリコン単独でも、光を案内することができる。しかしながら、追加の結晶シリコンは、光学的損失を最小にするのに望ましい。
【０００４】
残念ながら、現代のシリコンエッチングシステム及びプロセスは、マスキングフィルムの寸法と非常に適合する垂直特性を準備するように最適化される。かかる垂直特性は、有効であり、進化したマイクロエレクトロニクスに関するポリシリコンゲートを製造するのに必要であるが、垂直特性のシャープなエッジは、光学導波管のような光学デバイス構造における特性を低下させる。また、これらのシリコンエッチングシステム及びプロセスを使用するパターニングは、イレギュラーなエッジに寄与し、特に多結晶薄膜に適用されるときに寄与する。
【０００５】
しかしながら、光学的特性と電子デバイスとの両方を結合した光電子工学製品は、光学信号伝送及び処理システムにおいて重要なコンポーネントである。かかるデバイスは典型的には、複雑で、しばしば高額な作業を使用して、導波管、ダイオードソース及び検出器、ドライバ、及び、アンプを含む別々の光学及び電子コンポーネントからボード及びモジュールに組み込まれていた。
【０００６】
上述したように、導波管は、ＳＯＩ薄膜に首尾良く実装されている。早期の導波管は、３乃至４ミクロン厚のシリコン薄膜から構成されていたが、最近の改善されたＳＯＩ材料技術では、０．１乃至０．４ミクロンの層の低損失導波管、高パフォーマンスのために使用されるこれらの典型的な、低パワー電子デバイス製造品の準備が可能である。同時に、ＳＯＩデバイス及び回路構造は、２．４乃至５．８ＧＨｚレンジで作動する製品を作り出すために開発された。
【０００７】
これらの利点により、高パフォーマンスモノリシック（１―１０Ｇｂｐｓ＋）データトランスポート製品における光学及び電子デバイスの統合が間もなく成し遂げられ得ると見られている。このゴールを実現するために、いくつかの基本的な構造上の問題を解決する必要がある。
【０００８】
０．１乃至０．３ミクロンＳＯＩ層において効率的に光を結合及び案内するために、等しい厚さのアンドープシリコン導波管リブが必要である。しかしながら、これらの特性を備えた堆積された薄膜は、電子デバイスゲート電極の要求を満たさない。かかる薄膜は、光学デバイスの製造中に伝導層から保護される必要があり、不純物フリーを維持する必要があるので、この薄膜は、有効な表面電子デバイス構造に関して必要な仕事関数を提供することができず、自動調整インプランテーション又は珪素化をさせることができない。
【０００９】
光電子工学デバイスを製造するために、また、垂直側壁付近でのＳＯＩ層において光学的特性を準備すること、及び、深いサブミクロンゲート及びデバイスの臨界層をパターンニングするために十分に平らである側面の電子デバイス絶縁領域を準備することが望まれる。
【００１０】
本発明は、光電子デバイスとして一緒に光学デバイス及び電子デバイスを統合する所定の態様に関する。
【発明の開示】
【課題を解決するための手段】
【００１１】
本発明のある態様では、光電子集積回路を作成する方法は、シリコンの少なくとも第１及び第２の絶縁領域を形成するためにＳＯＩ構造体に絶縁トレンチを形成するステップと、第１のシリコン形成ステップ中に第１のシリコン領域上に第１のシリコンアイランドを形成するステップとを有し、前記第１のシリコンアイランドが、光学デバイスの少なくとも一部を形成し、第２のシリコン形成ステップ中に、第２のシリコン領域上に第２のシリコンアイランドを形成するステップと、前記第２のシリコンアイランドを備えた電子デバイスを形成するように少なくとも前記第２のシリコン領域を処理するステップとを有する。
【００１２】
本発明の別の態様では、光電子集積回路を形成する方法は、シリコンの少なくとも第１及び第２の絶縁領域を形成するようにＳＯＩ構造体に絶縁トレンチを形成するステップと、第１のシリコン形成ステップ中、第１のシリコン領域上に第１のシリコンアイランドを形成するステップとを有し、前記第１のシリコンアイランドが光学デバイスの少なくとも一部を形成し、第２のシリコン形成ステップ中、第２のシリコン領域上に第２のシリコンアイランドを形成するステップとを有し、前記第１及び第２のシリコン形成ステップが、別々のシリコン形成ステップであり、前記第２のシリコンアイランドを備えた電子デバイスを形成するように少なくとも第２のシリコン領域を処理するステップと、露出された前記第１のシリコンアイランドの第２の部分を残すように、前記第１のシリコンアイランドの第１の部分の上にブロッキング酸化物を形成するステップと、光学デバイス及び電子デバイスに関する電極領域を形成するように、第２のシリコンアイランドの少なくとも一部と、前記第２のシリコン領域の少なくとも一部と、前記第１のシリコンアイランドの第２の部分とを珪化するステップとを有する。
【００１３】
本発明の更に別の態様では、光電子デバイスは、ＳＯＩ構造体、光学デバイス、電子デバイス、第１，第２，第３，第４及び第５のシリサイド（珪素化）領域を有する。ＳＯＩ構造体は、少なくとも第１及び第２のシリコン領域に少なくとも第１及び第２の絶縁トレンチを有する。光学デバイスは、少なくとも、第１のシリコン領域の一部と、第１のトレンチの一部との上に形成され、光学デバイスは、第１のシリコンアイランドを含む。電子デバイスは、第２のシリコン領域中及びその上に形成され、電子デバイスは、電子デバイスのゲート領域を形成するポリシリコンアイランドを含む。第１のシリサイド領域は、第１のシリコン領域に形成され、第２のシリサイド領域は、第１のシリコンアイランドに形成され、第１及び第２のシリサイド領域は、光学デバイスに電極を形成する。第３及び第４のシリサイド領域は、第２のシリコン領域に形成され、第５のシリサイド領域は、第２のシリコンアイランドに形成され、第３，第４及び第５のシリサイド領域は、電子デバイスに関する電極を形成する。
【発明を実施するための最良の形態】
【００１４】
図１に示したように、複合光学デバイス１０は、ＳＯＩ構造体１４上にポリシリコン層１２を最初に堆積することにより製造される。所望ならば、ドーパントを制限するのを助け、ポリのパターニングを容易にするために、薄い誘電体をポリシリコン層１２とＳＯＩ構造体１４の間に設けても良い。この誘電体は、ゲート酸化膜となりえ、３０乃至１００Åの厚さを有して良い。ポリシリコン層１２は、必ずしも必要ではないが好ましくは、損失を最小限にするために必要な結晶であってよく、ＳＯＩ構造体１４からポリシリコン層１２内に光ビームの均一な伸張を可能にするためにＳＯＩ構造体１４と適合する包囲であるのがよい。
【００１５】
典型的には、ＳＯＩ構造体１４は、シリコンハンドルウェハ１６、シリコンハンドルウェハ１６上に形成された埋設酸化物層１８、及び、埋設酸化物層１８条に形成されたシリコン層２０を含む。例えば、シリコン層２０は、単結晶シリコンから形成されて良い。また、例えば、ポリシリコン層１２の厚さは、１２００乃至１６００Åのオーダーであってよい。同様に、ＳＯＩ構造体１４の厚さは、例えば、１２００乃至１６００Åのオーダーであってよい。
【００１６】
図２に示したように、ポリシリコン層１２は、所望の光学デバイスの、ポリシリコンリブ２２のような適当な特性を形成するようにパターニングされる。光学的導波管によって、ポリシリコン層１２は、光学的導波管の光ガイドリブの形成に寄与するように、又は、構成するようにパターニングされる。ポリシリコンリブ２２は、例えば、ポリシリコン層１２上に適当なマスクを配置することにより、及び、所望されていないポリシリコンを除去するためのエッチャントを適用することにより形成されうる。ポリシリコン層１２は、下に横たわる（酸化された）ＳＯＩ構造体１４に関して選択的にエッチングされうる。プラズマのようなドライエッチャントは、制御を最大にするためにこの目的に関して使用され得る。
【００１７】
図３に示したように、酸化物層２４は、露出されたシリコン層２０及びポリシリコンリブ２２上に形成される。酸化物層２４は、例えば、おおよそ３０乃至１００Åの厚さを有する。酸化物層２４は、以下で記述する次のエッチング中に、エッチングを停止させるのに用いられる。酸化物層２４はまた、ＳＯＩ構造体１４上に形成された他のデバイスに関してゲート酸化膜を提供する。しかしながら、酸化物層２４は、所望ならば、割愛することもできる。更に、窒化シリコンのような他の誘電体材料を、酸化物層２４における酸化物の代わりに使用することもでき得る。
【００１８】
図４に示したように、コンフォーマルアモルファス又はポリシリコン層２６は、酸化物層２４上に堆積される。コンフォーマルアモルファス又はポリシリコン層２６の厚さは、例えば、２０００乃至３０００Åのオーダーであってよい。図５に示したように、コンフォーマルアモルファス又はポリシリコン層２６は、材料が全ての水平表面から除去されるまで、異方性エッチングされ、オリジナルのポリシリコンリブ２２の側壁に沿ってアモルファス又はポリシリコンスペーサ２８及び３０を残す。これらのアモルファス又はポリシリコンスペーサ２８及び３０は、ポリシリコンリブ２２の角を丸くし、かくして、光学的損失を低減させ、光学デバイス１０のパフォーマンスを改善する。
【００１９】
上述のプロセスは、典型的な製造の便宜において役に立つ、物理的スパッタリングプロセス、又は、複合的な当方性／異方性エッチング、酸化、潜在的ダメージング化学機械的研磨（ＣＭＰ）に頼ってはいない。上述のプロセスは、必要な丸いエッジを備えた複合シリコン構造を作り出すために、単にポリ又はアモルファスシリコン堆積、及び、異方性エッチングプロセスを利用している。
【００２０】
デバイス適合プロセスフローにおける繰り返し、及び丸い角及び許容できる制御を備えた光学的導波管又は他の光学デバイスを作ることは、現在の製造ツールによって達成することは容易ではない。シリコンエッチングは、垂直壁特性をエッチングするように設計され調整される。古いレジスト腐食技術は、選択的に要求される酸化に対するポリシリコンと適合しない化学的性質を包含する酸素を利用する。ウェット−ドライ・エッチングプロセスは、シリコン領域の保護及び特別なマスクを必要とし、制御が困難であり不均一なエッジとなる。酸化プロセスは、所望の丸みを作り出すことはできない。ＣＭＰ技術は、パターン密度変化に晒される。
【００２１】
しかしながら、ここで記載したようなこれらのスペーサを形成するプロセス及びスペーサは、ここで記載したような他のプロセスの問題を低減又は除去し、及び／又は、所望の丸い角を作り出す。
【００２２】
スペーサは、不均一でないようにエッジを低減させ、且つ、損失を最小にするために角を丸くするように、ＳＯＩ／ポリ導波管又はＳＯＩの一部に沿って実装される。スペーサはまた、ＳＯＩ導波管から複合ＳＯＩ／ポリシリコン導波管まで光伝送を容易にするために有用である。
【００２３】
第１の光電子デバイス１００を、図６に示す。第１の光電子デバイス１００は、シリコンハンドルウェハ１０６、該シリコンハンドルウェハ１０６上に形成された埋設酸化物層１０８、該埋設酸化物層１０８上に形成された上部シリコン層１０２とを備えたＳＯＩ構造体１０４の上部シリコン層１０２にＬＯＣＯＳ絶縁プロセスを使用して実行される。上部シリコン層１０２は、例えば、単結晶シリコンから形成される。上部シリコン層１０２は、絶縁トレンチ１１０及び１１２の領域に部分的にエッチングされる。例えば、上部シリコン層１０２は、絶縁トレンチ１１０及び１１２の領域にエッチングされ、シリコンのおおよそ５０％がこれらの領域に残る。絶縁トレンチ１１０及び１１２に残るシリコンは、マスクを透過するように酸化され、絶縁トレンチ１１０及び１１２を形成する。図６に示したように、絶縁トレンチ１１０及び１１２の壁は、傾斜する。また、絶縁トレンチ１１０及び１１２は、比較的平らな凹部、又は、セミレセス（semi-recessed）ＬＯＣＯＳ絶縁体であって良い。
【００２４】
次いで、レンズ又はグレーティングのような光学特性のために垂直側壁の形成において光学エッジ１１４を形成するために選択的に垂直エッチングが適用される。所望ならば、二酸化珪素のような薄い絶縁体は、引き続き堆積されるシリコン層からＳＯＩ構造体１０４を分離し、引き続き堆積されるシリコン層がパターニングされるとき、アタックからＳＯＩ構造体１０４を保護するために、上部シリコン層１０２の残りの部分の露出されたシリコン上に形成される。
【００２５】
絶縁トレンチ１１０の一部と、絶縁トレンチ１１０及び１１２の間に画定されたシリコンアイランド１１８の一部とにわたって伸びるように、第１のポリシリコン１１６が堆積され、さもなければ、形成される。第１のポリシリコン１１６は、例えば、０．１と０．２ミクロンとの間のような薄いものであってよく、更なるプロセス中にアンドープで残って良い。第１のポリシリコン１１６は、別のアモルファスシリコンであっても良い。ＳＯＩ構造体１０４上に形成された残りの酸化物は、次いで、ゲート酸化物が成長するその領域を準備するように、電子デバイスが形成される領域から除去される。引き続きの酸化ステップで、必要なゲート絶縁体と、第１のポリシリコン１１６上の保護層とが成長する。
【００２６】
絶縁トレンチ１１０によって少なくとも一方の側に画定されたシリコンアイランド１２２上に、第２のポリシリコン１２０が堆積され又はさもなければ形成される。第２のポリシリコン１２０は、例えば、０．３ミクロンと０．４ミクロンとの間の厚さを有して良い。第２のポリシリコン１２０は、適当にドープされ、別の実施形態ではアモルファスシリコンであって良い。第１のポリシリコン１１６及び第２のポリシリコン１２０は、それら自身をシリコンアイランドと呼ぶことができ、若しくは、他の実施形態ではポリシリコンアイランドと呼ぶことができる。第１のポリシリコン１１６及び第２のポリシリコン１２０は、異なり且つ独立したポリシリコン形成ステップ中に形成され得る。
【００２７】
第１のポリシリコン１１６は、例えば、在来のフォトレジストマスキング及びインプランテーション技術を使用してパターニングされうる光学位相モジュレータ又は光学導波管のような光学デバイス１２４を形成しうる。第２のポリシリコン１２０は、ソース及びドレイン領域が、在来のフォトレジストマスキング及びインプランテーション技術を使用してシリコンアイランド１２２に適当に形成されたトランジスタのような電子デバイス１２６のゲートを形成することができ得る。
【００２８】
ブロッキング酸化物１２８は、電子デバイス１２６のソース−ドレイン・インプラントのエッジを画定する第２のポリシリコン１２０に沿って側壁スペーサ１３０及び１３２を形成し、シリサイド領域１３４，１３６，１３８，１４０及び１４２におけるシリコンを露出させるために、堆積され、マスクを介して異方性エッチングされる。異方性エッチング中に採用されたマスクは、光学デバイス１２４、光学エッジ１１４，及び、望まれない珪化を妨げるのに望ましい他のいかなるシリコン特性からブロッキング酸化物１２８の除去を妨げる。シリサイド領域１３４，１３６，１３８，１４０及び１４２は、次いで、都合良く形成される。第１の光電子工学デバイス１００は、次いで、続いて起こる金属化／相互接続ステップから、第１の光電子工学デバイス１００を絶縁するために厚い誘電体操で被覆されうる。シリサイド領域１３４，１３６及び１３８は、電子デバイス１２６のための電極を形成し、シリサイド領域１４０及び１４２は、光学デバイス１２４のための電極を形成する。
【００２９】
図示していないけれども、第１のポリシリコン１１６は、上述のようなポリシリコンスペーサとして提供されて良い。例えば、第１のポリシリコン１１６と並んだポリシリコンスペーサは、結果として第２のポリシリコン１２０を形成しうる。
【００３０】
第２の光電子デバイス２００を図７に示す。第２の光電子デバイス２００は、シリコンハンドルウェハ２０６、該シリコンハンドルウェハ２０６上に形成された埋設酸化物層２０８、及び該埋設酸化物層２０８上に形成された上部シリコン層２０２を備えたＳＯＩ構造体２０４の上部シリコン層２０２に浅いトレンチ絶縁プロセスを使用して実装される。例えば、上部シリコン層２０２は、単結晶シリコンから形成されうる。
【００３１】
ＣＭＰエッチング停止層、例えば、酸化物、窒化物、及びマスキングは、上部シリコン層２０２に適用され、上部シリコン層２０２は、次いで、絶縁トレンチ２１０，２１２及び２１４の領域にレセス（凹部）を形成するように垂直にエッチングされる。酸化シリコンは次いで、ＣＭＰエッチング停止層の表面よりも高いレベルまでレセスを満たすのに使用される。次いで、結果として残った構造体は、エッチング停止層までＣＭＰで研磨され、残りのエッチング停止層を除去するために酸エッチング試薬（acid etching reagents）に晒される。従って、絶縁トレンチ２１０，２１２及び２１４が形成される。図７に示したように、この絶縁トレンチ２１０，２１２及び２１４の壁は垂直である。絶縁トレンチ２１４の垂直側壁は、レンズ又はグレーティングの光学的壁のような光学特性を形成する。
【００３２】
所望ならば、続いて堆積されるシリコン層からＳＯＩ構造体２０４を分離し、引き続き堆積されるシリコン層がパターニングされるときのアタックからＳＯＩ構造体２０４を保護するために、二酸化珪素のような薄い誘電体を、上部シリコン層２０２の残りの部分の晒されたシリコン上に形成することができる。
【００３３】
絶縁トレンチ２１０上に、及び、絶縁トレンチ２１０及び２１２の間に画定されたシリコンアイランド２１８の一部の上に伸びるように、第１のポリシリコン２１６が堆積され、さもなければ形成される。例えば、第１のポリシリコン２１６は、０．１ミクロンと０．２ミクロンとの間のような薄さであってよく、更なるプロセス中にアンドープで残って良い。第１のポリシリコン２１６は、別の実施形態ではアモルファスシリコンであって良い。ゲート酸化膜が成長する領域を準備するように、電子デバイスが形成される領域から、ＳＯＩ構造体２０４上に形成された残りの酸化物を除去する。続く酸化ステップは、必要なゲート絶縁体と、第１のポリシリコン２１６上の保護層とを成長させる。
【００３４】
第２のポリシリコン２２０は、絶縁トレンチ２１０によって少なくとも１つの側に画定されたシリコンアイランド２２２上に堆積され、又は、さもなければ形成される。例えば、第２のポリシリコン２２０は、０．３ミクロンと０．４ミクロンとの間の厚さであって良い。第２のポリシリコン２２０は、適当にドープされてよく、他の実施形態ではアモルファスシリコンであってよい。第１のポリシリコン２１６及び第２のポリシリコン２２０は、それら自身がシリコンアイランドと呼ばれてもよく、又は、別の実施形態では、ポリシリコンアイランドと呼ばれても良い。第１のポリシリコン２１６及び第２のポリシリコン２２０は、異なり、且つ、独立したポリシリコン形成ステップ中に形成されうる。
【００３５】
第１のポリシリコン２１６は、例えば、在来のフォトレジストマスキング及びインプランテーション技術を使用してパターニングされうる光学位相モジュレータ又は光学導波管のような光学デバイス２２４を形成することができ得る。第２のポリシリコン２２０は、ソース及びドレイン領域が、在来のフォトレジストマスキング及びインプランテーション技術を使用してシリコンアイランド２２２に適当に形成されたトランジスタのような、電子デバイス２２６のゲートを形成することができ得る。
【００３６】
次いで、電子デバイス２２６のソース−ドレイン・インプラントのエッジを画定する第２のポリシリコン２２０に沿って側壁スペーサ２３０及び２３２を形成し、シリサイド領域２３４，２３６，２３８，２４０及び２４２を画定するために、ブロッキング酸化物２２８は、堆積され、ブロックマスクを介して異方性エッチングされる。異方性エッチング中に採用されたマスクは、光学デバイス２２４、絶縁トレンチ２１４によって画定された光学エッジ，及び、望まれない珪化を妨げるのに望ましい他のいかなるシリコン特性からブロッキング酸化物２２８の除去を妨げる。シリサイド領域２３４，２３６，２３８，２４０及び２４２は、次いで、都合良く形成される。第２の光電子工学デバイス２００は、次いで、続いて起こる金属化／相互接続ステップから、第２の光電子工学デバイス２００を絶縁するために厚い誘電体操で被覆されうる。シリサイド領域２３４，２３６及び２３８は、電子デバイス２２６のための電極を形成し、シリサイド領域２４０及び２４２は、光学デバイス２２４のための電極を形成する。
【００３７】
図示していないけれども、第１のポリシリコン２１６は、上述のようなポリシリコンスペーサとして提供されて良い。例えば、第１のポリシリコン２１６と並んだポリシリコンスペーサは、結果として第２のポリシリコン２２０を形成しうる。
【００３８】
かくして、上述した例示によれば、プロセスステップ、及び／又は、構造は、各デバイスタイプの１又はそれ以上の種々の要求を満たす組み合わせ光電子デバイスを提供するのに使用することができ得る。分離したシリコン層は、光学及び電子デバイスを作り、所望の各特定を独立して最適化するように使用することができる。酸化物薄膜は、電子デバイスに関する側壁スペーサを作り、珪化中に、光学デバイスのような所定のデバイスが、金属薄膜と反応することを妨げるためにブロッキング層を形成するように使用することができ得る。可撓性モジュラー絶縁アプローチもまた、必要な光学的表面を生成し、種々のデバイスを絶縁するのに使用されうる。光学デバイスエレメントは、垂直壁異方性シリコンエッチングプロセスを使用して生成されることができ、一方、電子デバイスは、例えば、浅いトレンチ絶縁物（ＳＴＩ）スキームにおける同様な垂直トレンチプロセス、又は、別のＬＯＣＯＳベースプロセスのいずれかを使用して実装され得る。
【００３９】
図７に示したように、シリコンアイランド２２４は、絶縁トレンチ２１２及び２１４の間に形成される。
【００４０】
第３の光電子デバイス３００を図８に示す。第３の光電子デバイス３００は、シリコンハンドルウェハ３０６、該シリコンハンドルウェハ３０６上に形成された埋設酸化物層３０８、及び、該埋設酸化物層３０８上に形成された上部シリコン層３０２を備えたＳＯＩ構造体３０４の上部シリコン層３０２に浅いトレンチ絶縁プロセスを使用して実装される。上部シリコン層３０２は、例えば、単結晶シリコンから形成される。
【００４１】
ＣＭＰエッチング停止層、例えば、酸化、窒化、及び、マスキングが、上部シリコン層３０２に適用され、次いで、上部シリコン層３０２は、絶縁トレンチ３１０、３１２及び３１４の領域にレセスを形成するために垂直にエッチングされる。図８に示されたものを除いて、絶縁トレンチ３１０、３１２及び３１４は、誘電体、又は、続くプロセス中に適当なマスキングによって他の材料がないことを残すことができ得る。絶縁トレンチ３１４の垂直側壁は、レンズ又はグレーティングの光学的壁のような光学的特性を形成する。
【００４２】
所望ならば、二酸化シリコンのような薄い誘電体は、続いて堆積されるシリコン層からＳＯＩ構造体３０４を分離し、続いて堆積されるシリコン層がパターニングされるとき、アタックからＳＯＩ構造体３０４を保護するために、上部シリコン層３０２の残りの部分の晒されたシリコン上に形成される。
【００４３】
埋設酸化物層３０８の一部と、上部シリコン層３０２が、絶縁トレンチ３１０及び３１２を形成するためにエッチングされた後に、残ったシリコンアイランド３１８の一部との上に伸びるように、第１のポリシリコン３１６が堆積され、又はさもなければ形成される。第１のポリシリコン３１６は例えば、０．１ミクロンと０．２ミクロンとの間のような薄さであってよく、更なるプロセス中にアンドープを残して良い。第１のポリシリコン３１６は、別の実施形態ではアモルファスシリコンであってよい。続く酸化ステップは、第１のポリシリコン３１６上に保護層と必要なゲート誘電体とを成長させる。
【００４４】
シリコントレンチ３１０によって少なくとも一方の側に画定されたシリコンアイランド３２２上に、第２のポリシリコン３２０は、堆積され、又は、さもなければ形成される。第２のポリシリコン３２０は例えば、０．３ミクロンと０．４ミクロンとの間の厚さを有していて良い。第２のポリシリコン３２０は、適当にドープされてよく、別の実施形態ではアモルファスシリコンであって良い。第１のポリシリコン３１６及び第２のポリシリコン３２０は、それ自身、シリコンアイランドとして呼ばれてよく、また、別の実施形態では、シリコンアイランドとして呼ばれうる。第１のポリシリコン３１６及び第２のポリシリコン３２０は、異なった、独立のポリシリコン形成ステップ中に、形成されて良い。
【００４５】
第１のポリシリコン３１６は、例えば、在来のフォトレジストマスキング及びインプランテーション技術を使用してパターニングされうる光学的位相モジュレータ又は光学的導波管のような光学デバイス３２４を形成することができる。
【００４６】
第２のポリシリコン３２０は、ソース及びドレイン領域が、在来のフォトレジストマスキング及びインプランテーション技術を使用を使用してシリコンアイランド３２２に適当に形成されたトランジスタのような電子デバイス３２６のゲートを形成することができる。
【００４７】
電子デバイス３２６のソース−ドレイン・インプラントのエッジを画定する第２のポリシリコン３２０に沿って側壁スペーサ３３０及び３３２を形成し、シリサイド領域３３４，３３６，３３８，３４０及び３４２を画定するためにブロックマスクを介して、ブロッキング酸化物３２８は、次いで、堆積され、異方性にエッチングされる。異方性エッチング中に採用されたマスクは、光学デバイス３２４、絶縁トレンチ３１４によって画定された光学エッジ，及び、望まれない珪化を妨げるのに望ましい他のいかなるシリコン特性からブロッキング酸化物２２８の除去を妨げる。シリサイド領域３３４，３３６，３３８，３４０及び３４２は、次いで、都合良く形成される。第３の光電子工学デバイス３００は、次いで、続いて起こる金属化／相互接続ステップから、第３の光電子工学デバイス３００を絶縁するために厚い誘電体操で被覆されうる。シリサイド領域３３４，３３６及び３３８は、電子デバイス３２６のための電極を形成し、シリサイド領域３４０及び３４２は、光学デバイス３２４のための電極を形成する。
【００４８】
かくして、上述した例示によれば、プロセスステップ、及び／又は、構造は、各デバイスタイプの１又はそれ以上の種々の要求を満たす組み合わせ光電子デバイスを提供するのに使用することができ得る。分離したシリコン層は、光学及び電子デバイスを作り、所望の各特定を独立して最適化するように使用することができる。酸化物薄膜は、電子デバイスに関する側壁スペーサを作り、珪化中に、光学デバイスのような所定のデバイスが、金属薄膜と反応することを妨げるためにブロッキング層を形成するように使用することができ得る。可撓性モジュラー絶縁アプローチもまた、必要な光学的表面を生成し、種々のデバイスを絶縁するのに使用されうる。光学デバイスエレメントは、垂直壁異方性シリコンエッチングプロセスを使用して生成されることができ、一方、電子デバイスは、例えば、浅いトレンチ絶縁物（ＳＴＩ）スキームにおける同様な垂直トレンチプロセス、又は、別のＬＯＣＯＳベースプロセスのいずれかを使用して実装され得る。
【００４９】
上述のように本発明の所定の修正をすることができ得る。他の修正は、本発明の技術分野におけるこれらの実施を生じさせうる。例えば、本発明は、光学的モジュレータ、光学的スイッチなどのような光学導波管ではなく、光学デバイスに関連して使用される。
【００５０】
また、絶縁トレンチ１１０及び１１２は、所望の幾何学的形状の分離絶縁トレンチ、又は、所望の幾何学的形状の連続トレンチのいずれであってもよい。
【００５１】
更に、本発明は、シリコン層、埋設酸化物層、及び、シリコンハンドルウェハを備えたＳＯＩ構造体に関して上述のように記載した。埋設酸化物層は、別の実施形態では、サファイアのような他の絶縁材料から形成されても良い。
【００５２】
従って、本発明の記載は、本発明を実施するベストモードを当業者に教示する目的で、例示されたものである。詳細は、本発明の精神から逸脱することなく実質的に変化させることができ、添付の特許請求の範囲の範囲内にある全ての変形の排他的使用を保留している。
【図面の簡単な説明】
【００５３】
【図１】ＳＯＩ構造体上に形成されたポリシリコン層を備えたＳＯＩ構造体を図示する。
【図２】パターニング後の図１のポリシリコン層を図示する。
【図３】図２に示したパターニングされたポリシリコン層、及び、露出されたシリコン層上に形成された酸化物層を図示する。
【図４】図３の酸化物層上に堆積されたポリシリコン層又は第２のコンフォーマルアモルファスを図示する。
【図５】エッチング後に残ったポリシリコンスペーサを図示する。
【図６】本発明に関する光電子デバイスの第１の実施形態を図示する。
【図７】本発明に関する光電子デバイスの第２の実施形態を図示する。
【図８】本発明に関する光電子デバイスの第３の実施形態を図示する。
【図１】
2007531061.tif 000003
【図２】
2007531061.tif 000004
【図３】
2007531061.tif 000005
【図４】
2007531061.tif 000006
【図５】
2007531061.tif 000007
【図６】
2007531061.tif 000008
【図７】
2007531061.tif 000009
【図８】
2007531061.tif 000010
【手続補正書】
【提出日】平成18年12月1日(2006.12.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光学電子集積回路を作成する方法であって、
シリコンの少なくとも第１及び第２の絶縁領域を形成するためにＳＯＩ構造体に絶縁トレンチを形成するステップと、
第１のシリコン形成ステップ中に第１のシリコン領域上に第１のシリコンアイランドを形成するステップとを有し、前記第１のシリコンアイランドが、光学デバイスの少なくとも一部を形成し、
第２のシリコン形成ステップ中に、第２のシリコン領域上に第２のシリコンアイランドを形成するステップと、
前記第２のシリコンアイランドを備えた電子デバイスを形成するように少なくとも前記第２のシリコン領域を処理するステップと
を有することを特徴とする方法。
【請求項２】
絶縁トレンチを形成するステップが、ＬＯＣＯＳベース誘電絶縁トレンチを形成するステップを有することを特徴とする請求項１に記載の方法。
【請求項３】
更なる光学デバイスの垂直壁を形成するようにＳＯＩ構造体を垂直にエッチングすることを更に含むことを特徴とする、請求項２に記載の方法。
【請求項４】
ＬＯＣＯＳベース誘電絶縁トレンチが傾斜した側壁を有することを特徴とする請求項３に記載の方法。
【請求項５】
前記絶縁トレンチを形成するステップが、垂直側壁を備えた浅いトレンチ誘電絶縁トレンチを形成することを含むことを特徴とする請求項１に記載の方法。
【請求項６】
更なる光学デバイスの垂直壁を形成するようにＳＯＩ構造体を垂直にエッチングすることを更に含むことを特徴とする請求項５に記載の方法。
【請求項７】
更なる光学デバイスの垂直壁を形成するようにＳＯＩ構造体を垂直にエッチングすることを更に含むことを特徴とする請求項１に記載の方法。
【請求項８】
ＳＯＩ構造体に絶縁トレンチを形成するステップが、誘電体で少なくとも一部がみたされた絶縁トレンチを形成することを含み、第１のシリコン領域上に第１のシリコンアイランドを形成するステップが、前記第１のシリコン領域及び誘電体上に前記第１のシリコンアイランドを形成するステップを含むことを特徴とする請求項１に記載の方法。
【請求項９】
ＳＯＩ構造体にシリコントレンチを形成するステップが、ＳＯＩ構造体の埋設絶縁層を実質的に露出させるように絶縁トレンチを形成させることを含み、第１のシリコン形成ステップ中に、前記第１のシリコン領域上に第１のシリコンアイランドを形成させるステップが、前記第１のシリコン領域及び前記露出された埋設絶縁層の上に前記第１のシリコンアイランドを形成させることを含むことを特徴とする請求項１に記載の方法。
【国際調査報告】
2007531061.tif 000011
2007531061.tif 000012
2007531061.tif 000013
2007531061.tif 000014