(57)【要約】  符号化されたデータをその中またはその上に配置された表面。符号化されたデータは、表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、表面の上または中に配置された位置合わせデータとを含み、位置合わせデータは、少なくとも２つのレジストレーション位置を少なくとも部分的に示す。レジストレーション位置は、表面に関する少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、データ部分を少なくとも部分的に復号することを可能にする。【選択図】図３
2007538308.tif 000002
【特許請求の範囲】
【請求項１】
符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、
前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータと
を含む、表面。
【請求項２】
前記位置合わせデータが、
位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を示す第１レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第２レジストレーション構造と
を含む、請求項１に記載の表面。
【請求項３】
前記第１レジストレーション構造が、
前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、
前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックと
を含む、請求項２に記載の表面。
【請求項４】
前記第２レジストレーション構造が、
前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、
クロックトラックごとに２つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線と
を含む、請求項２に記載の表面。
【請求項５】
フォーマットが、少なくとも１つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項１に記載の表面。
【請求項６】
各データブロックが、
それ自体のパイロットトラックを設けられ、
それ自体のレジストレーション特徴を設けられ、
それ自体のクロッキング特徴を設けられ、
データ符号化区域の向かい合わせの側面に２つのクロッキング特徴を設けられ、
ビットストリームのフラグメントを符号化し、
データ符号化区域内でビットストリームのフラグメントを符号化し、
長方形データ符号化区域から形成される
のうちの少なくとも１つである、請求項５に記載の表面。
【請求項７】
データが、パラメータデータを使用して符号化され、各データブロックが、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータが、
前記符号化されたデータのサイズを示し、
インターリーブファクタを示し、
パラメータに関連するチェックサムと、
パラメータに関連するＣＲＣチェックサムと、
パラメータに関連する冗長性データと、
パラメータに関連するリード−ソロモン冗長性データと、
パラメータの複製およびチェックサムと
のうちの少なくとも１つを使用してフォールトトレラントに符号化される
のうちの少なくとも１つである、請求項５に記載の表面。
【請求項８】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項１に記載の表面。
【請求項９】
前記位置合わせデータが、パイロット特徴を含み、前記パイロット特徴が、
フォールトトレラントに符号化され、
平行ラインの組から形成され、
２進パイロットシーケンスを符号化する平行ラインの組から形成され、
１１０１０１１００１０００１１と、
１１００１０００１１１１０１０と
のうちの少なくとも１つを符号化するパイロットシーケンスである
のうちの１つである、請求項１に記載の表面。
【請求項１０】
符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、
前記表面の上または中に配置された位置合わせデータと
を含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、
少なくとも２つの位置の前記位置合わせデータと、
前記複数のデータ部分のうちの少なくとも１つの少なくとも一部と
を感知し、
少なくとも２つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、
少なくとも１つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも１つの感知されたデータ部分の相対位置を判定し、
前記相対位置および前記位置合わせ角度を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号する
ように動作する、表面。
【請求項１１】
表面の上または中に設けられた符号化されたデータを復号するシステムであって、前記符号化されたデータが、
前記表面の上または中に配置された少なくとも１つのデータ部分と、
少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータと
を含み、前記システムが、
感知領域内に供給されるデータを感知するセンサであって、
前記位置合わせデータの少なくとも一部と、
前記少なくとも１つのデータ部分の少なくとも一部と
を感知する、センサと、
デコーダであって、
前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、
前記クロックインジケータを使用して、ＰＬＬを更新し、
前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、
前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号する
デコーダと
を含む、システム。
【請求項１２】
前記デコーダが、
粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定し、
前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、
前記クロックインジケータを使用して、位置合わせＰＬＬを更新し、
前記位置合わせＰＬＬを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する
請求項１１に記載のシステム。
【請求項１３】
前記符号化されたデータが、レジストレーション構造を含み、前記レジストレーション構造が、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記デコーダが、
位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、
前記位置合わせ線の前記位置を使用して、各めいめいのクロックトラックの位置を判定し、
前記位置合わせＰＬＬを更新する
請求項１１に記載のシステム。
【請求項１４】
前記デコーダが、
クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、
各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、
各データクロックＰＬＬを更新する
請求項１３に記載のシステム。
【請求項１５】
前記デコーダが、
前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、
前記変換を使用してビット値を検出することと
によって前記符号化されたデータを復号する、請求項１１に記載のシステム。
【請求項１６】
前記デコーダが、
前記ビット符号化位置の前記座標からサンプル値の座標を判定し、
２つの連続するスキャンラインからのサンプル値を補間することによってビット符号化値を判定する
請求項１５に記載のシステム。
【請求項１７】
前記デコーダが、
３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、
前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、
解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む
請求項１６に記載のシステム。
【請求項１８】
前記デコーダが、
前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも２つの位置で検出され、
前記パイロット特徴を使用して、
スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、
前記位置合わせ方向に垂直な方向での初期レジストレーションと
を判定し、
前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、
前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、
前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、
前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、
前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも１つの位置合わせ線を検出し、
前記少なくとも１つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、
前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定し、
前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、
各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、
前記少なくとも１つのデータ部分の少なくとも一部を検出し、
前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくとも一部を復号する
請求項１１に記載のシステム。
【請求項１９】
前記デコーダが、繰り返して、
前記少なくとも１つの位置合わせ線を検出し、
前記微細レジストレーションを更新し、
前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定し、
各データクロックトラック上のデータクロックインジケータを検出し、
前記更新された位置合わせ角度および前記更新されたレジストレーションを更新し、
これによって前記少なくとも１つのデータ部分を復号できるようにするために、前記少なくとも１つのデータ部分の少なくとも一部を検出する
請求項１８に記載のシステム。
【請求項２０】
前記デコーダが、
前記パイロット特徴の２つの位置でクロックインジケータを検出し、
これによって前記パイロット特徴を追跡するために、めいめいのパイロットＰＬＬを各クロックインジケータに同期させ、
前記パイロットＰＬＬを使用して、
前記位置合わせ角度と、
前記初期レジストレーションと
を判定し、
前記初期レジストレーションおよび前記位置合わせ角度を使用して、２つのデータクロックＰＬＬを初期化し、
前記位置合わせデータ内の前記レジストレーションマーカを検出し、
前記レジストレーションマーカを使用して、前記粗レジストレーションを判定し、
これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションＰＬＬを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させ、
前記レジストレーションＰＬＬを使用して、前記微細レジストレーションを判定し、
前記微細レジストレーションを使用して、２つの位置合わせＰＬＬを初期化し、
これによって前記データクロックトラックを追跡するために、前記位置合わせＰＬＬを位置合わせマーカに同期させ、
前記位置合わせＰＬＬを使用して、前記位置合わせデータ内の２つのデータクロックトラックの前記位置を判定し、
前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、
これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックＰＬＬを対応するデータクロックインジケータに同期させ、
前記データクロックＰＬＬを使用して、
前記更新された位置合わせ角度と、
前記表面上の符号化されたデータの前記位置と
のうちの少なくとも１つを判定する
請求項１８に記載のシステム。
【請求項２１】
表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、
少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分
を含むデータ保管フォーマット。
【請求項２２】
前記フォーマットが、前記表面の上または中に配置された位置合わせデータを含み、前記位置合わせデータが、前記表面上の前記データ部分の位置を少なくとも部分的に示す、請求項２１に記載のデータ保管フォーマット。
【請求項２３】
前記位置合わせデータが、
位置合わせ方向での符号化されたデータの位置を示す複数の基準点を示す第１レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第２レジストレーション構造と
を含む、請求項２２に記載のデータ保管フォーマット。
【請求項２４】
前記第１レジストレーション構造が、
前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、
前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックと
を含む、請求項２３に記載のデータ保管フォーマット。
【請求項２５】
前記第２レジストレーション構造が、
前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、
クロックトラックごとに２つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線と
を含む、請求項２３に記載のデータ保管フォーマット。
【請求項２６】
前記フォーマットが、少なくとも１つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項２１に記載のデータ保管フォーマット。
【請求項２７】
各データブロックが、
それ自体のパイロットトラックを設けられ、
それ自体のレジストレーション特徴を設けられ、
それ自体のクロッキング特徴を設けられ、
データ符号化区域の向かい合わせの側面に２つのクロッキング特徴を設けられ、
ビットストリームのフラグメントを符号化し、
データ符号化区域内でビットストリームのフラグメントを符号化し、
長方形データ符号化区域から形成される
のうちの少なくとも１つである、請求項２６に記載のデータ保管フォーマット。
【請求項２８】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項２１に記載のデータ保管フォーマット。
【請求項２９】
前記フォーマットが、前記ビットストリームを符号化するのに使用される少なくとも１つのパラメータを少なくとも部分的に示すパラメータデータを含む、請求項２１に記載のデータ保管フォーマット。
【請求項３０】
前記ビットストリームの少なくとも一部が、少なくとも１つのデータブロックとして符号化され、前記データブロックが、少なくともいくつかのパラメータデータと少なくともいくつかの符号化されたデータとを符号化する、請求項２９に記載のデータ保管フォーマット。
【請求項３１】
各データブロックが、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第１列および最後の列が、前記パラメータデータを符号化するのに使用される、請求項３０に記載のデータ保管フォーマット。
【請求項３２】
前記パラメータデータが、
前記符号化されたデータのサイズを示し、
インターリーブファクタを示し、
パラメータに関連するチェックサムと、
パラメータに関連するＣＲＣチェックサムと、
パラメータに関連する冗長性データと、
パラメータに関連するリード−ソロモン冗長性データと、
パラメータの複製およびチェックサムと
のうちの少なくとも１つを使用してフォールトトレラントに符号化される
のうちの少なくとも１つである、請求項２９に記載のデータ保管フォーマット。
【請求項３３】
前記位置合わせデータが、パイロット特徴を含み、前記パイロット特徴が、
フォールトトレラントに符号化され、
平行ラインの組から形成され、
２進パイロットシーケンスを符号化する平行ラインの組から形成され、
１１０１０１１００１０００１１と、
１１００１０００１１１１０１０と
のうちの少なくとも１つを符号化するパイロットシーケンスである
のうちの１つである、請求項２２に記載のデータ保管フォーマット。
【請求項３４】
符号化されたデータを復号するシステムであって、前記符号化されたデータが、
符号化されたビットストリームと、
前記ビットストリームに関連する冗長性データと
を含み、前記システムが、
前記符号化されたデータを保管するストアと、
デコーダであって、
前記符号化されたデータのコードワードフォーマットを判定し、
前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、
前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、
前記訂正されたデータを前記ストアに書き込む
デコーダと
を含む、システム。
【請求項３５】
前記デコーダが、
前記位置合わせデータを使用して、各スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、
前記変換を使用してビット値を検出することと
によって前記符号化されたデータを復号する、請求項３４に記載のシステム。
【請求項３６】
前記デコーダが、
前記ビット符号化位置の前記座標からサンプル値の座標を判定し、
２つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定する
請求項３５に記載のシステム。
【請求項３７】
前記デコーダが、
３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、
前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、
解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む
請求項３６に記載のシステム。
【請求項３８】
前記デコーダが、
粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定し、
前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、
前記クロックインジケータを使用して、位置合わせＰＬＬを更新し、
前記位置合わせＰＬＬを使用して、前記位置合わせ方向で前記符号化されたデータの微細レジストレーションを判定する
請求項３４に記載のシステム。
【請求項３９】
前記符号化されたデータが、レジストレーション構造を含み、前記レジストレーション構造が、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記デコーダが、
位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、
前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、
前記位置合わせＰＬＬを更新する
請求項３４に記載のシステム。
【請求項４０】
前記デコーダが、
クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、
各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、
各データクロックＰＬＬを更新する
請求項３９に記載のシステム。
【請求項４１】
表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、
表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサと
を含むモノリシック集積回路。
【請求項４２】
前記回路が、
前記印字ヘッドを使用して、符号化されたデータを印刷することと、
前記イメージセンサを使用して、符号化されたデータを感知することと
のうちの少なくとも１つに使用される、請求項４１に記載のモノリシック集積回路。
【請求項４３】
前記符号化されたデータが、
少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分
を含む、請求項４２に記載のモノリシック集積回路。
【請求項４４】
前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、
前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータと
を含む、請求項４２に記載のモノリシック集積回路。
【請求項４５】
前記印字ヘッドが、
各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向に垂直な第２方向で少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を印刷することと、
前記データ部分の少なくともいくつかの配置を示す位置合わせデータを印刷することと
によって前記符号化されたデータを印刷する、請求項４２に記載のモノリシック集積回路。
【請求項４６】
前記画素センサが、
少なくとも２つの位置の前記位置合わせデータの少なくとも一部を感知することであって、前記感知された位置合わせデータが、前記イメージセンサと前記位置合わせ方向との間の角度を判定するのに使用される、感知することと、
前記少なくとも１つの第１データ部分の少なくとも一部を感知することであって、前記感知されたデータ部分が、前記少なくとも１つの第２データ部分が感知される前に、前記判定された角度を使用して少なくとも部分的に復号された、前記少なくとも１つの感知された第１データ部分である、感知することと
によって前記符号化されたデータを感知する、請求項４５に記載のモノリシック集積回路。
【請求項４７】
前記符号化されたデータが、
位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第１レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第２レジストレーション構造と
のうちの少なくとも１つを含む、請求項４５に記載のモノリシック集積回路。
【請求項４８】
前記符号化されたデータが、少なくとも１つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項４２に記載のモノリシック集積回路。
【請求項４９】
各データブロックが、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第１列および最後の列が、符号化されたデータの生成に使用されるパラメータデータを符号化するのに使用される、請求項４８に記載のモノリシック集積回路。
【請求項５０】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項４２に記載のモノリシック集積回路。
【請求項５１】
前記印字ヘッドが、
インクジェット印字ヘッドと、
Ｍｅｍｊｅｔ（商標）印字ヘッドと
のうちの少なくとも１つである、請求項４１に記載のモノリシック集積回路。
【請求項５２】
前記イメージセンサが、
アクティブ画素ＣＭＯＳイメージセンサと、
ＣＣＤイメージセンサと
のうちの少なくとも１つである、請求項４１に記載のモノリシック集積回路。
【請求項５３】
前記印字ヘッドが、
実質的に不可視のインクを使用するフォーマットと、
赤外線吸収インクを使用するフォーマットと、
可視インクを使用する可視情報と、
媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、
実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、
ｎｅｔｐａｇｅ符号化されたデータと
のうちの少なくとも１つを印刷するように構成される、請求項４１に記載のモノリシック集積回路。
【請求項５４】
表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、
前記表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサと
を含むモノリシック集積回路を組み込んだデバイス。
【請求項５５】
搬送経路と、
ハウジングであって、
前記集積回路を含む空洞と、
前記搬送経路内に供給される媒体に小滴を置くことを可能にするための小滴吐出経路を画定するスロットと
を含むハウジングと、
少なくとも１つのインク供給と、
前記少なくとも１つのインク供給から前記モノリシック集積回路の表面に設けられた１つまたは複数の入口にンクを供給するインク供給モールディングと、
前記媒体を露光する少なくとも１つの放射源と、
前記媒体からの放射を前記画素センサにフォーカシングする少なくとも１つのフォーカシング要素と
を含む、請求項４１に記載のデバイス。
【請求項５６】
印刷される前記マーキングを示すデータを保管するドットシフトレジスタと、
前記ノズルの発射を制御するデータを保管する発射シフトレジスタと、
前記発射シフトレジスタにデータを保管するノズルタイミングおよび制御ブロックと
を含むコントローラを含む、請求項４１に記載のデバイス。
【請求項５７】
前記感知されたマーキングを示す信号を前記画素センサに出力させる画素制御ブロックと、
多重化された信号を形成するために前記信号を多重化するマルチプレクサと、
増幅された多重化された信号を形成するために前記多重化された信号を増幅する増幅器と、
前記増幅された多重化された信号を前記感知されたマーキングを示すデータに変換するアナログ−ディジタル変換器と
を含むコントローラを含む、請求項４１に記載のデバイス。
【請求項５８】
前記イメージセンサを通って前記媒体を搬送する少なくとも１つの搬送モータと、
ビットストリームデータを保管するストレージデバイスと、
前記媒体の存在を検出する少なくとも１つの媒体検出器と、
復号システムを制御するホストコントローラと
のうちの少なくとも１つを含む、請求項４１に記載のデバイス。
【請求項５９】
プリンタと、
リーダと、
復号システムと、
カメラと、
携帯電話機と
のうちの少なくとも１つを含む、請求項４１に記載のデバイス。
【請求項６０】
表面に符号化されたデータを印刷する印字ヘッドと、
前記表面上の符号化されたデータを感知するのに使用される感知デバイスと
を含むモノリシック集積回路であって、
使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられる
モノリシック集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、物理表面にディジタルデータを保管する方法および装置に広く関する。
［相互参照］
本発明に関連するさまざまな方法、システム、および装置が、本発明の出願人または譲受人によって出願された次の特許および同時係属の特許出願で開示されている。これらの特許および同時係属出願のすべての開示が、相互参照によって本明細書に組み込まれている。
【表１】
2007538308.tif 000003
【表２】
2007538308.tif 000004
【表３】
2007538308.tif 000005
【表４】
2007538308.tif 000006
一部の特許出願が、整理番号によってリストされており、これらは、出願番号が既知になった時に出願番号に置換される。
【背景技術】
【０００２】
ＤｏｔＣａｒｄは、カード上の一連のマークとしてデータを符号化し、米国特許出願第０９／１１２７８１号、名称「Ｄａｔａ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ｍｅｃｈａｎｉｓｍ  ｉｎ  ｔｈｅ  ｆｏｒｍ  ｏｆ  ｉｎｋ  ｄｏｔｓ  ｏｎ  ｃａｒｄｓ」を含む一連の保留中の特許出願および付与された特許に詳細に記載されている。
【発明の開示】
【０００３】
第１の広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、表面を提供する。任意選択で、前記位置合わせデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を示す第１レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第２レジストレーション構造とを含む。
【０００４】
任意選択で、前記第１レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【０００５】
任意選択で、前記第２レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。
【０００６】
任意選択で、フォーマットは、少なくとも１つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【０００７】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に２つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも１つである。
【０００８】
任意選択で、データは、パラメータデータを使用して符号化され、各データブロックは、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するＣＲＣチェックサムと、パラメータに関連する冗長性データと、パラメータに関連するリード−ソロモン冗長性データと、パラメータの複製およびチェックサムとのうちの少なくとも１つを使用してフォールトトレラントに符号化されるうちの少なくとも１つである。
【０００９】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【００１０】
任意選択で、前記位置合わせデータは、パイロット特徴を含み、前記パイロット特徴は、フォールトトレラントに符号化され、平行ラインの組から形成され、２進パイロットシーケンスを符号化する平行ラインの組から形成され、１１０１０１１００１０００１１と、１１００１０００１１１１０１０とのうちの少なくとも１つを符号化するパイロットシーケンスであるうちの１つである。
【００１１】
第２の広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、前記表面の上または中に配置された位置合わせデータとを含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、少なくとも２つの位置の前記位置合わせデータと、前記複数のデータ部分のうちの少なくとも１つの少なくとも一部とを感知し、少なくとも２つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、少なくとも１つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも１つの感知されたデータ部分の相対位置を判定し、前記相対位置および前記位置合わせ角度を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するように動作する、表面を提供する。
【００１２】
第３の広義の形で、本発明は、表面の上または中に設けられた符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するデコーダとを含む、システムを提供する。
【００１３】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせＰＬＬを更新し、前記位置合わせＰＬＬを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する。
【００１４】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのクロックトラックの位置を判定し、前記位置合わせＰＬＬを更新する。
【００１５】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックＰＬＬを更新する。
【００１６】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【００１７】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、２つの連続するスキャンラインからのサンプル値を補間することによってビット符号化値を判定する。
【００１８】
任意選択で、前記デコーダは、３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【００１９】
任意選択で、前記デコーダは、前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも２つの位置で検出され、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定し、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも１つの位置合わせ線を検出し、前記少なくとも１つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、前記少なくとも１つのデータ部分の少なくとも一部を検出し、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくとも一部を復号する。
【００２０】
任意選択で、前記デコーダは、繰り返して、前記少なくとも１つの位置合わせ線を検出し、前記微細レジストレーションを更新し、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定し、各データクロックトラック上のデータクロックインジケータを検出し、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新し、これによって前記少なくとも１つのデータ部分を復号できるようにするために、前記少なくとも１つのデータ部分の少なくとも一部を検出する。
【００２１】
任意選択で、前記デコーダは、前記パイロット特徴の２つの位置でクロックインジケータを検出し、これによって前記パイロット特徴を追跡するために、めいめいのパイロットＰＬＬを各クロックインジケータに同期させ、前記パイロットＰＬＬを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定し、前記初期レジストレーションおよび前記位置合わせ角度を使用して、２つのデータクロックＰＬＬを初期化し、前記位置合わせデータ内の前記レジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定し、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションＰＬＬを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させ、前記レジストレーションＰＬＬを使用して、前記微細レジストレーションを判定し、前記微細レジストレーションを使用して、２つの位置合わせＰＬＬを初期化し、これによって前記データクロックトラックを追跡するために、前記位置合わせＰＬＬを位置合わせマーカに同期させ、前記位置合わせＰＬＬを使用して、前記位置合わせデータ内の２つのデータクロックトラックの前記位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックＰＬＬを対応するデータクロックインジケータに同期させ、前記データクロックＰＬＬを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも１つを判定する。
【００２２】
もう１つの広義の形で、本発明は、表面の中またはその上に設けられた符号化されたデータを復号する方法であって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、ＰＬＬを更新するステップと、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するステップとを含む、方法を提供する。
【００２３】
任意選択で、前記方法は、粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定するステップと、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定するステップと、前記クロックインジケータを使用して、位置合わせＰＬＬを更新するステップと、前記位置合わせＰＬＬを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定するステップとを含む。
【００２４】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記方法は、位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定するステップと、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定するステップと、前記位置合わせＰＬＬを更新するステップとを含む。
【００２５】
任意選択で、前記方法は、クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定するステップと、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定するステップと、各データクロックＰＬＬを更新するステップとを含む。
【００２６】
任意選択で、前記方法は、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって、符号化されたデータを復号するステップを含む。
【００２７】
任意選択で、前記方法は、前記ビット符号化位置の前記座標からサンプル値の座標を判定するステップと、２つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定するステップとを含む。
【００２８】
任意選択で、前記方法は、複数の可能な値を有する復号されたビットストリームビットに一時値を割り当てるステップと、前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決するステップと、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込むステップとを含む。
【００２９】
任意選択で、前記方法は、前記位置合わせデータ内でパイロット特徴を検出するステップであって、前記パイロット特徴が、少なくとも２つの位置で検出される、ステップと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定するステップと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定するステップと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出するステップと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定するステップと、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも１つの位置合わせ線を検出するステップと、前記少なくとも１つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定するステップと、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定するステップと、前記少なくとも１つのデータ部分の少なくとも一部を検出するステップと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくとも一部を復号するステップとを含む。
【００３０】
任意選択で、前記方法は、繰り返して、前記少なくとも１つの位置合わせ線を検出するステップと、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定するステップと、各データクロックトラック上のデータクロックインジケータを検出するステップと、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新するステップと、これによって前記少なくとも１つのデータ部分を復号できるようにするために、前記少なくとも１つのデータ部分の少なくとも一部を検出するステップとを含む。
【００３１】
任意選択で、前記方法は、前記パイロット特徴の２つの位置でクロックインジケータを検出するステップと、これによって前記パイロット特徴を追跡するために、めいめいのパイロットＰＬＬを各クロックインジケータに同期させるステップと、前記パイロットＰＬＬを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定するステップと、前記初期レジストレーションおよび前記位置合わせ角度を使用して、２つのデータクロックＰＬＬを初期化するステップと、前記位置合わせデータ内の前記レジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定するステップと、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションＰＬＬを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させるステップと、前記レジストレーションＰＬＬを使用して、前記微細レジストレーションを判定するステップと、前記微細レジストレーションを使用して、２つの位置合わせＰＬＬを初期化するステップと、これによって前記データクロックトラックを追跡するために、前記位置合わせＰＬＬを位置合わせマーカに同期させるステップと、前記位置合わせＰＬＬを使用して、前記位置合わせデータ内の２つのデータクロックトラックの前記位置を判定するステップと、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックＰＬＬを対応するデータクロックインジケータに同期させるステップと、前記データクロックＰＬＬを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも１つを判定するステップとを含む。
【００３２】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも１つで少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも１つの第１データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも１つの第２データ部分が感知される前に前記少なくとも１つの感知された第１データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとによって符号化される、表面を提供する。
【００３３】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも１つのデータ部分の第１部分と前記少なくとも１つのデータ部分の第２部分とを感知することであって、前記第２部分が、前記スキャンラインに垂直な方向で前記第１部分に関して変位される、感知することと、メモリ内に、前記第１部分を表す第１指示データおよび前記第２部分を表す第２指示データを保管することと、プロセッサを使用し、メモリからの前記第１指示データおよび前記第２指示データを使用して、前記少なくとも１つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとによって復号される、表面を提供する。
【００３４】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、表面を提供する。
【００３５】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、表面を提供する。
【００３６】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含むシステムによって復号される、表面を提供する。
【００３７】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、ストアに保管され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記符号化されたデータが、前記符号化されたデータのコードワードフォーマットを判定することと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取ることであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、読み取ることと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正することと、前記訂正されたデータを前記ストアに書き込むこととによって復号される、表面を提供する。
【００３８】
もう１つの広義の形で、本発明は、符号化されたデータをその中またはその上に配置された表面であって、前記符号化されたデータが、少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分を含むフォーマットによって符号化されたビットストリームである、表面を提供する。
【００３９】
第４の広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分を含むデータ保管フォーマットを提供する。
【００４０】
任意選択で、前記フォーマットは、前記表面の上または中に配置された位置合わせデータを含み、前記位置合わせデータは、前記表面上の前記データ部分の位置を少なくとも部分的に示す。
【００４１】
任意選択で、前記位置合わせデータは、位置合わせ方向での符号化されたデータの位置を示す複数の基準点を示す第１レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を示す第２レジストレーション構造とを含む。
【００４２】
任意選択で、前記第１レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【００４３】
任意選択で、前記第２レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの、前記位置合わせ方向での前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。任意選択で、前記フォーマットは、少なくとも１つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【００４４】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に２つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも１つである。
【００４５】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【００４６】
任意選択で、前記フォーマットは、前記ビットストリームを符号化するのに使用される少なくとも１つのパラメータを少なくとも部分的に示すパラメータデータを含む。
【００４７】
任意選択で、前記ビットストリームの少なくとも一部は、少なくとも１つのデータブロックとして符号化され、前記データブロックは、少なくともいくつかのパラメータデータと少なくともいくつかの符号化されたデータとを符号化する。
【００４８】
任意選択で、データブロックは、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第１列および最後の列は、前記パラメータデータを符号化するのに使用される。
【００４９】
任意選択で、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するＣＲＣチェックサムと、パラメータに関連する冗長性データと、パラメータに関連するリード−ソロモン冗長性データと、パラメータの複製およびチェックサムとのうちの少なくとも１つを使用してフォールトトレラントに符号化されるうちの少なくとも１つである。
【００５０】
任意選択で、前記位置合わせデータは、パイロット特徴を含み、前記パイロット特徴は、フォールトトレラントに符号化され、平行ラインの組から形成され、２進パイロットシーケンスを符号化する平行ラインの組から形成され、１１０１０１１００１０００１１と、１１００１０００１１１１０１０とのうちの少なくとも１つを符号化するパイロットシーケンスであるうちの１つである。
【００５１】
第５の広義の形で、本発明は、符号化されたデータを復号するシステムであって、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記システムが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含む、システムを提供する。
【００５２】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、各スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【００５３】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、２つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定する。
【００５４】
任意選択で、前記デコーダは、３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【００５５】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせＰＬＬを更新し、前記位置合わせＰＬＬを使用して、前記位置合わせ方向で前記符号化されたデータの微細レジストレーションを判定する。
【００５６】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、前記位置合わせＰＬＬを更新する。
【００５７】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックＰＬＬを更新する。
【００５８】
もう１つの広義の形で、本発明は、ストアに保管された符号化されたデータを復号する方法であって、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記方法が、前記符号化されたデータのコードワードフォーマットを判定するステップと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取るステップであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、ステップと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正するステップと、前記訂正されたデータを前記ストアに書き込むステップとを含む、方法を提供する。
【００５９】
任意選択で、前記方法は、前記位置合わせデータを使用して、各スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号するステップを含む。
【００６０】
任意選択で、前記方法は、前記ビット符号化位置の前記座標からサンプル値の座標を判定するステップと、２つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定するステップとを含む。
【００６１】
任意選択で、前記方法は、複数の可能な値を有する復号されたビットストリームビットに一時値を割り当てるステップと、前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決するステップと、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込むステップとを含む。
【００６２】
任意選択で、前記方法は、粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定するステップと、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定するステップと、前記クロックインジケータを使用して、位置合わせＰＬＬを更新するステップと、前記位置合わせＰＬＬを使用して、前記位置合わせ方向で前記符号化されたデータの微細レジストレーションを判定するステップとを含む。
【００６３】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線が、前記めいめいのクロックトラックの位置を示し、前記方法は、位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定するステップと、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定するステップと、前記位置合わせＰＬＬを更新するステップとを含む。
【００６４】
任意選択で、前記方法は、クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定するステップと、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定するステップと、各データクロックＰＬＬを更新するステップとを含む。
【００６５】
もう１つの広義の形で、本発明は、表面の中または上でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも１つで少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも１つの第１データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも１つの第２データ部分が感知される前に前記少なくとも１つの感知された第１データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとによって符号化される、データ保管フォーマットを提供する。
【００６６】
もう１つの広義の形で、本発明は、表面の中または上でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも１つのデータ部分の第１部分と前記少なくとも１つのデータ部分の第２部分とを感知することであって、前記第２部分が、前記スキャンラインに垂直な方向で前記第１部分に関して変位される、感知することと、メモリ内に、前記第１部分を表す第１指示データおよび前記第２部分を表す第２指示データを保管することと、プロセッサを使用し、メモリからの前記第１指示データおよび前記第２指示データを使用して、前記少なくとも１つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとによってデコーダ内で符号化される、データ保管フォーマットを提供する。
【００６７】
もう１つの広義の形で、本発明は、表面の中または上でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記符号化されたデータが、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知することと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定することと、前記クロックインジケータを使用して、ＰＬＬを更新することと、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定することと、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号することとによって復号される、データ保管フォーマットを提供する。
【００６８】
もう１つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記符号化されたデータが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するデコーダとを含むシステムによって復号される、データ保管フォーマットを提供する。
【００６９】
もう１つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面の上または中に配置され、前記表面が、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、データ保管フォーマットを提供する。
【００７０】
もう１つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面の上または中に配置され、前記表面が、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、前記表面の上または中に配置された位置合わせデータとを含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、少なくとも２つの位置の前記位置合わせデータと、前記複数のデータ部分のうちの少なくとも１つの少なくとも一部とを感知し、少なくとも２つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、少なくとも１つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも１つの感知されたデータ部分の相対位置を判定し、前記相対位置および前記位置合わせ角度を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するように動作する、データ保管フォーマットを提供する。
【００７１】
もう１つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、データ保管フォーマットを提供する。
【００７２】
もう１つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、データ保管フォーマットを提供する。
【００７３】
もう１つの広義の形で、本発明は、表面の上または中でビットストリームを符号化するデータ保管フォーマットであって、符号化されたデータが、スキャンライン方向に延びる感知領域内に設けられた符号化されたデータを感知する感知デバイスを使用して復号され、前記符号化されたデータが、少なくとも１つのデータ部分と前記少なくとも１つのデータ部分の位置を定義する位置合わせデータとを含み、前記フォーマットが、前記位置合わせデータ内でパイロット特徴を検出することであって、前記パイロット特徴が、少なくとも２つの位置で検出される、検出することと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定することと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出することと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定することと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出することと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定することと、前記位置合わせ角度、前記微細レジストレーション、および前記初期レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定することと、データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出することと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定することと、前記少なくとも１つのデータ部分の少なくとも一部を検出することと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくとも一部を復号することとによって復号される、データ保管フォーマットを提供する。
【００７４】
第６の広義の形で、本発明は、表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサとを含むモノリシック集積回路を提供する。
【００７５】
任意選択で、前記回路は、前記印字ヘッドを使用して、符号化されたデータを印刷することと、前記イメージセンサを使用して、符号化されたデータを感知することとのうちの少なくとも１つに使用される。
【００７６】
任意選択で、前記符号化されたデータは、少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分を含む。
【００７７】
任意選択で、前記符号化されたデータは、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む。
【００７８】
任意選択で、前記印字ヘッドは、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向に垂直な第２方向で少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を印刷することと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを印刷することとによって前記符号化されたデータを印刷する。
【００７９】
任意選択で、前記画素センサは、少なくとも２つの位置の前記位置合わせデータの少なくとも一部を感知することであって、前記感知された位置合わせデータが、前記イメージセンサと前記位置合わせ方向との間の角度を判定するのに使用される、感知することと、前記少なくとも１つの第１データ部分の少なくとも一部を感知することであって、前記感知されたデータ部分が、前記少なくとも１つの第２データ部分が感知される前に、前記判定された角度を使用して少なくとも部分的に復号された、前記少なくとも１つの感知された第１データ部分である、感知することとによって前記符号化されたデータを感知する。
【００８０】
任意選択で、前記符号化されたデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第１レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第２レジストレーション構造とのうちの少なくとも１つを含む。
【００８１】
任意選択で、前記符号化されたデータは、少なくとも１つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【００８２】
任意選択で、各データブロックは、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第１列および最後の列が、符号化されたデータの生成に使用されるパラメータデータを符号化するのに使用される。任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【００８３】
任意選択で、前記印字ヘッドは、インクジェット印字ヘッドと、Ｍｅｍｊｅｔ（商標）印字ヘッドとのうちの少なくとも１つである。
【００８４】
任意選択で、前記イメージセンサは、アクティブ画素ＣＭＯＳイメージセンサと、ＣＣＤイメージセンサとのうちの少なくとも１つである。
【００８５】
任意選択で、前記印字ヘッドは、実質的に不可視のインクを使用するフォーマットと、赤外線吸収インクを使用するフォーマットと、可視インクを使用する可視フォーマットと、媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、ｎｅｔｐａｇｅ符号化されたデータとのうちの少なくとも１つを印刷するように構成される。
【００８６】
第７の広義の形で、本発明は、表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサとを含むモノリシック集積回路を組み込んだデバイスを提供する。
【００８７】
任意選択で、前記デバイスは、搬送経路と、ハウジングであって、前記集積回路を含む空洞と、前記搬送経路内に供給される媒体に小滴を置くことを可能にするための小滴吐出経路を画定するスロットとを含むハウジングと、少なくとも１つのインク供給と、前記少なくとも１つのインク供給から前記モノリシック集積回路の表面に設けられた１つまたは複数の入口にンクを供給するインク供給モールディングと、前記媒体を露光する少なくとも１つの放射源と、前記媒体からの放射を前記画素センサにフォーカシングする少なくとも１つのフォーカシング要素とを含む。
【００８８】
任意選択で、前記デバイスは、印刷される前記マーキングを示すデータを保管するドットシフトレジスタと、前記ノズルの発射を制御するデータを保管する発射シフトレジスタと、前記発射シフトレジスタにデータを保管するノズルタイミングおよび制御ブロックとを含むコントローラを含む。
【００８９】
任意選択で、前記デバイスは、前記感知されたマーキングを示す信号を前記画素センサに出力させる画素制御ブロックと、多重化された信号を形成するために前記信号を多重化するマルチプレクサと、増幅された多重化された信号を形成するために前記多重化された信号を増幅する増幅器と、前記増幅された多重化された信号を前記感知されたマーキングを示すデータに変換するアナログ−ディジタル変換器とを含むコントローラを含む。
【００９０】
任意選択で、前記デバイスは、前記イメージセンサを通って前記媒体を搬送する少なくとも１つの搬送モータと、ビットストリームデータを保管するストレージデバイスと、前記媒体の存在を検出する少なくとも１つの媒体検出器と、復号システムを制御するホストコントローラとのうちの少なくとも１つを含む。
【００９１】
任意選択で、前記デバイスは、プリンタと、リーダと、復号システムと、カメラと、携帯電話機とのうちの少なくとも１つを含む。第８の広義の形で、本発明は、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられる、モノリシック集積回路を提供する。
【００９２】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中でデータを符号化する方法に使用され、前記方法が、前記データを複数の部分にセグメント化するステップであって、各データ部分が、他のデータ部分と独立に復号可能である、ステップと、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも１つで少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させるステップと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成するステップと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも１つの第１データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも１つの第２データ部分が感知される前に前記少なくとも１つの感知された第１データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させるステップとを含む、モノリシック集積回路を提供する。
【００９３】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中で符号化されたデータを復号する方法に使用され、前記符号化されたデータが、前記表面の中または上に配置された少なくとも１つのデータ部分を含み、前記方法が、デコーダ内で、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも１つのデータ部分の第１部分と前記少なくとも１つのデータ部分の第２部分とを感知するステップであって、前記第２部分が、前記スキャンラインに垂直な方向で前記第１部分に関して変位される、ステップと、メモリ内に、前記第１部分を表す第１指示データおよび前記第２部分を表す第２指示データを保管するステップと、プロセッサを使用し、メモリからの前記第１指示データおよび前記第２指示データを使用して、前記少なくとも１つのデータ部分の少なくともいくつかを少なくとも部分的に復号するステップとを含む、モノリシック集積回路を提供する。
【００９４】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の中または上で供給される符号化されたデータを復号する方法に使用され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、ＰＬＬを更新するステップと、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するステップとを含む、モノリシック集積回路を提供する。
【００９５】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中で供給される符号化されたデータを復号する方法システムに使用され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するデコーダとを含む、モノリシック集積回路を提供する。
【００９６】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、符号化されたデータをその中またはその上に配置された表面と共に使用され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、モノリシック集積回路を提供する。
【００９７】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、符号化されたデータをその中またはその上に配置された表面と共に使用され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分であって、各データ部分が、位置合わせ方向に延びる、データ部分と、前記表面の上または中に配置された位置合わせデータとを含み、使用中に、スキャンライン方向に延びる感知領域内に供給されるデータを感知する感知デバイスが、少なくとも２つの位置の前記位置合わせデータと、前記複数のデータ部分のうちの少なくとも１つの少なくとも一部とを感知し、少なくとも２つのレジストレーション位置を使用して、前記スキャンライン方向と前記位置合わせ方向との間の位置合わせ角度を判定し、少なくとも１つのレジストレーション位置および前記位置合わせ角度を使用して、前記感知領域に関する前記少なくとも１つの感知されたデータ部分の相対位置を判定し、前記相対位置および前記位置合わせ角度を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するように動作する、モノリシック集積回路を提供する。
【００９８】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、符号化されたデータを復号するシステムで使用され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記システムが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含む、モノリシック集積回路を提供する。
【００９９】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、ストアに保管された符号化されたデータを復号する方法で使用され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記方法が、前記符号化されたデータのコードワードフォーマットを判定するステップと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取るステップであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、ステップと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正するステップと、前記訂正されたデータを前記ストアに書き込むステップとを含む、モノリシック集積回路を提供する。
【０１００】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、表面の上または中でビットストリームを符号化するデータ保管フォーマットと共に使用され、前記フォーマットが、少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分を含む、モノリシック集積回路を提供する。
【０１０１】
もう１つの広義の形で、本発明は、モノリシック集積回路であって、前記回路が、スキャンライン方向に延びる感知領域内に供給される符号化されたデータを感知する感知デバイスを使用して、符号化されたデータを復号する方法で使用され、前記符号化されたデータが、少なくとも１つのデータ部分と前記少なくとも１つのデータ部分の位置を定義する位置合わせデータとを含み、前記方法が、前記位置合わせデータ内でパイロット特徴を検出するステップであって、前記パイロット特徴が、少なくとも２つの位置で検出される、ステップと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定するステップと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定するステップと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出するステップと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定するステップと、前記位置合わせ角度、前記微細レジストレーション、および前記初期レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定するステップと、データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定するステップと、前記少なくとも１つのデータ部分の少なくとも一部を検出するステップと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくともいくつかを復号するステップとを含む、モノリシック集積回路を提供する。
【０１０２】
第９の広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも１つで少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも１つの第１データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも１つの第２データ部分が感知される前に前記少なくとも１つの感知された第１データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとを行うエンコーダを含む、システムを提供する。
【０１０３】
任意選択で、前記位置合わせデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第１レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第２レジストレーション構造とを含む。
【０１０４】
任意選択で、前記第１レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【０１０５】
任意選択で、前記第２レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの、前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。
【０１０６】
任意選択で、前記表面は、少なくとも１つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【０１０７】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に２つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも１つである。
【０１０８】
任意選択で、データは、パラメータデータを使用して符号化され、各データブロックは、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するＣＲＣチェックサムと、パラメータの複製およびチェックサムとのうちの少なくとも１つを使用してフォールトトレラントに符号化されるうちの少なくとも１つである。
【０１０９】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【０１１０】
任意選択で、少なくとも１つのデータ部分は、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスは、インターリーブされたコードワードを形成し、各コードワードは、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する。
【０１１１】
任意選択で、前記エンコーダは、前記符号化されたデータのコードワードフォーマットを判定し、ストアから前記ビットストリームを読み取り、各コードワードがビットストリーム部分と対応する冗長性データとを有する複数のコードワードを生成し、各コードワード内の前記冗長性データから前記ビットストリームの冗長性データを判定するために前記コードワードをインターリーブし、前記データシーケンスを形成するために前記ストアに保管された前記ビットストリームに前記冗長性データを付加する。
【０１１２】
任意選択で、前記位置合わせデータは、パイロット特徴を含み、前記パイロット特徴は、フォールトトレラントに符号化され、平行ラインの組から形成され、２進パイロットシーケンスを符号化する平行ラインの組から形成され、１１０１０１１００１０００１１と、１１００１０００１１１１０１０とのうちの少なくとも１つを符号化するパイロットシーケンスであるうちの１つである。
【０１１３】
第１０の広義の形で、本発明は、表面の上または中でデータを符号化する方法であって、前記データを複数の部分にセグメント化するステップであって、各データ部分が、他のデータ部分と独立に復号可能である、ステップと、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも１つで少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させるステップと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成するステップと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも１つの第１データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも１つの第２データ部分が感知される前に前記少なくとも１つの感知された第１データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させるステップと含む、方法を提供する。
【０１１４】
任意選択で、前記位置合わせデータは、位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第１レジストレーション構造と、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第２レジストレーション構造とを含む。
【０１１５】
任意選択で、前記第１レジストレーション構造は、前記位置合わせ方向での前記符号化されたデータの粗位置を示す複数のマーカと、前記位置合わせ方向での前記符号化されたデータの微細位置を示すクロックトラックとを含む。
【０１１６】
任意選択で、前記第２レジストレーション構造は、前記位置合わせ方向に垂直な前記方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの、前記めいめいのクロックトラックの位置を示す、位置合わせ線とを含む。
【０１１７】
任意選択で、前記表面は、少なくとも１つのデータブロックを含み、前記データブロックは、複数の可能な値を定義するマークの配置と、前記マークの位置を示す位置合わせデータとを含む。
【０１１８】
任意選択で、各データブロックは、それ自体のパイロットトラックを設けられ、それ自体のレジストレーション特徴を設けられ、それ自体のクロッキング特徴を設けられ、データ符号化区域の向かい合わせの側面に２つのクロッキング特徴を設けられ、ビットストリームのフラグメントを符号化し、データ符号化区域内でビットストリームのフラグメントを符号化し、長方形データ符号化区域から形成されるうちの少なくとも１つである。
【０１１９】
任意選択で、データは、パラメータデータを使用して符号化され、各データブロックは、前記パラメータデータのうちの少なくともいくつかを符号化し、前記パラメータデータは、前記符号化されたデータのサイズを示し、インターリーブファクタを示し、パラメータに関連するチェックサムと、パラメータに関連するＣＲＣチェックサムと、パラメータの複製およびチェックサムとのうちの少なくとも１つを使用してフォールトトレラントに符号化されるうちの少なくとも１つである。
【０１２０】
任意選択で、前記データは、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される。
【０１２１】
任意選択で、少なくとも１つのデータ部分は、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスは、インターリーブされたコードワードを形成し、各コードワードは、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する。
【０１２２】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【０１２３】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、ＰＬＬを更新するステップと、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するステップとを含む、システムを提供する。
【０１２４】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するデコーダとを含む、システムを提供する。
【０１２５】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【０１２６】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも１つのデータ部分の第１部分と前記少なくとも１つのデータ部分の第２部分とを感知することであって、前記第２部分が、前記スキャンラインに垂直な方向で前記第１部分に関して変位される、感知することと、メモリ内に、前記第１部分を表す第１指示データおよび前記第２部分を表す第２指示データを保管することと、プロセッサを使用し、メモリからの前記第１指示データおよび前記第２指示データを使用して、前記少なくとも１つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとによって符号化される、システムを提供する。
【０１２７】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、システムを提供する。
【０１２８】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、システムを提供する。
【０１２９】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含むシステムによって復号される、システムを提供する。
【０１３０】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、ストアに保管され、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記符号化されたデータが、前記符号化されたデータのコードワードフォーマットを判定することと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取ることであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、読み取ることと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正することと、前記訂正されたデータを前記ストアに書き込むこととによって復号される、システムを提供する。
【０１３１】
もう１つの広義の形で、本発明は、表面の上または中でデータを符号化するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分を含むフォーマットによって符号化されたビットストリームである、システムを提供する。
【０１３２】
第１１の広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記システムが、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも１つのデータ部分の第１部分と前記少なくとも１つのデータ部分の第２部分とを感知することであって、前記第２部分が、前記スキャンラインに垂直な方向で前記第１部分に関して変位される、感知することと、メモリ内に、前記第１部分を表す第１指示データおよび前記第２部分を表す第２指示データを保管することと、プロセッサを使用し、メモリからの前記第１指示データおよび前記第２指示データを使用して、前記少なくとも１つのデータ部分の少なくともいくつかを少なくとも部分的に復号することとを行うデコーダを含む、システムを提供する。
【０１３３】
任意選択で、前記センサは、位置合わせデータの少なくとも一部を感知し、前記位置合わせデータは、少なくとも１つのクロックインジケータを少なくとも部分的に示し、前記デコーダは、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号する。
【０１３４】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせＰＬＬを更新し、前記位置合わせＰＬＬを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する。
【０１３５】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、前記位置合わせＰＬＬを更新する。
【０１３６】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックＰＬＬを更新する。
【０１３７】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【０１３８】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、２つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定する。
【０１３９】
任意選択で、前記デコーダは、３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【０１４０】
任意選択で、前記デコーダは、前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも２つの位置で検出され、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定し、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも１つの位置合わせ線を検出し、前記少なくとも１つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、前記少なくとも１つのデータ部分の少なくとも一部を検出し、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくともいくつかを復号する。
【０１４１】
任意選択で、前記デコーダは、繰り返して、前記少なくとも１つの位置合わせ線を検出し、前記微細レジストレーションを更新し、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定し、各データクロックトラック上のデータクロックインジケータを検出し、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新し、これによって前記少なくとも１つのデータ部分を復号できるようにするために、前記少なくとも１つのデータ部分の少なくとも一部を検出する。任意選択で、前記デコーダは、前記パイロット特徴の２つの位置でクロックインジケータを検出し、これによって前記パイロット特徴を追跡するために、めいめいのパイロットＰＬＬを各クロックインジケータに同期させ、前記パイロットＰＬＬを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定し、前記初期レジストレーションおよび前記位置合わせ角度を使用して、２つのデータクロックＰＬＬを初期化し、前記位置合わせデータ内の前記レジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定し、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションＰＬＬを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させ、前記レジストレーションＰＬＬを使用して、前記微細レジストレーションを判定し、前記微細レジストレーションを使用して、２つの位置合わせＰＬＬを初期化し、これによって前記データクロックトラックを追跡するために、前記位置合わせＰＬＬを位置合わせマーカに同期させ、前記位置合わせＰＬＬを使用して、前記位置合わせデータ内の２つのデータクロックトラックの前記位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックＰＬＬを対応するデータクロックインジケータに同期させ、前記データクロックＰＬＬを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも１つを判定する。
【０１４２】
第１２の広義の形で、本発明は、表面の上または中で符号化されたデータを復号する方法であって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記方法が、デコーダ内で、スキャンラインを定義する感知領域内に供給されるデータを感知するセンサを使用して、少なくとも１つのデータ部分の第１部分と前記少なくとも１つのデータ部分の第２部分とを感知するステップであって、前記第２部分が、前記スキャンラインに垂直な方向で前記第１部分に関して変位される、ステップと、メモリ内に、前記第１部分を表す第１指示データおよび前記第２部分を表す第２指示データを保管するステップと、プロセッサを使用し、メモリからの前記第１指示データおよび前記第２指示データを使用して、前記少なくとも１つのデータ部分の少なくともいくつかを少なくとも部分的に復号するステップとを含む、方法を提供する。
【０１４３】
任意選択で、前記センサは、位置合わせデータの少なくとも一部を感知し、前記位置合わせデータは、少なくとも１つのクロックインジケータを少なくとも部分的に示し、前記デコーダは、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号する。
【０１４４】
任意選択で、前記デコーダは、粗レジストレーションを判定するために少なくとも１つのマーカの位置を判定し、前記粗レジストレーションを使用して、クロックトラック内のクロックインジケータを判定し、前記クロックインジケータを使用して、位置合わせＰＬＬを更新し、前記位置合わせＰＬＬを使用して、前記位置合わせ方向での前記符号化されたデータの微細レジストレーションを判定する。
【０１４５】
任意選択で、前記符号化されたデータは、レジストレーション構造を含み、前記レジストレーション構造は、前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す少なくとも２つのクロックトラックと、クロックトラックごとに２つの位置合わせ線とを含み、前記２つの位置合わせ線は、前記めいめいのクロックトラックの位置を示し、前記デコーダは、位置合わせＰＬＬを使用して、めいめいのクロックトラックの前記位置合わせ線の位置を判定し、前記位置合わせ線の前記位置を使用して、各めいめいのトラックの位置を判定し、前記位置合わせＰＬＬを更新する。
【０１４６】
任意選択で、前記デコーダは、クロックトラックごとに、めいめいのデータクロックＰＬＬを使用して、前記クロックトラック上のクロックインジケータの位置を判定し、各クロックトラック上の前記クロックインジケータの前記位置を使用して、位置合わせ角度を判定し、各データクロックＰＬＬを更新する。
【０１４７】
任意選択で、前記デコーダは、前記位置合わせデータを使用して、スキャンンラインの変換を判定することであって、前記変換が、前記データ部分内のビット符号化位置の座標を示す、判定することと、前記変換を使用してビット値を検出することとによって前記符号化されたデータを復号する。
【０１４８】
任意選択で、前記デコーダは、前記ビット符号化位置の前記座標からサンプル値の座標を判定し、２つの連続するサンプルンラインからのサンプル値を補間することによってビット符号化値を判定する。
【０１４９】
任意選択で、前記デコーダは、３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当て、前記ビットの２進値を、データ符号化区域内の周囲のビットの値に基づいて解決し、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込む。
【０１５０】
任意選択で、前記デコーダは、前記位置合わせデータ内でパイロット特徴を検出し、前記パイロット特徴が、少なくとも２つの位置で検出され、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定し、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出し、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定し、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出し、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定し、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも１つの位置合わせ線を検出し、前記少なくとも１つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新し、前記更新された微細レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定し、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出し、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定し、前記少なくとも１つのデータ部分の少なくとも一部を検出し、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくともいくつかを復号する。
【０１５１】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記符号化されたデータが、前記データを複数の部分にセグメント化することであって、各データ部分が、他のデータ部分と独立に復号可能である、セグメント化することと、各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向および前記位置合わせ方向に垂直な方向のうちの少なくとも１つで少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を配置させることと、前記データ部分の少なくともいくつかの配置を示す位置合わせデータを生成することと、前記表面が感知デバイスの感知領域であってスキャンラインを定義する前記感知領域に供給された時に、前記感知デバイスが、前記位置合わせデータの少なくとも一部を感知し、前記感知された位置合わせデータを使用して、前記スキャンラインと前記位置合わせ方向との間の角度を判定し、前記少なくとも１つの第１データ部分の少なくとも一部を感知し、前記判定された角度を使用して、前記少なくとも１つの第２データ部分が感知される前に前記少なくとも１つの感知された第１データ部分を少なくとも部分的に復号するように、前記表面の上または中に前記位置合わせデータを配置させることとによって符号化される、システムを提供する。
【０１５２】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【０１５３】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、方法が、デコーダ内で、感知領域内に供給されるデータを感知するセンサを使用して、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するステップと、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定するステップと、前記クロックインジケータを使用して、ＰＬＬを更新するステップと、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定するステップと、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するステップとを含む、システムを提供する。
【０１５４】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分と、少なくとも１つのクロックインジケータを少なくとも部分的に示す位置合わせデータとを含み、前記システムが、感知領域内に供給されるデータを感知するセンサであって、前記位置合わせデータの少なくとも一部と、前記少なくとも１つのデータ部分の少なくとも一部とを感知するセンサと、デコーダであって、前記感知された位置合わせデータ一部を使用して、前記クロックインジケータを判定し、前記クロックインジケータを使用して、ＰＬＬを更新し、前記ＰＬＬを使用して、前記感知領域と前記少なくとも１つの感知されたデータ部分との間の相対位置を判定し、前記相対位置を使用して、前記少なくとも１つのデータ部分を少なくとも部分的に復号するデコーダとを含む、システムを提供する。
【０１５５】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータとを含む、システムを提供する。
【０１５６】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記表面が、符号化されたデータをその中またはその上に配置され、前記符号化されたデータが、表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサとを含むモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、システムを提供する。
【０１５７】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記符号化されたデータが、表面に符号化されたデータを印刷する印字ヘッドと、前記表面上の符号化されたデータを感知するのに使用される感知デバイスとを含むモノリシック集積回路であって、使用中に、前記集積回路が、それぞれ符号化されたデータの印刷または感知のために前記印字ヘッドおよび前記感知デバイスを通って前記表面を移動できるようにするために搬送モジュールに隣接して設けられるモノリシック集積回路を使用して印刷されるおよび感知されるうちの少なくとも１つである、システムを提供する。
【０１５８】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記符号化されたデータが、前記符号化されたデータを保管するストアと、デコーダであって、前記符号化されたデータのコードワードフォーマットを判定し、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取り、前記符号化されたデータが、前記符号化されたビットストリームおよび冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含み、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正し、前記訂正されたデータを前記ストアに書き込むデコーダとを含むシステムによって復号される、システムを提供する。
【０１５９】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記符号化されたデータが、符号化されたビットストリームと、前記ビットストリームに関連する冗長性データとを含み、前記符号化されたデータが、前記符号化されたデータのコードワードフォーマットを判定することと、前記ストアから、前記判定されたフォーマットを使用して、符号化されたデータを読み取ることであって、前記符号化されたデータが、前記符号化されたビットストリームおよび前記冗長性データを複数のコードワードのそれぞれにデインターリーブするために読み取られ、各コードワードが、ビットストリーム部分および対応する冗長性データを含む、読み取ることと、前記ビットストリーム部分および前記対応する冗長性データを使用して、前記符号化されたビットストリーム内の誤りを訂正することと、前記訂正されたデータを前記ストアに書き込むこととによって復号される、システムを提供する。
【０１６０】
もう１つの広義の形で、本発明は、表面の上または中で符号化されたデータを復号するシステムであって、前記符号化されたデータが、前記表面の上または中に配置された少なくとも１つのデータ部分を含み、前記符号化されたデータが、少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、前記ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分を含むフォーマットによって符号化されたビットストリームである、システムを提供する。
【０１６１】
第１３の広義の形で、本発明は、スキャンライン方向に延びる感知領域内に供給される符号化されたデータを感知する感知デバイスを使用して、符号化されたデータを復号する方法であって、前記符号化されたデータが、少なくとも１つのデータ部分と前記少なくとも１つのデータ部分の位置を定義する位置合わせデータとを含み、前記方法が、前記位置合わせデータ内でパイロット特徴を検出するステップであって、前記パイロット特徴が、少なくとも２つの位置で検出される、ステップと、前記パイロット特徴を使用して、スキャンライン方向と位置合わせ方向との間の位置合わせ角度と、前記位置合わせ方向に垂直な方向での初期レジストレーションとを判定するステップと、前記位置合わせデータ内でレジストレーション特徴内のレジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記位置合わせ方向での粗レジストレーションを判定するステップと、前記粗レジストレーションを使用して、前記位置合わせデータ内でレジストレーションクロックインジケータを検出するステップと、前記レジストレーションクロックインジケータを使用して、前記位置合わせ方向での微細レジストレーションを判定するステップと、前記位置合わせ角度、前記微細レジストレーション、および前記初期レジストレーションを使用して、前記位置合わせデータ内の２つのデータクロックトラックの位置を判定するステップと、データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、各データクロックインジケータを使用して、更新された位置合わせ角度および前記位置合わせ方向に垂直な方向での更新されたレジストレーションを判定するステップと、前記少なくとも１つのデータ部分の少なくとも一部を検出するステップと、前記更新された位置合わせ角度、前記微細レジストレーション、および前記更新されたレジストレーションを使用して、前記少なくとも１つの検出されたデータ部分の少なくともいくつかを復号するステップとを含む、方法を提供する。
【０１６２】
任意選択で、前記方法は、前記微細レジストレーション、前記位置合わせ角度、および前記初期レジストレーションを使用して、少なくとも１つの位置合わせ線を検出するステップと、前記少なくとも１つの検出された位置合わせ線を使用して、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションを使用して、前記データクロックトラックの前記位置を判定するステップとを含む。
【０１６３】
任意選択で、前記方法は、繰り返して、前記少なくとも１つの位置合わせ線を検出するステップと、前記微細レジストレーションを更新するステップと、前記更新された微細レジストレーションおよび前記更新されたレジストレーションを使用して、前記データクロックトラックの前記位置を判定するステップと、各データクロックトラック上のデータクロックインジケータを検出するステップと、前記更新された位置合わせ角度および前記更新されたレジストレーションを更新するステップと、これによって前記少なくとも１つのデータ部分を復号できるようにするために、前記少なくとも１つのデータ部分の少なくとも一部を検出するステップとを含む。
【０１６４】
任意選択で、前記方法は、前記パイロット特徴の２つの位置でクロックインジケータを検出するステップと、これによって前記パイロット特徴を追跡するために、めいめいのパイロットＰＬＬを各クロックインジケータに同期させるステップと、前記パイロットＰＬＬを使用して、前記位置合わせ角度と、前記初期レジストレーションとを判定するステップと、前記初期レジストレーションおよび前記位置合わせ角度を使用して、２つのデータクロックＰＬＬを初期化するステップと、前記位置合わせデータ内の前記レジストレーションマーカを検出するステップと、前記レジストレーションマーカを使用して、前記粗レジストレーションを判定するステップと、これによって前記レジストレーション特徴を追跡するために、前記粗レジストレーションを使用して、レジストレーションＰＬＬを前記位置合わせデータ内の前記レジストレーションクロックインジケータに同期させるステップと、前記レジストレーションＰＬＬを使用して、前記微細レジストレーションを判定するステップと、前記微細レジストレーションを使用して、２つの位置合わせＰＬＬを初期化するステップと、これによって前記データクロックトラックを追跡するために、前記位置合わせＰＬＬを位置合わせマーカに同期させるステップと、前記位置合わせＰＬＬを使用して、前記位置合わせデータ内の２つのデータクロックトラックの前記位置を判定するステップと、前記データクロックトラックの前記位置を使用して、各データクロックトラック上のデータクロックインジケータを検出するステップと、これによって前記位置合わせ方向に垂直な前記方向で前記データのレジストレーションを追跡するために、各データクロックＰＬＬを対応するデータクロックインジケータに同期させるステップと、前記データクロックＰＬＬを使用して、前記更新された位置合わせ角度と、前記表面上の符号化されたデータの前記位置とのうちの少なくとも１つを判定するステップとを含む。
【０１６５】
任意選択で、データは、あるフォーマットを使用して前記表面で符号化される。
【０１６６】
任意選択で、前記フォーマットは、ビットストリームの符号化に適し、最適の撮像および復号に適合され、２次元であり、表面への印刷に適し、リニアイメージセンサを通って搬送されている間のリアルタイム復号に適合され、２つを超える連続するサンプルラインへの参照なしで連続するサンプルラインの組から復号されるように適合される。
【０１６７】
任意選択で、前記サンプルラインは、復号方向に垂直である。
【０１６８】
任意選択で、前記フォーマットは、前記復号方向に関して実質的に増加するビット順で前記ビットストリームを符号化する。
【０１６９】
任意選択で、前記位置合わせデータは、位置合わせ方向でのデータ部分のレジストレーションの判定を可能にするためにレジストレーション特徴を含み、前記レジストレーション特徴は、規則的な間隔の粗レジストレーションマーカから形成され、規則的な間隔の微細レジストレーションマーカから形成され、粗レジストレーションマーカの間に配置された微細レジストレーションマーカから形成されるうちの少なくとも１つである。
【０１７０】
任意選択で、前記フォーマットは、データ部分のクロッキングを前記復号方向で１次元的に判定できるようにするクロッキング特徴を含む。
【０１７１】
任意選択で、前記クロッキング特徴は、前記データ部分の前記クロッキングをサンプルラインごとに新たに判定することを可能にする。
【０１７２】
任意選択で、前記クロッキング特徴は、規則的な間隔のクロックマーカからなるクロックトラックである。
【０１７３】
任意選択で、前記フォーマットは、前記レジストレーション特徴および前記クロッキング特徴に関する所定の位置でのマークの存在または不在によって個々の符号化されたデータビットを表す。
【０１７４】
任意選択で、前記フォーマットは、追加ビットストリームを付加することを可能にする。
【０１７５】
第１４の広義の形で、本発明は、第４の広義の形のフォーマットを復号する方法を提供する。
【０１７６】
任意選択で、前記方法は、復号方向で前記フォーマットをサンプリングすることによって得られる一連のサンプルラインを処理する。
【０１７７】
任意選択で、前記方法は、パイロット特徴を検出することを含む。
【０１７８】
任意選択で、前記方法は、パイロットシーケンスを認識することを含む。
【０１７９】
任意選択で、前記方法は、誤りが存在する状態でパイロットシーケンスを認識することを含む。
【０１８０】
任意選択で、前記方法は、検出中に前記パイロット特徴を追跡するのにＰＬＬを使用することを含む。
【０１８１】
任意選択で、前記方法は、前記パイロット特徴から前記復号方向で初期レジストレーションを判定することを含む。
【０１８２】
任意選択で、前記方法は、レジストレーション特徴から、前記復号方向に垂直な方向で初期レジストレーションを判定することを含む。
【０１８３】
任意選択で、前記方法は、レジストレーション中に前記レジストレーション特徴を追跡するのにＰＬＬを使用することを含む。
【０１８４】
任意選択で、前記方法は、前記クロッキング特徴から、サンプルラインごとに新たに前記復号方向でレジストレーションを判定することを含む。
【０１８５】
任意選択で、前記方法は、２つのクロッキング特徴から、サンプルラインごとにサンプルライン上の２つの異なる位置で新たに前記復号方向でレジストレーションを判定することを含む。
【０１８６】
任意選択で、前記方法は、前記クロッキング特徴を追跡するのにＰＬＬを使用することを含む。
【０１８７】
任意選択で、前記方法は、前記復号方向に垂直な方向で各クロッキング特徴の中心を追跡するのにＰＬＬを使用することを含む。
【０１８８】
任意選択で、前記方法は、サンプルラインごとに新たにビット値をサンプリングするための変換を計算することを含む。
【０１８９】
任意選択で、前記方法は、前記２つのクロッキング特徴から前記変換を計算することを含む。
【０１９０】
任意選択で、前記方法は、ビットストリームビット符号化位置ごとに２次元サンプルライン座標を計算することを含む。
【０１９１】
任意選択で、前記方法は、前記変換を使用して前記ビット符号化位置の前記座標を計算することを含む。
【０１９２】
任意選択で、前記方法は、２つの連続するサンプルラインからのサンプル値を補間することによってビット符号化値を判定することを含む。
【０１９３】
任意選択で、前記方法は、前記ビット符号化位置の前記座標から前記サンプル値の前記座標を計算することを含む。
【０１９４】
任意選択で、前記方法は、３つ以上の可能な値を有する復号されたビットストリームビットに一時値を割り当てることを含む。
【０１９５】
任意選択で、前記方法は、前記ビットの２進値を、前記データ符号化区域内の周囲のビットの前記一時値または解決された値に基づいて解決することを含む。
【０１９６】
任意選択で、前記方法は、解決された符号化されたビットストリームビット値をビットストリーム順でストレージデバイスに書き込むことを含む。
【０１９７】
任意選択で、前記方法は、冗長性データを前記保管されるビットストリームの終りに書き込むことを含む。
【０１９８】
任意選択で、前記方法は、前記ビットストリーム内のすべての誤りを訂正するのに前記冗長性データを使用することを含む。
【０１９９】
任意選択で、前記方法は、前記ストレージデバイスから各コードワードのシンボルを取り出すことと、前記コードワード内の誤りを訂正することと、訂正されたシンボルを前記ストレージデバイスに書き戻すこととを含む。
【０２００】
任意選択で、前記方法は、前記ストレージデバイスからのシンボルの取り出しおよび前記ストレージデバイスへの訂正されたシンボルの後続の書き戻しを可能にするためにインターリーブされたシンボルのストレージデバイスアドレスを生成することを含む。
【０２０１】
任意選択で、前記方法は、有効なチェックサムを有するパラメータの組を識別することを含む。
【０２０２】
任意選択で、前記方法は、前記パラメータからビットストリームサイズを判定することを含む。
【０２０３】
任意選択で、前記方法は、前記パラメータから符号化されたデータのサイズを判定することを含む。
【０２０４】
任意選択で、前記方法は、前記パラメータからインターリーブファクタを判定することを含む。
【０２０５】
任意選択で、前記システムは、リニアイメージセンサインターフェースと、汎用入出力（ＧＰＩＯ）インターフェースと、ストレージデバイスインターフェースと、ホストデバイスから構成データおよび制御データを受け取るシリアルインターフェースと、前記ホストデバイスにイベントをシグナリングする割込みインターフェースと、復号動作を制御し、同期化させるデコーダコントローラとのうちの少なくとも１つを含む。
【０２０６】
任意選択で、前記ストレージデバイスインターフェースは、メモリインターフェースである。
【０２０７】
任意選択で、前記デコーダコントローラは、前記ＧＰＩＯインターフェースを介して少なくとも１つの照明ＬＥＤを制御することと、前記ＧＰＩＯインターフェースを介して少なくとも１つの媒体搬送モータを制御することと、前記ＧＰＩＯインターフェースを介して少なくとも１つのリニアイメージセンサを制御することとのうちの少なくとも１つを行うように構成される。
【０２０８】
任意選択で、前記デコーダコントローラは、前記ＧＰＩＯインターフェースを介して少なくとも１つの媒体検出器から媒体の存在の通知を受け入れることと、前記リニアイメージセンサを介して媒体の存在を検出することと、媒体の存在の検出時に媒体搬送、リニア撮像、および復号を開始することと、少なくとも２つの位置での媒体の存在の検出時に媒体搬送、リニア撮像、および復号を開始することと、生ビットストリーム復号をもたらすために前記リニアイメージセンサを通るフォーマット担持媒体の搬送中に生デコーダの動作を制御することと、ビットストリーム誤り訂正をもたらすために生ビットストリーム復号の完了後に冗長性デコーダの動作を制御することとのうちの少なくとも１つを行うように構成される。
【０２０９】
任意選択で、前記システムは、前記リニアイメージセンサインターフェースを介してリニアイメージセンサからサンプルラインを受け取るように構成されたラインバッファの組を含む。
【０２１０】
任意選択で、前記システムは、前記ラインバッファからサンプルデータを読み取り、前記サンプルデータからビットストリームビット値を復号し、前記ストレージデバイスインターフェースを介してストレージデバイスにビット値を書き込むように構成された生デコーダを含む。
【０２１１】
任意選択で、前記システムは、前記ストレージデバイスに保管された前記ビットストリームデータの誤りを訂正するように構成された冗長性デコーダを含む。
【０２１２】
任意選択で、前記システムは、モノリシック集積回路（ＩＣ）で実施される。
【０２１３】
任意選択で、前記ＩＣは、前記ストレージデバイスを含む。
【０２１４】
任意選択で、前記ストレージデバイスは、ソリッドステートメモリである。
【０２１５】
任意選択で、前記システムは、第４の広義の形に従う表面を読み取り、復号するリーダの一部を形成する。
【０２１６】
任意選択で、前記リーダは、前記媒体を復号する復号システムと、前記媒体からサンプルラインをキャプチャするリニアイメージセンサと、前記媒体を照明する少なくとも１つの照明ＬＥＤと、前記イメージセンサを通って前記媒体を搬送する少なくとも１つの搬送モータと、ビットストリームデータを保管するストレージデバイスと、前記媒体の存在を検出する少なくとも１つの媒体検出器と、前記復号システムを制御するホストコントローラとのうちの少なくとも１つを含む。
【０２１７】
第１５の広義の形で、本発明は、リニアイメージセンサと印字ヘッドとを含むモノリシック集積回路（ＩＣ）を提供する。
【０２１８】
任意選択で、前記印字ヘッドは、インクジェット印字ヘッドと、Ｍｅｍｊｅｔ（商標）印字ヘッドとのうちの少なくとも１つである。
【０２１９】
任意選択で、前記イメージセンサは、アクティブ画素ＣＭＯＳイメージセンサと、ＣＣＤイメージセンサとのうちの少なくとも１つである。
【０２２０】
第１６の広義の形で、本発明は、第４の広義の形に従うフォーマットを媒体に印刷するプリンタを提供する。
【０２２１】
任意選択で、前記プリンタは、インクジェット印字ヘッドと、Ｍｅｍｊｅｔ（商標）印字ヘッドとのうちの少なくとも１つを組み込む。
【０２２２】
任意選択で、前記プリンタは、実質的に不可視のインクを使用するフォーマットと、赤外線吸収インクを使用するフォーマットと、可視インクを使用する可視情報と、媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、ｎｅｔｐａｇｅ符号化されたデータとのうちの少なくとも１つを印刷するように構成される。
【０２２３】
第１７の広義の形で、本発明は、第４の広義の形に従うフォーマットを媒体に印刷し、フォーマット担持媒体を読み取り、前記フォーマットを復号するように構成されたプリンタ−リーダを提供する。
【０２２４】
任意選択で、前記デバイスは、プリンタと、リーダと、第６の広義の形に従うリニアイメージセンサおよび印字ヘッドＩＣとのうちの少なくとも１つを含む。
【０２２５】
第１８の広義の形で、本発明は、プリンタを組み込んだカメラを提供する。
【０２２６】
任意選択で、前記カメラは、第４の広義の形のフォーマットに従って符号化された、媒体上のキャプチャされた写真に対応するディジタルイメージと、前記媒体上の前記写真に対応するビジュアルイメージとのうちの少なくとも１つを可視インクを使用して印刷し、実質的に不可視のインクを使用して符号化されたディジタルイメージを印刷するように構成される。
【０２２７】
任意選択で、前記カメラは、第４の態様に従うリーダを含む。
【０２２８】
任意選択で、前記カメラは、第４の広義の態様に従って符号化された媒体からディジタルイメージを読み取り、これを復号するように構成される。
【０２２９】
任意選択で、前記カメラは、ディスプレイを含む。
【０２３０】
任意選択で、前記カメラは、前記ディスプレイに前記復号されたイメージを表示するように構成される。
【０２３１】
任意選択で、前記カメラは、ストレージデバイスを含む。
【０２３２】
任意選択で、前記カメラは、前記復号されたイメージを前記ストレージデバイスに保管するように構成される。
【０２３３】
任意選択で、前記カメラは、送信器を含む。
【０２３４】
任意選択で、前記カメラは、前記送信器を使用して、前記復号されたイメージを別々のコンピュータシステムに送信するように構成される。
【０２３５】
任意選択で、前記カメラは、携帯電話機を組み込まれる。
【０２３６】
第１９の広義の形で、本発明は、プリンタを組み込んだ携帯電話機を提供する。
【０２３７】
任意選択で、前記電話機は、第４の広義の形のフォーマットに従って符号化された、媒体上のキャプチャされたオーディオに対応するオーディオビットストリームと、前記媒体上の前記オーディオを表すビジュアルイメージとのうちの少なくとも１つを可視インクを使用して印刷し、実質的に不可視のインクを使用して符号化されたオーディオビットストリームを印刷するように構成される。
【０２３８】
任意選択で、前記電話機は、リーダを含む。
【０２３９】
任意選択で、前記電話機は、第４の広義の態様に従って符号化された媒体からオーディオビットストリームを読み取り、これを復号するように構成される。
【０２４０】
任意選択で、前記電話機は、オーディオ出力デバイスを含む。
【０２４１】
任意選択で、前記電話機は、前記オーディオ出力デバイスを介して前記復号されたオーディオを再生するように構成される。
【０２４２】
任意選択で、前記電話機は、ストレージデバイスを含む。
【０２４３】
任意選択で、前記電話機は、前記復号されたオーディオを前記ストレージデバイスに保管するように構成される。
【０２４４】
任意選択で、前記電話機は、送信器を含む。
【０２４５】
任意選択で、前記電話機は、前記送信器を使用して、前記復号されたオーディオを別々のコンピュータシステムに送信するように構成される。
【０２４６】
第２０の広義の形で、本発明は、第４の広義の形のフォーマットに従って符号化された少なくとも１つのビットストリームを担持する媒体を提供する。
【０２４７】
任意選択で、前記媒体は、紙、ボール紙、プラスチック、金属、およびガラスのうちの少なくとも１つから構成される。
【０２４８】
任意選択で、前記媒体は、薄層からなる。代替案では、前記媒体は、固体である。
【発明を実施するための最良の形態】
【０２４９】
１．序論
Ｍｎｅｍは、物理表面にディジタルデータを保管する堅牢な２次元光学符号化方式である。そのデータ容量は、表面積に伴って線形にスケーリングされる。Ｍｎｅｍは、基本的に読取専用（ＲＯ）応用および追記（ＷＯＲＭ）応用をサポートし、データを付加する能力を含む。Ｍｎｅｍは、実世界の表面劣化に対処するために、光学フォールトトレランスを組み込まれている。
【０２５０】
Ｍｎｅｍは、インクジェット印刷に適する。赤外線吸収インクまたは蛍光インクなどの不可視インクを使用して印刷される時に、Ｍｎｅｍ符号化されたデータを、可視のテキストおよびカラーグラフィックスに重畳することができる。これによって、たとえば、写真のディジタル陰画をその写真のカラープリントに重畳できるようになる。
【０２５１】
Ｍｎｅｍは、Ｍｎｅｍ符号化されたデータの線形スキャン中の効率的なリアルタイム復号用に最適化されている。コンパクトなＭｎｅｍデコーダチップが、復号機能を実施する。データがカード媒体上で符号化される応用例で、デコーダチップは、通常、リニアイメージセンサおよびカード搬送機構と結合される。この場合に、デコーダは、カードがリニアイメージセンサを通って搬送される時にリアルタイムで機能する。
【０２５２】
Ｍｎｅｍデコーダは、完全にソフトウェア介入なしで動作し、復号されたデータを外部メモリに継続的に書き込む。Ｍｎｅｍデコーダは、生動作モードとフォールトトレラント動作モードの両方を提供し、フォールトトレラントモードでは、パラメータおよび冗長性データの一時保管用の少量の追加外部メモリだけを必要とする。デコーダは、任意選択としてイメージ獲得および媒体搬送を制御する。
【０２５３】
この文書は、Ｍｎｅｍフォーマット、復号アルゴリズム、ならびにデコーダおよび完全なリーダのアーキテクチャを説明する。
【０２５４】
Ｍｎｅｍ設計は、以前のｄｏｔＣａｒｄ設計に基づいて作られ、このｄｏｔＣａｒｄ設計は、米国特許第０９／１１２７８１号、名称「Ｄａｔａ  ｄｉｓｔｒｉｂｕｔｉｏｎ  ｍｅｃｈａｎｉｓｍ  ｉｎ  ｔｈｅ  ｆｏｒｍ  ｏｆ  ｉｎｋ  ｄｏｔｓ  ｏｎ  ｃａｒｄｓ」を含む一連の付与された特許および保留中の特許出願に詳細に記載されており、このテクノロジに関する他のすべての特許および保留中の特許出願が、上の相互参照のセクションに示されている。Ｍｎｅｍは、効率的な復号用に最適化されている点がｄｏｔＣａｒｄと異なる。この２つの手法の間の相違を、下で詳細に説明する。
【０２５５】
２．フォーマット
Ｍｎｅｍエリアは、データの１つまたは複数のビットストリームを符号化する。これらは、０から順番に番号を付けられる。ビットストリーム内のビットも、０から順番に番号を付けられる。
【０２５６】
図１に示されているように、Ｍｎｅｍ符号化は、物理レイヤ、生データレイヤ、およびフォールトトレラントデータレイヤを有する。生データレイヤは、２次元符号化方式を使用して各ビットストリームを表す。物理レイヤは、光学感知および撮像に適する形で符号化方式を実施する。フォールトトレラントデータレイヤは、フォールトトレランスのために冗長に各ビットストリームを符号化する。
【０２５７】
物理レイヤは、応用例に従って変更することができる。Ｍｎｅｍ応用例は、Ｍｎｅｍのフォールトトレラントデータレイヤを使用するか、それ自体のフォールトトレランスを実施するかを選択することができる。
【０２５８】
２．１  生データレイヤ
２．１．１  ビットストリームのセグメント化
各ビットストリームは、セグメントのシーケンスに区分される。ビットストリーム内で、セグメントは０から順番に番号を付けられる。セグメントサイズは、特定の応用例について固定である。
【０２５９】
各セグメントは、２次元ブロックによって表され、したがって、ビットストリームは、ブロックのシーケンスによって表される。各ブロックに、他のブロックと独立に、それを検出できるようにし、そのセグメントデータを復号できるようにするのに十分な構造が含まれる。Ｍｎｅｍエリアのブロック構造は、２つの目的のために働く、すなわち、（ａ）Ｍｎｅｍエリア全体についてグローバルにではなくブロックごとに局所的に、必要な光学公差を満足できるようにし、（ｂ）既存Ｍｎｅｍエリアに新しいビットストリームを付加する基礎を提供する。
【０２６０】
Ｍｎｅｍエリアの構造は、図２に示されているように、Ｍｎｅｍ空間と称するデカルト座標空間内で定義される。各ブロックは、エリア内の対応する位置を有する。増加するブロック番号は、増加するｙ座標内の増加するｘ座標を有するブロック位置に対応し、したがって、ブロック行の組が定義される。ストリームの最初のブロックは、前のストリームがある場合に、前のストリームの最後のブロックに続く。
【０２６１】
ブロックの間に公称エッジ間間隔Δｂがあり、各ブロックは、この公称間隔に基づく公称位置を有する。ブロックの実際の位置は、一方または両方の次元で±Δｂ／２まで変化することを許容される。この間隔は、応用例固有である。
【０２６２】
Ｍｎｅｍエリアのエッジとスキャンのエッジとの間のｘ次元の公称最小間隔Δｍがある。スキャンに関するＭｎｅｍエリアの実際の位置は、ｘ方向で±Δｍだけ変化することを許容される。この間隔は、応用例固有である。
【０２６３】
Ｈｂ  ｍａｘの最大許容ブロック高さ、Ｗｂ  ｍａｘの最大許容ブロック幅、ＨｍのＭｎｅｍエリア高さ、およびＷｍのＭｎｅｍエリア幅を仮定すると、Ｍｎｅｍエリア内のブロック行の個数ｍおよびブロック列の個数ｎは、
【数１】
2007538308.tif 000007
によって与えられる。ブロックの公称高さＨｂ’および実際の幅Ｗｂは、
【数２】
2007538308.tif 000008
【数３】
2007538308.tif 000009
によって与えられる。ブロックの実際の高さＨｂは、セクション２．１．６で導出する。
【０２６４】
ブロックの構造は、図３に示されているように、ブロック空間と称するデカルト座標空間内で定義される。この図に示されたさまざまなブロック構成要素が、原寸通りでないことに留意されたい。
【０２６５】
ブロック空間およびＭｎｅｍ空間は、同一のスケールおよび回転を有する。これらは、ある変換によって関係する。列ｉ行ｊのブロックは、次のブロック空間−Ｍｎｅｍ空間変換ベクトルＴｂｍを有する。
Ｔｂｍ（ｉ，ｊ）＝［Δｂ＋ｉ（Ｗｂ＋Δｂ），Δｂ＋ｊ（Ｈｂ＋Δｂ），０］Ｔ  （式５）
２．１．２  データグリッド
ブロック内で、セグメントの各データビットは、対応する符号化位置を有し、ビットの値は、その位置のマークの存在または不在によって符号化される。マークの存在は、１のビットを符号化し、マークの不在は、０のビットを符号化する。ビット符号化位置は、規則的な長方形グリッドに配置される。各位置は、整数座標を有し、隣接位置の間隔は、ｘとｙの両方で１単位である。増加するビット番号は、増加するｘ座標内の増加するｙ座標を有する位置に対応し、したがって、データ列の行が定義される。
【０２６６】
データグリッドの幅Ｗｄおよび高さＨｄは、セクション２．１．６でブロック次元から導出する。データグリッドの高さは、必ず８の倍数である。
【０２６７】
２．１．３  パイロット
ブロックは、ｙ方向ですなわち、多少はｘ軸に平行なスキャンラインの組を使用してスキャンされるように設計されている。したがって、ブロックは、初期ブロック検出を可能にするために、最下部にパイロットシーケンスを含む。ブロックの構造は、下から上へまたは上から下へスキャンされることを可能にするために、回転対称である。ブロックは、デコーダがスキャン方向を検出し、それを訂正することを可能にするために、最上部に異なるパイロットシーケンスを含む。両方向スキャンのサポートは、それを必要としない応用例については省略することができる。
【０２６８】
ブロックは、リーダならびに符号化自体（たとえば、元々の印刷プロセスに起因する）の実世界の公差に対処するために、スキャン方向に関して最大回転αｍａｘまでわずかに回転している時であってもスキャンおよび復号を可能にするように設計されている。したがって、パイロットは、デコーダがスキャン方向に関するブロックの実際の回転αを判定することを可能にする。
【０２６９】
パイロットは、奇数ｙ座標にある符号化されたバイナリシーケンスすなわちゼロ復帰表現を使用することからなる。これによって、パイロットをセルフクロッキングにすることが可能になる。ｘ軸に平行な線の存在は、１のビットを符号化し、線の不在は、０のビットを符号化する。
【０２７０】
パイロットシーケンスは、初期同期を支援するリードインと、それに続く、認識およびレジストレーションを可能にする独自のコードシーケンスからなる。リードインは、５つの連続する１からなる。下パイロットコードシーケンスは、１１０１０１１００１０００１１であり、上パイロットコードシーケンスは、１１００１０００１１１１０１０すなわち、下パイロットコードシーケンスの左循環５シフトである。パイロットの高さＨｐは、４０単位である。パイロットの幅Ｗｐは、データグリッドの幅およびデータクロックトラックの幅に関して定義される（セクション２．１．５を参照されたい）。
【０２７１】
この２つのパイロットコードシーケンスは、その２進ハミング距離を最大にするように選択される。これによって、デコーダが、誤りが存在する場合であってもパイロットの最尤検出を実行できるようになる。パイロットは、たとえばリードインが先行する時など、１ビットの任意のプレフィックスから生じるシーケンスからのハミング距離をも最大にするように選択される。
【０２７２】
デコーダは、パイロットシーケンスを検出したならば、スキャンに関するそのブロックのｙレジストレーションを知る。２つの異なるｘオフセットでパイロットシーケンスを検出することによって、デコーダは、そのブロックに関する２つの潜在的に異なるｙレジストレーションを入手する。これらから、デコーダは、パイロット線の傾きを計算でき、したがってデータグリッドの最初の傾きを計算することができる。３つ以上の位置でパイロットの検出を試みることによって、デコーダは、より堅牢にパイロットを検出することができる。
【０２７３】
２．１．４  レジストレーショントラック
ブロックは、各パイロットに続くレジストレーショントラックを含む。各レジストレーショントラックは、規則的な間隔のレジストレーションマーカが散在するクロックトラックからなる。マーカは、デコーダによるブロックの粗ｘレジストレーション判定すなわちクロック期間（または同等に±１単位）内までのｘレジストレーション判定を可能にする。クロックトラックは、デコーダによるブロックの微細ｘレジストレーション判定すなわちクロック期間の分数内までのｘレジストレーション判定を可能にする。
【０２７４】
クロックトラックは、連続する奇数ｘ座標に位置決めされたクロックティックのシーケンスからなる。各クロックティックは、ｙ軸に平行な短い線からなる。
【０２７５】
レジストレーションマーカは、ブロックのｘ位置の公称ｘ位置からの逸脱が許容される最大値である場合であってもデコーダが曖昧さなしに各マーカを突き止め、識別できるようにするために、十分に大きい幅Ｗｆおよびエッジ間間隔Δｆを有する。
Ｗｆ＝Δｍ＋Δｂ＋Ｗｆ  ｍｉｎ  （式６）
Δｆ＝Δｍ＋Δｂ＋Δｆ  ｍｉｎ  （式７）
Ｗｆ  ｍｉｎは、最小マーカサイズである。これは、表２で定義される固定値を有する。Δｆ  ｍｉｎは、最小マーカ分離である。これは、表２で定義される固定値を有する。
【０２７６】
最下部パイロットに関連する左端マーカは、レジストレーショントラックの第１列に位置合わせされ、残りのマーカは、左端マーカに関して位置決めされる。最上部パイロットに関連する右端マーカは、レジストレーショントラックの最後の列に位置合わせされ、残りのマーカは、右端マーカに関して位置決めされる。マーカトラックの幅Ｗｒは、データグリッドの幅およびデータクロックトラックの幅に関して定義される（セクション２．１．５を参照されたい）。
【０２７７】
レジストレーションマーカおよびクロックティックは、スキャン方向に関するブロックの回転が許容される最大値である場合であっても、デコーダがデータグリッドの先頭に出会う前にレジストレーショントラック全体に出会うことを保証するのに十分な高さＨｒを有する。
【数４】
2007538308.tif 000010
この高さは、整数個のデータクロックにも対応しなければならない。Ｈｒ  ｍｉｎは、個々のマーカを検出できるようにするのに必要な最小距離である。これは、表２で定義される固定値を有する。
【０２７８】
冗長な個数のマーカがある。最小限で、デコーダは、１つのマーカを検出し、それに隣接するクロックを処理するだけでよい。
【０２７９】
２．１．５  データクロックトラック
ブロックは、ブロックの全高にわたってデータグリッドの２つの垂直の側面に沿って走る２つのクロックトラックを含む。各クロックトラックは、連続する奇数ｙ座標に位置決めされたクロックティックのシーケンスからなる。各クロックティックは、ｘ軸に平行な短い線からなる。各クロックトラックは、クロックトラックの全高にわたって走る、ｙ軸に平行な２つの位置合わせ線も含む。位置合わせ線は、お互いおよびクロックティックから空白線によって分離される。データグリッドに関して、位置合わせ線は、各クロックトラックの外側のエッジに沿って走る。
【０２８０】
デコーダは、パイロットおよびレジストレーショントラックを介してブロックのｙおよびｘのレジストレーションならびにデータグリッドの最初の傾きを知ったならば、あるスキャンラインから次のスキャンラインへ２つのクロックを追跡することができる。したがって、デコーダは、各スキャンラインの両端の２つの潜在的に異なるｙレジストレーションを入手し、これらから、スキャンラインの傾きを計算し、そのスキャンラインが交差する各ビット符号化位置をサンプリングする。デコーダは、スキャンラインの傾きを使用して、クロックトラックの傾きの推定値を更新し、各クロックトラックの中心を追跡するのを助けることができる。
【０２８１】
デコーダは、２つの位置合わせ線の間の空白線の中心を追跡することによって、各クロックトラックの中心を追跡する。
【０２８２】
各クロックトラックの幅Ｗｃは、クロックティック、位置合わせ線、および間隔の幅すなわち、
Ｗｃ＝Ｗｃｔ＋４  （式９）
である。クロックティックの幅Ｗｃｔは、表２で定義される固定値を有する。
【０２８３】
クロックトラックがレジストレーショントラックと並んで走る場所で、クロックトラックは、デコーダがレジストレーショントラックを介してｘレジストレーションを獲得する前にデコーダがクロックを獲得し、追跡することを可能にするために、より広い幅Ｗｗを有する。
【数５】
2007538308.tif 000011
２．１．６  ブロック構成要素の間隔
ブロック全体の周囲に１単位幅の空白境界がある。これは、Δｂ＝０の時であっても隣接ブロックのパイロットと位置合わせ線との分離を保証する。
【０２８４】
各パイロットは、空白線によって、それに対応するレジストレーショントラックから分離される。
【０２８５】
データグリッド全体の周囲に１単位幅の空白境界がある。これは、任意の所与のビット符号化位置の近傍内のビット符号化位置の値に関する復号中の仮定を単純にする。
【０２８６】
データグリッドの高さは偶数であるが、データクロックトラックの高さは奇数なので、最上部のレジストレーショントラックとデータグリッドの間の境界は、２単位の高さである。
【０２８７】
非データの高さオーバーヘッドＨｈおよび幅オーバーヘッドＷｈは、
Ｈｈ＝２（Ｈｐ＋Ｈｒ＋３）＋１  （式１１）
Ｗｈ＝２（Ｗｃ＋２）  （式１２）
によって与えられる。
【０２８８】
データグリッドの全高Ｈｄおよび幅Ｗｄは、
【数６】
2007538308.tif 000012
Ｗｄ＝Ｗｂ−Ｗｈ  （式１４）
によって与えられる。
【０２８９】
Ｍｎｅｍエリアの生バイト容量Ｄｍは
【数７】
2007538308.tif 000013
によって与えられる。
【０２９０】
データグリッド高さＨｄを与えられれば、ブロックの実際の高さＨｂは、
Ｈｂ＝Ｈｈ＋Ｈｄ  （式１６）
によって与えられる。
【０２９１】
最初の粗レジストレーションマーカの右下角の位置Ｐｆ０は、
Ｐｆ０＝（ｘｆ０，ｙｆ０，１）Ｔ＝（Ｗｗ＋２＋Ｗｆ，Ｈｐ＋２，１）Ｔ  （式１７）
によって与えられる。
【０２９２】
粗レジストレーションマーカの右下角の位置Ｐｆは、
Ｐｆ（ｉ）＝（ｘｆ（ｉ），ｙｆ０，１）Ｔ＝Ｐｆ０＋［ｉ（Δｆ＋Ｗｆ），０，０］Ｔ  （式１８）
によって与えられる。
【０２９３】
データグリッド内の最初の（すなわち、左下の）ビット符号化位置の位置Ｐｄ０は、
Ｐｄ０＝（ｘｄ０，ｙｄ０，１）Ｔ＝（Ｗｃ＋２，Ｈｐ＋Ｈｒ＋３，１）Ｔ  （式１９）
によって与えられる。
【０２９４】
データグリッドの列ｉ行ｊのビット符号化位置の位置Ｐｄは、
Ｐｄ（ｉ，ｊ）＝Ｐｄ０＋［ｉ，ｊ，０］Ｔ  （式２０）
によって与えられる。
【０２９５】
完全を期して、パイロットおよびレジストレーショントラックの幅は、
Ｗｐ＝Ｗｂ−２  （式２１）
Ｗｒ＝Ｗｂ−２（Ｗｗ＋２）  （式２２）
によって与えられる。
【０２９６】
２．２  物理レイヤ
マークは、整数座標を有する位置を有する。図４に示されているように、マークは、その位置を中心とする１単位正方形の面積と等しい最小広さと、この単位正方形を囲む円の面積と等しい最大広さを有する。
【０２９７】
線は、ｘ軸またはｙ軸に平行であり、その端点は、整数座標を有する。線は、整数座標を有する点の組をトラバースする。線の広さは、これらの点が置かれたマークの組の広さと同一である。
【０２９８】
マークは、照らされ、光学的に撮像される時に、マークのない表面と対照をなす応答を有する。マークのない表面、マーク、および撮像システムのスペクトル特性は、応用例固有であるが、表面が、通常は広帯域反射型であるのに対して、マークは、通常は広帯域吸収型または狭帯域吸収型である。
【０２９９】
例の表現に、白い表面の上の黒いマークと、白い表面の上の近赤外線吸収マークが含まれる。
【０３００】
この文書の残りで説明をわかりやすくするために、マークを、黒と呼び、黒として図示し、マークのない表面区域を、白と呼び、白として図示する。マークの不在を、穴とも呼ぶ。
【０３０１】
実空間−Ｍｎｅｍ空間スケールファクタＲが、Ｍｎｅｍエリアの実空間密度を決定する。
【０３０２】
その設計が上の相互参照にリストされた一連の付与された特許および保留中の特許出願に開示され、セクション９で詳細に説明される、１６００ｄｐｉ  Ｍｅｍｊｅｔ印刷システムを使用して印刷される時に、各マークが単一のＭｅｍｊｅｔドットに対応する場合に、Ｒは、１インチあたり１６００個または１ｍｍあたり６３個であり、各マークの広さは、その許容される最大値である。
【０３０３】
２．３  フォールトトレラントデータレイヤ
上で説明したように、生データレイヤのブロック構造は、固有にフォールトトレラントである。フォールトトレラントデータレイヤは、データフォールトトレランスを追加する。
【０３０４】
Ｍｎｅｍは、リードソロモン冗長性符号化およびインターリーブを使用して、データフォールトトレランスを提供する。各ビットストリームは、符号化において８ビットシンボルのストリームとして解釈される。符号化中に、シンボルストリームは、インターリーブファクタに従ってインターリーブされ、リードソロモン符号化され、その後、デインターリーブされる。これによって、元々の状態のビットストリームが残されるが、同一のリードソロモンコードワードに属するシンボルの間の最大の分離が保証される。インターリーブファクタは、ビットストリーム全体を符号化するのに必要なリードソロモンコードワードの個数と一致するように選択される。これによって、デインターリーブの後に、すべての冗長性データが元々のビットストリームの終りに付加されて現れることが保証される。元々のビットストリームは、そのサイズをコードの次元（すなわち、コードワードのデータ容量）の整数倍にするために０パディングされる。
【０３０５】
アプリケーションは、フォールトトレランスを高めるために短いビットストリームを任意の回数だけ複製することを選択することができる。複製と増やされたインターリーブの両方が、フォールトトレランスを高める。
【０３０６】
Ｍｎｅｍは、８ビット（２５５，２３３）ＣＣＳＤＳコード（ＣＣＳＤＳ、「Ｒｅｃｏｍｍｅｎｄａｔｉｏｎｓ  ｆｏｒ  Ｔｅｌｅｍｅｔｒｙ  Ｃｈａｎｎｅｌ  Ｃｏｄｉｎｇ」、ＣＣＳＤＳ  １０１．０−Ｂ−６、２００２年１０月）を使用するが、これは、１コードワードあたり１６シンボルの誤り訂正能力を有する。
【０３０７】
デコーダが符号化されたビットストリームを復号できるようにするために、デコーダは、ビットストリームのインターリーブファクタおよびビットストリーム内のコードワードの個数を知らなければならない。Ｍｎｅｍでは、これらが同一である。フォールトトレランスレイヤは、符号化されたビットストリームの個数およびサイズを、そのビットストリーム自体と共に符号化する。これらのパラメータは、符号化されたビットストリームのフォールトトレランスから利益を得ることができないので、ビットストリームパラメータは、各ブロックで複数回複製される。巡回冗長検査（ＣＲＣ）シーケンスが、各コピーに付加されて、デコーダがよいコピーを検出することを可能にする。その代わりにまたはそれに加えて、ビットストリームパラメータを、より高い冗長性を有するより短いリードソロモンコードを使用して、ビットストリームと独立にリードソロモン符号化することができる。
【０３０８】
各ブロックのデータグリッドの最初と最後の列は、ビットストリームパラメータおよびそのＣＲＣの符号化のためにとっておかれる。これらは、データ列の高さにおさまる回数だけ繰り返される。ビットストリーム数は、１６ビット整数として符号化される。ビットストリームサイズは、３２ビット符号なし整数として符号化される。ＣＲＣは、ＣＣＩＴＴによって定義された１６ビットＣＲＣ（ＩＴＵ、「Ｉｎｔｅｒｆａｃｅ  ｂｅｔｗｅｅｎ  Ｄａｔａ  Ｔｅｒｍｉｎａｌ  Ｅｑｕｉｐｍｅｎｔ（ＤＴＥ）ａｎｄ  Ｄａｔａ  Ｃｉｒｃｕｉｔ−ｔｅｒｍｉｎａｔｉｎｇ  Ｅｑｕｉｐｍｅｎｔ（ＤＣＥ）ｆｏｒ  ｔｅｒｍｉｎａｌｓ  ｏｐｅｒａｔｉｎｇ  ｉｎ  ｔｈｅ  ｐａｃｋｅｔ  ｍｏｄｅ  ａｎｄ  ｃｏｎｎｅｃｔｅｄ  ｔｏ  ｐｕｂｌｉｃ  ｄａｔａ  ｎｅｔｗｏｒｋｓ  ｂｙ  ｄｅｄｉｃａｔｅｄ  ｃｉｒｃｕｉｔ」、ＩＴＵ−Ｔ  Ｘ．２５  （１０／９６））である。パラメータとＣＲＣの両方が、最上位バイトおよび最上位ビットを先にすなわち、最小のビット数およびｙ座標を用いて符号化される。
【０３０９】
Ｍｎｅｍエリアの符号化バイト容量Ｅｍは
【数８】
2007538308.tif 000014
によって与えられる。
【０３１０】
２．４  パラメータの要約
表１、表２、および表３に、Ｍｎｅｍフォーマットを定義する可変パラメータ、固定パラメータ、および導出されるパラメータを要約する。
【表５】
2007538308.tif 000015
【表６】
2007538308.tif 000016
【表７】
2007538308.tif 000017
３．復号アルゴリズム
３．１  生データレイヤ復号
Ｍｎｅｍブロックは、ｙ方向ですなわち、多少はｘ軸に平行なスキャンラインの組を使用してスキャンされるように設計されている。さらに、Ｍｎｅｍブロックは、２つの最も最近のスキャンラインだけを使用して増分式に復号可能であるように設計されている。したがって、デコーダは、最後の２つのスキャンライン（または、イメージセンサ性能に応じて３つ）をバッファリングすることだけを要求され、これによって、オフチップメモリではなくオンチップメモリにスキャンラインをバッファリングすることが実用的になる。
【０３１１】
スキャンライン復号は、スキャン中にＭｎｅｍエリアをリアルタイムで復号することを実用的にする。通常の構成では、Ｍｎｅｍエリアは、紙またはプラスチックシートなどの薄層媒体の表面で符号化され、デコーダは、符号化されたシートがリニアイメージセンサを通って搬送されている間に動作する。
【０３１２】
デコーダは、Ｍｎｅｍエリアへの増分スキャンラインアクセスだけを必要とするが、これは、Ｍｎｅｍエリアの面スキャンを除外しない。
【０３１３】
図２に示されているように、Ｍｎｅｍエリアは、それぞれｎ個のブロックのｍ個のブロック行を符号化する。スキャン復号において、これを、それぞれｍ個のブロックのｎ個のブロック列と考えることができる。最後の行のトレーリングブロックが存在する必要がないことに留意されたい。さらに、スキャン処理が下から上へではなく上から下へ進行している時に、これは、最初の行のリーディングブロックの不在として現れることができる。
【０３１４】
単一スキャンラインの処理中に、デコーダは、Ｍｎｅｍエリア内のｎ個のブロック列のそれぞれを操作する。デコーダは、各列に関する復号アルゴリズムの状態を反映する、各列の状態を維持する。ブロック列は、単一スキャンラインの処理中に同一の状態である必要がない。ブロック列状態機械を、図５に示し、下で説明する。
【０３１５】
スキャンは、図６に示されている、スキャン空間と称するデカルト座標空間内で進行する。スキャン空間のｘ単位は、スキャンラインの空間サンプリング周期ｄｘすなわちスキャンラインの水平画素ピッチに対応する。スキャン空間のｙ単位は、スキャンの空間サンプリング周期ｄｙすなわちスキャンの垂直ピッチに対応する。これらの単位は、名目上は等しい。前に説明したように、ブロックは、最大値αｍａｘまで、スキャン空間に関してαだけ回転されている。ブロックは、スキャン空間に関して任意に並進もされる。したがって、スキャン空間およびブロック空間は、任意のアフィン変換によって関係する。
【０３１６】
この文書全体を通じて、スキャン空間量は、チルダによって示される。
【０３１７】
ブロック空間に関するスキャンサンプリングレートＮを与えられれば、スキャン空間の幅
【数９】
2007538308.tif 000018
は、スキャン全体を通じてＭｎｅｍエリアを撮像するのに十分である。
【数１０】
2007538308.tif 000019
リーダは、Ｍｎｅｍ空間の原点の公称スキャン空間位置
【数１１】
2007538308.tif 000020
についてデコーダに知らせる。いくつかの応用例で、たとえばＭｎｅｍエリアがカード媒体のエッジに関して個定位置を有する場合に、これは、固定パラメータである。他の応用例では、リーダは、原点を動的に判定するために、媒体上で符号化される追加ターゲット構造などの追加情報を利用することができる。
【０３１８】
デコーダは、Ｍｎｅｍ空間の原点のスキャン空間位置
【数１２】
2007538308.tif 000021
を使用して、各ブロック列ｉの最初のブロックのブロック空間の原点の公称スキャン空間位置
【数１３】
2007538308.tif 000022
を計算する。
【数１４】
2007538308.tif 000023
ここで、Ｔｂｍは、式５で定義されたブロック空間−Ｍｎｅｍ空間変換ベクトルである。
【０３１９】
３．１．１  パイロットを検出する
ブロックデコーダは、＜パイロットを検出する＞状態である時に、スキャン内の２つ（または３つ以上）の異なるｘ位置としてパイロットを検出することを試みる。各位置で、ブロックデコーダは、ＰＬＬを使用して、パイロットに固有のクロックにロックし、スキャンが進行する際にそのクロックに従ってパイロットビット値をサンプリングし、累算する。ブロックデコーダは、クロックピークの分数ｙ座標を使用して、ビット値を線形補間する。
【０３２０】
一般に、２つの隣接するスキャン空間サンプルが、それぞれクロック位相θａおよびθｂを作ると仮定すると、スキャン空間でのクロックピークの検出に、２π境界にまたがる推移の検出が含まれる。
【数１５】
2007538308.tif 000024
ピークを検出したならば、その分数スキャン空間変位
【数１６】
2007538308.tif 000025
（適宜、ｘ次元またはｙ次元での）は、次のように定義される。
【数１７】
2007538308.tif 000026
ただし、
【数１８】
2007538308.tif 000027
である。
【０３２１】
デコーダは、最尤デコーダを使用して、累算されたパイロットシーケンスを復号し、パイロット獲得を検出する。２つの位置としてパイロットを獲得した時に、デコーダは、スキャン空間内のブロックの初期ｙレジストレーションおよび回転αを計算する。次に、デコーダは、＜レジストレーショントラックを待つ＞状態に入る。
【０３２２】
２つのスキャン空間パイロット獲得点
【数１９】
2007538308.tif 000028
および
【数２０】
2007538308.tif 000029
を仮定すると、ブロック回転αは、
【数２１】
2007538308.tif 000030
によって与えられる。２つの獲得点は、２πの位相を有する最初のリードイン線に基づいて２πＨｐと定義される同一のクロック位相θｐを有する。
【０３２３】
一般に、１スキャン空間単位に対応するクロック位相差δを知ることが有用である。最近のスキャン空間位置
【数２２】
2007538308.tif 000031
および
【数２３】
2007538308.tif 000032
で測定された位相θｕおよびθｖを与えられれば、δは、
【数２４】
2007538308.tif 000033
によって与えられる。
【０３２４】
すべてのＭｎｅｍクロックの周波数は同一なので、δは、ｘ次元またはｙ次元のいずれかの、任意の最近に測定されたデータクロック位相から計算することができる。
【０３２５】
δは、セクション５で展開するブロック空間−スキャン空間変換のスケールおよび回転項Ｘに反比例する。
【数２５】
2007538308.tif 000034
パイロット獲得の後に、デコーダは、各広データクロックの正しい初期位相すなわち、パイロット獲得直後のスキャンラインに対応する位相を計算する。
【０３２６】
図７に示された、パイロット獲得後の次のスキャンラインでのパイロット処理点
【数２６】
2007538308.tif 000035
を与えられて、デコーダは、ブロック空間の原点のスキャン空間位置
【数２７】
2007538308.tif 000036
、ブロック空間−スキャン空間スケールおよび回転項Ｘ、ならびにブロック回転αから、左右の広データクロックの公称中心のスキャン空間ｘ座標
【数２８】
2007538308.tif 000037
および
【数２９】
2007538308.tif 000038
を計算する。
【数３０】
2007538308.tif 000039
図では、実線が整数座標を示し、破線が分数座標を示す。
【０３２７】
パイロット処理点
【数３１】
2007538308.tif 000040
が、クロック位相θｑを有すると仮定すると、デコーダは、まず、そのクロック位相を使用する前に、パイロットの既知の位相に関してクロック位相を調整する。
θｑ’＝θｐ＋ｍｏｄ（θｑ，２π）  （式３５）
広データクロックの中心の所望の公称スキャン空間ｘ座標
【数３２】
2007538308.tif 000041
を与えられて、デコーダは、クロックの正しい位相θｗを計算する。
【数３３】
2007538308.tif 000042
デコーダが、広データクロックの境界内にあるｘ位置でパイロットを獲得することを選択した場合に、デコーダは、式３５によって示される位相調整だけを用いて、同一ｘ位置のデータクロックを追跡し続けることができることに留意されたい。
【０３２８】
デコーダは、後続の復号ステージ全体を通じて、この２つのデータクロックを継続的に追跡する。これには、セクション４で説明する、各データクロックトラックの中心との各スキャンラインの交差点の計算が含まれる。デコーダは、これらの交差点を使用して、セクション５で説明するブロック空間−スキャン空間変換を計算し、データクロックの更新にどのスキャンライン画素を使用するかを識別する。
【０３２９】
３．１．２  レジストレーショントラックを待ち、検出する
＜レジストレーショントラックを待つ＞状態で、デコーダは、現在のスキャンラインがレジストレーショントラック内にあるようになるまで、スキャンラインをスキップする。次に、デコーダは、＜レジストレーショントラックを検出する＞状態に入る。
【０３３０】
＜レジストレーショントラックを検出する＞状態では、デコーダは、レジストレーショントラック内の１つまたは複数のレジストレーションマーカを検索する。デコーダは、よいマーカを検出したならば、スキャン空間内のブロックの初期粗ｘレジストレーションを計算する。次に、デコーダは、ＰＬＬを使用して、マーカに隣接するクロックにロックし、ブロックの微細ｘレジストレーションを判定する。デコーダは、冗長性を達成するために異なるマーカを用いてこのプロセスを複数回、たとえば、結果に対する多数決投票を用いて３回、繰り返すことができる。
【０３３１】
各粗レジストレーションマーカｉの公称スキャン空間位置
【数３４】
2007538308.tif 000043
は、
【数３５】
2007538308.tif 000044
によって与えられる。これは、実際のブロック空間位置Ｐｆおよびブロック原点の公称スキャン空間位置
【数３６】
2007538308.tif 000045
に基づく。
【０３３２】
デコーダは、スキャン空間ｘ座標
【数３７】
2007538308.tif 000046
のマーカの右エッジを検出した時に、式３７の整数ｉについて
【数３８】
2007538308.tif 000047
を解くことによって、対応するマーカインデックスを計算する。
【０３３３】
デコーダは、マーカインデックスｉを使用して、式１７を使用することによってマーカの正しいブロック空間ｘ座標ｘｆを計算する。
【０３３４】
デコーダは、通常はマーカの開始ｙ座標ｙｆより大きいｙ座標ｙｆ’でマーカのエッジを検出する（式１７によって示されるように）ので、デコーダは、ブロック回転αおよびｙオフセットに従って、検出されたｘ座標ｘｆを調整する。
ｘｆ’＝ｘｆ＋（ｙｆ’−ｙｆ）ｔａｎα  （式３９）
マーカの右エッジのスキャン空間ｘ座標
【数３９】
2007538308.tif 000048
のデコーダの推定値には多少の不確実性があるので、デコーダは、マーカに対するクロック調整を使用して、推定値を洗練する。
【０３３５】
デコーダは、ＰＬＬを使用して、ｘレジストレーションクロックにロックし、これを追跡する。デコーダは、ＰＬＬの位相を０に初期化し、次に、連続するスキャンライン画素を使用してＰＬＬを反復する。クロックの位相が、デコーダがマーカの右エッジを検出したｘ座標
【数４０】
2007538308.tif 000049
からスキャンラインに沿ってある距離のスキャン空間ｘ座標
【数４１】
2007538308.tif 000050
でθｒであると仮定すると、デコーダは、
【数４２】
2007538308.tif 000051
での期待される位相と実際の位相との間の差に基づく訂正係数を使用して、ブロック空間ｘ座標ｘｆを洗練する。
【数４３】
2007538308.tif 000052
レジストレーショントラックを介してｘレジストレーションを判定した後に、デコーダは、各狭データクロックＰＬＬおよびおよびそれに関連する位置合わせＰＬＬの正しい初期位相すなわち、レジストレーション獲得に使用される最後のスキャンラインに対応する位相を計算する。
【０３３６】
レジストレーション処理点
【数４４】
2007538308.tif 000053
を与えられて、デコーダは、ブロック空間の原点のスキャン空間位置
【数４５】
2007538308.tif 000054
、ブロック空間−スキャン空間スケールおよび回転項Ｘ、ならびにブロック回転αから、左右のデータクロックの中心のスキャン空間ｘ座標
【数４６】
2007538308.tif 000055
および
【数４７】
2007538308.tif 000056
を計算する。
【数４８】
2007538308.tif 000057
レジストレーション処理点
【数４９】
2007538308.tif 000058
が、垂直クロック位相θｓを有すると仮定すると、データクロックの中心の所望のスキャン空間ｘ座標
【数５０】
2007538308.tif 000059
を与えられて、デコーダは、クロックの正しい位相θｃを計算する。
【数５１】
2007538308.tif 000060
位相値は、本明細書全体を通じてラジアン単位で計算されるが、デコーダ実施では、位相値をサイクル単位または半サイクル単位で計算し、必要に応じて明示的にまたは暗黙のうちにラジアンに変換することが便利である場合がある。半サイクル単位は、ブロック空間単位と位相単位を統一するので魅力的である。
【０３３７】
３．１．３  データを待ち、復号する
＜データを待つ＞状態で、デコーダは、現在のスキャンラインがデータエリアと交差するまでスキャンラインをスキップする。デコーダは、次に、＜データを復号する＞状態に入る。
【０３３８】
＜データを復号する＞状態では、デコーダは、各連続するスキャンラインからのビットデータの復号を試みる。
【０３３９】
隣接するデータ列の２つのビットは、ブロック空間内で隣接するビット符号化位置を有するが、一般にスキャンラインはブロック空間のｘ軸に平行でないので、デコーダが、これらのビットを異なるスキャンラインから復号する場合がある。したがって、デコーダは、データ列ごとの現在ビットインデックスｊを維持し、このインデックスは、その列について次に復号されるビットの符号化位置を識別する。
【０３４０】
現在のスキャンラインからビットデータを復号するために、デコーダは、各データ列を順番に訪れ、保留中ビット符号化位置の分数スキャンライン（「画素」）座標
【数５２】
2007538308.tif 000061
を計算する。最初の列のビット符号化位置の座標を計算するために、デコーダは、セクション５で説明する、２つのデータブロックから計算されたばかりのブロック空間−スキャン空間変換Ｍを使用する。
【数５３】
2007538308.tif 000062
後続列のビット符号化位置の座標を計算するために、デコーダは、列増分ベクトル
【数５４】
2007538308.tif 000063
と前の列のビット符号化位置の座標を加算する。
【数５５】
2007538308.tif 000064
ビットインデックスがある列から次の列に変化する場合には、デコーダは、行増分ベクトル
【数５６】
2007538308.tif 000065
をも加算（または減算）する
【数５７】
2007538308.tif 000066
ビット符号化位置の画素ｙ座標の整数部分が、現在のスキャンラインのｙ座標
【数５８】
2007538308.tif 000067
と一致する、すなわち、
【数５９】
2007538308.tif 000068
である場合には、デコーダは、現在のスキャンラインおよび次のスキャンラインからの対応する４つの画素の値すなわち、
【数６０】
2007538308.tif 000069
にある４つの画素の値ｖ００、ｖ０１、ｖ１０、およびｖ１１を双一次補間することによって、対応するビットのグレイスケール値ｖを計算する。
ｖ０＝ｖ００＋ｆｘ（ｖ０１−ｖ００）  （式４８）
ｖ１＝ｖ１０＋ｆｘ（ｖ１１−ｖ１０）  （式４９）
ｖ＝ｖ０＋ｆｙ（ｖ１−ｖ０）  （式５０）
補間係数ｆｘおよびｆｙは、符号化位置の画素座標の分数部分である。
【数６１】
2007538308.tif 000070
デコーダは、ブロック空間からスキャン空間への変換を使用して、最初の列のビット符号化位置の座標を計算する。デコーダは、前の値に、すべての列についてｘデルタを加算し、異なるブロック空間ｙ座標を有するすべての列についてｙデルタを加算することによって、後続列のビット符号化位置の座標を計算する。最大ブロック回転が制限されているので、隣接する列の間の最大ブロック空間ｙデルタは、＋１または−１である。
【０３４１】
ビット値を得るためのグレイスケール値ｖの正しい閾値制限は、ビット符号化マークがオーバーラップすることを許容されるので、隣接するビットの値の知識によって助けられる。スキャン方向の後続ビット値はまだ使用可能ではないので、未解決のマルチレベル値が、一時的に記録される。これは、後続ビット値が既知になったならば、ビット値に解決される。
【０３４２】
図８に、データ復号プロセスの流れ図を示す。
【０３４３】
セクション１２で、８つの隣接するマークのすべての可能な配置に関する中心ビット符号化位置の撮像されたグレイスケール値の分布を示す。イメージブラーが増えるにつれて、マークを表す可能な値の範囲と穴を表す可能な値の範囲との間の分離が、０まで減る。
【０３４４】
イメージブラーの潜在的な源に、モーションブラー、デフォーカスブラー、および固有の撮像ブラーが含まれる。モーションブラーは、通常、符号化された媒体が連続的に動いている間にスキャンされる場合にスキャン方向で発生する。
【０３４５】
Ｍｎｅｍリーダは、通常、よく制御された撮像環境を組み込まれる。これによって、マーク範囲と穴範囲を分離する公称閾値を較正できるようになる。ブラーがよく制御される場合に、この単一の閾値が正確な復号を可能にする。閾値の付近での、ブラーによって誘導された曖昧さを扱うために、さらに２つの閾値が、最初の閾値の上下に導入される。
【０３４６】
デコーダは、ビット符号化値を補間したならば、この３つの閾値を使用して、曖昧な黒、曖昧な暗い灰色、曖昧な明るい灰色、または曖昧な白を表す４つの値のうちの１つをビット符号化値に割り当てる。したがって、デコーダは、１出力ビットあたり２ビットを記録する。
【０３４７】
所与の出力ビットの８つの近傍が使用可能になったならば、デコーダは、最尤デコーダを使用して、そのビットの正しい値を復号する。２つの閾値および３つの値（黒、灰色、および白）だけが使用される場合には、より単純なデコーダを使用することができる。前の行および列からのビット値が、既に単一のビットに解決されていることにも留意されたい。
【０３４８】
セクション１２で示すヒストグラムを与えられれば、通常の閾値は、それぞれ０．１２５、０．２５、および０．５とすることができる。これらは、リーダの実際の撮像システムのダイナミックレンジに伴って変化し、パイロット、レジストレーショントラック、クロックトラック、およびデータの処理中に観察された値の範囲に基づいて動的に生成することができる。
【０３４９】
デコーダは、各列の出力をバッファリングして、外部メモリへの効率的なワード指向書込を実行できるようにする。デコーダは、アドレスジェネレータを使用して、ブロック番号、列番号、行番号、およびワードサイズに基づいて、必要に応じて各データ列の次の出力アドレスを計算する。
【０３５０】
前に説明したように、デコーダは、ブロック空間がスキャン空間に関して１８０°回転されている時すなわち、ブロックが下から上へではなく上から下へスキャンされている時を、パイロットから検出することができる。そうである時に、デコーダは、出力ワードのビット順序を逆転し、アドレスジェネレータは、逆の順序で出力アドレスを生成する。生データ復号が完了した後に、デコーダは、生データを外部メモリに移動し、その結果、その先頭が正しく位置合わせされるようにする。
【０３５１】
リーダの特性に応じて、スキャンの空間サンプリング周期とスキャン空間でのブロックの回転の両方が、リーダの機械的搬送の非線形性に起因して変化する場合がある。ブロック空間をスキャン空間に変換する変換が、スキャンラインごとに変化する場合があるので、デコーダは、セクション５で説明するように、各ブロックのスキャンラインごとに変換（およびそれに対応するデルタ）を再計算する。
【０３５２】
３．２  フォールトトレラントデータレイヤ復号
フォールトトレラントデータレイヤの復号は、２つの反復されるステップすなわち、ビットストリームパラメータの復号とそれに続く対応するビットストリームの復号からなる。図９に示されているように、これらは、生ブロックの個数が使い果たされるまで、符号化されたビットストリームごとに繰り返される。
【０３５３】
Ｍｎｅｍデコーダの設計に、これらの復号機能に関する任意選択のハードウェアサポートが含まれる。しかし、これらは、スキャン中にリアルタイムで実行される必要がないので、ソフトウェアによって実行することもできる。
【０３５４】
３．２．１  ビットストリームパラメータを復号する
前に説明したように、フォールトトレラントデータレイヤでは、各ブロックの最初の列および最後の列が、ＣＲＣを用いてビットストリームのパラメータを符号化し、これらは、そこにおさまる回数だけ複製される。
【０３５５】
スキャンライン復号中に、デコーダは、これらの列から、主データエリアから分離された外部メモリの連続するエリアにデータを書き込む。
【０３５６】
各ビットストリームの冗長性復号を準備する際に、デコーダは、ビットストリームパラメータデータを順次処理して、そのビットストリームのよいビットストリームサイズを入手する。デコーダは、よいＣＲＣを有する最初のビットストリームサイズを使用し、残りは無視する。よいビットストリームサイズを入手できない場合には、デコーダは、そのストリームについてエラーをシグナリングする。このプロセスを図１０に示す。
【０３５７】
３．２．２  ビットストリームを復号する
よいビットストリームサイズを入手したので、デコーダは、リードソロモンコードワードおよびＭｎｅｍブロックの対応する個数を計算する。前に述べたように、コードワードの個数は、インターリーブファクタと等しい。
【０３５８】
デコーダは、アドレスジェネレータを使用して、コードワード内のインターリーブされたシンボルのアドレスを生成し、外部メモリからコードワードを読み取る時に各コードワードをインターリーブでき、これを書き戻す時にデインターリーブできるようにする。デコーダは、リード−ソロモンデコーダを使用してコードワードを復号し、訂正された誤りを含む場合に限ってコードワードを外部メモリに書き戻す。このプロセスを図１１に示す。
【０３５９】
４．データクロックを追跡する
デコーダは、後続の復号ステージ全体を通じて、２つのデータクロックを継続的に追跡する。これには、各データクロックトラックの中心との各スキャンラインの交差点を計算することが含まれる。
【０３６０】
交差点のスキャン空間ｙ座標は、単純にスキャンラインのｙ座標である。同様に、交差点のブロック空間ｘ座標は、単純にクロックトラックのｘ座標である。
【０３６１】
デコーダは、ＰＬＬを使用して各データクロックを追跡する。交差点のブロック空間ｙ座標は、クロックの位相θｃに比例する。
【数６２】
2007538308.tif 000071
デコーダは、セクション３．１．２で説明したようにｘレジストレーションを獲得する前に、前のスキャンラインとの交差点
【数６３】
2007538308.tif 000072
およびブロック回転αから、新しいスキャンラインとのデータブロックの交差のスキャン空間ｘ座標
【数６４】
2007538308.tif 000073
を予測する。
【数６５】
2007538308.tif 000074
デコーダは、ｘレジストレーションを獲得したならば、ＰＬＬを使用して、各狭データトラックの位置合わせ線を追跡する。位置合わせＰＬＬは、雑音余裕度を有する正確な線トラッキングサーボを実施する。デコーダは、位置合わせＰＬＬの位相から交差点のスキャン空間ｘ座標を計算する。
【０３６２】
前に説明したように、各データクロックの２つの位置合わせ線は、空白線によって分離されている。あるスキャンラインから次のスキャンラインへのデータクロックの中心の追跡において、位置合わせ線は、データクロックに直交するクロックの２つのティックとして扱われる。新しいスキャンラインのそれぞれで、デコーダは、２つのクロックティックにまたがってすなわち、約３πまたは１．５クロックサイクルの位相距離に対応するｋ個の画素
【数６６】
2007538308.tif 000075
にまたがって、各位置合わせＰＬＬを反復する。ここで、δは、１スキャン空間単位に対応する位相差である（式３１）。
【０３６３】
位置合わせＰＬＬを反復する前に、デコーダは、約３π位相差と、ブロック回転αに起因するあるスキャンラインと次のスキャンラインの間の推定された位相誤差とを考慮に入れるために調整された、前のスキャンラインの最終的な位相θｌからクロックの初期位相θｌ０’をコピーする。
θｌ０’＝θｌ＋δ（ｋ＋ｓｉｎα）  （式５６）
最大ブロック回転αｍａｘが小さい場合に、ブロック回転の影響を安全に無視することができる。
【０３６４】
デコーダは、位置合わせＰＬＬのループフィルタ内容（セクション６で説明する）を、あるスキャンラインから次のスキャンラインに保存する。
【０３６５】
ｘレジストレーションの獲得の直後に位置合わせＰＬＬを初期化するために、デコーダは、ＰＬＬを更新するのに使用される最初の画素の整数スキャン空間ｘ座標
【数６７】
2007538308.tif 000076
および位相θｌ０’を計算する。
【０３６６】
最初の位置合わせ線の中心は、０の定義された位置合わせ位相θｌ０を有する。
θｌ０＝０  （式５７）
データクロックトラックの中心は、そのクロックトラックおよびクロックティックの幅から導出される固定位置合わせ位相θｌｃを有する。
【数６８】
2007538308.tif 000077
最初の位置合わせ線の中心の分数スキャン空間ｘ座標
【数６９】
2007538308.tif 000078
は、
【数７０】
2007538308.tif 000079
によって与えられる。
【０３６７】
位置合わせＰＬＬは、整数ｘ座標を有する画素を用いて更新されるので、デコーダは、最初の画素の整数スキャン空間ｘ座標
【数７１】
2007538308.tif 000080
を計算し、
【数７２】
2007538308.tif 000081
したがって、その位相θｌ０’を計算する。
【数７３】
2007538308.tif 000082
所与のスキャンラインで位置合わせＰＬＬを更新するのに使用される最後の画素のスキャン空間ｘ座標
【数７４】
2007538308.tif 000083
および位相θｌを与えられて、デコーダは、クロックトラックの中心の既知の位相θｌｃから、スキャンラインとのデータクロックの交差のスキャン空間ｘ座標
【数７５】
2007538308.tif 000084
を計算する。
【数７６】
2007538308.tif 000085
データクロックＰＬＬの更新において、デコーダは、
【数７７】
2007538308.tif 000086
および
【数７８】
2007538308.tif 000087
にある画素を線形補間係数
【数７９】
2007538308.tif 000088
を使用して補間して、デコーダクロックＰＬＬへの入力サンプルを作る。最大ブロック回転αｍａｘが小さい場合には、隣接画素を補間するのではなく、
【数８０】
2007538308.tif 000089
にある画素を直接に使用することができる。
【０３６８】
デコーダは、位置合わせＰＬＬを反復する時に、データクロックの中心の整数座標から固定スキャン空間距離を開始する。データクロックの中心の整数座標があるスキャンラインから次のスキャンラインに変化する場合に、デコーダは、それ相応にすなわち±δだけ位置合わせＰＬＬの初期位相を調整する。
【０３６９】
５．ブロック空間−スキャン空間変換
ブロック空間をスキャン空間に関係させる一般的なアフィン変換は、スケール、回転、および並進からなる。
【０３７０】
水平サンプリングレートおよび垂直サンプリングレートは、等しいと仮定する。スキャンライン周期での実際の逸脱は、ほとんど影響を有しない。というのは、補間以外のすべての動作が、現在のスキャンラインに関するからである。
【０３７１】
図１２に、スキャン空間での回転されたブロックを示す。
【０３７２】
ブロック空間で、２つのデータクロックトラックが、ＰａおよびＰｂで現在のスキャンラインと交差し、
Ｐａ＝（ｘａ，ｙａ，１）Ｔ  （式６３）
Ｐｂ＝（ｘｂ，ｙｂ，１）Ｔ  （式６４）
これに対応して、スキャン空間で
【数８１】
2007538308.tif 000090
であるものとする。ここで、
【数８２】
2007538308.tif 000091
は、現在のスキャンラインのｙ座標である。
【０３７３】
ブロック空間をスキャン空間に関係させる変換Ｍは、
【数８３】
2007538308.tif 000092
であり、ここで、Ｓはスケールファクタであり、αはブロック回転である。
【０３７４】
既知の点を変換することによって、ＴｘおよびＴｙについて解くことが可能になる。
【数８４】
2007538308.tif 000093
ブロック空間で直交するｘおよびｙの変位ベクトルを定義する。
ｄｘ＝［１，０，０］Ｔ  （式７２）
ｄｙ＝［０，１，０］Ｔ  （式７３）
スキャン空間に変換する
【数８５】
2007538308.tif 000094
図１２に示されているように、
ｄ＝ｘｂ−ｘａ  （式７８）
ｅ＝ｙａ−ｙｂ  （式７９）
ｆ２＝ｄ２＋ｅ２  （式８０）
【数８６】
2007538308.tif 000095
であるものとする。
【０３７５】
すると、
【数８７】
2007538308.tif 000096
である。また、ブロック空間をスキャン空間に関係させるスケールファクタＳは、
【数８８】
2007538308.tif 000097
である。したがって、
【数８９】
2007538308.tif 000098
である。
【０３７６】
ｉ番目のデータ列のｊ番目のビットのビット符号化位置を定義する。
Ｐｄ（ｉ，ｊ）＝Ｐｄ０＋［ｉ，ｊ，０］Ｔ  （式８７）
【数９０】
2007538308.tif 000099
そのスキャン空間変換を、次のように分解することができる。
【数９１】
2007538308.tif 000100
この最後の形は、連続する列の
【数９２】
2007538308.tif 000101
を増分式に計算するのに適する。というのは、ｉが、連続する列ごとに１つ増分され、ｊが、連続する列ごとに最大で１つだけ変化するからである。
【０３７７】
６．クロッキングおよびＰＬＬ
フェーズロックドループ（ＰＬＬ）は、パイロットへのロック、水平レジストレーションクロックへのロック、垂直データクロックの追跡、および垂直データクロックの位置合わせ線の追跡にさまざまに使用される。
【０３７８】
クロックのすべてが、同一の周期を有し、クロック周波数変動の最大の源は、スキャン空間でのブロックの回転である。したがって、ＰＬＬが、最大ブロック回転の正弦に比例する比較的小さいロック範囲をサポートすることが必要である。
【０３７９】
ＰＬＬの２つの主目的は、（ａ）表面の損傷および汚染に起因する比較的低周波数の雑音を抑制し、（ｂ）たとえば媒体搬送機構の奇妙な動作に起因する低周波数変動が存在する状態で、ブロック回転およびスケールの正確な知識なしでクロックを追跡することである。
【０３８０】
異なる戦略を、Ｍｎｅｍエリアを効果的に撮像するのに使用することができる。これらは、通常、所与のデータレートに関するサンプリングレートとサンプリング分解能との間のトレードオフを反映したものである。一方の極端で、イメージのマルチレベルサンプルを、イメージのナイキストレートの近くで撮影することができる。他方の極端で、イメージの２レベルサンプルを、それに対応するより高いレートで撮影することができる。Ｍｎｅｍデータグリッドの潜在的に高い密度のゆえに、マルチレベルナイキストレートサンプリングを実行することの方が実用的である。
【０３８１】
表面の汚染および損傷の可能性が、欠けているパルスに耐えるＰＬＬの使用を動機付ける。これが、エッジセンシティブ位相検出器ではなくレベルセンシティブ位相検出器の使用を動機付ける。
【０３８２】
ナイキストレートイメージサンプリング周波数は、データグリッドの周波数の少なくとも２倍である。さまざまなクロックのティックが、奇数座標で定義されるので、サンプリング周波数は、クロック周波数の少なくとも４倍である。Ｍｎｅｍリーダでは、サンプルが、光学系および各イメージセンサ要素の２次元の広さによって、固有に低域フィルタリングされる。しかしながら、クロックティックの鋭いエッジに起因して、クロック周波数を超えるがサンプリングレートの半分未満の周波数が存在する可能性が高く、これらは、さらなるディジタル領域低域フィルタリングから利益を得ることができる。より一般的に、ＰＬＬへの入力信号を、関心を持たれている周波数範囲までに帯域制限することが有用である。ＰＬＬ位相検出器の設計に依存して、入力信号の振幅を正規化するために、入力サンプルのダイナミックレンジを使用可能なダイナミックレンジまで拡張する必要もある場合がある。
【０３８３】
オンボードアナログ−ディジタル変換器（ＡＤＣ）およびディジタルインターフェースと共にイメージセンサを使用することは、ディジタル設計を有するＰＬＬを暗示する。しかし、ナイキストレートサンプリングを用いると、サンプリングレートは、通常の２進ディジタルＰＬＬ設計には低すぎる。その代わりに、マルチレベル信号を操作する、リニアＰＬＬのディジタル版が適当である。
【０３８４】
パイロットクロックＰＬＬは、当初はアンロックされている。したがって、すばやくロックするＰＬＬ設計が望ましい。というのは、これによって、パイロットリードインのサイズを最小にすることが可能になるからである。これは、下でさらに述べるように、位相誤差を直接に計算する位相検出器の使用を動機付けるが、これを必要とするわけではない。リードインのサイズは、最終的に、パイロットクロックＰＬＬの性能と一致するように調整することができる。同様の論法が、当初にアンロックされているレジストレーションクロックＰＬＬにもあてはまるが、レジストレーションクロックは、通常、パイロットほどサイズを制約されてはいない。パイロットクロックＰＬＬおよびレジストレーションクロックＰＬＬは、両方とも当初にロックされるデータクロックＰＬＬおよび位置合わせＰＬＬと対照をなす。類似する理由から、これらのさまざまなＰＬＬに異なるループフィルタパラメータを使用することが可能である。
【０３８５】
６．１  離散時間ディジタルＰＬＬ
図１３に、たとえばＢｅｓｔ，Ｒ．Ｅ．、「Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐｓ，Ｄｅｓｉｇｎ，Ｓｉｍｕｌａｔｉｏｎ，ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｆｉｆｔｈ  Ｅｄｉｔｉｏｎ、ＭｃＧｒａｗ−Ｈｉｌｌ、２００３年に記載の、１次ループフィルタを有する離散時間ディジタルＰＬＬの包括的構造を示す。ディジタル位相検出器７００が、入力基準信号ｕ１の位相θ１と発振器出力信号ｕ２の位相θ２の間の位相差θｅに比例する出力信号ｕｄを生成する。ディジタルループフィルタ７０１は、位相検出器出力で明白な入力信号雑音を抑制し、位相誤差として位相検出器出力の直流成分を抽出する（この後者の機能は、たとえばＡｂｒａｍｏｖｉｔｃｈ，Ｄ．、「Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐｓ：  Ａ  Ｃｏｎｔｒｏｌ  Ｃｅｎｔｒｉｃ  Ｔｕｔｏｒｉａｌ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  Ａｍｅｒｉｃａｎ  Ｃｏｎｔｒｏｌ  Ｃｏｎｆｅｒｅｎｃｅ  ２００２に記載のように、時々、別々の低域フィルタによって実行されるが）。ループフィルタ出力ｕｆは、ディジタル発振器７０２への制御入力を供給し、ディジタル発振器７０２をその中心周波数ω０から基準信号とのロックに向けて引っ張り、ここで、発振器の周波数ω２および位相θ２は、基準信号の周波数ω１および位相θ１と一致する。このＰＬＬは、ＡＤＣ  ７０３から入手された、周期Ｔｓを有するサンプリングクロックによってクロッキングされる。
【０３８６】
入力サンプルｕ１（ｎ）ごとに、このＰＬＬは、次のように更新される。
ｕｄ（ｎ）←ＫｄＰｈａｓｅＤｅｔｅｃｔｏｒ（ｕ１（ｎ），ｕ２（ｎ））  （式９１）
ｕｆ（ｎ）←−ａ１ｕｆ（ｎ−１）＋ｂ０ｕｄ（ｎ）＋ｂ１ｕｄ（ｎ−１）  （式９２）
θ２（ｎ＋１）←θ２（ｎ）＋（ω０＋Ｋ０ｕｆ（ｎ））Ｔｓ  （式９３）
ｕ２（ｎ＋１）←ｃｏｓ（θ２（ｎ＋１））  （式９４）
ｕｄ（ｎ−１）←ｕｄ（ｎ）  （式９５）
ｕｆ（ｎ−１）←ｕｆ（ｎ）  （式９６）
θ２（ｎ）←θ２（ｎ＋１）  （式９７）
ｕ２（ｎ）←ｕ２（ｎ＋１）  （式９８）
ここで、ＫｄおよびＫ０は、それぞれ位相検出器および発振器の利得を表す。
【０３８７】
１次ループフィルタパラメータａ１、ｂ０、およびｂ１は、たとえばＢｅｓｔ，Ｒ．Ｅ．、「Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐｓ，Ｄｅｓｉｇｎ，Ｓｉｍｕｌａｔｉｏｎ，ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｆｉｆｔｈ  Ｅｄｉｔｉｏｎ、ＭｃＧｒａｗ−Ｈｉｌｌ  ２００３年に記載のように、雑音が存在する状態で所望のＰＬＬ性能をもたらすように計算される。
【０３８８】
ＭｎｅｍデコーダＰＬＬについて、発振器位相θ２は、ブロック空間変位ｓに比例する。
ｓ＝θ２／π  （式９９）
６．２  位相検出器の手法
入力信号ｕ１および出力信号ｕ２は、次のようにモデル化される。
ｕ１（ｎ）＝Ａｓｉｎ（ω１ｘ＋θ１）  （式１００）
ｕ２（ｎ）＝ｃｏｓ（ω２ｘ＋θ２）  （式１０１）
ここで、
ｘ＝ｎＴｓ  （式１０２）
である。
【０３８９】
最も単純な位相検出器は、逓倍器である。基準信号ｕ１と発振器信号ｕ２の積は、これらの間の位相差の正弦に比例する直流レベルを有する。
∫ｕ１（ｎ）ｕ２（ｎ）ｄｎ∝ｓｉｎ（ω１ｘ−ω２ｘ＋θ１−θ２）  （式１０３）
ＰＬＬが周波数ロックされた時に、基準周波数ω１および発振器周波数ω２は、同一であり、直流レベルは、位相誤差差θｅの正弦だけに比例する。
∫ｕ１（ｎ）ｕ２（ｎ）ｄｎ∝ｓｉｎ（θ１−θ２）＝ｓｉｎ（θｅ）  （式１０４）
小さい位相誤差について、位相誤差の正弦は、位相誤差自体に近似し、これが、ＰＬＬの線形化されたモデルの基礎である。
θｅ→０の時にｕｄ＝Ｋｄｓｉｎ（θｅ）→Ｋｄθｅ  （式１０５）
ＰＬＬが周波数ロックされていない時には、基準周波数ω１と発振器周波数ω２の間の差が、位相誤差に寄与し、発振器をロックに向けて引っ張る。
【０３９０】
より経済的な方形波発振器が、しばしば、逓倍器位相検出器と共の正弦波発振器の代わりに使用されるが、これは、方形波のフーリエ級数展開の基礎成分が所望の余弦項に比例し、より高周波数の成分がループフィルタによって除去されるからである。しかし、ナイキストレートサンプリングレートの近くに関して、正弦波発振器を有するＰＬＬが、よりよく動作する。
【０３９１】
位相検出器は、基準入力と発振器出力の両方の同相信号Ｉと直角位相信号Ｑの両方の入手可能性から利益を得る。
Ｉ１（ｎ）＝Ａｃｏｓ（ω１ｘ＋θ１）  （式１０６）
Ｑ１（ｎ）＝ｕ１（ｎ）＝Ａｓｉｎ（ω１ｘ＋θ１）  （式１０７）
Ｉ２（ｎ）＝ｕ２（ｎ）＝ｃｏｓ（ω２ｘ＋θ２）  （式１０８）
Ｑ２（ｎ）＝ｓｉｎ（ω２ｘ＋θ２）  （式１０９）
最小限で、これは、位相検出器が位相誤差の瞬間的正弦を計算することを可能にし、この瞬間的正弦は、小さい位相誤差について、位相誤差自体を近似する（上で注記したように）
Ｑ１Ｉ２−Ｉ１Ｑ２＝Ａｓｉｎ（θ１−θ２）＝Ａｓｉｎ（θｅ）  （式１１０）
一般に、位相検出器が、位相誤差の正弦に比例する信号を出力する場合に、有効位相検出器利得Ｋｄ’は、位相誤差の正弦に比例し、位相誤差のｓｉｎｃは、位相誤差が±πというその最大値に近付く時に０まで減る。
【数９３】
2007538308.tif 000102
したがって、より大きい位相誤差について、位相誤差を直接計算することに動機が与えられる。位相検出器が位相誤差を直接に計算する場合に、有効位相検出器利得は、位相誤差と独立であり、よりすばやい位相ロックが可能になる。
【０３９２】
位相検出器は、次のように位相誤差を直接に計算することができる。
Ｑ１Ｑ２＋Ｉ１Ｉ２＝Ａｃｏｓ（θ１−θ２）＝Ａｃｏｓ（θｅ）  （式１１２）
【数９４】
2007538308.tif 000103
ａｔａｎ（ｔａｎ（θｅ））＝θｅ  （式１１４）
同相信号および直角位相信号は、一般に、基準入力から直接に入手可能ではないので、ヒルバート変換器を使用して、一方から他方を生成することができる（たとえば、Ｂｅｓｔ，Ｒ．Ｅ．、「Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐｓ，Ｄｅｓｉｇｎ，Ｓｉｍｕｌａｔｉｏｎ，ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｆｉｆｔｈ  Ｅｄｉｔｉｏｎ、ＭｃＧｒａｗ−Ｈｉｌｌ  ２００３年、およびＳｔｅｉｎ，Ｊ．Ｙ．、「Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ」、Ｗｉｌｅｙ−Ｉｎｔｅｒｓｃｉｅｎｃｅ、２０００年を参照されたい）。Ｍｎｅｍ  ＰＬＬの周波数範囲は、非常に制約されているので、より単純なπ／２遅延フィルタを使用することもできる。
【０３９３】
多数の他の位相検出器手法が可能であり、これには、ゼロ交差の補間ベース検出およびピークの補間ベース検出が含まれるが、その設計は、上の相互参照にリストされた一連の付与された特許および保留中の特許出願に開示されている。
【０３９４】
７．リーダのアーキテクチャ
リーダおよびデコーダの設計において、カードベースのＭｎｅｍ媒体が、一定の速度でリニアイメージセンサを通って搬送され、リニアイメージセンサが、カードのＭｎｅｍエリアを１ラインずつスキャンし、デコーダが、スキャン中にリアルタイムでスキャンデータを復号すると仮定する。
【０３９５】
図１４に、Ｍｎｅｍリーダの高水準ブロック図を示す。このリーダに、撮像システム、搬送システム、統合Ｍｎｅｍデコーダ、復号されたデータ用の外部メモリ、およびホストコントローラが含まれる。
【０３９６】
リーダの撮像システムは、照明ＬＥＤ  ７１０およびリニアイメージセンサ７１１からなる。リーダの媒体搬送システムは、二重の媒体検出器７１２および搬送モータ７１３からなる。コントローラは、媒体検出器を介してカード挿入を検出したならば、スキャンの持続時間の間にスキャンラインクロックパルスを生成し、このスキャンラインクロックパルスが、イメージセンサの露光およびモータの速度を制御する。
【０３９７】
各スキャンラインクロックパルスは、イメージセンサにスキャンラインの獲得を開始するようにシグナリングする。露光期間は、イメージセンサ内で事前に構成される。各クロックパルスに、デコーダは、露光期間の持続時間の間に照明ＬＥＤをオンに切り替えるレベル信号も生成する。
【０３９８】
スキャン中に、デコーダ７１４が、復号された生データを外部メモリ７１５に書き込む。スキャンが完了した後に、デコーダは、任意選択として、生データ内の誤りを訂正するために冗長性復号を実行する。代替案では、ホストコントローラ７１６が、それ自体の冗長性復号を実行する。
【０３９９】
デコーダは、割込みを介して（使用可能にされている場合に）、ホストコントローラに復号完了について知らせる。代替案では、ホストコントローラが、デコーダ状況レジスタをポーリングする。
【０４００】
復号完了後に、ホストコントローラは、応用例固有の使用のために、外部メモリから復号されたデータを読み取る。
【０４０１】
ホストコントローラは、構成レジスタの組を介してデコーダの動作を構成する。構成パラメータに、表１で定義された可変パラメータならびにイメージセンサ露光期間オプションおよび復号オプションが含まれる。許容可能なパラメータ範囲は、デコーダ固有である。
【０４０２】
７．１  データレート
スキャンラインに垂直な方向での実空間搬送速度ｖｒを与えられれば、近似ブロック空間搬送速度ｖｍは、
ｖｍ＝ｖｒＲ  （式１１５）
によって与えられ、ここで、Ｒは、実空間−ブロック空間スケールファクタである。
【０４０３】
ブロック空間データレートｒｄ（ビット毎秒単位）は、
ｒｄ＝Ｗｍｖｍ  （式１１６）
によって与えられ、ここで、Ｗｍは、Ｍｎｅｍエリアのブロック空間幅である。
【０４０４】
これは、デコーダがビット値を生成するレートであり、生復号中のデコーダと外部メモリとの間の平均データレートを表す。
【０４０５】
スキャン空間搬送速度
【数９５】
2007538308.tif 000104
（スキャンライン数毎秒単位）は
【数９６】
2007538308.tif 000105
によって与えられ、ここで、Ｎは、サンプリングレートである。
【０４０６】
スキャン空間データレート
【数９７】
2007538308.tif 000106
（サンプル数毎秒単位）は、
【数９８】
2007538308.tif 000107
によって与えられ、ここで、
【数９９】
2007538308.tif 000108
は、スキャンライン幅（式２４）である。
【０４０７】
これは、デコーダがイメージセンサからのサンプルを消費するレートであり、スキャン中のイメージセンサとデコーダとの間の平均データレートを表す。
【０４０８】
デコーダが、最大スキャンデータレート
【数１００】
2007538308.tif 000109
をサポートすると仮定すると、リーダは、式１１８を満足するために、所与のスキャン幅
【数１０１】
2007538308.tif 000110
について搬送速度ｖｒを調整することができる。これは、異なる媒体幅に関して構成されたリーダの異なる静的設定および複数の媒体幅をサポートするリーダの異なる動的設定を暗示する。
【０４０９】
Ｍｎｅｍエリア高さＨｍの最小総スキャン時間ｔｓｃａｎは、
【数１０２】
2007538308.tif 000111
によって与えられる。
【０４１０】
これを使用して、特定の所望のスキャン時間を実現するのに必要な速度（したがってスキャンデータレート）を計算することができる。
【０４１１】
７．２  機械的考慮事項
スキャン搬送は、２つの媒体検出器がカードの存在を同時に検出した後に限って開始される。これによって、カードの初期回転が最小になり、カードと搬送経路の内側側壁との間の衝突に起因する漸進的回転が最小になる。
【０４１２】
図１５に示されているように、イメージセンサが、搬送ローラ７１７の近くに置かれる場合に、このイメージセンサを、矢印７１９によって示される搬送方向に媒体７１８が移動する時に媒体７１８を検出するのに使用することもできる。これは、異なる媒体幅を検出できるようになるという追加の利益を有する。
【０４１３】
搬送ローラが、たとえば異なる媒体厚さに応じるためにばね支持される場合に、イメージセンサをローラの近くに置くことによって、必要な被写界深度も最小になる。
【０４１４】
リーダに、任意選択として、スキャンを媒体の実際の動きと同期させることを可能にするために、たとえばＧｏｒｄｏｎ，Ｇ．、「Ｓｅｅｉｎｇ  ｅｙｅ  ｍｏｕｓｅ  ｆｏｒ  ａ  ｃｏｍｐｕｔｅｒ  ｓｙｓｔｅｍ」、米国特許第６４３３７８０号明細書に記載のテクスチャ変位センサなどの動きセンサを組み込むことができる。
【０４１５】
７．３  撮像の考慮事項
動きによって誘導されるブロック空間ブラー半径ｂｖは、搬送速度ｖｍおよび露光時間ｔｅの関数である。
ｂｖ＝ｖｍｔｅ  （式１２０）
最大許容ブロック空間半径ｂｍａｘおよび撮像光学系に関連するブラー半径ｂｆを仮定すると、露光時間は、次のように制限される。
ｂｆ＋ｂｖ≦ｂｍａｘ  （式１２１）
【数１０３】
2007538308.tif 000112
許容されるモーションブラー半径は、ブロック空間単位のサイズによって制限されるので、露光時間は、ブロック空間ライン時間またはスキャンライン時間のＮ倍によって制限される。
【数１０４】
2007538308.tif 000113
実際には、１スキャンラインあたり少なくとも１回のイメージセンサ読出を可能にするために、イメージセンサ内のバッファリングがないと仮定して、露光時間は、スキャンライン時間から読出時間ｔｉを引いた値によって制限される。
【数１０５】
2007538308.tif 000114
ここで、ｒｉは、イメージセンサデータ読出レート（サンプル数毎秒単位）である。
【０４１６】
セクション６で述べたように、リーダは、撮像システムを使用して、Ｍｎｅｍエリアのマルチレベルナイキストレートサンプリングを実行する。したがって、サンプリングレートＮは、名目上、２と３の間で選択される。
【０４１７】
「Ｋｏｄａｋ  ＫＬＩ−８８１１  ８８００  Ｅｌｅｍｅｎｔ  Ｌｉｎｅａｒ  ＣＣＤ  Ｉｍａｇｅ  Ｓｅｎｓｏｒ  Ｐｅｒｆｏｒｍａｎｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ」，Ｒｅｖｉｓｉｏｎ  ０、２０００年１０月３日が、下のセクション９で詳細に説明するＭｅｍｊｅｔベースのプリンタによってサポートされる、１インチあたり１６００個（１ｍｍあたり６３個）のデータ密度Ｒを有するＭｎｅｍエリア撮像に適するリニアイメージセンサの例である。このセンサは、それぞれ７μｍ幅の８８００画素の幅を有し、約２．３のサンプリングレートＮを与え、約６２ｍｍまでのスキャン幅
【数１０６】
2007538308.tif 000115
をサポートする。
【０４１８】
７．４  符号化および印刷の考慮事項
リーダが、Ｍｎｅｍエリアを印刷することもできるデバイスの一部である場合に、Ｍｎｅｍ符号化機能とＭｎｅｍ復号機能を単一の一体化されたエンコーダ／デコーダに組み合わせることが有用でありえる。
【０４１９】
符号化は、復号の逆プロセスである。符号化は、冗長性符号化フェーズと、それに続く生データ符号化フェーズからなる。生データ符号化フェーズは、通常は印刷中にリアルタイムで有用に行われて、レンダリングされるＭｎｅｍエリアイメージ用のバッファメモリの必要をなくす。
【０４２０】
他所で注記したように、スキャンライン復号は、少なくとも局所的に、ブロック空間の均一性を仮定し、したがってこれを必要とする。これは、一定の印刷速度を必要とする。
【０４２１】
リーダが、Ｍｎｅｍエリアを印刷できるデバイスの一部である場合に、リニアイメージセンサと印字ヘッドを単一の一体化されたデバイスに組み合わせることも有用でありえる。これが効果的であるのは、この２つのデバイスが類似するフォームファクタを有し、印刷およびスキャンが同一の媒体搬送を共用できるのでこれらが有用にホストデバイス内で同一位置に置かれ、リニアイメージセンサが印字ヘッドシリコンにごくわずかなオーバーヘッドを追加し、デバイスのパッケージングコストおよびハンドリングコストが効果的に半分になるからである。
【０４２２】
セクション８では、アクティブ画素センサの一体化された行を有するＭｅｍｊｅｔ印字ヘッドを説明するが、その詳細は、付与された米国特許第６３０２５２８号、名称「Ｔｈｅｒｍａｌ  ａｃｔｕａｔｅｄ  ｉｎｋ  ｊｅｔ  ｐｒｉｎｔｉｎｇ  ｍｅｃｈａｎｉｓｍ」を含む一連の付与された特許および保留中の特許出願に示されている。このテクノロジに対する他のすべての特許および保留中の特許出願が、上の相互参照のセクションに示されている。Ｍｅｍｊｅｔ印字ヘッドとの一体化に適合させることのできる複数の高感度アクティブ画素設計が、名称「Ｉｍａｇｅ  ｓｅｎｓｏｒ  ｗｉｔｈ  ｄｉｇｉｔａｌ  ｆｒａｍｅｓｔｏｒｅ」の特許出願を含む、２００４年２月１７日出願の一連の特許出願、米国特許出願第１０／７７８０５７号、米国特許出願第１０／７７８０６１号、米国特許出願第１０／７７８０６２号、米国特許出願第１０／７７８０６３号、米国特許出願第１０／７７８０５９号、米国特許出願第１０／７７８０６０号、米国特許出願第１０／７７８０５８号、および米国特許出願第１０／７７８０５６号に記載されており、この系列の他のすべての特許出願の詳細が、上の相互参照のセクションに示されている。サンプリングレートＮは、示される配置では２．５である。
【０４２３】
８．一体イメージセンサアーキテクチャを有する印字ヘッド
Ｍｎｅｍは、物理表面にディジタルデータを保管する堅牢な２次元光学符号化方式である。そのデータ容量は、表面積に伴って線形にスケーリングされる。Ｍｎｅｍは、基本的に読取専用（ＲＯ）応用および追記（ＷＯＲＭ）応用をサポートし、データを付加する能力を含む。Ｍｎｅｍは、実世界の表面劣化に対処するために、光学フォールトトレランスを組み込まれている。
【０４２４】
Ｍｎｅｍは、インクジェット印刷に適する。赤外線吸収インクまたは蛍光インクなどの不可視インクを使用して印刷される時に、Ｍｎｅｍ符号化されたデータを、可視のテキストおよびカラーグラフィックスに重畳することができる。これによって、たとえば、写真のディジタル陰画をその写真のカラープリントに不可視に重畳できるようになる。
【０４２５】
Ｍｎｅｍリーダが、Ｍｎｅｍエリアを印刷できるデバイスの一部である場合に、リニアイメージセンサと印字ヘッドを単一の一体化されたデバイスに組み合わせることが有用である。これが効果的であるのは、この２つのデバイスが類似するフォームファクタを有し、印刷およびスキャンが同一の媒体搬送を共用できるのでこれらが有用にホストデバイス内で同一位置に置かれ、リニアイメージセンサが印字ヘッドシリコンにごくわずかなオーバーヘッドを追加し、デバイスのパッケージングコストおよびハンドリングコストが効果的に半分になるからである。
【０４２６】
印字ヘッドがＭｎｅｍエリアの印刷だけに使用される場合には、ノズルの単一の行だけが必要になる。
【０４２７】
Ｍｎｅｍエリアが、テキスト、グラフィックス、およびイメージなど、人間可読の情報に重畳される場合に、不可視インクを使用しなければならない。Ｍｎｅｍエリアが、分離してのみ印刷される場合には、可視インクまたは不可視インクのどちらでも使用することができる。
【０４２８】
Ｍｎｅｍプリンタが、人間可読の情報を印刷するのにも使用される場合に、対応するモノクロームインクまたは色付きインクのためにノズルの追加行を設けなければならない。下のセクション９で説明するものなどのＭｅｍｊｅｔ印字ヘッドは、通常、シアンインク、マゼンタインク、黄色インク、黒インク、および赤外線インクをジェット印刷するために、少なくとも５行のノズルを備える。
【０４２９】
８．１  一体イメージセンサを有するＭｅｍｊｅｔ印字ヘッド
図１６に、一体イメージセンサを有するＭｅｍｊｅｔ印字ヘッドＩＣの詳細物理図を示す。図を単純にするために、この図には、１６００ｄｐｉノズル６００と、全般的に６０１に示された、隣接して取り付けられた関連するアクチュエータおよび駆動回路との単一の行だけが示されている。各ノズルユニットセルの３２μ幅が、１６００ｄｐｉ印刷に必要な１６μドットピッチを超えるので、ノズルの各行が２つの千鳥になった半分の行６０２および６０３からなることに留意されたい。ＭｎｅｍサンプリングレートＮは、図示の配置では２．５である。
【０４３０】
Ｍｎｅｍエリアは、単一の符号化ビットを表すのに単一の印刷されたドットを利用することができるが、単一の符号化ビットを表すのに複数の印刷されたドットを利用することもできる。たとえば、Ｍｎｅｍエリアが、単一ビットを表すのに印刷されたドットの２×２アレイを利用することができる。したがって、プリンタ解像度が１６００ｄｐｉである場合に、Ｍｎｅｍエリア解像度は、８００ｄｐｉだけになる。ある種の実施形態で、Ｍｎｅｍエリアの印刷解像度を下げることが、表面の劣化または損傷の特定の源の存在の下など、より堅牢なＭｎｅｍ性能をもたらすことができる。
【０４３１】
Ｍｎｅｍエリア解像度が、印刷解像度より低い場合に、ノズル個数に対する画素個数の比を、それに従って減らすことができ、より大きい画素センサを使用することができる。たとえば、図１６に示されたＭｅｍｊｅｔ印字ヘッドの場合に、１２．８μ画素センサを、２つの６．４μ画素センサの代わりに利用することができる。
【０４３２】
図１７に、図１６のＩＣの論理図を示す。図を単純にするために、この図には、Ｍｅｍｊｅｔノズルの半分の行が１つだけ示されている。
【０４３３】
このＩＣは、低速シリアル（ＬＳＳ）リンクを介して複数の状況レジスタおよび構成レジスタを公開する。これらは、外部の制御するデバイスによって、イメージキャプチャパラメータおよび印刷パラメータを構成できるようにし、状況情報を読み取れるようにする。
【０４３４】
８．２  リニアイメージセンサ
リニアイメージセンサは、ＣＭＯＳアクティブ画素センサ（ＡＰＳ）６０４のアレイからなる。各画素センサは、図１８に示され、下で述べる通常のＡＰＳ回路を利用することができる。図を単純にするために、この図には、画素センサの１つの行だけが示されている。
【０４３５】
モノクロームリニアイメージセンサでは、画素センサ６０４の１つの行６０５だけが必要である。たとえば、センサが、Ｍｎｅｍエリアの読取だけに使用される場合に、画素センサの１つの行だけが必要である。カラーリニアイメージセンサでは、画素センサの複数の行を利用することができ、各行が、赤、緑、または青などのスペクトル色に対応するまたは赤外線インクとすることのできるＭｎｅｍエリアの印刷に使用されるインクの吸収スペクトルに対応するのいずれかの特定の波長範囲を選択するために、それ自体のフィルタを使用することができる。カラーフィルタは、スキャン解像度の多少の低下を伴って、カラースキャンに必要な行数を減らすために単一行内で空間的にインターリーブさせることもできる。たとえば、イメージセンサに、赤、緑、および青のフィルタを有する単一の行と、赤外線フィルタを有する第２の行とを含めることができる。
【０４３６】
スキャン撮像は、通常、リーダまたはスキャナの内部で行われるので、人工照明を利用する。応用例に応じて、照明を、広帯域または狭帯域とすることができる。
【０４３７】
スペクトルフィルタの利用ではなく（またはそれに加えて）、複数のスペクトル光源を使用して、たとえば、赤、緑、青、および赤外線の光源を使用して、マルチスペクトル撮像を実行することができる。これらを、画素センサの単一行からのイメージ読出とインターリーブしてすばやく連続してストロボ発光させて、単一行の画素センサだけを使用してマルチスペクトル撮像を達成することができる。代替案では、複数行の画素センサをまだ利用することができるが、１つのスペクトル光源のストロボ発光と同調して、各行を選択的に順番に露光させることができる。この場合に、各画素センサは、図１９に示し、下でさらに述べる通常のシャッタ付きＡＰＳ回路（ｓｈｕｔｔｅｒｅｄ  ＡＰＳ  ｃｉｒｃｕｉｔ）を利用することができる。これは、シャッタ付き画素センサが比較的遅い読出から高速露光を分離できるので、すべてのスペクトル行のほとんど同時の露光を達成できるという利益を有することができる。
【０４３８】
リーダまたはスキャナは、たとえばカラーイメージをスキャンするため、Ｍｎｅｍエリアをスキャンするためなど、ユーザ制御の下で選択可能な複数のスキャンモードをサポートすることができる。リーダまたはスキャナは、適応式とし、赤外スペクトルでのテストスキャンを介してＭｎｅｍエリアの存在を自動的に検出し、その結果、カラースキャンからＭｎｅｍエリアスキャンに切り替えるものとすることもできる。
【０４３９】
リニアイメージセンサには、外部マスタクロック信号（ＭＣｌｋ）を受け入れ、画素クロック（ＰＣｌｋ）を生成するクロックジェネレータ６１０が含まれる。クロックジェネレータ６１０に、マスタクロックから画素クロックを柔軟に生成できるようにするために、プログラマブルＰＬＬおよび／またはクロック分周器もしくはクロック逓倍器を組み込むことができる。
【０４４０】
リニアイメージセンサは、画素タイミングおよび制御ブロック６１１の制御の下で動作する。その構成レジスタは、マスタクロック乗数、露光時間、ならびにアナログオフセットおよび利得を含む複数のイメージキャプチャパラメータをセットできるようにする。リニアイメージセンサは、通常、画素クロックレートまたはそのある整数倍数で動作する。
【０４４１】
画素制御ブロックは、Ｒｅｓｅｔ入力ピン、Ｅｘｐｏｓｅ入力ピン、およびＲｅａｄ入力ピンの信号に応答して、それぞれ、画素センサアレイをリセットし、露光し、読み出す。これらの制御信号は、レジスタマッピングもされ、ＬＳＳインターフェース６１３を介してレジスタ６１２から使用可能でもある。制御ブロックは、画素センサアレイへの適当なタイミング信号および制御信号を生成する。
【０４４２】
リセット時に、画素制御ブロックは、画素センサアレイ全体へのＲｅｓｅｔ信号をアサートする。
【０４４３】
露光時に、画素制御ブロックは、露光時間の初期値を用いてタイマを始動する。画素センサアレイが、シャッタ付き画素センサを利用する場合に、画素制御ブロックは、露光タイマの持続時間の間にＴｒａｎｓｆｅｒ信号をアサートする。画素センサアレイが、シャッタ付きでない画素センサを利用する場合に、画素制御ブロックを、露光タイマの満了時に読出を自動的にトリガするように構成することができる。
【０４４４】
読取時に、画素制御ブロックは、アレイ内の全画素センサの値を順次読み出す。リニアイメージセンサに、前に述べたように画素センサの複数の行が含まれる場合に、リニアイメージセンサに、行アドレスデコーダ（図１７には図示せず）が含まれる場合がある。画素制御ブロックは、各行アドレスを順番に生成し、行アドレスデコーダが、行アドレスを一意のＲｏｗ  Ｓｅｌｅｃｔ信号に復号する。選択された行の各画素センサは、その値をそれに対応する列バスにアサートする。各行内で、画素制御ブロックは、各列アドレスを順番に生成し、列アドレスデコーダ６１４が、列アドレスを一意のＣｏｌｕｍｎ  Ｓｅｌｅｃｔ信号に復号し、このＣｏｌｕｍｎ  Ｓｅｌｅｃｔ信号は、特定の列バスを出力ステージに多重化する。出力ステージは、プログラマブル利得増幅器（ＰＧＡ）６１５とそれに続くアナログ−ディジタル変換器（ＡＤＣ）６１６からなる。ＰＧＡは、アナログオフセットおよび利得に対するディジタル制御を実現する。ＡＤＣは、後に画素幅並列出力ピン（Ｐ）に出力されるディジタル画素値を作る。ＡＤＣは、通常、８ビット以上の精度を有する。
【０４４５】
画素制御ブロックは、読出の持続時間の間、出力ピンでフレーム有効信号（ＦＶａｌｉｄ）をアサートする。画素値は、読出中に画素クロック（ＰＣｌｋ）によってクロッキングされる。画素クロックは、ＰＣｌｋ出力ピンで供給される。
【０４４６】
画素センサアレイは、アドレスレジスタおよびデータレジスタを介してレジスタマッピングもされている。個々の画素は、画素アドレスレジスタに行アドレスおよび列アドレスを書き込み、その後、画素データレジスタを読み取ることによって読み取られる。
【０４４７】
画素制御ブロックは、２つのキャプチャモードをサポートする。自動モードでは、リセット−露光−読取サイクルキャプチャ全体が、外部ライン同期化信号（ＬｓｙｎｃＬ）によってトリガされる。手動モードでは、キャプチャサイクルの各ステップが、それに対応する信号によって別々にトリガされる。
【０４４８】
図１８に、通常のＣＭＯＳアクティブ画素センサを示すが、ここで、Ｍ１はリセットトランジスタであり、Ｍ３は出力トランジスタであり、Ｍ４は行選択トランジスタである。
【０４４９】
図１９に、通常のＣＭＯＳシャッタ付きアクティブ画素センサを示すが、シャッタ機能は、転送トランジスタＭ２によってもたらされる。電荷保持は、ストレージノードＸの、Ｃｓによって表される寄生容量によってもたらされる。これは、電荷保持を増やすための明示的キャパシタンスを用いて増補することができる。Ｍ２は、画素露光期間の持続時間の間にＴｒａｎｓｆｅｒ信号によってオンにスイッチングされ、その持続時間の後に、画素値を、さらなるフォトダイオードアクティビティによる汚染なしにのんびりと読み出すことができる。
【０４５０】
通常のシャッタ付きＡＰＳ設計に対する機能強化を含む電子的にシャッタを切られるＣＭＯＳイメージャの設計が、２００３年２月１７日出願のオーストラリア国特許予備出願第２００３９００７４６号（整理番号ＮＰＳ０４１）「Ｍｅｔｈｏｄｓ，ｓｙｓｔｅｍｓ  ａｎｄ  ａｐｐａｒａｔｕｓ」からの優先権を主張する２００４年２月１７日出願の米国特許出願第１０／７７８０５６号（整理番号ＮＰＳ０４７）「Ｉｍａｇｅ  ｓｅｎｓｏｒ  ｗｉｔｈ  ｄｉｇｉｔａｌ  ｆｒａｍｅｓｔｏｒｅ」に詳細に記載されている。
【０４５１】
８．３  Ｍｅｍｊｅｔ印字ヘッド
Ｍｅｍｊｅｔ印字ヘッドは、Ｍｅｍｊｅｔノズルのアレイからなり、このＭｅｍｊｅｔノズルのそれぞれは、下のセクション９で詳細に述べるように、サーマルベンド（ｔｈｅｒｍａｌ  ｂｅｎｄ）アクチュエータまたはサーマルバブル（ｔｈｅｒｍａｌ  ｂｕｂｂｌｅ）アクチュエータを有する。ドットのラインを印刷する前に、ラインのドット値が、ドットシフトレジスタ６１７にシフトインされ、ドットシフトレジスタ６１７は、ラインと同一の幅を有する。ドット値は、外部ホストデバイスによってシリアル入力ピン（Ｄ）に供給され、シリアルクロック（ＳｒＣｌｋ）によってクロッキングされる。ライン同期化信号（ＬｓｙｎｃＬ）の受取時に、シフトレジスタ内の各ドット値が、対応するノズルに関連するドットラッチに転送される。ライン全体の発射イネーブル信号が、発射シフトレジスタ６１８に含まれる。このシフトレジスタに、瞬間的電力消費を制限するために、ノズルのサブセットだけが同時に発射することを保証する発射パターンが含まれる。このシフトレジスタは、外部ホストによって供給される発射クロック信号（ＦｒＣｌｋ）によってクロッキングされる。各ノズルのアクチュエータは、それに対応するドット値、発射シフトレジスタから導出されるその発射イネーブル信号（Ｆｒ）、およびパルスプロファイル信号（Ｐｒ）によって制御され、この３つの信号のＡＮＤと等しい持続時間の間に発射する。
【０４５２】
ノズルアレイは、ノズルタイミングおよび制御ブロック６１９によって制御される。ノズル制御ブロックは、発射シフトレジスタに発射パターンを供給し、ノズル発射中にパルスプロファイル信号（Ｐｒ）を供給する。
【０４５３】
８．４  マルチセグメントデバイス
このＩＣは、複数のＩＣを隣接させて、対応するより多数の画素センサおよびノズルを有する単一のより大きいデバイスを形成できるように有用に設計されている。この特性を有するＭｅｍｊｅｔ印字ヘッドセグメントのリンクを、下のセクション９でより詳細に説明する。Ｍｅｍｊｅｔセグメントをリンクする設計は、画素センサのアレイのリンクを含むように簡単に拡張される。このＩＣの制御およびタイミングブロックは、図１７では画素センサアレイおよびノズルアレイの右側に図示されているが、リンク設計が望まれる場合には、物理的に画素センサアレイおよびノズルアレイの下の区域に配置される。
【０４５４】
画素センサアレイとノズルアレイの両方が、２つのセグメントの間のオーバーラップ領域に配置されるので、外部制御デバイスのハードウェアまたはソフトウェアは、スキャン媒体または印刷媒体の既知の搬送速度および既知のアレイ配置に従って、オーバーラップ領域内の入力イメージデータおよび出力印刷データをオフセットしなければならない。
【０４５５】
図２０に、より幅広のマルチセグメントデバイスを形成するために隣接させられた３つのＩＣを示す。各ＩＣは、低速シリアル（ＬＳＳ）バスで一意のアドレスを用いてそのＩＣを静的に構成できるようにする１組のＩＤピンを有する。セグメント０は、マスタクロック（ＭＣｌｋ）から画素クロック（ＰＣｌｋ）を生成するように構成される。残りのセグメントは、マスタクロックおよび画素クロックとして、セグメント０から画素クロックを受け入れるように構成される。
【０４５６】
Ｒｅｓｅｔ信号およびＥｘｐｏｓｅ信号は、すべてのセグメントに同時にルーティングされるが、Ｒｅａｄ信号は使用されない。その代わりに、特定のセグメントからの読出は、そのセグメントの制御レジスタでＲｅａｄフラグをアサートすることによって要求される。画素データ出力ピン（Ｐ）およびフレーム有効出力ピン（ＦＶａｌｉｄ）は、通常、トライステート化され、画素読出中にのみセグメントによって駆動される。
【０４５７】
ライン同期化信号（ＬｓｙｎｃＬ）、発射クロック信号（ＦｒＣｌｋ）、およびシリアルクロック信号（ＳｒＣｌｋ）は、すべてのセグメントに同時にルーティングされる。ドットデータ信号線（Ｄ）は、各セグメントに並列にシリアルドットデータを供給する。
【０４５８】
８．５  製造およびハウジング
Ｍｅｍｊｅｔノズルおよびアクチュエータは、下のセクション９で説明するように、微細電気機械システム（ＭＥＭＳ）製造技法を使用して製造される。アナログ電子回路およびディジタル電子回路は、標準混合信号ＣＭＯＳ製造技法を使用して製造される。インクチャネルなどは、やはり下のセクション９で説明するように、ＭＥＭＳ後処理を使用して製造される。
【０４５９】
Ｍｅｍｊｅｔ印字ヘッドのパッケージングは、下のセクション９で説明する。撮像用のＩＣの後処理およびパッケージングは、下でさらに説明する。
【０４６０】
リニアイメージセンサは、１：１接触撮像（ｃｏｎｔａｃｔ  ｉｍａｇｉｎｇ）用に設計されている。したがって、リニアイメージセンサは、スキャンラインの適度に鋭いイメージをキャプチャするために、画素ごとのレンジング（ｐｅｒ−ｐｉｘｅｌ  ｌｅｎｓｉｎｇ）を必要とする。接触撮像システムは、通常、ＳＥＬＦＯＣ（商標）アレイ（日本板硝子株式会社、Ｉｎｆｏｒｍａｔｉｏｎ  Ｔｅｃｈｎｏｌｏｇｙ  −  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ  Ｐｒｏｄｕｃｔｓ）など、たとえばＢｅｌｌ，Ｃ．Ｊ．、「Ｇｒａｄｉｅｎｔ  ｉｎｄｅｘ  ｌｅｎｓ  ａｒｒａｙ  ａｓｓｅｍｂｌｙ  ｃｏｍｐｒｉｓｉｎｇ  ａ  ｐｌｕｒａｌｉｔｙ  ｏｆ  ｌｅｎｓ  ａｒｒａｙｓ  ｏｐｔｉｃａｌｌｙ  ｃｏｕｐｌｅｄ  ｉｎ  ａ  ｌｅｎｇｔｈｗｉｓｅ  ｄｉｒｅｃｔｉｏｎ」、２０００年１月４日発行の米国特許第６０１１８８８号に記載の分布屈折率（ＧＲＩＮ）ロッドレンズアレイを利用する。リニアイメージセンサは、おそらく屈折フォーカシングのために曲線状のファイバ端を有する、クラッドファイバアレイ（Ｓｃｈｏｔｔ  ＡＧ、Ｌｅａｃｈｅｄ  Ｉｍａｇｅ  Ｂｕｎｄｌｅｓ）を利用することもできる。マイクロレンズを後処理ステップとしてウェハスケールで適用することもでき、マイクロレンズは、通常、充てん率を効果的に高めるために適用される。これは、たとえば、Ｉｗａｓａｋｉ，Ｔ．他、「Ｍｅｔｈｏｄ  ｆｏｒ  ｐｒｏｄｕｃｉｎｇ  ａ  ｍｉｃｒｏｌｅｎｓ  ａｒｒａｙ」、１９９４年３月２９日発行の米国特許第５２９８３６６号、Ｒｈｏｄｅｓ，Ｈ．Ｅ．、「Ｍｉｃｒｏｌｅｎｓ  ａｒｒａｙ  ｗｉｔｈ  ｉｍｐｒｏｖｅｄ  ｆｉｌｌ  ｆａｃｔｏｒ」、２００１年１０月２３日発行の米国特許第６３０７２４３号に記載されている。しかし、マイクロレンズを積み重ねて、効果的撮像をサポートすることもできる（Ｖｏｅｌｋｅｒ，Ｒ．、Ｍ．Ｅｉｓｎｅｒ、およびＫ．Ｊ．Ｗｅｉｂｌｅ、「Ｍｉｎｉａｔｕｒｉｚｅｄ  ｉｍａｇｉｎｇ  ｓｙｓｔｅｍｓ」、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｉｎｇ  ６７−６８（２００３）４６１−４７２）。
【０４６１】
図２１に、同一の搬送機構を通過する媒体の印刷とスキャンの両方のためにパッケージングされ、取り付けられた印字ヘッドＩＣ  ６２０を示す。このＩＣは、インク供給（図示せず）に接続される、インク供給モールディング６２１を接続されている。このＩＣは、フレキシブル回路基板（ＦＣＢ）６２２も有し、ＦＣＢ  ６２２は、このＩＣをホストデバイスおよび電力に電気的に接続する。
【０４６２】
このＩＣは、ハウジング６２３内の空洞に取り付けられ、ハウジング６２３は、搬送経路に同高に取り付けられる。使用中に、小滴６３１が、小滴吐出経路６２４に沿って吐出され、ハウジング６２３内の開いたスロット６２５を通過して、小滴を搬送経路内の印刷媒体６２６に置けるようになる。
【０４６３】
撮像経路６２７が、レンズアレイなどのフォーカシング要素のアレイ６２８およびカバーガラス６２９を通過して、搬送経路内のスキャン媒体６２６を撮像する。照明ＬＥＤのアレイ６３０が、カバーグラスの下に傾いて取り付けられて、スキャンラインの照明をもたらす。
【０４６４】
９．プリンタのアーキテクチャ
Ｍｎｅｍエリアは、ＭＥＭＪＥＴ（商標）印字ヘッドによって印刷されることが好ましい。多数の異なるＭＥＭＪＥＴ（商標）印字ヘッドの製造および動作が、上で相互参照された特許および特許出願に包括的に記載されている。しかし、簡潔にするために、この印字ヘッドの動作の概要および基本的なノズル構造を下で示す。
【０４６５】
９．１  印字ヘッドアセンブリ
図２２は、通常のＭＥＭＪＥＴ（商標）印字ヘッドの分解透視図である。この特定の印字ヘッドアセンブリは、本出願人のＳＯＨＯプリンタ（米国特許出願第１１／０１４７６９号、米国特許出願第１１／０１４７２９号、米国特許出願第１１／０１４７４３号、米国特許出願第１１／０１４７３３号、および米国特許出願第１１／０１４７５５号を参照されたい）の１つで使用されているが、Ｍｎｅｍエリアを、相互参照された特許および特許出願で開示された多数の他のＭＥＭＪＥＴ（商標）印字ヘッドによって印刷できることを諒解されたい。
【０４６６】
図２２は、実際には、構成要素を介する印字ヘッド集積回路７４へのインク供給システムを明瞭に示すために、アセンブリの下側が示されている。図２３は、組み立てられた形で通常方位の、印字ヘッドアセンブリ２２の断面図である。このアセンブリには、細長い上側部材６２が含まれ、上側部材６２は、Ｕ字形クリップ６３を介してプリンタシャーシに取り付けられるように構成されている。
【０４６７】
上側要素６２は、複数の供給チューブ６４を有し、供給チューブ６４は、印字ヘッドアセンブリ２２が主本体２０に固定された時に出口モールディング２７内の出口の中に受けられる。供給チューブ６４に、インク漏れに対する保護のために外側コーティングを設けることができる。
【０４６８】
上側部材６２は、複数の利益を提供する液晶ポリマ（ＬＣＰ）から作られる。ＬＣＰは、熱膨張係数（ＣＴＥ）がシリコンのＣＴＥと類似するようになるように成形することができる。印字ヘッド集積回路７４（下で説明する）とその下にあるモールディングのＣＴＥの大きい差が、この構造全体を曲がらせる可能性があることを諒解されたい。しかし、成形方向でのＬＣＰのＣＴＥは、非成形方向のＣＴＥよりはるかに小さいので（２０ｐｐｍ／℃に対して５ｐｐｍ／℃）、ＬＣＰモールディングの成形方向が、印字ヘッド集積回路（ＩＣ）７４の縦の広さに関して単一方向であることを保証するために注意しなければならない。ＬＣＰは、ポリカーボネート、スチレン、ナイロン、ＰＥＴ、およびポリプロピレンなどの「通常のプラスチック」の通常は５倍の引張応力を有する、比較的高い剛性も有する。
【０４６９】
図２３に最もよく示されているように、上側部材６２は、下側部材６５を受けるための開チャネル構成を有し、下側部材６５は、接着フィルム６６を介してそこに接着される（図２２を参照されたい）。下側部材６５は、やはりＬＣＰから作られ、その長さに沿って複数のインクチャネル６７を形成されている。インクチャネル６７のそれぞれは、供給チューブ６４のうちの１つからインクを受け取り、印字ヘッドアセンブリ２２の長さに沿ってインクを分配する。これらのチャネルは、１ｍｍ幅であり、０．７５ｍｍ厚の壁によって分離されている。
【０４７０】
下側部材６５は、その長さに沿って延びる５つのチャネル６７を有する。各チャネル６７は、５つの供給チューブ６４のうちの１つだけからインクを受け取り、この供給チューブは、異なる色のインクが混ざる危険性を減らすために、めいめいのインク貯蔵リザーバからインクを受け取る。接着フィルム６６は、個々のインクチャネル６７を密閉して、下側部材６５が上側部材６２に組み立てられた時にインクのクロスチャネル混合を防ぐ。
【０４７１】
各チャネル６７の底部に沿った５つの行の一連の等間隔の穴が、下側部材６５の底表面に示された穴６９につながる。これらの穴６９の拡大図を、図２４に示す。穴６９の中央の行は、下側部材６５の中央線に沿って、印字ヘッドＩＣ７４の真上に延びる。中央の行の両側の、穴６９の他の行は、インクを印字ヘッドＩＣ７４に供給できるようにするために、各穴６９から中央への導管７０を必要とする。
【０４７２】
印字ヘッドＩＣ７４は、ポリマ密閉フィルム７１によって下側部材６５の下側に取り付けられる。このフィルムは、ＰＥＴフィルムまたはポリスルホンフィルムなどの熱可塑性フィルムとすることができ、あるいは、ＡＬ  ｔｅｃｈｎｏｌｏｇｉｅｓ社およびＲｏｇｅｒｓ  Ｃｏｒｐｏｒａｔｉｏｎ社が製造するものなどの熱硬化性フィルムの形とすることができる。ポリマ密閉フィルム７１は、中央フィルムの両側に接着層を有するラミネートであり、下側部材６５の下側に積層される。穴７２は、印字ヘッドＩＣ７４とチャネル６７の間で流体的に通じるために中央に配置されたインク配送点（穴６９の中央行および導管７０の両端）と一致するように接着フィルム７１を介してレーザドリル加工される。
【０４７３】
ポリマ密閉フィルム７１の厚さは、それがもたらすインク密閉の有効性にクリティカルである。ポリマ密閉シールは、印字ヘッドＩＣ７４の逆側にエッチングされたチャネル７７ならびにフィルムの反対側の導管７０を密閉する。しかし、フィルム７１は、導管７０の開いた端にまたがって密閉する時に、その導管にふくらむか垂れ下がる可能性もある。フィルムのうちで導管７０に垂れ下がる部分は、印字ヘッドＩＣ７４内の複数のエッチングされたチャネル７７にまたがって走る。垂下は、エッチングされたチャネル７７のそれぞれを分離する壁の間にギャップを生じる場合がある。明らかに、これは、密閉を壊し、インクが印字ヘッドＩＣ７４から外へ、および／または、エッチングされたチャネル７７の間に、漏れることを可能にする。
【０４７４】
これに対して保護するために、ポリマ密閉フィルム７１は、エッチングされたチャネル７７の上での密閉を維持しながら、導管７０への垂下を考慮に入れるのに十分に厚くしなければならない。ポリマ密閉フィルム７１の最小厚さは、
１．それが垂れ下がる導管の幅と、
２．フィルムの積層構造内の接着層の厚さと、
３．印字ヘッドＩＣ７４がそれに押し込まれる時の接着層の「剛性」と、
４．ラミネートの中心フィルム材料の引張応力と
に依存する。
【０４７５】
２５μのポリマ密閉フィルム７１厚さが、図示の印字ヘッドアセンブリ２２に適当である。しかし、この厚さを５０μ、１００μ、または２００μに増やすことは、もたらされる密閉の信頼性をそれに対応して高める。
【０４７６】
インク配送入口７３が、印字ヘッドＩＣ７４の「前」表面に形成される。入口７３は、その入口の上に位置決めされためいめいのノズル８０１（下で説明する）にインクを供給する。インクは、各すべての個々の入口７３にインクを供給するためにＩＣに配送されなければならない。したがって、個々の印字ヘッドＩＣ７４内の入口７３は、インク供給の複雑さおよび配線の複雑さを減らすために、物理的にグループ化される。入口７３は、電力消費を減らし、さまざまな印刷速度を可能にするために論理的にもグループ化される。
【０４７７】
各印字ヘッドＩＣ７４は、５つの異なる色のインク（Ｃ、Ｍ、Ｙ、Ｋ、およびＩＲ）を受け取り、印刷するように構成され、１色あたり１２８０個のインク入口を含み、これらのノズルは、偶数ノズルおよび奇数ノズルに分割される（各６４０個）。各色の偶数ノズルおよび奇数ノズルは、印字ヘッドＩＣ７４の異なる行に設けられ、真の１６００ｄｐｉ印刷を実行するために垂直に位置合わせされ、これは、図２５に明瞭に示されているように、ノズル８０１が１０行に配置されることを意味する。単一の行の２つの隣接するノズル８０１の間の水平距離は、３１．７５μであり、ノズルの行の間の垂直距離は、ノズルの発射順序に基づくが、行は、通常、ドットラインの正確な個数と、行発射時間の間に紙が移動する距離に対応するドットラインの分数の合計だけ分離される。また、所与の色のノズルの偶数行と奇数行の間隔は、下で説明するように、これらが１つのインクチャネルを共有できるものでなければならない。
【０４７８】
前にほのめかしたように、本発明は、ページ幅印刷に関し、したがって、印字ヘッドＩＣ７４は、印字ヘッドアセンブリ２２の幅にまたがって水平に延びるように配置される。これを達成するために、個々の印字ヘッドＩＣ７４は、接着層７１の表面に沿って隣接する配置で一緒にリンクされる。印字ヘッドＩＣ７４を、接着層の融点の上までＩＣを加熱し、その後に密閉フィルム７１に押し付けることによって、またはフィルムにＩＣを押し付ける前にＩＣの下でレーザを用いて接着層を溶かすことによって、ポリマ密閉フィルム７１に取り付けることができる。もう１つの選択肢は、ＩＣ（接着剤融点の上ではなく）と接着層の両方を、フィルム７１に押し付ける前に加熱することである。
【０４７９】
個々の印字ヘッドＩＣ７４の長さは、約２０ｍｍ〜２２ｍｍである。Ａ４／ＵＳレターサイズのページを印刷するために、１１個〜１２個の個々の印字ヘッドＩＣ７４が、連続して一緒にリンクされる。個々の印字ヘッドＩＣ７４の個数は、他の幅のシートに対処するために変更することができる。
【０４８０】
印字ヘッドＩＣ７４は、さまざまな形で一緒にリンクすることができる。ＩＣ７４をリンクする１特定の形を、図２５に示す。この配置では、ＩＣ７４が、その両端で、隣接するＩＣの間の垂直オフセットなしでＩＣの水平ラインを形成するために一緒にリンクする形にされている。実質的に４５度の角度を有する傾いた継手が、ＩＣの間に設けられる。つなぐ縁は、直線ではなく、位置決めを容易にするために鋸歯プロファイルを有し、ＩＣ７４は、つなぐ縁に垂直に測定して約１１μ離隔されることが意図されている。この配置では、各行の左端のインク供給ノズル７３が、１０ラインピッチだけ下げられ、三角形構成に配置される。これは、継手でノズルのある度合のオーバーラップをもたらし、インクの滴が印刷ゾーンに沿って一定して送られることを保証するためにノズルのピッチを維持する。これは、より多くのシリコンが、十分なリンクを保証するためにＩＣ７４の縁に与えられることも保証する。
【０４８１】
ノズルの動作の制御は、ＳｏＰＥＣ（ＳＯＨＯ  Ｐｒｉｎｔ  Ｅｎｇｉｎｅ  Ｃｏｎｔｒｏｌｌｅｒ）によって実行される。ＳｏＰＥＣは、下げられた三角形内のノズルに関して補償することができ、あるいは、貯蔵要件に応じて、これを印字ヘッドで実行することができる。ＩＣ７４の一端に配置されたノズルの下げられた三角形配置が、最小の印字ヘッドでの貯蔵要件をもたらすことを諒解されたい。しかし、貯蔵要件がよりクリティカルでない場合には、三角形以外の形状を使用することができ、たとえば、下げられる行が、台形の形をとることができる。
【０４８２】
印字ヘッドＩＣの上側表面は、ボンディングパッド７５をその縁に沿って設けられ、ボンディングパッド７５は、ノズル７３の動作を制御するデータおよび／または電力をＳｏＰＥＣデバイスから受け取る手段を提供する。ＩＣ７４を接着層７１の表面で正しく位置決めし、接着層７１内に形成される穴７２に正しく位置合わせされるようにＩＣ７４を位置合わせするのを助けるために、基準７６も、ＩＣ７４の表面に設けられる。基準７６は、隣接するＩＣに関するＩＣ７４の真の位置を示すために適当な位置決め機器によってたやすく識別可能なマーカの形であり、ＩＣ７４の縁で接着層７１の長さに沿って戦略的に位置決めされる。
【０４８３】
ポリマ密閉フィルム７１内に形成された穴７２からインクを受け取り、インクをインク入口７３に分配するために、各印字ヘッドＩＣ７４の下側は、図２に示されているように構成される。複数のエッチングされたチャネル７７が設けられ、各チャネル７７は、１特定の色またはタイプのインクを送ること専用の入口７３の行の対と流体的に通じている。チャネル７７は、約８０μ幅であり、これは、ポリマ密閉フィルム７１内の穴７２の幅と同等であり、ＩＣ７４の長さに延びる。チャネル７７は、シリコン壁７８によってセクションに分割される。各セクションは、インクを直接に供給されて、入口７３への流路を短縮し、個々のノズル８０１へのインク枯渇の可能性を減らす。各セクションは、めいめいの入口７３を介して約１２８個のノズル８０１に供給する。
【０４８４】
インクは、ノズルインク入口７３に供給するためにＩＣ７４の下側に形成されたエッチングされたチャネル７７に供給される。図２４に示されているように、ポリマ密閉フィルム７１を通って形成された穴７２は、シリコン壁７８がチャネル７７をセクションに分割する点でチャネル７７のうちの１つに位置合わせされる。穴７２は、幅が約８０μであり、これは、チャネル７７の幅と実質的に同一であり、１つの穴７２が、チャネル７７の２つのセクションにインクを供給するようになっている。これによって、ポリマ密閉フィルム７１内に必要な穴７２の密度が半分になる。
【０４８５】
ポリマ密閉フィルム７１の表面への印字ヘッドＩＣ７４のそれぞれの取付けおよび位置合わせの次に、フレキシブルＰＣＢ  ７９（図２３を参照されたい）が、ＩＣ７４の縁に沿って取り付けられ、その結果、ノズル８０１を制御し動作させるために制御信号および電力をボンディングパッド７５に供給できるようになる。フレキシブルＰＣＢ  ７９は、制御回路から受け取られる電力およびデータ信号を制御する、その長さに沿って配置された複数のデカップリングコンデンサ８１をも有することができる。
【０４８６】
図２３に示されているように、媒体シールド８２が、通過する媒体との接触に起因して発生する可能性がある損傷から印字ヘッドＩＣ７４を保護する。媒体シールド８２は、適当なクリップロック配置を介してまたは接着剤を介して、印字ヘッドＩＣ７４の上流で上モールディング４２に取り付けられる。印字ヘッドＩＣ７４は、媒体シールド８２の表面の下で、通過する媒体の経路の外にある。
【０４８７】
空間８３が、媒体シールド８２と上側部材６２および下側部材６５の間に設けられ、エアコンプレッサまたは類似物から圧縮空気を受け取ることができる。この空間８３は、印字ヘッドアセンブリ２２の長さに沿って延びるので、圧縮空気を、印字ヘッドアセンブリ２２の両端に供給し、アセンブリに沿って均等に分配することができる。媒体シールド５５の内面５７は、一連のフィン８４を設けられ、これらのフィン８４は、媒体シールド８２の長さに沿って均等に分散された複数の空気出口を画定し、この空気出口を通って、圧縮空気が、移動し、媒体配送の方向で印字ヘッドＩＣ７４を横切るように向けられる。この配置は、媒体と共に運ばれるほこりおよび他の粒子物体が印字ヘッドＩＣの表面に付く（ノズルのブロックおよび損傷を引き起こす可能性がある）のを防ぐ。
【０４８８】
９．２  インク吐出ノズル
上で述べたように、インク吐出ノズルのアレイが、印字ヘッドＩＣ７４上でノズル入口７３の上に形成される。本出願人は、この印字ヘッド用の多数の異なるノズル構造を開発した。これらのノズルタイプのそれぞれの製造および動作は、上でリストした相互参照された文書に記載されている。しかし、最も広く採用されているノズル設計のうちの２つを、下で短く説明する。
【０４８９】
９．３  メカニカルベンド（ｍｅｃｈａｎｉｃａｌ  ｂｅｎｄ）アクチュエータ
図２７から３０に、シリコン基板８０１５上に形成されたインク供給ノズル８０１を示す。基板８０１５が、印字ヘッドＩＣ７４（図２２および２６を参照されたい）と同等と考えられ、ノズル８０１が、ノズルインク入口７３のそれぞれにオーバーレイすることを諒解されたい。ノズル配置８０１のそれぞれが同一であるが、ノズル配置８０１のグループが、異なる色のインクまたは定着剤を供給されるように配置される。ノズル配置は、行に配置され、互いに関して千鳥に配置され、ノズルの単一の行を用いて可能なものより狭い、印刷中のインクドットの間隔が可能にされる。そのような配置は、高密度のノズル、たとえば、各行のノズルの間の約３２μの間隔および隣接する行の間の約８０μの間隔をそれぞれが有する複数の千鳥になった行に配列された５０００個を超えるノズルを提供することを可能にする。複数の行は、冗長性（望まれる場合に）も可能にし、これによって、ノズルごとの所定の故障率が可能になる。
【０４９０】
各ノズル配置８０１は、集積回路製造技法の産物である。具体的には、ノズル配置８０１は、微細電気機械システム（ＭＥＭＳ）を定義する。
【０４９１】
説明を明瞭簡単にするために、単一のノズル配置８０１の構成および動作を説明する。
【０４９２】
インクジェット印字ヘッド集積回路７４に、０．３５μ  １  Ｐ４Ｍを有するシリコンウェハ基板８０１５が含まれる。１２Ｖ  ＣＭＯＳマイクロプロセッシングエレクトロニクスが、その上に置かれる。
【０４９３】
二酸化珪素（またはその代わりにガラス）層８０１７が、基板８０１５上に置かれる。二酸化珪素層８０１７は、ＣＭＯＳ誘電層を画定する。ＣＭＯＳトップレベルメタルは、二酸化珪素層８０１７の上に置かれる位置合わせされたアルミニウム電極接点層８０３０の対を画定する。シリコンウェハ基板８０１５と二酸化珪素層８０１７の両方が、エッチングされて、全体的に円形の断面（平面で）を有するインク入口チャネル８０１４が画定される。ＣＭＯＳメタル１、ＣＭＯＳメタル２／３、およびＣＭＯＳトップレベルメタルのアルミニウムの拡散バリヤ８０２８が、二酸化珪素層８０１７内でインク入口チャネル８０１４の上に置かれる。拡散バリヤ８０２８は、駆動エレクトロニクス層８０１７のＣＭＯＳ酸化物層を介する水酸イオンの拡散を防ぐように働く。
【０４９４】
窒化珪素の層８０３１の形の不活性化層が、アルミニウム接点層８０３０および二酸化珪素層８０１７の上に置かれる。不活性化層８０３１の、接点層８０３０の上に置かれた各部分は、接点８０３０へのアクセスを提供するためにその中に開口８０３２を画定されている。
【０４９５】
ノズル配置８０１に、環状のノズル壁８０３３によって画定されるノズル室８０２９が含まれ、ノズル室８０２９は、上端でノズルルーフ８０３４で終わり、平面では円形の半径方向に内側のノズルリム８０４で終わる。インク入口チャネル８０１４は、ノズル室８０２９と流体的に通じている。ノズル壁の下端に、移動リム８０１０が配置され、これには、移動シールリップ８０４０が含まれる。包囲壁８０３８が、移動可能ノズルを囲み、ノズルが図２７に示されたように休んでいる時に移動リム８０１０に隣接する静止シールリップ８０３９を含む。流体シール８０１１が、静止シールリップ８０３９と移動シールリップ８０４０の間にトラップされたインクの表面張力に起因して形成される。これによって、室からのインクの漏れが防がれると同時に、包囲壁８０３８とノズル壁８０３３の間の低抵抗の結合がもたらされる。
【０４９６】
図２７には、ルーフ内でノズルリム８０４の回りの複数の半径方向に延びる凹窩も示されている。これらの凹窩は、インクがノズルリム８０４を通って逃げることの結果としての半径方向のインクの流れを含むように働く。
【０４９７】
ノズル壁８０３３は、基部８０３７が窒化珪素の層８０３１に取り付けられた、全体的にＵ字形のプロファイルを有するキャリア８０３６に取り付けられるレバー配置の一部を形成する。
【０４９８】
このレバー配置には、ノズル壁から延び、横補強ビーム８０２２を組み込まれたレバーアーム８０１８も含まれる。レバーアーム８０１８は、受動ビーム８０６の対に取り付けられ、受動ビーム８０６は、窒化チタン（ＴｉＮ）から形成され、ノズル配置の両側に置かれる。受動ビーム８０６の他端は、キャリア８０３６に取り付けられる。
【０４９９】
レバーアーム８０１８は、ＴｉＮから形成されるアクチュエータビーム８０７にも取り付けられる。アクチュエータビームへのこの取付けが、ある点で、受動ビーム８０６への取付けより長い、短いがクリティカルな距離で行われることに留意されたい。
【０５００】
アクチュエータビーム８０７は、平面において実質的にＵ字形であり、電極８０９と反対の電極８０４１との間の電流経路を画定する。電極８０９および８０４１のそれぞれは、接点層８０３０内のめいめいの点に電気的に接続される。接点８０９を介して電気的に結合されるのと同様に、アクチュエータビームは、アンカ８０８に機械的にもアンカリングされる。アンカ８０８は、ノズル配置が動作中である時に、アクチュエータビーム８０７の動きを図２７の左側で制限するように構成される。
【０５０１】
アクチュエータビーム８０７のＴｉＮは、導電性であるが、電流が電極８０９と８０４１の間に流される時に自己加熱を受けるのに十分に高い電気抵抗を有する。受動ビーム８０６を通る電流はなく、したがって、これらは膨張しない。
【０５０２】
使用中に、休んでいるデバイスは、インク８０１３で充たされ、このインク８０１３が、表面張力の影響の下でメニスカス８０３を画定する。インクは、メニスカスによって室８０２９内に保持され、一般に、他の物理的影響がないときには漏れない。
【０５０３】
図２９に示されているように、ノズルからインクを発射するために、電流が、電極８０９と８０４１の間に流され、アクチュエータビーム８０７を通る。その抵抗に起因するビーム８０７の自己加熱が、このビームを膨張させる。アクチュエータビーム８０７の寸法および設計は、膨張の大部分が図２８から３０に関して水平方向であることを意味する。この膨張は、アンカ８０８によって左側で制限され、したがって、アクチュエータビーム８０７の、レバーアーム８０１８に隣接する端が、右に駆り立てられる。
【０５０４】
受動ビーム８０６の相対的な水平方向の非柔軟性が、レバーアーム８０１８の大きい水平方向の移動を可能にさせない。しかし、それぞれレバーアームに対する受動ビームおよびアクチュエータビームの取付け点の相対変位が、ねじる動きを作り、これが、レバーアーム８０１８を全体的に下向きに移動させる。この移動は、効果的にピボット回転運動またはヒンジ回転運動である。しかし、真のピボット点の不在は、この回転が、受動ビーム８０６の曲げによって画定されるピボット領域の回りの回転であることを意味する。
【０５０５】
レバーアーム８０１８の下向きの移動（およびわずかな回転）は、受動ビーム８０６からのノズル壁８０３３の距離によって増幅される。ノズル壁およびルーフの下向きの移動は、室８０２９内の圧力増加を引き起こし、図２９に示されているように、メニスカスをふくれさせる。インクの表面張力は、流体シール８０１１が、インクを漏らさずにこの動きによって引き延ばされることを意味することに留意されたい。
【０５０６】
図３０に示されているように、適当な時に、駆動電流が停止され、アクチュエータビーム８０７が、すばやく冷え、収縮する。この収縮は、レバーアームにその静止位置に戻ることを開始させ、これが、室８０２９内の圧力減少を引き起こす。ふくらむインクの運動量とそのインクの固有の表面張力の相互作用、ならびにノズル室８０２９の上向きの動きによって引き起こされる負圧が、ふくらむメニスカスを薄くし、最終的にちぎれさせて、隣接する印刷媒体に接触するまで上向きに継続するインク滴８０２が画定される。
【０５０７】
滴８０２が離れた直後に、メニスカス８０３は、図３０に示された凹形状を形成する。表面張力が、インクが入口８０１４を介して上向きに吸い上げられるまで室８０２９内の圧力を比較的低く保ち、この吸上が、ノズル配置およびインクを静止状況に戻す。
【０５０８】
９．４  サーマルバブルアクチュエータ
本発明に適するもう１つのタイプの印字ヘッドノズル配置を、これから図３１を参照して説明する。やはり、説明を明瞭簡単にするために、単一のノズル配置１００１の構成および動作を説明する。
【０５０９】
ノズル配置１００１は、その中にノズル１００３（ノズルリム１００４を有する）を有するノズル板１００２と、ノズル板を通って延びるアパーチャ１００５とを備えた、泡形成ヒータ要素アクチュエータタイプである。ノズル板１００２は、化学蒸着法（ＣＶＤ）によって、後にエッチングされる犠牲材料の上に堆積された窒化珪素構造からプラズマエッチングされる。
【０５１０】
このノズル配置に、各ノズル１００３に関して、ノズル板がその上で支持される側壁１００６と、壁およびノズル板１００２によって画定される室１００７と、多層基板１００８と、多層基板を通ってこの基板の離れた側（図示せず）まで延びる入口通路１００９とが含まれる。ループにされた細長いヒータ要素１０１０が、室１００７内に吊るされ、その結果、この要素が、吊るされたビームの形になる。図示のノズル配置は、リソグラフィプロセスによって形成される微細電気機械システム（ＭＥＭＳ）構造である。
【０５１１】
このノズル配置が使用されている時に、リザーバ（図示せず）からのインク１０１１が、入口通路１００９を介して室１００７に入り、その結果、室が充たされる。その後、ヒータ要素１０１０が、１μ秒より多少短い間加熱され、その結果、熱が、熱パルスの形になる。ヒータ要素１０１０が、室１００７内のインク１０１１に熱的に接触しており、その結果、この要素が加熱された時に、これが、インク内の蒸気泡の生成を引き起こすことを諒解されたい。したがって、インク１０１１は、泡を形成する液体を構成する。
【０５１２】
泡１０１２は、生成されたならば、室１００７内の圧力の増加を引き起こし、これが、ノズル１００３を介するインク１０１１の滴１０１６の吐出を引き起こす。リム１００４は、滴方向誤りの可能性を最小にするために、吐出される時に滴１０１６を向けるのを助ける。
【０５１３】
入口通路１００９あたり１つのノズル１００３および１つの室１００７だけがある理由は、要素１０１０の加熱および泡１０１２の形成の際に室内で生成される圧力波が、隣接する室およびそれに対応するノズルに影響しないようにするためである。
【０５１４】
室１００７内の圧力の増加は、インク１０１１をノズル１００３から押し出すだけではなく、多少のインクを入口通路１００９を介して押し戻しもする。しかし、入口通路１００９は、長さにおいて約２００μから約３００μであり、直径において約１６μに過ぎない。したがって、かなりの粘性抵抗がある。その結果、室１００７での圧力上昇の支配的な影響は、入口通路１００９を介して戻すことではなく、吐出された滴１０１６としてノズル１００３を介してインクを押し出すことである。
【０５１５】
図３１に示されているように、滴が分離する前の「ネッキングフェーズ（ｎｅｃｋｉｎｇ  ｐｈａｓｅ）」中の吐出されるインク滴１０１６が示されている。この段階では、泡１０１２が、既にその最大サイズに達しており、崩壊の点１０１７に向かって崩壊し始めている。
【０５１６】
崩壊の点１０１７に向かう泡１０１２の崩壊は、崩壊の点に向かって、いくらかのインク１０１１をノズル１００３内から（滴の側面１０１８から）引き込ませ、いくらかのインクを入口通路１００９から引き込ませる。この形で引き込まれるインク１０１１のほとんどは、ノズル１００３から引き込まれ、分離の前に滴１０１６の基部に環状のネック１０１９を形成する。
【０５１７】
滴１０１６は、分離するために、表面張力に打ち勝つためにある量の運動量を必要とする。インク１０１１が、泡１０１２の崩壊によってノズル１００３から引き込まれる時に、ネック１０１９の直径が減り、これによって、滴を保持する表面張力全体の量が減り、その結果、ノズルから吐出される時の滴の運動量が、滴が分離することを可能にするのに十分になる。
【０５１８】
滴１０１６が分離した時に、泡１０１２が崩壊の点１０１７に崩壊するので、矢印１０２０によって反映されているように、キャビテーション力が生じる。キャビテーションが影響を有することのできる、崩壊の点１０１７の付近の固い表面がないことに留意されたい。
【０５１９】
９．５  制御回路
印字ヘッド集積回路７４（図２２を参照されたい）は、集積回路の長さおよび必要な所望の印刷特性に応じて、５０００個と１００００個の間の、上で説明したインク供給ノズルをその長さに沿って配置されることができる。たとえば、狭い媒体について、所望の印刷結果を達成するために、印字ヘッドアセンブリの表面に沿って配置された５０００個のノズルだけを必要とすることが可能である場合があるが、より幅広い媒体について、所望の印刷結果を達成するために、印字ヘッドアセンブリの長さに沿って最小限１００００個、２００００個、または５００００個のノズルを設ける必要がある場合がある。１６００ｄｐｉまたはその付近でのＡ４またはＵＳレターサイズの媒体でのフルカラー写真品質イメージについて、集積回路７４は、１色あたり１３８２４個のノズルを有することができる。印字ヘッドアセンブリ２２が、４色（Ｃ、Ｍ、Ｙ、およびＫ）で印刷できる場合に、集積回路７４が、約５３３９６個のノズルをその表面に沿って配置される場合がある。同様に、印字ヘッドアセンブリ２２が、６つの印刷液（Ｃ、Ｍ、Ｙ、Ｋ、ＩＲ、および定着剤）を印刷できる場合に、これは、８２９４４個のノズルが集積回路７４の表面に設けられることをもたらす場合がある。そのような配置のどれにおいても、各ノズルをサポートするエレクトロニクスは同一である。
【０５２０】
個々のインク供給ノズル配置を印字ヘッドアセンブリ２２内で制御できる形を、これから図３２から３４を参照して説明する。
【０５２１】
図３２に、集積回路７４と、印刷エンジン１の制御エレクトロニクス内に設けられる印刷エンジンコントローラ（ＰＥＣ）への集積回路７４の接続の概要を示す。上で述べたように、集積回路７４に、各ノズルを発射するために繰り返される論理を含むノズルコアアレイ９０１と、ノズルを発射するタイミング信号を生成するノズル制御論理９０２とが含まれる。ノズル制御論理９０２は、高速リンクを介してＰＥＣ  ９０３からデータを受け取る。
【０５２２】
ノズル制御論理９０２は、リンク９０７を介して、印刷のためにノズルアレイコアにシリアルデータを送るように構成され、リンク９０７は、電気コネクタの形とすることができる。ノズルアレイコア９０１に関する状況情報および他の動作情報は、別のリンク９０８を介してノズル制御論理９０２に通信され、リンク９０８も、電気コネクタで提供することができる。
【０５２３】
ノズルアレイコア９０１を、図３３および３４に詳細に示す。図３３では、ノズルアレイコア９０１がノズル列９１１のアレイを備えることがわかる。このアレイに、発射／選択シフトレジスタ９１２と６つまでの色チャネルが含まれ、色チャネルのそれぞれは、対応するドットシフトレジスタ９１３によって表される。
【０５２４】
図３４に示されているように、発射／選択シフトレジスタ９１２には、順方向経路発射シフトレジスタ９３０、逆方向経路発射シフトレジスタ９３１、および選択シフトレジスタ９３２が含まれる。各ドットシフトレジスタ９１３に、奇数ドットシフトレジスタ９３３および偶数ドットシフトレジスタ９３４が含まれる。奇数ドットシフトレジスタ９３３および偶数ドットシフトレジスタ９３４は、データが、ある方向で奇数ドットシフトレジスタ９３３を通ってクロッキングされ、その後、逆方向で偶数ドットシフトレジスタ９３４を通ってクロッキングされるように、一端で接続される。最後の偶数ドットシフトレジスタ以外のすべての出力が、マルチプレクサ９３５の１つの入力に供給される。マルチプレクサのこの入力は、製造後テスト中に信号（ｃｏｒｅｓｃａｎ）によって選択される。通常動作中には、ｃｏｒｅｓｃａｎ信号が、マルチプレクサ９３５の他の入力に供給されるドットデータ入力Ｄｏｔ［ｘ］を選択する。これは、各色のＤｏｔ［ｘ］をめいめいのドットシフトレジスタ９１３に供給させる（図３３を参照されたい）。
【０５２５】
単一の列Ｎを、これから図３５を参照して説明する。図示の実施形態では、列Ｎに、６つのドットシフトレジスタごとに奇数データ値９３６および偶数データ値９３７を含む１２個のデータ値が含まれる。列Ｎには、順方向発射シフトレジスタ９３０からの奇数発射値９３８と、逆方向発射シフトレジスタ９３１からの偶数発射値９３９とも含まれ、これらは、マルチプレクサ９４０に入力として供給される。マルチプレクサ９４０の出力は、選択シフトレジスタ９３２の選択値９４１によって制御される。選択値が０の時に、奇数発射値が出力され、選択値が１の時に、偶数発射値が出力される。
【０５２６】
奇数データ値９３６および偶数データ値９３７のそれぞれが、それぞれ対応する奇数ドットラッチ９４２および偶数ドットラッチ９４３に入力として供給される。
【０５２７】
各ドットラッチおよびそれに関連するデータ値が、ユニットセルを形成する。ユニットセル９４４の詳細を、図３５に詳細に示す。ドットラッチ９４２は、データ値９３６の出力を受け入れるＤタイプフリップフロップであり、データ値９３６の出力は、奇数ドットシフトレジスタ９３３（図３４を参照されたい）の要素を形成するＤタイプフリップフロップ９４６によって保持される。フリップフロップ９４６へのデータ入力は、奇数ドットシフトレジスタの前の要素の出力から供給される（検討中の要素がシフトレジスタの最初の要素である場合を除く。この場合には、その入力はＤｏｔ［ｘ］値である）。データは、ＬｓｙｎｃＬで供給される負パルスを受け取った時に、フリップフロップ９４６の出力からラッチ９４２にクロッキングされる。
【０５２８】
ラッチ９４２の出力は、３入力ＡＮＤゲート９４５への入力の１つとして供給される。ＡＮＤゲート９４５への他の入力は、Ｆｒ信号（マルチプレクサ９４０（図３４を参照されたい）の出力から）およびパルスプロファイル信号Ｐｒである。ノズルの発射時間は、パルスプロファイル信号Ｐｒによって制御され、たとえば、低い電力供給（取外し可能電源（電池）実施形態で）に起因して生じる低電圧状態を考慮に入れるために延長することができる。これは、相対的に一貫した量のインクが、各ノズルが発射される時に各ノズルから効率的に吐出されることを保証するためである。説明される実施形態では、プロファイル信号Ｐｒが、各ドットシフトレジスタについて同一であるが、これは、複雑さとコストと性能の間のバランスをもたらす。しかし、他の実施形態では、Ｐｒ信号を、グローバルに適用する（すなわち、すべてのノズルについて同一）ことができ、あるいは、各ユニットセルに、または各ノズルに合わせて個別に調整することができる。
【０５２９】
データがラッチ９４２にロードされたならば、発射イネーブル信号Ｆｒおよびパルスプロファイル信号Ｐｒが、ＡＮＤゲート９４５に印加され、論理１を含むラッチ９４２ごとにインクのドットを吐出するためにノズルをトリガするために組み合わされる。
【０５３０】
各ノズルチャネルの信号を、次の表に要約する。
【表８】
2007538308.tif 000116
図３５に示されているように、発射信号Ｆｒは、対角線でルーティングされて、現在の列の１つの色、次の列の次の色などの発射をイネーブルする。これは、時間的に遅れた形で６列に拡散させることによって電流需要を平均化する。
【０５３１】
ドットラッチおよびさまざまなシフトレジスタを形成するラッチは、この実施形態ではフルスタティックであり、ＣＭＯＳベースである。ラッチの設計および構成は、集積回路の工学および設計の当業者に周知であり、したがって、この文書で詳細に説明はしない。
【０５３２】
ノズル速度は、約６０ｐｐｍで印刷できるプリンタおよびより高い速度についても２０ｋＨｚ程度とすることができる。この範囲のノズル速度では、印字ヘッドアセンブリ（図２２を参照されたい）全体によって吐出できるインクの量を、少なくとも毎秒５０００万滴とすることができる。しかし、より高い速度およびより高い品質の印刷のためにノズルの個数が増やされる時に、少なくとも毎秒１億滴、好ましくは少なくとも毎秒５億滴、より好ましくは毎秒１０億滴を送ることができる。そのような速度では、インクの滴が、毎滴約２５０ナノジュールの最大滴吐出エネルギでノズルによって吐出される。
【０５３３】
その結果、この速度での印刷に対処するために、制御エレクトロニクスは、ノズルがインクの滴を吐出するかどうかを、同等の速度で判定できなければならない。これに関して、いくつかの場合に、制御エレクトロニクスは、ノズルがインクの滴を吐出するかどうかを、少なくとも毎秒５０００万判定の速度で判定できなければならない。これは、より高速で高品質の印刷応用例では、少なくとも毎秒１億判定または少なくとも毎秒５億判定、多くの場合に少なくとも毎秒１０億判定まで増える。
【０５３４】
印字ヘッドアセンブリに設けられるノズルの個数は、ノズル発射速度および印刷速度と一緒に、少なくとも毎秒５０ｃｍ２の面印刷速度をもたらし、印刷速度に応じて、少なくとも毎秒１００ｃｍ２、好ましくは少なくとも毎秒２００ｃｍ２、より高速でより好ましくは少なくとも毎秒５００ｃｍ２の面印刷速度をもたらす。そのような配置は、従来のプリンタを用いて以前に達成可能ではなかった速度で、所与の面積の媒体を印刷できるプリンタを提供する。
【０５３５】
１０．デコーダのアーキテクチャ
クロック速度および電力消費を最小にすることの望みが、専用デコーダ設計を動機付ける。逆に、複雑さを最小にすることの望みが、ＡＬＵベースのデコーダ設計を動機付ける。ＡＬＵブロックと専用ブロックの両方を含むハイブリッド設計など、この２つの極端の間のさまざまな妥協が存在する。
【０５３６】
ＡＬＵベースのデコーダは、単一チップ製品すなわち、追加ホストコントローラなしで、ＡＬＵが製品アプリケーションソフトウェアならびにリーダおよびデコーダのソフトウェアを実行する製品を実施するのに使用することもできる。代替案では、デコーダが、より大きい特定用途向け集積回路（ＡＳＩＣ）またはシステムオンアチップ（ＳｏＣ）内にブロックとして含まれる。これは、セクション１０．２で述べる。
【０５３７】
式１１６は、デコーダがビット値を補間し、解決する速度ｒｄを与える。デコーダは、すべてのスキャンラインを処理するので、デコーダが候補符号化位置を生成する速度ｒｄ’は、ｒｄよりＮ倍だけ大きい。
【数１０７】
2007538308.tif 000117
デコーダによって実行される２つの最も大変な作業が、クロックトラッキングおよびデータ復号である。データ復号は、比較的単純であるが、上で説明した平均データ速度ｒｄおよびｒｄ’で実行されなければならない。クロックトラッキングは、より複雑であるが、空間的に局所化されているので、ブロック幅に対応するライン時間にわたって償却することができる。明らかに、ブロック幅にわたるクロックトラッキングの償却の代わりにまたはそれに加えて、より高いクロックレートを使用することができる。
【０５３８】
期待されるクロック変動は低周波数の変動なので、データクロックＰＬＬを周期的に使用して、そのＰＬＬが所与のスキャンラインの更新に使用されている間であっても、そのスキャンラインのクロック推定値を提供することができる。
【０５３９】
データ並列性がないと仮定すると、ｒｄ’は、したがって、専用デコーダのクロック速度ｒｃの最小値を定義する。
ｒｃ≧ｒｄ’  （式１２７）
ＡＬＵベースのデコーダの最小クロック速度は、それでもより高く、その命令セットおよびそれに組み込まれる専用ブロックの個数の関数である。
【０５４０】
ＡＬＵベースのデコーダは、自明なことに復号アルゴリズムをソフトウェアで実施するので、このセクションの残りでは、専用デコーダ設計を説明する。この専用デコーダ設計のブロックは、ハイブリッド設計を作るのに使用することができる。
【０５４１】
図３６に、Ｍｎｅｍリーダの文脈でのデコーダ７１４の高水準ブロック図を示す。デコーダ７１４は、コントローラ７２０、生デコーダ７２１、および冗長性デコーダ７２２からなる。コントローラは、第１生復号フェーズ中に生デコーダと同期して外部周辺機器を制御し、任意選択の第２冗長性復号フェーズ中に冗長性デコーダを制御する。
【０５４２】
スキャン中に、コントローラは、ラインクロックを生成し、このラインクロックから制御信号を導出し、この制御信号が、汎用Ｉ／ＯインターフェースＧＰＩＯ  ７２３を介して照明ＬＥＤ  ７１０、イメージセンサ７１１、および搬送モータ７１３を制御し、内部の生デコーダ７２１も制御する。
【０５４３】
デコーダ７２１は、画素幅（すなわち、通常は８ビット幅）サンプルをイメージセンサインターフェース７２４を介してイメージセンサ７１１からイメージセンサ読出レートｒｉで入力ラインバッファ７２５に獲得する。デコーダは、３つの入力ラインバッファを維持し、連続するラインでこれらの間で交番する。任意の所与のラインで、１つのバッファが、イメージセンサインターフェース７２４から書き込まれており、２つのバッファが、生デコーダ７２１によって読み取られている。セクション７．３で述べた読み出し考慮事項に起因して、イメージセンサ読出レートｒｉは、一般に、平均スキャンデータレート
【数１０８】
2007538308.tif 000118
より高く、平均スキャンデータレートは、デコーダクロック速度ｒｃよりＮ倍以下だけ高い（式１２６および式１２７を参照されたい）。
【０５４４】
スキャン中に、生デコーダ７２１は、スキャンデータを１ラインずつ復号し、復号された生データを、メモリインターフェース７２６経由で外部メモリ７１５に書き込む。
【０５４５】
デコーダが、冗長性復号を実行するように構成されている場合に、スキャンが完了した後に、コントローラが、冗長性復号を実行するように冗長性デコーダ７２２にシグナリングする。冗長性デコーダは、外部メモリ７１５から生データを読み取り、訂正されたデータを外部メモリに書き戻す。
【０５４６】
デコーダが、完了時にホストコントローラに割り込むように構成されている場合に、復号が完了した後に、コントローラは、割込みインターフェース７２７を介してホストコントローラにシグナリングする。
【０５４７】
デコーダは、シリアルインターフェース７２９を介して、ホストコントローラに構成レジスタ７２８への読書アクセスおよび状況レジスタ７２８への読取アクセスを提供する。
【０５４８】
図３７に、生デコーダの高水準ブロック図を示す。生デコーダには、ブロックデコーダ７３０が含まれ、ブロックデコーダ７３０は、セクション３．１で説明した状態機械を実施する。このブロックは、スキャンラインを処理する時に、各ブロック列に関連するその内部メモリ内のブロック状態７３１を順番にインデクシングする。
【０５４９】
ブロックデコーダ７３０は、共用ＰＬＬ  ７３２を使用して、パイロットを獲得し、レジストレーションクロックを獲得し、追跡する。ブロックデコーダ７３０は、クロックデコーダ７３３を使用して、データクロックおよびそれに関連する位置合わせ線を追跡する。ブロックデコーダ７３０は、データデコーダ７３６を使用して、候補符号化位置を生成し、未解決のビット値を補間し、閾値制限する。ブロックデコーダ７３０は、ビットリゾルバ７３９を使用して、未解決ビット値から解決されたビット値を生成する。ブロックデコーダ７３０は、列フラッシャ７４０を使用して、解決された生ワードを外部メモリ７１５にフラッシュする。
【０５５０】
クロックデコーダ７３３は、セクション４で説明したデータクロックトラッキングアルゴリズムを実施する。クロックデコーダ７３３は、現在のブロック内の現在のデータクロックに関連する内部メモリ内のクロック状態７３４をインデクシングする。クロックデコーダは、変換ジェネレータ７３５を使用して、この２つのデータクロックに基づくブロック空間−スキャン空間変換を生成する。
【０５５１】
ＰＬＬ  ７３２は、共用され、多目的である。ＰＬＬ  ７３２は、セクション６で説明したディジタルＰＬＬを実施する。ＰＬＬ  ７３２は、現在のブロック状態７３１または現在のクロック状態７３４の一部として維持される、適当なクロックのＰＬＬ状態を操作する。
【０５５２】
データデコーダ７３６は、セクション３．１．３で説明した未解決ビット復号アルゴリズムを実施する。データデコーダ７３６は、現在のブロック内の現在の列に関連する内部メモリ内の列状態７３７をインデクシングし、解決が保留され、外部メモリにフラッシュされる、現在のブロックに関連する出力バッファ７３８内の現在の列に未解決ビット値を書き込む。データデコーダ７３６は、変換ジェネレータ７３５によって生成されたブロック空間−スキャン空間変換を使用して、連続する候補ビット符号化位置の座標を生成する。
【０５５３】
変換ジェネレータ７３５は、セクション５で説明したアルゴリズムを実施する。
【０５５４】
ビットリゾルバ７３９は、セクション３．１．３で説明したビット解決アルゴリズムを実施する。ビットリゾルバ７３９は、現在のブロックに関連する出力バッファ内の現在の列の前の列内のビット値を解決する。
【０５５５】
列フラッシャ７４０は、アドレスジェネレータ７４１を使用して、セクション３．１．３で説明したように、各データ列の出力アドレスを生成する。冗長性復号がイネーブルされている場合に、列フラッシャは、ビットストリームパラメータ列データを別々の外部メモリ区域に書き込む。
【０５５６】
図３８に、冗長性デコーダの高水準ブロック図を示す。冗長性デコーダには、ＣＲＣ符号化されたパラメータデータからビットストリームパラメータを抽出するパラメータデコーダ７５０と、生データに関連するリード−ソロモン冗長性データを介して生データの誤りを訂正するビットストリームデコーダ７５２が含まれる。
【０５５７】
パラメータデコーダ７５０は、セクション３．２．１で説明したアルゴリズムを実施する。パラメータデコーダ７５０は、メモリインターフェース７２６を介して外部メモリ７１５からＣＲＣ符号化されたビットストリームパラメータを読み取る。パラメータデコーダ７５０は、ＣＲＣジェネレータ７５１を使用してＣＲＣを生成して、有効なパラメータデータを検出できるようにする。
【０５５８】
パラメータデコーダ７５０は、有効なビットストリームパラメータを入手したならば、生データの誤りを訂正するようにビットストリームデコーダ７５２にシグナリングする。ビットストリームデコーダ７５２は、セクション３．２．２で説明したアルゴリズムを実施する。ビットストリームデコーダ７５２は、外部メモリ７１５からの読出中に、各コードワードの分配された生データおよびそれに関連する冗長性データをインターリーブするのにコードワードインターリーバ７５４を使用し、コードワード内の誤りを訂正するのにリード−ソロモンデコーダ７５３を使用し、訂正された生データをその分配された位置に書き戻すのにコードワードデインターリーバ７５６を使用する。
【０５５９】
インターリーバ７５４およびデインターリーバ７５６は、アドレスジェネレータ７５５を共用し、アドレスジェネレータ７５５は、コードワードシンボルの分配されたバイトアドレスを生成する。
【０５６０】
デコーダは、必要に応じて既製品の機能ブロックを利用することができる。たとえば、Ｘｉｌｉｎｘ社のＲｅｅｄ−Ｓｏｌｏｍｏｎ  Ｄｅｃｏｄｅｒ  Ｖ３．０、２００２年３月１４日など、ＣＣＳＤＳコードをサポートするリード−ソロモンデコーダブロックが、広く入手可能である。
【０５６１】
１０．１  内部メモリ推定値
デコーダは、イメージセンサ入力をバッファリングするのに３つのスキャンラインバッファを使用する。８ビットサンプルを仮定すると、各スキャンバッファのサイズｚｉは、
【数１０９】
2007538308.tif 000119
によって与えられる。
【０５６２】
デコーダは、１データ列あたり１ワード幅の出力バッファを使用して、外部メモリへのワード幅書込みを保留されている解決された出力ビットをバッファリングする。ｗビットの出力ワードサイズを仮定すると、出力バッファのサイズｚ０は、近似的に
ｚ０＝ｗＷｍ  （式１２９）
によって与えられる。
【０５６３】
デコーダは、それぞれが２ビット値によって表される、１データ列あたり２つの未解決ビット値もバッファリングする。
【０５６４】
したがって、ブロック状態を無視すると、デコーダの内部メモリの総合サイズｚｔは、
【数１１０】
2007538308.tif 000120
によって与えられる。
【０５６５】
１０．２  デコーダ構成
デコーダは、独立ＡＳＩＣとして構成することができ、あるいは、より大きいＡＳＩＣまたはＳｏＣにブロックとして含めることができる。
【０５６６】
前に述べたように、デコーダをそのレジスタを介して動的に構成して、さまざまなＭｎｅｍ構成を復号することができる。復号パラメータは、適当なデフォルト値を用いて静的に構成することもできる。
【０５６７】
デコーダの設計は、媒体サイズ、媒体形状、復号時間、クロック速度、および電力消費に関してスケーラブルであるが、特定のデコーダ実装の機能は、その最大クロック速度および内部バッファのサイズによって制限される。
【０５６８】
再利用可能なブロックとして設計されるために、デコーダの内部バッファメモリは、デコーダが異なるバッファメモリサイズを用いて簡単に再利用されるように、デコーダ自体から最良に分離される。
【０５６９】
１１．サンプルのＭｎｅｍ構成
１１．１  ３．５”×２．５”トランプ
【表９】
2007538308.tif 000121
１１．２  Ｍｅｍｊｅｔを使用して印刷されたもの
【表１０】
2007538308.tif 000122
１１．３  ６”×４”写真
【表１１】
2007538308.tif 000123
１１．４  Ｍｅｍｊｅｔを使用して印刷されたもの
【表１２】
2007538308.tif 000124
【０５７０】
１２．ビット符号化値に対するブラーの影響
図３９に、８つの囲むビット符号化位置のすべてがマークされている空のビット符号化位置を示す。図示のマーク直径は、許容される最大値である。この配置は、中央ビット符号化位置の撮像されたグレイスケール値に対する隣接マークのワーストケース影響を作る。
【０５７１】
図３９のマークは、ブラーがない。ブラーの影響は、後続の図面で探求する。
【０５７２】
図４０に、中央マーク（黒の棒）と中央穴（灰色の棒）の両方に関する、すべての可能な近傍マーク配置の、ブラーがない場合の中央ビット符号化位置の撮像されたグレイスケール値のヒストグラムを示す。
【０５７３】
このヒストグラムの計算において、ブロック間隔は２３：１でスーパーサンプリングされる。撮像されたグレイスケール値は、中央ビット符号化位置を中心とするブロック空間単位正方形内のスーパーサンプリングされたイメージの平均をとることによって計算される。ブラーは、低域ボックスフィルタを使用して計算される。
【０５７４】
図４１および図４３に、増加する量のブラーを有する図２０の配置を示す。図４２および図４４に、対応する量のブラーを用いて計算された、すべての可能な近傍マーク配置に関する中央ビット符号化位置の撮像されたグレイスケール値のヒストグラムを示す。
【０５７５】
これらのヒストグラムに示されているように、イメージブラーが増えるにつれて、マークを表す可能な値の範囲と穴を表す可能な値の範囲との間の分離が、０まで減る。
【０５７６】
穴強度分布の５つの別個のモードは、中央ビット符号化位置に直接に隣接するビット符号化位置のマークの５つの可能な組合せに対応する。斜めに隣接するビット符号化位置にあるマークは、はるかに小さい影響を有する。
【０５７７】
１３．以前のＤｏｔＣａｒｄ設計との関係
１３．１  生データレイヤ
Ｍｎｅｍ生データレイヤは、ブロック検出およびｙレジストレーションにパイロットシーケンスを使用し、ｘレジストレーションに複数分解能レジストレーションを使用することによって、ブロック検出およびｙレジストレーションをブロックｘレジストレーションから分離する。ｄｏｔＣａｒｄの２次元ターゲットと比較して、この手法は、復号を単純化し、より冗長かつ堅牢である。
【０５７８】
１３．２  フォールトトレラントレイヤ
Ｍｎｅｍフォールトトレラントレイヤは、複製されたビットストリームパラメータデータのＣＲＣを使用して、リード−ソロモン復号の前のパラメータ復号を可能にする。これによって、可変長ビットストリームの最適インターリーブが可能になり、原位置でのリード−ソロモン復号が可能になる（下を参照されたい）。
【０５７９】
Ｍｎｅｍフォールトトレラントレイヤは、ｄｏｔＣａｒｄよりはるかに少ないリード−ソロモン冗長性（１５％対５０％）を使用する。これは、データ密度を高め、復号を単純化する。
【０５８０】
１３．３  復号アルゴリズム
Ｍｎｅｍ復号アルゴリズムは、複数の形でｄｏｔＣａｒｄ復号アルゴリズムと異なるが、その相違点のすべてが、ｄｏｔＣａｒｄ復号にも適用可能である。
【０５８１】
Ｍｎｅｍアルゴリズムは、印刷ライン復号ではなくスキャンライン復号を使用する。スキャンライン復号は、スキャンラインをトラバースすることによってデータを抽出するが、印刷ライン復号は、印刷ラインをトラバースすることによってすなわち、印刷ラインが交差するスキャンラインのすべてを訪れることによってデータを抽出する。スキャンライン復号は、Ｍｎｅｍアルゴリズムが生スキャンデータ用のオフチップバッファリングなしで動作することを可能にし、外部メモリ要件およびメモリ帯域幅を大きく減らす。
【０５８２】
印刷ライン復号は、ブロックの最大回転（小さい角度に関する）および媒体幅の２乗（これは、多少の追加の復号の複雑さを伴うがブロックの２乗に減らすことができる）に比例する量の外部メモリを必要とする。その設計が上で相互参照された一連の付与された特許および保留中の特許出願に開示された、最初のｄｏｔＣａｒｄ研究で仮定された２．２インチの媒体幅および１°の最大ブロック回転について、印刷ライン復号は、約２ＭＢの一時スキャンメモリを必要とする。４インチの媒体幅について、印刷ライン復号は、約６．７ＭＢの一時スキャンメモリを必要とする。印刷ライン復号が、一定の印刷速度を仮定するが、スキャンライン復号が、一定のスキャン速度を仮定することに留意されたい。
【０５８３】
Ｍｎｅｍアルゴリズムは、従来のＰＬＬを使用する。これは、ｄｏｔＣａｒｄアルゴリズムのアドホックＰＬＬより複雑でないと同時により雑音を受けにくく、ｄｏｔＣａｒｄアルゴリズムのアドホックＰＬＬは、非効率的な位相検出器を有し、正しいループフィルタが欠けている。
【０５８４】
Ｍｎｅｍアルゴリズムは、ビット値曖昧さ除去について局所的内容全体を使用する。これによって、正確さが高まり、減らされたリード−ソロモン冗長性が部分的に補われる。
【０５８５】
Ｍｎｅｍアルゴリズムは、冗長性符号化されたデータのオンザフライインターリーブおよびオンザフライデインターリーブを使用して、原位置復号を可能にする。これは、復号されるデータの連続性を保証し、アプリケーションによるそのデータの使用を単純化する。インターリーブおよびデインターリーブを行う前処理および後処理は、インターリーブファクタがコードワードサイズと等しい場合にのみ、原位置で実行することができる。
【図面の簡単な説明】
【０５８６】
【図１】Ｍｎｅｍ符号化レイヤの配置の例を示す図である。
【図２】Ｍｎｅｍ空間内のｎ個のブロックのｍ個の行を有するＭｎｅｍエリアの配置の例を示す図である。
【図３】ブロック空間内のブロック構造の配置の例を示す図である。
【図４】単位ブロック空間グリッド上のマークの最小広さ（左）および最大広さ（右）の例を示す図である。
【図５】ブロック列状態機械の例を示す図である。
【図６】スキャン空間内の回転されたブロックの例を示す図である。
【図７】パイロット獲得点を示す、スキャン空間内の回転されたブロックの例を示す図である。
【図８】データ復号プロセスの例を示す流れ図である。
【図９】冗長性復号プロセスの例を示す流れ図である。
【図１０】ビットストリームパラメータ復号プロセスの例を示す流れ図である。
【図１１】ビットストリーム復号プロセスの例を示す流れ図である。
【図１２】現在のスキャンラインとデータクロックとの間の交差点を示す、スキャン空間内の回転されたブロックの例を示す図である。
【図１３】離散時間ディジタルＰＬＬの例を示すブロック図である。
【図１４】Ｍｎｅｍリーダの例を示す高水準ブロック図である。
【図１５】媒体検出、イメージ感知、および搬送の例を示す概略側面図である。
【図１６】一体イメージセンサを有するＭｅｍｊｅｔ印字ヘッドＩＣを示す詳細物理図である。
【図１７】図１６の印字ヘッドおよび一体イメージセンサを示す論理図である。
【図１８】アクティブ画素センサの例を示す概略図である。
【図１９】シャッタ付きアクティブ画素センサの例を示す概略図である。
【図２０】より幅広のマルチセグメントデバイスを形成するために隣接させられた３つのＩＣセグメントの例を示す概略図である。
【図２１】同一の搬送機構を通過する媒体に印刷するかこれをスキャンするためにパッケージングされ、取り付けられた印字ヘッドＩＣの例を示す概略図である。
【図２２】ＭＥＭＪＥＴ（商標）印字ヘッドの例を示す概略分解透視図である。
【図２３】組み立てられた形で通常方位の、図２２の印字ヘッドアセンブリを示す概略断面図である。
【図２４】図２２の印字ヘッドＩＣを示す概略平面図である。
【図２５】印字ヘッドＩＣのリンクの例を示す概略平面図である。
【図２６】印字ヘッドＩＣの例を示す概略下面図である。
【図２７】印字ヘッドノズルの例を示す概略透視図である。
【図２８】使用中の図２７の印字ヘッドノズルを示す概略側面図である。
【図２９】使用中の図２７の印字ヘッドノズルを示す概略側面図である。
【図３０】使用中の図２７の印字ヘッドノズルを示す概略側面図である。
【図３１】印字ヘッドノズルの第２の例を示す概略側面図である。
【図３２】集積回路の例とその集積回路の印刷エンジンコントローラ（ＰＥＣ）への接続との概要を示す図である。
【図３３】ノズル列配置の例を示す図である。
【図３４】シフトレジスタ配置の例を示す図である。
【図３５】単一の列への接続の例を示す図である。
【図３６】ｍｎｅｍデコーダの例を示す高水準ブロック図である。
【図３７】生デコーダの例を示す高水準ブロック図である。
【図３８】冗長性デコーダの例を示す高水準ブロック図である。
【図３９】ブラーを有する８つの黒いマークによって囲まれた穴の例を示す図である。
【図４０】ブラーのないマーク（黒の棒）および穴（灰色の棒）に関する、すべての可能な近傍の代表値の例のヒストグラムを示す図である。
【図４１】９／３３のブラー半径／マーク半径を有する８つの黒いマークによって囲まれた穴の例を示す図である。
【図４２】９／３３のブラー半径／マーク半径を有するマーク（黒の棒）および穴（灰色の棒）に関する、すべての可能な近傍の代表値の例のヒストグラムを示す図である。
【図４３】１２／３３のブラー半径／マーク半径を有する８つの黒いマークによって囲まれた穴の例を示す図である。
【図４４】１２／３３のブラー半径／マーク半径を有するマーク（黒の棒）および穴（灰色の棒）に関する、すべての可能な近傍の代表値の例のヒストグラムを示す図である。
【図１】
2007538308.tif 000125
【図２】
2007538308.tif 000126
【図３】
2007538308.tif 000127
【図４】
2007538308.tif 000128
【図５】
2007538308.tif 000129
【図６】
2007538308.tif 000130
【図７】
2007538308.tif 000131
【図８】
2007538308.tif 000132
【図９】
2007538308.tif 000133
【図１０】
2007538308.tif 000134
【図１１】
2007538308.tif 000135
【図１２】
2007538308.tif 000136
【図１３】
2007538308.tif 000137
【図１４】
2007538308.tif 000138
【図１５】
2007538308.tif 000139
【図１６】
2007538308.tif 000140
【図１７】
2007538308.tif 000141
【図１８】
2007538308.tif 000142
【図１９】
2007538308.tif 000143
【図２０】
2007538308.tif 000144
【図２１】
2007538308.tif 000145
【図２２】
2007538308.tif 000146
【図２３】
2007538308.tif 000147
【図２４】
2007538308.tif 000148
【図２５】
2007538308.tif 000149
【図２６】
2007538308.tif 000150
【図２７】
2007538308.tif 000151
【図２８】
2007538308.tif 000152
【図２９】
2007538308.tif 000153
【図３０】
2007538308.tif 000154
【図３１】
2007538308.tif 000155
【図３２】
2007538308.tif 000156
【図３３】
2007538308.tif 000157
【図３４】
2007538308.tif 000158
【図３５】
2007538308.tif 000159
【図３６】
2007538308.tif 000160
【図３７】
2007538308.tif 000161
【図３８】
2007538308.tif 000162
【図３９】
2007538308.tif 000163
【図４０】
2007538308.tif 000164
【図４１】
2007538308.tif 000165
【図４２】
2007538308.tif 000166
【図４３】
2007538308.tif 000167
【図４４】
2007538308.tif 000168
【手続補正書】
【提出日】平成18年11月13日(2006.11.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、
表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサと
を含むモノリシック集積回路。
【請求項２】
前記回路が、
前記印字ヘッドを使用して、符号化されたデータを印刷することと、
前記イメージセンサを使用して、符号化されたデータを感知することと
のうちの少なくとも１つに使用される、請求項１に記載のモノリシック集積回路。
【請求項３】
前記符号化されたデータが、
少なくとも１つのデータ部分であって、前記少なくとも１つのデータ部分が、ビットストリームとそれに続く対応する冗長性データとを含むデータシーケンスを符号化し、前記データシーケンスが、インターリーブされたコードワードを形成し、各コードワードが、前記ビットストリームの少なくとも一部と前記めいめいのビットストリーム一部に関連する冗長性データとを符号化する、少なくとも１つのデータ部分
を含む、請求項２に記載のモノリシック集積回路。
【請求項４】
前記符号化されたデータが、
前記表面の上または中のめいめいの位置に配置された少なくとも１つのデータ部分と、
前記表面の上または中に配置された位置合わせデータであって、前記位置合わせデータが、少なくとも２つのレジストレーション位置を少なくとも部分的に示し、前記レジストレーション位置が、前記表面に関する前記少なくとも１つのデータ部分の相対位置を少なくとも部分的に示し、これによって、前記少なくとも１つのデータ部分を少なくとも部分的に復号することを可能にする、位置合わせデータと
を含む、請求項２に記載のモノリシック集積回路。
【請求項５】
前記印字ヘッドが、
各データ部分が位置合わせ方向に延び、少なくとも１つの第１データ部分が前記位置合わせ方向に垂直な第２方向で少なくとも１つの第２データ部分から変位されるように、前記表面の上または中に前記データ部分を印刷することと、
前記データ部分の少なくともいくつかの配置を示す位置合わせデータを印刷することと
によって前記符号化されたデータを印刷する、請求項２に記載のモノリシック集積回路。
【請求項６】
前記画素センサが、
少なくとも２つの位置の前記位置合わせデータの少なくとも一部を感知することであって、前記感知された位置合わせデータが、前記イメージセンサと前記位置合わせ方向との間の角度を判定するのに使用される、感知することと、
前記少なくとも１つの第１データ部分の少なくとも一部を感知することであって、前記感知されたデータ部分が、前記少なくとも１つの第２データ部分が感知される前に、前記判定された角度を使用して少なくとも部分的に復号された、前記少なくとも１つの感知された第１データ部分である、感知することと
によって前記符号化されたデータを感知する、請求項５に記載のモノリシック集積回路。
【請求項７】
前記符号化されたデータが、
位置合わせ方向での前記符号化されたデータの位置を示す複数の基準点を含む第１レジストレーション構造と、
前記位置合わせ方向に垂直な方向での前記符号化されたデータの位置を示す複数の基準点を含む第２レジストレーション構造と
のうちの少なくとも１つを含む、請求項５に記載のモノリシック集積回路。
【請求項８】
前記符号化されたデータが、少なくとも１つのデータブロックを含み、前記データブロックが、
複数の可能な値を定義するマークの配置と、
前記マークの位置を示す位置合わせデータと
を含む、請求項２に記載のモノリシック集積回路。
【請求項９】
各データブロックが、複数の可能な値を定義するマークの配置を定義するデータグリッドを含み、前記データグリッドの少なくとも第１列および最後の列が、符号化されたデータの生成に使用されるパラメータデータを符号化するのに使用される、請求項８に記載のモノリシック集積回路。
【請求項１０】
前記データが、フォールトトレラントにデータを符号化するために、複数のインターリーブされたコードワードを使用して符号化される、請求項２に記載のモノリシック集積回路。
【請求項１１】
前記印字ヘッドが、
インクジェット印字ヘッドと、
Ｍｅｍｊｅｔ（商標）印字ヘッドと
のうちの少なくとも１つである、請求項１に記載のモノリシック集積回路。
【請求項１２】
前記イメージセンサが、
アクティブ画素ＣＭＯＳイメージセンサと、
ＣＣＤイメージセンサと
のうちの少なくとも１つである、請求項１に記載のモノリシック集積回路。
【請求項１３】
前記印字ヘッドが、
実質的に不可視のインクを使用するフォーマットと、
赤外線吸収インクを使用するフォーマットと、
可視インクを使用する可視情報と、
媒体の実質的に同一の区域内の可視情報および前記実質的に不可視のフォーマットと、
実質的に同一の時の前記可視情報および前記実質的に不可視のフォーマットと、
ｎｅｔｐａｇｅ符号化されたデータと
のうちの少なくとも１つを印刷するように構成される、請求項１に記載のモノリシック集積回路。
【請求項１４】
表面に印刷するノズルの少なくとも１つの行を有する細長い印字ヘッドと、
前記表面上のマーキングを感知する画素センサの少なくとも１つの行を有する細長いイメージセンサと
を含むモノリシック集積回路を組み込んだデバイス。
【請求項１５】
搬送経路と、
ハウジングであって、
前記集積回路を含む空洞と、
前記搬送経路内に供給される媒体に小滴を置くことを可能にするための小滴吐出経路を画定するスロットと
を含むハウジングと、
少なくとも１つのインク供給と、
前記少なくとも１つのインク供給から前記モノリシック集積回路の表面に設けられた１つまたは複数の入口にンクを供給するインク供給モールディングと、
前記媒体を露光する少なくとも１つの放射源と、
前記媒体からの放射を前記画素センサにフォーカシングする少なくとも１つのフォーカシング要素と
を含む、請求項１４に記載のデバイス。
【請求項１６】
印刷される前記マーキングを示すデータを保管するドットシフトレジスタと、
前記ノズルの発射を制御するデータを保管する発射シフトレジスタと、
前記発射シフトレジスタにデータを保管するノズルタイミングおよび制御ブロックと
を含むコントローラを含む、請求項１４に記載のデバイス。
【請求項１７】
前記感知されたマーキングを示す信号を前記画素センサに出力させる画素制御ブロックと、
多重化された信号を形成するために前記信号を多重化するマルチプレクサと、
増幅された多重化された信号を形成するために前記多重化された信号を増幅する増幅器と、
前記増幅された多重化された信号を前記感知されたマーキングを示すデータに変換するアナログ−ディジタル変換器と
を含むコントローラを含む、請求項１４に記載のデバイス。
【請求項１８】
前記イメージセンサを通って前記媒体を搬送する少なくとも１つの搬送モータと、
ビットストリームデータを保管するストレージデバイスと、
前記媒体の存在を検出する少なくとも１つの媒体検出器と、
復号システムを制御するホストコントローラと
のうちの少なくとも１つを含む、請求項１４に記載のデバイス。
【請求項１９】
プリンタと、
リーダと、
復号システムと、
カメラと、
携帯電話機と
のうちの少なくとも１つを含む、請求項１４に記載のデバイス。
【国際調査報告】
2007538308.tif 000169
2007538308.tif 000170
2007538308.tif 000171
2007538308.tif 000172