(57)【要約】  ある信号レベルが、その信号レベルクラスを分離する１つか又は複数の閾値に基づいて、複数の異なる区別可能なクラスのうちの１つに属するものとして分類される相互接続された構成要素を含むシステム内の耐欠陥性と耐故障性とを高めるための方法、及び該方法を具現化する耐欠陥及び耐故障システム。ナノワイヤクロスバーのアレイと、従来のマイクロエレクトロニクスアドレス線を通じてアドレス指定されるナノワイヤクロスバー内におけるナノスケールメモリ素子とを含む、電子デバイスの実施形態、並びに、電気的に区別可能な信号レベルを有する耐故障性相互接続インターフェースを提供するための方法の実施形態が記載されている。その記載された実施形態において、マイクロエレクトロニクスアドレス線を、電子メモリ内におけるナノワイヤクロスバーに相互接続するために、アドレスエンコード技法が用いられて、多くの冗長なパリティチェックアドレス線が生成され、ナノスケールメモリ素子にアクセスするために必要とされる、最小限必要なセットのアドレス信号線を補足する。
2007505436.tif 000002
【特許請求の範囲】
【請求項１】
第１の平均ハミング距離だけ互いに分離されたアドレスを搬送する、第１の数の入力アドレス信号線と、
第２の数の符号化アドレス信号線と、
第３の数のナノワイヤであって、前記符号化アドレス信号線によって搬送される信号であって、前記入力アドレス信号線上において受信した入力アドレスから導出された該信号を含む、１つか又は複数の符号化アドレスによって、各ナノワイヤがアドレス指定され、その内部ナノワイヤのアドレスは、前記第１の平均ハミング距離よりも大きな第２の平均ハミング距離だけ互いに分離されることからなる、第３の数のナノワイヤ
とを備える、ナノスケール相互接続インターフェース。
【請求項２】
前記入力アドレス信号線を通じて入力アドレスを受信して、且つ、前記符号化アドレス信号線に符号化アドレスを出力するエンコーダを更に備える、請求項１に記載のナノスケール相互接続インターフェース。
【請求項３】
前記符号化アドレスは、前記入力アドレスに対応するコードワードから導出され、該入力アドレスの各々と、対応する符号化アドレスとは両方とも、
単一ナノワイヤと、
前記数のナノワイヤのうちの単一サブセット
とのうちの１つをユニークに識別することからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項４】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＝ｋ＋ｒであり、
前記符号化アドレスは、組織的線形ブロック誤り制御エンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、入力アドレスと等価のｋ個のビットと、ｒ個のパリティチェックビットとを有し、前記入力アドレスと前記線形ブロック符号のための生成行列とを乗算することによって生成され、前記符号化アドレスは、１よりも大きな最小ハミング距離によって分離されることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項５】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレスは、組み合わせエンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、ｎビットコードワード内において値「１」を有する多くのビットｓの選択を表し、前記コードワードの数Ｃｓｎは、ナノワイヤの前記数以上であることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項６】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレスは、ランダムなエンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、ランダムにか又は擬似ランダムに選択されたｎビットコードワードを表し、前記コードワードの数は、ナノワイヤの前記数以上であることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項７】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレスは、ランダム線形ブロックエンコード技法から導出されたｎビットコードワードであることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項８】
前記符号化アドレスは、
ランダムエンコード技法と、
ランダム線形ブロックエンコード技法と、
組み合わせエンコード技法と、
組織線形ブロック符号と、
非組織線形ブロック符号と、
組織非線形ブロック符号と、
非組織非線形ブロック符号と、
第１の平均ハミング距離を有する第１のセットの入力アドレスから、該第１の平均ハミング距離よりも大きな第２の平均ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法と、
第１の最小ハミング距離を有する第１のセットの入力アドレスから、該第１の最小ハミング距離よりも大きな第２の最小ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法
とのうちの１つから導出されたコードワードであることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項９】
選択された符号化アドレス信号線は、接合部を通じて、前記数のナノワイヤから選択された１つか又は複数のナノワイヤを電気的に制御し、前記接合部の位置は、符号化アドレスに対応することからなる、請求項１に記載のナノスケール相互接続インターフェース。
【請求項１０】
前記選択された符号化アドレス信号線は、１つか又は複数のダイオード接合を通じて、１つか又は複数のナノワイヤを電気的に制御する、請求項９に記載のナノスケール相互接続インターフェース。
【請求項１１】
前記選択された符号化アドレス信号線は、１つか又は複数の抵抗器接合を通じて、１つか又は複数のナノワイヤを電気的に制御する、請求項９に記載のナノスケール相互接続インターフェース。
【請求項１２】
前記選択された符号化アドレス信号線は、１つか又は複数のトランジスタ接合を通じて、１つか又は複数のナノワイヤを電気的に制御する、請求項９に記載のナノスケール相互接続インターフェース。
【請求項１３】
前記選択された符号化アドレス信号線は、１つか又は複数の半導体ナノワイヤの複数のゲート制御によって、該１つか又は複数の半導体ナノワイヤを電気的に制御する、請求項９に記載のナノスケール相互接続インターフェース。
【請求項１４】
前記符号化アドレスは、前記符号化アドレス信号線内において電圧によって表される、請求項１に記載のナノスケール相互接続インターフェース。
【請求項１５】
前記符号化アドレスは、前記符号化アドレス信号線内において電流によって表される、請求項１に記載のナノスケール相互接続インターフェース。
【請求項１６】
前記符号化アドレスは、前記符号化アドレス信号線内において、少なくとも２つの区別可能な状態を有することが可能な物理特性によって表される、請求項１に記載のナノスケール相互接続インターフェース。
【請求項１７】
多くの入力アドレス信号線を多くのナノワイヤに相互接続するための方法であって、
各ナノワイヤに、１つか又は複数の符号化アドレスを割り当て、
多くの個別の符号化アドレス信号線を含むナノスケール相互接続インターフェースを提供する
ことを含み、
前記個別の符号化アドレス信号線の数は、前記多くのナノワイヤと相互接続される前記入力アドレス信号線の数よりも多く、該ナノワイヤの各々は、該ナノワイヤに割り当てられた前記１つか又は複数の符号化アドレスによってアドレス指定され、該符号化アドレスの各々は、該符号化アドレス信号線によって搬送され、且つ該入力アドレス信号線上において受信した入力アドレスから導出された信号を含み、前記内部ナノワイヤアドレスは、１よりも大きな最小ハミング距離だけ分離されることからなる、方法。
【請求項１８】
少なくとも第１の最小ハミング距離だけ互いに分離されたアドレスを搬送する、第１の数の入力アドレス信号線と、
第２の数の符号化アドレス信号線と、
第３の数のナノワイヤであって、前記符号化アドレス信号線によって搬送される信号であって、前記入力アドレス信号線上において受信した入力アドレスから導出された該信号を含む、１つか又は複数の符号化アドレスによって、各ナノワイヤがアドレス指定され、その内部ナノワイヤのアドレスは、前記第１の平均ハミング距離よりも大きな少なくとも第２の平均ハミング距離だけ互いに分離されることからなる、第３の数のナノワイヤ
とを備える、ナノスケール相互接続インターフェース。
【請求項１９】
前記入力アドレス信号線を通じて入力アドレスを受信して、且つ、前記符号化アドレス信号線に符号化アドレスを出力するエンコーダを更に備える、請求項１８に記載のナノスケール相互接続インターフェース。
【請求項２０】
前記符号化アドレスは、前記入力アドレスに対応するコードワードから導出され、該入力アドレスの各々と、対応する符号化アドレスとは両方とも、
単一ナノワイヤと、
前記数のナノワイヤのうちの単一サブセット
とのうちの１つをユニークに識別する、請求項１９に記載のナノスケール相互接続インターフェース。
【請求項２１】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＝ｋ＋ｒであり、
前記符号化アドレスは、組織線形ブロック誤り制御エンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、入力アドレスと等価なｋ個のビットと、ｒ個のパリティチェックビットとを有し、前記入力アドレスと前記線形ブロック符号のための生成行列とを乗算することによって生成され、前記符号化アドレスは、１よりも大きな最小ハミング距離によって分離されることからなる、請求項１９に記載のナノスケール相互接続インターフェース。
【請求項２２】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレスは、組み合わせエンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、ｎビットコードワード内において値「１」を有する多数のビットｓの選択を表し、該コードワードの数Ｃｓｎは、ナノワイヤの前記数以上であることからなる、請求項１９に記載のナノスケール相互接続インターフェース。
【請求項２３】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレスは、ランダムなエンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、ランダムにか又は擬似ランダムに選択されたｎビットコードワードを表し、該コードワードの数は、ナノワイヤの前記数以上であることからなる、請求項１９に記載のナノスケール相互接続インターフェース。
【請求項２４】
入力アドレス信号線の前記第１の数はｋであり、個別の符号化アドレス信号線の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレスは、ランダム線形ブロックエンコード技法から導出されたｎビットコードワードであることからなる、請求項１９に記載のナノスケール相互接続インターフェース。
【請求項２５】
前記符号化アドレスは、
ランダムエンコード技法と、
ランダム線形ブロックエンコード技法と、
組み合わせエンコード技法と、
組織線形ブロック符号と、
非組織線形ブロック符号と、
組織非線形ブロック符号と、
非組織非線形ブロック符号と、
第１の平均ハミング距離を有する第１のセットの入力アドレスから、該第１の平均ハミング距離よりも大きな第２の平均ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法と、
第１の最小ハミング距離を有する第１のセットの入力アドレスから、該第１の最小ハミング距離よりも大きな第２の最小ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法
とのうちの１つから導出されたコードワードであることからなる、請求項１９に記載のナノスケール相互接続インターフェース。
【請求項２６】
選択された符号化アドレス信号線は、接合部を通じて、前記多数のナノワイヤから選択された１つか又は複数のナノワイヤを電気的に制御し、前記接合部の位置は符号化アドレスに対応することからなる、請求項１８に記載のナノスケール相互接続インターフェース。
【請求項２７】
前記選択された符号化アドレス信号線は、１つか又は複数のダイオード接合を通じて、１つか又は複数のナノワイヤを電気的に制御する、請求項２６に記載のナノスケール相互接続インターフェース。
【請求項２８】
前記選択された符号化アドレス信号線は、１つか又は複数の抵抗器接合を通じて、１つか又は複数のナノワイヤを電気的に制御する、請求項２６に記載のナノスケール相互接続インターフェース。
【請求項２９】
前記選択された符号化アドレス信号線は、１つか又は複数のトランジスタ接合を通じて、１つか又は複数のナノワイヤを電気的に制御する、請求項２６に記載のナノスケール相互接続インターフェース。
【請求項３０】
前記選択された符号化アドレス信号線は、前記１つか又は複数の半導体ナノワイヤの複数のゲート制御によって、１つか又は複数の半導体ナノワイヤを電気的に制御する、請求項２６に記載のナノスケール相互接続インターフェース。
【請求項３１】
前記符号化アドレスは、前記符号化アドレス信号線内において電圧によって表される、請求項１８に記載のナノスケール相互接続インターフェース。
【請求項３２】
前記符号化アドレスは、前記符号化アドレス信号線内において電流によって表される、請求項１８に記載のナノスケール相互接続インターフェース。
【請求項３３】
前記符号化アドレスは、前記符号化アドレス信号線内において、少なくとも２つの区別可能な状態を有することが可能な物理特性によって表される、請求項１８に記載のナノスケール相互接続インターフェース。
【請求項３４】
多数の入力アドレス信号線を多数のナノワイヤに相互接続するための方法であって、
各ナノワイヤに１つか又は複数の符号化アドレスを割り当て、
多数の個別の符号化アドレス信号線を含むナノスケール相互接続インターフェースを提供する
ことを含み、
前記多数の個別の符号化アドレス信号線は、前記多数のナノワイヤと相互接続され、該ナノワイヤの各々は、該ナノワイヤに割り当てられた前記１つか又は複数の符号化アドレスによってアドレス指定され、該符号化アドレスの各々は、該符号化アドレス信号線によって搬送された信号であって、
ランダムエンコード技法と、
ランダム線形ブロックエンコード技法と、
組み合わせエンコード技法と、
組織線形ブロック符号と、
非組織線形ブロック符号と、
組織非線形ブロック符号と、
非組織非線形ブロック符号と、
第１の平均ハミング距離を有する第１のセットの入力アドレスから、該第１の平均ハミング距離よりも大きな第２の平均ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法と、
第１の最小ハミング距離を有する第１のセットの入力アドレスから、該第１の最小ハミング距離よりも大きな第２の最小ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法
とのうちの１つによって、前記入力アドレス信号線上において受信した入力アドレスから導出された該信号を、含むことからなる、方法。
【請求項３５】
前記入力アドレスに対応するコードワードから前記符号化アドレスを導出することを更に含み、前記各入力アドレスと、対応する符号化アドレスとは両方とも、
単一ナノワイヤと、
前記多数のナノワイヤのうちの単一のユニークなサブセットと、
前記多数のナノワイヤのうちの重複するサブセット
とのうちの１つをユニークに識別することからなる、請求項３４に記載の方法。
【請求項３６】
アドレス指定回路内における信号分離を高めるための方法であって、
アドレス指定される必要がある多数の構成要素を識別し且つ判定し、
前記多数の構成要素をアドレス指定する多数の入力アドレスを搬送するために必要とされる多数の入力アドレス信号線を提供し、及び、
前記入力アドレス信号線と相互接続され、且つ前記多数の構成要素と相互接続された多数の個別の符号化アドレス信号線を含む相互接続インターフェースを提供する
ことを含み、
前記構成要素の各々は、前記１つか又は複数の符号化アドレスによってアドレス指定され、該符号化アドレスは、入力アドレスに対応し、前記符号化アドレス信号線によって搬送された信号であって、
ランダムエンコード技法と、
ランダム線形ブロックエンコード技法と、
組み合わせエンコード技法と、
組織線形ブロック符号と、
非組織線形ブロック符号と、
組織非線形ブロック符号と、
非組織非線形ブロック符号と、
第１の平均ハミング距離を有する第１のセットの入力アドレスから、該第１の平均ハミング距離よりも大きな第２の平均ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法と、
第１の最小ハミング距離を有する第１のセットの入力アドレスから、該第１の最小ハミング距離よりも大きな第２の最小ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法
とのうちの１つによって、前記入力アドレス信号線上において受信した入力アドレスから導出された該信号を、含むことからなる、方法。
【請求項３７】
前記入力アドレスに対応するコードワードから前記符号化アドレスを導出することを更に含み、該入力アドレスの各々と、対応する該符号化アドレスとは両方とも、
単一構成要素と、
複数の構成要素のうちの単一サブセット
とのうちの１つをユニークに識別することからなる、請求項３６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノスケール電子回路に関し、特に、ナノスケール／マイクロスケールの電子メモリの組み合わせ、ナノスケール／マイクロスケールの論理回路の組み合わせ、フィールドプログラマブルゲートアレイ、及びプロセッサにおいて用いられる、マイクロエレクトロニクス回路とナノエレクトロニクス回路との間のインターフェースを含む、電気的に区別可能な信号レベルを有する耐欠陥性相互接続インターフェースに関する。
【背景技術】
【０００２】
本発明は、ナノワイヤクロスバーと、マイクロエレクトロニクス回路素子とナノワイヤとの間において電気的に区別可能な信号レベルを有する耐欠陥性相互接続とを用いるメモリデバイスを含む、ナノスケール電子回路相互接続に関する。ナノワイヤクロスバー技術と様々なナノスケール電子回路とが、全て本特許出願と同じ譲受人に譲渡された、（１）２００２年１０月１日にジェームス  Ｒ．ヒース（James R. Heath）等に対して発行された、「Chemically Synthesized and Assembled Electronic Devices」と題する米国特許第６，４５９，０９５号、（２）２００１年１１月６日にフィリップ  Ｊ．キュークス（Philip J. Kuekes）等に対して発行された、「Molecular Wire Crossbar Interconnect (MWCI) for Signal Routing and Communications」と題する米国特許第６，３１４，０１９号、（３）フィリップ  Ｊ．キュークス等の名義で１９９９年３月２９日にファイリングされた、「Molecular Wire Crossbar Logic (MWCL)」と題する米国特許出願第０９／２８０，０４５号、（４）２０００年１０月３日にフィリップ  Ｊ．キュークス等に対して発行された、「Molecular Wire Crossbar Memory」と題する米国特許第６，１２８，２１４号、及び（５）２００１年７月３日にフィリップ  Ｊ．キュークス等に対して発行された、「Demultiplexer for a Molecular Wire Crossbar Network」と題する米国特許第６，２５６，７６７号を含む、多くの発行済みの米国特許及び出願済みの米国特許出願において説明される。
【０００３】
ナノワイヤクロスバーは、フォトリソグラフィによって製造された現在のマイクロエレクトロニクス及びサブマイクロエレクトロニクス回路構成と比べて、はるかに高いデバイス密度を提供する。しかしながら、ナノワイヤクロスバーを含む、ナノエレクトロニクス回路を含む電子デバイスを、首尾良く製造するためには、多くのアライメント及び自然発生的な欠陥の問題が克服される必要がある。これらのアライメント及び欠陥の問題を克服するために、欠陥のある分子接合を組み入れることなく、所望の機能を提供する構成（コンフィギュレーション）をプログラミングすることによって欠陥を検出し且つ回避することを可能にする、構成変更可能であり且つ再プログラミング可能なナノワイヤクロスバー実施形態を含む、多くの技法及びナノワイヤクロスバー実施形態が設計されてきた。これらの技法は、フォトリソグラフィ技法によって製造された現在のマイクロエレクトロニクス回路構成には不要である。何故ならば、今ここで行われている議論では、マイクロエレクトロニクス回路は、本質的には完全であるものとみなすことができるからであり、より厳密に言うと、フォトリソグラフィによって製造されたマイクロエレクトロニクス回路内の欠陥率は、ナノスケールの電子回路構成内の現在の欠陥率よりもはるかに低いため、マイクロエレクトロニクス回路内の相対的に極めて低い欠陥率を無視することができるからである。
【０００４】
ナノスケールのエレクトロニクス回路は、商業的に実現可能で且つ有用な電子デバイス内において組み込まれるために、マイクロエレクトロニクス回路構成と接続（インターフェース）する必要性がある。本質的には欠陥の無いマイクロエレクトロニクス回路構成とナノエレクトロニクス回路との間のインターフェースには、問題がある。様々な正確に機能しているナノエレクトロニクス回路を、欠陥が生じやすいナノワイヤクロスバーから構成することができるが、これらのナノスケール回路は、マイクロエレクトロニクス回路と相互接続される必要がある。ナノエレクトロニクスデバイスを製造する際に生じる比較的高い製造時欠陥率によって、使用可能なナノスケール／マイクロスケール混在の回路の歩留まりが、経済的に実現可能となるには低くなり過ぎる可能性がある。しかしながら、ナノスケール回路のために設計された既存の冗長性ベースの欠陥回避方法を、ナノスケール／マイクロスケールインターフェースを介して、マイクロエレクトロニクス回路構成に拡張することは実現不可能である。何故ならば、これらの冗長性ベースの技法は、ナノスケール回路内の各接合部の測定を試みて、その接合部が欠陥であるかどうかを判定する能力に依存するからである。相互接続インターフェース内における接合部に対するそのような個々のアクセスは、まず第一に、その相互接続インターフェースが適正に機能している必要があることになる。言い換えると、冗長性ベースの技法は、欠陥のあるナノスケール回路構成要素を想定しているが、適正に機能している相互接続インターフェースを介して、該構成要素をアドレス指定する能力に依存する。従って、相互接続インターフェース内の欠陥によって、相互接続インターフェース構成要素のアドレス指定能力が、劣化するか又は完全に失われる結果となる。相互接続インターフェースを、ナノスケール回路内の欠陥制御を可能にするブートストラップ機構の１つのタイプとしてとらえることができ、前記構成要素が、該ブートストラップを介してアドレス指定される。例えば、ナノワイヤクロスバーが実装されたメモリ素子アレイに基づく電子メモリは、サイズ及び電力消費に関して魅力的であるが、現在の設計及び製造方法を用いて経済的には実現不可能である。何故ならば、相互接続内の欠陥が、メモリの大部分をアドレス指定不可能にさせることとなり、製造の、効果に対する費用／ビットが、競争力をもつには高すぎるレベルにまで押し上げられるからである。
【０００５】
ナノスケール電子回路において生じる別の問題は、デマルチプレクサ及び他のタイプの回路内においてアドレス信号線を交差させることによってアクティブにされるナノワイヤのグループ内を含むあるタイプの回路内に、雑音及び不完全な製造公差が存在する場合に、オン電圧又は電流状態とオフ電圧又は電流状態との間の分離が、オン状態とオフ状態とを区別できるほど十分に大きくない可能性があることである。バイナリ論理に基づく回路構成の場合、「１」すなわちオン状態と「０」すなわちオフ状態との間の容易に検出される電圧又は電流の分離が必要とされる。例えば、あるタイプのデマルチプレクサは、ナノワイヤの多くのセットうちの１つが、対象となるナノワイヤを横切る、ナノワイヤよりも少ない数のアドレス線上の電圧又は電流状態によって、アドレス指定される場合がある。選択されたナノワイヤが、ローである「０」すなわち同義的にオフ状態を有するように設計され、未選択のナノワイヤが、ハイ状態である「１」すなわち同義的にオン状態を有するように設計される場合には、選択されたナノワイヤと、最も低い電圧又は最も低い電流の未選択ナノワイヤとの間の電圧差又は電流差が、容易に検出されるほどに十分に大きくなければならない。残念なことには、ナノワイヤ分子接合の電気的な特性は、正確に製造することが難しい可能性があるので、結果として、漏れのあるダイオード、抵抗値の変動が大きな抵抗器、及び漏れのあるトランジスタとなり、それにより、アドレス指定されたナノワイヤにおけるオン状態とオフ状態との間の差が、容認できないほどに狭くなる結果となる。
【０００６】
これらの考慮すべき同じ事柄が、信号レベルクラスを分離する１つか又は複数の閾値に基づいて、複数の異なる区別可能なクラスのうちの１つに属するものとして信号レベルが分類される、様々な異なるタイプのシステム内において生じる。これまでのところ、信号を個別の区別可能な信号レベルクラスに正確に分離することは、厳密な製造公差の手段によって大部分は達成されてきた。しかしながら、様々なタイプの信号の間を区別する、より新しいクラスのシステムは、十分に正確に製造するのに適しておらず、ナノスケール電子回路はその一例にすぎない。更なる例は、マイクロ流体ベースのシステムを含み、それらのシステムは、化学的な信号閾値に依存する可能性があり、その化学−信号閾値のために、正確な製造、検出、及び動作には問題がある可能性がある。更なる例は、微小電気機械（「ＭＥＭＳ」）システムと、ナノスケール、マイクロスケール、及びマクロスケール構成要素を特徴とするハイブリッド電気システムと、量子コンピューティングとを含む。
【特許文献１】米国特許第６，４５９，０９５号明細書
【特許文献２】米国特許第６，３１４，０１９号明細書
【特許文献３】米国特許出願第０９／２８０，０４５号明細書
【特許文献４】米国特許第６，１２８，２１４号明細書
【特許文献５】米国特許第６，２５６，７６７号明細書
【非特許文献１】「Error Control Coding : The Fundamentals and Applications」、Lin and Costello、Prentice-Hall、Incorporated, New Jersey、1983年
【発明の開示】
【発明が解決しようとする課題】
【０００７】
これらの理由について、ナノスケール電子回路構成、具体的にはナノスケール電子メモリの設計者及び製造業者は、マイクロスケール回路とナノスケール回路との間のインターフェース内のナノスケール回路構成内における耐欠陥性の相互接続の必要性を認めている。更には、ナノスケール電子回路構成の設計者及び製造業者は、ナノワイヤ間での区別可能な信号レベルによる相互接続と、残りのナノワイヤとは異なる電圧又は電流状態を有するようにナノワイヤのうちの１つか又はサブセットを選択するアドレス信号線との必要性を認めている。
【課題を解決するための手段】
【０００８】
本発明の一実施形態は、ナノワイヤクロスバーのアレイを含む電子メモリであり、ナノワイヤクロスバー内におけるナノスケールメモリ素子は、従来のマイクロエレクトロニクスアドレス線を通じてアドレス指定される。マイクロエレクトロニクスアドレス線とナノワイヤクロスバーとを相互接続するために、アドレスエンコード技法が用いられて、多くの冗長なアドレス線が生成され、ナノスケールメモリ素子にアクセスするために必要とされる、最低限要求されるセットのアドレス信号線を補足する。補足アドレス線によって、ナノワイヤ−マイクロエレクトロニクス間のアドレス線相互接続に著しい欠陥が存在する場合に、ユニークなメモリ素子アドレス指定が可能となり、該補足アドレス線と該最低限要求されるセットのアドレス線との間の機能的な相互関係が適正に制約されることが提供される。その機能的な相互関係を、データ伝送において用いられる誤り制御符号化のために本来導出される生成行列を用いて数学的に規定することができるか、又は組み合わせ符号か又はランダム符号を用いて規定することができる。その同じ実施形態において、ナノワイヤのうちの１つか又はサブセットを選択するために、アドレス信号線にある特定のアドレスが入力される時に、補足アドレス信号線は、選択されたナノワイヤと未選択のナノワイヤとの間の電圧又は電流分離を大きくするための役割を果たす。
【０００９】
代替の実施形態において、ナノ構成要素アドレスがエンコーダに入力され、該エンコーダは、ナノ構成要素アドレスの平均ハミング距離分離に対して、符号化されたアドレスの平均ハミング距離分離を大きくするエンコード技法を用いることにより、対応する符号化されたアドレスを出力する。他の代替の実施形態において、エンコーダに入力されるナノ構成要素アドレスが、ナノ構成要素アドレスの最小ハミング距離分離に対して、符号化されたアドレスの最小ハミング距離分離を大きくするエンコード技法によって、符号化されたアドレスへとエンコードされる。
【００１０】
本発明の方法は、信号レベルクラスを分離する１つか又は複数の閾値に基づいて、１つの信号レベルが複数の異なる区別可能なクラスのうちの１つに属するものとして分類される、広範囲の異なるタイプのシステムに対して適用することができる。本発明の方法を適用することができるシステムは、マイクロ流体ベースのシステムを含み、それらシステムは、化学‐信号閾値に依存する可能性があり、その化学‐信号閾値のために、正確な製造、検出、及び動作には多くの問題がある可能性がある。更なる例は、微小電気機械（「ＭＥＭＳ」）システムと、ナノスケール、マイクロスケール、及びマクロスケール構成要素を特徴とするハイブリッド電気システムと、量子コンピューティングとを含む。
【実施例】
【００１１】
本発明の様々な実施形態は、ナノスケール／マイクロスケール混在の電子メモリデバイスと、電子メモリ内におけるマイクロエレクトロニクス回路とナノエレクトロニクス回路との間の耐故障性相互接続とを含む。１つの記載される手法において、ナノエレクトロニクス−マイクロエレクトロニクス間のインターフェーストポロジーを決定するための技法は、様々なデータ伝送アプリケーションにおいて用いられる誤り制御符号化のために開発された概念及び数学的技法を用いる。従って、第１のサブセクションにおいて、多くの誤り制御エンコード技法の数学的な記述が提供される。第２のサブセクションにおいて、本発明の一実施形態を表す、部分的にナノスケールの電子メモリが説明される。第３のサブセクションにおいて、電子メモリ内のナノエレクトロニクス−マイクロエレクトロニクス間の回路インターフェーストポロジーを決定するための方法が説明される。
【００１２】
［選択された誤り制御エンコード技法の数学的な記述］
本発明の実施形態は、誤り制御エンコードにおいて既知の技法から導出された概念を用いる。この分野に関する優れた参考文献は、教科書「Error Control Coding : The Fundamentals and Applications」（Lin and Costello, Prentice-Hall, Incorporated, New Jersey, 1983）である。このサブセクションでは、誤り制御エンコードにおいて用いられる誤り検出及び誤り訂正技法の簡単な説明が記載される。更に詳細な説明を、上記に参照された教科書からか、又はこの分野内の多くの他の教科書、文書、及び雑誌記事から得ることができる。このサブセクションは、数学的には厳密であるが、あるタイプの誤り制御エンコード技法の、簡潔な説明を表す。本発明は、異なる目的のために、これらの誤り制御エンコード技法において固有の概念を用いる。誤り制御エンコード技法は、補足的なビット又はシンボルをプレーンテキストメッセージ内へと組織的に導入する、すなわち、エンコードされるメッセージ内に情報を提供して、記憶装置内か又は伝送中に生じる誤りが検出されることを可能にするために、及び場合によっては訂正されることを可能にするために、必要不可欠な数よりも多くの数のビット又はシンボルを用いて、プレーンテキストメッセージ（plain-text messages）をエンコードする。補足的な、すなわち必要不可欠な数よりも多くのビット又はシンボルの１つの効果は、コードワードがベクトル空間内のベクトルとして見なされ、且つ、コードワード間の距離がコードワードのベクトル減算から導出された距離である時には、有効なコードワード間の距離を大きくすることである。本発明は、アドレス信号線のオン状態とオフ状態との間の信号分離を（例えば電圧又は電流を）相応に大きくするために、且つ、インターフェース相互接続内に、欠陥のある接合の許容性を提供するために、誤り制御符号化において使用される概念を用いて、補足的なアドレス信号線を追加し、有効なアドレス間の距離を増加させる。従って、本発明において、誤り制御エンコードのプレーンテキスト及びエンコードされたメッセージは、入力アドレス及び符号化されたアドレスに近似しており、誤り制御エンコードにおける追加的な、或いは必要とされる数よりも多くの数のシンボル又はビットは、補足的か、又は必要不可欠な数よりも多くのアドレス信号線に近似している。
【００１３】
誤り検出及び訂正の説明において、１つか又は複数のメッセージとして、送信され、記憶され、及び検索されることになるデータを記述することが有用であり、ここで、メッセージμは、フィールドＦの要素であるシンボルμｉの順序付けられたシーケンスを含む。メッセージμを、次のように表すことができる。
【００１４】
μ＝（μ０，μ１，．．．μｋ−１）
ここで、μｉ∈Ｆである。
【００１５】
フィールドＦは、乗算下において及び加算下において閉じられており、且つ、乗算の及び加算の反転（インバース）を含む、セットである。計算による誤り検出及び訂正において、モジュロ加算及びモジュロ乗算と定義された加算演算子及び乗算演算子による、素数に等しい大きさを有する整数のサブセットを含むフィールドを用いることは一般的である。実際には、バイナリフィールドが一般には用いられる。一般的に、元のメッセージがメッセージｃへとエンコードされ、該メッセージｃはまた、フィールドＦの要素の順序付けられたシーケンスを含み、次のように表される。
【００１６】
ｃ＝（ｃ０，ｃ１，．．．ｃｎ−１）
ここで、ｃｉ∈Ｆである。
【００１７】
ブロックエンコード技法は、ブロック内のデータをエンコードする。この説明において、１つのブロックを、固定された数のシンボルｋを含むメッセージμと見なすことができ、それが、ｎ個のシンボルの順序付けられたシーケンスを含むメッセージｃへとエンコードされる。そのエンコードされたメッセージｃは、一般的には、元のメッセージμよりも多くの数のシンボルを含み、従ってｎはｋよりも大きい。冗長なチェック情報を搬送して、伝送中、記憶中、及び検索中に生じる誤りが、極めて高い検出確率で検出されることを可能にするために、及び多くの場合に、訂正されることを可能にするために、エンコードされたメッセージ内の、ｒ個の余分なシンボル（ここで、ｒ＝ｎ−ｋ）が用いられる。
【００１８】
線形ブロック符号において、２ｋ個のコードワードが、フィールドＦにわたる全てのｎ個のタプルのベクトル空間のｋ次元のサブ空間を形成する。コードワードのハミング重みは、該コードワード内の非ゼロの要素の数であり、２つのコードワード間のハミング距離は、２つのコードワードが異なっている要素の数である。例えば、バイナリフィールドからの要素だと仮定する、次の２つのコードワードａ及びｂを考える。
【００１９】
ａ＝（１００１１）
ｂ＝（１０００１）
コードワードａは、３のハミング重みを有し、コードワードｂは、２のハミング重みを有し、コードワードａとｂとの間のハミング距離は、コードワードａ及びｂが４番目の要素だけが異なるので１である。線形ブロック符号は、多くの場合に、３つの要素のタプル［ｎ，ｋ，ｄ］によって示される。ここで、ｎは、コードワード長であり、ｋは、メッセージ長であるか又は等価的にコードワード数の、基底２の対数であり、及びｄは、異なるコードワード間の最小ハミング距離であり、符号内の非ゼロのコードワードである最小ハミング重みに等しい。
【００２０】
伝送のため、記憶のため、及び検索のためのデータのエンコード、並びに、それに続くエンコードされたデータのデコードを、データの伝送中、記憶中、及び検索中に誤りが生じない時には、表記的に次のように記述することができる。
【００２１】
μ→ｃ（ｓ）→ｃ（ｒ）→μ
ここで、ｃ（ｓ）は、伝送前のエンコードされたメッセージであり、ｃ（ｒ）は、最初に検索されたか又は受信されたメッセージである。従って、初期メッセージμがエンコードされて、エンコードされたメッセージｃ（ｓ）が生成され、次いで、該メッセージｃ（ｓ）は、送信されるか、記憶されるか、又は送信且つ記憶されて、次いで引き続き、最初に受信したメッセージｃ（ｒ）として検索されるか又は受信される。データが損なわれなかった時には、最初に受信されたメッセージｃ（ｒ）は、次いで、デコードされて、元のメッセージμが生成される。上記のように、誤りが生じない時には、当初にエンコードされたメッセージｃ（ｓ）は最初に受信されたメッセージｃ（ｒ）に等しく、該最初に受信されたメッセージｃ（ｒ）は、誤りを訂正することなく、元のメッセージμにまっすぐにデコードされる。
【００２２】
エンコードされたメッセージの送信中か、記憶中か、又は検索中に誤りが生じる時には、メッセージのエンコードとデコードとを、次のように表すことができる。
【００２３】
μ（ｓ）→ｃ（ｓ）→ｃ（ｒ）→μ（ｒ）
従って、上記のように、元のメッセージμ（ｓ）をエンコードし、初期に受信されたメッセージｃ（ｒ）をデコードすなわち復元して、最後に受信されたメッセージμ（ｒ）を生成するために用いられた誤り検出及び誤り訂正技法の忠実度に依存して、最後のメッセージμｒは初期のメッセージμ（ｓ）に等しい場合も、等しくない場合もある。誤り検出は次のことを判定するプロセスである。
【００２４】
ｃ（ｒ）≠ｃ（ｓ）
一方、誤り訂正は、データが損なわれた、最初に受信されたメッセージから、初期のエンコードされたメッセージを復元するプロセスである。
【００２５】
ｃ（ｒ）→ｃ（ｓ）
エンコードプロセスは、μとして記号で表されるメッセージが、エンコードされたメッセージｃへと変換されるプロセスである。代替として、メッセージμを、Ｆの要素から成るアルファベットからの、順序付けられたセットのシンボルを含む、ワードであると見なすことができ、エンコードされたメッセージｃを、ここでもまたＦの要素のアルファベットからの、順序付けられたセットのシンボルを含む、コードワードであると見なすことができる。ワードμは、Ｆの要素から選択されたｋ個のシンボルの任意の順序付けられた組み合わせとすることができ、一方、コードワードｃは、次のエンコードプロセスによって、Ｆの要素から選択されたｎ個のシンボルの順序付けられたシーケンスと定義される。
【００２６】
｛ｃ：μ→ｃ｝
線形ブロックエンコード技法は、ワードμをｋ次元ベクトル空間内のベクトルであると見なして、次のようにベクトルμを生成行列と乗算することによって、長さｋのワードをエンコードする。
【００２７】
【数１】
2007505436.tif 000003
【００２８】
上記の式内のシンボルを表記的に展開することにより、次の代替的な式のいずれかが生成される。
【００２９】
【数２】
2007505436.tif 000004
【００３０】
ここで、ｇｉ＝（ｇｉ，０，ｇｉ，１，ｇｉ，２，・・・ｇｉ，ｎ−１）である。
【００３１】
線形ブロック符号のための生成行列Ｇは、次の形を有することができる。
【００３２】
【数３】
2007505436.tif 000005
【００３３】
又は代替として、次の形で表すことができる。
【００３４】
【数４】
2007505436.tif 000006
【００３５】
従って、生成行列Ｇを、ｋ×ｋの単位行列Ｉｋ，ｋによって引数（アーギュメント）にされた行列Ｐの形にすることができる。この形における生成行列によって生成される符号は、「組織符号」と呼ばれる。この生成行列がワードμに適用される時には、結果として生成されるコードワードｃは次の形を有する。
【００３６】
ｃ＝（ｃ０，ｃ１，・・・，ｃｒ−１，μ０，μ１，・・・，μｋ−１）
ここで、ｃｉ＝μ０ｐ０，ｉ＋μ１ｐ１，ｉ，・・・，μｋ−１ｐｋ−１，ｉ）である。
【００３７】
この説明では、チェックシンボルがメッセージシンボルに先行するという規則が用いられることに留意されたい。チェックシンボルがメッセージシンボルに後続する代替の規則を用いることもでき、生成行列内においてパリティチェック及び単位部分行列が挿入された状態で、代替の規則に従うコードワードが生成される。従って、組織線形ブロック符号において、コードワードは、ｒ個のパリティチェックシンボルｃｉと、それに続く、元のワードμを含むシンボルとを含む。誤りが生じない時には、元のワード、すなわちメッセージμは、対応するコードワード内においてクリアテキスト形式で生じ、該対応するコードワードから容易に抽出される。パリティチェックシンボルは結局、元のメッセージ、すなわちワードμのシンボルの線形の組み合わせになる。
【００３８】
もう１つの有用な行列の１つの形式は、次のように定義されるパリティチェック行列Ｈｒ，ｎである。
【００３９】
【数５】
2007505436.tif 000007
【００４０】
又は、等価的に次のように定義される。
【００４１】
【数６】
2007505436.tif 000008
【００４２】
このパリティチェック行列を、組織的な誤り検出及び誤り訂正のために用いることができる。誤り検出及び訂正は、次のように、最初に受信されたか又は検索されたメッセージｃ（ｒ）からシンドロームＳを計算することを含む。
【００４３】
【数７】
2007505436.tif 000009
【００４４】
ここで、ＨＴは、次のように表されるパリティチェック行列Ｈｒ，ｎの転置行列である。
【００４５】
【数８】
2007505436.tif 000010
【００４６】
バイナリフィールドが用いられる時には、ｘ＝−ｘであるので、ＨＴ内において先に示されたマイナス符号は一般的には示されないことに留意されたい。
【００４７】
ハミング符号は、誤り訂正の目的のために作成された線形符号である。３以上の任意の正の整数ｍの場合に、次のように、コードワード長ｎ、メッセージ長ｋ、パリティチェックシンボルの数ｒ、及び最小ハミング距離ｄｍｉｎを有するハミング符号が存在する。
【００４８】
ｎ＝２ｍ−１
ｋ＝２ｍ−ｍ−１
ｒ＝ｎ−ｋ＝ｍ
ｄｍｉｎ＝３
あるハミング符号のためのパリティチェック行列Ｈを、次のように表すことができる。
【００４９】
【数９】
2007505436.tif 000011
【００５０】
ここで、Ｉｍは、ｍ×ｍの単位行列であり、部分行列Ｑは、全ての２ｍ−ｍ−１の個別の列を含み、それらの列は、２つ以上の非ゼロ要素をそれぞれ有するｍ個のタプルである。例えば、ｍ＝３の場合には、［７，４，３］線形ブロックハミング符号のためのパリティチェック行列は、次のように表される。
【００５１】
【数１０】
2007505436.tif 000012
【００５２】
あるハミング符号のための生成行列は、次の式によって与えられる。
【００５３】
【数１１】
2007505436.tif 000013
【００５４】
ここで、ＱＴは部分行列Ｑの転置行列である。
【００５５】
【数１２】
2007505436.tif 000014
【００５６】
そして上記行列は、（２ｍ−ｍ−１）×（２ｍ−ｍ−１）の単位行列である。パリティチェック行列Ｈからｌ個の列を組織的に削除することにより、短縮されたハミング符号のためのパリティチェック行列Ｈ’を、一般的には、次によって得ることができる。
【００５７】
ｎ＝２ｍ−ｌ−１
ｋ＝２ｍ−ｍ−ｌ−１
ｒ＝ｎ−ｋ＝ｍ
ｄｍｉｎ≧３
以下に説明されるように、本発明の一実施形態は、かなり異なる問題空間に対して上述の誤り制御符号化技法を用いることを含み、長さｋのメッセージから長さｋ＋ｒのコードワードを生成するのではなく、ｋ個の入力信号線内に入力されるアドレスから、ｋ＋ｒ個の内部信号線間の相互接続が生成される。言い換えると、本発明の一実施形態は、大きさ２ｋのアドレス空間内におけるアドレスに対して誤り制御符号化技法を適用して、アドレス信号線と、２ｋ個のアドレスによってアドレス指定される２ｋまでの信号線との間の相互接続マッピングを生成することを含む。
【００５８】
様々な用途においてコードワード間のハミング距離を大きくするために、他のタイプの符号が用いられる。これらの代替の符号の多くは、生成行列を用いて容易に生成することと、エンコードされた値がコードワードから直接的に読み出されることを可能にする線形ブロック符号のトランスペアレントなパススルー機能とを含む、線形ブロック符号の好都合な特性を持たない。線形ブロック符号の場合、プレーンテキストメッセージが、更にパリティチェックシンボル又はビットを含むコードワードに直接的に移される。他のタイプの符号において、プレーンテキストメッセージは、対応するコードワードにおいて直接的に読み出すことができない。どちらの場合でも、コードワードは、エンコードされることとなる全ての有効なメッセージを列挙するために、必要不可欠な数よりも多くの数のシンボル又はビットを含む。線形ブロック符号の場合には、追加的なシンボル又はビットは、プレーンテキストシンボル又はビットを補足するパリティチェックシンボル又はビットであるが、その他のタイプの符号では、有効なメッセージが、コードワードの大きさに等しい次元のベクトル空間にわたって分散される。本発明の以下に記載される説明では、用語「補足アドレス線」は、線形ブロック符号内のパリティチェックシンボル又はビットに近似のパリティチェックアドレス信号線を指すか、又はこれらの他のタイプの符号における必要とされる数よりも多くの数のシンボル又はビットに近似の、必要不可欠な数よりも多くのアドレス信号線を指すかのいずれかであることに留意すべきである。しかしながら、これらの他の符号は、様々な用途において有用性を提供する異なる利点を有することができる。
【００５９】
組み合わせ符号は、コードワード間のハミング距離を大きくすることに対する直接的な手法を提供する。組み合わせ符号（「定重み符号（コンスタントウェイト符号：constant-weight code）」か又は「ｒ−ホットコード（r-hot code）」としても知られている）を作成するために、ｎ個のビットの全コードワード空間から固定された数の「１」を有するｒ個のビットの組み合わせを選択して、長さｎの、次に示す数のコードワードを生成することができる。
【００６０】
【数１３】
2007505436.tif 000015
【００６１】
当然、ｎ個のビットの全コードワード空間から固定された数の「０」を有するｒ個のビットの組み合わせを選択することにより、同じ数のコードワードを有する組織符号を生成することができる。例えば、値「１」を有する厳密に３ビットを有する全ての取り得る１１ビットコードワードを選択することにより、次に示す数のコードワードを含む組み合わせ符号を得ることができる。
【００６２】
【数１４】
2007505436.tif 000016
【００６３】
そのコードワードは次の表において提供される。
【００６４】
（表１）
11100000000  11010000000  11001000000  11000100000  11000010000  11000001000    11000000100  11000000010  11000000001  10110000000  10101000000  10100100000    10100010000  10100001000  10100000100  10100000010  10100000001  10011000000    10010100000  10010010000  10010001000  10010000100  10010000010  10010000001    10001100000  10001010000  10001001000  10001000100  10001000010  10001000001    10000110000  10000101000  10000100100  10000100010  10000100001  10000011000    10000010100  10000010010  10000010001  10000001100  10000001010  10000001001    10000000110  10000000101  10000000011  01110000000  01101000000  01100100000    01100010000  01100001000  01100000100  01100000010  01100000001  01011000000    01010100000  01010010000  01010001000  01010000100  01010000010  01010000001    01001100000  01001010000  01001001000  01001000100  01001000010  01001000001    01000110000  01000101000  01000100100  01000100010  01000100001  01000011000    01000010100  01000010010  01000010001  01000001100  01000001010  01000001001    01000000110  01000000101  01000000011  00111000000  00110100000  00110010000    00110001000  00110000100  00110000010  00110000001  00101100000  00101010000    00101001000  00101000100  00101000010  00101000001  00100110000  00100101000    00100100100  00100100010  00100100001  00100011000  00100010100  00100010010    00100010001  00100001100  00100001010  00100001001  00100000110  00100000101    00100000011  00011100000  00011010000  00011001000  00011000100  00011000010    00011000001  00010110000  00010101000  00010100100  00010100010  00010100001    00010011000  00010010100  00010010010  00010010001  00010001100  00010001010    00010001001  00010000110  00010000101  00010000011  00001110000  00001101000    00001100100  00001100010  00001100001  00001011000  00001010100  00001010010    00001010001  00001001100  00001001010  00001001001  00001000110  00001000101    00001000011  00000111000  00000110100  00000110010  00000110001  00000101100    00000101010  00000101001  00000100110  00000100101  00000100011  00000011100    00000011010  00000011001  00000010110  00000010101  00000010011  00000001110    00000001101  00000001011  00000000111  
メッセージを組み合わせ符号にエンコードすることは、多少より複雑にはなるが、それを果たすためのロジックを、論理回路レベルにおいて直接的に構成することができる。組み合わせ符号は、２の保証された最小ハミング距離を有し、極めて良好な、コードワード間の平均ハミング距離分離を有することができる。例えば、上記符号である、次に示す符号において、コードワード間の平均ハミング距離は４．３９である。
【００６５】
【数１５】
2007505436.tif 000017
【００６６】
組み合わせ符号はまた、比較的狭い範囲内において、全ての信号を区別できるようにすることについての利点を有する。何故ならば、これらの符号は、一定の重みを有するからであり、ここで、その重みは、値「１」を有するビットの数と定義される。
【００６７】
「ランダム」符号と呼ばれる、別の類似のタイプの符号が、固定された長さのランダムコードワードを選択することにより得られる。例えば、所望の数のバイナリコードワード２ｋを得るために、固定された長さのバイナリのｎビットコードワードサイズを選択することができ、十分な数のランダムなｎビットバイナリ数を選択することができる。ここで、ｎ＞Ａｋである。Ａの値が大きくなると、コードワード間の予想される最小ハミング距離が大きくなる。ランダム符号を作成する時には、既に選択されているコードワードに関して最小値よりも小さいハミング距離を有する新たなコードワードを拒否するために、距離チェックを実行することができ、増大された平均ハミング距離と、増大された、予想される最小ハミング距離とを得るために、ほぼ等しい数の「１」及び「０」ビットを有するランダムなコードワードを用いることができる。
【００６８】
本発明の方法及びシステムにおいて用いられることができる更に別のタイプの符号は、ランダム線形符号である。ランダム線形符号において、生成行列が、パリティチェックサムを表す情報要素の線形和から生成されたパリティチェック行列と、単位行列との組み合わせとして生成されるのではなく、線形性の制約のもとに、ランダムに生成される。ランダム線形ブロック符号は、一般的には、組織的ではないが、線形である。
【００６９】
一般に、本発明の方法及びシステムにおいて用いられることができる符号は、組織的であり且つ線形であるか、組織的であり且つ非線形であるか、非組織的であり且つ線形であるか、又は非組織的であり且つ非線形であるかのいずれかとすることができる。例えば、Ｃが符号であり、ｕが任意のｎベクトルである場合には、剰余系Ｃ’＝ｕ＋Ｃ＝｛ｕ＋ｃ：ｃ∈Ｃ｝は、同じ距離特性を有し、従って、同じ誤り訂正及び検出許容能力を有する別の符号である。Ｃが線形であり、ｕが非ゼロである場合には、Ｃ’は非線形であり、技術的には、アフィン空間（affine space）である。後述の、ある実施形態は、組織的な非線形符号を用いる（例えば、図１１〜図１２を参照）が、他の実施形態は、組織的な線形ブロック符号を用いる（例えば、図２６Ａ及び図２６Ｂを参照）。ランダム符号は、一般的には組織的でも線形でもない。線形ブロック符号は、以下に説明されることになる用途において魅力的である特性を有するが、本発明の様々な実施形態において、線形符号、組織符号、及び非線形で非組織的な符号を用いることもできる。
【００７０】
［本発明の一実施形態を表すナノスケール電子メモリデバイス］
このサブセクションでは、本発明の一実施形態を表すナノスケール／マイクロスケール混在の電子メモリデバイスが説明される。本発明は、ナノスケール／マイクロスケールの電子メモリデバイスか、又はナノスケール／マイクロスケールの電子デバイスにさえ、それらに対する適用性において制限されないが、純粋にナノスケールの相互接続インターフェース及び他のナノスケールのデバイスにおいて用途を見いだすこともでき、更に、サブマイクロスケールの電子デバイス、相互接続インターフェース、及びメモリにおいても用途を見いだすことができる。記載された実施形態において、交差するマイクロスケールのアドレス信号線に送信されたアドレスによって、単一のナノワイヤがユニークにアドレス指定される。他の回路において、単一のナノワイヤではなく、単一のアドレスによって、ナノワイヤのサブセットをアドレス指定することができる。本発明は、ある回路内における構成要素の一般的なアドレス指定に関し、単一の構成要素か又は複数の信号線をユニークにアドレス指定することに限定されず、及び特定のサイズの複数の構成要素か又は単一信号線にも限定されない。
【００７１】
図１は、本発明の一実施形態を表す、ナノスケール／マイクロスケール混在の電子メモリデバイスの上位概略図を示す。ナノスケール／マイクロスケール混在の電子メモリデバイス１００は、基準電圧信号線１０２を通して、及び、２セットのアドレス信号線１０４及び１０６を通して、外部の電気的な環境とインターフェースする。ナノスケール／マイクロスケール混在電子メモリデバイス１００内のメモリ素子は、論理的には、一対の座標（ｘ，ｙ）によって指定される各メモリ素子によって、２次元のアレイを構成するものと見なさられることが可能である。ここで、ｘ座標は、メモリ素子が存在している２次元アレイの行を指定し、ｙ座標は、メモリ素子が存在している２次元アレイの列を指定する。セットのアドレス信号線１０６を用いて、２ｐ個の２次元メモリ素子アレイ行のうちの１つを指定することができる。ここで、ｐは、セットのアドレス信号線１０６内のアドレス信号線の数であり、セットのアドレス信号線１０４は、メモリ素子の論理的な２次元アレイ内の２ｑ個の列のうちの１つを指定する。ここで、ｑは、セットのアドレス信号線１０６内のアドレス信号線の数である。メモリ素子の２次元アレイの次元ｐ及びｑは、等しい必要はないが、以下に記載される説明では、表記を簡略にするために、いずれの次元ともｐに等しいものと仮定されることになる。
【００７２】
外部からの、セットのアドレス信号線１０４及び１０６は、ナノワイヤクロスバメモリ素子サブアレイの列及び行を、従って特定のナノワイヤクロスバーメモリ素子サブアレイを選択するために、且つ、選択されたナノワイヤクロスバーアレイ内における特定の行又は列を選択するために、電子メモリデバイス１００内において電気的に用いられる。例えば、１つの構成では、セットのアドレス信号線１０６のうちの上側の３つのアドレス信号線１０８は、ナノワイヤクロスバーサブアレイの７つの水平方向の行１１０〜１１６のうちの１つを指定することができ、セットのアドレス信号線１０４のうちの上側の３つのアドレス信号線１１８は、ナノワイヤクロスバーメモリ素子サブアレイの６つの垂直方向の列１２０〜１２５のうちの１つを指定することができる。セットのアドレス信号線１０６のうちの下側の３つのアドレス信号線１２６は、選択されたナノワイヤクロスバーメモリ素子サブアレイ内におけるナノスケールメモリ素子の特定の行を指定し、セットのアドレス信号線１０４のうちの下側の３つのアドレス信号線１２８は、選択されたナノワイヤクロスバーメモリ素子サブアレイ内におけるナノスケールメモリ素子の特定の列を指定する。一般的には、ナノワイヤクロスバーメモリ素子サブアレイの、図１に示されるよりも多くの数の列及び行を、並びに、各ナノワイヤクロスバーメモリ素子サブアレイ内における、より多くの数のナノスケールメモリ素子行及び列を、アドレス指定するために、より多くの数の入力アドレス信号線が用いられることになることに留意されたい。図１内に示される少ない数の入力アドレス線は、例示の利便性のためだけに選択される。
【００７３】
ナノワイヤクロスバーメモリ素子サブアレイの各行及び列は、エンコーダ１３０〜１４２を通してアクセスされる。該エンコーダは、図１において、上位の３つの入力アドレス信号線を取り込み、より多くの数の符号化されたアドレス信号線を出力する。例えば、エンコーダ１３７は、上位の入力アドレス信号線１２８に直に相互接続される３つのアドレス信号線１４４を取り込み、５つの符号化されたアドレス信号線１４６を出力する。エンコーダによって出力されたアドレス信号線は、該エンコーダを介してアクセスされる列及び行内における全てのナノワイヤクロスバーメモリ素子サブアレイを通過する。例えば、エンコーダ１３７によって出力される５つの符号化されたアドレス信号線１４６は、ナノワイヤクロスバーメモリ素子サブアレイ１５０〜１５６を通過する。各ナノワイヤクロスバーメモリ素子サブアレイはまた、２つの基準電圧信号線に接続される。例えば、ナノワイヤクロスバーメモリ素子サブアレイ１５０は、基準電圧信号線１５８及び１６０を通して、基準電圧に接続される。
【００７４】
入力アドレス信号線は、マイクロスケールアドレス信号線とすることができるか、又は、更に大きな寸法を有することができる。符号化されたアドレス信号線は、一般的には、現在利用可能なフォトリソグラフィ技法によって製造されたマイクロエレクトロニクス又はサブマイクロエレクトロニクス信号線である。それと対照的に、ナノワイヤクロスバーメモリ素子サブアレイは、ナノスケールワイヤ、すなわちナノワイヤから構成される。ナノワイヤは、１００ナノメートル未満の断面直径を有し、一方、サブマイクロエレクトロニクス信号線は、１００ナノメートルよりも大きな断面直径を有する。従って、各ナノワイヤクロスバーメモリ素子サブアレイ内において２つのナノスケール相互接続インターフェースが存在する。一般的には、エンコーダ１３０〜１４２内における回路構成は、ナノワイヤクロスバーメモリ素子サブアレイ内における回路構成よりもかなり複雑である。しかしながら、各エンコーダは、ナノワイヤクロスバーメモリ素子サブアレイの行全体か又は列全体に対するアクセスを提供し、従って、多くの場合に多数のナノワイヤクロスバーメモリ素子サブアレイにわたるエンコーダの複雑性を清算する。更に詳細に以下に説明されるように、各エンコーダによって出力された補足アドレス信号線によって、耐欠陥性及び耐故障性ナノスケール相互接続インターフェースが実現しやすくなる。
【００７５】
図２は、ナノスケール／マイクロスケール混在の電子メモリデバイス内のナノワイヤクロスバーメモリ素子サブアレイの概略図を示す。ナノワイヤクロスバーメモリ素子サブアレイ２００は、水平方向に延在するナノワイヤから成る類似なサイズ領域２０４と、垂直方向に延在するナノワイヤから成る類似なサイズの領域２０６とを有するナノワイヤクロスバー２０２から構成される。マイクロエレクトロニクス符号化アドレス信号線の垂直方向の列２０８が、水平方向に延在するナノワイヤ２０４の領域上を通過して、マイクロエレクトロニクス内部信号線を特定の水平方向に延在するナノワイヤに相互接続する接続を、すなわち、ナノスケールの分子接合ダイオード接続を、選択的に整流する。代替の実施形態において、ナノワイヤ２０４上の信号を決定するナノワイヤ接合部において、抵抗性のオーム接続か、半導体ゲート接続か、又は他のタイプの物理的な方法を用いることができる。同様に、マイクロエレクトロニクス符号化アドレス信号線の、水平方向のセット２１０が、垂直方向に延在するナノワイヤの領域２０６上を通過して、水平方向のマイクロエレクトロニクスアドレス信号線が、整流する接続、すなわち分子ダイオードを介して、垂直方向に延在する選択されたナノワイヤに、選択的に相互接続される。水平方向及び垂直方向にそれぞれ延在するナノワイヤはまた、抵抗的な接続を介して、垂直方向基準電圧信号線２１２と水平方向基準電圧信号線２１４とにそれぞれ接続されることに留意されたい。セットの垂直方向の内部マイクロエレクトロニクスアドレス信号線２０８上のオン及びオフ電圧か、又は等価的にハイ及びロー電圧のそれぞれのユニークなパターンが、特定の水平方向に延在するナノワイヤをユニークにアドレス指定し、その選択されたナノワイヤを、残っている、水平方向に延在するナノワイヤとはかなり異なる電圧にする。同様に、セット２１０の水平方向の内部マイクロエレクトロニクスアドレス信号線上の、オン及びオフ電圧の、それぞれの異なるパターンが、ユニークな垂直方向に延在するナノワイヤを選択し、その選択された垂直方向に延在するナノワイヤを、残っている垂直方向に延在するナノワイヤとはかなり異なる電圧にする。選択された水平方向に延在するナノワイヤと、選択された垂直方向に延在するナノワイヤとは、ナノワイヤクロスバー内における単一の交差点において相互接続され、その交差点における分子接合が、垂直方向及び水平方向の内部マイクロエレクトロニクス信号線２０８及び２１０のセット上に存在するオン及びオフ電圧のパターンを介して、ナノワイヤクロスバー内における全ての他の分子接合とは異なる電圧レベルにおかれる。
【００７６】
図３Ａは、ナノスケール／マイクロスケール混在の電子メモリデバイス内における簡単なナノスケール−マイクロスケール間インターフェースを示す。図３Ａにおいて示される簡単なインターフェースでは、２つの内部マイクロエレクトロニクス信号線３０２及び３０４が、４つのナノワイヤ３０６〜３０９上を通過し、それらのナノワイヤと選択的に相互接続される。各ナノワイヤ３０６〜３０９は、それぞれ抵抗性相互接続３１２〜３１５を介して、基準電圧マイクロエレクトロニクス信号線３１０に相互接続される。各ナノワイヤは２ビットのアドレスを割り当てられていることに留意されたい。ナノワイヤ３０６は、アドレス「００」を有し、ナノワイヤ３０７は、アドレス「０１」を有し、ナノワイヤ３０８は、アドレス「１０」を有し、ナノワイヤ３０９は、アドレス「１１」を有する。各内部マイクロエレクトロニクス信号線３０２及び３０４は、相補的な対に分割されることにも留意されたい。従って、例えば、内部マイクロエレクトロニクスアドレス信号線３０２は、一対のマイクロエレクトロニクス信号線３１６及び３１７としてナノワイヤ上を通過する。その通過の際、その一対の線のうちの右側のマイクロエレクトロニクス信号線３１６は、内部マイクロエレクトロニクス信号線３０２と同じ電圧を有し、その一対の線のうちの左側のマイクロエレクトロニクス信号線３１７は、内部マイクロエレクトロニクスアドレス信号線３０２の電圧に対して相補的な電圧を有する。その符号化されたアドレス信号線は、各ナノワイヤクロスバーメモリ素子サブアレイにおいて相補的な対へと必ずしも分割されるとは限らないが、分割されると、ナノワイヤクロスバーメモリ素子サブアレイの行全体又は列全体を通過することができることに留意されたい。図３Ｂは、相補的な対のマイクロエレクトロニクスアドレス信号線３１６及び３１７、並びに３１８及び３１９と、４つのナノワイヤ３０６〜３０９との間の選択的な整流交差点接続を示す。図３Ｂにおいて、各整流接続は、対角線方向に向けられたダイオード記号３２０のような、対角線方向に向けられたダイオード記号によって示される。対角線方向に向けられたダイオードが図示されていない交差点、すなわち線の交差は、電気的に相互接続されない。
【００７７】
本明細書内において、用語「符号化信号線」は、単一の符号化された信号の線か、又は相補的な対の信号線のいずれかを指していることに留意されたい。以下の説明では、特定の実施形態におけるか、或いは特定の技法において用いられる符号化信号線の数に関連付けられる様々な公式及び式が提供される。例えば、ある公式又は式がｎ個の符号化信号線を参照する場合には、ｎは個別の信号線の数か、又は個別の相補的な信号線対の数を指す。ある実施形態において、単一の個別の符号化信号線を用いることができる。本明細書内において説明される実施形態を含む他の実施形態では、相補的な信号対が用いられる。
【００７８】
図４Ａ〜図４Ｄは、図３Ａ及び図３Ｂ内に示されたナノスケール相互接続インターフェース内の内部マイクロエレクトロニクスアドレス信号線に入力される４つの取り得る信号パターンから生じる、水平方向ナノワイヤ上の電圧を示す。１つのナノワイヤのための電圧Ｖを、次の公式から計算することができる。
【００７９】
（Ｖ−ＶＳ）／ＲＳ＋（Ｖ−ＶＡ）／ＲＡ＋（Ｖ−ＶＢ）／ＲＢ＝０
ここで、ＶＡ及びＶＢは、所与の時点において、対象となるナノワイヤに接続される、比較的高い電圧信号を搬送する内部アドレス信号線、例えば図４Ａに示された時点におけるナノワイヤ３０９のための内部アドレス信号線３１７及び３１９の電圧であり、ＶＳは、ソース電圧であり、抵抗ＲＳは、基準電圧信号線３１０をナノワイヤに相互接続する抵抗器の抵抗であり、抵抗ＲＡ及びＲＢは、ナノワイヤが内部マイクロエレクトロニクスアドレス信号線に相互接続される場合の、接続されたアドレス信号線上の電圧に依存する、順方向バイアスをかけられたか又は逆方向バイアスをかけられた整流接続の実効抵抗である。この例では、抵抗器ＲＳの抵抗と、順方向バイアスをかけられた整流接続ＲＦの抵抗及び逆方向バイアスをかけられた整流接続ＲＲの抵抗との間の関係は、以下の式によって与えられる。
【００８０】
ＲＲ＝１０ＲＳ＝１００ＲＦ
図４Ａにおいて、アドレス信号線電圧パターン「００」が、内部マイクロエレクトロニクスアドレス信号線３０２及び３０４へと入力される。従って、相補マイクロエレクトロニクス信号線３１７及び３１９は、高電圧ＶＨに保持されるが、相補的な対３１６及び３１８の直接アドレス信号線は、実質的には０ボルトに保持される。基準電圧信号線３１０もまた０ボルトに保持される。図４Ａにおいて、以下の多くの類似の図では、高電圧に保持されたアドレス信号線は、アドレス信号線内において描かれた、矢印３２２のような矢印によって示される。水平方向のナノワイヤ３０９は、相補的なアドレス信号線３１７と３１９との両方から高電圧入力を受け取り、結果として０．９５ＶＨの電圧を生成する。各水平方向のナノワイヤ３０７及び３０８は、２つの相補的なアドレス信号線３１７及び３１９のうちの１つから単一の高電圧入力を受け取る。水平方向ナノワイヤ３０６は、高電圧入力を受け取らないので、基準電圧信号線３１０によって基準電圧０に保持される。従って、アドレス「００」が、内部マイクロエレクトロニクスアドレス信号線３０２及び３０４に入力されることによって、結果として、ナノワイヤ「００」３０６が低電圧状態のために選択され、残りの３つの水平方向ナノワイヤ３０７〜３０９上において、高電圧状態が保持される。図４Ｂ〜図４Ｄは、残りの３つの電圧パターン「０１」、「１０」、及び「１１」を内部マイクロエレクトロニクスアドレス信号線に入力することから生じるナノワイヤの電圧状態を示し、入力アドレスによってラベル付けられた、単一のユニークなナノワイヤが、各場合において低電圧状態を有するように選択されることを実証する。従って、メモリ素子サブアレイ内のナノワイヤとマイクロエレクトロニクスアドレス信号線との間のインターフェースは、各入力アドレス毎に特定のナノワイヤを選択するデマルチプレクサを構成する。図５は、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。図５において、ナノワイヤアドレスが、縦軸５０２上に示され、マイクロエレクトロニクスアドレス信号線に入力されたアドレス信号が、横軸５０４上に示される。この表は、各異なるアドレス毎に単一のナノワイヤが低電圧において保持されることと、内部マイクロエレクトロニクスアドレス信号線に入力されたアドレスが、選択されたナノワイヤに割り当てられたアドレスに等しいこととをはっきりと明らかにする。
【００８１】
図３Ａ〜図４Ｄに関連して上記に説明されたマイクロスケール−ナノスケール間デマルチプレクサインターフェースは、アドレス信号線をナノワイヤに相互接続する、整流接続、すなわち分子ダイオードと共に製造される。代替の実施形態において、非整流作用の抵抗性接続を用いることができ、その抵抗は、実質的には、ナノワイヤを基準電圧信号線に相互接続する抵抗器の抵抗よりも小さい。ダイオード相互接続ではなく、抵抗性の相互接続が用いられる時には、選択された低電圧ナノワイヤと残りのナノワイヤとの間の電圧差は、選択されたアドレス信号線に類似の高電圧ＶＨが印加される時に、実質的には小さくなる可能性がある。更に、上記の例における非選択のナノワイヤの電圧における差は小さく、０．００５ボルトであるが、抵抗性接続の実施形態における非選択のナノワイヤの電圧状態は、はるかに広い範囲に及ぶ。詳細には、抵抗接続の実施形態において、インターフェースに相互接続されるナノワイヤの数が増えると、互いから容易に区別され且つ選択されたナノワイヤの低電圧状態から容易に区別される電圧差を確立することにおいて問題が生じる。
【００８２】
図６は、１つの整流接続が故障している状態での、図３Ａ〜図４Ｄに関連して上記に説明されたナノスケール相互接続インターフェースを示す。図６において破線円６０２で示されるように、アドレス信号線３１８を水平方向ナノワイヤ３０７に相互接続する整流接続が欠落しており、アドレス信号線３１８とナノワイヤ３０７との間の交差点が、永久に開放された状態のままになる。背景のセクションにおいて簡単に説明されたように、現在の技術によって、ナノスケール相互接続は、フォトリソグラフィ工程を用いて製造されたマイクロスケールエレクトロニクス内の相互接続ほどに確実には製造することはできない。現時点では、選択的な整流接続を確実に製造することはできないが、一般的には、交差点において永久に短絡する結果となる障害よりもはるかに高い頻度で、永久に開放される交差点において、障害が結果として生じるように、ナノスケール相互接続インターフェースを製造することができる。従って、ここでの説明では、永久開放タイプの接続障害の影響を改善することに関して、耐欠陥性及び耐故障性の設計及び技法が説明される。
【００８３】
図４Ａ〜図４Ｄと同じ、図の取り決めを用いた、図７Ａ〜図７Ｄは、アドレス信号線に入力された、それぞれの異なる２ビット信号パターンによって生じる、ナノワイヤの電圧状態を示す。図７Ｄからわかるように、整流接続の（図６において破線円６０２で示された）欠落によって、結果として、ナノワイヤ「１１」３０９をユニークにアドレス指定することができなくなる。図８は、図６〜図７Ｄ内に示された欠陥のあるナノスケール相互接続インターフェースについての、図５において用いられたのと同じ、図の取り決めを用いて、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。完璧に製造された相互接続インターフェースのためのナノワイヤ電圧状態を示す図５を、図８と比較すると、整流接続の欠落から生じる悪影響を直ちに理解することができる。まず、上述のように、入力信号「１１」に対応する列８０６内の２つの０電圧状態８０２及び８０４によって示されるように、ナノワイヤ「１１」３０９を、ユニークにアドレス指定することができない。しかしながら、更なる影響を確認することができる。図５において、０．９５ＶＨ電圧状態の右下がりの対角線が存在するが、図８において、入力信号「１０」を有するナノワイヤ「０１」の場合の電圧状態８０８が、ここでは０．９５ＶＨではなく、０．９０ＶＨである。従って、ナノワイヤ「０１」及び「１１」の両方をユニークにアドレス指定されるのを妨げる整流接続の障害を有するだけでなく、故障した整流接続はまた、選択されたナノワイヤの低電圧状態と、未選択のナノワイヤの高電圧状態との間の累積的な電圧差を小さくする。
【００８４】
図９は、２つの整流相互接続に欠陥があるナノスケール相互接続インターフェースを示す。２つの欠陥のある整流相互接続が、図９内において、破線円９０２及び９０４によって示されている。図１０は、図９において示された欠陥のあるナノスケール相互接続インターフェースについての、図５及び図８において用いられたのと同じ、図の取り決めを用いて、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。図５及び図８と図１０との比較は、追加的に故障した整流接続（図９の９０４）が、ナノスケール相互接続インターフェースを更に劣化させていることを示す。ここでは、ナノワイヤ「００」しかユニークにアドレス指定することができない。例えば、セル１００２及び１００４において示された０電圧状態によって示されるように、信号パターン「１０」を入力することにより、ナノワイヤ「１０」と「１１」との両方が選択される。別の例として、セル１００６及び１０１０におけるゼロ電圧状態によって示されるように、アドレス信号パターン「０１」と信号パターン「１１」との両方によって、ナノワイヤ「０１」が選択される。ここではまた、図５内の右下がりの対角線において示された４つの最大電圧状態ではなく、セル１０１２及び１０１４において示される２つの最大電圧状態しか存在しない。
【００８５】
ナノスケール整流接続は完璧には製造することはできないため、且つ、故障した開放状態の接続の影響によって、異なる入力アドレスを用いてナノワイヤをユニークにアドレス指定する能力が著しく劣化するため、ナノエレクトロニクス回路を含む、商業的に実現可能な製品を製造するために、故障したナノスケール相互接続の影響を改善するための方法が必要であることが認識されている。図１１は、本発明の一実施形態を表す、図３Ａ〜図４Ｄに示された相互接続インターフェースに類似の、変形されたナノスケール相互接続インターフェースを示す。図１１に示されるように、変形されたナノスケール相互接続インターフェース１１００は、図３Ａにおいて示された相互接続インターフェースのように、２ビットアドレス「００」、「０１」、「１０」、及び「１１」を有する、４つのアドレス指定可能なナノワイヤ１１０２〜１１０５を有する。変形された相互接続インターフェースはまた、２ビットアドレスが入力されることが可能な２つのアドレス信号線１１０６及び１１０７を用いる。図３Ａに図示された、先に説明された相互接続インターフェースのように、各アドレス信号線１１０６及び１１０７は、それぞれ、相補的な対１１０８〜１１０９並びに１１１０〜１１１１に分割される。しかしながら、信号がアドレス信号線１１０６及び１１０７に入力される信号から導出された信号による、追加の相補的な信号線１１１２及び１１１３の対もまた、整流ナノスケール接続１１１４のような整流ナノスケール接続を介して、ナノワイヤ１１０２〜１１０５に選択的に相互接続される。相補的な信号線対１１１２及び１１１３は、パリティチェック信号線を表し、反転されたＸＯＲ論理構成要素１１１６によってアドレス信号線１１０６及び１１０７から導出される。本質的には、パリティチェック相補対１１１２及び１１１３は、導出されたが、従って独立していない付加的なアドレスビットを追加するので、ナノワイヤ１１０２〜１１０５を、３ビットアドレスを有するものと見なすことができる。図１１において、導出されたパリティチェックアドレスビットが括弧内に示されており、例えば、括弧内に示された、ナノワイヤ１１０５のためのパリティチェックアドレスビット１１１８のように示されている。図１２Ａ〜図１２Ｄは、図１１内に示されたナノスケール相互接続インターフェースのアドレス信号線への４つの異なる２ビットアドレスの入力から生じるナノワイヤ電圧状態を示す。図１２Ａ〜図１２Ｄからわかるように、図３Ａ〜図４Ｄに関連して上記に説明したナノスケール相互接続インターフェースの場合と同様に、各異なる入力アドレスは、そのアドレスを有するように指定されたナノワイヤをユニークに選択する。図１３は、図１１〜図１２Ｄに示された欠陥のあるナノスケール相互接続インターフェースについての、図５、図８、及び図１０において用いられたのと同じ、図の取り決めを用いて、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。図１３を図５と比較することによって、パリティチェック相補対（図１１内の１１１２及び１１１３）が存在することから生じる直接の利点が明らかになる。図１３からわかるように、入力アドレスにかかわらず、各ナノワイヤは、低電圧の選択されたナノワイヤ状態か、又は単一の高電圧状態かのいずれかを有する。従って、図１３に示された全ての電圧は、０か、又は０．９５ＶＨのいずれかであり、一方、図５では、未選択の電圧状態は０．９０ＶＨ〜０．９５ＶＨの範囲である。従って、追加されたパリティチェック相補信号線対は、未選択のナノワイヤのための電圧状態の範囲を狭くし、未選択のナノワイヤと選択されたナノワイヤとの電圧分離を大きくする。
【００８６】
図１４は、単一の欠陥のある整流相互接続を有する、図１１において示されたナノスケール相互接続インターフェースの変形されたものを示す。欠陥のある整流相互接続は、図１４内において、破線円１４０２によって示される。図１４において、図６にある欠陥と同じ整流接続の欠陥が示される。図１２Ａ〜図１２Ｄに類似の図１５Ａ〜図１５Ｄは、アドレス信号線に入力された４つの異なる２ビットアドレスから生じるナノワイヤの電圧状態を示す。図１５Ａ〜図１５Ｄに示される電圧状態を図１２Ａ〜図１２Ｄに示された電圧状態と比較することによって理解されることができるように、パリティチェック相補信号線対（図１１内の１１１２〜１１１３）間の追加的な整流接続の存在が、図３Ａにおいて示された相互接続インターフェースと比べて、変形されたナノスケール相互接続インターフェースの頑強性が大幅に高められている。図１６は、図１４〜図１５Ｄにおいて示された欠陥のある変形ナノスケール相互接続インターフェースのついての、図５、図８、図１０、及び図１３において用いられたのと同じ、図の取り決めを用いて、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。図１６と図１３との比較は、整流接続に欠陥がある（図１４の１４０２）にもかかわらず、各ナノワイヤが依然としてユニークにアドレス指定可能であることを示す。言い換えると、図８及び図１０の場合とは異なり、図１６の各列及び行内に単一のゼロ電圧状態が現われる。欠陥のある整流接続の唯一の影響は、ナノワイヤ「０１」のための高電圧状態１６０２及び１６０４が、０．９５ＶＨから０．９０ＶＨに下がることである。従って、その変形されたナノスケール相互接続インターフェースの場合には、単一の欠陥のある整流接続は、未選択のナノワイヤの高電圧状態の範囲を広げるが、アドレス指定可能性は結果として失われない。
【００８７】
図１７は、２つの欠陥のある整流接続を有する、最初に図１１に示された、変形されたナノスケール相互接続インターフェースを示す。２つの欠陥のある整流接続は、図１７内において破線円１７０２及び１７０４によって示される。図１８は、図１７に示された欠陥のある変形されたナノスケール相互接続インターフェースについての、図５、図８、図１０、図１３、及び図１６において用いられたのと同じ、図の取り決めを用いて、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。図１８からわかるように、２つの欠陥のある整流接続にもかかわらず、４つ全てのナノワイヤが依然としてユニークにアドレス指定可能である。
【００８８】
図１９は、図１１のナノスケール相互接続インターフェースに類似であるが、３つの欠陥のある整流接続を有する、欠陥のある変形されたナノスケール相互接続インターフェースを示す。欠陥のある整流接続は、図１９において破線円１９０２、１９０４、及び１９０６によって示される。図２０は、図１７に示された欠陥のある変形されたナノスケール相互接続インターフェースについての、図５、図８、図１０、図１３、及び図１６において用いられたのと同じ、図の取り決めを用いて、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表を示す。図２０から容易に気づかれるように、３つの欠陥のある整流接続にもかかわらず、４つの全てのナノワイヤが依然としてユニークにアドレス指定可能である。実際には、各ナノワイヤは、変形されたナノスケール相互接続インターフェース内における３つの整流接続の中から１つを失わせることができ、依然としてユニークにアドレス指定可能のままとすることができる。単一のナノワイヤ上にある２つか又はそれ以上の整流接続に欠陥がある時にのみ、ユニークなアドレス指定可能性が失われる。図２１及び図２２は、変形されたナノスケール相互接続インターフェースにおいて、ユニークなアドレス指定可能性が失われることを示す。
【００８９】
図２３Ａ及び図２３Ｂは、図３Ａ〜図２２に関して説明されたナノスケール相互接続インターフェース内の２ビットアドレス空間と３ビットアドレス空間との頑強性を比較する図である。図２３Ａの左側には、２ビットアドレス空間についての４つの異なるハイからローへのアドレスビット変換が示される。例えば、アドレス「１１」の下位ビット２３０６が、欠陥のある相互接続を介して、「１」から「０」に変換される時には、４つの有効なアドレスを有する、４アドレスである２ビットアドレス空間２３０２が、３つの有効なアドレス２３０４のみを有する２ビットアドレス空間へと変換される。この場合には、最上の２つのアドレスは、分岐矢印２３０８によって示されるように、単一アドレス「１０」へと崩れる。図２３Ａの左側の位置に示された全ての場合において、アドレスビットが「１」から「０」へとか、又は「０」から「１」へと例外なく一度変化することによって、結果として、有効なすなわちユニークなアドレスの数が減少する。それとは対照的に、図２３Ａの右側及び図２３Ｂにおいて示されるように、４つの有効なアドレスのみによって占有される、疎らに占有される３ビットアドレス空間においては、単一アドレスビットが「１」から「０」へとか、又は「０」から「１」への変化は、３ビットアドレス空間において、４つの有効アドレスのままにする。例えば、２３１２におけるアドレスが、「１」から「０」に変更される場合には、結果として生成されるアドレス２３１３は、依然として他のアドレスから区別することができる。図２３Ｂに示されるように、単一アドレス内において少なくとも２つのビットが変更される時にのみ、疎らに占有された３ビットアドレス空間においてユニークなアドレスの数の減少が生じる。例えば、２ビット変化は、４つのユニークなすなわち有効なアドレスを有する疎らに占有された３ビットアドレス空間２３１６を、３つの有効なすなわちユニークなアドレスだけしかない、３ビットの疎らに占有されたアドレス空間２３１８に変更する。
【００９０】
アドレスビット欠陥又は変換にもかかわらずアドレス指定できることにおけるこの頑強性を、幾何学的に表すことができる。図２４Ａ及び図２４Ｂは、完全に占有された２ビットアドレス空間と、疎らに占有された３ビットアドレス空間とのアドレス空間トポロジを示す。図２４Ａにおいて、異なる各２ビットアドレスは、円板か又はノードによって表されている。例えば、２ビットアドレス「０１」は、ノード２４０２によって表される。辺２４０４等の辺がノードを相互接続しており、そのノードのアドレスは、単一ビット「１」を「０」にか、又は「０」から「１」に変換することにより、相互に変換することができる。従って、破線矢印２４０６によって示されるように、２ビットの完全に占有されたアドレス空間内の２ビットアドレス内における単一ビット変換により、その２ビットの完全に占有されたアドレス空間内において別のアドレスが生成される。図２４Ｂは、３ビットの疎らに占有されたアドレス空間を示す。図２４Ｂにおいて、３ビットアドレス空間内における８つのアドレスのうちの４つが占有される、すなわち有効である。その４つの有効アドレスは、「００１」２４０８、「０１０」２４１０、「１００」２４１２、及び「１１１」２４１４である。占有された、すなわち有効なアドレスは、空間的に四面体の頂点として配置されており、各有効アドレスは、少なくとも２つの辺によって任意の他の有効アドレスから分離されていることに留意されたい。従って、図２４Ｂ内において２つの破線矢印２４１６及び２４１８によって示されるように、任意の所与のアドレスから異なる有効アドレスを生成するには、２つのアドレスビット変換が必要とされる。図２４Ａ及び図２４Ｂにおいて幾何学的に示された概念を、１つの有効アドレスを別の有効アドレスに変換するために２ビット以上の変化が必要とされるように配置されたアドレスを有する任意のサイズの疎らに占有されたアドレス空間に一般化することができる。
【００９１】
図２４Ａ及び図２４Ｂ内に示される表現に類似の幾何学的表現が、誤り制御符号化のために用いられる線形ブロック符号内コードワード間の距離を表すために一般的に用いられる。線形ブロック符号は、誤り制御符号化に関するサブセクションにおいて上記に説明された。誤り制御符号化は、不完全な通信媒体を通してデータをリアルタイムに送信するために、及び誤りを起こしがちな大容量記憶装置からのデータを記憶及び再生するために用いられるが、ナノエレクトロニクス回路とマイクロエレクトロニクス回路との間の欠陥のある相互接続を改善する際に生じる問題空間と、データ伝送及びデータ記憶中の欠陥のある相互接続を改善する際に生じる問題空間との間の類似性が、直接アドレス信号線に加えて、冗長なパリティチェックアドレス信号線を設計することに対する本発明の厳密なアプローチを思い付かせた。これらの冗長な信号線は、直接アドレス信号線を補足し、最初に図１１に示された単一の追加的なパリティチェック相補信号線対が、図３Ａに示された相互接続インターフェースに関連して、図１１内に示されるナノスケール相互接続インターフェースの耐欠陥性を著しく高めさせる手法で、ナノスケール相互接続インターフェースの頑強性を高める。
【００９２】
図２５は、ナノスケール相互接続インターフェースの耐欠陥性と耐故障性とを高めるために、エンコーダ構成要素を介して、パリティチェックアドレス信号線を提供するための一般化された技法を示す。エンコーダ２５０２は、ｋ個の到来するアドレス信号線２５０４を取り込む。エンコーダは、ｋ個のアドレス信号線２５０６を、ｒ個の追加的なパリティチェック信号線２５０８に加えて出力する。従って、エンコーダは、ｋ個の入力アドレス信号線を取り込み、ｎ個の符号化アドレス信号線を出力する。ｒ個のパリティチェック信号線を通して出力される信号は、ｋ個の適当に分散され且つ有効なアドレスを含む頑強なｎビットアドレス空間を実現できるようにして、ｋ個の入力アドレス信号線を通して入力される信号から導出される必要がある。この問題は、上述の線形ブロック符号誤り制御エンコード技法によって既に解決されている。ｎ個の出力信号線を、ｋビットメッセージから導出されたｎビットコードワードを搬送するものと見なすことができ、エンコーダ２５０２は線形ブロック符号のエンコードエンジンに機能的に等価である。
【００９３】
図２６Ａ及び図２６Ｂは、到来するアドレス信号線のセットにパリティチェックアドレス信号線を追加するエンコード回路の派生形態、及び該エンコード回路に対応するデマルチプレクサの派生形態を示す。図２６Ａにおいて、エンコーダは、７つの外部入力アドレス信号線ｍ１〜ｍ７２６０２を取り込む。エンコーダ回路は、入力アドレス信号線２６０２に対応する、７つの無変更信号線２６０４を出力する。更に、エンコーダ回路２６００は、５つの追加的なパリティチェック符号化アドレス信号線２６０６〜２６１０を出力する。追加的な各パリティチェック信号線は、ＸＯＲ構成要素２６１２のような多重入力ＸＯＲ構成要素を介して、入力アドレス信号線ｍ１〜ｍ７２６０２のサブセットから導出される。エンコーダ回路２６００は、［１２，７，４］の短縮ハミング符号の生成行列２６１４によって指定される。要素として各外部入力アドレス信号線を有するベクトル２６１６と、生成行列からの１つの列との積は、入力アドレス信号線ｍ１〜ｍ７と単一の出力符号化アドレス信号線との間の相互接続を指定する。例えば、入力アドレス信号線ベクトル２６１６と生成行列２６１４内の第１の列２６１８とを掛け合わせることにより、単一信号線ｍ１が生じる。従って、第１の出力符号化アドレス信号線は、第１の外部入力アドレス信号線ｍ１とだけ相互接続されるはずである。一般的な場合では、それぞれの計算されたセットの相互接続が、多重入力ＸＯＲ構成要素に入力されることになるが、単一の入力だけが指定される時には、組織的なエンコードにおけるｋ個の入力の場合と同じように、その入力を直接的にエキスポートすることができる。別の例として、最後の出力符号化アドレス信号線２６１０と入力アドレス信号線ｍ１〜ｍ７との相互接続は、ベクトル２６１６と、生成行列内の最後の列２６２０とを掛け合わせることにより得られる。この乗算の結果として、入力アドレス信号線ｍ１、ｍ２、ｍ３、ｍ５、及びｍ６を含むベクトルが生成される。これらの５つの信号線は、出力信号線２６１０を生成する多重入力ＸＯＲ構成要素２６２２内へと入力されることに留意されたい。従って、入力アドレス信号線に対して様々な割合のパリティチェック信号線を有する多くの異なる実現可能なエンコーダを、多くの異なる実現可能な線形ブロック符号の生成行列から直接的に得ることができる。
【００９４】
デマルチプレクサ、すなわちナノスケール相互接続インターフェースを、エンコーダを設計するために用いられた生成行列２６１４を用いて容易に構成することもできる。図２６Ｂは、図２６Ａにおいて導出されたエンコード回路に対応するデマルチプレクサの派生形態を示す。それぞれ取り得る入力アドレスを含む７列及び１２８行を有する行列Ａ２６２４を、１２列及び７行を有する生成行列Ｇ２６２６と掛け合わせて、１２列及び１２８行のコードワードの行列Ｄ２６２８を生成することができる。行列Ｄの各コードワード、すなわち行は、１つのクロスバー内における特定のナノワイヤを指定する符号化されたアドレスに対応し、そのナノワイヤに対するアクセスは、デマルチプレクサによって提供される。従って、行列Ｄ内の各行は、アクセスされたナノワイヤクロスバーのナノワイヤに対応し、行列Ｄ内の列は、エンコーダから出力される１つのアドレス信号線に対応する。例えば、行列Ｄの最初の２行は、クロスバーナノワイヤ２６３０及び２６３１に対応し、行列Ｄの最初の７列は、エンコーダに対する入力アドレス信号線（図２６Ａの２６０２）に対応する７つの符号化アドレス信号線（図６Ａの２６０４も参照されたい）に対応し、行列Ｄの最後の５列は、エンコーダによって出力された５つの符号化アドレス信号線２６０６〜２６１０（同じく図２６Ａを参照されたい）に対応する。行列Ｄの１つの行内の１つのコードワードの１つの要素が値「１」を有する場合には、そのコードワードに対応するナノワイヤは、その要素が生じる行列Ｄの列に対応するアドレス信号線に相互接続される。言い換えると、行列Ｄ内の「１」の値は、符号化アドレス信号線とナノワイヤとの間の相互接続のパターンに対応し、一方、「０」の値は、重なり合うが、相互接続されないナノワイヤとアドレス信号線とのパターンに対応する。多くの実施形態において、図２６Ａ〜図２６Ｂに示された各アドレス信号線は、相補対として実装されるので、行列Ｄ内の「１」の値は、相補的なアドレス信号線対の非反転アドレス信号線間の相互接続のパターンに対応し、一方、行列Ｄ内の「０」の値は、相補的なアドレス信号線対の反転、すなわち相補的なアドレス信号線間の相互接続のパターンに対応する。従って、線形ブロック符号のための生成行列を用いて、エンコーダ、並びに、対応するデマルチプレクサ、すなわちナノスケール相互接続インターフェースを直接的に設計することができる。図２６Ａ及び図２６Ｂの例についての完全なＡ、Ｇ、及びＤ行列が、以下に与えられる。
行列 A
0 0 0 0 0 0 0
0 0 0 0 0 0 1
0 0 0 0 0 1 0
0 0 0 0 0 1 1
0 0 0 0 1 0 0
0 0 0 0 1 0 1
0 0 0 0 1 1 0
0 0 0 0 1 1 1
0 0 0 1 0 0 0
0 0 0 1 0 0 1
0 0 0 1 0 1 0
0 0 0 1 0 1 1
0 0 0 1 1 0 0
0 0 0 1 1 0 1
0 0 0 1 1 1 0
0 0 0 1 1 1 1
0 0 1 0 0 0 0
0 0 1 0 0 0 1
0 0 1 0 0 1 0
0 0 1 0 0 1 1
0 0 1 0 1 0 0
0 0 1 0 1 0 1
0 0 1 0 1 1 0
0 0 1 0 1 1 1
0 0 1 1 0 0 0
0 0 1 1 0 0 1
0 0 1 1 0 1 0
0 0 1 1 0 1 1
0 0 1 1 1 0 0
0 0 1 1 1 0 1
0 0 1 1 1 1 0
0 0 1 1 1 1 1
0 1 0 0 0 0 0
0 1 0 0 0 0 1
0 1 0 0 0 1 0
0 1 0 0 0 1 1
0 1 0 0 1 0 0
0 1 0 0 1 0 1
0 1 0 0 1 1 0
0 1 0 0 1 1 1
0 1 0 1 0 0 0
0 1 0 1 0 0 1
0 1 0 1 0 1 0
0 1 0 1 0 1 1
0 1 0 1 1 0 0
0 1 0 1 1 0 1
0 1 0 1 1 1 0
0 1 0 1 1 1 1
0 1 1 0 0 0 0
0 1 1 0 0 0 1
0 1 1 0 0 1 0
0 1 1 0 0 1 1
0 1 1 0 1 0 0
0 1 1 0 1 0 1
0 1 1 0 1 1 0
0 1 1 0 1 1 1
0 1 1 1 0 0 0
0 1 1 1 0 0 1
0 1 1 1 0 1 0
0 1 1 1 0 1 1
0 1 1 1 1 0 0
0 1 1 1 1 0 1
0 1 1 1 1 1 0
0 1 1 1 1 1 1
1 0 0 0 0 0 0
1 0 0 0 0 0 1
1 0 0 0 0 1 0
1 0 0 0 0 1 1
1 0 0 0 1 0 0
1 0 0 0 1 0 1
1 0 0 0 1 1 0
1 0 0 0 1 1 1
1 0 0 1 0 0 0
1 0 0 1 0 0 1
1 0 0 1 0 1 0
1 0 0 1 0 1 1
1 0 0 1 1 0 0
1 0 0 1 1 0 1
1 0 0 1 1 1 0
1 0 0 1 1 1 1
1 0 1 0 0 0 0
1 0 1 0 0 0 1
1 0 1 0 0 1 0
1 0 1 0 0 1 1
1 0 1 0 1 0 0
1 0 1 0 1 0 1
1 0 1 0 1 1 0
1 0 1 0 1 1 1
1 0 1 1 0 0 0
1 0 1 1 0 0 1
1 0 1 1 0 1 0
1 0 1 1 0 1 1
1 0 1 1 1 0 0
1 0 1 1 1 0 1
1 0 1 1 1 1 0
1 0 1 1 1 1 1
1 1 0 0 0 0 0
1 1 0 0 0 0 1
1 1 0 0 0 1 0
1 1 0 0 0 1 1
1 1 0 0 1 0 0
1 1 0 0 1 0 1
1 1 0 0 1 1 0
1 1 0 0 1 1 1
1 1 0 1 0 0 0
1 1 0 1 0 0 1
1 1 0 1 0 1 0
1 1 0 1 0 1 1
1 1 0 1 1 0 0
1 1 0 1 1 0 1
1 1 0 1 1 1 0
1 1 0 1 1 1 1
1 1 1 0 0 0 0
1 1 1 0 0 0 1
1 1 1 0 0 1 0
1 1 1 0 0 1 1
1 1 1 0 1 0 0
1 1 1 0 1 0 1
1 1 1 0 1 1 0
1 1 1 0 1 1 1
1 1 1 1 0 0 0
1 1 1 1 0 0 1
1 1 1 1 0 1 0
1 1 1 1 0 1 1
1 1 1 1 1 0 0
1 1 1 1 1 0 1
1 1 1 1 1 1 0
1 1 1 1 1 1 1
行列 G
1 0 0 0 0 0 0 1 1 0 0 1
0 1 0 0 0 0 0 1 0 1 0 1
0 0 1 0 0 0 0 0 1 1 0 1
0 0 0 1 0 0 0 1 1 1 0 0
0 0 0 0 1 0 0 1 0 0 1 1
0 0 0 0 0 1 0 0 1 0 1 1
0 0 0 0 0 0 1 1 1 0 1 0
行列 D
0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 1 1 1 0 1 0
0 0 0 0 0 1 0 0 1 0 1 1
0 0 0 0 0 1 1 1 0 0 0 1
0 0 0 0 1 0 0 1 0 0 1 1
0 0 0 0 1 0 1 0 1 0 0 1
0 0 0 0 1 1 0 1 1 0 0 0
0 0 0 0 1 1 1 0 0 0 1 0
0 0 0 1 0 0 0 1 1 1 0 0
0 0 0 1 0 0 1 0 0 1 1 0
0 0 0 1 0 1 0 1 0 1 1 1
0 0 0 1 0 1 1 0 1 1 0 1
0 0 0 1 1 0 0 0 1 1 1 1
0 0 0 1 1 0 1 1 0 1 0 1
0 0 0 1 1 1 0 0 0 1 0 0
0 0 0 1 1 1 1 1 1 1 1 0
0 0 1 0 0 0 0 0 1 1 0 1
0 0 1 0 0 0 1 1 0 1 1 1
0 0 1 0 0 1 0 0 0 1 1 0
0 0 1 0 0 1 1 1 1 1 0 0
0 0 1 0 1 0 0 1 1 1 1 0
0 0 1 0 1 0 1 0 0 1 0 0
0 0 1 0 1 1 0 1 0 1 0 1
0 0 1 0 1 1 1 0 1 1 1 1
0 0 1 1 0 0 0 1 0 0 0 1
0 0 1 1 0 0 1 0 1 0 1 1
0 0 1 1 0 1 0 1 1 0 1 0
0 0 1 1 0 1 1 0 0 0 0 0
0 0 1 1 1 0 0 0 0 0 1 0
0 0 1 1 1 0 1 1 1 0 0 0
0 0 1 1 1 1 0 0 1 0 0 1
0 0 1 1 1 1 1 1 0 0 1 1
0 1 0 0 0 0 0 1 0 1 0 1
0 1 0 0 0 0 1 0 1 1 1 1
0 1 0 0 0 1 0 1 1 1 1 0
0 1 0 0 0 1 1 0 0 1 0 0
0 1 0 0 1 0 0 0 0 1 1 0
0 1 0 0 1 0 1 1 1 1 0 0
0 1 0 0 1 1 0 0 1 1 0 1
0 1 0 0 1 1 1 1 0 1 1 1
0 1 0 1 0 0 0 0 1 0 0 1
0 1 0 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 0 0 0 1 0
0 1 0 1 0 1 1 1 1 0 0 0
0 1 0 1 1 0 0 1 1 0 1 0
0 1 0 1 1 0 1 0 0 0 0 0
0 1 0 1 1 1 0 1 0 0 0 1
0 1 0 1 1 1 1 0 1 0 1 1
0 1 1 0 0 0 0 1 1 0 0 0
0 1 1 0 0 0 1 0 0 0 1 0
0 1 1 0 0 1 0 1 0 0 1 1
0 1 1 0 0 1 1 0 1 0 0 1
0 1 1 0 1 0 0 0 1 0 1 1
0 1 1 0 1 0 1 1 0 0 0 1
0 1 1 0 1 1 0 0 0 0 0 0
0 1 1 0 1 1 1 1 1 0 1 0
0 1 1 1 0 0 0 0 0 1 0 0
0 1 1 1 0 0 1 1 1 1 1 0
0 1 1 1 0 1 0 0 1 1 1 1
0 1 1 1 0 1 1 1 0 1 0 1
0 1 1 1 1 0 0 1 0 1 1 1
0 1 1 1 1 0 1 0 1 1 0 1
0 1 1 1 1 1 0 1 1 1 0 0
0 1 1 1 1 1 1 0 0 1 1 0
1 0 0 0 0 0 0 1 1 0 0 1
1 0 0 0 0 0 1 0 0 0 1 1
1 0 0 0 0 1 0 1 0 0 1 0
1 0 0 0 0 1 1 0 1 0 0 0
1 0 0 0 1 0 0 0 1 0 1 0
1 0 0 0 1 0 1 1 0 0 0 0
1 0 0 0 1 1 0 0 0 0 0 1
1 0 0 0 1 1 1 1 1 0 1 1
1 0 0 1 0 0 0 0 0 1 0 1
1 0 0 1 0 0 1 1 1 1 1 1
1 0 0 1 0 1 0 0 1 1 1 0
1 0 0 1 0 1 1 1 0 1 0 0
1 0 0 1 1 0 0 1 0 1 1 0
1 0 0 1 1 0 1 0 1 1 0 0
1 0 0 1 1 1 0 1 1 1 0 1
1 0 0 1 1 1 1 0 0 1 1 1
1 0 1 0 0 0 0 1 0 1 0 0
1 0 1 0 0 0 1 0 1 1 1 0
1 0 1 0 0 1 0 1 1 1 1 1
1 0 1 0 0 1 1 0 0 1 0 1
1 0 1 0 1 0 0 0 0 1 1 1
1 0 1 0 1 0 1 1 1 1 0 1
1 0 1 0 1 1 0 0 1 1 0 0
1 0 1 0 1 1 1 1 0 1 1 0
1 0 1 1 0 0 0 0 1 0 0 0
1 0 1 1 0 0 1 1 0 0 1 0
1 0 1 1 0 1 0 0 0 0 1 1
1 0 1 1 0 1 1 1 1 0 0 1
1 0 1 1 1 0 0 1 1 0 1 1
1 0 1 1 1 0 1 0 0 0 0 1
1 0 1 1 1 1 0 1 0 0 0 0
1 0 1 1 1 1 1 0 1 0 1 0
1 1 0 0 0 0 0 0 1 1 0 0
1 1 0 0 0 0 1 1 0 1 1 0
1 1 0 0 0 1 0 0 0 1 1 1
1 1 0 0 0 1 1 1 1 1 0 1
1 1 0 0 1 0 0 1 1 1 1 1
1 1 0 0 1 0 1 0 0 1 0 1
1 1 0 0 1 1 0 1 0 1 0 0
1 1 0 0 1 1 1 0 1 1 1 0
1 1 0 1 0 0 0 1 0 0 0 0
1 1 0 1 0 0 1 0 1 0 1 0
1 1 0 1 0 1 0 1 1 0 1 1
1 1 0 1 0 1 1 0 0 0 0 1
1 1 0 1 1 0 0 0 0 0 1 1
1 1 0 1 1 0 1 1 1 0 0 1
1 1 0 1 1 1 0 0 1 0 0 0
1 1 0 1 1 1 1 1 0 0 1 0
1 1 1 0 0 0 0 0 0 0 0 1
1 1 1 0 0 0 1 1 1 0 1 1
1 1 1 0 0 1 0 0 1 0 1 0
1 1 1 0 0 1 1 1 0 0 0 0
1 1 1 0 1 0 0 1 0 0 1 0
1 1 1 0 1 0 1 0 1 0 0 0
1 1 1 0 1 1 0 1 1 0 0 1
1 1 1 0 1 1 1 0 0 0 1 1
1 1 1 1 0 0 0 1 1 1 0 1
1 1 1 1 0 0 1 0 0 1 1 1
1 1 1 1 0 1 0 1 0 1 1 0
1 1 1 1 0 1 1 0 1 1 0 0
1 1 1 1 1 0 0 0 1 1 1 0
1 1 1 1 1 0 1 1 0 1 0 0
1 1 1 1 1 1 0 0 0 1 0 1
1 1 1 1 1 1 1 1 1 1 1 1
線形ブロック符号は、上記の用途において利便性を提供するが、耐故障性、耐欠陥性を高め、且つオン及びオフ状態電圧又は電流分離を大きくするために、組み合わせ符号、ランダム符号、並びに線形符号、組織符号、線形の組織符号、及び非線形の非組織符号を含む他のタイプの符号を用いることもできる。ランダムに相互接続されるアドレス信号線とアドレス指定されるナノワイヤとを製造する技法が、例えば、米国特許第６，２５６，７６７号に開示されている。補足のアドレス信号線の電圧又は電流状態が入力アドレス信号線からのブール論理によって導出される、これらの技法を用いて、入力アドレス信号線の数よりも多くの数の符号化アドレス信号線を相互接続することにより、ランダムで固定長の符号に対応し、アドレス間の予想される最小ハミング距離が極めて良好であるアドレス空間が生成される。しかしながら、入力アドレスを、符号化アドレス空間にエンコードするために、テーブル駆動エンコーダが使用される必要性がある。上述の線形ブロック符号が決定されたアドレス空間のために用いられたエンコーダよりも多少複雑であるエンコーダを用いて、入力アドレスを、組み合わせ符号に対応する符号化されたアドレスにエンコードすることができる。上述のように、組み合わせ符号はまた、少なくとも２つの最小ハミング距離と、コードワード間の更に良好な平均ハミング距離とを提供し、従って、かなり高い度合いの耐故障性及びオン／オフ状態電圧又は電流分離を提供することができる。
【００９５】
［ナノスケール電子相互接続トポロジを決定するための方法］
上述のように、線形ブロックエンコード及びデコードのために用いられた数学的技法を、マイクロエレクトロニクスアドレス信号線をナノエレクトロニクス回路に接続するためのエンコーダ及びデマルチプレクサを構成するために用いることができる。しかしながら、情報シンボルに対して様々な異なる割合の補足（例えばパリティチェック）シンボルを有する、多くの異なる実現可能な線形ブロック符号が存在する。従って、ナノスケール相互接続インターフェースの設計者は、更に高いレベルの耐故障性を提供するために、補足アドレス信号線の数が増やされる時に生じる様々なトレードオフを考える必要がある。一方では、補足アドレス信号線を増やすことにより、ナノワイヤ−アドレス信号線接続間の欠陥が存在する場合に、ナノワイヤをユニークにアドレス指定する能力が高められる。しかしながら、補足アドレス信号線の数を増やすことにより、製造コストが高くなり、エンコーダは複雑さが増し、サイズが大きくなり、コストがかかるようになる。従って、ナノエレクトロニクス回路とマイクロエレクトロニクス回路との両方を含むデバイスの設計者又は製造業者は、デバイス内において予想されるか又は観察される接続欠陥の確率のために適した、線形ブロック符号か又は他の仕様決定手段を選択して、補足アドレス信号線のコストと、補足アドレス信号線を追加することによって得られた耐故障性及び耐欠陥性が高まる度合いとのバランスをとる必要がある。
【００９６】
補足アドレス信号線を追加することに関連したコストと利点とを検討して定量化するための１つの方法は、単位チップ面積当たりのアドレス指定可能メモリビットの数として画定された、電子回路全体のための歩留まりを判定することである。マイクロエレクトロニクス回路は、少なくとも初期設計において、ナノスケール及びマイクロスケール混在の電子回路の最も大きな部分を構成する。ナノエレクトロニクス回路構成の面積が、混在回路の面積全体と比べて小さい時には、混在回路の面積は、アドレス信号線及び補足アドレス信号線の数であるｎに比例する。従って、単位面積当たりのアドレス指定可能なビットの予想される数は、次の式によって与えられる。
【００９７】
【数１６】
2007505436.tif 000018
【００９８】
ここで、ＰＯＫとして以下に参照される括弧内の部分式ＰＣ（ｋ，ｒ）は、ｋ個の情報ビットとｒ個の補足ビットとを有する符号Ｃ（ｋ，ｒ）が用いられる時に、単一ナノワイヤがアドレス指定可能である確率である。
【００９９】
補足アドレス信号線のコストと利益とを検討するための別の方法は、相互接続欠陥が生じるにもかかわらず、特定のナノワイヤがアドレス指定可能である確率を計算することである。上述のような、線形ブロック符号内のコードワードとして生成された２つの異なるナノワイヤアドレスｃ及びｄについて考える。アドレスｄのアドレスビットがアドレスｃのアドレスビットとは異なる全ての場所において、アドレスｄに欠陥がある時には、欠陥のある接続に起因して、２つのアドレスｃ及びｄは衝突するであろう。そのようなアドレス衝突の確率は、ｐｄｉｓｔ（ｃ，ｄ）である。ここで、ｐは、欠陥のあるナノワイヤ接合の確率である。欠陥が統計学的に独立しているものと仮定すると、アドレスｃが任意の他のアドレスによってディセーブルにされない全確率は、次の式によって与えられる。
【０１００】
【数１７】
2007505436.tif 000019
【０１０１】
ここで、ＷＣ（ｉ）は、線形ブロック符号Ｃ内のハミング重みｉのコードワードの数を意味する。線形ブロック符号の重みプロファイルは、その符号内で取り得る各ハミング重みを有するコードワードの数である。下記の表２は、列挙によって得られる、多くの符号及び支配的な集合（以下を参照されたい）のための重みプロファイルを提供する。
【０１０２】
【表２】
2007505436.tif 000020
【０１０３】
次に、ナノワイヤがディセーブルにされない確率を計算することができる。ｅを誤りパターンの固有なベクトルとし、ここで、ナノワイヤのための要素の場所に対応する欠陥接続が存在する場合には、ｅの要素が値「１」を有する。ｅｉが値「１」を有する場所のセットは、ｅのサポートと呼ばれる。ｅのサポートがｃのサポートを含む場合には、誤りパターンベクトルは、ｎベクトルｃを支配する。アドレスゼロ上の誤りパターンｅは、ｅがＣを支配する場合に限って、アドレスｃをディセーブルにする。Ｄ（Ｃ）が、集合Ｄ（Ｃ）＝｛ｅ｜いくつかのｃ∈Ｃについて、ｅがｃを支配する｝を表す場合には、アドレスゼロ上で動作するｅがいくつかの他のアドレスをディセーブルにする確率は、Ｐｒｏｂ（ｅ∈Ｄ（Ｃ））に等しい。アドレスゼロがいくつかの他のアドレスをディセーブルにするため、該アドレスゼロがディセーブルにされる確率は、次の式によって与えられる。
【０１０４】
【数１８】
2007505436.tif 000021
【０１０５】
上記の式ＰＯＫ１及びＰＯＫ２内の重みプロファイルを用いて、ナノワイヤがイネーブルにされたままとなる全確率は、次の式によって与えられる。
【０１０６】
ＰＯＫ＝ＰＯＫ１ＰＯＫ２
図２７は、補足アドレス信号線を持たないナノスケール相互接続インターフェースであって、様々な線形ブロック符号を用いて、異なる数の補足アドレス信号線を指定するように設計された該ナノスケール相互接続インターフェースについての、開放接続の確率に対する、ナノワイヤの予想されるアドレス指定可能なパーセンテージのグラフを示す。図２７において、縦軸２７０２は、アドレス指定可能なナノワイヤの予想されるパーセンテージを表し、横軸２７０４は、欠陥がある、すなわち開放される、ナノワイヤとアドレス信号線との間の相互接続の比率を表す。符号化アドレス信号線の数が増えるにつれ、アドレス指定可能なナノワイヤの予想されるパーセンテージも増えることに留意されたい。
【０１０７】
図２８は、補足アドレス信号線を用いない１６Ｋビットクロスポイントメモリであって、異なる数の補足アドレス信号線を指定するための多くの異なる線形ブロック符号を用いる該１６Ｋビットクロスポイントメモリについての、欠陥率に対する、単位面積当たりのアドレス指定可能ビットの正規化された予想数がプロットされたグラフを示す。図２８において、単位面積当たりのアドレス指定可能ビットの正規化された予想数は、縦軸２８０２に沿って、０〜１．０の範囲に分布する。デマルチプレクサ内の欠陥の割合として表され、この場合には開放接続の割合として表された欠陥率は、横軸２８０４に沿ってプロットされ、０〜０．４の範囲にある。図２８内の曲線は、エンコーダとデマルチプレクサとを構成するために用いられた線形ブロック符号のための線形ブロック符号仕様を付されている。横軸の点２８０６よりも低い、欠陥のある接続の極端に低い割合において、［７，７，１］として指定された、符号化されていない、すなわち補足アドレス信号線がない実施形態が、面積当たりのアドレス指定可能ビットの最も大きな数を提供する。点２８０６と点２８０８とによって指定された、欠陥のある接続の割合の間では、単一の補足アドレス信号線を有する［８，７，２］線形ブロック符号が、チップ面積当たりのアドレス指定可能ビットの最も多くの数を生成する。点２８０８及び点２８１０によって指定された欠陥のある接続の割合の間では、４つの補足アドレス信号線を提供する［１１，７，３］線形ブロック符号が、面積当たりのアドレス指定可能ビットの最も大きな数を提供しており、点２８１０によって指定された、欠陥のある接続の割合より上では、５つの補足アドレス信号線と、４の最小ハミング距離とを提供する［１２，７，４］線形ブロック符号が、単位面積当たりのアドレス指定可能ビットの最も大きな予想数を提供する。従って、様々な線形ブロック符号を用いて、欠陥のあるナノワイヤ−アドレス信号線間接続の予想される割合に依存して、補足アドレス信号線の様々な数及びエンコードを指定することができる。より大きな割合の欠陥が許容されることを可能にすることにより、ナノスケールマルチプレクサを製造するコストが劇的に下がる場合には、より大きなセットの補足符号を意図的に選択することができる。
【０１０８】
コスト関数とともに、歩留まりと、アドレス指定可能ナノワイヤの予想パーセンテージとの両方の計算を用いて、補足アドレス信号線を追加する製造コストを計算して、エンコーダ及びデマルチプレクサ、すなわちナノスケール相互接続インターフェースのための最適な設計を判定することができる。上述の方法は、様々な相互接続トポロジ間、多くの補足信号線、様々なタイプのアドレス符号化、及び他のそのような変形形態及び考慮事柄の利点及び欠点のトレードオフを定量化することに対する実現可能なアプローチのうちのいくつかにすぎない。これらの方法は、多くの実現可能な方法体系及びトポロジのうちの１つだけを選択することには必ずしも制約されず、単一の方法及びトポロジから得られることが可能な利点よりも大きな利点を授ける、方法体系及びトポロジの様々な組み合わせを選択することもできる。
【０１０９】
本発明は、ある特定の実施形態の観点から説明されてきたが、本発明がこの実施形態に限定されることを意図していない。本発明の思想内における修正は、当業者であれば明らかであろう。例えば、線形ブロック符号に加えて、多くの他のタイプの誤り制御エンコード技法を用いて、ナノスケールとマイクロスケールとが複合した電子デバイスのためのエンコーダとデマルチプレクサとを設計することができる。上述のナノスケール相互接続インターフェースは、ナノスケール及びマイクロスケール混在のメモリデバイスに適合可能であるが、一般的には、マイクロスケール電子回路構成とナノスケール電子回路構成との間の多くの異なるインターフェースに適用することができる。ナノスケール相互接続インターフェース内における欠陥のある接続の発生を改善するために、最低限のセットの信号線に補足アドレス信号線を追加する技法は、ほぼ無制限の変形形態及び用途を有する。例えば、抵抗器ベースの相互接続とダイオードベースの相互接続とが、上記において説明されたが、本発明の技法をトランジスタベースの相互接続にも適用することができ、この場合には、製造時の不完全性及び欠陥に起因して、トランジスタは、オフ状態において、かなりの電流が漏れる可能性がある。トランジスタベースの相互接続において、補足アドレス信号線によって与えられる、耐故障性、耐欠陥性、及びオン／オフ状態分離特性は、ナノスケールデバイスの良好な歩留まりを生成するために有用である。図２９Ａ及び図２９Ｂは、以前の図面に示されたデマルチプレクサに類似した、ダイオードベースのデマルチプレクサと、等価なトランジスタベースのデマルチプレクサとを示す。トランジスタベースの回路において、符号化アドレス信号線は、アドレス指定された信号線に直接的に電流又は電圧を供給するのではなく、アドレス指定された信号線をゲート制御することに留意されたい。これまで、ナノスケールメモリデバイスが説明されたが、本発明の技法を、アドレス信号線のセットによってアドレス指定される単一セットのナノワイヤのような、１次元でアドレス指定されるナノワイヤセットにも適用することができることに留意すべきである。更に、本発明の技法を、２次元のメモリ及び回路だけでなく、３次元及び更に高次元の回路及びメモリにも適用することができる。上述の実施形態は全て、エンコーダから出力される補足アドレス信号線を含むが、本発明は更に、エンコーダが、エンコーダに入力されるアドレス信号線の数と同じ数の符号化アドレス信号線を出力するか、又はより少ない符号化アドレス信号線さえ出力する実施形態を含む。これらの場合において、出力アドレスの平均ハミング距離分離は、入力アドレスの平均ハミング距離よりも大きいので、その結果として、アドレス指定において、耐欠陥性及び耐故障性がより大きくなる。本発明の方法は、ある信号レベルが、その信号レベルクラスを分離する、１つか又は複数の閾値に基づいて、複数の異なる区別可能なクラスのうちの１つに属するものとして分類される、広範囲の異なるタイプのシステムに適用することができる。本発明の方法を適用することができるシステムは、マイクロ流体ベースのシステムを含み、それらシステムは化学‐信号閾値に依存する可能性があり、それら閾値のために、厳密な製造、検出、及び動作には問題がある可能性がある。更なる例は、微小電気機械（「ＭＥＭＳ」）システムと、ナノスケール、マイクロスケール、及びマクロスケールの構成要素を特徴とするハイブリッド電気システムと、量子コンピューティングとを含む。
【０１１０】
説明を目的とするための上述の記載は、本発明の完全な理解を提供するために、特定の専門用語が用いられた。しかしながら、本発明を実施するために特定の詳細内容が必要とされないことは当業者には明らかであろう。本発明の特定の実施形態のこれまでの説明は、例示し且つ説明することの目的ために提示された。それらは、網羅的であることか、又は開示された正確な形態に本発明を制限することを意図していない。明らかに、上記の教示を考慮して、多くの修正及び変形形態が可能である。それら実施形態は、本発明の原理とその実際的な用途とを最もわかりやすく説明して、それにより、当業者が、意図した特定の用途に適するような様々な修正を加えた本発明と様々な実施形態とを最もよく利用できるようにするために示され且つ説明されている。本発明の範囲は、添付の特許請求の範囲及びその等価物によって画定されることが意図される。
【図面の簡単な説明】
【０１１１】
【図１】本発明の一実施形態を表す、ナノスケール／マイクロスケール混在の電子メモリデバイスの上位概略図である。
【図２】ナノスケール／マイクロスケール混在の電子メモリデバイス内におけるナノワイヤクロスバーメモリ素子サブアレイの概略図である。
【図３Ａ】ナノスケール／マイクロスケール混在の電子メモリデバイス内における簡単な、ナノスケール−マイクロスケール間のインターフェースを示す図である。
【図３Ｂ】ナノスケール／マイクロスケール混在の電子メモリデバイス内における簡単な、ナノスケール−マイクロスケール間のインターフェースを示す図である。
【図４Ａ】図３Ａ及び図３Ｂに示されるナノスケール相互接続インターフェース内の内部マイクロエレクトロニクスアドレス信号線に入力された４つの取り得る信号パターンから生じる、水平方向のナノワイヤ上の電圧を示す図である。
【図４Ｂ】図３Ａ及び図３Ｂに示されるナノスケール相互接続インターフェース内の内部マイクロエレクトロニクスアドレス信号線に入力される４つの取り得る信号パターンから生じる、水平方向のナノワイヤ上の電圧を示す図である。
【図４Ｃ】図３Ａ及び図３Ｂに示されるナノスケール相互接続インターフェース内の内部マイクロエレクトロニクスアドレス信号線に入力される４つの取り得る信号パターンから生じる、水平方向のナノワイヤ上の電圧を示す図である。
【図４Ｄ】図３Ａ及び図３Ｂに示されるナノスケール相互接続インターフェース内の内部マイクロエレクトロニクスアドレス信号線に入力される４つの取り得る信号パターンから生じる、水平方向のナノワイヤ上の電圧を示す図である。
【図５】ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じる、ナノワイヤの電圧状態を示す表である。
【図６】故障された整流接続による、図３Ａ〜図４Ｄに関連して上記に説明されたナノスケール相互接続インターフェースを示す図である。
【図７Ａ】図４Ａと同じ図の取り決めで用いられた、アドレス信号線に入力された異なる２ビット信号パターンで生じる、ナノワイヤの電圧状態を示す図である。
【図７Ｂ】図４Ｂと同じ図の取り決めで用いられた、アドレス信号線に入力された異なる２ビット信号パターンで生じる、ナノワイヤの電圧状態を示す図である。
【図７Ｃ】図４Ｃと同じ図の取り決めで用いられた、アドレス信号線に入力された異なる２ビット信号パターンで生じる、ナノワイヤの電圧状態を示す図である。
【図７Ｄ】図４Ｄと同じ図の取り決めで用いられた、アドレス信号線に入力された異なる２ビット信号パターンで生じる、ナノワイヤの電圧状態を示す図である。
【図８】図６〜図７Ｄに示された欠陥のあるナノスケール相互接続インターフェースについての、図５において用いられたのと同じ図の取り決めで用いられた、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表である。
【図９】２つの整流相互接続に欠陥がある、ナノスケール相互接続インターフェースを示す図である。
【図１０】図９に示された欠陥のあるナノスケール相互接続インターフェースについての、図５及び図８において用いられたのと同じ図の取り決めで用いられた、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表である。
【図１１】本発明の一実施形態を表す、図３Ａ〜図４Ｄに示された相互接続インターフェースに類似の変形されたナノスケール相互接続インターフェースを示す図である。
【図１２Ａ】図１１に示される、本発明の一実施形態を表す、ナノスケール相互接続インターフェースのアドレス信号線に対して２ビットアドレスを入力することから生じるナノワイヤ電圧状態を示す図である。
【図１２Ｂ】図１１に示される、本発明の一実施形態を表す、ナノスケール相互接続インターフェースのアドレス信号線に対して２ビットアドレスを入力することから生じるナノワイヤ電圧状態を示す図である。
【図１２Ｃ】図１１に示される、本発明の一実施形態を表す、ナノスケール相互接続インターフェースのアドレス信号線に対して２ビットアドレスを入力することから生じるナノワイヤ電圧状態を示す図である。
【図１２Ｄ】図１１に示される、本発明の一実施形態を表す、ナノスケール相互接続インターフェースのアドレス信号線に対して２ビットアドレスを入力することから生じるナノワイヤ電圧状態を示す図である。
【図１３】図１１〜図１２Ｄに示された欠陥のあるナノスケール相互接続インターフェースについての、図５、図８、及び図１０において用いられたのと同じ図の取り決めで用いられた、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表である。
【図１４】単一の欠陥がある整流接続による、本発明の一実施形態を表す、図１１において示された変形されたナノスケール相互接続インターフェースを示す図である。
【図１５Ａ】アドレス信号線に入力された２ビットアドレスから生じるナノワイヤの電圧状態を示す、図１２Ａに類似の図である。
【図１５Ｂ】アドレス信号線に入力される２ビットアドレスから生じるナノワイヤの電圧状態を示す、図１２Ｂに類似の図である。
【図１５Ｃ】アドレス信号線に入力される２ビットアドレスから生じるナノワイヤの電圧状態を示す、図１２Ｃに類似の図である。
【図１５Ｄ】アドレス信号線に入力される２ビットアドレスから生じるナノワイヤの電圧状態を示す、図１２Ｄに類似の図である。
【図１６】図１４〜図１５Ｄに示された欠陥のある変形されたナノスケール相互接続インターフェースについての、図５、図８、図１０、及び図１３において用いられたのと同じ図の取り決めで用いられた、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表である。
【図１７】２つの欠陥がある整流接続による、最初に図１１において示された、変形されたナノスケール相互接続インターフェースを示す図である。
【図１８】図１７に示された欠陥のある変形されたナノスケール相互接続インターフェースについての、図５、図８、図１０、図１３、及び図１６において用いられたのと同じ図の取り決めで用いられた、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表である。
【図１９】本発明の一実施形態を表す、図１１において示されたのと類似であるが、３つ欠陥がある整流接続による、欠陥がある変形されたナノスケール相互接続インターフェースを示す図である。
【図２０】図１７に示された欠陥のある変形されたナノスケール相互接続インターフェースについての、図５、図８、図１０、図１３、及び図１６において用いられたのと同じ図の取り決めで用いられた、ナノスケール相互接続インターフェースのマイクロエレクトロニクスアドレス信号線に入力されたアドレス信号から生じるナノワイヤの電圧状態を示す表である。
【図２１】複数のマイクロワイヤから１つのナノワイヤへの２つの接続が欠落していることを含む、変形されたナノスケール相互接続インターフェースにおける、ユニークなアドレス指定能力の損失を示す図である。
【図２２】複数のマイクロワイヤから１つのナノワイヤへの２つの接続が欠落していることを含む、変形されたナノスケール相互接続インターフェースにおける、ユニークなアドレス指定能力の損失を示す図である。
【図２３Ａ】図３Ａ〜図２２に関して説明されたナノスケール相互接続インターフェース内の２ビットアドレス及び３ビットアドレスの頑強性を比較する図である。
【図２３Ｂ】図３Ａ〜図２２に関して説明されたナノスケール相互接続インターフェース内の２ビットアドレス及び３ビットアドレスの頑強性を比較する図である。
【図２４Ａ】２ビットの完全に占有されたアドレス空間のアドレス空間トポロジを示す図である。
【図２４Ｂ】３ビットの疎らに占有されたアドレス空間のアドレス空間トポロジを示す図である。
【図２５】本発明の一実施形態を表す、ナノスケール相互接続インターフェースの耐欠陥性と耐故障性とを高めるために、エンコーダ構成要素を介してパリティチェックアドレス信号線を提供するための一般化された技法を示す図である。
【図２６Ａ】本発明の一実施形態を表す、到来するアドレス信号線のセットにパリティチェックアドレス信号線を付加するエンコード回路の派生形態を示す図である。
【図２６Ｂ】本発明の一実施形態を表す、エンコード回路に対応するデマルチプレクサの派生形態を示す図である。
【図２７】補足アドレス信号線を用いない場合、及び異なる数の補足アドレス信号線を指定するために多くの異なる線形ブロック符号を用いる場合の、１６Ｋビットクロスポイントメモリについて欠陥率に対してプロットされた単位面積当たりの正規化された予想されるアドレス指定可能ビット数のグラフである。
【図２８】補足アドレス信号線を用いないナノスケール相互接続インターフェースと、様々な線形ブロック符号を用いて異なる数の補足アドレス信号線を指定するために設計されたナノスケール相互接続インターフェースとのための、ナノワイヤの予想されるアドレス指定可能パーセンテージ対開放接続の確率のグラフである。
【図２９Ａ】本発明の実施形態を表す、以前の図面に示されたデマルチプレクサに類似する、ダイオードベースのデマルチプレクサを示す図である。
【図２９Ｂ】本発明の一実施形態を表す、図２９内に示されたデマルチプレクサに等価の、トランジスタベースのデマルチプレクサを示す図である。
【図１】
2007505436.tif 000022
【図２】
2007505436.tif 000023
【図３Ａ】
2007505436.tif 000024
【図３Ｂ】
2007505436.tif 000025
【図４Ａ】
2007505436.tif 000026
【図４Ｂ】
2007505436.tif 000027
【図４Ｃ】
2007505436.tif 000028
【図４Ｄ】
2007505436.tif 000029
【図５】
2007505436.tif 000030
【図６】
2007505436.tif 000031
【図７Ａ】
2007505436.tif 000032
【図７Ｂ】
2007505436.tif 000033
【図７Ｃ】
2007505436.tif 000034
【図７Ｄ】
2007505436.tif 000035
【図８】
2007505436.tif 000036
【図９】
2007505436.tif 000037
【図１０】
2007505436.tif 000038
【図１１】
2007505436.tif 000039
【図１２Ａ】
2007505436.tif 000040
【図１２Ｂ】
2007505436.tif 000041
【図１２Ｃ】
2007505436.tif 000042
【図１２Ｄ】
2007505436.tif 000043
【図１３】
2007505436.tif 000044
【図１４】
2007505436.tif 000045
【図１５Ａ】
2007505436.tif 000046
【図１５Ｂ】
2007505436.tif 000047
【図１５Ｃ】
2007505436.tif 000048
【図１５Ｄ】
2007505436.tif 000049
【図１６】
2007505436.tif 000050
【図１７】
2007505436.tif 000051
【図１８】
2007505436.tif 000052
【図１９】
2007505436.tif 000053
【図２０】
2007505436.tif 000054
【図２１】
2007505436.tif 000055
【図２２】
2007505436.tif 000056
【図２３Ａ】
2007505436.tif 000057
【図２３Ｂ】
2007505436.tif 000058
【図２４Ａ】
2007505436.tif 000059
【図２４Ｂ】
2007505436.tif 000060
【図２５】
2007505436.tif 000061
【図２６Ａ】
2007505436.tif 000062
【図２６Ｂ】
2007505436.tif 000063
【図２７】
2007505436.tif 000064
【図２８】
2007505436.tif 000065
【図２９Ａ】
2007505436.tif 000066
【図２９Ｂ】
2007505436.tif 000067
【手続補正書】
【提出日】平成18年5月11日(2006.5.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の平均ハミング距離だけ互いに分離されたアドレスを搬送する、第１の数の入力アドレス信号線（１１０６、１１０７）と、
第２の数の符号化アドレス信号線（１１０８〜１１１３）と、
第３の数のナノワイヤ（１１０２〜１１０５）であって、該ナノワイヤのそれぞれが、前記符号化アドレス信号線によって搬送される信号であって、前記入力アドレス信号線上において受信した入力アドレスから導出された該信号を含む、１つか又は複数の符号化アドレスによって、アドレス指定され、その内部のナノワイヤアドレスは、前記第１の平均ハミング距離よりも大きな第２の平均ハミング距離だけ互いに分離されることからなる、第３の数のナノワイヤ
とを備える、ナノスケール相互接続インターフェース（１１００）。
【請求項２】
前記入力アドレス信号線（２６０２）を通じて入力アドレスを受信して、且つ前記符号化アドレス信号線（２６０４、２６０６〜２６１０）に符号化アドレスを出力するエンコーダ（２６００）を更に備える、請求項１に記載のナノスケール相互接続インターフェース。
【請求項３】
前記符号化アドレス（２６２８）は、前記入力アドレスに対応するコードワード（２６２４）から導出され、該入力アドレスのそれぞれと、対応する符号化アドレスとは両方とも、
単一ナノワイヤと、
前記数のナノワイヤのうちの単一サブセット
とのうちの１つをユニークに識別することからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項４】
前記入力アドレス信号線（１１０６、１１０７）の前記第１の数はｋであり、個別の符号化アドレス信号線（１１０８〜１１１３）の前記第２の数はｎであり、ここで、ｎ＝ｋ＋ｒであり、
前記符号化アドレス（２６２８）は、組織線形ブロック誤り制御エンコード技法から導出されたｎビットコードワードであり、該コードワードの各々は、入力アドレスと等価なｋ個のビットと、ｒ個のパリティチェックビットとを有し、前記入力アドレス（２６２４）と前記線形ブロック符号のための生成行列（２６２６）とを乗算することによって生成され、前記符号化アドレスは、１よりも大きな最小ハミング距離によって分離されることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項５】
前記入力アドレス信号線（１１０６、１１０７）の前記第１の数はｋであり、個別の符号化アドレス信号線（１１０８〜１１１３）の前記第２の数はｎであり、ここで、ｎ＞ｋであり、
前記符号化アドレス（２６２８）は、
組み合わせエンコード技法であって、コードワードの各々は、ｎビットコードワード内において値「１」を有する多数のビットｓの選択を表し、該コードワードの数Ｃｓｎは、ナノワイヤの前記数以上であることからなる、組み合わせエンコード技法と、
ランダムエンコード技法であって、コードワードの各々は、ランダムにか又は擬似ランダムに選択されたｎビットコードワードを表し、該コードワードの数は、ナノワイヤの前記数以上であることからなる、ランダムエンコード技法と、
ランダム線形ブロックエンコード技法
とのうちの１つから導出されたｎビットコードワードであることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項６】
前記符号化アドレス（２６２８）は、
ランダムエンコード技法と、
ランダム線形ブロックエンコード技法と、
組み合わせエンコード技法と、
組織線形ブロック符号と、
非組織線形ブロック符号と、
組織非線形ブロック符号と、
非組織非線形ブロック符号と、
第１の平均ハミング距離を有する第１のセットの入力アドレスから、該第１の平均ハミング距離よりも大きな第２の平均ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法と、
第１の最小ハミング距離を有する第１のセットの入力アドレスから、該第１の最小ハミング距離よりも大きな第２の最小ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法
とのうちの１つから導出されたコードワードであることからなる、請求項２に記載のナノスケール相互接続インターフェース。
【請求項７】
選択された前記符号化アドレス信号線（１１０８〜１１１３）が、接合部（１１１４）を通じて、前記数のナノワイヤ（１１０２〜１１０５）から選択された１つか又は複数のナノワイヤを電気的に制御し、前記接合部の位置は、符号化アドレスに対応し、前記選択された符号化アドレス信号線は、
１つか又は複数のダイオード接合と、
１つか又は複数の抵抗器接合と、
１つか又は複数のトランジスタ接合と、
１つか又は複数の半導体ナノワイヤの複数のゲート制御
とのうちの１つを通じて、１つか又は複数のナノワイヤを電気的に制御することからなる、請求項１に記載のナノスケール相互接続インターフェース。
【請求項８】
前記符号化アドレス（２６２８）は、前記符号化アドレス信号線内において、
電圧と、
電流と、
少なくとも２つの区別可能な状態を有することが可能な物理特性
とのうちの１つによって表されることからなる、請求項１に記載のナノスケール相互接続インターフェース。
【請求項９】
多数の入力アドレス信号線（１１０６、１１０７）を、多数のナノワイヤ（１１０２〜１１０５）に相互接続するための方法であって、
各ナノワイヤに、１つか又は複数の符号化アドレス（２６２８）を割り当て、
多数の個別の符号化アドレス信号線（１１０８〜１１１３）を含むナノスケール相互接続インターフェースを提供する
ことを含み、
前記多数の個別の符号化アドレス信号線は、前記多数のナノワイヤと相互接続され、該ナノワイヤの各々は、該ナノワイヤに割り当てられた前記１つか又は複数の符号化アドレスによってアドレス指定され、該符号化アドレスの各々は、前記符号化アドレス信号線によって搬送される信号であって、
ランダムエンコード技法と、
ランダム線形ブロックエンコード技法と、
組み合わせエンコード技法と、
組織線形ブロック符号と、
非組織線形ブロック符号と、
組織非線形ブロック符号と、
非組織非線形ブロック符号と、
第１の平均ハミング距離を有する第１のセットの入力アドレスから、該第１の平均ハミング距離よりも大きな第２の平均ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法と、
第１の最小ハミング距離を有する第１のセットの入力アドレスから、該第１の最小ハミング距離よりも大きな第２の最小ハミング距離を有する第２のセットの符号化アドレスを生成する、エンコード技法
とのうちの１つによって、前記入力アドレス信号線上において受信した入力アドレスから導出された該信号を、含むことからなる、方法。
【請求項１０】
前記入力アドレス（２６２４）に対応するコードワードから前記符号化アドレス（２６２８）を導出することを更に含み、該入力アドレスの各々と、対応する符号化アドレスとは両方とも、
単一ナノワイヤと、
前記多数のナノワイヤのうちの単一のユニークなサブセットと、
前記多数のナノワイヤのうちの重複するサブセット
とのうちの１つをユニークに識別することからなる、請求項９に記載の方法。
【国際調査報告】
2007505436.tif 000068
2007505436.tif 000069