(57)【要約】  一実施形態においては、基板上にシリコン膜又はシリコンゲルマニウム膜を堆積させる方法であって、プロセスチャンバ内に基板を配置するステップと、基板表面を約６００℃〜９００℃の範囲の温度に、プロセスチャンバ内の圧力を約１３Ｐａ（０.１トール）〜約２７ｋＰａ（２００トール）の範囲に維持しつつ、加熱するステップと、を含む前記が提供される。堆積ガスは、プロセスチャンバに供給され、ＳｉＨ４、任意のゲルマニウム源ガス、エッチング剤、キャリヤガス、任意に少なくとも１つのドーパントガスを含んでいる。シリコン膜又はシリコンゲルマニウム膜は、基板上に選択的且つエピタキシャル的に成長する。一実施形態は、シリコン含有膜とキャリヤガスとして不活性ガスを堆積させる方法を含んでいる。方法は、また、選択的シリコンゲルマニウムエピタキシャル膜を用いる電子デバイスの製造を含んでいる。【選択図】  図２Ｃ
2007514294.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコンゲルマニウム膜を堆積させる方法であって、
該基板をプロセスチャンバ内に配置するステップと、
該基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、
圧力を約０.１トール〜約２００トールの範囲に維持するステップと、
ＳｉＨ４、ＧｅＨ４、ＨＣｌ、キャリヤガス、少なくとも１つのドーパントガスを含む堆積ガスを供給するステップと、
該シリコンゲルマニウム膜を該基板上にエピタキシャル的に堆積させるステップと、
を含む、前記方法。
【請求項２】
該少なくとも１つのドーパントガスが、ＢＨ３、Ｂ２Ｈ６、Ｂ３Ｈ８、Ｍｅ３Ｂ、Ｅｔ３Ｂ、それらの複合物及びそれらの誘導体又はそれらの組合わせからなる群より選ばれるホウ素含有化合物である、請求項１記載の方法。
【請求項３】
該シリコンゲルマニウム膜が、約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３の範囲のホウ素濃度で堆積する、請求項２記載の方法。
【請求項４】
該少なくとも１つのドーパントガスが、ヒ素含有化合物又はリン含有化合物を含んでいる、請求項１記載の方法。
【請求項５】
該キャリヤガスが、Ｈ２、Ａｒ、Ｎ２、Ｈｅ又はそれらの組合わせからなる群より選ばれる、請求項１記載の方法。
【請求項６】
該堆積ガスが、更に、炭素源、Ｃｌ２ＳｉＨ２又はそれらの組合わせからなる群より選ばれる１種を含んでいる、請求項５記載の方法。
【請求項７】
該温度が、約６００℃〜約７５０℃の範囲にある、請求項６記載の方法。
【請求項８】
該シリコンゲルマニウム膜が、約１００オングストローム〜約３,０００オングストロームの範囲の厚さに成長する、請求項７記載の方法。
【請求項９】
該シリコンゲルマニウム膜が、ＣＭＯＳ、バイポーラ又はＢｉＣＭＯＳ用途に用いられる電子デバイス内で堆積する、請求項８記載の方法。
【請求項１０】
製造ステップが、コンタクトプラグ、ソース/ドレイン伸長部、高ソース/ドレイン及びバイポーラトランジスタからなる群より選ばれる、請求項９記載の方法。
【請求項１１】
該シリコンゲルマニウム膜が第１厚さに堆積し、その中でＳｉＨ４がＣｌ２ＳｉＨ２で置き換えられ、第２シリコンゲルマニウム膜が該シリコンゲルマニウム膜上に第２厚さに堆積する、請求項１記載の方法。
【請求項１２】
シリコン含有膜が、該シリコンゲルマニウム膜の前に該基板上に堆積する、請求項１記載の方法。
【請求項１３】
該シリコン含有膜が、Ｃｌ２ＳｉＨ２を含むプロセスガスから堆積される、請求項１２記載の方法。
【請求項１４】
基板上にシリコンゲルマニウム膜を成長させるための選択的エピタキシャル方法であって、
該基板をプロセスチャンバ内に約０.１トール〜約２００トールの範囲の圧力で配置するステップと、
該基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、
ＳｉＨ４、ゲルマニウム源、エッチング源、キャリヤガス、少なくとも１つのドーパントガスを含む堆積ガスを供給するステップと、
約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３の範囲のドーパント濃度で該シリコンゲルマニウム膜を選択的に成長させるステップと、
を含む、前記方法。
【請求項１５】
該ゲルマニウム源が、ＧｅＨ４、Ｇｅ２Ｈ６、Ｇｅ３Ｈ８、Ｇｅ４Ｈ１０、それらの誘導体又はそれらの組合わせからなる群より選ばれる、請求項１４記載の方法。
【請求項１６】
該キャリヤガスが、Ｈ２、Ａｒ、Ｎ２、Ｈｅ又はそれらの組合わせからなる群より選ばれる、請求項１５記載の方法。
【請求項１７】
該温度が、約６００℃〜約７５０℃の範囲にある、請求項１６記載の方法。
【請求項１８】
該エッチング剤源が、ＨＣｌ、ＳｉＣｌ４、ＣＣｌ４、Ｈ２ＣＣｌ２、Ｃｌ２、それらの誘導体又はそれらの組合わせからなる群より選ばれる、請求項１７記載の方法。
【請求項１９】
該少なくとも１つのドーパントガスが、ＢＨ３、Ｂ２Ｈ６、Ｂ３Ｈ８、Ｍｅ３Ｂ、Ｅｔ３Ｂ、それらの複合物、及びそれらの誘導体又はそれらの組合わせからなる群より選ばれるホウ素含有化合物である、請求項１４記載の方法。
【請求項２０】
該少なくとも１つのドーパントガスが、ヒ素含有化合物又はリン含有化合物からなる群より選ばれる、請求項１４記載の方法。
【請求項２１】
該堆積ガスが、更に、炭素源、Ｃｌ２ＳｉＨ２又はそれらの組合わせからなる群より選ばれる１種を含んでいる、請求項１４記載の方法。
【請求項２２】
該シリコンゲルマニウム膜が、約１００オングストローム〜約３,０００オングストロームの範囲の厚さに成長する、請求項１７記載の方法。
【請求項２３】
該シリコンゲルマニウム膜が、ＣＭＯＳ、バイポーラ又はＢｉＣＭＯＳ用途に用いられる電子デバイス内で堆積する、請求項２２記載の方法。
【請求項２４】
製造ステップが、コンタクトプラグ、ソース/ドレイン伸長部、高ソース/ドレイン又はバイポーラトランジスタからなる群より選ばれる、請求項２３記載の方法。
【請求項２５】
該シリコンゲルマニウム膜が第１厚さに成長し、その中でＳｉＨ４がＣｌ２ＳｉＨ２で置き換えられ、第２シリコンゲルマニウム膜が該シリコンゲルマニウム膜上に第２厚さに堆積する、請求項１４記載の方法。
【請求項２６】
シリコン含有膜が、該シリコンゲルマニウム膜の前に該基板上に堆積する、請求項１４記載の方法。
【請求項２７】
該シリコン含有膜が、Ｃｌ２ＳｉＨ２を含むプロセスガスから堆積される、請求項２６記載の方法。
【請求項２８】
基板上にシリコン含有膜を成長させるための選択的エピタキシャル方法であって、
該基板をプロセスチャンバ内に約０.１トール〜約２００トールの範囲の圧力で配置するステップと、
該基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、
ＳｉＨ４、ＨＣｌ、キャリヤガスを含む堆積ガスを供給するステップと、
該シリコン含有膜を約５０オングストローム/分〜約６００オングストローム/分の速度で成長させるステップと、
を含む、前記方法。
【請求項２９】
該堆積ガスが、更に、少なくとも１つのドーパントガスを含んでいる、請求項２８記載の方法。
【請求項３０】
該少なくとも１つのドーパントガスが、ＢＨ３、Ｂ２Ｈ６、Ｂ３Ｈ８、Ｍｅ３Ｂ、Ｅｔ３Ｂ、それらの複合物、及びそれらの誘導体又はそれらの組合わせからなる群より選ばれるホウ素含有化合物である、請求項２９記載の方法。
【請求項３１】
該シリコン含有膜が、約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３の範囲のホウ素濃度で堆積する、請求項３０記載の方法。
【請求項３２】
該少なくとも１つのドーパントガスが、ヒ素含有化合物又はリン含有化合物を含んでいる、請求項２８記載の方法。
【請求項３３】
該キャリヤガスが、Ｈ２、Ａｒ、Ｎ２、Ｈｅ又はそれらの組合わせからなる群より選ばれる、請求項２８記載の方法。
【請求項３４】
該温度が約６５０℃〜約８００℃の範囲にある、請求項３３記載の方法。
【請求項３５】
該堆積ガスが、更に、炭素源、Ｃｌ２ＳｉＨ２又はそれらの組合わせからなる群より選ばれる１種を含んでいる、請求項２８記載の方法。
【請求項３６】
該シリコン含有膜が、ＣＭＯＳ、バイポーラ又はＢｉＣＭＯＳ用途に用いられる電子デバイス内で堆積する、請求項２８記載の方法。
【請求項３７】
製造ステップが、コンタクトプラグ、ソース/ドレイン伸長部、高ソース/ドレイン及びバイポーラトランジスタからなる群より選ばれる、請求項３６記載の方法。
【請求項３８】
該シリコン含有膜が第１厚さに成長し、その中でＳｉＨ４がＣｌ２ＳｉＨ２で置き換えられ、第２シリコン含有膜が該シリコン含有膜上に第２厚さに堆積する、請求項２８記載の方法。
【請求項３９】
第２シリコン含有膜が、該シリコンゲルマニウム膜の前に該基板上に堆積する、請求項２８記載の方法。
【請求項４０】
該シリコン含有膜が、Ｃｌ２ＳｉＨ２を含むプロセスガスから堆積される、請求項３９記載の方法。
【請求項４１】
基板上にシリコン含有膜を成長させるための選択的エピタキシャル方法であって、
該基板をプロセスチャンバ内に約０.１トール〜約２００トールの範囲の圧力で配置させるステップと、
該基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、
Ｃｌ２ＳｉＨ２、ＨＣｌ、キャリヤガスを含む堆積ガスを供給するステップと、
該基板上にシリコン含有層を堆積させるステップと、
ＳｉＨ４と、ＨＣｌと、第２キャリヤガスとを含む第２堆積ガスを供給するステップと、
該シリコン含有層上に第２シリコン含有層を堆積させるステップと、
を含む、前記方法。
【請求項４２】
基板上にシリコン含有膜を堆積させる方法であって、
該基板をプロセスチャンバ内に配置させるステップと、
該基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、
約０.１トール〜約２００トールの範囲の圧力を維持するステップと、
ＳｉＨ４、ゲルマニウム源、ＨＣｌ、少なくとも１つのドーパントガス、Ｎ２、Ａｒ、Ｈｅ及びそれらの組合わせからなる群より選ばれるキャリヤガスを含む堆積ガスを供給するステップと、
該基板上にエピタキシャル的に該シリコン含有膜を選択的に堆積させるステップと、
を含む、前記方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的には、半導体製造プロセスとデバイスの分野、特に、半導体デバイスを形成するシリコン含有膜を堆積させる方法に関する。
【０００２】
関連技術の説明
[0002]より小さなトランジスタが製造されるにつれて、極端に浅いソース/ドレイン接合が製造の意欲をかりたてている。国際半導体技術ロードマップ（ＩＴＲＳ）によると、１００ｎｍ未満のＣＭＯＳ（相補型金属酸化物半導体）デバイスの場合、接合の深さは３０ｎｍ未満であることが必要とされる。接合の深さが１０ｎｍに近づくにつれて、注入やアニールによる従来のドーピングが効果的でなくなる。注入によるドーピングは、ドーパントを活性化させるためにポストアニールプロセスを必要とし、ポストアニールが層へのドーパント拡散を増強させる。
【０００３】
[0003]近年、大量にドープされた（約＞１０１９原子/ｃｍ３）選択的ＳｉＧｅエピタキシーが、高ソース/ドレイン特徴部やソース/ドレイン伸長特徴部の形成の間に堆積されるのに有用な材料になった。ソース/ドレイン伸長特徴部は、凹部のソース/ドレイン特徴部を作るためにシリコンをエッチングし、続いてエッチングされた表面を選択的に成長したＳｉＧｅエピレイヤで充填することによって製造される。選択的エピタキシーが、インサイチュドーピングでほぼ完全なドーパントの活性化を可能にするので、ポストアニールプロセスが省略される。それ故、接合の深さは、シリコンエッチングと選択的エピタキシーによって正確に画成され得る。一方、極端に浅いソース/ドレイン接合は、必然的にシリーズ抵抗が高くなる。また、シリサイド形成の間の接合部の消費によって、シリーズ抵抗が更に増大する。接合部の消費を相殺するために、高ソース/ドレインは接合部でエピタキシャル的に且つ選択的に成長する。
【０００４】
[0004]選択的Ｓｉエピタキシャル堆積と選択的ＳｉＧｅエピタキシャル堆積は、誘電領域に成長しないシリコンの堀上でエピレイヤの成長を可能にする。選択的エピタキシーは、半導体装置内で、例えば、高ソース/ドレイン、ソース/ドレイン伸長部、コンタクトプラグ、バイポーラデバイスの基層堆積内に用いることができる。一般的には、選択的エピタキシープロセスは、シリコン上と誘電体表面上で相対的に異なる反応速度で同時に起こる２つの反応、堆積とエッチングを含む。選択的プロセスウィンドウは、エッチングガス（例えば、ＨＣｌ）の濃度を変えることによって、結果として、シリコンの表面上だけに堆積する。選択的なエピタキシー堆積を行うための普通のプロセスは、ジクロロシラン（ＳｉＨ２Ｃｌ２）をシリコン源として、ゲルマン（ＧｅＨ４）をゲルマニウム源として、堆積の間、ＨＣｌを選択的に供給するエッチング剤として、水素（Ｈ２）をキャリヤガスとして用いることである。
【０００５】
[0005]ＳｉＧｅエピタキシャル堆積は、小さな容量に適しているが、ドーパントがＨＣｌと反応するので、この方法はドープされたＳｉＧｅを容易に調製しない。大量にホウ素がドープされた（例えば、５×１０１８ｃｍ‐３を超える）選択的ＳｉＧｅエピタキシーのプロセス開発は、ホウ素ドーピングが選択的堆積に対するプロセスウィンドウを狭くすることから非常に複雑な仕事である。一般に、より高いホウ素濃度（例えば、Ｂ２Ｈ６）が堆積ガスフローに加えられる場合、誘電領域上で堆積膜の成長速度の増加による選択性を達成するために、より高いＨＣｌ濃度が必要である。おそらくＢ‐Ｃｌ結合はＧｅ‐Ｃｌ結合やＳｉ‐Ｃｌ結合よりも強いことから、この高ＨＣｌ流量によって、エピレイヤにおけるホウ素の取り込みが減少する。
【０００６】
[0006]それ故、ドーパント濃度が強化されたシリコンやシリコン化合物を選択的且つエピタキシャル的に堆積させるための方法が求められている。更に、その方法は、堆積した材料のより高い成長を維持しなければならない。また、その方法は、エッチング剤の流量に関連したシリコン化合物におけるゲルマニウム濃度とホウ素濃度に依存してはならない。
【発明の概要】
【０００７】
[0007]一実施形態においては、基板をプロセスチャンバ内に配置させるステップと圧力を約０.１トール〜約２００トールの範囲に維持しながら、基板の表面を約５００℃〜約９００℃の範囲の温度に加熱するステップとを含むシリコンゲルマニウム膜を基板上に堆積させる方法が提供される。堆積ガスは、プロセスチャンバに供給され、ＳｉＨ４、ＧｅＨ４、ＨＣｌ、キャリヤガス、少なくとも１つのドーパントガス、例えば、ジボラン、アルシン又はホスフィンを含んでいる。ドープされたシリコンゲルマニウム膜は、基板上にエピタキシャル的に成長する。
【０００８】
[0008]他の実施形態においては、基板をプロセスチャンバ内に約０.１トール〜約２００トールの範囲の圧力で配置させるステップと基板の表面を約５００℃〜約９００℃の範囲の温度に加熱するステップとを含むドープされたシリコンゲルマニウム膜を基板上で成長させるための選択的エピタキシャル方法が提供される。堆積ガスは、プロセスチャンバに供給され、ＳｉＨ４、ゲルマニウム源、エッチング剤源、キャリヤガス、少なくとも１つのドーパントガスを含んでいる。シリコンゲルマニウム膜は成長し、約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３の範囲のドーパント濃度を有する。
【０００９】
[0009]他の実施形態においては、基板をプロセスチャンバ内に約０.１トール〜約２００トールの範囲の圧力で配置させるステップと基板の表面を約５００℃〜約９００℃の範囲の温度に加熱するステップとを含むシリコン含有膜を基板上に成長させるための選択的エピタキシャル方法が提供される。堆積ガスは、プロセスチャンバに供給され、ＳｉＨ４、ＨＣｌ、キャリヤガスを含んでいる。シリコン含有膜は約５０オングストローム/分〜約６００オングストローム/分の速度で成長する。
【００１０】
[0010]他の実施形態においては、基板をプロセスチャンバ内に約０.１トール〜約２００トールの範囲の圧力で配置させるステップと、基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、Ｃｌ２ＳｉＨ２、ＨＣｌ、キャリヤガスを含む堆積ガスを供給するステップと、シリコン含有層を基板上に堆積させるステップとを含む、シリコン含有膜を基板上に成長させるための選択的エピタキシャル方法が提供される。その方法は、更に、ＳｉＨ４、ＨＣｌ、第２キャリヤガスを含む第２堆積ガスを供給するステップとシリコン含有層上に第２シリコン含有層を堆積させるステップとを含んでいる。
【００１１】
[0011]他の実施形態においては、プロセスチャンバ内に基板を置くステップと、基板を約５００℃〜約９００℃の範囲の温度に加熱するステップと、圧力を約０.１トール〜約２００トールまでの範囲に維持するステップとを含む、シリコン含有膜を基板上に選択的に堆積させる方法が提供される。その方法は、更に、ＳｉＨ４、ゲルマニウム源、ＨＣｌ、少なくとも１つのドーパントガス、Ｎ２、Ａｒ、Ｈｅ及びそれらの組合わせからなる群より選ばれたキャリヤガスを含有する堆積ガスを供給するステップと、シリコン含有膜を基板上にエピタキシャル的に堆積させるステップとを含んでいる。
【００１２】
[0012]本発明の上記特徴が詳細に理解することができるように、上で簡単に纏めた本発明のより具体的な説明は実施形態によって参照することができ、その一部が添付の図面で説明されている。しかしながら、添付の図面は、本発明の典型的な実施形態だけを示しており、それ故、本発明の範囲の制限とみなされるべきでなく、本発明は、他の同等に有効な実施形態を許容することができる。
【好適実施形態の詳細な説明】
【００１３】
[0015]本発明は、様々なデバイス構造の製造の間、シリコン含有化合物をエピタキシャル的に堆積させる方法を提供する。一実施形態においては、本方法は、シリコン化合物の堆積の間、シリコン前駆物質シラン（ＳｉＨ４）を用いる。過去の技術ではたいてい、選択的堆積のためにジクロロシランのような塩素含有前駆物質を用いられたが、本発明の実施形態では前駆物質としてシランの利用が教示される。シランの使用は、ジクロロシランの使用よりも速くシリコン含有膜を堆積させることがわかった。また、シランの使用は、膜の間のドーパント濃度に対する、より高度な制御と堆積速度の増加を与える。
【００１４】
[0016]一実施形態には、選択的エピタキシャルシリコン化合物の膜を成長させるプロセスが開示される。選択的なシリコン含有膜の成長は、一般的には、基板又は表面が、１つ以上の材料、例えば、曝された単結晶シリコンの表面積や誘電材料で覆われた特徴部、例えば、酸化物膜又は窒化物膜を含む場合に行われる。通常、これらの特徴部は誘電材料であり、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、窒化タンタルを含むことができる。結晶シリコンの表面に対する選択的なエピタキシャル成長は、一般的にはその特徴部がむき出しのままになっている間に、エッチング剤（例えば、ＨＣｌ）の利用で達成される。エッチング剤は、エッチング剤が結晶シリコン成長を基板から除去するよりも速く、アモルファスシリコン又は多結晶シリコン成長を特徴部から除去するので、選択的エピタキシャル成長が達成される。
【００１５】
[0017]キャリヤガスは、プロセス全体に用いられ、Ｈ２、Ａｒ、Ｎ２、Ｈｅ、それらの組合わせを含んでいる。一例においては、Ｈ２がキャリヤガスとして用いられる。他の例においては、Ｎ２がキャリヤガスとして用いられる。一実施形態においては、エピタキシャル堆積プロセスの間、キャリヤガスは、Ｈ２又は原子の水素を実質的に含まない。しかしながら、キャリヤガスとして相対的に不活性なガス、例えば、Ｎ２、Ａｒ、Ｈｅ、それらの組合わせを用いることができる。キャリヤガスは、プロセスの一実施形態の間、様々な割合で組合わせることができる。
【００１６】
[0018]一実施形態においては、キャリヤガスは、シリコン化合物膜上に利用できる部位を維持するために、Ｎ２及び/又はＡｒを含んでいる。Ｈ２の存在量がキャリヤガスとして用いられる場合、シリコン化合物の表面上の水素の存在は、Ｓｉ又はＳｉＧｅが成長するために利用できる部位（即ち、不動態化）の数を制限する。結果として、不動態化表面が、一定温度、特に低い温度（例えば、＜６５０℃）における成長速度を制限する。それ故、低い温度でのプロセスの間、Ｎ２及び/又はＡｒのキャリヤガスを用いることができ、成長速度を犠牲にすることなく熱量を減少させることができる。
【００１７】
[0019]本発明の一実施形態においては、シリコン化合物膜は、Ｓｉ膜としてエピタキシャル的に成長する。半導体特徴部を含む基板（例えば、３００ｍｍＯＤ）をプロセスチャンバ内に配置する。この堆積技術の間、シリコン前駆物質（例えば、シラン）がキャリヤガス（例えば、Ｈ２及び/又はＮ２）とエッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。シランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トール、好ましくは約１５トールの圧力に維持される。基板は、約５００℃〜約１,０００℃、好ましくは約６００℃〜約９００℃、例えば６００℃〜７５０℃、又は、他の例においては、６５０℃〜８００℃の範囲の温度に維持される。試薬の混合物は、熱的に反応させるとともに結晶シリコンをエピタキシャル的に堆積させことを促進させる。ＨＣｌは、堆積したあらゆるアモルファスシリコン又は多結晶シリコンを基板の表面上の誘電特徴部からエッチングする。そのプロセスは、約１００オングストローム〜約３,０００オングストロームの範囲の厚さを持つ堆積したシリコン化合物を形成するために行われ、約５０オングストローム/分〜約６００オングストローム/分、好ましくは約１５０オングストローム/分の堆積速度を有する。一実施形態においては、シリコン化合物は５００オングストロームを超える厚さ、例えば、１,０００オングストローム以上の厚さを有する。
【００１８】
[0020]エッチング剤は、堆積したシリコン化合物を含まないようにデバイス上の様々な領域を維持する。実施形態全体で選択的堆積プロセスの間、有効なエッチング剤は、ＨＣｌ、ＨＦ、Ｆ２、ＮＦ、ＸｅＦ２、ＨＢｒ、Ｓｉ２Ｃｌ８、ＳｉＣｌ４、Ｃｌ２ＳｉＨ２、ＣＣｌ４、Ｃｌ２、それらの組合わせを含んでいる。シリコン化合物を堆積させるのに有効な他のシリコン前駆物質は、シランのほかに、高級シランやオルガノシランを含んでいる。高級シランは、実験式ＳｉｘＨ（２ｘ＋２）を有する化合物、例えば、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、テトラシラン（Ｓｉ４Ｈ１０）、それらの誘導体、それらの組合わせを含んでいる。オルガノシランは、実験式ＲｙＳｉｘＨ（２ｘ＋２−ｙ）を有する化合物（式中、Ｒはメチル、エチル、プロピル、ブチル又は他のアルキル）、例えば、メチルシラン（（ＣＨ３)ＳｉＨ３）、ジメチルシラン（（ＣＨ３)２ＳｉＨ２）、エチルシラン（（ＣＨ３ＣＨ２)ＳｉＨ３）、メチルジシラン（（ＣＨ３)Ｓｉ２Ｈ５）、ジメチルジシラン（（ＣＨ３)２Ｓｉ２Ｈ４）、ヘキサメチルジシラン（（ＣＨ３)６Ｓｉ２）、それらの誘導体、それらの組合わせである。オルガノシラン化合物は、本発明の実施形態の間、堆積したシリコン化合物に炭素を組み込むのに好都合なシリコン源と炭素源であることがわかった。
【００１９】
[0021]本発明の他の実施形態においては、シリコン化合物膜はＳｉＧｅ膜としてエピタキシャル的に成長する。半導体特徴部を含む基板（例えば、３００ｍｍＯＤ）はプロセスチャンバ内に配置される。この堆積技術の間、シリコン前駆物質（例えば、シラン）はキャリヤガス（例えば、Ｈ２及び/又はＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、エッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。シランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。ゲルマニウム源の流量は約０.１ｓｃｃｍ〜約１０ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トール、好ましくは約１５トールの圧力に維持される。基板は、約５００℃〜約１,０００℃、好ましくは約７００℃〜約９００℃の範囲の温度に維持される。試薬混合物は、熱的に反応させるとともにシリコン化合物、即ち、シリコンゲルマニウム膜をエピタキシャル的に堆積させる。ＨＣｌは、堆積したあらゆるアモルファスＳｉＧｅ化合物を基板の表面上の誘電特徴部からエッチングする。そのプロセスは、堆積したＳｉＧｅ化合物を約１００オングストローム〜約３,０００オングストロームの範囲の厚さで形成するために行われ、約５０オングストローム/分〜約３００オングストローム/分、好ましくは約１５０オングストローム/分の堆積速度を有する。ＳｉＧｅ化合物のゲルマニウム濃度は約１原子パーセント〜約３０原子パーセントの範囲にあり、好ましくは約２０原子パーセントである。
【００２０】
[0022]ゲルマン（ＧｅＨ４）のほかに、他のゲルマニウム源又は前駆物質は、シリコン化合物を堆積させるために、高級ゲルマンやオルガノゲルマンが含まれる。本発明の様々な実施形態の間、高級ゲルマンは、実験式ＧｅｘＨ(２ｘ＋２）を有する化合物、例えば、ジゲルマン（Ｇｅ２Ｈ６）、トリゲルマン（Ｇｅ３Ｈ８）、テトラゲルマン（Ｇｅ４Ｈ１０）、それらの誘導体、それらの組合わせを含んでいる。オルガノゲルマンは、実験式ＲｙＧｅｘＨ（２ｘ＋２−ｙ）を有する化合物（式中、Ｒ＝メチル、エチル、プロピル、ブチル又は他のアルキルで、例えば、メチルゲルマン（（ＣＨ３)ＧｅＨ３）、ジメチルゲルマン（（ＣＨ３)２ＧｅＨ２）、エチルゲルマン（（ＣＨ３ＣＨ２)ＧｅＨ３）、メチルジゲルマン（（ＣＨ３)Ｇｅ２Ｈ５）、ジメチルジゲルマン（（ＣＨ３)２Ｇｅ２Ｈ４）とヘキサメチルジゲルマン（（ＣＨ３)６Ｇｅ２）を含んでいる。本発明の様々な実施形態の間に、ゲルマンとオルガノゲルマン化合物は、堆積したシリコン化合物、即ち、ＳｉＧｅやＳｉＧｅＣ化合物にゲルマニウムと炭素を取り込むためのゲルマニウム源と炭素源であることがわかった。
【００２１】
[0023]本発明の一実施形態においては、シリコン化合物膜は、ドープされたＳｉ膜としてエピタキシャル的に成長する。半導体特徴部を含む基板（例えば、３００ｍｍＯＤ）はプロセスチャンバ内に配置される。この堆積技術の間、シリコン前駆物質（例えば、シラン）はキャリヤガス（例えば、Ｈ２及び/又はＮ２）、ドーパント（例えば、Ｂ２Ｈ６）、エッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。シランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。ドーパントの流量は約０.０１ｓｃｃｍ〜約３ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トール、好ましくは約１５トールの圧力に維持される。基板は、約５００℃〜約１,０００℃、好ましくは約７００℃〜約９００℃の範囲の温度に保持される。試薬の混合物は、熱的に反応させるとともにドープされたシリコン膜をエピタキシャル的に堆積させる。ＨＣｌは、堆積したアモルファスシリコン又は多結晶シリコンを基板の表面上の誘電特徴部からエッチングする。そのプロセスは、ドープされたシリコン化合物を約１００オングストローム〜約３,０００オングストロームの範囲の厚さで堆積させ、約５０オングストローム/分〜約６００オングストローム/分、好ましくは約１５０オングストローム/分の堆積速度を有する。
【００２２】
[0024]ドーパントは、電子デバイスに必要とされる制御され所望される経路において方向性電子流のような様々な導電性を持つ堆積したシリコン化合物を与える。シリコン化合物の膜は、所望される毒性を得るために特定のドーパントでドープされる。一実施形態においては、シリコン化合物は、シリコン前駆物質と共に流れるジボランによって、ドープされたｐ型材料として堆積する。堆積したシリコン化合物のホウ素濃度は、約１０１５原子/ｃｍ３〜約１０２１原子/ｃｍ３の範囲にある。一例においては、ｐ型ドーパントは少なくとも５×１０１９原子/ｃｍ３の濃度を有する。他の例においては、ｐ型ドーパントは、約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３の範囲にある。他の例においては、シリコン化合物は、約１０１５原子/ｃｍ３〜約１０２１原子/ｃｍ３の範囲の濃度にｎ型に、例えば、リン及び/又はヒ素でドープされる。
【００２３】
[0025]ジボランのほかに、ドーパントを含む他のホウ素としては、ボラン、オルガノボランが含まれる。ボランは、ボラン、ジボラン、トリボラン、テトラボラン、ペンタボランを含み、アルキルボランは、実験式ＲｘＢＨ（３−ｘ）(式中、Ｒ＝メチル、エチル、プロピル又はブチル、ｘ＝０、１、２又は３)を有する化合物を含む。アルキルボランは、トリメチルボラン（（ＣＨ３)３Ｂ）、ジメチルボラン（（ＣＨ３)２ＢＨ）、トリエチルボラン（（ＣＨ３ＣＨ２)３Ｂ）、ジエチルボラン（（ＣＨ３ＣＨ２)２ＢＨ）、それらの誘導体を含んでいる。ドーパントは、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）、アルキルホスフィン、例えば、実験式ＲｘＰＨ（３−ｘ）（式中、Ｒ＝メチル、エチル、プロピル又はブチル、ｘ＝０、１、２又は３）を有するものを含んでいる。アルキルホスフィンは、トリメチルホスフィン（（ＣＨ３)３Ｐ）、ジメチルホスフィン（（ＣＨ３)２ＰＨ）、トリエチルホスフィン（（ＣＨ３ＣＨ２)３Ｐ）、ジエチルホスフィン（（ＣＨ３ＣＨ２)２ＰＨ）を含んでいる。
【００２４】
[0026]本発明の他の実施形態においては、シリコン化合物膜は、ドープされたＳｉＧｅ膜を生成するためにエピタキシャル的に成長する。半導体特徴部を含む基板（例えば、３００ｍｍＯＤ）はプロセスチャンバ内に配置される。この堆積技術の間、シリコン前駆物質（例えば、シラン）はキャリヤガス（例えば、Ｈ２及び/又はＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、ドーパント（例えば、Ｂ２Ｈ６）、エッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。シランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。ゲルマニウム源の流量は約０.１ｓｃｃｍ〜約１０ｓｃｃｍである。ドーパントの流量は約０.０１ｓｃｃｍ〜約３ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トール、好ましくは約１５トールの圧力に維持される。基板は、約５００℃〜約１,０００℃、好ましくは約７００℃〜約９００℃の範囲の温度に維持される。試薬混合物は、熱的に反応させるとともにシリコン化合物、即ち、シリコンゲルマニウム膜をエピタキシャル的に堆積させる。ＨＣｌは、堆積したアモルファスＳｉＧｅを基板の表面上の特徴部からエッチングする。そのプロセスは、ドープされたＳｉＧｅ化合物を約１００オングストローム〜約３,０００オングストロームの範囲の厚さで形成するように行われ、約５０オングストローム/分〜約６００オングストローム/分、好ましくは約１５０オングストローム/分の堆積速度を有する。ＳｉＧｅ化合物のゲルマニウム濃度は、約１原子パーセントから約３０原子パーセントまでの範囲にあり、好ましくは約２０原子パーセントである。ＳｉＧｅ化合物のホウ素濃度は約１×１０２０原子/ｃｍ３〜約２×１０２１原子/ｃｍ３の範囲にあり、好ましくは約２×１０２０原子/ｃｍ３である。
【００２５】
[0027]本発明の他の実施形態においては、シリコン化合物膜は、ＳｉＧｅＣ膜としてエピタキシャル的に成長する。半導体特徴部を含む基板（例えば、３００ｍｍＯＤ）はプロセスチャンバ内に配置される。この堆積技術の間、シリコン前駆物質（例えば、シラン）はキャリヤガス（例えば、Ｈ２及び/又はＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、炭素源（例えば、ＣＨ３ＳｉＨ３）、エッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。シランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。ゲルマニウム源の流量は約０.１ｓｃｃｍ〜約１０ｓｃｃｍである。炭素源の流量は約０.１ｓｃｃｍ〜約５０ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トールの圧力、好ましくは約１５トールに維持される。基板は、約５００℃〜約１,０００℃、好ましくは約５００℃〜約７００℃の範囲の温度に維持される。試薬混合物は、熱的に反応させるとともにシリコン化合物、即ち、シリコンゲルマニウム炭素膜をエピタキシャル的に堆積させる。ＨＣｌは、堆積したアモルファス又は多結晶ＳｉＧｅＣ化合物を基板の表面上の誘電特徴部からエッチングする。そのプロセスは、ＳｉＧｅＣ化合物を約１００オングストローム〜約３,０００オングストロームの範囲の厚さで堆積させ、約５０オングストローム/分〜約６００オングストローム/分、好ましくは、約１５０オングストローム/分の堆積速度を有する。ＳｉＧｅＣ化合物のゲルマニウム濃度は、約１原子パーセント〜約３０原子パーセントの範囲にあり、好ましくは約２０原子パーセントである。ＳｉＧｅＣ化合物の炭素濃度は、約０.１原子パーセント〜約５原子パーセントの範囲にあり、好ましくは約２原子パーセントである。
【００２６】
[0028]エチレン又はメタンのほかに、他の炭素原子又は前駆物質は、シリコン化合物を堆積させる間有効であり、エチル、プロピル、ブチルのアルキル、アルケン、アルキンが含まれる。このような炭素源には、エチン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ８）、プロペン（Ｃ３Ｈ６）、ブチン（Ｃ４Ｈ６）等が含まれる。他の炭素源としては、シリコン源に関して記載したように、オルガノシラン化合物が含まれる。
【００２７】
[0029]本発明の他の実施形態においては、シリコン化合物膜は、ドープされたＳｉＧｅＣ膜としてエピタキシャル的に成長する。半導体特徴部を含む基板（例えば、３００ｍｍＯＤ）はプロセスチャンバ内に配置される。この堆積技術の間、シリコン前駆物質（例えば、シラン）はキャリヤガス（例えば、Ｈ２及び/又はＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、炭素源（例えば、ＣＨ３ＳｉＨ３）、ドーパント（例えば、Ｂ２Ｈ６）、エッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。シランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。ゲルマニウム源の流量は約０.１ｓｃｃｍ〜約１０ｓｃｃｍである。炭素源の流量は約０.１ｓｃｃｍ〜約５０ｓｃｃｍである。ドーパントの流量は約０.０１ｓｃｃｍ〜約３ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トール、好ましくは約１５トールの圧力で維持される。基板は、約５００℃〜約１,０００℃、好ましくは約５００℃〜約７００℃の範囲の温度に維持される。試薬混合物は、熱的に反応させるとともにシリコン化合物、即ち、ドープされたシリコンゲルマニウム炭素膜をエピタキシャル的に堆積させる。ＨＣｌは、堆積したアモルファス又は多結晶ＳｉＧｅＣ化合物を基板の表面上の誘電特徴部からエッチングする。そのプロセスは、ドープされたＳｉＧｅＣ化合物を約１００オングストローム〜約３,０００オングストロームまでの範囲の厚さで堆積させ、約５０オングストローム/分〜約６００オングストローム/分の堆積速度、好ましくは約１５０オングストローム/分を有する。ＳｉＧｅＣ化合物のゲルマニウム濃度は、約１原子パーセント〜約３０原子パーセントの範囲にあり、好ましくは約２０原子パーセントである。ＳｉＧｅＣ化合物の炭素濃度は、約０.１原子パーセント〜約５原子パーセントの範囲にあり、好ましくは約２原子パーセントである。ＳｉＧｅ化合物のホウ素濃度は、約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３の範囲にあり、好ましくは約２×１０２０原子/ｃｍ３である。
【００２８】
[0030]本発明の他の実施形態においては、第２シリコン化合物膜は、ジクロロシラン（Ｃｌ２ＳｉＨ２）を用いることによってＳｉＧｅ膜としてエピタキシャル的に成長し、続いてシリコン源としてシランによって上述したようにシリコン化合物を堆積させる。上述したシリコン含有化合物のいずれかを含む基板（例えば、３００ｍｍＯＤ）はプロセスチャンバ内に配置される。この堆積技術の間、ジクロロシランはキャリヤガス（例えば、Ｈ２及び/又はＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、エッチング剤（例えば、ＨＣｌ）と同時にプロセスチャンバへ流される。ジクロロシランの流量は約５ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある。キャリヤガスの流量は約１,０００ｓｃｃｍ〜約６０,０００ｓｃｃｍである。ゲルマニウム源の流量は約０.１ｓｃｃｍ〜約１０ｓｃｃｍである。エッチング剤の流量は約５ｓｃｃｍ〜約１,０００ｓｃｃｍである。プロセスチャンバは、約０.１トール〜約２００トール、好ましくは約１５トールの圧力で維持される。基板は、約５００℃〜約１,０００℃、好ましくは約７００℃〜約９００℃の範囲の温度に維持される。試薬混合物は、熱的に反応させ、第２シリコン化合物、即ち、シリコンゲルマニウム膜を第１シリコン化合物上にエピタキシャル的に堆積させる。ＨＣｌは、堆積したあらゆるアモルファス又は多結晶ＳｉＧｅ化合物を基板の表面上の誘電特徴部からエッチングする。そのプロセスは、堆積したＳｉＧｅ化合物を約１００オングストローム〜約３,０００オングストローム、約１０オングストローム/分〜約１００オングストローム/分の範囲の厚さで形成するように行われ、好ましくは約５０オングストローム/分の堆積速度を有する。ＳｉＧｅ化合物のゲルマニウム濃度は、約１原子パーセント〜約３０原子パーセントの範囲にあり、好ましくは約２０原子パーセントである。この実施形態は、第２シリコン含有膜、即ち、ＳｉＧｅ膜を堆積させる方法を記載しているが、シランをすでに記載された実施形態のいずれかに対するジクロロシランで置き換える。他の実施形態においては、第３シリコン含有層は上で述べたシランをベースとしたプロセスを用いて堆積させる。
【００２９】
[0031]それ故、一実施形態においては、シリコン化合物ラミネート膜は、シランとジクロロシランの間のシリコン前駆物質を変えることによって、シリコン化合物の続いての層に堆積させることができる。一例においては、約２,０００オングストロームのラミネート膜は、第１と第３の層がプロセスガス混合物におけるジクロロシランを用いて堆積し、第２と第４の層は、第２プロセスガス混合物におけるシランを用いて堆積させるように、４つのシリコン化合物層（それぞれ約５００オングストローム）を堆積させることによって形成される。他のラミネート膜の場合、第１と第３の層はシランを用いて堆積させ、第２と第４の層はジクロロシランを用いて堆積させる。各層の厚さは、相互に依存せず、それ故、ラミネート膜は、様々な厚さのシリコン化合物層を有するものである。
【００３０】
[0032]一実施形態においては、表面アイランド（例えば、膜に対する汚染や不規則性）を含む下層上にシリコン化合物層を堆積させるために、ジクロロシランがプロセスガスに加えられる。ジクロロシランを取込むプロセスは、下層上にシリコン化合物層を堆積させつつ、表面アイランドの不規則性に感受性がなくてもよい。シリコン源としてジクロロシランの使用は、シランの使用で形成されたシリコン化合物に相対して、より大きい水平又は側面成長速度によるシリコン化合物を形成する。一実施形態においては、表面アイランドは一貫した表面をもつシリコン化合物層で覆われ、その後、ジクロロシランはプロセスガスにおいてシランに置き換えられ、シリコン化合物層の堆積が続けられる。
【００３１】
[0033]本発明の実施形態は、多くの基板と表面上にシリコン化合物を堆積させるプロセスを教示する。本発明の実施形態が有効であることができる基板は、半導体ウエハ、例えば、結晶シリコン（例えば、Ｓｉ＜１００＞とＳｉ＜１１１＞）、酸化シリコン、シリコンゲルマニウム、ドープされた又はドープされていないウエハやパターン形成された又はパターン形成されていないウエハを含むが、それらに限定されない。基板は様々な形状（例えば、円形、正方形、矩形）や大きさ（例えば、２００ｍｍＯＤ、３００ｍｍＯＤ）を有する。表面及び/又は基板は、ウエハ、膜、層、誘電性、導電性、バリア特性をもつ材料を含み、多結晶シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、ひずんだ格子やひずんでいない格子を含んでいる。表面の前処理は、研磨、エッチング、還元、酸化、アニール、ベーキングを含むことができる。一実施形態においては、ウエハは１％ＨＦ溶液へ浸漬され、乾燥され、水素雰囲気中８００℃でベークされる。
【００３２】
[0034]一実施形態においては、シリコン化合物は、ゲルマニウム濃度を約０原子パーセント〜約９５原子パーセントの範囲で含んでいる。他の実施形態においては、ゲルマニウム濃度は、約１原子パーセント〜約３０原子パーセント、好ましくは約１５原子パーセント〜約２５原子パーセントの範囲にあり、更に好ましくは約２０原子パーセントである。シリコン化合物は、約０原子パーセント〜約５原子パーセントの範囲で炭素濃度も含んでいる。他の態様においては、炭素濃度は約２００ｐｐｍ〜約２原子パーセントの範囲にある。
【００３３】
[0035]ゲルマニウム及び/又は炭素のシリコン化合物膜は、本発明の様々なプロセスによって生成され、一貫した、散発的な又は段階的な元素濃度をもち得る。段階的なシリコンゲルマニウム膜は、米国特許第６,７７０,１３４号や米国特許公報第２００２０１７４８２７号として公表された、米国特許出願第１０/０１４,４６６号に開示され、いずれもアプライドマテリアルズ社に譲渡され、段階的シリコン化合物膜を堆積させる方法を記載するために全体で本明細書に援用されている。一実施形態においては、シランとゲルマニウム源（例えば、ＧｅＨ４）はシリコンゲルマニウム含有膜を堆積させるために用いられている。この実施形態においては、シラン源とゲルマニウム源の割合は、段階的膜を成長させつつ、シリコン化合物の元素濃度を制御するのに変えることができる。他の実施形態においては、シランと炭素源（例えば、ＣＨ３ＳｉＨ３）はシリコン炭素含有膜を堆積させるために用いられている。シランと炭素源の割合は、均質又は段階的な膜を成長させつつ、シリコン化合物の元素濃度を制御するのに変えることができる。他の実施形態においては、シラン、ゲルマニウム源（例えば、ＧｅＨ４）、炭素源（例えば、ＣＨ３ＳｉＨ３）はシリコンゲルマニウム炭素含有膜を堆積させるために用いられている。シラン、ゲルマニウム、炭素源の割合は、均質又は段階的な膜を成長させつつ、元素濃度を制御させるために変えることができる。
【００３４】
[0036]本発明のプロセスにおいては、シリコン化合物膜は化学気相堆積（ＣＶＤ）プロセスによって成長し、ここで、ＣＶＤプロセスには原子層成長（ＡＬＤ）プロセス及び/又は原子層エピタキシー（ＡＬＥ）プロセスが含まれる。化学気相堆積としては、プラズマ増強型ＣＶＤ（ＰＡ‐ＣＶＤ）、原子層ＣＶＤ（ＡＬＣＶＤ）、有機金属ＣＶＤ又は金属有機ＣＶＤ（ＯＭＣＶＤ又はＭＯＣＶＤ）、レーザ増強型ＣＶＤ（ＬＡ‐ＣＶＤ）、紫外線ＣＶＤ（ＵＶ‐ＣＶＤ）、熱線（ＨＷＣＶＤ）、減圧又は低圧ＣＶＤ（ＲＰ‐ＣＶＤ又はＬＰ‐ＣＶＤ）、超高真空ＣＶＤ（ＵＨＶ‐ＣＶＤ）等の多くの技術の使用が含まれる。好ましくは、そのプロセスはシリコン化合物をエピタキシャル的に成長させ堆積させるために熱ＣＶＤを用いるが、シリコン化合物はシリコン、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、ドープされたその変形やその組合わせを含んでいる。
【００３５】
[0037]本発明のプロセスは、ＡＬＥ、ＣＶＤとＡＬＤの技術において既知の装置で実施することができる。装置は、ソースをシリコン化合物膜が成長する加熱した基板と接触した状態にする。プロセスは約１ｍトール〜約２,３００トール、好ましくは約０.１トール〜約２００トールの圧力の範囲で動作し得る。シリコン含有膜を堆積させるために使用し得るハードウェアは、カリフォルニア州サンタクララにあるアプライドマテリアルズ社から入手できるＥｐｉＣｅｎｔｕｒａ（登録商標）やシステムＰｏｌｙＧｅｎ（登録商標）システムを含んでいる。ＡＬＤ装置は、米国特許公報第２００３００７９６８６号として公表され、アプライドマテリアルズ社に譲渡され、“ＡＬＤのためのガス分配装置と方法”と称する、米国特許出願第１０/０３２,２８４号で開示され、装置を記載するためにこの開示内容は本明細書に全体で援用されている。他の装置は、当該技術において既知であるように、バッチ、高温炉を含んでいる。
【００３６】
[0038]図１Ａ‐図１Ｃに示されるように、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とバイポーラトランジスタにおいてシリコン化合物層を堆積させプロセスが非常に有効である。ここで、シリコン化合物は堆積した層又は膜であり、本発明のプロセスの間、エピタキシャル的に成長した、Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、それらのドープした変形、それらの組合わせを含んでいる。シリコン化合物は、膜内にひずんだ又はひずんでいない層を含んでいる。
【００３７】
[0039]図１Ａ‐図１Ｂは、ＭＯＳＦＥＴ上でエピタキシャル的に成長したシリコン化合物を示す図である。シリコン化合物は、デバイスのソース/ドレイン特徴部に堆積する。シリコン化合物は、下に横たわる層の結晶格子に付着し成長し、シリコン化合物が厚みとともに成長するにつれてこの配置を維持する。一実施形態においては、図１Ａはソース/ドレイン伸長源として堆積したシリコン化合物を示し、他の実施形態においては、図１Ｂは高ソース/ドレイン（ＥＳＤ）として堆積したシリコン化合物を示す図である。
【００３８】
[0040]ソース/ドレイン層１２は基板１０のイオン注入によって形成される。一般的には、基板１０はドープされたｎ型であり、ソース/ドレイン層１２がドープされたｐ型である。シリコン化合物層１４は、本発明の様々な実施形態によって、ソース/ドレイン層１２に対してエピタキシャル的に成長する。ゲート酸化物層１８は、セグメントシリコン化合物層１４（図１Ａ）か又はセグメントソース/ドレイン層１２（図１Ｂ）を架橋している。一般的には、ゲート酸化物層１８は、二酸化ケイ素、酸窒化ケイ素又は酸化タンタルから構成されている。ゲート酸化物層１８を部分的に取り囲んでいるのはスペーサ１６であり、それは通常は絶縁材料、例えば、窒化物/酸化物スタック（例えば、Ｓｉ３Ｎ４/ＳｉＯ２/Ｓｉ３Ｎ４）である。また、スペーサ１６の内部は、オフセット層２０（例えば、Ｓｉ３Ｎ４）とゲート層２２（例えば、Ｗ又はＮｉ）である。
【００３９】
[0041]他の実施形態においては、図１Ｃは、バイポーラトランジスタのベース層として堆積したシリコン化合物層３４を示す図である。シリコン化合物層３４は、本発明の様々な実施形態においてエピタキシャル的に成長する。シリコン化合物層３４は、すでに基板３０に堆積したｎ型コレクタ層３２に堆積する。トランジスタは、更に、絶縁層３３（例えば、ＳｉＯ２又はＳｉ３Ｎ４）と、コンタクト層３６（例えば、大量にドープされたポリＳｉ）と、オフセット層３８（例えば、Ｓｉ３Ｎ４）と、第２絶縁層４０（例えば、ＳｉＯ２又はＳｉ３Ｎ４）とを含んでいる。
【００４０】
[0042]一実施形態においては、図２Ａ‐２Ｆに示されるように、ソース/ドレイン伸長部はＭＯＳＦＥＴ内に形成され、ここで、シリコン化合物層は、基板の表面上にエピタキシャル的に且つ選択的に堆積する。図２Ａは、基板１３０の表面に、ドーパントイオンのようなイオンを注入することによって形成されるソース/ドレイン層１３２を示す図である。ソース/ドレイン層１３２のセグメントは、オフセット層１３４内に形成されたゲート１３６によって架橋される。ソース/ドレイン層の一部分は、図２Ｂのように、エッチングされ湿式洗浄されて、凹部１３８を生成する。
【００４１】
[0043]図２Ｃは、本発明のいくつかの実施形態を示す図であり、シリコン化合物層１４０（エピタキシャル）と１４２（多結晶）が選択的に堆積する。シリコン化合物層１４０と１４２は、オフセット層１３４の上には堆積されないで同時に堆積する。シリコン化合物層１４０と１４２は、一般的には、約１原子パーセント〜約３０原子パーセント、好ましくは約２０原子パーセントのゲルマニウム濃度と約１×１０２０原子/ｃｍ３〜約２.５×１０２１原子/ｃｍ３、好ましくは２×１０２０原子/ｃｍ３のドーパント(例えば、Ｂ、Ａｓ又はＰ)濃度でドープされたＳｉＧｅ含有層である。次のステップの間、図２Ｄは、オフセット層１３４に堆積した窒化物スペーサ１４４（例えば、Ｓｉ３Ｎ４）を示す図である。
【００４２】
[0044]図２Ｅは、本発明の他の実施形態を示す図であり、シリコン化合物はシリコン化合物層１４８としてエピタキシャル的に且つ選択的に堆積する。シリコン化合物層１４８は、層１４０（ドープされたＳｉＧｅ）の上に堆積する。多結晶シリコン層１４６は、シリコン化合物層１４２（ドープされたＳｉＧｅ）の上に堆積する。
【００４３】
[0045]図２Ｆに示される次のステップにおいては、金属層１５４は、特徴部の上に堆積し、デバイスがアニールされる。金属層１５４は、他の金属の中でも、コバルト、ニッケル又はチタンを含むことができる。アニールプロセスの間、多結晶シリコン層１４６とシリコン化合物層１４８は、金属シリサイド層１５０と１５２にそれぞれ変換される。即ち、コバルトが金属層１５４として堆積する場合には、金属シリサイド層１５０と１５２はアニールプロセス後にコバルトシリサイドとなる。
【００４４】
[0046]シリコン化合物はインサイチュドーパントで大量にドープされる。それ故、先行技術のアニールステップは省略され、スループット全体はより短くなる。チャネルに沿ったキャリア移動度や次の駆動電流の増加は、シリコン化合物層にゲルマニウム及び/又は炭素を任意に追加して達成される。ゲート酸化物レベルより高く選択的に成長したシリコン化合物のエピレイヤは、シリサイド化の間の接合の消費を相殺することができ、それが極端に浅い接合の高シリーズ抵抗の関与を除去することができる。これら２つの適用は、ＣＭＯＳデバイス製造に対して共に、又は単独で実施することができる。
【００４５】
[0047]本明細書で実施形態によって堆積されたシリコン化合物は、バイポーラ（例えば、ベース、エミッタ、コレクタ、エミッタコンタクト）、ＢｉＣＭＯＳ（例えば、ベース、エミッタ、コレクタ、エミッタコンタクト）、ＣＭＯＳ（例えば、チャンネル、ソース/ドレイン、ソース/ドレイン伸長部、高ソース/ドレイン、基板、ひずんだシリコン、シリコン・オン・インシュレータ、コンタクトプラグ）を含むデバイスの製造に用いることができる。プロセスの他の実施形態は、ゲート、ベースコンタクト、コレクタコンタクト、エミッタコンタクト、高ソース/ドレイン、他の使用として使用し得るシリコン化合物膜の成長を教示している。
【００４６】
[0048]実施例１：ホウ素をドープしたシリコンゲルマニウム堆積：基板Ｓｉ＜１００＞（例えば、３００ｍｍＯＤ）を、ＣＶＤによる選択的単結晶膜の成長を調べるために用いた。誘電特徴部はウエハの表面上に存在した。ウエハを１％ＨＦ浸漬に４５秒間供することによって調製した。ウエハを、堆積チャンバ（ＥｐｉＣｅｎｔｕｒａ（登録商標）チャンバ）へ装填し、水素雰囲気中８００℃で６０秒間ベークして、未変性酸化物を除去した。キャリヤガス、水素フローを基板に向かって送り、ソース化合物をキャリアフローに加えた。シラン（１００ｓｃｃｍ）とゲルマン（６ｓｃｃｍ）を１５トールと７２５℃のチャンバに添加した。塩化水素を４６０ｓｃｃｍの流量で分配した。ジボランを１ｓｃｃｍの流量で分配した。基板を７２５℃に維持した。２１原子パーセントのゲルマニウム濃度をもつ５００オングストロームのＳｉＧｅ膜を形成するために堆積を５分間実施し、ホウ素濃度は２.０×１０２０ｃｍ−３であった。
【００４７】
[0049]実施例２：リンをドープしたシリコンゲルマニウム堆積：基板を、実施例１のように調製した。ウエハを堆積チャンバ（ＥｐｉＣｅｎｔｕｒａ（登録商標）チャンバ）へ装填し、水素雰囲気中８００℃で６０秒間ベークして、未変性酸化物を除去した。キャリヤガス、水素フローを基板に向かって送り、ソース化合物はキャリアフローに加えた。シラン（１００ｓｃｃｍ）とゲルマン（４ｓｃｃｍ）を１５トールと７２５℃のチャンバに添加した。塩化水素を２５０ｓｃｃｍの流量で分配した。ホスフィンを１ｓｃｃｍの流量でチャンバに分配した。基板を７２５℃に維持した。２０原子パーセントのゲルマニウム濃度をもつ５００オングストロームのＳｉＧｅ膜を形成するために堆積を５分間実施し、リン濃度は１.６×１０２０ｃｍ−３であった。
【００４８】
[0050]実施例３：連続Ｃｌ２ＳｉＨ２とＳｉＨ４のフローによるホウ素をドープしたシリコンゲルマニウム堆積：基板を実施例１のように調製した。ウエハを堆積チャンバ（Ｅｐｉ Ｃｅｎｔｕｒａ（登録商標）チャンバ）へ装填し、水素雰囲気中８００℃で６０秒間ベークして、未変性酸化物を除去した。キャリヤガス、水素フローを基板に向かって送り、ソース化合物はキャリアフローに加えた。ジクロロシラン（１００ｓｃｃｍ）とゲルマン（２.８ｓｃｃｍ）とジボラン（０.３ｓｃｃｍ）を１５トールと７２５℃のチャンバに追加した。塩化水素を１９０ｓｃｃｍの流量で分配した。基板を７２５℃に維持した。５０オングストロームの厚さのシリコン化合物の最初の層を形成するために堆積を７２秒間行った。第１層の最上部に、続いてのエピタキシャル層（即ち、シリコン化合物の第２層）を、シラン（１００ｓｃｃｍ）、ゲルマン（６ｓｃｃｍ）、塩化水素（４６０ｓｃｃｍ）、ジボラン（１ｓｃｃｍ）を用いて堆積させた。チャンバの圧力や温度は一定（１５トールと７２５℃）のままで、堆積を１４４秒間行い、第２層の２５０オングストローム層を形成した。
【００４９】
[0051]実施例４：連続ＳｉＨ４とＣｌ２ＳｉＨ２を用いたホウ素をドープしたシリコンゲルマニウム堆積：基板を実施例１のように調製した。ウエハを堆積チャンバ（Ｅｐｉ Ｃｅｎｔｕｒａ（登録商標）チャンバ）へ装填し、水素雰囲気中８００℃で６０秒間ベークして、未変性酸化物を除去した。キャリヤガス、水素フロー基板に向かって送り、ソース化合物をキャリアフローに加えた。シラン（１００ｓｃｃｍ）とゲルマン（６ｓｃｃｍ）とジボラン（１ｓｃｃｍ）を１５トールと７２５℃のチャンバに添加した。塩化水素を４６０ｓｃｃｍの流量で分配した。基板を７２５℃に維持した。堆積は、２５０オングストロームの厚さのシリコン化合物の第１層を形成するために堆積を１４４秒間行われた。第１層の最上部では、シリコン化合物の第２層が、ジクロロシラン（１００ｓｃｃｍ）、ゲルマン（２.８ｓｃｃｍ）、塩化水素（１９０ｓｃｃｍ）、ジボラン（０.３ｓｃｃｍ）を用いて連続して堆積した。一定（１５トールと７２５℃）のままのチャンバ圧や温度を７２秒間行って、更に５０オングストローム層を形成した。
【００５０】
[0052]上記は本発明の実施形態に関するが、本発明の更に多くの実施形態がその基本範囲から逸脱しないで構成されてもよく、本発明の範囲は次に続く特許請求の範囲によって決定される。
【図面の簡単な説明】
【００５１】
【図１Ａ】図１Ａは、エピタキシャル的に堆積したシリコン含有層を有するデバイスを示す図である。
【図１Ｂ】図１Ｂは、エピタキシャル的に堆積したシリコン含有層を有するデバイスを示す図である。
【図１Ｃ】図１Ｃは、エピタキシャル的に堆積したシリコン含有層を有するデバイスを示す図である。
【図２Ａ】図２Ａは、ＭＯＳＦＥＴ内のソース/ドレイン伸長デバイスに対する製造技術を示す概略図である。
【図２Ｂ】図２Ｂは、ＭＯＳＦＥＴ内のソース/ドレイン伸長デバイスに対する製造技術を示す概略図である。
【図２Ｃ】図２Ｃは、ＭＯＳＦＥＴ内のソース/ドレイン伸長デバイスに対する製造技術を示す概略図である。
【図２Ｄ】図２Ｄは、ＭＯＳＦＥＴ内のソース/ドレイン伸長デバイスに対する製造技術を示す概略図である。
【図２Ｅ】図２Ｅは、ＭＯＳＦＥＴ内のソース/ドレイン伸長デバイスに対する製造技術を示す概略図である。
【図２Ｆ】図２Ｆは、ＭＯＳＦＥＴ内のソース/ドレイン伸長デバイスに対する製造技術を示す概略図である。
【符号の説明】
【００５２】
１０…基板、１２…ソース/ドレイン層、１４…シリコン化合物層、１６…スペーサ、１８…ゲート酸化物層、２０…オフセット層、２２…ゲート層、３０…基板、３２…コレクタ層、３３…絶縁層、３４…堆積したシリコン化合物層、３６…コンタクト層、３８…オフセット層、４０…第２オフセット層、１３０…基板、１３２…ソース/ドレイン層、１３４…オフセット層、１４０…シリコン化合物層、１４２…シリコン化合物層、１４６…多結晶シリコン層、１４８…シリコン化合物層、１５０…金属シリサイド層、１５２…金属シリサイド層。
【図１Ａ】
2007514294.tif 000003
【図１Ｂ】
2007514294.tif 000004
【図１Ｃ】
2007514294.tif 000005
【図２Ａ】
2007514294.tif 000006
【図２Ｂ】
2007514294.tif 000007
【図２Ｃ】
2007514294.tif 000008
【図２Ｄ】
2007514294.tif 000009
【図２Ｅ】
2007514294.tif 000010
【図２Ｆ】
2007514294.tif 000011
【国際調査報告】
2007514294.tif 000012
2007514294.tif 000013
2007514294.tif 000014
2007514294.tif 000015