(57)【要約】  本発明は、シリコン・オン・インシュレータ（ＳＯＩ）型の基板内にリッジとして形成された導波路と活性領域とを有する光信号を制御するように設計されたオプトエレクトロニクス部品に関し、該活性領域はＮ＋型にドープまたはＰ＋型にドープ（δドープ）された複数の非常に薄いシリコン層から成り、Ｎ＋ドープ領域とＰ＋ドープ領域との間に配置されており、これらＮ＋ドープ領域とＰ＋ドープ領域はＰＩＮダイオードを形成し、該活性領域の両側にある２つの電極に接続され、該部品の分極を可能にしている。本発明はオプトエレクトロニクス部品の作製方法にも関する。本発明は更に、オプトエレクトロニクススイッチの作製のためのオプトエレクトロニクス部品の使用およびオプトエレクトロニクス変調器の作成のためのオプトエレクトロニクス部品の使用にも関する。
2007531031.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ型基板中にリッジまたはリブ導波路と、活性領域とを含む、光信号を制御するためのオプトエレクトロニクス部品であって、
該活性領域は、Ｎ＋型にドープまたはＰ＋型にドープ（δドープ）された複数の極薄シリコン層により形成されており、Ｎ＋ドープ領域およびＰ＋ドープ領域の間に配置されており、これらＮ＋ドープ領域およびＰ＋ドープ領域はＰＩＮダイオードを形成し、該活性領域の両側に配置されていて該活性領域をバイアスすることを可能とすることを特徴とし、
更に、該オプトエレクトロニクス部品は、オールシリコンであり、キャリア散逸により動作することを特徴とする、
オプトエレクトロニクス部品。
【請求項２】
前記シリコン層がすべてＮ＋型にドープされるか、またはすべてＰ＋型にドープされるかのいずれであることを特徴とする請求項１に記載のオプトエレクトロニクス部品。
【請求項３】
ドーピング面が基板に対して平行であることを特徴とする請求項１または請求項２に記載のオプトエレクトロニクス部品。
【請求項４】
上部電極が、マイクロ導波路のリッジまたはリブにより規定される活性領域に対して側面に沿って突き合わされることを特徴とする請求項３に記載のオプトエレクトロニクス部品。
【請求項５】
第２電極が活性領域を超えて側面に沿って延びる下部シリコンドープ層と接触することを特徴とする請求項２、３、または４に記載のオプトエレクトロニクス部品。
【請求項６】
二つの電極の少なくとも一つが、シリサイド層を介して（Ｎ＋またはＰ＋）ドープシリコン層と接触することを特徴とする請求項１〜５のいずれかに記載のオプトエレクトロニクス部品。
【請求項７】
ドーピング面が基板に対して垂直であることを特徴とする請求項１に記載のオプトエレクトロニクス部品。
【請求項８】
それが、極薄Ｎ＋またはＰ＋（δドーピング）シリコン層をエピタキシャル成長させることに存する方法を用いて製造されることを特徴とする請求項１〜７のいずれかに記載のオプトエレクトロニクス部品。
【請求項９】
それがレーザードーピングによりＮ＋またはＰ＋ドーピング面を形成することに存する方法を用いて製造されることを特徴とする請求項１〜７のいずれかに記載のオプトエレクトロニクス部品。
【請求項１０】
オプトエレクトロニク・スイッチを形成するための請求項１〜９の少なくとも一つに記載のオプトエレクトロニクス部品の使用。
【請求項１１】
オプトエレクトロニク変調器を形成するための請求項１〜９の少なくとも一つに記載のオプトエレクトロニクス部品の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信およびエレクトロニクスの技術分野に関する。
【背景技術】
【０００２】
本発明は、さらに詳細には、光通信波長（１．２ミクロンすなわちマイクロメートル（μｍ）を超える）で光を変調するためのオールシリコンの（全てがシリコンから成る）光変調器に関する。本発明の変調器は、その断面がサブミクロンのサイズであることができる導光板または「光導波路」中に集積されるのに適し、高周波数（数十ギガヘルツ（ＧＨz）程度の）で動作することができる。用いられる技術は、マイクロエレクトロニクス技術に適合するシリコンマイクロフォトニクス技術である。
【０００３】
本発明の変調器は、その中でドーピング面が固有領域（Ｉ）のコア中に挿入され、そのドーピング面が構造中で不均一に位置する電子（Ｎ型ドーピング）または正孔（Ｐ型ドーピング）のいずれかをもたらすシリコンＰＩＮダイオード製である。得られる組立品は、サブミクロンのシリコン・オン・インシュレータ（ＳＯＩ）導光板中に置かれ、ドーピング面は導波路モード上に集中される。自由キャリアはダイオードを逆バイアスすることにより構造から除去され、それによって、材料の屈折率の変化、従ってそこを通過して行く光波の相変化をもたらす。マイクロ導光板中に組み入れられる干渉計構造（ファブリ・ペロー共振器型またはマッハ・ツエンダー干渉計型の従来型デバイスなど）中に置かれるその活性領域は、数十ギガヘルツの周波数での光強度の変調を得ることを可能とする。
【０００４】
ＳＯＩ基板上、すなわち、電気絶縁材料層により支持されるシリコン膜を有する基板上に組み入れられる集積回路用の光配線システムが存在し、超小型電子回路がシリコン膜中に組み入れられる、接続しようとする少なくとも一つの機能ブロックを有することは、国際特許出願公開公報WO02/10816（Centre National de la Recherche Scientifique（French National Scientific Reseach Center））により開示されているように、従来技術から既に公知である。システムは、機能ブロックを接続するための側面閉じ込め領域によりシリコン膜中に規定されるストリップにより構成される少なくとも一つのマイクロ導光板を含む。
【０００５】
電気光学変調器も、また、国際特許出願公開公報WO00/10039（Bookham Technology）により開示されているように従来技術から公知である。その発明は、導波路材料の屈折率を調整するためリッジ導波路の両側で使用するためのドープ基板に関する。ドーパントを基板の導波路に隣接する表面から単に拡散する代わりに、基板はエッチングされ、ドーパントはエッチングされた領域の側面から基板中に拡散される。ドーパントプロフィールは、水平方向に確定され、それによってそれが制御されることを可能とする。垂直方向に均一である電流密度を保証する垂直に均一なドーパントプロフィールは、こうして得ることができる。異方性ウェットエッチングが初期エッチング後に適用される場合、基板中の選択された高さで電流密度を集中させるプロフィールが得られる。
【０００６】
電気光学素子も、また、国際特許出願公開公報WO02/069025（Bookham Technology）から公知である。その電気光学素子は、中で導波路が形成され、変調器が、ドープ領域の少なくとも一つが半導体層中に形成される窪みの基部から広がる、導波路の片側上でのｐドープ領域および他側上でのｎドープ領域を含んで導波路を横断して形成される半導体層を包含する。このようにして、ドープ領域は半導体層中にさらに深く広がることができると共に、さらに、ドーパントの拡散距離を増大させ、素子に追加の熱負担を強いる必要性なしで荷電粒子の脱出を妨げることができる。ＳＯＩ素子において、ドープ領域は絶縁層まで広がることができる。理想的には、ｐドープ領域およびｎドープ領域は両方とも窪みの基部から広がるが、しかし、それは一部の設計においては不要であることができる。絶縁層は、ドーパントが窪みの基部からのみ広がることを確実にするために用いることができ、一層明確なドープ領域を与える。該（または各）窪みは、ｖ溝エッチングにより形成されるものなどのように非垂直側面を有することができる。窪みの基部での垂直側壁および開口部での非垂直側壁の組合せは、用いることができるであろう。
【０００７】
それら二つの国際特許出願公開公報WO01/10039およびWO02/069025には、キャリア注入により動作する構造が記載されている。それら文献のどちらにも、空乏により動作させるために初期にキャリアを閉じ込めるためのドーピング面を挿入する可能性は開示されず、示唆さえもされていない。これらの文献は、本質的に、ドーパントの拡散により、導波路の両側にダイオードのＮ＋およびＰ＋領域を導入するための技術に関する。
【０００８】
半導体導波路用の相変調器は、また、国際特許出願公開公報WO00/58776（Bookham Technology）から公知である。その発明は、キャリア空乏領域を広げるため、従って屈折率を変えるために、該接合部に逆バイアスを印加するのに役立つ電極を有するリブの通路に沿ってＰ−ｎ接合部を形成するＰドープおよびｎドープ領域を有する半導体リブ導波路を含む光位相変調器に関する。Ｐ−ｎ接合部はリブの中心軸から突き合わされるが、しかし、逆バイアスの印加の際にキャリア空乏層は導波路の中心軸上に広がる。その文献に提案される構造は、従って、リブ導波路中のキャリア空乏による屈折率の変化に立脚している。そのＰＣＴ特許出願に記載されている発明の原理は、本特許出願の主題である発明とは相当に違っている：従来技術文献において、一つの（またはそれ以上の）Ｐ−ｎ接合部（複数を含む）はダイオード中に置かれ、それによって、Ｎ＋／Ｎ−／Ｐ−／Ｐ＋構造を形成し、Ｎ−／Ｐ−接合部の空間電荷領域はＮ＋／Ｎ−／Ｐ−／Ｐ＋ダイオードに逆バイアスを印加することにより増大される。こうした解決策の有効性は、空間電荷領域がそれほど大きくなることができず、従って、キャリアの全体数の変化がそうであるように活性幅が限定されるという理由で限定される。両方のタイプのキャリア（電子および正孔）が関与する。探索した周波数は、最善で数ギガヘルツであった。逆に、本発明において、単一タイプのキャリアが用いられ、ドープ領域は狭く、誘導された光モード上に容易に集中する。本発明の解決策は初期に存在するキャリアの数を制御し、それらを数ボルトだけの印加電圧により除去することを可能とする。
【０００９】
ＳＯＩリブ導波路中に集積されるオールシリコンの光変調器は、また、欧州特許出願EP0433552（IBM）から従来技術において公知である。その文献は、本質的に、順方向にバイアスされるＰＩＮダイオードでの注入による動作に関する。
【００１０】
本発明の技術背景において、上述の特許出願に加えて、以下の科学文献を引用することができる：
・R. L. Espinola et al., Fast and low-power thermooptic switch on silicon-on-insulator, IEEE Phot.Techn.Lett., vol.15, October 2003, page 1366；
・A. Sciuto et al., Design, fabrication, and testing of an integrated Si-based light modulator, Journ. Lightwave Techn., vol.21, January 2003, page228；
・A. Irace et al., All-silicon optoelectronic modulator with 1 GHz switching capabilities, Electronics Letters, vol.39, January 2003, page 232；
・C. A. Barrios et al., Electrooptic modulation of silicon-on-insulator submicrometer-size waveguide devices, Journ. Lightwave Techn., vol.21, October 2003,page2332；および
・D. Marris et al., Design of a SiGe/Si quantum-well optical modulator, Journal of Selected Topics in Quantum Electronics,vol.9, May 2003,p.747。
【００１１】
科学雑誌Natureに２００４年２月に発表された「A high-speed silicon optical modulator based on a metal-oxide-semiconductor capacitor」という題名の論文（Ａ．リウ（Liu）ら、インテル（Intel））は、また、知られている。その論文は、シリコン光変調器を提案している。蓄積層は金属酸化膜半導体（ＭＯＳ）構造中に形成される。その論文には、本発明におけるのとは違って、ドーピング面に関する言及は全くなされていない。
【００１２】
数十ＧＨｚの周波数で動作する光変調器は、現在、光通信波長（１．３μｍおよび約１．５５μｍ）用に、ニオブ酸リチウム製か、またはＩｎＰ基板上のＩＩＩ−ＩＶ族半導体により作製され、従って、先験的にシリコン基板上に集積するには不適合である。
【００１３】
現在、シリコン系光変調器の速度は、通常、数百メガヘルツ（ＭＨｚ）の周波数に対して実施される物理的方法により限定される。それらは、通常、散逸（desertion）によるよりもむしろ自由キャリアの注入により動作する。次に、応答時間は、一般に、キャリアの寿命により、および通過電流に関連する熱的効果により限定される。注入により動作する導波路集積化オールシリコン変調器に関連する最近の科学出版物には、１ナノ秒よりも短くない応答時間が与えられている。金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）構造から得られるバイポーラモード電界効果トランジスタ（ＢＭＦＥＴ）構造における電圧の影響下で該プラズマの位置を動かすことにより変調される自由キャリアのプラズマの吸収効果は、決して速くない。加えて、ＭＯＳＦＥＴのゲート下での散逸は、反転層の出現により限定され、有効であるには局部的すぎる。ＭＯＳ静電容量における蓄積層を形成することに基づく動作は、速度に関しては最善の結果を与える（通過域２．５ＧＨｚ）が、しかし、こうした層は、また、極めて小さな厚さからなり、低損失導波路の光モードに集中することは難しく、従って、限定された有効性しか与えない。
【００１４】
シリコン技術においてより速くある変調器を得るために、散逸により動作するＳｉＧＥ／Ｓｉ多量子井戸に基づく構造が提案されてきた。そのタイプの構造は、キャリアが井戸から引き出されるのに要する時間によって限定されるほぼ５０〜１００ｐｓ範囲内の応答時間を得ることを可能とする。最大動作周波数は１２ＧＨｚより高くはない。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の構造の多くの利点の中で、特に以下の利点について言及することができる：
・     少量の電流を用い（逆バイアスダイオード）、従って低い熱放散を達成することを可能とする散逸による動作；
・     サブミクロン次元でのほぼ数ピコ秒程度の本質的に極めて高速である現象；
・     自由キャリアの分布および光導波路のモード間の最適重なり、従ってより大きな感度；および
・     相補形金属酸化膜半導体（ＣＭＯＳ）マイクロ電子集積回路の技術による最大適合性。
【課題を解決するための手段】
【００１６】
この目的に対して、その最も一般化した概念において、本発明は、ＳＯＩ型基板中にリッジまたはリブ導波路と、活性領域とを含む、光信号を制御するためのオプトエレクトロニクス部品であって、
該活性領域は、Ｎ＋型にドープまたはＰ＋型にドープ（δドープ）された複数の極薄シリコン層により形成されており、Ｎ＋ドープ領域およびＰ＋ドープ領域の間に配置されており、これらＮ＋ドープ領域およびＰ＋ドープ領域はＰＩＮダイオードを形成し、該活性領域の両側に配置されていて該活性領域をバイアスすることを可能とすることを特徴とし、
更に、該オプトエレクトロニクス部品は、オールシリコンであり、キャリア散逸により動作することを特徴とする、
オプトエレクトロニクス部品を提供する。
【発明を実施するための最良の形態】
【００１７】
好ましくは、前記シリコン層は、すべてＮ＋型にドープされるか、またはすべてＰ＋型にドープされる。
【００１８】
第１実施形態において、ドーピング面は基板に対して平行である。
【００１９】
有利には、上部電極は、側面に沿って活性領域を規定するマイクロ導波路のリッジまたはリブに対して突き合わされる。電気コンタクト部は、例えば、導波路のリッジまたはリブ上の単結晶および両側の絶縁体上の多結晶である、ダイオードのＮ＋またはＰ＋領域を構成するドープシリコン層を堆積することにより提供される。
【００２０】
好ましくは、第２電極は、活性領域を超えて側面に沿って延びる下部シリコンドープ層と接触する。
【００２１】
特定実施形態において、二つの電極の少なくとも一つは、シリサイド層を介してＰＩＮダイオードの（Ｎ＋またはＰ＋）ドープシリコン層と接触する。
【００２２】
第２形態において、ドーピング面は基板に対して垂直であり、ダイオードのＮ＋またはＰ＋領域は、リッジまたはリブに平行な導波路の両側にある。
【００２３】
本発明は、また、オプトエレクトロニク・スイッチを形成し、オプトエレクトロニク変調器を形成するためのこうしたオプトエレクトロニクス部品の使用を提供する。
【００２４】
本発明は、また、それがＮ＋またはＰ＋ドープシリコンの極薄層をエピタキシャル成長させることに存することを特徴とする、本発明のオプトエレクトロニクス部品を製造する方法に関する。
【００２５】
一形態として、本方法は、活性領域のシリコン中にＮ＋またはＰ＋層を形成するためにレーザーアシストドーピングを行うことに存する。
【００２６】
本発明は、添付図面を参照し、単に説明目的で与えられる本発明の実施形態の以下の説明を読むとより良く理解される。
【００２７】
情報を送信することは、光学的に、光強度を符号化することを必要とし、これは、ソースの直接変調によるか、または、好ましくは高周波数に対して、光変調器によって達成することができる。光通信は、ニオブ酸リチウム製か、またはＩｎＰおよび３元または４元化合物（例えば、ＧａＩｎＡｓＰ）に基づくかいずれかのこうした光変調器を、約４０ＧＨｚ以下の周波数で今まで長い間用いてきている。こうしたＩＩＩ−Ｖ族半導体と較べて、酸化物の埋込み層によりシリコン基板から分離される結晶シリコンの薄膜により構成されるシリコン・オン・インシュレータ（ＳＯＩ）上のマイクロフォトニクスは、一段と小型であるシステム（光導波路、マルチプレクサ／デマルチプレクサ、など）を達成することを可能とすると共に、この分野における用途用に考えられ始めている。高性能シリコン変調器をＳＯＩ基板上に集積することは、低コスト光通信システムを開発する上での進展を可能とする。
【００２８】
加えて、マイクロエレクトロニクスにおいて、ＳＯＩ基板は高性能回路用に用いられ始めている。しかし、マイクロプロセッサの周波数を増大させることは、今後数年間の内に（今から先約５年）、特にプロセッサの動作の時を記録する刻時信号を分配するための回路中の金属配線から生じる限界に直面する。最も有望な代替解決策は、刻時信号を光学的に分配することである。本発明の発明者らは、実験的に、１入力点〜１６または６４出力点の光信号を分配することが、サブミクロンサイズの絶縁体上シリコン導光板を用いることにより可能であることを示してきた。
【００２９】
その結果、入力で１０ＧＨｚよりも高い周波数で動作し、電子回路に集積することができる光変調器を有することが必要となる。
【００３０】
本発明は、オールシリコンであり、従って、ＣＭＯＳ集積回路技術により、ＳＯＩマイクロ導光板中に集積するために適する新奇タイプのオプトエレクトロニク変調器に関する。シリコン変調器は、構造中の自由キャリア（電子または（および）正孔）の数を変えることに基づき、こうした変化は材料の屈折率の変化を誘発し、従ってそれを通過する光の相変化をもたらす。この相変化は、次に、その次元がフォトニック結晶を用いることにより縮小できるファブリ・ペロー共振器型またはマッハ・ツエンダー干渉計型の干渉計構造中に活性領域を置くことによって強度変化に変換される。
【００３１】
キャリア数を変えるために二つの解決策が可能である：該数を注入により増大させるか、またはそれを散逸により低減させるかのいずれかである。前者の解決策において、これは、電流を通すこと、従って電力消費および熱放散を伴う。加えて、それは両方のタイプのキャリアを含む現象であり、従って、速度は再結合時間により限定される。従って、たとえ屈折率の変化が少し小さいとしても、散逸を用いることは特に有利である。金属酸化膜半導体電界効果トランジスタＭＯＳＦＥＴ型の構造において、初期にゲートをバイアスする影響下で存在するキャリアの散逸は、他タイプのキャリアを含有する反転層の出現により限定されると共に、高度に局在化し、従って、導光板中への集積に対してそれほど有効でなく適していない。蓄積層を形成することはより高い性能を生むが、しかし、こうした層は、また、高度に局在化し、従って、導波路の光モードとのほんの小さな重なりしか提供しない。
【００３２】
導波構造に散逸を用いる従前の提案において、自由キャリアは、該正孔を平衡で供給するＰ型ドーピング面を有するシリコンバリアにより分離されるＳｉＧｅ／Ｓｉ量子井戸中のガイドの中心付近に局在する正孔である。結果として生じる構造は、正孔を活性領域から移動させるために逆バイアスされる（散逸による動作）ＰＩＮダイオード中に置かれる。しかし、初期に井戸中に捕集されようとする正孔は、ほぼ５０〜１００ｐｓ範囲程度である応答時間を増大させる。加えて、量子井戸を含む構成要素用の技術は、マイクロエレクトロニクスによる集積に対する制約となる余りにも高すぎる温度での段階を含むべきではない。
【００３３】
提案される変調器はオールシリコンであり、前構造からドーピング面のみを保持する。この元のタイプの構造は、また、散逸により動作するが、しかし、正孔かまたは電子によるかのいずれかは、面において用いられるドーピングのタイプに応じて決まる。ドーピング面を挿入することは、内部電界効果により自由キャリアがそれらのすぐ近くに位置することを満足させると共に、キャリアは、もはや、活性領域から追い出されるために渡るためのいかなる電位壁も有しない。従って、応答時間は一段と短く、ほぼ数ピコ秒程度となる。屈折率の予想変化は、数ボルトの印加電圧に対してほぼ数１０-4程度であり、ＳｉＧｅ／Ｓｉ量子井戸によるよりも少し高い。それらは、変調用にまた用いることができる吸収変化を伴う。
【００３４】
ＩＩＩ−Ｖ族半導体は脆くそして高価であり、それらの基板は限定されたサイズのままである。これらの素子について、シリコン基板上にモノリス的に集積することは簡単でない。
【００３５】
シリコン変調器は、それによってシリコン変調器が低コストで、２００〜３００ｍｍ径の基板上にあることが可能である大量生産を伴って集積することができるマイクロエレクトロニクス技術を享受する。
【００３６】
キャリア注入かまたはプラズマ変位により動作するオールシリコンであるか、または散逸において動作するＳｉＧｅ／Ｓｉ量子井戸を有するかのいずれかである従来技術シリコン変調器は、当該用途に対して余りに低すぎる動作周波数を有する。
【００３７】
本発明は、ＳＯＩマイクロ導波路中に集積することができるＣＭＯＳ技術に適合すると共に、本質的に数ピコ秒の応答時間を有するオールシリコン変調器を提案する。
【００３８】
本発明の変調器を作製する二つの方法が以下に記載される：方法の一つは垂直構造（図１に示される）に関し、他の方法は水平構造（図２に示される）に関する。
【００３９】
変調器を導光板中に集積するために、基板はＳＯＩ型（シリコン・オン・インシュレータ）からなり、埋込みシリカ（二酸化シリコン）層は、導波を行うシリコンの表面膜に電磁場を閉じ込めることを可能とする。活性構造は、このようにして、ＳＯＩ基板のシリコン膜中にエッチングされる谷の中に挿入され、それによってエピタキシーを行なうために残されるシリコンの厚さを最大化する（一般的に≧３０ｎｍ）。
【００４０】
次に、全体としての構造は、選択的エピタキシャル成長により形成される。種々のタイプのエピタキシーを用いることができる：従って、超高真空化学蒸着（ＵＨＶ−ＣＶＤ）または減圧化学蒸着（ＲＰ−ＣＶＤ）を用いることは可能である。後者の方法は蒸着がより速く達成されることを可能とし、従って工業開発により良く適している。両方のケースにおいて、化学技術および選択への優先権を与える蒸着条件を選ぶことは可能である：蒸着はシリカ上でなくシリコン上でのみ起こり、これは谷をエッチングするためのマスクとして役立つことができている。非選択的蒸着をもたらす化学技術を用いることも、また可能である：シリコンはどこにでも蒸着され、次に、構造体は谷においてのみエピタキシャル成長した層を残す化学機械研磨法（ＣＭＰ）により薄く削られる。
【００４１】
ＰＩＮダイオードを形成するために、Ｐ＋層は、好ましくは、谷の底で最初に蒸着されるが、反転した構造として、Ｎ＋層が底にあってもよい。数１０18ｃｍ-3程度のキャリア濃度を有し、Ｐ型ドープまたはｎ型ドープのいずれかであるシリコンの繊細層（一般的に５ｎｍ〜１０ｎｍ厚さ）であるドーピング面が中に挿入される非意図的にドープされたシリコンが、次に成長する（エピタキシーによる結晶）。ダイオードの形成は、Ｎ＋型層により（または反転構造に対するＰ＋型層により）終結する。Ｎ＋およびＰ＋接触層は、Design of a SiGe-Si Quantum-Well Optical Modulator（Delphine Marris et al., IEEE Journal of Selected Topics in Quantum Electronics, Vol.9,No. 2,May-June 2003）という題名の出版物に述べられているように、ＳｉＧｅ井戸を有する構造に関して、全く繊細であり、自由キャリア上での吸収による光モードの損失を限定するために通常の接触層に較べて比較的低いドープでなければならない。Ｐ−ドーピングは、一般に、ホウ素により得られ、ｎ−ドーピングは、一般に、ヒ素またはリンにより得られる。
【００４２】
導波モードの側面閉じ込めがリッジまたはリブを規定することにより達成されるので、リッジまたはリブは、異方性エッチングにより、例えば、反応性イオンエッチング（ＲＩＥ）によりエッチングされる必要がある。加えて、電極金属の禁止的損失を避けるために、前記リッジまたはリブに対して電気コンタクト部を突き合わせることは必要である。従って、解決策は、上部Ｎ＋ドープ層（反転構造に対してはＰ＋ドープ層）の成長の前にリッジまたはリブをエッチングすることである。この層は、シリコン上の結晶、およびシリカ上の多結晶であり、シリカの上に置かれる電極に対する電気的保護を提供することを可能とするＮ＋ドープシリコン（反転構造に対してはＰ＋ドープシリコン）層を蒸着するために非選択的成分を用いるエピタキシーを行なうことにより形成される。
【００４３】
次の段階は、Ｐ＋層（反転構造に対してはＮ＋層）との電気コンタクト部を作製しようとする目的のため導光板のリッジまたはリブに沿って溝をエッチングすること、およびシリカを蒸着することにより溝の側面を絶縁することにある。二つの電極用に金属を蒸着する目的のためシリカ中に窓を開ける。
【００４４】
金属を蒸着する前に、シリサイド、例えば、ニッケルまたは白金シリサイドを形成することにより電気コンタクト部を改善することは、有利に可能である。次に、金属が蒸着され、次に電極を構成する領域の外側にそれを除去するようにエッチングされる。
【００４５】
導波路のリッジまたはリブの側面に対して電気コンタクト部を突き合わせることを可能とする、上部ドープ層のため非選択的エピタキシャル成長を行なうことは、本明細書において記載される方法において特に重要な段階である。この段階は、従来技術の技術文献および出版物からは知られていない。
【００４６】
別の解決策は、垂直ドーピング面を形成することにあり、ＰＩＮダイオードは、次に、それ自体が図２に示されるように垂直よりはむしろ水平であることを見出す。
【００４７】
この実施形態において、技術は異なり、特に独創的である。有利な形態において、ドーピング面は、レーザードーピング技術によって形成することができる。この技術は、数百ナノメートルの厚さ、および１００ｎｍ未満であることができる幅上にドーパントを組み込むことを可能とする。この技術は、ホウ素（Ｐ−ドーピング）用のジボラン（例えば）、およびＡｓまたはＰ（ｎ−ドーピング）用のヒ化水素またはホスフィンなどのガスの存在下でのシリコンの局部的な融解に基づく。ダイオードのＰ＋およびＮ＋コンタクト領域は、同じ技術を用いて形成できる。
【００４８】
次に、以下の段階を行なう。
・     Ｐ型ドーピング用のマスク、
・     ｎ型ドーピング用のマスク、
・     シリカの蒸着、および
・     コンタクト部作製のための開口部（シリサイドおよび金属メッキを形成すること）。
【００４９】
別の形態において、構造は、（１００）結晶方向に規定される垂直面から出発する側面エピタキシャル成長により形成することができるであろう。
【００５０】
水平構造の一つの有利な点は、光モードから間隙をあけ、それによって、光伝播損失の有意な減少を引き起こすコンタクト領域に存し、コンタクト部がＲＣ型時定数による応答時間に関与するそれらの抵抗を減らすためにより大きくドープされることは可能である。
【００５１】
本発明は一例として上に説明される。当業者が本特許の範囲を超えることなく本発明の種々の形態を実施することができることは、理解されるべきである。
【図面の簡単な説明】
【００５２】
【図１】本発明の変調器の垂直構造実施形態を示す。
【図２】本発明の変調器の水平構造実施形態を示す。
【図３】超小型電子集積回路との関連で光信号分配における本発明の変調器の使用を示す。
【図１】
2007531031.tif 000003
【図２】
2007531031.tif 000004
【図３】
2007531031.tif 000005
【国際調査報告】
2007531031.tif 000006
2007531031.tif 000007
2007531031.tif 000008
2007531031.tif 000009
2007531031.tif 000010
2007531031.tif 000011