(57)【要約】  磁気抵抗デバイスは、別々の読出しおよび書込み構造を備える。一実施形態では、磁気トンネル接合（ＭＴＪ）（２０２）は、２つの強磁性体導電層の間にサンドイッチ構造にされた非磁性非導電性障壁層を有する。第１の読出し線（２０４）は第１の強磁性体層に結合され、第２の読出し線（２０６）は第２の強磁性体層に結合され、２つの読出し線の電位差がＭＴＪの各層に垂直に流れる電流を発生させるようになる。第１の書込み線（２０８）は第１の絶縁体によって第１の読出し線から分離され、第２の書込み線（２１０）は第２の絶縁体によって第２の読出し線から分離される。
2007518216.tif 000002
【特許請求の範囲】
【請求項１】
第１の側および第２の側を有する磁気トンネル接合素子と、
前記第１の側に結合された、第１の読出し線と、
第１の絶縁体により前記第１の読出し線から分離された、第１の書込み線と、
前記第２の側に結合された、第２の読出し線と、
第２の絶縁体により前記第２の読出し線から分離された、第２の書込み線とを含む、磁気抵抗メモリセル。
【請求項２】
前記磁気トンネル接合素子は、磁化自由層と磁化ピン層の間にサンドイッチ構造にされた障壁層を含む、請求項１に記載の磁気抵抗メモリセル。
【請求項３】
前記磁化ピン層は、
磁化可能基準層と、
前記磁化可能基準層の磁化方向を固着させるための反強磁性体層とを含み、前記磁化可能基準層の磁化方向がほぼ固定されたままとなる、請求項２に記載のメモリセル。
【請求項４】
前記第１の書込み線は、前記第２の書込み線と直角に延び、
前記第１の読出し線は、前記第１の書込み線と並行に延び、
前記第２の読出し線は、前記第２の書込み線と並行に延びる、請求項１に記載のメモリセル。
【請求項５】
前記第１の書込み線は、前記第２の書込み線と直角に延び、
前記第１の読出し線は、前記第２の書込み線と並行に延び、
前記第２の読出し線は、前記第１の書込み線と並行に延びる、請求項１に記載のメモリセル。
【請求項６】
グラウンドと、
前記第２の読出し線と前記グラウンドの間に結合されたスイッチとをさらに含む、請求項１に記載のメモリセル。
【請求項７】
前記第１の読出し線に結合された第１のスイッチと、
前記第２の読出し線に結合された第２のスイッチとをさらに含み、前記第１のスイッチおよび前記第２のスイッチの両方が閉じられたとき、読出し電流が前記セルを通過する、請求項１に記載のメモリセル。
【請求項８】
前記読出し電流を測定する電流計をさらに含む、請求項７に記載のメモリセル。
【請求項９】
前記磁気トンネル接合素子の両端間の電圧を測定するための電圧計をさらに含む、請求項７に記載のメモリセル。
【発明の詳細な説明】
【技術分野】
【０００１】
米国政府の権利
米国政府はＤＴＲＡにより認められた契約番号ＤＴＲＡ０１−００−Ｃ−０００２に基づき本発明における特定の権利を有する。
【０００２】
本発明は、一般に磁気メモリに関し、より具体的には２値データを記憶するために磁気抵抗効果を用いるメモリデバイスに関する。
【背景技術】
【０００３】
近年、メモリ技術において多くの進歩がなされている。そのような進歩の１つが、２値情報を記憶するためにトンネル磁気抵抗効果を用いる磁気トンネル接合（ＭＴＪ）である。ＭＴＪは、高速なデータ読出し速度が得られ、不揮発性であり、高い磁気抵抗比を有するので支持を受けている。ＭＴＪの基本構造は、図１に、磁性体（強磁性体）層１２および１４の間にサンドイッチ構造にされた障壁層１６を有する３層デバイスとして示されている。各磁性体層は、付随する磁化方向を有する。
【０００４】
通常の構成では、磁性体層の１つが固定層１４となるように構成される。反強磁性体層（図示せず）が、固定層の磁化方向を固定するのに有用となり得る。したがって固定層は、実質的に、永久的な方向を有する永久磁石のように扱われる。層１４中の一方向矢印は、層１４が固定された磁化方向を有する固定層であることを示している。第２の磁性体層は、自由層１２と称される。自由層１２は十分な大きさの印加磁界に応答して、その磁化方向が切り換わるように構成される。自由層１２の二方向矢印は、自由層１２の磁化方向が、印加磁界によって反転され得ることを示している。
【０００５】
ＭＴＪは、２値データを記憶するために、可能な２つの論理状態（すなわち２値状態）をもたなければならない。これらの状態は、しばしば「１」および「０」と呼ばれる。ＭＴＪの状態は、２つの磁性体層１２および１４の磁化方向が並行かそれとも反並行かによって定義される。２つの磁性体層１２および１４の磁化方向が同じ場合は、これらは並行であると言われる。あるいは２つの磁性体層の磁化方向が反対の場合は、これらは反並行であると言われる。
【０００６】
トンネル磁気抵抗効果は、印加磁界が材料の抵抗率に影響を及ぼすことができるという現象に基づく。簡単に言えば、ＭＴＪを通過する電流に対する抵抗は、磁性体層の磁化方向が反並行の場合は高く、磁化方向が並行の場合は低い。通常、ＭＴＪの抵抗率は、ＭＴＪの各層を垂直に通過する読出し電流を測定することによって決まる。読出し電流（ｉ）は、図１の各層を垂直に通過することを示している。読出し電流の流れの方向のゆえに、ＭＴＪは膜面垂直通電（ＣＰＰ）型デバイスと称される。
【０００７】
ＭＴＪの品質の１つの尺度は、（ΔＲ／Ｒｍａｘ）として定義される磁気抵抗比である。ΔＲは、磁化方向が反並行の場合のＭＴＪの抵抗率と、磁化方向が並行の場合のＭＴＪの抵抗率の差として定義され、Ｒｍａｘは磁化方向が反並行の場合のＭＴＪの抵抗率（最大抵抗率）である。
【０００８】
ＭＴＪに書き込むとき、自由層１２の磁化方向は、ＭＴＪに磁界を印加することによって切り換えられる。通常、書込みのために外部磁界をＭＴＪに印加するのに、互いに直角に延びる１対の導電性の線が用いられる。これらの線はビット線、およびディジット線と称される。ビット線はまた読出し電流を印加するのにも用いることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、別々の書込みおよび読出しアクセスを有する磁気トンネル接合（ＭＴＪ）メモリデバイスを提供する。
【課題を解決するための手段】
【００１０】
第１の主要な態様では、磁気抵抗セルは、障壁層によって分離された磁化自由層および磁化ピン層と、ＭＴＪ素子の２値状態を読み出すための２つの読出し線と、ＭＴＪ素子の２値状態を設定するための２つの書込み線を有するＭＴＪ素子を提供する。第１の読出し線はＭＴＪ素子の自由層に結合され、第２の読出し線はＭＴＪ素子のピン層に結合される。したがって第１の読出し線の電流は、第２の読出し線に達する前に、ＭＴＪ素子の各層を垂直に通過する。ＭＴＪ素子の２値状態は、外部から印加された磁界により切り換えることができる。この実施形態では、書込みのための磁界は、２つの書込み線を通過する電流によって生成される。２つの書込み線は、各読出し線およびＭＴＪ素子から絶縁される。
【００１１】
各ＭＴＪ素子に付随する４つの線の相対的な向きは、いくつかの形態をとることができる。一実施形態では、第１の書込み線と第１の読出し線が、第２の書込み線と第２の読出し線に対して直角に延びる。代替実施形態では、第１の書込み線と第２の読出し線が、第２の書込み線と第１の読出し線に対して直角に延びる。
【００１２】
第２の主要な態様では、磁気ランダムアクセスメモリ（ＭＲＡＭ）は、行と列で配置されたＭＴＪセルのマトリックスを形成する。各行は、その距離に沿って通る２つの線（第１の読出し線と第１の書込み線）を有するように構成される。第１の読出し線は行中の各ＭＴＪセルの第１の側に結合され、第１の書込み線は第１の読出し線から隔離され、かつ各ＭＴＪセルから隔離される。同様に各列は、その距離に沿って通る２つの線（第２の読出し線と第２の書込み線）を有するように構成される。第２の読出し線は列中の各ＭＴＪセルの第２の側に結合され、第２の書込み線は第２の読出し線から隔離され、かつ各ＭＴＪセルから隔離される。さらにＭＲＡＭは、読出しおよび書込み機能を実施するための制御回路を提供する。
【発明を実施するための最良の形態】
【００１３】
１．概要
図面を参照すると図２は、別々の書込みおよび読出し構造を有する磁気トンネル接合（ＭＴＪ）セルを全体的に示している。ＭＴＪ素子２０２は、２つの導電性磁性体層の間にサンドイッチ構造に挟まれた障壁層を有する３層素子として示されている。ＭＴＪ素子２０２の各磁性体層は、磁化方向を有する。図２において、上部磁性体層には一方向矢印が示され、セルの動作中に上部磁性体層の磁化方向は変化しないことを示している。したがって上部磁性体層はピン層として知られている。下部磁性体層には二方向矢印が示され、セルの動作中に下部磁性体層の磁化方向が反転され得ることを示している。したがって下部磁性体層は自由層として知られている。当業者には理解されるように、各層の方向付けは、ＭＴＪ素子２０２の有用性をなくさずに変更することができる。
【００１４】
第１の読出し線２０４はＭＴＪ素子２０２の第１の側に結合され、第２の読出し線２０６はＭＴＪ素子２０２の第２の側に結合される。２つの読出し線は、第１の読出し線２０４と第２の読出し線２０６の間の電位差が、ＭＴＪ素子２０２の各層に垂直に流れる電流を生じるように配置される。一般に第１の読出し線２０４は、第２の読出し線２０６に対して直角に延びるように配置される。ただし当業者には理解されるように、この配置は必須ではない。たとえば別の実施形態では、第２の読出し線２０６は第１の読出し線２０４と直角に走らず、選択トランジスタを通過した後にグラウンドで終端する。
【００１５】
第１の書込み線２０８は、第１の読出し線２０４の上に示されている。第１の書込み線２０８は、第１の絶縁スペーサ（図示せず）により、第１の読出し線２０４から分離され、かつセルの残りの部分から分離される。第１の書込み線２０８は、第１の書込み線２０８を通過する電流がＭＴＪ素子２０２に作用する磁界を生成するように、ＭＴＪ素子２０２の近くに配置される。
【００１６】
第２の書込み線２１０は、第２の読出し線２０６の下に示されている。第２の書込み線２１０は、第２の絶縁スペーサ（図示せず）により、第２の読出し線２０６から分離され、かつセルの残りの部分から分離される。第２の書込み線２１０は、第２の書込み線２１０を通過する電流がＭＴＪ素子２０２に作用する磁界を生成するように、ＭＴＪ素子２０２の近くに配置される。第１の書込み線２０８は一般に、第２の書込み線２１０に対して直角に延びるように配置される。ただし当業者には理解されるように、この配置は必須ではない。
【００１７】
セルの論理状態は、ＭＴＪ素子２０２の磁性体層の磁化方向の相対的な方向付けに依存する。すなわちセルの論理状態は、磁化層を方向付けることによって設定される。第１の書込み線２０８を通過する第１の電流、および第２の書込み線２１０を通過する第２の電流は、合成磁界を生成する。合成磁界はＭＴＪ素子２０２に作用し、ＭＴＪ素子２０２の自由層の磁化方向の方向付けを反転させる。
【００１８】
ＭＴＪ素子２０２の論理状態を決定するために、第１の読出し線２０４と第２の読出し線２０６の間に電位差が生成される。電位差により、ＭＴＪ素子２０２の各層を垂直に通過する電流が生じる。電流の値は、ＭＴＪ素子の論理状態を示している。
【００１９】
２．ＭＴＪセルアーキテクチャ
図３は、例示的実施形態によるＭＴＪセル３００の構成図を示す。ＭＴＪ素子３０２は、導電性磁化自由層３１０と導電性磁化ピン層３１４の間に挟まれた、非磁性非導電性障壁層３１２を有する３層の素子として示されている。第１の読出し線３０８は自由層３１０に結合され、第２の読出し線はピン層３１４に結合される。第１の絶縁体３０６は、第１の書込み線３０２を第１の読出し線３０８から分離する。第２の絶縁体３１８は、第２の書込み線３２０を第２の読出し線３１６から分離する。
【００２０】
障壁層３１２は、薄膜絶縁体であることが好ましい。読出しシーケンス中は、電流が障壁層３１２を通過する。古典物理学によれば障壁層３１２の両端間の抵抗は無限大になるはずなので、この動作は不可能である。しかしナノメータスケールでは、このような構造中をトンネル電流が流れ得る。障壁層は、たとえば１つの強磁性体層上に、厚さ１〜２ｎｍのＡｌまたはＭｇの膜を堆積させることによって製造することができる。次いで膜は、Ａｌ２Ｏ３またはＭｇＯ絶縁層を得るために酸化される。たとえばプラズマ酸化、熱酸化、酸素グロー放電、またはＡｌ２Ｏ３の直接堆積など、様々な酸化技法が適用可能である。エピタキシャル成長させた障壁層を、本発明に組み込むこともできる。たとえば分子線エピタキシにより、障壁層厚さが約０．８ｎｍのＭｇＯ障壁層を作製することもできる。障壁層を製造するとき、２つの強磁性体層３１０および３１４を電気的または磁気的に結合するように働き得る、ピンホールその他の不純物をさけるよう注意が払われなければならない。
【００２１】
例示的実施形態では、障壁層３１２の両側を境界付ける２つの強磁性体層３１０および３１４は、互いに磁気的に結合されず、スピンバルブと同様のスイッチング動作を示すように設計される。２つの強磁性体層は、異なる保磁力を有するように設計することもできる。たとえばピン層３１４は、保磁力がより大きいことを示すために、自由層３１０よりも厚く示されている。さらにピン層３１４は、ＭｎＦｅにより、またはたとえばＣｏ／Ｒｕ／Ｃｏ層を通して交換バイアスしてもよい。すなわちこの場合、ピン層３１４は、磁化可能基準層とピニング層との磁性体多層構造となる。読出しシーケンスは各層の面に垂直な電流の通過を伴うので、交換バイアス層（ピニング層）は電気伝導体でなければならない。別の実施例として、磁性体層はＮｅＦｅ合金でもよい。
【００２２】
一実施形態では、読出し線３０８および３１６はそれぞれ、ＭＴＪ素子３０２に直接結合される。別法として読出し線３０８および３１６と、ＭＴＪ素子３０２の間に絶縁層が堆積される。この場合、読出し線３０８および３１６と、ＭＴＪ素子３０２の間の電気的接続は、それぞれの絶縁層のビアを通して保たれる。
【００２３】
３．セルの製造
ＭＴＪセルの一実施形態の製造ステップを以下に説明する。シリコン基板（図示せず）から始め、基板上に第２の書込み線３２０を堆積させる。第２の書込み線３２０上に第２の絶縁体３１８を堆積させた後、第２の読出し線３１６が堆積される。ＭＴＪ素子３０２は、第２の読出し線３１６上に直接成長され、あるいはビアを介した第２の読出し線３１６とＭＴＪ素子３０２の間の相互接続部を形成する絶縁体（図示せず）上に成長される。第１の読出し線３０８は、ＭＴＪ素子３０２上に直接堆積され、あるいはビアを介して第１の読出し導体とＭＴＪ素子３０２を相互接続する絶縁体（図示せず）上に堆積される。第１の書込み線３０４は、第１の読出し線３０８の上の第１の絶縁体３０６上に堆積される。書込み線および読出し線３０４、３０８、３１６、および３２０は、行と列のマトリックス状に延び、その中に、各線の電流の流れを制御するためのトランジスタ（図示せず）にアクセスするための接点を設けるように構成することができる。
【００２４】
４．ＭＴＪアレイ
図４ａは、例示的実施形態により構成されたＭＴＪセルのアレイの概略図である。磁気ランダムアクセスメモリ（ＭＲＡＭ）用途向けなどのＭＴＪセルのアレイは、きわめて多数のＭＴＪセルから構築することができる。話を簡単にするために、図４ａは４つのＭＴＪ素子４０２、４０４、４０６、および４０８のみのアレイを示している。図示のアレイは、２つの行と２つの列を有する。行および／または列の数を増すことによってＭＴＪ素子の数を増すことができることは、当業者には容易に理解されよう。各行に１つずつ、２つの行読出し線４１０および４１２が示されている。１つの行読出し線は、対応する行中の各ＭＴＪ素子に取り付けられる。すなわち、たとえば第１の行読出し線４１０はＭＴＪ素子４０２および４０６に取り付けられ、第２の行読出し線４１２はＭＴＪ素子４０４および４０８に取り付けられる。各列に１つずつ、２つの列読出し線４１４および４１６が示されている。各列読出し線は、その行中の各ＭＴＪ素子に取り付けられる。それによりこの構成では、列読出し線４１４と４１６は、行読出し線４１０と４１２に直角にそろえられる。例として特に読出し線４１０と４１４に注目すると、行読出し線４１０と列読出し線４１４の間の電位差により、ＭＴＪ素子４０２を通過する電流が生じる。このようにしてＭＴＪ素子４０２の抵抗率を決定することができ、したがってその論理状態を決定することができる。一実施形態では、第１のスイッチが行読出し線４１０に結合され、第２のスイッチが列読出し線４１４に結合される。第１のスイッチおよび第２のスイッチの両方が閉じられた場合、ＭＴＪ素子４０２の論理状態を決定するための読出し電流が、ＭＴＪ素子４０２を通過する。
【００２５】
図４ａはまた、２組の書込み線を示している。２つの列書込み線４１８および４２０は、行読出し線４１０および４１２の近くに配置される。列書込み線４１８および４２０は、行読出し線４１０および４１２から絶縁され、かつＭＴＪ素子から絶縁される。２つの行書込み線４２２および４２４も示されており、列読出し線４１４および４１６の近くに配置される。行書込み線４２２および４２４は、列読出し線４１４および４１６から絶縁され、かつＭＴＪ素子から絶縁される。例として特に書込み線４１８および４２２に注目すると、列書込み線４１８通過する第１の電流と、行書込み線４２２を通過する第２の電流は、ＭＴＪ素子４０２に作用する合成磁界を生成する。合成磁界が十分なら、ＭＴＪ素子４０２の自由層の磁化方向は反転される。
【００２６】
図４−ａでは、ＭＴＪ素子の上に堆積される書込み線は、ＭＴＪ素子の上に堆積される読出し線と直角に配置される。同様に、ＭＴＪ素子の下に堆積される書込み線は、ＭＴＪ素子の下に堆積される読出し線と直角に配置される。代替の配置を図４−ｂに示す。図４−ｂでは書込み線は、それらに対応する読出し線と並行に延びる。たとえば書込み線４１８および４２０は、ＭＴＪ素子４０２〜４０８の上に堆積され、やはりＭＴＪ素子４０２〜４０８の上に堆積される読出し線４１０および４１２と並行に延びる。
【００２７】
５．ＭＴＪアレイおよび制御回路
図５は、本発明の一実施形態によるメモリデバイス中で用いることができるＭＴＪアレイの構成図である。素子５０２〜５１８は、図１〜２に示したようなＭＴＪ素子を表す。ＭＴＪ素子は、１組の行および列に構成される。たとえば、ＭＴＪ素子５０２、５０４、および５０６は同じ行に配置され、ＭＴＪ素子５０２、６０８、および５１４は同じ列に配置される。この実施形態では、３つの行および３つの列を１組とする、９個のＭＴＪ素子だけが示されている。この限定された組は例として用いる。実際には、ずっと大きなアレイを使用することができる。
【００２８】
アレイ中の各行は２つの関連する線、すなわち１つの読出し線と１つの書込み線を有する。行読出し線５２０、５２２、および５２４は、それぞれの行中の各ＭＴＪ素子の第１の側に取り付けられる。たとえば行読出し線５２０は、各ＭＴＪ素子５０２、５０４、および５０６の第１の側に取り付けられる。行書込み線５３２、５３４、および５３６は、それぞれの行中の各ＭＴＪ素子の近くに配置される。たとえば、行書込み線５３２は、ＭＴＪ素子５０２、５０４、および５０６の近くに配置され、行書込み線５３２を通過する電流が、ＭＴＪ素子５０２、５０４、および５０６に作用する磁界を生成するようになる。行書込み線は、ＭＴＪ素子とは電気的に結合されていない。各行の端部に、行制御回路５４６および５４８が示されている。行制御回路は、各行の線を通過する電流を発生する。
【００２９】
アレイ中の各列は２つの関連する線、すなわち１つの読出し線と１つの書込み線を有する。列読出し線５２６、５２８、および５３０は、それぞれの列中の各ＭＴＪ素子の第２の側に取り付けられる。たとえば列読出し線５２６は、ＭＴＪ素子５０２、５０８、および５１４の第２の側に取り付けられる。列書込み線５３８、５４０、および５４２は、それぞれの列中の各ＭＴＪ素子の近くに配置される。たとえば、列書込み線５３８は、ＭＴＪ素子５０２、５０８、および５１４の近くに配置され、列書込み線５３８を通過する電流が、ＭＴＪ素子５０２、５０８、および５１４に作用する磁界を生成するようになる。列書込み線は、ＭＴＪ素子とは電気的に結合されていない。各列の端部に、列制御回路５５０および５５２が示されている。列制御回路５５０および５５２は、各行の線を通過する電流を発生する。
【００３０】
一実施形態では制御回路はまた、選択されたＭＴＪ素子の論理状態を決定するためのセンサを含む。センサはたとえば、選択されたＭＴＪ素子を通過する電流を測定するための電流計、または選択されたＭＴＪ素子の両端間の電圧を測定するための電圧計でよい。より一般には、制御回路は読出しおよび書込み機能を実行するために設けられている。
【００３１】
一実施形態では、制御回路には、それぞれが１つの行に関連付けられ、それぞれが対応する行読出し線と行書込み線を切り換えるように構成された、複数の行アクセスゲートが設けられる。たとえば、第１の行アクセスゲートは、行読出し線５２０と行書込み線５３２を切り換えるように構成することができる。各行アクセスゲートは、各行に電流を供給する行電流供給源に結合される。同様に、制御回路には、それぞれが１つの列に関連付けられ、それぞれが対応する列読出し線と列書込み線を切り換えるように構成された、複数の列アクセスゲートが設けられる。たとえば、第１の列アクセスゲートは、列読出し線５２６と列書込み線５３８を切り換えるように構成することができる。各列アクセスゲートは、列電流供給源に結合される。したがってたとえばＭＴＪ素子５０２の書込みシーケンス中は、第１の行アクセスゲートは行電流供給源を行書込み線５３２に相互接続するよう切り換えられ、第１の列アクセスゲートは列電流供給源を列書込み線５３８に相互接続するよう切り換えられる。
【００３２】
別の実施形態では、制御回路５４６に行電流供給源が設けられ、制御回路５４８に行電流ドレインが設けられる。第１の行スイッチが行電流供給源に結合され、選ばれた行を選択し、選ばれた行の選ばれた行線を選択して行線に電流を送出する。選ばれた線を選択するための第２の行スイッチが、行電流ドレインに結合される。
【００３３】
同様に、列電流供給源が制御回路５５０に配置され、列電流ドレインが制御回路５５２に配置される。第１の列スイッチが列電流供給源に結合され、選ばれた列を選択し、選ばれた列の選ばれた列線を選択してその線に電流を送出する。選ばれた列線を選択するための第２の列スイッチが、列電流ドレインに結合される。さらにこの実施形態では、選択されたＭＴＪセルの論理状態を決定するためのセンサが設けられる。センサは、たとえば電流計または電圧計でよい。
【００３４】
したがってこの実施形態では、選択されたＭＴＪセル（たとえばＭＴＪ素子５０２）の読出しシーケンスは、第１の行スイッチによって行読出し線５２０を選択し、第２の列スイッチによって列読出し線５２６を選択することにより行うことができる。行電流供給源から列電流ドレインまでの読出し経路に沿って電流が流れる。読出し経路は、選択されたＭＴＪセル５０２も通過する。電流の流れまたは電圧降下を検出することによって、デバイスは選択されたＭＴＪセル５０２の論理状態を決定することができる。
【００３５】
同様に、選択されたＭＴＪセル５０２の書込みシーケンスは、第１の行スイッチと第２の行スイッチの両方によって行書込み線５３２を選択することにより行うことができる。さらに、第１の列スイッチと第２の列スイッチの両方によって列書込み線５３８が選択される。この２つの選択された書込み線を電流が通過し、選択されたＭＴＪセル５０２に向けられた合成磁界を生成する。合成磁界が十分なら、選択されたＭＴＪセル５０２の磁化方向が反転し、したがって選択されたＭＴＪセル５０２の論理状態が切り換わる。
【００３６】
図５のＭＴＪ素子は正方形であるが、矩形および楕円形を含めていくつかの形に形成できることを理解されたい。好ましい実施形態では、ＭＴＪ素子は長軸（磁化容易軸）と短軸（磁化困難軸）を有して形成される。通常、磁化方向はＭＴＪ素子の長軸に沿って見られる。
【００３７】
別の実施形態では、制御回路５４６〜５５２のそれぞれに、複数のスイッチが用いられる。すなわち、たとえば行電流供給源から列読出し線５２０までの経路中において、電流が２つ以上のスイッチを通過するようにすることができる。たとえば、第１のスイッチは選ばれた行を選択することができ、第２のスイッチは読出し線または書込み線を選択することができる。一実施形態では、これらのスイッチは、どの線も選択されない開路ポジションを有する。
【００３８】
当業者には理解されるように、各ＭＴＪセルは、冗長構成として相補的な論理状態をもつように構成された１対のＭＴＪ素子（相補型ＭＴＪ素子）を表すものとすることができる。書込みモードでは相補型ＭＴＪ素子は、相補型ＭＴＪ素子のそれぞれの状態を切り換えるために同じ書込み線が用いられるように構成することができる。別の実施形態では、行書込み線は相補型ＭＴＪ素子の両方の近くを通るが、１つの列書込み線は相補型ＭＴＪ素子の両方の近くを通らない。さらに、ＭＴＪ素子の論理値を記憶するために、各セル内にたとえばフリップフロップなどのラッチ回路を設けることもできる。
【００３９】
６．結び
以上、様々な実施形態形態について説明してきた。より一般に、当業者には特許請求の範囲で定義される本発明の真の範囲および趣旨から逸脱することなく、これらの実施形態に変更および修正を加えることができることが理解されよう。実施形態の各素子は行および列に割り当てられたが、これらは任意に決定されたもので性能を変えずにこれらを切り換えることもできる。
【図面の簡単な説明】
【００４０】
【図１】従来技術の磁気トンネル接合（ＭＴＪ）素子の各層を示す概略図である。
【図２】磁気トンネル接合デバイスの一実施形態の等角図である。
【図３】わずかに変更された図２の実施形態の概略図である。
【図４ａ】４つの磁気トンネル接合セルおよびその相互接続の一実施形態を示す、メモリマトリックスの一部分の等角図である。
【図４ｂ】４つの磁気トンネル接合セルおよびその相互接続の第２の実施形態を示す、メモリマトリックスの一部分の等角図である。
【図５】メモリマトリックスの一実施形態の構成図である。
【図１】
2007518216.tif 000003
【図２】
2007518216.tif 000004
【図３】
2007518216.tif 000005
【図４ａ】
2007518216.tif 000006
【図４ｂ】
2007518216.tif 000007
【図５】
2007518216.tif 000008
【国際調査報告】
2007518216.tif 000009
2007518216.tif 000010
2007518216.tif 000011