(57)【要約】  イメージセンサは、第１の導電型の基板、基板の少なくとも一部に亘る第１の導電型のチャネル、ある所定部分においてチャネルと基板との間に位置し、またある所定部分において基板とチャネルとの間に位置しない第２の導電型のウェルであって、それらウェルは全て実質的に連続している第２の導電型のウェル、およびウェルへの接続部を備え、前記基板およびチャネル間に存在しないウェルの抵抗は、前記チャネルおよび基板間に存在するウェルの総抵抗の実質的に２５％以上である。
2007520063.tif 000002
【特許請求の範囲】
【請求項１】
イメージセンサは、
（ａ）第１の導電型の基板、
（ｂ）前記基板の少なくとも一部に亘る第１の導電型のチャネル、
（ｃ）ある所定部分において前記チャネルと基板との間に位置し、またある所定部分において前記基板と前記チャネルとの間に位置しない第２の導電型のウェルであって、それらウェルは全て実質的に連続している第２の導電型のウェル、および
（ｄ）前記ウェルへの接続部を備え、
前記基板および前記チャネル間に存在しない前記ウェルの抵抗は、前記チャネルおよび前記基板間に存在する前記ウェルの総抵抗の実質的に２５％以上であることを特徴とするイメージセンサ。
【請求項２】
請求項１記載のイメージセンサにおいて、前記チャネルは埋め込みチャネルであることを特徴とするイメージセンサ。
【請求項３】
イメージセンサを備えたカメラであって、
このイメージセンサは、
（ａ）第１の導電型の基板、
（ｂ）前記基板の少なくとも一部に亘る第１の導電型のチャネル、
（ｃ）ある所定部分において前記チャネルと基板との間に位置し、またある所定部分において前記基板と前記チャネルとの間に位置しない第２の導電型のウェルであって、それらウェルは全て実質的に連続している第２の導電型のウェル、および
（ｄ）前記ウェルへの接続部を備え、
前記基板および前記チャネル間に存在しない前記ウェルの抵抗は、前記チャネルおよび前記基板間に存在する前記ウェルの総抵抗の実質的に２５％以上であることを特徴とするイメージセンサを備えたカメラ。
【請求項４】
請求項３記載のカメラにおいて、前記チャネルは埋め込みチャネルであることを特徴とするカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電荷結合素子型イメージセンサに関し、特に導電性を低下させたｐ型ウェルを備えたイメージセンサに関する。
【背景技術】
【０００２】
図１に示すように、先行技術における電荷結合素子（ＣＣＤ）１０は、基板１００、第１の導電型のウェル２０、および電荷パケット４０を転送する第２の導電型の埋め込みチャネル３０を備えている。複数のゲート５０が薄膜絶縁層６０によって埋め込みチャネル３０から分離されている。説明のために、第１の導電型はｐ型、第２の導電型はｎ型で、ＣＣＤは二相型とする。電荷パケット４０とはｎ型埋め込みチャネル３０を流れる電子のことである。ｐ型の基板またはウェル２０を流れる正孔が反対型の電子電荷パケット４０になる。
【０００３】
電荷結合素子１０中の電荷パケットの移動を制御するために、ゲート５０への印加電圧を変化させて埋め込みチャネル３０内のポテンシャルエネルギーを変化させる。図１に、各ゲート下の埋め込みチャネル３０内のチャネルポテンシャル４５をプロットした図を示す。電荷パケット４０の移動方向を制御するために、ｐ型インプラント３５を付加的に用いてゲート５０の下のチャネルポテンシャルを選択的に変化させるようになっている。
【０００４】
ＣＣＤ１０がイメージングデバイスとして用いられる場合は、埋め込みチャネル３０を通して転送された電荷パケット４０はフォトンにより生成されたものになる。フルフレーム型のイメージセンサの場合は、光電子はＣＣＤ内で直接生成される。インタライントランスファ型イメージセンサの場合は、光電子はＣＣＤに隣接したフォトダイオードで生成される。
【０００５】
埋め込みチャネル３０を通した電荷パケット転送のために、ゲート５０によって電圧を変化させる。ゲート５０はｐ型ウェル２０に容量結合している。電圧を変化させることにより、正孔がＣＣＤ１０の端部の接点１１０からｐ型ウェル２０に対して流入および流出する。全体のイメージセンサ１３０に対するｐ型ウェル接点１１０の位置が図２に示されている。イメージセンサ１３０は複数の垂直ＣＣＤ１０からなり、この複数の垂直ＣＣＤによってシリアル式の水平ＣＣＤ１２０に向けて電荷がパラレルに転送される。等価回路を図３に示す。キャパシタＣは絶縁層を通じたｐ型ウェルへのゲートの容量結合を表している。ｐ型ウェルは、電荷移動の方向に沿って、あるゲートから隣接ゲートまでの間にＲ２の抵抗を有している。ｐ型ウェルとｐ型ウェル接点１１０との間の最終抵抗はＲ１で表されている。二相型ＣＣＤの場合、ゲートにおけるクロックは通常図４に示すようになる。注目されるのは、一方のゲートにおける電圧変化が電圧変化９１である場合、他方のゲートにおける電圧変化はこれと等値で逆方向の電圧変化９２になることである。この等値で逆方向の電圧変化では、正孔が抵抗Ｒ２を通ってあるゲートからその最近接の隣接ゲートまで流れることのみが要求される。この等値で逆方向の電圧変化によってｐ型ウェル内の電圧が安定化する。場合によっては、ＣＣＤチャネルにおいて電子電荷転送が要求され、図５に示すような非等値の電圧変化が必要になることがある。Ｖ１を一定にしてＶ２のみを変化させる場合は、（図１に示した）ｐ型ウェル２０からｐ型ウェル接点１１０への（または該接点１１０からの）ＣＣＤからの全経路を正孔が流れる必要がある。この正孔が流れるｐ型ウェルの抵抗性経路は著しく大きくなることが起り得る。これは特に数千ゲートを含む超大型イメージセンサの場合に起り得る。ｐ型ウェルの抵抗は数百万オームにもなり得る。ＣＣＤの中央では、ｐ型ウェルの抵抗はＣＣＤチャネルに沿った全Ｒ２抵抗とＣＣＤからｐ型ウェル接点Ｒ１への最終抵抗との総和になる。しかし、ＣＣＤの縁端付近のゲートでは、ｐ型ウェル接点１１０からの距離が短いため、ｐ型ウェルの抵抗は（Ｒ１の値に比べて）はるかに小さい。このように抵抗が異なるということは、イメージセンサの両端におけるＲＣ時定数が変動して、ｐ型ウェルの電圧が一定でなくなることを意味する。これを一般にｐ型ウェルバウンス（ｂｏｕｎｃｅ）と呼ぶ。
【０００６】
ｐ型ウェルバウンスは、インタライン型ＣＣＤにおけるＣＣＤに隣接したフォトダイオードに伴う問題の因となる。フォトダイオードの電荷容量は、ｐ型ウェル２０と基板１００との間の相対的な電圧差によって決定される。ｐ型ウェルバウンスが起ると、該ウェルの電圧は不均一になり、ｐ型ウェル接点１１０近傍のフォトダイオードの電荷容量がｐ型ウェル接点１１０から離れた位置のフォトダイオードの電荷容量と異なってくる。この電荷容量の相違によってイメージセンサの光応答パターンが不均一なものになってしまう。
【０００７】
先行技術においては、Ｒ１およびＲ２の値を小さくしてＲＣ時定数の値をできるだけ小さくすることが重点的に行われていた。米国特許第５，７３６，７５６号などの先行技術において、Ｒ１を除去しかつＲ２をごく小さい値にまで低下させたｐ型ウェル接点を画素部位毎に設けることが開示されている。低抵抗の金属を用いて接点を形成することによりｐ型ウェルバウンスが生じないようにされている。同一の方式が米国特許第６，３３３８，９７８号および米国特許第５，２８６，９９０号に記載されている。各画素部位に接点を追加することの欠点として、製造が著しく複雑になること、該接点がフォトダイオードの不純物汚染源となること、および不要な暗電流が生じることがある。
【０００８】
米国特許第６，０４９，１００号に、垂直ＣＣＤと水平ＣＣＤとの間に付加的なｐ型ウェル接点を追加してｐ型ウェル抵抗を下げることが開示されている。この方法の欠点として、該方法ではＲ１の値を低下させるのみであり、イメージセンサの中心に位置するｐ型ウェル（Ｒ２の値）に対しては作用しないことがある。ｐ型ウェルの中心から付加的なｐ型ウェル接点までの間には依然としてきわめて高い抵抗が存在する。
【０００９】
したがって、前述の欠点を克服したＣＣＤが必要とされている。
【００１０】
【特許文献１】米国特許第６，０４９，１００号明細書
【発明の開示】
【課題を解決するための手段】
【００１１】
本発明は前述の一つ以上の課題を克服することを目的とする。要約すると、本発明の第１の態様によれば、本発明はイメージセンサであって、第１の導電型の基板、実質的に基板上に亘る第１の導電型のチャネル、ある所定部分においてチャネルと基板との間に位置し、またある所定部分において基板とチャネルとの間に位置しない第２の導電型のウェルであって、それらウェルは全て実質的に連続している第２の導電型のウェル、および前記ウェルへの接続部を有するイメージセンサであり、前記基板およびチャネル間に存在しないウェルの抵抗は、前記チャネルおよび基板間に存在するウェルの総抵抗の実質的に１５％以上になっている。
【００１２】
上記およびその他の本発明の態様、目的、特徴および効果は、以下の好適な実施形態の詳細な説明および添付した請求の範囲を精査すること、並びに添付図面を参照することによって明らかにされる。
【発明の効果】
【００１３】
本発明においては、ＣＣＤゲートと、ＣＣＤの中央または縁端と、ｐ型ウェル接点との全ての間に高抵抗の経路が存在するという効果がある。あらゆる箇所が高抵抗であるということは、ＣＣＤゲートの電圧を非等値かつ非補償式に変化させた場合、あらゆる箇所においてｐ型ウェル全体が均等に各ゲートに結合することを意味する。これにより、不均一なフォトダイオードの電荷容量の問題は著しく軽減される。
【発明を実施するための最良の形態】
【００１４】
本発明を詳細に述べる前に、本発明の特徴をいくつか概括しておくことが有意義である。これに関連して、先行技術においてはｐ型ウェルの導電性を高めてｐ型ウェルバウンスを完全に無くすことまたは低減することが重点的に行われていた。本発明の好適な実施形態では先行技術と逆の操作が行われる。言い換えると、ｐ型ウェルの抵抗の増加が図られる。あらゆる箇所においてｐ型ウェルの抵抗を下げる代わりに、本発明ではあらゆる箇所においてｐ型ウェルの抵抗を均等に高めている。また、本発明ではＣＣＤの端部に沿ったｐ型ウェル接点は除去されており、以下に詳述するようにイメージセンサの側面に沿って複数のｐ型ウェル接点が設置されるのみである。これにより、本発明においてはＣＣＤゲートと、ＣＣＤの中央または縁端と、ｐ型ウェル接点との全ての間に高抵抗の経路がもたらされる。あらゆる箇所において高抵抗であるということは、ＣＣＤゲートの電圧を非等値かつ非補償式に変化させた場合、あらゆる箇所においてｐ型ウェル全体が実質的に均等に各ゲートに結合することを意味する。これにより、先行技術における不均一なフォトダイオードの電荷容量の課題は著しく軽減される。
【００１５】
図６を参照する。この図には本発明のイメージセンサ２１０の上面図が示されている。センサ２１０は一列に配列された複数の電荷結合素子２２０を含む。センサは、例えばインタライン型またはフルフレーム型のイメージセンサである。インタライン型の場合は、各ＣＣＤに隣接したフォトダイオードが入射光を受け、この光が捕獲された画像を表す電荷パケットに変換される。この後、ＣＣＤがこの電荷パケットを受け取り、該パケットは水平読み取り装置に転送されて最終処理に供せられる。フルフレーム型の場合は、ＣＣＤが入射光を捕獲し、この光を電荷に変換した後、該電荷のパケットがＣＣＤによって水平読み取り装置に転送されて処理に供せられる。いずれの場合も、電荷パケットは最終的に水平読み取り装置２３０に転送され、この装置から電荷は出力増幅器２４０に転送されて最終処理に供せられる。
【００１６】
またセンサは、センサのｐ型ウェルから正孔を受けるまたは該ウェルに正孔を供給する複数の接点２００を備えている。接点２００はＣＣＤから所定の距離の箇所に配置されており、これにより（先行技術と比較して）所望の高抵抗が得られるようになっている。好適な実施形態では、この所望の距離を得るために、この接点はイメージセンサの垂直方向の両側沿いに配列されている。ただし、その他の配置も可能である。注目されるのは、所望の抵抗を達成するために、この距離は先行技術の場合に比べて実質的に長くなっていることである。
【００１７】
図７を参照する。この図には本発明のセンサの断面図が示されている。このセンサは、好適な実施形態ではｎ型である、所定の導電型の基板３００を備えている。好適な実施形態ではｐ型である、他方の所定の導電型のウェル３２０が基板３００の全面を覆う状態で配置されている。接点はウェル内に配置されている。ただしそれら接点は好適にはイメージセンサの側面沿いに位置しているため図７では表示されていない。前述したように、画像を表す電荷パケットを転送するために、好適にはｎ型である所定の導電型の埋め込みチャネル３３０がウェルの大半の部分を覆っている。絶縁層３６０が埋め込みチャネル３３０と、ゲート３５０であって通電されて埋め込みチャネル３３０を通じて選択的に電荷パケットを転送するゲート３５０との間に配置されている。
【００１８】
さらに図７を参照すると、正孔が接点からｐ型ウェルに対して流入および流出している。注目されるのは、接点はＣＣＤから間隔を置いた位置関係にあるため、ゲートによってカバーされていないウェルの抵抗は先行技術の場合よりも高くなっており、それにより性能が向上していることである。接点をＣＣＤから離れた位置に置くことが抵抗を高める唯一の方法である。ｐ型不純物のドーピング量を調整することで接点を動かすことなく抵抗を高めることも可能である。本発明の目的は、高い抵抗を導入して、ＣＣＤゲートの電圧を非等値かつ非補償式に変化させた場合に、ＣＣＤチャネル下のｐ型ウェルに沿った電圧降下がＣＣＤの端部からｐ型ウェルの接点にかけての電圧降下より小さくなるようにすることである。これにより、先行技術における不均一なフォトダイオードの電荷容量の課題は著しく軽減される。
【００１９】
図８を参照する。この図は電気的構成の模式図であって、埋め込みチャネルによってカバーされていないｐ型ウェルの抵抗（Ｒ１）と埋め込みチャネルによってカバーされているウェルの抵抗（Ｒ２）との関係を示す模式図を示している。より具体的には、基板とチャネルとの間に存在しないウェルの抵抗（Ｒ１）は、チャネルと基板との間に存在するウェルの全抵抗（Ｒ２抵抗の総和）の実質的に２５％以上になっている。ｎをＣＣＤチャネルの全長に沿ったゲート数とすると、Ｒ１は０．２５×（ｎ）×（Ｒ２）より大きくなる。
【００２０】
注目されるのは、当業者に周知のように本発明は三相以上のゲートを備えた種類のＣＣＤにも適用できることである。
【００２１】
図９を参照する。この図は、本発明のセンサ２１０の好適な商業的実施形態を示すデジタルカメラ４００の側面図である。
【００２２】
好適な実施形態を参照して本発明を詳細に説明したが、本発明の精神および範囲内で種々の変更および修正が実施可能であることは明らかである。
【図面の簡単な説明】
【００２３】
【図１】先行技術のイメージセンサの断面側面図である。
【図２】図１の先行技術のイメージセンサの上面図である。
【図３】図１の先行技術のイメージセンサの模式的な電気的構成図である。
【図４】典型的なイメージセンサにおける典型的な先行技術のクロック図である。
【図５】さらなる典型的なイメージセンサにおける典型的な先行技術のクロック図である。
【図６】本発明の電荷結合型イメージセンサの上面図である。
【図７】図６のイメージセンサの断面図である。
【図８】図６のイメージセンサの電気的構成の模式図である。
【図９】本発明のセンサの好適な実施形態を示すデジタルカメラの図である。
【符号の説明】
【００２４】
１０  ＣＣＤ、２０  ウェル、３０  埋め込みチャネル、３５  付加的なｐ型インプラント、４０  電荷パケット、４５  チャネルポテンシャル、５０  ゲート、６０  薄膜絶縁層、９１  電圧変化、９２  等値で逆方向の電圧変化、１００  基板、１１０  接点、１２０  ＣＣＤ、１３０  イメージセンサ、２００  接点、２１０  イメージセンサ、２２０  ＣＣＤ、２３０  水平読み出し装置、２４０  出力増幅器、３００  基板、３２０  ウェル、３３０  埋め込みチャネル、３５０  ゲート、３６０  絶縁層、４００  デジタルカメラ。
【図１】
2007520063.tif 000003
【図２】
2007520063.tif 000004
【図３】
2007520063.tif 000005
【図４】
2007520063.tif 000006
【図５】
2007520063.tif 000007
【図６】
2007520063.tif 000008
【図７】
2007520063.tif 000009
【図８】
2007520063.tif 000010
【図９】
2007520063.tif 000011
【国際調査報告】
2007520063.tif 000012
2007520063.tif 000013