(57)【要約】  電子信号処理回路は、ストリーム処理回路（１２ａ〜１２ｄ）のチェーンを含む。リンク付け多重化回路（１６ａ〜１６ｃ）は、ストリーム処理回路（１２ａ〜１２ｄ）のそれぞれの対をリンク付けする。各リンク付け多重化回路（１６ａ〜１６ｃ）は、通常モード及び置換モードに個々にスイッチ可能である。リンク付け多重化回路（１６ａ〜１６ｃ）は、通常モードの場合、それぞれの対においてストリーム処理回路（１２ａ〜１２ｄ）の間にサンプル値の第１ストリームを伝送する連続した接続を形成する。共用可能な通信構造部（１４ａ〜１４ｃ）は、リンク付け多重化回路（１６ａ〜１６ｃ）に結合される。各リンク付け多重化回路（１６ａ〜１６ｃ）は、置換モードで、通信構造部（１４ａ〜１４ｃ）からの第２ストリームからの連続サンプル値をそれぞれの対のリンク付け多重化回路（１６ａ〜１６ｃ）におけるストリーム処理回路（１２ａ〜１２ｄ）の受信するものに供給する連続した接続を形成する。制御回路（１８）は、多重化回路（１６ａ〜１６ｃ）のうちの選択可能なものを置換モードに維持して、リンク付け多重化回路（１６ａ〜１６ｃ）の選択可能なものが、第２ストリームからの連続したサンプルのストリームをそれぞれの対のリンク付け多重化回路（１６ａ〜１６ｃ）における処理回路のうちの受信するものに伝送し、他のリンク付け多重化回路（１６ａ〜１６ｃ）の少なくとも一部を通常モードに維持する。
2007524095.tif 000002
【特許請求の範囲】
【請求項１】
電子信号処理回路であって、
・各々がストリーム入力及びストリーム出力を有し、連続したサンプル値の入力及び出力ストリームを入力し出力するためのチェーン化された複数のストリーム処理回路と、
・各々がそれぞれの対のストリーム処理回路をリンク付けるリンク付け多重化回路であって、当該リンク付け多重化回路の各々を、通常モードと置換モードとに個別に切り換わり可能とし、前記通常モードの場合にそれぞれの対における前記ストリーム処理回路間にサンプル値の第１ストリームを伝送するための連続的接続を形成するリンク付け多重化回路と、
・前記リンク付け多重化回路に結合される共用可能な通信構造部であって、当該リンク付け多重化回路の各々が、前記置換モードの場合に前記リンク付け多重化回路のそれぞれの対における前記ストリーム処理回路のうちの受信するものに対して当該通信構造部からの第２のストリームからの連続したサンプル値を供給する連続的接続を形成する通信構造部と、
・前記リンク付け多重化回路に結合され前記多重回路のうちの選択可能なものを前記置換モードに維持し、前記リンク付け多重化回路のうちの選択可能なものがそれぞれの対のリンク付け多重化回路における当該処理回路のうちの受信するものに対して前記第２のストリームからの連続したサンプルのストリームを伝送するとともに、他のリンク付け多重化回路の少なくとも一部を前記通常モードに維持するように構成された制御回路と、
を有する電子信号処理回路。
【請求項２】
請求項１に記載の電子信号処理回路であって、各々が前記通信構造部と前記ストリーム処理回路のそれぞれの１つのストリーム出力との間に結合されたインターフェース回路を有し、これらインターフェース回路の各々は、前記制御回路の制御の下で出力モードに個々に切り換わり可能であり、当該インターフェース回路の各々は、前記出力モードの場合に前記第２のストリーム又は前記ストリーム処理回路のそれぞれの１つのストリーム出力からの他のストリームを前記通信構造部に伝送する、電子信号処理回路。
【請求項３】
請求項２に記載の電子信号処理回路であって、前記通信構造部は、前記制御回路により個別に制御可能なチェーン化された複数の多重化回路を有し、これらチェーン化された多重化回路の各々は、前記ストリーム処理回路のそれぞれの対応するものに対応し、前記多重化回路の各々は、第１の入力、第２の入力及び出力を有し、前記第１の入力は、前記ストリーム処理回路の対応するもののストリーム出力に結合され、前記第２の入力は、前記多重化回路の１つにより前記ストリーム処理回路の対応のものにリンクされるストリーム出力を有するストリーム処理回路の先行のものに対応する当該チェーン化された多重化回路の出力に結合される、電子信号処理回路。
【請求項４】
請求項３に記載の電子信号処理集積回路であって、各リンク付け多重化回路は、第１の入力及び第２の入力を有し、前記第１の入力は、前記第１のストリームからのサンプル値を受信するために前記ストリーム処理回路のリンク付けされたもののストリーム出力に結合され、前記第２の入力は、前記ストリーム処理回路の当該リンク付けされたものに対応する当該チェーン化された多重化回路の第２の入力に供給される第２のストリームを受信する、回路。
【請求項５】
請求項３に記載の電子信号処理回路であって、各リンク付け多重化回路は、第１の入力及び第２の入力を有し、前記第１の入力は、前記第１のストリームからのサンプル値を受信するために前記ストリーム処理回路のリンク付けされたものの当該ストリーム出力に結合され、前記第２の入力は、前記ストリーム処理回路のリンク付けされたものの入力にリンク付けされたストリーム出力を有するストリーム処理回路の先行するものに対応するチェーン化された多重化回路の第２の入力に供給される第２のストリームを受信する、回路。
【請求項６】
請求項２に記載の電子信号処理回路であって、前記チェーン化された複数のストリーム処理回路、リンク付け多重化回路及び共用可能な通信構造部と同様に互いに結合された他のチェーン化された複数のストリーム処理回路、他のリンク付け多重化回路及び他の共用可能な通信構造部を有し、当該電子信号処理回路はさらに、前記共用可能な通信構造部の出力と前記他の共用可能な通信構造部の出力と当該電子信号処理回路の第１の外部接続端子とにそれぞれ結合される第１、第２及び第３の入力を有するルータ回路を有し、このルータ回路は、前記共用可能な通信構造部の入力と前記他の共用可能な通信構造部の入力と当該電子信号処理回路の第２の外部接続端子とにそれぞれ結合される第１、第２及び第３の出力を有し、前記ルータ回路は、前記制御回路の制御の下でその入力と出力との間に選択可能な接続パターンを確立するよう構成される、回路。
【請求項７】
請求項６に記載の電子信号処理回路であって、前記複数のストリーム処理回路は、伝送事前処理回路であり、前記ストリーム処理回路は、送信信号におけるデータの符号化におけるそれぞれのチェーン化された機能を行うように構成され、前記他の複数のストリーム処理回路は、受信事後処理回路であり、前記他のストリーム処理回路は、受信信号からのデータを復号するようチェーン化された機能のそれぞれの逆の機能を行うように構成される、回路。
【請求項８】
請求項１に記載の電子信号処理回路であって、集積回路チップに設けられている回路。
【請求項９】
電子信号処理回路をテストする方法であって、当該電子信号処理回路は、複数のストリーム処理回路を有し、これらストリーム処理回路は、当該ストリーム処理回路の対と対との間でサンプル値のストリームを伝送するネットワークにおいて接続され、
・前記ストリーム処理回路のストリーム入力及び出力に結合された共用可能な通信構造部を形成し、当該共用可能な通信構造部は、前記電子信号処理回路の通常の使用中において冗長性があるようにすること、及び
・テストモードにおいて、選択された通常は内部のストリーム処理回路から出力ストリームを抽出すること及び／又は前記共用可能な通信構造部を介して選択された通常は内部のストリーム処理回路に入力ストリームを供給すること、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子信号処理回路に関し、特に、集積化された信号処理回路及びこのような回路の検査及びパッチ処理に関する。
【背景技術】
【０００２】
慣例的に、集積回路へのテストアクセスはスキャンチェーンを用いて行われている。スキャンチェーンを有する集積回路において、種々の機能回路はスキャンセルを介して互いに結合される。通常動作モードにおいて、スキャンセルは、一方の機能回路から他方の機能回路へ２値信号を通過させる。この回路は、テストモードに切り換えられることが可能であり、かかるモードにおいては、当該スキャンセルのうちのスキャンレジスタが直列シフトレジスタとして互いに結合されることが可能となっている。このシフトレジスタを介して、当該集積回路内部の特定の回路に対して２値信号が伝達されることが可能となっている。テスト容易性を確実にするため、当該集積回路の大抵は全てのレジスタが、スキャンチェーンの一部とされ、直列シフト動作の必要性のために概して非常に低速なアクセスとしている。直列シフトレジスタにおけるスキャンセルの特定のシーケンス（列）は、スキャンテストにとっては重要ではない。
【０００３】
サンプル値のストリームを処理する高スループット信号処理回路は、ストリーム処理回路のネットワークを用いるのが好ましい。ストリーム処理回路の代表例は、フィルタ回路であり、これは、入力ストリームから連続した入力値の加重和を計算することにより当該ストリーム処理回路の各々が決定する連続した出力サンプルのストリームを生成するものである。一般に、各ストリーム処理回路は、普通は他のストリーム処理回路からの連続したサンプル値の入力ストリームを受信し、その専用機能を実行するためにオペランド（被演算数）として当該入力ストリームからのサンプル値を用い、当該実行から得られるサンプル値の出力ストリームを生成する。この出力ストリームは、当該ネットワークにおける次のストリーム処理回路により入力ストリームとして用いられるのが一般的である。
【０００４】
ネットワークを用いることの１つの重要な強みは、当該ストリームがストリーム処理回路間における分離したストリーム伝送相互接続部により伝送されるので、通信バスが用いられる場合の例の如く、異なるストリームのサンプルレートが競合により限定されない、という点である。かかる相互接続部は、ストリーム処理回路の対と対との間に排他的な２点間接続として接続された導電体に過ぎないのが普通である。
【０００５】
ストリーム処理回路のネットワークが設計される場合は、集積回路として実現されるのが好ましい。ネットワークが集積化されると、普通の入力及び出力を通じてなす以外はこの回路にアクセスするのが難しくなる。これにより、一旦集積化されると回路を検査する可能性が限定される。このような信号処理は、スキャンチェーンを用いて検査可能であるが、直列シフトをなす必要性のために概して非常に低速にテストが行われる。テストの間は、相互接続されたストリーム処理回路のネットワークの速度にほんの僅かも接近しない。さらに、設計の誤りにより満足のいく動作が阻まれた場合には、再設計された集積回路の製造が当該集積回路が製品に使用可能となる前に必要である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
主として本発明の目的は、ストリーム伝送接続のネットワークにおいて相互接続された信号ストリーム処理回路を備えた電子信号処理回路を規定し、当該ネットワーク内のストリームへの高速アクセスを規定することである。
【０００７】
また、本発明の主要な目的は、通常速度で動作可能であって置換部分がそのストリーム処理回路の選択可能な部分の機能を引き受けるような電子信号処理回路を規定することである。
【課題を解決するための手段】
【０００８】
本発明による電子信号処理回路は、請求項１に記載されている。代表的には、当該回路は、集積回路チップに含まれる。この回路は、ストリーム処理回路のペアとペアとの間の通常ストリーム伝送相互接続部に加え、当該回路の通常動作中は用いられない共用可能なアクセス構造を含む。かかる共用可能なアクセス構造により、サンプルのストリームは、当該ストリーム処理回路の選択可能な１つに伝送可能であり、その入力ストリームを置換する。これは、当該サンプル値を伝送するために時間的に連続した結合を確立するマルチプレクサのモードスイッチによって実現され、当該ストリームからの連続したサンプル値が、各サンプルについての接続を再確立する必要なく伝送されるようにしている。
【０００９】
スキャンアクセスと比較して、より素早く、より少ないオーバヘッドで、より少ないルーチング（経路制御）の問題で、しかも動作に割り込みを入れることなく当該回路に対してテストデータを伝送することが可能である。
【００１０】
当該共用可能なアクセス構造はまた、サンプルのストリームが当該ストリーム処理回路の選択可能な１つから伝送されるモードを許容するのが好ましい。これにより、選択されたストリーム処理回路の出力を監視することができる。より好ましくは、選択されたストリーム処理回路からの出力ストリーム及び入力ストリームは、当該共用可能なアクセス構造を通じて同時に通過させられることが可能である。これにより、テスト入力ストリームを供給し当該ストリーム処理回路の選択可能な１つから結果としての出力ストリームを抽出することにより当該ストリーム処理回路の個々のものの働きを監視することができる。或いは、当該ストリーム処理回路のうちの選択可能な１つについてストリーム処理機能を外部回路により機能的に置換することによって、回路を検査又は修復することができる。
【００１１】
好ましくは、当該共用可能アクセス構造を多重化回路のチェーンとして実現し、これら回路の各々を、当該チェーンにおける先行のものから又は関連のストリーム処理回路のストリーム出力からサンプル値のストリームを伝送するモードに個々に切り換えることができる。この実施例において、多重化回路のチェーンの相互接続配置形態は、ストリーム処理回路のネットワークの相互接続配置形態に対応する。これにより、当該チェーンのマルチプレクサは、マルチプレクサのチェーン上流及び下流の部分それぞれを介して、選択されたストリーム処理回路へ入力ストリームを同処理回路から出力ストリームを伝送するモードに同時になることができる。これにより、当該共用可能な通信構造に必要な配線が最小化される。ストリーム処理回路に対する接続の種々の形態は、かかる同時のストリームを容易にするために用いることができる。
【００１２】
一実施例において、当該回路は、ストリーム処理回路の多数のセット及び多数の共用可能なアクセス構造の他、当該共用可能なアクセス構造間の種々の接続パターンを可能とするルータ回路を含む。例えば、受信／送信回路においては、部分的ループバックテストを行うことを可能にすることとなる。
【００１３】
以下、本発明の上述した点及びその他の目的及び効果を、添付図面を用いて実施例により詳しく説明する。
【発明を実施するための最良の形態】
【００１４】
図１は、信号処理集積回路１０を示しており、この回路は、複数のストリーム処理回路１２ａ〜１２ｄと、第１のマルチプレクサ１４ａ〜１４ｃと、第２のマルチプレクサ１６ａ〜１６ｃと、制御回路１８とを具備している。ストリーム処理回路１２ａ〜１２ｄは、チェーン状に結合されており、最後のストリーム処理回路１２ｄを除き、各々が、第２のマルチプレクサ１６ａ〜１６ｃのうちのそれぞれの１つを介して当該チェーンにおける次のストリーム処理回路１２ｂ〜１２ｄに結合されたストリーム出力を有する。第２のマルチプレクサ１６ａ〜１６ｃの各々は、先行するストリーム処理回路１２ａ〜１２ｃのストリーム出力に結合される第１の入力と、次のストリーム処理回路１２ｂ〜１２ｄのストリーム入力に結合される出力とを有する。接続部として単一の線が示されているが、マルチビットのサンプル値の全てのビットを並列に転送するため、連続したストリーム処理回路１２ａ〜１２ｄの間における各接続部は、通常は複数の信号導電体を含むものであることに留意されたい。
【００１５】
第１のマルチプレクサも、チェーン状に結合され、最初の第１マルチプレクサ１４ａを除き、各々が、先行する第１のマルチプレクサ１４ａ，１４ｂの出力に結合される第１の入力を有する。第１のマルチプレクサ１４ａ〜１４ｃの第２の入力は、ストリーム処理回路のそれぞれの１つのストリーム出力に結合される。第１のマルチプレクサ１４ａ〜１４ｃの第１の入力は、それぞれの第２のマルチプレクサ１６ａ〜１６ｃの第２の入力に結合される。接続部として単一の線が示されているが、マルチビットのサンプル値の全てのビットを並列に転送するため、第１及び第２のマルチプレクサ１４ａ〜１４ｃ，１６ａ〜１６ｃの各入力及び出力の各々は複数の信号導電体を含むのが普通であることに留意されたい。
【００１６】
当該チェーンにおける最初の第１マルチプレクサ１４ａ〜１４ｃの第１入力は、外部端子又は集積回路１０の端子に結合される。同様に、当該チェーンにおける最後の第１マルチプレクサ１４ａ〜１４ｃの出力は、外部端子又は集積回路１０に結合される。制御回路１８は、第１及び第２のマルチプレクサ１４ａ〜１４ｃ，１６ａ〜１６ｃのそれぞれの１つの制御入力に結合される制御出力を有する。
【００１７】
動作時において、集積回路１０は、制御回路１８の制御の下で選択された通常ストリーム処理モード及びテストモードに交互に動作可能である。通常ストリーム処理モードにおいて、制御回路１８は、一方のストリーム処理回路１２ａ〜１２ｄのストリーム出力からの信号サンプルのストリームを他方のものに伝送するように第２のマルチプレクサ１６ａ〜１６ｃの各々を制御する。通常は、各ストリーム処理回路は、入力サンプル値のブロックのそれぞれの入力サンプル値から各々連続した出力サンプル値を計算するように、それぞれの入力サンプル値又は当該サンプル値のブロックにつき各々、当該ストリームに対して１つ又は或る少数の処理作用を繰り返し施す。ストリーム処理ユニットの代表例は、入力サンプル値のブロックのフーリエ変換係数を計算し出力するフーリエ変換処理器や、圧縮又は復元処理器、エラー訂正コード符号化器又は復号器、インターリーバなどを含む。通常の動作モードにおいて、第１のマルチプレクサ１４ａ〜１４ｃのチェーンは、機能しない。
【００１８】
テストモードにおいて、制御回路１８は、第１及び第２のマルチプレクサ１４ａ〜１４ｃ，１６ａ〜１６ｃを制御して、ストリーム処理回路１２ａ〜１２ｄのうちの選択可能な１つのストリーム出力からのサンプル値のストリームを外部端子に供給すること、及び／又はサンプル値のストリームをストリーム処理回路１２ａ〜１２ｄのうちの選択可能な１つのストリーム入力に供給するようにしている。したがって、関連の第２のマルチプレクサ１６ａ〜１６ｃは、バイパスモードに切り替えられて、第１のマルチプレクサ１４ａ〜１４ｃのチェーンからのサンプルのストリームは通常出力ストリームをバイパスするものとされる。テストモードにおいて、制御回路１８は、第２のマルチプレクサ１６ａ〜１６ｃに、他のストリーム処理回路のストリーム入力及び出力を互いに通常モードにおけるが如く結合させるようにする。制御回路１８は、外部コマンドを受信し、ストリーム処理回路１２ａ〜１２ｄのうちのどれかのストリーム入力及び／又はストリーム出力が集積回路１０の外部端子に結合されるかを選択する。これらコマンドが有効になると、制御回路１８は、命令された接続部をアクティブに維持するので、連続サンプルのストリームが、他のスイッチングを必要とすることなく伝送される。
【００１９】
こうして、ストリーム処理回路１２ａ〜１２ｄのうちの選択可能な１つから出力ストリームが抽出されることができるので、このストリームにおけるサンプル値は、例えばテスト機器（図示せず）において基準ストリームからのサンプル値と比較されることが可能となる。同様に、サンプルのテストストリームは、ストリーム処理回路１２ａ〜１２ｄのネットワークの一部が基準ストリームに対応するサンプル値を生成するようにしているかどうかを検出するため、ストリーム処理回路１２ａ〜１２ｄのうちの選択可能な１つに入力ストリームとして供給可能となっている。他のテストにおいて、異なるストリームが同時に当該ネットワークにおける選択されたポイントで当該ネットワークに対して供給されるようにしてもよい。これにより、選択されたストリーム処理回路にテストストリームを供給し、そのストリーム処理回路の出力における結果としての出力又はさらに下流のストリーム処理回路の出力を監視することが可能となる。
【００２０】
或いは、ストリーム処理回路の入力ストリームを抽出し、この抽出されたストリームを外部で処理し、得られるストリームを当該ネットワークに戻すように供給することにより、当該ネットワークから当該ストリーム処理回路のサブチェーン又は１ストリーム処理回路を機能的に排除することができる。このようにして、選択されたストリーム処理回路又はこうしたストリーム処理回路のサブチェーンからエラーが抽出可能となった場合にネットワークが良好に機能しているかどうかをテストすることができる。また、当該回路をこの態様において修復することも可能であり、或いはその機能的能力が拡張可能となる。これは、選択されたストリーム処理回路又はサブチェーンの入力信号を抽出しその出力ストリームを外部で計算された結果で置き換えることにより行われるのが普通である。但し、他の代替形態では、当該抽出された入力ストリームを訂正し、その訂正された入力ストリームを、当該選択されたストリーム処理回路のストリーム入力に供給することもできる。
【００２１】
好ましくは、図１に示されるように、第１のマルチプレクサ１４ａ〜１４ｃのチェーンが信号処理回路１２ａ〜１２ｄのチェーンと並列に延びるので、特定のストリーム処理回路１２ａ〜１２ｄのストリーム出力に結合される入力を有する各第１のマルチプレクサ１４ａ〜１４ｃは、当該特定のストリーム処理回路１２ａ〜１２ｄの後続のものに結合されるその入力を有する第１のマルチプレクサ１４ａ〜１４ｃに結合される出力を有する。こうして、入力及び出力ストリームは、並列に伝送可能となる。
【００２２】
例えば、図１の回路では、サンプルの入力ストリームは、当該選択されたストリーム処理回路のストリーム出力からのサンプルの出力ストリームと同時に、選択された処理回路１２ａ〜１２ｄのストリーム入力に第１のマルチプレクサ１４ａ〜１４ｃのチェーンを通じて伝送可能である。このように、その選択されたストリーム処理回路１２ａ〜１２ｄは、分離してテスト可能である。同様に、選択されたストリーム処理回路１２ａ〜１２ｄからの出力サンプルのストリームは、集積回路１０から出力され、処理され（例えば訂正され、又はテストサンプルによって選択的に置換され）、当該選択されたストリーム処理回路１２ａ〜１２ｄに続くストリーム処理回路１２ａ〜１２ｄのストリーム入力に戻されるようにすることが可能である。
【００２３】
図１ａは、第２のマルチプレクサ１６ａ〜１６ｃの入力を接続する代替形態を示している。４つの信号処理回路１２ａ〜１２ｄを持つ集積回路１０が示されているが、これより多くのもの（図示せず）が存在してもよいことに留意されたい。この実施例において、各第２のマルチプレクサ１６ａ〜１６ｃは、特定の信号処理回路１２ａ〜１２ｄのストリーム出力に結合されたその第１の入力と、特定の信号処理回路１２ａ〜１２ｄのストリーム入力に（図１ａの例においては他の第２マルチプレクサ１６ａ〜１６ｃを介して）結合される他の入力を有する第１のマルチプレクサ１４ａ〜１４ｃの入力に結合されるその第２の入力を有する。これにより、当該特定のストリーム処理回路１６ａ〜１６ｄを集積回路外部のストリーム処理回路（図示せず）で「置換」することが可能となる。これをなすため、制御回路１８は、第１及び第２のマルチプレクサを制御して、特定のストリーム処理回路１６ａ〜１６ｄの入力サンプルのストリームが当該集積回路から出力され、処理されたストリームが当該特定のストリーム処理回路１６ａ〜１６ｄからの出力ストリームに代えてストリーム処理回路１２ａ〜１２ｄのチェーンに供給されるようにしている。
【００２４】
代替例として、第１のマルチプレクサの第２のチェーン（図示せず）が第１のマルチプレクサ１４ａ〜１４ｄと並列に設け、これにより入力ストリームが第１のマルチプレクサ１４ａ〜１４ｄの第１のチェーンを介して信号処理回路１２ａ〜１２ｄに供給され、出力ストリームが第１のマルチプレクサの第２のチェーンを介して信号処理回路１２ａ〜１２ｄから抽出されるようにしてもよい。或いは、２セットのバスラインを用いてもよく、各第１のマルチプレクサがそれぞれのストリーム処理回路１２ａ〜１２ｄのストリーム出力からサンプルビット値により第１のセットのバスラインを駆動するように制御回路１８により制御される３ステートドライバを有し、各第２のマルチプレクサ１６ａ〜１６ｄが入力ストリームのサンプルを受信するための第２のセットのバスラインに結合された入力を有するものとされる。但し、このタイプの方策は、付加的なセットの信号導電体を必要としシリコン領域を増大させるものである。
【００２５】
図２は、他の信号処理回路を示している。この回路は、各々が図１に示されるタイプのチェーンを有する２つのブランチと、当該２つのブランチの第１マルチプレクサ１４ａ〜１４ｃのチェーンの出力に結合される入力、集積回路１０の外部入力２２、当該２つのブランチの第１のマルチプレクサ１４ａ〜１４ｃのチェーンの入力に結合される出力、及び集積回路１０の外部出力２４を有するルータ回路（経路制御回路）２０とを含む。
【００２６】
代表例においては、第１のブランチの処理回路１２ａ〜１２ｄは、受信処理機能（例えば、フーリエ変換や、その後の復調、インターリービング、エラー訂正など）を行い、第２のブランチの処理回路１２ａ〜１２ｄは、送信処理機能の逆の送信処理機能（例えば、エラー訂正符号化や、その後のインターリービング、変調及びフーリエ変換）を行う。
【００２７】
ルータ回路は、幾つかの出力への幾つかの入力の組み合わせ接続を規定するそれ自体は知られたタイプのものとすることができる。ルータ回路２０は、制御回路の制御の下でその入力と出力との間に種々の選択可能な結合パターンを形成するよう構成される。第１のパターンにおいて、ルータ回路２０は、その外部入力２２を第１ブランチの第１のマルチプレクサ回路１４ａ〜１４ｄのチェーンの入力に、その外部出力２４を当該第１ブランチの第１マルチプレクサ回路１４ａ〜１４ｄのチェーンの出力に結合する。このパターンにおいて、第１のブランチをテストすることができる。第２のパターンにおいて、ルータ回路２０は、その外部入力２２を第２ブランチの第１のマルチプレクサ回路１４ａ〜１４ｄのチェーンの入力に、その外部出力２４を第２のブランチの第１マルチプレクサ回路１４ａ〜１４ｄのチェーンの出力に結合する。このパターンにおいて、第２のブランチをテストすることができる。
【００２８】
第３のパターンにおいて、ルータ回路２０は、第１のブランチの第１のマルチプレクサ回路１４ａ〜１４ｄのチェーンの入力を第２のブランチの第１のマルチプレクサ回路１４ａ〜１４ｄのチェーンの出力に結合する。このパターンにおいて、信号サンプルのストリームを、第２ブランチの選択されたストリーム処理回路１２ａ〜１２ｄのストリーム出力から第１ブランチの選択されたストリーム処理回路１２ａ〜１２ｄのストリーム入力に供給することができる。
【００２９】
第１ブランチのストリーム処理回路１２ａ〜１２ｄが受信機能を担い第１ブランチのストリーム処理回路１２ａ〜１２ｄが送信機能を担う場合、これが折り返しテストを容易にし、ここで当該送信ブランチにおける信号処理回路１２ａ〜１２ｄのチェーンの一部により生成された部分的出力は、送信と受信との間の相互関係の欠如の可能性のある起源を特定するため、受信ブランチのチェーンにおける対応のステージに導入される。
【００３０】
第３のパターンにおいて、ルータ回路２０も、第２のマルチプレクサ回路１４ａ〜１４ｄのチェーンの入力を外部入力２２に、第１のマルチプレクサ回路１４ａ〜１４ｄのチェーンの出力を外部出力２４に結合することができるので、連続したサンプルのストリームが他の切り換えを伴うことなく伝送可能となる。これにより、サンプルのテストストリームを供給し、このテストストリームを送信ブランチの選択された信号処理回路のストリーム入力に結合し、その選択された信号処理回路の出力ストリームを受信ブランチにおけるその反転信号処理回路のストリーム入力に結合し、結果として得られた出力ストリームを外部出力２４に供給することにより、個々の信号処理回路１２ａ〜１２ｄの相互関係の１つずつのテストを容易にする。
【００３１】
ルータ回路はまた、第４のパターンを規定してもよく、かかるパターンにおいて、第３のパターンに対して、第１及び第２のブランチの役割が交代したものとすることができる。
【００３２】
図３は、前述したような集積回路１０と訂正回路３２とを含む回路モジュール３０を示しており、かかる訂正回路は、第１のマルチプレクサ１４ａ〜１４ｃ（図示せず）のチェーンの入力及び出力に結合された端子を介して集積回路と結合される。例えば、回路モジュールを印刷回路基板としてもよいし、或いは印刷回路基板において用いられる封入型モジュールとしてもよい。図のモジュールは、通常のプログラミングによって可能なものを越えて集積回路の機能を訂正し又は変更するために用いられることができる。この実現形態において、訂正回路３２は、例えばストリーム処理回路１２ａ〜１２ｄの選択されたものの入力及び出力ストリームを受信する。この態様において、ストリーム処理回路１２ａ〜１２ｄの選択されたものにおける設計エラーは、集積回路を再設計することなく訂正可能であり、或いは集積回路１０の機能的制限が特定の用途のために解消されることが可能となる。勿論、集積回路１０の選択された単一のストリーム処理回路１２ａ〜１２ｄを置き換えることではなく、訂正回路３２が、集積回路１０の一連の選択された複数のストリーム処理回路１２ａ〜１２ｄを置き換えるか、又は集積回路１０の連続した２つのストリーム処理回路１２ａ〜１２ｄの間に挿入される付加的な信号処理機能を行うようにしてもよい。
【００３３】
以上、本発明を特定の実施例に基づいて説明したが、数多くの変形が可能であることは明らかである。例えば、クロック制御されるレジスタを、データパスにおける種々の位置において、例えば連続した第１のマルチプレクサ１４ａ〜１４ｃの対と対との間に挿入し、タイミング条件を簡素化するようにしてもよい。同様に、より多くの又はより少ない数のストリーム処理回路を用い、これに対応したより多くの又はより少ない数の第１及び第２のマルチプレクサ回路１４ａ〜１４ｃ，１６ａ〜１６ｃとしてもよいことも勿論である。ストリーム処理回路１２ａ〜１２ｄの幾つか又は全ては、より少ないストリーム処理回路の組み合わせによって構成されるようにしてもよい。
【００３４】
同様に、チェーンに代えて、ストリーム処理回路のより複雑なネットワークを用いてもよい。この場合、第１及び第２のマルチプレクサ１４ａ〜１４ｃ及び１６ａ〜１６ｄが対応のネットワークにおいて結合されるのが好ましい。このようなネットワークが集積回路１０に対する複数の外部入力又は出力を有する場合、制御回路１８の制御の下で、選択するための付加的マルチプレクサを設けてもよく、これに集積回路のネットワーク外部接続の入力及び／又は出力のどれかが結合されることになる。
【００３５】
第１マルチプレクサ１４ａ〜１４ｃのチェーンの入力及び出力に対する外部接続部を集積回路１０の分離した外部端子として示したが、これら接続部は、他の機能（例えばテストモードにおいてのみ外部端子に結合される接続部）の外部端子と共用することができることも留意されたい。第１のマルチプレクサ１４ａ〜１４ｃのチェーンの入力及び出力は、同じ外部端子に結合されるようにしてもよいが、これは、入力及び出力が当該入力及び出力サンプルが外部端子において一時的に多重化される場合にのみ同時に行われることが可能であることを理解されたい。このような多重化なしでは、テスト入力ストリーム又はテスト出力ストリームによるテストしかこの場合可能とならない。
【図面の簡単な説明】
【００３６】
【図１】信号処理回路を示す図。
【図１ａ】信号処理回路を示す図。
【図２】他の信号処理回路を示す図。
【図３】回路モジュールを示す図。
【図１】
2007524095.tif 000003
【図１ａ】
2007524095.tif 000004
【図２】
2007524095.tif 000005
【図３】
2007524095.tif 000006
【国際調査報告】
2007524095.tif 000007
2007524095.tif 000008