(57)【要約】電気的にプログラム可能なマルチモード回路が記載された。具体的には、本発明は、第１の経路と第２の経路とを含む、電気的にプログラム可能なマルチモード回路である。あるモードと、信号の方向性の流れ方向が、前記第１の経路と前記第２の経路との選択的なバイアスによって制御される。マルチモード回路は、位相シフタモード、及びＩＱ変調モード、増幅器モード、ミキサモード、及び逓倍器モードのようなモードを含むように生成される。
2007514342.tif 000002
【特許請求の範囲】
【請求項１】
第１のポートと、
第２のポートと、
第１の経路ポートと前記第２のポートとの間に結合された第１の経路であって、第１のＦＥＴゲートアレイに結合された第１の位相シフトデバイスを含む、第１の経路と、
第２の経路ポートと前記第２のポートとの間に結合された第２の経路であって、第２のＦＥＴゲートアレイに結合された第２の位相シフトデバイスを含む、第２の経路と、
前記第１のポートと前記第１の経路ポートと前記第２の経路ポートとの間に結合された位相シフトカプラ
とを備え、
前記第１及び第２のＦＥＴゲートアレイと、前記第１及び第２の位相シフトデバイスとが、少なくとも１つのモードを選択するユーザによって電気的にプログラム可能であり且つ再プログラム可能であることからなる、電気的にプログラム可能なマルチモード回路。
【請求項２】
前記位相シフトカプラは、前記第１のポートからの信号を、直角位相をなす第１のベクトル成分と第２のベクトル成分とに分解し、
前記第１のベクトル成分は、前記第１の経路ポートに結合され、前記第２のベクトル成分は、前記第２の経路ポートに結合されることからなる、請求項１に記載の電気的にプログラム可能なマルチモード回路。
【請求項３】
前記電気的にプログラム可能なマルチモード回路は、逓倍器、ミキサ、減衰器、位相シフタ、並びに同相及び直交位相（ＩＱ）変調器からなる複数のモードうちの少なくとも１つのモードを有する電気的なモジュールを形成するために、少なくとも１つの他の電気的にプログラム可能なマルチモード回路とカスケード接続されることが可能である、請求項１に記載の電気的にプログラム可能なマルチモード回路。
【請求項４】
前記第１の位相シフトデバイスは、第１のランゲカプラであり、前記第２の位相シフトデバイスは、第２のランゲカプラであることからなる、請求項１に記載の電気的にプログラム可能なマルチモード回路。
【請求項５】
前記第１及び第２のＦＥＴゲートアレイの各々は、デュアルゲートＦＥＴアレイであり、それにより、該アレイの各デュアルゲートＦＥＴは、第１のゲート端子と、第２のゲート端子と、ソース端子と、ドレイン端子とを備える、請求項１に記載の電気的にプログラム可能なマルチモード回路。
【請求項６】
前記第１及び第２のＦＥＴゲートアレイは、デュアルゲートＦＥＴを含み、前記デュアルゲートＦＥＴは、互いに電気的に結合された前記第１のゲート端子と、互いに電気的に結合された前記ドレイン端子と、互いに電気的に結合された前記ソース端子とを有することからなる、請求項５に記載の電気的にプログラム可能なマルチモード回路。
【請求項７】
前記デュアルゲートＦＥＴの各々は、信号調整を提供する、デュアルゲートの電流の流れを、ターンオンするか又はターンオフするために、前記第２のゲート端子の各々に結合された別個の電気制御信号によって電気的にプログラム可能であり且つ再プログラム可能である、請求項５に記載の電気的にプログラム可能なマルチモード回路。
【請求項８】
前記デュアルゲートＦＥＴの各々は、ミキサモードに対して電気的にプログラム可能であり且つ再プログラム可能であり、
ローカル発振器信号が、前記第２のゲート端子の各々に結合されることからなる、請求項５に記載の電気的にプログラム可能なマルチモード回路。
【請求項９】
前記少なくとも１つのモードが、逓倍器、ミキサ、切り換え減衰器、位相シフタ、並びに同相及び直交位相（ＩＱ）変調器からなるグループから選択される、請求項１に記載の電気的にプログラム可能なマルチモード回路。
【請求項１０】
前記電気的にプログラム可能であること且つ再プログラム可能であることが、少なくとも１つの入力ディジタルワードによって制御される、請求項１に記載の電気的にプログラム可能なマルチモード回路。
【請求項１１】
再構成可能な位相アレイシステムであって、
少なくとも１つの輻射素子と、
少なくとも１つの電気的にプログラム可能なモノリシックマイクロ波集積回路（ＭＭＩＣ）
とを備え、
前記電気的にプログラム可能なＭＭＩＣが、
第１のポートと、
第２のポートと、
第１の経路ポートと前記第２のポートとの間に結合された第１の経路であって、第１のＦＥＴデュアルゲートアレイに結合された第１の位相シフトデバイスを含む、第１の経路と、
第２の経路ポートと前記第２のポートとの間に結合された第２の経路であって、第２のＦＥＴデュアルゲートアレイに結合された第２の位相シフトデバイスを含む、第２の経路と、
前記第１のポートと前記第１の経路ポートと前記第２の経路ポートとの間に結合された位相シフトカプラ
とを備え、
前記第１及び前記第２のＦＥＴデュアルゲートアレイと、前記第１及び前記第２の位相シフトデバイスとが、複数のモードのうちの１つのモードを選択するユーザによって電気的にプログラム可能であり且つ再プログラム可能であり、
前記少なくとも１つの電気的にプログラム可能なＭＭＩＣの第２のポートの各々が、前記少なくとも１つの輻射素子に電気的に結合されることからなる、再構成可能な位相アレイシステム。
【請求項１２】
前記位相シフトカプラは、前記第１のポートからの信号を、直角位相をなす第１のベクトル成分と第２のベクトル成分とに分解し、
前記第１のベクトル成分は、前記第１の経路ポートに結合され、前記第２のベクトル成分は、前記第２の経路ポートに結合されることからなる、請求項１１に記載の再構成可能な位相アレイシステム。
【請求項１３】
前記少なくとも１つの電気的にプログラム可能なＭＭＩＣの第１のポートは、電気的なモジュールを形成するために、第２の電気的にプログラム可能なＭＭＩＣの第２のポートに電気的に結合されることが可能であり、それにより、前記電気的なモジュールは、逓倍器、ミキサ、減衰器、位相シフタ、並びに同相及び直交位相（ＩＱ）変調器からなる少なくとも１つのモードに対して電気的にプログラム可能であり且つ再プログラム可能である、請求項１１に記載の再構成可能な位相アレイシステム。
【請求項１４】
前記第１の位相シフトデバイスは、第１のランゲカプラであり、第２の位相シフトデバイスは、第２のランゲカプラであることからなる、請求項１１に記載の再構成可能な位相アレイシステム。
【請求項１５】
前記第１及び第２の複数のデュアルゲートＦＥＴは、３つのデュアルゲートＦＥＴである、請求項１１に記載の再構成可能な位相アレイシステム。
【請求項１６】
前記デュアルゲートＦＥＴは、ｄｃ電力を節約するために、個別にオフ及びオンに電気的にプログラムされ且つ再プログラムされる、請求項１１に記載の再構成可能な位相アレイシステム。
【請求項１７】
前記少なくとも１つのモードが、逓倍器、ミキサ、切り換え減衰器、位相シフタ、並びに同相及び直交位相（ＩＱ）変調器からなるグループから選択される、請求項１１に記載の再構成可能な位相アレイシステム。
【請求項１８】
トランシーバ回路であって、
同相及び直交位相位相（ＩＱ）モードのための第１の電気的にプログラム可能なマルチモード回路であって、第１のポートを第２のポートに電気的に接続する、第１の電気的にプログラム可能なマルチモード回路と、
ミキサモードのための第２の電気的にプログラム可能なマルチモード回路であって、前記第２のポートを第３のポートに電気的に接続する、第２の電気的にプログラム可能なマルチモード回路と、
位相シフタモードのための第３の電気的にプログラム可能なマルチモード回路であって、前記第３のポートを第４のポートに電気的に接続する、第３の電気的にプログラム可能なマルチモード回路
とを備え、
前記第１、前記第２、及び前記第３の電気的にプログラム可能なマルチモード回路の各々が、
複数のモードと、
信号ポートと、
経路ポートと、
第１の経路入力ポートと経路ポートとを有する第１の経路であって、電気的にプログラム可能で且つ再プログラム可能であり、信号の位相と振幅の調整を制御することからなる、第１の経路と、
第２の信号入力ポートと前記経路ポートとを有する第２の経路であって、電気的にプログラム可能で且つ再プログラム可能であり、信号の位相と振幅の調整を制御することからなる、第２の経路と、
前記第１の経路入力ポート及び前記第２の経路入力ポートを、前記信号ポートに電気的に接続する直角位相シフトカプラ
とを備え、
前記複数のモードが、逓倍器、ミキサ、位相シフタ、増幅器、減衰器、及びＩＱ変調器モードからなることからなる、トランシーバ回路。
【請求項１９】
増幅器モードのための第４の電気的にプログラム可能なマルチモード回路を更に備え、前記第４の電気的にプログラム可能なマルチモード回路は、前記第４のポートを第５のポートに電気的に接続することからなる、請求項１８に記載のトランシーバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子システムのための、電気的にプログラム可能なマルチモード回路に関し、特に、電気的にプログラム可能なマルチモード・モノリシックマイクロ波集積回路（ＭＭＩＣ）に関する。前記電気的にプログラム可能なマルチモード・モノリシックマイクロ波集積回路（ＭＭＩＣ）によって、ユーザが、電気的なハードウェア構成要素を、電気的にプログラムすることと、再プログラムすることとが可能となり、その結果、同じマルチモード回路を、複数の受信及び送信用途に利用することが可能となる。例えば、マルチモード回路を、位相シフタモード、同相及び直交位相（ＩＱ：In-Phase and Quadrature）変調モード、増幅器モード、減衰器モード、逓倍器モード、及びミキサモードからなるグループから選択された少なくとも１つのモードについてプログラムすることができる。ユーザの所望の電子システム機能を達成するために、複数の電気的にプログラム可能なマルチモード回路をカスケード接続することができる。
【背景技術】
【０００２】
電子システムは、電気的なハードウェアに、電気信号における処理を実行することを要求し、その処理は、増幅、逓倍（乗算）、ミキシング、減衰、位相シフト、及び同相及び直交位相（ＩＱ）変調を含む。電子システムのいくつかの例は、電気的なハードウェアにターゲットの捕捉と追尾を要求するレーダシステム、信号を多数のユーザに送信することを並びに多数のユーザから受信することを電気的なハードウェアに要求する通信システムを含む。
【０００３】
レーダシステム及び通信システムの用途の場合には、電気的なハードウェアは、典型的には、信号を送受信するための少なくとも１つのアンテナに結合される。受信器用途の場合には、アンテナは、該アンテナの輻射ビームパターンを舵取りすることによって、空間的に信号を走査し、所望の信号上にロックオンする。振幅励起及び／又は位相励起アレイ含むアンテナを、到来する信号を捜すための受容ビームを形成するために用いることができる。振幅及び／又は位相励起アレイはまた、クライアントの方向における高信号強度を提供するためのトランシーバビームを形づくることができる。そのようなアレイアンテナの一例は、位相アレイである。
【０００４】
位相アレイは、複数の空間的に離れた輻射素子を含む。輻射素子の各々を、所望の方向において電磁エネルギーを輻射するために、且つ、所望のビーム形状を形成するために、独立に制御することができる。輻射素子の各々は、選択された位相と、信号伝送のための互いに関連した振幅励起とを有する信号が提供され、各素子から受信する信号は、信号の受信に関して、各信号の位相と振幅とを修正するよう続行される。輻射素子の振幅励起を、ビーム形状と、サイドローブ（side lobe）レベルとを制御するために用いることができる。ビーム形状と、サイドローブレベルとを制御するための一方法は、各輻射素子ごとにトランシーバ回路のような、すなわち、回路が送信器と受信器との両方の信号能力を含む、電気的なハードウェアを利用することである。
【特許文献１】米国特許第４，６３８，１９０号明細書
【非特許文献１】Marcel Kossel著、「A Dualgate FET modulator for a RFID application in the 2.4GHz ISM band」
【非特許文献２】Stephen Maas著、「Microwave Mixers」
【発明の開示】
【発明が解決しようとする課題】
【０００５】
トランシーバモジュールは、標準的には、複数のタイプの電気的なハードウェア構成要素を含む。受信器用途の場合には、受信された信号は、低ノイズ増幅器によって増幅され、マイクロ波ミキサによってベースバンド周波数信号へと変換され、及びベースバンド増幅器によって増幅される。送信器用途の場合には、送信される信号が、アンテナによって送信される前に、高電力増幅器によって増幅させられる。しかしながら、受信器及び送信器用途のための、従来技術のトランシーバモジュールは、固定された回路トポロジを有する。修正されたシステム要件が、電気的なハードウェア構成要素を修正するためにか又は置き換えるために、トランシーバモジュールを分解することを必要とする場合には、固定されたトポロジには、問題がある。
【０００６】
特許文献１のような従来技術は、入力信号の位相シフトのディジタル的な制御の必要性に対処している。技術刊行物である非特許文献１のような従来技術は、０．６ｕｍのデュアルゲートの電界効果トランジスタ（ＦＥＴ）を用いた能動変調器を説明している。しかしながら、従来技術は、修正されたシステム要件が、既存の電子システムからの電気的なハードウェア構成要素の除去か又は追加を必要とする場合の状況を扱っていない。例えば、受信器用途は、追加的な位相シフトブロックか又は逓倍ブロックを含む修正されたシステム要件を要求する可能性があり、送信器用途の場合には、ＩＱ変調構成要素か又はミキサブロックの追加を含む修正されたシステム要求を要求する可能性がある。追加的には、システム要件は、送信器アンテナか又は受信器アンテナのための信号パターンを変更するために、トランシーバモジュールの利得か又は位相を変更することを必要とさせる可能性がある。追加的には、受信器用途において、出現するノイズを最小化するために、且つ、送信器用途において、出力電力を最大化するために、アレイの各アンテナ素子の付近にトランシーバモジュールが結合されることが望ましいであろう。更には、分離されたモジュールブロックの必要性を排除するために、トランシーバモジュールが集積回路であることが望ましいであろう。該集積回路は、部品数を低減させ、歩留まり及び信頼性を改善する。何故ならば、部品数の多いトランシーバは、製造プロセスを複雑にし、通常、故障とリワークまでの平均時間の短縮をまねくからである。
【０００７】
従って、変化するシステム規格要件に適合させるために、ユーザ入力に基づいてトポロジを変更するためのフレキシビリティを有した、送信及び受信用途に適合可能なトランシーバ回路の必要性がある。該トランシーバ回路によって、ユーザが、受信器用途の場合の低ノイズ動作に対する、及び送信器用途の場合の高電力性能に対する設計条件を最適化することが更に可能となり、小型であること及びアンテナ素子の近傍にあることのような本トランシーバ全体にわたる他の利点が提供される。
【課題を解決するための手段】
【０００８】
本発明は、電子システムのための、電気的にプログラム可能なマルチモード回路に関するものであり、該回路によって、ユーザが、電気的なハードウェア構成要素を電気的にプログラムすることができ、及び再プログラムすることができ、その結果、同じマルチモード回路を、受信器及び送信器用途のために利用することが可能となる。
【０００９】
具体的には、電気的にプログラム可能な回路は、第１のポートと第２のポートとを備える。第１の経路が、第１の経路ポートと、前記第２のポートとの間に結合され、該第１の経路は、第１のＦＥＴゲートアレイに結合された第１の位相シフトデバイスを含む。第２の経路が、第２の経路ポートと前記第２のポートとの間に結合され、ここで、該第２の経路は、第２のＦＥＴゲートアレイに結合された第２の位相シフトデバイスを含む。位相シフトカプラが、前記第１のポート、前記第１の経路ポート、及び前記第２の経路ポートに結合される。前記第１及び第２のＦＥＴゲートアレイと、前記第１及び第２の位相シフトデバイスとが、少なくとも１つのモードを選択するユーザによって電気的にプログラム可能且つ再プログラム可能である。
【００１０】
位相シフトカプラが、前記第１のポートからの信号を、直角位相をなす第１のベクトル成分と第２のベクトル成分とに分解することが本発明の追加的な特徴である。前記第１のベクトル成分は、前記第１の経路ポートに結合し、前記第２のベクトル成分は、前記第２の経路ポートに結合する。電気的にプログラム可能なマルチモード回路を、少なくとも１つの他の電気的にプログラム可能なマルチモード回路とカスケード接続して、逓倍器、ミキサ、減衰器、位相シフタ、及び同相及び直交位相（ＩＱ）変調器からなるモードのうちの少なくとも１つを有する電気的なモジュールを形成することができる。
【００１１】
第１の位相シフトデバイスは、第１のランゲカプラとすることができ、第２の位相シフトデバイスは、第２のランゲカプラとすることができることは、本発明の別の特徴である。更に、各々の第１及び第２の複数のＦＥＴゲートアレイは、デュアルゲートＦＥＴアレイである。アレイの各デュアルゲートＦＥＴは、第１のゲート端子、第２のゲート端子、ソース端子、及びドレイン端子を備える。
【００１２】
前記第１のＦＥＴゲートアレイが、第１の複数のデュアルゲートＦＥＴを含み、前記第２のＦＥＴゲートアレイが、第２の複数のデュアルゲートＦＥＴを含むことは、本発明の別の特徴である。デュアルゲートＦＥＴの前記第１のアレイと、デュアルゲートＦＥＴの前記第２のアレイとの各々のデュアルゲートＦＥＴは、第１のゲート端子、第２のゲート端子、ソース端子、及びドレイン端子を備える。この特徴の１つのオプションにおいて、デュアルゲートＦＥＴの第１のアレイは、電気的に互いに接続された複数の第１のゲート端子、電気的に互いに接続された複数の第２のドレイン端子、及び電気的に互いに接続された複数のソース端子を有する。この特徴において、デュアルゲートＦＥＴは、信号の調整を提供するデュアルゲートの電流の流れをターンオンするためか又はターンオフするために第２のゲート端子の各々に結合された別個の電気的な制御信号によって電気的にプログラム可能且つ再プログラム可能である。別の例において、デュアルゲートＦＥＴは、ミキサモードに対して、電気的にプログラム可能且つ再プログラム可能である。該ミキサモードにおいて、ローカルな発振器信号が、前記第２のゲート端子の各々に結合される。更に別の例において、電気的にプログラム可能且つ再プログラム可能な電気回路を、少なくとも１つのディジタルワード入力によって電気的に制御することができる。
【００１３】
所望のシステム性能に最適化するために、第１の経路と第２の経路とを、電気的にプログラムすることができ且つ再プログラムすることができることは別の特徴である。例えば、高電力性能を要求する第１の経路及び／又は第２の経路を、高電力増幅のための、最適化された入力及び出力整合ネットワーク、中間段インピーダンス整合ネットワーク、及びバイアスネットワークによって電気的にプログラムすることができる。一例において、低ノイズ性能を要求する第１の経路及び／又は第２の経路を、低ノイズ増幅のための、最適化された入力及び出力整合ネットワーク、中間段インピーダンス整合ネットワーク、及びバイアスネットワークによって達成するために電気的にプログラムすることができる。
【００１４】
別の実施形態において、再構成可能な位相アレイシステムは、少なくとも１つの輻射素子、少なくとも１つの電気的にプログラム可能なマルチモード・モノリシックマイクロ波集積回路（ＭＭＩＣ）を含む。この実施形態において、電気的にプログラム可能なマルチモードＭＭＩＣは、第１のポート、第２のポート、及び前記第１の経路ポートと前記第２のポートとの間に結合された第１の経路を含む。前記第１の経路は、第１のＦＥＴゲートアレイに結合された第１の位相シフトデバイスを含む。更に、第２の経路は、第２の経路ポートと前記第２のポートとの間に結合され、該第２の経路は、第２のＦＥＴゲートアレイに結合された第２の位相シフトデバイスを含む。更に、前記第１及び第２のＦＥＴゲートアレイは、ＦＥＴデュアルゲートアレイであり、それにより、アレイの各デュアルゲートＦＥＴは、第１のゲート端子、第２のゲート端子、ソース端子、及びドレイン端子を含む。
【００１５】
例において、前記第１のＦＥＴゲートアレイは、複数のデュアルゲートＦＥＴを含むことができ、前記第２のＦＥＴゲートアレイは、複数のデュアルゲートＦＥＴを含むことができる。別の代替例において、複数のデュアルゲートＦＥＴのうちの少なくとも１つが、ミキサモードに対して、電気的にプログラム可能且つ再プログラム可能である。該ミキサモードにおいて、ローカルな発振器信号が、前記第２のゲート端子の各々に結合される。前記第１及び第２のＦＥＴデュアルゲートアレイと、前記第１及び第２の位相シフトデバイスとが、少なくとも１つのモードを選択するユーザによって電気的にプログラム可能且つ再プログラム可能である。少なくとも１つの電気的にプログラム可能な回路の第２のポートの各々は、前記少なくとも１つの輻射素子に電気的に結合される。信号ビームを再配置するためにか、又は信号ビーム形状及びサイドローブレベルを修正するために、更に、ユーザは、アンテナビームの位相角度と振幅とを、コンステレーションマップ（constellation map）に沿った分離点に向けるためにプログラム及び再プログラムする。
【００１６】
トランシーバのハードウェアが実装された後に、システム要件を修正することができること、及び同じトランシーバのハードウェアを、利得、位相シフト、追加及び／又は削除する（ミキサ、位相シフタ、減衰器、及び増幅器のような）電気的なハードウェアのようなトランシーバモジュール性能特性を変更するために再プログラムすることができることとが、本発明の利点である。
【００１７】
プログラム可能な電気回路が、高分解能で３６０度ウィンドウ内における角度を合成することができ、損失の代りに利得制御を提供することができることは、本発明の別の特徴である。例えば、可変周辺増幅器（ＶＰＡ）として、第１及び第２の機能ブロック内においてそれぞれ、第１及び第２のＦＥＴゲートアレイの３つのデュアルゲートＦＥＴをプログラムする時には、１１．５度のアンテナビーム指向精度を達成することができる。更に、高分解能及び利得制御は、アンテナビーム幅を合焦させるためのより良い手段を提供し、ターゲット捕捉と追尾に対するアンテナ指向精度を向上させる。
【００１８】
本発明が、従来の遅延線位相シフトのアプローチと比較して、低周波数におけるコンパクトな実態エリア内における位相シフタとして電気的にプログラム可能とすることができることは、別の利点である。追加的には、マルチモードトランシーバ回路のコンパクト性によって、トランシーバ回路が、アレイの各アンテナ素子の付近に結合されることが可能となり、その位置が、受信器用途の場合には、ノイズ値を最小化し、送信器用途の場合には、出力電力を最大化する。別の利点は、トランシーバ回路全体が、１つの回路に集積化されることである。この１つの回路アプローチは、分離機能ブロックの必要性を無くし、最終的には、部品数を低減させ、歩留まり及び信頼性を改善する。何故ならば、部品数の多い増幅器は、製造プロセスを複雑にし、通常、故障とリワークまでの平均時間の短縮をまねくからである。この１つの回路アプローチは、無線携帯電話のような無線データ伝送及び捕捉にとって理想であろう。
【実施例】
【００１９】
本発明のより良い理解のため、添付参照図面に参照が行われる。本発明の同等か又は等価な部分を示す参照番号は、図面のいくつかの図にわたって示される。
【００２０】
本発明を実施するためのモード
具体的に図１を参照すると、本発明の、電気的にプログラム可能なマルチモード回路１０のブロック図が示されている。その電気的にプログラム可能なマルチモード回路１０を、信号における様々な動作を実行するための少なくとも１つのモードについて、プログラムすることができるか又は再プログラムすることができる。更に、電気的にプログラム可能なマルチモード回路１０は、第１の経路１１と、第２の経路１３とを備える。本発明の説明を目的として、前記電気的にプログラム可能なマルチモード回路１０は、送信器及び受信器用途が説明される。更に、本発明を、送信器及び受信器用途を除いた用途にも使用することができることに留意されたい。
【００２１】
電気的にプログラム可能なマルチモード回路１０は、第１のポート１２、第２のポート２０、電極２２Ａ、２２Ｂ、制御回路１７Ａ、１７Ｂ、位相シフトカプラ１６、第１の位相シフトデバイス１４Ａ、第２の位相シフトデバイス１４Ｂ、第１の機能ブロック１８Ａ、及び第２の機能ブロック１８Ｂを備える。第１の経路１１は、第１の経路ポート１９と第２のポート２０との間に結合される。第１の経路１１は、第１の機能ブロック１８Ａに結合された第１の位相シフトデバイス１４Ａを含む。好適実施形態において、第１の機能ブロック１８Ａは、第１の可変周辺増幅器（ＶＰＡ：Variable Periphery Amplifier）デバイスか又は第１の信号ミキシングデバイスかのいずれかとなるようプログラムされた第１のＦＥＴゲートアレイである。この例において、ＶＰＡは、複数のＦＥＴからなるプログラム可能な利得増幅器である。第２の経路１３は、第２の経路ポート１５と、第２のポート２０との間に結合される。第２の位相シフトデバイス１４Ｂを含む第２の経路１３は、第２の機能ブロック１８Ｂに結合される。好適実施形態において、第２の機能ブロック１８Ｂは、第２のＦＥＴゲートアレイである。
【００２２】
位相シフトカプラ１６は、第１のポート１２、第１の経路ポート１３、及び第２の経路ポート１５に結合する。好適実施形態において、第１及び第２のＦＥＴゲートアレイと、前記第１及び第２の位相シフトデバイスとが、少なくとも１つのモードを選択するユーザによって、電気的にプログラム可能且つ再プログラム可能である。電極２２Ａ、２２Ｂは、信号における様々な動作を実行するための少なくとも１つのモードについて、マルチモード回路１０をプログラムするために用いられる。その信号は、無線周波数（ＲＦ）信号か、マイクロ波信号か、又はミリ波信号のような電気的な信号である。好適実施形態において、電極２２Ａ、２２Ｂは、ディジタルワード入力か又は代替としてアナログ電圧又は電流入力のような制御入力コマンドを受けて、逓倍器モード、ミキサモード、減衰器モード、位相シフタモード、及び同相及び直交位相（ＩＱ）変調モードからなるグループから少なくとも１つのモードを選択することとなる。制御入力コマンドを、ユーザによって、ハードワイヤードにか、又は前もってプログラムされるように制御することができる。
【００２３】
制御回路１７Ａ、１７Ｂは、第１の位相シフトデバイス１４Ａ、第２の位相シフトデバイス１４Ｂ、及び第１及び第２の機能ブロック１８Ａ、１８Ｂを制御するために、制御入力コマンドを、要求された電気的な入力値へと変換する論理回路構成を提供する。一例において、制御回路１７Ａ、１７Ｂは、抵抗性の分周器回路のようなバイアスネットワークとすることができる。例えば、電極２２Ａ、２２Ｂは、ＴＴＬ論理値のような制御入力コマンドを受けて、制御回路１７Ａ、１７Ｂは、該制御入力コマンドを、第１の位相シフトデバイス１４Ａ、第２の位相シフトデバイス１４Ｂ、第１の機能ブロック１８Ａ、及び第２の機能ブロック１８Ｂに対する要求されたバイアス入力へと変換することになる。更に、制御回路１７Ａ、１７Ｂは、ＴＴＬ論理のような制御入力コマンドを、高電力送信器用途についてか又は代替として低ノイズ受信器用途について最適化されたバイアス値へと変換することができる。
【００２４】
多くの送信器用途の場合、第１のポート１２からの結合された信号は、該第１のポート１２から、直角位相をなす第１のベクトル成分１９と第２のベクトル成分１５とに分解される。第１のベクトル成分１９は、位相シフトカプラ１６から第１の経路ポート１３に結合する。その後、第１のベクトル成分１９は、第１の位相シフトデバイス１４Ａによって位相がシフトさせられ、第１の機能ブロック１８Ａによって増幅されて、第２のポート２０に結合される。第２のベクトル成分１５は、位相シフトカプラ１６から第２の経路ポート１５に結合する。その後、第２のベクトル成分１５は、第２の位相シフトデバイス１４Ｂによって位相シフトさせられ、第２の機能ブロック１８Ｂによって増幅されて、第２のポート２０に結合される。
【００２５】
多くの受信器用途の場合、第２のポート２０において受信された信号は、第１の機能ブロック１８Ａと、第２の機能ブロック１８Ｂとに入力される。ブロック１８Ａは、第１の位相シフトデバイス１４Ａを介して信号を結合する。ブロック１８Ｂは、第２の位相シフトデバイス１４Ｂを介して信号を結合する。その後、第１のベクトル成分１９と、第２のベクトル成分１５とが、再結合されて、位相シフトカプラ１６によって位相シフトさせられて、第１のポート１２において、処理された受信信号が生成される。
【００２６】
電極２２Ａ、２２Ｂの制御論理値は、回路１０が、受信器用途についてか又は送信器用途についてアクティブにされるか、及び電気的にプログラム可能なマルチモード回路１０の何のモードがアクティブにされるかを決定する。最終的に、電気的にプログラム可能なマルチモード回路１０を、少なくとも１つの他の電気的にプログラム可能なマルチモード回路１０とカスケード接続して、より高度な機能を達成させることができる。更に、各々の電気的にプログラム可能なマルチモード回路１０は、逓倍器モード、ミキサモード、減衰器モード、位相シフタモード、及び同相及び直交位相（ＩＱ）変調からなる少なくとも１つのモードにプログラム可能である。
【００２７】
具体的に図２を参照すると、図２は、本発明による、電気的にプログラム可能なマルチモード回路の回路図である。電気的にプログラム可能なマルチモード回路１０は、位相アレイアンテナに結合されたトランシーバモジュールにおける使用に適合可能である。電気的にプログラム可能なマルチモード回路１０は、第１のポート１２、第２のポート２０、第１のポート整合ネットワーク２５、電極２２Ａ、２２Ｂ、制御回路１７Ａ、１７Ｂ、位相シフトカプラ１６、第１の経路１１、第２の経路１３、及び第２のポート整合ネットワーク３４を備える。第１のポート１２は、デュアル機能を受け持つ、すなわち、第１のポート１２が、送信器入力ポート及び受信器出力ポートとして機能する。第２のポート２０は、デュアル機能を受け持つ、すなわち、第２のポート２０が、受信器入力ポート及び送信器出力ポートとして機能する。
【００２８】
第１の経路１１は、中間段の整合ネットワーク２６Ａ、３０Ａ、位相シフトデバイス１４Ａ、及び第１の機能ブロック１８Ａを含む。同様に、第２の経路１３は、中間段の整合ネットワーク２６Ｂ、３０Ｂ、位相シフトデバイス１４Ｂ、及び第２の機能ブロック１８Ｂを含む。この例において、信号が、第１のポート１２内へと入力され、第１のポート整合ネットワーク２５を介して結合される。第１のポート整合ネットワーク２５は、インダクタ４０及びコンデンサ４２とが、ＦＥＴ４４、４５をオン／オフに切り換える制御回路１７Ａによって、取り込まれるか／はずされるかのように切り換えられる。この例において、第１のポート整合ネットワーク２５は、出力電力を最大化するよう最適化される。第１のポート整合ネットワーク２５からの信号出力は、位相シフトカプラ１６に転送される。位相シフトカプラ１６は、第１のポート整合ネットワーク２５からの信号を、第１のベクトル成分と、第２のベクトル成分とに分解する任意の能動又は受動のデバイスとすることができ、該ベクトル成分を中間段の整合ネットワーク２６Ａ、２６Ｂに転送する前に位相の直交性を維持する。具体的には、位相シフトカプラ１６は、任意の９０度か又は１８０度の能動又は受動の電力分周器ネットワークとすることができる。この例において示されるように、位相シフトカプラは、第１のポート整合ネットワーク２５の出力信号を、２つのベクトル成分へと分割するランゲカプラであり、ここで、第１のベクトル成分が、中間段の整合ネットワーク２６Ａに入力され、第２のベクトル成分が、中間段の整合ネットワーク２６Ｂに入力される。
【００２９】
第１の経路１１内における位相シフトデバイス１４Ａと、第２の経路１３内における位相シフトデバイス１４Ｂとが、第１の経路１１内の信号と、第２の経路１３内の信号との間の相対的な位相シフトを調整する。位相シフトデバイス１４Ａ、１４Ｂは、電気的にプログラム可能な位相シフトを実施することが可能な任意のデバイスである。位相シフトデバイス１４Ａ、１４Ｂは、例えば、インダクタか、コンデンサか、又は他のまとめられた素子及び分散型素子（例えば、伝送遅延線路）のディスクリートな構成要素のような位相シフト素子を含むことができる。この例において、位相シフトデバイス１４Ａは、スイッチ５４Ａを介してアースに接続されたポート５０Ａと、スイッチ５６Ａを介してアースに接続されたポート５２Ａとを有するランゲカプラであることが好ましい。スイッチ５４Ａ、５６Ａは、制御回路１７Ａによって制御され、電極２２Ａからの制御入力コマンドによってプログラム可能である。更にこの例において、位相シフトデバイス１４Ｂが、スイッチ５４Ｂを介してアースに接続されたポート５０Ｂと、スイッチ５６Ｂを介してアースに接続されたポート５２Ｂとを有するランゲカプラであることが好ましい。スイッチ５４Ｂ、５６Ｂは、制御回路１７Ｂによって制御され、電極２２Ｂからの制御入力コマンドによってプログラム可能である。この例において、第１の経路１１内における信号と、第２の経路１３内における信号とが、直交位相を維持するが、第１のベクトル成分１９と、第２のベクトル成分１５とは、図２内に示されたスイッチ５４Ａ、５６Ａ、５４Ｂ、５６Ｂの位置を変更することによって０度と３６０度との間における位相直交ベクトル成分を実現するために再配置可能である。
【００３０】
図２Ａは、本発明による、位相シフタモードについてプログラムされた電気的にプログラム可能なマルチモード回路１０に関する位相状態を示す図である。各スイッチ５４Ａ、５６Ａ、５４Ｂ、及び５６Ｂが、第１のベクトル成分１５と、第２のベクトル成分１９とを、４つの別個の位相象限へとマッピングする。図２内及び図２Ａ内において示されるように、スイッチ５４Ａ、５６Ａ、５４Ｂ、５６Ｂが、開回路にされた場合、すなわち、オフ位置にある場合には、第１のベクトル成分１９と第２のベクトル成分１５とは、０度にシフトさせられ、それにより、第１の経路出力ポート４３Ａ信号と、第２の経路出力ポート４３Ｂ信号とが、第１象限３１内にあるままとなる。代替として、スイッチ５４Ａ、５６Ａが、オン位置にあり、且つ、５６Ｂ、５６Ｂが、開回路にされた場合には、第１のベクトル成分１９が１８０度シフトさせられ、第２のベクトル成分１５が０度シフトさせられ、それにより、第１の経路出力ポート４３Ａ信号と、第２の経路出力ポート４３Ｂ信号とが、第２象限３３に位相シフトさせられる。代替として、スイッチ５４Ａ、５６Ａが短絡され、すなわちアースに接続され、且つ、スイッチ５４Ｂ、５６Ｂが短絡された場合には、第１のベクトル成分１９は、１８０度シフトさせられ、第２のベクトル成分１５は、１８０度シフトさせられ、それにより、第１の経路出力ポート４３Ａ信号と、第２の経路出力ポート４３Ｂ信号とが、第３象限３７に位相シフトさせられる。更に、スイッチ５４Ａ、５６Ａが開回路にされ、且つ、スイッチ５４Ｂ、５６Ｂが短絡され、すなわちアースに接続された場合には、第１のベクトル成分１９が０度にシフトさせられ、第２のベクトル成分１５が１８０度にシフトさせられて、それにより、第１の経路出力ポート４３Ａ信号と、第２の経路出力ポート４３Ｂ信号とが、第４象限３９に位相シフトさせられる。位相シフタデバイスか、位相角度か、トランジスタか、又は位相シフトカプラの選択は、本質的に単なる例示である。
【００３１】
図３は、本発明による、ＩＱ変調モードについてプログラムされた電気的にプログラム可能なマルチモード回路１０を示す回路図である。示されるように、位相シフタモードを、更なる電気的にプログラム可能な能力を実現するために、第１の機能ブロック１８Ａ及び第２の機能ブロック１８Ｂに組み合わせることができる。それにより、マルチモード回路は、ＩＱ変調モードを生じることとなる。好適実施形態において、機能ブロック１８Ａ、１８Ｂは、１段のデュアルゲートＦＥＴ増幅器として電気的にプログラムされたＦＥＴデュアルゲートアレイの、複数の第１及び第２のゲートアレイである。第１の機能ブロック入力整合ネットワーク３０Ａ、３０Ｂは、所望の第１及び第２の機能ブロックネットワーク素子を選択するための電気的なプログラミングを可能にする制御回路１７Ａ、１７Ｂによって、ハイパスか、ローパスか、又は帯域パスとすることができる。アレイの各デュアルゲートＦＥＴは、少なくとも１つの第１のゲート端子、少なくとも１つの第２のゲート端子、少なくとも１つのドレイン端子、及びソース端子を有する。
【００３２】
代替において、第１の機能ブロック１８Ａ、１８Ｂはまた、追加の整合ネットワークを含むことができ、デュアルゲートＦＥＴ段の複数段を有することができることに留意すべきである。別の代替において、他の能動デバイスを、バイポーラ接合トランジスタ（ＢＪＴ）か、高電子移動度トランジスタ（ＨＥＭＴ）か、相補型金属酸化膜半導体（ＣＭＯＳ）デバイスか、又は概して電流利得及び／又は電圧利得を有する他の能動素子のようなデュアルゲートＦＥＴに置換することができることに留意すべきである。整合ネットワーク３０Ａ、３０Ｂ、及び３４は、それぞれ、ローパスか、帯域パスか、又はハイパスのネットワークとして実現することができる。一実施形態において、電気的にプログラム可能なマルチモード回路１０は、可変周辺増幅器（ＶＰＡ）であり、該可変周辺増幅器において、第１及び第２のＦＥＴゲートアレイは、３つのデュアルゲートＦＥＴを含み、その３つのデュアルゲートＦＥＴは、互いに電気的に接続された第１のゲート端子、互いに電気的に接続されたドレイン端子、及び互いに電気的に接続されたソース端子を備える。
【００３３】
追加的には、好適実施形態において、デュアルゲートＦＥＴは、信号の振幅調整を提供するため、１つか又は複数のデュアルゲートＦＥＴの電流の流れをターンオンするために（すなわち、アクティブにするために）か又はターンオフするために（すなわち、非アクティブにするために）前記第２のゲート端子の各々に結合された別個の電気制御信号によって電気的にプログラム可能であり且つ再プログラム可能である。従って、携帯電話か又は無線携帯情報端末（ＰＤＡ）のような商業的な用途の場合には、デュアルゲートＦＥＴアレイの並列段を、ターンオフして、ＤＣ電力及び拡張システム電力を節約することができる。更には、より多くの並列段のデュアルゲートＦＥＴアレイをアクティブにして、信号経路内に置くことで、信号利得を増加させることができる。これにより、マルチモード回路１０に、３６０度におけるＩ及びＱベクトル成分の舵取りを可能にするための電気的に可変の振幅調整機構が提供され、それにより、ユーザか又は衛星システムに、ＩＱマッピング・コンステレーションモードを提供する。その結果、複数の指向性ベクトル（pointing vector）をプログラムすることができ且つ再プログラムすることができる。アクティブにされた各ＶＰＡ内において使用されるデュアルゲートＦＥＴデバイスの並列段の数が、ビットのステップサイズを決定し、従って、その象限内における位相シフトのビット分解能を決定する。例えば、１つのＶＰＡ当たりの、３つの等しい周辺デバイスによって、１１．２５度の分解能において単一象限内における位相を合成することができる。従って、位相シフタモードが、所定の間隔で３６０度の範囲内における任意の位相を生成することを可能にする。更に、ＶＰＡを単に増幅器モードを生じさせるためだけに使用することができる。更に、前記数、ＶＰＡ内における各デバイスの周辺サイズ、及び各ＶＰＡ内において使用される各デバイスのパワー密度の許容度を、変更することができ、すなわち単一象限内における合成された位相角度を変更するために、増加させるか又は低減させることができ、それにより、ユーザが所与の象限内における位相分解能を変更することができることに留意すべきである。
【００３４】
アレイのデュアルゲートＦＥＴを、抵抗性の電圧分周器ネットワーク（図示せず）を用いて、自己バイアス（self-bias）することができる。デュアルゲートＦＥＴが、送信器出力電力を最大化する枯渇モード（depletion mode）のＨＥＭＴ電力プロセスデバイスである場合には、ゲートポート８１Ａ、８１Ｂは、零ボルト近くにバイアスされ、ドレインポート８５Ａ、８５Ｂは、出力電圧スウィングが、結果としてブレークダウン条件を越えたドレイン電圧がゲートを開かないようにバイアスされる。デュアルゲートＦＥＴは、アースに接続されたソース端子を有するコモンソース増幅器とすることができる。代替として、単一ゲートＦＥＴか又はＢＪＴ能動デバイスは、アースに接続されたエミッタ端子を有するデュアルゲートＦＥＴに置き換えることができる。典型的には、ＶＰＡの出力整合ネットワークは、低インピーダンスの直列伝送線路か、又は低インピーダンスの分路キャパシタンスか、又は開回路伝送線路スタブであろう。図２において、低インピーダンスの分路コンデンサ８０が、電力増幅器の低出力インピーダンスを、より高く、より容易に管理することが可能なインピーダンスに変換するために利用されている。追加として、最大の出力電力を達成するために、送信器増幅器の出力整合ネットワーク３４が、シャットオフしたデュアルゲートＦＥＴのリアクタンス、レジスタンス、及び寄生構成要素のオフ状態のキャパシタンス、すなわち、オフ状態のキャパシタンスか、直列インダクタンスか、又は寄生レジスタンスの原因となる。この電気的にプログラム可能なトポロジの特別な利点は、機能ブロック１８Ａ、１８Ｂを、最大の出力電力伝送か、又は最大のノイズ性能に合わせて調整することができることである。更に、位相状態間のインピーダンス変動を制御するため、デバイスのオン／オフ状態が、第２のゲートを用いて制御され、その結果、デュアルゲートＦＥＴのゲート−ソース（ＣＧＳ）からのキャパシタンスを維持するために、及び、入力インピーダンス変動を最小化するために、第１のゲートを絶えずバイアスすることができる。
【００３５】
図４は、本発明による、受信器用途についてプログラムされた電気的にプログラム可能なマルチモード回路１０を示す回路図である。図４内に示されるように、電気的にプログラム可能なマルチモード回路が、受信器用途についてプログラムされており、可変周辺増幅器（ＶＰＡ）が第２のポート２０からの到来する信号を、最適な入力ノイズ値に合わせて調整された整合ネットワーク３４によって受信する。その後、位相シフトカプラ１６内において組み合わされる前に、位相シフトデバイス１４Ａ及び１４Ｂが、到来する信号の位相を調整して、第１のポート１２に出力する。電気的にプログラミングする特徴の説明について、上記の図２を参照されたい。
【００３６】
図５は、本発明による、減衰器モードが生じるようプログラムされた電気的にプログラム可能なマルチモード回路１０の回路図を示す。可変周辺増幅器（ＶＰＡ）を用いて、減衰器モードを生じさせることができる。一例において、減衰器モードを、ＶＰＡのバイアスに下げることによって実現することができ、その結果、第２のポート２０の信号レベルは、第１のポート１２の信号レベルから３ｄＢ落ちる。別の例において、第１の信号経路１１及び第２の信号経路１３からポート２０に到来する信号を減衰させるために、抵抗性のパイパッド（pi-pad）か、又はツリーネットワークが、信号経路１１及び１３へと切り換えられることが可能である。図５内に示されるように、１ｄＢ減衰器９０、２ｄＢ減衰器９１、及び３ｄＢ減衰器９２を、信号経路１１及び１３へと切り換えて、信号レベルの減衰量を変更することができる。
【００３７】
図６は、本発明による、ミキサモードか又は逓倍器モードを生じるようプログラムされた電気的にプログラム可能なマルチモード回路１０の回路図を示す。示されるように、マルチモードを電気的にプログラム可能な回路１０の前記デュアルゲートＦＥＴの各々は、ミキサモードに対して電気的にプログラム可能であり且つ再プログラム可能である。該ミキサモードにおいて、ローカル発振器信号６７Ａ、６７Ｂが、前記第２のゲート端子の各々に結合される。従って、第１及び第２の機能ブロック１８Ａ、１８Ｂは、第２のポート２０において、第１のポート１２での信号入力の周波数シフトされたバージョンを生成する。デュアルゲートミキサの設計の基本は、当該技術分野において周知であり、著者Stephen Maasによる「Microwave Mixers」と題する書籍の中で説明されている。代替として、マルチモードを電気的にプログラム可能な回路１０の前記デュアルゲートＦＥＴの各々が、逓倍器モードに対して電気的にプログラム可能であり且つ再プログラム可能であり、該逓倍器モードにおいて、周波数信号源６７Ａ、６７Ｂが、前記第２のゲート端子の各々に結合される。従って、第２のポート２０におけるこの回路が、第１のポート１２からの信号と、各第２ゲート端子６７Ａ、６７Ｂに結合されたローカル発振器（ＬＯ）周波数源との高調波周波数における電力を生成することになる。代替として、位相シフトデバイス１４Ａ及び１４Ｂを使用して、第１のベクトル成分と第２ｎベクトル成分との間の位相を調整することができ、その結果、第１の経路１１と第２の経路１３とからの信号が、第２のポート２０において合わさった時には、第１のベクトル成分１９と第２のベクトル成分１５との周波数の倍数における電力が、第２のポート２０において生成される。
【００３８】
具体的に図７Ａを参照すると、位相アレイ６６の一部として電気的にプログラム可能なマルチモード回路１０の回路図が示されている。線形位相アレイによって、輻射素子６０の各々の位相と振幅とを電気的に制御することにより、ユーザが、輻射アンテナパターンについてのビーム形状とサイドローブレベルとを制御することができる。この実施形態において、到来する信号波面（wave front）６７が、位相アレイ６６の各輻射素子６０によって受け取られる。各素子６０は、１つの電気的にプログラム可能なマルチモード回路１０に電気的に結合される。例えば、輻射素子６０は、マイクロストリップパッチか又はホーンアンテナとすることができる。この受信用途において、電気的にプログラム可能なマルチモード回路１０の各々は、低ノイズ信号増幅を直接的に各輻射素子６０において提供する。
【００３９】
従って、輻射素子６０と電気的にプログラム可能なマルチモード回路１０との間の損失を克服するために、受信された入力信号のノイズに対するパフォーマンスが最低に低下させられる輻射素子６０に電気的に結合された任意の隣接する組み合わされたマトリクス６４において、低ノイズ値及び振幅利得を有する電気的にプログラム可能なマルチモード回路１０を有することによって、微弱の受信信号が、回復されることが可能となる。追加的には、各輻射素子６０が、電気的にプログラム可能なマルチモード回路１０に結合されるため、各輻射素子６０の振幅励起は、位相アレイビーム形状とサイドローブレベルとを制御するために、個別に制御されることが可能である。オプションとして、マトリクス出力ポート７５、７７を有するマトリクス６４の組み合わせを利用することもできる。
【００４０】
図７Ｂを参照すると、高電力伝送モードにおける電気的にプログラム可能なマルチモード回路１０によって、送信される信号６５は、出力信号波面６１として送信される前にブーストされることが可能となる。更に、電気的にプログラム可能なマルチモード回路１０に結合された輻射素子６０を含むモノリシックマイクロ波集積回路（ＭＭＩＣ）半導体ウェハ上に、位相アレイ６６を製造することによって、低コストの位相アレイ６６が生成される。オプションとして、マトリクスポート６５を有する、組み合わされたマトリクス６４を利用することもできる。追加的には、電気的にプログラム可能なマルチモード回路１０は、損失が大きい組み合わされたマトリクス６４の後であるため、より狭い周辺部、すなわちより狭いエリアの能動デバイス、ＤＣ電力消費がより低い電気的にプログラム可能なマルチモード回路１０を利用することができる。何故ならば、輻射素子６０に近接した電気的にプログラム可能なマルチモード回路１０が、挿入損失を最小化するからである。
【００４１】
結果として、アレイ６６は、より小型のデバイスの周辺ＦＥＴデバイス増幅器を有した状態で、長距離の信号伝送能力を保持すると同時に、低ノイズ性能を提供する。更に、電気的にプログラム可能なマルチモード回路１０ＭＭＩＣの各々は約１．２ｍｍ×１．２ｍｍの領域を占有し、何百ものマイクロストリップパッチによる約３５ギガヘルツ（ＧＨｚ）で動作する完全なＭＭＩＣ位相アレイ６６が生成されることが可能であり、該完全なＭＭＩＣ位相アレイ６６は、１０１．５９８μｍ（４ミル）厚の半導体ウェハ上の約７６．２ｍｍ（３インチ）四方の領域しか占有しない。従って、ＭＭＩＣ位相アレイの多くの利点のうちの１つは、大きなアパーチャ性能を達成すると同時に、低減されるサイズである。別の利点は、全ての基本トランシーバモード、すなわち、送信及び受信増幅が、１つの小型のＭＭＩＣ増幅器を用いて達成されるため、何百もの輻射素子６０を含む位相アレイ６６が、低コストとなるであろうということである。
【００４２】
図８を参照すると、ロットマン・ブーツレース・レンズ（Rotman Bootlace Lens）マトリクスアレイ７０の一部として用いられる電気的にプログラム可能なマルチモード回路１０の回路図が示されている。輻射素子６０のアレイへと及び輻射素子６０のアレイから、ＲＦエネルギーを送信するため及び受信するための別の方法は、ロットマン・ブーツレース・レンズ７２のようなレンズを用いることである。ロットマンレンズ７２は、輻射素子が取り付けられたアレイポート側部７６と、電気的にプログラム可能なマルチモード回路１０が取り付けられるビームポート側部７８とを備える。レンズ７２は、個別の導波路−マイクロストリップ・ランチ７４による２つのグランドプレーン間に挟まれた大きな平面プレート中央導体を備える。ここで、徐々にすぼめられたランチは、ビームポート側部７８から、アレイポート側部７６へとインピーダンスを遷移させる。アレイ７０が、受信モードにある場合には、アレイポート側部７６において傍受される到来する信号波面７１、７３は、より大きなアンテナに良く似たコネクタランチのしぼまれた断面によって囲まれる角度により制御される。ロットマン・ブーツレース・レンズ７２を用いることの主な利点は、真の時間遅延位相シフトと、１つのレンズ構成要素内において徐々にすぼむ振幅とを提供することである。該１つのレンズ構成要素において、真の時間遅延と、ビームの舵取りとが、周波数とは無関係である。追加的に、マルチモードトランシーバ回路のコンパクト性によって、トランシーバ回路が、アレイの各アンテナ素子の付近に結合されることが可能であり、その位置が、受信器用途の場合のノイズ値を最小化し、送信器用途の場合の出力電力を最大化する。
【００４３】
別の例において、電気的にプログラム可能なマルチモード回路を、携帯電話か又は携帯情報端末（ＰＤＡ）のような無線データ伝送及び捕捉のために用いることができる。何故ならば、複数の機能を有するトランシーバ回路全体が、１つの回路内へと集積されることになるからである。この例において、同等の電気的にプログラム可能なマルチモード回路は、同じアンテナを使用することができる。この１つの回路アプローチは、分離された機能ブロックの必要性を無くし、最終的に、部品数を低減させ、歩留まり及び信頼性を改善する。何故ならば、多くの部品数を有する増幅器は、製造プロセスを複雑にし、通常、故障とリワークまでの平均時間の短縮をまねくからである。
【００４４】
本明細書内において示され且つ詳細に説明された情報は、上述の本発明の目的、及び本発明の好適実施形態を完全に達成することができる。従って、本発明の好適実施形態は、本発明によって広範囲に考えられる内容を代表したものである。本発明の範囲は、当業者によって明らかとなる可能性のある他の実施形態を完全に包含し、従って、添付の特許請求の範囲によってのみ制限される。１つだけの要素に対する参照は、明確にそのように述べてない限り「１つであり且つ１つだけである」ことを意味することは意図されておらず、むしろ「１つか又は複数」を意味することが意図されている。上述の好適実施形態の要素に対する全ての構造上及び機能上の等価物と、当業者であれば既知の追加的な実施形態とが、本明細書内において、参照によって明確に組み込まれ、且つ、特許請求の範囲によって包含されることが意図される。
【００４５】
更には、本発明によって解決されることが求められる全ての問題に対処する装置か又は方法に対する要件は、そのようなものは特許請求の範囲によって包含されるために存在しない。更には、本開示内における要素か、構成要素か、又は方法ステップは、その要素か、構成要素か、又は方法ステップが、明確に特許請求の範囲内において引用されているかどうかとは無関係に、公に捧げられることが意図されていない。しかしながら、当業者であれば、添付の特許請求の範囲内に記載されたような発明の原理及び範囲を逸脱すること無く、形態及び材料の詳細における様々な改変及び修正が行われることが可能であることを認識するはずである。要素が「のための手段」の語句を用いて明確に引用されない限り、本明細書内における特許請求の範囲が、米国特許法第１１２条第６段落（35 U.S.C. 112, sixth paragraph）の規定下において解釈されることにはならない。
【図面の簡単な説明】
【００４６】
【図１】本発明による、電気的にプログラム可能なマルチモード回路のブロック図である。
【図２】本発明による、電気的にプログラム可能なマルチモード回路の回路図である。
【図２Ａ】本発明による、位相シフタモードについてプログラムされた電気的にプログラム可能なマルチモード回路に関する位相状態を示す図である。
【図３】本発明による、ＩＱ変調モードについてプログラムされた電気的にプログラム可能なマルチモード回路を示す回路図である。
【図４】本発明による、受信器用途の場合にプログラムされた電気的にプログラム可能なマルチモード回路を示す回路図である。
【図５】本発明による、切り換え減衰器モードが生じるようプログラムされた電気的にプログラム可能なマルチモード回路の回路図である。
【図６】本発明による、ミキサモードか又は逓倍器モードについてプログラムされた電気的にプログラム可能なマルチモード回路の回路図である。
【図７Ａ】本発明による、受信器用途の場合に線形位相アレイの一部として用いられる電気的にプログラム可能なマルチモード回路の回路図である。
【図７Ｂ】本発明による、送信器用途の場合に線形位相アレイの一部として用いられる電気的にプログラム可能なマルチモード回路の回路図である。
【図８】本発明による、ロットマン・ブーツレース・レンズマトリクスアレイの一部として用いられる電気的にプログラム可能なマルチモード回路の回路図である。
【図１】
2007514342.tif 000003
【図２】
2007514342.tif 000004
【図２Ａ】
2007514342.tif 000005
【図３】
2007514342.tif 000006
【図４】
2007514342.tif 000007
【図５】
2007514342.tif 000008
【図６】
2007514342.tif 000009
【図７Ａ】
2007514342.tif 000010
【図７Ｂ】
2007514342.tif 000011
【図８】
2007514342.tif 000012
【国際調査報告】
2007514342.tif 000013