(57)【要約】  【課題】  複数の電子構造を含む集積回路による電力消費を低減する構造を提供する。  【解決手段】  半導体デバイス上のデータを処理するための構造は、半導体デバイス（１８）内に形成された入力アイランド（１４）、処理アイランド（８）、および出力アイランド（１２）を含む。入力アイランドは、指定されたデータ量を受け入れ、指定されたデータ量を受け入れた後に処理アイランドに電力を供給するための第１の指定された電圧を与えるための手段をイネーブルするように構成されている。処理アイランドは、第１の指定された電圧によって処理アイランドに電力を供給した後に入力アイランドからの指定されたデータ量を受信し処理するように構成されている。出力アイランドは、第２の指定された電圧によって電力を供給されるように構成されている。処理アイランドは、更に、第２の指定された電圧による前記電力供給に基づいて出力アイランドに処理済みデータを送信するように構成されている。出力アイランドへの処理済みデータの送信が完了した後に、第１の指定された電圧がディスエーブルされ、これによって処理アイランドから電力を取り除くように構成されている。【選択図】  図１
2007531073.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
少なくとも１つの構造であって、前記構造の各々が、前記半導体デバイス内に形成された入力アイランド、処理アイランド、および出力アイランドを含み、前記入力アイランドが、指定されたデータ量を受け入れるように構成され、前記入力アイランドが、更に、前記指定されたデータ量を受け入れた後に前記処理アイランドに電力供給するための第１の指定された電圧を与えるための手段をイネーブルするように構成され、前記処理アイランドが、前記第１の指定された電圧による前記電力供給に基づいて前記入力アイランドからの前記指定されたデータ量を受信し処理するように構成され、前記出力アイランドが、第２の指定された電圧によって電力を供給されるように構成され、前記処理アイランドが、更に、前記第２の指定された電圧による前記電力供給に基づいて前記出力アイランドに処理済みデータを送信するように構成され、前記出力アイランドへの前記処理済みデータの送信完了に基づいて、前記第１の指定された電圧がディスエーブルされ、これによって処理アイランドから電力を取り除くように構成されている、半導体デバイス。
【請求項２】
前記入力アイランドが、前記指定されたデータ量を収集するための第１のメモリ・デバイスと、前記第１の指定された電圧をイネーブルおよびディスエーブルし、前記処理アイランドへの前記指定されたデータのフローを制御し、前記第２の指定された電圧をイネーブルおよびディスエーブルし、前記出力アイランドへの前記処理済みデータの送信を制御するための制御デバイスとを含み、前記出力アイランドが、前記処理アイランドからの前記処理済みデータを収集するための第２のメモリ・デバイスを含む、請求項１に記載の半導体デバイス。
【請求項３】
前記第１のメモリ・デバイスおよび前記第２のメモリ・デバイスがバッファである、請求項２に記載の半導体デバイス。
【請求項４】
前記第１のメモリ・デバイスおよび前記第２のメモリ・デバイスが、先入れ先出し（ＦＩＦＯ）メモリおよび後入れ先出し（ＬＩＦＯ）メモリから成る群から選択される、請求項２に記載の半導体デバイス。
【請求項５】
前記第１の指定された電圧が前記第２の指定された電圧と等しくない、請求項１に記載の半導体デバイス。
【請求項６】
前記入力アイランドに電力を供給するための第３の指定された電圧を更に含み、前記第１の指定された電圧、前記第２の指定された電圧、および前記第３の指定された電圧が同一の電圧に等しくない、請求項１に記載の半導体デバイス。
【請求項７】
前記少なくとも１つの構造が複数の前記構造を含み、前記構造の各々が、前記構造の各々間でデータを伝達し転送するための手段を含む、請求項１に記載の半導体デバイス。
【請求項８】
前記入力アイランドにおける前記指定されたデータ量に、前記処理アイランドに送信する指定された順序について、優先順位を付けるための手段を更に含む、請求項１に記載の半導体デバイス。
【請求項９】
半導体デバイスであって、
前記半導体デバイス内に形成された複数のメモリ・アイランド、複数の処理アイランド、制御アイランドを含み、前記メモリ・アイランドが、指定されたデータ量を受け入れるように構成され、前記処理アイランドが、前記メモリ・アイランドの各々からの前記指定されたデータ量を受信し処理するように構成され、前記メモリ・アイランドが、更に、前記処理アイランドの各々からの処理済みデータを受け入れるように構成され、前記制御アイランドが、前記メモリ・アイランドと前記処理アイランドとの間のデータ転送を監視し制御するように構成され、前記制御アイランドが、前記メモリ・アイランドの各々および前記処理アイランドの各々に電力を供給するための複数の電圧をイネーブルおよびディスエーブルするための手段を含む、半導体デバイス。
【請求項１０】
前記メモリ・アイランドの各々が、メモリ機能を実行している間のみ電力を供給されるように構成され、前記処理アイランドの各々が、処理機能を実行している間のみ電力を供給されるように構成されている、請求項９に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイス上の処理アイランドに対する電力を選択的に制御するための構造および関連する方法に関する。
【背景技術】
【０００２】
典型的な電子構造（electronic structure）は、機能するために電力を必要とする。集積回路は、複数の電子構造を含む場合があり、従って、機能するために大量の電力を必要とすることがある。大量の電力を供給することは、コストが高く、非効率的である。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、複数の電子構造を含む集積回路による電力消費を低減することが必要とされている。
【課題を解決するための手段】
【０００４】
本発明が提供する半導体デバイスは、少なくとも１つの構造であって、前記構造の各々が、半導体デバイス内に形成された入力アイランド、処理アイランド、および出力アイランドを含み、入力アイランドが、指定されたデータ量を受け入れるように構成され、入力アイランドが、更に、指定されたデータ量を受け入れた後に処理アイランドに電力供給するための第１の指定された電圧を与えるための手段をイネーブルする（使用可能にする）ように構成され、処理アイランドが、第１の指定された電圧による前記電力供給に基づいて入力アイランドからの指定されたデータ量を受信し処理するように構成され、出力アイランドが、第２の指定された電圧によって電力を供給されるように構成され、処理アイランドが、更に、第２の指定された電圧による前記電力供給に基づいて出力アイランドに処理済みデータを送信するように構成され、出力アイランドへの処理済みデータの送信完了に基づいて、第１の指定された電圧がディスエーブルされ（使用不可にされ）、これによって処理アイランドから電力を取り除くように構成されている。
【０００５】
本発明が提供する半導体デバイスは、半導体デバイス内に形成された複数のメモリ・アイランド、複数の処理アイランド、制御アイランドを含み、前記メモリ・アイランドの各々が、指定されたデータ量を受け入れるように構成され、前記処理アイランドの各々が、前記メモリ・アイランドの各々からの指定されたデータ量を受信し処理するように構成され、前記メモリ・アイランドの各々が、更に、前記処理アイランドの各々からの処理済みデータを受け入れるように構成され、制御アイランドが、前記メモリ・アイランドと前記処理アイランドとの間のデータ転送を監視し制御するように構成され、制御アイランドが、前記メモリ・アイランドの各々および前記処理アイランドの各々に電力を供給するための複数の電圧をイネーブル（使用可能に）およびディスエーブル（使用不可に）するための手段を含む。
【０００６】
本発明が提供する方法は、半導体デバイス内に形成された入力アイランド、処理アイランド、および出力アイランドを含む構造を設けるステップと、入力アイランドによって、指定されたデータ量を収集するステップと、入力アイランドによって、指定されたデータ量を収集した後に処理アイランドに電力を供給するための第１の指定された電圧を与えるための手段をイネーブルするステップと、処理アイランドによって、第１の指定された電圧による前記電力供給の後に入力アイランドからの指定されたデータ量を受信するステップと、処理アイランドによって、入力アイランドからの指定されたデータ量を処理するステップと、第２の指定された電圧によって、出力アイランドに電力を供給するステップと、処理アイランドによって、第２の指定された電圧による前記電力供給に基づいて出力アイランドに処理済みデータを送信するステップと、出力アイランドへの処理済みデータの送信完了に基づいて、第１の指定された電圧をディスエーブルし、これによって処理アイランドから電力を取り除くステップと、を含む。
【０００７】
本発明が提供する方法は、半導体デバイス内に形成された複数のメモリ・アイランド、複数の処理アイランド、制御アイランドを設けるステップと、前記メモリ・アイランドの各々によって、個別に指定されたデータ量を収集するステップと、前記処理アイランドの各々によって、前記対応するメモリ・アイランドの各々からの個別に指定されたデータ量を受信し処理するステップと、前記メモリ・アイランドの各々によって、前記対応する処理アイランドの各々からの処理済みデータを収集するステップと、制御アイランドによって、前記メモリ・アイランドと前記処理アイランドとの間のデータ転送を制御し監視するステップと、制御アイランドによって、前記メモリ・アイランドの各々および前記処理アイランドの各々に電力を供給するための複数の電圧をイネーブルおよびディスエーブルするステップと、を含む。
【発明を実施するための最良の形態】
【０００８】
図１は、半導体デバイス１８のブロック図であり、これは、本発明の実施形態に従って、入力アイランド１４、処理アイランド８、および出力アイランド１２から成る構造２を含む。入力アイランド１４、処理アイランド８、および出力アイランド１２は、各々、各アイランドに電力供給するための個別の供給電圧を含むそれら自身のアイランド上にある。あるいは、入力アイランド１４および出力アイランド１２は、同一の供給電圧を含む同一のアイランド上に存在する場合がある。入力アイランド１４は、外部デバイス（すなわち別の半導体デバイス等）または半導体デバイス内の別の構造（例えば、後述する図２の半導体デバイス２０を参照）から、指定されたデータ量を受け入れるように構成されている。入力アイランド１４は、メモリ・デバイス５および制御デバイス４を含む場合がある。メモリ・デバイス５は、指定されたデータ量を一時的に保存するために用いられる。メモリ・デバイス５は、とりわけ、ランダム・アクセス・メモリ（ＲＡＭ）、バッファ等を含む当業者に既知のいずれかのメモリ・デバイスとすれば良い。メモリ・デバイス５は、とりわけ、先入れ先出し（ＦＩＦＯ：first in-first out）データ構造、後入れ先出し（ＬＩＦＯ：last in-first out）データ構造等を含むことができる。制御デバイス４は、指定されたデータ量を受け入れた後に処理アイランド８に電力供給するための第１の指定供給電圧を与えるための第１の手段をイネーブルする。第１の指定供給電圧を与えるための手段は、切り替え（スイッチング）手段とすることができる。切り替え手段は、とりわけ、ＭＯＳＦＥＴ、トランジスタ、リレー等を含む当業者に既知のいずれかの切り替え手段とすれば良い。処理アイランド８は、第１の指定供給電圧による前記電力供給に基づいて、入力アイランド１４からの指定データ量を受信し処理するように構成されている。処理アイランド８による前記処理の完了に基づいて、制御デバイス４は、出力アイランド１２に電力供給するための第２の指定供給電圧を与えるための第２の手段をイネーブルする。処理アイランド８は、更に、第２の指定供給電圧による前記電力供給に基づいて、出力アイランド１２に処理済みのデータを送信するように構成されている。出力アイランド１２に対する処理済みデータの送信完了に基づいて、前記第１の手段は、第１の指定供給電圧をディスエーブルし、これによって、処理アイランド８から電力を取り除く。出力アイランド１２は、メモリ・デバイス１０を含む場合がある。メモリ・デバイス１０は、メモリ・デバイス５と同等のものとすることができる。出力アイランド１２は、とりわけ、別の半導体デバイス、ビデオ・モニタ、音声増幅器、プリンタ等の外部出力デバイスに、処理済みデータを送信することができる。あるいは、出力アイランド１２は、更に別の処理をするために、半導体１８上の別の構造（例えば、後述の図３の半導体２０を参照）に、処理済みデータを送信することができる。いったん出力アイランド１２が全ての処理済みデータを送信すると、前記第２の手段はディスエーブルされ、これによって出力アイランド１２から電力を取り除くことができる。前記第２の手段は、制御デバイス４によってディスエーブルすることがで���、または、前記第２の手段は、出力アイランド１２内の制御デバイス７によってディスエーブルすることができる。第１の入力アイランド１４は、第３の指定された供給電圧によって電力供給することができ、第３の指定供給電圧は、第１の入力アイランド１４が使用中でない場合はディスエーブルすることができる。代替案として、入力アイランド１４は、データを直接出力アイランド１２に渡し、これによって処理アイランド８を飛び越す（バイパスする）ことも可能である。第１の指定供給電圧、第２の指定供給電圧、および第３の指定供給電圧は、互いに等しくない場合がある。データの処理は、とりわけ、圧縮、圧縮解除、計算の実行、復号化（エンコード）、符号化（デコード）、配列、優先順位付け等を含む場合がある。上述のように、メモリ・デバイス５およびメモリ・デバイス１０は、ＦＩＦＯまたはＬＩＦＯとして転送するようにデータを配列することができる。あるいは、メモリ・デバイス５およびメモリ・デバイス１０は、重要度または機能に従ってデータに優先順位を付けるための手段を含む場合がある。データの優先順位を付けるための手段は、とりわけ、重要なデータにフラグを付けるためのタグ・ビットの使用等を含むことができる。あるいは、データは、入力メモリ・デバイス５を飛び越して、処理アイランド８に直接送信し、すぐに処理することも可能である。要約すると、入力アイランド１４、処理アイランド８、および出力アイランド１２は、各々、機能を実行している間のみ電力供給され、これによって、半導体デバイス１８による合計電力消費を低減する。
【０００９】
図２は、図１の代替的な実施形態を示し、本発明の実施形態に従った半導体デバイス２０のブロック図である。これは、複数の構造２、１７、１９、２１、２４、および２６を含み、その各々が、入力アイランド１４、処理アイランド８、および出力アイランド１２を含む。図１とは対照的に、半導体デバイス２０は、複数の構造２、１７、１９、２１、２４、および２６を含む。複数の構造２、１７、１９、２１、２４、および２６は、互いにデータを伝達し転送するための様々な構成を取る。図２の構成は、例示の目的のためにのみ示すものであり、様々な他の構成を使用可能であることに留意すべきである。処理のために、第１の指定データ量を構造１９に入力することができる（図１の説明を参照）。更に別の処理のために、データを構造１９から構造２１に送信することができる。更に別の処理のために、データは、構造２１を介して複数回、ループさせることができる。構造２１による処理が完了すると、最終的な処理ステップのため、データを構造１７に送信することができる。完全に処理されたデータは、構造１７から、とりわけ、別の半導体デバイス、ビデオ・モニタ、音声増幅器、プリンタ等の外部出力デバイスに送信することができる。あるいは、構造１９によって処理されたデータは、更に別の処理のため、構造２６に（すなわち前述の構造２１の代わりに）送信することができる。データは、構造２６によって処理されて、構造２に送信される。次いで、データは構造２によって処理されて、最終的な処理のために構造１７に送信される。完全に処理されたデータは、構造１７から、前述のような外部出力デバイスに送信される。処理のために、第２の指定データ量を構造２４に入力することができる（図１の説明を参照）。更に別の処理のため、データを構造２４から構造２６に送信する。構造２６は、処理のためにデータを構造２に送信し、構造２は、最終的な処理のためにデータを構造１７に送信する。完全に処理されたデータは、構造１７から、前述のような外部出力デバイスに送信される。構造２、１７、１９、２１、２４、および２６の全ては、先に図１において説明した構造２と同じ機能性を含む。前記構造２、１７、１９、２１、２４、および２６の各々は、独立して機能することができ、または、前記構造２、１７、１９、２１、２４、および２６の各々は、１つのグループとして共に実行することができる。
【００１０】
図３は、図１および２の代替的な実施形態を示し、本発明の実施形態に従った半導体デバイス６７のブロック図である。これは、単体の制御アイランド４５、複数の処理アイランド４９、５１、および５４、ならびに、各々がメモリ・デバイスを含む複数のメモリ・アイランド４７、５５、および５７を含む。図１および２とは対照的に、半導体デバイス６７は、データ・フローを制御するための１つの中央制御アイランド４５を含む。更に、中央制御アイランド４５は、処理アイランド４９、５１、および５４、ならびにメモリ・アイランド４７、５５、および５７のための指定供給電圧を与えるための手段のイネーブルおよびディスエーブルを制御する。メモリ・アイランド４７、５５、および５７は、各々、入力メモリ・デバイスまたは出力メモリ・デバイスとして機能することができるメモリ・デバイスを含むことができる。メモリ・アイランド４７、５５、および５７の各々は、いつデータ処理準備ができているかについて制御ユニット４５に伝達するための制御ユニット４５に対する対応リンク５９、６１、および６３を含む。メモリ・アイランド４７が、データ処理準備ができたことを制御ユニット４５に伝達した場合、制御ユニット４５は、処理アイランド４９に電力供給するための指定された供給電圧を与えるための手段をイネーブルする。データを処理した後、データをメモリ・アイランド５５に送信して、更に別の処理を待ち、処理アイランド４９に指定供給電圧を与えるための手段をディスエーブルし、これによって処理アイランド４９に対する電力を取り除く。メモリ・アイランド５５が、データ処理準備ができたことを制御ユニット４５に伝達した場合、制御ユニット４５は、処理アイランド５１に電力供給するための指定供給電圧を与えるための手段をイネーブルする。データを処理した後、データをメモリ・アイランド５７に送信して、更に別の処理を待ち、処理アイランド５１に指定供給電圧を与えるための手段をディスエーブルし、これによって処理アイランド５１に対する電力を取り除く。メモリ・アイランド５７が、データ処理準備ができたことを制御ユニット４５に伝達した場合、制御ユニット４５は、処理アイランド５４に電力供給するための指定供給電圧を与えるための手段をイネーブルする。データを処理した後、データをメモリ・アイランド５６に送信して、とりわけ、別の半導体デバイス、ビデオ・モニタ、音声増幅器、プリンタ等の外部出力デバイスへの出力を待ち、処理アイランド５４に指定供給電圧を与えるための手段をディスエーブルし、これによって処理アイランド５４に対する電力を取り除く。図３の構成は例示の目的のためにのみ示し、様々な他の構成および組み合わせを使用可能であることに留意すべきである。
【００１１】
本発明の実施形態について、例示の目的で説明したが、当業者には多くの変更および変形が明らかであろう。従って、特許請求の範囲は、本発明の精神および範囲内に該当する全てのかかる変更および変形を包含するように意図される。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態に従った、入力アイランド、処理アイランド、および出力アイランドを含む半導体デバイスのブロック図である。
【図２】図１の代替的な実施形態を示し、本発明の実施形態に従った、複数の構造を含む半導体デバイスのブロック図である。
【図３】図１および２の代替的な実施形態を示し、本発明の実施形態に従った、単体の制御アイランドを含む半導体デバイスのブロック図である。
【図１】
2007531073.tif 000003
【図２】
2007531073.tif 000004
【図３】
2007531073.tif 000005