(57)【要約】  本発明の処理システムは、第１の時間基準でタスクを実行する第１のデジタル信号プロセッサと、第２の時間基準でタスクを実行する第２のデジタル信号プロセッサとを備える。第２の時間基準は、第１の時間基準の整数倍の長さである。本要約は、調査者または他の読者が技術開示の主題を迅速に確認できるようにする要約を要求する規則に従って提供されるものである。本要約は、請求項の範囲または意味を解釈したり限定したりするためには使用されないという理解の下、提出されるものである。
2007526701.tif 000002
【特許請求の範囲】
【請求項１】
第１の時間基準でタスクを実行する第１のデジタル信号プロセッサと、
第２の時間基準でタスクを実行する第２のデジタル信号プロセッサと、
を備え、
前記第２の時間基準は、前記第１の時間基準の整数倍の長さである
ことを特徴とする処理システム。
【請求項２】
第３のデジタル信号プロセッサをさらに備え、
前記第３のデジタル信号プロセッサは前記第１の時間基準でタスクを実行し、
第１の時間基準のデジタル信号プロセッサのクラスタが、前記第１のデジタル信号プロセッサおよび前記第３のデジタル信号プロセッサを含む
ことを特徴とする請求項１に記載の処理システム。
【請求項３】
第３のデジタル信号プロセッサをさらに備え、
前記第３のデジタル信号プロセッサは前記第２の時間基準でタスクを実行し、
第２の時間基準のデジタル信号プロセッサのクラスタが、前記第２のデジタル信号プロセッサおよび前記第３のデジタル信号プロセッサを含む
ことを特徴とする請求項１に記載の処理システム。
【請求項４】
前記第１のデジタル信号プロセッサ、および前記第２のデジタル信号プロセッサによって、複数のタスクが同時に実行されることを特徴とする請求項１に記載の処理システム。
【請求項５】
前記第１の時間基準のデジタル信号プロセッサのクラスタ、および前記第２のデジタル信号プロセッサによって、複数のタスクが同時に実行されることを特徴とする請求項２に記載の処理システム。
【請求項６】
前記第２の時間基準のデジタル信号プロセッサのクラスタ、および前記第１のデジタル信号プロセッサによって、複数のタスクが同時に実行されることを特徴とする請求項３に記載の処理システム。
【請求項７】
前記第１の時間基準はスロットに対応し、
前記第２の時間基準はフレームに対応する
ことを特徴とする請求項１に記載の処理システム。
【請求項８】
前記スロットは約５７７マイクロ秒であることを特徴とする請求項７に記載の処理システム。
【請求項９】
前記第１のデジタル信号プロセッサによって実行されるタスクが原因で割り込まれるということは無く、前記第２のデジタル信号プロセッサはタスクを実行することを特徴とする請求項１に記載の処理システム。
【請求項１０】
前記処理システムは、ＧＳＭおよびＥＤＧＥのうちの少なくとも一方に従って動作することを特徴とする請求項１に記載の処理システム。
【請求項１１】
前記処理システムは、ＷＣＤＭＡに従って動作することを特徴とする請求項１に記載の処理システム。
【請求項１２】
前記処理システムは、ＰＤＣに従って動作することを特徴とする請求項１に記載の処理システム。
【請求項１３】
前記処理システムは、ＴＤＭＡに従って動作することを特徴とする請求項１に記載の処理システム。
【請求項１４】
前記処理システムは、ＩＳ−９５に従って動作することを特徴とする請求項１に記載の処理システム。
【請求項１５】
前記処理システムは、ＣＤＭＡ２０００に従って動作することを特徴とする請求項１に記載の処理システム。
【請求項１６】
前記第１のデジタル信号プロセッサおよび前記第２のデジタル信号プロセッサがバスを共有することを特徴とする請求項１に記載の処理システム。
【請求項１７】
前記第１のデジタル信号プロセッサおよび前記第２のデジタル信号プロセッサはそれぞれ専用のバスを有することを特徴とする請求項１に記載の処理システム。
【請求項１８】
複数のデジタル信号プロセッサを備えるシステムにおける処理の方法であって、
第１のデジタル信号プロセッサによって第１の時間基準でタスクを実行するステップと、
第２のデジタル信号プロセッサによって第２の時間基準でタスクを実行するステップと、
を備え、
前記第２の時間基準は、前記第１の時間基準の整数倍の長さである
ことを特徴とする方法。
【請求項１９】
第１の時間基準のデジタル信号プロセッサのクラスタが、前記第１のデジタル信号プロセッサおよび第３のデジタル信号プロセッサを含み、
前記第３のデジタル信号プロセッサによって前記第１の時間基準でタスクを実行するステップをさらに備える
ことを特徴とする請求項１８に記載の方法。
【請求項２０】
第２の時間基準のデジタル信号プロセッサのクラスタが、前記第２のデジタル信号プロセッサおよび第３のデジタル信号プロセッサを含み、
前記第３のデジタル信号プロセッサによって前記第２の時間基準でタスクを実行するステップをさらに備える
ことを特徴とする請求項１８に記載の方法。
【請求項２１】
前記第１のデジタル信号プロセッサ、および前記第２のデジタル信号プロセッサによって、複数のタスクが同時に実行されることを特徴とする請求項１８に記載の方法。
【請求項２２】
前記第１の時間基準のデジタル信号プロセッサのクラスタ、および前記第２のデジタル信号プロセッサによって、複数のタスクが同時に実行されることを特徴とする請求項１９に記載の方法。
【請求項２３】
前記第２の時間基準のデジタル信号プロセッサのクラスタ、および前記第１のデジタル信号プロセッサによって、複数のタスクが同時に実行されることを特徴とする請求項２０に記載の方法。
【請求項２４】
前記第１の時間基準はスロットに対応し、
前記第２の時間基準はフレームに対応する
ことを特徴とする請求項１８に記載の方法。
【請求項２５】
前記スロットは約５７７マイクロ秒であることを特徴とする請求項２４に記載の方法。
【請求項２６】
前記第１のデジタル信号プロセッサによって実行されるタスクが原因で割り込まれるということは無く、前記第２のデジタル信号プロセッサはタスクを実行することを特徴とする請求項１８に記載の方法。
【請求項２７】
前記方法は、ＧＳＭおよびＥＤＧＥのうちの少なくとも一方に従って動作することを特徴とする請求項１８に記載の方法。
【請求項２８】
前記方法は、ＷＣＤＭＡに従って動作することを特徴とする請求項１８に記載の方法。
【請求項２９】
前記方法は、ＴＤＭＡに従って動作することを特徴とする請求項１８に記載の方法。
【請求項３０】
前記方法は、ＩＳ−９５に従って動作することを特徴とする請求項１８に記載の方法。
【請求項３１】
前記方法は、ＣＤＭＡ２０００に従って動作することを特徴とする請求項１８に記載の方法。
【請求項３２】
前記第１のデジタル信号プロセッサおよび前記第２のデジタル信号プロセッサがバスを共有することを特徴とする請求項１８に記載の方法。
【請求項３３】
前記第１のデジタル信号プロセッサおよび前記第２のデジタル信号プロセッサはそれぞれ専用のバスを有することを特徴とする請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、移動通信システムにおけるベースバンド信号処理に関し、より詳細には、限定するわけではないが、ＧＳＭ、ＧＰＲＳ、またはＥＤＧＥに従って動作する移動体端末において使用するための、デュアルコアでの信号処理のアプローチに関する。
【背景技術】
【０００２】
例えば汎欧州デジタル移動電話方式（ＧＳＭ）、汎用パケット無線サービス（ＧＰＲＳ）、またはエンハンスト・データ・フォー・ＧＳＭ・エボリューション（ＥＤＧＥ）のようなシステムのためのベースバンド信号処理には、必要な信号処理機能を実施する多数の方法が存在する。種々の実施形態は、しばしば、４つのパラメータに関して評価される。すなわち、（１）費用（例えば、実施に必要なシリコンのサイズ）、（２）性能（例えば、採用されるアルゴリズムの質）、（３）柔軟性（例えば、システムの機能を向上および改善する能力）、および（４）電流消費量、特にアイドルモードでの電流消費量、である。すべてのパラメータに関して優れたシステムは、実施するのに極めて魅力的であろう。
【発明の開示】
【課題を解決するための手段】
【０００３】
本発明の処理システムは、第１の時間基準でタスクを実行する第１のデジタル信号プロセッサと、第２の時間基準でタスクを実行する第２のデジタル信号プロセッサとを備える。第２の時間基準は、第１の時間基準の整数倍の長さである。
【０００４】
複数のデジタル信号プロセッサを備えるシステムにおける本発明の処理の方法は、第１のデジタル信号プロセッサによって第１の時間基準でタスクを実行するステップと、第２のデジタル信号プロセッサによって第２の時間基準でタスクを実行するステップと、を備える。第２の時間基準は、第１の時間基準の整数倍の長さである。
【０００５】
本発明に関する一層完全な理解は、以下の発明に関する実施形態の詳細な説明を添付の図面と併せて参照することにより得られるであろう。
【発明を実施するための最良の形態】
【０００６】
添付の図面を参照して、本発明の実施形態を一層十分に説明する。多様な実施形態を、ＧＳＭ／ＧＰＲＳ／ＥＤＧＥでの実施に関して以下に説明する。しかしながら、本発明は、多くの異なる形態で実施可能であり、例えば広帯域符号分割多元接続（ＷＣＤＭＡ）、ＣＤＭＡ−２０００、パーソナルデジタルセルラ（ＰＤＣ）、時分割多元接続（ＴＤＭＡ）、またはＩＳ−９５などのような、複数の時間基準（時間ベース、time basis）が使用されるあらゆる実施形態を含む。本発明は、ここで説明する実施形態に限定されるものと解釈してはならない。本発明は、現存する請求項およびその均等物によってのみ限定されるものと考えるべきである。
【０００７】
典型的なシステムは、２つの異なるタイプにグループ化することができる。すなわち、（１）ハードウェアベースの（ハードウェアに基づく）システム、および（２）デジタル信号プロセッサ（ＤＳＰ）ベースの（ＤＳＰに基づく）システムである。ハードウェアベースのシステムにおいては、必要な機能は、通常、適切な複数のブロックに分割されており、ハードウェアとして実装される。そして、ハードウェアのブロックの制御は、マイクロプロセッサによって行われる。
【０００８】
ＤＳＰベースのシステムにおいては、ＤＳＰおよび適切なハードウェアアクセラレータが、一般的に使用される。ＤＳＰベースのシステムの由来は、システムのアーキテクチャにおける音声処理専用のＤＳＰの必要性である。音声処理を行うＤＳＰにＧＳＭ／ＥＤＧＥのモデム処理も実装される場合、何らかのリソースの共有が行われるであろう。
【０００９】
ハードウェアベースのシステムは、一般的に電流消費量の点で優れている。なぜなら、処理機能は、通常、ハードウェア中の電力消費量という観点からソフトウェアと比較して、より効率的に実装可能だからである。しかしながら、ハードウェアベースのシステムは柔軟性に欠ける傾向があり、利用可能なシステムリソース（例えば、音声のＤＳＰ）を十分に活用しない。モデムのシリコンを加工する際にデジタルのアプリケーション固有集積回路（ＡＳＩＣ）の費用と開発スケジュールとを考慮すると、柔軟性に欠けることは特に深刻である。
【００１０】
ＤＳＰベースのシステムは、一般的に、利用可能なシステムリソース（例えば、既存のＤＳＰが利用可能である）をより有効に活用し、ハードウェアベースのシステムよりも柔軟である。費用の観点からは、ハードウェアベースのシステムと比較すると、ほとんどの専用ハードウェアを取り除くことが可能である。しかしながら、結果として改善される費用は、しばしば、ハードウェアベースのシステムと比較して追加的に必要なＤＳＰソフトウェアによるメモリ消費量によって相殺され、場合によっては、さらに必要なハードウェアアクセラレータによっても相殺される。結局、ＤＳＰベースのシステムは、他のすべてのものが同等であれば、一般的にハードウェアベースのシステムよりも費用がかかる。
【００１１】
ＤＳＰベースのシステムは、アイドルモードおよび稼働モード(dedicated mode)の両方において、一般的に同程度のハードウェアベースのシステムよりも多くの電流を消費する。さらに、ＤＳＰベースのシステムのソフトウェアは、一般的にハードウェアベースのシステムのソフトウェアよりも複雑である。なぜなら、異なる時間基準を持つタスクが同一のＤＳＰ上で共存しなければならないからである。
【００１２】
本発明の多様な実施形態は、ＧＳＭ／ＥＤＧＥの信号処理についてのＤＳＰベースの実装に関する。ここでは、１つではなく２つのＤＳＰが使用される。また、スロットベースの（スロットに基づく）タスクは第１のＤＳＰにおいて実行され、フレームベースの（フレームに基づく）タスクは第２のＤＳＰにおいて実行されるように、機能的な分離(functionality split)が構成される。ＧＳＭ／ＥＤＧＥにおいて、音声符号器のデータ出力は、暗号化され、符号化され、インターリーブされている。データは、５７７マイクロ秒のタイムスロットでバーストとして送信される。時分割多元接続（ＴＤＭＡ）の１フレームにつき、これらのタイムスロットが８又は１６存在する。スロットベースのタスクは、一般的にフレームベースのタスクよりも高い優先度であると考えられる。それゆえ、フレームベースのタスクを１つのＤＳＰが実行中にスロットベースのタスクを実行する必要がある場合、フレームベースのタスクは中断され、状態（コンテキスト）が保存される。コンテキストの保存にはメモリが必要である。さらに、必要な中断処理を実行するために、より複雑なソフトウェアの構造が必要であり、一般的により多くのメモリを必要とする。
【００１３】
すべてという訳ではないが、ほとんどの実際のＤＳＰシステムにおいて、費用はメモリの費用が支配的であるという事実のために、ＤＳＰを追加することによってシステムの費用を削減することが達成可能である。それゆえ、オンチップメモリ（チップ上のメモリ）を最小限にすることは、しばしばシステムの費用を削減するのに役立つ。
【００１４】
図１は、デュアルコア（例えば、デュアルＤＳＰ）のシステムを示す。システム１００は、スロットＤＳＰ１０２を含む。スロットＤＳＰ１０２は、ＧＳＭ／ＥＤＧＥのスロットベースのタスク処理（例えば、イコライゼーション）を扱う。システム１００はまた、フレームＤＳＰ１０４を含む。フレームＤＳＰ１０４は、ＧＳＭ／ＥＤＧＥのフレームベースのタスク処理（例えば、音声処理、チャネル符号化／チャネル復号化、インターリーブ／インターリーブ解除）を扱う。
【００１５】
ＧＳＭ／ＥＤＧＥにおいて、スロットベースのタスクは、一般的に、物理無線チャネル上で送受信される物理パケットと同じ時間基準で実行されるタスクである。フレームベースのタスクは、整数個のスロット上で実行される。ＧＳＭ／ＥＤＧＥにおいて典型的なスロットベースのタスクは、物理無線チャネル上で送信される物理パケット上で行われるイコライゼーションである。ＧＳＭ／ＥＤＧＥにおいて典型的なフレームベースのタスクは、（４つのタイムスロットにおいて送信される）４つの無線バーストを集合させてチャネル復号化を実行することによって行われる、チャネル復号化である。
【００１６】
スロットＤＳＰ１０２およびフレームＤＳＰ１０４はそれぞれ、スレーブインタフェースおよびマスタインタフェース、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、およびＤＳＰコアを有する。システム１００はまた、コプロセッサシステム１０６を含む。コプロセッサ１０６は、（必要であれば）信号処理機能のためのハードウェアアクセラレータ、およびシステム制御のためのブロックを含む。
【００１７】
システム１００はまた、マイクロコントローラ１０８を含む。マイクロコントローラ１０８は、ＧＳＭ／ＥＤＧＥのスタックを実行し、スロットＤＳＰ１０２およびフレームＤＳＰ１０４を制御する。システム１００はまた、効率的なデータ転送のためのダイレクトメモリアクセス（ＤＭＡ）１１０を含む。ＤＭＡ１１０は、単独で動作する（スタンドアロンの）ハードウェアデバイスであり、プロセッサ（例えば、ＤＳＰまたはＣＰＵ）の調停無しにメモリ間でデータを移動させる。システム１００はまた、マイクロプロセッサ１０８のためのバス１１２、ＤＭＡ１１０のためのバス１１４、およびＤＳＰ１０２とフレームＤＳＰ１０４とに共有されるバス１１６を含む。スロットＤＳＰ１０２およびフレームＤＳＰ１０４はバス１１６を共有するものとして示されているが、スロットＤＳＰ１０２およびフレームＤＳＰ１０４のいずれも、必ずしもバス１１６を共有する必要は無く、代わりにそれぞれ専用のバスを有していてもよいということが、当業者には理解できよう。さらに、本発明の原理から逸脱することなく、設計方針によって決定されるものとして、２つよりも多くのＤＳＰがシステム１００に含まれていてもよい。
【００１８】
システム１００はまた、システム１００による外部メモリへのアクセスを処理する外部メモリインタフェース（ＥＭＩＦ）１１８を含む。他の選択肢としては、図１に示される外部メモリ１２０の代わりに、例えば組み込み型のダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような小型で低価格のオンチップメモリが使用されてもよい。なぜなら、組み込み型のＤＲＡＭは、通常、オンチップのスタティックランダムアクセスメモリ（ＳＲＡＭ）よりも廉価だからである。
【００１９】
スロットＤＳＰ１０２とフレームＤＳＰ１０４との間におけるＤＳＰの機能的な分離により、スロットＤＳＰ１０２上のすべてのタスクが第１の速度で実行され、フレームＤＳＰ１０４上で実行されるすべてのタスクが第２の速度に実行されることが可能になる。スロットＤＳＰ１０２およびフレームＤＳＰ１０４それぞれの実行パターンが予測可能になり、いかなるタスクも相互に割り込まないものとなる。結果として、タスクのスケジューリングを扱うというオペレーティングシステムのサポートを有する必要が無い。
【００２０】
タスクが相互に割込み不可能であるという事実は、アプリケーションのデータによるメモリの消費量は個々のタスクの最大値によって決定可能であるということを意味する。対照的に、オペレーティングシステム（ＯＳ）のスケジューリングを伴うシステムにおいては、アプリケーションのデータによるメモリの消費量は、一般的に、すべてのタスクによる消費量の合計によって決定される。さらに、ソフトウェアの実行が予測可能であるため、スロットＤＳＰ１０２およびフレームＤＳＰ１０４はそれぞれ、現在のタスクの後でどのタスクを実行するであろうかを知っておくことができる。結果として、システム１００のソフトウェアは、オンチップであるかオフチップ（外部メモリ）であるかを問わず、安価な大容量記憶装置に格納可能である。例えば、外部メモリ１２０は、スロットＤＳＰ１０２およびフレームＤＳＰ１０４のうちの少なくとも一方と同一のチップ上に配置されてもよいし、スロットＤＳＰ１０２およびフレームＤＳＰ１０４のうちの少なくとも一方を含むチップの外部に配置されてもよい。
【００２１】
現在のタスクの実行中に、ＤＳＰ（例えば、スロットＤＳＰ１０２）は、ＤＳＰによって実行される次のタスクのためのソフトウェアを実行メモリへダウンロードすることができ、このダウンロード処理は、オンデマンドのソフトウェアダウンロードと呼ばれることもある。オンデマンドのソフトウェアダウンロードを実行する１つの方法として、ＤＭＡ１１０を介するものがある。さらに、スロットＤＳＰ１０２およびフレームＤＳＰ１０４は、検証が比較的容易である。なぜなら、単一のＤＳＰが複数の速度で複数のタスクを実行しなければならないシステムと比較して、タスクの組み合わせの数が減少するからである。
【００２２】
システム１００のメモリ消費量は、同程度の単一のＤＳＰベースのシステムと比べて減少する。いかなるタスクも相互に割り込まないという事実により、データメモリが削減される。また、オンデマンドのソフトウェアダウンロードを実行する能力のために、プログラムメモリが削減される。メモリの削減（により削減される費用）は、一般的に、追加のＤＳＰ（例えば、フレームＤＳＰ１０４）のために発生する追加の費用よりもはるかに大きい。さらに、追加のＤＳＰによってさらなる演算性能が付加されるので、単一のＤＳＰによるシステムでは必要であったかもしれないハードウェアアクセラレータを取り除くことが可能になる。
【００２３】
システム１００のようなデュアルコアのシステムは、スロットＤＳＰ１０２およびフレームＤＳＰ１０４がプログラム可能であるので、柔軟である。さらに、システム１００のソフトウェアは、主として安価な大容量記憶装置に格納可能であり、実行直前に実行メモリへダウンロードすることが可能である。このことは、一般的な従来のＤＳＰベースのシステムにおいてはシステムソフトウェアの大部分が費用上の理由からＲＯＭに格納されているという事実に照らして、システム１００の柔軟性を向上させる。
【００２４】
一層のプログラムが可能なソリューションは、一般的に、電流消費量の増加をもたらす。しかしながら、現在のデジタルのシリコンの加工に関して言えば、アイドルモードにおける電流消費量はリーク電流によるものが支配的である。リーク電流に対処する最良の方法は、通常、メモリを減らすことである。それゆえ、システム１００のようなデュアルＤＳＰシステムは、同程度の単一のＤＳＰによるシステムよりも少量しか電流を消費しないであろう。
【００２５】
図２は、マルチコア（例えば、複数の（マルチ）ＤＳＰ）のシステムを示す。システム２００は、スロットＤＳＰのクラスタ２０２およびフレームＤＳＰのクラスタ２０４を含む。スロットＤＳＰのクラスタ２０２およびフレームＤＳＰのクラスタ２０４は、少なくとも１つのスロットＤＳＰ１０２および少なくとも１つのフレームＤＳＰ１０４を含む。すなわち、図２に示すように、複数のスロットＤＳＰ１０２（１）−（ｎ）および複数のフレームＤＳＰ１０４（１）−（ｍ）を含む。当業者であれば、ｎおよびｍはそれぞれ、設計方針に従って選択された非負の整数を取り得ることが理解できよう。スロットＤＳＰ１０２（１）−（ｎ）およびフレームＤＳＰ１０４（１）−（ｍ）はそれぞれ、システム１００およびシステム２００において同じように示されているが、スロットＤＳＰのクラスタ２０２およびフレームＤＳＰのクラスタ２０４の一方または両方において、あるいはシステム１００またはシステム２００全体として、本発明の原理から逸脱することなく様々な特徴を持つＤＳＰを利用可能であり、そのようにして利用されるＤＳＰはすべてが相互に同一である必要は無いということが、当業者には理解できよう。
【００２６】
システム１００に関して上で示したのと同様、スロットＤＳＰ１０２（１）−（ｎ）は、スロットベースのタスク処理を扱うように機能する。他方、フレームＤＳＰ１０４（１）−（ｍ）は、フレームベースのタスク処理を扱う。さらに、システム１００と同様の方法で、スロットＤＳＰ１０２（１）−（ｎ）およびフレームＤＳＰ１０４（１）−（ｍ）はそれぞれ、スレーブインタフェースおよびマスタインタフェース、ＲＡＭ、ＲＯＭ、およびＤＳＰコアを有する。システム２００はまた、コプロセッサシステム１０６およびマイクロコントローラ１０８を含む。システム２００はまた、ＤＭＡ１１０、バス１１２、バス１１４、およびバス１１６を含む。さらに、スロットＤＳＰ１０２（１）−（ｎ）およびフレームＤＳＰ１０４（１）−（ｍ）はバス１１６を共有するものとして示されているが、スロットＤＳＰ１０２（１）−（ｎ）およびフレームＤＳＰ１０４（１）−（ｍ）のいずれも、必ずしもバスを共有する必要は無く、代わりにそれぞれ専用のバスを有していてもよいということが、当業者には理解できよう。さらに、システム１００と同様の方法で、システム２００は、ＥＭＩＦ１１８および外部メモリ１２０を含む。
【００２７】
当業者であれば、システム２００は、多くの点でシステム１００と同様の方法で動作することが理解できよう。それゆえ、システム１００およびその動作に関連する上述の議論は、システム２００に適用可能である。もちろん、本発明の多様な実施形態において、スロットＤＳＰのクラスタ２０２およびフレームＤＳＰのクラスタ２０４の一方または両方が使用される場合は、所定のクラスタ内に複数のＤＳＰが含まれるために課せられる追加の設計指針、例えばＤＳＰバス１１６を共有するための適切な処理、が考慮されなければならない。
【００２８】
なお、「含む(comprise, comprises)」および「含んでいる(comprising)」という用語は、ここで使用される場合、言及された特徴、整数、ステップ、または構成要素の存在を明確にするものと解釈され、複数の他の特徴、整数、ステップ、構成要素、またはそれらの集合の存在や付加を除外するものではないということを強調する。
【００２９】
以上の詳細な説明は、本発明の実施形態に関するものである。本発明の範囲は、この説明によっては必ずしも限定されるべきものではない。本発明の範囲は、代わりに、以下の請求項およびその均等物によって規定される。
【図面の簡単な説明】
【００３０】
【図１】本発明の原理に従うデュアルコア（例えば、デュアルＤＳＰ）のシステムを示す図である。
【図２】本発明の原理に従うマルチコア（例えば、複数の（マルチ）ＤＳＰ）のシステムを示す図である。
【図１】
2007526701.tif 000003
【図２】
2007526701.tif 000004
【手続補正書】
【提出日】平成17年12月29日(2005.12.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各々が複数のスロットを含むフレームで信号が送信および受信される移動体通信システムにおいて前記信号を処理する処理システムであって、
スロット単位の基準で、送信信号および受信信号の両方を処理する第１のデジタル信号プロセッサと、
フレーム単位の基準で、送信信号および受信信号の両方を処理する第２のデジタル信号プロセッサと、
を備えることを特徴とする処理システム。
【請求項２】
前記第１のデジタル信号プロセッサは、前記第２のデジタル信号プロセッサによるフレーム単位での処理と同時に、スロット単位での処理を実行することを特徴とする請求項１に記載の処理システム。
【請求項３】
第１の複数のデジタル信号プロセッサそれぞれが送信信号および受信信号の両方に関するスロット単位での処理を実行し、
第２の複数のデジタル信号プロセッサそれぞれが送信信号および受信信号の両方に関するフレーム単位での処理を実行する
ことを特徴とする請求項１に記載の処理システム。
【請求項４】
前記第１の複数のデジタル信号プロセッサは、前記第２の複数のデジタル信号プロセッサによって実行されるフレーム単位での処理タスクと同時に、スロット単位での処理タスクを実行することを特徴とする請求項３に記載の処理システム。
【請求項５】
前記第１のデジタル信号プロセッサによって実行されるスロット単位での処理タスクが、前記第２のデジタル信号プロセッサによって実行されるフレーム単位での処理タスクに割り込まないように、前記第１および第２のデジタル信号プロセッサを制御するコントローラをさらに備えることを特徴とする請求項１に記載の処理システム。
【請求項６】
前記処理システムは、
汎欧州デジタル移動電話方式（ＧＳＭ）、
エンハンスト・データ・フォー・ＧＳＭ・エボリューション（ＥＤＧＥ）、
広帯域符号分割多元接続（ＷＣＤＭＡ）、
パーソナルデジタルセルラ（ＰＤＣ）、
時分割多元接続（ＴＤＭＡ）、
暫定標準ＩＳ−９５、および
ＣＤＭＡ２０００
から成る集合から選択された通信標準に従って動作する
ことを特徴とする請求項１に記載の処理システム。
【請求項７】
各々が複数のスロットを含むフレームで信号が送信および受信される移動体通信システムにおいて前記信号を処理する方法であって、
前記第１のデジタル信号プロセッサによって、スロット単位の基準で、送信信号および受信信号の両方を処理するステップと、
前記第２のデジタル信号プロセッサによって、フレーム単位の基準で、送信信号および受信信号の両方を処理するステップと、
を備えることを特徴とする方法。
【請求項８】
前記第１のデジタル信号プロセッサは、前記第２のデジタル信号プロセッサによるフレーム単位の基準での送信信号の処理と同時に、スロット単位の基準で送信信号を処理し、
前記第１のデジタル信号プロセッサは、前記第２のデジタル信号プロセッサによるフレーム単位の基準での受信信号の処理と同時に、スロット単位の基準で受信信号を処理する
ことを特徴とする請求項７に記載の方法。
【請求項９】
前記第１のデジタル信号プロセッサによって実行されるスロット単位での処理タスクが、前記第２のデジタル信号プロセッサによって実行されるフレーム単位での処理タスクに割り込まないように、前記第１および第２のデジタル信号プロセッサを制御するステップをさらに備えることを特徴とする請求項７に記載の方法。
【請求項１０】
スロット単位の基準で処理タスクを実行する前記ステップは、第１の複数のデジタル信号プロセッサによって実行され、
フレーム単位の基準で処理タスクを実行する前記ステップは、第２の複数のデジタル信号プロセッサによって実行される
ことを特徴とする請求項７に記載の方法。
【請求項１１】
前記第１の複数のデジタル信号プロセッサは、前記第２の複数のデジタル信号プロセッサによって実行されるフレーム単位での処理タスクと同時に、スロット単位での処理タスクを実行することを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第１の複数のデジタル信号プロセッサによって実行されるスロット単位での処理タスクが、前記第２の複数のデジタル信号プロセッサによって実行されるフレーム単位での処理タスクに割り込まないように、前記第１の複数のデジタル信号プロセッサ、および前記第２の複数のデジタル信号プロセッサを制御するステップをさらに備えることを特徴とする請求項１０に記載の方法。
【請求項１３】
前記方法は、
汎欧州デジタル移動電話方式（ＧＳＭ）、
エンハンスト・データ・フォー・ＧＳＭ・エボリューション（ＥＤＧＥ）、
広帯域符号分割多元接続（ＷＣＤＭＡ）、
パーソナルデジタルセルラ（ＰＤＣ）、
時分割多元接続（ＴＤＭＡ）、
暫定標準ＩＳ−９５、および
ＣＤＭＡ２０００
から成る集合から選択された通信標準に従って動作する通信システムにおいて実行される
ことを特徴とする請求項７に記載の方法。
【請求項１４】
移動体通信システムにおいて信号を処理する処理システムであって、
データパケットが物理チャネル上で送信される速度に対応する時間基準で、送信信号および受信信号の両方を処理する第１のデジタル信号プロセッサと、
前記第１のデジタル信号プロセッサの前記時間基準に対し、１よりも大きい整数倍の長さである時間基準で、送信信号および受信信号の両方を処理する第２のデジタル信号プロセッサと、
を備えることを特徴とする処理システム。
【国際調査報告】
2007526701.tif 000005
2007526701.tif 000006