(57)【要約】  本発明は、磁気抵抗記憶素子の近くで外部磁界を測定する磁界センサユニットと、測定された外部磁界が閾値を超えるときにプログラミング動作を一時的に禁止する手段とを備える磁気抵抗記憶素子のアレイを提供する。対応する方法がさらに提供される。
2007516549.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗記憶素子の近くで外部磁界を測定する磁界センサユニットと、
前記測定された外部磁界が閾値を超えるときに、あらゆるプログラミング動作を一時的に禁止する手段と、
を備える、磁気抵抗記憶素子のアレイ。
【請求項２】
前記磁界センサユニットが複数の磁界センサを備える、請求項１に記載のアレイ。
【請求項３】
前記磁界センサユニットが、前記測定された外部磁界を表す出力信号を発生するように適合させられる、請求項１に記載のアレイ。
【請求項４】
前記磁気センサユニットがアナログセンサユニットである、請求項１に記載のアレイ。
【請求項５】
前記磁気センサユニットが前記磁気抵抗記憶素子と同じ構造からなる素子である、請求項１に記載のアレイ。
【請求項６】
前記磁気センサユニットが、前記磁気抵抗記憶素子より磁界に対する感度が高い、請求項５に記載のアレイ。
【請求項７】
前記アレイの前記記憶素子を駆動する駆動回路をさらに備える、請求項１に記載のアレイ。
【請求項８】
前記磁気抵抗記憶素子の近くで温度を測定する温度測定ユニットをさらに備え、
あらゆるプログラミング動作を一時的に禁止する手段は、前記測定された温度が予め設定された温度レンジを超えるときにあらゆるプログラミング動作を禁止するように適合させられる、
請求項１に記載のアレイ。
【請求項９】
請求項１に記載のアレイを備える、電子装置。
【請求項１０】
外部磁界が存在する間に、磁気抵抗記憶素子の誤ったプログラミングを防止する方法であって、
前記磁気抵抗記憶素子の近くで前記外部磁界を測定するステップと、
前記測定された外部磁界が閾値を超えるならば、あらゆるプログラミング動作を一時的に禁止するステップと、
を備える方法。
【請求項１１】
前記磁気抵抗記憶素子の近傍で温度を検出するステップと、
前記測定された温度が予め設定された温度レンジを超えるならば、あらゆるプログラミング動作を一時的に禁止するステップと、
をさらに備える、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部磁界が存在する間に、ＭＲＡＭ装置のような磁気抵抗記憶素子の誤ったプログラミングを防止する方法および装置に関係する。
【背景技術】
【０００２】
磁気または磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、現在のところ多数の企業によってフラッシュメモリの後継であると考えられている。それは、最高速のスタティックＲＡＭ（ＳＲＡＭ）メモリを除く全部を置き換える潜在力がある。これは、システムオンチップ（ＳｏＣ）の組み込みメモリとしてＭＲＡＭを非常に適合させる。それは不揮発性メモリ（ＮＶＭ）装置であり、このことは記憶された情報を維持するために電力が必要とされないことを意味する。これは殆どの他のタイプのメモリに対する優位性であると考えられる。ＭＲＡＭメモリは、スマートカード、移動電話、ＰＤＡなどのような「モバイル」アプリケーションのため特に使用される。
【０００３】
ＭＲＡＭの概念は米国のＨｏｎｅｙｗｅｌｌ  Ｃｏｒｐ．において最初に開発され、磁気多層デバイス内の磁化方向を情報記憶装置として使用し、結果として生じる抵抗差を情報読み出しのため使用する。すべての記憶デバイスと同様に、ＭＲＡＭアレイ内の各記憶素子は、「１」または「０」のいずれかを表現する少なくとも２個のバイナリ状態を保存する能力をもつことが必要である。
【０００４】
様々な種類の磁気抵抗（ＭＲ）効果が存在し、その中で、巨大磁気抵抗（ＧＭＲ）およびトンネル磁気抵抗（ＴＭＲ）が現在のところ最も重要な効果である。ＧＭＲ効果およびＴＭＲ効果は、不揮発性磁気メモリを実現する可能性がある。これらのデバイスは薄膜の積層を備え、その薄膜のうち少なくとも２層が強磁性またはフェリ磁性であり、それらは非磁気中間層によって分離される。ＧＭＲは導体中間層を備えた構造体の磁気抵抗であり、ＴＭＲは誘電体中間層を備えた構造体の磁気抵抗である。非常に薄い導体が２層の強磁性またはフェリ磁性膜の間に置かれるならば、複合多層構造体の実効面内抵抗は、膜の磁化方向が平行であるときに最小であり、膜の磁化方向が反平行であるときに最大である。薄い誘電体中間層が２層の強磁性またはフェリ磁性膜の間に置かれるならば、膜間のトンネリング電流は、膜の磁化方向が平行であるときに最大であり（よって、抵抗が最小になる）、膜間のトンネリング電流は、膜の磁化方向が反平行であるときに最小である（よって、抵抗が最大である）ことが観察される。
【０００５】
磁気抵抗は通常、平行磁化状態から反平行磁化状態へ移る上記構造体の抵抗の増加割合として測定される。ＴＭＲデバイスは、ＧＭＲ構造体より高い割合の磁気抵抗を与えるので、より高い信号およびより高い速度の潜在力がある。最近の結果は、良好なＧＭＲ記憶素子では１０−１４％の磁気抵抗であるのに対し、トンネリングは４０％を超える磁気抵抗を与えることを示す。
【０００６】
典型的なＭＲＡＭデバイスは、複数の磁気抵抗素子１０を備え、そのうちの１個が図１Ａおよび１Ｂに示され、たとえば、磁気トンネル接合（ＭＴＪ）素子がアレイ状に並べられる。磁気抵抗記憶素子１０のアレイ２０は図２に示されている。ＭＴＪ記憶素子１０は、一般に、固定されたまたはピン留めされた硬い磁性層１１と、フリー層１２と、中間に誘電体バリア１３とを備える層状構造体を含む。磁性材料の固定層１１は、常に同じ方向を指す磁気ベクトルを有する。自由層１２は情報記憶のため使用される。自由層１２の磁気ベクトルは自由であるが、自由層１２の容易軸ＥＡ内に拘束され、この容易軸は主として記憶素子１０の物理的寸法によって決められる。自由層１２の磁気ベクトルは、前記容易軸と一致する固定層１１の磁化方向に対し平行または反平行の２方向のうちのいずれかを指す。ＭＲＡＭの基本原理は、磁化の方向に基づくバイナリデータ、たとえば、「０」と「１」としての情報の記憶である。これが磁気データは不揮発性であり、磁界による影響を受けるまで変化しない理由である。
【０００７】
磁気抵抗記憶素子１０へのデータの記憶または書き込みは、磁界を印加し、それによって、自由層１２内の磁性材料を２個の可能なメモリ状態のいずれかへ磁化させることによって達成される。ＭＲＡＭ素子１０の層状構造体の両方の磁性膜１１、１２が同じ方向（平行）に磁化されるとき、データは２個のバイナリ値のうちのいずれか、たとえば、「０」であり、そうでなく、ＭＲＡＭ素子１０の層状構造体の両方の磁性膜１１、１２が逆方向（反平行）に磁化されるとき、データはもう一方のバイナリ値、たとえば、「１」である。磁界は、磁性構造体の外側にある電流線（ワード線１４、１４ａ、１４ｂ、１４ｃおよびビット線１５、１５ａ、１５ｂ、１５ｃ）に電流を通すことによって作成される。２個の磁界成分が選択された記憶素子１０ｓとその他の選択されていない記憶素子１０とを区別するために使用されることに注意すべきである。
【０００８】
データの読み出しは、磁界が印加されたときに、磁気記憶素子１０内の抵抗変化を検出することによって達成される。層状構造体１１、１２、１３の抵抗は方向が平行であるかどうかに依存して変化するという事実を利用して、システムは、データの両方のバイナリ値、たとえば、「０」または「１」を区別する。読み出しのため必要な磁界は、磁性構造体の外側にある電流線（ワード線）、または、（ビット線１５および検出線１６を介して）磁性構造体そのものに電流を通すことによって作成される。選択された記憶素子１０ｓの読み出しは、他の記憶素子１０を通る回り込み電流を防止するためにバイア２１に接続された直列トランジスタ１７を通して行われる。
【０００９】
最も一般的なＭＲＡＭ設計は、図１Ａおよび１Ｂに示されるように、タイプ１Ｔ１ＭＴＪ（１個のＭＴＪ記憶素子１０毎に１個のトランジスタ１７）である。複数の記憶素子１０からなるメモリアレイ２０は、磁気トンネル接合（ＭＴＪ）記憶素子１０の下側および上側のそれぞれの２層の金属層に別々にパターニングされた直交するビット線１５ａ、１５ｂ、１５ｃおよびワード線１４ａ、１４ｂ、１４ｃを備える。ビット線１５ａ、１５ｂ、１５ｃは記憶素子１０の困難軸と平行であり、困難軸に磁界を作成し、一方、ワード線１４ａ、１４ｂ、１４ｃはそうではなく困難軸に磁界を作成する。一部の設計ではこの関係は逆転可能であり、すなわち、ビット線１５は困難軸磁界を作成し、ワード線１４は容易軸磁界を作成する。選択された記憶素子１０ｓへの書き込みは、選択された記憶素子１０ｓで交差するそれぞれのビット線１５ｂおよびワード線１４ａを介して電流パルスを同時に供給することによって行われる。合成磁界の方向は記憶素子１０ｓの自由層１２の容易軸に対して４５°の角度をなす。この角度で、自由層１２のスイッチング磁界は最小であり、よって、書き込みは最小電流で行われる。
【００１０】
ＭＲＡＭ素子１０のスイッチング曲線は、図３に示されるように、そのいわゆるアステロイド（ａｓｔｒｏｉｄ）曲線３０、３１によって表現される。アステロイド曲線３０、３１は、異なる時間のスイッチングイベントと非スイッチングイベントを明白に分離する。ＭＲＡＭアレイでは、記憶素子間の統計的変動、たとえば、サイズの変動は、スイッチング磁界、したがって、アステロイドの正確なサイズの統計的変動の原因となる。アステロイド曲線３０は非選択記憶素子１０の１０年間の安定性を示す曲線であり、アステロイド曲線３１は選択された記憶素子１０ｓに対する１０ｎｓのパルス書き込み動作の間に要求される磁界を示す曲線である。換言すれば、磁界がアステロイド曲線３０、３１の範囲内で印加されるならば、素子は、１０ｎｓ毎に１０年間に亘って切り替わらず、それらの状態で持続し、一方、これらのアステロイドを超える磁界は、前の状態が反対の状態であるならば、対応する時間フレームの間に素子を切り換える。したがって、２個の磁界成分が存在する場合に限り、選択された記憶素子１０ｓのビット状態が選択されていない記憶素子１０を変えることなく切り換えられる。
【００１１】
電流線１４、１５のどちらによって発生された磁界の大きさも同じであるならば、合成磁界の方向は選択された記憶素子１０ｓの自由層１２の容易軸ＥＡに対して４５°の角度をなす。この角度で、自由層１２のスイッチング磁界は、図３においてアステロイド曲線３０、３１によって示されるように、最小であり、よって、書き込みは最小電流で行われる。
【００１２】
これに対して、選択されたビット線１５ｂおよびワード線１４ａの電流は、総磁界が容易軸ＥＡと４５°で選択された記憶素子１０ｓのスイッチング磁界を十分に上回るように、換言すれば、合成磁界ベクトル３２の端がこの方向においてアステロイド曲線３１上またはその外側にあるように、選択されるべきである（図３を参照せよ）。一方、選択されたビット線１５ｂによって作成された磁界の大きさは、望ましくない上書きを防止するため、同じビット線１５ｂ上にあるいずれかの記憶素子１０の容易軸方向ＥＡにおけるスイッチング磁界より著しく小さくしなければならない。同様に、選択されたワード線１４ａによって作成される磁界の大きさは、望ましくない上書きを防止するため、同じワード線１４ａ上にあるいずれかの記憶素子１０の困難軸方向ＨＡにおけるスイッチング磁界より著しく小さくしなければならない。換言すれば、１本の選択された線上の他の素子の安定性のため、両方の成分はアステロイド３０の範囲内に位置しなければならない。
【００１３】
図３は、記憶素子間の統計的変動が考慮されていない、安定したオンチップ書き込み磁界ウィンドウ３３を例示し、すなわち、選択されたビット線を通る第１の電流および選択されたワード線を通る第２の電流を印加することによって得られる合成磁界ベクトルがこのようなオンチップ書き込み磁界ウィンドウ３３の範囲内に入るならば、前の状態が反対の状態であった場合に、合成磁界ベクトルは選択された記憶素子１０ｓの磁気状態を切り換えるが、１本の選択されたワード線またはビット線に沿って位置する選択されていない記憶素子１０は状態を切り換えない。
【００１４】
ＭＲＡＭ素子の欠点は、強い磁界に対する意図的または意図的ではない暴露がＭＲＡＭ素子を壊れやすくさせることである。超高密度のＭＲＡＭアレイ２０は磁界に対し特に高感度であり、なぜならば、主に極小ＭＲＡＭ素子１０は自由層１２内の磁気ベクトルの切換または検出に依存するリード動作／プログラム動作のため比較的低い磁界を必要とするからである。これらの磁気ベクトルは、今度は、容易に影響を受け、それらの磁気方向がこのような外部磁界によって変更させられる。
【００１５】
過剰な外部磁界がプログラミング動作中に存在する場合、外部磁界との合成された１本の電流線を流れる電流の磁界がそれ自体で非常に大きく、選択されていない記憶素子１０の状態を切り換えるので、選択されていない磁気抵抗記憶素子１０の望ましくないスイッチングが起こる。さらに、プログラミング動作は、外部磁界の書き込みウィンドウのシフトの結果として、選択された記憶素子１０ｓのスイッチングを生じさせないこともある。簡単な一例として、容易軸磁界成分方向にわずか１０Ｏｅの小さい外部磁界が存在するならば、（本例では容易軸に沿った）「ゼロ外部磁界基準」が原点に対して１０Ｏｅだけシフトされる。より一般的なケースでは、面内外部磁界は、２次元磁界ベクトルとのそのベクトル和として、原点からのアステロイド曲線のシフトを生じさせる。すなわち、電流線に電流を流すことによって発生される磁界は、この場合に十分に大きいので、外部磁界が存在しない場合には起こり得ないことであるが、選択されていない記憶素子１０の望ましくない切換が行われる。或いは、外部磁界が異なる方向を有するならば、磁界は非常に小さいので、外部磁界が存在しない場合には起こり得ないことであるが、選択された記憶素子１０ｓのスイッチングが行われないことになる。
【００１６】
解決策は、記憶素子を外部磁界からシールドすることである。しかし、シールディング自体にもその限界があるので、常に、より高い磁界が印加され、データ層の近くに外部磁界を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
したがって、本発明の目的は、外部磁界が存在する間に、磁気抵抗記憶素子の誤ったプログラミングを防止する方法および装置を提供することである。
【課題を解決するための手段】
【００１８】
上記目的は本発明による方法および装置によって達成される。
【００１９】
本発明は、磁気抵抗記憶素子の近くで外部磁界を測定する磁界センサユニットと、測定された外部磁界が閾値を超えるときにプログラミング動作を一時的に禁止する手段とを備える磁気抵抗記憶素子のアレイを提供する。
【００２０】
磁界センサユニットは１台以上の磁界センサを備えてもよい。磁界センサユニットは測定された外部磁界を表す出力信号を発生するように適合させられてもよい。磁気センサユニットはデジタルセンサユニットでもアナログセンサユニットでもよい。磁気センサユニットは磁気抵抗記憶素子と同じ構造からなる素子でもよい。しかし、磁気センサユニットは磁気抵抗記憶素子より磁界に対する感度が高い。
【００２１】
本発明によるアレイはアレイの記憶素子を駆動する駆動回路をさらに備える。
【００２２】
本発明によるアレイは磁気抵抗記憶素子の近くで温度を測定する温度測定ユニットをさらに備え、プログラミング動作を一時的に禁止する手段は、測定された温度が予め設定された温度レンジを超えるときにプログラミング動作を禁止するように適合させられる。
【００２３】
第２の態様によれば、本発明は、本発明による磁気抵抗記憶素子のアレイを備える電子装置を提供する。
【００２４】
第３の態様によれば、本発明は、外部磁界が存在する間に磁気抵抗記憶素子の誤ったプログラミングを防止する方法を提供する。この方法は、
磁気抵抗記憶素子の近くで外部磁界を測定するステップと、
測定された外部磁界が閾値を超えるならば、プログラミング動作を一時的に禁止するステップと、
を備える。
【００２５】
この方法は、磁気抵抗記憶素子の近傍で温度を検出するステップと、測定された温度が予め設定された温度レンジを超えるならば、プログラミング動作を一時的に禁止するステップとをさらに備える。
【００２６】
本発明の上記、および、その他の特徴、特長および効果は、一例として、本発明の原理を例示する添付図面と併せて考えることにより、以下の詳細な説明から明白になるであろう。この説明は例のためだけに記載され、発明の範囲を限定しない。以下に列挙された参考図面は添付図面を参照する。
【００２７】
異なる図面中、同じ参照番号は同じ要素または類似した要素を参照する。
【発明を実施するための最良の形態】
【００２８】
本発明は、具体的な実施形態に関して、ある種の図面を参照して説明されるが、本発明はそれに限定されることなく、請求項だけによって限定される。記載された図面は単に概略図であり、限定的でない。図面中、一部の要素のサイズは、例示の目的のため誇張され、正しい縮尺で描かれていない。用語「備える（ｃｏｍｐｒｉｓｉｎｇ）」は本明細書および特許請求の範囲で使用されるが、他の要素またはステップの存在を排除しない。単数名詞を参照するときに不定冠詞または定冠詞、たとえば、「ａ」、または、「ａｎ」、「ｔｈｅ」が使用されるが、これは特に断らない限りその名詞の複数形を含む。
【００２９】
さらに、明細書および特許請求の範囲における第１、第２、第３などの用語は、類似した要素を区別するため使用され、必ずしも一連の順序または時間的順序を記述するため使用されるのではない。そのように使用された用語は適切な状況下で交換可能であり、ここに記載された本発明の実施形態は、ここに記載または例示された以外の順序で動作可能であることが理解されるべきである。
【００３０】
さらに、明細書および特許請求の範囲における上部、下部、〜の上、〜の下のような用語は、説明の目的のため使用され、必ずしも相対的な位置を記述するため使用されるのではない。そのように使用された用語は適切な状況下で交換可能であり、ここに記載された本発明の実施形態は、ここに記載または例示された以外の方向で動作可能であることが理解されるべきである。
【００３１】
本発明は、外部磁界が存在する間に磁気抵抗記憶素子の誤ったプログラミングを防止する方法および装置を提供する。
【００３２】
本発明によれば、磁界センサ４０またはセンサユニットは、ＭＲＡＭアレイ２０が設けられるか、または、ＭＲＡＭアレイ２０に搭載され、その出力４１は、測定された外部磁界が閾値を超える場合にプログラミング動作を一時的に禁止する手段４２をトリガーするため使用される。
【００３３】
本発明の一態様によれば、磁界センサ４０はメモリアレイ２０の近傍における磁界を測定するため設けられる。磁界は好ましくは、メモリアレイ２０に局部的、隣接、または、近い磁界である。磁界センサ４０はアナログセンサでもデジタルセンサでもよい。メモリアレイ２０に近接する磁界は、直接的または間接的に種々の方式で測定される。
【００３４】
磁界センサ４０は、磁気抵抗記憶素子１０を備える回路、たとえば、ＭＲＡＭ  ＩＣに搭載されるどのようなタイプの磁気センサでもよい。好ましくは、磁界センサ４０は磁気抵抗メモリアレイ２０に統合される。磁界センサ４０は、たとえば、磁界強度を検出し、出力４１としてこの強度に伴って変化する電圧を生成する固体半導体センサであるホールセンサでもよい。
【００３５】
しかし、ＭＲＡＭ素子１０を備える磁気抵抗記憶素子２０の場合、磁界センサ４０として、アレイ２０内のＭＲＡＭ素子１０と同じスタック構造をもつ磁気トンネル接合を使用する方が有利である。さらに、ＭＲＡＭ素子１０自体、または、記憶素子として使用されない付加的なＭＲＡＭ素子は、局部的な外乱磁界を監視するため磁界センサ４０としての機能を果たす。
【００３６】
磁界センサ４０としてのＭＲＡＭ素子の双安定磁化構造のため、それらは小さい磁界に対し格別に高感度ではない。それらが検出可能な出力信号を生成するため磁界によって著しく影響されるとすぐに、データを格納するＭＲＡＭ素子が同様にその外乱磁界によって既に影響されている危険性がある。したがって、メモリアレイ２０自体のＭＲＡＭ素子１０より磁界強度に対する感度が高い磁界センサ４０を使用することが望ましい。好ましくは、センサ４０は、ＭＲＡＭ素子で使用されるものと同じ材料スタックを備える。磁界に対する感度を高くするためのセンサ４０のチューニングは、たとえば、異なる形状の磁気素子を使用することによって実現される。たとえば、アスペクト比が小さくなることはデバイスがより高感度であることを意味し、または、異なる方向を使用するサイズが大きくなることは同様にデバイスがより高感度であることを意味する。本発明の一実施形態では、センサとして使用される１個以上のＭＲＡＭ素子は、メモリアレイ２０内の通常のＭＲＡＭ素子１０に対してある角度、たとえば、９０度以上回転させられ、一方、一般に交換バイアスによって決まる固定層１１の磁化の方向は同じである。このいわゆる交差異方性幾何構造では、形状異方性は、自由層１２の向きが、磁気トンネル接合の検量線の最も感度の高い点である、固定層１１の向きに対して９０度の角度をなす原因となる。
【００３７】
センサとＭＲＡＭチップを統合する種々の方法が本発明の範囲に含まれ、一部の実施例を以下に説明する。
（１）第１のアプローチは、センサ４０をＭＲＡＭチップ上に統合するモノリシック集積型である。よって、センサ４０はメモリアレイ２０に非常に接近し、メモリアレイ２０自体に何とか組み込むことも可能である。センサ４０はまたチップの隅に設置してもよい。
（２）第２のアプローチはハイブリッド方法である。センサ４０はこの場合にはＭＲＡＭチップ自体の上にはなく、ＭＲＡＭが位置する基板、たとえば、シリコンの一部の上にあり、たとえば、より大型システム内の組み込み型ＭＲＡＭ（ｅ−ＭＲＡＭ）、すなわち、ＳｏＣ（システムオンチップ）である。特に、センサエリアにおいて異なる機能を実施するコストは高いので、「垂直」統合、すなわち、システムインパッケージの傾向があり、異なるダイが単一パッケージに組み合わされる。ここでの提案は、２個のチップ、すなわち、ＭＲＡＭアレイ２０を備える第１のチップと（複数の）磁気センサ４０が設置された第２のチップを単一パッケージに組み合わせることである。
（３）さらなるアプローチは、別個にパッケージングされた２個の異なるチップを使用するだけである。そのようする一つの理由は、ＭＲＡＭチップが、センサ４０には必要とされない高いレベルのシールドを必要とするからである。この場合、ＭＲＡＭチップ上で１本以上の余分なピンがセンサ信号を送り込むために必要とされる。
【００３８】
磁界センサ４０またはセンサユニットは、好ましくは、ＭＲＡＭアレイ２０の近くの磁界の２次元表現を提供することに注意すべきである。（複数の）磁気センサ４０とアレイとの間の距離は、好ましくは、ＭＲＡＭアレイに存在する磁界が測定されるような距離である。遠方の磁界は大部分が考慮されるので、長さスケールは抑えられる。統合のレベルに依存して、磁界センサ４０は、好ましくは、できるだけＭＲＡＭアレイに接近し、または、シールドされていないとき、ＭＲＡＭアレイから最大で１ｃｍの距離である。単一パッケージにおけるハイブリッド実施の場合、その距離は１ｃｍのオーダーであり、異なるパッケージの場合、センサとＭＲＡＭを互いに接近して、たとえば、互いに隣接して、または、センサをＭＲＡＰチップの上部に設置することが好ましい。
【００３９】
上記の統合タイプのすべてにおいて、磁界センサ出力４１は、局部的な外部磁界の直接的な信号表現として使用される。この磁界センサ出力４１は、測定された外部磁界が閾値、たとえば、５Ｏｅ以上であるならば、プログラミング動作を一時的に禁止するプログラミング動作許可／禁止回路のような、プログラミング動作を一時的に禁止する手段へ送信される。たとえば、禁止／許可フラグは、ある種のスレッショルド磁界が誤ったプログラミング動作の原因となる既知の許容範囲を超えるときにセットされる。
【００４０】
磁界が小さい場合、外部磁界は書き込み磁界マージンの範囲内に入るので、プログラミング動作の禁止を適用しないように決定されることがある。最新技術では、数Ｏｅ、たとえば、３〜５Ｏｅの磁界はＭＲＡＭプログラミング動作に悪影響を与えないので、これらの磁界の場合、プログラミング動作は禁止される必要がない。
【００４１】
本発明の一実施形態では、磁界センサ出力４１は、プログラム許可／禁止信号を発生するため機能するプログラミング動作許可／禁止回路への入力としてそのまま使用される。
【００４２】
プログラミング動作許可／禁止回路４２は、１個以上の磁界センサ４０を備える磁界センサユニットの出力４１（たとえば、アナログ信号−電圧または電流）を読む。一実施例として、２個のセンサ、または、センサブリッジが２個の磁界成分を別々に測定するため使用される。（複数の）磁界センサ出力４１は、次に、プログラミング動作許可／禁止回路４２によって、駆動回路４３へ供給される必要な許可／禁止信号４４に変換され、または、適合させられる。
【００４３】
本発明の一実施形態では、容易軸と困難軸に沿った２個の磁界成分を測定する磁界センサユニット４０からの（複数の）アナログ出力信号４１は、実効的な２次元磁界の点から解析され、プログラミング動作を一時的に禁止する回路４２におけるスレッショルド検出時に許可／禁止制御信号４４を生じる。一実施例として、スレッショルド検出は、両方の成分のため別々に信号に適用され、或いは、その代わりに、両方の信号の合計に適用されるので、磁界の２次元平面においてゼロ磁界原点の周りの特定の磁界エリアが回路４２で検出される。スレッショルド検出は、アプリケーション、または、ＭＲＡＭチップが置かれる最終的な環境に依存するプログラマブル電圧基準を使用してセットされる。実際には、スレッショルドプログラミングはＭＲＡＭチップの初期試験手順の一部となり得る。許可／禁止制御信号４４は、ＭＲＡＭメモリのためのビルトインセルフテスト（ＢＩＳＴ）またはプログラミングコントローラの一部であるフラグをセットする。メモリセルのプログラミングサイクルが開始される前に、磁界測定が行われ、解析されるので、許可／禁止制御信号４４が作成され、または、許可／禁止フラグがセットされることができる。そのフラグに依存して、プログラミング動作が記憶素子１０で実行されることができ、または、実行されない。
【００４４】
プログラミング動作が禁止されるとき、救済すなわちエラーシグナリングプロセスが、たとえば、入力データが失われないように入力データをバッファ若しくは（その他の）メモリに記憶するため開始され、または、たとえば、ソース信号の送信を停止するためにレート制御信号が送信される。プログラミング動作が禁止されるとすぐに、磁界測定が規則的な時間間隔で実行されることができるので、許可／禁止フラグはＢＩＳＴまたはプログラミングコントローラにおいて変更されることができる。磁界センサ４０がもはや外部磁界を検出しなくなるとすぐに、禁止／許可フラグが除去され、よって、メモリアレイ２０の駆動回路４３が再びプログラミング動作のためメモリアレイ２０を駆動することを可能にさせる。バッファまたはその他のメモリに一時的に記憶されたデータは、ＭＲＡＭ記憶素子１０へ書き込まれ、その後、正常プログラミング動作が再開されることができる。
【００４５】
代替的な一実施形態では、磁界測定はいかなる時点でも規則的な時間間隔で実行されることができる。換言すれば、磁界測定は、プログラミングサイクルが始動されたときだけにアクティブ化されるのではなく、ＭＲＡＭ制御システムの柔軟性を高める。
【００４６】
さらなる一実施形態では、許可／禁止制御信号４４は、磁界センサ４０がその出力に影響を与える温度補償を備えることを条件として、特定の温度レンジ、または、磁界および温度の組み合わせに対しセットされることができる。この場合に利用可能である温度信号は、正しいＭＲＡＭプログラミング動作のための特定の温度レンジに対しフラグをセットするため使用される。その結果として、温度と磁界の組み合わされた効果が磁気抵抗記憶素子の誤ったプログラミングを防止するため考慮される。
【００４７】
禁止／許可機能は、多種多様のＭＲＡＭアプリケーションのための経済的なソリューションであるという利点がある。ＭＲＡＭチップのシールドに関する要件は、多少でも要求されるならば、緩和されることができる。
【００４８】
好適な実施形態、特定の構造およびコンフィギュレーション、並びに、材料が本発明による装置に関してここで明確にされているが、形式および詳細についての種々の変更または変形が本発明の範囲および精神を逸脱することなくなされることを理解すべきである。
【図面の簡単な説明】
【００４９】
【図１Ａ】ＭＲＡＭプログラミング原理を説明する図である。
【図１Ｂ】ＭＲＡＭリード原理を説明する図である。
【図２】複数の記憶素子と直交したビット線およびワード線を備えた周知の１Ｔ１ＭＴＪＭＲＡＭ設計の斜視図である。磁気トンネル接合（ＭＴＪ）はビット線とワード線の交差領域に設置される。ＭＴＪのボトム電極は、記憶素子を読むときに使用されるバイアを介して選択トランジスタに接続される。
【図３】安定した書き込み磁界ウィンドウを生じるＭＲＡＭにおける頑強なプログラミング動作の規準を表すアステロイド曲線を説明する図である。
【図４】本発明の一実施形態による、ＭＲＡＭプログラミング動作中におけるプログラミング動作の許可／禁止のための高感度磁界センサを備えたフィードバックシステムを概略的に示す図である。
【符号の説明】
【００５０】
１０  磁気抵抗素子
１１  磁性層
１２  フリー層
１３  バリア
１４  ワード線
１５  ビット線
１６  検出線
１７  トランジスタ
２０  メモリアレイ
３０、３１  アステロイド曲線
３２  合成磁界ベクトル
３３  オンチップ書き込み磁界ウィンドウ
４０  磁界センサ
４１  磁界センサ出力
４２  プログラミング動作許可／禁止回路
４３  駆動回路
４４  許可／禁止信号
【図１Ａ】
2007516549.tif 000003
【図１Ｂ】
2007516549.tif 000004
【図２】
2007516549.tif 000005
【図３】
2007516549.tif 000006
【図４】
2007516549.tif 000007
【国際調査報告】
2007516549.tif 000008
2007516549.tif 000009