(57)【要約】  電気的構成素子を電気的に整合するために、伝送線路を有するネットワークが記載されている。この伝送線路は有利にはセラミック基板内若しくは基板上に形成されている。伝送線路は、所望の位相シフトを達成するため所定の電気的長さを有し、相互に接続されそれぞれ畳み込まれて異なる導体路面に配置された電気導体路（ＬＥ）を含んでいる。導体路の直線状の区間は相互に直角につながっている。異なる導体路面に配置された相互に並列な導体路区分は部分的に重畳され、そのようにして容量的に相互に結合している。この場合個々の重畳面積の設定によって容量的結合が整合化され、それによって伝送線路の所定の電気的長さと所定のインピーダンスが達成される。
2007508756.tif 000002
【特許請求の範囲】
【請求項１】
電気的構成素子を電気的に整合化するためのネットワークであって、
セラミック中間層によって分離された少なくとも２つの導体路面（ＬＥ１，ＬＥ２）と、
基板内若しくは基板上に形成された所定の電気的長さの伝送線路を有し、
前記伝送線路はそれぞれ固有の導体路面（ＬＥ１，ＬＥ２）に配置されかつそれぞれ畳み込まれた２つの部分を有しており、該２つの部分は中間層に配設されている貫通コンタクト（ＤＫ）を介して相互に接続されており、
前記伝送線路の２つの部分は専ら直線状の導体路区間を有しており、該直線状の区間は相互に直角に接続されており、
前記導体路区間の少なくとも１つの部分においては、異なる導体路面内に存在する相互に並列な導体路区間が部分的に重畳され、それらはそのようにして相互に容量的に結合されており、
この場合個々の重畳面積の設定によって容量的結合が整合化され、それによって伝送線路の所定の電気的長さと所定のインピーダンスが達成されるように構成されていることを特徴とするネットワーク。
【請求項２】
同じ導体路面に配置されている導体路の幅（ｂ）若しくは異なる導体路面に配置されている重畳された導体路の幅（ｂ）が異なっており、それらは導体路の異なる区間間の障害的結合が補償されかつ所定の環境へのインピーダンス整合が２５ｄＢよりも良好に達成されるように選択されている、請求項１記載のネットワーク。
【請求項３】
１つよりも多い導体路面のもとでそれぞれの導体路面に配置されている導体路区間の幅（ｂ）が異なるように選択されている、請求項２記載のネットワーク。
【請求項４】
導体路面の少なくとも１つは、当該平面に並列でアースに接続されたシールド面の間に配設されており、その場合当該導体路面は少なくとも１つのセラミック層によってそれぞれのシールド面から分離されている、請求項１から３いずれか１項記載のネットワーク。
【請求項５】
第１の導体路面に配置されている少なくとも１つの導体路区間は投影面においてその少なくとも１つの長手縁部が、それに並列する第２の導体路面に配置された導体路区間の長手縁部に境を接している、請求項１から４いずれか１項記載のネットワーク。
【請求項６】
すべての導体路区間は少なくとも最小長に相応する幅（ｄ）を有している、請求項１から５いずれか１項記載のネットワーク。
【請求項７】
伝送線路は、アースと接続された２つのシールド面（ＭＥ）を有するトリプレート線路として構成されており、それぞれの導体路面とシールド面の間に配置されたセラミック層は同じ厚さ（ｄＥ）を有する、請求項４から６いずれか１項記載のネットワーク。
【請求項８】
伝送線路はλ／４線路として構成されている、請求項１から７いずれか１項記載のネットワーク。
【請求項９】
伝送線路は５０Ωに整合されている、請求項１から８いずれか１項記載のネットワーク。
【請求項１０】
外部環境へのインピーダンス整合は、インピーダンス変換のための付加的素子によって保証される、請求項１から９いずれか１項記載のネットワーク。
【請求項１１】
基板は多層セラミックであり、構成素子またはモジュールに対する支持体を形成する、請求項１から１０いずれか１項記載のネットワーク。
【請求項１２】
構成素子またはモジュールは、音響波により動作する少なくとも１つの構成素子を有している、請求項１１記載のネットワーク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は伝送線路を備えた電気的整合化ネットワークに関する。
【背景技術】
【０００２】
電気構成素子はその回路環境に整合するためしばしば電気的整合化ネットワークを必要とする。このような整合化ネットワークはインダクタンス、キャパシタンス、伝送線路を含むことができ、実質的に構成素子のインピーダンスを外部環境に適応化するために用いられる。このような整合化ネットワークはしばしばパッシブ集積型ネットワークとして構成され、ネットワークを形成する離散的素子は共に基板に集積される。この基板は有利には構成素子に対する支持体基板を形成する。セラミック構成素子をセラミックで形成し、そのセラミック体内部に若しくはその上部に適合素子を被着させ、構成素子と共に集積することも可能である。
【０００３】
整合化ネットワークの構成要素としての電気的伝送線路はしばしば多層のセラミック基板に実現される。このセラミック基板には後で説明するようにさらなる素子を集積することができる。伝送線路は例えば移動通信の端末機に対するフロントエンドモジュールに使用され、ここではＰｉｎダイオード回路の構成部材として使用することができる。さらにここでは例えば約９０゜の位相シフトが達成されなければならない。さらにこのような伝送線路は所定のソースインピーダンスおよび負荷インピーダンスのもとでできるだけ良好な適合性を有していなければならない。さらなる例示的な適用ケースでは伝送線路はさらにデュプレクサで使用される。デュプレクサも同様に移動通信の端末機に使用され、アンテナは端末機の送信パスと受信パスに接続される。
【０００４】
例えば移動通信の端末機における伝送線路へのさらなる要求は、所要の面積と空間をできるだけ小さくすることである。フロントエンドモジュールでは例えば寸法がセラミック基板での波長の端数よりも格段に小さく、その分だけ位相がシフトされる。位相シフトは所定の幾何的長さの線路によってのみ行なわれるべきであるから、現在使用されている伝送線路には畳み込み技法や部分的な多層化が施されている。線路区間のオーバラップを引き起こすこのような畳み込み技法や多層構成によって、種々異なる区間の線路間では容量性結合や誘導性結合が生じる。これにより整合性が変化し、畳み込みのない同じ幾何的長さを有する理想的線路に対して付加的な位相シフトが発生する。さらに使用される面積、および伝送線路が構成素子または他の整合化ネットワークと接続される接続点の位置を任意に選択することができない。なぜなら面積および接続点の位置は集積すべき回路部分の他の素子に依存するからである。
【０００５】
伝送線路の例としての構成は、いわゆるトリプレート線路である。このトリプレート線路では畳み込まれた線路が２つのシールドアース層、すなわち２つの金属平面の間で案内され、それらの平面からそれぞれ１つのセラミック層によって分離される。上側シールドアース面と下側シールドアース面への間隔はインピーダンス特性に影響を与えるので相応に選択される。技術的な条件や、他の素子を共通の基板に集積しなければならない必要性から、セラミック層の厚さを任意に選択することはできず、使用可能な数の制限の中から適切な層厚を選択しなければならない。そのため最適な整合化は不可能である。
【０００６】
スペースを節約した公知の伝送線路では、導体路が例えばメアンダ状に２層で構成されている。導体路が延在する２つの平面の対称配置は、線路インピーダンスが２つの導体路面で等しく、ソースおよび負荷のインピーダンスに相当するよう選択されている。１つの導体路の個々の区間間の結合は平行に延在する導体路の区間が相互に十分な間隔を有するようにすることで最小となる。この間隔は通常、導体路の幅よりも大きい。異なる導体路面での導体路区間間の結合は次のことにより最小となる。すなわち、２つの層で重なり合う区間が相互に直角に配置されるか、または一方の導体路面の導体路区間が他方の面の導体路区間の投影に重なるようにするのである。伝送線路の位相回転を高めるために、導体路の幾何的長さを拡大することができる。このことは面積が限られている場合には、導体路の個々の区間を相互に近接させることでしか達成できない。しかしながらこのことにより線路部分での結合が上昇し、ソースと負荷の間の整合性が悪化する。
【０００７】
発明が解決しようとする課題
本発明の課題は、伝送線路を有するネットワークにおいて、さらに小型化された構成素子にも適し、例えば１０ｄＢ以上の所望の整合性が達成されるように改善を行うことである。
【０００８】
課題を解決するための手段
この課題は、請求項１の特徴部分の構成を備えるネットワークにより解決される。本発明の有利な構成は従属請求項に記載されている。
【０００９】
本発明は、基板内もしくは基板上に形成された伝送線路が所定の電気的長さを有しているネットワークを提供している。伝送線路はこれに使用できる面積のさらなる有効利用のために畳み込まれてそれぞれ固有の平面に配置された少なくとも２つの部分を有しており、それらは貫通コンタクトを介して電気的に相互接続されている。伝送線路の全ての部分は線状に構成されており、相互に直角に接続されている。有利には伝送線路の全ての部分は専ら直線状であるがさらに有利には直角につながった線路区分も有している。
【００１０】
線路区分の少なくとも１つの部分に対しては次のことが当てはまる。すなわち相互に並列に、そして異なる導体路面に配置された線路区分が部分的に重なり、そのようにして相互に容量的に結合される。その場合この容量結合は個々の重畳面の設定によって整合され、それによって伝送線路の所定の電気的長さと所定のインピーダンスが達成できる。
【００１１】
特に省スペース的でメアンダ状に畳み込まれた線路から生じる、異なる導体路面に配置され部分的に重なる導体路区分のそれ自体不都合な結合は、本発明によって伝送線路の所要の電気的な特性（所定の位相回転及びインピーダンス）の調整のために活用される。それに対してこれまでの公知の例えば２つの平面に亘って分割されている伝送線路は、導体路区分の重畳面積が可及的に僅かに維持され、その場合には互いに直交している導体路区分の避けられない交差のみを許容するだけで、相互に並列な導体路区分の重畳は避けられる。
【００１２】
本発明によるネットワークは有利には基板内に隠れる複数の導体路面を有する多層構成素子に集積され、その場合は所定の作動周波数に対して伝送線路の整合が達成されると共に当該伝送線路もこの周波数のもとで例えばその最初の端部における開放端部をその第２の端部に短絡させる。
【００１３】
本発明の有利な構成例によれば、少なくとも１つの導体路面の導体路区間の幅が異なるように構成される。個々の導体路区間の幅を所期のように変化させることによって個々の導体路区間の容量性結合もインピーダンスも変化させることができるので、従って個々の区間において導体路幅を適切に選択することにより、所望の整合化を達成することができる。例えば相互に容量的または誘導的に結合する２つの導体路区間を考えてみると、誘導性結合は２つの導体路区間の一方で導体路幅を増大することにより緩和される。１つの区間において導体路幅を増大することによりさらにそれ自体障害となる、隣接する導体路区間への寄生容量性結合が増大することがある。従って個々の導体路区間の導体路幅を変化することにより伝送線路の電気的整合性が改善される。すべての導体路区間の幅を適切に、相互に依存しないように選択することにより、整合性を最適化することができ、正確に所望の値に調整することができる。従来の回路環境は例えば５０Ωへの整合化を必要とすることがある。
【００１４】
本発明によれば、簡単に伝送線路の電気的整合が可能であり、これによって伝送線路の所要面積の増大を引き起こすことなく電気構成素子の整合化のためのネットワーク全体を正確に所望の値に最適化することができる。またそれとは反対に、公知の伝送線路では許容されないほどの高い結合を引き起こしひいては整合性を悪化させるような構成であっても、本発明によればこれを平衡調整することができる。
【００１５】
このことにより伝送線路の所要面積がさらに低減され、択一的または付加的にこれまでは欠点が故に実現できなかった伝送線路の幾何形状が可能となる。このようにして本発明によれば基板で使用できる面積がさらに有効活用できるようになる。本発明で所要面積が増大しないのは、位相シフトの規模に対して決定的な影響を及ぼす導体路の幾何的で通常は電気的長さでもある長さが格段に変化しないからである。
【００１６】
導体路の区間とは、所定の長さを有する導体路の任意の部分であると理解されたい。通常は計算に対しても伝送線路の構造に対しても、区間を畳み込まれた導体路の２つのコーナ点間で定義すると簡単である。
【００１７】
従来の伝送線路と同じように、本発明の伝送線路も２つの導体路面に畳み込まれた導体路により構成することができる。２つの導体路面は絶縁器、有利にはセラミック層によって相互に分離されている。さらなる絶縁層、とりわけ別のセラミック層が導体路面をアースと接続されているシールド面から分離する。
【００１８】
伝送線路はトリプレート線路として構成することもできる。このトリプレート線路では、導体路面が２つのアース面の間に配置されている。本発明によれば、２つの導体路面を分離する絶縁層を公知の伝送線路の場合よりも薄く構成することができる。そこから生じる障害的結合は本発明により補償することができる。異なる導体路面に延在する２つの導体路部分は貫通コンタクトにより相互に結合される。
【００１９】
この２つの導体路面では平行な区間が相互に重なって存在することがないように構成される。相互に平行な区間は少なくとも最小長だけ２つの平面で相互にずらされる。異なる導体路面における区間間の交差は有利には区間端部から離れて行われ、有利には導体路区間の中央で行われる。個々の区間において導体路の幅が変化する場合には、有利には周辺条件が維持される。従って例えば導体路区間の幅、並びに相互に平行な導体路区間の間隔は技術的な理由による最小値を維持すべきである。この値は例えば１００μｍに選択される。しかしながらこの最小間隔および最小幅は本発明の対象ではなく、最適化手法のもとでの単なる周辺条件として考慮され、それに応じて伝送線路の正確な構成の中で現れるだけである。他の周辺条件および最小値も維持することができる。
【００２０】
伝送線路の導体路の幾何的長さは、その電気的長さがλ／４線路に相当するよう選択される。λ／４線路は、回路状態が「ＳＨＯＲＴ」と「ＯＰＥＮ」で変化しなければならない場合に必要である。しかし本発明のネットワークの伝送線路はλ／４とは異なる位相シフトを生じさせる。
【００２１】
有利なインピーダンス整合は５０Ωである。なぜならこの値が多くの回路環境で求められるからである。しかし伝送線路およびネットワークを５０Ωとは異なる他の回路環境に整合することもできる。インピーダンス整合はトリプレート線路では、シールド面と導体路面との間隔を変化することにより行うことができる。しかしながら所定の基板において使用可能な層厚さが所望のインピーダンスを調整するのに十分でない場合には、付加的に別個のインピーダンス変換を実行し、相応の素子をネットワークに設けることができる。
【００２２】
本発明のネットワークは有利には多層セラミックに集積されている。これは有利にはＬＴＴＣセラミックであり、最小の収縮性に最適化されている。ＬＴＴＣ構成（=Low temperature cofired ceramic）でのこのような低収縮性のセラミックにより、ネットワーク素子を高密度に集積することができ、場合により本来の素子をセラミックに集積することができる。なぜならこの技術により価値の高いセラミックと損失の少ない導体路を得ることができ、同時に構成素子幾何形状ないしネットワーク幾何形状が正確に再現可能だからである。しかしながら通常はネットワークの基板は構成素子に対する支持体基板であり、その上に構成素子が固定されてそれとコンタクトされており、例えばＳＭDプロセスによって１ステップで作製される。構成素子が音響波により動作する素子であれば、フリップチップ構成を選択することができる。
【００２３】
集積ネットワークであり得るネットワークに対する基板は同時にモジュールに対する基板を呈することができる。このモジュールには複数の構成素子および所属のネットワークが集積されている。
【００２４】
以下では本発明および本発明のネットワークを最適化するための方法を実施例および所属の図面に基づいて詳細に説明する。
図１は、２つの平面で畳み込まれた導体路を有する公知の伝送線路の概略的平面図であり、
図２は、トリプレート線路として構成された伝送線路の概略的断面図であり、
図３は、公知の伝送線路のＳｍｉｔｈ線図であり、
図４は、本発明による伝送線路の一部を示す概略的平面図であり、
図５は、本発明による伝送線路のＳｍｉｔｈ線図であり、
図６は、本発明による伝送線路のそれぞれ固有の導体路面内で相互配置された２つの部分を示した概略平面図である。
【００２５】
実施例の説明
公知の伝送線路を図１と図２に基づいて詳細に説明する。これらの図は説明のためにだけ用いるものであり、縮尺は正確ではない。公知のトリプレート構成は、第１と第２の導体路面ＬＥ１，ＬＥ２からなり、これらの導体路面はセラミック中間層により相互に分離されている。第１と第２の導体路面の上方および下方には同様にセラミック中間層により分離されて、それぞれアースと接続されたシールド面ＭＥ１，ＭＥ２が配置されており、これらは例えば金属化面である（図２参照）。これらの導体路面およびシールド面は有利には相互に対称に配置されており、従ってシールド面ＭＥと隣接する導体路面LEとの間隔はどちらもｄＥに等しい。間隔ｄＥは２つの導体路面ＬＥ１，ＬＥ２の間隔ｄＬとは異なることができる。公知の伝送線路では例えばｄＥ＝１２５μｍ、ｄＬ＝９５μｍである。図１は導体路ＬＥ１が第１の導体路面で畳み込まれている様子を示す。破線で示されているのは、第２の導体路面で畳み込まれた導体路ＬＥ２の投影である。この導体路は直線状の複数の区間からなり、これらの区間は直角に繋ぎ合わされている。区間は２つの導体路面ＬＥ１，ＬＥ２で、相互に平行で直線状の区間が重ならないように配置されている。貫通コンタクトＤＫを介して線路全体の２つの部分ＬＥ１，ＬＥ２は両方の平面で相互に接続されている。２つの端子点Ｔ１とＴ２で、導体路ないし伝送線路は外部回路環境、例えばネットワークまたは構成素子と接続されている。導体路は同じ幅ｄ０を有する。
【００２６】
図３は公知の伝送線路から計算された整合性をＳｍｉｔｈ線図に示す。公知の伝送線路の整合性はインピーダンス整合が約３５Ωの場合、１５ｄＢより明らかに劣る。
【００２７】
本発明では、１つまたは２つの導体路面ＬＥ１，ＬＥ２の個々の導体路区間の幅が変化しており、とりわけ増大されている。このことにより相応する導体路区間Ａ１〜Ａ６と同じ導体路面またはその下にある、図４には図示されていない導体路面ＬＥ２の隣接導体路区間との結合が低減され、ないしはその特性が変化する。導体路区間Ａの幅を拡大することにより誘導性結合を低減し、反対に容量性結合を増大することができる。例として導体路区間の幅ｄ３，ｄ４，ｄ５，ｄ６が相応する導体路区間Ａ３，Ａ４，Ａ５，Ａ６に対して示されている。ｄ０により導体路の仮想上の元の幅が示されている。導体路の最適な整合は通常の場合、変化するすべての導体路区間Ａｘの幅ｄｘが相互に異なる値を取るときに得られる。しかしながら個々の導体路区間は同じ幅であってもよい。このことはとりわけ元の構造に対して導体路区間が変化しない場合に当てはまる。図４には導体路面ＬＥ１だけが示されており、その下に第２の導体路面ＬＥ２があり、相応に変化されている。これによりそこでも異なる幅の導体路区間が存在する。
【００２８】
図５は、図４に示された伝送線路に所属するＳｍｉｔｈ線図を示す。図３との比較により、本発明による伝送線路の電気的整合性が格段に改善されていることが分かる。本発明では約５０Ωにおいて例えば正確にλ／４の位相シフトを有している。しかし位相シフトの程度は１つまたは２つの平面における導体路の幾何的長さ、およびひいては電気的長さを延長または短縮することにより相応に変化することができる。従ってλ／４とは異なる値の位相シフトも可能である。
【００２９】
本発明による伝送線路を整合するための最適化方法は次のように行われる。幅が一定の区間を有する導体路から出発し、その電気的特性値を計算またはシミュレートするのである。続いて区間の幅を変化させ、電気的特性値を新たに計算する。これにより得られる作用（＝ベクトルとしての、Ｓｍｉｔｈ線図での整合化のシフト）は、変化した区間に対する整合度として記憶される。続いて初期構造に基づいて、さらなる区間の幅が変化され、電気的特性値が新たに計算される。このようにしてさらなる整合度が得られる。存在する問題に応じて、また個々の整合度により達成される作用に応じて、場合によってはすでに２つの整合度（この整合度はそれぞれの区間の作用および相応に変化した幅を補間することにより効率の点でさらに変化することができる）により所望のまたは必要な整合を達成することができる。要求の高い整合のためには、別の区間またはすべての区間に対してさらなる整合度を計算することが必要であり、所望の整合は個々の整合度からの加算により形成される。このようにして得られた構造に対して最後にさらなる整合が必要な場合もある。なぜなら、個々に計算した整合度が相反的に影響することがあるからである。
【００３０】
新規の伝送線路を有する本発明のネットワークは任意の電気構成素子を整合するために使用することができる。有利にはパッシブ型集積ネットワークに使用することができ、このネットワークは電気的構成素子のさらなる小型化のためには必ず必要となる。本発明のネットワークに対する特に有利な使用法は、無線通信端末機、例えば携帯電話でのフロントエンドモジュールの素子を電気的に整合化することである。ここでは達成しようとする若しくは既に達成されている外形寸法を維持するために構成素子基板ないしはフロントエンドモジュール基板に受け身的な集積化が施されなければならない。
【００３１】
さらなるネットワーク構成素子を収容し、構成素子基板としてのその機能を果たすために、基板は図２に示した層列に対してさらなる層で増強されている。基板の厚さないしそのために必要な層の数は、基板に集積すべきネットワーク素子およびコンポーネントの数に依存する。基板セラミックにおいて実現すべきコンポーネントに依存して、相応のセラミック層に対する材料も選択される。
【００３２】
当該実施例の場合、２つの導体路面ＬＥ１とＬＥ２の間の中間層に対しては電気的に絶縁されたセラミックが使用され、そのセラミックの有利には低い誘電定数が線路のインピーダンスを規定する。中間層の低い誘電定数は、導体路面間の結合も低減する。但し本発明を用いてこのような結合を低減したり、ないしは有利に利用することが可能である。導体路面ＬＥ１と、アースに接続されたシールド面ＭＥ１との間のセラミック層も電気的に絶縁して作製される。ここでもとりわけ相応する誘電定数の値に注意すべきである。通常はすべてのセラミック層に対して中間層も含めて同じセラミックが使用される。しかしながら本発明によれば中間層に対して、他のセラミック層とは異なるセラミックを使用することもできる。これはとりわけ本発明では所望されることもある結合を所望の値に調整するためである。
【００３３】
個々のコンポーネントに対して使用される面積は通常、貫通コンタクトと、同じ平面内に存在ないし実現される他の素子によって決定される。本発明を用いれば、使用可能な任意の形状の面積への良好な整合化が実現される。
【００３４】
図６には、本発明による伝送線路のそれぞれ固有の導体路面ＬＥ１及びＬＥ２に上下に配設された２つの部分が概略的平面図で表されている。この伝送線路の部分の接続構成は図１に相応している。上下に配設された互いに並列な導体路区分は重畳領域１，２，３において重なっている。この場合の重畳部分の面積は次のように設定されている。すなわち所定の作動周波数のもとで伝送線路の電気的な整合が例えば５０Ωのインピーダンスのもとで１８０°の位相回転に合わせられている。
【００３５】
この実施例では重畳部分の面積が相応の配置構成（ｘ、ｙ方向でのずれ）のみによって設定されているのではなく、相応の導体路区分の幅によっても設定されている。異なる幅の導体路区分は、異なるインピーダンスを有し、このことは線路全体のインピーダンスの整合に活用される。
【００３６】
領域４においては、相互に並列な導体路区分の重畳は設けられていないが異なる導体路面に配設された導体路区分が投影面内で相互に直接境界を接しており、それらは電気的浮遊領域を介して相互に結合される。それに対して図１に示されている公知の線路では相互に並列な区間間では至る所で寄生容量結合を避けるための所定の間隔が設けられている。
【００３７】
また投影面内の導体路区分の長手縁部のみを他の導体路面の並列な導体路区分の長手縁部に境界を接するように配置することも可能である（領域５参照）。また例えば領域４において、１つの導体路区分を投影面内のその２つの縁部が他の導体路面のそれぞれ並列な導体路区分に境界を接するように配置することも可能である。
【００３８】
ここには図示されていない本発明の改善構成において、線路が常に同じ幅の区分を有することも可能である。その場合は相互に並列に異なる導体路面に配置されている部分的に重なった区分の重畳面積がそれらの適切なずれだけで設定される。
【００３９】
本発明によれば有利には、同じ導体路面に配置されている導体路の幅（ｂ）若しくは異なる導体路面に配置されている重畳された導体路の幅（ｂ）が異なっており、それらは導体路の異なる区間間の障害的結合が補償されかつ所定の環境へのインピーダンス整合が２５ｄＢよりも良好に達成されるように選択される。
【００４０】
また有利には、１つよりも多い導体路面のもとでそれぞれの導体路面に配置されている導体路区間の幅（ｂ）が異なるように選択される。
【００４１】
有利には、導体路面の少なくとも１つは、当該平面に並列でアースに接続されたシールド面の間に配設されており、その場合当該導体路面は少なくとも１つのセラミック層によってそれぞれのシールド面から分離されている。
【００４２】
さらに有利には、第１の導体路面に配置されている少なくとも１つの導体路区間は投影面においてその少なくとも１つの長手縁部が、それに並列する第２の導体路面に配置された導体路区間の長手縁部に境を接している。
【００４３】
すべての導体路区間は少なくとも最小長に相応する幅（ｄ）を有している。
【００４４】
また伝送線路は、アースと接続された２つのシールド面（ＭＥ）を有するトリプレート線路として構成されており、それぞれの導体路面とシールド面の間に配置されたセラミック層は同じ厚さ（ｄＥ）を有する。
【００４５】
また有利には、伝送線路は５０Ωに整合されている。
【００４６】
本発明の別の有利な実施例によれば、外部環境へのインピーダンス整合は、インピーダンス変換のための付加的素子によって保証される。
【００４７】
有利には、基板は多層セラミックであり、構成素子またはモジュールに対する支持体を形成する。
【００４８】
さらに有利には、構成素子またはモジュールは、音響波により動作する少なくとも１つの構成素子を有している。
【図面の簡単な説明】
【００４９】
【図１】２つの平面で畳み込まれた導体路を有する公知の伝送線路の概略的平面図
【図２】トリプレート線路として構成された伝送線路の概略的断面図
【図３】公知の伝送線路のＳｍｉｔｈ線図
【図４】本発明による伝送線路の一部を示す概略的平面図
【図５】本発明による伝送線路のＳｍｉｔｈ線図
【図６】本発明による伝送線路のそれぞれ固有の導体路面内で相互配置された２つの部分を示した概略平面図
【図１】
2007508756.tif 000003
【図２】
2007508756.tif 000004
【図３】
2007508756.tif 000005
【図４】
2007508756.tif 000006
【図５】
2007508756.tif 000007
【図６】
2007508756.tif 000008
【国際調査報告】
2007508756.tif 000009
2007508756.tif 000010
2007508756.tif 000011
2007508756.tif 000012
2007508756.tif 000013
2007508756.tif 000014