(57)【要約】  イーサネット（登録商標）・ネットワークにおいてＳＤＨ／ＳＯＮＥＴ自動保護スイッチング（ＡＰＳ）規格機能性をサポートするためにイーサネット（登録商標）ＡＰＳブリッジ・セレクタを提供する。一実施形態によれば、複数の物理層（ＰＨＹ）ハードウェアデバイスに関するブリッジ、セレクタ、及びスイッチオーバー機能性のためにイーサネット（登録商標）ＡＰＳブリッジ・セレクタを提供する。このイーサネット（登録商標）ＡＰＳブリッジ・セレクタは、任意の媒体アクセス制御（ＭＡＣ）ハードウェアとＰＨＹとのインターフェイス／相互接続のサポートを提供する。インターフェイス、信号、及び／或いは制御／レジスタ・インターフェイスによって、イーサネット（登録商標）ＡＰＳブリッジ・セレクタを管理できる。【特許請求の範囲】
【請求項１】
イーサネット（登録商標）環境における自動保護スイッチング（ＡＰＳ）機能性を提供するデバイスであって、
ＡＰＳを実装するためのイーサネット（登録商標）ＡＰＳブリッジ・セレクタと、
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタを管理するためのイーサネット（登録商標）ＡＰＳブリッジ・セレクタ副層を含み、
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、媒体アクセス制御（ＭＡＣ）ハードウェア及び複数の物理層（ＰＨＹ）ハードウェアデバイスを相互接続する、デバイス。
【請求項２】
前記ＭＡＣが、前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタとインターフェイスをとる、請求項１に記載のデバイス。
【請求項３】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、前記複数のＰＨＹハードウェアデバイスとインターフェイスをとる、請求項１に記載のデバイス。
【請求項４】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、イーサネット（登録商標）・アーキテクチャ内の標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性を可能にする、請求項１に記載のデバイス。
【請求項５】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ブリッジ及びセレクタのうちの１つを含む、請求項１に記載のデバイス。
【請求項６】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ブリッジ及びセレクタのうちの少なくとも１つを含む、請求項１に記載のデバイス。
【請求項７】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ブリッジング動作を実行する、請求項１に記載のデバイス。
【請求項８】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、セレクタ動作を実行する、請求項１に記載のデバイス。
【請求項９】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、スイッチング動作を実行する、請求項１に記載のデバイス。
【請求項１０】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ドロップ及び継続機能性を可能にする、請求項１に記載のデバイス。
【請求項１１】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、パススルー機能性を可能にする、請求項１に記載のデバイス。
【請求項１２】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ＲＳインターフェイス・プリミティブを用いてＭＡＣとインターフェイスをとる、請求項１に記載のデバイス。
【請求項１３】
前記ブリッジ・セレクタ副層インターフェイスが、ＸＧＭＩＩ、ＧＭＩＩ、及びＭＩＩのうちの１つの形式のＰＨＹインターフェイスを含む、請求項１に記載のデバイス。
【請求項１４】
前記ブリッジ・セレクタ副層インターフェイスが、ＸＡＵＩの形式の接続機構インターフェイス（ＡＵＩ）を含む、請求項１に記載のデバイス。
【請求項１５】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ＭＡＣとＰＨＹとの相互接続インターフェイスを用いて前記ＰＨＹとインターフェイスをとる、請求項１に記載のデバイス。
【請求項１６】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、前記複数のＰＨＹハードウェアデバイス間でブリッジする、請求項１に記載のデバイス。
【請求項１７】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、前記複数のＰＨＹハードウェアデバイス間で選択する、請求項１に記載のデバイス。
【請求項１８】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、前記複数のＰＨＹハードウェアデバイス間でスイッチする、請求項１に記載のデバイス。
【請求項１９】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、回復及び保護機能性のために５０ミリ秒以内のスイッチオーバーを提供する、請求項１に記載のデバイス。
【請求項２０】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ＡＰＳ機能性を制御するために、ＰＬＳインターフェイスを提供する、請求項１に記載のデバイス。
【請求項２１】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ＡＰＳ機能性を制御するために、ＸＧＭＩＩ及びＸＡＵＩのうちの１つの形式の信号を提供する、請求項１に記載のデバイス。
【請求項２２】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、ＡＰＳ機能性を制御するために、制御／レジスタ・インターフェイスを提供する、請求項１に記載のデバイス。
【請求項２３】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタが、単方向及び双方向のうちの１つである、請求項１に記載のデバイス。
【請求項２４】
入れ子にしたもの及び入れ子にしていないものの組み合わせのうちの少なくとも１つにおいて、前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタを利用する、請求項１に記載のデバイス。
【請求項２５】
前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタを制御する複数のＭＡＣ副層を更に含む、請求項１に記載のデバイス。
【請求項２６】
ＡＰＳ及びＯＡＭＰのうちの少なくとも１つの形式のＭＡＣクライアントが、前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタを制御する、請求項１に記載のデバイス。
【請求項２７】
ＡＰＳコントローラー・ソフトウェア及びＯＡＭＰソフトウェアのうちの少なくとも１つの形式のソフトウェアが、前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタを制御する、請求項１に記載のデバイス。
【請求項２８】
複数のイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイスを実装するハードウェアを更に含む、請求項１に記載のデバイス。
【請求項２９】
ＭＡＣ、ＸＧＸＳ、ＸＡＵＩ、及びＰＨＹハードウェアデバイスのうちの少なくとも１つに前記イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイスを実装する、請求項１に記載のデバイス。
【請求項３０】
ＭＡＣハードウェアデバイスにおけるＡＰＳ機能性と、複数のＰＨＹハードウェアデバイスとを提供する方法であって、
ブリッジ・セレクタＡＰＳ副層を提供する段階と、
ブリッジモードにおいて前記ブリッジ・セレクタＡＰＳ副層を構成する段階と、
複数のＰＨＹハードウェアデバイスにＭＡＣハードウェアデバイスをブリッジする段階とを含み、
前記ブリッジ・セレクタＡＰＳ副層が、ＭＡＣ送信信号とインターフェイスをとると共に、複数のＰＨＹ送信信号に信号をブリッジする、方法。
【請求項３１】
前記ブリッジ・セレクタＡＰＳ副層インターフェイスが、ＰＬＳの形式のＲＳインターフェイスを含む、請求項３０に記載の方法。
【請求項３２】
前記ブリッジ・セレクタＡＰＳ副層インターフェイスが、ＸＧＭＩＩ、ＧＭＩＩ、及びＭＩＩのうちの少なくとも１つの形式のＭＩＩインターフェイスを含む、請求項３０に記載の方法。
【請求項３３】
前記ブリッジ・セレクタＡＰＳ副層インターフェイスが、ＸＡＵＩの形式のＡＵＩを含む、請求項３０に記載の方法。
【請求項３４】
前記ブリッジ・セレクタＡＰＳ副層が、入力インターフェイスが出力インターフェイスへパススルーするパススルーモードになるように構成したブリッジを含む、請求項３０に記載の方法。
【請求項３５】
ＭＡＣハードウェアデバイスにおけるＡＰＳ機能性と、複数のＰＨＹハードウェアデバイスとを提供する方法であって、
セレクタモードにおいてブリッジ・セレクタＡＰＳ副層を構成する段階と、
前記ＭＡＣハードウェアデバイスに接続するための前記複数のＰＨＹハードウェアデバイスから選択する前記ブリッジ・セレクタＡＰＳ副層と、
複数のＰＨＹ受信信号とインターフェイスをとると共にＭＡＣ受信信号に信号を選択する前記ブリッジ・セレクタＡＰＳ副層と、
要求された時にアクティブ・チャンネルからスタンバイ・チャンネル及び指定チャンネルのうちの１つへスイッチオーバーする段階とを含む、方法。
【請求項３６】
前記ブリッジ・セレクタＡＰＳ副層インターフェイスが、ＰＬＳの形式のＲＳインターフェイスを含む、請求項３５に記載の方法。
【請求項３７】
前記ブリッジ・セレクタＡＰＳ副層インターフェイスが、ＸＧＭＩＩ、ＧＭＩＩ、及びＭＩＩのうちの少なくとも１つの形式のＭＩＩインターフェイスを含む、請求項３５に記載の方法。
【請求項３８】
前記ブリッジ・セレクタＡＰＳ副層インターフェイスが、ＸＡＵＩの形式のＡＵＩを含む、請求項３５に記載の方法。
【請求項３９】
前記ブリッジ・セレクタＡＰＳ副層が、入力インターフェイスが出力インターフェイスへパススルーするパススルーモードになるように構成したブリッジを含む、請求項３５に記載の方法
【請求項４０】
前記スイッチオーバーの段階が、イーサネット（登録商標）プロトコル・ネットワークにおける回復機能性を提供するために、５０ミリ秒以内で実行する、請求項３５に記載の方法。
【請求項４１】
イーサネット（登録商標）プロトコル・ネットワークにおけるＡＰＳ機能性を提供する方法であって、
ブリッジモードにおいてブリッジ・セレクタを構成する段階と、
動作及び保護チャンネルに送信トラフィックをブリッジする段階とを含む、方法。
【請求項４２】
イーサネット（登録商標）プロトコル・ネットワークにおけるＡＰＳ機能性を提供する方法であって、
セレクタモードにおいてブリッジ・セレクタを構成する段階と、
動作及び保護チャンネルのうちの少なくとも１つから受信トラフィックを選択する段階と、
要求された時にアクティブ・チャンネルからスタンバイ・チャンネル及び指定チャンネルのうちの１つへスイッチする段階とを含む、方法。
【請求項４３】
前記方法が、回復機能性を提供するために、５０ミリ秒以内で実行する、請求項４２に記載の方法。
【請求項４４】
イーサネット（登録商標）プロトコル・ネットワークにおけるＡＰＳ機能性を提供する方法であって、
ＭＡＣハードウェアデバイスと複数のＰＨＹハードウェアデバイスとの間でブリッジする段階及び選択する段階のうちの１つの段階と、
要求された時にアクティブ・チャンネルからスタンバイ・チャンネル及び指定チャンネルのうちの１つへスイッチオーバーする段階を含む、方法。
【請求項４５】
前記方法が、信号及び制御／レジスタ・インターフェイスを用いて、イーサネット（登録商標）プロトコル・ネットワークに対するリニア型、リング型、及びメッシュ型接続に関する標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性を可能にする、請求項４４に記載の方法。
【請求項４６】
前記方法が、回復機能性を提供するために、５０ミリ秒以内で実行する、請求項４４に記載の方法。
【発明の詳細な説明】
【関連出願】
【０００１】
本願は、本願に共通の全ての事柄に関して、２００３年１２月５日付けで提出された米国特許出願１０／７３１，２５９号の優先権を主張する。前記特許出願の開示は、これによってその全体を参照して援用する。
【技術分野】
【０００２】
本発明は、一般にネットワーク・スイッチング・アーキテクチャに関し、更に具体的にはイーサネット（登録商標）・ネットワークにおけるＳＤＨ／ＳＯＮＥＴの自動保護スイッチング（ＡＰＳ）ブリッジング・セレクタ機能性のサポートに関する。
【背景技術】
【０００３】
ＳＤＨ／ＳＯＮＥＴ（同期デジタルハイアラーキ／同期光ファイバネットワーク）規格は、元は音声ネットワークで使用するために発展した。ＳＤＨは、北米で開発されたＳＯＮＥＴ規格と本質的に同じであるヨーロッパ版の規格である。ＳＤＨ／ＳＯＮＥＴは、コネクション指向型同期ＴＤＭ回線スイッチング技術を含む。このＳＤＨ／ＳＯＮＥＴで構成したネットワークは、同じクロックドメイン（例えば、主要なクロック参照までネットワークの全てのセクションをトレースできる）で動作する。このネットワークは、各回線に固定帯域幅タイムスロットを割り当てる。これらＳＤＨ／ＳＯＮＥＴアーキテクチャは、接続ベースのプロトコルであり、ここでは、物理回線配置が、末端間経路を確立するスイッチのポート間にある。ＳＤＨ／ＳＯＮＥＴネットワークを移動する信号のデジタル移行は、同じ速度で起きる。しかしながら、送信システムでの時間遅れ又はジッタによって起きる任意の２つの信号の移行間におけるフェーズ差があるかもしれない。
【０００４】
イーサネット（登録商標）は、主にデータネットワークとして発展した。ＳＤＨ／ＳＯＮＥＴとは対照的に、イーサネット（登録商標）は、コネクションレスで非同期の搬送波感知多重アクセス/衝突検出（ＣＳＭＡ／ＣＤ）パケット交換技術である。このイーサネット（登録商標）・アーキテクチャは、ＳＤＨ／ＳＯＮＥＴアーキテクチャのように１つのクロックドメインに依存することはない。イーサネット（登録商標）・アーキテクチャは、ネットワークを介して、データを含んでいる一連のパケットを送る。パケットを送る必要がある場合は常に、送信器は、パケットを送信しようとするはずである。更に、イーサネット（登録商標）・アーキテクチャは、コネクションレスであり、ここでは、論理又は物理回線を確立せずにパケットがネットワーク内でノードからノードまで移動する。イーサネット（登録商標）「ブリッジング」と呼ばれるプロセスを通して、末端間経路を見つける。イーサネット（登録商標）は、基本的にローカルエリアネットワーキング（ＬＡＮ）技術である。
【０００５】
ＳＤＨ／ＳＯＮＥＴネットワークは、信頼でき保証された利用可能な帯域幅の低ジッタ接続を提供する。これらの特性は、音声品質ネットワークに必要となる。しかしながら、ＳＤＨ／ＳＯＮＥＴは、帯域幅が非能率的であり、他の多くのネットワーク・アーキテクチャよりオーバーヘッドが多い。対照的に、イーサネット（登録商標）・ネットワークは、より低い信頼度で最善の努力を尽くす配信と、低コスト帯域幅接続とを提供する。これらの特性は、データ品質ネットワークに適切である。イーサネット（登録商標）は、送信を保証せず、オーバーヘッドが少なく、またサポートするオペレーション機能がＳＤＨ／ＳＯＮＥＴより少ない。ＳＤＨ／ＳＯＮＥＴでは、一旦回線を確立すれば、帯域幅は、アプリケーションに割り当てられ、元のアプリケーションがその帯域幅を使用していなくても、異なるアプリケーションによって使用することができない。イーサネット（登録商標）では、アプリケーションは、パケットを送信するために帯域幅を必要とする時にその帯域幅を使用するのみである。
【０００６】
ＳＤＨ／ＳＯＮＥＴネットワークでは、自動保護スイッチング（ＡＰＳ）機能性が公知である。ＳＤＨ／ＳＯＮＥＴ規格は、ＡＰＳプロトコルに入れて搬送される情報の生成及び終端とＡＰＳアルゴリズムの実装との役割を果たすノードの一部として、ＡＰＳコントローラーを定義する。ＳＤＨ／ＳＯＮＥＴ規格は、更にＡＰＳシグナリング・プロトコル及びＡＰＳ（Ｋ１／Ｋ２）バイトを定義する。ＳＤＨ／ＳＯＮＥＴ規格は、更にリニア、リング、及びメッシュ保護用の様々なアルゴリズムを定義する。ＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性は、５０ミリ秒スイッチオーバー、単方向及び双方向スイッチオーバー、復帰及び非復帰スイッチオーバー、手動又は自動スイッチオーバーをサポートできる。ＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性は、更にリニア型、リング型、及びメッシュ型接続と、ライン及びパスの保護とをサポートできる。このＡＰＳ機能は、回線故障の場合の回線のスイッチオーバーを可能にし、多くの場合光ネットワークシステムで利用される。一般に、このＡＰＳ機能は、ネットワークを「動作（原語：working）」インターフェイス及び「保護」インターフェイスのグループにまとめる。動作インターフェイスが故障する場合、保護インターフェイスは、直ちにこの動作インターフェイス・トラフィック量を引き受ける。ＡＰＳでは、動作ポート／リンク及び保護ポート／リンクがある。ネットワークシステムが初期化され十分に機能を発揮すると、動作ポート／リンクはアクティブになり、また、保護ポート／リンクはスタンバイモードを維持する。動作中に装置故障がある場合は、保護ポート／リンクは、アクティブなポート／リンクになって、故障した動作ポート／リンクを引き継ぐ、つまり、保護ポート／リンクは、新たな動作ポート／リンクになる。既知のＡＰＳシステム下では、約５０ミリ秒未満のスイッチオーバー中でのトラフィック混乱を最小に抑えることができる。
【０００７】
音声ネットワークでは、ＳＤＨ／ＳＯＮＥＴ  ＡＰＳ規格の機能性は、リング型、リニア型、或いはメッシュ型接続に関する装置故障からの５０ミリ秒未満での保護に関するアーキテクチャを提供する。データネットワークが音声トラフィックをサポート可能となるためには、このネットワークが、回復時間と、異なるネットワーク接続形態との動作との両方に関して同レベルの保護を提供できなければならない。つまり、リング型及びリニア型接続をサポートできなければならない。イーサネット（登録商標）は、最も一般的なデータネットワーク・データリンク層プロトコルである。ＡＰＳ機能性を提供するイーサネット（登録商標）規格は無い。イーサネット（登録商標）・ネットワークにおいてＳＤＨ／ＳＯＮＥＴ  ＡＰＳ規格機能性をサポートするためには、イーサネット（登録商標）・アーキテクチャは、イーサネット（登録商標）ＡＰＳブリッジング、セレクタ、及びスイッチオーバーの動作をサポートできる必要がある。
【０００８】
イーサネット（登録商標）・ネットワークでは、幾つかの規格及び特許技術がリンク故障をサポートする。スパニングツリープロトコル（ＳＴＰ）ＩＥＥＥ  ８０２．１Ｄ規格は、接続形態の変更を提供する。ＳＴＰは、設定メッセージ及び幾つかのタイマを送ったりリスニングしたりすることにより、接続形態を計算し維持する。「Ｈｅｌｌｏタイマ」がタイムアウトする度に、これらの設定メッセージを送信する。典型的に、これを２秒にセットする。これは、ＳＴＰがリンクＡＰＳ  ＳＤＨ／ＳＯＮＥＴ規格に要求される５０ミリ秒回復をサポートできないことを意味する。ノードの数がＳＴＰドメインにおいて大きくなるにつれて、ＳＴＰ収束も、かなり速度を落とし、もしかすると収束に数分かかるかもしれない。ポーリングのために、ＳＴＰは、更に多少の帯域幅を消費する。ＳＴＰは、主としてループ解決のために設計された。また、接続形態の変更は稀だろうと元々仮定していた。ＳＴＰは、故障からの迅速な回復にあまり重点を置かなかった。データネットワークでは、多くの場合、迅速な回復が要求されることはない。
【０００９】
リンクアグリゲーション（ＬＡ）ＩＥＥＥ  ８０２．３ａｄ規格は、集約されたリンクをサポートするように考案されている。リンクアグリゲーション機能の１つは、集約したリンクにおける起こりうる物理リンク故障のうちの１つのサポートである。リンクアグリゲーション制御プロトコル（ＬＡＣＰ）は、協力するシステム間の集約を自動的に構成し維持するように定義される。これらのメッセージを定期的に周期的に送信する。典型的には、この周期は、高速に対しては毎秒であり、低速に対しては３０秒毎である。これは、リンクアグリゲーションもまた５０ミリ秒回復をサポートしないことを意味する。この規格が正式になる前に、私有のリンクアグリゲーションの実装が幾つかあった。そのうちの最も顕著なものは、シスコシステムズ社が開発したファーストイーサチャネル製品であった。
【００１０】
近年、幾つかの特許技術は、キャリア・ネットワークに対する５０ミリ秒の秒回復要求を達成するように発展してきた。これらの技術を２つの主要なカテゴリー、つまり、イーサネット（登録商標）ベースと、新規の非イーサネット（登録商標）ベースとに分類できる。イーサネット（登録商標）ベースのシステムでは、殆どの技術は、上位層ソフトウェアと共に、リンク故障を検出する２０ミリ秒ベースの「ハートビート」又は「Ｈｅｌｌｏ」プロトコル・ポーリングを用いて、５０ミリ秒以内に回復する。アトリカ社のアトリカ耐性イーサネット（登録商標）アクセス（ＡＲＥＡ）フレームワーク技術は、こうしたプロトコルの一例である。オッカム・ネットワーク社のイーサネット（登録商標）保護スイッチング（ＥＰＳ）技術もまた、プロトコルの一例である。インターネットフォトニックス社は、イーサネット（登録商標）におけるフレーム間隔時間を用いて、同様の機能性をサポートする。
【００１１】
急速回復問題を解決することを試みている他のイーサネット（登録商標）の努力活動が進行中である。高速スパニングツリープロトコル（ＲＳＴＰ）ＩＥＥＥ委員会は、ＳＴＰの修正に取り組んでいるが、現在は、５０ミリ秒ではなく１秒を保証した収束／回復の要求がある。更に、イーサネット（登録商標）・ファーストマイルＩＥＥＥ委員会は、５０ミリ秒回復をサポートするようにイーサネット（登録商標）を修正することに取り組んでいる。
【００１２】
定義されている非イーサネット（登録商標）ベース技術は、マルチプロトコルラベルスイッチング（ＭＰＬＳ）を用いて保護をサポートする、メトロ・イーサネット（登録商標）・フォーラムを含む。レジリエント・パケット・リング（ＲＰＲ）技術は、ＲＰＲ連合によって定義されている。ＲＰＲは、イーサネット（登録商標）・プロトコルと互換性を持たないものの、リング内で５０ミリ秒回復をサポートするように設計されている、新しいプロトコルである。
【００１３】
上述の技術の殆どは、イーサネット（登録商標）に関する限られた機能性を解決する。典型的には、それらは、リニア環境とリング環境との両方ではなく、何れかの環境において、５０ミリ秒保護をサポートする。更に、それらは、リンク故障に制限されている。それらは、ＳＤＨ／ＳＯＮＥＴ  ＡＰＳ規格によって定義される能力のサブセットだけを扱う。
発明の概要
【００１４】
ＳＤＨ／ＳＯＮＥＴ  ＡＰＳ規格によって定義される、イーサネット（登録商標）・ネットワークにおけるＡＰＳ機能性に関して、本発明の分野でニーズがある。本発明は、このニーズに対処する更なる解決策を対象とする。
【００１５】
本発明の一実施形態によれば、自動保護スイッチング（ＡＰＳ）機能性をサポートするためのイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・ハードウェアは、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ副層を備える。
【００１６】
本発明の様態によれば、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ副層は、ブリッジ及びセレクタを管理する。また、媒体アクセス制御（ＭＡＣ）ハードウェア及び複数の物理層（ＰＨＹ）ハードウェアを相互接続する。このイーサネット（登録商標）ＡＰＳブリッジ・セレクタは、イーサネット（登録商標）・アーキテクチャ内の標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性をサポートするためにアーキテクチャを提供できる。これによって、リニアＡＰＳにおいて１＋１保護スイッチ、１：１保護スイッチ、１：ｎ保護スイッチ・アーキテクチャが可能となる。更に、それによって、リングＡＰＳに関して様々なリンク及びパス保護アーキテクチャが可能となり、これには、単方向及び双方向、２ファイバー又は４ファイバー、復帰及び非復帰の保護、ドロップ及び継続、リング・インターワーキング、及びリング間の相互接続が含まれる。
【００１７】
本発明の更なる様態によれば、イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、ＲＳインターフェイス・プリミティブを用いて、任意のＭＡＣとインターフェイスをとることができる。ブリッジ・セレクタ副層インターフェイスは、例えばＸＧＭＩＩ、ＧＭＩＩ、及びＭＩＩなどといった任意のＰＨＹインターフェイスでありえる。更に、ブリッジ・セレクタ副層インターフェイスは、ＸＡＵＩなどといった任意の接続機構インターフェイス（ＡＵＩ）でありえる。
【００１８】
本発明の別の様態によれば、構成に基づいたイーサネット（登録商標）ＡＰＳブリッジ・セレクタは、ブリッジ及び／又はセレクタでありえる。イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、ブリッジング、セレクタ、及びスイッチオーバー動作をサポートできる。イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、回復／保護機能性のために５０ミリ秒以内のスイッチオーバーを提供する。イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、単方向になりえるか若しくは双方向になりえる。イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、パススルー・ブリッジ又はセレクタモードになりえる。入れ子にしたもの及び／又は入れ子にしていないものの様々な組み合わせにおいて、イーサネット（登録商標）ＡＰＳブリッジ・セレクタを使用できる。
【００１９】
本発明の更なる様態によれば、イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、ＡＰＳ機能性を管理するために、ＰＬＳインターフェイス、ＭＩＩ又はＡＵＩ信号、及び制御／レジスタ・インターフェイスを提供する。
【００２０】
本発明の別の様態によれば、イーサネット（登録商標）プロトコル・ネットワークにおけるＡＰＳ機能性を提供する方法は、ブリッジモードにおいてイーサネット（登録商標）ＡＰＳブリッジ・セレクタを構成する段階と、動作及び保護チャンネルに送信トラフィックをブリッジする段階とを含む。
【００２１】
本発明の別の様態によれば、イーサネット（登録商標）プロトコル・ネットワークにおけるＡＰＳ機能性を提供する方法は、セレクタモードにおいてイーサネット（登録商標）ＡＰＳブリッジ・セレクタを構成する段階と、動作及び／又は保護チャンネルから受信トラフィックを選択する段階と、要求された時におけるアクティブからスタンバイ・チャンネルへのスイッチオーバーとを含む。この方法は、回復機能性を提供するために、５０ミリ秒以内で実行できる。このスイッチオーバーによって、オプションの指定されたチャンネル番号になりえる。
【００２２】
本発明の別の様態によれば、イーサネット（登録商標）プロトコル・ネットワークにおけるＡＰＳ機能性を提供する方法は、ブリッジング動作と、セレクタ動作と、要求された時にアクティブからスタンバイ・チャンネルへスイッチオーバーする段階とを含む。この方法は、回復機能性を提供するために、５０ミリ秒以内で実行できる。更に、この方法は、イーサネット（登録商標）プロトコル・ネットワークに対するリニア型、リング型、及びメッシュ型接続に関する標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性のサポートを提供できる。
【発明を実施するための最良の形態】
【００２３】
本発明の例示的な実施形態は、イーサネット（登録商標）・アーキテクチャ内の標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳブリッジ・セレクタ機能性の実装に関連する。ＡＰＳブリッジがイーサネット（登録商標）・ブリッジとは異なることに注目されたい。本明細書に用いられるブリッジという用語は、イーサネット（登録商標）・ブリッジと明記しない限り、ＡＰＳブリッジを指す。このイーサネット（登録商標）・アーキテクチャ内のＳＤＨ／ＳＯＮＥＴ  ＡＰＳブリッジ・セレクタ機能性をサポートするために、本発明は、イーサネット（登録商標）調停（原語：Reconciliation）副層（ＲＳ）を拡張する。このイーサネット（登録商標）調停副層は、物理層の副層である。このイーサネット（登録商標）調停副層は、ＭＡＣ（媒体アクセス制御、これは、共有或いは専用の通信チャンネルへのアクセスを折衝する際に利用されるエンティティつまりアルゴリズムである）と、様々なＰＨＹ（ここでは、物理インターフェイスが、ＭＡＣから来るデータストリームを、使用中の伝送媒体に適切な電気信号又は光信号に変換し、且つその逆も同様に変換する）との間に存在する。イーサネット（登録商標）調停副層は、メディア独立型インターフェイス（ＭＩＩ）で提供される信号と、物理層シグナリングＭＡＣ／ＰＬＳサービス定義との間のマッピングを提供する。
【００２４】
接続するＰＨＹによって、ＭＩＩの変化が幾つかある。元はＭＩＩをイーサネット（登録商標）（１０Ｍｂ／ｓ）用に定義し、ファーストイーサネット（登録商標）（１００Ｍｂ／ｓ）用に修正した。ギガビットＭＩＩ（ＧＭＩＩ）をギガビット・イーサネット（登録商標）（１０００Ｍｂ／ｓ即ち１Ｇｂ／ｓ）用に定義した。１０（ローマ数字のＸ）ＧＭＩＩ  ＸＧＭＩＩを１０ギガビット・イーサネット（登録商標）（１０ＧＢ／ｓ）用に定義した。加えて、１０ギガビット・イーサネット（登録商標）用に、ＸＧＭＩＩ拡張副層（ＸＧＸＳ）及び１０ギガビット接続機構インターフェイス（ＸＡＵＩ）も定義した。更に、様々な副層を相互接続するように、１０ビット・インターフェイス（ＴＢＩ）及び他の様々なインターフェイス（標準及び私有）を定義する。
【００２５】
本発明は、任意のイーサネット（登録商標）ＭＡＣとＰＨＹとの相互接続インターフェイスに関するＳＤＨ／ＳＯＮＥＴブリッジ・セレクタ機能性をサポートする。しかしながら、本発明を明瞭に説明するために、本明細書に含まれる説明は、ＸＧＭＩＩ及びＸＡＵＩ用語を用いて、ネットワークについて説明すると共にイーサネット（登録商標）ＡＰＳブリッジ・セレクタ機能性を実装する。通常の技能を備えた当業者であれば、ＭＡＣとＰＨＹとを相互接続するために用いられる他のインターフェイスに対してこの機能性を実装できることを認識するはずである。
【００２６】
本発明の様態は、イーサネット（登録商標）におけるＳＤＨ／ＳＯＮＥＴ  ＡＰＳ機能性をサポートする必要のあるブリッジ及びセレクタ機能性用の追加のイーサネット（登録商標）調停ＰＬＳサービスプリミティブを含む。動作チャンネルと保護チャンネルとの両方の同一トラフィックを送信する処置として、このブリッジを定義する。動作チャンネルと保護チャンネルとの両方の同一トラフィックを送信する処置をブリッジングと呼ぶ。ブリッジモードにおけるイーサネット（登録商標）ＡＰＳブリッジ・セレクタをスプリッタと呼ぶことがある。動作チャンネルと保護チャンネルとの両方における２つの受信トラフィック信号の良い方を選択する処置として、このセレクタ（スイッチとも時々呼ばれる）を定義する。動作チャンネルと保護チャンネルとの間の受信トラフィックの送信元を変更する処置をスイッチング又はスイッチオーバーと呼ぶ。ＳＤＨ／ＳＯＮＥＴリニア及びリングＡＰＳ規格によって定義されるように、２セット以上の動作チャンネルがありえる。また、保護チャンネルは、１本だけある。これによって、リニアＡＰＳにおいて１＋１保護スイッチ、１：１保護スイッチ、１：ｎ保護スイッチ・アーキテクチャが可能となる。更に、それによって、リングＡＰＳに関して様々なリンク及びパス保護アーキテクチャが可能となり、これには、単方向及び双方向、２ファイバー又は４ファイバー、復帰及び非復帰の保護、ドロップ及び継続、リング・インターワーキング、及びリング間の相互接続が含まれる。イーサネット（登録商標）ＭＡＣ  ＡＰＳ制御副層は、修正済の調停副層用のクライアントでありえる。このＭＡＣ  ＡＰＳ制御副層は、本発明によって提供される調停副層ブリッジ・セレクタ・インフラを用いて、標準のＡＰＳ機能性を実装する。
【００２７】
本発明は、イーサネット（登録商標）構成を変更しないので、後方へ互換性を持つと共に、イーサネット（登録商標）規格に従う。それがイーサネット（登録商標）調停副層、ＸＧＸＳ、ＸＧＭＩＩ、及び／又はＸＡＵＩ（或いは、他のＲＳとＰＨＹとの相互接続インターフェイス）を任意に修正するので、ユーザには、本発明の機能性を実装するという選択肢がある。本発明の方法は、モジュールであり、しかもイーサネット（登録商標）ＭＡＣ、調停、ＸＧＸＳ、及びＰＨＹ副層から分離されるので、本発明の装置は、既存のＲＳ、ＸＧＭＩＩ（或いは他のＭＩＩインターフェイス）、及びＸＡＵＩに対して、単純でオプションの修正を行っている。それが標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ定義及びプロセスを再使用するので、本発明の実装は、ＳＤＨ／ＳＯＮＥＴ規格プロトコルに完全に準拠している。ＭＡＣクライアントつまり上位層に対するレジスタアクセスと、ＭＡＣ制御及び調停副層の信号とのプロビジョンに少なくともある程度基づいて、本発明を実装して５０ミリ秒以内のスイッチオーバーをサポートできる。加えて、本発明は、リニア型、メッシュ型、及びリング型接続の保護と、物理レベル、論理レベル、及びパスレベル保護と、１＋１、Ｎ＋１、及びＮ：１保護とをサポートする。
【００２８】
図４乃至８は、類似部分を類似の参照番号で全体にわたって示し、本発明に従って、イーサネット（登録商標）環境でＳＤＨ／ＳＯＮＥＴ  ＡＰＳブリッジ及びセレクタを実装する方法の実施形態を示す。図に示した実施形態に関して本発明を説明するが、多くの代替形態によって本発明を具体化できると解釈するべきである。通常の技能を備えた当業者であれば、本発明の精神及び範囲になお従った方法で、開示した実施形態のパラメータを変更する様々な方法を更に認識するはずである。
【００２９】
本明細書に記載の例示的な実施形態のオペレーションを認識するためには、開放型システム間相互接続（ＯＳＩ）ネットワーク階層を理解することが有用であり、このＯＳＩネットワーク階層は、ネットワークが幾つかの階層構造の層から構成されるとみなす。この階層では、第１層は、ネットワーク内で信号の送信を行う要素を含む物理層である。第２層は、データリンク層であり、第１層の基礎の物理チャンネルを通る、デバイス間の直接通信を可能にするサービスを提供する。第３層は、ネットワーク層であり、多数のデータリンク上のステーションからステーションへのデータ配信の役割を果たす。このネットワーク層は、ネットワーク中のパケットのルーティングの役割を果たす。第４層は、トランスポート層であり、プロセスによってネットワーク上のステーション間の通信を処理することを可能にする、エラーなしでシーケンスになった配信保証のメッセージ・サービスを提供する。第５層は、セッション層であり、アプリケーション間の通信の確立を扱う。この層は、セキュリティ・アプリケーションに役立つ。第６層は、プレゼンテーション層であり、ローカルのデータ表現の様々な方法を用いるネットワークシステム間のデータの共有を可能にする。最後に、第７層は、アプリケーション層である。この層は、例えば電子メール及びファイル転送能力などといった、汎用アプリケーション機能を提供する。
【００３０】
ＳＤＨ／ＳＯＮＥＴでは、ＡＰＳが、物理層（つまり第１層）でノード間のポート／ライン保護を提供する。幾つかの接続形態は、ＡＰＳ（つまり、リング型、リニア型、或いはメッシュ型接続）をサポートでき、また、幾つかのレベルの保護が可能である（つまり、１＋１、Ｎ＋１、及びＮ：１）。以下の説明のために、ノード間のＡＰＳ「１＋１」構成を用いてＡＰＳを示す。Ｎ＋１及びＮ：１  ＡＰＳ構成を同じアーキテクチャによってサポートできる。このＡＰＳ「１＋１」アーキテクチャは、一般に同時に各ライン又はパスを下へ広める情報と共に、２つのライン又はパスを用意する。この接続は、双方向か或いは単方向でありえる。加えて、この「１＋１」アーキテクチャは、各動作インターフェイス（即ち回線）と一対になった、保護インターフェイス（即ち回線）を提供する。多くの場合、保護及び動作回線は、アド／ドロップ・マルチプレクサとインターフェイスをとって、動作及び保護回線へ同じトラフィック量を送る。
【００３１】
保護回線内では、ＡＰＳ接続の現状を示す情報は、回線を通って連続的に移動し、処置に対する如何なる要求も伝える。この情報を用いて、動作及び保護回線を同期させることができる。
【００３２】
本発明は、リニア及びリング保護、リング型及びメッシュ型接続をサポートでき、また、物理リンク、論理リンク、及びパス保護を提供する。しかしながら、本発明を明瞭に説明するために、本明細書に含まれる説明は、リニアＡＰＳ設定を利用する。通常の技能を備えた当業者であれば、本発明の様態に従って、リング型及びメッシュ型接続保護を更に実装できることを認識するはずである。適切な送信元及び宛先イーサネット（登録商標）ＭＡＣアドレスを提供することで、本発明のアーキテクチャは、パスレベル（末端間）保護を更にサポートできる。
【００３３】
図１は、ＲＳ及びＸＧＭＩＩの関係と同様に、既知のＩＥＥＥ  ８０２．３  ＣＳＭＡ／ＣＤ  ＬＡＮモデルとＸＧＭＩＩ及びＸＡＵＩとの関係を示す。図１は、更にＸＧＭＩＩ、ＸＧＭＩＩ拡張、ＸＧＸＳ、及びＸＡＵＩの関係を示す。ＭＡＣクライアントつまり上位層１３４は、例えば、ＩＰといったネットワーク層プロトコル、或いはスイッチに関するフォワーディング機能でありえる。論理リンク制御副層１３２は、基礎ローカルエリアネットワーク（ＬＡＮ）の性質に関係なく、上位層クライアントにデータリンク・サービス（コネクションレス又はコネクション指向型）を提供する。ＭＡＣ制御副層１３０は、例えばＰＡＵＳＥフレームといった、現在定義されているＭＡＣ制御フレーム全てをサポートする。これら制御フレームは、スイッチが入力バッファー過負荷によってデータ・フレームを不必要に捨てることを防ぐ。このＭＡＣ制御副層１３０は、オプションである。標準のＭＡＣ副層１００は、伝送媒体へのアクセスを制御する。
【００３４】
調停副層（ＲＳ）１０２Ａ及び１０２Ｂは、ＸＧＭＩＩで提供される信号と、ＭＡＣ／ＰＬＳサービス定義との間のマッピングを提供する。ＸＧＭＩＩ  １０４Ａ、１０４Ｂ、及び１０４Ｂ１は、ＭＡＣ副層とＰＨＹ層との間の単純で安価で実装が容易な相互接続を提供する。ＸＡＵＩ  １２２Ｂを任意に用いて、ピン数を減少してＸＧＭＩＩのオペレーション上の距離を拡張できる。
【００３５】
ＸＧＭＩＩ拡張は、調停副層１０２Ａ及び１０２ＢとＰＨＹデバイスとに透過性であり、また、データ終端装置（ＤＴＥ）送受信データ・パスの同様の機能で対称的に作動する。ＲＳ末端（ＤＴＥ  ＸＧＸＳ）でのＸＧＸＳ  １２０Ｂ１と、ＰＨＹ末端（ＰＨＹ  ＸＧＸＳ）でのＸＧＸＳ  １２０Ｂ２と、それらの間のＸＡＵＩ  １２２Ｂとから構成されるオプションのＸＧＭＩＩ拡張を用いて、ＸＧＭＩＩのオペレーション上の距離を拡張すると共に、インターフェイス信号の数を減少させる。応用例は、回路基板にわたって分散された１０ギガビット・イーサネット（登録商標）システムでのＭＡＣ及びＰＨＹのコンポーネント間で可能な、物理的な分離を拡張することを含む。
【００３６】
物理符号化副層（ＰＣＳ）１０６Ａ及び１０６Ｂインターフェイスは、全てのＰＨＹ実装に調停副層１０２Ａ及び１０２Ｂとの統一インターフェイスを提供する、メディア独立型インターフェイス（ＸＧＭＩＩ）である。
【００３７】
物理媒体接続部（ＰＭＡ）１０８Ａ及び１０８Ｂは、このＰＣＳが一連の物理媒体の使用をサポートするメディア独立型手段を提供する。このＰＭＡは、ＰＣＳとのサービス・インターフェイスを提供する。これらのサービスは、抽象的に説明されるものであって、特定の実施を意味するものではない。ＰＭＡ  １０８Ａ及び１０８Ｂサービス・インターフェイスは、ＰＣＳエンティティ間のコードグループの交換をサポートする。ＰＭＡは、コードグループをビットに変換してこれらを物理媒体依存部（ＰＭＤ）へ渡し、また、その逆も同様に行う。更に、ＰＭＡ  １０８Ａ及び１０８Ｂは、そのクライアントによる使用のための追加のステータス表示を生成する。
【００３８】
物理媒体依存部（ＰＭＤ）１１０Ａ及び１１０Ｂサービス・インターフェイスは、ＰＭＡ及びＰＭＤエンティティの間の符号化されスクランブルされたブロックの交換をサポートする。このＰＭＤは、符号化されたデータを指定伝送媒体に適切な信号に翻訳し、またその逆にも翻訳する。
【００３９】
メディア依存インターフェイス（ＭＤＩ）１１２Ａ及び１１２Ｂは、ＰＭＤとケーブル接続／伝送媒体１１４Ａ及び１１４Ｂとの間のインターフェイスである。
【００４０】
図２は、従来の調停副層２００入力及び出力の概略図を示す。ＸＧＭＩＩ  ２２０は、独立した送信２２２、２２３、及び２２４、及び受信２２６、２２７、及び２２８パスから構成される。各方向は、３２個のデータ信号（ＴＸＤ〈３１：０〉２２２及びＲＸＤ〈３１：０〉２２６）と、４個の制御信号（ＴＸＣ〈３：０〉２２３及びＲＸＣ〈３：０〉２２７）と、クロック（ＴＸ＿ＣＬＫ  ２２４及びＲＸ＿ＣＬＫ  ２２８）とを使用する。ＰＬＳサービスプリミティブ２１０は、ＰＬＳ＿データ．要求（原語：PLS_Data.request）２１２、ＰＬＳ＿データ．指示（原語：PLS_DATA.indicate）２１６、ＰＬＳ＿搬送波．指示（原語：PLS_CARRIER.indicate）２１８、ＰＬＳ＿信号．指示（原語：PLS_SIGNAL.indicate）２１４、及びＰＬＳ＿データ＿妥当．指示（原語：PLS_DATA_VALID.indicate）２１７から構成される。
【００４１】
このプリミティブＰＬＳ＿データ．要求２１２は、ＸＧＭＩＩ信号ＴＸＤ〈３１：０〉２２２、ＴＸＣ〈３：０〉２２３、及びＴＸ＿ＣＬＫ  ２２４にマッピングする。ＭＡＣ副層は、物理媒体上の単一のデータ・ビットの送信を要求するために、或いは送信を止めるために、このプリミティブを生成する。ＧＭＩＩ及びＭＩＩのような他のインターフェイスでは、このプリミティブは、更にＴＸ＿ＥＮ、ＴＸ＿ＥＲにマッピングし、また、送信パスは、４個又は８個のデータ信号から成ってもよい。これらの信号が適用されない全二重モード用に定義されるだけなので、ＸＧＭＩＩにこれらの追加の信号をドロップする。
【００４２】
このプリミティブＰＬＳ＿データ．指示２１６は、ＸＧＭＩＩ信号ＲＸＤ〈３１：０〉２２６、ＲＸＣ〈３：０〉２２７、及びＲＸ＿ＣＬＫ  ２２８にマッピングする。ＭＡＣが、２つのデータ終端装置（ＤＴＥ）を接続するリンクの遠端でこのＰＬＳ＿データ．要求２１２を発した後、ネットワーク中の全てのＭＡＣ副層エンティティにこのプリミティブを生成する。ＧＭＩＩ及びＭＩＩのような他のインターフェイスでは、このプリミティブは、更にＲＸ＿ＥＲ及びＲＸ＿ＤＶ信号にマッピングする。これらの信号が適用されない全二重モード用に定義されるだけなので、ＸＧＭＩＩにこれらの追加の信号をドロップする。
【００４３】
プリミティブＰＬＳ＿搬送波．指示２１８に関して、１０Ｇｂ／ｓにおいて前記ＲＳは、全二重オペレーションのみなので、このプリミティブを生成しない。ＧＭＩＩ及びＭＩＩのような他のインターフェイスでは、このプリミティブは、信号ＣＲＳにマッピングする。搬送波＿ステータス（原語：CARRIER_STATUS）パラメータが搬送波＿オン（原語：CARRIER_ON）から搬送波＿オフ（原語：CARRIER_OFF）に変更するか若しくはその逆に変更する場合は常に、このＲＳは、このプリミティブを生成する。
【００４４】
プリミティブＰＬＳ＿信号．指示２１４に関して、１０Ｇｂ／ｓにおいて前記ＲＳは、全二重オペレーションのみなので、このプリミティブを生成しない。ＧＭＩＩ及びＭＩＩのような他のインターフェイスでは、このプリミティブは、信号ＣＯＬにマッピングする。信号＿ステータス（原語：SIGNAL_STATUS）が信号＿エラー（原語：SIGNAL_ERROR）から信号＿エラー＿無し（原語：NO_SIGNAL_ERROR）まで移行させるか若しくはその逆に移行させる場合は常に、このＲＳは、このプリミティブを生成する。
【００４５】
このプリミティブＰＬＳ＿データ＿妥当．指示２１７は、ＸＧＭＩＩ信号ＲＸＣ〈３：０〉２２７及びＲＸＤ〈３１：０〉２２６にマッピングする。データ＿妥当＿ステータス（原語：DATA_VALID_STATUS）パラメータがデータ＿妥当（原語：DATA_VALID）からデータ＿非＿妥当（原語：DATA_NOT_VALID）に変更するか若しくはその逆に変更する場合は常に、このＲＳは、このプリミティブを生成する。
【００４６】
このＸＧＭＩＩ  ２２０は、ＭＡＣ副層に透過性の、伝送媒体とトランシーバとの様々な組み合わせの間で相違を生じるように設計されている。
【００４７】
ＸＧＭＩＩ送信信号ＴＸ＿ＣＬＫ（送信クロック）２２４は、ＲＳからＰＨＹへのＴＸＣ〈３：０〉２２３及びＴＸＤ〈３１：０〉２２２の転送にタイミング基準信号を提供する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。
【００４８】
ＸＧＭＩＩ送信信号ＴＸＣ〈３：０〉（送信制御）２２３は、ＲＳが送信用のＸＧＭＩＩ  ２２０上のデータ又は制御文字の何れかを表していることを示す。ＧＭＩＩ及びＭＩＩは、同様の方法で使用されるＴＸ＿ＥＮ信号を備える。
【００４９】
ＸＧＭＩＩ送信信号ＴＸＤ〈３１：０〉（送信データ）２２２は、ＲＳが駆動する３２個のデータ信号の１束である。ＧＭＩＩ及びＭＩＩは、異なるピンサイズの同様の信号を備える。
【００５０】
ＸＧＭＩＩ受信信号ＲＸ＿ＣＬＫ（受信クロック）２２８は、ＰＨＹからＲＳへのＲＸＣ〈３：０〉２２７及びＲＸＤ〈３１：０〉２２６信号の転送にタイミング基準信号を提供する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。
【００５１】
ＸＧＭＩＩ受信信号ＲＸＣ〈３：０〉（受信制御）２２７は、ＰＨＹがＸＧＭＩＩ  ２２０上の回復され復号化されたデータ又は制御文字の何れかを表していることを示す。ＧＭＩＩ及びＭＩＩは、同様の方法で使用されるＲＸ＿ＥＲ信号を備える。
【００５２】
ＸＧＭＩＩ受信信号ＲＸＤ〈３１：０〉（受信データ）２２６は、ＰＨＹが駆動する３２個のデータ信号の１束である。ＧＭＩＩ及びＭＩＩは、異なるピンサイズの同様の信号を備える。
【００５３】
ＧＭＩＩ及びＭＩＩでは、送信伝送媒体又は受信伝送媒体の何れかがアイドルでない場合、ＰＨＹは、ＣＲＳ（搬送波感知）信号を止める。
【００５４】
ＧＭＩＩ及びＭＩＩでは、伝送媒体上の衝突を検出すると、ＰＨＹは、ＣＯＬ（検出した衝突）信号を止め、衝突状態が存続している間、止め続ける。
【００５５】
ＧＭＩＩ及びＭＩＩでは、追加のステーション管理信号がある。それらを用いて、ＰＨＹとステーション管理エンティティ（ＳＴＡ）との間の制御情報及びステータスを転送する。
【００５６】
図３は、従来技術に定義されるＸＧＭＩＩ拡張副層（ＸＧＸＳ）３００入力及び出力の概略図を示す。ＸＡＵＩ  ３２０の送信元側で、このＸＧＸＳ  ３００は、レーン０  ３４６、レーン１  ３４７、レーン２  ３４８、及びレーン３  ３４９からなる４つの送信元レーン３４５に分散した（原語：striped over）ＸＧＭＩＩ  ３１０送信データストリームＴＸＤ〈７：０〉，ＴＸＣ〈０〉３３６、ＴＸＤ〈１５：８〉，ＴＸＣ〈１〉３３７、ＴＸＤ〈２３：１６〉，ＴＸＣ〈２〉３３８、及びＴＸＤ〈３１：２４〉，ＴＸＣ〈３〉３３９と、単一クロックのＸＧＭＩＩ  ＴＸ＿ＣＬＫ  ３３５とをその入力として受け取り、ＸＧＭＩＩ  ３１０データ及び制御文字をＸＡＵＩ  ３２０コードグループの中へマッピングし、そして、それらを送信元送信ＳＬ０〈Ｐ〉３６０、ＳＬ０〈Ｎ〉３６１、ＳＬ１〈Ｐ〉３６２、ＳＬ１〈Ｎ〉３６３、ＳＬ２〈Ｐ〉３６４、ＳＬ２〈Ｎ〉３６５、ＳＬ３〈Ｐ〉３６６、及びＳＬ３〈Ｎ〉３６７のために符号化する。
【００５７】
ＸＡＵＩ  ３２０の宛先末端で、ＸＧＸＳ  ３００は、ＸＡＵＩ宛先受信ＤＬ０〈Ｐ〉３５０、ＤＬ０〈Ｎ〉３５１、ＤＬ１〈Ｐ〉３５２、ＤＬ１〈Ｎ〉３５３、ＤＬ２〈Ｐ〉３５４、ＤＬ２〈Ｎ〉３５５、ＤＬ３〈Ｐ〉３５６、及びＤＬ３〈Ｎ〉３５７を受け取り、これらコードグループを復号化し、レーン０  ３４１、レーン１  ３４２、レーン２  ３４３、及びレーン３  ３４４からなる４つの宛先レーン３４０を位相合わせし、クロック速度不均衡を補正し、そして、ＸＧＭＩＩ  ３１０受信データストリームＲＸＤ〈７：０〉，ＲＸＣ〈０〉３３１、ＲＸＤ〈１５：８〉，ＲＸＣ〈１〉３３２、ＲＸＤ〈２３：１６〉，ＲＸＣ〈２〉３３３、及びＲＸＤ〈３１：２４〉，ＲＸＣ〈３〉３３４を再び生成するために、これらＸＡＵＩ  ３２０コードグループをＸＧＭＩＩ  ３１０データ及び制御文字の中へマッピングし戻す。宛先ＸＧＸＳ  ３００は、クロックを回復し、４つのＸＡＵＩ宛先レーン３４０を単一クロックＸＧＭＩＩ  ＲＸ＿ＣＬＫ  ３３０に位相合わせする。各ＸＧＸＳ  ３００は、双方向であり、送信元機能性と宛先機能性との両方を備える。
【００５８】
図４は、本発明で定義されるＩＥＥＥ  ８０２．３  ＣＳＭＡ／ＣＤ  ＬＡＮモデルとイーサネット（登録商標）ＡＰＳブリッジ・セレクタ副層ＸＭＡＳ  ４３０Ａ及びＸＸＡＳ  ４３０Ｂとの関係を示す。図４は、更にＸＧＭＩＩ  ４０４Ａ及び４０４ＢとＸＭＡＳ  ４３０Ａとの関係と、ＸＡＵＩ  ４２２ＢとＸＸＡＳ  ４３０Ｂとの関係とを示す。ＭＡＣクライアントつまり上位層４３４は、例えば、ＩＰといったネットワーク層プロトコル、或いはスイッチに関するフォワーディング機能でありえる。論理リンク制御副層４３２は、基礎ローカルエリアネットワーク（ＬＡＮ）の性質に関係なく、上位層クライアントにデータリンク・サービス（コネクションレス又はコネクション指向型）を提供する。ＭＡＣ制御副層４３０は、例えばＰＡＵＳＥフレームといった、現在定義されているＭＡＣ制御フレーム全てをサポートする。これら制御フレームは、スイッチが入力バッファー過負荷によってデータ・フレームを不必要に捨てることを防ぐ。このＭＡＣ制御副層４３０は、オプションである。標準のＭＡＣ副層４００は、伝送媒体へのアクセスを制御する。
【００５９】
調停副層（ＲＳ）４０２Ａ及び４０２Ｂは、ＸＧＭＩＩ  ４０４Ａ及び４０４Ｂで提供される信号と、ＭＡＣ／ＰＬＳサービス定義との間のマッピングを提供する。ＸＧＭＩＩ  ４０４Ａ、４０４Ａ１、４０４ＡＮ、４０４Ｂ、４０４Ｂ１、及び４０４ＢＮは、ＭＡＣ副層とＰＨＹ層との間の単純で安価で実装が容易な相互接続を提供する。ＸＡＵＩ  ４２２Ｂ、４２２Ｂ１、及び４２２ＢＮを任意に用いて、ピン数を減少してＸＧＭＩＩのオペレーション上の距離を拡張できる。
【００６０】
このＸＧＭＩＩ拡張は、調停副層とＰＨＹデバイスとに透過性であり、また、データ終端装置（ＤＴＥ）送受信データ・パスの同様の機能で対称的に作動する。ＲＳ末端（ＤＴＥ  ＸＧＸＳ）でのＸＧＸＳ  ４２０Ｂと、ＰＨＹ末端（ＰＨＹ  ＸＧＸＳ）でのＸＧＸＳ  ４２０Ｂ１及び４２０ＢＮと、それらの間のＸＡＵＩ  ４２２Ｂ、４２２Ｂ１、及び４２２ＢＮとから構成されるオプションのＸＧＭＩＩ拡張を用いて、ＸＧＭＩＩのオペレーション上の距離を拡張すると共に、インターフェイス信号の数を減少させる。応用例は、回路基板にわたって分散された１０ギガビット・イーサネット（登録商標）システムでのＭＡＣ及びＰＨＹのコンポーネント間で可能な、物理的な分離を拡張することを含む。
【００６１】
Ｘ（ＸＧＭＩＩ、ＧＭＩＩ、ＭＩＩなどにおけるＸ）ＭＩＩ  ＡＰＳ副層（ＸＭＡＳ）は、調停副層とＰＨＹデバイスとに透過性であり、また、ＤＴＥ送受信データ・パスの同様の機能で対称的に作動する。ＲＳ側（ＤＴＥ  ＸＧＭＩＩ）のＸＧＭＩＩ  ４０４Ａと、ＰＨＹ側（ＰＨＹ  ＸＧＭＩＩ）の複数のＸＧＭＩＩ  ４０４Ａ１乃至４０４ＡＮとから構成されるオプションのＸＭＡＳ  ４３０Ａを用いて、ＡＰＳブリッジ・セレクタ機能性を実装する。送信に関しては、ＸＧＭＩＩ  ４０４Ａから任意のＸＧＭＩＩ  ４０４Ａ１乃至４０４ＡＮまでＸＧＭＩＩ  ４０４Ａをブリッジできる。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳは、１４本までの動作チャンネル及び１本の保護チャンネルのサポートを要求する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。ＡＰＳ実施形態の一例は、ブリッジされる、複数の動作ＸＧＭＩＩのうちの１つの動作ＸＧＭＩＩと１つの保護ＸＧＭＩＩとを備える。受信に関しては、セレクタは、ＸＧＭＩＩ  ４０４Ａに対してＸＧＭＩＩ  ４０４Ａ１乃至４０４ＡＮのうちの１つからＸＧＭＩＩ  ４０４Ａを選択できる。ＡＰＳ実施形態の一例は、選択される、複数の動作ＸＧＭＩＩのうちの１つの動作ＸＧＭＩＩ又は１つの保護ＸＧＭＩＩを備える。
【００６２】
このＸＭＡＳは、ＭＡＣ副層に透過性の、伝送媒体とトランシーバとの様々な組み合わせの間で相違を生じるように設計されている。更に、全てのＭＡＣ又はＰＨＹがイーサネット（登録商標）ＡＰＳブリッジ・セレクタ機能性をサポートする必要があるとは限らないので、ＸＭＡＳは、ＲＳ及び／又はＰＨＹの外側にブリッジ・セレクタ機能性を分離するように設定されている。ＲＳとＰＨＹとの間の個別のオプションの副層内の機能性を分離することの更なる利点は、標準のＭＡＣ及びＰＨＹをＸＭＡＳと共に用いて、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ機能性を実装できることである。加えて、全てのＭＡＣ又はＰＨＹが、追加の機能性による追加コストを招くことを望むとは限らない。
【００６３】
Ｘ（ＸＡＵＩなどにおけるＸ）拡張（原語：eXtender）ＡＰＳ副層（ＸＸＡＳ）は、調停副層とＰＨＹデバイスとに透過性であり、また、ＤＴＥ送受信データ・パスの同様の機能で対称的に作動する。ＲＳ  ＸＧＸＳ側（ＤＴＥ  ＸＡＵＩ）のＸＡＵＩ  ４２２Ｂと、ＰＨＹ  ＸＧＸＳ側（ＰＨＹ  ＸＡＵＩ）の複数のＸＡＵＩ  ４２２Ｂ１乃至４２２ＢＮとから構成されるオプションのＸＸＡＳ  ４３０Ｂを用いて、ＡＰＳブリッジ・セレクタ機能性を実装する。送信に関しては、ＸＡＵＩ  ４２２Ｂから任意のＸＡＵＩ  ４２２Ｂ１乃至４２２ＢＮまでＸＡＵＩ  ４２２Ｂをブリッジできる。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳは、１４本までの動作チャンネル及び１本の保護チャンネルのサポートを要求する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。ＡＰＳ実施形態の一例は、複数の動作ＸＡＵＩのうちの１つの動作ＸＡＵＩと、ブリッジされる１つの保護ＸＡＵＩとを備える。受信に関しては、セレクタは、ＸＡＵＩ  ４２２Ｂに対してＸＡＵＩ  ４２２Ｂ１乃至４２２ＢＮのうちの１つからＸＡＵＩ  ４２２Ｂを選択できる。ＡＰＳ実施形態の一例は、選択される、複数の動作ＸＡＵＩのうちの１つの動作ＸＡＵＩ又は１つの保護ＸＡＵＩを備える。
【００６４】
このＸＸＡＳは、ＭＡＣ副層に透過性の、伝送媒体とトランシーバとの様々な組み合わせの間で相違を生じるように設計されている。更に、全てのＸＧＸＳがイーサネット（登録商標）ＡＰＳブリッジ・セレクタ機能性をサポートする必要があるとは限らないので、それは、送信元ＸＧＸＳ及び／又は宛先ＸＧＸＳの外側にブリッジ・セレクタ機能性を分離するように設定されている。送信元ＸＧＸＳと宛先ＸＧＸＳとの間の個別のオプションの副層内の機能性を分離することの更なる利点は、標準のＸＧＸＳをＸＸＡＳと共に用いて、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ機能性を実装できることである。加えて、全てのＭＡＣ又はＸＧＸＳ又はＰＨＹが、追加の機能性による追加コストを招くことを望むとは限らない。
【００６５】
ＸＭＡＳとＸＸＡＳとを互いの様々な組み合わせ（入れ子にしていないもの及び入れ子にしたもの）で使用できる。
【００６６】
物理符号化副層（ＰＣＳ）４０６Ａ１、４０６ＡＮ、４０６Ｂ１、及び４０６ＢＮインターフェイスは、全てのＰＨＹ実装に調停副層との統一インターフェイスを提供する、メディア独立型インターフェイス（ＸＧＭＩＩ）である。
【００６７】
物理媒体接続部（ＰＭＡ）４０８Ａ１、４０８ＡＮ、４０８Ｂ１、及び４０８ＢＮは、このＰＣＳが一連の物理媒体の使用をサポートするメディア独立型手段を提供する。このＰＭＡは、ＰＣＳとのサービス・インターフェイスを提供する。これらのサービスは、抽象的に説明されるものであって、特定の実施を意味するものではない。ＰＭＡサービス・インターフェイスは、ＰＣＳエンティティ間のコードグループの交換をサポートする。ＰＭＡは、コードグループをビットに変換してこれらを物理媒体依存部（ＰＭＤ）へ渡し、また、その逆も同様に行う。更に、それは、そのクライアントによる使用のための追加のステータス表示を生成する。
【００６８】
物理媒体依存部（ＰＭＤ）４１０Ａ１、４１０ＡＮ、４１０Ｂ１、及び４１０ＢＮサービス・インターフェイスは、ＰＭＡ及びＰＭＤエンティティの間の符号化されスクランブルされたブロックの交換をサポートする。このＰＭＤは、符号化されたデータを指定伝送媒体に適切な信号に翻訳し、またその逆にも翻訳する。
【００６９】
メディア依存インターフェイス（ＭＤＩ）４１２Ａ１、４１２ＡＮ、４１２Ｂ１、及び４１２ＢＮは、ＰＭＤとケーブル接続／伝送媒体４１４Ａ１、４１４ＡＮ、４１４Ｂ１、及び４１４ＢＮとの間のインターフェイスである。
【００７０】
本発明による一実施形態は、個別の副層にブリッジ・セレクタ機能性を実装することを示す。代替実施形態は、ＸＭＡＳ副層機能性をＲＳ副層に、且つＸＡＵＩ副層機能性をＸＧＸＳ副層にマージすることである。別の代替実施形態は、ＰＨＹ層にブリッジ・セレクタ機能性を実装することでありえる。
【００７１】
本発明の例示的な実施形態は、追加のインターフェイス及び信号を用いて、ブリッジ・セレクタ機能性を示す。代替実施形態は、信号の代わりに、利用可能な（現在確保された）制御信号及び／又はブロック符号化コマンドを用いて、適切なブリッジ・セレクタ情報／要求の対応する副層への指示を実装することである。
【００７２】
図５は、調停副層５００入力及び出力の概略図を示す。ＸＧＭＩＩ  ５２０は、独立した送信５２２、５２３、及び５２４、及び受信５２６、５２７、及び５２８パスから構成される。各方向は、３２個のデータ信号（ＴＸＤ〈３１：０〉５２２及びＲＸＤ〈３１：０〉５３２）と、４個の制御信号（ＴＸＣ〈３：０〉５２３及びＲＸＣ〈３：０〉５３３）と、クロック（ＴＸ＿ＣＬＫ  ５２４及びＲＸ＿ＣＬＫ  ５３４）とを使用する。ＸＧＭＩＩ  ５２０は、更にオプションのＡＰＳ（ＡＰＳ＿ＳＷＯ  ５４２）信号を含む。ＰＬＳサービスプリミティブ５１０は、ＰＬＳ＿データ．要求５１２、ＰＬＳ＿データ．指示５１６、ＰＬＳ＿搬送波．指示５１８、ＰＬＳ＿信号．指示５１４、及びＰＬＳ＿データ＿妥当．指示５１７から構成される。このＰＬＳサービスプリミティブ５１０は、更にオプションのＡＰＳプリミティブＰＬＳ＿ＡＰＳ．スイッチオーバー（原語：PLS_APS.switchover）５４０を含む。
【００７３】
プリミティブＰＬＳ＿データ．要求５１２は、ＸＧＭＩＩ信号ＴＸＤ〈３１：０〉５２２、ＴＸＣ〈３：０〉５２３、及びＴＸ＿ＣＬＫ  ５２４にマッピングする。ＭＡＣ副層は、物理媒体上の単一のデータ・ビットの送信を要求するために、或いは送信を止めるために、このプリミティブを生成する。例えばＧＭＩＩ及びＭＩＩといった、他のインターフェイスでは、このプリミティブは、更にＴＸ＿ＥＮ、ＴＸ＿ＥＲにマッピングし、また、送信パスは、４個又は８個のデータ信号から成ってもよい。これらの信号が適用されない全二重モード用に定義されるだけなので、ＸＧＭＩＩにこれらの追加の信号をドロップする。
【００７４】
プリミティブＰＬＳ＿データ．指示５１６は、ＸＧＭＩＩ信号ＲＸＤ〈３１：０〉５３２、ＲＸＣ〈３：０〉５３３、及びＲＸ＿ＣＬＫ  ５３４にマッピングする。ＭＡＣが、２つのデータ終端装置（ＤＴＥ）を接続するリンクの遠端でＰＬＳ＿データ．要求を発した後、ネットワーク中の全てのＭＡＣ副層エンティティにこのプリミティブを生成する。例えばＧＭＩＩ及びＭＩＩといった、他のインターフェイスでは、このプリミティブは、更にＲＸ＿ＥＲ及びＲＸ＿ＤＶ信号にマッピングする。これらの信号が適用されない全二重モード用に定義されるだけなので、ＸＧＭＩＩにこれらの追加の信号をドロップする。
【００７５】
プリミティブＰＬＳ＿搬送波．指示５１８に関して、１０Ｇｂ／ｓにおいて前記ＲＳは、全二重オペレーションのみなので、このプリミティブを生成しない。例えばＧＭＩＩ及びＭＩＩといった、他のインターフェイスでは、このプリミティブは、信号ＣＲＳにマッピングする。搬送波＿ステータス・パラメータが搬送波＿オンから搬送波＿オフに変更するか若しくはその逆に変更する場合は常に、このＲＳは、このプリミティブを生成する。
【００７６】
プリミティブＰＬＳ＿信号．指示５１４に関して、１０Ｇｂ／ｓにおいて前記ＲＳは、全二重オペレーションのみなので、このプリミティブを生成しない。例えばＧＭＩＩ及びＭＩＩといった、他のインターフェイスでは、このプリミティブは、信号ＣＯＬにマッピングする。信号＿ステータスが信号＿エラーから信号＿エラー＿無しまで移行させるか若しくはその逆に移行させる場合は常に、このＲＳは、このプリミティブを生成する。
【００７７】
プリミティブＰＬＳ＿データ＿妥当．指示５１７は、ＸＧＭＩＩ信号ＲＸＣ〈３：０〉５２７及びＲＸＤ〈３１：０〉５２６にマッピングする。データ＿妥当＿ステータス・パラメータがデータ＿妥当からデータ＿非＿妥当に変更するか若しくはその逆に変更する場合は常に、このＲＳは、このプリミティブを生成する。
【００７８】
本発明は、ＰＬＳインターフェイスをオプションのプリミティブＰＬＳ＿ＡＰＳ．スイッチオーバー５４０で拡張する。これは、オプションのＸＧＭＩＩ信号ＡＰＳ＿ＳＷＯ５４２にマッピングする。アクティブ・チャンネルからスタンバイ・チャンネルへのスイッチオーバー、或いはその逆のスイッチオーバーを要求するために、ＭＡＣ副層は、このプリミティブを生成する。セレクタの現状によっては、動作又は保護の何れかがアクティブになりえることに注目されたい。このＰＬＳ＿ＡＰＳ．スイッチオーバー５４０は、特別のチャンネルにスイッチすることを要求するために、オプションのチャンネル＿番号（原語：CHANNEL_NUMBER）パラメータを受け取ることができる。
【００７９】
このＸＧＭＩＩは、ＭＡＣ副層に透過性の、伝送媒体とトランシーバとの様々な組み合わせの間で相違を生じるように設計されている。
【００８０】
ＸＧＭＩＩ送信信号ＴＸ＿ＣＬＫ（送信クロック）５２４は、ＲＳからＰＨＹへのＴＸＣ〈３：０〉５２３及びＴＸＤ〈３１：０〉５２２の転送にタイミング基準信号を提供する。
【００８１】
ＸＧＭＩＩ送信信号ＴＸＣ〈３：０〉（送信制御）５２３は、ＲＳが送信用のＸＧＭＩＩ上のデータ又は制御文字の何れかを表していることを示す。ＧＭＩＩ及びＭＩＩは、同様の方法で使用されるＴＸ＿ＥＮ信号を備える。
【００８２】
ＸＧＭＩＩ送信信号ＴＸＤ〈３１：０〉（送信データ）５２２は、ＲＳが駆動する３２個のデータ信号の１束である。ＧＭＩＩ及びＭＩＩは、異なるピンサイズの同様の信号を備える。
【００８３】
ＸＧＭＩＩ受信信号ＲＸ＿ＣＬＫ（受信クロック）５３４は、ＰＨＹからＲＳへのＲＸＣ〈３：０〉５３３及びＲＸＤ〈３１：０〉５３２信号の転送にタイミング基準信号を提供する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。
【００８４】
ＸＧＭＩＩ受信信号ＲＸＣ〈３：０〉（受信制御）５３３は、ＰＨＹがＸＧＭＩＩ上の回復され復号化されたデータ又は制御文字の何れかを表していることを示す。ＧＭＩＩ及びＭＩＩは、ＲＸ＿ＥＲ信号を備え、同様の方法で使用される。
【００８５】
ＸＧＭＩＩ受信信号ＲＸＤ〈３１：０〉（受信データ）５３２は、ＰＨＹが駆動する３２ビットのデータ信号の１束である。ＧＭＩＩ及びＭＩＩは、異なるピンサイズの同様の信号を備える。
【００８６】
本発明は、ＸＧＭＩＩをオプションのＸＭＧＩＩ  ＡＰＳ信号ＡＰＳ＿ＳＷＯ（スイッチオーバー・チャンネル）５４２で拡張する。これは、ＲＳ層がＰＨＹのためにチャンネル・スイッチオーバーを要求していることを示す。この信号をエッジ又はパルス信号として実装できる。この信号をエッジとして実装することで、デバッグ中に動作又は保護状態を容易に決定できる。１つ又は複数のクロック期間に対してＡＰＳ＿ＳＷＯを止める場合、ＰＨＹは、アクティブからスタンバイ・チャンネルにスイッチオーバーする。セレクタの現状によっては、動作又は保護の何れかがアクティブになりえることに注目されたい。このＡＰＳ＿ＳＷＯ  ５４２信号によって、様々なＭＡＣ副層が５０ミリ秒以内のスイッチオーバーを要求できる。このＡＰＳ＿ＳＷＯ  ５４０は、特別のチャンネルにスイッチすることを要求するために、オプションのチャンネル＿番号でありえる。サポートされるチャンネル番号のサイズに基づいてマルチ・ビットＡＰＳ＿ＳＷＯ信号として、これを実装できる。
【００８７】
ＧＭＩＩ及びＭＩＩでは、送信伝送媒体又は受信伝送媒体の何れかがアイドルでない場合、ＰＨＹは、ＣＲＳ（搬送波感知）信号を止める。
【００８８】
ＧＭＩＩ及びＭＩＩでは、伝送媒体上の衝突を検出すると、ＰＨＹは、ＣＯＬ（検出した衝突）信号を止め、衝突状態が存続している間、止め続ける。
【００８９】
ＧＭＩＩ及びＭＩＩでは、追加のステーション管理信号がある。これらの信号を用いて、ＰＨＹとステーション管理エンティティ（ＳＴＡ）との間の制御情報及びステータスを転送する。
【００９０】
ＲＳ及びＸＧＭＩＩでの機能の割付けによって、メディア独立性のニーズは、単純で費用効果の高いインターフェイスのニーズと釣り合う。このＲＳ及びＸＧＭＩＩを例えばＰＬＳ＿ＡＰＳ．ブリッジ（オン｜オフ）（原語：PLS_APS.bridge(ON|OFF)）、ＰＬＳ＿ＡＰＳ．セレクタ（オン｜オフ）（原語：PLS_APS.selector(ON|OFF)）、ＰＬＳ＿ＡＰＳ．動作（原語：PLS_APS.working）（チャンネル＿番号）、及びＰＬＳ＿ＡＰＳ．保護（原語：PLS_APS.protect）（チャンネル＿番号）などといった追加のＡＰＳプリミティブで拡張できる。更に、追加のＡＰＳステーション管理信号がありえる。これらの信号を用いて、ＸＧＭＩＩとステーション管理エンティティ（ＳＴＡ）との間の制御情報及びステータスを転送する。
【００９１】
図６は、ＸＭＡＳ  ６００入力及び出力の概略図の一例を示す。ＸＭＡＳ  ＲＳ側つまり送信元側６１０は、独立した送信６２２、６２３、及び６２４、及び受信６２６、６２７、及び６２８パスから構成される。加えて、オプションのＡＰＳ入力６４０がある。各方向は、３２個のデータ信号（ＴＸＤ〈３１：０〉６２２及びＲＸＤ〈３１：０〉６３２）と、４個の制御信号（ＴＸＣ〈３：０〉６２３及びＲＸＣ〈３：０〉６３３）と、クロック（ＴＸ＿ＣＬＫ  ６２４及びＲＸ＿ＣＬＫ  ６３４）とを使用する。ＸＧＭＩＩ  ＲＳ側６１０は、更にオプションのＡＰＳ（ＡＰＳ＿ＳＷＯ  ６４０）信号を含む。
【００９２】
ＸＭＡＳ  ＰＨＹ側つまり宛先側６２０は、複数の独立した送信６２２１、６２３１、及び６２４１乃至６２２Ｎ、６２３Ｎ、及び６２４Ｎ、及び受信６３２１、６３３１、及び６３４１乃至６３２Ｎ、６３３Ｎ、及び６３４Ｎチャンネル又はパスから構成される。各方向は、３２個のデータ信号（ＴＸＤ［１］〈３１：０〉６２２１、ＴＸＤ［ｎ］〈３１：０〉６２２Ｎ、ＲＸＤ［１］〈３１：０〉６３２１、及びＲＸＤ［ｎ］〈３１：０〉６３２Ｎ）と、４個の制御信号（ＴＸＣ［１］〈３：０〉６２３１、ＴＸＣ［ｎ］〈３：０〉６２３Ｎ、ＲＸＣ［１］〈３：０〉６３３１、及びＲＸＣ［ｎ］〈３：０〉６３３Ｎ）と、クロック（ＴＸ＿ＣＬＫ［１］６２４１、ＴＸ＿ＣＬＫ［ｎ］６２４Ｎ、ＲＸ＿ＣＬＫ［１］６３４１、及びＲＸ＿ＣＬＫ［ｎ］６３４Ｎ）とを使用する。ここでは、「ｎ」は、チャンネルの数である。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳは、１４本までの動作チャンネル及び１本の保護チャンネルのサポートを要求する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。
【００９３】
ブリッジ状態に基づいて、送信元／入力ＸＧＭＩＩ  ＲＳ側信号ＴＸＤ〈３１：０〉６２２、ＴＸＣ〈３：０〉６２３、及びＴＸ＿ＣＬＫ  ６２４を複数の宛先／出力ＸＧＭＩＩ  ＰＨＹ側信号ＴＸＤ［１］〈３１：０〉６２２１、ＴＸＣ［１］〈３：０〉６２３１、及びＴＸ＿ＣＬＫ［１］６２４１乃至ＴＸＤ［１］〈３１：０〉６２２Ｎ、ＴＸＣ［１］〈３：０〉６２３Ｎ、及びＴＸ＿ＣＬＫ［１］６２４Ｎにブリッジする。これら信号を１本又は複数の出力チャンネルにブリッジできる。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳの実施形態の一例は、２本の出力チャンネル、１本の動作チャンネル、及び１本の保護チャンネルのブリッジングを備えることである。
【００９４】
複数の宛先／出力ＸＧＭＩＩ  ＰＨＹ側信号ＲＸＤ［１］〈３１：０〉６３２１、ＲＸＣ［１］〈３：０〉６３３１、及びＲＸ＿ＣＬＫ［１］６３４１乃至ＲＸＤ［ｎ］〈３１：０〉６３２Ｎ、ＲＸＣ［ｎ］〈３：０〉６３３Ｎ、及びＲＸ＿ＣＬＫ［ｎ］６３４Ｎからのセレクタ状態に基づいて、送信元／入力ＸＧＭＩＩ  ＲＳ側信号ＲＸＤ〈３１：０〉６３２、ＲＸＣ〈３：０〉６３３、及びＲＸ＿ＣＬＫ  ６３４にスイッチするように、１本のチャンネルを選択する。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳの実施形態の一例は、動作チャンネル又は保護チャンネルのうちの選択した１本を備えることである。
【００９５】
ＸＧＭＩＩ  ＲＳ側送信信号ＴＸ＿ＣＬＫ（送信クロック）６２４は、ＲＳからＰＨＹへのＴＸＣ〈３：０〉６２３及びＴＸＤ〈３１：０〉６２２の転送にタイミング基準信号を提供する。複数のこうしたＸＧＭＩＩ  ＰＨＹ側送信信号ＴＸ＿ＣＬＫ［１］６２４１乃至ＴＸ＿ＣＬＫ［ｎ］６２４Ｎは、ＲＳからＰＨＹへのＴＸＣ［１］〈３：０〉６２３１及びＴＸＤ［１］〈３１：０〉６２２１乃至ＴＸＣ［ｎ］〈３：０〉６２３Ｎ及びＴＸＤ［ｎ］〈３１：０〉６２２Ｎの転送にタイミング基準信号を提供する。
【００９６】
ＸＧＭＩＩ  ＲＳ側送信信号ＴＸＣ〈３：０〉（送信制御）６２３は、ＲＳが送信用のＸＧＭＩＩ上のデータ又は制御文字の何れかを表していることを示す。複数のこうしたＸＧＭＩＩ  ＰＨＹ側送信信号ＴＸＣ［１］〈３：０〉６２３１乃至ＴＸＣ［ｎ］〈３：０〉６２３Ｎをサポートできる。ＧＭＩＩ及びＭＩＩは、同様の方法で使用されるＴＸ＿ＥＮ信号を備える。
【００９７】
ＸＧＭＩＩ  ＲＳ側送信信号ＴＸＤ〈３１：０〉（送信データ）６２２は、ＲＳが駆動する３２個のデータ信号の１束である。複数のこうしたＸＧＭＩＩ  ＰＨＹ側送信信号ＴＸＤ［ｎ］〈３１：０〉６２２１乃至ＴＸＤ［ｎ］〈３１：０〉６２２Ｎをサポートできる。ＧＭＩＩ及びＭＩＩは、異なるピンサイズの同様の信号を備える。
【００９８】
ＸＧＭＩＩ  ＲＳ側受信信号ＲＸ＿ＣＬＫ（受信クロック）６３４は、ＰＨＹからＲＳへのＲＸＣ［１］〈３：０〉６３３１、ＲＸＣ［ｎ］〈３：０〉６３３Ｎ、ＲＸＤ［１］〈３１：０〉６３２１、及びＲＸＤ［ｎ］〈３１：０〉６３２Ｎ信号の転送にタイミング基準信号を提供する。複数のこうしたＸＧＭＩＩ  ＰＨＹ側受信信号ＲＸ＿ＣＬＫ［１］６３４１乃至ＲＸ＿ＣＬＫ［ｎ］〈３：０〉６３４Ｎをサポートできる。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。
【００９９】
ＸＧＭＩＩ  ＲＳ側受信信号ＲＸＣ〈３：０〉（受信制御）６３３は、ＰＨＹがＸＧＭＩＩ上の回復され復号化されたデータ又は制御文字の何れかを表していることを示す。複数のこうしたＸＧＭＩＩ  ＰＨＹ側受信信号ＲＸＣ［１］〈３：０〉６３３乃至ＲＸＣ［ｎ］〈３：０〉６３３Ｎをサポートできる。ＧＭＩＩ及びＭＩＩは、同様の方法で使用されるＲＸ＿ＥＲ信号を備える。
【０１００】
ＸＧＭＩＩ  ＲＳ側受信信号ＲＸＤ〈３１：０〉（受信データ）６３２は、ＰＨＹが駆動する３２ビットのデータ信号の１束である。複数のこうしたＸＧＭＩＩ  ＰＨＹ側受信信号ＲＸＤ［１］〈３１：０〉６３２１乃至ＲＸＤ［ｎ］〈３１：０〉６３２Ｎをサポートできる。ＧＭＩＩ及びＭＩＩは、異なるピンサイズの同様の信号を備える。
【０１０１】
ＧＭＩＩ及びＭＩＩでは、送信伝送媒体又は受信伝送媒体の何れかがアイドルでない場合、ＰＨＹは、ＣＲＳ（搬送波感知）信号を止める。
【０１０２】
ＧＭＩＩ及びＭＩＩでは、伝送媒体上の衝突を検出すると、ＰＨＹは、ＣＯＬ（検出した衝突）信号を止め、衝突状態が存続している間、止め続ける。
【０１０３】
ＸＭＡＳ  ＲＳ側ＡＰＳ信号ＡＰＳ＿ＳＷＯ（スイッチオーバー・チャンネル）６４０は、ＲＳ層が受信ＰＨＹチャンネルのチャンネル・スイッチオーバーのためにＸＭＡＳ  ６００を要求していることを示す。この信号をエッジ又はパルス信号として実装できる。この信号をエッジとして実装することで、デバッグ中に動作又は保護状態を容易に決定できる。１つ又は複数のクロック期間に対してＡＰＳ＿ＳＷＯを止める場合、ＰＨＹは、アクティブから動作チャンネルにスイッチオーバーする。セレクタの現状によっては、動作又は保護の何れかがアクティブになりえることに注目されたい。入れ子にしたＸＧＭＩＩ又はＸＡＵＩ或いは他のインターフェイス又は副層に対してサポートする場合において、ＸＭＡＳ  ＲＳ側ＡＰＳ＿ＳＷＯ  ＡＰＳ信号は、ＸＭＡＳ  ＰＨＹ側へＸＭＡＳ副層を任意にパススルーできる。このＡＰＳ＿ＳＷＯ  ６４０信号によって、様々なＭＡＣクライアント又はＭＡＣ副層が５０ミリ秒以内のスイッチオーバーを要求できる。このＡＰＳ＿ＳＷＯ  ６４０は、特別のチャンネルにスイッチすることを要求するために、オプションのチャンネル＿番号でありえる。サポートされるチャンネル番号のサイズに基づいてマルチ・ビットＡＰＳ＿ＳＷＯ信号として、これを実装できる。
【０１０４】
ＸＭＡＳでの機能の割付けによって、メディア独立性のニーズは、単純で費用効果の高いインターフェイスのニーズと釣り合う。このＸＭＡＳを例えばＰＬＳ＿ＡＰＳ．ブリッジ（オン｜オフ）、ＰＬＳ＿ＡＰＳ．セレクタ（オン｜オフ）、ＰＬＳ＿ＡＰＳ．動作（チャンネル＿番号）、ＰＬＳ＿ＡＰＳ．保護（チャンネル＿番号）などといったＰＬＳプリミティブをサポートするために追加のＡＰＳ信号で拡張できる。更に、追加のステーション管理信号がありえる。それらを用いて、ＸＭＡＳとステーション管理エンティティ（ＳＴＡ）との間の制御情報及びステータスを転送する。ＸＭＡＳ及びＸＸＡＳを一緒にカスケードできるか、若しくはデイジーチェーンできる場合は、ＡＰＳ＿ＳＷＯ又は他の信号を次のＸＭＡＳ又はＸＸＡＳへ適切にパススルーさせる追加の出力信号がありえる。
【０１０５】
図７は、ＸＸＡＳ  ７００入力及び出力の概略図を示す。ＸＡＵＩ  ＲＳ側又はＸＧＸＳ側つまり送信元側７１０は、ＲＳ側送信信号ＳＬ０〈Ｐ〉７６０、ＳＬ０〈Ｎ〉７６１、ＳＬ１〈Ｐ〉７６２、ＳＬ１〈Ｎ〉７６３、ＳＬ２〈Ｐ〉７６４、ＳＬ２〈Ｎ〉７６５、ＳＬ３〈Ｐ〉７６６、及びＳＬ３〈Ｎ〉７６７と共に、レーン０  ７４６、レーン１  ７４７、レーン２  ７４８、及びレーン３  ７４９からなる４つの送信元レーン７４５から構成される。このＸＧＸＳ  ＲＳ側７１０は、更にオプションのＡＰＳ（ＡＰＳ＿ＳＷＯ  ６４０）信号を含む。更に、このＸＡＵＩ  ＲＳ側つまり送信元側７１０は、ＲＳ側受信信号ＤＬ０〈Ｐ〉７５０、ＤＬ０〈Ｎ〉７５１、ＤＬ１〈Ｐ〉７５２、ＤＬ１〈Ｎ〉７５３、ＤＬ２〈Ｐ〉７５４、ＤＬ２〈Ｎ〉７５５、ＤＬ３〈Ｐ〉７５６、及びＤＬ３〈Ｎ〉７５７と共に、レーン０  ７４１、レーン１  ７４２、レーン２  ７４３、及びレーン３  ７４４からなる４つの宛先レーン７４０から構成される。
【０１０６】
ＸＸＡＳ  ＰＨＹ側つまり宛先側７２０は、４つの送信元レーン７４５から構成され、各レーンは、複数の独立した送信信号から構成される。レーン０  ７４６は、複数の送信信号ＳＬ０［１］〈Ｐ〉７６０１及びＳＬ０［１］〈Ｎ〉７６１１乃至ＳＬ０［ｎ］〈Ｐ〉７６０Ｎ及びＳＬ０［ｎ］〈Ｎ〉７６１Ｎから構成される。レーン１  ７４７は、複数の送信信号ＳＬ１［１］〈Ｐ〉７６２１及びＳＬ１［１］〈Ｎ〉７６３１乃至ＳＬ１［ｎ］〈Ｐ〉７６２Ｎ及びＳＬ１［ｎ］〈Ｎ〉７６３Ｎから構成される。レーン２  ７４８は、複数の送信信号ＳＬ２［１］〈Ｐ〉７６４１及びＳＬ２［１］〈Ｎ〉７６５１乃至ＳＬ２［ｎ］〈Ｐ〉７６４Ｎ及びＳＬ１［ｎ］〈Ｎ〉７６５Ｎから構成される。レーン３  ７４９は、複数の送信信号ＳＬ３［１］〈Ｐ〉７６６１及びＳＬ３［１］〈Ｎ〉７６７１乃至ＳＬ３［ｎ］〈Ｐ〉７６６Ｎ及びＳＬ３［ｎ］〈Ｎ〉７６７Ｎから構成される。ここでは、「ｎ」は、チャンネルの数である。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳは、１４本までの動作チャンネル及び１本の保護チャンネルのサポートを要求する。ＧＭＩＩ及びＭＩＩは、同様の信号を備える。
【０１０７】
ブリッジ状態に基づいて、送信元／入力ＸＸＡＳ  ＲＳ又はＸＧＸＳ側信号ＳＬ０〈Ｐ〉７６０、ＳＬ０〈Ｎ〉７６１、ＳＬ１〈Ｐ〉７６２、ＳＬ１〈Ｎ〉７６３、ＳＬ２〈Ｐ〉７６４、ＳＬ２〈Ｎ〉７６５、ＳＬ３〈Ｐ〉７６６、及びＳＬ３〈Ｎ〉７６７を複数の宛先／出力ＸＡＵＩ  ＰＨＹ側信号ＳＬ０［１］〈Ｐ〉７６０１、ＳＬ０［１］〈Ｎ〉７６１１、ＳＬ１［１］〈Ｐ〉７６２１、ＳＬ１［１］〈Ｎ〉７６３１、ＳＬ２［１］〈Ｐ〉７６４１、ＳＬ２［１］〈Ｎ〉７６５１、ＳＬ３［１］〈Ｐ〉７６６１、及びＳＬ３［１］〈Ｎ〉７６７１乃至ＳＬ０［ｎ］〈Ｐ〉７６０Ｎ、ＳＬ０［ｎ］〈Ｎ〉７６１Ｎ、ＳＬ１［ｎ］〈Ｐ〉７６２Ｎ、ＳＬ１［ｎ］〈Ｎ〉７６３Ｎ、ＳＬ２［ｎ］〈Ｐ〉７６４Ｎ、ＳＬ２［ｎ］〈Ｎ〉７６５Ｎ、ＳＬ３［ｎ］〈Ｐ〉７６６Ｎ、及びＳＬ３［ｎ］〈Ｎ〉７６７Ｎにブリッジする。これら信号を１本又は複数の出力チャンネルにブリッジできる。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳの実施形態の一例は、２本の出力チャンネル、１本の動作チャンネル、及び１本の保護チャンネルのブリッジングを備えることである。
【０１０８】
ＸＸＡＳ  ＰＨＹ側つまり宛先側７２０は、４つの宛先レーン７４０から構成され、各レーンは、複数の独立した受信信号から構成される。レーン０  ７４１は、複数の受信信号ＤＬ０［１］〈Ｐ〉７５０１及びＤＬ０［１］〈Ｎ〉７５１１乃至ＤＬ０［ｎ］〈Ｐ〉７５０Ｎ及びＤＬ０［ｎ］〈Ｎ〉７５１Ｎから構成される。レーン１  ７４２は、複数の受信信号ＤＬ１［１］〈Ｐ〉７５２１及びＤＬ１［１］〈Ｎ〉７５３１乃至ＤＬ１［ｎ］〈Ｐ〉７５２Ｎ及びＤＬ１［ｎ］〈Ｎ〉７５３Ｎから構成される。レーン２  ７４３は、複数の受信信号ＤＬ２［１］〈Ｐ〉７５４１及びＤＬ２［１］〈Ｎ〉７５５１乃至ＤＬ２［ｎ］〈Ｐ〉７５４Ｎ及びＤＬ１［ｎ］〈Ｎ〉７５５Ｎから構成される。レーン３  ７４４は、複数の受信信号ＤＬ３［１］〈Ｐ〉７５６１及びＤＬ３［１］〈Ｎ〉７５７１乃至ＤＬ３［ｎ］〈Ｐ〉７５６Ｎ及びＤＬ３［ｎ］〈Ｎ〉７５７Ｎから構成される。
【０１０９】
複数の宛先／出力ＸＡＵＩ  ＰＨＹ側信号ＤＬ０［１］〈Ｐ〉７５０１、ＤＬ０［１］〈Ｎ〉７５１１、ＤＬ１［１］〈Ｐ〉７５２１、ＤＬ１［１］〈Ｎ〉７５３１、ＤＬ２［１］〈Ｐ〉７５４１、ＤＬ２［１］〈Ｎ〉７５５１、ＤＬ３［１］〈Ｐ〉７５６１、及びＤＬ３［１］〈Ｎ〉７５７１乃至ＤＬ０［ｎ］〈Ｐ〉７５０Ｎ、ＤＬ０［ｎ］〈Ｎ〉７５１Ｎ、ＤＬ１［ｎ］〈Ｐ〉７５２Ｎ、ＤＬ１［ｎ］〈Ｎ〉７５３Ｎ、ＤＬ２［ｎ］〈Ｐ〉７５４Ｎ、ＤＬ２［ｎ］〈Ｎ〉７５５Ｎ、ＤＬ３［ｎ］〈Ｐ〉７５６Ｎ、及びＤＬ３［ｎ］〈Ｎ〉７５７Ｎからのセレクタ状態に基づいて、送信元／入力ＸＸＡＳ  ＲＳ又はＸＧＸＳ側信号ＳＬ０〈Ｐ〉７６０、ＳＬ０＜Ｎ＞７６１、ＳＬ１〈Ｐ〉７６２、ＳＬ１〈Ｎ〉７６３、ＳＬ２〈Ｐ〉７６４、ＳＬ２〈Ｎ〉７６５、ＳＬ３〈Ｐ〉７６６、及びＳＬ３〈Ｎ〉７６７にスイッチするように、１本のチャンネルを選択する。標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳの実施形態の一例は、動作チャンネル又は保護チャンネルのうちの選択した１本を備えることである。
【０１１０】
本発明は、ＸＡＵＩをオプションのＸＡＵＩ  ＡＰＳ送信元信号ＡＰＳ＿ＳＷＯ（スイッチオーバー・チャンネル）７７０で拡張する。これは、ＲＳ又はＸＧＸＳが受信ＰＨＹチャンネルのチャンネル・スイッチオーバーのためにＸＸＡＳ  ７００を要求していることを示す。この信号をエッジ又はパルス信号として実装できる。この信号をエッジとして実装することで、デバッグ中に動作又は保護状態を容易に決定できる。１つ又は複数のクロック期間に対してＡＰＳ＿ＳＷＯを止める場合、ＰＨＹは、アクティブから動作チャンネルにスイッチオーバーする。セレクタの現状によっては、動作又は保護の何れかがアクティブになりえることに注目されたい。入れ子にしたＸＧＭＩＩ又はＸＡＵＩ或いは他のインターフェイス又は副層に対してサポートする場合において、ＡＰＳ＿ＳＷＯ送信元信号は、ＸＸＡＳ副層を任意にパススルーできる。このＡＰＳ＿ＳＷＯ  ７７０信号によって、様々なＭＡＣクライアント又はＭＡＣ副層が５０ミリ秒以内のスイッチオーバーを要求できる。このＡＰＳ＿ＳＷＯ  ７７０は、特別のチャンネルにスイッチすることを要求するために、オプションのチャンネル＿番号でありえる。サポートされるチャンネル番号のサイズに基づいてマルチ・ビットＡＰＳ＿ＳＷＯ信号として、これを実装できる。
【０１１１】
ＸＸＡＳでの機能の割付けによって、メディア独立性のニーズは、単純で費用効果の高いインターフェイスのニーズと釣り合う。このＸＸＡＳを例えばＰＬＳ＿ＡＰＳ．ブリッジ（オン｜オフ）、ＰＬＳ＿ＡＰＳ．セレクタ（オン｜オフ）、ＰＬＳ＿ＡＰＳ．動作（チャンネル＿番号）、ＰＬＳ＿ＡＰＳ．保護（チャンネル＿番号）などといったＰＬＳプリミティブをサポートするために追加のＡＰＳ信号で拡張できる。更に、追加のステーション管理信号がありえる。それらを用いて、ＸＸＡＳとステーション管理エンティティ（ＳＴＡ）との間の制御情報及びステータスを転送する。ＸＭＡＳ及びＸＸＡＳを一緒にカスケードできるか、若しくはデイジーチェーンできる場合は、ＡＰＳ＿ＳＷＯ又は他の信号を次のＸＭＡＳ又はＸＸＡＳへ適切にパススルーさせる追加の出力信号がありえる。
【０１１２】
図８Ａ、８Ｂ、及び８Ｃは、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ動作の実装の一例を示す。イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａは、ＸＭＡＳ又はＸＸＡＳを実装できる。このイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａが入力インターフェイス（ＸＧＭＩＩ又はＸＡＵＩ）８０２Ａ及び出力インターフェイス（ＸＧＭＩＩ又はＸＡＵＩ）８０４Ａを受け取るように、このイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａを実装できる。複数の入力又は出力インターフェイス（ＸＧＭＩＩ又はＸＡＵＩ）８０６１Ａ乃至８０６ＮＡ、及び８０８Ａがある。ここでは、「Ｎ」は、サポートされた動作チャンネルの数である。これらインターフェイスは、双方向（信号を受信且つ送信する）或いは単方向（信号を受信又は送信する）でありえる。
【０１１３】
更に、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａは、レジスタアクセスと、プロセッサ或いは他のハードウェア又はソフトウェア・エンティティによるデバイスを管理するのに必要な他の機能性とのための制御インターフェイス８２０Ａを備える。ハードウェアは、ＭＡＣクライアント、ＯＡＭＰクライアント、ＭＡＣ制御副層、ＭＡＣ  ＡＰＳ制御副層、及び／又はＭＡＣ  ＯＡＭＰ制御副層を含むことができる。ソフトウェアは、ＡＰＳコントローラー及び／又はＯＡＭＰソフトウェアを含むことができる。この制御インターフェイス８２０Ａによって、ＡＰＳコントローラー、ＯＡＭＰクライアント、或いは他のソフトウェアが５０ミリ秒以内のスイッチオーバーを要求できる。
【０１１４】
ブリッジ又はセレクタモードになるようにレジスタを用いてイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａを構成できる。物理的には、いかなるインターフェイスも動作又は保護インターフェイスになるように構成できる。ブリッジモードでは、動作インターフェイス・チャンネルを保護インターフェイスと共にブリッジする。セレクタモードでは、動作インターフェイス・チャンネル又は保護インターフェイスを選択する。このレジスタを用いて、ブリッジング、セレクタ、及びスイッチオーバーを可能及び不可能にすることができる。これらレジスタは、例えば、どのチャンネルをブリッジするか、どのチャンネルを動作させてどのチャンネルを保護させるか、また、復帰させるか若しくは復帰させないかなどといった、他の様々な構成セットアップを可能にする。これらレジスタは、更に管理及び診断視認性（原語：visibility）を提供するために必要な様々なカウンタを備えることができる。
【０１１５】
リング・ネットワークの状況では、リング保護、リング・インターワーキング、及びリング相互接続をサポートするドロップ及び継続機能性を提供するようにブリッジモードにおいてイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａを構成できる。
【０１１６】
図８Ｂで示されるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ動作は、ブリッジモード８００Ｂにおいて構成されたイーサネット（登録商標）ＡＰＳブリッジ・セレクタの場合を示す。このモードでは、送信は、入力インターフェイス送信ＴＸ  ８０２Ｂとインターフェイスをとり、また、これら送信信号は、複数の出力インターフェイス送信動作ＴＷ１  ８０４Ｂ、ＴＷ２  ８０６１Ｂ乃至ＴＷＮ  ８０６ＮＢ、及び送信保護ＴＰ  ８０８Ｂにブリッジする。実線矢印は、アクティブ・トラフィックを表し、破線矢印は、スタンバイ・トラフィックを表す。図示した事例では、ＴＸ  ８０２Ｂからの送信信号８１０Ｂを動作ＴＷ１  ８０４Ｂ及び保護ＴＰ  ８０８Ｂチャンネルにブリッジ８１２Ｂ及び８１４Ｂする。複数の信号８１６Ｂ及び８１８Ｂは、スタンバイしている。典型的には、この入力インターフェイスＴＸ  ８０２ＢをＲＳに接続する。これら複数の出力インターフェイスＴＷ１  ８０４Ｂ、ＴＷ２  ８０６１Ｂ乃至ＴＷＮ  ８０６ＮＢ、及びＴＰ  ８０８Ｂを複数のＰＨＹに接続する。更に、この入力インターフェイスＴＸ  ８０２Ｂがこれら複数の出力インターフェイスＴＷ１  ８０４Ｂ、ＴＷ２  ８０６１Ｂ乃至ＴＷＮ  ８０６ＮＢ、及びＴＰ  ８０８Ｂのうちの任意の１つへブリッジせずにパススルーできるパススルーモードになるように、ブリッジを構成できる。典型的には、パススルーモードでは、この入力インターフェイス送信ＴＸ  ８０２Ｂをこの出力インターフェイス送信保護ＴＰ  ８０８Ｂに接続する。
【０１１７】
イーサネット（登録商標）ＡＰＳブリッジ・セレクタは、ブリッジモード８００Ｂにおいてリング・ネットワークのためにドロップ及び継続機能性をサポートできる。進入リング・インターフェイスを入力インターフェイスＴＸ  ８０２Ｂに接続でき、このドロップを複数の出力インターフェイス送信動作ＴＷ１  ８０４Ｂ、ＴＷ２  ８０６１Ｂ乃至ＴＷＮ  ８０６ＮＢ、及び送信保護ＴＰ  ８０８Ｂに接続できる。この継続を出力インターフェイスＴＷ１  ８０４Ｂに接続でき、これが退出リング・インターフェイスでありえる。
【０１１８】
更に、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ｂは、レジスタアクセスと、プロセッサ或いは他のハードウェア又はソフトウェア・エンティティによるデバイスを管理するのに必要な他の機能性とのための制御インターフェイスＣ  ８２０Ｂを備える。
【０１１９】
図８Ｃで示されるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ動作は、セレクタモード８００Ｃにおいて構成されたイーサネット（登録商標）ＡＰＳブリッジ・セレクタの場合を示す。このモードでは、受信は、出力インターフェイス受信ＲＸ  ８０４Ｃとインターフェイスをとり、また、これら受信信号は、複数の入力インターフェイス受信動作ＲＷ１  ８０２Ｃ、ＲＷ２  ８０６１Ｃ乃至ＲＷＮ  ８０６ＮＣ、及び受信保護ＲＰ  ８０８Ｃから選択される。実線矢印は、アクティブ・トラフィックを表し、破線矢印は、スタンバイ・トラフィックを表す。図示した事例では、ＲＸ  ８０２Ｃからの受信信号８１０Ｃを選択８１２Ｃする。複数の信号８１６Ｃ、８１８Ｃ、及び８１４Ｃは、スタンバイしている。典型的には、この出力インターフェイスＲＸ  ８０４ＣをＲＳに接続する。これら複数の入力インターフェイスＲＷ１  ８０２Ｃ、ＲＷ２  ８０６１Ｃ乃至ＲＷＮ  ８０６ＮＣ、及びＲＰ  ８０８Ｃを複数のＰＨＹに接続する。更に、これら入力インターフェイスＲＷ１  ８０２Ｃ、ＲＷ２  ８０６１Ｃ乃至ＲＷＮ  ８０６ＮＣ、及びＲＰ  ８０８Ｃの何れもこの入力インターフェイスＲＸ  ８０４Ｃへ選択せずにパススルーできるパススルーモードになるように、セレクタを構成できる。典型的には、パススルーモードでは、この入力インターフェイス受信保護ＲＰ  ８０８Ｃをこの出力インターフェイス受信ＲＸ  ８０４Ｃに接続する。イーサネット（登録商標）ＡＰＳブリッジ・セレクタの実施形態の一例は、１つの受信出力インターフェイスに多重化された多重の受信入力インターフェイスを備える。
【０１２０】
更に、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ｃは、レジスタアクセスと、プロセッサ或いは他のハードウェア又はソフトウェア・エンティティによるデバイスを管理するのに必要な他の機能性とのための制御インターフェイスＣ  ８２０Ｃを備える。
【０１２１】
アクティブ・チャンネルで故障又は障害を検出する場合、ＭＡＣクライアント又はＭＡＣ副層は、提供されたＡＰＳ信号を用いてスイッチオーバーを要求できる。スイッチオーバーは、セレクタをアクティブ・チャンネルからスタンバイ・チャンネルへ切り替えさせる。ＭＡＣクライアント又はＭＡＣ副層又はＡＰＳコントローラー又はＯＡＭＰクライアント又はＯＡＭＰソフトウェアは、更にＡＰＳ又はＯＡＭＰ制御フレームからスイッチオーバーの要求を得ることができ、スイッチオーバーをもたらすことができる。割り込み又はレジスタのステータスのポーリングによって故障又は障害を検出する場合、ＭＡＣクライアント又はＭＡＣ副層又はＭＡＣクライアント又は他のハードウェアは、ＡＰＳ信号を用いて、スイッチオーバーを要求できる。割り込み又はレジスタのステータスのポーリングによって故障又は障害を検出する場合、ＡＰＳコントローラー又はＯＡＭＰソフトウェア又は他のソフトウェアは、適切なレジスタ値の設定によって、制御インターフェイスを用いてスイッチオーバーを要求できる。ＡＰＳ信号及びレジスタアクセスによって、５０ミリ秒以内に、スイッチオーバー・イベントを処理することと、要求されたスイッチオーバーとを可能にする。代替実施形態は、指定されたオプションのチャンネル番号にするスイッチオーバーを提供する。
【０１２２】
本発明の一実施形態によれば、単方向インターフェイスを提供する。代替の実装は、双方向インターフェイスをサポートすることである。構成したブリッジ又はセレクタモードに基づいて、インターフェイスにあるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイス８００Ａは、ＸＧＭＩＩ又はＸＡＵＩの部分を受信若しくは送信していることができる。これは、プリント回路基板及び背面上のピン数及びルートを減らすという利点を備える。これが可能であるのは、特別のポートを１回につき動作又は保護ポートの何れか１つであるように構成できるからである。
【０１２３】
ポートが動作として構成されアクティブである場合、ブリッジモードにおいて送信ブリッジ・セレクタ・デバイスを用いて、その送信ブリッジ・セレクタ・デバイスがセレクタ・パススルーモードにある保護ポートに、送信をブリッジする。セレクタモードにおいて受信ブリッジ・セレクタ・デバイスと、その受信ブリッジ・セレクタ・デバイスがブリッジ・パススルーモードにある保護ポートの受信とを用いて、アクティブ動作ポートの受信を選択する。保護ポートがアクティブになる場合、前述の状況は逆転する。
【０１２４】
典型的には、動作ポートのブリッジモードにおける送信ブリッジ・セレクタの送信保護を保護ポートのセレクタ・パススルーモードにおける送信ブリッジ・セレクタの受信保護に接続する。保護ポートのブリッジ・パススルーモードにおける受信ブリッジ・セレクタの送信保護を動作ポートのセレクタモードにおける受信ブリッジ・セレクタの受信保護に接続する。保護ポートがアクティブになる場合、前述の状況は逆転する。
【０１２５】
コストを削減するために、１：ｎよりはるかに一般的な、１：１保護又は１＋１保護のみに対してＮ＝１をサポートしてイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイスを更に実装できる。これは、更にリング保護をサポートできる。代替の実装は、標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳサポート用のＮ＝１４といった、１以上のＮをサポートすることである。ブリッジ動作は、２つの出力インターフェイスだけに制限されない。選択動作は、１つの入力インターフェイスだけに制限されない。
【０１２６】
同じデバイスがＸＧＭＩＩ又はＸＡＵＩ、或いは構成に基づいた他のいかなる相互接続インターフェイスモードでありえるように、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイスを実装できる。
【０１２７】
通常、ポートが双方向なので、２つのイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイスでイーサネット（登録商標）ＡＰＳブリッジ・セレクタ・チップをパッケージできる。ブリッジ又はセレクタモードであるように各デバイスを独立して構成できる。回路基板上のスペースとコストとを削減するために、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・チップは、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・デバイスを必要なだけ備えることができる。
【０１２８】
本発明は、幾つかの利点を保持する。それは、イーサネット（登録商標）構成を変更しないので、後方へ互換性を持つと共に、イーサネット（登録商標）規格に従う。それがイーサネット（登録商標）調停副層、ＸＧＸＳ、ＸＧＭＩＩ、及び／又はＸＡＵＩ（或いは他のＲＳとＰＨＹとの相互接続インターフェイス）を任意に修正するので、ベンダーは、本発明の機能性を実装するかどうかを選択できる。本発明の簡潔な設計及び構成によって、イーサネット（登録商標）ＡＰＳブリッジ・セレクタ・ハードウェアにおける実装が比較的容易になる。本発明の方法は、モジュールであり、しかもイーサネット（登録商標）ＭＡＣ、調停、ＸＧＸＳ、及びＰＨＹ副層から分離される。従って、本発明の装置は、既存のＲＳ、ＸＧＭＩＩ（或いは他のＭＩＩインターフェイス）、及びＸＡＵＩに対して、単純でオプションの修正を行っている。それが標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ定義及びプロセスを再使用するので、本発明の実装は、ＳＤＨ／ＳＯＮＥＴ規格プロトコルに完全に準拠している。それが、ＭＡＣクライアントつまり上位層に対するレジスタアクセスと、ＭＡＣ制御及び調停副層の信号とをサポートするので、本発明を実装して、５０ミリ秒以内のスイッチオーバーをサポートできる。加えて、本発明は、標準のＳＤＨ／ＳＯＮＥＴ  ＡＰＳ定義及びプロセスを利用する。従って、それは、リニア型、メッシュ型、及びリング型接続の保護と、物理レベル、論理レベル、及びパスレベル保護と、１＋１、Ｎ＋１、及びＮ：１保護とをサポートできる。
【０１２９】
本発明の多数の修正及び代替実施形態は、上述の説明を考慮して当業者に明白になる。従って、本説明は、単に例示的なものとして解釈されるべきであり、また、本発明を実行するための最良の形態を当業者に教示するためのものである。本発明の精神から逸脱することなく、構造の詳細を概ね変更してもよく、添付した特許請求の範囲内での全ての修正の独占使用権を所有する。本発明は、添付した特許請求の範囲及び法律の適用可能な規則によって要求される程度までしか限定されないことを意図する。
【図面の簡単な説明】
【０１３０】
上述の特徴及び利点と、本発明の他の特徴及び様態とは、以下の説明及び添付した図面に関して一層よく理解されるはずである。
【図１】従来技術で説明した従来のＩＥＥＥ  ８０２．３  ＣＳＭＡ／ＣＤ  ＬＡＮモデルの図式である。
【図２】従来技術で説明した従来の調停副層（ＲＳ）入力及び出力の図式である。
【図３】従来技術で説明した従来のＸＧＸＳ入力及び出力の図式である。
【図４】本発明の一実施形態によるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ副層ＸＭＡＳ及びＸＸＡＳのＩＥＥＥ  ８０２．３  ＣＳＭＡ／ＣＤ  ＬＡＮモデルとの関係の図式である。
【図５】本発明の一実施形態による調停副層（ＲＳ）入力及び出力の図式である。
【図６】本発明の一実施形態によるＸＭＡＳ入力及び出力の図式である。
【図７】本発明の一実施形態によるＸＸＡＳ入力及び出力の図式である。
【図８】（Ａ）本発明の一実施形態によるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ動作の図式である。  （Ｂ）本発明の一実施形態によるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ動作の図式である。  （Ｃ）本発明の一実施形態によるイーサネット（登録商標）ＡＰＳブリッジ・セレクタ動作の図式である。
【図１】
2007513573.tif 000002
【図２】
2007513573.tif 000003
【図３】
2007513573.tif 000004
【図４】
2007513573.tif 000005
【図５】
2007513573.tif 000006
【図６】
2007513573.tif 000007
【図７】
2007513573.tif 000008
【図８】
2007513573.tif 000009
【国際調査報告】
2007513573.tif 000010
2007513573.tif 000011