(57)【要約】  本発明は、第１のデータサンプルの低レートのストリームから得られた第２のデータサンプルの高レートのストリームのタイミングを調整するためのデータ処理装置および調整方法に関する。第１のデータサンプルのうちの所定の１つのデータサンプルが記憶され、第１のデータサンプルのうちの記憶された所定の１つのデータサンプルから得られた第２のデータサンプルのうちの第１の所定のデータサンプルが、スキップされ、時間基準の加速が得られる。次いで、第２のデータサンプルのうちのスキップされた第１の所定のデータサンプルに続く第２のデータサンプルのうちの第２の所定のデータサンプルが、第１のデータサンプルのうちの記憶された所定のデータサンプルから得られた新たな第２のデータサンプルによって置換される。これは、補間フィルタとしてもよいデータ処理装置の効率的な実施を維持しながら、スキップされた第２のデータサンプルにより生じる補間誤差を減少できる、という利点をもたらす。
2007509524.tif 000002
【特許請求の範囲】
【請求項１】
第１のレートで第１のデータサンプルの入力ストリームを受信し、前記第１のデータサンプルから生成された追加のデータサンプルを挿入することにより、第２のデータサンプルの出力ストリームを、より高い第２のレートで生成するためのデータ処理装置であって、
ａ）前記第１のデータサンプルのうちの所定の１つのデータサンプルを記憶するためのメモリ手段と、
ｂ）前記出力ストリームのタイミングを調整するための時間調整手段と、を備え、
前記時間調整手段は、
ｂ１）前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルから得られた前記第２のデータサンプルのうちの第１の所定のデータサンプルをスキップするためのスキッピング手段と、
ｂ２）前記第２のデータサンプルのうちのスキップされた前記第１の所定のデータサンプルに続く、前記第２のデータサンプルのうちの第２の所定のデータサンプルを、前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルから得られた新たな第２のデータサンプルによって置換するための置換手段と、を備える、
ことを特徴とする装置。
【請求項２】
前記データ処理装置は、前記第１のデータサンプルのそれぞれをフィルタ係数のセットにより連続して乗算し、得られた乗算の結果を所定のフィルタステージにおいて先のフィルタステージの遅延された結果に加算することにより、前記第２のデータサンプルが得られる、補間フィルタであり、
前記遅延された結果は、前記第１のレートの期間に相当する遅延時間により遅延されている、
ことを特徴とする請求項１に記載の装置。
【請求項３】
前記第２のデータサンプルのうちのスキップされた前記第１の所定のデータサンプルは、各フィルタステージにおいてスキップされ、かつ、前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルを、フィルタ係数の前記セットのそれぞれの始めのフィルタ係数で乗算した結果から得られ、
前記第２のデータサンプルのうちの置換された前記第２の所定のデータサンプルは、所定のフィルタステージにおいて置換され、かつ、前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルに続く所定の数の第１のデータサンプルを、フィルタ係数の前記セットのそれぞれの始めのフィルタ係数と乗算した結果から得られ、
前記新たな第２のデータサンプルは、前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルを、前記所定のフィルタステージとは異なる他のフィルタステージのフィルタ係数の前記セットのそれぞれの始めのフィルタ係数と乗算した結果から得られる、ことを特徴とする請求項２に記載の装置。
【請求項４】
前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルを、前記所定のフィルタステージの乗算手段に供給するための、第１のスイッチング手段をさらに備える、ことを特徴とする請求項３に記載の装置。
【請求項５】
前記他のフィルタステージのフィルタ係数の前記セットのそれぞれの前記始めのフィルタ係数と、前記所定のステージのフィルタ係数の前記セットとを、前記所定のステージの前記乗算手段に間欠的に供給するための、第２のスイッチング手段をさらに備える、ことを特徴とする請求項４に記載の装置。
【請求項６】
フィルタ係数の前記セットを、前記他のフィルタステージの乗算手段に連続的に供給するための、第３のスイッチング手段をさらに備える、ことを特徴とする請求項２乃至請求項５のいずれかに記載の装置。
【請求項７】
前記データ処理装置の入力端子を、ゼロデータ値に接続し、所定の遅延を前記第２のデータサンプルに導入するための、第４のスイッチング手段をさらに備える、ことを特徴とする請求項１乃至請求項６のいずれかに記載の装置。
【請求項８】
第１のデータサンプルの低レートのストリームから得られる第２のデータサンプルの高レートのストリームのタイミングを調整する方法であって、
ａ）前記第１のデータサンプルのうちの所定の１つのデータサンプルを記憶するステップと、
ｂ）前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルから得られた前記第２のデータサンプルのうちの第１の所定のデータサンプルをスキップするステップと、
ｃ）前記第２のデータサンプルのうちのスキップされた前記第１の所定のデータサンプルに続く、前記第２のデータサンプルのうちの第２の所定のデータサンプルを、前記第１のデータサンプルのうちの記憶された前記所定の１つのデータサンプルから得られた新たな第２のデータサンプルによって置換するステップと、
を備えることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１のデータサンプルの低レートのストリーム（lower-rate stream）から得られる第２のデータサンプルの高レートのストリーム（higher-rate stream）のタイミングすなわち時間基準を調整するための方法およびデータ処理装置に関する。特に、本発明は、例えばユニバーサル移動通信システム（ＵＭＴＳ：Universal Mobile Telecommunications System）におけるアップリンクデータストリームの、補間フィルタ装置および時間基準調整の方法、に関する。
【背景技術】
【０００２】
ＵＭＴＳ規格は、例えば３ＧＰＰ（3rd Generation Partnership Project）仕様ＴＳ２５．１３３、ｖ．３．２．０、第７章に規定されるように、移動端末またはユーザ機器から基地局装置またはノードＢ装置へのアップリンクデータストリームの時間基準調整を必要とする。
【０００３】
上記の３ＧＰＰ規格において必要とされる時間基準調整によると、所定の時点から開始する、拡散コード信号を参照する際に１つのシンボルを表すすべての後続の“チップ”は、チップ期間の４分の１に相当する期間により早いか遅いかのいずれかで送信する必要がある。この手順は、２００ｍｓごとに最大で１度、発生することができる。上述の３ＧＰＰ仕様の他に、さらなる詳細は、３ＧＰＰ仕様ＴＳ２５．２１４，Ｖ．３．２．０、第４．３．４章、またはＴＳ２５．１２３、ｖ３．２．０、第８章、またはＴＳ２５．２４４、Ｖ３．３．０、第４．３章から集めることができる。
【０００４】
図１は、各補間フィルタ、例えば各デジタル−アナログ変換器（Ｄ／Ａ）２が後に続くＲＲＣ（Root-Raised-Cosine）フィルタ１において、同相成分ｉ１および直交成分ｑ１を処理するためのデータ処理装置の概略ブロック図を示している。ＵＭＴＳ規格は、ほぼ６．５１ｎｓに相当するチップの４分の１のステップでのアップリンクデータストリームの時間基準調整を必要とする。この調整は、転送の間に行なう必要があるので、効率的な実施のために、補間またはパルス整形ＲＲＣフィルタ１あるいは他の任意の適当なデータ処理装置を用いることができる。
【０００５】
図１によると、信号ｉ１およびｑ１は、通常、チップレートまたは第１データレートＲ１、例えばＲ１＝３．８４Ｍｃｐｓ（Mega chips per second）で、パルス整形フィルタ１に供給される。チップシーケンスは、ｋ１の指標で示される。パルス整形フィルタ１は、送信される信号のスペクトル限定に使用され、第２のデータレートＲ２で出力信号ｉ２およびｑ２を生成する。信号ｉ２およびｑ２の第２のデータレートＲ２は、チップレートＲ１の４倍、例えばＲ２＝１５．３６Ｍｃｐｓも大きく、パルス整形フィルタ１により、ｉ１およびｑ１の信号値を補間することによって生成される。高データレートは、ｋ２の指標で示される。Ｄ／Ａ変換器の出力において、アナログ信号ｉ３（ｔ）およびｑ３（ｔ）が生成される。
【０００６】
図２は、図１の同相の信号経路のタイミング調整機能を有する補間フィルタ１の好適な機能ブロック図を示している。スイッチＳ１を有するスイッチング装置３が設けられ、高データレートすなわちクロックレートＲ２でスイッチＳ１を連続してスイッチすることによって、ｉ１の各入力データサンプルの間に３つのゼロデータ値を連続して供給する。これはすでに、データレートの４倍の増加、すなわちオーバーサンプリングをもたらしている。生成された高い方の数の信号値すなわちデータサンプルのそれぞれが、Ｎ個の乗算器４を用いて、すべてのＮ個のフィルタ係数ｂｖによって乗算される。乗算の結果は、フィルタ係数ｂＮ−１による乗算の結果を除き、Ｎ−１個の加算器５に供給される。加算結果のそれぞれは、対応する遅延素子６において、データレートＲ２の１サイクルによって遅延され、遅延結果が、次いで、図２に示されるように連続して積算され、出力データストリームｉ２（ｋ２）を生成する。
【０００７】
しかしながら、図２に示される実施例は、多くの乗算器４および加算器５を必要とする。したがって、補間フィルタなどのより効率的な実施が、提示されてきた。
【０００８】
図３は、そのような変更された効率的な補間フィルタの例を示している。ゼロサンプルを導入して入力信号のデータレートを増加させ、得られた高レートの信号を対応するフィルタで補間または平滑化する代わりに、組み込まれたゼロサンプルはフィルタ係数による乗算の後では遅延された加算器５のチェーンに寄与しないということを利用して、乗算器４および加算器５の数を減少させる。図３によると、４分の１の乗算器４およびほぼ４分の１の加算器５のみを必要とする、効率的なフィルタ装置が示されている。第２のデータレートＲ２の１クロックサイクルに相当する遅延を有する遅延素子を用いる代わりに、第２のデータレートＲ２の４クロックサイクルに相当する遅延時間を有する新たな遅延素子８、あるいは代替的に第２のデータレートＲ２の１クロックサイクルに相当する遅延をそれぞれ有する４つの遅延素子のチェーン接続を用いることができる。
【０００９】
この効率的なフィルタ装置における特定の修正として、フィルタ係数ｂｖは、スイッチング機能７を加えることにより図３において達成される、第２のデータレートＲ２の各クロックサイクルの後に交換される必要があり、これに従って、スイッチＳ１は、異なるスイッチング接続“０”〜“３”を連続してスイッチし、４つのフィルタ係数を単一の乗算器４に連続して印加する。これは、第２のデータレートＲ２で周期的に行なわれる。
【表１】
2007509524.tif 000003
【００１０】
上の表１は、Ｎ＝１６フィルタ係数を有するフィルタが用いられる場合の、図３に示される効率的な補間フィルタの例を示している。表１において、各列は、第２のデータレートＲ２のクロックサイクルに対応し、一方で各列内の値は、スイッチング機能７のスイッチＳ１の接続状態と、補間フィルタの４つのステージの乗算器４で受信された各サンプル値とを示す。表１から推測されるように、データサンプルｉ１は、第２のデータレートＲ２の４クロックサイクルの期間内で、同じままであり、この期間は、補間フィルタ１の入力において、第１のデータレートＲ１のクロックサイクルに相当する。第１フェーズにおいて、各スイッチング機能７のスイッチＳ１は、スイッチ端子“０”に接続され、したがって、入力サンプルすなわち入力値ｉ１（０）は、フィルタ係数ｂ０、ｂ４、ｂ８およびｂ１２に並列に乗算される。乗算器４の出力での乗算結果は、次いで、各加算器５において、各遅延素子８の出力にて得られた記憶された先の値の１つめに加算され、それぞれの他の遅延素子に供給されるか、あるいはそれぞれ第１の出力値ｉ２（０）として出力される。第２フェーズにおいて、スイッチング機能７のスイッチＳ１がスイッチング端子“１”に接続された場合、サンプル値ｉ１（０）は、フィルタ係数ｂ１、ｂ５、ｂ９およびｂ１３によって乗算される。乗算結果は、それぞれの前の結果に加算され、各遅延素子８に供給され、あるいはそれぞれ、第２の出力値ｉ２（１）として出力される。これが、第３および第４フェーズにおいても続けられ、次いで、次の入力値ｉ１（１）が、再び、フィルタ係数ｂ０、ｂ４、ｂ８およびｂ１２によって乗算される。
【００１１】
データストリームが、例えば高い第２のデータレートＲ２のクロックサイクルによって、第１のデータレートＲ１のチップクロックの４分の１で遅延される場合、３つの代わりに４つのゼロサンプルが、図２のフィルタ装置に挿入され、あるいは、それぞれ、フィルタ係数を選択するための図３のフィルタ装置におけるスイッチング機能７のスイッチング機構を、１クロック静止すなわち停止する必要があり、代わりにゼロサンプルを、各乗算器４に供給するする必要がある。この静止は、係数ｂ３，ｂ７，ｂ１１,・・・，ｂＮ−１による乗算の後に行なわなければならない。
【表２】
2007509524.tif 000004
【００１２】
表２は、上の例のように、Ｎ＝１６のフィルタ係数が用いられる場合の、第１のデータレートＲ１のチップクロックの４分の１での、このような遅延動作の例を示している。表２から推測されるように、追加のサイクルが、第２のクロックレートＲ２の第４サイクルの後に挿入または導入されており、ここで、ゼロデータサンプルが、この追加の単一サイクルの間に入力信号として供給されている。
【００１３】
図４は、このような遅延機能が導入される効率的なフィルタ装置の修正を示している。これは、第１のスイッチング端子“０”にスイッチすることができるスイッチＳ２を備える第２のスイッチング機能９と、ゼロサンプルまたはゼロデータ値が印加される第２のスイッチング端子“１”とを追加することによって達成される。入力信号ｉ１（ｋ１）がフィルタ係数ｂ３、ｂ７、ｂ１１およびｂ１５によって乗算されたフェーズの後に、第２のスイッチング機能９が第２のスイッチング端子“１”にスイッチされ、その結果、第１のスイッチング機能７のスイッチング動作が１サイクル静止されることにより、高い第２のデータレートＲ２の１クロックサイクルに、現在のフィルタ係数ｂ３、ｂ７、ｂ１１およびｂ１５によってゼロ値が再び乗算される。これにより、ゼロ値が、各乗算器４の出力において得られ、遅延素子すなわち遅延チェーン８に供給される。スイッチング機能９が、端子“１”にスイッチされ、“０”サンプルが、乗算器４に印加されるため、どの係数を、スイッチング機能７によってこれらの乗算器４に印加してもよい。すなわち、スイッチング機能９が端子“１”にスイッチされるフェーズの間、スイッチング機能７は、どの入力端子に接続することもできる。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、データストリームが、第１のデータレートＲ１のチップクロックの４分の１によって加速される場合、単に２つのゼロ値を、図２のフィルタ装置に挿入する必要があり、一方で図３のフィルタ装置においては、２つの連続する入力値ｉ１（ｋ１）およびｉ１（ｋ１＋１）と、各連続フィルタ係数との乗算を行う必要があり、これは、乗算器４の数が限られているため不可能である。図３の効率的な実施において、第１の入力値ｉ１（ｋ１）と、フィルタ係数ｂ３，ｂ７，ｂ１１，ｂ１５との乗算のみが行なわれ、しかし第２の入力値ｉ１（ｋ１＋１）と、フィルタ係数ｂ０，ｂ４，ｂ８，ｂ１２との乗算は行なわれない場合は、大きな補間誤差が生成される可能性がある。
【００１５】
したがって、本発明の目的は、効率的なデータ処理方式を維持しながら、入力データストリームを、入力クロックサイクルの一部分（fraction）によって加速することができる、データ処理装置および調整方法を提供することである。
【課題を解決するための手段】
【００１６】
この目的は、請求項１に記載のデータ処理装置、および請求項８に記載の調整方法によって達成される。
【００１７】
したがって、第１のデータサンプルのうちの所定の１つのデータサンプルが記憶され、記憶された第１のデータサンプルから得られた新たなデータサンプルによって後のデータサンプルを置換することにより、後のステージでの加速動作によってスキップされたデータサンプルを部分的に再導入することを可能にする。したがって、典型的に、係数は、補間フィルタなどのデータ処理装置のインパルス応答の始まりおよび終わりにおいて、非常に小さな値である、ということが利用される。所定の第１のデータサンプルから得られる第２のデータサンプルのすべてを省略またはスキップする代わりに、所定の後続の第２のデータサンプルが、記憶された第１のデータサンプルから得られた新たなデータサンプルによって置換される。これにより、回路装置のどのような実質的な修正も必要とせずに、補間誤差を大幅に減少させることができる。その結果、データ処理装置の効率的な実施を、ほぼ変更せずにすむ。これは、第１のデータサンプルの入力ストリームを用いて、第２のデータサンプルの出力ストリームが、第１のデータサンプルから生成された追加のデータサンプルを挿入することにより高い第２のレートで生成される、どのようなデータ処理装置にも当てはまる。このようなデータ処理装置の例は、入力データレートの一部分により時間基準を調整することが必要な補間フィルタである。
【００１８】
特に、データ処理装置は、第２のデータサンプルが、第１のデータサンプルのそれぞれをフィルタ係数のセットにより連続して乗算し、得られた乗算の結果を特定のフィルタステージにおいて先のフィルタステージの遅延された結果に加算することにより得られる補間フィルタでもよく、遅延された結果は、第１のレートの期間に相当する遅延時間により遅延されている。第２のデータサンプルのうちのスキップされた第１の所定のデータサンプルは、各フィルタステージにおいてスキップしてもよく、かつ、第１のデータサンプルのうちの記憶された所定の１つのデータサンプルを、フィルタ係数のセットのそれぞれの始めのフィルタ係数で乗算した結果から得てもよく、第２のデータサンプルのうちの置換された第２の所定のデータサンプルは、所定のフィルタステージにおいて置換され、かつ、第１のデータサンプルのうちの記憶された所定の１つのデータサンプルに続く所定の数の第１のデータサンプルを、フィルタ係数のセットのそれぞれの始めのフィルタ係数と乗算した結果から得られ、新たな第２のデータサンプルは、第１のデータサンプルのうちの記憶された所定の１つのデータサンプルを、所定のフィルタステージとは異なる他のフィルタステージのフィルタ係数のセットのそれぞれの始めのフィルタ係数と乗算した結果から得られる。
【００１９】
第１のデータサンプルのうちの記憶された所定の１つのデータサンプルを、所定のステージの乗算手段に供給するための、第１のスイッチング手段を設けてもよい。これにより、新たな第２のデータサンプルを生成するために、追加の乗算手段は必要とされない。
【００２０】
さらに、他のフィルタステージのフィルタ係数のセットのそれぞれの始めのフィルタ係数と、所定のステージのフィルタ係数のセットとを、所定のステージの乗算手段に間欠的に供給するための、第２のスイッチング手段を設けてもよい。これは、所定のステージに設けられたスイッチング手段を使用して、他のフィルタステージのフィルタ係数のセットの始めの１つのフィルタ係数を供給することもできる、という利点を提供する。
【００２１】
加えて、フィルタ係数のセットを、他のフィルタステージの乗算手段に連続的に供給するための、第３のスイッチング手段を設けてもよい。フィルタ係数が、スイッチング手段によって連続的に供給されるため、スキッピング手段は、単にスイッチング手段のスイッチング動作を１つスキップすることにより、実施することができる。
【００２２】
一般的に、第１から第３のスイッチング手段のそれぞれは、データ処理装置の効率的な実施に必要とされる変化の量を減少させる役割を果たす。
【００２３】
最後に、データ処理装置の入力端子を、ゼロデータ値に接続し、所定の遅延を第２のデータサンプルに導入するための、第４のスイッチング手段を設けてもよい。第４のスイッチング手段は、入力データストリームを入力クロックサイクルの一部分によって遅延させる簡素な追加の遅延機能を、供給する役割を果たす。
【発明を実施するための最良の形態】
【００２４】
本発明を、これより、添付の図面を参照し、好適な実施形態に基づいて説明する。
【００２５】
好適な実施形態を、これより、先に述べたような効率的な補間フィルタ装置に基づいて説明する。
【００２６】
最初に、本発明に係る加速機能の概略的な原理を、図５示されるデータ処理ブロック図に基づいて述べる。
【００２７】
図５によると、チップすなわちデータシーケンスｋ１を有する第１のデータレートＲ１の入力データストリームｉ１（ｋ１）が、チップまたはデータシーケンスｋ２を有する第２のデータレートＲ２のデータストリームｉ２（ｋ２）を生成するためのオーバーサンプリング処理を有するデータ処理機能１４に供給される。
【００２８】
生成されたデータストリームｉ２（ｋ２）は、オーバーサンプリング処理のために、高レートＲ２を有する。好適な実施形態によると、所定の入力データサンプルｉ１（ｋ１＝ｋｒｅｍ）を記憶するためのメモリ機能１２が設けられ、この入力データサンプルｉ１（ｋ１＝ｋｒｅｍ）は、後の処理ステージにおいて置換機能１８に供給され、置換機能１８において、生成された高レートのデータサンプルのうちの所定のデータサンプルが、記憶された所定の入力データサンプルｉ１（ｋ１＝ｋｒｅｍ）から得られた新たなデータサンプルと置換される。出力データストリームｉ２（ｋ２）の高レートのデータサンプルは、スキッピング機能１６に供給され、スキッピング機能１６では、生成された高レートのデータサンプルのうち所定のデータサンプルがスキップされ、入力データストリームｉ１（ｋ１）の入力クロックサイクルの一部分（fraction）によって、データストリームのタイミングを加速させる。修正されたデータストリームは、置換機能１８に供給され、ここで、スキップされたデータサンプルに続くデータサンプルのうちの他のデータサンプルが、低いレートの入力データサンプルのうちの記憶された所定の１つのデータサンプルから得られた新たなデータサンプルで置換される。
【００２９】
任意の並列データ経路において、高いレートのデータサンプルが、挿入機能２０に供給され、ここで、ゼロデータ値が所定の位置に挿入され、遅延すなわち減速されたタイミングのデータストリームが生成される。置換機能１８または挿入機能２０の出力ストリームは、選択的に処理装置の出力にスイッチすることができ、この出力において、対応して時間調整されたデータストリームを、補間機能に提供および供給することができ、高いレートのデータストリームが、第１のデータレートＲ１に相当するデータレートの、時間調整された低いレートのデータストリームに変換される。
【００３０】
したがって、タイミングすなわちクロックの加速を、スキッピングおよび置換動作の組み合わせにより達成することができ、ここで、置換動作は、スキップされたデータ値により生じる補間誤差を減少させるように適合されている。
【００３１】
図６は、図３の効果的なフィルタ装置に基づくスキッピングおよび置換動作のより詳細な実施を示している。
【００３２】
図６に示されるように、メモリ機能１０が設けられ、所定の入力データ値ｉ１（ｋ１＝ｋｒｅｍ）を記憶し、かつ、２つの追加のスイッチング機能１１，１２が設けられ、記憶された所定の入力データ値を、最後のフィルタステージの乗算器に選択的にスイッチし、フィルタ計数ｂ０〜ｂ３のスイッチングを修正し、メモリ機能１０に記憶された所定の入力データ値で乗算されるべき追加のフィルタ係数ｂ４，ｂ８，・・・，ｂＮ−４を、選択的に提供できるようにする。
【表３】
2007509524.tif 000005
【００３３】
表３から推測されるように、タイミングの加速が、まず、第２の入力データ値ｉ１（ｋ１＋１）の第１のサイクルに対応するデータ値を省くことにより達成される。これは、第１のスイッチング機能７の第１のスイッチング端子“０”をスキップさせることにより達成できる。これは、第１のスイッチング機能７のスイッチＳ１が、最後のスイッチング端子“３”から、第２のスイッチング端子“１”に、加速機能の限定を示すコマンドまたは制御信号に応じて、直接進むことを意味する。よって、フィルタ係数ｂ０，ｂ４，・・・，ｂＮ−４によるデータ値ｉ１（ｋ１＋１）の乗算の結果が省略され、各入力データ値ｉ１（ｋ１＋１）が、メモリ機能１０に記憶される。この省略により生じる補間誤差を緩和または減少するために、表３の値ｉ１（１）に対応する記憶された入力データ値ｉ１（ｋ１＋１）を、高レートの４データサイクルの最初のサイクルにおいて、Ｎ／４−１個の後続の入力データ値にわたり、最後のフィルタステージの乗算器４に供給することにより、最後のフィルタステージにおける乗算機能を、一時的に修正する。これは、表３において、第１の追加のスイッチ機能１１のスイッチＳ３に対応する行によって示されている。加えて、第２の追加のスイッチング機能１２のスイッチＳ４に対応する行から推測されるように、従来のスイッチングサイクルは、割り込まれ、追加のスイッチング端子ｂ４，ｂ８，・・・，ｂＮ−４は、第１の追加のスイッチング機能１１のスイッチＳ３が、メモリ機能１０の出力に接続する毎に、乗算器４に間欠的に接続される。これにより、スキップされたデータサイクルの省略された乗算結果が、これらのサイクルの最後のフィルタステージにおいて生じる通常の乗算結果の代わりに、連続的および間欠的に挿入される。省略された乗算結果を、所定の後続サイクルに分散することにより、補間誤差を減少することができる。この利点は、追加の第１および第２のスイッチング機能１１，１２および追加のメモリ機能１０を設けるという負担によって達成できるが、しかしながら、どのような実質的な修正も必要としない。主な利点として、乗算器の数を変える必要がない。
【００３４】
図６の機能図の要素は、データ処理装置におけるソフトウェアベースで、または個別のスイッチング、演算および遅延素子によるハードウェアベースで、あるいはハードウェアおよびソフトウェア機能の組み合わせによっても、実施できることに留意されたい。本発明の主な利点は、補間誤差の減少、および乗算器の数を減少させた補間フィルタの効率的な実施の維持という結果をもたらす。
【００３５】
さらに、本発明は、上述の好適な実施形態に限定されず、オーバーサンプリングが生じ、時間基準を、入力レートの一部分によって、すなわち、高いオーバーサンプリングレートのサイクルに相当する期間によって調整する必要がある、どのような補間フィルタまたはデータ処理装置にも適用できることに留意されたい。特に、補間係数は、４に限定されない。これは、２以上のどのような整数とすることもできる。さらに、データサンプルのスキッピングは、どの他の適切なサイクルで行なってもよく、任意の数のデータサンプルを、補間誤差の減少に適した任意の位置で置換することができる。スキップされたデータサイクルの省かれた乗算結果が、右の最後のフィルタステージよりも他のステージにおいて挿入された場合、挿入することができる省略された乗算結果の数は、その左隣のフィルタステージに変えるごとに、１減少される。しかしながら、このような変更は、基本的には可能である。好適な実施形態は、このように、添付の特許請求の範囲内で変更してもよい。
【図面の簡単な説明】
【００３６】
【図１】図１は、本発明が実施されるデータ処理装置の概略ブロック図を示している。
【図２】図２は、補間フィルタの既知の装置の概略機能図を示している。
【図３】図３は、補間フィルタの効率的な既知の装置の概略機能ブロック図を示している。
【図４】図４は、スイッチ可能な遅延機能を有する効率的なフィルタ装置の修正の概略機能ブロック図を示している。
【図５】図５は、好適な実施形態に係る加速オプションを有するデータ処理機能の概略ブロック図を示している。
【図６】図６は、好適な実施形態に係るフィルタ装置における加速オプションのより詳細な実施を示している。
【図１】
2007509524.tif 000006
【図２】
2007509524.tif 000007
【図３】
2007509524.tif 000008
【図４】
2007509524.tif 000009
【図５】
2007509524.tif 000010
【図６】
2007509524.tif 000011
【国際調査報告】
2007509524.tif 000012
2007509524.tif 000013