(57)【要約】  本発明は、非対称な信号列の処理時のダイナミックオフセットを低減する方法及び回路に関する。本発明の課題は、ダイナミックオフセットを低減する方法及び回路を提供することにある。これによって、後続する方法ステップに対する悪影響が低減する。この課題は、本発明により、方法面では、コンデンサが、パルス休止期間ごとに広域通過部の入力側の電圧の振幅の大きさに依存する値だけ放電されることによって解決される。
2007523548.tif 000002
【特許請求の範囲】
【請求項１】
非対称な信号列の処理時のダイナミックオフセットを低減する方法にあって、この場合、パルス及びパルス休止期間から成る信号列が、コンデンサを有する高域通過部によって高域通過濾波される方法において、コンデンサ（１）が、パルス休止期間ごとに広域通過部の入力側の電圧の振幅の大きさに依存する値だけ放電されることを特徴とする方法。
【請求項２】
コンデンサ（１）の一部又は全部が、放電されることを特徴とする請求項１に記載の方法。
【請求項３】
放電は、線形特性曲線又は非線形特性曲線によって実施されることを特徴とする請求項１又は２に記載の方法。
【請求項４】
コンデンサ（１）を有する高域通過部によって非対称な信号列の処理時のダイナミックオフセットを低減する回路において、第１入力部が、コンデンサ（１）の第１端子及び制御可能な素子（５）の第１端子に接続されていること、コンデンサの第２端子及び制御可能な素子（５）の第２端子が、第１出力部及び抵抗機能を実現する素子（２）の第１端子に接続されていること、抵抗機能を実現する素子（２）の第２端子，第２入力部及び第２出力部が、基準電位に接続されていることこと、及び、制御可能な素子（５）が、制御信号を供給する第３端子（６）を有することを特徴とする回路。
【請求項５】
制御可能な素子（５）は、トランジスタ（７）であることを特徴とする請求項４に記載の回路。
【請求項６】
抵抗機能を実現する素子（２）は、オーミック抵抗又はトランジスタであることを特徴とする請求項４に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非対称な信号列の処理時のダイナミックオフセットを低減する方法に関する。この場合、パルス及びパルス休止期間から成る信号列が、コンデンサを有する高域通過部によって高域通過濾波される。
【０００２】
さらに本発明は、コンデンサを有する高域通過部によって非対称な信号列の処理時のダイナミックオフセットを低減する回路に関する。
【背景技術】
【０００３】
例えば情報をパケット指向のデータ伝送プロトコルで伝送する場合、パルス及びパルス休止期間から成る信号列が発生する。この場合、１つのパケットが、非対称なパルス分布にある１つ又は多数のパルスから成り得る。
【０００４】
高域通過機能を実現する回路によって非対称な信号列を処理する場合、整流電圧が、高域通過特性によって出力側に生じる。以下で、この整流電圧をダイナミックオフセットと呼ぶ。
【０００５】
信号の中心電圧が、例えば伝送方法によって正又は負の方向にシフトすると、一般にダイナミックオフセットが生じる。
【０００６】
このダイナミックオフセットは、オフセットで生じる動作点のシフトによって高域通過機能を実現する回路に後続接続された回路の機能に悪影響を及ぼす。この悪影響は、特にデータ伝送に利用される非対称な信号列の速度が、高域通過回路自体によって決まる容量に依存する時定数を伴う少なくとも１つの固有フィードバック過程に起因して、ダイナミックオフセットの低減を許さない場合に発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、ダイナミックオフセットを低減して、後続する方法ステップに対する悪影響を低減することにある。
【課題を解決するための手段】
【０００８】
この課題は、方法面では、コンデンサが、パルス休止期間ごとに広域通過部の入力側の電圧の振幅の大きさに依存する値だけ放電されることによって解決される。
【０００９】
高域通過特性を有する回路によって非対称な信号列を処理する場合、複数の電圧パルス列が、高域通過出力部で重畳し、これによってダイナミックオフセットが生じる。このオフセットを阻止するため、対抗手段が、この重畳の過程に対して講じられる。これに対して、高域通過特性を有する回路内に含まれる高域通過部の静電容量の少なくとも一部が、パルス休止期間内ごとに放電される。この場合、放電の強度は、例えば入力側の電圧の振幅によって決定される。
【００１０】
本発明の構成では、静電容量の一部又は全部が放電されることが提唱されている。
【００１１】
本発明の別の構成では、放電が線形特性又は非線形特性にしたがって実施されることが提唱されている。
【００１２】
高域通過部の静電容量は、基準値にしたがって完全に又は一部だけが放電される。この場合、放電過程は、線形特性関数又は非線形特性関数にしたがって実施され得る。オフセットを低減するコンデンサが、トランジスタの導体路にブリッジしている場合、放電が、非線形特性曲線にしたがって実施される。
【００１３】
この課題は、回路面では、第１入力部がコンデンサの第１端子及び制御可能な素子の第１端子に接続されていること、及び、コンデンサの第２端子及び制御可能な素子の第２端子が第１出力部及び抵抗機能を実現する素子の第１端子に接続されていることによって解決される。この場合、抵抗機能を実現する素子の第２端子，第２入力部及び第２出力部は基準電位に接続されている。制御可能な素子は、制御信号を供給する第３端子を有する。
【００１４】
少なくとも１つのコンデンサ及び抵抗機能を実現する素子から構成されている高域通過回路では、コンデンサが、制御可能な素子の２つの端子によってブリッジされている。この場合、制御可能な素子は、制御電圧を供給する端子を有する。例えばコンデンサの電極を短絡する機能が、この制御入力部によってオン・オフされ得る。このとき、この機能のオンは、例えばパルス休止期間の全期間又はパルス休止期間内の特定の期間だけ可能である。さらにコンデンサの放電は、例えば回路の入力電圧に依存して特性曲線にしたがって制御され得る。
【００１５】
入力部，出力部及び抵抗機能を実現する素子のそれぞれの第２端子は、基準電位に接続されている。この基準電位は、接地電位又はその他の電圧電位に相当し得る。
【００１６】
本発明の特別な構成では、制御可能な素子がトランジスタであることが提唱されている。
【００１７】
制御可能な素子の実際の実施の形態では、ＦＥＴトランジスタが使用される。このＦＥＴトランジスタのソース・ドレイン区間がコンデンサをブリッジし、このＦＥＴトランジスタのゲート端子が制御信号によって制御される。
【００１８】
本発明の別の実施形では、抵抗機能を実現する素子がオーミック抵抗又はトランジスタであることが提唱されている。
【００１９】
抵抗機能を実現する素子は、例えばオーミック抵抗によって実現され得る。もう１つの実施の形態は、抵抗機能を実現するバイポーラトランジスタ又はユニポーラトランジスタを使用する点にある。これらの実施の形態は、例えば進行する動作中の高域通過時間を制御しなければならない場合に使用される。
【００２０】
以下に、本発明を実施の形態に基づいて詳しく説明する。
【発明を実施するための最良の形態】
【００２１】
図１中には、本発明の方法を実施する回路が示されている。この回路は、高域通過部を構成するコンデンサ１及び例えば抵抗２から構成される。この高域通過回路は、入力部３及び出力部４を有する。これらのそれぞれの第１端子が、コンデンサ１に接続されている。入力部３及び出力部４のそれぞれの第２端子が、基準電位に接続されている。この基準電位は、必ずしも接地電位である必要はない。本発明によれば、コンデンサは、制御可能な素子５の２つの端子によってブリッジされている。この制御可能な素子５は、制御入力部を介してここでは詳しく示さなかった制御電圧６に接続されている。この制御可能な素子が、この制御可能な素子を制御することによってコンデンサをブリッジしている端子間で内部導通し、これによってコンデンサを放電してダイナミックオフセットを低減する。この場合、オフセットがパルス休止期間中だけで低減されることが、制御電圧によって保証されている。
【００２２】
図２中には、本発明の回路が示されている。この回路の場合、電界効果トランジスタが、制御可能な素子として使用されている。この例でも、高域通過部が、コンデンサ１及び抵抗２によって構成される。この高域通過部は、一般に入力部３及び出力部４に接続されている。
【００２３】
制御可能な素子５は、そのソース・ドレイン区間によってコンデンサ１をブリッジしている電界効果トランジスタ７として構成されている。
【００２４】
この高域通過回路は、入力部３の非対称な信号によって制御される。コンデンサ１が、１つのパルスの期間に入力信号の位置によって充電され、充電変位電流がコンデンサを流れることが推測される。出力部４に接続されている回路の入力抵抗が、出力電圧の放電を可能にしないか又はこれに対して必要な時間中に可能にしないことを前提条件とした場合、希望するようにパルスエッジだけが、この過程によって出力部に伝達されるのではなくて、出力側のダイナミックオフセットも、コンデンサ１の充電によって生じる。
【００２５】
このオフセットを本発明にしたがって低減するため、制御電圧が、制御入力部６を通じて電界効果トランジスタ７のゲート端子に入力される。この制御電圧は、ゲート・ソース電圧が、入力部３に印加された動作点に関して発生する領域内にあり、電界効果トランジスタ７のソース・ドレイン区間が、ゲート・ソース電圧によって導通する場合、コンデンサ１を放電する放電電流が、ソース・ドレイン区間を流れ始める。電界効果トランジスタ７の特性曲線にしたがう放電電流が、制御電圧６及びゲート・ソース電圧を変更することによって制御され得る。オフセットの低減の強度及び期間の双方が、この制御電圧によって制御可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の方法を実施するための回路を示す。
【図２】本発明の回路を示す。この回路の場合、電界効果トランジスタが、制御可能な回路として使用される。
【符号の説明】
【００２７】
１    コンデンサ
２    抵抗素子
３    入力部
４    出力部
５    制御可能な素子
６    制御入力部
７    電界効果トランジスタ
【図１】
2007523548.tif 000003
【図２】
2007523548.tif 000004
【手続補正書】
【提出日】平成17年8月10日(2005.8.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
非対称な信号列の処理時のダイナミックオフセットを低減する方法にあって、この場合、パルス及びパルス休止期間から成る信号列が、コンデンサを有する高域通過部によって高域通過濾波される方法において、コンデンサ（１）が、パルス休止期間ごとに広域通過部の入力側の電圧の振幅の大きさに依存する値だけ放電されることを特徴とする方法。
【請求項２】
コンデンサ（１）の一部又は全部が、放電されることを特徴とする請求項１に記載の方法。
【請求項３】
放電は、線形特性曲線又は非線形特性曲線によって実施されることを特徴とする請求項１又は２に記載の方法。
【国際調査報告】
2007523548.tif 000005
2007523548.tif 000006
2007523548.tif 000007
2007523548.tif 000008
2007523548.tif 000009
2007523548.tif 000010