(57)【要約】  互いに短絡された本体及びトレンチゲート（１１０，１０２）と、独自にバイアスされるソース（１０６）とを有したＭＯＳ装置（１０１）が開示される。結果として、この装置はＮＰＮトランジスタをパラレルに有するトレンチゲートＭＯＳ装置として機能し、より小さなサイズでＤＣ−ＤＣ変換を行うことができる。
2007507878.tif 000002
【特許請求の範囲】
【請求項１】
少なくともソースと、ゲートと、ドレインと、そして、本体領域とを有するトレンチＭＯＳ装置を備え、前記ゲートとベースとが互いに短絡され、前記ドレインに対し順方向にバイアスされるハイブリッドＭＯＳバイポーラ装置。
【請求項２】
前記ゲートは６００Å未満の単一の酸化物厚みを有する請求項１に記載のハイブリッドＭＯＳバイポーラ装置。
【請求項３】
前記ゲートはゲート領域及びフィールド酸化領域形成のために様々な酸化物厚みを有する請求項１に記載のハイブリッドＭＯＳバイポーラ装置。
【請求項４】
正方形トレンチ形状を有する請求項２に記載のハイブリッドＭＯＳバイポーラ装置。
【請求項５】
円形形状を有する請求項２に記載のハイブリッドＭＯＳバイポーラ装置。
【請求項６】
ソースと、本体と、ゲートとを有するハイブリッドＭＯＳバイポーラ装置の実装方法であって、トレンチＭＯＳ装置の本体及びゲートを互いに短絡させ、該短絡された本体及びゲートに接続された電極を順方向にバイアスする方法。
【請求項７】
ゲート酸化物厚みがその長さに応じて変わる請求項６に記載の方法。
【請求項８】
前記ゲート酸化物厚みが二つの実質的に別のレベルの厚みを持って変わる請求項７に記載の方法。
【請求項９】
前記装置がＰＩ領域及びＮドリフト領域を有し、前記ＰＩ領域近傍に第一のゲート酸化物厚みが形成され、前記Ｎドリフト領域近傍に第二のより厚いゲート酸化物厚みが形成される請求項８に記載の方法。
【請求項１０】
ＰＩ領域と、Ｎドリフト領域と、本体と、ゲートと、ドレインと、ソースとを備えたハイブリッドＭＯＳバイポーラ装置であって、該装置は、そのベース及びゲートが互いに短絡され、前記装置は、前記ＰＩ領域近傍に第一の値のゲート酸化物厚みと前記Ｎドリフト領域近傍に第二の値のゲート酸化物厚みとを有するハイブリッドＭＯＳバイポーラ装置。
【請求項１１】
前記ゲートと前記本体とが順方向にバイアスされる請求項１０に記載のハイブリッドＭＯＳバイポーラ装置。
【請求項１２】
ハイブリッドＭＯＳバイポーラ装置の製造方法であって、ＰＩ領域をドーピングして前記ＭＯＳ装置のために前記領域を最適化し、ゲート電極を形成して前記ハイブリッドＭＯＳバイポーラ装置のバイポーラ素子を最適化する方法。
【請求項１３】
ゲート酸化物厚みをその長さに応じて変わるようにする請求項１２に記載の方法。
【請求項１４】
前記ゲート酸化物厚みが前記ＰＩ領域近傍において前記Ｎドリフト領域近傍よりも厚い請求項１３に記載の方法。
【請求項１５】
前記装置が二重金属プロセスフローを用いて製造される請求項１４に記載の方法。
【請求項１６】
ソース及びエミッタとして機能する第一の領域と、本体及びベースとして機能する第二の領域と、そして、ゲート及びベースとして機能する第三の領域とを有し、前記ゲート及びベースが互いに短絡され、そして、順方向にバイアスされるハイブリッドＭＯＳバイポーラ装置。
【請求項１７】
ドレイン及びコレクタの両方として機能する第四の領域を有する請求項１６に記載にハイブリッドＭＯＳバイポーラ装置。
【請求項１８】
約２００ボルトの絶縁破壊電圧を有する請求項１７に記載にハイブリッドＭＯＳバイポーラ装置。
【請求項１９】
約３８０乃至６００オングストロームの単一ゲート酸化物厚みを有する請求項１７に記載にハイブリッドＭＯＳバイポーラ装置。
【請求項２０】
複数のゲート酸化物厚みを有する請求項１７に記載にハイブリッドＭＯＳバイポーラ装置。
【請求項２１】
ストライプ形状を有する請求項２に記載のハイブリッドＭＯＳバイポーラ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、半導体装置のオン抵抗が小さい改良された装置に関する。本発明は特にトレンチをベースにした装置に有用で、ＭＯＳ装置にと共にパラレルバイポーラトランジスタを実装して、オン抵抗を低減、又は、全電力消費レベルと同等に、実質的にダイサイズを低減するものである。
【発明の開示】
【発明が解決しようとする課題】
【０００２】
金属酸化半導体トレンチ（トレンチＭＯＳ）装置は当技術分野で知られている。ＤＣ−ＤＣ変換器にそのようなＭＯＳ装置を用いる場合の重要な特徴は所定の全電力消費に見合った装置サイズ（面積）にある。当技術分野の現状では、ハイエンド・マイクロプロセサに電源を実装するために電力消費を所定の低レベルとするためには比較的大きなＭＯＳ装置が必要である。
【０００３】
本発明の目的は、非常に小さなサイズで電力消費が所定レベルとなり、従って、装置コストが安価となるハイブリッドＭＯＳ装置を提供することである。
【０００４】
本発明のさらなる目的は、２００ボルト程度の高絶縁破壊電圧に耐えられるハイブリッドＭＯＳ装置を提供することである。
【課題を解決するための手段】
【０００５】
上記並びのその他の当技術分野での問題が、改良されたハイブリッドＭＯＳ装置に関する本発明によって解決される。本発明によれば、ゲート（フィールド）酸化物の厚みが単一又は様々であるトレンチＭＯＳ型装置がハイブリッド態様で用いられ、一つの電極が、互いに短絡されたゲート及びベースに用いられ、他の電極がＭＯＳ装置のソースとバイポーラ装置のエミッタとの両者に用いられる。基本的には、ＭＯＳ装置並びにパラレルに配されたバイポーラ装置の両者として動作するようにこの装置はバイアスされる。
【０００６】
ある特に強化された実施形態では、ゲート酸化物の厚みが、そのシリコントレンチの様々な長さに応じて異なってもよく、これにより、絶縁破壊電圧が高くなり、オン抵抗と全容量とのトレードオフがさらに良好となる。
【発明を実施するための最良の形態】
【０００７】
図１は本発明の例的な実施形態を示している。典型的なトレンチＭＯＳ装置１０１はゲート１０２並びに電極１０３及び１０４を含む。ＤＣ−ＤＣ変換用に設計された従来のＭＯＳ装置とは異なり、ソース領域１０６と本体領域１１０とは互いに短絡されてはおらず、単一電極により接続されてもいない。代わりに、図に見られるように、電極１０４が本体領域１１０及びゲート領域１０２を短絡している。
【０００８】
電極１０４によりゲート領域１１０及び本体領域１１０を短絡させ、以下に説明するように、この装置を適切にバイアスすることにより、ソース１０６がバイポーラ装置のエミッタとして機能し、本体１１０がそのバイポーラ装置のベースとして機能し、そして、ドレイン１０５がバイポーラ装置のコレクタとして機能する。効果としては、この装置を適切にバイアスすることにより、そして、ＭＯＳ装置内にバイポーラ装置を実装することにより、より電流駆動能力の高いハイブリッド装置が達成される。別の観点から見ると、純粋なＭＯＳ装置と電力消費が同レベルになるようにハイブリッド構造を設計すると面積が非常に小さくなり、その結果、コストが低減される。
【０００９】
ここで、この装置を説明するにあたり、しかるべき領域について触れる場合に、本体、ゲート、ドレイン、そして、ソースという用語を用いるが、これら領域は、この装置が適切にバイアスされると、上記のバイポーラトランジスタの領域ともなることが理解される。動作時には、正の電圧が電極１０４に印加され、本体領域１１０及びゲート領域１０２がバイアスされる。これにより、これら領域では順方向バイアスとなり、ソース１０３がバイポーラ装置のエミッタとして機能し、本体１１０がそのバイポーラ装置のベースとして機能する。バイポーラ装置のドレインとして機能する領域でもあるコレクタが１０５で示される。適切な電圧（ベース電流）レベルで、ＭＯＳ装置のゲート上の電圧が閾値電圧を超え、ＭＯＳ電流がバイポーラ素子にも流れる。
【００１０】
このゲートバイアスがメサ側壁上のシリコンを反転させてＭＯＳチャネルを形成する。ソース／エミッタ領域１０２からベース／本体領域１１０、そして、トレンチ側壁１２に沿って電流が流れる。電流が流れるとき、電流はホール及び電子両者より成り、従来のユニポーラ装置に比べて、電流密度がはるかに高くなり、オン抵抗が小さくなる。
【００１１】
Ｎドリフト領域近傍のゲート酸化物厚み１１４がＰＩ領域近傍のゲート酸化物厚み１１５より厚いことに留意されたい。領域１１４が厚いために、装置１０１がより高い絶縁破壊電圧で動作できる。例えば、２００ボルトまで動作するには、領域１１４は約１０，０００Ａ程度の厚みとなり、一方、領域１１５はほんの３８０Åでよい。これとは別に、もし、この装置が仮に低電圧（＜３０Ｖ）で動作する場合、約３８０乃至１０００Åの間の一つの厚みでよいことになる。単一酸化物装置の厚みは、通常、電圧の取り扱い、オン抵抗、そして、キャパシタンスでのトレードオフにより決まる。
【００１２】
図では、電極１０３及び１０４が横並びに示されているが、実際には、これは、図面の内外に第三の次元にずらされて配されてもよいことに留意されたい。さらに、トレンチ構造は、ウエハ表面から見た場合に、機能を失うことなく、ストライプ、正方形、円形、六角形、その他の形状でもよい。
【００１３】
ゲートはポリシリコン又はその他の堆積された金属内に形成することができる。堆積されたゲートのフェミ電位が、本体（ベース）ドーピングレベルとは無関係に、ＭＯＳ装置の閾値電圧を調整するのに用いることができる。しかし、ＭＯＳゲートに特定閾値電圧を与えるためにＰＩ領域内のドーピングレベルを最適化するとバイポーラ装置の性能劣化につながりかねないことに留意されたい。そのような問題を避け、装置最適化にさらなる自由度を与えるには、ＭＯＳ装置のチャネルとは無関係にバイポーラトランジスタが最適化されるように、如何なる堆積された金属又は高融点材料（即ち、Ａｌ、Ｐｔ、Ｐｄ、ＴｉＷ、ＣｏＳｉ２，ＴｉＳｉ２を含むシリサイド等）でゲート電極を形成することが望ましい。このようにして、ベース輸送効果並びにエミッタ注入効果を最適化し、一方、ＭＯＳチャネルの閾値電圧並びに飽和特性への影響を最小にするように、ベース−本体領域の容積濃度が選択できる。
【００１４】
ベース−ゲート並びにソース−エミッタコンタクト領域での相互接続を密にするための製造には、単一金属プロセスフローも用いることができるが、二重金属プロセスフローが最も良い。
【００１５】
様々な変更並びに追加が当業者にとって明らかであるが、上記は本発明の好ましい実施形態について記載した。
【図面の簡単な説明】
【００１６】
【図１】本発明の一つの霊的な実施形態の断面図である。
【図１】
2007507878.tif 000003
【国際調査報告】
2007507878.tif 000004
2007507878.tif 000005
2007507878.tif 000006