(57)【要約】  本発明は、暗号処理のための電子装置であって、接続手段を介して結合されている少なくとも２つの電子回路（ＩＣ、ＣＣ、ＣＰ）を有し、前記接続手段は、前記２つの電子回路の間にデータ信号を伝達する電子装置に関する。前記電子装置は、前記接続手段の容量の偏差を監視する監視回路（４０１）を更に有する。前記偏差が所定値を超えている場合、警告信号（４１１）が生成される。
2007523556.tif 000002
【特許請求の範囲】
【請求項１】
接続手段を介して結合されている少なくとも２つの電子回路を有する暗号処理のための電子装置であって、前記接続手段は前記２つの電子回路の間でデータ信号を伝達する、電子装置において、前記接続手段の容量の偏差を監視し、該偏差が所定値を超えている場合、警告信号を生成する監視回路を特徴とする電子装置。
【請求項２】
前記監視回路は、前記接続手段を介して伝達される前記データ信号を監視し、監視された信号と基準信号とを比較する、請求項１に記載の暗号処理のための電子装置。
【請求項３】
前記電子回路は、論理回路と記憶要素とを有しており、前記記憶要素は、前記論理回路によって出力されるデータを記憶する、請求項１に記載の電子装置。
【請求項４】
前記監視回路は伝搬遅延検出回路である、請求項２に記載の電子装置。
【請求項５】
前記監視回路はスルーレート偏差検出回路である、請求項２に記載の電子装置。
【請求項６】
前記監視回路は、前記接続手段の前記容量の値を監視し、監視された前記値を基準信号と比較する、請求項１に記載の電子装置。
【請求項７】
前記基準信号は、前記電子装置に対して実施されるモンテカルロ解析から得られる、請求項２に記載の電子装置。
【請求項８】
前記電子装置は、前記接続手段の容量と比較可能な容量を有する１つのダミー接続手段を少なくとも有するダミー電子回路を更に有し、前記監視回路は、更に、前記接続手段を介して伝達されるデータ信号と同一であるデータ信号を伝達する際、前記ダミー接続手段を監視することにより、前記基準信号を決定する、請求項２に記載の電子装置。
【請求項９】
前記電子装置は、更に、前記警告信号を前記電子装置の少なくとも一部の電源を切るのに使用する、請求項１に記載の電子装置。
【請求項１０】
接続手段を介して結合されている少なくとも２つの電子回路を有する電子装置を使用し、前記接続手段を介して前記２つの電子回路の間でデータ信号を伝達するステップを有する暗号処理のための方法であって、
−  前記接続手段の容量の偏差を監視するステップと、
−  前記偏差が所定値を超えている場合、警告信号を生成するステップと、
を更に有することを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続手段を介して結合されている少なくとも２つの電子回路を有する暗号処理のための電子装置であって、前記接続手段は、前記２つの電子回路の間でデータ信号を伝達する、電子装置に関する。
【０００２】
本発明は、更に、接続手段を介して結合されている少なくとも２つの電子回路を有する電子装置を使用する暗号処理のための方法であって、前記接続手段を介して前記２つの電子回路の間でデータ信号を伝達するステップを有する方法に関する。
【背景技術】
【０００３】
暗号装置は、記憶装置における処理又は中継であるかに関わらず、この情報への不正アクセス又は変更に対して、及び許可されているユーザへのサービス拒否に対して、情報の保護のために使用される。暗号装置の例をいくつかを挙げると、スマートカード、セキュリティ識別トークン、移動電話セキュリティシステム、電子財布及びテレビジョンスクランブル解除装置である。差分電力解析（ＤＰＡ）は、情報を暗号システムから取得するために確立された技術である。差分電力解析の原理は、暗号装置の差分電力が測定されるというものであり、この情報は、論理ゲートの振る舞いと該暗号装置上で動作するソフトウェアとに相関している。電力消費プロファイルに関する情報を得るためには、前記暗号装置によって生成された信号が何らかの形態のプローブを使用して監視されなければならない。大きい集合の電力消費プロファイルに対して適当な統計技術を使用することにより、ユーザの私有鍵のような秘密パラメータを得ることができる。単純電力解析（ＳＰＡ）は、統計解析を必要としない単純な形態の攻撃である。暗号装置の電力消費に加え、暗号装置の電磁放射が秘密パラメータを得るために測定され得る。このような秘密パラメータの使用の例をいくつか挙げると、任意のデータの暗号化又は解読、命令又は要求の認証である。
【０００４】
電力解析攻撃のような技術に対する暗号装置の保護のレベルは、装置の電力消費をランダム化する又は最小化することによって向上されることができる。例えば、「差分電力解析保護のためのエネルギーを考慮した設計技術」（設計自動化会議２００３議事録、２００３年６月２−６日、３６−４１ページ）において、Beniniらは、全ての必要な機能を実施する第１の実行ユニットと、前記第１の実行ユニットの機能の一部のみを実施する第２の実行ユニットとを有する暗号装置を説明している。入力データは、前記第１の実行ユニットによって処理されるか、又は前記第２の実行ユニットによって処理されるかのいずれかである。前記第２の実行ユニットの減少された機能のために、該第２の実行ユニットの電力消費は、所与の入力値に対して、前記第１の実行ユニットの電力消費量よりも少ない。選択器は、当該暗号装置の電力消費を経時的に変更するために、前記入力値の観測に基づいて、どちらの実行ユニットが所与のサイクルで活性化するべきかを決定する。
【０００５】
Irwin,J.らは、「非決定性プロセッサに対する命令ストリームの変異」（アプリケーション特有システム、アーキテクチャ及びプロセッサに関するIEEE国際会議議事録、２００２年、２８６−２９５ページ）において、いわゆる変異ユニットを有する非決定性プロセッサであって、該変異ユニットが前記プロセッサのパイプライン内の前記実行ユニットの前に直接的に位置されている、非決定性プロセッサを説明している。従って、前記変異ユニットは、前記実行ユニットに対して各命令を送る前に、専用の表に記憶されている、物理レジスタにおける値の活性状態に関する情報を使用して、各命令に関して試験をする及び作用することができる。この情報を使用して、前記変異ユニットは、どのレジスタが有用な値を含んでいるか、及びどのレジスタが上書きされることができる値を含んでいるかを検証することができる。前記変異ユニットによって実施される１つの動作は、これらの意味が同一でありながら、これらのレジスタ使用状況及びマッピングが異なるような命令を、同一命令（identity instruction）の概念を使用して、変更することである。この概念において、命令が元の命令に付加され、この結果、命令の系列は、前記元の命令と同じ意味を有するが、異なる電力消費プロファイルを得る。所与の命令に対する同一性が有効である限り、前記プロセッサは、同一の前記系列か又は元の命令かのいずれかを前記実行ユニットに転送するように、ランダムに決定することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術の電子装置の不利な点は、前記電子装置は、処理を暗号化する電子装置からの秘密情報を得ることを難しくしているだけであることにある。電力消費プロファイルの測定の数を増加させることにより（このことは前記処理を自動化することによって容易になされることができる）、前記電子装置から秘密情報を得ることが、まだ可能である。
【０００７】
本発明の目的は、電子装置から秘密情報を得るのに使用される何らかの形態のプローブの存在を検出する暗号処理のための該電子装置を提供することにある。
【課題を解決するための手段】
【０００８】
この目的は、前記接続手段の容量の偏差を監視し、前記偏差が所定値を超えている場合に、警告信号を生成する監視回路を特徴とする本発明による電子装置によって達成される。
【０００９】
暗号処理用の電子装置から秘密情報を得るためには、前記電子装置におけるいくつかの信号が測定されなければならず、例えば、当該装置の２つの電子回路間の接続手段の電流又は電圧信号の測定である。前記電子回路の接続手段に対する何らかの形態のプローブの使用は、該接続手段の容量を変更する。直接的に又は間接的に、前記接続手段の容量の変化を監視することによって、プローブの存在が検出され、警告信号が生成されることができる。
【００１０】
本発明の一実施例は、前記監視回路が、前記接続手段を介して伝達されるデータ信号を監視し、監視されている信号と基準信号とを比較することを特徴とする。前記容量の変化の結果として、対応する接続手段に渡る信号の遷移は、前記プローブの存在によって変化される。特定の接続手段における前記信号の遷移を監視し、この信号を基準信号と比較することにより、監視された信号が前記基準信号と異なるかどうかが判定されることができる。もし基準信号と異なるのであれば、前記電子装置は、秘密情報を得る攻撃を受けていると結論することができる。
【００１１】
本発明の一実施例は、前記電子回路が、論理回路と、該論理回路によって出力されるデータを記憶し、当該電子回路のインターフェース上に安定信号を供給する記憶要素とを有することを特徴とする。
【００１２】
本発明の一実施例は、前記監視回路が伝搬遅延検出回路であることを特徴とする。前記容量の変化により、信号の伝搬遅延が影響を受け、このことが測定されることができる。
【００１３】
本発明の一実施例は、前記監視回路が、スルーレート偏差検出回路であることを特徴とする。前記容量の変化により、前記信号のスルーレートが影響を受け、このことが測定されることができる。
【００１４】
本発明の一実施例は、前記監視回路が、前記接続手段の前記容量の値を監視し、監視された前記値を基準値と比較することを特徴とする。前記接続手段の容量の直接的な監視は、前記容量が、前記電子装置が動作している電圧の変化によって影響を受けないという利点を有する。
【００１５】
本発明の一実施例は、前記基準信号が、前記電子装置に対して実施されるモンテカルロ解析から得られることを特徴とする。シミュレーションから前記基準信号を得ることによって、前記基準信号を生成するための付加的な回路は必要ではなくなる。
【００１６】
本発明の一実施例は、前記電子装置が、前記接続手段の容量と比較可能な容量を有するダミー接続手段を少なくとも持っているダミー電子回路を更に有し、前記監視回路は、更に、前記接続手段を介して伝達されるデータ信号と同じデータ信号を伝達する際に、前記ダミー接続手段を監視することによって前記基準信号を決定することを特徴とする。この実施例の利点は、例えば他の電子装置からの、外的影響が、監視されている前記信号と前記基準信号との両方に影響を与えることである。従って、このような影響は、前記監視されている信号と前記基準信号との間の偏差の間違った検出を生じず、当該装置の信頼性を向上する。
【００１７】
本発明の一実施例は、前記電子装置が、更に、前記警告信号を前記該電子装置の少なくとも一部の電源を切るために使用することを特徴とする。前記電子装置の少なくとも一部の電源を切ることによって、当該装置からの秘密情報の取得が、防止される。
【００１８】
本発明によれば、暗号処理のための方法は、前記接続手段の容量の偏差を監視するステップと、前記偏差が所定値を超えている場合に警告信号を発生するステップとを更に有することを特徴とする。電子回路のノードに対する何らかの形態のプローブを使用は、前記接続手段の容量を変化させる。前記接続手段の容量の変化を監視することにより、プローブの存在が検出され、警告信号が生成されることができる。
【発明を実施するための最良の形態】
【００１９】
図１は、暗号処理のための電子装置の実施例を示しており、これは、例えば、スマートカードの一部のである。前記電子装置は、複数のユニット、即ちバスインターフェースユニットＢＩＵ、キャッシュコントローラＣＣ、データキャッシュＤＣ、命令キャッシュＩＣ、メモリ管理ユニットＭＭＵ、トランスレーション・ルックアサイド・バッファＴＬＢ、コアパイプラインＣＰ、コプロセッサＣＯＰ及び乗算／除算ユニットＭＤＵを有する。前記電子装置の様々なユニット（即ち電子回路）は、矢印によって示されている接続装置を介して結合されている。例えば、コプロセッサＣＯＰは、コアパイプラインＣＰからデータ及び命令を受け取る並びにコアパイプラインＣＰにデータを出力するために、前記コアパイプラインＣＰに結合されている。バスインターフェースユニットＢＩＵは、入力データを受け取る及び出力データを送信するためにデータバス（図１には示されていない）に結合されている。例えば、バスインターフェースユニットＢＩＵによって受け取られるデータは、当該電子装置によって暗号化されなければならないデータであり、暗号化された前記データは、次いで、バスインターフェースユニットＢＩＵを介して、前記データバスに送信される。動作中、暗号アルゴリズムに必要な命令は、命令キャッシュＩＣ及び／又はメインメモリ（図１には示されていない）に記憶されている。コアパイプラインＣＰは、仮想メモリアドレスをメモリ管理ユニットＭＭＵに送信することによって命令を要求する。この仮想メモリアドレスは、トランスレーション・ルックアサイド・バッファＴＬＢを使用するメモリ管理ユニットＭＭＵによって物理メモリアドレスに変換される。トランスレーション・ルックアサイド・バッファＴＬＢを介して、メモリ管理ユニットＭＭＵは、この命令が、命令キャッシュＩＣにおいて利用可能であるかどうかを決定する。前記命令が命令キャッシュＩＣにおいて利用可能である場合、前記命令は、命令キャッシュＩＣから取得され、コアパイプラインＣＰに送信される。そうでない場合、前記命令は、バスインターフェースＢＩＵを介して、前記メインメモリから取り出されなければならない。必要とされる命令、及び処理されるべきデータは、処理のためにコアパイプラインＣＰに送信される。コアパイプラインＣＰは、乗算／除算ユニットＭＤＵ又はコプロセッサＣＯＰが前記処理に呼び出されるべきであるかどうかを判断する。得られたデータは、データキャッシュＤＣに送られるか、又はバスインターフェースユニットＢＵＩを介してメインメモリに送られるかのいずれかである。種々の実施例において、当該電子装置は、様々な数のユニット及び／又は様々な機能を備えるユニットを有することができる。例えば、更なるコプロセッサが、専用命令を実行するために設けられることができ、即ちトランスレーション・ルックアサイド・バッファは設けられない。
【００２０】
図２は、キャッシュコントローラＣＣと命令キャッシュＩＣとの間のインターフェースを模式的に示している。キャッシュコントローラＣＣは、記憶要素２０１及び２０３それぞれを有し、前記命令キャッシュは、記憶要素２０５及び２０７それぞれを有する。記憶要素２０１及び２０５が、アドレス／データバス２０９を介して結合されているのに対し、記憶要素２０７及び２０３は、データバス２１１を介して結合されている。データバス２０９及び２１１は、例えば、３２ビットワイドのデータバスである。代替的な実施例において、電子回路を結合する異なる接続装置（例えば、１つ以上の直接有線、又はバス２０９及び２１１を組み合わせている１つのバス）が設けられることができる。記憶装置手段２０１−２０７はラッチ、即ち、クロック信号（図２には示されていない）が第１の値を有する場合には、データエレメントを自身の入力から自身の出力に通過させ、前記クロック信号が第２の値を有する場合には、前記出力データを保持する既知の回路であっても良い。代替的には、フリップフロップのような異なる回路が利用されることができ、該フリップフロップは、クロック信号のエッジにデータを保持する。クロック信号において、キャッシュコントローラＣＣの記憶要素２０１に記憶されているアドレス及びデータは、アドレス／データバス２０９上にラッチされる。前記クロックの次の上昇エッジにおいて、データ及びアドレスは、命令キャッシュＩＣの記憶要素２０５に読み出される。誰かが前記電子装置からの秘密情報を得たい場合、プローブが、キャッシュコントローラＣＣと命令キャッシュＩＣとの間の前記データ信号（即ち、前記データ信号の電流及び／又は電圧）を監視するためにアドレス／データバス２０９上に位置される。しかしながら、前記アドレス／データバス２０９上へのプローブの付加は、アドレス／データバス２０９の容量を変更し、従って、前記アドレス／データバスに渡る信号の遷移を変化させる。図３を参照すると、接続装置３０５によって相互接続されている２つの電子回路３０１及び３０３が、示されている。図３の上部には、プローブが接続装置３０５に取り付けられていない場合の典型的な信号の遷移が、電圧対時間として示されている。図３の下部では、電子回路３０１及び３０３の間の信号の流れを監視するプローブ３０７が接続装置３０５に取り付けられており、前記信号の遷移に対する前記プローブの存在の典型的な影響が、電圧対時間の図において示されている。前記のような影響は、結合されたノード３０５とプローブ３０７との容量の増加のために予想されるものであり、この結果、前記信号の時間遅延が増加され、スルーレートが遅くなる。プローブ３０７による前記容量の増加が、信号の遷移における測定可能な変化を生じさせるのに十分高い場合、信号の遷移のこの変化は、検出されることができる。
【００２１】
図４は、伝搬遅延検出回路４０１を有するキャッシュコントローラＣＣの一部を示している。前記キャッシュコントローラは、記憶要素４０３とダミー記憶要素４０５とを更に有する。記憶要素４０３及び４０５は、前記命令キャッシュ（図４には示されていない）に送信されるべき第１のアドレスビットを記憶するのに使用されている。アドレスビットは、接続装置を介して伝達された際、データ信号を生じるデータビットであるともみなされることに留意されたい。アドレス／データバス４０７は記憶要素４０３に結合されており、このバスを介して、前記第１のアドレスビットが、前記キャッシュコントローラに送信される。アドレス／データバス４０７と前記ダミー記憶要素４０５との両方は、伝搬遅延検出回路４０１に結合されている。記憶要素４０３及び４０５と、伝搬遅延検出回路４０１とを有する回路が、バス４０７（例えば、３２ビットワイドバス）を介して送信されるべき各アドレス及びデータビットに対して、繰り返される。代替的な実施例において、ダミー記憶要素４０５と検出回路４０１とは、バス４０７を介して送信されるべき全てのアドレス及びデータビットに対して繰り返されるわけではなく、即ちデータバス４０７の全ての接続が監視されるわけではない。動作中、同期クロック発生器（図４には示されていない）によって生成されているクロック信号４１３において、前記第１のアドレスビットが、キャッシュコントローラＣＣによって、記憶要素４０３とダミー記憶要素４０５との両方に、接続４１５を介して記憶される。次のクロック信号４１３において、記憶要素４０３に記憶されている前記第１のアドレスのビットは、前記アドレス／データバス４０７の対応する接続上にラッチされ、ダミー記憶要素４０５に記憶されている同じ前記第１のアドレスビットは、接続装置４０９上にラッチされる。伝搬遅延検出回路４０１は、バス４０７の前記対応する接続上の前記信号の遷移を、２つの時点における前記信号の電圧レベルを表す一対の値（Ｖ１、Ｖ２）としてサンプリングする。伝搬遅延検出回路４０１は、接続装置４０９上の前記信号の遷移を、２つの時点における前記信号の電圧レベルを表す一対の値（Ｅ１、Ｅ２）としてサンプリングする。一対の値（Ｖ１、Ｖ２）は、一対の値（Ｅ１、Ｅ２）と比較され、これらの対が一致しない場合、警告信号４１１が、伝搬遅延検出回路４０１によって生成される。一対の値（Ｅ１、Ｅ２）は、実際の信号（Ｖ１、Ｖ２）との比較に使用される基準信号であり、従って、接続装置４０９の容量は、これを介して前記アドレスビットが命令キャッシュＩＣに送信されるアドレス／データバス４０７の接続の容量と、比較されなければならない。同様の仕方で、前記アドレス及びデータビットの他のビットに対応する各伝搬遅延検出回路は、測定された対の値（Ｖ１、Ｖ２）及び（Ｅ１、Ｅ２）を比較し、これらが一致しない場合に警告信号を生成する。前記伝搬遅延検出回路の前記警告信号の出力は、個々の伝搬遅延検出回路の１つ以上が警告信号を生成する場合に１つの警告信号を生成するように、ＯＲゲートのツリーを使用することによって組み合わされることができる。前記警告信号は、コアパイプラインＣＰ（図１参照）の電源を切り、前記電子装置によって実施される全ての実行を停止させるのに使用される。電源を切るとは、完全にオフに切り替えること、及びユニットを何らかの形態のスリープモードにすることの両方を含む。プローブがアドレス／データバス４０７に取り付けられている場合、前記バスの対応する接続に渡る信号の遷移は、図３に示されたように、影響を受ける。前記伝搬遅延検出回路によるサンプリングのための時点は、対（Ｖ１、Ｖ２）が論理（０、１）に等しい一方で、対（Ｅ１、Ｅ２）が前記信号の遷移の自然な変化を超えている信号の遷移の遅延の場合に論理（１、１）に等しく、警告信号４１１を活性化させるように、選択されることができる。そうでない場合、両方の対（Ｖ１、Ｖ２）及び（Ｅ１、Ｅ２）が（１，１）に等しく、警告信号は生成されない。
【００２２】
図５は、アドレス／データバス４０７の接続の信号の遷移と、接続装置４０９の信号の遷移とをサンプリングする伝搬遅延検出回路４０１の実施例を示している。前記伝搬遅延検出回路は、微調整された遅延マッチャー５０１と相互排除要素５０３とを有し、２つの受け取られた信号、即ち、接続装置４０９に対応する前記基準信号と、データバス４０７に対応する実際の信号との間の調整をする。データバス４０７を監視するプローブが存在する場合、実際の信号は、前記基準信号と比較された場合に遅延され、結果として、相互排除要素５０３は、前記基準信号が伝搬するのを可能にし、警告信号４１１を設定する。プローブが存在しない場合、前記実際の信号が伝搬することを可能にされるべきであり、この場合、警告信号４１１は、設定されない。前記実際の信号の遷移における自然な変化を考慮に入れるために、前記ダミー信号は、微調整された遅延マッチャー５０１によって遅延される。微調整された遅延マッチャー５０１は、前記実際の信号の遅延における通常の変化の場合には、警告信号が生成されないように前記ダミー信号を遅延するのに対し、他の場合には、警告信号が生成される。
【００２３】
図６は、ＮＡＮＤゲート６０１及び６０３と、論理インバータ６０５及び６０７とを有する相互排除要素５０３の実施例を示している。２つの信号の遷移間で、ＮＡＮＤゲート６０１及び６０３の第１入力ポートにおける基準信号６０９及び実際の信号６１１の両方は、それぞれ、ｌｏｗである。結果として、ＮＡＮＤゲート６０１及び６０３の前記第２入力ポートにおける信号はｈｉｇｈである。実際の信号６１１が、基準信号６０９がｈｉｇｈになる前にｈｉｇｈである場合、ＮＡＮＤゲート６０１の第２入力ポートにおける信号はｌｏｗになり、この結果、前記基準信号は、ＮＡＮＤゲート６０１によりブロックされる。警告信号６１３は、ｌｏｗのままである。ダミー信号６０９が、実際の信号６１１よりも前にｈｉｇｈになる場合、実際の信号６１１はＮＡＮＤゲート６０３によってブロックされ、警告信号６１３はｈｉｇｈに設定される。
【００２４】
代替的な実施例において、前記基準信号を表す対(Ｅ１、Ｅ２)は、アドレス／データバス４０７における信号の遷移のモンテカルロ解析を使用するシミュレーションから得られる。計算された基準信号は、前記伝搬遅延回路のメモリに記憶され、前記アドレス／データバス４０７における前記信号の遷移からのサンプルとの比較に使用されることができる。
【００２５】
更なる代替的な実施例において、伝搬遅延回路は、当該電子装置からの秘密情報の取得を防止するように、該電子装置の異なるユニットの間の接続装置に結合されることができる。図１を参照すると、伝搬遅延回路は、例えば、キャッシュコントローラＣＣとデータキャッシュＤＣとの間の接続装置に結合されている。代替的には、伝搬遅延回路は、１対以上のユニットの間の接続装置に結合されることができ、例えば、一方が、キャッシュコントローラＣＣと命令キャッシュＩＣとの間の前記接続装置に結合されており、他方は、コアパイプラインＣＰとコプロセッサＣＯＰとの間の前記接続装置に結合されている。
【００２６】
更に他の代替的な実施例において、前記信号の遷移は、スルーレート検出回路によって監視される。前記スルーレート検出回路は、スルーレートを表している前記信号の遷移の勾配を測定する。図２を参照すると、プローブの存在は、信号のスルーレートにも影響を与え、実際の信号と（ダミー信号としてか、又はモンテカルロシミュレーションからかのいずれかによって得られる）基準信号とのスルーレートを比較することによって、前記実際の信号のスルーレートと、前記基準信号との間の偏差が信号遷移の自然な変化から期待されるものよりも大きい場合、検出されることができる。前記偏差が大きい場合、警告信号が生成される。スルーレート偏差回路の回路実施化、及び伝搬遅延回路に対する代替的な回路の実施化は、I.Rayaneらの「混合信号回路に埋め込まれているオペアンプに対するデジタルＢＩＳＴ」（IEEE VLSI試験シンポジウム議事録、１９９９年、３０４−３１０ページ）に与えられている。
【００２７】
更にもう１つの他の代替的な実施例においては、アドレス及び／又はデータ伝達用の前記接続装置の容量が監視される。プローブの存在により、前記接続装置の容量は、増加し、前記容量の監視されている値が、選択されている閾値よりも増加した場合、警告信号が生成される。代替的には、前記容量の監視されている値は、メモリに記憶されている前記容量に対する基準信号と比較され、前記監視されている値と前記基準信号との間の偏差が、選択されている閾値よりも高い場合には、警告信号が生成される。前記接続装置の前記容量は連続的に監視されることができ、又は代替的には、前記容量は所定の時点において監視される。オンチップの容量の測定のための回路は、Laquai B.らの「ＭＯＳプロセスにおけるフェムトファラド・オンチップ容量の容易な判定のための新しい方法及び試験構造」(マイクロエレクトロニクス試験構造に関する国際会議議事録、１９９２年、６２−６６ページ)、Khalkhal A., Girard P.,及びNouet P.による「ＣＭＯＳプロセスにおける相互接続容量のオンチップ測定」（マイクロエレクトロニクス試験構造に関するIEEE 1994国際会議議事録 第７巻、1994年、130-134ページ）、Nair P.A.らの「オンチップ結合容量測定技術」（VLSI設計に関する国際会議議事録、2001年、495-499ページ）に記載されている。
【００２８】
代替的には、前記電子装置の監視回路は、前記接続装置の容量に関連付けられている２つ以上の特性（例えば、前記スルーレートと、前記信号の伝搬遅延との両方）を監視する。
【００２９】
本発明は、同期及び非同期電子装置の両方において利用されることができる。同期装置においては、クロック信号ごとに、新しいデータが、前記記憶要素にクロックされ、大きい電流のピークを生じ、該大きい電流のピークは、例えば、差分電力解析によって比較的容易に検出可能である。非同期システムの場合、データは、対応する電子回路が処理を終えている場合に、記憶要素に記憶される。結果として、前記電流のピークは、同期システムと比較して、減少され、時間的に広がる。しかしながら、非同期装置の場合、秘密情報は、いまだ、差分電力解析のような技術を使用して取得され得る。
【００３０】
上述の実施例は、本発明を限定するよりは解説するものであること、及び当業者であれば添付請求項の範囲から逸脱することなしに、多くの代替的な実施例を設計できることに留意されたい。前記請求項において、括弧内に置かれた如何なる符号も、請求項を限定するようにみなしてはならない。「有する」という語は、請求項に記載されていない構成要素又はステップの存在を排除するものではない。単数形の構成要素は、複数のこのような構成要素を排除するものではない。いくつかの手段を列挙している装置請求項において、これらの手段の幾つかは１つの同じハードウェアの項目によって、実施化することができる。特定の手段が、相互に異なる従属請求項において引用されているという単なる事実は、これらの手段の組み合わせが有利になるように使用されることができないと示すものではない。
【図面の簡単な説明】
【００３１】
【図１】暗号処理のための電子装置の実施例を示している。
【図２】キャッシュコントローラ及び命令キャッシュとの間のインターフェースを模式的に示している。
【図３】２つの電子回路を接続するノードに渡る信号の遷移に対するプローブの影響を示している。
【図４】伝搬遅延検出回路を有する前記キャッシュコントローラの一部を示している。
【図５】前記伝搬遅延検出回路の実施例を示している。
【図６】相互排除要素の実施例を示している。
【図１】
2007523556.tif 000003
【図２】
2007523556.tif 000004
【図３】
2007523556.tif 000005
【図４】
2007523556.tif 000006
【図５】
2007523556.tif 000007
【図６】
2007523556.tif 000008
【国際調査報告】
2007523556.tif 000009
2007523556.tif 000010
2007523556.tif 000011