(57)【要約】強誘電体デバイスは底部電極１１９を含んでいる。底部電極１１９の上には強誘電体キャパシタ素子１０３が形成され、この強誘電体キャパシタ素子１０３の上に頂部電極１０１が形成されている。底部電極１１９は、導電性プラグ１１３を介して、該デバイスの下側層に接続されている。そして、プラグ１１３と底部電極１１９とは、Ｉｒ及び／又はＩｒＯ２からなるバリア素子１０７、１０９によって離間させられている。両バリア素子１０７、１０９は、底部電極１１９よりも狭く、個別のエッチング処理により形成される。これは、底部電極１１９のエッチング時にはＩｒの囲いが形成されないということを意味する。また、Ｉｒ及び／又はＩｒＯ２が、底部電極１１９を介して強誘電体キャパシタ素子に拡散することはほとんどない。それゆえ、強誘電体材料に損傷が生じる危険性はほとんどない。
2007534141.tif 000002
【特許請求の範囲】
【請求項１】
ＦｅＲＡＭデバイスの製造方法の一部として強誘電体キャパシタデバイスを形成する方法であって、
下部構造の上に、該下部構造内を伸長する導電素子と電気的に接触するバリア素子を形成するステップと、
上記バリア素子の側部に、上記バリア素子の材料及び酸素の拡散抵抗となる材料を含む支持層を形成するステップと、
各バリア素子と上記支持層の近接部分との上に強誘電体キャパシタを形成するステップとを含み、
上記強誘電体キャパシタデバイスが、底部電極素子と、上記底部電極素子の上に形成された少なくとも１つの強誘電体素子と、上記強誘電体素子の上に形成された少なくとも１つの頂部電極素子とを含んでいることを特徴とする方法。
【請求項２】
上記底部電極素子の横方向の広がりが、少なくとも１つの方向において上記バリア素子の横方向の広がりの少なくとも２倍であることを特徴とする、請求項１に記載の方法。
【請求項３】
上記バリア素子を、上記底部電極素子を形成する前に、バリア層を堆積させ、該バリア層にエッチングを施して個々のバリア素子を形成することにより形成することを特徴とする、請求項１に記載の方法。
【請求項４】
上記バリア素子がＩｒ及び／又はＩｒＯ２を含み、上記支持層が窒化物材料を含むことを特徴とする、請求項１に記載の方法。
【請求項５】
上記窒化物材料がＨＣＤ窒化物であることを特徴とする、請求項４に記載の方法。
【請求項６】
上記支持層が、さらに、該支持層に対する上記底部電極層の接着性を改善するための材料を含む上側部分を含んでいることを特徴とする、請求項１に記載の方法。
【請求項７】
上記支持層に対する上記底部電極層の接着性を改善するための材料がＴＥＯＳであることを特徴とする、請求項６に記載の方法。
【請求項８】
上記バリア層の材料の拡散抵抗となる上記材料は、上記バリア素子の横方向の表面を囲み、上記バリア素子間を伸長していることを特徴とする、請求項１に記載の方法。
【請求項９】
各強誘電体キャパシタデバイスが、底部電極素子と、該底部電極素子の上に形成された少なくとも１つの強誘電体素子と、上記強誘電体素子又は各強誘電体素子の上に形成された頂部電極素子とを含んでいる、１つ又は複数の強誘電体キャパシタデバイスを含んでいるＦｅＲＡＭデバイスであって、
上記底部電極素子が、該底部電極素子よりも幅が狭いバリア層の上と、上記バリア層を構成する材料及び酸素の拡散抵抗となる材料を含む支持層の上とに形成されていることを特徴とするＦｅＲＡＭデバイス。
【請求項１０】
上記底部電極素子の横方向の広がりが、少なくとも１つの方向において上記バリア素子の横方向の広がりの少なくとも２倍であることを特徴とする、請求項９に記載のＦｅＲＡＭデバイス。
【請求項１１】
上記バリア素子が、バリア層を堆積させ、該バリア層にエッチングを施して個々のバリア素子を形成することにより形成されたものであることを特徴とする、請求項９に記載のＦｅＲＡＭデバイス。
【請求項１２】
上記バリア層がＩｒ及び／又はＩｒＯ２を含み、上記支持層が窒化物材料を含むことを特徴とする、請求項１１に記載のＦｅＲＡＭデバイス。
【請求項１３】
上記窒化物材料がＨＣＤ窒化物であることを特徴とする、請求項１２に記載のＦｅＲＡＭデバイス。
【請求項１４】
上記支持層が、さらに、該支持層に対する上記底部電極層の接着性を改善するための材料を含む上側部分を含んでいることを特徴とする、請求項９に記載のＦｅＲＡＭデバイス。
【請求項１５】
上記支持層に対する上記底部電極層の接着性を改善するための材料がＴＥＯＳであることを特徴とする、請求項１４に記載のＦｅＲＡＭデバイス。
【請求項１６】
上記バリア層の材料の拡散抵抗となる上記材料は、上記バリア素子の横方向の表面を囲み、上記バリア素子間を伸長していることを特徴とする、請求項９に記載のＦｅＲＡＭデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つ又は複数の強誘電体キャパシタ（ferrocapacitor）を含む強誘電体デバイス（ferroelectric device）の製造方法と、該製造方法によって製造された強誘電体デバイスとに関するものである。
【背景技術】
【０００２】
ＣＯＰ（capacitor on plug：プラグ上キャパシタ）構造を備えたＦｅＲＡＭキャパシタの製造手法はよく知られている。かかるキャパシタ（コンデンサ）は、底部電極層と強誘電体層と頂部電極層とから作成される。これらの層は、下位レベルのその他の電子部品を有する下部構造の上方に形成され、導電性材料からなるプラグが上記その他の電子部品から上向きに伸長して、キャパシタの底部電極に電気的に接続される。プラグの頂部と底部電極層との間には、ＩｒＯ２及び／又はＩｒからなる１つ又は複数の導電性バリア層（例えば、ＩｒＯ２／Ｉｒ／Ｉｒの順の複数層）が配設され、これらの層が底部電極とプラグとの間のガスの拡散を防止するようになっている。
【０００３】
典型的にはテトラエチル・オルトシリケート（ＴＥＯＳ）で形成されるハードマスク素子が頂部電極層の上に堆積されて該構造にエッチングを施すのに用いられる。これにより、底部電極層と強誘電体層と頂部電極層の、ハードマスク素子の下方には位置していない部分が除去される。このエッチングは、頂部電極層を複数の頂部電極に分離し、底部電極層を複数の底部電極に分離し、強誘電体層を、それぞれ頂部電極と底部電極とからなる各電極対の間に挟まれた複数の強誘電体素子に分離する。このエッチングは、複数の工程、例えば、頂部電極層と強誘電体層とにエッチングを施すための第１のハードマスク素子の集合を用いる第１の工程と、第２のハードマスク素子の集合を堆積させて底部電極層のエッチングに用いる第２の工程とにより実行することができる。
【０００４】
図１Ａと図１Ｂとには、それぞれ、この製造工程の２つの場面が示されている。図１Ａは、Ｐｔからなる底部電極層５の上に、頂部電極素子１（第１のハードマスク素子２を用いて形成される）と強誘電体素子３（例えば、ＰＺＴ（ジルコン酸チタン酸鉛）からなる）とが形成された場面を示している。底部電極層５自体はＩｒＯ２層７の上に形成され、またＩｒＯ２層７はＩｒ／Ｉｒ層９の上に形成されている（Ｉｒ／Ｉｒ層９は、実際には、２つの個別の層が積層されたものである。）。Ｉｒ／Ｉｒ層９は、ＴＥＯＳ基材１１（TEOS matrix）を有する下部構造（substructure）を覆い、導電性材料からなるプラグ１３がＴＥＯＳ基材１１を通り抜けて伸長している。プラグ１３は、（導電性バリア層７、９を介して）底部電極層５に電気的に接続され、さらに、該構造の下位レベルの電子素子（図示せず）にも電気的に接続されている。図１Ａは、ちょうどＴＥＯＳ層１５が堆積された場面を示している。続いて、その上に第２のハードマスク素子１７（hardmask element）が形成される。そして、図１Ｂに示すように、この後、該構造にエッチングが施され、底部電極層５及びバリア層７、９の、第２のハードマスク素子１７の下方には位置しない部分が除去される。このようにして、底部電極層５は、個々の底部電極素子１９に分割される。これらの底部電極素子１９は、それぞれのプラグ１３により、さらなる電子素子（図示せず）の各集合に接続される。図１Ｂに示す例では、底部電極素子１９毎に２つの頂部電極素子１と２つの強誘電体素子３とが形成されているが、この特徴は必須ではない。
【０００５】
図１Ｂは、この製造手法についての２つの問題を示している。第１の問題は、厚いバリア層７、９は、エッチング時に強誘電体キャパシタの側部にＩｒ／ＩｒＯ２の囲い２１（fence）を形成することである。第２の問題は、強誘電体素子３（とくにその側部）に損傷２３（damage）が発生し、パラメータＱＳＷ（スイッチオン時の分極とスイッチオフ時の分極との間における、強誘電体材料キャパシタの電荷の差）が低下することである。この損傷２３は、Ｐｔからなる底部電極層５を通って拡散するＩｒ及びＩｒＯ２によって惹起されるということが確信される（例えば、頂部電極層及び強誘電体層にエッチングを施すための工程の実施時、及び／又は、底部電極層５にエッチングを施すために工程の実施時）。
【０００６】
最近刊行された非特許文献１は、Ｉｒバリア素子が奥まったところに配置された構造のものを開示している。しかしながら、この場合、バリア素子は、プラグへの酸素の拡散を十分に防止することができなくなるであろう。
【非特許文献１】Ｙ．ホリイ、Ｙ．ヒコサカ、Ａ．イトウ、Ｋ．マツウラ、Ｍ．クラサワ、Ｇ．コムロ、Ｋ．ムルヤマＴ．エンシタ、Ｓ．カシワギ「高い切替電荷と信頼性の高い保持率と高いインプリント抵抗とを備えた高性能チップ上システム（ＳｏＣ）のための４Ｍビット埋込ＦＲＡＭ（"4 Mbit embedded FRAM for high performance system on Chip (SoC) with large switching charge, reliable retention and high imprint resistance"）」ＩＥＤＭ２００２会報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ＦｅＲＡＭデバイスを製造するための新規で有用な方法と、該方法によって製造される新規なデバイスとを提供することを目的とする。
【課題を解決するための手段】
【０００８】
一般論としては、本発明は、バリア層（barrier layer）がパターン形成されて各プラグ上に個々のバリア素子（barrier element）を形成することを提案する。ここで、バリア素子の側部には非導電性の支持材料（support material）が堆積され、バリア素子及び支持材料の上に底部電極層が形成され、底部電極層がパターン形成されてバリア素子より広い底部電極素子が形成される。バリア素子の側部は、支持層（底部電極のバリア素子の上にかぶさらない部分も支持する）によって覆われ、この支持層は、酸素に対する拡散抵抗となるとともに、バリア素子を形成する材料に対する拡散抵抗となる材料を含んでいる。
【０００９】
バリア素子は底部電極素子よりも狭いので、底部電極層にエッチングを施すときにＩｒ／ＩｒＯ２の囲いが形成される危険性が大幅に低減される。（これは、本発明では支持層が酸素遮断機能（oxygen-blocking function）の一部を実行するので、酸素遮断機能を犠牲にすることなく達成することができるということが注目される。）
【００１０】
さらに、バリア素子が底部電極より狭いので、バリア材料の拡散を遮断する支持層内の材料により、バリア材料（例えば、Ｉｒ／Ｉｒ又はＩｒＯ２）は、底部電極層のうちのバリア素子の直上に位置している部分を拡散することができるだけである。これは、底部電極層を拡散するＩｒ／Ｉｒの全体としての量が大幅に低減されるということを意味する。とくに、バリア素子の直上には位置していない強誘電体材料にバリア材料が到達することはまずあり得ないことである。
【００１１】
酸素、Ｉｒ及び／又はＩｒＯ２の拡散抵抗となる支持層の材料としては、例えばＨＣＤ窒化物（ＨＣＤ  ＳｉＮ。なおＨＣＤはヘキサクロロ・ジシラン（hexachlorodisilane）の略称である。）などの窒化物を用いることができるが、その他のタイプのＳｉＮ又はＡｌ２Ｏ３を用いることもまた好ましい。
【００１２】
任意的に、支持層は、Ｉｒ―及び／又は―ＩｒＯ２からなる拡散抵抗材料に加えて、その上に底部電極層が容易に堆積することを可能にするＴＥＯＳなどの構造材料からなる少なくとも１つの層を含んでいてもよい。
【００１３】
例えば、Ｉｒ―及び／又は―ＩｒＯ２からなる拡散抵抗材料は、バリア素子の側部に形成してもよく、またバリア素子の頂部より下の高さ位置においてバリア素子間で伸長する膜として形成してもよい。そして、構造材料を、バリア素子間でＩｒ―及び／又は―ＩｒＯ２からなる拡散抵抗材料の上にかぶさる（覆う）ように形成してもよい。
【００１４】
とくに、本発明の第１の態様は、ＦｅＲＡＭデバイス（FeRAM device）の製造過程の一部として強誘電体キャパシタデバイスを形成する方法を提供する。この方法は、次の各ステップを含んでいる。下部構造（substructure）の上に、該下部構造内を伸長する導電素子と電気的に接触するバリア素子を形成するステップ。上記バリア素子の側部に、酸素及の拡散抵抗となる材料を含む支持層を形成するステップ。各バリア素子と上記支持層の近接部分（neighbouring portion）との上に強誘電体キャパシタを形成するステップ。ここで、上記強誘電体キャパシタデバイスは、底部電極素子と、上記底部電極素子の上に形成された少なくとも１つの強誘電体素子と、上記強誘電体素子の上に形成された少なくとも１つの頂部電極素子とを含んでいる。
【００１５】
本発明の第２の態様は、各強誘電体キャパシタデバイスが、底部電極素子と、該底部電極素子の上に形成された少なくとも１つの強誘電体素子と、強誘電体素子又は各強誘電体素子の上に形成された頂部電極素子とを含んでいる、１つ又は複数の強誘電体キャパシタデバイスを含んでいるＦｅＲＡＭデバイスを提供する。ここで、底部電極素子は、該底部電極素子よりも幅が狭いバリア層の上と、酸素の拡散抵抗となる材料を含む支持層の上とに形成されている。
【発明を実施するための最良の形態】
【００１６】
以下、添付の図面を参照しつつ、単に例示することのみを目的として、本発明の好ましい形態を説明する。
【００１７】
図２Ａは、ＦｅＲＡＭデバイスの製造工程のある段階におけるＦｅＲＡＭデバイスを示す断面図である。この図は、とくに、このＦｅＲＡＭデバイスにおける強誘電体キャパシタデバイスを形成する段階を示している。図１Ａ、図１Ｂの構成要素に対応する図２Ａ〜図２Ｆの構成要素には、１００だけ大きい参照番号を付している。図２Ａでは、強誘電体キャパシタを１つだけ備えた構造を示しているが、通常は、複数の強誘電体キャパシタが互いに横方向に離間して形成されているということを理解すべきである。換言すれば、図２Ａないし図２Ｆに示す全ての段階において、該デバイスは、この図の幅と等しい周期でもって、この図のいずれかの側方に伸長しているものと理解すべきである。
【００１８】
図２Ａ〜図２Ｆに示す強誘電体キャパシタは下部構造の上に形成されている。この下部構造は、図２Ａ〜図２Ｆには示していないさらなる電子部品（例えば、その他の強誘電体キャパシタ）含んでいてもよい。図２Ａにおいて、下部構造の上側部分（upper part）には参照番号１１１が付されている。この上側部分１１１は、非導電性の基材（例えば、ＴＥＯＳ）であり、導電性のプラグ１１３がこの基材（matrix material）を通り抜けて伸長している。プラグ１１３は、下部構造（図示せず）の１つ又は複数の電気部品と電気的に接触している。
【００１９】
層１１１の上、とくにプラグ１１３の上に、順に、Ｉｒ／Ｉｒ層１０９と、ＩｒＯ２層１０７とが形成されている。これらのバリア層１０７、１０９の厚さは、前記の従来のデバイスの場合と同様である。層１０７の上に、ＴＥＯＳなどの材料からなる層１３０が形成されている。この層１３０は、この後で層１０７、１０９にエッチングを施すためのマスクとして機能するのに十分な厚さを有している（正確な厚さは、エッチングの条件に依存するが、典型的には５０から３０００ｎｍまでである。）。層１０７の上には、その中心が実質的にプラグ１１３の中心の上方に位置するレジスト材料素子からなる素子１３１が形成されている（プラグよりも広い）。素子１３１はプラグ１１３よりも広く、完全にプラグ１１３を覆っている。これは、正方形であっても、円形であっても、また長方形であってもよい。
【００２０】
図２Ｂに示すように、素子１３１は、層１３０のＲＩＥ（reactive ion etching：反応性イオンエッチング）のためのマスクとして用いられ、この後、灰化（ashing）により除去される。この後、マスク１３０は、層１０７、１０９にエッチングを施すのに用いられる。この製造過程においては、層１３０は部分的に除去され、層１０７、１０９は「正方形に成形」されてバリア素子となる。
【００２１】
そして、図２Ｃに示すように、窒化物材料からなる層１３３が形成される。窒化物材料１３３は、ＴＥＯＳ基材１１１の上表面とＴＥＯＳ素子１３０とにかぶさり、さらにバリア素子１０７、１０９の側部も覆っている。
【００２２】
図２Ｄに示すように、該構造の上に、堆積法（例えば、ＣＶＤ、化学気相堆積法）により基材材料（例えば、ここでもＴＥＯＳが用いられる。）からなるもう１つの層１３５が形成される。これは、隆起しているバリア素子１０７、１０９の上方でピークとなる傾向がある。
【００２３】
図２Ｅに示すように、層１３５の上表面は研磨（例えば、ＣＭＰ、化学機械平坦化）により除去される。これにより、一部は層１３５の上表面からなり、一部はバリア素子１０７の上表面からなる平坦な表面１３７が形成される。すなわち、層１３５の上表面は、バリア素子１０７の上表面と同一平面となる。
【００２４】
強誘電体キャパシタデバイスの製造工程は、図１Ａ、１Ｂに示すバリア層７の上表面を上表面１３７に置き換えれば、従来技術に係る方法と全く同様に実行することができる。すなわち、最初に、上表面１３７の上に（例えば、Ｐｔからなる）底部電極層を形成する工程を実行する。上表面１３７の大半はＴＥＯＳであるので、Ｐｔは表面１３７に対して良好な接着性をもつであろう。
【００２５】
この後、底部電極層の上に、強誘電体層と頂部電極層とが形成される。さらに、（例えば、ＴＥＯＳからなる）第１のハードマスク素子１０２を用いて頂部電極層及び強誘電体層にエッチングが施され、これらから、それぞれ頂部電極素子１０１と強誘電体素子１０３とが形成される。強誘電体素子１０３は、実質的に、バリア素子１０７、１０９の直上には位置しない。この後、強誘電体素子１０３と頂部電極素子１０１と第１のハードマスク素子１０２とを含む（例えば、ＴＥＯＳからなる）基材層１１５（matrix layer）が形成される。次に、基材層１１５の上に第２のハードマスク素子１１７が形成され、これは基材層１１５及び底部電極層にエッチングを施すのに用いられる。かくして、底部電極層は底部電極素子１１９に分割される。図２Ｆに示すように、底部電極素子１１９は強誘電体素子１１３及び頂部電極１０２の両方と電気的につながっている。
【００２６】
図２Ｅと図２Ｆの間で実行される製造過程では、ＩｒＯ２及び／又はＩｒの拡散は、非常に限られたものとなる。その理由は、部分的には、底部電極素子１１９の小さい一部分しかバリア素子１０７と接触しないことである（このため、拡散が生じる領域が限定されるからである。）。また、窒化物材料１３３は、Ｉｒ及び／又はＩｒＯ２がこれを通って拡散するのを実質的に防止する。かくして、図１Ｂ中に示すような囲い２１（fence）は形成されず、強誘電体素子１０３は、図１Ａ、１Ｂに示す従来の製造方法の場合に比べて、Ｉｒ及び／又はＩｒＯ２の露出が大幅に少なくなる。これは、強誘電体素子１０３の損傷が大幅に少なくなる（ほとんど生じない）ということを意味する。
【００２７】
ＴＥＯＳ１３５を用いずにＳｉＮ１３３のみを用いる場合は「プラグ剥離（plug peeling）」（すなわち、Ｐｔ及び／又はＩｒとＳｉＮとの間での接着性の悪さに起因する剥離）が生じる危険性が高くなるが、ＳｉＮ１３３を用いずにＴＥＯＳ１３５を用いる場合は酸素がＴＥＯＳ１３５を通り抜けることができその結果プラグの酸化を生じさせるということに注目すべきである。
【００２８】
従来のデバイスの場合と同様のさらなる製造過程が実行され、ＦｅＲＡＭデバイスが完成する。例えば、ハードマスク素子１１７と基材１１５とハードマスク素子１０２とを上下方向に通り抜けて伸長する導電性素子（プラグ）が従来の場合と同様に形成され、頂部電極１０１は、ＦｅＲＡＭデバイスのその他の素子、例えば図２Ａ〜２Ｆに示すステップの後に形成されるデバイス中の高い位置にある部品に接続される。本明細書を読んだ当業者にとっては、これらの全てのステップをどのように実行することができるかということは明白であろう。なぜなら、これらは既知の方法のステップと同様であるからである。
【００２９】
ここでは、本発明の１つの実施の形態のみを詳細に説明しているが、本明細書を読んだ当業者にとっては、本発明の範囲内において多くの変形例が可能であるということは自明なことであろう。
【図面の簡単な説明】
【００３０】
【図１Ａ】既知のＦｅＲＡＭの製造工程におけるある一場面を示す図である。
【図１Ｂ】既知のＦｅＲＡＭの製造工程におけるある一場面を示す図である。
【図２Ａ】本発明の実施の形態に係るＦｅＲＡＭの製造工程のある段階を示す図である。
【図２Ｂ】本発明の実施の形態に係るＦｅＲＡＭの製造工程のある段階を示す図である。
【図２Ｃ】本発明の実施の形態に係るＦｅＲＡＭの製造工程のある段階を示す図である。
【図２Ｄ】本発明の実施の形態に係るＦｅＲＡＭの製造工程のある段階を示す図である。
【図２Ｅ】本発明の実施の形態に係るＦｅＲＡＭの製造工程のある段階を示す図である。
【図２Ｆ】本発明の実施の形態に係るＦｅＲＡＭの製造工程のある段階を示す図である。
【符号の説明】
【００３１】
１０１  頂部電極素子、１０２  第１のハードマスク素子、１０３  強誘電体素子、１０７  ＩｒＯ２層、１０９  Ｉｒ／Ｉｒ層、１１１  上側部分、１１３  プラグ、１１５  基材層、１１７  ハードマスク素子、１１９  底部電極素子、１３０  ＴＥＯＳ素子、１３３  ＳｉＮ、１３５  ＴＥＯＳ、１３７  上面。
【図１Ａ】
2007534141.tif 000003
【図１Ｂ】
2007534141.tif 000004
【図２Ａ】
2007534141.tif 000005
【図２Ｂ】
2007534141.tif 000006
【図２Ｃ】
2007534141.tif 000007
【図２Ｄ】
2007534141.tif 000008
【図２Ｅ】
2007534141.tif 000009
【図２Ｆ】
2007534141.tif 000010
【国際調査報告】
2007534141.tif 000011
2007534141.tif 000012
2007534141.tif 000013