(57)【要約】  複数の列電極、及び複数の行の個々にアドレス可能なＯＬＥＤ画素を有するアレイは、各々の行が一般に共有される共有電極を含み、各々の行の少なくとも１つのＯＬＥＤ画素が電流制限素子、及び有機エレクトロルミネッセント・ダイオードを有し、少なくとも１つのＯＬＥＤ画素が共有電極と複数の列電極の１つとの間に電流を通電するためにそれらの間に接続されており；且つ有機エレクトロルミネッセント・ダイオードが電流制限素子と直列に接続されている。
2007523368.tif 000002
【特許請求の範囲】
【請求項１】
複数の列電極、及び複数の行の個々にアドレス可能なＯＬＥＤ画素を有するアレイであって、各々の行が一般に共有される共有電極を含み：
ａ）各々の行の少なくとも１つのＯＬＥＤ画素が電流制限素子、及び有機エレクトロルミネッセント・ダイオードを有し、且つ前記少なくとも１つのＯＬＥＤ画素が前記共有電極と前記複数の列電極の１つとの間に電流を通電するためにそれらの間に接続されており；且つ
ｂ）前記有機エレクトロルミネッセント・ダイオードが前記電流制限素子と直列に接続されている；
ことを特徴とするアレイ。
【請求項２】
前記電流制限素子が少なくとも１つのダイオードを含むことを特徴とする請求項１に記載の複数の行のＯＬＥＤ画素を有するアレイ。
【請求項３】
前記電流制限素子が少なくとも１つのエレクトロルミネッセント・ダイオードを含むことを特徴とする請求項１に記載の複数の行のＯＬＥＤ画素を有するアレイ。
【請求項４】
前記電流制限素子が溶断部材であることを特徴とする請求項１に記載の複数の行のＯＬＥＤ画素を有するアレイ。
【請求項５】
前記電流制限素子が抵抗であることを特徴とする請求項１に記載の複数の行のＯＬＥＤ画素を有するアレイ。
【請求項６】
複数の列電極、複数の行電極、及び個々にアドレス可能なＯＬＥＤ画素を有するアレイであって、各々の画素が複数のサブピクセルを有し、且つ各々の行のＯＬＥＤ画素が一般に共有される共有電極を含み：
ａ）前記サブピクセルが行電極と列電極との間に並列に接続されており、且つ前記サブピクセルがさらにエレクトロルミネッセント・ダイオード及び電流制限素子を有し；且つ
ｂ）前記エレクトロルミネッセント・ダイオードが前記電流制限素子と直列に接続されている；
ことを特徴とするアレイ。
【請求項７】
前記電流制限素子が抵抗、溶断部材、又はダイオードであることを特徴とする請求項６に記載の複数の行のＯＬＥＤ画素を有するアレイ。
【請求項８】
前記列電極が、前記共有電極に重なっているとともに、各分割片と前記共有電極との間に前記エレクトロルミネッセント・ダイオードを形成するように分割されており、それにより各分割片に並列ダイオードを形成していることを特徴とする請求項６に記載のアレイ。
【請求項９】
前記各分割片が前記列電極の材料から成るストリップであることを特徴とする請求項８に記載の複数の行のＯＬＥＤ画素を有するアレイ。
【請求項１０】
ＯＬＥＤセルの１つ以上のバンクとして配置されたＯＬＥＤセルのアレイを有するエリア照明装置であって：
ａ）前記ＯＬＥＤセルの各々が、溶断部材と直列接続されたエレクトロルミネッセント・ダイオードを有し；
ｂ）各バンクが、並列接続された複数の前記ＯＬＥＤセルを含み；且つ
ｃ）前記ＯＬＥＤセルの１つ以上のバンクが、互いに直列又は並列に接続されている；
ことを特徴とするエリア照明装置。
【請求項１１】
前記ＯＬＥＤセルの１つ以上のバンクが交流電源に接続されていることを特徴とする請求項１０に記載のエリア照明装置。
【請求項１２】
前記ＯＬＥＤセルの１つ以上のバンクが直流電源に接続されていることを特徴とする請求項１０に記載のエリア照明装置。
【請求項１３】
個々にアドレス可能なＯＬＥＤ画素のアレイをリペアする方法であって：
ａ）複数の行の有機エレクトロルミネッセント・ダイオードとしてアレイを形成する形成ステップであり、各行の各ダイオードが、各行の一般に共有される共有電極と複数の列電極の１つとの間に接続され、且つ各行の各ダイオードが溶断部材と直列に接続される、ところの形成ステップ；
ｂ）短絡したダイオードに直列の溶断部材を飛ばすために１つの行及び１つの列電極の間に逆電圧を印加するステップ；
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、耐故障性のあるＯＬＥＤ装置に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ）技術は広範囲のアプリケーションに適したディスプレー技術として大いに期待されている。自己発光のＯＬＥＤディスプレーは、高輝度、高品質の色合い、及び比較的広視野角をもたらし、他のディスプレー技術より有利である。ＯＬＥＤディスプレーコンポーネントは薄く、軽量であり、特に掌サイズのコンポーネントでの使用に適応可能である。掌サイズのコンポーネントとは例えばカメラ、携帯電話、携帯情報端末（ＰＤＡ）及びラップトップ計算機器等である。
【０００３】
基本的な底面発光ＯＬＥＤ画素10は図１に示されるように構成される。有機層12は一般的に複数の有機薄膜の積層体として組み立てられ、カソード14と透明アノード16との間に挟まれてガラス基板18上に構築される。有機層12は、アノード16とカソード14との間に適当な電圧が印加されたときに明るくなるエレクトロルミネッセント層を含んでいる。画素10はカソード14とアノード16との間の重なり部分に形成される。ＯＬＥＤディスプレーは、一連の行及び列のアレイとして配置された個々にアドレス可能なＯＬＥＤ画素10から成る規則的な空間配置から形成される。
【０００４】
ＯＬＥＤアレイにはパッシブマトリックス型とアクティブマトリックス型という２つの基本型式がある。アクティブマトリックス型ＯＬＥＤディスプレーは電流制御回路をディスプレー自体の内部に一体化しており、高リフレッシュ速度で高解像度カラー画像を作り出すため、基板上の個々の画素それぞれに別個の制御回路が専用化されている。他方、パッシブマトリックス型ＯＬＥＤディスプレーは、ディスプレー自体の外部のみに電流制御回路を有する。従って、パッシブマトリックス型ＯＬＥＤディスプレーはアクティブマトリックス型ディスプレーより単純な構成をしており、より簡易で低コストの製造技術を用いることができる。
【０００５】
図２ａは、パッシブマトリックス型ＯＬＥＤアレイ20の基本配置の概略図を示している。アレイ20内にて、各々の個々にアドレス可能なＯＬＥＤ画素10はアノードライン26（列）とカソードライン24（行）との間に接続されたエレクトロルミネッセント（ＥＬ）ダイオード11を有する。各アノードライン26は電流源22を有し、画像データに従って各列の画素を明るくするために、電流源22がアノードライン26に対してオンに切り替えられる。カソードライン24は一般に行内の各ＥＬダイオード11に共有されている。各カソードライン24のスイッチ30は、行スキャンシーケンスを用いて連続する各行の画素を明るくするように１度に１行ずつグラウンドに切り替わる。ＥＬダイオード11はその電流源22がオンに切り替えられ、且つその対応する行スイッチ30がグラウンドに切り替わると明るくなる。さもなければ、カソードライン24は一般的に中間電圧Viに切り替えられる。ＥＬダイオード11は、そのカソード電位がViであるときは明るくならない。そのカソードライン24を中間電圧Viにすることにより、スキャンされていない如何なる行の画素10もターンオフされるが、その行の電位は維持される。これにより、各々の行がアドレスされたときにその行の寄生キャパシタンスを充電するのに必要な電力量が削減される。この単純な配置を用いることで、パッシブマトリックス型ＯＬＥＤアレイ20は、行及び列のマトリックス状に編成された数千個の画素10を有するように構成され得る。ディスプレー機器（図示せず）の制御ロジックが、ディスプレーコンポーネント技術で周知の制御及びタイミング技術を用いて、各々の列の電流源22、及び各々の行のスイッチ30の制御を実現し、各ＯＬＥＤ画素10を個々にアドレス可能にする。
【０００６】
なお、上記記載及び図２ａの概略図は、パッシブマトリックス型ＯＬＥＤアレイ20の制御機構及び構成要素を簡略化して説明するものであることを強調しておく。従来のパッシブマトリックス型ＯＬＥＤアレイ及びアレイドライバの対処策に関するさらに詳細な事項は、例えば特許文献１及び特許文献２に記載されている。
【０００７】
対角線で数インチの小型ＯＬＥＤディスプレーは構築に成功してきたものの、今もなお、製造欠陥が大面積のパッシブマトリックス型ＯＬＥＤディスプレー開発の障害となっている。例えば、製造中のダストや汚染、電極表面による凹凸、ピンホール、及び有機層厚さの不均一性が欠陥原因となり得る。
【０００８】
ディスプレー動作に特に関係があるのは、ＥＬダイオード11の短絡に起因する欠陥である。図２ａから分かるように、画素10の短絡ＥＬダイオード11は事実上、対応する行がスキャンされるとき電流源22をグラウンドに直接的に接続する。その他の行がスキャンされるときには、短絡ＥＬダイオード11は事実上、中間電位Viをアノードライン26に設定する。このため、画素10の列全体がディスプレー動作時に真っ暗になってしまう。ある程度の数の故障画素10は見た目の画像では許容されるが、一般に、列全体に影響を及ぼす欠陥は受け入れられない。故に、実際には、ＯＬＥＤアレイ20の全面積での短絡画素欠陥に関する許容度はゼロである。
【０００９】
図２ｂ、２ｃ、２ｄ及び２ｅは、ダイオードが短絡した状態で種々のＯＬＥＤアレイ20構成がどのように動作するかを示している。図２ｂ、２ｃ及び２ｄは、中間電圧Viへの接続がなく、スイッチ群28が（グラウンドに対して）開いているか閉じているかの何れかであるＯＬＥＤアレイ20を示している。図２ｂには、行44a及び44b並びに列42a及び42bの配置内の個々にアドレス可能な画素10a、10b、10c及び10dに、それぞれ、ＥＬダイオード11a、11b、11c及び11dを有するＯＬＥＤアレイ20の微小部分が示されている。図２ｂの例では、短絡46で図示されるようにＥＬダイオード11dが短絡している。行のスキャン中に、それぞれのスイッチ28にて示されるように、行44aは使用可能にされ、隣接する行44bは使用不可能にされている。列42aの電流源22は、列42aと行44aとの交点にある画素10aを（ＥＬダイオード11aに電流を与えることにより）明るくするようにオンにされている。しかしながら、短絡46が隣の行44bの列42bの画素10dにある。故に、短絡46がＥＬダイオード11cを介して列42bに望ましくない電流経路を提供する。短絡46を流れる電流量によっては、ＥＬダイオード11cは明るくなることができ、それによりアレイ20の全ての行44のスキャン中ずっとオンになってしまう。ＥＬダイオード11cの照度が薄暗く一定であっても望ましくはない。図２ｃに示されるように、双方の電流源22がオンのとき、画素10cは望ましい状態となる。図２ｄに示されるように、行44bがスキャンされ、且つＥＬダイオード11cがオンであるとき、短絡46は事実上バイパスされる。
【００１０】
図２ｅは、行44bがスキャンされるまでスイッチ28が中間電圧ViにあるＯＬＥＤアレイ20の配置を示している。短絡46が図示の位置にあり、行44bのスイッチ28が遊休（idle）電圧Viに接続し、且つ行44aがスキャンされるとき、又は行44b以外の何れかの行がスキャンされるとき、列42bはViに拘束される。このため、列42bは事実上、使用不可能である。電流源22が同時には唯一のＥＬダイオード11への電流しか提供できないように設計され、一方で中間電圧Viが全ての行44a、44bに印加される場合について述べておくことは有益であるが、短絡46によって生じる状態を補償するように各々の列42a、42bの電流源22の容量を決めることは実用的ではない。
【００１１】
ディスプレーが大面積化するにつれ、製造欠陥の可能性は劇的に増加する。アレイ20全体での欠陥密度がポアソン分布の特徴を示すと仮定すると、アレイ20が１つも欠陥を有さない確率が歩留まりYであり、数式１：Y=exp(-DA)で表される。ここで、Dは面積当たりの短絡ダイオード11の短絡欠陥密度であり、Aはアレイ20の全面積である。
【００１２】
欠陥密度D及び面積Aの影響が指数関数的に増大することは特に重大である。例えば、妥当な欠陥密度であるD=0.01/cm、A=0.5m2では、歩留まりはY=2×10-22となる。換言すれば、非常に大きなパッシブマトリックス型ＯＬＥＤディスプレーで、良品のディスプレーが生産される見込みは事実上皆無に等しい。数式１の指数の因子Ｄ及びＡの劇的な低減のみがＯＬＥＤアレイの妥当な歩留まりを可能にする。
【００１３】
アクティブマトリックス型ＯＬＥＤ設計は、この欠陥関連の性能問題に対する１つの解決策を提供するものである。アクティブマトリックス型ＯＬＥＤアレイにおいては、薄膜トランジスタ（ＴＦＴ）及び蓄積キャパシタのアレイを用いて、個々のＯＬＥＤ画素10の各々が独立してアクセス可能である。アクティブマトリックス型ディスプレー回路は、例えば特許文献３及び特許文献４に開示されている。アクティブマトリックス型の構成では、何れのＯＬＥＤ画素10での短絡ダイオード欠陥も、その他のＯＬＥＤ画素10には影響を及ぼさない。しかしながら、上述のように、アクティブマトリックス型ＯＬＥＤアレイの設計はかなり複雑であり、各ＯＬＥＤ画素10に多数の追加支援素子を必要とする。
【００１４】
アレイが、ＯＬＥＤ画素10の欠陥を補償するように、選択的にアクティブ又は非アクティブにされる部分群を有する新しいパッシブマトリックス型手法が特許文献５に開示されている。このＯＬＥＤアレイでは、各々の列が２つの別個の部分を含み、短絡ダイオードの場合にはそれらの何れかがアクティブ又は非アクティブにされる。この手法は、欠陥問題を軽減することはできるものの、アレイはかなりの数の追加素子を必要とする。また、その追加素子の多くは使用されないものである。さらに、製造及び試験後に生じた欠陥は依然としてディスプレー性能に悪影響を与える。
【００１５】
アドレス可能な画像ディスプレーに用いられるＯＬＥＤアレイのためのものでないことは明らかであるが、部屋照明や標識応用に用いられる大型ＯＬＥＤセル又はモジュール用に提案された解決策が幾らか興味深い（特許文献６参照）。そこには、複数の大面積ＯＬＥＤモジュールを交流電源に直接的に直列接続することが開示されている。各ＯＬＥＤセル又はモジュールは単一のダイオードであり、少なくとも数cm2の面積の放出表面を有する。ＯＬＥＤセル群は直列に接続されており、例えば、１つのＯＬＥＤセルのアノードがその前のＯＬＥＤセルのカソードに接続される。有利には、特許文献６に記載されている照明及び標識文字の用途では、この解決策により、ＯＬＥＤ装置はライン電圧の交流電流（定格120VAC、60Hz）で使用可能になるため、別個の直流電源が不要になる。直列接続されたＯＬＥＤセルは交流電流の半周期の各々で明るくなるように整えられている。非特許文献１に、照明応用に向けた大面積ＯＬＥＤセルのこの種の直列接続が開示されており、さらに、直列接続された他のＯＬＥＤ装置への故障の影響に関して議論されている。驚くことではないが、直列にされた短絡ＯＬＥＤセルダイオードに対応して、同じ直列内の他のＯＬＥＤセルの輝度が増大される。しかしながら、上述の単純な直列接続は、より複雑な故障反応機構よりも有利である。
【００１６】
従って、故障ＯＬＥＤのその他の近接ＯＬＥＤへの影響を抑制又は最小化するために幾つかの解決策が提案されているものの、各ＯＬＥＤのＥＬダイオード11が個々にアドレス可能な、画像を形成する画素10として機能する画像ディスプレー応用で用いられるパッシブマトリックス型ＯＬＥＤアレイでの利用に特に適した解決策はない。特許文献３及び４で開示されたアクティブマトリックス型設計は、特許文献５で開示された二重列解法がそうであるように、かなりの複雑性を付加するものである。特許文献６で提案された解決策は、大型照明のバンクとして用いられるモジュール化された個別ＯＬＥＤ照明装置に適用されるものであり、個々にアドレス可能な各ＯＬＥＤのＥＬダイオード11が画像を形成する１画素として機能するＯＬＥＤアレイに適用されるものではない。実用的な解決策を考えると、パッシブマトリックス型ＯＬＥＤアレイ設計の、低コストであることと、図２の概略図で示されるように比較的単純であることとを維持することに利点があると認識される。
【００１７】
従って、個々にアドレス可能な複数の画素を備えるＯＬＥＤアレイ装置に対するニーズ、及び、製造の複雑さを実質的に増すことなく、あるいは複雑な支援回路を必要とすることなく短絡状態への一定の許容度をもたらす方法へのニーズが存在すると考えることができる。
【特許文献１】米国特許第５８４４３６８号明細書
【特許文献２】米国特許第６５９４６０６号明細書
【特許文献３】米国特許第６３９２６１７号明細書
【特許文献４】米国特許第６４３３４８５号明細書
【特許文献５】米国特許第６６０５９０３号明細書
【特許文献６】米国特許出願公開第２００２／０１９０６６１号明細書
【非特許文献１】「Fault-tolerant,  scalable  organic  light-emitting  device  architecture」、Applied  Physics  Letters  Vol.82  No.16、2003年4月21日
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は、耐故障性が向上されたＯＬＥＤアレイを提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明によって提供される複数の列電極、及び複数の行の個々にアドレス可能なＯＬＥＤ画素を有するアレイは、各々の行が一般に共有される共有電極を含み：
ａ）各々の行の少なくとも１つのＯＬＥＤ画素が電流制限素子、及び有機エレクトロルミネッセント・ダイオードを有し、且つ前記少なくとも１つのＯＬＥＤ画素が前記共有電極と前記複数の列電極の１つとの間に電流を通電するためにそれらの間に接続されており；且つ
ｂ）前記有機エレクトロルミネッセント・ダイオードが前記電流制限素子と直列に接続されている。
【００２０】
本発明の特徴は、電流制限素子と直列にされたエレクトロルミネッセント・ダイオードを有する画素を設けることである。
【００２１】
本発明の利点は、各々の画素又は画素の行に、例えばスイッチングトランジスタ等の能動素子を必要とするのではなく、エレクトロルミネッセント・ダイオードと直列に受動素子を用いることである。本発明に係る解決策は、ディスプレーにおけるＯＬＥＤの暗い線欠陥の可能性を低減したＯＬＥＤアレイの製造を低コストで実現するものである。
【００２２】
本発明のさらなる利点は、単一画素の短絡によって線が脱落してしまう１つの原因を抑制することによって、ＯＬＥＤアレイの製造歩留まりを改善することが可能になることである。
【００２３】
本発明のさらなる利点は、短絡した画素によるＯＬＥＤアレイ性能への影響を最小化するように短絡画素を分離する製造方法を実現できることである。
【００２４】
本発明のこれら及び他の目的、特徴、及び利点は、以下の詳細な説明を、本発明の例示的な実施形態が示された図面とともに読むことにより当業者に明らかとなるところである。
【発明を実施するための最良の形態】
【００２５】
ここでの記載は、特に、本発明に従った装置に対して、その部分を形成する、あるいはより直接的に協働する素子を対象にしている。特に示されたり記載されたりしていない素子は、当業者に広く知られた様々な形態を取り得る。
【００２６】
本発明は、ＯＬＥＤセル画素10内のエレクトロルミネッセンス（ＥＬ）ダイオード11と直列に電流制限素子を導入することにより、短絡ダイオードからの保護の問題を解決するものである。以下の実施形態の各々に対して述べられるように、種々の異なる型式の電流制限素子が単独で、或いは組み合わせて用いられ得る。
【００２７】
図３ａは、単一のＯＬＥＤ画素10の各々の内部に複数のＥＬダイオード11が直列に接続された本発明の第１実施形態を示している。この上面発光構成では、カソードは透明である。この配置で１つのＥＬダイオード11が短絡することは、単に、ＯＬＥＤ画素10内で直列接続されたその他のＥＬダイオード11の電流負荷を増大させることになる。ＥＬダイオード11はそれ自体が電流制限素子となり、その場合、ＯＬＥＤ画素10内の各ダイオード11は放出光全体の幾らかの部分を提供する。あるいは、直列接続ダイオード群の内の1つ以上は、光を放出せずに単に電流制限素子として機能するダイオードとされることも可能である。
【００２８】
図３ｂは、この第１実施形態のＯＬＥＤ画素10内に置かれた構成要素の平面図を示している。ＥＬダイオード11は好適にドープされたＯＬＥＤ材料から形成され、１つのＥＬダイオード11のカソードが隣のダイオード11のアノードに接続するように、直列に配置されている。図３ｃの側面図に示されるように、ジャンパ36がカソード14とアノード16との間のこの接続を形成している。各ＥＬダイオード11の位置に、アノードライン26をカソードライン24から分離するための絶縁体34が設けられている。
【００２９】
この第１のディスプレーの実施形態には多数の代替配置が認められる。例えば、直列ＥＬダイオード11の数は、ドライバ特性などの要因に基づいて変更され得る。ＯＬＥＤ画素10内で直列接続されるＥＬダイオード11の数が多いほど、短絡状態に関する相対的な影響の受けにくさが増大する。しかしながら、同時に、直列接続ＥＬダイオード11数の増加に伴って、画素10を駆動するために必要な電圧も高くなる。
【００３０】
図４ａは第２実施形態の概略を示しており、ＯＬＥＤ画素10は電流制限のための直列抵抗38を用いている。直列抵抗38の抵抗値は、ＥＬダイオード11が短絡した場合に電流を制限するのに適した値に選定される。図４ｂは、この第２実施形態のＯＬＥＤ画素10内に置かれた構成要素の平面図を示している。図示の実施形態では、直列抵抗38はＥＬダイオード11のカソードに接続されている。しかしながら、抵抗38をアノードに直列接続しても等しく電流制限保護をもたらす。
【００３１】
この第２のディスプレーの実施形態にも同様に、他の実施形態との組み合わせを含め、多数の代替配置が認められる。例えば、直列抵抗38は２つ以上のＥＬダイオード11を含むＯＬＥＤ画素10で用いられてもよい。
【００３２】
図５ａは第３実施形態の概略を示しており、ＯＬＥＤ画素10は電流制限のためのヒューズ40を用いている。ＥＬダイオード11が短絡することで生じた過電流状態によってヒューズ40が飛ばされ、このＯＬＥＤ画素10が効果的に開放される。単一の暗画素が生じるが、他のＯＬＥＤ画素10から成るその他の画素はこの故障の影響を受けない。図５ｂは、ヒューズ40がＥＬダイオード11のカソードとカソードライン24との間に接続された、この第３のディスプレーの実施形態のＯＬＥＤ画素10内に置かれ得る構成要素の平面図を示している。ヒューズ40はＥＬダイオード11のアノードとアノードライン26との間、又はＥＬダイオード11のカソードとカソードライン24との間の何れに接続されてもよい。図５ａ及び５ｂに示される実施形態に代わる変形例には、ヒューズ40と複数のＥＬダイオード11、又は他の電流制限素子との直列結合が含まれる。
【００３３】
ヒューズ40は多数ある材料及び技術の何れを用いて製造されてもよい。ヒューズを形成するのに有用な材料は、一般に、比較的低い融点を有する合金である。特に、元素Bi、In、Pb、Sn、及びCdから選択された二元、三元、四元及び五元合金が好ましい。限定ではなく例として、ヒューズ40の材料は以下の何れかを含むことができる：
ａ）融点が47℃である五元共晶合金  Bi(44.7%)Pb(22.6%)In(19.1%)Sn(8.3%)Cd(5.3%)；
ｂ）融点が70℃である四元ウッド合金（Bi(50.0%)Pb(25.0%)Sn(12.5%)Cd(12.5%)）；
ｃ）融点が95℃である三元共晶Bi(52.5%)Pb(32.0%)Sn(15.5%)；
ｄ）融点が183℃である二元共晶はんだ（Sn(63%)Pb(37%)）。
【００３４】
これら又は他の元素から成る他の多くの共晶及び非共晶合金が、本発明に従ったヒューズ40を形成するために有用であることが認識される。
【００３５】
ヒューズ40はＯＬＥＤアレイ20の組立中にさらなる利点を有する。何れかの画素10のＥＬダイオード11が短絡された場合、ヒューズ40は回路接続を選択的に開放するのに有利であり、その位置の画素10を効率的に分離し、使用不可能にする。アレイ20に高い逆バイアス電圧を印加すると、大きなレベルの電流が短絡画素10のみで導通される。十分な値の逆バイアス電圧を印加することにより、短絡ＥＬダイオード11を有する画素10のみのヒューズ40が飛ばされることになる。これは高い歩留まりを可能にする。先述の歩留まり方程式（数式１）に関し、面積Aは事実上、単一画素10の領域サイズまで大いに低減される。
【００３６】
図６ａは第４実施形態の概略を示している。この実施形態では、単一のＯＬＥＤ画素10に対して複数のELダイオード11がアノードライン26とカソードライン24との間に電気的に並列に置かれており、各ＥＬダイオード11が別個の直列ヒューズ40を有している。この配置では、単一のＥＬダイオードが短絡すると、それに対応するヒューズ40が飛ばされて回路のこの部分が開放されるが、並列接続された他のＥＬダイオード11を介して電流の継続通電が可能になる。しかしながら、第３のディスプレーの実施形態の配置と異なり、ヒューズ40を組み立てるために別個の部材が用いられる必要はない。代わりに、ＯＬＥＤ材料自体の電流通電容量、又はその隣のカソード若しくはアノード支援構造の電流通電容量が事実上、この実施形態での溶断部材をもたらしてもよい。過電流状態はＥＬダイオード11を形成する導電体を溶融又は焼失させ、回路をその位置で開放することになる。
【００３７】
図６ｂは、この第４のディスプレーの実施形態のＯＬＥＤ画素10内に置かれる構成要素の平面図を示している。５個のＯＬＥＤ画素10が示されている。ＯＬＥＤ画素10内の並列ＥＬダイオード11の各々は、カソード14部材の薄ストリップ48とその下にあるアノード16部材との間に位置する発光有機材料によって形成されている。このようにカソード14を、ＥＬダイオード群11が形成するカソード14とアノード16との重なり領域内で空間的に離された、平行な薄ストリップ群48にパターン化することにより、複数のＥＬダイオード11が画素10についての並列サブピクセル素子の組として製造されることが可能になる。ダイオード形成領域の外側の電極部材は導電性であり、限られた電流通電容量を有する。特に、図６ｂに表されるようにカソードライン24とアノードライン26との重なり領域には直接的にない領域であるヒューズ領域41のＯＬＥＤ材料は、過電流に晒されると損傷され、電気的開放状態を形成することが多い。しかしながら、カソード14は薄ストリップ群48に分割されているので、過電流状態によって、ＥＬダイオード11が短絡された位置の薄ストリップ48の長手方向の何処かで溶融が引き起こされることもあり得る。故に、全ての薄ストリップ48が溶断機構として機能する。アノード16も同様に、ヒューズ動作をもたらすストリップ群の部分を用いて形成されてもよい。熱的な考慮を行うと、ストリップ48は、基板と直接接触していない電極上に形成されると最も良く機能する。基板は、ヒューズを開放する原因となる熱に対し望ましくない熱放散をもたらすからである。
【００３８】
図６ａの実施形態を実施するためにヒューズ40の機能を果たす別個の溶断部材を付加することは１つの変形例となる。しかしながら、図６ｂの全体的な配置は、別個の型式の溶断部材をＯＬＥＤアレイ20の製造プロセスに導入する必要がないため、製造しやすさの点で有利である。
【００３９】
ＯＬＥＤ材料の局所的な過熱、アノード16若しくはカソード14の分割片の過熱、又は第３のディスプレーの実施形態に関連して述べられたようなヒューズ部材の使用、の組み合わせて用いる複合型配置も同様に可能である。また、この第４実施形態の配置の変形例は、１つ以上のヒューズ40を対応する直列抵抗38で置換することを含む。他の変形例として、１つ以上の並列回路は、各々の回路内に直列接続された複数のＥＬダイオード11を備える配置を用いてもよい。
【００４０】
エリア照明応用はＯＬＥＤセルが個々にアドレスされるのではなく同時に動作させられるものであるが、アレイ20状の個々にアドレス可能なＯＬＥＤ画素10に提供される耐故障性の解決策はまた、エリア照明に用いられる大型ＯＬＥＤセルにも適用され得る。特に、図５ａ及び６ａの概略図で示される第３及び第４のディスプレーの実施形態によって提供される解決策は、部屋照明又は他のエリア照明装置に用いられる大面積ＯＬＥＤにおいても格別な実用性を有する。背景技術にて述べられたように、照明応用で複数のＯＬＥＤセルを含む機器を交流ライン電流に直接接続可能にする目的で、大型ＯＬＥＤセル又はモジュールの直列接続が提案されている。特許文献６で述べられているように、これらの装置の直列接続はまた、短絡事象における一定の耐故障性を個々のＯＬＥＤセルにもたらすものである。
【００４１】
図７は、大型ＯＬＥＤセル52のアレイを有するエリア照明装置50を示している。各ＯＬＥＤセル52は、単一の大型ＯＬＥＤダイオード58をヒューズ56と直列に接続することによって形成されている。そして、ＯＬＥＤセル52のバンク54は複数のＯＬＥＤセル52を並列に接続することによって形成されている。バンク54は使用可能なエリア照明装置又はモジュールを提供し得るが、より実用的には図７に示されるように、ＯＬＥＤセル52の連続するバンク54が直列に接続される。この耐故障性配置を用いると、ＯＬＥＤセル52内の大型ＯＬＥＤダイオード58の何れかの短絡により、それに対応するヒューズ56が飛ばされるが、ＯＬＥＤセル52の同一バンク54内の隣接ＯＬＥＤセル52が機能することを可能にする。図７の配置は、特に直列接続されたバンク54を用いるとき、交流電力応用に適している。しかしながら、図７の配置では、ＯＬＥＤセル52は交流の半周期の間だけ明るくなる。一部のＯＬＥＤセル52の向きを逆にすることによって、ＯＬＥＤセル52の互い違いになったグループが交流電流の各々の半周期に明るくなる。
【００４２】
図８は、直流電源を用いるエリア照明装置50の実施形態におけるＯＬＥＤセル52のバンク54の配置を示している。ここでは、ＯＬＥＤセル52のバンク54は、図７の実施形態と同様に形成されているが、直流源の両端間に並列に接続されている。この照明配置は、電池電流又は他の直流源を使用する車載応用及びその他の環境に特に適したものである。
【００４３】
トランジスタスイッチ及びそれらに必要な支援素子を用いるアクティブマトリックス型ＯＬＥＤアレイと異なり、図３ａ、３ｂ、３ｃ、４ａ、４ｂ、５ａ、５ｂ、６ａ及び６ｂのディスプレーの実施形態での全体的な手法は、例えば追加のＥＬダイオード11、受動抵抗38、又はヒューズ40等の、ＥＬダイオード11と直列に配置された単純な電流制限素子を使用する。
【００４４】
図３ａ、３ｂ、３ｃ、４ａ、４ｂ、５ａ、５ｂ、６ａ及び６ｂのディスプレーの実施形態を用いると、製造歩留まりはコストに有意な影響を与えることなく改善されることになる。背景技術で述べた数式１に関しては、この方法を用いると、実効面積Aはディスプレー全体の面積Aではなく、画素10の面積まで縮小される。
【００４５】
本発明について、特定の好ましい実施形態を具体的に参照しながら詳細に説明した。しかしながら、当業者に理解されるところであるが、本発明の範囲を逸脱することなく様々な変形及び変更が為され得る。例えば、上述の実施形態の様々な電流制限の解決策は、有利な素子配置を実現するように互いに組み合わせられ得る。行及び列の電極、並びにデバイスの極性の指定は、実際にはここで開示された一部の実施形態を実施するに際して逆にされ得る。本発明の意図において、直列接続された電流制限素子は、製造しやすさに応じて、ＥＬダイオード11のアノード端子又はカソード端子の何れにも接続され得る。本発明は上面発光及び底面発光の双方のＯＬＥＤ構造に適用可能である。
【図面の簡単な説明】
【００４６】
【図１】従来のＯＬＥＤ画素の基本素子を示す断面側面図である。
【図２ａ】従来のパッシブマトリックス型ＯＬＥＤアレイの基本配置を示す概略図である。
【図２ｂ】或る電流源及び行スキャン条件での、短絡を有する従来のパッシブマトリックス型ＯＬＥＤアレイの一部分を示す概略図である。
【図２ｃ】或る電流源及び行スキャン条件での、短絡を有する従来のパッシブマトリックス型ＯＬＥＤアレイの一部分を示す概略図である。
【図２ｄ】或る電流源及び行スキャン条件での、短絡を有する従来のパッシブマトリックス型ＯＬＥＤアレイの一部分を示す概略図である。
【図２ｅ】或る電流源及び行スキャン条件での、短絡を有する従来のパッシブマトリックス型ＯＬＥＤアレイの一部分を示す概略図である。
【図３ａ】本発明の第１実施形態に係るＯＬＥＤ画素配置を示す概略図である。
【図３ｂ】図３ａに示される第１実施形態におけるＯＬＥＤの構成要素を示す平面図である。
【図３ｃ】第１実施形態におけるＯＬＥＤ画素の構成要素を示す断面側面図である。
【図４ａ】本発明の第２実施形態に係るＯＬＥＤ画素配置を示す概略図である。
【図４ｂ】図４ａに示される第２実施形態におけるＯＬＥＤの構成要素を示す平面図である。
【図５ａ】本発明の第３実施形態に係るＯＬＥＤ画素配置を示す概略図である。
【図５ｂ】図５ａに示される第３実施形態におけるＯＬＥＤの構成要素を示す平面図である。
【図６ａ】本発明の第４実施形態に係るＯＬＥＤ画素配置を示す概略図である。
【図６ｂ】図６ａに示される第４実施形態におけるＯＬＥＤの構成要素を示す平面図である。
【図７】本発明に係る技術を用いたエリア照明装置の実施形態におけるＯＬＥＤセルの配置を示す概略図である。
【図８】本発明に係る技術を用いた、直流電源を用いるエリア照明装置の実施形態におけるＯＬＥＤセルの代替配置を示す概略図である。
【符号の説明】
【００４７】
10…ＯＬＥＤ画素
10a、10b、10c、10d…画素
11…エレクトロルミネッセント・ダイオード
11a、11b、11c、11d…エレクトロルミネッセント・ダイオード
12…有機層
14…カソード
16…アノード
18…基板
20…パッシブマトリックス型ＯＬＥＤアレイ
22…電流源
24…カソードライン
26…アノードライン
28、30…スイッチ
34…絶縁体
36…ジャンパ
38…抵抗
40…ヒューズ
41…ヒューズ領域
42a、42b…列
44a、44b…行
46…短絡
48…ストリップ
50…エリア照明装置
52…ＯＬＥＤセル
54…バンク
56…ヒューズ
58…大型ＯＬＥＤダイオード
【図１】
2007523368.tif 000003
【図２ａ】
2007523368.tif 000004
【図２ｂ】
2007523368.tif 000005
【図２ｃ】
2007523368.tif 000006
【図２ｄ】
2007523368.tif 000007
【図２ｅ】
2007523368.tif 000008
【図３ａ】
2007523368.tif 000009
【図３ｂ】
2007523368.tif 000010
【図３ｃ】
2007523368.tif 000011
【図４ａ】
2007523368.tif 000012
【図４ｂ】
2007523368.tif 000013
【図５ａ】
2007523368.tif 000014
【図５ｂ】
2007523368.tif 000015
【図６ａ】
2007523368.tif 000016
【図６ｂ】
2007523368.tif 000017
【図７】
2007523368.tif 000018
【図８】
2007523368.tif 000019
【国際調査報告】
2007523368.tif 000020
2007523368.tif 000021
2007523368.tif 000022
2007523368.tif 000023
2007523368.tif 000024