(57)【要約】  フェーズロックループ周波数シンセサイザが、チャージポンプ（３３２）、フェーズロックループフィルタ（３１０）、電圧制御発振器（３１４）、及び帯域幅校正回路（３０４、４５０、４６０）を有する。帯域幅校正回路は、電圧制御発振器（３１４）のゲインを測定し、測定された電圧制御発振器のゲインを使用してチャージポンプ電流レベルを調節する。チャージポンプ電流レベルは、測定された電圧制御発振器のゲインとチャージポンプ電流レベルとの積が一定のフェーズロックループ帯域幅をもたらすように調節される。本発明はまた、プログラマブルチャージポンプに接続されたフェーズロックループフィルタの抵抗値にマッチした抵抗値を有するプログラマブルチャージポンプを有するフェーズロックループも開示している。フェーズロックループ帯域幅を電圧制御発振器のゲインの測定に基づいて校正する方法、及び受信されたＲＦ信号を処理するシステムもまた、開示される。
2007507985.tif 000002
【特許請求の範囲】
【請求項１】
プログラマブルチャージポンプと、
前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、
前記フェーズロックループフィルタに動作的に接続されて、前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、
前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループと、
を備え、
前記制御ループは、前記プログラマブルチャージポンプを制御して、前記発振器の測定されたゲインに基づいてその出力電流レベルを調節する、フェーズロックループ帯域幅校正回路。
【請求項２】
前記制御ループが、
前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
を含む、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項３】
前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項４】
前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項２に記載のフェーズロックループ帯域幅校正回路。
【請求項５】
前記発振器の出力に動作的に接続された整数Ｎ除算器と、
前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項６】
前記制御ループが前記プログラマブルチャージ回路を制御して、その出力電流レベルを、前記測定されたゲインと平均Ｎ値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記Ｎ値が前記整数Ｎ除算器によって提供される、請求項５に記載のフェーズロックループ帯域幅校正回路。
【請求項７】
前記発振器の出力に動作的に接続された整数Ｎ除算器と、
前記整数Ｎ除算器に動作的に接続されたシグマ・デルタ変調器と、
前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項８】
前記制御ループが前記プログラマブルチャージポンプを制御して、その出力電流を、前記測定されたゲインと平均Ｎ値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記Ｎ値が前記整数Ｎ除算器によって提供される、請求項７に記載のフェーズロックループ帯域幅校正回路。
【請求項９】
校正信号から信号を取得するプログラマブルゲイン増幅器と、
前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
をさらに備える、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項１０】
前記ゲインコントローラがカウンタと複数の抵抗器とを含み、前記複数の抵抗器が、前記プログラマブルゲイン増幅器の出力と前記プログラマブルゲイン増幅器の入力との間に接続された回路内に又は回路外にスイッチ可能である、請求項９に記載のフェーズロックループ帯域幅校正回路。
【請求項１１】
前記ゲインコントローラが、前記プログラマブルゲイン増幅器のゲインを、前記プログラマブルゲイン増幅器へのフルスケール入力が前記発振器における前記所定の周波数シフトを生成するように制御する、請求項９に記載のフェーズロックループ帯域幅校正回路。
【請求項１２】
前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項１３】
前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項１に記載のフェーズロックループ帯域幅校正回路。
【請求項１４】
前記プログラマブルチャージポンプが、前記積分器パスに第１の電流出力レベルを且つ前記リードラグパスに第２の電流出力レベルを提供する、請求項１３に記載のフェーズロックループ帯域幅校正回路。
【請求項１５】
プログラマブルチャージポンプと、
前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、
前記フェーズロックループフィルタに動作的に接続されて、前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、
を備えており、
前記プログラマブルチャージポンプは抵抗値を有し、
前記フェーズロックループフィルタは抵抗値を有し、
前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、フェーズロックループ回路。
【請求項１６】
前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループをさらに備え、
前記制御ループは、前記プログラマブルチャージポンプを制御して、前記発振器の測定されたゲインに基づいてその出力電流レベルを調節する、請求項１５に記載のフェーズロックループ回路。
【請求項１７】
前記制御ループが、
前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
を含む、請求項１６に記載のフェーズロックループ回路。
【請求項１８】
前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項１６に記載のフェーズロックループ回路。
【請求項１９】
前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項１７に記載のフェーズロックループ回路。
【請求項２０】
前記発振器の出力に動作的に接続された整数Ｎ除算器と、
前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項１６に記載のフェーズロックループ回路。
【請求項２１】
前記制御ループが前記プログラマブルチャージ回路を制御して、その出力電流レベルを、測定されたゲインと平均Ｎ値によって除算されたチャージポンプ電流レベルとの積が一定に保たれるように調節し、前記Ｎ値が前記整数Ｎ除算器によって提供される、請求項２０に記載のフェーズロックループ回路。
【請求項２２】
校正信号から信号を取得するプログラマブルゲイン増幅器と、
前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
をさらに備える、請求項１６に記載のフェーズロックループ回路。
【請求項２３】
前記ゲインコントローラがカウンタと複数の抵抗器とを含み、前記複数の抵抗器が、前記プログラマブルゲイン増幅器の出力と前記プログラマブルゲイン増幅器の入力との間に接続された回路内に又は回路外にスイッチ可能である、請求項２２に記載のフェーズロックループ回路。
【請求項２４】
前記ゲインコントローラが、前記プログラマブルゲイン増幅器のゲインを、前記プログラマブルゲイン増幅器へのフルスケール入力が前記発振器における前記所定の周波数シフトを生成するように制御する、請求項２２に記載のフェーズロックループ回路。
【請求項２５】
前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項１６に記載のフェーズロックループ回路。
【請求項２６】
前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項１６に記載のフェーズロックループ回路。
【請求項２７】
（ａ）フェーズロックループを局部発振器オフセットに設定するステップと、
（ｂ）前記フェーズロックループを定在させるステップと、
（ｃ）前記フェーズロックループに位置する電圧制御発振器の第１のゲインを測定するステップと、
（ｄ）前記フェーズロックループをチャンネル中心周波数に設定するステップと、
（ｅ）前記フェーズロックループを定在させるステップと、
（ｆ）前記電圧制御発振器の第２のゲインを測定するステップと、
（ｇ）前記第１及び第２のゲイン測定値の間の差を決定するステップと、
（ｈ）前記フェーズロックループに位置するプログラマブルチャージ回路を制御し、前記決定されたゲイン差に基づいてその出力電流レベルを調節するステップと、
を包含する、フェーズロックループ帯域幅を校正する方法。
【請求項２８】
前記プログラマブルチャージ回路が、その出力電流レベルを、測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項２７に記載の方法。
【請求項２９】
受信された無線周波数信号を処理するシステムであって、
前記無線周波数信号を受信する受信機と、
前記受信された無線周波数信号をベースバンドにミックスダウンする混合ユニットと、
前記受信された無線周波数信号をベースバンドにミックスダウンする際に前記混合ユニットによって使用される信号を生成する周波数シンセサイザと、
前記ベースバンド無線周波数信号をローパスフィルタリングするフィルタリングユニットと、
前記フィルタリングユニットのＲ及びＣ値を決定して前記フィルタリングユニットの極及び零点周波数を校正するＲＣ校正ユニットと、
を備え、
前記周波数シンセサイザは、プログラマブルチャージポンプと、前記プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を含むフェーズロックループ回路を含み、
前記ＲＣ校正ユニットは、前記決定されたＲ及びＣ値を使用して前記フェーズロックループフィルタの極及び零点周波数を校正する、システム。
【請求項３０】
前記フェーズロックループフィルタ及び前記プログラマブルチャージポンプに動作的に接続された制御ループをさらに備え、前記制御ループは、前記プログラマブルチャージポンプを制御して、その出力電流レベルを前記発振器の測定されたゲインに基づいて調節する、請求項２９に記載のシステム。
【請求項３１】
前記制御ループが、
前記フェーズロックループフィルタに動作的に接続されて前記フェーズロックループフィルタから出力された電圧を測定する電圧測定回路と、
前記電圧測定回路に動作的に接続されて、前記測定された電圧をデジタル信号に変換するアナログ・デジタル変換器と、
前記プログラマブルチャージポンプに、前記アナログ・デジタル変換器から取得されたデジタル信号に基づいてその出力電流レベルを調節させるコントローラと、
を含む、請求項３０に記載のシステム。
【請求項３２】
前記制御ループが、前記プログラマブルチャージポンプを制御して、その出力電流レベルを、前記測定されたゲインとチャージポンプ電流レベルとの積が一定に保たれるように調節する、請求項３０に記載のシステム。
【請求項３３】
前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに動作可能に接続されて、バンドギャップ電圧における変化に基づいて、前記プログラマブルチャージポンプと前記アナログ・デジタル変換器とに同じリファレンス電圧を生成して且つ印加する電圧リファレンス回路をさらに備える、請求項３１に記載のシステム。
【請求項３４】
前記発振器の出力に動作的に接続された整数Ｎ除算器と、
前記整数Ｎ除算器と前記プログラマブルチャージポンプとの間に動作的に接続された位相及び周波数検出器と、
をさらに備える、請求項３０に記載のシステム。
【請求項３５】
校正信号から信号を取得するプログラマブルゲイン増幅器と、
前記プログラマブルゲイン増幅器からの出力の電圧を、前記発振器における所定の周波数シフトを生成するために必要とされる電圧と比較して、ゲイン信号を生成する比較器と、
前記比較器によって生成された前記ゲイン信号に応答して、前記プログラマブルゲイン増幅器のゲインを制御するゲインコントローラと、
をさらに備える、請求項３０に記載のシステム。
【請求項３６】
前記フェーズロックループフィルタが、キャパシタと、前記キャパシタを前記フェーズロックループフィルタの電圧までプリチャージする充電回路と、前記キャパシタを前記フェーズロックループフィルタ回路内にスイッチしてフェーズロックループ帯域幅を有効にするスイッチと、を含む、請求項３０に記載のシステム。
【請求項３７】
前記フェーズロックループフィルタが積分器パスとリードラグパスとを有する二重パスを含む、請求項３０に記載のシステム。
【請求項３８】
前記プログラマブルチャージポンプは抵抗値を有し、前記フェーズロックループフィルタは抵抗値を有し、前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、請求項２９に記載のシステム。
【請求項３９】
前記プログラマブルチャージポンプは抵抗値を有し、前記フェーズロックループフィルタは抵抗値を有し、前記プログラマブルチャージポンプの前記抵抗値は前記フェーズロックループフィルタの前記抵抗値に合致されている、請求項３０に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フェーズロックループ及び電圧制御発振器を有する周波数シンセサイザに関している。より具体的には、本発明は、外部周波数リファレンスに基づいてフェーズロックループ帯域幅を迅速に確立するフェーズロックループ帯域幅校正回路を有する周波数シンセサイザに関している。
【背景技術】
【０００２】
フェーズロックループは、クロック回復、周波数及び位相変調、ならびに周波数シンセサイザのような様々なアプリケーションで使用されている。電圧制御発振器はフェーズロックロープの中心設計素子であり、それによって、電圧制御発振器はその入力電圧に比例した出力周波数を生成する。電圧制御発振器の典型的な欠点は、集積回路プロセスの変動による印加入力電圧に対する出力周波数の不確かさである。これは、所望の周波数を提供するために、大きなゲインを有する電圧制御発振器に対する必要性をもたらす。大きな電圧制御発振器のゲインはまた、印加入力電圧における任意のノイズに対して、位相ノイズとしても知られる出力周波数における大きな変動を生成する効果も有する。電圧制御発振器出力におけるこの位相ノイズは、出力信号の純度を制限するので望ましくない。上述のように、電圧制御発振器の通常のアプリケーションは、ワイヤレス通信システムの範囲内にある。ワイヤレス通信システムは、典型的には受信パス回路及び送信パス回路の両方における周波数合成を必要とする。例えば、米国及び欧州における携帯電話の標準は、約９００ＭＨｚ及び１８００ＭＨｚの２つの周波数帯域に中心を有する通信を行う携帯電話システムを規定している。
【０００３】
デュアルバンド携帯電話は、９００ＭＨｚ周波数帯域及び１８００ＭＨｚ周波数帯域の両方で動作することができる。それらの周波数帯域の内部では、携帯の標準は、基地局ユニットとモバイルユニットとが３０ｋＨｚ（IS-54）又は２００ｋＨｚ（ＧＳＭ）幅のチャンネルのような複数のチャンネルを通じて通信するシステムを規定する。例えば、IS-54標準では、約８００のチャンネルが基地局からモバイルユニットに情報を送信するために使用され、他の約８００のチャンネルがモバイルユニットから基地局に情報を送信するために使用される。８６９ＭＨｚから８９４ＭＨｚの周波数帯域及び８２４ＭＨｚから８４９ＭＨｚの周波数帯域は、それぞれこれらのチャンネルのためにリザーブされている。
【０００４】
モバイルユニットは、それが動作している標準に対するチャンネルのいずれにおいても送受信できなければならないので、９００ＭＨｚ領域で例えば３０ｋＨｚ刻みのような特定のチャンネル幅の刻みで正確な周波数信号を生成するために、周波数シンセサイザが設けられなければならない。
【０００５】
電圧制御発振器を含むフェーズロックループ回路は、所望の出力周波数を生成するためにモバイルユニットアプリケーションでしばしば使用される。モバイルアプリケーションにおけるフェーズロックループ回路の一例は、図１及び図２に描かれている。
【０００６】
図１は、携帯電話システムのモバイルユニットのような、従来技術のワイヤレス通信装置に対する受信パス回路１５０のブロック図の例である。到来信号はアンテナ１０８によって受信され、バンドパスフィルタ１１０によってフィルタリングされ、低ノイズ増幅器１１２によって増幅される。この受信された信号は、典型的には無線周波数信号、例えば９００ＭＨｚ又は１８００ＭＨｚ信号である。この無線周波数信号は、通常は、ベースバンドにミックスダウンされる前に、所望の中間周波数にミックスダウンされる。水晶発振器１０５からのリファレンス周波数（ｆＲＥＦ）１０６を使用して、周波数シンセサイザ１００はＲＦ混合信号（ＲＦＯＵＴ）１０２をミキサ１１４に提供する。ミキサ１１４はこのＲＦＯＵＴ信号１０２を、フィルタリングされ且つ増幅された入力信号１１３と合成し、２つの周波数成分を有する信号１１５を生成する。この信号は、バンドパスフィルタ１１６によってフィルタリングされて、ＩＦ信号１１７を提供する。このＩＦ信号１１７はそれから、ミキサ１２２及び１２４によってベースバンドにミックスダウンされる前に、可変ゲイン増幅器１１８によって増幅される。
【０００７】
モバイル電話における信号処理は、典型的には同相（Ｉ）及び直交（Ｑ）信号を使用してベースバンドで実行される。Ｑ信号は、Ｉ信号から９０度の位相シフトだけオフセットされている。これらの２つの信号を提供するために、ＩＦ混合信号１０４と二重１／２及び直交シフトブロック１２０が利用され得る。周波数シンセサイザ１００はＩＦＯＵＴ信号１０４を例えば約５００ＭＨｚで生成し、これがブロック１２０において２で除算されて、混合信号１１９及び１２１を提供する。ブロック１２０は、ミキサ１２２への信号１２１をミキサ１２４への信号１１９に対して９０度だけ遅らせる。ブロック１２０は、信号１０４の両端で動作する２つのフリップフロップ回路を用いて、フリップフロップの出力が信号１０４の周波数の半分であり且つお互いに９０度オフセットしているように、実現され得る。結果として得られる出力信号１２３及び１２５は、２つの周波数成分を有している。
【０００８】
ベースバンド周波数がＤＣに中心を有していると仮定すると、信号はローパスフィルタ１２６及び１２８を使用してフィルタリングされる。結果として得られるベースバンド信号１２３はＱ信号であり、結果として得られるベースバンド信号１２５はI信号である。これらの信号１２３及び１２５は、処理ブロック１３０によってベースバンドでさらに処理され得て、Ｉ及びＱ信号１３１及び１３２としてモバイル電話回路の残り部分に提供され得る。
【０００９】
図２は、周波数シンセサイザ１００によって必要とされる周波数の一つを合成する従来技術のフェーズロックループ回路２００のブロック図である。第２のフェーズロックループ回路は、第２の周波数を提供するために実現され得る。リファレンス周波数１０６はＲ除算カウンタ２０４によって取得され、出力周波数１０２はＮ除算カウンタ２１４によって取得される。結果として得られる除算された信号２１６及び２１８は、位相検出器２０６によって取得される。位相検出器２０６は、除算された信号２１６の位相と除算された信号２１８の位相との間の位相差を決定する。位相検出器２０６は、この位相差を使用してチャージポンプ２０８を駆動する。チャージポンプ２０８は電圧出力を提供し、これがループフィルタ２１０によってフィルタリングされて電圧制御信号２２０を提供する。電圧制御信号２２０は、電圧制御発振器２１２の出力周波数１０２を制御する。
【００１０】
典型的なモバイル電話アプリケーションに対して、周波数１０４は一定に保たれる一方で、周波数１０２は到来信号のチャンネルに依存して変化する。これより、第１のフェーズロックループは周波数１０４を提供するために使用され得て、そのＮ及びＲ値は、一度プログラミングされ且つそれからそのまま放置され得る。第２のフェーズロックループは周波数１０２を提供するために使用され得て、そのＮ及びＲ値は、所望の信号１０２を提供するために選択的にプログラミングされ得る。望まれるならば、この第２のフェーズロックループに対するＲ値が一度プログラミングされ且つそれからそのまま放置され得る一方で、Ｎ値が所望の信号１０２を選択するために使用され得る。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
携帯電話システムにおけるモバイルユニットのようなワイヤレス通信装置のための典型的な送信パス回路（図示されず）は、送信信号をベースバンドからＲＦ送信周波数まで動かす回路を含み得る。携帯電話システムに対する送信周波数帯域は、典型的には受信周波数帯域内に含まれるものと同一の数のチャンネルを含む。しかし、送信チャンネルは、受信チャンネルから固定周波数量だけシフトされる。
【００１２】
上述のように、フェーズロックループ回路は、典型的には位相検出器を使用して、除算されたリファレンス周波数と除算された出力周波数との間の位相差をモニタして、チャージポンプを駆動する。チャージポンプは、位相差に比例する電荷のパケットをループフィルタに渡す。
【００１３】
電圧制御発振器に接続されたループフィルタは、電圧を出力し、電圧制御発振器の出力周波数を制御する。このフィードバックループの動作は、位相差を零に駆動して安定且つプログラム可能な出力周波数を提供しようと試みる。リファレンス周波数及び除算器回路に対する値は、モバイルユニットが動作している標準に依存して選ばれ得る。
【００１４】
しかし、通信システムの性能は、合成された高周波出力信号の純度に、強く（critically）依存する。信号の受信に対して、不純な周波数源は、望まれないチャンネルを所望のチャンネルに混合する結果となる。信号の送信に対して、不純な周波数源は隣接するチャンネルに干渉をもたらし、送信されたデータを回復する受信機の能力を制限する。
【００１５】
したがって、周波数シンセサイザは、典型的にはスペクトル純度に対して非常に厳格な要求を満たさなければならない。携帯電話アプリケーションにおいて要求されるスペクトル純度のレベルは、フェーズロックループ周波数シンセサイザソリューションの設計を、非常に要求が高いものにする。
【００１６】
３つのタイプのスペクトル不純性が、周波数合成のためのフェーズロックループの実現にて使用される電圧制御発振器にて典型的に生じる。それらは、出力周波数に関連した高調波歪み成分、出力周波数の近傍のスプリアストーン、及び出力周波数に中心を有する位相ノイズである。
【００１７】
一般に、高調波歪み成分はそれほど問題ではない。なぜなら、高調波歪み成分は所望の基本波から離れて生じ、高調波歪み成分の効果は周波数シンセサイザの外部の携帯電話回路にて除去され得るからである。
【００１８】
しかし、スプリアストーンは、しばしば基本波に近付く。リファレンストーンを含むスプリアストーンは、携帯電話アプリケーションによって約−７０ｄＢｃより小さいことが要求され得る一方で、高調波歪み成分は約−２０ｄＢｃより小さいことが要求され得るのみである。「ｃ」が、出力周波数である「搬送波」周波数のパワーに対して測定された量であることを示す点に留意されたい。
【００１９】
位相ノイズは、出力周波数の近傍に連続的に広がった望ましくないエネルギーである。位相ノイズは、出力周波数のスペクトル純度に対して、３つのうちで最も多くの損害を与え得る。
【００２０】
フェーズロックループ帯域幅は、フェーズロックループノイズ及びフェーズロックループ定在時間の両方に強いインパクトを有する。一般に、より広い帯域幅は、より速い定在時間をもたらすが、より高いノイズをもたらす。典型的には、フェーズロックループ帯域幅は、集積回路要素のトレランスのために＋／−８０％又はそれ以上も変化することができる。代わりに、フェーズロックループ帯域幅の変化は、フェーズロックループ定在時間及びフェーズロックループノイズの制御を少なくさせる。
【００２１】
したがって、フェーズロックループを、フェーズロックループ帯域幅における変動の低減を提供する電圧制御発振器と一体化することが望ましい。さらに、一体化されたフェーズロックループと電圧制御発振器とを提供して、フェーズロックループ帯域幅の迅速な設定時間を可能にすることが望ましい。最後に、外部周波数リファレンスのみを使用してフェーズロックループ帯域幅を迅速に設定することができる、一体化されたフェーズロックループと電圧制御発振器とを提供することが望ましい。
【課題を解決するための手段】
【００２２】
本発明の第１の局面は、フェーズロックループ帯域幅校正回路である。このフェーズロックループ帯域幅校正回路は、プログラマブルチャージポンプと、プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、フェーズロックループフィルタに動作的に接続されてフェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、フェーズロックループフィルタ及びプログラマブルチャージポンプに動作的に接続された制御ループと、を含んでいる。制御ループは、プログラマブルチャージポンプを制御して、発振器の測定されたゲインに基づいてその出力電流レベルを調節する。
【００２３】
本発明の第２の局面は、フェーズロックループ回路である。このフェーズロックループ回路は、プログラマブルチャージポンプと、プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、フェーズロックループフィルタに動作的に接続されてフェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を含んでいる。プログラマブルチャージポンプは抵抗値を有し、フェーズロックループフィルタは抵抗値を有し、プログラマブルチャージポンプの抵抗値はフェーズロックループフィルタの抵抗値に合致されている。
【００２４】
本発明の第３の局面は、フェーズロックループ帯域幅を校正する方法である。この方法は、フェーズロックループを局部発振器オフセットに設定し、フェーズロックループを定在させ、フェーズロックループに位置する電圧制御発振器の第１の入力電圧を測定し、フェーズロックループをチャンネル中心周波数に設定し、フェーズロックループを定在させ、電圧制御発振器の第２の入力電圧を測定し、第１及び第２の電圧測定値の間の差を決定し、フェーズロックループに位置するプログラマブルチャージポンプ回路を制御して、決定されたゲイン差に基づいてその出力電流レベルを調節する。
【００２５】
本発明の第４の局面は、受信された無線周波数信号を処理するシステムである。このシステムは、無線周波数信号を受信する受信機と、受信された無線周波数信号をベースバンドにミックスダウンする混合ユニットと、受信された無線周波数信号をベースバンドにミックスダウンする際に混合ユニットによって使用される信号を生成する周波数シンセサイザと、ベースバンド無線周波数信号をローパスフィルタリングするフィルタリングユニットと、フィルタリングユニットのＲ及びＣ値を決定してフィルタリングユニットの極及び零点周波数を校正するＲＣ校正ユニットと、を含んでいる。周波数シンセサイザは、プログラマブルチャージポンプと、プログラマブルチャージポンプに動作的に接続されたフェーズロックループフィルタと、フェーズロックループフィルタに動作的に接続されてフェーズロックループフィルタから取得された信号に基づいて周波数信号を生成する発振器と、を有するフェーズロックループ回路を含んでいる。ＲＣ校正ユニットは、決定されたＲ及びＣ値を使用してフェーズロックループフィルタの極及び零点周波数を校正する。
【発明を実施するための最良の形態】
【００２６】
本発明は、様々な構成要素及び構成要素の配置、ならびに様々なステップ及びステップの配置の形態を取り得る。図面は、好適な実施形態を描写することのみを目的としており、本発明を制限することは企図されていない。
【００２７】
上述のように、本発明は、電圧制御発振器を有するフェーズロックループ周波数シンセサイザを実現することによって高周波信号を合成する方法及び装置を企図している。
【００２８】
電圧制御発振器を有するフェーズロックループ周波数シンセサイザを実現することによって高周波信号を合成するそのような方法及び装置のより詳細な記載は、2002年8月29日付けで出願された「変調ゲイン校正方法及びそのシステム」という名称の同時係属中の米国特許出願第10/230,763号に示されている。2002年8月29日付けで出願された同時係属中の米国特許出願第10/230,763号の全内容が、参照によってここに援用される。図３は、電圧制御発振器を有するフェーズロックループ周波数シンセサイザを実現することによって高周波信号を合成する装置の一例を描いている。
【００２９】
図３に示されているように、シグマ・デルタ変調器及びデジタル・アナログ変換器回路３００は、ガウシアン周波数シフトされたキー信号を取得する。シグマ・デルタ変調器及びデジタル・アナログ変換器回路３００は、信号をアナログ信号に変調且つ変換する。シグマ・デルタ変調器及びデジタル・アナログ変換器回路３００を出るときに、アナログ信号はローパスフィルタ３０２によってフィルタリングされる。フィルタリングされた信号はプログラマブルゲイン増幅器３０４によってスケーリングされ、それから、合計回路３１２に供給される前に変調減衰回路３０６によって減衰される。
【００３０】
プログラマブルゲイン増幅器３０４は、図４に関してより詳細に議論される。合計回路３１２は、任意の一般的な合計回路であり得る。
【００３１】
図３は、フェーズロックループをさらに描いている。このフェーズロックループは、位相周波数検出器及びチャージポンプ回路３３４、位相及び周波数検出器３３０、並びにチャージポンプ３３２を含む。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ除算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力に基づいて、チャージポンプ３３２は、所定の電流をループフィルタ３１０に出力するように制御される。好適な実施形態では、チャージポンプ３３２は５つのレベルのうちの一つにプログラム可能である。
【００３２】
ループフィルタ３１０からの信号は、合計回路３１２及び変調ゲイン校正回路３０８に供給される。変調ゲイン校正回路３０８は、図5に関してより詳細に議論される。合計回路３１２からの合計された信号は電圧制御発振器３１４に供給され、これは取得した電圧に基づいて出力周波数を生成する。
【００３３】
出力周波数は、プリスケーラ３１６を通るフェーズロックループを通ってフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。整数Ｎ除算器３１８の除算設定は、シグマ・デルタ変調回路３２０からの信号によって制御される。シグマ・デルタ変調回路は合計器回路３２２に接続され、これはチャンネル信号を変調スケーリング回路３２４からの信号と合計する。変調スケーリング回路３２４は、ガウシアン周波数シフトされたキー信号をスケーリングして、所望の変調周波数オフセットを生成する。
【００３４】
動作にあたって、図３の装置は、送信中に、電圧制御発振器３１４は、適当な信号を電圧制御発振器３１４の制御電圧入力及びシグマ・デルタ変調器入力に合計することによって、ガウシアン周波数シフトされたキーデータによって変調される。フェーズロックループは、フェーズロックループの帯域幅内での変調に応答し、変調をキャンセルしようと試みる。図３に描かれた２点変調を使用することが、この効果を低減する。
【００３５】
変調は、シグマ・デルタ変調器／デジタル・アナログ変換器（３００）、ローパスフィルタ（３０２）、プログラマブルゲイン増幅器（３０４）、変調減衰ネットワーク（３０６）、及び合計器（３１２）パスを使用して、電圧制御発振器３１４に印加される。上述のように、シグマ・デルタ変調器／デジタル・アナログ変換器３００の出力は、ローパスフィルタリングされ、電圧制御発振器における変化Kvを補償するようにスケーリングされ、減衰され、それから電圧制御発振器３１４に印加される。入力デジタル信号はまた、変調スケーリング回路３２４、合計器回路３２２、及びシグマ・デルタ変調回路３２０を備えるパスを通る適切なスケーリングの後に、フェーズロックループシグマ・デルタ変調器に合計される。
【００３６】
図８は、フェーズロックループフィルタの実施形態を描く。図８に描かれているように、フェーズロックループフィルタ３１００は、チャージポンプ３３２から導かれる二重パスを有する。第1のパスは、積分器パス３１０５及びリードラグパス３１１０である。積分器パス３１０５は、抵抗器ｒ３及びｒ４とキャパシタｃ１、ｃ３及びｃ４とを有するＲＣ回路を含む。リードラグパス３１１０は、抵抗器ｒｐ２、ｒｐ３及びｒｐ４とキャパシタｃｐ１、ｃｐ３及びｃｐ４とを有するＲＣ回路を含む。ループフィルタ積分器をループフィルタリードラグネットワークから分離することによって、図８のループフィルタは小さな値を有するキャパシタ及び抵抗器の使用を可能にし、これによって付加的な位相ノイズを低減する。
【００３７】
図４は、プログラマブルゲイン増幅器３０４の実施形態を描く。プログラマブルゲイン増幅器３０４は増幅器３４０を含み、これは、ローパスフィルタ３０２とリファレンス校正信号との間でスイッチングするスイッチと、一つの入力に接続されたプログラマブルフィードバック抵抗器バンク３４２と、他方の入力に接続されたリファレンス信号とを有する。増幅器３４０の出力は他のスイッチに接続されており、これは、増幅器３４０の出力又は変調減衰回路３０６に印加されているリファレンス信号とプログラマブルフィードバック抵抗器バンク３４２との間でスイッチングする。
【００３８】
増幅器３４０の出力はまた比較器３４４にも接続されており、これは、増幅器３４０の出力を変調ゲイン校正回路３０８からの信号と比較する。比較器３４４からの比較の結果は、カウンタ３４６のアップ／ダウン制御入力に供給される。カウンタ３４６は、それに応じてカウント値を生成し、このカウント値は、プログラマブルフィードバック抵抗器バンク３４２を制御するために使用される。校正のために、プログラマブルゲイン増幅器３０４の入力は0.5Ｖbgにスイッチされ、Ｖbgはバンドギャップ電圧に等しく、結果としてプログラマブルゲイン増幅器３０４の出力電圧をＶbg＋0.5Ｖbg＊ＧＰＧＡに等しくする。ＧＰＧＡは、プログラマブルゲイン増幅器３０４のゲインである。出力電圧は、Ｖbgにプログラマブルゲイン増幅器３０４の出力で必要とされる電圧を加えたものと比較され、電圧制御発振器で周波数シフトを実現する。比較器３４４の出力は、アップ／ダウンカウンタ３４６に接続している。プログラマブルゲイン増幅器３０４のゲインは、プログラマブルゲイン増幅器３０４へのフルスケール入力が、電圧制御発振器変調ネットワークを通して電圧制御発振器の周波数変動を引き起こすように調節される。
【００３９】
図６は、本発明の概念にしたがって高周波信号を合成する電圧制御発振器を有するフェーズロックループ周波数シンセサイザの実施形態を描いている。
【００４０】
図６に示されているように、フェーズロックループは位相周波数検出器３３０とチャージポンプ回路３３２とを含む。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ除算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力とKvコントローラ回路４６０から取得された制御データとに基づいて、チャージポンプ３３２はループフィルタ３１０に所定の電流レベルを出力するように制御される。
【００４１】
ループフィルタ３１０からの信号は電圧制御発振器３１４に供給され、電圧制御発振器３１４は取得された電圧に基づいて出力周波数を生成する。この出力周波数は、バッファ３１６を通るフェーズロックループを通してフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。
【００４２】
図６にさらに描かれているように、帯域幅校正パスが含まれる。帯域幅校正パスはループフィルタ３１０の出力に接続されたKv測定回路３０４を含み、これは校正電圧を測定するために使用される。Kv測定回路３０４は、図５に関して以下でさらに詳細に説明される。Kv測定回路３０４の出力はアナログ・デジタル変換器４５０に供給され、これはＶbgをそのリファレンス電圧として使用して、測定されたKvに対応するデジタル値を生成する。アナログ・デジタル変換器４５０からのデジタル値はKvコントローラ４６０に供給され、これは、取得されたデジタル値と取得されたＮ値とに応答して、フェーズロックループフィルタ３１０に供給されている信号のレベルを制御するためにプログラマブルチャージポンプ３３２によって使用される制御データを生成する。これらの構成要素および全体的なパスの詳細な動作は、以下により詳細に議論される。
【００４３】
Kvコントローラ４６０があらかじめ記憶された制御データを有するルックアップテーブルであってもよく、このデータは、取得されたデジタル値とプログラムされたＮ値とに基づいてプログラマブルチャージポンプ３３２に供給されることに留意されたい。Kvコントローラ４６０はまた、測定されたデジタル値とプログラムされたＮ値とに基づいて制御データをリアルタイムで生成するハードワイヤ回路又はファームウエアであってもよいことに留意されたい。
【００４４】
さらに、図６に描かれているように、フェーズロックループはＲＣ校正回路４３０を含む。ＲＣ校正回路４３０は、フェーズロックループフィルタ３１０の内部で極及び零点周波数を校正し、外部周波数リファレンスに基づいて、且つその周波数がＲ＊Ｃ積によって決定される発振器と周波数差検出器と以下により詳細に議論される電圧制御発振器中心周波数校正に類似した連続近似レジスタアルゴリズムとを使用して、極及び零点周波数を正確に設定する。
【００４５】
本発明の好適な実施形態では、フェーズロックループに対するＲＣ校正プロセスは、受信機ローパスフィルタにおける時定数の校正プロセスを従属させる。受信機ローパスフィルタは、フェーズロックループフィルタと同様のＲ及びＣを使用してＲ＊Ｃ積を形成するので、本発明の好適な実施形態は、その校正プロセスを使用してフェーズロックループ時定数を校正する。この校正プロセスを使用すると、フェーズロックループ帯域幅におけるＲ及びＣの変動がキャパシタのミスマッチのためにドロップアウトし、抵抗器の値がプログラマブルチャージポンプ３３２の抵抗器によって引き続いてキャンセルされる。
【００４６】
この校正プロセスは、図９に関して以下により詳細に議論される。図５は、本発明の好適な実施形態において、発振器のゲイン又は校正電圧Kvを測定するために使用される回路を描いている。図５に描かれるように、バッファ増幅器３５０はフェーズロックループフィルタ３１０から出力を取得する。したがって、複数の一体化（ganged）スイッチ（Ｐ１、Ｐ２及びＰ３）とキャパシタ（２１Ｃ、１１Ｃ、Ｃ及びＣ０）とが、校正電圧を獲得するために使用される。他のバッファ増幅器３５２が合計器３５４と共に使用されて、図６のアナログ・デジタル変換器４５０に供給される出力信号を生成する。
【００４７】
好適な校正動作では、図５の回路は、最初にフェーズロックループを所定の周波数オフセットに設定し、フェーズロックループを定在させる。電圧制御発振器の電圧は、一体化スイッチＰ１を閉じることによってキャパシタ２１Ｃ上で測定される。フェーズロックループは、それからチャンネル中央に再プログラミングされて、再び定在される。電圧制御発振器の電圧は、一体化スイッチＰ２を閉じることによってキャパシタ１１Ｃにてサンプリングされる。２つの電圧はそれから減算されて、ＰＣＳ／ＤＣＳ帯域に対しては２２だけ、又はＧＳＭ／ＧＳＭ８５０帯域に対しては４４だけ、スケールアップされる。
【００４８】
図７は本発明の実施形態を描いており、変調器とともに図６のフェーズロックループ周波数シンセサイザを含み、本発明の概念にしたがって高周波信号を合成する。図７に示されるように、フェーズロックループは、位相周波数検出器３３０とポンプチャージ回路３３２とを含んでいる。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ減算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力とKvコントローラ回路４６０から取得された制御データとに基づいて、チャージポンプ３３２はループフィルタ３１０に所定の電流を出力するように制御される。
【００４９】
ループフィルタ３１０からの信号は電圧制御発振器３１４に供給され、これは取得された電圧に基づいて出力周波数を生成する。
【００５０】
この出力周波数は、プリスケーラ３１６を通るフェーズロックループを通してフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。整数Ｎ除算器３１８は、ＶＣＯ出力周波数をシグマ・デルタ変調回路３２０によって設定された値で除算する。シグマ・デルタ変調回路はプリエンファシス回路４００に接続され、これはガウシアン周波数シフトされたキー変調器４１０からの信号をコンディショニングする。
【００５１】
図７にさらに描かれているように、帯域幅校正パスが含まれる。帯域幅校正パスはループフィルタ３１０の出力に接続されたKv測定回路３０４を含み、これは校正電圧を測定するために使用される。
【００５２】
Kv測定回路３０４の出力はアナログ・デジタル変換器４５０に供給され、これはＶbgをそのリファレンス電圧として使用して、測定されたKvに対応するデジタル値を生成する。アナログ・デジタル変換器４５０からのデジタル値はKvコントローラ４６０に供給され、これは、取得されたデジタル値と取得されたN値とに応答して、ループフィルタ３１０に供給されている信号を制御するためにプログラマブルチャージポンプ３３２によって使用される制御データを生成する。さらに、図７に描かれているように、フェーズロックループはＲＣ校正回路４３０を含む。
【００５３】
Kvコントローラ４６０があらかじめ記憶された制御データを有するルックアップテーブルであってもよく、このデータは、取得されたデジタル値と整数Ｎ除算器３１８からの取得されたＮ値とに基づいてプログラマブルチャージポンプ３３２に供給されることに留意されたい。Kvコントローラ４６０はまた、取得されたデジタル値と取得されたＮ値とに基づいて制御データをリアルタイムで生成するハードワイヤ回路又はファームウエアであってもよいことにも留意されたい。
【００５４】
図９は、本発明の概念に従って同じＲＣ校正回路を利用する受信機に関して使用されるフェーズロックループのブロック図の例である。到来信号はアンテナによって受信され、受信機ユニット１５００によってフィルタリングされ且つ増幅される。この到来信号は、典型的には無線周波数信号、例えば９００ＭＨｚ又は１８００ＭＨｚの信号である。
【００５５】
この無線周波数信号は、通常は、ミキサ１２２及び１２４によってベースバンドにミックスダウンされる前に、受信機ユニット１５００によって所望の中間周波数にミックスダウンされる。モバイル電話における信号処理は、典型的には同相（Ｉ）及び直交（Ｑ）信号を使用してベースバンドで実行される。Ｑ信号は、Ｉ信号から９０度の位相シフトだけオフセットされている。これらの２つの信号を提供するために、二重１／２及び直交シフトブロック１２０が利用され得る。周波数シンセサイザは、フェーズロックループによって表されるように、信号を例えば約５００ＭＨｚで生成し、これがブロック１２０において２で除算されて位相シフトされ、ミキサ１２２及び１２４に対する混合信号を提供する。
【００５６】
フェーズロックループは、位相周波数検出器３３０とポンプチャージ回路３３２とを含む。位相及び周波数検出器３３０は、周波数源３２６と整数Ｎ除算器３１８からの信号との間の位相差に比例した出力を生成する。位相及び周波数検出器３３０からの出力とKvコントローラ回路４６０から取得された制御データとに基づいて、チャージポンプ３３２はループフィルタ３１０に所定の電流レベルを出力するように制御される。
【００５７】
ループフィルタ３１０からの信号は電圧制御発振器３１４に供給され、これは取得された電圧に基づいて出力周波数を生成する。この出力周波数は、プリスケーラ３１６を通るフェーズロックループを通してフィードバックされる。スケーリングされた信号は、整数Ｎ除算器３１８に供給される。
【００５８】
このフェーズロックループの好適な実施形態は、図６に描かれているように、帯域幅校正パスを含む。帯域幅校正パスは、ループフィルタ３１０の出力に接続されたKv測定回路を含み、これは校正電圧を測定するために使用される。
【００５９】
Kv測定回路の出力はアナログ・デジタル変換器に供給され、これはＶbgをそのリファレンス電圧として使用して、測定されたKvに対応するデジタル値を生成する。アナログ・デジタル変換器からのデジタル値はKvコントローラに供給され、これは、取得されたデジタル値と取得されたＮ値とに応答して、フェーズロックループフィルタ３１０に供給されている信号のレベルを制御するためにプログラマブルチャージポンプ３３２によって使用される制御データを生成する。さらに、図９に描かれているように、ＲＣ校正回路４３０が含まれる。
【００６０】
上述のように、ＲＣ校正回路４３０は、フェーズロックループフィルタ３１０の内部で極及び零点周波数を校正し、外部周波数リファレンスに基づいて、且つその周波数がＲ＊Ｃ積によって決定される発振器と周波数差検出器と以下により詳細に議論される電圧制御発振器中心周波数校正に類似した連続近似レジスタアルゴリズムとを使用して、極及び零点周波数を正確に設定する。
【００６１】
本発明の好適な実施形態では、フェーズロックループに対するＲＣ校正プロセスは、受信機ローパスフィルタにおける時定数の校正プロセスを従属させる。受信機ローパスフィルタは、フェーズロックループフィルタと同様のＲ及びＣを使用してＲ＊Ｃ積を形成するので、本発明の好適な実施形態は、その校正プロセスを使用してフェーズロックループ時定数を校正する。この校正プロセスを使用すると、フェーズロックループ帯域幅におけるＲ及びＣの変動がキャパシタのミスマッチのためにドロップアウトし、抵抗器の値がプログラマブルチャージポンプ３３２における抵抗器によって引き続いてキャンセルされる。
【００６２】
ベースバンド周波数がＤＣに中心を有していると仮定すると、信号はローパスフィルタ１２６０及び１２８０を使用してフィルタリングされる。結果として得られるベースバンド信号はＩＯＵＴ及びＱＯＵＴである。これらの信号は、ベースバンドにてさらに処理され得て、モバイル電話回路の残り部分に提供され得る。
【００６３】
本発明の好適な実施形態の動作は、その概念のよりよい理解を提供するために、ここでより詳細に説明される。
【００６４】
上述のように、フェーズロックループ回路は多くのアプリケーションで、例えば周波数合成、データクロック再生、周波数トラッキング、クロックスキュー除去、及び多くのその他のもので使用される。これらのアプリケーションでは、フェーズロックループ帯域幅が回路性能の設定におけるキーパラメータである。無線アプリケーションでは、フェーズロックループは、典型的には局部発振器を生成するために使用される。フェーズロックループ帯域幅は、スプリアスレベル、残余ノイズ、及び定在時間性能のような性能評価基準を設定する。一般に、より低い帯域幅はノイズ及び突起を低減するために好適であり、一方、より広い帯域幅は定在時間を低減するために好適である。これより、高価なトリミング又は手作業の関与を必要とせずにフェーズロックループ帯域幅の正確且つ迅速な校正を提供することが望ましい。
【００６５】
この校正を提供するために、本発明はループ電圧における差を測定し、（ロックされている間に）フェーズロックループに周波数のステップを適用する。この電圧はそれから、オープンループゲインが比較的一定であるようにチャージポンプ電流を調節するために使用され、これより、結果として一定のフェーズロックループ帯域幅が得られる。電圧制御発振器のゲインは中心周波数とともに変動するので、この校正は、フェーズロックループが新しい周波数にプログラムされる毎に実行される。
【００６６】
加えて、ループフィルタ時定数（極及び零点位置）もまた校正される。発振器が代表的なＲ−Ｃ値を使用して構成され、発振周波数はＲＣ積によって設定される。発振周波数は外部リファレンスと比較され、キャパシタ値は密接なマッチングが見出されるまでデジタル的に調節される。このデジタル値はそれからレジスタに保持され、図９のローパスフィルタ１２６０及び１２８０における同様のキャパシタを調節するために使用される。ローパスフィルタの極／零点位置も適切にスケーリングされたＲ−Ｃによって決定されるので、ローパスフィルタの極／零点位置が校正される。ひとたび図９のローパスフィルタ１２６０及び１２８０の極／零点が校正されると、フェーズロックループフィルタの極／零点はこの校正から隷属されて、適切に設定されることができる。
【００６７】
フェーズロックループ帯域幅の校正は、好適な実施形態では、４フェーズ校正技法を使用する。第１のフェーズでは、ＲＣ時定数は上述のように測定され且つ設定される。このステップが必ずしも必要ではないことに留意されたい。第２に、フェーズロックループチューニング電圧は、フェーズロックループ中心周波数が固定の既知量だけオフセットされるときに測定される。
【００６８】
次に、フェーズロックループ周波数は正しいチャンネルにプログラムされ、ループフィルタ電圧が再び測定される。この電圧はそれから、以前に測定された電圧から減算され、増幅され、アナログ・デジタル変換器を使用してデジタル値に変換される。最後に、フェーズロックループ帯域幅は、ルックアップテーブルに記憶された値を使用して、アナログ・デジタル変換器の出力に基づいてチャージポンプ電流を改変することによって調節される。
【００６９】
完全に一体化されたＧＳＭ無線ソルーションにおいて本発明の好適な実施形態を利用することによって、本発明は、ＧＳＭ−5.05における２００μｓという定在時間の要件を満たすことができる。本アプリケーションでは、ループフィルタ時定数はパワーアップ後に測定されて、無線がパワーオフされるまで保持される。ループフィルタ電圧測定（Kv）及び関連するデジタル化は、９６μｓで行われる。割り当てられた２００μｓ以内に、全手順が達成され且つフェーズロックループが定在されることができる。これは、電圧制御発振器中心周波数を校正するために必要とされる３２μｓを含む。
【００７０】
フェーズロックループ帯域幅を校正する必要性のよりよい理解を提供するために、数学の簡潔な議論が以下に提示される。
【００７１】
ＧＯＬ（ｓ）というフェーズロックループ開ループゲインが与えられると、フェーズロックループ閉ループ帯域幅はＧＯＬ（ｓ）＝１となる周波数にほぼ等しくなる。それは、正確な閉ループ応答には無関係にＧＯＬ（ｓ）によって完全に決定される。したがって、ＧＯＬ（ｓ）の制御はフェーズロックループ閉ループ応答を制御する。
【００７２】
ループ構成要素の関数としてのフェーズロックループ開ループゲインは、
2007507985.tif 000003
である。パラメータKvco、Ｋφ、Ｚ(s)、及びNは、それぞれ電圧制御発振器ゲイン、位相周波数検出器ゲイン、ループフィルタ入力インピーダンス、及びフェーズロックループ除算器の値である。
【００７３】
標準的な２次のフェーズロックループに対して、Ｚ(s)は、
2007507985.tif 000004
によって与えられる。ここで、T1＝R2＊C1＊C2／(C1＋C2)及びT2＝R2＊C2である。
【００７４】
フェーズロックループ閉ループ応答は、ＧＯＬ（ｓ）＝１となる点の近傍での開ループ応答によって支配される。良好に設計されたフェーズロックループは良好な位相マージンを示して、ノイズピークを最小化し且つ安定性を最大化する。これらの条件下で、Ｔ２は一般的にフェーズロックループ帯域幅よりもはるかに小さく、Ｔ１は一般にはるかに大きい（両方の場合において係数は３又はそれ以上）。この推定により、交差点（ゲインが１より大きい領域から１より小さい領域に下がるところ）の近傍における開ループゲインは、
2007507985.tif 000005
によって与えられる。ここで、kc＝C2／(C1＋C2)である。したがって、上記で与えられたフェーズロックループＧＯＬは、キャパシタ比kcとR2の値との関数である。チャージポンプゲイン定数は、一般に電圧リファレンス及び抵抗器を使用して設定される。
2007507985.tif 000006
上記の式で、niはプログラム可能な（バイナリ）値であり、RsetはR2と同様になれることができる。比R2／Rset＝krであると、Golは、
2007507985.tif 000007
まで減少する。上記の式は、フェーズロックループ帯域幅の極端に重要な局面を明らかにしている。適切に設計されたフェーズロックループでは、帯域幅はループフィルタのＲ及びＣの値からは独立しており、電圧制御発振器のゲインKvco、電圧リファレンスＶref、及びよく制御された又は決定的なパラメータni、kr、及びkcのみに依存する。
【００７５】
上記に加えて、本発明の校正プロセスを通じて、フェーズロックループ帯域幅がＶref及びKvcoからも独立されることができることを以下に示す。
【００７６】
フェーズロックループ開ループゲインが以下の構成要素の変動を有することに留意されたい。
１：Kvcoにおける変動。これは、＋／−５０％で最大の誤差源であると期待される。しかし、この誤差源は校正され、測定誤差及び補償回路のみが重要である。
２：極及び零点位置；すなわちＲＣ時定数における変動。これは、閉ループ応答におけるマイナー極のみを振舞うことが期待される。なぜなら、Ｒにおけるあらゆる変化がチャージポンプでトラックアウトされ、ＲＣ時定数は校正回路を使用して校正されるからである。加えて、フェーズロックループ帯域幅は、極及び零点位置には特に敏感ではない。
３：以下に分解できるチャージポンプ変動：
ｉ：バンドギャップリファレンス電圧変動（Ｖref）
ｉｉ：チャージポンプとフェーズロックループフィルタとの間の抵抗器のミスマッチ
ｉｉｉ：電流源のミスマッチ及びチャージポンプミスマッチ。
【００７７】
本発明の好適な実施形態では、バンドギャップ電圧誤差は、Kv測定の間に使用されるアナログ・デジタル変換器に対するリファレンスとしてバンドギャップ電圧を使用することによってキャンセルされることも、さらに留意されたい。残余誤差は、＋／−１％に校正されることが期待される。抵抗器のミスマッチもまた〜＋／−0.5％であることが期待され、チャージポンプ電流源コンプライアンスは〜＋／−1.5％である。以下の表は、Ｇolに対する校正後誤差バジェットを要約する。
【００７８】
【表１】
2007507985.tif 000008
【００７９】
本発明の好適な実施形態の校正プロセスに戻ると、この校正プロセスは、最初にKv又はKvcoを測定し、それからチャージポンプ電流を調整して一定のKvco＊Ｋφ／Ｎavg積を生成する。
【００８０】
校正電圧は、図５に示される回路を使用して測定される。最初に、フェーズロックループは１３ＭＨz／９６＝135.416ｋＨｚの局部発振器オフセットに設定され、定在される。電圧制御発振器電圧が測定される。フェーズロックループは、それからチャンネル中心に再プログラムされ、再び定在される。電圧制御発振器電圧は、再びサンプリングされる。２つの電圧はそれから減算され、高帯域対低帯域ゲインの効果を補償するために２２又は４４だけスケールアップされる。帯域及びKvの関数としてのKv又はKvco測定回路出力電圧は、そのときには、
2007507985.tif 000009
である。
【００８１】
アナログ・デジタル変換器は、□Ｖoutをデジタル化して、□Ｖout＝149ｍｖに対する全ての零点及び□Ｖout＝596ｍｖに対する全ての零点を生成する。
【００８２】
数学的には、Kvの関数としてのKv測定回路出力電圧は、
2007507985.tif 000010
である。
【００８３】
ＡＤＣ出力コードは、
2007507985.tif 000011
2007507985.tif 000012
2007507985.tif 000013
ここで、ｋref＝Vref／Vref_nomである。
【００８４】
ＬＵＴ出力は、
2007507985.tif 000014
である。
【００８５】
チャージポンプ電流は、そのときには、
2007507985.tif 000015
である。
【００８６】
上記を先に導出したＧolの式に代入すると、フェーズロックループ帯域幅は、
2007507985.tif 000016
となる。
【００８７】
上記の式は、この手順がフェーズロックループにおけるKv、Vref、及びＮの変動を完全に補償し、結果として、これらのパラメータにおける変動から独立した一定の帯域幅をもたらすことを示している。抵抗器比kr及びキャパシタ比kcは、集積化された抵抗器及びキャパシタからの固有のマッチングのために、よく制御されたオンチップであることができる。
【００８８】
ループフィルタ時定数は、上記の手順が作用するためには絶対的に校正される必要はないことにも留意されたい。零点が帯域幅よりもはるかに低く且つ極がはるかに高い限りは、本発明は依然として作用する。ループフィルタ校正の主要な恩恵は、これが大きな影響無しに零点及び極がフェーズロックループ帯域幅に近付くことを可能にする点である。
【００８９】
本発明の概念にしたがって、帯域幅校正回路及び技法が、変調がフェーズロックループを通して誘導されない（局部発振器のための）送信機及び受信機にて使用されることができることに留意されたい。言い換えると、本発明の概念は、フェーズロックループを変調器として使用するシステムだけではなく、フェーズロックループを有する全てのタイプのシステムで使用されることができる。
【００９０】
要約すると、本発明は、外部周波数リファレンスのみを使用してフェーズロックループ帯域幅を迅速に設定する手段を提供する。この技法は、十分に正確な外部周波数リファレンスが利用できる任意のアプリケーションにて、広く適用されることができる。フェーズロックループ帯域幅におけるマージンを有する必要を除去することによって、よりよい回路性能を許容する。本発明は、ＧＳＭ無線、フェーズロックループシンセサイザ、及びワイヤレスインフラストラクチャー製品、並びにＷＬＡＮアプリケーションにおいて使用されることができる。
【００９１】
本発明の概念を使用するにあたって、典型的には＋／−８０％だけ変動するフェーズロックループ帯域幅が＋／−３％の変動まで低減されることができる。変動における低減は、フェーズロックループ定在時間のよりよい制御と同相ロックループノイズとをもたらす。
【００９２】
本発明の様々な例及び実施形態が示され且つ記述されてきたが、本発明の精神及び範囲がここの特定の記述及び図面に限定されず、以下の請求項に示される全ての様々な改変及び変化に発展することが、当業者によって認識されるであろう。
【図面の簡単な説明】
【００９３】
【図１】ワイヤレス通信装置のための従来技術の受信パスを描く図である。
【図２】周波数シンセサイザによって要求される周波数の一つを合成するための従来技術のフェーズロックループを描く図である。
【図３】変調器の一つの実施形態のブロック図である。
【図４】変調器のプログラマブルゲイン増幅器の実施形態を描く図である。
【図５】本発明の概念に従った変調ゲイン校正測定回路の実施形態を描く図である。
【図６】本発明の概念に従ったフェーズロックループ帯域幅校正回路の実施形態を描く図である。
【図７】本発明の概念に従ったフェーズロックループ帯域幅校正回路を有する変調器の実施形態を描く図である。
【図８】本発明の概念に従った二重パスループフィルタの実施形態を描く図である。
【図９】本発明の概念に従った同じＲＣ校正回路を利用した受信機に関して使用されるフェーズロックループを描く図である。
【図１】
2007507985.tif 000017
【図２】
2007507985.tif 000018
【図３】
2007507985.tif 000019
【図４】
2007507985.tif 000020
【図５】
2007507985.tif 000021
【図６】
2007507985.tif 000022
【図７】
2007507985.tif 000023
【図８】
2007507985.tif 000024
【図９】
2007507985.tif 000025
【国際調査報告】
2007507985.tif 000026
2007507985.tif 000027
2007507985.tif 000028
2007507985.tif 000029
2007507985.tif 000030