(57)【要約】  本発明の目的は、ＣＢＲＡＭメモリーセルを有し、上記ＣＢＲＡＭメモリーセルが、ＡｇドープされたＧｅＳｅ層とＡＧトップ電極との間に、化学的に不活性な境界層を有し、上記境界層が、ＣＢＲＡＭメモリーセルの切り替え特性を改善する不揮発性半導体メモリーを提供することである。この目的は、本発明に基づいて、メモリーセルを活性マトリックス材料層が、ガラス状のＧｅＳｅ層とアモルフＧｅ：Ｈ層とを有するＧｅＳｅ／Ｇｅ：Ｈ二重層を備え、アモルフＧｅ：Ｈ層が、ＧｅＳｅ層と第２電極との間に配置されていることによって達成される。その結果、Ａｇドーピング層および／または電極層におけるＡｇＳｅ塊の形成が抑制される。その結果、堆積が防止され、銀ドーピング層を均一に堆積できる。ＧｅＳｅ／Ｇｅ：Ｈ二重層組織により、一方ではＣＢＲＡＭメモリーセルの抵抗不揮発性メモリー作用が得られ、他方では、薄いＧｅ：Ｈ層を用いて、薄いＧｅ：Ｈ層上に設けられる上部電極の化学的安定性が保証される。
2007509509.tif 000002
【特許請求の範囲】
【請求項１】
複数の不揮発性の抵抗スイッチングメモリーセルを有し、
上記不揮発性の抵抗スイッチングメモリーセルは、電気的な供給線によって形成されているメモリーセルマトリックスの交差点にそれぞれ配置されており、
上記電気的な供給線は、第１電極（１）と第２電極（２）とを介して、上記抵抗スイッチングメモリーセルと接続されており、
上記抵抗スイッチングメモリーセルは、少なくとも１つの活性マトリックス材料層を有する複数の金属層を備え、上記活性マトリックス材料層は、上記抵抗スイッチングメモリーセルのイオン導体として上記活性マトリックス材料層におけるイオンドリフトを利用することにより、２つの安定した状態間の抵抗スイッチング特性を有している、半導体メモリーにおいて、
上記抵抗スイッチングメモリーセルが、ガラス状のＧｅＳｅ層とアモルフＧｅ：Ｈ層とを有するＧｅＳｅ／Ｇｅ：Ｈ二重層（３）を備え、上記アモルフＧｅ：Ｈ層が、上記ＧｅＳｅ層と上記第２電極（２）との間に配置されていることを特徴する半導体メモリー。
【請求項２】
上記活性マトリックス材料層は、パターンのない場所を有する化学的に不活性な、多孔質結晶、アモルフ結晶、マイクロモルフ結晶、またはマイクロ結晶のマトリックス材料からなり、
上記活性マトリックス材料層は、そのイオン導電性により、双安定特性を有しており、
その結果、上記抵抗スイッチングメモリーセルは、電気的な供給線を介して印加される電場の影響を受けて、活性マトリックス材料層にあるイオンの移動性および電気抵抗が異なる２つの安定した状態になることが可能な、請求項１に記載の半導体メモリー。
【請求項３】
シリコンの上記活性マトリックス材料層は、アルカリイオン、アルカリ土類イオン、および／または、金属イオン、特に銀イオンによってドープされている請求項１または２に記載の半導体メモリー。
【請求項４】
上記抵抗スイッチングメモリーセルの上記材料層（１，２，３）は、半導体基板上に、重なり合うか、または、隣り合うか、または、異なる方向に、好ましくはサンドイッチ状の層スタックとして配置されている請求項１〜３のいずれか１項に記載の半導体メモリー。
【請求項５】
上記抵抗スイッチングメモリーセルは、一方の第１側から、第１電極すなわちボトム電極（１）を介して、電気的な供給配線によって電気的に接触され、上記第１電極（１）とは反対の側であることが好ましい他方の側から、第２電極すなわちトップ電極（２）を介して、電気的な供給配線によって電気的に接触されるようになっている請求項１〜４のいずれか１項に記載の半導体メモリー。
【請求項６】
上記抵抗スイッチングメモリーセルの上記材料層（１，２，３）の付近の側方に、上記ボトム電極（１）に接触するための少なくとも１つのコンタクトホール（６）が設けられている請求項１〜５のいずれか１項に記載の半導体メモリー。
【請求項７】
上記抵抗スイッチングメモリーセルの上記材料層（１，２，３）は、誘電体（４，５）によって側部が規定されており、上記誘電体（４，５）は、上記抵抗スイッチングメモリーセルの上記コンタクトホール（６）と上記材料層（１，２，３）との間に配置されていることが好ましい請求項６に記載の半導体メモリー。
【請求項８】
上記不揮発性の抵抗スイッチングメモリーセルを、少なくとも
第１電極（１）と、
アルカリイオン、アルカリ土類イオン、または、金属イオンによってドープされた、アモルフ結晶、マクロモルフ結晶、または、マイクロ結晶のマトリックス材料層と、
ＧｅＳｅ層と、
Ｇｅ：Ｈ層と、
ドーピング層と、
第２電極（２）と、
からなる材料層から形成する請求項１〜７のいずれか１項に記載の半導体メモリー。
【請求項９】
上記マトリックス材料層は、銀イオンによってドープされており、上記ドーピング層は、シルバードーピング層である請求項１〜８のいずれか１項に記載の半導体メモリー。
【請求項１０】
電気化学的な切り替え工程によって導電状態を多少変更可能な活性材料（３）を有する抵抗スイッチングメモリーセルの製造方法において、少なくとも、
第１電極（１）を生成する工程と、
ＧｅＳｅ／Ｇｅ：Ｈ二重層を堆積することによって活性マトリックス材料層（３）を生成する工程と、
１つのドーピングプロセスにおいて、上記活性材料（３）に移動性ドーピング材料と共に、上記活性マトリックス材料層（３）を、ドーピングする工程と、
上記移動性ドーピング材料を、上記活性マトリックス材料層（３）に注入拡散する工程と、
第２電極（２）を生成する工程とを含む方法。
【請求項１１】
銀を、好ましくはフォト拡散によって上記活性マトリックス層（３）へ注入拡散される移動性材料またはドーピング材料として使用する請求項１０に記載の方法。
【請求項１２】
上記ＧｅＳｅ／Ｇｅ：Ｈ二重層を生成するための上記堆積を、
第１サブ工程におけるＧｅＳｅ層の堆積と、
第２サブ工程におけるＧｅ：Ｈ層の堆積と、の２つのサブ工程で行う請求項１０または１１に記載の方法。
【請求項１３】
上記Ｇｅ：Ｈ層の堆積を、ＧｅＨ４反応ガスのプラズマ活性化による反応性スパッタリングプロセス、または、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor deposition）にて行う請求項１０〜１２のいずれか１項に記載の方法。
【請求項１４】
上記ＧｅＳｅ層を、ＧｅＳｅ化合物ターゲットを用いるスパッタプロセスによって、好ましくはあらかじめ完成したヴィアに堆積する請求項１０〜１３のいずれか１項に記載の方法。
【請求項１５】
上記ＧｅＳｅ層を生成するために、圧力を約４〜５×１０−３ｍｂａｒとし、ＨＦスパッタ電力を１〜２ｋＷ域とし、好ましくはアルゴンをスパッタガスとして使用したｒｆマグネトロンスパッタプロセスを行う請求項１０〜１４のいずれか１項に記載の方法。
【請求項１６】
上記ＧｅＳｅ層のために上記生成された層厚は、約４０ｎｍ〜４５ｎｍである請求項１０〜１５のいずれか１項に記載の方法。
【請求項１７】
上記Ｇｅ：Ｈ層を生成するために、初期Ｇｅターゲットと反応性希ガス／水素混合物とを使用して、スパッタプロセスを行う請求項１０〜１６のいずれか１項に記載の方法。
【請求項１８】
上記Ｇｅ：Ｈ層を生成するために、圧力を約４〜５×１０−３ｍｂａｒとし、ＨＦスパッタ電力を１〜２ｋＷとした、ｒｆマグネトロンスパッタプロセスを行う請求項１０〜１７のいずれか１項に記載の方法。
【請求項１９】
上記Ｇｅ：Ｈ層のために上記生成された層厚は、約５〜１０ｎｍである請求項１０〜１８のいずれか１項に記載の方法。
【請求項２０】
上記第２電極（２）を、Ａｇ素子ターゲットと希ガスとをスパッタガスとして使用するＤＣマグネトロンスパッタによって、銀から生成する請求項１０〜１９のいずれかに記載の方法。
【請求項２１】
請求項１〜９のいずれか１項に記載のメモリーセルを有する少なくとも１つの半導体を含むメモリー素子を有するシステム。
【請求項２２】
請求項１０〜２０のいずれか１項に基づいて生成されたメモリーセルを有する少なくとも１つの半導体メモリーを有するメモリー構成素子を有するシステム。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
本発明は、抵抗スイッチングメモリーセルを有する半導体メモリーに関するものである。さらに、本発明は、不揮発性の抵抗スイッチングメモリーセルを有する半導体メモリー構成素子（Halbleiter-Speicherbaueleemnts）の製造方法に関する。
【０００２】
通常、半導体メモリー構成素子には、多数のメモリーセルと、列配線および行配線すなわちワード線およびビット線のマトリックスとからなるセルアレイが形成されている。導電性の材料からなる供給線の交差点には、実際の（eigentliche）メモリーセルが存在する。列配線および行配線すなわちワード線およびビット線は、それぞれ、上部電極すなわちトップ電極と、下部電極すなわちボトム電極とを介して、メモリーセルと電気的に接続されている。ある特定のメモリーセルにおける情報内容の変化をアドレスされた交差点において生成する（書き込む）ため、または、メモリーセル内容を問い合わせる（読み出す）ために、当該ワード線およびビット線を選択し、書き込み電流または読み込み電流を流す。このため、ワード線およびビット線を、相当する制御装置によって駆動する。
【０００３】
複数の種類の半導体メモリーが知られている。
半導体メモリーの例としては、コンデンサを有するようにそれぞれ形成されている多数のメモリーセルを含み、コンデンサがいわゆる選択トランジスタと接続されているＲＡＭ（Random Access Memory）があげられる。列配線および行配線を介して、相当する選択トランジスタに、目的を絞って電圧を印加することにより、書き込み操作では、電荷を情報ユニット（Ｂｉｔ）としてコンデンサに蓄積し、読み込み操作では、選択トランジスタを介して、再び照会する（問い合わせる）ことができる。ＲＭＡメモリー構成素子は、ランダムアクセスのメモリーである。すなわち、データをある特定のアドレスに格納し（書き込み）、後に、このアドレスから、再びデータを読み出すことができる。
【０００４】
また別の種類の半導体メモリーセルとしては、ＤＲＡＭ（Dynamic Random Access Memory）があげられる。ＤＲＡＭは、一般的に、トレンチコンデンサなどの適切に駆動される単一の容量性の素子を備え、その容量によって、それぞれ１つのビットを、電荷として蓄積できる。しかしながら、この電荷がＤＲＭＡメモリーセルに保持されるのは、比較的短時間である。それゆえ、定期的に（例えば、約６４ｍｓ毎に）いわゆる「リフレッシュ」を行う必要がある。このとき、情報内容が、メモリーセルに改めて書き込まれる。
【０００５】
これに対し、いわゆるＳＲＡＭ（Static Random Access Memorry）の複数のメモリーセルは、通常、それぞれ多数のトランジスタを備えている。ＤＲＡＭとは対照的に、ＳＲＡＭでは「リフレッシュ」をする必要はない。なぜなら、メモリーセルのトランジスタに蓄積されたデータは、ＳＲＡＭに適当な供給電圧が供給されるまで保持されているからである。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリーなどの不揮発性メモリー構成素子（ＮＶＳすなわちNon-Volatile Memories）の場合のみ、たとえ供給電圧が遮断されても蓄積されたデータは蓄積されたままである。
【０００６】
現在一般的な半導体メモリー技術は、大抵の場合、標準的なＣＭＯＳプロセス（complement metal oxide semiconductor）によって生成された材料に電荷を蓄積するという原則に基づくものである。ＤＲＡＭメモリーコンセプトの問題は、メモリーコンデンサにおける漏れ電流である。この問題は、電荷損失すなわち情報損失につながるものであり、蓄積された電荷を常時リフレッシュしても、これまでのところ十分には解決されていない。フラッシュメモリーコンセプトの問題は、書き込みサイクルおよび読み込みサイクルがバリヤ層によって分離されていることである。この場合、電圧が高くなり、また、読み込みサイクルおよび書き込みサイクルが遅くなってしまう。この問題に対して、現在のところは最適な解決策が見出されていない。
【０００７】
一般的には、ＲＡＭメモリー構成素子には、出来るだけ多くのメモリーセルを搭載したほうがよいので、メモリーセルを出来るだけ簡単に、かつ、最小の空間に実現する、すなわち、縮小する努力をすることは意味のあることである。これまで使用されてきたメモリーコンセプト（フラッシュおよびＤＲＡＭのようなフローティングゲートメモリー）は、その操作方法（Funktionsweise）が電荷の蓄積に基づくものなので、近い将来、物理的な縮小の限界に達するであろう。さらに、フラッシュメモリーコンセプトでは、切り替え電圧が高いことと、読み込みサイクルおよび書き込みサイクルの数が限られていることとが問題となる。また、ＤＲＡＭメモリーコンセプトでは、電荷状態での蓄積の期間が限られていることが問題となる。
【０００８】
これらの問題を解決する手段（Loesungsansatz）としては、従来技術では、最近、いわゆるＣＢＲＡＭメモリーセル（ＣＢ＝Conductive Bridging RAM）も知られている。このＣＢＲＡＭメモリーセルには、抵抗切り替え工程によってデジタル情報を蓄積できる。ＣＢＲＡＭメモリーセルは、バイポーラ電気パルスによって異なる電気抵抗値間を切り替えられる。最も簡単な実施では、このような素子を、短い電流パルスまたは電圧パルスを印加することにより、非常に高い（例えば、Ｇオーム域の）抵抗値と、著しく低い（例えば、ｋオーム域の）抵抗値との間で切り替えることができる。この場合、切り替え速度はマイクロ秒未満のこともある。
【０００９】
ＣＢＲＡＭメモリーセルでは、上部電極すなわちトップ電極と、下部電極すなわちボトム電極との間の体積に、電気化学的な活性材料が存在する。電気化学的な活性材料の例としては、例えばＧｅＳｅ化合物、ＧｅＳ化合物、ＡｇＳｅ化合物またはＣｕＳ化合物中のゲルマニウム（Ｇｅ）、セレニウム（Ｓｅ）、銅（Ｃｕ）、硫黄（Ｓ）、および／または、銀（Ａｇ）からなるいわゆるカルコゲニド材料があげられる。上記切り替え工程は、ＣＢＲＡＭメモリーセルでは、原則として、「特定の強度すなわち高さおよび期間の適当な電流パルスまたは電圧パルスを電極間に配置された活性材料中の電極に印加することにより、いわゆる分離クラスタ（Abscheide-Clusters）の素子の体積は、双方の電極が最終的に導電性に架橋される（すなわち、相互に導電接続される）まで次第に増加し、このことは、ＣＢＲＡＭセルの導電状態に相当する」ということに基づいている。
【００１０】
相当して逆転した電流パルスまたは電圧パルスを印加することにより、この工程を逆に後戻りするように行える。これにより、当該ＣＢＲＡＭセルを、元の伝導していない状態に戻せる。このように、ＣＢＲＡＭメモリーセルのより高い導電性を有する状態と、ＣＢＲＡＭメモリーセルのより低い導電性を有する状態との間の「切り替え」を達成できる。
【００１１】
ＣＢＲＡＭメモリーセルにおける切り替え工程は、本質的に、化学的な組成物の変性（Modulation）と、金属によってドープされたカルコゲニド材料の局部的なナノパターニングとに基づいており、カルコゲニド材料は、固体電解質および拡散マトリックスとしての役割を果たす。純粋なカルコゲニド材料は、一般的に、半導電性の特性を示し、室温では、電気抵抗が非常に高い。この電気抵抗は、数桁（Groessenordnungen）、すなわち、オーム抵抗値の十進桁だけ、導電性金属の電気抵抗よりも高い。電極を介して印加される電流パルスまたは電圧パルスによって、拡散マトリックスにおける移動性素子の、イオンとしておよび金属として存在する成分（Bestandteile）の立体構成および局部的な密集を変更できる。これにより、いわゆるブリッジングを行える。すなわち、金属を豊富に堆積すること（metallreichen Ausscheidungen）により電極間の体積を電気的に架橋できる。ブリッジングは、オーム抵抗値が数十進桁だけ低減されることにより、ＣＢＲＡＭメモリーセルの電気的な抵抗を、数桁だけ変更する。
【００１２】
カルコゲニド材料の、スパッタ法によって堆積された、ガラス状のＧｅＳｅ層の表面は、常に、アモルフ構造も有しており、多くの場合、ゲルマニウムとの価電子結合についてはあまり良好な結合ではない過剰なセレニウムを含んでいる。文献ＵＳ２００３／０１５５６０６に記載の方法では、セレニウムをＧｅＳｅ層の層表面において酸化し、蒸着するために、酸素大気中で２５０℃でアニールプロセス（Temperprozess）が行われる。この方法の欠点は、アニーリングの際に、メモリー素子全体が加熱されることにより、層特性が不都合に変性する可能性があり、または、界面相互拡散の生じる可能性がある点である。さらに、この方法ではセレニウム堆積物（Selenanlagerungen）を溶解するために使用される熱エネルギーが、ｍｅＶ域に達している。しかしながら、このエネルギー域では、非常に弱く結合している（つまり、実質的には結合していない）セレニウム原子しか不活性化できない。弱く結合した、または、クラスタ状に塊となったセレニウム原子を、この周知の方法では除去できず、その結果、Ａｇドーピング層および電極層においてＡｇＳｅの塊が形成されてしまう。
【００１３】
ＵＳ２００３／００４５０４９に記載の方法では、ＧｅＳｅ層上にパッシベーション層を生成するために、酸素プラズマ、水素プラズマまたは他の化学剤（Chemikalien）によって表面を処理することが提案されている。しかしながら、この方法は、パッシベーション層をＡｇドープされたＧｅＳｅ層の表面に形成するという目的だけを有している（ausschliesslich zum Ziel）。様々な酸素処理によって形成される酸化物パッシベーション層は、低い温度でも結晶化する傾向がある。したがって、酸化物層は、Ａｇ電極に対して化学的に不活性ではない。すなわち、Ａｇ電極を有するＧｅ酸化物層の界面においては、酸化銀が形成される可能性がある。これは、ＣＢＲＡＭメモリーセルの機能にとっては不都合なことである。さらに、化学的に十分に閉鎖されている(geschlossen)必要があり、その結果、塊の生成を防止できるパッシベーション層は、トップ電極に対する接触およびそれに伴う切り替え特性を変更（modifiziert）するすなわち妨害する電気的なバリヤを形成する。
【００１４】
本発明の一般的な目的は、良好なスケーリング可能性（ナノスケールの寸法）を特徴とする不揮発性半導体メモリーを提供することである。本発明の目的は、短い切り替え時間における低い切り替え電圧を保証し、良好な温度安定性における多数の切り替えサイクルを可能にする不揮発性半導体メモリー素子を提供することである。さらに、本発明の目的は、ＡｇドープされたＧｅＳｅ層とＡｇトップ電極との間に、化学的に不活性な境界層を有し、この境界層によって切り替え特性が改善されるＣＢＲＡＭメモリーセルを提供することである。
【００１５】
本発明では、上記目的は、請求項１に記載の特徴を有する抵抗スイッチングＣＢＲＡＭ半導体メモリーによって達成される。さらに、上記目的は、請求項１０に記載の特徴を有する不揮発性の抵抗スイッチングＣＢＲＡＭメモリーセルの製造方法によって達成される。本発明の有利な形態は、従属請求項に定義されている。
【００１６】
上記目的は、本発明によれば、複数の不揮発性の抵抗スイッチングメモリーセルを有する半導体メモリーによって達成される。上記不揮発性の抵抗スイッチングメモリーセルは、電気的な供給線からなるメモリーセルマトリックスの交差点にそれぞれ配置されている。上記電気的な供給線は、第１電極と第２電極とを介して、上記メモリーセルと接続されている。上記メモリーセルは、少なくとも１つの活性マトリックス材料層を有する複数の金属層を備えている。このマトリックス材料層は、上記メモリーセルのイオン導体として上記マトリックス材料層におけるイオンドリフトを利用することにより、２つの安定した状態の間の抵抗スイッチング特性を有している。上記メモリーセルは、ガラス状のＧｅＳｅ層と、アモルフＧｅ：Ｈ層とを有するＧｅＳｅ／Ｇｅ：Ｈ二重層を備え、上記アモルフＧｅ：Ｈ層が、上記ＧｅＳｅ層と上記第２電極との間に配置されている。
【００１７】
したがって、本発明の解決手段は、列配線と行配線との間すなわちワード線とビット線との間に配置された、ＣＢＲＡＭメモリーセルの層マトリックスの特別な構造に基づくものである。ＣＢＲＡＭメモリーセルのイオン導体は、ＧｅＳｅ／Ｇｅ：Ｈ二重層組織として形成されている。ＧｅＳｅ／Ｇｅ：Ｈ二重層組織は、ガラス状のＧｅＳｅ層と、その上に配置されたアモルフＧｅ：Ｈ層とを備えている。ＧｅＳｅ／Ｇｅ：Ｈ二重層組織によって、一方では、ＣＢＲＡＭメモリーセルの抵抗不揮発性（non-volatile）メモリー作用が得られ、他方では、ゲルマニウム（Ｇｅ）と水素（Ｈ）とを含む薄いＧｅ：Ｈ層を用いて、その上に配置されているトップ電極の化学的な安定性が保証される。トップ電極は、最後の皮膜プロセスで銀（Ａｇ）から生成されることが好ましい。本発明のＧｅＳｅ／Ｇｅ：Ｈ二重層組織を用いることにより、Ａｇドーピング層および／または電極層におけるＡｇＳｅの塊の形成が抑制される。その結果、堆積が防止され、銀ドーピング層を均一に堆積できる。
【００１８】
さらに、上記目的は、電気化学的な切り替え工程によって導電状態を多少変更可能な活性材料を有する抵抗スイッチングメモリーセルの製造方法において、第１電極を生成する工程と、ＧｅＳｅ／Ｇｅ：Ｈ二重層を堆積することによって活性マトリックス材料層を生成する工程と、１つのドーピングプロセスにおいて、上記活性材料（３）に移動性ドーピング材料と共に、上記活性マトリックス材料層（３）を、ドーピングする工程と、上記移動性ドーピング材料を、上記活性マトリックス材料層に注入拡散する工程と、第２電極を生成する工程とを含む方法によって達成される。
【００１９】
上記の従来技術の方法とは異なり、本発明の方法では、ＧｅＳｅ／Ｇｅ：Ｈ二重層は、Ａｇドーピングのための工程の前に堆積される。これにより、活性メモリー層マトリックスの全体を形成する。次に、この活性メモリー層マトリックスに、好ましくはフォト拡散によってＡｇイオン導体を埋設する。その結果、アモルフＧｅ：Ｈ化合物からなる二重層の表面層が生じる。Ｇｅ：Ｈ化合物は温度安定性があり、銀に対して化学的に不活性である。本発明のＣＢＲＡＭメモリーセルの製造方法では、ドープされた銀が制御されないままＧｅＳｅマトリックスを通して拡散してしまう。その結果、ＣＢＲＡＭメモリーセルが短絡する可能性のあるアニールプロセス工程を実施しなくてよい。
【００２０】
本発明の製造方法では、酸化物パッシベーション層およびＡｇトップ電極において形成されたような電子バリヤは、ＧｅＳｅ／Ｇｅ：Ｈ二重層と電極との間の界面においては形成不可能である。なぜなら、Ａｇフォト拡散は、薄いアモルフＧｅ：Ｈ層による影響を受けないからであり、Ｇｅ：Ｈ層は、このＧｅ：Ｈ層中の高濃度のＡｇ原子またはＡｇイオンによって、Ａｇトップ電極と良好に導電しているからである。
【００２１】
本発明の方法により生成されたＧｅＳｅ／Ｇｅ：Ｈ二重層のさらに他の利点は、二重層を、同じ装置において、間が空気に触れることなく、１つのプロセス工程で、希ガスまたは希ガス／水素混合物におけるＧｅＳｅターゲットおよびＧｅターゲットの反応スパッタリングによって製造できる点である。これにより、ＧｅＳｅ／Ｇｅ：Ｈ二重層組織を、１つの共通のプロセス工程でＧｅＳｅ層上に堆積でき、間に空気に触れることがなく、または、他の装置を使用する必要がない。あるいは、ＧｅＳｅ／Ｇｅ：Ｈ二重層の第２部分を、ＧｅＨ４反応ガスのプラズマ活性化によって、１つの反応スパッタリングプロセスで、または、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor deposition）で堆積してもよい。
【００２２】
上記で説明した従来技術の方法では、パッシベーション層をフォト拡散後に最初に堆積し、続いて、酸素大気中でアニールプロセスを実施する。これに対して、本発明の方法では、ＡｇドープされたＧｅＳｅ層は、酸化物層ではないため、既にＡｇドープされたＧｅＳｅ層上に、Ｇｅ：Ｈ層を堆積することも基本的には可能である。
【００２３】
さらに、ＧｅＳｅ／Ｇｅ：Ｈ二重層組織の利点は、界面の化学的に不活性な特性、ＧｅＳｅ／Ｇｅ：Ｈマトリックス層におけるトップ電極とイオン導体との間の電子的に妨害されていない接続、および、改善された温度耐性、および、低減された製造コストである。
【００２４】
したがって、本発明のＣＢＲＡＭメモリーセルの製造方法の利点は、基本的に、Ａｇイオン導体が注入拡散されるＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスの形成である。グラス状のアモルフＧｅＳｅ層とアモルフＧｅ：Ｈ層との構造は類似しているので、銀をＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスに埋設する後続のフォト拡散プロセスは、影響を受けない。Ｇｅ：Ｈ層によって形成されている、Ａｇトップ電極に対して化学的なバリヤによって、Ｇｅ：Ｈ層とＡｇトップ電極との間は空間的に分離されているので、銀に対する反応対象、特に、セレニウムは存在していない。その結果、Ａｇ電極層における塊の形成が防止される。ＣＢＲＡＭメモリーセルの不揮発性抵抗メモリー効果の基礎となっている、上記したＧｅＳｅ層マトリックスの切り替え特性は、薄いアモルフＧｅ：Ｈ層によって補正されない。さらに、アモルフＧｅ：Ｈ層は、ＧｅＳｅ層または付加的な酸化物のパッシベーション層よりも温度安定性があり、したがって、本発明のＣＢＲＡＭメモリー素子の温度耐性を、続くプロセス工程において改善する。
【００２５】
ＧｅＳｅ／Ｇｅ：Ｈ二重層の上記利点は、ＣＢＲＡＭメモリー素子の安定した機能のために重要である。ＧｅＳｅ／Ｇｅ：Ｈ二重層を、ＧｅＳｅ／Ａｇ抵抗不揮発性ＣＢＲＡＭメモリー素子を生成するための既知のプロセスを補正することによって形成できる。スパッタ被膜装置（たとえば、Ｌｅｙｂｏｌｄ社の装置ＺＶ６０００またはＫＤＦ社の類似の装置など）では、真空を中断することなく、異なる３つのスパッタターゲットを使用できる。ＧｅＳｅ／Ｇｅ：Ｈ：Ａｇメモリー素子を製造するために、たとえば、この種のスパッタ装置に、ＧｅＳｅターゲット、Ｇｅターゲット、および、Ａｇターゲットを設ける。
【００２６】
好ましい一実施例では、使用されるウエハーは、Ｗボトム電極と、相当する寸法を有する絶縁層におけるヴィアとのためのパターンを有している。二重層を生成するためのプロセス工程のこの第１部分では、ＧｅＳｅ化合物ターゲットをｒｆマグネトロンスパッタリングすることにより、メモリー素子のあらかじめ完成されたヴィアにＧｅＳｅ層を堆積する。このため、通常は、圧力を約４〜５×１０−３ｍｂａｒとし、ＨＦスパッタ電力を１〜２ｋＷ域とし、アルゴンをスパッタガスとして使用する。この場合に生成される層の厚みは、約４０ｎｍ〜４５ｎｍである。プロセス工程の第２部分では、ＧｅＳｅターゲットの代わりに、初期Ｇｅターゲットを噴霧する。
【００２７】
Ｇｅ：Ｈ層を層堆積するために、反応性希ガス／水素混合物を使用する。この場合、水素を、層表面上で、ゲルマニウムと反応させてＧｅ：Ｈにする。スパッタプロセスのこの第２サブ工程では、最初の第２サブ工程と同じ圧力および同じｒｆ電力を使用できる。この場合、第２サブ工程で生成される層の厚みは、５ｎｍ〜１０ｎｍ域であることが好ましい。Ｇｅ：Ｈを堆積するために、薄層太陽電池（Duennschicht-Solarzellen）に対して吸収性材料を堆積するためと同様のスパッタプロセスを使用できる。このプロセスの結果、ＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスが、本発明に基づいて生成される。
【００２８】
後続のプロセスにおいて、得られたＧｅＳｅ／Ｇｅ：Ｈ二重層上に、銀（Ａｇ）をドーピング材料として堆積し、続いて、フォト拡散によってＧｅＳｅ／Ｇｅ：Ｈマトリックスに注入拡散する。ＣＢＲＡＭメモリー素子を完成するために、希ガス中でＡｇ素子ターゲットをｄｃマグネトロンスパッタリングすることにより、Ａｇトップ電極を堆積する。
【００２９】
以下で、好ましい実施例と添付の図を参照して、本発明を説明する。図１は、本発明の好ましい一実施形態のＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスを有するＣＢＲＡＭメモリーセルの概略的な構造を示す図である。図１に、特に、本発明のＣＢＲＡＭメモリー素子のヴィアへのＧｅＳｅ／Ｇｅ：Ｈ二重層の堆積を概略的に示す。使用されるウエハーは、Ｗボトム電極のためのパターンと、必要な寸法を有する絶縁層における相当するヴィアとを既に有していることが好ましい。
【００３０】
図に示すＣＢＲＡＭメモリーセルは、基板上に形成されている材料層からなる層スタックを備えている。これらの層は、複数の方法工程において、本発明に基づいて、上記のように製造される。最下層は、第１電極すなわちボトム電極１である。一方、最上層は、第２電極すなわちトップ電極２からなる層である。２つの電極１・２を介して、ＣＢＲＡＭメモリーセルの層スタックは、半導体メモリーの電気的な供給配線と、列配線および行配線すなわちワード線およびビット線とに接続されている。電極１・２は、それぞれ、スパッタ方法で、Ａｇスパッタターゲットを使用して銀から形成される。
【００３１】
電極１・２間に、ＧｅＳｅ／Ｇｅ：Ｈ二重層を含む活性マトリックス材料層３が設けられている。マトリックス材料層３は、銀イオンによってドーピングされており、アモルフ結晶構造、マイクロモルフ結晶構造、または、マイクロ結晶構造を備えている。マトリックス材料層３上に、ドーピング層（図示せず）が設けられている。このドーピング層は、マトリックス材料層３を銀イオンによってドーピングする役割を果たし、ドーピング層上には、第２電極２の層が設けられている。
【００３２】
ＣＢＲＡＭメモリーセルの材料層１・２・３の付近の側方に、コンタクトホール６が設けられている。このコンタクトホール６により、ボトム電極１に上方から接触できる。メモリーセルの材料層は、誘電体４・５によって側部が規定されており、誘電体４・５は、メモリーセルのコンタクトホール６と材料層との間に配置されている。
【００３３】
ＧｅＳｅ／Ｇｅ：Ｈ二重層は、ＧｅＳｅ層とその上に配置されたＧｅ：Ｈ層とを備えている。その結果、Ｇｅ：Ｈ層は、ＧｅＳｅ層と第２電極すなわちトップ電極２との間に配置されている。この製造方法では、まず、ＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスを生成する。次に、このＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスに、フォト拡散プロセスでＡｇイオン導体を注入拡散する。ガラス状のアモルフＧｅＳｅ層とアモルフＧｅ：Ｈ層とは構造が似ているので、銀をＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスに埋設するために使用される後続のフォト拡散プロセスは、影響を受けない。
【００３４】
薄いアモルフＧｅ：Ｈ層の化学的なバリヤによるＧｅＳｅ層とＡｇトップ電極との空間的な分離は、銀の塊が、活性マトリックス材料層３上に形成されることを効果的に防止し、その結果、ＣＢＲＡＭメモリーセルの切り替え特性が改善される。さらに、Ｇｅ：Ｈ層は、ＧｅＳｅ層よりも温度安定性があり、それゆえ、続くプロセス工程において、本発明のＣＢＲＡＭメモリー素子の温度耐性を改善することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の好ましい一実施形態のＧｅＳｅ／Ｇｅ：Ｈ二重層マトリックスを有するＣＢＲＡＭメモリーセルの概略的な構造を示す図である。
【符号の説明】
【００３６】
１    第１電極すなわちボトム電極
２    第２電極すなわちトップ電極
３    ＧｅＳｅ／Ｇｅ：Ｈ二重層すなわち活性材料
４    誘電体
５    誘電体
６    ボトム電極２に対するコンタクトホール
【図１】
2007509509.tif 000003
【国際調査報告】
2007509509.tif 000004
2007509509.tif 000005
2007509509.tif 000006
2007509509.tif 000007