(57)【要約】  本発明は、半導体材料からなる部分と電気絶縁材料からなる部分とを含み、これらの材料が互いにボンディングされた絶縁体上半導体構造に関する。この半導体材料内には弾性応力が存在する。電機絶縁材料からなる部分は、ＳｉＯ２の粘度温度ＴＧＳｉＯ２を超える粘度温度ＴＧを有する。本発明は、絶縁体上半導体構造を作成する方法にも関する。
2007500434.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料からなる部分と、電気絶縁材料の部分とを含み、互いに固着されており、前記半導体材料部内に弾性抑制部がある絶縁体上半導体構造において、前記電気絶縁材料部が、ＳｉＯ２の粘度温度ＴＧＳｉｏ２を超える粘度温度ＴＧを呈する、絶縁体上半導体構造。
【請求項２】
ＳｉＯ２の前記粘度温度ＴＧＳｉｏ２が、約１１００℃を超える、先行する請求項１に記載の絶縁体上半導体構造。
【請求項３】
前記電気絶縁部が、Ｓｉ３Ｎ４、ＳｉｘＧｅｙＮｚまたはＳｉＯｙＮｚからなる、２つの先行する請求項１−２のうちいずれかに記載の、絶縁体上半導体構造。
【請求項４】
前記電気絶縁部が、Ｓｉ３Ｎ４、ＳｉｘＧｅｙＮｚまたはＳｉＯｙＮｚを含む、請求項１から２のうちいずれかに記載の、絶縁体上半導体構造。
【請求項５】
前記半導体材料部が、歪み材料の膜である、先行する請求項１−４のうちいずれか１つに記載の絶縁体上半導体構造。
【請求項６】
前記半導体材料部が歪み材料からなる膜を含む、請求項１から４のうちいずれか１つに記載の、絶縁体上半導体構造。
【請求項７】
前記歪み材料が、Ｓｉ１−ｙＧｅｙからなり、ｙが０と１との間の値である、先行する２つの請求項５−６のうちいずれか１つに記載の絶縁体上半導体構造。
【請求項８】
前記半導体材料部が、緩和材料層または擬似緩和材料層をさらに含む、請求項６に記載の絶縁体上半導体構造。
【請求項９】
前記緩和半導体材料層または擬似緩和半導体材料層が、前記歪み材料の膜と前記電気絶縁部との間に位置する、先行する請求項８に記載の絶縁体上半導体構造。
【請求項１０】
前記緩和半導体材料層または擬似緩和半導体材料層が、前記歪み材料の膜に対し前記電気絶縁部とは反対側に位置する、請求項８に記載の絶縁体上半導体構造。
【請求項１１】
前記半導体材料部が、緩和材料または擬似緩和材料からそれぞれなる２つの層を含み、これら２つの層のうち一方は歪み材料からなる前記膜と前記電気絶縁部との間に位置し、これら２つの層のうち他方は前記歪み材料の膜に対し前記電気絶縁部とは反対側に位置する、請求項６に記載の絶縁体上半導体構造。
【請求項１２】
前記緩和材料または擬似緩和材料がＳｉ１−ｘＧｅｘである、請求項７と組み合わせた先行する４つの請求項８−１１のうちいずれか１つに記載の、絶縁体上半導体構造。
【請求項１３】
前記半導体材料部が、前記電気絶縁部から連続して、
歪みＳｉ１−ｙＧｅｙ層と、
緩和または擬似緩和Ｓｉ１−ｘＧｅｘ層と
から構成される、先行する請求項１２に記載の絶縁体上半導体構造。
【請求項１４】
前記半導体材料部が、前記電気絶縁部から連続して、
緩和または擬似緩和Ｓｉ１−ｚＧｅｚ層と、
歪みＳｉ１−ｙＧｅｙ層と
から構成される、請求項１２に記載の絶縁体上半導体構造。
【請求項１５】
前記半導体材料部が、前記電気絶縁部から連続して、
緩和または擬似緩和Ｓｉ１−ｚＧｅｚ層と、
歪みＳｉ１−ｙＧｅｙ層と
緩和または擬似緩和Ｓｉ１−ｘＧｅｘ層と、
から構成される、請求項１２に記載の絶縁体上半導体構造。
【請求項１６】
先行する請求項１−１５のいずれか１つに記載の絶縁体上半導体構造を、第１の格子定数を有する結晶材料の上部層を含むドナーウェハから実現するための方法であって、
（ａ）前記ドナーウェハの前記上部層上に、前記第１の格子定数とは実質的に異なる公称格子定数を有する半導体材料から選択された材料の膜を、本質的に弾性的に歪むに足るだけの最小の厚さを越えて成長させることと、
（ｂ）前記ドナーウェハの前記歪み層が形成された面上および／または前記受け基板の表面上に、ＳｉＯ２の前記粘度温度ＴＧＳｉＯ２を超える粘度温度ＴＧを有する、少なくとも１つの電気絶縁材料の層を形成することと、
（ｃ）前記絶縁層のレベルで前記受け基板を前記ドナーウェハにボンディングすることと、
（ｄ）前記ドナーウェハの少なくとも一部を除去することと
を含む方法。
【請求項１７】
ステップ（ａ）とステップ（ｂ）との間に、半導体材料から選択された材料の緩和層または擬似緩和層を、前記歪み膜上に成長させる追加のステップをさらに含む、先行する請求項１６に記載の方法。
【請求項１８】
ステップ（ｂ）において、前記表面を窒化させることによって前記電気絶縁層が形成される、先行する２つの請求項１６−１７のうちいずれか１つに記載の方法。
【請求項１９】
前記電気絶縁層が、少なくとも１つの被ボンディング面上に堆積される、請求項１７および１８のうちいずれかに記載の方法。
【請求項２０】
ステップ（ｂ）において形成された前記絶縁層が、Ｓｉ３Ｎ４、ＳｉｘＧｅｙＮｚまたはＳｉＯｙＮｚからなる、先行する２つの請求項１８−１９のうちいずれかに記載の方法。
【請求項２１】
ステップ（ｄ）が前記ドナーウェハの一部除去に関連し、除去が結晶材料の前記上部層の少なくとも一部である後に、前記ドナーウェハの一部が前記受け基板にトランスファーされる、先行する５つの請求項１６−２０のうちいずれか１つに記載の方法。
【請求項２２】
前記ドナーウェハ内の、前もって設定された、注入深さ付近に脆化ゾーンを作る深さに、原子サンプルを注入するステップ（ｃ）の前に実施される追加のステップを含み、
ステップ（ｄ）が、前記ドナーウェハ内に存在する脆化ゾーンのところで切り離しが生じさせるような力供給を含むこと
を特徴とする、先行する請求項２１に記載の方法。
【請求項２３】
ステップ（ａ）の前に前記ドナーウェハを形成するステップをさらに含み、そのステップが、
結晶支持基板上に多孔質層を形成することと、
前記多孔質層上に結晶層を成長させ、前記支持基板−多孔質層−結晶層の総体が前記ドナーウェハを構成し、前記多孔質層が前記ドナーウェハ内で脆化ゾーンを構成することと
を含み、
ステップ（ｄ）が、前記ドナーウェハ内に存在する脆化ゾーンのところで切り離しを生じさせる力供給を含む請求項２２に記載の方法。
【請求項２４】
ステップ（ｄ）が、前記受け基板にトランスファーされた前記ドナーウェハの一部表面の仕上げステップを含む、先行する３つの請求項２１−２３のいずれか１つに記載の方法。
【請求項２５】
ステップ（ｄ）が、前記ドナーウェハ全体を除去するなど、前記受け基板にトランスファーされた前記ドナーウェハの一部を除去にも関連する、請求項２２から２４のいずれか１つに記載の方法。
【請求項２６】
ステップ（ｄ）において前記受け基板にトランスファーされた前記ドナーウェハの前記一部除去が、前記膜の前記歪み材料に対して選択化学エッチングによって行われる、先行する請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体層が弾性抑制部（elastic constraint）を含み、電子工学、光学または光電子工学用に設計された絶縁体上半導体構造（セミコンダクタ  オン  インシュレタ：ＳｅＯＩ）に関する。
【０００２】
エピタキシなどの結晶成長中にそれを構成する結晶材料が、伸縮自在に引っ張られまたは圧縮されて、その格子定数がこの材料の公称格子定数と実質的に異なることを強要すると、層が歪みを起こすと言われている。公称格子定数とは、その材料の大量単結晶形体における平衡状態での格子定数を意味する。
逆に、層を構成する結晶材料が、その公称格子定数と実質的に同一の格子定数を有するあらゆる層は、「緩和」層（“ｒｅｌａｘｅｄ”ｌａｙｅｒ）と呼ばれている。
【０００３】
本発明はさらに、半導体層が弾性抑制部を含む、ＳｅＯＩ構造を作成するための方法に関する。
この方法の第１のステップにおいて、ウェハ上に、歪み膜が形成され、この歪み層はいくつかの半導体材料から選択された材料からなる。
この方法の第２のステップにおいて、歪み膜および／または基板表面上にＳｉＯ２層が形成される。
この方法の第３のステップにおいて、歪み膜は基板へトランスファーされ、それにより半導体部が歪み膜によって構成され、電気絶縁部がＳｉＯ２層によって構成されたＳｅＯＩ構造が形成される。
【背景技術】
【０００４】
ＳｅＯＩ構造内のこのような歪み半導体層は、それが発揮することができる物理的および／または電気的特性を利用するために有利であり得る。
従って例えば、歪みシリコン（またはＳｉ）層の主な関心は、こうした層が主として、緩和Ｓｉ層内に通常見られるより大きな影響力のある荷電粒子（正孔および電子など）の平均移動度を有するという事実を含む。
歪みＳｉ層は、緩和Ｓｉ層内の荷電移動度よりもさらに１００％加えた効果の移動度を達成することができる。
【０００５】
この後者の一般的な方法に従った歪みＳｉ層の形成を開示する国際特許出願公開第ＷＯ０１／９９１６２号では、ウェハを基板にボンディングすることによって歪み膜をトランスファーし、次いで基板を「後ろから」選択的にエッチングすること（他の言い方で「エッチバック」技術として知られている）によりウェハを除去し、最後に半導体部が歪みＳｉ層であるＳＯＩ構造（シリコンオンインシュレータの省略形）を作成することが提案されている。
【０００６】
あるいは、歪みＳｉを有するＳＯＩ構造を作成するときはいつも、ウェハ除去ステップ中、先に述べたエッチバック技術に代わり、当業者にはよく知られているＳｍａｒｔ−Ｃｕｔ（登録商標）技術（特にＪ．−Ｐ．Ｃｏｌｉｎｇｅ著、Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ編の「Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ  Ｔｅｃｈｎｏｌｏｇｙ；Ｍａｔｅｒｉａｌｓ  ｔｏ  ＶＬＳＩ，２ｎｄ  Ｅｄｉｔｉｏｎ」と題する文献の第５０頁および第５１頁に記載されている）が使用される。この方法は、特にＴ．Ａ．Ｌａｎｇｄｏら著「Ｐｒｅｐａｒａｔｉｏｎ  ｏｆ  ｎｏｖｅｌ  ＳｉＧｅ−ｆｒｅｅ  ｓｔｒａｉｎｅｄ  Ｓｉ  ｏｎ  ｉｎｓｕｌａｔｏｒ」と題する文献（Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２００２  ＩＥＥＥ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳＯＩ  Ｃｏｎｆｅｒｅｎｃｅ’Ｗｉｌｌｉａｍｓｂｕｒｇ／Ｖｉｒｇｉｎｉａ（ＵＳＡ）第２１１頁）に記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このようなＳｅＯＩ構造の応用、より具体的にはＳＯＩ構造の応用は、ほとんどの場合、歪み半導体層内のトランジスタまたはダイオードなど、電子工学的、光学的または光電子工学的構成要素の製造にかかわる。
こうした構成要素の実施形態は、たいていの場合、高温での熱処理を要する。
従って、ＳｅＯＩ構造の半導体部内の弾性抑制部は、かなりの抑制部緩和（これは所望の効果とは反対の効果があり得る）を生じる可能性のあるこうした熱処理に耐えなければならない。
【０００８】
先に説明したものなどＳｅＯＩ構造は、ある温度からその半導体部内の弾性抑制部を実質的に緩和させるが、その温度は先に述べた歪みＳＯＩ構造の場合、約９５０℃〜１０００℃以上であり得る。
ＳｅＯＩ構造の半導体部が閾値温度を超える温度にさらされた場合、その半導体部内の弾性抑制部の挙動と関係がある実際の問題がここで表面化する。
従って、ＳｅＯＩ構造の歪み半導体部内に構成要素を製造する方法は、このようなＳｅＯＩ構造内の弾性抑制部によって提供される電気的または電子的特性など所望の特性を失う恐れがあるので、この閾値温度未満の温度に限定される。
従って、ＳｅＯＩ構造の歪み層内で実施されてよい様々な構成要素は、抑制される危険性を負っている。
【課題を解決するための手段】
【０００９】
本発明は、第１の態様に従って、互いに固着されている半導体材料からなる部分と、電気絶縁材料からなる部分とを含み、弾性抑制部が半導体材料部内にある絶縁体上半導体構造において、電気絶縁材料部が、ＳｉＯ２の粘度温度（viscosity temperature）ＴＧＳｉＯ２を超える粘度温度ＴＧを有する半導体構造を提案することによって、この困難性を克服する努力をする。
【００１０】
絶縁体上半導体構造の他の特徴は、
−  ＳｉＯ２のＴＧＳｉＯ２の粘度温度が約１１００℃を超える。
−  電気絶縁部がＳｌ３Ｎ４、ＳｉｘＧｅｙＮｚまたはＳｉＯｙＮｚからなる。
−  電気絶縁部がＳｉ３Ｎ４、ＳｉｘＧｅｙＮｚまたはＳｉＯｙＮｚを含む。
−  半導体材料からなる部分が歪み材料の膜である。
−  半導体材料からなる部分が歪み材料の膜を含む。
−  歪み材料がＳｉ１−ｙＧｅｙからなり、ｙは０と１との間の値である。
−  半導体材料部が、緩和材料または擬似緩和材料の層も含む。
−  緩和半導体材料または擬似緩和半導体材料からなる層が、歪み材料の膜と電気絶縁部との間に位置する。
−  緩和材料または擬似緩和材料の半導体材料からなる層が、歪み材料の膜に対し、電気絶縁部の反対側に位置する。
−  半導体材料からなる部分が、それぞれが緩和材料または擬似緩和材料からなる２つの層を含み、これら２つの層のうち一方が歪み材料の膜と電気絶縁部との間に位置し、これら２つの層のうち他方が歪み材料層に対し、電気絶縁部の反対側に位置する。
−  緩和材料または擬似緩和材料が、Ｓｉ１−ｘＧｅｘからなる。
−  半導体材料からなる部分が、
−  歪みＳｉ１−ｙＧｅｙ層と、
−  緩和または擬似緩和Ｓｉ１−ｘＧｅｘ層と
によって電気絶縁部から連続して構成される。
−  半導体材料からなる部分が、
−  緩和または擬似緩和Ｓｉ１−ｚＧｅｚ層と、
−  歪みＳｉ１−ｙＧｅｙ層と
によって電気絶縁部から連続して構成される。
−  半導体材料からなる部分が、
−  緩和または擬似緩和Ｓｉ１−ｚＧｅｚ層と、
−  歪みＳｉ１−ｙＧｅｙ層と、
−  緩和または擬似緩和Ｓｉ１−ｘＧｅｘ層と
によって電気絶縁部から連続して構成される。
【００１１】
第２の態様によれば、本発明は添付の特許請求の範囲のとおり、第１の格子定数を有する結晶材料の上部層を含むドナーウェハから絶縁体上半導体構造を実現するための方法を提案し、
（ａ）ドナーウェハの上部層上に、実質的に第１の格子定数とは異なる公称格子定数を有する半導体材料から選択された材料からなり、本質的に弾性抑制されるに足る最小限の厚さの膜を全体に成長させるステップと、
（ｂ）歪み層が形成されている方のドナーウェハの表面および／または受け基板（ｒｅｃｅｐｔｏｒ  ｓｕｂｓｔｒａｔｅ）の表面に、ＳｉＯ２の粘度温度ＴＧＳｉＯ２を超える粘度温度ＴＧを有する少なくとも１つの電気絶縁材料層を形成するステップと、
（ｃ）受け基板を絶縁層のところでドナーウェハにボンディングさせるステップと、
（ｄ）ドナーウェハの少なくとも一部を除去するステップと
を含む。
【００１２】
絶縁体上半導体構造の製造方法の他の特徴は、
−  ステップ（ａ）とステップ（ｂ）との間に、半導体材料から選択された材料からなる緩和層または擬似緩和層を、歪み膜上に追加成長させるステップをさらに含み、
−  ステップ（ｂ）の最中に、表面を窒化することによって電気絶縁層が形成され、
−  少なくとも１つの被ボンディング面に電気絶縁層が堆積され、
−  ステップ（ｂ）の最中に形成される絶縁層が、Ｓｉ３Ｎ４、ＳｉｘＧｅｙＮｚまたはＳＩＯｙＮｚによって構成され、
−  ステップ（ｄ）がドナーウェハの一部除去に関連し、除去後に受け基板にトランスファーされるドナーウェハの一部が、結晶材料の上部層の少なくとも一部であり、
−  その方法は、
・ドナーウェハ内のあらかじめ設定された深さに、原子サンプルを注入して、注入深さの近辺において脆化ゾーンを効果的に作ることからなり、ステップ（ｃ）の前に実施される追加のステップを含み、
・ステップ（ｄ）が、ドナーウェハ内に存在する脆化ゾーンのレベルに剥離を起こすなどのエネルギー寄与を含み、
−  その方法は、ステップ（ａ）の前に、
・結晶支持基板上に多孔質層を形成することと、
・多孔質層上に結晶層を成長させることと
を含む、ドナーウェハを形成するステップも含み、
−  支持基板−多孔質層−結晶層の総体がドナーウェハを構成し、多孔質層がドナーウェハ内の脆化ゾーンを構成し、
ステップ（ｄ）が、ドナーウェハ内に存在する脆化ゾーンのレベルで剥離を起こすなどのエネルギー寄与を含み、
−  ステップ（ｄ）が、受け基板にトランスファーされたドナーウェハの一部表面を仕上げるステップを含み、
−  ステップ（ｄ）が、ドナーウェハの全体除去など、受け基板にトランスファーされたドナーウェハの一部除去に関連し、
−  ステップ（ｄ）最中の、膜上に残ったドナーウェハの一部除去が、膜の歪み材料に面して選択化学エッチングによって行われる。
【００１３】
本発明の他の態様、目的および利点は、非限定的な例を経由して与えられ、添付の図面を参照してなされる本発明の好ましい方法実施についての以下の詳細な説明からより明確に現れるであろう。
【発明を実施するための最良の形態】
【００１４】
本発明の第１の目的は、基板上に歪み半導体材料の膜を形成することから成る。
本発明の第２の目的は、ドナーウェハの歪み材料の膜を、受け基板にトランスファーするための確実な方法を実施し、トランスファー中に膜内の抑制部を緩和させることなく全体が所望の電子構造を形成することである。
本発明の第３の目的は、歪み膜のトランスファープロセスを実施することに関し、半導体部が弾性抑制部を含むＳｅＯＩを実現すること、および高温熱処理中、こうした抑制部の挙動を保全することである。
【００１５】
特定のケースでは、これは、約９５０℃〜１０００℃を超える温度での熱処理中における抑制部挙動を、少なくともＳｅＯＩ構造の歪みＳｉ層を基準として考えることができることを意味する。
このような熱処理は、例えば、膜内での構成要素の実現など、歪み膜を形成後または形成中に行われる処理の最中に取り入れられてよい。
主なステップが図１〜図４を参照して説明される、これから述べる本発明による方法の非限定的な例において、本発明によるＳｅＯＩ構造を実現するためにトランスファーされるべき歪み膜２が、歪みＳｉからなる事例研究を提供する。
【００１６】
図１ａ〜図１ｄは、本発明によるこうした方法のうち、最初の方法のステップを例示している。
図１ａを参照すると、これは、その働きが歪み膜２（図１ｂ参照）を成長させる基板となることであるドナーウェハ１に基づく。
ドナーウェハ１は、単結晶Ｓｉからなる支持基板１Ａと、歪み膜２に整合された緩衝構造１Ｂとを含む「擬似基板」である。
緩衝構造１Ｂは、緩衝層として挙動するどんな構造をも意味する。
【００１７】
一般に、緩衝層は、支持基板１Ａなどの第１の結晶構造と膜２などの第２の結晶構造との間の転移層を意味し、その第１の働きは、構造的または化学両論的特性など材料の特性を変更すること、あるいは表面原子の再結合（recombination）である。
緩衝層の特定のケースでは、後者は、格子定数が支持基板１Ａの格子定数とは実質的に異なる第２の結晶構造を生み出すことができる。
【００１８】
有利なことに、緩衝構造１Ｂは、その表面に、注目すべき数の構造的欠陥を有する、またはそれらがない、実質的に緩和された結晶学的構造を提供する。
有利なことに、緩衝層は、次の２つの働きのうち少なくとも１つを有する。
−  上部層内の欠陥密度を低減すること。
−  互いに異なる格子定数の２つの結晶学的構造間で格子定数を適合させること。
【００１９】
第２の働きを実行するため、緩衝層は、その面のうち一方の面の領域内に、支持基板１Ａの格子定数と実質的に一致する第１の格子定数を有し、その他方の面の領域内に第２の格子定数を有する。
緩衝構造１Ｂ内の緩衝層は、支持基板１Ａの格子定数とは実質的に異なる格子定数をその表面に呈するので、同じドナーウェハ１内に支持基板Ａ１の格子定数とは異なる格子定数を有する層を有することができる。
ある応用例では、緩衝層は、上に覆い被さる層に欠陥の蓄積を含ませないこともでき、および／または著しい抑制を受ける（undergo constraints）こともできる。
【００２０】
緩衝構造１Ｂを実現するための第１の技術によれば、２つの格子定数間の転移を確立するために、緩衝層は、結果的に起こる厚さ上で次第に変更されていく格子定数を全体にわたって有するように形成される。
このような層は、一般に変成層と呼ばれる。
このような緩衝層は、有利なことにＳｉＧｅからなり、好ましくは支持基板１Ａとの界面から次第に増大するＧｅ濃度を有する。
Ｇｅの表面濃度が３０％未満の場合、厚さは通常、１μｍと３μｍとの間であり、これにより表面に十分な構造的弛みが生じ、格子定数の相異がらみの欠陥が埋め込められるように、それらの欠陥を閉じ込める。
【００２１】
任意選択により次に、一定のＧｅ組成を有するＳｉＧｅ内で、追加層を成長させてもよいが、緩衝層の形成前にこれを行ってもよく、その全体は先に述べた緩衝構造１Ｂを形成する。
追加層は、緩衝層によって実質的に緩和されたＳｉＧｅからなり、有利なことに均一のＧｅ濃度を有し、両者の界面近傍における緩衝層のＧｅ濃度に実質的に一致する。
緩和ＳｉＧｅ層内のシリコンにおけるゲルマニウム濃度は通常、１５％と３０％との間である。
この３０％の限度は現在の技術に特有の限度を表すが、今後は増大させるために調整されてよい。
追加層は、あるケースによれば広範に変化する厚さを有するが、通常の厚さは０．５μと１μとの間である。
【００２２】
緩衝構造１Ｂを実現するための第２の技術によれば、この技術は支持基板１Ａ上に表層を堆積させる技術に基づいており、この表層は隣接する支持基板１Ａの表面材料の格子定数とは実質的に異なる公称格子定数を有する。
公称格子定数とは、ここでは固体で、単結晶で、かつ安定した形の材料における格子定数を指す。
この表層は、堆積された層が転位などの可塑性欠陥を実際に免れるように堆積される。
表層は最終的に、
−  転位などの可塑性欠陥を閉じ込める支持基板１Ａに接触する第１の部分と、
−  第１の部分によって緩和または擬似緩和され、可塑性欠陥が全くない、または少ししかない第２の部分と
を付与するように作られる。
【００２３】
従って、堆積された表層の第１の部分は、緩衝層の役割を果たす。
このような緩衝層を実現するために使用される堆積技術は、温度の時間および化学堆積組成物において多様性を含むことができる。
第１の技術に従って作成される緩衝層とは反対に、その厚さがほぼ一定である化学組成を有する緩衝層は首尾よく作られてよい。
しかし、緩衝層と表層の第２の部分との間に１つまたは複数の層が挿入されてよい。
緩衝層は、第１の技術に従って作られるいくつかの緩衝層のうち、より小さい方の厚さ未満の厚さを有することもできる。
【００２４】
国際出願公開第ＷＯ００／１５８８５号は、具体的には次のステップを有する後者の技術によるこのような緩衝構造の実施形態を開示している。
・Ｓｉの支持基板１Ａ上に、第１のＧｅ層またはＳｉＧｅ層を堆積させること。
・次いで、任意選択で国際出願公開第ＷＯ００／１５８８５号に記載されているなどの、上部膜２の結晶学的質を改善することのできる第２の追加層を堆積させることであり、第２の層は、
・緩衝層の第１の層がＧｅからなる場合は、ＳｉＧｅ（５０／５０）からなり、
・緩衝層の第１の層がＳｉＧｅからなる場合は、歪みＳｉからなる。
具体的にこの緩衝構造１Ｂの厚さは約０．５〜１μでよく、これは第１の技術に従って作られる緩衝層の厚さより薄い。
ドナーウェハ１はこのようにして作られ、ドナーウェハ１は、Ｓｉからなる支持基板１Ａと、ＧｅまたはＳｉＧｅからなる緩衝構造１Ｂとを含む。
【００２５】
緩衝構造１Ｂの第３の作成技術によれば、第１のステップはＳｉからなる支持基板１Ａ上に歪みＳｉＧｅの層１Ｂを堆積させるステップからなり、支持基板１Ａおよび場合によりエピタキシ成長の層１Ｂがドナーウェハ１に含まれる。
第２のステップは、注入物の深さと歪み層との間の厚さの摂動ゾーンを形成するように求められた注入エネルギーおよびサンプル用量を有する、水素および／またはヘリウムなどの原子サンプルを注入することからなる。
摂動ゾーンは、周辺部分において構造的摂動を形成する余地のある内部抑制部を有するゾーンと定義される。
こうした内部抑制部はさらに、上部歪み層内に結晶学的摂動を作る余地がある。
【００２６】
第１のステップの最中、ＨまたはＨｅの注入エネルギー範囲は通常、１２ｋｅＶと２５ｋｅＶとの間である。
ＨまたはＨｅの注入用量は通常、１０１４ｃｍ−２と１０１７ｃｍ−２との間である。
−  従って例えば、Ｇｅ１５％の歪み層１Ｂの場合、Ｈは約２５ｋｅＶのエネルギーとともに約３．１０１６ｃｍ−２の用量で注入物に使用することが好ましい。
−  従って例えば、Ｇｅ３０％の歪み層１Ｂの場合、Ｈは約１８ｋｅＶのエネルギーとともに約２．１０１６ｃｍ−２の用量で注入物に使用することが好ましい。
ドナーウェハ１内の原子サンプルの注入物深さは通常、約５０ｎｍと１００ｎｍとの間である。
【００２７】
摂動ゾーンの摂動を作るまたは強めるために、緩衝層は、第３のステップを実行中にこの第３の技術に従って作られる。第３のステップは、歪みＳｉＧｅからなる層１Ｂの弾性抑制部に少なくとも相対的緩和を生じさせるために適合され便利にパラメータ化された熱エネルギー寄与によって、ＳｉＧｅからなる緩和歪み層を形成することである。
熱処理は、不活性または酸化雰囲気中で使用されることが好ましい。
従って、この種のドナーウェハ１に対して使用される具体的な熱処理は通常、４００℃と１０００℃との間の温度で、３０秒から６０分、さらに具体的には約５分から約１５分の間で変動し得る時間にわたって行われる。
【００２８】
従って、摂動ゾーンは、
−  転位型の欠陥を閉じ込め、
−  Ｓｉからなる支持基板１Ａの格子定数を、ＳｉＧｅからなる歪み層１Ｂの公称格子定数に適合させる。
従って摂動ゾーンは、ここで緩衝層として考えられる。
この技術の変形例は、サンプル注入前に、歪みＳｉＧｅ層１Ｂ上にＳｉからなる膜２を形成することからなる。
注入の次に熱処理を行うことは、次いで（先に記載したように）歪みＳｉＧｅ層を緩和または擬似緩和させ、膜２を抑制させる。
この場合、緩衝層の形成および膜２内の抑制部形成は緊密に関連している。
【００２９】
より正確を期すために、Ｂ．Ｈｏｌｌａｎｄｅｒらによる、特に「Ｓｔｒａｉｎ  ｒｅｌａｘａｔｉｏｎ  ｏｆ  ｐｓｅｕｄｏｍｏｒｐｈｉｃ  Ｓｉ１−ｘＧｅｘ／Ｓｉ（１００）ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅｓ  ａｆｔｅｒ  ｈｙｄｒｏｇｅｎ  ｏｒ  ｈｅｌｉｕｍ  ｉｏｎ  ｉｍｐｌａｎｔａｔｉｏｎ  ｆｏｒ  ｖｉｒｔｕａｌ  ｓｕｂｓｔｒａｔｅ  ｆａｂｒｉｃａｔｉｏｎ」（ｉｎ  Ｎｕｃｌｅａｒ  ａｎｄ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ，ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ  Ｂ  １７５−１７７（２００１）３５７−３６７）と題する文献を参照してよい。
本発明による方法のこの応用例におけるドナーウェハ１の構造的構成とは関係なく、後者は、ほとんどまたは全く結晶学的欠陥のない結晶Ｓｉ１−ｘＧｅｘからなる材料の歪み膜２との界面レベルで構成される。
ドナーウェハ１は、上を覆うことになる歪み膜２に、その格子定数を課すに十分な厚さを有する上部層を含むが、歪み膜２は、実質的にドナーウェハ１の上部層の結晶構造に影響を及ぼすことはない。
【００３０】
表面の質を改善するために、研磨法、化学エッチング法、研削法、化学機械平坦化法（ＣＭＰ）、犠牲酸化法、原子サンプルの衝撃法、または他の平坦化技術などの表面仕上げ技術を用いて、ドナーウェハ１表面の軽い仕上げステップが有利にも行われる。
図１ｂを参照すると、ドナーウェハ１のＳｉ１−ｘＧｅｘ成長基板上で、Ｓｉからなる膜２の成長が使用される。
Ｓｉ膜２は有利なことに、ＣＶＤおよびＭＢＥ技術（それぞれ化学気相成長および分子線エピタキシの短縮形）などの知られている技術を使用することによりエピタキシによって形成される。
【００３１】
シリコンは、ゲルマニウムとは異なる格子定数を有するので、膜２は、Ｓｉ１−ｘＧｅｘの成長によって、その公称格子定数がその成長基板の格子定数にほぼ一致すると見えるように増大すること、従って内部引張り抑制部を提供することが強いられる。
その内部結晶学的構造に対するこうした改変は、シリコン結晶のエネルギー帯の構造を改変することによって、荷電粒子（正孔や電子など）の移動度を増大させる。
本発明におけるこの膜２の所望電気特性は、このようにして得られる。
層が弾性的に歪むには、その厚さは、弾性抑制部の限界厚さを凌いではならない。
限界厚さを超えると、膜２内に可塑性抑制部および弾性緩和部が現れ得、それらがその電気特性を実質的に低下させるであろう。
【００３２】
弾性抑制部の限界厚さは主に、歪み層を作り上げるために選択された材料、および歪み層がその上に形成されている結晶構造の材料との格子定数の違いに依拠する。
従って、シリコンはゲルマニウムより約４．２％低い格子定数を有するので、膜２のシリコンと、Ｓｉ１−ｘＧｅｘ成長支持体との格子不整合は、ｘの値に応じて約１００Åと２０００Åとの間の膜２の限界厚さを意味する。
例えば、ｘ＝０．２の場合、歪みＳｉ膜２は通常、約２００Åである。
限界厚さは、膜２が形成された温度、膜２がエピタキシ成長された核形成位置、または使用された成長技術（例えば、ＣＶＤやＭＢＥ）などの成長パラメータにも依拠する。
【００３３】
Ｓｉ１−ｘＧｅｘ成長基板上でエピタキシ成長させたＳｉ膜２の限界厚さ値は例えば、Ｆｒｉｅｄｒｉｃｈ  Ｓｃｈａｆｆｌｅｒ著の「Ｈｉｇｈ−ｍｏｂｉｌｉｔｙ  Ｓｉ  ａｎｄ  Ｇｅ  ｓｔｒｕｃｔｕｒｅｓ」（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｃｉｅｎｃｅ  Ｔｅｃｈｎｏｌｏｇｙ，１２（１９９７）１５１５−１５４９）と題する文献に紹介されている。
このように、歪みＳｉ膜２の厚さは通常、数百Å、好ましくは１００Åと５００Åとの間である。
従って、膜２は形成後、実質的にＳｉ１−ｘＧｅｘに近い格子定数を有するので、引張力からなる弾性抑制部を提供する。
ドナーウェハ１および膜２は共にボンディング前ウェハ１０を形成する。
【００３４】
図１ｃを参照して、受け基板４を有するボンディング前ウェハ１０を説明する。
このようなボンディングの前に、電気絶縁材料からなる少なくとも１つの絶縁層３が、ボンディング前ウェハ１０の表面および／または受け基板４の表面に形成される。
絶縁層３用に選択される材料は、ＳｉＯ２の粘度温度ＴＧＳｉＯ２を超える粘度温度ＴＧを有する材料である。
【００３５】
ＳｉＯ２のＴＧＳｉＯ２値は実質的に、ある一定の基準に従って変動し、例えば以下の通りである。
−  ＳｉＯ２の層を作成するために使用される作成技術、この層が熱酸化（乾性または湿性雰囲気において、化学サンプルに関連していようといまいと）によって作られる場合、ＴＧＳｉＯ２は約１１００℃から約１１５０℃であり、ＳｉＯ２を堆積させることによって形成される層の場合は、このＴＧＳｉＯ２は一般にもっと低い。
−  被付着面を活性化するエネルギーなど、ボンディング前に影響が及ぼされる、ＳｅＯＩ構造を作成するためのパラメータ。
−  膜２によって提供される抑制部の荷電率など構造的パラメータ。
従って、ＳｉＯ２の粘度温度ＴＧＳｉＯ２は、１１００℃から１１５０℃ほどの高さに達する。
【００３６】
粘度温度ＴＧが、それを超えると弾性抑制部が大幅に緩和するように見える理論的熱限界である場合、抑制部の最初の緩和部は、ＴＧ以前つまりＴＧより低い温度（通常もっと低く、１００℃から２００℃）で現れ得、緩和率はそれでも、ＴＧが近づかれるにしたがってますます大きな影響力のあるものとなる。
絶縁層３の働きは主に２つである。
−  特に最終ＳｅＯＩ構造２０（図１ｄ参照）内で膜２の受け基板４を電気絶縁すること。
−  膜２内の弾性抑制部を（約９５０℃から１０００℃を超える）高温で保つこと。
この絶縁層３は、ボンディングステップの最中に活用すべき特に重要な接着特性も有することができる。
絶縁層３は、当該表面に直接堆積させることによって、または調整された雰囲気における原子サンプル間で、当該表面がガス状サンプルと化学反応することによって形成されてよい。
【００３７】
本発明による第１の有利なケースでは、絶縁層３の材料はＳｉ３Ｎ４からなる。
従って、層Ｓｉ３Ｎ４は約１５００℃を超える温度ＴＧを有する。
Ｓｉ３Ｎ４の絶縁層は、膜２のシリコンおよび／または受け基板４のシリコン（後者は表面にいくらか含む場合）を窒化させることによって、または当該表面にＣＶＤ技術によって窒化物層を堆積させることによって形成されてよい。
例えば、Ｏ．Ｒａｙｓｓａｃら著の「Ｆｒｏｍ  ＳＯＩ  ｔｏ  ＳＯＩＭ  Ｔｅｃｈｎｏｌｏｇｙ：ａｐｐｌｉｃａｔｉｏｎ  ｆｏｒ  ｓｐｅｃｉｆｉｃ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｐｒｏｃｅｓｓｅｓ」（ｉｎ  ＳＯＩ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅｓ  Ｘ，ＰＶ  ０１−０３  ｅｃｓ  Ｐｒｏｃｅｅｄｉｎｇｓ，Ｐｅｄｉｎｇｔｏｎ，ａｎｄ  Ｊ（２００１））と題する文献を参照すると、特にＳｍａｒｔ−Ｃｕｔ（登録商標）を使用する場合、Ｓｉ３Ｎ４はボンディングエネルギーおよびトランスファー特質に関してＳｉＯ２のボンディング特性とほとんど同等のボンディング特性を有することが留意されるべきである。
【００３８】
本発明による第２の有利なケースでは、絶縁層３の材料はＳｉＯｙＮｚである。
ＳｉＯｙＮｚの絶縁層３を形成中、粘度温度ＴＧを増大させるために、この材料の場合、実質的にこの窒素組成物の関数であるｚの値は有利に活用されてよい。
従って、増大する組成ｚとともに、絶縁層３のＴＧを通常、（１１００℃近辺で変動し得る）ＳｉＯ２次元のＴＧとＳｉ３Ｎ４次元のＴＧとの間で増大させることが可能である。
ｙを活用することによって、広範囲のＴＧがカバーされてよい。
絶縁層３のＴＧ値が、ガラス層の材料に本質的に依拠する場合、その値は、やはりガラス層が形成された条件に従って変動し得る。
【００３９】
有利なケースでは、絶縁層３を形成する条件は、ＴＧＳｉＯ２を超えるＴＧ「アラカルト」を選択するように、調整されたやり方で適合させてよい。
従って、温度、時間、用量およびガス状雰囲気の潜在能力などの堆積パラメータは活用されてよい。
ＴＧを低下させる効果を持ち得るホウ素や亜リン酸など、ガラス化雰囲気内に含まれる主なガス状要素にドープ要素も加えられてよい。
１つまたは２つの被ボンディング面に１つまたは複数の絶縁層３が形成された後、例えばボンディングステップの前に、ボンディング用の面をできるだけ滑らかにするために、先に述べた仕上げ技術のうちの１つを用いて、２つの被付着面に仕上げステップが有利に実行される。
【００４０】
ボンディングは、ボンディング前ウェハ１０および受け基板４のボンディング面を接触させることからなる。
ボンディング作業それ自体は、被ボンディング面を互いに接触させることによって行われる。
ボンディングは、被ボンディング面の親水性を使用することによって事実上分子的であることが好ましい。
被ボンディング面の親水性を特性とするため、またはそれを強調するために、当業者には良く知られている、２つのボンディング用構造の化学的洗浄が、ＳＣ１処理を含む溶液内で行われてよい。
ボンディングを強化するために、例えば共有原子価ボンディングまたは他のボンディングなど、ボンディングの性質を変更することによって、ボンディング組立体をアニーリングすることも利用されてよい。
ボンディング技術に関し、いっそう正確性を期すために、特にＱ．Ｙ．Ｔｏｎｇ，Ｕ．ＧｏｓｅｌｅおよびＷｉｌｅｙ著の「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｗａｆｅｒ  Ｂｏｎｄｉｎｇ」（Ｓｃｉｅｎｃｅ  ａｎｄ  ｔｅｃｈｎｏｌｏｇｙ，ｌｎｔｅｒｓｃｉｅｎｃｅ  Ｔｅｃｈｎｏｌｏｇｙ）と題する文献が参照されてよい。
【００４１】
図１ｄはドナーウェハ１が除去されたあとに得られたＳｅＯＩ構造を示している。
ドナーウェハ１の除去を実現する第１の方法によれば、力供給によりドナーウェハ１内に先に形成された脆化ゾーンのところで、ドナーウェハ１の全てまたは一部が切り離される。
この脆化ゾーンは、実質的にボンディング面に平行であり、その上の部分とその下の部分との間にボンディングの脆性を引き起こし、こうした脆性ボンディングは、熱的および／または機械的パワーなどの力供給中に壊されることが可能になる。
【００４２】
第１の技術によれば、脆化ゾーンを実施するために、最初のステップでドナーウェハ１の脆化ゾーンのところに原子サンプルを注入することを含むＳｍａｒｔ−Ｃｕｔ（登録商標）と呼ばれる技術が使用される。
注入されたサンプルは、水素、ヘリウム、これら２つの混合物または他の軽量なサンプルであり得る。
注入はボンディング直前に行うことが好ましい。
注入パワーは、絶縁層３（それがドナーウェハ１上に形成されている場合）の表面を介して注入されたサンプルが、絶縁層３の厚み、歪み膜２の厚みおよびドナーウェハ１上部のあらかじめ設定された厚みを通過するように選択される。
ドナーウェハ１を切り離すステップの最中に、歪み膜２が損傷しないようにドナーウェハ１を十分深く注入することが好ましい。
一般に、ドナーウェハ１内の注入物深さは、約１０００Å以上である。
【００４３】
脆化ゾーン内のボンディングの脆性は、主に注入されるサンプルの用量を選択することによって見つけられ、この用量は通常１０１６ｃｍ−２と１０１７ｃｍ−２との間、より正確には、約２．１０１６ｃｍ−２と約７．１０１６ｃｍ−２との間である。
この脆化ゾーンでの切り離しは普通、機械的および／または熱的力供給（パワーサプライ）によって行われる。
Ｓｍａｒｔ−Ｃｕｔ（登録商標）法の正確性をよりいっそう期すために、Ｊ．−Ｐ．Ｃｏｌｉｎｇｅ著、Ｋｌｕｗｅｒ  Ａｃａｄｅｍｉｃ  Ｐｕｂｌｉｓｈｅｒｓ編の「Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ  Ｔｅｃｈｎｏｌｏｇｙ」（Ｍａｔｅｒｉａｌｓ  ｔｏ  ＶＬＳＩ，２ｎｄ  Ｅｄｉｔｉｏｎ、ｐ．５０  ｔｏ  ５１）と題する文献が参照されてよい。
【００４４】
脆化ゾーン実施の第２の態様によれば、特にヨーロッパ特許出願公開第０８４９７８８号に記載の技術が使用される。
脆化ゾーンはここでは、膜２の形成前かつドナーウェハ１を形成中に作られる。
脆化ゾーンの作成は、次の主な作業を含む。
・基板上への多孔質層の形成。
・多孔質層上への１つまたは複数の層の成長。
基板−多孔質層−層の総体は、ドナーウェハ１を構成し、多孔質層はドナーウェハ１の脆化ゾーンを構成する。
次いで、多孔質の脆化ゾーンでの熱的および／または機械的力供給などの力供給は、多孔質層を覆う層の支持基板１Ａの切り離しをもたらす。
【００４５】
従って、先に述べた２つの非限定的作成法のうち１つに従って実現された、脆化ゾーンのところの材料を除去するための本発明による好ましい技術は、ドナーウェハ１のかなりの部分を一括して速やかに除去させる。
この好ましい技術はまた、ドナーウェハ１の除去部分を、例えば本発明による方法など別の方法において再使用させる。
従って、好ましくは除去部分の表面を研磨後に、ドナーウェハの除去部分および可能な他の部分ならびに／あるいは他の層の上に歪み膜を再形成することが実施されてよい。
表面仕上げステップは、Ｓｉ１−ｘＧｅｘドナーウェハ１の残りの部分を除去させ、後者はＣＭＰ研磨、研削、熱ＲＴＡアニーリング、犠牲酸化、化学エッチングなどの互いに異なる仕上げ技術を単独でまたは組み合わせて使用して低減されることができる。
【００４６】
有利なやり方では、仕上げ材料の除去は、少なくともステップの最後に他の機械的手段と組み合わせてまたは組み合わせずに選択化学エッチングを使用する。
従って、Ｓｉ１−ｘＧｅｘの残りの部分を除去するために、ＨＦ：Ｈ２Ｏ２：ＣＨ３ＣＯＯＨ（選択度：約１：１０００）を含む溶液などＳｉに対してＳｉＧｅの選択エッチング溶液が使用されてよい。
膜２は、それがドナーウェハ１上での成長後に有していたものに近い結晶構造および厚さ均一性とを有する。
【００４７】
ボンディングステップの後は、本発明によれば、ドナー基板１を除去するために、切り離しおよび脆化ゾーンのない第２の材料除去技術を使用してよい。
それは、化学的および／または機械的エッチング、ならびに／あるいは化学機械的エッチングからなる。
例えば、任意選択で、エッチバックタイプの方法に従って、ドナーウェハ１の被除去材料の選択エッチングが使用されてよい。
この技術は、ドナー基板１を後ろから、つまりドナーウェハ１の自由面からエッチングすることからなる。
被除去材料に適合されたエッチング溶液を使用するウェットエッチングも使用されてよい。
材料除去のために、プラズマエッチングや粉砕エッチングなどのドライエッチングも使用されてよい。
【００４８】
エッチングは、全く化学的、電気化学的または光電気化学的であってもよい。
エッチングは、原子サンプルのラップ研磨、研磨、機械的または粉砕エッチングなど、ドナーウェハ１に機械的打撃を与えることの後に行われてもよいし、その前に行われてもよい。
エッチングも、ＣＭＰプロセスにおいて任意選択で機械的研削動作と組み合わせた研磨法など、機械的打撃が伴われてもよい。
【００４９】
ドナーウェハ１から材料を除去するための上述の技術は全て、本明細書において一例として提案されるものであり、本発明は、本発明による方法の通り、ドナーウェハ１から材料を除去することが可能なあらゆるタイプの技術に及ぶので、これらの例は限定を構成するものではない。
【００５０】
図１ｄを参照すると、半導体部（つまり膜２）が歪みＳｉからなり、絶縁部（つまり絶縁層３）が、ＴＧＳｉＯ２を超える粘度温度ＴＧの、例えばＳｉ３Ｎ４またはＳｉＯｙＮｚからなるＳＯＩ構造２０が得られる。
ＳＯＩ構造２０は、膜２内の構成要素を作るために使用される特定のいくつかの処理など、歪み材料内の半導体部が、ＳｉＯ２からなる絶縁部を有するＳＯＩ構造の場合のようには著しい弾性緩和を被らない、９５０℃から１０００℃を超える熱処理を許容する。
【００５１】
本発明による第２の方法は、図２ａから図２ｄを参照して呈示される。
この方法全体は、ドナーウェハ１を除去するステップを除き、図１ａから図１ｄを参照して説明した方法と同じである。
実際、ここでドナーウェハ１から材料を除去することは、ドナーウェハ１全体に関するものではなくドナーウェハ１のほんの一部に関するものであり、ドナーウェハ１の他の部分は構造２０（図２ｄ参照）上の上部層５を形成する。
材料除去の技術は、先に開示した技術（図１ｄ参照）と実質的に同じである。
しかし、こうした技術はこの上部層５を保全するように、かつ後者が少なくとも緩衝構造１Ｂのパティオ（ｐａｔｉｏ）によって構成されるように使用される。
【００５２】
本発明によるこの方法は、緩衝構造１Ｂを作るための上述の第１の技術または上述の第２の技術に従って作られる緩衝構造１Ｂに有利に使用される。
本発明によるこの方法は、２つのタイプの緩衝構造（２つのタイプの緩衝構造はそれぞれ２つの作成技術に関連する）のうち一方または他方が、結晶学的欠陥が多過ぎずほぼ一定の組成を有するＳｉ１−ｘＧｅｘの層をその上部に含む場合に特に有利である。この場合、材料除去の技術を使用することは、上部層５が少なくとも一部に後者のＳｉ１−ｘＧｅｘ層を含むようにパラメタ化されている。従って、その結果は良質のＳｉ１−ｘＧｅｘの上部層５を含む構造２０となる。
【００５３】
材料の除去後、Ｓｉ１−ｘＧｅｘの上部層５の表面粗さおよび厚さ不均一性を取り除くために、例えば研磨法、研削法、ＣＭＰ平坦化法、化学エッチング法を単独でまたは組み合わせて使用することにより表面仕上げステップが有利に使用される。
変形例によれば、ドナーウェハ１は、上部層５とドナーウェハ１の残りの部分との間にエッチストップ層を含み、このストップ層のところでの選択エッチングにより効果的に仕上げを終了させ、特に厚さが均一で表面が滑らかな上部層５を得る。
【００５４】
図１ｄを参照すると、最終的に、半導体部（つまり上部層５および膜２）が歪みＳｉを含み、絶縁部（つまり絶縁層３）がＴＧＳｉＯ２を超える温度粘度ＴＧを有する例えば、Ｓｉ３Ｎ４またはＳｉＯｙＮｚなどを含むＳｉ１−ｘＧｅｘ／ＳＯＩ構造２０となる。
従って、この構造２０は、膜２内の抑制部をあまりにも多く失うことのない、９５０℃から１０００℃の熱処理を許容する。
【００５５】
特定のケースでは、ＧｅがＳｉ内に拡散する温度および基準時間を超える温度および時間で熱処理が行われた場合、上部層５内に含まれているＧｅは膜２内に拡散し得る。
ある他のケースでは、この拡散効果は、うまく調整された場合は望ましいものである。
実際、拡散は、Ｇｅのサンプルが２つの層２および層５全体に均一に配分されて、ほぼ均一なＧｅ濃度を有する単一のＳｉＧｅ層が形成されるように調整されてよい。
特に後者の点については、米国特許第５４６１２４３号の第３コラム、第４８〜５８行に論議がなされている。
【００５６】
本発明による第３の方法は、図３ａから図３ｅを参照して呈示される。
この方法全体は、図３ｃを参照して説明される追加層６の結晶成長という追加ステップを含むことを除き、図１ａから図１ｄを参照して説明した方法と同じである。
この追加層６は、歪みＳｉの膜２上で、例えばＣＶＤまたはＭＢＥ技術によってエピタキシ成長される。
追加層６を構成する材料はどんなタイプのものでもよい。
しかし、この材料は、追加層６が緩和または擬似緩和されるように、緩衝構造１Ｂの表面に存在するＳｉ１−ｘＧｅｘの組成ｘとほぼ同一の組成ｚを有するＳｉ１−ｘＧｅｘからなることが好ましい。
【００５７】
追加層６の成長後、追加層６のレベルおよび／または受け基板４上に絶縁層３が形成される。
追加層６の表面に絶縁層３が形成される場合、絶縁層３は、直接の堆積によって、または原子サンプルと追加層６の表面を構成する材料との間での、調整された雰囲気内のガス状サンプルとの化学反応によって作られる。
ＳｉｘＧｅｙＮｚの絶縁層は、Ｓｉ１−ｚＧｅｚからなる追加層６のシリコン−ゲルマニウムの窒化によって形成されてよい。
次いで、ボンディングステップ（図３ｄ参照）および材料除去（図３ｅ）は通常、図１ｃおよび図１ｄによって示されたものと同一である。
【００５８】
図３ｅを参照すると最終的に、半導体部（つまり膜２および追加層６）が歪みＳｉを含み、絶縁部（つまり絶縁層３）がＴＧＳｉＯ２を超える粘度温度ＴＧの例えば、ＳｉｘＧｅｙＮｚなどを含む、歪みＳｉ／ＳＧＯＩ構造２０となる。
構造２０は次いで、膜２内の抑制部をあまりにも多く失うことなく、９５０℃から１０００℃を超える熱処理が行われることを許容する。
【００５９】
特定のケースでは、ＧｅがＳｉ内に拡散する温度および基準時間を超える温度および時間で熱処理が行われた場合、追加層６内に含まれているＧｅは膜２内に拡散し得る。
ある他のケースでは、この拡散効果は、うまく調整された場合は望ましいものである。
実際、拡散は、Ｇｅのサンプルが２つの層２および層６全体に均一に配分されて、ほぼ均一なＧｅ濃度を有する単一のＳｉＧｅ層が形成されるように調整されてよい。
特に後者の点については、米国特許第５４６１２４３号の第３コラム、第４８〜５８行に論議がなされている。
【００６０】
図４ａ〜図４ｅ、より具体的には図４ｃおよび図４ｅを参照すると、本発明による第４の方法は全体が、次の点を除き図１ａから図１ｄを参照して説明した方法と同じである。
・ここでドナーウェハ１から材料を除去することは、ドナーウェハ１全体に関するものではなく、ドナーウェハ１のほんの一部に関することであり、最終構造２０（図４ｅ参照）の上部内に上部層５が残る。
・この方法は、図４ｃを参照して説明される、追加層６を結晶成長させる追加ステップを含む。
この方法は、図２ｄを参照して説明したステップと同一のステップを含み、それにより上部層５（図４ｅ参照）を形成し、図３ｃを参照して説明したステップと同一のステップを含み、それにより膜２と受け基板４との間に挿入された追加層６（図４ｅ参照。）を形成する。
【００６１】
従って、こうした２つの層５および層６を形成する手段、ならびに最終構造上でのそれらの構造および効果を展開する可能性は、図２ａ〜図２ｄおよび図３ａ〜図３ｅを参照して説明した方法と本質的に同じである。
【００６２】
図４ｅを参照すると、最終的に半導体部（つまり膜２および追加層６）が歪みＳｉを含み、絶縁部（つまり絶縁層３）が９５０℃から１０００℃を超える粘度温度の例えば、ＳｉｘＧｅｙＮｚなどを有する、ＳｉＧｅ／歪みＳｉ／ＳＧＯＩ構造２０となる。
次いで、構造２０は、膜２内の抑制部をあまりにも多く失うことなく、ＴＧＳｉｏ２を超える熱処理を受けることができる。
【００６３】
特定のケースでは、ＧｅがＳｉ内に拡散する温度および基準時間を超える温度および時間で熱処理が行われた場合、追加層６内および上部層５内に含まれているＧｅは膜２内に拡散し得る。
ある他のケースでは、この拡散効果は、うまく調整された場合は望ましいものである。
実際、拡散は、Ｇｅのサンプルが３つの層２、層５および層６全体に均一に配分されて、ほぼ均一なＧｅ濃度を有する単一のＳｉＧｅ層が形成されるるように調整されてよい。
特に後者の点については、米国特許第５４６１２４３号の第３コラム、第４８〜５８行に論議がなされている。
【００６４】
先に説明した本発明による４つの好ましい方法のうちの１つによれば、また後者の同等物によれば、構成要素を作成する各ステップは、一元化されてもよいし、本発明に従ってこの方法を成し遂げてもよい。
従って、各構成要素作成の各準備ステップは、膜２内の抑制部の割合を変えることなくその方法において実行されてよい。
こうしたステップは、図１ｄに関して、ＳＧＯＩ構造の歪みＳｉ膜２のレベルで、図２ｄに関して、ＳｉＧｅ／ＳＯＩ構造の緩和Ｓｉ１−ｘＧｅｘからなる上部層５および／または膜２のレベルで、図３ｅに関して、歪みＳｉ／ＳＧＯＩ構造の膜２および／または緩和Ｓｉ１−ｚＧｅｚからなる追加層６レベルで、図４ｅに関して、ＳｉＧｅ／歪みＳｉ／ＳＧＯＩ構造の緩和Ｓｉ１−ｘＧｅｘからなる上部層５、および／または膜２、および／または緩和Ｓｉ１−ｚＧｅｚからなる追加層６レベルで説明されている。
【００６５】
局部処理は、各層において例えば、リソグラフィ、フォトリソグラフィ、反応性イオンエッチング、またはパターンマスキングを伴う他のあらゆるエッチングによってパターンをエッチングするために設計されている。
特に、歪みＳｉ膜２内（または歪みＳｉ層１１で覆われていない場合は、緩和ＳｉＧｅ２’層内）にトランジスタなどの構成要素を作成するための１つまたは複数のステップは、膜２の抑制部の割合を変えることなく実施されていよい。
【００６６】
本発明において記載される各技術は、本明細書における一例として提案されるものであり、本発明は、本発明による方法を使用することが可能なあらゆるタイプの技術に及ぶので、これらの例は限定を構成するものではない。
【００６７】
ＳｉＧｅ層またはＳｉＧｅＣ層のエピタキシ、あるいはＳｉ層または歪みＳｉＣ層のエピタキシ、あるいはＳｉＧｅ層またはＳｉＧｅＣ層、ならびにＳｉ層または歪みＳｉＣ層の連続的なエピタキシを交互にして多層構造を形成するなど、最終構造２０（図１ｄ、２ｄ、３ｅおよび４ｅ参照）上に１つまたは複数のエピタキシが使用されてよい。
【００６８】
本出願人は、歪みＳｉからなる膜２の膜の厚みの増大が、その厚みがＳｉの標準限界厚さより大きくなり、後者が弾性抑制部を失うことがないように、なされてよいことにも留意している。
Ｓｉの標準限界厚さは、膜２の抑制部割合の値から、またこの抑制部割合が、その上に膜２がエピタキシ成長されたまたはされる擬似基板上のＳｉ１−ｘＧｅｘ内のＧｅ濃度（つまりｘ値）に直接関連し得るという事実から求められてよい（膜２の抑制部割合が形成以来変更されなかった場合は、関連Ｇｅの濃度ｘは、トランスファー前その上に膜２がエピタキシ成長されたＳｉ１−ｘＧｅｘからなる擬似基板の濃度である）。
このように、膜２のＳｉ標準限界厚さの値は、その上に膜２がエピタキシ成長されたまたはされるＳｉ１−ｘＧｅｘからなる擬似基板のＧｅ濃度と直接関連し得る。Ｓｉの標準限界厚さの例は、特にＦｒｉｅｄｒｉｃｈ  Ｓｃｈａｆｆｌｅｒ著の「Ｈｉｇｈ−Ｍｏｂｉｌｉｔｙ  Ｓｉ  ａｎｄ  Ｇｅ  Ｓｔｒｕｃｔｕｒｅｓ」（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｃｉｅｎｃｅ  Ｔｅｃｈｎｏｌｏｇｙ，１２（１９９７）１５１５−１５４９）と題する文献内に見出されてよい。
【００６９】
従って、本出願人は、あるＴＧから粘性となる材料層と粘性材料上の歪みＳｉ膜２とを含む構造において、膜２の限界厚さ（それを超えると、膜２は概して弾性的に歪まなくなる）は通常、Ｓｉの標準限界厚さより大きくなることに留意している。
従って、膜２に固有の弾性抑制部を実質的に失わずに、膜２の厚さを約６０ｎｍだけ大きくすることが可能であることを、経験が示している。
このように、厚い膜２は、（このような材料によって発揮される相当な電子移動度を利用して）活性層として使用されてよい。
【００７０】
最終構造が達成された後、場合によっては膜の厚みを増大して、例えばアニーリングを含む仕上げ処理を実行することができる。本発明は単に歪みＳｉ膜２に限定されるものではなく、Ｓｉ１−ｘＧｅｘの成長支持体によって（ドナーウェハ１の表面に）歪みが加えられることが可能な合金類Ｓｉ１−ｙＧｅｙにも及ぶ。ただしこの場合、ｘ≠ｙであり、ｙは０と１との間である。
従って、第１の特定の応用例では、ドナーウェハ１はＳｉからなる固体基板であり得、その上には歪みＳｉ１−ｘＧｅｘからなる膜２が（その固体基板によって）成長させられ得る。このように最終の絶縁体上半導体構造を形成するためのトランスファー法は、先に記載した本発明による方法と同一なので、脆化ゾーン３の形成は個体基板内で行われる。
第２の特定の応用例では、ドナーウェハ１は、ｙが約０．７と１との間であるＳｉ１−ｙＧｅｙからなる固体基板であり得、その上にＳｉ膜２またはＳｉ１−ｘＧｅｘ膜が成長させられ、これらの材料はその固体基板によって歪みが加えられ得る。最終の絶縁体上半導体構造を形成するためのトランスファー法は、先に記載した本発明による方法と同一なので、脆化ゾーン３の形成は個体基板内で行われる。
第３の特定の応用例では、所望の膜２の抑制係数を求めるために、Ｓｉ１−ｙＧｅｙ（ｙ∈［０≠１］）からなる固体基板１Ａと（歪みＳｉまたは歪みＳｉ１−ｘＧｅｘからなる）膜２との間にＳｉ１−ｚＧｅｚ（厚みにおいてｚは徐々に減少する）からなる緩衝構造１Ｂが挿入される。
【００７１】
一般に、歪み膜２は、ＩＩＩ−Ｖ族またはＩＩ−ＶＩ族タイプの合金など他のタイプの材料からなるものでもよいし、本発明による方法によって使用されることができ、本発明による絶縁体上半導体構造内に存在することができる他の半導体材料からなるものでもよい。
例えば、膜２は、固体基板あるいはサファイアまたはＳｉＣからなる擬似基板によって構成されたドナーウェハ１上に初めに形成されている合金（Ａｌ、Ｇａ、Ｉｎ）−（Ｎ）などの窒化物材料から作られてよい。
この明細書において論議したいくつかの半導体層では、炭素などの他の成分が、ほぼ５０％以下と考えられる層内の炭素濃度で、またはより具体的には５％以下の濃度で加えられてよい
【図面の簡単な説明】
【００７２】
【図１ａ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第１の方法の一ステップを示す図である。
【図１ｂ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第１の方法の一ステップを示す図である。
【図１ｃ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第１の方法の一ステップを示す図である。
【図１ｄ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第１の方法の一ステップを示す図である。
【図２ａ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第２の方法の一ステップを示す図である。
【図２ｂ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第２の方法の一ステップを示す図である。
【図２ｃ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第２の方法の一ステップを示す図である。
【図２ｄ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第２の方法の一ステップを示す図である。
【図３ａ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第３の方法の一ステップを示す図である。
【図３ｂ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第３の方法の一ステップを示す図である。
【図３ｃ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第３の方法の一ステップを示す図である。
【図３ｄ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第３の方法の一ステップを示す図である。
【図３ｅ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第３の方法の一ステップを示す図である。
【図４ａ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第４の方法の一ステップを示す図である。
【図４ｂ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第４の方法の一ステップを示す図である。
【図４ｃ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第４の方法の一ステップを示す図である。
【図４ｄ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第４の方法の一ステップを示す図である。
【図４ｅ】本発明による、薄い歪みシリコン層を含む電子構造を実現するための第４の方法の一ステップを示す図である。
【図１ａ】
2007500434.tif 000003
【図１ｂ】
2007500434.tif 000004
【図１ｃ】
2007500434.tif 000005
【図１ｄ】
2007500434.tif 000006
【図２ａ】
2007500434.tif 000007
【図２ｂ】
2007500434.tif 000008
【図２ｃ】
2007500434.tif 000009
【図２ｄ】
2007500434.tif 000010
【図３ａ】
2007500434.tif 000011
【図３ｂ】
2007500434.tif 000012
【図３ｃ】
2007500434.tif 000013
【図３ｄ】
2007500434.tif 000014
【図３ｅ】
2007500434.tif 000015
【図４ａ】
2007500434.tif 000016
【図４ｂ】
2007500434.tif 000017
【図４ｃ】
2007500434.tif 000018
【図４ｄ】
2007500434.tif 000019
【図４ｅ】
2007500434.tif 000020
【国際調査報告】
2007500434.tif 000021
2007500434.tif 000022
2007500434.tif 000023
2007500434.tif 000024