(57)【要約】画素値ソース（２２）によって生成された個々の画素値（１８）の多重化ストリームによって、微小電気機械光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するための微小光学的構造コントローラー（１０）。前記微小光学的構造コントローラーは、個々の画素値の前記多重化ストリームを受容するために前記画素値ソースに結合された少なくとも１つの相互接続（１４）を含み、かつ少なくとも１つのマッパー（１６）は、該多重化ストリームから個々の画素値を抽出するための該相互接続と通信し、かつ該個々の画素値を、設定可能なマッピングに従って１つ以上の個々の微小光学的構造に付与する。微小電気機械光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するための方法およびドライバーもまた、開示される。
2007530981.tif 000002
【特許請求の範囲】
【請求項１】
個々の微小光学的構造に実質的に同時に適用するために、画素値ソースによって生成される個々の画素値で微小電気機械光学的デバイスの個々の微小光学的構造を単独でコントロールするためのシステムであって、
ａ）該画素値ソースからの複数の個々の画素値を受容するような形態であり、かつ多重化画素ストリームを生成する、多重化回路と、
ｂ）該多重化回路に結合され、かつ該多重化画素ストリームを受容するような形態である、相互接続と、
ｃ）該相互接続と結合され、かつ該多重化画素ストリームを受容するような形態であり、かつ該個々の画素値を単一のストリームから抽出し、かつ個々の微小光学的構造への画素値の規定されたマッピングに従って、該個々の微小光学的構造に実質的に同時に適用するための抽出された画素値を生成する、逆多重化回路と、
を備えるシステム。
【請求項２】
前記少なくとも１つの逆多重化回路と通信するコントローラーをさらに備え、該コントローラーが、個々の微小光学的構造への規定された個々の画素値のマッピングを変更するような形態である、請求項１に記載の前記システム。
【請求項３】
前記微小電気機械光学的デバイスがグレーティングライトバルブであり、そして前記個々の微小光学的構造が該グレーティングライトバルブのリボンである、請求項１に記載のシステム。
【請求項４】
画素値ソースによって生成された個々の画素値の多重化ストリームによる、微小電気機械光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するための、微小光学的構造コントローラーであって、
ａ）該画素値ソースに結合され、かつ個々の画素値の該多重化ストリームを受容するような形態である、少なくとも１つの相互接続と、
ｂ）該少なくとも１つの相互接続と通信する少なくとも１つのマッパーであって、該マッパーは、該個々の微小光学的構造と通信し、該マッパーが、抽出された個々の画素値を生成するために、個々の画素値の該多重化ストリームから個々の画素値を抽出するような形態であり、そして該マッパーが、該抽出された個々の画素値を、構成可能なマッピングに従って、１つ以上の個々の微小光学的構造に実質的に同時に適用するような形態である、少なくとも１つのマッパーと、
を備える、微小光学構造コントローラー。
【請求項５】
前記微小光学構造コントローラーが、前記微小電気機械光学的デバイスの前記微小光学的構造の一部にのみと通信するような形態である、請求項４に記載の微小光学的構造コントローラー。
【請求項６】
個々の画素値の多重化ストリームによる微小電気機械光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するための微小光学的構造コントローラーであって、
複数のサンプルアンドホールド回路を備え、該サンプルアンドホールド回路の各々は、個々の微小光学的構造と通信し、該サンプルアンドホールド回路の各々は、個々の画素値の多重化ストリームを、該個々の微小光学的構造に対応する該個々の画素値に対応する時間にサンプリングする、微小光学的構造コントローラー。
【請求項７】
前記複数のサンプルアンドホールド回路と通信し、かつ該複数のサンプルアンドホールドのうちの各々１つのサンプリング時間をコントロールするような形態である、コントローラーをさらに備える、請求項６に記載の微小光学的構造コントローラー。
【請求項８】
前記微小電気機械光学的デバイスがグレーティングライトバルブであり、そして前記微小光学的構造がリボンである、請求項４または請求項６に記載の前記微小光学構造コントローラー。
【請求項９】
前記個々の微小光学的構造に実質的に同時に適用するために、画素値ソースによって生成された、個々の画素値による微小電気機械光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するためのドライバーであって、該ドライバーは、
ａ）該画素ソースと通信し、かつ該画素値ソースから少なくとも２つの該画素値を受容するような形態であり、かつ多重化した個々の画素値の単一ストリーム中へ該個々の画素値を多重化するような形態である、少なくとも１つの多重化回路と、
ｂ）該多重化回路に結合され、かつ多重化した個々の画素値の該単一ストリームを受容するような形態であり、かつ該微小電気機械光学的デバイスに該多重化した個々の画素値の該単一ストリームと通信する、少なくとも１つの相互接続と、
を備えるドライバー。
【請求項１０】
前記微小電気機械光学的デバイスがグレーティングライトバルブであり、そして前記微小光学的構造がリボンである、請求項９に記載のドライバー。
【請求項１１】
微小電気機械光学的デバイスの個々の微小光学的構造を単独でコントロールするための方法であって、該微小電気機械光学的デバイスの該個々の微小光学的構造に少なくとも２つの個々の画素値を独立して通信するための単一の相互接続を共有する工程を包含し、ここで、該個々の画素値が該個々の微小光学的構造に実質的に同時に適用するためである、方法。
【請求項１２】
前記少なくとも２つの個々の画素値を、個々の微小光学的構造への個々の画素値の選択されたマッピングに従って、少なくとも２つの対応する微小光学的構造に実質的に同時に適用する工程をさらに包含する、請求項１１に記載の方法。
【請求項１３】
個々の微小光学的構造への個々の画素値の前記マッピングを動的に変化させる工程をさらに包含する、請求項１２に記載の方法。
【請求項１４】
個々の微小光学的構造への個々の画素値の前記マッピングを動的に変化させる工程が、該個々の画素値の各々が、１つ、２つ、３つ、または４つの個々の微小光学的構造に適用される個々の微小光学的構造の数の変化を包含する、請求項１３に記載の方法。
【請求項１５】
個々の微小光学的構造への個々の画素値のマッピングを動的に変化させる工程が、該個々の画素値の各々が、所定の間隔で適用される個々の微小光学的構造の数を変えることを包含する、請求項１３に記載の方法。
【請求項１６】
前記所定の間隔が、画素時間に対応する、請求項１５に記載の方法。
【請求項１７】
前記所定の間隔が、サブ画素時間に対応する、請求項１５に記載の方法。
【請求項１８】
前記個々の画素値が、アナロググレースケール画素電圧である、請求項１１に記載の方法。
【請求項１９】
前記個々の画素値が、デジタルＯＮ−ＯＦＦ画素電圧である、請求項１１に記載の方法。
【請求項２０】
前記微小電気機械光学的デバイスに少なくとも２つの個々の画素値を通信するための単一の相互接続を共有する工程が、
ａ）複数の画素値を受容することと、
ｂ）少なくとも１つのグループの画素値を形成するために、複数の画素値の少なくともサブセットにグループ分けすることと、
ｃ）少なくとも１つの多重化画素ストリームを生成するために、該少なくとも１つのグループの画素値を共に多重化することと、
ｄ）該少なくとも１つの多重化画素ストリームを、少なくとも１つの多重化アナログ信号に変換することと、
ｅ）該少なくとも１つの多重化アナログ信号を、該少なくとも１つの相互接続を経由して該微小電気機械光学的デバイスに通信することと、
ｆ）該複数の画素値電圧を生成するために少なくとも１つの多重化アナログ信号を逆多重化し、それによって、該複数の画素電圧の各々が、該複数の画素値の特定の１つに対応することと、
ｇ）該複数の画素電圧の各々を、該少なくとも個々の微小光学的構造の１つに適用することと、
を包含する、請求項１１に記載の方法。
【請求項２１】
少なくとも１つの多重化画素ストリームを生成するために、前記少なくとも１つのグループの画素値を共に多重化することが、各々の該画素値が実質的に等しい所定の時間間隔に対する出力であるように、該グループの画素値から該画素値の各々を時間的に連続して出力することを包含する、請求項２０に記載の方法。
【請求項２２】
前記多重化アナログ信号を逆多重化し、複数の画素電圧を生成することが、
ａ）前記グループの画素値に対応するグループの画素電圧を抽出するために、所定の時間間隔で該多重化アナログ信号をサンプリングすることと、
ｂ）画素時間の間、該グループの画素値を保持することと、
を包含する、請求項２１に記載の方法。
【請求項２３】
微小電気機械光学的デバイスの個々の微小光学的構造に実質的に同時に適用するために個々の画素値を単独で適用する方法であって、単一の相互接続を経由して該微小電気機械光学的デバイスの個々の微小光学的構造に実質的に同時に適用するための少なくとも２つの該個々の画素値と独立に通信する工程を包含する、方法。
【請求項２４】
前記個々の画素値を、前記対応する個々の微小光学的構造に分配する工程をさらに包含する、請求項２３に記載の方法。
【請求項２５】
前記個々の画素値を、１つ以上の個々の微小光学的構造にマッピングする工程をさらに包含する、請求項２４に記載の方法。
【請求項２６】
前記個々の画素値のマッピングを変化させる工程をさらに包含する、請求項２５に記載の方法。
【請求項２７】
単一の相互接続を通じて個々の微小光学的構造に実質的に同時に適用するために指定された、個々の画素値で微小電気機械光学的デバイスの該個々の微小光学的構造を単独でコントロールする方法であって、該単一の相互接続を経由する該微小電気機械光学的構造への送達のための画素値の単一多重化ストリームを生成するために、該微小光学的構造に同時に適用するための少なくとも２つの該個々の画素値のストリームを多重化する工程を包含する、方法。
【請求項２８】
前記微小電気機械光学的デバイスがグレーティングライトバルブであり、そして前記微小光学的構造がリボンである、請求項１１、請求項２３、または請求項２７に記載の方法。
【請求項２９】
微小電気機械光学的デバイスの光線を変調することによって調節可能な解像度で映像を表示する方法であって、
ａ）少なくとも２つの個々の画素値を該微小電気機械光学的デバイスに通信するための単一の相互接続を共有する工程と、
ｂ）個々の画素値を該微小電気機械光学的デバイスの少なくとも１つの微小光学的構造へマッピングする工程と、
ｃ）該マッピングすることを変化させ、異なる表示解像度が提供される工程と、
を包含する、方法。
【請求項３０】
微小電気機械光学的デバイスで光線を変調するときに、非線形映像をマッピングする方法であって、
ａ）少なくとも２つの個々の画素値を、該微小電気機械光学的デバイスに通信するための単一の相互接続を共有する工程と、
ｂ）映像の歪みを補償する不均一画素サイズを生成するために、可変数の微小光学的構造に該個々の画素値をマッピングする工程と、
を包含する、方法。
【請求項３１】
時間と共に変化する画素サイズを補償するために、経時的に前記マッピングを調節する工程をさらに包含する、請求項３０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の分野）
本発明は、一般に、空間光変調器に関連している。より詳細、本発明は微小電気機械光学的デバイスにおける改良された解像度に関連している。
【背景技術】
【０００２】
（関連する技術）
空間光変調器（ＳＬＭ）は、映像表示における使用を含めて、様々な応用での利用を見出してきた。特に重要なのは、グレーティングライトバルブ（ＧＬＶ）またはデジタルミラーデバイス（ＤＭＤ）のような、微小電気機械システム技術（ＭＥＭＳ）を使用して製作されたＳＬＭである。ＭＥＭＳ光学的デバイスの動作は類似し、衝突する光を反射または回折するためのデバイス上に作製された微小光学的構造の機械的なたわみ（ｄｅｆｌｅｃｔｉｏｎ）に依存する。
【０００３】
例えば、グレーティングライトバルブ（ＧＬＶ）は、Ｂｌｏｏｍらに発行された米国特許第６，２１５，５７９号に開示されるように、表示を実行するために光の強度を変調するために用いられ得る。このＧＬＶは、回折格子を生成する細長く薄い微小光学的構造（「リボン」）の静電気によるたわみによって、光の強度を変調するために用いられる。この静電気によるたわみは、コントロール電圧をリボンに印加することによって達成される。代表的には、半分のリボンは固定された位置にとどまり、そして他の半分は電圧をリボンに印加することによって、入射光の波長の４分の１以下の距離だけたわむ。たわみが多くなるほど、回折格子が深くなり、それ故、より多くの光が回折される。
【０００４】
２次元の表示は、上記ＧＬＶからの光線を反射すること、および表示を横切ってビームを掃引することによって生成され得る。画素を生成するために、所望の画素値に比例する電圧が、画素に対応するリボンの半分に印加される（一方で、他の半分のリボンは位置を固定される）。画素の縦方向の列（ｃｏｌｕｍｎ）がＧＬＶによって生成され、そして画素の強度は、ビームが水平方向に表示を横切って掃引され画素の２次元アレイを生成するとき変調される。各画素は、従って、縦方向の寸法がＧＬＶリボンによって、そして水平方向の寸法が画素時間によって規定される。画素時間および水平方向のスキャンレートは、表示の水平方向の画素幅を決定する。あるいは、上記ＧＬＶを用いて画素の行（ｒｏｗ）を生成し得、これは縦方向に表示を横切って掃引されるとき変調される。これを考察する目的のために、水平方向のスキャンが例示の利便性のために使用され、そして限定であると考慮されるべきではないとみなされる。
【０００５】
表示の縦方向の解像度は、ＧＬＶがリボンの数によって決定されること、およびそれらをどのように組み合わせられるかによって生成される。例えば、Ｂｌｏｏｍは、３２０画素表示を生成するために１画素あたり６つのリボンで構成される、１９２０のリボンの使用を開示している。１画素あたり最小の２つのリボンが、代表的には必要である。なぜなら、回折格子が、固定リボンとたわむリボンを交互することによって生成されているからである。固定（「基準」）リボンはバイアス電圧につなげられ（代表的には接地）、たわむ（「能動」）リボンはリボンコントロール電圧の印加によってたわむ。Ｂｌｏｏｍによって記述されるように、画素に異なるリボンの割り当てが可能である。例えば、１画素あたり２，４，６，８，１０，または１２個のリボンを使用する。この割り当ては、集積回路基板上の電気的相互接続によって形成され、そして製作時に固定される。
【０００６】
ＧＬＶの最大解像度は、別個の相互接続ピンに各リボンペアを接続することによって得られ得る。しかし、このようなアプローチは、多数の相互接続が必要であろうため、高解像度の表示にとって実用的ではない。実用的なパッケージは、ＧＬＶによって提供される代表的には、３０００よりもかなり少ない、２００〜３００ピンまたはそのような数のリボンに制限される。さらに、パッケージされたＧＬＶの構成要素の大きなコストは、ＧＬＶリボンをパッケージピンに接続するのに必要な、多くのボンドワイヤーである。
【０００７】
ＧＬＶの動作は、線形（アナログ）モードまたは非線形（デジタル）モードのどちらかで可能である。非線形（デジタル）モードの動作は、Ｂｌｏｏｍらに発行された米国特許第５，３１１，３６０号で開示され、十分に高いリボンコントロール電圧がリボンに印加されるとき、下方位置にリボンをラッチさせるヒステリシス効果を使用する。このモードでの動作は、低電力消費および単純化されたインターフェースでいくつかの利点を提供するが、強度のグレースケールコントロールを提供するその能力を制限する。グレースケール動作を提供するために、２進コード化の仕組みが、Ｂｌｏｏｍらに発行された米国特許第５，６７７，７８３号で開示される。この２進コード化の仕組みは、３０個のリボンを使用し、４ビット（１６レベル）のグレースケールコントロールを提供するために別々にコントロールされる各グループで、１ペア、２ペア、４ペア、および８ペアのようにグループ化される。しかし、この仕組みは以下の様々な制限を受ける；必要な画素あたりの多数のリボンが低解像度を生じ、そしてグレースケール解像度と画素解像度との間のトレード条件は製作時に固定される。
【０００８】
米国特許第６，２１５，５７９号で開示された線形（アナログ）モードの動作は、そのようなたわみが、印加電圧にほぼ比例するようにリボンのたわみの量を少量に制限している。このアプローチは、画素を形成するリボンのグループにアナログ電圧を直接印加することによって、グレースケール値の直接のコントロールを可能にしている。しかしそれでも、画素を形成するためのリボンの割り当てが、製作時に固定されなければならないという制限を受ける。
【０００９】
大きい画素表示で要求される、相互接続の数を削減する横列−縦列アドレス方式が、Ｂｌｏｏｍらに発行された米国特許第５，８４１，５７９号に開示されている。しかし、開示された横列−縦列アドレス方式は、なぜならもし、しきい値を越える電圧が印加されたならば、リボンは十分にたわんだ位置にすばやく動というヒステリシス特性に依存するからである。非線形（デジタル）モードで動作されるＧＬＶにのみ適用できる。横列−縦列アドレス方式では、要求されたしきい値電圧の半分は横列に印加され、半分はアドレス指定された画素に対応する縦列に印加される。アドレス指定された画素のみ、全電圧が印加される（そして、たわんだ位置にすばやく動く）；横列および縦列の全ての他の画素は、ほんのわずかたわむ。アドレス指定されない画素のこのわずかなたわみは、Ｂｌｏｏｍによって示されるように、表示のコントラストをいくらか減少させ得る。あいにく、そのような横列−縦列アドレス方式は、線形（アナログ）モードで動作されるＧＬＶでは困難である。線形モードでは、リボンのたわみは印加電圧に比例し、そして横列−縦列アドレス方式は、同じ横列または縦列の画素間で受容できないクロストークを生じ得る。
【００１０】
表示においてサブ画素の解像度の提供は、従来は可能ではなかった。サブ画素の解像度は、Ｇｕｐｔａらに発行された米国特許第４，７２０，７０５号で開示された技術を使用する表示でシミュレートされ得、ここでは、隣接する画素グレースケール値は、エッジのサブ画素の配置をシミュレートするために改変される。この技術は、いくつかのアプリケーション（例えば、テキスト表示）については見かけの解像度を改善し得るが、明るい対象が正確に配置させることが必要な他のアプリケーションにとって不適当である（例えば、シミュレーターの光）。
【００１１】
結局、平らでない表面上に映像を投影するとき、映像に歪みが生じる。この歪みの補償は複雑な光学レンズを使用しなくても、非線形映像マッピングによって実行される。これは、例えば、Ｃｏｓｍａｎに発行された米国特許第５，８５０，２２５号で開示されたような歪みを補償するために、表示された画素を電気的に調節することによる。電気的な補償のアプローチは、要求される強力な処理のために非常に複雑になる。
【発明の開示】
【課題を解決するための手段】
【００１２】
（発明の要旨）
複数の微小光学的構造のためにリード線の共有、より高い（サブ画素を含む）解像度、より少ないリード線の数、および微小光学的構造マッピングへの画素の柔軟性を可能にしながら、ＭＥＭＳ光学的デバイスの個々の微小光学的構造のコントロールのための技術を開発することが向上に有利であり得ると認識されている。
【００１３】
本発明は、個々の画素値でＭＥＭＳ光学的デバイスの個々の微小光学的構造を単独にコントロールするためのシステムを含む。個々の画素値は、画素ソースによって生成され、そして個々の微小光学的構造に実質的に同時に付与されるべきである。このシステムは、多重化回路、相互接続、および逆多重化回路を備える。この多重化回路は、画素値ソースから個々の画素値を受容するように構成され、そして逆多重化回路に通信される多重化画素ストリームを生成する。この逆多重化回路は、個々の画素値を多重化画素ストリームから抽出するように構成される。個々の画素値は、次いで規定されたマッピングに従って個々の微小光学的構造に実質的に同時に付与され得る。
【００１４】
本発明の他の実施形態は、ＭＥＭＳ光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するためのコントローラーを含む。このコントローラーは、個々の画素値の多重化ストリームを受容するように構成される共有の相互接続、およびこのストリームから個々の画素値を抽出するように構成される少なくとも１つのマッパーを含む。そして上記個々の値を設定可能なマッピングに従って個々の微小光学的構造に実質的に同時に付与する。
【００１５】
本発明の他の実施形態は、ＭＥＭＳ光学的デバイスの個々の微小光学的構造の単独のコントロールを提供するためのドライバーを含み、個々の微小光学的構造に実質的に同時に付与するための画素値を備える。このドライバーは、少なくとも２つの個々の画素値を受容する、少なくとも１つの多重化回路を含み、そして少なくとも１つの共有された相互接続を経由してＭＥＭＳ光学的デバイスに通信される単一ストリーム中へ個々の画素値を多重化する。
【００１６】
本発明の他の実施形態は、ＭＥＭＳ光学的デバイスの微小光学的構造の単独のコントロールのための方法を含み、微小光学的構造に同時に付与するように指定された、少なくとも２つの個々の画素値を通信するための単一の相互接続を共有することによってコントロールされる。
【００１７】
本発明の他の実施形態は、ＭＥＭＳ光学的デバイスの光線を変調するときに、解像度を調節できる映像を表示するための方法を含む。この方法は、画素値を通信するための単一の相互接続を共有する工程、個々の画素値を少なくとも１つの微小光学的構造にマッピングする工程、および異なる表示解像度を提供するためにマッピングを変化する工程を含む。
【００１８】
本発明の他の実施形態は、非線形映像マッピングのための方法を含む。この方法は、画素値の通信のための単一の相互接続を共有する工程、および映像の歪みを補償するために不均一画素サイズを生成し、少なくとも１つの微小光学的構造に、画素値をマッピングする工程を含む。
【００１９】
本発明の付加的な特徴および利点は、本発明の特徴を例示的に図示する添付されている図面とともに考慮して、以下の詳細な説明から明らかである。
【発明を実施するための最良の形態】
【００２０】
（詳細な説明）
ここで、図面に示された例示的な実施形態への参照がなされ、そして特定の用語がこの例示的な実施形態を説明するために本明細書中で使用される。それにもかかわらず、本発明の範囲制限のないことが意図されることは理解される。本明細書で例示される、本発明の特徴の変更およびさらなる改変、および本明細書に例示されるような本発明の原理のさらなる応用は、当業者であって、そして本開示を所有するものに生じ得、本発明の範囲内であると考えられるべきである。
【００２１】
本明細書で用いられる用語”多重化（ｍｕｌｔｉｐｌｅｘｉｎｇ）”は、電気的なインターフェースを通る通信のために、２つの別個の電気信号を結合するための任意の技術に言及されることもまた理解されるべきである。本明細書で用いられる用語”逆多重化（ｄｅｍｕｌｔｉｐｌｅｘｉｎｇ）”は、多重化信号から別個の電気信号を抽出するための任意の対応する通信技法に言及することが理解されるべきである。用語”相互接続”は、集積回路アセンブリ、集積回路パッケージ上のピン、またはプリント回路板のトレースを含むがそれに限定されない、電気信号の通信のための任意の構造に言及する、ともまた理解されるべきである。
【００２２】
図１に示されるように、ＭＥＭＳ光学的デバイスを使用する超高解像度光変調のためのシステムは、本発明に従って一般に１０で示される。このシステムは、多重化回路１２、相互接続１４、および逆多重化回路１６を含み得る。
【００２３】
多重化回路１２は、画素値ソース２２から少なくとも２つの画素値１８を受容するような形態であり、ここで、この画素値１８は、ＭＥＭＳ光学的デバイス（図示していない）の個々の微小光学的構造２４に同時に付与される。画素値ソース２２は、例えば、表示システムであり得る。表示システムでは、画素値１８は、映像情報の縦列、横列、またはフレームを表わす。この映像情報は、画素値１８のＭＥＭＳ光学的デバイスの個々の微小光学的構造２４への付与によって表示される。
【００２４】
この画素値１８は、様々な方法で多重化回路１２に提供され得る。例えば、画素値１８は、以下でさらに考察されるように、パラレル形式で、シリアル形式で、またはパラレル転送およびシリアル転送のハイブリッドを用いて提供され得る。
【００２５】
この多重化回路１２は、上記画素値１８から画素値の多重化ストリーム２０を生成する。例えば、好ましくは多重化回路１２は、各々の画素値１８を連続して出力することによって画素値の多重化ストリーム２０を生成する。画素値の多重化ストリームは、相互接続１４を経由して逆多重化回路１６に通信される。
【００２６】
逆多重化回路１６は、画素値の多重化ストリーム２０から個々の画素値１８を抽出し、個々の画素値１８は、次いでＭＥＭＳ光学的デバイスの対応する個々の微小光学的構造２４に付与され得る。逆多重化回路１６は、好ましくは、画素値１８を抽出する適切な時間に、画素値の多重化ストリーム２０をサンプリングすることによって実行され得る。
【００２７】
図２に例示されるように、ＭＥＭＳ光学的デバイスのＧＬＶタイプを使用する超高解像度光変調のためのシステムは、本発明の他の実施形態に従って一般に１００で示される。このシステムは、複数の相互接続ピン１０８を通じて通信しているドライバーチップ１０２およびＧＬＶチップ１０６を含み得る。このドライバーチップ１０２は、個々の表示用の画素値１１２を受容するための複数の多重化グループ１０４をさらに含み得、個々の表示用の画素値１１２は、複数の多重化アナログ画素ストリーム１２０を生成するために、共に多重化され、複数の多重化アナログ画素ストリーム１２０は、複数の相互接続ピン１０８に通信される。ドライバーチップ１０２は、マルチプレクサコントロール１２４を経由して多重化グループ１０４に接続されるコントローラー１２２をさらに含み得る。
【００２８】
ＧＬＶチップ１０６は、複数の逆多重化グループ１４０を含み得る。ＧＬＶは、相互接続ピン１０８と逆多重化グループ１４０とを接続する入力バス１５０をさらに含み得る。このＧＬＶチップは、複数のリボン１５８をさらに含み得る。相互接続ピン１０８によって入力バス１５０に提供された多重化アナログ画素ストリーム１２０は、リボン１５８に印加される個々のリボンコントロール電圧１６２を生成するために、逆多重化グループ１４０によって処理される。ＧＬＶチップ１０６は、コントローラー１６０をさらに含み得る。コントローラー１６０は、デマルチプレクサコントロールバス１６６およびスイッチコントロール１６４を経由して、逆多重化グループ１４０に接続されている。逆多重化グループ１４０およびコントローラー１６０の製作は、例えば、Ｂａｒｒｏｎらに発行された米国特許第５，９６３，７８８号で開示された技術を使用して、微小光学的構造と同一の基板上であり得る。あるいは逆多重化グループ１４０とコントローラー１６０は、微小光学的構造とは異なる基板上で構成され得、そしてこれら２つのデバイスは、例えばフリップチップ技術を利用して、１つのパッケージで組み合わされ得る。
【００２９】
図３は、本発明による多重化グループ１０４の、１つの特定の実行のさらなる詳細を提供している。多重化グループ１０４は、個々の表示用の画素値１１２を受容するためのレジスタ１１０を含み得る。多重化グループ１０４は、多重化画素ストリーム１１６を生成するために、レジスタ１１０のグループから個々の表示用の画素値１１２のグループを受容および多重化するマルチプレクサ１１４をさらに含み得る。多重化グループ１０４は、マルチプレクサ１１４から多重化画素ストリーム１１６を受容するデジタル／アナログ変換器１１８をさらに含み得、そしてこのストリームを多重化アナログ画素ストリーム１２０に変換する。多重化命令は、マルチプレクサコントロール１２４によって決定される。
【００３０】
表示用の画素値１１２は、表示システムによってレジスタ１１０に書き込まれる。表示用の画素値１１２は、表示システムの要求に依存して、一度に１つ、一度にいくつか、または一度に全てをレジスタ１１０に書き込まれ得る。例えば、表示システムは４つの表示用の画素値１１２を、一度にレジスタ１１０に書き込み得る。当業者は、表示用の画素値１１２をドライバーチップ１０２に通信するための他の技術が、本発明と一致して利用され得ることを認識する。例えば、画素値は、既に多重化されたデータのストリームのような表示システムによって提供され得、その場合、レジスタ１１０およびマルチプレクサ１１４は、多重化グループ１０４から排除され得る。
【００３１】
マルチプレクサ１１４からの出力である表示用の画素値１１２のシーケンスは、コントローラー１２２によって決定される。例えば、４３５２画素表示高さ（ｄｉｓｐｌａｙ  ｈｅｉｇｈｔ）は、１６個の多重化グループ１０４で実行され得、各々の多重化グループ１０４は、２７２個のレジスタ１１０を含んでいる。従って、各々の多重化グループ１０４は、多重化画素ストリーム１１６に、２７２個の表示用の画素値１１２を多重化し得る。１６個の多重化画素ストリーム１１６は、そのあと１６個の相互接続ピン１０８を経由してＧＬＶに通信される。
【００３２】
多重化命令は、マルチプレクサコントロール１２４を経由してコントローラー１２２によってコントロールされる。例えば、第１の多重化グループ１０４は、画素１，２，３，等と、画素２７２まで出力し得る。第２の多重化グループ１０４は、画素２７３，２７４，２７５等と、画素５４４まで出力し得る。図５は、ここで記載されたような多重化演算のためのタイミング図の例を提供している。図５のＡ列は、マルチプレクサコントロール１２４の値を示し、そしてＢ列は多重化アナログ画素ストリーム１２０によって出力される、画素値の得られるシーケンスを表示している。多数のグループの様々な他の組み合わせ、各グループの画素、および画素多重化命令は、当業者に明白であるため、個々の表示形態に有利であり得る。
【００３３】
図４は、本発明による逆多重化グループ１４０の、１つの特定の実行のさらなる詳細を提供している。逆多重化グループ１４０は、入力バス１５０に接続されたスイッチ１５２を含み得、デマルチプレクサコントロールバス１６６によってコントロールされている。スイッチ１５２は、デマルチプレクサコントロールバス１６６によって決定された時間で、多重化アナログ画素ストリーム１２０をサンプリングする。逆多重化グループ１４０は、電圧記憶素子１５４をさらに含み得る。電圧記憶素子１５４が、本明細書で示されるようなコンデンサーによって実行され得るけれども、当業者は、電圧を蓄えるための他の技術が本発明と一致して使用され得ることを理解する。一時的にスイッチ１５２を閉じることによって、入力バス１５０の電圧は、サンプルアンドホールド回路を生成する電圧記憶素子１５４に印加される。多重化グループ１４０は、電圧記憶素子１５４に接続されたスイッチ１５６をさらに含み得る。
【００３４】
スイッチ１５２ａ，スイッチ１５２ｂ，およびスイッチ１５６に対するタイミングを、図５に示す。第１の画素時間（横方向に掃引されたディスプレイにある、画素の１つの縦列）について、コントローラー１６０は、記憶素子１５４ａの方に特定の画素コントロール電圧を印加するために、正確な時間でスイッチ１５２ａを連続的に閉じ得る。逆多重化グループ１４０の各々のスイッチ１５２ａは、図５のＣ列からＥ列に示されるような、１つの特定の画素に対応する時間の間、一時的に閉じる。多重化アナログ画素ストリーム１２０が安定であるときのみ、コントローラー１６０がスイッチ１５２ａを閉じることを確実にすることによって、画素間のクロストークが防止される。一度全ての画素コントロール電圧が抽出されると、コントローラーはその後、スイッチコントロール１６４を使用してスイッチ１５６を切り替え得、図５のＪ列およびＫ列に示されるように、電圧記憶素子１５４ａによって保持される個々の画素電圧を個々のリボン１５８に実質的に同時に付与する。個々の画素電圧は、１画素時間の間、電圧記憶素子１５４ａによって保持される。この１画素時間の間に、図５のＦ列からＨ列に示されるように、コントローラーがスイッチ１５２ｂおよび電圧記憶素子１５４ｂを使用して新しい画素コントロール電圧のセットを逆多重化し始め得る。
【００３５】
各個々のリボンへの個々の画素コントロール電圧の印加は、解像度が単一のリボンによって決定されるので、非常に高解像度を要求する応用に有利に証明し得る。あるいは、他のリボンのそれぞれは基準リボンを生成するためにバイアス電圧に恒久的につながり得、他の半分は、逆多重化グループ１４０によってコントロールされる。これは、表示の解像度を低減するけれども、多重化グループおよび逆多重化グループで要求される回路の量を半分にする。
【００３６】
図６は本発明による逆多重化グループ１４０の代替的な実行の詳細を提供している。スイッチの数の削減は、アンプ１７０の追加およびスイッチ１５２ｂの削減によって得られる。画素コントロール電圧の１セットが電圧記憶素子１５４ｂによって保持されている間、画素コントロール電圧の次のセットは逆多重化され得、電圧記憶素子１５４ａに格納される。画素の全セットが逆多重化されたとき、それらはスイッチ１５６を一時的に閉じることによって、リボン１５８および電圧記憶素子１５４ｂに転送される。
【００３７】
図７は、本発明による逆多重化グループ１４０のさらに別の代替的な実行の詳細を提供している。リボン１５８は、スイッチ１５２、スイッチ１５６、および電圧記憶素子１５４によって表わされるサンプルアンドホールド回路に、対となって（１つは能動、１つは基準）接続される。リボン１５８は、スイッチ１６８によってサンプルアンドホールド回路に接続されている。スイッチ１６８は、どのリボンが能動であり、その一方他のリボンがバイアス電圧につなげられているかをコントロールする。これは、単一のリボンの解像度を維持しながら、スイッチおよび電圧記憶素子の数で正味の減少を生じる。
【００３８】
リボン１５８はまた異なってグループ化され得る。例えば、偶数に番号付けられたリボン１５８は１つの逆多重化グループ１４０につなげられ得、そして奇数に番号付けられたリボン１５８は異なった逆多重化グループ１４０につなげられ得る；そのような構成は、能動リボンの高速度コントロールを基準リボンの低速度コントロールから分離するために有用であり得る。さらに、いくつかのリボンはサブ画素分解能を提供するための名目上のピクセル時間よりも短いサブ画素時間で更新され得る。複数のリボンが各個々のリボンコントロール電圧１６２に恒久的につながっていることを含む、様々な他の同様の形態がまた、当業者が見出すように有利であると証明し得る。
【００３９】
リボン１５８への表示用の画素値１１２のマッピングは、柔軟にコントロールされる。逆多重化グループ１４０は、多重化アナログ画素ストリーム１２０および／またはこの逆多重化グループ１４０に接続された任意のリボン１５８から抽出した任意の個々の画素値を付与するために、コントローラー１６０によって命令される。これ故、本発明は、マッピングを変更することによってドライバーチップ１０２およびＧＬＶチップ１０６の単一の製造された形態で、異なる表示解像度を提供するために使用され得る。例えば、４３５２画素表示もまた、２１７６または１０８８画素表示高さを提供する低解像度モデルで動作され得る。
【００４０】
図８は、動作の２１７６画素解像度モードに対するタイミング図を例示している。ドライバーチップ１０２は、以前に検討された４３５２画素解像度モードに類似して動作し、Ａ列およびＢ列に例示されたような多重化アナログ画素ストリーム１２０を生成するように、表示用の画素値１１２の連続する多重化グループである。ＧＬＶチップ１０６は、異なる動作をする。しかし、コントローラー１６０は、Ｃ列からＨ列に例示されるように、多重化アナログ画素ストリーム１２０から各々の画素電圧を２度抽出する目的で、各画素に対して２つのスイッチ１５２ａを同時に閉じる。抽出された画素値は、次いでＬ列およびＭ列で例示されたような４３５２画素解像度モードと同様に、リボン１５８に実質的に同時に付与される。動作の１０８８画素解像度モードでの動作は、４つのリボン１５８について同じ画素電圧を抽出する各画素について、４つのスイッチ１５２ａを同時に閉じるコントローラー１６０によって達成される。１つ以上のリボン１５８への画素値のマッピングは、従って、コントローラー１６０がどのようにスイッチ１５２を閉じるかのタイミングによって達成される。ドライバーチップ１０２およびＧＬＶチップ１０６のペアは、従って、様々な解像度モードを実行し得る。
【００４１】
例えば、１つの極端な例では、１画素が２つのリボンで構成され得、１つは基準、１つは能動で、１／２画素解像度は能動および基準リボンを交換することによって提供される。他の極端な例では、全体の表示が単一の画素であり得、リボンの半分を基準に、そしてもう半分を能動にマッピングし、全てのリボンには同じリボンのコントロール電圧が提供されている。さらに、リボンへの画素のマッピングは、アレイの異なる部分について異なり得る。例えば、表示は、最も必要とされて低解像度であるエッジ近傍の中心で、より高い解像度を提供し得る。これは、画素を、表示の中心で相対的により少ない数のリボンにマッピングすること、および画素を、表示のエッジ近傍で相対的により多い数のリボンにマッピングすることによって実行され得る。サブ画素解像度はまた、１画素あたりのリボン数よりも少ないリボン数によって、リボンへの画素のマッピングをシフトすることによって提供され得る。サブ画素解像度はまた、画素時間よりも短いサブ画素時間で、リボンコントロール電圧１６２の新たなセットを付与することによって提供され得る。
【００４２】
本明細書で開示された超高解像度光変調コントロールシステムは、非線形の映像マッピングを実施するために用いられ得る。例えば、図９に示されるように、本発明の超高解像度光変調コントロールシステムを使用する投影システムは、一般に４００で例示される。プロジェクター４０２は、円柱状に曲げられた壁４０４上に映像を投影する。もし歪みに対して補償されないならば、投影された映像の大きさは、プロジェクターに最も近い壁の中心部分でより小さくなり、そして補償されない映像４０６によって示されるようなプロジェクターから最も遠いエッジでより大きい。この歪みにを補償するために、微小光学的構造への画素のマッピングが、上記表示が壁を横切って水平方向に掃引されるとき動的に変化される。１つのエッジから始まり、上記表示はＭＥＭＳ光学的デバイスの一部を使用し、適切な数の微小光学的構造へ各画素をマッピングする。ビームが中心に向かって掃引するとき、付加的な微小光学的構造が使用され、そして各画素は微小光学的構造のより多くの数にマッピングされ、その結果、ビームが壁の中心にあるとき、全ＭＥＭＳ光学的デバイスが使用されている。ビームが他方のエッジに向かって掃引するとき、画素はより少ない数の微小光学的構造へマッピングされ、そしていくつかの微小光学的構造は使用されていない。これは、映像全体で同一の画素数を維持しながら、この映像を適切に形状化し、歪みのない映像４０８を生成する。
【００４３】
微小光学的構造への画素のマッピングは、コントローラー１６０によって完全に決定され得、先行技術の技法によって要求されるような任意の外部のコンピューターによる処理に対する必要性が低減する。例えば、表１は６０個のリボンＧＬＶで実行された１０画素に対するマッピングの簡単な例を示している。この例では、偶数番号のリボン２，４，６．．．６０が基準電圧で一定に保持され、そして奇数番号１，３，５．．．５９は表示用の画素にマッピングされる。中央の列はスクリーンの最も遠いエッジでのリボンへの画素のマッピングを示し、そして最も右の列はスクリーンの中央でのリボンへの画素のマッピングを示している。
【００４４】
表１  非線形映像マッピング歪み補償のためのリボン対画素マッピングのための画素
【００４５】
【表１】
2007530981.tif 000003
本発明の柔軟なマッピングは、このように、先行技術の画素に対して微小光学的構造を固定された割り当てによって課せられた制限を避ける。さらにこの柔軟なマッピングの有利な応用は、当業者に見出される。
【００４６】
上記で参照された処理が本発明の原理に対する適用の例示であることが理解されるべきである。本発明を図面に示し、そして本発明の例示的な実施形態（単数または複数）と組み合わせて上記に説明してきたが、多数の改変および代替処理が、本発明の思想と範囲から逸脱することなく考案され得る。請求項で提示されるように、多数の改変が本発明の原理および概念から逸脱することなくなされ得ることは当業者に明白である。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態による、超高解像度光変調コントロールシステムのブロック図である。
【図２】本発明の他の実施形態による、超高解像度光変調コントロールシステムのブロック図である。
【図３】図２の多重化グループの詳細なブロック図である。
【図４】図２の逆多重化グループの詳細なブロック図である。
【図５】図２の超高解像度変調コントロールシステムの動作のタイミング図である。
【図６】図２の逆多重化グループの、代替の形態の詳細なブロック図である。
【図７】図２の逆多重化グループの、他のさらに代替の形態の詳細ブロック図である。
【図８】低減した解像度のモードの動作での、図２の超高解像度変調コントロールシステムの動作のタイミング図である。
【図９】投影システムで映像の歪みを補償する本発明で用いる描写である。
【図１】
2007530981.tif 000004
【図２】
2007530981.tif 000005
【図３】
2007530981.tif 000006
【図４】
2007530981.tif 000007
【図５】
2007530981.tif 000008
【図６】
2007530981.tif 000009
【図７】
2007530981.tif 000010
【図８】
2007530981.tif 000011
【図９】
2007530981.tif 000012
【国際調査報告】
2007530981.tif 000013