(57)【要約】容量型シャント・スイッチに適した強誘電性バラクターが開示される。ＳｉＯ２層を持つ高抵抗率シリコンとトップに積層されるパターン金属層とが、基板として利用される。基板上に積層される強誘電性薄膜は、バラクターの実施として使用される。トップ金属電極は、強誘電性薄膜の上に積層され、ＣＰＷ伝送ラインを形成する。トップ金属電極及びボトム金属層中の大きい領域のグランド伝導体によって形成されるキャパシタンスを使用することで、強誘電性薄膜とグランド伝導体によって規定される大きいキャパシタとの直列接続が生成される。大きいキャパシタは、グランドに対して短絡として働き、バイヤの必要性を排除する。ＯＮ及びＯＦＦ状態のスイッチング概念は、強誘電性薄膜のチューナビリティに基づく。０Ｖにおいて、バラクターは、最も高いキャパシタンス値を有し、信号はグランドにシャントし、出力は入力から絶縁される。この結果、スイッチのＯＦＦ状態が生じる。ＣＰＷの中心伝導体に小さい電圧を印加することにより、バラクターのキャパシタンスは減少し、信号は伝送し、デバイスのＯＮ状態を生じる。このバラクター・シャント・スイッチは、ＲＦ  ＭＥＭＳシャント・スイッチの難点の大半を克服する。
2007509578.tif 000002
【特許請求の範囲】
【請求項１】
バラクター・シャント・スイッチであって、
基板と、
前記基板の上に積層された金属電極と、
前記金属電極の上に積層された強誘電性薄膜と、
前記強誘電性薄膜の上面上のコプレーナ導波路伝送ラインと、
を備えるバラクター・シャント・スイッチ。
【請求項２】
請求項１に記載のバラクター・シャント・スイッチであって、前記基板は、単一層低損失マイクロ波基板である、バラクター・シャント・スイッチ。
【請求項３】
請求項１に記載のバラクター・シャント・スイッチであって、前記基板は、多層から成る、バラクター・シャント・スイッチ。
【請求項４】
請求項３に記載のバラクター・シャント・スイッチであって、前記多層基板は、
高抵抗率シリコン基板と、
前記高抵抗率シリコン基板の上面上のシリコン酸化物層と、
前記シリコン基板の上に積層された接着層と、
前記シリコン基板の上面に積層された金属層と、
前記金属層の上面を覆うチューナブル薄膜誘電体層と、
導波路伝送ラインを規定するトップ金属電極と、
を備える、バラクター・シャント・スイッチ。
【請求項５】
請求項４に記載のバラクター・シャント・スイッチであって、前記高抵抗率シリコン基板の厚さは、約２０ミルである、バラクター・シャント・スイッチ。
【請求項６】
請求項４に記載のバラクター・シャント・スイッチであって、前記高抵抗率シリコン基板の抵抗率は、＞１ｋΩ−ｃｍである、バラクター・シャント・スイッチ。
【請求項７】
請求項４に記載のバラクター・シャント・スイッチであって、前記シリコン酸化物層の厚さは、約２００ｎｍである、バラクター・シャント・スイッチ。
【請求項８】
請求項４に記載のバラクター・シャント・スイッチであって、前記接着層は、チタンを含む、バラクター・シャント・スイッチ。
【請求項９】
請求項４に記載のバラクター・シャント・スイッチであって、前記接着層の厚さは、約２０ｎｍである、バラクター・シャント・スイッチ。
【請求項１０】
請求項４に記載のバラクター・シャント・スイッチであって、前記金属層は、
前記接着層の上に積層された金層と、
前記金層の上に蓄積されたプラチナ層と、
を含む、バラクター・シャント・スイッチ。
【請求項１１】
請求項１０に記載のバラクター・シャント・スイッチであって、前記金層の厚さは、約４００ｎｍである、バラクター・シャント・スイッチ。
【請求項１２】
請求項１０に記載のバラクター・シャント・スイッチであって、前記プラチナ層の厚さは、約１００ｎｍである、バラクター・シャント・スイッチ。
【請求項１３】
請求項４に記載のバラクター・シャント・スイッチであって、前記金属層の厚さは、約５００ｎｍである、バラクター・シャント・スイッチ。
【請求項１４】
請求項４に記載のバラクター・シャント・スイッチであって、前記金属層は、電子ビーム積層及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
【請求項１５】
請求項４に記載のバラクター・シャント・スイッチであって、前記金属層は、スパッタリング及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
【請求項１６】
請求項４に記載のバラクター・シャント・スイッチであって、前記金属層は、少なくとも２つのグランド伝導体と、シャント伝導体と、を含む、バラクター・シャント・スイッチ。
【請求項１７】
請求項４に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、高誘電率を有する、バラクター・シャント・スイッチ。
【請求項１８】
請求項１７に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層の前記高誘電率は、ゼロバイアスにおいて、約２００以上である、バラクター・シャント・スイッチ。
【請求項１９】
請求項４に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層の厚さは、約４００ｎｍである、バラクター・シャント・スイッチ。
【請求項２０】
請求項４に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、バリウム・ストロンチウム・チタン酸化物、チタン酸ストロンチウム、又は他の任意の非線形電場チューナブル誘電率を持つ組み合わせ、の何れか１つから成る、バラクター・シャント・スイッチ。
【請求項２１】
請求項４に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、バリウム・ストロンチウム・チタン酸化物から成る、バラクター・シャント・スイッチ。
【請求項２２】
請求項４に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、パルス層積層を使用して積層された、バラクター・シャント・スイッチ。
【請求項２３】
請求項４に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、ＲＦスパッタリングを使用して積層された、バラクター・シャント・スイッチ。
【請求項２４】
請求項４に記載のバラクター・シャント・スイッチであって、バラクター・シャント・スイッチのバラクター領域は、前記トップ金属電極とパターン・ボトム金属層との重なりによって規定される、バラクター・シャント・スイッチ。
【請求項２５】
請求項２４に記載のバラクター・シャント・スイッチであって、前記バラクター領域は、約１μｍ２から約５００μｍ２の間である、バラクター・シャント・スイッチ。
【請求項２６】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属電極は、
中心信号ストリップと、
少なくとも２つのグランド伝導体と、
を含む、バラクター・シャント・スイッチ。
【請求項２７】
請求項２６に記載のバラクター・シャント・スイッチであって、前記中心信号ストリップの幅は、約５０μｍである、バラクター・シャント・スイッチ。
【請求項２８】
請求項２６に記載のバラクター・シャント・スイッチであって、前記少なくとも２つのグランド伝導体の幅は、約１５０μｍである、バラクター・シャント・スイッチ。
【請求項２９】
請求項２６に記載のバラクター・シャント・スイッチであって、前記金属電極は、前記中心信号ストリップと前記少なくとも２つのグランド伝導体との間に、約５０μｍのスペースを有する、バラクター・シャント・スイッチ。
【請求項３０】
請求項２６に記載のバラクター・シャント・スイッチであって、前記金属電極のスペースの幾何学比は、前記コプレーナ導波路伝送ラインの約０．３３３と等しい、バラクター・シャント・スイッチ。
【請求項３１】
請求項１に記載のバラクター・シャント・スイッチであって、通常、「ＯＦＦ」状態にあるバラクター・シャント・スイッチ。
【請求項３２】
請求項１に記載のバラクター・シャント・スイッチであって、前記コプレーナ導波路伝送ラインの特性インピーダンスは、約４０から約５０Ωである、バラクター・シャント・スイッチ。
【請求項３３】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属電極は、金から成る、バラクター・シャント・スイッチ。
【請求項３４】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属電極は、電子ビーム積層及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
【請求項３５】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属電極は、スパッタリング及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
【請求項３６】
請求項１に記載のバラクター・シャント・スイッチであって、約４５０μｍ×約５００μｍの領域を有するバラクター・シャント・スイッチ。
【請求項３７】
請求項１に記載のバラクター・シャント・スイッチであって、信号がグランドにシャントされる時に、グランドにシャントする前記ラインの長さを前記金属層の伝導率、前記伝導体の幅、及び前記半導体の厚さの積で除算した値に等しい寄生直列抵抗を有するバラクター・シャント・スイッチ。
【請求項３８】
請求項１に記載のバラクター・シャント・スイッチであって、前記コプレーナ導波路伝送ラインの特性インピーダンスを２π及び動作周波数の積で除算した値と、２πとグランドにシャントする前記ラインの長さとの積をガイド波長で割ったもののサインと、を乗算した値に等しい寄生ライン・インダクタンスを有するバラクター・シャント・スイッチ。
【請求項３９】
請求項２４に記載のバラクター・シャント・スイッチであって、１をω、前記バラクター領域のキャパシタンス、及び強誘電性薄膜の損失タンジャントの積で除算した値に等しいシャント抵抗を有するバラクター・シャント・スイッチ。
【請求項４０】
請求項３９に記載のバラクター・シャント・スイッチであって、前記シャント抵抗は、前記バラクターをモデルする、バラクター・シャント・スイッチ。
【請求項４１】
バラクター・シャント・スイッチを製造する方法であって、
電子ビーム積層及びリフトオフ・リソグラフィによって、高抵抗率シリコン基板の上に接着層を積層するステップと、
電子ビーム積層及びリフトオフ・リソグラフィによって、前記接着層の上に金属層を積層するステップと、
パルス・レーザ・アブレーションによって、前記金属層を強誘電性薄膜層で覆うステップであって、前記金属層は、少なくとも２つのグランド伝導体とシャント伝導体とを含む、ステップと、
電子ビーム積層及びリフトオフ・リソグラフィによって、前記強誘電性薄膜層の上をトップ金属電極で覆うステップであって、前記トップ金属電極は、少なくとも２つのグランド伝導体と中心伝導体とを含む、ステップと、
前記トップ金属電極を、少なくとも２つのグランド伝導体と信号ストリップとを含むコプレーナ導波路伝送ラインで覆うステップと、
を含む方法。
【請求項４２】
請求項４１に記載の方法であって、
前記金属層及び前記トップ電極のグランド伝導と前記コプレーナ導波路伝送ラインの前記信号ストリップとの間にｄｃ電場を印加することによって、前記バラクター・シャント・スイッチのキャパシタンスを調整するステップを、
さらに含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電性バラクターに関連し、より詳細には、容量型シャント・スイッチに適する強誘電性バラクターに関連する。
【背景技術】
【０００２】
電気的なチューナブル・マイクロ波フィルタは、マイクロ波システムにおいて、多くの用途を有している。これらの用途には、ローカル・マルチポイント配信サービス（ＬＭＤＳ、Ｌｏｃａｌ  Ｍｕｌｔｉｐｏｉｎｔ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  Ｓｅｒｖｉｃｅ）、パーソナル通信システム（ＰＣＳ、Ｐｅｒｓｏｎａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍ）、周波数ホッピング・ラジオ、衛星通信、及びレーダー・システムが含まれる。マイクロ波チューナブル・フィルタには、三つの主な種類、すなわち、機械的、磁気的、及び電気的なチューナブル・フィルタが存在する。機械的なチューナブル・フィルタは、通常、手動で、又はモーターを用いて、チューンされる。これは、チューニング・スピードが遅く、サイズが大きいという難点がある。典型的には、機械的なチューナブル・フィルタは、ＹＩＧ（イットリウム鉄ガーネット、Ｙｔｔｒｉｕｍ  Ｉｒｏｎ  Ｇａｒｎｅｔ）フィルタであり、これは、マルチオクターブ・チューニング・レンジ及び高い選択性の点から、おそらく最もポピュラーなチューナブル・フィルタである。しかしながら、ＹＩＧフィルタは、チューニング・スピードが遅く、複雑な構造を持ち、複雑な制御回路を有し、さらに、高価である。
【０００３】
１つの電気的なチューナブル・フィルタは、ダイオード・バラクターチューン・フィルタ（ｄｉｏｄｅ  ｖａｒａｃｔｏｒ−ｔｕｎｅｄ  ｆｉｌｔｅｒ）であり、これは、チューニング・スピードが速く、簡単な構造を持ち、簡単な制御回路を有し、さらに、安価である。ダイオード・バラクターは、基本的には、半導体ダイオードであるため、ダイオード・バラクターチューン・フィルタは、モノリシックなマイクロ波集積回路（ＭＭＩＣ、Ｍｏｎｏｌｉｔｈｉｃ  Ｍｉｃｒｏｗａｖｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）又はマイクロ波集積回路に使用することができる。バラクターの性能は、容量比、Ｃｍａｘ／Ｃｍｉｎ、周波数レンジ、性能指数、即ち特定の周波数レンジにおけるＱ値によって定義される。２ＧＨｚまでの周波数に対する半導体バラクターのＱ値は、通常、良好である。しかしながら、２ＧＨｚより上の周波数において、バラクターのＱ値は、急激に下がる。
【０００４】
半導体ダイオード・バラクターのＱ値は、高周波数において低い（例えば、２０ＧＨｚで＜２０）ので、ダイオード・バラクターチューン・フィルタの挿入損失は、特に高周波数（＞５ＧＨｚ）において、非常に高い。ダイオード・バラクターチューン・フィルタに関連するもう１つの問題は、低電力容量である。ダイオード・バラクターは、非線形デバイスであるので、より大きな信号は、高調波及び分数調波を生成する。
【０００５】
超伝導素子と協同する電圧チューナブル素子としての薄膜強誘電性セラミックを利用するバラクターは、知られている。例えば、米国特許第５，６４０，０４２号によって開示されるバラクターは、キャリア基板層と、前記基板の上に積層された高温超伝導層と、前記金属層の上の積層された薄膜誘電体と、チューニング・デバイスのＲＦ伝送ラインと電気的に接触するように配置された、前記薄膜誘電体の上に積層された複数の金属伝導手段と、を有する。超伝導素子と協同する強誘電性素子を利用するもう１つのチューナブル・キャパシタは、米国特許第５，７２１，１９４号に開示されている。
【０００６】
マイクロ・エレクトロ・メカニカル・システム（ＭＥＭＳ、ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  ｓｙｓｔｅｍ）テクノロジの出現によって、注目は、ラジオ周波数（ＲＦ）用途のＭＥＭＳデバイスの開発に集中した。ＭＥＭＳスイッチは、長年の間に非常に多くの研究労力を引きつけた、もっとも目立ったマイクロマシン製品の中の１つであり、多くの潜在的な用途（例えば、インピーダンス・マッチング・ネットワーク、フィルタ、ＲＦシステム・フロントエンド回路及び他の高周波数再構築可能な回路における信号ルーティング）を有する。ＭＥＭＳスイッチは、従来の電気機械又はソリッドステートな均等物よりも、低挿入損失、高絶縁、低消費電力、高ブレークダウン電圧、高線形形、高集積性の点で、多くの利点を提供する。今日のＭＥＭＳスイッチの大多数は、静電駆動を採用し、このタイプのスイッチの主な難点である高駆動電圧を必要とする。近年、高い比誘電率のバリウム・ストロンチウム・チタン酸化物（ＢＳＴ、Ｂａｒｉｕｍ  Ｓｔｒｏｎｔｉｕｍ  Ｔｉｔａｎｉｕｍ  Ｏｘｉｄｅ）薄膜が、誘電体層として、駆動電圧条件を減少させるため及び絶縁を改善するために、ＲＦ  ＭＥＭＳスイッチに使用されている。絶縁は、例えばＳｉ３Ｎ４等の誘電体材料と比べて、ＢＳＴ強誘電性薄膜を使用することで、１０ｄＢ以上改善することができる。
【０００７】
しかしながら、ＲＦ  ＭＥＭＳスイッチは、幾つかの制限、例えば、比較的に遅いスピード、低電力容量、必須の高駆動電圧、低信頼性、低スイッチング寿命、高パッケージング・コスト等を持つ。これらの領域において、改善がなされたものの、ＲＥ  ＭＥＭＳスイッチの商業的用途においては、挑戦が残っている。強誘電性バラクターを基にした容量型シャント・スイッチは、既存のＲＦ  ＭＥＭＳスイッチの制限のほとんどを克服することができる。
【発明の開示】
【課題を解決するための手段】
【０００８】
この背景に対して、本発明は、強誘電性バラクターによってシャント（分路）された、コプレーナ導波路（ＣＰＷ、ｃｏｐｌａｎａｒ  ｗａｖｅｇｕｉｄｅ）伝送ラインに基づく。実施における新規性は、スイッチングのための移動部品の排除及びバイヤ（ｖｉａ）接続の排除にある。ＳｉＯ２層及びトップ（上面）に積層された金属層を持つ高抵抗率のシリコンは、基板として使用される。基板は、任意の低損失マイクロ波基板（例えば、サファイヤ、マグネシウム酸化物、アルミン酸ランタン等）とすることができる。強誘電性薄膜層は、バラクターの実施として、パターン形成されたボトム金属層（金属１層）の上に積層される。トップ（上部）金属電極（金属２層）は、強誘電性薄膜層の上に積層され、ＣＰＷ伝送ラインを形成するようにパターンされる。その結果、金属１層中のＣＰＷの中心伝導体と金属２層中の短絡ラインとの重なり領域は、バラクター領域を規定する。金属２層及び金属１層中の大きな領域のグランド・プレーンを使用することによって、強誘電性バラクターと、トップ金属層及びボトム金属層上のグランド・プレーンによって規定される大きなキャパシタとの直列接続が、形成された。大きなキャパシタは、グランドに対して短絡として働き、バイヤの必要性を省略することができる。オン及びオフ状態のスイッチングの概念は、ＢＳＴ薄膜の強誘電体チューナビリティに基づく。
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、改善された絶縁及び挿入損失、並びに減少したバイアス電圧を持つ、バラクター・シャント・スイッチを提供することである。
本発明のもう１つの目的は、低バイアス電圧条件、高スイッチング・スピード、製造の簡略、及び高スイッチング寿命を持つ、バラクター・シャント・スイッチを提供することである。
【００１０】
本発明の他の目的は、本発明の実施形態の記述を参照することによって、明らかになるであろう。
なお、以下の特定の実施形態の詳細な記述は、同様の構造は同様の参照符号で示されている、添付の図面を参照することによって、最も良く理解することができる。
【発明を実施するための最良の形態】
【００１１】
以下の好ましい実施形態の詳細な説明において、その説明の一部をなす添付の図面を参照する。図面において、実施形態は、図示されているが、限定的なものではなく、本発明が実施できる特定の好ましい形態である。また、他の実施形態を用いることができることは、容易に理解されるであろうし、論理的、機械的及び電気的な変更が、本発明の精神及び範囲を離れることなく実施できることも、容易に理解されるであろう。
【００１２】
シャント容量を実行する概念は、多数のＭＭＩＣ（例えば、チューナブル１次元及び２次元電磁バンドギャップ（ＥＢＧ、ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｂａｎｄｇａｐ）構造、チューナブル・バンドリジェクト及びバンドパス・フィルタ、干渉抑制システム、マイクロ波スイッチング製品、マイクロ波及びミリ波周波数の広域位相シフタ）に有益であろう。さらに、本発明は、２次元及び３次元ＥＢＧアレイにも適している。加えて、これらのスイッチは、アナログ及びデジタル製品（例えば、多層パッケージにおける中間層結合、特定のサブシステムとより大きいシステムとの絶縁）に使用できる。このタイプのスイッチは、感知素子としても機能する。なぜならば、強誘電性薄膜は、ピエゾ電気（圧力センサ、加速時計などに有益である）、パイロ電気（赤外検出器用）、及び電気光学機能（カラーフィルタの電圧誘導屈折率変化、ディスプレイ、光学スイッチ等）を表すからだ。
【００１３】
図１は、バラクター・シャント・スイッチの多層断面図を示す。バラクター・シャント・スイッチは、多層基板を使って、ＣＰＷ伝送ライン１０の上に設計される。高誘電率（εｒ≧１００）を持つＢＳＴのチューナブル強誘電性薄膜は、５００ｎｍの厚さを持つプラチナ／金層２５のトップ（上面）の上に、誘電体層（４００ｎｍの厚さ）として使用される。２０ｎｍのチタン接着層３０は、プラチナ／金層２５と、シリコン酸化物／高抵抗率シリコン基板層３５及び４０との間に、積層される。シリコンは、＞１ｋΩ−ｃｍの抵抗率を有し、典型的には、おおよそ６ｋΩ−ｃｍである。シリコン酸化物層３５の厚さは、２００ｎｍであり、高抵抗率シリコン基板４０の厚さは、３０ミル（０．５０８ｍｍ）である。
【００１４】
プロセスの第１ステップとして、パターン形成されるボトム電極（金属１層）は、Ｓｉ／ＳｉＯ２基板の上に、電子ビーム（ｅビーム）積層（又はスパッタリング）及びリフトオフ・フォトリソグラフィ技術によって、処理される。図２ａは、ボトム金属層２５のパターンを示す。プラチナ／金層２５のリフトオフ・フォトリソグラフィ処理の後に、層２５は、パルス・レーザ・アブレーション（ＰＬＤ、ｐｌｕｓｅｄ  ｌａｓｅｒ  ａｂｌａｔｉｏｎ）プロセスを使用しながら、又は、ＲＦスパッタリングにより、４００ｎｍ強誘電性薄膜２０（例えば、チタン酸バリウム・ストロンチウム（ＢＳＴ）、チタン酸ストロンチウム（ＳＴＯ）、又は任意の他の非線形チューナブル誘電体）によって、カバーされる。なお、強誘電性薄膜は、このタイプの用途に基づくスイッチ性能を最適化するために、常誘電体状態又は強誘電体状態で使用することができる。
【００１５】
図２ｂは、強誘電性薄膜２０のトップの上に積層されたトップ（上部）金属電極１５のパターンを示す。このトップ金属電極１５は、金から成り、中心信号ストリップ１００とＣＰＷのグランド伝導体１１０とを含む。トップ金属電極１５は、ｅビーム積層（又はスパッタリング）及びリフトオフ・フォトリソグラフィ処理によって、準備される。ボトム金属層２５及びトップ金属電極１５内のグランド伝導体は、これらの２層間の大きいキャパシタンスのため、バイヤ・ホールの必要性を排除しながら、有効に短絡される。
【００１６】
図２ｃに、最終的なＣＰＷの平面図が示される。図２ｃにおいて、バラクター領域２００は、破線で示される、トップ金属電極と金属層との重なりで、規定される。ボトム金属層２０は、ＣＰＷグランド・ラインと同じ寸法を持つ２つのグランド伝導体とシャント伝導体とを備え、図３の点線で分かるように、金属１層中の２つのグランド・ラインと接続する。バラクターのキャパシタンスが非常に大きいとき（０Ｖバイアスで）、信号は、バラクターを介して接続され、シャント伝導体を介してグランドに流れる。バラクター・キャパシタンスは、トップ金属電極（金属２）及びボトム金属層（金属１）中のグランド伝導体の重なりによって導かれる大きいキャパシタンスと、直列である。出力は、入力から絶縁される。なぜならば、信号は０Ｖでグランドにシャント（分路）され、デバイスのＯＦＦ状態が生じるからである。ＤＣ電圧が金属２層内のＣＰＷの中心伝導体に印加される場合、強誘電性薄膜の誘電率が減少して、より低いバラクター・キャパシタンスが生じる。バラクター・キャパシタンスが小さくなる場合、入力から信号の大部分は、出力に流れるようになる。なぜならば、バラクターによる結合が減少し、デバイスのＯＮ状態が生じるからである。大きい誘電体チューナビリティは、デバイスの高絶縁及び低挿入損失を生じさせる。
【００１７】
図２ｄを参照すると、バラクターの断面において、トップ金属電極１５とボトム金属層２５との２つの重なり幅は、必要とされるキャパシタンスが、強誘電性薄膜の既知の比誘電率（εｒ）に基づいて得られるように、選択される。チューニングは、ＤＣ電場が、グランド伝導体とＣＰＷの中心信号ストリップとの間に（ＣＰＷプローブを使用して）印加されることによって、得られる。ＤＣ場は、強誘電性薄膜の比誘電率を変化させ、従って、バラクターのキャパシタンスを変化させる。
【００１８】
１実施形態において、ＣＰＷの中心信号ストリップ幅、及び中心信号ストリップとグランド伝導体との間のスペースは、特性インピーダンスが約５０Ωに近づき、且つライン損失が最小になるように、選択される。ＣＰＷラインの寸法は、高抵抗率シリコン基板３５上のＤＣ−２０ＧＨｚに対して、グランド−信号−グランドが１５０μｍ／５０μｍ／１５０μｍである。中心信号ストリップとグランド伝導体との間のスペースは、５０μｍとして得られ、幾何学的割当量（ｋ＝Ｗ／（Ｗ＋２Ｓ）は、ＣＰＷラインの０．３３３と等しい。デバイス領域は、おおよそ、４５０μｍ×５００μｍである。バラクター領域（トップ金属電極とボトム金属層との重なり）は、おおよそ、７５μｍ２である。
【００１９】
本発明としての簡単な回路実施は、Ｓｉ  ＭＭＩＣテクノロジと適合でき、バイヤの必要性は、この２つの金属層プロセスにおいて、排除される。このスイッチは、通常、「ＯＦＦ」状態であり、通常「ＯＮ」状態にあるＭＥＭＳ  容量型シャント・スイッチと比較される。加えて、このスイッチは、ＭＥＭＳスイッチが遅い（〜１０ｎｓ）ところで、〜３０ｎｓのスイッチング・スピードでスイッチすることができる。さらに、低バイアス電圧（＜１０Ｖ）を使用することができ、スイッチングのＭＥＭＳ（４０−５０Ｖ）と比較される。バラクター・シャント・スイッチは、２Ｖ未満のバイアス電圧で設計することができる。
【００２０】
絶縁（ＯＦＦ状態）と挿入（ＯＮ状態）損失との間の設計トレードは、バラクター領域とＢＳＴ薄膜の誘電率とに依存する。高絶縁を得るためには、大きなバラクター領域及び高誘電率が必要とされるが、挿入損失が増加する。挿入損失を最小（＜１ｄＢ）に保つために、最適化された重なり領域及び誘電率は、それぞれ２５μｍ２及び１２００として得られる。
【００２１】
図４は、図３のバラクター・シャント・スイッチの電気回路モデルを表す。電気回路モデルは、バラクターをシャントすることによって得られ、Ｌ  ４００は、寄生インダクタンスであり、Ｒｓ  ４１０は、抵抗である。シャント抵抗Ｒｄ  ４３０は、バラクターの損失（リーク・コンダクタンス）性質をモデルする。バラクター・キャパシタンス４２０は、標準的な平行板キャパシタンス計算によって、ＢＳＴ薄膜の誘電率及び中心信号ストリップとシャント・ラインとの重なり領域を用いて得ることができる。バラクターのキャパシタンスは、以下のように得られる。
【００２２】
【数１】
2007509578.tif 000003
【００２３】
ここで、ε０は、フリー・スペースの誘電体誘電率であり、εｒｆは、使用された強誘電性薄膜の比誘電率であり、Ａは、バラクター領域であり、ｔは、強誘電性薄膜の厚さである。
【００２４】
信号はグランドにシャントされる場合、ボトム金属層（金属１）中のシャント伝導体ラインの直列抵抗（Ｒｓ）４１０は、式２を用いて計算される。
【００２５】
【数２】
2007509578.tif 000004
【００２６】
ここで、σは、使用されるトップ金属電極のコンダクタンスであり、ｗは、伝導体の幅であり、ｌは、グランドにシャントするラインの長さであり、ｔは、伝導体の厚さである。
ラインのインダクタンス４００（Ｌ）は、式３を用いて計算される。
【００２７】
【数３】
2007509578.tif 000005
【００２８】
ここで、Ｚ０は、ＣＰＷ伝送ラインの特性インピーダンスであり、ｆは、動作周波数であり、λｇは、ガイド波長である。
バラクターのシャント抵抗４３０（Ｌ）は、式４を用いて計算される。
【００２９】
【数４】
2007509578.tif 000006
【００３０】
ここで、Ｃ（Ｖ）４２０は、バラクターのキャパシタンスであり、ｔａｎδは、強誘電性薄膜の損失タンジェントである。
容量型シャント・スイッチの性能（例えば、高絶縁、低挿入損失など）は、強誘電性薄膜の誘電体チューナビリティに依存する。高キャパシタンス値は、ＯＦＦ状態における絶縁を高まるが、ＯＮ状態における挿入損失を増加させる。キャパシタンス値は、強誘電性薄膜の高い誘電率又は大きい領域を使用することによって、増加することができる。同じバラクター領域で、強誘電性薄膜の誘電率を増加させると、絶縁はあまり変化しないが、共振周波数は、増加するバラクタキャパシタンスのために減少する（図５参照）。図５は、バラクター領域を５×５μｍ２に固定した場合、左から右に向かって２０００、１５００、１２００、１０００の比誘電率に対する絶縁を示す。
【００３１】
さらに、バラクター領域を増加させた時の挿入損失の増加が、図６に示される。図６は、誘電率を２００に固定した場合、左から右に向かって１５×１５μｍ２、１０×１０μｍ２、１０×５μｍ２、５×５μｍ２のバラクター領域を示す。
【００３２】
強誘電性薄膜のシミューレートされ最適化された誘電率は、ＯＦＦ状態に対して１２００、ＯＮ状態に対して２００が得られ、バラクター領域は、５×５μｍ２、即ち２５μｍ２である。図７は、最適化されたデバイスに対するバラクター・シャント・スイッチのシミュレートされた絶縁及び挿入損失を示す。デバイスの絶縁は、３０ＧＨｚにおいて３０ｄＢよりも良く、挿入損失は、３０ＧＨｚより下で１ｄＢより小さい。
【００３３】
バラクター・シャント・スイッチは、ＨＰ  ８５１０  Ｖｅｃｔｏｒ  Ｎｅｔｗｏｒｋ  Ａｎａｌｉｚｅｒ（ＶＮＡ）を使用して、テストされた。Ｌｉｎｅ−Ｒｅｆｌｅｃｔ−Ｒｅｆｌｅｃｔ−Ｍａｔｃｈ（ＬＲＲＭ）校正は、広周波数レンジ（５〜３５ＧＨｚ）に渡って実行された。その後、サンプルは、標準ＧＳＧプローブを用いて検査された。ＤＣバイアスは、ＶＮＡのバイアス・ティ（ｔｅｅ）を介して印加された。図８は、０Ｖ（すなわちＯＦＦ状態）及び１０Ｖ（すなわちＯＮ状態）における、バラクター・シャント・スイッチ上で実行された実験測定値を示す。測定されたデバイスにおいて、バラクターのキャパシタンスは、ゼロバイアスで約０．８５ｐＦであり、１０Ｖで０．２５であった。その結果、３：１より大きい誘電体チューナビリティが得られた。
【００３４】
図９は、バラクター・シャント・スイッチから得られた実験結果とデバイスに対して発展させた電気モデルに基づくシミュレート結果との比較を示す。実験結果は、３５ＧＨｚまで得られた。同じデバイスに実行された理論的シミュレーションは、絶縁（ＯＦＦ状態  Ｓ２１）が４１ＧＨｚ近くで３０ｄＢまで改善することを示す。図９に示されるように、測定値の周波数レンジに渡って、理論的な結果と実験結果との良い一致を理解することができる。従って、実験データは、マイクロ波スイッチング用途におけるバラクター・シャント・スイッチの動作を裏付ける。
【００３５】
表１は、ソリッドステートのスイッチング・デバイスと、ＲＦ  ＭＥＭＳシャント・スイッチと、強誘電体ベースのバラクターシ・ャント・スイッチとの比較を示す。バラクター・シャント・スイッチの利点は、低バイアス電圧条件、高スイッチング・スピード、製造の簡略、及び高スイッチング寿命を含む。
【００３６】
【表１】
2007509578.tif 000007
【００３７】
なお、表において予測される強誘電性バラクター・シャント・スイッチの性は、理論的な計算に基づく。
ところで、「好ましい」、「一般に」、「典型的に」のような用語は、本明細書において、特許を請求する発明の範囲を限定するように使用されず、ある特徴が、特許を請求する発明の構造又は機能に対して、重要である、本質であり、或いは重要であることを暗示するために使用されている。むしろ、これらの用語は、単に、本発明の特定の実施形態の中で利用でき、又は利用できない代替的又は追加的な特徴を強調することを意図している。
【００３８】
本発明を詳細に説明し、特定の実施形態を参照したが、添付の特許請求の範囲によって規定される発明の範囲から離れることなく、変更及び変形が可能であることは、明らかであろう。より詳細には、本発明の幾つかの形態は、好ましい又は特定の利点として特定されたが、本発明は、これらの好ましい発明の実施形態に制限される必要のないことが予想される。
【図面の簡単な説明】
【００３９】
【図１】本発明の１実施形態に従った容量型シャント・スイッチの多層断面図を示す。
【図２ａ】本発明の１実施形態に従ったボトム金属電極のパターンを示す。
【図２ｂ】本発明の１実施形態に従ったトップ金属電極のパターンを示す。
【図２ｃ】本発明の１実施形態に従ったバラクターの平面図を示す。
【図２ｄ】本発明の１実施形態に従ったバラクターの断面図を示す。
【図３】本発明の１実施形態に従った容量型シャント・スイッチの平面図を示す。
【図４】本発明の１実施形態に従った図３中の容量型シャント・スイッチの電気回路モデルを示す。
【図５】本発明の１実施形態に従った、同じバラクター領域で、異なる誘電率を使用する絶縁のシミュレーションを示す。
【図６】本発明の１実施形態に従った、同じ誘電率で、異なるバラクター領域を使用する挿入損失のシミュレーションを示す。
【図７】本発明の１実施形態に従った、最適化されたデバイスに対するバラクター・シャント・スイッチの絶縁及び挿入損失のシミュレーションを示す。
【図８】本発明の１実施形態に従ったバラクター・シャント・スイッチの実験測定値を示す。
【図９】本発明の１実施形態に従ったバラクター・シャント・スイッチのシミュレーション対実験測定値を示す。
【図１】
2007509578.tif 000008
【図２ａ】
2007509578.tif 000009
【図２ｂ】
2007509578.tif 000010
【図２ｃ】
2007509578.tif 000011
【図２ｄ】
2007509578.tif 000012
【図３】
2007509578.tif 000013
【図４】
2007509578.tif 000014
【図５】
2007509578.tif 000015
【図６】
2007509578.tif 000016
【図７】
2007509578.tif 000017
【図８】
2007509578.tif 000018
【図９】
2007509578.tif 000019
【手続補正書】
【提出日】平成18年4月21日(2006.4.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マイクロ波用途のバラクター・シャント・スイッチであって、
高抵抗率シリコン基板と、
前記高抵抗率シリコン基板の上のシリコン酸化物層と、
前記シリコン基板の上の接着層と、
前記シリコン基板の上の金属層と、
前記金属層の上のチューナブル薄膜誘電体層であって、ゼロバイアスにおいて約２００以上の誘電率、１２００の最適化された誘電率、及び２５０ｎｍよりも大きい厚さを有するチューナブル薄膜誘電体層と、
前記チューナブル薄膜誘電体層の上のトップ金属電極であって、導波路伝送ラインを規定するトップ金属電極と、
を備えるバラクター・シャント・スイッチ。
【請求項２】
請求項１に記載のバラクター・シャント・スイッチであって、前記高抵抗率シリコン基板の厚さは、約０．５０８ｍｍである、バラクター・シャント・スイッチ。
【請求項３】
請求項１に記載のバラクター・シャント・スイッチであって、前記高抵抗率シリコン基板の抵抗率は、＞１ｋΩ−ｃｍである、バラクター・シャント・スイッチ。
【請求項４】
請求項１に記載のバラクター・シャント・スイッチであって、前記シリコン酸化物層の厚さは、約２００ｎｍである、バラクター・シャント・スイッチ。
【請求項５】
請求項１に記載のバラクター・シャント・スイッチであって、前記接着層は、チタンを含む、バラクター・シャント・スイッチ。
【請求項６】
請求項１に記載のバラクター・シャント・スイッチであって、前記接着層の厚さは、約２０ｎｍである、バラクター・シャント・スイッチ。
【請求項７】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属層は、
前記接着層の上の金層と、
前記金層の上のプラチナ層と、
を含む、バラクター・シャント・スイッチ。
【請求項８】
請求項７に記載のバラクター・シャント・スイッチであって、前記金層の厚さは、約４００ｎｍである、バラクター・シャント・スイッチ。
【請求項９】
請求項７に記載のバラクター・シャント・スイッチであって、前記プラチナ層の厚さは、約１００ｎｍである、バラクター・シャント・スイッチ。
【請求項１０】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属層の厚さは、約５００ｎｍである、バラクター・シャント・スイッチ。
【請求項１１】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属層は、電子ビーム積層及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
【請求項１２】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属層は、スパッタリング及び標準リフトオフ・リソグラフィによって、積層され、リフトオフされた、バラクター・シャント・スイッチ。
【請求項１３】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属層は、少なくとも２つのグランド伝導体と、シャント伝導体と、を含む、バラクター・シャント・スイッチ。
【請求項１４】
請求項１３に記載のバラクター・シャント・スイッチであって、前記少なくとも２つのグランド伝導体の幅は、約１５０μｍである、バラクター・シャント・スイッチ。
【請求項１５】
請求項１に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、バリウム・ストロンチウム・チタン酸化物、チタン酸ストロンチウム、又は他の任意の非線形電場チューナブル誘電率を持つ組み合わせ、の何れか１つから成る、バラクター・シャント・スイッチ。
【請求項１６】
請求項１に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、バリウム・ストロンチウム・チタン酸化物から成る、バラクター・シャント・スイッチ。
【請求項１７】
請求項１に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、パルス層積層を使用して積層された、バラクター・シャント・スイッチ。
【請求項１８】
請求項１に記載のバラクター・シャント・スイッチであって、前記チューナブル薄膜誘電体層は、ＲＦスパッタリングを使用して積層された、バラクター・シャント・スイッチ。
【請求項１９】
請求項１に記載のバラクター・シャント・スイッチであって、バラクター・シャント・スイッチのバラクター領域は、前記トップ金属電極と前記金属層との重なりによって規定される、バラクター・シャント・スイッチ。
【請求項２０】
請求項１９に記載のバラクター・シャント・スイッチであって、前記バラクター領域は、約１μｍ2から約５００μｍ2の間である、バラクター・シャント・スイッチ。
【請求項２１】
請求項１９に記載のバラクター・シャント・スイッチであって、１をω、前記バラクター領域のキャパシタンス、及び強誘電性薄膜の損失タンジャントの積で除算した値に等しいシャント抵抗を有するバラクター・シャント・スイッチ。
【請求項２２】
請求項２１に記載のバラクター・シャント・スイッチであって、前記バラクターの損失性質は、前記シャント抵抗でモデル化される、バラクター・シャント・スイッチ。
【請求項２３】
請求項１に記載のバラクター・シャント・スイッチであって、前記金属電極は、少なくとも２つのグランド伝導体と、中心信号ストリップと、を含む、バラクター・シャント・スイッチ。
【請求項２４】
請求項２３に記載のバラクター・シャント・スイッチであって、前記中心信号ストリップの幅は、約５０μｍである、バラクター・シャント・スイッチ。
【請求項２５】
請求項２３に記載のバラクター・シャント・スイッチであって、前記少なくとも２つのグランド伝導体の幅は、約１５０μｍである、バラクター・シャント・スイッチ。
【請求項２６】
請求項２３に記載のバラクター・シャント・スイッチであって、前記トップ金属電極は、前記中心信号ストリップと前記少なくとも２つのグランド伝導体との間に、約５０μｍのスペースを有する、バラクター・シャント・スイッチ。
【請求項２７】
請求項２３に記載のバラクター・シャント・スイッチであって、前記トップ金属電極は、前記中心信号ストリップと前記少なくとも２つのグランド伝導体との間に、前記コプレーナ導波路伝送ラインの約０．３３３と等しい幾何学比を持つスペースを有する、バラクター・シャント・スイッチ。
【請求項２８】
請求項１に記載のバラクター・シャント・スイッチであって、０Ｖにおいて、通常、「ＯＦＦ」状態にあるバラクター・シャント・スイッチ。
【請求項２９】
請求項１に記載のバラクター・シャント・スイッチであって、前記コプレーナ導波路伝送ラインの特性インピーダンスは、約４０から約５０Ωである、バラクター・シャント・スイッチ。
【請求項３０】
請求項１に記載のバラクター・シャント・スイッチであって、約４５０μｍ×約５００μｍの領域を有するバラクター・シャント・スイッチ。
【請求項３１】
請求項１に記載のバラクター・シャント・スイッチであって、前記コプレーナ導波路伝送ラインの特性インピーダンスを２π及び動作周波数の積で除算した値と、２πとグランドにシャントする前記ラインの長さとの積をガイド波長で割ったもののサインと、を乗算した値に等しい寄生ライン・インダクタンスを有するバラクター・シャント・スイッチ。
【請求項３２】
バラクター・シャント・スイッチを製造する方法であって、
電子ビーム積層及びリフトオフ・リソグラフィによって、高抵抗率シリコン基板の上に接着層を積層するステップと、
電子ビーム積層及びリフトオフ・リソグラフィによって、前記接着層の上に金属層を積層するステップと、
パルス・レーザ・アブレーションによって、前記金属層を強誘電性薄膜層で覆うステップであって、前記金属層は、少なくとも２つのグランド伝導体とシャント伝導体とを含み、前記強誘電性薄膜層は、ゼロバイアスにおいて約２００以上の誘電率、１２００の最適化された誘電率、及び２５０ｎｍよりも大きい厚さを有する、ステップと、
電子ビーム積層及びリフトオフ・リソグラフィによって、前記強誘電性薄膜層の上をトップ金属電極で覆うステップであって、前記トップ金属電極は、少なくとも２つのグランド伝導体と中心伝導体とを含む、ステップと、
前記トップ金属電極を、少なくとも２つのグランド伝導体と信号ストリップとを含むコプレーナ導波路伝送ラインで覆うステップと、
を含む方法。
【請求項３３】
請求項３２に記載の方法であって、
前記金属層及び前記トップ電極のグランド伝導と前記コプレーナ導波路伝送ラインの前記信号ストリップとの間にｄｃ電場を印加することによって、前記バラクター・シャント・スイッチのキャパシタンスを調整するステップを、
さらに含む方法。
【国際調査報告】
2007509578.tif 000020
2007509578.tif 000021
2007509578.tif 000022