(57)【要約】  ブリッジの透過ウィンドウを定義するブリッジセンスを逆にして各ＰＣＩブリッジの２次側を接続しているため、１次側でなく２次側のアクセス可能なメモリが暗示されることになる。
2007500405.tif 000002
【特許請求の範囲】
【請求項１】
第１のバスに接続された１次側と、
第２のバスに接続された２次側と、
前記第２のバス上のトランザクションを選択し、１次側における他の全トランザクションは前記第１のバスに割当て、前記２次側における複数のトランザクションを２次側に割当て、前記２次側における前記他のトランザクションは１次側のバスのための前記ウィンドウに割当てることにより、前記複数の可能なトランザクションから、前記第１のバスと第２のバス間でトランザクション転送するウィンドウを画定するための手段を有するコントローラと、
を備える２つのバスを接続するバスブリッジ。
【請求項２】
ターゲットに接続される第１のバス上にあるマスタコントローラと、
ターゲットに接続される第２のバス上にある第２のマスタコントローラと、
１次側が第１のバスに接続され、２次側が第２のバスに接続されるブリッジと、
第３のバス上のマスタと、
１次側が第３のバスに接続され２次側が第２のバスに接続されるブリッジとを備え、
各ブリッジは、１次側と２次側の間でウィンドウを介して競合のないトランザクションを任意のターゲットと任意のマスタと共に実行する手段を含むコントローラと、
を備えることを特徴とするシステム。
【請求項３】
前記第２のバス上のトランザクションを選択し、１次側における他の全トランザクションは前記第１のバスに割当て、前記２次側における複数のトランザクションを２次側に割当て、前記２次側における前記他のトランザクションは１次側のバスのための前記ウィンドウに割当てることにより、前記複数の可能なトランザクションから、前記第１のバスと第２のバス間でトランザクション転送するウィンドウを画定するための手段、を各ブリッジは含む、請求項２に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＣＩブリッジを使用してＰＣＩバスを接続する技術に関する。
【背景技術】
【０００２】
ＰＣＩ対ＰＣＴブリッジの標準規格によれば、共通の２次インタフェースにより共に接続され、異なる１次バスを有する２つのブリッジは「特殊なコンフィグレーション」である。
【０００３】
ＰＣＩ対ＰＣＩブリッジは、図１に示すように、ブリッジの１次側と２次側に接続された２つの異なるＰＣＩバス間でトランザクションを送るデバイスである。この接続はブリッジ制御ロジックの定義した透過性メモリ１１ウィンドウを介して行われる。
【０００４】
ＰＣＩバスの初期構成中に、１次側のローカルマスタ制御（図４のＭ）であるプロセッサは２次側に対するブリッジウィンドウと他のバスを定義する。ローカルＰＣＩバス９はマスタを１以上のターゲットＴに接続する。ＰＣＩブリッジ構成スペースの２つのレジスタである、メモリベースレジスタとメモリリミットレジスタは透過ウィンドウ１１に関する下位のアドレスとローカルウィンドウ１２に関する上位アドレスによってウィンドウを定義する。アドレスは「トランザクション」と考えられる。透過ウィンドウ１１に捕獲されないトランザクションはデフォルトによりウィンドウ１２に捕獲される。これらは１次側バス上のトランザクションである。
【０００５】
図２に示すように、ブリッジを互いに接続して階層に大きなバスネットワークを形成することができる。この接続は常に上流ブリッジの２次側から下流ブリッジの１次側までに定められる。また、複数のブリッジを２次インタフェースにより共に接続して新しいＰＣＩバスを形成することは、冗長故障許容システムにおいて有効な構成である。図２の２つのブリッジＡとブリッジＢは２次インタフェースにより接続され、ブリッジＡの背後にあるマスタ（例えば、図示しないプロセッサ）はブリッジＢの背後にあるターゲットをアドレスできる。ブリッジＡは１次側のトランザクションまたは要求（アドレス）を透過ウィンドウを介してブリッジの１次側バスに送り、ブリッジＢはそのウィンドウを介して他の全てを送り返す。ブリッジＢの背後からマスタにより開始したトランザクションは逆であるだけで同じ方法で動作する。
【０００６】
さらに複雑な形態の場合、例えば３つのブリッジを用いて３つのバスを接続するような場合は、ひとつのブリッジが２つのブリッジを介してトランザクションを受け取る時に競合（コンフリクト）が発生する可能性がある。図３により競合を論証する。図３において、ブリッジＡとブリッジＣは、それぞれ、透過ウィンドウが他の２つのローカルメモリスペースを包含するように設定されているものとする。この場合、唯一のメモリ範囲が請求するブリッジＢのウィンドウの必要性として有効である。唯一のトランスペアレント領有効であるが、実際には２つの別スペースが必要である。ブリッジＢの１次側で開始され、ブリッジＣのメモリ領域（ウィンドウの外に）内のアドレスを宛先とするトランザクションは、ブリッジＣにより請求されそしてうまく完了する。一方、ブリッジＣの背後で開始しローカルスペースやブリッジＢの１次側を宛先とするトランザクションは、ブリッジＡとブリッジＢがともにトランザクションを請求しようとすると、失敗することになる。仮にブリッジＢのウィンドウ配列が、例示のように、上位アドレスと下位アドレスに副分割することができるのであれば、競合は防止されるが、実際にはそうならない。このため、ＰＣＩ標準規格では図３のような配列を「サポートされないコンフィグレーション」と称する。ブリッジの両側にアドレス変換機構付のメモリウィンドウが設定された所謂「不透過ブリッジ」を使用することもできるが、実際にブリッジの両側にウィンドウを設けるとなると複雑で費用がかかる。
【０００７】
ＰＣＩのアドレス範囲は３つの異なる種類が可能である。すなわち、先取り可能、先取り不可能及びＩ／Ｏである。ＰＣＩブリッジのコンフィグレーションスペースにはこの３種類のすべてについてベースレジスタとリミットレジスタがある。Ｉ／Ｏと先取り不能（メモリ）アクセスは所望のメモリにタッチするだけの揮発性トランザクションである。一方、先取り可能メモリの場合、２次側のバスにおける将来のトラフィックを低減する試みとして、要求されるアクセスが拡大され、構成可能な数のワードがキャッシュ境界に先読みされる。これにより典型的なバックツーバック・アクセスの局所参照性の利益を受けて性能が向上する。なお、この範囲は等価な形態がバスの２次側上にはなく、１次側から２次側への要求に対してのみ存在することを理解されたい。この選択は、データを可能な限り開始マスタの近くで保持すること、リモートブリッジに先取りし且つ記憶する能力はバストラフィックが妨げられないセンスを作成する。以上の定義から分かるように、Ｉ／Ｏ、先取り不能（メモリ）および先取り可能範囲を単に逆にすることは、上述した競合を回避できない。この理由は、先取り可能な範囲は２次から１次の向きには適用されないため、このメモリ範囲は逆にすることができないからである。
【発明の開示】
【課題を解決するための手段】
【０００８】
本発明によれば、ブリッジに透過ウィンドウを逆にする（「逆センス」）ロジックが設けられる。センスを逆にすることにより、コンフィグレーションマスタ（例えば図４のＭ）はブリッジに対し、２次側でどのようなメモリが見えるかということではなく、ローカル側にどのようなメモリが必要であるかを指令できる。すなわち、２次側でアクセス可能なメモリは、先行技術において１次側で暗示されていたものと反対に、暗示されることになる。したがって、２次間のブリッジ接続が可能になる。
【０００９】
本発明の他の目的、利点、特徴は、図面及び以下の説明から当業者には明らかになる。
【発明を実施するための最良の形態】
【００１０】
図４において、マスタＭにはそれぞれ、自己のＰＣＩバス９があり、ＰＣＩブリッジ１４はマスタを接続する。前述の「サポートされないコンフィグレーション」はブリッジ１４ａ、１４ｂの２次接続により生じる。反対に、ブリッジ１４ｃを経てＰＣＩバス９ａまでのマスタ２０間の接続は「１次から２次」であり、サポート可能である。マスタ２０は、双方向通信が行われるようにすべてのブリッジウィンドウを最初に構成する唯一のコントローラである。ブリッジ１４ａの場合、その特別の機能はマスタ１８を接続することである。ブリッジ１４ｃは２つのターゲットＴへの接続を行う。任意のターゲットＴは例えばセンサ、メモリなどのデバイスである。
【００１１】
ブリッジ１４ａに起因する競合を改善するため、各ブリッジのコントローラＣＴＬは、図５と図６に示すロジックに基づいて、透過ウィンドウ（図２の番号１１）を介した１次Ｐと２次Ｓ側間のトランザクションを直接行うようにプログラムされる。前記のように、ウィンドウを通過するアドレスはコントローラ２０により最初に決定される。
【００１２】
図５を参照して、第１のステップＳ１は、トランザクションがブリッジの１次または２次のどちらであるか決定する。ステップＳ２とＳ３は「逆センス」を参照し、この用語は、トランザクションアドレスがサポートされたＰＣＩ標準規格に準拠したものと逆になることを意味する。ＰＣＩ標準規格では、デフォルト設定により透過ウィンドウの範囲内にあるトランザクションのみが通過し、他のトランザクションは通過できない。「逆センス」はこの逆の結果になる。１次ウィンドウのトランザクションは、ステップＳ１に対して肯定応答を生じ、ステップＳ２に進んで、アドレスが逆になっているか検査する。逆になっていれば、トランザクションは２次ウィンドウに渡して別のバス、例えばバス９ａに送る。ステップＳ１で否定応答はトランザクションが２次ウィンドウであることを意味し、Ｓ３の逆センス検査に対して肯定応答は、２次ウィンドウすなわちローカル上のトランザクションを維持する。ステップＳ３で否定応答またはステップＳ２で肯定の場合は、なにも起こらない（終了）。プロセスは半分のみ完了している。任意のトランザクションをブリッジのいずれかの側に、図６の検査ルーチンがまた実行される。ステップＳ５は２次ウィンドウにトランザクションがあるか否かを決定する。もし肯定応答でそしてセンスが逆であると分かると、ステップＳ６はコントローラに通知する肯定結果を生成し、ステップＳ７で１次へトランザクションを送る。トランザクションが２次ウィンドウになければ、ステップＳ５の応答は否定になる。トランザクションが逆になっていれば、ステップＳ８に対しては肯定応答であり、変わりはない。しかし、ステップＳ８の検査が否定であれば、トランザクションはステップＳ７で１次に送信される。
【００１３】
当業者には本発明の範囲、趣旨から逸脱することなく、前記実施の形態及び各種機能、構成を全体的または部分的に変更することが可能である。
【図面の簡単な説明】
【００１４】
【図１】可能なブリッジトランザクション間の透過ウィンドウを示す単一ブリッジの機能ブロック図であり、図示のように１次と２次側に別々のＰＣＩバスと単一透過ウィンドウを想定している。
【図２】２次側が接続された２つのブリッジを示す機能ブロック図であり、各ブリッジは、１次側にＰＣＩブリッジおよび図示のような透過ウィンドウを想定している。
【図３】３以上のブリッジを使用した先行技術に発生する理論上の競合を証明する図である。
【図４】本発明に基づいて構成されたブリッジを介して接続された４つのＰＣＩバスを示すブロック図である。
【図５】本発明に基づいてブリッジの１次側を作動するステップを示すフローチャートである。
【図６】本発明に基づいてブリッジの２次側を作動するステップを示すフローチャートである。
【図１】
2007500405.tif 000003
【図２】
2007500405.tif 000004
【図３】
2007500405.tif 000005
【図４】
2007500405.tif 000006
【図５】
2007500405.tif 000007
【図６】
2007500405.tif 000008
【国際調査報告】
2007500405.tif 000009
2007500405.tif 000010