(57)【要約】【解決手段】ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路が提供される。スイッチング回路は、負荷ノードにおいてトーテムポール構造の形で互いに繋がれているトランジスタと、これらのトランジスタを駆動するための駆動回路と、高圧側駆動回路に電力を供給するためのブートストラップコンデンサとを含む。ブートストラップダイオードエミュレータ回路は、ゲート、バックゲート、ソース、およびドレインを有し、そのドレインを高圧側供給ノードに結合され、そのソースを低圧側供給ノードに結合されているＬＤＭＯＳトランジスタと、ＬＤＭＯＳトランジスタのゲートに電気的に結合されているゲート制御回路と、ＬＤＭＯＳトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路とを備える。ダイナミックバックゲートバイアス回路は、ＬＤＭＯＳがオンにされたときに、ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をＬＤＭＯＳトランジスタのバックゲートに印加することによって、ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である。【選択図】図３
2007513543.tif 000002
【特許請求の範囲】
【請求項１】
ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路であって、
前記スイッチング回路は、負荷ノードにおいてトーテムポール（重層）構造の形で互いに繋がれ、それぞれにゲートノードを有している低圧側トランジスタおよび高圧側トランジスタと、前記低圧側トランジスタおよび前記高圧側トランジスタのゲートノードに電気的に結合され、少なくとも一つの制御入力によって制御可能である駆動回路と、低圧側供給ノードに低圧側電圧を発生させるための低圧側電圧器と、高圧側供給ノードと前記負荷ノードとの間に結合されているブートストラップコンデンサとを含み、前記ブートストラップダイオードエミュレータ回路は、
ゲート、バックゲート、ソース、およびドレインを有し、前記ドレインを前記高圧側供給ノードに結合され、前記ソースを前記低圧側供給ノードに結合されているＬＤＭＯＳトランジスタと、
前記ＬＤＭＯＳトランジスタのゲートに電気的に結合されているゲート制御回路と、
前記ＬＤＭＯＳトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路と
を備え、前記ゲート制御回路は、前記少なくとも一つの制御入力にしたがってＬＤＭＯＳトランジスタをオンにするように動作可能であり、前記ダイナミックバックゲートバイアス回路は、前記ＬＤＭＯＳがオンにされたときに、前記ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧を前記ＬＤＭＯＳトランジスタのバックゲートに印加することによって、前記ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である、ブートストラップダイオードエミュレータ回路。
【請求項２】
請求項１に記載のブートストラップダイオードエミュレータ回路であって、
前記低圧側トランジスタおよび前記高圧側トランジスタは、ＦＥＴデバイスおよびＩＧＢＴデバイスのいずれかを含む、ブートストラップダイオードエミュレータ回路。
【請求項３】
請求項１に記載のブートストラップダイオードエミュレータ回路であって、
前記駆動回路は、前記低圧側トランジスタのゲートノードおよび前記高圧側トランジスタのゲートノードにそれぞれ結合されている低圧側駆動回路および高圧側駆動回路を含む、ブートストラップダイオードエミュレータ回路。
【請求項４】
請求項３に記載のブートストラップダイオードエミュレータ回路であって、
前記少なくとも一つの制御入力は、高圧側制御入力および低圧側制御入力を含み、前記高圧側駆動は、前記高圧側制御入力によって制御可能であり、前記低圧側駆動は、前記低圧側制御入力によって制御可能である、ブートストラップダイオードエミュレータ回路。
【請求項５】
請求項１に記載のブートストラップダイオードエミュレータ回路であって、
前記ゲート制御回路は、
ソースノード、ドレインノード、およびゲートノードをそれぞれ有する第１のトランジスタおよび第２のトランジスタであって、前記第１のトランジスタのソースは、第１のノードにおいて前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのドレインは、前記ＬＤＭＯＳトランジスタのゲートに結合され、前記第２のトランジスタのソースは、前記低圧側戻りノードに結合されている、第１のトランジスタおよび第２のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有する第３のトランジスタであって、前記第３のトランジスタのドレインは、前記第１のノードに結合され、前記第２のトランジスタのソースは、前記低圧側供給ノードに結合されている、第３のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記ＬＤＭＯＳトランジスタのバックゲートに結合され、前記ソースを前記低圧側戻りノードに結合されている第４のトランジスタと、
入力および出力を有し、前記入力を前記低圧側制御入力に結合され、前記出力を前記第１、第２、第３、および第４のトランジスタのゲートに結合されている第１のインバータと、
第１の端子および第２の端子を有し、前記第１の端子を前記ＬＤＭＯＳトランジスタのゲートに結合されているコンデンサと、
入力および出力を有し、前記出力を前記コンデンサの第２の端子に結合されている第２のインバータと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記第２のインバータの入力に結合され、前記ソースを前記低圧側供給ノードに結合され、前記ゲートを前記第１のノードに結合されている第５のトランジスタと、
第１の端子および第２の端子を有し、前記第１の端子を前記第２のインバータの入力に結合され、前記第２の端子を前記低圧側戻りノードに結合されている第１の電流源と、
を含む、ブートストラップダイオードエミュレータ回路。
【請求項６】
請求項１に記載のブートストラップダイオードエミュレータ回路であって、
前記ダイナミックバックゲートバイアス回路は、
ソースノード、ドレインノード、およびゲートノードを有し、前記ゲートノードがインバータを介して前記低圧側制御入力に結合され、前記ソースを前記低圧側戻りノードに結合されている第１のトランジスタと、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ゲートを前記第１のトランジスタのドレインに結合され、前記バックゲートを前記ＬＤＭＯＳトランジスタのバックゲートに結合され、前記ドレインを前記低圧側供給ノードに結合されている第２のトランジスタと、
第１の端子および第２の端子を有し、前記第１の端子を前記第２のトランジスタのソースに結合され、前記第２の端子を前記低圧側戻りノードに結合されている第１の電流源と、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ソースを前記第２のトランジスタのゲートに結合され、前記ゲートを前記ＬＤＭＯＳトランジスタのゲートに結合され、前記ドレインを前記ＬＤＭＯＳトランジスタのドレインに結合されている第３のトランジスタと、
第１の端子および第２の端子を有し、前記第１の端子を前記第３のトランジスタのソースに結合され、前記第２の端子を前記低圧側戻りノードに結合されている第２の電流源と、
ベースノード、エミッタノード、およびコレクタノードを有し、前記ベースを前記ＬＤＭＯＳトランジスタのドレインに結合され、前記エミッタを前記ＬＤＭＯＳトランジスタのバックゲートに結合され、前記コレクタを前記低圧側戻りノードに結合されているＰＮＰ寄生トランジスタと
を含む、ブートストラップダイオードエミュレータ回路。
【請求項７】
負荷ノードにおいてトーテムポール構造の形で互いに繋がれている低圧側トランジスタおよび高圧側トランジスタを制御するためのハーフブリッジスイッチング回路であって、前記低圧側トランジスタおよび前記高圧側トランジスタは、それぞれにゲートノードを有し、高圧側供給ノードと前記負荷ノードとの間には、ブートストラップコンデンサが電気的に結合され、前記ハーフブリッジスイッチング回路は、
前記低圧側トランジスタおよび前記高圧側トランジスタのゲートノードに電気的に結合され、少なくとも１つの制御入力によって制御可能である駆動回路と、
低圧側供給ノードに低圧側電圧を発生させるための低圧側電圧器と、
前記低圧側供給ノードに結合されているブートストラップダイオードエミュレータ回路であって、ソースノード、ゲートノード、ドレインノード、およびバックゲートノードを有するＬＤＭＯＳトランジスタを含み、前記ＬＤＭＯＳトランジスタは、前記低圧側ドライバが動作されているときに、前記低圧側電圧にほぼ等しい電圧を前記高圧側供給ノードに供給するように制御可能であり、前記ブートストラップダイオードエミュレータは、前記ＬＤＭＯＳトランジスタのドレインノードの電圧に近いけれども同電圧よりも僅かに低い電圧を前記ＬＤＭＯＳトランジスタのバックゲートに印加することによって、前記ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である、ブートストラップダイオードエミュレータ回路と
を備えるハーフブリッジスイッチング回路。
【請求項８】
請求項７に記載のハーフブリッジスイッチング回路であって、
前記低圧側トランジスタおよび前記高圧側トランジスタは、ＦＥＴデバイスおよびＩＧＢＴデバイスのいずれかを含む、ハーフブリッジスイッチング回路。
【請求項９】
請求項７に記載のハーフブリッジスイッチング回路であって、
前記駆動回路は、前記低圧側トランジスタのゲートノードおよび前記高圧側トランジスタのゲートノードにそれぞれ結合されている低圧側駆動回路および高圧側駆動回路を含む、ハーフブリッジスイッチング回路。
【請求項１０】
請求項９に記載のハーフブリッジスイッチング回路であって、
前記少なくとも一つの制御入力は、高圧側制御入力および低圧側制御入力を含み、前記高圧側駆動は、前記高圧側制御入力によって制御可能であり、前記低圧側駆動は、前記低圧側制御入力によって制御可能である、ハーフブリッジスイッチング回路。
【請求項１１】
請求項７に記載のハーフブリッジスイッチング回路であって、
前記ブートストラップダイオードエミュレータは、更に、少なくとも一つの制御入力にしたがって前記ＬＤＭＯＳトランジスタをオンにするように動作可能である、ゲート制御回路を含み、
前記ゲート制御回路は、
ソースノード、ドレインノード、およびゲートノードをそれぞれに有する第１のトランジスタおよび第２のトランジスタであって、前記第１のトランジスタのソースは、第１のノードにおいて前記第２のトランジスタのドレインに結合され、前記第１のトランジスタのドレインは、前記ＬＤＭＯＳトランジスタのゲートに結合され、前記第２のトランジスタのソースは、前記低圧側戻りノードに結合されている、第１のトランジスタおよび第２のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有する第３のトランジスタであって、前記第３のトランジスタのドレインは、前記第１のノードに結合され、前記第２のトランジスタのソースは、前記低圧側供給ノードに結合されている、第３のトランジスタと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記ＬＤＭＯＳトランジスタのバックゲートに結合され、前記ソースを前記低圧側戻りノードに結合されている第４のトランジスタと、
入力および出力を有し、前記入力を前記低圧側制御入力に結合され、前記出力を前記第１、第２、第３、および第４のトランジスタのゲートに結合されている第１のインバータと、
第１の端子および第２の端子を有し、前記第１の端子を前記ＬＤＭＯＳトランジスタのゲートに結合されているコンデンサと、
入力および出力を有し、前記出力を前記コンデンサの第２の端子に結合されている第２のインバータと、
ソースノード、ドレインノード、およびゲートノードを有し、前記ドレインを前記第２のインバータの入力に結合され、前記ソースを前記低圧側供給ノードに結合され、前記ゲートを前記第１のノードに結合されている第５のトランジスタと、
第１の端子および第２の端子を有し、前記第１の端子を前記第２のインバータの入力に結合され、前記第２の端子を前記低圧側戻りノードに結合されている第１の電流源と、
を含む、ハーフブリッジスイッチング回路。
【請求項１２】
請求項７に記載のハーフブリッジスイッチング回路であって、
前記ブートストラップダイオードエミュレータは、前記ＬＤＭＯＳがオンにされたときに、前記ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧を前記ＬＤＭＯＳトランジスタのバックゲートに印加することによって、前記ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である、ダイナミックバックゲートバイアス回路を含み、
前記ダイナミックバックゲートバイアス回路は、
ソースノード、ドレインノード、およびゲートノードを有し、前記ゲートノードをインバータを介して前記低圧側制御入力に結合され、前記ソースを前記低圧側戻りノードに結合されている第１のトランジスタと、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ゲートを前記第１のトランジスタのドレインに結合され、前記バックゲートを前記ＬＤＭＯＳトランジスタのバックゲートに結合され、前記ドレインを前記低圧側供給ノードに結合されている第２のトランジスタと、
第１の端子および第２の端子を有し、前記第１の端子を前記第２のトランジスタのソースに結合され、前記第２の端子を前記低圧側戻りノードに結合されている第１の電流源と、
ソースノード、ドレインノード、ゲートノード、およびバックゲートノードを有し、前記ソースを前記第２のトランジスタのゲートに結合され、前記ゲートを前記ＬＤＭＯＳトランジスタのゲートに結合され、前記ドレインを前記ＬＤＭＯＳトランジスタのドレインに結合されている第３のトランジスタと、
第１の端子および第２の端子を有し、前記第１の端子を前記第３のトランジスタのソースに結合され、前記第２の端子を前記低圧側戻りノードに結合されている第２の電流源と、
ベースノード、エミッタノード、およびコレクタノードを有し、前記ベースを前記ＬＤＭＯＳトランジスタのドレインに結合され、前記エミッタを前記ＬＤＭＯＳトランジスタのバックゲートに結合され、前記コレクタを前記低圧側戻りノードに結合されているＰＮＰ寄生トランジスタと
を含む、ハーフブリッジスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電圧ハーフブリッジ駆動回路と、ブートストラップコンデンサ充電回路においてブートストラップをエミュレートするための回路とに関する。
【背景技術】
【０００２】
高電圧ハーフブリッジスイッチング回路は、モータドライブ、蛍光灯用の電子安定器、および電源などの各種の用途に用いられる。このハーフブリッジスイッチング回路は、直流高電圧電源の両端にトーテムポール（重層）構造の形で繋がれている一対のスイッチング素子（例えばトランジスタ、ＩＧＢＴ、および／またはＦＥＴデバイス）を用いている。例えば、図１には、従来技術で知られる従来のハーフブリッジスイッチング回路１００が示されている。ハーフブリッジスイッチング回路１００は、負荷ノード「Ａ」においてトーテムポール構造の形で互いに繋がれているトランジスタ１０５ａ，１０５ｂと、トランジスタ１０５ａのドレインおよびトランジスタ１０５ｂのソースに電気的に繋がれている直流電圧源１１０と、トランジスタ１０５ａ，１０５ｂのオン・オフ操作に適した制御信号を供給する目的でトランジスタ１０５ａ，１０５ｂのゲートにそれぞれ電気的に繋がれているゲート駆動バッファＤＲＶ１，ＤＲＶ２と、ＦＥＴデバイス１０５ａ，１０５ｂにそれぞれ電力を提供するための直流電圧器ＤＣ１，ＤＣ２と、を備える。トランジスタ１０５ａ，１０５ｂを正しく駆動するために必要とされるゲート駆動電圧レベルは、概して、直流電圧源１１０によって供給される電圧を大幅に下回るので、直流電圧器ＤＣ１，ＤＣ２は、概して、直流電圧源１１０よりも低電圧である。図１に示されるように、低圧側トランジスタ１０５ｂ、直流電圧器ＤＣ２、直流電圧源１１０，およびＤＲＶ２は、全て、共通のノード「Ｂ」を共有しており、高圧側トランジスタ１０５ａ、直流電圧器ＤＣ１、およびＤＲＶ１は、全て、共通の負荷ノード「Ａ」を共有している。
【０００３】
動作時には、トランジスタ１０５ａ，１０５ｂは、正反対に制御されるので、同時にオンされることは決してない。すなわち、トランジスタ１０５ａがオンされたときは、トランジスタ１０５ｂはオフの状態に留まる。逆もまた同様である。このように、負荷ノード「Ａ」の電圧（すなわち負荷に繋がれている出力ノード）は、固定されるのではなく、むしろ、ある瞬間に、トランジスタ１０５ａ，１０５ｂのどちらがオンであるかに応じて、直流電圧源１１０の電圧レベルまたはゼロボルトのいずれかを呈する。
【０００４】
直流電圧器ＤＣ２と直流電圧源１１０とは、共通のノードを共有しているので、直流電圧器ＤＣ２は、例えば、直流電圧源１１０から（例えば分圧器を用いて）適切な電圧レベルを分岐させることによって、比較的容易に得ることが可能である。しかしながら、直流電圧器ＤＣ１は、直流電圧源１１０に対して浮動であるので、直流電圧器ＤＣ１を得るためには、「ブートストラップ」技術が必要である。このため、直流電圧器ＤＣ１は、例えば、図２に示されるように、直流電圧器ＤＣ１と直流電圧器ＤＣ２との間に高電圧ダイオードＤＢＳを接続することによって、直流電圧器ＤＣ２より得られる。コンデンサＣＢＳは、電源駆動回路ＤＲＶ１のための電圧器ＤＣ１として機能する。
【０００５】
トランジスタ１０５ｂがオンになると、負荷ノード「Ａ」は、ゼロボルトに有効に繋がれ、ダイオードＤＢＳは、電圧器ＤＣ２からコンデンサＣＢＳへと電流を流すことによって、コンデンサＣＢＳを直流電圧器ＤＣ２とほぼ同じ電圧レベルまで充電する。トランジスタＴＥＴ１０５ｂがオフになり、トランジスタ１０５ａがオンになると、負荷ノード「Ａ」における電圧は、直流電圧源１１０とほぼ同じ電圧レベルを呈する。これは、ダイオードＤＢＳを逆バイアス状態にするので、このとき、ＤＣ２からコンデンサＣＢＳへは電流が流れない。ダイオードＤＢＳが逆バイアス状態にあるあいだは、コンデンサＣＢＳに蓄えられた電荷がバッファＤＲＶ１に電圧を供給する。しかしながら、コンデンサＣＢＳからＤＲＶ１へと電圧が供給されるのは、有限時間内に限られるので、トランジスタＭ１をオフに、且つトランジスタ１０５ｂをオンにすることによって、コンデンサＣＢＳに蓄えられた電荷を補充する必要がある。
【０００６】
今日のハーフブリッジ駆動回路の多くにおいて、ブートストラップコンデンサおよびブートストラップダイオードＤＢＳは、オフチップの個別の部品から形成される。なぜなら、ブートストラップコンデンサに必要とされる容量、ならびにブートストラップダイオードに必要とされるブレークダウン電圧およびピーク電流容量は、チップ上に形成するには大きすぎるからである。
【０００７】
Ｗａｒｍｅｒｄａｍに属する米国特許第５，５０２，６３２号（以下では「参考文献‘６３２」と称する）は、ブートストラップダイオードエミュレータを用いた高電圧集積回路ドライバに関する。このエミュレータは、低圧側駆動回路が駆動状態にあるときのみブートストラップコンデンサを充電するように制御されているＬＤＭＯＳトランジスタを含む。ＬＤＭＯＳトランジスタは、そのソース電極を低圧側パワー供給ノードに繋がれ、そのドレイン電極をブートストラップコンデンサに繋がれているソースフォロワ構造の形で動作する。ＬＤＭＯＳトランジスタが駆動状態にあるときは、寄生トランジスタを伝って流れる電流は制限される。なぜなら、このような伝導は、ブートストラップコンデンサＣ１の充電に使用できる電流を分流させるからである。更に、‘６３２によるＬＤＭＯＳトランジスタのバックゲートは、ＬＤＭＯＳトランジスタをオンするために必要とされるゲート・ソース間電圧を４Ｖの定電圧にするために、通常動作のあいだ、バイアス電圧に固定される。
【０００８】
‘６３２特許に記載されたエミュレータのような、従来のブートストラップダイオードエミュレータは、寄生トランジスタを流れる電流を制限している。しかしながら、このようなエミュレータは、あいにく、少なくともいくらかの電流を寄生トランジスタによってアースへと分流させると考えられ、したがって、充電に必要とされる電流の少なくともいくらかをブートストラップコンデンサから奪う可能性がある。すると、ブートストラップコンデンサの充電は遅くなるので、このような従来のブートストラップダイオードエミュレータは、例えば高周波ハーフブリッジ駆動装置などの特定の用途において非効率的になる。
【発明の開示】
【０００９】
本発明の目的は、上述された従来のブートストラップダイオードエミュレータの欠点を克服することにある。この目的のため、本発明は、ＬＤＭＯＳがオンにされたときに、ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をＬＤＭＯＳトランジスタのバックゲートに印加することによって、ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能であるブートストラップダイオードエミュレータを提供する。このようにすると、寄生トランジスタのベース・エミッタ接合は、逆バイアス状態に留まるので、決してオン状態になることはなく、したがって、ブートストラップコンデンサの充電から決して電流を分流させることはない。更に、このような動的なバイアス操作は、ＬＤＭＯＳトランジスタのターンオン閾値をゼロ電圧のバイアス振幅に近づけることによって、所定のゲート・ソース電圧に対するＲｄｓｏｎを最小にすることができる。
【発明を実施するための最良の形態】
【００１０】
図３には、本発明にしたがったハーフブリッジスイッチング回路３００が示されている。ハーフブリッジスイッチング回路３００は、ダイオードＤＢＳの代わりにブートストラップダイオードエミュレータ３０２を設けられていることを除き、図２の従来のスイッチング回路と同様である。低圧側ドライバＤＲＶ２が、ＦＥＴデバイス１０５ｂをオンにするように動作されたとき、ブートストラップダイオードエミュレータ３０２は、低圧側電圧器ＤＣ２とほぼ等しい電圧を高圧側供給ノード３０５に提供するように動作する。具体的に言うと、トランジスタ１０５ｂがオンにされると、ブートストラップダイオードエミュレータ３０２は、電圧器Ｄ２からコンデンサＣＢＳへと電流を流れさせ、それによって、コンデンサＣＢＳを直流電圧器ＤＣ２とほぼ同じ電圧レベルまで充電する。トランジスタ１０５ｂがオフにされ、トランジスタ１０５ａがオンにされると、ブートストラップダイオードエミュレータ３０２は、ＤＣ２からコンデンサＣＢＳへの電流の流れを阻止するので、このとき、バッファＤＲＶ１は、ブートストラップコンデンサＣＢＳに蓄えられた電荷によって電圧を供給される。なお、ＦＥＴデバイス１０５ａ，１０５ｂは、ＩＧＢＴなどの他のスイッチング素子を用いて構築することも可能である。また、高圧側制御入力ＨINおよび低圧側制御入力ＬINは、本発明に密接に結び付いたものではないので、例えばシングル制御入力など、任意の数の制御入力で置き換えることも可能である。このシングル制御入力は、バッファＤＲＶ１，ＤＲＶ２の一方に直接に供給され、バッファＤＲＶ１，ＤＲＶ２のもう一方は、このシングル制御入力の反転を受信する。この場合の「反転」は、例えば、当該分野で知られた従来のインバータゲートを用いて実現することが可能である。
【００１１】
図４には、本発明にしたがった代表的なブートストラップダイオードエミュレータ３０２が示されている。ブートストラップダイオードエミュレータ３０２は、ＬＤＭＯＳトランジスタ４０５と、ＬＤＭＯＳトランジスタ４０５のゲートに電気的に結合されているゲート制御回路４１０と、ＬＤＭＯＳトランジスタ４０５のバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路４１５とを含む。ゲート制御回路４１０およびダイナミックバックゲートバイアス回路４１５は、低圧側供給ノード、低圧側戻りノード、および低圧側制御入力ＬINにも繋がれている。ＬＤＭＯＳトランジスタ４０５のソースは、低圧側供給ノード（Ｖｃｃ）に繋がれ、ＬＤＭＯＳトランジスタ４０５のドレイン端子は、ブートストラップコンデンサＣＢＳに繋がれている。
【００１２】
ＬＤＭＯＳトランジスタ４０５は、高圧側ウェルの周囲に形成され、ＬＤＭＯＳトランジスタ４０５のオン抵抗は、高圧側ウェルの全周長に依存する。ＬＤＭＯＳトランジスタ４０５のオン抵抗は、ＬＤＭＯＳトランジスタ４０５の短いターンオン期間中にブートストラップコンデンサＣＢＳを充電するために必要とされる電流をサポートできるように、充分に小さく作成される。
【００１３】
ゲート制御回路４１０は、低圧側ドライバＤＲＶ２がＦＥＴデバイス１０５ｂをオンにするように動作されたときに、ＬＤＭＯＳトランジスタ４０５をオンにするように動作することができる回路構成を含む。この目的のため、ゲート制御回路４１０は、低圧側ドライバＤＲＶ２が動作しているか否かを示す低圧側ドライバ制御入力ＬINを受信する。図５には、本発明にしたがった代表的なゲート制御回路４１０が示されている。ゲート制御回路４１０は、ＬＤＭＯＳトランジスタ４０５のゲートと低圧側戻りノード（Ｇｎｄ）との間のノード「Ｄ」にトーテムポール構造の形で繋がれているトランジスタ５３０，５３５と、ノード「Ｄ」および低圧側供給ノード（Ｖｃｃ）の両方に電気的に結合されているトランジスタ５２５と、ＬＤＭＯＳトランジスタ４０５のバックゲートと低圧側戻りノード（Ｇｎｄ）との間に電気的に結合されているトランジスタ５４５と、トランジスタ５２５，５３０，５３５，５４５のゲートに電気的に結合されているインバータ５０５と、トランジスタ５３０のドレインに電気的に結合されているコンデンサ５４０と、コンデンサ５４０に電気的に結合されているインバータ５１５と、インバータ５１５と低圧側戻りノード（Ｇｎｄ）との間に結合されている電流源５１０と、インバータ５１５と低圧側供給ノード（Ｖｃｃ）との間にゲートをノード「Ｄ」に繋がれた状態で結合されているトランジスタ５２０とを含む。
【００１４】
動作時において、ゲート制御回路４１０は、低圧側ドライバ制御入力ＬINにしたがってＬＤＭＯＳトランジスタ４０５をオンにする。この目的のため、ゲート制御回路４１０は、ＬＤＭＯＳトランジスタ４０５のゲートに対し、そのソースと比較して正の電圧を供給する。ＬＤＭＯＳトランジスタ４０５のソースは、低圧側供給ノード（Ｖｃｃ）に繋がれているので、ＬＤＭＯＳトランジスタ４０５のゲートを低圧側供給ノード（Ｖｃｃ）より高い状態に駆動するためには、電荷ポンプが必要である。これは、ブートストラップ充電用のコンデンサ５４０によって、このような電圧をＬＤＭＯＳトランジスタ４０５のゲートに印加することによって実施される。
【００１５】
低圧側制御入力ＬINが低いとき（例えばゼロボルトであるとき）は、コンデンサ５４０の各ノードにおける電圧は、ゼロボルトに保持される。ＬＤＭＯＳトランジスタ４０５のゲートは、トランジスタ５３０，５３５によってゼロボルトに保持され、ＬＤＭＯＳトランジスタ４０５のバックゲートは、トランジスタ５４５によってゼロボルトに保持される。この状態のとき、ＬＤＭＯＳトランジスタ４０５のゲートおよびボディに印加される電圧は、ＬＤＭＯＳトランジスタ４０５のソースノードと比較して負である。したがって、ＬＤＭＯＳトランジスタ４０５はオフ状態に留まり、ＬＤＭＯＳトランジスタ４０５のターンオン閾値は、「ボディ効果」によって、ゼロボルトのボディ／ソースバイアスレベルよりも高いレベルまで増大する。これが重要であるのは、とりわけ負荷ノード「Ａ」の電圧遷移中などの間違ったタイミングでＬＤＭＯＳトランジスタ４０５をオンにしてはならないからである。負荷ノード「Ａ」におけるｄＶ／ｄｔが高い用途では、ＬＤＭＯＳトランジスタ４０５のミラー効果電流がかなり大きいので、ＬＤＭＯＳトランジスタ４０５のゲートにおいて電圧の上昇が引き起こされる。したがって、「ボディ効果」によってＬＤＭＯＳトランジスタ４０５のターンオン閾値を最大にすれば、ＬＤＭＯＳトランジスタ４０５が意図に反してオンになる可能性を最小限に抑えることができる。
【００１６】
低圧側制御入力ＬINが高いときは、トランジスタ５３０，５３５はオフにされ、トランジスタ５２５はオンにされる。ノード「Ｄ」における電圧は、有限の遅延の後に、トランジスタ５２５によってＶｃｃとされる。この有限の遅延は、ＬＤＭＯＳトランジスタ４０５のゲートおよびコンデンサ５４０によってトランジスタ５３０のボディダイオードを介して行われるノード「Ｄ」の容量性の装荷に起因する。この有限の時間中、トランジスタ５２０はオン状態に留まり、ノード「Ｅ」は高く保持され、ノード「Ｆ」は低く駆動される。これは、コンデンサ５４０の両端にかかる電圧を、ノード「Ｆ」に対して増大させる。ノード「Ｄ」における電圧が、ほぼ低圧側供給ノード（Ｖｃｃ）電圧まで上昇すると、トランジスタ５２０はオフになり、ノード「Ｅ」における電圧は、電流源５１０によって引き下げられる。これは、ノード「Ｆ」における電圧を、インバータ５１５によって低圧側供給ノード（Ｖｃｃ）電圧とされ、ノード「Ｇ」における電圧は、コンデンサ５４０に維持されている充電電圧に等しい量の電圧ぶんだけ低圧側供給ノード（Ｖｃｃ）より高く引き上げられる。このとき、ノード「Ｇ」における実効電圧振幅は、低圧側供給ノード（Ｖｃｃ）の２倍に等しいのが理想的である。しかしながら、ノード「Ｇ」における実際の電圧は、通常は、トランジスタ５３０のボディダイオードにおける電圧降下とトランジスタ５２０の閾値電圧との和にほぼ等しい量だけ低くなる。にもかかわらず、ノード「Ｇ」における電圧（すなわち低圧側供給ノード（Ｖｃｃ）のほぼ２倍の電圧）は、ＬＤＭＯＳトランジスタ４０５の閾値電圧よりも大幅に高いので、ＬＤＭＯＳトランジスタ４０５はオンになる。これは、ＬＤＭＯＳトランジスタ４０５のドレインノードを、ブートストラップコンデンサＣＢＳを充電するためのほぼ低圧側供給ノード（Ｖｃｃ）まで充電する。
【００１７】
図６には、本発明にしたがった代表的なダイナミックバックゲートバイアス回路４１５が示されている。ダイナミックバックゲートバイアス回路４１５は、トランジスタ６３５と、トランジスタ６３５のゲートに電気的に結合されているインバータ６０５と、低圧側戻りノード（Ｇｎｄ）に電気的に結合されている電流源と、低圧側供給ノード（Ｖｃｃ）と電流源６１０との間に電気的に結合されているトランジスタ６２０と、低圧側戻りノード（Ｇｎｄ）に電気的に結合されている電流源６１５と、電流源６１５とＬＤＭＯＳトランジスタ４０５のドレインとの間に電気的に結合されているトランジスタ６２５と、ＬＤＭＯＳトランジスタ４０５のバックゲートと低圧側戻りノード（Ｇｎｄ）との間に電気的に結合されている寄生トランジスタ６３０とを含む。
【００１８】
ＬＤＭＯＳトランジスタ４０５がオンになると、ブートストラップコンデンサＣＢＳは、低圧側供給ノード（Ｖｃｃ）にほぼ等しい電圧への充電を開始する。ブートストラップコンデンサの充電にかかる時間の長さは、ブートストラップコンデンサＣＢＳの容量と、ＬＤＭＯＳトランジスタ４０５のＲｄｓｏｎとに依存する。ＬＤＭＯＳトランジスタ４０５のＲｄｓｏｎ値は、ＬＤＭＯＳトランジスタ４０５の大きさと、ＬＤＭＯＳトランジスタ４０５のゲートに印加される電圧の、ＬＤＭＯＳトランジスタ４０５のターンオン閾値に対する相対値との両方に依存する。前述のように、ＬＤＭＯＳトランジスタ４０５のバックゲートに印加される電圧は、ＬＤＭＯＳトランジスタ４０５が不適切なタイミングでオンになることのないように、ソース電圧に対して負に維持される。しかしながら、これは、とある所定のゲート・ソース電圧の場合において、ＬＤＭＯＳトランジスタ４０５のＲｄｓｏｎを、ＬＤＭＯＳトランジスタ４０５のバックゲートがそのソースと同じ電位に保持される場合よりも大きくする。ＬＤＭＯＳトランジスタ４０５のＲｄｓｏｎ値の増大は、あいにく、ブートストラップコンデンサＣＢＳの充電に必要な時間を増大させる。
【００１９】
したがって、Ｒｄｓｏｎの増大を補正するためには、ブートストラップコンデンサＣＢＳの充電中に、バックゲートの電圧を上昇させることが望まれる。こうすれば、ブートストラップコンデンサＣＢＳの充電に必要な時間を減少させることができる。しかしながら、ＬＤＭＯＳトランジスタ４０５，６２５において、もしバックゲート電圧がドレイン電圧と同じまたは同電圧に近いレベルに上昇すると、ＬＤＭＯＳトランジスタ４０５、６２５は、そのＬＤＭＯＳ構成ゆえに、電流の寄生分流を生じる可能性がある。電流の寄生分流は、寄生ＰＮＰトランジスタ６３０によってモデル化される。寄生ＰＮＰトランジスタ６３０は、オンになると、ＬＤＭＯＳトランジスタ４０５，６２５のドレインから低圧側供給ノード（Ｇｎｄ）へと電流を分流させるように動作することによって、ブートストラップコンデンサＣＢＳを充電するために必要な電流を迂回させる。
【００２０】
この欠点を正すために、トランジスタ６２０，６２５，６３０，６３５および電流源６１０，６１５は、ダイナミックバックゲートバイアス回路４１５を形成する。この回路４１５は、ＬＤＭＯＳトランジスタ４０５，６２５のドレイン電圧に近いけれども常に同電圧よりも僅かに低い電圧をＬＤＭＯＳトランジスタ４０５，６２５のバックゲートに印加するように動作する。このようにすれば、寄生トランジスタ６３０のベース・エミッタ接合は逆バイアス状態に留まるので、寄生トランジスタ６３０はオンにならない。
【００２１】
ダイナミックバックゲートバイアス回路４１５は、ＬＤＭＯＳトランジスタ４０５のターンオン期間中にＬＤＭＯＳトランジスタ４０５のドレインにおける電圧を検出することによって動作する。ターンオン期間中、トランジスタ６３５は、オン状態にあり、ノード「Ｈ」および「Ｉ」は、トランジスタ６３５，５４５によってそれぞれゼロボルトに保持される。トランジスタ６２０は、そのゲートおよびソースを同じ電位に保持されるので、オフ状態にある。トランジスタ６２５も、そのゲートをゼロボルトに保持されるので、やはりこの期間中はオフ状態にある。ＬＤＭＯＳトランジスタ４０５，６２５のバックゲート接続は、低圧側制御入力ＬINを引き上げられたときに、トランジスタ５４５によってゼロボルトに保持される。
【００２２】
図７には、本発明にしたがった代表的なハーフブリッジ集積回路７００が示されている。集積回路７００は、ゲート制御回路４１０と、ＬＤＭＯＳトランジスタ４０５と、ダイナミックバックゲートバイアス回路４１５と、高圧側ドライバＤＲＶ１と、低圧側ドライバＤＲＶ２とを、フラット化された非階層表示の形で含む。ハーフブリッジ集積回路７００は、モータドライブ、蛍光灯用の電子安定器、および電源などの各種の用途のために、従来のハーフブリッジ駆動回路においてトランジスタ１０５ａ，１０５ｂを駆動するために用いることができる。
【図面の簡単な説明】
【００２３】
【図１】従来の高電圧ハーフブリッジ駆動回路を示す説明図である。
【図２】ブートストラップダイオードおよびブートストラップコンデンサを用いている従来の高電圧ハーフブリッジ駆動回路を示す説明図である。
【図３】ブートストラップダイオードエミュレータを用いている、本発明にしたがったハーフブリッジ駆動回路を示す説明図である。
【図４】図３のブートストラップダイオードエミュレータを更に詳細に示したブロック図である。
【図５】本発明にしたがったゲート制御回路を示す説明図である。
【図６】本発明にしたがった代表的なダイナミックバックゲートバイアス回路を示す説明図である。
【図７】本発明にしたがったハーフブリッジゲート駆動集積回路を示した図である。
【図１】
2007513543.tif 000003
【図２】
2007513543.tif 000004
【図３】
2007513543.tif 000005
【図４】
2007513543.tif 000006
【図５】
2007513543.tif 000007
【図６】
2007513543.tif 000008
【図７】
2007513543.tif 000009
【国際調査報告】
2007513543.tif 000010