(57)【要約】  高温で顕著に変化しないn型またはp型の仕事関数を有する遷移金属合金の実施例を示した。示された遷移金属合金は、トランジスタのゲート電極として使用しても良く、ゲート電極の一部を構成しても良い。これらの遷移金属合金を用いて、ゲート電極を形成する方法についても示した。
2007502367.tif 000002
【特許請求の範囲】
【請求項１】
チタン、ジルコニウム、タンタルおよびハフニウムからなる群から選定された、約20から50原子％の遷移金属と、
約30から60原子％の炭素と、
約20原子％以下のアルミニウムと、
を有する合金。
【請求項２】
仕事関数が約3.8eVから4.4eVの範囲にあることを特徴とする請求項1に記載の合金。
【請求項３】
約900℃以下の温度では、前記仕事関数が大きく変化しないことを特徴とする請求項2に記載の合金。
【請求項４】
さらに、5原子％以下の残留物質を有し、該残留物質は、酸素、窒素および塩化物のうち少なくとも一つを含むことを特徴とする請求項1に記載の合金。
【請求項５】
約20から50原子％の遷移金属と、
炭素、窒素、シリコン、ゲルマニウムおよびボロンの少なくとも一つを含む、1または2以上の元素組み合わせであって、約30から60原子％の元素組み合わせと、
約20原子％以下のドーパントと、
を有する合金。
【請求項６】
仕事関数が約3.8eVから4.4eVであることを特徴とする請求項5に記載の合金。
【請求項７】
仕事関数が約4.9eVから5.5eVであることを特徴とする請求項5に記載の合金。
【請求項８】
約900℃以下の温度では、前記仕事関数が大きく変化しないことを特徴とする請求項5に記載の合金。
【請求項９】
前記遷移金属は、チタン、ジルコニウム、タンタル、ハフニウム、タングステン、クロム、モリブデン、バナジウムおよびニオブからなる群から選定されることを特徴とする請求項5に記載の合金。
【請求項１０】
さらに、5原子％以下の残留物質を有し、該残留物質は、酸素、窒素および塩化物のうち少なくとも一つを含むことを特徴とする請求項5に記載の合金。
【請求項１１】
前記ドーパントは、アルミニウム、白金、シリコン、ガリウムおよびゲルマニウムからなる群から選定されることを特徴とする請求項5に記載の合金。
【請求項１２】
約37原子％のチタンと、
約55原子％の炭素と、
約3原子％アルミニウムと、
を有する合金であって、
仕事関数が約3.8eVから4.4eVの間にあることを特徴とする合金。
【請求項１３】
約900℃以下の温度では、前記仕事関数が大きく変化しないことを特徴とする請求項12に記載の合金。
【請求項１４】
さらに、約4原子％の酸素と、1原子％未満の窒素を含むことを特徴とする請求項12に記載の合金。
【請求項１５】
ソース領域とドレイン領域が形成された基板と、
該基板上に設置され、ソースとドレイン領域の間に延伸する絶縁層と、
該絶縁層を被覆するゲート電極であって、
チタン、ジルコニウム、タンタルおよびハフニウムからなる群から選定された、約20から50原子％の遷移金属、
約30から60原子％の炭素、および
約20原子％以下のアルミニウム、
を含む合金で構成されたゲート電極と、
を有する装置。
【請求項１６】
仕事関数が約3.8eVから4.4eVの範囲にあることを特徴とする請求項15に記載の合金。
【請求項１７】
約900℃以下の温度では、前記仕事関数が大きく変化しないことを特徴とする請求項16に記載の装置。
【請求項１８】
前記ソースおよびドレイン領域は、n型領域を有し、前記基板は、前記ソースおよびドレイン領域の下側にp型領域を有することを特徴とする請求項16に記載の装置。
【請求項１９】
前記ゲート電極の合金は、約900℃以下の温度では、前記絶縁層と実質的に反応しないことを特徴とする請求項15に記載の装置。
【請求項２０】
前記絶縁層は、誘電率が高い材料を有することを特徴とする請求項15に記載の装置。
【請求項２１】
前記誘電率が高い材料は、ZrO2、HfO2およびAl2O3のうちの一つを含むことを特徴とする請求項15に記載の装置。
【請求項２２】
さらに、5原子％以下の残留物質を有し、該残留物質は、酸素、窒素および塩化物のうち少なくとも一つを含むことを特徴とする請求項15に記載の装置。
【請求項２３】
ソース領域とドレイン領域が形成された基板と、
該基板上に設置され、ソースとドレイン領域の間に延伸する絶縁層と、
該絶縁層を被覆するゲート電極であって、
約20から50原子％の遷移金属、
炭素、窒素、シリコン、ゲルマニウムおよびボロンの少なくとも一つを含む、1または2以上の元素組み合わせであって、約30から60原子％の元素組み合わせ、および
約20原子％以下のドーパント、
を含む合金で構成されたゲート電極と、
を有する装置。
【請求項２４】
前記合金は、約3.8eVから4.4eVの間の仕事関数を有することを特徴とする請求項23に記載の装置。
【請求項２５】
前記ソースおよびドレイン領域は、n型領域を有し、前記基板は、前記ソースおよびドレイン領域の下側にp型領域を有することを特徴とする請求項24に記載の装置。
【請求項２６】
前記合金は、約4.9eVから5.5eVの間の仕事関数を有することを特徴とする請求項23に記載の装置。
【請求項２７】
前記ソースおよびドレイン領域は、p型領域を有し、前記基板は、前記ソースおよびドレイン領域の下側にｎ型領域を有することを特徴とする請求項26に記載の装置。
【請求項２８】
前記合金は、約900℃以下の温度では大きく変化しない仕事関数を有することを特徴とする請求項23に記載の装置。
【請求項２９】
前記ゲート電極の合金は、約900℃以下の温度では、前記絶縁層と実質的に反応しないことを特徴とする請求項23に記載の装置。
【請求項３０】
前記遷移金属は、チタン、ジルコニウム、タンタル、ハフニウム、タングステン、クロム、モリブデン、バナジウムおよびニオブからなる群から選定されることを特徴とする請求項23に記載の装置。
【請求項３１】
前記ドーパントは、アルミニウム、白金、シリコン、ガリウムおよびゲルマニウムからなる群から選定されることを特徴とする請求項23に記載の装置。
【請求項３２】
さらに、5原子％以下の残留物質を有し、該残留物質は、酸素、窒素および塩化物のうち少なくとも一つを含むことを特徴とする請求項23に記載の装置。
【請求項３３】
基板上に絶縁材料の層を設置するステップと、
前記絶縁材料の層上に合金層を設置するステップと、
を有する方法であって、
前記合金は、
チタン、ジルコニウム、タンタルおよびハフニウムからなる群から選定された、約20から50原子％の遷移金属、
約30から60原子％の炭素、および
約20原子％以下のアルミニウム、
を含む、方法。
【請求項３４】
前記合金は、約3.8eVから4.4eVの範囲にある仕事関数を有することを特徴とする請求項33に記載の方法。
【請求項３５】
さらに、前記合金層を約900℃以下の温度に供するステップを有し、前記仕事関数は、前記温度では、大きく変化しないことを特徴とする請求項34に記載の方法。
【請求項３６】
さらに、前記合金層を約900℃以下の温度に供するステップを有し、前記合金は、前記絶縁材料と実質的に反応しないことを特徴とする請求項33に記載の方法。
【請求項３７】
前記合金層は、化学蒸着法、物理蒸着法および原子層成膜法のいずれかによって設置されることを特徴とする請求項33に記載の方法。
【請求項３８】
さらに、前記合金層の設置時に、前記合金の組成を調整するステップを有することを特徴とする請求項33に記載の方法。
【請求項３９】
前記合金は、さらに5原子％以下の残留物質を有し、該残留物質は、酸素、窒素および塩化物のうち少なくとも一つを含むことを特徴とする請求項33に記載の方法。
【請求項４０】
さらに、前記合金層の上部に導電性材料の層を設置するステップを有することを特徴とする請求項33に記載の方法。
【請求項４１】
前記導電性材料は、アルミニウムおよびポリシリコンのいずれかを含むことを特徴とする請求項40に記載の方法。
【請求項４２】
前記合金層の厚さは、約50から400オングストロームの間にあり、前記導電性材料層の厚さは、約500から2000オングストロームの間にあることを特徴とする請求項40に記載の方法。
【請求項４３】
前記合金層は、バリア層およびエッチング停止層の少なくとも一つとして機能することを特徴とする請求項40に記載の方法。
【請求項４４】
さらに、前記合金層および絶縁材料の層をエッチングして、ゲート電極スタックを形成するステップを有することを特徴とする請求項33に記載の方法。
【請求項４５】
さらに、前記基板にソースおよびドレイン領域を形成するステップを有することを特徴とする請求項44に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、全般に集積回路装置に関し、特にトランジスタのゲート電極として使用される金属合金に関する。
【背景技術】
【０００２】
図1には、従来のMOSFET（金属酸化物半導体電界効果トランジスタ）100を示す。n型MOSFETの場合、トランジスタ100は、p型ドープされた基板110に形成された、それぞれn型のソースおよびドレイン領域120a 、120ｂを有する。ゲート電極130は、ソースおよびドレインの領域120a 、120ｂ間に設置され、このゲート電極は、ゲート絶縁層140によって、基板110、ソースおよびドレイン領域120a、120bから分離される。絶縁層150a、150bは、さらにゲート電極130を周囲構造部と分離する。導体160a、160b（例えば導電性トレース）は、ソースおよびドレイン領域120a、120bのそれぞれと電気的に接続される。ゲート電極に十分な電圧、すなわち「閾値電圧」が印加されると、電子はソースからドレインに流れ、これらの移動電子は、ソースおよびドレイン領域120a、120bの間に延伸する薄い「反転層」170内に濃化される。当然のことながら、相補型MOSFET、すなわちp型MOSFETが同様の構造（n型基板上のp型ソースおよびドレイン領域）を有すること、およびCMOS（相補型金属酸化物半導体）集積回路には、n型とp型の両方のMOSFET（あるいはより普遍的には、NMOSおよびPMOS装置の両方）が利用されることは、当業者には明らかである。
【０００３】
従来のMOSFET装置では、通常ゲート電極130は、ポリシリコン材料で構成され、ゲート絶縁層は、ニ酸化シリコン（SiO2）で構成される。回路密度を高め、装置特性を向上させるためには、ゲート絶縁層140（しばしば「ゲート酸化物」と呼ぶ）の厚さを薄くすることが望ましい。ゲート酸化物の厚さが薄くなると、十分な容量を維持して電子トンネルによる欠陥を防ぐためには、より大きな誘電率、例えば「高k誘電率」を持つ材料をゲート酸化物に使用することが必要となる。しかしながら、ポリシリコンゲート材料と高k絶縁材料の間の相互作用のため、高kゲート酸化物上へのポリシリコンゲート電極の集積は、難しいことが示されている。また、ゲート絶縁層140の厚さがさらに薄く（例えば約20オングストローム以下に）なると、ゲート酸化物に対するポリ欠乏層の厚さの寄与を除去するため（すなわち、ポリシリコンゲート電極の自由電荷が欠乏する部分を除去するため、さらにはゲート絶縁層の有効厚さを厚くするため）、ポリシリコンに代わる材料をゲート電極として使用することが望ましくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
金属ゲート電極の使用によって、ゲート電極内の欠乏したポリシリコンの前述の影響を解消することができ、さらに金属ゲート電極のゲート酸化物の厚さを薄くすることが可能となる。しかしながら、金属材料をNMOSおよびPMOSのゲート電極として使用することについても、難しいことが示されている。トランジスタの特性を最適化させるためには、ゲート電極に使用される金属の仕事関数は、トランジスタに十分に小さな（ただしゼロは除く）閾値電圧（例えば0.2V乃至0.3V）が得られるように選択する必要がある。多くの金属は、良好な仕事関数（金属内の大部分のエネルギー電子のエネルギーレベルに相当する値）を持つものの、高温では熱的に不安定である。トランジスタの処理プロセス工程では、しばしば温度が900℃に達するため、後続のプロセスの間に、これらの金属では仕事関数が不適当な値に変化してしまう。また高温では、これらの金属ゲート材料は、ゲート絶縁層と反応して、絶縁特性が低下してしまうおそれがある。他の金属の中には、トランジスタ処理工程時に到達し得る温度で熱的に安定なものがあるが、これらの金属は、高特性トランジスタには相応しくない仕事関数を有する。
【０００５】
本発明では、特にトランジスタのゲート電極として使用される合金、そのような合金を含む装置およびそのような遷移金属合金を用いてゲート電極を形成する方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
高特性トランジスタは、ゼロを除く低い閾値電圧を有すること、すなわちソースおよびドレイン領域間に電子（またはp型装置の場合はホール）が流れるときのゲート電圧が低いことが望ましい。多くの因子がトランジスタの閾値電圧に影響を及ぼすため、ゲート電極材料の仕事関数は、これらの因子の一つにすぎない。しかしながら、多くのトランジスタの設計において、閾値電圧に影響を及ぼす他の因子のほとんどは、設計制約によって「固定化」され、トランジスタの閾値電圧を定める主要因子は、ゲート電極の仕事関数となる。従って、ゲート電極の仕事関数の選定は、最適化された高特性（例えば高切替速度、高駆動電流等）MOSFET装置の閾値電圧の決定に重要な影響を及ぼす。前述のように、金属等の材料の「仕事関数」は、材料内の大部分のエネルギー電子のエネルギーレベルを意味する。
【０００７】
トランジスタの特性は、ゲート電極材料の仕事関数の絶対値にはあまり影響されないが、ゲート電極の仕事関数と下側の基板材料（例えばシリコン、ガリウム砒素、シリコンオン絶縁体等）の仕事関数の関係に影響を受ける。負のチャンネル半導体装置、すなわち活性化が電子移動に支配される装置では、「n型の仕事関数」が必要となり、正のチャンネル半導体装置、すなわち活性化が電子空孔またはホールの移動に支配される装置では、「p型の仕事関数」が必要となる。電極材料の仕事関数が下側の基板材料の伝導帯エネルギーレベルに近い場合（例えば±0.3eV）、ゲート電極はn型の仕事関数を持つ。これに対して、電極材料の仕事関数が基板材料の価電子帯のエネルギーレベルと近い場合には、ゲート電極は、p型の仕事関数を持つ。一般に半導体材料では、価電子帯は、電子が通常存在する電子エネルギーの最も高いレベルにあるのに対して、伝導帯は、電場の印加の下で電子が自由に加速され得る（および電流が生じる）価電子帯を越える電子エネルギーの範囲にある。
【０００８】
例えばシリコンは、約4.1eVの伝導帯エネルギーレベルと、約5.2eVの価電子帯エネルギーレベルを持つ。従って、シリコン基板では、負のチャンネルMOSFET（またはNMOS）装置のゲート電極は、約4.1eV（±0.3eV）のn型の仕事関数を持ち、正のチャンネルMOSFET（またはPMOS）装置のゲート電極は、約5.2eV（±0.3eV）のp型の仕事関数を持つことになる。価電子帯と伝導帯のエネルギーレベル間のエネルギーレベルの落下は、「ミッドギャップ」エネルギーと呼ばれることに留意する必要がある（例えば前述のシリコンを用いる例では、ミッドギャップエネルギーは、約4.4および4.9eVの間の落下となる）。また、ゲート電極材料の仕事関数と基板材料の仕事関数の差は、しばしば「フラットバンド」エネルギーと呼ばれる。しかしながら、基板の仕事関数は、しばしば固定されており、すなわちトランジスタ設計において「固定化」される因子の一つであり、時折「フラットバンド」という用語は、「仕事関数」という用語と同義に使用される。
【発明を実施するための最良の形態】
【０００９】
本願の実施例には、n型の仕事関数またはp型の仕事関数のいずれかを持つ遷移金属合金を示す。示された遷移金属合金は、CMOS集積回路におけるゲート電極として使用することができ、そのような遷移金属合金に使用されるゲート電極を形成する方法の実施例を以下に示す。ある実施例では、遷移金属合金は、高温（例えば900℃以上）で熱的に安定であり、仕事関数は変化せず、あるいは換言すれば、有意なフラットバンドシフトは生じない。別の実施例では、ゲート電極として使用される場合、遷移金属合金は、高温で下側のゲート絶縁層と反応しない。別の実施例では、遷移金属合金は、遷移金属炭化物を含む。
【００１０】
図2には、遷移金属合金200のある実施例を示すが、遷移金属合金200は、n型の仕事関数、またはその代わりのp型の仕事関数を有する。これは、MOSFET装置（例えばn型またはp型のいずれかの）のゲート電極として使用することに適している。遷移金属合金200は、遷移金属210、炭素（C）220（または以下に示すような他の適当な元素）およびドーパント230を含む。
【００１１】
一般に、遷移金属210は、n型の仕事関数またはp型の仕事関数が得られるように選定される。ある実施例では、遷移金属は、チタン（Ti）、タンタル（Ta）、ジルコニウム（Zr）およびハフニウム（Hf）のいずれかを含む。別の実施例では、遷移金属は、前述の元素のいずれか、あるいはクロム（Cr）、モリブデン（Mo）、タングステン（W）、バナジウム（V）およびニオブ（Nb）のうちのいずれか含む。ある実施例では、遷移金属210は、合金200に対して20から50原子重量比（at%）を占める。さらに別の実施例では、合金200は、2または3以上の前述の遷移金属を含む。
【００１２】
炭素220は、遷移金属合金200の別の成分である。ある実施例では、炭素は、合金200に対して30から60at%を占める。ある遷移金属は、遷移金属炭化物（または、炭化物は全くあるいはわずかしか含まない炭素を含む他の合金）を形成するため、炭素を添加して合金化される。このような遷移金属には、良好な熱安定性を有するという特徴があり、すなわち、仕事関数等のこれらの遷移金属炭化物の少なくともいくつかの材料特性は、高温で低下しない。なお炭素は、合金化によって熱的特性を改善することのできる一元素の例に過ぎないことに留意する必要がある。炭素の他に、遷移金属合金と合金化され、熱的特性を向上する他の元素には、例えば窒素（N）、シリコン（Si）、ゲルマニウム（Ge）およびボロン（B）またはこれらの元素の各種組み合わせが含まれる。
【００１３】
また遷移金属合金200は、前述のようにドーパント230を含む。ドーパントは、合金のある特性を調整または変化させるため遷移金属合金に添加される。ある実施例では、ドーパントは、合金の仕事関数を変化させるために添加される（例えばn型またはp型の仕事関数特性の向上）。別の実施例では、ドーパントは、遷移金属合金の別の特性、例えば導電性を変化させるために添加される。ある実施例では、ドーパントは、少なくとも20at%の遷移金属合金を含む。ある実施例では、ドーパントは、例えばn型の仕事関数のアルミニウム（Al）を含み、別の実施例では、ドーパントは、例えばp型の仕事関数の白金（Pt）を含む。他の想定されるドーパントとしては、シリコン、ガリウム（Ga）およびゲルマニウム（Ge）、さらには多くの遷移金属が挙げられる。
【００１４】
図2に示すように、さらに遷移金属合金200は、他の残留物質240を含む。通常残留元素は、成膜処理工程または他の加工ステップでの結果として、比較的少量だけ遷移金属合金内に存在する。ある実施例では、残留物質は、約5％以下の合金成分からなる。共通の残留物質には、窒素および酸素の他、塩化物等のハロゲン化不純物が含まれる。しかしながら前述のように、窒素等の元素は、他の実施例では、合金200に必要な成分であることに留意する必要がある。
【００１５】
ある実施例では、遷移金属合金200は、20から50at％のチタン、30から60at%の炭素および20at%以上のアルミニウムを含む炭化物である。そのような遷移金属炭化物は、n型の仕事関数を提供しても良い。別の実施例では、遷移金属炭化物は、約37at%のチタン、約55at%の炭素、および約4at％のアルミニウム、さらには約4at%の酸素と1at%以下の窒素とを含む。当然のことながら、これらはゲート電極材料として使用され得る遷移金属合金のいくつかの例に過ぎないことは、当業者には明らかである。
【００１６】
ある実施例では、遷移金属合金200は、高温において熱的に安定であり、別の実施例では、遷移金属合金200は、ZrO2、HfO2またはAl2O3等の高k誘電体ゲート材料において測定されるような、高温で熱的に安定な仕事関数を有する。ある実施例では、遷移金属合金200は、約900℃以下の温度では熱的安定性を示し、例えば合金の仕事関数は、ミッドギャップエネルギーレベルに対してシフトしない。遷移金属合金200がMOSFET装置におけるゲート電極として使用された場合、この熱安定性の向上によって、ゲート電極構造は、以降の高い成膜処理温度でも耐えることができ、そのような装置を通常通りの製作処理プロセスに供することができる。従ってトランジスタの仕事関数、および最終的な特性が、CMOSプロセス工程の後段の段階で劣化することは生じない。
【００１７】
図3には、遷移金属合金を用いてゲート電極構造を形成する方法300の実施例を示す。また、図3の方法300は、さらに図4A乃至4Eの概略図にも示されており、これらの図面を文章の参照に使用する。
【００１８】
図3のブロック310では、ゲート絶縁層が基板上に成膜される。図4には、ゲート絶縁材料の層401が、基板410の表面に設置された状態が示されている。ある実施例では、ゲート絶縁材料401は、ZrO2、HfO2、Al2O3等の高k誘電体材料を含む。ゲート絶縁材料の層401は、いかなる好適な技術で設置されても良い。ある実施例では、ゲート絶縁材料層401は、化学蒸着（CVD）または物理蒸着（PVD）等の全面層成膜処理法によって形成される。
【００１９】
ある実施例では、NMOS装置が形成され、基板410は、p型ドープされた基板を有する（形成されたソースおよびドレイン領域は、n型ドープされた領域を有する）。別の実施例では、PMOS装置が形成され、基板410は、n型ドープされた基板を有する（形成されたソースおよびドレイン領域は、p型ドープされた領域を有する）。ある実施例では、基板410は、シリコン（例えば単結晶シリコン）を含むが、他の実施例では、基板410は、別の材料（例えばGaAs、シリコンオン絶縁体など）を含むことに留意する必要がある。
【００２０】
次にブロック320で示すように、ゲート絶縁材料層の上部に遷移金属合金の層が設置される。これは、図4Bに示されており、遷移金属合金402の層は、ゲート絶縁材料401の
層の上に形成される。ある実施例では、遷移金属合金402の層は、図2およびその説明に示したように、遷移金属合金200を含む。別の実施例では、遷移金属合金402の層は、遷移金属炭化物を含み、さらに別の実施例では、遷移金属合金層402は、チタン、炭素およびアルミニウムを含む遷移金属炭化物を有する。さらに別の実施例では、遷移金属合金層402は、約37at%のチタン、55at%の炭素および3at％のアルミニウムを含み、さらに約4at%の酸素と1at%以下の窒素を含む。
【００２１】
遷移金属合金は、いかなる好適な技術で設置されても良い。ある実施例では、遷移金属合金層402は、約500から2000オングストロームの間の厚さとなるように設置される。遷移金属合金層402は、ある実施例では、1から100mTorrの間の圧力のアルゴン雰囲気（10乃至200sccmの流速で流入される）の単一成膜室内で、基板温度を0から450℃に維持した状態で、TiC（Al）ターゲットを用いたPVD処理によって成膜される。別の実施例では、1kW乃至40kWの範囲の直流電源を用いて成膜が行われても良く、周波数が1から100kHzの間のパルス直流電力が利用される。別の実施例では、ゲート電極材料は、一つの成膜室内ではTi（Al）ターゲットを用いたPVD処理法によって、また別の成膜室内では炭素ターゲットを用いたPVD処理法によって成膜され、ゲート電極は、Ti（Al）と炭素が交互に積層された薄い（約5乃至10オングストローム）層によって形成される（例えば、5乃至10オングストロームの層であって、最終厚さは、500から200オングストロームの層）。
【００２２】
別の実施例では、遷移金属合金層402は、CVD処理法によって成膜される。成膜は、0.25から10.0Torrの圧力のCVD成膜室内で、150から600℃の間の温度で実施される。成膜室内に導入される前駆体は、流速10乃至1000sccmのTiCl4蒸気と、流速10乃至1000sccmのTMA（トリメチルアルミニウムまたはAl(CH3)3）蒸気と、流速10 sccm以下のアンモニア（NH3）とを含む。また、N2、アルゴン（Ar）またはヘリウム（He）等の不活性ガスを（例えばキャリア剤またはパージ剤のいずれかとして）成膜室に導入しても良い。
【００２３】
さらに別の実施例では、遷移金属合金層402は、原子層成膜（ALD）処理法を用いて成膜される。
【００２４】
図3に示すように、ブロック330ではエッチングが行われ、ゲート電極スタックが形成される。これは図4Cに示されており、遷移金属合金層402とゲート絶縁材料層401の両方がエッチングされ、ゲート電極スタック405が形成される。ゲート電極スタックは、ゲート絶縁層440の上部に設置されたゲート電極430を有する。遷移金属合金層402およびゲート絶縁材料層401のエッチングには、いかなる好適なエッチング処理技術を用いても良く、これにより、ゲート電極430とゲート絶縁層440とが形成される。図には示されていないが、エッチング前にパターン化されたマスク層を形成しても良いことは、当業者には明らかである。
【００２５】
次にブロック340では、基板上に追加の形状が形成され、NMOSまたはPMOS装置が形成される。これは、図4Dおよび4Eに示されており、追加の形状が形成されて、装置400が構成される。まず図4Dでは、ソースおよびドレイン領域420a、420bが形成される。NMOSトランジスタの場合、ソースおよびドレイン領域420a、420bは、n型領域を有し、PMOSトランジスタの場合、ソースおよびドレイン領域は、p型領域を有する。イオン注入処理が行われて、ソースおよびドレイン領域420a、420bが形成されても良い。ゲート電極430の組成によっては、イオン注入の間のゲート電極へのイオン注入を抑制するため、ゲート電極430上部にハードマスク層490（破線で示されている）を成膜することが好ましい。
【００２６】
図4Eでは、絶縁層450a、450bが形成され、さらにイオン注入の実施によって、より内方にソースおよびドレイン領域420a、420bが形成される。絶縁層450a、450bは、マスクとしても作用し、下側の基板410へのイオンの注入を抑制し、これにより、それぞれソースおよびドレイン拡張部422a、422bが形成される。ゲート電極材料へのイオン注入は、前述のようにハードマスクによって抑制される。形成される他の形状には、導電性相互接続部（例えば図1の素子160a、b参照）と、パッシベーション層が含まれる。
【００２７】
別の実施例では、図3のブロック350に示されているように、遷移金属合金層402の組成は、成膜処理の過程で調整される。前述のようにある実施例では、ゲート電極は、別の物質の交互薄膜層（例えばTi(Al)および炭素）を有する。成膜処理における他の変形例（例えば圧力、温度、パルス速度、処理順、前駆体等似）は、遷移金属合金の最終組成に影響する。ある実施例（ブロック350参照）では、成膜処理の変形例は、遷移金属合金の組成を変更することによって得られる。例えば、成膜段階での、ゲート電極材料のこの追加の合金化は、例えばn型からp型への仕事関数の変換に使用することができ、これにより、単純化された処理工程が提供される（すなわち、nチャンネルおよびpチャンネル装置用の2つの別個のゲート電極材料の成膜が回避される）。仕事関数の変換は、追加の合金化処理によって変化させることのできるゲート電極の特性の一例に過ぎないこと、さらに、そのような成膜処理工程の変更によって、ゲート電極材料の他の化学的および電気的特性を調整することができることは当業者には明らかである。
【００２８】
図3および図4A乃至4Eに示す実施例では、遷移金属合金は、ゲート電極として機能する。しかしながら、示された遷移金属合金は、そのような機能と用途に限定されるものではない。他の実施例では、導体およびゲート電極としての使用に加えて、示された遷移金属合金は、バリア層および／またはエッチング停止層として機能させても良い。バリア層および／またはエッチング停止層としての（さらにはゲート電極の一部としての）遷移金属合金の使用例は、図5および図6A乃至6Eを参照して以下に示す。
【００２９】
図5には、遷移金属合金を使用してゲート電極を形成する方法500の別の実施例が示されている。また図5の方法500は、図6A乃至6Eの概略図に示されており、これらの図を参照して以下記載する。また、図5および図6A乃至6Eに示す図面の多くの素子は、それぞれ図3および図4A乃至4Eに示す素子と同一または同様であり、図5および図6A乃至6E内の同じ部品には、同じ参照符号が使用されている。
【００３０】
ブロック310では、ゲート絶縁材料の層が基板上に形成される。図6Aには、前述のように、基板410上に設置されたゲート絶縁材料層401が示されている。またゲート絶縁材料層401は、ある実施例では、高k誘電体材料（例えばZrO2、HfO2、Al2O3）を含む。
【００３１】
ブロック550では、トランジスタの閾値電圧を「設定」するため、ゲート絶縁材料層の上部に比較的薄い遷移金属合金層が設置される。これは、図6Aにも示されており、遷移金属合金602の薄い層は、ゲート絶縁材料層401の上部に設置される。ある実施例では、遷移金属合金層602の厚さは、25から100オングストロームの間である。
【００３２】
ある実施例では、遷移金属合金の層602は、前述の図2で示した遷移金属合金200を含む。別の実施例では、遷移金属合金の層602は、遷移金属炭化物を含み、さらに別の実施例では、遷移金属合金層602は、チタン、炭素およびアルミニウムを含む遷移金属炭化物を有する。さらに別の実施例では、遷移金属合金層602は、約37at%のチタン、55at%の炭素および3at%のアルミニウムを含み、さらに約4at%の酸素と1at%以下の窒素を含む。遷移金属合金層602は、いかなる好適な成膜技術を用いて設置されても良く、例えば前述のようなPVD、CVDまたはALDがある。
【００３３】
次にブロック560では、遷移金属合金の層の上部に導電性材料の層が設置される。これは図6Bに示されており、導電性材料層603は、遷移金属合金層602の上部に設置され、ゲート電極を形成する。導電性材料層603は、例えばポリシリコンまたはアルミニウムなど、いかなる好適な導電性材料を含んでいても良い。ある実施例では、導電性材料層603の厚さは、500から2000オングストロームの間である。
【００３４】
導電性材料層603は、いかなる好適な成膜技術で設置しても良い。ある実施例では、導電性材料層603は、CVDまたはPVD等の全面成膜処理法を用いて設置される。別の実施例では、導電性材料層603は、選択成膜技術を用いて設置される。この実施例では、まず電解メッキまたは無電解メッキ等の選択成膜技術を用いて、遷移金属ゲート電極およびゲート絶縁層がエッチングされてパターン化され、遷移金属ゲート電極上に導電性材料が選択的に設置される。
【００３５】
次に図5のブロック330では、エッチングによってゲート電極スタックが形成される。これは図6Cに示されており、導電性材料層603と、遷移金属合金602と、ゲート絶縁材料層401の全てが、各々エッチングされ、ゲート電極スタック605が形成される。ゲート電極スタック605は、遷移金属合金層635を覆うように設置された導電層680を有し、この導電層680は、ゲート絶縁層440を覆っている。いかなる好適なエッチング処理法を用いて、導電性材料、遷移金属合金およびゲート絶縁材料層603、602、401のそれぞれをエッチングしても良い。図には示されていないが、エッチング前にパターン化されたマスクを形成しても良いことは、当業者には明らかである。
【００３６】
その後ブロック340に示すように、NMOSまたはPMOS装置を形成するため、基板上に追加の形状が形成されても良い。これは、図6Dおよび6Eに示されており、追加の計上が形成されて装置600が構成される。図6Dではイオン注入によって、ソースおよびドレイン領域420a、420bが形成される。本実施例では、前述のようなハードマスクは必ずしも必要ではなく、導電性材料層680（例えばポリシリコン）自体が、イオン注入時にハードマスクとして機能しても良い。図6Eに示すように、絶縁層450a、450bが形成される。別のイオン注入の結果、より内部にソースおよびドレイン領域420a、420bが形成され、絶縁層450a、450bは、下側の基板410へのイオンの注入を抑制するため、前述のようにソースおよびドレイン拡張部422a、422bが形成される。形成される他の形状には、導電性相互接続部（例えば図1の部品160a乃至b参照）とパッシベーション層が含まれる。
【００３７】
前述のように、示された遷移金属合金は、導体およびゲート電極としての役割に限定されない。ある実施例では、示された遷移金属合金は、さらにバリア層材料として機能しても良く、別の実施例では、これらの遷移金属合金は、以下に詳細を示すようなエッチング停止層として機能しても良い。
【００３８】
ある実施例では、遷移金属合金200は、「良」導体ではない。この場合、図6Cに示すような遷移金属合金の薄い層を使用することが好ましく、これにより遷移金属合金の最適仕事関数特性とともに、所望の閾値電圧が得られ、その後、比較的良好な導電性を有するアルミニウム等の遷移金属合金の上部に別の層が形成される。しかしながら、良好な導電性を有するアルミニウム等の多くの金属は、下側のゲート絶縁材料と反応してしまう（例えば電子を消失する）。従ってこの例では、遷移金属合金の薄い層は、バリア層として機能する。
【００３９】
別の実施例では、前述のように、遷移金属合金の比較的薄い層は、エッチング停止層として機能する。エッチング停止層としての薄い遷移金属合金層には、トランジスタの「設定」閾値電圧が印加される。次に、容易にエッチングされる導電性材料、例えばポリシリコンが、薄い遷移金属合金層の上部に設置される（図6Bおよび6C参照）。（例えばポリシリコン等の）導電層のエッチングは、薄い遷移金属合金層の位置で停止し、次に別のエッチング処理が行われ、あらゆる残留遷移金属合金が除去される。ポリシリコン等の材料は、異方性エッチング処理によって容易に反応するため、また遷移金属合金層は、ゲート電極の厚さに比べて比較的薄いため（すなわち電極スタックは、遷移金属合金層と導電性材料層とを有するため）、この層は、容易に除去される。ポリシリコンは、イオン注入の段階ではハードマスク材料として機能するため、導電性材料層680がポリシリコン（または他の同等材料）を含む場合、イオン注入によるソースおよびドレイン領域の形成の間、ハードマスク（図4Dの部品490参照）は、必ずしも必要ではないことに留意する必要がある。
【００４０】
トランジスタのゲート電極に使用される遷移金属合金の実施例、および前述のトランジスタのゲート電極を形成する方法の実施例の利点は、当業者には明らかである。示された遷移金属合金は、NMOSまたはPMOS装置におけるゲート電極として機能し、これらの遷移金属合金は、熱的に安定である。例えば900℃の温度までは、合金の仕事関数が実質的に変化しない上、合金は、下側の絶縁材料とは反応しない。従って、示された遷移金属合金は、現存の処理温度が900℃に達し得るCMOS処理工程に取り入れることができる。また、示された遷移金属合金のいずれかをトランジスタにおけるゲート電極として使用することにより、ゲート電極厚さの更なる薄層化が可能となる。さらに、導体およびゲート電極としての機能に加えて、示された遷移金属合金は、バリア層および／またはエッチング停止層としても機能する。
【００４１】
前述の説明および添付図面は、単に一例と示されたものであって、本発明を限定するものではない。これらは、単に示された実施例の明確化および全体的な理解のため提供されたものであり、限定するものではない。当業者には、示された実施例および特許請求の範囲に記載された思想から逸脱しないで、本願に示す実施例に対して、多くの追加、削除および変更、さらには別の配置が可能である。
【図面の簡単な説明】
【００４２】
【図１】従来のMOSFETトランジスタの実施例を示す概略図である。
【図２】ある実施例のゲート電極として使用される遷移金属合金の組成を示す概略図である。
【図３】遷移金属合金を含むゲート電極を構成する方法の実施例を示すブロック図である。
【図４Ａ】図3に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図４Ｂ】図3に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図４Ｃ】図3に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図４Ｄ】図3に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図４Ｅ】図3に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図５】遷移金属合金を含むゲート電極を構成する別の方法の実施例を示すブロック図である。
【図６Ａ】図5に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図６Ｂ】図5に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図６Ｃ】図5に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図６Ｄ】図5に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図６Ｅ】図5に示すゲート電極を構成する方法の別の実施例を示す概略図である。
【図１】
2007502367.tif 000003
【図２】
2007502367.tif 000004
【図３】
2007502367.tif 000005
【図４Ａ】
2007502367.tif 000006
【図４Ｂ】
2007502367.tif 000007
【図４Ｃ】
2007502367.tif 000008
【図４Ｄ】
2007502367.tif 000009
【図４Ｅ】
2007502367.tif 000010
【図５】
2007502367.tif 000011
【図６Ａ】
2007502367.tif 000012
【図６Ｂ】
2007502367.tif 000013
【図６Ｃ】
2007502367.tif 000014
【図６Ｄ】
2007502367.tif 000015
【図６Ｅ】
2007502367.tif 000016
【国際調査報告】
2007502367.tif 000017
2007502367.tif 000018
2007502367.tif 000019
2007502367.tif 000020
2007502367.tif 000021
2007502367.tif 000022