(57)【要約】  一実施形態において、本発明は、一般に、基板上に堆積されたドープされた層をアニールするための方法を提供する。この方法は、ゲート酸化物層のような基板の表面に多結晶層を堆積するステップと、この多結晶層にドーパントを注入して、ドープされた多結晶層を形成するステップとを備えている。この方法は、更に、ドープされた多結晶層を急速加熱アニールに露出して、多結晶層全体にわたりドーパントを容易に分配するステップを備えている。その後、この方法は、ドープされた多結晶層をレーザアニールに露出して、多結晶層の上部のドーパントを活性化するステップを備えている。レーザアニールは、ドーパント、即ち原子を多結晶材料の結晶格子へ合体させる。【選択図】      図２
2007523491.tif 000002
【特許請求の範囲】
【請求項１】
基板上のドープされた層をアニールするための方法において、
ゲート酸化物層に多結晶層を堆積するステップと、
上記多結晶層にドーパントを注入して、ドープされた多結晶層を形成するステップと、
上記ドープされた多結晶層を急速加熱アニールに曝すステップと、
上記ドープされた多結晶層をレーザアニールに曝すステップと、
を備えた方法。
【請求項２】
上記多結晶層は、シリコン、ゲルマニウム、炭素、及びその組合せより成るグループから選択された少なくとも１つの元素を備えた、請求項１に記載の方法。
【請求項３】
上記ドーパントは、ボロン、燐、砒素、及びその組合せより成るグループから選択される、請求項２に記載の方法。
【請求項４】
上記ドープされた多結晶層は、ドーパント密度が約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３の範囲である、請求項３に記載の方法。
【請求項５】
上記急速加熱アニールは、約９００℃乃至約１２００℃の範囲の温度であり且つ約２秒乃至約２０秒の範囲の時間周期中続けられる、請求項４に記載の方法。
【請求項６】
上記レーザアニールは、約１０００℃乃至約１４１５℃の範囲の温度で行われる、請求項４に記載の方法。
【請求項７】
上記レーザアニールは、約５００ミリ秒以内の間、続けられる、請求項６に記載の方法。
【請求項８】
上記ドープされた多結晶層は、電気抵抗率が４００オーム／ｃｍ２未満である、請求項７に記載の方法。
【請求項９】
基板上の層をアニールするための方法において、
格子を含む多結晶層を上記基板に堆積するステップと、
上記多結晶層に少なくとも１つのドーパント元素をドープして、ドープされた多結晶層を形成するステップと、
上記ドープされた多結晶層をレーザでアニールして、上記少なくとも１つのドーパント元素を上記格子に合体させるステップと、
を備えた方法。
【請求項１０】
上記多結晶層は、シリコン、ゲルマニウム、炭素、及びその組合せより成るグループから選択された少なくとも１つの元素を備えた、請求項９に記載の方法。
【請求項１１】
上記少なくとも１つのドーパント元素は、ボロン、燐、砒素、及びその組合せより成るグループから選択される、請求項１０に記載の方法。
【請求項１２】
上記ドープされた多結晶層は、ドーパント密度が約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３の範囲である、請求項１１に記載の方法。
【請求項１３】
上記ドープされた多結晶層は、レーザアニールの前に急速加熱アニールに曝される、請求項１２に記載の方法。
【請求項１４】
上記急速加熱アニールは、約８００℃乃至約１４００℃の範囲の温度において約２秒乃至約２０秒の範囲の時間周期で行われる、請求項１３に記載の方法。
【請求項１５】
上記レーザアニールは、約１０００℃乃至約１４１５℃の範囲の温度で行われる、請求項１２に記載の方法。
【請求項１６】
上記レーザアニールは約５００ミリ秒以内の間、続けられる、請求項１５に記載の方法。
【請求項１７】
上記ドープされた多結晶層は、電気抵抗率が４００オーム／ｃｍ２未満である、請求項１６に記載の方法。
【請求項１８】
基板上のドープされたシリコン層をアニールするための方法において、
上記基板に多結晶層を堆積するステップと、
上記多結晶層に少なくとも１つのドーパント元素をドープして、ドープされた多結晶層を形成するステップと、
上記ドープされた多結晶層を第１温度で急速加熱アニールに露出させるステップと、
上記ドープされた多結晶層を約１０００℃乃至約１４１５℃の範囲の第２温度でレーザアニールに曝されるステップと、
を備えた方法。
【請求項１９】
上記多結晶層は、シリコン、ゲルマニウム、炭素、及びその組合せより成るグループから選択された少なくとも１つの元素を備えた、請求項１８に記載の方法。
【請求項２０】
上記ドーパントは、ボロン、燐、砒素、及びその組合せより成るグループから選択される、請求項１９に記載の方法。
【請求項２１】
上記ドープされた多結晶層は、ドーパント密度が約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３の範囲である、請求項２０に記載の方法。
【請求項２２】
上記第１温度は、約２秒乃至約２０秒の範囲の時間周期中で約８００℃乃至約１４００℃の範囲にある、請求項２１に記載の方法。
【請求項２３】
上記レーザアニールは、約５００ミリ秒以内の間続けられる、請求項２２に記載の方法。
【請求項２４】
上記ドープされた多結晶層は、電気抵抗率が４００オーム／ｃｍ２未満である、請求項２３に記載の方法。
【請求項２５】
基板に層を形成する方法において、
基板に多結晶層を堆積するステップであって、その多結晶層がドーパント元素及び格子構造体を含むようなステップと、
上記多結晶層をレーザでアニールして、上記ドーパント元素を上記格子構造体に合体し、ドープされた多結晶層を形成するステップと、
を備えた方法。
【請求項２６】
上記多結晶層は、シリコン、ゲルマニウム、炭素、及びその組合せより成るグループから選択された少なくとも１つの元素を備えた、請求項２５に記載の方法。
【請求項２７】
上記ドーパント元素は、ボロン、燐、砒素、及びその組合せより成るグループから選択される、請求項２６に記載の方法。
【請求項２８】
上記ドープされた多結晶層は、密度が約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３の範囲のドーパント元素を含む、請求項２７に記載の方法。
【請求項２９】
上記多結晶層は、レーザアニールの前に急速加熱アニールに曝される、請求項２８に記載の方法。
【請求項３０】
上記急速加熱アニールは、約８００℃乃至約１４００℃の範囲の温度において約２秒乃至約２０秒の範囲の時間周期中行われる、請求項２９に記載の方法。
【請求項３１】
上記レーザアニールは、約１０００℃乃至約１４１５℃の範囲の温度で行われる、請求項３０に記載の方法。
【請求項３２】
上記レーザアニールは、約１００ミリ秒以内の間、続けられる、請求項３１に記載の方法。
【請求項３３】
上記ドープされた多結晶層は、電気抵抗率が４００オーム／ｃｍ２未満である、請求項３２に記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般に、半導体製造プロセスの分野に係り、より詳細には、ゲート電極のような半導体デバイスを形成するシリコン含有膜内のドーパントを活性化する方法に係る。
【０００２】
関連技術の説明
[0002]より小型のトランジスタが製造されるにつれて、デバイスの性能を向上させるために、より薄いゲート誘電体材料が必要とされる。しかしながら、キャリア空乏は、ボロンをドープしたｐ型ポリシリコン又は砒素及び／又は燐をドープしたｎ型ポリシリコンのような反転酸化物厚みゲート電極材料に対して約４Åの貢献をする。デバイスの性能を維持するために、ポリ空乏（poly-depletion）を減少することが重要になった。従来のプロセスは、熱履歴(thermal budget)制限を有する急速加熱アニールプロセスを含む。例えば、１０５０℃より高い温度は、ボロンがゲート誘電体材料を貫通してデバイスの性能及び信頼性を低下させるので、望ましくない。
【０００３】
[0003]１００ｎｍ以下のＣＭＯＳ（相補的金属酸化物半導体）デバイスの場合に接合深さが３０ｎｍ未満であることが要求されるので、極めて浅いソース／ドレイン接合を形成することが大きな挑戦になりつつある。注入に続いて熱的な後アニールを行うことによる従来のドーピングは、接合深さが１０ｎｍのサイズに近付くときには、あまり効果的でない。というのは、熱的な後アニールがドーパント拡散を増加させるからである。ドーパント拡散は、近傍層を汚染し、デバイスの故障を生じさせることがある。
【０００４】
[0004]フロントエンドオブライン（front end ofline）処理にとってドーパント拡散を生じることなくポリシリコンゲート電極を活性化することが重大な挑戦である。改善されるドーパント活性化と総合ドーパント拡散との間には緊密なバランスが存在する。積極的な活性化アニールは、高いキャリア密度をもたらすが、ドーパントがゲート誘電体層へ又はチャンネル領域へも駆動されることがある。デバイスメーカーがポリ空乏を克服しようと試みるときには、バランスを維持することが益々困難になる。ポリ空乏とは、ポリシリコン層の反転領域内における活性化されたドーパントの減少である。ポリ空乏は、ゲート長さ及びゲート誘電体厚みがより小さくなるにつれてＴｏｘ−ｉｎｖ（キャリア密度／ポリ空乏）が僅かに増加する原因である。基板の特徴部のサイズが１３０ｎｍ及び９０ｎｍである場合に、急速加熱処理（ＲＴＰ）及びスパイクアニーリングのような従来の熱的プロセスは、主たるドーパント活性化方法である。これにより生じるポリ空乏は、Ｔｏｘ−ｉｎｖに対して４−５Åの貢献となる。サイズが６５ｎｍの基板特徴部の場合に、ポリ空乏の１Åの付加的な減少が必要となる。１Åのポリ空乏減少ごとに、約３％の駆動電流利得が予想される。従来の熱的プロセスは、ドーパント拡散を扇動せずにこのような小さな基板特徴部をアニールすることができない。加えて、ドーパントの侵入や、熱に敏感な高ｋ材料の使用を防止するには、熱履歴の低い活性化アニールが必要となる。
【０００５】
[0005]６５ｎｍ特徴部に使用するポリ空乏の要件を満足するために、ドーパント拡散を推進せずに高いドーパント活性化を達成し得るレーザアニールが開発された。このレーザアニール技術は、数ミリ秒以内にシリコンの融点付近の過渡的温度を生じさせ、その結果、僅かなドーパント拡散で高いドーパント活性化が得られる。これは、ボロン活性化のようなプロセスに特に有益である。というのは、ボロンは、燐や砒素より著しく速く拡散するからである。しかしながら、シリコンを溶融するレーザアニール温度は、多結晶の粒子サイズを成長させ、デバイス収率のロスを招き得ることが示されている。
【０００６】
[0006]それ故、特徴部内に多結晶層をドープし、その後、そのドープされた多結晶を、ドーパント拡散が最小であるか又は存在しない状態で、アニールし活性化するためのプロセスを得ることが要望される。
【発明の概要】
【０００７】
[0007]一実施形態では、本発明は、一般に、基板上のドープされた層をアニールするための方法において、ゲート酸化物層に多結晶層を堆積するステップと、その多結晶層にドーパントを注入して、ドープされた多結晶層を形成するステップと、そのドープされた多結晶層を急速加熱アニールに曝すステップと、そのドープされた多結晶層をレーザアニールに曝すステップとを備えた方法を提供する。
【０００８】
[0008]別の実施形態では、本発明は、一般に、基板上の層をアニールするための方法において、格子を含む多結晶層を基板に堆積するステップと、その多結晶層に少なくとも１つのドーパント元素をドープして、ドープされた多結晶層を形成するステップと、そのドープされた多結晶層をレーザでアニールして、少なくとも１つのドーパント元素を格子に合体させるステップとを備えた方法を提供する。
【０００９】
[0009]別の実施形態では、本発明は、一般に、基板上のドープされたシリコン層をアニールするための方法において、基板に多結晶層を堆積するステップと、その多結晶層に少なくとも１つのドーパント元素をドープして、ドープされた多結晶層を形成するステップと、そのドープされた多結晶層を第１温度において急速加熱アニールに露出させるステップと、そのドープされた多結晶層を約１０００℃乃至約１４１５℃の第２温度においてレーザアニールに露出させるステップとを備えた方法を提供する。
【００１０】
[0010]別の実施形態において、本発明は、一般に、基板に層を形成する方法であって、基板に多結晶層を堆積するステップを備えた方法を提供する。この多結晶層は、ドーパント元素及び格子構造体を含む。この方法は、更に、多結晶層をレーザでアニールして、ドーパント元素を格子構造体に合体し、ドープされた多結晶層を形成するステップを備えている。
【００１１】
[0011]本発明の上述した特徴を詳細に理解できるように、前記で簡単に要約した本発明を、添付図面に幾つか示された実施形態を参照して、より詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、それ故、本発明の範囲を何ら限定するものではなく、本発明は、他の等しく有効な実施形態も受け入れられることに注意されたい。
【好ましい実施形態の詳細な説明】
【００１２】
[0015]本発明の実施形態は、二酸化シリコン、シリコンオキシニトライド又は高誘電率材料のような誘電体材料上にドープされた多結晶シリコン層を形成するための方法を提供する。一般的に、多結晶層は、イオン注入によりドープされ、例えば、急速加熱アニール（ＲＴＡ）プロセスで熱的にアニールされ、その後、レーザアニールされて、動的な表面アニール（ＤＳＡ）プロセスによりドーパントを活性化する。
【００１３】
[0016]図１Ａ−図１Ｅは、本発明の一実施形態に開示されたプロセスを通して進行するゲートスタック構造体の断面図である。図１Ａは、半導体プロセスに使用されるシリコン基板のような基板１０上に配置された誘電体層２０を示す。一実施例において、基板１０は、約１５Ω−ｃｍ乃至約２０Ω−ｃｍの範囲の抵抗率までボロンがドープされた３００ｍｍのｐ型シリコン基板でよく、通常、誘電体層２０を堆積する前に従来の前ゲート洗浄剤で前洗浄される。
【００１４】
[0017]誘電体層２０は、種々の堆積プロセス、例えば、急速加熱酸化（ＲＴＯ）、化学的気相堆積（ＣＶＤ）、プラズマエンハンストＣＶＤ（ＰＥ−ＣＶＤ）、物理的気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、原子層エピタキシー（ＡＬＥ）、又はその組合せにより、基板１０に堆積することができる。好ましくは、ＳｉＯ２又はＳｉＯｘＮｙのような誘電体材料がＲＴＯプロセスにより基板１０上に成長される。誘電体層２０として適した材料は、酸化シリコン、窒化シリコン、シリコンオキシニトライド、酸化ハフニウム、珪酸ハフニウム、酸化アルミニウム、珪酸アルミニウム、酸化ジルコニウム、珪酸ジルコニウム、その派生物及びその組合せを含む。一般に、誘電体層２０は、約１Å乃至約１５０Å、好ましくは、約５Å乃至約５０Åの範囲の厚みに堆積される。
【００１５】
[0018]ある実施形態では、誘電体材料は、減結合プラズマ窒化処理（ＤＰＮ）、或いは硝酸（ＮＯ）又は亜硝酸（Ｎ２Ｏ）での熱窒化処理のような窒化処理を受けてもよい。窒素を酸化物により強力に結合すると共に、誘電体層２０と基板１０との界面を改善するために、窒化処理後のアニールが行われる。例えば、酸化シリコンをＲＴＯプロセスにより基板１０に成長させた後に、ＤＰＮプロセスを行って、約１ｘ１０１４原子／ｃｍ２乃至約１ｘ１０１６原子／ｃｍ２の範囲、例えば、１ｘ１０１５原子／ｃｍ２の窒素密度をもつシリコンオキシニトライドを形成することができる。他の窒化処理誘電体材料は、アルミニウムオキシニトライド、窒化ハフニウムシリケート、ハフニウムオキシニトライド、及びジルコニウムオキシニトライドを含む。
【００１６】
[0019]図２のフローチャートに示されたプロセス１００は、図１Ｂに示すように、誘電体層２０上に、多結晶シリコンのようなポリシリコン層３０を堆積するためのステップ１１０を備えている。このポリシリコン層３０は、一般に、化学的気相堆積（ＣＶＤ）、急速熱ＣＶＤ（ＲＴ−ＣＶＤ）、プラズマエンハンストＣＶＤ（ＰＥ−ＣＶＤ）、物理的気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、原子層エピタキシー（ＡＬＥ）、又はその組合せにより堆積される。好ましくは、ポリシリコン層３０は、約６５０℃乃至約８００℃、好ましくは、約７００℃乃至約７５０℃の範囲の温度においてＲＴ−ＣＶＤプロセスで堆積される。ＲＴ−ＣＶＤプロセスの間に、ポリシリコン層３０の粒子サイズに変化を誘起するように温度を変えることができる。例えば、平均ポリシリコン粒子サイズは、７２０℃では、７１０℃より約５０Å大きくてよい。一般に、ポリシリコン層３０は、約１００Å乃至約１００００Å、好ましくは、約５００Å乃至約２５００Å、更に好ましくは、約７５０Å乃至約１５００Åの範囲の厚みで堆積される。又、二層のポリシリコンを、ＲＴ−ＣＶＤプロセスで堆積してもよい。ポリシリコン層３０は、一般に、多結晶シリコンであるが、ゲルマニウム及び／又は炭素のような他の元素を含んでもよい。それ故、ポリシリコン層３０は、Ｓｉ、ＳｉＧｅ、ＳｉＣ又はＳｉＧｅＣを含んでもよい。ある実施例では、ポリシリコン層は、細い直径の柱状構造を有してもよいし、或いは底部の微粒層及び頂部の柱状層を含む二層構造組合せを有してもよい。
【００１７】
[0020]誘電体層及び／又はポリシリコン層を堆積するのに使用できるハードウェアは、カリフォルニア州サンタクララに所在するアプライドマテリアルズ社から入手できるＥｐｉ  Ｃｅｎｔｕｒａ（登録商標）システム及びＰｏｌｙＧｅｎ（登録商標）システムを含む。酸化物を成長させるのに有用な急速熱ＣＶＤチャンバーは、カリフォルニア州サンタクララに所在するアプライドマテリアルズ社から入手できるＲａｄｉａｎｃｅ（登録商標）システムである。高ｋ層及び／又はポリシリコン層を堆積するのに使用できるＡＬＤ装置は、この装置を説明する目的で参考としてここに全体を援用する共通に譲渡された米国特許公告第２００３００７９６８６号に開示されている。他の装置は、従来技術で示されたバッチ、高温炉を含む。
【００１８】
[0021]ステップ１２０は、ポリシリコン層３０に元素ドーパント３１をドープすることを含む。図１Ｃは、ポリシリコン層３０の上部３２に元素ドーパント３１を示している。元素ドーパントは、単一の原子層から約１５０Å、好ましくは、約７０Åまでの範囲の深さに、ポリシリコン層３０の上部３２に向かって侵入する。元素ドーパントは、ボロン、砒素、燐、ガリウム、アンチモン、インジウム、又はその組合せを含んでもよい。元素ドーパントは、ポリシリコン層３０において約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３の範囲の密度を有してもよい。一実施例では、ポリシリコン層３０は、例えば、ボロンのイオン注入により、約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３、好ましくは、約１ｘ１０２０原子／ｃｍ３乃至約５ｘ１０２０原子／ｃｍ３の範囲の密度にＰ型ドープされる。別の実施例では、ポリシリコン層３０は、例えば、燐のイオン注入により、約１ｘ１０１９原子／ｃｍ３乃至約１ｘ１０２１原子／ｃｍ３、好ましくは、約１ｘ１０２０原子／ｃｍ３乃至約５ｘ１０２０原子／ｃｍ３の範囲の密度にＮ＋型ドープされる。別の実施例では、ポリシリコン層３０は、砒素又は燐を拡散することにより、約１ｘ１０１５原子／ｃｍ３乃至約１ｘ１０１９原子／ｃｍ３の範囲の密度にＮ−型ドープされる。
【００１９】
[0022]ドーパントは、装置を説明する目的で参考としてここに全体を援用する共通に譲渡された米国特許第６，５８３，０１８号に説明されたようなイオン注入プロセスで注入することができる。本発明の実施形態に有用なイオン注入装置は、例えば、約５ＫｅＶ以下、好ましくは、約３ＫｅＶ以下の非常に低い注入エネルギーでイオンを植え込むことができる。本発明の実施形態に有用な２つのイオン注入装置が、Ｑｕａｎｔｕｍ  ＩＩＩ（登録商標）システム及びＩｍｐｌａｎｔ  ｘＲ  ＬＥＡＰ（登録商標）システムとして製造販売されており、これらは、両方とも、カリフォルニア州サンタクララに所在するアプライドマテリアルズ社から入手できる。ボロンは、約３ＫｅＶのエネルギー設定、及び約１ｘ１０１５原子／ｃｍ２乃至約１ｘ１０１５原子／ｃｍ２の範囲のドーズ設定で注入することができる。一実施例では、ボロンは、約４ｘ１０１５原子／ｃｍ２で注入される。別の実施例では、ボロンは、約８ｘ１０１５原子／ｃｍ２で注入される。
【００２０】
[0023]ステップ１３０の間に、基板は、熱アニールプロセスに曝され、ドーパント元素３１を上部３２からポリシリコン層３０全体にわたり拡散及び分配させて、ドープされたポリシリコン層３４を形成する。好ましいアニールプロセスは、約２秒乃至約２０秒、好ましくは、約５秒乃至約１０秒の範囲で持続する急速加熱アニール（ＲＴＡ）プロセスである。このＲＴＡプロセスの間に、基板は、約８００℃乃至約１４００℃、好ましくは、約１０００℃乃至約１２００℃の範囲の温度に加熱される。ＲＴＡプロセスの一実施例では、基板は、約１０００℃に約５秒間加熱される。ＲＴＡプロセス中の温度と時間を正しく組み合せると、図１Ｄに示すように、デバイスの近傍の特徴部を汚染せずに、元素ドーパント３１がポリシリコン層３０全体にわたって分布されるように確保する。ここに述べるＲＴＡプロセス中に使用されるプロセスチャンバーは、カリフォルニア州サンタクララに所在するアプライドマテリアルズ社から入手できるＣｅｎｔｕｒａ  ＲＴＰシステム（登録商標）である。
【００２１】
[0024]ステップ１４０の間に、ドープされたポリシリコン層３４は、動的表面アニール（ＤＳＡ）プロセスによりレーザアニールされる。ドープされたポリシリコン層３４内の元素ドーパント３１及びシリコンは、ＤＳＡプロセス中に活性化されて、図１Ｅに示すように、活性化されたドープポリシリコン層３６を形成する。ポリシリコン層の結晶格子内の原子サイトは、ドーパント原子３３に置き換えられる。それ故、通常シリコンの結晶格子がオープンして、ボロン、砒素、燐、又はここに述べる他のドーパントのような到来するドーパント原子３３を合体する。
【００２２】
[0025]ドープされたポリシリコン層３４は、実際に液体状態を生じさせることなく、ＤＳＡプロセス中に融点付近に加熱される。ドープされたポリシリコン層３４は、約１０００℃乃至約１４１５℃、好ましくは、約１０５０℃乃至約１４００℃の範囲の温度に加熱される。多結晶シリコンの融点（約１４１５℃）より高い温度は望ましくない。というのは、ドーパントの拡散が特徴部内の他の材料の汚染を生じ勝ちだからである。ＤＳＡプロセス中に、約５００ミリ秒未満、好ましくは、１００ミリ秒未満の間、基板に層が曝されてもよい。ＤＳＡプロセスは、カリフォルニア州サンタクララに所在するアプライドマテリアルズ社から入手できるＤＳＡプラットホームにおいて行うことができる。一般に、レーザは、１０．６μｍ又は０．８８μｍから選択された波長をもつ光を放射する。
【００２３】
[0026]図３Ａ−図３Ｃは、一実施形態において述べたようにポリシリコン材料を堆積してゲートスタック構造体を形成するところを示している。図３Ａの断面図に示すように、基板２００に誘電体層２０４が堆積される。基板２００は、図示されていないが、ドープされた領域を含む種々の特徴部を備えてもよい。誘電体層２０４は、ここに述べたように、二酸化シリコン、シリコンオキシニトライド、窒化シリコン及び高ｋの材料を含む。基板２００は、更に、浅いトレンチ分離体（ＳＴＩ）２０２を含む。このＳＴＩ２０２は、一般に、基板２００にエッチングされたトレンチの側壁を酸化し、その後、高密度プラズマＣＶＤ酸化物でトレンチを埋めることにより形成される。
【００２４】
[0027]図３Ｂは、誘電体層２０４及びＳＴＩ２０２に堆積されたポリシリコン層２０６を示す。このポリシリコン層２０６は、化学的気相堆積（ＣＶＤ）、急速熱ＣＶＤ（ＲＴ−ＣＶＤ）、プラズマエンハンストＣＶＤ（ＰＥ−ＣＶＤ）、物理的気相堆積（ＰＶＤ）、原子層堆積（ＡＬＤ）、又はその組合せにより堆積することができる。一実施形態では、ポリシリコン層２０６は、約６５０℃乃至約８００℃、好ましくは、約７００℃ないし約７５０℃の範囲の温度においてＲＴ−ＣＶＤプロセスで堆積される。一般に、ポリシリコン層２０６は、約１００Å乃至約１００００Å、好ましくは、約５００Å乃至約２５００Å、更に好ましくは、約７５０Å乃至約１５００Åの範囲の厚みで堆積される。ポリシリコン層２０６は、一般に、多結晶シリコンであるが、ゲルマニウム及び／又は炭素のような他の元素を含んでもよい。それ故、ポリシリコン層２０６は、Ｓｉ、ＳｉＧｅ、ＳｉＣ、又はＳｉＧｅＣを含んでもよい。
【００２５】
[0028]ポリシリコン層２０６は、図３Ｃに示すように、パターン化及びエッチングされて、パターン化されたポリシリコン２０８を形成する。ポリシリコン層２０６は、エッチングの前にドープされてもよいが、一般的には、パターン化されたポリシリコン２０８が形成された後にドープされる。このパターン化されたポリシリコン２０８は、ドープされ、アニールされてもよく、及び／又はオフセットスペーサ（図示せず）のような更なる層がそこに堆積されてもよい。一実施例では、パターン化されたポリシリコンは、オフセットスペーサの堆積でカプセル化された後に、イオン注入プロセスでドープされ、ＲＴＡアニールプロセスに曝され、更に、ＤＳＡプロセスに曝されて、そのインプラントされたドーパントを活性化してもよい。
実験
[0029]ドープされた多結晶シリコンゲート電極を模擬するために、テーブル１に示すように、シリコンオキシニトライドゲート電極の層を含む８つの基板（基板Ａ−Ｈ）上に多結晶シリコンを堆積した。これらの基板は、３００ｍｍのｐ型（ボロンがドープされた）シリコンウェハで、その抵抗率は１５−２０Ω−ｃｍであった。これらの基板は、前ゲート洗浄に露出した後、急速加熱酸化プロセスに露出した。ＳｉＯ２膜を約２０Åの厚みで形成した。このＳｉＯ２膜を減結合プラズマ窒化処理によりプラズマ窒化処理し、約１ｘ１０１５原子／ｃｍ２の窒素密度にした。全ての基板を窒化処理後アニールに露出して、窒素を酸化シリコンに更に完全に結合させると共に、表面界面を改善した。
【００２６】
【表１】
2007523491.tif 000003
【００２７】
[0030]多結晶シリコンを、単一ウェハの急速熱化学的気相堆積チャンバーで各基板上に約１０００Åの厚みまで堆積した。平均ポリ粒子サイズを変化させた。ポリシリコン材料を７１０℃において基板Ａ、Ｂ、Ｅ及びＦに堆積して、第１サイズの粒子を形成する一方、ポリシリコンを７２０℃において基板Ｃ、Ｄ、Ｇ及びＨに堆積して、より大きなサイズの粒子を形成した。ボロンを、３ＫｅＶのエネルギーで且つ基板Ａ−Ｄについては４ｘ１０１５／ｃｍ２及び基板Ｅ−Ｈについては８ｘ１０１５／ｃｍ２のドーズ設定で注入した。全ての基板を約１０００℃において従来のＲＴＡプロセスに通した。基板Ｂ、Ｄ、Ｆ及びＨは、１３５０℃においてＤＳＡプロセスでレーザアニールした。
【００２８】
[0031]それにより得られた構造体のシート抵抗（Ｒｓ）及び広がり抵抗を測定して、キャリア密度及び活性化を評価した。二次イオン質量分光器（ＳＩＭＳ）によりドーパント（ボロン）のプロフィールを分析した。Ｘ線回折分光器（ＸＲＤ）及び断面透過電子顕微鏡（ＴＥＭ）によりポリ粒子構造を分析した。
【００２９】
[0032]レーザアニールは、単にドーパント密度を増加するだけで達成される以上にシート抵抗を減少した。例えば、ドーパント密度を２倍にすると、シート抵抗が約１０％減少する。しかしながら、ドーパント密度を４ｘ１０１５／ｃｍ２に維持しながら、基板をＤＳＡプロセスに曝す場合には、シート抵抗が４０％も減少した。ドーパント密度を２倍にし且つＤＳＡプロセスに曝すと、シート抵抗は、５０％も減少した。ポリ粒子構造は、シート抵抗にほとんど影響しなかった。７２０℃で堆積されたポリシリコンは、７１０℃で堆積されたポリシリコンよりシート抵抗が数％低かった。レーザアニールは、少なくとも３つのメカニズム、例えば、付加的なドーパント拡散、ポリ粒子構造の変更、及びドーパント活性化の増加により、シート抵抗を減少させた。
【００３０】
[0033]ＳＩＭＳにより付加的なドーパント拡散は観察されなかった。ドーパントは、ＲＴＡプロセスにより完全に拡散され、レーザアニールプロセスの後に変化は見られなかった。レーザは、数ミリ秒の間だけウェハの各ポイントを照射し、高い温度に関わらずドーパントが拡散し得る時間を制限した。ポリシリコン粒子構造は、レーザアニールプロセスの後にある僅かな変化を示した。ＸＲＤ分析は、ＤＳＡプロセスの後に、粒子サイズが３６１Åから３７０Åへ９Åだけ増加したことを示した。ＴＥＭ映像は、柱状構造が充分に維持されるが、粒子構造が若干結晶にも見えることを示した。粒子構造の変化は、シート抵抗を下げることに貢献したかもしれない。しかしながら、シリコン溶融温度より高いレーザアニールで生じ得るようにデバイスの収率を脅かすことになる粒子サイズの目立った増加はなかった。
【００３１】
[0034]広がり抵抗プロフィールは、キャリア密度がポリシリコン全体にわたりレーザアニール温度と共に増加することを示した。ドーパント活性化の増加は、特に、ポリシリコンとオキシニトライド層との間の界面で大きかった。高いキャリア密度は、ポリ空乏を減少した。レーザアニールは、ドーパント活性化の増加を介してシート抵抗を減少したかもしれない。短時間の高温レーザアニールは、ポリシリコン膜により多くのキャリアを形成した。
【００３２】
[0035]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに他の及び更に別の実施形態を案出することもでき、従って、本発明の範囲は、特許請求の範囲により決定されるものとする。
【図面の簡単な説明】
【００３３】
【図１Ａ】ゲートスタック構造体内に層を段階的に形成していくところを示す図である。
【図１Ｂ】ゲートスタック構造体内に層を段階的に形成していくところを示す図である。
【図１Ｃ】ゲートスタック構造体内に層を段階的に形成していくところを示す図である。
【図１Ｄ】ゲートスタック構造体内に層を段階的に形成していくところを示す図である。
【図１Ｅ】ゲートスタック構造体内に層を段階的に形成していくところを示す図である。
【図２】ゲートスタック内にドープされた多結晶層を堆積するプロセスを示すフローチャートである。
【図３Ａ】ゲートスタック構造体内における層の形成を示す図である。
【図３Ｂ】ゲートスタック構造体内における層の形成を示す図である。
【図３Ｃ】ゲートスタック構造体内における層の形成を示す図である。
【符号の説明】
【００３４】
１０…基板、２０…誘電体層、３０…ポリシリコン層、３１…ドーパント、３２…上部、３３…ドーパント原子、３４…ドープされたポリシリコン層、３６…活性化されたドープポリシリコン層、２００…基板、２０２…浅いトレンチ分離体、２０４…誘電体層、２０６…ポリシリコン層、２０８…パターン化されたポリシリコン
【図１Ａ】
2007523491.tif 000004
【図１Ｂ】
2007523491.tif 000005
【図１Ｃ】
2007523491.tif 000006
【図１Ｄ】
2007523491.tif 000007
【図１Ｅ】
2007523491.tif 000008
【図２】
2007523491.tif 000009
【図３Ａ】
2007523491.tif 000010
【図３Ｂ】
2007523491.tif 000011
【図３Ｃ】
2007523491.tif 000012
【国際調査報告】
2007523491.tif 000013
2007523491.tif 000014
2007523491.tif 000015