(57)【要約】  集積回路の元の非解像度強化レイアウトおよび関係する解像度強化レイアウトに基づいて、中間解像度強化状態レイアウトを生成する。中間解像度強化状態レイアウトは、元のレイアウトの部分と対応するフラグメントおよびそのフラグメントと関係付けられるバイアスを含み、バイアスは、フラグメントと、解像度強化レイアウトとの間の距離を指示する。また、フラグメントには、フラグメント種類、フラグメント配置およびバイアス等の、属性を割り当てる。中間解像度強化状態レイアウトを組合せて、フルチップＩＣのためのレイアウトを生成することができる。二つ以上の中間解像度強化状態レイアウトをアセンブルし、局部的に再融合して、中間解像度強化状態レイアウトと関係付けられる解像度強化を調整し、フルＩＣのための中間解像度強化状態レイアウトを得る。
2007533000.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のためのレイアウトを生成するためにコンピュータにより実行される方法であって、
解像度強化されていない第１レイアウトを受け取るステップと、
前記第１レイアウトに対応する第２レイアウトを受け取るステップであって、該第２レイアウトは、前記第１レイアウトの解像度を強化したレイアウトであるものと、
前記第１レイアウトおよび前記第２レイアウトに基づいて第３レイアウトを生成するステップであって、前記第３レイアウトは、複数のフラグメントおよび該フラグメントに対応付けられた複数のバイアスを含み、前記フラグメントは、前記第１レイアウトの部分に対応し、前記バイアスは、前記フラグメントと前記第２レイアウトとの間の距離を示すものと、
を具備する方法。
【請求項２】
前記第３レイアウトを生成するステップは、
２レイヤ幾何形状アルゴリズムを、前記第１レイアウトおよび前記第２レイアウトに適用して、第４レイアウトを生成するステップを含み、前記第４レイアウトは、前記第１レイアウトと前記第２レイアウトとの交点に位置する頂点を含み、前記頂点は、前記フラグメントの初期セット及び該フラグメントの初期セットに対応付けられた前記バイアスの初期セットを決定するものである、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記頂点が、前記バイアスの前記初期セットにおける２つのバイアスが向きを変える点にある請求項２に記載の方法。
【請求項４】
前記頂点が、前記バイアスの前記初期セットにおける２つのバイアスが値を変える点にある請求項２に記載の方法。
【請求項５】
形状定義ルールを前記フラグメントの前記初期セットに適用して、前記第４レイアウトの複数の形状を識別するステップと、
前記形状定義ルールに対応付けられたフラグメントルールを適用して、前記第４レイアウトの追加の頂点を特定し、前記フラグメントの前記初期セットの少なくとも一部を再分割するステップと、
前記再分割したフラグメントに属性を割り当てて、前記第３レイアウトを得るステップであって、前記属性は、前記フラグメントの配置、前記フラグメントの種類および前記フラグメントと関係付けられる前記バイアスを含むものと、
を更に具備する請求項２に記載の方法。
【請求項６】
前記形状定義ルールが、優先度に従って適用される請求項５に記載の方法。
【請求項７】
前記形状が、先端部形状、内側コーナー形状、外側コーナー形状、およびエッジ形状を含む請求項５に記載の方法。
【請求項８】
前記第３レイアウトが、中間的な解像度強化状態レイアウトである請求項１に記載の方法。
【請求項９】
集積回路のためのレイアウトの解像度強化を実行するためにコンピュータによって実行される方法であって、
複数の第１フラグメントおよび該第１フラグメントに対応付けられた複数の第１バイアスを含む第１の中間的解像度強化状態レイアウトを受け取るステップと、
複数の第２フラグメントおよび該第２フラグメントに対応付けられた複数の第２バイアスを含む第２の中間的解像度強化状態レイアウトを受け取るステップと、
前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトをアセンブルするステップと、
前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトを、前記第１の中間的解像度強化状態レイアウトの解像度強化および前記第２の中間的解像度強化を調整して、第３の中間的解像度強化状態レイアウトを生成することにより、再融合するステップと、
を具備する方法。
【請求項１０】
前記再融合ステップは、
前記アセンブルした第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウト内の、相互作用する近隣を決定するステップと、
前記相互作用する近隣内でのみ、前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトの解像度強化を調整するステップと
を含む請求項９に記載の方法。
【請求項１１】
前記第１の中間的解像度強化状態レイアウトは、前記集積回路に対する修正エリアを含み、前記相互作用する近隣を決定するステップは、前記修正エリアの中心からハロー半径内の、前記アセンブルされた第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトのエリアを決定するステップを含む請求項１０に記載の方法。
【請求項１２】
前記解像度強化を、前記修正エリアの中心までの近接度に従って調整する請求項１１に記載の方法。
【請求項１３】
前記解像度強化を調整するステップは、前記第１バイアスおよび前記第２バイアスをダンピングするステップを含み、前記第１バイアスおよび前記第２バイアスのダンピングは、前記修正エリアの中心からの距離につれて直線的に、または指数関数的に減衰させる請求項１１に記載の方法。
【請求項１４】
集積回路のための中間的な解像度強化状態レイアウトであって、
解像度強化していない前記集積回路の第１レイアウトに対応する複数のフラグメントと、
前記フラグメントに対応付けられた複数のバイアスであって、前記バイアスは、前記フラグメントと前記第１レイアウトの解像度強化レイアウトである第２レイアウトとの間の距離を示すものと、
を備える中間的な解像度強化状態レイアウト。
【請求項１５】
前記バイアスの内の２つが向きを変える点に少なくとも一部の頂点が位置し、該頂点により前記フラグメントを決定する請求項１４に記載の中間的な解像度強化状態レイアウト。
【請求項１６】
前記バイアスの内の２つが値を変える点に少なくとも一部の頂点が位置し、該頂点により前記フラグメントを決定する請求項１４に記載の中間的な解像度強化状態レイアウト。
【請求項１７】
属性が前記フラグメントに割り当てられ、前記属性は、前記フラグメントの配置、前記フラグメントの種類および前記フラグメントに対応付けられた前記バイアスを含む請求項１４に記載の中間的な解像度強化状態レイアウト。
【請求項１８】
集積回路のためのレイアウトを生成する方法を実行するよう構成されたコンピュータプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、コンピュータに、
解像度強化されていない第１レイアウトを受け取るステップと、
前記第１レイアウトに対応する第２レイアウトを受け取るステップであって、該第２レイアウトは、前記第１レイアウトの解像度を強化したレイアウトであるものと、
前記第１レイアウトおよび前記第２レイアウトに基づいて第３レイアウトを生成するステップであって、前記第３レイアウトは、複数のフラグメントおよび該フラグメントに対応付けられた複数のバイアスを含み、前記フラグメントは、前記第１レイアウトの部分に対応し、前記バイアスは、前記フラグメントと前記第２レイアウトとの間の距離を示すものと、
を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項１９】
前記第３レイアウトを生成するステップは、
２レイヤ幾何形状アルゴリズムを、前記第１レイアウトおよび前記第２レイアウトに適用して、第４レイアウトを生成するステップを含み、前記第４レイアウトは、前記第１レイアウトと前記第２レイアウトとの交点に位置する頂点を含み、前記頂点は、前記フラグメントの初期セット及び該フラグメントの初期セットに対応付けられた前記バイアスの初期セットを決定するものである、
ことを特徴とする請求項１８に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２０】
前記プログラムは、前記コンピュータに、
形状定義ルールを前記フラグメントの前記初期セットに適用して、前記第４レイアウトの複数の形状を識別するステップと、
前記形状定義ルールに対応付けられたフラグメントルールを適用して、前記第４レイアウトの追加の頂点を特定し、前記フラグメントの前記初期セットの少なくとも一部を再分割するステップと、
前記再分割したフラグメントに属性を割り当てて、前記第３レイアウトを得るステップであって、前記属性は、前記フラグメントの配置、前記フラグメントの種類および前記フラグメントと関係付けられる前記バイアスを含むものと、
を更に実行させるものであることを特徴とする請求項１９に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２１】
集積回路のためのレイアウトの解像度強化を実行する方法を実行するよう構成されたコンピュータプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、コンピュータに、
複数の第１フラグメントおよび該第１フラグメントに対応付けられた複数の第１バイアスを含む第１の中間的解像度強化状態レイアウトを受け取るステップと、
複数の第２フラグメントおよび該第２フラグメントに対応付けられた複数の第２バイアスを含む第２の中間的解像度強化状態レイアウトを受け取るステップと、
前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトをアセンブルするステップと、
前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトを、前記第１の中間的解像度強化状態レイアウトの解像度強化および前記第２の中間的解像度強化を調整して、第３の中間的解像度強化状態レイアウトを生成することにより、再融合するステップと、
を実行させることを特徴とするコンピュータ読み取り可能な記憶媒体。
【請求項２２】
前記再融合ステップは、
前記アセンブルした第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウト内の、相互作用する近隣を決定するステップと、
前記相互作用する近隣内でのみ、前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトの解像度強化を調整するステップと
を含む請求項２１に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２３】
前記第１の中間的解像度強化状態レイアウトは、前記集積回路に対する修正エリアを含み、前記相互作用する近隣を決定するステップは、前記修正エリアの中心からハロー半径内の、前記アセンブルされた第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトのエリアを決定するステップを含む請求項２２に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２４】
前記解像度強化を、前記修正エリアの中心までの近接度に従って調整する請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２５】
前記解像度強化を調整するステップは、前記第１バイアスおよび前記第２バイアスをダンピングするステップを含み、前記第１バイアスのダンピングは、前記修正エリアの中心からの距離につれて直線的に、または指数関数的に減衰させる請求項２３に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２６】
集積回路のための中間的な解像度強化状態レイアウトを表現するためのデータ構造を格納するコンピュータ読み取り可能な記憶媒体であって、前記データ構造は、
解像度強化していない前記集積回路の第１レイアウトに対応する複数のフラグメントと、
前記フラグメントに対応付けられた複数のバイアスであって、前記バイアスは、前記フラグメントと前記第１レイアウトの解像度強化レイアウトである第２レイアウトとの間の距離を示すものと、
を備えるコンピュータ読み取り可能な記憶媒体
【請求項２７】
属性が前記フラグメントに割り当てられ、前記属性は、前記フラグメントの配置、前記フラグメントの種類および前記フラグメントに対応付けられた前記バイアスを含む請求項２６に記載のコンピュータ読み取り可能な記憶媒体。
【請求項２８】
レイアウト生成システムであって、
集積回路のためのレイアウトを生成する方法を実行するよう構成されたコンピュータ命令を格納するメモリーモジュールと、
前記コンピュータ命令を実行するためのプロセッサーモジュールと、
を具備し、前記コンピュータ命令は、前記プロセッサーモジュールに、
解像度強化されていない第１レイアウトを受け取るステップと、
前記第１レイアウトに対応する第２レイアウトを受け取るステップであって、該第２レイアウトは、前記第１レイアウトの解像度を強化したレイアウトであるものと、
前記第１レイアウトおよび前記第２レイアウトに基づいて第３レイアウトを生成するステップであって、前記第３レイアウトは、複数のフラグメントおよび該フラグメントに対応付けられた複数のバイアスを含み、前記フラグメントは、前記第１レイアウトの部分に対応し、前記バイアスは、前記フラグメントと前記第２レイアウトとの間の距離を示すものと、
を実行させるものであることを特徴とするレイアウト生成システム。
【請求項２９】
前記第３レイアウトを生成するステップは、
２レイヤ幾何形状アルゴリズムを、前記第１レイアウトおよび前記第２レイアウトに適用して、第４レイアウトを生成するステップを含み、前記第４レイアウトは、前記第１レイアウトと前記第２レイアウトとの交点に位置する頂点を含み、前記頂点は、前記フラグメントの初期セット及び該フラグメントの初期セットに対応付けられた前記バイアスの初期セットを決定するものである、
ことを特徴とする請求項２８に記載のレイアウト生成システム。
【請求項３０】
前記コンピュータ命令は、前記プロセッサーモジュールに、
形状定義ルールを前記フラグメントの前記初期セットに適用して、前記第４レイアウトの複数の形状を識別するステップと、
前記形状定義ルールに対応付けられたフラグメントルールを適用して、前記第４レイアウトの追加の頂点を特定し、前記フラグメントの前記初期セットの少なくとも一部を再分割するステップと、
前記再分割したフラグメントに属性を割り当てて、前記第３レイアウトを得るステップであって、前記属性は、前記フラグメントの配置、前記フラグメントの種類および前記フラグメントと関係付けられる前記バイアスを含むものと、
を更に実行させるものであることを特徴とする請求項２９に記載のレイアウト生成システム。
【請求項３１】
レイアウト生成システムであって、
集積回路のためのレイアウトを生成する方法を実行するよう構成されたコンピュータ命令を格納するメモリーモジュールと、
前記コンピュータ命令を実行するためのプロセッサーモジュールと、
を具備し、前記コンピュータ命令は、前記プロセッサーモジュールに、
複数の第１フラグメントおよび該第１フラグメントに対応付けられた複数の第１バイアスを含む第１の中間的解像度強化状態レイアウトを受け取るステップと、
複数の第２フラグメントおよび該第２フラグメントに対応付けられた複数の第２バイアスを含む第２の中間的解像度強化状態レイアウトを受け取るステップと、
前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトをアセンブルするステップと、
前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトを、前記第１の中間的解像度強化状態レイアウトの解像度強化および前記第２の中間的解像度強化を調整して、第３の中間的解像度強化状態レイアウトを生成することにより、再融合するステップと、
を実行させるものであることを特徴とするレイアウト生成システム。
【請求項３２】
前記再融合ステップは、
前記アセンブルした第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウト内の、相互作用する近隣を決定するステップと、
前記相互作用する近隣内でのみ、前記第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトの解像度強化を調整するステップと
を含む請求項３１に記載のレイアウト生成システム。
【請求項３３】
前記第１の中間的解像度強化状態レイアウトは、前記集積回路に対する修正エリアを含み、前記相互作用する近隣を決定するステップは、前記修正エリアの中心からハロー半径内の、前記アセンブルされた第１の中間的解像度強化状態レイアウトおよび前記第２の中間的解像度強化状態レイアウトのエリアを決定するステップを含む請求項３２に記載のレイアウト生成システム。
【請求項３４】
前記解像度強化を、前記修正エリアの中心までの近接度に従って調整する請求項３３に記載のレイアウト生成システム。
【請求項３５】
前記解像度強化を調整するステップは、前記第１バイアスおよび前記第２バイアスをダンピングするステップを含み、前記第１バイアスおよび前記第２バイアスのダンピングは、前記修正エリアの中心からの距離につれて直線的に、または指数関数的に減衰させる請求項３３に記載のレイアウト生成システム。
【請求項３６】
集積回路のためのレイアウトを生成するためにコンピュータにより実行される方法であって、
解像度強化されていない第１レイアウトを受け取るステップと、
前記第１レイアウトに対応する第２レイアウトを受け取るステップであって、該第２レイアウトは、前記第１レイアウトに対応する複数のサブ解像度のスキャッタリングバーを含むものと、
前記第１レイアウトおよび前記第２レイアウトに基づいて第３レイアウトを生成するステップであって、前記第３レイアウトは、複数のフラグメントおよび前記フラグメントに対応付けられた複数のバイアスを含み、前記フラグメントは、前記第１レイアウトの部分に対応し、前記バイアスは、前記フラグメントとそれらに対応するサブ解像度のスキャッタリングバーとの間の距離を示すものと、
を具備する方法。
【請求項３７】
集積回路のための中間的な解像度強化状態レイアウトであって、
解像度強化していない前記集積回路の第１レイアウトに対応する複数のフラグメントと、
前記フラグメントに対応付けられた複数のバイアスであって、前記バイアスは、前記フラグメントと前記第１レイアウトに対応する第２レイアウト内の該フラグメントに対応するサブ解像度のスキャッタリングバーとの間の距離を示すものと、
を備える中間的な解像度強化状態レイアウト。
【請求項３８】
集積回路のためのレイアウトを生成する方法を実行するよう構成されたコンピュータプログラムを格納するコンピュータ読み取り可能な記憶媒体であって、前記プログラムは、コンピュータに、
解像度強化されていない第１レイアウトを受け取るステップと、
前記第１レイアウトに対応する第２レイアウトを受け取るステップであって、該第２レイアウトは、前記第１レイアウトに対応する複数のサブ解像度のスキャッタリングバーを含むものと、
前記第１レイアウトおよび前記第２レイアウトに基づいて第３レイアウトを生成するステップであって、前記第３レイアウトは、複数のフラグメントおよび該フラグメントに対応付けられた複数のバイアスを含み、前記フラグメントは、前記第１レイアウトの部分に対応し、前記バイアスは、前記フラグメントとそれらに対応するサブ解像度のスキャッタリングバーとの間の距離を示すものと、
を実行させるものであるコンピュータ読み取り可能な記憶媒体。
【請求項３９】
レイアウト生成システムであって、
集積回路のためのレイアウトを生成する方法を実行するよう構成されたコンピュータ命令を格納するメモリーモジュールと、
前記コンピュータ命令を実行するためのプロセッサーモジュールと
を具備し、前記プログラムは、前記プロセッサーモジュールに、
解像度強化されていない第１レイアウトを受け取るステップと、
前記第１レイアウトに対応する第２レイアウトを受け取るステップであって、該第２レイアウトは、前記第１レイアウトに対応する複数のサブ解像度のスキャッタリングバーを含むものと、
前記第１レイアウトおよび前記第２レイアウトに基づいて第３レイアウトを生成するステップであって、前記第３レイアウトは、複数のフラグメントおよび該フラグメントに対応付けられた複数のバイアスを含み、前記フラグメントは、前記第１レイアウトの部分に対応し、前記バイアスは、前記フラグメントとそれらに対応するサブ解像度のスキャッタリングバーとの間の距離を示すものと、
を実行させるものであることを特徴とするレイアウト生成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の設計、検証および生産に関し、より詳細には、中間の解像度強化状態レイアウトを用いて、集積回路レイアウトの解像度強化の増分的（インクリメンタル）および選択的な再構成を行うことに関する。
【背景技術】
【０００２】
集積回路レイアウトの生産可能性および歩留まりを改善するために、光学的プロキシミティ補正法（ＯＰＣ）等の、従来の解像度強化技術（ＲＥＴ）が、設計から生産までの先進的プロセスに広く応用されているが、かかる解像度強化は、検証が困難であり、しかも検証結果が、ＲＥＴ／ＯＰＣを補正する体系的方法に変換されるとは限らない。加えて、従来のＲＥＴ／ＯＰＣ法は、解像度強化のプロキシミティ（近接）および階層的相互作用により、増分的（インクリメンタル）に適用したり、または選択的に再構成したりすることができない。そのため、「ワンショット」のＲＥＴ／ＯＰＣを回路レイアウト全体に操作し、その後に検証ステップを続けるという結果になる。その場合、ネガティブな検証結果は、ＲＥＴ／ＯＰＣ設定への調整および調整したフルセットＲＥＴ／ＯＰＣ操作の、回路レイアウト全体への再適用が必要となる。この手法は、効率的でなく、時間を浪費する。更に、かかるレイアウトを設計フローの初期に特性化し、再利用することができるような方法で、標準セルおよび知的財産（ＩＰ）コアにＲＥＴ／ＯＰＣを適用するのを、従来の手法は妨げているという更に不利な点を提示する。
【０００３】
従って、設計フローの初期に、ＲＥＴ／ＯＰＣの増分的、選択的、かつ局部的な再構成可能な適用ができるＲＥＴ／ＯＰＣ法に対する基本的に新しい手法が必要とされる。
【発明の開示】
【０００４】
本発明は、光学的プロキシミティ補正（ＯＰＣ）等の、集積回路（ＩＣ）レイアウトの解像度強化の増分的（インクリメンタル）、かつ選択的な再構成のための自動化システムを提供する。ＩＣの元の解像度非強化レイアウトおよび関係する解像度強化レイアウトから開始して、中間的な解像度強化状態レイアウトを生成する。中間的な解像度強化状態レイアウトは、元のレイアウトの部分に相当するフラグメント（断片）と、該フラグメントに対応付けられたバイアスとを含み、該バイアスは、フラグメントと解像度強化レイアウトとの間の距離を示す。また、フラグメントは、フラグメント種類、フラグメント配置およびバイアス等の、属性を割り当てられる。
【０００５】
中間的な解像度強化状態レイアウトを組合せて、フルチップＩＣに対するレイアウトを生成できる。２つ以上の中間的解像度強化状態レイアウトを組み合わせ、局部的に再融合して、該中間的解像度強化状態レイアウトに対応付けられた解像度強化を調整する。
【０００６】
中間的な解像度強化状態レイアウトを組合せて、フルチップＩＣに対するレイアウトを生成できるので、本発明は、一部のＩＣレイアウトを修正する場合、全解像度強化プロセスをフルチップの全体にわたって実行しなくてもよい、という利点を有する。ＯＰＣ等の、解像度強化法は、ＩＣの修正部分と対応する非ＲＥＴレイアウト上でのみ実行して、ＩＣの修正部分と対応する修正した中間的解像度強化状態レイアウトを生成する必要がある。かかる修正した中間的解像度強化状態レイアウトを任意の他の中間的解像度強化状態レイアウトと組合せて、フルＩＣに対するレイアウトを得ることができる。従って、ＩＣの解像度強化の増分的（インクリメンタル）および選択的な再構成を実行できる。
【０００７】
本発明の教示は、付帯の図面と併せた以下の詳細な説明を考えると容易に理解できる。同一の参照番号を、付帯の図面内で同一の要素に用いる。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
添付図面は、図示だけのために本発明の各実施の形態を示す。当該技術に習熟する者なら以下の説明から容易に判るように、本明細書で説明する構造および方法の代替の実施の形態は、本明細書で説明する本発明の原理から逸脱することなく利用できる。
【発明を実施するための最良の形態】
【００２６】
図１において、図１Ａは、本発明の一実施の形態による、テープアウトの時点までの回路表現を作成し、検証するための方法を示すフロー図であり、図１Ｂは、本発明の一実施の形態による、テープアウト後に、生産に備えて、回路レイアウトを処理するための方法を示すフロー図である。本発明は、中間的強化状態レイアウト（以下に説明する）を用いて、設計フロー（図１Ａ）と、生産フロー（図１Ｂ）との間の情報交換（図１Ａおよび図１Ｂ間の破線矢印１００および１０１で示す）を可能にするという有利さがあり、それにより、設計フローは、生産フローからの情報を用いることができ、逆も可能である。
【００２７】
プロセスは、回路表現を作成するステップ、シリコン上の回路性能を検証し、予測するステップ、回路の生産可能性に対する設計ルールをチェックするステップ、各種のレイアウトおよび／または解像度強化を追加して回路生産プロセスを支援するステップおよびマスク作製用の最終レイアウトデータを制作するステップを含む。プロセスは、１セットの複雑な回路表現を組合せる、回路の配置およびルーティング１１から開始する。次に、プロセスは、各種の検証１２操作（抽出、タイミングおよび信号統合解析）を実行して、シリコン上の回路性能を予測し、回路性能要件が危機に曝される一つ以上のクリティカルパスのセットを識別する。この検証ステップ１２は、生産フローのルールチェックステップ１０（図１Ｂ）から得られる情報を用いることができる。プロセスの次のステップは、生産者により提供される１セットの所定の最悪の幾何形状（設計ルール）になっていないかレイアウトをチェック１５して、設計の生産可能性を確認することである。このステップ１５は、解像度強化ステップ１７（図１Ｂ）により生成される情報、または生産フローのレイアウト操作ステップ１８（図１Ｂ）により生成される情報を用いることができる。
【００２８】
物理的検証に合格すると（２０）、レイアウトは、設計部門から生産部門にテープアウトされる。注意すべきは、ステップ１１、１２および１５間の双方向矢印およびループ２１は、設計全体にわたって、これらのステップを何回もシーケンシャルに繰り返さなくても、その設計を増分（インクリメント）して作り上げ、必要な変更を微調整し、補正し、そして順応させるよう設計者にメカニズムを提供する、ということである。例えば、ステップ１１、１２、１５の内の幾つかは、物理的検証が合格しない場合２１、繰り返される。
【００２９】
生産データ制作プロセス（図１Ｂ）の第１ステップは、設計ルールチェック１６およびオプションの、レイヤおよびバイアス規定レイヤを分離する等の、一つ以上の生産規定レイアウト前提条件化プロセスを含む。プロセス内の次の２つのステップ（ステップ１７および１８）は、レイアウトへの光学的プロキシミティ補正（以下で説明）等の、一つ以上の解像度強化フィーチャを追加し、これらのステップでは、設計フローの設計ルールチェックステップ１５（図１Ａ）により生成される情報を用いることができる。次いで、マスク作製に備えた製造可能性に対する、１セットの所定のプロセスシミュレーションベースおよび／または幾何形状ベースのルールに反していないかレイアウトを検証１０する。生産フローのこの検証ステップ１０は、設計フローの検証ステップ１２（図１Ａ）により生成された情報を用いることができる。注意すべきは、上記動作が、レイアウト全体にシーケンシャルに適用されるということである。ルールチェックステップ１０で不合格の場合は、レイアウト全体にステップ１７、１８および１０を繰り返して（ループ２３を経由して）、解像度強化を微調整しおよび／または補正する。
【００３０】
図２Ａおよび図２Ｂは、金属相互接続に適用される生産規定レイアウト強化の例を示す。図２Ａは、本発明の一実施の形態による、５本の隣接する金属配線を画成するレイアウト部分の見え掛かりを示し、領域３０は、高密度の配線を含み、領域３１は、一本の孤立した配線だけを含む。図２Ｂは、本発明の一実施の形態による、シリコン生産プロセスのプロキシミティを低減して、それにより、生産可能性および歩留まりを改善するために適用するレイアウト強化の例を示す。領域３２は、「加算」の光学的プロキシミティ補正を示し、領域３３は、その区域のパターン密度を等しくするために用いる「ダミー」の充填パターンを示し、そして領域３４は、「減算」の光学プロキシミティ補正を示す。言うまでもなく、かかる強化フィーチャは、それを用いるよう意図している生産プロセスに対して正確に適用すべきであるが、（ａ）解像度強化が適切に適用されているかどうかを検証すること（図１Ｂのステップ１０）および（ｂ）検証ステップのどれかに不合格の解像度強化を補正することが重要である。図示を簡単にするために、本明細書では、一般性を失わずに本発明を図示するのに、回路強化に適用する解像度強化の例としてＯＰＣを以下に用いる。同一原理を、限定意図はないが、スキャッタリングバー法／アシストフィーチャ法、密度充填パターン法、スロット法、ビアアレイ法、交互位相シフト法および／または減衰位相シフト法を含む他の種類の解像度強化法に適用できる。
【００３１】
図３は、本発明の一実施の形態による、回路レイアウト要素を表すポリゴンの例を示す。ポリゴンエッジをフラグメント（例えば、フラグメント４１、４２、４３および４４）に再分割してＯＰＣ操作を一つ以上の個々のフラグメントに適用する。フラグメント（レイアウトの部分若しくは断片）は、本発明による、ＯＰＣ操作（および類似の他の種類の光学的強化法）で用いる基本的なデータオブジェクトである。一実施の形態では、フラグメントは、以下の属性（図３に示す）を含む。
・  フラグメント種類 − 所与のフラグメントの形状（線のエッジ部、コーナー部、線端部等）関連性を識別する属性。この属性は、割り当てられた形状と関係付けられる所望の補正方針（補正許容範囲および最小／最大補正量等）を更に示す。普通に用いられるフラグメント種類は、エッジ部４３、コーナー部４４、線端の終端部４１および線端のコーナー部４２である。他のフラグメント種類には、（限定意図はないが）内側コーナー部、外側コーナー部、アンチセリフおよびターン終端部が含まれる。
・  評価用アンカー４６ − オフセットを評価するようシミュレーションを適用するフラグメント上の場所（下記参照）。
・  オフセット４７ − 評価用アンカー４６と、シミュレートしたシリコンパターン４０との間の距離。これは、ＯＰＣを用いて補正すべき近接誤差の量である。
・  バイアス４８ − 適用すべき補正量。注意すべきは、ＯＰＣプロセスが終了しない限り、バイアス値は、バイアス／ＯＰＣ頂点（下記参照）に変換されない、ということである。これは、結合操作を実行して（補正を「確定」するために）最終ＯＰＣ補正ポリゴンを作成するまで、ＯＰＣ補正（「ソフト」補正）を、任意の所与の時間に再構成する能力を提供する。
・  結合したＯＰＣ頂点４５ − ＯＰＣ反復が完了すると、近隣のフラグメントからのバイアスが、結合ＯＰＣ頂点を形成するよう結合される。これらの頂点は、最終のＯＰＣ補正ポリゴンを形成する。
・  幅／間隙情報 − 近隣のフラグメントの幅／間隙の数字を記録するために、ＤＲＣ（設計ルールチェック）エンジンを、フラグメント化前後の何れかに呼び出すことができる。この情報を用いて、特定種類のフラグメントを識別し、またはバイアス量を適切に抑制して潜在的な設計ルール違反を防ぐことができる。
【００３２】
図４Ａ、図４Ｂおよび図４Ｃは、中間的強化状態レイアウトを計算する例を示す。詳細には、図４Ａは、非ＲＥＴレイアウト５０およびそれに重ねた同一レイアウト５０のＲＥＴバージョン５１を示す図である。図４Ｂは、１セットの頂点５３により区切られた１セットのフラグメント５２に分解した非ＲＥＴレイアウト５０を示し、頂点５３（従って、１セットのフラグメント５２）は、２つのレイアウト５０および５１の交点に配置される。バイアス４８は、関係付けられたフラグメントに対する非ＲＥＴレイアウト５０と、ＲＥＴレイアウト５１との間の距離を表す。図４Ｃは、フラグメントが再分割され、および／または所定の１セットの形状ルールに基づくフラグメント種類と関係付けられて、中間的強化状態レイアウト５５を生成するように、図４Ｂから得られたレイアウトを、更に処理できることを示す。例えば、矩形の２つの両端部５４は、図示のように、「線端の終端部」（tLE_E）型を割り当てられ、矩形の両辺に沿うフラグメントは、図示のように、「線のエッジ部」（tE）型を割り当てられる。中間的強化状態レイアウトを生成する方法については、図５Ａ、図７Ａ〜図７Ｅ、図８Ａ〜図８Ｆ、および図１１Ａ〜図１１Ｂを参照して、より詳細に以下に説明する。
【００３３】
図５Ａは、本発明の一実施の形態による、中間的強化状態レイアウトを計算するための方法を示すフロー図である。最初に、同一レイアウトの非ＲＥＴレイアウト５０およびＲＥＴレイアウト５１が、本発明のレイアウト生成システムに入力６１される。２レイヤ幾何形状操作アルゴリズムを最初に一対のレイヤ５０、５１に適用６２することにより、非ＲＥＴレイアウト５０をフラグメント化して、初期の非ＲＥＴレイアウトのフラグメント化バージョンを得て、次いで、１セットのフラグメントルールを用いて初期の非ＲＥＴレイアウト５０のフラグメント化バージョンを微調整６３する。続いて、１セットのフラグメント属性を、得られたフラグメント化レイアウトのフラグメントに割り当て、その結果を、中間的強化状態レイアウトとして出力６５する。データ構造は、レイアウトフラグメント、または中間的強化状態レイアウトを表すために用いられる。かかるデータ構造は、フラグメント配置、フラグメント属性、フラグメント種類および／またはフラグメントバイアスを含む。オプションとして、データ構造は、中間的強化状態レイアウトフラグメントを記述する複数の属性（フラグメント配置、フラグメント種類および／またはフラグメントバイアス）を表すために用いられ、これら属性の内の幾つかは、対応するフラグメントの相互近接に従ってグループ化する。
【００３４】
図７Ａ〜図７Ｅは、更に、本発明の一実施の形態による、図５Ａのステップ６２に適用される２レイヤ幾何形状アルゴリズムを示す。図７Ａを参照すると、非ＲＥＴレイアウト（元のレイアウト）７００およびＲＥＴレイアウト（ＯＰＣ化レイアウト）７０２が重ね合わされている。図７Ｂを参照すると、非ＲＥＴレイアウト７００と、ＲＥＴレイアウト７０２との間のバイアス７０４、７０６が決定されている。図７Ｃを参照すると、非ＲＥＴレイアウト７００上の頂点７０７、７０８、７０９、およびフラグメント７１０、７１１が決定されている。頂点７０７、７０８、７０９は、バイアス７０４、７０６の向き（フラグメントが平行シフトを受ける）が変化する場所に配置する。例えば、図７Ｃの頂点７０９は、バイアス７０４、および７０６が向きを変える（平行シフトの向きが変化する）点である。フラグメント７１０、７１１は、頂点７０７、７０８、７０９により区切られたレイアウト部分である。例えば、フラグメント７１１は、頂点７０７、７０９の間にある。
【００３５】
図７Ｄおよび図７Ｅに示すように、頂点は、バイアス量が変化する（平行シフトの量が変化する）場所に配置することもできる。図７Ｄを参照すると、非ＲＥＴレイアウト７１２およびＲＥＴレイアウト７１４が重ね合わされ、バイアス７１６、７１８が決定されている。図７Ｅを参照すると、頂点７２２は、バイアス７１６の量がバイアス７１８に変化する点に配置し、一方、頂点７２０は、バイアス７１５、７１６の向きが変化する点に配置する。従って、２レイヤ幾何形状アルゴリズムは、フラグメントおよびバイアスの情報からＲＥＴレイアウト７０２を正確に再生するために、非ＲＥＴレイアウト７００のフラグメントの最小セットおよび対応するバイアスのセットを定義する。
【００３６】
図８Ａ〜図８Ｆは、更に、本発明の一実施の形態による、図５Ａのステップ６３で適用されるフラグメントルールおよび図５Ａのステップ６４でフラグメントに割り当てられる属性を示す。図８Ａを参照する。仮定としては、図５Ａのステップ６２および図７Ａ〜図７Ｅで説明した方法により、２レイヤ幾何形状アルゴリズムを、非ＲＥＴレイアウト８００に適用して、頂点８０２およびフラグメント８０４を識別し、非ＲＥＴレイアウトの初期のフラグメント化バージョン８００を生成した。初期のフラグメント化バージョンレイアウト８００には、非ＲＥＴレイアウトを初期のフラグメント化バージョン８００から生み出す必要がある、フラグメントの最小セットおよび対応するバイアスが含まれる。しかしながら、１セットのユーザ定義ルールを用いて、初期のフラグメント化バージョンレイアウト８００内で得られる幾つかの、または全てのフラグメントを再分割することにより、追加フラグメントを用いることが所望されることが多い。これらのユーザ定義ルールには、形状定義およびこれら定義に対応するフラグメント化ルールが含まれる。再分割されたフラグメントと関係付けられるバイアスは、再分割する前の初期のフラグメントのバイアスと同一である。
【００３７】
形状定義は、エッジの許容される長さおよび角度についてのルール（ユーザ規定のことが多い）によるエッジシーケンスの記述である。例えば、線のエッジ形状は、規定値より長い長さを有するエッジとして定義できる。別の例は、線端の終端部形状は、規定の長さルールを満たし、全長が規定値未満の一本以上のエッジで接続された一対の反平行方向のエッジ（すなわち、互いに対して１８０°を向いた）として定義できる。更に別の例では、コーナー形状は、互いに対して９０°を向いた一対のエッジとして定義でき、規定の長さの制約を満たし、規定値未満の長さを有するゼロ本以上のエッジで接続される。
【００３８】
上記定義のような特定形状を、どのようにフラグメント化すべきかを指示する１セットのフラグメント化ルールは、各形状定義と関係付けられる。これらのルールは、ユーザ規定とすることもでき、幾つのフラグメントを特定形状から生み出すべきか、およびこれらのフラグメントをどこに配置すべきかを指示することもできる。例えば、エッジの一端からエッジの他端まで、線のエッジ形状を所与の長さの等間隔のフラグメントにフラグメント化すべきである、ということをユーザは規定できる。
【００３９】
一実施の形態では、これらの形状定義ルールは、例えば、線のエッジ部形状の前に、線端部形状を走査し、フラグメント化する等のように、優先順位を付け、優先順位に従って適用する。これは、特定エッジが、一つ超の形状定義のルールを満たすことがあるので、形状定義の曖昧さを解決するために必要である。例えば、上記のように、線端部形状は、２本の反平行線エッジ形状およびこれらの間の一本以上の接続エッジを含む。従って、優先順位は、線端部形状を２本の線のエッジ形状として最初に誤識別しないように適用する。形状定義ルール、フラグメント化ルールおよびそれらの適用優先順位は、図８Ｂ〜図８Ｆに示す例により更に明らかとなろう。
【００４０】
図８Ｂを参照する。線端部形状８２２、８２４を初期のフラグメント化バージョンレイアウト８００で走査し、識別したところを示す。線端部形状８２２、８２４はそれぞれ、全長が規定値未満の一本以上のエッジ（線端のエッジ部フラグメントtLE_E）８０１、８０３で接続された、互いに対して１８０°を向き、規定の長さルールを満たす一対の反平行方向のエッジ（線端部コーナーフラグメントtLE_C）８１４、８１６、８１８、８２０を含む。また、図８Ｂは、線端部コーナー（tLE_C）が、形状定義ルールにより規定値未満の長さを有するよう定義されているので、追加の頂点８０６、８０８、８１０、および８１２が識別されていることを示す。また、図８Ｂは、線端部形状８２２、８２４が、他の形状より優先度が高いので最初に識別されることを示す。
【００４１】
更に、図８Ｃは、形状定義ルールによれば、水平フラグメント８６２は短すぎるので、部分８２６が内側コーナー形状として認識されないことを示す。これは、内側コーナーより高い優先度で識別されている線端部形状８２４、線端部コーナーフラグメント（tLE_C）８１８および追加の頂点８１０から得られる。従って、水平フラグメント８６２は、内側コーナー形状の部分ではなく、エッジ形状（tE）として後で別に識別される。
【００４２】
図８Ｄを参照すると、外側コーナー形状８３１は、初期のフラグメント化バージョンレイアウト８００で走査し、識別する。外側コーナー形状８３１は、規定値の範囲を満たす長さを有する２つのコーナーフラグメント（tC）８３２、８３４、および２つのコーナーフラグメント（tC）８３２、８３４の間のスキップフラグメント（tS）８６２から成る。コーナーフラグメント（tC）８３２、８３４は、高い優先度で識別されるので、追加の頂点８３０、８２８も識別される。
【００４３】
図８Ｅを参照すると、エッジ形状８３７、８５１は、初期のフラグメント化バージョンレイアウト８００で走査し、識別する。エッジ形状８３７、８５１は、規定値の範囲を満たす長さを有する２つ以上のエッジフラグメント（tE）８３８、８４０、８５０、および８５２を含む。従って、追加の頂点８３６、８４８もまた識別される。
【００４４】
図８Ｆを参照すると、初期のフラグメント化バージョンレイアウト８００の残りの部分も、エッジフラグメント（tE）、またはスキップフラグメント（tS）として識別される。例えば、エッジフラグメント（tE）８５４、８５６、８５８、８６０、８６６、８６８、８７０、および８７２が識別され、スキップフラグメント（tS）８６４もまた識別される。図８Ｆに得られたレイアウト８８０は、結果として得られる中間的強化状態レイアウトであり、フラグメント種類およびバイアス（図８Ｆに不図示）とそれぞれ関係付けられる複数のフラグメントを含む。先に述べたように、再分割したフラグメントと関係付けられるバイアスは、再分割する前の初期のフラグメント化バージョンレイアウト８００の初期フラグメントのバイアスと同一である。
【００４５】
中間的解像度強化状態レイアウトを構築する上記説明の２レイヤ幾何形状操作は、図７Ａ〜図７Ｅに図示したような光学プロキシミティ補正に適用できるだけでなく、サブ解像度スキャッタリングバー等の、他の種類の解像度強化法にも適用できる。図１１Ａおよび図１１Ｂは、本発明の一実施の形態による、サブ解像度スキャッタリングバーとともに用いる中間的解像度強化状態レイアウトを示す。
【００４６】
図１１Ａを参照すると、元のＩＣレイアウト１１００およびそのサブ解像度スキャッタリングバー１１０１が示されている。図１１Ｂを参照すると、元のＩＣレイアウト１１００と対応する中間的な解像度強化状態レイアウト１１０８およびそのサブ解像度スキャッタリングバー１１０１が示されている。中間的な解像度強化状態レイアウト１１０８は、頂点１１０２間の複数のフラグメント１１０４を含み、それぞれのフラグメント１１０４は、元のレイアウト１１００上のフラグメント１１０４と、その対応するサブ解像度スキャッタリングバー１１０１との間の距離を指示するバイアス１１０３と関係付けられている。頂点１１０２は、バイアス１１０３の値、または向きが変化する点に配置する。従って、中間的な解像度強化状態レイアウト１１０８は、スキャッタリングバー１１０１の配置および元のレイアウト１１００からの距離１１０３を登録する。
【００４７】
一つ以上の中間的強化状態レイアウトを生成すると、以下のように、増分的（インクリメンタル）な解像度強化を受けるために、これらレイアウトをフルチップにアセンブルする（組み立てる）ことができる。しかしながら、例えば、中間的強化状態レイアウトの内の一つに対応するチップの一部を、チップ全体に対する中間的強化状態レイアウトを生成した後で、修正しなければならないこともある。かかる修正は、チップのその部分への新規構成要素追加のこともあるし、またはチップへの何らかの他の変更のこともある。かかる修正がある場合、チップのその部分と対応する非ＲＥＴレイアウトを、チップのその部分と対応する中間的強化状態レイアウトに基づいて再構築する。これは直ちに実行することができる。その理由は、チップのその部分と対応する中間的強化状態レイアウトは、中間的強化状態レイアウトから、非ＲＥＴレイアウトを再構築するのに必要な、フラグメント種類、フラグメント配置、フラグメント属性およびバイアス情報等の、全ての情報を有するからである。次いで、チップの修正部分と対応する修正ＲＥＴレイアウトを結果的に生じる、チップの修正部分に対応するかかる非ＲＥＴレイアウトについてのみ、ＲＥＴプロセスを実施する。次いで、チップの修正部分と対応する修正した中間的強化状態レイアウトを、図５Ａ、図７Ａ〜図７Ｅ、図８Ａ〜図８Ｆ、および図１１Ａ〜図１１Ｂで説明した方法に従って作成し、チップの他の部分に対する中間的強化状態レイアウトと組合せてフルチップレイアウトを得ることができる。
【００４８】
図５Ｂは、本発明の一実施の形態による、増分的（インクリメンタル）および再構成可能な解像度強化のための方法を示すフロー図である。図５Ｂに示す方法が前提としているのは、図５Ａ、図７Ａ〜図７Ｅ、図８Ａ〜図８Ｆ、および図１１Ａ〜図１１Ｂで説明した方法に従って先に生成した二つ以上の中間的強化状態レイアウトが存在する、ということである。各中間的強化状態レイアウトは、フルチップの一部を表すことができる。中間的強化状態レイアウトの内の一つ以上は、修正したチップの一部と対応する。中間的強化状態レイアウトを何も修正しない場合でも、二つ以上の中間的強化状態レイアウトの結合は、結合した中間的強化状態レイアウトの境界でのレイアウト修正とみなすことができる。
【００４９】
プロセスは、本発明のレイアウト生成システムに入力される一つ以上の中間的強化状態レイアウトから開始する（７０）。中間的強化状態レイアウトを、フルチップにアセンブル７１し、局部的に再融合７２する。中間的強化状態レイアウトの局部的な再融合のステップ７２は、図５Ｃおよび図９Ａ〜図９Ｃを参照して更に詳細に説明する。レイアウトをアセンブルし、局部的に再融合すると、レイアウトの検証７３が、フルチップアセンブリに実行される。フルチップレイアウトが検証ステップ７４に合格７５した場合、フルチップレイアウトは出力７６される。フルチップレイアウトが検証ステップ７４で不合格７７の場合、検証結果を取得７８し、その検証結果に基づいてフルチップレイアウトを選択的に微調整７９し、ステップ７２、７３、および７４を、得られたフルチップレイアウトが検証ステップ７４に合格するまで繰り返す。検証結果の例には、（ａ）シミュレーションに基づく結果、例えば、解像度強化（例えば、ＯＰＣ補正）したフルチップアセンブリが、特定生産プロセスに適合していない（例えば、生産公差外）という指示、（ｂ）幾何形状に基づく結果、例えば、最小間隙ルール、および／または他の検証ルールの違反の指示、が含まれる。
【００５０】
注意すべきは、図５Ｂの方法が、技術変更指示（ＥＣＯ）の結果のようなＩＣレイアウトに成される任意の修正に適応できる、ということである。かかるフルチップレイアウトアセンブリにおける中間的強化状態レイアウトは、修正がレイアウト内の一つ以上のブロックの再設計を含むＥＣＯの結果のような一つ以上の修正を受けることがある。次いで、修正したレイアウトを、中間的強化状態レイアウトに変換し、ステップ７１のフルチップアセンブリに再挿入し、その後、図５Ｂの方法を局部的な再融合ステップ７２から実行して、最終的に、検証ステップ７４に合格する解像度強化（例えば、ＯＰＣ補正）したフルチップアセンブリに到達する。
【００５１】
中間的解像度強化状態レイアウトは、フルチップＩＣに対するレイアウトを生成するよう組合せることができるので、本発明は、ＩＣのレイアウトに修正がある場合でも、フルチップの全体の解像度強化プロセスを繰り返さなくてもよい、という利点を有する。ＯＰＣのような解像度強化は、ＩＣの修正部分に相当する非ＲＥＴレイアウトだけを実行して、ＩＣの修正部分に対応する中間的な修正解像度強化状態レイアウトを生成する必要がある。かかる中間的な修正解像度強化状態レイアウトは、任意の他の中間的な解像度強化状態レイアウトと組合せて、フルＩＣに対するレイアウトを得ることができる。従って、ＩＣに解像度強化の増分的（インクリメンタル）および選択的な再構成を実行することができる。
【００５２】
かかる増分的（インクリメンタル）および再構成可能な解像度強化方法は、（ａ）検証結果に基づく、生産性向上に関する局部的、かつ選択的な変動および／または微調整、（ｂ）生産プロセス設定に基づく、ＩＰブロック、コア、および／またはライブラリに関する局部的、かつ選択的な解像度強化再構成、および、（ｃ）プロキシミティ相互作用により必要となる何らかの解像度強化変更に適応させるための、既に解像度を強化させ、アセンブルしたＩＰブロック、コア、および／またはライブラリに関する局部化した解像度強化再構成、を可能にする。
【００５３】
図５Ｃは、本発明の一実施の形態による、図５Ｂのステップ７２の中間的強化レイアウトのアセンブリを局部的に再融合するための方法を説明するフロー図である。プロセスは、一つ以上の中間的強化状態レイアウトから開始するので（８１）、レイアウトフラグメントの相互作用する近隣が決定される（８２）。相互作用する近隣は、レイアウトフラグメントが再構成されるべき所である。一実施の形態では、かかる相互作用する近隣は、特定ハロー内のフラグメントに広がり、そのハローは、生産プロセスのプロキシミティ範囲に基づいて設定する。解像度強化に対するダンピング係数は、相互作用する近隣内のレイアウトフラグメントに割り当て８３、再構成区域の中心に最も近いフラグメントに最大のダンピングを与え、再構成区域の中心から最も遠いフラグメントに最小のダンピングを与える。このダンピング方針により、ＯＰＣ補正の滑らかな局部的再融合が可能になる。次いで、かかるフラグメント強化は、割り当てたフラグメントダンピング係数に基づいて調整８４する。強化調整したフラグメントのアセンブリを構築８５し、局部的再融合レイアウトのアセンブリを出力８６する。
【００５４】
図９Ａ〜図９Ｃは、更に、本発明の一実施の形態による、図５Ｃの局部的な再融合方法を示す。図９Ａを参照する。チップに挿入する新規セルの中間的強化状態レイアウト９０１を、その頂点９２０、９２２、９２４、９２６、９２８、９３０、９３２、９３４、およびバイアス９３６、９３８、９４０、９４１、９４２、９４４、９４６、９４８により示す。レイアウト９０１は、図９Ｂに示すようなチップの既存セルの中間的強化状態レイアウト９０３、９０５、９０７に挿入する。中間的強化状態レイアウト９０３、９０５、９０７は、また、頂点９５０、９５４、９５８、およびバイアス９５２、９５６、９６０を含む。
【００５５】
図９Ｃを参照すると、新規セルの中間的強化状態レイアウト９０１を、既存セルの中間的強化状態レイアウト９０３、９０５、９０７と結合する場合、相互作用する近隣は、修正したレイアウト、すなわち、新規セルの中間的強化状態レイアウト９０１の中心９０９から決定されるハロー半径９１０の距離内の区域にあると決定する。中間的強化状態レイアウト９０１の中心９０９に、より近い区域内のＯＰＣ係数に、より強いダンピングを与え、一方、中間的強化状態レイアウト９０１の中心９０９から、より遠い区域内のＯＰＣ係数に、より弱いダンピングを与える。一実施の形態では、ダンピング係数は、修正した中間的強化状態レイアウト９０１の中心からの距離につれて直線的に減衰させる。別の実施の形態では、ダンピング係数は、修正した中間的強化状態レイアウト９０１の中心からの距離につれて指数関数的に減衰させる。
【００５６】
例えば、バイアス９６２は、図９Ａの元のバイアス９３６よりずっと小さい。なぜなら、ＯＰＣ係数、つまりバイアス９６２、が中心９０９に近接しているために強いダンピングを受けたからである。バイアス９６４は、図９Ｂの元のバイアス９５２より若干小さい。なぜなら、ＯＰＣ係数、つまりバイアス９６４、が中程度のダンピングを受けたからである。バイアス９６６は、図９Ｂの元のバイアス９５６より僅かに小さいにすぎない。なぜなら、ＯＰＣ係数、つまりバイアス９６６、が中心９０９に近接しているために弱いダンピングを受けたからである。バイアス９６８は、図９Ｂのバイアス９６０と同一である。なぜなら、バイアス９６９は、相互作用する近隣の外側にあり、従って、バイアス９６８と対応するＯＰＣ係数は、何もダンピングを受けなかったからである。
【００５７】
本発明の有利な態様は、レイアウト内の複数のブロックの解像度強化に関わるプロセスを組合せることができる点にある。例えば、レイアウト内の複数のブロックは、（ａ）選択したブロックに共通するレイアウト要素を備える新規「共通ブロック」、および（ｂ）個々の選択したブロックと、共通ブロックとの間の差異を表す複数の差異セット、を生成するよう選択できる。解像度強化を共通ブロック上で実行し、解像度強化した共通ブロックを差異セットと組合せて、元々選択したブロックに対する１セットの解像度強化した対応物を得る。元々選択したブロックは、その解像度強化した対応物で置換し、レイアウト内に挿入した解像度強化対応物を再融合する。
【００５８】
本発明の更に有利な態様は、図６に示すように、個々のブロック上で解像度強化を実行する場合、ミラーリングを用いて、１セットの近隣をシミュレーションできる点にある。ブロック６０上で解像度強化を実行する場合、ブロック６０周辺に一つ以上のブロック６０のコピーをミラーリングすることにより、１セットの近隣をシミュレーションし、ブロック６０上の解像度強化プロセスの成果を達成する。次いで、ブロック６０は、レイアウトに再挿入、または他のブロックとアセンブルし、再融合できる。
【００５９】
図１０は、本発明の一実施の形態による、レイアウト生成システム１０００を示すブロック図である。レイアウト生成システム１０００は、非ＲＥＴレイアウト１００２および解像度強化（ＲＥＴ）レイアウト１００４を受け取って、図５Ａ、図７Ａ〜図７Ｅ、図８Ａ〜図８Ｆ、および図１１Ａ〜図１１Ｂを参照して上記説明した方法に従って、中間的強化状態レイアウト１００６を生成する。レイアウト生成システム１０００は、複数の中間的強化状態レイアウト１００５を受け取り、図５Ｂ、図５Ｃ、および図９Ａ〜図９Ｃを参照して上記説明した方法に従って、修正した中間的強化状態レイアウト１００６を生成することもできる。
【００６０】
レイアウト生成システム１０００は、かかる方法を実行するよう構成されたレイアウト生成ソフトウエアを実行するコンピュータであってもよい。かかるコンピュータは、かかるレイアウト生成ソフトウエアを実行するためのプロセッサーモジュール１０１０およびかかるレイアウト生成ソフトウエアを格納するためのメモリモジュール１００８を少なくとも含む。かかるレイアウト生成ソフトウエアは、別のコンピュータ可読媒体上に、またはレイアウト生成システム１０００用のコンピュータ内のファームウエアとしてのメモリデバイス１００８上に、コンピュータープログラム製品として格納できる。
【００６１】
幾つかの実施の形態に関連させて、本発明を上記に説明したが、本発明の範囲内で多様な改変を行うことができる。例えば、中間的解像度強化状態レイアウトを構築するための２レイヤ幾何形状操作は、何らかの特定種類の解像度強化に限定されず、光学プロキシミティ補正およびサブ解像度スキャッタリングバー等の、任意の種類の解像度強化に適用可能である。従って、本発明の開示は、以下の請求範囲で説明する本発明の範囲の説明を意図しているのであり、その限定を意図しているのではない。
【図面の簡単な説明】
【００６２】
【図１】図１Ａは、本発明の一実施の形態による、テープアウトの時点までの回路表現を作成し、検証するための方法を示すフロー図であり、図１Ｂは、本発明の一実施の形態による、テープアウト後および生産準備における、回路レイアウトを処理するための方法を示すフロー図である。
【図２Ａ】本発明の一実施の形態による、５本の隣接する金属配線を画成するレイアウト部分の見え掛かりを示し、一領域には、高密度の配線が含まれ、別の領域には、一本の孤立した配線だけが含まれる。
【図２Ｂ】本発明の一実施の形態による、シリコン生産プロセスのプロキシミティを低減して、それにより、生産可能性および歩留まりを改善するために図２Ａのレイアウトに適用するレイアウト強化の例を示す。
【図３】本発明の一実施の形態による、回路レイアウト要素を表すポリゴンの例を示す。
【図４Ａ】非ＲＥＴレイアウトおよびそれに重ねた同一レイアウトのＲＥＴバージョンを示す図である。
【図４Ｂ】１セットの頂点により区切られた１セットのフラグメントに分解した非ＲＥＴレイアウトを示し、頂点の（従って、１セットのフラグメントの）配置は、非ＲＥＴレイアウトおよびＲＥＴレイアウトの交点により決定される。
【図４Ｃ】本発明の一実施の形態による、フラグメント属性割り当ておよび再適用フラグメントルールの例を示す。
【図５Ａ】本発明の一実施の形態による、中間的強化状態レイアウトを計算するための方法を示すフロー図である。
【図５Ｂ】本発明の一実施の形態による、増分および再構成可能な解像度強化のための方法を示すフロー図である。
【図５Ｃ】本発明の一実施の形態による、中間的強化レイアウトのアセンブリを局部的に再融合するための方法を説明するフロー図である。
【図６】本発明の一実施の形態による、１セットの近隣をシミュレートするための回路ブロックのミラーリングを示す図である。
【図７Ａ】更に、本発明の一実施の形態による、２レイヤ幾何形状アルゴリズムを示す。
【図７Ｂ】本発明の一実施の形態による、別の２レイヤ幾何形状アルゴリズムを示す。
【図７Ｃ】本発明の一実施の形態による、別の２レイヤ幾何形状アルゴリズムを示す。
【図７Ｄ】本発明の一実施の形態による、別の２レイヤ幾何形状アルゴリズムを示す。
【図７Ｅ】本発明の一実施の形態による、別の２レイヤ幾何形状アルゴリズムを示す。
【図８Ａ】更に、本発明の一実施の形態による、フラグメントルールおよびフラグメントに割り当てた属性を示す。
【図８Ｂ】本発明の一実施の形態による、別のフラグメントルールおよびフラグメントに割り当てた属性を示す。
【図８Ｃ】本発明の一実施の形態による、別のフラグメントルールおよびフラグメントに割り当てた属性を示す。
【図８Ｄ】本発明の一実施の形態による、別のフラグメントルールおよびフラグメントに割り当てた属性を示す。
【図８Ｅ】本発明の一実施の形態による、別のフラグメントルールおよびフラグメントに割り当てた属性を示す。
【図８Ｆ】本発明の一実施の形態による、別のフラグメントルールおよびフラグメントに割り当てた属性を示す。
【図９Ａ】更に、本発明の一実施の形態による、局部的な再融合アルゴリズムを示す。
【図９Ｂ】本発明の一実施の形態による、別の局部的な再融合アルゴリズムを示す。
【図９Ｃ】本発明の一実施の形態による、別の局部的な再融合アルゴリズムを示す。
【図１０】本発明の一実施の形態による、レイアウト生成システムを示すブロック図である。
【図１１Ａ】本発明の一実施の形態による、サブ解像度スキャッタリングバーとともに用いられる中間的解像度強化状態レイアウトを示す。
【図１１Ｂ】本発明の一実施の形態による、サブ解像度スキャッタリングバーとともに用いられる中間的解像度強化状態レイアウトを示す。
【図１】
2007533000.tif 000003
【図２Ａ】
2007533000.tif 000004
【図２Ｂ】
2007533000.tif 000005
【図３】
2007533000.tif 000006
【図４Ａ】
2007533000.tif 000007
【図４Ｂ】
2007533000.tif 000008
【図４Ｃ】
2007533000.tif 000009
【図５Ａ】
2007533000.tif 000010
【図５Ｂ】
2007533000.tif 000011
【図５Ｃ】
2007533000.tif 000012
【図６】
2007533000.tif 000013
【図７Ａ】
2007533000.tif 000014
【図７Ｂ】
2007533000.tif 000015
【図７Ｃ】
2007533000.tif 000016
【図７Ｄ】
2007533000.tif 000017
【図７Ｅ】
2007533000.tif 000018
【図８Ａ】
2007533000.tif 000019
【図８Ｂ】
2007533000.tif 000020
【図８Ｃ】
2007533000.tif 000021
【図８Ｄ】
2007533000.tif 000022
【図８Ｅ】
2007533000.tif 000023
【図８Ｆ】
2007533000.tif 000024
【図９Ａ】
2007533000.tif 000025
【図９Ｂ】
2007533000.tif 000026
【図９Ｃ】
2007533000.tif 000027
【図１０】
2007533000.tif 000028
【図１１Ａ】
2007533000.tif 000029
【図１１Ｂ】
2007533000.tif 000030
【国際調査報告】
2007533000.tif 000031