(57)【要約】  信号処理回路（１）は、ＤＣレベル（ＤＬ）を生成する第１の信号発生器（１０）を有する。第２の信号発生器（１１）は、ＤＣレベル（ＤＬ）とは関連していないＡＣ信号（ＡＳ）を生成する。合成回路（１２）は、ＤＣレベル（ＤＬ）及びＡＣ信号（ＡＳ）を合成して合成信号（ＣＳ）を得る。更に、共通の処理回路（１３）は、合成信号（ＣＳ）を処理する。
2007502084.tif 000002
【特許請求の範囲】
【請求項１】
ＤＣレベルを生成する第１の信号発生器と、
前記ＤＣレベルと関連していないＡＣ信号を生成する第２の信号発生器と、
前記ＤＣレベル及び前記ＡＣ信号を合成して合成信号を得る合成回路と、
前記合成信号を処理する共通の処理回路と、を有する信号処理回路。
【請求項２】
前記共通の処理回路が、増幅された合成信号を得るために前記合成信号を増幅するプリアンプを有し、当該信号処理回路である信号発生器が、更に、
分離されたＤＣレベルを得るために、前記ＤＣレベルを前記増幅された合成信号から分離するローパスフィルタと、
分離されたＡＣ信号を得るために、前記ＡＣ信号を前記増幅された合成信号から分離するハイパスフィルタと、
出力ＤＣレベルを第１のロードへ供給するために、前記分離されたＤＣレベルを増幅する第１の出力アンプと、
出力ＡＣ信号を第２のロードへ供給するために、前記分離されたＡＣ信号を増幅する第２の出力アンプと、を有する、請求項１に記載の信号処理回路。
【請求項３】
前記第１のロードがチルトコイルであり、前記第２のロードが走査速度変調コイルである、請求項２に記載の信号処理回路。
【請求項４】
前記第１の信号発生器が、セット信号を受け取って前記ＤＣレベルを決定する入力部を有する、請求項１に記載の信号処理回路。
【請求項５】
前記第２の信号発生器が、ビデオ信号を受け取って前記ビデオ信号の微分である前記ＡＣ信号を供給する入力部を有する、請求項３に記載の信号処理回路。
【請求項６】
ＤＣレベルを生成する第１の信号発生器と、
前記ＤＣレベルと関連していないＡＣ信号を生成する第２の信号発生器と、
前記ＤＣレベル及び前記ＡＣ信号を合成して合成信号を得る合成回路と、
前記合成信号を供給する出力ピンと、を有する集積回路。
【請求項７】
陰極線管と、チルトコイル及び走査速度変調コイルの双方が前記陰極線管に磁気的に結合されている、請求項３に記載の信号処理回路と、を有する表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路と、この信号処理回路の一部である信号発生器を有する集積回路と、このような信号処理回路を有する表示装置に関する。
【背景技術】
【０００２】
（ＳＶＭとも称される）走査速度変調及びチルト補正の双方は、（ＣＲＴとも称される）陰極線管を備える表示装置においてよく知られる特徴である。
【０００３】
米国特許第５，５２８，３１２号明細書は、ビデオ信号の微分（derivative）によりＣＲＴの電子ビームの走査速度を変調することによって、画像解像度を改善するＳＶＭ回路を開示する。
【０００４】
米国特許第５，８２５，１３１号明細書は、受像管のためのチルト補正回路及びデガウシング回路を開示する。よく知られるデガウシングコイルが、デガウシングフィールド及びチルトフィールドの双方を生成するために使用される。スイッチが、チルト補正回路又はデガウシング回路の何れかをデガウシングコイルに接続するために供給される。デガウシング動作中、スイッチは、デガウシング回路によって生成されるＡＣ電流をデガウシングコイルに接続する。デガウシングが完了した後、スイッチは、チルト補正回路によって生成されたＤＣ電流をデガウシングコイルに接続して、イメージ回転を補正する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＳＶＭ信号及びチルト補正信号の双方を生成することを可能にするためには、複雑な回路が必要とされる。
【０００６】
本発明の目的は、より簡単な信号処理回路を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１の態様は、請求項１に記載の信号処理回路を提供する。本発明の第２の態様は、請求項６に記載の集積回路を提供する。本発明の第３の態様は、請求項７に記載の表示装置を提供する。
【０００８】
本発明の第１の態様によれば、信号処理回路は、ＤＣレベル及びＡＣ信号をそれぞれ供給する第１の信号発生器及び第２の信号発生器を有する。ＤＣレベル及びＡＣ信号は、互いに関連していない。関連していない信号とは、例えば、ビデオ表示装置において異なる機能のために使用される信号のことである。例えば、ＤＣレベルはチルト機能のための入力信号であり、ＡＣ信号は走査速度変調機能のための入力信号である。合成（combine，結合）回路が、ＤＣレベル及びＡＣ信号を合成して合成信号にする。共通の処理回路が、この合成信号を処理する。
【０００９】
このことは、これらの２つの関連していない信号が、合成されて合成信号にされた後に、同じ共通の処理回路によって処理されることができるという利点をもつ。合成信号を処理するために共通の処理回路を使用することは、信号処理回路の費用及び構成部品の数を減らすことにつながる。この共通の処理回路は、例えば、フィルタリング及び／又は増幅のような任意の信号処理動作を実施し得る。
【００１０】
請求項２に規定された本発明による一実施形態では、（当該信号処理回路である）共通の信号発生器が、合成信号を増幅する共通のプリアンプを有する。ローパスフィルタ及びハイパスフィルタが、共通のプリアンプの出力部において２つの関連していない信号を分離して取り出す。別個の出力アンプは、それぞれ、ローパスフィルタによって合成信号から分離されてローパスフィルタ経由で供給される実質的なＤＣレベルと、ハイパスフィルタによって合成信号から分離される実質的なＡＣ信号と、を増幅する。これらの出力アンプは、増幅されたＤＣレベル及び増幅されたＡＣ信号を異なるロードに供給する。
【００１１】
請求項３に規定された本発明による一実施形態では、第１のロードがチルトコイルであり、第２のロードが走査速度変調コイル又は電極である。それゆえ、チルトコイルに供給されるべきＤＣ電流と、ＳＶＭコイル又は電極に供給されるべきＡＣ信号とは関連していない信号であるが、それにもかかわらず、これらの信号は合成されて合成信号になるので、ＤＣ信号及びＡＣ信号の双方を増幅するのに同じプリアンプを使用することができる。従来技術では、チルトコイル用のＤＣ電流及びＳＶＭ用のＡＣ信号は、互いに独立して処理されている。なぜならば、チルト及びＳＶＭは独立した機能であり、これらは別々に処理されるべきであるとみなされているからである。請求項３に規定される本発明による実施形態は、２つの関連していない信号を合成信号に合成することができ、そのため、双方の信号に対して別々に処理を実施する代わりに、この合成信号に対して共通の処理を実施することができるという洞察に基づいている。
【００１２】
請求項４に規定される本発明による一実施形態では、ＤＣ信号発生器が、ＤＣレベルのレベルを決定するセット信号を受け取る。このようにして、工場での組み立て中又は通常の使用中に、画像が最適に位置付けられるように、チルトの量は制御されることができる。
【００１３】
請求項５に規定される本発明による一実施形態では、ＡＣ信号は、ＣＲＴに表示されるべきビデオ信号の微分である。
【００１４】
本発明による第２の態様によれば、集積回路において、ただ一つのピンが合成信号を出力するのに必要である。ＤＣレベル及びＡＣ信号の双方を別個のピンにおいて出力することは必要でない。
【００１５】
本発明のこれらの及び他の態様は、本明細書の以下に説明される実施形態から明らかになり、これらの実施形態を参照して明瞭に説明されるであろう。
【発明を実施するための最良の形態】
【００１６】
図１は、（ＣＲＴとも称される）陰極線管１８と、チルトコイルＬ１及び（ＳＶＭとも称される）走査速度変調コイルＬ２を駆動する回路と、を有する表示装置を示す。チルトコイルＬ１及びＳＶＭコイルＬ２は双方ともＣＲＴ１８に磁気的に結合されている。チルトコイルＬ１を通るＤＣ電流ＯＤＬ及びＳＶＭコイルＬ２を通るＡＣ電流ＯＡＳを生成するための別個の回路は、当技術分野においてよく知られている。ＳＶＭコイルＬ２の代わりにＳＶＭ電極（図示略）を使用することも可能である。ＡＣ電圧ＯＡＳが、ＳＶＭ電極に供給される。
【００１７】
信号発生器１０は、セット信号ＤＣＳを受け取り、このセット信号ＤＣＳにより決定されるＤＣレベルＤＬを供給する。信号発生器１１は、ビデオ入力信号ＶＩを受け取り、ＡＣ信号ＡＳを供給する。通常、ＡＣ信号ＡＳは、ビデオ信号ＶＩの第１の微分又は第２の微分である。合成回路１２は、関連していないＤＣレベルＤＬ及びＡＣ信号ＡＳを合成して、合成信号ＣＳを供給する。例えば、合成信号ＣＳは、ＤＣレベルＤＬによって規定されるＤＣレベルと、ＡＣ信号ＡＳによって規定されるＡＣ信号との重ね合わせをもつ。共通の処理回路１３は、合成信号ＣＳを処理して、処理された合成信号ＰＣＳを得る。共通の処理回路１３は、合成信号ＣＳをプリ増幅するために共通のプリアンプ（pre-amplifier，前置増幅器）１３０を有していてもよい。しかし、他の適用例では、他の共通の処理が実施されてもよい。
【００１８】
ローパスフィルタ１４は、処理された合成信号ＰＣＳからＤＣ成分をフィルタリングして、ＤＣレベルＤＬを示す分離された（separated，抽出された）ＤＣレベルＳＤＬを得る。ハイパスフィルタ１５は、処理された合成信号ＰＣＳからＡＣ成分をフィルタリングして、ＡＣ信号ＡＳを示す分離されたＡＣ信号ＳＡＳを得る。ＤＣレベル及びＡＣ信号が他のやり方で合成される場合は、ＤＣレベルとＡＣ信号とを分離するために、他の適切な回路が使用されてもよい。
【００１９】
出力アンプ１６は、分離されたＤＣレベルＳＤＬを増幅して、チルトコイルＬ１を通る適切なＤＣ電流ＯＤＬを得る。出力アンプ１７は、分離されたＡＣ信号ＳＡＳを増幅して、ＳＶＭコイルＬ２を通る適切なＡＣ電流ＯＡＳを得る。
【００２０】
信号処理回路１は、信号発生器１０及び１１と、合成回路１２と、共通の信号処理回路１３と、フィルタ１４及び１５と、出力アンプ１６及び１７と、を有している。
【００２１】
信号発生器１０及び１１並びに合成回路１２が、集積回路ＩＣに集積化される場合、ただ一つの出力ピンＰ１が必要とされる。２つの関連していない信号ＤＬ及びＡＳを合成しなければ、２つの出力ピンが必要とされるであろう。集積回路ＩＣは、更に、共通の処理回路１３を有してもよく、この場合、処理された合成信号ＰＣＳを出力するために、ここでもただ一つのピンが必要とされる。ＩＣパッケージに必要なピンの数が少ないということは、パッケージの費用をできるだけ廉価に保つのに重要である。
【００２２】
図２は、本発明による詳細な一実施形態を示す。
【００２３】
ＳＶＭ入力信号ＡＳは、本質的に、高周波信号であり、チルト入力信号ＤＬはＤＣレベルである。ＳＶＭ入力信号ＡＳは、キャパシタＣ５及びレジスタＲ１５の直列構成部（series arrangement）を介して、ＮＰＮトランジスタＱ１のエミッタに供給される。チルト入力信号ＤＬは、レジスタＲ１０を介してトランジスタＱ１のベースに供給される。レジスタＲ１１及びキャパシタＣ２の並列構成部（parallel arrangement）は、トランジスタＱ１のベースと接地との間に設けられている。レジスタＲ９は、トランジスタＱ１のエミッタと接地との間に設けられている。ＳＶＭ入力信号ＡＳ及びチルト入力信号ＤＬは、ＳＶＭ入力信号ＡＳをトランジスタＱ１のエミッタに注入すると共に、ＤＣレベルＤＬをトランジスタＱ１のベースに供給することによって合成される。合成信号ＣＳは、トランジスタＱ１のコレクタを通る電流として生ずる。代替例として、２つの信号ＡＳ及びＤＬが、２つの電流（図示略）を合成することによって合成されることもできる。
【００２４】
トランジスタＱ１，Ｑ２及びＱ３は、共通の処理回路１３を形成し、この処理回路が、合成信号ＣＳを増幅しバッファして、処理された合成信号ＰＣＳを供給する。ＰＮＰトランジスタＱ３は、接地に接続されるコレクタと、トランジスタＱ１のコレクタに接続されるベースと、レジスタＲ３を介してトランジスタＱ２のエミッタに接続されるエミッタと、を備えている。ＮＰＮトランジスタＱ２は、ダイオードＤ２及びＤ４の直列構成部を介してトランジスタＱ３のベースに接続されるベースと、電圧Ｖ１を供給する電源１５に接続されるコレクタと、を備えている。ダイオードＤ２及びＤ４は、トランジスタＱ１のコレクタの方向に電流を導通するように分極（pole）される。レジスタＲ１は、トランジスタＱ２のコレクタとベースとの間に設けられている。トランジスタＱ１のコレクタの電流は、２つのダイオードＤ２及びＤ４並びにレジスタＲ１の直列構成部を通って、トランジスタＱ２のベース及びトランジスタＱ３のベースに駆動電圧を供給し、それにより、トランジスタＱ３のエミッタに電圧をもたらし、これが処理された合成信号ＰＣＳを示す。
【００２５】
コイルＬ及びキャパシタＣ１はローパスフィルタ１４を形成し、トランジスタＱ４及びＱ５は出力アンプ１６を形成し、この出力アンプがチルトコイルＬ１を通るＤＣ電流ＯＤＬを生成し、これはレジスタンスとして表わされる。図示される出力アンプ１６は、ここでは詳しく説明されないがよく知られるインバータ段を有している。他の出力段が同様に使用されることもできる。
【００２６】
キャパシタＣ４及びＣ６はハイパスフィルタ１５を形成し、トランジスタＱ６及びＱ７は出力アンプ１７を形成し、この出力アンプがＳＶＭコイルＬ２を通るＡＣ電流ＯＡＳを生成する。図示される出力アンプ１７は、ここでは詳しく説明されないがよく知られる電圧／電流コンバータを有している。他の出力段が同様に使用されることもできる。
【００２７】
上述された実施形態が本発明を限定するものというよりむしろ、例証するものであり、当業者であれば、添付の請求項の範囲から逸脱することなく、多くの代替の実施形態を考案することが可能であろうことに留意されたい。例えば、バイポーラトランジスタの代わりに、電界効果トランジスタが使用されてもよい。
【００２８】
請求項において、括弧内に付与されるいかなる参照符号も、特許請求の範囲を制限するものとして解釈されてはならない。動詞「有する（comprise）」及びその活用形の使用は、請求項に記されたもの以外の他の構成要素又はステップの存在を除外するものではない。構成要素に先行する冠詞「a」又は「an」は、このような構成要素が複数存在することを除外するものではない。幾つかの手段を列挙する装置請求項において、これらの手段の幾つかは、ハードウェアの１つの同じアイテムによって具現化されてもよい。或る手段が相互に異なる従属請求項に詳述されるという単なる事実は、これらの手段の組み合わせが有利に使用されることができないということを示すものではない。
【図面の簡単な説明】
【００２９】
【図１】集積回路に少なくとも部分的に集積化される信号処理回路を備える表示装置を示す図である。
【図２】本発明による詳細な一実施形態を示す図である。
【図１】
2007502084.tif 000003
【図２】
2007502084.tif 000004
【国際調査報告】
2007502084.tif 000005
2007502084.tif 000006