(57)【要約】  貯蔵タンク内の液体の深さを決定するためのシステムである。液体の深さは、液体の上表面で反射されたパルス波を検出した後に決定される。本システムはトランスデューサ、アナログ／デジタル変換器、およびフィルタを含む。トランスデューサは反射パルス波を検出し、その反射されたパルス波に対応するアナログ入力信号を発生するように構成されている。アナログ／デジタル変換器はトランスデューサに接続されており、アナログ入力信号をデジタル入力信号に変換するように構成されている。フィルタはアナログ／デジタル変換器に接続されている。フィルタは有限インパルス応答フィルタを含み、これはデジタル入力信号を受け取りデジタル出力信号を発生するように構成されている。
2007508544.tif 000002
【特許請求の範囲】
【請求項１】
貯蔵タンク内の液体の深さを決定するためのシステムにおいて、前記液体の深さは液体の上表面で反射されたパルス波を検出した後に決定される前記システムであって、
ａ．反射パルス波を検出し、該反射パルス波に対応するアナログ入力信号を発生するように構成されたトランスデューサと、
ｂ．該トランスデューサに接続され、前記アナログ入力信号をデジタル入力信号に変換するように構成されたアナログ／デジタル変換器と、
ｃ．該アナログ／デジタル変換器に接続され、前記デジタル入力信号を受け取り、デジタル出力信号を発生するように構成された有限インパルス応答フィルタを含むフィルタであって、前記有限インパルス応答フィルタが、
ｉ．ｎが４以上の偶数整数である、ｎ段シフトレジスタと、
ｉｉ．ｎ段シフトレジスタに接続されたｎ／２個の減算器と、
ｉｉｉ．ｎ段シフトレジスタに接続されたｎ／２−１個の加算器とを含む、前記フィルタと、
を含む、前記システム。
【請求項２】
請求項１記載のシステムにおいて、
ａ．前記ｎ／２個の減算器の各減算器は、前記ｎ段シフトレジスタの１つの段に接続された第１入力端子、第２入力端子、および１つの出力端子を有し、
ｂ．前記ｎ／２−１個の各加算器は減算器の出力端子に接続された第１入力端子、および前記ｎ段シフトレジスタの１つの段に接続された第２入力端子を有し、
ｃ．前記ｎ／２個の減算器の１つの前記第１入力端子が前記ｎ段シフトレジスタの第１段に接続され、他の前記減算器の各々の第１入力端子が加算器の出力端子に接続されている、前記システム。
【請求項３】
請求項１記載のシステムにおいて、前記有限インパルス応答フィルタが時刻ｔ１でのデジタル出力信号、Ｏｕｔｐｕｔ（ｔ１）、を時刻ｔ１での前記デジタル入力信号、Ｉｎｐｕｔ（ｔ１）、時刻ｔ０でのデジタル出力信号、Ｏｕｔｐｕｔ（ｔ０）、および時刻ｔ０での前記ｎ段シフトレジスタの第ｎ段内のデータ値、Ｘｎ−１（ｔ０）、に基づいて計算され、ｔ１は時刻ｔ０の後の次のクロックサイクルでの時刻であり、Ｏｕｔｐｕｔ（ｔ１）が次の式、
Ｏｕｔｐｕｔ（ｔ１）＝Ｉｎｐｕｔ（ｔ１）−（Ｏｕｔｐｕｔ（ｔ０）＋Ｘｎ−１（ｔ０））
に基づいて計算される前記システム。
【請求項４】
請求項１記載のシステムであって、更に、
ａ．前記フィルタに接続され、前記有限インパルス応答フィルタからの前記デジタル出力信号の強度を閾値と比較し、強度値と前記閾値を超えた各々のピークの時刻とを含むピークのリストを実時間で生成するように構成された、閾値およびピーク検出器と、
ｂ．前記フィルタと前記閾値およびピーク検出器の両方に接続され、前記ピークのリストを前記閾値およびピーク検出器から受け取るように構成された制御回路と、
ｃ．該制御回路に接続され、該制御回路で受け取られた前記ピークのリストを格納するように構成された記憶装置と、
を含む前記システム。
【請求項５】
請求項４記載のシステムであって、更に、
ａ．前記制御装置と前記トランスデューサとの間に接続され、前記トランスデューサを刺激し前記パルス波を検出誘導するように使用される、発生器信号を精製するように構成された信号発生器と、
ｂ．前記信号発生器と前記トランスデューサとの間に接続され、前記発生器信号が前記トランスデューサに接続される前に前記発生器信号を増幅するように構成された駆動装置と、
を含む前記システム。
【請求項６】
請求項５記載のシステムにおいて、前記フィルタが前記アナログ入力信号と前記発生器信号とを比較するように構成された整合フィルタを含む、前記システム。
【請求項７】
請求項４記載のシステムにおいて、前記制御回路が前記貯蔵タンク内の液体の深さの値を前記ピークのリストに基づいて計算し、前記制御回路が前記貯蔵タンク内の液体の深さに基づく変調によって変化する、デジタル・パルス幅変調信号を計算し、前記システムが、更に、
ａ．前記制御回路に接続され、前記デジタル・パルス幅変調信号をアナログ・パルス幅変調信号に変換するように構成されているデジタル／アナログ変換器と、
ｂ．前記デジタル／アナログ変換器に接続され、前記アナログ・パルス幅変調信号を前記貯蔵タンクの液体の深さと相関のあるレベル信号発生出力信号に変換するように構成されている、レベル信号発生回路と、
を含む、前記システム。
【請求項８】
請求項７記載のシステムであって、更に前記制御回路に接続され、該制御回路に前記貯蔵タンク内の液体の温度値を与えるように構成された温度センサを含み、前記制御回路が前記貯蔵タンク内の液体の深さの計算された値を、前記貯蔵タンク内の液体の温度値に基づいて調整する、前記システム。
【請求項９】
請求項１記載のシステムにおいて、前記閾値およびピーク検出器が前記閾値を前記デジタル出力信号の強度値に基づいて再計算する、前記システム。
【請求項１０】
請求項１記載のシステムであって、更に前記トランスデューサとアナログ／デジタル変換器との間に接続され、前記アナログ入力信号を増幅するように構成されている増幅器を含む、前記システム。
【請求項１１】
請求項１記載のシステムにおいて：
ａ．前記フィルタが、前記デジタル入力信号を前記パルス波の２倍の周波数でサンプリングする、第１有限インパルス応答フィルタと第２有限インパルス応答フィルタとを有する、複素フィルタを含み、
ｂ．前記第１有限インパルス応答フィルタでフィルタ処理された、サンプリングされた前記デジタル入力信号が、前記第２有限インパルス応答フィルタでフィルタ処理された、サンプリングされた前記デジタル入力信号に対して９０度位相がずれている、前記システム。
【請求項１２】
請求項１１記載のシステムにおいて、前記フィルタが前記第１有限インパルス応答フィルタからの信号出力および、前記第２有限インパルス応答フィルタからの信号出力の二乗値の和の平方根を計算する、前記システム。
【請求項１３】
請求項１１記載のシステムにおいて、前記フィルタが二乗値の和の平方根の近似値を、前記第１有限インパルス応答フィルタからの信号出力の絶対値と、前記第２有限インパルス応答フィルタからの信号出力の絶対値のうち大きな方と、前記第１有限インパルス応答フィルタからの信号出力の絶対値と、前記第２有限インパルス応答フィルタからの信号出力の絶対値のうち小さな方の３／８倍とを加算して計算する、前記システム。
【請求項１４】
請求項１３記載のシステムにおいて、二乗値の和の平方根の前記近似値が：
ａ．より小さな出力信号の絶対値を有する、前記第１または前記第２有限インパルス応答フィルタに対して、ｎ段シフトレジスタを右へ２度シフトし、
ｂ．２度右シフトされた前記ｎ段シフトレジスタの出力を、より大きな出力信号の絶対値を有する、前記第１または前記第２有限インパルス応答フィルタの出力に加算して、第１加算値となし、
ｃ．前記より小さな出力信号の絶対値を有する前記ｎ段シフトレジスタをもう一度右へシフトし、
ｄ．３度右シフトされた前記ｎ段シフトレジスタの出力を、前記第１加算値に加算することにより計算される前記システム。
【請求項１５】
請求項１１記載のシステムにおいて、前記フィルタが前記デジタル入力信号と前記フィルタを定義する係数との位相差を決定するように構成されている、前記システム。
【請求項１６】
貯蔵タンク内の液体の深さを決定するためのシステムにおいて、前記液体の深さは液体の上表面で反射されたパルス波を検出した後に決定される前記システムであって、
ａ．反射パルス波を検出し、該反射パルス波に対応するアナログ入力信号を発生するように構成されたトランスデューサと、
ｂ．前記トランスデューサに接続され、前記アナログ入力信号をデジタル入力信号に変換するように構成されたアナログ／デジタル変換器と、
ｃ．該アナログ／デジタル変換器に接続され、前記デジタル入力信号を受け取り、デジタル出力信号を発生するように構成された有限インパルス応答フィルタを含むフィルタであって、前記有限インパルス応答フィルタが、
ｉ．ｎが１以上の整数である、ｎ段シフトレジスタと、
ｉｉ．ｎ段シフトレジスタに接続された１つの減算器と、
ｉｉｉ．ｎ段シフトレジスタと減算器とに接続された１つの加算器と、
ｉｖ．前記加算器と前記減算器の両方に接続された記憶レジスタとを含む、前記フィルタと、
を含む、前記システム。
【請求項１７】
請求項１６記載のシステムにおいて、
ａ．前記減算器が前記ｎ段シフトレジスタの１つの段に接続された第１入力端子、第２入力端子、および１つの出力端子を有し、
ｂ．前記加算器が前記ｎ段シフトレジスタの別の段に接続された第１入力端子、第２入力端子、および前記減算器の第２入力端子に接続された１つの出力端子を有し、
ｃ．前記記憶レジスタが前記減算器の出力端子に接続された入力端子、前記加算器の第２入力端子に接続された出力端子を有する、前記システム。
【請求項１８】
請求項１６記載のシステムであって、更に、
ａ．前記フィルタに接続され、前記有限インパルス応答フィルタからの前記デジタル出力信号の強度を閾値と比較し、強度値と前記閾値を超えた各々のピークの時刻とを含むピークのリストを実時間で生成するように構成された、閾値およびピーク検出器と、
ｂ．前記フィルタと前記閾値およびピーク検出器の両方に接続され、前記ピークのリストを前記閾値およびピーク検出器から受け取り、前記貯蔵タンク内の液体の深さの値を前記ピークのリストに基づいて計算し、前記貯蔵タンク内の液体の深さに基づき変調されて変化するデジタル・パルス幅変調信号を生成するように構成されている制御回路と、
ｃ．該制御回路に接続され、該制御回路で受け取られた前記ピークのリストを格納するように構成された記憶装置と、
ｄ．前記制御回路に接続され、前記デジタル・パルス幅変調信号をアナログ・パルス幅変調信号に変換するように構成されているデジタル／アナログ変換器と、
ｅ．該デジタル／アナログ変換器に接続され、前記アナログ・パルス幅変調信号を前記貯蔵タンクの液体の深さと相関のあるレベル信号発生出力信号に変換するように構成されている、レベル信号発生回路とを含む、前記システム。
【請求項１９】
請求項１８記載のシステムにおいて、前記閾値およびピーク検出器が前記閾値を前記デジタル出力信号の強度値の値に基づいて再計算する、前記システム。
【請求項２０】
請求項１６記載のシステムにおいて、
ａ．前記フィルタが、前記デジタル入力信号を前記パルス波の２倍の周波数でサンプリングする、第１有限インパルス応答フィルタと第２有限インパルス応答フィルタとを有する、複素フィルタを含み、
ｂ．前記第１有限インパルス応答フィルタでフィルタ処理された、サンプリングされた前記デジタル入力信号が、前記第２有限インパルス応答フィルタでフィルタ処理された、サンプリングされた前記デジタル入力信号に対して９０度位相がずれている、前記システム。
【請求項２１】
請求項２０記載のシステムにおいて、前記フィルタが前記第１有限インパルス応答フィルタからの信号出力および、前記第２有限インパルス応答フィルタからの信号出力の二乗値の和の平方根を計算する、前記システム。
【請求項２２】
請求項２０記載のシステムにおいて、前記フィルタが二乗値の和の平方根の近似値を、前記第１有限インパルス応答フィルタからの信号出力の絶対値と、前記第２有限インパルス応答フィルタからの信号出力の絶対値のうち大きな方と、前記第１有限インパルス応答フィルタからの信号出力の絶対値と、前記第２有限インパルス応答フィルタからの信号出力の絶対値のうち小さな方の３／８倍とを加算して計算する、前記システム。
【請求項２３】
請求項２０記載のシステムにおいて、前記フィルタが前記デジタル入力信号と前記フィルタを定義する係数との間の位相差を決定するように構成されている、前記システム。
【請求項２４】
貯蔵タンク内の液体の深さを決定するためのシステムにおいて、前記液体の深さは液体の上表面で反射されたパルス波を検出した後に決定される前記システムであって、
ａ．反射パルス波を測定し、該反射パルス波に対応するアナログ入力信号を発生するように構成されたトランスデューサと、
ｂ．該トランスデューサに接続され、前記アナログ入力信号をデジタル入力信号に変換するように構成されたアナログ／デジタル変換器と、
ｃ．該アナログ／デジタル変換器に接続され、前記デジタル入力信号を受け取り、デジタル出力信号を発生するように構成された有限インパルス応答フィルタを含むフィルタであって、前記有限インパルス応答フィルタが、
ｉ．２段シフトレジスタと、
ｉｉ．２段シフトレジスタに接続された第１減算器と、
ｉｉｉ．第１減算器に接続され、ｎが４以上の偶数整数であるｎ／２段シフトレジスタと、
ｉｖ．第１減算器とｎ／２段シフトレジスタの両方に接続された第２減算器と、
ｖ．第２減算器に接続された１つの加算器と、
ｖｉ．この加算器に接続された記憶レジスタとを含む、前記フィルタと、
を含む、前記システム。
【請求項２５】
請求項２４記載のシステムにおいて、
ａ．前記第１減算器が２つの入力端子と１つの出力端子を有し、前記第１減算器の入力端子の各々が前記２段シフトレジスタの段の１つに接続されており、
ｂ．前記ｎ／２段シフトレジスタが前記第１減算器の出力端子に接続された１つの入力端子を有し、
ｃ．前記第２減算器が前記第１減算器の出力端子に接続された第１入力端子、前記ｎ／２段シフトレジスタの第ｎ／２段に接続された第２入力端子、および１つの出力端子を有し、
ｄ．前記加算器が前記第２減算器の出力端子に接続された第１入力端子、第２入力端子、および１つの出力端子を有し、
ｅ．前記記憶レジスタが、前記加算器の出力端子に接続された１つの入力端子、前記加算器の第２入力端子に接続された１つの出力端子を有する、前記システム。
【請求項２６】
請求項２４記載のシステムであって、更に、
ａ．前記フィルタに接続され、前記有限インパルス応答フィルタからの前記デジタル信号出力の強度を閾値と比較し、強度値と前記閾値を超えた各々のピークの時刻とを含むピークのリストを実時間で生成するように構成された、閾値およびピーク検出器と、
ｂ．前記フィルタと前記閾値およびピーク検出器の両方に接続され、前記ピークのリストを前記閾値およびピーク検出器から受け取り、前記貯蔵タンク内の液体の深さの値を前記ピークのリストに基づいて計算し、前記貯蔵タンク内の液体の深さに基づき変調されて変化するデジタル・パルス幅変調信号を生成するように構成されている制御回路と、
ｃ．該制御回路に接続され、該制御回路で受け取られた前記ピークのリストを格納するように構成された記憶装置と、
ｄ．前記制御回路に接続され、前記デジタル・パルス幅変調信号をアナログ・パルス幅変調信号に変換するように構成されているデジタル／アナログ変換器と、
ｅ．該デジタル／アナログ変換器に接続され、前記アナログ・パルス幅変調信号を前記貯蔵タンクの液体の深さと相関のあるレベル信号発生出力信号に変換するように構成されている、レベル信号発生回路と、
を含む、前記システム。
【請求項２７】
請求項２６記載のシステムにおいて、前記閾値およびピーク検出器が前記閾値を前記デジタル出力信号の強度値の値に基づいて再計算する、前記システム。
【請求項２８】
請求項２６記載のシステムにおいて、
ａ．前記フィルタが、前記デジタル入力信号を前記パルス波の２倍の周波数でサンプリングする、第１有限インパルス応答フィルタと第２有限インパルス応答フィルタとを有する、複素フィルタを含み、
ｂ．前記第１有限インパルス応答フィルタでフィルタ処理された、サンプリングされた前記デジタル入力信号が、前記第２有限インパルス応答フィルタでフィルタ処理された、サンプリングされた前記デジタル入力信号に対して９０度位相がずれている、前記システム。
【請求項２９】
請求項２６記載のシステムにおいて、前記フィルタが前記第１有限インパルス応答フィルタからの信号出力および、前記第２有限インパルス応答フィルタからの信号出力の二乗値の和の平方根を計算する、前記システム。
【請求項３０】
請求項２６記載のシステムにおいて、前記フィルタが二乗値の和の平方根の近似値を、前記第１有限インパルス応答フィルタからの信号出力の絶対値と、前記第２有限インパルス応答フィルタからの信号出力の絶対値のうち大きな方と、前記第１有限インパルス応答フィルタからの信号出力の絶対値と、前記第２有限インパルス応答フィルタからの信号出力の絶対値のうち小さな方の３／８倍とを加算して計算する、前記システム。
【請求項３１】
請求項２６記載のシステムにおいて、前記フィルタが反射波に対応する前記デジタル入力信号と、サンプリングされた前記デジタル信号との間の位相差を決定するように構成されている、前記システム。
【請求項３２】
有限インパルス応答フィルタであって、
ａ．ｎが４以上の偶数整数である、ｎ段シフトレジスタと、
ｂ．該ｎ段シフトレジスタに接続され、各々が第１入力端子、ｎ段シフトレジスタの１つの段に接続された第２入力端子、および１つの出力端子を有するｎ／２個の減算器と、
ｃ．前記ｎ段シフトレジスタに接続され、各々が前記減算器の出力端子に接続された第１入力端子、および前記ｎ段シフトレジスタの１つの段に接続された第２入力端子、を有するｎ／２−１個の加算器とを含み、
ｄ．前記ｎ／２個の減算器の１つの、第１入力端子が前記ｎ段シフトレジスタの第１段に接続され、他の前記減算器の各々の第１入力端子が加算器の出力端子に接続されている、前記有限インパルス応答フィルタ。
【請求項３３】
有限インパルス応答フィルタであって、
ａ．ｎが１以上の整数である、ｎ段シフトレジスタと、
ｂ．該ｎ段シフトレジスタの１つの段に接続された第１入力端子、第２入力端子、および１つの出力端子を有する１つの減算器と、
ｃ．前記ｎ段シフトレジスタの別の段に接続された第１入力端子、第２入力端子、前記減算器の第２入力端子に接続された出力端子、を有する１つの加算器と、
ｄ．前記減算器の出力端子に接続された１つの入力端子と、前記加算器の第２入力端子に接続された１つの出力端子を有する１つの記憶レジスタと、
を含む、前記有限インパルス応答フィルタ。
【請求項３４】
有限インパルス応答フィルタであって、
ａ．２段シフトレジスタと、
ｂ．各々の第１減算器入力端子が２段シフトレジスタの１つの段に接続された２つの入力端子、および１つの出力端子を有する第１減算器と、
ｃ．ｎが４以上の偶数整数である、前記第１減算器の出力端子に接続された入力端子を有するｎ／２段シフトレジスタと、
ｄ．前記第１減算器の出力端子に接続された第１入力端子、前記ｎ／２段シフトレジスタの第ｎ／２段に接続された第２入力端子、および１つの出力端子を有する第２減算器と、
ｅ．該第２減算器の出力端子に接続された第１入力端子、第２入力端子、および１つの出力端子を有する１つの加算器と、
ｆ．該加算器の出力端子に接続された入力端子と、該加算器の第２入力端子に接続された１つの出力端子を有する１つの記憶レジスタと、
を含む、前記有限インパルス応答フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に貯蔵タンク内の液体レベル決定分野に係わるものである。更に詳細には、本発明は反射された音波の受信時刻を測定するための装置に関するものである。
【背景技術】
【０００２】
貯蔵タンク内の液体レベルは種々の技術を用いて測定可能である。ひとつの技術では、トランスデューサが貯蔵タンクの底面に接続されている。このトランスデューサは関数発生器からのパルスで励起される。トランスデューサからの振動は貯蔵タンク内部の液体内にパルス波を励起し、これは上方に液体／気体界面、すなわち液体の頂部とその液体上部の気体との表面に伝搬する。液体／気体界面で、波の一部がトランスデューサに向かって反射され、そこで受信される。この反射波に基づいてトランスデューサは電気信号を生成し、これは処理システムに与えられる。処理システムはトランスデューサから液体頂部までの距離、従って貯蔵タンク内の液体の深さを、液体を通る音速の既知の値と、その音波がトランスデューサから液体／気体界面まで伝搬しこのトランスデューサに戻ってくるまでの測定時間に基づいて計算する。
【０００３】
従って、貯蔵タンク内の液体深さの正確な計算は、反射波がトランスデューサで受信された時間を正確に決定することに依存する。従って、反射波の受信時間を正確に決定することにより、貯蔵タンク内の液体の深さを正確に計算するための超音波測定システム並びに方法の必要性は理解されよう。本発明はこの要求を満足する。
【発明の開示】
【課題を解決するための手段】
【０００４】
本発明の実施例は超音波測定システムを含み、これは貯蔵タンクの液体の精密な深さ測定を、貯蔵タンク内でトランスデューサにより誘導された反射波の受信時間を正確に測定することにより提供する。
【０００５】
本発明の１つの実施例は貯蔵タンク内の液体の深さを決定するためのシステムである。液体の深さは液体表面で反射されたパルス波の検出後に決定される。このシステムはトランスデューサ、アナログ／デジタル変換器、およびフィルタを含む。トランスデューサは反射されたパルス波を検出し、その反射されたパルス波に対応するアナログ入力信号を生成するように構成されている。アナログ／デジタル変換器はトランスデューサに接続されていて、アナログ入力信号をデジタル入力信号に変換するように構成されている。フィルタはアナログ／デジタル変換器に接続されている。このフィルタは有限インパルス応答フィルタを含み、これはデジタル入力信号を受けてデジタル出力信号を生成するように構成されている。有限インパルス応答フィルタは、ｎが４以上の偶数整数であるｎ段シフトレジスタ、ｎ段シフトレジスタに接続されたｎ／２個の減算器、およびｎ段シフトレジスタに接続されたｎ／２−１個の加算器を含む。
【０００６】
別の、本発明の更に詳細な特徴として、ｎ／２個の減算器の各々は第１入力端子、ｎ段シフトレジスタの１つの段に接続された第２入力端子、そして１つの出力端子を有する。また、ｎ／２−１個の加算器の各々は、減算器の出力端子に接続された第１入力端子、およびｎ段シフトレジスタの１つの段に接続された第２入力端子を有する。更に、ｎ／２個の減算器の１つの第１入力端子はｎ段シフトレジスタの第１段に接続され、その他の減算器の第１入力端子の各々は、加算器の出力端子に接続されている。
【０００７】
別の、本発明の更に詳細な特徴として、有限インパルス応答フィルタが時刻ｔ１におけるデジタル出力信号、Ｏｕｔｐｕｔ（ｔ１）を時刻ｔ１におけるデジタル入力信号、Ｉｎｐｕｔ（ｔ１）、時刻ｔ０におけるデジタル出力信号、Ｏｕｔｐｕｔ（ｔ０）、および時刻ｔ０におけるｎ段シフトレジスタの第ｎ段内のデータ値、Ｘｎ−１（ｔ０）に基づいて計算するように構成されている。此処で、ｔ１は時刻ｔ０後次のクロックサイクルでの時刻であり、Ｏｕｔｐｕｔ（ｔ１）は下記の式に基づいて計算される：
Ｏｕｔｐｕｔ（ｔ１）＝  Ｉｎｐｕｔ（ｔ１）−（  Ｏｕｔｐｕｔ（ｔ０）＋  Ｘｎ−１（ｔ０））
【０００８】
別の、本発明の更に詳細な特徴として、本システムは更に閾値およびピーク検出器、制御回路および記憶装置を含む。閾値およびピーク検出器はフィルタに接続されている。閾値およびピーク検出器は有限インパルス応答フィルタからのデジタル出力信号の強度を閾値に対して比較し、強度の値と、閾値を超えた各々のピークの時刻とを含むピークのリストを実時間で生成するように構成されている。制御回路はフィルタと閾値およびピーク検出器の両方に接続されている。制御回路はピークのリストを閾値およびピーク検出器から受け取るように構成されている。記憶装置は制御回路に接続されており、制御回路から受け取ったピークのリストを記憶するように構成されている。
【０００９】
別の、本発明の更に詳細な特徴として、本システムは更に信号発生器と駆動装置とを含む。信号発生器は制御回路とトランスデューサとの間に接続されており、トランスデューサを刺激してパルス波を誘導するために使用される発生器信号を生成するように構成されている。駆動装置は信号発生器とトランスデューサとの間に接続されており、発生器信号がトランスデューサに接続される前に発生器信号を増幅するように構成されている。また、フィルタは整合フィルタを含み、これはアナログ入力を発生器信号と比較するように構成されている。
【００１０】
別の、本発明の更に詳細な特徴として、制御回路が貯蔵タンク内の液体の深さの値をピークのリストに基づいて計算する。また、制御回路はデジタル・パルス幅変調信号を生成し、これは貯蔵タンク内の液体の深さに基づく変調により変化する。システムは更にデジタル／アナログ変換器およびレベル信号発生回路を含む。デジタル／アナログ変換器は制御回路に接続されており、デジタル・パルス幅変調信号をアナログ・パルス幅変調信号に変換するように構成されている。レベル信号発生回路はデジタル／アナログ変換器に接続されており、アナログ・パルス幅変調信号を、貯蔵タンク内の液体の深さに関連するレベル信号発生出力信号に変換するように構成されている。
【００１１】
別の、本発明の更に詳細な特徴として、システムは更に温度センサを含み、これは制御回路に接続されている。温度センサは制御回路に貯蔵タンク内の液体の温度を与えるように構成されている。制御回路は貯蔵タンク内の液体の深さの計算値を、貯蔵タンク内の液体の温度値に基づいて調整する。
【００１２】
別の、本発明の更に詳細な特徴として、閾値およびピーク検出器は閾値をデジタル出力信号の強度値の値に基づいて再計算する。また、本システムは更にトランスデューサとアナログ／デジタル変換器との間に接続されている増幅器を含む。この増幅器はアナログ入力信号を増幅するように構成されている。
【００１３】
別の、本発明の更に詳細な特徴として、フィルタは第１有限インパルス応答フィルタと第２有限インパルス応答フィルタとを有する複素フィルタを含み、これはデジタル入力信号をパルス波の周波数の二倍でサンプリングする。第１有限インパルス応答フィルタでフィルタ処理され、サンプリングされたデジタル入力信号は、第２有限インパルス応答フィルタでフィルタ処理され、サンプリングされたデジタル入力信号に対して９０度位相がずれている。また、フィルタは第１有限インパルス応答フィルタからの信号出力および第２有限インパルス応答フィルタからの信号出力の二乗和の平方根を計算する。
【００１４】
別の、本発明の更に詳細な特徴として、フィルタは二乗和の平方根の近似値を、第１有限インパルス応答フィルタからの信号出力と第２有限インパルス応答フィルタからの信号出力の絶対値の大きな方と、第１有限インパルス応答フィルタからの信号出力と第２有限インパルス応答フィルタからの信号出力の絶対値の小さな方を３／８倍した値とを加算することで計算する。二乗和の平方根の近似値は、ｎ段シフトレジスタを、出力信号のより小さな絶対値を有する第１または第２有限インパルス応答フィルタに対して右に２度シフトし；２度右にシフトされたｎ段シフトレジスタの出力を、より大きな絶対値を有する第１または第２有限インパルス応答フィルタの出力に加算した結果を第１加算値とし；より小さな出力信号の絶対値を有するｎ段シフトレジスタをもう一度右にシフトし；３度右シフトされたｎ段シフトレジスタを第１加算値に加算することで計算される。
【００１５】
別の、本発明の更に詳細な特徴として、フィルタはデジタル入力信号とそのフィルタを定義する係数との間の位相差を決定するように構成されている。
【００１６】
本発明の別の実施例は貯蔵タンク内の液体の深さを決定するためのシステムである。液体の深さは液体の表面から反射されたパルス波を検出した後に決定される。このシステムはトランスデューサ、アナログ／デジタル変換器およびフィルタを含む。トランスデューサは反射されたパルス波を検出し、反射されたパルス波に対応するアナログ入力信号を生成する。アナログ／デジタル変換器はトランスデューサに接続され、アナログ入力信号をデジタル入力信号に変換するように構成されている。フィルタはアナログ／デジタル変換器に接続されている。フィルタは有限インパルス応答フィルタを含み、これはデジタル入力信号を受け取り、デジタル出力信号を生成するように構成されている。有限インパルス応答フィルタは、ｎが１より大きな整数であるｎ段シフトレジスタ、ｎ段シフトレジスタに接続された減算器、ｎ段シフトレジスタと減算器の両方に接続された加算器、および加算器と減算器の両方に接続された記憶レジスタを含む。
【００１７】
別の、本発明の更に詳細な特徴として、減算器はｎ段シフトレジスタのいずれか１つの段に接続されている第１入力端子、第２入力端子、および出力端子を含む。加算器はｎ段シフトレジスタの別の段に接続された第１入力端子、第２入力端子、および減算器の第２入力端子に接続された出力端子を有する。記憶レジスタは減算器の出力端子に接続された入力端子と、加算器の第２入力端子に接続された出力端子とを有する。
【００１８】
本発明の別の実施例は貯蔵タンク内の液体の深さを決定するためのシステムである。液体の深さは液体の表面から反射されたパルス波を検出した後に決定される。このシステムはトランスデューサ、アナログ／デジタル変換器およびフィルタを含む。トランスデューサは反射されたパルス波を検出し、反射されたパルス波に相当するアナログ入力信号を生成する。アナログ／デジタル変換器はトランスデューサに接続され、アナログ入力信号をデジタル入力信号に変換するように構成されている。フィルタはアナログ／デジタル変換器に接続されている。フィルタは有限インパルス応答フィルタを含み、これはデジタル入力信号を受け取り、デジタル出力信号を生成するように構成されている。有限インパルス応答フィルタは、２段シフトレジスタ、２段シフトレジスタに接続された第１減算器、第１減算器に接続された、ｎが４以上の偶数整数であるｎ／２段シフトレジスタ、第１減算器およびｎ／２段シフトレジスタに接続された第２減算器、第２減算器に接続された加算器、および加算器に接続された記憶レジスタを含む。
【００１９】
別の、本発明の更に詳細な特徴として、第１減算器は２つの入力端子と１つの出力端子を有し、第１減算器の各々の入力端子は２段シフトレジスタのいずれか１つの段に接続されている。ｎ／２段シフトレジスタは１つの入力端子を有し、これは第１減算器の出力端子に接続されている。第２減算器は第１減算器の出力端子に接続された第１入力端子と、ｎ／２段シフトレジスタの第ｎ／２段に接続された第２入力端子とを有する。加算器は第２減算器の出力端子に接続された第１入力端子、第２入力端子、そして出力端子を有する。記憶レジスタは加算器の出力端子に接続された入力端子、および加算器の第２入力端子に接続された出力端子を有する。
【００２０】
本発明の別の実施例は有限インパルス応答フィルタであってこれは、ｎが４以上の偶数整数であるｎ段シフトレジスタ、ｎ段シフトレジスタに接続されたｎ／２個の減算器、ｎ段シフトレジスタに接続されたｎ／２−１個の加算器を含む。ｎ／２個の減算器の各々は第１入力端子、ｎ段シフトレジスタの１つの段に接続された第２入力端子、および出力端子を有する。ｎ／２−１個の加算器の各々は減算器の出力端子に接続された第１入力端子、ｎ段シフトレジスタの１つの段に接続された第２入力端子を有する。ｎ／２個の減算器の１つの第１入力端子はｎ段シフトレジスタの第１段に接続され、他の減算器の各々の第１入力端子は加算器の出力端子に接続されている。
【００２１】
本発明の別の実施例は有限インパルス応答フィルタであってこれは、ｎが１より大きな整数であるｎ段シフトレジスタ、減算器、加算器、および記憶レジスタを含む。減算器はｎ段シフトレジスタのいずれか１つの段に接続された第１入力端子、第２入力端子、および出力端子を有する。加算器はｎ段シフトレジスタの別の段に接続された第１入力端子、第２入力端子、および減算器の第２入力端子に接続された出力端子を有する。記憶レジスタは減算器の出力端子に接続された入力端子、加算器の第２入力端子に接続された出力端子を有する。
【００２２】
本発明の別の実施例は有限インパルス応答フィルタであってこれは、２段シフトレジスタ、第１減算器、ｎが４以上の偶数整数であるｎ／２段シフトレジスタ、第２減算器、加算器、および記憶レジスタを含む。第１減算器は２つの入力端子と１つの出力端子を有する。第１減算器の各入力端子は２段シフトレジスタのいずれか１つの段に接続されている。ｎ／２段シフトレジスタは第１減算器の出力端子に接続された入力端子を有する。第２減算器は第１減算器の出力端子に接続された第１入力、ｎ／２段シフトレジスタの第ｎ／２段に接続された第２入力端子、１つの出力端子を有する。加算器は第２減算器の出力端子に接続された第１入力端子、第２入力端子、および１つの出力端子を有する。記憶レジスタは加算器の出力端子に接続された入力端子、加算器の第２入力端子に接続された出力端子を有する。
【００２３】
本発明の別の特徴は、好適な実施例の添付図と共になされる以下の説明から明らかとなろう、添付図は本発明の原理を例として図示している。
【実施例】
【００２４】
添付図、特に図１ａを参照すると、液体１６を含む貯蔵タンクの上部１４に配置された超音波深さ測定システム１２を具備した貯蔵タンク１０が図示されている。超音波深さ測定システムは貯蔵タンクの上表面２０に接合されたトランスデューサ１８を含み、これは超音波２２を誘導し、これは気体２４を通して貯蔵タンク内の液体に向かって伝搬する。深さ測定システムはまた、処理システム２６を含み、これはトランスデューサを駆動し、トランスデューサの出力を監視し、貯蔵タンク内の液体の深さ２７を決定する。更に図２を参照すると、トランスデューサは典型的に対向する銀電気メッキ電極３０および３２を有する圧電結晶２８であり、これは送受信音響素子として動作する。トランスデューサは絶縁線３４を用いて処理システムに接続されている。対照的に、図１ｂは貯蔵タンクの下部３６に配置された超音波深さ測定システムと、貯蔵タンクの底面３８に対して接続されたトランスデューサを具備した貯蔵タンクを図示する。
【００２５】
図１ａおよび図１ｂに図示された２つの実施例において、トランスデューサ１８は超音波２２を気体２４または液体１６のいずれかの中に誘導し、これは液体／気体界面４０に向けて伝搬する。波が液体／気体界面に達すると、波の一部４２が貯蔵タンク１０の上部１４または下部３６のいずれかに配置されているトランスデューサに向けて反射される。反射された波はトランスデューサで検出され電気エネルギーに変換される。
【００２６】
図２は超音波深さ測定システム１２のブロック図であり、これは超音波２２を生成し、反射波４２を検出し、貯蔵タンク１０内の液体１６の深さ２７を決定するために使用される。深さ測定システムはトランスデューサ１８、増幅器４４、アナログ／デジタル（Ａ／Ｄ）変換器４６、フィルタ４８、閾値およびピーク検出器５０、制御回路５２、記憶装置５４、信号発生器５６、駆動装置５８、デジタル／アナログ（Ｄ／Ａ）変換器６０、およびレベル信号発生回路６２を含む。
【００２７】
制御回路５２は深さ測定システム１２の動作を制御する。深さ測定処理は制御回路が一連のパルスを第１ライン６４上で信号発生器５６に供給することから開始される。これらのパルスに応答して、信号発生器はほぼ４周期とほぼ３２周期の間の信号を生成し、これは周波数でほぼ１０キロヘルツ（ｋＨｚ）からほぼ１２０ｋＨｚの周波数範囲である。
【００２８】
信号発生器５６からの信号出力は第２のライン６６上を駆動装置５８へ供給され、これは信号発生器からの信号を増幅し、ほぼ１００ボルトからほぼ１２００ボルトの範囲のピーク間電圧を有する高電圧信号を出力する。駆動装置からの高電圧信号出力は第３のライン６８を介してトランスデューサ１８の１つの電極３０に接続される。この高電圧信号はトランスデューサを刺激してトランスデューサを振動させ、これはトランスデューサに隣接した気体２４または液体１６内に波２２を誘導する。このトランスデューサは誘導された波が意図した目標、例えば貯蔵タンク１０内の液体／気体界面４０に向けられるように配置され整列されている。波は貯蔵タンク内の液体または気体を通って伝搬し、波の一部４２は液体／気体界面で反射されてトランスデューサに向かって戻される。
【００２９】
反射波４２がトランスデューサ１８に到着した後、トランスデューサはその反射波の音響エネルギーを電気エネルギー、更に詳細には電気信号に変換する。トランスデューサで生成された電気エネルギー強度はトランスデューサで最初に誘導された超音波エネルギーの強度より小さいが、それは下記を含む幾つかの要因による：ビーム分散、液体／気体界面４０での反射損失、トランスデューサと伝送媒体１６および２４間の音響インピーダンス不整合、トランスデューサの効率の悪さ、および周辺環境による伝送損失。
【００３０】
更に図３ａを参照すると、トランスデューサ１８が反射波４２を受信した後、トランスデューサで生成された電気信号は第４のライン７０上で増幅器４４に与えられ、これは電気信号を少なくとも２００倍またはそれ以上に増幅し、結果としてピーク強度７４を有する増幅された信号７２となる。増幅された信号は第５のライン７８上をＡ／Ｄ変換器４６に供給される。増幅器の増幅係数はＡ／Ｄ変換器への信号入力が、トランスデューサが反射波を受信していない時でも、常に量子化雑音、すなわちＡ／Ｄ変換器の最小ビット、以上となるように選定される。増幅された信号は反射波の電気信号を基準雑音７６からさらに精密に区別するのを容易とする利点がある。増幅された信号はまた上記の要因により失われた信号強度を補償する。
【００３１】
Ａ／Ｄ変換器４６は増幅された信号７２を信号発生器５６からの信号出力の４倍の周波数（所望の検出周波数の４倍）でサンプリングし、増幅された信号をデジタル化して出力する。次に、Ａ／Ｄ変換器からのデジタル化された信号出力は第６のライン８０上をフィルタ４８に供給される。
【００３２】
更に図３ｂを参照すると、信号発生器５６からの信号出力の強度を切り落として、基準波形の強度８４がほぼ＋１ボルトからほぼ−１ボルトの範囲となるように基準波形８２を生成することが可能である。従って、基準波形の周波数および長さ８６は信号発生器から駆動装置５８への信号出力の周波数および長さ８８に一致する。基準波形の長さは第７ライン９０上をフィルタ４８に供給されて、整合フィルタ処理を容易とする。
【００３３】
フィルタ４８、その例は本書の中で後ほど詳細に説明される、は整合フィルタ処理技術または他の相関技術を実行し、その中でＡ／Ｄ変換器４６からフィルタへの信号入力が基準波形８２と比較される。更に図４を参照すると、フィルタは次に出力信号９２を生成し、これはＡ／Ｄ変換器からの信号がほぼ基準波形に近づいた時点でピーク値９４に達する。
【００３４】
フィルタ４８から出力された信号９２は第８のライン９６上で閾値およびピーク検出器５０に供給される。最初、閾値およびピーク検出器はフィルタからの信号出力の強度を閾値９８と、図４に図示されるように比較する。次に、閾値およびピーク検出器は、閾値を超える出力信号のピーク９４を検出する。最後に、閾値およびピーク検出器は、閾値を超えた各ピークに関連する時刻値１００を含む電気信号を第９のライン１０２上で制御回路５２に供給する。制御回路はピークの時刻値を用いて貯蔵タンク１０内の液体１６の深さ２７を計算する。
【００３５】
本発明の別の実施例において、液体１６の深さ２７を実時間で計算する代わりに、制御回路５２はピーク９４の時刻値１００を記憶装置５４に第１０のライン１０４を介して転送し、液体深さの計算を後で行うようにすることも可能である。好適に、閾値９８を超えるピークのみが記憶装置に記憶されるので、深さ測定システム１２で必要とされるメモリが節約できる。
【００３６】
深さの計算中、制御回路５２は往復時間周期、これは超音波２２がトランスデューサ１８から送信され反射波４２がトランスデューサで受信されるまでの時間を決定する。制御回路は貯蔵タンク１０内の液体１６の深さ２７を、往復時間周期に基づき予め定められた時間間隔で監視できる。例えば、特定のアプリケーションにおいて、制御回路は往復時間周期が５ミリ秒なので貯蔵タンク内の液体は３０秒毎に監視されるべきと決定できる。
【００３７】
温度センサ（図示せず）はトランスデューサに影響する温度条件を監視するために使用される。制御回路は温度センサからの温度値を用いて、液体１６そして／または気体２４の温度変化による深さ測定の調整計算を行う。例えば、温度が２１度の場合、貯蔵タンク１０の頂部２０（図１ａ参照）に配置されているトランスデューサから空気中を通って伝搬するパルス波２２の全距離は、ｄ＝ｖ（音速）＊ｔ＝（３３１．５＋０．６＊（２１度））ｍ／秒＊（０．００５秒）＝１．７２メートルであり、これは温度補正を含む。計算された距離は２で割り算されるが、それはトランスデューサと液体／気体界面４０との間の距離は、波２２と４２が伝搬した往復距離の半分だからである。従って、トランスデューサが貯蔵タンクの頂部に配置されている場合、貯蔵タンク内の液体の量は貯蔵タンクの高さ１０６、例えば６メートルを用いて、距離ｄの半分、例えば、ｄ／２＝０．８６メートルを引き算し、その結果貯蔵タンク内の液体が５．１４メートルの値と計算される。同様に、図１ｂに図示された実施例に対しても計算できて、此処ではトランスデューサが貯蔵タンクの底面３８に取り付けられている。
【００３８】
全体として本発明は貯蔵タンク１０内の液体１６の深さ２７の精密な測定を提供するが、それは波２２および４２の伝搬周期がフィルタ４８を用いて正確に決定できるからである。フィルタからのピーク値９４出力のみが解析されるので、処理の必要が最小限となる。また、計算された時間周期は温度変化に対して補正される。
【００３９】
本発明の更に別の実施例において、制御回路５２はパルス幅変調（ＰＷＭ）信号を生成し、これは貯蔵タンク１０内の液体１６の計算された深さ２７に従って変化する。ＰＷＭ信号は第１１のライン１０８上でＤ／Ａ変換器６０に与えられ、これはＰＷＭ信号をほぼ０ボルトからほぼ＋３．３ボルトの間の強度の電圧信号に変形する。Ｄ／Ａ変換器からの信号出力は第１２のライン１１０上でレベル信号発生回路６２に与えられ、これは貯蔵タンク内の液体の深さまたはレベルに対応する電圧そして／または電流を有する信号を出力する。
【００４０】
本発明の更に別の実施例において、レベル信号発生回路６２は人工負荷であり、これはＤ／Ａ変換器６０からの信号出力を、ほぼ＋４ｍＡからほぼ＋２０ｍＡの間の負荷電流に変換する。人工負荷は典型的に、そのベースがＤ／Ａ変換器に、そしてコレクタがＶｃｃ（＋５ボルト）に接続されているバイポーラ接合トランジスタ（図示せず）を含む。この人工負荷で生成される負荷電流の値は貯蔵タンク１０内の液体１６の深さに比例する。例えば、ほぼ＋２０ｍＡの負荷電流は貯蔵タンクが満液であることに相当し、一方ほぼ＋４ｍＡの負荷電流は貯蔵タンクが空であることに相当する。従って、負荷電流を外部装置（図示せず）に提供することが可能であり、そうすることにより、外部装置に対して貯蔵タンク内の液体の深さを与えることができる。
【００４１】
上記に説明したように、フィルタ４８は波２２および４２のトランスデューサ１８から液体／気体界面４０へ、そしてトランスデューサへ戻るまでの往復伝搬時間を決定するために使用される。更に図５を参照すると、フィルタはデジタル・フィルタ１１２を含むことも可能であるが、デジタル・フィルタを使用する際の制限も存在する。特に、もっとも廉価な処理装置（図示せず）は、信号検出および雑音耐性を改善するためにデジタル・フィルタで使用される古典的デジタル信号処理装置（ＤＳＰ）を実現するために必要なクロック速度およびメモリ空間に欠けている。
【００４２】
デジタル・フィルタ１１２を実現するために一般的に２つの手法が採られている。第１の手法は、それぞれ加算および乗算演算を実行するように構成された加算器１１６と乗算器１１８と組み合わされたシフトレジスタ１１４を使用する方法である。これらはＤＳＰ処理装置と呼ばれる。ＤＳＰ処理装置は高いクロック速度で実行し、レベル測定アプリケーションで通常利用出来る以上の電力を消費する。ＤＳＰ処理装置に関する別の欠点は値段が高いことである。
【００４３】
第２の手法では、反射波４２に基づきトランスデューサ１８から生成された電気信号が記憶装置５４に記憶され、後で低速度処理装置（図示せず）を用いて処理される。この方法は、更に別の記憶装置を必要とする欠点があり、これは深さ測定システム１２の全体価格を上昇させる。
【００４４】
本発明の実施例は有限インパルス応答（ＦＩＲ）フィルタ１２０の方式を含み、これは正弦波信号を検出するために使用される。図５のブロック図に図示されたＦＩＲフィルタの古典的な実現方法では、入力サンプル列を受信するためのｎ段シフトレジスタ１１４を含み、此処で各々の段はｍサンプル幅、例えばｍは８，１０，または１２に等しい、である。シフトレジスタの各段１２２−１３２は、乗算器１１８に接続されたタップ１３４を有し、この乗算器はシフトレジスタの各段内のデータ値にそれぞれの重み係数、ｈｉ、を乗算し、此処でｉはシフトレジスタ内の段の参照番号である。ｎ個の乗算器の出力はｎ−１個の加算器１１６を用いて合計され、各加算器は２つの入力端子１３３と１つの出力端子１３５を有し、結果としてフィルタの出力信号を生成する。従って、サンプルの入力列に対してフィルタ機能を実現するために、ｎ段シフトレジスタに対して、ｎ回の乗算演算およびｎ−１回の加算演算が必要である。
【００４５】
検出されるべき信号が正弦波で、データのサンプル速度が検出対象で必要とされる信号の周波数の２倍である場合、重み係数、ｈｉ，は図６に図示されるように＋１または−１に低減できる。この結果図５の乗算器１１８が削除されて、その他の全ての加算器１１６を減算器１３６に置き換えることが可能であり、各々の減算器は２つの入力端子１３７および１つの出力端子１３９を有する。従って、ｎ回の乗算演算が削除され、シフトレジスタの段の値は単に加算または減算されてフィルタ出力信号が生成される。これはフィルタ出力信号を生成するために必要な処理ステップをｎ−１個の加算および減算演算に削減する。
【００４６】
重み係数、ｈｉ，が＋１および−１の場合、図６に図示されるようにフィルタ出力は下記の式で表される：
Ｏｕｔｐｕｔ（ｔ１）＝Ｉｎｐｕｔ（ｔ１）−（Ｏｕｔｐｕｔ（ｔ０）＋Ｘｎ−１（ｔ０））
此処で、Ｏｕｔｐｕｔ（ｔ０）は時刻ｔ０でのフィルタ１２０からのデータ出力、
Ｘｎ−１（ｔ０）は時刻ｔ０でのシフトレジスタ１１４の、第ｎ番段１３２、または最終段のデータ、
Ｉｎｐｕｔ（ｔ１）は時刻ｔ１でのシフトレジスタ１１４の、第０番段１２２、または初段のデータ、
Ｏｕｔｐｕｔ（ｔ１）は時刻ｔ１でのフィルタからのデータ出力、
ｔ１は時刻ｔ０の後、次のクロック周期での時刻である。
【００４７】
上記の式は、図７に図示されているように、８段シフトレジスタ１３８を有するＦＩＲフィルタ１２０を含む以下の例から導かれる。シフトレジスタは時刻ｔ０における個々の点での段値、Ｘ０（ｔ０），Ｘ１（ｔ０），Ｘ２（ｔ０），Ｘ３（ｔ０），Ｘ４（ｔ０），Ｘ５（ｔ０），Ｘ６（ｔ０），およびＸ７（ｔ０），そしてフィルタの出力は：
Ｏｕｔｐｕｔ（ｔ０）＝Ｘ０（ｔ０）−Ｘ１（ｔ０）＋Ｘ２（ｔ０）−Ｘ３（ｔ０）＋Ｘ４（ｔ０）−Ｘ５（ｔ０）＋Ｘ６（ｔ０）−Ｘ７（ｔ０）
【００４８】
次のクロック周期の後、時刻ｔ１においてシフトレジスタ１３８内の８つの段は値、Ｘ０（ｔ１），Ｘ１（ｔ１），Ｘ２（ｔ１），Ｘ３（ｔ１），Ｘ４（ｔ１），Ｘ５（ｔ１），Ｘ６（ｔ１），およびＸ７（ｔ１）を有する。此処で、Ｘ０（ｔ１）はシフトレジスタへの最新のデータ入力である。時刻ｔ１でのフィルタ１２０の出力は：
Ｏｕｔｐｕｔ（ｔ１）＝Ｘ０（ｔ１）−Ｘ１（ｔ１）＋Ｘ２（ｔ１）−Ｘ３（ｔ１）＋Ｘ４（ｔ１）−Ｘ５（ｔ１）＋Ｘ６（ｔ１）−Ｘ７（ｔ１）
Ｘ１（ｔ１）＝Ｘ０（ｔ０）、Ｘ２（ｔ１）＝Ｘ１（ｔ０）、Ｘ３（ｔ１）＝Ｘ２（ｔ０）、Ｘ４（ｔ１）＝Ｘ３（ｔ０）、Ｘ５（ｔ１）＝Ｘ４（ｔ０）、Ｘ６（ｔ１）＝Ｘ５（ｔ０）、そしてＸ７（ｔ１）＝Ｘ６（ｔ０）、であるから、時刻ｔ１でのフィルタの出力は：
Ｏｕｔｐｕｔ（ｔ１）＝Ｘ０（ｔ１）−Ｘ０（ｔ０）＋Ｘ１（ｔ０）−Ｘ２（ｔ０）＋Ｘ３（ｔ０）−Ｘ４（ｔ０）＋Ｘ５（ｔ０）−Ｘ６（ｔ０）
Ｏｕｔｐｕｔ（ｔ１）＝Ｘ０（ｔ１）−（Ｘ０（ｔ０）−Ｘ１（ｔ０）＋Ｘ２（ｔ０）−Ｘ３（ｔ０）＋Ｘ４（ｔ０）−Ｘ５（ｔ０）＋Ｘ６（ｔ０））
Ｏｕｔｐｕｔ（ｔ１）＝Ｘ０（ｔ１）−（Ｏｕｔｐｕｔ（ｔ０）＋Ｘ７（ｔ０））であり、
ｎ段シフトレジスタに対して一般的な場合、上記の式は：
Ｏｕｔｐｕｔ（ｔ１）＝Ｘ０（ｔ１）−（Ｏｕｔｐｕｔ（ｔ０）＋Ｘｎ−１（ｔ０））となる。
【００４９】
従って、時刻ｔ１でのフィルタ１２０出力は時刻ｔ０での出力、時刻ｔ０でのシフトレジスタ１３８へのサンプル入力、および時刻ｔ０でのシフトレジスタのｎ−１段１３２から、単に１つの加算演算および１つの減算演算を用いて、フィルタの長さ、すなわちデジタル・フィルタのシフトレジスタ内の段数とは独立に決定可能である。
【００５０】
信号周波数の２倍のサンプル速度を備えたデジタル・フィルタ１１４を実現することは実際的では無い。フィルタへの信号入力の位相に対するサンプル・クロックのタイミングは、結果としてそのサンプルがゼロ交差の点またはその近くで信号のサンプリングされる可能性があり、信号のサンプルがそのピーク時点で採られるとフィルタ出力はゼロまたは出力に比較して非常に低くなる可能性がある。この問題を解消するために、図８を参照すると、２つのデジタル・フィルタ１４０および１４２が用いられていて、フィルタ１４２は入力信号のサンプリングを別のフィルタ１４０とは位相を９０度ずらして行っている。これは信号入力のＡ／Ｄ変換器４６へのサンプリングを所望の周波数の４倍で実施し、１つ置きのサンプルを２つのフィルタの１つに供給することで実現できる。互いに９０度位相をずらした２つのフィルタを使用することは、一般的に複素フィルタ１４４と呼ばれる。図８に示される２つのフィルタは、例えば図５，６および７に示されるＦＩＲフィルタ１２０である。
【００５１】
本実施例において、図８のデジタル・フィルタ１４４は図２に図示されたフィルタ４８の代わりであり、従って図８の入力信号は図２のＡ／Ｄ変換器４６の出力信号である。本実施例において、Ａ／Ｄ変換器は信号発生器５６からの信号出力の周波数の４倍で動作する。デジタル化された入力信号は第１３のライン１４６上で第１フィルタ１４０に供給される。第１フィルタからの信号出力は第１４のライン１４８に従って第１回路１５０に接続され、これは第１フィルタからの信号出力の値を二乗する。二乗された第１値は第１５のライン１５２上で加算器１５６の入力端子１５４に供給される。
【００５２】
また、デジタル化された入力信号はＡ／Ｄ変換器４６から第１６のライン１５８上で第２フィルタ１４２に供給される。第２フィルタからの信号出力は第１７のライン１６４上で第２回路１６６へ供給され、これは第２フィルタからの信号出力の値を二乗する。二乗された第２値は第１８のライン１６８上で加算器１５６のもう一つの入力端子１７０に供給される。加算器からの信号出力は第１９のライン１７２上で回路１７４に供給され、これは加算器の出力信号の平方根を計算する。平方根を計算するこの回路の出力は第２０のライン１７６上に与えられ、これは図２の閾値およびピーク検出器回路５０に接続する。従って、図８に図示されたフィルタ１４４の出力は以下の式で表される：
Ｏｕｔｐｕｔ＝ＳＱＲＴ（Ｏｕｔｐｕｔ１２＋Ｏｕｔｐｕｔ２２）
此処でＯｕｔｐｕｔ１は第１フィルタ１４０からの信号出力、そして
Ｏｕｔｐｕｔ２は第２フィルタ１４２からの信号出力である。
【００５３】
上記の式の中に示されている、二乗和の平方根計算の近似は以下の手順を用いて計算できる。最初にＯｕｔｐｕｔ１およびＯｕｔｐｕｔ２の両方に対して絶対値が計算される。次にＯｕｔｐｕｔ１の絶対値がＯｕｔｐｕｔ２の絶対値と比較される。出力信号、Ｏｕｔｐｕｔの近似値は、下記の式に示すように、絶対値の大きな方に絶対値の小さな方の３／８倍を加算して決定される：
Ｏｕｔｐｕｔ≒大きな方の出力＋３／８＊（小さな方の出力）
此処で：大きな方の出力はＯｕｔｐｕｔ１の絶対値とＯｕｔｐｕｔ２の絶対値の大きな方であり、そして
小さな方の出力はＯｕｔｐｕｔ１の絶対値とＯｕｔｐｕｔ２の絶対値の小さな方である。
【００５４】
従って、Ｏｕｔｐｕｔ１の絶対値がＯｕｔｐｕｔ２の絶対値より大きい場合、Ｏｕｔｐｕｔ  の値はＯｕｔｐｕｔ１の絶対値にＯｕｔｐｕｔ２の絶対値の３／８倍を加算して近似される。これと同様、Ｏｕｔｐｕｔ２の絶対値がＯｕｔｐｕｔ１の絶対値より大きい場合、Ｏｕｔｐｕｔの値はＯｕｔｐｕｔ２の絶対値にＯｕｔｐｕｔ１の絶対値の３／８倍を加算して近似される。
【００５５】
Ｏｕｔｐｕｔ  信号に対する二乗和の平方根計算の上記の近似は、代わりに図９の流れ図に図示された処理手順ステップを用いて実行できる。更に詳細には、フィルタのシフトレジスタ１１４および１３８、Ｏｕｔｐｕｔ１の第１フィルタ１４０またはＯｕｔｐｕｔ２の第２フィルタ１４２、はより小さな絶対値を有する、Ｏｕｔｐｕｔ１またはＯｕｔｐｕｔ２の信号に対して右に２度シフト１７８および１８０シフトされる。次に小さな絶対値を有する信号に対するシフトレジスタの値に、大きな絶対値を有する信号の絶対値が加算される１８２。次に、小さな絶対値を有する信号に対するシフトレジスタがもう一度右にシフトされ１８４、続いて先の合計値に加算される１８６。この手順は図８に図示された実施例の中で、フィルタ出力の値を二乗する第１および第２回路１５０および１６６、加算器１５６、および平方根を計算する回路１７４の代わりに使用される。
【００５６】
本発明の上記実施例は好適に単純なＦＩＲフィルタ１２０を提供し、これはデジタル・フィルタの長さに関係なく、入力サンプル毎に唯１つの加算演算および１つの減算演算を用いて実現できる。また、本発明の実施例は好適に２つのＦＩＲフィルタ１４０および１４２を含む複素フィルタ１４４を提供し、これらの各々はフィルタの長さに関係なく、入力サンプル毎に唯１つの加算演算および１つの減算演算を用いて実施できる。従って、複素フィルタに含まれる２つのＦＩＲフィルタは、合計で２つの加算演算および２つの減算演算のみを用いて実現できる。
【００５７】
図１０はＦＩＲフィルタ１２０の別のバージョン１８８を図示し、これは本発明の実施例の中で正弦波入力信号を検出するために使用される。図１０に図示されたフィルタは図６に示されたフィルタ１２０の簡略化である。図１０に図示されたフィルタは、ｎ段シフトレジスタ１９４、減算器１９６、加算器１９８、および記憶レジスタ２００を含む。ｎ段シフトレジスタはフィルタへのサンプル入力を受け取る。ｎ段シフトレジスタの初段および最終段、それぞれ２０２および２０４は、それぞれタップ２０６および２０８を有し、これらは減算器の入力端子２１０および加算器の入力端子２１２にそれぞれ接続されている。加算器のもう一方の入力端子２１４は記憶レジスタの出力端子２１６に接続され、その記憶レジスタ内に格納されている前回フィルタ出力信号（Ｏｕｔｐｕｔ（ｔ−１））を受け取る。減算器の出力端子２２２上の出力信号は、記憶レジスタの入力端子２２４で記憶レジスタにより受け取られる。フィルタの全体としての出力信号は減算器の出力部の信号であり、これはｎ段シフトレジスタの最終段の値に記憶レジスタの値を加算し、ｎ段シフトレジスタの初段の値から減算したものである。
【００５８】
図１１は図１０に図示されたフィルタの、ｎが８に等しい一事例２２６を図示する。８段シフトレジスタ２２８は特定時刻ｔ０における段の値、Ｘ０（ｔ０），Ｘ１（ｔ０），Ｘ２（ｔ０），Ｘ３（ｔ０），Ｘ４（ｔ０），Ｘ５（ｔ０），Ｘ６（ｔ０），およびＸ７（ｔ０）を有し、フィルタの出力は：
Ｏｕｔｐｕｔ（ｔ０）＝Ｘ０（ｔ０）−（Ｏｕｔｐｕｔ（ｔ−１）＋Ｘ７（ｔ０））となる
従って、図１０および１１に図示されたフィルタは好適に、図６および７に図示されたフィルタ１２０に比較して、これらのフィルタで実行される算術演算の総数を削減する。従って、図１０および１１に図示されたフィルタは図６および７に図示されたフィルタよりも高速である。
【００５９】
図１２は本発明の実施例で使用される別のＦＩＲフィルタ２３０を図示する。図１２に図示されたフィルタは図１０に図示されたフィルタ１８８の近似である。図１２に図示されたフィルタは２段シフトレジスタ２３２、第１減算器２３４、ｎ／２段シフトレジスタ２３６、第２減算器２３８、加算器２４０、および記憶レジスタ２４２を含む。２段シフトレジスタはフィルタへのサンプル入力を受け取る。２段シフトレジスタの各段２４４および２４６はそれぞれタップ２４８および２５０を有し、これはそれぞれ第１減算器の入力端子２５２および２５４に接続されており、これは第２段の出力Ｘ１から第１段の出力Ｘ０を減算する。第１減算器の出力端子２５６上の出力信号、すなわちＸ０−Ｘ１はｎ／２段シフトレジスタおよび第２減算器の第１入力端子２５８の両方で受け取られる。ｎ／２段シフトレジスタの第ｎ／２段２６０はタップ２６２を含み、これは第２減算器の第２入力端子２６４に接続されており、これは第ｎ／２段の出力を第１減算器の出力から減算する。第２減算器の出力端子２６６は加算器の第１入力端子２６８に接続されている。加算器の第２入力２７０は記憶レジスタの出力端子２７１に接続されており、記憶レジスタの入力端子２７２は加算器の出力端子２７３に接続されている。フィルタの全体出力は、加算器の出力端子２７３部の信号であり、これは第２減算器の出力値から減算された記憶レジスタ内の値である。
【００６０】
図１３は図１２に図示されたフィルタ２３０の、ｎが８に等しい一事例２７４を図示する。４段シフトレジスタ２７６は特定時刻ｔ０における段の値Ｘ０（ｔ０）−Ｘ１（ｔ０），Ｘ２（ｔ０）−Ｘ３（ｔ０），Ｘ４（ｔ０）−Ｘ５（ｔ０），およびＸ６（ｔ０）−Ｘ７（ｔ０）を有し、図１３に図示されたフィルタの出力は：
Ｏｕｔｐｕｔ（ｔ０）＝Ｘ０（ｔ０）−Ｘ１（ｔ０）−Ｘ６（ｔ０）＋Ｘ７（ｔ０）＋Ｏｕｔｐｕｔ（ｔ−１）である。
従って、図１２および図１３に図示されたフィルタ２３０および２７４の実施例は、それぞれ好適にフィルタで実施される算術演算の総数を削減し、従ってそれらは、それぞれ図１０および１１に図示されたフィルタ１８８および２３８に比較してより高速である。フィルタ２３０および２７４のフィルタ１８８および２２６に対する長所は、このフィルタが入力（Ｘ０およびＸ１）で受け取られる２つのデータ点毎に１度ずつ実行するので比較してより高速である。
【００６１】
図１０，１１，１２および１３にそれぞれ図示されたフィルタ１８８，２２６，２３０および２７４は、図８に図示された複素フィルタ１４４に含まれる第１および第２フィルタ１４０および１４２である。この場合、入力データの実数項および虚数項の符号および強度成分が調べられて比較されて、入力データに対するフィルタの更に正確な調整が決定される。複素フィルタは粗フィルタであるが、調整は第１および第２フィルタ出力の符号および強度を調べた後に行われ、フィルタを最高速度で実行するのに等しいフィルタ出力分解度を実現する。
【００６２】
更に詳細には、図１４を参照すると、信号ピークは閾値およびピーク検出器５０内に含まれるピークバッファ（図示せず）内に、以下の手順を用いて記憶される。最初、フィルタはＹ回実行され２７８、フィルタ出力の最大値および最大値のインデックス値が、フィルタがＹ回実行された間に閾値およびピーク検出器で記憶される。次に、各々測定された最大値が、閾値に対して、閾値およびピーク検出器で比較される２８０。この最大値が閾値９８より大きい場合、その最大値がピークバッファ内に格納されている値と比較される２８２。新たな最大値がピークリスト内の値よりも大きな場合、そのピークに関連する最大値およびインデックス値で、ピークリストに含まれるものがピークバッファ内のメモリ位置Ｚに記憶される。次に、閾値がその最大値の半分に等しくなるように設定される２８４。この様にして、閾値が十分大きなり間違った最大値が記憶されることを防止する、すなわち基本ライン雑音７６の測定値が不正にピークとして決定されることが防止される。従って、フィルタの出力がピークバッファ内に最終測定ピーク値の代わりに格納され、閾値はその最大値の半分に設定される。次にフィルタは再びＹ回実行される。
【００６３】
最大値が閾値９８よりも大きくない場合、閾値およびピーク検出器５０は閾値を最大値の２倍または現在の閾値２８６のより小さな方と等しくなるように設定する。閾値がこの様にして再計算されて、基本ライン雑音７６内のピークを検出することを防止し、後で生じるピーク９４を確実に検出するようにしている。次に、ピークバッファ（図示せず）のメモリ位置Ｚをチェックして、そのピークバッファ位置Ｚが０の値を有するか（ピークバッファは複数のメモリ・アドレス位置を含む）を確認する２８８。メモリ位置２が０の値を有する場合、フィルタは再びＹ回実行される２７８。メモリ位置Ｚが０で無い場合、ピークバッファ内のメモリ位置Ｚが、閾値およびピーク検出器により増更新され２９０、最終ピークがピークバッファに記憶され、ポインタがそのピークバッファ内の新たなピーク位置に移動される。フィルタは再びＹ回実行される。従って、測定された最大値が閾値よりも大きくない場合、新たな閾値が計算され、ピーク値がピークバッファ内に記憶されていたか否かを確認するために検査が実行される。もし記憶されていれば、ピークバッファ内の新たな位置を指し示した後、そのピークが別のメモリ位置に格納される。
【００６４】
先に述べたようにフィルタ１２０，１８８，２２６，２３０，および２７４に対する調整は、図１５および１６ａ−ｃを参照することにより良く理解される。正弦波データ２９２の例が４段（ｎ＝４）フィルタに図１５に図示されるように入力する。特に、入力フィルタの第１段２３２の４つのサンプル２９４−３００が４つの異なる事例２３４−２４０として示されている。各々の事例は異なる位相遅れを有する正弦波入力信号を表している。各々の正弦波入力信号はアナログ／デジタル変換器４６でサンプリングされ、そのアナログ／デジタル変換器内に含まれる入力バッファ（図示せず）内に、データサンプルＤ０  ３００，Ｄ１  ２９８，Ｄ２  ２９６，およびＤ３  ２９４で表される４つの異なる時刻で記憶されたものであり、此処でＤ０は入力バッファ内で最新のサンプルそしてＤ３はもっとも古いサンプルを表す。正弦波入力信号３０６のピーク３０２および３０４は、図１５に図示される４つの異なる事例内の入力フィルタのサンプリング時刻３０８−３１４に並んでいる。
【００６５】
第１事例２３４では、データ２９２はサンプルＤ３  ２９４が高で＋１に等しく、サンプルＤ２  ２９６でこのデータは０に等しく、サンプルＤ１  ２９８でこのデータは低で−１に等しく、そしてサンプルＤ３  ３００でこのデータは０に等しい。第２事例２３６では、正弦波入力信号３０６は第１事例の正弦波入力信号に対して９０度遅れており、従って、サンプルＤ３でデータは０，サンプルＤ２でデータは高で＋１に等しく、サンプルＤ１でデータは０に等しく、そしてサンプルＤ０でデータは低で−１に等しい。第３事例２３８では、正弦波入力信号は第２事例の正弦波入力信号に対して９０度遅れており、従って、サンプルＤ３でデータは低で−１に等しく、サンプルＤ２でデータは０に等しく、サンプルＤ１でデータは高で＋１に等しく、そしてサンプルＤ０でデータは０に等しい。第４事例２４０では、正弦波入力信号は第３事例の正弦波入力信号に対して９０度遅れており、従って、サンプルＤ３でデータは０，サンプルＤ２でデータは低で−１に等しく、サンプルＤ１でデータは０に等しく、そしてサンプルＤ０でデータは高で＋１に等しい。
【００６６】
図１５に示すフィルタ選択出力３１６はサンプリングされた正弦波入力信号３０６のそれぞれ実数部および虚数部３１８および３２０を表す。加えて図８を参照すると、一般的な場合実数部および虚数部はそれぞれ第１フィルタ１４０および第２フィルタ１４２からの信号出力である。更に詳細には、図１５の例において、Ｒ、サンプリングされた入力信号の実数部、そしてＩ、入力信号の虚数部は下記の式に基づいて決定される：
Ｒ＝Ｄ１−Ｄ３
Ｉ＝Ｄ０−Ｄ２
複素フィルタ処理の中で、第１フィルタはサンプリング入力信号の実数部、Ｒのフィルタ処理を行い、第２フィルタはサンプリング入力信号の虚数部、Ｉのフィルタ処理を行う。
【００６７】
更に図１６ａに図示される処理３２２を参照すると、本発明の１つの実施例において、アナログ／デジタル変換器４６によりフィルタが実行される各々の時刻で採取される、正弦波入力信号３０６のサンプルの数、先に説明した値Ｙ（図１４のステップ２７８参照）は、４に等しく設定されている。正弦波入力信号の４つのサンプルは、４倍過剰サンプリングして採られる３２４。ステップ３２６，３２８および３３０は図１２のフィルタ２３０の中で実行される。ステップ３２６において、第１減算器２５６の出力部の値ＴｅｍｐＲ、サンプリングされた入力信号の実数部をメモリバッファ（図示せず）の中に格納するための暫定値、がサンプルＤ０  ３００（タップ２４８でのＸ０）からサンプルＤ２  ２９６（タップ２５０でのＸ１）を減算した値に等しく設定される。もう一つの値Ａ（第２減算器２３８の出力２６６部）、もう一つの暫定値はＸ’、これはＸｎ−２−Ｘｎ−１（第ｎ／２段２６０のタップ２６２部）に等しい、をＴｅｍｐＲから減算したものに等しい３２８。従って、図１０，１１，１２，および１３に示される２段バッファ１９０および２４４からの出力は、ＴｅｍｐＲから減算されＴｅｍｐＲに置き換えられる。次に、シフトレジスタ２３６内の最終値が、ＴｅｍｐＲの値から減算される。従って、次のステップ３３０の中で、ＴｅｍｐＲがＡをＯｕｔＲに加算した値に等しく設定される、このＯｕｔＲはフィルタの出力で記憶レジスタ２４２内に格納されており、フィルタ実行の最終時点でのフィルタ出力の実数部に等しい。次に、ＯｕｔＲ値がＴｅｍｐＲの値に等しく設定される。
【００６８】
次に、ＴｅｍｐＲの値が正であるか確認する３３２。ＴｅｍｐＲの値が０より大きい場合、ＴｅｍｐＲは正でありリングバッファポインタは増更新される３３４。ＴｅｍｐＲの値が０より大きくない場合、ＴｅｍｐＲの値は負であり、すなわちＴｅｍｐＲはＴｅｍｐＲの負数に等しく、Ａｕｘの値、これは初期値として１６進数の０２０３に等しく設定されている３３６、がＡｕｘに１６進数ＦＦＦＤとＡＮＤを取られた値に等しく設定され３３８、リングバッファポインタが増更新される。従って、ＴｅｍｐＲが０より大きくない場合、ＴｅｍｐＲの値は負であり、ＴｅｍｐＲの値は反転されて訂正レジスタ、すなわちＡｕｘレジスタ、がＡｕｘレジスタ内の値をＦＦＦＤとＡＮＤを取りＡｕｘレジスタのビット１をリセットすることで調整される。
【００６９】
次に、図１６ｂを参照すると、虚数部３２０が再び図１２のフィルタを、データ入力値Ｄ１  ２９８およびＤ３  ２９４を用いて実行することにより計算されるが、これは入力値Ｄ０  ３００およびＤ２  ２９６を用いた、実数部での先の説明と同様である。第２フィルタ１４２が図１６ｂのステップ３４０，３４２，および３４４を実行するために使用される。
【００７０】
次に、ＴｅｍｐＩの値が数値０と比較される３４６。ＴｅｍｐＩの値が０より大きい場合、ＴｅｍｐＩは正であり、リングバッファポインタは増更新される３４８。ＴｅｍｐＩの値が０より大きくない場合、ＴｅｍｐＩの値は反転され、Ａｕｘ値は１６進数ＦＤＦＦとＡＮＤが取られ３５０、リングバッファポインタが増更新される。
【００７１】
次に、図１６ｃを参照すると、ＴｅｍｐＲの値がＴｅｍｐＩの値と比較される３５２。ＴｅｍｐＲの値がＴｅｍｐＩの値よりも大きい場合、Ａｕｘレジスタの上位２ビットがクリアされる３５４。この処理は図１５の第２事例２３６および第４事例２４０に見られ、此処でフィルタ出力の実数部の大きさがフィルタ出力の虚数部よりも大きく、四角３５６内のＡｕｘレジスタ３５４の下位２ビットが保持され、Ａｕｘレジスタの上位２ビットがクリアされて、結果として訂正値３５８が得られる。更に図９を参照すると、ＴｅｍｐＲの値がＴｅｍｐＲの値にＴｅｍｐＩの値の八分の三を加算したものに等しく設定されて３６０、二乗和の平方根の近似計算を行う。
【００７２】
これに対して、ＴｅｍｐＲの値がＴｅｍｐＩの値よりも大きく無い場合、Ａｕｘレジスタの上位２ビットがＡｕｘレジスタの下位２ビットと交換され、その結果として出来たＡｕｘレジスタの上位２ビットがクリアされる３６２。この処理は図１５の第１事例２３４および第３事例２３８に見られ、此処で四角３６４内のＡｕｘレジスタの上位２ビットがＡｕｘレジスタの下位２ビットと交換され、その結果生じたＡｕｘレジスタの下位２ビット、すなわち四角内の２ビットが保持され、Ａｕｘレジスタの上位２ビットがクリアされて、結果として訂正値３５８が得られる。次に更に図９を参照すると、ＴｅｍｐＲの値がＴｅｍｐＩの値にＴｅｍｐＲの値の八分の三を加算したものに等しく設定されて３６６、二乗和の平方根の近似計算を行う。実数部、ＴｅｍｐＲ，および虚数部、ＴｅｍｐＩの値をチェックすることにより、サンプルＤ０  ２９４，Ｄ１  ２９６，Ｄ２  ２９８，またはＤ４  ３００の何処でピークが生じているか決定できる。
【００７３】
図１５に示す結果として得られた訂正値３５８は、一致度の違い、すなわちフィルタを定義する係数で定義されて構築されたフィルタの想定位相と、正弦波入力信号３０６との間の位相差の大きさが示される。更に図１５を参照すると、ｈ０は＋１と想定されており、図６，１０および１２内に示されるフィルタの複雑さを更に削減している。第１事例２３４には訂正が不要、第２事例２３６には１の訂正が必要、第３事例２３８には２の訂正が必要、そして第４事例２４０には３の訂正が必要である。従って、訂正値はシステム１２において、アナログ／デジタル変換器と入力データのサンプル時刻を更に精細に一致させるために使用される。
【００７４】
次に、ＴｅｍｐＲの値がピーク最大値と比較される３６８。ＴｅｍｐＲが最大値よりも大きい場合、この最大値はＴｅｍｐＲの値に等しく設定され、ＡＵＸレジスタの値がインデックスポインタ３７０から減算される。従って、インデックス計数器はＡｕｘレジスタの値を減算することで訂正される。次に４が人デックスポインタに加算される３７２。ＴｅｍｐＲの値が最大値よりも大きくない場合、４がインデックス計数器に加算される。
【００７５】
好適に、本発明の実施例は、実時間で実行されるフィルタリングおよび閾値処理を可能とするフィルタ構造で使用されるものを提供し、これにより高速処理装置を必要とすることなくメモリ装置を削減する。深さ測定システム１２は高速処理装置を必要としないので、低価格低速処理装置を使用できる。また、本発明に基づくフィルタ４８の実施例は改善された信号検出および高雑音耐性を提供する。
【００７６】
先に示した本発明の詳細な説明は図示を目的として提供されており、開示された特定実施例に本発明を包括したり制限することを意図したものではない。実施例の鍵となる機能を実現するために使用される構造に依存して、実施例は異なる能力および特長を提供するはずである。例えば、詳細な説明の中で説明した整合フィルタ処理技術を用いて、例えばレーダー信号、赤外線信号など、外部発生源から伝送される、多くの種類の信号を検出するために使用できる。信号の特性に応じて、図２に図示された深さ測定システム１２に含まれる構成要素の一部のみを用いて信号の検出およびフィルタ処理することが出来る。更に、図１２に示されたものを超える追加部品を用いて整合フィルタ処理技術を実行する場合もある。従って、本発明の範囲は添付の特許請求の範囲のみによって定められる。
【図面の簡単な説明】
【００７７】
【図１ａ】図１ａは好適な実施例に基づく、液体を含む貯蔵タンクの頂部に装着されたトランスデューサを有する超音波深さ測定装置の透視図である。
【図１ｂ】図１ｂは好適な実施例に基づく、液体を含む貯蔵タンクの底部に装着されたトランスデューサを有する超音波深さ測定装置の透視図である。
【図２】図２は図１ａおよび図１ｂに示された超音波深さ測定装置のブロック図である。
【図３ａ】図３ａはトランスデューサで生成されたパルス波形のタイミング図である。
【図３ｂ】図３ｂは図３ａのパルス波形に対応した先端を切られた参照波形のタイミング図であり、フィルタの重み係数を表す。
【図４】図４は超音波深さ測定装置に含まれるフィルタからの信号出力の強度を図示するタイミング図である。
【図５】図５はｎ段シフトレジスタを含むフィルタのブロック図である。
【図６】図６は図５に図示されたフィルタの乗算器無しのブロック図であり、此処で図５のｈ０からｈｎ−１が＋１または−１で置き換えられている。
【図７】図７は図６に図示されたフィルタのブロック図であり、此処でｎ段シフトレジスタが８段シフトレジスタである。
【図８】図８は複素フィルタのブロック図である。
【図９】図９は図８の複素フィルタの一部として実行可能な近似の流れ図である。
【図１０】図１０はｎ段シフトレジスタ、減算器、加算器、および記憶レジスタを含むフィルタのブロック図である。
【図１１】図１１は図１０に図示されたフィルタのブロック図であり、此処でｎ段シフトレジスタが８段シフトレジスタである。
【図１２】図１２は２段シフトレジスタ、第１減算器、ｎ／２段シフトレジスタ、第２減算器、加算器、および記憶レジスタを含むフィルタのブロック図である。
【図１３】図１３は図１２に図示されたフィルタのブロック図であり、此処でｎ／２段シフトレジスタが４段シフトレジスタである。
【図１４】図１４はピーク値を決定し格納する手順の流れ図である。
【図１５】図１５は複素フィルタへのデータ入力の４つの異なる事例を図示し、結果として入力信号の実数部、入力信号の虚数部、補助レジスタ値、および入力信号とフィルタの推定位相との間の位相差の相関を図示する。
【図１６ａ】図１６ａは入力信号の実数部、入力信号の虚数部、補助レジスタ値、および複素フィルタの出力の値を決定するために使用される処理手順の流れ図である。
【図１６ｂ】図１６ｂは入力信号の実数部、入力信号の虚数部、補助レジスタ値、および複素フィルタの出力の値を決定するために使用される処理手順の流れ図である。
【図１６ｃ】図１６ｃは入力信号の実数部、入力信号の虚数部、補助レジスタ値、および複素フィルタの出力の値を決定するために使用される処理手順の流れ図である。
【図１ａ】
2007508544.tif 000003
【図１ｂ】
2007508544.tif 000004
【図２】
2007508544.tif 000005
【図３ａ】
2007508544.tif 000006
【図３ｂ】
2007508544.tif 000007
【図４】
2007508544.tif 000008
【図５】
2007508544.tif 000009
【図６】
2007508544.tif 000010
【図７】
2007508544.tif 000011
【図８】
2007508544.tif 000012
【図９】
2007508544.tif 000013
【図１０】
2007508544.tif 000014
【図１１】
2007508544.tif 000015
【図１２】
2007508544.tif 000016
【図１３】
2007508544.tif 000017
【図１４】
2007508544.tif 000018
【図１５】
2007508544.tif 000019
【図１６ａ】
2007508544.tif 000020
【図１６ｂ】
2007508544.tif 000021
【図１６ｃ】
2007508544.tif 000022
【国際調査報告】
2007508544.tif 000023
2007508544.tif 000024
2007508544.tif 000025