(57)【要約】  レプリカバイアス電圧調整回路（１００）が局部的な正のフィードバックを介して高周波数応答を与え、かつ負のフィードバックループを介して低周波数応答を与える。電圧調整回路（１００）の電流コンベアー器（１０６）は出力電圧（Ｖｌｏａｄ）をしてレプリカ電圧（Ｖｒｅｐ）に実質的に従わせる。演算増幅器（１０２）が基準電圧（Ｖｒｅｐ）とレプリカ電圧（Ｖｒｅｐ）との比較に基づいて電流コンベアー器（１０４）に供給される電流を制御することにより負のフィードバックが与えられる。
2007517477.tif 000002
【特許請求の範囲】
【請求項１】
負のフィードバックループと電流コンベアー回路とを有してなり、フードバックループがレプリカ電圧と所定の基準電圧との比較に応じて供給電流を変更し、電流コンベアー回路がレプリカノードに接続されており、レプリカノードがレプリカ電圧と出力電圧とを出力ノードにおいて供給し、電流コンベアー回路がレプリカ電圧と出力電圧とを相互に反映させるべく動作することを特徴とする電圧調整回路。
【請求項２】
電流コンベアー回路がレプリカレッグを有しており、出力ノードに接続された出力レッグと並列にレプリカレッグがレプリカノードに接続されていることを特徴とする請求項１に記載の回路。
【請求項３】
レプリカレッグが少なくとも２個のトランジスターを有しており、該トランジスターが直列に配列されたソース・ドレイン経路を有しており、少なくとも１個のトランジスターのゲートが出力レッグに接続されており、出力レッグが少なくとも２個のトランジスターを有しており、該トランジスターが直列に配列されたソース・ドレイン経路を有しており、少なくとも１個のトランジスターのゲートがレプリカレッグに接続されていることを特徴とする請求項２に記載の回路。
【請求項４】
レプリカレッグが第１・２のｎ−チャンネルトランジスターを有しており、
第１のｎ−チャンネルトランジスターがそのドレインに接続されたゲートを有しており、第２のｎ−チャンネルトランジスターが第１のｎ−チャンネルトランジスターのソースに接続されたドレインとレプリカノードに接続されたソースとを有しており、出力レッグが第３のｎ−チャンネルトランジスターと第４のｎ−チャンネルトランジスターとゲートとソースとを有しており、第３のｎ−チャンネルトランジスターが第１のｎ−チャンネルトランジスターのドレインに接続されたゲートを有しており、第４のｎ−チャンネルトランジスターが第３のｎ−チャンネルトランジスターのソースに接続されたドレインを有しており、ゲートが第２のｎ−チャンネルトランジスターのドレインに接続されており、ソースが出力ノードに接続されており、第１〜第４のトランジスターが相互に整合していることを特徴とする請求項３に記載の電圧調整器。
【請求項５】
さらに供給部分が設けられていて、負のフードバックループに応じて電流を電流コンベアー回路に供給することを特徴とする請求項１に記載の電圧調整器。
【請求項６】
電流コンベアー回路が少なくとも第１・２と第３・４のトランジスターを有しており、第１・２のトランジスターが直列に配列されてレプリカレッグを構成しており、第３・４のトランジスターが直列に配列されて出力レッグを構成しており、供給部分が少なくとも第１・２の供給トランジスターを有しており、第１の供給トランジスターがレプリカレッグと直列のソース・ドレイン経路と負のフィードバックループに接続されたゲートとを有しており、第２の供給トランジスターが出力レッグと直列のソース・ドレイン経路と負のフィードバックループに接続されたゲートとを有していることを特徴とする請求項５に記載の電圧調整器。
【請求項７】
第１・２の供給トランジスターが電流コンベアー器の第１〜４トランジスターより低いしきい値電圧を有していることを特徴とする請求項６に記載の電圧調整器。
【請求項８】
第１・２の供給トランジスターが高供給電圧に接続されたドレインを有しており、かつそれぞれのゲートにおいて高供給電圧より高いポンプ電圧を受けることを特徴とする請求項６に記載の電圧調整器。
【請求項９】
電流コンベアー回路の第１〜４トランジスターが第１のサイズを有しており、供給部分の第１の供給トランジスターが第１のサイズであり、供給部分の第２の供給トランジスターが第１のサイズよりｎ倍大なる第２のサイズであり、かつ出力レッグと並列にソース・ドレイン経路を有した負荷供給トランジスターが第１のサイズより（ｎ−１）倍大なるサイズを有していることを特徴とする請求項６に記載の電圧調整器。
【請求項１０】
電流コンベアー回路と少なくとも１個の負荷供給トランジスターを有しており、電流コンベアー回路がレプリカ電圧を供給するレプリカレッグとレプリカレッグと並列に配列された出力レッグとを有しており、レプリカレッグが調整された出力電圧を供給し、レプリカレッグと出力レッグとがクロス結合されたアクティブ素子を有しており、該素子がレプリカ電圧と出力電圧とを相互に追尾させる正のフィードバックを与え、負荷供給トランジスターが出力レッグと並列に配列され、かつ出力レッグの電流に従う出力ノードへの電流を供給することを特徴とする電圧調整回路。
【請求項１１】
レプリカレッグが第２のトランジスターのソースに接続されたドレインを具えた第１のトランジスターを有しており、出力レッグが第４のトランジスターと直列に配列された第３のトランジスターを有しており、第４のトランジスターと少なくとも１個の負荷供給トランジスターとが第１・２トランジスター間のソース−ドレイン接続に接続されたゲートを有していることを特徴とする請求項１０に記載の回路。
【請求項１２】
電流供給部分と演算増幅器とを有しており、電流供給部分が少なくとも第１・２の電流供給素子を有しており、第１の電流供給素子がレプリカレッグに電流を供給し、第２の電流供給素子が出力レッグと少なくとも１個の負荷供給トランジスターに電流を供給し、演算増幅器が電流供給部分に接続された出力端と、基準電圧に接続された非反転入力端と、レプリカノードに接続された反転入力端とを有していることを特徴とする請求項１０に記載の回路。
【請求項１３】
さらに第１・２のバイパス素子が設けられており、第１のバイパス素子はレプリカレッグの動作をバイパスさせるべく励起されたときに低インピーダンス経路を与えるレプリカレッグと並列になっており、第２のバイパス素子は出力レッグの動作をバイパスさせるべく励起されたときに低インピーダンス経路を与える出力レッグと並列になっていることを特徴とする請求項１０に記載の回路。
【請求項１４】
電圧調整回路がメモリーセル配列に電力供給電圧を与え、第１・２のバイパス素子が日付保持モードで励起されることを特徴とする請求項１３に記載の回路。
【請求項１５】
負のフィードバックループと電流コンベアー回路とを有しており、該フィードバックループがレプリカ電圧と基準電圧との差に応じてレプリカ電圧ノードに供給される電流を変更してレプリカ電圧の低周波数調整を与え、電流コンベアー回路が電圧反映回路を有しており、該電圧反映回路が出力電圧を実質的にレプリカ電圧に従わせて出力電圧の高周波数調整を与えることを特徴とする電圧調整回路。
【請求項１６】
電圧反映回路がレプリカレッグと出力レッグとを有しており、レプリカレッグが少なくとも第１・２のトランジスターを有しており、第１のトランジスターがドレインに接続されたゲートを有しており、第２のトランジスターが第１のトランジスターのソースに接続されたドレインとレプリカ電圧ノードに接続されたドレインとを有しており、出力レッグが少なくとも第３・４のトランジスターを有しており、第３のトランジスターが第１のトランジスターのゲートに接続されたゲートを有しており、第４のトランジスターが第３のトランジスターのソースと第２のトランジスターのゲートとに接続されたドレインと、第２のトランジスターのドレインに接続されたゲートと、出力電圧ノードに接続されたドレインとを有していることを特徴とする請求項１５に記載の回路。
【請求項１７】
電流コンベアー器が４個以下のトランジスターを有していることを特徴とする請求項１５に記載の回路。
【請求項１８】
負のフィードバックループが演算増幅器と電流供給部分とレプリカレッグとレプリカ負荷とを有しており、演算増幅器が増幅出力端を有しており、電流供給部分が演算増幅器の出力に基づいて電流コンベアー器に供給される電流を調整し、レプリカレッグが直列に配列されたソース・ドレイン経路とを具えた少なくとも２個のトランジスターを有しており、レプリカ負荷がレプリカレッグにより供給された電流に基づいてレプリカ電圧を発生し、演算増幅器がレプリカ負荷に接続された反転入力端と基準電圧に接続された非反転入力端とを有していることを特徴とする請求項１５に記載の回路。
【請求項１９】
第１・２・３または４のトランジスターの内の２個が他のトランジスターよりも低いしきい値電圧を有していることを特徴とする請求項１６に記載の回路。
【請求項２０】
電流コンベアー器がレプリカレッグを有しており、該レプリカレッグが出力電圧ノードに電流を供給する出力レッグと並列なレプリカ電圧ノードに電流を供給し、負荷供給素子が出力レッグにより供給される電流に比例する電流を供給する出力レッグと並列であることを特徴とする請求項１５に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電圧調整回路に関するものであり、特にレプリカバイアス電圧調整回路に関するものである。
【背景技術】
【０００２】
集積回路素子において電圧調整回路は種々の多くの目的に応えることができる。特に挙げられるのは集積回路素子のある部分のための調整内部電力供給電圧としての使用である。多くの応用の内のふたつとして電圧調整器は電力供給電圧をダイナミックランダムアクセスメモリー（ＤＲＡＭ）やスタティックＲＡＭ（ＳＲＡＭ）などのメモリー素子内のメモリーセルアレイに供給することができる。
【０００３】
種々のタイプの電圧調整器中にレプリカバイアス電圧調整器がある。一般に、レプリカバイアス電圧調整器中では回路の一部（例えばレッグ）に生成された電圧はより大きなサイズの素子により重複されて負荷（出力）電圧を与える。負荷電圧は重複電圧をなるべく近く追尾することにより調整される。
【０００４】
従来のレプリカバイアス電圧調整器は基本的にはアクティブ（動的）ライン調整とパッシブ（静的）負荷調整を使っている。そのような試みは少ないＤＣ負荷調整のコストで良好な高周波数過渡現象応答を達成することができる。
【０００５】
ＤＣ負荷調整を改善してオーバーシュートを防止すべく、永久または切換えダミー負荷が提案されてきた。現存のレプリカバイアス電圧調整器はアクティブ（動的）ライン調整とパッシブ（静的）負荷調整とを持っている。負荷電流範囲に亙って制御出力電圧を良くするべく種々の改善が提案されてきた。迅速電圧比較器の使用がそれに含まれるものであって、ダミー負荷または追加の電流ソーシング要素をスイッチオン／オフしている。
【０００６】
スイッチ切換えダミー負荷を使った試みの一例を図１１に示す。これは従来のレプリカバイアス電圧調整回路１１００であってダミー負荷（Ｒｄｕｍｍｙ）を有しており、該負荷は出力電圧（Ｖｐｗｒ）が基準電圧（Ｖｒｅｆ）を超えたときに出力経路に切り替わる。逆に出力電圧（Ｖｐｗｒ）が基準電圧（Ｖｒｅｆ）を下回ったときにはダミー負荷（Ｒｄｕｍｍｙ）は出力端から絶縁される。かくしてスイッチ切換えダミー負荷（Ｒｄｕｍｍｙ）は出力電圧（Ｖｐｗｒ）を特定の範囲に調整できるのである。
【０００７】
以上に代えて、増加電流負荷条件下でＶｐｗｒを低下から防止すべく、スイッチ切換えＰ−タイプ素子が図１２に示すように提案された（アメリカ特許第６，３７３，２３１号）。
【特許文献１】アメリカ特許第６，３７３，２３１号
【０００８】
図１２の例では、電圧調整回路１２００が、永久ダミー負荷Ｒｄｕｍｍｙに加えて、Ｐ−タイプスイッチ切換え素子Ｐ１を有している。出力電圧（Ｖｐｗｒ）が基準電圧（Ｖｒｅｆ）を超えると、該素子Ｐ１は切り換えられて負荷素子（Ｖｄｕｍｍｙ）に供給される電流を低減し、出力電圧を低減する。逆に、出力電圧（Ｖｐｗｒ）が基準電圧（Ｖｒｅｆ）を下回ると、素子Ｐ１が切り換えられて負荷素子（Ｖｄｕｍｍｙ）に供給される電流を増加させ、出力電圧（Ｖｐｗｒ）を上げる。かくしてスイッチ切換え電流供給が出力電圧（Ｖｐｗｒ）を特定の範囲に調整できる。
【０００９】
上記の従来の構造はいくつかの欠点がある。まず、アクティブ負荷調整（例えば負荷素子のスイッチインまたは電流供給のスイッチオン）は比例的応答でも時間的に連続したものでもない。つまり、負荷調整が全ての時間に起きるのではなくて、負荷電流が極端に低いかまたは極端に高い期間の間だけ調整が起きるのである。電圧比較器（Ｃｏｍｐ）が使われるので、与えられた調整は「勝者が全てを一人占めする」タイプの調整であり、負荷電流変動と補償電流との間の比例性を持つのではないのである。
【００１０】
第２に、従来のスイッチ負荷調整は応答において好ましくない遅れを有している。迅速な比較器が用いられたとしても、電流技術は１〜２ナノ秒より早い応答を保証できないのである。応用分野（例えばファースト（ｆａｓｔ）ＲＡＭ）のいかんによってはこれでは不充分である。つまり負荷調整メカニズムは高周波数ドメイン（１０ＭＨｚ〜ＧＨｚ）では良く作動しないのである。何故なら迅速な電圧比較器が駆動されているフィードバックループでさえも応答時間は数ナノ秒のオーダーだからである。
【００１１】
第３に、上記の構造は余分な電圧比較器を揃える必要がある。これは動作電流の消費を増加させることになる。
【００１２】
上記に鑑みて、上記した従来の試みに見られる欠点のない電圧調整器を得ることが望まれる。特に高低の両周波数ドメインでアクティブ（動的）負荷調整と低減された出力インピーダンスを有したレプリカバイアス電圧調整器が望まれるのである。
【発明の開示】
【課題を解決するための手段】
【００１３】
この発明は負のフィードバックループを有した電圧調整回路を含むものであって、該フィードバックループはレプリカ電圧と所定の基準電圧との間の比較に応じて供給電流を変更する。加えて、電流コンベアー回路がレプリカノードと出力ノードとに接続されて出力電圧を与える。電流コンベアー回路はレプリカ電圧と出力電圧とを相互に反映させる。
【００１４】
またこの発明は電流コンベアー回路を具えた電圧調整回路を含むものであり、電流コンベアー回路が有するレプリカレッグはレプリカ電圧と出力レッグとを与えるものであり、調整出力電圧を与えるレプリカレッグと並列に配列されている。レプリカレッグと出力レッグとはクロス結合アクティブ素子を有しており、該素子が提供する迅速な正のフィードバックはレプリカ電圧と出力電圧とを相互に追尾させるものである。電圧調整回路はさらに少なくとも１個の負荷供給トランジスターを有しており、該トランジスターは出力レッグと並列に配列されていて、出力レッグの電流に従う出力ノードに電流を供給する。
【００１５】
さらにこの発明は電圧調整回路を含むものであって、該回路の負のフィードバックループはレプリカ電圧と基準電圧との差に応じてレプリカ電圧ノードに供給される電流を変更して、レプリカ電圧の低周波数調整を与えるものである。加えて、電圧調整回路は電流コンベアー回路を有しており、該電流コンベアー回路の電圧反映回路は出力電圧をレプリカ電圧に従わせて、出力電圧の高周波数調整を与えるものである。
【実施例１】
【００１６】
この発明を実施するモード。図示のレプリカバイアス電圧調整器は連続比例負荷調整を与えるものであり、上記した従来の例に比べて秀れた高周波数負荷過渡現象に対する疑似即時応答を与えるものである。
【００１７】
レプリカバイアス電圧調整器１００は増幅器１０２と、供給部分１０４と、電流コンベアー器１０６と、レプリカ負荷１０８と、補助負荷供給部分１１０と、負荷１１２とを有している。レプリカ電圧（Ｖｒｅｐ）はあるノードＶｎｅｔ５において発生され、出力電圧（Ｖｌｏａｄ）はノードＶｎｅｔ６において発生される。
【００１８】
増幅器１０２は演算増幅器であって、下記のように負のフィードバックループにおいて動作するものである。増幅器１０２の非反転入力端は基準電圧（Ｖｒｅｆ）を受け、反転入力端はレプリカ電圧（Ｖｒｅｐ）を受ける。
【００１９】
供給部分１０４は電圧調整器１００の少なくとも２個の異なるレッグに電流を供給する。出力レッグ（Ｎ３／Ｎ５）に供給された電流がレプリカレッグ（Ｎ４／Ｎ６）に供給された電流よりも大となるように上記の電流は設定されている。図１に示す例では、供給部分１０４がｎ−チャンネルトランジスターＮ１、Ｎ２を有しており、これらのトランジスターは電力供給電圧Ｖｃｃに接続されたドレインと増幅器１０２の出力端に共通に接続されたゲートとを有している。
【００２０】
トランジスターＮ１はトランジスターＮ２より「ｎ」倍大きくなるように設定されている。つまりトランジスターＮ１：Ｎ２のサイズ比はｎ：１であり、ｎは１より大である。トランジスターＮ２はレプリカレッグに電流を供給し、トランジスターＮ１は出力レッグおよび補助負荷素子１１０に電流を供給する。
【００２１】
電流コンベアー回路１０６はレプリカレッグ上にレプリカ電圧（Ｖｒｅｐ）を供給し、出力レッグ上に出力電圧（Ｖｌｏａｄ）を供給する。しかし従来の構造とは異なり、それらの回路レッグは「電圧ミラー」として配列されており、レプリカ電圧（Ｖｒｅｐ）は実質的には出力電圧（Ｖｌｏａｄ）を追尾するようにされ、その逆も真である。
【００２２】
図１の例では、電流コンベアー器１０６はｎ−型トランジスターＮ４、Ｎ６を有しており、これらのトランジスターは互いに直列に配列されてレプリカレッグを構成し、トランジスターＮ３、Ｎ５は直列に配列されて出力レッグを構成する。トランジスターＮ４のゲートはそのドレインに接続され、トランジスターＮ６のゲートはトランジスターＮ５のドレインに接続され、トランジスターＮ５のゲートはトランジスターＮ６のドレインに接続されている。かくしてトランジスターＮ５、Ｎ６は相互にクロス結合されている。レプリカ電圧（Ｖｒｅｐ）はトランジスターＮ６のソースに供給され、出力電圧（Ｖｌｏａｄ）はトランジスターＮ５のソースに供給される。
【００２３】
電流コンベアー器１０６のトランジスター（Ｎ３〜６）は好ましくは整合された素子であり、同じ性質（例えば、しきい値電圧）を有しており、おなじサイズを有している。下記するように、そのような配列によりＶｒｅｐ＝Ｖｌｏａｄを行なわせる迅速な「正のフィードバック」を与えるものである。
【００２４】
レプリカレッグ（Ｎ４、Ｎ６）から供給された電流に応じて、レプリカ負荷１０８はレプリカ電圧（Ｖｒｅｐ）を発生する。レプリカ負荷１０８は図１において互いに並列な抵抗ＲｒｅｐとコンデンサーＣｒｅｐにより示されているが、適宜当業者公知の他の形態であってもよい。
【００２５】
同様に、レプリカレッグ（Ｎ４、Ｎ６）から供給された電流に応じて、負荷１１２は出力電圧（Ｖｌｏａｄ）を発生する。出力負荷１１２は図１においてコンデンサーＣｌｏａｄと電流負荷（ｃｕｒｒｅｎｔ  Ｉｌｏａｄ）を引き出している図示しない負荷抵抗とで表わされている。
【００２６】
補助負荷供給部分１１０は出力ノード（Ｖｎｅｔ６）に電流を供給し、出力レッグ中の素子に比例したサイズになっている。特にＮ１：Ｎ２についてのサイズ比をｎ：１とするとＮ５：Ｎ７についてのサイズ比は１：（ｎ−１）となる。
【００２７】
上記したように、増幅器１０２はレプリカ電圧（Ｖｒｅｐ）に関して負のフィードバックを与える。特に、レプリカ電圧（Ｖｒｅｐ）が基準電圧（Ｖｒｅｆ）より低くなると、増幅器１０２により供給された出力電圧は増加し、追加の電流がレプリカレッグを通って流れ、レプリカ電圧（Ｖｒｅｐ）がより高くなる。逆に、レプリカ電圧（Ｖｒｅｐ）が基準電圧（Ｖｒｅｆ）より上がると、増幅器１０２により供給される出力電圧は減少して、レプリカレッグを通って流れる電流を低減し、レプリカ電圧（Ｖｒｅｐ）が低くなる。
【００２８】
図１の実施例による電流コンベアー器１０６の電圧ミラー効果について詳細に以下記載する。素子Ｎ３、Ｎ４、Ｎ５、Ｎ６は同じであり、かつ同じＤＣ動作電流であると仮定する。全ての素子Ｎ３〜Ｎ６は同じ相互コンダクタンス（ｇｍ３＝ｇｍ４＝ｇｍ５＝ｇｍ６）を有している。したがって以下の関係が保たれる。
【数１】
2007517477.tif 000003
【００２９】
したがって、Ｎ３、Ｎ４のゲートのノードＶｎｅｔ２への接続の故に、電流コンベアー器１０６はＡＣ小信号ドメイン中の出力電圧（Ｖｌｏａｄ）をレプリカ電圧（Ｖｒｅｐ）に等しくさせ、またその逆も真である。しかし同時に、レプリカ電圧（Ｖｒｅｐ）は、増幅器１０２の実用ゲイン帯域幅内ならば負のフィードバックループにより、またはそれを越えるならばコンデンサーＣｒｅｐにより、実質的に定常に保たれなければならない。かくして電流コンベアー器１０６は低出力インピーダンスをレプリカから負荷へと変えるのである。
【００３０】
回路（例えばIｌｏａｄ）の出力容量がレプリカレッグ（Ｎ４、Ｎ６）中のレプリカ電流より高いと、トランジスターＮ７は必要ないかなる超過の負荷電流をも横取りする。そのような配列は上記したような（例えば、Ｎ１、Ｎ２がｎ：１に設定され、Ｎ７、Ｎ３〜Ｎ６は（ｎ−１）：１に設定される）トランジスターのサイズ設定の故に可能なのである。
【００３１】
したがって、電流コンベアー器１０６の動作の故に、出力電圧（Ｖｌｏａｄ）の変動は同様なレプリカ電圧（Ｖｒｅｐ）の変動を生み出し、ついで上記したようなライン調整負のフィードバックループによりそれが修正される。観点を変えると、負荷調整は出力電圧（Ｖｌｏａｄ）情報を負のフィードバックループに移すことにより与えられる。かくして、負荷電流（Iｌｏａｄ）が増加してＶｌｏａｄが降下すると、ノードＶｎｅｔ３における電圧が降下し、ついでレプリカ電圧（Ｖｒｅｐ）が降下する。そのような降下により、ゲートＮ１、Ｎ２のゲート上の電圧を増加させ、ついで出力電圧（Ｖｌｏａｄ）が修正される。
【００３２】
図１の実施例による電圧調整回路の応答はより詳細な分析により明らかになろう。下記のような出力インピーダンス等式が得られる。
【数２】
2007517477.tif 000004
【００３３】
ここで、ｇmはトランジスターＮ３〜Ｎ６の相互コンダクタンスであり、ａ0は増幅器１０２のゲインであり、ω0は２πｆ0に等しくてｆ0は演算増幅器のカットオフ周波数であり、ω1はｇm／Ｃrepに等しく、ω2はｎａ0ｇm／Ｃloadに等しい。
【００３４】
上記の分析に鑑みて出力インピーダンスを最少にするには、広帯域幅電流コンベアートランジスターと演算増幅器（増加ａ0ω0）および大レプリカ負荷容量（Ｃｒｅｐ）値（減少ω1）を用いるのが望ましい。約３０ｄＢの控え目のＤＣゲインが広帯域幅演算増幅器には充分である。負荷容量Ｃｌｏａｄはそれ自身の極を出力インピーダンス中に導いて、高周波数トランジスター応答を助ける。
【００３５】
特別な構成にあっては、増幅器１０２実用ゲイン帯域幅は５５ＭＨｚである、ゲインは２８ｄＢである。
【００３６】
図１の実施例において、低および中間周波数ドメインでは、上記のような従来のレプリカバイアス電圧調整器の出力インピーダンスに対して出力インピーダンスはファクターａ0低下する。
【００３７】
ループ単位利得帯域幅（ａ0ω0）を越えると、出力インピーダンスは降下して、レプリカ分枝コンデンサー（ω1）と負荷コンデンサー（ω2）により導入された極の故にさらに降下する。
【００３８】
したがって、上記したように、Ｚｏｕｔを周波数までできる限り高く最少化するために、大帯域幅演算増幅器（増加ａ0ω0）と大レプリカ分枝コンデンサー（減少ω1）とを使う必要がある。勿論増加した負荷コンデンサーは迅速電流過渡現象（減少ω2）を扱う上で助けとなる。
【００３９】
図１の実施例は図１１、１２に記したように従来の構造に比べていくつかの利点がある。
【００４０】
特に、レプリカバイアス電圧調整器１００は第２のフィードバックループを有していない。この結果電流消費が従来の構造よりも小さくなる。これにより典型的に低い電流および／または電力消費素子を必要とする自動車にレプリカバイアス電圧調整器１００を応用できるようになる。
【００４１】
さらに、レプリカバイアス電圧調整器１００は１個の負のフィードバックループのみを有している。これによりループからループへの結合の故に生じる安定性の問題を除くことができる。
【００４２】
加えて、レプリカバイアス電圧調整器１００にあっては、電流コンベアー器中の局地的な正のフィードバックが極端に迅速であり、これにより高周波数過渡現象に対して実質的に瞬間的な応答が可能となる。これは演算増幅器の応答遅れを起こす従来の構造と対照的である。
【００４３】
かくしてこの発明は前記した現存の試みの欠点に対処できるものであり、特に図１の実施例は、追加の増幅器（例えば比較器）を必要としないので、線型負のフィードバックループに与えられる負荷電圧情報による連続および比例負荷調整、良好な高周波数応答、負荷正のフィードバックの動作の良さ、低減された電流消費などを齎すのである。
【００４４】
表１に結果を示してあり、第１の実施例の負荷調整の態様を示してある。この例は基準電圧が１．３００Ｖに設定されたものである。
【表１】
2007517477.tif 000005
【００４５】
表１は図１の例がいかに図２の従来技術のモデルよりも良い調整を提供するかを示している。
【００４６】
過渡現象をシミュレートするべく、１０ｍＡのＤＣ成分と９０ｍＡのピーク値を有したパルス電流波形を用いた。下記に詳記するごとく、図１の実施例においては実施例の電圧調整は１３０ｍＶピーク−ツー−ピークから６０ｍＶピーク−ツー−ピークまでの出力降下を生じた。そのような状態を図２の典型的な従来技術の電圧調整器を表すモデルと比較した。
【００４７】
図３のタイミング図は過渡現象応答をシミュレートするのに使った負荷電流（Iｌｏａｄ）波形を示している。
【００４８】
図４のタイミング図は図２の従来技術のケース（ＯＬＤ  ＣＩＲＣＵＩＴ）と図１のそれ（ＮＥＷ  ＣＩＲＣＵＩＴ）についての電力供給応答（Ｖｃｃ）および出力電圧（Ｖｐｗｒ）とを示している。
【００４９】
図５は図４のＶｐｗｒ応答を縦軸（電圧）に沿ってとった断面図であって、入力基準電圧（ＲＥＦＥＲＥＮＣＥ）をも示しており、図１・２の基準電圧（Ｖｒｅｆ）に対応するものである。
【００５０】
図６は図５のＶｐｗｒ応答を横軸（時間）に沿ってとった断面図である。図７は図５のＶｐｗｒ応答を横軸（時間）に沿ってとった断面図と基準電圧入力（Ｖｒｅｆ）である。図６、７はピーク−ツー−ピークの約１３０ｍＶ（ｏｌｄ  ｃｉｒｃｕｉｔ）から約６０ｍＶ（ｎｅｗ  ｃｉｒｃｕｉｔ）への電圧の減少を明らかに示している。
【００５１】
図８は図３〜７の比較シミュレーションの高周波数過渡現象に因る負荷電圧（Ｖｌｏａｄ）の降下に対する電流コンベアー器１０６中のノード（Ｖｎｅｔ４）の瞬間応答を示している。また図８は出力電圧（Ｖｐｗｒ）をも示している。
【００５２】
図９は周波数ドメインにおける新回路（図１）対旧回路（図２）の出力インピーダンス曲線を示している。高周波数出力インピーダンスの６５％の降下が図６、７に示したＨＦ出力リップルの６５％降下に正に整合していることが分かる。
【００５３】
図１の実施例においては、電流コンベアー器１０６の直列結合トランジスターを受容するには、ある電圧「オーバーヘッド」が必要であることが分かる。つまり、トランジスターＮ２／Ｎ１のドレインとトランジスターＮ５／Ｎ６のソースとの間の最小電圧差が必要である。通常のｎ−チャンネルトランジスターしきい値電圧が大き過ぎた場合には、電流供給部分１０４（Ｎ１、Ｎ２）のｎ−タイプフォロアおいても、または電流コンベアー器Ｎ３−Ｎ７においても、純粋素子（ｎａｔｉｖｅ  ｄｅｖｉｃｅ）を使うことにより過剰に必要な電圧オーバーヘッドが補償できる。加えてまたはそれに代えて、Ｎ−タイプフォロアのゲートは供給電圧Ｖｃｃよりも高い電圧を印加することにより「ポンプ」され得る。
【００５４】
図１の実施例では電圧調整が改善されるが、応用対象によってはそのような調整は特殊なモードで必要となるだけである。高速度過渡現象応答を不可能とする回路の例を図１０に示す。
【００５５】
図１０に第２の実施例の電圧調整回路１０００を示す。該回路は第１の実施例と同じ構成要素を有しており、各部分は同じ参照文字で示されているが、最初の数字は「１」の代わりに「１０」となっている。電流コンベアー器１００６はバイパスされており、電圧調整回路１０００を現存のもの（図２）から反転させている。ｐタイプトランジスターＰ１・２がこの目的に使われている。信号ＢＡＹＰＡＳＳＢ遷移が低くなると、トランジスターＰ１・２はオンに切り換わり、電流コンベアー器１００６および補助負荷供給１０１０を短絡させる。
【００５６】
かかる構成をとることにより、調整が必要となくなるようなモードで電流消費を低減する。しかし一例では、メモリの応用において、低電力データ保持モードで強い調整は必要でなくなる。
【００５７】
しかしこの発明は図１の実施例に限定されるものではない。例えば演算増幅器１０２は２段階回路であってもよい。これにより演算増幅器が最適化される。
【産業上の利用可能性】
【００５８】
この発明は電気電子機器製造の分野において広く利用され得るものである。
【図面の簡単な説明】
【００５９】
【図１】第１の実施例の電圧調整器の模型図である。
【図２】従来の電圧調整回路モデルの模型図である。
【図３】図１・２に示す回路の過渡現象応答のシミュレーションに用いる波形を示すタイミング図である。
【図４】図１・２の回路間の比較応答を示すタイミング図である。
【図５】図４の断面図である。
【図６】図５の断面図である。
【図７】図５の他の断面図である。
【図８】図１の回路におけるノードＶｎｅｔ４の瞬間応答を示す図である。
【図９】図１対図２の回路の出力インピーダンスを示すグラフである。
【図１０】この発明の他の実施例の模型図である。
【図１１】第１の従来の電圧調整回路の模型図である。
【図１２】第２の従来の電圧調整回路の模型図である。
【符号の説明】
【００６０】
１００：  レプリカバイアス電圧調整器
１０２：  増幅器
１０６：  電流コンベアー器
１０８：  レプリカ負荷
１１０：  負荷供給部分
【図１】
2007517477.tif 000006
【図２】
2007517477.tif 000007
【図３】
2007517477.tif 000008
【図４】
2007517477.tif 000009
【図５】
2007517477.tif 000010
【図６】
2007517477.tif 000011
【図７】
2007517477.tif 000012
【図８】
2007517477.tif 000013
【図９】
2007517477.tif 000014
【図１０】
2007517477.tif 000015
【図１１】
2007517477.tif 000016
【図１２】
2007517477.tif 000017
【国際調査報告】
2007517477.tif 000018