(57)【要約】半導体装置に用いる両面コンデンサの作製方法であって、該方法は、ウェハー加工間、コンデンサ底板（１１０）を支持する絶縁体構造体（８６）を形成する工程を含む。前記構造体は、底板外側を露出させて両面コンデンサを作製するため底部絶縁体層（８４）の除去中底板を支える点において特に有用である。支持構造体によって、セル誘電体層（２００）、コンデンサ上板（２０２）及び最終絶縁体（２０４）の作製中も底板が支持される。また本発明による構造体についても開示されている。
2007534145.tif 000002
【特許請求の範囲】
【請求項１】
底部絶縁体層中に複数の容器型コンデンサ底板を作製し、
前記コンデンサ底板のそれぞれの周囲に、前記底部絶縁体層を露出させる複数の開口部を中に有する支持カラーを作製し、及び
前記カラー中の前記開口部を通して前記底部絶縁体層をエッチングして複数の容器型コンデンサ底板の側壁を露出させ、前記底部絶縁体層のエッチング処理以降は、前記支持カラーによって前記複数の容器型コンデンサ底板のそれぞれが支持される各工程から構成される半導体装置作製方法。
【請求項２】
セル誘電体を前記複数の容器型コンデンサ底板の側壁上及び前記支持カラー上へ作製する工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項３】
コンデンサ上板を前記セル誘電体層上及び前記支持カラー上方へ作製する工程をさらに含むことを特徴とする請求項２項記載の方法。
【請求項４】
前記カラーが前記複数のコンデンサ底板とは接触するが他のいずれの層とも無接触となるように、前記底部絶縁体層のエッチング中に前記カラー中の前記開口部を通して実質的にすべての底部絶縁体層を除去する工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項５】
二酸化珪素、硼燐珪酸ガラス及びテトラメチルオルソシリケートからなる群から選択される材料から成るブランケット層を前記底部絶縁体層の水平面上へ形成し、及び
前記ブランケット層をエッチングして前記支持カラーを作製する各工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項６】
前記容器型コンデンサ底板の作製前にブランケット支持カラー層を形成し、
前記底部絶縁体層及び前記ブランケットカラー層をエッチングしてそれら層中に複数の開口部を形成させ、
前記底部絶縁体層中及び前記ブランケットカラー層中の各開口部内に前記複数の容器型コンデンサ底板の一つを作製し、
前記カラー層を一部のみエッチングして各容器型コンデンサ底板の上側側壁を露出させ、及び
前記カラー層を一部のみエッチングして各容器型コンデンサ底板の上側側壁を露出させる操作に後続して前記カラー中の開口部を通して前記底部絶縁体層のエッチングを行う各工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項７】
前記容器型コンデンサ底板の作製前にブランケット支持カラー層を形成し、
前記ブランケットカラー層上へブランケット犠牲層を形成し、
前記ブランケット犠牲層、前記ブランケットカラー層、及び前記底部絶縁体層をエッチングしてそれら層中に複数の開口部を形成し、
前記ブランケット犠牲層、前記ブランケットカラー層、及び前記底部絶縁体層中の各開口部内に前記複数の容器型コンデンサ底板の一つを作製し、
前記犠牲層をエッチングして各容器型コンデンサ底板の上側側壁及び前記カラー層を露出させ、及び
前記犠牲層のエッチング後、前記カラー中の前記開口部を通して前記底部絶縁体層のそれぞれのエッチングを行う各工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項８】
前記底部絶縁体層内への前記複数の容器型コンデンサ底板の作製前に、前記底部絶縁体層をエッチングして、容器型コンデンサ底板を画定する複数の開口部を前記底部絶縁体層中に、及び半導体ダイの各アレイ周囲に１個設けられる複数の環状凹部を画定する複数の開口部を前記底部絶縁体層中に形成させ、
容器型コンデンサ底板を画定する前記複数の開口部中、及び前記複数の環状凹部を画定する前記開口部中に容器型コンデンサ底板層を形成し、及び
前記カラー中の前記開口部を通した前記底部絶縁体層のエッチング中に、前記複数の環状凹部を画定する開口部中の前記容器型コンデンサ底板層をエッチング停止層として用いて半導体ダイの周辺部を保護する各工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項９】
半導体ウェハー基板アセンブリ上方へパターン化された底部絶縁体層を形成し、
前記パターン化された底部絶縁体層上方へ支持層を形成し、
前記支持層上方へ犠牲層を形成し、
前記犠牲層、前記支持層、及び前記パターン化された底部絶縁体層の一部を除去して、前記犠牲層、前記支持層、及び前記パターン化された底部絶縁体層によって画定される窪みを形成し、
前記窪み内に前記犠牲層、前記支持層及び前記パターン化された底部絶縁体層と接触するコンデンサ底板を作製し、
前記コンデンサ底板の作製後、前記支持層から前記底板の一部分が突き出て残るように、前記犠牲層を除去し、
前記底板の突出部分に沿ってマスキングスペーサを作製し、
前記マスキングスペーサをマスクとして用いて前記支持層をエッチングして前記支持層中に開口部を形成し、及び
前記支持層中の開口部を通して前記底部絶縁体層をエッチングする各工程から構成され、
前記支持層中の開口部を通した前記底部絶縁体層のエッチング後に前記支持層の少なくとも一部分が残されることを特徴とする半導体装置の作製に用いる方法。
【請求項１０】
断面において、第一及び第二コンデンサ底板間の第一間隔が第二及び第三コンデンサ底板間の第二間隔よりも大きくなるように、少なくとも第一、第二及び第三コンデンサ底板を作製し、
前記支持層から前記第一、第二及び第三底板の一部が突き出て残るように前記犠牲層を除去して、
マスキングスペーサ層が前記第一及び第二コンデンサ底板間、及び前記第二及び第三底板間を橋架けするように、マスキングスペーサ層を前記第一及び第二コンデンサ底板間及び前記第二及び第三底板間に形成し、及び
異方性エッチング後、その断面において、マスキングスペーサ層によって第一及び第二コンデンサ底板間は橋架けしないが、第二及び第三底板間を橋架けするように、前記マスキングスペーサ層に対して前記異方性エッチングを行って前記底板の突出部分に沿ってマスキングスペーサを作製する各工程がさらに含まれることを特徴とする請求項９項記載の方法。
【請求項１１】
前記コンデンサ底板へ窪みが設けられるように、前記犠牲層、前記支持層及び前記パターン化された底部絶縁体層によって画定される前記窪みに対して形状整合又は形状一致にコンデンサ底板を作製する工程をさらに含むことを特徴とする請求項９項記載の方法。
【請求項１２】
前記犠牲層、前記支持層及び前記パターン化された底部絶縁体層によって画定される前記窪みを完全に埋め、かつ前記犠牲層の水平面を上へ横たわるように、コンデンサ底板層を形成して及び
前記犠牲層の水平面から前記コンデンサ底板層を除去し、かつ前記コンデンサ底板を作製するように、前記コンデンサ底板及び前記犠牲層を平面化する各工程をさらに含むことを特徴とする請求項９項記載の方法。
【請求項１３】
それぞれが底部及び、断面的に垂直方向を向き、それぞれ高さがあり、かつその高さの大部分に沿って無支持状態にある第一及び第二側面を備え、かつ第一、第二及び第三容器型コンデンサ底板から成る複数の容器型コンデンサ底板、
総じて他のいずれの層とも無接触状態にある底面及び上面をもち、かつ前記複数の底板の容器型コンデンサ底板のそれぞれと接触状態にある支持層、さらに、
断面において第一間隔が空けられた第一及び第二コンデンサ底板、
断面において前記第一間隔よりも小さい第二間隔が空けられた第二及び第三コンデンサ底板、及び
断面において、前記第二及び第三コンデンサ底板間を橋架けしているが、前記第一及び第二コンデンサ底板間は橋架けしていない支持層、を含んで構成される製造過程中の半導体装置。
【請求項１４】
それぞれが底部及び、断面的に垂直方向を向き、それぞれ高さがあり、かつその高さの大部分に沿って無支持状態にある第一及び第二側面を備える複数の容器型コンデンサ底板、
総じて他のいずれの層とも無接触状態にある底面及び上面をもち、かつ前記複数の底板の容器型コンデンサ底板のそれぞれと接触状態にある支持層、
前記複数の容器型コンデンサ底板及び周辺部分から成るアレイ領域、及び
前記周辺部分と前記アレイ領域間にあり、かつ前記周辺部分に面している未露出の第一側面及び前記アレイ領域に面している露出第二部分をもつ環状凹部を含んで構成される製造過程中の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体製造分野、より具体的にはコンデンサ底板用の側方支持体を有する両面コンデンサの作製方法に関する。
【背景技術】
【０００２】
ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）等のメモリ素子及びマイクロプロセッサを含む半導体装置の製造においては、容器型コンデンサ及びペデスタル型コンデンサ等のコンデンサが通常作製される。容器型及びペデスタル型コンデンサでは電荷蓄積が可能な表面積が増加されることから、平面型コンデンサよりも多い電荷蓄積が可能なことが知られている。
【０００３】
図１〜７は従来技術によるポリシリコンからなる複数容器型コンデンサの作製方法を示した図である。ペデスタル型コンデンサも同様に作製されるが、底板が固いプラグであり、セル誘電体及び上板は底板外面と形状整合又は形状一致され、片面垂直向きコンデンサが作製される。図１はウェハー１２内に複数のドープされたソース／ドレイン部分１４をもつ半導体ウェハー１２を含む半導体ウェハー基板アセンブリ１０を示した図である。図１にはさらに、ゲート酸化物１８、ドープされたポリシリコン制御ゲート２０、前記制御ゲート２０の導電性を高める珪化タングステン等の珪化物２２、しばしば窒化珪素から製造されるキャップ層２４を含んだトランジスタ１６が図示されている。容器型コンデンサが電気接続されるポリシリコンパッド２８から制御ゲート２０及び珪化物２２を絶縁するために、窒化珪素から成るスペーサ２６が形成されている。浅い溝状絶縁体（ＳＴＩ、フィールド酸化物）３０によって隣接制御ゲート間における望ましくない電気的相互作用が減じられる。エッチング停止層３１が形成され、次いで厚い硼燐珪酸ガラス（ＢＰＳＧ）等の蒸着酸化物層３２が形成されて、後に形成されるコンデンサ形状の底部絶縁体層が与えられる。パターン化されたフォトレジスト層３４によって、作製されるべき容器型コンデンサの位置が画定される。図１の構造体にはさらに、前記ＢＰＳＧ層下の１または２以上のビット（ディジット）線、あるいは種々の他の構造要素あるいは構造的相違を含めることができるが、説明を分かり易くするためこれらについては図示していない。
【０００４】
図１の構造体に対してＢＰＳＧ層の露出部分を除去する異方性エッチング処理を行ってエッチング停止層３１を露出させ及びコンデンサのための窪みのある底部絶縁体を与えるパターン化されたＢＰＳＧ層を作製する。エッチング停止層の露出部分は除去される。エッチング停止層３１のエッチング後、ポリシリコンパッド２８及びキャップ層２４の一部を露出させて図２に示す構造体に類似した構造体を得る。残ったフォトレジスト層３４を剥がし、エッチング中に生ずるポリマー（図示せず）を当該技術分野における公知な手段を用いて除去して図３に示す構造体を得る。
【０００５】
図４に示すように、ポリシリコンまたは他材料等から成るブランケット導電層４０が蒸着された酸化物層に対して形状整合又は形状一致して形成され、このブランケット導電層によって完成コンデンサのコンデンサ蓄積ノードが付与される。フォトレジスト等の厚いブランケット充填材４２が、ポリシリコン４０によって形成された容器内を充填するように形成される。次いで図４の構造体は化学的平面化、機械的平面化、あるいは化学機械的平面化（ＣＭＰ）等の平面化処理を受ける。この処理によってフォトレジスト４２及びポリシリコン４０の一部、さらに一般的にはＢＰＳＧ３２の一部が除去されて図５に示す構造体となる。
【０００６】
次に、ポリシリコンに対して選択的なエッチング（ポリシリコンを最小限しかエッチングしないか、あるいは好ましくはポリシリコンを全くエッチングしない）を用いてＢＰＳＧ層３２の部分的エッチングを行うことにより図６に示す構造体が得られる。この処理時点において、ポリシリコン蓄積ノード（コンデンサ底板）４０は最小限にしか支持されていない。図６の構造体中の各底板４０は窪みを画定する第一部分６０と窪みの開口部を画定する第二部分６２から成り、これら第一及び第二部分は互いに連続状である。つまり、図６に示す底板４０によって、レセプタクル内部への開口部を画定する端部６２をもつレセプタクルが画定される。部分６０及び６２によって底板の垂直向きの面が形成され、これら垂直向きの面は水平向きの底部６４によって電気的に接続される。
【０００７】
次に、例えば高品質セル窒化物層であるセル誘電体層７０、ポリシリコン容器型コンデンサ上板７２、及びＢＰＳＧ層７４のような平面状酸化物層を当該技術分野で公知な方法を用いて形成して図７に示す構造体を得る。これにより、コンデンサセル誘電体７０及びコンデンサ上板７２の双方が各容器型コンデンサ底板４０の内側及び外側双方の大部分の輪郭を辿る状態となる「両面」コンデンサが作製される。図７の構造体の作製後、当該技術分野で公知な方法を用いてウェハー加工が継続実施される。
【０００８】
従来の処理方法ではコンデンサ底板４０を支持する酸化物３２が除去されることが図６の構造体から理解することができる。このような酸化物の除去を行うことにより、底板の両面上へセル誘電体及びコンデンサ頂板を形成して両面コンデンサを作製することが可能となる。図６の構造体は損傷を受け易く、底板の傾き（例えば図６の構造体を得るための図５におけるＢＰＳＧ３２のエッチング中に生じる）、ぐらつき、あるいは持ち上がり等の欠陥に容易に影響される。しかしながら、両面コンデンサを作製してセルキャパシタンスを増加させ、それによってセル高を片面コンデンサよりも低くできることが望ましい。セルコンデンサの垂直方向の寸法によって接触レベルの深度が決まるため、この垂直方向の寸法を制限することが好ましい。例えば、現在のエッチング工作技術を用いて接触部分を約３．０μｍ〜約３．５μｍの深度までエッチングすることができる。コンデンサの高さによって接触深度が３．０μｍ〜３．５μｍの制限を越えてしまう場合にはさらにマスク層が必要とされよう。このような処理を行う一方法として、コンデンサの作製前に接触部分の一部をウェハー中の拡散領域へ形成し、次いでコンデンサの作製後に残りの部分を形成する方法がある。しかしながら、この方法は複雑であり、また装置コストがかなり高くなる。
【０００９】
従来技術による加工においては、図５のＢＰＳＧ層３２をエッチングして図６の構造体を得る過程で別の問題が生ずる。このエッチング処理中、装置周辺部を覆うＢＰＳＧ層（図示せず）も同様にエッチングされ、セルコンデンサのない周辺部とセルコンデンサの頂部がＢＰＳＧ層３２の最初の頂部レベルにあるアレイ間の酸化物中に段差部が形成される。セル誘電体及び上板の形成後、前記周辺部へ酸化物が埋め戻され、次いで平面化される。かかる埋め戻し及び平面化を行うためにさらに工程が必要されるため、コストのさらなる増加がひき起こされる。
【００１０】
従って、前述した問題点の１または２以上を緩和しあるいは取り除くことができる容器型コンデンサあるいはペデスタル型コンデンサ等の両面コンデンサ、及びそれらコンデンサを用いた構造体の作製可能な方法を用いることが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、その一実施態様において、とりわけその利点として半導体装置の製造に伴う問題点、特に支持体形成前に無支持状態のコンデンサ底板が不安定となる問題を解消する新規な方法を提供する。
【課題を解決するための手段】
【００１２】
本発明の種々実施態様では、垂直方向を向く容器型コンデンサあるいはペデスタル型コンデンサ等の蓄積型コンデンサ構造体へ横方向の支持体が提供される。
【００１３】
以下に記載の詳細な説明、添付の特許請求の範囲及び図面を関連付けて読むことにより、本発明のさらに別の利点も当業者に明らかとなる。
【発明を実施するための最良の形態】
【００１４】
用語「ウェハー」は、珪素、シリコンオン絶縁体（ＳＯＩ）あるいはシリコンオンサファイア（ＳＯＳ）技術、ドープされたあるいは未ドープの半導体、底部半導体基礎により支持されたシリコンのエピタキシャル層、及び他の半導体構造体を含む半導体ベースの材料と理解されるべきである。さらに、以下において「ウェハー」と記載されている場合は、それ以前の加工段階において底部半導体構造体あるいは底部半導体基礎中またはその上に領域または接合部分が形成されている可能性がある。さらに、以下において「基板アセンブリ」と記載されている場合は、該基板アセンブリに絶縁体及び導電体を含む層、及び加工段階によってはウェハー上へ作製されたトランジスタ等の特徴をもつウェハーが含まれている可能性もある。さらに、前記半導体は必ずしも珪素ベースでなくともよく、例として珪素・ゲルマニウム、シリコンオン絶縁体、シリコンオンサファイア、ゲルマニウム、または砒化ガリウムをベースとするものであってもよい。さらに、本願明細書及び特許請求の範囲において、２層に関して他方「上」の一方のように用いられる用語「〜上の（ｏｎ）」は少なくともそれら層間にある程度の接触があることを意味し、他方用語「〜上方の（ｏｖｅｒ）」は層と層がきわどい近接状態にあり、１または２以上の介在層があってもよく、それら層は接触し得るが接触は必要とされない状態を意味する。従って本願においては用語「〜上の（ｏｎ）」及び「〜上方の（ｏｖｅｒ）」とも指向的に用いられているのではない。
【００１５】
半導体装置の作製において用いられる本発明方法の第一実施態様及び作製過程における構造体を図８〜２０に示す。図８には、半導体ウェハー１２、前記ウェハー内の導電性にドープされた部分１４、ゲート酸化物１８を含むトランジスタ、ワード線２０、前記ワード線の導電性を高める珪化物２２、絶縁性トランジスタキャップ層２４、絶縁スペーサ２６、及び導電性コンタクトパッド２８を含んで構成される半導体ウェハー基板アセンブリ１０を含む構造体が示されている。前記コンタクトパッド２８により、上部にある絶縁層のエッチング中に取り除かれなければならない絶縁物の量が減じられる。
【００１６】
前記ウェハー基板アセンブリ１０の作製後、ブランケットエッチング停止層３１が形成される。このエッチング停止層３１は、厚さが約５０Å〜約１，０００Åである窒化珪素、炭化珪素（Ｓｉ・Ｃ）、酸化アルミニウム（Ａｌ２Ｏ３）、または他材料から成る層を含むように構成可能である。次に、例えば硼燐珪酸ガラス（ＢＰＳＧ）、燐珪酸ガラス（ＰＳＧ）、スパンオン絶縁体（ＳＯＤ）または未ドープ珪酸ガラス（ＵＳＧ）から成る底部絶縁体層８４がエッチング停止層３１の上方に形成される。また、ブランケット支持層８６及びブランケット犠牲層８８が前記底部絶縁体層８４の上方に形成される。前記支持層８６及び犠牲層８８の特性には、層８６に対して選択性である層８８及び層８４に対するエッチング性能（すなわち、層８６が全くあるいは殆ど取り除かれることなく層８８及び層８４をエッチングできること）が含まれる。前記層８６は厚さが約２００Å〜約１，２００Åである第二の窒化珪素層で作製することができ、また前記層８８は例えばＢＰＳＧまたはテトラエチルオルソシリケート(ＴＥＯＳ)処理を用いて厚さが約３００Å〜約６００Å、好ましくは約４００Åである二酸化珪素層で作製することができる。次に、コンタクトパッド２８をエッチングによって露出させることができる開口部をもつパターン化されたエッチングマスク９０が作製される。
【００１７】
前記マスク層９０の作製後、図８の構造体をエッチングして犠牲層８８、支持層８６、底部絶縁体層８４及びエッチング停止層３１の露出部分を取り除いて、コンタクトパッド２８及びおそらくはキャップ層２４の一部を露出させて図９の構造体に類似した構造体を得る。まず、エッチング処理を１回行って犠牲二酸化珪素層８８及び窒化珪素支持層８６の露出部分を除去し、時間設定によりエッチングをエッチング停止層３１が露出される前の底部絶縁体層８４内部において止めることができる。次いで、薬品を変えて残りの底部絶縁体層８４は除去されるが、エッチング停止層３１でエッチングが止まるようにする。次いで任意であるが、エッチング方法を変えて一定時間処理を行いエッチング停止層３１の露出部分を十分に除去する。これにより、コンタクトパッド２８が露出される一方、キャップ層２４あるいはスペーサ２６に対して過剰なエッチングが為されることはない。前記エッチング停止層３１を所望位置に残すことも可能である。
【００１８】
図９の構造体の作製後、エッチング中に生成するポリマー（図示せず）あるいは他の混入物と共にフォトレジスト層９０を除去して図１０の構造体を得る。
【００１９】
次に、図１１に示すように窒化チタン等から成るブランケット形状整合コンデンサ底板層１１０が形成される。容器内にフォトレジスト等から成る保護層１１２が形成され、この保護層によって、後続の加工中に、底板によって作製された容器内部への混入物の堆積が防止される。底板層１１０及び保護層１１２の形成後、構造体を例えば化学機械的平面化（ＣＭＰ）を用いて平面化することにより図１２の構造体が得られる。
【００２０】
図１２の構造体の作製後、犠牲層８８を選択的にエッチングしてその下側にある支持層８６を露出させてから保護層１１２を除去する。例えば、フッ化水素酸（ＨＦ）を用いるウェットエッチングによって、二酸化珪素から成る犠牲層８８を窒化珪素支持層８６及び窒化チタン底板層１１０から選択的にエッチングすることができる。同様に、約１５０℃〜約３００℃の温度で灰化させ、そして、次いで得られた灰を例えばフッ化水素酸（ＨＦ）を用いてウェットエッチング処理して該フォトレジスト灰を除去するにより、フォトレジストから成る保護層１１２を除去することが可能である。犠牲層８８のエッチングは、該エッチングが底板１１０材料に対して選択的であるならば、保護層１１２の除去前後のいずれにおいても実施可能である。前記層８８のエッチングが前記層１１２の除去後に実施されるならば、そのエッチング腐食液は底板層１１０中のあらゆるピンホールあるいは他の空隙を通り抜けて酸化物層８４のエッチングを始める可能性がある。しかしながら、前記酸化物層８４は後続の処理において除去され、それ以上重要な機能をもたないため、このように酸化物層がエッチングされても有害ではない。保護層１１２及び犠牲層８８が除去されることにより、図１３の構造体が得られる。
【００２１】
次に、マスキングスペーサ層１４０を図１３の構造体の面上方へ形成して図１４の構造体を得る。この層に用いられる材料は支持層８６のエッチングに対して耐久性でなければならず、また支持層８６及び底板１１０の材料から選択的にエッチング可能でなければならない。窒化物から成る支持層及び窒化チタンから成る底板が用いられるときは、ポリシリコンが十分に機能する。前記マスキングスペーサ層はより狭い部分１４２においては該部分を十分に満たし、またより広い部分１４４においては形状整合又は形状一致するように十分な厚さに形成される。最新の技術により、前記狭い部分１４２の幅を約２００Å〜約６００Åの範囲内に、また前記広い部分１４４の幅を約６００Å〜約１，２００Åの範囲内とすることが可能である。犠牲層８８の厚さによって決まるコンデンサ底板１１０の露出部分１４６の高さは約３００Å〜約６００Åの範囲内である。図１４の構造体を得るため、整合ポリシリコン層１４０は、広く平らな面の上方において測定した場合、目標として約２００Å〜約５００Åの範囲内の厚さをもつように形成される。図１４には層１４０が底板内の窪みを完全に満たしているように図示されているが、底板内の開口部の大きさによってはこのようにならない場合もある。しかしながら、この層が十分な材料で形成されていれば、以下に述べる後続する層１４０のスペーサエッチング中においても底板１１０底部への損傷は防止される。
【００２２】
次に、マスキングスペーサ層１４０に対して異方性スペーサエッチングを行うことにより図１５の構造体が得られる。このエッチングによってマスキングスペーサ層１４０の材料が支持層８６の材料及び底板１１０から選択的に除去される。前記層１４０のエッチング後、スペーサ    １５０が前記広い部分１４４中に残り、他方、層１５２は残存して隣接する底板１１０によって形成される前記狭い部分１４２を橋架けする状態となる。
【００２３】
スペーサ１５０の作製後、前記スペーサ１５０及び層１４０の他の残存部分１５２をマスクとして用いてエッチングを行って図１６の構造体を得る。図１６は図１７中の破線１−１に沿った平面図であり、容器型コンデンサ底板１１０のアレイ及びマスキングスペーサ層１４０の残存部分１５０及び１５２の一部を示した図である。本発明によれば、図１７に示した配置以外に種々のコンデンサ配置を用いることが可能である。マスキング層のこのパターンによって支持層８６が画定されるため、支持層８６の形状は図１７に示したマスキングスペーサの形状に相似する。このマスクを用いた支持層８６のエッチングにより、支持層８６の材料が底板１１０の材料に対して選択的に除去される。同一作業においてスペーサ１５０及び支持層８６に対して同様にエッチングを行うことが可能であるが、スペーサ１５０のエッチングは一工程として行い、また支持層８６のエッチングは別個のエッチングとして行う方が適当である。支持層８６のエッチング中にポリシリコン層１４０の一部及びスペーサ１５０も除去される可能性があるが、これらの形状ができるだけ長く残存することにより、前記広い部分１４４においてＢＰＳＧ８４が露出され、及び前記狭い部分１４２において支持層８６が保護される。
【００２４】
前記マスキングスペーサ層の残存部分１４０、１５０及び１５２をこの時点で除去することにより図１８の構造体が得られるが、これら部分を同位置に残存させてもよい。ポリシリコンスペーサを除去する場合、それらスペーサをテトラメチルアンモニウムヒドロキシド（ＴＭＡＨ）を用いたウェットエッチングによって窒化珪素支持層８６及び窒化チタン底板１１０から選択的にエッチングすることが可能である。
【００２５】
図１９には、ポリシリコン形状物１４０、１５０及び１５２が除去され、及び底部絶縁体層８４のエッチングが行われた後の構造体を示した図である。この底部絶縁体層は支持層８６、底板１１０及びエッチング停止層３１から選択的に除去される。フッ化水素酸（ＨＦ）を用いたウェットエッチングによって二酸化珪素を窒化珪素及び窒化チタンから選択的に除去して図１９の構造体を得る。このエッチング腐食液によって図１７に示した露出底部絶縁体層８４が完全に除去され、また各コンデンサ底板１１０周囲のすべての絶縁体８４も除去される。
【００２６】
図１９の構造体に示されているように、底部絶縁体層８４の除去後、コンデンサは支持構造体８６によって支持される。底部絶縁体層の除去は両面コンデンサの作製に必要な処理である。これらの支持構造体は各底板へ絶縁性のカラーを付与し、各カラーは支持層によってすべてのコンデンサ底板を支えるマトリックスが形成されるように隣接するカラーと連続状になっている。前記支持層の配置は、マスキングスペーサ層１５０、１５２のパターン、さらにエッチングされた支持層８６のパターンを示す図１７から決めることができる。図１９に示されるように、支持層８６の上面及び下面は他のいずれの面とも接触状態にない。しかしながら、特に完全な除去が困難な支持層８６と底板１１０との接触点に絶縁体が一部残存する可能性がある。いずれにせよ、たとえ絶縁体８４の一部が残存して層８６の下面へ接触したままであっても、支持層８６の上面及び下面は通常他のいかなる層とも接触のない状態のままである。コンデンサ配置及び処理によっては、カラーが図１７に示すようにコンデンサ底板を３６０°に亘って取り囲んでいる必要はないと考えられる。さらに、カラーによって支持される底板あるいは他の形状は図１７に示すように円形でなくともよく、長円形、卵形、四角形、矩形等の形状であってもよい。
【００２７】
もしスペーサ層１４０の残存部分１５０、１５２が除去されていないならば、これら部分はこの段階で除去してコンデンサ底板間の短絡を防止しなければならない。
【００２８】
最後に、当該技術分野において公知な方法を用いてコンデンサセル誘電体２００、コンデンサ上板２０２及び絶縁体層２０４を形成して図２０の構造体を得る。続いて、当該技術分野における公知な方法に従ってウェハー加工を行う。
【００２９】
完成された構造体は、底部絶縁体層のすべてを除去でき、それによって従来の構造体以上に上板を底板に沿って作製することが可能となるため、従来の構造体よりもキャパシタンスが向上される。図６の場合、例えば底部絶縁体層３２の一部はセル誘電体及び上板の作製中コンデンサを支えるため同位置に残っていなければならない。しかしながら本発明に従った実施態様では、図１９に示すように支持層８６が残存して底板を支えるため、すべての底部絶縁体層を除去することが可能である。
【００３０】
周辺部のエッチングを防止するため、犠牲絶縁体層のエッチング前、マスキングスペーサ層のエッチング前、あるいは支持層のエッチング前にマスク層を形成することが可能である。かかるマスク層の形成により、蓄積セルコンデンサがなく、また蓄積セルコンデンサの頂部が層８８の最初の頂部レベルにあるアレイもない装置周辺部間の酸化物中に段差を形成することになる該装置周辺部上方のＢＰＳＧのエッチングが防止される。前記周辺部が保護されていない場合は、セル誘電体２００及び上板２０２の作製後に該周辺部へ酸化物を詰め戻し、次いで平面化しなければならない。
【００３１】
図１６に示したスペーサ１５２の作製後に、支持層８６に対して選択的エッチングを行って前記広い部分１４４にある開口部の幅を広げこともできる。このように開口部を大きくすることにより、底部絶縁体層の除去を容易とし、さらにセル誘電体層２００及びコンデンサ上板２０２の作製条件を改善させることができる。
【００３２】
ペデスタル型コンデンサは、図２１及び２２に示すように、容器型コンデンサの作製と類似した方法を用いて作製可能である。図２１に示すように、犠牲層８８、支持層８６及び底部絶縁体層８４によって画定される窪みを完全に塞ぐように底板層１１０が形成される。従って、底板層１１０は図１１の構造体に示された底板層よりもずっと厚くなる。このようなペデスタル型コンデンサの実施態様においては、底板層１１０が完全に窪みを埋め尽くしているので保護層１１２は不要である。図２１の構造体の作製後、犠牲層８８の水平面から層１１０を除去して底板層１１０及びおそらくは犠牲層８８の一部を平面化し、ペデスタル型コンデンサ底板１１０を図２２に示すような状態で残す。
【００３３】
別の実施態様においては、図１２に示した犠牲層８８及び支持層８６の代わりに単一材料層を形成することができる。この単層は窒化珪素等の前記支持層材料から成るより厚い材料層であり、その厚さは支持層８６及び犠牲層８８を重ね合わせた厚さとしてもよい。この単層に対して時間設定されたエッチングを行うことにより図１３の構造体が得られる。この加工処理は別個の２層を用いるようには制御できないため加工フローの大部分において好ましくないが、いくつかの加工処理に関して利点がある。次いで他の実施態様に従って加工処理が継続され、例えばマスキングスペーサ層１４０の形成及びその他の後続処理が行われる。
【００３４】
本発明の上記実施態様においては、図１９の構造体を作製するために、コンデンサの配列処理中、特に図１８に示した構造体の底部絶縁体層のエッチング中にダイ周辺部分の保護が必要とされる可能性がある。図２３は図８のパターン化されたレジスト層９０の作製前の４個のアレイ２３０及び半導体ダイ２３４の周辺部２３２を示した平面図である。一般的メモリダイには多数のアレイが含まれることが多い。
【００３５】
図２４はパターン化されたフォトレジスト層９０の作製後における図２３の構造体を示した図である。レジスト層９０はその中に開口部２４０をもち、これら開口部が存在することにより、図８の構造体の犠牲層８８、支持層８６及び底部絶縁体層８４のエッチングを行って図９の構造体を得ることが可能となる。図２４は開口部の個数を実際のものをそのまま示す図ではなく、図示されているよりもさらに多くのコンデンサ用開口部が形成されると考えられる。レジスト層９０中にはさらに、底部絶縁体層８４の除去中周辺部２３２を保護する環状凹部を開口部のアレイ周囲に形成して図１９の構造体を作製する開口部２４２がある。この環状凹部はコンデンサ底板１１０の作製中に材料で満たされるので、この環状凹部を形成し及び満たすための付加的処理は必要とされない。最新の加工方法を用いる場合、前記環状凹部の幅は約２００Å〜約６００Åの範囲内とすることができる。前記カラーを通した底部絶縁体のエッチング中に、前記周辺部を覆い保護する一方において前記アレイを露出させるようにフォトレジスト層を形成することができる。これにより、フォトレジスト層及び環状凹部内の層によって、ＢＰＳＧ等の絶縁体層がコンデンサ底板の側壁を露出させる底部絶縁体層の除去中にエッチングされることから保護される。
【００３６】
図２５に示すように、本発明に従って作製された半導体装置２５０をプリント回路板２５４、例えばコンピュータマザーボードへマイクロプロセッサ２５２等の他の装置と共に取り付け、あるいはパーソナルコンピュータ、ミニコンピュータ、あるいはメインフレーム２５６中に用いられるメモリモジュールの一部として取り付けることが可能である。図２５はさらに、遠距離通信、自動車産業、半導体試験製造機器、消費者用電子機器、あるいは消費者用または産業用電子装置の実質的部品に関連したハウジング２３６、例えばマイクロプロセッサ２５２を含む他の電子装置中における本発明半導体装置２５０の使用についても示すものである。
【００３７】
本願において説明された加工方法及び構造体は、容器型コンデンサあるいはペデスタル型コンデンサ等のコンデンサを含む多数の異なる構造物の製造に用いることが可能である。図２６は、例えば本発明に従った実施態様を用いて作製可能な容器型コンデンサと共にメモリアレイを備えたダイナミックＲＡＭ等の記憶装置の略ブロック図である。このような装置の全般的動作は当業者に公知である。図２６には、記憶装置２６２へ連結されたプロセッサ２６０の他、メモリ集積回路の基本的構成部分、すなわち制御回路構成２６４、行アドレスバッファー２６６及び列アドレスバッファー２６８、行デコーダ２７０及び列デコーダ２７２、センス増幅器２７４、メモリアレイ２７６、及びデータ入力／出力部２７８が示されている。
【００３８】
本発明は実例として記載された実施態様に基づいて説明されたが、本発明がこれら記載によって限定されると解釈されてはならない。当業者が本願における開示に基づいて、前記実例として記載された実施態様を種々変更し、また別の実施態様として追加することは明らかである。従って、そのような変更、あるいは本発明の範囲内に含まれる実施態様は、本願添付の特許請求の範囲に含まれると解釈されなければならない。
【図面の簡単な説明】
【００３９】
【図１】図１は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図２】図２は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図３】図３は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図４】図４は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図５】図５は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図６】図６は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図７】図７は従来技術による容器型両面コンデンサ構造体の作製方法を示す断面図である。
【図８】図８は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図９】図９は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１０】図１０は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１１】図１１は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１２】図１２は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１３】図１３は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１４】図１４は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１５】図１５は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１６】図１６は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１７】図１７は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す平面図である。
【図１８】図１８は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図１９】図１９は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図２０】図２０は本発明に従った容器型両面コンデンサ構造体の作製方法の実施態様を示す断面図である。
【図２１】図２１は本発明に従ったペデスタル型コンデンサの作製方法の実施態様を示す断面図である。
【図２２】図２２は本発明に従ったペデスタル型コンデンサの作製方法の実施態様を示す断面図である。
【図２３】図２３はダイナミックＲＡＭ中のメモリセルとしての本発明の例示的利用を示したブロック図である。
【図２４】図２４は電子装置における本発明の利用を示した等大図である。
【図２５】図２５は本発明に従って形成された例示的半導体装置の概略図である。
【図２６】図２６は本発明に従って形成された記憶装置の概略ブロック図である。
【図１】
2007534145.tif 000003
【図２】
2007534145.tif 000004
【図３】
2007534145.tif 000005
【図４】
2007534145.tif 000006
【図５】
2007534145.tif 000007
【図６】
2007534145.tif 000008
【図７】
2007534145.tif 000009
【図８】
2007534145.tif 000010
【図９】
2007534145.tif 000011
【図１０】
2007534145.tif 000012
【図１１】
2007534145.tif 000013
【図１２】
2007534145.tif 000014
【図１３】
2007534145.tif 000015
【図１４】
2007534145.tif 000016
【図１５】
2007534145.tif 000017
【図１６】
2007534145.tif 000018
【図１７】
2007534145.tif 000019
【図１８】
2007534145.tif 000020
【図１９】
2007534145.tif 000021
【図２０】
2007534145.tif 000022
【図２１】
2007534145.tif 000023
【図２２】
2007534145.tif 000024
【図２３】
2007534145.tif 000025
【図２４】
2007534145.tif 000026
【図２５】
2007534145.tif 000027
【図２６】
2007534145.tif 000028
【手続補正書】
【提出日】平成18年4月17日(2006.4.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
底部絶縁体層中に複数の容器型コンデンサ底板を作製し、
複数の前記コンデンサ底板のそれぞれの周囲に、相互に連結し且つ前記底部絶縁体層を露出させる開口部を中に有する支持カラーを作製し、及び
前記カラー中の前記開口部を通して前記底部絶縁体層をエッチングして複数の容器型コンデンサ底板の側壁を露出させ、前記底部絶縁体層のエッチング処理以降は、前記支持カラーによって前記複数の容器型コンデンサ底板のそれぞれが支持される各工程から構成される半導体装置作製方法。
【請求項２】
セル誘電体を前記複数の容器型コンデンサ底板の側壁上及び前記支持カラー上へ作製する工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項３】
コンデンサ上板を前記セル誘電体層上及び前記支持カラー上方へ作製する工程をさらに含むことを特徴とする請求項２項記載の方法。
【請求項４】
前記カラーが前記複数のコンデンサ底板とのみ接触して残存するように、前記底部絶縁体層のエッチング中に前記カラー中の前記開口部を通して実質的にすべての底部絶縁体層を除去する工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項５】
二酸化珪素、硼燐珪酸ガラス及びテトラメチルオルソシリケートからなる群から選択される材料から成るブランケット層を前記底部絶縁体層の水平面上へ形成し、及び
前記ブランケット層をエッチングして前記支持カラーを作製する各工程をさらに含むことを特徴とする請求項１項記載の方法。
【請求項６】
半導体ウェハー基板アセンブリ上方へパターン化された底部絶縁体層を形成し、
前記パターン化された底部絶縁体層上方へ支持層を形成し、
前記支持層上方へ犠牲層を形成し、
前記犠牲層、前記支持層、及び前記パターン化された底部絶縁体層の一部を除去して、前記犠牲層、前記支持層、及び前記パターン化された底部絶縁体層によって画定される窪みを形成し、
前記窪み内に前記犠牲層、前記支持層及び前記パターン化された底部絶縁体層と接触するコンデンサ底板を作製し、
前記コンデンサ底板の作製後、前記支持層から前記底板の一部分が突き出て残るように、前記犠牲層を除去し、
前記底板の突出部分に沿ってマスキングスペーサを作製し、
前記マスキングスペーサをマスクとして用いて前記支持層をエッチングして前記支持層中に開口部を形成し、及び
前記支持層中の開口部を通して前記底部絶縁体層をエッチングする各工程から構成され、
前記支持層中の開口部を通した前記底部絶縁体層のエッチング後に前記支持層の少なくとも一部分が残されることを特徴とする半導体装置の作製に用いる方法。
【請求項７】
断面において、第一及び第二コンデンサ底板間の第一間隔が第二及び第三コンデンサ底板間の第二間隔よりも大きくなるように、少なくとも第一、第二及び第三コンデンサ底板を作製し、
前記支持層から前記第一、第二及び第三底板の一部が突き出て残るように前記犠牲層を除去して、
マスキングスペーサ層が前記第一及び第二コンデンサ底板間、及び前記第二及び第三底板間を橋架けするように、マスキングスペーサ層を前記第一及び第二コンデンサ底板間及び前記第二及び第三底板間に形成し、及び
異方性エッチング後、その断面において、マスキングスペーサ層によって第一及び第二コンデンサ底板間は橋架けしないが、第二及び第三底板間を橋架けするように、前記マスキングスペーサ層に対して前記異方性エッチングを行って前記底板の突出部分に沿ってマスキングスペーサを作製する各工程がさらに含まれることを特徴とする請求項９項記載の方法。
【請求項８】
前記コンデンサ底板へ窪みが設けられるように、前記犠牲層、前記支持層及び前記パターン化された底部絶縁体層によって画定される前記窪みに対して形状整合又は形状一致にコンデンサ底板を作製する工程をさらに含むことを特徴とする請求項６項記載の方法。
【請求項９】
それぞれが底部及び、断面的に垂直方向を向き、それぞれ高さがあり、かつその高さの大部分に沿って無支持状態にある第一及び第二側面を備え、かつ第一、第二及び第三容器型コンデンサ底板から成る複数の容器型コンデンサ底板、
総じて他のいずれの層とも無接触状態にある底面及び上面をもち、かつ前記複数の底板の容器型コンデンサ底板のそれぞれと接触状態にある支持層、さらに、
断面において第一間隔が空けられた第一及び第二コンデンサ底板、
断面において前記第一間隔よりも小さい第二間隔が空けられた第二及び第三コンデンサ底板、及び
断面において、前記第二及び第三コンデンサ底板間を橋架けしているが、前記第一及び第二コンデンサ底板間は橋架けしていない支持層、を含んで構成される製造過程中の半導体装置。
【請求項１０】
複数の前記容器型コンデンサ底板がアレイの中にあり、前記装置は前記アレイに隣接する周辺領域を有し、前記周辺領域と前記アレイ領域の間に、露出されている第一側面が前記周辺領域に面し、露出されていない第二側面が前記アレイ領域に面する環状凹部があることを特徴とする請求項９項記載の方法。
【国際調査報告】
2007534145.tif 000029
2007534145.tif 000030
2007534145.tif 000031