(57)【要約】  半導体の製造において、歩留まりに関するライン幅とライン幅形状の効果を特性化することがしばしば必要になる。一例となる実施形態においては、基板での露光条件をランダム化する方法が与えられる。その方法は、ランダムな番号のリストを生成することを含む。ランダムな番号は、露光領域にマップされ、ランダムな番号と、対応する露光領域とのリストを形成する。ランダムな番号と、対応する露光領域とのリストは、ランダムな番号でソートされる。ランダムな番号でソートされたリストにおける各露光領域に対して、露光線量が割り当てられる。ソート済みのリストは、露光領域でソートされる。
2007528114.tif 000002
【特許請求の範囲】
【請求項１】
基板を備えるウェハを製造する方法であって、
前記基板に対する露光領域にランダムに番号を割り当て、
前記露光領域のそれぞれに露光パラメタを割り当てるため、前記ランダムに割り当てられた番号を使用し、
前記割り当てられた露光パラメタに基づき前記ウェハを加工することを有する方法。
【請求項２】
前記割り当てられた露光パラメタが、光学近接効果補正(OPC)と、特徴寸法(feature dimensions)と、露光線量とのうち少なくとも１つを含む、請求項１に記載の方法。
【請求項３】
基板における露光条件をランダム化する方法であって、
ランダムな番号のリストを生成し、
ランダムな番号を露光領域にマッピングし、ランダムな番号と、対応する露光領域とのリストを形成し、
ランダムな番号と露光領域との前記リストをランダムな番号でソートし、
ランダムな番号でソートされた前記リストにおける露光領域のそれぞれに露光線量を割り当て、
露光領域で前記リストをソートすることを有する方法。
【請求項４】
更に、前記露光領域を前記割り当てられた露光線量でプリントすることを有する請求項３に記載の方法。
【請求項５】
ウェハにおけるリソグラフィ効果を特性化する方法であって、
学習する効果を決定し、
プリントする多数の露光領域を決定し、
参照ダイの位置を少なくとも１つ選択し、
ランダム化の手続きを行い、
前記参照ダイが見えやすいように露光して該参照ダイをプリントし、
前記割り当てられた露光線量で各露光領域をプリントすることを有する方法。
【請求項６】
更に、前記ウェハに対する電気的な測定を行い、
前記電気的な測定とライン幅とを相互に関連付けることを有する請求項５に記載の方法。
【請求項７】
前記参照ダイの位置は、中心から外れている、請求項５に記載の方法。
【請求項８】
参照ダイの位置の選択は、前記ウェハの四分円内で行われる、請求項５に記載の方法。
【請求項９】
ランダム化手続きが、
ランダムな番号のリストを生成し、
ランダムな番号を露光領域にマッピングし、ランダムな番号と、対応する露光領域とのリストを形成し、
ランダムな番号と露光領域との前記リストをランダムな番号でソートし、
ランダムな番号でソートされた前記リストにおける露光領域のそれぞれに露光線量を割り当て、
露光領域で前記リストをソートすることを含む請求項５に記載の方法。
【請求項１０】
基板を備えるウェハを製造するシステムであって、
前記基板に対する露光領域にランダムに番号を割り当てる手段と、
前記露光領域のそれぞれに露光パラメタを割り当てるため、前記ランダムに割り当てられた番号を使用する手段と、
前記割り当てられた露光パラメタに基づき前記ウェハを加工する手段とを有するシステム。
【請求項１１】
ウェハにおけるリソグラフィ効果を特性化するシステムであって、
ランダムな番号のリストを生成する手段と、
ランダムな番号を露光領域にマッピングし、ランダムな番号と、対応する露光領域とのリストを形成する手段と、
ランダムな番号と露光領域との前記リストをランダムな番号でソートする手段と、
ランダムな番号でソートされた前記リストにおける露光領域のそれぞれに露光線量を割り当てる手段と、
露光領域で前記リストをソートする手段と、
割り当てられた線量で前記露光領域をプリントする手段とを有するシステム。
【請求項１２】
更に、参照ダイの位置を少なくとも１つ選択する手段と、
前記参照ダイが見えやすいように露光して該参照ダイをプリントする手段とを有する請求項１１に記載のシステム。
【請求項１３】
電子デバイスを製造する方法であって、
所定の線量で感光層を露光するステップを有し、
所定の線量が、請求項１乃至９のいずれか１つ又は複数に基づく方法で決定される、方法。
【請求項１４】
電子デバイスを製造する方法であって、
所定の線量で感光層を露光するステップを有し、
所定の線量が、請求項１に基づく方法で決定される、方法。
【請求項１５】
電子デバイスを製造する方法であって、
所定の線量で感光層を露光するステップを有し、
所定の線量が、請求項５に基づく方法で決定される、方法。
【請求項１６】
電子デバイスを製造する方法であって、
基板をフォトレジストでコートし、
所定の線量で前記フォトレジストを露光することを有し、
前記線量は、
前記基板に対する露光領域にランダムに番号を割り当てることと、
前記露光領域のそれぞれに露光パラメタを割り当てるため、前記ランダムに割り当てられた番号を使用することと、
割り当てられた露光パラメタに基づき前記基板上の前記フォトレジストを露光することとを含む方法により予め定められる、方法。
【請求項１７】
前記割り当てられた露光パラメタが、光学近接効果補正(OPC)と、特徴寸法(feature dimensions)と、露光線量とのうち少なくとも１つを含む、請求項１６に記載の方法。
【請求項１８】
電子デバイスを製造する方法であって、
ウェハに、感光層を形成するフォトレジストをコートし、
所定の線量で前記フォトレジストを露光することを有し、
前記線量は、前記ウェハの前記感光層でのリソグラフィ効果を特性化することを含む方法により予め定められ、
前記特性化は、
学習する効果を決定することと、
プリントする多数の露光領域を決定することと、
参照ダイの位置を少なくとも１つ選択することと、
ランダム化の手続きを行うことと、
前記参照ダイが見えやすいように露光して前記感光層で該参照ダイをプリントすることと、
割り当てられた露光線量で、前記感光層で各露光領域をプリントすることとを含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体加工に関する。特に、本発明は、フォトリソグラフィ加工におけるパフォーマンスの改善を追求するためにプロセスを変更することの決定効果に関する。
【背景技術】
【０００２】
電子機器業界は、実現済みの高機能デバイスをよりコンパクトな面積にするため、半導体技術の進化に依存し続けている。多くの用途において、高機能デバイスを実現することは、非常にたくさんの電子デバイスを単一のシリコンウェハに集積することを必要とする。シリコンウェハ上の所与の領域に対する電子デバイスの数が増えるにつれ、製造プロセスはより困難なものになる。
【０００３】
様々な用途を持つ、非常に多様な半導体デバイスが、多数の研究分野において製造されている。このようなシリコンベースの半導体デバイスは、しばしば、金属−酸化膜−半導体・電界効果トランジスタ(MOSFET: metal-oxide-semiconductor field-effect transistor)を含む。例えば、pチャネルMOS(PMOS)、nチャネルMOS(NMOS)や相補型MOS(CMOS)トランジスタ、バイポーラトランジスタ、BiCMOSトランジスタ等である。このようなMOSFETデバイスは、導電性のあるゲートとシリコンのような基板との間に絶縁性のある物質を含む。そこで、これらのデバイスは、一般的にIGFET(絶縁化されたゲートFET,insulated-gate FET)と呼ばれる。
【０００４】
これらの半導体デバイスはそれぞれ、一般的に、多数の能動素子がその上に形成される半導体基板を含む。所与の能動素子の特定の構造は、デバイスの種類間で異なる。例えば、MOSトランジスタでは、能動素子は一般的に、ソース領域と、ドレイン領域と、ソース領域及びドレイン領域間を流れる電流を調節するゲート電極とを含む。
【０００５】
このようなデバイスの製造における１つの重要なステップは、フォトリソグラフィ加工とエッチング加工とを用いる、デバイス又はその一部の形成である。フォトリソグラフィにおいては、ウェハ基板がフォトレジストと呼ばれる感光性物質でコートされる。続いて、ウェハは光にさらされ、露光される。ウェハにあたる光は、マスクプレートを透過する。このマスクプレートは、基板上にプリントされる所望の機能を規定する。露光の後、レジストコートされたウェハ基板が現像される。マスクにより規定される所望の機能は、フォトレジストコート基板上で保持される。レジストのうち未露光部分は現像液を用いて洗浄除去される。所望の機能が定義されたウェハはエッチング処理が施される。製造プロセスに応じてエッチングは、ウェハ物質の除去に液体の化学薬品が使用されるウェットエッチングか、ウェハ物質が無線(RF)誘起プラズマに支配されるドライエッチングかのどちらかとなる。
【０００６】
所望の機能は、しばしば、プリントされエッチングが施される最終的な領域が、長い時間をかけて正確に再現されなければならない特定の領域を持つ。これらは、クリティカルディメンジョン(CD)と呼ばれる。デバイスジオメトリが数ミクロンの領域に近づくにつれ、ウェハ製造は、通常のプロセス変動が生じても、一貫したCDを維持することに、より大きく依存する。設計されフォトマスク上に再現される能動素子の寸法と、ウェハ基板に実際に描かれるものとは、繰り返し可能かつ制御可能でなければならない。多くの状態において、そのプロセスは、最終的なCDがマスキング時のCDと等しくなることを維持することを試みる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、プロセスにおける不完全性や技術の変化（既知の製造プロセスが調整可能であれば、そのプロセスで実現されるかもしれない）により、しばしば、マスキング時のCDとは異なる最終的なCDを描く必要が生じる。
【０００８】
プリントの質を改善するためには、歩留まりに関するライン幅とライン幅形状との効果を特性化する必要がある。通常、ウェハは１つ又は複数の臨界層において様々な条件で露光される。それから歩留まりが検査される。例えば、様々なラインサイズを作り出すために種々の線量でウェハを露光することによって、歩留まりに関するゲート幅の効果を定量化することはよく行われる。一般的に、各ウェハは、種々の態様で露光され、おそらく種々の焦点値で露光される。シリコン及び加工費用は高いので、あるウェハに関して同種の情報を得ることが望ましい。即ち、線量及びおそらく焦点値の組み合わせを用いてウェハを露光するのである。
【０００９】
米国特許番号５，７５７，５０７号明細書(Ausshnitt et al.)は、リソグラフィを必要とする製造プロセスに一般的に関連する。より詳細には、マイクロエレクトロニクスの製造に使用されるリソグラフィ加工とエッチング加工とにおけるバイアス及びオーバーレイエラーの監視に関連する。０．５マイクロメータ未満の次元で寸法を持つパターン機能を監視する場合特に有益である。
【００１０】
米国特許番号５，９６２，１７３号明細書(Leroux et al.)は、集積回路の製造分野に一般的に関連し、特に、ゲートラインのように比較的細いラインをもつ回路の製造における精度を維持することに関連する。
【００１１】
米国特許番号５，９０２，７０３号明細書(Leroux et al.)は、集積回路の製造分野に一般的に関連し、特に、ゲートラインのように比較的微細なラインをもつ回路の製造における精度を維持することに関連する。この発明は、ステッパーレンズ製造品質の検査にも用いられる。
【００１２】
米国特許番号５，９７６，７４１号明細書(Ziger et al.)は、集積回路の製造分野における、照明露光線量やその他の加工パラメタを決定する方法に一般的に関連する。より詳細には、この発明は、ステップを踏んで繰り返すシステムにおける、半導体ウェハの加工方法に関連する。
【００１３】
米国特許番号６，３０１，００８  Ｂ１号明細書(Ziger et al.)は、半導体デバイス及びその製造に関連し、特に、製造時における精度を保ちながら、ゲートラインのように比較的細いライン幅を持つ要素を現像するための準備と加工とに関連する。
【００１４】
米国特許出願公開第２００２／０１８２５１６  Ａ１号明細書(Bowes)は、半導体製造プロセスの測定学に一般的に関連する。より詳細には、この発明では、デバイス機能のクリティカルディメンジョン(CD)測定と、半導体ウェハに対するマスクオーバレイのレジストレーション測定とを半導体ウェハを加工する間に同時に行うためのレクチルパターンが、ニードルコーム(needle comb:歯が針状の櫛)となっている。この参照と上記に引用された文書とはここでは、参照することにより本書全体に含まれる。
【課題を解決するための手段】
【００１５】
一例のプロセスにおいて、ウェハ基板上の種々の行又は列のダイに対して、配列状の露光線量（又は焦点値）で露光することによりデータが得られる。その一例のプロセスにおいて、ダイは複数の露光線量でプリントされる。ダイの列はそれぞれ特定の露光線量で露光されてもよい。ユーザがステップを進むにつれ、ウェハに対する露光線量は増加されてもよい。しかしながら、解決すべき課題はたくさんある。最初に、ウェハでの歩留まり損失が、無関係であるにも関わらず、露光された配列と混同されるかもしれない。第２に、より微妙な課題ではあるが、典型的に、露光領域が多数のダイを含む（ウェハステッパで使用されるマスクでも同様）ことである。露光領域がとても小さなダイを含む場合、露光とソートマップとの関係は簡単にオフセットされ、歩留まりとクリティカルなライン幅に関する誤った仮定をもたらす可能性がある。ソートマップは、能動素子を持つ完全なウェハについて行われる電気的測定の、能動素子を持つウェハ基板に対するダイ毎のプロットである（例えば、ウェハソート）。ソートマップは、ウェハ上で試験されるダイの電気的試験の結果である。これらのダイは、電気的テストパターンと回路とを有するかもしれなし、又はエンドユーザアプリケーション、例えばメモリデバイス、マイクロプロセッサ、マイクロコントローラ、アンプ、特定用途向け集積回路(ASIC)等を搭載するデバイスであるかもしれない。更に、このようなデバイスは、多数のウェハ製造プロセスにおいて製造されるデジタルデバイスでもアナログデバイスでもよく、例えば、CMOS、BiCOMS、バイポーラ等である。基板は、シリコン、砒化ガリウム(GaAs)又はその上にマイクロエレクトロニクスを構築するのに適した他の基材が使用される。
【００１６】
長い時間をかけて、特定の例における製品を備えた所定のウェハ基板は、製造時に受け取るウェハ基板の加工に関する特徴的なソートマップを明らかにする。ソートマップとステッパマップとの相関性は、ウェハあたりのチップの個数が増えるにつれ、より厳しくなる。更に、ステッパマップが、水平方向と垂直方向とのいずれか一方又は両方に意図的にオフセットされ、そのことが、その２つのマップの相関性をより複雑なものにする。こうして、ウェハレベルでの露光の特性化に関する２つの課題、即ち、歩留まりをシステム的な欠陥と混同する点及び露光領域と歩留まりマップとを揃える点に対処する方法が必要である。
【００１７】
一例の実施形態においては、基板を持つウェハを製造する方法が与えられる。その方法は、基板に対する露光領域にランダムに番号を振ることを含む。ランダムに振られた番号を使用して、露光パラメタがそれぞれの露光領域に割り振られる。ウェハは、割り振られた露光パラメタに基づき加工される。
【００１８】
別の一例の実施形態においては、ランダムな番号のリストを生成し、基板における露光条件をランダム化することを含む。ランダムな番号は、露光領域にマップされる。ランダムな番号と、対応する露光領域とのリストが形成され、ランダムな番号によってソートされる。露光線量は、ランダムな番号でソートされたリスト内の各露光領域に割り当てられ、そのリストは露光領域でソートされる。この実施形態の特徴は、露光領域がその割り当てられた露光線量でプリントされることにある。
【００１９】
別の一例の実施形態においては、ウェハ上のリソグラフィ効果を特性化する方法が与えられる。その方法は、学習すべき効果を決定し、プリントすべき複数の露光領域を決定することを含む。少なくとも１つの参照ダイの位置が選択される。ランダム化の手続きが行われる。その参照ダイは、参照ダイがよく見えるように露光してプリントされる。各露光領域は、割り当てられた露光線量でプリントされる。ウェハに関して電気的な計測が行われ、電気的な計測がライン幅と関連付けられる。
【００２０】
更に別の一例の実施形態においては、システムが、ウェハ上のリソグラフィ効果を特性化する。そのシステムは、ランダムな番号のリストを生成する手段と、ランダムな番号を露光領域にマッピングし、ランダムな番号と、対応する露光領域とのリストを形成する手段とを含む。ランダムな番号と露光領域とのそのリストをランダムな番号でソートする手段と、露光領域でそのリストをソートする手段とを含む。リストをソートした後に、割り当てられた線量で露光領域をプリントする手段を含む。この実施形態の特徴は、更に、少なくとも１つの参照ダイの位置を選択する手段と、その参照ダイがよく見えるように露光して参照ダイをプリントする手段とを含むことにある。
【００２１】
上述した本発明の要約は、開示されたそれぞれの実施形態、又は本発明のすべての側面を表現するものではない。他の側面及び一例となる実施形態は、以下の図面及び詳細な説明にて提供される。
【発明を実施するための最良の形態】
【００２２】
本発明は、以下に続く本発明のさまざまな実施形態の詳細な説明を、対応する図面と合わせて参照することで、より完全に理解されるだろう。
【００２３】
本発明は、ウェハレベルで露光の特性化を行う際に、ユーザが面する２つの課題を克服するのに有益であることがわかる。即ち、歩留まりをシステム的な欠陥と混同してしまう課題がある。その混同においては、ユーザが、特定のシステム的なウェハ対ウェハの歩留まり偏差であることを見抜けず、対応付けることができない。また、露光領域を歩留まりマップと揃える課題がある。そこでは、ユーザが特定の露光領域を歩留まりと関連付けるかもしれない。歩留まりは、電気的試験に合格した製品又はテストダイの数である。しばしば、歩留まりは、試験されたダイの数に対する良品ダイの割合として表現される。
【００２４】
歩留まりをシステム的なウェハにおける欠陥と混同する確率を最小にするために、本発明の実施形態によるアプローチは、ウェハでの露光条件をランダム化することである。図１を参照する。一例の方法では、ランダムな番号のリストを生成する（２１０）。ランダムな番号は、各露光領域に対して割り当てられる（２２０）。露光領域／ランダムな番号のリストは、ランダムな番号でソートされる（２３０）。露光線量は、ランダムな番号によりソートされるこのリストに対して割り当てられる（２４０）。そのリストは、露光領域で再度ソートされる（２５０）。各露光領域は、割り当てられた線量でプリントされる（２６０）。
【００２５】
本発明による別の実施形態においては、２１のステッパーショットを含むグループが、各ショットに割り当てられるランダムな番号を持つ。ランダムな番号は、周知の多数の方法で生成されてよい。それらはランダム番号表を使用して手動で生成されてもよいし、又はコンピュータ又は計算装置を含むデータ処理システムにおいてなされてもよい。ソフトウェアルーチンが、必要物であるランダムな番号のリストを生成するのに使用されてもよい。このようなルーチンがスタンドアロンのコンピュータ上に存在してもよいし、又はクライアント／サーバコンピュータのネットワークを介して存在してもよい。２１の露光領域の一例については表１を参照のこと。表１のリストは、ランダムな番号でソートされている。
【００２６】
表２を参照する。露光線量の７つのレベルが、同じ露光条件（例えば、同じ線量、焦点等）の３つの複製で実現される。７つの露光線量が、１グループが３つからなる複数のグループを含む２１のショットに割り当てられる。
【００２７】
表２のリストは、線量割り当て毎にランダム化されたショットを提供するために、ステッパーショットでソートされる。表３を参照する。もちろん、もし領域がシステム的に異なるならば、それはランダム化リストから除外される。例えば、ある領域がウェハ上に部分的にのみあり、焦点効果のため内部領域とはシステム的に異なる態様で歩留まりが発生することがありうる。
【表１】
2007528114.tif 000003
【表２】
2007528114.tif 000004
【表３】
2007528114.tif 000005
【００２８】
本発明の別の実施形態においては、ステッパマップをウェハソートマップ又はパラメタテスト(pTest)マップに揃える課題が、意図的に他よりステッパ領域の中心から外れたものを、ウェハソートマップ又はpTestマップが明確にそれによって一致を決定するような態様でレンダリングすることによって対処される。パラメタテストは、デバイスの製造時における様々な段階で、デバイスの各要素を試験することを含む。このような試験は、トランジスタ、レジスタ、ダイオード、接点、ビアチェーン等を含むが、それらに限定されない。単純回路、例えば、リング発振器、メモリモジュール等は、トランジスタ及び他の代表的な要素から構築されうる。
【００２９】
例えば、可能性としてクリティカルなポリシリコン層では、ある領域が非常に過剰露光される結果、その領域内のすべてのダイが異常な漏れ電流を示すことが起こりうる。別の可能性としては、ある領域が露光しない結果、全体の問題をもたらす恐れがある。例えば、金属化ステップにおいて、その領域内のすべてのダイが回路のショートにより全く機能しないかもしれない。ソート後、異常な障害を示すチップは、ステッパマップに基づき、ステッパ領域が割り当てられる。方向における違いの修正は、参照マークダイが中心から外れている限り決定される。図２Ａを参照する。ウェハマップ３００は、歩留まりに関するライン幅の効果を特性化するために、ウェハで測定されるライン幅の例を示す。参照ダイ３１０は、次に小さなライン幅よりも約０．１０マイクロメータ小さく、その寸法は約０．２７９マイクロメータである。
【００３０】
本発明の実施形態による一例のプロセスにおいて、パラメタに依存するライン幅と、０．３５マイクロメートルの二重ポリレイヤ不揮発性メモリ加工に対するポリシリコンゲート層での５つの異なるレジストコートプログラムにおける歩留まりとを特性化することが要求される。これを２５の２００ミリメータウェハのロット１つ分で行うために、５つのウェハがそれぞれレジスト加工でコートされ、それから各ウェハが７つの露光線量の、同じランダム化されたパターンで露光される。ある露光領域は、パラメタに対するインライン測定と歩留まりデータとを関連付ける目印として機能するように、意図的に過剰露光される。この手法なしには、個々の小さなダイをステッパ領域の位置に明示的に対応付けることは自明ではないことに留意されたい。参照ダイ３１０は、ソートマップがそのウェハにおけるライン幅に関連付けられることを明示的に許容するとても強い漏れ電流を示す。すべてのウェハ上のすべての箇所でのライン幅が、ポリシリコン層で測定される。
【００３１】
図２Ｂは、電気的及びインラインSEM測定との相関を示す。プロット３２０は、SEMポリCD測定に対して、このようなSEM測定が電気的にどのように振舞うかの偏差を表す曲線３２５を示す。偏差がゼロということは、物理的なポリCD測定が、電気的なポリCD測定と正確に相関することを意味する。
【００３２】
ポリシリコンCDに関連付けられる他のパラメタは、閾値電圧のロールオフである。図２Ｃを参照する。プロット３３０は、ポリシリコンCDに対して閾値電圧のロールオフ３３５を表すプロットである。
【００３３】
この手法を用いる歩留まり解析は、各露光領域が複数のチップ（この場合２０）を含むため、難問である。全体が過剰露光された領域は、その領域内のすべてのダイの予想漏れ電流損失をもたらす。これは、インラインのライン幅と歩留まりマップとがお互いに正確に相関することを許容する。その結果として、そのウェハ内の各チップは、露光領域及びインラインのポリCD測定に明示的に関連付けられる。平均ライン幅の関数としての歩留まりは、各線量で露光されたチップに対する良品チップの割合から計算される。図２Ｄは、５つの異なるポリコート加工に対するライン幅の関数としての相対的な歩留まりを示す。プロット３４０は、ポリCD曲線３４５に対する歩留まりのパーセントを表す。５つの例示的なレジスト加工３５０がプロットされる。各曲線３４５のデータポイントはそれぞれ、平均して７００から１０００のダイを含むことに留意されたい。図２Ｂ−２Ｄに示されるデータは、わずか２５のウェハから得られており、パラメタのパフォーマンスに依存するライン幅と５つの一意なレジスト加工の歩留まりとが、この１つのロット内で完全に特性化されていることは強調されるべきである。
【００３４】
本発明により特徴づけられる他のプロセスにおいては、ランダム化された露光条件を用いる複数のレベルで、揃えることの効果を特性化することが適用される。例えば、ポリシリコンと金属化とを用いる結合実験において学習が行われる。これらの特性化は、個々のウェハでリソグラフィの実験を行い分析するための統計的な基礎になる枠組みを明らかにする。
【００３５】
図３を参照する。本発明の一例の実施形態において、図２Ａの例に示されるように、ユーザは特徴化ウェハを製造するためプロセス４００に従うことができる。既知のウェハ製造プロセスにおいて経験を持つユーザは、現代の複雑なサブミクロン単位のプロセスにおける特定のステップで、ウェハの損失とそれに伴う費用の上昇という問題に直面するかもしれない。先に述べたように、このプロセスは、例えばCMOSプロセスのポリシリコン層におけるプリント機能の分野の課題に耐えるかもしれない。ユーザは、学習すべき効果を決定する（４１０）。プリントすべきダイの位置の数が決定される（４２０）。通常、プリントすべき位置の数は、すでにラインにある製造ダイにより定義される。ライン幅を電気的な試験に対応させることができるように、１つ又は複数の参照ダイの位置が選択される（４３０）。ランダム化手続きが行われる（４４０）。例えば、ユーザは、図１に示されるランダム化手続き２０５に従うことができる。ランダム化手続き４４０が済むと、ユーザは、参照ダイを、それらがよく見えるように（即ち、電気的な試験で検出されるように）するべく、露光させてプリントすることを選択することができる（４５０）。参照ダイをプリントした後、各露光領域が割り当てられた線量でプリントされる（４６０）。例えば、図２Ａに関して論じられたポリシリコンリーケージが、漏れ電流と強い相関性を示す。１つ又は複数の参照ダイは、通常中心を外れた位置にプリントされる。その参照ダイは、４つあるウェハの四分円にプリントされてよい。特定の歩留まり限定問題とプロセスとはしばしば参照ダイの適切な数と位置に関してユーザをガイドする。
【００３６】
単一のウェハを使用するこの手法は、特性化時における１つのウェハの課題を克服し、つまりウェハ対ウェハ効果に鈍感である。例えば、無関係の欠陥問題が特定の線量で露光される単一のウェハに影響するなら、歩留まり損失は、誤ってその特定のウェハにプリントされたライン幅のせいにされてしまうかもしれない。また、ランダム化することによって、歩留まりに関して、システム的なウェハでの効果の影響が減少される。最終的に、この手法は、標準的な１度に１つのウェハを使用する特性化より少ないウェハで済む。
【００３７】
本発明は、ウェハステッピング装置に追加的な特徴として組み込まれていてもよい。CANON、ASML及びNIKONのような多数のベンダが、このような装置を製造している。このような装置はしばしばコンピュータ制御であり、ユーザは、製造、試験及び特性化に関する複雑なルーチンをプログラム化することができる。
【００３８】
本発明の一例の実施形態によれば、ウェハステッパは、既知のプロセス中にウェハ基板を特性化するルーチンを持つことができる。例えば、特定の手順が、ステッパを制御するコンピュータにプログラムされることができる。特性化プログラムは、プログラムメモリ、光学若しくは磁気ストレージに存在するか、又は内部のイントラネット若しくはインターネットの一部としてのクライアント／サーバ構成に存在することができる。インライン監視システムにおいて、稼動中の２５個以外のサンプル基板が試験用に指定されてもよい。ユーザは、ウェハステッパを制御するコンピュータに、その人が学習させたいと考えている効果を入力する。コンピュータは、所与のマスクとウェハの組み合わせに対してプリントすべきダイの位置のリストを生成する。コンピュータは、参照ダイの位置を選択する。コンピュータは、ランダム化の手続きを行う。ダイの位置のランダム化と参照ダイの位置の選択とを選択した後、コンピュータは、ウェハステッパに、割り当てられた露光パラメタでダイをプリントするよう命令する。
【００３９】
本発明は、一例となる特定の実施形態をいくつか参照して説明されたが、当業者であれば、続く特許請求の範囲で説明される本発明の同一の範囲内又は均等の範囲内において様々な変更がなされてよいことは理解できるであろう。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態における露光線量でプリントすることに関するステップの概要を示す図である。
【図２Ａ】本発明の実施形態において、歩留まりに対するポリシリコンゲート幅の効果を特性化するために露光される基板における一例のライン幅マップを示す図である。
【図２Ｂ】本発明の一例のプロセスにおける、ポリシリコンCDの電気的測定と、インライン走査型電子顕微鏡(SEM)によるCDの測定との相関性を示す図である。
【図２Ｃ】一例のプロセスにおける、ポリシリコンライン幅の関数としての閾値電圧(Vt)ロールオフ特性曲線を示す図である。
【図２Ｄ】一例のプロセスにおける、５つの異なるポリシリコン・リソグラフィプロセスに対するライン幅の関数としての相対的な歩留まりを示す図である。
【図３】本発明の実施形態に基づき、図２Ａ−２Ｄに示されるような一例のプロセスにおいて、データを得る方法に関するステップの概要を示す図である。
【図１】
2007528114.tif 000006
2007528114.tif 000007
2007528114.tif 000008
2007528114.tif 000009
2007528114.tif 000010
【図３】
2007528114.tif 000011
【国際調査報告】
2007528114.tif 000012
2007528114.tif 000013
2007528114.tif 000014