(57)【要約】  チャージポンプが、クロック信号(Q, Qn; CLKO)の制御下で入力電圧(VDD)を出力電圧(Vo)に変換する単一電圧乗算器段（１）を有する。発振器（２）が、二乗入力電圧(VDD2)にほぼ比例する繰り返し周期(Tr1, Tr2)を有するクロック信号(Q, Qn; CLKO)を生成するために入力電圧(VDD)を受信する。
2007509597.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号の制御下で入力電圧を出力電圧に変換するための単一電圧乗算器段と、
二乗入力電圧にほぼ比例する繰り返し周期を有するクロック信号を生成するために前記入力電圧を受信するための発振器と
を有するチャージポンプ。  
【請求項２】
前記発振器が、
前記二乗入力電圧にほぼ比例する制御信号をもたらすために前記入力電圧を受信するための制御回路を有し、前記発振器の繰り返し周期が前記制御信号にほぼ線形的に依存する請求項１に記載のチャージポンプ。  
【請求項３】
前記発振器が、
コンデンサと、
前記コンデンサを充電又は放電するために電流をもたらすための電流源と、
前記二乗入力電圧にほぼ比例する更なる電流をもたらすために前記入力電圧を受信するための制御回路と
を有し、前記電流及び前記更なる電流が固定比を有する請求項１に記載のチャージポンプ。  
【請求項４】
前記チャージポンプが、前記クロック信号のデューティサイクルを変調するためのデューティサイクル変調器を更に有し、前記デューティサイクル変調器は、ほぼ一定の出力電圧を得るために前記デューティサイクルを適用するために前記出力電圧を受信するための入力部を有する請求項１に記載のチャージポンプ。  
【請求項５】
前記デューティサイクル変調器が、
比較信号をもたらすために前記出力電圧を基準電圧と比較するための第一のコンパレータと、
前記比較信号が、前記出力電圧は前記基準電圧よりも上若しくは下を示すか、又はその逆を示すかに依存して立上がり又は立下がり傾きを有する第一ののこぎり波信号を生成するための第一の積分器と、
前記二乗入力電圧に依存して傾きを有する第二ののこぎり波信号を生成するための第二の積分器と、
前記デューティサイクルは、前記第一ののこぎり波信号が前記第二ののこぎり波信号に達する時点に依存しており、前記第一ののこぎり波信号と前記第二ののこぎり波信号とを比較するための第二のコンパレータと  
を有する請求項４に記載のチャージポンプ。  
【請求項６】
クロック信号の制御下で入力電圧を出力電圧に変換するための単一電圧乗算器段を有するチャージポンプにおける使用のための集積回路であって、
二乗入力電圧にほぼ比例する繰り返し周期を有する前記クロック信号を生成するために前記入力電圧を受信するための発振器
を有する集積回路。  
【請求項７】
クロック信号の制御下で、バッテリによってもたらされる入力電圧を出力電圧に変換するための単一電圧乗算器段と、
二乗入力電圧にほぼ比例する繰り返し周期を有する前記クロック信号を生成するために前記入力電圧を受信するための発振器と
を有するモバイルデバイス。  
【請求項８】
クロック信号の制御下で入力電圧を、ＵＳＢスレーブデバイスのための出力電圧に変換するための単一電圧乗算器段と、
二乗入力電圧にほぼ比例する繰り返し周期を有する前記クロック信号を生成するために前記入力電圧を受信するための発振器と
を有するＵＳＢマスタデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ、チャージポンプのための集積回路、当該チャージポンプを有するモバイルデバイス、及び当該チャージポンプを有するＵＳＢマスタデバイスに関する。  
【背景技術】
【０００２】
米国特許第US-A-5,808,506号公報は、不揮発性メモリにおいて使用されるＭＯＳチャージポンプを開示している。電流制御発振器（current controlled oscillator）が、チャージポンプ電圧乗算器（マルチプライヤ（multiplier））のためのクロックを生成している。発振器周期は入力電圧に比例する。入力電圧が低下する場合、発振器周期は低減され、それ故に発振器周波数は増大する。入力電圧が低下する場合、チャージポンプの出力部に昇圧（ポンプ）される電荷は減少する。発振器周波数の対応する増加は電荷の減少を補償する。最小入力電圧の最悪条件下で、チャージポンプのオープン（開）回路電圧は所期の調整された出力電圧よりも高くなり、発振器周波数の増加は、出力電圧を、負荷がかけられた状態（loaded state）で調整されるように維持するのに十分高くなるようにチャージポンプ出力電流を十分に保持することが必要とされる。
【０００３】
チャージポンプによって供給される最大電流が、高い入力電圧で比較的大きくなり得ることは知られているチャージポンプの欠点になる。    
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、最大出力電流が入力電圧のばらつき（変動（variation））にあまり依存しないチャージポンプを提供することにある。
【課題を解決するための手段】
【０００５】
本発明の第一の態様は、請求項１に記載のチャージポンプをもたらす。本発明の第二の態様は、請求項６に記載の集積回路をもたらす。本発明の第三の態様は、請求項７に記載のモバイルデバイスをもたらす。本発明の第四の態様は、請求項８に記載のUSBマスタデバイスをもたらす。有利な実施例が従属請求項において規定される。
【０００６】
本発明の第一の態様によるチャージポンプは、単一の電圧乗算器段（single voltage multiplier stage）を有する。単一の電圧乗算器段はクロック信号の制御下で入力電圧を出力電圧に変換する。クロック信号を生成する発振器は、クロック信号の繰り返し（反復）周期（repetition period）が、二乗（された）入力電圧にほぼ比例するように制御するために、入力電圧を受信する。その結果、単一の電圧乗算器段の最大出力電流は、入力電圧からほぼ独立している。二乗入力制御信号に比例する反復周期をクロック信号にもたらし得る発振器が、多くの知られている実現例の何れか一つにより構成されてもよい。対比として、米国特許第US-A-5,808,506号公報に開示されているチャージポンプにおいて、クロック信号の繰り返し周期は、入力電圧に比例しており、その結果、調整された出力電圧が得られる。
【０００７】
以下、発振器周波数が、二乗入力電圧に逆比例している場合、チャージポンプの出力電流は入力電圧からほぼ独立していることが説明されるであろう。チャージポンプ自体及びその動作はよく知られている。要するに、クロック信号の各々の繰り返し周期の間、最初にコンデンサ（キャパシタ（capacitor））が入力電圧に対して充電される。それから、充電されたコンデンサは、出力電圧が入力電圧と、充電されたコンデンサの間の電圧との和になるように、チャージポンプの入力部と出力部との間でスイッチされる。入力電圧及び充電されたコンデンサの間の電圧が同じ極性（polarity）を有するため、出力電圧は入力電圧よりも高くなる。充電されたコンデンサに蓄積されるエネルギは
EC = 0.5 * CP * VDD2  
に等しくなる。ここで、ECはコンデンサCPに蓄積されるエネルギであり、VDDは入力電圧である。
【０００８】
チャージポンプの出力部に必要とされるエネルギは
EO= Vo * Io * Tclk  
になる。ここで、EOはチャージポンプの出力部で要求されるエネルギであり、Voはチャージポンプの出力電圧であり、Ioはチャージポンプの出力電流であり、Tclkはチャージポンプに発振器によって供給されるクロック信号の繰り返し周期である。
【０００９】
入力電荷EC及び出力電荷EOが平衡状態にあるとき
Tclk = (0.5 * CP * VDD2)/ (Vo * Io)
になる。
【００１０】
結果的に、出力電圧がほぼ安定化される一方、ほぼ一定の出力電流が所望される場合、クロック信号の繰り返し周波数は、二乗入力電圧にほぼ比例するべきである。若しくは、クロック信号の繰り返し周期は、二乗入力電圧にほぼ逆比例するべきである。
【００１１】
請求項２に記載の本発明による実施例において、発振器は、制御信号を受信するための入力部を有している。発振器によって供給されるクロック信号の繰り返し周期は制御信号にほぼ線形的に依存している。このような発振器は技術的によく知られている。制御回路は入力電圧を受信すると共に、二乗入力電圧にほぼ比例する制御信号を供給する。当該制御回路は技術的によく知られている。例えば制御回路は、入力信号を自身と乗算する乗算器であってもよく、又は制御回路は、テーブルルックアップメモリ、若しくはＭＯＳＦＥＴの間の二乗入力電圧差にほぼ比例するＭＯＳＦＥＴを通じて電流を得るために、入力信号部と固定基準電圧部（fixed reference voltage）との間のダイオードとして構成されるＭＯＳＦＥＴを有する。
【００１２】
請求項３に記載の本発明による実施例において、発振器は、繰り返し周期が、コンデンサに供給される充電又は放電バイアス電流に依存しているクロック信号をもたらす。この場合、制御回路が、二乗入力電圧にほぼ比例するバイアス電流をもたらす。
【００１３】
請求項４に記載の本発明による実施例において、チャージポンプは、ほぼ一定の出力電圧を得るために出力電圧に応答してクロック信号のデューティサイクルを変調するためのデューティサイクル変調器を更に有する。クロック信号のデューティサイクルは、クロック信号の繰り返し周期の第一の部分の間にコンデンサの充電時間を決定し、それ故にコンデンサに蓄積される充電量を決定する。より小さなデューティサイクルにおいて、コンデンサは、より短かな期間の間に入力電圧部に接続され、それ故にあまり充電されないであろう。クロック信号の繰り返し周期の第二の部分の間に、コンデンサは、出力電流をもたらすために入力電圧部に直列に接続される。
【００１４】
請求項５に記載の本発明による実施例において、デューティサイクル変調器は、比較信号を得るために、チャージポンプの出力電圧を基準電圧と比較するコンパレータ（比較器（comparator））を有する。第一の積分器（インテグレータ（integrator））は、比較信号が、出力電圧は基準電圧よりも上か、若しくは下かを示すか、又はその逆を示すかの何れかに依存する立上がり及び立下がり傾き（勾配）（a rising and a falling slope）を連続的に有する第一ののこぎり波信号（saw-tooth signal）をもたらす。第二の積分器は、二乗入力電圧に依存する傾きを有する第二ののこぎり波信号をもたらす。コンパレータは第一ののこぎり波信号と第二ののこぎり波信号とを比較する。当該手法（アプローチ）は、第二ののこぎり波が、二乗入力電圧に比例する傾きを有するという利点を有する。デューティサイクル制御は、ほぼ入力電圧から独立して、最適に動作する。
【００１５】
本発明のこれら及び他の態様は、以下に記載の実施例から明らかであり、以下に記載の実施例を参照して説明される。
【発明を実施するための最良の形態】
【００１６】
図１は、チャージポンプのスイッチを制御するための発振器のブロック図及びチャージポンプを示す。チャージポンプ１は単一の電圧乗算器段を有する。スイッチＳ３、コンデンサＣＰ、及びスイッチＳ４の直列構成体が、チャージポンプ１の入力部ＩＮと出力部ＯＵＴとの間に構成される。入力部ＩＮは入力電圧ＶＤＤを受信し、出力部ＯＵＴは出力電圧Ｖｏ及び出力電流Ｉｏを負荷に供給する（図示略）。スイッチＳ２はスイッチＳ３及びコンデンサＣＰの接続部とグランド（ground）との間に構成される。スイッチＳ２はグランド以外の電位部（ポテンシャル（potential））に接続されてもよい。スイッチＳ１はコンデンサＣＰ及びスイッチＳ４の接続部と入力部ＩＮとの間に構成される。蓄積コンデンサＣｏは出力部とグランド又は基準電位部との間に構成される。発振器２は、スイッチＳ１乃至Ｓ４に供給される制御信号ＣＳ１乃至ＣＳ４をそれぞれ生成する。制御信号ＣＳ１及びＣＳ２は、発振器２によって供給される同じ信号Qnに接続される。制御信号ＣＳ３及びＣＳ４は、発振器２によって供給される同じ信号Qに接続される。信号QnはQの反転信号である。
【００１７】
制御信号をＣＳ１乃至ＣＳ２と称し、それ故に一つ又は複数のクロック信号をQ及びQnと称すことはよく用いられる。クロック信号は、電圧アップコンバージョン（アップ変換）を実行するためにチャージポンプをクロックする。本発明による発振器２は、二乗入力電圧ＶＤＤ２に比例する繰り返し周期を有するクロック信号を生成する。従って、図１に示されているチャージポンプにおいて、クロック信号は、二乗入力電圧ＶＤＤ２に比例する繰り返し周期を共に有する信号Q及びその反転信号Qnを有する。チャージポンプの動作は、図２に示されている信号に関して説明される。
【００１８】
図２は、動作を説明するためにチャージポンプにおいて発生する信号を示す。図２Ａは、発振器の繰り返し周期がTr1になる入力電圧ＶＤＤの所定の値ＶＤＤ１において発振器２によってもたらされる信号Qnを示す。図２Ｂは、Qnの反転信号になる信号Qを示す。図２Ｃは、発振器の繰り返し周期Tr2が繰り返し周期Tr1よりも短くなる入力電圧ＶＤＤの他のより低い所定の値ＶＤＤ２で発振器２によってもたらされる信号Qn'を示す。図２Ｄは、Qn'の反転信号になる信号Q'を示す。図２は、クロック信号の繰り返し周期Tr1及びTr2が、入力電圧ＶＤＤのレベルＶＤＤ１及びＶＤＤ２に依存すること、すなわち、繰り返し周期Tr1及びTr2が二乗入力電圧ＶＤＤ２に比例することを示す。入力電圧ＶＤＤの値がＶＤＤ１になるとき、チャージポンプの動作は図２Ａ及び２Ｂに関連して説明される。信号Q及びQnのハイレベルは、スイッチＳ１乃至Ｓ４の関連する一つが閉じられることを示す一方、ローレベルは、関連するスイッチが開かれることを示すことが仮定される。当然のことながら、このことは、使用されるスイッチに依存して逆の態様であってもよい。通常、スイッチはＭＯＳＦＥＴのようなトランジスタになる。
【００１９】
時点t1において、信号Qnがハイ（high）になり、従ってスイッチＳ１及びＳ２は閉じられ、信号Qがロー（low）になり、従ってスイッチＳ３及びＳ４は開かれる。入力電圧ＶＤＤはコンデンサＣＰの間に接続され、コンデンサＣＰの間の電圧Ｖｃは増大する。時点t2において、信号Qnがローになり、従ってスイッチＳ１及びＳ２は開かれ、信号Qがハイになり、従ってスイッチＳ３及びＳ４は閉じられる。この場合、コンデンサＣＰは入力電圧ＶＤＤと直列に構成され、チャージポンプの出力電圧Ｖｏは、コンデンサＣＰの間の電圧Ｖｃに入力電圧を加えた電圧に等しくなる。
【００２０】
図３は発振器のブロック図を示す。示されている発振器は、発振器回路ＯＣ及び制御回路ＣＣを有する。制御回路ＣＣは入力電圧ＶＤＤを受信し、二乗入力電圧ＶＤＤ２に比例する制御信号ＣＳをもたらす。発振器回路ＯＣは制御信号を受信し、クロック信号Q, CLKOをもたらす。発振器回路ＯＣは、制御信号ＣＳに線形的に依存している発振器信号Q, CLKOの繰り返し周波数を得るために制御信号ＣＳによって周波数が制御可能な何れかの発振器であってもよい。
【００２１】
図４は発振器及び発振器を制御する制御回路の他の実施例の詳細な回路図を示す。発振器は例えばＭＯＳＦＥＴを使用することによって得られる。他の好適な半導体素子によってＭＯＳＦＥＴを置換することは可能である。好ましくは発振器は集積回路に組み込まれる。ＭＰｉと称されるＭＯＳＦＥＴはＰチャネル型ＭＯＳＦＥＴ（P-channel MOSFET）であり、ＭＮｉと称されるＭＯＳＦＥＴはＮチャネル型ＭＯＳＦＥＴ（N-channel MOSFET）である。
【００２２】
Ｐチャネル型ＭＯＳＦＥＴ  ＭＰ１は、チャージポンプの入力電圧ＶＤＤと、グランド電位とみなされてもよい基準電位ＶＳＳとの間に構成される主（メイン）電流経路（パス）（main current path）を有する。ＭＯＳＦＥＴ  ＭＰ１のゲートは基準電位ＶＳＳに接続される。ＭＯＳＦＥＴ  ＭＰ１はダイオードとして動作する。このダイオードＭＰ１を通じる電流Idは、
Id = K W/L (VDD - Vt)2
になり、ここでKは定数であり、W/LはＭＯＳＦＥＴ  ＭＰ１の幅／長さ比であり、Vtは閾値電圧である。
【００２３】
従って、電流Idは二乗入力電圧ＶＤＤにほぼ比例する。わずかな誤り（誤差）（inaccuracy）が閾値電圧Vtによってもたらされる。当該電流Idは、ＭＯＳＦＥＴ  ＭＰ１とカレントミラーを形成するＭＯＳＦＥＴ  ＭＰ２によってミラー（mirror）される。ＭＯＳＦＥＴ  ＭＰ２の主電流経路において流れる電流Id1は、電流Idのミラーバージョン（版）である。電流Id1はＭＯＳＦＥＴ  ＭＰ１及びＭＰ２の幅／長さ比の比率に依存して、電流Idに等しくてもよく、又は電流Idと一定の関係を持っていてもよい。電流Id2を得るために電流Id1はＮチャネル型ＭＯＳＦＥＴ  ＭＮ３及びＭＮ４によってミラーされる。電流Isqを得るために電流Id2はＭＯＳＦＥＴ  ＭＰ３及びＭＰ４によってミラーされる。全ての電流Id、Id1、Id2、及びIsqは固定比を有しており、それ故に全てが二乗入力電圧ＶＤＤ２に比例する。
【００２４】
電流Isqは、MOSFET MP5, MP6, MP7, 及びMP8を有するトランスリニア増幅器（trans-linear amplifier）にもたらされる。当該トランスリニア増幅器は、トランスリニア増幅器の入力電流Isqの逆数になる電流1/Isqを自身の出力部においてもたらす。基準電流源Irefは、基準電流Irefを得るためにMOSFET MN1及びMN2を介してミラーされる電流をもたらす。MOSFET MP5及びMP6の主電流経路を通じる電流Irefは固定される。従って、MOSFET MP7の主電流経路における電流ばらつき（変動）は、MOSFET MP8における主電流経路を通じた電流1/Isqの逆のばらつきをもたらす。
【００２５】
MOSFET MP8のソースは、ミラー電流IoをもたらすMOSFET MN5, MN6, MN7, 及びMN8によって得られるカレントミラーを有する発振器に電流1/Isqを供給する。電流Ioは全て1/Isqに比例しており、それ故に1/ VDD2に比例している。MOSFET MP13及びMP14はコンデンサのように挙動する。MOSFETの代わりに、内部又は外部コンデンサが使用されてもよい。MOSFET MP9及びMP10は、コンデンサMP13及びMP14を入力電圧VDDに接続するスイッチになる。MOSFET MN9及びMN10は、コンデンサMP13及びMP14を電流Ioで放電するスイッチになる。コンデンサMP13上の電圧はINT1と称され、コンデンサMP14上の電圧はINT2と称される。
【００２６】
MOSFET MN9及びMP9のゲートは反転クロック信号CLKnを受信し、MOSFET MP10及びMN10のゲートはクロック信号CLKを受信する。電圧INT1が所定の値よりも下に降下するとき、MOSFET MP11のソースにおける電圧DET1はハイレベルと仮定される。電圧INT2が所定の値よりも下に降下するとき、MOSFET MP12のソースにおける電圧DET2はハイレベルと仮定される。論理NOR 120, 121, 124, 及び125を有する論理回路が、電圧DET1及びDET2を受信し、クロック信号CLK及び反転クロック信号CLKnをもたらす。
【００２７】
発振器の動作は、クロック信号CLKのローレベル、及びそれ故にクロック信号CLKnのハイレベルから始めて説明される。コンデンサMP13は、電流Ioで放電され、コンデンサMP14はVDDに接続される。従ってコンデンサMP13上の電圧INT1は低下するが、コンデンサMP14上の電圧INT2は一定且つハイになる。MP12はターンオフされ、電流IoはMP12を通じて流れ得ないため、コンデンサMP14上のハイ電圧により電圧DET2はローになる。コンデンサMP13上の電圧は、MOSFET MP11がMOSFETの所定の閾値レベルVTにおいて遮断（トリップ（trip））するまで低下する。論理NOR 120, 121, 124, 及び125については、ロー値からハイ値への電圧DET1のジャンプが、NORゲート120の出力部上のローレベルをもたらすであろう。電圧DET2のローレベルと共に当該ローレベルは、NOR 121の出力部のレベルをハイにするであろう。NOR 121の出力部上のハイレベルは、NOR 124の出力部上のローレベルをもたらすであろう。NOR 124の出力は反転クロック信号CLKnになる。NOR 120の出力からのローレベルと共に当該ローレベルは、NOR 125の出力部においてハイレベルをもたらすであろう。NOR 125の出力はクロック信号CLKになる。クロック信号CLKと反転クロック信号CLKnとは逆極性を有していることが説明される。シーケンスがここでも開始されるが、この場合コンデンサMP14は電流Ioで放電されるが、コンデンサMP13は入力電圧VDDにスイッチされる。クロック信号CLKとCLKnとの両方のハイ期間及びロー期間が、コンデンサMP13及びMP14の値と電流Ioの値とによって決定されることは明らかである。コンデンサMP13とMP14とが等しい値を有する場合、クロック信号CLK及びCLKnのデューティサイクルは50%になるであろう。
【００２８】
MOSFET MP11及びMP12の遮断レベルはVDD（MOSFET MP11及びMP12の閾値電圧VT）を基準にしており、入力電圧VDDから遮断レベルにコンデンサMP13及びMP14を放電するのに必要とされる期間は電流IoとMOSFET MP13及びMP14の容量とによって決定されるため、コンデンサMP13及びMP14は基本的に組み込みコンデンサ（integrating capacitor）になる。コンデンサMP13/MP14を放電する時間は、T = CMP13/MP14 *(VT) / Ioになる。コンデンサMP13及びMP14と、コンデンサMP13及びMP14の間のデルタ電圧（delta voltage）との両方は、入力電圧VDDから独立している。電流Ioは1/VDD2に比例する。その結果、繰り返し周期Ｔは二乗入力電圧VDD2と共に変化する。従って、入力電圧VDDがローになる場合、繰り返し周期Tは、チャージポンプの出力部にもたらされる電荷を増大させるために短くなる。
【００２９】
MOSFET MP15, MP16, MN17, 及びMN18は、図１及び５において信号Q及びQnを生成するために使用されるバッファクロック信号CLKOを得るため、クロック信号CLKをバッファするバッファを形成する。この態様で生成されるクロック信号CLKは、最大出力電流が入力電圧VDDのレベルからほぼ独立しているという利点を有する二乗入力電圧VDD2に比例する繰り返し周期を有している。
【００３０】
発振器の周波数が、温度及びプロセス許容誤差（tolerance）からほぼ独立していることは更に有利となる。このことは、ダイオードMP1とコンデンサMP13及びMP14とが全てＰチャネル型MOSFETであり、それ故に同じ態様で挙動するが、ダイオードMP1を通じる電流IdとコンデンサMP13及びMP14を通じる電流Ioとは逆の挙動を有しているという事実に起因する。例えば、温度が低下するとき、電流Isqは増加し、トランスリニア増幅器の出力電流1/Isqは減少する。従って、温度が低下するとき発振器のためのバイアス電流Ioは減少する。より低い温度において、コンデンサMP13及びMP14がより遅い速度（レート）で放電させられる場合、同じ放電曲線が得られる。バイアス電流Ioはより低い温度においてより小さくなるため、このことは正確に起こる。プロセスばらつきに関しても、補償効果がもたらされる。遅いプロセスにおいて、電流Idはより小さくなり、それ故に発振器のバイアス電流Ioはより大きくなる。コンデンサMP13及びMP14の当該より大きな放電電流は、MOSFET MP13及びMP14のより低い移動度（mobility）によって打ち消される。
【００３１】
図５はデューティサイクル変調器のブロック図を示す。抵抗タップ（tap）が、直列構成の抵抗Ｒ１及びＲ２を有している。当該直列構成体は、チャージポンプの出力電圧Voと、図４において接地（グランド）されている基準電位との間に構成される。コンパレータCOM1は、タップインされた出力電圧Voになる電圧Vtを受信するために、直列構成の抵抗Ｒ１及びＲ２の接続部に接続される反転入力部を有している。コンパレータCOM1は、基準電圧Vrを受信する非反転入力部を有する。コンパレータCOM1の出力信号COSは、電流2* Iscをもたらす電流源CU1と直列に構成されるスイッチS5を制御する。電流源CU1は、スイッチS5が閉じられる場合、コンデンサC2に電流2* Iscを供給する。電流源CU2はコンデンサC2と直列に構成され、コンデンサC2から引き抜かれる電流Iscをもたらす。
【００３２】
従って、コンデンサC2における電圧CPOは、スイッチS5が開放（オープン）されるときにコンデンサC2から引き抜かれる電流Iscに起因して線形的に減少するであろう。電圧CPOは、スイッチS5が閉じられる（クローズされる）ときにコンデンサC2に流れ込む電流Isc = 2* Isc - Iscに起因して線形的に増加するであろう。その結果、信号CPOは、タップインされた出力電圧Vtが基準電圧Vrよりも高くなる場合に立上がり傾きを備えると共に、タップインされた出力電圧が基準電圧Vrよりも低くなる場合に立下がり傾きを備えるのこぎり形状になる。通常、出力電圧Voは利用可能な最も高い電圧になり、コンパレータCOM1を使用することによって、出力電圧Voを基準レベルVrと比較し得るように当該出力電圧Voにタップインすることが必要とされる。他のより高い電圧が利用可能になる場合、又はコンパレータCOM1が出力電圧Voを基準電圧と直接比較し得る場合、タッピングインは省略されてもよい。電流源CUIと直列にスイッチS5をもたらす代わりに、電流源CUI自身がスイッチオン・オフされてもよい。タップインされた出力電圧Vtが基準電圧Vrよりも低くなるとき、電流2* Iscをグランドにスイッチするスイッチを実現することは可能である。電流源CUIによってもたらされる電流が、電流源CU2によってもたらされる電流の２倍になることは不可欠なことではない。電流源CUIによってもたらされる電流が、電流源CU2によってもたらされる電流よりも大きくなることで十分である。当然のことながら、当業者は、グランドの代わりに高い電圧に接続されるコンデンサを使用すると共に同じ効果を有する相補型回路を構成する方法を理解することに問題を持たないであろう。
【００３３】
のこぎり形状信号RAを生成するために、二乗入力電圧ＶＤＤ２に比例する電流IoがコンデンサC3に入力される。電流Ioを生成する可能な態様は図４に関連して議論される。コンパレータCOM2はのこぎり波信号CPOを受信するために反転入力部を有しており、のこぎり波信号RAを受信するために非反転入力部を有している。コンパレータCOM2の出力部は、フリップフロップFFのCL入力部に接続される。フリップフロップFFは、ハイレベルを受信するために入力電圧VDDに接続されるデータ入力部Dと、クロック信号CLKを受信するリセット入力部Rと、出力信号Qをもたらす出力部及び出力信号Qの反転バージョンである反転出力信号Qnをもたらす反転出力部とを有する。論理NAND NAは、反転出力信号Qを受信する入力部と、クロック信号CLKを受信する入力部と、スイッチF1を制御する出力部とを有する。スイッチF1は、ゲートがNAND NAの出力部に接続されると共に、ドレイン・ソース間経路（パス）がコンデンサC3と並列に構成されるMOSFETになるように示される。クロック信号CLKOは、図４に示されている発振器で生成されてもよい発振器２の出力信号になる。クロック信号CLKOは、二乗入力電圧ＶＤＤ２に比例すると共に、好ましくは50%になる固定デューティサイクルを有する反復周期Tr1及びTr2を有する。
【００３４】
デューティサイクル変調器の動作は、図６及び７に関連して説明されるであろう。
【００３５】
図６は、発振器の比較的低い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【００３６】
図６Ａは、出力電圧Vo及び出力電圧Voの所望のレベルDLを示す。出力電圧Voは時点t0において所定のレベルDLを交差（クロス）しており、時点t0から先に向けて所望のレベルDLよりも高くなっている。
【００３７】
図６Ｂは、ほぼ50%デューティサイクルと繰り返し周期TR1とを備える図４の発振器によって生成されるクロック信号CLKOを示す。クロック信号CLKOは時点t1及びt4において立上がりエッジを有しており、時点t3及びt6において立下がりエッジを有している。繰り返し周期TR1は時点t1から時点t4まで続く。
【００３８】
図６Ｃは、のこぎり波信号CPO及びRAを示しており、図６Ｄは、反転出力信号Qnを示している。出力電圧Voが所望のレベルDLよりも低いため、のこぎり波信号CPOは時点t0まで立下がり傾きを有している。時点t0から先に向けて、出力電圧Voは所望のレベルDLよりも高くなり、それ故にのこぎり波信号CPOは立上がり傾きを有する。クロック信号CLKOのローレベル期間の間、NAND NAにより、MOSFET F1は導通状態になり、コンデンサC3は短絡（ショート）させられる。その結果、のこぎり波信号RAは、時点t1までと、時点t3からt4までと、時点t6の後とにローレベルを有している。反転出力信号Qnは時点t0及びt1においてハイレベルを有していることが仮定される。従って、時点t1において、クロック信号CLKOと反転出力信号Qnとの両方はハイになり、NAND NAは、FET F1を非導通になるように制御する。電流IscはコンデンサC3を充電し始め、のこぎり波信号RAは線形的に増大し始める。時点t2において、のこぎり波信号RAはのこぎり波信号CPOに達する。コンパレータCOM2は、フリップフロップFFのクロック入力CLに正のレベルをもたらし、データ入力部Dにおいてハイレベルがクロック入力される。反転出力信号Qnはローレベルに変化する。反転出力信号QnのローレベルによりNAND NAの出力信号はハイレベルを得ると共に、FET F1は導通状態になる。その結果、のこぎり波信号RAは時点t2からt3まで、及び時点t5からt6までにおいてローレベルを有する。時点t3において、クロック信号CLKOはローレベルに変化し、フリップフロップFFはリセットされ、反転出力信号Qnが再びハイになる。
【００３９】
図６Ｄに示されるように、反転出力信号Qnは、期間が、のこぎり波信号RAはのこぎり波信号CPOに達する時点に依存しているローレベルを有する。のこぎり波信号CPOの傾きは、出力電圧Voの値に依存している。出力電圧Voが所望のレベルDLよりも低くなる場合、のこぎり波信号CPOは電流Iscに起因して線形的に減少する。出力電圧Voが所望のレベルDLよりも高くなる場合、のこぎり波信号CPOは、電流源CU1によってもたらされる電流2*Iscと、電流源CU2によってもたらされる電流Iscとの間の差で線形的に増加する。電流源CU1が、電流源CU2によってもたらされる電流の２倍になる電流をもたらすことは進歩性のある発想にとって必須のことではない。電流源CU1の電流が電流源CU2の電流よりも大きければ十分である。二つの電流源CH1及びCU2の代わりに、双（二）方向電流を生成し得る一つの電流源を使用することも可能である。
【００４０】
図６に示される例において、時点t0から先に向けて、出力電圧Voは所望のレベルDLよりも高くなっている。その結果、のこぎり波電圧CPOは連続的に立上がり、反転出力信号Qnのローレベル期間は遅れずに減少する。すなわち時点t5とt6との間の時間差は、時点t2とt3との間の時間差よりも小さくなる。反転出力信号Qnのハイレベルの間、スイッチS1及びS2（図１参照）は閉じられ、コンデンサCPは充電される。通常、スイッチS1及びS2のオン時間は、入力電圧VDDまでコンデンサを充電するように十分長く選択される。反転出力信号Qnのローレベルの間、スイッチS3及びS4は閉じられ、コンデンサCPに蓄積されている電荷は負荷にもたらされ得る。スイッチS3及びS4が閉じられている時間が減少する場合、負荷にもたらされ得る電荷は減少する。その結果、過度に高い出力電圧Voによって、より少ない電荷しか負荷にもたらされず、それ故に出力電圧は低下し始めるであろう。出力電圧Voが所望のレベルDL（図示略）よりも低くなる場合、のこぎり波CPOは継続的に減少し、反転出力信号Qnのロー期間の持続時間は増加する。コンデンサCPにおける電荷の大部分は負荷にもたらされ、出力電圧Voは立上がり始めるであろう。
【００４１】
図７は、発振器の比較的高い反復周波数におけるデューティサイクル変調器の動作を説明する信号を示す。図７Ａ乃至７Ｃは図６Ｂ乃至６Ｄにそれぞれ相当する。違いは、繰り返し周波数TR2が繰り返し周波数TR1よりも短くなっており、電流Ioがより大きくなっていることにある。
【００４２】
図７Ａは、図６Ｂ乃至６Ｄが関連する入力電圧VDDよりも低い入力電圧VDDにおいて図４において示される発振器によって生成されるクロック信号CLKOを示す。本発明よれば、繰り返し周期TR1及びTR2は二乗入力電圧ＶＤＤ２に比例する。それ故に、入力電圧VDDのより低い値における繰り返し周期TR2は、より高い入力電圧VDDにおける繰り返し周期TR1よりも短くなる。クロック信号CLKOは、時点t10, t13, t16, 及びt19において立上がりエッジを有し、時点t12, t15, t18, 及びt21において立下がりエッジを有する。
【００４３】
図７Ｂにおいて、のこぎり波信号CPO及びRAが示されている。ここでも、出力電圧Voが所望のレベルDLよりも高くなっているため、のこぎり波信号CPOは線形的に増大している。電流源CU1及びCU2によってもたらされる電流が一定になるため、のこぎり波信号CPOの傾きは、より高い入力電圧VDDにおける傾きと同じになる。のこぎり波信号RAはここでもクロック信号CLKOの立上がりエッジにおいて開始させられる。コンデンサC3を充電する電流Ioは二乗入力電圧ＶＤＤ２に比例しているため、のこぎり波信号RAの傾きは図５Ｃにおける傾きよりも急峻になっている。のこぎり波信号RAとCPOとが等しくなる時点において、反転出力信号Qnはローになる。反転出力信号Qnは、クロック信号CLKOの次の立下がりエッジがもたらされるまでローのままである。従って、図６Ｄにおいて示されているのと同じ態様で徐々に減少する期間の間（期間t11乃至t12, t14乃至t15, t17乃至t18, 及びt20乃至t21参照）、反転出力信号Qnはローレベルを有している。従ってここでも、出力電圧Voは所定のレベルDLよりも高くなる時間がより長くなると、コンデンサCPにおける電荷が負荷に移動（伝達）させられ得る期間はより短くなる。
【００４４】
図６及び図７から明らかなように、出力電圧Voを調整するデューティサイクル制御は、クロック信号CLKOの異なる繰り返し周期TR1及びTR2が発振器によって生成される異なる入力電圧VDDにおいて最適に実行される。繰り返し周期TR1及びTR2は二乗入力電圧ＶＤＤ２に比例している。コンデンサC3を充電する電流Isqも二乗入力電圧ＶＤＤ２に比例する。その結果、更にクロック信号CLKOの全ハイ期間は、入力電圧VDDの実際の値、それ故に実際の繰り返し周期TR1及びTR2から独立しているデューティサイクル制御のために利用可能になる。
【００４５】
デューティサイクル制御が実際の繰り返し周期TR1及びTR2から独立していることは注意されなければならない。デューティサイクル制御は、入力電圧VDDの実際の値から独立して出力電圧Voを調整するように動作する。チャージポンプのほぼ一定の最大出力電流Ioを得るため、繰り返し周期TR1及びTR2は、二乗入力電圧ＶＤＤ２に比例するように制御される。チャージポンプが、電池（バッテリ）により電源供給されるモバイル用途（アプリケーション）において使用される場合、電池の寿命を延ばすために、チャージポンプの出力電流Ioを制限することは特に重要になる。
【００４６】
上記の実施例が本発明を限定することはなく、当業者が、特許請求の範囲から逸脱することなく、多くの代わりの実施例を設計し得ることは注意されるべきである。
【００４７】
請求項において、括弧の間に置かれる参照番号は、いずれも当該請求項の保護範囲を限定するものではない。単語“有する”及びその語形変化は、請求項に記述される構成要素以外に構成要素又はステップの存在を排除するものではない。構成要素に先行する冠詞“a”又は“aｎ”は、複数の構成要素の存在を排除するものではない。本発明は、いくつかの独特な構成要素によって、及び適切にプログラミングされたコンピュータによって実現可能である。いくつかの手段を列挙する装置の請求項において、いくつかのこれらの手段は、ハードウエアの一つ及び同じ構成要素によって具現化されることが可能である。ある手段が相互に異なる従属請求項において再び引用されるという事実は、これらの手段の組み合わせが効果的に使われ得ないことを示すものではないということに過ぎない。
【図面の簡単な説明】
【００４８】
【図１】チャージポンプのスイッチを制御するための発振器のブロック図及び単一の電圧乗算器段を備えるチャージポンプを示す。
【図２Ａ】動作を説明するためにチャージポンプにおいて発生する信号を示す。
【図２Ｂ】動作を説明するためにチャージポンプにおいて発生する信号を示す。
【図２Ｃ】動作を説明するためにチャージポンプにおいて発生する信号を示す。
【図２Ｄ】動作を説明するためにチャージポンプにおいて発生する信号を示す。
【図３】発振器のブロック図を示す。
【図４】発振器及び発振器を制御する制御回路の他の実施例の詳細な回路図を示す。
【図５】本発明の実施例によるデューティサイクル変調器のブロック図を示す。
【図６Ａ】発振器の比較的低い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図６Ｂ】発振器の比較的低い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図６Ｃ】発振器の比較的低い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図６Ｄ】発振器の比較的低い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図７Ａ】発振器の比較的高い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図７Ｂ】発振器の比較的高い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図７Ｃ】発振器の比較的高い繰り返し周波数におけるデューティサイクル変調器の動作を説明する信号を示す。
【図１】
2007509597.tif 000003
【図２Ａ】
2007509597.tif 000004
【図２Ｂ】
2007509597.tif 000005
【図２Ｃ】
2007509597.tif 000006
【図２Ｄ】
2007509597.tif 000007
【図３】
2007509597.tif 000008
【図４】
2007509597.tif 000009
【図５】
2007509597.tif 000010
【図６Ａ】
2007509597.tif 000011
【図６Ｂ】
2007509597.tif 000012
【図６Ｃ】
2007509597.tif 000013
【図６Ｄ】
2007509597.tif 000014
【図７Ａ】
2007509597.tif 000015
【図７Ｂ】
2007509597.tif 000016
【図７Ｃ】
2007509597.tif 000017
【国際調査報告】
2007509597.tif 000018
2007509597.tif 000019
2007509597.tif 000020