(57)【要約】  有機半導体を有する電界効果トランジスタ、特に相互接続構造を有する複数の電界効果トランジスタを含むデバイスを製造する方法が提供される。ここで、４層に対して３つのフォトリソグラフィ・マスクが使用される。それに加えて、トランジスタがトップ・ゲート構造で提供され、有機半導体層（３０７）および誘電体層（３０９）が構造であり、一緒にパターン化される。電界効果トランジスタ（３００）に関連しない領域または第１および第２導電体層（３０３，３０５，５０１）の交差導電体部に関連しない領域から半導体層（３０７）および誘電体層（３０９）を取り除くことができる。
2007500452.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの電界効果トランジスタが基板上に提供される電子デバイスの製造方法であって、少なくとも１つの電界効果トランジスタを提供する工程が、
基板上にパターン化された第１導電体層を付着する段階と、
前記第１導電体層上に有機半導体層を付着する段階と、
前記半導体層上に誘電体層を付着する段階と、
前記有機半導体層および誘電体層を一緒にパターン化する段階と、
前記パターン化された誘電体層上にパターン化された第２導電体層を付着する段階と
を含む電子デバイスの製造方法。
【請求項２】
前記有機半導体層および前記誘電体層をパターン化する前記段階が、少なくとも１つの電界効果トランジスタに関連しない領域、ならびに前記第１導電体層および前記第２導電体層の交差導電体部に関連しない領域から、前記有機半導体層および前記誘電体層を除去する段階を含む、請求項１に記載の方法。
【請求項３】
電界効果トランジスタに関連する前記領域と交差導電体部に関連する前記領域のうち少なくとも一方が、前記第１導電体層中の第１導電体と前記第２導電体層中の第２導電体の間の最小の横方向間隔を提供する保護ゾーンを含む、請求項２に記載の方法。
【請求項４】
前記第１導電体層上に有機半導体層を付着する前記段階が、有機半導体またはその前駆体をスピン・コーティングによって付着する段階を含む、請求項１に記載の方法。
【請求項５】
前記誘電体層が、化学放射感応性の開始剤を含み、照射後の前記半導体層パターン化用のマスクとして機能する、請求項１に記載の方法。
【請求項６】
前記誘電体層が、フォトレジスト材料を含む、請求項４に記載の方法。
【請求項７】
電気−光学層を、ディスプレイ構成を提供するように設ける追加の段階を含む、請求項１に記載の方法。
【請求項８】
前記基板がほぼ透明である、請求項６に記載の方法。
【請求項９】
基板上の複数の電界効果トランジスタと、トランジスタを互いに接続することおよび出力端子に接続することの少なくとも一方を行うための相互接続構造とを含む電子デバイスであって、前記電界効果トランジスタと前記相互接続構造の少なくとも一部分とが、
基板上に付着されパターン化された第１導電体層と、
前記第１導電体層に付着された有機半導体層と、
前記半導体上に付着された誘電体層と
前記誘電体層上に付着されパターン化された第２導電体層とのスタックとして提供され、前記半導体層および前記誘電体層が、ほぼ同じパターンで提供される電子デバイス。
【請求項１０】
前記半導体層および前記誘電体層が、前記電界効果トランジスタに関連しない領域、および前記第１および前記第２導電体層の交差導電体部に関連しない領域に存在しない、請求項９に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスの製造方法に関する。この方法では有機半導体層を含む少なくとも１つの電界効果トランジスタが基板上に提供される。  
本発明は、有機半導体層を含む複数の電界効果トランジスタと、トランジスタを互いに接続すること、およびトランジスタを出力端子に接続することの少なくとも一方を行うための相互接続構造とを含む電子デバイスに関するものでもある。
【背景技術】
【０００２】
何年も前から、シリコン、ゲルマニウムおよびヒ化ガリウムなどの半導体材料を用いるバイポーラおよび電界効果トランジスタなどの半導体電子デバイスを製造することは知られている。具体的には、多数の電子構成部品を含む集積回路が、基板上に導電体層、半導体層、および誘電体層を堆積することによって製造される。
【０００３】
最近になって、例えばペンタセンなどのいくつかの有機材料が、半導体特性を示すことがあると気付かれるようになった。有機半導体を含む半導体構成部品、構成および回路は、力学的可撓性、溶液処理可能性、および低温処理を含めて伝統的な半導体ベースの構造に勝る多くの利点を約束する。したがって、有機半導体分野ならびに有機半導体に基づく半導体構成部品および回路の製造において多くの研究が行われている。
【０００４】
現在、有機半導体トランジスタは、標準のフォトリソグラフィ法で製作される。図１に、従来技術による有機半導体の構造１００を示す。この半導体の製造は、最小限３ないし４マスク段を含む。半導体構造１００は、基板１０１上に作製される。まずゲート層１０３（通常は、例えば金などの金属層）が、基板１０１上に堆積され、フォトリソグラフィによってパターン化される。次いで、誘電体層１０５（例えば有機ＨＰＲ５０４層）が堆積され、縦相互接続用のホールを形成するためにパターン化される。第３層１０７，１０９は、ソース−ドレイン層（例えば金で作製される）である。この層は、トランジスタのソース１０７およびドレイン１０９を形成するためにパターン化される。最後に有機半導体１１１が堆積される。ゲート−ソースおよびゲート−ドレインの重なりは、通常５μｍである。この重なりは、一般にチャンネル長さに使用されるのと同じ寸法である（つまりソースとドレインの間の間隙）。
【０００５】
ゲート層電極にアクセスするために、半導体の構造化が求められる。さらに、リーク電流を減少させ、ソース−ドレイン層１０７，１０９の電極間で半導体領域を横断するゲート層１０３の相互接続によって形成されるスプリアス・トランジスタの生成を避けるために半導体層の構造化が好ましい。しかし、半導体の構造化には、追加の構造化段階が必要になり、それによって製造工程は４マスク工程になる。
【０００６】
一般に、様々な層の堆積は安価で単純な工程である。例えば、スピン・コーティングは、誘電体層または半導体層を安価に効率よく分配するのに使用することができる。しかし、一般に構造化工程は、比較的高価でかつ複雑なリソグラフィ技術であるリソグラフィ技術を使用する。したがって、製造費用および複雑さを低減することは有利である。
【０００７】
通常の有機電界効果トランジスタの製造方法は、誘電体層および半導体層の堆積の間にソース−ドレイン層を処理することを含む。この処理は、誘電体層と半導体層との間に不純物を取り込み、それによってトランジスタの性能を低下させる傾向がある。したがって、性能が改善し、不純物の量が減少すれば有利である。
【０００８】
通常の手法によって製造される集積回路などの、電界効果トランジスタを含む電子デバイスは、一般に構成領域全体にわたって延びる１層または複数の層（例えば、誘電体層または半導体層）を有する。これは、力学的応力の増大と力学的可撓性の低下とを引き起こすので、構造の力学的信頼性を著しく低下させる。したがって、改善された力学的特性および強靭さを達成する、電界効果トランジスタを有する電子デバイスならびに製造方法があれば有利である。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、本発明は、好ましくは上述の不都合の１つまたは複数を、単独でまたはいずれかの組合せで緩和もしくは軽減し、あるいは削減しようとするものである。
【課題を解決するための手段】
【００１０】
本発明の第１の態様によれば、基板上に電界効果トランジスタを製造する方法が提供される。この方法は、基板上にパターン化された第１導電層を付着する段階と、第１導電層上に有機半導体層を付着する段階と、その半導体層上に誘電体層を付着する段階と、半導体層および誘電体層を一緒にパターン化する段階と、このパターン化された誘電体層上にパターン化された第２導電体層を付着する段階とを含む。
【００１１】
パターン化された導電層の付着は、直接、所望のパターンで導電材料を付着することによる（例えば、シャドー・マスクを介して蒸着することによる）か、導電材料を堆積する段階と、その後にその層をパターン化する段階とからなる２段階工程かのどちらでもよい。一般に層のパターン化すなわち構造化は、その層に所望の構造すなわちパターンを提供するための何らかの適切な手段を含む。
【００１２】
本発明では、３つのマスクしか使用せずに、構造化された誘電体層および半導体層を共に有する電界効果トランジスタ構成を製造することが可能になる。具体的には、半導体層および誘電体層が一緒にパターン化できるように層を構造化することによって、これらの層をパターン化するのに単一の段階しか必要でなくなる。具体的には、半導体層および誘電体層をパターン化するのに単一のフォトリソグラフィ段階しか必要とされず、それによってパターン化すなわち構造化された半導体層および誘電体層を得るのに必要とされるフォトリソグラフィ段階の数が減少する。
【００１３】
したがって、本発明は、誘電体層および半導体層の両方の構造化を達成しながら有機エレクトロニクスのための３マスク工程を可能にする。有機エレクトロニクスの製造では、安価な堆積技術を比較的高価なフォトリソグラフィと併用するので、マスクの数を減らすことは大いに重要で、かなりの製造コスト低減をもたらす。
【００１４】
何らかのパターニングが実施される前に誘電体層を直接、半導体層上に堆積させることができることが、本発明の利点である。これにより、これらの層の間で非常にクリーンな界面が可能になり、それによってこの半導体中での移動度、したがってこの電界効果トランジスタの性能を改善することができる。具体的には、誘電体層および半導体層は、一方のすぐ後に他方を同じ雰囲気中で堆積させることができる。これにより、誘電体層と半導体層との界面の完全性がかなり改善され、不純物のレベルがかなり下がる。
【００１５】
さらに、誘電体層および半導体層の構造化により、力学的可撓性が増大し、力学的応力が低減されるようになる。これにより、信頼性の改善が可能になる。既知の方法が、半導体層、特に誘電体層がある領域で欠けている構造をもたらすのに対し、本発明の方法では、誘電体層および半導体層がある領域に存在することになる。
【００１６】
比較的高い誘電率を持つ誘電体材料を誘電体層用に使用できることが、本発明の方法の別の利点である。従来技術の方法においては、誘電体層は理想化層(glamorization layer)として機能し、したがって異なるトランジスタ間の絶縁物として機能するのに対し、本発明の方法で提供される誘電体層は、トランジスタ中および限られた面積の交差部で機能する。
【００１７】
本発明の方法の好ましい一実施形態において、半導体層および誘電体層をパターン化する段階は、少なくとも１つの電界効果トランジスタに関連しない領域、ならびに第１および第２導電体層の交差導電体部に関連しない領域から有機半導体層および誘電体層を除去する段階を含む。
【００１８】
これによって、かなり力学的応力が低減され、電界効果トランジスタ構成の弾性および可撓性の少なくとも一方が改善される。具体的には、半導体および誘電体層が、全体の領域のかなりの部分から除去でき、構造の力学的特性が、主として基板の力学的特性によって決められる。具体的には、本発明は、可撓性のまたは屈曲可能な構造あるいは振動および力学的衝撃に対する耐性が向上した構造をもたらすことができる。
【００１９】
縦相互接続は、第１および第２導電体層が重なり、半導体層および誘電体層が除去された領域の所に形成されることが認められる。これらの縦相互接続は、個々のトランジスタとの間での必要な接続を提供するために、非常に重要である。この縦相互接続により、１つのトランジスタのドレイン電極およびゲート電極を相互に接続し、それによってそのトランジスタをダイオードとして、つまり整流機能のために使用できるようにすることもできる。
【００２０】
他の好ましい実施形態において、電界効果トランジスタに関連する前記領域および交差導電体部に関連する前記領域の少なくとも一方が、第１導電体層中の第１導電体と第２導電体層中の第２導電体との間に、最小の横方向間隔を提供する保護ゾーンを含む。
【００２１】
本発明の方法の結果として、半導体層は半導体−誘電体アイランドの側面に延びている。したがって、アイランドを越えて延びる第２導電体層は、半導体層に接触することができる。これにより、この第２導電体層と半導体−誘電体アイランドの下に在る第１導電体層との間に漏れ電流が生じることがある。保護ゾーンを設けると、この第１導電体とこの第２導電体との間の横方向間隔が拡大される。漏れ電流は横方向間隔に依存しそれに逆比例するので、これらの保護ゾーンによって漏れ電流は相当低減される。この保護ゾーンは、一般に０．５〜１０μｍ程度、好ましくは１〜５μｍ程度の長さになる。したがって、得られる半導体−誘電体アイランドの形状は、基板面に対し垂直な方向から見ると、細長い。別の実施形態では、第１導電体と第２導電体との間の抵抗が所望の大きさになるように保護ゾーンの寸法は意図的に選択される。
【００２２】
一実施形態において、有機半導体層は、高分子半導体層である。適する高分子半導体層は、限定ではないが、ポリアリルアミン、ポリフルオレン、ポリチエニレン−ビニレン、ポリフェニレン−ビニレン、ポリフラニレン−ビニレン、ポリチオフェン、特に、ポリ−３（アルキル）チオフェンを含む。これらの半導体材料は、その処理を改善するために所望の脂肪族および芳香族の側鎖で置換することができる。さらに高分子半導体は、網状体および共重合体でよい。これらの網状体および共重合体は、半導体としての挙動を示さない基を含むこともできる。適当な例は、未公開国際特許出願WO-IB03/01062 (PHNL020257)に記載されている。
【００２３】
あるいは、有機半導体は、オリゴチオフェンやオリゴセンなどのオリゴマー化合物である。その反復単位数は、一般に３〜１５の間である。その中で特に、５反復単位であるオリゴセンが好ましく、一般にペンタセンとして知られている。これらの分子は、所望のそれ自体が既知の側鎖を有することもでき、前述の明細書に記載されているような高分子網状体、および共重合体の少なくとも一方を含むこともできる。特に、ペンタセンは、その移動度の点で好ましい。他のオリゴマーおよび高分子有機半導体も、当分野の技術者には知られている。
【００２４】
一般に電界効果トランジスタが、半導体層に隣接する第１導電体層中にソースおよびドレイン電極を、また誘電体を介して半導体から分離された第２導電体層中にゲート電極を含むことは理解されるであろう。具体的には、ゲート電極の半導体層上への垂直射影は、その半導体層中のソースとドレイン電極の間のチャネルと重複する。ゲートは、例えば金などの金属層でもよく、あるいは、例えば有機導体でもよい。
【００２５】
本発明の他の特徴によれば、第１導電体層上に有機半導体層を付着する段階は、スピン・コーティングによって有機半導体またはその前駆体を塗布する段階を含む。それによって、特に簡単で低コストの製造工程が提供される。前駆体分子を使用することは、この分野で良く知られた技術である。前駆体は、堆積の後に半導体材料に転換させることができる。
【００２６】
本発明の他の特徴によれば、第１導電体層上に誘電体層を付着する段階は、スピン・コーティングによって誘電体材料を塗布する段階を含む。それによって、特に簡単で低コストの製造工程が提供される。具体的には、誘電体および半導体層は、共に同じスピン・コーティング装置でのスピン・コーティングによって提供され、それによって誘電体層と半導体層の間の界面の高い集積度および高純度化が可能になる。製造工程のコストおよび複雑さは、誘電体および半導体層を低コストのスピン・コーティング作業によって付着した後、これらの層をパターン化するのに１マスク段階しか用いないことにより低く維持することができる。
【００２７】
温度を上げて転換する必要のある前駆体が、半導体用に使用される場合には、この転換は誘電体層を提供した後に実施することができる。これは、誘電体層も熱処理を必要とする場合（例えば化学放射で照射した後）に特に適している。したがって、両方の熱処理を一緒にしてよい。
【００２８】
一般に、層のパターン化では、この層の堆積後にマスクを提供し、続いてエッチングを行う。半導体層および誘電体層のパターン化の段階が、１フォトリソグラフィ工程を含むことが好ましい。ここで、層は、照射された層に化学変化を起こさせるために化学放射を使用してパターン化される。この層は、後でエッチングのマスクとして使用される。フォトリソグラフィ工程は、誘電体層および半導体層を一緒にパターン化するのに特に適している。
【００２９】
ここで、この誘電体層がフォトリソグラフィ工程用フォトレジスト層として機能することが特に好ましい。したがって、フォトリソグラフィ工程で必要とされる追加のマスクはない。好ましくは、誘電体層は、フォトレジストとして機能することもできる材料を含む。適切な材料の例としては、ＨＰＲ５０４またはＳＣ１００(Olin Hunt)が含まれる。同じ層を誘電体層およびフォトレジスト層として兼用することによって、追加のフォトレジスト層の付着の必要がなくなり、したがって製造工程の複雑さおよびコストをさらに低減させることができる。さらに、誘電体層は、優れた可撓性を有するように、好ましくは有機材料を含む。この有機材料の誘電体層上にフォトレジストが提供された場合は、誘電体層に悪い影響を与えずにフォトレジスト・マスクを後で除去するのに、非常に選択性の高いエッチング剤が必要になる。
【００３０】
本発明の他の特徴によれば、この製造方法はさらに保護層を付着する段階を含む。この保護層は、好ましくは、第２導電体層の上面に追加され、好ましくはポリスチレン、Ｚｅｏｎｅｘ、ＰＭＭＡ、ポリカーボネート、およびＰＶＤＦなどの材料を含んでよい。この保護層は、構造に対する保護を高め、力学的強靭さを向上させることになる。ディスプレイ構成では、保護層は、好ましくはほぼ透明である。本発明の好ましい実施形態において、電子デバイスは、複数の電界効果トランジスタを含む。好ましくは、メモリ・ユニットを含む半導体構成部品と、抵抗性構成部品を共に含む他の構成部品も存在する。これらは全て、第１および第２導電層ならびに誘電体層および半導体層の４層スタックで提供することができる。しかし、それに加えて他の層が存在してもよい。したがって、この製造工程では、複雑さの低い安価な製造工程によって、複雑な機能を持つ、複雑な構成が製造可能である。具体的には、このデバイスは、集積回路でよい。
【００３１】
他の好ましい実施形態において、電子デバイスはディスプレイ構成であるか、またはディスプレイ構成を含む。したがって、ディスプレイを、簡単で安価な製造工程によって製造することができる。電界効果構成（例えば、電界効果トランジスタが提供される層のスタック）は、一般に、ディスプレイの一部分だけを形成することになる。誘電体および半導体層を共にパターン化することによって、より低い応力およびより高い可撓性を含めて、改善された力学的特性を得ることができる。具体的には、屈曲可能なディスプレイを製造することができる。
【００３２】
他の実施形態では、基板は、ほぼ透過性である。これによって、基板を通してディスプレイ画像を見ることができるディスプレイ構成が可能であり、したがって、基板を通して画像が見えるように、基板は好ましくは十分透明である。
【００３３】
ディスプレイ内の電気−光学層の選択によって、基本的にディスプレイの動作原理が決まる。良く知られた電気−光学層は、液晶材料の層である。しかし、電気泳動式電気−光学層が提供されることが好ましい。これによって、特に適した、簡単で低コストのディスプレイ製造方法が提供される。具体的には、ディスプレイをリフレッシュしなければならない速度が、電気泳動式ディスプレイの方が液晶ディスプレイよりも低く、したがってエネルギー消費も低減される。この意味で、このディスプレイは、電力管理が至上命令である移動体遠隔通信の用途で使用するのに非常に適している。電気泳動式ディスプレイの他の特徴は、９０度より小さい視角からのその表示品質がかなり優れていることである。このことは、その視角が、ディスプレイ面に対して、しばしば９０度に等しくないことがある屈曲可能なディスプレイにとって重要である。
【００３４】
本発明の第２の態様によれば、有機半導体層を含む複数の電界効果トランジスタと、トランジスタを互いに接続すること、およびトランジスタを出力端子に接続することの少なくとも一方を行うための相互接続構造とを含む電子デバイスが提供される。これらの電界効果トランジスタは、基板上に付着されパターン化された第１導電体層と、第１導電体層上に付着された有機半導体層と、この半導体層上に付着された誘電体層と、この誘電体層上に付着されパターン化された第２導電体層とを含むスタックで提供される。本発明によれば、半導体層および誘電体層は、ほぼ同じパターンに従ってパターン化される。したがって、半導体と誘電体層との界面は非常に高純度で、それによって改善されたトランジスタ性能、特に改善されたキャリア移動度がもたらされる。
【００３５】
本発明のデバイスにおいて、好ましくは、少なくとも１つの電界効果トランジスタに関連しない領域、ならびに第１および第２導電体層の交差導電体部に関連しない領域からの領域から半導体および誘電体層が除去される。これによって、誘電体および半導体層が共にパターン化されるため、デバイスは、さらに改善された力学的性能を有するようになる。
【００３６】
本発明のこれらおよびその他の態様、特徴ならびに利点が、以下に記述される実施形態から明らかになり、それを参照して説明される。  
本発明の一実施形態が図面を参照して、単に例として説明される。
【発明を実施するための最良の形態】
【００３７】
図２は、本発明の好ましい実施形態による、有機電界効果トランジスタ（ＦＥＴ）を製造する方法の流れ図を示す。有機電界効果トランジスタが、基板上に提供される。基板は、実験では、試験のために使用されたガラスであった。この基板は、通常、ＦＥＴ構造に対し支持および力学的安定性を提供する担体に取り付けられる。したがって、担体がガラス製であり、基板が、この場合は例えばポリイミド製の高分子フォイルである。基板は、適切な方法で担体から取り外すことができる。好ましいのは、基板がＵＶ剥離可能接着剤で担体に取り付けられる方法である。したがって、この透明担体を介してＵＶ剥離可能接着剤に照射すると剥離が生じる
製造方法の段階２０１で、構造化すなわちパターン化された第１導電体層が基板に付着される。好ましい実施形態において、金層が基板に付着され、次いで当技術分野で良く知られているように、その後に金層がフォトリソグラフィ法によってパターン化される。
【００３８】
好ましい実施形態においては、ＦＥＴのソースおよびドレインが第１導電体層によって形成され、ソースおよびドレイン電極が適当な位置に提供されるように第１導電体層のパターン化が行われる。さらに、第１導電体層によって、電子回路を実施する際に必要な相互接続を形成するための第１相互接続層が提供される。
【００３９】
段階２０３で、有機半導体層が、第１導電体層上に付着される。好ましい実施形態において、次いで半導体層が第１導電体層の上面に付着される。この付着された層は基板領域を覆い、したがって、第１導電体層に接触し、また基板の第１導電体がパターン化によって除去された所に直接接触する。
【００４０】
好ましい実施形態において、有機半導体層は、好ましくは前駆体として基板に塗布されるペンタセン（１０％のポリスチレン添加溶液中で０．２５重量％）である。使用された前駆体は、６，１３−ジヒドロ−６，１３−（２，３，４，５−テトラクロロ−２，４−シクロヘキサジエノ）−ペンタセンである。前駆体は、スピン・コーティングによって第１導電体層上に塗布される。スピン・コーティングに続いて、前駆体のペンタセンへの転換が、ホット・プレート上で、２００℃、１０秒間、実施される。
【００４１】
製造工程の段階２０５で、誘電体層が、半導体層の上面に付着される。誘電体層は、好ましくは、スピン・コーティングによって付着され、段階２０３の半導体層の付着と好ましくは同じ操作で行われる。誘電体層は、好ましい実施形態において適切な特性を有する誘電体であり、好ましくは、フォトレジスト（ＨＰＲ５０４などの）でよい。
【００４２】
半導体の前駆体が塗布される場合、実際の半導体への転換は誘電体層が付着された後に行うことができる。誘電体層、特にフォトレジストが、付着の後、硬化（およびフォトリソグラフィ処理）を必要とする場合は、前駆体の半導体への転換および誘電体層の硬化は単一処理にまとめてよい。この熱処理は、様々な温度で、様々な期間の加熱を含むことができる。
【００４３】
スピン・コーティングによって塗布した後、誘電体層を、好ましい実施形態において、ホット・プレート上で、９０℃、３０秒間乾燥させる。
【００４４】
図３は、本発明の一実施形態に従って、誘電体および半導体層を付着した後のＦＥＴ構造３００の断面図を示す。したがって、図３は段階２０５の後のＦＥＴ構造の断面図を示す。
【００４５】
図３に示したように、ソース３０３およびドレイン３０５は、第１導電体層３０３，３０５によって基板３０１の上面に形成される。半導体層３０７は、第１導電体層３０３，３０５の上面に堆積され、これに接触し、また基板３０１に接触している。半導体層の上面に、誘電体層３０９が堆積される。
【００４６】
段階２０７で、半導体および誘電体層は、一緒にパターン化、すなわち一緒に構造化される。具体的には、半導体および誘電体層は、共に単一の操作または段階中でパターン化される。したがって、同じマスクが両方の層に適用され、２つの層は、ほぼ同じパターンを有することになる。
【００４７】
好ましい実施形態において、半導体および誘電体層のパターン化は、フォトリソグラフィ工程による。好ましい実施形態において、誘電体層は、フォトレジスト層として機能することもできるように選択される。例えば、ＨＰＲ５０４を誘電体層用に使用することができる。この実施形態において、構造がコンタクト・マスクを介してＵＶ光に露光され、現像され、洗浄される。次いで、誘電体および半導体層のパターン化が、例えばＡｒ／Ｏ２ガスによる反応性イオン・エッチング（ＲＩＥ）などの通常のエッチング工程によって達成される。
【００４８】
したがって、半導体−誘電体スタックのパターン化すなわち構造化は、ここで説明するデバイスについては極めて簡単であり、使用される誘電体材料が感光性なので、それ故半導体のエッチングに対しレジストとして働く。これによって、スタック上面への追加のフォトレジスト層の必要はなくなる。
【００４９】
基板が、ポリイミドなどのポリマー・フォイルである場合、エッチングが基板中に及ぶこともできる。その悪影響を制限するいくつかの方法がある。何よりもエッチングの時間と条件を最適化することができる。半導体層および誘電体層の特性および厚さについては、良く知られており、したがって最適化可能である。次に、エッチ・ストップ層を基板上に提供することができ、あるいは基板の一部とすることもできる。エッチ・ストップ層はそれ自体知られている。好ましくは、電気的に絶縁性の材料が使用され、何らかの容量性の結合や、第２導電体層とエッチ・ストップ層の間の短絡を防いでいる。
【００５０】
具体的には、エッチ・ストップ層に適した材料は、粒子、特にナノ粒子を充填したポリマーである。適切なポリマーには、ポリイミド、ポリスチレン、ポリイミド、ポリエチレンテレフタレートなどが含まれる。適切なナノ粒子には、カーボン・ブラック、ＳｉＯ２、ＴｉＯ２、ＢａＴｉＯ３、フェライト、ならびに他の無機化合物、特に、酸化物が含まれる。ナノ粒子は、１ｎｍ〜５００ｎｍ程度の直径を有することができる。ナノ粒子を充填したこのようなポリマーは、次のような有利な特性を有している。これらをエッチ・ストップとして使用することができ、層の表面が比較的平坦であり、それによって第２導電体層への直接堆積が可能になり、層は可撓性であり、もたらされる層が基板および他の層と同等の熱膨張係数を有するようにポリマーを選択することもできる。粒子を適切に選択することにより、もたらされるエッチ・ストップ層が、放射を阻止して劣化を引き起こす放射に対して有機半導体層を保護することもできる。
【００５１】
好ましい実施形態においては、電界効果トランジスタ構成の構成部品または第１および第２導電体層の交差導電体部に関連しない領域から、有機半導体層および誘電体層が除去される。
【００５２】
通常の方法とは違って、好ましい実施形態において、半導体層のパターン化は、誘電体層中にビアおよび相互接続を作製する工程と組み合わされる。これによって、工程で必要なマスクの数が４個から３個に減り、それによって、製造工程のかなりのコスト低減がもたらされる。好ましくは、誘電体層は、トランジスタ領域および２つの導電体層の間の交差部の領域を除くあらゆる所で除去される。さらなる利点は、誘電体層の除去によって、応力が減少し、その結果、クラックおよびフィルム剥離の機会が低減するので、デバイスの力学的可撓性がより高まることである。
【００５３】
図４は、本発明の一実施形態による、誘電体および半導体層のパターン化の後のＦＥＴ構造３００の断面図を示す。したがって、図４は段階２０７の後のＦＥＴ構造の断面図を示す。図４に示されるように、半導体および誘電体層３０７，３０９は、ソースおよびドレインの上方の領域に限られる。
【００５４】
段階２０９で、パターン化された誘電体層の上にパターン化された第２導電体層が堆積される。好ましい実施形態において、第２導電体層は、電界効果トランジスタのゲートを収容する。好ましい実施形態において、パターン化された金ゲート層は蒸着によりシャドー・マスクを介して直接付着される。しかし、他の実施形態では、導電層を付着した後パターン化する２段階工程を用いることもできる。一部の実施形態において、有機導電材料をゲート用に使用することもできる。
【００５５】
図５は、本発明の一実施形態による、第２導電体層の堆積の後のＦＥＴ構造３００の断面図を示す。したがって、図５は、段階２０９の後のＦＥＴ構造の断面図を示す。
【００５６】
図５に示されるように、ゲート電極５０１が、誘電体層の上面に設けられている。したがって、ソース３０３とドレイン電極３０５との間にチャネルを有し、上にゲート５０１を有するＦＥＴが形成されている。したがって、半導体および誘電体層を共に構造化しながら、トップ・ゲート構造の有機ＦＥＴのための３マスクしか使用しない非常に簡単な製造方法が得られる。
【００５７】
半導体および誘電体層の非常にクリーンな集積体を有するＦＥＴを作製することができ、それによって高い性能の有機ＦＥＴを、達成することができる。実験では、２×１０−２ｃｍ２／Ｖ・ｓの移動度を達成できることが示された。この結果は、同じ条件下の通常のボトム・ゲート構造に匹敵するかそれよりも良い。
【００５８】
好ましい実施形態において、絶縁層は、電界効果トランジスタ構成の構成部品ならびに第１および第２導電体層の交差導電体部に関連しない全ての領域から除去される。それ故、誘電体層は、したがって半導体層は、２つの層の相互接続がこれらの間に必要な分離を提供するために交差する場合、維持される。
【００５９】
図６は、別々の導電体層の２つの導電体の交差部の上面図を示す。より下の第１導電体層の第１導電体６０１が、上の第２導電体層の第２導電体６０３の下で、ほぼ垂直に交差する。２つの導電体６０１，６０３は、誘電体層の誘電体材料の領域すなわちアイランド６０５によって分離される。
【００６０】
図７は、別々の導電体層の２つの導電体６０１，６０３の交差部の断面図を示す。図７に示すように、誘電体材料のアイランド６０５を残すと、半導体材料のアイランド７０１も残る。しかしこの半導体アイランドは、導電体６０１にも、６０３にも接触しており、したがって、この２つの導電体層の間に漏れ経路が形成される。誘電体−半導体アイランド６０５，７０１の適正な形状を選択することによって、この漏れ経路を必要なだけ小さく形成することができる。漏れが完全に除去される極端な場合では、アイランドの延長部が完全に上の導電電極６０３の下に存在し得る。
【００６１】
図８は、別々の導電体層の２つの導電体６０１，６０３の交差部の第２の実施形態の上面図を概略的に示す。図９は、その対応部分の断面図を示す。ここで用いた参照番号は、図６および７の参照番号とできるだけ同じにしてある。この実施形態において、誘電体および半導体層のアイランド６０５は、図６に示したアイランドに比べて横に延びている。これは、保護ゾーン７０２を提供するためになされる。これらの保護ゾーン７０２は、第１導電体層中の第１導電体６０１と第２導電体層中の第２導電体６０３との間の最小の横方向間隔をもたらす。保護ゾーンは、この例では約５．０μｍである。第２導電体の幅は、約２μｍである。ペンタセンは、１．３×１０−４Ｓ／ｃｍの導電率を有する。これによって、抵抗は約２×１０４オームになる。第１導電体６０１と第２導電体６０３との間の電位差は、短時間だけかなりの大きさになるので、これは問題にならない。
【００６２】
したがって、好ましい実施形態によれば、本明細書記載の製造工程によって単一の有機ＦＥＴが製造でき、複数のまたは多数のＦＥＴを含む有機ＦＥＴ構成が製造できる。一部の実施形態では、半導体構成部品も所望の機能を達成するのに必要な相互接続も共に含む集積回路が製造できる。
【００６３】
一部の実施形態では、このＦＥＴ構成を、ディスプレイまたはエレクトロルミネッセント・デバイスに使用することができる。具体的には、本明細書記載の方法に従って、画素ＦＥＴを作製することができる。この場合、ＦＥＴ構成は、好ましくは、行および列を含むマトリックス形式で配列された複数のＦＥＴを含む。各々の画素ＦＥＴのゲートは、好ましくは行電極に接続され、各々のＦＥＴのソースは、好ましくは、列電極に接続される。したがって、各々の個別の画素ＦＥＴを、当分野の技術者には良く知られた走査型動作によってアクティブにすることができ、適切な電荷を与えることができる。
【００６４】
あるディスプレイ用途では、少なくとも１つの基板は透過性であり、好ましくは、層を介して画像が見える十分な程度に透明である。これによって、適切な層を貫通した光によって、対応する方向から画像を見ることができるようになる。
【００６５】
ディスプレイ用途の好ましい実施形態において、この製造方法はさらに、電気泳動式の電気−光学層を付着する段階を含む。この電気泳動式電気−光学層は、荷電粒子を含み、この粒子は、画素トランジスタに加えられた電荷に応じて移動し、それによって加えられた電荷に従って画素の可視発色を生ずることになる。
【００６６】
好ましい実施形態において、製造はさらに保護層を付着する段階を含む。例えば、ポリメチルメタクリレート、ポリビニルアルコール、ポリビニルフェノール、ポリアクリレート、ポリスチレン、ポリビニルクロライド、ポリエステル、ポリエーテル、ベンゾシクロブタン、ポリイミド、エポキシド、ガラス充填ポリマーまたは無機誘電体の保護層を第２導電体層または電気泳動層の付着の後にスピン・コーティングによって付着することができる。この保護層が、デバイスの力学的耐性をより高めることになる。
【００６７】
本発明は、どんな適切な装置によっても、またどんな適切な形状においても実施することができる。本発明の実施形態を実施するための要素および構成部品は、物理的、機能的および論理的に適切などんな方法でも実施することができる。確かに、機能を単一のユニット、複数のユニットまたは他のユニットの部分として実施することもできる。したがって本発明を、単一のユニットで実施することもでき、あるいは、物理的および機能的に様々なユニットに分散することもできる。
【００６８】
本発明を好ましい実施形態に関して説明してきたが、ここで説明した特定の形式に限定することを意図したものではない。そうではなく、本発明の範囲は、添付の特許請求の範囲によってのみ限定される。特許請求の範囲において用語「comprising」は、他の要素または段階の存在を排除しない。さらに、個別に列挙したが、複数の手段、構成要素、または方法段階は、例えば単一のユニットによって実施することもできる。さらに、個々の特徴が別々の請求項に含まれていることもあるが、これらは有利に組み合わせることも可能であり、別々の請求項に含めてあっても、それらの特徴の組合せが実現可能でないことも有利でないことも意味するものではない。さらに、単数の参照は、複数を排除しない。したがって、「a」「an」「first」「second」などの参照は、複数を除外しない。
【図面の簡単な説明】
【００６９】
【図１】従来技術による有機半導体の構造を示す図である。
【図２】本発明の一実施形態による、電界効果トランジスタ構成の製造方法の流れ図である。
【図３】本発明の一実施形態による、誘電体および半導体層の付着の後の電界効果トランジスタ構造の断面図である。
【図４】本発明の一実施形態による、誘電体および半導体層のパターン化の後の電界効果トランジスタ構造の断面図である。
【図５】本発明の一実施形態による、第２導電体層を堆積した後の電界効果トランジスタ構造の断面図である。
【図６】別々の導電体層の２つの導電体の交差部の上面図である。
【図７】図６の上面図に対応する断面図である。
【図８】別々の導電体層の２つの導電体の交差部の第２の実施形態の上面図である。
【図９】図８の上面図に対応する断面図である。
【図１】
2007500452.tif 000003
【図２】
2007500452.tif 000004
【図３】
2007500452.tif 000005
【図４】
2007500452.tif 000006
【図５】
2007500452.tif 000007
【図６】
2007500452.tif 000008
【図７】
2007500452.tif 000009
【図８】
2007500452.tif 000010
【図９】
2007500452.tif 000011
【国際調査報告】
2007500452.tif 000012
2007500452.tif 000013