(57)【要約】  固有の通信パラメータを必要とするアプリケーション（ＡＰＬ）を処理する少なくとも１つの処理モジュール（ＰＲＯＣ）と、データを格納する少なくとも１つのダイナミックランダムアクセスメモリ手段（ＭＭ）であって、該メモリ手段（ＭＭ）が複数の既定の動作モードにより動作可能であるメモリ手段とを有する集積回路が設けられる。更に、前記通信パラメータに基づいて前記複数の既定の動作モードの１つを選択する、少なくとも１つのメモリアクセス選択手段（ＳＭ）と、前記メモリアクセス選択手段（ＳＭ）により選択された前記既定の動作モードにしたがって前記少なくとも１つのダイナミックランダムアクセスメモリ手段（ＭＭ）のアクセスを制御する少なくとも１つのメモリ制御器（ＭＣ）とが、設けられる。前記メモリ制御器（ＭＣ）の各々はダイナミックランダムアクセスメモリ（ＭＭ）の１つに関連付けられる。相互接続手段（ＩＭ）は処理モジュール（ＰＲＯＣ）及びメモリ制御器（ＭＣ）を結合し、その結果相互接続手段（ＭＣ）上の通信が達成される。
2007528551.tif 000002
【特許請求の範囲】
【請求項１】
固有の通信パラメータを必要とするアプリケーションを処理する少なくとも１つの処理モジュールと、
該少なくとも１つの処理モジュールに対するデータを格納する少なくとも１つのダイナミックランダムアクセスメモリ手段であって、該ダイナミックランダムアクセスメモリ手段が複数の既定のメモリ動作モードにより動作可能である、ダイナミックランダムアクセスメモリ手段と、
前記通信パラメータの少なくとも１つ、前記少なくとも１つの処理モジュールから要求された前記ダイナミックランダムアクセスメモリ手段の使用、及び／又はメモリ手段のタイプに基づいて、前記複数の既定のメモリ動作モードの１つを選択する少なくとも１つのメモリアクセス選択手段と、
少なくとも１つのメモリ制御器であって、各々が前記少なくとも１つの前記ダイナミックランダムアクセスメモリ手段の１つに関連付けられ、前記メモリアクセス選択手段により選択された前記既定の動作モードに従って、前記少なくとも１つのダイナミックランダムアクセスメモリ手段の前記１つへのアクセスを制御する、メモリ制御器と、
前記処理モジュール及び前記メモリ制御器を結合して、通信を可能にする、相互接続手段と、
を有する集積回路。
【請求項２】
前記少なくとも１つのダイナミックランダムアクセスメモリ手段の電力損失の電力モデルを格納する電力モデルユニットを更に有し、
前記少なくとも１つのメモリアクセス選択手段は、更に前記電力モデルユニットに格納された前記電力モデルに基づいて前記複数の既定の動作モードの１つを選択する、請求項１に記載の集積回路。
【請求項３】
前記少なくとも１つのメモリアクセス選択手段が、更に前記少なくとも１つの通信パラメータの変化に応答して前記複数の既定の動作モードの１つを選択する、請求項１又は２に記載の集積回路。
【請求項４】
固有の通信パラメータを必要とするアプリケーションを処理する少なくとも１つの処理モジュールと、データを格納し、複数の既定のメモリ動作モードにより動作可能である少なくとも１つのダイナミックランダムアクセスメモリ手段と、前記処理モジュールを結合する相互接続手段と、前記相互接続手段上の通信を可能にするメモリ制御器と、を有する集積回路において、
前記通信パラメータの少なくとも１つ、前記ダイナミックランダムアクセスメモリ手段の要求された使用及び／又は前記メモリ手段のタイプに基づいて前記複数の既定のメモリ動作モードの１つを選択するステップと、
前記メモリアクセス選択手段により選択された前記既定の動作モードにしたがって、前記少なくとも１つのダイナミックランダムアクセスメモリ手段の前記１つへのアクセスを制御するステップとを有する、メモリアクセスを制御する方法。
【請求項５】
固有の通信パラメータを要求するアプリケーションを処理する少なくとも１つの処理モジュールと、
データを格納し、複数の既定のメモリ動作モードにより動作可能である、少なくとも１つのダイナミックランダムアクセスメモリ手段と、
前記通信パラメータの少なくとも１つ、前記ダイナミックランダムアクセスメモリ手段の要求された使用及び／又は前記メモリ手段のタイプに基づいて、前記複数の既定のメモリ動作モードの１つを選択する少なくとも１つのメモリアクセス選択手段と、
少なくとも１つのメモリ制御器であって、各々が前記少なくとも１つのダイナミックランダムアクセスメモリ手段の１つに関連付けられ、前記メモリアクセス選択手段により選択された前記既定の動作モードにしたがって、前記少なくとも１つのダイナミックランダムアクセスメモリ手段の前記１つへのアクセスを制御する、メモリ制御器と、
前記処理モジュール及び前記メモリ制御器を結合する相互接続手段であって、該相互接続手段上の通信を可能にする、相互接続手段と、
を有する、データ処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路、メモリアクセスを制御する方法及びデータ処理システムに関する。
【背景技術】
【０００２】
いくつかの携帯端末は、携帯オーディオプレーヤー（オーディオサブシステム及びＣＤ又はソリッドステートストレージ）、携帯電話（ＧＳＭモデム及びスピーチコーデック）、パームトップオーガナイザ（タッチスクリーン＋マイクロプロセッサ）、又はソリッドステートカメラ（カメラ＋ディスプレイ＋ソリッドステートストレージ）のような２，３の周辺コンポーネントに基づいて自身の機能を提供する。これらの異なるサブシステム（例えば周辺コンポーネント）の多様性は、着実に増加している。これらの異なるサブシステムは、互いに独立して進化し急速により高度により複雑になった結果、ビットレート、能力、解像度、品質、電力損失の軽減のようなこれらシステムの性能のパラメータは、着実に改善している。
【０００３】
上記の携帯装置における、ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭ及びＤＲＡＭのようなダイナミックランダムアクセスメモリは、占有するシリコン面積に関して非常にコストが低いのでしばしば使用される。これらは、スタティックメモリに比べてコストが低いので、特に共有メモリに対して使用される（しかしながらスタティックメモリの方がダイナミックメモリよりも高速である）。ダイナミックメモリは、格納されたデータを保持するために、既定の時間間隔でリフレッシュされなければならない。ＤＲＡＭの内部構造は本発明を理解する上で重要ではないので、この詳細な説明は省略されるだろう。
【０００４】
これらのダイナミックメモリは、「アクティブスタンバイ」、「読込」、「書込」、「プレチャージパワーダウン」及び「セルフリフレッシュ」のような異なる動作モードに基づいて動作され得て、各々は、電力損失及びメモリへのアクセス時間が異なる。典型的に、メモリ制御器は、命令をメモリに出し、その動作を制御するためにダイナミックランダムアクセスメモリに関連付けられる。異なる動作モード間の実際のスイッチングは、メモリのアクセスストラテジを構成する。
【０００５】
上記の動作モードに基づいてＤＲＡＭへのアクセスを制御することは、メモリアクセスストラテジに影響を与える。異なる動作モードはメモリ動作に影響を及ぼすので、電力損失、待ち時間及び利用可能バンド幅のようなパラメータは、選択された動作モードに従って著しく変化し得る。
【０００６】
一例として、上記のアクセスストラテジの１つが、より詳細に説明される。ＤＲＡＭへの単一の読込アクセスの後、メモリ制御器は、「アクティブスタンバイ」モードにメモリを保持せずに、即座に「セルフリフレッシュ」モードにメモリをスイッチする。一般にアクティブスタンバイモードでは、電力損失はきわめて高い、一方待ち時間は短い。これとは対照的に、セルフリフレッシュモードでは、電力損失はきわめて低い、一方待ち時間はきわめて長い。したがって上記のアクセスストラテジに対する平均電力損失はきわめて低く、一方このストラテジのアクセス待ち時間は、きわめて長い。これは、メモリへのアクセスを実施する前に、まずメモリの如何なる次のアクセスも、セルフリフレッシュモードから回復しなければならないからである。
【０００７】
アクセス時間又は電力損失の実際の要件は、アプリケーションに大きく依存し、このアプリケーションは、例えばシステムオンチップで実施され、このようなアクセスストラテジが実施されなければならない。システムオンチップによって実施されるすべての機能は、ある量のメモリを必要とする。アクセス時間、待ち時間及び電力損失と同様にメモリの正確な量は、ビデオデコーディングに対するスクリーンサイズ、モデムに対するデータレート等のような複数のパラメータに依存するだろう。したがって、異なるアプリケーションは、メモリに対して異なる要求を持つだろう。このようなシステムオンチップは、典型的に、システムバスのようないくつかの種類の相互接続を有し、この相互接続は、プログラム可能プロセッサ、いくつかのコプロセッサ又はＡＳＩＣ（ＤＲＡＭとしてチップ上で又はＤＤＲ−ＳＤＲＡＭとしてチップで実施されうる、共有のメモリに対するメモリ制御器及びＳＲＡＭのような高速メモリ）を接続する。前記アプリケーションはシステムのメインプロセッサで実施されるだろうが、コプロセッサ又はＡＳＩＣはメインプロセッサに対するいくつかのデータ処理を実行し得る。メインプロセッサは、待ち時間の短さのため、通常高速メモリＳＲＡＭからのプログラムを実行するだろう。メインメモリ、ＤＲＡＭは、通常通信のため、すなわち異なるコプロセッサ、ＡＳＩＣ又はメインプロセッサ間の通信のために使用されるだろう。
【０００８】
このような電子機器の一例は、いくつかのストレージ装置を持つオーディオ／ビデオプレーヤーである。ここでＳＤＲＡＭメモリは、ストレージ装置が周期的にシャットダウンされ得るように、単にストレージ装置のバッファリングに使用される。しばしば処理は、ストリームに基づくもので、メモリへのアクセスという点で予測される。
【０００９】
このような電子機器の更なる一例は、カムコーダであり得、ＳＤＲＡＭメモリが、よく既定された入力及び出力ストリームをもつディスプレイバッファとして使用される。
【００１０】
したがって、上記の例ではダイナミックメモリＳＤＲＡＭは、好ましくはストリームに基づく態様でシステムの異なる処理ブロック間の通信に使用される。これらの通信特性及びストリームは良く知られているので、要求されたバンド幅及び待ち時間もまた通信又はアプリケーションが開始する前に知られているだろう。
【００１１】
現代の処理要件を満たすために、現行のＳＤＲＡＭ及びこのメモリ制御器は、最小化された待ち時間でメモリへのアクセスを実施するように最適化される。しかしながら、待ち時間要件と電力損失との間にはトレードオフがあり、その結果待ち時間要件に対して最適化されたシステムは、電力損失の増加を被るだろう。
【００１２】
典型的にアクセスストラテジは、設計時に既定され、大部分がメモリの待ち時間に関して最適化されるだろう。これは、ＳＤＲＡＭに関連付けられたメモリ制御器の中のハードウェアに基づいて実施され得る。実際のアクセスストラテジは、静的であり、ランタイム中にいかなる変化も起こされないだろう。ＳＤＲＡＭメモリは、多量の電力を損失させるアクティブスタンバイモードから、メモリへのアクセスにおいて最小の変化を持つ不活性の期間の後、それほど電力を損失させないセルフリフレッシュモード又はプレチャージパワーダウンモードに切り替えられる。しかしながら、このようなシステムにおける電力損失は、かなり悪いだろう。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
それゆえ本発明の目的は、電力損失を軽減させたメモリアクセスを提供することである。
【課題を解決するための手段】
【００１４】
この目的は、請求項１に記載の集積回路、請求項４に記載のメモリアクセスを制御する方法及び請求項５に記載のデータ処理システムにより解決される。
【００１５】
それゆえ、特定の通信パラメータを必要とするアプリケーションを処理する少なくとも１つの処理モジュールと、データを格納する少なくとも１つのダイナミックアクセスメモリ手段であって、該メモリ手段が複数の既定の動作モードにより操作可能である、ダイナミックランダムアクセスメモリ手段とを有する集積回路が設けられる。さらに、前記通信パラメータに基づく前記複数の既定の動作モード１つを選択する少なくとも１つのメモリアクセス選択手段と、前記メモリアクセス選択手段により選択された前記既定のモードにしたがって、前記少なくとも１つのダイナミックランダムアクセスメモリ手段のアクセスを制御する少なくとも１つのメモリ制御器とが、設けられる。前記メモリ制御器の各々がダイナミックランダムアクセス手段の１つに関連付けられる。相互接続手段は、処理モジュール及びメモリ制御器に結合され、その結果相互接続手段上の通信が達成される。
【００１６】
したがって、ダイナミックメモリの動作は、前記ダイナミックメモリの動作モードを変化させることにより１つ以上の前記通信パラメータに関して対応して最適化されうる。
【００１７】
本発明の好ましい態様にしたがって、前記少なくとも１つのダイナミックランダムアクセスメモリ手段の電力損失の電力モデルを格納する電力モデルユニットが備えられる。前記少なくとも１つのメモリアクセス選択手段は、更に前記電力モデルユニットに格納された前記電力モデルに基づいて、前記複数の既定の動作モードの１つを選択するように適応される。したがって、メモリ手段の電力損失のより正確な制御が達成され得て、メモリ手段の電力損失の軽減をもたらし得る。
【００１８】
本発明の更なる態様にしたがって、前記複数の既定の動作モードの１つは、アプリケーションを実施するために必要とされる通信パラメータの１つの変化に応答して選択される。したがって、ダイナミックランダムアクセスメモリの動的管理は、アプリケーションの特定の要件に基づいて許可される。関連する通信パラメータは、アプリケーションデータレート、メモリの電力損失及びメモリの待ち時間であり得る。
【００１９】
本発明は、集積回路においてメモリアクセスを制御する方法にも関する。集積回路は、特定の通信パラメータを必要とするアプリケーションを処理する少なくとも１つの処理モジュールと、データを格納し、複数の既定の動作モードにより動作可能である少なくとも１つのダイナミックランダムアクセスメモリ手段と、前記相互接続手段上の通信をイネーブルにするように前記処理モジュール及び前記メモリ制御器を結合する相互接続手段とを有する。前記複数の既定の動作モードの１つは、前記通信パラメータの少なくとも１つに基づいて選択され、前記少なくとも1つのダイナミックランダムアクセスメモリ手段の前記１つへのアクセスは前記選択された既定の動作モードに従って制御される。
【００２０】
更に本発明は、特定の通信パラメータを必要とするアプリケーションを処理する少なくとも１つの処理モジュールと、データを格納するダイナミックランダムアクセスメモリ手段であって、該メモリ手段は複数の既定の動作モードにより動作可能であるダイナミックランダムアクセスメモリ手段とを有する、データ処理システムにも関連する。更に、前記通信パラメータに基づいて前記複数の既定の動作モードの１つを選択する少なくとも１つのメモリアクセス選択手段と、前記メモリアクセス選択手段により選択された前記既定の動作モードにしたがって、前記少なくとも１つのダイナミックランダムアクセスメモリ手段のアクセスを制御する少なくとも１つのメモリ制御器とが、備えられる。前記メモリ制御器の各々は、ダイナミックランダムアクセス手段の１つに関連付けられる。相互接続手段は、処理モジュール及びメモリ制御器を結合し、その結果相互接続手段上の通信が達成される。
【００２１】
それゆえ、メモリアクセスの制御は、いくつかの異なる集積回路を持つシステムでも実施され得る。
【００２２】
本発明は、メモリに対する制御モードの切り替えによりアクセスストラテジを動的に選択する考えに基づいており、このやり方は、電力損失又は待ち時間のような所望のパラメータの観点から最適である。これは、システムオンチップで走るアプリケーションの要件を評価することによりメモリの実際の使用に基づいている。
【００２３】
本発明の更なる態様は従属請求項において規定される。
【００２４】
本発明のこれら及び他の態様は、以下に記載された実施例を参照することにより明らかである又は明らかにされるだろう。
【発明を実施するための最良の形態】
【００２５】
図１Ａは、本発明の第１実施例によるシステムオンチップのブロック図を示す。特にメインプロセッサＰＲＯＣ、メモリ制御器ＭＣ、ダイナミックランダムアクセスメモリ手段ＭＭ並びにメインプロセッサＰＲＯＣ及びメモリ制御器ＭＣを接続する相互接続手段ＩＭが描かれている。これらの示された素子とは別に、システムオンチップは更に追加のコプロセッサ、追加のメモリ及び他の素子を有しうる。しかしながらこれらの素子は、本発明の基本的な原理を理解するうえで必要とされないので、これらは図１では描かれていない。
【００２６】
メインプロセッサＰＲＯＣはプログラム可能で、メモリ手段ＭＭは標準ＳＤＲＡＭメモリとして実施され得、メモリ制御器ＭＣはプログラム可能なメモリ制御器であり得、メインプロセッサＰＲＯＣ上で走るアプリケーションＡＰＬは、メモリの意図された使用の何らかのフィードバックを返すことができるべきである。アプリケーションＡＰＬの一例は、オーディオ／ビデオ再生である。しかしながら、他のアプリケーションもまた使用され得る。
【００２７】
メモリ制御器ＭＣは、とりわけメモリアクセス選択手段ＳＭと、メモリ手段ＭＭの電力消費の電力モデルを格納する電力モデルユニットＰＭとを有する。選択手段ＳＭは、メインメモリＭＭのタイプ、電力モデルユニットＰＭに格納されたメモリの電力モデル及び利用可能なアクセスストラテジだけでなく、メインプロセッサＰＲＯＣ上を走るアプリケーションＡＰＬによるメモリの意図された使用に基づいてメモリＭＭに対して最適なアクセスストラテジを選択する決定プロセスを実行する。メモリ手段ＭＭは、標準ＳＤＲＡＭ、ＤＤＲ−ＳＤＲＡＭ又はＤＲＡＭのような或る種のダイナミックメモリにより実施される。メモリ制御器ＭＣは、相互接続手段ＩＭ、すなわちシステムバスを介してメインプロセッサＰＲＯＣ上を走るアプリケーションＡＰＬからアプリケーションビットレートＡＢＲのようなフィードバックを受信し、最適動作モード又は最適アクセスストラテジを選択する。
【００２８】
メインプロセッサＰＲＯＣ上を走るアプリケーションは、メモリ手段ＭＭの何らかの認識をもつべきであり、この通信要件すなわちメモリ手段ＭＭへのアクセスに対して要求されたパラメータ又はその所望の使用法を転送できなくてはならない。この使用法又はパラメータは、バンド幅、待ち時間などを含み得る。転送は、相互接続手段ＩＭすなわちシステムバスを介して実行され得る。
【００２９】
メモリ制御器ＭＣに配されたメモリアクセス選択手段ＳＭは、メモリタイプ又はメモリの電力モデルに基づき、メインプロセッサＰＲＯＣ上で走るアプリケーションから受信された情報に基づいて、最適アクセスストラテジの選択を実行する。典型的にメモリタイプは、設計ステージで知られており、既定され得て、メモリアクセス選択手段ＳＭ又は電力モデルユニットＰＭに格納され得る。最適アクセスストラテジを選択するプロセス時に、メインプロセッサＰＲＯＣ上を走るアプリケーションから受信されたパラメータ及び所望の使用法が評価され、ストラテジが決定される。このストラテジは、最適化されるべきメモリのパラメータに関して、最適なものである。上記のようにこのパラメータは、メモリの待ち時間、損失等であり得る。
【００３０】
アクセスストラテジを選択する１つの重要な要素は、システムにおけるダイナミックメモリ手段ＭＭの特性である。好ましくは、電力モデルユニットＰＭは、メモリ手段ＭＭのモデルを格納し、このモデルに基づいて上記選択を実行する。しかしながら、その代わりにモデルは、メモリアクセス選択手段ＳＭに格納され得て、したがって電力モデルユニットＰＭを省略する。
【００３１】
図１Ｂは、第２実施例によるシステムオンチップのブロック図を示す。第２実施例によるシステムオンチップは、基本的に図１の第１実施例に記載されたものと同じ素子、すなわちメインプロセッサＰＲＯＣ、相互接続手段ＩＭ、メモリ制御器ＭＣ及びダイナミックメモリ手段ＭＭを有する。メモリアクセス選択が図１の第１実施例に従ってメモリ制御器ＭＣにおけるハードウェア内で実施される際に、メモリアクセス選択ＳＭは、アプリケーションＡＰＬの部分として又は代わりにメインプロセッサＰＲＯＣ上で走るサブルーチンとして、ソフトウェア又はプロセスにより実行される。
【００３２】
メモリアクセス選択の動作は、実質的に第１実施例に従うその動作に対応する。１つの違いは、アクセスストラテジの選択を実行するために、メインプロセッサＰＲＯＣ上を走るアプリケーションとメモリ制御器ＭＣとの間を通信する必要がないということである。さらにダイナミックメモリのモデル、特に電力モデルは、メインプロセッサＰＲＯＣ上を走るアプリケーションに格納され得る。したがって、要求されたアクセスストラテジに関する決定は、アプリケーションにより実行され、単に決定の結果すなわち最適ポリシーＯＰは、相互接続手段ＩＭを介してメモリ制御器ＭＣに通信される。メモリ制御器ＭＣは、明確にこのアクセスストラテジを実行する。
【００３３】
図２は、図１によるシステムオンチップにおけるメモリ手段に対する電力モデルの一例のグラフを示す。ここで損失電力（ｍＷ）は、特定のＳＤＲＡＭに対する３つの異なるアクセスストラテジＳ１−Ｓ３でバンド幅（Ｍｂｐｓ）に関して示され、異なるデータレートに対して異なる電力損失という結果となる。実際のバンド幅が１５０Ｍｂｐｓ以下のストラテジＳ１、実際のバンド幅が１５０Ｍｂｐｓより大きく６００Ｍｂｐｓ以下のストラテジＳ２、実際のバンド幅が６００Ｍｂｐｓより大きいストラテジＳ３、をもつメモリに対して、最適（最低）電力損失に近づけることは、メモリアクセス選択手段ＳＭにより選択されるべきであり、すなわちこの選択はアクセスストラテジの交点に基づく。上記の数は、単に本発明の基本的な原理を説明するための例として与えられただけであることに留意されたい。他の数又はより多い若しくはより少ないアクセスストラテジもまた可能である。
【００３４】
この電力モデルは、図１Ａ又は図１Ｂによる電力モデルユニットＰＭに格納され得るものであり、所与のストラテジ及び所与のデータレートに対するメモリの電力損失を説明する数学的関数の形式で実行され得る。代わりに、この電力モデルは、システムの設計時に上記の数学的関数に基づいて事前に計算されたテーブルとしても実行され得る。該テーブルは、電力損失又はアプリケーションデータレート等のある値に対応する他のパラメータに関する多くの値からなり得る。これらの値は、具体的な数又はレンジであり得る。このテーブルは、第１実施例によるメモリアクセス選択手段ＳＭ又はメインプロセッサＰＲＯＣ上を走るアプリケーションＡＰＬに、代わりに格納され得る。
【００３５】
別のアプローチにしたがって、異なる関数の交点の値のみが電力モデルに格納され、ここでは異なるストラテジ間での切り替えが必要となる。言い換えると、電力モデルは、関数、配列、テーブル、レンジ、具体的な値又は単にアクセスストラテジの交点により実施され得る。
【００３６】
図１Ａ及び１Ｂの第１及び第２実施例に従って、アクセスストラテジがランタイムにすぐに計算される際に、選択プロセスもまたいくつかの既定の又は準備されたストラテジ間を選択することにより実施され得、メモリアクセス選択手段ＳＭに格納され得る。
【００３７】
代わりの実施例に従って、システムオンチップはチップ上のネットワークとして実施され得る。メモリ制御器は、ダイナミックランダムアクセスメモリとネットワークとの間のネットワークインタフェイスとして実施され得る。この場合メモリアクセス選択は、ネットワークインタフェイスにより実施され、それゆえ、該ネットワークインタフェイスは、メモリアクセス選択手段を有する。
【００３８】
上記のメモリアクセス選択は、ある種の相互接続をもつＤＲＡＭ、ＳＤＲＡＭ又はＤＤＲ−ＤＲＡＭを有するいかなるシステムでも実施され得る。該システムは、ＣＰＵ、メモリ等のような異なる処理モジュールの１つ又は複数の集積回路を有しうる。
【００３９】
アクセスストラテジは、例えばこのアプリケーションデータレートが定数である限り変化しないままである。変化する場合には、最適ストラテジが再計算され得る。バッファサイズ計算のメインパラメータは、アプリケーションデータレート、メモリシステムの所望の電力損失及び待ち時間である。したがって、ＳＤＲＡＭメモリの動的管理は、そのアクセスストラテジを電力又はメモリ使用のような所望の目的に合わせることにより達成される。これはメモリシステムへの読込及び書込アクセス両方に対して妥当である。
【００４０】
メモリ手段の上記動作モードは、「アクティブスタンバイ」「読込」「書込」「プレチャージパワーダウン」及び「セルフリフレッシュ」のような異なる動作モードであり得、各々が電力損失及びメモリへのアクセス時間において異なる。
【００４１】
代案として、異なる動作モードを選択することによる電力損失の制御は、電力供給の帯電状態によっても影響され得、すなわち帯電状態が低いならば、電力供給の最小帯電状態を保証するために、ほとんどエネルギーを損失させない動作モードが選択され得る。このような電力供給は、バッテリ、アキュムレータなどであり得る。
【００４２】
上記の実施例は本発明を制限するのではなく説明しているということ及び当業者たちは修正された請求項の範囲を逸脱することなく多くの代わりの実施例を設計できるだろうということは、留意されるべきである。請求項で括弧の間に置かれた参照符号は、請求項を制限するものとして構成されない。「有する」という言葉は、請求項に列挙された以外の要素又はステップの存在を排除しない。要素に対する単数の表記は、その要素が複数存在することを排除するわけではない。いくつかの手段を列挙する装置の請求項では、これらの手段のいくつかがハードウェアの１つ又は同じアイテムによって実施され得る。ある方策が相互に異なる従属請求項で復唱されるという単なる事実は、これらの方策の組み合わせが有利に使用され得ないということを示すわけではない。
【００４３】
さらに、請求項内のいかなる参照符号も、請求項の範囲を制限するものとして解釈されない。
【図面の簡単な説明】
【００４４】
【図１】図１Ａ及びＢは、第１及び第２実施例によるシステムオンチップのブロック図を示す。
【図２】図２は、図１によるシステムオンチップにおけるメモリ手段に対する電力モデルの一例のグラフを示す。
【図１Ａ】
2007528551.tif 000003
【図１Ｂ】
2007528551.tif 000004
【図２】
2007528551.tif 000005
【国際調査報告】
2007528551.tif 000006
2007528551.tif 000007
2007528551.tif 000008