(57)【要約】電気外科制御システムは、複数の電気外科機器または同様の機器のうち、使用する任意の機器をユーザが選択できるセレクタと、選択された機器を制御することによってユーザのフット制御装置またはその他の中央制御装置の作動に応答するプロセッサシステムとを含む。各機器は、関連するインテリジェントアダプタを有し、インテリジェントアダプタは、アダプタが関連する機器に関する情報を伝達する。プロセッサシステムは、機器を制御システムおよびその中央制御装置を適切に関連づけるために、アダプタによって伝達された情報を利用する。
2007509581.tif 000002
【特許請求の範囲】
【請求項１】
周波数アジャイル・エキサイタのアセンブリであって、
関連した周波数特性を有し、デジタル出力信号を生成するデルタシグマ変調器と、
該デジタル出力信号をアナログ信号に変換するデジタルアナログ変換器と、
該デルタシグマ変調器および該デジタルアナログ変換器にクロック信号を提供するクロック回路と、
該クロック回路と、該デルタシグマ変調器と、該デジタルアナログ変換器とのうちの少なくとも１つを制御することによって、該デルタシグマ変調器の該周波数特性を変化させる、周波数制御装置と
を備える、アセンブリ。
【請求項２】
前記周波数制御装置が、前記クロック回路を制御することによって、前記デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれの中心周波数を変化させる、請求項１に記載のアセンブリ。
【請求項３】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれの幅を変更するように動作する、請求項２に記載のアセンブリ。
【請求項４】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれのダイナミックレンジを変更するように動作する、請求項２に記載のアセンブリ。
【請求項５】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれの幅を変更するように動作する、請求項１に記載のアセンブリ。
【請求項６】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれのダイナミックレンジを変更するように動作する、請求項１に記載のアセンブリ。
【請求項７】
前記デルタシグマ変調器が一ビットデジタル信号を出力する、請求項１に記載のアセンブリ。
【請求項８】
中心周波数を有する少なくとも１つのパスバンドを有するチューナブルフィルタをさらに備え、前記周波数制御装置が該少なくとも１つのパスバンドの該中心周波数を変化させるように動作する、請求項１に記載のアセンブリ。
【請求項９】
前記チューナブルフィルタが表面弾性波（ＳＡＷ）フィルタを備える、請求項８に記載のアセンブリ。
【請求項１０】
前記チューナブルフィルタが、該フィルタに関連した前記少なくとも１つのパスバンドの前記中心周波数を変更するように電気的に構成され得る少なくとも１つのマイクロメカニカル構造を備える、請求項８に記載のアセンブリ。
【請求項１１】
前記アナログ信号が無線周波数信号である、請求項１に記載のアセンブリ。
【請求項１２】
前記アナログ信号が、それぞれに関連した周波数を有する複数のアナログ信号を含み、前記アセンブリが、該複数のアナログ信号を分離しフィルタリングするチャネル化フィルタをさらに備える、請求項１に記載のアセンブリ。
【請求項１３】
前記周波数制御装置が、前記チャネル化フィルタに関連した複数のパスバンドの中心周波数を変化させるように動作する、請求項１２に記載のアセンブリ。
【請求項１４】
前記チャネル化フィルタが表面弾性波フィルタを備え、該表面弾性波フィルタは該フィルタに関連した前記複数のパスバンドの前記中心周波数を変化させるように電気的に構成され得る少なくとも１つのマイクロメカニカル構造を備える、請求項１３に記載のアセンブリ。
【請求項１５】
周波数アジリティを有するデジタル周波数シンセサイザであって、
デジタル入力信号を受信し、関連した周波数を有するアナログ信号を出力するデジタルアナログ変換器と、
それぞれの中心周波数を有する少なくとも１つのパスバンドを有し、該アナログ出力信号をフィルタリングするチューナブルフィルタと、
該少なくとも１つのパスバンドのそれぞれの中心周波数と、該デジタルアナログ変換器の一つ以上の周波数特性とを変更するように動作する周波数制御装置と
を備える、デジタル周波数シンセサイザ。
【請求項１６】
前記周波数制御装置が、前記デジタルアナログ変換器の一つ以上の周波数特性を変更するように動作する、請求項１５に記載のデジタル周波数シンセサイザ。
【請求項１７】
前記チューナブルフィルタが表面弾性波フィルタである、請求項１６に記載のデジタル周波数シンセサイザ。
【請求項１８】
前記表面弾性波フィルタが、該フィルタ内のマイクロメカニカル構造を介して電気的にチューナブルである、請求項１７に記載のデジタル周波数シンセサイザ。
【請求項１９】
前記デジタル入力信号がデルタシグマ変調されたデジタル信号である、請求項１５に記載のデジタル周波数シンセサイザ。
【請求項２０】
周波数アジャイル・デルタシグマデジタルアナログ変換器（ＤＡＣ）を提供する方法であって、
デルタシグマ変調器に関連した少なくとも１つの周波数特性を変化させることと、
該デルタシグマ変調器の該周波数特性に従ってチューナブルフィルタを適切なパスバンドに構成することと
を包含する、方法。
【請求項２１】
前記少なくとも１つの周波数特性を変化させることが、前記ＤＡＣ内の少なくとも１つのプログラマブルレジスタを変化させることを包含する、請求項２０に記載の方法。
【請求項２２】
前記少なくとも１つの周波数特性を変化させることが、前記デルタシグマ変調器に関連したクロックレートを変化させることを包含し、前記方法が、デジタルアナログ変換器に関連したクロックレートを変化させることによって該デルタシグマ変調器の該クロックレートを整合させることを包含する、請求項２０に記載の方法。
【請求項２３】
前記少なくとも１つの周波数特性を変化させることが、前記デルタシグマ変調器の前記デジタル出力をアナログ信号に変換することと、該アナログ信号の遅延表現で該アナログ信号を合計することとを包含する、請求項２０に記載の方法。
【請求項２４】
前記チューナブルフィルタを構成することが、該フィルタ内のマイクロメカニカル構造を電気的に変更することを包含する、請求項２０に記載の方法。
【請求項２５】
信号をデジタル信号からアナログ信号に変換する手段であって、関連した周波数特性を有する、変換する手段と、
該変換する手段の該関連した周波数特性を変化させる手段と
を備える、周波数アジャイル・エキサイタ。
【請求項２６】
前記アナログ信号をフィルタリングする手段をさらに備え、該手段は関連した周波数特性を有する、請求項２５に記載のエキサイタ。
【請求項２７】
前記変化させる手段が、前記フィルタリングする手段の前記周波数特性を変化させるように動作する、請求項２６に記載のエキサイタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広義には通信システムに関し、より詳細には、信号送信器に関する。
【背景技術】
【０００２】
無線周波数（ＲＦ）通信システム用の集積回路の設計における努力は、一般的に、性能を改善すること、コストを削減すること、あるいはその組み合わせに集中している。関心が増えている１つの領域は、アナログデジタルまたはデジタルアナログなどの信号の変換に関する。いずれのタイプの変換も、デルタシグマ変調の発展および利用から恩恵を得ている。
【０００３】
デルタシグマ変調は、小さな数の量子化レベルと非常に高いサンプリングレートとを用いて信号の大まかな評価を生成するために用いられる技術である。信号を限られた数のレベルに限定することは、システムに「量子化」ノイズを生じさせる。デルタシグマ変調におけるオーバーサンプリングおよび積分器フィードバックループの使用は、量子化ノイズを帯域外の周波数へシフトするのに効果的である。ノイズシフト特定によって、ノイズを除去し、入力のより正確な表現を生成するための後続のフィルタリング段の効果的な利用が可能になる。
【０００４】
デジタルアナログ変換におけるデルタシグマ変調を用いることによって、高ダイナミックレンジを有するアナログ信号を発生し得るが、これは限られた範囲の周波数に対してのみである。高ダイナミックレンジを有する狭い周波数帯域の外では、デルタシグマ変調は著しい量子化ノイズを発生する。実際、デルタシグマ変調器は、スペクトル域のうちの大部分を高ダイナミックレンジの動作領域と交換する。デルタシグマ変調によって発生された帯域外の量子化ノイズは、狭い低ノイズ帯域の外における全ての周波数を減衰する、アナログフィルタを必要とする。
【０００５】
デルタシグマ変調器は、狭い周波数帯域を扱うデジタルアナログ変換のアプリケーションにおいて有用であったが、周波数ホッピングおよびマルチ周波数のアプリケーションは、必要なスペクトル範囲を達成するために、広い帯域、利便性、デジタルアナログ変換器を必要としてきた。デルタシグマ変調器（以下、デルタシグマＤＡＣと呼ぶ）を用いた現在のデジタルアナログ変換器の性能は、過度に急速に単純低下するため、その狭いスペクトル帯域外では有用でない。デルタシグマＤＡＣは、高ダイナミックレンジ、無線周波数信号を直接発生させる能力等の多数の所望の特性を処理する。このような特性は、デルタシグマＤＡＣをそのアプリケーションに対して有用にすると考えられるものである。本発明はデルタシグマＤＡＣの有用性を高め、デルタシグマＤＡＣがより広範囲の周波数をサポートし、さらにマルチバンド送信器およびマルチスタンダード送信器をサポートすることを可能にする。
【発明の開示】
【課題を解決するための手段】
【０００６】
（発明の概要）
以下は、本発明の一部の局面の基本的な理解を提供するために、本発明の簡略化された概要を提示する。本概要は、本発明の広範囲にわたる概略ではなく、本発明の主要な部分または重要な要素を識別することも、本発明の範囲を定義することも意図されていない。本概要の唯一の目的は、後に提示するさらに詳細な記載への導入部分として、本発明の一部の概念を簡略化した形式で提示することである。
【０００７】
本発明の一局面に基づき、周波数アジャイル・エキサイタアセンブリは、可変な周波数範囲にわたって、高ダイナミックレンジの動作を提供する。関連する周波数特性を有するデルタシグマ変調器は、デジタル出力信号を発生する。デジタルアナログ変換器は、そのデジタル出力信号をアナログ信号に変換する。クロック回路は、デルタシグマ変調器およびデジタルアナログ変換器にクロック信号を提供する。周波数制御装置は、クロック回路と、デルタシグマ変調器と、デジタルアナログ変換器とのうちの１つ以上を制御してデルタシグマ変調器の周波数特性を変更する。
【０００８】
本発明の別の局面に基づき、周波数アジリティを有するデジタル周波数シンセサイザが提供される。デジタルアナログ変換器は、デジタル入力信号を受け取り、関連する周波数有するアナログ信号を出力する。それぞれの中心周波数を有する少なくとも１つのパスバンドを有するチューナブルフィルタは、アナログ出力信号をフィルタリングする。周波数制御装置は、少なくとも１つのパスバンドの中心周波数を制御する。
【０００９】
本発明のさらに別の局面に基づき、周波数アジャイル・デルタシグマデジタルアナログ変換器を提供する方法が提供される。デルタシグマ変調器に関連する少なくとも１つの周波数特性は変更される。チューナブルフィルタは、デルタシグマ変調器の周波数特性に基づく適切なパスバンドに対して構成される。
【発明を実施するための最良の形態】
【００１０】
本発明は、エキサイタの周波数特性を変動させるためのシステムおよび方法に関する。本発明の１つ以上の局面に基づいて、エキサイタは、１つ以上の可変な周波数特性を有する、デジタルアナログ変換器（ＤＡＣ）を含むことができる。たとえば、ＤＡＣに関連する高ダイナミックレンジの１つ以上の領域の中心周波数および形状を、中央周波数制御装置において変更することができ、それによって入力周波数を変えることができる。例示の実施形態において、ＤＡＣはデルタシグマＤＡＣ（たとえば、デルタシグマ変調された信号上で動作するＤＡＣ）である。本発明の一局面に基づいて、エキサイタは、所望の周波数範囲外におけるノイズを減衰するための、チューナブルフィルタをさらに含むことができる。本明細書に記載の方法およびシステムは、一般的にはエキサイタ内で有用であるが、マルチキャリアアプリケーションに対して適用可能であり、またダイレクトデジタル統合の分野の範囲内である。
【００１１】
図１は、本発明の一局面に基づき、チューナブルエキサイタ１２を備える送信器システム１０を示す。エキサイタ１２は、デルタシグマ変調器１４において１つ以上のデジタル情報信号を受け取る。その信号は、第１のサンプルレートにおいて、マルチビット入力ストリームとしてデルタシグマ変調器１４へ入力される。デルタシグマ変調器１４は、第２のサンプルレートにおいて、マルチビット入力ストリームを出力ストリームへ変換する。第２のサンプルレートは、システムに関連するアナログ出力信号の所望の周波数特性に応じて選択され得る。
【００１２】
出力ストリームは、デジタルアナログ変換器（ＤＡＣ）１６へ提供される。デジタルアナログ変換器１６は、デジタル出力ストリームを１つ以上のアナログ信号へ変換する。１つ以上のアナログ信号は、それぞれ第２のサンプルレートに関連する特徴周波数を有する。例示の実施形態において、特徴周波数は無線周波数であり、その結果、アナログ信号は周波数を何ら変化させることなく通信され得る。無線周波数によって、従来の無線周波数（ＲＦ）範囲（たとえばメガヘルツ範囲）およびマイクロ波周波数範囲（たとえばギガヘルツ範囲）の両方を含む、実現可能な送信周波数を包むことが意図される。しかし、特徴周波数は、中間周波数であり得、その中間周波数信号を、送信に適した周波数へと変換するための１つ以上のアップコンバータ（図示せず）をエキサイタ内に必要とする。
【００１３】
デルタシグマ変調器の出力は相当量の量子化ノイズを含み得るという点が認識されよう。たとえば、１２ビットの出力を１ビットの出力へ変形するデルタシグマ変調器は、多量の量子化ノイズを生じる。デルタシグマ変調器１４の目的の１つは、所望の態様でノイズをシェーピングすることである。たとえば、ノイズの大部分は、目的の狭い周波数帯域の十分外の周波数へシフトされ得る。一旦ノイズが目的の狭い周波数帯域からシフトされると、目的の周波数帯域には過度に影響することなく、信号からノイズを除去することができる。
【００１４】
この目的を達成するために、次いで、チューナブルフィルタ１８へアナログ信号が提供される。チューナブルフィルタ１８は、中心周波数に関連する１つ以上の特徴パスバンドを有する。フィルタは、そのパスバンド内に含まれる周波数を有する信号が概ね本来の状態で通過することを可能にするが、そのパスバンド外にある周波数を有する信号を減衰する。チューナブルフィルタ１８のパスバンドのうちの１つ以上が、デルタシグマ変調器１４およびＤＡＣ１６に対する目的の周波数帯域と一致するように調整され得るという点が認識されよう。このように、帯域外の量子化ノイズは信号からフィルタリングされ得、フィルタリングされた信号は、送信のために増幅器２０へ提供され得る。
【００１５】
デルタシグマ変調器の不都合な特性は、デルタシグマ変調器によって発生する狭い周波数範囲である。デルタシグマ変調された信号の質は、その信号が、デルタシグマ変調器に関連する狭い高ダイナミックレンジの帯域からそれるにつれて急速に低下する。したがって、デルタシグマ変調器が、関連する帯域にわたって高ダイナミックレンジを有する信号を提供するが、デルタシグマ変調器はこの狭い周波数の帯域に実質的に限定されている。
【００１６】
本発明の一局面に基づき、デルタシグマ変調器１４、ＤＡＣ１６、チューナブルフィルタ１８のそれぞれは、周波数制御装置２２によって制御され得る。周波数制御装置２２は、デルタシグマ変調器１４、ＤＡＣ１６、チューナブルフィルタ１８のうちの少なくとも１つの特徴周波数のうち、１つ以上を変化させるように動作して、周波数アジャイル・エキサイタ１２を提供する。たとえば、周波数制御装置は、デルタシグマ変調器１４に関連する、高ダイナミックレンジ周波数帯域の特徴中心周波数または形状を変更できる。周波数制御装置２２は、カスタマイズされたソフトウェアを動作させるマイクロプロセッサ、専門化されたデジタルまたはアナログシグナルプロセッサ、あるいは任意の数のその他の信号評価コンポーネントを備えることができる。周波数制御装置２２は、ユーザからの入力を構成入力として受け取ることができる。あるいは、周波数情報はデルタシグマ変調器の上流のコンポーネント（図示せず）から周波数制御装置へ渡され得る。
【００１７】
周波数制御装置２２は、１つ以上のコンポーネントの周波数を調節することによってエキサイタ１２が多数の異なる周波数をダイナミックに調節することを可能にする。たとえば、周波数制御装置は、デルタシグマ変調器１４およびＤＡＣ１６に関連するクロックレートを変えることができ、それによってデルタシグマ変調器１４およびＤＡＣ１６に関連する１つ以上の高ダイナミックレンジ周波数帯域の周波数特性を変えることができる。チューナブルフィルタ１８のパスバンド周波数もまた、ＤＡＣ１６の所望の出力周波数に整合するように、周波数制御装置２２によって変えられ得る。これらの変更はリアルタイムで起こり得て、エキサイタ１２が周波数ホッピングおよび周波数分岐スキームのために用いられるのを可能にする。
【００１８】
図２は、本発明の一局面に基づいて実施される、周波数アジャイル・デルタシグマＤＡＣの、出力（ｄＢｍ）がアナログ出力に対する周波数（ＭＨｚ）の関数としてプロットされた、アナログ出力信号のグラフ３０である。信号は、第１期においては、黒く引かれた第１のライン３２として示され、第２期においては、グレーで引かれた第２のライン３４として示されている。先に述べたように、本発明の一局面によるデルタシグマＤＡＣは、非常に低いノイズのスペクトル領域（たとえば３６）を提供することができる。これは、特に無線通信アプリケーションにおいて有用である。デルタシグマＤＡＣの周波数アジャイル動作を提供することによって、デルタシグマＤＡＣは、マルチバンド送信器およびマルチスタンダード送信器をサポートすることができる。
【００１９】
第１のライン３２に相当する第１期において、信号はＧＳＭバンドにおいて動作する。この例において、アナログ信号に関連する低ノイズ領域３６は中心が約９４０ＭＨｚである。低ノイズ領域３６は、中心周波数から約３０ＭＨｚ〜約１００ＭＨｚの範囲にわたる帯域幅に対して広がっている。本発明の一局面に基づき、信号の中心周波数は変更され得る。その結果、その信号は、第２のライン３４に相当する第２期において、ＷＣＤＭＡ周波数帯域において動作する。信号に関連するしたがって、低ノイズ領域３８は、ここでは約２１３５ＭＨｚが中心である。図示したグラフでは、例示目的のため、パスバンドの中心周波数のみを変更した。しかしながら、低ノイズ領域の幅およびパワーもまた本発明に基づいて変更され得るという点が認識されよう。
【００２０】
図３は、本発明の一局面に基づく、例示のチューナブルエキサイタ５０の機能ブロック図を示す。エキサイタ５０はデルタシグマ変調器５２を備える。デルタシグマ変調器５２は、第１のワードサイズおよびサンプルレートにおけるデジタル入力信号を受け取り、第２のワードサイズおよびサンプルレートを有する変調された出力信号を出力する。図示した例において、第１のワードサイズは１２ビットであり、第２のワードサイズは１ビットである。デジタル入力信号をオーバーサンプリングしてさらに高いレートまたは周波数の出力信号を発生させることができるという点が認識されよう。たとえば、デルタシグマ変調器５２およびデジタルアナログ変換器９０は、オーバーサンプリングされた入力信号を高レートで処理し、信号をアップコンバージョンする必要なく、無線周波数出力を直接発生することができる。
【００２１】
デルタシグマ変調器５２は、１つ以上の段を備えることができ、この段は実用上の検討によってのみ限定される。デルタシグマ変調器５２は入力信号を量子化するが、その量子化は、デルタシグマ変調器５２によって発生した量子化ノイズを、目的の帯域外の周波数へシェーピングするように行われる。２つの段が図示され記載されていても、デルタシグマ変調器５２は２つ以上の段または単一の段を備えることができるという点が認識されよう。段の数およびフィルタ係数が、ノイズ伝達関数におけるゼロ点の数および位置を決定し、さらに低ノイズ領域の形状および幅を決定する。
【００２２】
第１の段は、第１の加算器５４と第１の積分器５６とを備える。第１の加算器５４は、入力信号と、重み付けされたフィードバックとを第２の段の出力部から受け取る。フィードバック信号は、第１のレジスタ５８においてスカラー値によって重み付けされる。第１のレジスタ５８および任意の後続するレジスタに関連する、スカラー値は、負であり得、その結果、フィードバック信号は入力信号から引かれるという点が認識されよう。第１の加算器５４は、受け取った信号を加算し、その和を第１の積分器５６へ渡す。第１の積分器５６の出力は、第２の段への入力を提供する。
【００２３】
第２の段は、第２の加算器６０と第２の積分器６２とを備える。第１の積分器５６の出力は、第２の加算器６０において受け取られる。第２の加算器６０はまた、重み付けされ量子化されたフィードバックを量子化器６６から受け取る。フィードバック信号は、第２のレジスタ６４においてスカラー値によって重み付けされる。加算された信号は、第２の積分器６２へ渡される。第２の積分器の出力は量子化器６６へ渡され、量子化器６６は、積分器の出力を所定のデジタルビット数に変換する。図示した実施形態において、量子化器の出力は、第１の加算器５２の入力よりも小さなデジタルワードサイズを有する。
【００２４】
量子化器６６は、選択されたサンプルレートにおいて出力を発生するように、クロック回路８６によって駆動される。例示の実施形態において、クロック回路は、デジタル周波数シンセサイザであり得る。クロック回路８６は、周波数制御装置８８によって制御され、周波数制御装置８８は、エキサイタ５０への所望の出力周波数に関連するデルタシグマ変調器５２に対して所望のクロックレートを達成するように、クロック回路８６を駆動する。周波数制御装置はユーザ入力に応答するようにされ得る。
【００２５】
デルタシグマ変調器５２は、関連する量子化ノイズを帯域外の周波数へシフトすることによって、１つ以上の狭い高ダイナミックレンジ周波数帯域を提供する。デルタシグマ変調器５２に関連する高ダイナミックレンジ周波数帯域は、一般的に中心周波数がそのクロックレートの積である。例示のデルタシグマ変調器において、１つの高ダイナミックレンジ帯域の中心周波数は、クロックレートの４分の１において見られる。このように、これらの高ダイナミックレンジ帯域の位置は、デルタシグマ変調器５２の関連するクロックレートを変えることによって、複数の周波数にわたってシフトされ得る。
【００２６】
量子化器６６の出力は、次いで、デジタルアナログ変換器９０へ提供される。デジタルアナログ変換器９０はまた、クロック回路８６によって駆動され、その結果、デルタシグマ変調器５２と同一のレートにおいて動作する。デジタルアナログ変換器９０の出力は、チューナブルフィルタ９２へ提供される。チューナブルフィルタ９２は、フィルタに関連する１つ以上のパスバンドの外にある周波数を有する信号を、減衰する。各フィルタパスバンドは関連する中心周波数を有し、その中心周波数は周波数制御装置８８からの制御信号に応答して変更され得る。このことによって、１つ以上のパスバンドをシフトすることによって、システムがデジタルアナログ変換器９０からのアナログ出力の周波数における変更に反応することが可能になる。
【００２７】
チューナブルフィルタ９２は、それぞれが所望の目的パスバンドを有する、フィルタのバンクを備えることができる。代替的に、チューナブルフィルタ９２は、表面弾性波（ＳＡＷ）フィルタを備えることができる。表面弾性波フィルタは１つ以上のマイクロメカニクスの（ｍｉｃｒｏｍｅｃｈａｎｉｃａｌ）コンポーネントを構成するように電気的に制御され得、マイクロメカニクスのコンポーネントは、１つ以上の関連するパスバンド周波数を定義する。本発明の１つ以上の局面に基づき、同様の周波数アジャイリティを有するその他のチューナブルフィルタが利用され得る。チューナブルフィルタ９２の出力は、所望の周波数におけるクリーンなアナログ信号であり、この信号は既知の方法によって増幅されて伝達され得る。
【００２８】
図４は、本発明の別の局面に基づき、エキサイタ１００の例示の実施形態を示す。エキサイタ１００はデルタシグマ変調器１０２を備える。デルタシグマ変調器１０２は、第１のワードサイズおよびサンプルレートにおけるデジタル入力信号を受け取り、第２のワードサイズおよびサンプルレートを有する変調された出力信号を出力する。図示した例において、第１のワードサイズは１２ビットであり、第２のワードサイズは１ビットである。デジタル入力信号をオーバーサンプリングしてさらに高いレートまたは周波数の出力信号を発生させることができるという点が認識されよう。たとえば、デルタシグマ変調器１０２および関連するデジタルアナログ変換器１３８は、オーバーサンプリングされた入力信号を高レートで処理し、信号をアップコンバージョンする必要なく、無線周波数出力を直接発生することができる。
【００２９】
デルタシグマ変調器１０２は１つ以上の段を備え、この段は実用上の検討によってのみ限定される。デルタシグマ変調器１０２は入力信号を量子化するが、その量子化は、デルタシグマ変調器１０２によって発生した量子化ノイズを、目的の帯域外の周波数へシェーピングするように行われる。２つの段が図示され記載されていても、デルタシグマ変調器１０２は２つ以上の段または単一の段を備えることができるという点が認識されよう。
【００３０】
第１の段は、第１の加算器１０４と第１の積分器１０６とを備える。第１の加算器１０４は、入力信号と、重み付けされたフィードバックとを第２の段の出力部から受け取る。フィードバック信号は、第１のレジスタ１０８においてスカラー値によって重み付けされる。第１のレジスタ１０８および任意の後続するレジスタに関連する、スカラー値は、負であり得、その結果、フィードバック信号は入力信号から引かれるという点が認識されよう。第１の加算器１０４は、受け取った信号を加算し、その和を第１の積分器１０６へ渡す。第１の積分器１０４の出力は、第２の段への入力を提供する。
【００３１】
第２の段は、第２の加算器１１０と第２の積分器１１２とを備える。第１の積分器１０６の出力は、第２の加算器１１０において受け取られる。第２の加算器１１０はまた、重み付けされ量子化されたフィードバックを量子化器１１６から受け取る。フィードバック信号は、第２のレジスタ１１４においてスカラー値によって重み付けされる。加算された信号は、第２の積分器１１２へ渡される。第２の積分器の出力は量子化器１１６へ渡され、量子化器１１６は、積分器の出力を所定のデジタルビット数に変換する。例示の実施形態において、量子化器１１６はデルタシグマ変調器１０２への１ビット出力を発生するための閾値の決定を行う。しかしながら、本発明の１つ以上の局面に基づき、量子化器１１６はマルチビット出力を発生することができるという点が認識されよう。
【００３２】
デルタシグマ変調器のデジタル出力に関連する周波数は、周波数制御装置１３６によって変更され得る。本発明の一局面に基づき、各段のレジスタ（たとえば１０８および１１４）は、レジスタに関連するスカラー値が周波数制御装置からの制御信号によって変更され得るようにプログラム可能である。図示したデルタシグマ変調器において、フィードバックレジスタは、本質的にはデジタルフィルタ係数として作用する。これらの係数を変更すると、周波数スペクトラムにわたる量子化ノイズの「形状」を変化させることによって、デルタシグマ変調器１０２によって形成された高ダイナミックレンジ帯域を直接シフトする。このように、特定の帯域の幅およびダイナミックレンジは、デルタシグマ変調器のフィルタ伝達関数における１つ以上ゼロ点の数および位置をシフトすることによって変更され得る。たとえば、プログラム可能な係数は、特定の周波数において複数の低ノイズ領域をオーバーラップすることによって特定の高ダイナミックレンジ領域のダイナミックレンジを増加ように変更され得る。
【００３３】
デルタシグマ変調器１０２のデジタル出力はデジタルアナログ変換器１３８へ提供される。デジタルアナログ変換器１３８はその出力をアナログ信号へ変換する。このアナログ信号はチューナブルフィルタ１４０へ提供される。チューナブルフィルタは、フィルタバンク、マイクロメカニックに（ｍｉｃｒｏｍｅｃｈａｎｉｃａｌｌｙ）チューナブルなＳＡＷフィルタ、あるいは、当技術において既知である他の任意のチューナブルフィルタを備えることができる。チューナブルフィルタ１４０は、デルタシグマ変調器１０２の低ノイズ帯域に一致する中心周波数を有する１つ以上のパスバンドに適合するように、周波数制御装置１３６によって制御可能である。
【００３４】
プログラム可能な中心周波数および適合可能な「形状」（たとえば、パスバンドはばおよびダイナミックレンジ）の両方を伴うパスバンドを有する、デルタシグマデジタルアナログ変換器を形成するために、図３および図４に示した本発明の多様な局面が、独立的に実行され得るのみでなく組み合わせて実行され得るという点が認識されよう。
【００３５】
図５は、本発明の１つ以上の局面に基づき、マルチキャリアエキサイタ１５１を備える送信器システム１５０を示す。デジタル信号源１５２は、デルタシグマ変調器１５４へ複数のデジタル信号を提供する。複数のデジタル信号のそれぞれは、関連する周波数を有する。例示の実施形態において、関連する周波数のそれぞれは比較的狭い周波数帯域内に見られる。デジタル信号源１５２は、ダイレクトシグナル統合装置または他の任意の適切なデジタル信号処理回路であり得る。信号は、デルタシグマ変調器１５４においてフィルタリングされ、量子化されて、各無線周波数へのデジタル信号を生じる。各信号に関連する各無線周波数は、元の関連する周波数の間隔によって決定される。ＤＳＭは、そのアーキテクチャおよびクロックレートに基づいて、平均出力周波数を提供する。本発明の１つ以上の局面に基づき、デルタシグマ変調器１５４は周波数アジャイルであり得、その結果、デルタシグマ変調器の１つ以上の周波数特性は周波数制御装置１５６によって制御される。
【００３６】
デルタシグマ変調器１５４の出力は、デジタルアナログ変換器（ＤＡＣ）１５８に提供される。デジタルアナログ変換器１５８は、デルタシグマ変調器１５４からの無線周波デジタル信号を、アナログ信号へと変換する。デジタルアナログ変換器は、デバイスの周波数特性を周波数制御装置１５６において変更できるように、本発明の１つ以上の局面に従い、プログラム可能であり得る。本発明の一例示的な実施において、デルタシグマ変調器１５４の出力は１ビットの出力であり、デジタルアナログ変換器１５８は１ビットの分解能を有する。しかしながら、デルタシグマ変調器１５４の出力、およびデジタルアナログ変換器の分解能の両方が、本発明の１つ以上の局面に従って、マルチビットであり得ることは、理解される。
【００３７】
アナログ信号が、チャネル化フィルタ１６０へ提供され、そこにおいて、フィルタリングされ、それぞれの無線周波数を有する複数の個別のキャリア信号に分けられる。チャネル化フィルタ１６０は、複数の狭いパスバンドを有し得、各自のパスバンドは、アナログ信号のそれぞれの無線周波数に関連する中心周波数を有する。チャネル化フィルタ１６０は、狭いパスバンドの中心周波数、または狭いパスバンドの形状が周波数制御装置１５６によって変更できるように、チューナブルであり得る。一例示的な実施において、チャネル化フィルタ１６０は、フィルタ内にある１つ以上のマイクロメカニカル構成要素を介して電気的にチューナブルな表面弾性波フィルタである。しかしながら、任意の適切なチューナブルフィルタ、またはフィルタバンクが、本発明の１つ以上の局面に従い用いられ得ることは、理解される。
【００３８】
複数のキャリア信号は、次に、複数の増幅器１６２〜１６８に提供される。例示的な実施形態において、複数のキャリア信号のそれぞれは、異なった増幅器に提供されるが、複数セットの信号が、マルチキャリア増幅器に提供され得ることは、理解される。増幅器１６２〜１６８は提供された信号を増幅し、その増幅された信号は、それぞれの送信用のアンテナ（図示せず）へ提供される。
【００３９】
図６は、本発明の一局面に従う周波数アジャイル式デジタルシンセサイザシステムの一実施例である。システム３００は、Ｎ個の所定の信号パターン３０４、３０６、および３０８を格納するメモリ３０２を含む。ここにおいて、Ｎは１よりも大きい整数を表す。信号パターン３０４〜３０８は、所望の周波数において所定の期間に生成された、対応するアナログ信号パターンのデジタル表示として格納されても良い。代替的に、信号は、ベースバンド変調器、ＤＳＰ、または他の信号生成装置を用いて等をして、デジタル信号として生成されても良い。周波数パターン３０４〜３０８は、隣接する周波数間における固定インターバルまたは可変インターバルのように、所望周波数範囲に渡って間隔を空けられても良い。お互い関連する任意の周波数セット、またはお互い関連しない任意の周波数セットが、本発明の一局面に従い、システム３００において使用されるメモリ３０２において格納されても良いことは、理解される。
【００４０】
マルチプレクサのようなスイッチシステム３１０は、Ｎ個の周波数パターン３０４〜３０８の中から所望の物を選ぶために、メモリ３０２と提携する。周波数制御装置３１２は、Ｎ個パターンの内のどのパターンが、関連するデジタルアナログ変換器（ＤＡＣ）３１８に提供されるのかを制御するために選択信号を提供する。選択されたパターンは、Ｍビットデータストリームとして提供されても良い。ここにおいて、Ｍ≧１である。当業者は、本発明の一局面に従い、所望のキャリア周波数を選択するために利用され得る多数の種類の周波数選択メカニズムを理解および認識する。例えば、周波数制御機能は、ハードウェア、ソフトウェア、またはそれら２つの組み合わせとして実施され得る。１つの特別な実施例において、周波数選択は、メモリ３０２において行われるコンピュータが実行可能な命令であり得る。
【００４１】
ＤＡＣ３１８は、選択パターンによって規定されたように、所望の周波数を有する対応するアナログ信号へとデータストリームを変換する。ＤＡＣ３１８は、ＤＡＣ３１８に関する特性パスバンドの形状、または特性バンドの中心周波数を変更するために、周波数制御装置３１２によって制御もされ得る。システム３００が送信器回路内において実施される際、ＤＡＣ３１８は本発明の一局面に従い、直接、所望の送信周波数のアナログ信号を提供し得る。この場合、フィルタリングされた信号の送信以前に、更なる追加的なアナログアップコンバージョンは必要なく、システムは、次なる送信のために所望データと組み合わされ得る、実質的に純粋なキャリア信号を提供し得る。代替的に、システム３００は、受信器回路、または他の装置との組み合わせにて実施されても良い。この場合、それらの他の装置は、上記のようなアプリケーションのホップレートに従い、所望の周波数に乗せることが可能な実質的に純粋な信号を必要とする。
【００４２】
ＤＡＣ３１８は、チューナブルフィルタ３２０に、アナログ出力信号を提供する。チューナブルフィルタ３２０は、１つ以上の特徴的なパスバンドの周波数外の周波数を有するアナログ信号を減衰させる。チューナブルフィルタは、パスバンドの１つ以上の周波数特性が周波数制御装置３１２によって電気的に変更できるように、プログラム可能である。例えば、周波数制御装置は、フィルタの１つ以上のパスバンドの関連する中心周波数を変更し得る。例示的な実施において、チューナブルフィルタ３２０は、フィルタ内にある１つ以上のマイクロメカニカル構成要素を介して電気的にチューナブルな表面弾性波フィルタである。しかしながら、任意の適切なチューナブルフィルタ、またはフィルタバンクが、本発明の１つ以上の局面に従い用いられ得ることは、理解される。
【００４３】
フィルタリングされた信号は増幅器３２２に提供され、その増幅器は、所望のレベルにおいて出力信号を提供するために、選択された信号パターンを増幅するように動作する。例えば、増幅された信号は、ローカル発振器信号として、ミキサーを駆動するために提供され得、それによって、それらの信号は無線通信信号の送信用のキャリア周波数として、またはトランシーバのアップコンバージョンまたはダウンコンバージョン用のキャリア周波数として、動作する。
【００４４】
図７は、本発明の一局面に従う他のデジタルシンセサイザシステム３５０の一実施例である。システム３５０は、図６と共に示され、記載されたシステム３００と類似しているが、デジタルアナログ変換においてデルタシグマ変調器を利用する。システム３５０は、Ｎ個の所定の信号パターン３５４、３５６、および３５８を格納するメモリ３５２を含む。ここにおいて、Ｎ≧１である。信号パターン３５４〜３５８は、所望の周波数において所定の期間に生成された、対応するアナログ信号パターンのデジタル表示として格納されても良い。代替的に、信号は、ベースバンド変調器、ＤＳＰ、または他の信号生成装置を用いて等をして、デジタル信号として生成されても良い。周波数パターン３５４〜３５８は、隣接する周波数間における固定インターバル、または可変インターバルのように、所望周波数範囲に渡って間隔を空けられても良い。お互い関連する任意の周波数セット、またはお互い関連しない任意の周波数セットが、本発明の一局面に従い、システム３５０において使用されるメモリ３５２において格納されても良い。
【００４５】
マルチプレクサのようなスイッチシステム３６０は、Ｎ個の周波数パターン３５４〜３５８の中から所望の物を選ぶために、メモリ３５２と提携する。周波数制御装置３６２は、Ｎ個パターンの内のどのパターンが、関連するデルタシグマ変調器３６６に提供されるのかを制御するために選択信号を提供する。選択されたパターンは、Ｍビットデータストリームとして提供されても良い。ここにおいて、Ｍ≧１である。当業者は、本発明の一局面に従い、所望のキャリア周波数を選択するために利用され得る多数の種類の周波数選択メカニズムを理解および認識する。例えば、周波数制御装置３６２は、ハードウェア、ソフトウェア、またはそれら２つの組み合わせとして実施され得る。
【００４６】
デルタシグマ変調器３６６は、高ダイナミックレンジの量子化されたデータストリームを提供するために、選択された信号パターンを処理するように、プログラムされ、および／または構成される。ここにおける高ダイナミックレンジの量子化されたデータストリームは、所望のサンプルレートにおいて関連するＤＡＣ３６８を駆動するために所定数のビットを有する。出力データストリームは、より高いダイナミックレンジを提供するためにオーバーサンプリングされ得る。当業者は、本発明の一局面に従い、デジタルデルタシグマ変調を行うために利用される多様なアプローチを理解および認識する。デルタシグマ変調器３６６は、入力信号よりも速いサンプルレートではあるが、入力信号と比較して少ない１サンプリングあたりのビット数を通常有する量子化された出力信号を提供する。
【００４７】
本発明の１つ以上の局面に従い、デルタシグマ変調器３６６は、デルタシグマ変調器の１つ以上の周波数特性を変更するために、周波数制御装置３６２によって制御され得る。例えば、デルタシグマ変調器は、変調プロセスに関連する量子化ノイズをシェーピングし、高ダイナミックレンジオペレーションの、数個の狭バンドを残す傾向にある。周波数制御装置３６２は、高ダイナミックレンジ周波数バンドの幅と、中心周波数と、関連するダイナミックレンジとのうちの１つ以上を変更するために、このシェーピングプロセスを改変しても良い。この手法におけるデルタシグマ変調器を適応するプロセスは、上述の図３および４の討議においてより詳細に記載される。
【００４８】
ＤＡＣ３６８は、選択されたパターンによって規定される所望の周波数を有する、対応するアナログ信号へデルタシグマ変調されたデータストリームを変換する。ＤＡＣ３６８は、１ビットＤＡＣまたはマルチビットＤＡＣであり得る。データストリームを変換するための１ビットＤＡＣ、または低マルチビットＤＡＣは、ＧＨｚまたはＭＨｚ以上の範囲にあり得る所望の周波数のアナログ出力を提供することを促進し得る。例えば、ＤＡＣ３６８、デルタシグマ変調器３６６、およびスイッチシステムは、ＳｉＧｅ、ＩｎＰ、または他の高速集積回路技術より構成され得る。デルタシグマ変調器３６６は、利用されているＤＡＣ３６８に従い、適切なビット数を有するデータストリームを提供するように構成される。
【００４９】
ＤＡＣ３６８は、所望の周波数を有するアナログ出力信号をチューナブルフィルタ３７０に提供する。例示的な実施形態において、ＤＡＣ３６８は、ＤＡＣ３６８の関連するクロックレートが、周波数デルタシグマ変調器の変化するサンプルレートにマッチし得るように、周波数制御装置３６２によって、所望の周波数にて動作するように構成され得る。システム３５０がトランスミッタ回路内において実施される際、ＤＡＣ３６８は本発明の一局面に従い、直接、所望の送信周波数のアナログ信号を提供し得る。この場合、フィルタリングされた信号の送信以前に、更なる追加的なアナログアップコンバージョンは必要なく、システムは、次なる送信のために所望データと組み合わされ得る、実質的に純粋なキャリア信号を提供し得る、代替的に、システム３５０は、レシーバ回路、または他の装置との組み合わせにて実施されても良い。この場合、それらの他の装置は、上記のようなアプリケーションのホップレートに従い、所望の周波数に乗せることが可能な実質的に純粋な信号を必要とする。
【００５０】
チューナブルフィルタ３７０は、１つ以上のパスバンドの周波数外の周波数を有するアナログ信号を減衰させる。チューナブルフィルタは、パスバンドの１つ以上の周波数特性が周波数制御装置３６２によって電気的に変更できるように、プログラム可能である。例えば、周波数制御装置は、フィルタの１つ以上のパスバンドの関連する中心周波数を変更し得る。例示的な実施において、チューナブルフィルタ３７０は、フィルタ内にある１つ以上のマイクロメカニカル構成要素を介して電気的にチューナブルな表面弾性波フィルタである。しかしながら、任意の適切なチューナブルフィルタ、またはフィルタバンクが、本発明の１つ以上の局面に従い用いられ得ることは、理解される。
【００５１】
フィルタリングされた出力信号は増幅器３７２に送られ、その増幅器は、所望のレベルにおいて出力信号３７４を提供するために、選択された信号パターンを増幅するように動作する。例えば、増幅された信号は、ローカル発振器信号として、ミキサーを駆動するために提供され得、それによって、それらの信号は無線通信信号の送信用のキャリア周波数として、またはトランシーバのアップコンバージョンまたはダウンコンバージョン用のキャリア周波数として、動作する。
【００５２】
上記され、示された実施例において、本発明に従う方法は、図８のフロー図の参照と共により理解されるであろう。説明を単純化するために、それらの方法が一連するものとして行われたかのように示され、記載したが、本発明に従い一部の局面が、異なった順序にて起こり得、および／または本明細書中において示され、記載されると同時に起こり得るように、示された順序によって本発明が限定されないことは、理解される。さらに、示され、または記載された全ての特徴が、本発明に従う方法を実施するために必要というわけではなくてもよい。追加的に、このような方法は、ハードウェア（例えば、１つ以上の集積回路）、（例えば、ＤＳＰまたはＡＳＩＣ上において作動する）ソフトウェア、または、ハードウェアとソフトウェアの組み合わせにおいて実施され得る。
【００５３】
図８は、本発明の１つ以上の局面に従い、エキサイタの周波数特性を変えるための方法４００を示す。方法は、システムが周波数制御装置への入力を待機する４０２において開始する。この入力は、例えば、ユーザからの構成データ、または、エキサイタの信号処理構成要素（図示せず）アップストリームによって生成された自動構成メッセージを含む、任意の多数のソースに起因し得る。入力が受信される場合、システムは、エキサイタに関連するデジタルアナログ変換器（ＤＡＣ）アセンブリの中心周波数を変更することが必要か否かを、４０４において決定する。必要である場合、ＤＡＣ変換器アセンブリ内にあるデルタシグマ変調器に関するクロックレートは、ＤＡＣアセンブリに関連する１つ以上の高ダイナミックノイズ領域の所望の中心周波数を生成するために、４０６において変更される。４０８において、ＤＡＣアセンブリ内にあるデジタルアナログ変換器構成要素に関連するクロックレートは、デルタシグマ変調器のクロックレートにマッチするように変更される。方法は、４１０へ進む。
【００５４】
中心周波数に対する変更が必要でない場合、方法はステップ４１０へ直接進む。４１０において、システムは、ＤＡＣアセンブリに関連する１つ以上の高ダイナミックレンジ領域の形を変更することが必要か否かを、決定する。例えば、それらの領域の幅、および実効ダイナミックレンジは変更されても良い。変更される場合、方法は４１２へ進み、そこにおいて、デルタシグマ変調器にある１つ以上のフィードバックレジスタが所望の形を生成するために変更される。そして、方法は、４１４へ進む。高ダイナミックレンジ領域の形を変更する必要がない場合、方法は直接４１４へ進む。
【００５５】
４１４において、エキサイタ上にあるアナログフィルタは、フィルタ上の１つ以上のパスバンドがＤＡＣアセンブリの所望の高ダイナミックレンジ領域と重なるように構成される。これは、フィルタパスバンドの実効幅の変更、およびフィルタパスバンドの中心周波数の変更を含み得る。４１６において、エキサイタのチューナブルチャネルライザは、ＤＡＣアセンブリの所望の高ダイナミックレンジとマッチするように構成される。一度、フィルタおよびチャネライザパスバンドが構成されると、方法は、周波数制御におけるさらなる構成入力を待機するために４０２へ戻る。
【００５６】
上記されたものは、本発明の例示的な実施を含む。もちろん、本発明の説明目的のために全ての考えられる構成要素の組み合わせ、方法を記載することは可能ではないが、当業者は、本発明の多様なさらなる組み合わせ、および置換が可能であることを理解する。従って、本発明は、添付の特許請求の範囲の精神および範囲内にあるような全ての変更、修正、および変化を含むように意図される。
【図面の簡単な説明】
【００５７】
【図１】図１は、本発明の一局面に基づき、チューナブルエキサイタを備える送信器システムの機能ブロック図を示す。
【図２】図２は、本発明の一局面に基づいて実施される、周波数アジャイル・デルタシグマＤＡＣの、出力がアナログ出力に対する周波数の関数としてプロットされた、アナログ出力信号のグラフ３０である。
【図３】図３は、本発明の一局面に基づき、チューナブルエキサイタの例示の実施形態の機能ブロック図を示す。
【図４】図４は、本発明の別の局面に基づき、エキサイタの例示の実施形態の機能ブロック図を示す。
【図５】図５は、本発明の１つ以上の局面に基づき、マルチキャリアエキサイタを示す。
【図６】図６は、本発明の一局面に基づき、例示の周波数アジャイルデジタルシンセサイザシステムを示す。
【図７】図７は、本発明の別の局面に基づき、別の例示の周波数アジャイルデジタルシンセサイザシステムを示す。
【図８】図８は、本発明の１つ以上の局面に基づき、エキサイタの周波数特性を変動させるための方法論を示す。
【図１】
2007509581.tif 000003
【図２】
2007509581.tif 000004
【図３】
2007509581.tif 000005
【図４】
2007509581.tif 000006
【図５】
2007509581.tif 000007
【図６】
2007509581.tif 000008
【図７】
2007509581.tif 000009
【図８】
2007509581.tif 000010
【手続補正書】
【提出日】平成18年4月19日(2006.4.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
周波数アジャイル・エキサイタのアセンブリであって、
関連した周波数特性を有し、デジタル出力信号を生成するデルタシグマ変調器と、
該デジタル出力信号をアナログ信号に変換するデジタルアナログ変換器と、
該デルタシグマ変調器および該デジタルアナログ変換器にクロック信号を提供するクロック回路と、
該クロック回路と、該デルタシグマ変調器と、該デジタルアナログ変換器とのうちの少なくとも１つを制御することによって、該デルタシグマ変調器の該周波数特性を変化させる、周波数制御装置と
を備える、アセンブリ。
【請求項２】
前記周波数制御装置が、前記クロック回路を制御することによって、前記デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれの中心周波数を変化させる、請求項１に記載のアセンブリ。
【請求項３】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれの幅を変更するように動作する、請求項２に記載のアセンブリ。
【請求項４】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれのダイナミックレンジを変更するように動作する、請求項２に記載のアセンブリ。
【請求項５】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれの幅を変更するように動作する、請求項１に記載のアセンブリ。
【請求項６】
前記デルタシグマ変調器が少なくとも１つのフィードバックレジスタを備え、前記周波数制御装置が、該少なくとも１つのフィードバックレジスタに関連した少なくとも１つのスカラー値を変化させることによって、該デルタシグマ変調器に関連した少なくとも１つの高ダイナミックレンジ領域のそれぞれのダイナミックレンジを変更するように動作する、請求項１に記載のアセンブリ。
【請求項７】
中心周波数を有する少なくとも１つのパスバンドを有するチューナブルフィルタをさらに備え、前記周波数制御装置が該少なくとも１つのパスバンドの該中心周波数を変化させるように動作する、請求項１に記載のアセンブリ。
【請求項８】
前記チューナブルフィルタが、該フィルタに関連した前記少なくとも１つのパスバンドの前記中心周波数を変更するように電気的に構成され得る少なくとも１つのマイクロメカニカル構造を備える、請求項７に記載のアセンブリ。
【請求項９】
前記アナログ信号が、それぞれに関連した周波数を有する複数のアナログ信号を含み、前記アセンブリが、該複数のアナログ信号を分離しフィルタリングするチャネル化フィルタをさらに備える、請求項１に記載のアセンブリ。
【請求項１０】
前記チャネル化フィルタが表面弾性波フィルタを備え、該表面弾性波フィルタは該フィルタに関連した前記複数のパスバンドの前記中心周波数を変化させるように電気的に構成され得る少なくとも１つのマイクロメカニカル構造を備える、請求項９に記載のアセンブリ。
【国際調査報告】
2007509581.tif 000011
2007509581.tif 000012