(57)【要約】  フィンガを持つレーク受信器を有する移動端末、基地局及びネットワークノードのような端末は、シンボルを逆拡散するために比較的多くの計算が実行されることを要する。前記フィンガ内の乗算器、積分器及びダンパをアダマール変換器（６２）で置き換えることにより、直交チャネル符号を持つ幾つかのシンボルのチップは、同時に逆拡散されることができ、前記端末及び前記レーク受信器は、より効率的になる。フィンガ（３４）の逆拡散セクション（６０）は、アダマール変換器（６２）とダウンサンプラ（７１−７３）を有するシリアル−パラレル変換器（６１）とを有する。前記端末は、ユニバーサル移動通信システム（ＵＭＴＳ）における高速ダウンリンクパケットアクセス端末（ＨＳＤＰＡ）であり、使用される逆チャネル符号の数は、使用される逆拡散係数の少なくとも１０％である。例えば、使用される逆拡散係数は１６に等しく、使用される逆チャネル符号の最大の可能な数は、前記端末の性能クラスに依存して５、１０又は１５に等しい。
2007513561.tif 000002
【特許請求の範囲】
【請求項１】
フィンガを持つレーク受信器を有する端末において、前記フィンガがアダマール変換器を有する端末。
【請求項２】
前記フィンガが、デスクランブルセクション及び逆拡散セクションを有し、前記逆拡散セクションが前記アダマール変換器を有する、請求項１に記載の端末。
【請求項３】
前記デスクランブルセクションが、フィンガ入力信号をデスクランブルするために前記フィンガ入力信号に複素共役スクランブル符号を乗算する乗算器を有し、前記逆拡散セクションが、デスクランブルされた信号をシリアル−パラレル変換するシリアル−パラレル変換器を更に有し、前記シリアル−パラレル変換器が、前記アダマール変換器の入力部に結合されたダウンサンプラを有し、チャネルごとに逆拡散されたシンボルを生成するセレクタを有し、前記セレクタが前記アダマール変換器の出力部に結合される、請求項２に記載の端末。
【請求項４】
前記レーク受信器が、
他のフィンガと、
周波数変換された信号を遅延し、前記フィンガ宛のフィンガ信号及び前記他のフィンガ宛の他のフィンガ信号を生成する遅延セクションと、
前記周波数変換された信号を受信し、これに応答して前記遅延セクションを制御する同期セクションと、
を更に有する、請求項３に記載の端末。
【請求項５】
前記端末が、ユニバーサル移動通信システムにおける高速ダウンリンクパケットアクセス端末であり、使用される逆チャネル符号の数が、使用される逆拡散係数の少なくとも１０パーセントである、請求項１に記載の端末。
【請求項６】
前記使用される逆拡散係数が１６に等しく、使用される逆チャネル符号の最大の可能な数が５、１０又は１５に等しい、請求項５に記載の端末。
【請求項７】
フィンガを有し、端末において使用されるレーク受信器において、前記フィンガがアダマール変換器を有するレーク受信器。
【請求項８】
レーク受信器において使用されるフィンガにおいて、アダマール変換器を有するフィンガ。
【請求項９】
デスクランブルされた信号を逆拡散する方法において、アダマール変換するステップを有する方法。
【請求項１０】
デスクランブルされた信号を逆拡散するプロセッサプログラムにおいて、アダマール変換するファンクションを有するプロセッサプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィンガを持つレーク受信器を有する端末と、フィンガを有し、端末において使用されるレーク受信器と、レーク受信器において使用されるフィンガと、デスクランブルされた（descrambled）信号を逆拡散（despreading）する方法と、デスクランブルされた信号を逆拡散するプロセッサプログラムプロダクトとに関する。
【０００２】
このような端末の例は、ユニバーサル移動通信システム（ＵＭＴＳ）における移動端末、基地局及びネットワークノードである。
【背景技術】
【０００３】
従来技術の端末は、国際出願公報ＷＯ０２／０１７４７から既知であり、これは、第２頁第４−８行においてフィンガを持つレーク受信器を持つ移動無線装置を開示している。
【０００４】
レーク受信器は、送信された信号のマルチパス成分をフィンガ（又はレークアーム）に個別に処理させ、次いでこれらのエネルギを結合することにより、例えば送信された信号が受信前に障害物を介して反射される場合に存在するマルチパス伝播を利用する。これに対して、特に、前記フィンガ（又はレークアーム）は、マルチパス成分を追跡し、逆拡散する。このようなレーク受信器は、例えば符号分割多重アクセス通信システム（ＣＤＭＡ）又は広帯域符号分割多重アクセス通信システム（ＷＣＤＭＡ）で使用される。
【０００５】
各シンボルが例えば１６のチップを有し、複素数値乗算が４つの実数値乗算及び２つの実数値加算を有することを用いて、フィンガごとに、１つのシンボルをデスクランブルするために、６４の実数値乗算及び３２の実数値加算に等しい１６の複素数値乗算が行われる必要があり、前記シンボルの実部及び虚部を逆拡散するために、３２の実数値乗算が逆チャネル符号（de-channelization code）ごとに行われる必要があり、積分及びダンピング（dumping）のために、３０の実数値加算に等しい１５の複素数値加算が行われる必要がある。したがって、５つのチャネルが使用される（５つの逆チャネル符号が使用される）場合、６４＋５×３２＝２２４の実数乗算及び３２＋５×３０＝１８２の実数加算が実行される必要があり、１０のチャネルが使用される（１０の逆チャネル符号が使用される）場合、６４＋１０×３２＝３８４の実数乗算及び３２＋１０×３０＝３３２の実数加算が実行される必要があり、１５のチャネルが使用される（１５の逆チャネル符号が使用される）場合、６４＋１５×３２＝５４４の実数乗算及び３２＋１５×３０＝４８２の実数加算が（シンボルごとに）実行される必要がある。
【０００６】
既知の端末は、とりわけ、シンボルを逆拡散するために比較的多くの計算が実行されることを必要とするため不利である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、とりわけ、シンボルを逆拡散するために比較的少数の計算が実行されることを必要とする端末を提供することである。
【０００８】
本発明の他の目的は、とりわけ、シンボルを逆拡散するために比較的少数の計算が実行されることを必要とするレーク受信器、フィンガ、方法及びプロセッサプログラムプロダクトを提供することである。
【課題を解決するための手段】
【０００９】
本発明による端末は、フィンガを持つレーク受信器を有し、前記フィンガはアダマール変換器（Hadamard transformer）を有する。
【００１０】
例えば高速アダマール変換器即ちＦＨＴのようなアダマール変換器を前記フィンガに導入することにより、直交チャネル符号（channelization code）を持つ幾つかのシンボルのチップは、同時に逆拡散されることができる。アダマール変換器により変換されるのに適した構造を持ついわゆるウォルシュ符号（Walsh code）である拡散符号又は逆チャネル符号により、シンボルの逆拡散はより効率的に行われることができる。シンボルをデスクランブルするために、本発明による端末は、依然として６４の実数値乗算及び３２の実数値加算を必要とする。しかしながら逆拡散に対して、拡散係数が１６に等しい場合、長さ１６のアダマール変換器は、使用される逆チャネル符号の数に関わらず、１２８の実数値加算に等しい６４の複素数値加算のみを必要とする。したがって、要約すると、本発明による端末は、乗算に関してより効率的であり、５以上の逆チャネル符号が使用される場合の加算に関してより効率的であり、３以上の逆チャネル符号が使用される場合の全体的な演算においてより効率的である。
【００１１】
国際特許出願公報ＷＯ０２／０１７４７が第２頁においてレーク受信器の同期セクションにおけるアダマール変換器の使用を更に開示していることに注意すべきである。この同期セクションは、チャネルを検索し、他の端末を識別するが、シンボルの逆拡散に関係していない。フィンガは、シンボルをデスクランブル及び逆拡散するが、チャネルの検索及び他の端末の識別に関係しない。
【００１２】
本発明による前記端末の一実施例は、前記フィンガがデスクランブルセクション及び逆拡散セクションを有し、前記逆拡散セクションがアダマール変換器を有することにより規定される。上述されたように、前記逆チャネル符号又は拡散符号は、（この段階では）アダマール変換器により変換されるのに適していないスクランブル符号とは逆に、アダマール変換器により変換されるのに適した構造を持ついわゆるウォルシュ符号である。
【００１３】
本発明による前記端末の一実施例は、前記デスクランブルセクションが、フィンガ入力信号をデスクランブルするために前記フィンガ入力信号に複素共役スクランブル符号を乗算する乗算器を有し、前記逆拡散セクションが、デスクランブルされた信号をシリアル−パラレル変換するシリアル−パラレル変換器を更に有し、前記シリアル−パラレル変換器が、前記アダマール変換器の入力部に結合されたダウンサンプラを有し、且つチャネルごとに逆拡散されたシンボルを生成するセレクタを有し、前記セレクタが、前記アダマール変換器の出力部に結合されることにより規定される。前記シリアル−パラレル変換器及び前記ダウンサンプラは、前記デスクランブルされた信号を減少されたサンプリングレートでパラレル信号に変換し、前記アダマール変換器は、これらの信号をアダマールマトリクス演算により変換されたパラレル信号に変換し、前記変換されたパラレル信号は前記セレクタに供給される。
【００１４】
各乗算器、シリアル−パラレル変換器、ダウンサンプラ、アダマール変換器及びセレクタは、単独のハードウェアユニット、より大きなハードウェアユニットの一部、ソフトウェアモジュール又はより大きなソフトウェアモジュールの一部であってもよい。したがって、入力部（出力部）は、ハードウェア入力部（出力部）又はソフトウェア入力部（出力部）であってもよい。
【００１５】
本発明による前記端末の一実施例は、前記レーク受信器が、
他のフィンガと、
周波数変換された信号を遅延し、前記フィンガ宛のフィンガ信号及び前記他のフィンガ宛の他のフィンガ信号を生成する遅延セクションと、
前記周波数変換された信号を受信し、これに応答して前記遅延セクションを制御する同期セクションと、
を更に有することにより規定される。
【００１６】
通常は、１つの端末は例えば３又は５のフィンガを有する。好ましくは、各フィンガは同様な構成を持ち、夫々が前記アダマール変換器に基づく。
【００１７】
本発明による前記端末の一実施例は、前記端末がユニバーサル移動通信システムにおける高速ダウンリンクパケットアクセス端末であり、使用される逆チャネル符号の数が、使用される逆拡散係数の少なくとも１０％であることにより規定される。本発明による前記端末の効率は、前記逆拡散係数に関して使用される逆チャネル符号の数の増加する割合だけ増加する。基本的な状況において、例えば２５６の逆拡散係数を考慮して例えば３つの逆チャネル符号が使用される場合、換言すると、使用される逆チャネル符号の数が前記使用される逆拡散係数の約１パーセントである場合、前記アダマール変換器が依然として使用されることができるが、この場合、実質的には効率を増加しない。
【００１８】
本発明による前記端末の一実施例は、前記使用される逆拡散係数が１６に等しく、使用される逆チャネル符号の最大の可能な数が５、１０又は１５に等しいことにより規定される。この高速ダウンリンクパケットアクセス端末は、近い将来、普及すると予測される。符号の最大の可能な数は、前記端末の性能クラスに応じて、５、１０又は１５である。
【００１９】
フィンガを有し、端末において使用される本発明によるレーク受信器は、前記フィンガがアダマール変換器を有することにより規定される。
【００２０】
レーク受信器において使用される本発明によるフィンガは、前記フィンガがアダマール変換器を有することにより規定される。
【００２１】
デスクランブルされた信号を逆拡散する本発明による方法は、アダマール変換するステップを有する。
【００２２】
デスクランブルされた信号を逆拡散するプロセッサプログラムプロダクトは、アダマール変換するファンクションを有する。
【００２３】
本発明による前記レーク受信器、本発明による前記フィンガ、本発明による前記方法及び本発明による前記プロセッサプログラムプロダクトの実施例は、本発明による前記端末の実施例に対応する。
【００２４】
本発明は、とりわけ、既知の端末がシンボルを逆拡散するのに比較的多くの計算が実行されることを必要とするという洞察に基づき、とりわけ、アダマール変換器、逆チャネル符号又は拡散符号をいわゆるウォルシュ符号の形式に変換するのに適しているという基本的アイデアに基づく。
【００２５】
本発明は、とりわけ、シンボルを逆拡散するのに比較的少数の計算が実行されることを必要とする端末を提供する問題を解決し、とりわけ、本発明による前記端末が、乗算に関してより効率的であり、５以上の逆チャネル符号が使用される場合に加算に関してより効率的であり、３以上の逆チャネル符号が使用される場合に全体の演算においてより効率的である点で有利である。
【００２６】
本発明のこれら及び他の態様は、以下に記載される実施例を参照して説明され、明らかになる。
【発明を実施するための最良の形態】
【００２７】
例えばユニバーサル移動通信システム（ＵＭＴＳ）等における移動端末、基地局又はネットワークノードのような図１に示される本発明による端末１は、無線段２と、レーク受信器３と、出力段４とを有する。無線段２は、無線周波数信号を受信するアンテナを有する。前記アンテナは、周波数変換された信号を生成するためにミキサ２１の第１の入力部に結合される。これに対して、ミキサ２１の第２の入力部は、振動信号を受信するためにオシレータ２２に結合される。レーク受信器３は、前記周波数変換された信号を受信する同期セクション３１と、前記周波数変換された信号を受信する遅延セクション３２とを有し、遅延セクション３２は同期セクション３１により制御される。レーク受信器３は、本発明によるフィンガ３３ないし３５を更に有し、フィンガ３３ないし３５の入力部は遅延セクション３２の出力部に結合される。前記フィンガの出力部は、結合器３６の入力部に結合され、結合器３６の出力部は出力段４の入力部に結合される。この出力段４は、例えば、全て図示されていない処理ユニット及び／又はマン・マシン・インターフェースを有する。
【００２８】
図１に示される本発明による端末１の機能は、本発明による１つ以上のフィンガの構成及び機能を除き、当業者にとって共通の一般的な知識である。本発明によるこのようなフィンガは、図２に示される。
【００２９】
図２に示される本発明によるフィンガ３４は、デスクランブルセクション５０及び逆拡散セクション６０を有する。デスクランブルセクション５０は、遅延セクション３２の出力部から生じるフィンガ入力信号をデスクランブルするために複素共役スクランブル符号と前記フィンガ入力信号を乗算する乗算器５２を有する。この複素共役スクランブル符号は、生成器５１から生じる。逆拡散セクション６０は、乗算器５２の出力部から生じるデスクランブルされた信号をシリアル−パラレル変換するシリアル−パラレル変換器６１を有する。このシリアル−パラレル変換器６１は、ダウンサンプラ７１ないし７３を有する。最下位ダウンサンプラ７３の入力部は、シリアル−パラレル変換されたデスクランブルされた信号を受信し、前記最下位ダウンサンプラ以外のダウンサンプラの入力部は、この信号を１サイクルだけ遅延する遅延ブロックを介して受信し、最上位ダウンサンプラ以外のダウンサンプラ７２の入力部は、夫々１サイクルだけ遅延する遅延ブロック８２及び全ての下位の遅延ブロックを介してこの信号を受信し、最上位ダウンサンプラ７１の入力部は、夫々１サイクルだけ遅延する遅延ブロック８１及び遅延ブロック８２並びに全ての下位の遅延ブロックを介してこの信号を受信する。ダウンサンプラ７１ないし７３の出力部は、アダマール変換器６２の入力部に結合される。出力部においてチャネルごとに逆拡散されたシンボルを生成するセレクタ６３は、アダマール変換器６２の出力部に結合された入力部を有する。シリアル−パラレル変換器６１及びダウンサンプラ７１ないし７３は、前記デスクランブルされた信号を減少されたサンプリングレートでパラレル信号に変換し、アダマール変換器６２は、これらの信号をアダマールマトリクス演算により変換されたパラレル信号に変換し、前記変換されたパラレル信号はセレクタ６３に供給される。
【００３０】
アダマール変換器６２は、例えば、高速アダマール変換器を有する。通常は、レーク受信器３は、３つ又は５つのフィンガ３３ないし３５を有し、第１のフィンガ３３は、遅延セクション３２の第１の出力部から第１のフィンガ信号を受信し、第２のフィンガ３４は、遅延セクション３２の第２の出力部から第２のフィンガ信号を受信し、第３のフィンガ３５は、遅延セクション３２の第３の出力部から第３のフィンガ信号を受信し、以下同様である。遅延セクション３２において、幾つかのシリアル遅延ユニットが見いだされることができ、例えば第１の遅延ユニットの第１の入力部が遅延セクション３２の第１の出力部を形成し、前記第１の遅延ユニットの第１の出力部が遅延セクション３２の第２の出力部を形成し、第２の遅延ユニットの第１の出力部が遅延セクション３２の第３の出力部を形成し、以下同様である。これにより、同期セクション３１は、各遅延ユニットの遅延及び／又はオフセット遅延及び／又は遅延ユニットの追加／除去等を制御する。好ましくは、各フィンガ３３ないし３５は、同じ構成を持つ。
【００３１】
シリアル−パラレル変換器６１に入る信号は、デスクランブル後の後続のチップのストリーム、即ち拡散／キャナライズされたシンボルのストリームである。２つの符号が、４に等しい拡散係数を持ち、符号１＝１，１，１，１及び符号２＝１，−１，１，−１を持ち、シンボルs1n（ｎ＝０，１，２）及びs2n（ｎ＝０，１，２）を持ち、このフィンガにおける伝播チャネル歪がgn（ｎ＝０，１，２）である（シンボル内で大きくは変更しない）場合、以下のような１２の後続のチップが存在する。
g0*(s10＋s20), g0*(s10−s20), g0*(s10＋s20), g0*(s10−s20), g1*(s11＋s21), g1*(s11−s21), g1*(s11＋s21), g1*(s11−s21), g2*(s12＋s22), g2*(s12−s22), g2*(s12＋s22), g2*(s12−s22)。
【００３２】
アダマール変換器６２は、ブロック変換であり、即ち同じ長さのベクトルへのシンボルの１６の後続のチップのグループ分けが、アダマール変換を行うことができるようにするために必要とされる。
【００３３】
ダウンサンプラ７１ないし７３を離れる信号は、以下のように構成されることができ、これにより３つのダウンサンプラ７１ないし７３及び２つの遅延ブロック８１及び８２のみが存在することを提案する。例えば、..., v-1, v0, v1, v2, v3, v4, v5, v6, ...のようなデータストリームが、ダウンサンプラ７３に供給され、遅延ブロック８２を介してダウンサンプラ７２に供給され、遅延ブロック８２及び８１を介してダウンサンプラ７１に供給される。結果として、ダウンサンプラ７３は遅延されていない信号を受信し、ダウンサンプラ７２は１サイクルだけ遅延された信号を受信し、ダウンサンプラ７１は２サイクルだけ遅延された信号を受信する。
−遅延されていない信号（ダウンサンプラ７３）：  v0, v1, v2, v3, v4, v5, v6
−１だけ遅延された信号（ダウンサンプラ７２）：  v-1, v0, v1, v2, v3, v4, v5
−２だけ遅延された信号（ダウンサンプラ７１）：  v-2, v-1, v0, v1, v2, v3, v4
【００３４】
これらの３つの信号の３によるダウンサンプリングは、
−ダウンサンプラ７１：  ..., v-2, v1, v4, ...
−ダウンサンプラ７２：  ..., v-1, v2, v5, ...
−ダウンサンプラ７３：  ..., v0, v3, v6, ...
を供給する。
【００３５】
これは、シリアル−パラレル変換の３つの後続の入力サンプルからなる、各サイクルにおいて長さ３のベクトル（例えば与えられた例においてはv＝[v1, v2, v3]）を供給する。
【００３６】
アダマール変換器６２の入力信号は、上で言及されたシリアル−パラレル変換器６１に入る信号による入力信号の後続のサンプルのベクトルである。４に等しい拡散係数に対して、前記入力信号は、例えば以下のベクトルである。
v0＝[g0*(s10＋s20), g0*(s10−s20), g0*(s10＋s20), g0*(s10−s20)]
v1＝[g1*(s11＋s21), g1*(s11−s21), g1*(s11＋s21), g1*(s11−s21)]
v2＝[g2*(s12＋s22), g2*(s12−s22), g2*(s12＋s22), g2*(s12−s22)]
【００３７】
アダマール変換器６２の出力信号は、（チャネル歪係数gnを依然として含む）逆拡散されたシンボルのベクトルである。この場合、
V0＝[s10*g0, s20*g0, 0, 0]、
V1＝[s11*g1, s21*g1, 0, 0]、
V2＝[s12*g2, s22*g2, 0, 0]、
であり、両方のゼロは、２つの残りの符号が使用されないことにより毎回存在する。与えられた例において、長さ４のアダマールマトリクスは、以下のように見える。
1      1       1       1
1     -1       1      -1
1      1      -1      -1
1     -1      -1       1
【００３８】
このマトリクスのライン／列は、チャネル符号であり、例えば使用される２つの符号は、例えば第１及び第２の列である。
【００３９】
上の例から明らかになるように、前記符号のサブセットのみ（前記例において４つのうち２つ）が使用されることができる。この場合、アダマール変換器６２の他の出力信号は、全く意味を持たず、即ち捨てられることができる。セレクタ６３のタスクは、まさにこれを行う、即ちこの場合に４つの出力信号うち２つを選ぶことである。使用される符号（＝マトリクスの列）の数は、例えば他の端末と共に先に取り決められるので、予め知られている。
【００４０】
端末１は、ユニバーサル移動通信システム（ＵＭＴＳ）における高速ダウンリンクパケットアクセス端末（ＨＳＤＰＡ）であってもよく、使用される逆チャネル符号の数は、使用される逆拡散係数の少なくとも１０％である。本発明による端末１の効率は、前記逆拡散係数に関して使用される逆チャネル符号の数の増加する割合だけ増加する。基本的な状況において、例えば２５６の逆拡散係数を考慮して例えば３つの逆チャネル符号が使用される場合、換言すると、使用される逆チャネル符号の数が使用される逆拡散係数の約１パーセントである場合、アダマール変換器６２は依然として使用されることができるが、この場合、実質的には効率を増加しない。好ましくは、使用される逆拡散係数は、前記端末の性能クラスに依存して５、１０又は１５に等しい。この高速ダウンリンクパケットアクセス端末１は、近い将来に普及すると予測される。
【００４１】
各乗算器５２、生成器５１、シリアル−パラレル変換器６１、ダウンサンプラ７１ないし７３、アダマール変換器６２及びセレクタ６３は、単独のハードウェアユニット、より大きなハードウェアユニットの一部、ソフトウェアモジュール又はより大きなソフトウェアモジュールの一部であってもよい。したがって、入力部（出力部）は、ハードウェア入力部（出力部）又はソフトウェア入力部（出力部）であってもよい。他のユニット（の一部）及び他のモジュール（の一部）は、本発明の範囲から外れることなく存在することができる。
【００４２】
上述の実施例は本発明を限定するのではなく説明し、当業者が添付の請求項の範囲から外れることなく多くの代替実施例を設計することができることに注意すべきである。請求項において、括弧間に配置された参照符号は、前記請求項を限定するように解釈されるべきでない。動詞“有する”及びその活用形の使用は、請求項に記載された要素又はステップ以外の要素又はステップの存在を除外しない。要素に先行する冠詞“１つの”は、複数のこのような要素の存在を除外しない。本発明は、幾つかの別個の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実施されることができる。特定の方策が互いに異なる従属請求項に記載されるという単なる事実は、これらの方策の組み合わせが有利に使用されることができないことを示さない。
【図面の簡単な説明】
【００４３】
【図１】本発明によるレーク受信器を有する本発明による端末をブロック図形式で示す。
【図２】アダマール変換器を有する本発明によるフィンガをブロック図形式で示す。
【図１】
2007513561.tif 000003
【図２】
2007513561.tif 000004
【国際調査報告】
2007513561.tif 000005
2007513561.tif 000006