(57)【要約】本発明の１つの実施の形態は、シールされたマイクロデバイスパッケージの内部における真空レベルを一定に維持するためのゲッタを含んだマイクロデバイスパッケージに関する。複数のマイクロデバイスパッケージを含んだ積層ウエファアセンブリが、下側カバーウエファと中心のウエファとの位置を合わせた形で形成される。下側カバーウエファは、１つ以上のゲッタを収容するために１つ以上のボンドパッドを有する。中心のウエファは１つ以上の経路を、前記１つ以上のボンドパッドにほぼ位置を合わせられ、これに対応する形で有している。１つ以上のゲッタが、その１つ以上の経路に挿入される。積層ウエファアセンブリは、上側カバーウエファを下側カバーウエファに対向する形で位置合わせし、その間に中心のウエファを挟むことで完成する。ウエファの位置合わせをするステップと、ゲッタを活性化するステップと、そしてマイクロデバイスパッケージをシールするステップとを所定の順序で行うことにより、マイクロデバイスパッケージの内部における真空レベルは一定に維持される。
2007528605.tif 000002
【特許請求の範囲】
【請求項１】
真空パッケージの加工方法であって、
下側カバーウエファを中心のウエファの下に配列するステップであって、下側カバーウエファは１つ以上のゲッタを収容するための１つ以上のボンドパッドを有し、中心のウエファは１つ以上の経路を、前記１つ以上のボンドパッドに対応し、実質的に位置が合わされた形で有している、というステップと、
１つ以上のゲッタを１つ以上の経路に挿入するステップと、
上側カバーウエファを下側カバーウエファに向かい合う形に配して中心のウエファを間に挟み、下側カバーウエファと中心のウエファと上側カバーウエファとでウエファ積層アセンブリを形成するステップと、
ウエファ積層アセンブリを真空状態の中で加熱し、１つ以上のボンドパッドでの半田リフローに充分な温度にするステップと、
ウエファ積層アセンブリを冷却して、半田を凝固させると共に１つ以上のゲッタをそれが対応するボンドパッドに固着させるステップと、
ゲッタを、半田リフロー温度よりも低い活性化温度にまで加熱するステップと、そして、
下側カバーウエファと中心のウエファと下側カバーウエファとを真空状態の中で接合して、接合面同士の間に接合部を形成するステップと、
を有することを特徴とする方法。
【請求項２】
下側カバーウエファと中心のウエファとの位置を合わせた後に、１つ以上のゲッタを１つ以上の経路の中に挿入するステップを更に有すること、
を特徴とする請求項１に記載の方法。
【請求項３】
１つ以上のゲッタを１つ以上の経路の中に挿入した後に、下側カバーウエファと上側カバーウエファとの位置を合わせるステップを更に有すること、
を特徴とする請求項１に記載の方法。
【請求項４】
下側カバーウエファを中心のウエファに接合した後、１つ以上のゲッタを１つ以上の経路の中に挿入するステップを更に有すること、
を特徴とする請求項１に記載の方法。
【請求項５】
ウエファ積層アセンブリを、接合およびゲッタ活性化のために、真空チャンバ内に配置するステップを更に有すること、
を特徴とする請求項１に記載の方法。
【請求項６】
真空チャンバから空気および汚染物をパージした後、ウエファ積層アセンブリを真空内で、１つ以上のボンドパッド上での半田リフローに充分な温度にまで加熱するステップを更に有すること、
を特徴とする請求項５に記載の方法。
【請求項７】
真空チャンバから空気および汚染物をパージした後、半田リフロー温度よりも低い活性化温度にまでゲッタを加熱するステップを更に有すること、
を特徴とする請求項５に記載の方法。
【請求項８】
ノンゲッタブル（non-gettable）ガスを真空チャンバ内に入れた後に、半田リフロー温度よりも低い活性化温度にまでゲッタを加熱するステップを更に有すること、
を特徴とする請求項５に記載の方法。
【請求項９】
ゲッタを半田リフロー温度よりも低い活性化温度にまで加熱した後に、真空チャンバをポンピングして所望の真空レベルを実現するステップを更に有すること、
を特徴とする請求項５に記載の方法。
【請求項１０】
半田リフロー温度よりも低い活性化温度にまでゲッタを加熱した後に、ウエファ積層アセンブリを冷却するステップを更に有すること、
を特徴とする請求項１に記載の方法。
【請求項１１】
ウエファ積層アセンブリを所望のアニール温度にアニールして、接合面同士の間に共有結合を完全に形成するステップを更に有すること、
を特徴とする請求項１に記載の方法。
【請求項１２】
ジャイロスコープマイクロデバイスチップの加工方法であって、
下側カバーシリコンウエファと中心のシリコンウエファとを位置合わせするステップであって、下側カバーシリコンウエファは１つ以上のゲッタを収容するための１つ以上のボンドパッドを有し、中心のシリコンウエファは１つ以上の経路を、前記１つ以上のボンドパッドに対応して位置が合わされた形で有しており、中心のシリコンウエファは更にジャイロスコープ装置を有する、というステップと、
１つまたは複数のゲッタを１つまたは複数の経路に挿入するステップと、
下側カバーシリコンウエファと上側カバーシリコンウエファとを位置合わせして、下側カバーシリコンウエファと中心のシリコンウエファと上側カバーシリコンウエファとでウエファ積層アセンブリを形成するステップと、
ウエファ積層アセンブリを真空状態の中で加熱し、１つ以上のボンドパッドでの半田リフローに充分な温度にするステップと、そして、
半田リフロー温度よりも低い活性化温度にまでゲッタを加熱するステップと、
を有することを特徴とする方法。
【請求項１３】
ウエファ積層アセンブリを接合およびゲッタ活性化のために真空チャンバ内に配置するステップと、
真空チャンバから空気および汚染物をパージした後、ウエファ積層アセンブリを真空内で、１つ以上のボンドパッド上での半田リフローに充分な温度にまで加熱するステップと、
真空チャンバから空気および汚染物をパージした後、半田リフロー温度よりも低い活性化温度にまでゲッタを加熱するステップと、
ゲッタを半田リフロー温度よりも低い活性化温度にまで加熱した後に、ウエファ積層アセンブリを冷却するステップと、
半田リフロー温度よりも低い活性化温度にまでゲッタを加熱した後に、真空チャンバをポンピングして所望の真空レベルを実現するステップと、を更に有すること、
を特徴とする請求項１２に記載の方法。
【請求項１４】
ノンゲッタブル（non-gettable）ガスを真空チャンバ内に入れた後に、半田リフロー温度よりも低い活性化温度にまでゲッタを加熱するステップを更に有すること、
を特徴とする請求項１３に記載の方法。
【請求項１５】
下側カバーウエファと、中心ウエファと、そして上側ウエファとを接合して接合面同士の間に接合部を形成するステップと、
ウエファ積層アセンブリを所望のアニール温度にアニールして、接合面同士の間に共有結合を完全に形成するステップと、をさらに有すること、
を特徴とする請求項１３に記載の方法。
【請求項１６】
第１のカバーであって、第１の面に１つ以上のボンドパッドを備えたリセス付き部分を有する前記第１のカバーと、
第２の誘電体カバーであって、第１の誘電体カバーと位置が合わせられた前記第２の誘電体カバーと、
第１の誘電体カバーの第１の面と第２の誘電体カバーとの間にシールされた中心レイヤであって、マイクロ電子デバイスと、第１の誘電体カバーのリセス付き部分にあるボンドパッドに位置が合わせられた１つ以上の経路と、を有する前記中心レイヤと、そして、
中心レイヤの経路を通る形に置かれ、第１の誘電体カバーの第１の面にある１つ以上のボンドパッドに結合されることで、シールされたマイクロデバイスパッケージの内部における真空レベルを一定に維持する、という１つまたは複数のゲッタと、
を有することを特徴とする真空マイクロデバイスパッケージ。
【請求項１７】
１つ以上のゲッタの第１表面上にあるボンドパッドは、対称的な形でマイクロ電子デバイス上に分散配置されていること、
を特徴とする請求項１６に記載のパッケージ。
【請求項１８】
第１の誘電体カバーと、第２の誘電体カバーと、そして中心レイヤとは接着部でシールされていること、
を特徴とする請求項１６に記載のパッケージ。
【請求項１９】
マイクロ電子デバイスはジャイロスコープを含むこと、
を特徴とする請求項１６に記載のパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の各種実施の形態はシールされたチップパッケージに関する。さらに具体的にいえば、本発明の実施の形態の１つは、気密シールされたシリコンマイクロデバイス（特にシリコンジャイロスコープチップ）の中にゲッタを組み入れるためのシステム、装置、そして方法に関する。
【背景技術】
【０００２】
いくつかのシリコンマイクロデバイス（振動ジャイロスコープ速度センサなど）は、通常、動作のために非常に低いガスダンピング（damping）（ハイＱ）しか必要としない。これはしばしば、装置を真空で動作させて、ガスダンピングを低レベルに下げることによって達成される。現在、真空で動作させることが求められる装置は、通常、パッケージ内に設置され、当該パッケージはその後に真空状態でシールされる。また、そうした低圧をジャイロスコープの動作期間にわたって維持することも重要である。それは、圧力の経時変化が性能エラーの原因となりうるからである。シリコンマイクロイデバイスは、気密状態で製造およびシールできる。これは普通、ウエファレベルにおいて、シリコン直接接合、陽極接合、金属シール、ガラスフリット接合、またはポリマー接着などの方法を用いて達成される。ウエファレベルのパッケージまたはカプセル化に関する用途の場合、マイクロデバイスは大気圧でシールされる。マイクロデバイスのキャビティはこうした形で、真空状態でシールすることができるが、真空レベルは、気体漏れ、気体透過および／またはバーチャルリーク（virtual leak）によって急速に下がる。
【０００３】
１つ以上のアクティブゲッタをマイクロデバイスチップの内部に組み入れることは、真空レベルを安定させるのに役立つが、それは、気体がコンスタントに吸収されることで安定した状態の圧力が作り出されるからである。ゲッタリングキャパシティをキャビティ内部に組み入れるためには、ゲッタは（その種類に応じて）高温（普通は４００℃以上）で活性化または始動させなければならない。
そして、これは、真空状態または不活性ガス（例：ヘリウム、ネオン、アルゴンなど）の中で、シール処理の直前の状況で行わねばならない。そうしないと、活性ガス（水素、酸素、窒素など）の再吸収によってゲッタはキャパシティを失ってしまう。そこで、シリコンウエファの接合によって形作られるキャビティの中にゲッタを組み入れるために、ゲッタは接合プロセスの前にキャビティ内に配置しなければならない。その上で、それらを接合チャンバ（内部に真空状態と、ウエファを合わせて接着を実現する接着機構とを有するもの）の内部で活性化しなければならない。接合プロセスのパラメータとしては、圧力、熱、電流が含まれうるが、その他、選択された技術に伴ってウエファ接合に通常用いられる他のパラメータも含まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
シリコンジャイロスコープチップなどいくつかのマイクロデバイスの加工に関しては、さらに、接着の際のウエファの位置合わせを厳密に（数ミクロン以下の範囲で）行うことが必要とされる。実際、これには以下のことが必要となる。すなわち、ゲッタを第１のウエファまたはウエファアセンブリに挿入した後、第２のウエファまたはウエファアセンブリの位置合わせを行い、接合プロセスの全体を通じて所望のレベルの位置合わせ精度が実現され維持されるようにする、ということである。
【０００５】
通常、こうしたマイクロデバイスの加工では、安定した位置決め、および、キャビティ内部へのゲッタ自体の接着も必要となる。ゲッタを内部キャビティに固着することで、動作中のキャビティ内部でゲッタが移動する事態や装置動作または電気的完全性（integrity）への干渉が防止される。
さらに、こうしたマイクロデバイスの加工に関して一般に必要とされているのは、ゲッタの活性化時間中、そして、その直後にウエファがまとめられシールされるまで、ポンピング（pumping）を用いて、高い真空状態とすることである。  
【課題を解決するための手段】
【０００６】
本発明の１つの実施の形態は、シールされたマイクロデバイスパッケージの内部で一定の真空レベルを維持するためのゲッタを含んだマイクロデバイスパッケージに関する。複数のマイクロデバイスパッケージを含んだ積層ウエファアセンブリが、下側カバーウエファを中心ウエファと位置を合わせた形で形成される。下側カバーウエファは、１つまたは複数のゲッタを収容するために１つまたは複数のボンドパッドを有する。中心のウエファは１つまたは複数の経路を、１つまたは複数のボンドパッドに対応する形で、これらとほぼ位置が合わされた状態で有している。１つまたは複数のゲッタが、その１つまたは複数の経路に挿入される。積層ウエファアセンブリは、上側カバーウエファと下側カバーウエファとを対向する形に位置を合わせ、その間に中心のウエファを挟むことで完成する。
【発明の効果】
【０００７】
所定の順序で、ウエファの位置を合わせて並べ、ゲッタを活性化し、そしてマイクロデバイスパッケージをシールすることにより、マイクロデバイスパッケージ内部で一定の真空レベルが維持される。まず下側カバーウエファと中心ウエファとの位置を合わせる。その後、中心のウエファの経路にゲッタを挿入する。別の実装形態の１つとしては、下側カバーウエファを中心のウエファに接合した後に、１つ以上のゲッタを１つ以上の経路に挿入する。その後、下側カバーウエファと上側カバーウエファとの位置を合わせる。
【０００８】
ウエファ積層アセンブリを接合およびゲッタ活性化のために真空チャンバ内に配置する。そして、真空内で、１つまたは複数のボンドパッド上で半田をリフローさせるのに充分な温度にまでウエファ積層アセンブリを加熱する。その後、ウエファ積層アセンブリを冷却することで、半田を凝固させると共に、１つまたは複数のゲッタをそれが対応するボンドパッドに固着させる。その後、真空チャンバから空気および汚染物を排除し、さらに、任意の処理として、真空チャンバ内にノンゲッタブル（non-gettable）ガスを入れてもよい。そして、ゲッタを半田リフロー温度よりも低い活性化温度にまで加熱する。さらに、真空チャンバをポンピングして所望の真空レベルを達成する。  
その後、下側カバーウエファ、中心のウエファ、そして上側カバーウエファは接合されて、実質的に一定の真空状態を内部に有するシール状態パッケージを形成する。
【発明を実施するための最良の形態】
【０００９】
本発明の各種特徴を有する実施の形態を実現する方法およびシステムに関し、以下、図面を参照しながら述べる。図面およびそれに関する記述は、本発明の実施の形態を説明するためのものであり、本発明の範囲を限定するものではない。本明細書において「１つの実施の形態」または「ある実施の形態」と言う場合、その意図は、当該実施の形態に関連付けて記述された特定の特徴、構造または特性が、本発明の１つ以上の実施の形態に含まれている、ということを示すことである。本明細書には様々な箇所で「１つの実施の形態」または「ある実施の形態」というフレーズが現れるが、必ずしも全てが同じ実施の形態を指すわけではない。全図面を通して、参照番号は、参照される部材の間の対応関係を示すために再使用されている。加えて、各参照番号の先頭の桁は、その部材が最初に現れる図面の番号を示している。
【００１０】
以下の説明の中では、１つの特定の術語を用いて、本発明の１以上の実施の形態に関するいくつかの特徴を説明する場合がある。例えば、「マイクロデバイス」という用語は、チップパッケージ内部に設置され得る全ての電子機器、電気機械、機械、および／または記憶装置を包含する。
本発明の１つの実施の形態では、シリコンジャイロスコープチップなどの気密シールされたシリコンマイコロデバイスの中に１つ以上のゲッタを組み込む方法およびシステムを提示する。このようにゲッタをマイクロデバイスチップの中に組み込む結果として、マイクロデバイスチップ内では一定の真空レベルが確立され、維持される。
【００１１】
図１に示すのは、本発明の１つの実施の形態によるウエファアセンブリ１００であり、当該アセンブリにおいては、中心のウエファ１０２が上側カバーウエファ１０４と下側カバーウエファ１０６との間に挟まれた形となっている。上側カバーウエファ１０４、下側カバーウエファ１０６の面のうち中心ウエファに対向する面のことは、ウエファの「マイクロデバイス側」または「内側」の面と呼ぶ。
上側カバーウエファ１０４、下側カバーウエファ１０６の面のうち「内側」面と反対側の面のことは、ウエファの「外側」の面と呼ぶ。積層ウエファアセンブリ１００には、１以上のマイクロデバイスチップが含まれる。積層ウエファアセンブリ１００内のマイクロデバイスチップは、各々が、マイクロデバイスチップ内部の真空レベルを一定に維持するために、１つ以上のゲッタを有している。
【００１２】
本発明の１つの実施の形態において、ウエファ１０２、１０４、１０６は、真空ボンダにおいて接合され、ウエファ接合アライナ（aligner）の中で位置を合わせられる。位置合わせは固定／チャック用アセンブリで達成すればよく、当該アセンブリは「フラグ」を使用することで、精密接合アライナにおける位置合わせと真空ボンダにおける接合との間、ウエファ同士を互いに隔たてられ位置が合わせられた状態に保つ。
【００１３】
上側カバーウエファ１０４、下側カバーウエファ１０６は、１以上のリセス付きエリアでマイクロデバイスチップカバー２０４、２０６（図２参照）を収容する形に加工されている。また、中心のウエファ１０２は、１以上の貫通エッチング加工経路でマイクロデバイスチップ中心レイヤ２０２（図２参照）を格納する形に加工されており、前記経路は、１つ以上のゲッタを収容すると共に、ゲッタブルガス用のゲッタ通路を提供する。上側カバーウエファ１０４、下側カバーウエファ１０６は、シリコンなどの素材で形成する。
【００１４】
図２に示すのは、本発明の１つの実施の形態によるマイクロデバイスチップ２００であり、積層ウエファアセンブリ１００の中で形成される。マイクロデバイスチップ２００は、中心レイヤ２０２、上側カバーレイヤ２０４、そして下側カバーレイヤ２０６を有する。中心レイヤ２０２は、図１に図示する中心ウエファ１０２に見られる複数のマイクロデバイスチップの中心レイヤの１つである。同様に、上側カバーレイヤ２０４、下側カバーレイヤ２０６はそれぞれ、上側カバーウエファ１０４、下側カバーウエファ１０６に見られる複数のマイクロデバイスチップのカバーレイヤの１つである。ウエファ１０２、１０４、１０６の設計および配置は、マイクロデバイスレイヤ（例えば、中心レイヤ２０２、そして、カバーレイヤ２０４、２０６）の位置が合わせられて、１以上のマイクロデバイスチップ２００を形成する、という形になっている。
【００１５】
図３に示すのは、本発明の１つの実施の形態によるマイクロデバイスチップ下側カバーレイヤ３００の角の部分であり、当該レイヤは図２の下側カバーレイヤ２０６と同じものである。下側カバーレイヤ３００のマイクロデバイス側（または内側）の面にはリセス付きエリア３０２があり、当該エリアは１以上の接合または半田用パッド３０４を下側に配置された状態で備えることにより、半田リフロープロセスの間に１以上のゲッタを接合する。用途によっては、半田パッド３０４がクロム（Ｃｒ）、ニッケル（Ｎｉ）および／または金（Ａｕ）を含む場合もある。
【００１６】
図４に示すのは、本発明の１つの実施の形態によるマイクロデバイスチップ中心レイヤ４００の角の部分であり、当該レイヤは図２の中心レイヤ２０２と同じものである。中心レイヤ４００は、１以上の貫通穴または経路４０２でマイクロデバイスチップを収容する形に加工されている。これら経路４０２の各々の機能は、ゲッタアセンブリを挿入時点から位置決めし、その位置に、当該ゲッタアセンブリ上の半田が溶けて流れるまで留めておくことである。中心レイヤ４００にある経路４０２は、ゲッタアセンブリを所望の向きに収容できる寸法となっており、半田接着のために下側カバーレイヤ３００上の各ボンドパッド３０４の上に位置がそろうように配置されている。本発明の各種実施の形態においては、中心レイヤ４００に経路を１つ以上持たせることで、マイクロデバイスチップ１つにつき１つ以上のゲッタが配列される。マイクロデバイスの重量バランスが所望の状態となる場所において、経路４０２は各マイクロデバイスチップ上で対称的な位置にあり、それによってゲッタの対称的な配置が可能となる。
【００１７】
本発明の各種実施の形態において、ゲッタは商品としていかなるサイズで作られていてもよい（例えば、径が約５０マイクロメータから）。こうしたタイプのゲッタの１つとして、この範囲のサイズで得られる焼結多穴非蒸気性ジルコニウムゲッタがある。
ゲッタは、１チャージ分の半田または共融混合物を備えたベースを有する形に設けられるているか、そのように事前処理されている。別の形として、下側カバーレイヤ３０４のボンドパッド３０４を予備半田付けしておくことも可能である。
半田は、ゲッタ活性化に選択された温度に近い温度、または、それをわずかに上回る温度で溶けるものを選択する。例えば、５５Ｇｅ／４５Ａｌ共融（４２４℃）または８２Ａｕ／１８Ｉｎ半田（４８５℃液相／４５１℃固相）を用いることができる。理解すべきこととして、ゲッタの活性化はこのステップで「開始される」。
【００１８】
こうしたゲッタをマイクロデバイスチップ２００の中に組み入れることで、密封マイクロデバイスチップの内部では、一定の真空レベルが確立され、維持される。
図５に示すのは、本発明の１つの実施の形態による方法、気密シールシリコンマイクロデバイスにゲッタを挿入して、マイクロデバイスを実質的に一定の真空レベルに維持するための方法である。
【００１９】
上側カバーウエファ１０４および下側カバーウエファ１０６のマイクロデバイス側、および／または、中心ウエファ１０２の両側に対し、親水シリコン直接接着処理のための準備が施される（Ｓ５０２）。それらは、初めのVan-der-Waal接着と熱共有結合プロセスとが、使用されている真空接着設備の温度範囲内で行われるような形で準備される。この準備の方法は、例えば、当業者には公知のプラズマ活性化技術を用いて達成される。本発明の１つの実施の形態では、真空ボンダ（bonder）に関する最高温度は約５００℃である。
【００２０】
下側カバーウエファ１０６のマイクロデバイス側と中心ウエファの側でこれに対応する面とは、精密接着アライナの中で位置が合わせられ、接合される（Ｓ５０４）。位置が適正に合わせられれば、ウエファ１００に形成されたマイクロデバイスチップ２００は中心ウエファ１０２に、金属ボンドパッド３０４までゲッタを挿入するための露出経路４０２を１つ以上有することになる。
【００２１】
次いで、１つ以上のゲッタが速やかに中心ウエファの経路４０２に挿入される（Ｓ５０６）。これは手動で行うこともできるし、pick-and-place機構を用いて行うこともできる。ただし別の形として、経路に１以上のゲッタを挿入する処理に先立って、位置合わせされた下側ウエファ１０６と中心ウエファ１０２とを速やかにアニール処理することで、２つのウエファの間に共有結合を形成することもできる（Ｓ５０８）。
接着アニール処理は、カバーウエファ２０６のボンドパッド３０４で半田のチャージがなければ、接着アニール処理に適したあらゆる温度で実行できる。この場合、接着アニール処理は、チャージの溶融温度より下で実行される。下側ウエファ１０６と中心ウエファ１０２とを接着アニール処理することで、ゲッタの挿入のための時間を長く取ることができるが、後に続くウエファの接合のために第２の面の活性化が必要となる。上側カバーウエファ２０４もこの時に活性化される。
【００２２】
ゲッタが経路４０２に挿入され、重力によって保持される状態となった後、下側カバーウエファ２０６と上側カバーウエファ２０４とは、接着アライナの中で、真空接合用の固定手段において位置が合わせられる（Ｓ５１０）。真空接合のための固定手段は、ウエファの接着面同士の間に置かれるフラッグを備えたチャックアセンブリから成り、これは、位置がそろっていると同時に少し間隔があいた状態に２つの面を保持する。ウエファの積層体１００は、クランプされて、その後、適した真空ボンダにまで移動させられ、後続のゲッタ活性化および接着のステップのためにチャンバ内に置かれる（Ｓ５１２）。
【００２３】
チャンバは、空気とチャンバの汚染物質とを除去するための真空化およびパージのサイクルを通される（Ｓ５１４）。その後、ウエファ積層アセンブリ１００は、真空内で半田チャージをリフローさせるのに充分な温度にまで加熱される（Ｓ５１６）。そしてさらに冷却され、その結果、半田は凝固してゲッタデバイスはボンドパッドに固着する（Ｓ５１８）。
【００２４】
次のステップは、真空状態、または、適当なノンゲッタブルガスの中で行われる。アルゴンなどのノンゲッタブルガスは、ポンピングやパージのサイクルを用いたアウトガス生成物の除去を容易にする（Ｓ５２０）。その後、ウエファ積層体を支持するチャックアセンブリをゲッタ装着部の半田リフロー温度よりも低い温度にまで加熱することで、ゲッタは活性化温度に達する（Ｓ５２２）。先に言及した半田の候補物に採用するのに適した温度は、およそ４００℃である。
【００２５】
それから、チャックアセンブリおよびウエファ積層体１００は冷却され、チャンバはポンピング処理されて所望の真空レベルが実現される（Ｓ５２４）。ウエファの接着面同士の間の狭い空間からアウトガス生成物をポンピングおよび除去する処理に対しては、充分な時間をあてなければならない。
その後、ウエファ積層体１００の接着面は、当業者に公知の手順において接合される（Ｓ５２６）。これは、上側カバーウエファ１０４に対して、ピストンに形成されたウエファボウ（wafer-bow）を当てる形で行わせることができ、それに接触およびフラグのリリースが続く。その結果、ウエファ積層体１００は、位置を合わせられた上、Van-der-Waalsの力および／または共有結合によって接合される。
【００２６】
その後、ウエファ積層体１００を所望のアニール温度とすることで、面同士の間の共有結合を完全な形に形成する（Ｓ５２８）。この温度については、ゲッタアセンブリ半田のリフロー温度を超えない範囲で選択することができる。さらに、ゲッタの活性化が生じるが、冷却時のアウトガス物質の再吸収はわずかである。
ゲッタは挿入の際に１滴の低アウトガスエポキシでくっつけられる、という類似の手順を実行することもできる。当該エポキシは、ゲッタ活性化の場合に採用されたのよりも低い温度で硬化できるものであると同時に、前記活性化温度に耐えられるものでなければならない。エポキシのアウトガスによるノンゲッタブル物質の量に比例して、装置の製品寿命は短くなる。
【００２７】
本発明の各種実装形においては、ジャイロスコープ装置、あるいは、他の電子装置、電気機械装置および／または記憶装置を、上で述べたように、真空状態でゲッタを用いてマイクロ電子装置内でシールする。
以上、いくつかの例示的な実施の形態を説明し、添付図面に示したが、理解すべき点として、こうした実施の形態は、単に説明のためのものであり、本発明の範囲を限定するものではない。さらに、本発明は、図示および説明した特定の構造や配列に限定されず、本文でこれまでに示したものに加えて、他の様々な変更、組み合わせ、省略、変形および置換が可能である。  
当業者であれば、本発明の範囲や思想から逸脱しない形で、上述の好適な実施の形態に関して様々な改変や変形が考えられるであろう。つまり、理解すべき点として、本発明は、添付の特許請求の範囲の中で、特に本文書で説明したのと異なる形で実施できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の１つの実施の形態によるウエファアセンブリであり、中心のウエファが上側カバーウエファと下側カバーウエファとの間に挟まれている、というアセンブリを示す図である。
【図２】本発明の１つの実施の形態による、積層ウエファアセンブリの中に形成されるマイクロデバイスチップを示す図である。
【図３】本発明の１つの実施の形態による、マイクロデバイスチップの下側カバーレイヤの角の部分を示す図である。
【図４】本発明の１つの実施の形態による、マイクロデバイスチップの中心レイヤの角の部分を示す図である。
【図５】本発明の１つの実施の形態による、マイクロデバイスを実質的に一定の真空レベルに維持するためにゲッタを気密シール状態のシリコンマイクロデバイスに挿入する方法を示す図である。
【図１】
2007528605.tif 000003
【図２】
2007528605.tif 000004
【図３】
2007528605.tif 000005
【図４】
2007528605.tif 000006
【図５】
2007528605.tif 000007
【国際調査報告】
2007528605.tif 000008
2007528605.tif 000009