(57)【要約】【課題】  基板内に導電性構造体を形成する方法を提供すること。【解決手段】  表面上に多段階層構造体を形成する方法が記載される。この方法は、表面上に硬化可能な液体層を堆積させるステップと、内部に多層パターンを有するスタンプを液体層に圧入し、該パターンによって定められる多段階層構造体を該液体層内に生成するステップと、液体層を硬化させ、内部に多段階層構造体を有する固体層を生成するステップとを含む。機械的位置合わせを用いて、構造体を形成することになる基板上に離間配置された複数の突出部及びスタンプのパターン内の相補的陥凹部を介して、基板に対するスタンプの光学的位置合わせを強化することができる。【選択図】      図２
2007507860.tif 000002
【特許請求の範囲】
【請求項１】
表面上に多段階層構造体を形成する方法であって、前記方法が、
前記表面上に硬化可能な液体層を堆積させるステップと、
内部に多層のパターンを有するスタンプを前記液体層に圧入し、前記パターンが定める多段階層構造体を該液体層内に生成するステップと、
前記液体層を硬化させ、内部に前記多段階層構造体を有する固体層を生成するステップと
を含む方法。
【請求項２】
前記圧入するステップの前に、前記スタンプ及び前記表面上にある相補的形状を介して、該スタンプを該表面に対して位置合わせするステップを含む、請求項１に記載の方法。
【請求項３】
前記位置合わせするステップは、前記液体層を介して前記表面に対する前記スタンプの動きを円滑にするステップを含む、請求項２に記載の方法。
【請求項４】
前記相補的形状は、前記スタンプと前記表面のうちの一方の上にある突出部と、該スタンプと該表面のうちの他方の上にあって前記突出部を受ける陥凹部とからなる、請求項３に記載の方法。
【請求項５】
前記スタンプがエラストマー材料から形成される、請求項４に記載の方法。
【請求項６】
前記位置合わせするステップは、前記スタンプを伸長させるステップを含む、請求項５に記載の方法。
【請求項７】
前記突出部が前記対応する陥凹部に対してオフセットしており、前記スタンプを変形させる、請求項６に記載の方法。
【請求項８】
前記スタンプが剛体材料から形成される、請求項１から請求項４までのいずれかに記載の方法。
【請求項９】
前記固体層が誘電材料から形成され、前記多段階層構造体が、該固体層内に多層のキャビティを備える、前記請求項のいずれかに記載の方法。
【請求項１０】
前記固体層がレジスト材料から形成され、前記多段階層構造体が該固体層内に多層のキャビティを備え、前記堆積させるステップは、誘電体層上に液体形態の前記レジスト材料を堆積させるステップを含む、請求項１から請求項８までのいずれかに記載の方法。
【請求項１１】
前記固体層を介して前記誘電体層をエッチングし、前記キャビティを該固体層から該誘電体層に転写するステップを含む、請求項１０に記載の方法。
【請求項１２】
前記キャビティ内に金属を堆積させ、誘電材料内に埋め込まれた導電性構造体を生成するステップを含む、請求項９又は請求項１１に記載の方法。
【請求項１３】
前記キャビティは、前記導電性構造体の長手方向要素に対応する第１のレベルと、該導電性構造体の横方向要素に対応する第２のレベルとを備える、請求項１２に記載の方法。
【請求項１４】
前記長手方向要素は、集積回路のための多段階層相互接続構造体の隣接するレベル間の電気接続を完成させるためのビアを備え、前記横方向要素は、前記集積回路のための隣接するレベルの１つの内部の電気接続を完成させるためのワイヤを備える、請求項１３に記載の方法。
【請求項１５】
前記硬化するステップは、前記スタンプを介して前記液体層を紫外線に露光させるステップを含む、前記請求項のいずれかに記載の方法。
【請求項１６】
多段階層相互接続構造体を有する集積回路を製造する方法であって、前記方法が、
前記相互接続構造体の隣接するレベルの少なくとも一対の間で、請求項１４に記載されるような方法を実行することによって、導電性構造体を形成するステップを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、多段階層構造体を形成する製造方法に関し、具体的には、基板内に導電性構造体を形成する方法に関する。
【背景技術】
【０００２】
半導体製造技術においては、面密度及び製造速度を増大させ、同時に製造コストを減少させることを求める圧力がある。集積回路（ＩＣ）チップ上の半導体デバイス、特に相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ・デバイスのスケーリングは、マイクロメートルを下回る領域に達し、一般にムーアの法則に従っている。ＩＣチップ内に組み込まれるデバイスの数は、何百万のオーダーであり、ますます増加している。今や、これらのデバイス間の信号の相互接続は、誘電材料によって互いから分離された多数の層の金属相互接続部を必要とする。現在のところ、８つの相互接続層が通例である。しかしながら、層の数は増大すると考えられる。ＩＣの寸法が減少するにつれて、相互接続部内の抵抗と関連したＲＣ時定数及び該相互接続部間の寄生容量が増大する。これは、接地面と信号ラインとの間の間隔が減少し、該信号ラインの抵抗が増大するためである。これらの影響により、ＩＣ内のスイッチング速度が制限される。
【０００３】
従来のＩＣにおいて、相互接続部は、一般に、減法的反応性イオン・エッチングによって、アルミニウムから形成される。より最近のＩＣ設計においては、相互接続部は銅から形成される。銅は、アルミニウムより低い抵抗及びさらに高い信頼性を提供する。しかしながら、銅の相互接続部は、減法的反応性イオン・エッチングによって容易に形成することができない。代わりに、銅の相互接続部は、一般に、デュアル・ダマシンと呼ばれるプロセスを介して形成される。デュアル・ダマシン法で、層間絶縁体（ｉｎｔｅｒ−ｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ，ＩＬＤ）内に円筒形の孔がエッチングされ、続いてトレンチがエッチングされる。次に、孔及びトレンチが銅で充填される。次に、銅の充填物は、化学機械研磨（ＣＭＰ）作業によって研磨される。このことにより、はめ込まれた横方向の銅の信号ラインから直角に延びる銅のビア接続がもたらされる。
【０００４】
詳細には、デュアル・ダマシンは、通常、第１の窒化シリコン層、該第１の窒化シリコン上の第１の誘電体層、該第１の誘電体層上の第２の窒化シリコン・エッチング停止層、該第２の窒化シリコン層上の第２の誘電体層、及び最終ハードマスク層を基板上に堆積させることを必要とする。次に、基板は、フォトレジストで被覆され、リソグラフィによりパターン加工される。ＩＬＤの電気特性は、２つの誘電体層及び２つの窒化シリコン層の平均となる。異方性ドライ・エッチングが、最終層及び２つの誘電体層を貫通し、第１の窒化シリコン層で停止する。次に、フォトレジストを剥離し、ＩＬＤ層内にビアを残す。ハードマスク層が、フォトレジスト剥離プロセスからＩＬＤを保護する。再びフォトレジストを基板に適用し、リソグラフィによりパターン加工する。次に、トレンチ・エッチングが、エッチング停止層までＩＬＤを貫通する。次に、別のエッチングによって、第１の窒化シリコン層が開口される。フォトレジストが剥離される。孔／トレンチ構造の内側を覆うために、タンタル障壁が堆積される。この障壁は、銅がＩＬＤ内に拡散するのを防止する。次に、ＰＶＤを用いて、銅シード層が堆積される。次に、電気めっきによって、バルク銅が堆積される。銅の堆積物は、ＣＭＰによってトレンチの上部まで研磨される。このプロセスを繰り返し、付加的な相互接続層を構築することができる。
【０００５】
デュアル・ダマシンに関連した短所は、レジストの第２の適用時に、通常は、スピンによってビア内にレジスト材料が溜まることである。このことにより、ビアがパターン加工されることになる領域上に特別厚いレジストの局所的領域が形成される。さらに、エッチングされることになる形状が相対的に深いため、効率的な光リソグラフィのために望ましい焦点深度を達成するのは困難である。経済的には、相対的に多数のステップを必要とするため、デュアル・ダマシンを実行するのに多くの費用がかかる。
【０００６】
低ｋ（ｌｏｗ−ｋ）誘電材料から誘電体層を形成することによって、相互接続部間の寄生容量を減少させることができる。ＳｉＬＫ（Ｄｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏｍｐａｎｙ社の登録商標）は、こうした材料の公知の例の１つである。しかしながら、こうした低ｋ誘電材料は、デュアル・ダマシンと両立性がない。これは、一般に、低ｋ誘電体が、デュアル・ダマシン内でレジストを剥離する同じ化学プロセスの影響を受けやすいためである。
【０００７】
基板上に材料を形成するための別の従来の技術は、紫外線（ＵＶ）インプリント・リソグラフィすなわちＵＶ成形である。図１を参照すると、ＵＶインプリント・リソグラフィにおいて、低粘度のプレポリマーの液体レジスト層１１０が、基板１００に適用される。ステップ２において、パターン加工された透過性スタンプ１２０が、レジスト１１０内に圧入される。レジスト１１０は、スタンプ１２０を通してＵＶに露光される。露光されたレジスト１１０は、硬化し、硬くなる。ステップ３において、スタンプ１２０が、パターン加工された固化したレジスト１１０から取り除かれる。次に、基板１００が剥離され、スタンプ１２０のパターンに対応する厚い区域及び薄い区域を有する硬くなったレジスト１１０を残す。レジスト層１１０内のインプリントは、実質的に、スタンプ１２０上のパターンのレプリカである。例えば、非特許文献１を参照されたい。ＵＶインプリント・リソグラフィは、比較的高いアスペクト比及び垂直方向の側壁を有するポリマー形状の成形を可能にする。スタンプ１２０と基板１００との間の位置合わせが、スタンプを通して光学的に達成することができる。例えば、非特許文献２を参照されたい。ＵＶインプリント・リソグラフィはまた、エラストマー・スタンプを用いて実行することもできる。例えば、非特許文献３、非特許文献４、及び非特許文献５を参照されたい。
【０００８】
【非特許文献１】Ｍ．Ｃｏｌｂｕｒｎ他著、「Ｐａｔｔｅｒｎｉｎｇ  ｎｏｎ−ｆｌａｔ  ｓｕｂｓｔｒａｔｅｓ  ｗｉｔｈ  ａ  ｌｏｗ  ｐｒｅｓｓｕｒｅ，ｒｏｏｍ  ｔｅｍｐｒａｔｕｒｅ  ｉｍｐｒｉｎｔ  ｐｒｏｃｅｓ」、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ．６，２１６１（２００１年）
【非特許文献２】Ｃｈｏｉ他著、「Ｌａｙｅｒ−ｔｏ−ｌａｙｅｒ  ａｌｉｇｎｍｅｎｔ  ｆｏｒ  ｓｔｅｐ  ａｎｄ  ｆｌａｓｈ  ｉｍｐｒｉｎｔ  ｌｉｔｈｏｇｒａｐｈｙ」、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．１８，３５５２（２０００年）
【非特許文献３】Ｂｉｅｔｓｃｈ及びＭｉｃｈｅｌ著、「Ｃｏｎｆｏｒｍａｌ  ｃｏｎｔａｃｔ  ａｎｄ  ｐａｔｔｅｒｎ  ｓｔａｂｉｌｉｔｙ  ｏｆ  ｓｔａｍｐｓ  ｕｓｅｄ  ｆｏｒ  ｓｏｆｔ  ｌｉｔｈｏｇｒａｐｈｙ」、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８８，４３１０（２０００年）
【非特許文献４】Ｊｏｈｎｓｏｎ著、「Ｃｏｎｔａｃｔ  Ｍｅｃｈａｎｉｃｓ」、Ｃａｍｂｒｉｄｇｅ  Ｕｎｉｖｅｒｓｉｔｙ  Ｐｒｅｓｓ，Ｃａｍｂｒｉｄｇｅ（１９８５年）
【非特許文献５】Ｓ．Ｐ．Ｔｉｍｏｓｈｅｎｋｏ及びＪ．Ｎ．Ｇｏｏｄｉｅｒ著、「Ｔｈｅｏｒｙ  ｏｆ  Ｅｌａｓｔｉｃｉｔｙ」、Ｍｃ−Ｇｒａｗ−Ｈｉｋｋ、Ｎｅｗ  Ｙｏｒｋ
【非特許文献６】Ａ．Ｃａｍｅｒｏｎ著、「Ｂａｓｉｃ  Ｌｕｂｒｉｃａｔｉｏｎ  Ｔｈｅｏｒｙ」、Ｗｉｌｅｙ、Ｎｅｗ  Ｙｏｒｋ（１９８１年）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、満足のいくコントラストを有するパターンを達成するために、比較的広い領域上でレジストを完全に移動させることは困難である。通常、残留層が残される。潤滑理論から、液体の変位の計算を導き出すことができる。例えば、非特許文献６を参照されたい。アッシングによって、通常のように、比較的薄い残留層を取り除くことができる。アッシングにより、突出する区域及び陥凹された区域の両方から、定められたポリマー層を取り除くことができる。アッシングは、所望の区域における基板へのアクセスを提供し、従来のレジスト・パターンがもたらすものに類似したバイナリ・コントラストを形成する。
【課題を解決するための手段】
【００１０】
本発明によると、表面上に硬化可能な液体層を堆積させるステップと、内部に多層パターンを有するスタンプを液体層に圧入し、該パターンが定める多段階層（ｍｕｌｔｉｌｅｖｅｌ）構造体を該液体層内に生成するステップと、液体層を硬化させ、内部に多段階層構造体を有する固体層を生成するステップとを含む、表面上に多段階層構造体を形成する方法が提供される。
【００１１】
好ましくは、この方法は、圧入するステップの前に、スタンプ及び表面上にある相補的形状（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｆｏｒｍａｔｉｏｎｓ）を介して、該スタンプを該表面に対して位置合わせするステップを含む。好ましくは、位置合わせするステップは、液体層を介して表面に対するスタンプの動きを円滑にするステップを含む。相補的形状は、スタンプ及び表面の一方の上にある突出部と、該スタンプ及び該表面の他方の上にあって該突出部を受けるための陥凹部とを含むことができる。本発明の特に好ましい実施形態において、スタンプは、エラストマー材料から形成される。次に、位置合わせするステップは、スタンプを伸長させることができる。本発明の好ましい実施形態においては、突出部が対応する陥凹部に対してオフセットしており、スタンプを変形させる。代替的に、スタンプを剛体材料から形成することもできる。
【００１２】
誘電材料から固体層を形成することができ、多段階層構造体は、該固体層内に多層のキャビティを含むことができる。代替的に、固体層がレジスト材料から形成され、多段階層構造体は、該固体層内に多層のキャビティを含み、堆積させるステップは、液体形態のレジスト材料を誘電体層上に堆積させるステップを含む。次に、固体レジスト層を介して誘電体層のエッチングし、キャビティを該固体層から該誘電体層に転写することができる。いずれにしても、キャビティ内に金属を堆積させ、誘電材料内に埋め込まれた導電性構造体を生成することができる。本発明の好ましい実施形態において、キャビティは、導電性構造体の長手方向要素に対応する第１のレベルと、該導電性構造体の横方向要素に対応する第２のレベルとを含む。長手方向要素は、集積回路のための多段階層相互接続構造の隣接するレベル間の電気接続を完成させるためのビアを含み、横方向要素は、該集積回路のための隣接するレベルの１つの内部の電気接続を完成させるためのワイヤを含む。本発明は、相互接続構造体の隣接するレベルの少なくとも一対の間で、ここに前述した方法を実行することによって導電性構造体を形成するステップを含む、多段階層相互接続構造体を有する集積回路を製造する方法に適用される。
【００１３】
好ましくは、硬化するステップは、スタンプを介して液体層を紫外線に露光させるステップを含む。
【００１４】
本発明の好ましい実施形態において、ＩＣ内に多層相互接続構造体を製造する際に、ＵＶ成形が用いられる。ＵＶ成形は、従来の相互接続形成プロセスと関連した複数のステップを、単一の成形ステップと置き換えることができる。本発明の特に好ましい実施形態において、このことは、多層成形スタンプを介して達成される。スタンプは、基板上のポリマー層内に、対応する多層インプリントを残す。一態様において、本発明は、ビア及びトレンチを誘電材料内に同時にパターン加工するＵＶ成形方法を提供する。本発明を具体化するこのＵＶ成形方法は、正味ＲＣ時定数が減少し、所定数の相互接続レベルについての製造の複雑さが減少した、複合多段階層相互接続構造体の製造を可能にする。簡単に説明されることになる本発明の好ましい実施形態において、低ｋ誘電材料のようなＵＶ硬化可能な誘電材料内に２つのレベルのパターンを形成するために、ＵＶ成形リソグラフィが用いられる。次に、成形された材料がライナ及び触媒で被覆され、ビア接続部及び相互接続部の製造を助ける。
【００１５】
本発明の好ましい実施形態が、添付図面を参照して、ほんの一例として説明されるであろう。
【発明を実施するための最良の形態】
【００１６】
図２を参照すると、本発明の一実施形態では、ステップ１０１において、拡散障壁層１３０が基板１００上に堆積される。拡散障壁層１３０は、誘電体と、後に取り付けられるデバイスの層に接続するために前に製造されたビア又はワイヤ接続との両方を覆う。第１の均質の誘電体層１４０が、拡散障壁１３０上に堆積される。均質の窒化シリコン・エッチング停止層１５０が、第１の誘電体層１４０上に堆積される。均質の第２の誘電体層１６０が、エッチング停止層１５０上に堆積される。窒化シリコン・ハードコート層１７０が、第２の誘電体層１６０上に堆積される。均質の液体プレポリマー・レジスト層１８０が、ハードコート層１７０上に堆積される。誘電体層１４０及び１６０は、Ｄｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏｍｐａｎｙ社から入手可能な前述のＳｉＬＫ材料から形成することができる。レジスト層１８０の堆積は、スプレー・コーティング、スピン・コーティング、ピペッティングによって、又はローラ・コータを介して達成することができる。他の堆積技術も可能である。レジスト層１８０は、アクリレート・ベース又はウレタン・ベースのものにしてもよい。こうしたレジスト材料は、例えば、Ｍａｓｔｅｒ  Ｂｏｎｄ，Ｉｎｃ社、又はＳｔａｒ  Ｔｅｃ．Ｉｎｃ社から容易に入手可能である。
【００１７】
ステップ１０２において、パターン加工された透過性スタンプ１２０が、レジスト層１８０内に圧入される。次に、スタンプ１２０のパターンが、レジスト層１８０と潤滑接触状態で基板と位置合わせされる。スタンプ１２０を通して、光学的に位置合わせを行うこともできる。光学的位置合わせは、ライン・パターンのより大きい遠いバックエンドについて十分な精度（＞１００ｎｍ）を達成し、一方、ライン・パターンのより小さいバックエンドについては、３０−１００ｎｍのオーダーの精度が望ましく、このことは、以下に述べられる適応位置合わせを必要とする。位置合わせに続いて、レジスト層１８０において、スタンプ１２０からのパターンがインプリントされる。このパターンは、第１のレベル１２１及び第２のレベル１２２を含む。次に、パターン加工されたレジスト層１８０は、スタンプ１２０を貫通するＵＶ露光によって固化される。
【００１８】
ステップ１０３において、スタンプ１２０が、成形されたレジスト層１８０から分離される。アッシングによって、レジストのいずれの残留層も取り除かれる。パターンの下部の第２のレベル１２２は、ハードコート層１７０と一致する。このように、ハードコート層が露出される。
【００１９】
ステップ１０４において、露出されたハードコート層１７４、第２の誘電体層１６０の下にある領域、エッチング停止層１５０、第１の誘電体層１４０、及び、場合によっては拡散障壁層１３０を貫通するように、反応性イオン・エッチングが行われる。ステップ１０５において、上部の第１のレベル１２１のパターン加工だけが残るまで、アッシングによってレジスト層１８０が減少される。この薄層化動作は、パターンの横方向寸法への影響を最小にするように最適化されることが好ましく、又はスタンプにおいてパターンの拡大を補償することができる。ここで、第１のレベル１２１のパターン加工は、ハードコート層１７０と一致し、開口部は、所望の寸法の第２のリソグラフィ作業と一致する。ステップ１０６において、露出されたハードコート層１７０及び誘電体層１６０の下にある領域を通り、エッチング停止層１５０まで貫通するように、再び反応性イオン・エッチングが行われる。このように、第２の誘電体層１６０にわたる第１の部分、及び第２の誘電体層１４０にわたる第２のレベルを有するキャビティ１９５が形成される。次に、レジスト層１８０の残りの部分が剥離される。
【００２０】
ステップ１０７において、タンタルのようなライナが、ハードコート層１７０及びキャビティ１９５の内面上に均質的に堆積される。ステップ１０８において、銅１９０が、キャビティ１９５内に堆積され、ビア及びワイヤ・レベル相互接続部を形成する。めっきプロセス中、ライナ及び触媒は、誘電体層１６０及び１４０のためのマスクとして働く。触媒を選択的に不活性化することによって、キャビティ１９５の外側への銅の堆積が防止される。チオール（ｔｈｉｏｌ）印刷によって、選択的な活性化を実行することができる。チオール印刷は、ハードコート層１７０をパターン加工されていないチオール・インクのエラストマー・スタンプと接触させることによって行うことができる。次に、さらなる処理に備えてＣＭＰを行い、余分な銅を取り除く。こうしたさらなる処理は、１つ又はそれ以上の層の相互接続部を付加することを含むことができる。
【００２１】
図３を参照すると、本発明の別の実施形態においては、「単一成形ダマシン」法が行われ、この方法では、ステップ１１１において、液体プレポリマーの低ｋ誘電体２００の均質な層が、基板１００上の相互接続層１３０上に直接堆積される。図２を参照してここに前述された犠牲ポリマー・レジスト層１８０は、ここに用いられていない。誘電体層２００の可能なコンポーネントの詳細が、簡単に与えられる。誘電体層２００の堆積は、スプレー・コーティング、スピン・コーティング、ピペッティングによって、又はローラ・コータを介して達成することができる。他の堆積技術も可能である。
【００２２】
ステップ１１２において、パターン加工された透過性スタンプ１２０が、誘電体層２００内に圧入される。スタンプ１２０のパターンが、誘電体層２００と潤滑接触状態で基板と位置合わせされる。また、スタンプ１２０を通して、或いは、さらに適応位置合わせによって、光学的に位置合わせを行うことができる。位置合わせに続いて、液体誘電体層において、スタンプ１２０からのパターンがインプリントされる。次に、パターン加工された誘電体層２００は、スタンプ１２０を貫通するＵＶ露光によって固化される。ここで、スタンプ１２０は、成形された誘電体層２００から分離される。
【００２３】
基板１２０上のいずれかの下にある相互接触部との接触点を電気的に露出させるように、アッシングが行われる。このように、スタンプ１２０のパターンと実質的に同じ２つのレベルの形状を有するキャビティ１９５が、誘電体層２００内に形成される。キャビティ１９５の最も低い第２のレベルは、下にある拡散障壁１３０、又は下にある相互接続金属の金属とちょうど一致する。ステップ１１３において、タンタルのようなライナ２３０が、誘電材料及びキャビティの内面上に均質的に堆積される。めっき触媒２２０が、ライナ上に堆積される。ステップ１１４において、銅１９０がキャビティ１９５内に堆積され、ビアを形成する。めっきプロセス中、ライナ２３０及び触媒２２０は、誘電体層２００のためのマスクとして働く。触媒２２０を選択的に不活性化することによって、キャビティ１９５の外側への銅の堆積が防止される。誘電体層２００上に上述のチオール印刷を行うことによって、選択的な不活性化を行うことができる。次に、さらなる処理に備えて、ＣＭＰを行い、余分な銅を取り除く。
【００２４】
低ｋ誘電材料は、３．９より低い誘電率ｋを有することが好ましく、２から３までの間の値を有することがさらに好ましい。本発明の特に好ましい実施形態において、低ｋ材料は、ベンゼン、シリコン−炭素−水素の複合体等のような芳香環を含む。製造プロセスの他のステップとの両立性があまりないため、炭素及びフッ素を含む材料は、あまり好ましいものではない。特に、フッ素は、望ましくない腐食特性を有する。同様に、塩素は、腐食特性を有する。したがって、ポリ塩化ビニルのような材料は、魅力的なものではない。例えば、融点又はガラス転移温度が低すぎるといったように、高温での安定性が制限されるため、ポリエチレンのような炭素−水素の複合体を有する材料は、あまり好ましいものではない。本発明の特に好ましい実施形態において、低ｋ材料は、アクリラート、ヒドロシラン、シルアノール・ビニル、ビニル、ヒドロシラン・チノール、エポキシ、スチレン、イソプレン、スルホン、又はウレタンのようなＵＶ硬化可能な架橋結合基を含む。こうした基は、前述の望ましい範囲の誘電率を有する。例えば、ポリイソプレンについては、ｋ＝２．４であり、ポリスチレンについては、ｋ＝２．６であり、ポリスルホンについては、ｋ＝２．１である。一般に、芳香側鎖は、低ｋ材料に対して望ましい熱安定性を提供する。
【００２５】
例えば、銅の代わりに、モリブデンのような他の導電性金属を堆積させることもできる。しかしながら、銅が、はるかに好ましい材料である。ここに前述された本発明の実施形態において、キャビティ１９５の下部の第２のレベルがビア層を形成し、該キャビティ１９５の上部レベルがワイヤ・レベル相互接続層を形成する。本発明を具体化する単一成形ダマシン法は、有機溶剤が仲介する現像又はレジスト剥離プロセスを有利に回避する。このことにより、可能な低ｋ材料の範囲が広がり、製造が簡単になる。具体的には、本発明を具体化する単一成形ダマシン法は、従来のデュアル・ダマシン法より少ないプロセス段階を含む。デュアル・ダマシンは、一般に、各々の相互接続層について、２つの誘電材料層で分離された３つの窒化シリコン層を堆積させることを含む。次に、パターン加工は、一般に、２つのレジスト・スピン、露光、現像、エッチング、及び剥離サイクルを含む。各々がプロセス段階を要求する複数の相互接続層があり得る。ＵＶ成形は、溶剤への露出を必要としないので、本発明を具体化する単一成形ダマシン法は、窒化シリコン・エッチング停止層又はハードコスト層を必要としない。
【００２６】
スタンプが誘電材料内のナノ孔についての境界条件を機械的に定めるので、多孔の低ｋ誘電材料のＵＶ成形は有利である。このことは、キャビティ内に閉鎖面を形成する。パターン転写のためのアッシングにより、こうした孔が空いたままになることがある。半導体の形状サイズが減少し続けるので、特に形状サイズがナノ孔の寸法に近付くとき、誘電材料内のナノ孔を閉鎖することが、ますます重要になる。
【００２７】
本発明を具体化するＵＶ成形プロセスは、１つの面に制限されるものでない。代わりに、本発明を具体化するＵＶ成形プロセスを、同時に異なるレベルで実行することもできる。共通のリソグラフィ面上にある隣接する導体を互い違いに配置し、間隔を増大させて容量を減少させること、及び／又は、該導体の垂直方向及び／又は横方向の拡大を可能にして抵抗率を減少させることが可能である。本発明を具体化するＵＶ成形プロセスは、従来のプロセスに代わる安価な代替物を提供するので、以前は不経済であった付加的な相互接続層をＩＣ設計に付加することが可能になる。ここに前述された本発明の実施形態の利点は、複製中のリソグラフィ層の間の固有の位置合わせである。ここで、中間層の位置合わせ精度は、スタンプ製造プロセス単独の精度によって決まる。
【００２８】
スタンプ１２０は、ガラス、シリコン、又は水晶のよう剛体材料から形成することもできる。例えば、ｅビーム、又は光リソグラフィ・パターン加工、及びシリコン基板上のシリコン酸化物層の反応性イオン・エッチングによって、スタンプ１２０を形成することができる。酸化物層が最初に光パターン加工される。次に、パターン加工された酸化物が、下にあるシリコンのエッチングに対して選択的に障壁を形成する。エッチングによって、パターンがシリコンに転写される。パターン加工されたシリコンを、プラズマ・テフロン層で被覆することができる。テフロンは、後にスタンプを圧入する材料からスタンプ１２０をわずかに剥離するのを助け、作業中の磨耗を減少させる。
【００２９】
ｅビーム・リソグラフィによって、スタンプ１２０を成形するためのマスター又はスタンプ１２０を製造することができる。例えば、シリコン基板上にマスターを形成することができる。第１のレジスト層が基板上に堆積される。次に、第１のレジスト層は、第１のレベルのパターン加工を定めるｅビームによって選択的に露光される。次に、第２のレジスト層が、基板上に堆積される。次に、第２のレジスト層は、第２のレベルのパターン加工を定めるｅビームによって選択的に露光される。第１及び第２のレジスト層が、組み合わされて現像され、第１のレベルのパターン加工上に重ねられた第２のレベルのパターン加工を残す。このように、組み合わされたパターンは、２つのレベルを含む。再び、プラズマ・テフロン層が組み合わされたパターン上に堆積され、スタンプを完成させる。スピン等によって第１及び第２のレジスト層を堆積させることもできる。
【００３０】
代替的に、ゴム又はＰＤＭＳのようなエラストマー材料からスタンプ１２０を形成することもできる。有利なことに、ＰＤＭＳの硬度は、調整可能である。剛性スタンプ及びエラストマー・スタンプの両方が、類似したパターン・サイズを達成できる。約３５ｎｍの形状サイズが実現可能である。実験により、本発明の例は、例えば、８ｃｍの直径基板の上の１３０ｎｍの形状サイズ、約２００ｎｍのパターン高に基づいた相対的に高いアスペクト比、及び驚くほど良好な側壁定義を有する、比較的広い面積の成形を達成できることが示される。エラストマー・スタンプは、基板と共形に接触する。有利なことに、共形の接触は、欠陥に対する耐性をもつ。このことにより、特に比較的広い面積を成形する場合、剛性スタンプを用いて可能なものより高い歩留まりが可能になる。別の利点は、垂直方向の側壁を有する高アスペクト比の形状の場合でさえ、成形された材料からのエラストマー・スタンプの剥離がわずかであることである。
【００３１】
本発明の実施形態が、多層のＩＣ相互接続部の製造に関連して、ここに前述された。しかしながら、本発明は、他の多くの多段階層構造体の製造にも等しく適用可能である。１つのこうした構造体が、図２及び図３に関連してここに前述された多層スタンプ１２０である。マスターを硬化可能な材料に圧入することによって、こうしたスタンプを形成することができる。エラストマー材料からマスターを形成することが好ましい。エラストマー・マスターからスタンプを成形する利点は、マスターを損傷するリスクなしに、該マスターから多くのスタンプを複製できることである。エラストマー・マスターは、成形されたスタンプが垂直方向の側壁又は波形の側壁を含むときでさえ、成形されたスタンプの効率的な剥離を容易にする。こうした形状を、剛性マスターに恒久的に結合させることができる。
【００３２】
本発明の好ましい実施形態において、スタンプ１２０が、第１及び第２のリソグラフィ・レベルを含むパターンを有する透過性のエラストマー・マスターから成形される。最初に、スタンプ１２０が形成される空所を支持する基板が、ＵＶ硬化可能な液体プレポリマー・レジストの均質な層で被覆される。次に、マスターが、レジスト層と接触させられ、空所に対して位置合わせされる。マスターを貫通する光学的位置合わせを用いることができる。次に、マスター上のパターンがレジスト層に圧入される。マスターを通してＵＶに露光することによって、パターン加工されたレジスト層が固化される。次に、マスターが、硬化されたレジスト層から剥離される。アッシングによって、いずれの残余レジストも取り除かれる。この段階において、硬化されたレジスト層のトポロジーは、実質的にマスターのパターンと合致する。ここで、レジスト層内の第１のレベルのパターンに基づいたイオン・ミリングによって、第１のレベルのパターンが空所に転写される。第２のレベルのパターンまでレジスト層を取り除くために、アッシングが行われる。ここで、レジスト層において第２のレベルのパターンだけが存在する状態で、イオン・ミリングが行われる。残りのレジストが取り除かれ、スタンプ１２０を露出させる。この技術を介して、２つより多いレベルのパターン加工をスタンプ１２０に提供できることも理解されるであろう。
【００３３】
時折先に示したように、光学的位置合わせを用いて、スタンプ１２０を、形成されることになる材料を支持する基板に対して配置することができる。本発明の好ましい実施形態において、スタンプ１２０は、エラストマー材料から形成され、基板に対するスタンプ１２０の光学的位置あわせを強化するため、或いは該光学的位置合わせと置き換えるために、機械的位置合わせが用いられる。図４を参照すると、本発明の特に好ましい実施形態において、基板１００は、該基板が形成されることになる表面から離間配置された複数の突出部３１０、３２０を支持する。この突出部３１０、３２０は、スタンプ１２０のパターン内の相補的陥凹部３３０、３４０に対応する。
【００３４】
最初に、ステップ３５０において、ＵＶ硬化可能な液体プレポリマーの液滴３００が、基板１００の表面上及び突出部３１０、３２０上に堆積される。液滴３００は、例えば、ピペッティングによって堆積させることができる。本発明の他の実施形態において、液体プレポリマーは、均質な層といった別の形態で、正確に測定された量で堆積させることができるので、成形の際にプレポリマーの横方向に長い距離の流れを必要としない。ステップ３６０において、スタンプ１２０が圧入され、該スタンプ１２０上の陥凹部３３０、３４０が基板１００上の突出部３１０、３２０とほぼ位置合わせされるように、堆積されたプレポリマーと接触する。一般的な位置合わせにおいては、光学的技術を用いることもできる。スタンプ１２０が基板１００の方向に押されるので、間にある液体ポリマーの堆積物が併合して均質な層２００を形成する。ポリマーの層２００は、スタンプ１２０と基板１００との間の接触を円滑にし、該スタンプ１２０と該基板１００との間の摩擦を減らし、よって、該基板１００に対するスタンプ１２０の横方向の動きを容易にする。基板１００上の隣接する突出部３１０、３２０間の間隔は、スタンプ１２０上の対応する陥凹部３３０、３４０間のものよりわずかに大きいので、ステップ３７０において、陥凹部３３０、３４０が突出部３１０、３２０の上に着座するようになったとき、該スタンプが横方向に伸長される。スタンプ１２０を形成するエラストマー材料は、こうした伸長を吸収する。横方向の伸長が、基板１００に対してスタンプ１２０上のパターンを位置決めする精度を改善し、よって、プレポリマーを形成する精度を改善する。ウェハとスタンプとの間のミスマッチを引き起こす製造又はプロセスによって、スタンプを伸縮させることができる。
【００３５】
突出部３１０、３２０及び対応する形状３３０、３４０の形状は、円錐形又は切頭円錐形とすることができる。しかしながら、円錐形状及び切頭円錐形状は、製造が比較的困難である。したがって、本発明の好ましい実施形態において、突出部３１０、３２０及び陥凹部３３０、３４０は、それぞれ基板１００及びスタンプ１２０の表面と直角に延びる側部を有する。円錐形状に近づき、したがって類似した伸長及び位置合わせ効果を達成するために、各突出部の先端部は、円錐の頂点と同種の狭端部を定める内部の段を含む。突出部及び陥凹部の平面図は、円形又は正方形にすることができる。本発明の他の実施形態において、基板１００内に陥凹部を形成することができ、スタンプ１２０内に対応する突出部を形成することができる。他の形態の相補的形状をスタンプ１２０及び基板１００上に設け、ここに前述された機械的伸長及び位置合わせ効果をもたらすこともできる。
【００３６】
図５を参照すると、本発明の特に好ましい実施形態において、スタンプ１２０内の各陥凹部３３０の中心は、基板１００上の対応する突出部３１０の中心から、変位ｄだけオフセットしている。変位ｄは、例えば、約２００ｎｍとすることができる。余分な潤滑液体プレポリマー２００が、各突出部３１０の端部に堆積される。スタンプ１２０及び基板が接合されるとき、基板１００上の突出部３１０が、対応する陥凹部３３０に入る。突出部３１０の端部領域がより狭いと、この進入が容易になる。各々の陥凹部３３０は、変位ｄの方向に拡張され、対応する突出部３１０を収容する。このように、スタンプ１２０において、スタンプ材料の弾性に対する横方向の力が生成される。各々の陥凹部３３０の拡張は、余分なプレポリマーのための出口経路を提供し、スタンプ材料によって課された弾性圧力のもとで余分なプレポリマーが逃げることを可能にする。各々の陥凹部３３０内の弾性圧力は、スタンプ材料内の相対的な復元力と関連付けられる。この復元力が、対応する突出部３１０の周りの各陥凹部３３０を閉鎖する傾向がある。完全に閉鎖された場合、各陥凹部と対応する突出部との間のオフセットにより、スタンプ材料内の位置合わせ張力が生じ、特に該スタンプ材料内にパターンが形成される。各陥凹部３３０の深さは、約２５０ｎｍの長さの狭い端部を有する突出部の場合に約５００ｎｍとすることができ、先端部における突出部の幅と基板１００の表面における突出部の幅との間は、約２００ｎｍになる。他の寸法も明らかに可能である。
【００３７】
本発明を具体化する接触リソグラフィ・プロセスは、触媒のための先駆材料、並びに拡散及びエレクトロマイグレーション障壁を適用するための改善された手法を提供することもできる。
【図面の簡単な説明】
【００３８】
【図１】従来のＵＶ成形プロセスのブロック図である。
【図２】本発明を具体化するＵＶ成形プロセスのブロック図である。
【図３】本発明を具体化する別のＵＶ成形プロセスのブロック図である。
【図４】本発明を具体化する更に別のＵＶ成形プロセスのブロック図である。
【図５】図４と関連したＵＶ成形プロセスの別のブロック図である。
【図１】
2007507860.tif 000003
【図２】
2007507860.tif 000004
【図３】
2007507860.tif 000005
【図４】
2007507860.tif 000006
【図５】
2007507860.tif 000007
【手続補正書】
【提出日】平成17年8月2日(2005.8.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表面（１００）上に多段階層構造体を形成する方法であって、前記方法が、
前記表面上に硬化可能な液体層（１８０、２００）を堆積させるステップと、
エラストマー材料から形成され、内部に多層のパターン（１２１、１２２）を有するスタンプ（１２０）を前記液体層に圧入し、前記パターンが定める多段階層構造体を該液体層内に生成するステップと、
前記液体層を硬化させ、内部に前記多段階層構造体を有する固体層を生成するステップと
を含み、
前記方法は、前記圧入するステップの前に、前記スタンプと前記表面のうちの一方の上にある突出部（３１０、３２０）と該スタンプと該表面のうちの他方の上にあって前記突出部を受ける陥凹部（３３０、３４０）とからなる前記スタンプ及び前記表面上の相補的形状を介して、該スタンプを該表面に対して位置合わせするステップをさらに含み、
前記位置合わせするステップは、前記液体層を介して前記表面に対する前記スタンプの動きを円滑にするステップを含み、
前記位置合わせするステップは、前記スタンプを伸長させるステップを含む方法。
【請求項２】
前記突出部は、前記対応する陥凹部に対して（ｄ）だけオフセットし、前記スタンプを変形させる、請求項１に記載の方法。
【請求項３】
前記堆積させるステップは、前記液体層を含む余分な液体を前記突出部上に堆積させるステップを含む、請求項１又は請求項２に記載の方法。
【請求項４】
前記位置合わせするステップは、対応する突出部と接触したときに、前記陥凹部を前記オフセットの方向に拡張させるステップを含み、前記スタンプの弾性が、前記余分な液体のための出口経路を与え、各陥凹部が対応する突出部の周りを閉鎖することを可能にする、請求項３に記載の方法。
【請求項５】
前記固体層が誘電材料（２００）から形成され、前記多段階層構造体が、該固体層内に多層のキャビティ（１９５）を備える、前記請求項のいずれかに記載の方法。
【請求項６】
前記固体層がレジスト材料（１８０）から形成され、前記多段階層構造体が該固体層内に多層のキャビティ（１９５）を備え、前記堆積させるステップは、誘電体層（１４０、１６０）上に液体形態の前記レジスト材料を堆積させるステップを含む、請求項１から請求項４までのいずれか１項に記載の方法。
【請求項７】
前記固体層を介して前記誘電体層をエッチングし、前記キャビティを該固体層から該誘電体層に転写するステップを含む、請求項６に記載の方法。
【請求項８】
前記キャビティ内に金属（１９０）を堆積させ、誘電材料内に埋め込まれた導電性構造体を生成するステップを含む、請求項５、請求項６、又は請求項７のいずれか１項に記載の方法。
【請求項９】
前記誘電体層上でチオール印刷を実行し、前記キャビティの外側に前記金属が堆積することを防止するステップを含む、請求項８に記載の方法。
【請求項１０】
前記キャビティは、前記導電性構造体の長手方向要素に対応する第１のレベル（１２１）と、該導電性構造体の横方向要素に対応する第２のレベル（１２２）とを備える、請求項５から請求項９までのいずれか１項に記載の方法。
【請求項１１】
前記長手方向要素は、集積回路のための多段階層相互接続構造体の隣接するレベル間の電気接続を完成させるためのビアを備え、前記横方向要素は、前記集積回路のための隣接するレベルの１つの内部の電気接続を完成させるためのワイヤを備える、請求項１０に記載の方法。
【請求項１２】
前記硬化するステップは、前記スタンプを介して前記液体層を紫外線に露光させるステップを含む、前記請求項のいずれかに記載の方法。
【請求項１３】
多段階層相互接続構造体を有する集積回路を製造する方法であって、前記方法が、
前記相互接続構造体の隣接するレベルの少なくとも一対の間で、請求項１１に記載されるような方法を実行することによって、導電性構造体を形成するステップを含む方法。
【国際調査報告】
2007507860.tif 000008
2007507860.tif 000009
2007507860.tif 000010