(57)【要約】  フォトレジスト層の粘着性を改良する非晶質炭素層（１６）を含む半導体デバイス（１０）、及びその半導体デバイスを製造する方法。デバイス（１０）は、表面（１５）を有する基板（１２）と、該基板の表面（１５）に設けられた非晶質炭素層（１６）と、該基板の表面に設けられた低表面エネルギー材料（１４）層とを含む。デバイス（１０）は、表面（１５）を有する基板（１２）を提供するステップと、低表面エネルギー材料層（１４）を析出させるステップと、プラズマ化学気相成長（ＰＥＣＶＤ）やスパッタリングを用いて、基板（１２）の表面に低表面エネルギー材料層（１４）に接する非晶質炭素層（１６）を析出させるステップとから形成される。
2007508693.tif 000002
【特許請求の範囲】
【請求項１】
表面を有する基板と、
前記基板の表面に形成された低表面エネルギー材料層と、
前記基板の表面を覆うように設けられ、かつ前記低表面エネルギー材料層に接する非晶質炭素層と
を備えるデバイス。
【請求項２】
請求項１記載のデバイスにおいて、
前記低表面エネルギー材料は、前記基板の表面と前記非晶質炭素層との間に形成され、フォトレジストスタックは、前記非晶質炭素層の最上面に形成されているデバイス。
【請求項３】
請求項３記載のデバイスにおいて、
前記フォトレジストスタックは、多層フォトレジストとして形成されているデバイス。
【請求項４】
請求項１記載のデバイスにおいて、
前記低表面エネルギー材料は、非晶質フッ素重合体、半晶質フッ素重合体、パリレン、及びシリコンベース材料からなる群より選ばれたものであるデバイス。
【請求項５】
請求項１記載のデバイスにおいて、
前記非晶質炭素層はポリマー状炭素からなるデバイス。
【請求項６】
請求項１記載のデバイスにおいて、
前記非晶質炭素層はダイヤモンド状炭素からなるデバイス。
【請求項７】
表面を有する基板と、
前記基板の表面に接するように形成された低表面エネルギー材料層と、
前記低表面エネルギー材料層の最上面に接するようにプラズマ化学気相成長法により形成された非晶質炭素層と、
前記非晶質炭素層の最上面に接するように形成されたフォトレジストスタックと
を備えるデバイス。
【請求項８】
表面を有する基板と、
前記基板の表面に接するように形成され、プラズマ化学気相成長法により析出された非晶質炭素層と、
前記非晶質炭素層の最上面に接するように形成された低表面エネルギー材料層と
を備えるデバイス。
【請求項９】
デバイスを形成する方法であって、
表面を有する基板を提供するステップと、
前記基板の表面に低表面エネルギー材料層を形成するステップと、
前記基板の表面を覆うように、かつ前記低表面エネルギー材料に接するように非晶質炭素層を析出させるステップと
を備える方法。
【請求項１０】
請求項９記載のデバイス形成方法において、
前記低表面エネルギー材料層を形成するステップは、前記基板と前記非晶質炭素層との間に低表面エネルギー材料層を形成するステップと、前記非晶質炭素層の最上面にフォトレジストスタックを形成するステップとを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造方法に係り、詳しくは、改良された粘着性を有する半導体デバイス等の電子デバイスと、有機層の高い粘着性を含むデバイスの製造方法に関する。
【背景技術】
【０００２】
テフロンＡＦ（登録商標）等の低表面エネルギー材料の層を表面に有する基板にフォトレジスト粘着の形態で有機材料層を粘着させること、及び基板表面に低表面エネルギー材料を粘着させることは、現在の方法では十分に行うことができない。結果として、フォトリソグラフィ法の品質が低下し、多層デバイスを構成する各層に低表面エネルギー材料を組入れることができなくなる。低表面エネルギー材料を上面に有する種々の基板の表面に対するフォトレジスト等の有機材料の粘着性を改良するための試みが幾つかある。前処理を行わないと、有機フォトレジスト材料は低表面エネルギーの表面を湿らさないため、パターン化を可能にする方法では、これらの表面を被覆することはできない。多くの表面前処理が選択的に使用されるが、これら従来の手法によれば、全ての必要な処理工程を終了させるのに必要とされる耐粘着性の実証がなされていない。これらの手法の幾つかは、本来的に極めて一時的な効果を生じるものの、その他の手法によれば、現像工程中や、例えば、水酸化アンモニウム（ＮＨ４ＯＨ）溶液（１０％水溶液）等の洗浄溶液への浸漬中に、フォトレジスト層がウェハ表面から剥離してしまうことが確認されてきた。このＮＨ４ＯＨ溶液は、エッチングや成膜等の処理工程の前に、ウェハ表面を洗浄するためによく使用される。
【０００３】
レジスト粘着性を促進させるため、表面を変化させる前処理の選択に関する幾つかの試みがなされてきた。これらの選択には、脱水ベーク、薄膜中間層に使用されるｉ線反射防止膜及びＤＵＶ反射防止膜の適用、標準的なＨＭＤＳ蒸気の下塗り、及び、幾つかのシランベース有機カップリング剤の適用が含まれる。しかしながら、これらの方法では、いずれも粘着性を十分に向上させることができなかった。
【０００４】
レジストコーティングのためのシリコンウェハを準備する手段として工業的によく用いられるプロセスとして、ヘキサメチルジシラサン（ＨＭＤＳ）によるプライムウェハ表面の気化がある。しかしながら、ＨＭＤＳは、シリコン及びその酸化物とだけ化学的な適合性を有しており、多くの他の材料とは同じように反応しない。シリコン表面に対してＨＭＤＳが気相状態で適用されると、有機単一層は、水、又は、現像液やＮＨ４ＯＨ等の他の水溶液に対して撥水性を有するようになる。基板／レジスト界面における膜の撥水性は、レジストを粘着したり、膜を形成するのに十分な表面エネルギーを維持する一方、それに続く現像や洗浄等の湿式処理の際にレジスト膜が浮き上がるのを抑止する。水の表面接触角が該表面の撥水性及び表面エネルギーの適切な基準となることは知られている。ＨＭＤＳにより適切に下塗りされたシリコンについて、その表面での水滴の接触角は６５〜７２°の範囲であることが一般的である。また、従来の蒸気による下塗りでは、ウェハが再び下塗りされるまでに３日間しかもたなかった。加えて、蒸気による下塗りを行う間、ウェハの温度は、３０分を超える時間、１５０℃にされている。このことは、温度検知の確実な利用にとって問題となり、また、前述したように、ＨＭＤＳによる蒸気下塗りは、テフロンや他のフッ素重合体等の多くの低表面エネルギー材料に対しては効果を発揮しない。
【０００５】
前述したように、ウェハの表面、具体的には、低表面エネルギー材料の表面に対する有機材料の粘着性を促進する他の方法が存在する。蒸気下塗りのため不活性である表面を変化させるのによく用いられる方法の一つとして、化学気相成長（ＣＶＤ）プロセスを用いて、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ）等の第２材料からなる薄い層（＜５０ｎｍ（５００Ａ））を表面に施すことがある。このような材料の析出を、従来のＨＭＤＳ蒸気下塗りと組み合わせると、ウェハ表面に対するレジスト層の粘着性を優れたものにする。しかしながら、そうしたコーティングは後で除去しなければならず、これには更なる問題がある。例えば、一般的にドライエッチング技術によるＳｉＮ材料の除去は非常に攻撃的であり、脆性を有するウェハのエピ層に損傷を与える虞がある。
【０００６】
ウェハに対するフォトレジストの粘着性を促進するための他の方法も存在する。例えば、レジストにより表面コーティングする前に、酸素プラズマを用いて表面を粗くすると共に表面に酸素を付与する方法がある。このプロセスは一時的に表面エネルギーを上昇させるものの、分子中の低表面エネルギー官能基が表面に向かって再び移動し、元の低いレベルエネルギーに復帰することから、一時的な効果を生じるだけである。その上、望ましくない表面粗さが後に残されてしまう。非晶質テフロンＡＦ（登録商標）が使用される場合、酸素プラズマはテフロンＡＦ（登録商標）の表面を粗くして粘着性を増大させるが、レジスト溶剤によるテフロンＡＦ（登録商標）への攻撃を許容してしまう。更に、界面活性剤をフォトレジスト材料に混ぜて表面の湿った状態を促進することも提案されている。このプロセスは複雑であり、最初のコーティングによる湿潤が不完全であることが多いため、２倍のレジストコーティングを必要とする。一般的には、１０〜１５％の界面活性剤がレジストに対し必要とされるが、第１コーティングによって８０％の被覆率しか得ることができない。
【０００７】
最後に、他の材料が界面粘着性促進剤として使用されている。アルミニウムが使用されてきたが、アルミニウムはレジスト現像剤をエッチングするため、それにより、分解能が制限されてしまう。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、半導体デバイス、光子デバイス、マイクロ流体デバイス、音響波デバイス、インプリントテンプレート等のデバイスであって、低表面エネルギー材料に対するフォトレジストの粘着性を高くするか、或いは、基板に対する低表面エネルギー材料の粘着性を高くする界面材料を含むデバイスを提供することにある。
【０００９】
本発明の更なる目的は、粘着性をより一層高くする界面材料を含み、その後のレジスト及び界面層の除去によっても、下方に存在する材料表面に損傷を与えることのないデバイスを提供することにある。
【００１０】
本発明の更なる目的は、粘着性をより一層高くする界面材料を含むと共に、低表面エネルギー層をパターン化する従来のエッチングプロセスと組み合わされた従来の方法で、レジスト層を使用可能にするデバイスを提供することにある。
【００１１】
本発明の更に別の目的は、低表面エネルギー材料に対するフォトレジストの粘着性を高くするか、或いは、基板に対する低表面エネルギー材料の粘着性を高くする界面材料を提供するステップを含むデバイス製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
これらの要求及びその他の利点は、基板と、低表面エネルギー材料層と、基板の表面に設けられ、低表面エネルギー材料層に近接する非晶質炭素層とを含むデバイスと、このデバイスを製造する方法とを提供することにより概ね達成される。そのデバイスを製造する方法は、表面を有する基板を提供するステップと、基板上に低表面エネルギー材料層を析出させるステップと、基板の表面に設けられ、低表面エネルギー材料層に接する非晶質炭素層を析出させるステップとを含む。非晶質炭素層は、一般的なプラズマ化学気相成長法（ＰＥＣＶＤ）又はスパッタリングによって形成される。
【００１３】
本発明の、前述の目的及び利点、更なる目的及び利点、より具体的な目的及び利点は、当業者にとって、図面に加え、以下の好ましい実施形態の詳細な説明によって明らかとなる。
【発明を実施するための最良の形態】
【００１４】
ここでの記載を通じて、本発明を説明する各図面に従って、同じ部材番号が同じ要素を特定するために使用されている。更に、好ましい実施態様の記述を通じて、半導体デバイスが説明されているが、本開示により、「デバイス」という用語は、半導体デバイス、光子デバイス、マイクロ流体デバイス、音響波デバイス、インプリントテンプレート等を含み得ることが考えられる。図１は、本発明によるデバイス、即ち、半導体デバイスの製造方法を示す第１ステップの模式断面図である。図１に示すように、部材番号１０は、通常は半導体デバイスであり、第１ステップとして基板１２を提供するステップを含む。この実施態様において、基板１２は、シリコン又は酸化シリコン材料からなるものとして記載されている。より具体的には、基板１２は、シリコンからなるものとして記載されている。この開示によって、ＧａＡｓ，ＩｎＧａＡｓ，ＩｎＡｌＡｓ等のIII−Ｖ族材料、任意の類似材料、又は、シリコン、シリコン含有材料、一定の金属、及び金属酸化物等に限定されないが、半導体基板としてよく使用される他の材料から基板１２を製造することも考えられる。
【００１５】
基板１２の上面１３には、低表面エネルギー材料層１４が設けられている。低表面エネルギー材料層１４は、一般的にテフロンＡＦ（登録商標）により形成されるが、非晶質又は半晶質フッ素重合体、パリレン、その構造に対してシリコン成分（ポリジメチルシロキサン）を含むダウ・ビスベンゾシクロブテン（ダウＢＣＢ）等のシリコンベース材料、又は、それらの類似物のうちいずれか一つから形成されることも開示されている。この実施態様において、基板１２の表面１３には、低表面エネルギー材料層１４が、例えば、撥水性、不活性、低粘着／高剥離性、高電気抵抗等の低表面エネルギー材料に固有の特性を表面１３に付与し、また、磨耗、不純物汚染、又は他の異物から表面１２を保護するために設けられている。低表面エネルギー材料層１４は、一般的に湿り難いことが確認されており、そのため、それ自体に粘着したり、その表面を被覆したりするものはない。これにより、低表面エネルギー材料が有益である多くの場合、例えば、ｌｏｗ−ｋ材料、非粘着性マスクコーティング、ＭＥＭＳデバイス、マイクロ流体工学、ステップ・アンド・フラッシュ・インプリント・リソグラフィ（ＳＦＩＬ）技術のためのパターン化層、又はそれらと同類の場合に、低表面エネルギー材料の使用が阻止されてしまう。湿潤性を増大させ、かつ粘着性を向上させるため、非晶質炭素層１６が、低表面エネルギー材料層１４の最上面１５に成膜される。非晶質炭素層１６は、非晶質炭素材料からなり、一般的な半導体成膜技術を用いて低表面エネルギー材料層１４の表面１５に設けられることが開示されている。より具体的には、非晶質炭素層１６は、プラズマ化学気相成長（ＰＥＣＶＤ）又はスパッタリングによって、低表面エネルギー材料層１４の表面１５に析出される。プラズマ化学気相成長（ＰＥＣＶＤ）法を用いて析出される場合、非晶質炭素層１６は、水素、窒素、又は酸素等の他の元素を含み得ることは明らかである。非晶質炭素層１６によって、基板１２とフォトレジスト（後述する）との間の粘着性が高められる。
【００１６】
炭素層１６は、非晶質炭素からなる薄い層として開示されている。この好ましい実施態様において、非晶質炭素層１６は、工業的に周知である一般的なＰＥＣＶＤ技術又はスパッタリングによって、１０ｎｍ（１００Å）未満の厚み、好ましくは３ｎｍ（３０Å）〜７ｎｍ（７０Å）の厚みにまで析出される。こうして析出された非晶質炭素層１６は、低表面エネルギー材料層１４とその後に成膜されるフォトレジストとの耐粘着性を向上させ、低表面エネルギー材料層１４が従来のフォトレジスト及びエッチング処理が施されてパターン化されることを可能にする。
【００１７】
次に、部材番号１０で示されるウェハ積層体は、図２及び図３に示すように、有機フォトレジストスタック２０によってコーティングされる。有機フォトレジストスタック２０は、光及び又は電子ビームに敏感な材料を含む一以上の光現像有機フォトレジスト層からなる。図２に示すように、有機フォトレジストスタック２０は、フォトレジスト層２２を含む標準的な単一層のレジストとして形成される。図３に示すように、それとは別の構成として、有機フォトレジストスタック２０は、フォトレジスト層２２，２４を含む標準的な二層のレジスト等のような多層レジストとしても形成される。レジストスタック２０は、単一レジストスタックとして、又は多層レジストスタックとして形成されることに関係なく、要求されるパターンに応じて、ポジティブ型レジスト又はネガティブ型レジストを含むように形成されることは明らかである。
【００１８】
図４に示すように、ウェハスタック１０、詳しくは、レジストスタック２０は、次に、電子ビームや光等の標準的なリソグラフィ法により露出されてパターン化された後に、適当な湿性化学現像剤で現像される。図示されるように、スタック２０の領域２６が現像プロセスを通じて除去され、その結果、パターンが形成される。
【００１９】
次に、完全に現像されたウェハスタック１０が酸素プラズマ中で約１分間エッチングされると、パターン化を行うステップで露出された非晶質炭素層１６が部分的に除去されて、エッチングを行う次のステップに提供される。次にスタック１０は、酸素中で約１〜１０分間エッチングされると、低表面エネルギー材料層１４が部分的に除去される。その後、状況に応じて、スタック１０は、通常は１〜５分間、１０％ＮＨ４ＯＨ液中に浸漬される。スタック１０をＮＨ４ＯＨ液中に浸漬することで、その後のステップ、即ち、エッチングや金属化（メタライゼーション）などを行う前に、基板１２の露出面１３のクリーニング処理が施される。粘着の強度とその耐久性を測定するための基準は、室温で１０％の水酸化アンモニウム（ＮＨ４ＯＨ）水溶液に１０分間浸すことである。この時間の浸漬中に、レジスト構造にあっては、最小の、例えば、サブミクロンレベルの浮き上がりやアンダーカッティングですらも生じてはならない。
【００２０】
一般に、非晶質炭素層１６は、約１５秒で析出されるが、低バイアス又はゼロバイアスの酸素プラズマによって容易に除去される。図６に示すように、次の要求されるプロセスに続いて、有機レジストスタック２０及び非晶質炭素層１６が除去される。この除去ステップは、湿性化学溶解又は酸素プラズマアッシング又はそれらの組合せを含む技術によって行われる。炭素層と、本明細書に開示される単一又は二層レジストスタックとを用いたパターン化ウェハのサンプルを１分間現像し、そして、１０％水酸化アンモニウム溶液中に１０分間浸漬させた。パターン化されたレジストを走査型電子顕微鏡（ＳＥＭ）により検査した結果、レジストの浮き上がりや、外側面における層間剥離又はアンダーカッティング等の兆候が一切無いことが確認された。その結果、非晶質炭素層１６の含有は有機フォトレジストスタック２０の粘着に好適な低表面エネルギー材料層１４の表面１５をもたらすことが結論づけられた。
【００２１】
この開示によって、炭素層１６は、非晶質炭素からなり、２０ｎｍ（２００Å）未満の厚みで低表面エネルギー材料層１４の表面１５に析出されることが考えられる。しかし、３ｎｍ（３０Å）〜１，０００ｎｍ（１０，０００Å）の範囲の厚みを有してもよいことは明らかである。好ましい実施態様において、炭素層１６は、３０Å〜７０Åの範囲の厚みで形成される。炭素層１６の製造に好適なものとして、２種類の非晶質炭素が開示されている。より詳しくは、ポリマー状炭素材料（ＰＬＣ）及びダイヤモンド状炭素（ＤＬＣ）材料が炭素層１６として開示されている。好ましい実施態様において、ポリマー状炭素材料は、０．９ｇ／ｃｃ以下（〜０．９ｇ／ｃｃ）の低い密度と、２．０ＧＰａ以下（〜２．０ＧＰａ）の硬度と、６３３ｎｍの条件下で１．７以下（〜１．７）のｎ及び０．０２以下（〜０．０２）のｋである光学定数とを有し、水素をかなりの量含む６０％以下（〜６０％）のポリマーとして記載されている。ダイヤモンド状炭素材料は、窒素及び水素などの他の元素をかなりの量含み、酸素ですら含み得る３５％ポリマーとして記載されており、１．４ｇ／ｃｃ以下の（〜１．４ｇ／ｃｃ）の高い密度と、８．０ＧＰａ以下（〜８．０ＧＰａ）の硬度と、６３３ｎｍの条件下で１．９以下（〜１．９）のｎ及び０．２０以下（〜０．２０）のｋである光学定数とを有している。ＰＬＣとＤＬＣとの記載の間にある特定の炭素膜は評価しなかったが、それらも本適用において同様に作用するものと考えられる。非晶質炭素層１６は、低表面エネルギー材料層１４の表面エネルギーを変えることにより、低表面エネルギー材料層１４の表面１５に対するフォトレジストスタック２０の粘着性を高くして、フォトレジストスタック２０との適合性をより一層増大させると同時に、水又は水性混合物に対する撥水性についても提供する。
【００２２】
別の実施態様において、図７及び図８に示すように、非晶質炭素層１６’は基板１２’の最上面に形成され、低表面エネルギー材料層１４’は非晶質炭素層１６’の最上面に形成される。図１に示す構成要素と類似の全ての要素には、異なる実施態様を示すためプライム（’）を有する同様の番号が付されている。
【００２３】
より具体的には、第２実施態様に示すデバイスでは、基板１２’上に低表面エネルギー材料１４’を析出させることが要求されている。基板１２’に対する低表面エネルギー材料１４’の粘着性を促進するため、低表面エネルギー材料１４’を析出させる前に、非晶質炭素層１６’が基板１２’を覆うように、かつ該基板１２’に接するようにして析出される。この種の適用によれば、ｌｏｗ−Ｋ材料、非粘着マスクコーティング、ＭＥＭＳデバイス、マイクロ流体工学、及びＳＦＩＬデバイスのパターン化層にとって有益なものとなる。
【００２４】
図７及び図８に示すように、図１〜図６に開示された基板１２と同じ材料からなる基板１２’が提供される。次に、非晶質炭素層１６’が基板１２’を覆うように、かつ基板１２’の最上面１３’に接するようにして析出される。非晶質炭素層１６’は、図１〜図６の非晶質炭素層１６と同じ材料からなるものとして開示されており、基板１２’上の低表面エネルギー材料１４’の粘着性を高くしている。この特定の実施態様において、低表面エネルギー材料層１４’は、テフロンＡＦ（登録商標）から形成されるが、図１〜図６を参照して記載されるように、他の低表面エネルギー材料層からも形成される。
【００２５】
この特定の実施態様において、デバイス１０’を製造する際、基板１２’の表面１３’には、１０ｎｍ（１００Å）よりも薄い非晶質炭素の層が、ＰＥＣＶＤや先に開示された他の技術などを用いて析出される。この開示によって、層１６’は、通常は２０ｎｍ（２００Å）未満で形成されるが、３ｎｍ（３０Å）〜１，０００ｎｍ（１０，０００Å）の範囲の厚みを有し得ることは明らかである。
【００２６】
低表面エネルギー材料層１４’は、非晶質炭素層１６’上に析出されるか、或いは、スピンコーティングにより形成される。界面層として非晶質炭素を使用することによって、基板１２’に対する低表面エネルギー材料１４’の粘着性を高めることができる。
【００２７】
このように、有機層の粘着性を改良する非晶質炭素層と製造方法とを開示した。非晶質炭素層を含むことにより、低表面エネルギー材料層に対するレジスト層の粘着性が高められ、又は、基板に対する低表面エネルギー材料層の粘着性が高められる。こうした粘着特性の向上により、半導体デバイス、光子デバイス、マイクロ流体デバイス、表面音響波デバイス、インプリントテンプレートなどの製造を容易にし、低表面エネルギー材料のパターン化を容易にし、そして、レジスト層の除去を容易にする。
【図面の簡単な説明】
【００２８】
【図１】本発明による低表面エネルギー材料層に対するフォトレジストの粘着性を向上させる非晶質炭素層を含む半導体デバイスの第１実施形態を製造するステップを示す断面図。
【図２】本発明による低表面エネルギー材料層に対するフォトレジストの粘着性を向上させる非晶質炭素層を含む半導体デバイスの第１実施形態を製造するステップを示す断面図。
【図３】本発明による低表面エネルギー材料層に対するフォトレジストの粘着性を向上させる非晶質炭素層を含む半導体デバイスの第１実施形態を製造するステップを示す断面図。
【図４】本発明による低表面エネルギー材料層に対するフォトレジストの粘着性を向上させる非晶質炭素層を含む半導体デバイスの第１実施形態を製造するステップを示す断面図。
【図５】本発明による低表面エネルギー材料層に対するフォトレジストの粘着性を向上させる非晶質炭素層を含む半導体デバイスの第１実施形態を製造するステップを示す断面図。
【図６】本発明による低表面エネルギー材料層に対するフォトレジストの粘着性を向上させる非晶質炭素層を含む半導体デバイスの第１実施形態を製造するステップを示す断面図。
【図７】本発明による基板に対する低表面エネルギー材料層の粘着性を向上させる非晶質炭素層を含む半導体デバイスの第２実施形態を製造するステップを示す断面図。
【図８】本発明による基板に対する低表面エネルギー材料層の粘着性を向上させる非晶質炭素層を含む半導体デバイスの第２実施形態を製造するステップを示す断面図。
【図１】
2007508693.tif 000003
【図２】
2007508693.tif 000004
【図３】
2007508693.tif 000005
【図４】
2007508693.tif 000006
【図５】
2007508693.tif 000007
【図６】
2007508693.tif 000008
【図７】
2007508693.tif 000009
【図８】
2007508693.tif 000010
【国際調査報告】
2007508693.tif 000011