(57)【要約】  半導体装置（１０）の製造において、エッチングされる導電性材料（１６）上のパターニング積層部は、下層にあるオルトケイ酸テトラエチル（ＴＥＯＳ）層（２０）のパターニングに用いられるパターニングフォトレジスト層（２２）を有している。ＴＥＯＳ層（２０）は、従来より低い温度で成膜される。低温ＴＥＯＳ層（２０）は、有機反射防止膜（ＡＲＣ）（１８）上に設けられ、有機反射防止膜は、導電層（１６）上に設けられる。低温ＴＥＯＳ層（２０）は、有機ＡＲＣ（１８）とフォトレジスト（２２）との間の接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ＡＲＣ（１８）と共に望ましくない反射を低減させる位相シフト層として機能する。
2007500443.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に有機反射防止膜（ＡＲＣ）層を形成するステップと、
前記有機反射防止膜層上にオルトケイ酸テトラエチル（ＴＥＯＳ）層を成膜するステップと、
前記ＴＥＯＳ層上にフォトレジスト層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項２】
請求項１記載の方法において、
前記有機ＡＲＣ層は非晶質炭素を含む方法。
【請求項３】
請求項１記載の方法において、
前記有機ＡＲＣ層を約３０〜７０ｎｍの厚さに成膜する方法。
【請求項４】
請求項１記載の方法において、
前記ＴＥＯＳ層を約２５０〜３５０℃の温度で前記有機ＡＲＣ層上に形成する方法。
【請求項５】
請求項１記載の方法において、
前記ＴＥＯＳ層を約３５０℃以下の温度で前記有機ＡＲＣ層上に形成する方法。
【請求項６】
請求項１記載の方法において、
前記ＴＥＯＳ層の厚さは約２０〜３０ｎｍである方法。
【請求項７】
請求項１記載の方法において、
前記パターニングフォトレジスト構造体の側面をトリミングして、前記パターニングフォトレジスト構造体の幅を小さくするステップをさらに備える方法。
【請求項８】
請求項７記載の方法において、
前記ＴＥＯＳ層の少なくとも一部を前記パターニングフォトレジスト構造体の周囲から除去するステップをさらに備える方法。
【請求項９】
請求項８記載の方法において、
前記有機ＡＲＣ層の少なくとも一部を前記パターニングフォトレジスト構造体の周囲から除去することにより、パターニング積層部を形成するステップをさらに備える方法。
【請求項１０】
請求項９記載の方法において、
前記導電層を前記パターニング積層部の周囲から除去することにより、前記パターニング積層部の下層にゲート電極を形成するステップをさらに備える方法。
【請求項１１】
請求項１０記載の方法において、
前記パターニング積層部を除去するステップをさらに備える方法。
【請求項１２】
請求項１記載の方法において、
前記パターニングを２４８ｎｍ以下の波長の光を用いて行う方法。
【請求項１３】
請求項１記載の方法において、
前記導電層はポリシリコンを含む方法。
【請求項１４】
請求項１３記載の方法において、
前記ゲート電極上に側壁スペーサーを形成するステップと、
ソース／ドレイン領域を前記基板中に拡散させるステップとをさらに備える方法。
【請求項１５】
半導体基板と、
前記半導体基板上に形成された絶縁層と、
前記絶縁層上に形成された導電層と、
前記導電層上に形成された有機反射防止膜（ＡＲＣ）層と、
前記有機（ＡＲＣ）層上に形成されたオルトケイ酸テトラエチル（ＴＥＯＳ）層と、
前記ＴＥＯＳ層上に形成されたパターニングフォトレジスト層と、
を備える半導体装置。
【請求項１６】
請求項１５記載の半導体装置において、
前記有機（ＡＲＣ）層は非晶質炭素を含む半導体装置。
【請求項１７】
請求項１５記載の半導体装置において、
前記有機（ＡＲＣ）層は約３０〜７０ｎｍの厚さに成膜されている半導体装置。
【請求項１８】
請求項１５記載の半導体装置において、
前記ＴＥＯＳ層は約２５０〜３５０℃の温度で前記有機（ＡＲＣ）層上に形成されている半導体装置。
【請求項１９】
請求項１５記載の半導体装置において、
前記ＴＥＯＳ層は約３５０℃以下の温度で前記有機（ＡＲＣ）層上に形成されている半導体装置。
【請求項２０】
請求項１５記載の半導体装置において、
前記ＴＥＯＳ層の厚さは約２０〜３０ｎｍである半導体装置。
【請求項２１】
請求項１５記載の半導体装置において、
前記パターニングフォトレジスト層は、金属酸化物半導体トランジスタのゲート電極を形成するためのものである半導体装置。
【請求項２２】
請求項１５記載の半導体装置において、
前記導電層はポリシリコンを含む半導体装置。
【請求項２３】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に有機反射防止膜（ＡＲＣ）層を形成するステップと、
前記有機ＡＲＣ層上に有機シラン系前駆体を用いて酸化ケイ素キャップ層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項２４】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に化学量論量の窒化ケイ素層を形成するステップと、
前記化学量論量の窒化ケイ素層上に有機反射防止膜（ＡＲＣ）層を形成するステップと、
前記有機ＡＲＣ層上にシリコンリッチ酸化物層を形成するステップと、
前記シリコンリッチ酸化物層上にフォトレジスト層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項２５】
請求項２４記載の方法において、
前記シリコンリッチ酸化物層は少なくとも微量の窒素を含む方法。
【請求項２６】
半導体装置を製造する方法であって、
半導体基板を提供するステップと、
前記半導体基板上に絶縁層を形成するステップと、
前記絶縁層上に導電層を形成するステップと、
前記導電層上に有機反射防止膜（ＡＲＣ）層を形成するステップと、
前記導電層上に化学量論量の窒化ケイ素層を形成するステップと、
前記化学量論量の窒化ケイ素層上にシリコンリッチ酸化物層を形成するステップと、
前記化学量論量の窒化ケイ素層上にフォトレジスト層を成膜するステップと、
前記フォトレジスト層をパターニングして、パターニングフォトレジスト構造体を形成するステップと、
を備える方法。
【請求項２７】
請求項２６記載の方法において、
前記シリコンリッチ酸化物層は少なくとも微量の窒素を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、詳しくは、有機反射防止膜（ＡＲＣ）を用いる半導体装置に関する。
【背景技術】
【０００２】
半導体の製造では、積層膜エッチングのためのパターニング保護層を要する層が多く存在する。そうしたパターンエッチングで用いられる２つの公知技術として、無機反射防止膜（ＡＲＣ）ハードマスキングと、スピンオン有機底部反射防止膜（ＢＡＲＣ）とがある。無機ＡＲＣハードマスキングパターニング法は、ハードマスクエッチング時にハードマスクを保護するのに必要なフォトレジストの量によってフォトレジスト厚さの下限が設定されてしまうため、一部の利用分野において問題を引き起こす。この制限のため、良好な解像度を与えるフォトレジストの薄膜を使用できなくなる虞がある。スピンオンＢＡＲＣは、比較的容易に使用できるが、一般に、化学組成、それによるエッチング特性がフォトレジストとよく似ているため、厚みのあるフォトレジストを必要とする。これらの問題を回避するため、非晶質炭素薄膜の利用が提案されている。そのような膜の利用が半導体の製造に試みられてきたが、１ｃｍ２当たり３．０を超える比較的高い欠陥密度を有することが確認された。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従って、高い分離能と低い欠陥性とを有する改良された積層マスクが求められている。
【課題を解決するための手段】
【０００４】
以下、本発明を例を挙げて説明するが、添付の図面により限定されない。また、図中、同じの符号は同じの要素を示す。
図中の要素は簡潔及び明瞭さのために示されており、実寸に従って図示される必要のないことは、当業者にとって明白である。例えば、図中の幾つかの要素の寸法は、本発明の実施形態をより一層理解できるように、他の要素に対して誇張されていることもある。
【発明を実施するための最良の形態】
【０００５】
一態様において、エッチングされる導電性材料上のパターニング積層部には、基底層となるオルトケイ酸塩テトラエチル（ＴＥＯＳ）層のパターニングに使用されるパターニングフォトレジスト層が設けられている。ＴＥＯＳ層は、従来よりも低い温度で成膜されている。低温ＴＥＯＳ層は、導電層上の有機反射防止膜（ＡＲＣ）を覆うように設けられている。低温ＴＥＯＳ層は、有機ＡＲＣとフォトレジストとの接着を提供し、低い欠陥性を有し、ハードマスクとして機能し、有機ＡＲＣと共に望ましくない反射を低減させる位相シフト層として機能する。接着に関する問題は、１９３ｎｍリソグラフィー用に設計されたフォトレジストの導入によって一層困難なものとなっている。以下の説明によって、本発明の好ましい実施形態及び他の解決法の説明がより完全なものになる。
【０００６】
図１に示す半導体装置１０は、半導体基板１２、基板１２上の絶縁層１４、絶縁層１４上の導電性材料１６、導電性材料１６上の有機ＡＲＣ層１８、有機ＡＲＣ層１８上のＴＥＯＳ層２０、及びパターニングフォトレジスト層２２を備えている。この場合、パターニングフォトレジスト層２２は、ＭＯＳトランジスタのゲート位置を決めるためにパターニングされている。ＴＥＯＳ層２０は、好ましくは、摂氏３００℃の温度でＴＥＯＳを用いて形成される酸化物層である。有効なＴＥＯＳ層は、７３３．３Ｐａ（５．５Ｔｏｒｒ）の雰囲気下で、ＴＥＯＳ、酸素、及びヘリウムを使用し、アプライドマテリアルズ社製のセンチュラ５２００Ｄ×Ｚ成膜機を使用することにより成膜される。
【０００７】
ＴＥＯＳの流量は８４０ｍｇ／分であり、酸素の流量は８４０（ｃｍ３／分（大気圧、標準温度条件下））（ｓｃｃｍ）であり、ヘリウムの流量は５６０（ｃｍ３／分（大気圧、標準温度条件下））（ｓｃｃｍ）である。電力は、高周波に対し５１０ワットに設定され、低周波に対し１１０ワットに設定される。本装置及びこれらの設定値は一例であり、異なる値であってもよい。温度は、ＴＥＯＳの一般的な成膜温度４００℃よりも意図的に低く設定されている。その温度は、好ましくは、約３５０℃よりも低く設定される。また、その温度は、約２５０℃よりも高く設定される必要がある。他の装置であっても、少し異なる条件で概ね操作されるが、そのような設定値は実験に基づき定められている。本例では、基板１２はシリコンであり、絶縁層１４は、約１．５ｎｍの厚さを有する酸化ケイ素であり、導電性材料１６は、約１００ｎｍの厚さを有するポリシリコンであり、有機ＡＲＣ１８は、５０ｎｍの厚さを有し、かつ技術的に公知なプラズマ化学気相成長法（ＰＥＣＶＤ）を用いて成膜される水素化非晶質炭素膜であり、パターニングフォトレジスト２２は、２５０ｎｍの厚さを有している。１５０ｎｍよりも薄いフォトレジストが好ましい場合がある。それとは別に、１５０ｎｍの厚さを有するポリシリコンが好ましい場合もある。さらに、ポリシリコンに代えて金属を用いる場合、その厚さは、好ましくは、１００ｎｍ未満である。
【０００８】
図２は、パターニングフォトレジスト２２の側面を薄化して、薄化フォトレジスト２４を形成した後の半導体装置１０を示す。このような側面の薄化は、パターンの幅を縮小することである。これは、利用されるリソグラフィ装置によって露光可能なサイズよりも小さい形状を得るための技術である。この場合、例えば、パターニングフォトレジスト２２は、０．１ミクロン（１００ｎｍ）の露光によって得られる。薄化後、薄化フォトレジストの幅は約５０ｎｍとなり、約１５０ｎｍの厚さにまで小さくなる。この薄化プロセスによるＴＥＯＳ層２０への影響は極めて小さい。
【０００９】
図３は、薄化フォトレジスト２４をマスクとして用いてＴＥＯＳ層２０をエッチングすることにより、薄化フォトレジスト２８の下層にあるＴＥＯＳ部２６を形成した後の半導体装置１０を示す。
【００１０】
図４は、薄化フォトレジスト２８及びＴＥＯＳ部２６を用いて有機ＡＲＣ層１８をエッチングすることにより、ＡＲＣ部３０を形成した後の半導体装置１０を示す。ＡＲＣ部３０は、反応性イオンエッチングを用いてエッチングされる。このエッチングは、ＡＲＣ１８の露出部を除去した後に等方性を有するようになる異方性エッチングである。その等方性の影響は、ＴＥＯＳ部２６の下層にあるＡＲＣ１８をアンダーカットし、ＴＥＯＳ部２６の下層にＡＲＣ部３０を残存させるという結果をもたらす。これは、導電層１６から形成される最終段階の層の幅を更に小さくする技術である。これは、技術的に公知である。
【００１１】
図５は、ＡＲＣ部３０をマスクとして用いて導電性材料１６をエッチングすることにより、ポリシリコンのゲート導電体３４と、導電層１６をエッチングする際に用いられるエッチング剤に晒されてＡＲＣ部３０よりも小さくされたＡＲＣ部３６とが残存した後の半導体装置１０を示す。このゲート導電体３４は、例えば金属等、ポリシリコンとは異なる材料であってもよい。考えられる金属として、窒化ケイ素タンタル、窒化チタン、及びタングステン等があるが、これらに限定されない。さらに、金属ゲートは、層を組合せたものであってもよく、それらの層の一つが、１以上の金属層に加えてポリシリコンを含む層であってもよい。
【００１２】
図６は、図５で露出されている絶縁層１４の部分とＡＲＣ部３６とを除去し、ゲート導電体３４の下層にゲート誘電体３８を残存させた後の半導体装置１０を示す。このＡＲＣ部３６の除去は、フォトレジストを除去する従来の方法を用いて実施される。図５には、フォトレジストが示されていないが、フォトレジストの一部残留物及びエッチング反応物が残存することもあり、それらは、通常、アッシングによって除去される。そのアッシングは、有機ＡＲＣ１８に使用される材料と反応させて除去するのに有効である。また、ピラニア洗浄やＳＣ１洗浄等のウェットクリーニングが従来より行われており、アッシングとの併用によって、全てのＡＲＣ１８材料が確実に除去される。従って、ＡＲＣ部３６を除去する工程を追加する必要はない。
【００１３】
図７の半導体装置１０は、側壁４０の形成とソース４２及びドレイン４４の埋込とを行った完成形のトランジスタとして示されており、ゲート誘電体上にゲート導電体を形成した後、従来の方法を用いて作製される。従って、このような低温ＴＥＯＳの使用によって、ゲート形成後のトランジスタ作製時に特殊な工程や追加の工程をもたらすことはない。
【００１４】
除去される領域内でフォトレジストを現像させなくするフォトレジストの被毒を実質的に無くすため、このような低温ＴＥＯＳの使用は有利なものとなる。通常、被毒は、フォトレジスト中の酸を中和するフォトレジスト中の窒素に由来する。そのＴＥＯＳは窒素を含まないため、フォトレジストを被毒するための窒素が存在しない。低温ＴＥＯＳの別の利点として、フォトレジストとの良好な接着性が挙げられる。このことは、特に１９３ｎｍリソグラフィー用に設計されるフォトレジストの場合、フォトレジストがＴＥＯＳから層間剥離する傾向のある従来の４００℃ＴＥＯＳと対照的である。さらに、下層にある有機ＡＲＣ層との良好な接着も保有している。別の利点として、ＴＥＯＳの光学的特性（１９３ｎｍでのｎ及びｋ）が有機ＡＲＣと共に有効な反射防止特性を提供することが挙げられる。別の利点として、フォトレジストの除去及び再塗布を要するような不適切なフォトレジストのパターニングの場合、フォトリソグラフィーの再作業を容易に行える点が挙げられる。そのような場合、ＴＥＯＳを除去する必要はない。フォトレジストを除去する際にエッチングされるフォトレジストの直下にある膜についても、除去及び再形成する必要はある。そのような状況下では、ＴＥＯＳ層を除去及び再形成する必要はない。さらに、それは再作業工程において有機ＡＲＣを保護する。
【００１５】
上述したＴＥＯＳ法に代えて、有機シランに酸化剤を加えたものを使用し、ＴＥＯＳ層２０の代わりに、ＡＲＣ１８とフォトレジスト２２との間に層を形成する方法がある。この場合、窒素を含まない有機シラン及び酸化剤を用いる必要がある。少なくともＴＥＯＳ用化学薬品が比較的安価で、かつ入手し易いという理由から、ＴＥＯＳが好ましい。ＴＥＯＳは、非常に安定な膜でもある。その安定性に見合うような膜を得ることは困難である。このため、代表的な有機シランとしてトリメチルシランが挙げられる。代表的な酸化剤として純粋な酸素又は二酸化炭素が挙げられる。
【００１６】
ＴＥＯＳ法に代わる別の方法として、シリコンリッチ酸窒化物（ＳＲＯＮ）及びシリコンリッチ酸化物（ＳＲＯ）のいずれか一方に窒化ケイ素を組み合わせて使用する方法がある。一つの例では、その組合せが、ＴＥＯＳ層２０に代わる複合層となる。有機ＡＲＣ１６上に窒化ケイ素層が設けられ、フォトレジスト層と窒化ケイ素層との間にＳＲＯＮ層又はＳＲＯ層が設けられる。これは、必要な接着性及び低い欠陥性の両方を提供するのに効果的である。別の例では、前記組合わせが有機ＡＲＣにより分離されている。窒化ケイ素層は、導電層１６とＡＲＣ層１８との間に設けられる。ＳＲＯＮ又はＳＲＯ層は、ＡＲＣ層１８とフォトレジストとの間に設けられる。これは、十分な接着性及び欠陥性を提供するのに効果的である。窒化ケイ素と組み合わせてＳＲＯやＳＲＯＮを用いるこれら２つの代替法は、いずれもＴＥＯＳ法よりも複雑であり、好ましい製造プロセスに統合することは一層困難である。
【００１７】
以上の明細書において、本発明は、特定の実施形態を参照して説明されてきた。しかしながら、当業者であれば、以下の特許請求の範囲に記載される本発明の技術的範囲から逸脱することなく、様々な修正及び変更が行えることは明らかである。例えば、有機ＡＲＣは非晶質である必要はない。従って、明細書及び図面は、厳密な意味ではなく一例として見なすべきであり、そのような修正は、いずれも本発明の技術的範囲に包まれている。
【００１８】
利点、他の長所、及び課題を解決する方法について、特定の実施形態を参照しながら説明した。しかしながら、その利点、長所、課題を解決する方法、ならびにあらゆる利点、長所、又は解決法をもたらしたり、より強調することのできる要素は、いずれかの或いは全ての特許請求の範囲に必須な、又は必要な、又は本質的な特徴や要素であると解釈すべきではない。本明細書で使用される場合、「含む」、「包含」またはそれらの他の変形した表現は、列挙される構成要素を含む工程、方法、物品、又は装置が、それらの構成要素を含むだけでなく、明瞭に列記されていないか、そのような工程、方法、物品、又は装置が本来備える他の構成要素を包含し得るように、包括的な包含を網羅するものである。
【図面の簡単な説明】
【００１９】
【図１】本発明の一実施形態に係る半導体装置の断面図。
【図２】次の製造段階における図１の半導体装置の断面図。
【図３】次の製造段階における図２の半導体装置の断面図。
【図４】次の製造段階における図３の半導体装置の断面図。
【図５】次の製造段階における図４の半導体装置の断面図。
【図６】次の製造段階における図５の半導体装置の断面図。
【図７】次の製造段階における図６の半導体装置の断面図。
【図１】
2007500443.tif 000003
【図２】
2007500443.tif 000004
【図３】
2007500443.tif 000005
【図４】
2007500443.tif 000006
【図５】
2007500443.tif 000007
【図６】
2007500443.tif 000008
【図７】
2007500443.tif 000009
【国際調査報告】
2007500443.tif 000010