(57)【要約】半導体構造体(10)は、第1格子定数を有する第1緩和半導体材料から構成された基板を含む。半導体デバイス層(34)は基板を覆い、該半導体デバイス層は第1格子定数とは異なる第2格子定数を有する第２緩和半導体材料(22)を含む。加えて、誘電体層が基板と半導体デバイス層との間に介在され、該誘電体層は第1格子定数と第2格子定数間の遷移のため、誘電体層内に配置されたプログラムされた遷移帯を含む。該プログラムされた遷移帯は複数層を含み、該複数層の隣接する層は異なる格子定数を有し、隣接する層の1つが欠陥を形成するのに必要な第1限界厚さを超える第1厚さを有し、隣接する層の別の層が第2限界厚さを超えない第2厚さを有する。複数層の各隣接する層は、遷移帯内の欠陥を促進してプログラムされた遷移帯の縁部に移行させて終端させる境界面を形成する。また、該半導体構造を製造する方法も開示される。
2007507896.tif 000002
【特許請求の範囲】
【請求項１】
第１格子定数を有する第１緩和半導体材料を含む基板と、
前記基板を覆い、前記第１格子定数とは異なる第２格子定数を有する第２緩和半導体材料を含む半導体デバイス層と、
前記基板と前記半導体デバイス層との間に介在された誘電体層と、
を備え、
前記誘電体層が、前記第１格子定数と前記第２格子定数間の遷移のため前記誘電体層内に配置されたプログラムされた遷移帯を有し、前記プログラムされた遷移帯が複数層を含み、前記複数層の隣接する層が異なる格子定数を有し、該隣接する層の１つが欠陥を形成するのに必要な第１限界厚さを超える第１厚さを有し、且つ前記隣接する層の他のものが第２限界厚さを超えない第２厚さを有しており、前記複数層の各隣接する層が、前記遷移帯内の欠陥を促進して前記プログラムされた遷移帯の縁部に移行させる境界面を形成することを特徴とする半導体構造体。
【請求項２】
前記プログラムされた遷移帯が、前記基板に対してほぼ垂直の側壁を有するバイアを含むことを特徴とする請求項１に記載の半導体構造体。
【請求項３】
前記プログラムされた遷移帯が、９０度以外の角度で傾斜して基板と交差する側壁を有するバイアを含むことを特徴とする請求項１に記載の半導体構造体。
【請求項４】
前記半導体デバイス層を覆い、欠陥を最小化して歪みを維持するために限界厚さ未満の厚さを有する歪み材料層を更に備える請求項１に記載の半導体構造体。
【請求項５】
前記歪み材料層を覆い、トランジスタ制御電極と、トランジスタのチャネルとして機能する前記歪み材料層に隣接して配置されたトランジスタ電流電極とを更に備える請求項４に記載の半導体デバイス。
【請求項６】
前記複数層の隣接するペアの少なくとも１つの材料組成が、前記複数層の他の全てのペアとは異なることを特徴とする請求項１に記載の半導体デバイス。
【請求項７】
前記複数層が更に、遷移層の複数のペアを含み、該遷移層のペアの各々の第１層が所定の割合のゲルマニウムを含み、前記所定の割合が前記遷移層のペアの少なくとも２つの間で変化することを特徴とする請求項１に記載の半導体デバイス。
【請求項８】
第１格子定数を有する第１緩和材料を含む基板手段と、
前記第１格子定数を有する第１緩和材料から格子定数の異なる材料に遷移するためのプログラムされた遷移帯を定める開口部を有する誘電体層手段であって、前記プログラムされた遷移帯が複数層を含み、各々が前記複数層の任意の隣接する層とは異なる組成を有して、欠陥を促進して前記プログラムされた遷移帯の縁部に移行させるように境界面を形成し、前記複数層の所定の交互する層が欠陥を形成して歪みを除去する材料組成の限界厚さを超える厚さを有し、前記複数層の介在層が歪みを生ずることになる材料組成の限界厚さを超えない厚さを有し、前記複数層の上層がほぼ欠陥が無い前記誘電体層手段と、
少なくとも前記プログラムされた遷移帯を覆い、前記格子定数材料が異なる第２格子定数を有する第２緩和材料を含む当半導体デバイス層手段と、
を備える半導体デバイス構造体。
【請求項９】
前記半導体層手段を覆い、前記半導体デバイス構造体の要素に対し電荷キャリア移動度が向上した材料として機能する歪み材料層手段を更に備える請求項８に記載の半導体デバイス構造体。
【請求項１０】
前記歪み材料層手段は更に、歪みシリコンを含むことを特徴とする請求項９に記載の半導体デバイス構造体。
【請求項１１】
前記歪み材料層手段を覆うトランジスタ制御電極手段と、
前記半導体デバイス層手段内に形成され、前記トランジスタ制御電極手段に隣接してトランジスタを形成する電流電極手段と、
を更に備え、前記歪み材料層手段が前記トランジスタのチャネルとして機能することを特徴とする請求項９に記載の半導体デバイス構造体。
【請求項１２】
前記プログラムされた遷移帯が更に、
前記基板手段を覆い、シリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む前記複数層の第１層と、
前記複数層の第１層を覆い、シリコンゲルマニウムカーボン、シリコンカーボン、シリコン、シリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む前記複数層の第２層と、
前記複数層の第２層を覆い、シリコンゲルマニウムカーボン、シリコンカーボン、シリコン、シリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む前記複数層の第３層と、
前記複数層の第３層を覆い、シリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む前記複数層の第４層と、
前記複数層の第４層を覆い、最後の層がほぼ欠陥の無い材料である１つ又はそれ以上の追加層と、
を含むことを特徴とする請求項８に記載の半導体デバイス構造体。
【請求項１３】
前記プログラムされた遷移帯が更に、前記誘電体層手段内に形成され前記基板手段に直交しない側壁を有するバイアを含むことを特徴とする請求項８に記載の半導体デバイス構造体。
【請求項１４】
前記基板手段が更に、シリコン、ガリウムヒ素、アルミニウムヒ素、ガリウムリン、及びイリジウムリンのうちの１つから構成された材料を含むことを特徴とする請求項８に記載の半導体デバイス構造体。
【請求項１５】
半導体デバイス構造の形成方法であって、
第１格子定数を有する第１緩和材料から構成された基板手段を形成する段階と、
前記基板手段を覆い、前記第１格子定数を有する前記第１緩和材料から異なる格子定数の材料に遷移するためのプログラムされた遷移帯を定める開口部を有する誘電体層手段を形成する段階と、
欠陥を促進して前記プログラムされた遷移帯の縁部に移行させる境界面を形成するために、隣接する任意の層とは異なる組成を各々が含む複数層により前記プログラムされた遷移帯を形成する段階と、
欠陥を形成して歪みを除去するような材料組成の限界厚さを超える厚さを有する前記複数層の所定の交互する層を形成する段階と、
歪みを生じる材料組成の限界厚さを超えない厚さを有する、前記所定の交互する層に介在する前記複数層の介在層を形成し、前記複数層の上層がほぼ欠陥が無いようにする段階と、
少なくとも前記プログラムされた遷移帯を覆い、前記異なる格子定数である第２格子定数を有する第２緩和材料から構成される半導体デバイス層手段を形成する段階と、
を含む方法。
【請求項１６】
前記半導体デバイス層手段を覆い、欠陥を最小化して歪みを維持するため限界厚さ未満の厚さで形成される歪み材料層を形成する段階を更に含む請求項１５に記載の方法。
【請求項１７】
前記半導体デバイス層手段内に電流電極拡散部を形成し、及び前記歪み材料層を覆い且つ前記誘電体層手段によって該歪み材料層から分離されたゲート電極を形成することによりトランジスタを形成する段階を更に含み、前記歪み材料層がトランジスタのチャネルとして機能する前記請求項１５の方法。
【請求項１８】
前記複数層の各々をエピタキシャルに成長させる段階を更に含む前記請求項１５の方法。
【請求項１９】
半導体デバイスを形成する方法であって、
第１格子定数を有する第１緩和半導体材料を含む基板を準備する段階と、
前記基板を覆い、前記第１格子定数とは異なる第２格子定数を有する第２緩和半導体材料から構成される半導体デバイス層を準備する段階と、
前記第１格子定数と前記第２格子定数との間を遷移させるため、プログラムされた遷移帯が内部に配置された誘電体層を前記基板と前記半導体デバイス層との間に介在させる段階と、
複数層を備えて前記プログラムされた遷移帯を形成する段階と、
を含む方法。
前記複数層の複数層の隣接する層が異なる格子定数を有し、該隣接する層の各々の１つが欠陥を形成するのに必要な第１限界厚さを超える第１厚さを有し且つ前記隣接する層の各々の他のものが第２限界厚さを超えない第２厚さを有しており、前記複数層の各隣接する層が、前記遷移帯内の欠陥を促進して前記プログラムされた遷移帯の縁部に移行させる境界面を形成し、前記プログラムされた遷移帯の上層がほぼ欠陥が無いようにする段階と、
を含む方法。
【請求項２０】
前記半導体デバイス層を覆い、欠陥を最小化して歪みを維持するため限界厚さ未満の厚さを有する歪み材料層を形成する段階を更に含む請求項１９に記載の方法。
【請求項２１】
前記半導体デバイス層内に注入されたソース及びドレインと、トランジスタのチャネルとして機能する前記歪み材料層を覆うゲートとを含む、前記半導体デバイス層内で前記歪み材料層を覆うトランジスタを形成する段階を更に含む請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体に関し、より具体的には、格子定数の異なる材料を用いる半導体構造及び同構造の形成方法に関する。
【背景技術】
【０００２】
歪みシリコン（ＳＳ）技術は、バルクシリコンと比較してチャネルキャリア移動度が３０〜６０％向上することが知られている。現在では、ＳｉＧｅの３．５μｍオーダーの厚みが漸変する層及びバッファ層が、貫通転位（ＴＤ）密度の低いＳｉウェーハ上で緩和ＳｉＧｅを製造するためＳＳデバイスに使用されている。緩和ＳｉＧｅ上でエピタキシャル成長した歪みＳｉ薄層は、歪みチャネルデバイスで高いキャリア移動度を実現する。ＴＤ密度は、例えばショート、不要なリーク電流などの問題を含むＳＳデバイス性能に対しての脅威となる。
【０００３】
ＳＳ技術における貫通転位の問題に対処するため、先行技術では半導体構造のチャネル領域中にＳｉＧｅＣ層を含めていた。ＳｉＧｅＣ層の挿入は、ＳｉＧｅＣ／ＳｉＧｅの境界面でＴＤを抑制し、この場合ＴＤは、垂直に伝播する代わりに境界面に沿って移動する。先行技術ではまた、Ｓｉ層をＳｉＧｅに挿入すること、並びに酸化膜層をＳｉＧｅに挿入することを含めており、これらは双方ともＴＤ分離構造を形成する試みであった。しかしながら、こうした先行技術には更に改良が必要である。
【０００４】
その上、歪み半導体における電荷キャリア移動度の向上によりデバイス性能が改善される結果となるので、歪みチャネルデバイスは望ましいものである。しかしながら、歪みチャネルデバイスは製造が困難であり、これは歪み層（たとえばＳｉ）を堆積させるための好ましい材料（たとえばＳｉＧｅ）の基板が利用できないことに起因する。例えば、傾斜Ｇｅ濃度及び堆積層のＣＭＰの活用を含む、従来のＳｉ基板上にＳｉＧｅの「仮想基板」を製造するための多数の技術が提案されてきた。しかしながら前記技術は、欠陥部を終端させるためにウェーハエッジを使用しており、これはウェーハ中心近傍の欠陥に対しては問題がある。この課題は大型径の基板では更に悪化することになる。
【発明の開示】
【０００５】
従って、半導体構造及び同構造を製造する方法の改善が望まれる。
【０００６】
本発明の開示の１つの実施形態によれば、半導体構造体は、第１格子定数を有する第１緩和半導体材料を含む基板を含む。半導体デバイス層は基板を覆い、該半導体デバイス層は第１格子定数とは異なる第２格子定数を有する第２緩和半導体材料を含む。最後に、誘電体層が基板と半導体デバイス層との間に介在され、該誘電体層は、第１格子定数と第２格子定数間の遷移のため、誘電体層内に配置されたプログラムされた遷移帯を含む。該プログラムされた遷移帯は複数層を含み、該複数層の隣接する層は異なる格子定数を有し、隣接する層の１つが欠陥を形成するのに必要な第１限界厚さを超える第１厚さを有し、及び隣接する層の他のものが第２限界厚さを超えない第２厚さを有する。複数層の各隣接する層は、該遷移帯内の欠陥を促進してプログラムされた遷移帯の縁部に移行させて終端させる境界面を形成する。また、該半導体構造を製造する方法も開示される。
【発明を実施するための最良の形態】
【０００７】
本発明の開示の実施形態は単に例証としていて図示され、同じ参照番号は同じ要素を示す添付図面に限定されない。
図中の各要素は簡単明瞭であるように図示されており、必ずしも縮尺通りに描かれていない点は当業者であれば理解するであろう。例えば、図中の一部の要素の寸法は、本発明の開示の実施形態の理解向上を助けるために他の要素に対して強調している場合がある。
【０００８】
本発明の開示の実施形態によれば、ＳｉＧｅＣ又はＳｉＣ又はＳｉなどの挿入層をＴ型分離又は逆勾配分離（ＩＳＩ）と組み合わせることにより、ＳＳデバイス用のＳｉＧｅベース層及び対応する歪みＳｉ層において効率的に貫通転位が低減される。１つの実施形態では、ＳｉＧｅベース層における挿入層（例えばＳｉＧｅＣ、ＳｉＣ又はＳｉ、又は類似物）の組み合わせは、ブランケットウェーハを用いた約１．２０μｍの段階的に漸変するＳｉＧｅ／ＳｉＧｅＣ層で貫通転位密度を平方センチメートル当たり約１０５未満まで劇的に低減させることが示された。その上、ＳＳデバイスに対し「Ｔ」型及びＩＳＩ分離により層を効果的な方法で挿入することで、本実施形態はＴＤを大幅に削減してトレンチ角を増大させ、より浅いトレンチを生成し、従ってＳｉＧｅベース層の厚さを削減してデバイスサイズを効率的に拡縮して、ＳＳデバイスの性能及び信頼性を向上させることができる。
【０００９】
従って、本発明の開示の実施形態は、厚いＳｉＧｅバッファ層に対する要求を実質的に低減する。加えて、「Ｔ」型及びＩＳＩ分離法は、基板上の活性デバイス領域を増加させ、同時にＳＳデバイスの欠陥密度を減少させる。その上、ＳｉＧｅベース層の厚みは、それぞれ逆勾配分離構造及びＴ型分離構造の広い角度及び浅い溝を利用することにより更に削減することができる。
【００１０】
ここで図を参照すると、図１は、本発明の開示の１つの実施形態による第１及び第２誘電体層を有する、半導体基板上に製造されることになる半導体構造の一部の断面図である。特に、半導体構造１０の一部分は、半導体基板１２上に製造され、それぞれ第１及び第２誘電体層（１４、１６）を有する。第１及び第２誘電体層（１４、１６）は、ＬＰＣＶＤ、ＰＥＣＶＤ、熱酸化法、又は同様のものなどの半導体デバイス製造に一般的な方法を用いて堆積又は成長させることができる。１つの実施形態では、基板１２はＳｉ基板を含む。しかしながら、別の実施形態では、基板１２はまた、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＡｌＡｓ、及び同様のものなどの他の材料を含むことができる。加えて、高品質の半導体デバイス製造では、基板１２は、欠陥濃度が極めて低い緩和単結晶材料を含む。
【００１１】
更に図１を参照すると、誘電体層１６は、誘電体層１４の材料に関して選択的にエッチングが可能であるように選択された材料を含む。例えば、基板１２がＳｉを含む材料系では、誘電体層１４は、約３０００〜４０００オングストロームのオーダーの厚さを有する二酸化シリコンを含み、誘電体層１６は約５００オングストロームオーダーの厚さを有する窒化シリコンを含むことができる。
【００１２】
図２は、第２誘電体層１６に活性領域開口部を形成した後の、図１の半導体基板手段分の断面図である。特に、図２は、活性領域開口部１８が誘電体層１６内で選択的にパターニング及びエッチングされた後の半導体構造１０を示す。誘電体層１６のパターニング及びエッチングは、一般的に良く知られたフォトリソグラフィパターニング及びエッチング処理を用いて行うことができる。
【００１３】
図３は、第１誘電体層内に基板バイアを形成した後の図２の半導体基板の一部分の断面図である。特に、図３は、基板バイア２０が誘電体層１４内に、更に誘電体層１６の活性領域開口部１８の領域内でパターニング及びエッチングされた後の半導体構造１０を示す。パターニング及びエッチングは、一般的に公知のフォトリソグラフィパターニング及びエッチング処理を用いて行うことができる。
【００１４】
図４は、基板バイア内に第１半導体材料が堆積した後の図３の半導体基板の一部分の断面図である。より詳細には、図４は、半導体材料２２が基板バイア２０内に堆積した後の半導体構造１０を示す。材料２２は、基板バイア２０内部の基板材料１２上にエピタキシャルに堆積することができる。加えて、材料２２は、基板材料１２とは異なる格子定数を有する材料を含む。
【００１５】
例えば１つの実施形態では、基板材料１２はＳｉを含み、半導体材料２２はＳｉＧｅを含む。材料２２は、基板材料１２とは格子定数が異なるので、エピタキシャルに堆積した材料２２に歪みが加わる。また材料２２は所望の厚さに堆積され、ここでは所望の厚さは、欠陥形成の限界厚さを超え、歪みを形成する欠陥を緩和する。その上、半導体材料２２の堆積は、材料２２が誘電体層１４又は誘電体層１６のいずれかには堆積しないように選択的に行われる。材料２２の堆積は、ＲＰＣＶＤ、ＬＰＣＶＤ、ＵＨＣＶＤ、ＰＥＣＶＤ、ＰＡＣＶＤ、又はＲＴＣＶＤなどの一般的な方法を用いて行うことができる。
【００１６】
図５は、第２材料が基板バイア内の第１半導体材料上に堆積し、該第２材料が第１材料と隣接する境界面を形成した後の図４の半導体基板の一部分の断面図である。詳細には、図５は、材料２４が材料２２上に堆積し、その結果、第２材料２４が第１材料２２と隣接する場所で境界面２５を形成した後の半導体構造１０を示す。１つの実施形態では、材料２４は、層１４の誘電体材料及び層１６の誘電体材料に対して選択的に材料２２上でエピタキシャル堆積される。加えて材料２４は、材料２２とは異なる格子定数を有するように選択される。例えば、半導体構造１０がＳｉ基板１２を含み且つ材料２２がＳｉＧｅである１つの実施形態では、材料２４は、ＳｉＧｅＣ、ＳｉＣ、Ｓｉ又は同様のものなどを含むことができる。加えて境界面２５は、他の方法では後続のエピタキシャル堆積の間に上方向に伝播する傾向のある材料２２内の欠陥を促進させ、基板バイア２０の縁部に移行させて終端させる。
【００１７】
図６は、本発明の開示の１つの実施形態により、複数の材料層が第１及び第２誘電体層に対して選択的にエピタキシャルに堆積されて、プログラムされた遷移帯を形成した後の図５の半導体基板の一部分の断面図である。より詳細には図６は、材料層２６、２８、３０、３２、及び３４が誘電体１４及び誘電体１６に対して選択的にエピタキシャルに堆積され、材料層２６、２８、３０、３２、及び３４がプログラムされた遷移帯３３を形成した後の半導体構造１０を示している。層２２、２４、２６、２８、３０、及び３２は遷移層である。層２２、２４、２６、２８、３０、及び３２の材料は、基板材料１２及び半導体デバイス層３４間の格子定数の差違によって生じる歪みは、プログラムされた遷移帯内で完全に除去され、全ての欠陥はプログラムされた遷移帯内で終端するように選択される。
【００１８】
１つの実施形態において、基板１２がＳｉを含む材料系では、層２２、２６、３０、及び３４は、約３０原子百分率オーダーのＧｅ濃度を有するＳｉＧｅ層を含むことができる。加えて、層２４、２８、及び３２は、約２５原子百分率オーダーのＧｅ濃度を有し、更に約３原子百分率オーダーのＣ濃度を有するＳｉＧｅＣ層を含むことができる。その上、プログラムされた遷移帯の種々の層のいずれもが、同一の組成又は格子定数からなるものである必要はない。層の材料は、プログラムされた遷移帯が単結晶基板材料１２及び単結晶半導体デバイス層３４間の歪みをほぼ完全に除去するように選択される。
【００１９】
図７は、最上層の半導体デバイス層が平坦化された後の図６の半導体基板の一部分の断面図である。すなわち図７は、半導体デバイス層３４が平坦化された後の半導体構造１０を示している。層３４の平坦化は、ＣＭＰ又はプラズマエッチバックなど従来の半導体デバイス製造及び平坦化技術を用いて行うことができる。好ましい実施形態では、半導体デバイス層３４の上表面は、誘電体層１６の上表面に対してわずかに凹んでいる。
【００２０】
図８は、本発明の開示の実施形態に基づいて、平坦化された半導体デバイス層上に歪み材料層がエピタキシャルに堆積した後の図７の半導体基板の一部分の断面図である。より詳細には、図８は、歪み材料層３６が半導体デバイス層３４にエピタキシャルに堆積した後の半導体構造１０を示している。加えて、歪み材料層３６は、ＬＰＣＶＤ、ＲＴＣＶＤなど従来の半導体デバイス製造技術を用いて誘電体層１６に対し選択的に堆積される。
【００２１】
１つの実施形態において、半導体デバイス層３４が約３０〜３５原子百分率のオーダーのＧｅ濃度を有するＳｉＧｅを含む材料系では、歪み材料層３６はＳｉを含む。その上、歪み材料層３６の厚さは層３６の材料の限界層厚さ未満にすべきであり、該限界層厚さを上回ると、歪みが除去されることになる層３６において欠陥が形成される。上述の材料系では、ＳｉＧｅにおける約３０〜３５原子百分率のＧｅの緩和半導体デバイス層３４上のＳｉ歪み層３６の典型的な厚さは、１５０オングストロームより小さいオーダーである。
【００２２】
図９は、本発明の開示の実施形態に基づいて、半導体デバイス層及び歪み材料層を用いて従来のＭＯＳＦＥＴを製造した後の、図８の半導体基板の一部分の断面図である。詳細には、図９は、従来のＭＯＳＦＥＴデバイス３８が半導体デバイス層３４及び歪み材料層３６を使用して製造された後の半導体構造１０を示す。ＭＯＳＦＥＴデバイス３８の製造において、ゲート誘電体材料４０は、歪み材料層３６上で成長又は堆積される。次いで、ゲート電極材料４２をゲート誘電体材料４０上に堆積させ、フォトリソグラフィパターニング及びエッチングなどの従来の半導体デバイス製造方法を用いてパターニング及びエッチングされる。次に、拡大注入領域４４が形成され、側壁スペーサ４６が最先端の半導体デバイス製法を用いて製造される。これに続いて、深いソース／ドレイン領域４８が形成される。
【００２３】
図９のＭＯＳＦＥＴデバイス３８では、歪み層３６は、ＭＯＳＦＥＴデバイスのチャネルを形成する。歪み層３６における電荷キャリアの移動度が向上した結果、歪みのないチャネルを有する標準的な浅いトレンチ分離法を用いて製造されたＭＯＳＦＥＴデバイスと比較して、ＭＯＳＦＥＴデバイスの性能が改善される。
【００２４】
図１０は、図１〜図９で概説した本発明の開示の１つの実施形態による方法を用いて製造された半導体ＭＯＳＦＥＴデバイスから構成される半導体構造の一部分の断面図である。詳細には図１０は、図１〜図９に関して概説した方法を用いて製造された半導体ＭＯＳＦＥＴデバイス５０、５２、及び５４から構成される半導体構造１００を示す。半導体構造１００では、継ぎ目３５は、共有ソース／ドレインデバイス電極を作成するために、隣接するデバイス５０及び５２内に半導体デバイス層３４が堆積した場所に存在する。図１０では、プログラムされた遷移帯の領域のすぐ上にＭＯＳＦＥＴが示されているが、これは必要条件ではない。すなわち、１つ又は複数のＭＯＳＦＥＴは、デバイス層３４内の任意の場所に存在することができる。
【００２５】
更に図１０を参照すると、従来のシリサイド処理技術を用いて形成されたシリサイド領域６０が図示されている。デバイス５０及び５２の共有ソース／ドレインデバイス電極上の領域６０のシリサイドは、継ぎ目３５によりどのような抵抗をも最小にする。図１０の説明図は、本発明の開示の実施形態により製造された隣接するデバイスが更に、現在のデバイスレイアウト法とほぼ同じ方法で共有ソース／ドレイン領域と一体化することができる場合の実施例を示している。
【００２６】
図１１は、本発明の開示の別の実施形態による、平坦化された半導体デバイス層上に歪み材料層を有する半導体基板の一部分の断面図である。より詳細には、図１１は、本明細書で上述され図１〜図８で図示されたプロセスと同様の方法を用いて製造された半導体構造１５０から構成された別の実施形態を示す。最初に図３で示した「Ｔ」型構造を生成するのに使用される２回マスク処理の代わりに、１回のエッチング処理を使用してもよい。別の実施形態では、最初に誘電体層１６をエッチングし、次いで、誘電体１４に勾配輪郭２１（逆勾配分離層）を生成するプロセスを調整しながら誘電体１４をエッチングする１回のエッチングプロセスを含む。
【００２７】
本明細書で上述されたように、基板材料１２と半導体デバイス層３４との間でプログラムされた遷移帯３３を形成するために層２２、２４、２６、２８、３０、３２、及び３４が堆積される。層２２、２４、２６、２８、３０、３２及び３４の材料は、基板材料１２及び半導体デバイス層３４間の格子定数の相違に起因する歪みがプログラムされた遷移帯３３内で完全に除去され、この歪みを除去する全ての欠陥がプログラムされた遷移帯３３内で終端するように選択される。次いで、歪み材料層３６が、上述のように誘電体層１６に対して選択的に十分に緩和された半導体デバイス層上に堆積される。その上、図１１の実施形態はまた、逆勾配分離などを含む別の分離構造がまた、歪み緩和による欠陥を最小化又は除去するための本出願で開示された構造の適用にとってどのように好適であるかを例示する。
【００２８】
本発明の開示の１つの実施形態によれば、半導体構造は、第１格子定数を有する第１緩和半導体材料の基板を含む。半導体デバイス層が基板を覆い、該半導体デバイス層は第１格子定数とは異なる第２格子定数を有する第２緩和半導体材料を含む。半導体構造は更に、基板と半導体デバイス層の間に介在する誘電体層を含む。誘電体層は、第１格子定数と第２格子定数間を遷移するよう誘電体層内に配置されたプログラム遷移帯を含む。
【００２９】
プログラムされた遷移帯は複数層を含む。複数層の隣接する層は異なる格子定数を有し、該隣接する層の一方が欠陥を形成するのに必要な第１限界厚さを超える第１厚さを有し、隣接する層の他方が第２限界厚さを超えない第２厚さを有する。複数層の隣接する各層は、遷移帯内の欠陥を促進して欠陥をプログラムされた遷移帯の縁部に移行させてここで欠陥を終端させる境界面を形成する。
【００３０】
１つの実施形態では、複数層の隣接するペアの少なくとも１つの材料組成は、該複数層の他の全てのペアとは異なるものである。別の実施形態では、複数層は更に遷移層の複数のペアを含み、該遷移層のペアの各々の第１は、ゲルマニウムの所定の割合を含み、該所定の割合は遷移層のペアの少なくとも２つの間で変化する。
【００３１】
１つの実施形態では、プログラムされた遷移帯は、基板に対してほぼ垂直の側壁を有するバイアを含む。別の実施形態では、プログラムされた遷移帯は、９０度以外の角度で傾斜して基板と交差する側壁を有するバイアを含む。
【００３２】
上記に加えて、本発明の開示の別の実施形態によれば、半導体構造は更に、半導体デバイス層を覆う歪み材料層を含む。該歪み材料層は、欠陥を最小化して歪みを維持するために限界厚さ未満の厚さを有する。該半導体構造は更に、該歪み材料層を覆うトランジスタ制御電極、及び歪み材料層に隣接して位置付けられるトランジスタ電流電極を含むことができ、該歪み材料層はトランジスタのチャネルとして機能する。
【００３３】
本発明の開示の更に別の実施形態では、半導体デバイス構造は、基板手段、誘電体層手段、及び半導体デバイス層手段を含む。基板手段は、第１格子定数を有する第１緩和材料を含む。誘電体層手段は、第１格子定数を有する第１緩和材料から格子定数の異なる材料に遷移するためのプログラムされた遷移帯を定める開口部を含む。プログラムされた遷移帯は、複数層を含み、各々は、欠陥を促進してプログラムされた遷移帯の縁部に移行させてここで終端させる境界面を形成するため、複数層の隣接する任意の層とは異なる組成を有する。複数層の所定の交互する層は、欠陥を形成して歪みを除去するような材料組成の限界厚さを超える厚さを有する。最後に、複数層の介在層は、歪みを生ずる材料組成の限界厚さを超えない厚さを有し、該複数層の上層はほぼ欠陥が無い。半導体デバイス層手段は、少なくともプログラムされた遷移帯を覆い、更に、格子定数が異なり第２格子定数を有する第２緩和材料を含む。
【００３４】
上記段落の半導体デバイス構造は更に、半導体層手段を覆う歪み材料層手段を含むことができ、該歪み材料層手段は、半導体デバイス構造の要素に対する電荷キャリア移動度が向上した材料として機能する。１つの実施形態では、歪み材料層手段は歪みシリコンを含む。加えて、半導体デバイスは更に、歪み材料層手段を覆うトランジスタ制御電極手段、及び半導体デバイス層手段内に形成されトランジスタ制御電極手段に隣接してトランジスタを形成する電流電極手段を含むことができ、該歪み材料層手段はトランジスタのチャネルとして機能する。
【００３５】
更に上記段落の半導体デバイス構造の実施形態では、プログラムされた遷移帯は更に、基板手段を覆い、且つシリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む複数層の第１層と、該複数層の第１層を覆い、且つシリコンゲルマニウムカーボン、シリコンカーボン、シリコン、シリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む複数層の第２層と、複数層の第２層を覆い、且つシリコンゲルマニウムカーボン、シリコンカーボン、シリコン、シリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む複数層の第３層と、複数層の第３層を覆い、且つシリコンゲルマニウム、ガリウムヒ素、及びアルミニウムヒ素のうちの１つを含む複数層の第４層と、複数層の第４層を覆う複数層の１つ又はそれ以上の追加層であって、その最終層がほぼ欠陥の無い材料である１つ又はそれ以上の追加層とを含むことができる。
【００３６】
半導体デバイス構造のプログラムされた遷移帯は更に、誘電体層手段内に形成されるバイアを含むことができ、該バイアは基板手段に直交しない側壁を有する。半導体構造の基板手段は更に、シリコン、ガリウムヒ素、アルミニウムヒ素、ガリウムリン、及びイリジウムリンのうちの１つから構成された材料を含むことができる。
【００３７】
更に別の実施形態では、半導体デバイス構造を形成する方法は、第１格子定数を有する第１緩和材料から構成された基板手段を形成する段階を含む。誘電体層手段は、基板手段を覆い、且つ第１格子定数を有する第１緩和材料から格子定数の異なる材料に遷移するためのプログラムされた遷移帯を定める開口部を有するように形成される。次に、プログラムされた遷移帯は、複数層で形成され、該複数層の各々は、欠陥を促進してプログラムされた遷移帯の縁部に移行させて終端させる境界面を形成するため、複数層の隣接する任意の層とは異なる組成を含む。
【００３８】
所定の交互する層は、欠陥を形成して歪みを除去するような材料組成の限界厚さを超える厚さを有する複数層から形成される。また、複数層の間の介在層は、歪みを生ずる材料組成の限界厚さを超えない厚さを有する所定の交互する層に介在して形成され、該複数層の上層はほぼ欠陥が無い。最後に、半導体デバイス層手段が、少なくともプログラムされた遷移帯を覆って形成され、該半導体デバイス層手段は、格子定数が異なる第２格子定数を有する第２緩和材料を含む。
【００３９】
本方法は更に、半導体デバイス層手段を覆う歪み材料層を形成する段階を含むことができる。歪み材料層は、欠陥を最小化して歪みを維持するために限界厚さ未満の厚さで形成される。また本方法は更に、半導体デバイス層手段内に電流電極拡散部を形成し、及び歪み材料層を覆い且つ歪み材料層手段によって歪み材料層から分離されたゲート電極を形成することによりトランジスタを形成する段階を含むことができ、該歪み材料層はトランジスタのチャネルとして機能する。
【００４０】
その上、本発明の開示の実施形態によれば、歪み緩和に関わる欠陥を終端させるデバイスの不活性デバイス領域内に構造を形成する逆勾配分離及びＴ型分離が開示される。このような構造は、分離構造の側壁上で欠陥の終端を促進するプログラムされた遷移領域を含む。本発明の開示の実施形態の利点は、欠陥の終端、歪みの緩和、並びに他の利点を含む。欠陥の終端は、基板バイアの側壁又は逆勾配分離構造上で生じ、層２２、２４、２６、２８、３０、３２、及び３４間の境界面を利用することにより促進される。遷移領域内の明らかに異なる境界面の無い一定の組成又は傾斜組成からなる領域においてではなく、プログラムされた遷移領域においてより多くの欠陥を形成することができるので、歪みの除去は、より小さな垂直範囲（誘電体層１４の厚さに対応）で促進させることができる。
【００４１】
本明細書で上記に提示した様々な実施形態を考察してきたが、他のタイプの挿入層も可能である。このような他のタイプには、ＳｉＧｅ超格子、Ｓｉ、及びＳｉ−Ｘ（Ｘは、効率的にＳｉ格子を変調することができるが、疑似格子整合の成長に影響しない所望の要素である）を含むことができる。例えば、該要素には、任意のＳｉ合金、酸化／窒化Ｓｉなどを含み、また同様にＳｉ−Ｘ−Ｙ系を含むことができる。
【００４２】
上述の明細書では、本開示は様々な実施形態を参照して説明してきた。しかしながら、当業者であれば、添付の請求項に記載される本実施形態の範囲を逸脱することなく、様々な修正及び変更を行うことができる点を理解されるであろう。従って、本明細書及び図面は、限定の意味ではなく例証とみなすべきであり、このような全ての修正は、本実施形態の範囲に含めるものとする。
【００４３】
上述のように利益、他の利点及び問題の解決策を特定の実施形態に関して説明してきた。しかしながら、利益、利点、問題の解決策、並びに、任意の利益、利点又は解決策を想起させ或いは顕著にさせることができる任意の要素は、任意又は全ての請求項の不可欠の、要求された、又は本質的な特徴もしくは要素として解釈すべきではない。本明細書で使用される用語「含む」、「から構成される」、又はその他の任意の変形は、非網羅的な包含を保護するものであり、その結果、要素のリストを含む処理、方法、物品又は装置は、これらの要素を含むだけでなく、明示的にリストされていないか又はこうした処理、方法、物品、装置に内在する他の要素を含むことができる。本明細書で使用される単数形は、１つ又はそれ以上のものと定義される。本明細書で使用される用語「複数の」とは、２つ又はそれ以上として定義される。本明細書で使用される用語「別の」とは、少なくとも第２又はそれ以降として定義される。本明細書で使用される用語「含む及び／又は有する」とは、構成すること（すなわちオープンランゲージ）として定義される。本明細書で使用される用語「結合」とは、必ずしも直接的及び機械的ではないが接続されることとして定義される。
【図面の簡単な説明】
【００４４】
【図１】本発明の開示の１つの実施形態に基づく第１及び第２誘電体層を有する、半導体基板上に製造されることになる半導体構造体の一部の断面図である。
【図２】第２誘電体層に活性領域開口部を形成した後の、図１の半導体基板の一部分の断面図である。
【図３】第１誘電体層に基板バイアを形成した後の、図２の半導体基板の一部分の断面図である。
【図４】第１半導体材料が基板バイア内に堆積した後の、図３の半導体基板の一部分の断面図である。
【図５】第２材料が基板バイアの第１半導体材料上に堆積して、第２材料が第１材料と隣接する境界面を形成した後の、図４の半導体基板の一部分の断面図である。
【図６】本発明の開示の１つの実施形態に基づいて複数の材料層が第１及び第２誘電体層に対して選択的にエピタキシャルに堆積し、プログラムされた遷移帯を形成した後の、図５の半導体基板の一部分の断面図である。
【図７】最上層の半導体デバイス層が平坦化された後の、図６の半導体基板の一部分の断面図である。
【図８】本発明の開示の実施形態に基づいて平坦化された半導体デバイス層に歪み材料層がエピタキシャルに堆積した後の、図７の半導体基板の一部分の断面図である。
【図９】本発明の開示の実施形態に基づいて、半導体デバイス層及び歪み材料層を用いて従来のＭＯＳＦＥＴが製造された後の図８の半導体基板の一部分の断面図である。
【図１０】図１〜９で概説した本発明の開示の１つの実施形態に基づく方法を用いて製造された半導体ＭＯＳＦＥＴデバイスで構成される半導体構造体の一部分の断面図である。
【図１１】本発明の開示の別の実施形態に基づいて平坦化された半導体デバイス層の歪み材料層を有する半導体基板の一部分の断面図である。
【符号の説明】
【００４５】
１０  半導体構造体
３４  半導体デバイス層
３６  歪み材料層
４０  ゲート誘電体材料
４４  拡大注入領域
４６  側壁スペーサ
４８  ソース／ドレイン領域
【図１】
2007507896.tif 000003
【図２】
2007507896.tif 000004
【図３】
2007507896.tif 000005
【図４】
2007507896.tif 000006
【図５】
2007507896.tif 000007
【図６】
2007507896.tif 000008
【図７】
2007507896.tif 000009
【図８】
2007507896.tif 000010
【図９】
2007507896.tif 000011
【図１０】
2007507896.tif 000012
【図１１】
2007507896.tif 000013
【国際調査報告】
2007507896.tif 000014