(57)【要約】  回路基板にマウントされた電気回路を有する可調周波数変換器が開示される。上記回路は、共振器を備える位相同期ループ（ＰＬＬ）を提供するにように設計されている。柔軟な材料が回路基板と共振器の間に配置される。電導性リードにより短絡させられる少なくとも１つの受動素子が共振器に作動的に接続される。周波数変換器の共振周波数は、電導性リードを切断し、関連付けられた受動素子を活性化させることにより変更することができる。【選択図】  図１
2007509587.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、
電圧制御発振器と分配器と位相検波器を有する位相同期ループ回路と、
表面弾性波素子を有する共振器と、
前記回路基板と前記共振器の間に配置された柔軟な材料と、
前記共振器に作動的に接続されたインピーダンス回路網であって、電導性リードを取り付けられた少なくとも一つの受動素子を有する前記回路網と、
前記位相同期ループ回路と前記回路基板を収容するパッケージとを備え、
前記電導性リードが切断されることを特徴とする周波数変換器。
【請求項２】
前記柔軟な材料は、シリコンを有することを特徴とする請求項１に記載の周波数変換器。
【請求項３】
前記柔軟な材料は、金属又は金属合金充填物を有することを特徴とする請求項１に記載の周波数変換器。
【請求項４】
前記柔軟な材料は、銀充填シリコンを有することを特徴とする請求項１に記載の周波数変換器。
【請求項５】
前記柔軟な材料は、１ＧＰａ未満のヤング率を有することを特徴とする請求項１に記載の周波数変換器。
【請求項６】
前記柔軟な材料は、５ＧＰａ未満のヤング率を有することを特徴とする請求項１に記載の周波数変換器。
【請求項７】
前記パッケージは、不揮発性メモリを有することを特徴とする請求項１に記載の周波数変換器。
【請求項８】
前記不揮発性メモリは、前記位相同期ループ内でプリスケーラーを構成する制御データを有することを特徴とする請求項７に記載の周波数変換器。
【請求項９】
前記電導性リードは、前記回路基板上のプリント配線の一部であることを特徴とする請求項１に記載の周波数変換器。
【請求項１０】
前記インピーダンス回路網は、前記回路基板上のプリント配線の一部から組み立てられることを特徴とする請求項１に記載の周波数変換器。
【請求項１１】
前記受動素子は、プリント配線の少なくとも一つの誘導的な部分を有することを特徴とする請求項１に記載の周波数変換器。
【請求項１２】
前記インピーダンス回路網は、少なくとも二つの受動素子を有することを特徴とする請求項１に記載の周波数変換器。
【請求項１３】
前記インピーダンス回路網は、５つの受動素子を有することを特徴とする請求項１に記載の周波数変換器。
【請求項１４】
前記インピーダンス回路網は、相互に直列接続された少なくとも２つの受動素子を有することを特徴とする請求項１に記載の周波数変換器。
【請求項１５】
前記少なくとも一つの受動素子は、前記回路基板上のプリント配線の曲線の部分であることを特徴とする請求項１に記載の周波数変換器。
【請求項１６】
前記少なくとも一つの受動素子は、インダクターであることを特徴とする請求項１に記載の周波数変換器。
【請求項１７】
前記少なくとも一つの受動素子は、コンデンサーであることを特徴とする請求項１に記載の周波数変換器。
【請求項１８】
前記少なくとも一つの受動素子は、抵抗器であることを特徴とする請求項１に記載の周波数変換器。
【請求項１９】
前記パッケージは、前記電導性リードについての貫通孔を有していることを特徴とする請求項１に記載の周波数変換器。
【請求項２０】
前記位相ループ回路は、約１５５.５２ＭＨｚの入力に応答して約６２２.０８ＭＨｚの出力を生成することを特徴とする請求項１に記載の周波数変換器。
【請求項２１】
回路基板上に搭載された周波数変換器回路と表面弾性波素子を有する共振器を備えた位相同期ループとを有する前記回路基板と、
前記共振器と前記回路基板との間に配置された柔軟な材料と、
前記共振器に接続された少なくとも一つの受動素子と
前記受動素子の少なくとも一部を短絡させる電導性リードと
を備えることを特徴とする周波数変換器。
【請求項２２】
前記柔軟な材料は、シリコンを有することを特徴とする請求項２１に記載の周波数変換器。
【請求項２３】
前記柔軟な材料は、金属又は金属合金充填物を有することを特徴とする請求項２１に記載の周波数変換器。
【請求項２４】
前記柔軟な材料は、銀充填物を有することを特徴とする請求項２１に記載の周波数変換器。
【請求項２５】
前記柔軟な材料は、１ＧＰａ未満のヤング率を有することを特徴とする請求項２１に記載の周波数変換器。
【請求項２６】
前記柔軟な材料は、５ＧＰａ未満のヤング率を有することを特徴とする請求項２１に記載の周波数変換器。
【請求項２７】
前記周波数変換器回路は、不揮発性メモリを更に有することを特徴とする請求項２１に記載の周波数変換器。
【請求項２８】
前記不揮発性メモリは、前記位相同期ループ内にプリスケーラーを構成する制御データを含むことを特徴とする請求項２７に記載の周波数変換器。
【請求項２９】
前記周波数変換器回路は、約１５５.５２ＭＨｚの入力に応答して約６２２.０８ＭＨｚの出力を生成することを特徴とする請求項２１に記載の周波数変換器。
【請求項３０】
前記電導性リードは、前記回路基板上のプリント配線の一部であることを特徴とする請求項２１に記載の周波数変換器。
【請求項３１】
前記少なくとも一つの受動素子は、プリント配線の少なくとも一つの誘導的な部分を有することを特徴とする請求項２１に記載の周波数変換器。
【請求項３２】
前記少なくとも一つの受動素子は、他の受動素子に接続されることを特徴とする請求項２１に記載の周波数変換器。
【請求項３３】
前記少なくとも一つの受動素子は、少なくとも４つの他の受動素子に接続されることを特徴とする請求項２１に記載の周波数変換器。
【請求項３４】
前記少なくとも一つの受動素子は、直列に他の受動素子と接続されることを特徴とする請求項２１に記載の周波数変換器。
【請求項３５】
前記少なくとも一つの受動素子は、前記回路基板上のプリント配線の曲線の部分であることを特徴とする請求項２１に記載の周波数変換器。
【請求項３６】
前記少なくとも一つの受動素子は、インダクターであることを特徴とする請求項２１に記載の周波数変換器。
【請求項３７】
前記少なくとも一つの受動素子は、コンデンサーであることを特徴とする請求項２１に記載の周波数変換器。
【請求項３８】
前記少なくとも一つの受動素子は、抵抗器であることを特徴とする請求項２１に記載の周波数変換器。
【請求項３９】
前記共振器は、表面弾性波素子であることを特徴とする請求項２１に記載の周波数変換器。
【請求項４０】
前記回路基板は、キャリア内に収容されることを特徴とする請求項２１に記載の周波数変換器。
【請求項４１】
前記キャリアは、前記電導性リードについての貫通孔を有していることを特徴とする請求項４０に記載の周波数変換器。
【請求項４２】
少なくとも一つの受動素子に接続された共振器と、前記受動素子の少なくとも一部を短絡させる電導性リードとを有する周波数変換器回路の製造方法であって、
共振器を回路基板に、前記回路基板と前記共振器との間に配置される柔軟な材料によって取り付けるステップと、
前記周波数変換器回路に基準周波数を供給するステップと、
前記周波数変換器回路によって生成される出力周波数を測定するステップと、
前記電導性リードを切断するステップと、
前記電導性リードが切断された後に前記周波数変換器回路によって生成される前記出力周波数を測定するステップとを有することを特徴とする製造方法。
【請求項４３】
前記柔軟な材料は、シリコンを有することを特徴とする請求項４２に記載の製造方法。
【請求項４４】
前記柔軟な材料は、金属或いは金属合金充填物を有することを特徴とする請求項４２に記載の製造方法。
【請求項４５】
前記柔軟な材料は、銀充填シリコンを有することを特徴とする請求項４２に記載の製造方法。
【請求項４６】
前記柔軟な材料は、１ＧＰａ未満のヤング率を有することを特徴とする請求項４２に記載の製造方法。
【請求項４７】
前記柔軟な材料は、５ＧＰａ未満のヤング率を有することを特徴とする請求項４２に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、周波数変換器に関し、特に、回路基板上に組み立て後に同調或いは校正することが可能な周波数変換器回路に関する。
【背景技術】
【０００２】
高容量のデータネットワークは、低いエラーデータ伝送のために、信号リピーターと高感度レシーバに頼っている。シリアルデータ信号の復号し、及び／又は、明瞭に再送信をするためには、そのようなネットワーク構成要素は、そのデータ信号と同じ位相と周波数を有するデータタイミング信号を生成するための下位構成要素を含む。タイミング信号を生成するこのステップは、「クロックリカバリー」として既に知られている。
【０００３】
データクロックリカバリーは、シリアルデータ信号のクロックレートに整合するためのスターティングポイントとして働く比較的高精度な基準信号と、周波数調整のための回路を必要とする。高精度の基準信号を生成するために使用される技術のタイプ、コスト、品質は、データネットワークアプリケーションのクラスによって異なる。一般に、遠隔或いは可動性のシステムの場合は、特別に構成された共振器を含む構成要素が使用されてきた。通信ネットワーク技術がローカルエリアネットワークやコンピュータワークステーションにより高い帯域幅の相互接続を提供する方向に進歩するにつれて、より小さくより安いクロックリカバリーの技術解決策の必要性が増大している。
【０００４】
現在必要とされる多くのより高い周波数アプリケーションのために、表面弾性波（ＳＡＷ）共振器のような共振器技術がしばしば使用される。これらの共振器は、入力クロック信号に関連付けられた出力クロック信号を生成するための周波数変換器において使用される。一般に、出力クロック信号は、入力クロック信号の固定倍の表現である。更に、周波数変換器は、出力クロック信号を入力や基準のクロック信号との一定の位相関係に維持する。周波数変換器のためのアプリケーションは、これに限定される訳ではないが、テレコミュニケーションネットワークのバックボーンに移動電話基地局を同期させるためのクロック信号を供給することを含む。
【特許文献１】米国特許第６２３９５５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
一般に、周波数変換器を生産する際に使用される製造工程は、複雑なステップを伴う。更に、製造工程におけるステップは、様々な必要条件と入出力クロック信号などの動作パラメータに基づいて変えられなくてはならない。複雑なステップと様々な動作上の必要条件のために、適切な歩留まりをもって周波数変換器を生産することは困難であり得る。
【０００６】
歩留まりを改善するための１つのアプローチは、変換器の所望の動作入出力クロック信号の選択をユーザに許容する周波数変換器を生産することである。ユーザーは、変換器の動作をコントロールするマイクロプロセッサに接続された複数の構成入力から選ぶことによってこの作業を行う。しかしながら、周波数変換器の設計でマイクロプロセッサを用いることは、装置のサイズを増すとともに、コストを増やすことになる。
【０００７】
周波数変換器の一般的な入出力特性の変更に加えて、装置の公称周波数を最適化させるために採られる手法は、ＳＡＷ共振器自体の周波数を調整することである。しかしながら、これは難しく、費用のかさむ作業であり得る。
【０００８】
ＳＡＷベースの周波数変換器は、「マイクロホニックス（microphonics）」と称される状態である振動の影響を受けやすい。マイクロホニックスは、ＳＡＷ共振器の出力周波数が振動のために好ましくない態様で変調される状態である。外部振動の源は、電気回路を冷却するためのファンから、周波数変換器から離れた自動車の移動により引き起こされる道路の振動にまで及び得る。
【０００９】
それ故、より低コストであり、振動に耐性のある周波数変換器の設計への必要性が残存する。
【課題を解決するための手段】
【００１０】
回路基板に搭載された電気回路を有する可調周波数変換器が開示される。上記回路は、共振器を有する位相同期ループを備えるように設計される。柔軟な材料が、上記回路基板と上記共振器との間に配置される。電導性リードによって短絡される少なくとも一つの受動素子が上記共振器に作動的に接続される。周波数変換器の共振周波数は、電導性リードを切断し、そして、関連付けられた受動素子を活性化させることによって変えることができる。可調周波数変換器は、必要とされるクロック入力と出力の組み合わせに関連するプリスケーラーや他の動作特性を構成するためのデータを有する不揮発性メモリも含むことができる。
【００１１】
受動素子の少なくとも一部を短絡させる電導性リードと少なくとも一つの受動素子に接続された共振器を有する周波数変換器回路を製造するための方法が更に開示される。その方法は、回路基板と共振器との間に配置された柔軟な材料を有する回路基板に共振器を取り付けることを含む。次に、基準周波数は、周波数変換器回路に供給され、そして、周波数変換器回路によって生成された出力周波数が測定される。その後、電導性リードは切断され、そして、周波数変換器の出力周波数が再度測定される。
【００１２】
本発明は、後述の詳細な説明、図面、そして添付特許請求の範囲によって更に明らかとされる他の利点や特徴を有している。
【発明を実施するための最良の形態】
【００１３】
本発明は、多くの異なる態様の実施例を許容するが、明細書と添付図面においては、発明の実施例として好ましい形態のみを開示する。しかしながら、本発明は、そのように記述された実施例に限定されるものではない。発明の範囲は、添付クレームにより特定される。
【００１４】
各図において、単一のブロック或いはセルが、共同で単一の機能を実行する幾つかの個々の要素及び／又は回路を示す場合がある。同様に、単一の線が、特定の動作を行うためのいくつかの個々の信号やエネルギー伝達の経路を表す場合がある。
【００１５】
図１を参照すると、可調周波数変換器がブロック図の形態で描かれている。周波数変換器１０は、入力信号１６の倍数表現である出力信号１８を供給するための位相同期ループ１２とレシーバ１４とを備える。
【００１６】
好ましくは、周波数変換器１０は、入力１６において１５５．５２Ｈｚの基準周波数信号を受信し、その基準信号に応答して、基準信号の約４倍である出力周波数１８（すなわち、出力は約６２２．０８Ｈｚ）を生成する。しかしながら、ここに開示された周波数変換器は、異なる基準周波数の入力を受け取って、その入力の種々の倍数である異なる出力周波数を生成することも可能であることが理解されるであろう。
【００１７】
周波数変換器１０の中で、位相同期ループ１２は、入力基準信号１６に対して特定の位相関係に出力周波数信号１８を維持する。好ましくは、位相同期ループ１２は、周波数合成器２０、ループフィルタ２１及び電圧制御発振器２２を含む。
【００１８】
周波数合成器２０は、入力基準信号１６と電圧制御発振器のフィードバック信号３２に応じて周波数合成を行う。好ましくは、周波数合成器２０は、位相検波器２３、分周器２４、不揮発性メモリ２５を有する集積回路である。
【００１９】
不揮発性メモリ２５は、読出し専用メモリ、プログラマブル読出し専用メモリ、電気的消去可能プログラマブル読出し専用メモリ、或いは、他のタイプの不揮発性メモリを含み得る。ここで更に詳細に説明されるように、不揮発性メモリ２５は、周波数合成器２０、従って位相同期ループ１２を設定する為に提供される制御データ２６を記憶する。
【００２０】
位相検波器２３は、２つの入力信号２８と１６の間の位相差に対応する出力信号３０を生成する。特に、位相検波器２３は、基準周波数入力信号１６と、分周器２４により供給される分周されたフィードバック信号２８を受け取る。これら２つの信号に応じて、位相検波器２３は、前述したように、基準周波数入力１６と分周されたフィードバック信号２８の間の位相差に対応する出力信号３０を生成する。
【００２１】
好ましくは、位相検波器２３の出力信号３０は、基準周波数入力１６とフィードバック信号２８の間の位相差に比例して電流のソース動作及びシンク動作を行うチャージポンプである。しかしながら、チャージポンプの代わりに、出力信号３０は、基準周波数入力信号１６と分周されたフィードバック信号２８の間の位相差を表すためのアナログ或いはデジタル信号であり得る。
【００２２】
周波数合成器２０の中の分周器２４は、電圧制御発振器２２により供給されたフィードバック信号３２に応答して分周されたフィードバック信号２８を生成する回路である。好ましくは、分周されたフィードバック信号２８は、電圧制御発振器２２により供給されるフィードバック信号３２の周波数の整数除算値の周波数を有している。 好ましくは、分周器２４は、４対１の分周比率を有している。
【００２３】
位相検波器２３、従って周波数合成器２０の出力信号３０が、ループフィルタ２１により受信されて発振器制御信号３４が生成されるループフィルタ２１により受け取られる。ループフィルタ２１は、位相同期ループ１２の全応答を形成し、好ましくは、約１００Ｈｚ或いはそれ未満のバンド幅を供給する。
【００２４】
ループフィルタ２１により生成された発振器制御信号３４は、電圧制御発振器２２により受信される。発振器制御信号３４に応答して、電圧制御発振器２２は、位相同期ループ出力信号４４とフィードバック信号３２を生成する。ある実施形態では、位相同期ループ出力信号４４とフィードバック信号３２は、同じ信号であり得る。
【００２５】
電圧制御発振器２２は、発振器制御信号３４に応答するバラクター３６と可調発振回路３８を含む。 特に、バラクターは、可変或いは同調素子として周知のものとして機能する。バラクター３６は、同調素子として周知であるが、バラクターは、ここで更に詳細に記述されるインピーダンス回路網や同調器４２と混同されるべきではない。したがって、ここで、そして、特許請求の範囲で用いられる用語「同調器」或いは「同調器回路」は、バラクター３６を示すものではない。
【００２６】
発振器制御信号３４とバラクター３６の状態に応じて、可調発振器３８は、位相同期ループ出力信号４４を生成する。好ましくは、位相同期出力信号４４は、約６２２．０８ＭＨｚの周波数を有している。
【００２７】
可調発振器回路３８は、共振器４０、インピーダンス回路網或いは同調器４２及び他の電気回路を含む。共振器４０は、可調発振器３８の中で一次的な周波数調節器として機能する。好ましくは、共振器４０は、１ポートの表面弾性波共振器でり、インピーダンス回路網４２に接続される。
【００２８】
ここで更に詳細に説明されるように、インピーダンス回路網４２は、発振器３８、従って位相同期ループ１２の出力を調整する為の選択的な操作が可能である。特に、図８に示すように、インピーダンス回路網４２は、相互に接続され、選択的に活性化させることが可能なインダクター、コンデンサー、抵抗器のような一つ或いそれ以上（つまり、複数）の受動装置４６を含むことができる。
【００２９】
位相同期ループ１２の出力４４はレシーバー１４に供給され、ここで波形は周波数変換器１０の出力１８を提供するために変調される。特に、レシーバー１４は、周波数変換器出力１８において位相同期ループ出力信号４４に応答し、これに対応する方形波論理レベル出力を生成する。
【００３０】
可調周波数変換器は、本発明に従って製造される。図２に、製造されたサンプルの簡略化回路が開示されている。
【００３１】
図１の可調周波数変換器１０と同様に、図２の可調周波数変換器１１０は位相同期ループ１１２とレシーバー１１４を含み、周波数変換器１０は入力基準周波数の倍数表現である出力周波数を生成する。
【００３２】
好ましくは、周波数変換器１１０は、１１６ａ及び１１６ｂにおいて１５５．５２ＭＨｚの差動基準周波数入力信号を受け取る。入力信号に応答して、周波数変換器１１０は、１１８ａと１１８ｂにおいて６２２．０８ＭＨｚの差動出力周波数信号を生成する。
【００３３】
位相同期ループ１１２は、好ましくは、周波数合成器１２０、ループフィルタ回路１２１及び電圧制御発振器回路１２２を含む。好ましくは、周波数合成器１２０は、それに接続された補助回路を有する一つの集積回路である。一例としては、周波数合成器１２０は、部品番号ＰＥ３３４１で、ペレグリン半導体株式会社 (Peregrine Semiconductor Corporation) により製造販売されている。しかしながら、その他の集積回路或いは個別の構成要素は、図２で示された以外の周波数合成器に使用し得ることが理解されるべきである。
【００３４】
図３を参照すると、位相検波器１２３、分周器、電気的消去可能プログラマブル読出し専用メモリからなる不揮発メモリ１２５を含む周波数合成器１２０の簡略化されたブロック図が示されている。好ましくは、制御データ１２６が不揮発性メモリ１２５に記録され、周波数合成器１２０の設定を提供する。特に、周波数合成器１２０は、不揮発性メモリ１２５に記録された制御データ１２６により設定されるカウンターとともにデュアル・モジュラスプリスケーラーを含むことができる。結果として、周波数変換器１１０（図２）は、制御データ１２６によって指定される必要な出力を生成する為に様々なクロック入力を使用して動作するよう設定されることが可能である。
【００３５】
プリスケーラーとカウンターは、周波数合成器１２０により大きな分周比が実現されることを可能にする。例えば、合成器１２０は、制御データ１２６により設定される内部モジュラス選択ロジックの状態に依存する整数値によって  電圧制御発振器フィードバック信号１３２の周波数を分割するデュアル・モジュラスプリスケーラーを含むことができる。更に、カウンターは、基準入力信号１１６とプリスケーラー出力を周波数合成器１２０の不揮発性メモリ１２５に記録された整数値によりに分割することができる。
【００３６】
図２に戻り、制御データ１２６は、周波数変換器回路１１０内に周波数合成器１２０を取り付ける前に、不揮発性メモリにロードされることが好ましい。これにより、変換器が製造された後に合成器のプログラミングの為に周波数変換器回路１１０内にデータや制御データを含める必要をなくしつつ、合成器１２０の事前のプログラミングが可能になる。
【００３７】
前述したように、周波数合成器１２０は、位相検波器と分周器を含む。位相検波器は、合成器１２０のチャージポンプ出力１３０を制御する。特に、周波数合成器は、基準入力１１６ａと電圧制御発信器のフィードバック１３２を測定し、分割する。測定された基準入力信号と電圧制御発振器のフィードバックに応答して、位相差に応じて電流のソース動作を行い、電流のシンク動作を行うよう位相検波器がチャージポンプ出力１３０を制御する。
【００３８】
周波数合成器１２０のチャージポンプ出力１３０は、ループフィルタ回路１２１により受け取られる。前述したように、ループフィルタ回路１２１は、約１００Ｈｚ或いはそれ未満の所望のバンド幅を供給するように位相同期ループ１１２の全体の応答を形成する。図２の中で、ループフィルタ回路１２１は、コンデンサーと抵抗器の回路網で構成されている。しかしながら、他の構成要素が様々な配列で使用されることが可能であることは理解されるべきである。
【００３９】
ループフィルタ回路１２１は、電圧制御発振器１２２により受け取られる発振器制御信号１３４を含む出力を供給する。発振器制御信号１３４に応答して、電圧制御発振器１２２は、位相同期ループ出力信号１４４とフィードバック信号１３２を生成する。
【００４０】
電圧制御発振器１２２は、作動的に相互に接続された共振器１４０とインピーダンス回路網１４２を有する可調発振回路１３８とバラクター１３６を含む。バラクター１３６と可調発振回路１３８は、発振器制御信号１３４に応答して位相同期ループ出力１４４を生成する。
【００４１】
可調発振回路１３８の中で、インピーダンス回路網１４２は、複数の受動要素又は素子１４６と、それぞれの受動素子と関連付けられた個別の電導性バイパスリンク又はリード１４８とを有している。好ましくは、インピーダンス回路網１４２の中の受動素子１４６は、各々のインダクターの端部又は端子間に延びる電導性のバイパスリード１４８によって互いに直列に接続されたインダクター１４６を含む。しかしながら、ここで用いられるように、「受動素子」の語は、インダクター、コンデンサー及び抵抗器を含む。更に、受動素子は、個別的な構成要素であるか、或いは、ここで詳細に記述されるように、回路基板上のプリント配線の組み立てられた一部分であることが可能である。
【００４２】
バイパスリード１４８は、電導性金属或いは金属合金から形成される。従って、各バイパスリード１４８は、電流がインダクターをバイパスするように、その関連付けられたインダクター１４６を短絡させる。言い換えると、各バイパスリード１４８は、その関連付けられたインダクターの周りの電流経路を提供する。
【００４３】
図示の各バイパスリード１４８は、関連付けられた受動素子の周りに電流経路を提供するが、代替的な実施形態では、一つ或いはそれ以上のバイパスリードは関連付けられた受動素子の周りに部分的な電流経路のみを提供し得る。言い換えると、バイパスリード１４８は必要に応じて、その関連付けられた受動素子の延在範囲の様々な位置に接続することができ、この場合、バイパスリード１４８は、受動素子により提供されるインピーダンスを部分的にのみ不活性化及び活性化させる。
【００４４】
バイパスリード１４８は、インピーダンス回路網１４２の約２．５ｎＨのインダクタンスをもたらす。しかしながら、バイパスリード１４８が切断されると、インピーダンス回路網１４２のインピーダンスは、切断されたバイパスリードと関連付けれられたインダクター１４６のインダクタンスの分だけ増加する。
【００４５】
ここで更に詳細に説明されるように、各々のバイパスリード１４８が、インピーダンス回路網１４２のインピーダンスを調節するために、レーザーにより、機械的に、化学的に、或いは、他の手段によって切断されることが可能である。インピーダンス回路網１４２へのこれらの調整は、本来的に、電圧制御発振器１２２、従って周波数変換器１１０の出力周波数の変化を生じさせる。
【００４６】
好ましくは、インピーダンス回路網１４２は、１ポートの表面弾性波共振器である共振器１４０に接続される。適当な素子として、有限会社タイソーテクノロジー（Ｔａｉ−ＳＡＷ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏ．，Ｌｔｄ.）による部品番号ＴＣ０１７２Ａの６２２．２８ＭＨｚ  ＳＡＷがあるが、これに限定されるものではない。
【００４７】
好ましい実施形態では、共振器及び関連するインダクターを有するタンク回路とコンデンサーの共振周波数は、入力周波数１１６ａの倍数に位相同期された位相同期ループ１１２の約６２２．０８ＭＨｚと等しい。所望の共振周波数の達成を補助するために、所望の共振周波数を生成させるインピーダンスを提供する為の電導性リード１４８の切断によりインピーダンス回路網１４２が設定される。特に、一つ或いはそれ以上の電導性のバイパスリード１４８は、所望の周波数が発振器回路により供給されるまで切断される。
【００４８】
図２で示された選択された回路素子の仕様は、下の表１に示される。
表１
（図２における）参照符号                    仕様
Ｃ１，Ｃ２，Ｃ３，Ｃ６，Ｃ１４，Ｃ２４    ０．１μＦ
Ｃ３，Ｃ７，Ｃ８，Ｃ２５，Ｃ３１          ０．０１μＦ
Ｃ５，Ｃ９，Ｃ１３                        ２．２μＦ
Ｃ１０                                    ３．３ｐＦ
Ｃ１１，Ｃ１８，Ｃ２７                    Do Not Place
Ｃ１２                                    ２２μＦ
Ｃ１５，Ｃ１９，Ｃ２３                    １００ｐＦ
Ｃ１６，Ｃ２０，Ｃ２１，Ｃ２２            １０ｐＦ
Ｃ１７                                    ４．７ｐＦ
Ｒ１，Ｒ２、Ｒ３                          Do Not Place
Ｒ２，Ｒ１１                              ５１Ω
Ｒ４                                      １００Ω
Ｒ５                                      ４．７ｋΩ
Ｒ６                                      １８０Ω
Ｒ７，Ｒ１５                              ０Ω
Ｒ８                                      １５０Ω
Ｒ９                                      ４７０Ω
Ｒ１０                                    ２．７ｋΩ
Ｒ１２                                    １ｋΩ
Ｒ１４                                    １６Ω
Ｌ１，Ｌ２                                ６８ｎＨ
Ｌ３                                      ３９ｎＨ
Ｌ４                                      １５ｎＨ
Ｄ１                                       Infineon: BBY57-02W
Ｙ１                                       Tai-SAW: TC0172A
Ｑ１                                       NEC: UPA861TD
Ｕ２                                       Peregrine: PE3341
Ｕ１                                       AZM: AZlOOEL16VOL
Ｕ３                                       Torex: XC6204B302MR
National Semi: LP2985AIM53.0
【００４９】
図４を参照すると、電導性パターン（即ち、電導性のプリント配線或いは軌跡）を含むプリント回路基板レイアウトの拡大図が描写されている。図示されるように、回路基板レイアウトはまた図２の構成要素の配置用のマウントサイトを含む。
【００５０】
好ましくは、プリント回路基板１５２は、複数の通常の電気絶縁性基板１５４を含む（単一の基板のみが示されている）。回路基板１５２の少なくとも一つの外表面１５６は、インピーダンス回路網１４２として構成されたプリント配線或いは軌跡１５８を含む。プリント配線或いは軌跡は、銅のような金属或いは金属合金から成り、周知の方法でプリント回路基板１５２に取り付けられている。
【００５１】
図４に示されるように、チューナー或いはインピーダンス回路網１４２は、相互に直列に接続されたインダクター１４６と、それぞれが各インダクターの端部間に延びるバイパスリード１４８を有する複数のインピーダンス素子を含む。図示されるように、各インダクター１４６は、概略Ｕ字形のプリント配線の曲線部から成る。各インダクター１４６の端部は、関連付けられたバイパスリード１４８の端部に完全に接続される。インダクター１４６は相互に直列に接続され、インピーダンス回路網１４２の２つの端部は他の回路に作動的に接続される。
【００５２】
前述のように、全てのバイパスリード１４８のそれぞれが各インダクター１４６と相互作用するように、インピーダンス回路網１４２は印刷回路板１５２上に組み立てられる。従って、これにより、低インピーダンスの初期値、言い換えると約２．５ｎＨの初期インピーダンスを有するインピーダンス回路網１４２をもたらされる。しかしながら、一のバイパスリード１４８が切断されると、インピーダンス回路網１４２のインピーダンスは、切断されたバイパスリードと関連付けられたインダクター１４６のインダクタンス分だけ増加する。好ましい例としては、インピーダンス回路網１４２は、図４及び図７で示されるように、印刷されたインダクターの回路網の形をとる。
【００５３】
構成要素が回路基板１５２上にマウントされた後、周波数変換器の動作が測定される。特に、ＳＡＷベースの発振器回路の共振周波数が測定される。この検査は、周波数変換器が検査位置に分離して搭載される通常の方法により行われ、回路の電気出力パラメータが通常の検査機器を使用して測定される。
【００５４】
もし、検査の間に、共振器の共振周波数が高すぎると判断された場合は、インピーダンス回路網１４２内の一以上のバイパスリード１４８が、インピーダンス回路網の総インダクタンスを増加させるために切断又は切除される。
【００５５】
従って、インピーダンス回路網１４２のインダクタンスが増加するにつれて、表面弾性波ベースのタンク回路の共振周波数は低下する。好ましくは、変換器回路、特に電圧制御発振回路内の構成要素は、周波数変換器の最初の製作時には高すぎる初期共振周波数を呈するように選択される。従って、通常は一以上のバイパスリードは電圧制御発振器の所望の共振周波数を得るために切断又は切除されることが必要になる。最大の歩留まりを得るためには、典型的には、バイパスリードの半分が電圧制御発振器の所望の共振周波数を得るために切断されるように構成要素の選択が行われる。バイパスリードは、リードを通る電流の流れを無くし又は低下させるためにレーザー、機械的、化学的又は他の適切な手段を使用して切断することができる。
【００５６】
上に記述した同調特性のために、約３０ｋＨｚの偏差を有する表面弾性波共振器及び製品制作における他の製造工程変数の場合に約１００％の歩留まりを達成することが可能である。例えば、図２及び図４で示されるインピーダンス回路網の中に含まれる個々のインダクターが共振周波数における増加をもたらす場合、次のアルゴリズムが所望の結果を達成するために使用される：
出力周波数                      切断されるリード
６２２．０８ＭＨｚ−３５ｐｐｍ          ０
６２２．０８ＭＨｚ−５ｐｐｍ            １
６２２．０８ＭＨｚ＋４５ｐｐｍ          ２
６２２．０８ＭＨｚ＋１０５ｐｐｍ        ３
６２２．０８ＭＨｚ＋１３５ｐｐｍ        ４
【００５７】
具体的には、プリント回路基板１５２を含む周波数変換器回路は、図５及び図６に示されるリードレスキャリア１６０（例えば、表面実装パッケージ）や他のパッケージ構造のような適切なパッケージの中に収容することが可能である。リードレスキャリア１６０は、蓋１６４の孔１６２以外は周知の構造である。従って、リードレスキャリア１６０は、金属化された端子からなる複数の外部接続１６３を有する。
【００５８】
好ましくは、リードレスキャリア１６０は、蓋１６４を貫通して延びる貫通孔１６２が形成された金属或いは金属合金の蓋１６４を有する。リードレスキャリア１６０の中には、インピーダンス回路網１４２（図４参照）上に貫通孔１６２が位置する状態で、印刷回路基板１５２が収容されている。
【００５９】
インピーダンス回路網１４２上の貫通孔１６２の位置（図４参照）故に、貫通孔は、パッケージ１６０中への、そして、印刷回路基板１５２の外表面１５６上に配置されるインピーダンス回路網１４２のバイパスリード１４８の上へのレーザー光線の集光のための開口を提供する。
【００６０】
貫通孔１６２を用いて、変換器回路は、レーザーでバイパスリード１４８を切断することにより同調することが可能である。例えば、図７に示されるように、３つの電導性バイパスリード１４８が、レーザーの切断部１６６により切断されたものとして示されている。一旦回路が調整されると、蓋１６４の貫通孔１６２をラベルで覆うことができ、或いは開口したままとすることができる。
【００６１】
或いは、リードレスチップキャリアの中で周波数変換器を同調する代わりに、パッケージに封入する前に周波数変換器回路を同調することが可能である。インピーダンス回路網の小さい部分のみへのアクセスによる複数の個別の調整で変換器を同調できることは、この発明の重要な特徴である。言い換えると、この発明の利点は、周波数調整をするのに必要な回路基板へのアクセス領域が、全体的な同調効果を提供する為の領域より顕著に小さいということである。例えば、インピーダンス回路網１４２は、約０．０１２７平方インチの基板スペースを占める、しかし、選択リード１４８は、アクセス用開口１６２（図５）と図４及び図７に示す外郭線１８０に対応する約０．００６５６平方インチの円形エリアからアクセスされることが可能である。この構成は、カバー１６４の比較的小さいアクセス用の開口が、複数の個別の同調調整を提供することを可能にする。好ましい変換器の実施形態では、インピーダンス回路網により占有される領域の約５０％を使用して４つの個別の調整を行うことができる。
【００６２】
この調整効率の便利な尺度は、調整するのに利用可能でなくてはならないインピーダンス回路網の領域の部分に対する個別のインピーダンス調整の回数の比率である。好ましい変換器回路は約４から約２０の範囲、そして、最も好ましい変換器回路は約８の調整効率を提供する。
【００６３】
図９を参照すると、周波数変換器に収容される共振器１４０は、リードレスキャリア１６８のような通常の表面実装素子にパッケージされる。好ましくは、リードレスキャリア１６８は、プリント回路基板１５２の上の位置合わせ用のフットプリントと、キャリアの下面に位置する端子１７２との間の柔軟な材料１７０を使用してプリント回路基板１５２に取り付けられる。柔軟な材料１７０には、電導性の金属或いは金属合金が充填されている。例えば、金属は、銀、金、ニッケル銀、或いは、他の電導性の金属或いは金属合金で有り得る。同様に、充填された柔軟な材料１７０は、シリコンや他のタイプの曲げやすい接着剤で有り得る。好ましい実施形態では、回路基板１５２と共振器１４０との間にある柔軟な材料１７０は、銀充填シリコンである。
【００６４】
半田の場合と異なり、柔軟な材料の使用は、プリント回路基板１５２と共振器キャリア１６８の間の機械的接続の剛性を減少させる。特に、シリコンは、半田よりも低いヤング率を有している。対比として、スズめっきされた半田が一般的に約５８ＧＰａから約３５ＧＰａの間のヤング率を有しており、鉛ベースの半田は、約１３．４ＧＰａから約４．９１ＧＰａの間のヤング率を有している。本発明の好ましい柔軟な材料は、１ＧＰａ以下、より好ましくは０．５ＧＰａのヤング率を有ている。
【００６５】
半田以下のヤング率を有する銀充填シリコンのような柔軟な材料を使用することは、周波数変換器のマイクロホニックス性能の改善をもたらす。周波数変換器の最大周波数シフトは、半田実装での１．８ｋＨｚから、シリコンでは２０ｋＨｚに遷移することが、４Ｇ加速で観測されている。
【００６６】
図１０を参照すると、図２の簡略化した回路図に従って製造された周波数変換器の位相ジッターの減衰のグラフが示されている。グラフに示されるように、表面弾性波共振器の高い「Ｑ」と低帯域幅のループフィルタにより回路の良いジッター減衰性能が実現される。
【００６７】
上記したように、入力及び／又は出力上のプリスケーラーにより、また位相同期ループの対応するプログラミングにより、入出力周波数の種々の組み合わせを表面実装式のこの一群の周波数変換器で実現することができる。
【００６８】
上述した具体例の多数の変化及び変更は、発明の新規な特徴の精神及び範囲を逸脱することなくもたらされ得る。ここで説明された特定のシステムに関してのいかなる限定も意図されておらず、また推論されるべきではない。
【図面の簡単な説明】
【００６９】
明細書の一部を構成する添付図面中の類似の数字は、全図面において類似のものを指すのに用いられる。
【図１】図１は、本発明の一実施形態に従う周波数変換器のブロック図である。
【図２】図２は、本発明の好ましい実施形態に従う周波数変換器の簡略化した回路図である。
【図３】図３は、図２の回路図に示される周波数合成器の簡略化したブロック図である。
【図４】図４は、図２に示される周波数変換器を実施する為の回路基板レイアウトの拡大平面図である。
【図５】図５は、図４の回路基板に実装された図２の周波数変換器回路を収容する為のパッケージの拡大平面図である。
【図６】図６は、図５のパッケージの側面図である。
【図７】図７は、図４の回路基板の一部に施された切断部を描写する更に拡大した図である。
【図８】図８は、周波数変換器の共振周波数出力を調整する為の受動素子及びインピーダンス回路網の概略図である。
【図９】図９は、図２の回路図内に含まれる表面弾性波共振器を収容するパッケージの拡大側面図である。
【図１０】図１０は、図２の簡略化した回路図に従って製造される周波数変換器の位相ジッター減衰のグラフである。
【図１】
2007509587.tif 000003
【図２】
2007509587.tif 000004
【図３】
2007509587.tif 000005
【図４】
2007509587.tif 000006
【図５】
2007509587.tif 000007
【図６】
2007509587.tif 000008
【図７】
2007509587.tif 000009
【図８】
2007509587.tif 000010
【図９】
2007509587.tif 000011
【図１０】
2007509587.tif 000012
【国際調査報告】
2007509587.tif 000013
2007509587.tif 000014
2007509587.tif 000015