(57)【要約】  本発明は、単結晶シリコン半導体を回路駆動部及び画素アレイの製造に用いる可撓性を有する高解像度液晶表示装置などの可撓性電気光学装置及びその製造方法に関する。本発明による可撓性電気光学装置は、可撓性単結晶層の上に電子素子が形成される素子層を備える可撓性下部基板部と、前記下部基板部に組み付けられた可撓性上部基板部と、前記下部基板部と前記上部基板部との間に配設された電気光学的物質層と、を備える。【選択図】  図１６
2007534996.tif 000002
【特許請求の範囲】
【請求項１】
可撓性単結晶層の上に電子素子が形成される素子層を備える可撓性下部基板部と、
前記下部基板部に組み付けられた可撓性上部基板部と、
前記下部基板部と前記上部基板部との間に配設された電気光学的物質層と、を備えることを特徴とする可撓性電気光学装置。
【請求項２】
前記可撓性単結晶層は、ナノＳＯＩ層であることを特徴とする請求項１記載の可撓性電気光学装置。
【請求項３】
前記ナノＳＯＩ層の厚さは、２０ないし４００ｎｍであることを特徴とする請求項２記載の可撓性電気光学装置。
【請求項４】
前記ナノＳＯＩ層は、シリコン或いは化合物半導体を含むことを特徴とする請求項２記載の可撓性電気光学装置。
【請求項５】
前記上部基板部は、可撓性透明基板、電極及び可撓性偏光板を備えることを特徴とする請求項１ないし４いずれか１項に記載の可撓性電気光学装置。
【請求項６】
前記下部基板部は、可撓性偏光板を備えることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項７】
前記下部基板部は、可撓性透明基板を更に備えることを特徴とする請求項６記載の可撓性電気光学装置。
【請求項８】
前記素子層は、反射板を備えることを特徴とする請求項６記載の可撓性電気光学装置。
【請求項９】
前記反射板は、画素電極を備えることを特徴とする請求項８記載の可撓性電気光学装置。
【請求項１０】
前記画素電極は、金属を備えることを特徴とする請求項９記載の可撓性電気光学装置。
【請求項１１】
前記下部基板部は、可撓性偏光板及び可撓性バックライトを更に備えることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項１２】
前記下部基板部は、可撓性透明基板、可撓性偏光板及び可撓性バックライトを更に備えることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項１３】
前記素子層には、カラーフィルターが一体に形成されていることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項１４】
半導体フォトリソグラフィ工程によりカラムスぺーサーが前記素子層の上に形成されることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項１５】
前記素子層は、有機質の層間誘電体を備えることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項１６】
前記電子素子は、画素アレイ部と駆動回路部を備えることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項１７】
前記画素アレイ部は、３００ないし１０００ｐｐｉの画素を備えることを特徴とする請求項１６記載の可撓性電気光学装置。
【請求項１８】
前記駆動回路部は、ゲート駆動回路部とデータ駆動回路部を備えることを特徴とする請求項１６記載の可撓性電気光学装置。
【請求項１９】
前記電子素子のゲート電極は、ポリシリコン、金属、金属シリコン化合物或いは金属／ポリシリコン２重層であることを特徴とする請求項１６記載の可撓性電気光学装置。
【請求項２０】
前記電子素子は、浅いトレンチ分離（ＳＴＩ）構造に絶縁されることを特徴とする請求項５記載の可撓性電気光学装置。
【請求項２１】
前記電子素子は、ＬＤＤ構造を有することを特徴とする請求項５記載の可撓性電気光学装置。
【請求項２２】
前記素子層にはカラーフィルターが一体に形成され、半導体フォトリソグラフィ工程によりカラムスぺーサーが前記素子層の上に形成され、前記素子層は有機質の層間誘電体を備え、前記電子素子は画素アレイ部と駆動回路部を備え、前記駆動回路部はゲート駆動回路部とデータ駆動回路部を備え、前記電子素子のゲート電極はポリシリコン、金属、金属シリコン化合物或いは金属／ポリシリコン２重層であることを特徴とする請求項１１記載の可撓性電気光学装置。
【請求項２３】
その上に単結晶層が設けられる下部基板部を製造するステップと、
前記単結晶層の上に電子素子を備える素子層を形成するステップと、
透明上部基板部を製造するステップと、
前記下部基板部と上部基板部を組み合わせるステップと、
前記下部基板部と上部基板部との間に電気光学的物質を注入するステップと、
組み合わせられた下部及び上部基板部に可撓性を与えるステップと、を含むことを特徴とする可撓性電気光学装置の製造方法。
【請求項２４】
前記上部基板部は可撓性のものであり、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記下部基板部の下面を除去するステップを含むことを特徴とする請求項２３記載の可撓性電気光学装置の製造方法。
【請求項２５】
前記下部基板部の上の単結晶層は、ＳＯＩ製造工程により製造されたナノＳＯＩ単結晶層を備えることを特徴とする請求項２３記載の可撓性電気光学装置の製造方法。
【請求項２６】
前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、湿式エッチングにより前記下部基板部の下面の全体を除去するステップを含むことを特徴とする請求項２３記載の可撓性電気光学装置の製造方法。
【請求項２７】
前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記下部基板部の下面の一部が露出されるように前記組み合わせられた下部及び上部基板部の周縁部を覆うステップ、湿式エッチングにより下面の一部を除去するステップ及び前記組み合わせられた下部及び上部基板部の周縁部を切断するステップを含むことを特徴とする請求項２３記載の可撓性電気光学装置の製造方法。
【請求項２８】
下面の全体を湿式エッチングするときにＫＯＨを用いることを特徴とする請求項２６記載の可撓性電気光学装置の製造方法。
【請求項２９】
下面の一部を湿式エッチングするときにＫＯＨを用いることを特徴とする請求項２７記載の可撓性電気光学装置の製造方法。
【請求項３０】
前記透明上部基板部は上部支持基板を備え、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、所定の厚さに前記下部基板部の下面を研磨するステップ、前記上部支持基板を除去するステップ及び研磨後に残留する下面を除去するステップを含むことを特徴とする請求項２３記載の可撓性電気光学装置の製造方法。
【請求項３１】
前記透明上部基板部は上部支持基板を備え、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、所定の厚さに前記下部基板部の下面を研磨するステップ、研磨後に残留する下面を除去するステップ及び前記上部支持基板を除去するステップを含むことを特徴とする請求項２３記載の可撓性電気光学装置の製造方法。
【請求項３２】
研磨後に残留する下面を除去するステップは、湿式エッチングにより前記下部基板部の下面の全体を除去するステップを含むことを特徴とする請求項３１記載の可撓性電気光学装置の製造方法。
【請求項３３】
研磨後に残留する下面を除去するステップは、前記下部基板部の下面の一部が露出されるように前記組み合わせられた下部及び上部基板部の周縁部を覆うステップ、湿式エッチングにより下面の一部を除去するステップ及び前記組み合わせられた下部及び上部基板部の周縁部を切断するステップを含むことを特徴とする請求項３１記載の可撓性電気光学装置の製造方法。
【請求項３４】
下面の全体を湿式エッチングするときにＫＯＨを用いることを特徴とする請求項３２記載の可撓性電気光学装置の製造方法。
【請求項３５】
下面の一部を湿式エッチングするときにＫＯＨを用いることを特徴とする請求項３３記載の可撓性電気光学装置の製造方法。
【請求項３６】
前記素子層を形成するステップは、半導体工程を用いて行うことを特徴とする請求項２３ないし３５いずれか１項に記載の可撓性電気光学装置の製造方法。
【請求項３７】
前記半導体の製造工程には、０.１３ないし０.０３μｍのデザインルールが適用されていることを特徴とする請求項３６記載の可撓性電気光学装置の製造方法。
【請求項３８】
前記素子層を形成するステップは、前記単結晶層の上にＴＦＴアレイ部と駆動回路部を同時に形成するステップと、前記ＴＦＴアレイ部と駆動回路部の上部にカラーフィルターを形成するステップと、前記カラーフィルターの上にＴＦＴに繋がれる画素電極を形成するステップと、前記カラーフィルターの上部にパターニングされたスぺーサーを形成するステップと、前記画素電極及びカラーフィルターの上部に１以上の配向膜を形成するステップと、を更に含むことを特徴とする請求項２３ないし３５いずれか１項に記載の可撓性電気光学装置の製造方法。
【請求項３９】
前記素子層を形成するステップは、前記単結晶層の上にＴＦＴアレイ部と駆動回路部を同時に形成するステップと、前記ＴＦＴアレイ部と駆動回路部の上部にＴＦＴに繋がれる画素電極を形成するステップと、前記画素電極の上部にカラーフィルターを形成するステップと、前記カラーフィルターの上部にパターニングされたスぺーサーを形成するステップと、前記画素電極及びカラーフィルターの上部に１以上の配向膜を形成するステップと、を含むことを特徴とする請求項２３ないし３５いずれか１項に記載の可撓性電気光学装置の製造方法。
【請求項４０】
前記カラーフィルターを形成するステップ後に、厚さ補償用の透明有機物をカラーフィルターの全面に形成するステップを更に含むことを特徴とする請求項３８記載の可撓性電気光学装置の製造方法。
【請求項４１】
前記単結晶層の上に前記ＴＦＴアレイ部と駆動回路部を同時に形成するステップ後に、ＴＦＴ素子部の上部にブラックマトリックスを形成するステップを更に含むことを特徴とする請求項３８記載の可撓性電気光学装置の製造方法。
【請求項４２】
前記素子層を形成するステップは、半導体の製造工程を用いて行うことを特徴とする請求項３８記載の可撓性電気光学装置の製造方法。
【請求項４３】
前記透明な可撓性上部基板部を製造するステップは、可撓性透明基板の片面に電極を形成するステップと、前記電極上に１以上の配向膜を形成するステップと、前記可撓性透明基板の他方の面に接着フィルムを用いて上部支持基板を貼り付けるステップと、を含み、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記上部支持基板を除去するステップを含むことを特徴とする請求項２３ないし３５いずれか１項に記載の可撓性電気光学装置の製造方法。
【請求項４４】
前記透明上部基板部を製造するステップは、可撓性透明基板の片面に電極を形成するステップと、前記電極上に１以上の配向膜を形成するステップと、可撓性透明基板の他方の面に接着フィルムを用いて上部支持基板を貼り付けるステップと、を含み、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記上部支持基板を除去するステップを含むことを特徴とする請求項３８記載の可撓性電気光学装置の製造方法。
【請求項４５】
前記上部支持基板を除去するステップは、ＵＶを用いて除去するステップを含むことを特徴とする請求項４４記載の可撓性電気光学装置の製造方法。
【請求項４６】
前記透明な上部基板部を製造するステップは、可撓性透明基板の片面に電極を形成するステップと、前記可撓性透明基板の他方の面に接着フィルムを用いて上部支持基板を貼り付けるステップと、前記電極の上に１以上の配向膜を形成するステップと、を含み、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記上部支持基板を除去するステップを含むことを特徴とする請求項２３ないし３５いずれか１項に記載の可撓性電気光学装置の製造方法。
【請求項４７】
前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記下部基板部の下面の全体を湿式エッチングして除去するステップを含むことを特徴とする請求項４４記載の可撓性電気光学装置の製造方法。
【請求項４８】
前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記下部基板部の下面の一部が露出されるように前記組み合わせられた下部及び上部基板部の周縁部を覆うステップ、湿式エッチングにより下面の一部を除去するステップ及び前記組み合わせられた下部及び上部基板部の周縁部を切断するステップを含むことを特徴とする請求項４４記載の可撓性電気光学装置の製造方法。
【請求項４９】
前記透明な上部基板部を製造するステップは、可撓性透明基板の片面に電極を形成するステップと、前記電極上に１以上の配向膜を形成するステップと、前記可撓性透明基板の他方の面に接着フィルムを用いて上部支持基板を貼り付けるステップと、を含み、前記組み合わせられた下部及び上部基板部に可撓性を与えるステップは、前記下面の全体をＫＯＨを用いて湿式エッチングするステップと、上部支持基板をＵＶを用いて除去するステップと、を含むことを特徴とする請求項４２記載の可撓性電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶シリコン半導体を駆動回路及び画素アレイの製造に使用する可撓性を有する高解像度の液晶表示装置などの可撓性電気光学装置及びその製造方法に関する。即ち、単結晶シリコンウェーハの薄型化技術は、所望の特性の可撓性素子を製造するときに用いられる。通常の半導体の製造工程のデザインルールを適用して単結晶シリコンの上に素子のアクティブ層を製作して液晶表示装置などの可撓性及び高解像度電気光学装置を製作する。
【背景技術】
【０００２】
現在開発されている液晶表示装置の最大解像度は、非晶質シリコンＴＦＴ（thin film transistor）素子を用いる場合、１８０ｐｐｉ（pixel per inch、１インチ当たりの画素数）（例えば、三星電子製の１５ｉｎｃｈ ＱＸＧＡノート型パソコン）であり、低温ポリシリコン（ＬＴＰＳ、low temperature polysilicon ＴＦＴ）素子を用いる場合、２０２ｐｐｉ（例えば、ＬＧフィリップスＬＣＤ製の４ｉｎｃｈ ＶＧＡ）程度である。２００ｐｐｉ程度の解像度である場合、画素のサイズは約１２０〜１３０μｍとなる。
【０００３】
通常、低温ポリシリコンＴＦＴの場合、非晶質シリコンＴＦＴよりも電流駆動特性に優れており、素子のサイズも小さくし易いことから、高解像度の表示装置を製作することができる。しかしながら、結晶化されたシリコンの結晶粒径に限界があるため、ＴＦＴの素子のサイズを４〜５μｍレベル以下に減らすことが困難である。また、ＴＦＴ ＬＣＤの製造工程に用いられるフォトリソグラフィ装備の整列精度が半導体工程装備に比べて極めて低く、ほとんどのパターニング工程及びエッチング工程に湿式エッチングを適用している。このように、数マイクロメートルのデザインルールが適用されるため、２００ｐｐｉ以上の高解像度を有する表示装置を製作することが極めて困難である。
【０００４】
高温ポリシリコン（ＨＴＰＳ；high temperature polysilicon ＴＦＴ）を用いる表示装置の場合には、石英ウェーハを基板として用いて半導体工程により製作することから、１４μｍ程度の小さな画素サイズを有する高解像度の表示装置を製作することができる。しかしながら、プロジェクターなどの製作に用いる高温ポリシリコンＴＦＴ ＬＣＤの場合、ほとんど赤（Ｒ）、緑（Ｇ）、青（Ｂ）のそれぞれの単色を有する３種類のパネルを用いてカラーを表示するため、フルカラー表示装置と比較するとき、厳密に言うと、１４μｍの画素サイズを達成しているとは言い難い。また、高温ポリシリコンの素子性能に限界があるため、複雑なシステム回路を一体化させることや、画素素子のサイズを減らすことが困難である。
【０００５】
高解像度の表示装置を製作するための方法として、ポリシリコンの限界を克服するために、ＬＣｏＳ（liquid crystal on silicon）技術においては、単結晶シリコンウェーハに半導体工程により素子を形成する液晶表示装置の製造方法を用いたりもする。この場合、基板として用いられるシリコンウェーハが不透明であるため、液晶表示装置は、反射型ＬＣＤとして製作したりもする。液晶表示装置は、ウェーハにＴＦＴを製作してウェーハの一部を除去し、ガラス基板に移して透過型ＬＣＤとして製作したりもする。一方、可撓性表示装置の製作するに際しては、一般のガラス基板に低温ポリシリコンＴＦＴを形成した後、Ｈ2とレーザーを用いてガラス基板を除去し、可撓性基板に転移させて製作したりもする。しかしながら、低温ポリシリコンＴＦＴの素子性能の制限のために、高解像度の達成が困難である。可撓性表示装置の製作のための他の方法は、可撓性基板の上に非晶質シリコンＴＦＴや低温ポリシリコンＴＦＴを形成して表示装置を製作することである。この場合、基板が可撓性のものであるために工程温度に限界があり、且つ、素子特性が悪くて液晶表示装置の高解像度を達成することが困難である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、上述の従来の技術の問題点を解決するために、ナノＳＯＩ（Silicon on insulator）単結晶ウェーハを用いて微細なデザインルールが適用可能な半導体の製造工程により駆動回路と画素アレイ部などを形成した後、ウェーハの下部を除去して可撓性液晶表示装置などの可撓性電気光学装置及びその製造方法を提供することである。
【０００７】
本発明の他の目的は、ＴＦＴなどの素子の製造にシリコン単結晶を用いることにより、優れた素子特性と高い開口率を有する可撓性電気光学装置及びその製造方法を提供することである。
【０００８】
本発明の更に他の目的は、Ｒ、Ｇ、ＢのカラーフィルターをＴＦＴアレイの上部に一体に形成することにより、上部基板部と下部基板部との組み合わせに際してアラインメントマージンを高めて製造工程を容易に行わせ、しかも、極めて小さな画素サイズの高解像度の可撓性電気光学装置及びその製造方法を提供することである。
【０００９】
本発明の更に他の目的は、優れた素子特性及び高い信頼性が得られて各種の駆動回路の一体化を可能にすることにより可撓性ＳＯＤ（system on display）が提供可能な可撓性電気光学装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、可撓性電気光学装置は、可撓性単結晶層の上に電子素子が形成される素子層を備える可撓性下部基板部と、前記下部基板部に組み付けられた可撓性上部基板部と、前記下部基板部と前記上部基板部との間に配設された電気光学的物質層と、を備える。
【００１１】
前記可撓性単結晶層はナノＳＯＩ層であってもよい。前記ナノＳＯＩ層の厚さが２０ないし４００ｎｍであり、シリコン或いは化合物半導体を含むことができる。前記上部基板部は、可撓性透明基板、電極及び可撓性偏光板を備えることができる。前記下部基板部は、可撓性透明基板、可撓性偏光板及び／又は可撓性バックライトを備えることができる。前記素子層は、金属画素電極付き反射板を備えることができ、カラーフィルターが一体に形成可能である。半導体フォトリソグラフィ工程によるカラムスぺーサーが形成可能である。前記素子層は、有機質の層間誘電体を備えることができる。前記電子素子は、画素アレイ部と駆動回路部を備えることができる。好ましくは、前記画素アレイ部は、３００ないし１０００ｐｐｉの画素を有し、前記駆動回路部は、ゲート駆動回路部とデータ駆動回路部を備えることができる。前記電子素子のゲート電極は、ポリシリコン、金属、金属シリコン化合物或いは金属／ポリシリコン２重層であってもよい。前記電子素子は、ＳＴＩ構造に絶縁可能である。また、前記電子素子は、ＬＤＤ構造を有することができる。
【００１２】
本発明の他の態様によれば、可撓性電気光学装置の製造方法は、その上に単結晶層が設けられる下部基板部を製造するステップと、前記単結晶層の上に電子素子を備える素子層を形成するステップと、透明上部基板部を製造するステップと、前記下部基板部と上部基板部とを組み合わせるステップと、前記下部基板部と上部基板部との間に電気光学的物質を注入するステップと、組み合わせられた下部及び上部基板部に可撓性を与えるステップと、を含むことができる。
【００１３】
前記上部基板部が可撓性のものであるとき、前記組み合わせられた下部及び上部基板部には、前記下部基板部の下面を除去して可撓性を持たせることができる。前記透明上部基板部が上部支持基板を備えるとき、前記組み合わせられた下部及び上部基板部には、前記上部支持基板を除去し、研磨後に残留する下面を除去して可撓性を持たせることができる。前記上部支持基板を除去する前に、所定の厚さに前記下部基板部の下面を研磨することができる。前記上部支持基板は、研磨後に残留する下面を除去した後に除去することができる。残留する下面は、前記下部基板部の下面の全体を湿式エッチングして除去することができる。他の方法として、残留する下面を除去するステップは、前記下部基板部の下面の一部が露出されるように前記組み合わせられた下部及び上部基板部の周縁部を覆うステップ、湿式エッチングにより下面の一部を除去するステップ、前記組み合わせられた下部及び上部基板部の周縁部を切断するステップを含むことができる。下面の全体又は下面の一部を湿式エッチングするときにＫＯＨを用いることができる。前記素子層を形成するステップは、半導体工程を用いて行われ、このとき、０.１３ないし０.０３μｍのデザインルールが適用可能である。前記素子層を形成するステップは、前記単結晶層の上にＴＦＴアレイ部と駆動回路部を同時に形成するステップと、前記ＴＦＴアレイ部と駆動回路部の上部にカラーフィルターを形成するステップと、前記カラーフィルターの上にＴＦＴに繋がれる画素電極を形成するステップと、前記カラーフィルターの上部にパターニングされたスぺーサーを形成するステップと、前記画素電極及びカラーフィルターの上部に１以上の配向膜を形成するステップと、を含むことができる。好ましくは、カラーフィルターは、画素電極が形成される前に形成される。前記カラーフィルターが形成された後に、厚さ補償用の透明有機物をカラーフィルターの全面に形成することができる。前記単結晶層の上に前記ＴＦＴアレイ部と駆動回路部を同時に形成した後に、ＴＦＴ素子部の上部にブラックマトリックスを形成することができる。前記透明上部基板部を製造するステップは、可撓性透明基板の片面に電極を形成するステップと、前記電極の上に１以上の配向膜を形成するステップと、前記可撓性透明基板の他方の面に接着フィルムを用いて上部支持基板を貼り付けるステップと、を含むことができる。この場合、前記組み合わせられた下部及び上部基板部には、例えば、ＵＶを用いて照射して前記上部支持基板を除去して可撓性を持たせることが可能である。前記１以上の配向膜は、前記上部支持基板の貼り付け後に形成可能である。
【発明を実施するための最良の形態】
【００１４】
図１ないし図１７には、本発明による単結晶シリコンをアクティブ層として用いた高解像度の可撓性液晶ディスプレイ製造の一実施の形態が示されている。
【００１５】
本発明は、単結晶シリコンを素子の形成に用いることから、図１に示すように、画素アレイ及び前記画素アレイを駆動する各種の駆動回路も同じパネル内に一体化させて同時に製造することができる。このため、この実施の形態においては、画素アレイを画素アレイ部と表示し、駆動回路が形成される領域を駆動回路部と表示して同時に製造する過程を説明する。また、図１(b)に示すように、代表的な液晶ディスプレイの単位画素セルは、単一のＴＦＴ８０３と、ここに接続される画素電極８０４及び単一のストレージキャパシター８００により構成されている。ストレージキャパシターは、必要に応じて、位置を変えることができ、また、リング状に形成してそれ自体にブラックマスクの役割を同時に行わせてもよい。この実施の形態においては、このような単位画素セルを部分別に切断して（点線にて表示）、単位画素セルの側部からみた側面図に基づいて製造過程を説明する。
【００１６】
図２(a)は、本発明の下部基板部として用いられるナノＳＯＩ単結晶ウェーハ１００を示す。ナノＳＯＩ単結晶ウェーハ１００には、単結晶ウェーハの下部となるシリコンベース１００ｃの上に埋め込み酸化膜１００ｂと単結晶層１００ａが積層されている。無欠陥の単結晶シリコン層などの単結晶層１００ａがアクティブ層として用いられ、４００ｎｍから３０ｎｍ以下までの厚さに形成される。このとき、無欠陥単結晶層の厚さは、ナノＳＯＩ単結晶ウェーハの製造工程中に調節される。絶縁層となる埋め込み酸化膜１００ｂは、シリコンベース１００ｃをエッチングにより除去するとき、エッチングストッパーとして用いられ、２００ｎｍ以下の厚さに形成する。このようなナノＳＯＩ単結晶ウェーハは、ウェーハ薄型化技術及び貼付け方法により製造可能である。このナノＳＯＩ単結晶ウェーハの製造方法については、米国特許出願番号ＵＳ１０／３９１、２９７を参照されたい。
【００１７】
このようにして形成された図２(a)のナノＳＯＩ単結晶ウェーハ１００に対して、図２(b)に示すように、フォトリソグラフィ及び乾式エッチングを行うことにより、アクティブ領域１０１を形成する。このとき、アクティブ領域（素子領域）の間は絶縁膜を形成して電気的に分離される。この実施の形態においては、フィールド分離工程を別途に行うことなく、素子形成の工程中に半導体基板の単位セル或いはその他の素子が形成されるべき領域を平面的に分割する分離絶縁膜を形成する。
【００１８】
また、フィールド分離工程は、この他にも、一般的に知られている種々の方法により行うことができる。特に、フィールド分離のためにＳＴＩ方法を用いると、素子間の距離を近くできて画素の開口率を高めることができる。図２３及び図２４には、図２に示す方法の他に、２種のＳＴＩ工程の実施の形態が示されている。図２３(a)と図２３(b)に示すように、アクティブ領域１２（図２３(e)）をパターニングするために、ナノＳＯＩ単結晶ウェーハ１００の上にシリコン窒化膜（Ｓｉ3Ｎ4）１０をパターニングし、フィールド分離絶縁膜が充填されるべき領域をエッチングしてトレンチ１９を形成する。その後、図２３(c)に示すように、化学気相蒸着法（ＣＶＤ；chemical vapor deposition）を用いてフィールド絶縁膜１１によりナノＳＯＩ単結晶ウェーハ１００を覆う。前記フィールド絶縁膜１１は、好ましくは、シリコン酸化膜であってもよい。図２３(d)に示すように、ＣＭＰにより所定の厚さのフィールド絶縁膜１１は除去され、トレンチ１９内の前記フィールド絶縁膜１１のみが残る。このような過程により、フィールド絶縁膜１１によるアクティブ領域１２間の分離が行われる。アクティブ領域１２が分離されている状態において後続工程を行うためには、図２３(e)に示すように、アクティブ領域１２の上に残っているシリコン窒化膜１０を除去する。その後、図２３(f)に示すように、表面を平坦化させて、次の工程を行う。
【００１９】
図２４は、本発明に用いられるＳＴＩの他の実施の形態を示す。即ち、図２４(a)のナノＳＯＩシリコン基板１００は、単結晶層１００ａ及び埋め込み酸化膜１００ｂの一部の領域がエッチングされて、図２４(b)に示すように、トレンチ１９が形成される。その後、図２４(c)に示すように、フィールド絶縁膜１１によりナノＳＯＩシリコン基板１００を覆う。フィールド絶縁膜１１は、ＣＭＰ方法を用いて平坦化される（図２４(d)）。図２４(e)に示すように、不純物の除去のためにアクティブ領域１２の上に熱酸化膜２１を形成する。その後、熱酸化膜２１をエッチングしてアクティブ領域１２間の分離を完了する。上述のように、ＳＴＩを用いてナノＳＯＩシリコン基板１００の上のアクティブ領域１２を分離する。その後、アクティブ領域１２に素子を形成する。このほかにも、既存に知られている種々のＳＴＩ工程を採用することができる。
【００２０】
図３は、熱酸化膜によりゲート絶縁膜を形成し、ストレージキャパシターの電極の形成のためのドープ過程と、ゲート電極の形成及びＬＤＤの形成のためのｎ−ドープ過程を示す。
【００２１】
ナノＳＯＩ単結晶ウェーハ１００の上に図２（又は、図２３及び図２４）による工程を行ってアクティブ領域を形成した後、図３(a)に示すように、ゲート絶縁膜１０２を熱酸化膜により形成する。図２３及び図２４に示すＳＴＩ工程を行った後の工程は示していないが、これらの以降の工程は殆ど同様である。
【００２２】
このようにしてアクティブパターン及びゲート絶縁膜を形成した後、図３(b)に示すように、画素アレイ部にストレージキャパシターの下部電極１０３をドープするためにフォトレジスト１０４によりストレージキャパシターを除く部分を覆うストレージフォトリソグラフィ工程を行った後、Ｂ（ｐ＋）又はＰ（ｎ＋）をイオン注入してドープする。
【００２３】
図３(c)に示すように、蒸着及びパターニングして駆動回路部及び画素アレイ部のゲート電極１０５及びストレージキャパシターの上部電極１０５−１を形成する。
【００２４】
このようなゲート電極１０５を形成するとき、一般的には、高濃度のポリシリコン（ｎ＋）を用いる。ＴＦＴ ＬＣＤの特性から、パネルのサイズが大きくなるに伴い、電極のライン負荷が増える場合が生じうるため、電極の抵抗を低めるために、タングステンとポリシリコン（ｎ＋）の２重層をポリシリコンに代えてゲート電極として用いることができる。また、Ｗ、Ｗ／ＷＮ、ＴｉＳｉ2、ＷＳｉ2、Ｍｏなどの金属系の電極を用いることもできる。
【００２５】
このようにしてゲート電極１０５を形成した後、図３(d)に示すように、フォトリソグラフィ工程を行うことなく、自己整合方法を用いてＬＤＤ構造を形成するために、リン（Ｐ）をイオン注入してｎ−ドープされたドレイン１０６を形成する。
【００２６】
ＬＤＤ構造のｎ−ドープ部を保護するサイドウォールスぺーサーによりオフセットを形成するために、図４(a)に示すように、酸化膜（ＳｉＯ2）１０７を全面に蒸着する。その後、図４(b)に示すように、乾式エッチング工程を通じてサイドウォールスぺーサー１０８を形成する。通常のＬＴＰＳとＨＴＰＳにおいて、フォトリソグラフィ工程及びドープ注入によりパターニングしてＴＦＴを形成する方法に比べて、本発明は、サイドウォールスぺーサーを形成し、高濃度ドープを行うＬＤＤの形成方法を用いることにより、フォトリソグラフィ工程における整列エラーに起因する偏差の発生も防ぐことができる。このため、均一で且つ高信頼性のＴＦＴ素子を製作することができる。
【００２７】
このようにしてｎ−ドープ及びサイドウォールスぺーサー１０８を形成した後、ＬＤＤ構造のｎ＋領域とソース１１０及びドレイン１０９領域を形成するために、図５(a)に示すように、ｎ＋ドープをフォスフォラス（Ｐ）イオン注入工程を通じて行う。ＰＭＯＳのソース１１０及びドレイン１０９領域を形成するためには、図５(b)に示すように、Ｐ＋ドープをボロン（Ｂ）イオン注入工程を通じて行う。その後、前記形成されたドープ領域を８００℃以上の炉アニール工程を通じて活性化させてＬＤＤ構造のトランジスターを完成する。この実施の形態は、ＬＤＤ構造のトランジスターを説明しているが、このほかにも、所望の素子の特性に応じて周知の種々の構造のトランジスターを半導体の製造工程を用いて製造することができる。
【００２８】
次に、図６(a)に示すように、データ電極とゲート電極との絶縁のための１次層間誘電体１１１を形成するために、シリコン酸化膜などの絶縁膜を蒸着する。このとき、層間誘電体を無機物として用いる場合には、曲げ難いという問題があるため、有機物を層間誘電体として用いる。また、このような層間誘電体は基板の全面に塗布されるため、各種の素子間の分離膜としても機能することができる。
【００２９】
このようにして層間誘電体を形成した後、図６(b)に示すように、コンタクトホール２２を形成し、データ電極１１２を蒸着及びパターニングする。このとき、データ電極１１２はＡｌとＴｉＮによりスパッタリングして形成される。
【００３０】
次に、カラーフィルター基板を製作するが、これは、色合いを具現するカラーフィルターパターンと、Ｒ、Ｇ、Ｂセル間の区分と遮光の役割を果たすブラックマトリックスと、液晶セルへの電圧の印加のための共通電極（ＩＴＯ：indium tin oxide）と、を備える。
【００３１】
図７(a)に示すように、データ電極が形成されたものの上にＣＶＤを用いて２次層間誘電体１１３をＳｉＯ2、ＳｉＮ、Ｓｉ3Ｎ4、ＳｉＯＮや他の絶縁有機物により蒸着する。図７(b)に示すように、ゲート電極１０５及びデータ電極１１２とＴＦＴアレイ部からの光漏れを防ぐために、ブラックマトリックス１１４を形成する。ブラックマトリックスは、通常、Ｃｒ、ＣｒＯｘ／Ｃｒ、ブラックフォトレジスト、ＭｏＯＸなどのスパッタリングにより薄膜として形成される。
【００３２】
図８に示すように、赤１１５、緑１１６、青１１７のそれぞれのカラーを有するフォトレジストをパターニングして、前記製作されたＴＦＴアレイの上にカラーフィルター１１５、１１６、１１７を形成する。ＴＦＴアレイ部が形成された下部基板とカラーフィルター１１５、１１６、１１７が形成された上部基板を別途に組み合わせていた既存の方法においては、ＴＦＴアレイ部とカラーフィルター１１５、１１６、１１７の貼付け時に、アラインマージンの精度よさが求められる。ＴＦＴアレイ部とカラーフィルター１１５、１１６、１１７の配設がアラインマージンを超える場合、光の漏れが発生して駆動時に所望の特性を得ることができない。しかしながら、本発明においては、ＴＦＴアレイ部にカラーフィルター用のフォトレジストを直接的にパターニングして製造することから、既存の方法の問題点を解消することができる。図８(c)に示すように、カラーフィルターを完成した後、各カラーフィルターの微細な厚さ差によるセル間隔の差により色再現性の低下が起こる可能性があるため（図示せず）、厚さ補償用の透明有機物をカラーフィルターの全面に塗布して厚さを補償することもできる。このようにしてカラーフィルターをＴＦＴアレイ部に一体化させると、今後、ＴＦＴアレイ部とカラーフィルター１１５、１１６、１１７との組合せマージンを考慮する必要がないことから、高解像度のＬＣＤを製作することができる。
【００３３】
このようにしてカラーフィルターを形成した後、図９(a)に示すように、ＴＦＴ（ＮＭＯＳ）素子と画素電極との接続のために、カラーフィルター１１５、１１６、１１７と層間誘電体１１３をエッチングしてコンタクトホール２３を製造する。コンタクトホール２３内及びカラーフィルター１１５の上にＩＴＯなどにより透明電極を蒸着及びパターニングして画素電極１１８を形成する。画素電極１１８は反射板として使用可能に、Ａｌなどの金属から製造することもできる。このとき、反射型液晶ディスプレイを製造するためには、カラーフィルターの下部に反射板としても機能可能な金属画素電極を形成しなければならない。或いは、別途の金属反射板を形成し、上記と同じ工程により透明な画素電極を形成することもできる。
【００３４】
その後、図９(b)に示すように、ブラックマトリックス１１４の上部にパターニングされたカラムスぺーサー１１９を形成して、下部基板部としてのナノＳＯＩ単結晶ウェーハ１００と透明可撓性プラスチック基板、可撓性偏光板及び電極を備える上部基板部６００の間に液晶の注入のための隙間を設ける。前記カラムスぺーサー１１９は、フォトレジストなどの有機物やシリコン酸化膜及びシリコン窒化膜などの無機物により形成可能である。通常、液晶ディスプレイ装置は、上部基板部と下部基板部との一定の隙間に注入された液晶分子に電圧を加えて駆動させるため、両基板を一定の間隔に維持することが重要である。上部基板部と下部基板内におけるセル間隔が一定ではなければ、その部分を通過する光の透過度が異なり、明度ムラを生じてしまう。このため、この実施の形態においては、正確に限定されたカラムスぺーサーを用いて両基板間の隙間を基板の全体に亘って一定に維持する。
【００３５】
このようにして形成されたＴＦＴアレイ及びカラーフィルターの上に配向膜１２０を塗布し、焼成及びラビングを通じて下部基板部を製造する。
【００３６】
図１０は、上部基板部６００を製造する工程を示す。図１０(a)に示すように、可撓性透明プラスチック基板２００の下部には透明ＩＴＯ電極２０１を塗布し、前記可撓性透明プラスチック基板２００の上面には上部支持基板として上部透明支持基板２０３を貼り付ける。このとき、上部透明支持基板２０３は、除去し易さのために、ＵＶの照射時に除去される接着フィルム２０２により貼り付け可能である。このような支持基板はナノＳＯＩ単結晶ウェーハ１００と上部基板部６００との組合せ工程を容易にし、且つ、ウェーハ１００のシリコンベース１００ｃの除去時における取り扱いを容易にするためである。シリコンベース１００ｃの除去は、ＫＯＨを用いて湿式エッチングすることにより行われる。また、シリコンベース１００ｃのエッチング後に、素子アレイがある応力を有しているかもしれず、また、シリコンベース１００ｃの除去されたＬＣＤが折り曲げられたり、又は、上部及び下部基板部が互いに分離されることがあるため、支持基板２０３を貼り付けることが好ましい。
【００３７】
また、１次又は２次の層間誘電体を無機物としてのＳｉＯ2やＳｉＮにより形成する場合、薄膜が割れたり、ゲート電極又はデータ電極が切断されることがある。しかも、基板に可撓性を与える工程時に生じうる応力の影響を弱めることができないため、この実施の形態でのように、絶縁膜として有機物を用いることが好ましい。
【００３８】
上部基板部６００の透明共通電極２０１に配向膜２０４を印刷、焼成、ラビングして配向する。この実施の形態においては、上下部基板部の配向膜１２０、２０４として用いられるポリアミド系の高分子化合物を焼成するために、約２００℃の温度が求められる。また、可撓性透明プラスチック基板２００にガラス支持基板２０３を貼り付ける接着フィルム２０２が温度に敏感なことがある。このため、透明共通電極に配向膜を形成した後、ガラス製の支持基板を貼り付けることもできる。
【００３９】
図１１に示すように、上部基板部６００と下部基板部を組み合わせた後、これらの間に液晶２０５を注入し、封止剤２０６により封止する。
【００４０】
図１２及び図１３に示すように、組み合わせられた上下部基板部は、エッチング治具３００を用いてシリコンベース１００ｃを除去し、可撓性液晶表示を完成する。図１２は、シリコンベース１００ｃを除去する一例を示しており、組み合わせられた上下部基板部のエッジをエッチング治具３００により保持した後、ＫＯＨ３０１溶液をシリコンベース１００ｃに接触させてエッチングする。図１２に示すように、シリコンベース１００ｃがエッチングにより除去されるとき、埋め込み酸化膜１００ｂによりＫＯＨから画素アレイ部と駆動回路部を保護することができる。
【００４１】
シリコンベース１００ｃの除去の他の実施の形態は、図１３に示されている。図１３(a)に示すように、エッチング治具３００により組み合わせられた上下部基板部の周縁部を保持した後、ＫＯＨ３０１溶液によりシリコンベース１００ｃの一部をエッチングする。図１３(b)は、シリコンベース１００ｃの一部がエッチングにより除去された、組み合わせられた上下部基板部を示している。図１３(c)に示すように、エッチング治具３００が取り付けられていた未除去のシリコンベース１００ｃの組み合わせられた上下部基板部の周縁部を切断してシリコンベース１００ｃの除去を完了する。
【００４２】
図２０から図２２は、下部基板部のシリコンベースの除去の更に他の実施の形態を示す。図２０に示すように、上部透明支持基板２０３が貼り付けられた状態において、下部基板部のシリコンベース１００ｃを所定の厚さまで研磨する。研磨厚さは、例えば、５０μｍないし２００μｍに自由に調節することができる。
【００４３】
シリコンベース１００ｃを研磨した後、研磨後に残っているシリコンベース１００ｃは、図２１及び図２２に示すように、ＫＯＨ溶液により湿式エッチングされて除去される。図２１は、図１２に示す工程とほとんど同じであり、エッチングにより残っているシリコンベース１００ｃを除去する工程を示す。図２２は、図１３に示す工程とほとんど同じであり、組み合わせられた上部及び下部基板部の周縁部を保持して周縁部を除く下部の一部をエッチングし、周縁部を除去して残留するシリコンベース１００ｃを除去する工程を示す。
【００４４】
残留するシリコンベース１００ｃが除去された後（図２１参照）、又は除去される前に（図２２参照）、前記上部透明支持基板２０３はＵＶを照射して除去する。
【００４５】
シリコンベース１００ｃが除去された後、組み合わせられた上下部基板部の汚染を防いで偏光板の取り付け時の偏光方向を適切に整列可能に、図１４に示すように、可撓性透明プラスチック基板１２１を下部基板部に貼り付けることができる。しかしながら、可撓性透明プラスチック基板１２１を貼り付けることなく、下部基板部のシリコンベース１００ｃが除去された面に直接的に偏光板４０１を取り付けることもできる。
【００４６】
このようにして下部基板部からシリコンベースが除去された後、図１５に示すように、ＵＶを照射して上部透明ガラス支持基板２０３を除去すると、組み合わせられた上下部基板部に可撓性が与えられる。
【００４７】
図１６及び図１７に示すように、前記上部基板部に上部可撓性偏光板４００を取り付け、下部基板部に下部可撓性偏光板４０１と可撓性バックライト４０２を取り付けて本発明の可撓性透過型液晶ディスプレイ装置を完成する。図１６は、下部基板部に偏光板を取り付ける前に、可撓性透明プラスチック基板１２１を取り付けた状態の構造であり、図１７は、可撓性透明プラスチック基板を貼り付けることなく、下部基板部に偏光板を直接的に取り付けた状態の構造である。
【００４８】
液晶は、それ自体は発光できず、透過光の量を変える役割のみを果たし、ＬＣＤ用のバックライトに求められる性能は、液晶パネルの透過率が１０％未満であるために十分な輝度が維持されること、及び全体の表示面において輝度が均一になることである。バックライトは、蛍光ランプ、ＬＥＤ、無機ＥＬ、有機ＥＬなどにより製造可能である。バックライトは、明るさが均一な平面光を作り出す役割を果たす。バックライトを除く液晶表示装置を薄くするほど、光効率を高めて消費電力を削減することができる。
【００４９】
このようにして製造された単結晶層を素子として製造する液晶ディスプレイ装置は、非晶質シリコンを結晶化して用いる既存の低温ポリシリコン（ＬＴＰＳ）ＴＦＴや高温ポリシリコン（ＨＴＰＳ）ＴＦＴが粒界などにより極めて高い欠陥密度を有する短所があるのに対し、本発明においては、下部基板部としてナノＳＯＩ単結晶ウェーハ１００を用いることから、無欠陥単結晶シリコンをアクティブ層として用いることができる。また、本発明の液晶ディスプレイ装置は、高温下でも工程を行うことが可能であり、通常の半導体工程をいずれも適用することができる。このため、特性に最も優れている熱酸化膜をゲート絶縁膜として用いることができる。また、素子特性に優れており、しかも、高い信頼性を有するＴＦＴ素子を製作することができる。更に、０.１３ないし０.０３μｍ（１３０から３０ｎｍ）の極微細デザインルールを適用することができ、液晶ディスプレイ装置の製作に際し、高開率の達成と、５００ｐｐｉから１０００ｐｐｉ以上に至る微細画素を有する高解像度のＴＦＴ ＬＣＤの製作が両立可能である。また、本発明により製造される液晶ディスプレイ装置は、素子特性及び可撓性に優れている。
【００５０】
前記実施の形態においては、透過型液晶ディスプレイ装置を製造する過程を説明しているが、液晶ディスプレイ装置は、カラーフィルターの下部に反射板を形成し、且つ、バックライトを取り付けない反射型のものにも製造することができる。
【００５１】
図１８は、可撓性透過型液晶ディスプレイ装置を示す。このとき、図面符号５００は、単結晶層に形成された電子素子において、埋め込み酸化膜１００ｂの層を単純化して示すものである。図１８(a)に示す可撓性透過型液晶ディスプレイ装置において、下部基板部のシリコンベース１００ｃをエッチングして除去した後、埋め込み酸化膜に下部偏光板４０１を直接的に取り付ける。図１８(b)に示す可撓性透過型液晶ディスプレイ装置において、下部基板部のシリコンベース１００ｃをエッチングして除去した後、可撓性透明プラスチック基板１２１を貼り付け、その後、偏光板４０１を取り付ける。その後、図１８(a)及び図１８(b)に示す可撓性透過型液晶ディスプレイ装置において、可撓性バックライト４０２を下部偏光板４０１に取り付ける。
【００５２】
図１９は、バックライトが不要な可撓性反射型液晶ディスプレイ装置を示す。図１９(a)は、液晶パネルの内部に反射板４０３を形成してなる可撓性反射型液晶ディスプレイ装置を示し、１枚の偏光板４００を用いた表示モードとして、反射型ＳＴＮ（Super Twisted Nematic）モード、ＥＣＢ（Electrically Controlled Birefringence）モード、ＯＣＢ（Optically Compensated Bend）モードなどを採用することができる。このとき、上述のように、画素電極１１８をＡｌなどの金属により形成し、画素電極１１８を反射板として用いることもできる。図１９(b)は、下部偏光板４０１の外部に可撓性反射板４０３を形成してなる可撓性反射型液晶ディスプレイ装置を示し、ＴＮ（Twisted Nematic）、ＳＴＮモードを採用することができるが、２枚の偏光板４００、４０１を用いているため、明るさに劣っている。本発明による可撓性電気光学装置は、前記透過型及び反射型のほかにも、種々の液晶ディスプレイ装置に適用することができる。
【００５３】
本発明による可撓性電気光学装置は、単結晶シリコンウェーハの薄型化技術、ナノＳＯＩ単結晶ウェーハの製作技術、そして、シリコンウェーハの下面エッチング技術を用いて、電気光学装置の回路及び画素駆動素子に単結晶シリコンによりアクティブ層を形成する。また、前記可撓性の電気光学装置の製造に半導体工程を適用する。このため、表１に示すように、電子モビリティ値が１０００ｃｍ2／Ｖｓｅｃと他のシリコン物質の電子モビリティ値に比べて顕著に高い。このため、きわめて優れた素子特性を得ることができ、漏れ電流も既存のポリシリコンＴＦＴに比べて１００倍以下に低減することができる。
【００５４】
【表１】
2007534996.tif 000003
【００５５】
本発明による可撓性電気光学装置は、ＴＦＴのサイズを通常の半導体素子のレベルまでコンパクトにできる。即ち、シリコンウェーハを用いた半導体工程を適用することから、安定した高温工程と優れた整列正確度を有する半導体フォトリソグラフィ及びエッチング工程により、現在の半導体工程において実現可能な３０ｎｍまでの微細なデザインルールを適用することができ、素子サイズを画期的に減らすことができる。こうして、１枚のパネルにＲ、Ｇ、Ｂカラーを実現することができると共に、１０００ｐｐｉ以上のきわめて高い解像度を有する電気光学装置が製作可能である。表２には、ＴＦＴ製造用のシリコンの種類に応じて適用可能なデザインルールを比較して示す。ナノＳＯＩ単結晶シリコンの場合、０.１３〜０.０３μｍときわめて微細であることが分かる。また、表３に、現在商用化されている各シリコンの種類別の解像度の達成度と画素サイズを比較して示す。ナノＳＯＩ単結晶シリコンにおいて、カラーモードのとき、画素サイズが２５．４μｍｘ８．４６μｍであり、解像度は１０００ｐｐｉ以上であって、他のシリコン物質に比べて特性がはるかに良好であることが確認できる。
【００５６】
【表２】
2007534996.tif 000004
【００５７】
【表３】
2007534996.tif 000005
【００５８】
また、本発明による電気光学装置において、素子性能の向上及び微細なデザインルールの適用などにより製作された電気光学装置の画素は、素子サイズの減少、パターン工程時のフォト整列正確度の向上が得られることから、設計時に考慮すべきマージン面積が減少可能である。また、素子間隔が狭くなることから、画素における開口率の向上も期待することができ、明るさの向上、コントラスト率の増加など、画像表示性能の向上を期待することができる。
【００５９】
更に、単結晶シリコンの下面の除去技術及び可撓性基板への基板転移技術により、可撓性電気光学装置が製作可能である。単結晶シリコンの可撓度を調べるために、単結晶シリコンの破壊時点までの理論的な曲率半径を計算してみた。即ち、厚さｄのシリコンウェーハを曲率半径Ｒにて折り曲げるときに加えられる応力は、下記式により表わすことができる。
【００６０】
σ＝（ｄ／２Ｒ）Ｅ（＜σy及び＜σf）
【００６１】
ここで、σは応力、ｄは厚さ、Ｒは曲率半径、Ｅは弾性係数、σyは降伏応力、σfは破壊応力を示す。
【００６２】
通常、Ｅは１９０ＧＰａであり、σyは６.９ＧＰａであり、σfは２.８ＧＰａである。ここで、シリコン単結晶フィルムの厚さが５μｍであるとき、破壊個所における理論的な曲率半径は、０.１７ｍｍであった。本発明に従い製造された５μｍ厚さのシリコン単結晶可撓性フィルムは、少なくとも３ｍｍ以下の曲率半径まで破壊なしに曲げることができた。これより、本発明による可撓性電子光学装置は、所望の通りに十分な有軟性を有することが分かる。
【産業上の利用可能性】
【００６３】
本発明は、単結晶の安定したチャンネル素子を用いることから、あらゆる駆動回路を一体化させたＳＯＰ（system on panel）及びその他のメモリ、システムＩＣ、プロセッサーなどをはじめとする特定の用途の半導体回路を一体化させることができ、上記のあらゆる素子を可撓性基板において実現させることを可能にする。
【００６４】
以上、本発明は、具体的な実施の形態を通じて詳細に説明されたが、本発明はこれに限定されるものではなく、本発明の技術的な思想内にあれば、当技術分野における通常の知識を持った者により変形又は改良が可能である。
【図面の簡単な説明】
【００６５】
【図１】図１(a)は、液晶ディスプレイ装置の概略図であり、図１(b)は、ＴＦＴ ＬＣＤの単位セルの概略図。
【図２】図２は、ナノＳＯＩ単結晶ウェーハを用意し、表示装置の駆動回路部と画素アレイ部として用いるためのアクティブ領域を形成する工程図。
【図３】図３は、熱酸化膜によりゲート絶縁膜を形成し、ストレージキャパシターの電極の形成のためのドープ過程と、ゲート電極形成及びＬＤＤ（lightly doped drain）の形成のためのｎ−ドープ過程を示す工程図。
【図４】図４は、ｎ＋及びｐ＋のドープに際し、ＬＤＤ領域を限定するためのオフセット形成用のサイドウォールスぺーサーを形成する過程を示す工程図。
【図５】図５は、アクティブのソース及びドレインの形成のためのドープ工程をｎ＋（Ｐ）、ｐ＋（Ｂ）イオン注入を通じて形成する方法を説明する工程図。
【図６】図６は、１次層間絶縁膜としてシリコン酸化膜（ＳｉＯ2）を蒸着し、コンタクトホールを形成した後、データ電極を形成して接続する過程を示す工程図。
【図７】図７は、データ電極とブラックマトリックスとを絶縁するための２次層間絶縁膜（ＳｉＯ2又はＳｉＮ、Ｓｉ3Ｎ4）を蒸着し、かつ、ブラックマトリックスを形成する工程図。
【図８】図８は、高解像度ＬＣＤの製作のためにＴＦＴアレイ部にレッド、グリーン、ブルーのそれぞれのカラーフィルターを一体に形成する工程図。
【図９】図９は、透明ＩＴＯ（indum tin oxide；酸化チタンインジウム）画素電極を形成し、セル同士の間隔の維持のためのパターニングされたカラムスぺーサーを形成し、更には、下部ＴＦＴアレイ基板の上に液晶配向のための下部配向膜を印刷、焼成、ラビングして形成する工程図。
【図１０】図１０は、工程時に透明ＩＴＯ共通電極が蒸着された上部基板部に取り扱いのための透明ガラス補助基板を貼り付けて、上部配向膜を印刷、焼成、ラビングして形成する過程を示す工程図。
【図１１】図１１は、下部基板部と上部基板部を組み合わせた後、これらの間に液晶を注入しこれを封止することを示す構造図。
【図１２】図１２は、ナノＳＯＩ単結晶ウェーハの下部をエッチングして除去する一実施の形態であって、下面の全体をエッチングする工程図。
【図１３】図１３は、下部を除去する他の実施の形態であって、組み合せられた上部及び下部基板部の周縁部を保持して、前記周縁部を除く前記下部の一部をエッチングして前記周縁部を除去する工程図。
【図１４】図１４は、ナノＳＯＩ単結晶ウェーハの下部が除去された後、表面に可撓性透明プラスチック基板を貼り付けた状態の構造図。
【図１５】図１５は、上部基板の部分に上部透明支持基板を貼り付けるときに用いられた接着フィルムにＵＶを照射して上部透明支持基板を除去する過程を示す工程図。
【図１６】図１６は、ナノＳＯＩ単結晶ウェーハを用いた高解像度可撓性ＴＦＴ ＬＣＤのエッチングされた下部に可撓性透明プラスチック基板を貼り付け、上下面に可撓性偏光板と下面に可撓性バックライトを貼り付ける本発明による表示装置の構造図。
【図１７】図１７は、ナノＳＯＩ単結晶ウェーハを用いた高解像度可撓性ＴＦＴ ＬＣＤのエッチングされた下面に可撓性透明プラスチック基板を貼り付けることなく、上面に可撓性偏光板を貼り付け、かつ、下面に可撓性バックライトを貼り付ける本発明による表示装置の構造図。
【図１８】図１８は、透過型光学装置の構造を示す概略図であって、図１８(b)の透過型光学装置は、図１８(a)の装置の下部基板部に可撓性透明プラスチック基板が更に設けられている例を示す図面。
【図１９】図１９は、２個の反射型光学装置の構造を示す概略図であって、図１９(b)の反射型光学装置は、図１９(a)の装置の下部基板部に可撓性反射板が更に設けられている例を示す図面。
【図２０】図２０は、下部基板部の下部を除去する更に他の実施の形態を示す図面。
【図２１】図２１は、下部基板部の下部を除去する更に他の実施の形態を示す図面。
【図２２】図２２は、下部基板部の下部を除去する更に他の実施の形態を示す図面。
【図２３】図２３は、図１(b)に示すアクティブパターンが形成されたナノＳＯＩ単結晶ウェーハにＳＴＩ（shallow trench isolation）方法により下部基板部を形成する過程の他の実施の形態の工程図。
【図２４】図２４は、図１(b)に示すアクティブパターンが形成されたナノＳＯＩ単結晶ウェーハにＳＴＩ方法により下部基板部を形成する過程の更に他の実施の形態の工程図。
【図１】
2007534996.tif 000006
【図２】
2007534996.tif 000007
【図３】
2007534996.tif 000008
【図４】
2007534996.tif 000009
【図５】
2007534996.tif 000010
【図６】
2007534996.tif 000011
【図７】
2007534996.tif 000012
【図８】
2007534996.tif 000013
【図９】
2007534996.tif 000014
【図１０】
2007534996.tif 000015
【図１１】
2007534996.tif 000016
【図１２】
2007534996.tif 000017
【図１３】
2007534996.tif 000018
【図１４】
2007534996.tif 000019
【図１５】
2007534996.tif 000020
【図１６】
2007534996.tif 000021
【図１７】
2007534996.tif 000022
【図１８】
2007534996.tif 000023
【図１９】
2007534996.tif 000024
【図２０】
2007534996.tif 000025
【図２１】
2007534996.tif 000026
【図２２】
2007534996.tif 000027
【図２３】
2007534996.tif 000028
【図２４】
2007534996.tif 000029
【国際調査報告】
2007534996.tif 000030
2007534996.tif 000031