(57)【要約】【課題】  半導体デバイスおよび半導体デバイスの製造方法を提供する。【解決手段】  半導体デバイスはｐＦＥＴおよびｎＦＥＴのためのチャネルを含む。ＳｉＧｅ層はｐＦＥＴチャネルのソースおよびドレイン領域に選択的に成長され、Ｓｉ：Ｃ層はｎＦＥＴチャネルのソースおよびドレイン領域に選択的に成長される。ＳｉＧｅ層およびＳｉ：Ｃ層は、下に位置するＳｉ層の格子ネットワークに一致して応力成分を生成する。１つの実施形態では、これによって、ｐＦＥＴチャネルでは圧縮成分が引き起こされ、ｎＦＥＴでは引張成分が引き起こされる。【選択図】  図５【特許請求の範囲】
【請求項１】
ｐ型電界効果トランジスタ（ｐＦＥＴ）チャネルおよびｎ型電界効果トランジスタ（ｎＦＥＴ）チャネルを基板内に形成するステップと、
前記ｐＦＥＴチャネルにｐＦＥＴスタックを、前記ｎＦＥＴチャネルにｎＦＥＴスタックを形成するステップと、
前記ｐＦＥＴスタックに関連するソース／ドレイン領域に、前記基板の基礎格子定数と異なる格子定数を有する第１の材料層を準備して、前記ｐＦＥＴチャネル内で圧縮状態を生成するステップと、
前記ｎＦＥＴスタックに関連するソース／ドレイン領域に、前記基板の基礎格子定数と異なる格子定数を有する第２の材料層を準備して、前記ｎＦＥＴチャネルで、引張状態を生成するステップとを含む、半導体構造の製造方法。
【請求項２】
前記第１の材料層は、Ｓｉに対する比率で約０％を超えるＧｅの含有量を有するＳｉＧｅである請求項１に記載の方法。
【請求項３】
前記第２の材料層は、Ｓｉ：Ｃである、請求項１に記載の方法。
【請求項４】
前記Ｓｉ：Ｃは、約４％以下のＣ含有量を有する、請求項３に記載の方法。
【請求項５】
前記第１の材料層は、非緩和ＳｉＧｅであり、前記第２の材料層は、非緩和Ｓｉ：Ｃであり、約１０〜１００ｎｍの厚みに形成される、請求項１に記載の方法。
【請求項６】
前記第１の材料層は、前記ｎＦＥＴチャネル上にマスクを配置し、前記ｐＦＥＴスタックの領域をエッチングし、前記ｐＦＥＴチャネルの領域内の前記第１の材料層を選択的に成長させることにより形成され、
前記第２の材料層は、前記ｐＦＥＴチャネル上にマスクを配置し、前記ｎＦＥＴスタックの領域をエッチングし、前記ｎＦＥＴチャネルの領域内の前記第２の材料層を選択的に成長させることによって形成される、請求項１に記載の方法。
【請求項７】
前記ｐＦＥＴスタックの領域のエッチングに先立って、前記マスク下で前記ｐＦＥＴスタックを覆って保護層を準備し、前記第１の材料層を選択的に成長させるステップと、
前記ｐＦＥＴスタックの領域のエッチングに先立って、前記マスク下で前記ｎＦＥＴスタックを覆って保護層を準備し、前記第２の材料層を選択的に成長させるステップとをさらに含む、請求項６に記載の方法。
【請求項８】
前記第１の材料層および前記第２の材料層は、厚さ約１０〜１００ｎｍに成長されている、請求項１に記載の方法。
【請求項９】
前記第１の材料層および前記第２の材料層は、前記基板に埋め込まれている、請求項１に記載の方法。
【請求項１０】
ｐ型電界効果トランジスタ（ｐＦＥＴ）チャネルおよびｎ型電界効果トランジスタ（ｎＦＥＴ）チャネルを基板内に形成するステップと、
前記ｐＦＥＴチャネルおよび前記ｎＦＥＴチャネルのそれぞれに関連して、前記ｐＦＥＴ構造およびｎＦＥＴ構造を基板上に形成するステップと、
前記ｐＦＥＴ構造および前記ｎＦＥＴ構造の領域をエッチングするステップと、
前記ｐＦＥＴ構造の領域内に、前記基板の基礎格子定数と異なる格子定数を有する第１の材料を形成して、前記ｐＦＥＴチャネルに圧縮応力を付与するステップと、
前記ｎＦＥＴ構造の領域内に、前記基板の基礎格子定数と異なる格子定数を有する第２の材料を形成して、前記ｎＦＥＴチャネルに引張応力を付与するステップと、
前記ｎＦＥＴおよびｐＦＥＴ構造のソースおよびドレイン領域をドーピングするステップとを含む、半導体構造の製造方法。
【請求項１１】
前記第１の材料は、ＳｉＧｅであり、前記第２の材料は、Ｓｉ：Ｃである、請求項１０に記載の方法。
【請求項１２】
前記第１の材料は、前記ｐＦＥＴチャネル内に圧縮応力を生成し、前記第２の材料は、ｎＦＥＴチャネル内に引張応力を生成する、請求項１１に記載の方法。
【請求項１３】
前記第１の材料は、前記ｎＦＥＴ構造および前記ｐＦＥＴ構造を覆って保護層を配置し、前記ｐＦＥＴチャネルのソースおよびドレイン領域内に、前記第１の材料を成長させることにより形成され、
前記第２の材料は、前記ｐＦＥＴ構造および前記ｎＦＥＴ構造のソースおよびドレイン領域を覆って保護層を配置し、前記ｎＦＥＴチャネルのソースおよびドレイン領域内に、前記第２の材料を成長させることにより形成される、請求項１０に記載の方法。
【請求項１４】
前記第１の材料および前記第２の材料は、前記基板に埋め込まれている、請求項１０に記載の方法。
【請求項１５】
前記第１の材料および前記第２の材料は、前記基板の表面上に隆起される、請求項１０に記載の方法。
【請求項１６】
前記第１の材料および前記第２の材料は、約１０〜１００ｎｍの厚さである、請求項１０に記載の方法。
【請求項１７】
前記第１の材料は、非緩和ＳｉＧｅである、請求項１０に記載の方法。
【請求項１８】
前記第１の材料をｐ型ドーピングで、前記第２の材料をｎ型ドーピングでそのままでドープして、それぞれｐＦＥＴおよびｎＦＥＴのソースおよびドレイン領域を形成する、請求項１０に記載の方法。
【請求項１９】
基板内に形成されたｐ型電界効果トランジスタ（ｐＦＥＴ）チャネルと、
前記基板内に形成されたｎ型電界効果トランジスタ（ｎＦＥＴ）チャネルと、
前記基板の格子定数と異なる格子定数を有するｐＦＥＴチャネルのソースおよびドレイン領域内の第１の材料層と、
前記基板の格子定数と異なる格子定数を有するｎＦＥＴチャネルのソースおよびドレイン領域内の第２の材料層とを含む、半導体構造。
【請求項２０】
前記第１の材料層は、ＳｉＧｅであり、前記第２の材料層は、Ｓｉ：Ｃである、請求項１９に記載の構造。
【請求項２１】
前記第１の材料層および前記第２の材料層は、前記ｐＦＥＴチャネルおよび前記ｎＦＥＴチャネルで、異なる種類の応力をそれぞれ生成する、請求項１９に記載の構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に半導体デバイスおよび製造方法に関し、より詳細には半導体デバイスおよびデバイス製造中に引張および圧縮応力を課する製造方法に関する。
【背景技術】
【０００２】
半導体デバイス基板内の機械的応力は、デバイス性能を変化させることができる。すなわち、半導体デバイス内の応力は、半導体デバイス特性を向上させることが知られている。したがって、半導体デバイスの特性を改善するために、引張または圧縮応力あるいはその両方は、ｎ型デバイス（例えば、ＮＦＥＴ）またはｐ型デバイス（例えば、ＰＦＥＴ）あるいはその両方のチャネル内で生成される。しかし、同じ応力成分、引張応力または圧縮応力は、差別的にｎ型デバイスおよびｐ型デバイスの特性に影響する。
【０００３】
例えば、シリコン基板の上に緩和した（relaxed）別のエピタキシャル成長されたＳｉＧｅ層上でエピタキシャル成長されたシリコン層（またはキャップ）上に形成された時、デバイスがより良好な性能特性を示すことが知られている。この系では、シリコン・キャップ（cap）は２軸引張ひずみに直面する。シリコン上にエピタキシャル成長される場合、非緩和ＳｉＧｅ層は、シリコン基板に一致する格子定数を有する。ＳｉＧｅ格子定数は、緩和（例えば、高温プロセスを介して）に基づいてシリコンより大きい固有の格子定数に近づく。完全に緩和したＳｉＧｅ層は、その固有の値に近い格子定数を有する。シリコン層がその上にエピタキシャル成長される場合、シリコン層は、緩和したＳｉＧｅ層のより大きな格子定数に一致し、これは、その上に形成されたシリコン層に物理的な２軸応力（例えば、膨張）を加える。膨張したシリコン層はＮ型デバイスの性能を増大し、ＳｉＧｅ層中のより高いＧｅ濃度がｐ型デバイス性能を向上するので、シリコン層に加えられたこの物理的応力は、その上に形成されたデバイス（例えば、ＣＭＯＳデバイス）に有益である。
【０００４】
シリコン基板上のＳｉＧｅ中の緩和は、不整合転位（misfit dislocation）の形成によって生じる。完全に緩和した基板について、応力を取り除く等間隔の不整合転位の格子（grid）を想像することができる。不整合転位は基板中のシリコンの余分な半平面を提供することにより、ＳｉＧｅ層中の格子定数がその固有値を求めのを促進する。次いで、ＳｉＧｅ／シリコン界面の全体にわたって不整合ひずみがもたらされ、ＳｉＧｅ格子定数はより大きくなることが可能となる。
【非特許文献１】Ｅｒｎｓｔら、ＶＬＳＩ  Ｓｙｍｐ．（２００２年）ｐ．９２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、この従来のアプローチに関する問題は、ＳｉＧｅ層とシリコン基板層との間の貫通転位（threading dislocation）を避けながら、その表面部分上の不整合転位を達成するために非常に厚い（例えば、約５０００Å〜１５０００Åの厚さ）多層ＳｉＧｅ緩衝層を必要とし、それによって多層ＳｉＧｅ層の表面上に緩和ＳｉＧｅ構造を達成することである。また、このアプローチは、製造時間およびコストを著しく増加させる。さらに、厚い段階的（graded）なＳｉＧｅ緩衝層は、シリコン・オン・インシュレータ（ＳＯＩ）基板に適用するのが容易ではない。これは、シリコン・オン・インシュレータについて、有効なＳＯＩのためにシリコンの厚さが１５００Å以下である必要があるからである。ＳｉＧｅ緩衝層の構造は厚すぎる。
【０００６】
別の問題は、ＳｉＧｅ層とシリコン・エピタキシャル層との間に形成された不整合転位が、ふぞろい（ランダム）で、非常に不均一であり、制御するのが困難な異種核生成（heterogeneous nucleation）により容易にコントロールすることができないということである。また、不整合転位密度は、ある場所と別の場所とでは著しく異なる。このように、不均一の不整合転位に由来する物理的応力は、シリコン・エピタキシャル層で非常に不均一になる傾向があり、この不均一な応力は、より大きな変動性で、性能のための利点が不均一となる。さらに、不整合密度が高い位置では、短絡デバイス端子、および他の重要な漏れ機構（leakage mechanism）を介して欠陥がデバイスの性能を下げる。
【０００７】
また、本質的に引張りであるＳｉ上にＳｉ：Ｃをエピタキシャル成長することが知られている。Ｓｉ：Ｃ／Ｓｉ材料スタック中の１％のＣ含有量は、５００ＭＰａで、Ｓｉ：Ｃ中に引張応力レベルを引き起こす場合がある。これに対して、ＳｉＧｅ／Ｓｉ系では、約６％のＧｅは、５００ＭＰａの圧縮を引き起こす必要がある。この１％のＣのレベルは、ＥｒｎｓｔらのＶＬＳＩ  Ｓｙｍｐ（２００２年）、９２頁で示されるように、エピタキシャル成長中にＳｉに組み込むことができる。Ｅｒｎｓｔらでは、ｎＦＥＴのためのＳｉ／Ｓｉ：Ｃ／Ｓｉ階層状チャネルが示される。しかし、Ｅｒｎｓｔらの構造では、Ｓｉ：Ｃは、チャネル内のスタック層として、従来のひずみＳｉアプローチで提供されている。このように、Ｅｒｎｓｔらの構造では、Ｓｉ：Ｃは、チャネルそれ自体の一部として使用される。このアプローチに関する問題は移動度（mobility）が向上されずに、散乱（scattering）からＣ含有量に依存して抑制されることである。
【課題を解決するための手段】
【０００８】
本発明の第１の態様では、半導体構造を製造する方法は、基板中にｐ型電界効果トランジスタ（ｐＦＥＴ）チャネルおよびｎ型電界効果トランジスタ（ｎＦＥＴ）チャネルを形成するステップを含む。ｐＦＥＴスタックおよびｎＦＥＴスタックは、それぞれのチャネルに関連して基板上に形成される。第１の材料層はｐＦＥＴスタックに隣接して（about）ソース／ドレイン領域に準備される。第１の材料層は基板の基礎（base）格子定数と異なる格子定数を有し、ｐＦＥＴチャネル内で圧縮状態を生成する。第２の材料層はｎＦＥＴスタックに隣接してしてソース／ドレイン領域に準備される。第２の材料層は基板の基礎格子定数と異なる格子定数を有し、ｎＦＥＴチャネルで引張状態を生成する。
【０００９】
本発明の他の態様では、基板内にｐ型電界効果トランジスタ（ｐＦＥＴ）チャネルおよびｎ型電界効果トランジスタ（ｎＦＥＴ）チャネルを形成するステップを含む半導体構造を製造する方法が提供される。ｐＦＥＴ構造およびｎＦＥＴ構造はｐＦＥＴチャネルおよびｎＦＥＴチャネルに隣接する基板上にそれぞれ形成される。ｐＦＥＴ構造およびｎＦＥＴ構造の領域は、所定深さにエッチングされる。基板（層）の基礎格子定数と異なる格子定数を有する第１の材料はｐＦＥＴ構造のエッチング領域に準備され、ｐＦＥＴチャネル内に圧縮応力を付与する。基板（層）の基礎格子定数と異なる格子定数を有する第２の材料はｎＦＥＴ構造のエッチングされた領域に準備され、ｎＦＥＴチャネル内に引張応力を付与する。ｎＦＥＴおよびｐＦＥＴ構造のドーピングされたソースおよびドレイン領域が準備される。
【００１０】
また、本発明の他の態様では、半導体構造は半導体基板を含み、ｐＦＥＴおよびｎＦＥＴは基板内のそれぞれのチャネルに形成される。ｐＦＥＴチャネルのソースおよびドレイン領域の第１の材料層は基板の格子定数と異なる格子定数を有する。ｎＦＥＴチャネルのソースおよびドレイン領域の第２の材料層は基板の格子定数と異なる格子定数を有する。
【発明を実施するための最良の形態】
【００１１】
本発明は、半導体デバイス、およびＣＭＯＳデバイスのｎＦＥＴチャネル付近に引張応力およびｐＦＥＴチャネル付近に圧縮応力を付与する製造方法に関する。本発明の一実施形態では、縦引張応力はｎＦＥＴチャネルに非常に接近してもたらされ、同時に、圧縮応力はｐＦＥＴチャネルに非常に接近してもたらされる。さらに、本発明では、ＳｉＧｅおよびＳｉ：Ｃ材料の両方をＣＭＯＳ技術に統合するため、方法および構造が提供される。
【００１２】
一例として、高引張りのＳｉ：Ｃ膜がソース／ドレイン（Ｓ／Ｄ）領域でシリコン基板内に準備されて（例えば、埋め込まれる）、ゲート領域下のチャネル内の、ｎＦＥＴ構造上に縦方向に引張りを加える。同様に、高圧縮のＳｉＧｅ膜はＳ／Ｄ領域のシリコン基板内に準備されて（例えば、埋め込まれる）、ゲート領域下のチャネル内のｐＦＥＴ上に縦に圧縮を加える。ＳｉＧｅ層に類似して、Ｓｉ：Ｃ層は比較的薄く（その臨界厚さ以下）、緩和されていない。ｎＦＥＴのトランジスタ・チャネル領域はＳｉ：Ｃ層からの応力によってひずみ、一方、ｐＦＥＴのチャネル領域はＳｉＧｅからの圧縮応力を付与される。
【００１３】
ＳｉＧｅ層がｐＦＥＴのＳ／Ｄ領域に埋め込まれているので、まだ低抵抗のシリサイド（silicide）を形成することができる。興味深いことに、埋め込まれた（例えば、サブ表面または共面（コプラナー）表面）Ｓｉ：Ｃ膜は膜表面が自由でないので、上記表面Ｓｉ：Ｃ対応物（counterpart）より大きな応力を加えることができる。本発明では、Ｓｉ：Ｃの異なる厚みおよび突出部（protrusion）は埋め込まれるか、表面と共面（同一平面）か、または隆起されるかどうかが検討される。ＳｉＧｅ層内のＧｅ含有量の濃度を調節することによってｐＦＥＴチャネルでの圧縮応力を調節することができることが理解される。同様に、Ｓｉ：Ｃ層内のＣ濃度を調節することにより、ｎＦＥＴチャネルの引張応力を調節することができる。これは、そのような材料の格子定数による。
【００１４】
本発明では、Ｓｉ：Ｃは、正確な応力を有し、正確なＣ含有量を含み、エピタキシャルにおよび選択的に成長させることができることを示す。また、本発明では、Ｓｉ：Ｃはチャネル下に直接形成された積層としてではなく、張力が働き、それによってチャネル領域に張力をかけるｎＦＥＴ  Ｓ／Ｄ領域のための置換材料として使用される。したがって、このＳｉ：Ｃ膜は、ＳｉＧｅがｐＦＥＴチャネルに圧縮応力を加える一方、ｎＦＥＴチャネルに引張応力を加える。
【００１５】
図１〜図５は、本発明によるデバイスを形成するための製造プロセスを表わす。図１では、シリコン・オン・インシュレータ（ＳＯＩ）２０またはその種の他のものが準備される。層２０は、浅いトレンチ分離（ＳＴＩ：shallow trench isolation）の構造体（ＳＴＩ）２５を形成するために、例えば、パッド酸化、パッド窒化物堆積、リソグラフィーに基づくパターニング、窒化物、酸化物および埋込酸化物にいたるシリコンからなるスタック（積層）の反応性イオンエッチング（ＲＩＥ）、エッジ酸化、ライナー（liner）堆積、充填（fill）堆積および化学機械的研磨の標準的技法を使用して、パターン化される。ＳＴＩ形成プロセスは、本技術分野において公知である。次いで、パッド窒化物を取り除く。例えば、ゲート誘電体およびポリシリコンを含むゲートスタックを任意の公知の方法で基板上に形成して、ｐＦＥＴおよびｎＦＥＴを形成する。ＴＥＯＳキャップ４３、４４は、公知の方法によりｐＰＥＴおよびｎＦＥＴで形成される。
【００１６】
また、図１を参照すると、スペーサは任意の公知のプロセスを使用して、それぞれｐＦＥＴおよびｎＦＥＴスタック上に形成される。一例として、スペーサ３８はｐＦＥＴスタック４０ａの側壁上に形成され、スペーサ４２はｎＦＥＴスタック４５ａの側壁上で形成される。スペーサは、例えば、酸化物または窒化物のスペーサであってもよい。
【００１７】
図２で、薄いライナー５０は、例えば、ｐＦＥＴスタック、ｎＦＥＴスタックおよびＳ／Ｄ領域を含む構造を覆って堆積されるブランケット（blanket）である。一実施形態では、薄いライナー５０は、Ｓｉ３Ｎ４ライナーまたはハード・マスクの材料に依存する窒化物または酸化物系材料のいずれかである。薄いライナーの厚みはおよそ５〜２０ｎｍである。薄いライナー５０は保護層の役割をしてもよい。ハード・マスク５１は、次いで、ｎＦＥＴスタック４５ａおよびＳ／Ｄ領域を覆って形成される。
【００１８】
ｐＦＥＴスタック４０ａに関する領域はライナー５０にエッチングされる。次いで、ライナー５０がエッチングされ、Ｓ／Ｄ領域５２がスタック４０ａに隣接して形成（エッチング）される。Ｓ／Ｄ領域５２の深さは、ＳＯＩ層の厚さに依存し約２０〜１００ｎｍである。高圧縮の選択的エピタキシャルＳｉＧｅ層６０は、図３で示されるように、ｐＦＥＴスタック４０ａの領域５２内において成長され、Ｓ／Ｄエッチング領域５２を完全に充填する。ＳｉＧｅ層６０は約１０〜１００ｎｍの厚みに成長されてもよく、他の厚みも本発明によって検討される。１つの実施形態では、ＳｉＧｅ層はゲート酸化物の表面上にある厚さに成長される。ライナーのハード・マスクおよび残りの部分は、例えば、ウェット化学薬品などの公知のプロセスを使用して取り除かれる。処理ステップにおいて、ハード・マスクを除去する前に、ドーパントがイオン注入され、ｐＦＥＴスタック４０ａに隣接するＳ／Ｄ領域を形成する。
【００１９】
ＳｉＧｅは単独で、通常ＳＯＩより大きな格子定数を有する。すなわち、ＳｉＧｅ材料の格子定数はＳｉの格子定数と一致しない。しかし、本発明の構造では、ＳｉＧｅ層の成長によりＳｉＧｅ層の格子構造は下に位置するＳｉの格子構造と一致する傾向がある。これによって、ＳｉＧｅ層およびＳｉＧｅに隣接するチャネル領域が圧縮下となる。一実施形態では、ＳｉＧｅ層のＧｅ含有量はＳｉ含有量に対して０％より多い高い比率であってもよい。
【００２０】
図４では、本発明の処理を参照して、例えば、薄いライナー５０は、再度ｎＦＥＴ、ｐＦＥＴおよびＳ／Ｄ領域を含む構造を覆って堆積されるブランケットである。薄いライナー５０は、一実施形態において、Ｓｉ３Ｎ４ライナー、またはハード・マスクの材料に依存する窒化物または酸化物材料のいずれかである。薄いライナーの厚みの範囲はおよそ５〜２０ｎｍである。薄いライナー５０は、保護層の役割をしてもよい。
【００２１】
次いで、マスク５１はｐＦＥＴスタック４０ａを覆って形成され、ｎＦＥＴスタック４５ａに隣接する領域はライナー５０までエッチングされる。次いで、ライナーはエッチングされ、Ｓ／Ｄ領域５４は、前記スタック４５ａに隣接して形成（エッチング）される。Ｓ／Ｄ領域５４の深さはＳＯＩ層の厚さに依存して約２０〜１００ｎｍである。任意の公知のプロセスが領域５４をエッチングするために使用されてもよい。
【００２２】
高引張りの選択的エピタキシャルＳｉ：Ｃ層は、図５に示されるように、ｎＦＥＴスタック４５ａの領域５４において約１０〜１００ｎｍの厚さに成長される。Ｓｉ：Ｃ層６２は、本発明によって検討されるように、他の厚さにエピタキシャル成長されてもよいことが理解される。一実施形態では、Ｃ含有量は、Ｓｉ含有量に対する比率で０％を超え４％までであってもよい。薄いライナーのレジストおよび残りの部分は、任意の公知のプロセスの使用、例えば、ウェット化学薬品を使用することにより取り除かれる。
【００２３】
Ｓｉ：Ｃは単独で、通常下に位置するＳｉより小さな格子定数を有する。すなわち、Ｓｉ：Ｃ材料の格子定数はＳｉの格子定数と一致しない。しかし、本発明の構造では、ｎＦＥＴスタック４５ａのＳ／Ｄ領域内のＳｉ：Ｃ層の成長によって、Ｓｉ：Ｃ層の格子構造は下に位置するＳｉの格子構造と一致する傾向がある。これによって、Ｓｉ：Ｃ層およびＳｉ：Ｃに隣接するチャネル領域が引張応力下となる。
【００２４】
一実施形態では、Ｓｉ：Ｃ層またはＳｉＧｅ層もしくはその両方は、そのような層に陥凹部を形成するためにプロセスを最適化して、例えばＲＩＥ、ウェットエッチングまたは他のプロセスまたはそれらの組み合わせを行なうことにより、デバイス（基板）内に埋め込まれてもよい。次いで、Ｓｉは、任意の公知のプロセスを使用して領域５２、５４を覆って選択的に成長される。次いで、ソース及びドレインの注入は、任意の公知のプロセスを使用しても行うことができる。デバイスおよび相互接続（interconnect）を構築するためにさらなる処理を行なうことができる。
【００２５】
理解されるように、Ｓｉ：ＣおよびＳｉＧｅ層の両方は、デバイス内に埋め込まれてもよく、または共面（同一平面）とすることができ、またはデバイスから隆起させることができる。一実施形態では、Ｓｉ：ＣおよびＳｉＧｅ膜は、１０〜１００ｎｍの厚みに堆積され、ＭＯＳＦＥＴに応力（圧縮または引張）を加えるためによりコスト的に有効な方法をもたらす。隆起された実施の形態では、Ｓｉ：ＣおよびＳｉＧｅ層は約５０ｎｍまでデバイスの表面上に隆起されてもよい。他の厚みも本発明によって検討されることが認識される。
【００２６】
また、Ｐ型ドーピングでＳｉＧｅを、ｎ型ドーピングでＳｉ：Ｃを、そのままドーピングし、ｐＦＥＴおよびｎＦＥＴの所望のソースおよびドレイン領域をそれぞれ形成することも可能である。
【００２７】
図２および３に示すプロセス工程に先立って、図４および５のプロセス工程が同等に行われても良いことは当業者によって理解される。またさらに、例えば、標準のイオン注入などのプロセス工程を行ってｐＦＥＴおよびｎＦＥＴのＳ／Ｄ領域を形成することができる。イオン注入を通して、このプロセス中にマスクの役割をするｎＦＥＴおよびｐＦＥＴ領域内のゲート酸化物によってＳ／Ｄ領域の形成は自己整合される。
【００２８】
図６は、本発明によるｐＦＥＴデバイス中の応力の位置を示す。図６に示すように、圧縮応力は、非緩和ＳｉＧｅの領域を備えたｐＦＥＴの真下に存在する。より詳細には、本発明の構造ではＳｉＧｅ層の格子構造は下に位置するＳｉ絶縁層の格子構造と一致する。これにより、ＳｉＧｅ層および周辺領域が圧縮応力下となる。
【００２９】
図７は、本発明によるｎＦＥＴデバイス中の応力の位置を示す。図７に示されるように、引張応力はｎＦＥＴのチャネル内に存在する。より詳細には、本発明の構造で、Ｓｉ：Ｃ層の格子構造は下に位置するＳｉ絶縁層２０の格子構造と一致し、ｎＦＥＴチャネル中で引張応力成分を形成する。
【００３０】
本発明は、実施の形態に関して記述されているが、当業者は、本発明を変形させ、請求項の精神および範囲内で実行することができることがわかるだろう。例えば、本発明は、容易にバルク基板に適用することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明によるデバイスを形成するための製造プロセスを示す図である。
【図２】本発明によるデバイスを形成するための製造プロセスを示す図である。
【図３】本発明によるデバイスを形成するための製造プロセスを示す図である。
【図４】本発明によるデバイスを形成するための製造プロセスを示す図である。
【図５】本発明によるデバイスを形成するための製造プロセスを示す図である。
【図６】本発明によるｐＦＥＴデバイスでの応力の位置を示す図である。
【図７】本発明によるｎＦＥＴデバイスでの応力の位置を示す図である。
【図１】
2007528593.tif 000002
【図２】
2007528593.tif 000003
【図３】
2007528593.tif 000004
【図４】
2007528593.tif 000005
【図５】
2007528593.tif 000006
【図６】
2007528593.tif 000007
【図７】
2007528593.tif 000008
【国際調査報告】
2007528593.tif 000009