(57)【要約】本発明により、基板（２０１）上のフィーチャ（２０６）に隣接するサイドウォールスペーサ（２１７、２１８）を形成することができる。フィーチャ（２０６）は１つ以上の保護層（２２０、２０７）に覆われる。スペーサ材料層（２１１）はフィーチャ（２０６）上に蒸着され、異方性エッチングされる。異方性エッチングに使用されるエッチング液はスペーサ材料を選択的に除去することに適しており、一方で１つ以上の保護層（２２０、２０７）はこのエッチング液による影響を実質的に受けない。その結果、１つ以上の層（２２０、２０７）はフィーチャがエッチング液にさらされるのを保護する。
2007532001.tif 000002
【特許請求の範囲】
【請求項１】
側面および上面を含むフィーチャを基板上に形成するステップを有し、前記上面は第１保護層および前記第１保護層上に形成された被覆層に覆われており、
前記側面および前記基板上に第２保護層を形成するステップを有し、
前記被覆層を除去するステップを有し、
前記基板、前記側面および前記上面にスペーサ材料層を均一に蒸着するステップを有し、
前記スペーサ材料層を均一にエッチングするステップを有する、
サイドウォールスペーサの形成方法。
【請求項２】
前記フィーチャの形成ステップは、
前記基板上に材料層を蒸着するステップ、
前記材料層上に前記第１保護層を形成するステップ、
前記第１保護層上に前記被覆層を蒸着するステップ、および、
前記材料層、前記第１保護層、および前記被覆層をパターニングするステップ、
を含む請求項１に記載の方法。
【請求項３】
前記材料層は多結晶シリコンを含む、請求項２に記載の方法。
【請求項４】
前記第１保護層の形成ステップは、前記材料層の一部の熱酸化プロセスを実施するステップを含む、請求項２に記載の方法。
【請求項５】
前記フィーチャはゲート電極である、請求項１に記載の方法。
【請求項６】
前記第１保護層および前記第２保護層のうちの少なくとも１つは二酸化シリコンを含む、請求項１に記載の方法。
【請求項７】
前記被覆層は窒化シリコンを含む、請求項１に記載の方法。
【請求項８】
前記第２保護層の形成ステップは、前記フィーチャの一部および前記基板の一部の熱酸化プロセスを実施するステップを含む、請求項１に記載の方法。
【請求項９】
側面と被覆層に覆われた上面とを含むフィーチャを基板上に形成するステップ、
前記側面および前記基板上に第１保護層を形成するステップ、
前記被覆層を除去するステップ、
前記側面、前記上面、および前記基板上に第２保護層を形成するステップ、
前記側面、前記上面、および前記基板上にスペーサ材料層を均一に蒸着するステップ、および、
前記スペーサ材料層を異方性エッチングするステップ、
を含むサイドウォールスペーサの形成方法。
【請求項１０】
前記フィーチャを形成するステップは、
前記基板上に材料層を蒸着するステップ、
前記材料層上に前記被覆層を蒸着するステップ、および、
前記材料層および前記被覆層をパターニングするステップを含む、
請求項９に記載の方法。
【請求項１１】
前記材料は多結晶シリコンを含む、請求項１０に記載の方法。
【請求項１２】
前記第１保護層を除去するステップをさらに含み、前記第１保護層は前記被覆層の除去後に除去される、請求項９に記載の方法。
【請求項１３】
前記フィーチャはゲート電極を含む、請求項９に記載の方法。
【請求項１４】
前記第１保護層の形成ステップは、前記フィーチャの一部および前記基板の一部の熱酸化プロセスを実施するステップを含む、請求項９に記載の方法。
【請求項１５】
前記第２保護層の形成ステップは、前記フィーチャの一部および前記基板の一部の熱酸化プロセスを実施するステップを含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスの製造分野に関し、より詳細にはサイドウォールスペーサの形成分野に関する。
【背景技術】
【０００２】
集積回路はトランジスタ、コンデンサ、レジスタなどの非常に多くの個々の回路素子を備えている。これらの素子はメモリデバイス、論理デバイス、およびマイクロプロセッサなどの複合回路を形成するために、内部に接続されている。集積回路の性能を高めるためには加工寸法を縮小する必要がある。信号伝搬時間の短縮により動作速度が向上することに加えて、加工寸法を縮小すると、回路の機能性を拡張するために回路の機能素子数を増やすことができる。
【０００３】
図１ｃは最先端技術による電界効果トランジスタ１００の概略断面図を示す。基板１０１は活性領域１０２を含む。シャロートレンチアイソレーション１０３、１０４は隣接する回路素子から活性領域１０２を絶縁する。基板１０１上には側面１１４と１１５、および上面１１６を有するゲート電極１０６が形成され、またこのゲート電極１０６は、ゲート絶縁層１０５によって基板１０１から絶縁される。基板１０１の表面上およびゲート電極１０６の側面１１４、１１５上には保護層１０８が形成される。ゲート電極１０６の側面にはサイドウォールスペーサ１１７、１１８が配されている。
【０００４】
さらに、電界効果トランジスタ１００は、拡張ソース領域１０９、拡張ドレイン領域１１０、ソース領域１１２、およびドレイン領域１１３を含む。“ソース拡張部”と記載される拡張ソース領域１０９の一部および“ドレイン拡張部”と記載される拡張ドレイン領域１１０の一部は、サイドウォールスペーサ１１７、１１８の下に延在しており、各拡張部はゲート電極１０６に隣接している。
【０００５】
図１ａ−１ｃを参照しながら電界効果トランジスタ１００の形成方法を説明する。図１ａは製造プロセスの第１段階における電界効果トランジスタ１００の概略的断面図を示す。
【０００６】
まず、トレンチアイソレーション１０３および１０４と活性領域１０２が基板１０１に形成される。次に、ゲート絶縁層１０５およびゲート電極１１６が基板１０２上に形成される。ゲート電極１０６の上面１１６は被覆層１０７に覆われる。これらの構造は最新のイオン注入、蒸着、酸化、およびフォトリソグラフィ技術を用いて形成することができる。
【０００７】
具体的に言えば、ゲート電極１０６は、例えばポリシリコンなどのゲート電極材料層を基板１０１およびゲート絶縁層１０５上に周知のフォトリソグラフィおよびエッチング技術を用いてパターニングすることで形成される。当業者にとっては周知技術であるフォトリソグラフィは、フォトレジスト層（図示せず）を基板１０１上に蒸着し、そのフォトレジスト層を露光する。入射光とゲート電極材料層から反射する光による干渉から生じる悪影響を回避するために、ゲート電極材料層上に反射防止被覆層１０７が形成され得る。被覆層１０７の厚みは、被覆層１０７の表面から反射する光が、被覆層１０７とゲート電極材料層の表面との間の接触面から反射する光とが相殺的に干渉するようにされ得る。その結果、材料層および被覆層１０７の反射率が実質的に低減される。周知のフォトリソグラフィ技術を用いてフォトレジスト層のパターニングを行ってマスクを形成した後、ゲート電極材料層および被覆層１０７の露光した部分にエッチングプロセスが実施され、ゲート電極１０６が形成される。
【０００８】
被覆層１０７に覆われたゲート電極１０６の形成後、保護層１０８が基板およびゲート電極１０６の側面１１４および１１５上に形成される。この処理は、ゲート電極の一部および基板１０１の一部を熱酸化することによって行うことができる。熱酸化中、ゲート電極１０６の上面１１６は被覆層１０７に覆われているので、保護層１０８は上面１０６上に拡張しない。次に、被覆層１０７がエッチングされる。
【０００９】
図１ｂに製造プロセスの後期段階を示す。拡張ソース領域１０９および拡張ドレイン領域は、ゲート電極１０６に隣接する基板１０１にドーパント材料のイオンを注入することで形成される。ドープされない電界効果トランジスタ１００の外側の基板１０１の各部分は、イオンをブロックし吸収するフォトレジスト層（図示せず）に覆われる。
【００１０】
イオンの注入後、サイドウォールスペーサ１１７および１１８が形成される。基板１０１上に、例えば化学蒸着法(CVD:Chemical Vapor Deposition)でスペーサ材料層１１１がコンフォーマルに、つまり均一に蒸着される。均一蒸着では、蒸着した層の局所的厚みは、蒸着される面の局所的傾斜には依存しない。具体的には、層１１１は、基板１０１の表面、およびゲート電極１０６の上面１１６といった水平表面上での厚みとゲート電極１０６の側面１１４および１１５といった垂直表面上での厚みは共に実質的に等しい。
【００１１】
スペーサ材料層１１１は異方性エッチングされる。異方性エッチングにおいて、垂直方向のエッチング速度は水平方向のエッチング速度よりも速い。従って、表面が実質的に水平であるスペーサ材料層１１１の各部分、例えば、ゲート電極１０６の上面１１６上の層１１１あるいは基板１０１の表面の各部分は層１１１の傾斜部分よりも速く除去することができる。具体的には、表面が実質的に水平である層１１１の各部分は、表面が実質的に垂直である層の各部分、例えば、ゲート電極１０６の各側面１１４および１１５上の層１１１の各部分よりも速く除去することができる。
【００１２】
水平な面を有する層の各部分が除去されると、スペーサ材料層１１１のエッチングがストップする。垂直面を有する層１１１の各部分の除去速度は遅いために、これらの部分の残留物は基板上に残り、ゲート電極１０６に隣接してサイドウォールスペーサ１１７および１１８を形成する。
【００１３】
サイドウォールスペーサ１１７および１１８の形成後、ドーパント材料のイオンを注入することでソース領域１１２およびドレイン領域１１３が形成される。ソース領域１１２およびドレイン領域１１３を形成後の電界効果トランジスタの概略的断面図を図１ｃに示す。
【００１４】
最後に、活性領域１０２、拡張ソース領域１０９、拡張ドレイン領域１１０、ソース領域１１２、およびドレイン領域１１３のドーパントを活性化するためにアニールステップが実施され得る。
【００１５】
電界効果トランジスタを形成する従来の方法が抱える問題点は、スペーサ材料層１１１をエッチングする際に、ゲート電極１０６がエッチング液にさらされる点であり、これは、図１ｃのゲート電極１０６の上面のギザギザ部分で概略的に示しているように、ゲート電極１０６の浸食を招く。ゲート電極１０６の形状が制御されることなく変化するので、ゲート電極１０６が浸食されることで電界効果トランジスタ１００の形成の安定性に悪影響を及ぼすおそれがある。
【００１６】
この問題点に鑑みて、サイドウォールスペーサを形成する間ゲート電極の浸食を低減する、電界効果トランジスタを製造することができる技術が求められている。
【発明の開示】
【００１７】
以下、本発明のいくつかの態様を基本的に理解するために、本発明の概要を説明する。この概要は、本発明の全体像を詳細に説明するものではない。本発明の主要な、または重要な要素を特定しようとするものでも、本発明の範囲を説明しようとするものでもない。ここでの目的は、本発明のいくつかのコンセプトを簡単な形で提供して、後続のより詳細な説明に対する前置きとすることである。
【００１８】
本発明の例示的実施形態によれば、サイドウォールスペーサを形成する方法は、基板上にフィーチャを形成するステップを含む。このフィーチャは側面と上面とを有する。上面は第１保護層および被覆層に覆われる。側面および基板上に第２保護層が形成される。被覆層は除去される。スペーサ材料層は、側面、上面、および基板上に均一に蒸着される。スペーサ材料層は異方性エッチングされる。
【００１９】
本発明の別の例示的実施形態によれば、サイドウォールスペーサを形成する方法は、基板上にフィーチャを形成するステップを含む。このフィーチャは側面と上面とを有する。上面は被覆層に覆われる。側面および基板上に第１保護層が形成される。被覆層は除去される。側面、上面、および基板上に第２保護層が形成される。スペーサ材料層は、側面、上面、および基板上に均一に蒸着される。スペーサ材料層は異方性エッチングされる。
【００２０】
本発明を添付の図面と併せて以下の説明を参照することで理解することができる。図中、同じ要素には同じ参照符号を示している。
【００２１】
本発明は、様々な改良を行い、また、他の形態で実施することができるが、ここに説明されている特定の実施例は、例示のためのものであり、以下にその詳細を記載する。しかし当然のことながら、ここに示した特定の実施例は、本発明を開示されている特定の形態に限定するものではなく、むしろ本発明は添付の請求項によって規定されている発明の範疇に属する全ての改良、等価物、及び変形例をカバーするものである。
【発明を実施するための最良の形態】
【００２２】
本発明の実施例を以下に記載する。簡素化のため、現実の実施品におけるすべての特徴を本明細書に記載することはしていない。当然のことながら、そのような現実の実施品の開発においては、開発者における特定の目標を達成するため、システム的制限やビジネス的制限との摺り合せなど、多くの特定の実施の決定がなされる。それらは各実施形態によって様々に変化するものである。更に、そのような開発努力は複雑で時間を消費するものであるのは当然のことであるが、それでもなお、この開示の恩恵を有する当業者にとっては通常作業の範疇に入るものである。
【００２３】
本発明を添付の図面を参照しながら説明する。半導体デバイスの様々な構造が非常に正確で鋭い形状とプロフィルを有し各図面に描かれているが、当業者であれば実際にこれらの領域や構造が図面に示されているほど正確なものではないと認識できるであろう。加えて、図面に描かれている様々な特徴とドープ領域の相対的な大きさは、製造されているデバイスの特徴や領域のサイズと比較すると誇張や縮小されている。しかしながら、添付の図面は本発明の実施例を説明・解説する目的で添付されているものである。本明細書で使用される用語や言い回しは関連技術において当業者たちによって理解される単語や言い回しと一貫した意味を持つものと理解、解釈される。本明細書において用語あるいは言い回しを一貫して使用していても、これらの用語や言い回しのいかなる特定の定義、すなわち、当業者により理解される通常の意味及び慣習的な意味からは異なる定義を意味するものではない。用語や言い回しを、特定の意味を有する範囲において用いる場合、つまり当業者により理解されているのとは異なる意味で用いる場合、本明細書においては、直接かつ明確にそのような言葉や言い回しの特定の定義を行う。
【００２４】
本発明は、サイドウォールスペーサの形成において、ゲート電極が実質的に浸食されずに、あるいは少なくともゲート電極の浸食を著しく減らして、電界効果トランジスタの製造を可能にする。この目的を達成するために、ゲート電極などの、基板上のフィーチャの側面および上面の双方に１つ以上の保護層が形成される。側面、上面、および基板上にはスペーサ材料層が均一に蒸着される。続いて、スペーサ材料層が異方性エッチングされ、フィーチャに隣接してサイドウォールスペーサが形成される。このエッチングプロセスでは、１つ以上の保護層がフィーチャの浸食を妨げるあるいは低減する。
【００２５】
本発明の更なる例示的実施形態を、図２ａ−２ｄを参照しながら説明する。図２ａは製造プロセスの第１段階における電界効果トランジスタの概略的断面図を示す。基板２０１において、活性領域２０２とトレンチアイソレーション２０３および２０４が形成される。次いで、基板２０１上にゲート絶縁層２０５が形成される。続いて、基板２０１およびゲート絶縁層２０５上に材料層２１９が蒸着される。材料層２１９は、物理蒸着法、化学蒸着法、および／または、プラズマエンハンスト化学蒸着法などの蒸着技術を用いて蒸着され得る。
【００２６】
物理蒸着法において、材料は、ガスフローや拡散などの物理プロセスを介して、ソースから蒸着面へと運ばれる。ここでは、実質的に材料の化学的変性はない。蒸着面は、例えば、ゲート絶縁層２０５の表面あるいは層２１９の表面としてよい。ソースでは、材料が熱的に蒸発され得、材料の蒸気が生成される。この蒸着面が蒸気にさらされる。蒸気は蒸着面で液化し、これにより層２１９が成長する。その他の形態では、物理蒸着法でスパッタリングが適用され得る。この材料から作られるターゲットをプラズマから抽出されるイオンを用いて打ち込みを行う。これにより、ターゲットから原子が放出され、次いでそのような原子が蒸着面に蒸着される。
【００２７】
化学蒸着法において、蒸着材料は、蒸着面上あるいは蒸着面付近で発生するガス状の反応物質間の化学反応の結果として形成される。反応から生成される固体物質は蒸着面に蒸着される。
【００２８】
プラズマエンハンスト化学蒸着法は一種の化学蒸着法であり、化学反応は、例えばグロー放電により生成され得るプラズマで発生する。プラズマエンハンスト化学蒸着法は、従来の化学蒸着法よりも低い温度で材料を蒸着することができる点で有利である。
【００２９】
本発明の特定の実施形態では、基板２０１の材料は結晶シリコンを、ゲート絶縁層２０５は二酸化シリコンを、層２１９の材料は多結晶シリコンを含む。本実施形態では、層２１９は、化学蒸着、あるいは低圧化学蒸着プロセスで蒸着が実現され得、反応ガスにはシラン（ＳｉＨ４）を含む。
【００３０】
層２１９の蒸着後、この層２１９上に第１保護層２２０が形成される。一実施形態では、第１保護層２２０の形成において、層２１９の一部が熱酸化され得る。熱酸化において、層２１９は高温で酸素あるいは水などの酸化環境にさらされる。その結果、層２１９の材料と酸化環境との間に化学反応が起き、これにより材料の酸化物が形成される。第１保護層の厚みは約０．６−５ｎｍの範囲の値をとり得る。
【００３１】
高速熱酸化で熱酸化を実施してもよい。高速熱酸化において、電界効果トランジスタ２００は酸化環境にさらされている間、短時間、高温に熱せられる。この処理は、例えば電界効果トランジスタ２００を複数のランプからの放射線で照射して行うことができる。
【００３２】
別の実施形態では、酸化環境にさらされている間に、炉で電界効果トランジスタ２００を熱して熱酸化を実施してもよい。炉で熱酸化する間の温度は高速熱酸化する間の温度よりも低い。炉での熱酸化の持続時間は高速熱酸化の持続時間よりも長くてよい。
【００３３】
熱酸化において、層２１９の表面に近い部分が酸化される。その結果、層２１９の材料の酸化物が形成され、それが第１保護層２２０を形成する。従って、第１保護層２２０は層２１９を犠牲にして成長する。この層２１９の材料損失は、層２１９の厚みを適宜適応させることによって考慮され得る。熱酸化プロセスでより高い温度が適用されると、より速く酸化が発生する。従って、第１保護層２２０の厚みは、熱酸化の持続時間と適用される温度を制御することで制御され得る。持続時間が長く、適用される温度が高いほど、第１保護層２２０は厚くなる。
【００３４】
熱酸化の後に高速熱アニーリングが行われ得る。高速熱アニーリングにおいて、電界効果トランジスタは、酸化環境がない場合に高温に熱せられる。高速熱アニールに適用される温度は熱酸化に適用される温度よりも高くてよい。アニーリングにおいて、第１保護層２２０の密度が高められるよう、第１保護層２２０において、熱的に活性化した原子が再配列され得る。これは、エッチングに対する第１保護層の安定性が向上するという利点を有する。
【００３５】
本発明のその他の実施形態において、第１保護層の形成には、物理蒸着法、化学蒸着法および／またはプラズマエンハンスト化学蒸着法を含み得る。これらのプロセスの後に高速熱アニールが行われ得、第１保護層２２０の密度が高められる。
【００３６】
第１保護層２２０は層２１９の材料の酸化物を含み得る。層２１９の材料に多結晶シリコンを含む本発明の実施形態では、層２２０の材料に二酸化シリコン（ＳｉＯ２）を含み得る。
【００３７】
第１保護層２２０の形成後、第１保護層の上に被覆層２０７が蒸着される。被覆層２０７は、例えば物理蒸着法、化学蒸着法、あるいはプラズマエンハンスト化学蒸着法によって蒸着してよい。被覆層２０７は窒化シリコンあるいは酸窒化シリコンを含み得、被覆層２０７の厚みは約１０−６０ｎｍであり得る。次に、ゲート絶縁層２０５、層２１９、第１保護層２２０および被覆層２０７がパターニングされる。このパターニングは周知のリソグラフィあるいはエッチングプロセスによって実現することができる。
【００３８】
被覆層２０７は、フォトリソグラフィパターニングにおいて、入射光と層２１９および第１保護層２２０からの反射光による干渉から生じる悪影響が実質的に回避されるよう、構成され得る。この目的のために、被覆層２０７の厚みは、被覆層の表面からの反射光が被覆層２０７と第１保護層２２０との界面および／または第１保護層２２０と層２１９との界面から反射される光と相殺的に干渉するように適応される。その結果、層２１０と第１保護層２２０の反射率が効果的に低減する。
【００３９】
本発明のその他の実施形態では、入射光と反射光による干渉は、フォトリソグラフィで用いるフォトレジストに浸透する入射光を吸収する材料でできた被覆層２０７を形成することで実質的に回避され得る。これは、層２１９および第１保護層２２０による光の反射を回避するのに役立つ。入射光を吸収する材料でできた被覆層２０７を形成することと、入射光と反射光との間で相殺的な干渉が生じるように被覆層２０７の厚みを適応させることとを相互に組み合わせてもよい。
【００４０】
製造プロセスの後期段階の電界効果トランジスタ２００の概略的断面図を図２ｂに示す。ゲート絶縁層２０５、層２１９、第１保護層２２０および被覆層２０７のパターニングにおいて、ゲート電極２０６が基板２０１およびゲート絶縁層２０５の上に形成される。ゲート電極２０６は上面２１６を含み、該上面は第１保護層２２０および被覆層２０７に覆われている。さらに、ゲート電極２０６は側面２１４および２１５を含む。
【００４１】
ゲート電極２０６の形成後、基板２０１とゲート電極２０６の側面２１４および２１５上に第２保護層２０８が形成される。第２保護層２０８の形成において、側面２１４および２１５に近接したゲート電極の部分、および、基板２０１の表面に近接した基板２０１の部分が熱酸化され得る。第１保護層２２０の一実施形態による形成で用いた熱酸化と同様に、第２保護層２０８の形成に用いる熱酸化は、高速熱酸化により、あるいは、炉で熱酸化を行うことにより実施され得、その後に高速熱アニールが行われ得る。
【００４２】
熱酸化において、第２保護層２０８は、側面２１４および２１５に隣接するゲート電極２０６の各部分、および、基板２０１の表面に近接する基板２０１の部分を犠牲にして成長する。これらの部分の材料の損失は、ゲート電極２０６の長さと活性領域２０２の深さに対応して予め調整しておくことで、その損失分を事前に考慮しておくことができる。
【００４３】
層２０８は、層２１９の材料の酸化物と基板２０１の材料の酸化物とを含む。基板２０１の材料に結晶シリコンを、ゲート電極２０６の材料に多結晶シリコンを含む本発明の一実施形態では、層２０８は二酸化シリコンを含む。
【００４４】
第２保護層２０８の形成後、保護層２０７は除去される。被覆層２０７の除去において、被覆層２０７を被覆層２０７の材料を選択的に除去することに適したエッチング液にさらす。一方で、第１保護層２２０の材料と第２保護層２０８の材料とはそのエッチング液による影響を実質的に受けない。その結果、第１および第２保護層は、被覆層２０７の除去の際に保護され、エッチング液による影響からゲート電極２０６および基板２０１を保護する。
【００４５】
被覆層２０７をエッチング液にさらすステップは、ウエットエッチングを含み得る。ウエットエッチングにおいて、被覆層を高温のリン酸へさらし得る。被覆層２０７が窒化シリコンを含む本発明の実施形態において、被覆層２０７を選択的に除去するために、特に、被覆層２０７を高温のリン酸へさらすステップを用いることができる。
【００４６】
図２ｃは製造プロセスの更なる段階における電界効果トランジスタ２００を示す。被覆層２０７の除去後、拡張ソース領域２０９と拡張ドレイン領域２１０とはゲート電極２０６に隣接して基板２０１に形成される。この処理は、基板２０１へドーパント材料のイオンを打ち込むことで行うことができる。ドープされない基板２０１の各部分は、イオンを吸収するフォトレジスト層（図示せず）により覆われてよい。
【００４７】
本発明のその他の実施形態では、拡張ソース領域２０９と拡張ドレイン領域２１０とは、被覆層２０７を除去する前に形成される。従って、イオン注入では、被覆層２０７は電界効果トランジスタ２００に向かうイオンを吸収し、その結果、ゲート電極２０６とゲート絶縁層２０５へのエネルギーイオンの放射が避けられるという利点を有する。
【００４８】
本発明の更なる実施形態では、拡張ソース領域２０９および拡張ドレイン領域２１０は、第２保護層２０８の形成前に形成され得る。
【００４９】
基板２０１、上面２１６および側面２１４、２１５上にスペース材料層２１１が均一に蒸着される。この均一蒸着により、上面２１６、側面２１４と２１５、および基板２０１上の層２１１の各部分の厚みは実質的に等しい。スペーサ材料層２１１は、物理蒸着法、化学蒸着法、あるいはプラズマエンハンスト蒸着法によって、均一に蒸着され得る。１つの例示の実施形態では、スペーサ材料は窒化シリコンを含み得る。
【００５０】
製造プロセス完了後の電界効果トランジスタ２００の概略的断面図を図２ｄに示す。スペーサ材料層２１１の蒸着後、この層は異方性エッチングされる。異方エッチングに用いるエッチング液はスペーサ材料を選択的に除去できるものであり、一方で第１保護層および第２保護層は実質的にそのエッチング液による影響を受けない。
【００５１】
スペーサ材料層２１１の異方性エッチングはドライエッチングを含み得る。エッチングプロセスの異方性により、上面２１６上の部分、および基板２０１の表面上の部分といった、実質的に水平なスペーサ材料層２１１の各部分は、側面２１４および２１５上の各部分といった、実質的に垂直なスペーサ材料層２１１の各部分よりも速く除去される。その結果、最新技術により、電界効果トランジスタ１００のサイドウォールスペーサ１１７および１１８に類似するサイドウォールスペーサ２１７および２１８がゲート電極に隣接して形成される。
【００５２】
第１保護層２２０および第２保護層２０８はエッチング液による影響を実質的に受けないので、各保護層は基板２０１およびゲート電極２０６がエッチング液にさらされることから保護する。その結果、有利にもゲート電極２０６の浸食が回避されるまたは低減する。
【００５３】
サイドウォールスペーサ２１７および２１８の形成後、ドーパント材料のイオンを基板２０１に注入することにより基板２０１にソース領域２１２およびドレイン領域２１３が形成される。イオン注入において、サイドウォールスペーサ２１７は、ソース領域２１２がゲート電極２０６から離間するよう、イオンを吸収する。サイドウォールスペーサ２１８はイオンを吸収することから、ドレイン領域２１３もゲート電極２０６から離間される。
【００５４】
最後に、活性領域２０２、ソース領域２１２、拡張ソース領域２０９、ドレイン領域２１３、および拡張ドレイン領域２１０においてドーパントを活性化するためにアニールステップが実施され得る。
【００５５】
本発明の更なる実施形態を、図３ａ−３ｃを参照しながら説明する。図３ａは本発明の実施形態による製造プロセスの第１段階の電界効果トランジスタ３００を示す。基板３０１において、活性領域３０２およびトレンチアイソレーション３０３と３０４が形成される。これらのフィーチャは、最新のイオン注入、蒸着、酸化、およびフォトリソグラフィ技術を用いて形成され得る。
【００５６】
側面３１４と３１５および上面３１６を有し、上面が被覆層３０７で覆われているゲート電極３０６がゲート絶縁層３０５と基板３０１上に形成される。このゲート電極は以下のように形成され得る。まず、基板３０１上にゲート絶縁層３０５が蒸着される。次に、図２ａに示した層２１９に類似するゲート電極材料層がゲート絶縁層３０５および基板３０１上に蒸着される。このゲート電極材料層上に被覆層３０７が蒸着される。続いて、ゲート絶縁層３０５、ゲート電極材料層、および被覆層３０７がパターニングされ、ゲート電極３０６が形成される。この処理は、リソグラフィおよびエッチング技術を実施して行うことができる。図２ａ−２ｄを参照して説明した本発明の実施形態の被覆層２０７と同様、リソグラフィプロセスにおいて、入射光と反射光による干渉から生じる悪影響を実質的に回避するよう、被覆層３０７が構成され得る。
【００５７】
基板３０１の材料はシリコンを含み得る。ゲート絶縁層３０５は二酸化シリコンを含み得る。材料層は多結晶シリコンを含み得、被覆層３０７の材料は窒化シリコンを含み得る。
【００５８】
ゲート電極３０６の側面３１４および３１５上と基板３０１上に第１保護層３２０が形成される。図２ａ−２ｄを参照して説明した本発明の実施形態の第１保護層２２０および第２保護層２０８と同様、第１保護層３２０の形成において、側面３１４および３１５に近接したゲート電極３０６の各部分と、基板３０１の表面に近接した基板３０１の部分が熱酸化され得る。この熱酸化を炉で、あるいは、高速熱酸化によって実施してよく、続いて高速熱アニールが行われ得る。
【００５９】
１つの例示の実施形態では、第１保護層３２０の材料は、ゲート電極３０６の材料の酸化物、および、基板３０１の材料の酸化物を含み得る。ゲート電極３０６が多結晶シリコンを、基板３０１の材料が結晶シリコンを含む本発明の一実施形態では、第１保護層３２０は二酸化シリコンを含み得る。
【００６０】
続いて、被覆層３０７が除去される。この処理は、被覆層３０７被覆層３０７の材料を選択的に除去することに適したエッチング液にさらすことによって除去され得る。一方で第１保護層の材料はこのエッチング液による影響を実質的に受けない。
【００６１】
図２ａ−２ｄを参照して説明した本発明の実施形態における被覆層２０７の除去と同様、被覆層３０７の除去はウエットエッチングを含み得、このウエットエッチングにおいて、被覆層３０７をリン酸へさらし得る。ウエットエッチングは、被覆層３０７の材料のエッチングに高度な選択性を与え得る点で有利である。その結果、ゲート電極は実質的にダメージを受けないか、あるいは、わずかなダメージを受けるにすぎない。
【００６２】
被覆層３０７の除去後、第１保護層３２０は除去され得る。この処理は、第１保護層３２０の材料を選択的に除去することに適したエッチング液に第１保護層３２０をさらすことによって行うことができる。一方で、ゲート電極３０６の材料と基板３０１の材料とはエッチング液による影響を実質的に受けない。
【００６３】
第１保護層３２０はウエットエッチングによって除去され得る。第１保護層３２０が二酸化シリコンを含む本発明の一実施形態において、この処理は、第１電界効果トランジスタ３００をフッ酸（ＨＦ）の水溶液に浸漬することによって行うことができる。ウエットエッチングはエッチングプロセスの高度な選択性を特に許容する点で有利であり、その結果、ゲート電極のダメージは実質的にないか、あるいは、ゲート電極はわずかなダメージを受けるにすぎない。
【００６４】
図３ｂは製造プロセスの後期段階における電界効果トランジスタ３００を示す。ゲート電極３０６の側面３１４および３１５、ゲート電極３０６の上面３１６、および基板３０１の表面上に第２保護層３０８が形成される。この処理は、熱酸化によって、あるいは、物理蒸着法、化学蒸着法、および／またはプラズマエンハンスト化学蒸着法によって行うことができる。第２保護層の形成に続いて高速熱アニールが行われ得、第２保護層３０８の密度が高められる。第２保護層の材料として二酸化シリコンを含み得る。
【００６５】
本発明のその他の実施形態では、第１保護層３２０は第２保護層３０８の形成前には除去されない。代わりに、第１保護層３２０はゲート電極３０６と基板３０１の表面上に残り、第２保護層３０８によって覆われてよく、あるいは、第２保護層３０８に組み込まれてよい。第１保護層３２０をエッチング液にさらす処理を省くことができることから、これは、電界効果トランジスタ３００の製造原価を下げることができる点で有利である。
【００６６】
ゲート電極３０６に隣接して、基板３０１に拡張ソース領域３０９および拡張ドレイン領域３１０が形成される。この処理は、ドーパント材料のイオンを基板３０１に注入することで行うことができる。ドープされない電界効果トランジスタ３００の外側の基板３０１の各部分を、イオンを吸収するフォトレジスト層（図示せず）によって覆ってもよい。
【００６７】
本発明のその他の実施形態では、第１保護層３２０の形成前、第１保護層３２０の除去前、あるいは、第２保護層３０８の形成前に、拡張ソース領域３０９および拡張ドレイン領域３１０が形成され得る。
【００６８】
図２ａ−２ｃを参照して説明した本発明の実施形態と同様、スペーサ材料層３１１は、ゲート電極３１６の側面３１４および３１５、ゲート電極３０６の上面３１６、および基板３０１上に均一に蒸着される。スペーサ材料層３１１は異方性エッチングされ、図３ｃに示すようなサイドウォールスペーサ３１７および３１８が形成される。
【００６９】
スペーサ材料層３１１の異方性エッチングにおいて、スペーサ材料層３１１を、スペーサ材料を選択的に除去することに適したエッチング液にさらし得る。一方で、このエッチング液は第２保護層３０８の材料に実質的な影響を与えない。従って、第２保護層３０８は、ゲート電極３０６および基板３０１がエッチング液にさらされることから保護し、その結果、ゲート電極３０６および基板３０１の望ましくない浸食を回避あるいは低減するという利点が得られる。
【００７０】
サイドウォールスペーサ３１７および３１８の形成後、基板３０１にソース領域３１２およびドレイン領域３１３が形成される。この処理は、ドーパント材料のイオンを基板に注入することによって行うことができる。サイドウォールスペーサ３１７および３１８はイオンを吸収するので、ソース領域３１２およびドレイン領域３１３はゲート電極３０６から離間される。
【００７１】
最後に、アニールステップを実施し、活性領域３０２、ソース領域３１２、ドレイン領域３１３、拡張ソース領域３０９、および拡張ドレイン領域３１０のドーパントを活性化するためにアニールステップを実施することで、電界効果トランジスタ３００を完成することができる。
【００７２】
本発明は電界効果トランジスタの形成に限定されない。代わりに、本発明は通常、基板上のフィーチャに隣接するサイドウォールスペーサの形成に応用することができる。例えば、本発明を導電性の配線の形成に応用することができる。
【００７３】
本発明による利益を享受し得る当業者であれば、本発明に関して等価の範囲内で種々の変形及び実施が可能であることは明らかであることから、上述の個々の実施形態は、例示的なものに過ぎない。例えば、上述した方法における各ステップは、その実行順序を変えることもできる。更に上述した構成あるいは設計の詳細は、なんら本発明を限定することを意図するものではなく、請求の範囲の記載にのみ限定されるものである。従って、上述した特定の実施形態は、変形及び修正が可能であることは明らかであり、このようなバリエーションは、本発明の趣旨及び範囲内のものである。従って、本発明の保護は、請求の範囲によってのみ限定されるものである。
【図面の簡単な説明】
【００７４】
【図１ａ】従来技術による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図１ｂ】従来技術による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図１ｃ】従来技術による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図２ａ】本発明の一実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図２ｂ】本発明の一実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図２ｃ】本発明の一実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図２ｄ】本発明の一実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図３ａ】本発明の別の実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図３ｂ】本発明の別の実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図３ｃ】本発明の別の実施形態による製造プロセス段階における電界効果トランジスタの概略的断面図。
【図１ａ】
2007532001.tif 000003
【図１ｂ】
2007532001.tif 000004
【図１ｃ】
2007532001.tif 000005
【図２ａ】
2007532001.tif 000006
【図２ｂ】
2007532001.tif 000007
【図２ｃ】
2007532001.tif 000008
【図２ｄ】
2007532001.tif 000009
【図３ａ】
2007532001.tif 000010
【図３ｂ】
2007532001.tif 000011
【図３ｃ】
2007532001.tif 000012
【手続補正書】
【提出日】平成18年5月15日(2006.5.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
側面と被覆層に覆われた上面とを含むフィーチャを基板上に形成するステップを有し、前記フィーチャの形成ステップでは、
前記基板上にゲート絶縁層を形成し、
前記基板上に材料層を蒸着し、
前記材料層上に前記被覆層を蒸着し、
前記材料層、前記ゲート絶縁層および前記被覆層をパターニングすることが行われ、
前記側面および前記基板上に第１保護層を形成するステップを有し、
前記被覆層を除去するステップを有し、
前記側面、前記上面および前記基板上に第２保護層を形成するステップを有し、
前記側面、前記上面、および前記基板上にスペーサ材料層を均一に蒸着するステップを有し、
前記スペーサ材料層を異方性エッチングするステップを有する、
サイドウォールスペーサの形成方法。
【請求項２】
前記材料は多結晶シリコンを含む、請求項１に記載の方法。
【請求項３】
前記第１保護層を除去するステップをさらに有し、前記第１保護層は前記被覆層の除去後に除去される、請求項１に記載の方法。
【請求項４】
前記フィーチャはゲート電極を含む、請求項１に記載の方法。
【請求項５】
前記第１保護層の形成ステップは、前記フィーチャの一部および前記基板の一部の熱酸化プロセスを実施することを含む、請求項１に記載の方法。
【請求項６】
前記第２保護層の形成ステップは、前記フィーチャの一部および前記基板の一部の熱酸化プロセスを実施することを含む、請求項１に記載の方法。
【国際調査報告】
2007532001.tif 000013
2007532001.tif 000014
2007532001.tif 000015
2007532001.tif 000016
2007532001.tif 000017