(57)【要約】  本発明はｒの値を持つ少なくとも一つのＮ組の直列抵抗回路網と一つのＮ組の比較器回路網を備えた、差動入力及び並列構造を有する高速アナログ−デジタル変換器に関する。  比較器の応答時間に対する抵抗回路網の寄生容量の影響を最小限にするために、直列抵抗の回路網が基準電圧（ＶＨ）を受けて一定の電流Ｉ０で通電され、（ｉが１〜Ｎまで変化する）ｉ列の比較器（ＣＯＭＰｉ）が基本的に四つの入力を伴う二重の差動増幅器を備え、二つの入力は変換されるべき差動電圧ＶＳ−ＶＮを受け、三番目は回路網のｉ列の抵抗に接続され、四番目の入力は回路網のＮ−ｉ列の抵抗に接続されるよう準備される。二重の差動増幅器は（ＶＳ−ＶＳＮ）−（Ｎ−２ｉ）ｒ．Ｉ０の形の差を表わす電圧を供給し、そして前記差が符号を変える時に、比較器が電圧ＶＳ−ＶＳＮのレベル及び比較器のｉ列に応じて一方向又はもう一つの方向に切り替わる。【選択図】      図２
2007513552.tif 000002
【特許請求の範囲】
【請求項１】
差動入力及び並列構造を有するアナログ−デジタル変換器であって、
ｒの値を持つ少なくとも一つのＮ組の直列抵抗回路網と一つのＮ組の比較器回路網を備え、
−直列抵抗の回路網が基準電圧（ＶＨ）を受けて一定の電流Ｉ０で通電され、
−（ｉが１〜Ｎまで変化する）ｉ列の比較器（ＣＯＭＰｉ）が基本的に四つの入力を伴う二重の差動増幅器を備え、二つの入力は変換されるべき差動電圧ＶＳ−ＶＮを受け、三番目は回路網のｉ列の抵抗に接続され、四番目の入力は回路網のＮ−ｉ列の抵抗に接続され、該二重の差動増幅器が（ＶＳ−ＶＳＮ）−（Ｎ−２ｉ）ｒ．Ｉ０の形の差を表わす電圧を供給し、そして前記差が符号を変える時に、比較器が電圧ＶＳ−ＶＳＮのレベル及び比較器のｉ列に応じて一方向又はもう一つの方向に切り替わることを特徴とするアナログ−デジタル変換器。
【請求項２】
四つの入力を伴う二重の差動増幅器が、その出力において並列に接続され、各々が、一方で二つの入力差動電圧の一つを受け、他方で抵抗の回路網から生じる二つの電圧の一つを受ける、二つの単独の差動増幅器から成ることを特徴とする請求項１に記載の変換器。
【請求項３】
抵抗の回路網が、サンプルホルダーの出力に存在しているコモンモード電圧（ＶＳ−ＶＳＮ）／２に等しい電圧において、抵抗の回路網の中間の電圧レベルを制御する自動制御回路（Ｃｒｅｆ，ＤＡ）から生じる可変の基準電圧（ＶＨ）により給電されることを特徴とする請求項１または２に記載の変換器。
【請求項４】
自動制御回路が可変の基準電圧を抵抗の回路網、及び前者と類似した別の抵抗回路網に供給し、自動制御が別の抵抗回路網の中間より取り出された電圧を起点として行なわれることを特徴とする請求項３に記載の変換器。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は並列構造を有する高速アナログ−デジタル変換器に関する。
【背景技術】
【０００２】
この種の変換器の一般的原理は次の通りである。：サンプルホルダーは変換に必要な時間である短時間の間に安定したアナログ電圧を供給する。並列の一組の比較器は定電流で給電される直列抵抗の回路網により規定される基準電圧と、この電圧とを比較する。
【０００３】
差動入力を有する比較器構造は、それらがコモンモード電圧の変動から生じるエラーを取り除くため望ましくは使用される。この場合、次の構造が一般に用いられる。：差動電圧Ｖｉｎ−ＶｉｎＮの形の変換されるべき電圧が、差動構造を有するサンプルホルダーＳ／Ｈの入力に印加され、
変換されるべき電圧（ＶＳ−ＶＳＮはＶｉ−ＶｉｎＮに等しい）を表わすサンプルホルダーの相補差動出力ＶＳ及びＶＳＮが、Ｎ組の精確な抵抗の二つの回路網に直列に印加され、
該二つの回路網内の電流Ｉ０が同一の電流源により定められ、
該二つの回路網間の中間の端子が次の方法でＮ組の比較器の入力にペアとして取り付けられる。：
（ＶＳで給電される）第一の回路網のｉ列の抵抗と（相補電圧ＶＳＮで給電される）第二の回路網のＮ−ｉ列の抵抗が、ｉ列の比較器ＣＯＭＰｉの入力に接続される。該比較器は差動電圧ＶＳ−ＶＳＮのレベルに応じて一方向又は他の方向に切り替わり、要約すると、電圧ＶＳ−ＶＳＮがｉ列の比較器の切り替えしきい値に相当する場合、ｉよりも小さい列の全ての比較器は一方向に切り替わり、ｉよりも大きい列の全ての比較器はもう一つの方向に切り替わると言える。従って比較器の出力の状況は、アナログ差動入力電圧レベルのデジタル表示を提供する。
【０００４】
この配置を図１に示す。
【０００５】
高速の比較器においては、デジタル信号を高いサンプリング周波数で供給し、急速に変化し得るアナログ入力電圧を受けるために、今述べた構造の応答時定数の問題がそこで生じる。：比較器用に高い分解能が必要とされるため、抵抗の回路網は多数の抵抗を備える。これらの抵抗自体は寄生容量を有し、それらは寄生容量をまた有する比較器に接続される。これらの抵抗の組み合わせ及び、これらの寄生容量の組み合わせはサンプルホルダーの出力と比較器の入力との間に伝達時定数をもたらす。
【０００６】
これらの時定数は特に次の有害な影響を有する。抵抗の回路網は交差しているため、ｉ列の比較器は一つの入力において、ｒの値を持つｉの直列抵抗要素の組によってもたらされる時定数におおよそ関係する遅れの後に電圧ＶＳ−ｉ．ｒ．Ｉ０を受け、一方でそれは代わりに別の入力においてＮ−ｉの抵抗の組によりもたらされる時定数に関係する遅れの後に電圧ＶＳＮ−（Ｎ−ｉ）．ｒ．Ｉ０を受ける。従って、これはｉ及びＮ−ｉがほぼ同一の時は特に問題を生じないが、ｉがゼロ又はＮに近くＮ−ｉがＮ又はゼロに近い時に問題を生じることが理解されよう。これらの場合、時定数は実際に非常に異なり、すなわち問題の比較器は一つの電圧レベルを一つの入力において、もう一つの入力におけるよりも更に速く受ける。この時間間隔にわたり、それは非常に簡単に誤った表示を与え得る。従って一方向又はもう一つの方向に切り替わる境界線上にあるそれらの比較器は誤った表示をするリスクがある。分解能又は変換周波数が高い程、このエラーの確率が大きくなる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的はこの欠点を極力緩和することである。
【課題を解決するための手段】
【０００８】
本発明はこのために、ｒの値を持つ少なくとも一つのＮ組の直列抵抗回路網と一つのＮ組の比較器回路網を備えた差動入力及び並列構造を有し、
−直列抵抗の回路網が基準電圧（ＶＨ）を受けて一定の電流Ｉ０で通電され、
−ｉ列の比較器（ｉは１〜Ｎまで変化する）が基本的に四つの入力を伴う二重の差動増幅器を備え、二つの入力は変換されるべき差動電圧ＶＳ−ＶＮを受け、三番目は回路網のｉ列の抵抗に接続され、四番目の入力は回路網のＮ−ｉ列の抵抗に接続され、該二重の差動増幅器が（ＶＳ−ＶＳＮ）−（Ｎ−２ｉ）ｒ．Ｉ０の形の差を表わす電圧を供給し、そして前記差が符号を変える時に、比較器が電圧ＶＳ−ＶＳＮのレベル及び比較器のｉ列に応じて一方向又はもう一つの方向に切り替わることを特徴とするアナログ−デジタル変換器を提供する。
【０００９】
実際には、四つの入力を伴う二重の差動増幅器はその出力が並列に接続され、各々が、一方で二つの入力差動電圧の一つを受け、他方で抵抗の回路網から生じる二つの電圧の一つを受ける、二つの単独の差動増幅器からなる。
【００１０】
一つの有利な実施形態において、該抵抗の回路網はサンプルホルダーの出力に存在しているコモンモード電圧（ＶＳ−ＶＳＮ）／２に等しい電圧において、抵抗の回路網の中間の電圧レベルを制御する自動制御回路から生じる可変の基準電圧により給電される。このコモンモード電圧に等しい電圧は、その電流及び電圧特性が、変換されるべきアナログ電圧ＶＳ及びＶＳＮを供給する差動増幅器の特性を再現する、緩衝増幅器の出力から取り出されることが望ましい。この緩衝増幅器は従って原則として、変換されるべきアナログ信号を供給するサンプルホルダーの、出力増幅器のコモンモード特性を再現する。
【００１１】
別の有利な実施形態において、自動制御回路は可変の基準電圧を抵抗の回路網、及び前者と類似した別の抵抗回路網に供給し、自動制御は別の抵抗回路網の中間より取り出された電圧を起点として行なわれる。
【００１２】
本発明の他の特徴及び利点は、以下に続きまた添付図面を参照して与えられている詳細説明を読むことにより明らかになろう。
【発明を実施するための最良の形態】
【００１３】
図２は本発明による変換器の全般構造を示す。サンプルホルダーの出力は、サンプル電流の変換継続時間にわたって安定な電圧ＶＳ及び相補電圧ＶＳＮを供給する差動出力である。
【００１４】
ｒの値を持つ同じＮ組の直列抵抗回路網は、高い電圧ＶＨから値Ｉ０の定電流を供給される。該回路網と直列の電流源ＣＳは定電流Ｉ０の値を規定する。直列の集合内における値ｒを有する抵抗の列をｉと表わし、そのｉが１〜Ｎ−１まで変化する場合、Ａｉはｉ列の抵抗とｉ＋１列の抵抗を結ぶ節点である。Ａ０は電流源ＣＳを１列の抵抗と結ぶ節点である。ＶＨは節点ＡＮの電位である。
【００１５】
ＶＨ、ｒ及びＩ０から抵抗回路網のあらゆる節点について電位を計算し得る。
【００１６】
節点Ａｉの電位はＶＨ−（Ｎ−ｉ）．ｒ．Ｉ０である。節点ＡＮ−ｉの電位はＶＨ−ｉ．ｒ．Ｉ０である。
【００１７】
ｉ＝１〜Ｎ列迄のＮ組の二重比較器ＣＯＭＰｉの回路網は、一方で抵抗回路網の節点に存在している電圧を受け、他方で電圧ＶＳ及び電圧ＶＳＮを受ける。より具体的には、ｉ列の二重比較器は第一グループの入力において一方で電圧ＶＳを受け、他方ではＮ−ｉ列の節点ＡＮ−ｉに存在している電圧を受け、またそれは第二グループの入力において一方で相補電圧ＶＳＮを受け、他方ではｉ列の節点Ａｉに存在している電圧を受ける。
【００１８】
二重比較器はここで基本的に二重の差動増幅器と理解され、その出力は以下に説明されるように互いに交差した方法で接続されている。二重の差動増幅器は単純に二つの単独差動増幅器を備え、第一の増幅器はＶＳ及び節点ＡＮ−ｉを受け、第二の増幅器はＶＳＮ及び節点Ａｉを受ける。増幅器の出力は加算器として作用するように組み合わされている。出力の交差は、該出力が増幅器のゲインに相当する係数を用いて、ペアとして取られた入力に印加される電位差における差を表わす、差動電圧を供給するような差異を生じる。
ＶＳ−（ＶＨ−ｉ．ｒ．Ｉ０）及びＶＳＮ−{ＶＨ−（Ｎ−ｉ）．ｒ．Ｉ０}
【００１９】
二重の増幅器の差動出力を次に以下に表わす。
ＶＳ−ＶＳＮ−（Ｎ−２ｉ）．ｒ．Ｉ０
【００２０】
高利得の増幅器により任意に再増幅されたこの出力は、差ＶＳ−ＶＳＮ−（Ｎ−２ｉ）．ｒ．Ｉ０の符号を論理レベルへ変換することを可能にする。
【００２１】
ＶＳ−ＶＳＮが（Ｎ−２ｉ）．ｒ．Ｉ０よりも大きい全ての比較器は一方向に切り替わり、ＶＳ−ＶＳＮが（Ｎ−２ｉ）．ｒ．Ｉ０よりも小さい全ての比較器はもう一つの方向に切り替わる。
【００２２】
変換されたデジタル値は比較器の列により決定され、この列より小さい全ての比較器は第一の状態にあり、この列より大きい全ての比較器は第二の状態にある。
【００２３】
抵抗ｒの数は比較器の分解能を与える。電流Ｉ０の調整は変換範囲、すなわち抵抗ｒの数により規定される精度で変換され得るＶＳ−ＶＳＮの最大値を調整することを可能にする。
【００２４】
コモンモード電圧及びその変動による影響を最小にするため、抵抗回路網の中間における電圧、すなわち実際には節点ＡＮ／２に存在している電圧は、サンプルホルダーの出力のコモンモード電圧に等しいことが保証される。
ＶＨ−．ｒ．Ｉ０．Ｎ／２＝（ＶＳ＋ＶＳＮ）／２
【００２５】
ＶＨは従ってそれに応じて設定され、それは自動制御に基づいて設定され得ることが以下で見られるであろう。
【００２６】
図３は図２の比較器ＣＯＭＰｉにおいて使用される、組み合わされた交差形出力を伴う二重の差動増幅器の詳細構成を示す。示されているトランジスタはバイポーラトランジスタであるが、それらはまたＭＯＳトランジスタであってもよい。
【００２７】
それは同一な従来型の構造、すなわち単独の定電流源から電流を供給される二つの対称な分岐を伴い、各々の分岐が負荷抵抗Ｒを持つ直列のトランジスタを含む構造である、二つの単独の高利得線形差動増幅器を備える。トランジスタのベースは増幅器の入力である。第一の増幅器はＶＳを第一トランジスタＴ１のベースにおいて受け、節点ＡＮ−ｉは第二トランジスタＴ２のベースにおいて受ける。第二の増幅器はＶＳＮを第一トランジスタＴ’１のベースにおいて受け、節点Ａｉは第二トランジスタＴ’２のベースにおいて受ける。出力は加算器として組み込まれているが、交差している。Ｔ１のコレクタにより構成される出力は、二重の差動増幅器の第一の出力を構成するためにＴ’２のコレクタにより構成される出力に接続され、また逆にＴ’１及びＴ２のコレクタは二重の差動増幅器の第二の出力を構成するために接続されている。比較器の出力はこれらの出力の一つ、例えばＴ１及びＴ’２のコレクタから構成され、あるいは代わりにその入力が二重の増幅器の出力を受ける高利得増幅器の出力から構成されている。
【００２８】
図４は電圧ＶＨがサンプルホルダーＳ／Ｈのコモンモード電圧において制御される回路により、自動的に決定される変換器の変形実施形態を示す。
【００２９】
第一の入力が抵抗回路網の中間を表わす節点ＡＮ／２に接続され、第二の入力がコモンモード電圧決定用のセルＣｒｅｆの出力に接続された高利得の差動増幅器Ｄ／Ａが用いられている。差動増幅器の出力は直接、又は高い入力インピーダンスと低い出力インピーダンスを有する単位利得緩衝増幅器を用いて電圧ＶＨを供給する。また緩衝増幅器の出力と端子ＡＮの間にも抵抗が設けられてもよい。
【００３０】
端子ＡＮにおける電圧ＶＨは、該増幅器の入力における電位差が実質的にゼロになるように自動的に制御する。電圧ＶＨは従って節点ＡＮ／２の電圧が基準セルの出力電圧に等しいような値をとる。
【００３１】
セルＣｒｅｆはサンプルホルダーの出力に存在するコモンモード電圧（ＶＳ＋ＶＮ）／２に等しい電圧を供給しなければならない。このため、該セルは単純にサンプルホルダーの出力段のものと幾何学的に類似の要素で形成された緩衝増幅器段を備える。
【００３２】
図５はサンプルホルダー及び基準セルの出力段の構成を示す。サンプルホルダーの出力段は二つの抵抗Ｒ１により負荷された線形差動増幅器ＤＡ１により象徴されてもよく、またＩ１の値の共通電流源により給電されてもよい。単位利得緩衝増幅器は増幅器の差動出力に接続されている。これらの緩衝増幅器は電圧ＶＳ及びＶＳＮを供給する。サンプルホルダーと同じ電圧Ｖｃｃを供給される基準セルは、極めて単純に抵抗Ｒ２及び値がＩ２の電流源の直列集団と、サンプルホルダーの出力を規定するものと同一の単位利得緩衝増幅器とを利用する。抵抗Ｒ２はサンプルホルダーの出力段の負荷抵抗Ｒ１のｋ倍（ｋは任意で、消費を抑えるために１よりも大きい）に等しい。電流源Ｉ２はサンプルホルダーの差動出力段を構成する差動段の電流源Ｉ１の１／ｋ倍に等しい。
【００３３】
このセルはサンプルホルダーのコモンモード電圧（ＶＳ＋ＶＳＮ）／２に等しい電圧Ｖｒｅｆを供給する。
【００３４】
図６は抵抗回路網の供給電圧ＶＨの自動制御が、第一の抵抗回路網と類似した第二の抵抗回路網に基づいて行なわれる変換器の変形実施形態を示す。この第二の回路網は望ましくは値がＫ．ｒの抵抗で構成され、より少ない電流消費のために電流Ｉ０／ｋで通電される。第二の回路網の端部（第二の回路網の節点Ａ’Ｎ）に印加される電圧は第一の回路網の節点ＡＮに印加されるのと同じ電圧ＶＨである。それは第一の回路網に電圧ＶＨを印加するものと同一の緩衝増幅器により、自動制御を管理する差動増幅器ＤＡの出力から印加される。この差動増幅器は第一の回路網の中間点ＡＮ／２を受ける代わりに第二の回路網の中間点ＡＮ／２を受ける。第二の回路網の全ての節点における電圧は、第一の回路網の対応する節点における電圧と同一であり、その結果として節点Ａ’Ｎ／２に基づく自動制御は節点ＡＮ／２に基づく自動制御と同一である。
【００３５】
この配置の利点は、変換されるべき電圧における大きな変化の際に、容量性の影響又は半導体基板の影響で節点ＡＮ／２に現れ得る電圧レベルの変動によって自動制御が妨げられないことである。
【００３６】
図１の線図における場合のような回路網の容量及び抵抗に起因する時定数の負の影響を避ける、抵抗の回路網を伴うアナログ−デジタル変換器がこのように述べられて来た。抵抗の回路網は実際、（二次的な重要度であるコモンモード・レベルの変動は別として）固定された電圧以外の変換されるべき電圧はもはや受けない。
【００３７】
しかしながら本発明による変換器は、特に変換されるべき電圧の偶数調波に起因するひずみを除去することに関する利点を示す差動変換器として留まっている。
【００３８】
最後に、抵抗回路網の寄生容量がもはや最初のオーダーでないとすれば、集積回路において該抵抗回路網は、より高い精度で製作することを可能にする、より大きな抵抗から作られてもよい。一般に、以前は寄生容量を最小にするため幅が１〜２μｍのオーダーの抵抗を作る必要があったのに対して、今や例えば２００〜６００μｍのオーダーの抵抗に移行し得る。
【図面の簡単な説明】
【００３９】
【図１】従来技術の高速差動アナログ−デジタル変換器の構造を示す。（既述）
【図２】本発明による変換器の構造を示す。
【図３】図２の図中に使用されている比較器要素の線図を示す。
【図４】抵抗の回路網の中間点から取り出された電圧が、この回路網に印加された電圧の自動制御のために用いられる、変形の実施例を示す。
【図５】サンプルホルダーのコモンモード電圧に等しい基準電圧を供給するように構成された基準セルを示す。
【図６】自動制御用に用いられる電圧が第一の抵抗回路網のミラー回路網から取り出される、別の変形実施例を示す。
【図１】
2007513552.tif 000003
【図２】
2007513552.tif 000004
【図３】
2007513552.tif 000005
【図４】
2007513552.tif 000006
【図５】
2007513552.tif 000007
【図６】
2007513552.tif 000008
【手続補正書】
【提出日】平成17年8月29日(2005.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動入力及び並列構造を有するアナログ−デジタル変換器であって、
ｒの値を持つ少なくとも一つのＮ組の直列抵抗回路網と一つのＮ組の比較器回路網を備え、
−直列抵抗の回路網が基準電圧（ＶＨ）を受けて一定の電流Ｉ０で通電され、
−ｉが１〜Ｎまで変化する、ｉ列の比較器（ＣＯＭＰｉ）が基本的に四つの入力を伴う二重の差動増幅器を備え、二つの入力は変換されるべき差動電圧ＶＳ−ＶＮを受け、三番目は回路網のｉ列の抵抗に接続され、四番目の入力は回路網のＮ−ｉ列の抵抗に接続され、該二重の差動増幅器が（ＶＳ−ＶＳＮ）−（Ｎ−２ｉ）ｒ．Ｉ０の形の差を表わす電圧を供給し、そして前記差が符号を変える時に、比較器が電圧ＶＳ−ＶＳＮのレベル及び比較器のｉ列に応じて一方向又はもう一つの方向に切り替わるアナログ−デジタル変換器において、
抵抗の回路網が、変換されるべき差動電圧のコモンモード電圧（ＶＳ−ＶＳＮ）／２に等しい電圧にて、抵抗の回路網の中間の電圧レベルを制御する自動制御回路（Ｃｒｅｆ，ＤＡ）から生じる可変の基準電圧（ＶＨ）により給電されることを特徴とするアナログ−デジタル変換器。
【請求項２】
自動制御回路が可変の基準電圧を抵抗の回路網、及び前者と類似した別の抵抗回路網に供給し、自動制御が別の抵抗回路網の中間より取り出された電圧を起点として行なわれることを特徴とする請求項１に記載の変換器。
【請求項３】
四つの入力を伴う二重の差動増幅器が、その出力において並列に接続され、各々が、一方で二つの入力差動電圧の一つを受け、他方で抵抗の回路網から生じる二つの電圧の一つを受ける、二つの単独の差動増幅器から成ることを特徴とする請求項１または２に記載の変換器。
【国際調査報告】
2007513552.tif 000009
2007513552.tif 000010
2007513552.tif 000011
2007513552.tif 000012