(57)【要約】  本発明は、ナノスケール及び原子スケールの装置の製作に関する。本方法は、一つ以上の登録マーカを生成することを含む。ＳＥＭ又は光学顕微鏡を用いて、登録マーカ及び走査型トンネル顕微鏡（ＳＴＭ）のチップのイメージを形成する。該イメージを用いて、ＳＴＭチップの位置決め及び再位置決めを行い、装置構造をパターニングする。該装置のアクティブ領域を形成してそれを、一つ以上の登録マーカが依然として見えるようにカプセル化し、表面電極を正確に位置決め出来るようにする。本方法は、量子ワイヤ、単一電子トランジスタ、アレイ又はゲート領域を含む多様な装置構造を形成するために使用することが出来る。本方法は、ＳＴＭであとの層をパターニングしてその間をカプセル化することで３Ｄ装置を製造するのにも使用することが出来る。
2007534144.tif 000002
【特許請求の範囲】
【請求項１】
ナノスケール又は原子スケールの装置を製作する方法であり、該方法は、
走査型トンネル顕微鏡（ＳＴＭ）、走査電子顕微鏡（ＳＥＭ）又は光学顕微鏡で見ることの出来る、一つ以上の登録マーカを（清浄な）シリコン表面上又は表面内に形成するステップ、
ＳＥＭ又は光学顕微鏡を用いて、少なくとも一つの登録マーカと該登録マーカの付近の走査型トンネル顕微鏡（ＳＴＭ）のチップのイメージを生成するステップ、
該イメージを使用して、前記ＳＴＭチップを前記登録マーカに対してナノメータ又はミクロンの分解能で相対的に位置決め、再位置決めして、前記シリコン表面上に装置構造の能動的な領域をパターニングするステップ、
該装置及び該装置をシリコンで、一つ以上の登録マーカが、ＳＥＭ又は光学顕微鏡でシリコン表面上で見ることが出来るように、カプセル化するステップ、
前記シリコン表面上に金属層を、光学又は電子ビームリソグラフを用いて配置し、一つ以上の抵抗又はゲート電極、又は両方を、それぞれの登録マーカに対して位置決めされた一つ以上の場所に形成するステップ、
から構成される。
【請求項２】
シリコン表面が、σ結合したシリコン２量体の列を有する２ｘ１単位セル表面構造を有するシリコン（１００）結晶面である、請求項１記載の方法。
【請求項３】
前記シリコン表面は、１ｃｍ２までの大きさである、請求項１又は２記載の方法。
【請求項４】
前記登録マーカは、光学又は電子ビームリソグラフィ（ＥＢＬ）により、規定される、請求項１乃至３の内、何れか１項記載の方法。
【請求項５】
前記登録マーカは、前記シリコン表面の収束されたイオンビーム（ＦＩＢ）ミーリング、又はエッチングを用いて生成される、請求項１乃至４の内、何れか１項記載の方法。
【請求項６】
前記登録マーカは、ウエットケミカルエッチング又は反応性イオンエッチング（ＲＩＥ）を用いて生成される、請求項１乃至４の内、何れか１項記載の方法。
【請求項７】
前記登録マーカは、金属を前記シリコン表面上に配置することにより生成される、請求項１乃至４の内、何れか１項記載の方法。
【請求項８】
前記登録マーカは、数ｎｍから数ミクロンの間の大きさである、請求項１乃至７の内、何れか１項記載の方法。
【請求項９】
異なる大きさとパターンの一連の登録マーカが、前記ナノスケール装置のために選択された場所の周囲に、ターゲットを形成する形で生成される、請求項１乃至８の内、何れか１項記載の方法。
【請求項１０】
最も小さな前記マーカは、直径が数十〜数百ナノメータの範囲である、請求項９項記載の方法。
【請求項１１】
前記登録マーカは、深さが数十〜数百ナノメータで形成される、請求項１乃至１０の内、何れか１項記載の方法。
【請求項１２】
マーカを生成した後に、ＳＴＭ真空装置にロードする前に、前記シリコン表面を綺麗にして、全ての痕跡及び有機レジストを除去する、請求項１乃至１１の内、何れか１項記載の方法。
【請求項１３】
レーザ干渉計のステージが、ＳＴＭをミリメータの距離上をナノメータの分解能で再配置する際の助けとして使用される、請求項１乃至１３の内、何れか１項記載の方法。
【請求項１４】
シリコン表面の水素の単一層から原子を選択的に除去することで、前記装置構造をパターニングする、請求項１乃至１４の内、何れか１項記載の方法。
【請求項１５】
前記露出されたシリコンを引き続き、不純物原子を含んだガス分子又は分子に晒して、不純物を添加する、請求項１４記載の方法。
【請求項１６】
不純物原子を、シリコン表面を約３００°Ｃから約６５０°Ｃの間でアニーリングすることにより活性化し、前記シリコン内に電子的にアクティブな不純物電子を導入する、請求項１５記載の方法。
【請求項１７】
前記水素の単一層は、〜４７０°Ｃ±３０°Ｃで、１０秒以下のアニーリングにより、除去される、請求項１６記載の方法。
【請求項１８】
アニーリングは、５３０°Ｃで、約５秒間行われる、請求項１５記載の方法。
【請求項１９】
水素の単一層は、ＳＴＭチップを用いて、除去される、請求項１６記載の方法。
【請求項２０】
水素の単一層は、ＳＥＭを用いて、除去される、請求項１６記載の方法。
【請求項２１】
カプセル化される層は、０°Ｃ〜４００°Ｃの間でエピタキシャル成長される、請求項１乃至２０の内、何れか１項記載の方法。
【請求項２２】
カプセル化される層は、０°Ｃ〜２５０°Ｃの間で成長される、請求項２１記載の方法。
【請求項２３】
カプセル化される層は、室温で成長される、請求項２２記載の方法。
【請求項２４】
カプセル化される層は、５から数百ｎｍの厚さの間である、請求項１乃至２３の内、何れか１項記載の方法。
【請求項２５】
更に、前記表面を熱的にアニールして、その表面を原子的に滑らかにするステップを有する、請求項１乃至２４の内、何れか１項記載の方法。
【請求項２６】
更に、パターンニングされた装置構造の平面内または、その近傍に、高度に不純物が添加されたゲート領域を形成する、ステップを有する、請求項１乃至２５の内、何れか１項記載の方法。
【請求項２７】
それぞれが高度に不純物が添加された領域の上に位置決めされた場所で、前記シリコン表面上に金属層を配置し、アニーリングして、該金属を前記高度に不純物が添加された領域に拡散させる、ステップを有する、請求項２６記載の方法。
【請求項２８】
アニーリングは、重大な不純物の拡散が生じないように、十分に低い温度で行うように管理される、請求項２７記載の方法。
【請求項２９】
更に、パターニングされた装置構造の層へ前記表面から伸延する、不純物が添加された領域を生成するために、不純物を植え付けるステップを有する、請求項１乃至２５の内、何れか１項記載の方法。
【請求項３０】
更に、前記装置構造の第１層のパターニングし、次いで、前記装置の層を形成し、そしてシリコン原子の一つ以上の層を過成長させ、新たな表面に前記装置構造の他の層をパターニングすることで、３次元の装置を形成するステップを有する、請求項１乃至２９の内、何れか１項記載の方法。
【請求項３１】
前記装置の電気的な動作を測定するステップを有する、請求項１乃至３０の内、何れか１項記載の方法。
【請求項３２】
先行する請求項の内の一つに基づいて製作された、ナノスケール又は、原子スケールの装置。
【請求項３３】
シリコン表面内に導入された不純物の原子は、埋め込まれたキュービットサイト及び、それぞれのキュービットサイトに隣接する高度に不純物添加されたゲート領域を、形成しており、これにより、ある領域は前記キュービットの制御ゲートとして運転することが出来、他の領域は前記キュービットを読み出す結合電極として運転することが出来、前記シリコン表面上の電極は、それぞれの高度に不純物が添加された領域上に位置決めされている、請求項３２記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノメートル又は原子のレベルの精密さをもって製造される電子機器である、ナノスケール装置及び原子スケール装置の製造に関する。こういった装置は、量子コンピュータの製造では、中間的な装置と位置づけることが出来るが、他の用途として用いられることも多い。更に、本発明は、こういった装置そのものに関する。
【背景技術】
【０００２】
走査型トンネル顕微鏡（ＳＴＭ）は、原子スケールでの画像化が可能なばかりか、原子スケールで物質を操作することことも出来ることが知られている。それ故、研究グループは、ＳＴＭを使って原子スケールの半導体デバイスを製造することに興味を示しており、つい最近では、ＳＴＭを使って、シリコン内にＰドナーを、原子レベルの精密さ５をもってパターン化することが可能であるとした。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ナノ又は原子スケールでパターン化された埋め込み導電領域は、一旦真空環境から移動させると、肉眼で見えるリード線に連結することが望ましい。このパターン化した導電領域が肉眼で見えないと、問題が発生する。例えば、該領域が、数十から数百ナノメートルのシリコン下に封じこまれていると、光学顕微鏡及び電子ビーム顕微鏡でも見ることが出来なくなる。この場合、パターン化した導電領域をシリコン表面に対して、おそらく原子レベルの精度で、登録する方法を探し出すことが課題となる。
【０００４】
世界中の沢山のグループが、厳密に電気的に接触をもたらす機能的な登録工程を開発し、ゲート電極を、ＳＴＭで製作した埋め込み構造物に関して制御する試みをなしてきたが、現在のところ、誰も成功に至っていない。
【０００５】
本発明の作用に関連する沢山の研究論文を下記に示し、かつ、本明細書中でこれに言及した。
【非特許文献１】L. Oberbeck, T.Hallam, N.J.Curson, M.Y.Simmons and R.G.Clark,,Appl.Surf. Sci. 212-213,319(2003).
【非特許文献２】J.W.Lyding, T.Shen, J.S.Hubacek, J.R.Tucker, andG.Abeln,Appl.Phys.Lett.64, 2010(1994).
【非特許文献３】J.R.Tucker and T.C.Shen, Solid-State Electron,42,1061(1998).
【非特許文献４】J.L.O’Brien, S.R.Schofield, M.Y.Simmons, R.G.Clark, A.S.Dzurak, N.J.Curson, B.E.Kane,N.S.McKalpine,M.E.Hawley,and G.Brown,Phys.Rev.B64,161401(2001).
【非特許文献５】S.R.Schofield,N.J.Curson,M.Y.Simmons,F.J.RueB,T.Hallam,L.Oberbeck,andR.G.Clark,Phys.Rev.Lett.91,136104(2003).
【非特許文献６】T.C.Shen,J.Y.Ji,M.A.Zudov,R.R.Du,J.S.Kline,andJ.R.Tucker,Appl.Phys.Lett.80,1580(2002).
【非特許文献７】L.Oberbeck,N.J.Curson,M.Y.Simmons,R.Brenner,A.R.Hamilton,S.R.Schofield,andR.G.Clark,Appl.Phys.Lett.81,3197(2002).
【非特許文献８】J.E.Vasek,Z.Zhang,C.Salling,and M.Lagally,Phys.Rev.B.51,17207(1995).
【非特許文献９】J.J.Boland,Phys.Rev.Lett.67,1539(1991).
【非特許文献１０】E.Hill,B.Freelon,and E.Ganz,Phys.Rev.B.60,15896(1999).
【非特許文献１１】H.Nakazawa,M.Suemitsua,and N.Miyamoto,Surf.Sci.465,177(2000).
【非特許文献１２】M.D&uuml;rr,A.Biedermann,Z.Hu,U.H”ofer,and T.F.Heinz,Science296,1838(2002).
【非特許文献１３】D.R.Bowler,J.H.G.Owen,C.M.Goringe,K.Miki,and G.A.D.Briggs,J.Phys. Cond.Matt.12,7655(2002).
【非特許文献１４】B.S.Swartzentruber,Y.W.Mo,M.B.Webb,and M.G.Lagally,J.Vac.Sci.Technol.A7,2901(1989).
【非特許文献１５】R.J.Hamers,R.M.Tromp,and J.E.Demuth,Phys.Rev.B 34,5343(1986).
【非特許文献１６】E.J.Buehler and J.J.Boland,Surf.Sci.425,L363(1999).
【非特許文献１７】Y.Wang,M.J.Bronikowski,,andR.J.Hamers,J.Vac.Sci.Technol.A.12,2051(1994).
【非特許文献１８】D.P.Adams,S.M.Yalisove,andD.J.Eaglesham,Appl.Phys.Lett.63,3571(1997).
【非特許文献１９】M.L.N.Kitamira and M.Webb,Phys.Rev.Lett.71,2082(1993).
【非特許文献２０】R.N.A.Natori and H.Yasunaga,Surf.Sci.397,71(1998).
【非特許文献２１】E.Kim,C.Chen,T.Pang,and Y.H.Lee,Phys.Rev.B.60,8680(1999).
【非特許文献２２】Y.Wang,X.Chen,and R.J.Hamers,Phys.Rev.B 50,4534(1994).
【非特許文献２３】F.J.RueB,Oberbeck,M.Y.Simmons,K.E.J.Goh,A.R.Hamilton,T.Hallam,N.J.Curson,andR.G.Clark,Submitted to Nano Letters(2004).
【非特許文献２４】D-S.Lin,T.-S.Ku,and R.-P.Chen,Phys.Rev.B 61,2799(2000).
【非特許文献２５】G.Bergmann,Phys.Rep.107,1(1984).
【非特許文献２６】S.Hikami,A.I.Larkin,Y.Nagaoka,Prog.Theor.Phys.63,707(1980).
【非特許文献２７】J.R.Tucker,T.-C.Shen,Int.J.Circ.Theor.Appl.28,553(2000).
【非特許文献２８】G.L.Snider,J.Appl.Phys.85,4283(1999).
【非特許文献２９】J.C.Kim,J.-Y.Ji,J.S.Kline,J.R.Tucker,T.-C.Shen,Surf.Sci.538,L471(2003).
【非特許文献３０】G.E.Moore,Electronics 38,114(1965).
【非特許文献３１】see e.g.S.M.Sze,Semiconductor Devices-Physics and Technology(JohnWiley&Sons,NewYork,1985).
【非特許文献３２】P.M.Fahey,P.B.Griffin and J.D.Plummer,Rev.Mod.Phys.61,289(1989).
【非特許文献３３】J.F.N&uuml;tzel and G.Abstreiter,Phys.Rev.B 53,13551(1996).
【非特許文献３４】E.Friess,J N&uuml;tzel and G.Abstreiter,Appl.Phys.Lett.60,2237(1992).
【非特許文献３５】K.D.Hobart,F.J.Kub,G.G.Jernigan and P.E.Thompson,J.Vac.Sci.Technol.B14,2229(1996).
【非特許文献３６】R.G.Wilson,F.A.Stevie and C.W.Magee,Secondary Ion MassSpectrometry(John Wiley&Sons,New York,1989).
【非特許文献３７】J.F.N&uuml;tzel and G.Abstreiter,Phys.Rev.B 53,13551(1996).
【非特許文献３８】S.Hikami,A.I.Larkin,and Y.Nagaoka,Prog.Theor.Phys.63,707(1980).
【非特許文献３９】B.L.Altshuler,A.G.Aronov,A.I.Larkin,and D.E.Khmel’nitskii,Sov.Phys.JETP54,411(1981).
【非特許文献４０】Palasantzas,G.;Ilge,B.;Rogge,S.;Geerlings,L.J.Microelectron.Eng.1999,46,133.
【非特許文献４１】Dunn,A.W.;Cotier,B.N.;Nogaret,A.,Moriarty,P.;Beton,P.H.Appl.Phys.Lett.1997,71,2937.
【非特許文献４２】Hul’ko,O.V.;Boukherroub,R.,Lopinski,G.P.J.Appl.Phys.2001,90,1655.
【非特許文献４３】Hersam,M.C.;Abeln G.C.;Lyding,J.W.Microelectron.Eng.1997,47,235.
【課題を解決するための手段】
【０００６】
本発明は、ナノスケール又は原子スケールの装置を製造する方法であり、該方法は、
走査型トンネル顕微鏡（ＳＴＭ）、走査電子顕微鏡（ＳＥＭ）又は光学顕微鏡で見ることの出来る、一つ以上の登録マーカを（清浄な）シリコン表面上又は表面内に形成するステップ、
ＳＥＭ又は光学顕微鏡を用いて、少なくとも一つの登録マーカと該登録マーカの付近の走査型トンネル顕微鏡（ＳＴＭ）のチップのイメージを生成するステップ、
該イメージを使用して、前記ＳＴＭチップを前記登録マーカに対してナノメータ又はミクロンの分解能で相対的に位置決め、再位置決めして、前記シリコン表面上に装置構造の能動的な（導電又は絶縁）領域をパターニングするステップ、
該装置を（不純物を導入することで、又はパターンに原子又は分子を離隔させて）形成し、該装置をシリコンで、一つ以上の登録マーカが、ＳＥＭ又は光学顕微鏡でシリコン表面上で見ることが出来るように、カプセル化するステップ、
前記シリコン表面上に金属層を、光学又は電子ビームリソグラフを用いて配置し、一つ以上の抵抗又はゲート電極、又は両方を、それぞれの登録マーカに対して位置決めされた一つ以上の場所に形成するステップ、
から構成される。
【０００７】
登録マーカは、装置の製造における行程の全てを耐え抜く。これらの行程には、１０００°Ｃ以上の温度での表面のフラッシング行程、水素単一層で表面を終端させる行程、走査型電子顕微鏡（ＳＥＭ）を伴った／又は伴わないＳＴＭチップによる水素原子の選択的な除去行程、露出されたシリコンとホスフィンガス等の不純物を含んだソースを調合する行程及び、生成された装置をカプセル化する行程などがある。本発明によれば、ＳＴＭによりパターニングされた装置の能動的な部分が設けられる、ロバストな半導体装置を製造することが出来る。我々は、最近シリコンにＳＴＭにより原子の正確さでドーピングすることが出来ることを示した。抵抗性及び制御ゲート電極を有する、十分に機能的なナノ及び原子スケールのシリコン装置の製造への扉が開かれた。これは、不純物の位置を原子の正確さで正確に制御する能力により、量子装置物理の新たな領域を完全に開くものであり、量子物理を装置設計と一体化するものである（原子スケールトランジスタ、スタブチューナ、共鳴トンネルダイオードなどに対する応用）。
【０００８】
シリコン表面は、σ結合したシリコン２量体の列を有する２ｘ１単位セル表面構造を有するシリコン（１００）結晶面でもよい。この場合、不純物原子は、表面のシリコン原子を置換し、不純物シリコンのヘテロダイマを形成する。
【０００９】
前記シリコン表面は、１ｃｍ２までの大きさとすることができ、それは一旦真空装置から取り出されると、ＳＴＭによりパターン化された装置に、光学又は電子ビームリソグラフと互換性を持たせることが出来る。この場合、ＳＴＭは、達成された原子解像度のイメージと、１ｃｍ２までの大きさのシリコン試料の操作について、互換性を有する必要がある。
【００１０】
また、登録マーカは、光学又は電子ビームリソグラフィ（ＥＢＬ）により、規定することも出来る。
【００１１】
また、登録マーカは、シリコン表面の収束されたイオンビーム（ＦＩＢ）ミーリング、又はエッチングを用いて生成することも出来る。更に、登録マーカは、ウエットケミカルエッチング又は反応性イオンエッチング（ＲＩＥ）を用いて生成することも可能である。また、登録マーカは、金属を前記シリコン表面上に配置することにより生成することも出来る。例えば、薄い金属パッドを生成することなどである。
【００１２】
登録マーカは、数ｎｍから数ミクロンの間の大きさとすることが出来る。また、異なる大きさとパターンの一連の登録マーカを、ナノスケール装置のための選択された場所の周囲に、ターゲットを形成する形で生成することも出来る。最も小さなマーカは、直径が数十〜数百ナノメータの範囲とすることが出来る。、また、登録マーカは、深さが数十〜数百ナノメータで形成することも出来る。
【００１３】
マーカを基板にパターニングした後に、ＳＴＭ真空装置にロードする前に、シリコン表面を完全に綺麗にして、全ての痕跡及び有機レジストを除去する。試料は１ｃｍ２までの大きさであり、それらは、その後加熱され該シリコン表面が原子の解像度で再構築される。
【００１４】
レーザ干渉計のステージ（載物台）を、ＳＴＭをミリメータの距離上をナノメータの分解能で再配置する際の助けとして使用し、水素単一層内に装置構造を露出させ、また、超高真空工程のどのステージにおいても、装置を再確認することも出来る。
【００１５】
構造は、シリコン表面の水素の単一層から選択的に、単一又は互いに間隔を持って離れた多数のＨ原子を除去することにより、露出させることが出来る。これらＨ原子の間隔は、数百ナノメータからフェルミ電子波長のオーダ又はそれ以下までの間隔である。除去された原子は、ワイヤ、アレイ、トンネル結合を形成することが出来、この工程は、多数の装置パターンを２次元及び３次元で形成することのできるフレキシビリティを有している。露出されたシリコンは、次いで、不純物原子を有する原子または分子に露出することで、ドーピングされる。例えば、ホスフィンガスが燐不純物をドーピングするために使用される。
【００１６】
不純物原子を、シリコン表面を約３００°Ｃから約６５０°Ｃの間でアニーリングすることにより活性化させ、シリコン内に電子的にアクティブな不純物電子を導入することができる。水素の単一層は、〜４７０°Ｃ±３０°Ｃで、１０秒以下、好ましくは、５秒のアニーリングにより、除去することが出来る。これらのアニーリングステップは、組み合わせることが出来、この場合、アニーリングは、５３０°Ｃで、約５秒間行われる。
【００１７】
また、水素の単一層は、例えば、４−７Ｖ及び１−７ｎＡの幅のトンネル状態でＳＴＭチップを用いて、又は、ＳＥＭ水素除去状態のＳＥＭを用いて、即ち、電子ビーム電流が１−４ｎＡで、ビーム露出時間を数分から１時間の間で変えて、除去することが出来る。
【００１８】
また、再度水素単一層を表面に残すことも出来る。
【００１９】
カプセル化される層は、０°Ｃ〜４００°Ｃの間、０°Ｃ〜２５０°Ｃの間、好ましくは、不純物原子の拡散を防止するために室温でエピタキシャル成長させることが出来る。カプセル化される層は、５から数百ｎｍの厚さの間とすることが出来る。
【００２０】
本方法は、表面を熱的にアニールして、その表面を原子的に滑らかにするステップを含むことが出来る。
【００２１】
本方法は、それぞれが高度に不純物が添加された領域の上に位置決めされた場所で、シリコン表面上に金属層を配置するステップ及び、アニーリングステップを実行して、該金属を埋め込まれたＰが添加された領域に拡散させ、抵抗性電気接点を形成するように構成することが出来る。このアニーリングは、十分に低い温度（典型的には、〜５００°Ｃ以下）で行って、Ｐの拡散が精密な埋め込み能動領域それ自身から出てしまうよう深刻な事態が生じないように行わなければならない。従って、埋め込まれたＰよりもシリコン内での拡散速度がより高い金属を用いる必要がある。可能な特定の工程としては、アルミニウムを金属配置で使用し、次いで３５０°Ｃで１５分間アニーリングを行い、アルミニウムを埋め込まれた能動領域に拡散させるようにする。
【００２２】
抵抗性接点を実現する別の工程として、ｎ型の不純物（燐など）をシリコン内にイオン注入し、表面から能動領域に伸延する浅いｎ添加領域を形成する方法を使用することが出来る。局部的に注入は、収束されたイオンビーム（ＦＩＢ）又はブランケットイオン注入装置、ポリメチル−メタクリレート（ＰＭＭＡ）などのレジスト材料を用いたパターン化イオン遮蔽レジストマスクにより、行うことが出来る。この工程は、イオンダメージを除去するために比較的高温（多分９５０°Ｃ以上）のアニール工程を必要とし、また、埋め込まれた能動領域のＰ原子の拡散を避けるために、時間的に十分に短い時間で行う必要がある。こうした急速熱アニールステップは、商業的な半導体装置の組立分野において、周知のものである。
【００２３】
抵抗性接触部の実現の重要な点は、表面の金属化を、下の埋め込まれたＰ添加領域と正確に整列させることである。表面の金属及び制御ゲート接触部は埋め込まれた能動領域に対して、接続領域のオーバーラップを確保するのに必要な１００−１０００ｎｍの間の正確さで登録される必要がある。このレベルの登録は、シリコン層に前もってＳＴＭリソグラフで規定された登録マーカを使用することで達成することが出来る。登録マーカは、次いで光学又は走査型電子顕微鏡を使用してイメージ化され、表面の特徴とマーカを整合させことが出来る。
【００２４】
本方法は、高度に不純物が添加されたゲート領域を、パターン化された不純物注入層の面内及びその近くに形成するステップを含むことが出来る。
【００２５】
本方法は、装置の第１層をパターニングし、次いで、シリコン原子の一つ以上の層を過成長させ、そして新たな表面を前記装置の他の層でパターニングすることにより、３次元装置を形成するステップからも構成することができる。この工程は、登録マーカが有る限り、繰り返すことが出来る。また、新たな登録マーカを既存のマーカの上端上に又はそれに近接して生成し、金属層を配置する際に見ることの出来るマーカを確保することが出来るようにすることも可能である。
【００２６】
本方法は、装置の電気的な挙動を測定する、更なるステップを含むことが出来る。
【００２７】
シリコン表面内に導入された不純物の原子は、埋め込まれたキュービットサイトを形成することが出来る。この場合、本方法は、それぞれのキュービットサイトに隣接する高度に不純物添加された、それぞれがキュービットの制御ゲートとして運転することが出来る第１のゲート領域を形成するステップ、及びそれぞれのキュービットサイトに隣接する高度に不純物添加された、それぞれがキュービットを読み出す結合電極として運転することが出来る第２の電極領域を形成するステップから、更に構成することも出来る。更に、金属層を、シリコン表面上の、高度に不純物が添加されたそれぞれの領域の上に位置決めされた場所に、配置して電気回路要素を形成することが出来、各電気回路要素と各高度に不純物が添加された領域との間の抵抗性接続を形成することも出来る。
【００２８】
その他の点は、本発明が、本方法で作成されたナノスケール又は原子スケールの装置であることである。
以下の説明においては説明を簡潔化するために、ナノスケール装置及び原子スケール装置の両方に言及する際、「ナノスケール」という言葉を使用する。
【発明を実施するための最良の形態】
【００２９】
本発明の実施例を、図面を参照して説明する。
【００３０】
まず始めに、図１Ａ及び図１Ｂに従って、量子コンピュータデバイスの製造方法における主要な処理過程の概要を説明する。
【００３１】
融点近くまで加熱することにより、超高真空（ＵＨＶ）内で、清浄Ｓｉ（１００）２×１表面を形成する。この表面は、２×１の単位セルを有しており、各シリコン原子上に残っているダングリングボンドと共に、σ結合したシリコン２量体の列から構成されて、２量体の内のもう一方のシリコン原子と共に、弱いπ結合を形成している。
【００３２】
この表面に原子Ｈをさらすと、弱いＳｉπ結合を破壊することが出来、Ｈ原子をＳｉダングリングボンドに結合させることが出来る。制限を受けた条件の下では、各Ｓｉ原子に１つのＨ原子が結合する形で、Ｈの単層を形成することが出来、ダングリングボンドを反応的にし、かつ、効果的に表面を不動態化することが出来る（図１Ａ（ａ）参照）。
【００３３】
ここで、ＳＴＭチップ又はＳＥＭを使用して、適宜な電圧及び適宜なトンネル電流を加わることにより、Ｈレジスト内にパターンを形成する形で、不動態化表面から、Ｈ原子を選択的に脱着する（図１Ａ（ｂ））参照）。このようにして、むき出した領域、即ち反応的Ｓｉ原子が露出し、これに続いて、Ｓｉ表面に直接反応種を吸着させることが出来る。
【００３４】
真空システム内に、ホスフィン（ＰＨ３）ガスを、特別に設計されたホスフィンマイクロドージングシステムに連結させた制御リークバルブを介して送り込む。ホスフィン分子は、水素レジスト内の孔を介して、露出したＳｉ（１００）２×１表面と強力に接着する（図１Ａ（ｃ）参照）。
【００３５】
続いて、結晶成長させるためにＳＴＭでパターン化した表面を加熱すると、ホスフィン分子が分離し、Ｓｉの第１層にＰを混入させることになる（図１Ａ（ｄ）参照）。このため、ＳＴＭでパターン化したＨ不動態表面を、必要となるＰアレイを製造するために使用するＰＨ３にさらす。露出したシリコン表面に導電領域を製造処理する過程で、別の代替吸着種を使用することが出来ることも注目に値する。例えば、ｎタイプ又はｐタイプのドーパント、若しくは他の分子である。
【００３６】
ここで、図１Ｂ（ｆ）に示すように、シリコンと一緒に室温で過成長する前に、図１Ａ（ｅ）に示すように、水素を脱着することが出来る。また、別の選択肢としては、図１Ｂ（ｇ）に示すように、直接、水素層を介してシリコンを成長させることである。
【００３７】
次のステップは、図１Ｂ（ｈ）に示すように、急速に表面をアニールすることである。
【００３８】
ここで、図１Ｂ（ｉ）に示すように、シリコンが高温で表面上で成長する。ここで、図１Ｂ（ｊ）に示すように、バリアが成長する。最終的に、図１Ｂ（ｋ）に示すように、導電ゲート若しくはオーム性接触、又は、その両方が、表面上に並ぶことになる。
【００３９】
「熱的水素脱着」図１Ａ（ｅ）
図１Ａ（ａ）から（ｄ）に示すステップを実行したと仮定すると、図２から図７は全て、エピタキシャルシリコンでカプセル化する前に、シリコン表面から水素レジスト層を除去することに関連したものである。即ち、図１Ａ（ｄ）から１Ａ（ｅ）までの移り変わりである。我々が着手した研究では、水素レジストを介してエピタキシャルシリコンを成長させることは可能ではあるものの、完全に電気的に活性化したとしても、成長１前にレジストを完全に取り除いた場合と比較して、シリコンの結晶成長の品質が劣ってしまうことが確認されている。このため、レジスト層を取り除くために一連の実験が行われてきた。とはいえ、我々としては、水素レジストを除去しても、また、除去しないでも装置を製造することが出来ること強調したい。
【００４０】
第１実験では、シリコン（１００）表面を原子水素で終端して、モノハイドライド終端表面を形成する。この後、この表面を、幾つかの異なる熱アニールを行って、水素レジスト層を効果的に除去するために必要とされる適度な温度を決める。図２（ａ）−（ｄ）に示す各表面を最初に水素で終端させて、１ＭＬだけ完全に被覆する。
【００４１】
図２（ａ）は、５００°Ｃで１０秒間アニールした後の、水素終端表面の充満状態でのＳＴＭ画像である。結果としてできた表面は、水素レジストを不完全に除去した結果、かなり粗い。この表面上の沢山の明るい突出物は、シリコン２量体から水素を取り除いた、シリコンダングリングボンドである。表面の大部分は、まだ水素で終端しており、比較的暗く見える。この処理の後で表面に残っている大量の水素は、この表面がエピタキシャルシリコン成長するには好ましくない。
【００４２】
図２（ｂ）は、僅かに高い温度５３０°Ｃで１０秒間加熱した後の、水素終端表面の一部を示している。９個の明るいジグザグ状の特徴は、表面上にまだ残っているヘミハイドライドのシリコン２量体若しくは、別々に水素を含んだシリコン２量体である。残る暗い特徴は、ダイマー欠陥である。この表面上の水素密度は、０．１％未満であり、この表面に関するエピタキシャル成長に影響を与えない程度に低いものとなっている。
【００４３】
図２（ｃ）は、もっと高い５６０°Ｃで、１０秒間アニールした後の、水素終端面の一部を示している。この表面には、まだいくらかの水素が表面に残っていることを示す、５個の明るい、半水化物特徴が現れている。しかしながら、暗い特徴点（ダイマー欠陥）がかなり増えている。これらの欠陥は、共に整列しており、かなりの数になる、表面の再配列を示している。この再配置は、量子コンピュータ用に製造したもの等、リソグラフィで配置させたドーパント列の安定性にとって有害となる。我々は、結果として、このアニール温度は高すぎることを結論づけた。
【００４４】
水素を脱着する際、単一のアニールを使った場合には、最適なアニール温度は、〜５３０°Ｃであるように思われる。水素を除去するために必要な熱エネルギの量を最小限に抑えるために、図２（ｄ）の実験を繰り返し行ったが、その際、１０秒ではなく、５秒だけアニールした。すると、表面は、図２（ｂ）の表面と同一の特徴を示し（即ち、半水化物特徴が少しあり、欠陥は整列していない）、これは、比較的短い加熱時間で、比較的少ない熱供給の下、効果的に水素を除去したことを示している。
【００４５】
これらの加熱条件に応じて、リソグラフィで配置させたドーパント列の安定性を測定するために、一水化物表面に、ＳＴＭチップを使ってリソグラフィで模様をつけた。
【００４６】
図３（ａ）は、ホスフィンをのせた、リソグラフィによってはっきりした領域である。この構造は、画像中上部は、キャスタレーション（凹み）パターンとなっており、下部左側は４―５ｎｍの点になっている。残った表面に亘っている明るい突起は、ＳＴＭを使ったリソグラフィにより偶然に露出してしまったシリコンダングリングボンドである。この後、この表面に１×１０―９ｍｂａｒの圧力をかけて、３分間ホスフィンを投与し、１０秒間３５０°Ｃにまで加熱して、表面にあるシリコン単層に燐を組み込む。結果として形成された表面は、５秒間５３０°Ｃにまで加熱して、図２（ｂ）に示す水素を除去する。
【００４７】
図３（ｂ）は、５秒間５３０°Ｃを経た後の、ドーパントパターンの残りを示している。上部キャスタレーションパターンの幾つかは見られるものの、図３（ａ）に示された２つの点構造が残存したことが、より重要である。
【００４８】
図３（ｃ）は、図３（ｂ）の幾つかの点の内の、１つの点の高解像度画像であり、この点は、ダイマー列に垂直な明るい突起を示していることが重要である。これは、燐導入過程で排出されたシリコンの特徴である。
【００４９】
ＳＴＭリソグラフィにより定義された領域に置かれた排出されたシリコンを識別するには、５３０°Ｃで５秒間の熱処理を施して水素を除去した後、同一の場所に残っている制限場所に燐を導入したことでわかる。
【００５０】
図４は、連続アニールを使って、Ｓｉ（００１）２×１表面から水素を熱脱着した際の、高解像度ＳＴＭの詳しい研究結果である。
【００５１】
全ての実験は、超高真空システム内で行った。サンプルに直接電流を流し、〜２°Ｃ．ｓ―１の割合で、室温にまで冷却することにより水素を脱着した。サブストレートの温度を、赤外線パイロメータを使って、±３０°Ｃの精密度で測定した。
【００５２】
図４（ａ）−（ｆ）は、アニール前（ａ）と、３７４°Ｃ、４２６°Ｃ、４７０°Ｃ、５２９°Ｃ、５８１°Ｃ（ｂ−ｆ）で連続して１０秒間アニールした後の、水素終端Ｓｉ（００１）２×１表面の高解像度ＳＴＭ画像である。図４（ａ）は、略完全なＳｉ（００１）、即ち、ダイマの各シリコン原子が１つ水素原子に接着しているＨ終端表面のＳＴＭ画像であり、結果として、１ＭＬの水素が被覆している。画像中、上部左方の明るい突起は、上部テラス上の表面の不完全な終端から生じた、（それぞれＳとＤで示した）シングル及びダブルのダングリングボンドである。他に表面に見えるものは、（Ｃで示す）Ｃ型欠陥及び、（ＤＨで示した）２つの、ダブルジハイドライドダイマであり、これは、２つの水素原子が各Ｓｉダイマ原子に接着している。このような低密度のダングリングボンドをもつ、モノハイドライド終端表面は、ＳＴＭリソグラフィ実験では、理想的なレジスト層となる。
【００５３】
図４（ｂ）は、シングル及びダブルの両方のダングリングボンドの密度が上昇しつつ、１０秒間３７４°Ｃにまでアニールした後の、Ｈ終端表面を示している。幾つかのシングルダングリングボンドは再配置して、このアニール中にダングリングボンドペアを形成するものの、この温度における水素の可動性が限られており、アニール時間が短いこともあって、全てのシングルダングリングボンドが２つずつ組になるわけではないことを意味している。そのため、シングルとダブルの両方のダングリングボンドが表面に依然として現れている。
【００５４】
図４（ｃ）は、更に１０秒間、４２６°Ｃでアニールした後の、同一の表面を示している。ここで、表面は、モノハイドライドではなく、むきだしのシリコンにより支配されており、その結果、モノハイドライドで終端したＳｉダイマが、明るい非終端Ｓｉ（００１）に対して暗く現れている。ダイマ欠陥（ＤＶ）は、モノハイドライド終端ダイマと同様に、ＳＴＭ画像が充満状態では、暗くなった、ダイマサイズのパッチとしても現れるため、こういった表面の外観上の変化は、ＳＴＭ画像の説明を複雑にしている。我々は、４２６°Ｃアニール前（図４（ｂ））、後（図４（ｄ））の、充満状態の画像中に観察されたＤＶ密度を補間することにより、欠陥密度を推定している。この比較を基に、アニール処理中には、大きくＤＶ密度が上昇することはなく、図４（ｃ）の水素被覆は、約２５％であることが結論づけられる。
【００５５】
図４（ｄ）は、更に４７０°Ｃでアニールした後の、同じ表面を示している。レジスト層の最終Ｈ原子が表面にまだ幾つか残っているが、今では半水化物（単一に孤立したＨ原子が、Ｓｉダイマの１つの原子に接着している）の形状となっている。この被覆においては、１つの（ＨＨで示す）半水化物が、表面を横切って拡散するにつれて、別の半水化物を見つけてＨ２を脱着してしまう可能性は、徐々に小さくなっている。このような薄いＨの被覆が存在することにより、後続するエピタキシャルＳｉ過成長を大きく劣化させることは考えられないので、我々は、このアニール温度で、レジスト層は効果的に除去されたと結論づけた。我々は、Ｃ型欠陥及びＤＶ欠陥が幾つか存在することにも注目している。Ｃ型欠陥の数は変化しないままだが、ＤＶ欠陥の密度は、最初の清浄表面のものよりも、幾分高くなっている。この密度の増加には、２つの理由が存在する。第一に、表面にジハイドライドが存在する場合には、アニール中に、Ｓｉエッチングを起こし得る。しかしながら、図４（ａ）に見られるジハイドライドの密度は、非常に低く、それ故Ｓｉエッチングが起こると予期できるエッチング量は少ない。第二に、ダイマ欠陥は、Ｓｉ表面のアニール中に発生することが知られている。即ち、更にアニールすると、図４（ｅ）及び（ｆ）からもわかるように、ＤＶ欠陥密度を更に上げる際に役立つ。
【００５６】
図４（ｅ）は、更に１０秒間、アニールした後の表面を示している。Ｃ欠陥は、図４（ｄ）に示すものと略同じままであるものの、半水化物の数は更に減少している。しかしながら、予期していたように、ダイマ欠陥の密度は、連続してアニールした結果、飛躍的に増加した。この温度では、多くのＤＶ欠陥は、でたらめに分布していたものが再配置されて、ダイマ列に垂直に並んだ。水素が、シリコンダイマ移動を抑制するのと同様にして、表面上のダイマ欠陥の移動を抑制することをほのめかしつつ、水素が脱着された後だけ、ＤＶが整列する。ＤＶが移動自在になる〜５００°Ｃを超える温度では、ダイマ欠陥列（ＤＶＲ）と呼ばれる整列したＤＶ欠陥が形成されることは、エネルギ的に好ましい。ＤＶＲの密度は、図４（ｆ）に示すように、５８１°Ｃで１０秒間更にアニールすると高くなる。これに続いて更に高度な温度（図示せず）でアニールすると、更にＤＶＲが顕著になるが、組織的変化は大きいものではない。
【００５７】
連続してアニールしつつ、Ｓｉ（００１）表面からＨレジスト層を脱着する研究を詳細に行った結果、欠陥の発生を最小に抑えつつ、表面からＨレジストを効果的に除去することが出来る温度範囲は、４７０±３０°Ｃであることがわかった。最適なアニール温度は、水素を脱着するために一回だけアニールする、図２に示す過去の研究と比較すると、やや低いものとなっている。これは、連続してアニールしていると、水素脱着温度よりずっと低い温度で、水素が部分的に脱着されるので、これに伴って、水素を完全に除去するに必要な温度を下げたことによる。ここで我々は、レジストを除去するための熱アニール中に、Ｈレジスト層内に模様付けされた燐投与ナノ構造が、損傷を受けないままでいられるかどうかという重要な問題に注目する。
【００５８】
図５（ａ）は、ＳＴＭチップを用いて、２００×２５ｎｍ２のパッチの水素が除去された、水素終端表面を示している。非終端面と結びついた表面状態の密度が比較的高いため、Ｈレジストは比較的暗く現れている。水素終端が不完全なため生じる、リソグラフィック領域の周囲に、シングル及びダブルダングリングボンドが、低い割合で分布しているのを見ることが出来る。ここで、パッチ領域内だけで吸着した０．１３５ＬのＰＨ３ガスに対して表面が露出している。これに続いて、３５０°Ｃで〜１秒間アニールすると、ホスフィンが分離すると共に、燐が表面のナノ構造領域に組み込まれる。
【００５９】
図５（ｂ）には、組込み燐原子領域が見られる。このＳＴＭ画像では、３５０°Ｃのアニール後では、水素脱着量が少ないために、水素終端面上で、ダングリングボンドの密度が幾分上昇しているのがわかる。
【００６０】
不純物を投与したナノ構造から、水素レジストを除去するに当たり、４７０°Ｃで１０秒間アニールする。図５（ｃ）は、ＤＶ欠陥が幾分発生しつつ、表面から殆ど全ての水素が除去されたことが見て取れる。重要なのは、図に示すように、燐ドープ領域と、周囲シリコン表面の間の境界は、燐ドープ領域中の明るく、細長い特徴があるため、はっきりしている。これらの特徴は、Ｐ導入プロセス中に排出されたシリコン原子が連鎖状になったものである。排出されたシリコンは、アニール中に移動可能な状態にあり、リソグラフィック領域の端部に散乱するため、はっきりした境界が現れる。水素レジストは脱着されるにつれて、水素によりシリコン原子が更に拡散してしまうのを抑えているものと思われる。小さなシリコンアイランドを凝集する形で、燐ドープ領域の境界に、シリコンがたまっているのがわかる。ナノ構造のＳＴＭ画像中にある個々の特徴を精密に調べると、我々の検出精度では、ナノ構造領域から燐は拡散していないことがわかる。４７０°Ｃでアニールしても拡散には至らないという事実は、幅９０ｎｍのＰドープナノ構造用に、４７０°Ｃで、１０秒間水素脱着アニールをした（図１７参照）、ＳＴＭパターンナノ構造装置を使った電気的測定からも、独立して確認することが出来た。図５（ｃ）中の表面では、Ｐ添加領域に近い形で配列した、大きなＤＶを有する欠陥密度が増えているのがわかる。このように配列した欠陥は、ナノ構造領域から離れては見ることが出来ない。我々としては、ＤＶＲが形成されたのは、ナノ構造中における燐密度が高いため表面の変形が起き、これが際立だったことによるためだとみている。図５（ｃ）中の表面は、燐ドーパント構造は本来の場所にあるが、Ｈレジストは殆ど完全に除去されているのを示している。燐ドープナノ構造をカプセル化するにあたり、この表面は、エピタキシャルなＳｉ成長にとって理想的な出発点となる。
【００６１】
ＳＴＭチップにより誘導される水素脱着
リソグラフィ処理における水素除去用ＳＴＭチップの使用は、フォスフィンの添加及び導入の後にレジストを完全に除去するためにも適用することも出来る。
【００６２】
図６は、１ＭＬのモノハイドライドで終端された表面が、＋４Ｖのサンプルバイアス、３ｎＡの定電流の条件下でＳＴＭチップの繰り返し軌跡の走査パターンの対象となり、殆ど完全に水素が表面から離脱された状態を示す。図６の上部は、いまだ水素により終端された表面部分を示している。この領域は、パッチを離脱するために使用した高いバイアスと電流により、多数のランダムなダングリングボンドを有する。露出したシリコン表面は、モノハイドライド及びヘミハイドライド２量体の形で水素が少量残っていることを示しているが、離脱処理による損傷は見られない。このことは、水素が、引き続くシリコンのエピタキシャル成長に適した表面を後に残しつつ、ＳＴＭチップを用いて広範な領域で除去され得ることを意味している。
【００６３】
一方で、リソグラフにより導入された燐原子の完全性を維持しつつ、水素を離脱させるこの技術の効果を示すために、図７に実験の結果を強調する。
【００６４】
図７（ａ）には、水素で終端されたシリコン表面上に、ＳＴＭリソグラフィーにより露出された二つのダングリングボンドに対応する、二つの明るい特徴点が示されている。次いで、表面は、フォスフィンが添加され、アニールされてＰ原子がシリコン表面の上層に導入される。次いで、ＳＴＭチップが水素レジストを完全に除去するために使用される。
【００６５】
図７（ｂ）は、ＳＴＭチップを＋４Ｖ、３ｎＡのトンネル条件で使用し、表面領域から水素をほぼ完全に除去した後の、同じ表面を示すものである。二つの導入された燐原子に対応して、表面に、二つの明るい突起が明瞭に観察される。これらは、図７（ａ）の燐が添加されるまえのダングリングボンドと同じ位置に見ることが出来る。イメージ中の他の黒い部分は、水素の離脱に伴ったヘミハイドライドの特徴点と考えられる。この結果は、シリコン内に、注意深く生成されたＰ原子のＳＴＭでパターン化されたアレイの完全性を保持する一方で、ＳＴＭチップを使用して表面から水素レジストをほぼ完全に除去することが出来ることを明瞭に示している。
【００６６】
高純度シリコンによる導入されたＰのカプセル化
図８から図１２は、全てシリコンのカプセル化行程に関するものである。特に、原子レベルでの平滑な層を達成して、埋め込まれたＳｉ−Ｐ異種２量体を形成し、それらがアレイから動かないことを保証する、最良の方法に関するものである。
【００６７】
添加された表面上におけるシリコンの成長−図１Ｂ（ｆ）及び（ｇ）
Ｐが無いシリコンを成長させるには、二つのアプローチがある。室温及び高温でのカプセル化と、室温でのカプセル化及び引き続くアニーリングである。
【００６８】
図８（ａ）−（ｈ）は、二つの分かれた成長実験のＲＴにおいてとられた、充満状態のＳＴＭイメージである。
【００６９】
最初の実験である図８（ａ）には、２５５°Ｃで５ＭＬ成長させた後の表面に、小さな２Ｄの島及び短いＳｉの２量体チェーンが見られる。引き続く表面の３４５°Ｃ（ｂ）、４９８°Ｃ（ｃ）、及び６００°Ｃ（ｄ）の温度でのアニーリングは、島のＳｉ原子が粗雑になり、段の端部に拡散して、Ｓｉ表面を平面化する。明るい、非対称的な特徴点は、Ｐ原子が分離して、Ｓｉ−Ｐ異種２量体を形成することから生じるものであり、これらの密度は、引き続くアニーリング中、増加することが分かる。
【００７０】
第２の実験では、図８（ｅ）に示すように、表面のＳｉ原子を少し移動させたために、ＲＴ（室温）で５ＭＬ成長させた後、３ＤＳｉの島が形成された。図８（ｆ）−（ｈ）は、２５５°Ｃで５ＭＬ成長させて、引き続くアニーリングステップで表面を平面化することを示している。
【００７１】
興味深いことに、異なる実験におけるＳｉ表面構造は同じアニーリング温度においてとても似ている。（ｂ），（ｆ）の〜３５０°Ｃで、５ｓ（秒）の最初のアニーリングステップにおいてさえそうである。しかし、仮に、ＲＴ（室温）で生じたＳｉのカプセル化を２５５°ＣのＳｉの成長と比較すると、図８（ｂ）〜（ｈ）から、シリコン表面のＳｉ−Ｐ異種２量体の濃度が、与えられた温度の間とても低いことが分かる。
【００７２】
図８（ｅ）は、Ｐの分離／拡散を研究する上で、ＳＴＭを使用する際の重要な制限を強調している。低温の成長から生じる高い表面荒さは、表面におけるＳｉ−Ｐ異種２量体の確認を困難なものとする。Ｓｉ−Ｐ異種２量体を確認するためには、２量体と周囲のＳｉ表面の間に十分な明るさのコントラストが必要である。このコントラストは、原子レベルでの平坦な表面により初めて得られるものである。従って、Ｓｉ−Ｐ異種２量体は、我々の実験では、〜３５０°Ｃで、５ｓ（秒）の短いアニールの後にのみ、明瞭に見ることが可能となる。結論として、最初のアニールのあとのＳｉ表面のＰ濃度は、成長中に生じるＰの分離の結果ばかりでなく、引き続くアニールの間に生じるＰ原子の拡散からも生じる。それにも拘わらず、３．６６ｅＶのエネルギバリアを有するＰの拡散が、そうした低温での短時間アニールにおいて無視することが出来るとする仮定は合理的である。最初のアニールの後の表面で観察されるＰ濃度（密度）は、従って、殆どＳｉが成長する間に生じるＰの分離の結果であろう。
【００７３】
図８のＳＴＭイメージで観察されるＳｉ（１００）表面のＰ原子の濃度を測定するために、我々は各アニール後において、Ｓｉ−Ｐ異種２量体の数を係数した。図９は、二つの異なる実験の引き続くアニーリングステップを追いながら、表面のＰ原子の密度が増加することを示している。相対密度は、Ｓｉ成長及びサンプルアニーリングの後のＰ密度と、ＰＨ３の添加及び清浄Ｓｉ表面の６００°Ｃでのアニーリング後の、導入されたＰ原子の初期濃度を比較することにより得られる。
【００７４】
２５５°Ｃで成長したＳｉ内に、カプセル化されたＰ原子を３５０°Ｃで最初５ｓ（秒）アニーリングするステップを考えると、既に〜２５％のＰ原子が分離して、表面格子位置を占めている。その後の、引き続く４００°Ｃ、４５０°Ｃ、５００°Ｃ、６００までのアニーリングの後、Ｐ原子の殆ど６０％は表面に存在する。これらのことから、短かくて低い温度のアニールによるＰ原子の、〜２５０°Ｃにおいて成長したＳｉ内へのカプセル化は、十分なＰの分離をもたらすことが分かる。
【００７５】
これとは対称的に、仮に、Ｐ原子が、ＲＴ（室温）で配置され、３５０°Ｃで５ｓ（秒）アニールされたＳｉの５ＭＬにより、過成長した場合、Ｐ原子の最初の数の〜５％だけが、表面に残留する。引き続く４００，４５０，５００，５５０及び６００°Ｃでのアニーリングの間、Ｐ密度は僅かに〜１０％程度増加するだけである。これは、表面下の層から表面へのＰ原子の拡散に起因する。２５５°ＣでのＳｉの成長実験と比較して、Ｓｉ表面におけるＰ原子の密度の低下は、ＲＴ（室温）でのＳｉを過成長させている間、Ｐ原子の分離が強く抑圧された直接の結果である。
【００７６】
２５０°ＣでのＳｉにおけるＰの分離長さΔをＳＴＭのデータから計算する場合、以下の関係５４を用いる。
Ｐｉｎｃ＝ａ０／４Δ
ここで、Ｐｉｎｃは、結合確率であり、ａ０／４は＝０．１３５８ｍｍ、二つの連続したＳｉ（１００）単一分子層間の距離。図９から、５ＭＬの、２５５°ＣでのＳｉ成長及び、最初の〜３５０°Ｃでのアニールの後、表面でＰ原子の約２５％を見つけるとが出来る。このことは、７５％のＰ原子が組み込まれたことを意味する。この値から（生じた成長の間の分離のみ、そして〜３５０°Ｃの最初のアニーリングステップ間のＰ原子の拡散は無視し得ると仮定する）、結合確率Ｐｉｎｃ＝０．２４を得る。上記した関係により、この値は、分離長さΔ＝０．５８ｎｍに対応する。ＲＴでの５ＭＬ  Ｓｉ成長に対しては、同じ分析から、分離長さΔ＝０．２９ｎｍを得る。
【００７７】
燐のデルタドーピング
シリコンによりエピタキシャル過成長された燐原子の電気的な挙動を決定するために、燐のデルタドーピング層は成長され、図１１（ａ）に示すようなホールバー（Ｈａｌｌ  ｂａｒ）装置構造に形成する。こうした装置の製造過程は、図１０に略示される。
【００７８】
図１０（ａ）（ｉ）は模式図であり、図１０（ａ）（ｉｉ）は清浄（１００）２ｘ１シリコン表面を示す、ＳＴＭイメージである。
【００７９】
図１０（ｂ）（ｉ）は模式図であり、図１０（ｂ）（ｉｉ）は、室温での燐の飽和添加の後の表面を示す、ＳＴＭイメージおよびその拡大図。
【００８０】
図１０（ｃ）（ｉ）は模式図であり、図１０（ｃ）（ｉｉ）は、５５０°Ｃでのアニーリングして燐原子を表面内にＰ−Ｓｉ２量体として導入した後の表面をしめす、ＳＴＭイメージである。
【００８１】
図１０（ｄ）（ｉ）は模式図であり、図１０（ｄ）（ｉｉ）は、２５０°Ｃでエピタキシャルシリコンを２４ｎｍ成長させた後の表面を示す（成長後の室温でのシリコン表面はここでは示していない）、ＳＴＭイメージである。
【００８２】
図１１（ｂ）は模式図であり、抵抗接触装置を形成した後のホールバー装置の光学顕微鏡写真である。図１１（ｃ）は、４Ｋの試料温度における磁場Ｂの機能として、２５０°Ｃ又は室温で成長させた試料の標準シート抵抗ρｘｘ／ρｘｘ（０）を示す。その結果、Ｂ＝０でピークを示し、電子の弱い局在特性を示す。この弱い局在特性を除去し、ホールスロープを計算すると（図１１（ｃ）参照）、２５０°Ｃで成長させた試料で、２Ｄ層の易動度を７０ｃｍ２Ｖ−１ｓ−１と見積もることが出来、室温で成長させた試料で、３０ｃｍ２Ｖ−１ｓ−１と見積もることが出来た。図１１（ｃ）は、これらの燐デルタドーピングされた試料のホール抵抗が、両試料で１．７ｘ１０１４ｃｍ−２のキャリア濃度を与えることを示している。この濃度は、シリコン結晶に導入された燐の不純物の全ては、両試料において、測定誤差の制限内において、電気的にアクティブであることを示す、２Ｄ不純物濃度と非常に一致する。これは、電子装置構造の組立にとって非常に重要な結果である。なぜなら、この工程を使用して導入された燐原子は、こうした高い添加濃度の中で電気的にアクティブであることを示しているからである。
【００８３】
図１１（ｄ）は、ＲＴ（室温）、２５０°Ｃ、４００°Ｃで成長させたＰ−ｉｎ−Ｓｉ  δ−ドーピング試料の磁気抵抗（ＭＲ）を示す。マイナスのＭＲ挙動は、コヒーレントな電子の、時間反転曲線での後方散乱から生じる弱い局在性（ＷＬ）の明確な特徴である。ＭＲ曲線の形状から、量子干渉効果を観測することの出来る特有なスケールの尺度である、位相緩和時間τφと位相コヒーレンス長さｌφを抽出することが出来る。これを行うために、ＷＬ修正を、相互に影響し合わない電子の混乱した２Ｄ−システムに関するヒカミモデル（Hikami model）を用いた伝導率σに適用した。
【数１】
2007534144.tif 000003
ここで、αはスケーリングファクタであり、Ψはダイガンマ関数そしてＢ０とＢφは、弾性トランスポート及び位相緩和速度にそれぞれ関連した特有磁場である。適用範囲は、Ｂ＜０．１Ｂ０に限られた。図１１（ｅ）では、δ−ドーピングされた層の磁気−伝導率Δσ＝σＸＸ（Ｂ）−σＸＸ（０）を、正規化された磁場Ｂ／Ｂ０の関数としてプロットし、それをヒカミモデルからの理論予測値と比較した。適用したパラメータα、Ｂ０、Ｂφ、適用したデータから抽出した対応するτφ及びｌφ、の値を、表１に示す。
【表１】
2007534144.tif 000004
【００８４】
量子装置の重要なパラメータは、ｌφである。これは、ＲＴ（室温）での試料の５２ｎｍから、２５０°Ｃの試料で７２ｎｍと増加し、次いで、４００°Ｃの試料で２１ｎｍと減少する。ｌφ∝√τｎｓτφなので、ＲＴ（室温）から２５０°Ｃまでの試料のｌφの増加は、これら二つの試料が似たｎｓとτφを有しているので、主としてτが対応して増加していることによる。４００°Ｃの試料におけるｌφの小さな値は、τのより高い値を相殺するｎｓとτφが小さいことによる。加えて、４００°Ｃの試料における〜２５ｎｍのＳｉエピ層内の、不純物の重度の拡散は、Ｐが添加された層の厚さがｌφと等しいオーダであり、試料は２Ｄ限界３９の境界上にあることを示唆している。上記した分析は、ｌφとτφの基準を与え、２５０°Ｃでのカプセル化が量子コヒーレント効果を示す装置を作成する上で、最も適していることを示している。
【００８５】
δ−ドーピングされた層内のＰ原子の拘束の程度を決定するために、２次イオン質量分析（ＳＩＭＳ）をδ−ドーピングされた試料に行った。図１２は、ＳＩＭＳで決定された、ＲＴ（室温）、２５０°Ｃ、４００°Ｃ及び６００°Ｃでカプセル化された燐がδ−ドーピングされた試料に対する質量（ｍａｓｓ）３１深さの図である。ＲＴ（室温）と２５０°Ｃの両方の試料が二つの分離した質量（ｍａｓｓ）３１のピークを示している。表面近くの幅の広いピークと、基板とエピタキシャル層の間の境界面での鋭いピークである。しかしながら、より高い質量分解能でのＳＩＭＳ測定（図１２の挿入図）では、基板とエピタキシャル層の間の境界面での３１Ｐのピークのみが示されている。これは、表面近傍のピークが３０ＳｉＨであることを示している。３１Ｐピークの最高値の半分の幅は、ＲＴ（室温）試料で４ｎｍ、２５０°Ｃ試料で６ｎｍである。ＳＩＭＳ測定から、Ｐの分離長さは、ＲＴ（室温）で１．５ｎｍ、２５０°Ｃの過成長で２．３ｎｍであり、ＲＴ（室温）でのカプセル化の間は、より小さな程度の分離を示している。４００°Ｃ及び６００°Ｃの試料では、表面近くに唯一の幅広の質量３１のピークが見られる。これは、こうした高い成長温度では、表面にＰ原子の強い分離が生じることによるものである。文献データ２０の外挿から抽出された対応する分離長さは、４００°Ｃの成長では、１００ｎｍ、６００°Ｃの成長では、１０００ｎｍである。ＳＩＭＳ測定から、ＲＴ（室温）及び２５０°Ｃでカプセル化された試料の３１Ｐピークの下の領域の総和を取ることにより、３１Ｐの濃度ｎ３１を決定した。〜２０％のＳＩＭＳ測定の誤差の範囲内で、ＲＴ（室温）及び２５０°Ｃの試料の３１Ｐの濃度は、１．７ｘ１０１４ｃｍ−２の期待値（表１参照）と一致した。しかし、この分析は、より高い温度でのカプセル化に対しては、単一の質量３１のピークが広くなりすぎて、３０ＳｉＨと３１Ｐの両方からの寄与分を含んでしまい、不可能である。４００°Ｃでは、ｎ３１は、ＲＴ（室温）及び２５０°Ｃのそれよりも高い値が出る。６００°Ｃでは、ｎ３１は、ごく低くなり、３１Ｐの、ＳＩＭＳでは検知出来ない表面への強い分離および、多分表面からのＰの離脱の開始を示す。
【００８６】
原子及びナノスケールの装置の登録及び原子及びナノスケールの装置の製作
ＳＥＭとＳＴＭを組み合わせた新しいＳＴＭ−ＭＢＥシステムを使用した更なる作業について述べる。ＳＥＭまたは光学顕微鏡により登録マーカを描画し、そしてとてもデリケートなＳＴＭのチップを該マーカーに対して正確な位置に持ってゆくための作業である。レーザ干渉計のステージは、登録されたマーカに対してパターン化された装置を位置決めし、再配置するために、ミリメータの距離を、ナノメータの解像度で、ＳＴＭを正確に動かすことが出来る。超アンチバイブレーション測定は、原子分解ＳＴＭチャンバ（The atomic resolution STM chamber）を、共振しているＭＢＥグロースチャンバ（The resonating
MBE growth chamber）およびその関連するポンプから分離するために用いられる。両技術は、完全な装置を製作する上で、必要であるからである。
【００８７】
このシステムは、特別なｅ−ビームヒータを使用して、１ｃｍ２の試料（通常のＳＴＭ試料よりも〜５ｘ大きい）を取り扱い、原子レベルで平坦な（１００）シリコン表面を得ることが出来る。これらの大きなサイズは、通常のクリーンルームでの処理により向いている。
【００８８】
図１３から図１８は、シリコン表面に登録マーカを使用して、原子及びナノスケール装置を、電気的な測定に必要な金属表面ゲート及び接点に登録する、原子及びナノスケールの装置の製作及び電気的測に全て関連するものである。光学又は電子スキャン顕微鏡で見ることの出来る登録マーカの製作は、原子スケールの装置を外部世界に接続するために基本的に必要なものである。登録マーカは、試料の加熱やシリコンの成長などの全ての処理工程を生き抜かなければならない。
【００８９】
図１３は、マーカと互換性が有るように開発された原子及びナノスケール装置の製作工程を示す模式図である。装置の製作工程は、登録マーカの製作である図１３（ａ）から開始される。これは、装置の製造行程の最終段階で低抵抗性金属接触装置や表面ゲート電極を形成するために、原子又はナノスケール装置の正確な位置を確認するために必要なものである。これらの登録マーカは、ＳＴＭにより、または（ＳＥＭ）電子顕微鏡イメージのスキャンにより、または光学顕微鏡によるイメージにより、マーカ上のスキャニングでダイレクトに確認出来るように、数ｎｍから数ミクロンの間の多様な大きさを持つことができる。登録マーカは、シリコン表面への収束イオンビーム（ＦＩＢ）ミーリングやエッチングにより製作することが出来る。該シリコン表面は、リソグラフィにより構築された領域を、ウエットケミカルエッチング又は反応性イオンエッチング（ＲＩＥ）することにより、エッチングすることが出来る。なお、該領域は、酸化物層により保護されたアクティブシリコン領域を残すために、光学又はｅ−ビームリソグラフィ（ＥＢＬ）により、規定される。
【００９０】
試料を真空システムに入れる前に、それは清浄化され、ＳＴＭイメージに必要な原子レベルでの平滑、汚染されていないシリコン表面が確保される。バッファードフッ化水素酸浴により２酸化シリコンを除去する。硫酸性過酸化水素を用いて有機系不純物及び光学レジストの残りを除去する。カーボンの表面濃度はフッ化水素酸により低減される。金属不純物は、ＲＣＡ−２により除去される。窒素ブロウ乾燥によりウエットケミカル洗浄工程は終了する。
【００９１】
次いで、試料はＵＨＶチャンバに入れられ、図１４（ａ）に、試料をチャンバに入れた後、何もその後の処理をしていない状態の登録マーカを示す。試料は、ＵＨＶ雰囲気で、電子ビーム加熱により背面が加熱されてさらに浄化され、１０５０°Ｃ以上の温度まで加熱されて最終アニーリングが行われる。その結果、Ｓｉ（１００）２ｘ１表面の構造が形成され、それは１層の水素原子により終端される。
【００９２】
一連の異なる大きさの登録マーカを使用することが出来る（図１４）。これは、原子スケールの装置の位置をより正確に規定し、マーカが、試料の加熱やＳｉのエピタキシャル成長などの、その後の全ての引き続くステップを生き残れるようにするためである。
【００９３】
図１４（ｃ）及び（ｄ）に示すように、ＳＥＭを用いて、ＳＴＭチップを登録マーカの近くの試料表面に移動する。ついで、原子又はナノスケールリソグラフィーが使用され、所望する装置の構造が規定される。次いで、図１３（ｃ）に示すように、フォスフィンの添加及び燐の導入などの不純物の導入ステップが実行される。図１３（ｄ）に示すように、水素レジスト層の除去が実行される。図１３（ｅ）に示すように、シリコンのエピタキシャル成長と投入されたＰ原子のカプセル化が実行される。最後に、図１３（ｆ）に示すように、登録マーカ及び光学的リソグラフィ又はＥＢＬを用いて、金属層がシリコン表面の部分に配置され、抵抗性金属接触子又はゲート電極が形成される。これらは、埋め込まれた原子スケール装置の電気的な測定に必要なものである。
【００９４】
図１４（ｂ）は、２５ｎｍのエピタキシャルシリコンによるカプセル化を含むＵＨＶ内の全ての装置製作が終了した後の登録マーカのＳＥＭイメージである。
【００９５】
図１５（ａ）から（ｄ）に、４ｘ４μｍ２の燐が添加された埋め込み２Ｄ装置１５０の製造工程を示す。図１５（ａ）に、ＳＴＭチップを用いて水素が除去された明るい領域１５１と、水素が未だ表面に残留している、写真下部１５３及び上部１５２の二つの暗い領域を示す、ＳＴＭイメージである。図１５（ｂ）に、明るい四角であるＰが添加された装置領域１５４と４つの金属フィンガコンタクト１５５，１５６，１５７及び１５８を示す。図１５（ｃ）は、装置が完全に組み立てられた後、装置領域の光学顕微鏡イメージである。金属フィンガコンタクト及び１５９及び１６０などの登録マーカは、明瞭に見ることが出来るが、中央部の２５ｎｍのエピタキシャルシリコンの下に埋め込まれたナノ構造物は見ることは出来ない。図１５（ｄ）は、電気的な測定に使用するために必要な装置へ接続される、薄い金属ワイヤ、１６２などを接合するために使用される、１６１などの大きな金属接触領域を含む、装置領域の大きな尺度の光学顕微鏡イメージである。
【００９６】
図１６（ａ）は、水素で終端されたＳｉ（００１）表面、水素が離脱して、両端に二つのコンタクト領域を有する約１００ｎｍ幅で１μｍの長さのワイヤを形成する暗い領域１６３、及び明るい“Ｈ”形の領域１６４のＳＴＭイメージである。図１６（ｂ）は、１６５などの金属フィンガにより両端が接続された二つのコンタクト領域を持ったワイヤを示す模式図である。
【００９７】
図１６（ａ）は、４Ｋの試料温度において測定された、２５ｎｍのエピタキシャルシリコンでカプセル化された、４ｘ４μｍ２燐添加２Ｄ装置の磁場とホール抵抗の関係を示す図である。１．７９ｘ１０１４ｃｍ２の電子密度に対応したホールスロープは、フォスフィン添加／燐導入行程から期待される値である１．７ｘ１０１４ｃｍ２と良く一致している。これは、カプセル化された燐不純物原子が十分に電気的に活性化していることを示している。図１６（ｂ）は、この試料の磁場とシート抵抗の関係を示す図である。ゼロの磁場におけるシート抵抗のピークは、この装置の２Ｄ構造を示す電子の弱い局在によるものである。
【００９８】
二つのＳＴＭでパターン化された装置（４ｘ４μｍ２パッチ、９０ｘ９００ｎｍ２ワイヤ）の４つの終端磁気抵抗測定は、０．０５−４Ｋで行われ、ナノスケール装置を製作するための製作戦略の正しさを裏付けた。特に、磁場の存在下での電子の移送に関して、ＳＴＭでパターン化された装置の形態の影響を決定する目的があった。
【００９９】
図１７（ａ）は、燐のδドーピングされた角形装置の、４Ｋ及び５０ｍＫでの磁気抵抗を示す。挿入図は、装置形態１７１の模式図である。図１７（ａ）の角形装置磁気抵抗はＢ＝０を中心にピークを示し、それは、試料を５０ｍＫまで冷却した時に、より明確なものとなった。高度に添加された金属システムにとって予想されるように、ピークの抵抗値は、両温度で同様なものであったことに注意すべきである。
【０１００】
温度低下に伴う負の磁気抵抗値大きさの大きな増加は、弱い局在の特徴である。弱い局在は、前方及び時間反転電子波の、電子が試料を通過して拡散する際のループ周りのコヒーレント後方散乱により生じ、古典的なDrude値を超えた抵抗の増加を導く。この量子の抵抗値に対する補正は、温度が低くなるほど大きくなる。これは、位相コヒーレンス長がＴ→０となるにつれて増加し、多くの（大きな円周を有する）ループがトータルな後方散乱に寄与することが出来るからである。磁場の適用は、これらのループにおいて時間反転対称性を破り、コヒーレントな後方散乱を抑圧し、より低温でより明確になる負の磁気抵抗を生じる。
【０１０１】
電子の位相コヒーレンス長を、拡散性の状況の中で、弱い局在に対するヒカミ式に磁気抵抗の３つのパラメータを代入することで抽出することが出来る。４Ｋで、位相コヒーレンス長はｌφ＝３８ｎｍであり、それは温度が５０ｍＫに下がるとｌφ＝１３１ｎｍに増加する。このことは、仮に、幅がｗ〜１３０ｎｍ以下のＳＴＭで規定された構造を作ったならば、弱い局在、即ち磁気抵抗において、横の抑制の証拠を見つけることが期待出来るものである。
【０１０２】
図１７（ｂ）に、９０ｎｍ幅の量子ワイヤ装置の磁気抵抗を示す。挿入図は、装置形態１７２を示す。試料形態から予測されるように、ワイヤの全体抵抗は、角形装置よりもとても大きなことが分かる。４Ｋにおいて、ワイヤ装置の抵抗は、Ｂ＝０を中心に磁気抵抗の同様なピークを示した。弱い局在に関するヒカミ公式にデータを代入すると、ワイヤの幅よりも小さな位相コヒーレンス長ｌφを再度得ることが出来た。ワイヤ内での電子輸送は、仮に４μｍ幅の角又は９０ｎｍ幅のワイヤを介して電子が移動しても、電子を識別することが出来ないので、本質的に２次元である。しかしながら、温度５０ｍＫまで低下すると、ｌφはワイヤ幅よりも大きくなり、ワイヤの横の抑制は、弱い局在を生じさせる後方散乱メカニズムに寄与することの出来る電子ループの最大サイズに制限される。こうして、負の磁気抵抗はＴが低くなるにつれてワイヤ内で強くなるにもかかわらず、角形装置に対するよりは、それは極めて軽く示される。このことは、２Ｄヒカミ適合（Fit）をワイヤに適用しようとした場合、重要な点である。ここで、我々は、位相コヒーレンス長が増加して２次元から１次元への電子輸送へのクロスオーバーに起因する、Ｂ＝０を中心にした２Ｄの弱い局在の抑制を明確に認識することが出来る。
【０１０３】
２Ｄの弱い局在の抑制を、量子ワイヤの幅の独立的な測定に使用することが出来る。磁場が増加するにつれ、後方散乱された電子の構造上の干渉(Constructive interference)が生じる電子ループの最大サイズが減少する。磁束量子が半径ｒのループを貫通する時、即ちｒ２＝ｈ／（ｅＢ）＝ｌＢ２の時、構造上の干渉(Constructive
interference)は破壊される。磁気長さｌＢがワイヤ幅ｗよりもとても大きな場合、磁場は比較的小さな影響となり、Ｂ＝０を中心に高原状となる。弱い局在の影響の大きさを決定するのは、Ｂであり、ワイヤの幅ではないので、磁場が増大すると、構造上の干渉ループの大きさは小さくなる。こうして、２ｌＢ〜ｗの時、ワイヤは角形装置の２次元挙動に近似する。図１７（ｂ）から分かるように、測定データは、│Ｂ│〜０．３の２Ｄ理論の点線と一致する。このことは、ワイヤ幅が〜９０ｎｍであることを示唆しており、これはＳＴＭで規定された構造と良く一致する。
【０１０４】
図１７（ｃ）は、４Ｋの試料温度における、３１０ｘ５０ｎｍ２の埋め込まれた、Ｐが添加されたワイヤの磁気抵抗のグラフである。２Ｄの弱い局在の適合が、〜３０ｎｍの位相コヒーレンス長であることが確認される。
【０１０５】
図１７（ｄ）は、４Ｋの試料温度における、３１０ｘ２８ｎｍ２の埋め込まれた、Ｐが添加されたワイヤの磁気抵抗のグラフである。ワイヤの幅が、位相コヒーレンス長に近似しているので、この温度では、２Ｄの弱い局在の適合が適用出来ない。
【０１０６】
我々の結論は、単一電子トランジスタ（ＳＥＴｓ）、量子セルラー自動機械及びＳｉベースのソリッドステーツ量子コンピュータなどの、精巧なシリコンでのナノスケール装置や原子装置の実現への道を開くものである。
【０１０７】
ＳＥＭとＳＴＭを組み合わせた新しいＳＴＭ−ＭＢＥシステムを使用した、ＳＴＭ及びまたは光学顕微鏡により登録マーカを描き、該マーカに対する正確な位置にとてもデリケートなＳＴＭを持ってゆくための、さらなる研究について述べる。レーザ干渉計のステージは、ミリメータの距離をナノメータの解像度で、ＳＴＭの正確な動きを行わせることが出来、パターン化された装置を登録マーカに対して位置決めしたり、再配置したりする。超アンチバイブレーション測定は、原子分解ＳＴＭチャンバ（The atomic resolution STM chamber）を、共振しているＭＢＥグロースチャンバ（The resonating
MBE growth chamber）およびその関連するポンプから分離するために用いられる。両技術は、完全な装置を製作する上で、必要であるからである。
【０１０８】
このシステムは、特別なｅ−ビームヒータを使用して、１ｃｍ２の試料（通常のＳＴＭ試料よりも〜５ｘ大きい）を取り扱い、原子レベルで平坦な（１００）シリコン表面を得ることが出来る。これらの大きなサイズは、通常のクリーンルームでの処理により向いている。図１８は、１ｘ１ｃｍ２のシリコンチップ上での装置の原子解像能力を示すＳＴＭイメージである。
【０１０９】
我々が達成した結果は、以下のようなものである。
１．我々は、ＳＴＭを使用して、シリコンに原子的に完全なナノスケールの装置、即ち量子ワイヤを作った。
２．我々は、このＳＴＭで製作された装置と外部世界を、４つのターミナル電圧及び電流導線のフルセットで接続した。
３．我々は、完全な組立設計作業を示し、（ミクロンスケールの）大きな領域を有するＳＴＭで規定された装置及びナノ構造物との間の相違を示す多数の制御装置を作った。
４．我々は、ＳＴＭで規定されたワイヤ内で量子移送を示し、電気測定により量子ワイヤの幅を独立的に決定し、それはＳＴＭ製作及びイメージととても良く一致したことが示された。
５．我々は、トンネルバリヤの高さを制御するために、埋め込まれたＳＴＭパターン化されたトンネル接続上に、表面ゲート電極を並べた。
【０１１０】
これらの結果は、ＳＴＭを耐久力のある半導体装置の構築に使用することが可能になったことを意味する。われわれが、ＳＴＭにより原子精度でシリコンに添加することが可能であることを最近示したことを考慮すると、十分に機能的な原子スケールのシリコン装置の製造が可能となためのドアが開かれた。これは、原子的な正確さでの添加位置の制御及び、装置設計へ量子物理を統合する能力により、全く新たな領域を開くことを約束する（ナノ及び原子スケールトランジスタ、スタッブチューナ、共振トンネル体などへの適用）。また、これは、半導体産業の未来を十分に包含するものである（低電力運転及びより大きな装置の信頼性、この産業に向けた二つのキーとなる事項に対する可能性）。ＳＴＭ製造は、当初大量生産には向かないものと思われたが、同様のことが、１９８０年代初期にＭＢＥでも言われた。今日、ＭＢＥは標準の産業ツールであり、高速電子、マイクロ波通信システム、レーザの主要部などに幅広く使用されている。
【０１１１】
図１９（ａ）は、金属端子１９１及び接合ボール１９２を有する最終装置の光学顕微鏡イメージである。
【０１１２】
図１９（ｂ）は、光学リソグラフィ及びウエットケミカルエッチングにより形成された登録マーカのＳＥＭイメージ。このイメージは、３セットのマーカが見える。最も明瞭なものは、４つの大きなマーカである。その一つが１９３である。４つのより小さなマーカが見える。その一つが１９４であり、４つの最も大きなマーカの領域の中にある。より小さなマーカの領域内には、４つの均衡の取れたより小さなマーカがある。その一つが１９５である。全てのマーカは、約３００ｎｍの深さであり、ＳＴＭチップ１９６は、登録マーカの中央に近い試料表面に接近している。
【０１１３】
図１９（ｃ）は、表面に接近したＳＴＭチップ１９６と中央登録マーカ１９５のＳＥＭイメージである。４つの最小の、１ミクロン幅のマーカ１９７の間の中の領域は、シリコン（１００）表面上の水素レジスト層のリソグラフ構造に使用されている。
【０１１４】
図１９（ｄ）は、フラッシング後の、二つの１ミクロン幅の登録マーカ１９７のＳＴＭイメージを示す。
【０１１５】
図１９（ｅ）は、リソグラフで構築された水素で終端されたＳｉ（１００）表面のＳＴＭイメージであり、二つの接触領域１９９及び２００を有する、９０ｎｍ幅のワイヤを示す。水素で終端された領域はイメージで黒く（２０１参照）表されている。
【０１１６】
図２０（ａ）から（ｄ）は、ＥＢＬ及びウエットケミカルエッチングにより形成された、異なる大きさの登録マーカのＳＥＭイメージである。マーカは、約３００ｎｍの深さであり、最も小さなマーカ、その一つが、図２０（ｄ）に示されているが、約２００ｎｍの直径である。
【０１１７】
図２０（ｅ）は、試料フラッシング後の最も小さな登録マーカのＳＥＭイメージである。マーカの外見上の深さは、約２０ｎｍに減少している。
【０１１８】
図２０（ｆ）と（ｇ）は、最も小さな登録マーカの間の中の領域のＳＥＭイメージである。この領域は、水素で終端されたＳｉ（１００）表面を組み立てるために使用され、６００ｎｍの長さのアイランド２０６が形成されるように、二つの５０ｎｍのギャップを有する１００ｎｍ幅のワイヤ及び接触領域を構成するＳＥＴ構造を形成している。
【０１１９】
図２１（ａ）から（ｄ）は、それぞれ９０，５０，２８，及び６ｎｍの幅のワイヤ２１０，２１１，２１２及び２１３を示す。ミクロンサイズの接続領域、２１４，２１５などが形成されている。
【０１２０】
図２１（ｅ）及び（ｆ）は、接続領域２１９，２２０の間の中の、２１６及び２１７などの線及びドットアレイを示す。
【０１２１】
図２２（ａ）は、光学的なリソグラフで形成された大きな接続パッドを示す、完成したＳｉ：Ｐナノスケール装置を示す。接続パッドは、ＥＢＬで中央に形成された４つの抵抗端子及び３つの金属ゲートに接続されている。
【０１２２】
図２２（ｂ）は、２５ｎｍエピタキシャルシリコンによりカプセル化された、完成したＳｉ：Ｐナノスケール装置の図２２（ａ）の中央領域の高拡大ＳＥＭイメージである。イメージは、十分な４つの終端測定用の、４つの金属接触線２２０，２２１，２２２及び２２３を示している。また、埋め込まれたナノ構造に接続される３つの金属表面ゲート２２４，２２５及び２２６も示されている。これらのゲートは、接触線及びシリコン表面から、ＰＥＣＶＤを用いて成長させた、２０ｎｍの薄いＳｉＯ２により離れている。
【０１２３】
図２２（ｃ）は、金属接続層の模式図であり、図２２（ｄ）は、金属接続部、ＳＴＭ組立ナノ構造物、抵抗性接続部及び表面金属ゲートを有する、埋め込まれたナノ構造物の模式図である。図２２（ｅ）は、図２２（ａ）及び図２２（ｂ）の中間の大きさを有する、埋め込まれたナノ構造物に接触するゲート電極及びオーム接続のＳＥＭイメージである。図２２（ｆ）は、リソグラフにより構築された水素で終端されたＳｉ（１００）表面のＳＴＭイメージであり、１００ｎｍ幅で５０ｎｍの長さのギャップを有する、６００ｎｍのアイランドが形成されたワイヤを示す。
【０１２４】
最後に、ここに示された組立法が、他のシリコンを基本にした量子コンピュータアーキテクチャにも適用することが出来ることを認識することが重要である。
【０１２５】
当業者であるならば、多様な変形及び変化が、特定の実施例で示された本発明に、広く述べられた発明の範囲及び精神から離れることなく、成され得ることは理解されるべきである。本実施例は、従って、あらゆる点において、例示的なものであり、限定的なものではないものと考慮されるべきである。
【図面の簡単な説明】
【０１２６】
図１Ａ（ａ）-（ｅ）及び図１Ｂ（ｆ）-（ｋ）は、キュービット量子コンピュータの形成に至るまでの、シリコン表面上で、原子及びナノスケール構造をＳＴＭパターニングする一連の１１ステップの図である。
図２（ａ）-（ｄ）は、それぞれ相違する温度及び相違する時間だけアニールした後の、水素終端表面における、充満状態の一連のＳＴＭ画像である。
図３（ａ）-（ｃ）は、表面の一連のＳＴＭ画像であり、それぞれ（ａ）は、付着したホスフィン、（ｂ）は、３５０°Ｃで１０秒間アニールした後、（ｃ）は、詳細を示している。
図４は、一連の、充満状態のＳＴＭ画像であり、それぞれ、（ａ）は、モノハイドライドの終端Ｓｉ（００１）表面、（ｂ）は３７４°Ｃ、（ｃ）は４２６°Ｃ、（ｄ）は４７０°Ｃ、（ｅ）は５２９°Ｃ、（ｆ）は５８１°Ｃで１０秒間アニールした後の表面を示している。画像条件はそれぞれ、（ａ）は−１．６Ｖ、０．１５ｎＡ、（ｂ）は−１．２Ｖ、０．１５ｎＡ、（ｃ）は−１．６Ｖ、０．１５ｎＡ、（ｄ）は−１．２Ｖ、０．１４ｎＡ、（ｅ）は−１Ｖ、０．１５ｎＡ、（ｆ）は−１Ｖ、０．１４ｎＡである。
図５（ａ）は、＋４Ｖ、電流３ｎＡまでＳＴＭチップにバイアスをかけることにより、水素を脱着したモノハイドライド終端Ｓｉ（００１）表面の２００ｎｍ×２５ｎｍ領域のＳＴＭ画像である。（ｂ）は３５０°Ｃでホスフィンを添加し、Ｐを導入した後、（ｃ）は、４７０°Ｃアニールにより、燐のナノ構造領域には損傷がないまま、表面の水素が全て除去された状態を示している。
図６は、ＳＴＭチップを用いて脱着した後の、水素終端表面を示すＳＴＭ画像である。
図７（ａ）は、ＳＴＭリソグラフィを使って、水素終端表面に露出した２つのダングリングボンドを示すＳＴＭ画像であり、（ｂ）は、ホスフィンを添加し、アニールすると共に、ＳＴＭチップを使って水素レジストを除去した後の同一の表面を示すＳＴＭ画像である。
図８（ａ）、（ｅ）は、Ｓｉ過成長後の、Ｓｉ（００１）表面を示す一連の充満状態のＳＴＭ画像、及び２５５°Ｃ（左側）及びＲＴ（室温）（右側）で５ＭＬ  Ｓｉ成長させた２つの実験から、それぞれ異なる温度（ｂ）―（ｄ）、（ｆ）―（ｈ）でアニールした時のＳＴＭ画像である。それぞれのＳＴＭ画像の画像サイズは、５０×２５ｎｍ２である。
図９は、それぞれＲＴ（室温）及び２５５°Ｃで５ＭＬのＳｉをカプセル化した後の、Ｓｉ（００１）表面におけるＰ原子の相対密度及び、種々のアニール工程を示すグラフである。ＳＴＭ画像から、最初の被覆に対する密度を測定した。線は、変化を追うために付した。
図１０（ａ）―（ｄ）は、ホスフィンでシリコン表面を飽和させ、その後アニールし、Ｓｉ成長によりこれをカプセル化して、燐δドーピング層をシリコン内に形成する過程を示す、一連の図及びＳＴＭ画像である。
図１１（ａ）は、燐δドーピングシリコン試料の概略図であり、（ｂ）は、ホール効果装置に使用するホールバー構造を示す光学顕微鏡写真であり、（ｃ）は、ホール効果装置の結果であり、図１１（ｄ）は、標準化した磁気抵抗を示し、（ｅ）は、Ｓｉの標準化磁場の機能としての電気伝導率（測定データ及びフィット曲線）、即ち、ＲＴ（室温）、２５０°Ｃ、４００°Ｃでカプセル化した試料のＰδドーピング層を示している。
図１２は、ＡＴＯＭＩＫＡシステムで、５．５ｋｅＶ  Ｃｓ＋一次イオンエネルギを用いて、ＳＩＭＳで決定された、それぞれＲＴ（室温）、２５０°Ｃ、４００°Ｃ及び６００°Ｃで成長したＰドーピング試料の質量３１深さを示すグラフである。挿入した図は、高質量分解能ＣＡＭＥＣＡ  ＳＩＭＳ測定を示している。
図１３（ａ）―（ｆ）は、原子及びナノスケール装置の製造に至るまでの主要な工程を説明する概略図である。
図１４（ａ）―（ｄ）は、処理の各種段階でＳｉ（００１）表面にエッチングした１セットの登録マーカを示す、一連のＳＥＭ画像である。
図１５（ａ）は、ＳＴＭ画像、図１５（ｂ）は、概略図、図１５（ｃ）、（ｄ）は、光学顕微鏡画像であり、これらすべて、４×４μｍ２の燐が添加された２Ｄ装置の製造工程を示している。
図１６（ａ）は、４Ｋの試料温度において測定された、約２５ｎｍのエピタキシャル成長シリコンでカプセル化された、４×４μｍ２燐添加２Ｄ装置の磁場とホール抵抗の関係を示すグラフである。図１６（ｂ）は、この試料の磁場とシート抵抗の関係を示すグラフである。
図１７（ａ）は、異なる温度及びワイヤによる、４×４μｍ２角形装置の磁気抵抗のグラフである。図１７（ｂ）、（ｃ）、（ｄ）は、異なるワイヤの磁気抵抗を示すグラフである。破線は、２Ｄ弱局在理論により予測される磁気抵抗を示している。挿入図は、装置の概略及びワイヤ幾何を示している。
図１８は、１ｘ１ｃｍ２のシリコンチップ上でのＳＴＭ−ＳＥＭ装置の原子解像能力を示すＳＴＭ画像である。
図１９（ａ）―（ｅ）は、光学リソグラフィにより作る登録マーカを使用する、最終装置からＳＴＭリソグラフィ工程までの、登録工程を示す、一連の光学顕微鏡、ＳＥＭ、ＳＴＭ画像である。
図２０（ａ）―（ｇ）は、ラージスケールの登録マーカからＳＴＭリソグラフィ工程までの、登録工程を示す、一連のＳＥＭ及びＳＴＭ画像である。
図２１（ａ）―（ｆ）は、各種の装置構造を示す、ナノ構造化した水素終端Ｓｉ（１００）表面の一連のＳＴＭ画像である。
図２２（ａ）は、完成したＳｉ：Ｐナノスケール装置のＳＲＥＭ画像であり、図２２（ｂ）は、その拡大図。図２２（ｃ）は、金属接触線の概略図である。図２２（ｄ）は、埋め込まれたナノ構造の概略図である。図２２（ｅ）は、図２２（ａ）及び図２２（ｂ）の中間の大きさを有する、ＳＥＭ画像である。図２２（ｆ）は、Ｓｉ（００１）表面のＳＴＭ画像である。
【図１ａ】
2007534144.tif 000005
【図１ｂ】
2007534144.tif 000006
【図２】
2007534144.tif 000007
【図３】
2007534144.tif 000008
【図４】
2007534144.tif 000009
【図５】
2007534144.tif 000010
【図６】
2007534144.tif 000011
【図７】
2007534144.tif 000012
【図８】
2007534144.tif 000013
【図９】
2007534144.tif 000014
【図１０ａ】
2007534144.tif 000015
【図１０ｂ】
2007534144.tif 000016
【図１０ｃ】
2007534144.tif 000017
【図１０ｄ】
2007534144.tif 000018
【図１１ａ】
2007534144.tif 000019
【図１１ｂ】
2007534144.tif 000020
【図１１ｃ】
2007534144.tif 000021
【図１１ｄ】
2007534144.tif 000022
【図１１ｅ】
2007534144.tif 000023
【図１２】
2007534144.tif 000024
【図１３ａ−ｃ】
2007534144.tif 000025
【図１３ｄ−ｆ】
2007534144.tif 000026
【図１４】
2007534144.tif 000027
【図１５ａ】
2007534144.tif 000028
【図１５ｂ】
2007534144.tif 000029
【図１５ｃ−ｄ】
2007534144.tif 000030
【図１６ａ】
2007534144.tif 000031
【図１６ｂ】
2007534144.tif 000032
【図１７ａ−ｂ】
2007534144.tif 000033
【図１７ｃ−ｄ】
2007534144.tif 000034
【図１８】
2007534144.tif 000035
【図１９】
2007534144.tif 000036
【図２０】
2007534144.tif 000037
【図２１】
2007534144.tif 000038
【図２２ａ】
2007534144.tif 000039
【図２２ｂ】
2007534144.tif 000040
【図２２ｃ−ｆ】
2007534144.tif 000041
【手続補正書】
【提出日】平成17年3月16日(2005.3.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ナノスケール又は原子スケールの装置を製作する方法であり、該方法は、
走査型トンネル顕微鏡（ＳＴＭ）、走査電子顕微鏡（ＳＥＭ）又は光学顕微鏡で見ることの出来る、一つ以上の登録マーカを（清浄な）シリコン表面上又は表面内に形成するステップ、
ＳＥＭ又は光学顕微鏡を用いて、少なくとも一つの登録マーカと該登録マーカの付近の走査型トンネル顕微鏡（ＳＴＭ）のチップのイメージを生成するステップ、
該イメージを使用して、前記ＳＴＭチップを前記登録マーカに対してナノメータ又はミクロンの分解能で相対的に位置決め、再位置決めして、前記シリコン表面上に装置構造の能動的な領域をパターニングするステップ、
該装置を形成し、該装置をシリコンで、一つ以上の登録マーカが、ＳＥＭ又は光学顕微鏡でシリコン表面上で見ることが出来るように、カプセル化するステップ、
前記シリコン表面上に金属層を、光学又は電子ビームリソグラフを用いて配置し、一つ以上の抵抗又はゲート電極、又は両方を、それぞれの登録マーカに対して位置決めされた一つ以上の場所に形成するステップ、
から構成される。
【請求項２】
シリコン表面が、σ結合したシリコン２量体を有する２ｘ１単位セル表面構造を有するシリコン（１００）結晶面である、請求項１記載の方法。
【請求項３】
前記シリコン表面は、１ｃｍ２までの大きさである、請求項１又は２記載の方法。
【請求項４】
前記登録マーカは、光学又は電子ビームリソグラフィ（ＥＢＬ）により、規定される、請求項１乃至３の内、何れか１項記載の方法。
【請求項５】
前記登録マーカは、前記シリコン表面の収束されたイオンビーム（ＦＩＢ）ミーリング、又はエッチングを用いて生成される、請求項１乃至４の内、何れか１項記載の方法。
【請求項６】
前記登録マーカは、ウエットケミカルエッチング又は反応性イオンエッチング（ＲＩＥ）を用いて生成される、請求項１乃至４の内、何れか１項記載の方法。
【請求項７】
前記登録マーカは、金属を前記シリコン表面上に配置することにより生成される、請求項１乃至４の内、何れか１項記載の方法。
【請求項８】
前記登録マーカは、数ｎｍから数ミクロンの間の大きさである、請求項１乃至７の内、何れか１項記載の方法。
【請求項９】
異なる大きさとパターンの一連の登録マーカが、前記ナノスケール装置のために選択された場所の周囲に、ターゲットを形成する形で生成される、請求項１乃至８の内、何れか１項記載の方法。
【請求項１０】
最も小さな前記マーカは、直径が数十〜数百ナノメータの範囲である、請求項９項記載の方法。
【請求項１１】
前記登録マーカは、深さが数十〜数百ナノメータで形成される、請求項１乃至１０の内、何れか１項記載の方法。
【請求項１２】
マーカを生成した後に、ＳＴＭ真空装置にロードする前に、前記シリコン表面を綺麗にして、全ての痕跡及び有機レジストを除去する、請求項１乃至１１の内、何れか１項記載の方法。
【請求項１３】
レーザ干渉計のステージが、ＳＴＭをミリメータの距離上をナノメータの分解能で再配置する際の助けとして使用される、請求項１乃至１３の内、何れか１項記載の方法。
【請求項１４】
シリコン表面の水素の単一層から原子を選択的に除去することで、前記装置構造をパターニングする、請求項１乃至１４の内、何れか１項記載の方法。
【請求項１５】
前記露出されたシリコンを引き続き、不純物原子を含んだガス分子又は分子に晒して、不純物を添加する、請求項１４記載の方法。
【請求項１６】
不純物原子を、シリコン表面を約３００°Ｃから約６５０°Ｃの間でアニーリングすることにより活性化し、前記シリコン内に電子的にアクティブな不純物電子を導入する、請求項１５記載の方法。
【請求項１７】
前記水素の単一層は、〜４７０°Ｃ±３０°Ｃで、１０秒以下のアニーリングにより、除去される、請求項１６記載の方法。
【請求項１８】
アニーリングは、５３０°Ｃで、約５秒間行われる、請求項１５記載の方法。
【請求項１９】
水素の単一層は、ＳＴＭチップを用いて、除去される、請求項１６記載の方法。
【請求項２０】
水素の単一層は、ＳＥＭを用いて、除去される、請求項１６記載の方法。
【請求項２１】
カプセル化される層は、０°Ｃ〜４００°Ｃの間でエピタキシャル成長される、請求項１乃至２０の内、何れか１項記載の方法。
【請求項２２】
カプセル化される層は、０°Ｃ〜２５０°Ｃの間で成長される、請求項２１記載の方法。
【請求項２３】
カプセル化される層は、室温で成長される、請求項２２記載の方法。
【請求項２４】
カプセル化される層は、５から数百ｎｍの厚さの間である、請求項１乃至２３の内、何れか１項記載の方法。
【請求項２５】
更に、前記表面を熱的にアニールして、その表面を原子的に滑らかにするステップを有する、請求項１乃至２４の内、何れか１項記載の方法。
【請求項２６】
更に、パターンニングされた装置構造の平面内または、その近傍に、高度に不純物が添加されたゲート領域を形成する、ステップを有する、請求項１乃至２５の内、何れか１項記載の方法。
【請求項２７】
それぞれが高度に不純物が添加された領域の上に位置決めされた場所で、前記シリコン表面上に金属層を配置し、アニーリングして、該金属を前記高度に不純物が添加された領域に拡散させる、ステップを有する、請求項２６記載の方法。
【請求項２８】
アニーリングは、重大な不純物の拡散が生じないように、十分に低い温度で行うように管理される、請求項２７記載の方法。
【請求項２９】
更に、パターニングされた装置構造の層へ前記表面から伸延する、不純物が添加された領域を生成するために、不純物を植え付けるステップを有する、請求項１乃至２５の内、何れか１項記載の方法。
【請求項３０】
更に、前記装置構造の第１層のパターニングし、次いで、前記装置の層を形成し、そしてシリコン原子の一つ以上の層を過成長させ、新たな表面に前記装置構造の他の層をパターニングすることで、３次元の装置を形成するステップを有する、請求項１乃至２９の内、何れか１項記載の方法。
【請求項３１】
前記装置の電気的な動作を測定するステップを有する、請求項１乃至３０の内、何れか１項記載の方法。
【請求項３２】
先行する請求項の内の一つに基づいて製作された、ナノスケール又は、原子スケールの装置。
【請求項３３】
シリコン表面内に導入された不純物の原子は、埋め込まれたキュービットサイト及び、それぞれのキュービットサイトに隣接する高度に不純物添加されたゲート領域を、形成しており、これにより、ある領域は前記キュービットの制御ゲートとして運転することが出来、他の領域は前記キュービットを読み出す結合電極として運転することが出来、前記シリコン表面上の電極は、それぞれの高度に不純物が添加された領域上に位置決めされている、請求項３２記載の装置。
【国際調査報告】
2007534144.tif 000042
2007534144.tif 000043
2007534144.tif 000044