(57)【要約】モジュール式試験機アーキテクチャ（100）により、エンド・ユーザがスキャン・チェーン・モジュールおよびクロック・ドライバ・モジュールを組み合わせることができる。各モジュールは、同期バス（118）を介して相互接続され、それによって試験モジュール同士が互いに同期するのが可能であり、したがって、各モジュールは、試験全体におけるそのモジュールの部分を、他のモジュールによって行われる試験に対して適切な時間に実行することができる。このモジュールには、BISTドライバ・モジュール、データ取得モジュール（208）、ネットワーク化インターフェース・モジュール（202）、コントローラ・モジュール（204）、電流測定モジュール（210）、およびDCパラメトリクス・モジュールを含めることができる。2007502434.tif 000003
2007502434.tif 000002
【特許請求の範囲】
【請求項１】
複数の試験モジュールと、
複数の試験モジュール・ソケットを保持する回路板と、
試験モジュール・ソケット同士を相互接続する同期バスとを含む半導体集積回路を試験するための試験機デバイスであって、
試験モジュールが、ネットワーク・インターフェースと、コントローラと、プログラム記憶装置と、試験メモリと、モジュール固有回路と、それぞれの試験モジュールをそれぞれの試験モジュール・ソケットに接続するためのソケット・コネクタとを含む共通のアーキテクチャを有する、試験機デバイス。
【請求項２】
被試験半導体デバイスのBISTエンジンを実行するようにプログラム可能なBISTドライバ・モジュールを含む、請求項1記載の試験機デバイス。
【請求項３】
被試験半導体デバイスのアナログ部を検証するためにサンプリングされたアナログ・データを取得するように動作可能なデータ取得モジュールを含む、請求項1記載の試験機デバイス。
【請求項４】
被試験半導体デバイスのアナログ・インターフェースに接続されるインターフェースを有するインターフェース・モジュールを含む、請求項1記載の試験機デバイス。
【請求項５】
被試験半導体デバイスの制御インターフェースを駆動する駆動回路を有するコントローラ・モジュールを含む、請求項1記載の試験機デバイス。
【請求項６】
被試験半導体デバイスの零入力電流（quiescent current）測定用モジュールを含む、請求項1記載の試験機デバイス。
【請求項７】
被試験半導体デバイスのDC特性の測定を行うDCパラメトリクス・モジュールを含む、請求項1記載の試験機デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
本発明の実施態様および態様は、以下の状態のうちの1つまたは複数で半導体デバイス（集積回路、すなわちIC）の電気的特性を試験し、妥当性を検証し、測定するのに用いられる機械に関する。
1．デバイスが、依然として、デバイスが組み立てられた半導体ウェハの一部である間。
2．半導体ウェハが分割されて個々のデバイスに分離され、各デバイスが、そのデバイスが最終用途に用いられるパッケージ内に設置された後。
3．デバイスがエンド・ユーザ用途において設置される場所、たとえば、プリント基板上。
【０００２】
関連出願の相互参照
本出願は、2003年5月22日に出願され、参照として本明細書に組み入れられる米国特許仮出願第60/472,979号の恩典を主張する。
【背景技術】
【０００３】
背景
単一の集積回路デバイス上に詰め込むことのできトランジスタの数がますます増加しているため、システム・オン・チップ（「SOC」と呼ばれている）が開発されている。残念なことに、SOCは有用であるが、複雑さが増し続けており、SOCの試験に伴う経費、遅延、および労力も増大している。この状況のために、チップ製造業者などが、SOCおよびその他の集積回路（「IC」と呼ばれている）を、関連する試験コストを高くすることなく試験するための負担も増している。
【０００４】
ウェハ・ソートとは、ウェハ段階でのICの試験を指す。「ウェハ」は、集積回路が通常エッチング・プロセスおよび蒸着プロセスによって作製されたシリコン、シリコンゲルマニウム、ひ化ガリウム、りん化インジウムなどの半導体材料の薄い円板を指す。現在、ウェハは通常、直径が6インチから12インチの間である。
【０００５】
各ウェハは、方形または矩形であることが多く、ウェハの表面上に実装されたいくつかの離散したICを含んでいる。これらのICは、個々のICとして物理的に分割され実装される前のこの時点では「ダイ」と呼ばれる。IC製造業者は、集積回路を、それが依然として物理的にウェハの一部である間に集積回路を試験する。
【０００６】
ダイを試験する場合、ウェハ・プローバと呼ばれる機械が、完成したウェハをプローブ・カードの下方に非常に正確に位置させる。プローブ・カードは、多数のプローブを含み、通常各ダイ上の各パッドごとに1つのプローブを含む。各プローブは、針状であってよく、または膜技術のようなそれぞれの異なる手法を使用してもよい。プローブは、関心対象のすべてのパッドに電気的に接触するように、試験すべき特定のダイ上のパッドに厳密に対応するように物理的に配置しなければならない。ダイは、ICをそのパッケージ内のピンまたはおそらくその他のデバイスに物理的かつ電気的に接続するためのピンを含む。マイクロプロセッサ・ベースのSOCのようなより複雑なICは、このようなデバイスが必要とするピンの数に対応する数十個または場合によっては数百個のパッドを含む。プローブ・カード自体は通常、直径が6"から12"の間の環状のプリント基板である。ウェハ・プローバの制御の下で、ウェハはプローブ・カードに押し付けられ、したがって、ダイのパッドとプローブとの間に電気的な接触が確立される。電力を含む一連の電気信号が、プローブを通していくつかのパッドに送り込まれ、ダイが試験される。結果として得られた電気信号は、他のパッドを通してそれらに対応するプローブに送り込まれ、プローブ・カードに送り返され分析される。このダイの試験が完了すると、ウェハ・プローバは、プローブ・カードと次に試験すべきダイとの間に電気的な接触が確立されるようにウェハを位置させる。
【０００７】
通常、一度に試験されるダイは1つである。ただし、場合によっては、プローブ・カードを複数のカードに接続することができ、したがって、複数のダイを同時に試験することができる。この手法は、安いコストで1枚のカードに取り付けることのできるプローブの数と、プローブ・カードのサイズならびにプローブ・カードを制御するのに用いられる関連する電子機器のサイズおよび重量によって制限される。
【０００８】
現在のICウェハ・ソート試験機では、プローブ・カードが、固定ボード上の特殊コネクタを通して試験ヘッド内のピン電子機器に接続される。固定ボードは、プローブ・カードおよび試験ヘッドに物理的かつ電気的に取り付けられる。一態様では、固定ボード上に位置するかまたは固定ボードに接続され、ポゴ・ピンと呼ばれ、固定ボードをプローブ・カード上のプローブに接続するのに用いられる特殊なコネクタがある。このように、試験機内の試験電子機器は、プローブ・カード上のプローブを通してダイのパッドに接続され、ダイを試験するのに必要な電気的接続を確立する。
【０００９】
機械的な安定性が得られるように、試験ヘッドは、ウェハ・プローバの機械的フレームに取り付けられる。代表的な試験ヘッドは、非常に大きく重いので、通常、釣り合わせ重りを用いて試験ヘッドの操作をより容易にする大きな位置決め装置上に取り付けられる。
【００１０】
従来のICウェハ・ソート試験機は、自動試験装置（「ATE」）とも呼ばれ、大きな試験ヘッドを有する。試験ヘッドのサイズは、代表的な衣服ドライヤのサイズからその数倍であってよいもののサイズまでの範囲である。過去数年間にわたって、試験ヘッド内に試験機全体を有するいくつかの集積回路試験機が導入されている。しかし、このような場合でも、試験ヘッドは非常に大きく、IC工場内のコストのかかるクリーン・ルームにおいて大きな床面積を占有する。
【００１１】
従来の試験機の試験ヘッドは、非常に大きいだけでなく、非常に重く、釣り合わせ重りを用いて必要に応じて試験ヘッドを移動させ位置させるのを可能にする高価な専用位置決め装置を必要とする。
【００１２】
上述のATEを用いた従来のウェハ・ソート手法はいくつかの欠点を有する。
1．現在のATEは、高額な床面積の敷地を占有する（25平方フィート以上であることが多い）。
2．代表的なATE試験ヘッドは非常に大形であり、操作しづらい。
3．試験ヘッドをウェハ・プローバから切り離してスイッチ・プローブ・カードに再接続するプロセスに数分かかることがあり、試験フロアの生産性および歩留まりが低下する。
4．従来の試験ヘッドをATEに取り付けると、操作員はプローブ・カードに直接手を届かせることができなくなる。操作員が問題を調べて補正するのは容易ではない。
5．従来の試験ヘッド（およびATEシステム）は非常に高価であり、試験中のICの生産に関連するコストに影響を与える。
6．大形の試験ヘッドをプローブ・カード上のプローブに接続するには、試験機ピンからデバイス・パッドまでの、数インチの信号長が必要である。この経路の長さのために、試験機とデバイスの出力ピンとの両方が負荷の面で顕著な影響を受け、信号品質が低下する。この負荷のために、試験機には、長い信号経路の負荷効果を解消することのできる高電流ドライバを有する必要も生じる。これによって、電力消費量が増大し、熱の放散が必要になる。
7．ポゴ・ピン接続部は、ポゴ・ピンばねの酸化や破壊などの影響によって故障しがちである。
【００１３】
これらの問題は近年、一般的にはIC、特にSOCの複雑さが増しているためある程度深刻化している。現在の試験方法の問題点と特にSOCの複雑さが増していることのために、試験するパッド、信号、および回路の量を増やした場合、それに応じてより多くの時間、空間、電力、および最終的には費用が必要になる。このような従来のIC試験方法の問題点と複雑さが増し続けるチップとが相まって、IC試験を完全に行うことがより困難になっていると共にそのコストが増大している。これらの問題に対処すると有利である。
【発明の開示】
【００１４】
概要
本明細書で説明する独特の試験機は、従来の試験装置および方法における上述の制限の多くを解消する。上述の試験機は、モジュール式試験機リソース・ユニットがネットワークを介して相互接続されたアーキテクチャを有し、したがって、試験機リソース・ユニットはネットワーク上で連続的にに送信される情報によって制御される。各モジュールは、ネットワークを監視し、かつネットワークにアドレス指定されたデータがいつ到着したかを判定することができる。アドレスが認識されると、リソース・ユニットはデータを受け取り、それに応じて動作する。このアーキテクチャにより、各モジュールをユーザが設置できるという点で試験機の構成および再構成の容易さも提供される。ネットワークは、様々なネットワーク化プロトコルまたはインプリメンテーションのうちのどれでも使用することができる。
【００１５】
モジュール式試験機リソース・ユニットを相互接続するためのシリアル・ネットワークを用いることには、試験機のシステム・アーキテクチャが簡略化され、したがって、従来のATE試験機に典型的なバックプレーン相互接続（同期化問題および相互接続問題の原因となることがある）をシステム・アーキテクチャから除去することができるという利点がある。ネットワークは、命令（たとえば、コマンド・リストおよび命令シーケンシング）、構成データ、ならびに刺激および反応データのような様々な情報を試験機リソース・ユニット・モジュール間で通信する。
【００１６】
試験機のアーキテクチャは、以下に列挙するいくつかの新しい利点をもたらす。
1．製品開発フロー全体にわたって共通の試験方法および装置を使用することができ、したがって、技術開発から最終製品試験まで同じ装置およびソフトウェア上で新しいIC設計を試験することができる。
2．それぞれの異なるDFT対応（DFT-enabled）（DFTは「試験目的の設計（Design-For-Test）」を意味する）設計は、それぞれの異なる数のスキャン・チェーン・ドライバ・ピンおよびクロック・ドメインを必要とする。試験機アーキテクチャのモジュール性によって、エンド・ユーザは、スキャン・チェーン・モジュールおよびクロック・ドライバ・モジュールを組み合わせることができる。
3．アーキテクチャは、BIST（内蔵自己試験（Built-In Self Test））ドライバ・モジュールを含んでいてもよい。これは、DUT（被試験デバイス（Device Under Test））上で様々なBIST（内蔵自己試験）エンジンをサポートするように様々なデバイスについてプログラムされうる。
4．試験機アーキテクチャにおいて汎用データ取得モジュールを設けることができる。これによって、DUTのアナログ部を検証するために、サンプリングされたアナログ・データを取得することができる。
5．802.11g無線ネットワーク化プロトコルのような電流半導体デバイスにおける共通のアナログ・インターフェースに整合する特定のインターフェースを含む追加的なモジュールを含めてもよい。
6．RS-232、IEEE-1149、およびGRIBのようなレガシー制御インターフェースを駆動するコントローラ・モジュールを設けることができる。これによって、電源のような多様な補助試験装置を同じ試験環境から制御することができる。
7．ユーザがDUT上で零入力電流（quiescent current）測定を行うことを可能にする電流測定モジュールを設けることができる。
8．DC特性の測定を可能にするDCパラメトリクス・モジュールを設けることができる。
9．ワーク・ベンチ・ソフトウェア122（たとえば、Teseda Corporationから入手可能なTesedaワークベンチ（Teseda Work Bench）（TWB））が実行されるコンピュータにも接続され、ネットワーク110上で統合されたこれら全てのモジュールをネットワーク化する機構が設けられる。これによって、ワーク・ベンチ・ソフトウェアは、同期方式で記述されるすべてのモジュールを制御することができる。
【００１７】
このシステム・アーキテクチャに基づく様々な試験機は任意に、上述の試験機リソース・ユニット・モジュールのいくつかを省略することができ、かつ上記に概要を示したモジュール以外の追加的なモジュールを含むことができる。
【００１８】
各試験モジュールが、試験全体におけるそのモジュールの部分を、他のモジュールによって実行される試験に対して適切な時間に実行できるように、試験モジュール同士が互いに同期するのを可能にする機構が設けられる。この試験機同期バス118（その適切な例は、Teseda Corporationにより提供されるTeseda同期バス（Teseda Synchronization Bus）仕様に合致する）も図示されている。
【００１９】
本発明の他の特徴および長所は、添付の図面を参照して進められる各態様についての以下の詳細な記述から明らかになると思われる。
【００２０】
詳細な説明
以下の説明は、半導体集積回路を試験する際に用いられる試験機アーキテクチャに関する。試験機は、モジュール式試験機リソース・ユニットが、ネットワークを介して相互に接続され、ネットワーク上でシリアルに送信される情報によって制御されるシステム・アーキテクチャを有する。
【００２１】
用語の概説
以下の用語は、以下では、試験機システム・アーキテクチャの各構成要素について説明する際に使用される。
【００２２】
試験システム・リソース：試験システム「リソース」は、任意の単一の機能回路であっても、あるタスクを実現するように構成された回路の集合であってもよい。「モジュール」と呼ばれる様々な種類のリソースがある。
【００２３】
試験モジュール：試験機器を含み、モジュール・ネットワーク通信インターフェースおよび同期バスによって制御される試験システム・リソース。試験モジュールは、DUTに試験刺激を加え、かつ／またはDUTから反応を収集する、DUTとの1つまたは複数の接続部を有するように構成される。
【００２４】
電力モジュール：モジュール・ネットワーク通信インターフェースおよび同期バスによって制御される試験システム・リソース。電力モジュールは、試験を迅速に行えるようにDUTに電力を供給するように構成される。
【００２５】
システム・モジュール（記憶モジュール、制御モジュール）：やはりモジュール・ネットワークによって制御されるがDUTに接続されていない試験システム・リソース。これには、記憶モジュール、制御モジュールなどを含めてもよい。
【００２６】
モジュール・ネットワーク：システム・リソース同士の間でデータを交換するための通信インターフェース。一態様の代表的な例には、IEEE 1394 Fire Wireなどの高速シリアル通信インターフェースがある。
【００２７】
試験機同期バス（TSB）：複数のモジュールの動作を適切な時間に正確に同期させる高速制御インターフェース。
【００２８】
試験システム：1つまたは複数のDUTに対して順次または並行的に試験を実行するように構成された試験モジュールおよびシステム・モジュールの集合。
【００２９】
試験ヘッド：エンクロージャまたはサブアセンブリ内に取り付けられた試験モジュールおよびシステム・モジュールの集合。
【００３０】
試験システム・コントローラ：試験刺激をDUTに加えることと反応の収集とを制御する装置。この代表的な態様は、Teseda Corporationから市販されているTesedaワークベンチ（TWB）などの試験アプリケーション・ソフトウェアを実行するコンピュータ・ワークステーションである。しかし、他の態様も可能である。
【００３１】
試験ヘッド・コントローラ：モジュール・ネットワークおよび試験ヘッド内のモジュール用のローカル・コントローラとして働く制御モジュールの例。
【００３２】
試験機システム・アーキテクチャ
試験機の一態様が図1に示されている。図示の試験機態様は、DFT試験機設定100の関連部分と、半導体ウェハ102と、DFTプローブ・カード104と、試験モジュール・ソケット106と、ソケット内に設置された試験モジュール108と、すべてのモジュールを接続するネットワーク110と、やはりネットワークに接続されたコンピュータ112とを含んでいる。コンピュータ112は、このネットワーク112を用いて、試験データによって試験モジュール108を初期設定し、試験の終了時に試験結果を抽出し、さらに、試験の実行時に制御コマンドを供給する。しかし、あるいはまたはさらに、ネットワーク110を他の目的に使用してよい。
【００３３】
図1に示されているネットワーク110は、FireWire（IEEE-1394）などの有線網であるが、USBのような他の有線ネットワーク化技術や、IEEE 802.11bなどの無線ネットワーク化技術を使用してよい。
【００３４】
図1は、4つのソケット（および4つのモジュール）を含む試験機の設定を示しているが、他の態様は、このように設置された任意の数のモジュールを含んでいてもよい。設置することが可能な（ソケット内の）モジュールの数は、この装置のユーザによって決定されるプローブ・カードのサイズによってのみ制限される。
【００３５】
プローブ・カード104は環状であり、試験プローブ114が、中央アパーチャ116を通って延びて、試験すべきウェハ102上に組み立てられた1つまたは複数のICダイ120に電気的に接触するのを可能にする中央アパーチャ116を有している。
【００３６】
他の態様によれば、試験プローブ114は、中央アパーチャ116を通って延びないように取り付けられる。この態様では、プローブ・カード104は、中央アパーチャ116のない円板であり、プローブ114は、試験すべきウェハ102の最も近くに位置させられる円板の面上に取り付けられている。他の態様では、試験プローブ114は、プローブ・カード104に接続されたソケットで置き換えられる。実装されたダイが実装後に試験のためにこのソケットに挿入される。他の態様は、これらのプローブ構成の様々な組合せを含む。
【００３７】
試験を実行する際、プローブ・カード104は、プローブ114が、ウェハ102上に組み立てられた1つまたは複数のICダイ120上のパッドに接触するように、半導体ウェハ102に隣接して位置させられる。これらのパッドは、ダイ上の任意の場所に配置してよい。電気的な接触が確立された後、TWBソフトウェア122によりコマンドを試験モジュール108に送信することによって試験が開始される。これらのコマンドの指示の下で、各モジュールは、プローブ114が電気的に接触しているダイ120への適切な試験刺激（モジュール内に記憶される）を生成する。モジュール108の組合せによって生成されるこれらの試験刺激は、（たとえば、Teseda Corporationから得られるTeseda同期バス仕様に合致する）同期プロトコルおよび物理バス仕様である試験機同期バス（TSB）118を用いることによって同期がとられる。ダイの出力は、調べられ、試験モジュールに記憶されている期待値と比較され、差が示され、後でTWB 122が調べて評価することできるように記憶される。
【００３８】
この試験を迅速に行うには、以下の種類のモジュール108が考えられる。
1．スキャン・チェーン・データ・ドライバ・モジュール − スキャン・チェーン・データをDFT対応DUT内に導き、試験の終了時に出力を記録する。
2．クロック・ドライバ・モジュール − クロック信号およびスキャン対応信号をDUT内に導く。
3．コマンド／制御モジュール − TWB 122がRS-232、GRIBなどのレガシー・インターフェース上で電源などの補助装置を制御するのを可能にする。他の態様では、これらのモジュールは、補助装置への接続が簡単になるようにプローブ・カード104以外の物理的位置に取り付けられ、そこで電力の供給を受けることができる。試験機の他の態様では、コマンド／制御モジュールの他の組合せを含めてもよい。
4．BIST制御・診断モジュール − TWB122が、DUTに組み込まれる内蔵自己試験エンジンを制御しこのエンジンと対話することを可能にする。このBIST制御モジュールは、BIST制御モジュールを再プログラムすることによって様々なBISTエンジンを制御できるようにプログラム可能である。このモジュールは、DUT内のBISTエンジンにおける設計および実施上の欠陥の診断も可能にする。
5．電流測定モジュール − DUTに対して電流測定を実行するのを可能にする。
6．アナログ・データ刺激・取得モジュール − DUTからのアナログ・データ出力のデジタル化および取込みを可能にする。静電圧であるか時変電圧であるかにかかわらずアナログ電圧をDUT内に導くのを可能にする。
7．特定無線周波数標準インターフェース・モジュール − このような各種類のモジュールは、3G無線電話や802.11g無線ネットワーク化標準のような特定の無線周波数標準を満たすように調整される。DUTの構成に応じて、多数の利用可能なモジュールの選択肢から1つまたは複数のそのようなモジュールが選択される。
8．DCパラメトリクス・モジュール − DUTに対するDC特性測定を可能にする。
【００３９】
しかし、このアーキテクチャ内で動作する他の様々なモジュールを含めてもよい。
【００４０】
上述のモジュール108は、一般的なアーキテクチャを有し、一般的な要素に追加される固有の回路によって互いに区別される。モジュール・アーキテクチャのブロック図が図2に示されている。
【００４１】
このモジュールは、ネットワーク・インターフェース202、コントローラ204、コントローラ・プログラム・ストア206、試験メモリ208、Tester Synchronization Bus（TSB）インターフェース214、コネクタ212、およびモジュール固有回路210をから成っている。これらの要素の機能について以下に説明する。
1．ネットワーク・インターフェース（202） − モジュールを、リモート・コンピュータ上に存在するソフトウェアによってモジュールを制御できるように有線ネットワークまたは無線ネットワークに接続する。
2．コントローラ（204） − モジュールの全体的な制御を行い、ネットワーク上の外部オブジェクトとの通信用の通信コンジットとして働く。
3．記憶されているプログラム（206） − モジュールを動作させ制御するプログラムがここに記憶されており、ネットワーク上で更新することができる。
4．試験メモリ（208） − DUT内に導かれる試験データを記憶し、かつ後で評価できるように記録することのできるDUTの出力も記憶するのに用いられる。
5．モジュール固有回路（210） − これは、様々な利用可能なモジュール・タイプについてすでに説明した機能を実施する固有の回路である。
6．コネクタ（212） − モジュールを、それに整合するソケット106が設置されたプローブ・カード104に挿入するのを可能にする。
【００４２】
これらの機能は、図2では別々のブロックとして示されているが、試験機アーキテクチャの他の実施態様では、1つまたは複数のこれらのブロックを組み合わせて単一のブロックを構成することができる。
【００４３】
半導体ウェハ上のダイを試験した後、ウェハは個々のダイに分割される。次に、これらは保護パッケージ内に設置され、ダイ上の電気接続パッドが、（使用されるパッケージの形式に応じて）ピン、パッド、またはバンプなどと様々な名称で呼ぶことのできるパッケージ上の電気接点に接続される。このプロセスが完了した後、再び実装されたダイを試験し、実装プロセスによってダイが破壊されていないことを検証すると共に、（ダイからパッケージへの）追加的な相互接続が正しく、かつパッケージ全体の性能を許容できない程度に低下させていないことを検証する。この試験を容易にするために、前述の試験機アーキテクチャは、半導体ウェハに対するダイ試験時に用いたのと同じモジュールを用いるパラダイムを組み込んでいる。このことは図3に示されている。
【００４４】
図3は、図1のモジュール108と同じモジュールである試験機モジュール306が内部に設置されたモジュール・ソケット304（これらは図1のソケット106と同じソケットである）が取り付けられたプリント基板（PCB）300を示している。モジュール／ソケットの組合せは、ネットワーク310（有線網でも無線網でもよい。ただし、ここでは有線網が示されている）を介してネットワーク化され、（図1の試験機同期バス118と同じ）Tester Synchronization Bus 308にも接続されている。PCBは、実装されたダイが試験時に設置されるDUTソケット300も含んでいる。制御ソフトウェア314を実行するコンピュータ312も、試験プロセスを管理し制御するためにネットワーク310に接続されている。
【００４５】
試験を実行する際、機械的ハンドラは、試験すべき各チップをDUTソケット302に入れる。制御ソフトウェア314は、チップがDUTソケット300に正しく設置されているときにそれを知らされ（検知し）、試験を開始する。試験が完了すると、結果がモジュール306から抽出され、機械的ハンドラは、試験済みのチップを取り外し、他のチップと交換するように指示される。
【００４６】
他の態様では、プリント基板300の、モジュール・ソケット304、モジュール306が取り付けられた側と反対側に、DUTソケット302を取り付け、機械的ハンドラとの一体化を容易にすることができる。ソケットは、試験機アーキテクチャの他の態様では、他の構成で取り付けることができる。
【００４７】
他の態様では、モジュール306は、実装されたデバイスを試験するために既存の実装部品ハンドラに設置されるサブアセンブリに取り付けられる（密閉されるかまたはその他の方法で取り付けられる）。
【００４８】
図4は、図1の試験機システム・アーキテクチャ100の態様に用いられる同期バス118（図1）および308（図3）を示している。TSBの主要な目的は、試験機システム・アーキテクチャ内のすべての試験モジュールに対して同期を維持し、特定のDUTを正確に試験できるようにすることである。
【００４９】
同期バスを用いた場合、試験機システム・アーキテクチャは、移相ロック・クロックを用いて同期をとる。2つのクロック、すなわち、高周波数クロックと低周波数クロックが使用される。システムは、回路の移相ロック性と慎重なPCB信号経路指定とに依存して、所望のクロック・エッジ・アライメントを実現する。
【００５０】
同期バスは、個々のモジュールの基準クロックの同期をとるだけでなく、DUT試験の開始や休止などの信号パルス・イベントのアライメントを保証するか、または試験による故障情報、および試験クロック・サイクル内にモジュールからモジュールに伝える必要のある任意の追加的な独自の情報を取り込むように動作する。このことは、単一バス信号と、基準クロック、フレーム・パルス、およびデータ・バスから成る時分割多重化バスとの組合せを用いることによって行われる。
【００５１】
試験機システム・アーキテクチャの変形態様
上述の試験機システム・アーキテクチャは、試験機システム・リソースの様々な可能な構成を含んでいてもよい。これらの変形態様には、試験システム・コントローラによる、試験システム内の各モジュールの直接制御（図5に示されている試験機システムの第1の変形実施例と同様）、またはローカル試験ヘッドコントローラによるコマンドおよび情報の解釈および再送（図6に示されている試験機システムの第2の変形実施例と同様）が含まれるがこれらに限らない。さらに、上記に説明し図1〜3に示されている態様では、試験機システム・アーキテクチャは、すべてのモジュール式試験機リソース・ユニットが試験ヘッド内のプローブ・カードまたはロード・カード上に位置するように配置されている。試験機システム・アーキテクチャの他のいくつかの変形態様では、いくつかの試験モジュールを試験ヘッドの外部に配置することができる。以下の試験機システムの第1および第2の変形実施例（図5および6）では、いくつかの試験機器モジュールが、DUTプローブ・カードまたはロード・カード上に存在し、モジュール・ネットワーク接続を介して試験システムの制御を受けることができる。
【００５２】
図5は、システム・アーキテクチャの「フラット」変形態様を使用する試験機システム・アーキテクチャ100（図1）の第1の変形実施例500を示している。具体的には、システム・アーキテクチャのこのフラット変形態様では、試験システム・コントローラはシステム内のあらゆるモジュールと直接通信する。さらに、この第1の変形実施例500では、試験ヘッド本体の外部に配置されたモジュールがDUTカードに物理的に接続されている。
【００５３】
図6は、試験機システム・アーキテクチャ100（図1）が階層構造を有する第2の変形実施例600を示している。この場合、試験システム・コントローラは、別々の試験ヘッドに設けられた複数の試験ヘッド・コントローラと通信し、試験システム全体の効率およびスループットを向上させる。試験ヘッド・コントローラ自体がアーキテクチャ100の試験モジュールであってもよい。
【００５４】
図7は、あるDUT制御要件を容易に満たすように、試験機システム・アーキテクチャ100（図1）と一緒に、他の標準的な制御機構（たとえば、「IEEE Std 1149.1-1990 IEEE Standard Test Access Port and Boundary-Scan Architecture」IEEE, 1990に記載されたIEEE 1149.1標準試験アクセス・ポート）を使用する第3の変形実施例700を示している。たとえば、試験機システム・アーキテクチャは、DUTを「試験」状態に切り換え、したがって、DUT上で高速試験インターフェースおよびプロトコルを活動化することができる。このように、試験機アーキテクチャ100は、たとえば、IEEE P1500 Standard For Embedded Core Test of the IEEE P1500 Working Group on a Standard for Embedded Core Test (SECT)、および他のIC試験標準を含む他の標準との適合性を維持することができる。試験機システム・アーキテクチャ100の第3の変形実施例は、DUTの試験を特定の時間や位置に制限しない。たとえば、デバイスは、PCボード内に挿入された後も依然として試験モードにすることができ、そのポートにアクセスすることができる。
【００５５】
図8は、試験システムが、試験スループット時間に及ぼす影響を最小限に抑えつつ実際の試験時に複数のDUTからデータを大量の収集する能力をサポートする試験機システム・アーキテクチャ100の他の変形実施例800を示している。試験機システム・アーキテクチャはこのような用途に限らないが、試験機システム・アーキテクチャのこの変形実施例の代表的な用途は、故障しているすべてのデバイスから詳細な情報を条件付きで収集し、故障の原因の迅速な分析および究明をサポートすることである。これは、「go/no-go」試験向けに最適化された従来のATEシステム・アーキテクチャと異なり、通常、試験実行中に大量の診断データを収集する能力を実現する。変形態様800では、記憶モジュールは最初、診断データを記憶する。記憶モジュールは、試験モジュールに埋め込まれたメモリから、ディスク・ドライブなどの専用記憶装置までの範囲の様々な方法で実施することができる。DUT診断データは、DMAチャネルなどの高速経路を介してログされ、試験スループットに対する影響が最小限に抑えられる。この場合、データを、モジュール・ネットワーク上でより低速にシステム・コントローラにアンロードし、一連のデバイスが試験された後で分析することができる。
【００５６】
本発明の原則を適用できる多くの可能な態様を考慮して、特許請求の範囲およびその均等物の範囲および趣旨内のすべてのこのような態様を本発明として請求する。
【図面の簡単な説明】
【００５７】
【図１】DFT半導体ICの試験機のシステム・アーキテクチャのブロック図である。
【図２】図1の試験機システム・アーキテクチャ内のモジュールのブロック図である。
【図３】図2に示されているモジュールなどのモジュールが取り付けられた図1の試験機システム・アーキテクチャ内の回路板の図である。
【図４】図1の試験機システム・アーキテクチャ内の同期バスのブロック図である。
【図５】図1の試験機システム・アーキテクチャに基づく試験機システムの第1の変形実施例のブロック図である。
【図６】図1の試験機システム・アーキテクチャに基づく試験機システムの第2の変形実施例のブロック図である。
【図７】図1の試験機システム・アーキテクチャに基づく試験機システムの第3の変形実施例のブロック図である。
【図８】図1の試験機システム・アーキテクチャに基づく試験機システムの第4の変形実施例のブロック図である。
【図１】
2007502434.tif 000004
【図２】
2007502434.tif 000005
【図３】
2007502434.tif 000006
【図４】
2007502434.tif 000007
【図５】
2007502434.tif 000008
【図６】
2007502434.tif 000009
【図７】
2007502434.tif 000010
【図８】
2007502434.tif 000011
【手続補正書】
【提出日】平成18年1月24日(2006.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の試験モジュールと、
複数の試験モジュール・ソケットを保持する回路板と、
試験モジュール・ソケット同士を相互接続する同期バスとを含む半導体集積回路を試験するための試験機デバイスであって、
試験モジュールが、共通のアーキテクチャを有し、各モジュールは、モジュール同士の相互作用を可能にするためのネットワーク・インターフェースと、コントローラと、プログラム記憶装置と、試験メモリと、モジュール固有回路と、それぞれの試験モジュールをそれぞれの試験モジュール・ソケットに接続するためのソケット・コネクタとを含む、試験機デバイス。
【請求項２】
被試験半導体デバイスのBISTエンジンを実行するようにプログラム可能なBISTドライバ・モジュールを含む、請求項1記載の試験機デバイス。
【請求項３】
被試験半導体デバイスのアナログ部を検証するためにサンプリングされたアナログ・データを取得するように動作可能なデータ取得モジュールを含む、請求項1記載の試験機デバイス。
【請求項４】
被試験半導体デバイスのアナログ・インターフェースに接続されるインターフェースを有するインターフェース・モジュールを含む、請求項1記載の試験機デバイス。
【請求項５】
被試験半導体デバイスの制御インターフェースを駆動する駆動回路を有するコントローラ・モジュールを含む、請求項1記載の試験機デバイス。
【請求項６】
被試験半導体デバイスの零入力電流（quiescent current）測定用モジュールを含む、請求項1記載の試験機デバイス。
【請求項７】
被試験半導体デバイスのDC特性の測定を行うDCパラメトリクス・モジュールを含む、請求項1記載の試験機デバイス。
【国際調査報告】
2007502434.tif 000012