(57)【要約】本発明の態様は、センサアレイと一体化したカラーフィルター及びその作製方法を提供する。センサアレイをカラーフィルターと一体化することにより、ディスプレイの全体コストを低減することができる。さらに、一体化することにより、データ入力のためのタッチスクリーンとしてセンサアレイを用いることができる。さらなる利点として、一体化により、カラーフィルターを光シールドとして用いることができるので、センサアレイ用の光シールドを別に設ける必要性が減少する。
2007532956.tif 000002
【特許請求の範囲】
【請求項１】
基体上に形成されかつグループ群で構成され、グループ内の各カラーエレメントが異なる色に対応する多数のカラーフィルターエレメントと、
上記カラーフィルターエレメントに対して位置合わせされ、上記基体上に形成された第１のセンサアレイとを有する、ディスプレイ用のカラーフィルター。
【請求項２】
上記センサアレイの各センサがＴＦＴを含む請求項１記載のカラーフィルター。
【請求項３】
さらに、上記フィルターエレメントを覆う第１の透明層を有する請求項１記載のカラーフィルター。
【請求項４】
上記第１のセンサアレイが、上記第１の透明層の上に形成されている請求項３記載のカラーフィルター。
【請求項５】
さらに、第１の透明層の上に形成され、センサの各行と接触する第１の導電ライン群を有する請求項４記載のカラーフィルター。
【請求項６】
さらに、第１の透明層の上に形成され、センサの各行と接触する第２の導電ライン群を有する請求項５記載のカラーフィルター。
【請求項７】
さらに、センサの各列と接触する第２の導電ライン群を有し、該第２の導電ライン群は第２の透明層により第１の導電ライン群から分離されている請求項４記載のカラーフィルター。
【請求項８】
各センサが、ディスプレイのサブ画素とカラーエレメントとに対応する請求項１記載のカラーフィルター。
【請求項９】
さらに、第１のセンサアレイの上に形成され、第１のセンサアレイに対し位置合わせされた第２のセンサアレイを有する請求項１記載のカラーフィルター。
【請求項１０】
第２のセンサアレイが、第１のセンサアレイを相互に接続する導電ラインに対し直交して延びる導電ラインにより相互に接続されている請求項９記載のカラーフィルター。
【請求項１１】
上記基体が、ガラス、石英又はプラスチックである請求項１記載のカラーフィルター。
【請求項１２】
上記センサアレイが光反応性材料を含む請求項１記載のカラーフィルター。
【請求項１３】
上記光反応性材料が、アモルファスシリコン、ポリシリコン又はセレン化カドミウムである請求項１２記載のカラーフィルター。
【請求項１４】
上記センサアレイが、光反応性レジスタ、光反応性ダイオード又は光反応性トランジスタからなる請求項１記載のカラーフィルター。
【請求項１５】
上記センサアレイの各センサが、分離トランジスタを有する請求項１記載のカラーフィルター。
【請求項１６】
上記分離トランジスタが、アモルファスシリコン、ポリシリコン又はセレン化カドミウムからなる請求項１３記載のカラーフィルター。
【請求項１７】
透明基体上に多数のカラーフィルターエレメントを形成し、
該多数のカラーフィルターエレメントを第１の透明材料層で被覆し、
該第１の透明材料層上に第１のセンサアレイを形成し、そして、
該第１の透明材料層上に、それぞれがセンサ行に接続する第１の導電ライン群を形成する、センサアレイと一体化したカラーフィルターの作製方法。
【請求項１８】
第１の透明材料層上に、それぞれがセンサ行に接続する第２の導電ライン群を形成する請求項１７記載の方法。
【請求項１９】
上記の多数のセンサと第１の透明材料層を、第２の透明材料層で被覆する請求項１７記載の方法。
【請求項２０】
上記第２の透明材料層の中に、センサに位置合わせされたコンタクトを形成する請求項１９記載の方法。
【請求項２１】
上記第２の透明材料層上に、上記第１の導電ライン群に対し直交する方向に延びかつ上記コンタクトに対し位置合わせされた第２の導電ライン群を形成する請求項１９記載の方法。
【請求項２２】
上記第２の透明材料層上に、それぞれがセンサに結合した多数のＴＦＴのゲートを形成する請求項１９記載の方法。
【請求項２３】
上記第２の透明材料層上に、第２のセンサアレイを形成し、そして、
上記第２の透明材料層上に、それぞれが上記第２のセンサアレイのセンサ列に接続された第２の導電ライン群を形成し、該第２の導電ライン群が第１の導電ライン群に直交して延びる請求項１９記載の方法。
【請求項２４】
グループ群で構成されかつ第１の基体上に形成された多数のサブ画素を有し、グループ内の各サブ画素が異なる色に対応する、ディスプレイ部と、
グループ群で構成されかつ第２の基体上に形成された多数のカラーフィルターエレメントを有し、カラーフィルターエレメントの各グループがディスプレイ部のサブ画素の各グループに対応し、グループ内の各カラーエレメントが異なる色に対応する、フィルター部と、
上記第２の基体上に形成され、多数のサブ画素と多数のカラーフィルターエレメントに対し位置合わせされたセンサアレイとを有し、
各センサが、各サブ画素から受けた放射光強度に依存する関連する電気的パラメータを有し、それにより、受けた放射光強度に応じて電気的フィードバックパラメータ又は信号を用いて各サブ画素の輝度を制御する、ディスプレイ。
【請求項２５】
上記カラーフィルター部が、さらに、第２の基体上に形成されカラーフィルターエレメントを覆う第１の透明層を有し、上記センサアレイが第１の透明層の上に形成されている請求項２４記載のディスプレイ。
【請求項２６】
上記カラーフィルター部が、さらに、第１の透明層の上に形成されかつ各センサ行と接触する第１の導電ライン群を有する請求項２５記載のディスプレイ。
【請求項２７】
上記カラーフィルター部が、さらに、各センサ列と接触する第２の導電ライン群を有し、該第２の導電ライン群が、第２の透明層により第１の導電ライン群から分離されている請求項２６記載のディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００４年４月６日に出願された、「フラットパネルディスプレイ用カラーフィルターと一体化した光学センサシステム」と題する米国仮出願第６０／５５９，７２９号に基づく優先権を主張するものであり、そのすべての開示内容は出典明示により本明細書の一部となる。
【０００２】
本願は、２００５年４月６日に出願された「アクティブマトリックス型放射ディスプレイ用低出力回路及びその作動方法」と題する、本発明の譲受人に譲渡された米国特許出願代理人事件番号第１８６３５０／ＵＳ／２／ＲＭＡ／ＪＪＺ（４７４１２５−３７）、２００４年６月１７日に出願された「アクティブマトリックス型ディスプレイの制御方法及び装置」と題する、本発明の譲受人に譲渡された米国特許出願第１０／８７２，３４４号、そして２００４年５月６日に出願された「画素放射の制御方法及び装置」と題する、本発明の譲受人に譲渡された米国特許出願第１０／８４１，１９８号に関係するものであり、これらは出典明示により本明細書の一部となる。
【０００３】
本発明は、フラットパネルディスプレイに関し、さらに詳しくはフラットパネルディスプレイ用のセンサアレイを一体化したカラーフィルターに関する。
【背景技術】
【０００４】
液晶ディスプレイ（ＬＣＤ）は、時計からコンピュータ、プロジェクションテレビとほとんどすべてのタイプのデジタルデバイスに用いられあるいは接続されている。ＬＣＤは、通常、それぞれが液晶セル（ＬＣＣ）を有する多数の画素を有している。ＬＣＤ中の映像は、電場をかけてディスプレイ中の各ＬＣＣの化学的特性を変化させ、ＬＣＣの光透過性又は光吸収特性を変化させることにより形成され、ＬＣＣはコントローラの指示によりバックライトにより作製された映像を変化させる。最終的な出力はカラーであるが、ＬＣＣ自身は単色である。カラーはフィルタープロセスにより付加される。現在のラップトップ型コンピュータのディスプレイは、解像度８００×６００で、同時に１６，５２１，２１６の色を作製することができる。同時カラー数又は解像度は、ディスプレイにより異なる。
【０００５】
代表的なＬＣＤでは、光源からの光線は偏光板を通過するが、偏光板が光を偏向させることによりＬＣＣマトリックスで光を制御することができる。偏向された光はＬＣＣマトリックスと第２の偏向板（アナライザーとよく呼ばれる）を通過し、ＬＣＣマトリックス中の各画素は光を透過させ、光をブロックし、又は光の明るさをある程度まで減少させるシャッターとして働く。カラーディスプレイでは、ＬＣＣマトリックス中の各画素は、複数の、例えば３個のサブ画素を有しており、そのサブ画素は、カラーフィルターを用いることにより加法混色の原理に基づき明色を作製すべく動作する。光はＬＣＣマトリックスを通過すると、例えば色素ガラスから成る１個のカラーフィルター又はカラーフィルター群を通過する。代表的な赤−緑−青（ＲＧＢ）ディスプレイでは、カラーフィルターは上ガラスと一体化され、微細に着色されて各画素中の３個のサブ画素のそれぞれの上に赤、緑、そして青のフィルターエレメントを提供する。各カラーエレメントは、そのカラーエレメントの波長域以外のすべての波長の光をブロックする。カラーフィルターエレメント間の領域は、コントラストを向上させるため、黒に塗られている。画素と結合したこれらカラーフィルターエレメントを通過する強度の異なる種々の光を組み合わせることにより、ほとんどの可視スペクトル光を作製することができる。
【０００６】
カラーフィルターは、多年に亘り、アクティブマトリックス型の液晶ディスプレイ（ＡＭＬＣＤ）に使用されている。ＡＭＬＣＤでは、各ＬＣＣは、専用のトランジスタ又はダイオードにより別々に刺激を受ける。既存のＡＭＬＣＤ技術には、薄膜トランジスタ（ＴＦＴ）や金属−絶縁体−金属（ＭＩＭ）が含まれる。カラーフィルターは、比較的新しい有機発光ダイオード（ＯＬＥＤ）ディスプレイにも使用されている。例えば、イマジン（eMagin）社（ニュージャージー州ホープウェルジャンクション）は、特別のＯＬＥＤと、特別の赤、緑、青の原色用のカラーフィルターのセットを用いて、フルカラーＯＬＥＤを開発した。
【発明の開示】
【０００７】
いくつかのディスプレイでは、例えば上記の関連出願に記載されたディスプレイでは、画素の輝度をより良好に制御し、画質を向上させ、電力消費を減らし、ディスプレイ寿命を延ばし、そして製造コストを低減するために多数のセンサが用いられている。各センサは、ディスプレイ中の各画素又はサブ画素と結合しており、画素又はサブ画素からの光の一部を受光できるように配置されている。各センサは、各画素からの放射光の強度の影響を受ける関連する電気的パラメータを有しており、それにより、放射光の受光強度に依存する電気的フィードバックを用いて結合した画素の輝度を制御することができる。ディスプレイ用のセンサは、ディスプレイの画素に対し位置合わせされたセンサアレイの中に配置されている。
【０００８】
本発明の態様は、センサアレイと一体化されたカラーフィルター及びその作製方法を提供する。センサアレイをカラーフィルターと一体化することにより、ディスプレイ全体のコストをさらに低減することができる。さらに、一体化するとセンサアレイをデータ入力用のタッチスクリーンのように使用することができる。一般的に、タッチスクリーンを付設すると、ディスプレイのコストが２倍になる。しかし、仮にタッチできるという特徴をカラーフィルターに付与できれば、顕著なコストの節約が可能となる。さらなる利点として、一体化によりカラーフィルターを光シールドとして用いることができるので、センサアレイ用の光シールドを別に設ける必要がなくなる。光シールドは、センサアレイに入射する環境光の量を減らすことができる。
【０００９】
一態様において、カラーフィルターは、基体上に形成されかつグループ群を構成し、グループ内の各カラーエレメントが異なる色に対応する多数のカラーフィルターエレメントと、上記カラーフィルターに対して位置合わせされかつ上記基体上に形成された第１のセンサアレイとを有する。カラーフィルターエレメントは、透明基体上に形成され、第１の透明材料により被覆される。第１のセンサアレイは、第１の透明材料の上に形成される。カラーフィルターは、さらに、第１の透明材料の上に形成され、各センサ列に接触する第１の導電ライン群を含むことができる。ディスプレイがタッチセンサとして用いられる一態様においては、カラーフィルターは、第１のセンサアレイの上にあり、第１のセンサアレイに対し位置合わせされた第２のセンサアレイを含むことができる。第２のセンサアレイは、第１のセンサアレイを相互につなぐ導電ラインに直交する導電ラインにより相互につながれている。
【００１０】
本発明の複数の態様は、センサアレイと一体化されたカラーフィルターの作製方法も提供する。その方法は、基体上に多数のカラーフィルターエレメントを形成し、その多数のカラーフィルターエレメントを第１の透明材料層で被覆し、第１の透明材料層上に第１のセンサアレイを形成し、そしてそれぞれが一のセンサ列に接続された第１の導電ライン群を第１の透明材料層上に形成することを含むものである。ディスプレイにパッシブマトリックス型ディスプレイを用いる態様においては、作製方法は、さらに、それぞれが一のセンサ列に接続された第２の導電ライン群を第１の透明材料層上に形成することを含むものである。ディスプレイがアクティブマトリックス型ディスプレイである別の態様において、作製方法は、さらに、多数のセンサと第１の透明材料層を第２の透明材料層で被覆し、そして第２の透明材料層上に第１の導電ライン群に直交する方向に延びる第２の導電ライン群を形成することを含むものである。ディスプレイをタッチスクリーンとして用いるさらに別の態様において、作製方法は、さらに、多数のセンサと第１の透明材料層を第２の透明材料層で被覆し、そして第２の透明材料層上に第２のセンサアレイを形成することを含むものである。
【００１１】
本発明の態様によれば、グループ群で構成されかつ第１の基体上に形成された多数のサブ画素を含み、グループ内の各サブ画素が異なる色に対応しているディスプレイ部とフィルター部とを含むことができる。フィルター部は、グループ群で構成されかつ第２の基体上に形成されたカラーフィルターエレメントと、ここで各カラーフィルターエレメントはディスプレイ部のサブ画素の各グループに対応し、グループ内の各カラーフィルターエレメントは異なる色に対応しており、基体上に形成され、多数のサブ画素と多数のカラーフィルターエレメントに対し位置合わせされたセンサアレイとを含むことができる。各センサは、各サブ画素から受光する放射光強度に依存する関連する電気的パラメータを有しているので、受光した放射光強度に依存する電気フィートバックパラメータ又は信号を、各サブ画素の輝度を制御するのに用いることができる。
【発明を実施するための最良の形態】
【００１２】
本発明の複数の態様は、センサアレイと一体化したカラーフィルターとその作製方法を提供する。図１Ａは、本発明の一態様であり、センサアレイ２２を用いたアクティブマトリックス型放射ディスプレイ１１のブロック図である。図１Ａに示すように、ディスプレイ１１は、それぞれが、列ライン５５を介して列コントロール回路４４と、行ライン５６を介して行コントロール回路４６とに結合した多数の画素を有している。センサアレイ２２は、それぞれが、センサ行ライン７０を介して行コントロール回路４６と、センサ列ライン７１を介して列コントロール回路４４とに結合した多数のセンサ６０を有している。
【００１３】
一態様において、各センサ６０は各画素３３と結合し、そして画素からの放射光の一部を受光するように配置されている。画素は、図１Ａに示すように、一般的に正方形を用いることができるが、矩形、円形、長円形、六角形、多角形又は他の形状等の種々の形状を用いることもできる。ディスプレイ１１がカラーディスプレイの場合、画素３３は、グループ群で構成されたサブ画素でも良く、各グループが一画素に対応する。グループ内のサブ画素は、それぞれが、対応する画素に付与された領域の一部を占有する多数（例えば３個）のサブ画素を有している。例えば、各画素が正方形の場合、サブ画素の高さは画素と同程度で、幅が正方形の幅の一部（例えば１／３）である。サブ画素は形状や大きさが同じであっても、あるいは異なる形状や大きさであっても良い。各サブ画素は、画素３３と同じ回路エレメントを含んでも良く、ディスプレイ中のサブ画素は、図１Ａに示す画素３３の場合と同様に、互いに、そして列及び行コントロール回路４４、４６に結合することができる。カラーディスプレイにおいて、センサアレイ２２は、各サブ画素に結合したセンサ６０を持つ必要がある。以下の説明では、画素は、画素又はサブ画素の両方を意味する。
【００１４】
各センサ６０は、各画素３３が受光した光又は光子の放射強度に依存する関連する電気的パラメータを有するセンサ材料を有しており、受光した放射光強度に依存する電気フィードバックパラメータ又は信号は、センサ６０に結合したセンサ列ライン７１を介して列コントロール回路４４に伝達することができる。各センサ６０は、センサ材料に加え、回路エレメントを含むこともできる。例えば、アクティブマトリックス型ディスプレイでは、各センサ６０は、以下に詳しく述べるように、センサ間のクロストークを防止するための分離トランジスタを含むことができる。
【００１５】
行コントロール回路４６は、例えば選択したセンサ行ライン７０に印加する電圧を上げることにより選択したセンサ６０の一の行を起動させるように配置されており、そのセンサ行ラインは選択したセンサ行を行コントロール回路４６に結合している。列コントロール回路４４は、選択されたセンサ列に関係する電気的パラメータの変化を検出し、その電気的パラメータの変化に基づいて対応する画素行３３の輝度を制御できるように配置されている。このように、センサアレイからのフィードバックにより、各画素の輝度を所定の強度に制御することができる。別の態様では、センサ６０を、画素の輝度のフィードバック制御以外又はそれに加えて用いることができ、センサアレイはディスプレイ中の画素又はサブ画素より多い又は少ないセンサを含むことができる。
【００１６】
センサアレイと画素は同じ基体上に形成することができ、あるいは多数の異なる基体上に形成することもできる。一態様において、ディスプレイは、図１Ｂに示すように、カラーフィルター部１００とディスプレイ部１１０とを有するカラーディスプレイである。ディスプレイ部１１０は、第１の基体１１２上に形成された、サブ画素３３と、列コントロール回路４４と、行コントロール回路４６と、列ライン５５と、行ライン５６とを有している。カラーフィルター部１００は、第２の基体１０２上に形成されたセンサ６０と、センサ行ライン７０と、センサ列ライン７１とを有しており、その上には多数のカラーフィルターエレメントも形成されている。カラーフィルターエレメントは、グループ群で構成されたカラーフィルターエレメントからなり、各グループは、赤のフィルターエレメント２０、緑のフィルターエレメント３０，そして青のフィルターエレメント４０等の色の異なる多数の（例えば３個）のフィルターエレメントを有している。
【００１７】
ディスプレイを組み立てるために２つの部品を一緒に取り付ける時、ディスプレイ部１１０上の電気接点用パッド又はピン１１４と、センサ行ライン７０をセンサコントロール回路４６に接続させるため、破線ａａで示すように、フィルター／センサプレート１００上の電気接点用パッド１０４とを係合させる。同様に、ディスプレイ部１１０上の電気接点用パッド又はピン１１６を、センサ列ライン７１を列コントロール回路４４に接続させるため、破線ｂｂで示すように、フィルター／センサプレート１００上の電気接点用パッド１０６と係合させる。ディスプレイ部１１０には、ＬＣＤに限定されず、ＥＬディスプレイ、プラズマディスプレイ、ＬＥＤ、ＯＬＥＤ系ディスプレイ、デジタル光プロジェクター等のミクロ電気機械システム（ＭＥＭＳ）等のあらゆるタイプのディスプレイのいずれか一つを用いることができることは理解すべきである。図示を容易にするため、図１Ｂには、ワンセットの列ライン５５とワンセットの行ライン５６のみを示している。実際には、ディスプレイ部１１０に結合するワンセットより多い列ライン及び／又はワンセットより多い行ラインを用いることができる。例えば、ＯＬＥＤ系アクティブマトリックス型放射ディスプレイでは、以下に説明するように、ディスプレイ１１０は、各画素３３をそれぞれ一の接点用パッド１１４に接続する行ラインの別のセットを有している。
【００１８】
図２は、ディスプレイ１１の一態様についての一例を示している。図示を容易にするため、カラーフィルターエレメントは図２には示していない。図２に示すように、ディスプレイ１１は、行列状に配置された多数の画素３３を有しており、画素ＰＩＸ１，１とＰＩＸ１，２等は行１、画素ＰＩＸ２，１とＰＩＸ２，２等は行２、そして同様にディスプレイの他の行に配置されている。各画素は、トランジスタ２１２と、発光デバイス２１４と、スイッチング素子２２２、そしてキャパシタ２２４を有している。図２は、また、行列状に配置され、それぞれが画素に対応する多数の光センサ（ＯＳ）２３０を有するセンサアレイを示している。
【００１９】
各ＯＳには、受光した放射光に依存する、抵抗、容量、インダクタンス等のパラメータ、特性又は特徴等の測定可能な特性を有するあらゆる適切なセンサを用いることができる。ＯＳ２３０の一例は、入射光子フラックスにより抵抗が変化する光応答性レジスタである。別の一例として、各ＯＳ２３０は較正された光子フラックスインテグレーターであり、例えば、本発明の譲受人に譲渡された、出願日が２００４年１２月１７日で、発明名称が「アクティブマトリックス型ディスプレイ及びフィードバック安定化されたフラットディスプレイ用画素構造」である米国特許出願第１１／０１６，３７２号であり、出典明示により本明細書の一部となる。このように、各ＯＳ２３０は、その表面に落下あるいは衝突する放射光の強度に応じて１以上の電気特性が変化する少なくとも１種の材料を含むことができる。そのような材料には、アモルファスシリコン（α−Ｓｉ）、セレン化カドミウム（ＣｄＳｅ）、シリコン（Ｓｉ）、そしてセレン（Ｓｅ）が含まれるが、これらに限定されるものではない。放射光に応答する他のセンサには、光ダイオード及び／又は光トランジスタが含まれるが、これらに限定されない。
【００２０】
好ましくは、分離トランジスタ等の分離デバイス２３２を設け、ＯＳ２３０間のクロストークを防止することができる。分離トランジスタ２３２は、第１端子及び第２端子並びにコントロール端子を有し、第１端子と第２端子との間の導電率をコントロール端子に印加されるコントロール電圧により制御可能なトランジスタであれば特に限定されない。一態様として、分離トランジスタ２３２として、第１端子がドレインＤＲ３、第２端子がソースＳ３、そしてコントロール端子がゲートＧ３であるＴＦＴを用いることができる。分離トランジスタ２３２はＯＳ２３０に直列に接続され、すなわち、ソースＳ３又はドレインＤＲ３はＯＳ２３０の一の端子に接続され、コントロール端子Ｇ３はＯＳ２３０の反対側の端子に接続されている。ＯＳ２３０自身又はＯＳ２３０を含む組み合わせのいずれかと、分離トランジスタ２３２とをセンサ６０の中に含めることができる。
【００２１】
発光デバイス２１４には、デバイスを流れる電流又はデバイスに印加される電圧等の電気的測定値に応答して光放射等の発光を行う公知の発光デバイスを用いることができる。発光デバイス５１４には、いずれかの波長又は多数の波長の光を放射する発光ダイオード（ＬＥＤ）や有機発光ダイオード（ＯＬＥＤ）が含まれるが、これらに限定されない。他の発光デバイスには、エレクトロルミネセンスセル、無機発光ダイオード、そして真空蛍光ディスプレイ、フィールドエミッションディスプレイ、そしてプラズマディスプレイに使用されるものも用いることができる。一態様として、ＯＬＥＤを発光デバイス２１４として用いることができる。
【００２２】
以下においては、発光デバイス２１４は時々ＯＬＥＤ２１４を指すものとして用いる。しかし、本発明では、発光デバイス２１４がＯＬＥＤに限定されないことは理解されるであろう。さらに、本発明は時々フラットパネルディスプレイについて説明するが、本明細書に記載した多くの態様の態様は、フラットでないパネル又はパネルとして組み立てられていないディスプレイにも適用可能であることが理解されるであろう。
【００２３】
トランジスタ２１２は、第１端子と第２端子とコントロール端子を備え、コントロール端子に印加されるコントロール電圧に応じて第１端子と第２端子との間に電流が流れるものであれば、特に限定されない。一態様として、トランジスタ２１２は、第１端子がドレインＤ２で、第２端子がソースＳ２で、コントロール端子がＧ２であるＴＦＴを用いることができる。トランジスタ２１２と発光デバイス２１４は、電源ＶＤＤとアースとの間に直列に接続され、すなわち、トランジスタ２１２の第１端子はＶＤＤに接続され、トランジスタ２１２の第２端子は発光デバイス２１４に接続され、そしてコントロール端子はスイッチング素子２２２に接続されている。
【００２４】
一態様として、スイッチング素子２２２は、第１コントロール端子Ｇ１ａと、第２コントロール端子Ｇ１ｂと、入力ＤＲ１と、出力Ｓ２を有している。特に限定されないが、スイッチング素子２２２には、ダブルゲートＴＦＴ、すなわち、シングルチャンネルと２つのゲートＧ１ａ,Ｇ１ｂを有するＴＦＴを用いることができる。ダブルゲートは論理におけるアンド機能と同様の働きをするが、これは、ＴＦＴ２２２は、両方のゲートに同時に適用される必要のある論理ハイを実行するからである。ダブルゲートＴＦＴが好ましいが、論理のアンド機能を実行できるスイッチング素子であれば、スイッチング素子２２２として用いることができる。例えば、２つの直列接続されたＴＦＴ又は他のタイプのトランジスタをスイッチング素子２２２として用いることができる。ダブルゲートＴＦＴ又はスイッチング素子２２２として論理のアンド機能を実行できる他のデバイスであれば、画素間のクロストークの低減に寄与することができ、従って若干のクロストークが許容されるのであれば、シングルゲートＴＦＴ又は他のデバイスを用いることができる。
【００２５】
ディスプレイ１１は、さらに、行ラインＶＲ１，ＶＲ２等と、ランプ電圧ＶＲを受け、そしてランプ電圧ＶＲを出力するために行ラインＶＲ１，ＶＲ２等のいずれか一つを選択するように配置されたランプセレクター（ＲＳ）６１０とを有している。行ラインＶＲ１，ＶＲ２等のそれぞれは、対応する各画素行２００の中にあるスイッチング素子２２２のドレインＤＲ１に接続されている。回路１００は、さらに、センサ行ラインＶｏｓ１，Ｖｏｓ２等と、ラインセレクト電圧Ｖｏｓを受け、そしてラインセレクト電圧Ｖｏｓを出力するためにセンサ行ラインＶｏｓ１，Ｖｏｓ２等のいずれか一つを選択するように配置されたラインセレクター（ＶｏｓＳ）とを有している。ラインＶｏｓ１，Ｖｏｓ２等のそれぞれは、対応する各画素行３３の中にあるＯＳ２３０とスイッチング素子２２２のゲートＧ１ａとを接続している。図１Ｂに示すように、画素が形成される基板とは異なる基板上にセンサアレイ２２が作製される複数の態様では、別のセット又は行ライン（不図示）を設け、２つの基体を係合させる時に、ゲートＧ１ａを接点用パッド１１４に接続させることによりセンサ行ラインＶｏｓ１，Ｖｏｓ２等に接続することができるようにしている。ＲＳ６１０とＶｏｓＳ６２０は、行コントロール回路４６の一部であり、シフトレジスタを用いて作製することができる。
【００２６】
図２は、列コントロール回路４４の一部と、データ入力ユニット２５０と、それぞれが一の画素列と結合した多数のコンパレータ２４４と、それぞれがコンパレータ２４４と結合した多数の電圧分割レジスタ２４２を示している。各電圧分割レジスタ２４２は、各センサ列とアースとの間を接続している。各コンパレータ２２４は、データ入力ユニット２５０に結合した第１入力Ｐ１と、対応するカラム中の各センサ６０と電圧分割レジスタ２４２との間の回路ノード２４６と結合した第２入力Ｐ２と、スイッチング素子２２２のコントロール端子Ｇ１ｂを結合した出力Ｐ３とを有している。
【００２７】
図２はさらにデータ入力ユニット２５０を示しており、それは、受けた映像電圧データを対応するデジタル値に変換するように配置されたＡＤコンバーター（Ａ／Ｄ）２５１と、Ａ／Ｄ２５１に結合しかつデジタル値に対応するグレースケールレベルを発生するように配置された任意のグレースケールレベル計算機２５２（ＧＬ）と、映像電圧データのための行数と列数を発生するように配置された列トラッカーユニット（ＲＣＮＴ）２５３と、ＲＣＮＴ２５３に結合し、行数と列数に応じてディスプレイ１１中にアドレスを出力するように配置された較正ルックアップ表アドレッサー（a calibration look-up table addresser）（ＬＡ）２５４と、ＧＬ２５２とＬＡ２５４に結合したルックアップ表（ＬＵＴ）２５５とを有している。データ入力ユニット２５０は、さらに、ＬＵＴ２５５に結合したＤＡコンバーター（ＤＡＣ）２５６と、ＤＡＣ２５６に結合したラインバッファ（ＬＢ）２５７とを有している。
【００２８】
一態様として、ＬＵＴ２５５は、ディスプレイ回路１００中の各センサを既知の輝度を有する光源に対して較正する較正プロセスで得られる較正データを保存する。関係する特許出願第１０／８７２，３４４号及び第１０／８４１，１９８号は、較正プロセス例について記載しており、その用途と記載は出典明示により本明細書の一部となる。較正プロセスにより、各グレースケールレベルのための、各画素の回路ノード２４６における電圧分割の電圧レベルが決まる。特に限定されないが、例えば８ビットのグレースケールは０〜２５６の輝度階調を有し、２５５番目の階調は選択されたレベルであり、例えばテレビスクリーンの場合の３００ニト（nits）である。残る２５５階調のそれぞれの輝度階調は、人間の目の論理応答に応じて割り振られる。ゼロ階調は、発光なし（又は最小発光）に対応する。各輝度値は、ＯＳ２３０と電圧分割レジスタ２４２との間の回路ノード２４６に対し特定の電圧を発生させる。これらの電圧値は、較正データとしてルックアップ表ＬＵＴに保存される。ＬＡ２５４により提供されるアドレスとＧＬにより提供されるグレースケールレベルに基づき、ＬＵＴ２５５は保存されている較正データに基づいて較正電圧を発生させ、その較正電圧をＤＡＣ２５６に印加し、これにより、較正電圧をアナログ電圧値に変換し、そしてそのアナログ電圧値をＬＢ２５７にダウンロードする。ＬＢ２５７は、アドレスに応じて、カラムに結合したコンパレータ２４４の入力Ｐ１にそのアナログ電圧値を基準電圧として印加する。
【００２９】
まず、特定の用途に応じて、ラインＶｏｓ１,Ｖｏｓ２等は全てゼロ電圧又は負電圧とする。これにより、各画素３３のスイッチング素子２２２は、コンパレータ２４４の出力Ｐ３の値に関係なくオフ状態となる。また、各画素の分離トランジスタ２３２はオフ状態であり、コンパレータ２４４のＰ２にはセンサは結合されていない。また、電圧コンパレータ２４４のＰ２に対する電圧はゼロ（又は接地されている）であるが、これは接地されているレジスタ２４２を通して電流が流れないからである。一態様として、コンパレータ２４４は電圧コンパレータであり、２つの入力Ｐ１とＰ２での電圧レベルを比較し、Ｐ１がＰ２より大きい時には出力Ｐ３に正の供給レール（rail）（例えば＋１０Ｖ）を発生させ、Ｐ１がＰ２と同じ又はＰ２より小さい時には出力Ｐ３に負の供給レール（例えば０Ｖ）を発生させる。スイッチング素子２２２に対し、正の供給レールは論理ハイに対応し、負の供給レールは論理ロウに対応する。まず、ＯＬＥＤ２１４が光を放射する前は、ＯＳ２３０は電流に対し最大抵抗を有し、ＶＣ２４４の入力ピンＰ２に対する電圧は最小となるが、これは電圧分割レジスタ２４２の抵抗ＲがＯＳ２３０の抵抗に比べ小さいからである。そのため、画素ＰＩＸ１，１やＰＩＸ１，２等を含む第１行（行１）に対する基準電圧がラインバッファ２５７に書き込まれるので、画素中のゲートＧ１ｂ全てが開放状態となるが、これは各コンパレータ２４４の入力Ｐ１が基準電圧として供給される一方、各コンパレータ２４４の入力Ｐ２が接地され、その結果、コンパレータ２４４は出力Ｐ３で正の供給レールを発生させるからである。
【００３０】
ディスプレイ１１の行１に対する映像データ電圧は、Ａ／Ｄコンバーター６３０に直列で送られ、各電圧は基準電圧に変換され、ＬＢ１が行中の全ての画素に対し基準電圧を保存するまでＬＢ２５７の中に保存される。概ね同時に、シフトレジスタＶｏｓ６２０はＶｏｓ電圧（例えば＋１０Ｖ）をラインＶｏｓ１に送り、行１中の各スイッチング素子２２４のゲートＧ１ｂをオン状態にし、それによりスイッチング素子２２２自身をオン状態にする（ゲートＧ１ａが既にオン状態であるから）。ラインＶｏｓ１に対する電圧ＶｏｓをＯＳ２３０と画素の第１行のそれぞれのトランジスタ２３２のゲートＧ３とにも印加し、トランジスタ２３２を作動させ、電流をＯＳ２３０に流す。また、概ね同時に、シフトレジスタＲＳ６１０はランプ電圧ＶＲ（例えば０〜１０Ｖ）をラインＶＲ１に送るが、スイッチング素子２２２が作動しているので、ランプ電圧は行１中の各画素の保存キャパシタ２２４とトランジスタ２１２のゲートＧ２に印加される。ラインＶＲ１に対する電圧がランプアップされると、キャパシタ２２４は急速にチャージされ、行１中の各画素のトランジスタ２１２とＯＬＥＤ２１４を流れる電流は増加し、ＯＬＥＤからの放射光も増加する。行１の各画素のＯＬＥＤ２１４からの増加する放射光は、画素に結合するＯＳ２３０上に落下し、ＯＳ２３０に関係する抵抗を減少させ、これにより、レジスタ２４２に印加される電圧又はコンパレータ２４４の入力Ｐ２における電圧を増加させる。
【００３１】
これは、行１の各画素で継続し、ランプ電圧ＶＲの増加とともに画素中のＯＬＥＤ２１４の輝度がランプアップ（ramps up）し、ＯＬＥＤ２１４が画素の所望の輝度に到達し、かつコンパレータ２４４の入力Ｐ１での基準電圧に入力Ｐ２の電圧が等しくなるまで続く。対応して、コンパレータ２４４の出力Ｐ３は正の供給レールから負の供給レールに変化し、画素中のスイッチング素子２２２のゲートＧ１ｂをオフ状態とし、結果としてスイッチング素子自身をオフ状態とする。スイッチング素子２２がオフ状態となると、ＶＲがさらに増加しても画素内のトランジスタ２１２のゲートには印加されず、ゲートＧ２とトランジスタ２１２の第２端子Ｓ２との間の電圧は画素内のキャパシタ２２４により一定に維持される。そのため、画素内のＯＬＥＤ２１４からの放射レベルは凍結されるか、又は画素に結合した電圧コンパレータ２４４のピンＰ１に印加される較正された基準電圧により決定される所定強度に固定される。
【００３２】
ランプ電圧ＶＲ１がその１００％値まで増加するに要する時間は、ラインアドレス時間と呼ばれている。１２０ラインを有し、毎秒６０フレームで動作するディスプレイでは、ラインアドレス時間は約３３μ秒又はそれより短い。そのため、第１行の全ての画素は、ラインアドレス時間の終わりまでにはそれぞれの所定の放射レベルにある。そしてこれにより、ディスプレイ１１における行１の書き込みは完了する。行１の書き込みが終わると、水平シフトレジスタＶｏｓＳ６２０とＲＳ６１０の両方が、それぞれラインＶＲ１とＶｏｓ１をオフ状態とし、その結果、スイッチング素子２２２と分離トランジスタ２３２をオフ状態とし、それにより保存キャパシタ２２４に印加される電圧をロックし、各列と結合する電圧コンパレータ２４４から行１のＯＳ２３０を分離する。これにより、各コンパレータ２４４のピンＰ２への電圧が接地状態となり、レジスタＲには電流が流れず、その結果、電圧コンパレータ２４４の出力Ｐ３を正の供給レールに戻すとともに、関係する各画素のスイッチング素子２２２のゲートＧ１ｂを再度オン状態とし、ディスプレイ１１の第２行の画素の書き込みを可能としている。ディスプレイの作動方法についての上記の例は一例であり、アクティブ型とパッシブ型の両方のディスプレイを作製するには多くの方法があること、そしてそれらのいくつかは、特に限定されないが、多くの例を挙げると、ＬＣＤや、エレクトロルミネセンスや、プラズマや、ＬＥＤや、ＯＬＥＤや、デジタル光プロジェクター等のＭＥＭＳを含む本発明に適用可能であることは理解されるであろう。
【００３３】
以上説明したように、多数のセンサ６０を含むセンサアレイ２２や、センサ行ライン７０や、そしてセンサ列ライン７１は、画素や、行ライン７や、列ライン５が形成された基体とは異なる基体上に形成することができる。図３に示すように、一態様として、ディスプレイ１１はカラーディスプレイであり、透明基体１０上に形成され多数のカラーフィルターエレメント２０，３０，４０と一体化されたセンサアレイ２２と、３つのグループの多数のサブ画素１２０を含むディスプレイ部１１０とを含むものである。多数のカラーフィルターエレメント２０，３０，４０も３つのグループで構成されている。カラーフィルターエレメントの各グループは、３つのサブ画素からなるグループに対応し、サブ画素のグループ内のそれぞれ一のサブ画素に対して、赤、緑、そして青等の３つの異なる色と結合したカラーフィルターエレメントを含んでいる。この対応関係を、ディスプレイ部１１０のサブ画素１２０からセンサアレイ９のセンサ６０に至り、さらにはカラーフィルター９のカラーエレメント１２０にまで延びる破線により示す。センサアレイ２２のセンサ６０は、各センサ行ライン７０とセンサ列ライン７１に接続されている。
【００３４】
図３を参照して本発明の態様を説明するが、センサ行ライン７０とセンサ列ライン７１は互いに直交して延びている。これはアクティブマトリックス型ディスプレイの正しい配置であるが、他の用途には必ずしも必要ではない。例えば、図４に示すパッシブ型ディスプレイ４００では、センサアレイ２２の各センサ６０は個別にアドレスされる必要がなく、ライン７０と７１は、互いに平行に延びる行ライン又は列ラインであっても良い。これは、センサ６０が導電ライン７０と７１との間の梯子状に配置した光レジスタであるような比較的簡単なセンサアレイである。この態様では、センサアレイ２２は、光がカラーフィルター９を通過する前のサブ画素１２０からの出力光を測定するのに用いる。この利点は、画素の放射光の全スペクトルに対してセンサを露出させているので、画素の放射光の変化に応じて最大の抵抗変化が得られることである。
【００３５】
図５は、タッチスクリーン機能を有するディスプレイ５００の一態様を示す図である。ディスプレイ５００は、ディスプレイ１１で用いた同じディスプレイ部１１０と、第１のセンサアレイ１５０が第２のセンサアレイ１６０の上に積層されている２つのセンサアレイからなるフィルター部１００とからなる。センサアレイ１５０と１６０は、パッシブ型ディスプレイ４００で用いたと同様の梯子状センサ構造であるが、互いに直角であり、すなわち、センサアレイ１５０は列に沿って延びて列コントロール回路４４に接続し、一方センサアレイ１６０は行に沿って延びて行コントロール回路４６に接続している。
【００３６】
図５に示したタッチスクリーンの態様は、画素又はサブ画素を更新したり、ライトペン又は光シャドウイング物を用いて入力データを記録するのに用いることができる。ライトペンからの光がディスプレイ５００の表面の特定の点にあたると、ソフトウェア又は列コントロール回路４４の中あるいはそれに結合したハードウェアが、センサアレイ１５０の少なくとも１列の中の少なくとも１個の光センサがペンの光に曝されていることを検出する一方、ソフトウェア又は行コントロール回路４６の中あるいはそれに結合したハードウェアが、センサアレイ１６０の少なくとも１行の中の少なくとも１個の光センサがペンの光に曝されていることを検出する。その情報は、ディスプレイの表面の光のあたった位置、すなわち列と行が交差している所を決定するために、組み合わせることができる。それにより、ライトペンがアレイ１５０と１６０を横切る線を引くと、アレイが繰り返しスキャンされるので、ライトペンにより照射されたセンサを確認することができる。
【００３７】
シャドウイングも同様の方法で行う。シャドウイング物がディスプレイ５００の表面の特定の点を指すと、ソフトウェア又は列コントロール回路４４の中又はそれに結合したハードウェアが、センサアレイ１５０の少なくとも１列の中の少なくとも１個の光センサにより受光された放射光がシャドウイング物の存在により減少したことを検出する一方、ソフトウェア又は行コントロール回路４６の中又はそれに結合したハードウェアがセンサアレイ１５０の少なくとも１列の中の少なくとも１個の光センサにより受光された放射光がシャドウイング物の存在により減少したことを検出する。その情報は、ディスプレイの表面の光のあたった位置、すなわち列と行が交差している所を決定するために、組み合わせることができる。ライトペンからの光又はシャドウイング物からの影が多数の行と列を横切って延びる一般的なケースでは、ライトペン又はシャドウイング物に大きく影響を受けたセンサを確認することにより公知のアルゴリズムを用いて正確に位置を決めることができる。
【００３８】
図６Ａは、本発明の一態様であり、パッシブ型ディスプレイ４００のカラーフィルター部１００とディスプレイ部１１０の一部の断面図である。矢印は、２つの別々の部分がモジュール組立時には係合してディスプレイ４００を形成することを示している。ディスプレイ部１１０は、ディスプレイの画素に結合した３つのサブ画素１２０からなることが示されている。サブ画素１２０は、基体１３０の上に形成され、透明又は実質的に透明な保護層１４０により被覆されている。カラーフィルター部１００は、カラーフィルター用透明基体１０の上に形成された３つの原色カラーフィルターエレメント２０，３０，４０と、そのカラーフィルターエレメント２０，３０，４０のそれぞれの上に形成された３つのセンサ６０とを有している。透明材料層５０はカラーフィルターエレメント２０，３０，４０をセンサ６０から分離している。カラーフィルター部１００は、各センサ６０の対向面に接触する導電ライン７０と７１と、センサ６０と導電ライン７０，７１とを覆う別の透明材料層８０とを有している。
【００３９】
図６Ａは、１個の画素に結合した３つのサブ画素の例のみを示している。完全なディスプレイを作製するには、多くのそのような画素がアレイである必要があることを理解すべきである。例えば、ＶＧＡディスプレイは、６４０列の画素と４８０行を有している。各画素は、３色のサブ画素を有している。カラーフィルターの構成は公知であるので、全てのカラーフィルター層は示していない。
【００４０】
カラーフィルターエレメント２０，３０，４０は、従来の方法を用いて透明基体の上に形成することができる。一旦、カラーフィルターエレメントが形成されると、層５０は、二酸化ケイ素や窒化ケイ素等の透明誘電材料層を、化学気相堆積法（ＣＶＤ）、プラズマ化学気相堆積法（ＰＥＣＶＤ）、高周波（ＲＦ）スパッタリング又は公知の他の半導体プロセス技術を用いて堆積させることにより形成することができる。別の適用可能な透明誘電プロセスには、金属タンタル又は周期表で同じ族に属する他の似た金属のアノード酸化が含まれる。また、別の方法として、誘電層５０に透明ポリイミドを用いることもできる。
【００４１】
誘電層５０形成後、誘電層５０の上に光反応性材料を堆積させることができる。適した光反応性材料には、アモルファスシリコン、ポリシリコン、セレン化カドミウム、テルル、そして他の多くの材料が含まれる、光反応性材料を堆積させる技術には、ＰＥＣＶＤやスパッタリングがあるが、スパッタリングが好ましい。光反応性材料を堆積させた後、公知の代表的なフォトリソグラフィー技術を用いてパターニングし、プラズマエッチング又は公知の他の技術を用いてエッチングして個々のセンサを作製する。
【００４２】
パッシブ型ディスプレイ４００の場合、導電ライン７０と７１は、まずアルミニウム等からなる金属材料のブランケット層を蒸着又はスパッタリングにより形成し、その後、金属層のパターニングとエッチングを行って導電ラインを形成する。公知のプロセスを用いて、導電ライン７０，７１とセンサ６０との間に良好なオーミック接触を得ることができる。導電ライン７０，７１を形成した後、例えば誘電層５０を形成したのに用いたと同様の透明誘電材料を用いて保護層８０を堆積させる。
【００４３】
タッチスクリーンの態様では、第２のセンサアレイを以下の方法で形成することができ、すなわち、透明層８０の上に、第２のセンサアレイのセンサを形成する別の光反応性材料層を堆積及びパターニングし、そして第２のセンサアレイの導電ラインを形成する別の金属材料層を形成及びパターニングすることにより形成することができる。第２のセンサアレイの導電ラインは、下のセンサアレイの導電ライン７０，７１に対して直角に延びている。
【００４４】
図６Ｂは本発明の一態様を示すものであり、アクティブマトリックス型ディスプレイのカラーフィルター部１００とディスプレイ部１１０の一部の断面図である。ディスプレイ部１１０は、ディスプレイの画素に結合した３個のサブ画素１２０を含むことが示されている。サブ画素１２０は、基体１３０の上に形成され、透明保護層１４０により被覆されている。カラーフィルター部１００は、カラーフィルター用透明基体１０上に形成された３色の原色カラーフィルターエレメント２０，３０，４０と、それぞれのカラーフィルターエレメント２０，３０，４０の上に形成された３つのセンサ６０を有している。各センサ６０は、導電体７３で互いに直列に接続されたＯＳ２３０とＴＦＴ２３２とを有している。透明又は実質的に透明な材料層５０はカラーフィルターエレメント２０，３０，４０をセンサ６０から分離している。カラーフィルター部１００は、ＴＦＴ２３２の行の一方の面に接触するセンサ列ライン７１を有している。透明材料層８０は、センサ６０とセンサ列ライン７１とを覆っている。
【００４５】
アクティブマトリックス型ディスプレイ用のカラーフィルター部１００は、さらに、透明材料層８０の上に形成されたセンサ行ライン７０を有している。センサ行ライン７０は、センサ列ラインに対して直交して延び、透明材料層８０によりセンサ列ライン７１から分離されている。カラーフィルター部１００は、さらに、ＯＳ２３０行の一方の面をセンサ行ライン７０に接続する金属コンタクト７４と、ＴＦＴ２３２の導電ゲート７５を有している。一態様として、導電ゲート７５はセンサ行ライン７０の一部であり、センサ行ライン７０と同じ導電材料を用いて形成されている。センサ行ライン７０とゲート７５は透明又は実質的な透明な材料からなる保護層（不図示）により覆われている。
【００４６】
また、図６Ａと６Ｂは、１個の画素に結合した３個のサブ画素のみを示している。しかし、完全なディスプレイを形成するには、多くのそのような画素がアレイである必要があることを理解すべきである。また、カラーフィルターの構成は公知であるので、すべてのカラーフィルター層を示していない。本発明は、すべてのカラーフィルターに適用でき、色素フィルター、回折フィルター、光共鳴フィルター等に限定されず、かつガラス、石英、プラスチック等のあらゆる透明基体にも適用できる。
【００４７】
従来の方法を用い、カラーフィルターエレメント２０，３０，４０を透明基体１０の上に形成することができる。カラーフィルターエレメントを形成した後、層５０は、二酸化ケイ素や窒化ケイ素等の透明誘電材料層を、化学気相堆積法（ＣＶＤ）、プラズマ化学気相堆積法（ＰＥＣＶＤ）、高周波（ＲＦ）スパッタリング又は公知の他の半導体プロセス技術を用いて堆積させることにより形成することができる。別の適用可能な透明誘電プロセスには、金属タンタル又は周期表で同じ族に属する他の似た金属のアノード酸化が含まれる。また、別の方法として、誘電層５０に透明ポリイミドを用いることもできる。
【００４８】
誘電層５０形成後、ＯＳ２３０用の光反応性材料を堆積させる。適した光反応性材料には、アモルファスシリコン、ポリシリコン、セレン化カドミウム、テルル、そして他の多くの材料が含まれる、光反応性材料を堆積させる技術には、ＣＶＤ、ＰＥＣＶＤやスパッタリングがある。一態様として、ＯＳ２３０とＴＦＴ２３２には同じ光反応性材料を用いる。光反応性材料を堆積させた後、公知の代表的なフォトリソグラフィー技術を用いてパターニングし、プラズマエッチング又は公知の他の技術を用いてエッチングして個々のＯＳ２３０とＴＦＴ２３２用の基体２３１を作製する。
【００４９】
導電ライン７１と、ＴＦＴ２３２とＯＳ２３０の間の導電体７３と、コンタクト７４の底部は、アルミニウム等の金属材料からなる第１のブランケット層を蒸着又はスパッタリングにより作製し、次いでその第１の金属層をパターニング及びエッチングして導電ライン７１と、ＴＦＴ２３２とＯＳ２３０の間の導電体７３と、コンタクト７４の底部を形成することにより作製することができる。公知のプロセスを用いることにより、金属材料と光反応性材料との間の良好なオーミック接触を得ることができる。その後、例えば誘電層５０と同じ透明誘電材料を用いて透明層８０を堆積させる。その後、コンタクト７４のためのコンタクト用ホール又は溝を、フォトリソグラフィーとプラズマエッチング等の従来の方法を用いて透明層８０の中に形成する。透明層８０の上に金属材料の第２のブランケット層を形成することにより、導電ライン７０とゲート７５を透明層８０の上に形成することができる。第２の金属層を形成し、コンタクト用ホール又は溝を充填して、コンタクト７４を形成する。その後、第２金属層をパターニングして導電ライン７０とゲート７５を形成し、そして保護層（不図示）を、導電ライン７０とゲート７５を覆うように形成することができる。
【００５０】
ディスプレイモジュールの組立時には、ディスプレイ１１０をカラーフィルター部１００に対して位置合わせをして、サブ画素をセンサ又はカラーフィルターエレメントと１対１で係合させる。
【００５１】
図６Ａと６Ｂに示したように、センサアレイ２２をカラーフィルター９と一体化させる一つの利点は、カラーフィルター２０，３０，４０を配置することにより、基体１０の底部から来る環境光の阻止に寄与し、それにより金属のダークシールド等が不要となり、コストが低減できることである。
【００５２】
前述の通り、本明細書に記載された特定の態様は例証のためであり、本発明の精神及び範囲から逸脱しない範囲で種々の変形が可能なことは理解されるであろう。したがって、本発明は、添付のクレーム以外によっては限定されない。
【図面の簡単な説明】
【００５３】
【図１Ａ】本発明の一態様であり、センサアレイを用いたディスプレイのブロック図である。
【図１Ｂ】本発明の一態様であり、２つの別々の基体上に形成されたディスプレイ部とカラーフィルター部とを有するディスプレイのブロック図である。
【図２】図１のディスプレイの一例を示す模式回路図である。
【図３】本発明の一態様であり、アクティブマトリックス型ディスプレイにおけるディスプレイ部とカラーフィルター部の模式図である。
【図４】本発明の一態様であり、パッシブ型ディスプレイにおけるディスプレイ部とカラーフィルター部の模式図である。
【図５】本発明の一態様であり、タッチスクリーン機能を有するディスプレイにおけるディスプレイ部とカラーフィルター部の模式図である。
【図６Ａ】本発明の一態様であり、パッシブ型ディスプレイの一部の断面を示すブロック図である。
【図６Ｂ】本発明の一態様であり、アクティブマトリックス型ディスプレイの一部の断面を示すブロック図である。
【図１Ａ】
2007532956.tif 000003
【図１Ｂ】
2007532956.tif 000004
【図２】
2007532956.tif 000005
【図３】
2007532956.tif 000006
【図４】
2007532956.tif 000007
【図５】
2007532956.tif 000008
【図６Ａ】
2007532956.tif 000009
【図６Ｂ】
2007532956.tif 000010
【国際調査報告】
2007532956.tif 000011