(57)【要約】  横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）デバイスにおいて、フィールドプレートは、パッケージ及び表面電荷効果からデバイスを保護するために横方向ドリフト領域に亘って実質的に延在するように設けられている。特に、フィールドプレートは、シリコンドリフト領域にドーピング量勾配により形成される横方向電界分布を呈するように、スペーシングにより相互に横方向において絶縁される複数の金属領域からなる層を備えている。
2007507877.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記基板上の埋込絶縁層と、前記埋込絶縁層上のＳＯＩ層中の横方向ＭＯＳトランジスタデバイスと、を備えている横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）デバイスであって、前記横方向ＭＯＳトランジスタデバイスは、第２の導電型の本体領域に形成された第１の導電型のソース領域と、前記本体領域に隣接する第２の導電型の横方向ドリフト領域と、前記横方向ドリフト領域により前記本体領域から横方向に離間された第１の導電型のドレイン領域と、絶縁領域により前記本体領域及び前記ドリフト領域から絶縁されたゲート電極と、前記ソース領域又は前記ゲート電極に接続され且つ前記横方向ドリフト領域に亘って実質的に延在するフィールドプレートとを有し、前記フィールドプレートは、線形的な横方向電界分布を形成するように、スペーシングにより相互に横方向において絶縁される複数の金属領域からなる第１の層を備えていることを特徴とする横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）デバイス。
【請求項２】
前記絶縁された金属領域は、誘電体層により相互に絶縁されていることを特徴とする請求項１に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項３】
前記フィールドプレートは、前記スペーシングの上側に配置され、且つ、前記誘電体層により相互に横方向において絶縁されるとともに前記第１の層の前記金属領域から絶縁される複数の金属領域からなる他の層を更に備えていることを特徴とする請求項２に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項４】
前記誘電体層は、シリコンの含有率が高いナイトライド層であることを特徴とする請求項３に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項５】
前記フィールドプレートと前記ＭＯＳトランジスタデバイスとの間に設けられた他の誘電体層を更に備えていることを特徴とする請求項４に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項６】
前記横方向ドリフト領域は、線形的に変化する電荷分布を有していることを特徴とする請求項１に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項７】
前記線形的な横方向電界分布は、前記ドリフト領域の電界に従っていることを特徴とする請求項６に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項８】
前記第１の導電型はｐ導電型であり、前記第２の導電型はｎ導電型であることを特徴とする請求項７に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項９】
前記第１の導電型はｐ導電型であり、前記第２の導電型はｎ導電型であることを特徴とする請求項３に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【請求項１０】
前記第１の導電型はｎ導電型であり、前記第２の導電型はｐ導電型であることを特徴とする請求項１に記載の横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜セミコンダクタ（半導体）−オン−インシュレータ（絶縁体）（ＳＯＩ）デバイスに関し、特に、そのようなデバイスにおいて使用される横方向に絶縁された金属領域を有するフィールドプレートであって、線形的な横方向電界を形成して電界増加を排除するフィールドプレートに関する。
【背景技術】
【０００２】
フィールドプレートは、ウェーハの表面上の他の帯電した包含物（コンテインメント：containment）又は水分により引き起こされ得る表面電荷効果及びパッケージからデバイスのドリフト領域をシールドするためにセミコンダクタ−オン−インシュレータ（ＳＯＩ）デバイスにおいて使用される。例えば、本願と同一の出願人によるものであり且つ参照することにより本願に組み込まれる米国特許第６，１２７，７０３号（特許文献１参照）及び米国特許第５，４１２，２４１号（特許文献２参照）に示されるように、フィールドプレートは、通常、金属材料からなり、ソース領域若しくはゲート電極に対して接続され又はソース領域若しくはゲート電極の延長である。
【０００３】
しかしながら、そのようなフィールドプレートは、その端部において電界増加を引き起こし、その結果、中間誘電体中に電子が注入される場合がある。このような問題は、ドリフト領域が線形的に変化する電荷分布を有している高電圧ＳＯＩ  ＰＭＯＳデバイスにおいては更に深刻である。このデバイスは、フィールドプレートの端部における高い電界に起因して、仕様電圧よりもかなり前に破壊される虞がある。実際には、デバイスは、印加された電界を減少させるために、高電界領域において誘電体層中への電子注入が生じる。
【０００４】
アキヤマ（Ａｋｉｙａｍａ）に対して発行された米国特許第６，２４６，１０１号（特許文献３参照）は、フィールドプレートチェーンによって形成されるプレートチェーンのｐｎ接合の空乏によりデバイスにおいて電圧が垂直に維持（support）される高電圧デバイスにおける絶縁フィールドプレートチェーン構造について記載している。即ち、容量性のフィールドプレートチェーンの構造により横方向電界が定められ、従って、部品構造が複雑である。ドリフト領域のドーピングは、横方向電界を決定しない。
【特許文献１】米国特許第６，１２７，７０３号公報
【特許文献２】米国特許第５，４１２，２４１号公報
【特許文献３】米国特許第６，２４６，１０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従って、構造及び設計が簡単で且つ電界増加が排除されるフィールドプレートが求められている。
【課題を解決するための手段】
【０００６】
上記目的を実現するため、本発明は、半導体基板と、上記基板上の埋込絶縁層と、上記埋込絶縁層上のＳＯＩ層中の横方向ＭＯＳトランジスタデバイスと、を備えている横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）デバイスであって、上記横方向ＭＯＳトランジスタデバイスは、第２の導電型の本体領域に形成された第１の導電型のソース領域と、上記本体領域に隣接する第２の導電型の横方向ドリフト領域と、上記横方向ドリフト領域により上記本体領域から横方向に離間された第１の導電型のドレイン領域と、絶縁領域により上記本体領域及び上記ドリフト領域から絶縁されたゲート電極と、上記横方向ドリフト領域に亘って実質的に延在するフィールドプレートとを有する、横方向薄膜シリコン−オン−インシュレータ（ＳＯＩ）デバイスを提供する。特に、本発明によれば、上記フィールドプレートは、線形的な横方向電界分布を形成するように、スペーシングにより相互に横方向において絶縁される複数の金属領域からなる層を備えている。フィールドプレートは、ソース領域の延長であることが好ましい。従って、絶縁領域の電圧は、横方向において線形的に分布させられ、フィールドプレートの端部の低い電圧へと線形的に降下する。これにより、デバイスの幾何学的構造に亘る急激な大きい電圧変化及びそれに伴って生じる大きい電界が防止される。
【０００７】
トランジスタは、横方向ドリフト領域が線形的に変化する電荷分布を有し且つフィールドプレートにおける電圧降下がドリフト領域の電界に従うＰＭＯＳトランジスタであることが好ましい。
【０００８】
デバイスは、第１の層の間隔（空間）の上側に配置され且つ第１の層からも絶縁された他の金属領域を備えていることが好ましい。
【０００９】
絶縁された金属領域は、高抵抗の誘電体層中に埋め込まれることが好ましい。
【００１０】
本発明の更なる特徴及び利点は、添付図面を参照しながら本発明に係る好ましい実施の形態の詳細な説明を読むことによって明らかになる。
【発明を実施するための最良の形態】
【００１１】
図１に示されるように、横方向薄膜デバイス、ここではＳＯＩ  ＰＭＯＳトランジスタ２０は、半導体基板２２と、埋め込み絶縁層２４と、デバイスが組み立てられる半導体表面ＳＯＩ層２６とを備えている。ＰＭＯＳトランジスタは、ｐ導電型のソース領域２８と、ｎ導電型の本体領域３０と、ｎ導電型の横方向ドリフト領域３２と、ｐ導電型のドレイン領域３４とを有している。また、デバイスは、酸化物絶縁領域３８によって下側に位置するデバイスの半導体表面層２６及び他の導電部から完全に絶縁されたゲート電極３６も有している。また、トランジスタ２０は、本体接触面領域４０と、表面接合ｐ導電型ドレイン延在領域４６と、高電圧＋Ｖｓに結合されたソース接点電極４２と、ドレイン接点電極４４とを更に有している。
【００１２】
フィールドプレートは、横方向に延在するように設けられており、横方向ドリフト領域３２を実質的に被覆している。本発明において、フィールドプレートは、ソース領域４２に対して接続され又はソース領域４２の延長であるセグメント又は領域５２ａを備えている。
【００１３】
また、フィールドプレートは、複数の絶縁された金属セグメント又は領域５２ｂを備えており、これらの領域５２ｂは、所定の間隔で離間されることにより、相互に横方向において絶縁されるとともに、領域５２ａから横方向に絶縁されている。従って、領域５２ａだけがソース領域３２の高電圧＋Ｖｓに結合される。領域５２ａ，５２ｂを備えるフィールドプレートは、誘電体層５３中に埋め込まれている。誘電体層５３は、シリコンリッチ（silicon-rich）な（シリコンの含有率が高い）高抵抗シリコンナイトライドからなる層であることが好ましい。
【００１４】
フィールドプレート全体にわたる電圧がソース領域の高電圧＋Ｖｓと同じである従来の技術とは異なり、本発明に係るフィールドプレートにおける電圧は、絶縁により、横方向において線形的に分布させられる。換言すると、本発明に係るフィールドプレートにおける電圧は、その最も左側の領域（即ち、領域５２ａ）におけるソース領域４２と同じ高電圧＋Ｖｓから、フィールドプレート５２の端部、即ち、フィールドプレートの最も右側の領域における非常に低い電圧へと線形的に降下する。従って、従来の技術においてフィールドプレートの端部に存在する電界の増加が排除される。
【００１５】
図１に示されるように、誘電体層５３中には、金属領域５４からなる他の層も埋め込まれていることが好ましい。金属領域５２ａ，５２ｂと同様に、金属領域５４は、誘電体層５３により、相互に横方向において絶縁されるとともに、金属領域５２ａ，５２ｂからも絶縁されている。金属領域５４は、金属領域５２ａ，５２ｂに形成された絶縁間隔又は開口の真上に配置されており、これにより、金属領域５２ａ，５２ｂの間隔又は開口がパッケージ荷電効果からシールドされる。
【００１６】
横方向ドリフト領域３２には、その横方向範囲の少なくとも主要部に亘って線形的に変化する電荷分布が与えられ、それにより、横方向ドリフト領域３２のドーピングレベルがドレイン領域３４からソース領域２８へと向かう方向において増加することが好ましい。そのような状況において、フィールドプレートは、ＳＯＩドリフト領域３２の電界に正確に従う横方向電界配分又は分布を有していることが好ましい。
【００１７】
図２は、本発明に係るＳＯＩデバイスの他の実施の形態を示している。この実施の形態の構造は図１と類似しており、また、容易に特定できるように同様の要素が同様の参照符号により示されているため、ここでは、違いのみについて説明する。図２に示される実施の形態においては、フィールドプレートが金属領域５２ａ，５２ｂ及び金属領域５４からなる二つの層を備えている図１の場合と異なり、フィールドプレートが一つの金属領域層しか備えていない。特に、図２のフィールドプレートは、ソース領域４２に対して接続され又はソース領域４２の延長である一つの領域５２ａ及び絶縁領域５２ｂを備えている。金属領域における絶縁スペーシングが被覆されていないため、パッケージ電荷の保護は、図１の実施の形態におけるそれよりも効果が低い。尚、この実施の形態において、絶縁誘電体層５３は、絶縁された金属領域５２を被覆しておらず、また、金属領域５２は、フィールドプレートとＳＯＩ層２６との間にある他の誘電体層５０上に設けられている。
【００１８】
個々の金属領域は、任意の形状にパターニングすることができるとともに、プロセスにおける最小機構の約２倍のサイズを有していることが好ましい。また、金属領域の相対的な幅及び間隔は、所望の電界分布が得られるように規定することができる。
【００１９】
以上、本発明に係る好ましい実施の形態について詳細に説明してきたが、本発明の思想から逸脱することなく多くの変更、改良、適合（変形）が当業者にとって可能であることは言うまでもない。例えば、ＳＯＩデバイスは、ＰＭＯＳデバイスではなくＮＭＯＳデバイスであってもよく、また、フィールドプレート３２は、ソース電極４２ではなくゲート電極の延長であってもよく、又は、ゲート電極に対して接続されていてもよい。従って、本発明の範囲は、添付の請求項のみによって規定されるものである。
【図面の簡単な説明】
【００２０】
【図１】本発明に係る横方向薄膜ＳＯＩデバイスの第１の実施の形態の簡略化された断面図を示している。
【図２】図１と類似するが、本発明に係る横方向薄膜ＳＯＩデバイスの第２の実施の形態を示している。
【図１】
2007507877.tif 000003
【図２】
2007507877.tif 000004
【国際調査報告】
2007507877.tif 000005
2007507877.tif 000006
2007507877.tif 000007