(57)【要約】【課題】  電子的プログラマブル・アンチヒューズおよびそれにより形成された回路を提供することにある。【解決手段】  アンチヒューズ・デバイス（１２０）は、バイアス・エレメント（１２４）とアンチヒューズ・エレメント（１２８）との間に位置する出力ノード（Ｆ）を有する分圧器を形成するために、互いに直列に配置されたバイアス・エレメントとプログラマブル・アンチヒューズ・エレメントとを含む。アンチヒューズ・デバイスがそのプログラム化されていない状態にあるときに、バイアス・エレメントとアンチヒューズ・エレメントのそれぞれは非導電性になる。アンチヒューズ・エレメントがそのプログラム化された状態にあるときに、バイアス・エレメントは非導電性のままであるが、アンチヒューズ・エレメントは導電性になる。そのプログラム化されていない状態とプログラム化された状態とのアンチヒューズ・エレメントの抵抗の差により、１Ｖの電圧がアンチヒューズ・デバイスの両端間に印加されたときに出力ノードで見られる電圧の差が数百ミリボルト程度になる。この電圧差は、単純な感知回路を使用して容易に感知できるほど大きいものである。【選択図】  図２
2007507907.tif 000002
【特許請求の範囲】
【請求項１】
その両端間の電圧で動作可能なアンチヒューズ・デバイスであって、
（ａ）第１の導電領域と、第２の導電領域と、前記第１および第２の導電領域間に位置するトンネル領域とを有する第１のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第１のエレメントの前記第１および第２の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第１のエレメントと、
（ｂ）第１の導電領域と、第２の導電領域と、前記第１および第２の導電領域間に位置するトンネル領域とを有する第２のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第２のエレメントの前記第１および第２の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第２のエレメントと、
（ｃ）前記第１のエレメントと前記第２のエレメントとの間に電気的に結合された出力ノードと、
を有する、アンチヒューズ・デバイス。
【請求項２】
前記アンチヒューズ・デバイスが、あるプログラミング状態を有し、前記出力ノードに電気的に結合された感知回路をさらに有し、前記プログラミング状態を感知し、前記プログラミング状態を論理レベル信号として出力するために前記感知回路が動作的に構成される、請求項１に記載のアンチヒューズ・デバイス。
【請求項３】
前記感知回路がラッチなし感知回路である、請求項２に記載のアンチヒューズ・デバイス。
【請求項４】
前記感知回路が本質的に１つのインバータから構成される、請求項２に記載のアンチヒューズ・デバイス。
【請求項５】
前記アンチヒューズ・デバイスがプログラム化されていない状態とプログラム化された状態とを有し、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記出力ノードが対応するプログラム化されていない電圧とプログラム化された電圧とを有し、前記電圧が１ボルトであるときに前記プログラム化されていない電圧と前記プログラム化された電圧との差が少なくとも４００ｍＶである、請求項１に記載のアンチヒューズ・デバイス。
【請求項６】
前記電圧が１ボルトであるときに前記プログラム化されていない電圧と前記プログラム化された電圧との差が少なくとも７００ｍＶである、請求項５に記載のアンチヒューズ・デバイス。
【請求項７】
前記第２のエレメントがプログラム化されていない状態とプログラム化された状態とを有し、前記プログラム化されていない状態では、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第２のエレメントの前記トンネル領域が本質的に非導電性になり、前記プログラム化された状態では、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第２のエレメントの前記トンネル領域が導電性になる、請求項１に記載のアンチヒューズ・デバイス。
【請求項８】
前記プログラム化されていない状態を前記プログラム化された状態に変更するために動作的に構成されたプログラミング回路をさらに有する、請求項７に記載のアンチヒューズ・デバイス。
【請求項９】
前記第１および第２のエレメント間に位置する隔離エレメントをさらに有し、前記プログラミング回路が前記第２のエレメントをプログラム化している間に前記第１のエレメントを前記第２のエレメントから隔離するように前記隔離エレメントが動作的に構成される、請求項８に記載のアンチヒューズ・デバイス。
【請求項１０】
前記第２のエレメントの前記トンネル領域が薄い酸化物層を有する、請求項１に記載のアンチヒューズ・デバイス。
【請求項１１】
前記第１のエレメントの前記トンネル領域が薄い酸化物層を有する、請求項１０に記載のアンチヒューズ・デバイス。
【請求項１２】
前記薄い酸化物層がせいぜい約１９Åの同等の電気的厚さを有する、請求項１１に記載のアンチヒューズ・デバイス。
【請求項１３】
前記第１および第２のエレメントのそれぞれが半導体コンデンサから形成される、請求項１に記載のアンチヒューズ・デバイス。
【請求項１４】
前記第１および第２のエレメントのそれぞれが半導体トランジスタから形成される、請求項１に記載のアンチヒューズ・デバイス。
【請求項１５】
プログラム化されていない状態とプログラム化された状態とを有するアンチヒューズ・デバイスであって、
（ａ）バイアス・エレメントと、
（ｂ）プログラマブル・アンチヒューズ・エレメントと、
（ｃ）前記アンチヒューズ・デバイスが分圧器を形成するように前記バイアス・エレメントと前記アンチヒューズ・エレメントとの間に電気的に結合された出力ノードと、
を有し、
（ａ）前記アンチヒューズ・デバイスが前記プログラム化されていない状態であるときに、前記バイアス・エレメントが本質的に非導電性になるように動作的に構成され、前記プログラマブル・アンチヒューズ・エレメントが本質的に非導電性になるように動作的に構成され、
（ｂ）前記アンチヒューズ・デバイスが前記プログラム化された状態であるときに、前記バイアス・エレメントが本質的に非導電性になるように動作的に構成され、前記プログラマブル・アンチヒューズ・エレメントがその両端間で導電性になるように動作的に構成される、
アンチヒューズ・デバイス。
【請求項１６】
前記バイアスおよびアンチヒューズ・エレメントのそれぞれが酸化薄膜デバイスである、請求項１５に記載のアンチヒューズ・デバイス。
【請求項１７】
前記出力ノードと電気的に連絡しており、前記アンチヒューズ・デバイスの前記プログラム化されていない状態とプログラム化された状態を感知するように動作的に構成される感知回路をさらに有する、請求項１５に記載のアンチヒューズ・デバイス。
【請求項１８】
前記感知回路がラッチなし回路である、請求項１７に記載のアンチヒューズ・デバイス。
【請求項１９】
前記感知回路が本質的に１つのインバータから構成される、請求項１７に記載のアンチヒューズ・デバイス。
【請求項２０】
前記プログラマブル・アンチヒューズ・エレメントと電気的に連絡しており、プログラミング回路が通電されたときに前記プログラマブル・アンチヒューズ・エレメントが導電性になるように動作的に構成されるプログラミング回路をさらに有する、請求項１５に記載のアンチヒューズ・デバイス。
【請求項２１】
（ａ）第１の導電領域と、第２の導電領域と、前記第１および第２の導電領域間に位置するトンネル領域とを有する第１のエレメントであって、電圧がアンチヒューズ・デバイスの両端間に印加されたときに前記第１のエレメントの前記第１および第２の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第１のエレメントと、
（ｂ）第１の導電領域と、第２の導電領域と、前記第１および第２の導電領域間に位置するトンネル領域とを有する第２のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第２のエレメントの前記第１および第２の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第２のエレメントと、
（ｃ）前記第２のエレメントと電気的に連絡しており、プログラミング回路が通電されたときに前記第２のエレメントの前記トンネル領域が導電性になるように動作的に構成されるプログラミング回路と、
を有する、プログラマブル・アンチヒューズ・デバイス。
【請求項２２】
前記エレメントのそれぞれが酸化薄膜デバイスである、請求項２１に記載のアンチヒューズ・デバイス。
【請求項２３】
前記第１および第２のエレメント間に電気的に結合され、前記第２のエレメントの導電状態を感知するように動作的に構成される感知回路をさらに有する、請求項２１に記載のアンチヒューズ・デバイス。
【請求項２４】
前記感知回路がラッチなし回路である、請求項２３に記載のアンチヒューズ・デバイス。
【請求項２５】
前記感知回路が本質的に１つのインバータから構成される、請求項２３に記載のアンチヒューズ・デバイス。
【請求項２６】
前記第１および第２のエレメント間に電気的に結合された出力ノードをさらに有し、前記アンチヒューズ・デバイスがプログラム化されていない状態とプログラム化された状態とを有し、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記出力ノードが対応するプログラム化されていない電圧とプログラム化された電圧とを有し、１ボルトの電圧が前記第１および第２のエレメントの両端間に印加されたときに前記プログラム化されていない電圧と前記プログラム化された電圧との差が少なくとも５００ｍＶである、請求項２１に記載のアンチヒューズ・デバイス。
【請求項２７】
（ａ）機能回路と、
（ｂ）前記機能回路に動作的に接続された少なくとも１つのアンチヒューズ・デバイスであって、
（ｉ）第１の導電領域と、第２の導電領域と、前記第１および第２の導電領域間に位置するトンネル領域とを有する第１のエレメントであって、電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第１のエレメントの前記第１および第２の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第１のエレメントと、
（ｉｉ）第１の導電領域と、第２の導電領域と、前記第１および第２の導電領域間に位置するトンネル領域とを有する第２のエレメントであって、前記電圧が前記アンチヒューズ・デバイスの両端間に印加されたときに前記第２のエレメントの前記第１および第２の導電領域間にトンネル電流が存在するように前記トンネル領域が動作的に構成される、第２のエレメントと、
（ｉｉｉ）前記第１のエレメントと前記第２のエレメントとの間に電気的に結合された出力ノードと、
を有する、少なくとも１つのアンチヒューズ・デバイスと、
（ｃ）前記第２のエレメントと電気的に連絡しており、プログラミング回路が通電されたときに前記第２のエレメントの前記トンネル領域が導電性になるように動作的に構成されるプログラミング回路と、
を有する、集積回路チップ。
【請求項２８】
前記第１および第２のエレメント間に電気的に結合され、前記第２のエレメントの導電状態を感知するように動作的に構成される感知回路をさらに有する、請求項２７に記載の集積回路チップ。
【請求項２９】
前記感知回路がラッチなし回路である、請求項２８に記載の集積回路チップ。
【請求項３０】
対応する複数のトンネル領域を有する対応する複数の第２のエレメントを有する複数のアンチヒューズ・デバイスを有し、前記プログラミング回路が前記複数のアンチヒューズ・デバイスと電気的に連絡しており、前記プログラミング回路が通電されたときに前記複数のトンネル領域が実質的に同時に互いに導電性になるように構成される、請求項２７に記載の集積回路チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路の分野に関する。特に、本発明は、プログラマブル電子アンチヒューズ（antifuse）およびそれにより形成された回路を対象とする。
【背景技術】
【０００２】
プログラマブル・ヒューズおよびアンチヒューズは、様々な集積回路（ＩＣ）において有用なデバイスである。プログラマブル・ヒューズおよびアンチヒューズにより、ＩＣ設計者は様々な回路を「個別設定」またはカスタム構成して、所望の機能をそれぞれの回路に提供するか、１つまたは複数の欠陥エレメントを迂回するように回路を再構成するか、冗長エレメントまたは回路を使用して欠陥エレメントまたは回路を交換するか、あるいはこれらの組み合わせを行うことができる。プログラマブル・ヒューズは、そのプログラム化されていない状態では閉じており、プログラム化されると開いているデバイスである。一般に、プログラマブル・ヒューズは、可溶性導電リンクがもはや回路を閉じないようにプログラミング中に切断される可溶性導電リンクを有する。
【０００３】
プログラマブル・ヒューズは一般に、レーザ・プログラマブル・タイプまたは電子的プログラマブル・タイプのいずれかである。いずれのタイプでも、可溶性導電リンクは、リンクを溶解させるようにリンクを十分加熱することによって切断される。レーザ・プログラマブル・タイプのヒューズでは、導電リンクを溶解するエネルギーをレーザが提供する。電子的プログラマブル・タイプでは、導電リンクの抵抗加熱によりリンクが溶解するように、比較的大きい電流が導電リンクを通過する。レーザ・プログラマブル・ヒューズは、ＩＣがカプセル化されパッケージ化された後でヒューズをプログラム化することが望ましい場合が多いために、多くのＩＣでは適切ではない。これは、レーザ・プログラマブル・ヒューズを溶解するためにそれらにレーザ・ビームを照射できるようにレーザ・プログラマブル・ヒューズを露出しなければならないからである。従来の電子的プログラマブル・ヒューズは一般に、必要なプログラミング電圧および電流が高く、いくつかのヒューズを形成するために必要な非ＣＭＯＳ形成技術によりＩＣを形成する際の全体的なコストおよび複雑さが増加するために、今日のＣＭＯＳベースのＩＤには望ましいものではない。
【０００４】
これに反して、プログラマブル・アンチヒューズは、そのプログラム化されていない状態では開いており、プログラム化されると閉じているデバイスである。従来、アンチヒューズは、絶縁領域によって分離された２つの導電領域を有し、その絶縁領域が２つの導電領域を互いに電気的に絶縁するものである。そのプログラム化されていない状態では、アンチヒューズは一般に、一方の導電領域からもう一方の導電領域へ電流が移行しないコンデンサとして動作する。しかし、プログラム化されると、絶縁領域の絶縁能力が少なくとも部分的に破壊され、電流は２つの導電領域間で流れることができる。典型的には、アンチヒューズをプログラム化すると、２つの導電領域間の絶縁領域内で延びる導電フィラメントが形成される。
【０００５】
現在まで、いくつかのタイプのプログラマブル・アンチヒューズ・デバイスが提案され、様々なＩＣで使用されてきた。一般に、これらのタイプはいずれも電子的プログラマブルであり、すなわち、これらの領域間の絶縁領域を十分に破壊させて、それを少なくとも部分的に導電性にするのに十分な高さの電圧でアンチヒューズの導電領域を充電することによってプログラム可能なものである。あるタイプのプログラマブル・アンチヒューズは金属酸化物金属（metal-oxide-metal）アンチヒューズである。アンチヒューズの金属導電部分を形成するために非標準処理技法が必要であるので、このタイプのアンチヒューズ構造はＣＭＯＢベースのＩＣでは望ましいものではない。
【０００６】
他のタイプの従来のプログラマブル・アンチヒューズは、その絶縁領域が多結晶シリコンで形成されている多結晶シリコン・アンチヒューズである。このタイプのアンチヒューズはＣＭＯＳ処理技法に適合しているが、既存の多結晶シリコン・アンチヒューズは、典型的には、アンチヒューズを含むＩＣの通常動作中に必要なものより高い電圧で１０ｍＡ〜１５ｍＡのプログラミング電流を必要とする可溶性リンクを含む。その結果として、このような多結晶シリコン・アンチヒューズ用のプログラミング電流を運ぶ配線は堅固なものである必要がある。このため、アンチヒューズおよび関連配線に必要な面積が増加する。加えて、既存のコバルト・シリサイド多結晶シリコン・アンチヒューズは、そのプログラム化されていない状態からそのプログラム化された状態へ、比較的小さい抵抗の変化のみを経験する。したがって、このような小さい抵抗の変化を感知するために必要な感知回路は非常に堅固かつ複雑なものでなければならない。このような感知回路は多くのエレメントを必要とし、その抵抗トリップ・ポイント（resistive trip point）は、抵抗分布（resistive distribution）内の大きいテール（tail）を管理するために頻繁に調整する必要がある可能性がある。
【０００７】
より最近では、アンチヒューズ設計者は、ＩＣ内のアンチヒューズ・デバイスの密度を改善し、現在の多結晶シリコン・アンチヒューズ技術より少なくとも２桁だけプログラミング電流を低減しようとして、現在の酸化物技術を使用してきた。プログラミング配線のサイズを低減することに加えて、このような低いプログラミング電流を、たとえば、マイクロアンペア領域において、達成することの追加の利点は、数百個またはそれ以上のアンチヒューズを一度にプログラム化できることであり、それにより、すべてのアンチヒューズをプログラム化するために必要な時間が短縮される。トレンチまたは酸化薄膜（thin-oxide）電界効果トランジスタ（ＦＥＴ）構造を使用する最近の努力は、プログラミング電流に関して非常に良好な結果をもたらしている。このようなアンチヒューズは１μＡ程度しか必要としない。しかし、プログラム化された状態では、これらのアンチヒューズの抵抗は典型的にはメガオーム領域にある。このような高抵抗ヒューズを感知するための技法は、従来技術、たとえば、数ある文献の中で、本発明の譲受人によって所有され、「Ｉｍｂａｌａｎｃｅｄ  Ｓｅｎｓｅ  Ａｍｐｌｉｆｉｅｒ  Ｆｕｓｅ  Ｄｅｔｅｃｔｉｏｎ  Ｃｉｒｃｕｉｔ」という発明の名称の米国特許第６４２６６６８号に示されている。
【０００８】
半導体材料で形成された導電領域を有するアンチヒューズの基本的な問題は、たとえば、アンチヒューズがＣＭＯＳ  ＦＥＴ構造から形成される場合、プログラミングの結果として得られる導電フィラメントが高度に非線形の抵抗を有することである。このようなアンチヒューズのこの特性は、ＦＥＴのゲートおよびチャネルから、ゲートとチャネルとの間のゲート酸化膜絶縁層内へのドーパント原子の移動によるものである。その結果として、抵抗は、高電圧では低いが、プログラミング後にアンチヒューズが動作することになる低電圧では非常に高くなる。プログラム化された状態の非常に高い抵抗の結果として、アンチヒューズのプログラム化された状態を感知するために前述の複雑な感知回路を使用しなければならない。このような感知回路は、存在し、プログラム化されていない抵抗とプログラム化された抵抗とのわずかな差を区別する際に有効であるが、典型的には、ノイズ、電圧変動、およびプロセス変動に対して敏感な動的設計を有する比較的大きい回路になる。このような大きい感知回路の結果として、アンチヒューズ密度が低下し、回路の複雑さが増加する。
【特許文献１】米国特許第６４２６６６８号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記を考慮すると、単純な感知回路によって確実に感知することができるプログラム化されていない抵抗とプログラム化された抵抗との間の数桁分の変化を有し、従来のＣＭＯＳ処理に容易に統合できるアンチヒューズ技術が必要である。
【課題を解決するための手段】
【００１０】
一態様では、本発明は、その両端間の電圧で動作可能なアンチヒューズ・デバイスを対象とする。このアンチヒューズ・デバイスは、第１の導電領域と、第２の導電領域と、第１および第２の導電領域間に位置するトンネル領域とを有する第１のエレメントを有する。トンネル領域は、電圧がアンチヒューズ・デバイスの両端間に印加されたときに第１のエレメントの第１および第２の導電領域間にトンネル電流が存在するように、動作的に構成される。第２のエレメントは、第１の導電領域と、第２の導電領域と、第１および第２の導電領域間に位置するトンネル領域とを有する。トンネル領域は、電圧がアンチヒューズ・デバイスの両端間に印加されたときに第２のエレメントの第１および第２の導電領域間にトンネル電流が存在するように、動作的に構成される。出力ノードは、第１のエレメントと第２のエレメントとの間に電気的に結合される。
【００１１】
他の態様では、本発明は、機能回路と、機能回路に動作的に接続された少なくとも１つのアンチヒューズ・デバイスとを有する集積回路チップを対象とする。この少なくとも１つのアンチヒューズ・デバイスは、第１の導電領域と、第２の導電領域と、第１および第２の導電領域間に位置するトンネル領域とを有する第１のエレメントを有する。トンネル領域は、電圧がアンチヒューズ・デバイスの両端間に印加されたときに第１のエレメントの第１および第２の導電領域間にトンネル電流が存在するように、動作的に構成される。第２のエレメントは、第１の導電領域と、第２の導電領域と、第１および第２の導電領域間に位置するトンネル領域とを有する。トンネル領域は、電圧がアンチヒューズ・デバイスの両端間に印加されたときに第２のエレメントの第１および第２の導電領域間にトンネル電流が存在するように、動作的に構成される。出力ノードは、第１のエレメントと第２のエレメントとの間に電気的に結合される。プログラミング回路は、第２のエレメントと電気的に連絡しており、プログラミング回路が通電されたときに第２のエレメントのトンネル領域が導電性になるように、動作的に構成される。
【００１２】
本発明を例示するために、添付図面は、現在好ましい本発明の一形式を示している。しかし、本発明は、添付図面に図示されている正確な配置および手段に制限されないことを理解されたい。
【発明を実施するための最良の形態】
【００１３】
次に添付図面を参照すると、図１は、番号１００によって一般に示されている本発明による集積回路（ＩＣ）チップを示している。チップ１００は、数ある中で、アプリケーション固有のＩＣ（ＡＳＩＣ）チップ、メモリ・チップ、マイクロプロセッサ・チップ、またはシステム・オン・チップ（system-on-chip）などの任意のタイプのＩＣチップにすることができる。チップ１００は、特定の設計に適合するために必要な任意の１つまたは複数の機能を提供することができる。たとえば、チップ１００は、数ある中で、たとえば、メモリ回路、入出力回路、通信回路、または論理回路、あるいはこれらの組み合わせを収容する様々な領域１０４を含むことができる。当業者であれば、チップ１００が提供する特定の機能（複数も可）が本発明の理解にとって重要ではないことが容易に分かるであろう。したがって、これらの機能については本明細書では説明しない。
【００１４】
チップ１００は、１つまたは複数の電子的プログラマブル・アンチヒューズ・デバイス１１２または各アンチヒューズ・デバイスのプログラミング状態を感知するための感知回路１１６あるいはその両方を収容する少なくとも１つのアンチヒューズ領域１０８を含むことができる。一般に、各アンチヒューズ・デバイス１１２は、所望の機能をそれぞれの回路に提供するか、１つまたは複数の欠陥エレメントを迂回するように回路を再構成するか、冗長エレメントまたは回路を使用して欠陥エレメントまたはセグメントを交換するか、あるいはこれらの組み合わせを行うように、チップ１００上の領域１０４内の様々な回路（図示せず）の個別設定またはカスタム構成などのタスクに有用なプログラム化された状態とプログラム化されていない状態とを有する。アンチヒューズの使用法は当技術分野で十分確立され実施されているので、アンチヒューズ・デバイス１１２および感知回路１１６の使用法のより詳細な説明は本明細書では不要である。
【００１５】
図２は、図１のチップ１００の各アンチヒューズ・デバイス１１２に使用可能な本発明のアンチヒューズ・デバイス１２０を示している。アンチヒューズ・デバイス１１２は、互いに直列に電気的に接続されたトンネル・バイアス・エレメント１２４とトンネル・アンチヒューズ・エレメント１２８という２つの基本エレメントを収容しているので、「２エレメント」デバイスと呼ぶこともできる。一般に、バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８のそれぞれは、第１の導電領域１３２B、１３２Aと、第２の導電領域１３６B、１３６Aとを有することができ、それぞれトンネル領域１４０B、１４０Aによって互いに分離されている。各トンネル領域１４０B、１４０Aは、特定の電圧がエレメント１２４、１２８の両端間に印加されたときに誘電材料の測定可能な破壊なしにトンネル電流がそれぞれの第１および第２の導電領域１３２B、１３６B、１３２A、１３６Aの間を流れることができるようにする電気的厚さまたは物理的厚さあるいはその両方を有する誘電材料を有する。古典的なトンネル電流は、数ある中で、いわゆる「トンネル・ダイオード」などの従来の回路エレメントで使用される十分に確立された現象である。したがって、古典的なトンネル電流およびトンネル電流の背後にある物理的現象の詳細な説明は、当業者が本発明をその広範な限界まで実施するためには不要である。
【００１６】
これに関して、本明細書および特許請求の範囲で使用される「トンネル電流」という用語は、古典的なトンネル電流のみならず、古典的なトンネル電流が存在しなくても特定の誘電材料を越えて存在することができる漏れ電流も含むものとすることは留意すべきである。「トンネル電流」のこの定義では、たとえば、本質的に漏れやすい誘電材料、たとえば、酸化タンタル、または層を漏れやすいものにする不純物が施された本質的に漏れやすくない材料のいずれかを有する「漏れやすい」誘電体層を使用することにより、トンネル電流程度の大きさを有する電流をトンネル効果なしで達成できることを認識している。典型的には、あるエレメントを流れる漏れ電流は、多かれ少なかれ、そのエレメントが「導電性」であるときにそのエレメントを流れる電流より２桁程度小さいものになり、この「導電性」という用語については以下に定義される。同様に、「トンネル・バイアス・エレメント」、「トンネル・アンチヒューズ・エレメント」、「トンネル領域」という用語および同様の用語は、それを越えるトンネル電流または漏れ電流のいずれかあるいはその両方を有するエレメントを包含するものとする。加えて、そうでなければ電流が流れることを可能にしない誘電体層を越えてトンネル電流または漏れ電流あるいはその両方をエレメントが伝導することを示すために、バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８などのエレメントに関して本明細書および特許請求の範囲で「本質的に非導電性」という用語が使用されることも留意すべきである。対照的に、このようなエレメントに関して本明細書および特許請求の範囲で使用される「導電性」という用語は、主にトンネルまたは漏れあるいはその両方以外のモードによって電流がそのエレメントを流れる程度まで、たとえば、導電フィラメントの形成により、誘電体層が変更されたことを示す。
【００１７】
バイアス・エレメント１２４およびトンネル・エレメント１２８のそれぞれは、数ある中で、平行板コンデンサまたは電界効果トランジスタ（ＦＥＴ）などの任意の適切なデバイスを使用して実現することができる。バイアス・エレメント１２４またはアンチヒューズ・エレメント１２８あるいはその両方が後述するようにＦＥＴとして実現される場合、それらはｎＦＥＴデバイスまたはｐＦＥＴデバイスのいずれかとして実現することができ、特定の設計に適合するために必要な反転または蓄積モードのいずれかで使用することができる。しかし、バイアス・エレメント１２４およびトンネル・エレメント１２８は様々な形を取ることができるが、以下の説明の多くはｐＦＥＴデバイスであるエレメントを対象とすることは留意すべきである。一般に、これは、これらのデバイスが最も普及しており、ＩＣ製造業界で現在広く使用されている従来のＣＭＯＳ処理技法を使用して容易に形成されることによる。したがって、当業者であれば、任意の適切な非ｐＦＥＴデバイスでバイアス・エレメント１２４およびアンチヒューズ・エレメント１２８を実現する方法を理解するであろう。
【００１８】
導電領域１３２B、１３６B、１３２A、１３６Aは、金属材料または半導体材料などの任意の適切な導電材料から形成することができる。バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８が平行板コンデンサまたはＦＥＴのいずれかである場合、トンネル領域１４０B、１４０Aは、たとえば、二酸化シリコン、窒化シリコン、またはその他の誘電材料を有する誘電体層を有することになる。
【００１９】
アンチヒューズ・デバイス１２０は、バイアス・エレメント１２４とアンチヒューズ・エレメント１２８との間に位置する出力ノードＦをさらに含む。バイアス・エレメント１２４は、パワー・レール（power rail）１４４（または、ｎＦＥＴデュアルのアンチヒューズ・デバイスなどの特定の諸実施形態ではグラウンド・レール（groundrail））に接続することができ、アンチヒューズ・エレメント１２８はパワー・レール１４８に接続することができる。当業者であれば分かるように、バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８はそれぞれ、図示の通り、レール１４４と１４８との間に接続されたときにトンネル電流を通すように設計されているので、これらのエレメントは、たとえ比較的大きいものであっても、有限の抵抗を有する抵抗エレメントと見なすことができる。したがって、後述の通り、アンチヒューズ・デバイス１２０は、単純な分圧器と同様の特性を有し、ノードＦに現れる出力電圧ＦＯＵＴは、バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８の相対抵抗を調整することによって制御することができる。
【００２０】
一般に、バイアス・エレメント１２４とプログラム化されていないアンチヒューズ・エレメント１２８の相対抵抗は、そのプログラム化されていない状態でバイアス・エレメントおよびアンチヒューズ・エレメントを通過することができるトンネル電流の量を調整することによって調整することができる。一実施形態では、バイアス・エレメント１２４とアンチヒューズ・エレメント１２８のそれぞれは、図３に図示されている通り、従来のＦＥＴ構造１５２を使用して形成することができる。ＦＥＴ構造１５２は、ＣＭＯＳ処理技法などの従来の処理技法を使用して形成されたソース１５６，ドレイン１６０、チャネル１６４、ゲート１６８、およびゲート酸化膜層１７２を含むことができる。バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８のそれぞれがＦＥＴ構造１５２などのＦＥＴ構造で実施されると、酸化物層の所与の誘電材料の場合、酸化物層の物理的厚さが減少し、ゲートの面積が増加するにつれて、トンネル電流が増加する（しかも抵抗が減少する）ので、酸化物層１７２を通るトンネル電流に影響を及ぼす変数としては酸化物層の物理的厚さおよび酸化物層と接触しているゲート１６８の物理的面積を含む。
【００２１】
その他の変数が等しい場合、トンネル注入領域１７６が酸化物層１７２に隣接して設けられると、トンネル電流が増加する（しかも抵抗が減少する）可能性もある。トンネル注入領域１７６には、トンネル効果を促進する特定のドーパントを注入することができる。たとえば、ＦＥＴ構造１５２がｐ型である場合、注入領域１７６には大きい投与量のリン原子を注入することができる。ＦＥＴ構造１５２がｎ型である場合、注入領域１７６には大きい投与量のホウ素原子を注入することができる。当業者であれば、その他のドーパントを使用できることが分かるであろう。
【００２２】
もう一度、図２を参照し、さらに図３も参照すると、トンネル電流がバイアス・エレメント１２４およびアンチヒューズ・エレメント１２８のそれぞれに存在するためには、トンネル領域１４０B、１４０Aは典型的には非常に薄いものになる。たとえば、従来のＣＭＯＳ処理を使用して形成されるときにゲート酸化膜層１７２に一般に使用される誘電体である二酸化シリコンでトンネル領域１４０B、１４０Aが形成される場合、ゲート酸化膜層の厚さは約１７Åまたはそれ以下になる。アンチヒューズ・エレメント１２８の一例のトンネル電流は、ゲート酸化膜層１７２が厚さ１７Åの二酸化シリコン層であるときに１Ｖで約２．２８ｎＡ（酸化物層面積１μｍ2あたり）であることがこれまでに観測されている。一般に、形成されるゲート酸化膜層１７２が薄くなるほど、トンネル電流が高くなる。ゲート１６８の面積は、特定の設計に適合するために必要な任意のサイズにすることができる。ゲート１６８の長さまたは幅あるいはその両方を変更することに加えて、ゲート面積を増加させるために、ゲート１６８’は、図４および図５に図示されているような複数のセグメント１８０を含むことができる。図４および図５では、ゲート１６８’は５つのセグメント１８０を有し、そのうちの３つはＦＥＴ構造１５２’の接合部の上に延びている。
【００２３】
図６は、バイアス・エレメント１２４およびアンチヒューズ・エレメント１２８のそれぞれがｐＦＥＴ１９２、１９６としてそれぞれ実現されている図２のアンチヒューズ・デバイス１２０に対応する例示的なアンチヒューズ・デバイス構造１８８を示している。一般に、アンチヒューズｐＦＥＴ１９６のゲート面積に対するバイアスｐＦＥＴ１９２のゲート面積の比率が１：１またはそれ以上である場合、ノードＦで見られる電圧（ＦＯＵＴ）は、アンチヒューズｐＦＥＴがプログラム化されていないときに、アンチヒューズ・デバイス１２０の両端間の電圧、たとえば、Ｖｄｄの比較的大きい分数になる。図７は、アンチヒューズｐＦＥＴ１９６がプログラム化されておらず、アンチヒューズ・デバイスの両端間の電圧が１ボルトであるときのアンチヒューズｐＦＥＴ１９６のゲート面積に対するバイアスｐＦＥＴ１９２のゲート面積の様々な比率の場合に線２００Ａ、２００Ｂ、２００Ｃ、２００Ｄによって表されるようにノードＦで見られる電圧（ＦＯＵＴ）を示すグラフ１９８である。図７に図示されている通り、アンチヒューズｐＦＥＴ１９６のゲート面積に対するバイアスｐＦＥＴ１９２のゲート面積の比率が１：１、２：１、４：１、８：１である場合、アンチヒューズ・デバイス１２０内のノードＦで見られる電圧（ＦＯＵＴ）はそれぞれ約６３５ｍＶ、７３０ｍＶ、８２５ｍＶ、９０５ｍＶになる。アンチヒューズｐＦＥＴ１９６のプログラム化されていない抵抗は本質的に一定であるので、線２００Ａ、２００Ｂ、２００Ｃ、２００Ｄが線形であることは留意すべきである。当然のことながら、直前の段落で論じた通り、バイアスｐＦＥＴ１９２およびアンチヒューズｐＦＥＴ１９６のトンネル電流（抵抗）の比率は、バイアスｐＦＥＴのゲート面積を変更することによって調整されているが、その比率は、代わってまたは追加として、酸化物層の相対厚さおよびトンネル電流促進ドーピングの量などのその他のパラメータを変更することによって調整できるであろう。
【００２４】
もう一度、図２を参照すると、ノードＦにおいて所望のプログラム化されていない電圧ＦＯＵＴを達成するために特定の比率のトンネル電流（抵抗）でバイアス・エレメント１２４およびアンチヒューズ・エレメント１２８が形成されると、アンチヒューズ・エレメントは、所望であれば、かなり低い抵抗を備えたアンチヒューズ・エレメントを提供するようにプログラム化することができる。アンチヒューズ・エレメント１２８をプログラム化することは、トンネル領域１４０A内で絶縁破壊を引き起こすために十分な大きさのプログラミング電圧をアンチヒューズ・エレメントの両端間に印加することを伴う。一般に、トンネル領域１４０A内の絶縁破壊は、導電領域１３２A、１３６A間に導電フィラメント（図示せず）を形成させることになり、トンネル電流に比べて比較的大きい特定の量の電流がアンチヒューズ・エレメント１２８を流れることができる。プログラム化されると、アンチヒューズ・エレメント１２８の抵抗は、プログラミング電圧を変更することによって変更することができる。一般に、プログラミング電圧が高くなると、その結果、絶縁破壊が増加し、それにより、より多くの電流がトンネル領域１４０Aを越えて導電的に流れることができ、それにより、アンチヒューズ・エレメント１２８の有効抵抗を減少させる。一般に、本発明のアンチヒューズ・エレメント１２８のプログラミング電流は１００μＡまたはそれ以下程度であり、これは過度に大きく堅固なプログラミング配線を必要としない。加えて、このような低いプログラミング電流では、多くの、たとえば、数十個、数百個、またはそれ以上のアンチヒューズ・デバイスを互いに同時に互いにプログラム化することができる。
【００２５】
アンチヒューズ・エレメント１２８がプログラム化されると、アンチヒューズ・デバイス１２０の両端間に特定の電圧が印加されたときにノードＦに現れる電圧ＦＯＵＴは、アンチヒューズ・エレメントがプログラム化されていない場合に同じ電圧が印加されたときにノードＦに現れる電圧ＦＯＵＴよりかなり小さくなる。これは、図６の例示的なｐＦＥＴアンチヒューズ構造１８８について図７に図示されている。図７に見られるように、アンチヒューズｐＦＥＴ１９６のゲート面積に対するバイアスｐＦＥＴ１９２のゲート面積の比率が１：１、２：１、４：１、８：１である場合、それぞれ線２０４Ａ、２０４Ｂ、２０４Ｃ、２０４Ｄによって表されるようにアンチヒューズ・デバイス１８８内のノードＦで見られる電圧ＦＯＵＴは、プログラム化された抵抗の関数として非線形に変動する。一般に、ｐＦＥＴアンチヒューズ・デバイス１８８の場合、アンチヒューズｐＦＥＴ１９６のプログラム化された抵抗が比較的低い、たとえば、１ＭΩであるときにノードＦで見られる電圧ＦＯＵＴは、アンチヒューズｐＦＥＴのプログラム化された抵抗が比較的高い、たとえば、１０ＭΩであるときのノードＦにおける電圧ＦＯＵＴより、ゲート面積の比率に対する感度が低くなると思われる。たとえば、プログラム化された抵抗が１ＭΩであるときに、比率が１：１である場合（線２０４Ｄ）と比率が８：１である場合（線２０４Ａ）とのノードＦにおける電圧ＦＯＵＴの差は約１００ｍＶ程度（それぞれ、約２０ｍＶと約１２０ｍＶ）であり、プログラム化された抵抗が１０ＭΩであるときに、比率が１：１である場合と比率が８：１である場合とのノードＦにおける電圧ＦＯＵＴの差は約３１０ｍＶ（それぞれ、約１５０ｍＶと約４６０ｍＶ）である。
【００２６】
しかし、ノードＦで見られる電圧ＦＯＵＴがアンチヒューズ・デバイス１２０のプログラム化された抵抗またはゲート面積の比率あるいはその両方に対してどのように変動するかにかかわらず、図７から留意すべき重要な点は、アンチヒューズｐＦＥＴ１９６、より一般的には図２のアンチヒューズ・エレメント１２８のプログラム化されていない状態とプログラム化された状態との間のノードＦで見られる電圧の差の純然たる大きさである。図７に見られるように、アンチヒューズｐＦＥＴ１９６のプログラム化されていない状態とプログラム化された状態との間のノードＦ（図６）で見られる電圧ＦＯＵＴの最小差は約４５０ｍＶ（線２００Ａ上の約９１０ｍＶと線２０４Ａ上の約４６０ｍＶ）になり、これは、プログラム化された抵抗が１０ＭΩであり、ゲート面積比率が８：１であるときに発生する。以下により詳細に論じる通り、４５０ｍＶという差は単純な感知回路によって容易に感知することができる。対照的に、アンチヒューズｐＦＥＴ１９６のプログラム化されていない状態とプログラム化された状態との間のノードＦで見られる電圧ＦＯＵＴの最大差は約７９０ｍＶ（線２００Ａ上の約９１０ｍＶと線２０４Ａ上の約１２０ｍＶ）になり、これは、プログラム化された抵抗が１ＭΩであり、ゲート面積比率が８：１であるときに発生する。９１０ｍＶおよび１２０ｍＶのプログラム化されていない電圧およびプログラム化された電圧は、事実上、論理レベルの電圧の範囲内である。このような電圧の差はアンチヒューズ・デバイスのプログラミング状態を決定するために容易に感知することができる。
【００２７】
図８は、パワー・レール１４４とグラウンド・レール１４８との間に印加された電圧に対するノードＦ（図６）におけるプログラム化されていない電圧プロファイル２１２およびプログラム化された電圧プロファイル２１６を示すグラフである。同図に見られるように、一般に、プログラム化されていない電圧とプログラム化された電圧はいずれも振る舞いが適切であり、単純なインバータを有する感知回路（図９の２４４）を使用して感知すべき印加電圧の変化に対して十分安定している。この感知回路は１つのインバータのみを必要とするので、感知回路を実現するために必要な空間は非常に小さい。これは、前述の通り、プログラミング配線（図示せず）が過度に大きい必要はないことと相俟って、アンチヒューズ領域１０８（図１）を大いに緻密にすることができ、チップ１００上の貴重な面積を節約する。アンチヒューズのプログラミング状態を感知するために単純なインバータのみを必要とすることにとって追加の利点は、感知回路がラッチを必要としないことである。当業者であれば分かるように、ラッチなし設計は感知回路におけるソフト・エラーを排除する。ラッチなし設計のもう１つの利点は、感知回路が放射線耐性改善されている（radiation hardened）ことである。すなわち、放射イベント、すなわち、放射線粒子によるボンバードメント（bombardment）は、リセット時にのみ修正可能な重大なエラーを引き起こさない。むしろ、アンチヒューズ・デバイス１２０（図２）の状態は直流（ＤＣ）信号、すなわち、ノードＦにおけるＤＣ電圧によって表されるので、放射イベントは信号内の遷移を引き起こすだけであり、これは放射イベントが終了すると自動修正される。当然のことながら、当業者であれば、ラッチなし感知回路は特定の設計では望ましい可能性があるが、特定の設計に適合するために必要であれば、ラッチを含む管理回路を代替設計で使用できることが分かるであろう。
【００２８】
図９は、感知回路２２８と相俟ってアンチヒューズ・デバイス２２４を含む本発明のアンチヒューズ／感知回路２２０を示している。感知回路２２８は、出力ノードＦと電気的に連絡しており、アンチヒューズ・デバイス２２４のプログラミング状態、すなわち、アンチヒューズ・デバイスがすでにプログラム化されているか、プログラム化されていない状態のままであるかを感知するために設けることができる。感知回路２２８は、インバータ２３２と、インバータの論理レベルのデジタル出力を他の回路（図示せず）に提供するための出力ＩＯＵＴとを有することができる。図示の環境では、アンチヒューズ・デバイス２２４はバイアスｐＦＥＴ２３６とアンチヒューズｐＦＥＴ２４０とを有し、そのそれぞれは電圧Ｖｄｄなどの電圧でトンネル電流を有する酸化薄膜デバイスにすることができる。一般に、アンチヒューズ・デバイス２２０は、デバイスの両端間の電圧Ｖｄｄが１．２ＶであるときにノードＦにおいてプログラム化されていない電圧、たとえば、９００ｍＶを誘導し、同じ印加電圧のときにノードＦにおいてプログラム化された電圧、たとえば、１２０ｍＶを誘導するために、図２のアンチヒューズ・デバイス１２０および図６のアンチヒューズ・デバイス１８８に関連して上述のように機能する。この例では、プログラム化されていない電圧とプログラム化された電圧との差は７８０ｍＶであり、これはインバータ２３２によって感知するのに妥当なものより大きい。インバータ２３２は、通常の２エレメント「厚」、すなわち、従来技術で周知の非トンネル型ゲート・インバータにすることができる。当業者であれば、アンチヒューズ・デバイス２２４のプログラム化されていない状態とプログラム化された状態との間のノードＦにおける電圧の差が比較的大きい場合に、必要であれば、ノードＦにおける出力電圧を完全論理レベルのデジタル信号に変換するために、インバータ２３２を論理ゲート、たとえば、ＡＮＤ、ＯＲ、ＮＡＮＤ、ＮＯＲゲートに置き換えることができることが容易に分かるであろう。さらに、電力使用量が設計の関心事である場合、単純なゲート・インバータ（図示せず）を使用することができる。
【００２９】
図１０は、プログラミング回路２４４と、ノードＦＳＯＵＲＣＥを介して提供される比較的大きいプログラミング電圧からバイアスｐＦＥＴ２３６およびその他のエレメント、たとえば、インバータ２３２を保護するためのアンチヒューズ・エレメント保護デバイス２４８とともに、図９のアンチヒューズ／感知回路２２０を示している。前述の通り、本発明のアンチヒューズｐＦＥＴ２４０およびその他のトンネル・アンチヒューズ・エレメントの利点は、典型的には１００μＡまたはそれ以下程度の比較的小さいプログラミング電流でプログラム化できることである。
【００３０】
プログラミング回路２４４は、隔離デバイス２４８とアンチヒューズ・エレメント２４０との間に位置するプログラミング・ノードＰ１でアンチヒューズ／感知回路に電気的に接続することができる。プログラミング回路２４４は、そのソース２５４がアース２５６に電気的に接続され、プログラミング入力ＰＲＯＧＰがトランジスタのゲート２５８に電気的に接続されている、酸化厚膜（thick-oxide）トランジスタ２５２を含むことができる。非プログラミング条件では、トランジスタ２５２が開いているように、入力ＰＲＯＧＰはローに保持される。しかし、プログラミング中に入力ＰＲＯＧＰはハイになり、それにより、トランジスタ２５２を閉じてノードＦＳＯＵＲＣＥからアンチヒューズｐＦＥＴを通ってアース２５６までの導電路を提供する。トランジスタ２５２がハイである間、アンチヒューズｐＦＥＴ２４０のゲート酸化膜層の厚さが１７Åであるときに比較的大きいプログラミング電圧、たとえば、３．５Ｖ程度がノードＦＳＯＵＲＣＥに印加され、アンチヒューズｐＦＥＴのトンネル領域（ゲート酸化膜層）内の誘電材料を破壊させるようにアンチヒューズｐＦＥＴの両端間にその電圧を誘導し、それにより、トンネル領域を通る導電フィラメント（図示せず）を形成する。導電フィラメントが形成されると、プログラミング電圧はノードＦＳＯＵＲＣＥから除去され、入力ＰＲＯＧＰはもう一度ローになる。次にアンチヒューズｐＦＥＴ２４０はプログラム化される。
【００３１】
前述の通り、導電フィラメントの存在によりアンチヒューズｐＦＥＴ２４０が導電性になり、したがって、その抵抗は、トンネル電流のみが存在するときのその抵抗より低下する。そのプログラム化された状態のアンチヒューズｐＦＥＴ２４０の抵抗は、典型的には１ＭΩ〜１０ＭΩ程度であり、より典型的にはアンチヒューズが約１７Åのゲート酸化膜厚さを有するものとして示されているようなｐＦＥＴデバイスであるときに１ＭΩ〜５ＭΩであるが、多かれ少なかれ、アンチヒューズ・エレメントを形成するために使用される特定のデバイスに依存する可能性がある。前述の通り、本発明の単一アンチヒューズ・エレメント１２８（図２）をプログラム化するために必要なプログラミング電流およびプログラミング電圧が比較的小さい場合、多くの、たとえば、数百またはそれ以上程度のものを同時にプログラム化することができる。当業者であれば、このような同時プログラミングを可能にするためにプログラミング回路２４４に対して必要な変更が分かるので、このような変更の詳細な説明は本明細書では不要である。加えて、当然のことながら、プログラミング回路２４４は図示されているプログラミング回路とは異なる場合もある。
【００３２】
好ましい一実施形態に関して本発明を説明してきたが、本発明がこのように制限されないことは理解されるであろう。これに反して、上記および特許請求の範囲で定義される本発明の精神および範囲内に含まれる可能性のあるすべての代替例、変更、および同等のものを包含することが意図されている。
【図面の簡単な説明】
【００３３】
【図１】本発明の集積回路チップの高レベル概略図である。
【図２】本発明によるアンチヒューズ・デバイスの概略図である。
【図３】図２のアンチヒューズ・デバイスで使用するのに適したｐＦＥＴの拡大断面図である。
【図４】図２のアンチヒューズ・デバイスで使用するのに適した多指アンチヒューズ・エレメントの平面図である。
【図５】図４の線５−５に沿って取られた拡大断面図である。
【図６】ＣＭＯＳ処理技法を使用して形成されたＦＥＴで実現された図１のアンチヒューズ・デバイスの平面図である。
【図７】（１）アンチヒューズｐＦＥＴがプログラム化されていないときのアンチヒューズｐＦＥＴの面積に対するバイアスｐＦＥＴの面積の数通りの比率の場合の例示的なｐＦＥＴアンチヒューズ・デバイスのノードＦにおける電圧および（２）プログラム化されたアンチヒューズ抵抗の関数として同じ比率の場合のノードＦにおける電圧を示すグラフである。
【図８】ｐＦＥＴアンチヒューズ・デバイスの両端間に印加された異なる電圧についてノードＦにおけるプログラム化されていない電圧およびプログラム化された電圧を示すグラフである。
【図９】本発明のアンチヒューズ／感知回路の概略図である。
【図１０】本発明のアンチヒューズ／感知回路／プログラミング回路の概略図である。
【図１】
2007507907.tif 000003
【図２】
2007507907.tif 000004
【図３】
2007507907.tif 000005
【図４】
2007507907.tif 000006
【図５】
2007507907.tif 000007
【図６】
2007507907.tif 000008
【図７】
2007507907.tif 000009
【図８】
2007507907.tif 000010
【図９】
2007507907.tif 000011
【図１０】
2007507907.tif 000012
【国際調査報告】
2007507907.tif 000013