(57)【要約】  より高い圧縮利得に帰着するビットストリームを生成するシステム（１０）及び方法。前記システムは通常の１ビットＳＤＭに類似する。内部的には、システム（１０）は毎時点ごとにＮ個のとり得る解を追跡することにより、最良のとり得るビットシーケンスを見出すことを試みる。実装においては、前記システムはＮ（＞Ｉ）個のトレリス経路構造（２０）を持つ。全ての経路が、とり得る出力ビットストリームを追跡するために利用される。ビットストリームの品質は、入力と出力との間の（周波数加重された）差を測定することにより決定される。本測定値が減少され又は最小化される。
2007508580.tif 000002
【特許請求の範囲】
【請求項１】
システムであって、前記システムは、
Ｎ個の加重フィルタ装置を有し、前記加重フィルタ装置のそれぞれは入力信号及びＭ値フィードバック信号を受信し、前記加重フィルタ装置のそれぞれはＭ個のフィルタリングされた出力信号を生成し、ここでＮは２以上であり、Ｍは２以上であり、前記システムは更に、
Ｎ個の最もコストの低い経路を生成するため、Ｎ＊Ｍ個のフィルタリングされた出力信号に少なくとも１つのコスト関数を適用する経路ソート器と、
前記Ｎ個の最もコストの低い経路を正規化する正規化器と、
出力信号を選択し、Ｎ個のＭ値フィードバック信号を前記Ｎ個の加重フィルタ装置に供給する出力装置と、
を有するシステム。
【請求項２】
前記少なくとも１つのコスト関数は、少なくとも１つの出力信号特性の関数である、請求項１に記載のシステム。
【請求項３】
前記Ｎ個の加重フィルタ装置は、Ｍ値生成器及びフィルタを含む、請求項１に記載のシステム。
【請求項４】
前記加重フィルタ装置のそれぞれは、前記入力信号及び前記Ｍ値フィードバック信号を減算し、Ｍ個の前記出力信号をフィルタリングする減算器を含む、請求項３に記載のシステム。
【請求項５】
前記Ｍ値フィードバック信号は２つの値−１及び１を含む、請求項１に記載のシステム。
【請求項６】
前記Ｎは一定値であるか又は適応可能である、請求項１に記載のシステム。
【請求項７】
前記加重フィルタ装置のそれぞれは、固定次数の固定周波数応答フィルタ、固定次数の可変周波数応答フィルタ、可変次数の固定周波数応答フィルタ、可変次数の可変周波数応答フィルタ、又は直接ストリーム伝送の実行のため調節可能なノイズシェイピングフィルタを含む、請求項４に記載のシステム。
【請求項８】
ソフトウェア及び／又はハードウェアによって実装される、請求項１に記載のシステム。
【請求項９】
アナログ−ディジタル、ディジタル−アナログ及び／又はディジタル−ディジタル変換のために、及び／又はパルス幅変調のために利用される、請求項１に記載のシステム。
【請求項１０】
方法であって、前記方法は、
入力信号及び少なくとも２つのＭ値フィードバック信号を受信し、Ｍ＊Ｎ個のフィルタリングされた出力信号を生成するステップを有し、ここでＭは２以上であり、前記方法は更に、
Ｎ個の最もコストの低い経路を生成するため、前記Ｍ＊Ｎ個のフィルタリングされた出力信号に少なくとも１つのコスト関数を適用するステップと、
前記Ｎ個の最もコストの低い経路を正規化するステップと、
前記Ｎ個の最もコストの低い経路から出力信号を選択し、少なくとも２つのＭ値フィードバック信号を生成するステップと、
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的にはビットストリームを生成するシステム及び方法に関し、より詳細には高圧縮利得を持つビットストリームを生成するシステム及び方法に関する。
【背景技術】
【０００２】
スーパーオーディオＣＤ（ＳＡＣＤ）は、音楽を保存するためダイレクト・ストリーム・ディジタル（ＤＳＤ）フォーマットを利用する。この１ビットデータのフォーマットは、再生時間を増大させるため、損失なく圧縮されることができる。該圧縮は損失がないため、圧縮利得は信号に依存する。異なるシグマデルタ変調器（ＳＤＭ）の設計は異なるビットストリームを生成し、一方で同一の又は同等の信号ノイズ伝送機能を持つ（等しいＳＮＲ及び歪等）。しかしながら、より優れた圧縮に帰着するビットストリームを生成するＳＤＭ設計もあれば、より劣る圧縮に帰着する設計もある。現在のＳＤＭ設計は、信号の劣化を伴わずにより大きな圧縮利得を提供するように調整されることはできない。
【０００３】
７４分のステレオ且つマルチチャネルのコンテンツを１枚のディスクに収めるために、２．７の平均圧縮利得が必要とされる。信号に依存する符号化利得のため、該圧縮利得は、最良のＳＤＭ設計を用いても、全てのマテリアルに対して達成可能ではない。多くの処理が実行されているポップス音楽には問題があり、一般に低い平均圧縮利得に帰着する。しかしながらポップス音楽の製品は、商業的に成功するためにＳＡＣＤフォーマットについて特に重要である。
【０００４】
近年、標準的な１ビット・シグマデルタ変調器（ＳＤＭ）に対する幾つかの代替が提案されてきた。これら代替は、ツリーベースの予測型シグマデルタ変調、時間量子化周波数変調、及びトレリスノイズシェイピング（trellis noise shaping）変換を含む。
【０００５】
図１は、従来のＳＤＭの構造を示す。図１において、ｘ（ｔ）は入力信号を表し、ｄ（ｔ）はエラー信号を表し、ｃ（ｔ）は周波数加重（frequency weighted）エラー信号を表し、ｙ（ｔ）は出力信号を表す。フィルタＨ（ｚ）は、周波数加重（即ちノイズシェイピング）関数を表し、典型的にはオーディオ変換器のためのローパス関数である。図１に明示的に示されているものは、出力ｙ（ｔ）とフィードバック信号との間の遅延ｚ−１である。該遅延ｚ−１の結果として、ｔ＝ｔｏにおける出力は、ｔ＝ｔｏまでの入力信号ｘ（ｔ）と、ｔ＝ｔｏ−１までの前記フィードバック信号とによって決定される。従って前記フィードバック信号は、事実上将来の予測である。正確な予測は、小さな（瞬間の）周波数加重エラー信号ｃ（ｔ）に帰着するフィードバック信号を生成するであろう。悪い予測は、周波数加重エラー信号ｃ（ｔ）を増大させるであろう。入力信号ｘ（ｔ）はサンプルレートに比較して比較的低速で変化しているため、殆どの予測は正確であり、従来のＳＤＭは安定して動作する。しかしながら、入力ｘ（ｔ）は先験的に知られないため、生成される出力（前記フィードバック信号）は、常に「最良の」出力であるわけではない。正常でない予測を為した影響の極端な例は、ＳＤＭが不安定に動作し振動し始める場合である。ＳＤＭは依然として瞬間のエラーを最小化しようと試みるが、全体の周波数加重エラー信号ｃ（ｔ）は大きくなるであろう。
【０００６】
ＳＤＭへの完全な入力シーケンスｘ（ｔ＝０）、・・・、ｘ（ｔ＝Ｎ）が知られている場合には、理論的には、全体の周波数加重エラー：
【数１】
2007508580.tif 000003
を最小化させる出力シーケンスｙ（ｔ＝０）、・・・、ｙ（ｔ＝Ｎ）を構成することができる。
【０００７】
しかしながら、長さＮを持つ入力シーケンスについては、とり得る出力シーケンスの数は２Ｎとなり、一般に無限大に近似され得る。それ故、この最適解の近似を探求することが必須である。これは、「完全トレリス」ノイズシェイピングアルゴリズムの関数である。
【０００８】
完全トレリスノイズシェイピングのため、ｔ＝ｔｏまで、最適の出力シーケンスが知られていることが仮定される。出力ｙ（ｔ＝ｔｏ＋１）は−１又は＋１のいずれかをとり得、それぞれ瞬間周波数加重エラーｃ０（ｔ＝ｔｏ＋１）及びｃ１（ｔ＝ｔｏ＋１）に帰着する。１つの時点の後、再び−１又は＋１のいずれかの出力があり得、２つの出力ビットについて４つの異なる可能性（経路）に帰着する。全ての経路は、関連するコスト（パスメトリック（pathmetric）と呼ばれる）を持ち、該コストは周波数加重エラー値の二乗の合計として以下のように定義される。
【数２】
2007508580.tif 000004
ここで、ｗＮはＮ個の出力ビットのシーケンスである。
【０００９】
更に一度時間が進むと、とり得る数は再び倍になり８になる等する。完全トレリスアルゴリズムは、新たに生成された経路の半分のみを選択し該経路の半分を用いて継続することにより、経路の数を制限する。Ｎ次の完全トレリスシステムにおいては、毎時点に２Ｎ個のとり得る解が調査される。１だけ時間が進むことは、２（Ｎ＋１）個の候補に帰着し、そのうち２Ｎ個が選択される。調査される２Ｎ個の解は、トレリス構造を維持するため、最新のＮ個のビットにおいて全て異なるようにされる。
【００１０】
図２は、Ｎ＝２次の従来のトレリスを示す。図２は、時間ｔ−１についてとり得る２ビットの４つの組み合わせを示す。図２は、前の候補（時間ｔ−１）からの新たな候補（時間ｔ）の起因関係を示す。２Ｎ＝４個の候補についての完全な状態図が左側に示され、一般的な場合が右側に示される。明確さのため、信号レベル−１が図２においては記号「０」として示される。
「０」がシーケンス「００」に連結される場合、「０００」が得られる。「１」を追加することは「００１」に帰着する。２つのとり得るシーケンスの長さを２に再び減少させると、それぞれ「００」及び「０１」に帰着する。「１０」から開始することはまた「００」及び「０１」に帰着することは明らかである。それ故、選択が為される必要があり、１つの経路が選択される必要がある。選択基準は、経路の総コストであっても良い。より低いコストを持つ経路が、２つの解のうち優れた解であるとされることが仮定される。ｔ−１における候補ＷＮが利用される場合には、σ∈｛−１，１｝である場合、単一の出力ビット
【数３】
2007508580.tif 000005
がσの処理の後のフィルタ出力である。
【００１１】
２つの候補についてのコストは、
【数４】
2007508580.tif 000006
と記述され得る。また、経路についての新たなコストは、
【数５】
2007508580.tif 000007
によって与えられる。
【００１２】
Ｎ次のシステムの出力は、２Ｎ個の並列ビットを含む。トレリスアルゴリズムはこれら出力ビットが等しいことを仮定し得るが、これら出力ビットは一般に同一ではない。前記システムが十分長い時間動作すると、経路は収束する。このことは、どの経路が検査されるかに依存せず、ｔ→−∞について同一の出力ビットを示すことを意味する。図３は該収束を示す。図３は、４つの候補の起因関係を示す。異なる候補は異なる出力記号に終了するが、履歴上（ｔ→−∞）出力シーケンスは単一の解に収束する。
【００１３】
実際には、前記システムの出力を明確に決定するためにｔ→−∞に遡る必要はない。トレリスの次数に依存して数千ビットまでの出力の時間で通常十分である。トレリス変換器の全ての経路は出力履歴を持ち、全て等しい長さを持つ。履歴バッファは、新たに決定された出力ビットがシフトインされ、前記時間即ち履歴長分の時間ステップ前に決定された出力がシフトアウトする、シフトレジスタと見なされることができる。通常の状況においては、２Ｎ個の出力ビット全てが等しくなり、出力が一意的に決定される。しかしながら、履歴長が十分に長くない場合、異なる経路は異なる出力ビットを生成し得、出力は明確に決定され得ない。このことは所謂トランケーションノイズ（truncation noise）に帰着する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
トレリス変換器の利用は、安定性を増大させ、ＳＮＲを改善する。シミュレーションは、性能をかなり改善するために、トレリスの次数が大きいことが必要であることを示している。トレリス次数を増やすごとに仕事量は倍になるため、５又は６よりも高い次数は殆ど利用され得ない（６次のシステムは２６＝６４個のＳＤＭを含み、計算のオーバヘッドも併せ持ち、通常のＳＤＭよりも約１００倍コストの掛かるシステムに帰着する。５次のシステムのコストだけで１０次の完全トレリス変換器の性能に到達することを可能とする、効率的なトレリスＳＤＭが知られている。
【００１５】
効率的なトレリスノイズシェイピングのために、Ｍによって示される２Ｎ個の経路のうちの一部を計算することにより、トレリス変換器の計算効率を増大させることが可能である。これらＭ個の経路は、Ｎ次の通常のトレリスの一部であるかのように処理される。
【００１６】
しかしながら依然として、例えば従来のトレリスＳＤＭと比較した必要とされるＣＰＵパワー、安定性及び線形性の点のような、性能の改善の余地がある。
【００１７】
本発明の目的は、効率的なトレリスノイズシェイピングの概念を改良すること、及び／又は従来のトレリスＳＤＭと比較して必要とされるＣＰＵパワー、安定性及び／又は線形性の点でより優れた性能を提供するシステム及び方法（アルゴリズムとして実装されても良い）を提案することにある。
【課題を解決するための手段】
【００１８】
この目的のため、より高い圧縮利得に帰着するビットストリームを生成する新たなＳＤＭのタイプが提示される。必要とされるＣＰＵ時間と結果の圧縮利得との間でトレードオフが為され得る。
【００１９】
１以上の実施例において、前記システムは、Ｎ個の加重フィルタ装置を有し、前記加重フィルタ装置のそれぞれは入力信号及びＭ値フィードバック信号を受信し、前記加重フィルタ装置のそれぞれはＭ個のフィルタリングされた出力信号を生成し、ここでＮは２以上であり、Ｍは２以上であり、前記システムは更に、Ｎ個の最もコストの低い経路を生成するため、Ｎ＊Ｍ個のフィルタリングされた出力信号に少なくとも１つのコスト関数を適用する経路ソート器と、前記Ｎ個の最もコストの低い経路を正規化する正規化器と、出力信号を選択し、Ｎ個のＭ値フィードバック信号を前記Ｎ個の加重フィルタ装置に供給する出力装置と、を有する。
【００２０】
１以上の実施例において、前記少なくとも１つのコスト関数は、少なくとも１つの出力信号特性の関数である。
【００２１】
１以上の実施例において、前記Ｎ個の加重フィルタ装置は、Ｍ値生成器及びフィルタを含む。
【００２２】
１以上の実施例において、前記加重フィルタ装置のそれぞれは、前記入力信号及び前記Ｍ値フィードバック信号を減算し、Ｍ個の前記出力信号をフィルタリングする減算器を含む。
【００２３】
１以上の実施例において、前記Ｍ値フィードバック信号は２つの値−１及び１を含む。
【００２４】
１以上の実施例において、前記Ｎは一定値であるか又は適応可能である。
【００２５】
１以上の実施例において、前記加重フィルタ装置のそれぞれは、固定次数の固定周波数応答フィルタ、固定次数の可変周波数応答フィルタ、可変次数の固定周波数応答フィルタ、可変次数の可変周波数応答フィルタ、又は直接ストリーム伝送の実行のため調節可能なノイズシェイピングフィルタを含む。
【００２６】
１以上の実施例において、前記システムは、ソフトウェア及び／又はハードウェアによって実装される。
【００２７】
１以上の実施例において、前記システムは、アナログ−ディジタル、ディジタル−アナログ及び／又はディジタル−ディジタル変換のために、及び／又はパルス幅変調のために利用される。
【００２８】
１以上の実施例において、前記方法は、入力信号及び少なくとも２つのＭ値フィードバック信号を受信し、Ｍ＊Ｎ個のフィルタリングされた出力信号を生成するステップを有し、ここでＭは２以上であり、前記方法は更に、Ｎ個の最もコストの低い経路を生成するため、前記Ｍ＊Ｎ個のフィルタリングされた出力信号に少なくとも１つのコスト関数を適用するステップと、前記Ｎ個の最もコストの低い経路を正規化するステップと、前記Ｎ個の最もコストの低い経路から出力信号を選択し、少なくとも２つのＭ値フィードバック信号を生成するステップと、を有する。
【００２９】
元来の効率的なトレリスアルゴリズムとは異なり、トレリスの次数の概念は利用されない。複雑度は、トレリス深度Ｎと呼ばれる、処理すべき経路の数によって決定される。トレリス経路構造は、固定長を持つ履歴バッファ、経路−コスト変数、及びトレリスＳＤＭ積分器状態メモリを含んでも良い。
【００３０】
この目的のため、新たな方法（Ｍ＝２についての）が提案される。本方法においては、
１．Ｎ個の経路全てについて、２つの出力ビットについての総経路コストが決定される。
２．２Ｎ個の解が総経路コストによってソートされる。
３．Ｎ個の最もコストの低い経路が選択され、処理を継続する。
４．経路コストが正規化される。
５．履歴長分の入力前に対応する出力ビットが決定される。
６．収束しない経路は無効とされる。
【００３１】
ステップ１は、いずれのコスト関数を利用しても良い。ステップ２においては、ステップ３と組み合わせて、毎時点に解の数を倍にする代わりにＮ個の経路を維持するため、解の数が半分にされる。ここでとられる仮定は、経路のコストが低いほど、最適の経路である可能性が大きいことである。経路コスト値が常に増大するという問題を克服するため、ステップ４において経路コストが正規化され、例えば最もコストの低い経路に０のスコアを与える。ステップ５において、出力が決定される。該出力ビットは、履歴長分の入力前の入力サンプルに対応する。該入力−出力遅延は、システムの因果関係を維持する。理想的には、Ｎ個の経路全てが同一の出力ビットを要求する。しかしながら、履歴長が十分に長くない場合、解における収束はことによると履歴長分の時間ステップ内では到達しない。このことが起こると、出力に合致しない解（最良の（最もコストが低い）経路に基づく）は拒絶される。
【００３２】
適切な初期化が有用である。なぜならＮ個の並列な同一のＳＤＭは、同一に初期化されていれば、同一の出力を生成するであろうからである。方法の一例は、１つの経路構造を０のコストに初期化し、他の全ての経路を大きなコストに初期化することである。コストの高い経路は、ｌｏｇ２（Ｎ）のクロック周期で消去されていき、前記システムはＮ個の異なる経路を追跡し、完全に動作可能となる。上述したように、他の実施例においては、Ｍは２以上のいずれの値であっても良い。
【００３３】
本発明は、例示の目的のみのため与えられ従って本発明を限定するものではない以下の詳細な説明及び添付図面から、より完全に理解されるであろう。
【発明を実施するための最良の形態】
【００３４】
図４は、本発明の実施例によるシステム１０を示す。システム１０は、入力信号ｘ（ｔ）を受信しＮｘＭ個の経路を出力するＮ個の加重フィルタ装置（Ｎ≧２）２０１...Ｎと、前記ＮｘＭ個の経路をＮ個の最もコストの低い経路にソートする経路ソート器３０と、前記Ｎ個の最もコストの低い経路を最もコストの低い経路に対して正規化する正規化器４０と、出力ｙ（ｔ）及びＮ個のフィードバック信号を前記Ｎ個の加重フィルタ装置（Ｎ≧２）２０１...Ｎに出力する出力装置５０とを含む。
【００３５】
図４は、３つ（この数は変わっても良い）の加重フィルタ装置２０を示す。各加重フィルタ装置２０は、Ｃ＋１（ｔ）及びＣ−１（ｔ）を出力し、経路ソート器３０は６個の値Ｃ（ｔ）を対応する積分器の状態と共に受信する。値Ｃ（ｔ）は、最も低い積算コストを持つ３つの経路を見出すためにソートされる。最もコストの低い３つの経路は次いで正規化器３０に送られ、最もコストの低い経路のコスト値が全てのコスト値から減算される。正規化器３０は、常に増大していく値の問題を解決する。厳密な意味では、正規化は実行されず、単に新たな基準値が設定される。正規化値３０は１以上の減算器として実装されても良い。
【００３６】
入力装置５０においては、生成される全ての出力経路が異なり得る。しかしながら、過去に戻れば、経路は等しい見込みが高い。最もコストの低い経路の前記履歴バッファの最後のビットが出力を決定する。経路が収束する場合、全ての経路は該最後のビットを等しくする。経路の最後のビットが出力と異なる場合は、該経路は無効にされ得る。このことを実行する実際的な方法は、該経路のコストを大きく増大させることである。基本動作は、かくしてＮ−１個の比較を実行し、ことによるとＮ−１個の加算を実行する。
【００３７】
本発明の実施例を表す一般化されたアルゴリズム（Ｍ＝２について、上述したがＭは２以上のいずれの値であっても良い）は、以下によって疑似コードで表現され得る：
１．Ｎ個の経路全てについて、２つの出力ビットについての総経路コストを決定する。
２．総経路コストで２Ｎ個の解をソートする。
３．最もコストの低いＮ個の経路を選択し継続する。
４．経路コストを正規化する。
５．履歴長分の入力前に対応する出力ビットを決定する。
６．収束しない経路を無効化する。
【００３８】
全ての経路について、加重フィルタ装置２０が利用される。加重フィルタ装置２０の例は、図５により詳細に示される。加重フィルタ装置２０は各経路について入力信号ｘ（ｔ）、ループフィルタ状態Ｓ及び現在のコストＣを受信する。図５に示されるように、入力ｘ（ｔ）と出力との間には遅延はない。信号ｆｂ（ｔ）は「フィードバック」信号として利用され、量子化器によって生成される必要はないが、例えばＭ値生成器によって生成される。値＋１及び−１は信号ｆｂ（ｔ）として利用される。２つの出力が生成され、経路ソート器３０に送られる。
【００３９】
前記出力を決定するため、１以上の履歴バッファが利用されても良い。履歴バッファは、加重フィルタ装置２０によって生成された過去の出力を記憶するメモリである。前記履歴バッファは、システム１０の出力を明確に決定し得る。十分な時間遡ると、Ｎ個の経路は全て等しい。積分器状態メモリがまた、フィルタＨ（ｚ）を設定し復元するために利用されても良い。フィルタＨ（ｚ）に入力を供給することは、積分器の状態を変化させる。＋１及び−１が共に供給され得るため、中間に元の積分器の状態が復元される必要がある。追跡された全ての経路は、自身の積分器の状態を持つ。これら経路は異なり、従って積分器の状態も異なる。
【００４０】
出力は、−１経路及び＋１経路の両方について、新たな経路コスト、更新された履歴バッファ、及び更新された状態変数を含む。０（−１）の枝及び１（＋１）の枝についての総経路コストはそれぞれ、
ｃ０（ｔ）＝ＣＷ（ｔ−１）＋［ＣＷ０（ｔ）］２
ｃ１（ｔ）＝ＣＷ（ｔ−１）＋［ＣＷ１（ｔ）］２                      （５）
によって与えられる。
【００４１】
前記経路コストはかくして、ｔ＝０において開始する経路全体の周波数加重エラーを反映する。経路コスト値が常に増大する問題を克服するため、毎時間ステップの後に、前記経路コストは、最もコストが低い経路が０のコストを持つように正規化されても良い。
【００４２】
図６は、４つの時間ステップに亘って、出力を計算するＮ＝２のシステム１０を模式的に示す。結果のビットストリームが示されている。各時間ステップにおいて維持される２つのビットストリームは周囲を四角で囲まれている。四角で囲まれていないビットストリームは、次の時間ステップに継続しない。分岐線の隣の斜体の数字は、該分岐についての正規化された経路コストを示す。
【００４３】
時間ｔにおいて、ビットストリーム「０」と「１」とがある。「０」及び「１」を両方のビットストリームに連結すると、時間ｔ＋１について４つのとり得る解を生じる。両方の経路について、「０」の枝がコストの低い方の経路に帰着し、時間ｔ＋１についてビットストリーム「００」及び「１０」に帰着する。「０」及び「１」の連結は、時間ｔ＋２について４つの新たな候補の解に帰着する。「００」に起因する両方の経路についての総経路コストは、「１０」に起因する経路についてのコストよりも低く、「１０」は継続されない。経路「００」は２つに分かれ、「０００」及び「００１」へと伸びる。時間ｔ＋２において最もコストの低い経路が、時間ｔ＋３に継続するわけではないことに留意されたい。局所的な最小は、必ずしも全体の最小に帰着しない。
【００４４】
Ｎ個の加重フィルタ装置２０全てが同一に初期化される（例えば、経路コスト＝０、積分器の状態が全て０、経路履歴バッファがディジタル無音（digital silence）で充填される）と仮定する。開始時に、Ｎ個の加重フィルタ装置２０が、最初の出力ビットのために同一の瞬間コストを算出する（−１出力のため同一のコストをＮ回、＋１出力のため同一のコストをＮ回）。経路コストは全ての経路について等しく初期化されているため、総経路コストは等しくなる。従って、２Ｎ個のとり得る経路からＮ個の最もコストの低い経路を選択することは、等しいＮ個の経路に帰着する。また、システム１０の性能は、１つの経路の性能と等しくなる。１つの経路の経路コストを０に初期化し、他の経路については大きな値に初期化することにより、システム１０は全てのコストの高い経路を拒絶し、最初のコストの低い経路の解及びその分岐で継続する。ｌｏｇ２（Ｎ）個のクロック周期の後、システム１０は完全に実効的であり、Ｎ個の異なる経路を持つ。全ての経路の加重フィルタ装置２０の積分器状態は一意的であるから、加重フィルタ装置２０の出力ビットは等しくならず、経路の識別を検査し実施する必要はない。
【００４５】
従来のＳＤＭにおけるように、システム１０はクロック周期毎に出力サンプルを生成する。しかしながら、最も新しい出力サンプルは、履歴長分のクロック前の入力サンプルに応じて生成されている。全ての新たな入力サンプルが、理論的には、システム１０を全ての経路に分岐させ得、解の半分を拒絶し得るため、全ての経路の収束は殆ど瞬時となり得る。しかしながら、Ｎ個の解の全てが適切であり次の時間ステップに継続されることもあり得る。実際には、双方の状況は非常に一般的というわけではなく、数個の長さの一意な経路のみが追跡される。前記経路の「頭部」は、最も新しいビットについての全ての可能性を試行する多くの小さな「指」を含む。図７はこれらの指を示す。太線は等しい経路に対応する。
【００４６】
どのビットを出力すべきかの選択は単純である。最もコストの低い経路の履歴バッファにおける最も古いビットである。出力ビットストリームにクリック（click）を生じさせることを防ぐため、出力によらない経路が除去されても良い。出力ビットの選択は、元来のトレリスアルゴリズムとは異なり、明確であり収束に依存しない。トランケーションノイズは生成されない。
【００４７】
前記履歴バッファによって生じる待ち時間のため、起動時に、システム１０は入力信号に関連しないデータを最初に出力する。履歴長分の入力サンプルの後にのみ、実際のデータがシステム１０から出力される。逆問題が入力の端において存在する。付加的な入力無音の追加が、前記バッファをフラッシュするために利用されても良い。
【００４８】
図５において示されたように、１以上のコスト関数が、Ｃ＋１（ｔ）及びＣ−１（ｔ）を生成するために利用されても良い。コスト関数Ｃの例は、出力ビットストリームの品質を決定するために、以下に与えられる。
【数６】
2007508580.tif 000008
他のコスト関数の例は、以下を含む。
【数７】
2007508580.tif 000009
又は、
【数８】
2007508580.tif 000010
又はより一般的に、
【数９】
2007508580.tif 000011
ここでＦ（）は入力として時間、入力値、出力値及び出力値をとり、これらに対していずれかの関数を実行する。
【００４９】
他の実施例においては、経路の数は適応的に変化する。生成されたビットストリームの品質に依存して、より多くの経路が又はより少ない経路が算出されても良い。このことは例えば、より高い性能を達成するために、又は計算負荷を減少させるために利用されても良い。
【表１】
2007508580.tif 000012
【００５０】
表１は、経路の数の関数として列記された、得られる平均ＤＳＴ圧縮利得を示す。表１におけるデータについては、入力信号が１ｋＨｚの正弦波であり、振幅は０．５である。利用されるループフィルタは、１０５ｋＨｚのコーナ周波数を持つバターワース特性を持ち、１５及び１９ｋＨｚに共振器が追加されるように設計される。本設計の重み付けされていない測定されるＳＮＲは、与えられた正弦波に対して１２１ｄＢである。同一のＳＮＲを持つ通常のＳＤＭのビットストリームは、２．６７の圧縮率に帰着する。
【００５１】
本発明の実施例は、スーパーオーディオＣＤ（ＳＡＣＤ）のための１ビットコンテンツの生成において利用されても良い。本発明の実施例は、当業者には知られているようなハードウェア又はソフトウェアでの実装であっても良い。
【００５２】
本発明の実施例は、１乃至４個の経路のシステムについては約５００個のサンプルの履歴長を必要とし、３２個の経路については約３０００個のサンプルの履歴長を必要とする。これは全ての経路について斯かる量のメモリをコピーするためのメモリサイズを表すものではない。循環バッファが利用される場合には、該コピーの殆どは必須ではない。しかしながら、経路は非常に頻繁に分裂するため、全てのコピーが回避され得るわけではない。同様のことが加重フィルタ装置の状態にも当てはまり、１つの経路が２つの経路に分裂するとき、経路コストと同様に積分器の状態も複製される。
【００５３】
２Ｎ個の経路のコストについてのソートは、注意深く実装されるべきである。ソートすべき要素の数は小さいため、クイックソート又はフラッシュソートのような高速ソートは一般に不十分に動作し得る。基本的な挿入ソートが優れた性能を示す。なぜなら、リストが殆どソートされた順番になっているからである。第１の要素として付加的なピボットを利用することは、内部ループをかなり高速化し得る。
【００５４】
図８は、トレリス経路の数と必要とされるＣＰＵ時間との間の関係を示す。３つの異なるデータセットがテスト信号として利用された。本方法の主部は、トレリス経路の数において線形である。経路のコストについてのソートは平均Ｏ（ｎｌｏｇ（ｎ））の振舞（最良の場合に線形、最悪の場合にｎ２）を加える。本方法全体ではそれ故殆ど線形である。３つの異なるデータセットは、処理時間の差を示さない。履歴長の異なる設定も実行速度にはいずれの影響も殆ど与えず（最大で数パーセント）、それ故図示しない。
【００５５】
加重フィルタ装置と通常のＳＤＭとの間の適切な比較を実行することは容易ではない。通常のＳＤＭのノイズ伝達関数（ＮＴＦ）は、以下によって与えられる。
ＮＴＦＳＤＭ＝１／（１＋Ｈ（ｚ））                                （１０）
一方、加重フィルタ装置のＮＴＦは、以下によって与えられる。
ＮＴＦＴｒｅｌｌｉｓＳＤＭ＝１／Ｈ（ｚ）                                （１１）
【００５６】
同一のループフィルタが利用される場合、通常のＳＤＭのＳＮＲの方が高くなる。なぜならノイズをより抑制するからである。しかしながら、１つのトレリス経路を持つ変換器について同一のＮＴＦに帰着する、加重フィルタ装置のための同等のループフィルタが設計され得る。異なる数の経路を持つ同一のトレリス変換器の比較は、それ故より興味深い。
【００５７】
図９は、８、１６及び３２個のトレリス経路について、０ｄＢのＳＡＣＤの１ｋＨｚ入力についての出力スペクトルの拡大図を示す（５次のループフィルタ、２．８ＭＨｚのサンプルレート、コーナ周波数は１０５ｋＨｚ、１５及び２０ｋＨｚにおいてノッチ）。本スペクトルは、全ての高調波歪が見えるように１２８回コヒーレントにパワー平均化され、滑らかなプロットのために６４回パワー平均されている。明らかに見えるものは、トレリス経路の数を増大させるコヒーレントなパワーの強い減少であり、増大する線形性を示す。３２個の経路を持つシステム１０は、１２８回のコヒーレントな平均化の後であっても、いずれの高調波歪も示さない。参考として、通常のディザリングされていない（undithered）ＳＤＭについての６４回パワー平均化されたスペクトルが示されている。システム１０の全ての高調波パワーの解は、ディザーを利用しなくても、通常のＳＤＭのノイズレベルよりも低い。
【００５８】
図１０は、依然として安定した動作に帰着する、システム１０の例に適用され得る最大の入力振幅を示す（５次、サンプルレートは２．８ＭＨｚ、コーナ周波数は１０５ｋＨｚ、１５及び２０ｋＨｚにおいてノッチ）。テスト用のトーンは１ｋＨｚの正弦波である。１個の経路から１２８個の経路にすることは、３０％より大きい最大入力振幅の増大に帰着する。８個の経路にすることは、０．６６から０．８１へ最大入力振幅を増大させ、既に約２３％増大させている。
【００５９】
安定性の増大は、より積極的なノイズシェイピングを実行するために利用され得る。図１１を作成するため、入力が０ｄＢのＳＡＣＤで一定に保たれ、一方ループフィルタの最大の安定コーナ周波数が、トレリス経路の数の関数として調べられた。ここでも５次のループフィルタが２つのノッチを１５及び２０ｋＨｚにおいて含む。１つのトレリス経路については、安定な動作に帰着する最大のコーナ周波数は１３７ｋＨｚである。８個の経路にすることは、該制限を２１７ｋＨｚまで増大させ、１２８個の経路は４４５ｋＨｚの最大の安定コーナ周波数に帰着する。
【００６０】
前記入力はビットストリームに限定される必要はなく、前記入力はアナログであってもディジタルであっても良いことは更に留意されたい。上述の実施例は本発明を限定するものではなく説明するものであって、当業者は添付する請求項の範囲から逸脱することなく多くの代替実施例を設計することが可能であろうことは留意されるべきである。請求項において、括弧に挟まれたいずれの参照記号も、請求の範囲を限定するものとして解釈されるべきではない。「有する（comprise）」なる語は、請求項に記載されたもの以外の要素又はステップの存在を除外するものではない。添付される請求項において使用される修飾語「１つの（a、an、one）」及び「少なくとも１つの（at least one）」は、これらの語が修飾するものの１つ以上を含むことを意図したものである。本発明は、幾つかの別個の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実装されても良い。幾つかの手段を列記した装置請求項において、これら手段の幾つかは同一のハードウェアのアイテムによって実施化されても良い。特定の手段が相互に異なる従属請求項に列挙されているという単なる事実は、これら手段の組み合わせが有利に利用されることができないことを示すものではない。
【図面の簡単な説明】
【００６１】
【図１】従来のＳＤＭの構造を示す。
【図２】Ｎ＝２次の従来のトレリスを示す。
【図３】４つの候補の起因関係及び経路の収束を示す。
【図４】本発明の実施例によるシステムを示す。
【図５】本発明の実施例による、図４の加重フィルタ装置２０を示す。
【図６】本発明の実施例による、図４のシステムの動作を示す。
【図７】本発明の実施例による、調査される種々の経路を示す。
【図８】本発明の実施例による、トレリスの経路の数と必要とされるＣＰＵ時間との間の関係を示す。
【図９】本発明の実施例による、トレリスの経路の数と出力信号品質との間の関係を示す。
【図１０】本発明の実施例による、システムに適用され得る最大の入力振幅を示す。
【図１１】本発明の実施例による、システムに適用され得る最大のノイズシェイピングフィルタのコーナ周波数を示す。
【図１】
2007508580.tif 000013
【図２】
2007508580.tif 000014
【図３】
2007508580.tif 000015
【図４】
2007508580.tif 000016
【図５】
2007508580.tif 000017
【図６】
2007508580.tif 000018
【図７】
2007508580.tif 000019
【図８】
2007508580.tif 000020
【図９】
2007508580.tif 000021
【図１０】
2007508580.tif 000022
【図１１】
2007508580.tif 000023
【国際調査報告】
2007508580.tif 000024
2007508580.tif 000025