(57)【要約】  回路（２００）は、マルチプレクサ（２０４）、アナログ・デジタル変換器（２０８）およびアナログ・デジタル変換器からのデジタル出力のシーケンス（ＤＭ）を、デジタル出力と対応する正常範囲のシーケンス（２１７）と比較し、デジタル出力の一つが正常範囲外にあるときにエラー出力（２１９）を供給するためのプロセッサ（２１６）を含む。
2007534272.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ入力から選択された、選択入力およびアナログ出力のシーケンスを有するマルチプレクサと、
第１のリファレンスを供給するリファレンスソースと、
アナログ出力のシーケンスおよび第１のリファレンスを受信し、デジタル出力のシーケンスを供給するアナログ・デジタル変換器と、
選択入力を始動させてアナログ出力のシーケンスを選択する制御回路であって、デジタル出力のシーケンスと、デジタル出力と対応する格納された正常範囲のシーケンスとを比較し、少なくとも一つのデジタル出力がその正常範囲にない場合、エラー出力を供給する制御回路と、
を含む回路。
【請求項２】
少なくとも二つの正常範囲が重複しない、請求項１記載の回路。
【請求項３】
複数のアナログ入力のうちの二つが短絡することにより、デジタル出力の少なくとも一つがそれに対応する正常範囲を超えることが生じる、請求項２記載の回路。
【請求項４】
デジタル出力のシーケンスが一連のビットを有するデジタルワードを含み、一つのビットがスタックすることにより、デジタル出力の少なくとも一つが、それに対応する正常範囲を超えることが生じる、請求項２記載の回路。
【請求項５】
それぞれの正常範囲が異なり、他の正常範囲と重複しない、請求項１記載の回路。
【請求項６】
正常範囲が奇数範囲および偶数範囲を含み、
奇数に番号付けされたアナログ入力が、奇数範囲内にあるデジタル出力を生成し、偶数に番号付けされたアナログ入力が、偶数範囲内にあるデジタル出力を生成するように番号付けされたシーケンスで、複数のアナログ入力がマルチプレクサに繋がれる、請求項１記載の回路。
【請求項７】
第１のスイッチをさらに含み、
リファレンスソースが、第１のリファレンスと異なる第２のリファレンスを生成し、
制御回路が、奇数に番号付けされたアナログ入力が選択された場合、第１のリファレンスをアナログ・デジタル変換器に接続するよう第１のスイッチを制御し、偶数に番号付けされたアナログ入力が選択された場合、第２のリファレンスをアナログ・デジタル変換器に接続するよう第１のスイッチを制御する、請求項６記載の回路。
【請求項８】
第２のスイッチをさらに含み、
アナログ・デジタル変換器が、第１および第２の差分入力を含み、アナログ入力が第１の差分入力に繋がれ、制御回路が、第２のリファレンスの選択された一つおよび共通導体を第２の差分入力に繋ぐよう第２のスイッチを制御する、請求項７記載の回路。
【請求項９】
制御回路が、奇数に番号付けされたアナログ入力が選択された場合、第１のレベルにおいて第１のリファレンスを生成し、偶数に番号付けされたアナログ入力が選択された場合、第２のレベルにおいて第１のリファレンスを生成するようリファレンスソースを制御する、請求項１記載の回路。
【請求項１０】
エラーを検出する方法であって、
選択入力の関数として、複数のアナログ入力から選択されたアナログ出力のシーケンスを生成することと、
第１のリファレンスを供給することと、
アナログ出力のシーケンスおよび第１のリファレンスを受信し、アナログ出力のシーケンスを表現するデジタル出力のシーケンスを供給することと、
アナログ出力のシーケンスを選択するために、選択入力を作動させることと、
デジタル出力に対応する格納された正常範囲のシーケンスに対するデジタル出力のシーケンスを比較して、デジタル出力の少なくとも一つがその正常範囲内にない場合、エラー出力を供給することを含む方法。
【請求項１１】
少なくとも二つの正常範囲が互いに重複しない、請求項１０記載の方法。
【請求項１２】
複数のアナログ入力の二つが互いに短絡する場合、アナログ入力の少なくとも一つがそれに対応する正常範囲を超える、請求項１１記載の方法。
【請求項１３】
デジタル出力のうち一つの出力ビットがスタックする場合、デジタル出力の少なくとも一つがそれに対応する正常範囲を超える、請求項１１記載の方法。
【請求項１４】
それぞれの正常範囲がその他の正常範囲と異なり、他の正常範囲と重複しない、請求項１０記載の方法。
【請求項１５】
奇数範囲および偶数範囲として正常範囲を備えることと、
奇数に番号付けされたアナログ入力が、奇数範囲にあるデジタル出力を生成し、偶数に番号付けされたアナログ入力が、偶数範囲にあるデジタル出力を生成するように番号付けされたシーケンスで、複数のアナログ入力がマルチプレクサに繋がることとをさらに含む、請求項１０記載の方法。
【請求項１６】
第１のスイッチを備えることと、
第１のリファレンスと異なる第２のリファレンスを生成することと、
奇数に番号付けされたアナログ入力が選択された場合、第１のリファレンスをアナログ・デジタル変換器に接続させるよう第１のスイッチを制御し、偶数に番号付けされたアナログ入力が選択された場合、第２のリファレンスをアナログ・デジタル変換器に接続させるよう第１のスイッチを制御することとをさらに含む、請求項１５記載の方法。
【請求項１７】
第２のスイッチを備えることと、
アナログ・デジタル変換器に、第１および第２の差分入力を備えることと、
第１の差分入力にアナログ出力を繋ぐことと、
第２のリファレンスの選択された一つおよび共通導体を第２の差分入力に繋ぐよう第２のスイッチを制御することとをさらに含む、請求項１６記載の方法。
【請求項１８】
奇数に番号付けされたアナログ入力が選択された場合、第１のレベルにおいて第１のリファレンスを生成するようリファレンスソースを制御することと、
偶数に番号付けされたアナログ入力が選択された場合、第２のレベルにおいて第１のリファレンスを生成するようリファレンスソースを制御することとをさらに含む、請求項１０記載の方法。
【請求項１９】
複数のアナログ入力から選択された、選択入力およびアナログ出力のシーケンスを有するマルチプレクサと、
第１のリファレンスを供給するリファレンスソースと、
アナログ出力のシーケンスおよび第１のリファレンスを受信し、デジタル出力のシーケンスを供給するアナログ・デジタル変換器と、
選択入力を始動させてアナログ出力のシーケンスを選択し、デジタル出力のシーケンスと、デジタル出力と対応する格納された正常範囲のシーケンスとを比較し、少なくとも一つのデジタル出力がその正常範囲にない場合、エラー出力を供給するための方法とを含む回路。
【請求項２０】
少なくとも二つの正常範囲が重複しない、請求項１９記載の回路。
【請求項２１】
複数のアナログ入力の二つが短絡することにより、デジタル出力の少なくとも一つがそれに対応する正常範囲を超えることが生じる、請求項２０記載の回路。
【請求項２２】
デジタル出力のシーケンスが一連のビットを有するデジタルワードを含み、一つのビットがスタックすることにより、デジタル出力の少なくとも一つが、それに対応する正常範囲を超えることが生じる、請求項２０記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の背景
多重アナログ・デジタル（Ａ／Ｄ）変換器は、多重のアナログ入力を受信するための入力ピンを有し、アナログ入力を表現するデジタル出力を供給する。デジタル出力はマイクロコントローラに送り込まれ、マイクロコントローラはデジタル出力を用いて、アナログ入力の関数であるマイクロコントローラ出力を生成する。通常、Ａ／Ｄ変換器およびマイクロコントローラは、工業用プロセス制御トランスミッタの一部であり、マイクロコントローラ出力は、温度、電源電圧等の補償されたプロセス変数を表現し、それらはすべてアナログ入力である。
【０００２】
回路内では、さまざまなタイプの不具合が発生する可能性がある。発生し得る不具合のひとつに、マルチプレクサの隣接する入力ピンの間での短絡がある。もう一つの発生し得る不具合としては、デジタル出力ビットの一つが、高レベル（１）かまたは低レベル（０）のどちらかでスタックすることになる、Ａ／Ｄ変換器の故障がある。
【０００３】
Ａ／Ｄ変換器システムが、安全計装システム（ＳＩＳ）の範疇で用いられる場合、そのような不具合がいつ発生したかを特定して、エラーまたは診断出力を供給する必要がある。Ａ／Ｄ変換器の信頼性には、高度な信頼度が必要とされる。Ａ／Ｄ変換器システムにより支援されたプロセス制御システムを不具合として警告を出すために、マイクロコントローラからの診断出力が必要とされる。
【０００４】
発明の概要
回路にはマルチプレクサが含まれる。マルチプレクサは、複数のアナログ入力から選択された、選択入力およびアナログ出力のシーケンスを有する。回路にはさらに、第１のリファレンスを供給するリファレンスソースが含まれる。
【０００５】
回路にはアナログ・デジタル変換器が含まれる。アナログ・デジタル変換器は、アナログ出力のシーケンスおよび第１のリファレンスを受信する。アナログ・デジタル変換器は、デジタル出力のシーケンスを供給する。
【０００６】
回路には制御回路が含まれる。制御回路は、選択入力を始動させてアナログ出力のシーケンスを選択する。制御回路は、デジタル出力のシーケンスと、デジタル出力と対応する格納された正常範囲のシーケンスとを比較し、少なくとも一つのデジタル出力がその正常範囲にない場合、エラー出力を供給する。
【０００７】
好ましい実施形態の詳細な説明
図２〜８に図示する実施形態では、マルチプレクサ（ＭＵＸ）、アナログ・デジタル変換器（Ａ／Ｄ）およびプロセッサ（通常はマイクロコントローラ（ｕＣ））が回路に含まれる。プロセッサは、アナログ入力を表現するデジタル出力を供給する。不具合を検出するために、プロセッサは、アナログ・デジタル変換器からのデジタル出力のシーケンスと、デジタル出力と対応する格納された正常範囲のシーケンスとを比較する。デジタル出力の一つがその正常範囲外である場合、プロセッサはエラー出力を供給する。この構成により、マルチプレクサ上の短絡したアナログ入力ピン、アナログ・デジタル変換出力におけるスタックしたビット、およびその他の不具合の検出が提供される。この構成は、安全計装システム（ＳＩＳ）規格が用いられているプロセス制御の適用に、特に有用である。
【０００８】
図１は、従来技術であるアナログ・デジタル変換器システム１００を図示している。アナログシステム１０２は、マルチプレクサ１０４に対し、可変（アナログ）電圧Ａ１、Ａ２、Ａ３、…、ＡＮを連続的に供給する。アナログ電圧Ａ１、Ａ２、Ａ３、…、ＡＮはそれぞれ、１０６において矩形１、２、３、…、Ｎの垂直範囲により示された正常な電圧範囲を有する。アナログ電圧Ａ１、Ａ２、Ａ３、…、ＡＮは、プロセス変数、すなわち温度、電圧、較正ポットの設定およびその他のアナログ変数を表現することができる。アナログシステム１０２のための設計プロセスの一環として、それぞれのアナログ電圧が、アナログ・デジタル変換器（Ａ／Ｄ）１０８の入力範囲内である電圧の正常範囲を有するように、アナログ電圧Ａ１、Ａ２、Ａ３、…、ＡＮがスケーリングされる。Ａ／Ｄ１０８の入力範囲は、ゼロ（共通）と、Ａ／Ｄ１０８のリファレンス入力１１０との間におよぶ。変換器システム１００のための設計プロセスの一環として、アナログ電圧Ａ１、Ａ２、Ａ３、…、ＡＮのすべての正常範囲に適合するための所望の入力範囲（０から＋ＲＥＦ）を備えるリファレンス１１２が選択される。Ａ／Ｄ１０８のデジタル出力１１４における高分解能を提供するため、入力範囲が最大で上限値（＋ＲＥＦ）に近くなるように、それぞれのアナログ入力およびリファレンス電圧のためのスケーリングを選択する目的で、設計プロセスにおける種々の技術的なトレードオフがなされている。図示のとおり、これらの技術的なトレードオフの結果として、１０６におけるアナログ電圧の範囲は、すべてが上限値（＋ＲＥＦ）に近くなる傾向にあり、電圧スケール上、互いに垂直に重複する。
【０００９】
Ａ／Ｄのデジタル出力１１４は、マイクロコントローラ１１６に接続される。マイクロコントローラ１１６は、マルチプレクサ（ＭＵＸ）１０４に接続するデジタル出力（Ｍ）１１８を供給する。マルチプレクサ１０４はデジタル出力１１８を受信し、一つの出力ＡＭを選択してマルチプレクサ出力１２０に繋ぐ。マルチプレクサ出力１２０は、Ａ／Ｄ１０８のアナログ出力１２２に接続する。マイクロコントローラ１１６は、デジタル出力Ｍをインクリメントまたはステップ処理（ｓｔｅｐ）し、出力１１４にて、該当するアナログ入力Ａ１、Ａ２、Ａ３、…、ＡＮそれぞれのデジタル表現を得る。マイクロコントローラ１１６は、所望の出力１２４を、デジタル化されたアナログ入力Ａ１、Ａ２、Ａ３、…、ＡＮの関数として計算する。通常、出力１２４は、アナログシステム１０２から得られる、温度、電源電圧、校正の設置およびこれらに類するものに対して補償されたプロセス変数を表現する。
【００１０】
マルチプレクサ１０４上の隣接する入力ピンは密集しており、組立の間またはプリント基板上でマルチプレクサ１０４を用いる間、短絡１３０による不測のまたは断続的な短絡の影響を受けやすい。上記の説明のとおり、アナログ電圧Ａ１、Ａ２、Ａ３、…、ＡＮは、互いに込み合いかつ重複する電圧範囲を有する傾向にある。２つの隣接するピンが互いに短絡すると、２つの互いに短絡したピンにおける電圧は通常、短絡したピン双方の電圧範囲内になり、短絡があるという事実を特定するための「範囲外」という読み取り値にはならない。正しい電圧とはほんのわずかの違いしかないアナログ電圧は、Ａ／Ｄ１０８により変換される可能性があり、短絡を示すものがない。出力１２４の一つ以上が不正確なデータを供給し、この不正確なデータにより、プロセス制御システムに適切に警告されることなく不具合が生じる可能性がある。
【００１１】
Ａ／Ｄ１０８のデジタル出力１１４は、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）におよぶ多くのビットを含むデジタルワード１３２である。ビット数は一般に、Ａ／Ｄの出力分解能に対応する。それぞれのビットは、Ａ／Ｄ１０８の内部の一つ以上のスイッチにより生成される。これらの内部スイッチは故障しやすく、スイッチが故障すると通常、デジタルワード１３２の一つのビット１３４が、高（１）レベルかまたは低（０）レベルのどちらかにスタックされる。特に、アナログ入力が重複する範囲にある傾向があり、スタックしたビットによりほぼ一様に影響されるために、ビットが最下位ビット（ＬＳＢ）により近いとき、この不具合または故障は見過ごされる可能性がある。出力１２４は不正確なデータを供給し、この不正確なデータにより、プロセス制御システムに適切に警告されることなく不具合が生じる可能性がある。
【００１２】
Ａ／Ｄシステム１００による問題は、図２〜８に図示された例に関連して下記に述べるように克服される。
【００１３】
図２Ａは、動的に変化する入力範囲を有する回路２００およびエラー出力２１９の、第１の実施形態を図示している。回路２００は通常、工業用プロセス変数トランスミッタ、たとえば図７に図示されるトランスミッタにおいて、アナログ変数を処理するために用いられるが、多重アナログ・デジタル変換を用いて、多岐にわたるその他の用途に用いることもできる。
【００１４】
回路２００は、アナログシステム２０２からの複数のアナログ入力Ａ１、Ａ２、Ａ３、…  ＡＮを受信する。アナログ入力はそれぞれ、関連する正常な動作範囲（範囲１、範囲２、範囲３、…  範囲Ｎ）を有する。アナログシステム２０２は特に、それぞれのアナログ入力が、その他残りのアナログ入力の正常な動作範囲とは異なる正常な動作範囲を有するように構成されている。好ましい実施形態においては、アナログ入力の正常な動作範囲が重複しない。一般的なアナログシステム２０２においては、アナログ入力は、スケーリング、反転、またはレベルシフティングの組み合わせにより調整されて、それぞれのアナログ入力Ａに対し、独自の正常な動作範囲が与えられる。調整回路の例が、図８Ａ、８Ｂ、８Ｃに関連して下記に記載されている。
【００１５】
回路２００は、アナログ入力Ａ１、Ａ２、Ａ３、…  ＡＮを受信するマルチプレクサ（ＭＵＸ）２０４を含む。マルチプレクサ２０４は、アナログ入力Ａ１、Ａ２、Ａ３、…  ＡＮの一つを選択する選択入力２１８を有し、マルチプレクサ出力（ＡＭ）に繋いでアナログ出力２２０のシーケンスを供給する。好ましい実施形態においては、マルチプレクサ選択入力２１８はマルチビットワードであり、アナログ入力をサンプリングするため、単純に数列的にカウントアップ（またはダウン）される。マルチプレクサ２０４は、好ましくは、集積回路アナログマルチプレクサ、たとえばマサチューセッツ州ノーウッドのＡｎａｌｏｇ  Ｄｅｖｉｃｅｓ，Ｉｎｃ．より入手可能であるＡｎａｌｏｇ  Ｄｅｖｉｃｅｓ  ＡＤ７５０１を含む。
【００１６】
回路２００はさらに、アナログ・デジタル変換器２０８のリファレンス入力２１０に第１のリファレンス電圧を供給するリファレンスソース２１２を含む。一つの好ましい実施形態においては、回路２００内には、独立したリファレンス（たとえばツェナーダイオードまたは能動的なリファレンス）が設けられている。もう一つの好ましい実施形態においては、リファレンスソースは単純に、アナログシステム２０２の一部である共用のリファレンス（たとえばツェナーダイオードまたは能動的なリファレンス）に繋がる回路２００内のリード線である。さらにもう一つの好ましい構成においては、民生用のＡ／Ｄ回路２０８の一部であるリファレンスソースが用いられている。
【００１７】
アナログ・デジタル変換器（Ａ／Ｄ）２０８は、アナログ出力（ＡＭ）のシーケンス２２０を受信する。Ａ／Ｄ２０８は、リファレンス２１２から第１のリファレンス電圧を受信するリファレンス入力２１０を有する。Ａ／Ｄ２０８は、アナログ入力（ＡＭ）のシーケンス２２０を、対応するデジタル出力（ＤＭ）のシーケンス２１４に変換する。マルチプレクサ２０４はアナログ出力（ＡＭ）のシーケンス２２０を数値列で表現し、デジタル出力（ＤＭ）のシーケンスはさらに、数値列で表現される。個々のデジタル出力ＤＭを、シリアル形式かまたはパラレル形式かで表現することができ、これは用いられるＡ／Ｄ変換器のタイプに依存する。一つの好ましい実施形態においては、たとえば、Ａｎａｌｏｇ  Ｄｅｖｉｃｅｓ  ＡＤ５７１  Ａ／Ｄ変換器が用いられる。図示するとおり、（シーケンス状の各シリアルまたはパラレルデジタル出力のための）デジタル出力は、最下位ビット（ＬＳＢ）から最上位ビット（ＭＳＢ）におよぶ多くのビットを含む。
【００１８】
回路２００は、制御回路２１６を含む。制御回路２１６は、制御回路２１６により読み取られるアナログ出力のシーケンスを選択する選択入力２１８を、数値列で始動させる。制御回路２１６は、少なくとも一つのデジタル出力２１４が、格納された正常範囲２１７内にない場合、デジタル出力のシーケンス２１４と、デジタル出力２１４と対応する格納された正常範囲のシーケンス２１７とを比較して、エラー出力２１９を供給または始動させる。制御回路２１６は、好ましくはマイクロコントローラ、たとえばＮａｔｉｏｎａｌ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社のＣＯＰ８ＳＧＥ７２８Ｍ８を含む。制御回路２１６のバックグラウンドでは、エラーチェック（正常範囲のチェッキング）が作動する。制御回路はさらに、アナログシステム２０２のいくつかの有用なパラメータを表現するリアルタイム出力２２１を供給する。一般的なトランスミッタの用途において、対象となるパラメータは、プロセス制御のために表示されるかまたは用いられる補償された圧力、温度、または流れである。
【００１９】
図２Ａに図示する構成では、すべてが独自の重複しない正常範囲を有するアナログ入力Ａ１、Ａ２、Ａ３、…  ＡＮの間での短絡によるエラーのチェッキングが備えられている。二つのアナログ入力が、短絡２３０により互いに短絡したとき、結果として電圧は、その範囲が重複しないため、単一の正常範囲内だけにあることが可能であり、二つの異なる範囲にまたがることはない。この結果、短絡したアナログ入力の少なくとも一つか、時としてその双方かが、正常範囲外であるとして検出される。複数のアナログ入力のうち二つが短絡することにより、少なくとも一つのデジタル出力が、それに対応する正常範囲を超えることが生じる。
【００２０】
図２Ａに図示する構成ではさらに、Ａ／Ｄ２０８の出力ビットの一つがスタックすることによるエラーのチェッキングが備えられている。ビットが継続して一つの論理状態（０または１）にあり続ける場合、ビットはスタックしたと見なされ、言い換えれば、給電レールの一つと短絡していると見なされる。スタックしたビットがある場合、アナログ入力はそれぞれ異なる範囲内にあるため、スタックしたビットの影響は、シーケンスのそれぞれの出力に対して異なる割合であり、制御回路２１６により、デジタル出力の一つがそれに対応する格納された正常範囲外にあることが検出される可能性が高い。デジタル出力のシーケンスは、一連のビットを有するデジタルワードを含み、ビットの一つがスタックすることにより、少なくとも一つのデジタル出力が、それに対応する正常範囲を超えることが生じる。
【００２１】
図２Ｂは、図２Ａに図示されたシステムにおける、バックグラウンドでのエラーチェックの例の、簡略化されたフローチャートを図示する。プログラムフローは、スタート２５０からスタートして進み、判定ブロック２５２において、現在の出力ＤＭ（すなわち選択入力がＭであるときの出力Ｄ）と、範囲Ｍのための格納された正常範囲データとを比較する。出力ＤＭが正常範囲内にある場合、プログラムフローはその後、ライン２５４、２５６に沿って機能ブロック２５８へ進む。機能ブロック２５８では、バックグラウンドプログラムが選択入力Ｍを待ち受け、次の番号に変更する。判定ブロック２５２において出力ＤＭが正常範囲内にない場合、プログラムフローはその後、ライン２６０に沿って、エラー出力２１９（図２Ａ）を始動させる機能ブロック２６２に進み、その後ライン２６４、２５６に沿って機能ブロック２５８に進む。選択入力Ｍが変化すると、プログラムフローはその後再度スタートし、ライン２６６に沿って判定ブロック２５２へ戻る。
【００２２】
図２Ａ〜２Ｂに図示された構成は、スタックしたビットおよび短絡したピンを、きわめて確実に検出するという利点を有する。不正確なデータをデジタル出力に供給するという問題は、スタックしたビットおよび短絡した入力ピンについて確実に警告するエラー出力を供給することにより解決される。
【００２３】
図３Ａは、動的に変化する入力範囲を有する回路３００およびエラー出力２１９の、第２の実施形態を図示している。図２Ａにおいて用いられている参照番号と同一である、図３Ａにおいて用いられている参照番号は、同一または類似の特徴を示す。
【００２４】
回路３００は、アナログシステム３０２からの複数のアナログ入力Ａ１、Ａ２、Ａ３、…  ＡＮを受信する。それぞれのアナログ入力は、関連する正常な動作範囲（範囲１、範囲２、範囲３、…  範囲Ｎ）を有する。アナログシステム３０２は特に、奇数に番号付けされたアナログ入力（Ａ１、Ａ３、…）が奇数の正常な動作範囲内になり、偶数に番号付けされたアナログ入力（Ａ２、Ａ４、…）が偶数の正常な動作範囲内になるように構成されている。好ましい実施形態においては、アナログ入力の奇数および偶数の動作範囲が重複せず、二つの動作範囲はそれぞれ、Ａ／Ｄ２０８の入力範囲のおよそ半分に広がる。もう一つの好ましい実施形態においては、偶数範囲と奇数範囲との間に間隔を空ける低電圧が存在し、エラーを検出する可能性が高まる。一般的なアナログシステム３０２においては、アナログ入力は、スケーリング、反転、またはレベルシフティングの組み合わせにより、交互に番号付けされたアナログ入力が交互の正常動作範囲内にあるように調整される。（一つは奇数、一つは偶数の）隣接するピンの間での短絡のために、隣接する入力の一つが、その正常範囲外に引き出される可能性が高い。出力２１４におけるスタックしたビットにより、偶数の出力と奇数の出力との間で、一般的には二倍の異なるエラーが生じ、このためエラーが容易に認識される。アナログ電圧のスケーリング、反転またはレベルシフティングのために用いることができる調整回路の例が、図８Ａ、８Ｂ、８Ｃに関連して下記に記載されている。
【００２５】
回路３００では、格納された正常範囲データは、偶数の正常範囲データおよび奇数の正常範囲データを含む。その他の点では、回路３００は回路２００と類似している。
【００２６】
図３Ｂは、図３Ａに図示されたシステムにおいて有用である、バックグラウンドでのエラーチェックの、簡略化されたフローチャートの例を図示する。プログラムフローは、スタート３０１から開始し、ライン３０３に沿って判定ブロック３０４に進む。判定ブロック３０４において、現在の選択入力番号“Ｍ”が検証されて、偶数か否かが調べられる。入力番号“Ｍ”が偶数の場合、プログラムフローはその後、ライン３０６に沿って判定ブロック３０８に進む。番号“Ｍ”が偶数でない場合、プログラムフローはその後、ライン３１０に沿って判定ブロック３１２に進む。
【００２７】
判定ブロック３０８において、Ａ／Ｄ入力ＤＭが検証されて、ＤＭが偶数の格納された正常範囲内にあるかどうかが調べられる。ＤＭが偶数の格納された正常範囲内にある場合、プログラムフローはその後、ライン３１４および３１６に沿って、作用ブロック３１８へと進む。作用ブロック３１８では、Ｍの値が更新されるまで待機がかけられ、プログラムフローはその後、ライン３２０、３０３に沿って進み、Ｍの次の値のためにプロセスをはじめからやり直す。
【００２８】
判定ブロック３０８において、ＤＭが偶数の格納された正常範囲にない場合、プログラムフローはその後、ライン３２２に沿って作用ブロック３２４に進む。作用ブロック３２４はエラーを報告し（図３Ａの出力２１９を始動させ）、プログラムフローはその後、ライン３２６、３１６に沿って作用ブロック３１８に進む。
【００２９】
判定ブロック３１２において、ＤＭが奇数範囲にある場合、プログラムフローはその後、ライン３２８、３１６に沿って作用ブロック３１８に進む。判定ブロック３１２において、Ｄｍが奇数範囲にない場合、プログラムフローはその後、ライン３３０に沿って作用ブロック３２４に進む。
【００３０】
図３Ａ〜３Ｂに図示された構成では、ただ二つの格納された正常範囲を用いてエラーチェックが行われる。
【００３１】
単一のアナログ電圧、たとえば給電レールを抵抗によりスケーリングして、上位の（奇数）範囲内にある一つのアナログ入力、および下位の（偶数）範囲内にもう一つのアナログ入力を供給することができる。付加的なエラーチェックとして、制御回路２１６は、二つの読み取り値を比較して、抵抗によるスケーリングの定数比を検証することができる。
【００３２】
図４Ａは、動的に変化する入力範囲を有する回路４００およびエラー出力２１９の、第３の実施形態を図示している。図３Ａにおいて用いられている参照番号と同一である、図４Ａにおいて用いられている参照番号は、同一または類似の特徴を特定する。
【００３３】
図４Ａの回路４００は、Ａ／Ｄ２０８のリファレンス入力２１０に接続する第１のスイッチ４０６を含む。リファレンスソース２１３は、第１のリファレンス４０２を生成し、さらに第１のリファレンス４０２と異なる第２のリファレンス４０４を生成する。
【００３４】
制御回路２１６は、奇数に番号付けされたアナログ入力（Ａ１、Ａ３、…）が選択されたとき、第１のリファレンス４０２がアナログ・デジタル変換器２０８に接続するように、第１のスイッチ４０６を制御する。制御回路２１６は、偶数に番号付けされたアナログ入力（Ａ２、Ａ４、…）が選択されたとき、第２のリファレンス４０４がアナログ・デジタル変換器に接続するように、第１のスイッチ４０６を制御する。第１のスイッチ４０６による切り替えにより、Ａ／Ｄ変換器２０８の出力の範囲をシフトする。簡潔にいえば、Ａ／Ｄ変換器の出力ＤＭは、Ａ／Ｄ変換器のリファレンス入力２１０における電圧により分割された、アナログ出力ＡＭにおける電圧の結果に応じてスケーリングされたデジタルワードである。したがって、制御回路２１６のデータ２１５は、シフトされた正常範囲のデータとして格納される。図４Ａの構成により、アナログ入力の隣接するピンの間のエラー検出が提供される一方で、下位の範囲に対するＡ／Ｄ変換器の分解能の向上が提供される。その他の点では、図４Ａの回路４００は、図３の回路３００に類似している。
【００３５】
図４Ｂは、図４Ａに図示されたシステムにおけるエラーチェックの、簡略化されたフローチャートを図示する。図３Ｂにおいて用いられている参照番号と同一である、図４Ｂにおいて用いられている参照番号は、同一または類似の特徴を特定する。図４Ｂにおいて、判定ブロック３０９、３１３は、ＤＭが（図３Ｂの）範囲ではなく、シフトされた範囲にあることを検証する。その他の点では、図４Ｂのフローチャートは、図３Ｂのフローチャートと類似している。
【００３６】
図４Ａ〜４Ｂに図示された構成では、リファレンス入力がシフトして、下位の（偶数）範囲にある下位の値が付されたアナログ入力をブーストするため、奇数および偶数の範囲の双方にアナログ入力が供給されてＡ／Ｄ変換器２０８の出力範囲全体を用いることが提供される。
【００３７】
図５は、動的に変化する入力範囲を有する回路５００およびエラー出力２１９の、第４の実施形態を図示している。図４Ａにおいて用いられている参照番号と同一である、図５において用いられている参照番号は、同一または類似の特徴を特定する。
【００３８】
図５において、回路５００は、第２のスイッチ５０２を含む。Ａ／Ｄ変換器２０８には、差アナログ入力＋ＩＮおよび−ＩＮが備えられる。第２のスイッチ５０２は、−ＩＮ作動入力に接続され、アナログ入力ＡＭは、＋ＩＮ差分入力に接続される。制御回路２１６は第２のスイッチ５０２を制御して、−ＩＮ差分入力に、第２のリファレンス４０４の選択された一つと、共通導体５０４（ゼロボルト）とを接続する。スイッチ４０６および５０２は、Ａ／Ｄ変換器２０８の範囲の上限および下限の双方がシフトされ得るように、同期して動作される。この構成により、Ａ／Ｄ変換器の高度な分解能を保持する一方で、エラー検出を向上させることができる。偶数範囲のスイッチ構造に入力された場合、奇数範囲の入力値により、最大カウントＡ／Ｄ出力値ＤＭが生じる。同様に、奇数範囲のスイッチ構造に入力された場合、偶数範囲の入力値により、最小カウントＡ／Ｄ入力値ＤＭが生じる。その他の点では、図５の回路５００は、図４Ａの回路４００に類似している。
【００３９】
図６は、Ａ／Ｄ変換器のリファレンス入力に、リファレンス電圧６０２の選択可能なレベルを供給する、リファレンススイッチ回路６００の一つの実施形態を図示している。レベルの選択は、制御回路からの、たとえばマイクロコントローラからの制御ライン６０４により制御される。
【００４０】
制御ライン６０４は、スイッチ６０６を始動させ、抵抗６０８が短絡する。抵抗６０８は、抵抗６１０、６１２とともに抵抗分圧器６１４の内部にある。抵抗分圧器６１４は、ライン６１６を通じて、バッファ回路６１８にリファレンス電圧を供給する。たとえば、図４Ａのリファレンス２１３およびスイッチ４０６に代えて、リファレンススイッチ回路６００を用いることができる。
【００４１】
リファレンススイッチ回路６００は、奇数に番号付けされたアナログ入力が選択されたとき、第１のレベルにおいて、第１のリファレンスを生成するよう制御され、偶数に番号付けされたアナログ入力が選択されたとき、第２のレベルにおいて、第１のリファレンスを生成するよう制御される。
【００４２】
図７は、たとえば図２〜６において上述したような回路およびソフトウェアを用いることができる送信回路７００の、一つの例を示すブロック図である。図７には、機能モジュール電子機器７５０が、シャントレギュレータ６９９およびループ帰還抵抗７０１を通して、２線式プロセス制御ループ７１８に接続されて示されている。一連のカスケード式電圧レギュレータ７０２、７０４、７０６は、機能モジュール電子機器７５０に、さらにはセンサモジュール電子機器７５２に、ループ７１８からの電力を接続する。センサモジュール電子機器７５２はさらに、プロセス変数センサ７１２を通して、プロセス変数に接続されて示されている。さらに、光学出力ディスプレイ７１４が示されている。
【００４３】
ループオーバーライド回路７６２は、エラー出力としての機能を果たし、図２〜５に関連して上述し、デジタル・アナログ（Ｄ／Ａ）変換器７２２に接続するマイクロコントローラ７３８と、アナログ・デジタル（Ａ／Ｄ）変換器、マルチプレクサ、およびリファレンスを含む多重変換回路７６４とに、部分的に組み込まれる。多重変換回路７６４は、（ループ電流を感知する）抵抗７０１のセンス電圧を測定し、さらにノード７０３、７０５、７０７において、調整された電源電圧を感知するよう構成される。多重変換回路７６４はさらに、電圧レギュレータ７０４からの電源電流を表現する、ノード７０９における電圧を測定する。
【００４４】
動作中、マイクロコントローラ７３８は、ループ７１８を通して電流Ｉを、およびその電流上に変調されたあらゆるデジタルデータを、Ｄ／Ａ７２２およびシャントレギュレータ６９９を用いて制御するよう構成される。多重変換回路７６４は、感知されたさまざまなアナログ電圧を表現する出力７６５（図２〜５の出力２１４に相当する）を供給する。さらに多重変換回路７６４を、送信回路７００内のその他の電圧または構成要素に接続することもできる。マイクロコントローラ７３８は、エラー、たとえば図２〜５に関連して上述したような短絡したピンまたはスタックした出力ビットを検出するために用いられる正常範囲データ（図２〜５のデータ２１５、２１７に相当する）を格納するメモリ７４０を含む。
【００４５】
短絡またはスタックしたビットを検出すると、マイクロコントローラ７３８はライン７６１上にアラーム信号を送信し、ループオーバーライド回路７６２を始動させる。ループ７１８を通して流れる電流Ｉはその後、固定された電流レベルに設定される。いくつかの実施形態においては、その他の回路に対し、所望の出力を供給するのに十分な電力を供給するために、装置内の回路を断路または遮断することができる。ループオーバーライドを備えるための一つの手法としては、装置を断路することか、あるいはプロセス制御ループから装置をオフラインにすることがある。ループ電流の変化は、ループ７１８に向けた送信回路７００内の故障を示唆し、これを用いて、ループに繋がれた制御システムにより、安全計装システム（ＳＩＳ）を用いて制御されたプロセスをシャットダウンする処置を取ることができる。
【００４６】
図７は、マイクロコントローラ７３８に接続された、光学的なウォッチドッグ回路７５０をさらに図示している。ウォッチドッグ回路７５０が用いられるときは、マイクロコントローラ７３８により周期的に起動される必要がある。マイクロコントローラ７３８が、ウォッチドッグ回路７５０の起動を停止した場合、故障が発生したものと判断される可能性がある。これに限るものではないが、例として、誤ったプログラムフロー、マイクロプロセッサまたはメモリの故障、クロックエラー等が含まれる。ウォッチドッグ回路７５０が起動されないと、ウォッチドッグ回路７５０は、ループオーバーライド回路７６２に信号を送り、ループオーバーライド回路７６２により、プロセスループ７１８上のアラーム電流レベルを駆動させる。
【００４７】
図８Ａ、８Ｂ、８Ｃは、アナログシステム内において、アナログ入力のスケーリング、反転またはレベルシフティングを提供するために用いることができる回路を図示している。図８Ａは調整回路を図示し、この回路ではアナログシステムからのアナログ電圧８００が、増幅器８０２により増幅されて、Ａ／Ｄ変換器の入力に接続され得るスケーリングされた出力８０４を供給する。図８Ｂは調整回路を図示し、この回路ではアナログシステムからのアナログ電圧８１０が、抵抗分圧器により制御される分だけスケールダウンされて、Ａ／Ｄ変換器の入力に接続され得るスケールダウンされた出力８１４を供給する。図８Ｃは調整回路を図示し、この回路ではアナログ電圧８２０が、抵抗を介して、増幅器８２２の反転入力８２１に接続される。リファレンス電圧８２４はさらに、抵抗を介して、反転入力８２１に接続される。図８Ｃに示す構成では、抵抗値を選択することによるスケーリング、反転およびレベルシフティング、およびＡ／Ｄ変換器の入力に接続することができる出力８２６を供給するためのリファレンス電圧８２４が備えられる。
【００４８】
一つの実施形態に関連して説明した特徴は、その他の実施形態に適宜応用することが可能である。好ましい実施形態を参照して本発明を説明したが、当業者においては、本発明の範囲から逸脱することなく、形態および詳細において変更を行うことが可能であることが理解されよう。
【図面の簡単な説明】
【００４９】
【図１】アナログ・デジタル変換システムの従来技術である。
【図２Ａ】動的に変化する入力範囲を有する回路の第１の実施形態である。
【図２Ｂ】図２Ａに図示された回路内でのエラーチェック方法の、第１の簡略化されたフローチャートである。
【図３Ａ】動的に変化する入力範囲を有する回路の第２の実施形態である。
【図３Ｂ】図３Ａに図示された回路内でのエラーチェック方法の、第２の簡略化されたフローチャートである。
【図４Ａ】動的に変化する入力範囲を有する回路の第３の実施形態である。
【図４Ｂ】図４Ａ、図５に図示された回路内でのエラーチェック方法の、第３の簡略化されたフローチャートである。
【図５】動的に変化する入力範囲を有する回路の第４の実施形態である。
【図６】リファレンス回路の実施形態である。
【図７】図２〜６にて上述した回路および方法を用いることができる送信回路のブロック図である。
【図８Ａ】アナログシステムにおいて、アナログ入力のスケーリング、反転またはレベルシフティングを供給するために用いることができる回路である。
【図８Ｂ】アナログシステムにおいて、アナログ入力のスケーリング、反転またはレベルシフティングを供給するために用いることができる回路である。
【図８Ｃ】アナログシステムにおいて、アナログ入力のスケーリング、反転またはレベルシフティングを供給するために用いることができる回路である。
【図１】
2007534272.tif 000003
【図２Ａ】
2007534272.tif 000004
【図２Ｂ】
2007534272.tif 000005
【図３Ａ】
2007534272.tif 000006
【図３Ｂ】
2007534272.tif 000007
【図４Ａ】
2007534272.tif 000008
【図４Ｂ】
2007534272.tif 000009
【図５】
2007534272.tif 000010
【図６】
2007534272.tif 000011
【図７】
2007534272.tif 000012
【図８Ａ】
2007534272.tif 000013
【図８Ｂ】
2007534272.tif 000014
【図８Ｃ】
2007534272.tif 000015
【国際調査報告】
2007534272.tif 000016
2007534272.tif 000017
2007534272.tif 000018