(57)【要約】  ノイズシェーピングフィルタリングを備えたシグマデルタ変調器（ＳＤ）を含むアナログディジタル変換器。信号伝達フィルタリングが、シグマデルタ変調器のフィードバックループ内に導入される。これは、例えば、フィードバックループのフォワードパスにおける信号伝達フィルタ（Ｌ）およびループのフィードバックパスにおける相補的信号伝達パス（Ｈ）によって、ノイズシェーピングフィルタリングに影響を及ぼすことなく実施されてもよい。アナログディジタル変換器は、通信受信機において、チャンネルフィルタリング、ＦＭ復調、および／または、映像排除に使用されてもよい。
2007528138.tif 000002
【特許請求の範囲】
【請求項１】
シグマデルタ変調器が、フォワードパスおよびフィードバックパスを備えたフィードバックループを含み、フォワードパスが、アナログ入力信号を受信する第１の入力を備えた加算ノードと、前記加算ノードの出力に結合されたノイズシェーピングフィルタリング手段と、ノイズシェーピングフィルタリング手段の出力に結合された量子化器とを備え、フィードバックパスが、量子化器の出力信号を供給するために、加算ノードの第２の入力に接続された、
アナログ入力信号をアナログディジタル変換するための前記シグマデルタ変調器を備えたアナログディジタル変換器であって、
フォワードパスおよびフィードバックパスの両方が、フィルタリング信号伝達関数をさらに設定するように構成されたフィルタリング手段を有することを特徴とするアナログディジタル変換器。
【請求項２】
フィードバックループのフォワードパスが、前記ノイズシェーピングフィルタリング手段に加えて、フィルタリング信号伝達関数を設定するための第１のフィルタを備え、
フィードバックループのフィードバックパスが、フィルタリング信号伝達関数を設定するための第２のフィルタを備え、
第１のフィルタの伝達関数と第２のフィルタの伝達関数との積が、周波数にほとんど依存しないことを特徴とする、
請求項１に記載のアナログディジタル変換器。
【請求項３】
入力信号Ｘを受信するための入力および出力信号Ｙを提供するための出力を有する請求項１に記載のアナログディジタル変換器であって、シグマデルタ変調器が、
加算ノード、第１のフィルタ、第２のフィルタ、第３のフィルタ、比較器、および、ディジタルアナログ変換器と、
アナログディジタル変換器の入力および第２のフィルタの出力を加算ノードに結合するための手段と、
第１のフィルタを第３のフィルタにカスケード接続するための手段と、
前記第１のフィルタおよび第３のフィルタからなるカスケードを加算ノードの出力と比較器の入力との間に結合するための手段と、
比較器の出力をアナログディジタル変換器の出力およびディジタルアナログ変換器の入力に結合するための手段と、
ディジタルアナログ変換器の出力を第２のフィルタの入力に結合するための手段とを備え、
それによって、第１のフィルタの伝達関数と第２のフィルタの伝達関数との積が周波数に依存しないことを特徴とする、
請求項１に記載のアナログディジタル変換器。
【請求項４】
前記積が「１」にほぼ等しいことを特徴とする、請求項２または３に記載のアナログディジタル変換器。
【請求項５】
第１および第２の入力および１つの出力を備えた第２の加算ノード、前記第１の加算ノードの出力と第２の加算ノードの第１の入力との間に接続された伝達関数Ｆ１を備えた第１のフィルタ、量子化器の出力と第２の加算ノードの第２の入力との間に接続された伝達関数Ｆ２を備えた第２のフィルタ、および、第２の加算ノードの出力と量子化器の入力との間に存在する伝達関数Ｆ３を備えた第３のフィルタとを特徴とし、伝達関数Ｆ１／（Ｆ１＋Ｆ２）が、アナログディジタル変換器のフィルタリング信号伝達関数を提供することを特徴とする、請求項１に記載のアナログディジタル変換器。
【請求項６】
第２のフィルタの伝達関数Ｆ２が、第１のフィルタの伝達関数Ｆ１と相補的であり、それによって、伝達関数Ｆ１と伝達関数Ｆ２との和が、ほぼ周波数に依存せず、かつ、第３のフィルタが、ノイズシェーピング機能を提供することを特徴とする、請求項５に記載のアナログディジタル変換器。
【請求項７】
入力信号（Ｘ）を受信するための入力および出力信号（Ｙ）を提供するための出力を有する請求項１に記載のアナログディジタル変換器であって、シグマデルタ変調器が、
入力信号（Ｘ）を第１の加算ノードに接続するための手段と、
第１の加算ノードに結合された入力および第２の加算ノードに結合された出力を有する第１のフィルタと、
アナログディジタル変換器の出力に結合された入力および第２のフィルタの入力に結合された出力を有するディジタルアナログ変換器と、
第２の加算ノードに結合された第２のフィルタの出力と、
第２の加算ノードに結合された入力およびアナログディジタル変換器の出力に量子化器を介して結合された出力を有する第３のフィルタと、
第１の加算ノードにさらに結合されたディジタルアナログ変換器の出力とを備え、
それによって、第１および第２のフィルタの伝達関数の和が、ほぼ周波数に依存しないことを特徴とする、
請求項１に記載のアナログディジタル変換器。
【請求項８】
第１および第２のフィルタの伝達関数の和が「１」にほぼ等しいことを特徴とする、請求項６または７に記載のアナログディジタル変換器。
【請求項９】
シグマデルタ変調器が、１つかまたはそれ以上の利得制御ステージを備えたことを特徴とする、請求項１から８のいずれか一項に記載のアナログディジタル変換器。
【請求項１０】
第２のフィルタが、量子化器の出力に接続された入力およびディジタルアナログ変換器を介して少なくとも１つの加算ノードに結合された出力を有するディジタル的に実施されたフィルタであることを特徴とする、請求項２または５に記載のアナログディジタル変換器。
【請求項１１】
入力信号Ｘを受信するための入力および出力信号Ｙを提供するための出力を有する請求項１に記載のアナログディジタル変換器であって、アナログディジタル変換器が、
第１の加算ノード、第２の加算ノード、第１のディジタルアナログ変換器、第２のディジタルアナログ変換器、第１のフィルタ、第２のフィルタ、第３のフィルタ、および、量子化器と、
第１のディジタルアナログ変換器の入力を量子化器の出力に結合し、かつ第１のディジタルアナログ変換器の出力を第１の加算ノードに結合するための手段と、
第１のフィルタの入力を第１の加算ノードに結合し、かつ第１のフィルタの出力を第２の加算ノードに結合するための手段と、
第２のフィルタの入力を変換器の出力に結合し、かつ第２のフィルタの出力を第２のディジタルアナログ変換器の入力に結合するための手段と、
第２のディジタルアナログ変換器の出力を第２の加算ノードに結合するための手段と、
第３のフィルタの入力を第２の加算ノードに結合し、かつ第３のフィルタの出力を量子化器の入力に結合するための手段と、
アナログディジタル変換器の出力を量子化器の出力に結合するための手段とを備え、
第１のフィルタの伝達関数と第２のフィルタの伝達関数のアナログバージョンとの和が、変換器のループ帯域幅内において一定であることを特徴とする、
請求項１に記載のアナログディジタル変換器。
【請求項１２】
請求項１から１１のいずれか一項に記載のアナログディジタル変換器を備えた受信機。
【請求項１３】
受信機が、複数の通信チャンネルを受信するための手段、前記通信チャンネルの少なくとも一部分を周波数変換するための混合器、混合器の出力信号をアナログディジタル変換するためのアナログディジタル変換器を備え、シグマデルタ変調器の信号伝達関数が、所望のチャンネルの周波数帯域に実質的に対応する通過帯域を有し、その通過帯域を越える干渉チャンネルが、十分に減衰させられることを特徴とする、請求項１に従属する範囲における請求項１２に記載の受信機。
【請求項１４】
入力信号が、ＦＭ変調アナログ信号であり、信号をＦＭ復調するために、入力信号の周波数帯域内において、第１および第２のフィルタの一方が、微分器であり、かつ、第１および第２のフィルタの他方が、積分器であることを特徴とする、請求項３から１２のいずれか一項に従属する範囲における請求項１２に記載の受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力信号をアナログディジタル変換するためのシグマデルタ変調器を備えたアナログディジタル変換器に関し、そのシグマデルタ変調器は、フォワードパスおよびフィードバックパスを備えたフィードバックループを含み、フォワードパスは、アナログ入力信号を受信する第１の入力を備えた加算ノード、その加算ノードの出力に結合されたノイズシェーピングフィルタリング手段、および、ノイズシェーピングフィルタリング手段の出力に結合された量子化器を備え、フィードバックパスは、量子化器の出力信号を供給するために、加算ノードの第２の入力に接続される。
【０００２】
そのようなアナログディジタル変換器は、この分野で良く知られており、それらは、例えば、複数の通信チャンネルを受信する受信機において使用され、その受信機においては、通信チャンネルの少なくとも一部分を周波数変換するために、混合器が、提供され、また、アナログディジタル変換器は、混合器の出力信号をディジタル信号に変換する役割をなす。この種の受信機は、例えば、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．３５，Ｎｏ  １２，Ｄｅｃｅｍｂｅｒ  ２０００におけるＥ．Ｊ．ｖａｎ  ｄｅｒ  Ｚｗａｎらの「Ａ  １０．７−ＭＨｚ  ＩＦ−ｔｏ−Ｂａｓｅｂａｎｄ  ΣΔＡ／Ｄ  Ｃｏｎｖｅｒｓｉｏｎ  Ｓｙｓｔｅｍ  ｆｏｒ  ＡＭ／ＦＭ  Ｒａｄｉｏ  Ｒｅｃｅｉｖｅｒｓ」という論文から知ることができる。
【背景技術】
【０００３】
引用された上述の公知の受信機は、所望の通信チャンネルを通過させるために、また、望ましくない１つあるいは複数の隣接チャンネルを抑圧するために、混合器の出力とシグマデルタ変調器の入力との間に低域通過フィルタまたは帯域通過フィルタを備える。この種の受信機の大きな欠点は、厳しい要求がチャンネルフィルタに課されることである。フィルタには、最小限のノイズおよび信号歪みのみ加えるべきであり、また、隣接干渉を抑圧するに足る十分に高い次数を有するべきである。アナログディジタル変換に先立って、チャンネルフィルタのこれらの欠点を回避するために、より一般的なアプローチは、アナログディジタル変換器の後方におけるディジタル領域にチャンネルフィルタリング機能を配置することである。この概念においては、ディジタルフィルタリングは、現在、アナログフィルタリングよりも経済的にかつ正確に実行されるという事実が利用される。しかしながら、それの１つの欠点は、アナログディジタル変換のサンプリングレートが所望のチャンネルへの干渉であるエイリアシングを防止するほどに十分に高くなければならないことである。第２の欠点は、とりわけ、混合器の出力における干渉は、所望のチャンネルのレベルよりもはるかに大きいレベルを有するかもしれないので、アナログディジタル変換器のダイナミックレンジは極めて大きくなければならないことである（例えば、１００ｄＢ）。結論は、アナログディジタル変換器において、また、その後方のディジタル回路において、サンプリングレートおよび／またはビット数／サンプルは極めて大きくなるように選択されなければならないということである。したがって、アナログディジタル変換器およびその後方のディジタル回路の電力消費は、大きくなる。さらに、アナログディジタル変換器における非線形歪みが、たぶん発生するであろう。従来技術による受信機の欠点をより許容できるものにするために、上述の論文は、また、アナログディジタル変換器の前方にチャンネルフィルタリングの一方の部分を有し、アナログディジタル変換器の後方にチャンネルフィルタリングの他方の部分を有することを提案している。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の１つの目的は、上述した問題を大きく軽減することであり、そのために、本発明によるアナログディジタル変換器は、フォワードパスおよびフィードバックパスの両方が、フィルタリング信号伝達関数をさらに設定するように構成されたフィルタリング手段を有することを特徴とする。より詳細には、本発明の目的は、複数の通信チャンネルを受信するための手段、その通信チャンネルの少なくとも一部分を周波数変換するための混合器、および、混合器の出力信号をアナログディジタル変換するための上述したようなアナログディジタル変換器を備えた受信機を提供することであり、シグマデルタ変調器の信号伝達関数は、所望のチャンネルの周波数帯域にほぼ対応する通過帯域を有し、その通過帯域を越える干渉チャンネルは、十分に減衰させられる。本発明の主たる目的は、チャンネル選択フィルタリングが、ΣΔ変調器のループの前方においてこのフィルタリングが実施される場合よりも極めて簡単にΣΔ変調器のループ内において実施されてもよいことである。チャンネルフィルタリングは、所望のチャンネルの近隣における大きな干渉がΣΔ変調器に過負荷をかけることを防止しなければならず、また、これは、フィードバックループの前方における信号に比較すれば信号が相当に減少するフィードバックループ内においてはるかに簡単にかつより小さいノイズ指数によって実施されてもよい。また、一般的にはΣΔ変調器に続くディジタルデシメーションフィルタが隣接チャンネルの残部をさらに抑圧するので、ここでは、ディジタル後処理に要求される一般的にはかなり小さな信号対雑音比は、小さなオーバーサンプリングを備えた低次の単一ビットアナログΔΣ変換器によって簡単に得ることができる。さらに、単一ビットΣΔ変換器の利点は、量子化器として簡単な１レベル比較器を使用することができ、そして、多くの場合、比較器と入力加算ノードとの間のフィードバックパスにおけるディジタルアナログ変換器を簡単化できることである。
【０００５】
本発明による構成によれば、単一フィルタ構成において、ノイズシェーピング機能とチャンネルフィルタリング機能とを組み合わせることは十分に可能である。その例が、本出願の図１に示される。しかしながら、好ましくは、チャンネルフィルタリングのためのフィルタ手段およびノイズシェーピングのためのフィルタ手段は、分離され、それによって、それらのそれぞれが、最適化されてもよい。そのような実施形態を備えた受信機の例は、フィードバックループのフォワードパスが、そのノイズシェーピングフィルタリング手段に加えて、フィルタリング信号伝達関数を設定するための第１のフィルタを備えたこと、フィードバックループのフィードバックパスが、フィルタリング信号伝達関数を設定するための第２のフィルタを備えたこと、および、第１のフィルタの伝達関数と第２のフィルタの伝達関数との積が、周波数にほとんど依存しないことを特徴とする。
【０００６】
チャンネルフィルタリングおよびノイズシェーピングを同様に独立して設計することのできる本発明による受信機の別の実施形態は、第１および第２の入力と１つの出力とを備えた第２の加算ノード、上述した第１の加算ノードの出力と第２の加算ノードの第１の入力との間に接続された伝達関数Ｆ１（ｓ）を備えた第１のフィルタ、量子化器の出力と第２の加算ノードの第２の入力との間に接続された伝達関数Ｆ２（ｓ）を備えた第２のフィルタ、および、第２の加算ノードの出力と量子化器の入力との間に存在する伝達関数Ｆ３（ｓ）を備えた第３のフィルタとを特徴とし、伝達関数Ｆ１（ｓ）／（Ｆ１（ｓ）＋Ｆ２（ｓ））が、アナログディジタル変換器のフィルタリング信号伝達関数を提供する。この実施形態において、第１および第２のフィルタの伝達関数の和Ｆ１（ｓ）＋Ｆ２（ｓ）が、１に等しければ、お互いに相補的なものであるこれらの２つのフィルタは、お互いにチャンネルフィルタリングを実行し、第３のフィルタは、ノイズシェーピングを実行する。
【０００７】
すでに上述したように、本発明の目的の１つは、アナログディジタル変換器によって生成された信号のダイナミックレンジを減少させ、それによって、それらの信号を処理しなければならないディジタル回路の複雑さを減少させることである。適切に設計された自動利得制御によってダイナミックレンジをさらに減少させることができ、そのために、本発明の受信機は、さらに、シグマデルタ変調器のフィードバックループが、１つかまたはそれ以上の利得制御ステージを備えたことを特徴とする。また、ダイナミックレンジは、ΣΔ変調器の前方におけるＡＧＣステージによって減少させられてもよいが、ΣΔ変調器のフィードバックループ内において自動利得制御を実行することが都合が良いかもしれない。なぜなら、ＡＧＣステージは、大きな干渉信号をそれほど受けなくなり、それによって、線形性に関する要求は、それほど厳しいものではなくなるからである。
【０００８】
本発明によるループ内信号伝達フィルタリングを備えたアナログディジタル変換器は、関心のある周波数帯域内にある信号を通過させかつこの周波数帯域の外側にある信号を排除するのに使用されるだけでなく、関心のあるこの周波数帯域内にある信号をフィルタリングするのに使用することもできる。それの第１の例は、映像チャンネルが所望のチャンネルに漏れる傾向があるいわゆる「低ＩＦ」受信機の場合である。その場合、アナログディジタル変換器に先行する混合器は、ポリフェーズ（複素数）信号を供給しなければならず、かつ、ΣΔ変調器は、ポリフェーズ（複素数）信号を処理するように実施されなければならない。すべてのフィルタ、量子化器、および、ＤＡ変換器は、ポリフェーズ信号を処理するように実施されなければならない。さらに、第１のフィルタと相補的なものである第２のフィルタは、ΣΔ変調器のループ安定性を維持する役割をなす。ΣΔ変調器のループ内における映像排除フィルタリングの利点は、より小さな電力消費およびより小さなチップ面積でそれを簡単に実施できることである。ポリフェーズフィルタは隣接チャンネルを排除するための帯域通過フィルタリングおよび映像排除フィルタリングの両方を実現できることが分かる。
【０００９】
関心のある周波数帯域内にある信号のフィルタリングのもう１つの例は、ＦＭ変調信号のための受信機の場合であり、それは、信号をＦＭ復調するために、入力信号の周波数帯域内において、第１および第２のフィルタの一方が、微分器であり、かつ、第１および第２のフィルタの他方が、積分器であることを特徴とする。この場合、微分器−積分器の組み合わせは、ＦＭ変調信号をＡＭ変調ディジタル信号に変換し、そして、そのＡＭ変調ディジタル信号は、アナログディジタル変換器の後方において、ディジタル処理で容易に復調することができる。繰り返すと、ΣΔ変調器のループ内におけるフィルタリングの利点は、より小さな電力消費およびより小さなチップ面積でそれを簡単に実施できることである。
【００１０】
さらに、本発明は、時間連続アナログΣΔ変調器によって、あるいは、時間離散アナログΣΔ変調器（スイッチドキャパシタンスによる実施形態）によって実施されてもよいことが分かる。後者の場合には、１／２サンプリング周波数よりも高いすべての周波数成分を抑圧するアンチエイリアシング低域通過フィルタが、ΣΔ変調器の前方に配置されなければならない。
【００１１】
以下、添付の図面を参照して、本発明を説明する。
【発明を実施するための最良の形態】
【００１２】
図１の受信機は、アンテナ入力からある帯域の通信チャンネルを受信する増幅器Ａ１を備える。混合器Ｍにおいて、増幅された信号は、同調局部発振器Ｏから得られる局部発振器周波数と混合される。説明される構成においては、発振周波数は、このチャンネルをベースバンドに置き換えるために、所望のチャンネルの搬送周波数に等しいが（ホモダイン受信機またはゼロＩＦ受信機）、本発明は、所望の通信チャンネルが適切な中間周波数信号に置き換えられるヘテロダイン受信機において使用されてもよい。混合器Ｍの出力は、第２の増幅器Ａ２において、再度、増幅され、それに続いて、アナログディジタル変換器に印加され、そのアナログディジタル変換器は、この実施形態においては、連続時間アナログシグマデルタ変調器ＳＤによって構成される。図１の構成において、シグマデルタ変調器に印加される信号Ｘ（ｓ）は、まったくフィルタリングされていないかまたはほとんどフィルタリングされていないことが分かり、そのために、所望のベースバンドチャンネルは、干渉隣接チャンネル（干渉）を伴い、それは、所望のベースバンドチャンネルの振幅よりも極めて大きい振幅を有するかもしれない。さらに、このベースバンド信号の振幅は、受信状態に大きく依存し、そのために、シグマデルタ変調器ＳＤに印加される入力信号のダイナミックレンジは、極めて大きい。
【００１３】
ΣΔ変調器への入力信号Ｘ（ｓ）は、第１の加算ノードＣ１に印加され、それの出力は、伝達関数１／ｓτ１を備えた第１の積分器Ｉ１に印加される。第１の積分器の出力信号は、第２の加算ノードＣ２に印加され、その第２の加算ノードＣ２の出力は、伝達関数１／ｓτ２を備えた第２の積分器Ｉ２に結合される。第２の積分器の出力信号は、クロック周波数のサンプリングレートによってアナログ信号を一連のディジタルワードに変換するクロック量子化器Ｑに供給される。量子化器Ｑは、マルチビットワードを生成してもよいが、好都合には、量子化器は、シングルビットワード（ビットストリーム）を出力し、その場合には、量子化器は、１レベル比較器の形態を有してもよい。量子化器の出力Ｙ（ｚ）は、ディジタルアナログ変換器Ｄにおいて、アナログパルスＹ（ｓ）に変換され、そのようにして得られたアナログパルスは、係数ｄ１およびｄ２を備えた係数器Ｍ１およびＭ２を介して、それぞれ、加算ノードＣ１およびＣ２に印加される。図１の構成において、加算ノードＣ１およびＣ２は、乗算器Ｍ１およびＭ２からの信号に関しては減算器であるが、ＤＡ変換器Ｄにおいて、あるいは、乗算器Ｍ１およびＭ２において、信号の極性が、反転させられる場合、乗算器の出力信号は、加算ノードＣ１およびＣ２において加算されなければならないことは明らかである。第２の積分器Ｉ２の出力信号は、係数ｂを備えた第３の乗算器Ｍ３を介して、加算ノードＣ１のさらなる加算入力に印加される。
【００１４】
ΣΔ変調器ＳＤのディジタル出力ビットストリームは、ビットストリームを小さなサンプリングレートのマルチビットワードに変換するためのデシメーションフィルタＦに供給される。フィルタＦの出力は、さらなるディジタル回路（図示しない）において処理されてもよい。さらに、この出力は、ΣΔ変調器のユニットＭ３、Ｍ１、および、Ｉ１のそれぞれにおける係数ｂ、ｄ１、および、τ１の大きさを制御する自動利得制御ステージＢに印加される。
【００１５】
動作中、入力信号Ｘ（ｓ）は、２つの積分器Ｉ１とＩ２および乗算器Ｍ１およびＭ２を介してのアナログパルスＹ（ｓ）のフィードバックとによって構成される低域通過フィルタによって低域通過フィルタリングされる。ΣΔ変調器の通常の機能は、信号をディジタル化すること、および、それに関連する量子化ノイズを、関心のある周波数帯域と量子化器の１／２サンプリング（クロック）周波数との間のより高い周波数レンジにシフトすること（ノイズシェーピング）である。さらに、図１の低域通過フィルタは、ΣΔ変調器の信号伝達において、所望のチャンネルの帯域幅にほぼ対応する遮断周波数を生成し、その結果として、所望のチャンネルは、通過させられ、かつ、隣接干渉は、大きく抑圧され、さらにその結果として、ΣΔ変調器のフィードバックループ内における信号およびその後の信号のダイナミックレンジは、大きく減少する。図１の構成において、チャンネルフィルタリングに対して責任のあるΣΔ変調器の信号伝達関数は、ほぼ１／（ｓτ１ｄ２＋ｄ１）となり、これは、１次の低域通過フィルタである。
【００１６】
係数乗算器Ｍ３は、ΣΔ変調器のチャンネルフィルタリング機能にほとんど影響を与えることはなく、所望の信号の通過帯域の近傍で局部共振を実現することによって、量子化ノイズのさらなる抑圧を与える。
【００１７】
処理されるべき信号のダイナミックレンジのさらなる大きな減少が、自動利得制御によって得られる。この特許出願明細書の前文にすでに記載したように、この利得制御は、ΣΔ変調器のフィードバックループ内だけでなく、アナログディジタル変換器の前で実施されてもよい。図１の構成においては、これは、ユニットＭ１、Ｉ１、および、Ｍ３のそれぞれにおける３つの係数ｄ１、τ１、および、ｂを同時に変化させることによって、実施される。この手段によって、装置の利得が、変更されたにもかかわらず、チャンネルフィルタリングおよびノイズシェーピングに対して責任のある特性周波数は、影響を受けずにそのままであることが分かる。
【００１８】
図２は、図１に示されるΣΔ変調器の変形を示す。この構成においては、量子化器Ｑおよびディジタルアナログ変換器Ｄは、図１の対応するユニットと同じ機能を有する。加算ノードＣ３は、入力信号Ｘ（ｓ）からフィードバック信号を減算し、その差分信号は、ノイズシェーピング低域通過フィルタＧを介して、量子化器Ｑに印加される。チャンネルフィルタリングは、ＤＡ変換器から加算ノードＣ３へのフィードバックパスにおいては、高域通過フィルタＨによって実行され、また、フィルタＧを備えたカスケードにおいては、低域通過フィルタＬによって実行される。高域通過フィルタＨの伝達関数が、Ｈ（ｓ）であり、かつ、低域通過フィルタＬの伝達関数が、Ｌ（ｓ）である場合、積Ｈ（ｓ）・Ｌ（ｓ）は、一定である（すなわち、周波数に依存しない）。例えば、Ｈ（ｓ）・Ｌ（ｓ）＝１である。
【００１９】
Ｇ（ｓ）が、ノイズシェーピング低域通過フィルタＧの伝達関数である場合、かつ、量子化器Ｑおよびディジタルアナログ変換器Ｄの組み合わせが、増幅率Ａを備えた線形増幅器および量子化ノイズεの発生源によってシミュレートされる場合、図２のΣΔ変調器における出力信号Ｙ（ｓ）は、以下のように表現することができる。
【数１】
2007528138.tif 000003
Ｌ（ｓ）・Ｈ（ｓ）＝１である場合、これは、以下のようになる。
【数２】
2007528138.tif 000004
【００２０】
この式の右側の第１項から、増幅率Ａが十分に大きければ、信号伝達は、ほぼ、チャンネルフィルタＬ（および、それに対応するＨ）だけに依存することになり、また、第２項から、ノイズシェーピングは、ノイズシェーピングフィルタＧだけに依存することになる。したがって、図２の構成は、チャンネルフィルタリングおよびノイズシェーピングをお互いに独立して最適化することを可能にする。チャンネルフィルタリングは、フィルタＨおよびＬを適切な大きさにすることによって実行され、それらは、１次のフィルタ、または、より高い次数のフィルタ、あるいは、それどころか帯域通過フィルタのいずれかであってもよく、ノイズシェーピングは、フィルタＧを適切な大きさにすることによって実行され、同様に、それは、１次のフィルタ、または、より高い次数のフィルタ、あるいは、それどころか帯域通過フィルタのいずれかであってもよい。
【００２１】
図３は、ΣΔ変調器の別の実施形態を示す。この構成は、３つのフィルタＦ１、Ｆ２、および、Ｆ３、および、付加的な加算ノードＣ４を有する。フィルタＦ１は、加算ノードＣ３の出力と加算ノードＣ４のプラス入力との間に配置され、フィルタＦ２は、ＤＡ変換器Ｄの出力と加算ノードＣ４のマイナス入力との間に配置され、フィルタＦ３は、加算ノードＣ４の出力と量子化器の入力との間に接続される。ＤＡ変換器のフィルタリングされていない出力は、加算ノードＣ３のマイナス入力に供給される。フィルタＦ１、Ｆ２、および、Ｆ３が、それぞれ、伝達関数Ｌ（ｓ）、Ｈ’（ｓ）、および、Ｇ（ｓ）を有するならば、積Ｌ（ｓ）・Ｈ（ｓ）が和Ｌ（ｓ）＋Ｈ’（ｓ）に置き換えられることを除けば、信号Ｙ（ｓ）の式および利点は、上述したものと同じものである。ここで、チャンネルフィルタＨ’の実施形態は、極めて簡単なものであってもよく、例えば、Ｌが、伝達関数Ｌ（ｓ）＝１／（ｓτ＋１）を備えた一次低域通過ＲＣフィルタ（τ＝ＲＣ）である場合、伝達関数Ｈ’（ｓ）＝ｓτ／（ｓτ＋１）を備えた同じように簡単な一次高域通過ＲＣフィルタとなる。
【００２２】
図３の構成は、ΣΔ変調器の周波数特性を全体的に変更することなくフィルタの実施形態を変更することを可能にする。例えば、伝達関数ｓτを備えた微分器が、フィルタＦ１およびＦ２の両方に付加され、かつ、伝達関数１／ｓτを備えた補償積分器が、フィルタＦ３に付加される場合、Ｆ１（ｓ）／（Ｆ１（ｓ）＋Ｆ２（ｓ））によって定義されるチャンネルフィルタリングも（Ｆ１（ｓ）＋Ｆ２（ｓ））＊Ｆ３（ｓ）によって定義されるノイズシェーピングもいずれも変えられることはない。ここで、Ｌ（ｓ）およびＨ’（ｓ）の上述した伝達関数によって、Ｆ１、Ｆ２、および、Ｆ３の伝達関数は、それぞれ、以下のようになる。
【数３】
2007528138.tif 000005
【００２３】
さらなる変換ステップにおいて、Ｆ３における単一高域通過部分は、Ｆ１およびＦ２の２つの高域通過部分に置き換わる。これによって、以下のようになる。
【数４】
2007528138.tif 000006
【００２４】
したがって、フィルタＦ１は、単なる内部配線であり、Ｆ２は、微分器であり、Ｆ３は、低域通過フィルタ部分Ｌと直列に接続された元々の低域通過フィルタＧである。３つの場合のすべてにおいて、チャンネルフィルタリングを決定する商Ｆ１（ｓ）／（Ｆ１（ｓ）＋Ｆ２（ｓ））は、１／（ｓτ＋１）に等しく、ノイズシェーピングを決定する積（Ｆ１（ｓ）＋Ｆ２（ｓ））＊Ｆ３（ｓ）は、Ｇ（ｓ）に等しい。微分器の乗率τがチャンネルフィルタの遮断周波数を決定することが分かる。
【００２５】
図２および図３の構成においては、ΣΔ変調器のフィードバックループ内における利得制御は、マルチプライングＤＡ変換器Ｄを使用することによって達成される。量子化器Ｑが、単一ビットワードを供給する場合、このＤＡ変換器は、ユニットＢによってＡＧＣ制御されかつ量子化器の出力パルスによってスイッチングされる単一電流源によって簡単に製作することができる。入力信号Ｘ（ｓ）のより高いレベルにおいて、この電源の電流が、増加すれば、フィードバックは、増加し、その結果として、ΣΔ変調器の増幅率が、増加する。
【００２６】
フィルタＨおよびＦ２の機能は、ディジタルアナログ変換器Ｄの背後に移され、そして、ディジタル的な実施形態から恩恵を受けてもよい。これが、図４および図５に示される。これらの図面において、図２および図３の構成要素に対応する構成要素は、同じ符号によって示される。フィルタ自身は、それらの連続時間性および離散時間性を示すために、それらの伝達関数Ｌ（ｓ）、Ｈ［ｚ］、Ｇ（ｓ）、および、Ｆ１（ｓ）、Ｆ２［ｚ］、Ｆ３（ｓ）によってそれぞれ示される。図５の伝達関数Ｆ１（ｓ）およびＦ２［ｚ］（および、図４の伝達関数Ｌ（ｓ）およびＨ［ｚ］）は、十分に整合することに注意されたい。整合は、ループが不安定にならないほど十分に良好なものでなければならない。許容される不整合は、元々の設計の有効利得または位相マージンに依存する。
【００２７】
図６および図７においては、本発明によるアナログディジタル変換器によってＦＭ復調が実現できることが示される。これは、ＡＤ変換器の後方において、微分およびそれに続くディジタルＡＭ復調によってなされてもよい。本発明によれば、微分は、シグマデルタループと併合されてもよい。これが、図６および図７に示され、図４および図３の構成要素にそれぞれ対応する構成要素は、同じ符号を有する。図６および図７において、フィルタの伝達関数が、図示および描画される。伝達関数Ｌ（ｓ）およびＦ１（ｓ）は入力信号の周波数限界ｆ１とｆ２との間における微分特性を有することが分かる。相補的伝達関数Ｈ［ｚ］およびＦ２（ｓ）は、それらの周波数限界間における積分特性を有する。入力信号Ｘ（ｓ）においてｆ１よりも小さい周波数は発生しないので、ノイズシェーピング伝達関数Ｇ（ｓ）およびＦ３（ｓ）は、量子化ノイズの部分がより低い周波数にシフトされるような帯域通過特性を有してもよい。また、積分特性を備えたフィルタＬおよびＦ１はＦＭ復調を実施してもよいことが分かる。すなわち、伝達関数は、周波数が増大するとともに低下する傾きを有する。そして、相補フィルタＨ［ｚ］およびＦ２（ｓ）は、周波数限界ｆ１とｆ２との間において、微分特性を有しなければならない。
【００２８】
ここで説明された本発明の実施形態は、説明することを意図したものであり、限定しようとするものではない。様々な変更が、添付の特許請求の範囲に規定される本発明の範囲を逸脱することなく、当業者によってこれらの実施形態になされてもよい。
【００２９】
本発明は、所望のチャンネルを適切な中間周波数帯域に周波数変換するヘテロダイン受信機だけでなく、所望のチャンネルをベースバンド（ゼロＩＦ）に周波数変換するホモダイン受信機に関することが分かる。
【００３０】
説明された実施形態は無線通信のための受信機に使用されてもよいことが分かるが、当業者には、本発明が、その他の受信機、例えば、地上放送ＴＶ信号、衛星放送ＴＶ信号、または、ケーブルネットワークを介して放送されるＴＶ信号を受信するためにＴＶシステムで使用されるような受信機に有利に適用されてもよいことは明らかなことである。
【図面の簡単な説明】
【００３１】
【図１】本発明による第１の例のシグマデルタ変調器を備えた本発明による受信機を示す図である。
【図２】本発明による第２の例のシグマデルタ変調器を示す図である。
【図３】本発明による第３の例のシグマデルタ変調器を示す図である。
【図４】図２のシグマデルタ変調器の変形を示す図である。
【図５】図３のシグマデルタ変調器の変形を示す図である。
【図６】ＦＭ復調に使用するための図４のシグマデルタ変調器を示す図である。
【図７】ＦＭ復調に使用するための図３のシグマデルタ変調器を示す図である。
【図１】
2007528138.tif 000007
【図２】
2007528138.tif 000008
【図３】
2007528138.tif 000009
【図４】
2007528138.tif 000010
【図５】
2007528138.tif 000011
【図６】
2007528138.tif 000012
【図７】
2007528138.tif 000013
【国際調査報告】
2007528138.tif 000014
2007528138.tif 000015
2007528138.tif 000016
2007528138.tif 000017
2007528138.tif 000018