(57)【要約】伝送線路を駆動するのに適合可能な電流モード転送論理システムを開示した。一実施形態においてツイストペア伝送線路がその特性線路インピーダンスにおいて終端される。１つの信号が２つの不等電流から形成され、該２つの不等電流は好適には異なる極性並びに大きさであり、それらが２つの線路から駆動される。前記不等電流は、電流の大きさが異なる差動電流駆動の論理信号を形成する前記２つの線路間で選択的に切り換えられる。不等電流が受け取られ、ダイオード接続ＭＯＳトランジスタにより各線路の末端部から分流される。ローインピーダンスであるが、終端抵抗器よりも高いインピーダンスを提供するために、該ＭＯＳトランジスタがバイアスされる。電流は増幅されて利用可能なＣＭＯＳ電圧レベルに変換される。別の実施形態において前記ツイストペアは、各線路の特性インピーダンスの合計に等しい１つの抵抗器において終端される２つの並列伝送線路によって置き換えられる。その終端抵抗器は各伝送線路の末端信号搬送導体間に接続される。各線路についてのシールドか又はリターン経路は、末端において及び線路のおおよその（駆動）末端において共に結ばれる。
2007512769.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１及び第２の信号搬送導体を画定する伝送線路であって、特性インピーダンスを画定する、伝送線路と、
前記第１及び第２の信号搬送導体のそれぞれを介して、不等電流を選択的に駆動するための手段と、
前記第１の信号搬送導体の末端部と前記第２の信号搬送導体の末端部との間に接続された、終端抵抗器と、
各伝送線路の前記末端部において電流を受け取るための手段であって、その受け取った電流は、互いに不等であることからなる、電流を受け取るための手段と、
前記不等電流を検知するための手段
とを備える、電流モード転送論理伝送線路ドライバシステム。
【請求項２】
前記２つの伝送線路を介して、前記不等電流を選択的に駆動するための前記手段は、
前記第１の信号搬送導体に選択可能に接続された第１の電流源と、
前記第１の伝送線路の前記第２の信号搬送導体に選択可能に接続された第２の電流源であって、前記第１及び第２の電流源は、大きさが不等であることからなる、第２の電流源
とを備える、請求項１に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項３】
各伝送線路の前記末端部において電流を受け取るための前記手段は、
前記第１の伝送線路の前記末端部と少なくとも１つのリターン経路導体との間に接続された、第１の電流受信回路と、
前記第２の伝送線路の前記末端部と少なくとも１つのリターン経路導体との間に接続された、第２の電流受信回路
とを備える、請求項１に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項４】
前記第１及び第２の電流受信回路は、ダイオード接続ＭＯＳトランジスタを含む、請求項１に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項５】
前記伝送線路の前記末端部においてローインピーダンスを提供するために、各ダイオード接続ＭＯＳトランジスタをバイアスするための手段を更に備え、
前記ローインピーダンスは、しかしながら、実質的には、線路の特性インピーダンスよりも高いことからなる、請求項４に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項６】
前記不等電流を検知するための前記手段は、前記第１の受信回路における電流を、前記第２の受信回路における電流と比較するための手段を含む、請求項１に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項７】
前記第１の受信回路における電流を、前記第２の受信回路における電流と比較するための前記手段は、
前記第１の受信回路における電流と前記第２の受信回路における電流との差分を増幅する差動電流増幅回路
を備える、請求項６に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項８】
前記差動電流増幅回路は、
第１の出力電流を提供する第１の増幅電流ミラーリング回路と、
第２の出力電流を提供する第２の増幅電流ミラーリング回路と、
前記第１及び第２の出力電流を受け取って、前記第１の増幅電流ミラーリング回路の出力と前記第２の増幅電流ミラーリング回路の出力との間の差分に比例した電圧出力を提供するよう構成された、電流／電圧変換回路
とを備える、請求項６に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項９】
前記伝送線路は、
前記第１の信号搬送導体と少なくとも１つのリターン経路導体に関する特性インピーダンスとを画定する、第１の伝送線路と、
前記第２の信号搬送導体と少なくとも１つのリターン経路導体に関する特性インピーダンスとを画定する、第２の伝送線路
とを含み、
前記少なくとも１つのリターン経路導体は、アースに接続されることからなる、請求項１に記載の電流モード転送論理伝送線路ドライバシステム。
【請求項１０】
少なくとも第１及び第２の信号搬送導体によって伝送線路を画定し、
前記少なくとも第１及び第２の信号搬送導体に関する特性インピーダンスを画定し、
前記２つの信号搬送導体を介して、不等電流を選択的に駆動し、
前記少なくとも第１及び第２の信号搬送導体の前記末端部間に終端抵抗器を提供し、
前記伝送線路の前記末端部から、互いに不等な電流を受け取り、及び、
前記不等電流を検知する
ステップを含む、伝送線路上にわたって電流モード論理信号を転送するための方法。
【請求項１１】
前記２つの信号搬送導体を介して、前記不等電流を選択的に駆動することは、
第１の電流源を前記第１の信号搬送導体に選択可能に接続し、及び、
第２の電流源を前記第２の信号搬送導体に選択的に接続する
ステップを含み、
前記第１及び第２の電流源は、大きさが不等であることからなる、請求項９に記載の電流モード論理信号を転送するための方法。
【請求項１２】
前記伝送線路の前記末端部から、前記電流を受け取ることは、
前記第１の信号搬送導体の前記末端部から第１の電流を受け取り、及び、
前記第２の信号搬送導体の前記末端部から第２の電流を受け取る
ステップを含むことからなる、請求項１０に記載の電流モード論理信号を転送するための方法。
【請求項１３】
前記第１及び第２の電流は、ダイオード接続ＭＯＳトランジスタによって受け取られることからなる、請求項１２に記載の電流モード論理信号を転送するための方法。
【請求項１４】
前記伝送線路の前記末端部においてローインピーダンスを提供するために、各ダイオード接続ＭＯＳトランジスタをバイアスするステップを更に含み、
前記ローインピーダンスは、しかしながら、実質的には、線路の特性インピーダンスよりも高いことからなる、請求項１３に記載の電流モード論理信号を転送するための方法。
【請求項１５】
前記不等電流を検出する前記ステップは、
前記第１の受信回路における電流を、前記第２の受信回路における電流と比較するステップを含むことからなる、請求項１０に記載の電流モード論理信号を転送するための方法。
【請求項１６】
前記第１の受信回路における電流を、前記第２の受信回路における電流と比較する前記ステップは、前記第１の受信回路における電流と前記第２の受信回路における電流との差分を増幅するステップを含むことからなる、請求項１５に記載の電流モード論理信号を転送するための方法。
【請求項１７】
前記差分を増幅する前記ステップは、
前記第１の受信回路における電流を第１ミラーリングし且つ増幅して、第１の出力電流を提供し、
前記第１の受信回路における電流を第２ミラーリングし且つ増幅して、第２の出力電流を提供し、
前記第１及び第２の出力電流を受け取り、及び、
前記受け取った第１の出力電流と、前記受け取った第２の出力電流との間の差分に比例した電圧出力を提供する
ステップを含むことからなる、請求項１５に記載の電流モード論理信号を転送するための方法。
【請求項１８】
伝送線路を画定する前記ステップは、
前記第１の信号搬送導体と少なくとも１つのリターン経路導体に関する特性インピーダンスとを有する、第１の伝送線路を画定し、及び、
前記第２の信号搬送導体と、少なくとも１つのリターン経路導体に関する特性インピーダンスとを有する、第２の伝送線路を画定する
ステップを含み、
前記少なくとも１つのリターン経路導体は、アースに接続されることからなる、請求項１０に記載の電流モード論理信号を転送するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、終端された伝送線路上にわたって論理信号を送信することに関し、特に差動信号を伝送線路上にわたって送信することに関する。
【背景技術】
【０００２】
伝送線路上にわたって論理（及びアナログ）信号を送信し、同時にそのような信号のインピーダンス整合によって忠実度を維持することは、多くの技術分野において、特に通信及びコンピュータシステムにおいて、長年にわたって関心がもたれてきた。この領域は、システム速度が増大するにつれ、及び、電力損失要件が低下するにつれて、次第に重要になってきている。
【０００３】
論理及びコンピュータシステムにおいて、伝送線路ドライバは、典型的には、整合された伝送線路上にわたって、単極（ユニポーラ）論理（電圧）信号を伝達することによって開始される。そのようなシステム内において用いられる伝送線路のタイプは、単一及びペア線、ツイストペア、シールドされたツイストペア、フラットケーブル、アースシールドされたフラットケーブル、及び同軸ケーブルを含む（但しこれらに限定されない）。線路の特性インピーダンスに等しい終端抵抗器は、伝送線路の末端部の両端に接続され、信号線路とリターン線路との間に配置される。受信回路構成インピーダンスの負荷が、信号周波数において１つか又は複数オーダーの規模で特性インピーダンスよりも大きい時には、整合は、実質的には、反射か又はリンギングを除去する。
【０００４】
図１は、伝送線路１２を駆動する、従来技術の論理電圧信号１０を示す。線路の特性インピーダンスＲｔによって終端された時には、実質的には、前記電圧信号１０が、Ｒｔの両端間において再現される（１２）。そのリターン電流は、回路付近における高速に変化する電圧及び電流信号からの信号と、静電気的に且つ電磁気的に結合される時にはノイズ信号Ｖｎの原因となることになる。例えば５０オームの終端の両端にかかる＋３．３Ｖの電力損失が加速し、ノイズＶｎは、駆動する電圧信号の利用を制限するように継続される。
【０００５】
３ボルト及び５ボルト論理で動作させられる、周囲に構築されたより古く、より遅いシステムは、整合された伝送線路上にわたって３ボルト及び５ボルト信号を、良好に送信及び受信する。しかしながら、速度が増加するにつれ、及びより多くの回路構成がチップ上に置かれるにつれて、キャパシタンスを駆動することにおける困難さ、ノイズ、ジッタ、及び電力レベルが、他の技法を生み出す結果となる。
【０００６】
１つの改善策は、電圧信号レベルを低減することであり、差動電圧ドライバ及びレシーバを使用することであった。しかしながら、より低いレベルにもかかわらず、同じ結果のままである。
【０００７】
電流駆動技法は、速度、電力損失、ノイズ、及びジッタに関して、多くの利点を有する可能性があることが認識されてきた。図２は、低電圧差動信号（ＬＶＤＳ）Ｖｓドライバと、電流転送論理（ＣＴＬ：current transfer logic）Ｉｓドライバとを比較した１つの利点を示す。この分析は、伝送線路の受信端が、ＬＶＤＳについての電圧とＣＴＬ回路についての電流とを検知することを想定している。１つの場合において、ＬＶＤＳドライバは、結果として３．５ｍＡの電流を線路内に生じさせるか、又は該ドライバにおいて３５０ｍＶの電圧を生じさせる。これらのレベルは、線路に沿って電圧損失が存在するであろうために、且つ、レシーバはわずか１００ｍＶしか受け取らない可能性があるために必要とされる。その２５０ｍＶの損失は、ドライバにおけるノイズマージンを表し、減衰は伝送線路に起因する。任意の他の任意のノイズ提供が、そのマージンを更に低減させることとなる。ＣＴＬの場合には、電流Ｉｓが送られ、良好な特性の伝送線路が想定され、キルヒホッフの電流（又は変換）法則を用いて、そのＤＣ電流が、レシーバにおいて受け取られることとなる。従って、低減された電流がＣＴＬによって用いられることが可能であり、これにより、実質的により低減されたノイズ及び電力損失という結果が生じる。更に、低減された電流の効果は、図２から、ＣＴＬの場合のｄｖ／ｄｔが、（同じ勾配での）Ｖｓの場合のｄｖ／ｄｔエッジよりも短いことである。これにより、信号がその中間点に、より速く到達するために、ＣＴＬ回路の場合には、より高速な速度が生じる結果となる。更には、同じ速度の場合には、ＣＴＬ回路の場合のｄｉ／ｄｔを、実質的により低速にさせることができ（２０）、これにより、更により低いノイズ及びジッタ信号が生じる結果となる。
【０００８】
他の問題が、ＬＶＤＳシステムを制限する。例えば、レシーバにおいて、ＬＶＤＳは、終端抵抗器を介して電流Ｉを駆動することになる。従来技術の設計は、その電圧を高利得増幅器によって検知する。しかしながら、その電圧信号のスルーレート（slew rate）は、Ｉ／Ｃによって制限される。ここで、Ｃは、ＬＶＤＳアプローチによって必要とされる高利得増幅器に関連付けられたキャパシタンスであるために、かなり大きくなる可能性がある。レシーバにおけるノイズマージンが低減されることとなるため、及び、より高利得な増幅器が効果的にキャパシタンスを増加させて帯域幅を狭めることとなるため（利得・帯域幅のトレードオフ）、終端抵抗器の両端間の電圧を低減することは、役には立たない。
【０００９】
伝送線路についての電流ドライバは既知であるが、そのようなシステムは、終端抵抗器の両端間の電圧センシング（voltage sensing）を頻繁に使用し、従って、高利得電圧受信増幅器に関連付けられた多くの同様の問題の影響を受ける。
【００１０】
電流モード線路駆動の利点は、半導体回路のＩＥＥＥジャーナルからの次の２つの論文、Vol.26、No.4、1991年4月、及びVol.34、No.4、1999年4月、において述べられており、そのそれぞれが、「Current-Mode Techniques for High-speed VLSI circuits with Application to Current Sense Amplifier for CMOS SRAM’s」、及び「A 1-Gb/s Bidirectional I/O Buffer Using the Current-Mode Scheme」と題されている。回路内においてリンギングを制動するために、ダイオード接続トランジスタがバイアスされている電流センシングが述べられている。両論文は、参照により本明細書内において組み込まれる。
【００１１】
2000年7月にファイリングされた、Ｍｏｒａｎｏ（Ｍｏｒａｎｏ）による米国特許第６，４７６，６４２Ｂ１号は、電気バックプレーン上において見られるような信号バスを駆動するために差動電流ドライバを利用する。図３は、そのような回路の図である。ここでの伝送線路は、２つの信号線を含む。ここで、Ｍｏｒａｎｏは、正の電流Ｉ１を一方の線路内へと押し込み、同等の負の電流Ｉ１を第２の線路から引き出している。複合フィードバックブリッジタイプ回路を用いて、正常動作を保証するためにこれらの電流のバランスを取ることに注意がおかれる。不均衡が発生した場合には、Ｒｔの両端間の電圧は、センシング回路動作に負の効果を及ぼすことができるオフセットがなされることが可能である。
【特許文献１】米国特許第６，４７６，６４２Ｂ１号明細書
【非特許文献１】半導体回路のＩＥＥＥジャーナルVol.26、No.4、1991年4月、「Current-Mode Techniques for High-speed VLSI circuits with Application to Current Sense Amplifier for CMOS SRAM’s」
【非特許文献２】半導体回路のＩＥＥＥジャーナルVol.34、No.4、1999年4月、「A 1-Gb/s Bidirectional I/O Buffer Using the Current-Mode Scheme」
【発明の開示】
【発明が解決しようとする課題】
【００１２】
少ない電流が使用され、且つ、電流がレシーバにおいて検知されてキャパシタンスが比較的効力をもたない論理電圧信号にのみ変換される電流駆動システムを設計することが引き続き必要とされている。比較的より少ない電流を使用することができ、従って、関連付けられたより低い電力とより低い電圧とで利益を得る。
【課題を解決するための手段】
【００１３】
上述の背景の説明を考慮して、本発明は、電流モード転送論理伝送線路ドライバシステム及び方法を提供する。本発明のシステムは、不均衡にされた電流源か又は不等電流源から各々が駆動される２つの伝送線路を提供する。該不等電流源は、論理信号に応答して、２つの伝送線路間で切り換えられる。伝送線路のその末端部は、信号搬送導体間において構成された終端抵抗器を共用する。前記不等電流が、前記末端部において検知されて、その不等電流が伝送線路間で切り換えられる時には、異なる論理状態が検出される。伝送線路の末端部における電流モード駆動と電流センシング（電流検知）とは、電圧センシング（電圧検知）と比較されて、少なくとも速度、電力、ノイズ、及びジッタの利点が提供される。
【００１４】
好適実施形態において、電流センシングは、実質的には伝送線路の終端に影響を及ぼさないインピーダンスレベルにおいてバイアスをかけられたダイオード接続ＭＯＳトランジスタを用いて達成される。各伝送線路内における電流の一部分は、ダイオード接続トランジスタを介して終端抵抗器から分流される。入力信号論理状態が、分流された電流を変化させる時には、従ってそれにより、新たな論理状態を示すことに変化することになる。
【００１５】
伝送線路の末端部における電流センシングの後、好適一実施形態において、それら電流は、独立に増幅させられて、不等電流間の差分に関連付けられた電圧信号へと変換される。電圧信号への変換は、システムに、典型的な論理システムとの互換性を提供する。しかしながら、電圧信号への変換は、そのキャパシタンス結果が、受信した論理信号の速度か、ノイズマージンか、又はジッタに実質的には影響を及ぼさない場合が生じる。別の実施形態において、差動電流が検知され、増幅され、次いで電圧信号へと変換されることが可能である。
【００１６】
実際には、共に終端された伝送線路内への不等電流は、２つの伝送線路のシールドを介してか又はリターン電流経路を介して、２つの電流の差分に等しい電流が戻されることになる。一実施形態において、単一ツイストペアケーブルが、信号伝送のために用いられる。この場合には、ケーブル内には前記２つしか存在せず、シールドが存在しない。第１のワイヤが、Ｉに等しい順方向電流を搬送するが、第２のワイヤ内においてリターン電流Ｉ／２が戻る。
【００１７】
後述の説明が例示的な実施形態、図面、及び使用方法に参照がなされて進められることになるが、本発明がこれらの実施形態及び使用方法に限定されることを意図していないことは、当業者であれば理解されよう。むしろ、本発明は広範囲にわたり、添付の特許請求の範囲内の記載によってのみ画定されることが意図される。
【実施例】
【００１８】
本発明の下記の説明は、添付図面を参照する。
【００１９】
図４Ａは、本発明の好適一実施形態の図を示す。入力信号Ｖｉｎが、伝送線路５０及び５２内へと駆動される出力電流信号Ｉａ及びＩｂを制御し且つ選択する。１つの論理状態において、Ｉａは正の電流であり、第１の伝送線路５０内へと出力され、Ｉｂは負の電流であり、第２の伝送線路５２から入る。逆の論理状態において、Ｉａは、第１の伝送線路５０からの負の電流であり、Ｉｂは、第２の伝送線路５２内への正の電流である。別の好適実施形態において、いずれかの伝送線路内へと駆動される電流を無くすことが可能である。
【００２０】
各伝送線路が、５０オームの特性インピーダンスを有する場合には、１００オームのＲｔが、信号導体の末端部の両端間に配置されて、両線路を終端するよう機能する。ＩａとＩｂとは互いに等しくないため、シールドを介してリターン電流が存在することになることに注目すべきである。更にまた、Ｒｔは、両方の伝送線路の末端部の両端間にあるため、Ｒｔの両端は、この好適実施形態において、ある正の電圧においてバイアスされることになる。好適には、１つの論理状態において、Ｉａは、＋１ｍＡであり、Ｉｂは、−０．５ｍＡであり、それから、シールド内において０．５ｍＡのリターン電流Ｉｓが存在する。逆の論理状態においても、シールドを介して戻される０．５ｍＡが依然として存在することになる。
【００２１】
図４Ｂは、伝送線路として単一ツイストペアを用いた別の好適実施形態を示す。図４Ａ内におけるように、ＩａとＩｂとは、互いに等しく無く、この場合において、差動電流は、電流検知レシーバ５４において吸収されることになる。
【００２２】
既知の電圧信号センシング技法とは対照的に、図４Ａ及び図４Ｂは電流センシング回路ブロック図５４及び５６を示す。電流検知回路を使用して、高利得電圧受信増幅器のキャパシタンス増殖の負の影響を事実上排除する。電流センシングは、この好適実施形態において、Ｒｔと並列に構成され、下記により詳細に記載される。電流増幅回路５６は、検知された電流を受けて、最終的に電流／電圧（Ｉ／Ｖ）変換器５８が、標準コンピューティング回路構成と互換性のあるＣＭＯＳ出力信号を提供する。本発明は、終端すること、及びキャパシタンスが比較的少なく効力を持たない回路構成を検出することから、有利に電圧信号を生成する。
【００２３】
図５は、本発明に従って使用されることが可能な１つの電流ドライバ回路を示す。ここで、Ｖ１がローの時には、Ｐ１はオンであり、１ｍＡのＩ１がＰ１を介してＩａとして伝搬されて出力される。Ｖ２がハイの場合には、Ｎ２はオンであり、０．５ｍＡのＩ２が負のＩｂとしてＮ２を介して伝搬されて出力される。Ｖ１とＶ２との論理状態を逆にすることにより、Ｉ２が負のＩａとして伝搬されて出力され、Ｉ１が正のＩｂとして伝搬されて出力される。典型的には、上記動作の場合、Ｖ２は、Ｖ１の論理的な反転として設計される。しかしながら、Ｐ１、Ｐ２、Ｎ１、及びＮ２が独立に駆動されるならば（図示せず）、伝送線路内に電流が無いまま、それらを全てターンオフさせることが可能であろう。コモンモードフィードバック回路（ＣＭＦＢ）が出力電圧のコモンモードレベルを安定させるために使用されることを読者は留意すべきである。この回路は、ＬＶＤＳ方式のドライバの場合の典型である。ＣＴＬは、その他の端部において用いられる特有のレシーバに起因して、ＣＭＦＢを必要としない。従って、システムの全電力消費を低減するＣＭＦＢ回路によって消費される電流を節約する。
【００２４】
図６は、本発明の好適一実施形態に一致する電流センシング回路構成の回路図である。ここで、２つのダイオード接続ＮＭＯＳトランジスタであるＮ３及びＮ４が、伝送線路内の電流からのＩ３及びＩ４をそれぞれ吸い上げるようにバイアスされる。Ｎ３及びＮ４は、任意の閾値に打ち勝つために、且つ、伝送路の終端に最小限に影響を及ぼすためＲｔよりも実質的には大きなインピーダンスを提供するために、ダイオードに類似した曲線に沿ってバイアスされることが可能である（図示せず）。好適一実施形態において、Ｎ３及びＮ４は、各々約１Ｋオームを示すが、当該技術分野において既知のような他のインピーダンスを使用することもできる。Ｎ３及びＮ４が、等価な１００オームの伝送線路の両端間において約２Ｋオームを提供する場合には、Ｒｔを、適正な伝送線路終端を維持するために、１０５オームに等しくすることができるか、適切により高くか又はより低くすることができる。しかしながら、当該技術分野において既知のように、ハイインピーダンス状態にダイオードトランジスタを維持することに例え注意が払われたとしても、いくらかのインピーダンス不整合に起因して、いくらかの無害なリンギングが存在するであろう。例えば、１００オーム伝送線路の両端間においてＲｔが１０５オームであり、且つ、ダイオード接続トランジスタが、いくつかの処理理由のために、非常に高いインピーダンスを提供する場合には、その５オームの不整合によって、約２．５パーセント未満の反射係数しか結果として生じない。
【００２５】
引き続き図６を参照すると、Ｉａが１ｍＡであり、Ｉｂが−０．５ｍＡであると考えると、そのリターン電流Ｉｓは、０．５ｍＡとなるであろう。０．３５ｍＡのＩ３を引き込むＮ３と０．１５ｍＡのＩ４を引き込むＮ４とによって、それが０．６５ｍＡであるようにＮ３及びＮ４を設計することができる。Ｉ３とＩ４との間の差分、すなわち０．２ｍＡが、後述のように検知されて、論理１という論理信号を示す。電流駆動に対する入力信号が状態を変更した時には、ＩａとＩｂとが電流レベルを交換した時にその論理信号の負の論理信号が検知される。この状態において、Ｉ３とＩ４とが電流レベルを交換することとなり、０．２ｍＡの差分が論理０（零）として検知される。従って、１から０への論理変化は、電流において０．４ｍＡの変化が生じる結果となる。
【００２６】
図７は、２つの伝送線路５０及び５２の末端に終端回路が配置された図４のブロックのより詳細な完全なレシーバ回路の実施例を示す。図６において示されるようにＩａとＩｂとがＲｔの２つの端部を駆動している状態で、Ｒｔが、示されるようにＰｉｎ＋からＰｉｎ−に接続される。図７は、電流検知回路５４、電流増幅回路５６、及び電流／電圧（Ｉ／Ｖ）回路５８のより詳細な回路図である。
【００２７】
図７において、電流検知回路５４は、電流源Ｉ５とＩ６が各回路に電流を供給する状態で、Ｒｔの各端部に取り付けられた回路によって形成される。当該技術分野において既知のように、これらの電流源は、ＰＭＯＳトランジスタを正の電力レール６０にバイアスすることによって典型的には形成されることになる。Ｉ３のための電流センシング回路は、Ｎ５〜Ｎ８を含む。Ｎ７及びＮ８と、Ｉ４のための電流センシング回路は、Ｎ５’〜Ｎ８’を含む。Ｎ７及びＮ７’は、それぞれ等しいドレイン電流をＮ８及びＮ８’と共有するダイオード接続ＮＭＯＳトランジスタである。Ｎ７とＮ８とは、同じドレイン電流（Ｉ５）を有するため、Ｎ７及びＮ８についてのゲート−ソース間電圧は等しく、整合されたトランジスタとみなされる。Ｉ３に関するＮ５〜Ｎ７についての説明は、Ｉ４に関するＮ５’〜Ｎ７’に直接該当するため、下記において繰り返されない。Ｎ６は、ニー領域（knee region）からダイオード接続デバイスをバイアスするために、制御されるトランジスタ化された線形抵抗を形成するＮ５と共に構成されたダイオード接続トランジスタであり、従って、電流感度を高める。Ｎ５及びＮ５’の抵抗は、Ｎ７及びＮ７’のゲート電圧によってそれぞれ制御される。このことは、その結果として、ダイオード接続デバイスＮ６及びＮ６’における電流に依存することとなる。従って、センシング素子（ダイオード接続デバイス）からの電流情報は、Ｎ５か又はＮ５’の抵抗を修正するために用いられる。これにより、２つのブランチ間の効果的な電流差分が増加させられることが可能になる。抵抗はまた、ノードＡ及びＡｂ上に現われる高周波ノイズを減衰させる効果を有する。この回路構成において、Ｉ５、Ｎ７、及びＮ８は、ミラー効果によって、下記のように、Ｉ３と、Ｎ５及びＮ６の両端間の電圧降下とを制御する。同じ電流がＮ６及びＮ６を通過することになるため、それらのゲート−ソース間電圧は、互いに等しくなることになり、Ｎ７ミラーによってＰｉｎ＋における電圧となる。この手法において、ダイオード接続Ｎ６のオフセット電圧を補償することができ、Ｎ６のインピーダンスを制御することができる。
【００２８】
Ｎ９及びＮ１０のゲートは、Ａがマーキングされた、Ｎ６のドレインに接続され、カレントミラーを形成する。同様に、Ｎ１１及びＮ１２は、Ｎ６’における電流をミラーリングする。Ｎ１０及びＮ１２は、Ｂ及びＢｂを介してＩ−Ｖ変換回路によって検知されて増幅された電流を提供するために、サイズ調整される。好適一実施形態において、０．１５ｍＡから０．３５ｍＡまで、Ｉ３が変化する時には、この変化は、カレントミラー増幅回路５６により、Ｉ９及びＩ１０において反射される。Ｉ１０を、当該技術分野において既知のようにトランジスタのサイズを調整することによって、Ｉ３の変化の増幅されたバージョンとして生成することができる。ここでもまた、Ｐ９は、ダイオード接続トランジスタとして構成され、バイアスされることが可能であり（図示せず）、Ｉ１０は、Ｉ９をミラーリングすることになるが、Ｐ１０をサイズ調整することによって増幅されることが可能である。Ｐ１０及びＰ９のゲート−ソース間電圧は等しい。このことは、電流増幅を提供し、従って、Ｉ１０は、Ｉ３の増幅されたバージョンである。類似の回路がＩ４を受け取るため、Ｉ１２において増幅されたバージョンが提供される。
【００２９】
図７のアイテム５８は、電圧変換を実施する回路を示す。２つの出力Ｂ及びＢｂは、Ｎ１３及びＮ１４のゲートにそれぞれ入力される。Ｉ１３及びＩ１４は、それぞれＩ１０及びＩ１２のミラーである。Ｐ１３及びＰ１４は、カレントミラーである。Ｂ及びＢｂを用いた、完全な差動動作が存在し、Ｃにおいて電圧出力を提供する。該Ｃは、Ｎ１５及びＰ１５を駆動して、レール・ツー・レールのＣＭＯＳ論理レベルを提供するように作用する。
【００３０】
上述の実施形態は、本明細書内において例示として提示されていることが理解されるべきであり、その多くの変形形態及び代替が可能である。従って、本発明は、添付の特許請求の範囲内において記載されたものによってのみ画定されているものとして、広範囲にとらえられるべきである。
【図面の簡単な説明】
【００３１】
【図１】従来技術の線路ドライバ回路の回路図である。
【図２】ＬＶＤＳとＣＴＬ回路とを比較した信号を示す図である。
【図３】従来技術の線路ドライバ回路の回路図である。
【図４Ａ】本発明の好適一実施形態のブロック図である。
【図４Ｂ】本発明の好適一実施形態のブロック図である。
【図５】差動電流線路ドライバの回路図である。
【図６】電流センシングを示す回路である。
【図７】レシーバ回路の組み合わされた回路図である。
【図１】
2007512769.tif 000003
【図２】
2007512769.tif 000004
【図３】
2007512769.tif 000005
【図４Ａ】
2007512769.tif 000006
【図４Ｂ】
2007512769.tif 000007
【図５】
2007512769.tif 000008
【図６】
2007512769.tif 000009
【図７】
2007512769.tif 000010
【国際調査報告】
2007512769.tif 000011
2007512769.tif 000012
2007512769.tif 000013
2007512769.tif 000014
2007512769.tif 000015