(57)【要約】  記載の本発明は、アナログ／デジタル移相アーキテクチャが新規な形で組み込まれた、電気制御される移相器を提供しており、これにより各アーキテクチャの最良な利点が実現される。これらお互いに補完しあう移相アーキテクチャを組み合わせることにより、切り替えデジタル移相アーキテクチャのもつ高性能性・低損失特性が、連続的アナログ移相アーキテクチャのもつ高解像度・正確性とともに提供される。具体例によれば回路は電子制御されるので、複雑な回路の実装が簡略化される。アナログ移相要素は電子同調されるバラクタを含んでいるので、これにより高解像度の達成と、使用前には製造ばらつきに対して行われ使用中には環境条件に対して行われる能動補償とが提供される。【選択図】図６
2007532060.tif 000002
【特許請求の範囲】
【請求項１】
混載移相器であって、
一以上の電子制御されるデジタル移相要素と、
一以上の電子制御されるアナログ移相要素とを含み、
各アナログ移相要素は一以上のバラクタを含み、これらバラクタのリアクタンスの変化に応じて移相に変化が起こり、
前記混載移相器に入る負荷信号は前記デジタル移相要素と前記アナログ移相要素の両方から移相を受け、前記両移相要素がもたらす移相量は移相基準度数と移相最大度数の間で変化するよう電子制御される、混載移相器。
【請求項２】
前記デジタル移相要素は切り替えラインアーキテクチャを有し、多数の位相遅延ラインと、前記多数の遅延ライン間を切り替える二つ以上の切り替え素子とを含む、請求項１に記載の混載移相器。
【請求項３】
前記デジタル移相要素は反射ラインアーキテクチャを有し、多数の位相遅延ラインに接続される一以上のカプラと、前記多数の遅延ライン間を切り替える切り替え素子とを含む、請求項１に記載の混載移相器。
【請求項４】
前記デジタル移相要素は負荷ラインアーキテクチャを有し、移相信号経路に接続される一以上の切り替え可能な移相遅延負荷を含む、請求項１に記載の混載移相器。
【請求項５】
前記デジタル移相要素はＲＬＣアーキテクチャを有し、一以上の切り替え可能なあるいはデジタル的に可変のレジスタ、インダクタ、あるいはコンデンサを含む、請求項１に記載の混載移相器。
【請求項６】
前記デジタル移相要素は、複数のデジタル移相器アーキテクチャの組み合わせを含むアーキテクチャを有す、請求項１に記載の混載移相器。
【請求項７】
前記デジタル移相要素は切り替えラインアーキテクチャを有し、多数の位相遅延ラインと、前記多数の遅延ライン間を切り替える二つ以上の切り替え素子とを含む、請求項６に記載の混載移相器。
【請求項８】
前記デジタル移相要素は反射ラインアーキテクチャを有し、多数の位相遅延ラインに接続される一以上のカプラと、前記多数の遅延ライン間を切り替える切り替え素子とを含む、請求項６に記載の混載移相器。
【請求項９】
前記デジタル移相要素は負荷ラインアーキテクチャを有し、移相信号経路に接続される一以上の切り替え可能な移相遅延負荷を含む、請求項６に記載の混載移相器。
【請求項１０】
前記デジタル移相要素はＲＬＣアーキテクチャを有し、一以上の切り替え可能なあるいはデジタル的に可変のレジスタ、インダクタ、あるいはコンデンサを含む、請求項６に記載の混載移相器。
【請求項１１】
前記デジタル移相要素は、ダイオードあるいはトランジスタを切り替え部材として含む、請求項１に記載の混載移相器。
【請求項１２】
前記デジタル移相要素は、ＭＥＭＳ素子を切り替え部材として含む、請求項１に記載の混載移相器。
【請求項１３】
前記デジタル移相要素は、ダイオードあるいはトランジスタ回路を備えるバラクタを含む、請求項１に記載の混載移相器。
【請求項１４】
前記デジタル移相要素は、強誘電、常誘電、あるいは可変・非線形誘電素材を備えるバラクタを含む、請求項１に記載の混載移相器。
【請求項１５】
前記アナログ移相要素は反射ラインアーキテクチャを有し、連続的同調可能な位相遅延負荷に接続される一以上のカプラを備える、請求項１に記載の混載移相器。
【請求項１６】
前記アナログ移相要素は負荷ラインアーキテクチャを有し、移相器信号経路に接続される一以上の連続的同調可能な位相遅延負荷を備える、請求項１に記載の混載移相器。
【請求項１７】
前記アナログ移相要素はＲＬＣアーキテクチャを有し、移相をおこすべく、連続的同調可能なインダクタおよび／またはコンデンサをもつ一以上の固定レジスタを備える、請求項１に記載の混載移相器。
【請求項１８】
前記アナログ移相要素は、ダイオードあるいはトランジスタ回路を備えるバラクタを含む、請求項１に記載の混載移相器。
【請求項１９】
前記アナログ移相要素は、強誘電、常誘電、あるいは可変・非線形誘電素材を備えるバラクタを有す、請求項１に記載の混載移相器。
【請求項２０】
前記アナログ移相要素は、ＭＥＭＳ素子を備えるバラクタを含む、請求項１に記載の混載移相器。
【請求項２１】
前記アナログ移相要素は同調されることで、回路製造中に起こる製造上、組み立て上、包装上のばらつきを補償し、正確で総体的な移相を実現する、請求項１に記載の混載移相器。
【請求項２２】
前記アナログ移相要素は同調されることで、環境上、電気上、あるいはシステム操作上の条件の変化を補償し、正確で総体的な移相を実現する、請求項１に記載の混載移相器。
【請求項２３】
前記アナログ移相要素は同調されることで、回路部材の電気的および／または機械的特性の経時的な変化および／または劣化を補償する、請求項１に記載の混載移相器。
【請求項２４】
前記アナログ移相要素はデジタル電気信号により制御される、請求項１に記載の混載移相器。
【請求項２５】
前記素子は、アナログ信号とデジタル信号との組み合わせにより制御される、請求項１に記載の混載移相器。
【請求項２６】
前記素子は、移相要素性能変化にともなう移相誤りの連続的補償を自立的に電気制御する方法を提供する、請求項２１に記載の混載移相器。
【請求項２７】
前記素子は、環境上、電気上、あるいはシステム操作上の条件にともなう移相誤りの連続的補償を自立的に電気制御する方法を提供する、請求項２２に記載の混載移相器。
【発明の詳細な説明】
【関連技術の記載】
【０００１】
本出願は２００４年３月３１日出願の米国特許仮出願６０，５５７，７０６に基づく優先権を主張しており、該仮出願の内容を参照により本出願に組み込む。
【０００２】
本発明は、防衛先端研究計画局の後援を受けた連邦政府研究開発協定ＤＡＡＨ０１−０２−Ｃ−Ｒ１８８の一環として成されたものである。
【技術分野】
【０００３】
ここに記載、請求される本発明は、大まかには電子回路に関しており、より詳しくは移相器及びフェーズドアレーアンテナに関している。フェーズドアレーアンテナの原初の構想が主張されてからというもの、様々な技術・回路アーキテクチャを用いる移相器開発の試みが多数なされてきた。本発明は、既に使用されている個々の移相器要素・アーキテクチャの新規な組み合わせを有しており、これにより各技術の最良な特徴及び利点が実現される。
【０００４】
本特許書類で使用する以下の用語は電気工学文献において一般に認められた意味をもつので、ここでは特に定義を行わない：抵抗、部材、回路、電子（名詞、形容詞ともに）、コンデンサ・容量性の、インダクタ・誘導性の、制御、信号、電圧、電流、電力、エネルギー、周波数、ヘルツ、メガヘルツ（ＭＨｚ）、ギガヘルツ（ＧＨｚ）、高周波（ＲＦ）、マイクロ波、ミリ波、その他Ｓ．Ｉ．及び英語の単位系で使用される全ての用語。
【０００５】
その他の用語のなかには本文献の文脈における意味をもつものがあるので、それを以下に説明する。本文献の図面と詳細な記載の箇所の記述にはこれらの厳密な用語の幾らかが含まれており、図面で参照番号を付された要素を本文中で説明する際に使用されている。本特許文献では以下の用語を定義する。
【０００６】
電子制御：電気制御信号を加えたり変化させたときに、その状態及び機能が変化する部材、要素、あるいは回路の意味で使用される。該信号は、電圧、電流、周波数、位相、その他の電気的特性を含むことができる。電子制御された素子あるいは要素は「アナログ」と「デジタル」のいずれかの可能性がある。
【０００７】
デジタル：整数の可能性に変換される別個の状態をもつ部材、要素、または回路の意味で使用される。
【０００８】
アナログ：可能な状態の連続する範囲のうちの、任意の１状態に存在できる部材、要素、または回路の意味で使用される。
【０００９】
リアクタンス：抵抗とともに部材の回路性能を定義する電気的特性。リアクタンスは容量性・誘導性いずれの可能性もある。例えばコンデンサ部材は典型的に大容量リアクタンスであり、低抵抗である。
【００１０】
バラクタ：可変リアクタンスを持つ部材である。従って、電子制御されたバラクタは、電気制御信号が加えられたり変化したりしたときに拡大可能な容量値・誘導値のいずれかをもつ部材である。
【００１１】
位相：振幅とともに電気信号の状態を定義する電気的特性。位相は、時変電気信号・周期電気信号における時間表現に使用される。
【００１２】
移相：周期電気信号の位相状態の変化を表す。移相は経時とともに自然に発生するが、記載する本発明において意義をもつのは電子制御された移相である。
【００１３】
回路要素、あるいは要素：設計された電気機能を実行する、一以上の電子部材を有す小電気回路の意味で使用される。
【００１４】
移相要素：電気信号の移相を引き起こす回路要素のことである。
【００１５】
移相器：一以上の移相要素を有す電気回路のことであり、他の設計された電気機能を含むこともできる。本発明は移相器についての様々な趣向に関している。
【００１６】
μｍ、ミクロン、あるいはマイクロメータ：１ミリメータの１０００分の１にあたる長さの単位である。
【００１７】
マイクロファブリケーション（微細加工）：集積回路開発業界によってよく知られるようになった、フォトリソグラフィ技術により輪郭が示された部材を定義する加工方法のこと。
【００１８】
マイクロマシニング：フォトリソグラフィ技術により定義された、マイクロファブリケートされた要素の輪郭を示す操作のこと。しばしば酸、基剤などを用いたエッチング加工により行われる。
【００１９】
ＭＥＭＳ、ＭＥＭＳ素子：ＭＥＭＳはマイクロファブリケーション電気機械システムのことであり、マイクロファブリケーション技術を利用して微細な機械、電気機械、あるいは熱機械部材を開発する製造技術のことである。本文脈では、ＭＥＭＳ素子は典型的に、スイッチ、継電器、バラクタなどの、電気アクチュエータの意味で用いられる。
【００２０】
移相器回路とフェーズドアレーアンテナシステムは、負荷信号に移相を加える目的で様々な技術、アーキテクチャを使用する。移相器は通例、負荷信号なので一つの入力を持ち、負荷信号に加える移相の制御のためのデジタルまたはアナログの制御信号を受信する機能をもち、該負荷信号の出力を有す個別電子回路製品として設計されている。略全ての場合において、負荷信号は通信・レーダシステムの一部である、高周波（ＲＦ）信号、マイクロ波信号、ミリ波信号である。
【００２１】
フェーズドアレーアンテナシステムでは、移相器回路その他の移相技術がＲＦ、マイクロ波、ミリ波システムで使用されるアンテナに搭載されている。フェーズドアレーアンテナシステムのアーキテクチャはなんら移相器回路を使用しないこともある。しかし何十から何万という移相器回路を使用するのが通例である。従って、移相器回路、フェーズドアレーアンテナシステムの設計者は移相の発明・技術がレーダ・通信技術に極めて関連すると考えている。
【背景技術】
【００２２】
ＲＦ信号、マイクロ波信号、あるいはミリ波信号の「位相」は、重畳信号が相互に建設的、あるいは破壊的に干渉しあう様を規定する。別個のアンテナから来る負荷信号位相の精密制御により、放射された信号を物理的にはアンテナを目指さなくても様々な方向に方向付けることができる。この方向付けの能力はフェーズドアレーアンテナを使用するレーダ・通信システムに対して、電力の消費、量、速度、機能性を含むがこれに限られない数々の機能的利点を提供する。このフェーズドアレーアンテナの技術的利点により、移相器回路設計、およびフェーズドアレーアンテナ構想の向上は長年の間、産業上の研究対象となっていた。
【００２３】
典型的な移相器回路は制御信号が該移相器に加えられたとき負荷信号に移相を加える。与えられる移相量は制御信号と該移相器の複雑性とアーキテクチャに依存する。加えられる移相量は通例通信システムにおいては０（ゼロ）度と３６０度の間で変化する。ここでゼロ移相量はある基準移相との比較においての値となる。入力位相が０度である場合、一つの移相回路は特定の周波数において６３度という基準移相をもつこともあり、ゆえに６３度から４２３度（３６０＋６３＝４２３）のあいだの移相の出力をもつこととなる。レーダシステムは、しばしば、もっと移相要件が大きいので、これらシステムのために設計される移相器回路は０度と幾千度の間を提供することもある。
【００２４】
移相技術・アーキテクチャの大多数においては、周波数を関数として一定な移相が提供されるわけではない。限られた周波数の範囲でだけ望ましい移相が得られ、その周波数範囲外では望ましい移相は得られないことがある。多くの移相技術・アーキテクチャでは、周波数に対して直線性を有する移相が提供され、このような移相器回路によれば１２ＧＨｚにおいて提供される最大移相は１８０度であり、６ＧＨｚにおいては提供される最大移相はたった９０度である。
【００２５】
移相回路設計とフェーズドアレーアンテナシステムの分野で使用されている様々な移相技術にともない、多くの分類法が存在する。本特許文献の文脈の範囲では、これらの技術・アーキテクチャの全ては、負荷信号に望ましい移相を加える精密さの点から考慮される。二つの技術範疇があり、その一つは有限数の離散的移相オプションであり、もう一つが無限数、あるいは連続する数の移相オプションである。有限オプションの移相技術・回路アーキテクチャは「デジタル」移相技術と呼ばれ、無限オプションの移相技術・回路アーキテクチャは「アナログ」移相技術と呼ばれる。これらの、技術・アーキテクチャの本質的な特性の定義における「デジタル」「アナログ」という用語の定義は、これらデジタル／アナログ技術・アーキテクチャの制御に使用される電気制御信号の種類に関わらず依然有効である。例えば本特許文献の文脈においては、本発明の特定の実施の形態の技術、アーキテクチャが制御信号の「デジタル的に生成された」アナログ電圧分散により電気制御されているとしても、アナログ技術・アーキテクチャは常にアナログな特徴及び定義を維持すると考えられている。
【００２６】
デジタル移相技術は離散的な数の移相オプション状態の可能性をもち、有限数の移相オプションだけを使用可能としている。コンピュータ産業同様、これら移相状態は、しばしばオプション数で、ビットの２乗冪で表される。したがって「３ビット移相器」といえば、全部で８個の状態の可能性を持つデジタル制御移相器回路（２＾３＝８）となる。また「５ビット移相器」といえば、全部で３２個の状態の可能性を持つ、などである。これら状態の値は通常、ゼロ（基準との関連ではどんな値にもなりえる）から所定の最大移相の範囲である。例えば３６０度の３ビット移相器というと、以下の度数の移相オプションを持つ：０、４５、９０、１３５、１８０、２１５、２６０、３０５度。多くのシステムの文脈においては、３６０度と０度は電気的に等価であるので、移相器は完全な３６０度移相を要求することはないと思われる。
【００２７】
アナログ移相技術においては、負荷信号に対して連続的範囲の移相を付加できる。正確な値を付加できることは、アナログ移相技術にとってデジタル移相技術を超える大切な利点である。移相値が離散的ではなくて連続的であるということは、システム設計者にとっては前記移相器回路の実装においてオプションが広がることを意味するので、アンテナをより正確に方向付けできることとなり、製造中あるいは環境下に生じた移相誤りを移相器自身が相殺することができる、ということにもなる。アナログ移相技術は付加される移相の範囲が限られがちであるが、３６０度あるいはそれ以上の移相範囲を得るためには多数の移相要素を直列接続することもできる。
【００２８】
アナログ移相技術・アーキテクチャは一般的に信号損失特性が高く、これは負荷信号が連続的かつ精密な移相を持つが大多数の負荷信号強度が移相器回路内で消散してしまうということを意味する。電気工学分野では、移相技術・回路アーキテクチャの損失の数値はデシベル（ｄＢ）で与えられ、一連の３６０度アナログ移相器はミクロ波周波数において６〜１２ｄＢ間の損失をうける可能性がある（信号電力の３／４から１５／１６を損失する可能性があるということ）。一方デジタルアーキテクチャにおいては、マイクロ波周波数における損失が移相精度１ビットにつき１．５〜３ｄＢ見込まれる。
【００２９】
移相器回路設計、およびフェーズドアレーアンテナシステムの分野においては、様々なデジタル、あるいはアナログの移相器アーキテクチャ・技術を搭載した素子が多数存在する。デジタル移相アーキテクチャは低回路損失で高移相を提供する用途で使用され、しばしば高い線形性とその他の望ましい電子回路性能を有す。しかし精度・解像度向上につれて、デジタル移相器設計は高損失、高複雑性という問題を抱えるようになる。アナログ移相アーキテクチャ・技術は高解像度と回路の連続的同調性を提供する用途で使用されるが、公知のアナログ移相技術・アーキテクチャは全て高損失という問題を抱えている。
【００３０】
ガリウム・ヒ素基板その他の伝統的な高周波集積回路技術に基づく、幅広い種類の半導体移相器製品を含むデジタル移相技術が開発されてきた。ＭＥＭＳ素子に基づくデジタル移相器回路アーキテクチャ開発を目指して、アーキテクチャマイクロマシニング・ＭＥＭＳ技術に関する研究が行われている。研究のなかには、旧来のアーキテクチャをＭＥＭＳ素子を使用して実現しようとするもの（米国特許６，６５３，９８５参照）、移相器回路及びアンテナ自身内で新規なアーキテクチャのＭＥＭＳ素子を使用するというもの（Ｓｉｋｉｎａによる米国特許公開公報２００３／０１８４４７６Ａ１、及びＨｕｆｆによる米国特許公開公報２００３，００２０１７３Ａ１参照）がある。これら公報に記載された趣向は全てのデジタル移相回路技術に共通する不撓性を抱えている。
【００３１】
これらの技術の同調性・精度面での利点のおかげで、アナログ移相技術は業界では研究開発の活発な分野となっている。開発の範囲は幅広く、長年の間商業製品となっている旧来の半導体技術を使用したもの（米国特許４，８３７，５３２）もあれば、Ｂａｂｂｉｔｔによる米国特許５，３３４，９５８、Ｏｓａｄｃｈｙによる米国特許６，６２１，３７７など、及び米国特許６，５３８，６０３などが着眼している、より高性能な移相器回路設計の目的でバラクタなどの現代的な部材を使用するものもあったりする。業界、政府機関、学究界においては、より高性能で低損失なアナログ移相回路構成を創造する試みが続けられている。
【００３２】
ある研究により、低損失と連続的同調性の両方を達成する目的でデジタル移相技術をアナログ移相技術と組み合わせることによる利点が幾つか見つかった。Ｓａｙｙａｈ（米国特許６，５０９，８１２）が、光電気混載移相器を設計している。この移相器においては、初段でＭＥＭＳ素子を低損失デジタル移相器要素（以下、「粗移相要素」と称する）として用い、第二段では光学制御可変レジスタを連続的同調可能なアナログ移相器要素（以下、「細移相要素」と称する）として使用する。
【００３３】
長年の必要性、上述の研究者及び団体による活発で幅広い試みにも関わらず、高性能レーダ・通信システムの移相に関して低損失と精細な同調性という、相反する好適な特性を実現できている素子は皆無である。
【発明の開示】
【００３４】
本発明は、先行する技術よりも使用価値のある回路解決法を提供する新規な移相器アーキテクチャを、上記Ｓａｙｙａｈの文献に示されるような光学制御可変レジスタ技術を使用するのではなく、電気制御技術と可変リアクタ技術との使用により提供する。本発明の新規なアーキテクチャは、強誘電部材、常誘電部材といった、本業界で開発された多くの高性能バラクタ部材を使用するので、制御・同調の観点上さらなる利点が享受される。ここに記載される発明は、製造、操作条件、および／または素子劣化から、移相誤りを取り除くことで、電気制御の性質の利点を利用している。本願のアーキテクチャはデジタル移相要素、アナログ移相要素両方からの移相量の大小を達成すべく完全に拡大縮小が可能なので、移相器回路を幅広い同調範囲で多くの用途向けに開発することが可能となる。
【００３５】
ここに記載される発明は、小型で低損失、及び高品質な電気的性能をもち、高精度性と同調性を最小限の実装限定で達成する第一の素子である。該第一の素子は移相器産業の長年の課題の解決を、デジタル的に低損失で大きな移相を行い、かつ電子制御されたアナログ移相回路構成を使用して小さな移相を行う素子の提供により実現する。
【００３６】
本発明は、現代的アナログ／デジタル移相回路アーキテクチャが新規な形で組み込まれた、新たな種類の電子制御される移相器に関しており、各々の最良な利点を実現する。これらお互いに補完しあう回路アーキテクチャを組み合わせることにより、切り替えデジタル移相要素のもつ高性能性・低損失特性が、連続的アナログ移相要素のもつ高解像度・同調性とともに提供される。ここで提供される回路構成は電子制御されるので、複雑なアーキテクチャの実装が簡略化される。該アナログ移相要素は電子同調されるバラクタを含んでいるので、これにより高解像度の達成と、使用前には製造ばらつきに対して行われ使用中には環境条件に対して行われる能動補償とが提供される。本発明者たちはこのようなアーキテクチャ・技術の混載的組み合わせが行われた例を知らない。
【図面の簡単な説明】
【００３７】
図面においては、移相器回路・要素が平面図、かつ回路系統の形で示されている。これら図面はこれら回路を、平面製造技術を用いた物理的配置の形で示している。図面中、物体をクロスハッチング、短い黒縁、あるいは数字により定義している。白で、あるいは明るい色のクロスハッチングで示された物体は全て、典型的に電気絶縁部材として製造された部材である。暗い色でクロスハッチングされた物体は導電体、あるいは本業界においては一般的な、より複雑な回路要素を示す。
【００３８】
図１Ａは、残りの図面で使用される、回路の入力側で露出される電気信号に移相を加える移相負荷を表す機能回路記号である。この記号は該電気負荷機能を遂行可能な様々な回路要素を表し、図２Ａ、２Ｂ、２Ｃ、３Ａ、３Ｂ、３Ｃにおいて簡潔化・明瞭化の目的で使用される。
【００３９】
図１Ｂ、１Ｃ、１Ｄ、１Ｅ，１Ｆは各々、図１Ａの記号の使用により実行が暗示される電気的機能の実行可能な回路要素の機能回路図である。
【００４０】
図１Ｂは移相同調部材としてバラクタを使用する回路を示す。図１Ｃ、１Ｄ、１Ｅ、１Ｆ各々では、移相同調部材として複数の切り替え可能な部材が使用される。
【００４１】
図２Ａ、２Ｂ、２Ｃは、ＲＬＣ移相要素とともに負荷ライン移相要素を示す回路図である。
【００４２】
図３Ａ、３Ｂ、３Ｃは、反射ライン移相要素を示す回路図である。これらの各図は、簡潔化・明瞭化の理由から、図１Ａの記号を用いて描かれている。
【００４３】
図４Ａ、４Ｂは、四つの状態をもつ切り替えライン移相要素を示す回路図である。この二つの図は、同じ素子の二つの異なる状態を描いたものである。
【００４４】
図５は、アナログ移相要素とデジタル移相要素の両方をもつ、本発明の一実施の形態の回路図である。この実施の形態は、一体バラクタ同調アナログ要素をもつ反射ライン・デジタル要素を含んでいる。
【００４５】
図６は、アナログ移相要素とデジタル移相要素の両方をもつ、本発明のほかの実施の形態の回路図である。この実施の形態は、負荷ライン移相要素と直列接続された切り替えラインデジタル要素を含んでいる。
【発明を実施するための最良の形態】
【００４６】
ここに記載する発明は、移相要素がアナログ／デジタル移相回路技術・アーキテクチャの混載配置により組み込まれた、新たなタイプの電子制御移相器回路に関している。これらお互いに補完しあう移相要素を組み合わせることにより、デジタル移相要素のもつ高性能性・低損失特性が、アナログ移相要素のもつ高解像度・精度とともに提供される。先行する技術にはない利点は、電子同調されるバラクタを使用する電子制御アナログ移相要素を使用する点にある。これら部材はアナログ移相要素に対して高解像度を提供して、製造中・使用中に起こる位相誤りの能動補償を実現する。以下の記載では先ず、アクチュエータ技術の機能的組み合わせについて述べ、その後に本発明におけるいくつかの実施の形態について詳細な記載を続ける。
【００４７】
移相器回路要素は電気負荷信号に移相を加える。この移相は、負荷信号伝播速度変化（信号の減速）、負荷信号が取る道程の長さの物理的変化、負荷信号が伝播する送信ラインの電気的特性の変化、あるいはその他の手段に起因する。移相の起こし方は移相器回路を使用するシステムの動作にとって、大切こともあるし大切でないこともあるので、設計者は注意深く検討することが要求される。移相回路構成は典型的にＲＦ、マイクロ波、ミリ波周波数などにおいて起きる、負荷信号が周期的である様々な用途に使用される。
【００４８】
移相器は、フェーズドアレーアンテナ・電子方向付けアンテナ口径（ＥＳＡ）を含む、より大きな電子システムの設計・開発を実現する回路である。ＥＳＡはＲＦ、マイクロ波、ミリ波電磁エネルギーのビームの再形成・再方向付けに使用できる。これら射出運搬レーダ・通信信号と、物理的運動を伴わずアンテナを方向付ける能力は、情報の迅速かつ効率的な送受信が必須である、航空宇宙産業、軍事産業、あるいは民間産業において速度、電力、信頼度面での利点を提供する。ゆえに、高性能な移相器回路はＲＦ，マイクロ波、ミリ波システムにおいて価値がある。移相器回路のアナログ強誘電・デジタルＭＥＭＳ版創造を目指す新たな技術の目的で注がれている研究努力が、レーダ・通信産業の強い利益・活動を証明している。
【００４９】
デジタル移相器、デジタル移相要素は、限定的、かつ離散的な数の移相オプションのうちの一つを負荷信号に加える回路である。「デジタル」という記述子は、コンピュータ産業でよく使用される、移相要素の可能な状態数の定義に使用される「ビット」という用語を意味している。このさらなる詳細は本文献の背景技術の箇所に述べた。本文献の文脈においては、「デジタル」は、制御回路設計の具体的な実装に関わらず、有限数の状態を持ついかなる移相技術・回路アーキテクチャの意味で使用される。デジタル移相技術・アーキテクチャの利点は、大概、電気制御アクセスが可能であり、低損失性、その他の望ましい電気的特性を有すことである。デジタル移相技術・アーキテクチャの不利な点は、離散的移相オプションに限られており、位相誤りに対する小規模の同調、あるいは補償ができないことである。
【００５０】
アナログ移相器、アナログ移相要素は、可能なオプションの連続体から選択された位相の値を加えることができる回路である。「アナログ」という記述子は、状態の連続体上で操作される電気部材・回路を記述する目的で、電子産業では普通に使用される。本特許文献内では、「アナログ」は、移相オプションの連続体を提供するいかなる位相技術・アーキテクチャの意味で使用される。アナログ移相技術・アーキテクチャの利点は、典型的に、その稼動範囲で移相の精密制御ができること、あるいは稼動状況、回路劣化により存在しうる移相誤りを補償できることである。アナログ移相技術・アーキテクチャの不利な点は、電力損失が大きいことその他の電力性能特性の低さである。
【００５１】
ここに記載された発明は、少なくとも一つのデジタル移相要素と少なくとも一つのアナログ移相要素が組み込まれた移相器回路である。これら要素は一つの回路に組み合わされて、デジタル移相技術・アーキテクチャの低損失性と高性能性を持ち、かつ一または複数のアナログ移相要素を使用することで望ましい移相状態の正確な同調を実現する。本発明は電気制御されるデジタル／アナログ移相技術・アーキテクチャを含み、アナログ技術・アーキテクチャはアナログ部材としてバラクタを使用する。これらの配慮は、アナログ移相要素がアナログ電気制御信号、デジタル電気制御信号のいずれにより制御されているかに関わらず行われる。従って、Ｄ／Ａコンバータを有すデジタル制御エレクトロニクスを使用して移相器におけるアナログ技術を駆動することもできる。本特許文献では、「アナログ」であるか「デジタル」部材であるかの定義は、制御に使用される駆動回路には関わらず、それらの技術により定義されている。
【００５２】
ここに記載されている発明は、負荷信号電力、周波数、及び帯域を取り扱う能力範囲を持つ移相回路である。負荷信号電力の取り扱いは共通の送受信電力間で、負荷信号電力の上限を６０ｄＢｍ（ｍＷに対するデシベル、例えば、６０ｄＢｍは１ｋＷとなる）として、さらに負荷信号電力の下限を−１８０ｄＢｍ（１ｚＷ）として変化すると考える。これら発明の負荷信号周波数範囲は、上限を３００ＧＨｚとして下限を３０ＭＨｚとする、共通ＲＦ、マイクロ波、及びミリ波周波数を包括すると考える。これら発明の負荷信号帯域範囲は、０．１％〜１００％の間で変化すると考える。これら発明の特別な実施の形態における、個別の負荷信号内包能力は、提供される負荷信号特性の全域を包括するとは見込まれない。例えば、負荷信号帯域は普通ほとんどのレーダ・通信の用途において１０％〜２０％の間にあり、これら用途への使用目的で開発されるいかなる移相回路技術・アーキテクチャの要件となっている。
【００５３】
図１Ａは、その負荷信号入力２に曝される電気信号に移相を加える移相負荷１００を表した概略図である。負荷信号用の等価接地１は負荷信号の増幅特性を基準とし、交流電流、ＲＦ、マイクロ波、あるいはミリ波負荷信号に対するものである。これは、電気制御回路で共通して使用されている直流接地の基準と同じである必要はない。等価接地１は仮想（非物理的な）接地を表していてもよく、これは共通回路設計特徴である。負荷信号入力２は一以上の電気経路あるいは高周波送信ラインを有し、移相要素の回路に接続する。該負荷信号入力は、電気経路の長さその他の関連する回路特性を有しても有さなくてもよい。移相負荷を担う部材あるいは回路が移相負荷要素３である。この移相負荷要素は図１Ａで記述されている回路アーキテクチャへの実装されて移相を提供する様々な部材・回路構成を表す。図１中の矢印は、デジタルあるいはアナログ形式の状態変化を制御する一以上の電気制御回路要素４を示す。各移相負荷要素は、一以上の電気経路あるいは高周波送信ラインを通じて、また接地５への分路を通じて、等価接地１へ接続されている。
【００５４】
図１Ａに示されている各要素は合わさって属概念の記号１００を形成している（これは後の図面にも示されている）。属概念の記号１００は電気負荷機能を実行できる様々な回路要素の組み合わせを含んでいる。これら回路要素配置のいくつかが図１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆに示されており、そのそれぞれが本特許文献全体を通じて、図１Ａの記号の使用で示唆される電気的機能を実行可能な回路要素配置の一例となっている。全ての場合において実際上・現実的には、抵抗という共通の電気回路特性が、素材・周波数をともなう電気特性、周波数をともなう電気的特性、製造技術、操作条件、環境への露出、あるいは劣化などの自然な自由度などとともに考慮されるのだが、これら詳細は回路図示の目的からは無視されている。
【００５５】
図１Ｂは電気制御されたバラクタ６を移相負荷要素として使用する移相負荷の概略図である。この移相負荷は、使用されるバラクタ技術、制御回路に応じて、デジタル移相技術あるいはアナログ移相技術のいずれかを表している。コンデンサ部材の通例の図示に重ね合わされた矢印は、可変静電容量を示す共通の記号である。この図面では、バラクタを示すオブジェクトは電気制御された可変コンデンサ、可変インダクタ、あるいは電気的に接続された可変コンデンサ・インダクタの組み合わせを示す。この移相負荷についての回路図は、これ以外は図１Ａに示すものと同一である。
【００５６】
図１Ｃ，１Ｄ，１Ｅ、および１Ｆはそれぞれ、図１Ａに属概念の形で示された記号のその他の回路構成例を示す概略図である。各々が切り替え可能オブジェクト７、２７、１０７、２０７、３０７のような、切り替え可能なオブジェクトを同調の目的で使用している。これは、これらの移相負荷のすべてがデジタル技術、および／または、回路アーキテクチャであることを意味している。切り替え可能な複数のオブジェクトが前記回路中で別個の部材として実装されてもよいし、そうではなくて移相負荷が切り替え可能な特性を本質的な電気制御特性として持っている形でもよい。部材の例としては、固体ダイオード、トランジスタスイッチ、リレー、トリップスイッチ、およびその他の多数状態が可能なスイッチ素子が挙げられる。その他の例には、ＭＥＭＳスイッチ素子が含まれ、これには金属接触素子、容量性の接触素子、さらにはＲＦ、マイクロ波、ミリ波産業で使用される電気機械素子も含まれる。切り替え制御特性の例としては、制御信号がバラクタの操作を行うには不十分な状態のときにはＯＦＦ状態にあるような、２状態ＭＥＭＳ可変コンデンサ、固体バラクタダイオードが挙げられる。切り替え可能な制御特性を持つ部材には二つ以上の操作状態があることが示唆される。
【００５７】
図１Ｃは切り替え可能なリアクタンス負荷の形である、移相負荷の一回路構成例を示す図である。本回路には電気経路・送信ライン９経由で、固定値をもつ第一の無効部材８に接続された切り替えオブジェクト７が組み込まれている。切り替えオブジェクト７は、電気経路を無効部材に接続する制御特性を持つ一つの機械素子あるいは一以上の電気部材を含む切り替えスイッチならば如何なるものでもよい。図１Ｂにおける使用に比して、可変矢印が無効部材に欠如している図１Ｃは、部材、回路要素が可変値ではなくて固定値であることを示す。この移相負荷回路のデジタル特性は、切り替えを行うことにより無効部材の位相の影響を受けたり、受けなかったりできることに由来している。
【００５８】
図１Ｄは多数切り替え可能な無効負荷の形である、移相負荷の一回路構成例を示す図である。図１Ｃ同様、この回路は多数の投入切り替えオブジェクト２７を含んでいる。切り替えオブジェクト２７は、切り替えオブジェクト７同様、電気経路を無効部材に接続する制御特性を持つ一つの機械素子あるいは一以上の電気部材を含む切り替えスイッチならば如何なるものでもよい。切り替えオブジェクト２７は負荷信号入力２を電気経路９、１９、２９、３９のいずれかに接続する。これら電気経路９、１９、２９、３９は、接続５、１５、２５、３５のうちの対応するものを経て接地と接続している無効部材８、１８、２８、３８のそれぞれと接続している。現実には、この四つの状態をもつデジタル位相負荷回路アーキテクチャは、移相を負荷信号に加えるための異なる切り替えリアクタンス負荷、複数の切り替えリアクタンス負荷の様々な組み合わせを表す三状態素子でも五状態素子でもよく、あるいはその他のいずれの整数の数の状態を持っていてもよい。
【００５９】
図１Ｅは入力信号に対する多数切り替え可能電気負荷を含む移相負荷の別の回路構成を示す図である。この回路構成は図１Ｄのものと、簡易な無効部材の替わりに、より複雑な回路要素が使用されている点以外は類似している。切り替え無効部材の替わりに、第一固定位相遅延ＲＬＣネットワーク・送信ライン１０、第二固定位相遅延ＲＬＣネットワーク・送信ライン１１、第三固定位相遅延ＲＬＣネットワーク・送信ライン１２、第四固定位相遅延ＲＬＣネットワーク・送信ライン１３が負荷回路に対して切り替えられて、移相を入力における負荷信号に加える。図面では四つの状態だけを示しているが、ほかの数の切り替え状態を用いてもよい。
【００６０】
図１Ｄ、１Ｅの回路アーキテクチャは、全ての場合において各々の多数移相負荷が負荷信号入力切り替え素子と相対接地の間で並列構成になっているので、並列負荷回路であると考えられる。反対に図１Ｆの回路アーキテクチャは多数移相負荷が対応する切り替え部材、制御特性と同じ電気経路・送信ラインと直列配置に構成されているので、直列負荷回路であると考えられる。直列移相負荷要素の操作に関しては、まず第一切り替え部材７あるいは制御特性の状態を考慮することが要求される。該スイッチが開状態である場合、負荷信号に加えられる移相は第一値であると想定され、この第一値は通例、相対移相ゼロに対応するとみなされる。
【００６１】
もしも第一スイッチ７が閉状態である場合、負荷信号入力２は送信ライン９を通して、第一固定位相遅延ＲＬＣネットワーク・送信ライン１０に接続され、これが今度は、今は第二入力電力経路・送信ライン１０２から第二直列切り替え部材・制御特性１０７へと接続されている該信号に位相遅延を加えることになる。この第二スイッチが開状態であるときには、負荷信号に加えられる移相は第二値であり、この第二値は通例、デジタル移相負荷の相対移相のゼロでない最小値に相当すると考えられる。この第二スイッチが閉状態である場合には、第二出力電気経路１０９が第二固定位相遅延ＲＬＣネットワーク・送信ライン１１０に接続され、これにより今は第三入力電気経路・送信ライン２０２から第三直列切り替え部材・制御特性２０７へと接続されている該信号に位相遅延を加えることになる。直列の各スイッチは負荷信号にさらなる位相遅延を加える目的で二方向に切り替えられるが、ここで第三出力電気経路２０９は第三固定位相遅延ＲＬＣネットワーク・送信ライン２１０へ、さらには第四入力電気経路・送信ライン３０２へ、さらに第四直列切り替え部材・制御特性３０７へと接続される。
【００６２】
この例においては、第四直列切り替え部材・制御特性は電気アクセスを第四出力電気経路３０９と第四固定位相遅延ＲＬＣネットワーク・送信ライン３１０の二方向に切り替え、最終的に相対接地につなぐ。図示の目的からは、四つのスイッチと関連する部材の直列配置が示されているが、このアーキテクチャの実装のためには、スイッチと関連する回路の数は幾つでもよい。また、図示したＲＬＣネットワーク・送信ラインの替わりに、個別の固定リアクタンスを使用してもよい。このような変形例実装の回路図は当業者にとっては想到容易である。
【００６３】
図２Ａ、２Ｂ、２Ｃは負荷ライン移相要素を図１Ｅ、１Ｆのアーキテクチャに示したようなＲＬＣ移相要素とともに描いた回路図である。これらの図の各々に、同一電気的機能をもつ多くの類似した回路の記述を簡略化する目的で、図１Ａの記号を属概念の移相負荷として使用している。図２Ａ、２Ｂ、２Ｃに示すアーキテクチャはアナログ／デジタル両方の移相要素を、図１Ｂの一実施形態で表されるアナログ移相負荷の形で、さらに図１Ｂの他の実装形態で表されるデジタル移相負荷の形で含んでもよく、さらに図１Ｃ、１Ｄ、１Ｅ、１Ｆのデジタル移相負荷は図１Ａの属概念の移相負荷の象徴的使用に含有されている。
【００６４】
図２Ａは図１Ａが表す移相負荷を使用する極基本的な移相要素の回路図である。移相要素は移相負荷交点１０３と接続、さらに負荷信号送信出力１１１と接続される負荷信号送信入力１０１を有す。移相負荷１００は図１Ａの属概念の移相負荷回路要素を表しており、移相負荷交点に電気接続されている。負荷信号が前記負荷信号送信入力１０１から負荷信号送信出力１１１へと進むと、移相負荷の存在により、移相が該負荷信号に加えられる。該出力に現れる該負荷信号は、相対的にゼロの移相状態に比べて電気制御された移相を持つことになる。加えられる移相の範囲は先に定義したようなゼロ相対移相の一状態を含む可能性があり得る。
【００６５】
図２Ｂの回路図においては、ＲＬＣネットワークおよび／または送信ラインの一組がより完全な回路設計アーキテクチャのために加えられている。負荷信号送信入力１０１は先ず入力ＲＬＣネットワーク・送信ライン１２０に接続され、次に第一移相負荷交点１２１へ、さらには出力ＲＬＣネットワーク・送信ライン３２０へと接続される。図２Ａの回路と同様の方式で、移相負荷が第一移相負荷交点に電気接続され、上述と全く同一の移相機能を実行するが、今回は整合回路・送信ライン入力および出力によって、移相要素のより大規模な移相器回路製品への実装が簡易になるという利点がある。
【００６６】
図２Ｃは図２Ｂの回路アーキテクチャが段階化された例であり、ここでは二つの移相要素が縦続されている。第一移相付加交点は、先に図２Ｂのアーキテクチャで説明したのと同様に、第二ＲＬＣネットワーク・送信ライン２２０に直列に電気接続され、次に第二移相負荷交点２２１へ、さらには出力ＲＬＣネットワーク・送信ライン３２０、そして出力１１１へと接続されている。第二ＲＬＣネットワーク・送信ラインが回路の入力・出力に対する移相負荷両方に対して整合インピーダンスを生成する能力をもつので、回路アーキテクチャは、回路移相同調においてより高いレベルの柔軟性を提供できる。他の直列・並列回路例と同様、図２Ｃの回路における二段が図示の目的で提供されており、図２Ｃの回路アーキテクチャにおいては三段、四段、さらに他のいかなる整数の段数の実装ができる。
【００６７】
図３Ａ、３Ｂ、３Ｃは反射ライン移相要素を示す回路図である。先に説明した回路同様、これら図面は各々、図１Ａの属記号１００を使用して、同じ電気的機能をもつ多くの同様の回路の記述を簡便化している。これら発明の多くの実施の形態においては、図３Ａ、３Ｂ、３Ｃの属概念の移相負荷はお互い整合されるが、実施の形態のなかには、追加的なシステムレベルでの性能に関する利点の提供の目的で、不整合の移相負荷を利用する場合もある。
【００６８】
図３Ａにおいて、負荷信号送信入力は負荷信号をカプラ回路１３０への４つの接続のうちの第一の接続に供給する。カプラ回路は入力負荷信号を前記第一の接続から取り出して、該入力負荷信号の電気的特性を二つの部分入力負荷信号に分割する。第一部分入力負荷信号は第二カプラ回路接続１２２に送られ、第二部分入力負荷信号は第三カプラ回路接続１２３に送られる。カプラ回路はまた、前記第二・第三の接続からも入力負荷信号を取り出して、これらを第四の接続からカプラ回路に向けて送られる負荷信号送信出力に組み合わせるよう設計されている。本回路の動きは、入力から始まり、二部分に分割される、という負荷信号の観点からの説明が最適である。該二部分のそれぞれは二つの暫定出力へ、さらには移相負荷回路へと送られる。これら二つの部分信号は、その後、移相負荷により移相処理され、カプラ回路へ反射される。二つの、反射され移相処理された部分信号は今度は、前記第二・第三カプラ接続を、暫定出力ではなくて暫定入力としてみなして、前記カプラ回路へ再入する。カプラ回路は二つの移相後部分信号を一つの完全な移相後負荷信号へと再結合して、再結合したものをついに前記負荷信号送信出力へ送る。
【００６９】
図３Ｂは、図３Ａ記載の反射移相要素を共通に使用している、変形例アーキテクチャを図示している。このアーキテクチャにおいては、第三・第四カプラ回路接続の配置が交換されているが、これ以外は全ての要素の電気的機能が同一である。しかし平面回路構成を評価するとなると、入力・出力の電気的機能が一つのカプラ回路アーキテクチャと逆カプラ回路１３１を使用する第二アーキテクチャとの間で混同されていないか、というカプラ回路設計上の認識が要求される。ここで注意しなければならないのは、標準／逆カプラ回路アーキテクチャを区別する工学上の用語は存在しない、ということである。というのも多くのカプラ回路技術が、綿密な設計のどちらのアーキテクチャに対しても適用できるからである。
【００７０】
図３Ｃは、図３Ａ記載のものと同じアーキテクチャを持つカプラ回路を使用する反射ライン移相要素の詳細例示である。ここでは標準カプラ回路の属概念の回路要素の詳細を、カプラ内部の各回路要素の電気的機能が明らかになるように示した。カプラ回路への全ての入力・出力接続は図３Ａに示したものと同じであり、移相負荷も同様である。この例では、カプラ回路は四つの別個のカプラ回路要素として示されており、各々がＲＬＣ回路、送信ライン、あるいは設計された受動電気的特性を持つＲＬＣ回路あるいは送信ラインの組み合わせを表している。負荷信号送信入力と負荷信号送信出力との間には第一カプラ回路要素２３３が配置されているが、ここでは他のカプラ回路信号の通り道とは他の方向の回り道と特別に組み合わせられるなどの工夫を施され、入力負荷信号がカプラ回路出力を横切らないような工夫を施されている。この回り道が、第二カプラ回路要素２３１、第三カプラ回路要素２３０、さらには第四カプラ回路要素２３２が最後に続いている経路である。第二カプラ回路要素と第三カプラ回路要素は、負荷信号送信入力における負荷信号が二部分に分かれるように設計されており、うち第一部分は第二カプラ回路接続へ送られ、第二部分は第三カプラ回路接続へ送られる。第三カプラ回路要素はさらに、第二カプラ回路接続からの入力が第三カプラ回路部分へ到達するのを、またその逆を妨げる。全く同様に、第四カプラ回路要素と第三カプラ回路要素は、負荷信号送信出力における負荷信号が二部分に分かれるように設計されており、うち第一部分は第三カプラ回路接続へ送られ、第二部分は第二カプラ回路接続へ送られる。最終結果は、各々の部分信号が接地で反射点に合流するように移相負荷と相互作用しあうように制御され、負荷信号が移相負荷を通ってカプラ回路へ戻るように制御を行う、というものである。移相部分信号は新たな入力として戻った場合においてだけ、再結合されることになり、全く同様の回路設計の示すところは、それらが当初の負荷信号送信入力ではなくて必ず負荷信号送信出力に向かって移動する際に再結合するということである。
【００７１】
図３Ｃの図示するカプラ回路の一般的例は分岐ラインカプラである。このような例においては、四つのカプラ回路要素が「Ｚ０」という印で表される一般的な特性インピーダンスをともなう高周波送信ラインとして実装される。この一般的なカプラ回路構成においては、該四つのカプラ回路要素は特性インピーダンスを有し、この特性インピーダンスは、各カプラ回路要素の接続の特性インピーダンスに基づいて変化可能であり、四つの全ての場合において負荷信号の中央周波数の波長の四分の一である、その長さに基づき変化できる。３ｄＢ分岐ラインカプラにおいては、入力負荷信号は二ｔの部分信号に分割され、各部分信号は元の信号の半分である（一つの信号の半分は、元の信号よりも３デシベル小さい）。３ｄＢ分岐ラインカプラにおいては、第二・第四カプラ回路要素の特性インピーダンスは、対応する接続と同様のＺ０であり、第一・第三カプラ要素の特性インピーダンスはＺ０を２の平方根で割った値である。このカプラ回路要素の特別な構成により、二つの移相負荷に対する負荷信号電力の均等な分配が可能となり、移相要素の出力に対して均等の取れた負荷信号再結合を送ることができる。
【００７２】
図４Ａ、４Ｂは、多数のライン要素を有す切り替えライン移相要素の回路図を示す。ここでは、各ライン要素はＲＬＣ回路、送信ライン、あるいはＲＬＣ回路と送信ラインの結合を表している。各ライン要素は別個の状態オプションとして切り替え可能であり、図４Ａ、４Ｂは同一の四状態の例における別個の状態を図示している。該四ライン要素の各々は別の電気的特性の組を持ち、それぞれ別個のライン要素を通ることで別個の位相を経ることになる。実際には、これら四状態デジタル切り替えライン移相要素は、異なる位相を負荷信号に加える目的で異なる切り替えライン要素を表す、三状態素子でも五状態素子でもよく、あるいはその他のいずれの整数の数の状態を持っていてもよい。
【００７３】
図４Ａにおいては、負荷信号送信入力は、負荷信号の四つのオプションのうちの一つを選択する、入力多数状態切り替え素子・制御特性１２７に接続されている。第一オプションは第一ライン要素入力４０９であり、これは第一ライン要素４１０に接続されている。第一ライン入力は特別な電気的特性を持ち、その中には第一位相遅延が含まれる。該第一ライン要素はさらに第一ライン要素出力４０５に接続されており、さらには出力多数状態切り替え素子・制御特性２２７に接続される。該入力・出力切り替え素子は、第一ライン要素入力が選択された場合には第一ライン要素出力が選択され得、これにより負荷信号が第一ライン要素へと送られて第一位相遅延を経るように制御されている。同様に、第二オプションは第二ライン要素入力４１９であり、第二位相遅延という電気的特性を有す第二ライン要素４１１に接続されている。第二ライン要素はさらに第二ライン要素出力４１５へ、さらには出力多数状態切り替え素子・制御特性へと接続される。第三オプションは第三位相遅延を持つ第三ライン要素４１２に接続された第三ライン要素入力４２９であり、さらに第三要素出力４２５へと接続される。第四オプションは第四位相遅延を持つ第四ライン要素４１３と接続された第四ライン要素４３９であり、さらに第四ライン要素出力４３５へと接続される。入力・出力切り替え素子は、前記ライン要素のうちのいずれの一つが選択された場合に入力負荷信号がライン要素を通って位相遅延を経るように、さらには負荷信号送信出力へ送られるように制御が行われる。負荷信号の各々は異なる位相遅延を持ち、これは図３Ｃのライン要素オブジェクトの持つ、異なる長さによって図解的に示されている。この例に限っていえば、第四ライン要素が選択されており、これは前記四つのオプションのうちもっとも大きな位相遅延状態を負荷信号が経るであろうことを意味する。
【００７４】
図４Ｂは、切り替え素子、制御特性が異なるライン要素選択のために設定されている以外は、図４Ａと同じデジタル切り替えライン位相遅延要素を図示している。代替物である入力多数状態切り替え素子・制御特性１２８が第二ライン要素選択のために設定されており、代替物である出力多数状態切り替え素子・制御特性２２８も同様である。この例に限っていえば、第二ライン要素が選択されており、これは前記四つのオプションのうち二番目に小さな位相遅延状態を負荷信号が経るであろうことを意味する。
【００７５】
図５、６は移相発明の二つの実施の形態の回路図を示し、それぞれ、電気制御されたアナログ移相要素とデジタル移相要素を有す。これら二つの実施の形態のそれぞれは負荷信号と相互作用しあう移相回路構成を示しており、ここにはこれら移相器を操作するのに必要な電気制御回路構成は記載されていない。制御信号回路設計の詳細はここで記載するほど新規性があるとは思われない。
【００７６】
図５は、図３Ａに記載のものと類似したアナログ反射ラインと、図１Ｃと図２Ｃの組み合わせにより記載されているものと類似したデジタル縦続切り替えリアクタンス移相要素が組み込まれた、電子制御されたデジタル／アナログ混載移相器を示す図である。この移相器においては、負荷信号移相器入力２０１と負荷信号移相器出力２１１とが移相器カプラ回路５３０に接続されている。図３Ａの記載と同様の方法により、負荷信号が負荷信号移相器入力に入り、二つの部分負荷信号に分割され、うち一方が第二移相器カプラ接続５２２へ、他方が第三移相器カプラ接続５２３へと送られる。各部分負荷信号は移相を経て、負荷信号接地により反射され、その後、前記移相器カプラ回路に再入する前に、また別の移相を経る。該二つの移相後部分負荷信号はその後、再結合されて、負荷信号移相器出力へと送られる。ゆえに、デジタル／アナログ移相要素の組み合わせは、移相負荷の設計と関連がある。
【００７７】
第二移相器カプラ接続と関連づけられた移相負荷はまずアナログ移相要素に接続されるが、これは可変リアクタンスである第一移相器アナログバラクタ５０６と接続する第一移相器バラクタ入力５０２に代表される。第一部分負荷信号は、第一移相器バラクタ出力５０５と第一デジタル移相負荷入力５２１を通ることでアナログ移相を経る。ここで、負荷信号は接地と接続される三つの別個の切り替え移相負荷に曝される。第一位相負荷切り替え素子５０７は第一リアクタンス接続５０９により第一リアクタンス５０８と接続される。第一位相負荷切り替え素子が閉状態の場合、第一部分負荷信号は該リアクタンスを通り、移相を経て、その後負荷信号接地により反射される。そして再度リアクタンス移相を経て、戻って切り替え素子、アナログバラクタを通過し、前記移相カプラへ戻る。同様に、第二・第三デジタル切り替え移相負荷もまた切り替えられることで、移相を負荷信号に加える。第二移相負荷切り替え素子５１７は第二リアクタンス接続５１９により第二リアクタンス５１８と接続されて、第三移相切り替え素子５２７は第三リアクタンス接続５２９により第三リアクタンス５２８と接続される。ある一構成においては、該三つの切り替えリアクタンスのうちのいずれもが選択されなくても、あるいはそのひとつがいずれの時に選択されるようにしてもよく、これが四状態デジタル移相要素を表す。また、第二の構成においては、該三つの切り替えリアクタンスのうちのいずれもが、いずれの時にお互い独立して選択されるようにしてもよく、これが八状態デジタル移相要素を表し、またこれを先に記載した３ビットデジタル移相要素と呼んでもよい。
【００７８】
第三移相器カプラ接続に関連付けられた移相負荷の動きは、第二部分負荷信号上で動くこと以外は、先程述べたものと等しい。第二移相器バラクタ入力５１２は、可変リアクタンスである第二移相器アナログバラクタ５１６に接続する。第二部分負荷信号は第二移相器バラクタ出力５１５から第二デジタル移相負荷入力５２４を通ることで、アナログ移相を経る。既に説明した第一位相負荷と同様に、第二負荷信号もその後デジタル移相要素に曝される。第四位相負荷切り替え素子５３７は第四リアクタンス５３８へ、第四リアクタンス接続５３９により接続される。第五位相負荷切り替え素子５４７は第五リアクタンス５４８へ、第五リアクタンス接続５４９により接続され、第六位相負荷切り替え素子５５７は第六リアクタンス５５８へ、第六リアクタンス接続５５９により接続される。ある一構成においては、各二部分負荷信号が経る移相が同一であるように、第一位相負荷が第二位相負荷と同じでもよい。また、別の構成においては、該二部分負荷信号に加えられる二つの移相がお互い異なっていてもよい。これにより、追加的なシステムレベルでの負荷信号移相の利点が得られること、他の移相負荷に比して一以上の内部回路あるいは部材の性能の分散を補償する、などといった効果がある。
【００７９】
図６は、負荷ライン・アナログ移相要素と直列配置された切り替えラインデジタル移相要素であるデジタル／アナログ混載移相器を示している。該切り替えラインデジタル移相要素は図４Ａに図示のものと類似しており、該負荷ライン・アナログ移相要素は図１Ｂと図２Ｃとに図示されたものの組み合わせに類似している。負荷信号移相器入力は、四つのオプションのうちの一つを選択する、入力多数状態切り替え素子・制御特性に接続される。図４Ａの詳細な記述を参照すると、この例では四つの移相状態のうち最長のものが選択されていることが明らかである。負荷信号はその後、出力多数状態切り替え素子・制御特性を通ってデジタル移相要素出力６５０へと進む。これにより、本実施の形態の混載移相器設計のデジタル部分が完結する。
【００８０】
デジタル移相要素出力はアナログ移相要素入力６５１、及びアナログ入力ＲＬＣネットワーク・送信ライン６２０と接続される。これは特に第一アナログ移相負荷交点６２１に続く移相負荷のために負荷信号を用意して、混載移相器回路へのアナログ移相要素の実装を簡略化するという特別な電気的特性を有す。しかしながら、ある一構成においては、アナログ入力ＲＬＣネットワーク・送信ラインが非常に短くても、無視できるほどでも、あるいは直近に先行するデジタル移相器要素の出力と同等な電気的特性を有していてもよい。図２Ａの回路と同様に、移相負荷が第一アナログ移相負荷交点に電気接続されて、この移相負荷が図１Ｂに図示のものに相当する同調可能なバラクタ要素を有している。第一アナログ移相負荷要素入力６３２は第一アナログ移相負荷交点を第一アナログ移相バラクタ６３６と接続する。このバラクタは同調可能であり、図１Ａの詳細な記載で述べたように接地と接続されている。図２Ｂ同様、第一アナログ移相負荷要素はアナログ要素第二ＲＬＣネットワーク・送信ライン６２２によって縦続され、その後、第二負荷要素が接続された第二アナログ移相負荷交点６２３へ縦続される。第二アナログ移相負荷要素入力６４２は第二アナログ移相負荷交点を第二アナログ移相バラクタ６４６と前述と同じ方法・操作で接続する。出力アナログＲＬＣネットワーク・送信ライン６２４は第二アナログ移相負荷交点を負荷信号移相器出力と接続する。
【００８１】
他の回路例同様、図６のデジタル移相要素部分における四つのデジタルオプション、図６のアナログ移相要素部分の二段は、混載移相器回路アーキテクチャで実現される多くの構成のうちの一つの例示として示している。当業者であれば、この移相器のデジタル／アナログ要素において他の整数段を実現することができる。
【図１Ａ】
2007532060.tif 000003
【図１Ｂ】
2007532060.tif 000004
【図１Ｃ】
2007532060.tif 000005
【図１Ｄ】
2007532060.tif 000006
【図１Ｅ】
2007532060.tif 000007
【図１Ｆ】
2007532060.tif 000008
【図２Ａ】
2007532060.tif 000009
【図２Ｂ】
2007532060.tif 000010
【図２Ｃ】
2007532060.tif 000011
【図３Ａ】
2007532060.tif 000012
【図３Ｂ】
2007532060.tif 000013
【図３Ｃ】
2007532060.tif 000014
【図４Ａ】
2007532060.tif 000015
【図４Ｂ】
2007532060.tif 000016
【図５】
2007532060.tif 000017
【図６】
2007532060.tif 000018
【国際調査報告】
2007532060.tif 000019
2007532060.tif 000020
2007532060.tif 000021