(57)【要約】  本発明はマトリックス（２、２０）の行（Ｙ１〜Ｙ３）と列（Ｘ１〜Ｘ３）との交点に分布する感光画素（Ｐ１〜Ｐ９）のマトリックス（２、２０）を備える感光装置（１、１’）を駆動する方法に関する。本発明は特に（排他的ではなく）放射線画像の検出に用いられるような装置の制御に関する。この方法はマトリックス（２、２０）を画像取得段階の前にリセット段階を含む画像化周期にかけるステップを含む。マトリックス（２、２０）の行がいくつかの群に分配されており、この方法はリセット段階中に任意の１つの群のすべての行を同時にリセットするステップを含み、さらに行の各群を連続してリセットするステップを含む。
2007508763.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス（２、２０）の行（Ｙ１〜Ｙ３）と列（Ｘ１〜Ｘ３）との交点に分布する感光画素（Ｐ１〜Ｐ９）の前記マトリックス（２、２０）を備える感光装置（１、１’）を駆動する方法であり、前記マトリックス（２、２０）を画像取得段階の前にリセット段階を含む画像化周期にかけるステップを含む方法であって、
前記マトリックス（２、２０）の行がいくつかの群に分配され、前記リセット段階中に任意の１つの群のすべての前記行を同時にリセットするステップを含み、さらに行の各群を連続してリセットするステップを含み、さらに任意の１つの群内の前記行が分離していることを特徴とする方法。
【請求項２】
任意の１つの群内の前記行が当該群に属さない少なくとも２行により隔てられていることを特徴とする請求項１に記載の方法。
【請求項３】
行の前記群がほぼ同じ数の行を有することを特徴とする請求項１または２に記載の方法。
【請求項４】
個々のリセット動作を櫛状に結合するステップを含むことを特徴とする請求項１〜３のいずれか一項に記載の方法。
【請求項５】
Ｎが前記マトリックスの合計行数であるとともにｎが群当りの行数である場合、１つの群を形成する行がα＝Ｎ／ｎに相当するピッチで均一に離間されており、さらに前記櫛を少なくともα−１回移動させて前記マトリックス（２、２０）の前記行のすべてを走査することを特徴とする請求項４に記載の方法。
【請求項６】
１つの群のリセットが完了するまで待ってから他の群のリセットを開始するステップを含むことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記画像取得段階の後に、前記画像取得段階で前記感光画素に蓄積した電荷量を読み出すことを可能にする第１の電気パルスが前記マトリックスの各行に連続して送られる読み出し段階が続き、前記リセット段階中に、前記群内の前記行をリセットするために第２の電気パルスが任意の１つの群内のすべての前記行に送られ、さらに前記第１および第２のパルスが実質的に同一であることを特徴とする請求項１〜６のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は特に半導体材料を蒸着する技術により作製されるタイプの感光画素のマトリックスを備える感光装置の駆動方法に関する。本発明は特に（排他的ではなく）放射線画像検出に用いられるような装置の駆動に関する。
【背景技術】
【０００２】
絶縁例えばガラス支持体上の水素化アモルファスシリコン（ａ−ＳｉＨ）などの半導体材料の薄膜蒸着技術が、可視または近可視放射線から画像を作製することができる感光画素のマトリックスを作製するために用いられている。放射線画像の検出用にこれらのマトリックスを用いるために、必要なことはＸ線とマトリックスとの間に、Ｘ線を感光画素が感じる波長帯域内の光放射に変換するシンチレータ画面を挿入することである。
【０００３】
このようなマトリックスを形成する感光画素は一般にスイッチ機能を提供する素子に関連する感光素子を備えている。感光画素はマトリックスの行導線と列導線との間に載置されている。そのため要件によって、感光画装置はマトリックスとしてまたは線形アレイとして配列された複数の感光画素を備えている。
【０００４】
感光素子は通常スイッチ素子と直列に接続されたダイオードで構成されている。スイッチ素子は例えば薄膜蒸着技術により作製されたトランジスタであってもよい。これらの技術はＴＦＴ（薄膜トランジスタ）技術として知られている。またスイッチ素子はその「閉」または「オン」状態がスイッチ素子を順方向導通するように駆動するバイアスに対応するとともに、その「開」または「オフ」状態が逆バイアスに対応するスイッチングダイオードであってもよい。２つのダイオードは「バックツーバック（ｂａｃｋ−ｔｏ−ｂａｃｋ）」と呼ばれる構成で反対導通方向を有して接続される。このような配列は例えば、「バックツーバック」構成内に２つのダイオードを有するタイプの感光画素のマトリックスと、感光画素を読み出す方法と、このような感光装置を作製する方法とを記載している仏国特許出願第８６／１４０５８号明細書（公開第２６０５１６６号明細書）により周知である。このマトリックスを形成する構成要素は持続性を生じるアモルファス半導体材料から作製される。これは結晶材料内よりはるかに多数のトラップを含むアモルファス構造によるものである。これらのトラップはバンドギャップ全体にわたって延びる構造欠陥である。これらのトラップは画像取得中に生成された電荷を保持する。この材料は所定の照射に対応する画像を記憶するとともに、後続の画像が読み出されている間にまたはいくつかの後続の画像が読み出されている間にこの画像に関する電荷を回復させる。それにより画質は劣化する。
【０００５】
最適な品質の有効な画像の獲得を図り、「オフセット画像」と呼ばれ、また通常動作周期の開始時に取得されて記憶される「暗画像」としても知られているものに基づいて有効な画像に補正を加える。このオフセット画像は感光装置がゼロ強度の信号を受けたときに得られる画像であるとともに背景画像の種類に相当する。オフセット画像は感光画素の構成要素の電気状態およびそれらの電気的特性のばらつきによって変わる。有効な画像は、感光装置がＸ線への露出に相当する有効な信号を受けたときにいつでも読み出されるものである。これはオフセット画像を含む。この補正は有効な画像からオフセット画像を減算するステップを含む。
【０００６】
有効な画像またはオフセット画像を生成するために、特許出願第ＦＲ−Ａ−２７６０５８５号明細書に説明されているような画像化周期、すなわち画像取得段階、その後読み出し段階、そして消去およびリセット段階により形成されるシーケンスを行う。画像取得段階中、感光画素は最大照射信号であれ暗信号であれピックアップされる信号を受ける。読み出し段階中、画像取得中に蓄積した電荷量を読み出すためにアドレスされた行導線に読み出しパルスが印加される。消去段階中、感光画素は通常すべての感光画素上に均一に分配される光フラッシュにより光学的に消去される。リセット段階中、感光画素は新たな画像取得を受け入れる状態にリセットされる。このリセットは一時的にスイッチング素子を作製し、スイッチングダイオードまたはトランジスタを切り替え、マトリックスにアドレスするために行導線に送られた電気パルスにより導通することにより行われる。
【０００７】
これまでマトリックスの感光画素は、１つの電気パルスをマトリックスの行導線を介してマトリックスの感光画素のすべてに対して同時に生成することによりリセットされていた。残念なことに感光画素は完全無欠ではない。これらは寄生素子に影響されるが、そのモデル化を図３を用いて後述する。これらの寄生素子は基本的に静電結合である。スイッチング素子をオンするためにマトリックスの行導線に送られた電気パルスの立ち上がりがマトリックスの列導線に電荷を注入する。スイッチング素子を開く立ち上がりは重要である。この立ち上がりにより列導線に生成された電荷は、列導線に接続された読み出し回路によってのみ放電することができる。これらの電荷はある量の放電時間がかかるため、各列導線上の電圧に一時的に変動を生じる。この電圧の変動は感光画素が分離された時点で発生する。より厳密にはそれはフォトダイオードとスイッチング素子間の共通点Ａの電位が固定された時点である。この電位は極めて重要であるが、フォトダイオードが受け取った光照射の影響により画像取得段階中に変化するのはこの電位であるためである。そのためこの電位はスイッチング素子が開くまさにその時点の対応する列導線の電圧に依存する。列導線におけるこの電圧の存在は平均オフセットシフトを、ひいては有効な画像のダイナミックレンジの損失を生じる。
【０００８】
さらにスイッチング素子が開くその時点はすべての感光画素に対して厳密には同一ではない。この時点は各スイッチング素子に対する閾値電圧のばらつきおよび寄生素子のばらつきに依存する。これが各感光画素に対するオフセットのばらつきになる。
【０００９】
一方でリセット段階中に行導線に送られる電気パルスの振幅を読み出し段階中に行電極に送られる電気パルスの振幅に対して減少させることにより、他方でスイッチング素子の切り替え時間が列導線の電荷を消失させるのに必要な時間より長くなるようにスイッチング素子を開く立ち上がりを延長することにより、列導線上の電圧を低下することが試みられてきた。この緩和策は直面する問題のほんのわずかしか改善しないため若干不十分である。さらにリセット段階と読み出し段階との間のパルスの非対称性により、この緩和策はいくつかのオフセット安定性欠陥を招く。
【発明の開示】
【課題を解決するための手段】
【００１０】
本発明の目的は直面する問題をかなり軽減することであり、この目的のため本発明の主題は、マトリックスの行と列との交点に分布する感光画素のマトリックスを備える感光装置を駆動する方法であり、マトリックスを画像取得段階の前にリセット段階を含む画像化周期にかけるステップを含む方法であって、マトリックスの行がいくつかの群に分配され、リセット段階中に任意の１つの群のすべての行を同時にリセットするステップを含み、さらに行の各群を連続してリセットするステップを含むことを特徴とする方法である。
【００１１】
一例として提供される本発明を実施するいくつかの方法、および添付の図面により図示されている実施形態の詳細な説明を読むことで本発明がより明確に理解されるとともに他の利点が明らかになろう。
【発明を実施するための最良の形態】
【００１２】
図１は従来通りに編成されたマトリックス２を備える感光装置１の簡略図を示す。マトリックス２は、各々がバックツーバック（ｂａｃｋ−ｔｏ−ｂａｃｋ）構成で直列に接続された感光ダイオードＤｐおよびスイッチングダイオードＤｃにより形成された感光画素Ｐ１〜Ｐ９を備えている。マトリックスは列導線Ｘ１〜Ｘ３と交差する行導線Ｙ１〜Ｙ３を含み、各交点で感光画素が行導線と列導線との間に接続されている。このように感光画素Ｐ１〜Ｐ９は行Ｒ１〜Ｒ３および列ＣＬ１〜ＣＬ３に沿って配列されている。
【００１３】
図１の例では３行および３列のみが示され、これらが９個の感光画素を規定しているが、このようなマトリックスははるかに大きい容量、場合によっては数百万画素をも有し得る。例えば３０００行および３０００列に（約４０ｃｍ×４０ｃｍの面積にわたり）配列された感光画素、あるいは１列および数行に沿って配列されて直線検波のアレイを構成する感光画素を有するようなマトリックスを作製することが一般的である。
【００１４】
感光装置はラインドライバ３を含み、出力ＳＹ１、ＳＹ２、ＳＹ３がそれぞれ行導線Ｙ１、Ｙ２、Ｙ３に接続されている。ラインドライバ３は例えばクロック回路、スイッチング回路およびシフトレジスタなどの様々な要素（図示せず）で構成されており、これらの要素によりラインドライバ３は行導線Ｙ１〜Ｙ３に順次アドレスすることができる。さらにまた感光装置は、行導線に印加されるバイアスパルスの振幅を規定するための電圧ＶＰ１をラインドライバ３に供給する電圧源４と、行導線に印加される読み出しパルスの振幅を規定するための電圧ＶＰ２をラインドライバ３に供給する電圧源１３とを含む。これらの２つの電圧供給は場合によっては同一であり得る。
【００１５】
各感光画素Ｐ１〜Ｐ９において２つのダイオードＤｐ、Ｄｃは、カソードによって、または図示の例のようにアノードによって互いに接続されている。フォトダイオードＤｐのカソードは列導線Ｘ１〜Ｘ３に接続されているとともに、スイッチングダイオードＤｃのカソードは行導線Ｙ１〜Ｙ３に接続されている。
【００１６】
画像取得または撮像段階で、すなわちマトリックス２が「有効な」光信号により照明された段階で、各感光画素Ｐ１〜Ｐ９の２つのダイオードＤｐ、Ｄｃが逆バイアスされ、この状態で２つのダイオードは各々コンデンサを構成する。なお一般に２つのダイオードＤｐ、Ｄｃは、フォトダイオードＤｐにより示される容量がより高くなる（例えば約５０倍高い）ように設計されていることに留意すべきである。
【００１７】
有効な光信号を受けると、フォトダイオードＤｐが属する感光画素Ｐ１〜Ｐ９の照明によりフォトダイオードＤｐ内に電荷が生じる。これらの電荷は、その数は照明の強度によるが、２つのダイオードＤｐとＤｃとの間の接合部において形成される（フローティング）ノード上の点「Ａ」で蓄積する。感光画素Ｐ１〜Ｐ９は行毎に、同一の行導線Ｙ１〜Ｙ３に接続されたすべての感光画素に対して同時に読み出しが行われる。このためにラインドライバ３は一定の振幅の読み出しパルスをアドレスされた各行導線Ｙ１〜Ｙ３に印加する。アドレスされていない行導線は例えば接地電位である基準または残留電位Ｖｒに維持されるとともに列導線Ｘ１〜Ｘ３に印加されるものと同一の電位でもよい。
【００１８】
感光画素Ｐ１〜Ｐ９の点「Ａ」における電荷の蓄積がこの点における電圧の低下、すなわちフォトダイオードＤｐに対する逆バイアス電圧の低下を生じる。ある動作モードでは行導線Ｙ１〜Ｙ３への読み出しパルスの印加は、この行導線に接続されたすべての感光画素の点「Ａ」の電位を、有効な光信号を受ける前に有していたバイアスレベルに回復する効果を有し、この結果対応する点「Ａ」において蓄積された電荷に比例する列導線Ｘ１〜Ｘ３の各々における電流になる。
【００１９】
列導線Ｘ１〜Ｘ３は、この例では積分回路５と、例えば並列入力と直列出力とを有するシフトレジスタによって形成されたマルチプレクサ回路６とを備える読み出し回路ＲＣに接続されている。各列導線は積分器として接続された増幅器Ｇ１〜Ｇ３の負入力「−」に接続されている。積分コンデンサＣ１〜Ｃ３は各増幅器の負入力「−」と出力Ｓ１〜Ｓ３との間に接続されている。各増幅器Ｇ１〜Ｇ３の第２の入力「＋」はこの例では基準電位Ｖｒである電位に接続され、そのためこの電位がすべての列導線Ｘ１〜Ｘ３に加えられる。各増幅器は各積分コンデンサＣ１〜Ｃ３と並列に接続されたリセットスイッチ素子Ｉ１〜Ｉ３（例えばＭＯＳ型トランジスタにより形成されている）を含む。
【００２０】
増幅器の出力Ｓ１〜Ｓ３はマルチプレクサ６の入力Ｅ１〜Ｅ３に接続されている。この従来の配列により、「連続して」且つ行（Ｒ１〜Ｒ３）毎に、マルチプレクサ６からの出力ＳＭとして、すべての感光画素Ｐ１〜Ｐ９の点「Ａ」において蓄積された電荷に相当する信号を供給することができる。
【００２１】
なお図１の例でスイッチングダイオードＤｃにより提供されるスイッチ機能を果たすためにトランジスタを用いることも知られており、トランジスタはダイオードと比べて接続がより複雑であるがその「オン」状態の品質で利点を有し、その利点を明細書の残りの部分で説明する。
【００２２】
図２は主に、スイッチングダイオードＤｃが例えば薄膜蒸着技術により作製されたトランジスタＴに置き換えられているマトリックス２０を備える点で図１のものと異なる感光装置１’を概略的に図示する。これらはＴＦＴ（薄膜トランジスタ）技術として知られている。これらの技術は図１のマトリックス２を作製するためにも用い得る。
【００２３】
一例として図２に示す図において、各感光画素Ｐ１〜Ｐ９内のトランジスタＴはソースＳによりフォトダイオードＤｐのカソードに、すなわち点「Ａ」において接続され、ゲートＧがその感光画素が属する行導線Ｙ１〜Ｙ３に接続され、さらにドレインがその感光画素が属する列導線Ｘ１〜Ｘ３に接続されている。すべてのフォトダイオードＤｐのアノードは互いに接合されるとともに、ラインドライバ３の出力ＳＹ４に接続されている。出力ＳＹ４は基準電位Ｖｒまたは接地電位に対して負である、例えば−５ボルトのフォトダイオードＤｐを逆バイアスする働きをするバイアス電圧Ｖｂｉａｓを供給する。ラインドライバ３は例えばこのバイアス電圧を供給源４’から受け取る。
【００２４】
図１および２に示した装置の動作をより理解するために、仏国特許出願公開第２７６０５８５号明細書を参照し得る。
【００２５】
図３は図２で説明したような感光画素の周囲にある寄生素子、基本的にはコンデンサのモデルを示す。もちろん同じ種類の寄生素子は図１に示したマトリックスの場合も存在する。図３に示した感光画素は行導線ＹｊとＹｊ＋１との間および列導線ＸｋとＸｋ＋１との間に位置する。６個のコンデンサＣ１〜Ｃ６が感光画素に関連する寄生素子をモデル化している。コンデンサＣ１はトランジスタＴのソースＳと列導線Ｘｋとを接続している。コンデンサＣ２はトランジスタＴのソースＳと列導線Ｘｋ＋１とを接続している。コンデンサＣ３はトランジスタＴのソースＳと行導線Ｙｊとを接続している。コンデンサＣ４はトランジスタＴのソースＳと行導線Ｙｊ＋１とを接続している。コンデンサＣ５はトランジスタＴのソースＳとフォトダイオードＤｐのアノードとを接続している。コンデンサＣ６はトランジスタＴのドレインＤと行導線Ｙｊとを接続している。
【００２６】
これらの寄生素子は画像化周期の動作を妨害する。さらに寄生素子の値が感光画素によって異なる。
【００２７】
本発明の方法においてマトリックスの行はいくつかの群に分配されており、リセット段階では任意の１つの群のすべての行が同時にリセットされる。様々な行の群が同時ではなく順次リセットされる。より具体的にはこの方法は１つの群のリセットが完了するまで待ってから他の群のリセットを開始するステップを含む。全体のマトリックスのリセットは順次行われる。このようにして列導線に誘起される電荷の数が低減される。そのためこれらの電荷は読み出し回路ＲＣによって列導線内により容易に除去される。このようにしてトランジスタＴまたはフォトダイオードＤｐとスイッチングダイオードＤｃとの間の共通点Ａの電位が、列導線の電位によって妨害されることが少なくなる。行の群が行とほぼ同じ数を有することが有利である。従って列導線上に誘起される電荷の数は、行の群の各々に対して行われるすべての個々のリセット動作中ほぼ同じである。例えばマトリックス内の合計行数がＮであり、群当りの行数がｎである場合には、列導線により誘起される電荷の数は、係数α＝Ｎ／ｎだけ低減される。係数αは群の数を規定する。群当りの行数ｎは、リセット段階中に群の行導線に送られる電気パルスに対して十分な振幅が維持できるように、且つ可能であればこの振幅が読み出し段階中に行導線に送られるものと同一であるように、十分に小さくなければならない。群当りの行数ｎは、個々のリセット動作のすべてに当てられる時間が短いままであるように、十分に大きくなければならない。換言すればαは精度と速度とを最適化するように選択される。
【００２８】
任意の１つの群のｎ行は結合非対称性を回避するため分離していることが有利である。これは任意の１つの群の行が連続している場合には、図３に示した寄生素子による結合が任意の１つの群の２つの隣接する行と２つの異なる群の２つの隣接する行との間で異なるためである。任意の１つの群の行が、当該群に属さない少なくとも２行により隔てられていることが有利である。
【００２９】
この方法は個々のリセット動作を櫛状に結合するステップを含むことが有利である。より厳密には１つの群を形成するｎ行が、α＝Ｎ／ｎに相当するピッチで均一に離間されている。１つの群内の行の分布は図４に示されており、これらの行は櫛を形成している。マトリックスのＮ行が短線として示されている。第１の群の行はより高い線として示されているとともにこれらが櫛の歯を形成している。櫛の各歯はある時点にリセットされる。マトリックスの完全なリセットの場合、櫛を少なくともα−１回移動させてマトリックスのＮ行のすべてを走査するとともに、櫛の各移動の場合、新たな個々のリセット動作を行う。マトリックスの１つの群内の行は、アドレス電圧ポインタをその群内の第１の行として選択された行上に位置決めするシフトレジスタによってアドレスされ得る。その群のｎ行ポインタは、充電パルスをαクロックパルス毎にシフトレジスタに入力することにより位置決めされる。この群の行がアドレスされている間パルスは行に送られない。
【００３０】
画像取得段階中に感光画素に蓄積した電荷量を読み出すために読み出し段階中にマトリックスの各行に連続して送られる読み出しパルスが、任意の１つの群の行のすべてに送られるリセットパルスと実質的に同一であることが有利である。任意の１つの群内の行が分離しているという事実のため電気読み出しパルスと関連するリセットパルスとが同一であることで、２つの段階すなわち読み出し段階およびリセット段階中に、各感光画素が蒙る残存摂動間の良好な対称性を得ることが可能になる。このようにして２つの段階の摂動が減じるとともに、摂動の画像への影響が消散しやすい。
【図面の簡単な説明】
【００３１】
【図１】本発明が適用可能な感光装置を示す。
【図２】本発明が適用可能な感光装置を示す。
【図３】図２による装置の連続感光画素に見られる寄生素子のモデルを示す。
【図４】感光画素のリセットが同時に行われる行の１つの群内での行の分布を示す。
【図１】
2007508763.tif 000003
【図２】
2007508763.tif 000004
【図３】
2007508763.tif 000005
【図４】
2007508763.tif 000006
【手続補正書】
【提出日】平成17年8月16日(2005.8.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
マトリックス（２、２０）の行（Ｙ１〜Ｙ３）と列（Ｘ１〜Ｘ３）との交点に分布する感光画素（Ｐ１〜Ｐ９）の前記マトリックス（２、２０）を備える感光装置（１、１’）を駆動する方法であり、前記マトリックス（２、２０）を画像取得段階の前にリセット段階を含む画像化周期にかけるステップを含む方法であって、
前記マトリックス（２、２０）の行がいくつかの群に分配され、前記リセット段階中に任意の１つの群のすべての前記行を同時にリセットするステップを含み、さらに行の各群を連続してリセットするステップを含み、さらに任意の１つの群内のすべての前記行が分離していることを特徴とする方法。
【請求項２】
任意の１つの群内の前記行が当該群に属さない少なくとも２行により隔てられていることを特徴とする請求項１に記載の方法。
【請求項３】
行の前記群がほぼ同じ数の行を有することを特徴とする請求項１または２に記載の方法。
【請求項４】
１つの群内の前記行の分布が、櫛を形成していることを特徴とする請求項１〜３のいずれか一項に記載の方法。
【請求項５】
Ｎが前記マトリックスの合計行数であるとともにｎが群当りの行数である場合、１つの群を形成する行がα＝Ｎ／ｎに相当するピッチで均一に離間されており、さらに前記櫛を少なくともα−１回移動させて前記マトリックス（２、２０）の前記行のすべてを走査することを特徴とする請求項４に記載の方法。
【請求項６】
１つの群のリセットが完了するまで待ってから他の群のリセットを開始するステップを含むことを特徴とする請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記画像取得段階の後に、前記画像取得段階で前記感光画素に蓄積した電荷量を読み出すことを可能にする第１の電気パルスが前記マトリックスの各行に連続して送られる読み出し段階が続き、前記リセット段階中に、前記群内の前記行をリセットするために第２の電気パルスが任意の１つの群内のすべての前記行に送られ、さらに前記第１および第２のパルスが実質的に同一であることを特徴とする請求項１〜６のいずれか一項に記載の方法。
【国際調査報告】
2007508763.tif 000007
2007508763.tif 000008
2007508763.tif 000009
2007508763.tif 000010