(57)【要約】  本発明の目的は、リアルタイム処理が可能な状態で、駆動回路の消費電力を減少させる駆動方法を実現できる液晶表示装置を提供することであり、本発明の液晶表示装置においては、１行目から１１行目については、奇数行目の画像データを第１ＲＡＭ１２に書込み、偶数行目の画像データを第２ＲＡＭ１３に書込み、１２行目の画像データについては、直接ラッチ回路１４に転送するようにスイッチＳＷ１を切り替える制御を行う。本発明の液晶表示装置においては、１３行目から２３行目については、奇数行目の画像データを第２ＲＡＭ１３に書込み、偶数行目の画像データを第１ＲＡＭ１２に書込み、２４行目の画像データについては、直接ラッチ回路１４に転送するようにスイッチＳＷ１を切り替える制御を行う。さらに、第１ＲＡＭ１２及び第２ＲＡＭ１３に書き込まれた画像データは、ラッチ回路１４に転送され、時系列操作処理されてソースドライバ１５に出力される。
2007532943.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像の水平走査期間毎に画面の水平方向に延びる複数の行電極を選択的にアクティブにし、同画面の垂直方向に延びる複数の列電極に前記画像のフレーム期間毎に極性を反転させて前記画像に応じかつ当該水平走査期間に対応する画素データをそれぞれ供給するとともに、それら画素データが、当該フレーム期間内の画面において空間的に、当該垂直方向において交番する極性を呈するようにして、マトリクス状に配される画素を交流駆動するマトリクス駆動を行う液晶表示装置であって、
同じ極性の行電極に対応する画素データを格納できる複数の格納手段と、前記画素データが転送されるラッチ手段と、前記複数の格納手段又は前記ラッチ手段に対して同じ極性の行電極に対応する画素データを書込むようにタイミングを制御するタイミング制御手段と、を具備し、
１の行電極に対応する画素データと、これと同一の極性を呈させるべき他の行電極に対応する画素データとの供給タイミングを時系列上連続させるとともに、当該１の行電極及び他の行電極についての画素データの各供給タイミングに応答してその対応する行電極をアクティブにするマトリクス駆動を行うことを特徴とする液晶表示装置。
【請求項２】
前記タイミング制御手段は、水平同期信号をカウントする計測手段と、前記水平同期信号のカウント値に基づいて、前記複数の格納手段及び前記ラッチ手段から前記画素データの送り先を決定する判定手段と、を有することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記複数の格納手段は、それぞれ前記画像データの供給タイミングの連続数分のライン数の画像データを格納できる容量を有することを特徴とする請求項１又は請求項２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、行列配置又はこれに等価な配置をなす状態（単にマトリクス状と表する）に配された画素を表示すべき画像に応じて駆動する液晶表示装置に関する。
【背景技術】
【０００２】
従来より、アクティブマトリクス型液晶表示装置の多くには、いわゆる交流駆動法が適用されている。この手法は、液晶を直流で長時間駆動すると当該液晶の材料物性が変化して、その抵抗率が減少するなどの劣化現象に対抗するものであり、液晶に印加する駆動電圧の極性をフレーム毎に反転させるものである。より詳しい基本的な動作は、書籍「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」（松本正一著、１９９７年１１月１４日第２刷・産業図書株式会社発行）の第６９頁ないし第７４頁などに開示されている。
【０００３】
この交流駆動法においては、その駆動電圧の極性反転周波数がフレーム周波数の１／２になることで基本的にはフリッカが生じるところ、極性反転を画面内で空間的にかつ時間的に平均化することで、その光学応答リップルの基本波成分をフレーム周波数相当以上のものとし、フリッカ（可視性フリッカ）が生じないようにしている。より具体的には、任意の１画素に対してその隣接画素（又は隣接の画素行若しくは画素列）の駆動電圧極性を異ならせ、さらにフレーム毎にそれらの極性を反転することが行われている。
【０００４】
この交流駆動法では、駆動電圧の極性反転レートが高いので、駆動回路が消費電力を多大に要するという問題があった。本発明者は、特開２００３−１１４６４７号において、この問題を解決すべく、ＲＡＭを用いてソースドライバからの画像データの出力順序を入れ替えることを提案した。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、通常の構成を有するＲＡＭにおいては、表示領域のアドレスとＲＡＭマップのアドレスとが対になっている。この通常のＲＡＭを用いてこの方法を実現すると、１フレーム以上のフレームメモリが必要となる。このため、ＩＣチップ面積を縮小することができず、コスト低減を実現することが難しい。
【０００６】
ＲＧＢインタフェース（Ｉ／Ｆ）のように動画表示に必要とされるものに対してはリアルタイム処理が必須である。しかしながら、上記のように１フレーム以上のフレームメモリを使って上記方法を行うと、リアルタイム処理が難しくなる。
【０００７】
本発明はかかる点に鑑みてなされたものであり、リアルタイム処理が可能な状態で、駆動回路の消費電力を減少させる駆動方法を実現できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、表示すべき画像の水平走査期間毎に画面の水平方向に延びる複数の行電極を選択的にアクティブにし、同画面の垂直方向に延びる複数の列電極に前記画像のフレーム期間毎に極性を反転させて前記画像に応じかつ当該水平走査期間に対応する画素データをそれぞれ供給するとともに、それら画素データが、当該フレーム期間内の画面において空間的に、当該垂直方向において交番する極性を呈するようにして、マトリクス状に配される画素を交流駆動するマトリクス駆動を行う液晶表示装置であって、同じ極性の行電極に対応する画素データを格納できる複数の格納手段と、前記画素データが転送されるラッチ手段と、前記複数の格納手段又は前記ラッチ手段に対して同じ極性の行電極に対応する画素データを書込むようにタイミングを制御するタイミング制御手段と、を具備し、１の行電極に対応する画素データと、これと同一の極性を呈させるべき他の行電極に対応する画素データとの供給タイミングを時系列上連続させるとともに、当該１の行電極及び他の行電極についての画素データの各供給タイミングに応答してその対応する行電極をアクティブにするマトリクス駆動を行うことを特徴とする。
【０００９】
この構成によれば、同じ極性を連続してソースドライバに出力することができ、時系列操作処理を実現することができる。これにより、マトリクス駆動において消費電力を低くすることが可能となる。また、複数の格納手段を用いて効率良くソースドライバに画像データを出力するので、フレーム全体をラッチ回路にラッチしてからソースドライバに出力する従来の方法に比べてリアルタイムで処理を行うことが可能となる。さらに、１フレーム分のメモリが必要とならないため、ＩＣチップ面積を小さくすることが可能となる。
【００１０】
本発明の液晶表示装置においては、前記タイミング制御手段は、水平同期信号をカウントする計測手段と、前記水平同期信号のカウント値に基づいて、前記複数の格納手段及び前記ラッチ手段から前記画素データの送り先を決定する判定手段と、を有することが好ましい。
【００１１】
本発明の液晶表示装置においては、前記複数の格納手段は、それぞれ前記画像データの供給タイミングの連続数分のライン数の画像データを格納できる容量を有することが好ましい。
【発明の効果】
【００１２】
本発明によれば、同じ極性の行電極に対応する画素データをまとめて格納できる複数の格納部を設け、同じ極性の行電極に対応する画素データをまとめて格納するように書込みタイミングを制御し、時系列操作処理用に出力タイミングを制御するので、低消費電力を実現できる時系列操作処理をリアルタイムで行うことができる。また、本発明によれば、格納部の領域を小さくすることができるので、ＩＣチップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の骨子は、１の行電極に対応する画素データと、これと同一の極性を呈させるべき他の行電極に対応する画素データとの供給タイミングを時系列上連続させるとともに、当該１の行電極及び他の行電極についての画素データの各供給タイミングに応答してその対応する行電極をアクティブにするマトリクス駆動（以下、時系列操作処理）を行う際に、同じ極性の行電極に対応する画素データをまとめて格納できる複数の格納部を設け、同じ極性の行電極に対応する画素データをまとめて格納するように書込みタイミングを制御し、時系列操作処理用に出力タイミングを制御して、低消費電力を実現できる時系列操作処理をリアルタイムで行うことである。
【００１４】
図１は、本発明の一実施の形態に係る液晶表示装置の概略的構成を示すブロック図である。図１において、この液晶表示装置は、所定の表示領域内に画素駆動用能動素子として例えば電界効果型の薄膜トランジスタ（ＴＦＴ）が各画素に対応して配置されたアクティブマトリクス型液晶表示（ＬＣＤ）装置の表示パネル１７を駆動する駆動回路を備えている。
【００１５】
表示パネル１７において、ＴＦＴはＹ行Ｘ列のマトリクス状に配列され、ＴＦＴのゲート電極は、行毎に当該表示領域を水平方向に平行に走るゲートバスラインに接続され、ＴＦＴのソース電極は、列毎に当該表示領域を垂直方向に平行に走るソースバスラインに接続される。ＴＦＴのドレイン電極は、個々に画素電極に接続され、基本的にはこの画素電極によって個々の画素領域が画定される。
【００１６】
表示パネル１７はさらに、当該画素電極に対向し間隙をもって配される共通電極を備えている。画素電極と共通電極との間には、液晶材料が封入されており、共通電極は、ここでは当該表示領域の全域にわたり延在している。ＴＦＴは、ゲートバスラインを通じて供給されるゲート制御信号により行毎に選択的にオンとなる一方、オンとされたＴＦＴに対してソースゲートバスラインを通じて供給される画素電圧又は画素信号たるソース信号のレベルにより当該画素情報に応じた駆動状態になる。画素電極には、かかる駆動状態に応じた電位がそのドレイン電極により与えられる。この画素電極電位と共通電極に供給される電圧レベルとの差によって定まる強度の電界により、液晶媒体の配向が画素電極毎に制御される。液晶材料は、画素毎にその画素情報に応じてバックライトシステムからの背面照射光や正面側からの外光を変調することができる。
【００１７】
この液晶表示装置は、タイミング制御部１１と、画像データ記憶用の格納部である第１及び第２ＲＡＭ１２，１３と、画像データをラッチするラッチ回路１４と、列駆動手段としてのソースドライバ１５と、行駆動手段としてのゲートドライバ１６とを備える基本構成を有する。また、液晶表示装置は、画像データを第１ＲＡＭ１２，第２ＲＡＭ１３及びラッチ回路１４に切り替えて転送するスイッチＳＷ１を有する。なお、複数の格納手段である第１ＲＡＭ１２及び第２ＲＡＭ１３は、時系列操作処理におけるそれぞれ画像データの供給タイミングの連続数分のライン数の画像データを格納できる容量を有することが好ましい。
【００１８】
図２は、図１に示すタイミング制御部１１の内部構成を示す概略ブロック図である。タイミング制御部１１は、スイッチＳＷ１の切り替えを制御するスイッチ制御部１１と、同期信号及びクロック信号（ＣＬＫ）を用いてソースドライバ１５を同期動作させるラッチ信号を生成するソースドライバ制御部１１２と、同期信号及びクロック信号を用いてゲートドライバ１６を制御するためのゲート制御信号を生成するゲートドライバ制御部１１３と、共通電極の電圧を設定する共通電圧設定部１１４とを有する。スイッチ制御部１１は、水平同期信号をカウントする計測部１１１１と、計測部１１１１でカウントされた情報に基づいて、データを第１ＲＡＭ１２，第２ＲＡＭ１３又はラッチ回路１４に転送するようにスイッチＳＷ１を切り替えるための制御信号を生成する判定部１１１２とを有する。また、タイミング制御部１１は、信号供給手段（図示せず）からの赤（Ｒ），緑（Ｇ）及び青（Ｂ）用の各画像データ信号をスイッチＳＷ１に転送する。なお、タイミング制御部１１は、ソースドライバ１５及びゲートドライバ１６において用いられる基準電圧などを生成し供給するが、ここでは説明を省略する。
【００１９】
第１ＲＡＭ１２及び第２ＲＡＭ１３は、タイミング制御部１１からのＲ，Ｇ，Ｂの画像データ信号を受信し、それらを水平走査期間毎に順次各々の色について記憶する。第１ＲＡＭ１２及び第２ＲＡＭ１３への画像データの格納は、スイッチ制御部１１１の計測部１１１１及び判定部１１１２を用いて行う。すなわち、水平同期信号に基づいて第１ＲＡＭ１２、第２ＲＡＭ１３又はラッチ回路１４に転送することを決定する。具体的には、まず、水平同期信号を計測部１１１１でカウントし、そのカウント値の情報を判定部１１１２に送る。判定部１１１２では、計測部１１１１からのカウント値情報に基づいて第１ＲＡＭ１２、第２ＲＡＭ１３又はラッチ回路１４のどこに画像データを転送するのかを決定する。その決定した情報は、制御信号として判定部１１１２からスイッチＳＷ１に送られる。
【００２０】
スイッチＳＷ１は、判定部１１１２からの制御信号に応じて画像データの転送先を切り替える。例えば、図１の構成において、画像データを第１ＲＡＭ１２に転送する場合にはＳＷ１をＡに切り替え、画像データを第２ＲＡＭ１３に転送する場合にはＳＷ１をＢに切り替え、画像データをラッチ回路１４に転送する場合にはＳＷ１をＣに切り替える。
【００２１】
ラッチ回路１４は、タイミング制御部１１からの制御信号（ラッチ信号）に基づいて、特有のデータ処理（時系列操作処理）を施す。ラッチ信号は、タイミング制御部１１のソースドライバ制御部１１２が水平同期信号及びクロック信号を用いて生成する。なお、この時系列操作処理は、マトリクス状に配される画素を交流駆動するマトリクス駆動方法において、１の行電極に対応する画素データと、これと同一の極性を呈させるべき他の行電極に対応する画素データとの供給タイミングを時系列上連続させるとともに、当該１の行電極及び他の行電極についての画素データの各供給タイミングに応答してその対応する行電極をアクティブにする処理である。この時系列操作処理は、本発明者による特開２００３−１１４６４７に詳しく記載されている。この内容はすべてここに含めておく。このようなデータ処理が施された画像データは、ソースドライバ１５に転送される。
【００２２】
ソースドライバ１５は、Ｒ，Ｇ，Ｂの画像データの各々についてのディジタル−アナログ変換器を有している。各色の画像データは、ディジタル−アナログ変換器により、水平走査期間毎にアナログ変換され、１つの水平走査期間において表示すべき画素情報片群（すなわち１ライン分の画素情報）を担う画素データ群が各色につき生成される。これら画素データは、次の水平走査期間が到来するまでＴＦＴで保持されるとともに、対応するソースバスラインに供給される。なお、ラッチ回路１４からソースドライバ１５に供給される制御信号は、アナログ変換やソースバスラインへの電圧供給などの表示動作における水平走査期間をソースドライバ１５に提示するものである。
【００２３】
ゲートドライバ１６は、タイミング制御部１１のゲートドライバ制御部１１３からのゲート制御信号に応じて、表示パネル１７におけるゲートバスラインを選択的にアクティブにし、例えば所定の高電圧をバスラインに選択的に供給する。アクティブにされたゲートバスラインは、対応する各ＴＦＴをオン状態にしこれらＴＦＴに供給されるソース信号による当該１ライン分のＴＦＴの同時駆動を可能とする。これにより、アクティブにされたゲートバスラインに対応する行の画素が同時に上記１ライン分の画素情報に応じて光学変調されることになる。なお、タイミング制御部１１からのゲート制御信号によるゲートドライバ１６の制御は後述する。
【００２４】
次に、上記構成を有する液晶表示装置の動作について説明する。ここでは、時系列操作処理が６ラインブロックで行われ、複数の格納部である第１ＲＡＭ１２及び第２ＲＡＭ１３がそれぞれ６ラインバッファであり、画素構成が１３０ＲＧＢ×１３０である場合について説明する。
【００２５】
表示パネル１７に表示させる画像データがタイミング制御部１１に送られる。また、タイミング制御部１１には、画像データを表示パネル１７に表示させるためのクロック信号及び同期信号が入力される。クロック信号は、タイミング制御部１１のソースドライバ制御部１１２及びゲートドライバ制御部１１３に送られる。また、同期信号のうち、水平同期信号は、スイッチ制御部１１１の計測部１１１１及びソースドライバ制御部１１２に送られる。垂直同期信号は、ゲートドライバ制御部１１３に送られる。
【００２６】
計測部１１１１では、水平同期信号をカウントし、そのカウント値を判定部１１１２
に送る。判定部１１１２は、カウント値に基づいて、極性が同じ行電極に対する画像データが同じバッファに格納されるようにスイッチＳＷ１の切り替えを行うための制御信号をスイッチＳＷ１に送る。このスイッチＳＷ１の切り替え制御について、図３及び図４を用いて説明する。
【００２７】
図３及び図４は、本発明の一実施の形態に係る液晶表示装置の画像データの格納動作を説明するための図である。図３及び図４において、「Ｗｎ」は画像データがＲＡＭに書き込まれるタイミングを示し、「Ｌｎ」は画像データがＲＡＭからラッチ回路１４に転送されるタイミングを示し、「Ｌ（Ｗｎ）」は画像データがラッチ回路１４に直接書き込まれるタイミングを示し、「Ｏｎ」は画像データがラッチ回路１４から表示パネル１７に出力されるタイミングを示し、「Ｏｎ／Ｗｎ」は画像データがラッチ回路１４から表示パネル１７に出力され、同時に画像データがＲＡＭに書き込まれるタイミングを示す。これらの制御は、タイミング制御部１１がスイッチＳＷ１に対する制御信号、ラッチ回路１４に対するラッチ信号（及びソースドライバ１５に対する制御信号）、並びにゲートドライバ１６に対するゲート制御信号を用いて行う。
【００２８】
ここでは、偶数行がマイナスの極性であり、奇数行がプラスの極性でマトリクス駆動する場合について説明する。
【００２９】
計測部１１１１でカウントする水平同期信号と図３におけるデータストリームの番号は対応する。このため、計測部１１１１で水平同期信号が奇数カウントされると、奇数番のデータストリームがまず第１ＲＡＭ１２に書き込まれる。例えば、水平同期信号が１カウントされると、データストリーム１（１ライン目のデータ）が第１ＲＡＭ１２に書き込まれる（図３のＷ１，Ｗ３，…，Ｗ１１を参照）。すなわち、計測部１１１１でカウントされたカウント値１が判定部１１１２に送られると、判定部１１１２は、データストリーム１が第１ＲＡＭ１２に書き込まれるようにスイッチＳＷ１を切り替える制御信号を生成し、その制御信号をスイッチＳＷ１に送る。スイッチＳＷ１は、制御信号に基づいて切り替えを行う（状態Ａ）。
【００３０】
次に、第１ＲＡＭのラインバッファ数を超える奇数番（ここでは７個目の奇数、すなわち１３番目）のデータストリーム１３は、第２ＲＡＭに書き込まれる。例えば、水平同期信号が１３カウントされると、データストリーム１３（１３ライン目のデータ）が第２ＲＡＭ１３に書き込まれる（図３のＷ１３，Ｗ１５，…，Ｗ２３を参照）。すなわち、計測部１１１１でカウントされたカウント値１３が判定部１１１２に送られると、判定部１１１２は、データストリーム１３が第２ＲＡＭ１３に書き込まれるようにスイッチＳＷ１を切り替える制御信号を生成し、その制御信号をスイッチＳＷ１に送る。スイッチＳＷ１は、制御信号に基づいて切り替えを行う（状態Ｂ）。
【００３１】
計測部１１１１で水平同期信号が偶数カウントされると、偶数番のデータストリームがまず第２ＲＡＭ１３に書き込まれる。例えば、水平同期信号が２カウントされると、データストリーム２（２ライン目のデータ）が第２ＲＡＭ１３に書き込まれる（図３のＷ２，Ｗ４，…，Ｗ１０を参照）。すなわち、計測部１１１１でカウントされたカウント値２が判定部１１１２に送られると、判定部１１１２は、データストリーム２が第２ＲＡＭ１３に書き込まれるようにスイッチＳＷ１を切り替える制御信号を生成し、その制御信号をスイッチＳＷ１に送る。スイッチＳＷ１は、制御信号に基づいて切り替えを行う（状態Ｂ）。
【００３２】
次に、第２ＲＡＭのラインバッファ数を超える偶数番（ここでは７個目の偶数、すなわち１４番目）のデータストリーム１４は、第１ＲＡＭに書き込まれる。例えば、水平同期信号が１４カウントされると、データストリーム１４（１４ライン目のデータ）が第１ＲＡＭ１２に書き込まれる（図３のＷ１４，Ｗ１６，…，Ｗ２２を参照）。すなわち、計測部１１１１でカウントされたカウント値１４が判定部１１１２に送られると、判定部１１１２は、データストリーム１４が第１ＲＡＭ１２に書き込まれるようにスイッチＳＷ１を切り替える制御信号を生成し、その制御信号をスイッチＳＷ１に送る。スイッチＳＷ１は、制御信号に基づいて切り替えを行う（状態Ａ）。
【００３３】
計測部１１１１で水平同期信号が１２カウント（第１ＲＡＭ１２（６ライン）及び第２ＲＡＭ（６ライン）のラインバッファの合計数（１２））されると、データストリーム１２（１２ライン目のデータ）がラッチ回路１４に転送される（図３のＬ（Ｗ１２）を参照）。これは、偶数ラインの書込みとラッチ回路１４への転送のタイミングが重なるために行う。すなわち、計測部１１１１でカウントされたカウント値１２が判定部１１１２に送られると、判定部１１１２は、データストリーム１２がラッチ回路１４に直接転送されるようにスイッチＳＷ１を切り替える制御信号を生成し、その制御信号をスイッチＳＷ１に送る。スイッチＳＷ１は、制御信号に基づいて切り替えを行う（状態Ｃ）。このようにして、計測部１１１１で水平同期信号がラインバッファの最大数がカウントされると、そのカウント値が判定部１１１２に送られ、判定部１１１２が、データストリームがラッチ回路１４に転送されるようにスイッチＳＷ１を切り替える制御信号を生成し、その制御信号をスイッチＳＷ１に送り、それに基づいてスイッチＳＷ１が切り替わる。これは、ラインバッファの合計数１２の倍数のデータストリームについて同様に行われる。
【００３４】
第１ＲＡＭ１２及び第２ＲＡＭ１３に上記のようにして書き込まれたデータストリームは、タイミング制御部１１からのラッチ信号によりラッチ回路１４に転送される。ラッチ回路１４に転送されたデータストリームは、ソースドライバ１５に出力される。この出力は、時系列操作処理がなされるように行われる。図３においては、ラッチ回路１４に転送されるタイミングのすぐ後のタイミングで出力が行われる（Ｌｎのタイミングのすぐ後にＯｎのタイミングがある）。
【００３５】
また、ここでは、画素構成が１３０ＲＧＢ×１３０である。この場合、次のフレームに移行するタイミングは、図４に示すようになる。すなわち、この場合、第１ＲＡＭ１２及び第２ＲＡＭ１３に書込む画像データは、それぞれ５ラインづつとなる。したがって、第１ＲＡＭ１２及び第２ＲＡＭ１３のそれぞれの６ライン目にはダミーデータが書込まれる。なお、フレーム最後の部分の書込み態様については、画素構成により異なるので、図４に示す態様に限定されず、画素構成に応じて適宜変更することができる。
【００３６】
このように、本発明の液晶表示装置は、１行目から１１行目については、奇数行目の画像データ（データストリーム）を第１ＲＡＭ１２に書込み、偶数行目の画像データ（データストリーム）を第２ＲＡＭ１３に書込み、１２行目の画像データについては、直接ラッチ回路１４に転送するようにスイッチＳＷ１を切り替える制御を行う。また、本発明の液晶表示装置は、１３行目から２３行目については、奇数行目の画像データを第２ＲＡＭ１３に書込み、偶数行目の画像データを第１ＲＡＭ１２に書込み、２４行目の画像データについては、直接ラッチ回路１４に転送するようにスイッチＳＷ１を切り替える制御を行う。この動作を繰り返す。さらに、第１ＲＡＭ１２及び第２ＲＡＭ１３に書き込まれた画像データは、ラッチ回路１４に転送され、時系列操作処理されてソースドライバ１５に出力される。
【００３７】
このようにＲＡＭ１２，１３への書込み、ラッチ回路１４への転送及びソースドライバ１５への出力のタイミングを制御することにより、図３及び図４に示すように、同じ極性を連続してソースドライバ１５に出力することができ、時系列操作処理を実現することができる。すなわち、時系列操作処理が６ラインブロックで行われるので、ソースドライバ出力の極性が６データストリームで同じとなっている。
【００３８】
これにより、マトリクス駆動において消費電力を低くすることが可能となる。また、２つの６ラインバッファを用いて効率良くソースドライバに画像データを出力するので、フレーム全体をラッチ回路にラッチしてからソースドライバに出力する従来の方法に比べてリアルタイムで処理を行うことが可能となり、ＲＧＢ Ｉ／Ｆにも対応することができる。さらに、１フレーム分のメモリが必要とならないため、ＩＣチップ面積を小さくすることが可能となる。
【００３９】
本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記実施の形態においては、格納部が第１ＲＡＭ１２及び第２ＲＡＭ１３の２つのバッファで構成されており、第１ＲＡＭ１２及び第２ＲＡＭ１３がそれぞれ６ラインバッファで構成されている場合について説明しているが、本発明は、格納部が行電極の極性をまとめて格納できる３つ以上のバッファで構成されても良く、それぞれのバッファが６ラインバッファ以外のバッファで構成されている場合にも同様に適用することができる。さらに、上記実施の形態においては、画素構成が１３０ＲＧＢ×１３０である場合について説明しているが、本発明はこれ以外の画素構成の場合にも適用することができる。この場合、フレーム最後の部分の書込み態様も画素構成に応じて変更される。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図２】図１に示す液晶表示装置のタイミング制御部の構成を示すブロック図である。
【図３】本発明の一実施の形態に係る液晶表示装置の画像データの格納動作を説明するための図である。
【図４】本発明の一実施の形態に係る液晶表示装置の画像データの格納動作を説明するための図である。
【図１】
2007532943.tif 000003
【図２】
2007532943.tif 000004
【図３】
2007532943.tif 000005
【図４】
2007532943.tif 000006
【国際調査報告】
2007532943.tif 000007
2007532943.tif 000008
2007532943.tif 000009