(57)【要約】  ＰＩＮ光検出器は、第１の半導体コンタクト層と、第１の半導体コンタクト層よりも広い面積を有する半導体吸収層と、第１の半導体コンタクト層と半導体吸収層の間に配置された半導体不活性化層と、第２の半導体コンタクト層とを含む。半導体吸収層及び半導体不活性化層は、第１の半導体コンタクト層と第２の半導体コンタクト層との間に配置される。
2007528584.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体コンタクト層と、
半導体吸収層であって、前記第１の半導体コンタクト層の方がより狭い面積を有する半導体吸収層と、
前記第１の半導体コンタクト層と前記半導体吸収層の間に配置された半導体不活性化層と、
第２の半導体コンタクト層とを含み、前記半導体吸収層及び前記半導体不活性化層が前記第１の半導体コンタクト層と前記第２の半導体コンタクト層の間に配置されている、ＰＩＮ光検出器。
【請求項２】
前記半導体吸収層がＩｎＧａＡｓである、請求項１に記載の光検出器。
【請求項３】
前記不活性化層がＩｎＡｌＡｓである、請求項１に記載の光検出器。
【請求項４】
前記第１の半導体コンタクト層がｐ型であり、前記第２の半導体コンタクト層がｎ型である、請求項１に記載の光検出器。
【請求項５】
前記第１の半導体コンタクト層がｎ型であり、前記第２の半導体コンタクト層がｐ型である、請求項１に記載の光検出器。
【請求項６】
前記第１及び第２の半導体コンタクト層がＩｎＡｌＡｓである、請求項５に記載の光検出器。
【請求項７】
さらに、前記第１の半導体不活性化層及び前記半導体吸収層の周りに配置された第２の半導体不活性化層を含む、請求項１に記載の光検出器。
【請求項８】
さらに、前記第１の半導体コンタクト層に隣接して配置された第１の金属コンタクトと、前記第２の半導体コンタクト層に隣接して配置された少なくとも１つの第２の金属コンタクトとを有する、請求項１に記載の光検出器。
【請求項９】
前記第１の金属コンタクトがｐ型であり、前記第２の金属コンタクトがｎ型である、請求項８に記載の光検出器。
【請求項１０】
前記第１の金属コンタクトがｎ型であり、前記第２の金属コンタクトがｐ型である、請求項８に記載の光検出器。
【請求項１１】
さらに、前記半導体不活性化層と前記半導体吸収層の間に配置された第１のバンドギャップ傾斜層と、前記半導体吸収層と前記第２の半導体コンタクト層の間に配置された第２のバンドギャップ傾斜層とを含む、請求項１に記載の光検出器。
【請求項１２】
前記半導体吸収層の中央付近の電界が、前記半導体吸収層の縁部付近の電界よりも大きい、請求項１に記載の光検出器。
【請求項１３】
フォトダイオードの容量が、前記第１の半導体コンタクト層の面積によって決まる、請求項１に記載の光検出器。
【請求項１４】
前記フォトダイオードが、初期値に対して実質的に一定の暗電流挙動を有する、請求項１に記載の光検出器。
【請求項１５】
前記フォトダイオードが、２０００時間を超える期間にわたって初期値に対して実質的に一定の暗電流挙動を有する、請求項１４に記載の光検出器。
【請求項１６】
前記フォトダイオードが、２０年を超える寿命を有する、請求項１に記載の光検出器。
【請求項１７】
ＩｎＰ又はその他の２元若しくは３元のＩＩＩ−Ｖ族半導体のような、その他の半導体が使用される、請求項１に記載の光検出器。
【請求項１８】
下側半導体コンタクト層を提供すること、
半導体吸収層を堆積させること、
半導体不活性化層を堆積させること、及び
前記半導体吸収層よりも小さい面積を有する上側半導体コンタクト層を堆積又は製造することを含む、ＰＩＮ光検出器の製造方法。
【請求項１９】
前記半導体吸収層がＩｎＧａＡｓである、請求項１８に記載の方法。
【請求項２０】
前記不活性化層がＩｎＡｌＡｓである、請求項１８に記載の方法。
【請求項２１】
前記下側半導体コンタクト層がｎ型であり、前記上側半導体コンタクト層がｐ型である、請求項１８に記載の方法。
【請求項２２】
前記下側半導体コンタクト層がｐ型であり、前記上側半導体コンタクト層がｎ型である、請求項１８に記載の方法。
【請求項２３】
双方の半導体コンタクト層がＩｎＡｌＡｓである、請求項２２に記載の方法。
【請求項２４】
さらに、前記第１の半導体不活性化層及び前記半導体吸収層の周りに第２の半導体不活性化層を堆積させることを含む、請求項１８に記載の方法。
【請求項２５】
さらに、前記下側半導体コンタクト層と前記半導体吸収層との間に第１の傾斜層を堆積させること、及び、
前記半導体吸収層と前記半導体不活性化層との間に第２の傾斜層を堆積させること
を含む、請求項１８に記載の方法。
【請求項２６】
ＩｎＰ又はその他の２元若しくは３元のＩＩＩ−Ｖ族半導体のような、その他の半導体を使用する、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００３年５月２日出願の米国仮特許出願第６０／４６７３９９号の利益を主張するものであり、その全内容を参照により本明細書に組み込む。
【０００２】
本発明は、一般に光検出の分野に関する。より詳しくは、本発明は、半導体光検出器を用いた光子の検出に関する。
【背景技術】
【０００３】
光子と電子の間の相互作用が知られてきたため、近年では光検出器、特に半導体材料を利用した光検出器の分野において進歩が見られている。ＰＩＮ光検出器として知られる半導体ベースのあるタイプの光検出器には、吸収や不活性化など異なる目的で働くいくつかの半導電性材料が含まれる。
【０００４】
多くのタイプのＰＩＮ光検出器では、光検出器の感度及び信頼性は時間と共に劣化する。さらに、光検出器は全体的に疲労し傷みが生じてくる。したがって、所期の寿命にわたって高い応答性、高帯域幅、及び低暗電流を維持し、且つ製造しやすい光検出器が望まれている。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明は、第１の半導体コンタクト層と、第１の半導体コンタクト層よりも広い面積を有する半導体吸収層と、第１の半導体コンタクト層と半導体吸収層の間に配置された、第１の半導体コンタクト層よりも広い面積を有する半導体不活性化層と、第２の半導体コンタクト層とを含むＰＩＮ光検出器を提供する。図１に示すように、半導体吸収層及び半導体不活性化層は、第１の半導体コンタクト層と第２の半導体コンタクト層との間に配置される。
【０００６】
光検出器の使用時には、図２に示すように、半導体吸収層の中央付近の電界は、半導体吸収層の縁部付近の電界よりも大きく、フォトダイオードの容量はまた、第１の半導体小コンタクト層の面積によって決まる。この光検出器は、２０ＧＨｚを超える３ｄＢ帯域幅を有することができる。ある実施態様では、フォトダイオードは、長期間（例えば２０年）にわたって初期値に対してほぼ一定の暗電流挙動を有する。
【０００７】
本発明の諸実施態様は、１つ又は複数の以下の利点を有し得る。この構成では、寿命が長期化されると共に温度エージング特性が改善される。第１の半導体コンタクト層は、吸収高パフォーマンス、高帯域ＰＩＮの機能強化（ｅｎｈａｎｃｅ）に有利なミニメサ構造を画定する。さらに、ｐ拡散ステップを用いてｐコンタクトを局所的に形成する必要がないので、このミニメサＰＩＮ光検出器の製造は簡単になる。
【０００８】
その他の特徴及び利点は、以下の説明及び特許請求の範囲から明らかとなろう。
【実施例】
【０００９】
ここで図面を参照すると、光検出器、具体的には本発明の原理を実施したミニメサＰＩＮ光検出器が１０で示されている。ＰＩＮ光検出器１０は、その主要な構成部品として、ｎ＋コンタクト層１２、ｐ＋金属コンタクト層１４、及びｐ＋ミニメサ１６を含む。ＩｎＧａＡｓ吸収層２２が、ｐ＋ミニメサ１６とｎ＋コンタクト層１２の間に配置されている。１対のバンドギャップ傾斜層２０が、ＩｎＧａＡｓ吸収層２２と境界を画している。また、「意図的にドープされていない」（ｎｉｄ：ｎｏｔ  ｉｎｔｅｎｔｉｏｎａｌｌｙ  ｄｏｐｅｄ）不活性化層１８が、ｌｎＧａＡｓ吸収層２２とｐ＋ミニメサ１６の間に配置されている。特定の実施態様では、ＰＩＮ光検出器１０の外側表面上に不活性化層２４が配置されている。不活性化層２４は、ＢＣＢ（ベンゾシクロブテン）、二酸化シリコン、窒化シリコン、又はポリイミドでよい。ｎ金属コンタクト２６に電子が集まり、また、ｎ金属コンタクト２６はｎ＋コンタクト層１２上に配置される。
【００１０】
ミニメサ１６の面積がより狭くなっているので、ｎ大型メサの縁部における電界は大幅に低減し、したがって表面状態又は他の表面欠陥のどんな悪影響も低減することになる。さらに、これらの表面では電流もまた低減するので、これらの境界におけるどんな充電状態又は界面状態も低減することになる。
【００１１】
図２は、３０μｍのミニメサ１６及び５０μｍの外側ｎメサを備えたＰＩＮ光検出器の吸収層２２にわたる電界プロフィルを概略的に示している。電界は、外側メサの縁部ではゼロ近くまで低下し、これはＰＩＮ光検出器１０の不活性化特性を示すものである。
【００１２】
これらの効果によって、従来のメサ光検出器デバイスよりも、ＡＰＤや非ドープ又は低ドープＰＩＮなどの光検出器の寿命が大幅に長期化されると共に、エージング特性も大幅に改善される。
【００１３】
図３及び４は、従来のデバイスのデバイスエージング特性（図３）とＰＩＮ光検出器１０のデバイスエージング特性（図４）との比較を示している。図３は、ある一定の電圧バイアス下で１２５℃の比較的低い維持温度（ａｇｉｎｇ  ｔｅｍｐｅｒａｔｕｒｅ）で維持した従来のメサデバイス群の暗電流挙動を示している。図示のように、暗電流はほんの１５００時間のうちに初期値から２０倍も増大しており、これはこれらのメサデバイスの急速な劣化を示している。
【００１４】
一方、図４は、ある一定の電圧バイアス下で１７５℃の遥かに高い維持温度で維持したミニメサＰＩＮ光検出器１０群の暗電流挙動を示している。容易に分かるように、ＰＩＮ光検出器１０の暗電流は、５０００時間経過してもほとんど又はまったく劣化せずにその初期値を安定して保持している。これは、通常の動作温度、例えば７０℃では、２０年を超える寿命に相当する。
【００１５】
ミニメサＰＩＮ光検出器１０の特徴の１つは、ｎメサがより広くなっているため、光検出器の容量が大幅には増大しないことである。したがって、光波成分分析器（Ｌｉｇｈｔｗａｖｅ  Ｃｏｍｐｏｎｅｎｔ  Ａｎａｌｙｚｅｒ）を用いた一連のデバイス測定によって実証されているように、ＰＩＮ光検出器１０の帯域幅は、従来のメサＰＩＮの帯域幅とそれほど違わない。
【００１６】
ミニメサＰＩＮにおいて測定された電気的な帯域幅を従来のメサＰＩＮのものと比較すると、直径４０ミクロンのミニメサＰＩＮ光検出器１０と、同程度のサイズの標準メサＰＩＮのどちらも、３ｄＢ帯域幅は共に約１５ＧＨｚであることが分かる。したがって、ＰＩＮ光検出器１０は、ＯＣ−１９２通信アプリケーションに十二分に適した帯域幅を有する。
【００１７】
さらに、ミニメサＰＩＮ光検出器１０は、特に、高帯域ＰＩＮの速度及び感度を大きく増大させる、ドープ濃度が傾斜された「機能強化」ドープＰＩＮに適している。いくつかの実装例では、光検出器構造は、図５のＰＩＮ光検出器１１０で示すように、ＰＩＮ構造の上面のｐコンタクトが反転し、ｎドープが上面となるようにｐドープが傾斜されている。
【００１８】
ピン光検出器１１０は、ＩｎＡｌＡｓなどのｐ＋コンタクト１１２、ｎ＋金属コンタクト１１４、及びｎ＋ミニメサ１１６を含む。ある実施態様では、ｎ＋ミニメサ１１６はＩｎＡｌＡｓである。低ドープ又は意図的にドープされていない（ｎｉｄ）ＩｎＧａＡｓとすることができる吸収層１２２が、ｎ＋ミニメサ１１６とｐ＋コンタクト１１２の間に配置されている。１対のバンドギャップ傾斜層１２０が、吸収層１２２の上下に配置されている。傾斜ｐ＋層１２４が吸収層１２２とｐ＋コンタクト１１２の間に配置され、傾斜ｐ＋層１２４のドープ濃度はｐ＋コンタクト１１２に近づくにつれて増大するようになっている。意図的にドープされていない（ｎｉｄ）不活性化層１１８、好ましくはＩｎＡｌＡｓが、ｎ＋ミニメサ１１６と上側バンドギャップ傾斜層１２０との間に配置されている。不活性化１２６が、機能強化ＰＩＮ１１０の表面上に配置されている。不活性化層１２６は、例えば、ＢＣＢ（ベンゾシクロブテン）、二酸化シリコン、窒化シリコン、ポリイミドでよい。ｐ金属コンタクト１２８が、ｐ＋コンタクト層１１２上に配置されている。この構造によって、傾斜ｐ吸収層は、外側大型コンタクトメサと同じくらい広くなるが、依然として小型のミニメサのｎコンタクトを有し、それによって容量が低減すると共に帯域幅が増大する。
【００１９】
上述のＰＩＮ光検出器１０又は１１０を製造するのに、エッチストップ層を用いた簡単なエッチングプロセスを使用することができる。簡単なエッチングによるこうしたミニメサ構造は、再生可能に成長させ、製造することができ、且つウェハ全体にわたって極めて均一となる。まず構造を完全に成長させ、次いでエッチダウンして、関連する（ｒｅｌｅｖａｎｔ）容量面積を制御する小型のミニメサコンタクト領域を局所的に画定すると、低容量且つ高速のＰＩＮが得られる。したがって、この設計では、上面に小さいコンタクトを画定するための拡散ステップが不要となり、したがって、ウェハ全体にわたってより一層均一な光検出器をより簡単に製造することができる。
【００２０】
ＰＩＮ構造１０、１１０では、構造の上面近くの高い表面電界は、高バンドギャップ不活性化層１８及び１１８によって極めてよく制御されることに留意されたい。先に述べたように、非臨界の大型分離メサ（ｌａｒｇｅ  ｎｏｎｃｒｉｔｉｃａｌ  ｉｓｏｌａｔｉｏｎ  ｍｅｓａ）によってではなく、小型のミニメサの直径面積によって低容量が決まるので、これらの構造は高速になる。
【００２１】
本発明の原理の上記その他の実装例は、以下の特許請求の範囲に含まれる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例によるＰＩＮ構造の側面図である。
【図２】図１のＰＩＮ構造の吸収層全体にわたる電界プロフィルを示すグラフである。
【図３】ある一定の電圧バイアス下において１２５℃で維持した従来のメサデバイス群の暗電流挙動を示すグラフである。
【図４】ある一定の電圧バイアス下において１７５℃で維持した図１のＰＩＮ構造群の暗電流挙動を示すグラフである。
【図５】本発明によるＰＩＮ構造の代替実施例の側面図である。
【図１】
2007528584.tif 000003
【図２】
2007528584.tif 000004
【図３】
2007528584.tif 000005
【図４】
2007528584.tif 000006
【図５】
2007528584.tif 000007
【手続補正書】
【提出日】平成19年3月12日(2007.3.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ミニメサ構造として形状が画定されている、第１の半導体コンタクト層と、
前記ミニメサ構造が前記第１の半導体吸収層より狭い面積を有する、半導体吸収層と、
前記ミニメサ構造と前記半導体吸収層の間に配置された半導体不活性化層であって、前記不活性化層及び前記吸収層に対して、前記ミニメサ構造が前記不活性化層のみと直接、物理的接触をしている、半導体不活性化層と、
第２の半導体コンタクト層とを含み、前記半導体吸収層及び前記半導体不活性化層が前記前記ミニメサ構造と前記第２の半導体コンタクト層の間に配置されている、ＰＩＮ光検出器。
【請求項２】
前記半導体吸収層がＩｎＧａＡｓである、請求項１に記載の光検出器。
【請求項３】
前記不活性化層がＩｎＡｌＡｓである、請求項１に記載の光検出器。
【請求項４】
前記ミニメサ構造がｐ型であり、前記第２の半導体コンタクト層がｎ型である、請求項１に記載の光検出器。
【請求項５】
前記ミニメサ構造がｎ型であり、前記第２の半導体コンタクト層がｐ型である、請求項１に記載の光検出器。
【請求項６】
前記ミニメサ構造及び前記第２の半導体コンタクト層がＩｎＡｌＡｓである、請求項５に記載の光検出器。
【請求項７】
さらに、前記第１の半導体不活性化層及び前記半導体吸収層の周りに配置された第２の半導体不活性化層を含む、請求項１に記載の光検出器。
【請求項８】
さらに、前記ミニメサ構造に隣接して配置された第１の金属コンタクトと、前記第２の半導体コンタクト層に隣接して配置された少なくとも１つの第２の金属コンタクトとを有する、請求項１に記載の光検出器。
【請求項９】
前記第１の金属コンタクトがｐ型であり、前記第２の金属コンタクトがｎ型である、請求項８に記載の光検出器。
【請求項１０】
前記第１の金属コンタクトがｎ型であり、前記第２の金属コンタクトがｐ型である、請求項８に記載の光検出器。
【請求項１１】
さらに、前記半導体不活性化層と前記半導体吸収層の間に配置された第１のバンドギャップ傾斜層と、前記半導体吸収層と前記第２の半導体コンタクト層の間に配置された第２のバンドギャップ傾斜層とを含む、請求項１に記載の光検出器。
【請求項１２】
前記半導体吸収層の中央付近の電界が、前記半導体吸収層の縁部付近の電界よりも大きい、請求項１に記載の光検出器。
【請求項１３】
フォトダイオードの容量が、前記ミニメサ構造の面積によって決まる、請求項１に記載の光検出器。
【請求項１４】
前記フォトダイオードが、初期値に対して実質的に一定の暗電流挙動を有する、請求項１に記載の光検出器。
【請求項１５】
前記フォトダイオードが、２０００時間を超える期間にわたって初期値に対して実質的に一定の暗電流挙動を有する、請求項１４に記載の光検出器。
【請求項１６】
前記フォトダイオードが、２０年を超える寿命を有する、請求項１に記載の光検出器。
【請求項１７】
前記半導体が、ＩｎＰ又はその他の２元若しくは３元のＩＩＩ−Ｖ族半導体を含む、請求項１に記載の光検出器。
【請求項１８】
下側半導体コンタクト層を提供すること、
半導体吸収層を堆積させること、
半導体不活性化層を堆積させること、及び
前記半導体吸収層よりも小さい面積を有する、ミニメサ構造として形状が画定されている、上側半導体コンタクト層を堆積又は製造することであって、前記不活性化層及び前記吸収層に対して、前記ミニメサ構造が前記不活性化層のみと直接、物理的接触をしていること、
を含む、ＰＩＮ光検出器の製造方法。
【請求項１９】
前記半導体吸収層がＩｎＧａＡｓである、請求項１８に記載の方法。
【請求項２０】
前記不活性化層がＩｎＡｌＡｓである、請求項１８に記載の方法。
【請求項２１】
前記下側半導体コンタクト層がｎ型であり、前記ミニメサ構造がｐ型である、請求項１８に記載の方法。
【請求項２２】
前記下側半導体コンタクト層がｐ型であり、前記ミニメサ構造がｎ型である、請求項１８に記載の方法。
【請求項２３】
双方の半導体コンタクト層がＩｎＡｌＡｓである、請求項２２に記載の方法。
【請求項２４】
さらに、前記第１の半導体不活性化層及び前記半導体吸収層の周りに第２の半導体不活性化層を堆積させることを含む、請求項１８に記載の方法。
【請求項２５】
さらに、前記下側半導体コンタクト層上に第１の傾斜層を堆積させること、及び、
前記半導体吸収層上に第２の傾斜層を堆積させること
を含む、請求項１８に記載の方法。
【請求項２６】
前記半導体が、ＩｎＰ又はその他の２元若しくは３元のＩＩＩ−Ｖ族半導を含む、請求項１８に記載の方法。
【国際調査報告】
2007528584.tif 000008