(57)【要約】  進行波増幅器は、２つの誘導性伝送線路（１２、１４）を有し、２つの誘導性伝送線路（１２、１４）の間に接続された複数の増幅素子を有する。少なくとも１つの伝送線路（１４）は、複数の遅延要素（５０）を更に有する。各遅延要素は、誘電性要素の個々の対の間に直列に設けられる。遅延要素は、２つの伝送線路のパルス伝搬速度を一致させ、同時に増幅器の入力及び出力インピーダンス整合を提供するためインピーダンス値の選択に自由度を残す。このように、個別の増幅素子が等しくない入力及び出力インピーダンスを有する場合でさえ、増幅器は、一致した伝搬速度とともに、整合された入力及び出力インピーダンスを提供するよう構成され得る。
2007534257.tif 000002
【特許請求の範囲】
【請求項１】
進行波増幅器であって：
前記増幅器への入力と関連付けられ及び第１の複数の誘導性要素を直列に有する第１の伝送線路；
前記増幅器の出力と関連付けられ及び第２の複数の誘導性要素を直列に有する第２の伝送線路；及び
前記第１及び第２の伝送線路の間に接続された複数の増幅素子、を有し、各増幅素子は、（ｉ）前記第１の伝送線路の隣接する誘導性要素の間の接点及び（ｉｉ）前記第２の伝送線路の隣接する誘導性要素の間の接点の間に接続され、
前記第１及び第２の伝送線路の少なくとも１つは、複数の遅延要素を更に有し、各遅延要素は、誘導性要素の個々の対の間に直列に設けられる、進行波増幅器。
【請求項２】
各増幅素子は、前記第１の伝送線路と接続されたゲート及び前記第２の伝送線路と接続されたドレインを有する電界効果トランジスタ構成を有する、請求項１記載の増幅器。
【請求項３】
各電界効果トランジスタ構成は、前記第２の伝送線路及び共通端子の間に直列に接続された１つ以上の電界効果トランジスタを有する、請求項２記載の増幅器。
【請求項４】
前記第２の伝送線路は、前記複数の遅延要素を有する、前記請求項の何れか記載の増幅器。
【請求項５】
各遅延要素は、前記増幅素子の集積回路に統合された、集積回路の遅延線を有する、前記請求項の何れか記載の増幅器。
【請求項６】
各遅延要素は、各増幅素子の出力キャパシタンス及び前記第２の伝送線路のインダクター要素のインダクタンスに基づき選択されたインピーダンスを有する、前記請求項の何れか記載の増幅器。
【請求項７】
各遅延要素は、前記第１及び第２の伝送線路を通じた伝搬速度を確実に等しくするために選択された時間遅延を有する、前記請求項の何れか記載の増幅器。
【請求項８】
前記入力は、前記第１の伝送線路の一端へ提供され、前記第１の伝送線路の他端は、第１の終端抵抗を通じ共通電位に接続される、前記請求項の何れか記載の増幅器。
【請求項９】
前記出力は、前記第２の伝送線路の一端から提供され、前記第２の伝送線路の他端は、第２の終端抵抗を通じ共通電位に接続される、前記請求項の何れか記載の増幅器。
【請求項１０】
各遅延要素のインピーダンスは、前記第２の終端抵抗の抵抗と大きさが等しい、請求項９記載の増幅器。
【請求項１１】
前記第１及び第２の伝送線路を通じる前記伝搬速度は、実質的に等しく、及び前記増幅器の前記入力及び出力インピーダンスは、実質的に等しい、前記請求項の何れか記載の増幅器。
【請求項１２】
各増幅素子の入力及び出力キャパシタンスは、等しくない、請求項１１記載の増幅器。
【請求項１３】
前記第１及び第２の伝送線路は、それぞれ、異なる遅延値の複数の遅延要素を有する、前記請求項の何れか記載の増幅器。
【請求項１４】
マイクロ波ＲＦ増幅器を有する、前記請求項の何れか記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、進行波増幅器に関する。
【背景技術】
【０００２】
進行波増幅器は、一連の増幅素子を有する。各増幅素子は、入力及び出力を有し、２つのインダクター連鎖の間に接続される。各インダクター連鎖は、互いに直列に接続された一連のインダクタンスを有する。
【０００３】
入力キャパシタンスは、各増幅素子の入力と関連付けられる。また、個々の出力キャパシタンスは、各増幅素子の出力と関連付けられる。
【０００４】
増幅素子の入力は、インダクター間の接点で一方のインダクター連鎖と結合される。また、増幅素子の出力は、同様にインダクター間の接点で他方のインダクター連鎖と結合される。入力伝送線路は、第１のインダクター連鎖及び増幅素子と関連付けられた入力キャパシタンスにより決定される。また、出力伝送線路は、第２のインダクター連鎖及び増幅素子と関連付けられた出力キャパシタンスにより決定される。
【０００５】
増幅器の動作周波数範囲の各周波数において、一連の増幅素子の対毎に、入力伝送線路に沿って伝搬する電磁エネルギー及び出力伝送線路に沿って伝搬する電磁エネルギーの間の位相遅延は、実質的に等しい。波は、各伝送線路に沿って伝搬する。そして増幅器が正しく動作するために、これらの波は同一速度で伝搬する必要がある。
【０００６】
進行波（又は分布）増幅器の概念は良く知られている。この増幅器の構成は、増幅素子として電界効果トランジスタ（ＦＥＴ）を用い、広範な周波数帯に亘るマイクロ波信号の増幅を提供するために利用されている。これは、進行波増幅器を他のＲＦ回路と一緒に、単一の半導体基板上に統合する可能性を提案する。
【０００７】
理想的には、増幅器は、整合された入力及び出力インピーダンスを提供される。以上に説明された進行波増幅器の入力及び出力インピーダンスは、個別の増幅素子の入力及び出力キャパシタンスに依存する。ＦＥＴの場合、入力及び出力キャパシタンスは、容易に制御されない。標準的には、ＦＥＴ設計は、結果として、整合された入力及び出力インピーダンスを有する進行波増幅器にならない。ＦＥＴのドレイン−ソース（出力）キャパシタンスは、一般にゲート−ソース（入力）キャパシタンスより小さい。
【０００８】
増幅器の所与の入力及び出力キャパシタンスに対し、伝送線路のインダクタンスは、所要の等しい波伝搬速度を達成するために選択される。そしてこれは、入力及び出力インピーダンス整合を得るための如何なる余地も残さない。
【０００９】
個別の増幅器の入力及び出力キャパシタンスは、追加の容量性要素を導入することにより、均一化され得る。しかし、これは、複雑性を追加し、また性能を低下させる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、進行波増幅器に入力及び出力インピーダンス整合を提供し、同時に個別の増幅素子の設計に自由度を残し、及び伝送線路において等しい伝搬速度を維持し、及び回路に追加される複雑性を最小限に抑える必要がある。
【課題を解決するための手段】
【００１１】
本発明によると、進行波増幅器が提供される。進行波増幅器は、
前記増幅器への入力と関連付けられ及び第１の複数の誘導性要素を直列に有する第１の伝送線路；
前記増幅器の出力と関連付けられ及び第２の複数の誘導性要素を直列に有する第２の伝送線路；及び
前記第１及び第２の伝送線路の間に接続された複数の増幅素子、を有し、
前記第１及び第２の伝送線路の少なくとも１つは、複数の遅延要素を更に有し、各遅延要素は、誘導性要素の個々の対の間に直列に設けられる。
【００１２】
伝送線路の１つに提供される遅延要素は、２つの伝送線路のパルス伝搬速度を一致させ、同時に増幅器の入力及び出力インピーダンス整合を提供するためにインピーダンス値の選択に自由度を残す。このように、個別の増幅素子が等しくない入力及び出力インピーダンスを有する場合でさえ、増幅器は、一致した伝搬速度とともに、整合された入力及び出力インピーダンスを提供するよう構成され得る。
【００１３】
各増幅素子は、望ましくは、第１の伝送線路と接続されたゲート及び第２の伝送線路と接続されたドレインを有する電界効果トランジスタ構成を有する。これにより、増幅部品をＩＣに統合可能にする。各電界効果トランジスタ構成は、第２の伝送線路及び共通端子の間に直列に接続された１つ以上の電界効果トランジスタを有して良い。
【００１４】
第２の伝送線路は、出力と関連付けられ、望ましくは複数の遅延要素を有する。詳細には、増幅素子の出力は、第２の伝送線路と接続する。また、ＦＥＴのより低い出力キャパシタンスは、第２の伝送線路のより高い伝搬速度を生じさせる。このより高い速度は、遅延要素により補償される。
【００１５】
各遅延要素は、増幅素子の集積回路に統合された、集積回路の遅延線を有して良い。遅延線は、僅かな又は如何なる製造の複雑性も追加することなく、又は歩留まりを低下させることなく、知られている方法でＩＣ設計に容易に組み込まれ得る。
【００１６】
各遅延要素は、各増幅素子の出力キャパシタンス及び第２の伝送線路のインダクター要素のインダクタンスに基づき選択されたインピーダンスを有して良い。インピーダンス値は、入力及び出力インピーダンス整合を提供するために選択される。しかしながら、各遅延要素は、第１及び第２の伝送線路を通じた伝搬速度を確実に等しくするために選択された時間遅延を有する。
【００１７】
入力１６は、望ましくは、第１の伝送線路の一端へ提供される。また、第１の伝送線路の他端は、第１の終端抵抗を通じ共通電位に接続される。出力は、望ましくは、第２の伝送線路の一端から提供される。また、第２の伝送線路の他端は、第２の終端抵抗を通じ共通電位に接続される。これは知られている構成を決定する。
【００１８】
各遅延要素のインピーダンスは、望ましくは、第２の終端抵抗の抵抗と大きさが等しい。
【発明を実施するための最良の形態】
【００１９】
本発明の例は、例として以下の図を参照し詳細に説明される。
【００２０】
図１は、知られている進行波増幅器を示す。進行波増幅器は、第１の伝送線路１２及び第２の伝送線路１４の間に設けられた複数のカスコードセル１０を有する。
【００２１】
第１の伝送線路１２は、増幅器への入力１６と関連付けられ、及び第１の複数の誘導性要素を直列に有する。カスコードセルの如何なる対の間の誘導性要素は、インダクタンスＬｇを有する。同時に示されるように、最初の及び最後の誘導性要素は、インダクタンス（１／２）Ｌｇを有する。
【００２２】
第２の伝送線路１４は、増幅器の出力１８と関連付けられ、及び第２の複数の誘導性要素を直列に有する。カスコードセルの如何なる対の間の誘導性要素も、インダクタンスＬｄを有する。同時に示されるように、最初の及び最後の誘導性要素は、インダクタンス（１／２）Ｌｄを有する。
【００２３】
入力１６は、第１の伝送線路１２の一端（入力）へ提供される。また、第１の伝送線路の他端（出力）は、第１の終端抵抗Ｒｇを通じ共通電位に接続される。出力１８は、第２の伝送線路１４の出力端から提供される。また、第２の伝送線路１４の入力端は、第２の終端抵抗Ｒｄを通じ共通電位に接続される。終端抵抗は、伝送線路に沿った反射を防ぐ。また共通電位は、標準的に接地である。
【００２４】
各増幅素子１０は、この例では、直列の２つの電界効果トランジスタとして示され、カスコード構成を決定する。一方のトランジスタのゲートは、第１の伝送線路１２と接続される。また他方のトランジスタのドレインは、第２の伝送線路１４と接続される。
【００２５】
図２は、図１の増幅器の一段増幅器全体の利得を示す。線２０は、一段増幅器の周波数に対する利得を示す。線２２は、同一の全体ゲート長に対し、一段増幅器より広い帯域を有する進行波増幅器の周波数に対する利得を示す。
【００２６】
本発明を説明する前に、図１の回路の簡単な分析を行う。この目的のため、図３は、分析を目的として、図１の回路で利用される１つの増幅素子の簡単な等価回路を示す。
【００２７】
図３では、各増幅素子１０は、入力（ゲート−ソース）キャパシタンスＣｉｎ及び出力（ソース−ドレイン）キャパシタンスＣｏｕｔを有する電圧制御電流源３０として表される。この説明は、増幅素子１０内の抵抗を無視するが、このモデルは本発明の原理を説明するためには十分である。
【００２８】
図４は、図１の回路の振る舞いを分析するため、図３の等価回路を用い、図１の回路を示す。
【００２９】
２つの波は、伝送線路を通じて伝搬し、そしてこれらは、出力伝送線路１４の「ドレイン波」及び入力伝送線路１２の「ゲート波」として示される。
【００３０】
電圧インパルスは、入力１６において印加される。そして電圧インパルスは、インダクターＬｇ及び入力キャパシタンスＣｉｎを有する伝送線路１２に沿って、終端抵抗Ｒｇへ向かって伝達する。
【００３１】
このインパルスは、増幅素子１０のトランジスタの入力の１つに到達する度に、増幅素子１０のトランジスタの出力のドレインに電流パルスを生じさせる。このインパルスは、インダクターＬｄ及び出力キャパシタンスＣｏｕｔを有する出力伝送線路１４に沿って、出力１８へ向かって伝達する。
【００３２】
これら２つの波は、正確な信号増幅のために同一速度を有さなければならない。
【００３３】
図１の回路には、２つの相反する望ましい回路パラメータがある。一方は、入力及び出力インピーダンスの整合であり、そして他方は、速度の一致である。
［インピーダンス整合の条件］
入力及び出力インピーダンスは、次の通り与えられる。
（Ｌｇ／Ｃｉｎ）−０．５＝Ｒｇ＝Ｒｓｏｕｒｃｅ
（Ｌｄ／Ｃｏｕｔ）−０．５＝Ｒｄ＝Ｒｌｏａｄ
インピーダンス整合のために、Rg=Rdである必要がある。従って、
Ｌｇ／Ｃｉｎ＝Ｌｄ／Ｃｏｕｔ  ．．．（１）
［速度一致の条件］
２つの伝送線路に沿った伝搬時間は、次の通り与えられる。
Ｔｇ＝（Ｌｇ×Ｃｉｎ）−０．５
Ｔｄ＝（Ｌｄ×Ｃｏｕｔ）−０．５
速度を一致させるために、Ｔｇ＝Ｔｄである必要がある。従って、
Ｌｇ×Ｃｉｎ＝Ｌｄ×Ｃｏｕｔ  ．．．（２）
上記の２つの条件は相反し、そしてＣｉｎ＝Ｃｏｕｔ且つＬｄ＝Ｌｇの場合のみ満たされ得る。しかしながら、増幅器１０の実際の実装では、ＣｉｎはＣｏｕｔと異なり、トレードオフが必要である。標準的に、ＣｉｎはＣｏｕｔより高い。
【００３４】
この場合のインピーダンス整合条件（１）は、インピーダンス値Ｌｄ＜Ｌｇを生じさせる。これはまた、関係Ｌｄ×Ｃｏｕｔ＜Ｌｇ×Ｃｉｎを生じさせる。
【００３５】
従って、図１の回路をインピーダンス整合条件に設定すると、２つの伝送線路の伝搬速度に不一致を生じさせる。特に、ドレイン波の速度は、ゲート波の速度より大きい。
【００３６】
本発明によると、第１及び第２の伝送線路の少なくとも１つは、複数の遅延要素を更に有する。各遅延要素は、誘電性要素の個々の対の間に直列に設けられる。以上に説明された例では、インピーダンス整合は、より大きい速度のドレイン波を生じさせる。そしてドレイン波が伝搬する出力伝送線路１４は、複数の遅延要素を有し設けられる。
【００３７】
この構成は、図５に示される。遅延線の形式の遅延要素は、要素５０として示される。
【００３８】
遅延要素５０は、２つの伝送線路のパルス伝搬速度を一致させ、同時に増幅器の入力及び出力インピーダンス整合を提供するためインピーダンス値の選択に自由度を残す。このように、個別の増幅素子１０が等しくない入力及び出力インピーダンスを有する場合でさえ、増幅器は、一致した伝搬速度とともに、整合された入力及び出力インピーダンスを提供するよう構成され得る。
【００３９】
遅延線のインピーダンスは、終端抵抗Ｒｄと整合され、インピーダンス整合条件を満たすよう選択される。
Ｚｄ＝Ｒｄ＝（Ｌｄ／Ｃｏｕｔ）−０．５  ．．．（３）
各遅延要素のインピーダンスは、従って、各増幅素子１０の出力キャパシタンス及び第２の伝送線路のインダクター要素のインダクタンスに基づき選択されて良い。
【００４０】
遅延線の時間遅延は、一致した伝搬速度を提供するよう選択される。
Ｔｄ＝（Ｌｇ×Ｃｉｎ）−０．５−（Ｌｄ×Ｃｏｕｔ）−０．５  ．．．（４）
所望のインピーダンスを有する所与の遅延線の設計では、この遅延時間は、遅延線の長さを選択することにより変更される（一般に、遅延時間は遅延線の長さの２乗により変化する）。
【００４１】
各遅延要素は、増幅素子の集積回路に統合された、集積回路の遅延線を有して良い。遅延線は、僅かな又は如何なる製造の複雑性も追加することなく、又は歩留まりを低下させることなく、知られている方法でＩＣ設計に容易に組み込まれ得る。
【００４２】
図６は、本発明を集積回路に実施し得る方法を示す。遅延線５０は、所望の長さ、幅及び材料を有し所望のインピーダンス及び時間遅延を提供する線部分として示される。例えば、インピーダンスは、５０オームとして選択されて良い。
【００４３】
上記の例では、出力伝送線路のみが遅延要素を設けられる。しかしながら、動作周波数が例えば約１５０ＧＨｚのように非常に高い場合、必要なインダクターの大きさは、増幅回路１０の幅より小さい。図７は、両方の伝送線路１２、１４が遅延要素を設けられた構成を示す。両方の伝送線路における遅延要素の利用は、回路を引き伸ばし、そして領域５２において増幅器が物理的に重なり合うのを防ぐために利用され得る。図７に示されるように、出力伝送線路１４は、遅延Ｔｄ１の遅延要素を有し、入力伝送線路１２は、遅延Ｔｄ２の遅延要素を有する。そしてこれら遅延要素は全て、同一のインピーダンスを有する。
【００４４】
必要な実質時間遅延は、次の通り与えられる。
Ｔｄ１−Ｔｄ２＝（Ｌｇ×Ｃｉｎ）−０．５−（Ｌｄ×Ｃｏｕｔ）−０．５  ．．．（５）
従って、Ｔｄ１及びＴｄ２の値は選択され得る。
【００４５】
本発明は、基本的に広帯域の増幅が要求される場合、進行波増幅器の全ての知られている利用に適用され得る。進行波増幅器は、放送送信機及び受信機、ケーブル網、宇宙通信及び多くの他の用途で利用される。
【００４６】
本発明は、ＭＭＩＣ（モノリシックマイクロ波集積回路）内に実施され得る。また本発明は、例えば１０ＧＢ／ｓ−４０ＧＢ／ｓの、例えば光通信システムで利用される高速ビットレートに対応する高周波数における電気信号処理に適する。
【００４７】
上記の例では、増幅素子は、ＦＴＦカスコードセルとして示される。しかしながら、単一のＴＦＴが増幅素子として機能して良い。本発明はまた、超高出力増幅器に利用される、真空管進行波増幅器に適する。増幅素子の他の設計もまた可能である。
【００４８】
２つの例だけが以上に詳細に説明されたが、当業者には、進行波増幅器の他の回路構成が可能なことが明らかである。本発明は、２つの伝送線路が設けられる如何なる回路構成に適する。本発明による遅延要素の利用は、例えばインピーダンス整合を提供するため、他の回路パラメータのための設計自由度が保たれるよう、遅延要素を用い伝搬速度を一致させる。この設計自由度は、しかしながら、他の目的のために利用され得る。本発明は、整合された入力及び出力インピーダンスを有する増幅器に限定されない。
【００４９】
本発明は、特に、向上したインピーダンス整合を有する所望の帯域に亘り、利得を向上させる。本発明はまた、増幅器の安定度を向上し得る。
【００５０】
当業者には種々の他の変更が明らかである。
【図面の簡単な説明】
【００５１】
【図１】知られている進行波増幅器を示す。
【図２】図１の増幅器の一段増幅器全体の利得を示す。
【図３】分析を目的として、図１の回路で利用される１つの増幅素子の等価回路を示す。
【図４】図１の回路の振る舞いを分析するため、図３の等価回路を用い、図１の回路を示す。
【図５】本発明の進行波増幅器のある例を示す。
【図６】本発明を集積回路に実施し得る方法を示す。
【図７】本発明の進行波増幅器の別の例を示す。
【図１】
2007534257.tif 000003
【図２】
2007534257.tif 000004
【図３】
2007534257.tif 000005
【図４】
2007534257.tif 000006
【図５】
2007534257.tif 000007
【図６】
2007534257.tif 000008
【図７】
2007534257.tif 000009
【国際調査報告】
2007534257.tif 000010
2007534257.tif 000011
2007534257.tif 000012