(57)【要約】【課題】本発明は、電圧上昇変換器のインダクタンス（Ｌ）の保護に関する。【解決手段】該電圧上昇変換器は、給電される負荷（３）の接続端子（Ｓ）とインダクタンスの間に設けられる第１の反転入力論理カットオフスイッチ（４）を有する。該スイッチの制御入力は、出力電圧に従って、インダクタンス供給電圧（Ｖｄｃ）、又は、前記第１のカットオフスイッチのインダクタンス側のパワー電極（６）の電圧よりも低い電圧に接続される。【選択図】図３
2007517490.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンスと直列の整流素子（Ｄ，Ｄ’）と出力端子（Ｓ）の間に反転入力論理を有する第１のスイッチ（４）を有する電圧上昇変換器を保護する回路において、
出力電圧（Ｖｏｕｔ）がスレッシュホールドより低い時に前記第１のスイッチの制御電極をインダクタンス供給電圧と関連した第１の電圧に接続する手段を有することを特徴とする、電圧上昇変換器を保護する回路。
【請求項２】
該手段が、該スレッシュホールドに達するとすぐに、該制御電極をインダクタンス側に於いてスイッチ電位より低い電位に接続する、請求項１の回路。
【請求項３】
インダクタンス（Ｌ）の供給電圧（Ｖｄｃ）と前記第１のスイッチ（４）のインダクタンス側の電圧（Ｖ６）の中で、最も高い電位を選ぶための選択回路（２０）を有する、請求項１の回路。
【請求項４】
前記第１のスイッチ（４）がＰ−チャンネルＭＯＳトランジスタ又はＰＮＰバイポーラトランジスタである、請求項１の回路。
【請求項５】
前記第１のスイッチ（４）の制御電極が、第２のスイッチ（Ｓ１１）を介して電圧源（ＤＺ）によってインダクタンス（Ｌ）の側のパワー電極（６）に接続される、請求項１の回路。
【請求項６】
前記第１のスイッチ（４）の制御電極が第２のスイッチ（Ｓ１１）を経て接地（Ｍ）に接続される、請求項１の回路。
【請求項７】
整流素子（Ｄ’）が同期整流スイッチである、請求項１の回路。
【請求項８】
インダクタンス（Ｌ）と直列の整流素子（Ｄ）と出力端子（Ｓ）の間に反転入力論理を有する第１のスイッチ（４）を有する電圧上昇変換器を保護する方法において、
出力電圧（Ｖｏｕｔ）がスレッシュホールドより低い時にインダクタンス供給電圧と関連した固定電圧（Ｖｄｃ）により前記第１のスイッチの制御電極をバイアスすることを特徴とする、電圧上昇変換器を保護する方法。
【請求項９】
該スレッシュホールドに達するとすぐに、前記第１のスイッチ（４）の制御電極が、インダクタンス（Ｌ）側でそのパワー電極（６）の電圧よりも低い電圧を受け取る、請求項８の方法。
【請求項１０】
該スレッシュホールドがインダクタンス（Ｌ）の供給電圧（Ｖｄｃ）と対応する、請求項８の方法。
【請求項１１】
請求項１の保護回路を含むことを特徴とする、電圧上昇変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、インダクティブ素子から成る電子回路の形をとるパワー変換器に関する。本発明は、より具体的に、電圧上昇変換装置の前記変換器の始動管理に関する。
【背景技術】
【０００２】
図１は、本発明が適用される型の電圧上昇装置の従来の図形の第１の例を示している。
【０００３】
当該の変換器は本質的に、それぞれＤ．Ｃ．供給電圧Ｖｄｃのプラス入力端子と電圧Ｖｄｃより高いＤ．Ｃ．電圧Ｖｏｕｔのマイナス出力を確定する２つの端子ＥとＳの間で、整流ダイオードＤと直列するインダクタンスＬの形状をとる。この例では、電圧Ｖｄｃと電圧Ｖｏｕｔは、共通接地Ｍを基準としている。しかし、ガルバニック絶縁のために、入力と出力の接地は異なってもよい。電圧上昇の機能を行うために、スイッチＫ（一般的にＮ−チャンネルＭＯＳパワートランジスタ）が、インダクタンスＬとダイオードＤの接続点１と接地を接続する。スイッチＫは、電子制御回路２（ＣＴＲＬ）から出されるパルス列によって制御される。スイッチＫがオンの間に、インダクタンスＬの中で電力が蓄積される。スイッチＫがオフの間に、この電力はダイオードＤを経て変換器の出力に与えられる。多くの場合、電力貯蔵キャパシタＣが、端子ＳとＭを、それらの端子間に接続される負荷３（Ｑ）に定常電圧を供給するために接続される。キャパシタＣは、キャパシタが負荷３に含まれているため、又は、負荷が定常電力の供給を必要としないために省略されることがある。
【０００４】
スイッチＫの制御のためのパルス列は、固定周波数とパルス幅変調（ＰＷＭ）のパルス列、固定したデューティサイクルでパルス周波数変調（ＰＦＭ）のパルス列、又は任意のその他の設定可能なパルス列である。一般的に、回路２は、出力電圧Ｖｏｕｔに関する情報ＲＥＧを受け取ることでスイッチＫの周期を制御し、所望の電圧Ｖｏｕｔを保つ。
【０００５】
図１に示される型の上昇変換器において繰り返し起こる問題は、負荷３で短絡が起きた場合、インダクタンスに蓄えられた電流が制御不可能になり、結果として機能の劣化につながることである。
【０００６】
この問題を打開するための第１の解決策は図１に示されており、スタートインダクタンスを短絡させるため、また前記負荷の短絡を感知した時のために、スイッチＫｄと直列の抵抗の形態をとる電力カットオフ回路を供給することに基礎を置いている。この形態の電力カットオフ回路は、ダイオードとインダクタンスの直列結合をも直接的に、短絡し得る。
【０００７】
変換器の始動時、また、より一般的に、制御回路２で計られる電圧Ｖｏｕｔが電圧Ｖｄｃより低い時、スイッチＫｄは永続的にオンになり、スイッチＫはオフの状態に保たれる。このことで出力キャパシタＣの充電が可能になり、電圧Ｖｏｕｔが上昇し始める。もし制御回路２が電圧Ｖｏｕｔの上昇を感知しない場合は、これは負荷側の短絡を意味するため、しばらく経過した後に該回路は警報状態を設定する。
【０００８】
この解決方法の目立った問題点は、抵抗が回路内で大きな電力浪費を起こし、集積化とバルクの問題を起こすことである。
【０００９】
図２は、回路のスタートインダクタンスの保護を可能にする、従来の上昇変換器の第２の例を示している。図２の例では、スイッチＫはＮ−チャンネルＭＯＳトランジスタの形で示されており、負荷Ｑは示されていない。
【００１０】
例によると、Ｐ−チャンネルＭＯＳトランジスタ４は、ダイオードＤの陰極と端子Ｓ（キャパシタＣ及び／又は負荷の陽電極）の間に置かれている。トランジスタ４のゲートはスイッチＳ１によって直接該トランジスタ４のソース６か、ツェナーダイオードＤＺにより該電圧よりも低い電位に結合される。実際には、該ダイオードの陽極は、例えば接地に結合された電流源５によってバイアスされる。スイッチＫについては、そのゲートはスイッチＳ２と直列のツェナーダイオードＤＺ２によってポイント１に結合され、ツェナーダイオードＤＺ３によって接地Ｍに結合される。ツェナーダイオードＤＺ３の機能は、スイッチＫのゲート電圧を制限することによって該スイッチを保護することである。ツェナーダイオードＤＺ２の機能は、スイッチＳ２がオンの時、ポイント１とトランジスタＫのゲートの間に電位差を作ることである。そして、ダイオードＤ３と直列のスイッチＳ３は、パルス列を供給する回路２’の出力とトランジスタＫのゲートの間に置かれている。
【００１１】
通常の動作では、スイッチＳ３はオンの状態、スイッチＳ２はオフの状態、スイッチＳ１はトランジスタ４のゲートとダイオードＤＺによって設定される電位とを連結させる位置にあり、この連結によって該トランジスタが作動する。スイッチＫは通常、インダクタンスＬのキャパシタＣへの充電と放電の連続フェーズを生み出すパルス列によって制御される。
【００１２】
負荷（端子ＳとＭの間）の短絡が起きた場合、前記短絡は付加された手段（例えば電圧Ｖｏｕｔがゼロになったという信号ＲＥＧが制御回路２’に入ることを探知するなど）によって感知されなくてはならない。短絡が感知されると、回路２’は、ダイオードＤＺ２によって形成されたＮＭＯＳトランジスタＫのゲート電圧のアクティブクランピング段階を作動させるため、スイッチＳ３のオフ切換とスイッチＳ２のオン切換を制御する。実際には、トランジスタＫのゲートに接地している抵抗Ｒ３が、その放電を可能にするために備えられている。トランジスタＫのゲートが保護されると、回路２’はスイッチＳ１の切換を起こしてそのゲートとソースを短絡し、該トランジスタをオフにする。トランジスタのオフ切換はインダクタンスＬを回路の他の部分から切り離し、そのため、短絡から切り離す。ダイオードＤＺ２が欠如した場合、このオフ切換はトランジスタＫのゲートとソースの間に過電圧を生ずる。ここでは、この過電圧はトランジスタＫのゲートとドレーンの間の電圧をクランプするダイオードＤＺ２を用いることで回避される。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
図２の回路保護の問題点は、特別な切換制御の順序が必要とされることである。特に、トランジスタ４のオフ切換は、トランジスタＫがスイッチＳ３のオフ切換によってブロックされ、クランピング・ステージがスイッチＳ２のオン切換によって作動された後のみに起こり得る。
【００１４】
図２の回路の他の問題点は、インダクタンスＬに蓄えられた電力量が制御されないということである。
【００１５】
前記回路の他の問題点は、このような回路は、それが必要とする付加スイッチの数のために比較的に大きくなってしまうことである。
【００１６】
他の問題点は、通常、回路の再始動が問題の感知から時間の遅れを伴うということである。
【００１７】
ある場合には、ダイオードＤは回路２（図１）又は回路２’（図２）により制御されるトランジスタに置換されて、同期整流を提供してダイオードＤ内の電圧下降を回避する。
【００１８】
本発明の目的は、従来の変換器の全ての、又は幾つかの問題点を避けることである。
【００１９】
本発明の目的は、上昇変換器によって供給された回路によって負荷の短絡を管理し、既知の解決策の問題点を解消することである。
【００２０】
本発明の目的は、特に、必要とされるスイッチ素子の数を減らして全体の形のシリコン面の面積を減らすことにある。
【００２１】
本発明の他の目的は、使用される保護スイッチの制御の順序の簡潔化を可能にすることである。
【００２２】
本発明の他の目的は、好ましい実施例において、短絡の感知の簡易化、そしてより具体的に、主な変換器スイッチの制御回路から独立できる保護素子を供給することである。
【００２３】
本発明の他の目的は、インダクティブ素子に蓄えられた電力と充電前段階を自動的に管理し、それによって電流のピークを制限することである。
【００２４】
本発明の他の目的は、問題発生後の再始動の自動的な管理である。
【課題を解決するための手段】
【００２５】
前記の全ての、又は幾つかの目的を達成するために、本発明は、インダクタンスと直列の整流素子と変換器の出力端子の間に反転入力論理を有する第１のスイッチを含み、出力電圧がスレッシュホールドより低い時に前記第１のスイッチの制御電極をインダクタンス供給電圧と関連した第１の電圧に接続する手段を含む電圧上昇変換器を保護するための回路を提供する。
【００２６】
本発明の実施形態によると、前記手段は、前記スレッシュホールドに達するとすぐに、前記制御電極をインダクタンス側に於いてスイッチ電位より低い電位に接続する。
【００２７】
本発明の実施形態によると、この回路は、インダクタンスの供給電圧と第１のスイッチのインダクタンス側の電圧の中で、最も高い電位を選ぶための選択回路を含んでいる。
【００２８】
本発明の実施形態によると、第１のスイッチはＰ−チャンネルＭＯＳトランジスタ又はＰＮＰバイポーラトランジスタである。
【００２９】
本発明の実施形態によると、第１のスイッチの制御電極は、第２のスイッチを介して電圧源によってインダクタンス側のパワー電極に接続される。
【００３０】
本発明の実施形態によると、第１のスイッチの制御電極は第２のスイッチを経て接地に接続される。
【００３１】
本発明の実施形態によると、整流素子は同期整流スイッチである。
【００３２】
本発明はまた、インダクタンスと直列の整流素子と変換器の出力端子の間に反転入力論理を有する第１のスイッチを含み、出力電圧がスレッシュホールドより低い時にインダクタンス供給電圧と関連した固定電圧により第１のスイッチの制御電極をバイアスする電圧上昇変換器を保護する方法も提供する。
【００３３】
本発明の実施形態によると、前記スレッシュホールドに到達するとすぐに、第１のスイッチの制御電極が、インダクタンス側でそのパワー電極の電圧よりも低い電圧を受け取る。
【００３４】
本発明の実施形態によると、前記スレッシュホールドはインダクタンスの供給電圧と対応する。
【００３５】
本発明はまた、保護回路を備えた電圧上昇変換器も提供する。
【００３６】
本発明の、前述、また他の目的、特徴、利点は、後述の、添付された図面に関連した特定の実施例により非制限的記述により詳しく論じられる。
【発明を実施するための最良の形態】
【００３７】
異なる図の中で、同じ素子は同じ参照番号で示されている。明瞭化のため、本発明の理解のために必要な素子のみが図に示されており、後から説明される。特に、本発明は従来のどのパルス列制御回路とも互換性があるため、上昇変換器の主なスイッチのためのパルス列を作り出す制御回路、同じくその制御信号の制御についての詳細は説明されていない。
【００３８】
本発明の実施形態の特徴は、変換器の出力スイッチに自動的にゼロになる過電圧を作り出すことである。より具体的に、本発明は、反転入力論理（ＰＮＰトランジスタ、又はＰＭＯＳトランジスタ）を備え持つスイッチの変換器出力での使用と、このスイッチの、上昇変換器の主スイッチから独立した制御を提供する。
【００３９】
図３は、本発明の昇圧変換器の第１の実施形態を示している。
【００４０】
従来のように、この変換器は、より高い電圧Ｖｏｕｔを作り出すため、整流素子（例えばダイオードＤ）と直列のインダクタンスＬと保護スイッチ４を、Ｄ．Ｃ．電圧Ｖｄｃの印加入力電極Ｅと出力電極Ｓの間に備えている。負荷３（Ｑ）は、場合によりキャパシタＣ（非表示）と並列に、電極Ｓと、入力電圧接地と共通又は非共通の接地電極Ｍの間に接続される。回路１０（ＣＴＲＬ）は、パルス列によって、ダイオードＤのアノード１と接地Ｍを結合しているカットオフスイッチＫを制御する。
【００４１】
本発明の実施形態によると、トランジスタ４（ここではＰ−チャンネルＭＯＳトランジスタ）は、スイッチＳ１１によって、ソース６より低い電圧か、入力供給電圧Ｖｄｃに対応する電圧に結合されることができる。図３で示される例では、スイッチＳ１１は、スイッチＳ１１が端子Ｎに結合している時にトランジスタ４のゲートとソースの間の電圧スレッシュホールドを設定するツェナーダイオードＤＺによって、トランジスタ４のソース６と繋がる。実際には、ダイオードＤＺ（端子Ｎ）のアノードは、例えば電流源５によってバイアスされる。トランジスタ４のゲートとソースの間にスレッシュホールド電圧より低い電圧を印加してターンオンさせる他の任意の電圧源も利用可能である。
【００４２】
他の方法として、トランジスタ４が電圧Ｖｏｕｔと近い電圧Ｖｇｓを有する場合、スイッチＳ１１の端子Ｎは、ダイオードＤＺによってトランジスタ４のソース６に結合されるのではなく、接地Ｍに対応してもよい。
【００４３】
ゲートと電圧Ｖｄｃの陽電位を連結させるスイッチＳ１１のもう１つの端子ＣＣは、例えば、スイッチＳ１２によって端子Ｅに連結される。スイッチ１２は、回路が停止しなければならないとき、トランジスタをブロックさせる機能を持つ。
【００４４】
本発明の実施形態によると、トランジスタ４のゲートのバイアスポイントは通常の動作中は常に出力電圧より低いが、少なくとも短絡が起こった場合には、この出力電圧よりも大きくなる。
【００４５】
回路始動の際、つまり電圧Ｖｏｕｔがゼロ値のとき、スイッチＳ１２はオンの状態でスイッチＳ１１はＣＣの位置にある。その際、トランジスタ４はオンの状態で回路１０は通常通りスイッチＫを制御する。
【００４６】
電圧Ｖｏｕｔ（本例では信号ＲＥＧを介して感知される）が既定のスレッシュホールドより大きくなると（例えば電圧Ｖｄｃより大きくなると）すぐに、回路１０はスイッチＳ１１を端子Ｎに切り換える。このことで、トランジスタ４は、ツェナーダイオードＤＺによって設定されるゲートとソースの間の電圧差にバイアスされながらも、オン状態に維持される。スイッチＳ１２はオン又はオフに維持されるが、どちらでも問題はない。
【００４７】
負荷Ｑの短絡の場合、またより一般的に、電圧Ｖｏｕｔが回路１０で設定されたスレッシュホールドより低くなるとすぐに、該回路はスイッチＳ１１の端子ＣＣへの切換を制御する（また、スイッチＳ１２がそれよりも前にオフにされていた場合は、スイッチＳ１２のオン切換も制御する）。そのため、ＭＯＳトランジスタ４はオン状態に維持され、負荷の短絡が起こる前に、インダクタンスＬに蓄えられた電力の移動を可能にする。実際に、インダクタンスＬ内の過電圧は、ＭＯＳトランジスタ４のソース６に入力電圧Ｅに関してより大きな電圧をかけ、インダクタンスの電力を除去するために必要な時間の間オン切換を確実にする。
【００４８】
前述の通り、スイッチＳ１１が切り替わるときのスイッチＫの状態は重要ではない。そのため、シークエンスは、図２に関して前述された回路のようなアクティブクランピング回路のものより簡潔になっている。
【００４９】
本発明の他の利点は、アクティブクランピングのためのツェナーダイオード装置を避けることである。
【００５０】
本発明の他の利点は、入力電圧（例えばバッテリーの電圧）との結合による自動保護を導入することによって、変換器の始動を容易にすることである。始動時のトランジスタ４の動作のために、始動位相と短絡を区別することが避けられる。この利点は、従来の制御回路が、電圧Ｖｏｕｔが増加し始めていない限り、短絡から始動を起こさなければならないという理由から、大きな意義を有する。特に、従来の機器（図２）の場合のように計測装置を使用することが避けられる。
【００５１】
本発明の他の利点は、短絡に対する単純な保護よりも更に一般的に、電圧Ｖｏｕｔが充分なレベルに達するとすぐにスイッチＳ１１がポイントＮに切り換えられ、インダクタンスの電力放電の自動管理を可能にすることである。
【００５２】
図４は本発明の第２の実施形態を示している。
【００５３】
図３の変換器と比べて、短絡（又は電圧Ｖｏｕｔの不足）の感知は、スイッチＫのゲートにパルス列を与えている制御回路２１と連結する自律回路２０によって行われる。回路２０は２つの入力ＡとＢを有し、各々、トランジスタ４のソース電圧６から電圧ＤＺだけ低下された電圧を受信する入力Ａと、組立体のポイントＥでサンプリングされたソース電圧６を受信する入力Ｂを含んでいる。回路２０の出力ＭＡＸ（Ａ、Ｂ）はトランジスタ４のゲートに結合される。回路２０の機能は入力ＡとＢの中で最も高い電圧を供給することである。実際には、回路２０がトランジスタ４のソース６の電圧を測定し、その電圧が電圧Ｖｄｃより高くなるとすぐに入力Ａにあらわれる電圧を供給する。
【００５４】
この実施形態の利点は、回路２０による自動短絡感知を可能にすることである。
【００５５】
制御回路２０はつまり、従来の回路が、パルス列制御と、出力電圧測定器（例えばスイッチＫｄの制御を持たない図１の回路２）に連結された、該パルス列の制御を併せ持つ形のものである。
【００５６】
図５は図４の回路の動作を示したものである。同じ機能は図３の回路１０が端子ＲＥＧの出力電圧の計測を利用することによっても得られる。
【００５７】
図５は、回路２０の始動の際の、該回路の幾つかの特性電圧の型を示したものである。電圧Ｖｏｕｔは実線で示されている。トランジスタ４のソース６の電圧Ｖ６は点線で示されている。トランジスタ４のゲート制御電圧Ｖｇは一点鎖線で示されている。
【００５８】
簡易化のため、オンの状態でのスイッチＳ１１とＳ１２の電圧降下は無視する。
【００５９】
はじめに、回路はオフ状態で、端子Ｅには電圧はかかっていない。
【００６０】
ｔ０の時、変換器はオンにされる。その時、トランジスタ４のゲート電圧は、端子Ｅの電圧（Ｖｄｃ）になる。そのソースの電圧Ｖ６は、インダクタンスの切換と関連した周期的過電圧によって増大される電圧Ｖｄｃ（トランジスタゲートに加えられる）に対応する。次いで、トランジスタ４はオン状態となり、制御パルス列の速度に従ってスイッチＫがオフの時に、電力が電圧Ｖｏｕｔに向かって移転される。
【００６１】
電圧Ｖ６がＶｄｃのレベルに達するｔ２の時、回路２０は出力を切り換え、トランジスタ４のゲートに、ツェナーダイオードのＶｄｚ値によって低下された電圧Ｖ６をかけ、過電圧は解消する。電圧Ｖｏｕｔは、回路２１が要するレベルに達するまで増加し続ける（図５には示されていない）。
【００６２】
同じ動作が電圧Ｖｏｕｔが低下した場合に起こる。電圧Ｖ６が電圧Ｖｄｃより低くなるとすぐに、トランジスタ４はこの電圧Ｖｄｃによって制御されるようになる。
【００６３】
図６は図４の回路２０の実践的な様式の例を示している。端子ＡとＢはそれぞれ、ダイオードＤＢとＤＡのそれぞれのカソードによって、出力端子ＭＡＸ（Ａ，Ｂ）に接続される。
【００６４】
本発明の利点は、過負荷、短絡、電流突入を含む、原因がいかなるものであっても、全ての電流過負荷（Ｖｄｃより小さなＶｏｕｔ）を処理することである。
【００６５】
図７は、同期整流のための上昇電圧変換器の制御回路と保護回路の第３番目の実施形態を示している。
【００６６】
図４に示された実施形態に関連して、ダイオードＤは、同期整流を提供して端子１と６の間の電圧低下を最小にするために、回路２１（ＣＴＲＬ）に制御されるトランジスタＭに置き換えられる。図７には、トランジスタＭ’と４に寄生ダイオードＤ’とＤ４が示されている。トランジスタＭ’と４は、それぞれの寄生ダイオードが逆直列になるように結合されている。
【００６７】
トランジスタＭ’のゲートは、直接に、又は電圧源３１を通して端子６に結合される。結合は、トランジスタＭ’のゲートと端子６を結合するスイッチ３２と、また、このゲートと端子６と結合する電圧源３１の第１の端子とを結合するスイッチ３３によって行われる。スイッチ３２と３３は反転して結合され、例えば、スイッチ３３の制御端子とスイッチ３２の制御端子との間に挿入されたアンドゲート３５によって供給される制御信号のインバータ３４が挿入される。アンドゲート３５は、スイッチングトランジスタＫの制御信号の反転（インバータ３６）と、回路２１によって出される出力電圧Ｖｏｕｔがスレッシュホールドより高いという信号を結合する。
【００６８】
図７の回路は以下のように動作する。トランジスタＭ’はスイッチＫがオフの時（つまり、インダクティブ素子Ｌが出力６に向かって放電し、その電流がスレッシュホールドＴＨより高い時）、オンにされる。トランジスタＭ’はスイッチＫがオンの時、又は電流（供給負荷を流れている電流）がスレッシュホールドＴＨより低い時、オフにされる。スレッシュホールドＴＨは、インダクタンスが負荷の中に放電する電流をもう有さない時にスイッチＭ’をオフにするために、低値（理想としてゼロ）に定められる。トランジスタＭ’をオフにするためには、スイッチ３２がオンにされ、スイッチ３３がオフにされる。反対に、トランジスタＭ’をオンにするためには、スイッチ３３がオンにされ、スイッチ３４がオフにされ、電圧源３１（例えばある電圧をもつツェナーダイオード）から充分なゲート／ソース電圧を得ることができる。
【００６９】
上記の動作は、出力電圧Ｖｏｕｔがスレッシュホールドより低い時、トランジスタＭ’がダイオードとして動作する、という事に等しい。電圧Ｖｏｕｔがこのスレッシュホールドより高い時、また、回路が通常動作モードの時（ターンオン周期ではなく、又は回路２０による保護がかかっている間ではない）、トランジスタＭ’はオンにされる。
【００７０】
もちろん、本発明は、当業者によって容易に考案される種々の改造、改善、修正を残している。特に、使用されたＭＯＳトランジスタ４によって決められるツェナーダイオードＤＺのサイズは、ＭＯＳトランジスタ４のゲート−ソース電圧のブレイクダウンに適応する。
【００７１】
更に、発明を行うために適応される制御回路の実現は、上記の機能的説明によって、当業者によって容易に達成されることができる。
【図面の簡単な説明】
【００７２】
【図１】従来の技術と解決されるべき問題を示すための図である。
【図２】従来の技術と解決されるべき問題を示すための図である。
【図３】本発明による、制御の回路と上昇変換器の保護の第１の実施形態を概略的に示している。
【図４】自律保護回路に関する本発明の第２の実施形態を示している。
【図５】図４の保護回路の動作を示している。
【図６】図４の保護回路の実践的な様式の例を示している。
【図７】本発明による、同期上昇変換器の制御と保護の回路の第３の実施形態を概略的に示している。
【符号の説明】
【００７３】
１  接続点
２  制御回路
２’  制御回路
３  負荷
４  トランジスタ
５  電流源
６  ソース
１０  制御回路
２０  自律回路
２１  制御回路
３１  電圧源
３２  スイッチ
３３  スイッチ
３４  変換器
３５  アンドゲート
３６  変換器
【図１】
2007517490.tif 000003
【図２】
2007517490.tif 000004
【図３】
2007517490.tif 000005
【図４】
2007517490.tif 000006
【図５】
2007517490.tif 000007
【図６】
2007517490.tif 000008
【図７】
2007517490.tif 000009
【国際調査報告】
2007517490.tif 000010
2007517490.tif 000011
2007517490.tif 000012
2007517490.tif 000013
2007517490.tif 000014
2007517490.tif 000015