(57)【要約】  本発明はコンバータ回路、とりわけ、直列に接続された２つの素子、特に、閾値にしたがって動作するコンパレータＫ１，Ｋ２及びＫ１’，Ｋ２’を有するスイッチングトランジスタＭＯＳ１のための改良された制御回路を備えたＥ級コンバータを有するコンバータ回路に関する。
2007535887.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングトランジスタ（ＭＯＳ１）と該スイッチングトランジスタ（ＭＯＳ１）を制御するための制御回路とを備えたコンバータ回路であって、前記制御回路が電圧値又は電流値に応じて前記スイッチングトランジスタ（ＭＯＳ１）を切り替えるように設計されている形式のコンバータ回路において、
前記制御回路は直列に接続された２つの閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）を有しており、該閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）はその時その時の入力信号に対して出力信号の遷移を以て反応するものであり、
前記閾値素子のうちの第１の閾値素子（Ｋ１，Ｋ１’）の入力側は電圧値又は電流値を把握することができるように接続されており、
前記第１の閾値素子（Ｋ１，Ｋ１’）の出力側は第２の閾値素子（Ｋ２，Ｋ２’）の入力側を制御し、
前記第２の閾値素子（Ｋ２，Ｋ２’）の出力側は前記スイッチングトランジスタ（ＭＯＳ１）の制御電極を制御する、ことを特徴とするコンバータ回路。
【請求項２】
前記制御回路は前記コンバータ回路内の電圧値又は電流値に応答するように設計されている、請求項１記載のコンバータ回路。
【請求項３】
前記制御回路は前記スイッチングトランジスタ（ＭＯＳ１）内の電圧値又は電流値に応答するように設計されている、請求項２記載のコンバータ回路。
【請求項４】
Ｅ級コンバータを内蔵した請求項３記載のコンバータ回路。
【請求項５】
単純に前記閾値素子（Ｋ１，Ｋ１’）により帰還結合されたシステムとして設計された請求項３又は４記載のコンバータ。
【請求項６】
前記閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）のうちの少なくとも一方が差動増幅器であり、有利には、両方の閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）が差動増幅器である、請求項１から５のいずれか１項記載のコンバータ回路。
【請求項７】
前記の１つ又は複数の差動増幅器（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）は１つ又は複数のコンパレータである、請求項６記載のコンバータ回路。
【請求項８】
前記第１の閾値素子（Ｋ１，Ｋ１’）の出力側と前記第２の閾値素子（Ｋ２，Ｋ２’）の入力側との間に遅延回路（Ｒ２，Ｃ２，Ｄ２）が設けられており、該遅延回路（Ｒ２，Ｃ２，Ｄ２）は、所定の時間が経過してはじめて、前記スイッチングトランジスタ（ＭＯＳ１）の第１のスイッチング状態を表す前記第１の閾値素子（Ｋ１，Ｋ１’）の出力信号を前記第２の閾値素子（Ｋ２，Ｋ２’）の入力側に転送するが、第２の別のスイッチング状態を表す出力信号はより短い遅延時間を以て通過させる、請求項１から７のいずれか１項記載のコンバータ回路。
【請求項９】
前記遅延回路（Ｒ２，Ｃ２，Ｄ２）はコンデンサ（Ｃ２）を有しており、前記第１の閾値素子（Ｋ１，Ｋ１’）の出力側は、第２のスイッチング状態を表す出力信号から第１のスイッチング状態を表す出力信号への遷移の際には、高いインピーダンス（Ｄ２，Ｋ１’）で前記コンデンサに接続され、第１のスイッチング状態を表す出力信号から第２のスイッチング状態を表す出力信号への遷移の際には、比較的低いインピーダンス（Ｄ２，Ｋ１’）で前記コンデンサに接続される、請求項８記載のコンバータ回路。
【請求項１０】
前記第１の閾値素子（Ｋ１）はプッシュプル出力側を有しており、前記第１の閾値素子（Ｋ１）の出力側と前記コンデンサ（Ｃ２）との間にある阻止整流ダイオード（Ｄ２）により高インピーダンスが形成される、請求項９記載のコンバータ回路。
【請求項１１】
前記第１の閾値素子（Ｋ１）はオープンコレクタ出力側又はオープンドレイン出力側を有している、請求項９記載のコンバータ回路。
【請求項１２】
前記第２の閾値素子（Ｋ２，Ｋ２’）はコンパレータであり、前記スイッチングトランジスタ（ＭＯＳ１）の第１のスイッチング状態を表す出力信号の転送のために定められた時間を調整することができるように、前記コンパレータ（Ｋ２，Ｋ２’）の基準値は調整可能である、請求項７又は８記載のコンバータ回路。
【請求項１３】
前記第２の閾値素子（Ｋ２，Ｋ２’）の出力側と前記スイッチングトランジスタ（ＭＯＳ１）の制御電極との間に、ドライバ回路（ＴＲ）が設けられている、請求項１から１２のいずれか１項記載のコンバータ回路。
【請求項１４】
請求項１から１３のいずれか１項記載のコンバータ回路を備えていることを特徴とする発光装置（Ｒ＿Ｌｏａｄ）のための、とりわけ、ランプのための、電子安定器。
【請求項１５】
誘電バリア放電ランプ（Ｒ＿Ｌｏａｄ）に給電するように設計された請求項１４記載の電子安定器。
【請求項１６】
ランプ（Ｒ＿Ｌｏａｄ）と請求項１４又は１５記載の電子安定器とから成ることを特徴とする照明システム。
【請求項１７】
前記制御回路の電流値又は電圧値を供給し、前記第１の閾値素子（Ｋ１，Ｋ１’）の入力側に印加し、閾値に依存してこれに応答する前記第１の閾値素子（Ｋ１，Ｋ１’）の出力信号を前記第２の閾値素子（Ｋ２，Ｋ２’）の入力側に印加し、閾値に依存してこれに応答する第２の閾値素子（Ｋ２，Ｋ２’）の出力信号を前記スイッチングトランジスタ（ＭＯＳ１）の制御電極の制御に使用する、ことを特徴とする請求項１から１３のいずれか１項記載のコンバータ回路を作動させる方法。
【請求項１８】
請求項１７記載のコンバータ回路を作動させる方法を含んでいることを特徴とする、請求項１４記載の電子安定器を用いて発光装置（Ｒ＿Ｌｏａｄ）を作動させる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンバータ回路、とりわけ、Ｅ級コンバータに関するものである。さらに、本発明は有利にはランプ用の電子安定器において使用されるコンバータ回路を対象とする。
【０００２】
従来の技術
様々なコンセプトによるコンバータを備えたランプのための電子安定器はそれ自体では公知である。さらに、Ｅ級コンバータは広く知られているが、ランプ用の安定器において一般的に使用されてはいない。
【０００３】
本発明の説明
本発明の課題は、スイッチングトランジスタの制御回路に関して改善の為されたコンバータ回路を提供することである。
【０００４】
本発明は、スイッチングトランジスタと該スイッチングトランジスタを制御するための制御回路とを備えたコンバータ回路であって、前記制御回路が電圧値又は電流値に応じて前記スイッチングトランジスタを切り替えるように設計されている形式のコンバータ回路に関するものであり、前記制御回路が直列に接続された２つの閾値素子を有していること、該閾値素子がその時その時の入力信号に対して出力信号の遷移を以て反応するものであること、前記閾値素子のうちの第１の閾値素子の入力側が電圧値又は電流値を把握することができるように接続されていること、前記第１の閾値素子の出力側が第２の閾値素子の入力側を制御し、前記第２の閾値素子の出力側が前記スイッチングトランジスタの制御電極を制御することを特徴としている。
【０００５】
さらに、本発明は、発光装置用の、とりわけ、ランプ用の、相応に装備された電子安定器にも関する。最後に、本発明は方法の性格も有しており、したがって、コンバータ回路、電子安定器、及び電子安定器により給電される発光装置を作動させる方法にも関している。以下では、開示全体が装置としても方法としても理解されるように、本発明の装置としての性格と方法としての性格を一々区別しない。
【０００６】
有利な実施形態は従属請求項に示されている。
【０００７】
本発明による制御回路は、本明細書において閾値素子と呼ばれている直列に接続された２つの素子によって特徴付けられる。この閾値素子とは、閾値に依存して比較的急激な出力信号の遷移を以て入力信号に反応するような電子素子を意味している。以下では、この閾値素子の有利な実施例を詳述する。
【０００８】
第１の閾値素子は、制御回路にとっての応答すべき電流値又は電圧値を把握することができるように接続されなければならない。例えば、この第１の閾値素子の入力側を直接センサ抵抗のピックアップに接続してもよい。この第１の閾値素子の、閾値に依存して応答する出力信号は、直列回路内の第２の閾値素子に供給され、第２の閾値素子の出力信号はスイッチングトランジスタの制御に使用される。有利には、制御回路はさらなる閾値素子を必要としない。それゆえ、非常に特別な、したがってまたは高価な専用の集積回路にアクセスする必要なく、ただ１つの集積回路で間に合わすことができるという利点が得られる。以下でより詳細に説明する閾値素子の実施例を先取りするならば、２つのコンパレータを閾値素子として使用したＩＣを投入することはほぼ問題ない。
【０００９】
しかし、２つの閾値素子の直列接続は構成部材の面で比較的経済的であるだけでなく、さらに２つの閾値素子による信号のサイクルタイムを加算し、この加算によりスイッチングトランジスタの制御のための所望の時間遅延を達成することができる。さらに、第１の閾値素子の出力信号は、第２の閾値素子に入る前に操作される、例えば、クランプされる、又は、以下でより詳細に説明するように、例えばコンデンサ回路によって遅延される。この操作、特に容量性の遅延は、信号の状態に依存して行うことができる、例えば、第１の閾値素子の出力側のインピーダンス交換を生じさせる又は利用することによって行うことができる。この信号操作はスイッチングトランジスタの制御に直接作用するのではなく、例えば、スイッチングプロセスが過度に遅い場合には、第２の閾値素子は不要なスイッチング損又は不定の中間状態に導くという結果をもたらす。
【００１０】
有利には、制御回路にとって基準となる電流値又は電圧値は、コンバータ回路自体においてピックアップされる電流値又は電圧値、特に有利にはスイッチングトランジスタの値である。実施例は、センサ抵抗（分路抵抗）を介してピックアップされるスイッチパス電流に応答する制御回路を示している。
【００１１】
有利には、使用されるコンバータトポロジーは当業者にはよく知れたＥ級コンバータである。しかし、スイッチングトランジスタを備えた別のコンバータトポロジーであってもよい。もちろん、単に一定の時間を以て切り替わらなければならない又は切り替わることができるだけでなく、電流値又は電圧値に依存して切り替わるスイッチングトランジスタを持ったコンバータトポロジーが好ましい。
【００１２】
さらに、本発明の枠内で、単純なフィードバックシステムを実施すると有利である。言い換えれば、両方の閾値素子を通る経路が、ピックアップされるべき電流値又は電圧値を有するスイッチングトランジスタとその制御電極との間の唯一のフィードバック接続を形成する。したがって、例えば、スイッチング時間中に外部から介入することのできるオシレータを備えた構造において必要となるような追加コストを節約することができ、特に、２つの閾値素子だけで間に合わすことが可能である。説明のために、実施例も参照されたい。
【００１３】
上で述べた閾値素子の有利なバリアントは差動増幅器、そのうちでも特に有利にはコンパレータ、すなわち、正確に２つの離散的な出力状態を有する差動増幅器である。しかし、有利さの面では劣るものの、オペアンプも考慮される。最後に、閾値素子の概念は、例えば、本来的にはもはや差動増幅器とは呼べないシュミットトリガも包含するものと理解されなければならない。シュミットトリガはヒステリシスに似た特性を示す、つまり、２つの異なる閾値の信号変化の方向に依存している。
【００１４】
既に述べたように、本発明は２つの閾値素子の間で信号操作を行うという有利な可能性を提供する。ここでは特に、スイッチングトランジスタの２つのスイッチング状態のうちの一方の状態のときにはこのスイッチング状態を表す信号の転送を遅延させ、他方のスイッチング状態のときには信号を実質的に遅延させずに通す遅延回路を考察する。簡単な有利な実施形態はコンデンサを有しており、第１の閾値素子の出力側のインピーダンス交換を利用する。このインピーダンス交換によりコンデンサの充電時間は短く又は比較的長くなり、それにより信号状態に依存した所望の遅延がもたらされる。
【００１５】
インピーダンス交換は、第１の閾値素子、例えば第１のコンパレータ、のプッシュプル出力側の場合、整流ダイオードにより生じさせることができる。この整流ダイオードは、所望の信号状態のときには阻止状態となり、それにより高いインピーダンスを生じさせ、阻止ダイオードを介してではなく、有利には他方のスイッチングパスを介するコンデンサの相応した緩慢な充電を可能にする。しかし、導通状態のときには、プッシュプル出力側はコンデンサを比較的急速に充電する。
【００１６】
しかしながら、一方の出力信号状態のとき（いわゆるオープンのときでも）には比較的高い出力インピーダンスを示し、他方の状態のときには基準電位への実質的に低抵抗性の短絡を形成するオープンコレクタ又はオープンドレイン出力側の場合には、整流ダイオードは必要ない。
【００１７】
２つの閾値素子の間での信号状態の遅延と共に、少なくとも第２の閾値素子としてコンパレータを選択すれば、コンパレータによって設定される基準値が調整可能である場合には、時間的遅延の調整を特に容易に行うことができる。
【００１８】
第２の閾値素子の出力側は必ずしもスイッチングトランジスタの制御電力と直接に接続されていなくてもよい。ここで、第２の閾値素子の出力信号から、ことによるとより大きいこともあり得るコンバータのスイッチングトランジスタに適合した制御信号を形成するために、もちろん通常のドライバ回路を使用してもよい。
【００１９】
有利には、本発明によるコンバータ回路は電子安定器内で使用される、それも特にいわゆる誘電バリア放電向けの電子安定器内で使用される。近年、このタイプのランプ構造への注目が増大している。そのなかでも特に、オフィスオートメーション分野での棒状ランプ向け又は電光掲示板やモニターなどの背面照明用の平面ランプ向けとして、このタイプのランプ構造への注目が増大している。このタイプの誘電バリア放電ランプは既知であると前提されるが、手短に言って、電極の少なくとも一部が放電媒体から誘電的に分離されており、したがってランプ内に直流電流が伝導することなく、変位電流のみが伝導することを特徴としている。Ｅ級コンバータのコンセプトはある特定のパルス動作方式にとって好都合であることが分かっているが、とりわけ、この特定のパルス動作方式の場合、このようなランプによって著しい効率とさらなる技術的利点とが達成される。
【００２０】
以下では、２つの実施例に基づいて本発明をより詳細に説明する。個々の特徴は他の組合せにおいても本発明の基本を構成する場合がありうる。
【００２１】
図面の簡単な説明
図１は、本発明によるコンバータ回路の第１の実施例の概略的な回路図を示しており、
図２は、本発明によるコンバータ回路の第２の実施例の概略的な回路図を示している。
【００２２】
本発明の有利な実施形態
図１は、電圧源Ｅ１と、コイルＬ１と、記号的に表記された負荷Ｒ＿ＬｏａｄをもつコンデンサＣ１と、スイッチングトランジスタＭＯＳ１とからなるＥ級コンバータを示している。分かり易くするために、スイッチングトランジスタにはフリーホイールダイオードＤ１が並列に接続されている。なお、このフリーホイールダイオードＤ１は、今の例では、（ＭＯＳＦＥＴとして実施された）スイッチングトランジスタＭＯＳ１のボディダイオードによって与えられている。
【００２３】
コイルＬ１はトランスを代理して表しており、このトランスの２次巻線はモニターの背面照明用の平面ランプの形態をとった誘電バリアランプに給電する。この誘電バリアランプは、非常に簡略化して言えば、実質的に容量として作用するので、コンデンサＣ１の代わりとなりうる。放電フェーズの間、誘電バリアランプはさらに交流電流を伝えるインピーダンスのように作用する、したがってまた負荷としても作用する。したがって、負荷Ｒ＿Ｌｏａｄはここでは単にエネルギー散逸を表現するために記号的に示されているだけである。
【００２４】
スイッチングトランジスタＭＯＳ１が導通すると、相応の電流がコイルＬ１を充電する。その際、コンデンサＣ１と負荷抵抗Ｒ＿Ｌｏａｄは実質的に無電圧に留まる。スイッチングトランジスタＭＯＳ１が開くと、誘導電圧パルスが生じ、実際にランプ内で点火と放電の続行とが行われる。しかし、ここに簡略化して示された回路図では、差し当たり、負荷抵抗Ｒ＿Ｌｏａｄによって減衰された、コイルＬ１とコンデンサＣ１とから成る共振回路のＬＣ発振しか与えられていない。Ｅ級コンバータの場合、このＬＣ発振は少なくとも半周期にわたって続き、その後、場合によっては逆電流の領域において、スイッチングトランジスタＭＯＳ１の再度のスイッチオンにより終了する。
【００２５】
原則的に、Ｅ級コンバータはさまざまな方法で、例えば、所与の閾値に達した後のスイッチングトランジスタ（ここではＭＯＳ１）のスイッチオフと、第２の閾値に達した後の新たなスイッチオンとにより制御される。なお、第２の閾値は第１の閾値とは異なる大きさであってよい。択一的に、所定の時間が経過した後のスイッチオフと別の所定の時間が経過した後の新たなスイッチオンとによって制御を行ってもよい。しかし、本発明との関連では、第３の変更形態、すなわち、スイッチングトランジスタＭＯＳ１が、この実施例のように、所与の閾値に達したときにスイッチオフし、所定の時間が経過した後に再びスイッチオンする変更形態が特に重要である。
【００２６】
Ｅ級コンバータの動作様式とランプの動作については、ここではより詳細には説明しない。本発明はむしろスイッチングトランジスタ電流に応じたスイッチングトランジスタＭＯＳ１の制御に関わっている。制御回路は分路抵抗Ｒ１を介してこのスイッチングトランジスタ電流を測定し、第１のコンパレータＫ１の反転入力側に供給する。コンパレータＫ１では、相応する電圧値が基準電圧値Ｕ＿ｒｅｆ１から減算され、その差の符号に応じて出力信号が形成される。この実施例では、プッシュプル出力側が整流ダイオードＤ２に後置接続されている。したがって、整流ダイオードＤ２は正の出力信号を遮断し、負の出力信号を通過させる。負の出力信号は回路技術的には内部基準電位を意味する。この基準電位は図中ではアース記号に対応しており、コンパレータの入力側における基準電圧と混同してはならない。
【００２７】
通過した負の出力値は第２のコンパレータＫ２の非反転入力側に供給される。コンパレータＫ２では、この信号から別の基準電圧Ｕ＿ｒｅｆ２が減算され、その差の符号に応じて再びプッシュプル出力側により正の出力信号又は内部基準電位に相当する出力信号が形成される。
【００２８】
この出力信号はオプションのドライバ段ＴＲを介して（パワーＭＯＳＦＥＴの）スイッチングトランジスタＭＯＳ１のゲートに印加される。したがって、スイッチングトランジスタ電流が閾値に達すると、第１のコンパレータＫ１の出力信号は基準電位（論理レベル０）になり、実質的な遅延なしに、第２のコンパレータＫ２の出力信号も同様に基準電位になるので、スイッチングトランジスタＭＯＳ１のドライバ段ＴＲはスイッチオフする。
【００２９】
その結果、トランジスタ電流は当然急激に減少し、このことが第１のコンパレータＫ１の正の出力信号、ひいてはダイオードＤ２の阻止極性をもたらす。その結果、今まで言及しなかった電圧源Ｅ２がプルアップ抵抗Ｒ２を介してコンデンサＣ２を充電する。なお、コンデンサＣ２はプラス端子によって第１のコンパレータＫ１と第２のコンパレータＫ２との間の信号路と接続されている。第２のコンパレータＫ２の出力信号が変わって、再びスイッチングトランジスタＭＯＳ１の制御、すなわち、スイッチオンが行われる高さまで第２のコンパレータＫ２の非反転入力側における入力値を引き上げるには、相応してＲ２とＣ２とから形成された時定数が必要とされる。
【００３０】
基準値Ｕ＿ｒｅｆ２を調整することにより、時定数は容易にかつ直接的に調整することができる。
【００３１】
しかしながら、抵抗Ｒ２とコンデンサＣ２とにより形成された時定数に両方のコンパレータＫ１及びＫ２のサイクルタイムがさらに加わる。
【００３２】
スイッチングトランジスタＭＯＳ１は、Ｅ級コンバータの発振時間に相当する時間の間スイッチオフ状態に留まる。
【００３３】
逆に、ダイオードＤ２とコンパレータＫ１のプッシュプル出力側とによるコンデンサＣ２の放電プロセスは比較的速い、少なくともコンパレータＫ１及びＫ２とスイッチＳ１の遅延時間の合計よりは速い。
【００３４】
図２に示された第２の実施例は広範囲にわたって図１の第１の実施例と一致しており、その限りにおいて、より詳細には説明しない。違いは、コンパレータＫ１’及びＫ２’がそれぞれ１つのオープンコレクタ（又はオープンドレイン）出力側を有しており、したがってまずダイオードＤ２が必要ないという点にある。オープンコレクタ出力側は、論理レベル０に相当する一方のケース（負の出力信号）では基準電位への低抵抗の短絡を形成し、論理レベル１の他方のケースでは、つまり、正の出力信号の場合には、高抵抗である。したがって、このケースでは、コンデンサは電圧源Ｅ２とプルアップ抵抗Ｒ２とにより充電される。
【００３５】
しかし、第２のコンパレータＫ２’が高抵抗の出力状態にある場合には、この実施例においても同様にプルアップ抵抗Ｒ３と上記の電圧源Ｅ２とを介して相応の正電位が形成される。
【図面の簡単な説明】
【００３６】
【図１】本発明によるコンバータ回路の第１の実施例の概略的な回路図を示す。
【図２】本発明によるコンバータ回路の第２の実施例の概略的な回路図を示す。
【図１】
2007535887.tif 000003
【図２】
2007535887.tif 000004
【手続補正書】
【提出日】平成18年8月23日(2006.8.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
スイッチングトランジスタ（ＭＯＳ１）と該スイッチングトランジスタ（ＭＯＳ１）を制御するための制御回路とを備えたコンバータ回路であって、前記制御回路が電圧値又は電流値に応じて前記スイッチングトランジスタ（ＭＯＳ１）を切り替えるように設計されている形式のコンバータ回路において、
前記制御回路は直列に接続された２つの閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）を有しており、該閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）はその時その時の入力信号に対して出力信号の遷移を以て反応するものであり、
前記閾値素子のうちの第１の閾値素子（Ｋ１，Ｋ１’）の入力側は電圧値又は電流値を把握することができるように接続されており、
前記第１の閾値素子（Ｋ１，Ｋ１’）の出力側は第２の閾値素子（Ｋ２，Ｋ２’）の入力側を制御し、
前記第２の閾値素子（Ｋ２，Ｋ２’）の出力側は前記スイッチングトランジスタ（ＭＯＳ１）の制御電極を制御する、ことを特徴とするコンバータ回路。
【請求項２】
前記制御回路は前記コンバータ回路内の電圧値又は電流値に応答するように設計されている、請求項１記載のコンバータ回路。
【請求項３】
前記制御回路は前記スイッチングトランジスタ（ＭＯＳ１）内の電圧値又は電流値に応答するように設計されている、請求項２記載のコンバータ回路。
【請求項４】
Ｅ級コンバータを内蔵した請求項３記載のコンバータ回路。
【請求項５】
単純に前記閾値素子（Ｋ１，Ｋ１’）により帰還結合されたシステムとして設計された請求項３又は４記載のコンバータ。
【請求項６】
前記閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）のうちの少なくとも一方が差動増幅器であり、有利には、両方の閾値素子（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）が差動増幅器である、請求項１から５のいずれか１項記載のコンバータ回路。
【請求項７】
前記の１つ又は複数の差動増幅器（Ｋ１，Ｋ２，Ｋ１’，Ｋ２’）は１つ又は複数のコンパレータである、請求項６記載のコンバータ回路。
【請求項８】
前記第１の閾値素子（Ｋ１，Ｋ１’）の出力側と前記第２の閾値素子（Ｋ２，Ｋ２’）の入力側との間に遅延回路（Ｒ２，Ｃ２，Ｄ２）が設けられており、該遅延回路（Ｒ２，Ｃ２，Ｄ２）は、所定の時間が経過してはじめて、前記スイッチングトランジスタ（ＭＯＳ１）の第１のスイッチング状態を表す前記第１の閾値素子（Ｋ１，Ｋ１’）の出力信号を前記第２の閾値素子（Ｋ２，Ｋ２’）の入力側に転送するが、第２の別のスイッチング状態を表す出力信号はより短い遅延時間を以て通過させる、請求項１から７のいずれか１項記載のコンバータ回路。
【請求項９】
前記遅延回路（Ｒ２，Ｃ２，Ｄ２）はコンデンサ（Ｃ２）を有しており、前記第１の閾値素子（Ｋ１，Ｋ１’）の出力側は、第２のスイッチング状態を表す出力信号から第１のスイッチング状態を表す出力信号への遷移の際には、高いインピーダンス（Ｄ２，Ｋ１’）で前記コンデンサに接続され、第１のスイッチング状態を表す出力信号から第２のスイッチング状態を表す出力信号への遷移の際には、比較的低いインピーダンス（Ｄ２，Ｋ１’）で前記コンデンサに接続される、請求項８記載のコンバータ回路。
【請求項１０】
前記第１の閾値素子（Ｋ１）はプッシュプル出力側を有しており、前記第１の閾値素子（Ｋ１）の出力側と前記コンデンサ（Ｃ２）との間にある阻止整流ダイオード（Ｄ２）により高インピーダンスが形成される、請求項９記載のコンバータ回路。
【請求項１１】
前記第１の閾値素子（Ｋ１）はオープンコレクタ出力側又はオープンドレイン出力側を有している、請求項９記載のコンバータ回路。
【請求項１２】
前記第２の閾値素子（Ｋ２，Ｋ２’）はコンパレータであり、前記スイッチングトランジスタ（ＭＯＳ１）の第１のスイッチング状態を表す出力信号の転送のために定められた時間を調整することができるように、前記コンパレータ（Ｋ２，Ｋ２’）の基準値は調整可能である、請求項７又は８記載のコンバータ回路。
【請求項１３】
前記第２の閾値素子（Ｋ２，Ｋ２’）の出力側と前記スイッチングトランジスタ（ＭＯＳ１）の制御電極との間に、ドライバ回路（ＴＲ）が設けられている、請求項１から１２のいずれか１項記載のコンバータ回路。
【請求項１４】
前記制御回路の電流値又は電圧値を供給し、前記第１の閾値素子（Ｋ１，Ｋ１’）の入力側に印加し、閾値に依存してこれに応答する前記第１の閾値素子（Ｋ１，Ｋ１’）の出力信号を前記第２の閾値素子（Ｋ２，Ｋ２’）の入力側に印加し、閾値に依存してこれに応答する第２の閾値素子（Ｋ２，Ｋ２’）の出力信号を前記スイッチングトランジスタ（ＭＯＳ１）の制御電極の制御に使用する、ことを特徴とする請求項１から１３のいずれか１項記載のコンバータ回路を作動させる方法。
【請求項１５】
請求項１４記載のコンバータ回路を作動させる方法を含んでいることを特徴とする、電子安定器を用いて発光装置（Ｒ＿Ｌｏａｄ）を作動させる方法。
【国際調査報告】
2007535887.tif 000005
2007535887.tif 000006
2007535887.tif 000007
2007535887.tif 000008