(57)【要約】  センサーチップは、ピエゾ抵抗ブリッジ、温度抵抗ブリッジ、及び定電流モードでピエゾ抵抗ブリッジを動作させるときにスパン補正を提供するのに使用可能な多機能抵抗ネットワークを有する。定電流モードでは、多機能抵抗ネットワークはまた、センサーチップのエピタキシャル層にバイアス電位を供給するのに使用することができる。定電圧モードでは、多機能抵抗ネットワークは、特定の動作温度範囲において温度チャンネルの出力をカスタマイズするために温度抵抗ブリッジを含む温度チャンネルに対して３つの異なるゲインを提供するのに使用することができる。【選択図】図１
2007529002.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子を有し、該端子により外部接続が可能となるセンサーチップであって、
第１及び第２入力ノードと第１及び第２出力ノードとを含み、基板上に形成されたピエゾ抵抗ブリッジと、
第３及び第４入力ノードと第３及び第４出力ノードとを含み、基板上に形成された温度抵抗ブリッジと、
共通の接合部を有する第１、第２及び第３抵抗器を含み、基板上に形成された第１抵抗ネットワークと、
共通の接合部を有する第４、第５及び第６抵抗器を含み、基板上に形成された第２抵抗ネットワークと、
前記第１入力ノードを前記第１端子に接続する、基板上に形成された第１導電パスと、
前記第２入力ノードを前記第２端子に接続する、基板上に形成された第２導電パスと、
基板上に形成された前記第３抵抗器を含み、前記第１出力ノードを前記センサーチップの第３端子に接続する第３導電パスと、
前記第２出力ノードを前記センサーチップの第４端子に接続する、基板上に形成された第４導電パスと、
前記第６抵抗器を前記センサーチップの第５端子に接続する、基板上に形成された第５導電パスと、
前記第５抵抗器を前記センサーチップの第６端子に接続する、基板上に形成された第６導電パスと、
前記第４抵抗器を前記センサーチップの第７端子に接続する、基板上に形成された第７導電パスと、
前記第３入力ノードを前記第１２端子に接続する、基板上に形成された第８導電パスと、
前記第４入力ノードを前記第９端子に接続する、基板上に形成された第９導電パスと、
前記第３出力ノードを前記センサーチップの第８端子に接続する、基板上に形成された第１０導電パスと、
前記第４出力ノードを前記センサーチップの第５端子に接続する、基板上に形成された第１１導電パスと、
前記第２抵抗器を前記センサーチップの第１１端子に接続する、基板上に形成された第１２導電パスと、
前記第１抵抗器を前記センサーチップの第１０端子に接続する、基板上に形成された第１３導電パスと、
を備えるセンサーチップ。
【請求項２】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項１に記載のセンサーチップ。
【請求項３】
前記第１端子が定電流源に接続され、前記第２端子が基準電位に接続されていることを特徴とする請求項２に記載のセンサーチップ。
【請求項４】
前記ピエゾ抵抗ブリッジが高濃度注入抵抗器を備え、前記第４、第５及び第６抵抗器が対応する低濃度注入抵抗器を備えることを特徴とする請求項１に記載のセンサーチップ。
【請求項５】
前記高濃度注入抵抗器が第１比抵抗を有し、前記低濃度抵抗器が第２比抵抗を有し、前記第２比抵抗の前記第１比抵抗に対する比率が約７であることを特徴とする請求項４に記載のセンサーチップ。
【請求項６】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項４に記載のセンサーチップ。
【請求項７】
前記第１端子が定電流源に接続されていることを特徴とする請求項６に記載のセンサーチップ。
【請求項８】
前記第７端子が前記センサーチップのエピタキシャル層に接続されていることを特徴とする請求項４に記載のセンサーチップ。
【請求項９】
前記第１端子が定電流源に接続されていることを特徴とする請求項８に記載のセンサーチップ。
【請求項１０】
前記ピエゾ抵抗ブリッジが高濃度注入抵抗器を備え、前記第４、第５及び第６抵抗器が対応する低濃度抵抗器を備えることを特徴とする請求項８に記載のセンサーチップ。
【請求項１１】
前記高濃度注入抵抗器が第１比抵抗を有し、前記低濃度抵抗器が第２比抵抗を有し、前記第２比抵抗の前記第１比抵抗に対する比率が約７であることを特徴とする請求項１０に記載のセンサーチップ。
【請求項１２】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項１０に記載のセンサーチップ。
【請求項１３】
前記第１端子が定電流源に接続されていることを特徴とする請求項１０に記載のセンサーチップ。
【請求項１４】
前記第１、第１０及び第１２端子が共に接続され、前記第２及び第９端子が共に接続され、前記第３及び第４端子が第１増幅器の対応する入力に接続され、前記第５及び第８端子が第２増幅器の対応する入力に接続され、前記第１１端子が前記第１増幅器の出力に接続され、前記第６及び第７端子の内の少なくとも１つが前記第２増幅器の出力に接続されていることを特徴とする請求項１に記載のセンサーチップ。
【請求項１５】
前記第１端子が定電圧源に接続されていることを特徴とする請求項１４に記載のセンサーチップ。
【請求項１６】
前記ピエゾ抵抗ブリッジ、前記温度抵抗ブリッジの一部、及び前記第３抵抗器が高濃度注入抵抗器を備え、残りの前記温度抵抗ブリッジ、及び前記第１、第２、第４、第５及び第６抵抗器が対応する低濃度抵抗器を備えることを特徴とする請求項１５に記載のセンサーチップ。
【請求項１７】
前記高濃度注入抵抗器が第１比抵抗を有し、前記低濃度抵抗器が第２比抵抗を有し、前記第２比抵抗の前記第１比抵抗に対する比率が約７であることを特徴とする請求項１６に記載のセンサーチップ。
【請求項１８】
前記第１端子が定電圧源に接続されていることを特徴とする請求項１６に記載のセンサーチップ。
【請求項１９】
前記第６端子が前記第２増幅器の出力に接続され、前記第７端子が開路であることを特徴とする請求項１４に記載のセンサーチップ。
【請求項２０】
前記第７端子が前記第２増幅器の出力に接続され、前記第６端子が開路であることを特徴とする請求項１４に記載のセンサーチップ。
【請求項２１】
前記第６及び第７端子が第２増幅器の出力に接続されていることを特徴とする請求項１４に記載のセンサーチップ。
【請求項２２】
第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子を有し、該端子により外部接続が可能となるセンサーチップであって、
第１及び第２入力ノード及び第１及び第２出力ノードを含み、基板上に形成された第１ブリッジと、
第３及び第４入力ノード及び第３及び第４出力ノードを含み、基板上に形成された第２ブリッジと、
共通の接合部を有する第１、第２及び第３抵抗器を含み、基板上に形成された第１抵抗ネットワークと、
共通の接合部を有する第４、第５及び第６抵抗器を含み、基板上に形成された第２抵抗ネットワークと、
前記第１入力ノードを前記第１端子に接続する、基板上に形成された第１導電パスと、
前記第２入力ノードを前記第２端子に接続する、基板上に形成された第２導電パスと、
基板上に形成された前記第３抵抗器を含み、前記第１出力ノードを前記センサーチップの第３端子に接続する第３導電パスと、
前記第２出力ノードを前記センサーチップの第４端子に接続する、基板上に形成された第４導電パスと、
前記第６抵抗器を前記センサーチップの第５端子に接続する、基板上に形成された第５導電パスと、
前記第５抵抗器を前記センサーチップの第６端子に接続する、基板上に形成された第６導電パスと、
前記第４抵抗器を前記センサーチップの第７端子に接続する、基板上に形成された第７導電パスと、
前記第３入力ノードを前記第１２端子に接続する、基板上に形成された第８導電パスと、
前記第４入力ノードを前記第９端子に接続する、基板上に形成された第９導電パスと、
前記第３出力ノードを前記センサーチップの第８端子に接続する、基板上に形成された第１０導電パスと、
前記第４出力ノードを前記センサーチップの第５端子に接続する、基板上に形成された第１１導電パスと、
前記第２抵抗器を前記センサーチップの第１１端子に接続する、基板上に形成された第１２導電パスと、
前記第１抵抗器を前記センサーチップの第１０端子に接続する、基板上に形成された第１３パスと、
を備えるセンサーチップ。
【請求項２３】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項２２に記載のセンサーチップ。
【請求項２４】
前記第１端子が定電流源に接続され、前記第２端子が基準電位に接続されていることを特徴とする請求項２３に記載のセンサーチップ。
【請求項２５】
前記第１ブリッジが高濃度注入抵抗器を備え、前記第４、第５及び第６抵抗器が対応する低濃度抵抗器を備えることを特徴とする請求項２２に記載のセンサーチップ。
【請求項２６】
前記高濃度注入抵抗器が第１比抵抗を有し、前記低濃度抵抗器が第２比抵抗を有し、前記第２比抵抗の前記第１比抵抗に対する比率が約７であることを特徴とする請求項２５に記載のセンサーチップ。
【請求項２７】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項２５に記載のセンサーチップ。
【請求項２８】
前記第１端子が定電流源に接続されていることを特徴とする請求項２７に記載のセンサーチップ。
【請求項２９】
前記第７端子が前記センサーチップのエピタキシャル層に接続されていることを特徴とする請求項２５に記載のセンサーチップ。
【請求項３０】
前記第１端子が定電流源に接続されていることを特徴とする請求項２９に記載のセンサーチップ。
【請求項３１】
前記第１ブリッジが高濃度注入抵抗器を備え、前記第４、第５及び第６抵抗器が対応する低濃度抵抗器を備えることを特徴とする請求項２９に記載のセンサーチップ。
【請求項３２】
前記高濃度注入抵抗器が第１比抵抗を有し、前記低濃度抵抗器が第２比抵抗を有し、前記第２比抵抗の前記第１比抵抗に対する比率が約７であることを特徴とする請求項３１に記載のセンサーチップ。
【請求項３３】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項３１に記載のセンサーチップ。
【請求項３４】
前記第１端子が定電流源に接続されていることを特徴とする請求項３１に記載のセンサーチップ。
【請求項３５】
前記第１、第１０及び第１２端子が共に接続され、前記第２及び第９端子が共に接続され、前記第３及び第４端子が第１増幅器の対応する入力に接続され、前記第５及び第８端子が第２増幅器の対応する入力に接続され、前記第１１端子が前記第１増幅器の出力に接続され、前記第６及び第７端子の内の少なくとも１つの端子が前記第２増幅器の出力に接続されていることを特徴とする請求項２２に記載のセンサーチップ。
【請求項３６】
前記第１端子が定電圧源に接続されていることを特徴とする請求項３５に記載のセンサーチップ。
【請求項３７】
前記第１ブリッジ、前記第２ブリッジの一部、及び前記第３抵抗器が高濃度注入抵抗器を備え、残りの前記第２ブリッジ、及び前記第１、第２、第３、第４及び第６抵抗器が対応する低濃度抵抗を備えることを特徴とする請求項３６に記載のセンサーチップ。
【請求項３８】
前記高濃度注入抵抗器が第１比抵抗を有し、前記低濃度抵抗器が第２比抵抗を有し、前記第２比抵抗の前記第１比抵抗に対する比率が約７であることを特徴とする請求項３７に記載のセンサーチップ。
【請求項３９】
前記第１端子が定電圧源に接続されていることを特徴とする請求項３７に記載のセンサーチップ。
【請求項４０】
前記第７端子が開路であることを特徴とする請求項３５に記載のセンサーチップ。
【請求項４１】
前記第６端子が前記第２増幅器の出力に接続され、前記第７端子が開路であることを特徴とする請求項３５に記載のセンサーチップ。
【請求項４２】
前記第７端子が前記第２増幅器の出力に接続され、前記第６端子が開路であることを特徴とする請求項３５に記載のセンサーチップ。
【請求項４３】
前記第６及び第７端子が第２増幅器の出力に接続されていることを特徴とする請求項３５に記載のセンサーチップ。
【請求項４４】
センサーチップを作製する方法であって、
第１及び第２入力ノード並びに第１及び第２出力ノードを有し、且つ第１、第２、第３及び第４抵抗器を有するように第１抵抗ブリッジを形成する段階と、
第３及び第４入力ノード並びに第３及び第４出力ノードを有し、且つ第５、第６、第７及び第８抵抗器を有するように第２抵抗ブリッジを形成する段階と、
前記第１抵抗ブリッジの定電流動作用のスパン補正として使用するために求められた抵抗器の抵抗の合計と、前記第２抵抗ブリッジの定電圧動作用の前記第２抵抗ブリッジを含むチャンネルにおいてフィードバック抵抗器として使用するために求められた抵抗の合計とが同じ値であるように、少なくとも第９及び第１０抵抗器を形成する段階と、
一方端で前記第９抵抗器及び第１０抵抗器との接合部に接続され、他端で前記センサーチップの層に接続可能な第１１抵抗器を形成する段階と、
を含む方法。
【請求項４５】
次式に基づいて抵抗Ｒ３を決定する段階を更に含み、
【数１】
2007529002.tif 000006
ここでＲ１は第１抵抗器の抵抗、Ｒ２は第２抵抗器の抵抗、Ｇは設計基準、及びＲ３は第７及び第８抵抗器の並列結合の抵抗であることを特徴とする請求項４４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は圧力センサーに関し、より詳細には、同じセンサーチップを用いる定電流構成又は定電圧構成において、多機能の用途のため固有に統合された抵抗ネットワークに関する。
【背景技術】
【０００２】
ピエゾ抵抗型ブリッジ圧力センサーは、自動車用、産業用、医用、及び環境用の用途を含む広く多様な用途で使用されている。一般にこの種のセンサーは、注入ピエゾ抵抗ホイートストンブリッジを内蔵するシリコンダイヤフラムを含む。印加圧力はダイヤフラムを変形させてブリッジを不均衡にし、圧力及びブリッジ励起電圧によって生じた抵抗の変化の積に比例した差動レシオメトリック出力信号を発生する。
【０００３】
高性能圧力センサーの用途では、センサーはまた、圧力感度を最小化するために通常はダイヤフラムを取り去った、温度感知用の統合されたフルホイートストンブリッジを含む。一般に温度ブリッジは、ブリッジの対角線上で対向する１組の区間に抵抗の温度係数（ＴＣＲ）の高いタイプと、ブリッジの対角線上で対向する他の１組の区間にＴＣＲの低いタイプの２種類の注入抵抗器を使用して機構化されている。印加温度はブリッジを不均衡にし、温度及びブリッジ励起電圧に比例する差動レシオメトリック出力信号を発生する。
【０００４】
また追加的に注入抵抗器をオンチップに組み込んで、外部演算増幅器に接続するためバイアス及びフィードバックゲイン抵抗器を実現し、その結果、外部演算増幅器が温度及び圧力の両方に対してシングルエンド増幅され信号調整された出力を供給することができる。温度出力は、単独温度測定又はアナログ温度補正として使用でき、或いはより一般には圧力及び温度の全動作範囲にわたり圧力センサー出力を正確に較正及び補正するマイクロプロセッサベースのトランスデューサとして使用できる。
【０００５】
圧力ブリッジ構成においては、対角線上で対向する区間の抵抗は等しく変化し、圧力により生じる機械的変形の関数として同方向で変化する。対角線上で対向する一組の区間の抵抗が圧力の印加により増加するにつれて、他の組の抵抗が減少し、この逆も同様である。電圧又は電流の形でのブリッジ励起が、ブリッジの２つの対向するノード全体に印加される。通常これらのノードは、励起入力又はブリッジドライブ入力と呼ばれる。最大測定圧力が加えられたブリッジの出力ノードでのピエゾ抵抗ブリッジの差動出力は、ピエゾ抵抗ゲージ係数とブリッジ励起電圧の積に等しい。ここでゲージ係数は、最大測定圧力状態で生じた歪みによる抵抗の変化（ΔＲ）をゼロ圧力入力状態での抵抗（Ｒ）で除算した値として定義される。ブリッジ要素の（ΔＲ）／Ｒの大きさが等しいと仮定すれば、最大測定圧力時の差分電圧（ΔＶ）は次のように表される。
（ΔＶ）（＠ＦＳ）＝（ΔＲ／Ｒ）×Ｖｂｒｉｄｇｅ
【０００６】
シリコンピエゾ抵抗センサーでは、２５℃でのゲージ係数（ΔＲ／Ｒ）は、直線性及び過圧定格などの適用限度に応じて０．０３から最大０．１２までの範囲とすることができる。ゲージ係数のこの範囲は、５Ｖのブリッジ励起で１５０ｍＶ〜６００ｍＶの最大測定出力範囲に対応し、典型的な金属歪みゲージ型のセンサーよりも著しく大きい（ほぼ１００倍）。ただし、非補正ピエゾ抵抗センサーのフルスパン出力（ＦＳＯ）は、ピエゾ抵抗ゲージ係数（ΔＲ／Ｒ）の温度に対する固有の非線形相関関係に起因して、温度に対する強い非線形の相関関係を示すが、他方、ゼロ圧力（ヌル）オフセット及び温度に対するゼロオフセットの相関関係は相対的に小さく維持される。
【０００７】
最大測定スパン出力は、最大及び最小印加圧力に対応するセンサー出力の差分として定義される。温度によるスパンシフトは、２５℃でのスパンで除算した温度の関数としてのスパンとして定義される。スパンシフト（Ｔ）（パーセント）は、１００・［Ｓｐａｎ（Ｔ℃）／Ｓｐａｎ（２５℃）］に等しい。スパンシフト曲線は、図４で示すように温度に対して負の勾配を持つ非線形曲線であり、図４ではＫ３で示される。ここでＫ３は、２５℃の値に正規化された温度の関数としての、高濃度注入ピエゾ抵抗ブリッジの圧力感度の比率（ΔＲ／Ｒ）として定義される。等式では、Ｋ３（Ｔ）＝［（ΔＲ／Ｒ（Ｔ）］／［（ΔＲ／Ｒ（２５℃）］であり、以下の５次多項式で表すことができる。
Ｋ３（Ｔ）＝−（６．２６５７５３Ｅ−１４）・Ｔ＾５  ＋  （５．３９３８４５Ｅ−１１）・Ｔ＾４  −  （２．４４０４８１Ｅ−０８）・Ｔ＾３  ＋  （８．０２２８８１Ｅ−０６）・Ｔ＾２  −  （２．５８５２６２Ｅ−０３）・Ｔ  ＋  （１．０５８３００）
【０００８】
勾配の大きさは温度が増大するにつれて減少する。２５℃でのＫ３の標準値は−０．２５％／℃である。従って、ほとんどの用途では、センサーブリッジ出力は、とりわけスパンシフト（Ｔ）について実際に使用する前に補正しなければならない。
【０００９】
また図４は、高濃度注入抵抗器（Ｋ２）及び低濃度抵抗器（Ｋ１）の温度特性を示す。高濃度注入抵抗器（Ｋ２）は、Ｋ２＝２５℃での値で正規化された温度の関数としての高濃度注入の抵抗比率として定義される。等式としては、Ｋ２＝［Ｒｈｅａｖｙ（Ｔ）］／［Ｒｈｅａｖｙ（２５℃）］であり、次の５次多項式で表すことができる。
Ｋ２（Ｔ）＝−（３．０１８４９７Ｅ−１４）・Ｔ＾５  ＋  （４．６０３６０４Ｅ−１１）・Ｔ＾４  −  （２．２８２８５７Ｅ−０８）・Ｔ＾３  ＋  （７．５３８７５０Ｅ−０６）・Ｔ＾２  −  （２．２５２８３４Ｅ−０５）・Ｔ  ＋  （０．９９６３７８９）
【００１０】
低濃度抵抗器（Ｋ１）は、Ｋ１＝２５℃の値で正規化された温度の関数としての低濃度の抵抗比率として定義される。等式としては、Ｋ１（Ｔ）＝［Ｒｌｉｇｈｔ（Ｔ）］／｛Ｒｌｉｇｈｔ（２５℃）］であり、次の５次多項式で表すことができる。
Ｋ１（Ｔ）＝−（８．１７１４９６Ｅ−１４）・Ｔ＾５  ＋  （９．９３０３９８Ｅ−１１）・Ｔ＾４  −  （３．５５７０９１Ｅ−０８）・Ｔ＾３  ＋  （９．６９１１２７Ｅ−０６）Ｔ＾２  ＋  （２．９５８０９３Ｅ−０３）・Ｔ  ＋  ０．９２３９５３
【００１１】
温度の関数としての低濃度抵抗器の抵抗の変化Ｋ１（Ｔ）は、高濃度注入抵抗器の抵抗変化Ｋ２（Ｔ）よりもはるかに大きいことに留意されたい。
【００１２】
温度ブリッジ構成では、対角線上に対向する区間の抵抗は等しく変化し、温度の関数として同方向に変化する。対角線上に対向する１組の区間の抵抗は、正の抵抗の温度係数（ＴＣＲ）が大きいことにより増大し、対角線上に対向する他の１組の区間の抵抗は、正の抵抗の温度係数（ＴＣＲ）が小さいことにより増大が少ない。電圧形式でのブリッジ励起が、ブリッジの２つの対向するノードに印加される。通常これらのノードは、励起入力又はブリッジドライブ入力と呼ばれる。
【００１３】
従って、ピエゾ抵抗ブリッジ圧力センサーは、多くの場合は信号調整及び較正回路を含む。例えば、高ゲイン、低ノイズの温度安定増幅器を用いて、出力をより利用可能なレベルに調整することができる。また、信号調整回路は通常、スパン補正機能を備える。ピエゾ抵抗ブリッジ圧力センサーの全抵抗及びピエゾ感度（ブリッジ励起電圧に対するブリッジ出力の比率）は、温度に依存する。通常は、ブリッジ抵抗は温度と共に増大し、ピエゾ感度は減少する。
【００１４】
その上、本ピエゾ抵抗圧力センサーは、オンチップ温度ブリッジ出力のゲイン（フィードバック）を設定するため、低濃度（高ＴＣＲ）の固定抵抗素子を１つだけ備える。これに応じて、この抵抗器は、特定の動作温度範囲では固有値を与え、従って、異なる動作温度又はより広い動作温度範囲には好適ではない。
【００１５】
また、本発明の圧力センサー（定電圧動作用に設計）は、定電流モードで動作するときの高濃度注入（低ＴＣＲ）圧力ブリッジの固有のスパン補正統合機能を備えていない。更に、圧力ブリッジ出力のウォームアップドリフト効果及び非レシオメトリックエラーを低減するために、シリコンオンインシュレータ（ＳＯＩ）の応用においてチップのエピタキシャル層に印加するようカスタマイズされた統合電位も提供しない。
【００１６】
本発明は、これらの問題又は他の問題を解決するものである。
【発明の開示】
【課題を解決するための手段】
【００１７】
本発明の一態様によれば、センサーチップは、第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子を有し、ピエゾ抵抗ブリッジ、温度抵抗ブリッジ、第１及び第２抵抗ネットワーク、並びに第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、第１２、及び第１３の導電パスを有する。第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子は、センサーチップへの外部接続を可能にする。ピエゾ抵抗ブリッジが基板上に形成され、該ピエゾ抵抗ブリッジは、第１及び第２入力ノードと第１及び第２出力ノードとを含む。温度抵抗ブリッジが基板上に形成され、該温度抵抗ブリッジは第３及び第４の入力ノードと第３及び第４の出力ノードとを含む。第１抵抗ネットワークが基板上に形成され、該第１抵抗ネットワークは共通の接合部を有する第１、第２及び第３抵抗器を含む。第２抵抗ネットワークが基板上に形成され、前記第２抵抗ネットワークは共通の接合部を有する第４、第５及び第６抵抗器を含む。第１導電パスが基板上に形成され、第１入力ノードを第１端子に接続する。第２導電パスが基板上に形成され、第２入力ノードを第２端子に接続する。第３導電パスが第３抵抗器を含み、基板上に形成されて、第１出力ノードをセンサーチップの第３端子に接続する。第４導電パスが基板上に形成され、第２出力ノードをセンサーチップの第４端子に接続する。第５導電パスが基板上に形成され、第６抵抗器をセンサーチップの第５端子に接続する。第６導電パスが基板上に形成され、第５抵抗器をセンサーチップの第６端子に接続する。第７導電パスが基板上に形成され、第４抵抗器をセンサーチップの第７端子に接続する。第８導電パスが基板上に形成され、第３入力ノードを第１２端子に接続する。第９導電パスが基板上に形成され、第４入力ノードを第９端子に接続する。第１０導電パスが基板上に形成され、第３出力ノードをセンサーチップの第８端子に接続する。第１１導電パスが基板上に形成され、第４出力ノードをセンサーチップの第５端子に接続する。第１２導電パスが基板上に形成され、第２抵抗器をセンサーチップの第１１端子に接続する。第１３導電パスが基板上に形成され、第１抵抗器をセンサーチップの第１０端子に接続する。
【００１８】
本発明の別の態様によれば、センサーチップは、第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子を有し、第１抵抗ブリッジ、第２抵抗ブリッジ、第１及び第２抵抗ネットワーク、並びに第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、第１２、及び第１３の導電パスを有する。第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子は、センサーチップへの外部接続を可能にする。第１抵抗ブリッジが基板上に形成され、該第１抵抗ブリッジは、第１及び第２入力ノードと第１及び第２出力ノードとを含む。第２抵抗ブリッジが基板上に形成され、該第２抵抗ブリッジは第３及び第４の入力ノードと第３及び第４の出力ノードとを含む。第１抵抗ネットワークが基板上に形成され、該第１抵抗ネットワークは共通の接合部を有する第１、第２及び第３抵抗器を含む。第２抵抗ネットワークが基板上に形成され、第２抵抗ネットワークは共通の接合部を有する第４、第５及び第６抵抗器を含む。第１導電パスが基板上に形成され、第１入力ノードを第１端子に接続する。第２導電パスが基板上に形成され、第２入力ノードを第２端子に接続する。第３導電パスが第３抵抗器を含み、基板上に形成されて、第１出力ノードをセンサーチップの第３端子に接続する。第４導電パスが基板上に形成され、第２出力ノードをセンサーチップの第４端子に接続する。第５導電パスが基板上に形成され、第６抵抗器をセンサーチップの第５端子に接続する。第６導電パスが基板上に形成され、第５抵抗器をセンサーチップの第６端子に接続する。第７導電パスが基板上に形成され、第４抵抗器をセンサーチップの第７端子に接続する。第８導電パスが基板上に形成され、第３入力ノードを第１２端子に接続する。第９導電パスが基板上に形成され、第４入力ノードを第９端子に接続する。第１０導電パスが基板上に形成され、第３出力ノードをセンサーチップの第８端子に接続する。第１１導電パスが基板上に形成され、第４出力ノードをセンサーチップの第５端子に接続する。第１２導電パスが基板上に形成され、第２抵抗器をセンサーチップの第１１端子に接続する。第１３導電パスが基板上に形成され、第１抵抗器をセンサーチップの第１０端子に接続する。
【００１９】
本発明の更に別の態様によれば、センサーチップを作製する方法は、第１及び第２入力ノード並びに第１及び第２出力ノードを有し、且つ第１、第２、第３及び第４抵抗器を有するように第１抵抗ブリッジを形成する段階と、第３及び第４入力ノード並びに第３及び第４出力ノードを有し、且つ第５、第６、第７及び第８抵抗器を有するように第２抵抗ブリッジを形成する段階と、第１抵抗ブリッジの定電流動作用のスパン補正として使用するために求められた抵抗器の抵抗の合計と、第２抵抗ブリッジの定電圧動作用の第２抵抗ブリッジを含むチャンネルにおいてフィードバック抵抗器として使用するために求められた抵抗の合計とが同じ値であるように、少なくとも第９及び第１０抵抗器を形成する段階と、一方端で第９抵抗器及び第１０抵抗器との接合部に接続され、他端でセンサーチップの層に接続可能な第１１抵抗器を形成する段階とを含む。
【発明を実施するための最良の形態】
【００２０】
これら及び他の機能及び利点は、以下の図面を参照して本発明を詳細に検討することにより明らかになるであろう。
図１に示すように、センサーチップ２０は、標準的な半導体処理技術を用いて作製することができる。センサーチップ２０は、シリコン基板とすることができる基板２２を含む。基板２２は、センサーチップ２０の種々の個所で外部接続を可能にする端子１〜１４を備える。また、センサーチップ２０は、エピタキシャル層（ｎ型エピタキシャル層など）及びファラデーシールド層を備えることができる（いずれも図示せず）。
【００２１】
センサーチップ２０は、圧力ピエゾ抵抗ブリッジ２４、温度抵抗ブリッジ２６、及び基板２２上に形成される第１抵抗ネットワーク２８を含む。抵抗ネットワーク２８は、抵抗器３０、３２及び３４などの１つ又はそれ以上の抵抗器を備える。圧力ピエゾ抵抗ブリッジ２４は、ピエゾ抵抗器３６、３８、４０及び４２を含む。温度抵抗ブリッジ２６は、抵抗器４４、４６、４８及び５０を含む。またセンサーチップ２０は、基板２２上に形成された第２抵抗ネットワーク５２を含む。第２抵抗ネットワークは、抵抗器５４、５６及び５８を含む。
【００２２】
また、さまざまな導電パスが、図１で示すようにしてセンサーチップ２０の素子を内部相互接続するために基板２２上で形成され、端子１〜１４が、図２及び図３で示すような所望の方法でセンサーチップ２０の素子を外部に相互接続するために基板２２上に形成される。
【００２３】
導電パス６０は、ピエゾ抵抗器３６及び３８の接合によって形成された第１励起入力ノード６２に端子１を内部接続する。導電パス６４は、ピエゾ抵抗器４０及び４２の接合部によって形成された第２励起入力ノード６６を端子２に内部接続する。
【００２４】
導電パス６８は、ピエゾ抵抗器３６及び４０の接合部によって形成された第１ブリッジ出力ノード７０を端子４に内部接続する。導電パス７２は、抵抗器５４の一方端をピエゾ抵抗器３８及び４２の接合部によって形成された第２ブリッジ出力ノード７４に内部接続し、導電パス７６は、抵抗器５４の他端を端子３に接続する。導電パス７８は、抵抗器５４の他端を抵抗器５６の一方端に内部接続し、導電パス８０は抵抗器５６の他端を端子１１に接続する。導電パス８２は、抵抗器５４及び５６の共通の接合部を抵抗器５８の一方端に内部接続し、導電パス８４は抵抗器５８の他端を端子１０に内部接続する。
【００２５】
導電パス８６は、抵抗器３０の一方端を端子５に内部接続し、導電パス８８は抵抗器３０の他端を抵抗器３２の一方端に内部接続する。導電パス９０は、抵抗器３２の他端を端子６に内部接続する。導電パス９２は抵抗器３０及び３２の共通の接合部を抵抗器３４の一方端に内部接続し、導電パス９４は、抵抗器３４の他端を端子７に内部接続する。従って、抵抗器３０、３２及び３４は共通の接合部を共用し、この第１抵抗ネットワーク２８は、共通のセンサー設計を有する多機能用途を提供する。
【００２６】
導電パス９６は、温度抵抗ブリッジ２６の抵抗器４４及び４６の接合部によって形成された第１励起入力ノード９８に端子１２を内部接続する。導電パス１００は、抵抗器４８及び５０の接合部によって形成された第２励起入力ノード１０２を端子９に内部接続する。導電パス１０４は、第１ブリッジ出力ノード１０６を端子８に内部接続する。導電パス１０８は、第２ブリッジ出力ノード１１０を端子５に内部接続する。
【００２７】
センサーチップ２０のシールド層は、適切な導電パスによって端子１４に内部接続され、センサーチップ２０のエピタキシャル層は、適切な導電パスによって端子１３に内部接続される。
【００２８】
図１のセンサーチップ２０は、端子１〜１４の適切な外部接続によって、定電流用途又は定電圧用途のいずれにも使用できる。図２は、定電流用途での図１のセンサーチップ２０の端子１〜１４への適切な接続を示す。端子１及び５は、外部定電流源１１２に外部接続されており、その結果、定電流が圧力ピエゾ抵抗ブリッジ２４の第１励起入力ノード６２及び抵抗器３０の一方端に供給される。端子２及び６は、接地などの基準電位に外部接続される。端子３及び４は、センサーチップ２２の出力端子であり、外部高入力インピーダンスの差動増幅器（図示せず）の適切な入力端子に外部接続することができる。
【００２９】
端子７、１３及び１４は共に接続されている。端子１０、１１、１２、８及び９は開放のままである。
【００３０】
圧力ピエゾ抵抗ブリッジ２４の形成中、温度抵抗ブリッジ２６、第１抵抗ネットワーク２８、及び第２抵抗ネットワーク５２、抵抗器３０、３２、３４、４６、４８、５６及び５８は、低濃度注入抵抗器として形成され、ピエゾ抵抗器３６、３８、４０及び４２、及び抵抗器４４、５０及び５４は、高濃度注入抵抗器として形成される。注入材料は例えばボロンとすることができる。この注入の結果として、抵抗器３０、３２、３４、４６、４８、５６及び５８、ピエゾ抵抗器３６、３８、４０及び４２、及び抵抗器４４、５０及び５４は、予め定められたドーパント濃度及びシート比抵抗を有する。
【００３１】
低濃度注入抵抗器の比抵抗の高濃度注入抵抗器の比抵抗に対する比率は、例えば約７である。第１の実施例では、低濃度抵抗器は平方当たり８６０Ωの比抵抗とすることができ、高濃度注入抵抗器は平方当たり１２０Ωの比抵抗とすることができる。従って、この第１の実施例では、抵抗器３０、３２、３４、４６、４８、５６及び５８の各々は平方当たり８６０Ωの比抵抗を有することができ、ピエゾ抵抗器３６、３８、４０及び４２、及び抵抗器４４、５０及び５４の各々は、平方当たり１２０Ωの比抵抗を有することができる。第２の実施例では、低濃度抵抗器は平方当たり２０６４Ωの比抵抗を有することができ、高濃度注入抵抗器は平方当たり２８８Ωの比抵抗を有することができる。従って、この第２の実施例では、抵抗器３０、３２、３４、４６、４８、５６及び５８の各々は平方当たり２０６４Ωの比抵抗を有することができ、ピエゾ抵抗器３６、３８、４０及び４２、及び抵抗器４４、５０及び５４の各々は、平方当たり２８８Ωの比抵抗を有することができる。しかしながら、他の比率及び比抵抗を使用することもできる。更に、抵抗器３０の抵抗は抵抗器３２の抵抗と等しいように選択することができる。
【００３２】
その上、低濃度抵抗器のドーパント濃度は平方当たり８６０Ω及び２０４５Ωの両比抵抗に対して同じである。同様に、高濃度注入抵抗器のドーパント濃度は、平方当たり１２０Ω及び２８８Ωの両方の比抵抗に対して同じである。例えば、低濃度比抵抗は、約３×１０＾１７イオン／ｃｍ３のドーパント濃度であり、高濃度注入比抵抗は約１×１０＾１９イオン／ｃｍ３のドーパント濃度である。上記２つの実施例の低濃度注入比抵抗及び高濃度注入比抵抗の両方の組み合わせは、同じウェーハマスクセット及びウェーハプロセスを用いて達成される。比抵抗レベルの変更は、抵抗器の完成厚みを制御するウェーハ出発材料のパラメータによって決まる。
【００３３】
図２に示す定電流用途では、低濃度多目的抵抗ネットワーク２８の抵抗器３０及び３２は、高濃度注入ピエゾ抵抗ブリッジ２４の第１及び第２励起入力ノード６２及び６６の両端と直列に接続される。この接続は、図５で示すように温度の関数としてのピエゾ抵抗ブリッジ出力のスパン補正を提供するが、図５は並列抵抗器３０及び３２の有無の両方の場合の温度の関数としての圧力ブリッジ出力（２５℃での変化のパーセントで表す）のスパンシフトを示す。入力抵抗のＴＣＲが増大すると、図５に示すように高濃度注入圧力ピエゾ抵抗ブリッジ２４のスパン出力の補正に必要な量だけ励起電圧が増大する。この入力抵抗は、圧力ピエゾ抵抗ブリッジ２４と並列な直列接続の抵抗器３０及び３２の等価抵抗として定義される。
【００３４】
図６は、図５で示すように、圧力ブリッジ出力のスパン補正を達成するのに必要な並列抵抗器の有無の両方での対応する入力抵抗を温度の関数として示す。入力抵抗のＴＣＲは、抵抗器３０及び３２の値によって制御することができる。抵抗器３０及び３２の値が小さくなると、スパン補正量を増大させる入力抵抗のＴＣＲが増大し、抵抗器３０及び３２の値が大きくなると、スパン補正量を減少させる入力抵抗のＴＣＲが減少する。図６は、図５で示すように圧力ブリッジ出力のスパン補正の実施例を達成するのに必要な並列抵抗器の有無の両方での入力抵抗を温度の関数として示す。
【００３５】
図７は、並列抵抗器３０及び３２の有無の両方での図６で温度の関数として示した入力抵抗の結果として得られたＴＣＲを示す。
【００３６】
低濃度抵抗器３０及び３２の公称室温値は、例えば所望のスパン補正を与える値によって決定することができる。この値は、特定の所望の温度での圧力ピエゾ抵抗ブリッジ２４のスパンの減少を補正するために、入力抵抗の増大、すなわち端子１／５と２／６の両端に見られる入力電圧を制御することによって求められる。この実施例では、スパン補正は、図５に示すように＋１２５℃でのスパンエラーを−１１．５％からゼロ近くに低減するように設定される。
【００３７】
例えば１２５℃で、高濃度注入ピエゾ抵抗ブリッジと並列に接続したときの低濃度抵抗器３０及び３２の直列結合は、図６に示すように１２５℃での抵抗を＋８％から＋２１％まで増大させた。この抵抗は、図８に示すように所望のスパン補正を与える圧力ブリッジの両端の励起電圧の増大に比例して大きくなる。
【００３８】
加えて、シリコンオンインシュレータ（ＳＯＩ）デバイスでは、端子７及び１４は共に外部接続され、その結果、抵抗器３４はエピタキシャル層に接続される。この接続はブリッジ電圧の１／２に等しいバイアス電位を与え、該ブリッジ電圧はウォームアップ効果を減少させて圧力ピエゾ抵抗ブリッジ２４のレシオメトリックを改善する。
【００３９】
上記で提案されたように、イオン注入は、低濃度注入で正の高ＴＣＲ抵抗器、すなわち抵抗器３０、３２、３４、４６、４８、５６及び５８（通常２５℃で２５００ｐｐｍ／℃）と、高濃度注入で正の低ＴＣＲ抵抗器、すなわちピエゾ抵抗ブリッジ抵抗器３６、３８、４０、４２、抵抗器４６及び５４、及び温度ブリッジ抵抗器４４及び５０（通常２５℃で５００ｐｐｍ／℃）の両方を作製するために、標準シリコンピエゾ抵抗センサープロセスと共通して使用することができる。
【００４０】
抵抗器３０、３２及び３４を作製するのに使用される注入の種類は、ピエゾ抵抗器３６、３８、４０及び４２を作製するのに使用される注入によって決まる。例えば、上述のようにピエゾ抵抗器３６、３８、４０及び４２は、高濃度注入抵抗器として作製される。従って、抵抗器３０、３２及び３４は、低濃度抵抗器として作製される。或いは、ピエゾ抵抗器３６、３８、４０及び４２を低濃度抵抗器として作製してもよく、この場合、抵抗器３０、３２及び３４は高濃度注入抵抗器として作製される。
【００４１】
次のプロセスシーケンスは２５℃での状態を想定し、センサーチップ２２を作製するのに使用することができる。最初に、端子１及び２の両端の圧力ピエゾ抵抗ブリッジ２４の最終抵抗Ｒ２４は、所望の予め定められた仕様に基づいて定義される。
【００４２】
次に、抵抗器３０及び３２の抵抗の合計は、図２示すように抵抗器３０及び３２が圧力ピエゾ抵抗ブリッジ２４と並列に接続（すなわち抵抗器３０及び３２が端子１及び２の両端と直列に接続）されたとき、定電流動作での予め定められた指定スパン補正を達成する値として決定される。ここで、定電流値は、２５℃での所望のＶＴ値（例えば５Ｖ）を２５℃での抵抗Ｒｉｎで除算した値に設定され、Ｒｉｎは直列結合の抵抗器３０及び３２と並列の圧力ピエゾ抵抗ブリッジ２４の抵抗として定義される。
【００４３】
この決定は２ステップで行なうことができる。第１のステップでは、ピエゾ抵抗ブリッジ２４と並列の抵抗器３０及び３２によって与えられたスパン補正付きの定電流励起におけるピエゾ抵抗ブリッジ２４の出力の伝達関数ＶＰが導き出される。図２のセンサーチップ２２について、この伝達関数ＶＰは次式で与えられる。
【数１】
2007529002.tif 000003
ここでＶＴは圧力ピエゾ抵抗ブリッジ２４の励起入力、Ｒ３６はピエゾ抵抗器３６の抵抗、Ｒ３８はピエゾ抵抗器３８の抵抗、Ｒ４０はピエゾ抵抗器４０の抵抗、及びＲ４２はピエゾ抵抗器４２の抵抗である。
【００４４】
第２のステップでは、最大測定圧力状態での温度の関数としての伝達関数の性能が、圧力ピエゾ抵抗ブリッジ２４及び抵抗器３０、３２及び３４の適切な抵抗を用いて、適切な温度範囲にわたりセンサーチップ２０の最大測定圧力動作で所望のスパン補正を達成するためにモデル化される。圧力ピエゾ抵抗ブリッジ２４の抵抗は、例えば１０，２０９Ωとすることができ、抵抗器３０及び３２の各々の抵抗は５，２１７．５Ωであり、合計で１０，４３５とすることができる。従って、入力抵抗、この実施例ではＲｉｎは、５１６０．４Ω（１０，２０９を１０，４３５と並列）と計算される。２５℃で５ＶのＶＴを供給するために必要な定電流（Ｉｃｃ）は、例えば、０．９６８９２１ｍＡと計算される。ＶＴ（Ｔ）は、定電流構成では温度信号として使用することができる。
【００４５】
図８は、圧力ピエゾ抵抗ブリッジ２４と並列接続の低濃度統合抵抗器３０及び３２の直列結合の有無の両方でのＶＴを−５５℃〜＋２２５℃の動作範囲での温度の関数として示す。並列結合の場合の−５５℃〜＋２２５℃の平均感度は、ピエゾ抵抗ブリッジ単独の＋３．３７２ｍＶ／℃に比較して＋１０．２７２ｍＶ／℃である。これらの感度は、平均感度が３倍増大したことに相当する。
【００４６】
図９は、圧力ピエゾ抵抗ブリッジ２４と並列接続の低濃度統合抵抗器３０及び３２の直列結合の有無の両方でのＶＴの直線性を−５５℃〜＋２２５℃の動作範囲での温度の関数として示す。並列結合の場合の−５５℃〜＋２２５℃での最大の端子ベース直線性（ＭＴＢＬ）エラーは、ピエゾ抵抗ブリッジ単独の場合の−４４．７０％に比較して−１１．０３％である。これらの平均ＭＴＢＬエラーは、平均ＭＴＢＬエラーが４倍減少したことに相当する。
【００４７】
従って、統合抵抗ネットワーク２８の低濃度抵抗器の同じ結合は、高濃度注入ピエゾ抵抗ブリッジ２４と並列に接続されたときに、同時に温度に対するピエゾ抵抗出力のスパン補正を与え、ＶＴ温度電圧の感度及び直線性を著しく増大させる。
【００４８】
第３に、多機能用途を実現するために、圧力ピエゾ抵抗ブリッジ２４の定電流動作でのスパン補正用途として求められた抵抗器３０及び３２の抵抗の合計と、温度抵抗ブリッジ２６の定電圧動作での温度チャンネルのフィードバック抵抗器用途として求められた抵抗器３０及び３２の抵抗の合計とは同じ値である必要がある。換言すると、抵抗器３０及び３２は、定電流用途でスパン補正に使用されるか、又は定電圧用途で温度チャンネルのフィードバック抵抗器として使用されるかにかかわらず、同じ抵抗でなければならない。
【００４９】
図３に関連して示される温度チャンネルのゲインＧは、外部増幅器を備え、次式で与えられる。 
【数２】
2007529002.tif 000004
ここでＲ４５／５０は抵抗器４６及び５０の並列結合、Ｒ３０は抵抗器３０の抵抗、Ｒ３２は抵抗器３２の抵抗である。
【００５０】
ゲインＧは設計基準のセットの関数として指定することができる。定電圧用途で動作するセンサーチップ２０の例示的な設計基準のセットは、−５５℃での公称出力が定電圧の約２５％であること、＋２２５℃での公称出力は定電圧の約７５％であること、及び出力が高濃度注入及び低濃度注入抵抗器の最悪±１０％の許容範囲で０％〜１００％の内に留まること、とすることができる。これらの例示的な仕様が与えられた場合、公称ゲイン１．９５２はこれらの仕様を満たす。次いで、ゲイン仕様に基づいて、及び上記で設定されたような抵抗器３０及び３２の例示的な抵抗に基づいて、Ｒｉｎが次式で計算される。
【数３】
2007529002.tif 000005
【００５１】
この例示的設計において、温度ブリッジ抵抗器４４、４６、４８及び５０の抵抗は、それぞれ２３，５６１Ω、２０，４９４Ω、２０，４９４Ω、２３，５６１Ωである。これらの温度ブリッジ抵抗器４４、４６、４８及び５０の抵抗は、増幅出力を範囲の中央に設定する約７５℃で温度抵抗ブリッジ２６を平衡させるために必要である。抵抗器３６、３８、４０及び４２の各々の抵抗は１０，２０７Ωとすることができ、これによりこの実施例では圧力ブリッジはゼロ圧力で電気的に平衡する。
【００５２】
抵抗器３４の抵抗値は、他の２つのオプションのゲイン（高ゲイン及び低ゲイン）を選択できるように決定される。この抵抗器３４の抵抗値は、上記に与えられた例示的な設計仕様で９，３６８Ωである。
【００５３】
上記で考察したように、センサーチップ２０はまた、端子１〜１４を適切に外部接続することにより、定電圧用途に使用することができる。図３は定電圧用途の実施例を示す。端子１は、定電圧源１１４に外部接続されており、その結果、外部定電圧が基準電圧として圧力ピエゾ抵抗ブリッジ２４の第１励起入力ノード６２に供給される。端子２は、接地などの基準電位に外部接続される。端子３及び４は、センサーチップ２０の圧力チャンネルの出力端子であり、外部増幅器１１６のそれぞれ負及び正の入力端子に外部接続される。
【００５４】
端子１及び１０は、外部増幅器１１６の負入力にバイアス電圧を供給するためにまとめて外部接続され、端子１１は外部増幅器１１６のフィードバック抵抗とするために外部増幅器１１６の出力に外部接続される。
【００５５】
端子１２は、定電圧源１１４に外部接続されており、その結果、外部定電圧が基準電圧として温度抵抗ブリッジ２６の第１励起入力ノード９８に供給される。端子９は、接地などの基準電位に外部接続される。端子５及び８はセンサーチップ２０の温度チャンネルの出力端子であり、外部増幅器１１８のそれぞれの負及び正の入力端子に外部接続される。端子６は、外部増幅器１１８のフィードバック抵抗となるため、外部増幅器１１８の出力に外部接続される。
【００５６】
ピエゾ抵抗器３６、３８、４０、４２、４４、５０及び５４は、この場合も高濃度注入抵抗器であり、抵抗器３０、３２、３４、４６、４８、５６及び５８は、やはり低濃度抵抗器である。
【００５７】
定電圧動作では、抵抗ネットワーク２８は、特定の温度動作範囲にカスタマイズされた温度抵抗ブリッジ２６の出力に対して３つのゲインオプションを提供する。これらのゲインオプションは、温度抵抗ブリッジ２６の動作範囲に応じて、端子６及び７を使用することにより選択することができる。例えば、外部増幅器１１８のゲインを制御するために端子６及び７の異なる結合を外部増幅器１１８に接続することができる。
【００５８】
図１０は、例えば、図３に示すように端子６が外部増幅器１１８の出力に接続され、端子５が外部増幅器１１８の負入力に接続された場合の公称ゲインオプションにおける−５５℃〜＋２２５℃の温度範囲のＶｒｅｆ（基準電圧）の温度チャンネル出力（％）を示す。
【００５９】
図１１は例えば、図３に示すように端子７が外部増幅器１１８の出力に接続され、端子５が外部増幅器１１８の負入力に接続された場合の最大ゲインオプションにおける−５５℃〜＋１５０℃の温度範囲のＶｒｅｆ（基準電圧）の温度チャンネル出力（％）を示す。
【００６０】
図１２は、例えば、図３で示すように端子６及び７が外部増幅器１１８の出力に接続され、端子５が外部増幅器１１８の負入力に接続された場合の最小ゲインオプションにおける−５５℃〜＋３００℃の温度範囲のＶｒｅｆの温度チャンネル出力（％）を示す。
【００６１】
本発明の幾つかの変形形態を上記で説明してきた。当業者であれば本発明の他の変形形態が想定されるであろう。従って、本発明の説明は、例証としてのみ解釈すべきであり、当業者に本発明の実施の最良の形態を教示するためのものである。この詳細は本発明の精神を逸脱することなく大きく変更することができ、添付の請求項の範囲内いある全ての変更態様を排他的に用いることは留保される。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態によるセンサーチップを示す図である。
【図２】定電流動作用に構成された図１のセンサーチップを示す図である。
【図３】定電圧動作用に構成された図１のセンサーチップを示す図である。
【図４】本発明に従って、２種類の注入抵抗器及びピエゾ抵抗器スパンシフトの特性を温度の関数として示す図である。
【図５】図２で示すように定電流動作用に構成されたセンサーチップでスパン補正について説明する、多機能抵抗ネットワークの使用の有無の両方で定電流ピエゾ抵抗ブリッジの最大測定スパン出力を温度の関数として示し比較した図である。
【図６】図２に示すように定電流動作用に構成されたときに、上記で説明する多機能抵抗ネットワークの使用の有無の両方で定電流圧力センサー入力抵抗を温度の関数として示し比較した図である。
【図７】図２で示すように定電流動作用に構成されたときに、上記に説明する多機能抵抗ネットワークの使用の有無の両方で入力抵抗の定電流圧力センサーの抵抗の温度係数（ＴＣＲ）を温度の関数として示し比較した図である。
【図８】図２で示すように定電流動作用に構成されたときに、上記に説明する多機能抵抗ネットワークの使用の有無の両方で、定電流圧力センサーの温度電圧（ＶＴ）を温度の関数として示し比較した図である。
【図９】図２で示すように定電流動作用に構成されたときに、上記に説明する多機能抵抗ネットワークの使用の有無の両方で、定電流圧力センサーの温度電圧（ＶＴ）の直線性を温度の関数として示し比較した図である。
【図１０】図３で示すように定電圧動作用に構成されたセンサーチップを備える公称フィードバックゲイン抵抗器として以下に上記に説明する多機能３端子抵抗ネットワークを使用して−５５℃〜＋２２５℃の温度範囲にわたる温度チャンネル出力の定電圧動作を示し比較した図である。
【図１１】図３で示すように定電圧動作用に構成されたセンサーチップを備える最大フィードバックゲイン抵抗器として上記に説明する多機能３端子抵抗ネットワークを使用して−５５℃〜＋１５０℃の温度範囲にわたる温度チャンネル出力の定電圧動作を示し比較した図である。
【図１２】図３で示すように定電圧動作用に構成されたセンサーチップを備える最小フィードバックゲイン抵抗器として上記に説明する多機能３端子抵抗ネットワークを使用して−５５℃〜＋３００℃の温度範囲にわたる温度チャンネル出力の定電圧動作を示して比較した図である。
【符号の説明】
【００６３】
２０  センサーチップ
２２  基板
２４  圧力ピエゾ抵抗ブリッジ
２６  温度抵抗ブリッジ
２８  第１抵抗ネットワーク
５２  第２抵抗ネットワーク
【図１】
2007529002.tif 000007
【図２】
2007529002.tif 000008
【図３】
2007529002.tif 000009
【図４】
2007529002.tif 000010
【図５】
2007529002.tif 000011
【図６】
2007529002.tif 000012
【図７】
2007529002.tif 000013
【図８】
2007529002.tif 000014
【図９】
2007529002.tif 000015
【図１０】
2007529002.tif 000016
【図１１】
2007529002.tif 000017
【図１２】
2007529002.tif 000018
【手続補正書】
【提出日】平成19年5月21日(2007.5.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１、第２、第３、第４、第５、第６、第７、第８、第９、第１０、第１１、及び第１２の端子を有し、該端子により外部接続が可能となるセンサーチップであって、
第１及び第２入力ノード及び第１及び第２出力ノードを含み、基板上に形成された第１ブリッジと、
第３及び第４入力ノード及び第３及び第４出力ノードを含み、基板上に形成された第２ブリッジと、
共通の接合部を有する第１、第２及び第３抵抗器を含み、基板上に形成された第１抵抗ネットワークと、
共通の接合部を有する第４、第５及び第６抵抗器を含み、基板上に形成された第２抵抗ネットワークと、
前記第１入力ノードを前記第１端子に接続する、基板上に形成された第１導電パスと、
前記第２入力ノードを前記第２端子に接続する、基板上に形成された第２導電パスと、
基板上に形成された前記第３抵抗器を含み、前記第１出力ノードを前記センサーチップの第３端子に接続する第３導電パスと、
前記第２出力ノードを前記センサーチップの第４端子に接続する、基板上に形成された第４導電パスと、
前記第６抵抗器を前記センサーチップの第５端子に接続する、基板上に形成された第５導電パスと、
前記第５抵抗器を前記センサーチップの第６端子に接続する、基板上に形成された第６導電パスと、
前記第４抵抗器を前記センサーチップの第７端子に接続する、基板上に形成された第７導電パスと、
前記第３入力ノードを前記第１２端子に接続する、基板上に形成された第８導電パスと、
前記第４入力ノードを前記第９端子に接続する、基板上に形成された第９導電パスと、
前記第３出力ノードを前記センサーチップの第８端子に接続する、基板上に形成された第１０導電パスと、
前記第４出力ノードを前記センサーチップの第５端子に接続する、基板上に形成された第１１導電パスと、
前記第２抵抗器を前記センサーチップの第１１端子に接続する、基板上に形成された第１２導電パスと、
前記第１抵抗器を前記センサーチップの第１０端子に接続する、基板上に形成された第１３パスと、
を備えるセンサーチップ。
【請求項２】
前記第１及び第５端子が共に接続され、前記第２及び第６端子が共に接続されていることを特徴とする請求項１に記載のセンサーチップ。
【請求項３】
前記第１端子が定電流源に接続され、前記第２端子が基準電位に接続されていることを特徴とする請求項２に記載のセンサーチップ。
【請求項４】
前記第７端子が前記センサーチップのエピタキシャル層に接続されていることを特徴とする請求項１に記載のセンサーチップ。
【請求項５】
前記第１、第１０及び第１２端子が共に接続され、前記第２及び第９端子が共に接続され、前記第３及び第４端子が第１増幅器の対応する入力に接続され、前記第５及び第８端子が第２増幅器の対応する入力に接続され、前記第１１端子が前記第１増幅器の出力に接続され、前記第６及び第７端子の内の少なくとも１つの端子が前記第２増幅器の出力に接続されていることを特徴とする請求項１に記載のセンサーチップ。
【請求項６】
前記第６端子が前記第２増幅器の出力に接続され、前記第７端子が開路であることを特徴とする請求項５に記載のセンサーチップ。
【請求項７】
前記第７端子が前記第２増幅器の出力に接続され、前記第６端子が開路であることを特徴とする請求項５に記載のセンサーチップ。
【請求項８】
前記第６及び第７端子が第２増幅器の出力に接続されていることを特徴とする請求項５に記載のセンサーチップ。
【国際調査報告】
2007529002.tif 000019
2007529002.tif 000020