(57)【要約】  本方法およびシステムによって、ソケットのタイプのそれぞれが異なるピン・マップによって特定される多種多様の業界基準ソケットと互換性を有する半導体ダイが提供される。一実施例において、ダイは、複数の信号線、１またはそれ以上の表面接点、ならびに、信号線および表面の接点に結合された１またはそれ以上の信号セレクタを有する。各信号セレクタは、プログラム信号に基づいて、信号線の１つを表面接点の１つに電気的に接続する。特定の実施例では、各信号セレクタは、マルチプレクサおよびヒューズ要素を含み、マルチプレクサは、ヒューズ要素のプログラム値に基づいて、その入力ポートの１つからその出力ポートへの経路を定める。プログラム信号は、プログラム値を設定することができる。
2007535826.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と、
表面接点と、
前記信号線および前記表面接点に結合された信号セレクタであって、前記信号セレクタは、プログラム信号に基づいて、前記信号線の１つを前記表面接点に電気的に接続する、信号セレクタと、
から構成されることを特徴とする半導体ダイ。
【請求項２】
前記信号セレクタは、
前記表面接点に結合された出力ポート、および、前記複数の信号線に結合された複数の入力ポートを有する、マルチプレクサと、
前記マルチプレクサに結合されたヒューズ要素と、を含み、
前記マルチプレクサは、前記ヒューズ要素のプログラム値に基づいて、前記複数の入力ポートの１つから前記出力ポートへの経路を定めることを特徴とする請求項１記載のダイ。
【請求項３】
前記信号セレクタは、前記プログラム信号に基づいて前記プログラム値を設定することを特徴とする請求項２記載のダイ。
【請求項４】
前記マルチプレクサは、前記ダイが動作状態に達する前に、前記複数の入力ポートの１つの経路を定めることを特徴とする請求項３記載のダイ。
【請求項５】
前記マルチプレクサと前記表面接点との間に配置されたパッド・ロジックおよび入力／出力（Ｉ／Ｏ）バッファをさらに有し、前記Ｉ／Ｏバッファは、固定バッファ型であることを特徴とする請求項２記載のダイ。
【請求項６】
前記固定バッファ型は、相補型金属酸化膜半導体（ＣＭＯＳ）バッファ型であることを特徴とする請求項５記載のダイ。
【請求項７】
前記固定バッファ型は、アシステッド・ガン・トランジスタ・ロジック（ＡＧＴＬ＋）バッファ型であることを特徴とする請求項５記載のダイ。
【請求項８】
前記信号線は、共通のデータ・ストローブ信号に関連する信号を伝送することを特徴とする請求項２記載のダイ。
【請求項９】
複数の表面接点をさらに含み、前記信号セレクタは、前記複数の表面接点に対応する複数のマルチプレクサを有し、各マルチプレクサは、ヒューズ要素のプログラム値に基づいて、複数の信号線の１つから対応する表面接点への経路を定めることを特徴とする請求項２記載のダイ。
【請求項１０】
前記表面接点は、導電性のバンプであることを特徴とする請求項１記載のダイ。
【請求項１１】
プロセッサをさらに含み、前記プロセッサは前記信号線に結合されることを特徴とする請求項１記載のダイ。
【請求項１２】
マザーボードと、
半導体ダイと、
前記マザーボードに結合された第１端を備えたピンを有する半導体パッケージと、から構成され、
前記ダイは、複数の信号線、前記ピンの第２端に結合された表面接点、ならびに前記信号線および前記表面接点に結合された信号セレクタを有し、前記信号セレクタは、前記プログラム信号に基づいて前記信号線の１つを前記表面接点に電気的に接続する、
ことを特徴とするシステム。
【請求項１３】
前記信号セレクタは、
前記表面接点に結合された出力ポート、および、前記複数の信号線に結合された複数の入力ポートを有するマルチプレクサと、
前記マルチプレクサに結合されたヒューズ要素と、を含み、
前記マルチプレクサは、前記ヒューズ要素のプログラム値に基づいて、前記複数の入力ポートの１つから前記出力ポートへの経路を定めることを特徴とする請求項１２記載のシステム。
【請求項１４】
前記信号セレクタは、プログラム信号に基づいて前記プログラム値を設定することを特徴とする請求項１３記載のシステム。
【請求項１５】
前記マルチプレクサは、前記ダイが動作状態に達する前に、前記複数の入力ポートの１つの経路を定めることを特徴とする請求項１４記載のシステム。
【請求項１６】
前記ダイは、前記マルチプレクサと前記表面接点との間に配置されたパッド・ロジックおよび入力／出力（Ｉ／Ｏ）バッファをさらに含み、前記Ｉ／Ｏバッファは、固定バッファ型であることを特徴とする請求項１３記載のシステム。
【請求項１７】
前記固定バッファ型は、相補型金属酸化膜半導体（ＣＭＯＳ）バッファ型であることを特徴とする請求項１６記載のシステム。
【請求項１８】
前記固定バッファ型は、アシステッド・ガン・トランジスタ・ロジック（ＡＧＴＬ＋）バッファ型であることを特徴とする請求項１６記載のシステム。
【請求項１９】
前記信号線は、共通のデータ・ストローブ信号に関連する信号を伝送することを特徴とする請求項１３記載のシステム。
【請求項２０】
前記ダイは、複数の表面接点をさらに含み、前記信号セレクタは前記表面接点に対応する複数のマルチプレクサを有し、各マルチプレクサは、ヒューズ要素のプログラム値に基づいて、複数の信号線の１つから対応する表面接点への経路を定めることを特徴とする請求項１３記載のシステム。
【請求項２１】
前記表面接点は、導電性のバンプであることを特徴とする請求項１２記載のシステム。
【請求項２２】
前記ダイはプロセッサをさらに含み、前記プロセッサは前記信号線に結合されることを特徴とする請求項１２記載のシステム。
【請求項２３】
プログラム信号に基づいて、ヒューズ要素のプログラム値を設定する段階と、
前記プログラム値に基づいて、複数の信号線の１つを半導体ダイの表面接点に電気的に接続する段階と、
から成ることを特徴とする方法。
【請求項２４】
前記接続する段階は、前記プログラム値に基づいて、複数のマルチプレクサ入力ポートの１つからマルチプレクサの出力ポートへの経路を定める段階を含み、前記マルチプレクサの出力ポートは前記表面接点に結合され、前記複数のマルチプレクサの入力ポートは前記複数の信号線に結合されることを特徴とする請求項２３記載の方法。
【請求項２５】
前記経路を定める段階は、前記ダイが動作状態に達する前に行なわれることを特徴とする請求項２３記載の方法。
【請求項２６】
回路基板に関連するピン・マップに基づいて、前記プログラム信号を生成する段階をさらに含むことを特徴とする請求項２３記載の方法。
【請求項２７】
共通のデータ・ストローブ信号に関連する信号を伝送するために複数の信号線を有するプロセッサと、
導電性のバンプと、
前記導電性のバンプに結合された入力／出力（Ｉ／Ｏ）バッファであって、前記Ｉ／Ｏバッファは固定バッファ型である、Ｉ／Ｏバッファと、
前記Ｉ／Ｏバッファに結合されたパッド・ロジックと、
前記信号線および前記パッド・ロジックに結合された信号セレクタであって、前記信号セレクタは、前記信号線の１つを前記バンプに電気的に接続し、前記信号セレクタは、マルチプレクサ、および前記マルチプレクサに結合されたヒューズを含み、前記マルチプレクサは、前記パッド・ロジックに結合された出力ポート、および前記複数の信号線に結合された複数の入力ポートを有し、前記マルチプレクサは、前記ダイが動作状態に達する前に、前記ヒューズ要素のプログラム値に基づいて前記複数の入力ポートの１つから前記出力ポートへの経路を定め、前記プログラム値は、プログラム信号に基づく、信号セレクタと、
から構成されることを特徴とする半導体ダイ。
【請求項２８】
前記固定バッファ型は、相補型金属酸化膜半導体（ＣＭＯＳ）バッファ型であることを特徴とする請求項２７記載のダイ。
【請求項２９】
前記固定バッファ型は、アシステッド・ガン・トランジスタ・ロジック（ＡＧＴＬ＋）バッファ型であることを特徴とする請求項２７記載のダイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の１またはそれ以上の実施例は、一般に半導体設計に関する。特に、いくつかの実施例は、半導体ダイのプログラミングに関する。
【背景技術】
【０００２】
現代のコンピュータ・システムは、プロセッサ集積回路（ＩＣ）チップ、メモリ・チップなどのような演算素子を受け入れるために設計されたソケットを備えた多様な回路基板を有する。各回路基板／ソケットは、典型的にはピン・マップと関連し、ピン・マップは、当該チップを回路基板に接続するピンへ送信されるべき所望の信号を定義する。例えば、従来のピン・マップは、ピン＃１には信号Ａ、ピン＃２には信号Ｂというように割り当てる。チップは、多くの場合、特定の信号を伝送する信号線を備えた半導体ダイを有し、各信号線は、ダイ内から導電性のバンプのような表面接点への経路が定められ、そしてバンプは、インターフェイス（あるいは「パッケージ」）に結合される。パッケージは、業界基準のソケットによって定められた順序に従って、信号を多数のピンへ導く。
【０００３】
所定のコンピュータ・システム構成の製品ライフサイクルが終了し、または異なる市場区分に移行したとき、そのコンピュータ・システムは、１またはそれ以上の異なるソケットおよび／またはピン・マップを備えた回路基板を有するコンピュータ・システムに取り替えられる場合がある。しかしながら、変更されたソケットに接続される半導体ダイ（およびバンプ構成）は、同じであってもよい。従って、典型的には、バンプとピンとの間で必要な経路(routing)を提供するために各パッケージが再設計され、それゆえ各パッケージは、特定のピン・マップに専用である。
【０００４】
かかるアプローチの一例が、図１に示される。図示された例において、半導体ダイ１０は、対応する複数の導電性のバンプ１４（１４ａ，１４ｂ）に電気的に接続された複数の信号線１２（１２ａ，１２ｂ）を有し、それらはダイ１０と一体的な部分である。半導体パッケージ１６は、信号をピン１８（１８ａ，１８ｂ）に導くために使用され、ピン１８は、ソケット２２を通ってマザーボード２０と接続する。ソケット２２および／またはマザーボード２０に結合するピン・マップによっては、パッケージ１６内の経路が潜在的にかなり複雑になることがわかるであろう。その結果、パッケージ１６のような半導体パッケージが、多層の経路構成を有することは珍しくなく、それによって、全体的なパッケージ１６のコストが増加する。さらに、比較的長距離の信号を導く場合には、インピーダンスの不整合が引き起こされ、信号の完全性(signal integrity)に悪影響を及ぼすおそれがある。実際、特定の高速信号については信号の完全性が低下するので、多層経路を使用することができないと結論付けられている。従来の解決法は、従来のパッケージング技術の影響を最小限にするために、多くの場合はダイの最大中心周波数を制限する。その結果、性能が著しく低下するおそれがある。
【０００５】
本発明の実施例の様々な利点は、以下の明細書および請求項を読み、かつ、添付図面を参照することにより、当業者にとって明らかになるであろう。
【発明の開示】
【０００６】
図２は、半導体ダイ２６、半導体パッケージ３８、およびソケット４４を備えた回路基板４６を有するコンピュータ・システム２４を示す。ある実施例において、回路基板４６はマザーボードであり、また、コンピュータ・システム２４は、デスクトップ・パーソナル・コンピュータ（ＰＣ）、ノートブックＰＣ、サーバ、またはここに記述された原理によって利益を得ることができる他のタイプのシステムである。コンピュータ・システム２４が縮小された形状であるというファクタは、例えば、ノートブックＰＣのようなモバイル・アプリケーションにおいて特に有用である。半導体ダイ２６は、プロセッサを備えた集積回路（ＩＣ）（図示せず）および複数の信号線２８（２８ａ，２８ｂ）を含む。図のダイは、さらに、ダイ２６と一体となった１またはそれ以上の表面接点３０，３２、および１またはそれ以上の信号セレクタ３４，３６を有する。信号セレクタ３４，３６のそれぞれは、信号線２８の１つを表面接点３０，３２の１つに電気的に接続する。
【０００７】
図示された一例において、信号セレクタ３４は、信号線２８ａまたは信号線２８ｂのいずれかを表面接点３０に電気的に接続する。同様に、信号セレクタ３６は、信号線２８ａまたは信号線２８ｂのいずれかを表面接点３２に電気的に接続する。半導体パッケージ３８は、表面接点３０とピン４０との間で信号を導き、また、表面接点３２とピン４２との間で信号を導く。ピン４０，４２は、ソケット４４と結合し、それが回路基板４６に接続する。あるいは、ピン４０，４２が回路基板４６に直接接続してもよく、その場合、ソケット４４は使用されない。
【０００８】
所望の信号線と表面接点とのペアリングを確立するために信号セレクタ３４，３６を使用することによって、ダイ２６は、従来のアプローチ以上に複数の利点を提供する。例えば、パッケージ３８を単純化することができるので、より直接的な単一層の経路を得られるとともに、関連コストをより削減することができる。単純化されたパッケージングによって、製造するための労力、製品開発コスト、および市場に出すまでの時間が削減される。さらに、より短いルーティング距離によって、より良いインピーダンスの整合、およびより高い信号の完全性が提供される。単純に言えば、信号線と表面接点とのペアリングが半導体ダイ２６内で生じるのに対して、従来のアプローチは、半導体パッケージ内で表面接点とピンとのペアリングを提供するので、比較的複雑なボンディングおよび経路構成を必要とする。
【０００９】
図示するアプローチが、ピン・マップのタイプごとの専用パッケージを必要としない点は、さらに注目すべきである。特に、パッケージ３８は、多種多様のソケットおよび／または回路基板の構成に使用することができる。例えば、図示された実施例のソケット４４は、ピン４０へ、またはピン４０から導かれた信号線２８ａに関連する信号を要求することができるが、一方で他のソケット（図示せず）は、ピン４２へ、またはピン４２から導かれる信号線２８ａに関連する信号を要求することができる。半導体ダイ２６は、容易にいずれのシナリオでも提供することができる。それが、広範囲の互換性を有する「カメレオン」タイプの半導体ダイ２６である。パッケージ３８が、（例えば、プラットフォームの要求のために）特定のソケットを提供しない場合でさえ、複数のパッケージと互換性を有するダイ２６から実質的な利点を得ることができる。
【００１０】
記述を簡略化するために、２つの表面接点３０，３２が示されるが、記述されたコンセプトは容易に拡張することができ、所定のダイのすべての表面接点に対する信号選択のために提供される。したがって、典型的な実施において、より多くの信号セレクタ、表面接点、ピン等を含むことができる。この点については、ピン・マップのために実際に必要とされる信号線だけが、表面接点３０、３２へ、または表面接点３０、３２から導かれる必要がある。その結果、パッケージ３８は、全ての信号がダイを離れて導かれた後で必要な信号が選択されるという従来のアプローチよりも、さらに単純化される。ここに記述された技術は、表面接点３０、３２が半導体ダイ２６の上面に位置する「フリップ・チップ」または「ワイヤ・ボンド」構成を含む他のタイプのボンディング構成にも使用することができる点に注目すべきであるが、これらに制限されるものではない。
【００１１】
図３は、信号セレクタ４８に対する１つのアプローチをより詳細に示す。すなわち、信号セレクタ４８は、上述の信号セレクタ３４，３６（図２）のそれぞれに代えて用いることができる。特に、信号セレクタ４８は、パッド・ロジック５１に結合された出力ポート５２を備えたマルチプレクサ５０を有し、ここでパッド・ロジック５１は、入力／出力（Ｉ／Ｏ）バッファ５３を通って導電性のバンプのような表面接点５４に結合される。パッド・ロジック５１およびＩ／Ｏバッファ５３は、高電力ドライブをチップ外の負荷に提供し、外部静電放電から内部回路を保護する。マルチプレクサ５０は、さらに、複数の信号線５８（５８ａ，５８ｂ）に結合された複数の入力ポート５６（５６ａ，５６ｂ）を有する。用語「結合された」は、ここでは、当該インターフェイスを介して行われる通信を可能にする、直接的または間接的なあらゆるタイプの接続を意味するために使用される。したがって、結合には、中間の要素が含まれる場合がある。さらに、結合は、電子、電磁気、光学、および他の通信形式に対して与えられる。
【００１２】
信号セレクタ４８は、さらに、マルチプレクサ５０に結合されたヒューズまたは他の任意のタイプのプログラム要素６０を有し、ここでマルチプレクサ５０は、ヒューズ要素６０のプログラム値に基づいて、入力ポート５６の１つから出力ポート５２への経路を定める。既に注記したように、ヒューズ要素６０は、プログラムすることができる任意のタイプのスイッチであってよい。例えば、２つの入力ポートの場合には、ヒューズ要素６０は高または低のどちらかの２値を取ることができるが、その値はプログラム信号６１によって設定される。プログラム信号６１は、典型的には、半導体ダイの１つの製造段階の間にヒューズ要素６０に加えられる。さらに、半導体ダイが、例えばダイ上のＩＣの適切な動作を保証するためのフル動作状態のような特定の動作状態に達する前に、マルチプレクサ５０は経路決定を完了する。
【００１３】
図の例は、説明目的のために単純化されており、また、マルチプレクサ５０は、ここに記述された実施例の性質および精神から逸脱することなく、多数の信号線間で選択することができる。そのような場合、ヒューズ要素６０が多数の値を取るように設計することができる。あるいは、ヒューズ要素６０は、１セットのヒューズを含んでもよい。このようなアプローチは、マルチプレクサ５０が２を越える信号間で選択するように設計されている場合には特に有用である。半導体ヒュージングは、出荷前にＩＣチップ上の多様な機能を選択的に不能にするために使用され、そのプロセスは当技術において周知である。
【００１４】
１つのアプローチにおいて、ヒューズ要素６０は、一般にデフォルト値を有し、それがプログラム信号６１の受信によって変更されることに、さらに注目すべきである。したがって、プログラム信号６１が受信されない場合、ヒューズ要素６０は、まだ、マルチプレクサ５０によって検出または読み取りが可能であるプログラム値を有する。更に、信号セレクタ４８は、双方向方式で動作することができる。したがって、マルチプレクサ５０のポートを指すために、用語「入力」および「出力」が使用されてきたが、マルチプレクサ５０は、ポート５２で外部信号を受信し、ポート５６に結合された複数の信号線５８の１つにそれを導くために容易に使用することができる。
【００１５】
図４に関し、半導体ダイをプログラムする方法６２が示される。方法６２の一部分は、例えばリード・オンリ・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、フラッシュ・メモリなどのような機械可読媒体に格納される１セットの命令のとして実行することができる。方法６２の一部分は、さらに、周知のハードウェア技術を使用する特定用途向け集積回路（ＡＳＩＣ）として半導体ダイ内で実行することができる。特に、図示する方法６２は、処理ブロック６４で、所定のソケットおよび／または回路基板構成のためのピン・マップ要求を決定するために提供される。プログラム信号は、ピン・マップ要求に基づいて、６６で生成される。ブロック６８は、プログラム信号に基づいて、１またはそれ以上のヒューズ要素のプログラム値を設定するために提供され、また、ブロック７０は、プログラム値に基づいて、複数の信号線の１つを半導体ダイの各表面接点に電気的に接続するために提供される。
【００１６】
図５は、ダイ・バンプが複数のソケット構成にリンクされる、信号選択表７２の一例を示す。特に、表７２は、４つの異なるソケット構成のための適切な信号線とバンプとのペアリングを明らかにする。図の例から、バンプ＃７に関連する信号セレクタは、構成に基づいて、２つの異なる信号「Ｓ１」および「Ｓ６」から選択できることが決定される。他方、バンプ＃８に関連する信号セレクタは、３つの異なる信号「Ｓ２」、「Ｓ７」、「Ｓ１１」から選択する。
【００１７】
この点について、典型的には、所定の信号セレクタに結合された信号線は、固定Ｉ／Ｏバッファ型および共通データ・ストローブ信号に関連する信号を伝送することに注意すべきである。可変Ｉ／Ｏバッファ型も可能であるが、固定バッファ型は、より良い交流（ＡＣ）タイミングおよび全面的なチップのＩ／Ｏ性能を提供することができると判断される。同じ型のバッファに対して選択可能な信号を制限することによって、さらに設計が向上される。例えば、バンプ＃７のための信号は、全て相補型金属酸化膜半導体（ＣＭＯＳ）型のバッファに関連し、これに対して、バンプ＃３３３の信号は、全てアシステッド・ガン・トランジスタ・ロジック（ＡＧＴＬ＋）型のバッファに関連する。このようなアプローチによって、可変バッファ型は必要とされなくなる。
【００１８】
したがって、表７２のデータは、必要なプログラム値を設定するために適切なヒューズ要素に与えられるプログラム信号のアレイを構築するために使用することができる。状況に応じて、各プログラム信号は、個々のパルス、一連のパルス、または線形信号であってもよい。その結果が、素早くプログラムすることができ、多種多様の回路基板および／またはソケット構成との互換性を有する半導体ダイである。さらに、信号の完全性を犠牲にすることなく、コストおよび市場に出すまでの時間が著しく削減される。実際、ここに記述された技術を通して信号の完全性が高くなり、半導体ダイのより高い性能を達成することができる。例えば、従来のアプローチにおけるようなパッケージングに関連するインピーダンス不整合を懸念することなく、ダイの最大処理速度を増加することができる。処理速度がより高くなることによって、さらに性能が向上する。
【００１９】
当業者は、以上の記述から、本発明の実施例の広範な技術が、多種多様の形態で実施することができることを理解するであろう。したがって、本発明の実施例は特定の例に関して記述されているが、本発明の実施例の真の範囲はこれに制限されるものではなく、それゆえ、図面、明細書、および請求項を考察することによって、当業者には他の変更が明らかになるであろう。
【図面の簡単な説明】
【００２０】
【図１】従来のコンピュータ・システムの一例の側面図である。
【図２】本発明の一実施例に従ったコンピュータ・システムの一例の側面図である。
【図３】本発明の一実施例に従った信号セレクタの一例を示す図である。
【図４】本発明の一実施例に従った半導体ダイをプログラムする方法の一例のフローチャートである。
【図５】本発明の一実施例に従った信号選択表の一例を示す図である。
【図１】
2007535826.tif 000003
【図２】
2007535826.tif 000004
【図３】
2007535826.tif 000005
【図４】
2007535826.tif 000006
【図５】
2007535826.tif 000007
【国際調査報告】
2007535826.tif 000008
2007535826.tif 000009