【手続補正書】
【提出日】平成28年1月15日(2016.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタは、シリコン半導体層を有し、
前記シリコン半導体層は、多結晶を有し、
前記第１のトランジスタは、前記シリコン半導体層に形成される、第１のチャネル形成領域と、ｎ型又はｐ型の導電性を付与する不純物を有する第１の領域と、前記導電性を付与する不純物を有する第２の領域とを有し、
前記第２のトランジスタは、酸化物半導体層を有し、
前記第２のトランジスタは、前記酸化物半導体層に形成される、第２のチャネル形成領域を有し、
前記第２のチャネル形成領域は、平坦な表面を有する絶縁層上にあり、
前記容量素子の第１の電極は、前記第１のトランジスタの第１の領域又は第２の領域と共通した材料を有し、
前記容量素子の第２の電極は、前記第１のトランジスタのゲートと共通した材料を有することを特徴とする半導体装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタは、シリコン半導体層を有し、
前記シリコン半導体層は、多結晶を有し、
前記第１のトランジスタは、前記シリコン半導体層に形成される、第１のチャネル形成領域と、ｎ型又はｐ型の導電性を付与する不純物を有する第１の領域と、前記導電性を付与する不純物を有する第２の領域とを有し、
前記第２のトランジスタは、酸化物半導体層を有し、
前記第２のトランジスタは、前記酸化物半導体層に形成される、第２のチャネル形成領域を有し、
前記第２のチャネル形成領域は、前記第１のチャネル形成領域の上方にあり、
前記第２のチャネル形成領域は、平坦な表面を有する絶縁層上にあり、
前記容量素子の第１の電極は、前記第１のトランジスタの第１の領域又は第２の領域と共通した材料を有し、
前記容量素子の第２の電極は、前記第１のトランジスタのゲートと共通した材料を有することを特徴とする半導体装置。
【請求項３】
第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのゲートは、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、第５の配線と電気的に接続され、
前記第１のトランジスタは、シリコン半導体層を有し、
前記シリコン半導体層は、多結晶を有し、
前記第１のトランジスタは、前記シリコン半導体層に形成される、第１のチャネル形成領域と、ｎ型又はｐ型の導電性を付与する不純物を有する第１の領域と、前記導電性を付与する不純物を有する第２の領域とを有し、
前記第２のトランジスタは、酸化物半導体層を有し、
前記第２のトランジスタは、前記酸化物半導体層に形成される、第２のチャネル形成領域を有し、
前記第２のチャネル形成領域は、平坦な表面を有する絶縁層上にあり、
前記容量素子の第１の電極は、前記第１のトランジスタの第１の領域又は第２の領域と共通した材料を有し、
前記容量素子の第２の電極は、前記第１のトランジスタのゲートと共通した材料を有することを特徴とする半導体装置。
【請求項４】
第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのゲートは、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、第５の配線と電気的に接続され、
前記第１のトランジスタは、シリコン半導体層を有し、
前記シリコン半導体層は、多結晶を有し、
前記第１のトランジスタは、前記シリコン半導体層に形成される、第１のチャネル形成領域と、ｎ型又はｐ型の導電性を付与する不純物を有する第１の領域と、前記導電性を付与する不純物を有する第２の領域とを有し、
前記第２のトランジスタは、酸化物半導体層を有し、
前記第２のトランジスタは、前記酸化物半導体層に形成される、第２のチャネル形成領域を有し、
前記第２のチャネル形成領域は、前記第１のチャネル形成領域の上方にあり、
前記第２のチャネル形成領域は、平坦な表面を有する絶縁層上にあり、
前記容量素子の第１の電極は、前記第１のトランジスタの第１の領域又は第２の領域と共通した材料を有し、
前記容量素子の第２の電極は、前記第１のトランジスタのゲートと共通した材料を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第１のトランジスタのゲートは、前記絶縁層の上面と同じ高さの上面を有することを特徴とする半導体装置。
【請求項６】
第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのゲートは、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、第５の配線と電気的に接続され、
前記第１のトランジスタは、第１の酸化物半導体層を有し、
前記第１のトランジスタは、前記第１の酸化物半導体層に形成される、第１のチャネル形成領域を有し、
前記第２のトランジスタは、第２の酸化物半導体層を有し、
前記第２のトランジスタは、前記第２の酸化物半導体層に形成される、第２のチャネル形成領域を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、結晶性を有し、
前記第２のチャネル形成領域は、平坦な表面を有する絶縁層上にあり、
前記第１のトランジスタのゲートは、前記絶縁層の上面と同じ高さの上面を有することを特徴とする半導体装置。
【請求項７】
第１のトランジスタと、第２のトランジスタと、容量素子とを有し、
前記第１のトランジスタのゲートは、前記容量素子の第１の電極と電気的に接続され、
前記第１のトランジスタのソース又はドレインの一方は、第１の配線と電気的に接続され、
前記第１のトランジスタのソース又はドレインの他方は、第２の配線と電気的に接続され、
前記第２のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
前記第２のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
前記第２のトランジスタのゲートは、第４の配線と電気的に接続され、
前記容量素子の第２の電極は、第５の配線と電気的に接続され、
前記第１のトランジスタは、第１の酸化物半導体層を有し、
前記第１のトランジスタは、前記第１の酸化物半導体層に形成される、第１のチャネル形成領域を有し、
前記第２のトランジスタは、第２の酸化物半導体層を有し、
前記第２のトランジスタは、前記第２の酸化物半導体層に形成される、第２のチャネル形成領域を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、結晶性を有し、
前記第２のチャネル形成領域は、前記第１のチャネル形成領域の上方にあり、
前記第２のチャネル形成領域は、平坦な表面を有する絶縁層上にあり、
前記第１のトランジスタのゲートは、前記絶縁層の上面と同じ高さの上面を有することを特徴とする半導体装置。