(57)【要約】  本発明の実施形態により、高ドーパント濃度を含有するエピタキシャルシリコンゲルマニウム材料を選択的に堆積するなど、シリコン含有材料を堆積するためのプロセスが提供される。一実施例において、１つの層を別の層の上部に堆積するために、少なくとも２つの異なるプロセスガスに基板が曝される。１つのプロセスガスは、ジクロロシラン、ゲルマニウム源、およびエッチャントを含有し、次のプロセスガスは、シランおよびエッチャントを含有する。他の実施例において、プロセスガスが、ジクロロシラン、メチルシラン、および塩化水素、またはシラン、メチルシラン、および塩化水素を含有する。一態様において、堆積された層が、結晶格子内に格子間部位を有し、格子間部位内に約３ａｔ％以下の炭素を含有し、引き続き、結晶格子の置換部位内に炭素を包含するようにアニーリングされる。別の態様において、シリコンゲルマニウム積層体が、約２５ａｔ％以下、約２５ａｔ％以上、および約５ａｔ％以下のゲルマニウム濃度を含有する第１、第２、および第３の層を有する。【選択図】  図１Ｃ
2007537601.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコンベース材料を形成する方法であって、
基板上に第１のシリコン含有層を堆積するために、ジクロロシラン、ゲルマニウム源、第１のエッチャント、およびキャリアガスを含む第１のプロセスガスに基板を曝すステップと、
前記基板上に第２のシリコン含有層を堆積するために、シランおよび第２のエッチャントを含む第２のプロセスガスに前記基板を曝すステップと、
を備える方法。
【請求項２】
前記第１のプロセスガスが、
流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるジクロロシランと、
流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマンと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された、請求項１に記載の方法。
【請求項３】
前記第１のシリコン含有層および前記第２のシリコン含有層が、約１トール〜約１０トールの範囲内の圧力で維持されたプロセスチャンバにおいて堆積された、請求項２に記載の方法。
【請求項４】
前記第１のシリコン含有層が、前記基板上に選択的に堆積された、請求項４に記載の方法。
【請求項５】
前記第２のシリコン含有層が、前記第１のシリコン含有層上に選択的に堆積された、請求項４に記載の方法。
【請求項６】
前記第１のシリコン含有層が、リセス層であり、前記第２のシリコン含有層が、ソース／ドレイン特徴部内にあるエレベート層である、請求項５に記載の方法。
【請求項７】
前記第１のシリコン含有層が、段階的なゲルマニウム濃度を含む、請求項２に記載の方法。
【請求項８】
前記第１および第２のプロセスガスの各々が、ジボラン、アルシン、ホスフィン、およびそれらの誘導体からなる群から独立して選択されたドーパント前駆体を含む、請求項２に記載の方法。
【請求項９】
前記第１および第２のシリコン含有層が、約５×１０１９原子／ｃｍ３〜約２×１０２０原子／ｃｍ３の範囲にあるホウ素濃度を有する、請求項８に記載の方法。
【請求項１０】
前記第１および第２のシリコン含有層が、段階的なドーパント濃度を独立して含む、請求項８に記載の方法。
【請求項１１】
前記第２のプロセスガスが、
流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるシランと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
を組み合わせることによって形成された、請求項１に記載の方法。
【請求項１２】
前記第２のプロセスガスが、第２のゲルマニウム源を含む、請求項１１に記載の方法。
【請求項１３】
前記第２のシリコン含有層のゲルマニウム濃度が、前記第１のシリコン含有層のゲルマニウム濃度より大きい、請求項１２に記載の方法。
【請求項１４】
前記第２のシリコン含有層のドーパント濃度が、前記第１のシリコン含有層のドーパント濃度より大きい、請求項８に記載の方法。
【請求項１５】
プロセスチャンバ内において基板上にシリコンベース材料を形成する方法であって、
基板上にシリコン含有層を堆積するために、ジクロロシラン、メチルシラン、塩化水素、および水素を含むプロセスガスに基板を曝すステップを備える、方法。
【請求項１６】
前記プロセスガスが、
流速が約２０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるジクロロシランと、
流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された、請求項１５に記載の方法。
【請求項１７】
前記プロセスチャンバが、約１トール〜約１０トールの範囲内の圧力で維持された、請求項１６に記載の方法。
【請求項１８】
前記シリコン含有層が、前記基板上に選択的に堆積された、請求項１７に記載の方法。
【請求項１９】
前記シリコン含有層が、段階的な炭素濃度を含む、請求項１８に記載の方法。
【請求項２０】
前記プロセスガスが、流速が約０．２ｓｃｃｍ〜約３ｓｃｃｍの範囲にあるドーパント前駆体をさらに含む、請求項１６に記載の方法。
【請求項２１】
前記ドーパント前駆体が、ジボラン、アルシン、ホスフォン、およびそれらの誘導体からなる群から選択される、請求項２０に記載の方法。
【請求項２２】
前記シリコン含有層が、段階的なドーパント濃度を含む、請求項２１に記載の方法。
【請求項２３】
プロセスチャンバ内において基板上にシリコンベース材料を形成する方法であって、
基板上にシリコン含有層を堆積するために、シラン、メチルシラン、塩化水素、および水素を含むプロセスガスに基板を曝すステップを備える、方法。
【請求項２４】
前記プロセスガスが、
流速が約２０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるシランと、
流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された、請求項２３に記載の方法。
【請求項２５】
前記プロセスチャンバが、約６５０℃〜約７５０℃の範囲内の温度で維持された、請求項２４に記載の方法。
【請求項２６】
前記プロセスチャンバが、約１トール〜約１０トールの範囲内の圧力で維持された、請求項２５に記載の方法。
【請求項２７】
前記第１のシリコン含有層が、段階的な炭素濃度を含む、請求項２４に記載の方法。
【請求項２８】
前記プロセスガスが、流速が約０．２ｓｃｃｍ〜約１０ｓｃｃｍの範囲にあるドーパント前駆体をさらに含む、請求項２４に記載の方法。
【請求項２９】
前記ドーパント前駆体が、ジボラン、アルシン、ホスフォン、およびそれらの誘導体からなる群から選択される、請求項２８に記載の方法。
【請求項３０】
前記シリコン含有層が、段階的なドーパント濃度を含む、請求項２９に記載の方法。
【請求項３１】
前記シリコン含有層が、前記基板上に選択的に堆積された、請求項２７に記載の方法。
【請求項３２】
プロセスチャンバ内において基板上にシリコンベース材料を形成する方法であって、
基板上にシリコン含有層を堆積するために、シラン、ゲルマン、メチルシラン、塩化水素、および水素を含むプロセスガスに基板を曝すステップを備える、方法。
【請求項３３】
前記プロセスガスが、
流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるシランと、
流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマンと、
流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された、請求項３２に記載の方法。
【請求項３４】
前記シリコン含有層が、
約５０ａｔ％以上の濃度のシリコンと、
約２ａｔ％以下の濃度の炭素と、
約１５ａｔ％〜約３０ａｔ％の範囲にある濃度のゲルマニウムと、
を含む組成で堆積された、請求項３３に記載の方法。
【請求項３５】
前記プロセスチャンバが、約５５０℃〜約７５０℃の範囲内の温度で維持された、請求項３４に記載の方法。
【請求項３６】
前記プロセスチャンバが、約１トール〜約１０トールの範囲内の圧力で維持された、請求項３５に記載の方法。
【請求項３７】
前記シリコン含有層が、段階的なゲルマニウム濃度を含む、請求項３４に記載の方法。
【請求項３８】
前記シリコン含有層が、段階的な炭素濃度を含む、請求項３４に記載の方法。
【請求項３９】
前記プロセスガスが、流速が約０．２ｓｃｃｍ〜約３ｓｃｃｍの範囲にあるドーパント前駆体をさらに含む、請求項３４に記載の方法。
【請求項４０】
前記ドーパント前駆体が、ジボラン、アルシン、ホスフォン、およびそれらの誘導体からなる群から選択される、請求項３９に記載の方法。
【請求項４１】
前記シリコン含有層が、前記基板上に選択的に堆積された、請求項３３に記載の方法。
【請求項４２】
前記シリコン含有層上に、追加のシリコン含有層が選択的に堆積された、請求項４１に記載の方法。
【請求項４３】
プロセスチャンバ内において基板上にシリコンベース材料を形成する方法であって、
結晶格子内に格子間部位を有し、前記結晶部位内に約３ａｔ％以下の炭素を含有するシリコン含有層を基板上に堆積するために、プロセスガスに基板を曝すステップと、
前記結晶格子の置換部位内に前記炭素の少なくとも一部分を混入するために、前記シリコン含有層をアニーリングするステップと、
を備える、方法。
【請求項４４】
前記プロセスガスが、
流速が約２０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるジクロロシランと、
流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された、請求項４３に記載の方法。
【請求項４５】
前記プロセスチャンバが、約７５０℃〜約８５０℃の範囲内の温度で維持された、請求項４４に記載の方法。
【請求項４６】
前記プロセスチャンバが、約１トール〜約１０トールの範囲内の圧力で維持された、請求項４５に記載の方法。
【請求項４７】
前記シリコン含有層が、段階的な炭素濃度を含む、請求項４４に記載の方法。
【請求項４８】
前記シリコン含有層が、前記基板上に選択的に堆積された、請求項４７に記載の方法。
【請求項４９】
基板上にシリコンベース材料を形成する方法であって、
基板上に第１のシリコン含有層を堆積するステップと、
前記第１のシリコン含有層上に第２のシリコン含有層を堆積するステップと、
前記第２のシリコン含有層上に第３のシリコン含有層を堆積するステップと、を備え、
前記第１のシリコン含有層が、約２５ａｔ％以下のゲルマニウムを含み、
前記第２のシリコン含有層が、約２５ａｔ％以上のゲルマニウムを含み、
前記第３のシリコン含有層が、約５ａｔ％以下のゲルマニウムを含む、方法。
【請求項５０】
前記第１のシリコン含有層が、約１５ａｔ％〜約２５ａｔ％の範囲内のゲルマニウム濃度を有し、
前記第２のシリコン含有層が、約２５ａｔ％〜約３５ａｔ％の範囲内のゲルマニウム濃度を有し、
前記第３のシリコン含有層が、最大で約５ａｔ％のゲルマニウム濃度を有する、請求項４９に記載の方法。
【請求項５１】
前記第１のシリコン含有層が、前記基板上に選択的に堆積された、請求項４９に記載の方法。
【請求項５２】
前記第２のシリコン含有層が、前記第１のシリコン含有層上に選択的に堆積された、請求項５１に記載の方法。
【請求項５３】
前記第３のシリコン含有層が、前記第２のシリコン含有層上に選択的に堆積された、請求項５２に記載の方法。
【請求項５４】
前記第１、第２、または第３のシリコン含有層が、約１トール〜約１０トールの範囲内の圧力で維持されたプロセスチャンバに堆積された、請求項５３に記載の方法。
【請求項５５】
前記第１のシリコン含有層が、約１５ａｔ％〜約２５ａｔ％の範囲内のゲルマニウム濃度を有する、請求項４９に記載の方法。
【請求項５６】
前記第１のシリコン含有層が、約４０Å〜約１００Åの範囲内にある厚みを有する、請求項５５に記載の方法。
【請求項５７】
前記第１のシリコン含有層が、約５×１０１９原子／ｃｍ３〜約１×１０２０原子／ｃｍ３の範囲内のホウ素濃度を有する、請求項５６に記載の方法。
【請求項５８】
前記第２のシリコン含有層が、約２５ａｔ％〜約３５ａｔ％の範囲内のゲルマニウム濃度を有する、請求項４９に記載の方法。
【請求項５９】
前記第２のシリコン含有層が、約２００Å〜約１，０００Åの範囲内にある厚みを有する、請求項５８に記載の方法。
【請求項６０】
前記第２のシリコン含有層が、約１×１０２０原子／ｃｍ３〜約２×１０２０原子／ｃｍ３の範囲内のホウ素濃度を有する、請求項５９に記載の方法。
【請求項６１】
前記第３のシリコン含有層には、ゲルマニウムがない、請求項５８に記載の方法。
【請求項６２】
前記第３のシリコン含有層が、約５ａｔ％以下のゲルマニウム濃度を有する、請求項５８に記載の方法。
【請求項６３】
前記第１のシリコン含有層を堆積するステップが、
流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるジクロロシランと、
流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマンと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
流速が約０．２ｓｃｃｍ〜約３ｓｃｃｍの範囲にあるドーパント前駆体と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された第１のプロセスガスに、前記基板を曝す工程を備える、請求項４９に記載の方法。
【請求項６４】
前記第２のシリコン含有層を堆積するステップが、
流速が約５０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるジクロロシランと、
流速が約０．５ｓｃｃｍ〜約２０ｓｃｃｍの範囲にあるゲルマンと、
流速が約３０ｓｃｃｍ〜約７００ｓｃｃｍの範囲にある塩化水素と、
流速が約０．２ｓｃｃｍ〜約６ｓｃｃｍの範囲にあるドーパント前駆体と、
流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素と、
を組み合わせることによって形成された第２のプロセスガスに、前記基板を曝す工程を備える、請求項４９に記載の方法。
【請求項６５】
前記第３のシリコン含有層を堆積するステップが、
流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるシランと、
流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、
を組み合わせることによって形成された第３のプロセスガスに、前記基板を曝す工程を備える、請求項４９に記載の方法。
【請求項６６】
基板上にシリコン含有材料を堆積する方法であって、
前記基板上に約１５ａｔ％以上の第１のゲルマニウム濃度を含む第１のシリコン含有層を堆積するステップと、
前記第１のシリコン含有層上に、約１５ａｔ％以下の第２のゲルマニウム濃度を含む第２のシリコン含有層を堆積するステップと、
前記基板上に自然酸化物層を形成するために、空気に前記基板を曝すステップと、
前記第２のシリコン含有層を露出するために、前記自然酸化物層を除去するステップと、
前記第２のシリコン含有層上に第３のシリコン含有層を堆積するステップと、
を備える、方法。
【請求項６７】
前記第１および第２のシリコン含有層が、選択的堆積プロセスによって独立して堆積される、請求項６６に記載の方法。
【請求項６８】
前記第２のシリコン含有層の後、前記第３のシリコン含有層の前に、ＭＯＳＦＥＴスペーサ形成物が堆積された、請求項６７に記載の方法。
【請求項６９】
基板上にシリコン含有材料を堆積する方法であって、
前記基板上に、第１の格子歪みを含有する第１のシリコン含有層をエピタキシャル堆積するステップと、
前記第１のシリコン含有層上に、前記第１の格子歪みより大きい第２の格子歪みを含有する第２のシリコン含有層をエピタキシャル堆積するステップと、
を備える、方法。
【請求項７０】
前記第１および第２のシリコン含有層の各々が、シリコンゲルマニウム、シリコン炭素、シリコンゲルマニウム炭素、ドーパント、それらの誘導体、およびそれらの組み合わせからなる群から選択された材料を独立して含む、請求項６９に記載の方法。
【請求項７１】
前記第１のシリコン含有層が、約５０Å〜約２００Åの第１の範囲にある厚みを有し、前記第２のシリコン含有層が、約１５０Å〜約１，０００Åの範囲にある第２の厚みを有する、請求項７０に記載の方法。
【請求項７２】
前記第１および第２のシリコン含有層が、選択的堆積プロセスによって独立して堆積された、請求項６９に記載の方法。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的に、半導体製造プロセスおよびデバイスの分野に関し、特に、半導体デバイスを形成するために、シリコン含有材料および膜を堆積する方法に関する。
【０００２】
関連技術の記載
[0002]製造されるトランジスタの小型化に伴い、極浅ソース／ドレイン接合の生産の難易度がさらに増している。国際半導体技術ロードマップ（ＩＴＲＳ：Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｔｅｃｈｎｏｌｏｇｙ  Ｒｏａｄｍａｐ  ｆｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）によれば、接合深さは、サブ１００ｎｍＣＭＯＳ（相補型金属酸化膜半導体：ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ−ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスの場合、３０ｎｍ未満である必要がある。最近では、選択的エピタキシーが、エレベートソース／ドレインおよびソース／ドレイン拡張特徴部の形成中、シリコンゲルマニウム材料に対して有用な堆積プロセスとなっている。ソース／ドレイン拡張特徴部は、リセスソース／ドレイン特徴部を作るようにシリコンをエッチングし、引き続き、選択的に成長させたシリコンゲルマニウムエピレイヤーで被エッチング表面を充填することによって製造される。選択的エピタキシープロセスにより、イン・シトゥードーピングでほとんど完全なドーパント活性が可能となるため、ポストアニーリングプロセスの必要性をなくしたり、少なくとも減少させたりできる。選択的エピタキシープロセスおよびシリコンエッチングプロセスは、接合深さを正確に画成するために使用されてもよい。一方で、極浅ソース／ドレイン接合により、必然的に、直列抵抗が増大する。また、シリサイド形成中の接合消費により、直列抵抗がさらに増大する。接合消費を補償するために、エレベートソース／ドレインが、接合上に選択的にエピタキシャル成長されてもよい。
【０００３】
[0003]選択的エピタキシャル堆積により、エピレイヤーがシリコン堀（ｍｏａｔ）に成長し、誘電エリアには成長しない。選択的エピタキシーは、エレベートソース／ドレイン、ソース／ドレイン拡張、コンタクトプラグ、およびバイポーラデバイスの基層堆積内などの半導体デバイスに、シリコンまたはシリコンゲルマニウム材料を堆積するために使用されてもよい。一般的に、選択的エピタキシープロセスは、２つの競合する化学反応、堆積反応、およびエッチング反応を伴う。堆積反応およびエッチング反応は、単結晶シリコン表面および誘電体表面上での比較的異なる反応速度と同時に起こる。選択的プロセスウィンドウにより、エッチャントガス（例えば、ＨＣｌ）の濃度を調節することによって、露出されたシリコン表面上に材料が堆積され、露出された誘電体表面上には堆積されない。
【０００４】
[0004]寸法が小さい場合、シリコンゲルマニウム材料を堆積するエピタキシャル堆積プロセスが適切であるが、このプロセスは、ドーパントが塩化水素と反応してしまうため、ドープシリコンゲルマニウムを容易に形成しない。ホウ素の高濃度ドープ（例えば、５×１０１９ｃｍ−３超）の選択的シリコンゲルマニウムエピタキシー材料のプロセス展開は、ホウ素のドーピングで選択的堆積のプロセスウィンドウが狭くなってしまうため、さらに非常に複雑なタスクになる。一般的に、堆積ガスが含有するホウ素濃度（例えば、Ｂ２Ｈ６）が高くなると、誘電エリア上の堆積材料の成長速度も上がるため、選択性を達成するためには、塩化水素の濃度も高くする必要がある。塩化水素濃度が高くなると、エピレイヤーへのホウ素混入が減少してしまい、原因として、Ｂ−Ｃｌ結合がＧｅ−ＣｌおよびＳｉ−Ｃｌ結合より強いことが考えられる。
【０００５】
[0005]現在、シリコン含有ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ：ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）デバイスの接合形成における選択的シリコンベースのエピタキシープロセスには、２つの一般的な応用がある。１つの応用は、選択的エピタキシープロセスによって、エレベートソース／ドレイン（Ｓ／Ｄ）膜を堆積させることである。典型的に、エピタキシャル層は、無ドープシリコンである。別の応用は、通常、ゲルマニウム、炭素、またはドーパントを含有するエピタキシャルシリコン含有材料で、リセス接合エリアを充填することである。
【０００６】
[0006]ＭＯＳＦＥＴデバイスは、ＰＭＯＳまたはＮＭＯＳコンポーネントを含有してもよく、ＰＭＯＳは、ｐ型チャネルを有し、すなわち、正孔がチャネルでの伝導を担い、ＮＭＯＳは、ｎ型チャネルを有し、すなわち、電子がチャネルでの伝導を担う。ＰＭＯＳの場合、リセスエリアの膜は、通常、シリコンゲルマニウムを含有する。ＮＭＯＳの場合、リセスエリアの膜は、シリコン炭素を含有してもよい。幾つかの理由から、ＰＭＯＳ応用には、シリコンゲルマニウム材料が使用される。シリコンゲルマニウム材料のほうが、シリコンだけの場合よりも多くのホウ素を混入するため、接合抵抗率は低下する。また、基板表面にあるシリコンゲルマニウム／シリサイド層の境界のショットキー障壁は、シリコン／シリサイドの境界より低い。さらに、シリコンゲルマニウムの格子定数がシリコンより大きいため、シリコン層の上部にエピタキシャル成長したシリコンゲルマニウム層が、膜内に圧縮応力を有することもある。圧縮応力は、横方向の大きさに伝わり、ＰＭＯＳチャネルに圧縮歪みを生じ、正孔の移動度を増大する。ＮＭＯＳ応用では、シリコン炭素の格子定数がシリコンのものより小さいため、チャネルに引張応力を生じるように、リセスエリアにシリコン炭素材料が使用されてもよい。引張応力は、チャネルに伝わり、電子移動度を増大する。
【０００７】
[0007]したがって、高濃度のドーパンド濃度で、シリコンおよびシリコン含有材料を選択的にエピタキシャル堆積するプロセスを有することが必要とされる。さらに、このプロセスは、可変元素濃度でシリコン含有材料を形成するように多用途なものでなければならない。
【発明の概要】
【０００８】
[0008]一実施形態において、基板上に第１のシリコン含有層を堆積するために、ジクロロシラン、ゲルマニウム源、第１のエッチャント、およびキャリアガスを含有する第１のプロセスガスに基板を曝すステップと、基板上に第２のシリコン含有層を堆積するために、シランおよび第２のエッチャントを含有する第２のプロセスガスに基板を曝すステップとを含む、基板上にシリコンベース材料を形成する方法が提供される。一実施例において、第１のプロセスガスは、流速が約５０標準立法センチメートル毎分（ｓｃｃｍ：ｓｔａｎｄａｒｄ  ｃｕｂｉｃ  ｃｅｎｔｉｍｅｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）〜約２００ｓｃｃｍの範囲にあるジクロロシランと、流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマンと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、流速が約１０標準リットル毎分（ｓｌｍ：ｓｔａｎｄａｒｄ  ｌｉｔｅｒｓ  ｐｅｒ  ｍｉｎｕｔｅ）〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成される。別の実施例において、本方法では、第２のプロセスガスは、流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるシランと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素とを組み合わせることによって形成される。本方法ではさらに、第１のシリコン含有層および第２のシリコン含有層が、選択的堆積プロセスによって形成されてもよい。一実施例において、第１および第２のシリコン含有層は、約５×１０１９原子／ｃｍ３〜約２×１０２０原子／ｃｍ３の範囲にあるホウ素濃度を有する。
【０００９】
[0009]別の実施形態において、基板上にシリコン含有層を堆積するために、ジクロロシラン、メチルシラン、塩化水素、および水素を含有するプロセスガスに基板を曝すステップを含む、プロセスチャンバにおいて基板上にシリコンベース材料を形成する方法が提供される。一実施例において、このプロセスガスは、流速が約２０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるジクロロシランと、流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成される。
【００１０】
[0010]別の実施形態において、基板上にシリコン含有層を堆積するために、シラン、メチルシラン、塩化水素、および水素を含有するプロセスガスに基板を曝すステップを含む、プロセスチャンバにおいて基板上にシリコンベース材料を形成する方法が提供される。一実施例において、このプロセスガスは、流速が約２０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるシランと、流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成される。
【００１１】
[0011]別の実施形態において、基板上にシリコン含有層を堆積するために、シラン、ゲルマン、メチルシラン、塩化水素、および水素を含有するプロセスガスに基板を曝すステップを含む、プロセスチャンバにおいて基板上にシリコンベース材料を形成する方法が提供される。一実施例において、このプロセスガスは、流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるシランと、流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマンと、流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成される。シリコン含有層は、少なくとも約５０原子パーセント（ａｔ％：ａｔｏｍｉｃ  ｐｅｒｃｅｎｔ）の濃度のシリコンと、約２ａｔ％以下の濃度の炭素と、約１５ａｔ％〜約３０ａｔ％の範囲にある濃度のゲルマニウムとを含有する組成で堆積されてもよい。
【００１２】
[0012]別の実施形態において、第１のシリコン含有層が、結晶格子内に格子間部位を有し、結晶部位内に約３ａｔ％以下の炭素を含有するように、シリコン含有層を基板上に堆積するために、プロセスガスに基板を曝すステップを含む、プロセスチャンバ内において基板上にシリコンベース材料を形成する方法が提供される。この方法は、結晶格子の置換部位内に炭素の少なくとも一部分を混入するために、シリコン含有層をアニーリングするステップをさらに提供する。一実施例において、プロセスガスは、流速が約２０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるジクロロシランと、流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるメチルシランと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成される。
【００１３】
[0013]別の実施形態において、基板上に第１のシリコン含有層を堆積するステップと、第１のシリコン含有層上に第２のシリコン含有層を堆積するステップと、第２のシリコン含有層上に第３のシリコン含有層を堆積するステップとを含む、基板上にシリコンベース材料を形成する方法が提供される。一実施例において、第１のシリコン含有層は、約２５ａｔ％以下のゲルマニウムを含有し、第２のシリコン含有層は、約２５ａｔ％以上のゲルマニウムを含有し、第３のシリコン含有層は、約５ａｔ％以下のゲルマニウムを含有する。一実施例において、第１のプロセスガスは、流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるジクロロシランと、流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマンと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素と、流速が約０．２ｓｃｃｍ〜約３ｓｃｃｍの範囲にあるドーパント前駆体と、流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成されてもよい。別の実施例において、第２のプロセスは、流速が約５０ｓｃｃｍ〜約４００ｓｃｃｍの範囲にあるジクロロシランと、流速が約０．５ｓｃｃｍ〜約２０ｓｃｃｍの範囲にあるゲルマンと、流速が約３０ｓｃｃｍ〜約７００ｓｃｃｍの範囲にある塩化水素と、流速が約０．２ｓｃｃｍ〜約６ｓｃｃｍの範囲にあるドーパント前駆体と、流速が約１０ｓｌｍ〜約３０ｓｌｍの範囲にある水素とを組み合わせることによって形成されてもよい。第３のプロセスガスは、流速が約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲にあるシランと、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にある塩化水素とを組み合わせることによって形成されてもよい。一実施例において、第１のシリコン含有層は、約１５ａｔ％〜約２５ａｔ％の範囲内のゲルマニウム濃度を有し、第２のシリコン含有層が、約２５ａｔ％〜約３５ａｔ％の範囲内のゲルマニウム濃度を有し、第３のシリコン含有層が、最大で約５ａｔ％のゲルマニウム濃度を有する。
【００１４】
[0014]別の実施形態において、基板上に約１５ａｔ％以上の第１のゲルマニウム濃度を含有する第１のシリコン含有層を堆積するステップと、第１のシリコン含有層上に、約１５ａｔ％以下の第２のゲルマニウム濃度を含有する第２のシリコン含有層を堆積するステップとを含む、基板上にシリコン含有材料を堆積する方法が提供される。この方法は更に、基板上に自然酸化物層を形成するために、空気に基板を曝すステップと、第２のシリコン含有層を露出するために、自然酸化物層を除去するステップと、第２のシリコン含有層上に第３のシリコン含有層を堆積するステップとをさらに提供する。
【００１５】
[0015]別の実施形態において、基板上に、第１の格子歪みを含有する第１のシリコン含有層をエピタキシャル堆積するステップと、第１のシリコン含有層上に、第１の格子歪みより大きい第２の格子歪みを含有する第２のシリコン含有層をエピタキシャル堆積するステップとを含む、基板上にシリコン含有材料を堆積する方法が提供される。本方法ではさらに、第１および第２のシリコン含有層の各々が、シリコンゲルマニウム、シリコン炭素、シリコンゲルマニウム炭素、ドーパント、それらの誘導体、およびそれらの組み合わせを含有してもよい。
【００１６】
[0016]本発明の上述した特徴が詳細に理解されるようにするために、上記に簡潔に要約した本発明が、実施形態を参照することによってより詳細に記載されてもよく、そのうちの幾つかは、添付の図面に図示されている。しかしながら、添付の図面は、本発明の典型的な実施形態のみを図示したものであり、したがって、本発明の範囲を限定するものとしてみなされるべきではなく、本発明は、同等に効果的な実施形態を認めるものであってもよい。
【好ましい実施形態の詳細な説明】
【００１７】
[0019]本発明の実施形態により、デバイス構造の製造中にシリコン含有材料を堆積するプロセスが提供される。堆積プロセスは、特徴部を含有する基板表面の結晶シリコン表面上にシリコン含有材料を選択的にエピタキシャル形成する。結晶シリコン表面の選択的エピタキシャル成長は、エッチャント（例えば、ＨＣｌ）が存在するために特徴部がベアの状態のままである間に達成される。堆積されたシリコン含有材料または膜は、シリコン、シリコンゲルマニウム、またはシリコン炭素材料を含有してもよい。また、シリコン含有層は、ホウ素、リン、またはヒ素ドーパントによって高濃度にされてもよい。一実施例において、シリコン含有層が、約５×１０１９原子／ｃｍ３から約２×１０２０原子／ｃｍ３の範囲内のホウ素濃度を有する。
【００１８】
[0020]幾つかの実施形態において、プロセスは、シリコン含有材料の堆積中、シリコン前駆体シラン（ＳＩＨ４）を利用する。他の実施形態において、プロセスは、シリコン含有材料の堆積中、シリコン前駆体ジクロロシラン（Ｃｌ２ＳｉＨ２）を利用する。別の実施形態において、シリコンベースのデバイスに対してシリコン含有材料を堆積する間、エピタキシャル層の欠陥を最小限に抑えるために、１つのステップでジクロロシランを使用し、その後のステップにおいてシランを使用する段階的なプロセスが効果的である。
【００１９】
[0021]本明細書において、「シリコン含有」材料、化合物、膜、または層は、少なくともシリコンを含有する組成を含むものとして解釈されるべきであり、ゲルマニウム、炭素、ホウ素、ヒ素、および／またはリンを含有してもよい。金属、ハロゲン、または水素などの他の元素が、通常、不純物として、シリコン含有材料、膜、または層内に混入してしまうことがある。シリコン含有材料は、シリコンを表すＳｉ、シリコンゲルマニウムを表すＳｉＧｅ、シリコン炭素を表すＳｉＣ、およびシリコンゲルマニウム炭素を表すＳｉＧｅＣなどの略称で表されることもある。略称は、化学量論的関係を有する化学式を表すものでも、シリコン含有材料の特定の酸化／還元状態を表すものでもない。
【００２０】
[0022]堆積プロセスは、図１Ａ〜図１Ｃに描いているように、ＭＯＳＦＥＴおよびバイポーラトランジスタ内のシリコン含有層を堆積するために極めて有用である。本明細書において、シリコン含有材料は、堆積された層または膜であり、本明細書のプロセス中にエピタキシャル成長した、シリコン、シリコンゲルマニウム、シリコン炭素、シリコンゲルマニウム炭素、それらのドープ変種、またはそれらの組み合わせを含む。シリコン含有材料は、膜内に歪み層または無歪み層を含む。
【００２１】
[0023]図１Ａ〜図１Ｂは、本明細書に記載する堆積プロセスによって、ソース／ドレイン特徴部上に堆積されたエピタキシャル成長したシリコン含有材料を含有するＭＯＳＦＥＴデバイスを示す。下地層の結晶格子から成長したシリコン含有材料が、下地層の格子構造を維持する。一実施形態において、図１Ａは、リセスソース／ドレインとして堆積されたシリコン含有材料を図示するのに対して、別の実施形態において、図１Ｂは、リセスソース／ドレインおよびエレベートソース／ドレイン（ＥＳＤ：ｅｌｅｖａｔｅｄ  ｓｏｕｒｃｅ／ｄｒａｉｎ）として堆積されたシリコン含有材料を示す。
【００２２】
[0024]下層１０をイオン注入プロセスに曝すことによって、ソース／ドレイン層１２が形成されてもよい。一般的に、下層１０は、ｎ型にドープされるのに対して、ソース／ドレイン層１２は、ｐ型にドープされる。ソース／ドレイン層１２上、または下層１０上に直接、シリコン含有層１３が選択的にエピタキシャル堆積され、本明細書に記載するさまざまな堆積プロセスによって、シリコン含有層１３上に、シリコン含有層１４が選択的にエピタキシャル堆積される。ゲート酸化物層１８が、区分けされたシリコン含有層１３にまたがり、通常、二酸化シリコン、酸窒化シリコン、または酸化ハフニウムを含有する。ゲート酸化物層１８を部分的に取り囲むものは、スペーサ１６であり、通常、窒化物／酸化物積層体（例えば、Ｓｉ３Ｎ４／ＳｉＯ２／Ｓｉ３Ｎ４）などの分離材料を含有する。ゲート層２２（例えば、ポリシリコン）が、図１Ａに示すように、垂直側に沿って、二酸化シリコンなどの保護層１９を有してもよい。代替として、ゲート層２２は、スペーサ１６および両側に堆積されたオフセット層２０（例えば、Ｓｉ３Ｎ４）を有してもよい。
【００２３】
[0025]別の実施形態において、図１Ｃは、下層３０上に堆積されたｎ型コレクタ層３２上に堆積されたバイポーラトランジスタの基層３４を描いている。基層３４は、本明細書に記載するプロセスによってエピタキシャル堆積されたシリコン含有材料を含有する。デバイスは、分離層３３（例えば、ＳｉＯ２またはＳｉ３Ｎ４）、コンタクト層３６（例えば、高ドープポリＳｉ）、オフセット層３８（例えば、Ｓｉ３Ｎ４）、および第２の分離層４０（例えば、ＳｉＯ２またはＳｉ３Ｎ４）をさらに含む。
【００２４】
[0026]一実施形態において、図２Ａ〜図２Ｆに描いているように、ＭＯＳＦＥＴ内にソース／ドレイン拡張が形成され、シリコン含有層は、基板の表面上に選択的にエピタキシャル堆積される。図２Ａは、基板１３０の表面にイオンを注入することによって形成されたソース／ドレイン層１３２を描く。ソース／ドレイン層１３２の区分けを、ゲート酸化物層１３５上に形成されたゲート１３６と、引き続き堆積されたオフセット層１３４とがまたがる。図２Ｂに示すように、リセス１３８を生じさせるために、ソース／ドレイン層の一部分がエッチングされウェット洗浄される。また、ゲート１３６の一部分がエッチングされてもよく、場合によって、ゲート材料を除去しないようにするために、エッチングの前にハードマスクが堆積されてもよい。
【００２５】
[0027]図２Ｃは、ソース／ドレイン層１３２上に選択的に堆積されたシリコン含有層１４０（例えば、エピタキシャルまたは単結晶材料）と、本明細書に記載する堆積プロセスによってゲート１３６上に選択的に堆積されたシリコン含有材料１４２（例えば、多結晶またはアモルファス結晶材料）とを図示する。一実施例において、堆積プロセスの前にゲート１３６にわたってハードマスクを設けることで、ハードマスクを除去すると、ゲート１３６が露出されたままの状態になる。別の実施例において、オフセット層１３４を堆積することなく、シリコン含有層１４０および１４２が同時に堆積される。一実施形態において、シリコン含有層１４０および１４２は、ゲルマニウム濃度が、約１原子パーセント（ａｔ％）〜約５０ａｔ％の範囲にあり、好ましくは、約２５ａｔ％以下であるシリコンゲルマニウム含有層である。可変量の元素を含有する複数のシリコンゲルマニウム含有層が、元素濃度が段階的なシリコン含有層１４０を形成するように積層されてもよい。例えば、第１のシリコンゲルマニウム層が、約１５ａｔ％〜約２５ａｔ％の範囲のゲルマニウム濃度で堆積されてもよく、第２のシリコンゲルマニウム層が、約２５ａｔ％〜約３５ａｔ％の範囲のゲルマニウム濃度で堆積されてもよい。別の実施例において、第１のシリコンゲルマニウム層が、約１５ａｔ％〜約２５ａｔ％の範囲のゲルマニウム濃度で堆積されてもよく、第２のシリコンゲルマニウム層が、約２５ａｔ％〜約３５ａｔ％の範囲のゲルマニウム濃度で堆積されてもよく、第３のシリコン含有層が、まったくゲルマニウムを含まずに、または最大でも約５ａｔ％のゲルマニウム濃度で堆積されてもよい。
【００２６】
[0028]別の実施形態において、シリコン含有層１４０および１４２が、約２００ｐｐｍ〜約５ａｔ％、好ましくは、約３ａｔ％以下、より好ましくは、約１ａｔ％〜約２ａｔ％、例えば、１．５ａｔ％の範囲の炭素濃度を有するシリコン炭素含有層である。別の実施形態において、シリコン含有層１４０および１４２が、約１ａｔ％〜約５０ａｔ％、好ましくは、約２５ａｔ％以下の範囲のゲルマニウム濃度と、約２００ｐｐｍ〜約５ａｔ％、好ましくは、約３ａｔ％以下、より好ましくは、約１ａｔ％〜約２ａｔ％、例えば、約１．５ａｔ％の範囲の炭素濃度を有するシリコンゲルマニウム炭素含有層である。
【００２７】
[0029]段階的な元素濃度のシリコン含有層１４０を形成するために、シリコン、シリコンゲルマニウム、シリコン炭素、またはシリコンゲルマニウム炭素を含有する複数の層がさまざまな順序で堆積されてもよい。シリコン含有層は、一般的に、約１×１０１９原子／ｃｍ３〜約２．５×１０２１原子／ｃｍ３の範囲、好ましくは、約５×１０１９原子／ｃｍ３〜約２×１０２０原子／ｃｍ３の範囲の濃度を有するドーパント（例えば、Ｂ、Ａｓ、またはＰ）でドープされる。シリコン含有材料の個々の層に追加されるドーパントは、段階的なドープ層を形成する。例えば、シリコン含有層１４０は、約５×１０１９原子／ｃｍ３〜約１×１０２０原子／ｃｍ３の範囲のドーパント濃度（例えば、ホウ素）で第１のシリコンゲルマニウム含有層を堆積し、約１×１０２０原子／ｃｍ３〜約２×１０２０原子／ｃｍ３の範囲のドーパント濃度（例えば、ホウ素）で第２のシリコンゲルマニウム含有層を堆積することによって形成される。
【００２８】
[0030]シリコン炭素含有層およびシリコンゲルマニウム炭素含有層に混入された炭素は、一般的に、シリコン含有層を堆積した直後の結晶格子の格子間部位に位置する。格子間炭素含有量は、約１０ａｔ％以下、好ましくは、約５ａｔ％未満、より好ましくは、約１ａｔ％〜約３ａｔ％の範囲、例えば、約２ａｔ％である。シリコン含有層は、格子間炭素のすべてではないにしろ、少なくともその一部分を結晶格子の置換部位に混入するようにアニールされてもよい。アニーリングプロセスは、酸素、窒素、水素、アルゴン、ヘリウム、またはそれらの組み合わせなどのガス雰囲気中での、高速加熱プロセス（ＲＴＰ：ｒａｐｉｄ  ｔｈｅｒｍａｌ  ｐｒｏｃｅｓｓ）、レーザアニーリングまたは熱アニーリングなどのスパイクアニールを含んでもよい。アニーリングプロセスは、約８００℃〜約１，２００℃、好ましくは、約１，０５０℃〜約１，１００℃の範囲にある温度で行われる。アニーリングプロセスは、シリコン含有層が堆積された直後、または種々の他のプロセスステップを基板が受けた後であってもよい。
【００２９】
[0031]次のステップにおいて、図２Ｄは、オフセット層１３４上に堆積されたスペーサ１４４、一般的に、窒化物スペーサ（例えば、Ｓｉ３Ｎ４）を示す。スペーサ１４４は、通常、シリコン含有層１４０を堆積するために使用するプロセスチャンバとは異なるプロセスチャンバ内で堆積される。２つのチャンバ間での移送中、基板は、水および酸素を含有する室温の大気などの周囲条件に曝されることもある。スペーサ１４４が堆積されたり、代替のプロセス（例えば、アニール、堆積、または注入）が行われたりすると、基板は、シリコン含有層１４６および１４８を堆積する前に２回目の周囲条件に曝されることもある。一実施例において、ゲルマニウムをまったく含有しないか、または最小の濃度のゲルマニウム（例えば、約５ａｔ％未満）を含有するエピタキシャル層（図示せず）が、周囲条件に基板を曝す前に、層１４０の上部に堆積される。周囲条件によって形成された自然酸化物は、約５ａｔ％より高いゲルマニウム濃度で形成されたエピタキシャル層からよりも、最小濃度のゲルマニウムを含有するエピタキシャル層からの方が簡単に除去される。
【００３０】
[0032]図２Ｅは、本明細書に記載するように、シリコン含有材料から選択的にエピタキシャル堆積されたエレベート層１４８を描いている。エレベート層１４８は、ポリシリコン層１４６を生じるために、シリコン含有層１４２上にポリシリコンが堆積される間、層１４０（例えば、ドープＳｉＧｅ）上に堆積される。シリコン含有層１４２およびシリコン含有層１４２に堆積されたポリシリコンの元素濃度に応じて、ポリシリコン層１４６の元素濃度は、これらの元素濃度を引き継いで含有することになり、両方の層が異なる場合は、段階的な濃度を含むことになる。
【００３１】
[0033]好ましい実施形態において、エレベート層１４８は、ほとんどまたはまったくゲルマニウムや炭素を含有しない、エピタキシャル堆積されたシリコンである。しかしながら、別の実施形態において、エレベート層１４８は、低濃度のゲルマニウムまたは炭素を含有する。例えば、エレベート層１４８は、約５ａｔ％以下のゲルマニウムを有してもよい。別の実施例において、エレベート層１４８は、約２ａｔ％以下の炭素を有してもよい。エレベート層１４８はまた、ホウ素、ヒ素、またはリンなどのドーパントでドープされてもよい。
【００３２】
[0034]図２Ｆに示す次のステップにおいて、特徴部にわたって金属層１５４が堆積され、デバイスは、アニーリングプロセスに曝される。金属層１５４は、金属の中でも、特に、コバルト、ニッケル、またはチタンを含んでもよい。アニーリングプロセス中、ポリシリコン層１４６およびエレベート層１４８が、それぞれ、金属シリサイド層１５０および１５２に変わる。例えば、コバルトが、金属層１５４として堆積されてもよく、アニーリングプロセス中、コバンルトシリサイドを含有する金属シリサイド層１５０および１５２に変わる。
【００３３】
[0035]シリコン含有材料は、イン・シトゥードーパントで高濃度ドープされてもよい。したがって、先行技術のアニーリングステップが省かれてもよく、スループット全体が短くなる。場合によって、ゲルマニウムおよび／または炭素をシリコン含有材料層に追加することで、チャネルに沿ったキャリア移動度と、その後の駆動電流が増大する。ゲート酸化物レベルの上方にあるシリコン含有材料の選択的に成長したエピレイヤーは、シリサイド化中の接合消費を補償でき、これにより、超浅接合の高直列抵抗の問題を軽減できる。これらの２つの応用は、ＣＭＯＳデバイス作製の際、両方または単独で実施され得る。
【００３４】
[0036]本明細書の堆積プロセスによって形成されたシリコン含有材料は、バイポーラ（例えば、ベース、エミッタ、コレクタ、エミッタコンタクト）、ＢＩＣＭＯＳ（例えば、ベース、エミッタ、コレクタ、エミッタコンタクト）、およびＣＭＯＳ（例えば、チャネル、ソース／ドレイン、ソース／ドレイン拡張、エレベートソース／ドレイン、基板、歪みシリコン（ｓｔｒａｉｎｅｄ  ｓｉｌｉｃｏｎ）、シリコン・オン・インシュレータ、およびコンタクトプラグ）によって使用されたシリコン含有膜を堆積するためのものであってもよい。シリコン含有材料膜の他の使用は、ゲート、ベースコンタクト、コレクタコンタクト、エミッタコンタクト、またはエレベートソース／ドレインを含んでもよい。
【００３５】
[0037]一実施形態において、シリコン含有膜が、シリコン膜としてエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバにシリコン前駆体（例えば、シランまたはジクロロシラン）が同時に流される。シリコン前駆体の流速は、約５標準立方センチメートル毎分（ｓｃｃｍ）〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０標準リットル毎分（ｓｌｍ）〜約３０ｓｌｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５０トールの範囲の圧力で維持される。基板は、約５００℃〜約１，０００℃、好ましくは、約６００℃〜約９００℃、より好ましくは、約６５０℃〜約７５０℃、例えば、約７２０℃の範囲の温度で加熱される。試薬の混合物は、反応を起こし、結晶シリコンをエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の誘電体特徴部から、あらゆる堆積したアモルファスシリコンまたは多結晶シリコンを除去する。このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有する堆積したシリコン含有膜を形成するように行われる。別の実施例において、堆積されたシリコン含有膜は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有膜は、約１，０００Åなどの５００Åより大きな厚みを有する。
【００３６】
[0038]堆積したシリコン含有材料がないようにするために、基板表面上に特徴部の選択エリアを与えるように、エッチャントが使用される。エッチャントは、結晶表面から結晶シリコン成長を除去するよりも高速に、特徴部上に形成されるアモルファスシリコンまたはポリシリコン成長を除去するため、選択的エピタキシャル成長または堆積を達成する。本明細書に記載するような堆積プロセス中に有用なエッチャントは、ＨＣｌ、ＨＦ、ＨＢｒ、Ｓｉ２Ｃｌ６、ＳｉＣｌ４、Ｃｌ２ＳｉＨ２、ＣＣｌ４、Ｃｌ２、それらの誘導体、またはそれらの組み合わせを含む。
【００３７】
[0039]シランおよびジクロロシランに加えて、シリコン含有材料を堆積している間に有用である他のシリコン前駆体は、高次シラン類、ハロゲン化シラン類、およびオルガノシラン類を含む。高次シラン類は、ジシラン（Ｓｉ２Ｈ６）、トリシラン（Ｓｉ３Ｈ８）、およびテトラシラン（Ｓｉ４Ｈ１０）などの実験式ＳｉｘＨ（２ｘ＋２）を有する化合物を含む。ハロゲン化シラン類は、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、テトラクロロシラン（ＳｉＣｌ４）、ジクロロシラン（Ｃｌ２ＳｉＨ２）、およびトリクロロシラン（Ｃｌ３ＳｉＨ）などの実験式Ｘ’ｙＳｉｘＨ（２ｘ＋２−ｙ）、式中、Ｘ’＝Ｆ、Ｃｌ、Ｂｒ、またはＩ、を有する化合物を含む。オルガノシラン類は、メチルシラン（（ＣＨ３）ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、エチルシラン（（ＣＨ３ＣＨ２）ＳｉＨ３）、メチルジシラン（（ＣＨ３）Ｓｉ２Ｈ５）、ジメチルジシラン（（ＣＨ３）Ｓｉ２Ｈ４）、およびヘキサメチルジシラン（（ＣＨ３）６Ｓｉ２）などの実験式ＲｙＳｉｘＨ（２ｘ＋２−ｙ）、式中、Ｒ＝メチル、エチル、プロピル、またはブチル、を有する化合物を含む。オルガノシラン化合物は、堆積したシリコン含有材料に炭素を混入するための本発明の実施形態を通じて、有益なシリコン源および炭素源であると見られる。
【００３８】
[0040]キャリアガスが、プロセスの間中で使用され、水素（Ｈ２）、アルゴン（Ａｒ）、窒素（Ｎ２）、ヘリウム（Ｈｅ）、フォーミングガス（Ｎ２／Ｈ２）、またはそれらの組み合わせを含む。一実施例において、キャリガスとして、水素が使用される。別の実施例において、キャリアガスとして、窒素が使用される。一実施形態において、エピタキシャル堆積プロセス中のキャリアガスが、水素も原子水素も伴わずに伝わる。しかしながら、窒素、アルゴン、ヘリウム、またはそれらの組み合わせなどのキャリアガスとして、不活性ガスが使用される。キャリアガスは、プロセスの幾つかの実施形態の間、さまざまな比率で組み合わされてもよい。例えば、キャリアガスが、シリコン含有材料膜上の利用可能な部位を維持するために、窒素またはアルゴンを含んでもよい。シリコン含有材料表面上に水素が存在することで、キャリアガスとして豊富な水素が使用される場合、シリコンまたはシリコンゲルマニウムが成長するのに利用可能な部位（すなわち、パッシベート）の数が制限される。その結果、パッシベーションされた表面が、所与の温度、特に、より低い温度（例えば、＜６５０℃）での成長速度を制限する。したがって、より低い温度でのプロセス中に、窒素および／またはアルゴンのキャリアガスが使用されてもよく、成長速度を犠牲にすることなく、サーマルバジェットが減少する。
【００３９】
[0041]別の実施形態において、シリコンゲルマニウム膜として、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍの範囲のものである。ゲルマニウム源の流速は、約０．１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの範囲の圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約７００度〜約９００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、シリコン含有材料、すなわち、シリコンゲルマニウム膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の誘電体特徴部から、あらゆる堆積したアモルファスシリコンゲルマニウム化合物を除去する。
【００４０】
[0042]このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有する堆積したシリコンゲルマニウム膜を形成するように行われる。別の実施例において、堆積されたシリコン含有膜は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有膜は、約１，０００Åなどの５００Åより大きな厚みを有する。ゲルマニウム濃度は、シリコンゲルマニウム膜内で段階的にされてもよく、好ましくは、シリコンゲルマニウム膜の上側部分より、シリコンゲルマニウム膜の下側部分のゲルマニウム濃度が高い状態で段階的にされてもよい。シリコンゲルマニウム膜のゲルマニウム濃度は、シリコンゲルマニウム材料の約１ａｔ％〜約３０ａｔ％の範囲にあり、例えば、約２０ａｔ％である。
【００４１】
[0043]ゲルマンに加えて、シリコン含有材料を堆積している間に有用である他のゲルマニウム源または前駆体は、高次ゲルマン類およびオルガノゲルマン類を含む。高次ゲルマン類は、ジゲルマン（Ｇｅ２Ｈ６）、トリゲルマン（Ｇｅ３Ｈ８）、およびテトラゲルマン（Ｇｅ４Ｈ１０）などの実験式ＧｅｘＨ（２ｘ＋２）を有する化合物を含む。オルガノゲルマン類は、メチルゲルマン（（ＣＨ３）ＧｅＨ３）、ジメチルゲルマン（（ＣＨ３）２ＧｅＨ２）、エチルゲルマン（（ＣＨ３ＣＨ２）ＧｅＨ３）、メチルジゲルマン（（ＣＨ３）Ｇｅ２Ｈ５）、ジメチルジゲルマン（（ＣＨ３）２Ｇｅ２Ｈ４）、およびヘキサメチルジゲルマン（（ＣＨ３）６Ｇｅ２）などの実験式ＲｙＧｅｘＨ（２ｘ＋２−ｙ）、式中、Ｒ＝メチル、エチル、プロピル、またはブチル、を有する化合物を含む。ゲルマン類およびオルガノゲルマン化合物は、堆積したシリコン含有材料にゲルマニウムおよび炭素を混入するための本発明の実施形態を通じて、有益なゲルマニウム源および炭素源であり、すなわち、シリコンゲルマニウムおよびシリコンゲルマニウム炭素材料であると見られる。ゲルマニウム投与量を希釈し、したがって、より良好に制御するために、キャリアガス（例えば、Ｈ２）とゲルマニウム源とが混合される場合が多い。例えば、流速が約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲にあるゲルマニウム源は、流速が約５０ｓｃｃｍ〜約５００ｓｃｃｍの範囲にあるキャリアガスの約１％ゲルマニウム源の流量と同等である。この開示内容では、ゲルマニウム源の流速は、キャリアガスの流速を無視する。
【００４２】
[0044]別の実施形態において、ドープシリコン膜として、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、ドーパント（例えば、Ｂ２Ｈ６）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍの範囲のものである。ドーパント前駆体の流速は、約０．０１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．２ｓｃｃｍ〜約２ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの範囲の圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約７００度〜約９００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、ドープシリコン膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の誘電体特徴部から、あらゆる堆積したアモルファスシリコンまたは多結晶シリコンを除去する。
【００４３】
[0045]このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有する堆積したドープシリコン含有膜を形成するように行われる。別の実施例において、堆積されたシリコン含有膜は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有膜は、約１，０００Åなどの５００Åより大きな厚みを有する。ドーパント濃度は、シリコン膜内で段階的にされてもよく、好ましくは、シリコン膜の上側部分より、シリコン膜の下側部分のドーパント濃度が高い状態で段階的にされてもよい。
【００４４】
[0046]ドーパントは、電子デバイスが要求する制御された望ましい経路における方向性電子流などのさまざまな伝導特性を、堆積したシリコン含有材料に与える。シリコン含有材料の膜が、所望の伝導特性を達成するために、特定のドーパントでドープされる。一実施形態において、シリコン含有材料は、約１０１５原子／ｃｍ３〜約１０２１原子／ｃｍ３の範囲の濃度でホウ素を追加するためにジボランを使用するなどして、ｐ型にドープされる。一実施形態において、ｐ型ドーパントの濃度は、少なくとも５×１０１９原子／ｃｍ３である。別の実施形態において、ｐ型ドーパントは、約１×１０２０原子／ｃｍ３〜約２．５×１０２１原子／ｃｍ３の範囲のものである。別の実施形態において、シリコン含有材料は、約１０１５原子／ｃｍ３〜約１０２１原子／ｃｍ３の濃度まで、リンおよび／またはヒ素などを用いて、ｎ型にドープされる。
【００４５】
[0047]本明細書に記載する堆積プロセス中に使用されてもよいホウ素含有ドーパントまたはドーパント前駆体は、ボラン類およびアルキルボラン類を含む。ボラン類は、ボラン、ジボラン、トリボラン、テトラボラン、ペンタボラン、それらの誘導体、それらの複合体、またはそれらの組み合わせを含んでもよい。アルキルボラン類は、アルキルボラン類は、実験式ＲｘＢＨ（３−ｘ）、式中、Ｒ＝メチル、エチル、プロピル、またはブチル、およびｘ＝０、１、２、または３、を有する化合物を含む。アルキルボラン類は、トリメチルボラン（（ＣＨ３）３Ｂ）、ジメチルボラン（（ＣＨ３）２ＢＨ）、トリエチルボラン（（ＣＨ３ＣＨ２）３Ｂ）、ジエチルボラン（（ＣＨ３ＣＨ２）２ＢＨ）、それらの誘導体、それらの複合体、またはそれらの組み合わせを含んでもよい。また、ドーパント前駆体は、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）、および例えば、実験式ＲｘＰＨ（３−ｘ）、式中、Ｒ＝メチル、エチル、プロピル、またはブチル、およびｘ＝１、２、または３、を有するアルキルホスフィン類を含む。アルキルホスフィン類は、トリメチルホスフィン（（ＣＨ３）３Ｐ）、ジメチルホスフィン（（ＣＨ３）２ＰＨ）、トリエチルホスフィン（（ＣＨ３ＣＨ２）３Ｐ）、およびジエチルホスフィン（（ＣＨ３ＣＨ２）２ＰＨ）、それらの誘導体、それらの複合体、またはそれらの組み合わせを含む。ドーパントは、ドーピング投与量を希釈し、したがって、より良好に制御するために、キャリアガス（例えば、Ｈ２）と混合される場合が多い。例えば、約０．２ｓｃｃｍ〜約２ｓｃｃｍの範囲にあるドーパントの流速は、流速が約２０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のキャリアガスにおける１％ドーパント流と同等である。本明細書を通して、ドーパント前駆体の流速は、キャリアガスの流速を無視する。
【００４６】
[0048]別の実施形態において、ドープシリコンゲルマニウム膜を発生させるために、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、ドーパント（例えば、Ｂ２Ｈ６）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍの範囲のものである。ゲルマニウム源の流速は、約０．１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。ドーパント前駆体の流速は、約０．０１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．２ｓｃｃｍ〜約３ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの範囲の圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約７００度〜約９００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、シリコン含有材料、すなわち、シリコンゲルマニウム膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の特徴部から、あらゆる堆積したアモルファスシリコンゲルマニウムを除去する。このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有するドープシリコンゲルマニウム膜を形成するように行われる。別の実施例において、堆積されたシリコン含有膜は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有膜は、約１，０００Åなどの５００Åより大きな厚みを有する。ゲルマニウム濃度およびドーパント濃度は、ドープシリコンゲルマニウム膜内で段階的にされてもよく、好ましくは、ドープシリコンゲルマニウム膜の上側部分より、ドープシリコンゲルマニウム膜の下側部分のゲルマニウム濃度および／またはドーパント濃度が高い状態で段階的にされてもよい。ゲルマニウム濃度は、シリコンゲルマニウム材料の約１ａｔ％〜約５０ａｔ％、好ましくは、約１５ａｔ％〜約３５ａｔ％の範囲のものである。ホウ素濃度は、シリコンゲルマニウム材料の約１×１０１９原子／ｃｍ３〜約２．５×１０２１原子／ｃｍ３の範囲のものであり、例えば、約１×１０２０原子／ｃｍ３である。
【００４７】
[0049]別の実施形態において、シリコン炭素膜として、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、炭素源（例えば、ＣＨ３ＳｉＨ３）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍの範囲のものである。炭素源の流速は、約０．１ｓｃｃｍ〜約１５ｓｃｃｍ、好ましくは、約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの範囲の圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約７００度〜約９００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、シリコン含有材料、すなわち、シリコン炭素膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の誘電体特徴部から、あらゆる堆積したアモルファスシリコン炭素材料を除去する。
【００４８】
[0050]このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有する堆積したシリコン炭素含有膜を形成するように行われる。別の実施例において、堆積されたシリコン含有膜は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有膜は、約１，０００Åなどの５００Åより大きな厚みを有する。炭素濃度は、シリコン炭素膜内で段階的にされてもよく、好ましくは、シリコン炭素膜の上側部分より、シリコン炭素膜の下側部分の炭素濃度が高い状態で段階的にされてもよい。シリコン炭素膜の炭素濃度は、約２００ｐｐｍ〜約５ａｔ％、好ましくは、約１ａｔ％〜約３ａｔ％の範囲のものであり、例えば、１．５ａｔ％である。
【００４９】
[0051]炭素を含有するシリコン含有材料を堆積するのに有用な炭素源は、エチル、プロピル、およびブチルのオルガノシラン類、アルキル類、およびアルケン類を含む。このような炭素源は、メチルシラン（ＣＨ３ＳｉＨ３）、ジメチルシラン（（ＣＨ３）２ＳｉＨ２）、エチルシラン（ＣＨ３ＣＨ２ＳｉＨ３）、メタン（ＣＨ４）、エチレン（Ｃ２Ｈ４）、エチン（Ｃ２Ｈ２）、プロパン（Ｃ３Ｈ３）、プロペン（Ｃ３Ｈ６）、ブチン（Ｃ４Ｈ６）などを含む。炭素源は、炭素投与量を希釈し、したがって、より良好に制御するために、キャリアガス（例えば、Ｈ２）と混合される場合が多い。例えば、流速が約０．３ｓｃｃｍ〜約５ｓｃｃｍの炭素源が、流速が約３０ｓｃｃｍ〜約５００ｓｃｃｍのキャリアガスにおける１％炭素源の流量と同等である。本開示を通して、炭素源の流速は、キャリアガスの流速を無視する。
【００５０】
[0052]別の実施形態において、ドープシリコン炭素膜を発生させるために、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、炭素源（例えば、ＣＨ３ＳｉＨ３）、ドーパント（例えば、Ｂ２Ｈ６）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍの範囲のものである。炭素源の流速は、約０．１ｓｃｃｍ〜約１５ｓｃｃｍ、好ましくは、約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。ドーパント前駆体の流速は、約０．０１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．２ｓｃｃｍ〜約３ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの範囲の圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約７００度〜約９００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、シリコン含有材料、すなわち、ドープシリコン炭素膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の特徴部から、あらゆる堆積したアモルファスシリコンゲルマニウムを除去する。
【００５１】
[0053]このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有するドープシリコン炭素膜を形成するように行われる。別の実施例において、堆積されたシリコン含有膜は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有膜は、約１，０００Åなどの５００Åより大きな厚みを有する。炭素濃度および／またはドーパント濃度は、ドープシリコン炭素膜内で段階的にされてもよく、好ましくは、ドープシリコン炭素膜の上側部分より、ドープシリコン炭素膜の下側部分の炭素濃度および／またはドーパント濃度が高い状態で段階的にされてもよい。ドープシリコン炭素膜の炭素濃度は、約２００ｐｐｍ〜約５ａｔ％、好ましくは、約１ａｔ％〜約３ａｔ％の範囲のものであり、例えば、１．５ａｔ％である。ホウ素濃度は、シリコンゲルマニウム材料の約１×１０１９原子／ｃｍ３〜約２．５×１０２１原子／ｃｍ３の範囲のものであり、例えば、約１×１０２０原子／ｃｍ３である。
【００５２】
[0054]本発明の別の実施形態において、シリコンゲルマニウム炭素膜として、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、炭素源（例えば、ＣＨ３ＳｉＨ３）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍのものである。ゲルマニウム源の流速は、約０．１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。炭素源の流速は、約０．１ｓｃｃｍ〜約５０ｓｃｃｍ、好ましくは、約０．３ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約５００度〜約７００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、シリコン含有材料、すなわち、シリコンゲルマニウム炭素膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の誘電体特徴部から、あらゆる堆積したアモルファスまたは多結晶シリコンゲルマニウム炭素化合物を除去する。
【００５３】
[0055]このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有する堆積されたシリコンゲルマニウム炭素化合物を形成するように行われる。別の例において、堆積されたシリコン含有材料は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有材料は、約１，０００Åなどの５００Åより大きな厚みを有する。ゲルマニウム濃度および／または炭素濃度は、シリコンゲルマニウム炭素膜内で段階的にされてもよく、好ましくは、シリコンゲルマニウム炭素膜の上側部分より、シリコンゲルマニウム炭素膜の下側部分のゲルマニウム濃度および／または炭素濃度が高い状態で段階的にされてもよい。ゲルマニウムは、シリコンゲルマニウム炭素化合物の約１ａｔ％〜約５０ａｔ％、好ましくは、約１５ａｔ％〜約３５ａｔ％の範囲のものである。炭素濃度は、シリコンゲルマニウム炭素材料の約２００ｐｐｍ〜約５ａｔ％、好ましくは、約１ａｔ％〜約３ａｔ％の範囲のものである。
【００５４】
[0056]別の実施形態において、ドープシリコンゲルマニウム炭素膜として、シリコン含有膜がエピタキシャル成長される。半導体特徴部を含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、炭素源（例えば、ＣＨ３ＳｉＨ３）、ドーパント（例えば、Ｂ２Ｈ６）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、シラン、ジクロロシラン）が同時に流入する。シリコン前駆体の流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍのものである。ゲルマニウム源の流速は、約０．１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．５ｓｃｃｍ〜約５ｓｃｃｍのものである。炭素源の流速は、約０．１ｓｃｃｍ〜約５０ｓｃｃｍ、好ましくは、約０．３ｓｃｃｍ〜約５ｓｃｃｍのものである。ドーパント前駆体の流速は、約０．０１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．２ｓｃｃｍ〜約３ｓｃｃｍのものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍのものである。プロセスチャンバは、約０．１トール〜約２００トール、好ましくは、約１トール〜約５トール、例えば、約３トールの圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約５００度〜約７００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、シリコン含有材料、すなわち、ドープシリコンゲルマニウム炭素膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上の誘電体特徴部から、あらゆる堆積したアモルファスまたは多結晶シリコンゲルマニウム炭素材料を除去する。
【００５５】
[0057]このプロセスは、約１０Å〜約３，０００Åの範囲、例えば、約４０Å〜約１００Åの範囲の厚みを有するドープシリコンゲルマニウム炭素材料を形成するように行われる。別の実施例において、堆積されたシリコン含有材料は、約２００Å〜約６００Åの範囲の厚みを有する。一実施形態において、シリコン含有材料は、約１，０００Åなどの５００Åより大きな厚みを有する。ゲルマニウム濃度、炭素濃度、および／またはドーパント濃度は、ドープシリコンゲルマニウム炭素膜内で段階的にされてもよく、好ましくは、ドープシリコンゲルマニウム炭素膜の上側部分より、ドープシリコンゲルマニウム炭素膜の下側部分のゲルマニウム濃度、炭素濃度、および／またはドーパント濃度が高い状態で段階的にされてもよい。ゲルマニウム濃度は、ドープシリコンゲルマニウム炭素化合物の約１ａｔ％〜約５０ａｔ％、好ましくは、約１５ａｔ％〜約３５ａｔ％の範囲のものである。炭素濃度は、ドープシリコンゲルマニウム炭素材料の約０．１ａｔ％〜約５ａｔ％、好ましくは、約１ａｔ％〜約３ａｔ％の範囲のものである。ホウ素濃度は、シリコンゲルマニウム材料の約１×１０１９原子／ｃｍ３〜約２．５×１０２１原子／ｃｍ３の範囲のものであり、例えば、約１×１０２０原子／ｃｍ３である。
【００５６】
[0058]別の実施形態において、本開示において上述したシリコン含有材料の任意のものを堆積することに続き、ジクロロシランを使用することによって、第２のシリコン含有膜がエピタキシャル成長される。上述したシリコン含有化合物の任意のものを含有する基板（例えば、３００ｍｍＯＤ）が、プロセスチャンバ内に配置される。堆積プロセス中、キャリアガス（例えば、Ｈ２および／またはＮ２）、ゲルマニウム源（例えば、ＧｅＨ４）、およびエッチャント（例えば、ＨＣｌ）とともに、プロセスチャンバ内にシリコン前駆体（例えば、Ｃｌ２ＳｉＨ２）が同時に流入する。ジクロロシランの流速は、約５ｓｃｃｍ〜約５００ｓｃｃｍ、好ましくは、約５０ｓｃｃｍ〜約２００ｓｃｃｍの範囲のものである。キャリアガスの流速は、約１０ｓｌｍ〜約３０ｓｌｍの範囲のものである。ゲルマニウム源の流速は、約０．１ｓｃｃｍ〜約１０ｓｃｃｍ、好ましくは、約０．５ｓｃｃｍ〜約５ｓｃｃｍの範囲のものである。エッチャントの流速は、約５ｓｃｃｍ〜約１，０００ｓｃｃｍ、好ましくは、約３０ｓｃｃｍ〜約５００ｓｃｃｍの範囲のものである。プロセスチャンバは、約０．１トール〜約２００トールの範囲、好ましくは、約５トール未満、例えば、約３トールの圧力に維持される。基板は、約５００℃〜約１，０００度、好ましくは、約７００度〜約９００℃の範囲の温度まで加熱される。試薬の混合物は、反応を起こし、第２のシリコン含有材料、すなわち、シリコンゲルマニウム膜をエピタキシャル堆積するように熱駆動される。エッチャントは、基板の表面上のあらゆる誘電体特徴部から、あらゆる堆積したアモルファスまたは多結晶シリコンゲルマニウム材料を除去する。このプロセスは、約１００Å〜約３，０００Åの範囲の厚みを有し、約１０Å／ｍｉｎ〜約１００Å／ｍｉｎ、好ましくは、約５０Å／ｍｉｎの堆積速度で、堆積されたシリコンゲルマニウム材料を形成するように行われる。ゲルマニウム濃度は、シリコンゲルマニウム材料の約１ａｔ％〜約３０ａｔ％の範囲でのものであり、好ましくは、約２０ａｔ％である。一実施例において、堆積プロセスは、シリコンゲルマニウム膜を堆積するためにシランを使用する。他の実施例において、第２のシリコン含有膜を堆積するために、前述した実施形態または実施例の任意のものに対して、シランの代わりにジシランが用いられる。別の実施例において、本明細書に記載するシランベースのプロセスの任意のものを使用して、第３のシリコン含有層が堆積される。
【００５７】
[0059]したがって、一実施形態において、シリコン前駆体をシランとジクロロシランとの間で変質させることによって、シリコン含有材料の連続した層に、シリコン含有ラミネート膜が堆積されてもよい。一実施例において、４つのシリコン含有層（各々が約５００Å）を堆積することによって、約２，０００Åのラミネート膜が形成されることで、ジクロロシランを使用して、第１および第３の層が堆積され、シランを使用して、第２および第４の層が堆積される。ラミネート膜の別の態様において、第１および第３の層は、シランを使用して堆積され、第２および第４の層は、ジクロロシランを使用して堆積される。各層の厚みは、互いに無関係であるため、ラミネート膜は、シリコン含有層のさまざまな厚みを有するものであってもよい。
【００５８】
[0060]一実施形態において、前の層に表面アイランド（例えば、汚染物質や膜の不規則性）がある場合、シリコン含有層を堆積するために、ジクロロシランが使用される。ジクロロシランを混入するプロセスが、前の層にわたってシリコン含有材料層を堆積する間、表面アイランドに対する感応性が低い場合がある。シリコン前駆体としてジクロロシランを使用するプロセスの間に形成されたシリコン含有材料は、シランを使用するプロセス中に形成されたシリコン含有材料よりも高く、または速い水平方向または横方向の成長速度を有する。一実施例において、表面アイランドは、ジクロロシランを含有する堆積プロセスによって形成されたコンフォーマルで滑らかでむらのない表面を有するシリコン含有材料によって被覆される。引き続き、ジクロロシランに代わってシランが用いられ、シリコン含有層を形成するためにの堆積プロセスが続く。
【００５９】
[0061]別の実施形態において、基板表面は、プロセスステップの間、空気からの酸素や水などの周囲条件に曝されることがある。一般的に、デバイスの作製中に複数のプロセスチャンバ間で基板を入れ替えている間、周囲に曝される状態に耐えている。基板表面上に第１のシリコン含有層が堆積され、基板は周囲条件にさられ、引き続き、基板表面上に第２のシリコン含有層が堆積される。一態様において、周囲に曝される前に、第１のシリコン含有層上にキャップ層が堆積される。キャップ層は、シリコンなどの誘電体材料であってもよい。例えば、基板表面上にシリコンゲルマニウム層が堆積され、シリコンゲルマニウム層上にシリコンキャップ層が堆積され、基板は周囲条件に曝され、引き続き、シリコン層やシリコン炭素層など、シリコンキャップ層上に第２のシリコン含有層が堆積される。
【００６０】
[0062]本発明の実施形態により、多数の基板および表面上にシリコン含有材料を堆積するプロセスが提供される。本発明の実施形態が有用である場合の基板は、結晶シリコン（例えば、Ｓｉ＜１００＞およびＳｉ＜１１１＞）などの半導体ウェハ、酸化シリコン、シリコンゲルマニウム、ドープまたは無ドープウェハ、およびパターニングまたは非パターニングウェハを含むが、これらに限定されるものではない。基板は、種々の幾何学的形状（例えば、円形、正方形、および矩形）と、サイズ（例えば、２００ｍｍＯＤ、３００ｍｍＯＤ）を有する。表面または基板が、誘電性、伝導性、および障壁特性を有するウェハ、膜、層、および材料を含んでもよく、ポリシリコン、シリコン・オン・インシュレータ（ＳＯＩ）、歪みおよび無歪み格子を含んでもよい。表面の前処理プロセスは、研磨プロセス、エッチングプロセス、還元プロセス、酸化プロセス、水酸化プロセス、アニーリングプロセス、ベーキングプロセスを含んでもよい。一実施形態において、ウェハが、１％ＨＦ溶液中に浸漬され、乾燥され、８００℃で水素雰囲気中で加熱される。
【００６１】
[0063]一実施形態において、シリコン含有材料が、約０ａｔ％〜約９５ａｔ％の範囲内のゲルマニウム濃度を含む。別の実施形態において、ゲルマニウム濃度が、約１ａｔ％〜約３０ａｔ％、好ましくは、約１５ａｔ％〜約３０ａｔ％の範囲内であり、例えば、約２０ａｔ％である。また、シリコン含有化合物が、約０ａｔ％〜約５ａｔ％の範囲内の炭素濃度を含む。他の態様において、炭素濃度が、約２００ｐｐｍ〜約３ａｔ％の範囲内であり、好ましくは、約１．５ａｔ％である。
【００６２】
[0064]ゲルマニウムおよび／または炭素のシリコン含有膜は、本発明のさまざまなプロセスによって発生し、一貫した、散発的な、または段階的な元素濃度を有し得る。本願と同一出願による米国特許第６，７７０，１３４号および米国特許出願公開第２００２０１７４８２７号には、段階的シリコンゲルマニウム膜が開示されており、同特許および同出願の内容全体は、段階的なシリコン含有材料または膜を堆積する方法を記載する目的で、本明細書に参照として組み入れられたものとする。一実施形態において、シリコンゲルマニウム含有膜を堆積するために、シリコン源またはゲルマニウム源（例えば、ＧｅＨ４）が使用される。この実施形態において、シリコン源とゲルマニウム源との比率は、段階的な膜を成長させながら、シリコンおよびゲルマニウムなどの元素濃度を制御できるように可変なものであり得る。別の実施形態において、シリコン炭素含有膜を堆積するために、シリコン源および炭素源（例えば、ＣＨ３ＳｉＨ３）が使用される。シリコン源と炭素源との比率は、均質または段階的な膜を成長させながら、元素濃度を制御できるようにするために可変なものであり得る。別の実施形態において、シリコンゲルマニウム炭素含有膜を堆積するために、シリコン源、ゲルマニウム源（例えば、ＧｅＨ４）、および炭素源（例えば、ＣＨ３ＳｉＨ３）が使用される。シリコンと、ゲルマニウムと、炭素源との比率は、均質または段階的な膜を成長させながら、元素濃度を制御できるようにするために個々に可変なものである。
【００６３】
[0065]本明細書に記載するプロセスによって形成されたＭＯＳＦＥＴデバイスは、ＰＭＯＳコンポーネントまたはＮＭＯＳコンポーネントを含有してもよい。ｐ型チャネルを持つＰＭＯＳコンポーネントは、チャネル伝導を担う正孔を有するのに対して、ｎ型チャネルを持つＮＭＯＳコンポーネントは、チャネル伝導を担う電子を有する。したがって、例えば、ＰＭＯＳコンポーネントを形成するために、リセスエリアに、シリコンゲルマニウムなどのシリコン含有材料が堆積されてもよい。別の例において、ＮＭＯＳコンポーネントを形成するために、リセスエリアに、シリコン炭素などのシリコン含有膜が堆積されてもよい。幾つかの理由で、ＰＭＯＳ応用には、シリコンゲルマニウムが使用される。シリコンゲルマニウム材料は、単独のシリコンより多くのホウ素を混入するため、接合抵抗率が低くなることがある。また、基板表面にあるシリコンゲルマニウム／シリサイド層の境界は、シリコン／シリサイドの境界よりショットキー小壁が低い。
【００６４】
[0066]さらに、シリコン層の上部にエピタキシャル堆積されたシリコンゲルマニウム層は、シリコンゲルマニウムの格子定数が、シリコンのものより大きいため、膜内に圧縮応力を有する。圧縮応力は、ＰＭＯＳチャネルに圧縮歪みをもたらし、正孔の移動度を増大するように、横方向の大きさに伝わる。ＮＭＯＳ応用では、シリコン炭素の格子定数がシリコンのものより小さいため、チャネルに引張応力をもたらすように、リセスエリアにシリコン炭素が使用され得る。引張応力は、チャネル内に伝わり、電子移動度を増大させる。したがって、一実施形態において、第１のシリコン含有層が、第１の格子歪み値で形成され、第２のシリコン含有層が、第２の格子歪み値で形成される。例えば、基板表面上に、約５０Å〜約２００Åの範囲の厚みを持つシリコン炭素層が堆積され、連続して、シリコン炭素層上に、約１５０Å〜約１，０００Åの範囲の厚みを持つシリコンゲルマニウム層が堆積される。シリコン炭素層は、エピタキシャル成長されてもよく、シリコン炭素層上にエピタキシャル成長されたシリコンゲルマニウム層より小さい歪みを有する。
【００６５】
[0067]本発明のプロセスにおいて、シリコン含有材料膜は、化学気相堆積（ＣＶＤ）プロセスによって成長され、この場合、ＣＶＤプロセスは、原子層堆積（ＡＬＤ）プロセスおよび／または原子層エピタキシー（ＡＬＥ）プロセスを含む。化学気相堆積は、プラズマ支援ＣＶＤ（ＰＡ−ＣＶＤ）、原子層ＣＶＤ（ＡＬＣＶＤ）、有機金属または金属有機ＣＶＤ（ＯＭＣＶＤまたはＭＯＣＶＤ）、レーザ支援ＣＶＤ（ＬＡ−ＣＶＤ）、紫外線ＣＶＤ（ＵＶ−ＣＶＤ）、ホットワイヤ（ＨＷＣＶＤ）、減圧ＣＶＤ（ＲＰ−ＣＶＤ）、超高真空ＣＶＤ（ＵＨＶ−ＣＶＤ）などの多数の技術の使用を含む。一実施形態において、本発明の好ましいプロセスは、シリコン含有材料をエピタキシャル成長または堆積させるために、熱ＣＶＤを使用することであり、シリコン含有材料は、シリコン（Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）、シリコン炭素（ＳｉＣ）、シリコンゲルマニウム炭素（ＳｉＧｅＣ）、それらのドープ変種、またはそれらの組み合わせを含む。
【００６６】
[0068]本発明のプロセスは、ＡＬＥ、ＣＶＤ、およびＡＬＤの当分野において既知である機器において実行され得る。この装置では、シリコン含有材料膜を成長させた加熱した基板と源とを接触させる。プロセスは、約０．１トール〜約２００トール、好ましくは、約０．５トール〜約５０トール、より好ましくは、約１トール〜約１０トールの圧力の範囲で動作し得る。シリコン含有膜を堆積するために使用可能なハードウェアは、カリフォルニア州サンタクララにあるＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌ，Ｉｎｃ．から市販されているＥｐｉ  Ｃｅｎｔｕｒａ（登録商標）システムおよびＰｏｌｙ  Ｇｅｎ（登録商標）システムを含む。本明細書においてシリコン含有材料を堆積するためのプロセス中に有用なＡＬＤ装置が、「Ｇａｓ  Ｄｅｌｉｖｅｒｙ  Ａｐｐａｒａｔｕｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｆｏｒ  ＡＬＤ」という発明の名称で、２００１年１２月２１日に出願された、本願と同一出願人による米国特許出願公開第２００３００７９６８６号に記載されており、同出願の内容全体は、装置について記載する目的で、本明細書に参照により組み入れられたものとする。他の装置は、当業者に既知のように、高温バッチ炉を含む。
【実施例】
【００６７】
[0069] 実施例１：ＳｉＧｅ／Ｓｉ積層体：ＣＶＤによる選択的な単結晶膜の成長を調べるために、基板Ｓｉ＜１００＞（例えば、３００ｍｍＯＤ）を用いた。ウェハの表面上に、誘電体特徴部が存在した。ウェハは、１％ＨＦに４５秒間浸漬することで準備した。堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）にウェハを装填し、自然酸化物を除去するために、８００度の水素雰囲気で６０秒間焼成した。キャリアガス流の水素を基板へ向け、源の化合物をキャリア流に追加した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）およびゲルマン（Ｈ２中に１％ＧｅＨ４、２８０ｓｃｃｍ）をチャンバに追加した。また、塩化水素（１９０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１５０ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。ゲルマニウム濃度が約２０ａｔ％およびホウ素濃度が約１．０×１０２０ｃｍ−３の５００Åシリコンゲルマニウム膜を形成するために、約５分間堆積を行った。プロセスチャンバから基板を取り除き、周囲空気に曝した。基板を第２の堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）に装填し、８００℃に加熱した。シリコンゲルマニウム膜上にシリコン膜を選択的に堆積するために、シラン（１００ｓｃｃｍ）および塩化水素（２５０ｓｃｃｍ）を含有するプロセスガスに、１０分間基板を曝した。
【００６８】
[0070] 実施例２：段階的ＳｉＧｅ／Ｓｉ積層体：ＣＶＤによる選択的な単結晶膜の成長を調べるために、基板Ｓｉ＜１００＞（例えば、３００ｍｍＯＤ）を用いた。ウェハの表面上に、誘電体特徴部が存在した。ウェハは、１％ＨＦに４５秒間浸漬することで準備した。堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）にウェハを装填し、自然酸化物を除去するために、８００度の水素雰囲気で６０秒間焼成した。水素キャリアガスを基板に向けて、第１のシリコンゲルマニウム膜を堆積し、源の化合物をキャリア流に追加した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）およびゲルマン（Ｈ２中に１％ＧｅＨ４、１９０ｓｃｃｍ）をチャンバに追加した。また、塩化水素（１６０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１５０ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。ゲルマニウム濃度が約１５ａｔ％およびホウ素濃度が約５．０×１０１９ｃｍ−３の１００Åシリコンゲルマニウム膜を形成するために、２分間堆積を行った。段階的シリコンゲルマニウム膜を形成するために、第１のシリコンゲルマニウム膜に第２のシリコンゲルマニウム膜を堆積した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）およびゲルマン（Ｈ２中に１％ＧｅＨ４、３５０ｓｃｃｍ）をチャンバに追加した。また、塩化水素（２５０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１２５ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。ゲルマニウム濃度が約３０ａｔ％およびホウ素濃度が約１．８×１０２０ｃｍ−３の５００Åシリコンゲルマニウム膜を形成するために、約５分間堆積を行った。プロセスチャンバから基板を除去し、周囲空気に曝した。基板を第２の堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）に装填し、８００℃に加熱した。シリコンゲルマニウム膜上にシリコン膜を選択的に堆積するために、シラン（１００ｓｃｃｍ）および塩化水素（２５０ｓｃｃｍ）を含有するプロセスガスに、１０分間基板を曝した。
【００６９】
[0071] 実施例３：ＳｉＣ／Ｓｉ積層体：ＣＶＤによる選択的な単結晶膜の成長を調べるために、基板Ｓｉ＜１００＞（例えば、３００ｍｍＯＤ）を用いた。ウェハの表面上に、誘電体特徴部が存在した。ウェハは、１％ＨＦに４５秒間浸漬することで準備した。堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）にウェハを装填し、自然酸化物を除去するために、８００度の水素雰囲気で６０秒間焼成した。キャリアガス流の水素を基板へ向け、源の化合物をキャリア流に追加した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）およびメチルシラン（Ｈ２中に１％ＣＨ３ＳｉＨ３、１００ｓｃｃｍ）をチャンバに追加した。また、塩化水素（１６０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１５０ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。炭素濃度が約１．２５ａｔ％およびホウ素濃度が約１．０×１０２０ｃｍ−３の５００Åシリコン炭素膜を形成するために、約５分間堆積を行った。プロセスチャンバから基板を取り除き、周囲空気に曝した。基板を第２の堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）に装填し、８００℃に加熱した。シリコン炭素膜上にシリコン膜を選択的に堆積するために、シラン（１００ｓｃｃｍ）および塩化水素（２５０ｓｃｃｍ）を含有するプロセスガスに、１０分間基板を曝した。
【００７０】
[0072] 実施例４：段階的ＳｉＣ／Ｓｉ積層体：ＣＶＤによる選択的な単結晶膜の成長を調べるために、基板Ｓｉ＜１００＞（例えば、３００ｍｍＯＤ）を用いた。ウェハの表面上に、誘電体特徴部が存在した。ウェハは、１％ＨＦに４５秒間浸漬することで準備した。堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）にウェハを装填し、自然酸化物を除去するために、８００度の水素雰囲気で６０秒間焼成した。水素キャリアガスを基板に向けて、第１のシリコン炭素膜を堆積し、源の化合物をキャリア流に追加した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）およびメチルシラン（Ｈ２中に１％ＣＨ３ＳｉＨ３、８０ｓｃｃｍ）をチャンバに追加した。また、塩化水素（１６０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１００ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。炭素濃度が約１．２５ａｔ％およびホウ素濃度が約５．０×１０１９ｃｍ−３の１００Åシリコンゲルマニウム膜を形成するために、約２分間堆積を行った。段階的シリコン炭素膜を形成するために、第１のシリコン炭素膜に第２のシリコン炭素膜を堆積した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）およびメチルシラン（Ｈ２中に１％ＣＨ３ＳｉＨ３、３５０ｓｃｃｍ）をチャンバに追加した。また、塩化水素（２５０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１５０ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。炭素濃度が約１．７５ａｔ％およびホウ素濃度が約１．８×１０２０ｃｍ−３の５００Åシリコン炭素膜を形成するために、約５分間堆積を行った。プロセスチャンバから基板を取り除き、周囲空気に曝した。基板を第２の堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）に装填し、８００℃に加熱した。シリコン炭素膜上にシリコン膜を選択的に堆積するために、シラン（１００ｓｃｃｍ）および塩化水素（２５０ｓｃｃｍ）を含有するプロセスガスに、１０分間基板を曝した。
【００７１】
[0073] 実施例５：ＳｉＧｅＣ／Ｓｉ積層体：ＣＶＤによる選択的な単結晶膜の成長を調べるために、基板Ｓｉ＜１００＞（例えば、３００ｍｍＯＤ）を用いた。ウェハの表面上に、誘電体特徴部が存在した。ウェハは、１％ＨＦに４５秒間浸漬することで準備した。堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）にウェハを装填し、自然酸化物を除去するために、８００度の水素雰囲気で６０秒間焼成した。キャリアガス流の水素を基板へ向け、源の化合物をキャリア流に追加した。３トール、７２５℃で、ジクロロシラン（１００ｓｃｃｍ）、ゲルマン（Ｈ２中に１％ＧｅＨ４、１９０ｓｃｃｍ）、およびメチルシラン（Ｈ２中に１％ＣＨ３ＳｉＨ３、１００ｓｃｃｍ）をチャンバに追加した。また、塩化水素（２２０ｓｃｃｍ）およびジボラン（Ｈ２中１％、１５０ｓｃｃｍ）をチャンバに送出した。基板を７２５℃に維持した。ゲルマニウム濃度が約２０ａｔ％、炭素濃度が約１．５ａｔ％、およびホウ素濃度が約１．０×１０２０ｃｍ−３の５００Åシリコンゲルマニウム炭素膜を形成するために、約５分間堆積を行った。プロセスチャンバから基板を取り除き、周囲空気に曝した。基板を第２の堆積チャンバ（Ｅｐｉ  Ｃｅｎｔｕｒａ（登録商標）チャンバ）に装填し、８００℃に加熱した。シリコンゲルマニウム炭素膜上にシリコン膜を選択的に堆積するために、シラン（１００ｓｃｃｍ）および塩化水素（２５０ｓｃｃｍ）を含有するプロセスガスに、１０分間基板を曝した。
【００７２】
[0074]上記記載は、本発明の実施形態に向けられたものであるが、本発明の基本的な範囲から逸脱することなく、本発明のさらなる他の実施形態が考案されてもよく、本発明の範囲は、特許請求の範囲によって決定される。
【図面の簡単な説明】
【００７３】
【図１Ａ】エピタキシャル堆積したシリコン含有層を有する幾つかのデバイスを示す。
【図１Ｂ】エピタキシャル堆積したシリコン含有層を有する幾つかのデバイスを示す。
【図１Ｃ】エピタキシャル堆積したシリコン含有層を有する幾つかのデバイスを示す。
【図２Ａ】ＭＯＳＦＥＴ内のソース／ドレイン拡張デバイスの作製技術の略図を示す。
【図２Ｂ】ＭＯＳＦＥＴ内のソース／ドレイン拡張デバイスの作製技術の略図を示す。
【図２Ｃ】ＭＯＳＦＥＴ内のソース／ドレイン拡張デバイスの作製技術の略図を示す。
【図２Ｄ】ＭＯＳＦＥＴ内のソース／ドレイン拡張デバイスの作製技術の略図を示す。
【図２Ｅ】ＭＯＳＦＥＴ内のソース／ドレイン拡張デバイスの作製技術の略図を示す。
【図２Ｆ】ＭＯＳＦＥＴ内のソース／ドレイン拡張デバイスの作製技術の略図を示す。
【符号の説明】
【００７４】
１０，３０…下層、１２，１３２…ソース／ドレイン層，１３，１４…シリコン含有層，１６…スペーサ，１８，１３５…ゲート酸化物層，１９…保護層，２０，１３４…オフセット層，２２…ゲート層，３２…ｎ型コレクタ層、３３，３６…分離層，３４…基層，３６…コンタクト層，３８…オフセット層，１３０…基板，１３８…リセス。
【図１Ａ】
2007537601.tif 000003
【図１Ｂ】
2007537601.tif 000004
【図１Ｃ】
2007537601.tif 000005
【図２Ａ】
2007537601.tif 000006
【図２Ｂ】
2007537601.tif 000007
【図２Ｃ】
2007537601.tif 000008
【図２Ｄ】
2007537601.tif 000009
【図２Ｅ】
2007537601.tif 000010
【図２Ｆ】
2007537601.tif 000011
【国際調査報告】
2007537601.tif 000012
2007537601.tif 000013
2007537601.tif 000014
2007537601.tif 000015
2007537601.tif 000016
2007537601.tif 000017