【事件の表示】
　特願２０１１−１７２４６９「半導体装置の製造方法」拒絶査定不服審判事件〔平成２５年　２月２１日出願公開、特開２０１３−　３８１９５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２３年８月７日の出願であって、その手続の経緯は以下のとおりである。
　平成２６年　４月　３日　審査請求
　平成２６年１２月２６日　拒絶理由通知
　平成２７年　３月　３日　意見書・手続補正書
　平成２７年１０月２６日　拒絶査定
　平成２８年　１月１５日　審判請求
第２　本願発明の進歩性について
１　本願発明
　本願の請求項１ないし５に係る発明は、平成２７年３月３日に提出された手続補正書により補正された特許請求の範囲の請求項１ないし５に記載された事項により特定されるものであって、そのうち請求項１に係る発明（以下「本願発明」という。）は、次のとおりのものと認める。 
「【請求項１】
　基板の一面上に薄膜抵抗体を成膜する第１成膜工程と、
　前記薄膜抵抗体における前記基板との接触面と反対の面で面接触するように、バリアメタルとして機能する接続層としての第１導体層を成膜する第２成膜工程と、
　前記第１導体層上に、前記第１導体層のエッチングマスクとして、アルミニウムからなる第２導体層を所定の形状で成膜する第３成膜工程と、
　前記第２導体層をエッチングマスクとして、前記第１導体層をエッチングして所定形状とするパターンニング工程と、
　前記第２導体層を除去するマスク除去工程と、
　前記薄膜抵抗体および前記第１導体層を覆うように、前記基板の一面上に層間絶縁膜を形成する第４成膜工程と、
　前記層間絶縁膜を貫通して前記第１導体層に到達するビアホールを形成するビアホール形成工程と、
　前記ビアホール内部にタングステンからなる導体を埋設して、タングステンプラグを形成するプラグ形成工程と、
　前記タングステンプラグと接続するように、前記層間絶縁膜上に配線層を形成する配線工程と、
　を備えることを特徴とする半導体装置の製造方法。」
２　引用文献１の記載事項と引用発明
（１）引用文献１の記載事項
　原査定の拒絶の理由に引用された、本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である米国特許出願公開第２００４／０２４５５７５号明細書（以下「引用文献１」という。）には、図面とともに、次の事項が記載されている。（当審注．下線は当審において付加し、訳は当審で作成した。以下において同じ。）
　ア　「[0032] 
FIGS.2-18 illustrate a methodology of integrating the fabrication of a thin film resistor (TFR) with the fabrication of a dual damascene semiconductor device in accordance with an aspect of the present invention. FIG.2 illustrates a metal interconnect 52 (e.g., aluminum, aluminum alloy, copper, copper alloy, tungsten, tungsten alloy) formed over a dielectric layer 50. The dielectric layer 50 can be formed over a semiconductor substrate and any number of intervening layers. The semiconductor and any intervening layers have been omitted from the Figures for clarity.
（訳：[0032] 
図２ないし１８は、本発明の一態様に基づく、薄膜抵抗体（ＴＦＲ）の製造とデュアルダマシン半導体デバイスの製造との統合方法を示す。図２は誘電層５０の上に形成された金属配線５２（例えば、アルミニウム、アルミニウム合金、銅、銅合金、タングステン、タングステン合金）を示す。誘電層５０は半導体基板及び任意の数の中間層の上に形成することができる。明瞭化のため、各図における半導体基板と各中間層の図示は省略する。
　イ　「[0033] 
As illustrated in FIG.2, an inter-level dielectric layer 54 is formed over the metal interconnect layer 52.
（訳：[0033]　
図２に示すように、金属配線層５２の上に層間誘電体層５４が形成される。
　ウ　「[0034] 
FIG. 3 illustrates the structure after a resistor material layer 56 is deposited over the inter-level dielectric layer 54. The resistor material layer 56 can be formed using a silicon chromium (SiCr) alloy, nickel chromium (NiCr) alloy, tantalum nitride, titanium nitride, tungsten, or any other suitable resistor material.
（訳：[0034]　
図３は層間誘電体層５４の上に抵抗体材料層５６が堆積された後の構造を示す。抵抗体材料層５６はシリコンクロム(SiCr)合金、ニッケルクロム(NiCr)合金、窒化タンタル、窒化チタン、タングステン、または他の任意の適切な抵抗体材料を用いて形成することができる。
　エ　「[0035] A photoresist layer 58 (FIG. 4) is formed and patterned over the thin film resistor material layer 56 and is used to define a TFR during an etching process. 
An etch 100 is performed on the resistor material layer 56 to form TFR 60 (FIG. 5). The TFR 60 formed by etching the resistor material layer 56 using the photoresist layer 58 as a masking layer.
（訳：[0035]　薄膜抵抗体材料層５６の上にフォトレジスト層５８（図４）が形成及びパターニングされ、エッチング工程においてＴＦＲの範囲を決めるために用いられる。
抵抗体材料層５６にエッチ１００が施され、ＴＦＲ６０（図５）が形成される。ＴＦＲ６０は、フォトレジスト層５８をマスク層として用いて抵抗体材料層５６をエッチングすることにより形成される。
　オ　「[0036] 
Following the formation of the TFR 60, a conductive contact layer 62 is formed over the TFR 60. The conductive contact layer 62 is employed to form contacts at a first end and a second end of the TFR 60.
The conductive contact layer 62 can be formed using titanium nitride, titanium tungsten, or any other suitable conductive material.
Following the formation of the contact layer 62, a patterned photoresist 64 is formed over the conductive contact layer 62 as illustrated in FIG. 7, and is used to pattern the conductive contact layer 62 at a location above or near the ends of the TFR 60.」
（訳：[0036]　
ＴＦＲ６０を形成した後、ＴＦＲ６０の上に導電コンタクト層６２が形成される。導電コンタクト層６２はＴＦＲ６０の第１の端部及び第２の端部においてコンタクトを形成するために用いられる。
導電コンタクト層６２は窒化チタン、チタンタングステン、または任意の他の適切な導電性材料を用いて形成することができる。
コンタクト層６２を形成した後、図７に示すように、導電コンタクト層６２の上にパターン化されたフォトレジスト６４が形成され、ＴＦＲ６０の両端の上または近くの位置にある導電コンタクト層６２をパターン化するために用いられる。
　カ　「[0037] 
An etch 110 is performed on the conductive contact layer 62 to form contacts 66 (FIG. 8) at first and second ends of the TFR 60. The contacts 66 are formed by etching the contact layer 62 using the photoresist layer 64 shown in FIG. 7 as a masking layer.
With the etching of the conductive contact layer 62, contact pads 66 are formed as shown in FIG. 8.
（訳：[0037]　
導電コンタクト層６２にエッチ１１０が施され、ＴＦＲ６０の第１の端部及び第２の端部にコンタクト６６が形成される（図８）。コンタクト６６は、図７に示されるフォトレジスト層６４をマスク層として用いてコンタクト層６２をエッチングすることにより形成される。
図８に示すように、導電コンタクト層６２のエッチングによりコンタクトパッド６６が形成される。
　キ　「[0038] 
After the formation of the contact pads 66, an etch stop layer 68 (FIG. 9) is formed over the TFR 60 and the inter-level dielectric layer 54. The etch stop layer 68 can be formed of silicon nitride, silicon carbide, silicon oxynitride, or combinations of one or all of these and other suitable layers, and any other suitable dielectric material that can be employed as an etch stop layer.
（訳：[0038]　
コンタクトパッド６６の形成後、ＴＦＲ６０及び層間誘電体層５４の上にエッチストップ層６８（図９）が形成される。エッチストップ層６８は、窒化ケイ素、炭化ケイ素、酸窒化ケイ素、又はこれらのうち１つ又は全てと他の適切な層との組合せ、あるいはエッチストップ層として利用可能な他の適切な誘電体材料により形成することができる。
　ク　「[0039] 
Following the formation of the etch stop layer 68, an inter-level dielectric layer 70 (FIG. 10) is formed over the etch stop layer 68.
（訳：[0039]　
エッチストップ層６８を形成した後、エッチストップ層６８の上に層間誘電体層７０（図１０）が形成される。
　ケ　「[0040] In one aspect of the invention, the inter-level dielectric layer 70 is formed using material from at least one of TEOS silicon oxides, PECVD silicon oxides, silicon nitrides, silicon oxynitrides, silicon carbides, spin-on glass (SOG) such as silsesquioxanes and siloxane, xerogels or any other suitable material. The inter-level dielectric layer 70 is planarized by a chemical mechanical polish (CMP). In one aspect of the present invention the thickness of the inter-level dielectric layer 70 is in the range from about 3000 Å to about 5000 Å. The thickness of the inter-level dielectric layer 70 is selected such that a subsequent laser trim process can be employed on the TFR 60 to trim the resistance value of the TFR 60 to a desired tolerance and value. The laser trim process is performed after fabrication of the semiconductor final structure.」
（訳：[0040]　本発明の一態様では、層間誘電体層７０は、ＴＥＯＳ酸化ケイ素、ＰＥＣＶＤ酸化ケイ素、窒化ケイ素、酸窒化ケイ素、炭化ケイ素、又は、シルセスキオキサン、シロキサン、キセロゲルその他適切な材料のスピンオングラス（ＳＯＧ）のうち、少なくとも一つを用いて形成される。層間誘電体層７０は化学機械研磨（ＣＭＰ）により平坦化してもよい。本発明の一態様では、層間誘電体層７０の厚さは約３０００Å〜約５０００Åの範囲にある。層間誘電体層７０の厚さは、後でＴＦＲ６０に対してレーザートリム処理を行い、ＴＦＲ６０の抵抗値を所望の許容誤差内の値とすることができるように選択される。レーザートリム処理は半導体の最終構造が製造された後に行われる。）
　コ　「[0041] After the formation of the inter-level dielectric layer 70, a patterned photoresist layer 72 (FIG. 11) is formed on the inter-level dielectric layer 70. The patterned photoresist layers 72 functions as an etch mask during the subsequent etching of vias and trenches in the dielectric layer 70. 
An etch 120 (FIG. 11) is performed on the inter-level dielectric layer 70 to form TFR vias 74 and 76 and a trench 78 in the inter-level dielectric layer 70.
（訳：[0041]　層間誘電体層７０を形成した後、層間誘電体層７０の上にパターン化されたフォトレジスト層７２が形成される（図１１）。パターン化されたフォトレジスト層７２は、後で層間誘電体層７０をエッチングしてビア及びトレンチを形成する際のエッチングマスクとして機能する。
層間誘電体層７０に対してエッチ１２０（図１１）を施すことにより、層間誘電体層７０内にＴＦＲビア７４及び７６、並びにトレンチ７８を形成する。
　サ　「[0042] The etching of the inter-level dielectric layer 70 in FIG. 11 can be performed using a dry etch process that is designed to stop on the etch stop layer 68. For example, the inter-level dielectric layer 70 can be anisotropically etched with a plasma gas(es), such as carbon tetrafloride (CF4) containing fluorine ions, in a commercially available etcher, such as a parallel plate RIE apparatus or, alternatively, an electron cyclotron resonance (ECR) plasma reactor to replicate the mask pattern of the patterned photoresist layer 72 to thereby create the TFR vias 74, 76 and the trench 78 in the inter-level dielectric layer 70. 」
（訳：[0042]　図１１の層間誘電体層７０のエッチングは、エッチストップ層６８の上で停止するように設計されたドライエッチ工程を用いて行われる。例えば、並行平板型ＲＩＥ装置などの市販のエッチング装置、あるいは、電子サイクロトロン共鳴（ＥＣＲ）プラズマリアクターにより、層間誘電体層７０に対してフッ素イオンを含む四フッ化炭素(CF4)などのプラズマガスを用いた異方性エッチングを行い、パターン化されたフォトレジスト層７２のマスクパターンを複製することによって、ＴＦＲビア７４及び７６並びにトレンチ７８を層間誘電体層７０内に形成することができる。）
　シ　「[0043] For example, a selective etch technique can be used to etch the material of the inter-level dielectric layer 70 at a relatively greater rate as compared to the rate that the material of the patterned photoresist 72 is etched. Additionally, the selective etch technique is used to etch the inter-level dielectric layer 70 at a relatively greater rate than the underlying etch stop layer 68. In the case of a silicon oxide dielectric layer 70 and a silicon nitride etch stop layer 68, any dry etch process with high silicon oxide to silicon nitride selectivity can be employed. The resultant structure is illustrated in FIG. 12 after the remaining patterned photoresist 72 is stripped.」
（訳：[0043]　例えば、層間誘電体層７０の材料に対するエッチングレートが、パターン化されたフォトレジスト７２の材料に対するエッチングレートよりも相対的に大きくなるように、選択的エッチング技術を用いることができる。さらに、層間誘電体層７０に対するエッチングレートが、その下のエッチストップ層６８に対するエッチングレートよりも相対的に大きくなるように、当該選択的エッチング技術を用いることができる。誘電体層７０が酸化ケイ素であり、エッチストップ層６８が窒化ケイ素である場合には、窒化ケイ素に対する酸化ケイ素の選択性が高い任意のドライエッチングを用いることができる。パターン化されたフォトレジスト７２の残存部分をはがした後の構造を図１２に示す。）
　ス　「[0044] Turning now to FIG. 13, the etch stop layer 68 is shown undergoing an etching process 130 wherein the patterned inter-level dielectric layer 70 serves as a hard mask. The etching process 130 can be a dry etch or a wet etch, that is highly selective to the etch stop layer 68 with respect to the patterned inter-level dielectric layer 70. It is to be appreciated that any suitable etch methodology for selectively etching the etch stop layer 68 over the patterned inter-level dielectric layer 70 can be employed. 
The etching process 130 extends the TFR vias 74 and 76 and the trench 78 through at least a portion of the stop layer 68, such that the TFR vias 74 and 76 provide contact access to the TFR 60 and the trench 78 extends to the top surface of the inter-level dielectric layer 54.」
（訳：[0044]　図１３は、エッチプロセス１３０中のエッチストップ層６８を示しており、パターン化された層間誘電体層７０がハードマスクとなっている。エッチプロセス１３０はドライエッチあるいはウェットエッチであり、パターン化された層間誘電体層７０に対して、エッチストップ層６８の選択性が高いものである。パターン化された層間誘電体層７０上のエッチストップ層６８を選択的にエッチングするための任意の適切なエッチング方法が利用可能であることを理解されたい。
エッチプロセス１３０はストップ層６８の少なくとも一部を通ってＴＦＲビア７４及び７６、並びにトレンチ７８を拡張し、ＴＦＲビア７４及び７６がＴＦＲ６０へ接続するコンタクトを提供し、トレンチ７８が層間誘電体層５４の上面まで延びるようにする。
　セ　「[0045] It is to be appreciated that during the etching of the etch stop layer 68, the contact pads 66 will protect the regions of the TFR 60 that would have been exposed to the etch process. The etch process used should therefore also have a high selectivity between the etch stop layer 68 and the contact pads 66. The etched TFR vias 74 and 76 will be used to provide electrical contact to the TFR 60 and a metal interconnect conductive line will be formed in the trench structure 78.」
（訳：[0045]　エッチストップ層６８のエッチング中、コンタクトパッド６６がエッチプロセスにさらされていたであろうＴＦＲ６０の領域を保護することに留意されたい。したがって、用いられるエッチプロセスはエッチストップ層６８とコンタクトパッド６６との間に高い選択性を有する必要がある。エッチされたＴＦＲビア７４及び７６はＴＦＲ６０に対する電気的接続を提供し、トレンチ構造７８内には金属相互接続導電線が形成される。）
　ソ　「[0046] Following the formation of the trench 78 and TFR vias 74 and 76 illustrated in FIG. 14, a patterned photoresist layer 80 (FIG. 15) is formed and used as a mask during the formation of a trench via 82 (FIG. 16). The trench via 82 is formed by etching from the top surface the underlying dielectric layer 54 to the conductive layer 52 through a patterned opening 81 in the photoresist layer 80 by an etch step 140. A selective etch technique can be used to etch the material of the inter-level dielectric layer 54 at a relatively greater rate as compared to the rate that the material of the patterned photoresist 80 and the underlying metal interconnect layer 52. The photoresist layer 80 is then stripped (e.g., ashing in an O2 plasma) to remove remaining portions of the photoresist layer 80. The resultant structure is illustrated in FIG. 16.」
（訳：[0046]　図１４に示すトレンチ７８並びにＴＦＲビア７４及び７６の形成に続いて、パターン化されたフォトレジスト層８０（図１５）が形成され、トレンチビア８２（図１６）の形成に際してマスクとして用いられる。エッチステップ１４０において、フォトレジスト層８０の中に設けられたパターン化された開口８１を通って、下にある誘電層５４の上面から導電層５２までをエッチングすることにより、トレンチビア８２が形成される。層間誘電体層５４の材料を、パターン化されたフォトレジスト８０及び下にある金属配線層５２の材料と比較して相対的に高いレートでエッチングするために、選択的エッチング技術を用いることができる。それからフォトレジスト層８０は、（例えば、Ｏ２プラズマ中でのアッシングにより）はがされて、フォトレジスト層８０の残存部分が除去される。結果として得られる構造を図１６に示す。）
　タ　「[0047] 
The TFR vias 74 and 76 and the trench 78 and trench via 82 are filled with a contact material (e.g., aluminum, aluminum alloy, copper, copper alloy, tungsten, tungsten alloy) as illustrated in FIG. 17, so as to form conductive contacts 86 and 88, conductive line 90 and trench contact 92 (FIG. 18).
（訳：[0047]　
図１７に示すように、ＴＦＲビア７４及び７６、並びにトレンチ７８並びにトレンチビア８２が、コンタクト材料（例えば、アルミニウム、アルミニウム合金、銅、銅合金、タングステン、タングステン合金）で充填され、導電コンタクト８６及び８８、並びに導電線９０及びトレンチコンタクト９２が形成される（図１８）。
（２）引用発明
　ア　上記（１）ア及びイの引用文献１の記載並びに引用文献１の図２の記載より、引用文献１には「半導体基板及び任意の数の中間層の上に誘電層５０を形成する工程」、「誘電層５０の上に金属配線層５２を形成する工程」及び「金属配線層５２の上に層間誘電体層５４を形成する工程」が記載されているといえる。
　イ　上記（１）ウ及びエの引用文献１の記載並びに引用文献１の図３ないし図５の記載より、引用文献１には「層間誘電体層５４の上にシリコンクロム合金からなるＴＦＲ６０を成膜する工程」が記載されているといえる。
　ウ　上記（１）オの引用文献１の記載及び引用文献１の図６の記載より、引用文献１には「ＴＦＲ６０の上に窒化チタン又はチタンタングステンからなる導電コンタクト層６２を形成する工程」が記載されているといえる。
　エ　上記（１）オ及びカの引用文献１の記載並びに引用文献１の図７及び図８の記載より、引用文献１には「導電コンタクト層６２の上に、前記導電コンタクト層６２のエッチングマスクとして、パターン化されたフォトレジスト層６４を形成する工程」が記載されているといえる。
　オ　上記（１）オ及びカの引用文献１の記載並びに引用文献１の図７及び図８の記載より、引用文献１には「パターン化されたフォトレジスト層６４をエッチングマスクとして、導電コンタクト層６２をエッチングしてコンタクトパッド６６を形成する工程」が記載されているといえる。
　カ　上記（１）キの引用文献１の記載及び引用文献１の図９の記載より、引用文献１には「ＴＦＲ６０及び層間誘電体層５４の上に誘電体材料からなるエッチストップ層６８を形成する工程」が記載されているといえる。
　キ　上記（１）ク及びケの引用文献１の記載及び引用文献１の図１０の記載より、引用文献１には「エッチストップ層６８の上に層間誘電体層７０を形成する工程」が記載されているといえる。
　ク　上記（１）コないしセの引用文献１の記載及び引用文献１の図１１ないし図１４の記載より、引用文献１には「層間誘電体層７０及びエッチストップ層６８を貫通してコンタクトパッド６６に到達するＴＦＲビア７４及び７６を形成する工程」が記載されているといえる。
　ケ　上記（１）タの引用文献１の記載並びに引用文献１の図１７及び図１８の記載より、引用文献１には「ＴＦＲビア７４及び７６にタングステンからなるコンタクト材料を充填して導電コンタクト８６及び８８を形成する工程」が記載されているといえる。
　コ　上記（１）アの引用文献１の記載より、引用文献１には「半導体装置の製造方法」が記載されているといえる。
　サ　上記（１）アないしタの引用文献１の記載、引用文献１の図２ないし図１８の記載、上記アないしコ、及び当該技術分野における技術常識より、引用文献１には下記の発明（以下「引用発明」という。）が記載されていると認められる。
「半導体基板及び任意の数の中間層の上に誘電層５０を形成する工程と、
　前記誘電層５０の上に金属配線層５２を形成する工程と、
　前記金属配線層５２の上に層間誘電体層５４を形成する工程と、
　前記層間誘電体層５４の上にシリコンクロム合金からなるＴＦＲ６０を成膜する工程と、
　前記ＴＦＲ６０の上に窒化チタン又はチタンタングステンからなる導電コンタクト層６２を形成する工程と、
　前記導電コンタクト層６２の上に、前記導電コンタクト層６２のエッチングマスクとして、パターン化されたフォトレジスト層６４を形成する工程と、
　前記パターン化されたフォトレジスト層６４をエッチングマスクとして、前記導電コンタクト層６２をエッチングしてコンタクトパッド６６を形成する工程と、
　前記ＴＦＲ６０及び前記層間誘電体層５４の上に誘電体材料からなるエッチストップ層６８を形成する工程と、
　前記エッチストップ層６８の上に層間誘電体層７０を形成する工程と、
　前記層間誘電体層７０及び前記エッチストップ層６８を貫通して前記コンタクトパッド６６に到達するＴＦＲビア７４及び７６を形成する工程と、
　前記ＴＦＲビア７４及び７６にタングステンからなるコンタクト材料を充填して導電コンタクト８６及び８８を形成する工程と、
　を備えることを特徴とする半導体装置の製造方法。」
３　引用文献２ないし４の記載事項と周知技術
（１）引用文献２の記載事項
　原査定の拒絶の理由に引用された、本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開平４−３６５３５２号公報（以下「引用文献２」という。）には、図面とともに、次の事項が記載されている。
「【０００６】
【課題を解決するための手段】本発明の半導体装置の製造方法は、
金配線上の絶縁膜にホールを形成する場合のマスクとしてアルミ等の、ウェットエッチング法で容易にエッチング除去可能な金属膜を用いる。
【０００７】
【実施例】次に、本発明について図面を参照して説明する。図１（ａ）〜（ｄ）は本発明の第１の実施例を説明するための半導体チップの断面図である。
【０００８】まず図１（ａ）に示すように、半導体基板１上に金配線２をメッキ法等により形成した後、第１の窒化シリコン膜３を形成する。次で平坦化のために全面にシリカ塗布膜４を形成したのちエッチバックをおこなう。さらに第２の窒化シリコン膜５を成長させ層間膜を形成する。
続いてアルミ膜６をスパッタ法又はＣＶＤ法等により形成する。
その後、全面にフォトレジスト膜７を塗布し、フォトマスクを用いて開口部１０Ａの形成をおこなう。次に図１（ｂ）に示すように、このフォトレジスト膜７をマスクとして、Ｃｌ
２
系等のガスを用いてアルミ膜６をエッチングし開口部１０Ｂを形成する。
【０００９】次に図１（ｃ）に示すように、
このアルミ膜６をマスクとしてＣＦ
４
＋Ｏ
２
　ガスにより、第１の窒化シリコン膜３を等方エッチングしてホール１１Ａを形成する。
アルミ膜をリン酸系の薬品を使ってウェット処理により除去する。
（２）引用文献３の記載事項
　本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開平９−２８９２１３号公報（以下「引用文献３」という。）には、図面とともに、次の事項が記載されている。
「【００１１】実施例１
本実施例は、Ａｌ系金属層上に直接レジストパターンを形成した例であり、これを図１を参照して説明する。本実施例で採用した被エッチング基板は、図１（ａ）に示すように層間絶縁膜等の下地材料層１上に、Ｔｉ層２およびＴｉＮ層３からなるＴｉ系材料層４、主導電層となるＷからなる高融点金属層５、
エッチングマスクとなるＡｌ系金属層６
・・・
【００１４】つぎに図１（ｂ）に示す状態の被エッチング基板を再び基板バイアス印加型ＥＣＲプラズマエッチング装置に戻し、
Ａｌ系金属層６パターンをエッチングマスクとして高融点金属層５をパターニングする。
・・・
プラズマエッチング終了後の被エッチング基板の状態を図１（ｃ）に示す。
【００１５】続けて同じ基板バイアス印加型ＥＣＲプラズマエッチング装置内でエッチングガスを切り替え、Ｔｉ系材料層４をパターニングすると同時に、
Ａｌ系金属層６パターンも除去する。
・・・
【００１６】本実施例によれば、
Ａｌ系金属層パターンをエッチングマスクにして高融点金属層をパターニングする
・・・
【００２４】以上、本発明を２例の実施例をもって説明したが、本発明はこれら実施例に何ら限定されるものではない。
【００２５】例えば、高融点金属層５としてブランケットＣＶＤによるＷを例示したが、Ｔａ、Ｍｏ等他の高融点金属やその合金、シリサイド等を用いてもよい。
Ａｌ系金属層６としては純Ａｌの他にＡｌ系金属配線形成用のＡｌ−ＳｉやＡｌ−Ｓｉ−Ｃｕ合金を用いることができる。
【００２６】Ａｌ系金属層の下地となるＴｉ系材料層としてはＴｉ層、ＴｉＮ層の他にＴｉＯＮ層やＴｉＷ層等を単層あるいは積層して用いてよい。また反射防止層７としてもＴｉＮの他にＴｉＯＮを用いることができる。その他被エッチング基板構成やプラズマエッチング装置、プラズマエッチング条件等は各種変更が可能である。」
（３）引用文献４の記載事項
　本願の出願前に日本国内又は外国において頒布され又は電気通信回線を通じて公衆に利用可能となった文献である特開平５−４７８３０号公報（以下「引用文献４」という。）には、図面とともに、次の事項が記載されている。
「【請求項１】　半導体基板(1)上に窒化チタン(TiN)膜(4）,白金(Pt)膜(5),金(Au)膜(6)を順に被着する工程と,
次いで,該Au膜(6)上の所定領域にアルミニウム(Al)膜(7)を形成し，
該Al膜(7)をマスクにして,スパッタガスを用いた逆スパッタ法により該Au膜(6)及び該Pt膜(5)をエッチングする
次いで，
該Al膜(7)をエッチング除去する
次いで,該Au膜(6)上にレジスト膜(8)を形成し,該レジスト膜(8)をマスクにして，該TiN膜(4）をエッチングする工程と,
次いで，該基板を熱処理する工程とを有することを特徴とする半導体装置の製造方法。
・・・
【００１１】
【実施例】図１ (A)〜(C) は本発明の実施例を説明する断面図である。図において，半導体基板としてのシリコン(Si)基板１上に形成されたAl配線２上に，層間絶縁膜としてりん珪酸ガラス(PSG)膜３を成長し，Al配線２上を開口する。
【００１２】次いで, スパッタ法により，基板上に厚さ5000ÅのTiN 膜４, 厚さ1000ÅのPt膜５, 厚さ5000ÅのAu膜６を順に被着する。
図１(B) において，スパッタ法により，基板上に厚さ3000ÅのAl膜７を被着し，通常のリソグラフィを用いてパターニングしてボンディングパッド形成部にAl膜７を残す。
【００１３】次いで，残った
Al膜７をエッチングマスクにして，逆スパッタによりAu膜６，Pt膜５をエッチングする。
Au，Ptの逆スパッタ条件
スパッタガス： Ar
ガス圧力　　： 3 mm Torr
RF　電力　　： 1.5 KW
バイアス電圧： 200 V
次いで，
Al膜７をリン酸でエッチング除去する。
・・・
【００１７】次に工程の概略を説明する。
(1) バルク工程を完成する（バイポーラ素子を形成）。
(2) １層目Al膜を被着する。
(3）パターニングして１層目Al配線を形成する。
(4）PSG 膜を成長する。
(5) PSG 膜にボンディングパッド接続部を開口する。
(6) TiN/Pt/Au をスパッタする。
(7) 
Al膜をマスクにして, Arを用いた逆スパッタによりAu＋Ptをエッチングする
(8) 
Al膜を除去する
(9) レジスト膜をマスクにして，TiN 膜をドライエッチングする。
(10) 450℃の熱処理を行う。」
（４）周知技術
　上記（１）ないし（３）より、半導体装置の製造において、アルミニウム層をエッチングマスクとして用いることは、引用文献２ないし４にみられるように、本願の出願の前に当該技術分野において周知の技術と認められる。
４　本願発明と引用発明との対比
（１）本願発明と引用発明とを対比する。
　ア　引用発明における「半導体基板」、「任意の数の中間層」、「誘電層５０」、「金属配線層５２」及び「層間誘電体層５４」を合わせたものは、ＴＦＲ６０を成膜する際の土台となるものであり、「半導体基板」を含むものであるから、本願発明の「基板」に相当するといえる。
　また、上記２（１）アの引用文献１の記載より、引用発明における「ＴＦＲ６０」は、本願発明の「薄膜抵抗体」に相当するといえる。
　また、上記２（１）ウ及びエの引用文献１の記載並びに引用文献１の図３ないし図５の記載より、引用発明における「ＴＦＲ６０」（本願発明における「薄膜抵抗体」に相当）は、「『半導体基板』、『任意の数の中間層』、『誘電層５０』、『金属配線層５２』及び『層間誘電体層５４』を合わせたもの」（本願発明における「基板」に相当）の「一面上」に成膜されているといえる。
　そうすると、本願発明と引用発明とは「基板の一面上に薄膜抵抗体を成膜する第１成膜工程」を備える点において共通するといえる。
　イ　引用発明における「導電コンタクト層６２」は、導電性を有するコンタクト層であるから、「接続層」としての「導体層」であるといえる。したがって、引用発明における「導電コンタクト層６２」は、後述する相違点１に係る相違を除き、本願発明における「第１導体層」に相当するといえる。
　また、上記２（１）オの引用文献１の記載及び引用文献１の図６の記載より、引用発明における「導電コンタクト層６２」は、「ＴＦＲ６０」（本願発明における「薄膜抵抗体」に相当）における「『半導体基板』、『任意の数の中間層』、『誘電層５０』、『金属配線層５２』及び『層間誘電体層５４』を合わせたもの」（本願発明における「基板」に相当）との接触面と反対の面で面接触するように形成されているといえる。
　また、上記２（１）オの引用文献１の記載及び引用文献１の図６の記載より、引用発明における「導電コンタクト層６２」は膜状であるといえ、「導電コンタクト層６２」の形成は「成膜」であるといえる。
　そうすると、本願発明と引用発明とは、「前記薄膜抵抗体における前記基板との接触面と反対の面で面接触するように、接続層としての第１導体層を成膜する第２成膜工程」を備える点において共通し、下記相違点１において相違するといえる。
　ウ　引用発明における「パターン化されたフォトレジスト層６４」は、「導電コンタクト層６２」（本願発明の「第１導体層」に相当）のエッチングマスクであり、「層」である。したがって、引用発明における「パターン化されたフォトレジスト層６４」と本願発明における「第２導体層」とは、「第１導体層のエッチングマスク」である点、及び「第２の層」である点において共通し、後述する相違点２において相違するといえる。
　また、上記２（１）オの引用文献１の記載及び引用文献１の図７の記載より、引用発明における「パターン化されたフォトレジスト層６４」は、「所定の形状で成膜」されるものであるといえる。
　そうすると、本願発明と引用発明とは、「前記第１導体層上に、前記第１導体層のエッチングマスクとして、第２の層を所定の形状で成膜する第３成膜工程」を備える点において共通し、下記相違点２において相違するといえる。
　エ　上記ウのとおり、引用発明における「パターン化されたフォトレジスト層６４」と本願発明における「第２導体層」とは、「第２の層」である点において共通するといえる。
　また、上記２（１）オ及びカの引用文献１の記載並びに引用文献１の図７及び図８の記載より、引用発明における「前記パターン化されたフォトレジスト層６４をエッチングマスクとして、前記導電コンタクト層６２をエッチングしてコンタクトパッド６６を形成する工程」は、「パターン化されたフォトレジスト層６４」（「第２の層」）をエッチングマスクとして、「導電コンタクト層６２」（本願発明における「第１導体層」に相当）をエッチングして所定形状とするパターンニング工程であるといえる。
　そうすると、本願発明と引用発明とは、「前記第２の層をエッチングマスクとして、前記第１導体層をエッチングして所定形状とするパターンニング工程」を備える点において共通し、下記相違点２において相違するといえる。
　オ　上記２（１）オ及びカの引用文献１の記載、引用文献１の図７及び図８の記載、並びに本願出願時における技術常識より、引用発明において、「前記パターン化されたフォトレジスト層６４をエッチングマスクとして、前記導電コンタクト層６２をエッチングしてコンタクトパッド６６を形成する工程」の後、「パターン化されたフォトレジスト層６４」を除去していることは明らかであるといえる。
　そして、上記ウのとおり、引用発明における「パターン化されたフォトレジスト層６４」と本願発明における「第２導体層」とは、「第２の層」である点において共通するといえる。
　そうすると、本願発明と引用発明とは、「前記第２の層を除去するマスク除去工程」を備える点において共通し、下記相違点２において相違するといえる。
　カ　上記２（１）キないしケの引用文献１の記載並びに引用文献１の図９及び図１０の記載より、引用発明における「エッチストップ層６８」及び「層間誘電体層７０」は、いずれも層間に形成される絶縁体の膜であるといえるから、引用発明における「エッチストップ層６８」と「層間誘電体層７０」を合わせたものは、本願発明における「層間絶縁膜」に相当するといえる。
　また、上記２（１）カの引用文献１の記載より、引用発明における「コンタクトパッド６６」は、「導電コンタクト層６２」（本願発明における「第１導体層」に相当）をエッチングすることにより形成されるものであるから、上記「コンタクトパッド６６」は、「導電コンタクト層６２」と同様、本願発明における「第１導体層」に相当するものであるといえる。
　また、上記２（１）キないしケの引用文献１の記載並びに引用文献１の図９及び図１０の記載より、引用発明における「『エッチストップ層６８』と『層間誘電体層７０』を合わせたもの」（本願発明における「層間絶縁膜」に相当）は、「ＴＦＲ６０」（本願発明の「薄膜抵抗体」に相当）及び「コンタクトパッド６６」（本願発明における「第１導体層」に相当）を覆うように、「『半導体基板』、『任意の数の中間層』、『誘電層５０』、『金属配線層５２』及び『層間誘電体層５４』を合わせたもの」（本願発明における「基板」に相当）の一面上に形成されるものであるといえる。
　そうすると、引用発明における「前記ＴＦＲ６０及び前記層間誘電体層５４の上に誘電体材料からなるエッチストップ層６８を形成する工程」及び「前記エッチストップ層６８の上に層間誘電体層７０を形成する工程」は、本願発明における「前記薄膜抵抗体および前記第１導体層を覆うように、前記基板の一面上に層間絶縁膜を形成する第４成膜工程」に相当するといえる。
　キ　上記オのとおり、引用発明における「『エッチストップ層６８』と『層間誘電体層７０』を合わせたもの」は、本願発明における「層間絶縁膜」に相当するといえ、引用発明における「コンタクトパッド６６」は、本願発明における「第１導体層」に相当するといえる。
　また、引用発明における「ＴＦＲビア７４及び７６」は、本願発明における「ビアホール」に相当するといえる。
　そうすると、引用発明における「前記層間誘電体層７０及び前記エッチストップ層６８を貫通して前記コンタクトパッド６６に到達するＴＦＲビア７４及び７６を形成する工程」は、本願発明における「前記層間絶縁膜を貫通して前記第１導体層に到達するビアホールを形成するビアホール形成工程」に相当するといえる。
　ク　上記カのとおり、引用発明における「ＴＦＲビア７４及び７６」は、本願発明における「ビアホール」に相当するといえる。
　また、引用発明における「導電コンタクト８６及び８８」は、タングステンからなる導電性のコンタクトであるから、本願発明における「タングステンプラグ」に相当するといえる。
　そうすると、引用発明における「前記ＴＦＲビア７４及び７６にタングステンからなるコンタクト材料を充填して導電コンタクト８６及び８８を形成する工程」は、本願発明における「前記ビアホール内部にタングステンからなる導体を埋設して、タングステンプラグを形成するプラグ形成工程」に相当するといえる。
（２）以上から、本願発明と引用発明とは、下記アの点で一致し、下記イの点で相違すると認める。
　ア　一致点
「基板の一面上に薄膜抵抗体を成膜する第１成膜工程と、
　前記薄膜抵抗体における前記基板との接触面と反対の面で面接触するように、接続層としての第１導体層を成膜する第２成膜工程と、
　前記第１導体層上に、前記第１導体層のエッチングマスクとして、第２の層を所定の形状で成膜する第３成膜工程と、
　前記第２の層をエッチングマスクとして、前記第１導体層をエッチングして所定形状とするパターンニング工程と、
　前記第２の層を除去するマスク除去工程と、
　前記薄膜抵抗体および前記第１導体層を覆うように、前記基板の一面上に層間絶縁膜を形成する第４成膜工程と、
　前記層間絶縁膜を貫通して前記第１導体層に到達するビアホールを形成するビアホール形成工程と、
　前記ビアホール内部にタングステンからなる導体を埋設して、タングステンプラグを形成するプラグ形成工程と、
　を備えることを特徴とする半導体装置の製造方法。」
　イ　相違点
　・相違点１
　本願発明では、「第１導体層」が「バリアメタルとして機能する」ものであるのに対し、引用発明では、「導電コンタクト層６２」（本願発明における「第１導体層」に相当）が「バリアメタルとして機能する」ものとは特定されていない点。
　・相違点２
　本願発明では、「第２の層」が「アルミニウムからなる第２導体層」であるのに対し、引用発明では、「第２の層」が「フォトレジスト層６４」であり、「アルミニウムからなる第２導体層」とは特定されていない点。
　・相違点３
　本願発明は「前記タングステンプラグと接続するように、前記層間絶縁膜上に配線層を形成する配線工程」を備えるのに対し、引用発明では、当該配線工程を備えるとは特定していない点。
５　相違点についての検討
（１）相違点１及び２について
　ア　上記３（４）のとおり、半導体装置の製造において、アルミニウム層をエッチングマスクとして用いることは、本願の出願前に当該技術分野において周知の技術であった（以下、上記技術を「周知技術」という。）。
　また、アルミニウム層が「導体層」であることは、当業者にとっては明らかである。
　したがって、引用発明において「導電コンタクト層６２」（本願発明における「第１導体層」に相当）をエッチングする際のエッチングマスクとして、「フォトレジスト層６４」に代えてアルミニウム層（本願発明における「アルミニウムからなる第２の導体層」に相当）を用いることは、当業者であれば容易になし得たことである。
　イ　また、上記２（１）オ及びカの引用文献１の記載、引用文献１の図６及び図７の記載、並びに本願出願時における技術常識より、引用発明において、「フォトレジスト層６４」に代えて「アルミニウム層」をエッチングマスクとして用いた場合には、シリコンクロム合金からなる「ＴＦＲ６０」と「アルミニウム層」との間に、窒化チタン又はチタンタングステンからなる「導電コンタクト層６２」が介在することとなり、当該「導電コンタクト層６２」が「ＴＦＲ６０」と「アルミニウム層」との間のバリアメタルとして機能することは、当業者にとっては明らかであるといえる。
　ウ　以上より、引用発明において「導電コンタクト層６２」（本願発明における「第１導体層」に相当）をエッチングする際のエッチングマスクとして、「フォトレジスト層６４」に代えて「アルミニウム層」（本願発明における「アルミニウムからなる第２の導体層」に相当）を用いることにより、上記相違点１及び２に係る構成とすることは、当業者であれば容易になし得たことである。
（２）相違点３について
　引用発明における「導電コンタクト８６及び８８」が、「層間誘電体層７０」の上にある配線と「ＴＦＲ６０」とを電気的に接続するためのものであることは当業者にとって明らかであるから、引用発明において、「層間誘電体層７０」の上に配線層を形成して「導電コンタクト８６及び８８」と接続することにより、相違点３に係る構成とすることは、当業者であれば容易になし得たことである。
６　本願発明の作用効果について
　相違点１ないし３を総合的に勘案しても、本願発明の奏する作用効果は、引用発明及び周知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
７　まとめ
　以上のとおり、本願発明は、引用発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないものである。
第３　結言
　したがって、本願の請求項１に係る発明は、特許法第２９条第２項の規定により特許を受けることができないから、その余の請求項について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。