(57)【要約】【課題】タッチパネルを別途に接合しなくても、液晶セルギャップの変化を読み出すことができる回路を構成してタッチスクリーン機能を具現することができる液晶表示装置の提供。【解決手段】本発明による液晶表示装置は、タッチスクリーン機能を有ており、複数のゲート線と、ゲート線に交差した複数のデータ線と、データ線と絶縁されデータ線と平行に形成された信号線とを含む。ゲート線とデータ線とにより囲まれて形成されたマトリックス状の複数の画素領域にはそれぞれ第１ないし第３スイッチング素子が形成されている。ここで、第１スイッチング素子のゲート電極はゲート線Ｇｎに接続され、ソース電極はデータ線に接続され、ドレイン電極は画素電極に接続されている。画素電極と共通電極間には液晶容量と蓄積容量が形成される。この時、液晶容量は液晶セルギャップの変化によってその値が変わる。第２及び第３スイッチング素子は液晶容量の変化を読み出すために形成されたものであって、第２スイッチング素子のソース電極は画素電極に接続され、ドレイン電極は信号線に接続され、ゲート電極は前段ゲート線Ｇｎ−１に接続される。また、第３スイッチング素子のソース電極はデータ線に接続され、ドレイン電極は画素電極に接続されて、ゲート電極は２段前のゲート線Ｇｎ−２に接続される。各信号線はそれぞれ信号増幅部に接続される。【選択図】図３
2007510949.tif 000002
【特許請求の範囲】
【請求項１】
走査信号を伝達する複数のゲート線と、
前記ゲート線に交差する複数のデータ線と、
前記データ線と平行に形成された複数の信号線と、
前記ゲート線と前記データ線とにより囲まれて形成されたマトリックス状の複数の画素領域それぞれに形成された２以上のスイッチング素子と、
前記２以上のスイッチング素子の動作に応じて前記信号線に印加された信号を受ける信号増幅部と、
を含むことを特徴とするタッチスクリーン機能を有する液晶表示装置。
【請求項２】
前記スイッチング素子はそれぞれの画素領域に３つずつ形成され、
３つの前記スイッチング素子のうち第１スイッチング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、
第２スイッチング素子は前段のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を充電させ、
第３スイッチング素子は２段前のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を前記信号線に印加することを特徴とする、請求項１に記載のタッチスクリーン機能を有する液晶表示装置。
【請求項３】
前記スイッチング素子はそれぞれの画素領域に２つずつ形成され、
第１スイッチング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、
第２スイッチング素子は以前のゲート線にゲートオン信号が印加される時オンして前のフレーム時間に充電されたデータ電圧を前記信号線に印加することを特徴とする、請求項１に記載のタッチスクリーン機能を有する液晶表示装置。
【請求項４】
絶縁基板と、
前記絶縁基板上に形成されるゲート線と、
前記ゲート線を覆うゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、
前記データ線と平行に形成される信号線と、
前記ゲート線及び前記データ線に電気的に接続された第１薄膜トランジスタと、
前段ゲート線及び前記信号線に電気的に接続された第２薄膜トランジスタと、
２段前のゲート線及び前記データ線に電気的に接続された第３薄膜トランジスタと、
前記第１ないし第３薄膜トランジスタ、前記データ線及び前記信号線を覆っており、前記第１ないし第３薄膜トランジスタそれぞれのドレイン電極を露出する第１ないし第３接触穴を有する保護膜と、
前記第１ないし第３接触穴を介して前記第１ないし第３ドレイン電極に接続された画素電極と、
を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置。
【請求項５】
前記第３薄膜トランジスタは前段画素領域に形成され、
前記第３ドレイン電極は該画素領域にまで延長され前記第３接触穴を介して該画素電極に接続されていることを特徴とする、請求項４に記載のタッチスクリーン機能を有する液晶表示装置。
【請求項６】
絶縁基板上にゲート線及び第１ないし第３ゲート電極を含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に第１ないし第３半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記ゲート線と交差するデータ線と、前記第１ないし第３半導体パターンに電気的に接続された第１ないし第３ソース電極及び第１ないし第３ドレイン電極と、前記第２ソース電極に接続された信号線と、を含むデータ配線を形成する段階と、
前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、
前記保護膜に前記第１ないし第３ドレイン電極を露出する第１ないし第３接触穴を形成する段階と、
前記第１ないし第３接触穴を介して前記第１ないし第３ドレイン電極に接続された画素電極を形成する段階と、
を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置の製造方法。
【請求項７】
前記第３ドレイン電極は前段画素領域から該画素領域にまで延長されるように形成され、該画素電極に前記第３接触穴を介して接続されるように形成されることを特徴とする、請求項６に記載のタッチスクリーン機能を有する液晶表示装置の製造方法。
【請求項８】
絶縁基板と、
前記絶縁基板上に形成されるゲート線と、
前記ゲート線を覆っているゲート絶縁膜と、
前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、
前記データ線と平行に形成された信号線と、
前記ゲート線及び前記データ線に電気的に接続された第１薄膜トランジスタと、
前段ゲート線及び前記信号線に電気的に接続された第２薄膜トランジスタと、
前記第１及び第２薄膜トランジスタ、前記データ線及び前記信号線を覆っており、前記第１及び第２薄膜トランジスタそれぞれのドレイン電極を露出する第１及び第２接触穴を有する保護膜と、
前記第１及び第２接触穴を介して前記第１及び第２ドレイン電極に接続された画素電極と、
を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置。
【請求項９】
絶縁基板上にゲート線と第１及び第２ゲート電極とを含むゲート配線を形成する段階と、
前記ゲート配線を覆うゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜上に第１及び第２半導体パターンを形成する段階と、
前記ゲート絶縁膜上に前記ゲート線と交差するデータ線と、前記第１及び第２半導体パターンに電気的に接続された第１及び第２ソース電極と第１及び第２ドレイン電極と、前記第２ソース電極に接続された信号線と、を含むデータ配線を形成する段階と、
前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、
前記保護膜に前記第１及び第２ドレイン電極を露出する第１及び第２接触穴を形成する段階と、
前記第１及び第２接触穴を介して前記第１及び第２ドレイン電極に接続された画素電極を形成する段階と、
を含むことを特徴とする、タッチスクリーン機能を有する液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はタッチスクリーン機能を有する液晶表示装置に係り、さらに詳細には液晶セルギャップ変化による液晶セル容量変化を利用してタッチスクリーン機能を有するように構成された液晶表示装置に関する。
【背景技術】
【０００２】
一般的に、液晶表示装置は、両基板間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強度を調節して基板に透過される光量を調節することによって、所望する画像信号を得る表示装置である。
最近、入力手段としてタッチスクリーンパネル（Ｔｏｕｃｈ  Ｓｃｒｅｅｎ  Ｐａｎｅｌ：ＴＳＰ）が多く利用されているが、これはユーザーの入力操作を座標値で読み、座標値に対応する情報を受け付ける装置である。
【０００３】
従来には液晶表示装置にタッチスクリーン機能を付加するために、液晶パネルの表面に別途のタッチパネルを積層接合して用いることが一般的であった。
しかし、液晶パネルに前記のようにタッチパネルを接合した構造の液晶表示装置は、液晶パネル上に再現された画像の表示光がタッチパネルを透過する過程で発生する光の視差により表示の浮遊感が甚だしくなって良好な画像を提供することができなかった。
【０００４】
また、両パネルの接合工程を必要とするため工程数が増え、製作に多くの時間が必要となり製造費用が上昇するようになる問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、上述した問題点に鑑みたものであって、タッチパネルを別途に接合しなくても、液晶セルギャップの変化を読み出すことができる回路を構成してタッチスクリーン機能を具現することができる液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
前記の目的を達成するための本発明のタッチスクリーン機能を有する液晶表示装置は、走査信号を伝達する複数のゲート線と、前記ゲート線に交差された複数のデータ線と、前記データ線と平行に形成された複数の信号線と、前記ゲート線とデータ線とにより囲まれて形成されたマトリックス状の複数の画素領域にそれぞれ形成された２以上のスイッチング素子と、前記２以上のスイッチング素子の動作によって前記信号線に印加された信号を受ける信号増幅部と、を含んで構成される。
【０００７】
この時、前記スイッチング素子はそれぞれの画素領域に３つずつ形成され、３つのうちの第１スイッチング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、第２スイッチング素子は前段のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を充電させ、第３スイッチング素子は２段前のゲート線にゲートオン信号が印加される時オンして前段のデータ電圧を前記信号線に印加することができる。
【０００８】
また、前記スイッチング素子はそれぞれの画素領域に２つずつ形成され、第１スイッチング素子は該ゲート線にゲートオン信号が印加される時オンして該データ電圧を充電させ、第２スイッチング素子は前段のゲート線にゲートオン信号が印加される時オンして前のフレーム時間に充電されたデータ電圧を前記信号線に印加することができる。
一方、本発明の一つの実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されるゲート線と、前記ゲート線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、前記データ線と平行に形成される信号線と、前記ゲート線及び前記データ線に電気的に接続された第１薄膜トランジスタと、前段ゲート線及び前記信号線に電気的に接続された第２薄膜トランジスタと、２段前のゲート線及び前記データ線に電気的に接続された第３薄膜トランジスタと、前記第１ないし第３薄膜トランジスタ、前記データ線、及び前記信号線を覆っており、前記第１ないし第３薄膜トランジスタそれぞれのドレイン電極を露出する第１ないし第３接触穴を有する保護膜と、前記第１ないし第３接触穴を介して前記第１ないし第３ドレイン電極に接続される画素電極と、を含んで構成される。
【０００９】
ここで、前記第３薄膜トランジスタは前段画素領域に形成されて、第３ドレイン電極は該画素領域にまで延長されて前記第３接触穴を介して該画素電極に接続されることが望ましい。
本発明の一つの実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート線及び第１ないし第３ゲート電極を含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に第１ないし第３半導体パターンを形成する段階と、前記ゲート絶縁膜上に前記ゲート線と交差するデータ線、前記第１ないし第３半導体パターンに電気的に接続された第１ないし第３ソース電極と第１ないし第３ドレイン電極、及び前記第２ソース電極に連結された信号線を含むデータ配線を形成する段階と、前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、前記保護膜に前記第１ないし第３ドレイン電極を露出する第１ないし第３接触穴を形成する段階と、前記第１ないし第３接触穴を介して前記第１ないし第３ドレイン電極に接続される画素電極を形成する段階と、を含んで構成される。
【００１０】
この時、前記第３ドレイン電極は前段画素領域から該画素領域にまで延長されるように形成して、該画素電極に前記第３接触穴を介して接続されるように形成することが望ましい。
本発明の他の実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板は、絶縁基板と、前記絶縁基板上に形成されるゲート線と、前記ゲート線を覆うゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート線と交差して画素領域を定義するデータ線と、前記データ線と平行に形成される信号線と、前記ゲート線及び前記データ線に電気的に接続された第１薄膜トランジスタと、前段ゲート線及び前記信号線に電気的に接続された第２薄膜トランジスタと、前記第１及び第２薄膜トランジスタ、前記データ線、及び前記信号線を覆っており、前記第１及び第２薄膜トランジスタそれぞれのドレイン電極を露出する第１及び第２接触穴を有する保護膜と、前記第１及び第２接触穴を介して前記第１及び第２ドレイン電極に接続される画素電極と、を含んで構成される。
【００１１】
本発明の他の実施形態によるタッチスクリーン機能を有する液晶表示装置用薄膜トランジスタ基板の製造方法は、絶縁基板上にゲート線及び第１及び第２ゲート電極を含むゲート配線を形成する段階と、前記ゲート配線を覆うゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に第１及び第２半導体パターンを形成する段階と、前記ゲート絶縁膜上に前記ゲート線と交差するデータ線と、前記第１及び第２半導体パターンに電気的に接続された第１及び第２ソース電極と第１及び第２ドレイン電極と、前記第２ソース電極に接続された信号線とを含むデータ配線を形成する段階と、前記半導体パターン及び前記データ配線を覆う保護膜を形成する段階と、前記保護膜に前記第１及び第２ドレイン電極を露出する第１及び第２接触穴を形成する段階と、前記第１及び第２接触穴を介して前記第１及び第２ドレイン電極に接続された画素電極と、を形成する段階を含んで構成される。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照して本発明の望ましい実施形態を説明する。
図１は、液晶パネルがタッチされていない初期状態の液晶配向構造を示す図面であって、図２は、液晶パネルがタッチされた時のセルギャップ変化による液晶の配向構造を示す図面である。
液晶パネルがタッチされた場合、図２に示すように液晶セルギャップ及び液晶配向が変化することが分かる。
【００１３】
液晶セル内の液晶配向変化とセルギャップ変化とはまもなく画素のキャパシタンス変化をもたらす。
一般的に、液晶パネルの各画素が占めるキャパシタンスは液晶容量Ｃｌｃと蓄積容量Ｃｓｔとの合計になる。
ここで、蓄積容量Ｃｓｔは常に一定であり、前記液晶容量Ｃｌｃは次の数式１のように表示されることができる。
【００１４】
【数１】
2007510949.tif 000003
ここで、ε0εrは液晶の誘電定数であって、Ａは画素の断面積であって、ｄはセルギャップである。
したがって、液晶は、垂直及び水平方向によって誘電率が相異なる誘電異方性を有するため、液晶パネルがタッチされた場合、前記誘電定数及びセルギャップの変化によって、液晶容量Ｃｌｃの値は変わるようになる。
【００１５】
それゆえ、本発明はこのような液晶容量Ｃｌｃの変化を電気的信号で読み出してタッチスクリーン機能を具現することができるようにする。
図３は本発明の第１実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。
図３に示したように、本発明の第１実施形態による液晶表示装置は、走査信号を伝達する複数のゲート線Ｇｎ、Ｇｎ−１、Ｇｎ−２、・・・と前記ゲート線Ｇｎ、Ｇｎ−１、Ｇｎ−２、・・・に交差しており画像データを伝達する複数のデータ線Ｄａｔａが形成されている。
【００１６】
また、前記データ線Ｄａｔａと絶縁されて形成された複数の信号線１０は前記データ線Ｄａｔａと平行に形成されている。
前記ゲート線Ｇｎ、Ｇｎ−１、Ｇｎ−２、・・・とデータ線Ｄａｔａとにより囲まれて形成されたマトリックス状の複数の画素領域には、それぞれ第１ないし第３スイッチング素子ＴＦＴ１、ＴＦＴ２、ＴＦＴ３が形成されている。この時、前記第１ないし第３スイッチング素子は薄膜トランジスタであることが望ましい。
【００１７】
ここで、前記第１スイッチング素子ＴＦＴ１のゲート電極は前記ゲート線Ｇｎに接続され、ソース電極は前記データ線Ｄａｔａに接続され、ドレイン電極は液晶パネルの下部基板に形成された画素電極Ｐに接続されている。また、前記下部基板に対向して形成された上部基板には共通電極Ｃｏｍが形成されている。
画素電極Ｐと共通電極Ｃｏｍとの間には液晶物質が満たされており、これを等価的に液晶容量Ｃｌｃで示した。そして、前記液晶容量Ｃｌｃに印加される電圧を維持するための蓄積容量Ｃｓｔが形成され、前記液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは液晶表示装置が駆動しなければならない負荷として作用する。
【００１８】
ここで、前記液晶容量Ｃｌｃは液晶セルギャップの変化によってその値が変わるようになるが、前記第２及び第３スイッチング素子ＴＦＴ２、ＴＦＴ３はこの液晶容量Ｃｌｃの変化を読み出すために形成されたものであって、その構造は次のようである。
前記第２スイッチング素子ＴＦＴ２のソース電極は前記画素電極Ｐに接続され、ドレイン電極は前記信号線１０に接続され、ゲート電極は前段ゲート線Ｇｎ−１に接続されている。
【００１９】
また、前記第３スイッチング素子ＴＦＴ３のソース電極は前記データ線Ｄａｔａに接続され、ドレイン電極は前記画素電極Ｐに接続され、ゲート電極は二番目前段ゲート線Ｇｎ−２に接続されている。
信号線１０はそれぞれ信号増幅部２０に接続され、信号増幅部２０はオンしている前記第２または第３スイッチング素子ＴＦＴ２、ＴＦＴ３の動作により信号線１０に印加された信号を基準電圧ＲＥＦと比較して増幅することによって、液晶パネルの該位置でセルギャップ変化があるか否かを検知することができるようになる。
【００２０】
以下より、本発明の第１実施形態による液晶表示装置の動作を説明する。
液晶表示装置は、ゲート駆動信号であるゲートパルスにより前記複数のゲート線に順次的にゲートオン信号が印加されることによって、クロック信号に同期してデータ信号がすべてのデータ線に印加されて、画像を表示する。
まず、二番目前段ゲート線Ｇｎ−２にゲートオン信号が印加されると、前記第３スイッチング素子ＴＦＴ３がオンされて二番目前段画素領域に印加されるデータ電圧Ｖｄａｔａが画素電圧に充電される。
【００２１】
この時、前記画素に充電される電荷量Ｑは次の数式２のように表示される。
（数２）
Ｑ＝セル容量×Ｖｄａｔａ
すなわち、電荷量は一定であるので、液晶セルの容量（具体的に、液晶容量）の変化に応じて、印加されるデータ電圧Ｖｄａｔａが変わるようになる。
【００２２】
次に、第１前段ゲート線Ｇｎ−１にゲートオン信号が印加されることによって前記第２スイッチング素子ＴＦＴ２がオンすると、セルに充電された電圧が信号線１０に印加されて前記信号増幅部２０に入力される。
この時、前記信号増幅部２０は信号線１０に印加された信号を基準電圧ＲＥＦと比較して増幅することによって、充電された電圧の変化を検知して液晶パネルの該位置でセルギャップ変化があるか否かを判断することができる。
【００２３】
次に、該ゲート線Ｇｎにゲートオン信号が印加されることによって前記第１スイッチング素子ＴＦＴ１がオンすると、該データ電圧Ｖｄａｔａは画素電圧に充電される。
もし、該画素領域でセルギャップ変化が起こったと仮定するならば、該画素のセルギャップ変化を読み出すための動作で、二番目前段ゲート線にオン信号が印加されて二番目前段画素領域に充電されるデータ電圧が該画素領域に一時的に充電されるが、これはフレーム時間に比べて非常に短い時間であるので肉眼で識別することはできない。
【００２４】
したがって、本発明の第１実施形態によれば、別途のタッチパネルを液晶表示装置に接合しなくても、スイッチング素子の動作だけで液晶セルギャップ変化による画素電圧の変化を検知することができ、タッチスクリーン機能を具現することができる。
次に図４を参照して本発明の第２実施形態によるタッチスクリーン機能を有する液晶表示装置を説明する。
【００２５】
図４は本発明の第２実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。
図４に示したように、本発明の第２実施形態による液晶表示装置は、走査信号を伝達する複数のゲート線Ｇｎ、Ｇｎ−１、・・・と、前記ゲート線Ｇｎ、Ｇｎ−１、・・・に交差しており画像データを伝達する複数のデータ線Ｄａｔａとが形成されている。
【００２６】
また、前記データ線Ｄａｔａと絶縁されて形成された複数の信号線１０が前記データ線Ｄａｔａと平行に形成されている。
前記ゲート線Ｇｎ、Ｇｎ−１、・・・とデータ線Ｄａｔａとにより囲まれて形成されたマトリックス状の複数の画素領域には、それぞれ第１及び第２スイッチング素子ＴＦＴ１、ＴＦＴ２が形成されている。この時、前記第１及び第２スイッチング素子は薄膜トランジスタであることが望ましい。
【００２７】
ここで、前記第１スイッチング素子ＴＦＴ１のゲート電極は前記ゲート線Ｇｎに接続され、ソース電極は前記データ線Ｄａｔａに接続され、ドレイン電極は液晶パネルの下部基板に形成された画素電極Ｐに接続されている。また、前記下部基板に対向して形成された上部基板には共通電極Ｃｏｍが形成されている。
画素電極Ｐと共通電極Ｃｏｍとの間には液晶物質が満たされており、これを等価的に液晶容量Ｃｌｃで示した。そして、前記液晶容量Ｃｌｃに印加される電圧を維持するための蓄積容量Ｃｓｔが形成され、前記液晶容量Ｃｌｃ及び蓄積容量Ｃｓｔは液晶表示装置が駆動しなければならない負荷として作用する。
【００２８】
ここで、前記液晶容量Ｃｌｃは液晶セルギャップの変化によってその値が変わるようになるが、前記第２スイッチング素子ＴＦＴ２はこの前記液晶容量Ｃｌｃの変化を読み出すために形成されたものであって、ソース電極は前記画素電極Ｐに接続され、ドレイン電極は前記信号線１０に接続され、ゲート電極は前段ゲート線Ｇｎ−１に接続されている。
信号線１０はそれぞれ信号増幅部２０に接続され、信号増幅部２０は前記第２スイッチング素子ＴＦＴ２のオン動作により信号線１０に印加された信号を基準電圧ＲＥＦと比較して増幅することによって、液晶パネルの該位置でセルギャップ変化があるか否かを検知することができるようになる。
【００２９】
以下より、本発明の第２実施形態による液晶表示装置の動作を説明する。
まず、前段ゲート線Ｇｎ−１にゲートオン信号が印加されることによって前記第２スイッチング素子ＴＦＴ２がオンすると、前のフレーム時間に充電された該画素電圧が信号線１０に印加され、前記信号増幅部２０に入力される。
ここで、前のフレーム時間に前記該画素領域に充電された電荷量Ｑは前記数式２のように表示される。
【００３０】
すなわち、電荷量は一定であるので、液晶セルの容量（具体的に、液晶容量）の変化に応じて、印加されるデータ電圧Ｖｄａｔａは変わるようになる。
この時、前記信号増幅部２０は信号線１０に印加された信号を基準電圧ＲＥＦと比較して増幅することによって、充電された電圧の変化を検知し、液晶パネルの該位置でセルギャップ変化があるか否かを判断することができる。
【００３１】
次に、該ゲート線Ｇｎにゲートオン信号が印加されることによって前記第１スイッチング素子ＴＦＴ１がオンすると、該データ電圧は画素電圧に充電される。
したがって、本発明の第２実施形態は本発明の第１実施形態と同じ効果を有する。
次に、図５及び図６を参照して本発明の第１実施形態による液晶表示装置の薄膜トランジスタ基板の構造に対して詳細に説明する。
【００３２】
図５は本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板の配置図であって、図６は図５に図示した薄膜トランジスタ基板をＶＩ−ＶＩ’線に沿って切って示した断面図である。
図５及び図６に示したように、絶縁基板１０上にアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデン等の導電物質からなる１０００〜３５００Å厚さのゲート配線２０、２１、２２、２３が形成されている。
【００３３】
ゲート配線２０、２１、２２、２３は横方向にのびているゲート線２０及びゲート線２０から突出する第１ないし第３ゲート電極２１、２２、２３を含む。
ここで、ゲート線２０は説明の便宜のために前段ゲート線２０’及び二番目前段ゲート線２０”を区分して表示した。
一つの画素領域で動作する３個の薄膜トランジスタを形成する第１ないし第３ゲート電極２１、２２、２３は、ゲート線２０、前段ゲート線２０’及び二番目前段ゲート線２０”からそれぞれ突出して形成されている。
【００３４】
一方、ゲート配線２０、２１、２２、２３は二層以上で形成されることができる。この場合、少なくとも一層は抵抗値の低い金属物質で形成されることが望ましい。
絶縁基板１０上には、窒化ケイ素または酸化ケイ素のような絶縁物質からなる３５００〜４５００Å厚さのゲート絶縁膜３０がゲート配線２０、２１、２２、２３を覆っている。
【００３５】
ゲート絶縁膜３０上には、第１ないし第３ゲート電極２１、２２、２３とそれぞれ重なっており、非晶質ケイ素などで構成された８００〜１５００Å厚さの第１ないし第３半導体パターン４１、４２、４３が形成されている。半導体パターン上には導電性を有する不純物がドープされている非晶質ケイ素で構成された５００〜８００Å厚さの抵抗性接触層５１、５２、５３、５４、５５、５６がそれぞれ形成されている。
【００３６】
抵抗性接触層５１、５２、５３、５４、５５、５６及びゲート絶縁膜３０上には、アルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる１５００〜３５００Å厚さのデータ配線６０、６１、６２、６３、６４、６５、６６、６７が形成されている。
【００３７】
データ配線６０〜６７は、縦方向にのびていてゲート線２０と交差して画素領域を定義するデータ線６０、前記データ線６０に平行に形成された信号線６５、前記データ線６０から突出して形成された第１ソース電極６１、第１ソース電極６１に対向して形成された第１ドレイン電極６２、前記信号線６５から突出して形成された第２ソース電極６６、第２ソース電極６６に対向して形成された第２ドレイン電極６７、二番目前段ゲート線２０”に形成された前記第３ゲート電極２３上部に位置しデータ線６０から突出して形成された第３ソース電極６３、及び第３ソース電極６３に対向しており前段画素領域から該画素領域にまで延長されて形成された第３ドレイン電極６４を含む。
【００３８】
ここで、前記第１ソース電極６１は第１半導体パターン４１上部に位置する一つの抵抗性接触層５１上にまで延長されており、第１ドレイン電極６２は他の一つの抵抗性接触層５２上から画素領域内部のゲート絶縁膜３０上にまで延長されている。また、前記第２ソース電極６６は第２半導体パターン４２上部に位置する一つの抵抗性接触層５３上にまで延長されており、第２ドレイン電極６７は他の一つの抵抗性接触層５４上から画素領域内部のゲート絶縁膜３０上にまで延長されている。また、前記第３ソース電極６３は第３半導体パターン４３上部に位置する一つの抵抗性接触層５５上にまで延長されており、第３ドレイン電極６４は他の一つの抵抗性接触層５６上から前段画素領域内部及び該画素領域内部のゲート絶縁膜３０上にまで延長されている。
【００３９】
この時、データ配線６０〜６７は二層以上で形成されることができる。この場合、少なくとも１層は抵抗値の低い金属物質で形成されることが望ましい。
このようなデータ配線６０〜６７及び半導体パターン４１、４２、４３を窒化ケイ素または酸化ケイ素のような絶縁物質からなる保護膜７０が覆っている。
保護膜７０には、該画素領域で第１ないし第３ドレイン電極６２、６４、６７を露出する第１ないし第３接触穴７１、７２、７３が形成されている。そして、保護膜７０上には、第１ないし第３接触穴７１、７２、７３を介して第１ないし第３ドレイン電極６２、６４、６７に接続される画素電極８０が形成されている。ここで、画素電極８０はＩＴＯまたはＩＺＯのような透明導電物質で形成されている。
【００４０】
以下に、本発明の第１実施形態による薄膜トランジスタ基板の製造方法を、図７ないし図１４及び図５、図６を参照しながら説明する。
まず、図７及び図８に示したように、絶縁基板１０上にゲート配線用金属層を蒸着した後、この金属層をフォトエッチング工程でパターニングしてゲート配線２０、２１、２２、２３を絶縁基板１０上に形成する。この時、ゲート配線２０、２１、２２、２３はゲート線２０及び第１ないし第３ゲート電極２１、２２、２３を含む。
【００４１】
次に、図９及び図１０に示したように、絶縁基板１０上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０を蒸着してゲート配線２０、２１、２２、２３を覆う。
続いて、ゲート絶縁膜３０上に非晶質ケイ素層及び導電性不純物がドープされた非晶質ケイ素層を順次形成した後、この両ケイ素層をフォトエッチング工程でパターニングして第１ないし第３半導体パターン４１、４２、４３と抵抗性接触層パターン５０とを形成する。
【００４２】
次に、図１１及び図１２に示したように、基板の露出した全表面上にデータ配線用金属層を蒸着した後、この金属層をフォトエッチング工程でパターニングしてデータ配線６０〜６７を形成する。データ配線６０〜６７はデータ線６０、信号線６５、第１ないし第３ソース電極６１、６３、６６、及び第１ないし第３ドレイン電極６２、６４、６７を含む。
【００４３】
続いて、第１ないし第３ソース電極６１、６３、６６と第１ないし第３ドレイン電極６２、６４、６７とをマスクとして用いて抵抗性接触層パターン５０をエッチングする。この時、抵抗性接触層パターン５０を第１ソース電極６１と接触する抵抗性接触層５１及び第１ドレイン電極６２と接触する抵抗性接触層５２に分離する。同様に、抵抗性接触層パターン５０を第２ソース電極６６と接触する抵抗性接触層５３及び第２ドレイン電極６７と接触する抵抗性接触層５４にそれぞれ分離する。また、抵抗性接触層パターン５０を第３ソース電極６３と接触する抵抗性接触層５５及び第３ドレイン電極６４と接触する抵抗性接触層５６に分離する。
【００４４】
次に、図１３及び図１４に示したように、データ配線６０〜６７及び半導体パターン４１、４２、４３を含む基板全面に窒化ケイ素または酸化ケイ素などで保護膜７０を形成する。
続いて、保護膜７０をフォトエッチング工程でパターニングして該画素領域で第１ないし第３ドレイン電極６２、６４、６７をそれぞれ露出する第１ないし第３接触穴７１、７２、７３を形成する。
【００４５】
次に、図５及び図６に示したように、基板の露出した全表面にＩＴＯまたはＩＺＯで構成された透明導電層を蒸着した後、この透明導電層をフォトエッチング工程でパターニングして第１ないし第３接触穴７１、７２、７３を介して第１ないし第３ドレイン電極６２、６４、６７に接続される画素電極８０を各画素領域に形成する。
以下に、図１５及び図１６を参照して本発明の第２実施形態による液晶表示装置の薄膜トランジスタ基板の構造について詳細に説明する。
【００４６】
図１５は本発明の第２実施形態による液晶表示装置用薄膜トランジスタ基板の配置図であって、図１６は図１５に図示した薄膜トランジスタ基板をＸＩＩ−ＸＩＩ’線に沿って切って示した断面図である。
これらの図によると、絶縁基板１０上には、アルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデン等の導電物質からなる１０００〜３５００Å厚さのゲート配線２０、２１、２２が形成されている。
【００４７】
ゲート配線２０、２１、２２は横方向にのびているゲート線２０及びゲート線２０から突出する第１及び第２ゲート電極２１、２２を含む。
この時、一つの画素領域に２個の薄膜トランジスタを形成するための第１及び第２ゲート電極２１、２２が、ゲート線及び前段ゲート線からそれぞれ突出するように形成されている。
【００４８】
ここで、ゲート配線２０、２１、２２は二層以上で形成されることができる。この場合、少なくとも一層は抵抗値の低い金属物質で形成されることが望ましい。
絶縁基板１０上には、窒化ケイ素または酸化ケイ素のような絶縁物質からなる３５００〜４５００Å厚さのゲート絶縁膜３０がゲート配線２０、２１、２２を覆っている。
ゲート絶縁膜３０上には、第１及び第２ゲート電極２１、２２とそれぞれ重なっており、非晶質ケイ素などで構成された８００〜１５００Å厚さの第１及び第２半導体パターン４１、４２が形成されている。半導体パターン上には導電性不純物がドープされている非晶質ケイ素などで構成された５００〜８００Å厚さの抵抗性接触層５１、５２、５３、５４が形成されている。
【００４９】
抵抗性接触層５１、５２、５３、５４及びゲート絶縁膜３０上にはアルミニウムまたはアルミニウム合金、クロムまたはクロム合金、モリブデンまたはモリブデン合金、窒化クロムまたは窒化モリブデンのような導電物質からなる１５００〜３５００Å厚さのデータ配線６０、６１、６２、６５、６６、６７が形成されている。
データ配線６０、６１、６２、６５、６６、６７は縦方向にのびていてゲート線２０と交差して画素領域を定義するデータ線６０、前記データ線６０と平行に形成された信号線６５、前記データ線６０から突出して形成された第１ソース電極６１、第１ソース電極６１に対向して形成された第１ドレイン電極６２、前記信号線６５から突出して形成された第２ソース電極６６、及び第２ソース電極６６に対向して形成された第２ドレイン電極６７を含む。
【００５０】
ここで、前記第１ソース電極６１は第１半導体パターン４１上部に位置する一つの抵抗性接触層５１上にまで延長されており、第１ドレイン電極６２は他の一つの抵抗性接触層５２上から画素領域内部のゲート絶縁膜３０上にまで延長されている。また、前記第２ソース電極６６は第２半導体パターン４２上部に位置する一つの抵抗性接触層５３上にまで延長されており、第２ドレイン電極６７は他の一つの抵抗性接触層５４上から画素領域内部のゲート絶縁膜３０上にまで延長されている。
【００５１】
この時、データ配線６０、６１、６２、６５、６６、６７は二層以上で形成されることができる。この場合、少なくとも１層は抵抗値の低い金属物質で形成されることが望ましい。
このようなデータ配線６０、６１、６２、６５、６６、６７及び半導体パターン４１、４２を窒化ケイ素または酸化ケイ素のような絶縁物質からなる保護膜７０が覆っている。
【００５２】
保護膜７０には、該画素領域において第１及び第２ドレイン電極６２、６７を露出する第１及び第２接触穴７１、７２が形成されている。そして、保護膜７０上には、第１及び第２接触穴７１、７２を介して第１及び第２ドレイン電極６２、６７に接続される画素電極８０が形成されている。ここで、画素電極８０はＩＴＯまたはＩＺＯのような透明導電物質で形成されている。
【００５３】
以下に、本発明の第２実施形態による薄膜トランジスタ基板の製造方法について、図１７ないし図２４及び図１５、図１６を参照しながら説明する。
まず、図１７及び図１８に示したように、絶縁基板１０上にゲート配線用金属層を蒸着した後、この金属層をフォトエッチング工程でパターニングしてゲート配線２０、２１、２２を絶縁基板１０上に形成する。この時、ゲート配線２０、２１、２２はゲート線２０と第１及び第２ゲート電極２１、２２とを含む。
【００５４】
次に、図１９及び図２０に示したように、絶縁基板１０上に窒化ケイ素のような絶縁物質からなるゲート絶縁膜３０を蒸着してゲート配線２０、２１、２２を覆う。
続いて、ゲート絶縁膜３０上に非晶質ケイ素層及び導電性不純物がドープされた非晶質ケイ素層を順次形成した後、この両ケイ素層をフォトエッチング工程でパターニングして第１及び第２半導体パターン４１、４２と抵抗性接触層パターン５０とを形成する。
【００５５】
次に、図２１及び図２２に示したように、基板の露出した全表面上にデータ配線用金属層を蒸着した後、この金属層をフォトエッチング工程でパターニングしてデータ配線６０、６１、６２、６５、６６、６７を形成する。データ配線６０、６１、６２、６５、６６、６７はデータ線６０、信号線６５、第１及び第２ソース電極６１、６６及び第１及び第２ドレイン電極６２、６７を含む。
【００５６】
続いて、第１及び第２ソース電極６１、６６と第１及び第２ドレイン電極６２、６７とをマスクとして用いて抵抗性接触層パターン５０をエッチングする。この時、抵抗性接触層パターン５０を第１ソース電極６１と接触する抵抗性接触層５１及び第１ドレイン電極６２と接触する抵抗性接触層５２とに分離する。同様に、抵抗性接触層パターン５０を第２ソース電極６６と接触する抵抗性接触層５３及び第２ドレイン電極６７と接触する抵抗性接触層５４とにそれぞれ分離する。
【００５７】
次に、図２３及び図２４に示したように、データ配線６０、６１、６２、６５、６６、６７及び半導体パターン４１、４２を含む基板全面に、窒化ケイ素または酸化ケイ素などで保護膜７０を形成する。
続いて、保護膜７０をフォトエッチング工程でパターニングし、該画素領域内で第１及び第２ドレイン電極６２、６７をそれぞれ露出する第１及び第２接触穴７１、７２を形成する。
【００５８】
次に、図１５及び図１６に示したように、基板の露出した全表面にＩＴＯまたはＩＺＯからなる透明導電層を蒸着した後、この透明導電層をフォトエッチング工程でパターニングして第１及び第２接触穴７１、７２を介して第１及び第２ドレイン電極６２、６７に接続される画素電極８０を各画素領域に形成する。
以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限定されなくて本発明の技術的要旨を外れない範囲内で当業者により多様に変形実施されることができる。
【産業上の利用可能性】
【００５９】
本発明は、液晶セルギャップの変化を検出するために各画素領域に２以上のスイッチ手段を設ける。これにより、液晶表示装置にタッチパネルを別途に接合しなくても、タッチスクリーン機能を具現することができる。
【図面の簡単な説明】
【００６０】
【図１】液晶パネルがタッチされない初期状態の液晶配向構造を示す図面である。
【図２】液晶パネルがタッチされた時のセルギャップ変化による液晶の配向構造を示す図面である。
【図３】本発明の第１実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。
【図４】本発明の第２実施形態によるタッチスクリーン機能を有する液晶表示装置を説明するための回路図である。
【図５】本発明の第１実施形態による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図６】図５に図示した薄膜トランジスタ基板をＶＩ−ＶＩ’線に沿って切って示した断面図である。
【図７】本発明の第１実施形態による液晶表示装置での薄膜トランジスタ基板を製造するための最初の段階での基板の配置図である。
【図８】図７に図示したＶＩＩ−ＶＩＩ’線に沿って切って示した断面図である。
【図９】図７の次の製造段階での基板の配置図である。
【図１０】図９に図示したＶＩＩＩ−ＶＩＩＩ’線に沿って切って示した断面図である。
【図１１】図９の次の製造段階での基板の配置図である。
【図１２】図１１に図示したＩＸ−ＩＸ’線に沿って切って示した断面図である。
【図１３】図１１の次の製造段階での基板の配置図である。
【図１４】図１３に図示したＸ−Ｘ’線に沿って切って示した断面図である。
【図１５】本発明の第２実施形態による液晶表示装置用薄膜トランジスタ基板の配置図である。
【図１６】図１５に図示した薄膜トランジスタ基板をＸＩＩ−ＸＩＩ’線に沿って切って示した断面図である。
【図１７】本発明の第２実施形態による液晶表示装置での薄膜トランジスタ基板を製造するための最初段階での基板の配置図である。
【図１８】図１７に図示したＸＩＩＩ−ＸＩＩＩ’線に沿って切って示した断面図である。
【図１９】図１７の次の製造段階での基板の配置図である。
【図２０】図１９に図示したＸＩＶ−ＸＩＶ’線に沿って切って示した断面図である。
【図２１】図１９の次の製造段階での基板の配置図である。
【図２２】図２１に図示したＸＶ−ＸＶ’線に沿って切って示した断面図である。
【図２３】図２１の次の製造段階での基板の配置図である。
【図２４】図２３に図示したＸＶＩ−ＸＶＩ’線に沿って切って示した断面図である。
【図１】
2007510949.tif 000004
【図２】
2007510949.tif 000005
【図３】
2007510949.tif 000006
【図４】
2007510949.tif 000007
【図５】
2007510949.tif 000008
【図６】
2007510949.tif 000009
【図７】
2007510949.tif 000010
【図８】
2007510949.tif 000011
【図９】
2007510949.tif 000012
【図１０】
2007510949.tif 000013
【図１１】
2007510949.tif 000014
【図１２】
2007510949.tif 000015
【図１３】
2007510949.tif 000016
【図１４】
2007510949.tif 000017
【図１５】
2007510949.tif 000018
【図１６】
2007510949.tif 000019
【図１７】
2007510949.tif 000020
【図１８】
2007510949.tif 000021
【図１９】
2007510949.tif 000022
【図２０】
2007510949.tif 000023
【図２１】
2007510949.tif 000024
【図２２】
2007510949.tif 000025
【図２３】
2007510949.tif 000026
【図２４】
2007510949.tif 000027
【国際調査報告】
2007510949.tif 000028
2007510949.tif 000029