(57)【要約】  制御回路は、インバータの出力電圧の基本フェーザ成分を主電圧の基本フェーザ成分に整合することにより交流電力インバータを電気グリッドの主電圧に同期する。この整合が受け入れ可能な電圧誤差閾値に合致すると、制御回路は接触子閉鎖を開始し、接触子閉鎖を検証し、次いで同期動作で使用する電圧モード制御からインバータの出力の電流モード制御への切り換えを開始する。制御回路はグリッドからの切断が望ましい時に対応する切断制御を提供し、ここでインバータの調節電力は、接触子開放が開始される低閾値に達するまで減少される。接触子開放が検証されると、調節制御は必要または所要に応じて独立電圧モード制御または停止に戻される。
2007515150.tif 000002
【特許請求の範囲】
【請求項１】
電気システムとの電力インバータの相互接続を制御する方法において、
インバータ電圧を制御して電気システム電圧に整合させる段階と、
インバータと電気システム電圧のｘ−ｙフェーザ成分間の電圧誤差を計算することを基にインバータ電圧の電気システム電圧との同期を検出する段階と、
同期の検出に応答して電力インバータと電気システムとを相互接続するため接触子閉鎖を指令する段階と、
を含む電気システムとの電力インバータの相互接続を制御する方法。
【請求項２】
請求項１記載の方法において、１つ以上の帰還信号を監視することにより接触子閉鎖を検証する段階をさらに含む方法。
【請求項３】
請求項２記載の方法において、接触子閉鎖の検証に応答して電圧調節制御モードから電力調節制御モードへインバータを変更する段階をさらに含む方法。
【請求項４】
請求項２記載の方法において、１つ以上の帰還信号を監視することにより接触子閉鎖を検証する段階は、接触子アマチュア信号を監視する段階を含む方法。
【請求項５】
請求項２記載の方法において、１つ以上の帰還信号を監視することにより接触子閉鎖を検証する段階は、インバータと電気システムとの間の高調波電流流れを計測する段階を含む方法。
【請求項６】
請求項５記載の方法において、インバータと電気システムとの間の高調波電流流れを計測する段階は、計測した電流信号をフィルタすることを基に計測値を発生し、計測値を閉鎖検出閾値と比較する段階を含む方法。
【請求項７】
請求項１記載の方法において、
インバータ電力を減少する段階と、
インバータ電力が規定の閾値以下であることの決定に応答して電気システムからインバータを切断するよう接触子開放を指令する段階と、
により電気システムから切断する段階をさらに含む方法。
【請求項８】
請求項１記載の方法において、インバータ電圧を調節して電気システム電圧に実質的に整合する段階を含む同期動作モードから、所要の出力電力値に従って電力インバータの出力電力を調節する段階を含むグリッド接続動作モードへ遷移する段階をさらに含む方法。
【請求項９】
請求項８記載の方法において、接触子開放を指令し、接触子開放を検証し、インバータ電圧を電力インバータの内部電圧基準に実質的に整合させるように調節して独立動作モードへ変更することにより、グリッド接続動作モードから独立動作モードへ遷移する段階をさらに含む方法。
【請求項１０】
請求項１記載の方法において、インバータ電圧を制御して電気システム電圧に整合させる段階は、電気システム電圧の位相と周波数にロックすることにより電気システム電圧へｘ−ｙ座標フレームを基準化する段階と、ｘ−ｙ座標フレームを基にインバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階と、インバータ電圧を調整してｘ−ｙフェーザ成分間の差を減少させる段階とを含む方法。
【請求項１１】
請求項１０記載の方法において、インバータと電気システム電圧のｘ−ｙフェーザ成分を計算する段階は、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階を含む方法。
【請求項１２】
請求項１１記載の方法において、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階は、基本波形期間の半サイクルに渡ってインバータ及び電気システム電圧の同相（ｘ）及び直交（ｙ）サンプルを積分する段階を含む方法。
【請求項１３】
請求項１記載の方法において、インバータ電圧を制御して電気システム電圧に整合する段階は、インバータと電気システム電圧のｘ−ｙフェーザ成分間の差を減少するようインバータ電圧を調整する段階を含む方法。
【請求項１４】
電気システムへの電力インバータの相互接続を制御する制御回路において、
インバータ電圧と電気システム電圧のｘ−ｙフェーザ成分を計測することによりインバータ電圧を制御して電気システム電圧に整合させる調節回路と、
ｘ−ｙフェーザ成分を基に電圧誤差を計算することにより電気システム電圧とのインバータ電圧の同期を検出する同期検出回路と、
検出した同期に応答して電気システムに電力インバータを相互接続するよう接触子閉鎖を指令する接触子制御回路と、
を含む電気システムへの電力インバータの相互接続を制御する制御回路。
【請求項１５】
請求項１４記載の制御回路において、１つ以上の帰還信号を監視することにより接触子閉鎖を検証する接触子監視回路をさらに含む制御回路。
【請求項１６】
請求項１５記載の制御回路において、調節回路は、接触子閉鎖の検証に応答して電圧制御モードから電流制御モードへ変更するよう構成されている制御回路。
【請求項１７】
請求項１５記載の制御回路において、接触子監視回路は、インバータと電気システムとの間の高調波電流流れを計測することにより接触子閉鎖を検証する制御回路。
【請求項１８】
請求項１５記載の制御回路において、接触子検証回路は、接触子アマチュア信号を監視することにより接触子閉鎖を検証する制御回路。
【請求項１９】
請求項１４記載の制御回路において、接触子制御回路は、
インバータ電力を減少し、
インバータ電力が規定の閾値以下であることの決定に応答して電気システムからインバータを切断するよう接触子開放を指令する、
ことにより電気システムから切断するよう構成されている、制御回路。
【請求項２０】
請求項１４記載の制御回路において、調節回路は、電気システム電圧の位相と周波数へのロックを基に電気システム電圧へｘ−ｙ座標フレームを基準化することにより電気システム電圧に整合させ、ｘ−ｙ座標フレームを基にインバータ及び電気システム電圧のｘ−ｙフェーザ成分を計測し、ｘ−ｙフェーザ成分間の差を減少するようインバータ電圧を調整するようインバータ電圧を制御するよう構成されている制御回路。
【請求項２１】
請求項２０記載の制御回路において、調節回路は、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計測する単相調節回路として構成されている制御回路。
【請求項２２】
請求項２１記載の制御回路において、調節回路は、基本波形期間の半サイクルに渡ってインバータ及び電気システム電圧の同相（ｘ）及び直交（ｙ）サンプルを積分することにより単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計測するよう構成されている制御回路。
【請求項２３】
請求項１４記載の制御回路において、調節回路は、インバータ及び電気システム電圧のｘ−ｙフェーザ成分間の差を減少するようインバータ電圧を調整するよう構成されている制御回路。
【請求項２４】
電気システムへの電力インバータの相互接続を制御する制御回路を含む電力インバータにおいて、制御回路は、
インバータ電圧と電気システム電圧のｘ−ｙフェーザ成分を計測することによりインバータ電圧を制御して電気システム電圧に整合させる調節回路と、
ｘ−ｙフェーザ成分を基に電圧誤差を計算することにより電気システム電圧とのインバータ電圧の同期を検出する同期検出回路と、
同期の検出に応答して電力インバータを電気システムに相互接続するよう接触子閉鎖を指令する接触子制御回路と、
を含む、電気システムへの電力インバータの相互接続を制御する制御回路を含む電力インバータ。
【請求項２５】
請求項２４記載の電力インバータにおいて、接触子制御回路は、
インバータ電力を減少し、
インバータ電力が規定の閾値以下であることの決定に応答して電気システムからインバータを切断するよう接触子開放を指令する、
ことにより電気システムから切断されるように構成された電力インバータ。
【請求項２６】
請求項２４記載の電力インバータにおいて、調節回路は、電気システム電圧の位相と周波数へのロックを基に電気システム電圧へｘ−ｙ座標フレームを基準化することにより電気システム電圧に整合させ、ｘ−ｙ座標フレームを基にインバータ及び電気システム電圧のｘ−ｙフェーザ成分を計測し、ｘ−ｙフェーザ成分間の差を減少するようインバータ電圧を調整するようインバータ電圧が制御される電力インバータ。
【請求項２７】
請求項２６記載の電力インバータにおいて、調節回路は、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計測する単相調節回路として構成された電力インバータ。
【請求項２８】
電気システムとの電力インバータの相互接続を制御するコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、コンピュータ・プログラムは、
電気システム電圧に整合するようインバータ電圧を制御するプログラム命令と、
インバータ及び電気システム電圧のｘ−ｙフェーザ成分間の電圧誤差を計算することを基に電気システム電圧とのインバータ電圧の同期を検出するプログラム命令と、
同期の検出に応答して電気システムと電力インバータを相互接続するため接触子閉鎖を指令するプログラム命令と、
を含む、電気システムとの電力インバータの相互接続を制御するコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体。
【請求項２９】
請求項２８記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、１つ以上の帰還信号を監視することにより接触子閉鎖を検証するプログラム命令をさらに含む、コンピュータ読取り可能な媒体。
【請求項３０】
請求項２９記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、接触子閉鎖の検証に応答して電圧制御モードから電流制御モードへインバータを変更するプログラム命令をさらに含む、コンピュータ読取り可能な媒体。
【請求項３１】
請求項２９記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、1つ以上の帰還信号を監視することにより接触子閉鎖を検証するプログラム命令は、インバータと電気システムとの間の高調波電流流れを計測するプログラム命令を含む、コンピュータ読取り可能な媒体。
【請求項３２】
請求項２９記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、1つ以上の帰還信号を監視することにより接触子閉鎖を検証するプログラム命令は、接触子アマチュア信号を監視するプログラム命令を含む、コンピュータ読取り可能な媒体。
【請求項３３】
請求項２８記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、インバータ電力を減少し、インバータ電力が規定の閾値以下であることの決定に応答して電気システムからインバータを切断するよう接触子開放を指令することにより電気システムから切断するプログラム命令をさらに含む、コンピュータ読取り可能な媒体。
【請求項３４】
請求項２８記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、電気システム電圧に整合させるためインバータ電圧を制御するプログラム命令は、電気システム電圧の位相と周波数にロックすることにより電気システムへｘ−ｙ座標フレームを基準化し、ｘ−ｙ座標フレームを基にインバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算し、インバータ電圧を調整してｘ−ｙフェーザ成分間の差を減少させるプログラム命令を含む、コンピュータ読取り可能な媒体。
【請求項３５】
請求項３４記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算するプログラム命令は、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算するプログラム命令を含む、コンピュータ読取り可能な媒体。
【請求項３６】
請求項３５記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算するプログラム命令は、基本波形期間の半サイクルに渡ってインバータ及び電気システム電圧の同相（ｘ）及び直交（ｙ）サンプルを積分するプログラム命令を含む、コンピュータ読取り可能な媒体。
【請求項３７】
請求項２８記載のコンピュータ・プログラムを記憶するコンピュータ読取り可能な媒体において、電気システム電圧に整合させるためインバータ電圧を制御するプログラム命令は、インバータ及び電気システム電圧のｘ−ｙフェーザ成分の間の差を減少させるようインバータ電圧を調整するプログラム命令を含む、コンピュータ読取り可能な媒体。
【請求項３８】
最初切断されている電力インバータを電気システムに接続する方法において、
インバータ電圧の位相と周波数を電気システム電圧にロックし、インバータ電圧を調整して電気システム電圧に近似させる段階と、
インバータ電圧が電気システム電圧に実質的に整合したと決定した段階に応答して、インバータを電気システムに接続するよう接触子閉鎖を指令する段階と、
インバータと電気システムとの間の高調波電流流れを計測することにより接触子閉鎖を検証する段階と、
を含む最初切断されている電力インバータを電気システムに接続する方法。
【請求項３９】
請求項３８記載の方法において、インバータと電気システム間の高調波電流流れを計測する段階は、インバータと電気システムとの間の電流流れに対応する計測信号を発生する段階を含む方法。
【請求項４０】
請求項３９記載の方法において、接触子閉鎖を検証する段階は、計測信号が規定の閾値以上であるかどうかを決定する段階を含む方法。
【請求項４１】
請求項３９記載の方法において、計測信号を発生する段階は、ｎ点移動平均フィルタを使用して電流計測信号をフィルタする段階を含む方法。
【請求項４２】
請求項３８記載の方法において、電気システム電圧を近似するため帰還制御下でインバータ電圧を調節する段階をさらに含む方法。
【請求項４３】
請求項４２記載の方法において、帰還制御下でインバータ電圧を調節する段階は、インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階とｘ−ｙフェーザ成分を基にインバータ電圧が電気システム電圧に実質的に整合したかどうかを決定する段階とを含む方法。
【請求項４４】
請求項４３記載の方法において、ｘ−ｙフェーザ成分の計算のために電気システム電圧を基にｘ−ｙ基準信号を発生する段階をさらに含む方法。
【請求項４５】
電気システムとの電力インバータの相互接続を制御する方法において、
インバータ電圧のｘ−ｙフェーザ成分を電気システム電圧のｘ−ｙフェーザ成分と比較することを基にして電気システム電圧に整合させるためにインバータ電圧を制御する段階と、
電気システム電圧とのインバータ電圧の同期を検出する段階と、
同期の検出に応答して電気システムに電力インバータを相と接続するため接触子閉鎖を指令する段階と、
を含む電気システムとの電力インバータの相互接続を制御する方法。
【請求項４６】
請求項４５記載の方法において、接触子閉鎖の検証に応答してインバータ電圧の制御から有効及び無効インバータ電力の制御へ変更する段階をさらに含む方法。
【請求項４７】
請求項４５記載の方法において、
インバータ電力を減少し、
インバータ電力が規定の閾値以下であるとの決定に応答して電気システムからインバータを切断するよう接触子開放を指令する、
ことにより電気システムから切断する段階をさらに含む方法。
【請求項４８】
請求項４５記載の方法において、電力インバータがその出力電圧を調節して電気システム電圧に整合させる同期動作モードから、電力インバータが所要の出力電力値に従ってその有効及び無効出力電力を調節するグリッド接続動作モードへ遷移する段階をさらに含む方法。
【請求項４９】
請求項４８記載の方法において、接触子開放を指令し、接触子開放を検証し、電力インバータが電力インバータの基準電圧に整合するようその出力電圧を調節する独立動作モードへ変更することにより、グリッド接続動作モードから独立動作モードへ遷移する段階をさらに含む方法。
【請求項５０】
請求項４５記載の方法において、インバータ電圧のｘ−ｙフェーザ成分を電気システム電圧のｘ−ｙフェーザ成分と比較することを基にインバータ電圧を制御して電気システム電圧に整合させる段階は、
電気システム電圧の位相と周波数をロックすることにより電気システム電圧へｘ−ｙ座標フレームを基準化する段階と、
ｘ−ｙ座標フレームを基にインバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階と、
ｘ−ｙフェーザ成分間の差を減少するようにインバータ電圧を調整する段階と、
を含む方法。
【請求項５１】
請求項５０記載の方法において、インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階は単相インバータ及び電気システム電圧のおｘ−ｙフェーザ成分を計算する段階を含む方法。
【請求項５２】
請求項５１記載の方法において、単相インバータ及び電気システム電圧のｘ−ｙフェーザ成分を計算する段階は、基本波形期間の半サイクルに渡ってインバータと電気システム電圧の同相（ｘ）及び直交（ｙ）サンプルを積分する段階を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流電力制御に一般的に関係し、特に交流電力インバータの同期に関係する。
【背景技術】
【０００２】
居住用及び工業環境での局所電源の使用の増大はより安価で、清潔な、またはより信頼できる可能な別のエネルギー源を開発する増大する要望と一致している。歴史的には、個人及び業務は送電及び分配網、すなわち伝統的な「グリッド」を有する中央発電所に殆ど専用に依存してきたが、現在の傾向は負荷に地理的に近接して分散している、多数のより小さな発電装置に向いている。光電システム、燃料電池、等のような電力源を使用する局所発電もまた業務や家の所有者に実行可能なオプションと成りつつある。これらの局所発電システムはその局所負荷の専用電電として動作する独立なシステムとして構成可能であるか、またはグリッドと相互接続可能である。
【０００３】
より一般的には、これらの局所発電システムは、電力をグリッドから取るまたはグリッドに与えることが可能なコージェネレーションの機会を与えるグリッド接続システムとして構成される。グリッド接続システムは、局所負荷が局所システムと電力グリッドの両方に接続されたままでいることを可能とする。標準的な設定では、局所負荷は交流電力インバータと電力グリッドに並列に接続される。負荷はインバータのみにより、グリッドにより電力供給されるか、または両方からその電力の一部を受取り可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
グリッドへのインバータの同期は独立モードからグリッド接続モードへの変更の要件である。すなわち、インバータの電圧は、インバータをグリッドに電気的に接続する前にグリッドの主電圧に振幅と位相が整合していなければならない。
【課題を解決するための手段】
【０００５】
本発明は、電気分配システム、例えば電力グリッドのような電気システムへの電力インバータの相互接続を制御する方法と装置を含む。広範囲には、制御回路が交流主電圧の位相にロックし、次いでインバータの出力電圧の基本位相成分を調節してグリッド電圧の計測基本位相成分に整合させる。規定の許容度で整合が達成されると、相互接続接触子が閉鎖を指令され、接触子閉鎖を確認した後、インバータ出力の調節は電圧調節から電力／電流調節に変更され、ここでインバータの出力は所要の有効及び無効電力出力の関数として制御される。
【０００６】
従って、例示の方法は、インバータ電圧を電気システム電圧に整合させるよう制御し、インバータと電気システム電圧のｘ−ｙフェーザ（ｐｈａｓｏｒ）成分間の電圧誤差の計算を基に電気システム電圧へのインバータ電圧の同期を検出し、同期の検出に応答して接触子閉鎖を指令して電力インバータを電気システムに相互接続する段階を含む。最初にインバータをグリッドまたはその他のシステムに接続する段階は、従ってインバータの電圧を調整してグリッドの電圧に整合させ、次いで電圧が許容可能な制限内で整合したことを検出したことを基に接続接触子を閉鎖する段階を含む。
【０００７】
例示方法はさらに、1つ以上の帰還信号を監視することにより接触子閉鎖を検証し、接触子閉鎖の検証に応答してインバータを電圧調節から電力／電流調節に変更する段階を含む。接触子閉鎖は、インバータと電気システムとの間の高調波電流を計測することにより、例えば、または接触子状態（開放または閉鎖）を指示するその他の帰還信号を監視することにより検証可能である。相互接続の例示方法は、電気システムからのインバータの制御された切断を含むことが可能である。インバータの制御された切断は、インバータ電力を減少させ、以後インバータ電力が規定の閾値以下であることの決定に応答して電気システムからインバータを切断するよう接触子の開放を指令することにより実行可能である。接触子を開放した後インバータは停止可能である。相互接続制御の関連方法で、接触子はグリッド故障または「島（孤立）」状態の検出に応答して接触子を開放可能であり、インバータは独立（自走）モードに切り換え可能で、次いでグリッドが回復した場合に必要に応じて、グリッドとの再同期と再接続が可能である。
【０００８】
本発明の1つ以上の実施例によると、例示の電力インバータは、電気システムへの電力インバータの相互接続を制御する制御回路を含む。ハードウェア、ソフトウェア、またはその何らかの組合せで実装可能な例示制御回路は、インバータ電圧と電気システム電圧のｘ−ｙフェーザ成分を計測することによりインバータ電圧を制御して電気システム電圧に整合させる調節回路と、ｘ−ｙフェーザ成分を基にした電圧誤差を計算することにより電気システム電圧とのインバータ電圧の同期を検出するための同期検出回路と、同期の検出に応答してインバータを電気システムに相互接続するために接触子閉鎖を指令する接触子制御回路とを含む。
【０００９】
少なくとも1実施例では、電力インバータは単相電気システムに制御された方法で相互接続された単相電力インバータを含む。単相実施例では、制御回路は、単相インバータ及び電気システム電圧波形の計測ｘ−ｙフェーザ成分を基に電気システム電圧に対してインバータ電圧を制御するように構成されている。例示の単相ｘ−ｙフェーザ計測は、基本波形期間の半サイクルに渡ってインバータ及び電気システム電圧波形の同相（ｘ）及び直交（ｙ）フェーザ成分のサンプリング段階を含む。このような計測のｘ−ｙ座標フレームは電気システム電圧の位相に基準化可能である。1つ以上の実施例で、制御回路は、インバータ電圧が電気システム電圧に実質的に整合したことの決定に応答してインバータを電気システムに接続するため接触子閉鎖を開始する同期検出回路と、インバータと電気システムとの間の高調波電流流れの計測を基に接触子閉鎖を検証する接触子閉鎖回路とを少なくとも含む。閉鎖検出は電気システムとの物理的相互接続の正確な指示として使用可能であり、電力インバータの調節は、接続検証後に、インバータと電気システムとの間の所要の実質有効及び無効電力に対してインバータ電流を調節するように、変更可能である。
【実施例１】
【００１０】
図１Ａは、本発明を実施可能な例示の交流電力インバータ１０を図示する。インバータ１０はインバータ回路１２と制御回路１４とを含み、この制御回路１４は、調節回路１６、及び1個以上の別な処理及びシステム制御回路１８を含む、複数機能回路を含むことが可能である。
【００１１】
インバータ１０は局所直流源２２により与えられた直流電力を所要の電圧と周波数の交流電力に変換することを基にして負荷２０へ交流電力を与える。負荷２０は接触子２６を介して外部電力システム２４、例えば電力グリッドと並列に接続可能である。この配置での動作を補完するため、インバータ１０は、その出力電圧（ＶＯＵＴ）と電流（ＩＯＵＴ）、グリッド電圧（ＶＧＲＩＤ）、接触子状態（Ｃ＿ＳＴＡＴＵＳ）、図１Ｂに図示された２次巻線電流（ＩＳＥＣ）に対応する信号を含む、多数の帰還／検出信号を受取るように構成されている。
【００１２】
図１Ｂは全インバータ回路１２を図示せず、例示インバータ回路１２は１次及び２次巻線を含む出力トランスＴ１を含み、さらにフィルタ・インダクタＬｅｑとフィルタ・コンデンサＣＦＩＬＴＥＲにより形成された出力フィルタを含むことを図示している。フィルタ・インダクタンスは別の要素（部品）も可能であり、またはトランスＴ１の漏れインダクタンスも可能である。出力フィルタの使用は、これにより実装されるパルス幅変調（ＰＷＭ）ベースのまたはその他のスイッチング・ベースの直流対交流変換から当然生じるインバータの出力中の高周波数成分を減衰させる。２次電流ＩＳＥＣはインバータ出力電流ＩＯＵＴに加えるフィルタ電流、すなわち、ＣＦＩＬＴＥＲを通して分流した２次巻線電流の部分を含むことに注意されたい。
【００１３】
電流トランス（ＣＴ）２８またはその他の型式の電流計測センサを使用してＩＳＥＣとＩＯＵＴの両方を検出可能である。どのようにこれを検出したかに係わらず、ＩＯＵＴはインバータ１０に流れ込むまたは流れ出る電流を指示する。電流トランス（ＣＴ）２８を使用して直接計測するのではなく、トランスＴ１の２次巻線電流を計測するようにして、ＩＯＵＴを推論的に検出することも可能である。
【００１４】
図１Ｃは、例えば米国で局所負荷２０−１と２０−２とグリッド２４との間で「サービス入口」接続で通常使用されるような３線（２線対中立対）用に構成した例示実施例を図示する。出力トランスＴ１は分割された1次及び２次巻線を含み、トランスの２次巻線の半分は負荷２０−１へＩＯＵＴ１とＶＯＵＴ１を与え、残りの半分は負荷２０−２にＩＯＵＴ２とＶＯＵＴ２を与えるように中立線が２次巻線の中央タップに電気的に接続されている。従って、この構成では、インバータ１０は実質的に２出力位相を与えるが、一方の位相電圧は他方を追随し、両方の負荷２０−１と２０−２は同じ線路対中立点電圧レベルを受ける。
【００１５】
２次巻線電流はＩＳＥＣ１加えるＩＳＥＣ２を含み、同様にインバータの出力電流ＩＯＵＴはＩＯＵＴ１加えるＩＯＵＴ２を含み、出力電圧、ＶＯＵＴはＶＯＵＴ１加えるＶＯＵＴ２を含む。従って、インバータ１０を図示のような３線出力回路に構成したとしても、全体の制御方法は２相上で取られた全体の電流と電圧を基にすることが可能であり、全体のインバータ制御は単相制御として実質的に動作する。すなわち、インバータ１０は、２相の電流と電圧の総和に対する調節制御を基にすることが可能である。この方法により、全体の電流と電圧は本明細書で記載する例示の方法に従って制御され、負荷２０−１と２０−２の間の差は相間で全体電流が如何に分割されるかを決定する。
【００１６】
グリッド並列モード（グリッドの電圧と周波数が公称範囲内であるものと仮定して）で動作している時、インバータ１０はその出力を制御してグリッド２４に整合させる。例示の全体制御方法では、インバータ１０はその出力電圧波形（ＶＯＵＴ）を制御または調節してグリッド電圧の振幅と移動に整合させ、これはグリッドの電圧と周波数に追随し整合することに等しい。インバータ１０は従って線路電圧と周波数を監視可能で、これを使用してその出力を保持する。もちろん、インバータ１０が範囲外のグリッド条件を検出した場合、これは接触子２６を開放して、公称グリッド条件が復元されたことを検出するまで独立モードで動作することが可能である。
【００１７】
インバータ１０は、インバータ１０による有効及び無効電力出力の別々の制御を基にしている有利な出力制御方法を実施している。殆ど完全にディジタル領域で実装可能である、例示の実施例では、インバータ１０は、ディジタル化可能なその出力電圧と電流波形のｘ−ｙフェーザを計算することを基にしてその有効及び無効出力電力を計算する。これはインバータ制御信号、例えばＰＷＭベースのスイッチング制御信号をインバータ回路１２に発生して、計測した有効及び無効電力と有効及び無効電力の所要値との間の差を基にインバータ出力を調整する。
【００１８】
独立モードでは、電圧波形は必要または所要に応じて調節可能であり、電力引き出しは負荷により決定されるが、グリッド並列モードでは、所要値はグリッドに基準化可能であり、インバータ１０とグリッド２４との間の所要実質電力流れを調節可能である。このため、インバータ１０は、インバータ１０とグリッド２４との間のサービス入口またはその他の相互接続点で実質の電力流れを計測するセンサからの帰還またはその他の計測信号を受信可能である。インバータ１０は従って、これが電力をグリッド２４に注入しているかまたはそこから電力を引き出しているのを検出するよう構成可能である。
【００１９】
図２Ａは例示の調節回路１６を図示し、これは上述したように有効及び無効戦力制御を基にインバータ１０を制御するよう構成可能である。例示の実施例では、インバータ出力の調節は、有効及び無効インバータ電力出力の計測及び所要値の差により駆動される外部制御ループと、外部ループとインバータからの電圧及び電流帰還により発生された制御入力により駆動される内部ループとを含む。
【００２０】
特に、例示の調節器１６は計測及び所要有効及び無効電力間の差を基に電流指令（ＩＸＣＮＴＬとＩＹＣＮＴＬ）を発生し、これから基準電流波形、ＩＲＥＦを発生する。ｘ及びｙ成分に関して発生可能である、ＩＲＥＦ信号を次いで使用して基準電圧、ＶＲＥＦが設定され、これは制御を介して更新されてインバータ電流に所要の変化を発生させる。これらの例示制御過程は以下に詳細に記載される。
【００２１】
例示調節器１６は計測回路３０と帰還制御回路３２とを含む。例示の計測回路３０はフェーザ計算器３４と電力計算器３６を含む。例示の帰還制御回路３２は電力制御器４２、波形発生器４４、電流制御器４８、及びインバータ回路スイッチング制御器５０、例えばＰＷＭ信号発生器を含む。論理スイッチ５１を使用してスイッチング制御器５０がグリッド並列モードにいる時のように電流制御器４８により駆動されているのか、または同期または独立モードにいる時のように電圧同期回路（本明細書で以下に図示）により駆動されているのか、を制御可能である。スイッチ５１が制御器４８により発生されたＶＲＥＦ信号に切替えられた時、インバータ１０は出力電流／電力調節制御に従って動作し、スイッチ５１が同期及び独立モード時に発生されたＶＲＥＦ信号に切替えられた時、インバータ１０は出力電圧調節制御に従って動作する。
【００２２】
図２Ｂは、1個以上の集積回路、プロセッサＵ１、アナログ対ディジタル変換器Ｕ２、及びプログラム／データ・メモリ素子Ｕ３を含む、制御回路１４の例示ディジタル信号処理実施例を図示する。従って、調節回路１６は、テキサスインストラメント社からのＴＭＳ３２０Ｃ２４ｘシリーズＤＳＰのようなディジタル信号プロセッサ（ＤＳＰ）上で実行するコンピュータ・プログラム（ソフトウェア、ファームウェア、またはマイクロコード等）として全体または部分的に実施可能である。
【００２３】
もちろん、調節器１６のプロセッサ・ベースの実装は限定的なものではなく、その機能はソフトウェア、ハードウェア、またはその任意の組合せで実施可能であることを理解すべきである。ＡＤＣを使用して入力信号をアナログ及びディジタル領域で必要または所要に応じて移動可能である。プロセッサＵ１からの離散（スイッチ）出力を使用して必要に応じてインバータ回路１２を制御可能である。
【００２４】
特定の実装詳細に係わらず、例示のフェーザ計算器３４は、インバータの出力電圧と電流波形に対応し、グリッド接続動作では、グリッド電圧の帰還信号のｘ−ｙフェーザを発生する。主電圧にロックされた位相ロックループ（ＰＬＬ）により発生可能なディジタル正弦波形である、基準信号ＲＥＦＸとＲＥＦＹは、フェーザ計算器３４により使用されるｘ−ｙ座標フレームを設定する。ＲＥＦＸは同相（ｘ）座標フレーム軸を設定し、ＲＥＦＹは直交（ｙ）座標フレーム軸を設定する。例示の実施例では、ＲＥＦＸとＲＥＦＹはグリッド電圧に基準化され、これはゼロ位相を有するものと考えられる、すなわち、グリッド電圧はｘ−ｙ座標フレームの同相（ｘ）基準点を設定する。独立モードでは、ｘ−ｙ基準フレームは制御回路１４に含まれる周波数／位相ロック回路により設定される内部タイミングを基にしている。
【００２５】
フェーザ計算器３４は単相インバータ構成でのフェーザ成分の計算用に特に適合されることが可能である。正弦電圧波形は以下の式により表現可能である、
【数１】
2007515150.tif 000003
【００２６】
フェーザ振幅Ｖを、大きさと位相として、または実数及び虚数部分として以下のように表現された複素数として表現可能である、
【数２】
2007515150.tif 000004
ここでＶのｘとｙフェーザ値は以下で決定可能である、
【数３】
2007515150.tif 000005
【００２７】
単相応用例では、フェーザ計算器３４は基本波形期間の半サイクルに渡って平均して電圧及び電流波形の正しく計算されたｘ−ｙフェーザ成分を得る。例示のフェーザ計算器３４は半サイクルの整数に対して平均することにより前記積分を実行するよう構成可能である。
【００２８】
図５はフェーザ計算器３４により処理されている各入力信号の計算回路１００を含むフェーザ計算器３４の例示の構成を図示する。回路１００は、同相及び直交基準信号、ＲＥＦＸとＲＥＦＹにより入力信号（ＶＯＵＴ、ＶＧＲＩＤ、またはＩＯＵＴ等）を別々に乗算する1対の乗算器１０２を含む。各乗算器の出力は、半サイクル平均化を実行する積分器１０４へ送られる。このように、フェーザ計算器３４は、インバータの出力電圧と電流、及びグリッド電圧の、同相及び直交基本成分――フーリエ成分――を発生する。電力計算器３６（図６）はインバータ電圧及び電流のＶＸＯＵＴ、ＶＹＯＵＴ、ＩＸＯＵＴ、及びＩＹＯＵＴ基本成分を受取り、これから選択した積項を加算することを基にしてインバータ１０により出力されている基本有効及び無効電力を計算する。電圧及び電流のｘ−ｙフェーザ成分により、インバータの有効電力は以下により決定される、
【数４】
2007515150.tif 000006
ここで＊は複素共役を表し、無効電力は以下により決定される、
【数５】
2007515150.tif 000007
【００２９】
図６は、各々加算回路１０８と１１２に対して互いに対となっている４個の入力乗算器１０６を含む式（５）と（６）を実装する電力計算器３６の例示実施例を図示する。加算回路１０８はＶＸＯＵＴＩＸＯＵＴをＶＹＯＵＴＩＹＯＵＴに加算したことを基にした信号を出力し、この和は次いで第1利得回路１１０で１／２によりスケールされて有効電力計測値Ｐ（ワット）を発生する。加算回路１１２はＶＹＯＵＴＩＸＯＵＴからＶＸＯＵＴＩＹＯＵＴを減算したことを基にした信号を出力し、この結果は次いで第２利得回路１１０で１／２によりスケールされて無効電力計測値Ｑ（バール）を発生する。
【００３０】
電力制御器４２（図３）は有効及び無効電力の指令値Ｐ＊とＱ＊、有効及び無効電力の計測値ＰとＱ、及び電力指令減少信号［ＲＡＭＰ］を受取る。制御器出力はｘ軸及びｙ軸フェーザ電流の指令値である。
【００３１】
制御器４２は指令値Ｐ＊とＱ＊を転送指令信号として使用する。さらに、制御器４２は、所要及び計測有効電力間と所要及び計測無効電力間の誤差を計算する。これらの誤差信号は、電力制御ループで定常状態誤差を消去する、Ｐ／Ｉ調節器５４への入力である。Ｐ／Ｉ出力は加算接合部５６で転送指令値と加算される。電力の単位を有する、生成信号は端子電圧の値により除算されてｘ軸（ＩＸＯＵＴＲＥＦ）とｙ軸（ＩＹＯＵＴＲＥＦ）フェーザ電流の指令値を生成する。
【００３２】
ＲＡＭＰ信号は指令値Ｐ＊とＱ＊が変化している時にアサートされるブール変数である。Ｐ＊とＱ＊が定数の時は、ＲＡＭＰ信号は低で誤差信号はＰ／Ｉ調節器５４に入力される。Ｐ／Ｉ調節器５４は定常状態誤差をゼロに減少させる作用がある。Ｐ＊とＱ＊の値が変化している間にＲＡＭＰ信号をアサートすると、スイッチ５２がトグルされて、Ｐ／Ｉ調節器５４への入力にゼロが与えられる。この動作は指令値の変化時にＰ／Ｉ調節器５４を実質的に減勢し、積分器のワインドアップを防止する。
【００３３】
図３は、第1及び第２スイッチ５２、第１及び第２アンチワインドアップ比例積分（Ｐ／Ｉ）調節器５４、第１及び第２加算回路５６、第１及び第２乗算器５８、及び第１及び第２利得回路６０を含む、実質的に同等の第１及び第２電力制御信号路を含む、電力制御器４２の例示実施例を図示する。両信号路はさらに加算回路６２を含み、両方の路は、第１及び第２乗算器５８へＶＸＯＵＴの逆数値を与える１／ｕ乗算器６６を共有する。
【００３４】
有効電力制御信号路を見ると、ランプ信号ＲＡＭＰにより制御される第１スイッチ５２は、第１Ｐ／Ｉ調節器５４にゼロ（暗黙値）信号または有効電力誤差信号（Ｐ−Ｐ＊）のどちらかを与える。第１Ｐ／Ｉ調節器５４はその出力信号を第１加算回路５６に与え、これはＰ／Ｉ信号に所要の有効電力信号Ｐ＊を加算する。この和は第１乗算器５８に送られ、ここで１／ＶＸＯＵＴにより乗算される。この積は第１利得回路６０によりスケールされて直流領域電流ＩＸＯＵＴＲＥＦを発生し、これは第１加算回路６２でＩＸＯＦＦＳＥＴという名称の信号と加算されて制御信号、ＩＸＣＮＴＬを形成する。信号ＩＸＣＮＴＬは、計測及び所要有効電力間の差を減少させるために必要な同相インバータ出力電流に対応する。
【００３５】
ＩＸＯＦＦＳＥＴ信号は、例えば、コンデンサ及びファン負荷を表す、既知のアドミッタンス値によりＶＸＯＵＴを乗算することにより発生可能である。従って、ＩＸＯＦＦＳＥＴは、ＩＸＯＦＦＳＥＴ＝ＹＸＶＸＯＵＴ、ここでＹＸはアドミッタンス値を表す、に従ってインバータ１０の無負荷電流の補償として発生可能である。または、期待電圧とアドミッタンス値を基にＩＸＯＦＦＳＥＴを固定値に設定可能である。
【００３６】
同様の処理が無効電力にも使用され、計測及び所要有効電力間の差を減少させるために必要な直交インバータ出力電流に対応するＩＹＣＮＴＬ電流制御信号を発生する。ｘ成分と同様に、ＩＹＣＮＴＬは、ＩＸＯＦＦＳＥＴ信号と同様に計算されるがｙ成分を使用するＩＹＯＦＦＳＥＴ信号を使用して補償または調整可能である。
【００３７】
実質的に直流の同相及び直交電流制御信号ＩＸＣＮＴＬとＩＹＣＮＴＬは波形発生器４４に送られ、これはＲＥＦＸとＲＥＦＹ信号の時間ステップ進み版を使用して、インバータ１０に必要なインバータ出力電流、ＩＯＵＴの所要瞬間値を表す組合せ交流波形ＩＲＥＦにこれらを変換する。
【００３８】
図７は、ＩＲＥＦを与える第１及び第２入力乗算器１１４、及び出力加算回路１１６を含む波形発生器４４の例示実施例を図示する。第１乗算器１１４はＲＥＦＸ波形によりＩＸＣＮＴＬを乗算し、第２乗算器はＲＥＦＹ波形を使用してＩＹＣＮＴＬに同様の演算を施す。発生器４４は従ってインバータの出力電流ＩＯＵＴの所要の同相及び直交成分に対応する同相及び直交（正弦）波形を発生しこれを加算してＩＲＥＦを与える。電流制御器４８はＩＲＥＦ［ｋ＋２］を制御入力として受取り、ＩＳＥＣ［ｋ］とＶＯＵＴを帰還信号として受取る。図４Ａは、遅延回路７０と７２、加算回路７４、７６、及び７８、利得回路８０、８２、８４、及び８６、加算回路８８、９０、及び９２、及び先読み回路９４を含む例示の電流制御器４８を図示する。
【００３９】
共に、これらの回路はインバータ回路１２からの出力を制御する、インバータ制御信号ＶＲＥＦを与える。制御入力信号ＩＲＥＦ［ｋ＋２］は、これが波形発生器４４で発生された時点で２時間ステップだけ既に進んでいる。ＩＲＥＦの遅延回路７０と７２は、各々１時間ステップとゼロ時間ステップだけ進んだ２つの別な版の制御信号ＩＲＥＦ［ｋ＋１］とＩＲＥＦ［ｋ］を発生する。加算回路７６は、次の時間間隔にわたってＩＲＥＦ制御入力の予期される変化を表す、差信号ΔＩＲＥＦ［ｋ＋１］を発生する。利得回路８４は、予期される電流変化を駆動するために、予期される電流変化をインバータの等価な直列インダクタンスＬｅｑ上に印加される電圧に変換する。
【００４０】
ＩＲＥＦ制御入力の予期される変化に加えて、所要の電流値ＩＲＥＦ［ｋ］と実際の（計測）電流値ＩＳＥＣ［ｋ］との間には何らかの誤差ＩＥＲＲＯＲ［ｋ］が一般的に存在する。加算回路７４は電流誤差ＩＥＲＲＯＲ［ｋ］を計測し、利得回路８０と８２は電流誤差を直列インダクタンスＬｅｑに印加されるべき電圧補正に変換して誤差を補正する。加算回路７８と利得回路８６はインバータの等価直列抵抗による電圧降下に対する別の補正を計算する役割を果たす。加算回路８８と９０は利得回路８４からの元の電圧計算に２つの補正信号を加算して、Ｌｅｑ上に印加される全電圧を生成する役割を果たす。
【００４１】
先読み回路９４は、正弦波電圧信号に最適化された線形予測器を使用して、次の時間ステップのインバータ出力電圧ＶＯＵＴの予測を発生する。加算回路９２は次いで予測された出力電圧をＬｅｑ上の所要電圧に加算して、次の時間ステップでインバータに印加される電圧指令ＶＲＥＦ［ｋ＋１］を生成する。
【００４２】
従って、上述し図４Ｂに図式的に示したように、電流制御器４８により与えられる例示の制御法則遅延は、インバータの出力の計測と当該出力の変更の指令との間の差、すなわちインバータ電圧の変更の指令と当該変更に対応する電流の計測との間の制御ループ遅延を説明する。図示実施例では、サンプル時間ｋで実施された電流及び電圧計測を使用して時間ｋ＋１で印加されるインバータ電圧を計算し、これはまた時間ｋ＋２でインバータの出力電流の変化を発生し、このように制御路の２つのＺ−１遅延を説明する。
【００４３】
最後に、スイッチング制御器５０は電流制御器４８によるＶＲＥＦ信号出力に応答してインバータ・スイッチング制御信号を発生する。図１Ｃに示したスイッチング網では、例示のスイッチング制御器は、ＶＲＥＦから決定されたパルス幅タイミングに従ってトランジスタ回路Ｑ１とＱ２をオン・オフする相補パルス列を出力するＰＷＭ信号発生器として構成可能である。
【００４４】
従って、インバータの出力は、電流と電圧の位相と大きさを直接設定するのではなく、インバータのｘ−ｙ座標フレームを所要のアンカー点、例えばグリッド電圧に基準化し、所要の有効及び無効電力に関してインバータの計測された有効及び無効電力を制御することにより、必要な（または所要の）大きさ、周波数、及び位相に整合される。この方法は、大部分の制御変数を直流値に変換し、相対的に直截的なフェーザ・ベースの制御法則計算を可能とする追加の利点を有する。
【００４５】
信頼できる島、孤立状態検出は、有効及び無効電力を正確に制御する能力から来る多数の利点の中の１つである。グリッド接続動作では、インバータ１０に接続されたグリッド２４の一部がグリッド２４の残りの部分、例えばグリッド２４から負荷２０へ電力を供給する「サービス・フックアップ」と関連する局所供給線路、から分離される可能性が存在する。このような条件下では、インバータ１０はグリッド２４の孤立部分を付勢し続け、孤立状態の付勢状態を知らないサービス要員及びその他の人に危険な状態を生成する可能性がある。
【００４６】
負荷の局所供給線路がグリッド２４に接続され、グリッド２４が公称条件内で動作している場合、インバータの出力の変動は電力品質とインバータ１０とグリッド２４との間の実質の電力流れに影響を与えるが、これらの変動はグリッドの線路周波数と電圧には擾乱を与えない。インバータの観点からは、グリッド２４はインバータの出力の変動により基本的には擾乱不能な非常に堅牢な電圧源のように見える。しかしながら、負荷の局所給電線路がグリッド２４から切離された時にはこれは真実ではない。
【００４７】
特に、負荷の局所供給線路がグリッド２４に接続されている時、インバータ１０による無効電力出力の変動はインバータ１０と関連する力率を変更するが、線路周波数は変更しない。給電線路及び負荷がインバータ１０のみにより駆動されるような、給電線路が分離した場合、インバータの無効電力出力の変更はインバータの出力周波数を移動させる。独立した有効及び無効電力制御により、インバータ１０は従って、その無効電力出力を変更し、周波数の生成する変化を監視することにより孤立状態を検出するよう構成可能である。
【００４８】
独立モードで動作している時、制御回路１４はグリッド電圧から内部的に発生された基準フレームワークにｘ−ｙ座標フレームの基準を変更する。従って、座標フレームのｘ及びｙ軸は内部の同相及び直行基準回路により、またはグリッドの周波数と位相により選択的に確立可能である。内部または外部基準でのｘ−ｙ座標フレームの基準の設定能力は、ｘ−ｙベースの制御方式が、グリッド並列または独立モードのどちらかで動作し、かつモード間で滑らかに変更することを可能とする。
【００４９】
特に、独立モードからグリッド並列モードへの変更に関しては、制御はインバータの出力電圧をグリッド２４の交流主電圧へ適合させなければならない。すなわち、ＶＯＵＴの振幅と位相をＶＧＲＩＤのそれに整合させることによりインバータ１０は接続する前にグリッド２４に同期しなければならない。図８は、モード制御、主周波数／位相ロック、同期及び接触子制御を行う１個以上の別の処理及びシステム制御回路１８の例示の要素を図示している。図示の回路は全体または部分をＤＳＰまたは他のディジタル処理論理で実装可能であり、調節回路１６の信号処理論理と統合可能であることを理解すべきである。
【００５０】
１個以上の別の処理及びシステム制御回路は、以下には必ずしも限定されないが、タイミング／モード制御回路１３０、電圧制御回路１３２、同期検出回路１３４、及び接触子制御回路１３６を含む。動作時に、タイミング／モード制御回路１３０は、暗黙時モード選択、ユーザー入力を基に、及び／またはグリッドが存在して公称パラメータ内で動作しているか、のような適切な信号の監視を基に、モード制御（例えば、独立モード、同期モード、グリッド並列モード、停止モード、及びアイドルモード）を与える。
【００５１】
タイミング／モード制御回路１３０は本明細書で以前に説明したＲＥＦＸとＲＥＦＹ信号をさらに与える。独立モードで動作している時、ＲＥＦＸとＲＥＦＹ信号は所要の独立電圧の大きさ、位相、及び周波数を基準としたディジタル正弦波である。同期またはグリッド並列モードで動作している時、ＲＥＦＸとＲＥＦＹ信号はグリッド２４の交流主電圧を基準としている。
【００５２】
動作時に、電圧制御回路１３２は同期及び独立動作モード時にＰＷＭスイッチング制御器５０（図２Ａ参照）を制御するために使用されるＶＲＥＦ信号を発生する。独立動作モード時には、タイミング／モード制御回路１３０は記憶値またはその他の定義された定数を使用して、各々ＶＸＤＥＳＩＲＥＤとＶＹＤＥＳＩＲＥＤと名づけたインバータの出力電圧の所要ｘ及びｙ成分を表す。差分回路１４０−１と１４０−２は従ってインバータ出力電圧の所要の基本成分とその実際の出力電圧の計測ｘ及びｙ基本成分（ＶＸＯＵＴとＶＹＯＵＴと表記）との間の差（誤差）を基に基本成分誤差信号ＶＸＥＲＲとＶＹＥＲＲを発生する。
【００５３】
同期モードの間は、電圧制御回路１３２は、インバータの計測出力電圧（ＶＸＹＯＵＴ）とグリッドの計測電圧（ＶＸＹＧＲＩＤ）との間の誤差を基に出力ＶＲＥＦを制御する。すなわち、ＶＸＧＲＩＤをＶＸＤＥＳＩＲＥＤの代用とし、ＶＹＧＲＩＤをＶＹＤＥＳＩＲＥＤの代用とする。従って、インバータ１０をグリッド２４に接続する時、その出力電圧の基本成分をグリッド電圧の対応する基本（ｘ−ｙ）成分に整合することを基にこれはその出力電圧をグリッドに同期する。この方式は、こうしないと制御安定性を乱し、または整合誤差を発生させるであろうグリッドとインバータ電圧の高調波成分差を実質的に無視している。
【００５４】
動作の概観として、ＶＸＧＲＩＤとＶＸＯＵＴとの間とＶＹＧＲＩＤとＶＹＯＵＴとの間の差は基本誤差電圧成分を表す。同期動作モードの間は、電圧制御回路１３２はＶＯＵＴが誤差を減少するように変化するように、そのＶＲＥＦ出力を調整してスイッチング制御器５０を（図２Ａのスイッチ５１を介して）制御する。インバータ１０が同期され、接触子閉鎖が検証されると、スイッチング制御器５０が、電圧制御回路１３２により与えられる出力電圧調節によるものではなく、その電流／電力調節動作で調節回路１６により駆動されるようにスイッチ５１は切り換えられる。もちろん、制御切り換えが単にインバータ制御プログラムの異なる部分を実行することを意味するように、この制御スイッチング方式をソフトウェアで実装可能であることを理解すべきである。
【００５５】
一般に、インバータ１０は例示のモード制御に従って動作し、図９は上記の例示モード――独立、グリッド並列、停止、アイドル、及び同期と関連する状態遷移を図示する。
【００５６】
モード遷移の概観として、インバータ１０は、開始動作の後、アイドルモードから独立モードに遷移し、ここで所要のｘとｙ出力電圧成分に従って出力電圧を調節する。独立モードから、インバータ１０は、グリッド電圧の計測基本成分にその出力を整合する同期モードを介して、グリッド並列モードに遷移可能である。または、インバータ１０は、例えばユーザー指令に応答して、独立モードからアイドルモードへ直接復帰可能である。独立モードで起動する代わりに、インバータ１０は、開始動作の後、アイドルモードから同期モードを介してグリッド並列モードへ遷移可能である。グリッド並列モードでは、インバータ１０は有効及び無効電力の所要出力値に従ってその電流／電力出力を調節する。グリッド並列モードから、インバータ１０は、例えばユーザーのモード制御指令に応答して、またはグリッドに問題を検出したことに応答して独立モードに復帰可能である。または、インバータ１０はグリッド並列モードから停止モードに遷移可能で、ここでその出力を停止する。
【００５７】
図１０は、アイドルモードから同期モードを通してグリッド並列モードにインバータ１０を遷移させるために使用可能な例示のモード制御論理を図示する。インバータ１０内のタイミング／モード制御回路１３０またはその他の処理要素を構成して図示のモード制御を実行可能であり、図示の実施例では、図示の処理論理が、マイクロプロセッサまたはその他の論理処理回路で記憶されたコンピュータ・プログラム命令を実行することを少なくとも部分的に基にして実装される。インバータ１０をアイドルモードからグリッド並列モードに移動させることが望ましいものと仮定すると、例示の処理論理は最初にインバータのＰＬＬが交流主電圧にロックされているかどうか検査する（段階１６０）。そうでない場合、インバータ１０はタイムアウトするのを待機するか、またはＰＬＬへの制御に優先してロックを達成する。インバータがグリッドの位相と周波数にロックされると、処理論理は次いでグリッド２４が許容可能な動作範囲内にあるかどうか、すなわち、その電圧と周波数が正しいかどうかを検査する（段階１６２）。ＬＯＣＫＥＤとＧＲＩＤ  ＯＫ信号の存在または不在を使用して同期検出回路１３４が動作するかどうか、すなわち、同期が達成されているかどうかを決定するよう試行する。これはまた、接触子回路１３６が接触子２６を閉鎖しようとしているかどうかを制御するためにも使用可能である。従って、ＬＯＣＫＥＤ／ＮＯＴ  ＬＯＣＫＥＤとＧＲＩＤ  ＯＫ状態を同期と接触子閉鎖の試行のトリガとして使用可能である。
【００５８】
ロックが達成され（ＬＯＣＫＥＤが真）、グリッド２４が通常制限内で動作している（ＧＲＩＤ  ＯＫが真）と仮定すると、処理論理はインバータを「開始」し（段階１６４）、ここでグリッド並列動作モードに移行するのに必要な同期段階を開始する。同期モード処理は、インバータのｘ−ｙ出力電圧成分とグリッドのｘ−ｙ電圧成分間の誤差を基に計算される基本誤差電圧成分、ＶＸＥＲＲとＶＹＥＲＲの計算から開始する（段階１６６）。電圧制御回路１３２は、（ＶＸＧＲＩＤ−ＶＸＯＵＴ）としてＶＸＥＲＲを発生し、（ＶＹＧＲＩＤ−ＶＹＯＵＴ）としてＶＹＥＲＲを発生するために使用される２個の加算回路１４０−１と１４０−２を含む。同期動作モード時にインバータの出力電圧を制御するために使用されるインバータ基準電圧、ＶＸＲＥＦとＶＹＲＥＦの計算により処理は続行する（段階１６８）。ＶＸＲＥＦとＶＹＲＥＦは対応するリミタ回路１４４−１と１４４−２と組み合わせた、Ｐ／Ｉ回路１４２−１と１４２−２の各々を使用して発生される。このように発生された、ＶＸＲＥＦとＶＹＲＥＦは、前述した波形発生器４４と同様の波形発生器１４６への入力としての役割を果たす。実際に、ディジタル処理実装では、波形発生器４４はグリッドモード時に実行し、波形発生器１４６は独立及び同期モード時に実行するため、同じプログラム関数を再使用可能である。この構成により、ＶＸＲＥＦはＲＥＦＸ正弦波からのＶＲＥＦ波形の余弦（ｘ）成分を発生する係数としての役割を果たし、ＶＹＲＥＦはＲＥＦＹ正弦波からのＶＲＥＦ波形の正弦（ｙ）成分を発生する係数としての役割を果たす。波形発生器１４６は従って独立及び同期動作モードの交流出力電圧ＶＲＥＦを与える（段階１７０）。
【００５９】
【数６】
2007515150.tif 000008
としてＶＥＲＲを計算するよう構成可能な、同期検出回路１３４のベクトル大きさ計算回路１５０により電圧誤差ＶＥＲＲのベクトル大きさの計算をもって処理が続行する（段階１７２）。
【００６０】
式（７）は従ってフェーザ大きさ誤差を近似するために使用可能である。もちろん、ｘ−ｙフェーザ誤差の２乗和の平方根を基にした真のフェーザ大きさ誤差を計算するような計算を実施可能であり、必要または所要に応じて他の計算方法を使用して別の同期メトリックスに到達可能である。
【００６１】
閾値比較回路１５２はＶＥＲＲの時間平均ＶＥＲＲＡＶＧを計算して誤差値の平滑化を行うよう構成可能である（段階１７４）。例えば、これはＶＥＲＲの最新のｎサンプルの移動平均を取ってＶＥＲＲＡＶＧを発生可能である。それでも、閾値比較回路１５２は時間平均誤差値を、例えばこれ以下でインバータ１０が同期していると見なせる電圧誤差を反映する閾値と比較する（段階１７６）。閾値は経験的に決定された暗黙値に設定可能である、または設定可能または調整可能である。いずれにせよ、検出閾値は、インバータ１０の早期相互接続を避ける十分低く、かつ計測と制御許容度を許容する十分高く設定される。
【００６２】
インバータ１０が同期していない場合、上述した電圧調整と誤差計測の繰り返しとＶＥＲＲＡＶＧの繰り返し評価で処理が続行する。同期が達成されるまで、または他の制御機構（タイムアウト、優先、等）が同期過程を終了させるまで同じ制御ループを繰り返し実行する。いったん同期が達成されると、閾値比較回路１５２はその同期指示子をアサートし、例えばこれは接触子制御回路１３６の動作をトリガするために使用可能な「ＳＹＮＣ」信号をアサートする（段階１７８）。
【００６３】
同期指示子のアサートに応答して、接触子制御回路１３６は、インバータ１０をグリッド２４から電気的に接続切断する接触子２６の閉鎖を開始する（段階１８０）。これは接触子制御信号をアサートしてこの開始を実行し、制御信号は必要に応じてバッファされ、増幅等されて、接触子２６への適切な閉鎖信号を提供可能であることを理解すべきである。
【００６４】
接触子制御回路１３６は次いで１つ以上の帰還信号を監視して接触子２６が実際に閉鎖されたことを検証し（段階１８２）、接触子閉鎖が「検証」されるまで監視し続ける（段階１８４）。監視ループは、非常に長い間実行した場合に閉鎖監視ループから制御プログラムをブレークするためのタイムアウト優先を含むように構成可能であることに注意された。
【００６５】
接触子閉鎖を検証する際に、接触子制御回路１３６は例えばＣ＿ＳＴＡＴＵＳを監視可能である。Ｃ＿ＳＴＡＴＵＳは、接触子２６内の機械的接触子の開放／閉鎖状態を指示する接触子位置信号も可能であるし、または計測信号も可能である。従って、Ｃ＿ＳＴＡＴＵＳ、または他の帰還信号は、インバータ１０とグリッド２４との間の高調波電流に比例する計測信号として構成可能である。（前記高調波電流の流れは電気的相互接続の確実な指示、すなわち閉鎖接触子２６の確実な指示である。）接触子制御回路１３６は、これが高調波電流の平均値を使用するようｎ点フィルタを実装するよう構成可能である。平均化高調波電流値を設定したまたは構成可能な閾値と比較可能である。
【００６６】
または、接触子制御回路１３６は、接触子閉鎖を開始し、次いで接触子２６の期待される作動遅延に対応する時間だけ、例えば３０ミリ秒待機することにより推論的に接触子閉鎖を検証するよう構成可能である。遅延時間の終了後、接触子制御回路１３６は接触子２６が閉鎖したものと想定可能である。さらに、接触子閉鎖に応答して状態を変更する補助接触子信号を監視することにより、アマチュア移動により誘起される接触子電流を監視することにより、または基本的には接触子状態を直接にまたは推論的に指示するその他の状態監視装置により接触子閉鎖を検証可能である。
【００６７】
いずれにせよ、接触子閉鎖がいったん検証されると、制御モードは電圧制御回路１３２の電圧モード制御から調節回路１６の電流モード調節制御に切り替わる。すなわち、インバータ１０がグリッドに接続されると、その出力の制御は、本明細書で前述した電流モード有効及び無効電力調節に切り替わる。この制御切り替えを達成するため、制御回路１３６は「検証済み閉鎖」信号をアサートして接触子２６の閉鎖状態を指示する（段階１８６）。この信号を使用して、例えばスイッチ５１を駆動し、これによりインバータの制御出力を電圧制御回路１３２から調節回路１６へ変更可能である。
【００６８】
ある時点で、インバータ１０をグリッド並列モードからアイドルモードへ移行することが望ましく（または必要であり）、図１１はこのモード遷移を実行する例示の論理を図示する。処理は、インバータ１０がグリッド並列モードで動作していて、その出力は調節回路１６による電流／電力調節下にあるという仮定から始まる。インバータ１０は「実行」指令の論理アサートを保持することによりこの状態に保持可能である。制御回路１４内のタイミング／モード制御回路１３０、または他の制御要素は実行指令の状態を検査することにより切断制御を実行する、または実行動作を保持するように構成可能である（段階２００）。実行状態が望ましい場合、通常の実行状態動作が続行し（段階２０２）、すなわち、インバータ１０は調節回路１６の調節制御下でグリッド並列動作を続行する。
【００６９】
実行状態を望まない場合、切断減少が開始される（段階２０４）。減少を実施するため、タイミング／モード制御回路１３０、または他の制御要素は、調節回路１６の電力調節目標が降下を開始するように、Ｐ＊及びＱ＊有効及び無効電力指令の調整を開始する。このように、調節回路１６は、減少するＰ＊とＱ＊指令の関数として出力電力の下方への調節を開始する。前述した電力計測機能――図２Ａ参照――を使用してインバータ１０の降下する出力電力を監視し、ゼロまたはある所要の最小出力電力レベルに設定可能な、低電力閾値とのインバータの出力電力の比較を行う（段階２０６）。出力電力が閾値以上である場合、減少は続行する（段階２０８）。前述した電力計測方式により、計測出力電力は、指令電力が閾値、例えばゼロに到達した近似的に半サイクル後に最小値に到達する。
【００７０】
計測出力電力が閾値以下に降下すると、接触子制御回路１３６は接触子２６を開放するよう指令される（段階２１０）。接触子制御回路１３６はその接触子制御信号をアサートすることにより接触子開放を開始して接触子２６の開放を実行し、次いで接触子閉鎖に使用したものと同様の開放検証監視ループを開始する（段階２１２）。接触子開放を検証する前は、調節回路１６はインバータの出力電力の調節を続行する（段階２１４）。開放条件の検証は、電流流れの監視、前述したような接触子駆動タイマの時間切れからの推論を基に、接触子アマチュア移動の検出、または直接または推論の接触子状態検出の基本的には何らかのその他の手段を基にすることが可能である。電流流れ検証を使用する場合、閉鎖検証に使用したものと同様の平均化と閾値操作を使用可能である。
【００７１】
開放が検証されると、接触子制御回路１３６はその検証済み接触子状態信号の状態を変更して、接触子２６が開放していることを指示し、または検証した開放値の論理指示を与える。開放状態検証に応答して、インバータ制御はアイドル動作モードに復帰し、ここでインバータの出力は停止される、またはディスエーブルされる。
【００７２】
従って、制御回路１４は例示の切断制御方式を実装して、グリッド並列モードからアイドルモードへインバータ１０の遷移を制御し、ここで制御された方法でインバータ１０の有効及び無効出力電力を低電力閾値（例えば、ゼロ）まで減少し、次いで接触子２６を開放するようにして調節回路１６は制御される。この方法により、インバータ電力と電流は切断過程の一部として制御された方法でゼロにされ、調節回路１６は、接触子２６が開放状態と検証されるまで減少時にその出力電力調節を続行する。
【００７３】
図１２はグリッド並列モードからアイドルモードへの遷移の代わりに、インバータ１０がグリッド並列モードから独立モードへ遷移し、内部的な基準制御値を基にその出力電圧を保持することを図示している。ユーザー指令入力、グリッド故障または異常なグリッド状態の検出、または孤立状態の検出のような、多数の開始事象に応答して、このような遷移をトリガ可能である（段階２２０）。トリガ事象または条件を検出した場合、処理論理は接触子２６に開放を指令し、これによりインバータ１０をグリッド２４から切断する。接触子開放が検証されたものと仮定すると、ＰＬＬの電圧制御発信器（ＶＣＯ）を、グリッド基準から６０Ｈｚでの自走に、またはインバータの負荷要求と矛盾しない他の所要周波数、例えば５０Ｈｚに切り替えることにより独立モードへの切り換えが実行される（段階２２４）。さらに、インバータの調節制御は、調節器１６の電流／電力調節制御から電圧制御回路１３２の電圧調節制御に切り換えられ、ここでインバータの出力が調節されて所要のＶＯＵＴを実質的に保持する（段階２２６）。
【００７４】
すわなち、独立モードでは、電圧制御回路１３２は、インバータ１０の所要の出力電圧を表す内部発生値ＶＸＤＥＳＩＲＥＤとＶＹＤＥＳＩＲＥＤに従ってインバータ１０の出力電圧を制御し、これらの値を同期及びグリッド並列動作モード時に加算回路１４０へ入力されるＶＸＧＲＩＤとＶＹＧＲＩＤに代入する。所要値はデフォルト値に固定したり、または構成可能にしたり出来、タイミング／モード制御回路１３０により、または制御回路１４の他の制御要素により発生可能である。例示の実施例では、独立モードの所要電圧は、上記処理論理を実行するために使用されるコンピュータ・プログラムの一部としてアクセスされる記憶値として実施される。
【００７５】
図１３は、グリッド２４が公称動作に復帰したことを検出したのに応答してインバータ１０が独立モードからグリッド並列モードに遷移する、相補的なモード制御処理論理を図示する。処理は、グリッド２４が安定であること検証する段階（段階２３０）、例えば規定の時間の間規定の動作制限内に留まる―グリッド２４に適用可能な例示の時間品質と動作限界にはＵＮＤＥＲＷＲＩＴＥＲ’Ｓ  ＬＡＢＯＲＡＴＯＲＩＥＳ（ＵＬ）規格１７４１を参照、から開始する。グリッド２４が安定でない場合、インバータ１０は独立モードに留まる。グリッド２４が安定である場合、制御論理はグリッド２４への再同期を基にインバータ１０を独立モードからグリッド並列モードに遷移させる。従って、インバータのＰＬＬはグリッド２４の主周波数に再ロックされる（段階２３２）。さらに、インバータの出力電圧調節は、独立基準（ＶＸＤＥＳＩＲＥＤ、ＶＹＤＥＳＩＲＥＤ）による調節からインバータ１０により計測されるようなグリッドのｘ−ｙ基本電圧成分（ＶＸＧＲＩＤ、ＶＹＧＲＩＤ）による調節に変更される（段階２３４）。グリッド２４の交流主電圧に実質的に整合したものとしてインバータの出力電圧が検出されると、すなわちグリッドへの再同期が検証されると（段階２３５）、接触子閉鎖が開始され、前述のように検証され（段階２３６）、インバータ１０の調節制御は調節器１６により与えられる出力電流／電力調節に切り換えられる（段階２３８）。
【００７６】
本発明はこのように、インバータ１０を必要にまたは所要に応じてアイドルモードからグリッド並列または独立モードに遷移させ、またこれを必要にまたは所要に応じてグリッド並列モードから独立モードまたはアイドルモードに遷移させる例示のモード制御を与える。さらに、インバータ１０は、必要にまたは所要に応じて独立モードからアイドルモードへ、またはグリッド並列モードへ遷移させるように構成可能である。これらの例示のモード制御動作の一部として、インバータの例示の処理論理はインバータの秩序ある切断と停止を与える。このように、広範囲には、本発明は電力インバータ同期の例示の方法と装置を提供し、これは、必要または所要に応じて変更可能な上記の詳細により限定されない。実際、本発明は添付の請求項とその合理的な等価物によってのみ限定される。
【図面の簡単な説明】
【００７７】
【図１Ａ】本発明の1つ以上の例示実施例による交流電力インバータの図。
【図１Ｂ】本発明の1つ以上の例示実施例による交流電力インバータの図。
【図１Ｃ】本発明の1つ以上の例示実施例による交流電力インバータの図。
【図２Ａ】例示のフェーザ・ベースのインバータ調節回路の図。
【図２Ｂ】例示のフェーザ・ベースのインバータ調節回路の図。
【図３】例示のフェーザ・ベースの電力制御器の図。
【図４Ａ】例示の電流制御器の図。
【図４Ｂ】図４Ａの制御器の例示の制御詳細の図。
【図５】例示の位相計算器の図。
【図６】例示のフェーザ・ベースの電力計算器の図。
【図７】例示のフェーザ対交流波形発生器の図。
【図８】同期、接触子、タイミング及びモード制御回路を含む例示の制御回路の図。
【図９】例示の状態／モード論理の図。
【図１０】例示の同期処理論理の図。
【図１１】例示の切断処理論理の図。
【図１２】インバータのグリッド接続動作モードからインバータの独立動作モードへのモード切換え用の例示の処理論理の図。
【図１３】独立動作モードからグリッド接続動作モードへのモード切換え用の例示の処理論理の図。
【図１Ａ】
2007515150.tif 000009
【図１Ｂ】
2007515150.tif 000010
【図１Ｃ】
2007515150.tif 000011
【図２Ａ】
2007515150.tif 000012
【図２Ｂ】
2007515150.tif 000013
【図３】
2007515150.tif 000014
【図４Ａ】
2007515150.tif 000015
【図４Ｂ】
2007515150.tif 000016
【図５】
2007515150.tif 000017
【図６】
2007515150.tif 000018
【図７】
2007515150.tif 000019
【図８】
2007515150.tif 000020
【図９】
2007515150.tif 000021
【図１０】
2007515150.tif 000022
【図１１】
2007515150.tif 000023
【図１２】
2007515150.tif 000024
【図１３】
2007515150.tif 000025
【国際調査報告】
2007515150.tif 000026
2007515150.tif 000027
2007515150.tif 000028