【手続補正書】
【提出日】平成28年10月18日(2016.10.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
抵抗性メモリセルと、
第１センスノードと、
前記抵抗性メモリセルと前記第１センスノードとの間に接続され、前記抵抗性メモリセルに第１クランプバイアスを提供し、前記第１クランプバイアスは時間の経過によって変更される、第１クランプ部と、
前記第１センスノードに第１補償電流を提供する第１補償部と、
前記第１センスノードに接続され、前記第１センスノードのレベル変化をセンシングする第１センスアンプと
を含み、
前記抵抗性メモリセルに格納された第１データに対する応答として前記第１クランプバイアスが始まる時点から第１時間後に前記第１センスアンプの出力値は他の状態に遷移し、
前記抵抗性メモリセルに格納された前記第１データと異なる第２データに対する応答として前記第１クランプバイアスが始まる時点から前記第１時間と異なる第２時間後に、前記第１センスアンプの出力値は他の状態に遷移する、不揮発性メモリ装置。
【請求項２】
前記第１センスアンプは、リード区間の間に複数回アクティブになるイネーブル信号に応答して複数回動作する請求項１に記載の不揮発性メモリ装置。
【請求項３】
前記イネーブル信号を生成するイネーブル信号生成部をさらに含み、
前記イネーブル信号生成部は、複数のレファレンス抵抗を含み、前記レファレンス抵抗の抵抗値に対応して前記イネーブル信号のアクティブ時点が変わる請求項２に記載の不揮発性メモリ装置。
【請求項４】
前記リード区間は、ノーマルリード区間であり、
前記レファレンス抵抗は、抵抗性メモリセルを含む請求項３に記載の不揮発性メモリ装置。
【請求項５】
前記リード区間は、ベリファイリード区間であり、
前記レファレンス抵抗は、ポリシリコンを含む請求項３に記載の不揮発性メモリ装置。
【請求項６】
イネーブル信号を生成するイネーブル信号生成部をさらに含み、
前記イネーブル信号生成部は、
レファレンス抵抗と、
第２センスノードと、
前記レファレンス抵抗と前記第２センスノードとの間に接続され、前記レファレンス抵抗に第２クランプバイアスを提供する第２クランプ部と、
前記第２センスノードに第２補償電流を提供する第２補償部と、
前記第２センスノードに接続され、前記第２センスノードのレベル変化をセンシングする第２センスアンプと
を含み、
リード区間の間、前記第２クランプバイアスは時間の経過によって変更される請求項１に記載の不揮発性メモリ装置。
【請求項７】
前記第１補償電流と前記第２補償電流とは互いに同一である請求項６に記載の不揮発性メモリ装置。
【請求項８】
前記第１クランプバイアスと前記第２クランプバイアスとは互いに同一である請求項６に記載の不揮発性メモリ装置。
【請求項９】
前記第１補償部は、前記第１補償電流のサイズを調節して前記第１センスアンプのイネーブル時点を調節する請求項１に記載の不揮発性メモリ装置。
【請求項１０】
前記第１クランプバイアスは、時間の経過によってｋ次関数（ただし、ｋは自然数）形態で増加する請求項１に記載の不揮発性メモリ装置。
【請求項１１】
前記第１クランプバイアスは、時間の経過によって階段形態で増加する請求項１に記載の不揮発性メモリ装置。
【請求項１２】
前記抵抗性メモリセルを含むメモリセルアレイは、クロスポイント構造である請求項１に記載の不揮発性メモリ装置。
【請求項１３】
マルチビットデータを格納する抵抗性メモリセルと、
第１センスノードと、
前記抵抗性メモリセルと前記第１センスノードとの間に接続され、前記抵抗性メモリセルに第１クランプバイアスを提供する第１クランプ部と、
前記第１センスノードに第１補償電流を提供する第１補償部と、
前記第１センスノードに接続され、前記第１センスノードのレベル変化をセンシングする第１センスアンプと
を含み、
リード区間の間、前記第１補償電流は一定であり、前記第１クランプバイアスは時間の経過によって変更され、前記第１センスアンプは複数回イネーブルされ、前記第１センスノードのレベル変化をセンシングする不揮発性メモリ装置。
【請求項１４】
前記第１センスアンプは、前記リード区間の間に複数回アクティブになるイネーブル信号に応答して複数回動作する請求項１３に記載の不揮発性メモリ装置。
【請求項１５】
第１保護電流が入力され、セル電流が出力される第１センスノードと、
前記セル電流が流れる抵抗性メモリセルと、
前記第１センスノードの電圧レベルをセンシングする第１センスアンプと、
第２保護電流が入力され、レファレンス電流が出力される第２センスノードと、
前記レファレンス電流が流れるレファレンス抵抗と、
前記第２センスノードの電圧レベルをセンシングする第２センスアンプと
を含み、
前記第２センスノードの電圧レベルによって遷移する前記第２センスアンプの出力値に対する応答として前記第１センスアンプがイネーブルされ、前記第１センスノードの電圧レベルをセンシングする不揮発性メモリ装置。
【請求項１６】
前記第１センスノードと前記抵抗性メモリセルとの間に接続され、前記抵抗性メモリセルに第１クランプバイアスを提供する第１クランプ部をさらに含み、
前記第１クランプバイアスは時間の経過によって増加する請求項１５に記載の不揮発性メモリ装置。
【請求項１７】
前記第２センスノードと前記レファレンス抵抗との間に接続され、前記レファレンス抵抗に第２クランプバイアスを提供する第２クランプ部をさらに含み、
前記第２クランプバイアスは時間の経過によって増加する請求項１５に記載の不揮発性メモリ装置。
【請求項１８】
抵抗性メモリセルと第１センスノードとの間に接続され、前記抵抗性メモリセルに第１クランプバイアスを提供し、前記第１クランプバイアスは時間の経過によって増加する、第１クランプ部と、
レファレンス抵抗と第２センスノードとの間に接続され、前記レファレンス抵抗に第２クランプバイアスを提供し、前記第２クランプバイアスは時間の経過によって増加する、第２クランプ部と、
前記第２センスノードの電圧レベルをセンシングし、レファレンス出力信号を出力する第２センスアンプと、
前記レファレンス出力信号に基づいてイネーブル信号を出力する演算器と、
前記イネーブル信号に応答して前記第１センスノードの電圧レベルをセンシングする第１センスアンプと
を含む不揮発性メモリ装置。
【請求項１９】
前記第１センスノードと前記第２センスノードとに各々同一な補償電流を提供する補償部をさらに含む請求項１８に記載の不揮発性メモリ装置。
【請求項２０】
抵抗性メモリセルと、
第１ないし第ｎ（ただし、ｎは自然数）レファレンス出力信号を生成する第１ないし第ｎレファレンスブロックと、
前記第１ないし第ｎレファレンス出力信号に基づいてｎ回イネーブルされ、前記抵抗性メモリセルの抵抗値をリードするためのメインセンスアンプと
を含み、
前記第ｋ（ただし、１≦ｋ≦ｎ）レファレンスブロックは、
第ｋレファレンス抵抗と、
第ｋセンスノードと、
前記第ｋレファレンス抵抗と前記第ｋセンスノードとの間に接続され、前記第ｋレファレンス抵抗にクランプバイアスを提供し、前記クランプバイアスは時間の経過によって増加する、第ｋクランプ部と、
前記第ｋセンスノードに補償電流を提供する第ｋ補償部と、
前記第ｋセンスノードのレベル変化をセンシングし、第ｋレファレンス出力信号を提供する第ｋセンスアンプと
を含む不揮発性メモリ装置。