(57)【要約】  少なくとも一対のコンタクトと、少なくとも一対の導体によってコンタクトに電気結合された少なくとも一対の端子と、コンタクトおよび端子に電気結合された過渡電圧抑制構成要素とを備えたコネクタが提供される。過渡電圧抑制構成要素は、過渡電圧抑制デバイスおよび周波数補償デバイスを備えている。周波数補償デバイスは、過渡電圧抑制デバイスに直列に結合されており、過渡電圧抑制構成要素は導体対を結合している。周波数補償デバイスはインダクタである。一対の導体毎に１つの過渡電圧抑制デバイスおよび１つの周波数補償デバイスが使用されている。別法としては、一対の導体毎に２つの過渡電圧抑制デバイスおよび２つの周波数補償デバイスが使用される。
2007529189.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一対のコンタクトと、
少なくとも一対の導体によって前記コンタクトに電気結合された少なくとも一対の端子と、
前記コンタクトおよび前記端子に電気結合された過渡電圧抑制構成要素であって、
過渡電圧抑制デバイスおよび周波数補償デバイス
を備えた過渡電圧抑制構成要素と
を備えたコネクタ。
【請求項２】
前記周波数補償デバイスが前記過渡電圧抑制デバイスに直列に結合された、請求項１に記載のコネクタ。
【請求項３】
前記過渡電圧抑制構成要素が前記導体対を結合している、請求項２に記載のコネクタ。
【請求項４】
前記周波数補償デバイスがインダクタである、請求項２に記載のコネクタ。
【請求項５】
一対の導体毎に１つの前記過渡電圧抑制デバイスおよび１つの前記周波数補償デバイスが使用される、請求項２に記載のコネクタ。
【請求項６】
一対の導体毎に２つの前記過渡電圧抑制デバイスおよび２つの前記周波数補償デバイスが使用される、請求項２に記載のコネクタ。
【請求項７】
複数の前記過渡電圧抑制デバイスの各々が前記複数の導体のうちの第１の導体の各々に結合され、複数の前記周波数補償デバイスの各々が前記複数の導体のうちの第２の導体の各々に結合された、請求項５に記載のコネクタ。
【請求項８】
複数の前記過渡電圧抑制デバイスのうちの第１の過渡電圧抑制デバイスが前記複数の導体のうちの第１の導体の各々に結合され、複数の前記過渡電圧抑制デバイスのうちの第２の過渡電圧抑制デバイスの各々が前記複数の導体のうちの第２の導体の各々に結合され、複数の前記周波数補償デバイスが接地に結合された、請求項６に記載のコネクタ。
【請求項９】
一対の導体毎に前記過渡電圧抑制デバイスの第１のセットおよび前記周波数補償デバイスの第１のセットが使用され、また、同じく一対の導体毎に複数の前記過渡電圧抑制デバイスの２つの第２のセットおよび複数の前記周波数補償デバイスの２つの第２のセットが使用される、請求項２に記載のコネクタ。
【請求項１０】
複数の前記過渡電圧抑制デバイスの第１のセットの各々が前記複数の導体のうちの第１の導体の各々に結合され、複数の前記周波数補償デバイスの第１のセットの各々が前記複数の導体のうちの第２の導体の各々に結合され、複数の前記過渡電圧抑制デバイスの第２のセットの第１の過渡電圧抑制デバイスが前記複数の導体のうちの前記第１の導体の各々に結合され、複数の前記過渡電圧抑制デバイスの第２のセットの第２の過渡電圧抑制デバイスの各々が前記複数の導体のうちの前記第２の導体の各々に結合され、複数の周波数補償デバイスの前記第２のセットが接地に結合された、請求項９に記載のコネクタ。
【請求項１１】
前記導体対に電気結合されたフィルタ構成要素をさらに備えた、請求項１に記載のコネクタ。
【請求項１２】
前記過渡電圧抑制デバイスがバリスタを備えた、請求項１に記載のコネクタ。
【請求項１３】
前記過渡電圧抑制デバイスがツェナー・ダイオードを備えた、請求項１に記載のコネクタ。
【請求項１４】
前記過渡電圧抑制デバイスがダイオードを備えた、請求項１に記載のコネクタ。
【請求項１５】
前記過渡電圧抑制構成要素が電流制限デバイスを備えた、請求項１に記載のコネクタ。
【請求項１６】
前記過渡電圧抑制デバイスが電圧制限デバイスを備えた、請求項１に記載のコネクタ。
【請求項１７】
前記過渡電圧抑制デバイスが静電放電を防止する、請求項１に記載のコネクタ。
【請求項１８】
前記過渡電圧抑制デバイスが差動電圧サージを防止する、請求項１に記載のコネクタ。
【請求項１９】
前記過渡電圧抑制デバイスが特定の閾値を超える電圧サージを防止する、請求項１に記載のコネクタ。
【請求項２０】
前記インダクタが過渡電圧に遭遇すると、前記インダクタ自体が磁気飽和する、請求項４に記載のコネクタ。
【請求項２１】
コネクタに使用するための過渡電圧抑制構成要素であって、前記コネクタが、少なくとも一対のコンタクトと、少なくとも一対の導体によって前記コンタクトに電気結合された少なくとも一対の端子とを有し、前記過渡電圧抑制構成要素が前記コンタクトおよび前記端子に電気結合され、前記過渡電圧抑制構成要素が、過渡電圧抑制デバイスおよび周波数補償デバイスを備えた過渡電圧抑制構成要素。
【請求項２２】
前記周波数補償デバイスが前記過渡電圧抑制デバイスに直列に結合された、請求項２１に記載の過渡電圧抑制構成要素。
【請求項２３】
前記過渡電圧抑制構成要素が前記導体対を結合している、請求項２２に記載の過渡電圧抑制構成要素。
【請求項２４】
前記周波数補償デバイスがインダクタである、請求項２２に記載の過渡電圧抑制構成要素。
【請求項２５】
一対の導体毎に１つの前記過渡電圧抑制デバイスおよび１つの前記周波数補償デバイスが使用される、請求項２２に記載の過渡電圧抑制構成要素。
【請求項２６】
一対の導体毎に２つの前記過渡電圧抑制デバイスおよび２つの前記周波数補償デバイスが使用される、請求項２２に記載の過渡電圧抑制構成要素。
【請求項２７】
複数の前記過渡電圧抑制デバイスの各々が前記複数の導体のうちの第１の導体の各々に結合され、複数の前記周波数補償デバイスの各々が前記複数の導体のうちの第２の導体の各々に結合された、請求項２５に記載の過渡電圧抑制構成要素。
【請求項２８】
複数の前記過渡電圧抑制デバイスのうちの第１の過渡電圧抑制デバイスが前記複数の導体のうちの第１の導体の各々に結合され、複数の前記過渡電圧抑制デバイスのうちの第２の過渡電圧抑制デバイスの各々が前記複数の導体のうちの第２の導体の各々に結合され、複数の前記周波数補償デバイスが接地に結合された、請求項２６に記載の過渡電圧抑制構成要素。
【請求項２９】
一対の導体毎に前記過渡電圧抑制デバイスの第１のセットおよび前記周波数補償デバイスの第１のセットが使用され、また、同じく一対の導体毎に複数の前記過渡電圧抑制デバイスの２つの第２のセットおよび複数の前記周波数補償デバイスの２つの第２のセットが使用される、請求項２２に記載の過渡電圧抑制構成要素。
【請求項３０】
複数の前記過渡電圧抑制デバイスの第１のセットの各々が前記複数の導体のうちの第１の導体の各々に結合され、複数の前記周波数補償デバイスの第１のセットの各々が前記複数の導体のうちの第２の導体の各々に結合され、複数の前記過渡電圧抑制デバイスの第２のセットの第１の過渡電圧抑制デバイスが前記複数の導体のうちの前記第１の導体の各々に結合され、複数の前記過渡電圧抑制デバイスの第２のセットの第２の過渡電圧抑制デバイスの各々が前記複数の導体のうちの前記第２の導体の各々に結合され、複数の周波数補償デバイスの前記第２のセットが接地に結合された、請求項２９に記載の過渡電圧抑制構成要素。
【請求項３１】
前記導体対に電気結合されたフィルタ構成要素をさらに備えた、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３２】
前記過渡電圧抑制デバイスがバリスタを備えた、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３３】
前記過渡電圧抑制デバイスがツェナー・ダイオードを備えた、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３４】
前記過渡電圧抑制デバイスがダイオードを備えた、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３５】
前記過渡電圧抑制構成要素が電流制限デバイスを備えた、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３６】
前記過渡電圧抑制デバイスが電圧制限デバイスを備えた、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３７】
前記過渡電圧抑制デバイスが静電放電を防止する、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３８】
前記過渡電圧抑制デバイスが差動電圧サージを防止する、請求項２１に記載の過渡電圧抑制構成要素。
【請求項３９】
前記過渡電圧抑制デバイスが特定の閾値を超える電圧サージを防止する、請求項２１に記載の過渡電圧抑制構成要素。
【請求項４０】
前記インダクタが過渡電圧に遭遇すると、前記インダクタ自体が磁気飽和する、請求項２４に記載の過渡電圧抑制構成要素。
【請求項４１】
導体と、
前記導体に電気結合された過渡電圧抑制構成要素であって、
過渡電圧抑制デバイスおよび周波数補償デバイス
を備えた過渡電圧抑制構成要素と
を備えた回路。
【請求項４２】
前記過渡電圧抑制構成要素が前記導体に誘導結合された、請求項４１に記載の回路。
【請求項４３】
回路を保護する方法であって、
周波数を有する信号を前記回路に導入するステップと、
前記回路に導入される過渡電圧を過渡電圧抑制デバイスを使用して分路させるステップと、
前記過渡電圧抑制デバイスのキャパシタンスによる周波数のシフトを周波数補償するステップとを含む方法。
【請求項４４】
前記過渡電圧抑制デバイスを周波数補償デバイスに誘導結合させるステップをさらに含む、請求項４３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電気コネクタに関し、より詳細には複数の過渡電圧抑制構成要素を有するコネクタおよびコネクタに使用するための過渡電圧抑制構成要素に関する。
【背景技術】
【０００２】
いくつかの特定のデバイスは、それらが接続される複数の電気線路の過渡電圧による不利な動作を強いられることがしばしばである。たとえば、コンピュータ、電話およびファクシミリ・マシンなどの通信デバイスは、それらが接続される複数の通信線路の過渡電圧によって有害な影響を受ける。過渡電圧によって電子デバイスの回路が損傷する。これらの電気デバイスは、過渡電圧によって容易に損傷するだけでなく、しばしば過渡電圧を伝送して誤った情報を生成する。過渡電圧は、場合によっては電気コネクタを通過することがある。したがって、被接続電気デバイスとそれらが接続されるこれらのデータ通信線路の間に、過渡電圧を抑制し、かつ、これらのデバイスの動作に対する過渡電圧の影響を最小化するための抑制回路を配置しなければならない。
【０００３】
過渡電圧は、静電放電（ＥＳＤ）と差動電圧の２種類に大別される。ＥＳＤの場合、これらの電気デバイスを接続している複数の電気線路に全く同じ電圧あるいは類似した電圧が流れる。差動電圧の場合、これらの電気デバイスを接続しているこれらの電気線路間に電圧差が存在する。
【特許文献１】米国特許第５７３６９１０号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この問題に対する現在の解決法は、キャパシタンスの値が小さい保護ダイオードを回路に使用して、コネクタを通過する過渡電圧を阻止することである。これらのダイオードは、これらのダイオードが線路を通過する電気信号の周波数に影響することがないよう、それらのキャパシタンス値を小さくしなければならないため、高価である。  
【課題を解決するための手段】
【０００５】
少なくとも一対のコンタクトと、少なくとも一対の導体によってコンタクトに電気結合された少なくとも一対の端子と、コンタクトおよび端子に電気結合された過渡電圧抑制構成要素とを備えたコネクタが提供される。過渡電圧抑制構成要素は、過渡電圧抑制デバイスおよび周波数補償デバイスを備えている。周波数補償デバイスは、過渡電圧抑制デバイスに直列に結合されており、過渡電圧抑制構成要素は導体対を結合している。周波数補償デバイスはインダクタである。一対の導体毎に１つの過渡電圧抑制デバイスおよび１つの周波数補償デバイスが使用される。別法としては、一対の導体毎に２つの過渡電圧抑制デバイスおよび２つの周波数補償デバイスが使用される。
【発明を実施するための最良の形態】
【０００６】
添付の図１〜１０において、同様の参照文字は、いくつかの図面を通して全く同じ部品あるいは対応する部品を表していることに留意されたい。特許文献１にに従来のコネクタ・アセンブリが示されており、そのすべてが記載されている。
図１は、表面実装が可能なジャック２５２を備えた従来のコネクタ・アセンブリ２５０を斜視図で示したものである。ジャック２５２はハウジング６８を備えており、中にプラグを受け取る凹所７０が設けられている。ジャック２５２は、フィルタ構成要素２５４と共に印刷回路基板（図示せず）に表面実装されている。フィルタ構成要素２５４は回路基板２５６を備えている。
【０００７】
図２は、電気コネクタ（図示せず）の従来のフィルタ回路２５４を略図で示したものである。このフィルタ回路２５４は、雑音を抑制し、かつ、分離するために使用されるが、静電放電（ＥＳＤ）あるいは差動電圧を防止していない。環状磁気回路２６０と磁心は構造的に結合されており、コモン・モード・チョーク３００を形成している。単巻変圧器３０３には、抵抗３０８およびキャパシタ３０６が使用されている。他の２つの環状磁気回路２６０は、一対のセンタ・タップ変圧器３０２を形成している。一方のセンタ・タップ変圧器３０２は、そのミッドポイントに抵抗３０９が取り付けられている。また、インダクタ３０５のミッドポイントには抵抗３０８が接続されている。モジュラ・コネクタ内の複数のコンタクトに対応しているＪ１〜Ｊ８が図２の右側に示されており、また、ＰＣ基板からコネクタを取り付けることができる主ＰＣ基板への複数のピン・コンタクトに対応しているＰ１〜Ｐ８が図２の左側に示されている。
【０００８】
図３は、複数の過渡電圧抑制構成要素を使用した従来の回路を略図で示したものである。この回路はドライバ側に配置され、ＥＳＤを防止している。この回路は、図２に示す回路と類似している。また、４つの過渡電圧抑制（ＴＶＳ）デバイス３１０が使用されている。これらのＴＶＳデバイスは、それらが回路の周波数に影響しないよう、小さいキャパシタンスを有していなければならない。したがって、たとえば高価なダイオードが使用されている。図３に示すように、これらのＴＶＳデバイス３１０は、センタ・タップ変圧器３０２とＰＣ基板ピン・コンタクト２７１の間に、それぞれセンタ・タップ変圧器３０２に接続されている線路３０３に沿って接続されている。図に示すように、２つのＴＶＳデバイス３１０が電気的に１つに結合されており、信号対のワイヤ毎に１つのＴＶＳデバイス３１０が使用されている。
【０００９】
図４は、複数の過渡電圧抑制構成要素を使用した第２の従来の回路を略図で示したものである。この回路はドライバ側に配置され、差動電圧を防止している。この回路は、図２に示す回路と類似している。また、３つの単巻変圧器３０５が追加されており、それらのミッドポイントには抵抗３０８が接続されている。それぞれセンタ・タップ変圧器３０２をコンタクト２７１に接続している線路３０３に沿って４つの過渡電圧抑制（ＴＶＳ）デバイス３１０が接続されている。これらのＴＶＳデバイスは、それらが回路の周波数に影響しないよう、小さいキャパシタンスを有していなければならない。したがって、たとえば高価なダイオードが使用されている。これらのＴＶＳデバイス３１０の各々は、信号対の２本のワイヤを電気的に１つに結合している。
【００１０】
図５は、本出願人の発明による一実施形態を略図で示したものである。この実施形態は、ドライバ側に配置され、ＥＳＤを防止している。この回路は、図２に示す回路と類似している。また、４つの過渡電圧抑制（ＴＶＳ）デバイス３１０が使用されている。これらのＴＶＳデバイス３１０はインダクタ３１１に直列に接続されており、これらのＴＶＳデバイス３１０を回路に誘導結合している。図５に示すように、これらのＴＶＳデバイス３１０は、センタ・タップ変圧器３０２とＰＣ基板ピン・コンタクト２７１の間に、それぞれセンタ・タップ変圧器３０２に接続されている線路３０３に沿って接続されている。これらのＴＶＳデバイス３１０は、それぞれ対の形で１つに誘導結合されている。２つのＴＶＳデバイス３１０が電気的に１つに結合されており、信号対のワイヤ毎に１つのＴＶＳデバイス３１０が使用されている。
【００１１】
動作に関しては、過渡現象が生じると、インダクタ３１１自体が磁気飽和する。飽和した状態では、インダクタ３１１は短絡回路として作用し、したがって回路内の過渡信号に対して透明になるため、過渡信号を抑制することができる。
インダクタ３１１を使用することにより、これらのＴＶＳデバイス３１０を周波数が補償されたデバイスにすることができる。したがって、使用されるこれらのＴＶＳデバイスのキャパシタンスを小さくする必要はない。インダクタ３１１を使用してＴＶＳデバイス３１０の分路すなわち並列キャパシタンスが中和される。ＴＶＳデバイス３１０の並列キャパシタンスが中和されるため、ＴＶＳデバイス３１０をデータ信号に対して透明にすることができる。ＴＶＳデバイス３１０がインダクタ３１１で周波数補償されていない場合、ＴＶＳ３１０によって回路の特性が変化し、通常の動作の間、時間および信号の周波数領域応答が影響されることになる。
【００１２】
これらのＴＶＳデバイスは誘導結合されており、したがって周波数補償されているため、ＴＶＳデバイスのキャパシタンスを小さいキャパシタンスに維持する必要はない。したがってＴＶＳデバイスは回路に対して透明であり、周波数に影響することはない。そのため、たとえばそれほど高価ではないダイオードを使用することができる。たとえば、ＴＶＳが誘導結合されていない場合、サプライヤＡによって製造された、２．００ドルで購入した２個の低キャパシタンス・ダイオードを使用することができる。ＴＶＳが誘導結合されている場合、サプライヤＢによって製造された、０．０８ドルで購入した４個のより大きいキャパシタンスのダイオードを使用することができる。したがってＴＶＳ毎に１．９２ドル節約することができる。
【００１３】
図６は、本出願人の発明による第２の実施形態を略図で示したものである。この実施形態は、線路側に配置され、ＥＳＤを防止している。この回路は、図２に示す回路と類似している。４つの過渡電圧抑制（ＴＶＳ）デバイス３１０がそれぞれインダクタ３１１に直列に接続されており、これらのＴＶＳデバイス３１０を回路に誘導結合している。図６に示すように、これらのＴＶＳデバイス３１０は、それぞれコモン・モード・チョーク３００とコンタクト２７０を接続している線路３０７に沿って接続されている。これらのＴＶＳデバイス３１０は、それぞれ対の形で１つに誘導結合されている。
【００１４】
図７は、本出願人の発明による第３の実施形態を略図で示したものである。この実施形態は、ドライバ側に配置され、差動電圧を防止している。この回路は、図２に示す回路と類似している。また、３つのインダクタ３０５が追加されており、それらのミッドポイントには抵抗３０８が接続されている。いずれのセンタ・タップ変圧器のミッドポイントにも抵抗は取り付けられていない。４つの過渡電圧抑制（ＴＶＳ）デバイス３１０がそれぞれ１つのインダクタ３１１に直列に接続されており、これらのＴＶＳデバイス３１０を回路に誘導結合している。図７に示すように、これらのＴＶＳデバイス３１０は、それぞれセンタ・タップ変圧器３０２をコンタクト２７１に接続している線路３０３に沿って接続されている。
【００１５】
図８は、本出願人の発明による第４の実施形態を略図で示したものである。この実施形態は、線路側に配置され、差動電圧を防止している。この回路は、図２に示す回路と類似している。４つの過渡電圧抑制（ＴＶＳ）デバイス３１０がそれぞれ１つのインダクタ３１１に直列に接続されており、これらのＴＶＳデバイス３１０を回路に誘導結合している。図８に示すように、これらのＴＶＳデバイス３１０は、それぞれコモン・モード・チョーク３００とコンタクト２７０を接続している線路３０７に沿って接続されている。
【００１６】
図９は、本出願人の発明による第５の実施形態を略図で示したものである。この実施形態は、ＥＳＤおよび差動電圧の両方を防止している。この回路は、図６および７に示す回路を組み合わせた回路に類似している。８つの過渡電圧抑制（ＴＶＳ）デバイス３１０ａがそれぞれ１つのインダクタ３１１ａに直列に接続されており、これらのＴＶＳデバイス３１０ａを回路に誘導結合している。図９に示すように、これらのＴＶＳデバイス３１０ａは、それぞれコモン・モード・チョーク３００とコンタクト２７０を接続している線路３０７に沿って接続されている。８つの過渡電圧抑制（ＴＶＳ）デバイス３１０ｂがそれぞれ１つのインダクタ３１１ｂに直列に接続されており、これらのＴＶＳデバイス３１０ｂを回路に誘導結合している。図９に示すように、これらのＴＶＳデバイス３１０ｂは、それぞれセンタ・タップ単巻変圧器３０２をコンタクト２７１に接続している線路３０３に沿って接続されている。これは、ＥＳＤの防止と差動電圧の防止を組み合わせることができることを示している。
【００１７】
図１０は、本出願人の発明による第６の実施形態を略図で示したものである。この実施形態は、ＥＳＤおよび差動電圧の両方を防止しており、フィルタ・エレメントは含まれていない。この回路には、信号対３２０が１つだけ含まれている。この回路は、図２に示す回路の一部と類似している。１つの過渡電圧抑制（ＴＶＳ）デバイス３１０ａが１つのインダクタ３１１ａに直列に接続されており、このＴＶＳデバイス３１０ａを回路に誘導結合している。２つの過渡電圧抑制（ＴＶＳ）デバイス３１０ｂがそれぞれ２つのインダクタ３１１ｂに直列に接続されており、これらのＴＶＳデバイス３１０ｂを回路に誘導結合している。これらのＴＶＳデバイス３１０はすべて信号対３２０に沿って接続されている。ＴＶＳデバイス３１１ｂに接続されていない方のインダクタ３１１ｂの末端は、まとめて接地に接続されている。
以上、本発明について、好ましい実施形態に関連して説明したが、変更および改変を加えることが可能であり、それらはすべて特許請求の範囲で定義されている本発明の範囲に包含されることを理解されたい。
【図面の簡単な説明】
【００１８】
【図１】従来のコネクタの斜視図である。
【図２】従来のコネクタのフィルタ回路の略回路図である。
【図３】従来のコネクタの複数のＴＶＳ構成要素およびフィルタ回路を示す略図である。
【図４】従来のコネクタの複数のＴＶＳ構成要素およびフィルタ回路を示す略図である。
【図５】本発明による第１の実施形態の周波数補償構成要素および過渡電圧抑制構成要素の略図である。
【図６】本発明による第２の実施形態の周波数補償構成要素および過渡電圧抑制構成要素の略図である。
【図７】本発明による第３の実施形態の周波数補償構成要素および過渡電圧抑制構成要素の略図である。
【図８】本発明による第４の実施形態の周波数補償構成要素および過渡電圧抑制構成要素の略図である。
【図９】本発明による第５の実施形態の周波数補償構成要素および過渡電圧抑制構成要素の略図である。
【図１０】本発明による第６の実施形態の周波数補償構成要素および過渡電圧抑制構成要素の略図である。
【符号の説明】
【００１９】
６８  ハウジング
７０  凹所
２５０  コネクタアセンブリ
２５２  ジャック
２５４  フィルタ回路
２５６  回路基板
２６０  環状磁気回路
２７０、２７１  コンタクト
３００  コモン・モード・チョーク
３０２  センタ・タップ変圧器
３０５  インダクタ
３０６  キャパシタ
３０７  線路
３０８、３０９  抵抗
３１０、３１０ａ、３１０ｂ  ＴＶＳデバイス
３１１、３１１ａ、３１１ｂ  インダクタ
３２０  信号対
【図１】
2007529189.tif 000003
【図２】
2007529189.tif 000004
【図３】
2007529189.tif 000005
【図４】
2007529189.tif 000006
【図５】
2007529189.tif 000007
【図６】
2007529189.tif 000008
【図７】
2007529189.tif 000009
【図８】
2007529189.tif 000010
【図９】
2007529189.tif 000011
【図１０】
2007529189.tif 000012
【国際調査報告】
2007529189.tif 000013
2007529189.tif 000014