(57)【要約】【解決手段】材料層の界面の面内格子定数の間の関係を操作することにより、ＩＩＩ族窒化物ベースの電界効果トランジスタの性能特性を改善する。ＩＩＩ族窒化物材料の界面において生成される高移動度の二次元電子ガスは、低いオン抵抗での高い導電を可能にし、ＩＩＩ族窒化物材料の特性に従って得られた自発分極電界の操作によって制御可能である。電界効果トランジスタは、ノミナリーオン型の素子として形成可能であり、その際、界面を形成する材料の面内格子定数は一致する。材料層の一方が、他方の層の材料よりも大きい面内格子定数を有するようにして、ノミナリーオフ型の素子を形成してもよい。層の材料は、本発明の特性に対して特に調整したＩｎＡｌＧａＮ／ＧａＮの層であることが好ましい。【選択図】図１
2007537580.tif 000002
【特許請求の範囲】
【請求項１】
ＩＩＩ族窒化物素子であって、
第１の組成を有する第１のＩＩＩ族窒化物材料からなる第１の層と、
前記第１の組成とは異なる第２の組成を有する第２のＩＩＩ族窒化物材料からなり、前記第１の層と接触して配置された第２の層と、
前記第１の層と前記第２の層とによって形成され、電流を伝えるための二次元電子ガスを供給する界面と、を備え、
前記第１の層および前記第２の層は、前記第１の層と前記第２の層との前記界面の面内における格子定数が、ほぼ同一になるように形成される、素子。
【請求項２】
請求項１に記載の素子であって、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの一方はＧａＮである、素子。
【請求項３】
請求項２に記載の素子であって、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの他方はＩｎＡｌＧａＮである、素子。
【請求項４】
請求項２に記載の素子であって、前記ＧａＮ材料は、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの他方のバンドギャップよりも小さいバンドギャップを有する、素子。
【請求項５】
請求項３に記載の素子であって、前記ＩｎＡｌＧａＮ材料は、前記ＧａＮ材料よりも大きいバンドギャップを有する、素子。
【請求項６】
請求項１に記載の素子であって、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料とは、異なるバンドギャップを有する、素子。
【請求項７】
ＩＩＩ族窒化物素子であって、
第１の組成とバンドギャップとを有する第１のＩＩＩ族窒化物材料からなる第１の層と、
前記第１の組成とは異なる第２の組成と、別のバンドギャップとを有する第２のＩＩＩ族窒化物材料からなり、前記第１の層と接触して配置された第２の層と、
前記第１の層と前記第２の層とによって形成され、電流を伝えるための二次元電子ガスを供給する界面と、を備え、
前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの一方のバンドギャップは、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの他方のバンドギャップよりも大きい、素子。
【請求項８】
電界効果トランジスタであって、
ソース電極と、ゲート電極と、ドレイン電極とを備え、
前記ソース電極と前記ドレイン電極との間のチャネルは、前記ゲート電極によって制御され、
前記チャネルは、異なる組成を有する２つのＩＩＩ族窒化物材料の界面で得られた二次元電子ガスによって形成され、
前記ＩＩＩ族窒化物材料の一方は、格子定数Ａを有し、前記ＩＩＩ族窒化物材料の他方は、格子定数Ｂを有し、
前記ＩＩＩ族窒化物材料は、定数Ｂが定数Ａ以上になるような定数Ａと定数Ｂとの関係を実現するように形成される、トランジスタ。
【請求項９】
請求項８に記載のトランジスタであって、格子定数Ｂを有する前記ＩＩＩ族窒化物材料は、前記ソースまたはドレイン電極の下と前記ゲート電極の下とで異なる厚さを有する、トランジスタ。
【請求項１０】
請求項９に記載のトランジスタであって、格子定数Ｂを有する前記ＩＩＩ族窒化物材料は、良好なオーム接触を形成する、トランジスタ。
【請求項１１】
請求項８に記載のトランジスタであって、前記ＩＩＩ族窒化物材料の一方はＧａＮであり、前記ＩＩＩ族窒化物材料の他方はＩｎＡｌＧａＮである、トランジスタ。
【請求項１２】
請求項８に記載のトランジスタであって、定数Ａと定数Ｂとの前記関係が、前記界面の近くの自発分極電界と圧電分極電界との均衡を保つ傾向を持つことで、前記界面の電荷蓄積がゼロとなる、トランジスタ。
【請求項１３】
請求項８に記載のトランジスタであって、定数Ａと定数Ｂとの前記関係は、自発分極電界と圧電分極電界との生成を制御するために提供される、トランジスタ。
【請求項１４】
請求項８に記載のトランジスタであって、前記ＩＩＩ族窒化物材料は、バンドギャップ値をそれぞれ有しており、前記ＩＩＩ族窒化物材料の一方は、前記ＩＩＩ族窒化物材料の他方よりも大きいバンドギャップ値を有する、トランジスタ。
【請求項１５】
請求項１３に記載のトランジスタであって、他方の前記ＩＩＩ族窒化物材料よりも大きいバンドギャップ値を有する前記ＩＩＩ族窒化物材料は、ＩｎＡｌＧａＮである、トランジスタ。
【請求項１６】
ＩＩＩ族窒化物素子を形成するための方法であって、
面内格子定数Ａを有する第１のＩＩＩ族窒化物材料の層を準備する工程と、
面内格子定数Ｂを有する第２のＩＩＩ族窒化物材料の層を、前記第１のＩＩＩ族窒化物材料に重ねる工程と、
定数Ｂが定数Ａ以上になるような定数Ａと定数Ｂとの関係を実現するように、前記第１のＩＩＩ族窒化物材料または前記第２のＩＩＩ族窒化物材料の組成を調節する工程と、を備える、方法。
【請求項１７】
請求項１６に記載の方法であって、さらに、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの一方としてＧａＮを準備する工程を備える、方法。
【請求項１８】
請求項１７に記載の方法であって、さらに、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料のうちの他方としてＩｎＡｌＧａＮを準備する工程を備える、方法。
【請求項１９】
請求項１６に記載の方法であって、さらに、前記ＩＩＩ族窒化物材料の他方よりも大きい前記ＩＩＩ族窒化物材料の一方のバンドギャップ値を得る工程を備える、方法。
【請求項２０】
ＩＩＩ族窒化物ベースの電界効果トランジスタを製造するための方法であって、
２つのＩＩＩ族窒化物材料の界面における圧電分極電界と自発分極電界との均衡を保つ工程と、
前記ＩＩＩ族窒化物材料の一方の面内格子定数を前記ＩＩＩ族窒化物材料の他方の面内格子定数以上にする工程と、
電界を提供して、前記界面における二次元電子ガスの形成を許容または防止する工程と、を備える、方法。
【請求項２１】
ＩＩＩ族窒化物素子であって、
第１の組成を有する第１のＩＩＩ族窒化物材料からなる第１の層と、
前記第１の組成とは異なる第２の組成を有する第２のＩＩＩ族窒化物材料からなり、前記第１の層と接触して配置された第２の層と、を備え、
それにより、前記第１の層と前記第２の層との間の界面が、自発分極と圧電分極とが、互いにほぼ打ち消すよう構成されることで、前記界面における正味電荷がほぼゼロになる、素子。
【請求項２２】
請求項２０に記載の素子であって、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料との一方のバンドギャップは、他方のバンドギャップよりも大きい、素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ＩＩＩ族窒化物材料に基づく電界効果トランジスタに関し、特に、自発分極電界を用いて、導電度を高めつつ、ゲート構造下の電気絶縁を改善する電界効果トランジスタに関する。
【背景技術】
【０００２】
ＩＩＩ族窒化物材料に基づく素子の開発は、一般に、携帯電話の基地局のためのエミッタなど、高出力高周波数の用途を目的とされてきた。これらの種類の用途のために加工された素子は、高い電子移動度を示す一般的な素子構造に基づいており、ヘテロ接合電界効果トランジスタ（ＨＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）、または、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）と、様々なものがある。これらの種類の素子は、通例、１００ボルトの範囲などの高電圧に耐えつつ、一般に２−１００ＧＨｚの範囲の高周波数で動作することができる。これらの種類の素子は、多くの種類の用途に対して変更されてよいが、通例は、圧電分極電界を用いて、非常に低い抵抗損失で非常に高い電流密度の伝達を可能にする二次元電子ガス（２ＤＥＧ）を生成するよう動作する。２ＤＥＧは、これら従来のＩＩＩ族窒化物ＨＦＥＴにおけるＡｌＧａＮ材料とＧａＮ材料との界面で形成される。しかしながら、これらの種類の素子の欠点は、歪みＡｌＧａＮ／ＧａＮ系で実現可能な厚さが制限されている点である。これらの種類の材料の格子構造における差異により、異なる層を作るために形成される膜の転位を引き起こしうる歪みが生じる。これにより、例えば、バリア層を通して高レベルの漏れが引き起こされる。絶縁層を追加すれば、バリアを通しての漏れを低減することが可能であり、この目的で用いられる典型的な層は、酸化ケイ素、窒化ケイ素、サファイア、または他の絶縁体からなり、ＡｌＧａＮと金属ゲート層との間に配置される。この種類の素子は、しばしば、ＭＩＳＨＦＥＴと呼ばれ、絶縁層を備えない従来の素子に比べて、いくつかの利点がある。しかしながら、この種の設計には、いくつかの欠点がある。第１に、ＡｌＧａＮ層と絶縁層との間にさらなる界面が形成されるため、素子の応答を遅くする界面トラップ準位が引き起こされる。第２に、酸化物の厚さの追加と、２つの層の間の界面の追加とによって、素子を切り替えるために用いるゲート駆動電圧が大きくなる。
【０００３】
窒化物材料を用いてノミナリーオフ型の素子を実現する従来の素子設計は、この追加の絶縁体が閉じ込め層として機能することを利用しており、上部のＡｌＧａＮ層を低減または排除する。しかしながら、これらの素子は、通例、ＧａＮ／絶縁体の界面における散乱により、通電容量が比較的低い。
【０００４】
したがって、より少ない界面および層で低い漏れ特性を実現しつつ、低い抵抗損失で高い電流密度を実現するＨＦＥＴスイッチング素子を提供することが望ましい。現在、ＭＯＣＶＤ（金属有機化学蒸着）、分子線エピタキシ（ＭＢＥ）、および水素化物気相エピタキシ（ＨＶＰＥ）など、多くの技術により、ＧａＮ合金およびＡｌＧａＮ合金で、平面素子が加工されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
窒化ガリウム材料系での材料は、窒化ガリウム（ＧａＮ）と、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、および、窒化インジウムアルミニウムガリウム（ＩｎＡｌＧａＮ）など、窒化ガリウムの合金とを含んでよい。これらの材料は、高エネルギの電子遷移が起きることを可能にする比較的広い直接バンドギャップを有する半導体化合物である。窒化ガリウム材料は、炭化ケイ素（ＳｉＣ）、サファイア、および、シリコンなど、多くの様々な基板上に形成される。シリコン基板は、容易に利用可能で比較的安価であるため、シリコン処理技術が、よく発達した。しかしながら、シリコン基板上に窒化ガリウム材料を形成して半導体素子を製造すると、シリコンと窒化ガリウムとの間の格子定数、熱膨張、および、バンドギャップ、の差異によって、問題が生じる。窒化ガリウム材料と基板との間の特性の差異により、多くの用途に適切な層を成長させる際に困難が生じる場合がある。例えば、ＧａＮは、サファイア、ＳｉＣ、シリコンなどの多くの基板材料と異なる熱膨張係数（すなわち、熱膨張率）を有する。熱膨張の差によって、例えば処理中に構造が冷えた際に、かかる基板上に蒸着されたＧａＮ層に亀裂が入ることがある。また、ＧａＮは、ほとんどの基板材料と異なる格子構造を有する。格子定数の差により、基板上に蒸着された窒化ガリウム材料の層に欠陥が生じる場合がある。かかる欠陥は、窒化ガリウム材料層を用いて形成された素子の性能を低下させうる。
【０００６】
ＧａＮと従来の基板材料との間の格子不整合に付随する問題も、ＧａＮとＧａＮ合金とを含む材料層の構造において、一般的に見られるものである。例えば、ＧａＮ材料とＡｌＧａＮ材料とは、層間の界面の歪みを引き起こすのに十分なほど異なる格子構造を有する。この歪みは、界面に高レベルの電子電荷を引き起こす圧電分極に寄与し、その結果、通電容量が高くなる。多くの従来の素子では、圧電分極によって生成された電界は、歪みを増すことによって最大化され、素子の特性を改善する。しかしながら、ＡｌＧａＮ／ＧａＮ層の構造におけるアルミニウムの含有量を増大させることにより歪みを増すと、欠陥の生成や亀裂など、上述の様々な基板上でのＧａＮの成長に関連する歪みおよび格子不整合と同様の有害な影響が生じる。例えば、従来のＩＩＩ族窒化物ＨＦＥＴにおいて高歪みのＡｌＧａＮ／ＧａＮ材料を用いて、低い抵抗損失で高い電流密度を可能にする際の主な欠点は、歪みＡｌＧａＮ／ＧａＮ系の形成で実現可能な厚さが限定されている点である。この歪みにより、膜の成長の際に転位が生じ、バリア層を通して高レベルの漏れが起きる。絶縁層を追加すると、より厚い歪みＡｌＧａＮ／ＧａＮ系を形成することが可能になるが、さらなる絶縁体によって閉じ込め層が形成された結果、素子をオフにするのに必要な電圧が高くなるため、閾値電圧とスイッチング損失が大きくなる。
【０００７】
したがって、高電圧に耐えると共にゲート漏れを低減もしくは実質的に排除するよう動作しつつ、より大きい通電容量を有するＩＩＩ族窒化物電界効果素子を提供することが望ましい。
【課題を解決するための手段】
【０００８】
本発明に従って、歪みによって引き起こされる電界を低減または排除し、ＩＩＩ族窒化物材料系に自発分極電界を組み込む、素子および特定の素子を動作させるための方法が提供される。その素子は、ＧａＮの上に形成されたＡｌＧａＮなど、窒化ガリウム材料の複数の層からなり、ＡｌＧａＮの面内格子定数は、素子と同じものについては、ＧａＮとほぼ等しく、ノミナリーオフ型の素子については、ＧａＮよりもはるかに大きい。従来の素子は、圧電分極電界を発達させて高密度の２ＤＥＧを得ることに焦点を当てていたが、本技術は、自発分極電界を含めて、窒化ガリウム材料の比較的利用されていない特性を用いる。
【０００９】
本発明に従った素子は、２つの主要な層によって動作可能となる。第１の層は、格子定数ＡおよびバンドギャップＥｂを有するＩＩＩ族窒化物材料（通例、ＧａＮ）からなる基層である。第１の層の上の第２の層は、格子定数ＢおよびバンドギャップＥｔを有する別の組成のＩＩＩ族窒化物材料（通例、ＩｎＡｌＧａＮ）である。素子と材料組成との１つの決定的な特徴は、ＥｔがＥｂよりも大きいことと、ＢがＡ以上であることである。それに応じて層の特性を構成することにより、高い通電容量と低いオン抵抗とを有するノミナリーオン型の素子またはノミナリーオフ型の素子が提供される。
【００１０】
好ましくは、２層の活性領域の上または下に、クラッド層やコンタクト層を形成してもよい。
【００１１】
本発明に従った素子は、自発分極電界を得ることにより、ＧａＮ／ＩｎＡｌＧａＮ界面において高密度の２ＤＥＧを生成および制御する。２ＤＥＧの密度の制御は、合金におけるＡｌに対するＩｎの割合を変更することにより実現可能である。自発電界および圧電電界の相互作用は、この設計の独特な特性に通じる。特に、自発分極および圧電分極は、互いに打ち消すように均衡を保たれることが可能であり、それによって界面における電荷蓄積がゼロとなる。これにより、ノミナリーオフ型のＨＦＥＴ素子が形成される。
【００１２】
窒化物材料を用いて、ノミナリーオフ型の素子を得る従来の素子設計は、追加の絶縁体が閉じ込め層として機能することを利用している。しかしながら、これらの素子は、通例、ＧａＮ／絶縁体の界面における散乱により、通電容量が比較的低い。本発明は、良好なＧａＮ絶縁体界面を利用して、通電容量を改善するものであり、本明細書に記載したヘテロ界面のエピタキシャル性により、蓄積された際の２ＤＥＧにおける電子に対して非常に高い移動度を提供する。
【００１３】
本発明の一実施形態によると、２層のＩｎＡｌＧａＮ／ＧａＮ材料の上に、ゲート領域と、ソース領域と、ドレイン領域とを備えたＦＥＴ素子が規定されることで、ＩＩＩ族窒化物ＨＦＥＴ素子が形成される。ソースおよびドレイン領域は、イオン注入と、ソースおよびドレイン領域上のバリア領域を除去するためのエッチングと、低抵抗のオーム接触の形成とを含む周知の方法に従って形成されてよい。
【００１４】
その結果形成される素子は、界面状態密度がほぼゼロとなり、バリア層の歪み状態が抑制され、それにより、緩和による欠陥がなくなるという特徴を有する。素子は、さらに、ゲート接点における低い漏れと、バリア層からの高い破壊電界とによって特徴付けられる。その結果、ＳｉＯ2やＳｉＮなどの従来の絶縁体に比べて大きい誘電率が実現される。素子は、さらに、結果として生じる２ＤＥＧの密度に対して、ある程度の制御を実現し、２ないし４倍までの面電荷の増大を可能にする。また、素子は、２ＤＥＧの密度の制御を実現することで、ノミナリーオフ型の素子を形成する。バリア領域からのバンドギャップが大きいことで、２ＤＥＧの電子に対する閉じ込めバリアが大きくなる。より大きいバンドギャップは、電子の散乱断面積を低減すると共に、電子の移動度を増大させる。格子の整合したＩｎＡｌＧａＮバリア層を備える層の厚さに対する２ＤＥＧの密度は、従来の素子よりも大幅に改善される。
【００１５】
大きいバンドギャップは、歪みの緩和なしに得られ、その結果、電子の閉じ込めが良好になり、電子の移動度が高くなる。さらに、ＧａＮ材料と共に用いられる金属のショットキ障壁高さが大きいことから、大きいバンドギャップにより、ゲートを通しての漏れが小さくなる。ＧａＮ材料の高い臨界電界により、薄層が、絶縁破壊せずに高電圧に耐えることができるようになる。ＧａＮ材料の誘電率は約１０であり、ＳｉＯ2の２．５倍良好である。
【００１６】
本発明の他の特徴および利点は、添付の図面を参照して行う以下の説明から明らかになる。
【発明を実施するための最良の形態】
【００１７】
ＧａＮ材料素子の形成では、多くの要素が、素子の機能および性能に影響する。ＧａＮ、ＡｌＮ、およびＩｎＮの間の大きい格子不整合と、これらの材料における強い圧電および分極の効果とは、ＩＩＩ族窒化物ヘテロ接合素子の電気特性に大きな影響を与える。これまでに報告されたＧａＮベースのＨＥＭＴのほとんどすべては、ＡｌＧａＮ層における歪みを最大化するよう設計された合金組成を有する歪みＧａＮ−ＡｌＧａＮ接合を用いており、それと同時に、素子における長期の不安定性を引き起こしうる転位を回避するよう試みている。ヘテロ接合素子を構築するための様々な素子およびシステムが、ＧａＮ−ＡｌＧａＮ接合の格子不整合および歪みを制御するために提案されてきた。これらの素子は、圧電分極および自発分極の効果を利用すると共に、長期の不安定性を最小化するよう、特に設計されている。
【００１８】
ＨＦＥＴは、通例、電力潮流を制御するために、ゲート、ドレイン、およびソース端子を含む３つの端子を有する。ゲート端子に印加された電位が、導電チャネルを介したドレイン端子からソース端子への電流の流れを制御する。導電チャネルは、２つの異なる半導体材料の間の少なくとも１つのヘテロ界面によって規定される。
【００１９】
ＡｌＧａＮ／ＧａＮ材料がＨＦＥＴの半導体材料を構成し、ＡｌＧａＮがバリア層として用いられた場合には、ＡｌＧａＮの自発分極特性に起因する分極電荷と、圧電分極電界として知られる歪み誘起特性とが存在する。ＨＦＥＴの構成において、これらの電界の形成を制御すると、素子をどのように特性化するのかに応じて、ＧａＮベースのＨＦＥＴを幅広い用途に適合させる様々な特性が実現される。
【００２０】
ＧａＮ材料で形成されたＨＦＥＴは、通例、チャネル内に高濃度の電子を誘導することによってチャネルの導電性を高めるためにチャネル層の上に配置されたＡｌＧａＮのバリア層を備える。しかしながら、チャネルの上部に配置されたＡｌＧａＮバリアは、チャネルとのオーム接触を困難にする場合がある。さらに、チャネルの上部に配置されたＡｌＧａＮ層の分極性により、ＨＦＥＴの動作に悪影響を与える表面電荷が形成される。さらに、チャネル層の上部にＡｌＧａＮ層を備えるよう形成されたＨＦＥＴは、電子がチャネルからＡｌＧａＮ層に移動して捕捉されるトラップ効果を示す。
【００２１】
上述の欠点に対する１つの解決法は、ＧａＮベースのＨＦＥＴにおいて緩衝層とチャネル層との間に配置されたバリア層を提供する方法である。バリア層に関連する分極電荷は、電子がチャネルから緩衝層に流れ出すことを防止する電位障壁を形成する。しかしながら、ＡｌＧａＮ／ＧａＮ界面で実現されるこの解決法は、例えば、高電流容量のためのＡｌＧａＮ／ＧａＮ材料に関して上述したのと同様の困難を生じる。
【００２２】
ＡｌＧａＮ層において比較的低い濃度のＡｌを用いて、同等のレベルのＡｌＧａＮ／ＧａＮヘテロ構造に対する歪みおよび圧電の特性を可能にするために、ＨＥＭＴ素子のチャネル層においてＩｎＧａＮ合金を利用することも周知である。ＩｎＧａＮは、ＧａＮに関して大きいａ軸格子定数を提供するため、ＡｌＧａＮ／ＧａＮと同程度の歪みを有するＡｌＧａＮ／ＩｎＧａＮヘテロ構造を形成するために、ＡｌおよびＩｎの含有量が少ない層を用いてよい。高密度２ＤＥＧは、圧電分極電界によって２ＤＥＧを形成および制御するために用いることのできる圧電分極を引き起こす界面の歪み特性に基づいて生成されてよい。２ＤＥＧの密度は、合金におけるＡｌの割合を変更することにより制御可能である。したがって、チャネル層の圧電特性を大きく低減することなしに、Ａｌの含有量を低減したＡｌＧａＮ層を有するＡｌＧａＮ／ＩｎＧａＮヘテロ構造を提供することができる。しかしながら、上述のように、歪んだＩＩＩ窒化物材料系の特性は、良好な絶縁特性を有する高電流素子の実現を妨げる。
【００２３】
本発明に従った素子は、上述のように、従来のＨＦＥＴ技術における研究および制御の焦点である歪みの生じた電界の逆転または排除を実現する。本発明の素子は、さらに、ＩＩＩ族窒化物材料に存在する自発分極電界の有用な特性を組み込む。これらの電界を制御することにより、本発明の素子は、素子の導電特性を改善しつつ、材料によって許容される絶縁特性を高める。これらの結果は、ＩＩＩ族窒化物材料系において界面を形成する材料の面内格子定数を制御することにより実現され、それにより、ノミナリーオンまたはノミナリーオフとなることが可能な素子が形成される。一実施形態では、ＧａＮ層または基板が土台として提供され、その上に、２つの材料の面内格子定数に対して特定の関係を有するように、ＩｎＡｌＧａＮの層が形成される。そのため、例えば、ノミナリーオン型のＨＦＥＴは、ＧａＮ層において、ＩｎＡｌＧａＮ層におけるのとほぼ同じ材料界面の面内格子定数を有する。ノミナリーオフ型の素子については、ＩｎＡｌＧａＮの面内格子定数は、ＧａＮ材料よりも大きい。
【００２４】
この方法は、ＡｌＧａＮ／ＧａＮ材料系を用いる従来のＨＦＥＴの設計方法とは異なり、ＡｌＧａＮの面内格子定数は、緩和が起きる点の近くで可能な限り低減される。
【００２５】
本発明によると、格子定数ＡおよびバンドギャップＥｂを有するＩＩＩ族窒化物材料（通例は、ＧａＮに関連する）からなる基層が形成される。第１の層の上には、第２の層が形成され、ＩｎＡｌＧａＮで代表される合金など、格子定数ＢおよびバンドギャップＥｔを有するＩＩＩ族窒化物材料からなる。２つの層の形成は、結果として生じる界面が、所望の素子パラメータに応じた特定の特性を有するように制御される。例えば、バンドギャップＥｔは、バンドギャップＥｂよりも大きくされてよく、格子定数Ｂは、格子定数Ａ以上にされてよい。これらの関係に従って提供された素子は、それらの材料において引き起こされた自発分極を制御して、ＧａＮ／ＩｎＡｌＧａＮにおける２ＤＥＧを生成および制御することのできる自発分極電界を生成する。合金内でのＡｌに対するＩｎの割合を変更することで、２ＤＥＧの密度を制御することができる。自発および圧電分極電界は、互いに打ち消すように均衡を保たれることが可能であり、それによって界面における電荷蓄積がゼロとなり、ノミナリーオフ型のＨＦＥＴ素子が実現される。
【００２６】
図１によると、半導体構造１０は、本発明に従って、ＩｎＡｌＧａＮ／ＧａＮ界面を利用している。半導体構造１０は、４成分のバリア設計をソース１２およびドレイン１４と組み合わせている。ゲート１６が、ソース１２とドレイン１４との間の高移動度２ＤＥＧの形成および密度を制御して、導電を許容または防止する。ソース１２、ドレイン１４、およびゲート１６は、周知のＩＩＩ族窒化物ＨＦＥＴの方法に従って、規定および金属化されてよい。その形成方法は、ソース１２およびドレイン１４上のバリア領域をエッチング除去することに加えて、ソース１３およびドレイン１４の形成のための不純物のイオン注入を備えてよい。本発明に適用可能な他の方法では、ソース１２およびドレイン１４に対して低抵抗のオーム接触１８を形成する処理を備えてもよい。
【００２７】
ＩｎＡｌＧａＮ層１１とＧａＮ層１５との間に整合した面内格子定数を提供することにより、半導体構造１０は、ゼロに近い界面状態密度を実現する。ＨＦＥＴ層の構造の特性により、バリア層の歪み状態の制御が可能になり、緩和によって引き起こされる欠陥が低減または排除され、ゲート接点における漏れを低減する。半導体構造１０に従って形成されたＨＦＥＴは、バリア層と、従来の絶縁材料の改良として実現された高い誘電率とに起因する高い電界破壊を示す。２ＤＥＧの密度を制御することにより、半導体構造１０は、従来の素子の２ないし４倍の面電荷の増大を実現する。半導体構造１０に従って構成されたノミナリーオフ型の素子に関して、２ＤＥＧの密度の制御により、高い耐性が実現される。半導体構造１０のバリア領域は、大きいバンドギャップを有しており、それにより、２ＤＥＧにおける電子のための閉じ込めバリアが大きくなる。この現象は、電子の散乱断面積を低減すると共に、電子の移動度を増大させるため、電流密度が高くなり、オン抵抗が低くなる。
【００２８】
層１１の厚さは、半導体構造１０内で変化してよく、それにより、層１１は、例えば、ゲート１６の下とソース１２またはドレイン１４の下とで異なる厚さを有することになる。層１１の異なる厚さは、漏れの低減や、良好なオーム接触１８の形成の支援に寄与しうる。
【００２９】
図２によると、Ｉｎの含有量に対する半導体構造１０のバンドギャップおよび臨界電界値が、グラフ２０に図示されている。図示されたバンドギャップは、ＡｌＧａＮバリア層とＧａＮ層との格子の整合したバリア層の化学量を反映している。図示された大きいバンドギャップは、歪みの緩和なしに得られ、その結果、電子の閉じ込めが良好になり、閉じ込められた電子の移動度が高くなる。さらに、ＡｌＧａＮ上の金属のショットキ障壁高さが大きいことから、大きいバンドギャップにより、ゲート電極を通しての漏れが小さくなる。グラフは、さらに、ＩｎＡｌＧａＮ材料の高い臨界電界を示しており、それにより、材料の薄層が、絶縁破壊せずに高電圧に耐えることが可能になる。ＩｎＡｌＧａＮは、約１０の誘電率を提供し、酸化シリコンの２．５倍良好である。
【００３０】
図３によると、本発明に従った構造によって得られた２ＤＥＧの密度の算出が、グラフ３０に図示されている。グラフは、格子を整合されたＩｎＡｌＧａＮバリア層の厚さに対して、算出された２ＤＥＧ密度を示している。図示された数値は、従来のＡｌＧａＮ素子に対して著しい改善を示している。例えば、２００Åの厚さを有する１０％の合金は、約１．５×１０13Ｅ／ｃｍ2の２ＤＥＧ密度を有しているが、従来のＡｌＧａＮ素子では、せいぜい１×１０13Ｅ／ｃｍ2の密度である。
【００３１】
本発明は、具体的な実施形態に関連して説明されているが、多くの他の変更例および変形例、他の用途が存在することは、当業者にとって明らかなことである。したがって、本発明は、本明細書の具体的な開示によって限定されず、添付の特許請求の範囲によってのみ限定されることが好ましい。
【図面の簡単な説明】
【００３２】
【図１】本発明に従った素子の説明図。
【図２】Ｉｎ材料の含有量に対してバンドギャップおよび臨界電界を示すグラフ。
【図３】ＩｎＡｌＧａＮ層の厚さに対して２ＤＥＧの密度を示すグラフ。
【図１】
2007537580.tif 000003
【図２】
2007537580.tif 000004
【図３】
2007537580.tif 000005
【手続補正書】
【提出日】平成19年1月22日(2007.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項１５
【補正方法】変更
【補正の内容】
【請求項１５】
請求項１４に記載のトランジスタであって、他方の前記ＩＩＩ族窒化物材料よりも大きいバンドギャップ値を有する前記ＩＩＩ族窒化物材料は、ＩｎＡｌＧａＮである、トランジスタ。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２２
【補正方法】変更
【補正の内容】
【請求項２２】
請求項２１に記載の素子であって、前記第１のＩＩＩ族窒化物材料と前記第２のＩＩＩ族窒化物材料との一方のバンドギャップは、他方のバンドギャップよりも大きい、素子。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
窒化物材料を用いてノーマリーオフ型の素子を実現する従来の素子設計は、この追加の絶縁体が閉じ込め層として機能することを利用しており、上部のＡｌＧａＮ層を低減または排除する。しかしながら、これらの素子は、通例、ＧａＮ／絶縁体の界面における散乱により、通電容量が比較的低い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明に従って、歪みによって引き起こされる電界を低減または排除し、ＩＩＩ族窒化物材料系に自発分極電界を組み込む、素子および特定の素子を動作させるための方法が提供される。その素子は、ＧａＮの上に形成されたＡｌＧａＮなど、窒化ガリウム材料の複数の層からなり、ＡｌＧａＮの面内格子定数は、素子と同じものについては、ＧａＮとほぼ等しく、ノーマリーオフ型の素子については、ＧａＮよりもはるかに大きい。従来の素子は、圧電分極電界を発達させて高密度の２ＤＥＧを得ることに焦点を当てていたが、本技術は、自発分極電界を含めて、窒化ガリウム材料の比較的利用されていない特性を用いる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に従った素子は、２つの主要な層によって動作可能となる。第１の層は、格子定数ＡおよびバンドギャップＥｂを有するＩＩＩ族窒化物材料（通例、ＧａＮ）からなる基層である。第１の層の上の第２の層は、格子定数ＢおよびバンドギャップＥｔを有する別の組成のＩＩＩ族窒化物材料（通例、ＩｎＡｌＧａＮ）である。素子と材料組成との１つの決定的な特徴は、ＥｔがＥｂよりも大きいことと、ＢがＡ以上であることである。それに応じて層の特性を構成することにより、高い通電容量と低いオン抵抗とを有するノーマリーオン型の素子またはノーマリーオフ型の素子が提供される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明に従った素子は、自発分極電界を得ることにより、ＧａＮ／ＩｎＡｌＧａＮ界面において高密度の２ＤＥＧを生成および制御する。２ＤＥＧの密度の制御は、合金におけるＡｌに対するＩｎの割合を変更することにより実現可能である。自発電界および圧電電界の相互作用は、この設計の独特な特性に通じる。特に、自発分極および圧電分極は、互いに打ち消すように均衡を保たれることが可能であり、それによって界面における電荷蓄積がゼロとなる。これにより、ノーマリーオフ型のＨＦＥＴ素子が形成される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
窒化物材料を用いて、ノーマリーオフ型の素子を得る従来の素子設計は、追加の絶縁体が閉じ込め層として機能することを利用している。しかしながら、これらの素子は、通例、ＧａＮ／絶縁体の界面における散乱により、通電容量が比較的低い。本発明は、良好なＧａＮ絶縁体界面を利用して、通電容量を改善するものであり、本明細書に記載したヘテロ界面のエピタキシャル性により、蓄積された際の２ＤＥＧにおける電子に対して非常に高い移動度を提供する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
その結果形成される素子は、界面状態密度がほぼゼロとなり、バリア層の歪み状態が抑制され、それにより、緩和による欠陥がなくなるという特徴を有する。素子は、さらに、ゲート接点における低い漏れと、バリア層からの高い破壊電界とによって特徴付けられる。その結果、ＳｉＯ2やＳｉＮなどの従来の絶縁体に比べて大きい誘電率が実現される。素子は、さらに、結果として生じる２ＤＥＧの密度に対して、ある程度の制御を実現し、２ないし４倍までの面電荷の増大を可能にする。また、素子は、２ＤＥＧの密度の制御を実現することで、ノーマリーオフ型の素子を形成する。バリア領域からのバンドギャップが大きいことで、２ＤＥＧの電子に対する閉じ込めバリアが大きくなる。より大きいバンドギャップは、電子の散乱断面積を低減すると共に、電子の移動度を増大させる。格子の整合したＩｎＡｌＧａＮバリア層を備える層の厚さに対する２ＤＥＧの密度は、従来の素子よりも大幅に改善される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明に従った素子は、上述のように、従来のＨＦＥＴ技術における研究および制御の焦点である歪みの生じた電界の逆転または排除を実現する。本発明の素子は、さらに、ＩＩＩ族窒化物材料に存在する自発分極電界の有用な特性を組み込む。これらの電界を制御することにより、本発明の素子は、素子の導電特性を改善しつつ、材料によって許容される絶縁特性を高める。これらの結果は、ＩＩＩ族窒化物材料系において界面を形成する材料の面内格子定数を制御することにより実現され、それにより、ノーマリーオンまたはノーマリーオフとなることが可能な素子が形成される。一実施形態では、ＧａＮ層または基板が土台として提供され、その上に、２つの材料の面内格子定数に対して特定の関係を有するように、ＩｎＡｌＧａＮの層が形成される。そのため、例えば、ノーマリーオン型のＨＦＥＴは、ＧａＮ層において、ＩｎＡｌＧａＮ層におけるのとほぼ同じ材料界面の面内格子定数を有する。ノーマリーオフ型の素子については、ＩｎＡｌＧａＮの面内格子定数は、ＧａＮ材料よりも大きい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明によると、格子定数ＡおよびバンドギャップＥｂを有するＩＩＩ族窒化物材料（通例は、ＧａＮに関連する）からなる基層が形成される。第１の層の上には、第２の層が形成され、ＩｎＡｌＧａＮで代表される合金など、格子定数ＢおよびバンドギャップＥｔを有するＩＩＩ族窒化物材料からなる。２つの層の形成は、結果として生じる界面が、所望の素子パラメータに応じた特定の特性を有するように制御される。例えば、バンドギャップＥｔは、バンドギャップＥｂよりも大きくされてよく、格子定数Ｂは、格子定数Ａ以上にされてよい。これらの関係に従って提供された素子は、それらの材料において引き起こされた自発分極を制御して、ＧａＮ／ＩｎＡｌＧａＮにおける２ＤＥＧを生成および制御することのできる自発分極電界を生成する。合金内でのＡｌに対するＩｎの割合を変更することで、２ＤＥＧの密度を制御することができる。自発および圧電分極電界は、互いに打ち消すように均衡を保たれることが可能であり、それによって界面における電荷蓄積がゼロとなり、ノーマリーオフ型のＨＦＥＴ素子が実現される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
ＩｎＡｌＧａＮ層１１とＧａＮ層１５との間に整合した面内格子定数を提供することにより、半導体構造１０は、ゼロに近い界面状態密度を実現する。ＨＦＥＴ層の構造の特性により、バリア層の歪み状態の制御が可能になり、緩和によって引き起こされる欠陥が低減または排除され、ゲート接点における漏れを低減する。半導体構造１０に従って形成されたＨＦＥＴは、バリア層と、従来の絶縁材料の改良として実現された高い誘電率とに起因する高い電界破壊を示す。２ＤＥＧの密度を制御することにより、半導体構造１０は、従来の素子の２ないし４倍の面電荷の増大を実現する。半導体構造１０に従って構成されたノーマリーオフ型の素子に関して、２ＤＥＧの密度の制御により、高い耐性が実現される。半導体構造１０のバリア領域は、大きいバンドギャップを有しており、それにより、２ＤＥＧにおける電子のための閉じ込めバリアが大きくなる。この現象は、電子の散乱断面積を低減すると共に、電子の移動度を増大させるため、電流密度が高くなり、オン抵抗が低くなる。