【事件の表示】
　特願２０１４−５４２４７２「無線周波数パッケージオンパッケージ回路」拒絶査定不服審判事件〔平成２５年　５月２３日国際公開、ＷＯ２０１３／０７４８４６、平成２６年１２月１５日国内公表、特表２０１４−５３３９１１、請求項の数（５３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２０１２年１１月１５日（パリ条約による優先権主張外国庁受理２０１１年１１月１５日　米国、２０１２年１１月１４日　米国）を国際出願日とする出願であって、平成２７年７月２９日付けで拒絶理由が通知され、同年１１月２６日付けで手続補正がなされ、同年１２月２２日付けで拒絶査定（以下、「原査定」という）がなされ、これに対し、平成２８年５月６日に拒絶査定不服審判が請求され、その後、当審において同年９月１日付けで拒絶理由（以下、「当審拒絶理由」という）が通知され、同年１２月６日付けで手続補正がなされたものである。
第２　本願発明
　本願の請求項１−５３に係る発明は、平成２８年１２月６日付けの手続補正で補正された特許請求の範囲の請求項１−５３に記載された事項により特定されるとおりのものと認められる。
　本願の請求項１に係る発明（以下、「本願発明」という。）は以下のとおりである。
「　【請求項１】
　無線周波数パッケージオンパッケージ回路であって、
　無線周波数コンポーネントを備える第１の無線周波数パッケージと、
　無線周波数コンポーネントを備える第２の無線周波数パッケージと、ここで前記第１の無線周波数パッケージおよび前記第２の無線周波数パッケージは、前記第２の無線周波数パッケージの上部に位置づけられた前記第１の無線周波数パッケージを有する垂直の構成であり、前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、前記第２の無線周波数パッケージよりも大きい接地インダクタンスが認められる前記第１の無線周波数パッケージを埋め合わせるように設計される、
　を備える、無線周波数パッケージオンパッケージ回路。」
第３　原査定の理由について
１．原査定の理由の概要
　平成２７年７月２９日付けの拒絶理由通知書によれば、原査定の理由の概要は以下のとおり。
「１．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
２．（明確性）この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
３．（実施可能要件）この出願は、発明の詳細な説明の記載が下記の点で、特許法第３６条第４項第１号に規定する要件を満たしていない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由１（進歩性）
・請求項　１−５３
・引用文献等　１−４
・備考
　文献１には、複数の無線周波数パッケージを垂直方向に積み重ねて半田ボールやビアホールで接続し小型化を図る構成が記載されている。
　特に段落［００９３］−［０１１３］、［図１５］−［図１６］参照。
　同様の構成は文献２、３にも記載されている。
　文献２、特に段落［００１９］−［００２８］、［図１］−［図３］
　文献３、特に段落［００２３］−［００４５］、［図１］−［図８］参照。
　特に請求項２−１０、１４−１９、２４、２５、２７−３５、３８、３９、
　４４、４５、４７−４９、５１−５３について、
　複数の無線周波数パッケージを垂直方向に積み重ねて構成するに際し、能動回路と受動回路とを区分して別のパッケージとすることや、何れを上或いは下に配置するかを決定すること、電力増幅器等を何れのパッケージに実装するか、或いは、フィルタとしてＳＡＷフィルタ等を用いることを決定することは当業者が適宜選択し得る設計事項である。
　特に請求項１１−１３、３６、３７について、
　所望の設計要求に応じて、或いは搭載部品の高さに合わせてパッケージの厚さを設計することは当業者の通常能力の発揮に過ぎず当業者が容易になし得ることである。たとえば、文献４には、必要に応じて厚さを調整する旨記載されている。
　文献４，特に段落［００７４］参照。
　したがって、本願請求項１−５３に係る発明は、文献１−４に記載された発明から当業者が容易に想到し得たものである。
●理由２（明確性）
・請求項　１−５３
　本願請求項１には、「前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、接地インダクタンスの作用を低減するように設計される」との記載があるが機能的記載であり、「接地インダクタンスの作用を低減する」ための構成ないし手段が不明であり、発明として明確でない。
　請求項２６、４６、５０についても同様の点が指摘される。
　上記請求項を引用するその余の請求項についても、上記と同様の理由により明確でない。
　・・・略・・・
　よって、請求項１−５３に係る発明は明確でない。
●理由３（実施可能要件）
・請求項　１−５３
　本願明細書の段落［００３７］には、「接地インダクタンスの影響を低減させる」ことに関し、
「接地インダクタンスの影響を低減させることは、さらなる接地インダクタンスに耐えるために、１つまたは複数のフィルタ１１０（例えば、表面弾性波（ＳＡＷ）およびバルク弾性波（ＢＡＷ）フィルタ）を設計することによって、取得されうる。例えば、表面弾性波（ＳＡＷ）フィルタまたはバルク弾性波（ＢＡＷ）フィルタ等といったフィルタ１１０は、無線周波数パッケージの下部（例えば、第２の無線周波数パッケージ１０８）に配置された場合より、無線周波数パッケージの上部（例えば、第１の無線周波数パッケージ１０６）に配置された場合に、増大した接地インダクタンスを認めうる。フィルタ１１０は、第１の無線周波数パッケージ１０６の接地寄生が、フィルタ１１０の望ましい周波数応答を獲得するために配置される（例えば、接地インダクタンス）と仮定して、設計されうる。さらに、第１の無線周波数パッケージ１０６上の他の無線周波数コンポーネントは、第１の無線周波数パッケージ１０６のさらなる接地インダクタンスを埋め合わせるために修正されうる。この接地インダクタンスの予想は、第１の無線周波数パッケージ１０６上の他の無線周波数コンポーネント、およびフィルタ１１０の帯域外のアイソレーションの劣化を減少または排除しうる。」
と記載されているが、「接地インダクタンス」をどのように予想するのか、また、予想された「接地インダクタンス」の影響を低減するために、どのようにフィルタ等の設計をするのかについての言及はない。また当該予想や具体的設計方法ないし構成は、当業者に自明であるとも認められない。
　よって、この出願の発明の詳細な説明は、当業者が請求項１−５３に係る発明を実施することができる程度に明確かつ十分に記載されたものでない。
　　　　　　　　　　　　　＜引用文献等一覧＞
１：特開２００８−２７０５８１号公報
２：特開２０００−２２３６５６号公報
３：特開２００３−１９７８６３号公報
４：特開２０１０−１９９１７８号公報」
２．原査定の理由の判断
２−１　理由１について
（１）引用文献の記載事項
　引用文献１には、以下に摘記する事項が記載されている。
あ．「【技術分野】
【０００１】
　本発明は、半導体チップおよびこれを搭載した半導体装置の技術に関し、特に、デカップリングコンデンサを搭載した半導体チップにおいて、例えば、パソコン・サーバ・ルータ・ストレージなどの情報処理機器、情報車載端末やテレビ、カメラなどの情報家電に組み込まれるプロセッサやメモリなど、機能回路を搭載する半導体装置とその応用製品に適用して有効な技術に関する。」
い．「【００９３】
　（第５の実施の形態）
　本発明の第５の実施の形態を、図１２〜図１５を用いて説明する。
【００９４】
　本実施の形態は、第１〜第４の実施の形態で説明した半導体装置の半導体チップを積層構造にして、ビアホールを設けた半導体チップを多段に接続し、最上層の半導体チップの裏面にコンデンサを搭載した各例である。
【００９５】
　図１２に、本実施の形態の半導体装置の断面図を示す。図１２に示す半導体装置は、ビアホールを設けたチップ２０−ａ〜２０−ｄを多段（４段の例）に接続し、最上層のチップ２０−ｄの裏面にコンデンサ４０を搭載した例である。最上層のチップ２０−ｄには信号用ビアホールが必要ない。
【００９６】
　パッケージ１０に対してＣ４半田ボール３０を介してチップ２０の電極５１−ａが接続されている。このチップ２０−ａにはビアホール７０−ａが形成されており、このビアホールはチップ裏面の電極５０−ａに電気的に接続されている。このチップ２０−ａでは、電極５０−ａは電源用ばかりでなく信号用もある。この電極５０−ａ上にさらに半田ボール３１を介して第２のチップ２０−ｂが接続されている。このチップ２０−ｂもビアホールを有し、さらに半田ボール３２を介して第３のチップ２０−ｃ、半田ボール３３を介して第４のチップ２０−ｄがそれぞれ接続される。
【００９７】
　このような３次元のスタック構造を持つ半導体装置９で、最上層のチップを２０−ｄで表す。このチップ２０−ｄにもビアホール７０−ｄとチップ裏面の電極５０−ｄが形成され、電極５０−ｄにコンデンサ４０が搭載される。
【００９８】
　３次元積層構造の半導体装置では、最上層のチップ２０−ｄの電源環境が一番条件が悪い。この理由として一つ目は、チップ２０−ａ〜２０−ｄ内の配線とビアホールには抵抗成分があり、これによるｉＲドロップがある。二つ目は、各チップ内の電源配線およびビアホールによるインダクタンスによる誘導ノイズがある。これは例えパッケージ１０上のコンデンサ４１を搭載していても最上層のチップ２０−ｄには電気的には遠すぎ、電荷を充分供給できないという課題である。
【００９９】
　このチップ２０−ｄの裏面に搭載されたコンデンサ４０は、このノイズのうちｉＲドロップには効果がないものの、誘導ノイズの低減には効果がある。これは、第１〜第４の実施の形態までの議論と同じく、高さに制約を受けない大容量のコンデンサ４０を電気的にパッケージ１０のコンデンサ４１から最も遠いチップ２０−ｄであっても、この最も近い部位に搭載できるためであり、これがＬＰＦを形成するためである。
【０１００】
　また、図１３に示す半導体装置のように、ビアホールの抵抗値を変えることでＱ値を制御することも可能である。図１３の７０−ａと７０−ａ１はチップ２０−ａのビアホールであるが、ビアホール７０−ａは信号用であり、低抵抗材料でできている。また、ビアホール７０−ａ１は高抵抗材料でできており、ビアホール７０−ａより抵抗値が大きい。また、同様にチップ２０−ｄのビアホール７０−ｄ１とビアホール７０−ｄとはその抵抗値が異なる。
【０１０１】
　コンデンサ４０を搭載しないチップ２０−ａ，２０−ｂ，２０−ｃでは、信号用は低抵抗のビアホールを形成し、給電用のビアホールには、高抵抗のビアホールを形成してもよい。この場合、ビアホール（例えば７０−ｄ１）が高抵抗であるのでチップ２０−ｄの電流ループのＱ値を低減でき、共振周波数のノイズを低減できるという効果がある。そして、そのＱ値を適切に制御するために、信号用ビアホール７０−ｄとは異なる抵抗値を持たせること、あるいは電源用ビアホール７０−ｄ１の本数を加減することで、Ｑ値制御が可能となる。
【０１０２】
　同様に、図１４に示す半導体装置のような３次元チップ積層実装であっても、同様な効果を得ることができる。すなわち、チップ２０−ａ，２０−ｂには一つのチップに一つのチップを積層実装するが、チップ２０−ｃ上には２つのチップ２０−ｄとチップ２０−ｅを搭載する。このチップ２０−ｄと２０−ｅにはビアホールを介して裏面にコンデンサ４０−ｄと４０−ｅが搭載されている。またチップ２０−ｃにはビアホールを介してコンデンサ４０−ｃが搭載されている。このコンデンサ４０−ｃはチップ２０−ｄとチップ２０−ｅの間隙に搭載されており、コンデンサ４０−ｃも高さによる制限を受けない。
【０１０３】
　このようにチップの間にコンデンサを実装することで、最上層のチップ２０−ｄ，２０−ｅばかりでなく、それよりも下のチップ裏面にコンデンサを搭載することができる。これは、当然パッケージ１０上のコンデンサ４１のみを搭載した場合に比べて、チップ２０−ｃ，２０−ｄ，２０−ｅの給電ノイズを低減できる効果がある。この場合であっても、Ｃ４半田ボールと同じ場所に搭載されるわけではないので、チップ回路面のＣ４パッド数に制約を与えるものではないのは明らかである。
【０１０４】
　さらに、図１５に示す半導体装置のように、第１〜第４の実施の形態を組み合わせることも可能である。すなわち、パッケージ１０に対してＣ４半田ボール３０を介してチップ
２０−ａが接続されている。このチップ２０−ａにはビアホール７０−ａが形成されており、このビアホールはチップ裏面の電極５０−ａに接続されている。ここで、電極５０−ａは電源ばかりでなく信号用もある。この電極５０−ａ上にさらに半田ボール３１を介して第２のチップ２０−ｂが接続されている。このチップ２０−ｂもビアホールを有し、さらに第３のチップ２−ｃが接続される。
【０１０５】
　チップ２０−ｃにもビアホールが形成され、チップ裏面に電極５０−ｃが形成されている。この電極５０−ｃとＣ４半田ボール３０−ｄを介してチップ２０−ｄの信号と信号電流帰還用のグランドが接続されている。チップ２０−ｄの電源はボンディングワイヤ８０−ｄでパッケージ１０から直接給電されている。また、コンデンサ４０−ｄとボンディングワイヤ８０−ｄとはＬＰＦを構成し、チップ２０−ｄへのあるいはチップ２０−ｄから外部への高周波電源ノイズを低減させている。
【０１０６】
　また、必要に応じてチップ２０−ｄの裏面の電極５０−ｄ’にボンディングワイヤ８０−ｄ１で電源を接続することで、チップ２０−ｃの電源安定化も可能である。すなわち、信号とその帰還電流はＣ４半田ボール３０−ｄを流し、ボンディングワイヤ８０−ｄとコンデンサ４０−ｄとでＬＰＦが形成された電源は、さらにボンディングワイヤ８０−ｄ１でチップ２０−ｃへと給電され、チップ２０−ｃ上に搭載されるコンデンサ４０−ｃがＬＰＦを構成し、安定化した電源供給が可能である。
【０１０７】
　また、チップ２０−ｅは、回路の配線層６０−ｅが図面上面を向いており、この図には記載されていないシートやモールドなどの材料で固定されている。この固定材料は本実施の形態には大きな影響を与えない。このチップ２０−ｅの配線層６０−ｅの表面には電極５１−ｅが形成され、これとパッケージ１０とがボンディングワイヤ８０−ｅで接続されている。このチップ２０−ｅは、Ｃ４半田ボールでは接続されておらず、信号も電源もボンディングワイヤ８０−ｅでパッケージ１０に接続されている。また、チップ２０−ｅにはビアホールが形成されており、チップ裏面に電極が形成され、コンデンサ４０−ｅが実装されている。これにより、ボンディングワイヤ８０−ｅがチップ２０−ｅの配線層６０−ｅと同じ表面にボンディング接続されることで、信号と電源が供給される場合であっても、ビアホール接続されたコンデンサ４０−ｅは同一平面にないので、ボンディングワイヤ用の電極の配置に制限を与えないというこれまでの実施の形態と同じ効果を有する。
【０１０８】
　また、必要に応じてチップ２０−ｃの裏面の電極５０−ｃにボンディングワイヤ８０−ｅ１でチップ２０−ｅの信号並びに電源を接続することも可能である。これにより、ボンディングワイヤ８０−ｅばかりでなく、ボンディングワイヤ８０−ｅ１も使えるので、チップ２０−ｅに搭載されるこれらコンデンサ４０−ｅ，４０−ｃの高さは、Ｃ４半田ボールの高さに制限されるわけではないので、大容量化が可能である。
【０１０９】
　そしてさらなる効果として、ビアホールとボンディングワイヤと、コンデンサを自在に組み合わせて用いることで、大容量コンデンサを用いたＬＰＦを半導体装置９内のチップ内の様々な場所に作ることができ、各チップでの低電源ノイズを実現できる。さらなる効果としてパッケージ１０あるいはＣ４半田ボール３０で給電用のボールを削減できるので、低コストに信号線本数を増加できるという効果もある。
【０１１０】
　第４の課題を解決する方法として、チップ２０内の電源用のビアホール７０に抵抗成分が大きい材料を用いることで、Ｑ値を小さくすることができる。しかし、信号用には低抵抗の材料を用いたビアホールにすることで信号の信号振幅の低下を防ぐことができる。このように、電源コンデンサ用には高抵抗のビアホールと、信号用には低抵抗のビアホールの２種類を用意することで、給電系のＬＰＦと低Ｑ値設計で安定した電源を印加することができ、かつ低抵抗のビアホールで信号を接続するので信号の劣化が少ないという効果がある。これは、以下の議論にも同じである。
【０１１１】
　（第６の実施の形態）
　本発明の第６の実施の形態を、図１６を用いて説明する。
【０１１２】
　本実施の形態は、第１〜第５の実施の形態の半導体装置を応用して情報処理システムを構成した例である。
【０１１３】
　図１６に、本実施の形態の情報処理システムの構成を示す。情報処理システム３００には、半導体装置９と、記憶装置３１０、入力デバイス３５０、表示デバイス３４０、アンテナ３２０、バッテリを含む電源回路３６０を有している。半導体装置９には、演算処理回路（ＭＰＵ）のチップ２０−ａと、メモリ回路のチップ２０−ｂ，２０−ｃと、アナログ回路のチップ２０−ｄと、無線回路（ＲＦ）のチップ２０−ｅが搭載されている。これらのチップ２０−ａ〜２０−ｅには、チップ内にビアホールを有し、チップ裏面にここには示していないコンデンサを搭載している。そして、これらのチップ２０−ａ〜２０−ｅには電源回路３６０から半導体装置９内のパッケージを介して給電されている。
【０１１４】
　半導体装置９は、記憶装置３１０、表示デバイス３４０、アンテナ３２０、入力デバイス３５０と信号を送受信するように配線で接続されている。情報処理システム３００は、入力デバイス３５０やアンテナ３２０を介したデータにより、記憶装置３１０に格納されている命令により情報処理を行い、これをアンテナ３２０を通じて送信し、あるいは表示デバイス３４０に表示する。
【０１１５】
　この半導体装置９は、第１〜第５の実施の形態のように構成されているので、それぞれのチップ２０−ａ〜２０−ｅの回路表面に形成された接続用電極を少なくできるので、チップ２０−ａ〜２０−ｅ自身の大きさを小さくでき、低コスト化できるという効果がある。また、チップ２０−ａ〜２０−ｅに搭載されているコンデンサ４０がＬＰＦを構成するので、電源回路３６０に安定化のための容量をより少なく搭載することができるという効果もある。」
　そうすると、引用文献１には、次の発明（以下、「引用発明」という。）が記載されているものと認められる。
「　最上位が無線回路（ＲＦ）のチップ２０−ｅとなるように、半導体のチップ２０−ａ、２０−ｂ、２０−ｃ、２０−ｅをパッケージ１０上に積層した半導体装置であって、
　各チップ内の電源配線およびビアホールによるインダクタンスによる誘導ノイズにより、最上層のチップ２０−ｅの電源環境が一番条件が悪くなっているため、チップ上のコンデンサ４０−ｅと前記電源配線およびビアホールによりＬＦＰを構成し低電源ノイズとした、半導体装置。」
（２）対比
　本願発明と引用発明とを対比する。
　引用発明における「チップ」は、本願発明の「パッケージ」のようにコンポーネントを備えているか明確ではないものの、積層されるように板形状に構成され、回路として機能することから「回路板」と呼ぶことができる点では、本願発明の「パッケージ」と共通する。
　そして、引用発明における「チップ」が本願発明の「パッケージ」に相当していると言えないことから、引用発明は「無線周波数パッケージオンパッケージ回路」ということはできないものの、「無線周波数を扱う積層された構造を有する回路」といえる点では、本願発明と共通する。
　引用発明における「最上位」の「無線回路（ＲＦ）のチップ２０−ｅ」は、本願発明の「無線周波数コンポーネントを備える第１の無線周波数パッケージ」と「第１の無線周波数回路板」といえる点では共通する。
　また、引用発明における半導体のチップ２０−ａ〜２０−ｃの内のいずれか一つは、「無線周波数コンポーネントを備える」とはいえないものの、「第２の回路板」といえる点では本願発明の「無線周波数コンポーネントを備える第２の無線周波数パッケージ」と共通する。
　引用発明においては「インダクタンスによる誘導ノイズにより、最上層のチップ２０−ｅの電源環境が一番条件が悪くなっているため、チップ上のコンデンサ４０−ｅと前記電源配線およびビアホールによりＬＦＰを構成し低電源ノイズ」としているが、本願発明のように「前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、前記第２の無線周波数パッケージよりも大きい接地インダクタンスが認められる前記第１の無線周波数パッケージを埋め合わせるように設計される」かどうかは明らかではない。
　したがって、本願発明と引用発明とは、次の点で一致ないし相違していると認められる。
（一致点）
　無線周波数を扱う積層された構造を有する回路であって、
　第１の無線周波数回路板と、
　第２の回路板と、ここで、前記第１の無線周波数回路板および前記第２の回路板は、前記第２の回路板の上部に位置づけられた前記第１の無線周波数回路板を有する垂直の構成である、
　を備える、無線周波数を扱う積層された構造を有する回路。
（相違点１）
　引用発明における「チップ」は、本願発明の「パッケージ」のようにコンポーネントを備えているか明確ではなく、本願発明の「パッケージ」と異なる点。そして、その結果として、引用発明は「無線周波数パッケージオンパッケージ回路」とはいえない点。
（相違点２）
　一致点とした「第２の回路板」に関し、本願発明では「無線周波数」を扱うのに対して、引用発明ではこのような構成を備えていない点。
（相違点３）
　本願発明では「前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、前記第２の無線周波数パッケージよりも大きい接地インダクタンスが認められる前記第１の無線周波数パッケージを埋め合わせるように設計される」のに対して、引用発明は「各チップ内の電源配線およびビアホールによるインダクタンスによる誘導ノイズにより、最上層のチップ２０−ｅの電源環境が一番条件が悪くなっているため、チップ上のコンデンサ４０−ｅと前記電源配線およびビアホールによりＬＦＰを構成し低電源ノイズとし」ている点。
（３）判断
　上記相違点３について検討する。
　本願発明において「前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、前記第２の無線周波数パッケージよりも大きい接地インダクタンスが認められる前記第１の無線周波数パッケージを埋め合わせるように設計」することは、本願明細書の【００３７】段落の記載を参照すれば、第１の無線周波数パッケージ上の無線周波数コンポーネントである表面弾性波フィルタなどを設計するにあたり、接地インダクタンスの存在を考慮して設計することを意味していると解される。これに対して、引用発明は、チップ上にコンデンサを設けることによって、寄生インダクタンスとＬＦＰを新たに構成し、電源ノイズの影響を低減しようとしているものであるから、本願発明と引用発明とでは、寄生インダクタンスの影響を回避しようとする点で共通しているものの、解決する手段が異なっている。そして，引用発明１には本願発明のような構成への変更を示唆する記載も存在しない。さらに、引用文献２−４を参照しても、本願発明のような解決手段を示唆する記載はない。
（４）小括
　したがって、本願発明は、当業者が引用発明、及び引用文献２−４に基づいて容易に発明をすることができたとはいえない。
　本願の請求項２−２５に係る発明は、本願発明をさらに限定したものであるので、同様に、当業者が引用発明、及び引用文献２−４に基づいて容易に発明をすることができたとはいえない。
　また、本願の請求項２６，４６，５０に係る発明は本願発明と実質的に同様の技術的特徴を有し、カテゴリーを変更したり、「生成する方法」や「生成する装置」として記載したものであるから、本願発明と同様の理由により、容易に発明できたものとはいえない。
　そして、本願の請求項２７−４５，４７−４９，５１−５３に係る発明は、本願の請求項２６，４６，５０に係る発明を、それぞれさらに限定したものであるから、本願発明と同様の理由により、容易に発明できたものとはいえない。
２−２　理由２，３について
　本願請求項１の「前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、前記第２の無線周波数パッケージよりも大きい接地インダクタンスが認められる前記第１の無線周波数パッケージを埋め合わせるように設計される」との記載は、本願明細書の【００３７】段落の記載を参照すれば、第１の無線周波数パッケージ上の無線周波数コンポーネントである表面弾性波フィルタなどを設計するにあたり、接地インダクタンスの存在を考慮して設計することを意味していると解される。
　そして、【００３７】段落に「フィルタ１１０は、第１の無線周波数パッケージ１０６の接地寄生が、フィルタ１１０の望ましい周波数応答を獲得するために配置される（例えば、接地インダクタンス）と仮定して、設計されうる。」と記載されているように、具体的には、フィルタなどの無線周波数コンポーネントを設計する際に、接地側にインダクタンスが存在することを考慮してパラメータなどの設定すればいいことは明らかであり、具体的設計は無線周波数コンポーネントの種類に応じて異なり、適宜行える事項といえる。
　よって、本願特許請求の範囲、及び発明の詳細な説明に、特許法３６条６項１号及び２号に係る不備があるとは言えない。
２−３　まとめ
　したがって、原査定の理由によっては、本願を拒絶することはできない。
第４　当審拒絶理由について
１．当審拒絶理由の概要
　平成２８年９月１日付け当審拒絶理由の概要は次のとおり。
「本件出願は、明細書、特許請求の範囲の記載が下記の点で不備のため、特許法第３６条第６項第２号及び第４項第１号に規定する要件を満たしていない。
 　　　　　　　　　　　　　　　　　記
 　請求項４６は、「無線周波数パッケージオンパッケージ回路を生成するための装置」について特定したものである。ところが、当該請求項の「ここで前記第１の無線周波数パッケージ上の前記無線周波数コンポーネントは、前記第２の無線周波数パッケージよりも大きい接地インダクタンスが認められる前記第１の無線周波数パッケージを埋め合わせるように設計される」という記載に関しては、「無線周波数パッケージオンパッケージ回路を生成するための装置」が「・・・埋め合わせをするような設計」をしているわけで
はないから、上記引用した「ここで前記第１の無線周波数パッケージ上の・・・・・を埋め合わせるように設計される」の記載は、「無線周波数パッケージオンパッケージ回路を生成するための装置」の構成を特定するものではなく、当該記載は本願発明の構成を不明瞭にしている。（６項２号）
 　また、上記引用した記載が「パッケージオンパッケージ回路を生成するための装置」を特定するものではないから、当該記載を除いて請求項４６の構成を特定したとしても、そのような発明が、どのような技術的貢献をもたらし、発明が解決しようとする課題やその解決手段などの、当業者が発明の技術的意義を理解するために必要な事項が、発明の詳細な説明の欄に記載されているとはいえない。（４項１号委任省令違反）
 　請求項４７〜４９についても同様である。また、単に方法のクレームとした請求項２６〜４５、及びプログラムとした請求項５０〜５３に関しても同様である。」
２．当審拒絶理由の判断
　平成２８年１２月６日付け手続補正書によって、本願の請求項２６，４６，５０は補正され発明は明確となった。
　よって、当審拒絶理由は解消した。
第５　むすび
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。