(57)【要約】【課題】  銅相互接続技術と両立性があるＭＩＭ構造体及びその製造方法を提供する。【解決手段】  ＭＩＭキャパシタのための方法及び構造体であり、この構造体は、半導体基板上に形成された層間誘電体層と、層間誘電体層内に形成され、上面が層間誘電体層の上面と同一平面にある銅製下部電極と、該下部電極の上面と直接接する導電性拡散障壁と、導電性拡散障壁の上面と直接接するＭＩＭ誘電体と、ＭＩＭ誘電体の上面と直接接する上部電極とを備える電子デバイスを含む。銅の下部電極内に導電性拡散障壁を凹ませることができ、又は付加的な凹まされた導電性拡散障壁を設けることもできる。【選択図】      図１
2007521661.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された層間誘電体層と、
前記層間誘電体層内に形成され、上面が該層間誘電体層の上面と同一平面にある銅製下部電極と、
前記下部電極の前記上面と直接接する導電性拡散障壁と、
前記導電性拡散障壁の上面と直接接するＭＩＭ誘電体と、
前記ＭＩＭ誘電体の上面と直接接する上部電極と
を備える電子デバイス。
【請求項２】
前記導電性拡散障壁及び前記ＭＩＭ誘電体の両方が、前記下部電極の少なくとも２つの側部を超えて延びる、請求項１に記載の電子デバイス。
【請求項３】
前記層間誘電体層の前記上面上に形成された誘電体拡散障壁層をさらに含み、
前記導電性拡散障壁の前記上面は、前記誘電体拡散障壁層の上面と同一平面にある、請求項１に記載の電子デバイス。
【請求項４】
前記下部電極が付加的な導電性拡散障壁を含む上部を含み、前記上部が前記導電性拡散障壁と接する、請求項１に記載の電子デバイス。
【請求項５】
前記付加的な導電性拡散障壁は、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２、或いはそれらの組み合わせを含む、請求項４に記載の電子デバイス。
【請求項６】
前記導電性拡散障壁は、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２、或いはそれらの組み合わせを含む、請求項１に記載の電子デバイス。
【請求項７】
前記ＭＩＭ誘電体は、約２ｎｍから２０ｎｍまでのＳｉＯ２、Ｓｉ３Ｎ４又はＳｉＣ、高ｋ誘電体、Ｔａ２Ｏ５、ＢａＴｉＯ３、ＨｆＯ２、ＺｒＯ２又はＡｌ２Ｏ３、或いはこれらの層の組み合わせ含む、請求項１に記載の電子デバイス。
【請求項８】
前記上部電極はＡｌ又はＷを含む、請求項１に記載の電子デバイス。
【請求項９】
半導体基板上に形成された層間誘電体層と、
前記層間誘電体層内に形成された銅製下部電極と、
前記層間誘電体層の上面より下方に凹まされた前記下部電極の上面と直接接し、上面が該層間誘電体層の前記上面と同一平面にある導電性拡散障壁と、
前記導電性拡散障壁の上面と直接接するＭＩＭ誘電体と、
前記ＭＩＭ誘電体の上面と直接接する上部電極と
を備える電子デバイス。
【請求項１０】
前記導電性拡散障壁及び前記ＭＩＭ誘電体の両方が、前記下部電極の少なくとも２つの側部を超えて延びる、請求項９に記載の電子デバイス。
【請求項１１】
前記導電性拡散障壁は、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２、或いはそれらの組み合わせを含む、請求項９に記載の電子デバイス。
【請求項１２】
前記ＭＩＭ誘電体は、約２ｎｍから２０ｎｍまでのＳｉＯ２、Ｓｉ３Ｎ４又はＳｉＣ、高ｋ誘電体、Ｔａ２Ｏ５、ＢａＴｉＯ３、ＨｆＯ２、ＺｒＯ２又はＡｌ２Ｏ３、或いはこれらの組み合わせ含む、請求項９に記載の電子デバイス。
【請求項１３】
前記上部電極はＡｌ又はＷを含む、請求項９に記載の電子デバイス。
【請求項１４】
電子デバイスを製造する方法であって、
（ａ）半導体基板を準備するステップと、
（ｂ）前記半導体基板上に層間誘電体層を形成するステップと、
（ｃ）上面が前記層間誘電体層の上面と同一平面となるように銅製下部電極を該層間誘電体層内に形成するステップと、
（ｄ）前記下部電極の前記上面と直接接するように導電性拡散障壁を形成するステップと、
（ｅ）前記導電性拡散障壁の上面と直接接するようにＭＩＭ誘電体を形成するステップと、
（ｆ）前記ＭＩＭ誘電体の上面と直接接するように上部電極を形成するステップと
を含む方法。
【請求項１５】
前記導電性拡散障壁及び前記ＭＩＭ誘電体の両方が、前記下部電極の少なくとも２つの側部を超えて延びるようにする、請求項１４に記載の方法。
【請求項１６】
（ｇ）ステップ（ｃ）の後で、前記層間誘電体層の前記上面上に誘電体拡散障壁層を形成するステップをさらに含み、
前記導電性拡散障壁の前記上面は、前記誘電体拡散障壁層の上面と同一平面となるようにする、請求項１４に記載の方法。
【請求項１７】
前記下部電極が付加的な導電性拡散障壁を含む上部を含み、前記上部が前記導電性拡散障壁と接するようにする、請求項１４に記載の方法。
【請求項１８】
前記付加的な導電性拡散障壁は、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２、或いはそれらの組み合わせを含む、請求項１７に記載の方法。
【請求項１９】
前記導電性拡散障壁は、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２、或いはそれらの組み合わせを含む、請求項１４に記載の方法。
【請求項２０】
前記ＭＩＭ誘電体は、約２ｎｍから２０ｎｍまでのＳｉＯ２、Ｓｉ３Ｎ４又はＳｉＣ、高ｋ誘電体、Ｔａ２Ｏ５、ＢａＴｉＯ３、ＨｆＯ２、ＺｒＯ２又はＡｌ２Ｏ３、或いはこれらの組み合わせ含む、請求項１４に記載の方法。
【請求項２１】
前記上部電極はＡｌ又はＷを含む、請求項１４に記載の方法。
【請求項２２】
ステップ（ｄ）が、前記導電性拡散障壁を用いて、抵抗体、位置合わせマーク、或いは抵抗体及び位置合わせマークの両方を同時に形成するステップをさらに含む、請求項１４に記載の方法。
【請求項２３】
前記抵抗体、前記位置合わせマーク、又は該抵抗体及び該位置合わせマークの両方が、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２又はＲｕＯ２、或いはそれらの層の組み合わせを含む、請求項２２に記載の方法。
【請求項２４】
（ｇ）ステップ（ｆ）の後で、前記導電性拡散障壁、前記ＭＩＭ誘電体、及び前記層間誘電体層の全ての露出された面の上に、反応性イオン・エッチング層を付着させるステップをさらに含む、請求項１４に記載の方法。
【請求項２５】
電子デバイスを製造する方法であって、
（ａ）半導体基板を準備するステップと、
（ｂ）前記半導体基板上に層間誘電体層を形成するステップと、
（ｃ）前記層間誘電体層内に銅製下部電極を形成するステップと、
（ｄ）前記層間誘電体層の上面より下方に凹まされた前記下部電極の上面に直接接し、上面が該層間誘電体層の前記上面と同一平面となるように導電性拡散障壁を形成するステップと、
（ｅ）前記導電性拡散障壁の前記上面と直接接するようにＭＩＭ誘電体を形成するステップと、
（ｆ）前記ＭＩＭ誘電体の上面と直接接するように上部電極を形成するステップと
を含む方法。
【請求項２６】
前記導電性拡散障壁及び前記ＭＩＭ誘電体の両方が、前記下部電極の少なくとも２つの側部を超えて延びるようにする、請求項２５に記載の方法。
【請求項２７】
前記導電性拡散障壁は、約５ｎｍから２００ｎｍまでの高融点金属、Ｗ、Ｔａ、ＴａＮ、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２、或いはこれらの組み合わせを含む、請求項２５に記載の方法。
【請求項２８】
前記ＭＩＭ誘電体は、約２ｎｍから２０ｎｍまでのＳｉＯ２、Ｓｉ３Ｎ４又はＳｉＣ、高ｋ誘電体、Ｔａ２Ｏ５、ＢａＴｉＯ３、ＨｆＯ２、ＺｒＯ２又はＡｌ２Ｏ３、或いはこれらの組み合わせ含む、請求項２５に記載の方法。
【請求項２９】
前記上部電極はＡｌ又はＷを含む、請求項２５に記載の方法。
【請求項３０】
（ｇ）ステップ（ｆ）の後で、前記導電性拡散障壁、前記ＭＩＭ誘電体、及び前記層間誘電体層の全ての露出された面の上に、反応性イオン・エッチング層を付着させるステップをさらに含む、請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体構造体及び処理の分野に関し、より具体的には、高ｋ誘電体材料及び製銅と両立性のある金属・絶縁体・金属（ＭＩＭ）キャパシタ及びＭＩＭの製造方法に関する。
【背景技術】
【０００２】
集積回路、特に無線周波数（ＲＦ）及び他の高周波の用途に用いられる集積回路においては、ＭＩＭキャパシタが、ますます用いられている。常に高周波数の用途と両立性のある高性能のキャパシタに対する要求は、業界が、ＭＩＭキャパシタ内の絶縁体のために高ｋ誘電体材料を使用することを促進した。しかしながら、銅の相互接続を有する集積回路に用いられるとき、高ｋ誘電体は重大な欠点を有し、最も著しくは、銅の拡散に対する耐性が弱く、このことが、歩留まり又は信頼性の問題をもたらすことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
したがって、銅相互接続技術と両立性があるＭＩＭ構造体及びその製造方法に対する必要性がある。
【課題を解決するための手段】
【０００４】
本発明の第１の態様は、半導体基板上に形成された層間誘電体層と、層間誘電体層内に形成され、上面が層間誘電体層の上面と同一平面にある銅製下部電極と、該下部電極の上面と直接接する導電性拡散障壁と、導電性拡散障壁の上面と直接接するＭＩＭ誘電体と、ＭＩＭ誘電体の上面と直接接する上部電極とを含む電子デバイスである。
【０００５】
本発明の第２の態様は、半導体基板上に形成された層間誘電体層と、層間誘電体層内に形成された銅製下部電極と、層間誘電体層の上面より下方に凹まされた該下部電極の上面と直接接し、上面が層間誘電体層の上面と同一平面にある導電性拡散障壁と、導電性拡散障壁の上面と直接接するＭＩＭ誘電体と、ＭＩＭ誘電体の上面と直接接する上部電極とを含む電子デバイスである。
【０００６】
本発明の第３の態様は、（ａ）半導体基板を準備することと、（ｂ）半導体基板上に層間誘電体層を形成することと、（ｃ）上面が層間誘電体層の上面と同一平面となるように銅製下部電極を層間誘電体層内に形成することと、（ｄ）該下部電極の上面と直接接するように導電性拡散障壁を形成することと、（ｅ）導電性拡散障壁の上面と直接接するようにＭＩＭ誘電体を形成することと、（ｆ）ＭＩＭ誘電体の上面と直接接するように上部電極を形成することとを含む電子デバイスを製造する方法である。
【０００７】
本発明の第４の態様は、（ａ）半導体基板を準備することと、（ｂ）半導体基板上に層間誘電体層を形成することと、（ｃ）層間誘電体層内に銅製下部電極を形成することと、（ｄ）層間誘電体層の上面より下方に凹まされた該下部電極の上面と直接接し、上面が層間誘電体層の上面と同一平面にある導電性拡散障壁を形成することと、（ｅ）導電性拡散障壁の上面と直接接するようにＭＩＭ誘電体を形成することと、（ｆ）ＭＩＭ誘電体の上面と直接接するように上部電極を形成するステップとを含む電子デバイスを製造する方法である。
【発明を実施するための最良の形態】
【０００８】
本発明の特徴が、添付の特許請求の範囲に述べられている。しかしながら、本発明自体は、添付の図面と併せて読むときに、例証となる実施形態についての次の詳細な説明を参照することによって、最も良く理解されるであろう。
【０００９】
図１は、本発明による例示的なＭＩＭキャパシタ１００の断面図である。図１において、ＭＩＭキャパシタ１００は、銅コア導体１１０及び導電性ライナ１１５を含む下部電極１０５を含む。ＭＩＭキャパシタ１００は、下部電極１０５の上面１２５上に形成された導電性拡散障壁１２０、該導電性拡散障壁１２０の上面１３５上に形成された誘電体層１３０、及びＭＩＭ誘電体１３０の上面１４５上に形成された上部電極１４０をさらに含む。拡散障壁１２０は、下部電極１０５からの銅の拡散を防止し、かつ、ＭＩＭ誘電体１３０が酸化物を含むときに銅コア導体１１０が該ＭＩＭ誘電体１３０と反応することによってＣｕＯが形成されることも防止するように意図される。上部電極１４０は、コア導体１５５、任意の下部導体１６０、及び任意の上部導体１６５を含む。図１において、導電性拡散障壁１２０は、下部電極１０５の側壁１５０を超えて延びるが、本発明のありとあらゆる実施形態においてこの特徴が生じるわけではない。下部電極１０５、導電性拡散障壁１２０、誘電体１３０、及び上部電極１４０の間の幾何学的関係については、本発明の種々の実施形態の各々との関係において下記に説明される。
【００１０】
一例において、導電性ライナ１１５は、Ｔａ、ＴａＮ、又はそれらの層の組み合わせを含む。一例において、導電性拡散障壁１２０は、Ｗ、Ｔａ、又はＴａＮのような高融点金属、ＷＮ、ＴａＮ、ＴａＳｉＮ、Ｐｔ、ＩｒＯ２、又はＲｕＯ２のような導電性材料、或いはこれらの層の組み合わせでできた約５ｎｍから２００ｎｍまでの厚さの層を含む。一例において、ＭＩＭ誘電体１３０は、ＳｉＯ２、Ｓｉ３Ｎ４又はＳｉＣ、Ｔａ２Ｏ５、ＢａＴｉＯ３、ＨｆＯ２、ＺｒＯ２、又はＡｌ２Ｏ３のような高ｋ誘電体、或いはこれらの層の組み合わせでできた約２ｎｍから２０ｎｍまでの厚さの層を含む。一例において、上部電極１４０は、約５０ｎｍから３００ｎｍまでの厚さを有し、上部電極１４０のコア導体１５５は、Ａｌ又はＷを含み、上部導体１６０及び下部導体１６５は、ＴｉＮ又はＴａＮを含む。ＭＩＭキャパシタにおいて、本発明の全ての実施形態が、これらの材料を用いる。
【００１１】
図２は、本発明によるＭＩＭキャパシタを組み込む相互接続構造体の平面図であり、図３は、図２の線１Ｃ−１Ｃを通る断面図である。図２及び図３は、ダマシン配線レベルの集積回路デバイスに本発明のＭＩＭキャパシタを統合する例示的なものである。例示的な層間誘電体（ＩＬＤ）スタック１７０が、半導体基板１８０の上面１７５上に形成される。ＩＬＤスタック１７０は、基板１８０の上面１７５上に形成された第１のＩＬＤ１８５と、第１のＩＬＤ１８５の上面１９５上に形成された第２のＩＬＤ１９０とを含む。下部電極１０５が、第１のＩＬＤ１８５内に形成される。下部電極１０５は、ＭＩＭへの電気配線接続としても働く。導電性拡散障壁１２０、誘電体１３０、及び上部電極１４０が、第２のＩＬＤ１９０内に形成される。ビア２０５を通して、ＭＩＭキャパシタの上部プレート１４０に電気的に接続させるための導体２００も、第２のＩＬＤ１９５内に形成される。導体２００及びビア２０５は、銅コア２１０及び導電性ライナ２１５を含む。
【００１２】
２つのＩＬＤレベルが図３に示されているが、集積回路デバイスにおいて、如何なる数のＩＬＤレベルを用いることもでき、いずれの２つの隣接するＩＬＤレベル内にＭＩＭキャパシタを物理的に配置することができ、下部電極は、２つのＩＬＤレベルの下部内にあり、ＭＩＭ誘電体及び上部電極は、該２つのＩＬＤレベルの上部にある。導電性拡散障壁は、上部ＩＬＤレベル又は下部ＩＬＤレベルのいずれか、或いはその両方内に配置することができる。ＩＬＤ材料の例は、テトラエトキシシラン（ＴＥＯＳ）、フッ素化酸化シリコン・ガラス（ＦＳＧ）、及び他の化学気相成長（ＣＶＤ）酸化物のような付着された酸化物を含む。
【００１３】
図４乃至図９は、本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。図４において、ＩＬＤ２２０が、半導体基板２２４の上面２２２上に形成される。下部電極２２６Ａ及び導体２２６Ｂが、ＩＬＤ２２０内に形成される。下部電極２２６Ａは、銅コア導体２２８Ａ及び導電性ライナ２３０Ａを含む。導体２２６Ｂは、銅コア導体２２８Ｂ及び導電性ライナ２３０Ｂを含む。導電性ライナ及びＩＬＤ材料については、上に説明された。下部電極２２６Ａ及び導体２２６Ｂは、ダマシン法によって形成される。ダマシン法において、ＩＬＤの上に適用されるマスク層を光リソグラフィによりパターン加工し、ＩＬＤの反応性イオン・エッチング（ＲＩＥ）を行い、マスク層を取り除き、導電性ライナを付着させ、銅シード層の付着物を付着させ、銅めっきしてトレンチを充填し、化学機械研磨（ＣＭＰ）プロセスを行い、銅、導電性ライナ、及びＩＬＤの上面を同一平面にすることによって、トレンチが形成される。下部電極２２６Ａは、ＭＩＭキャパシタの下部電極になり、導体２２６Ｂは、一般的な相互接続導体である。
【００１４】
図５において、導電性拡散障壁層が付着され、光リソグラフィによりパターン加工され、ＲＩＥプロセスが行われ、ＩＬＤ２２０の上面２３４上に、導電性拡散障壁２３２Ａ及び２３２Ｂ、抵抗体２３２Ｃ、並びに位置合わせマーク２３２Ｄを形成する。導電性拡散障壁２３２Ａ及び２３２Ｂは、それぞれ第１の導体２２６Ａ及び第２の導体２２６Ｂと重なることに留意されたい。導電性拡散障壁の材料及び厚さについては、上に説明された。
【００１５】
図６において、ブランケットＭＩＭ誘電体層２３６が付着される。ＭＩＭ誘電体の材料及び厚さについては、上に説明された。
【００１６】
図７において、導体が付着され、光リソグラフィによりパターン加工され、ＲＩＥエッチングされ、ＭＩＭ誘電体層２３６の上面２４０上に上部電極２３８を形成する。上部電極２３８が、導電性拡散障壁２３２Ａ及び下部電極２２６Ａの上に位置合わせされる。上部電極２３８は、導電性拡散障壁２３２Ａと消極的に重なる（すなわち、該導電性拡散障壁２３２Ａより小さい）。上部電極の材料及び厚さについては、上に説明された。
【００１７】
図８において、任意のＲＩＥ停止層２４２が、ＭＩＭ誘電体層２３６の上面２４０上、並びに上部電極２３８の上面２４６及び側壁２４８上に付着される。一例において、ＲＩＥ停止層２４２は、約５ｎｍから５０ｎｍまでの厚さを有し、Ｓｉ３Ｎ４を含む。
【００１８】
図９において、第２のＩＬＤ層２５０が、ＲＩＥ停止層２４２の上面２５２上に付着される。ＲＩＥ停止層２４２を通して、上部電極２３８、導体２２６Ｂ、及び抵抗体２３２Ｃと電気的に接触するように、それぞれ一体のビア２５６Ａを有する導体２５４Ａ、一体のビア２５６Ｂを有する導体２５４Ｂ、及び一体のビア２５６Ｃを有する導体２５４Ｃが形成される。導体２５４Ａ、２５４Ｂ、及び２５４Ｃは、デュアル・ダマシン法によって形成される。デュアル・ダマシン法においては、ＩＬＤの上に適用される第１のマスク層を光リソグラフィによりパターン加工し、ＩＬＤのＲＩＥを行い、ＩＬＤ内にトレンチをエッチングし、第１のマスク層を取り除き、ＩＬＤ及びトレンチの上に適用される第２のマスク層を光リソグラフィによりパターン加工し、ＩＬＤのＲＩＥを行い、トレンチの下部内にビアをエッチングし、第２のマスク層を取り除き、導電性ライナを付着させ、銅シード層の付着物を付着させ、銅めっきしてトレンチを充填し、ＣＭＰプロセスを行い、銅、導電性ライナ、及びＩＬＤの上面を同一平面にすることによって、ＩＬＤ内に導体が形成される。
【００１９】
２つのＩＬＤレベルが図９に示されているが、集積回路デバイスにおいて、如何なる数のＩＬＤレベルを用いることもでき、いずれの２つの隣接するＩＬＤレベル内にＭＩＭキャパシタを物理的に配置することができ、下部電極は、２つのＩＬＤレベルの下部内にあり、導電性拡散障壁、ＭＩＭ誘電体、及び上部電極は、該２つのＩＬＤレベルの上部内にある。
【００２０】
図１０は、本発明による抵抗体２３２Ｃへのコンタクトの平面図であり、図１１は、図１０の線３Ｂ−３Ｂを通る断面図である。第１の導体２５４Ｃ１は、抵抗体２３２Ｃの第１端部２５６Ａと電気的に接触し、第２の導体２５４Ｃ２は、該抵抗体の第２端部２５６Ｂと電気的に接触する。ビア２５６Ｃ１及び２５６Ｃ２は、それぞれ端部２５６Ａ及び２５６Ｂ、並びに抵抗体２３２Ｃの両端部に隣接する側部２５８Ａ及び２５８Ｂの一部と重なる。
【００２１】
図１２乃至図１６は、本発明の第２の実施形態によるＭＩＭキャパシタの製造を示す断面図である。図１２において、ＩＬＤ３２０が、半導体基板３２４の上面３３２上に形成される。下部電極３２６Ａ及び導体３２６Ｂが、ＩＬＤ３２０内に形成される。下部電極３２６Ａは、銅コア導体３２８Ａ及び導電性ライナ３３０Ａを含む。導体３２６Ｂは、銅コア導体３２８Ｂ及び導電性ライナ３３０Ｂを含む。導電性ライナ及びＩＬＤの材料については、上に説明された。上述のように、下部電極３２６Ａ及び導体３２６Ｂは、ダマシン法によって形成される。下部電極３２６Ａは、ＭＩＭキャパシタの下部電極になり、導体３２６Ｂは、一般的な相互接続導体である。
【００２２】
図１３において、乾式プロセス又はＲＩＥプロセスによって、コア導体３２８Ａ及び３２８Ｂが凹まされる。ＩＬＤ３２０上に、コア・エッチング・プロセスによって形成された凹部を充填するのに十分な厚さの導電性拡散障壁層が付着され、ＣＭＰを行い、凹まされた導電性拡散障壁３３２Ａ及び３３２Ｂを形成し、該導電性拡散障壁をＩＬＤ３２０の上面３３４と同一平面にする。拡散障壁の材料については、上に説明された。
【００２３】
図１４において、ＭＩＭ誘電体３３６及び上部電極３３８（該ＭＩＭ誘電体の上面上の）が、ＭＩＭ誘電体層をＩＬＤ３２０の上面３３４上、及び、導電性拡散障壁３２６Ａ及び３２６Ｂの上に付着させ、導電性層を該ＭＩＭ誘電体層の上面の上に付着させ、該導電性層の上に適用されるマスク層を光リソグラフィによりパターン加工し、該ＭＩＭ誘電体３３６及び上部電極３３８の範囲を画定し、該ＭＩＭ誘電体層及び該導電性層のＲＩＥを行い、マスク層を取り除くことによって形成される。上部電極３３８が、凹まされた導電性拡散障壁３３２Ａ及び下部電極３２６Ａの上に位置合わせされる。上部電極３３８は、凹まされた導電性拡散障壁３３２Ａと積極的に重なる（すなわち、該導電性拡散障壁３３２Ａより大きい）。導電性拡散障壁の材料及び厚さ、ＭＩＭ誘電体の材料及び厚さ、並びに上部電極の材料及び厚さについては、上に説明された。
【００２４】
図１５において、任意のＲＩＥ停止層３４２が、上部電極３３８の上面３４６及び側壁３３８、ＩＬＤ３２０の露出された上面３３４、並びに凹まされた導電性拡散障壁３３２Ｂの上面３４３上に付着される。一例において、ＲＩＥ停止層３４２は、約５ｎｍから５０ｎｍまでの厚さを有し、Ｓｉ３Ｎ４を含む。
【００２５】
図１６において、第２のＩＬＤ層３５０が、ＲＩＥ停止層３４２の上面３５２上に付着される。ＲＩＥ停止層３４２を通して、上部電極３３８及び凹まされた導電性拡散障壁３３２Ｂと電気的に接触するように、それぞれ一体のビア３５６Ａを有する導体３５４Ａ及び一体のビア３５６Ｂを有する導体３５４Ｂが形成される。上述のように、デュアル・ダマシン法によって、導体３５４Ａ及び３５４Ｂが形成される。
【００２６】
２つのＩＬＤレベルが図１６に示されているが、集積回路デバイスにおいて、如何なる数のＩＬＤレベルを用いることもでき、いずれの２つの隣接するＩＬＤレベル内にＭＩＭキャパシタを物理的に配置することができ、下部電極は、２つのＩＬＤレベルの下部内にあり、導電性拡散障壁、ＭＩＭ誘電体、及び上部電極は、該２つのＩＬＤレベルの上部内にある。
【００２７】
図１７乃至図２２は、本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。図１７において、ＩＬＤ４２０が、半導体基板４２４の上面４３２上に形成される。下部電極４２６Ａ及び導体４２６Ｂが、ＩＬＤ４２０内に形成される。下部電極４２６Ａは、銅コア導体４２８Ａ及び導電性ライナ４３０Ａを含む。導体４２６Ｂは、銅コア導体４２８Ｂ及び導電性ライナ４３０Ｂを含む。導電性ライナ及びＩＬＤの材料については、上に説明された。上述のように、下部電極４２６Ａ及び導体４２６Ｂは、ダマシン法によって形成される。下部電極４２６Ａは、ＭＩＭキャパシタの下部電極になり、導体４２６Ｂは、一般的な相互接続導体である。
【００２８】
図１８において、乾式プロセス又はＲＩＥプロセスによって、コア導体４２８Ａ及び４２８Ｂが凹まされる。ＩＬＤ４２０上に、エッチング・プロセスによって形成された凹部を充填するのに十分な厚さの第１の導電性拡散障壁層が付着され、ＣＭＰプロセスを行い、凹まされた導電性拡散障壁４３２Ａ及び４３２Ｂを形成し、該凹まされた導電性拡散障壁をＩＬＤ４２０の上面４３４と同一平面にする。導電性拡散障壁の材料及び厚さについては、上に説明された。
【００２９】
図１９において、上部導電性拡散障壁４３５Ａ、抵抗体４３５Ｂ、ＭＩＭ誘電体４３６Ａ、上部電極４３８Ａ１（該ＭＩＭ誘電体の上面４４０上の）、及びキャップ４３８Ｂが、次のように形成される。すなわち、第１に、第２の導電性拡散障壁層が、ＩＬＤ４２０の上面４３４上、及び、凹まされた導電性拡散障壁４３２Ａ及び４３２Ｂの上に付着される。第２に、ＭＩＭ誘電体層が第２の導電性拡散障壁層の上面上に付着され、導電性層が該第２の導電性拡散障壁層の上面上に付着される。第３に、導電性層の上に適用されるマスク層が、光リソグラフィによりパターン加工され、ＭＩＭ誘電体４３６Ａの範囲、上部導電性拡散障壁４３５Ａ及び抵抗体４３５Ｂの範囲、上部電極４３８Ａ１の初期範囲、及びキャップ４３８Ｂの範囲を画定する。第４に、ＭＩＭ誘電体層、第２の導電性拡散障壁層、及び導電性層のＲＩＥが行われ、マスク層が取り除かれる。導電性拡散障壁の材料及び厚さについては、上に説明された。
【００３０】
図２０において、適用されるマスク層が光リソグラフィによりパターン加工され、ＲＩＥが行われ、上部電極４３８Ａ２の最終範囲を画定し、キャップ４３８Ｂ（図１９を参照されたい）をＭＩＭ誘電体４３６Ｂの上から取り除く。次に、マスク層が取り除かれる。上部電極４３８Ａ２が、凹まされた導電性拡散障壁４３２Ａ、上部導電性拡散障壁４３５Ａ、及び下部電極４２６Ａの上に位置合わせされる。上部電極４３８Ａ２は、上部導電性拡散障壁４３５Ａと消極的に重なる（すなわち、該上部導電性拡散障壁４３５Ａより小さい）。上部導電性拡散障壁４３５Ａは、凹まされた導電性拡散障壁４３２Ａと積極的に重なる（すなわち、該凹まされた導電性拡散障壁４３２Ａより大きい）。ＭＩＭ誘電体の材料及び厚さ、並びに上部電極の材料及び厚さについては、上に説明された。
【００３１】
図２１において、任意のＲＩＥ停止層４４２が、上部電極４３８Ａ２の上面４４３及び側壁４４４、ＭＩＭ誘電体４３６Ａ／上部導電性拡散障壁４３５Ａの上面４４５Ａ及び側壁４４６Ａ、ＭＩＭ誘電体４３６Ｂ／抵抗体４３５Ｂの上面４４５Ｂ及び側壁４４６Ｂ、ＩＬＤ４２０の露出された上面４３４、並びに凹まされた導電性拡散障壁４３２Ｂの上面４４７上に付着される。一例において、ＲＩＥ停止層４４２は、約５ｎｍから５０ｎｍまでの厚さを有し、Ｓｉ３Ｎ４を含む。
【００３２】
図２２において、第２のＩＬＤ層４５０が、ＲＩＥ停止層４４２の上面４５２上に付着される。ＲＩＥ停止層４４２を通して、上部電極４３８Ａ２、凹まされた導電性拡散障壁４３２Ｂ、及び抵抗体４３５Ｂと電気的に接触するように、それぞれ一体のビア４５６Ａを有する導体４５４Ａ、一体のビア４５６Ｂを有する導体４５４Ｂ、及び一体のビア４５６Ｃを有する導体４５４Ｃが形成される。上述のように、デュアル・ダマシン法によって、導体４５４Ａ及び４５４Ｂが形成される。２つのＩＬＤレベルが図２２に示されているが、集積回路デバイスにおいて、如何なる数のＩＬＤレベルを用いることもでき、いずれの２つの隣接するＩＬＤレベル内にＭＩＭキャパシタを物理的に配置することができ、下部電極は、２つのＩＬＤレベルの下部内にあり、導電性拡散障壁、ＭＩＭ誘電体、及び上部電極は、該２つのＩＬＤレベルの上部内にある。
【００３３】
図２３乃至図２８は、本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。図２３において、ＩＬＤ５２０が、半導体基板５２４の上面５２２上に形成される。下部電極５２６Ａ及び導体５２６Ｂが、ＩＬＤ５２０内に形成される。下部電極５２６Ａは、銅コア導体５２８Ａ及び導電性ライナ５３０Ａを含む。導体５２６Ｂは、銅コア導体５２８Ｂ及び導電性ライナ５３０Ｂを含む。導電性ライナ及びＩＬＤの材料については、上に説明された。上述のように、ダマシン法によって、下部電極５２６Ａ及び導体５２６Ｂが形成される。下部電極５２６Ａは、ＭＩＭキャパシタの下部電極になり、導体５２６Ｂは、一般的な相互接続導体である。
【００３４】
図２４において、付着によって、ＩＬＤ５２０、下部電極５２６Ａ、及び導体５２６Ｂの上部に、誘電体拡散障壁層５３１が形成される。誘電体拡散障壁層５３１についての適切な材料の例は、Ｓｉ３Ｎ４、ＳｉＣ、Ｓｉ３Ｎ４の上のＳｉＯ２、及びＳｉ３Ｎ４の上のＦＳＧを含み、約５ｎｍから５０ｎｍまでの厚さを有する。
【００３５】
図２５において、上述のように、ダマシン法によって、導電性拡散障壁５３２Ａが、下部電極５２６Ａの上に形成され、（かつＩＬＤ５２０と重なっており）、抵抗体５３２Ｂが、ＩＬＤ５２０の上面５３４上に形成される。拡散障壁の材料及び厚さについては、上に説明された。
【００３６】
図２６において、最初にＭＩＭ誘電体層が、次に導電性層が付着され、光リソグラフィによりパターン加工され、ＲＩＥエッチングされ、上部電極５３８をＭＩＭ誘電体５３６の上面５４０上に形成する。上部電極５３８は、導電性拡散障壁５３２Ａ及び下部電極５２６Ａの上に位置合わせされる。上部電極５３８は、導電性拡散障壁５３２Ａと積極的に重なる（すなわち、該導電性拡散障壁５３２Ａより大きい）。導電性拡散障壁５３２Ａは、下部電極５２６Ａと積極的に重なる（すなわち、該下部電極５２６Ａより大きい）。ＭＩＭ誘電体の材料及び厚さ、並びに上部電極の材料及び厚さについては、上に説明された。
【００３７】
図２７において、任意のＲＩＥ停止層５４２が、上部電極５３８の上面５４４、上部電極５３８／ＭＩＭ誘電体５３６の側壁５４５、抵抗体５３２Ｂの上面５４６、及び誘電体拡散障壁５３１の上面５４７上に付着される。一例において、ＲＩＥ停止層５４２は、約５ｎｍから５０ｎｍまでの厚さを有し、Ｓｉ３Ｎ４を含む。
【００３８】
図２８において、第２のＩＬＤ層５５０が、ＲＩＥ停止層５４２の上面５５２上に付着される。ＲＩＥ停止層５４２を通して、上部電極５３８、導体５２６Ｂ、及び抵抗体５３２Ｂと電気的に接触するように、それぞれ一体のビア５５６Ａを有する導体５５４Ａ、一体のビア５５６Ｂを有する導体５５４Ｂ、及び一体のビア５５６Ｃを有する導体５５４Ｃが形成される。上述のように、デュアル・ダマシン法によって、導体５５４Ａ、５５４Ｂ、及び５５４Ｃが形成される。
【００３９】
２つのＩＬＤレベルが図２８に示されているが、集積回路デバイスにおいて、如何なる数のＩＬＤレベルを用いることもでき、いずれの２つの隣接するＩＬＤレベル内にＭＩＭキャパシタを物理的に配置することができ、下部電極は、２つのＩＬＤレベルの下部内にあり、導電性拡散障壁、ＭＩＭ誘電体、及び上部電極は、該２つのＩＬＤレベルの上部内にある。
【００４０】
図２９乃至図３４は、本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。図２９において、ＩＬＤ６２０が、半導体基板６２４の上面６２２上に形成される。下部電極６２６Ａ、導体６２６Ｂ、及び抵抗体コンタクト６２６Ｃが、ＩＬＤ６２０内に形成される。下部電極６２６Ａは、銅コア導体６２８Ａ及び導電性ライナ６３０Ａを含む。導体６２６Ｂは、銅コア導体６２８Ｂ及び導電性ライナ６３０Ｂを含む。抵抗体コンタクト６２６Ｃは、銅コア導体６２８Ｃ及び導電性ライナ６３０Ｃを含む。導電性ライナ及びＩＬＤの材料については、上に説明された。上述のように、ダマシン法によって、下部電極６２６Ａ、導体６２６Ｂ、及び抵抗体コンタクト６２６Ｃが形成される。下部電極６２６Ａは、ＭＩＭの下部電極になり、導体６２６Ｂは、一般的な相互接続導体である。
【００４１】
図３０において、乾式プロセス又はＲＩＥプロセスによって、コア導体６２８Ａ、６２８Ｂ、及び６２８Ｃが凹まされ、ＩＬＤ６２０上に、エッチング・プロセスによって形成された凹部を充填するのに十分な厚さの第１の導電性拡散障壁層が付着され、ＣＭＰプロセスを行い、凹まされた導電性拡散障壁６３２Ａ、６３２Ｂ、及び６３２Ｃを形成し、該凹まされた導電性拡散障壁をＩＬＤ６２０の上面６３４と同一平面にする。導電性拡散障壁の材料及び厚さについては、上に説明された。
【００４２】
図３１において、導電性拡散障壁層をＩＬＤ６２０の上面６３４上に付着させ、該導電性拡散障壁層に適用されるマスク層を光リソグラフィによりパターン加工し、ＲＩＥプロセスを行い、該マスク層を取り除くことによって、上部導電性拡散障壁６３５Ａ、抵抗体６３５Ｂ、及び位置合わせマーク６３５Ｃが形成される。導電性拡散障壁の材料及び厚さについては、上に説明された。
【００４３】
図３２において、上部導電性拡散障壁６３５Ａを覆うＭＩＭ誘電体６３６Ａ、ＭＩＭ誘電体６３６Ａを覆う上部電極６３８Ａ、抵抗体６３５Ｂを覆う誘電体キャップ６３６Ｂ、誘電体キャップ６３６Ｂを覆う導電性キャップ６３８Ｂが、次のように形成される。すなわち、第１に、ＭＩＭ誘電体層が、導電性拡散障壁６３５Ａ、抵抗体６３５Ｂ、位置合わせマーク６３５Ｃ、及びＩＬＤ６２０の露出された上面６３４の上に付着される。第２に、マスク層がＭＩＭ誘電体層の上に適用され、光リソグラフィによりパターン加工され、ＭＩＭ誘電体６３５Ａ及び６３６Ｂの範囲を画定し、ＭＩＭ誘電体層のＲＩＥが行われ、マスク層が取り除かれる。第３に、導電性層が、ＭＩＭ誘電体６３６Ａ及び６３６Ｂ、位置合わせマーク６３５Ｃ、並びにＩＬＤ６２０の露出された上面６３４の上に付着される。第４に、マスク層が導電性層の上に適用され、上部電極６３８Ａ及び導電性キャップ６３６Ｂの範囲を画定し、該導電性層のＲＩＥが行われ、マスク層が取り除かれる。上部電極６３８は、ＭＩＭ誘電体６３６Ａの上に位置合わせされ、ＭＩＭ誘電体は、上部導電性拡散障壁６３５Ａ及び下部電極６２６Ａの上に位置合わせされる。上部電極６３８Ａは、ＭＩＭ誘電体６３６Ａと積極的に重なり（すなわち、該ＭＩＭ誘電体６３６Ａより大きく）、ＭＩＭ誘電体６３６Ａは、上部導電性拡散障壁６３５Ａと積極的に重なる（すなわち、該上部導電性拡散障壁６３５Ａより大きい）。ＭＩＭ誘電体の材料及び厚さ、並びに上部電極の材料及び厚さについては、上に説明された。
【００４４】
図３３において、任意のＲＩＥ停止層６４２が、上部電極６３８Ａの上面６４３及び側壁６４４、導電性キャップ６３６Ｂの上面６４５及び側壁６４６、ＩＬＤ６２０の露出された上面６３４、凹まされた導電性拡散障壁６３２Ｂの上面６４７上、並びに位置合わせマーク６３５Ｃの上に付着される。一例において、ＲＩＥ停止層６４２は、約５ｎｍから５０ｎｍまでの厚さを有し、Ｓｉ３Ｎ４を含む。
【００４５】
図３４において、第２のＩＬＤ層６５０が、ＲＩＥ停止層６４２の上面６５２上に付着される。ＲＩＥ停止層６４２を通して、上部電極６３８Ａ及び凹まされた導電性拡散障壁６３２Ｂと電気的に接触するように、それぞれ一体のビア６５６Ａを有する導体６５４Ａ及び一体のビア６５６Ｂを有する導体６５４Ｂが形成される。上述のように、デュアル・ダマシン法によって、導体６５４Ａ及び６５４Ｂが形成される。
【００４６】
２つのＩＬＤレベルが図３４に示されているが、集積回路デバイスにおいて、如何なる数のＩＬＤレベルを用いてもよく、いずれの２つの隣接するＩＬＤレベル内にＭＩＭキャパシタを物理的に配置することができ、下部電極は、２つのＩＬＤレベルの下部内にあり、導電性拡散障壁、ＭＩＭ誘電体、及び上部電極は、該２つのＩＬＤレベルの上部内にある。
【００４７】
このように、本発明は、銅相互接続技術と両立性があり、抵抗体及び位置合わせマーク構造体とも両立性があるＭＩＭ構造体及びその製造方法を提供するものである。
【００４８】
本発明の理解のために、本発明の実施形態の説明が上に与えられる。本発明は、ここに説明される特定の実施形態に制限されるものでなく、本発明の範囲から逸脱することなく、ここで当業者には明らかになるような種々の修正、再構成、及び置換えが可能であることが理解されるであろう。したがって、上記の特許請求の範囲は、本発明の真の精神及び範囲内に含まれるような、こうした全ての修正及び変更を網羅することが意図される。
【図面の簡単な説明】
【００４９】
【図１】本発明による例示的なＭＩＭキャパシタの断面図である。
【図２】本発明によるＭＩＭキャパシタを組み込む相互接続構造体の平面図である。
【図３】図２の線１Ｃ−１Ｃを通る断面図である。
【図４】本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図５】本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図６】本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図７】本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図８】本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図９】本発明の第１の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１０】本発明による抵抗体へのコンタクトの平面図である。
【図１１】図１０の線３Ｂ−３Ｂを通る断面図である。
【図１２】本発明の第２の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１３】本発明の第２の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１４】本発明の第２の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１５】本発明の第２の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１６】本発明の第２の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１７】本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１８】本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１９】本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２０】本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２１】本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２２】本発明の第３の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２３】本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２４】本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２５】本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２６】本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２７】本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２８】本発明の第４の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図２９】本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図３０】本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図３１】本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図３２】本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図３３】本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図３４】本発明の第５の実施形態によるＭＩＭキャパシタの製造を示す断面図である。
【図１】
2007521661.tif 000003
【図２】
2007521661.tif 000004
【図３】
2007521661.tif 000005
【図４】
2007521661.tif 000006
【図５】
2007521661.tif 000007
【図６】
2007521661.tif 000008
【図７】
2007521661.tif 000009
【図８】
2007521661.tif 000010
【図９】
2007521661.tif 000011
【図１０】
2007521661.tif 000012
【図１１】
2007521661.tif 000013
【図１２】
2007521661.tif 000014
【図１３】
2007521661.tif 000015
【図１４】
2007521661.tif 000016
【図１５】
2007521661.tif 000017
【図１６】
2007521661.tif 000018
【図１７】
2007521661.tif 000019
【図１８】
2007521661.tif 000020
【図１９】
2007521661.tif 000021
【図２０】
2007521661.tif 000022
【図２１】
2007521661.tif 000023
【図２２】
2007521661.tif 000024
【図２３】
2007521661.tif 000025
【図２４】
2007521661.tif 000026
【図２５】
2007521661.tif 000027
【図２６】
2007521661.tif 000028
【図２７】
2007521661.tif 000029
【図２８】
2007521661.tif 000030
【図２９】
2007521661.tif 000031
【図３０】
2007521661.tif 000032
【図３１】
2007521661.tif 000033
【図３２】
2007521661.tif 000034
【図３３】
2007521661.tif 000035
【図３４】
2007521661.tif 000036