(57)【要約】【課題】電圧コンバータにおいて、デッドタイムと関連づけられたパワーロスを最小にする装置および方法を提供する。【解決手段】パワーコンバータにおける直列に接続された２つのスイッチのＯＮ時間の間に設定されるデッドタイムと関連づけられたパワーロスを最小化する装置において、デッドタイム中におけるパワーロスと関連づけられたパラメータを監視し、第１のデッドタイムを第２のデッドタイムへ変更し、第１および第２のデッドタイムに係るパラメータと関連づけられた２つのパワーロスを比較し、２つのデッドタイムと関連づけられた２つのパワーロスのいずれが小さいかを判断する制御部と、２つのデッドタイムを設定するデッドタイム設定部とを設け、制御部は、パワーロスが小さい方のデッドタイムを選択し、この選択したデッドタイムを、パワーロスを最小化するデッドタイムとして設定するよう、デッドタイム設定部へ信号を送るようにする。【選択図】図１
2007535286.tif 000002
【特許請求の範囲】
【請求項１】
給電システムに設けられるパワーコンバータにおける直列に接続された２つのスイッチの各ＯＮ時間の間に設定されるデッドタイムと関連づけられたパワーロスを最小化する装置であって、
デッドタイム中におけるパワーロスと関連づけられたパラメータを監視する制御部であって、第１のデッドタイムから第２のデッドタイムへ変更し、これらのデッドタイムに係るパラメータと関連づけられた２つのパワーロスを比較し、前記２つのデッドタイムと関連づけられた２つのパワーロスのいずれが小さいかを判断する制御部と、
前記２つのデッドタイムを設定するデッドタイム設定部とを備え、
前記制御部は、パワーロスが小さい方のデッドタイムを選択し、この選択したデッドタイムを、パワーロスを最小化するデッドタイムとして設定するよう、前記デッドタイム設定部へ信号を送るようになっているパワーロス最小化装置。
【請求項２】
前記デッドタイム設定部は、前記２つのスイッチのうちの一方のスイッチに対して、スイッチを遮断する制御信号を送り、かつ他方のスイッチに対して、スイッチを投入する制御信号を送るようになっていることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項３】
前記パラメータは、前記２つのスイッチの少なくとも一方を投入または遮断する、パルス幅が変調された制御信号の負荷サイクルを含むことを特徴とする請求項１記載のパワーロス最小化装置。
【請求項４】
前記２つのスイッチのうちの一方のスイッチは、同期整流を行い、他方のスイッチは、制御スイッチとなっていることを特徴とする請求項２記載のパワーロス最小化装置。
【請求項５】
前記制御部は、前記第１および第２のデッドタイムにおける選択された時点で、パルス幅変調信号をサンプリングするモジュールと、前記サンプリングのタイミングを制御するプロセッサとを備えていることを特徴とする請求項２記載のパワーロス最小化装置。
【請求項６】
前記モジュールは、サンプリング機能とホールド機能とを有することを特徴とする請求項５記載のパワーロス最小化装置。
【請求項７】
前記モジュールは、デジタルメモリを備えていることを特徴とする請求項５記載のパワーロス最小化装置。
【請求項８】
前記制御部は、パワーロスを比較するためのロジック・マグニチュード・コンパレータを備えていることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項９】
前記制御部は、前記モジュールの出力部と接続された第１の入力部と、前記モジュールの入力部と接続された第２の入力部とを有するコンパレータを備え、このコンパレータは、前記パルス幅変調信号の第１および第２の遅延されたサンプルを比較し、どちらのサンプルが、小さい方のパワーロスと関連づけられているかを判断するようになっていることを特徴とする請求項５記載のパワーロス最小化装置。
【請求項１０】
前記小さい方のパワーロスには、パルス幅変調制御信号の負荷の低いサイクルが関連づけられていることを特徴とする請求項９記載のパワーロス最小化装置。
【請求項１１】
前記デッドタイム設定部は、前記プロセッサによって制御される、第１および第２の可変遅延回路を備えていることを特徴とする請求項５記載のパワーロス最小化装置。
【請求項１２】
前記第１および第２の可変遅延回路は、前記２つのスイッチの一方の投入と遮断に係る遅延時間を選択するプロセッサから、デジタル入力信号を受け取るようになっていることを特徴とする請求項１１記載のパワーロス最小化装置。
【請求項１３】
前記制御部は、前記パルス幅変調信号の負荷サイクルに比例する信号を生成するために、このパルス幅変調信号によって給電電圧を変調するモジュレータを備えていることを特徴とする請求項９記載のパワーロス最小化装置。
【請求項１４】
前記モジュレータは、乗算器を備えていることを特徴とする請求項１３記載のパワーロス最小化装置。
【請求項１５】
前記制御部は、コンバータロスがなかった場合には、前記パルス幅変調信号の負荷サイクルに比例する信号に対して、コンバータの出力電圧に対応するよう、フィルタ処理を施すローパスフィルタを備えていることを特徴とする請求項１３記載のパワーロス最小化装置。
【請求項１６】
前記制御部は、ＯＦＦ時間の遅延量を変化させることによってデッドタイムを変化させ、かつデッドタイム変化の前後において、どちらのデッドタイムと関連づけられたパワーロスの方が小さいかを判断するために、前記パラメータを監視し、変化後のデッドタイムと関連づけられたパワーロスの方が小さい場合には、変化後のデッドタイムに基づいてＯＦＦ時間を遅延させ、そうでない場合には、デッドタイムを変化させる前のＯＦＦ時間の遅延量を復活させるようになっていることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項１７】
前記制御部は、ＯＮ時間の遅延量を変化させることによってデッドタイムを変化させ、かつデッドタイム変化の前後において、どちらのデッドタイムと関連づけられたパワーロスの方が小さいかを判断するために、前記パラメータを監視し、変化後のデッドタイムと関連づけられたパワーロスの方が小さい場合には、変化後のデッドタイムに基づいてＯＮ時間を遅延させ、そうでない場合には、デッドタイムを変化させる前のＯＮ時間の遅延量を復活させるようになっていることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項１８】
前記制御部は、ＯＦＦ時間の遅延量を変化させることによってデッドタイムを変化させ、かつデッドタイム変化の前後において、どちらのデッドタイムと関連づけられたパワーロスの方が小さいかを判断するために、前記パラメータを監視し、変化後のデッドタイムと関連づけられたパワーロスの方が小さい場合には、変化後のデッドタイムに基づいてＯＦＦ時間を遅延させ、そうでない場合には、デッドタイムを変化させる前のＯＦＦ時間の遅延量を復活させることを特徴とする請求項１７記載のパワーロス最小化装置。
【請求項１９】
前記制御部は、前記２つのスイッチのうちの一方のスイッチを制御する制御信号のＯＦＦ時間を遅延させるか、またはＯＮ時間を遅延させるかを選択するため、前記他方のスイッチを制御する制御信号をＯＮおよびＯＦＦする前に、前記デッドタイム設定部へ、第１および第２の信号を送るようになっていることを特徴とする請求項１８記載のパワーロス最小化装置。
【請求項２０】
前記２つのスイッチのうちの他方のスイッチを制御する制御信号を遅延させる固定遅延部をさらに備えていることを特徴とする請求項１９記載のパワーロス最小化装置。
【請求項２１】
前記固定遅延部は、デッドタイム設定部を介して、正と負のデッドタイムを設定するようになっていることを特徴とする請求項２０記載のパワーロス最小化装置。
【請求項２２】
前記制御部は、給電が早期負荷移行に晒されているときには、信頼性を高めるため、デッドタイムの変化量を設定する前に、複数回にわたってパラメータを監視するようになっていることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項２３】
前記制御部は、デジタル式信号プロセッサ、マイクロプロセッサ、マイクロコントローラ、または論理回路のいずれかを備えていることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項２４】
前記制御部は、デジタル式信号プロセッサ、マイクロプロセッサ、マイクロコントローラ、または論理回路のいずれかを備えていることを特徴とする請求項５記載のパワーロス最小化装置。
【請求項２５】
前記２つのスイッチは、半導体スイッチであることを特徴とする請求項１記載のパワーロス最小化装置。
【請求項２６】
前記２つのスイッチは、ＭＯＳＦＥＴであることを特徴とする請求項２５記載のパワーロス最小化装置。
【請求項２７】
給電システムに設けられるパワーコンバータにおける直列に接続された２つのスイッチの各ＯＮ時間の間に設定されるデッドタイムと関連づけられたパワーロスを最小化する方法であって、
デッドタイム中におけるパワーロスと関連づけられたパラメータを監視する過程と、
第１および第２のデッドタイム中における選択した時点のパラメータと関連づけられた２つのパワーロスを比較し、この２つのパワーロスのいずれが小さいかを判断する過程と、
パワーロスが小さい方のデッドタイムを選択する過程と、
この選択したデッドタイムを、パワーロス最小化のためのデッドタイムとして設定する過程とを含むパワーロス最小化方法。
【請求項２８】
前記デッドタイムを設定する過程は、前記２つのスイッチのうちの一方のスイッチを適宜遮断し、他方のスイッチを適宜投入する過程を含むことを特徴とする請求項２７記載のパワーロス最小化装置。
【請求項２９】
前記パラメータは、前記２つのスイッチの少なくとも一方を投入または遮断する、パルス幅が変調された制御信号の負荷サイクルを含むことを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項３０】
前記２つのスイッチのうちの一方のスイッチは、同期整流を行い、前記他方のスイッチは、制御スイッチとなっていることを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項３１】
前記パラメータを監視する過程は、前記第１および第２のデッドタイムにおける選択された時点でパルス幅変調信号をサンプリングする過程をさらに備えていることを特徴とする請求項２９記載のパワーロス最小化方法。
【請求項３２】
前記２つのパワーロスを比較する過程は、前記パルス幅変調信号の第１および第２の遅延サンプルを比較し、どちらのサンプルが、小さい方のパワーロスと関連づけられているかを判断する過程を含むことを特徴とする請求項３１記載のパワーロス最小化方法。
【請求項３３】
前記小さい方のパワーロスには、パルス幅変調制御信号の低い方の負荷サイクルが関連づけられていることを特徴とする請求項３２記載のパワーロス最小化方法。
【請求項３４】
前記２つのスイッチのうちの一方のスイッチを適宜遮断し、他方のスイッチを適宜投入する過程は、第１および第２の可変遅延部を用いる過程を含むことを特徴とする請求項２８記載のパワーロス最小化方法。
【請求項３５】
前記パルス幅変調信号の負荷サイクルに比例する信号を生成するために、パルス幅変調信号を用いて、給電電圧信号を変調する過程をさらに含むことを特徴とする請求項３２記載のパワーロス最小化方法。
【請求項３６】
前記給電電圧信号を変調する過程は、パルス幅変調信号を用いて、給電電圧信号を乗数倍する過程を含むことを特徴とする請求項３５記載のパワーロス最小化方法。
【請求項３７】
コンバータロスがなかった場合には、前記パルス幅変調信号の負荷サイクルに比例する信号を、コンバータの出力電圧に対応するよう、ローパスフィルタによって処理する過程を含むことを特徴とする請求項３５記載のパワーロス最小化方法。
【請求項３８】
前記パワーロスが小さい方のデッドタイムを選択する過程と、この選択したデッドタイムを、パワーロス最小化のためのデッドタイムとして設定する過程は、ＯＦＦ時間の遅延量を変化させることによってデッドタイムを変化させ、かつデッドタイム変化の前後において、どちらのデッドタイムと関連づけられたパワーロスの方が小さいかを判断するために、前記パラメータを監視し、変化後のデッドタイムと関連づけられたパワーロスの方が小さい場合には、変化後のデッドタイムに基づいてＯＦＦ時間を遅延させ、そうでない場合には、デッドタイムを変化させる前のＯＦＦ時間の遅延量を復活させる過程を含むことを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項３９】
前記パワーロスが小さい方のデッドタイムを選択する過程と、この選択したデッドタイムを、パワーロス最小化のためのデッドタイムとして設定する過程は、ＯＮ時間の遅延量を変化させることによってデッドタイムを変化させ、かつデッドタイム変化の前後において、どちらのデッドタイムと関連づけられたパワーロスの方が小さいかを判断するために、前記パラメータを監視し、変化後のデッドタイムと関連づけられたパワーロスの方が小さい場合には、変化後のデッドタイムに基づいてＯＮ時間を遅延させ、そうでない場合には、デッドタイムを変化させる前のＯＮ時間の遅延量を復活させる過程を含むことを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項４０】
前記パワーロスが小さい方のデッドタイムを選択する過程と、この選択したデッドタイムを、パワーロス最小化のためのデッドタイムとして設定する過程は、ＯＦＦ時間の遅延量を変化させることによってデッドタイムを変化させ、かつデッドタイム変化の前後において、どちらのデッドタイムと関連づけられたパワーロスの方が小さいかを判断するために、前記パラメータを監視し、変化後のデッドタイムと関連づけられたパワーロスの方が小さい場合には、変化後のデッドタイムに基づいてＯＦＦ時間を遅延させ、そうでない場合には、デッドタイムを変化させる前のＯＦＦ時間の遅延量を復活させる過程を含むことを特徴とする請求項３９記載のパワーロス最小化方法。
【請求項４１】
前記他方のスイッチを制御する制御信号のＯＦＦ時間を遅延させるか、またはＯＮ時間を遅延させるかを選択するため、前記他方のスイッチを制御する制御信号をＯＮおよびＯＦＦする前に、前記デッドタイム設定部へ、第１および第２の信号を送る過程を含むことを特徴とする請求項３９記載のパワーロス最小化方法。
【請求項４２】
前記他方のスイッチを制御する制御信号を遅延させる過程をさらに含むことを特徴とする請求項４１記載のパワーロス最小化方法。
【請求項４３】
前記可変遅延部によって、正と負のデッドタイムを設定する過程を含むことを特徴とする請求項４２記載のパワーロス最小化方法。
【請求項４４】
給電が早期負荷移行に晒されているときに、信頼性を高めるため、デッドタイムの変化を設定する前に、複数回にわたってパラメータを監視する過程をさらに含むことを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項４５】
前記パラメータを監視する過程、２つのパワーロスを比較する過程、デッドタイムを選択する過程、およびデッドタイムを設定する過程は、デジタル式信号プロセッサ、マイクロプロセッサ、マイクロコントローラ、または論理回路のいずれかによって実行されることを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項４６】
前記デッドタイムを選択する過程、およびデッドタイムを設定する過程は、デジタル式信号プロセッサ、マイクロプロセッサ、マイクロコントローラ、または論理回路のいずれかによって実行されることを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項４７】
前記２つのスイッチは、半導体スイッチであることを特徴とする請求項２７記載のパワーロス最小化方法。
【請求項４８】
前記２つのスイッチは、ＭＯＳＦＥＴであることを特徴とする請求項４７記載のパワーロス最小化方法。
【請求項４９】
給電システムに設けられ、直列に接続された２つのスイッチ、およびこれらのスイッチの間に切替ノードを有するパワーコンバータにおける各スイッチのＯＮ時間の間に設定されるデッドタイムと関連づけられたパワーロスを最小化する方法であって、
第１のデッドタイムを設定する過程と、
前記第１のデッドタイム中におけるパワーロスと関連づけられたパラメータを監視する過程と、
前記第１のデッドタイムと関連づけられたパワーロスの指標を測定する過程と、
前記第１のデッドタイムを第２のデッドタイムに変更する過程と、
前記第２のデッドタイムと関連づけられたパワーロスの指標を測定する過程と、
前記第１および第２のデッドタイムと関連づけられたパワーロスの指標を比較する過程と、
前記２つのパワーロスの指標のうち、どちらが小さいかを判断する過程と、
小さい方のパワーロスと関連づけられたデッドタイムを、パワーロスを最小化する第１または第２のデッドタイムとして設定する過程とを含むパワーロス最小化方法。
【請求項５０】
前記デッドタイムを変更する過程は、デッドタイムを短縮する過程と、デッドタイムを延長する過程の両方を含むことを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５１】
前記各過程を複数回実行し、この複数回の実行のうち、過半数の回数において、前記第２のデッドタイムによってパワーロスが小さくなる場合には、この第２のデッドタイムを、パワーロスを最小化するデッドタイムとして設定し、そうでない場合には、前記第１のデッドタイムを復活させることを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５２】
前記デッドタイムを変更する過程は、前記２つのスイッチの一方を制御する制御信号のＯＦＦ時間を変化させる過程を含むことを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５３】
前記デッドタイムを変更する過程は、前記２つのスイッチの一方を制御する制御信号のＯＮ時間を変化させる過程を含むことを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５４】
前記デッドタイムを変更する過程は、前記２つのスイッチの一方を制御する制御信号のＯＦＦ時間とＯＮ時間を変化させる過程を含むことを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５５】
前記２つのスイッチの一方は、同期整流を行うことを特徴とする請求項５４記載のパワーロス最小化方法。
【請求項５６】
前記２つのスイッチのうち、制御スイッチとして働くスイッチを制御する第２の制御信号を遅延させる過程をさらに含むことを特徴とする請求項５５記載のパワーロス最小化方法。
【請求項５７】
前記２つのスイッチは、それぞれＭＯＳＦＥＴであることを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５８】
前記パラメータを監視する過程は、前記２つのスイッチの少なくとも一方へ送られるパルス幅が変調された制御信号の負荷サイクルを監視する過程を含むことを特徴とする請求項４９記載のパワーロス最小化方法。
【請求項５９】
パワーロスを低下させるデッドタイムが設定された場合には、負荷サイクルを低下させる過程を含むことを特徴とする請求項５８記載のパワーロス最小化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
出願人は、本願について、米国仮特許出願第６０／５４６，３７４号（２００４年２月２０日出願：発明の名称；「デッドタイムを最小にするパワーロス」）に基づく優先権を主張する。本願明細書は、上記仮特許出願の公開内容を、参考として組み入れている。
【０００２】
本発明は、電源装置、特に２つの制御スイッチ（このうちの１つは同期整流器として働く）を用いる電圧コンバータに関する。この２つの制御スイッチは、通常、同時にＯＮとなることのないように制御される。「デッドタイム」とは、直列に接続されているこれら２つのスイッチの間に、直流電源装置を通って交差通電が生じるのを防止するため、一方のスイッチがＯＮとなっている時間と、他方のスイッチがＯＮとなっている時間の間に設けられる時間をいう。
【背景技術】
【０００３】
同期整流器は、バックコンバータ、ブーストコンバータ、フライバックコンバータ、フォワードコンバータ等の低電圧を出力するコンバータに広く用いられている。ＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）スイッチをシリコンまたはショットキダイオードで置き換えると、整流損失は、大幅に低下する。
【０００４】
同期整流器のスイッチが、制御スイッチと通電するのを防止するために、デッドタイム（非重畳時間）を確保することは重要である。重畳時間が長いときに生ずるパワーロスは、デッドタイムの間に生じうる通電によるパワーロスと比べて、きわめて大きいからである。
【０００５】
一方、コンバータのスイッチング周波数が大きいときには、デッドタイムと関連づけられたパワーロスも大きい。次のような特性を有する同期バックコンバータを例にとる。
スイッチング周波数：１MHz
入力電圧：１２Ｖ
出力電圧：１Ｖ
出力電流：４０Ａ
同期スイッチの抵抗：３mΩ
同期スイッチのボディダイオード（４０ＡにおけるＶＦ）：０．８Ｖ
【０００６】
ＦＥＴ（電界効果トランジスタ）がＯＮの場合、瞬間的なパワーロスは、４．８Ｗである。しかし、ボディダイオードの通電が生じるだけで、３２Ｗのパワーロスが発生する。
【０００７】
上記のような特性を有する同期バックコンバータの場合、デッドタイム１ns当り、さらに、２７mWのパワーロスが生ずる。デッドタイムが２０nsの周期を有する場合、スイッチングエッジは、さらに、同期スイッチにおいて、１．０８８Ｗ（概ね２０％増）のパワーロスを生じさせる。ＭＯＳＦＥＴと並列にショットキダイオードを設けると、このパワーロスは、３０〜４０％減少するが、コストと部品点数が増大するという欠点がある。
【０００８】
同期スイッチのボディダイオードに通電が生ずると、逆回復期、およびこれと関連づけられた、本来は接合部から除かれるべきである電荷の作用を受ける。このため、交差通電が生じ、制御ＦＥＴに、さらにパワーロスが発生する。
【０００９】
従来、デッドタイムと関連づけられたパワーロスを最小にすることを目的とする種々の方法（デッドタイムを調整可能とする方法、適応性のあるデッドタイムを設定する方法、およびデッドタイムを予測する方法等）が試みられてきた。しかし、これらの方法には、いずれも欠点がある。
【００１０】
デッドタイムを調整可能とする方法の場合、あらゆる作動条件下、およびデッドタイムの実現に関与するすべての要素の多様なプロセスにおいても、交差通電が回避されるよう、デッドタイムが調整される。半導体要素のプロセスは非常に多様であり、回路の作動条件も、広範な範囲にわたることがある。したがって、最悪の作動状況下において、半導体要素のプロセスが最悪のものであっても、交差通電が存在しない場合、最良の作動状況下において、半導体要素のプロセスが最良の場合を想定したデッドタイムは過剰なものとなる。よって、この方法は、パワーロスへの対応に無駄が多いものとなる。
【００１１】
適応性のあるデッドタイムを設定する方法は、作動条件が変化した場合、迅速にこれに対処し、半導体要素のプロセスに順応するよう、上記の方法を改良したものである。すなわち、この方法においては、２つの制御スイッチのうちの一方においてゲートの遮断が確認されるまで、他方の制御スイッチにおけるゲートの投入が防止されるように、論理的な制御を行う。
【００１２】
この方法によれば、問題は解決されるように見えるが、実際にはそうではない。論理的な制御、およびパワースイッチにおけるゲートの充放電を行うためには、確定的な時間が必要とされるが、この方法においては、スイッチの１サイクル（２０〜６０ns）当り、デッドタイムが１０〜３０nsとなるためである。
【００１３】
デッドタイムを予測する方法は、３番目に試みられた方法である。上記の適応性のあるデッドタイムを設定する方法における大きな問題は、ＦＥＴをＯＮとＯＦＦに切り替えるのに要する時間である。デッドタイムを予測する方法は、この問題を、位相が固定された制御ループ、または他の制御ループを用いることによって解決し、デッドタイムをほぼ０にまで減少させるものである。
【００１４】
この方法は、本発明と同様の効果を発揮するが、制御ループを用いるために、欠点もある。すなわち、この方法は、デッドタイムを設定するのに制御ループを用いるため、制御ループの設定に時間を要する。したがって、制御ループが新しい定常状態に移行するまでの一時的な条件の間に、交差通電が生じるおそれがある。この交差通電を回避するため、制御ループに、固定されたデッドタイムを割り当てると、多くの場合、このデッドタイムは、最小デッドタイムを上回ることとなり、これに関連づけられたパワーロスも生ずる。いずれにしても、制御ループを用いる方法は、デッドタイムと関連づけられたパワーロスを最小にするというよりも、むしろ、不確定な電気的条件に依存することなる。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、電圧コンバータにおいて、デッドタイムと関連づけられたパワーロスを最小にすることを目的としている。
【課題を解決するための手段】
【００１６】
上記の目的は、ボディダイオードの通電によるパワーロスを減少させるべく、デッドタイムを最小にすることによって実現される。本発明の一実施形態においては、ＦＥＴスイッチの交差通電によって、ボディダイオードの通電をすべて解消し、逆回復と関連づけられたパワーロスを排除する。
【００１７】
所与の入力電圧と出力電流に対して、固定された給電出力電圧を制御する制御ループを仮定すると、コントロールスイッチの負荷時間率は、コンバータの増加したパワーロスを補償するために、増加させなければならない。したがって、負荷時間率が最小となるようにデッドタイムを調整する回路または処理アルゴリズムは、事実上、コンバータのパワーロスを最小にすることとなる。
【００１８】
パワーロスを最小するデッドタイムを決定するための条件は、入力電圧、負荷電流、温度、およびピークスイッチ電流に依存して変化する。通常、デッドタイムは、これらの条件の全範囲に最もよく適合する値が選択される。本発明の装置および方法においては、上記の条件をすべて考慮に入れ、パワーロスを最小にするべく、コンバータを稼動させつつ、デッドタイムを調整する。
【発明の効果】
【００１９】
本発明によれば、電圧コンバータにおいて、デッドタイムと関連づけられたパワーロスを最小にする装置および方法が得られる。
【発明を実施するための最良の形態】
【００２０】
本発明の上記の特徴および効果、ならびにこれ以外の特徴および効果は、添付の図面を参照して行う、以下の詳細な説明によって明らかになると思う。
【００２１】
図１は、デジタル回路とアナログ回路を組み合わせた、本発明の一実施形態に係るパワーロス最小化回路を示す。図中の多くのブロックにおける機能は、アナログ回路だけでなく、デジタル回路によっても実行することができる。なお、本発明に係る回路は、これ以外のものとすることも可能である。
【００２２】
図１は、デッドタイム中におけるパワーロスを最小化する、本発明に係るＤＣ−ＤＣコンバータ回路を示す。このコンバータ回路は、給電ノードＶINと接地の間に、直列に接続された２つのスイッチＱ１，Ｑ２（通常は、ＭＯＳＦＥＴ）を備えている。図示のコンバータは、バックコンバータであるが、本発明は、同期整流型スイッチングモードの給電システムであれば、どのような形式のものにも適用することができる。
【００２３】
公知のように、バックコンバータの切替ノードＮは、出力インダクタＬを介して負荷に接続されている。出力キャパシタＣは、出力インダクタＬと負荷の間に接続されている。スイッチＱ１とＱ２のゲートには、ＰＷＭ（パルス幅変調）コントローラ12から、ゲートドライブ回路２と４を介して、ＰＷＭ信号が入力する。他の回路については、以下に説明する。
【００２４】
２つのゲートドライブ信号は相補的なものであるため、インバータ６は、２つのゲートドライブチャネルの一方について示してある。公知のように、バックコンバータにおいては、スイッチＱ１は、制御スイッチとして働き、スイッチＱ２は、同期整流器として働く。
【００２５】
ＰＷＭ信号10は、ＰＷＭコントローラ12によって、公知の様式で生成される。ＰＷＭ信号10は、固定遅延ブロック14によって遅延される。これにより、プログラム制御されるデッドタイムの範囲は、正値と負値の両方を含むものとなる。本発明においては、図２に示すように、スイッチＱ２の同期ゲート信号のＯＮ時間とＯＦＦ時間を変化させることによって、デッドタイムを変化させる。
【００２６】
同期ゲート信号のＯＮ時間は、例えば、４ビット式デッドタイムモジュレータ16によって遅延される (Sync-On Delay)。デッドタイムモジュレータ16は、例えば、カウンタ、タップ式のアナログまたはデジタル遅延線、および単一鋳造回路からなる。同様に、同期ゲート信号のＯＦＦ時間も、同様の４ビット式デッドタイムモジュレータ18によって遅延される (Sync-Off Delay)。これら２つのデッドタイムモジュレータ16,18は、デッドタイムプロセッサ20によって独立にプログラム制御され、Sync-On Delay時間とSync-Off Delay時間を独立に調整する。
【００２７】
このコンバータ回路においては、パワーロスの変化を推定するために、ＰＷＭ信号10における負荷時間率の変化が用いられる。乗算器ブロック22は、ＶIN（スイッチＱ１とＱ２に印加される電圧）を、ＰＷＭ信号によって変調させ、Ｄ×ＶINという信号（負荷時間率に比例する）を生成する。この信号は、ローパスフィルタ24を通過し、コンバータロスが存在しない場合に、出力電圧信号となるべき動きの遅い信号をつくり出す。
【００２８】
この動きの遅い信号は、ｋ×Ｄ×ＶINとなるように増幅され、２つの経路に分岐される。一方の経路は、直ちにコンパレータ26に至るものであり、他方の経路は、サンプリング−ホールドモジュール（Ｓ＆Ｈ）28を介して、コンパレータ26に至るものである。サンプリング−ホールドモジュール28は、デッドタイムの変化後に生成された信号と比較しうるように、入力されたｋ×Ｄ×ＶIN信号を保存する役割を果たす。
【００２９】
サンプリング−ホールドモジュール28におけるサンプリング機能とホールド機能は、Ｎビットのメモリを使う等、種々の様式で実現することができる。同様に、コンパレータ26における機能も、ロジック・マグニチュード・コンパレータ等により実行される。
【００３０】
デッドタイムプロセッサ20としては、論理回路、マイクロコントローラ、またはマイクロプロセッサを用いることができる。デッドタイムプロセッサ20は、サンプリング−ホールドモジュール28を制御し、デッドタイムモジュレータ16,18を介してデッドタイムを設定し、コンパレータ26から出力される「ベター(Better)」信号を処理する。
【００３１】
新しい信号（新たなＤ）が、従前の信号（最後のＤ）よりも小さい場合には、新しいデッドタイムは、「ベター(Better)」信号によって定まり、デッドタイムプロセッサ20は、この新しいデッドタイムの値を保存する。それ以外の場合には、この新しいデッドタイムの値は廃棄され、古いデッドタイムの値を復活させる。給電フィードバック回路について新しい負荷時間率を定めるよう、デッドタイムを変化させた後には、給電のスイッチング時間を遅延させる必要がある。この時間には、多くの因子が関係しているが、給電のスイッチング時間を約１００倍にすると、コンバータ回路の作動が良好となる。
【００３２】
本発明に係るデッドタイムプロセッサを作動させる上で必須のものではないが、デッドタイムプロセッサ20は、ノイズや過渡的な電流に影響されて誤ったデッドタイムを設定することなく、高い信頼性を発揮しうるよう、特定のデッドタイムを最終的なデッドタイムとして設定する前に、比較的長い時間にわたる多くの判断を平均化している。そのためには、できるだけ多くのサンプルを用いるのが望ましい。このようにすると、給電負荷時間率に係る迅速な負荷の移行という効果が生まれる。このような平均化は、パワーロスを判断するために負荷時間率以外の手段を用いる場合にも、適用しうる。
【００３３】
図２は、図１の回路における電圧信号の波形を示す。ＰＷＭ信号10は、図２に示す通りである。コントロール信号は、固定遅延モジュール（固定遅延ブロック）14によって固定遅延されている。同期スイッチＱ２のゲートへ入力される同期ゲート信号は、すでに説明したように、ＯＮ時間とＯＦＦ時間の遅延を調整され、コントロール信号と同期ゲート信号の間とのデッドタイムが決定される。
【００３４】
ＯＦＦ時間の遅延は、デッドタイムプロセッサ20によって制御され、４ビットのデジタル信号として、デッドタイムモジュレータ18へ送られる。デッドタイムモジュレータ18の出力は、乗数Ｄについてのフリップフロップ回路30へ送られる。フリップフロップ回路30は、調整された遅延時間において、スイッチＱ２を遮断することにより、フリップフロップ回路32をリセットする。同様に、デッドタイムモジュレータ16は、乗数Ｄについてのフリップフロップ回路32において、所望の遅延時間を設定することにより、スイッチＱ２を投入する。
【００３５】
スイッチＱ２は、フリップフロップ回路32の出力が大きいときに投入される。フリップフロップ回路32の出力が低下すると、スイッチＱ２は遮断され、フリップフロップ回路30は、次のＯＦＦ時間の遅延時に、デッドタイムモジュレータ18によって設定されるようにリセットされる。
【００３６】
制御チャネルにおける固定遅延モジュール14は、デッドタイムモジュレータ16,18が、選択されたデッドタイムを実現するべく、同期的なＯＮ時間とＯＦＦ時間を遅らせるか、または早めるかして、同期チャネルにおいて正と負のデッドタイムを実現しうるように、コントロール信号とＰＷＭ信号を十分な時間にわたって遅延させる。
【００３７】
本発明は、デジタルＰＷＭ信号処理、またはデジタル信号処理（ＤＳＰ）を用いて実施されるが、両信号処理における基本的なアルゴリズムは概ね同一である。
【００３８】
図３は、デジタル信号プロセッサ、マイクロプロセッサ、マイクロコントローラ、または図１に示す回路における論理状態機械において用いられる、基本的なアルゴリズムを示す。このアルゴリズムは、図１に示す回路において実行される処理の一例ともなっている。
【００３９】
図３には、同期ゲート信号のＯＦＦ時間を変化させるチャネルにおける手順のみを示してある。以下に説明するように、同期ゲート信号のＯＮ時間を変化させるチャネルにおける手順も、概ね、これと同一である。
【００４０】
手順は、図の左下方における符号Ａから開始する。ここでは、同期ゲート信号のＯＦＦ時間の遅延はすでに設定されており、かつ最新のデッドタイムにおいて生じたパワーロスは、それ以前のものよりも良好である、すなわち負荷が低く、したがってパワーロスが少ないという結果が得られているため、開始点Ａにおいて「ＹＥＳ」の流れに進むことを仮定する。
【００４１】
過程50においては、「Ｎ回」まで計数しうるテストカウンタの計数値を１つ増やす。ついで、過程52において、目下のパワーロスをサンプリングし、その値を保存する。過程54に示すように、デッドタイムは、単一の過程において、短縮することができる。この場合には、デッドタイムが短縮されるため、同期ゲート信号のＯＦＦ時間は遅延される。
【００４２】
アルゴリズムの最初のうちは、デッドタイムを短縮させても延長させてもよい。しかし、本発明の究極の目的は、パワーロスを減少させることであり、これは、デッドタイムを短縮することによって実現される。したがって、デッドタイムは、最初から短縮させるのが好ましい。図３の第２の部分（右半分）においては、デッドタイムは延長される。この場合、パワーロスを減少させるデッドタイムは、さらに延長される。
【００４３】
過程56においては、給電電圧を設定するために遅延時間を増加させる。過程58においては、新しいパワーロス（デッドタイムが変更された後におけるもの）の値と、古いパワーロスの値を比較する。古いパワーロスの値とは、過程58Aに示すように、過程52において保存されていたものである。
【００４４】
過程60において、新しいパワーロス（例えば、負荷サイクルによって決定されるもの）の値が、古いパワーロスの値よりも小さいと判断された場合には、過程62において、「ベター」カウンタの計数値を１つ増加させる。「ベター」カウンタは、新しいパワーロスの値が、古いパワーロスの値よりも小さい場合の回数を留めておく。
【００４５】
過程60において、新しいパワーロスの値が、古いパワーロスの値よりも小さくないと判断された場合には、「ベター」カウンタの計数値は増加されない。この場合には、過程66に進み、テストカウンタにおける計数値が、Ｎに到達したか否かを判断する。
【００４６】
すでに説明したように、信頼性の高い結果を得るためには、複数回のテストを行うのが好ましい。テストカウンタにおける計数値が、Ｎに到達していない場合には、矢印69に沿って、過程71に進む。過程71においては、従前のデッドタイムを復活させ、さらに、過程73において、給電電圧を設定するために遅延時間を増加させる。ついで、過程50において、テストカウンタの計数値を１つ増加させる。
【００４７】
Ｎ回のテストが完了した場合には、過程68へ進む。デッドタイムが最後に増加されたのは、過程54においてである。Ｎ回のテストを行うのは、テストを１回しか行わない場合に誤差を生み出す元となるノイズや負荷の移行を明らかにして、比較結果の信頼性を高めるためである。テストを何回も行えば、正確さと信頼性が増す。
【００４８】
過程68においては、（Ｎ／２＋１）回のテスト結果がよいものであったか否かが判断される。すなわち、「ベター」カウンタが、半分を超えるテストにおいて、パワーロスが少ないと示しているか否かを判断する。（Ｎ／２＋１）回のテスト結果がよいものでなかった場合には、過程76へ進む前に、過程74において、古いデッドタイムを復活させ、かつ過程75において、遅延時間を増加させる。
【００４９】
過程76においては、テストカウンタの計数値「Ｎ」を再び増加させる。過程78においては、目下のパワーロスの値を保存する。過程80においては、同期ゲート信号のＯＦＦ時間の遅延を減少させて、デッドタイムを延長する。過程82においては、給電電圧を設定するために、遅延時間を増加させる。過程84においては、過程78において保存されていた古いパワーロスの値を、新しいパワーロスの値と比較する。古いパワーロスの値は、過程84Aを経て、過程84へ送られる。
【００５０】
過程86においては、新しいパワーロスの値が、古いパワーロスの値よりも小さい否かを比較する。新しいパワーロスの値が、古いパワーロスの値よりも小さいと判断された場合には、過程88において、「ベター」カウンタの計数値を１つ増加させる。過程86において、新しいパワーロスの値が、古いパワーロスの値よりも小さくないと判断された場合、または過程88において、「ベター」カウンタの計数値を１つ増加させた後には、過程90に進み、テストカウンタにおける計数値が、Ｎに到達したか否かを判断する。
【００５１】
テストカウンタにおける計数値が、Ｎに到達していない場合には、矢印93に沿って、過程74および過程75を経て、過程76において、テストカウンタの計数値「Ｎ」を再び増加させる。さらに、過程84において、新しいパワーロスの値を、古いパワーロスの値と比較する。
【００５２】
過程90において、Ｎ回のテストが完了していると判断された場合には、過程92において、（Ｎ／２＋１）回のテスト結果がよいものであったか否かが判断される。（Ｎ／２＋１）回のテスト結果がよいものであった場合には、この同期ゲート信号のＯＦＦ時間を変化させるチャネルと概ね同一である、同期ゲート信号のＯＮ時間を変化させるチャネルへ移行する。
【００５３】
同期ゲート信号のＯＮ時間を変化させるチャネルにおけるデッドタイムの遅延も、ここで説明したゲート信号のＯＦＦ時間を変化させるチャネルにおけるそれと、同様にして行われる。したがって、同期ゲート信号のＯＮ時間を変化させるチャネルにおいても、図３に示す手順と同様の手順が実行され、デッドタイムを短縮した場合と延長した場合の両方について、新しいパワーロスの値を、古いパワーロスの値と比較する。新しいパワーロスの値が、古いパワーロスの値よりも良好である場合には、新しいデッドタイムが維持される。そうでない場合には、古いデッドタイムを復活させ、上記と同様の手順を踏む。
【００５４】
以上、本発明を、特定の実施形態に即して説明してきたが、当業者ならば、これ以外の変更例や他の用途も、容易に想起しうると思われる。本発明の技術的範囲は、上記の説明によって限定されるものではなく、特許請求の範囲によって画定されるものである。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態に係る、デッドタイムと関連づけられたパワーロスを最小化する回路のブロック図である。
【図２】図１の回路における電圧信号の波形を示すグラフである。
【図３】図１の回路におけるデジタル処理において実行されるアルゴリズムの流れ図である。
【符号の説明】
【００５６】
２，４  ゲートドライブ回路
６  インバータ
10  ＰＷＭ信号
12  ＰＷＭコントローラ
14  固定遅延ブロック
16, 18  デッドタイムモジュレータ
20  デッドタイムプロセッサ
22  乗算器ブロック
24  ローパスフィルタ
26  コンパレータ
28  サンプリング−ホールドモジュール
30, 32  フリップフロップ回路
Ｑ１，Ｑ２  スイッチ
【図１】
2007535286.tif 000003
【図２】
2007535286.tif 000004
【図３】
2007535286.tif 000005
【手続補正書】
【提出日】平成18年10月18日(2006.10.18)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
【図１】本発明の一実施形態に係る、デッドタイムと関連づけられたパワーロスを最小化する回路のブロック図である。
【図２】図１の回路における電圧信号の波形を示すグラフである。
【図３】図１の回路におけるデジタル処理において実行されるアルゴリズムを、上半分の図３Ａと下半分の図３Ｂを合わせて示す旨を断るための図である。
【図３Ａ】図３の上半分のアルゴリズムを示す流れ図である。
【図３Ｂ】図３の下半分のアルゴリズムを示す流れ図である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007535286.tif 000006
【図２】
2007535286.tif 000007
【図３】
2007535286.tif 000008
【図３Ａ】
2007535286.tif 000009
【図３Ｂ】
2007535286.tif 000010
【国際調査報告】
2007535286.tif 000011