(57)【要約】複数のモジュールがカードのバスに並列に接続される着脱可能な電子回路カードを使用することによって、各モジュールがそれぞれ独立してホストとコマンドおよびデータをやり取りすることができるようにする。本発明の第１の態様によると、これは、各モジュールとホストとの対話を容易にすることができるコントローラ間インターフェイスによって実現される。第１のセットの実施形態において、これらのモジュールは単一カード上にあり、第２のセットの実施形態において、これらのモジュールは複数のカードに分散され、第１のカードはホストに装着され、他のカードはホストには直接装着されずに、第１のカードに装着される。以上のどの場合においても、ホストにはこれら複数のモジュールが単一のモジュールを搭載した単一のカードに見える。本発明のさらに別の態様において、このカードまたはカード群は、ホストと複数のプロトコルで通信可能である。
2007535021.tif 000002
【特許請求の範囲】
【請求項１】
ホストシステムに接続可能な電子回路カードにおいて、
第１のコントローラを含む第１のモジュールと、
第２のコントローラを含む第２のモジュールと、
前記第１のコントローラおよび前記第２のコントローラの両方を並列に接続するバス構造であって、前記カードがホストに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のモジュールとの間でやり取りすることができるバス構造と、
前記２つのモジュールがホストには単一ユニットとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラとの間に接続される１つまたは複数の制御ラインと、
を備えるホストシステムに接続可能な電子回路カード。
【請求項２】
前記モジュールの一方は、メモリモジュールである請求項１記載のカード。
【請求項３】
前記モジュールの一方は、入出力モジュールである請求項１記載のカード。
【請求項４】
前記カードは、機能的および機械的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項１記載のカード。
【請求項５】
前記制御ラインの数は、３本である請求項４記載のカード。
【請求項６】
前記モジュールは、ホストと複数のプロトコルで対話することができる請求項１記載のカード。
【請求項７】
前記複数のプロトコルは、ＳＤプロトコルを含む請求項６記載のカード。
【請求項８】
前記複数のプロトコルは、ＳＰＩプロトコルを含む請求項６記載のカード。
【請求項９】
前記複数のプロトコルは、ＭＭＣプロトコルを含む請求項６記載のカード。
【請求項１０】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項１記載のカード。
【請求項１１】
前記コマンドは、前記モジュールの一方によって受け付けられるが、他方によって受け付けられないコマンドを１つまたは複数含む請求項１記載のカード。
【請求項１２】
前記カードは、前記ホストに接続されているときに、前記モジュールの両方が同じ相対カードアドレスによって識別される請求項１記載のカード。
【請求項１３】
前記モジュールの両方は、同じチップセレクト信号に反応する請求項１記載のカード。
【請求項１４】
前記コントローラの一方は、もう一方のコントローラに、バス構造上のデータを無視するように前記制御ラインで指示することができる請求項１記載のカード。
【請求項１５】
前記コントローラの一方は、もう一方のコントローラに、割り込み信号の発行許容期間を前記制御ラインで通知することができる請求項１記載のカード。
【請求項１６】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドの受信を前記制御ラインで通知することができる請求項１記載のカード。
【請求項１７】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドフラグを設定解除するように前記制御ラインで指示することができる請求項１６記載のカード。
【請求項１８】
前記コントローラの一方は、もう一方のコントローラに、エラーフラグを設定解除するように前記制御ラインで指示することができる請求項１記載のカード。
【請求項１９】
前記第１のコントローラに接続されていることを前記第２のコントローラが前記第１のコントローラに前記制御ラインで通知することができる請求項１記載のカード。
【請求項２０】
前記制御ラインの数は、３本である請求項１記載のカード。
【請求項２１】
電子回路カードシステムにおいて、
第１のコントローラを含む、ホストに接続可能な第１のカードと、
第２のコントローラを含む、前記第１のカードに接続可能な第２のカードと、
前記第１および第２のカードが接続されているときに、前記第１のコントローラおよび前記第２のコントローラの両方を並列に接続するバス構造であって、前記カードの両方が接続され、かつ前記第１のカードがホストに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のコントローラとの間でやり取りするためのバス構造と、
前記第１および第２のカードが接続されているときに、前記２つのカードがホストには単一のカードとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラとの間に接続される１つまたは複数の制御ラインと、
を備える電子回路カードシステム。
【請求項２２】
前記カードの一方は、メモリモジュールを収容する請求項２１記載のシステム。
【請求項２３】
前記カードの一方は、入出力モジュールを収容する請求項２１記載のシステム。
【請求項２４】
前記第１のカードは、機能的および機械的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項２１記載のシステム。
【請求項２５】
前記制御ラインの数は、３本である請求項２４記載のシステム。
【請求項２６】
前記第２のカードは、機能的にＳＤカード規格に準拠する請求項２１記載のシステム。
【請求項２７】
前記第２のカードは、機能的にＳＤ  ＩＯカード規格に準拠する請求項２１記載のシステム。
【請求項２８】
前記カードは、ホストと複数のプロトコルで対話することができる請求項２１記載のシステム。
【請求項２９】
前記複数のプロトコルは、ＳＤプロトコルを含む請求項２８記載のシステム。
【請求項３０】
前記複数のプロトコルは、ＳＰＩプロトコルを含む請求項２８記載のシステム。
【請求項３１】
前記複数のプロトコルは、ＭＭＣプロトコルを含む請求項２８記載のシステム。
【請求項３２】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項２１記載のシステム。
【請求項３３】
前記複数のコマンドは、前記コントローラの一方によって受け付けられるが、他方のコントローラによって受け付けられないコマンドを１つまたは複数含む請求項２１記載のシステム。
【請求項３４】
前記第１のカードがホストに接続され、かつ前記第２のカードが前記第１のカードに接続されているときに、前記カードの両方が同じ相対カードアドレスによって識別される請求項２１記載のシステム。
【請求項３５】
前記カードの両方は、同じチップセレクト信号に反応する請求項２１記載のシステム。
【請求項３６】
前記コントローラの一方は、もう一方のコントローラに、バス構造上のデータを無視するように前記制御ラインで指示することができる請求項２１記載のシステム。
【請求項３７】
前記コントローラの一方は、もう一方のコントローラに、割り込み信号の発行許容期間を前記制御ラインで通知することができる請求項２１記載のシステム。
【請求項３８】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドの受信を前記制御ラインで通知することができる請求項２１記載のシステム。
【請求項３９】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドフラグを設定解除するように前記制御ラインで指示することができる請求項３８記載のシステム。
【請求項４０】
前記コントローラの一方は、もう一方のコントローラに、エラーフラグを設定解除するように前記制御ラインで指示することができる請求項２１記載のシステム。
【請求項４１】
前記第１のコントローラに接続されていることを前記第２のコントローラが前記第１のコントローラに前記制御ラインで通知することができる請求項２１記載のシステム。
【請求項４２】
前記制御ラインの数は、３本である請求項２１記載のシステム。
【請求項４３】
ホストシステムに接続可能な第１の電子回路カードにおいて、
第１のコントローラを含む第１のモジュールと、
第２のコントローラを含む第２のモジュールを有する、第２の電子回路カードを装着するためのコネクタと、
前記第１のコントローラと、前記第２のコントローラを接続するためのコネクタとを並列に接続するバス構造であって、前記第１のカードがホストと前記第２のカードとに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のモジュールとの間でやり取りするためのバス構造と、
前記２つのモジュールがホストには単一のユニットとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラを接続するためのコネクタとの間に接続される１つまたは複数の制御ラインと、
を備えるホストシステムに接続可能な第１の電子回路カード。
【請求項４４】
前記カードは、機能的および機械的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項４３記載のカード。
【請求項４５】
前記制御ラインの数は、３本である請求項４３記載のカード。
【請求項４６】
前記カードは、ホストと複数のプロトコルで対話することができる請求項４３記載のカード。
【請求項４７】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項４３記載のカード。
【請求項４８】
第２の電子回路カードに接続可能な第１の電子回路カードにおいて、
第１のコントローラを含む第１のモジュールと、
第２のコントローラを含む第２のモジュールを有し、ホストシステムに接続可能な第２の電子回路カードを装着するためのコネクタと、
前記第１のコントローラと、前記第２のコントローラを接続するための前記コネクタとを並列に接続するバス構造であって、前記第１のカードが前記第２のカードに接続され、かつ前記第２のカードがホストに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のモジュールとの間でやり取りするためのバス構造と、
前記２つのモジュールがホストには単一のユニットとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラを接続するためのコネクタとの間に接続される１つまたは複数の制御ラインと、
を備える第２の電子回路カードに接続可能な第１の電子回路カード。
【請求項４９】
前記カードは、機能的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項４８記載のカード。
【請求項５０】
前記カードは、機械的にＳＤカード規格に準拠しない請求項４９記載のカード。
【請求項５１】
前記制御ラインの数は、３本である請求項４８記載のカード。
【請求項５２】
前記カードは、ホストと複数のプロトコルで対話することができる請求項４８記載のカード。
【請求項５３】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項４８記載のカード。
【請求項５４】
システムにおいて、
ホストと、
第１のコントローラを含む第１のモジュールを有し、前記ホストシステムに接続可能な第１の電子回路カードと、
第２のコントローラを含む第２のモジュールと、
前記第１および第２のモジュールがホストに接続されているときに、前記第１のコントローラおよび前記第２のコントローラの両方を並列に接続するバス構造であって、データおよびコマンドを前記ホストと前記第１および第２のコントローラとの間でやり取りすることができるバス構造と、
前記第１および第２のモジュールがホストに接続されているときに、前記２つのモジュールがホストには単一カードとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラとの間に接続される１つまたは複数の制御ラインと、
を備えるシステム。
【請求項５５】
前記第１の電子回路カードは、前記第２のモジュールをさらに含む請求項５４記載のシステム。
【請求項５６】
前記第２のカードは、機能的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカードとＳＤ  ＩＯカード規格の両方に準拠する請求項５５記載のシステム。
【請求項５７】
前記第２のカードは、機械的にＳＤカード規格に準拠しない請求項Ｅ．４記載のシステム。
【請求項５８】
前記第２のモジュールを含む第２の電子回路カードをさらに備え、前記第２のカードがコネクタを介して前記第１のカードに接続され、前記第１のカードを介して前記ホストに接続される請求項５４記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には、着脱可能な電子回路カードの構造と使い方とに関し、より具体的には、単一カード上または個々のカード上のカードモジュール間の接続に関する。
【背景技術】
【０００２】
普及しつつある市販のさまざまな不揮発性メモリカードは、極めて小形であり、それぞれ異なる機械的および／または電気的インターフェイスを有する。このような不揮発性メモリカードの例として、本願の譲受人である米国カリフォルニア州サニーベールのサンディスク  コーポレイションから入手可能なマルチメディアカード（ＭＭＣ）およびセキュアデジタル（ＳＤ）メモリカードが挙げられる。これ以外にも、国際標準化機構（ＩＳＯ）および国際電気標準会議（ＩＥＣ）の規格に準拠するカードがあり、例えば、広く施行されている規格としてＩＳＯ／ＩＥＣ７８１６規格が知られている。
【０００３】
ＭＭＣに対する物理的および電気的仕様は、「マルチメディアカードシステム仕様」に定められ、この仕様は、米国カリフォルニア州クーペルティーノのマルチメディアカード協会（ＭＭＣＡ）によって時々更新されて発行されている。この仕様の１９９９年６月、２０００年１月、および２００１年６月付けのそれぞれのバージョン２．１１、２．２、および３．１が、明確に本願明細書において参照により援用されている。単一カードの記憶容量が最大１２８メガバイトまでのさまざまな記憶容量を有するＭＭＣ製品がサンディスク  コーポレイションから現在入手可能である。これらの製品は、サンディスク  コーポレイションから２０００年４月に発行された「マルチメディアカード製品マニュアル」の第２版に記載されている。このマニュアルの内容が、明確に本願明細書において参照により援用されている。ＭＭＣ製品の電気的動作のいくつかの態様は、サンディスクコーポレイションに譲渡された１９９８年１１月４日出願のトーマス・Ｎ・トゥームスおよびミッキー・ホルツマンによる同時係属中の米国特許出願第０９／１８５，６４９号（特許文献１）および第０９／１８６，０６４号（特許文献２）にも記載されている。カードの物理的構造および製造方法は、サンディスク  コーポレイションに譲渡された米国特許第６，０４０，６２２号（特許文献３）に記載されている。これらの特許および特許出願も、本願明細書において参照により援用されている。
【０００４】
より新しいＳＤカードはＭＭＣカードと同様であり、追加のメモリチップを収容するために厚さが増している以外は同じ寸法である。これらのカードの主な相違点は、ＳＤカードが、カードとホスト間のデータ転送をより高速化するために追加のデータ接点を含んでいる点である。ＳＤカードを受け入れるように設計されたソケットがＭＭＣカードも受け入れるように、ＳＤカードのその他の接点はＭＭＣカードの接点と同じである。本願明細書において参照により援用されている２００２年２月２１日公開のヨーラム・シダー、ミッキー・ホルツマン、およびヨシー・ピントの国際公開特許出願第ＷＯ０２／１５０２０号（特許文献４）に記載されているように、ＳＤカードとの電気的および機能的インターフェイスはさらにＳＤカードを受け入れるように設計されたソケットがＭＭＣカードも受け入れるようになっている。ＳＤカードの特定の態様は、本願明細書において参照により援用されている２０００年８月１７日出願の米国特許出願第０９／６４１，０２３号（特許文献５）に記載されている。（ＳＤカードの仕様は、ＳＤ協会（ＳＤＡ）の会員企業から入手可能である。）
【０００５】
ＩＳＯ／ＩＥＣ７８１６規格に準拠して製造されたカードは、ＭＭＣおよびＳＤカードとは形状および表面接点の位置が異なり、また電気的インターフェイスも異なる。ＩＳＯ／ＩＥＣ７８１６規格は、全体のタイトルが「ＩＤカード−端子付きＩＣカード」であり、１９９４年から２０００年にわたって発行されたパート１〜１０から成る。この規格のコピーはスイス国ジュネーブのＩＳＯ／ＩＥＣから入手可能である。この規格の内容が、明確に本願明細書において参照により援用されている。ＩＳＯ／ＩＥＣ７８１６カードは、不正な方法でのデータの読み出しを極めて困難または不可能にする安全な方法でデータを格納する必要があるアプリケーションで特に役立つ。小形のＩＳＯ／ＩＥＣ７８１６カードは、多くの用途の中でも特に携帯電話で広く使用されている。
【０００６】
最近、それぞれ異なる機能を有する複数のモジュールをホストに接続することができるカードについての記載がある。これらのカードは、複数のモジュールが単一のカードに搭載されている場合と、これらのモジュールが複数のカードに分散されている場合とがある。後者の場合、本願明細書において参照により援用されている２０００年９月１日出願の同時係属中の米国特許出願第０９／６５３，０６２号（特許文献６）に記載されているように、第１のカードはホストに直接装着され、その他のカードはホストには直接装着されず、第１のカードに装着される。これらのモジュールとして、例えばメモリモジュールおよび入出力モジュールが挙げられ、この場合、両モジュールを単一のコンビカードに搭載するか、或いはメモリカードの一端をホストに装着し、もう一方の端を入出力カードに装着するように設計する。このようなマルチモジュールカードは、高速、効率的、かつ簡便な方法でホストと連係するように設計する必要がある。
【特許文献１】米国特許出願第０９／１８５，６４９号
【特許文献２】米国特許出願第０９／１８６，０６４号
【特許文献３】米国特許第６，０４０，６２２号
【特許文献４】国際公開特許出願第ＷＯ０２／１５０２０号
【特許文献５】米国特許出願第０９／６４１，０２３号
【特許文献６】米国特許出願第０９／６５３，０６２号
【特許文献７】米国特許出願第０９／９２４，１８５号
【特許文献８】米国特許出願第１０／３０２，００９号
【発明の開示】
【０００７】
したがって、本発明は、簡潔に総括すると、複数のモジュールがカードのバスに並列に接続される着脱可能な電子回路カードを使用することによって、各モジュールがそれぞれ独立してホストとコマンドおよびデータをやり取りすることができるようにする。本発明の第１の態様によると、これは、各モジュールとホストとの対話を容易にすることができるコントローラ間インターフェイスによって実現される。第１のセットの実施形態において、これらのモジュールは単一のカード上にあり、第２のセットの実施形態において、これらのモジュールは複数のカードに分散され、第１のカードがホストに装着され、他のカードはホストには直接装着されずに、第１のカードに装着される。以上のどの場合においても、ホストにはこれら複数のモジュールが単一のモジュールを搭載した単一のカードに見える。本発明のさらに別の態様において、このカード（またはカード群）は、ホストと複数のプロトコルで通信可能である。
【０００８】
例示的な実施形態の説明において、不揮発性の大容量記憶装置を備えるメモリモジュールと別個の入出力モジュールとがＳＤタイプの着脱可能な電子回路カードに搭載されているものと想定されている。これらのモジュールはそれぞれ固有のコントローラを有し、これらのコントローラは主カードバス（ＳＤバス）に並列に接続され、このバスを介して各コントローラはコマンドおよびデータをホストとやり取りすることができる。一般には、これらのモジュールはそれぞれ異なる１セットの正規コマンドを有する。これらのモジュールは一部の共通コマンド、例えばリセットコマンド、を共有しうるが、各モジュールはモジュール固有のコマンド群を有する。これらのコントローラのバスへの並列接続を容易にするために、本発明は１セットのコントローラ間ラインを導入する。ＳＤまたはＭＭＣプロトコルとＳＰＩプロトコルの両方を使用することができるカードに基づく例示的な実施形態において、このようなラインを３本使用する。これらのラインによって、一方のコントローラはもう一方のコントローラに対して、バス上のデータを無視するように指示することも、割り込みコマンドの発行許容時間を通知することも、或いは不正コマンドに関連するフラグの設定および設定解除を管理することもできる。また、本発明はマルチカードの実施形態で実施することも可能であり、この場合、一方のモジュールが装着されていることも装着されていないこともあるので、装着されてアクティブ状態であることを一方のコントローラはもう一方のコントローラにこれらのラインで通知することができる。
【０００９】
単一カードの実施形態において、特定の規格に準拠しホストに装着可能な単一のカードにすべてのモジュールが搭載される。マルチカードの実施形態において、第１のカード（メモリカードなど）は、ホストに装着可能であるばかりでなく、入出力カードなどの追加のカードを１つまたは複数装着するためのコネクタをさらに含む。複数カードの場合では、主カードバスおよびコントローラ間インターフェイスがどちらもコネクタインターフェイスをまたいで延在するので、第２のカードが装着された場合でも、動作は単一カードの実施形態と同じである。
【００１０】
例示的な実施形態の説明において、各モジュールはホストとの通信に複数のプロトコル、具体的にはＳＤまたはＭＭＣプロトコルおよびＳＰＩプロトコル、を使用することができると想定されているが、これ以外のプロトコルも使用しうる。コントローラ間の複数のラインは、使用するプロトコルに応じて異なる機能を果たすことができる。コントローラ間のこれらのラインは、並列に接続されているモジュールを単一の実体として動作するようにホストに見せるので、ＳＤおよびＭＭＣプロトコルでは、すべてのモジュールが１つの共通の相対カードアドレス（ＲＣＡ）を共有し、ＳＰＩプロトコルでは、すべてのモジュールが同じチップセレクト（ＣＳ）信号に反応する。
【００１１】
本発明の他の詳細、特徴、および利点は、添付図面と共に解釈されるべきである以下の説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００１２】
図１ａを参照すると、ホスト電子システム３１は、前に背景技術の欄で要約したメモリカードなどの市販されている１つまたは複数種類の着脱可能な電子回路カードをユーザが着脱しうるソケット３３を含むものとして示されている。ソケット３３は、ホスト３１に組み込まれているものでも、物理的に離れていてケーブルまたはケーブルレス手段で接続されるものでもよい。ホスト３１は、このようなカードを装着することができるソケット３３を有するデスクトップまたはノートブック形態のパーソナルコンピュータでもよい。このようなカードソケットを内蔵したホストシステムの他の例として、ハンドヘルドコンピュータ、電子手帳、他の携帯情報端末（ＰＤＡ）、携帯電話、音楽プレーヤーなどのさまざまな携帯用電子装置が挙げられる。また、自動車用ラジオおよび全地球測位システム（ＧＰＳ）の受信器にもこのようなメモリカード用ソケットを備えることができる。本発明による改良は、メモリカードソケットを有する多様なホストシステムに適用可能である。
【００１３】
本願明細書に記載されている各例において、ＳＤカードについて説明されているが、本発明は特定の種類の着脱可能な電子回路カードによる実装だけに限定されるものではないことを理解されたい。図２において、ＳＤカード３５および嵌合ソケット３３の物理的構成が示されている。ＳＤカードは矩形であり、縦横寸法が２４×３２ミリメートル、厚さが２．１ミリメートルあり、カードの長辺に沿って厚さ１．４ミリメートルの幅狭のレール（図２には図示せず）がある。本発明は、さまざまな寸法のカードによって実現しうるが、長さが５１ミリメートル未満、幅が４０ミリメートル未満、および厚さが３ミリメートル未満のカードによって実現すると実用性が高い。
【００１４】
ＳＤカード３５は９つの表面電気接点１０〜１８を含む。ホストシステムのソケット３３に挿入すると、接点１３、１４および１６が電源（ＶSS、ＶDDおよびＶSS2 ）に接続される。カードの接点１５は、ホストからのクロック信号（ＣＬＫ）を受信する。接点１２は、ホストからコマンド（ＣＭＤ）を受け取り、応答および状態信号をホストに送り返す。その他の接点１０、１１、１７および１８（それぞれＤＡＴ２、ＤＡＴ３、ＤＡＴ０、およびＤＡＴ１）は、不揮発性メモリに記憶するデータを並列に受信し、データをメモリからホストに並列に送出する。使用するデータ接点の数としてこれより少ない数を選択してもよく、例えば、単一のデータ接点１７を選択することも可能である。ホストとカードとの間の最大データ転送速度は、使用される並列データ経路の数（および最大クロックレート）によって制限される。前述した背景技術の欄に記載されているＭＭＣカードは、同様の接点配置とインターフェイスとを有するが、データピン１０および１８がなく、また接点１１を使用せずに、予備として設けてある。ＭＭＣカードの縦横寸法はＳＤカードと同じであり、動作も同様であるが、カードの厚さがわずか１．４ミリメートルであり、単一のデータ接点１７を有する。カード３５の接点は、それぞれソケット３３のピン２０〜２８を介してそのホストシステムに接続される。本発明と互換可能なメモリカードの他の拡張機能は、２００１年８月２日出願の米国特許出願第０９／９２４，１８５号（特許文献７）に記載されている。この特許出願は、本願明細書において参照により援用されている。
【００１５】
本発明は、図１ａの実施形態のカード３５などの着脱可能な電子回路カードに基づき、このカード３５は、参照符号３６で示されているようなメモリモジュールに加え、入出力モジュール３７を含む。入出力モジュール３７は、他のシステム３９と通信経路４１を介して直接通信しうる。通信経路４１は、赤外線または無線周波数信号を用いるような無線通信経路にすることも、有線接続を含むこともできる。有線の場合には、ワイヤに装着されたプラグを着脱可能に収容するために、カード３５は外付けソケットを含む。無線の場合、無線周波数通信を使用する場合には、カード３５はアンテナを内蔵し、赤外線通信を使用する場合には、カード３５は赤外線放出・検出器を備える。無線周波数データ通信のための先端的な規格がＢｌｕｅｔｏｏｔｈ仕様として発行されている。この仕様は、ウィルソンおよびクロンズによってドクター・ドブズ・ジャーナルの２０００年３月号（６２頁から始まる）および２０００年４月号（５８頁から始まる）に「ＩｎｓｉｄｅＢｌｕｅｔｏｏｔｈＰａｒｔ  Ｉ」および「Ｉｎｓｉｄｅ  ＢｌｕｅｔｏｏｔｈＰａｒｔ  ＩＩ」という表題の２つの記事で論じられている。これらの２つの記事の内容が、本願明細書において参照により援用されている。他の無線方式として、ＷｉＦｅなどの８０２．１１プロトコルに基づく方式、および超広帯域（ＵＷＢ）技術に基づく方式が挙げられる。通信経路４１上のデータ転送は通常、双方向であるが、データ転送を一方向に限り、もう一方の方向を特定の用途に使用することもできる。
【００１６】
用途によっては、入射信号４１の発信元が明確に外部システム３９でなくてもよい。例えば、入出力モジュール３７をカメラモジュールとして機能させるために、入出力モジュール３７がカードに一体化された光センサまたはレンズを備えることもできる。この場合、信号４１は入射する放射線であり、カードはスタンドアロンユニットを形成するので、ホスト以外の実体とケーブルまたはアンテナを介して交信する必要はない。
【００１７】
図１ａの例示的な実施形態において、入出力モジュール３７を含むコンビカード３５は、背景技術の欄に記載されているようなＳＤメモリカードに基づくので、このようなＳＤメモリカードと互換性がある。この互換性は、機械的、電気的、電源、信号方式、およびソフトウェアの互換性を含む。コンビカード３５の目的は、高速データ入出力を低消費電力でモバイル電子装置に提供することである。基本的な目的は、コンビカード非対応のホストに挿入されたコンビカードがその装置またはそのソフトウェアに物理的損傷または混乱を引き起こさないようにすることである。この場合、Ｉ／Ｏモジュールの機能は、単に無視されるべきである。コンビカード対応ホストに挿入されたカードの検出は、前に援用されているＭＭＣ仕様のバージョン２．１１または米国特許出願第０９／６４１，０２３号（特許文献５）に記載されている通常の手段といくつかの拡張機能によって行われる。この状態において、コンビカードはアイドル状態であり、引き込まれる電力量は少ない（１秒あたり平均１５ｍＡ）。ホストによるカードの通常の初期化および呼び掛けのとき、カードはカード自身をコンビカード装置として同定する。次に、ホストソフトウェアはカード情報をタプル（リンクリスト）形式で取得し、カードのＩ／Ｏ機能（群）の起動を許容しうるかどうかを判定する。この決定は、所要電力または該当するソフトウェアドライバの可用性などのパラメータに基づく。カードが許容される場合、カードのフルパワーアップと、カードに組み込まれたＩ／Ｏおよび機能（群）の起動が可能になる。図１ａの例示的な実施形態の動作の詳細は、同時係属中の２００２年１１月２１日出願の米国特許出願第１０／３０２，００９号（特許文献８）に記載されている。この特許出願は、本願明細書において参照により援用されている。
【００１８】
図１ｂに示されている本発明の別の例示的な実施形態では、メモリモジュールおよび入出力モジュールが別々のカードに搭載されている。この代替の例示的な実施形態は、図２に参照符号３６で示されているようなコネクタの追加によってメモリカード３５などのメモリカードを変更するステップを含み、変更後のカードは、図１ｂに参照符号３５’で識別されている。入出力カード３７の嵌合コネクタにコネクタ３６を装着することによって、２つのカードを機械的および電気的に結合している。この構成において、第２のカード３７は該当する規格、この例ではＳＤまたはＳＤ  ＩＯカード規格、に機能的に準拠するが、機械的には必ずしも準拠させる必要はなく、第１のカード３５’を物理的アダプタとして使用することもできる。入出力カード３７は、通信経路４１を介して他のシステム３９と直接通信する。カードへのカード装着の機械的態様を含む図１ｂの例示的な実施形態の動作の詳細は、前に援用されている同時係属中の２０００年９月１日出願の米国特許出願第０９／６５３，０６２号（特許文献６）に記載されている。
【００１９】
図１ａおよび図１ｂの例示的な実施形態および以下の説明の大半は、２つのモジュール、具体的にはメモリモジュールおよび入出力モジュール、に基づいているが、より一般的には、より多くのモジュールを図１ａのように単一カードに搭載することも、図１ｂのように複数のカードに分散させることもできる。ただし、どちらの場合も、ホストに装着されるのは１つのカードだけである。例えば、図１ａの３５に複数のＩ／Ｏモジュールを搭載することができ、或いは図１ｂにおいてカード３７に複数の入出力モジュールを搭載することも、３５’に複数の入出力カードを装着することもできる。一般的に、本発明のさまざまな態様の説明において、単一のカードがホストに接続されている。このカードは、そのカード自体に複数のモジュールを搭載する（コンボカード）か、或いはそのカードを介して、モジュールを搭載した１つまたは複数のカードをホストに接続する。
【００２０】
この例示的な実施形態について、前に援用されている米国特許出願第０９／１８６，０６４号（特許文献２）に記載されているように、カード（またはカード群）が複数のプロトコルでホストとやり取りすることができる場合についても説明する。具体的には、これらのプロトコルは、例示的な実施形態において、ＭＭＣまたはＳＤ（前に参照により援用されているＭＭＣ仕様のバージョン２．１１または米国特許出願第０９／６４１，０２３号（特許文献５）に記載されている）プロトコルおよびＳＰＩプロトコルである。
【００２１】
図３は、該当するＳＤカード規格に準拠し、メモリモジュールと入出力モジュールとを備えたコンビカード３５の１つの例示的な実施形態のブロック図である。このメモリモジュールには、コントローラ３０１のみが明示的に示され、同様にＩ／Ｏモジュールにはコントローラ３０３のみが示されている。ここでは、Ｉ／Ｏモジュール（複数のＩ／Ｏ機能を収容可能）は、選択された特定のカード種別と協動するように設計され、かつ前に援用されているような適切な仕様に準拠する。また、前述したように、この実施形態は、前に援用されている文献に説明されているように、ＳＤバスモードおよびＳＰＩバスモードの両方をサポートするものと見なされる。これらのモジュールがデータおよびコマンドをホストとやり取りするためのバス構造が３３１で示されている。特に、このバスはＳＤ規格に準拠し、クロックラインＣＬＫ、コマンドラインＣＭＤ、データラインＤＡＴ０〜３、および電源ラインＶｄｄおよびＶｓｓを含む。破線３０７は、２枚のカードによる実装例の場合、ホストに直接接続されるメモリカード（３５’）と、このメモリカードに接続される入出力カード（３７）との間の境界を示す。この場合も、バス３３１は両カードにわたって延在し、両コントローラに接続される。
【００２２】
以下の説明の範囲は、Ｉ／Ｏ拡張スロット付きのＳＤカードの機能的特性と、関連する電気的およびタイミング事項とを主に規定する。図３の実施形態において、メモリコントローラ３０１とＩ／Ｏコントローラ３０３の両方がホストとの通信用の同じバスに接続されている。したがって、各モジュールはそれぞれ個別にホストとやり取りすることができるが、ホストに見えるのは単一のカードだけである。この結果、前述した例示的なプロトコルの場合、ＳＤまたはＭＭＣモードでは、カードに対して単一の相対カードアドレス（ＲＣＡ）が定義され、ＳＰＩモードでは、カード（またはカード群）に搭載されているモジュールが複数であっても、そのカードに対して単一のチップセレクト（ＣＳ）信号のみが使用される。ホストに並列に接続された複数のモジュールをホストには単一のカードと見せながら動作させるために、この２つのコントローラの間に接続３３３が実装される。
【００２３】
この例示的な接続は３本の制御ラインＡ、Ｂ、およびＣを有し、これらの制御ラインを介してコントローラ同士が信号をやり取りすることによって、各モジュールはホストからのどのコマンドおよびデータがどのモジュール宛てであるかを区別することができる。両モジュールはホストによって同じ相対カードアドレス（ＲＣＡ）またはチップセレクト（ＣＳ）信号によって識別されるが、多くのコマンドは一方のモジュールだけに固有であるので、これらの制御ラインは各モジュールがホストとのこのような対話を容易に行えるようにする。例えば、ホストがＩ／Ｏモジュール固有のコマンドの送出後に何らかのデータを送出すると、メモリモジュールはこのコマンドを不正と解釈しうる。しかし、制御ライン３３３によってＩ／Ｏコントローラ３０３はメモリコントローラ３０１に対して、そのコマンドが不正ではなく、Ｉ／Ｏモジュール宛てのコマンドであるので、メモリモジュールが後続データを無視するように指示することができる。この例示的な実施形態において、大半のコマンドが一方または他方のモジュールに固有であり、両モジュールに共通のコマンドの数が少ないと想定している。このような共通のコマンドの例として、カードリセットコマンド、カード全体に対するＲＣＡの設定に関連するコマンド、ＣＳ信号に関連するコマンド、および大半の独立モジュールをホストには単一のカードとして見せながら機能させるための他のコマンドが挙げられる。これ以外に両モジュールに共通しうるコマンドとして、米国特許出願第１０／３０２，００９号（特許文献８）に詳述されているモジュール間のＤＭＡタイプの転送に関連するコマンドなどが挙げられる。
【００２４】
インターフェイス制御ラインについてより詳細に説明し、最初にライン［Ａ］について説明する。ライン［Ａ］は図３では、ＩＮＴ＿ＰＥＲ＿ＩＧＮＯＲ＿ＤＩとも表記され、デュアル機能を有し、すなわちＳＤモードの通信では、ＶＡＬＩＤ  ＭＥＭＯＲＹＩＮＴＥＲＲＵＰＴ  ＰＥＲＩＯＤラインとして機能し、ＳＰＩモードでは、ＩＧＮＯＲＥ  ＤＩ  ＩＮＰＵＴＳラインとして機能する。ＳＰＩモードでは、データおよびコマンド／応答がシリアルに送られ、入力はＣＭＤ（現在はデータ入力、すなわちＤＩ）ラインで行われ、出力はＤＡＴ０（現在はデータ出力、すなわちＤＯ）ラインで行われる。両モジュールが並列に接続され、両モジュールがＳＤバス３３１上で受信するために、一方のモジュールに送られたデータ／コマンドがもう一方のモジュールによって解釈されることもありうる。ＳＰＩモードでは、一方のコントローラはもう一方のコントローラに対して、ＤＩ入力を無視するようにライン［Ａ］で指示する。デフォルトは、プルアップモードとして実装される。一方のコントローラ（ＩＯまたはメモリ）は「０」を設定することによって、もう一方のコントローラに対して、ＤＩ入力を無視するように指示する。制御ライン［Ａ］を使用する理由は、一方のコントローラに送られたデータがもう一方のコントローラによってコマンドとして解釈されうるからである。両コントローラがデータを同時に受け取ることはないので、Ｉ／Ｏからメモリへの送出、およびメモリからＩ／Ｏへの送出に同じ制御ライン［Ａ］を使用する。
【００２５】
図４ａは、Ｉ／Ｏコントローラからメモリコントローラに対して、ＤＩを無視するように指示する例である。Ｉ／Ｏコントローラはコマンドを受け取った後にデータを受け取るので、Ｉ／Ｏコントローラはコマンド応答の最終ビットからＴＡRIクロック後にライン［Ａ］のゼロへのアサートを開始する。Ｉ／Ｏコントローラは、最終ビジービットからＴＡBSクロック（図５に定義）後にライン［Ａ］を解放する。メモリコントローラはライン［Ａ］で「低」を検知すると、以降Ｉ／Ｏコントローラがライン［Ａ］を解放するまで、メモリコントローラはＤＩ入力を無視する。
【００２６】
図４ｂは、Ｉ／ＯコントローラにＤＩを無視させるために、Ｉ／Ｏコントローラからメモリコントローラに送られる指示の一例である。メモリコントローラはコマンドを受け取った後にデータを受け取るので、メモリコントローラはコマンド応答の最終ビットからＴＡRIクロック後にライン［Ａ］のゼロへのアサートを開始する。最終ビジービットからＴＡBSクロック後に、メモリコントローラはライン［Ａ］を解放する。Ｉ／Ｏコントローラはライン［Ａ］上で「低」を検知すると、以降メモリコントローラがライン［Ａ］を解放するまで、Ｉ／ＯコントローラはＤＩ入力を無視する。ＳＰＩモードでのライン［Ａ］のバスタイミングの一例を図５に示し、図中の記号を図６の表１に定義する。
【００２７】
ＳＤモードでは、ライン［Ａ］は、図７に示されているように、ＶＡＬＩＤ  ＭＥＭＯＲＹ  ＩＮＴＥＲＲＵＰＴ  ＰＥＲＩＯＤ信号をメモリモジュールからＩ／Ｏモジュールに送るために使用される。この信号は、Ｉ／Ｏコントローラ３０３がＳＤバスプロトコルに従って割り込み信号をホストに送信することができることを通知する。というのは、割り込み許容期間外にＩ／Ｏモジュールが割り込み信号をホストにバス３３１で送ると、メモリモジュールとホストとの間でやり取りされているデータを破損しうるからである。Ｉ／Ｏコントローラ３０３は、割り込み信号をホストに送る前に、このラインをチェックする必要がある。「１」は有効な割り込み期間を示し、「０」は有効な割り込み期間でないことを示す。前に援用されているさまざまな文献に記載されているように、ＳＰＩモードおよび１ビット（すなわち、狭幅）ＳＤモードでは、ピン８（ＤＡＴ１）が割り込み信号として使われる。４ビット（すなわち、広幅）ＳＤモードでは、ピン８（ＤＡＴ１）がデータ転送用および割り込み信号用に使われる。ライン［Ａ］は、４ビットＳＤモードでの動作中におけるピン８でのバス競合を防止するために使用される。メモリからＩ／Ｏへのライン［Ａ］での通知は、次のようにタイミングが特殊である。
１）１ビット（狭幅）ＳＤモードでは、ライン［Ａ］は常に「高」である。
２）４ビット（広幅）ＳＤモードでは、ライン［Ａ］が「高」になってからＴＡIPクロック後に割り込み期間が始まる。ライン［Ａ］が「低」になってからＴＡSEクロック後に割り込み期間が終了する。Ｉ／Ｏコントローラは、最初の２クロックで割り込み信号を「低」に駆動し、３番目のクロックで割り込み信号を「高」に駆動し、４番目のクロックで割り込み信号の駆動を停止する。
広幅バスのＳＤモードにおける読み出しコマンドのライン［Ａ］でのバスタイミングを図８に示す。４ビットのデータ転送モードでは、メモリコントローラはデータブロック間の割り込み期間をサポートしない。
【００２８】
ライン［Ｂ］は、図３においてＣＭＤ＿ＲＥＳＰ＿ＩＯ＿ＤＥＴとも表記され、複数の機能を有し、すなわち装置がコマンド応答期間にあるときは、コマンド応答通知ラインとして機能し、装置がコマンド応答期間にないときは、Ｉ／Ｏカード検出ラインとして機能する。図９に模式的に示されているように、コマンド応答期間でないときは、メモリコントローラはライン［Ｂ］で入力モードになり、Ｉ／Ｏコントローラはライン［Ｂ］を使用してＩ／Ｏカードの存在を通知する。勿論、単一カードの実施形態において、Ｉ／Ｏモジュールは同一カード上にあるので、Ｉ／Ｏモジュールは常に存在するが、図１ｂの３７などのモジュールが別のカードにある場合は、ホストに直接接続されているカード（すなわち、３５’）は、第２のカード（すなわち、３７）が装着されていることをこの通知によって知ることができる。この通知がないと、コマンドに対する応答がバス３３１上にない場合、カード３７が存在しないのか、或いはコントローラ３０３が単に応答していないのかがコントローラ３０１には不明である。コマンドの最終ビットの１クロック後からコマンドの終了後数クロックまでの間を除き、Ｉ／Ｏカードのコントローラ３０３は、ライン［Ｂ］を常に「低」に駆動する。以降、このコマンドの最終ビットの１クロック後からコマンドの終了後数クロックまでの間の期間を「応答期間」と称する。Ｉ／Ｏカードが接続されていない場合、このラインはプルアップされている。タイミングの限界問題を排除するために、メモリコントローラは、応答期間終了から数クロック後のライン［Ｂ］をＩ／Ｏカード検出通知と見なす。
【００２９】
コマンド応答期間中、ライン［Ｂ］は、一方のコントローラが応答中であり、もう一方のコントローラが応答する必要がないことを前者のコントローラから後者のコントローラに通知するために使用される。これによって、システムバス上のトラフィックの管理が容易になり、両コントローラからの同時応答が防止される。コマンド応答期間中、ＳＤおよびＳＰＩの両モードにおいて、ライン［Ｂ］は、コマンドが応答されることを通知する。デフォルトでは、メモリコントローラおよびＩ／Ｏコントローラは入力モードになる。一方のコントローラ（Ｉ／Ｏまたはメモリ）はライン［Ｂ］を「低」に駆動することによって、コマンド応答を送出することをもう一方のコントローラに通知する。Ｉ／Ｏコントローラ３０３が応答する場合およびメモリコントローラ３０１が応答する場合ついて、この処理を模式的に図１０ａおよび図１０ｂにそれぞれ示す。図１１は、ライン［Ｂ］上のセンスおよびドライブ期間の例示的なタイミング図である。
【００３０】
応答をホストに送るコントローラは、以前設定したエラーフラグおよび不正コマンドフラグの設定解除も応答処理の一環としてさらに行う。もう一方のコントローラにそのエラーフラグおよび不正コマンドフラグを設定解除するようにライン［Ｂ］で指示するので、この知識を２つのコントローラ間で共有することができる。例示的な一実施形態において、ライン［Ｂ］での通知は、コマンド応答の開始ビットの半ビット前に開始され、４クロック期間継続する（図１４を参照）。その後、コマンドの最終ビットの２クロック後からコマンドの最終ビットの３２ビット後までの期間に、Ｉ／Ｏコントローラの応答を開始することができ、またメモリコントローラの応答は、コマンドの最終ビットの２クロック後からコマンドの最終ビットの１６ビット後までの期間に開始することができる。
【００３１】
以下に説明する付加機能において、カード検出ロジックを制御するために、ライン［Ｂ］をライン［Ｃ］と併用することができる。
【００３２】
ライン［Ｃ］は、図３ではＩＬＬＥＧ＿ＣＭＤとも表記され、ＳＤモードで使用され、デュアル機能を有する。ＳＤ仕様によると、不正コマンドがコントローラに送られると、そのコントローラは次のコマンドで前のコマンドが不正であったことを通知する。また、不正コマンドフラグによってフラグが設定されるので、この情報を次の（正規）コマンドで送ることができる。ただし、この次のコマンドの宛て先が同じモジュールとは限らないので、この不正コマンド情報をコントローラ間で共有する必要がある。例えば、不正コマンドがメモリモジュール宛てであり、次の正規コマンドがＩ／Ｏモジュール宛てであった場合、不正コマンド情報が共有されていなければ、Ｉ／Ｏモジュールは前の不正コマンドについての知識がないことになる。この処理を模式的に図１２に示す。（この不正コマンドフラグの設定解除については、ライン［Ｂ］に関して前に説明している。）
【００３３】
より具体的には、デフォルトでは、メモリコントローラおよびＩ／Ｏコントローラは入力モードになる。一方のコントローラが不正コマンドの受信を検出すると、そのコントローラは不正コマンドフラグを設定する。この不正コマンドの最終ビットのＴＣEIクロック後にライン［Ｃ］を「低」に駆動することによって、もう一方のコントローラにその不正コマンドフラグを設定するように指示する。一方のコントローラが不正コマンドの受信を検出すると、そのコントローラはライン［Ｃ］をチェックする。ライン［Ｃ］が「高」であると、そのコントローラはライン［Ｃ］を「低」に駆動する一方、ライン［Ｃ］が「低」であると（すなわち、もう一方のコントローラが既にライン［Ｃ］を駆動していると）、そのコントローラはそのラインを駆動しない。
【００３４】
ライン［Ｃ］を「低」に駆動したコントローラは、次の２つの状況においてライン［Ｃ］の駆動を停止する。
１）正規コマンドへの応答の送出処理中に、コントローラは不正コマンドフラグを設定解除する。不正コマンドフラグの設定解除を通知するために、ライン［Ｃ］は、正規コマンドの受信後、応答開始ビットのＴＣRSサイクル後まで解放される。図１３は、不正コマンドを受信したメモリコントローラがライン［Ｃ］の「低」への駆動を開始する一例である。（図１３および１４の例示的なバスタイミング値を図１５の表２に示す。）正規コマンドの受信後、メモリコントローラはライン［Ｃ］の駆動を停止する。不正コマンドの後に正規コマンドを受信したＩ／Ｏコントローラも同じ処理を行う。
２）不正コマンドの受信後、コントローラは不正コマンドフラグを設定し、ライン［Ｃ］を「低」に駆動する。次の正規コマンドがもう一方のコントローラによって受け付けられると、このコントローラはライン［Ｂ］を「低」に駆動することによって、第１のコントローラに不正コマンドおよびエラーフラグの設定解除を指示する。第１のコントローラは、ライン［Ｂ］の立下りエッジからＴＣBSクロック後にライン［Ｃ］を解放し、エラーフラグを設定解除する。図１４は、不正コマンドを受信したメモリコントローラがライン［Ｃ］の「低」への駆動を開始する一例である。Ｉ／Ｏコントローラによる正規コマンドの受信後、Ｉ／Ｏコントローラはライン［Ｂ］の駆動を開始する。この結果として、メモリコントローラはエラーフラグを設定解除し、ライン［Ｃ］の駆動を停止する。不正コマンドがＩ／Ｏコントローラに送られた後に正規コマンドを受信したメモリコントローラによって同じ処理が行われる。
【００３５】
コントローラ間接続の電気的特性をより詳細に図１６〜２０に説明する。図１６は、ＳＤモードでの制御ライン［Ａ］のタイミング図であり、図１８の表３は、図１６のさまざまなパラメータを示す。図１７は、ＳＤおよびＳＰＩモードでの制御ライン［Ｂ、Ｃ］、およびＳＰＩモードでのライン［Ａ］のタイミング図であり、図１９の表４は、図１７のさまざまなパラメータを示す。図２０は、コントローラ間インターフェイスの概要を示すピンの記述である。
【００３６】
２つのモジュール、具体的にはメモリモジュールおよび入出力モジュールについて、本発明のさまざまな態様を説明してきたが、本発明は前述したものとは異なる数および種類のモジュールにも適用され、各モジュールのコントローラをそれぞれ独立してシステムバスに並列接続しながら、ホストには単一のモジュールカードとして見せることができる。また、既に述べたように、これらのモジュールは（図１ａのように）単一カード内にあっても、（図１ｂのように）複数のカードに分散していてもよい。複数のカードによる実施形態において、システムバス（図３の３３１）およびコントローラ間インターフェイス（図３の３３３）はどちらもカード間接続をまたいで延在する。また、本発明は、図１ｂなどのマルチカードの実施形態において、カードにコントローラがない場合にも適用される。例えば、図３のカード３５’にコントローラ３０１がない場合は、カード３５においてライン［Ａ〜Ｃ］がＶｓｓに設定される。これによって、カード３５’は、カード３７をホストに装着するためのアダプタとして振る舞うことができる。
【００３７】
本発明の別の態様において、カードシステムを複数のプロトコルで動作することができる。このようなプロトコルが２つの場合についての例示的な実施形態が説明されているが、より一般的には、これより多い数のプロトコルを使用することも、或いは単一のプロトコルを使用することもできる。例示的なプロトコルは、ＳＤまたはＭＭＣプロトコルおよびＳＰＩプロトコルであり、これらのプロトコルについては、前に援用されているＭＭＣ仕様のバージョン２．１１または米国特許出願第０９／６４１，０２３号（特許文献５）により詳しく説明されている。この例示的な実施形態において、さまざまな場合におけるメモリコントローラに対する要件と制御ラインＡ、Ｂ、およびＣの用途とがより詳細に説明されている。動作概念を明確にするために、Ｉ／Ｏコントローラに対する要件も説明されている。
【００３８】
ＳＰＩモードでは、カードは、不正コマンドを含む、すべてのコマンドに応答するように物理仕様に規定されている。メモリ／入出力コンビカードにおいて、メモリコントローラは、Ｉ／Ｏ固有のコマンドを無視する。同様に、Ｉ／Ｏコントローラは、メモリ固有のコマンドを無視する。マルチカードの実施形態において、Ｉ／Ｏコントローラが接続されていない（ライン［Ｂ］で検出されていない）場合、メモリコントローラはＩ／Ｏ関連のコマンドを無視しないが、Ｉ／Ｏ関連のコマンドがメモリコントローラに送られてくると不正コマンドとして応答する。ＳＰＩモードでは、ＣＳがアサートされている場合は、カードがＤＯピン（ＤＡＴ０）を「高」に駆動する必要があるとＳＤの物理仕様に規定されている。マルチモジュールの場合、各コントローラはそれ自身のＤＯ出力のみを必要（すなわち、コマンドへの応答、またはデータの送出）に応じて有効にするが、それ以外の場合は、各コントローラは入力モードになる。前述した仕様に記載されているように、ホストはこのラインを高に維持する。ホストから見ると、カード／バスは、単一モジュールカードに対する仕様に規定されているように振る舞い続ける。
【００３９】
両コントローラが並列にＳＤバスに接続されるので、一方のコントローラに送られたデータがもう一方のコントローラによってコマンドと解釈されうる。ＳＰＩモードで正規の周期的な冗長検査（ＣＲＣ）を使用しないと、この誤解釈の可能性はさらに高くなる。（例えば、援用されているＭＭＣ仕様に記載されているように、好ましい実施形態において、ＳＤバスで転送されるＳＤまたはＭＭＣの各トークンはＣＲＣビットで保護される一方、ＳＰＩモードでは、信頼性の高いデータリンクが組み込まれたシステムでは、非保護モードを使用可能であり、このモードでは、ＣＲＣの生成および検証機能を実装するために必要なハードウェアまたはファームウェアを省くことができる。）このために、メモリとＩ／Ｏコントローラとの間に制御ライン［Ａ］が設けられている。例示的な実施形態において、両コントローラが同時にデータを受信することはないので、Ｉ／Ｏコントローラからメモリへの送出と、メモリコントローラからＩ／Ｏコントローラへの送出とに同じ制御ライン［Ａ］が使われる。データ受信の場合は、各側がラインをアサート（「低」）し、これ以外の状態ではプルアップレジスタによってラインが高に維持される。
【００４０】
ＳＰＩモードにするために、ホストはＣＭＤ０＋（ＣＳ＝０）をＩ／Ｏモジュールおよびメモリモジュールの両方に送る。メモリコントローラに対するＲＥＳＥＴコマンドがＩ／Ｏコントローラに対するＲＥＳＥＴコマンドと異なる場合でも、例えばＩ／ＯモジュールのＲＥＳＥＴコマンドがＣＭＤ０でなくても、ＣＭＤ０＋（ＣＳ＝０）が両モジュールに送られる。Ｉ／ＯコントローラはＳＰＩモードになるが、ＣＭＤ０コマンドには応答しない。周期的な冗長検査（ＣＲＣ）をオンおよびオフにするためのコマンドＣＲＣ＿ＯＮ＿ＯＦＦは、メモリに対する正規コマンドであるので、メモリコントローラはこのコマンドに応答するが、Ｉ／Ｏコントローラはこのコマンドに応答しない。Ｉ／Ｏコントローラはこのコマンドを識別し、このコマンドの引数に応じてＣＲＣチェック機能を有効または無効にする必要がある。コマンドのＣＲＣエラーが検出された場合（かつＣＲＣ検出が有効になっている場合）は、両コントローラにおいてエラーフラグが設定される。両カードを初期化すると、両カードが応答しようとする。Ｉ／Ｏコントローラは指定クロック数の間、例えば１６クロックの間、ライン［Ｂ］を「受信」するが、この期間中にメモリコントローラからの応答が現れなかった場合にのみ、Ｉ／Ｏコントローラは応答する。この指定期間中にメモリコントローラからの応答を検出すると、Ｉ／ＯモジュールはそのＣＲＣエラーフラグをリセットするだけで、Ｉ／Ｏモジュール自身では応答しない。同様に、一方のコントローラが不正コマンドを検出すると、そのコントローラは応答として不正コマンド応答を返す。
【００４１】
ＳＤモードでは、メモリ／入出力コンビカードのメモリコントローラは、Ｉ／Ｏ固有のコマンドを無視する。逆に、Ｉ／Ｏコントローラは、Ｉ／Ｏコマンドクラス以外のすべてのコマンドを無視する。ただし、共通のコマンド（リセットコマンド（ＣＭＤ０）や相対カードアドレス（ＲＣＡ）およびチップセレクト（ＣＳ）関連のコマンドなど）以外のすべてのコントローラに共通なコマンド（クラス９）は例外とする。Ｉ／Ｏコントローラが接続されていない（ライン［Ｂ］で検出されていない）場合、メモリコントローラはＩ／Ｏ関連コマンドを無視せず、メモリコントローラに不正コマンドが送られてきたかのように応答する。
【００４２】
メモリコントローラは、相対カードアドレス（ＲＣＡ）の設定に関連するコマンドが正規コマンドであると、このコマンドに応答する。この場合、Ｉ／Ｏコントローラは、該当するコマンド応答をＣＭＤライン上で「受信」する。設定されたクロック数以内に有効な（ＣＲＣが正しい）応答が検出されると（かつコマンドがＩ／Ｏコントローラに対して正規であると）、Ｉ／ＯコントローラはＲＣＡを採用する。ライン［Ｂ］は、メモリコントローラが応答することをＩ／Ｏコントローラに通知する。
【００４３】
メモリコントローラは、ＲＣＡ設定コマンドが正規コマンドであると、このコマンドに応答する。この場合、Ｉ／Ｏコントローラは、コマンド応答をＣＭＤライン上で「受信」する。所定のクロック数以内に有効な（ＣＲＣが正しい）応答が検出されると（かつコマンドがＩ／Ｏコントローラに対する不正コマンドであると）、Ｉ／ＯコントローラはＲＣＡを採用せず、不正コマンドフラグを設定しない。ライン［Ｂ］は、メモリコントローラが応答することをＩ／Ｏコントローラに通知する。
【００４４】
ＲＣＡ設定コマンドの最終ビット後の許容応答期間内にメモリコントローラが応答せず、コマンドがＩ／Ｏコントローラに対する正規コマンドであると、Ｉ／Ｏコントローラが応答する。メモリコントローラは、この応答をＣＭＤライン上で「受信」する。有効なＲＣＡであると、Ｉ／Ｏコントローラは必要であればこのＲＣＡを採用する。ライン［Ｂ］は、Ｉ／Ｏコントローラが応答することをメモリコントローラに通知する。許容応答期間内にメモリコントローラが応答せず、コマンドがＩ／Ｏコントローラに対する正規コマンドでない場合は、Ｉ／Ｏコントローラは応答しない。Ｉ／Ｏコントローラは不正コマンドフラグを設定し、不正コマンドが検出されたことをメモリコントローラにライン［Ｃ］で通知する。
【００４５】
ホストには単一のカードと見えながら機能するように、すべてのモジュールに共通なコマンドチップセレクト関連のコマンド（ＣＭＤ７）の処理は、相対カードアドレスの設定に使用されるコマンド（ＣＭＤ３）についての前の段落で説明した処理と同様に行われる。
【００４６】
ホストから／ホストへのメモリモジュールへ／メモリモジュールからのデータの転送中、Ｉ／Ｏモジュールから割り込みを発生させることができる。割り込み有効期間中にのみ割り込みの送信を許容するために、メモリコントローラは有効なメモリ割り込み期間をライン［Ａ］でＩ／Ｏに通知する。「実際の」割り込み期間の前に割り込み期間の通知を行うので、割り込み期間を極めて正確にすることができる。これは、メモリコントローラからＩ／Ｏコントローラへの経路遅延（パッド遅延、コネクタ遅延などによる）を見越して行われる。
【００４７】
コマンドにＣＲＣエラーがあると、対応するエラーフラグが両コントローラに設定され、どちらのコントローラも応答しない。ＳＤ仕様によると、次のコマンドへの応答によってＣＲＣエラービットが通知され、ＣＲＣエラーフラグへの応答としてカードからの次のコマンド応答が返される。次のどちらかの場合は、ＣＲＣフラグが一方のコントローラにおいて設定解除される。１）そのコントローラが応答としてＣＲＣエラーを返した場合、または２）応答期間中にそのコントローラがカード上のもう一方のコントローラからのコマンド応答通知をライン［Ｂ］で検出した場合である。
【００４８】
一方のコントローラが不正コマンドを検出すると、このコントローラは自身の不正コマンドフラグを設定し、応答しない。ＳＤ仕様によると、次のコマンドへの応答によって不正コマンドエラーを通知する必要がある。したがって、もう一方のコントローラもライン［Ｃ］を使用してその不正フラグを設定する。不正フラグを設定したコントローラは、ライン［Ｃ］を「０」に駆動する。ライン［Ｃ］で「０」への変化を検出すると、もう一方のコントローラがその不正フラグを設定する。その後、両コントローラは、ＣＲＣエラーの場合についての最終段落に記載されているように振る舞う。不正コマンドフラグへの応答として、カードから次のコマンド応答が返される。次のどちらかの場合は、不正コマンドフラグは設定解除される。１）そのコントローラが応答として不正コマンド応答を返した場合、または２）応答期間中にそのコントローラがカード上のもう一方のコントローラからのコマンド応答通知をライン［Ｂ］で検出した場合である。両カードがそれぞれの不正コマンドフラグを設定解除すると、両カードはそれぞれのライン［Ｃ］のドライバを入力モードに設定する。ライン［Ｃ］についての各コントローラに対する１セットの「ルール」は、以下のように要約することができる。
ａ）自身の不正フラグを（不正コマンドの受信後に）設定した場合には、ライン［Ｃ］を「低」にアサートする。
ｂ）自身の不正フラグを設定解除したときは、ライン［Ｃ］をアサート解除する（入力モードになる）。
ｃ）不正コマンドが検出されたか、またはライン［Ｃ］で「１」から「０」への変化が検出された場合は、不正フラグを設定する。
ｄ）応答として不正コマンド応答（ＳＤモードではＲ１、Ｒ５、またはＲ６、或いはＳＰＩモードではＲ１、Ｒ２、Ｒ３、またはＲ５）を返した場合、または応答期間中にＣＭＤ  ＲＥＳＰＯＮＤをライン［Ｂ］で検出した場合は、不正フラグを設定解除する。
【００４９】
本発明のさまざまな態様を特定の実施形態に関して説明してきたが、本発明は添付の特許請求の範囲の全範囲内においてその権利が保護されるべきことが理解できよう。
【図面の簡単な説明】
【００５０】
【図１ａ】不揮発性メモリモジュールおよび入出力モジュールが１枚のコンビカードの実施形態で使用されるシステムを示す。
【図１ｂ】不揮発性メモリモジュールおよび入出力モジュールが２枚のカードの実施形態で使用されるシステムを示す。
【図２】一例としてのカードおよびこのカードが挿入されるシステムソケットのピンの割り当てを示す。
【図３】メモリ／入出力コンビカードの例示的な構成のブロック図である。
【図４ａ】Ｉ／Ｏコントローラがメモリコントローラに対してホストデータを無視するように指示するときのＳＰＩモードでのライン［Ａ］の使用法の概略図である。
【図４ｂ】メモリコントローラがＩ／Ｏコントローラに対してホストデータを無視するように指示するときのＳＰＩモードでのライン［Ａ］の使用法の概略図である。
【図５】ＳＰＩモードでのライン［Ａ］のバスタイミング図である。
【図６】タイミング図の記号の表である。
【図７】メモリコントローラがＩ／Ｏコントローラに対して有効な割り込み期間を通知するときのＳＤモードでのライン［Ａ］の使用法の概略図である。
【図８】ＳＤ広幅バスモードでのライン［Ａ］のバスタイミング図である。
【図９】第２のカードが装着されていることを第１のカードのコントローラに対してコマンド応答期間外に通知するときのライン［Ｂ］の使用法の概略図である。
【図１０ａ】Ｉ／Ｏコントローラが応答していることをメモリコントローラに通知するときのライン［Ｂ］の使用法の概略図である。
【図１０ｂ】メモリコントローラが応答していることをＩ／Ｏコントローラに通知するときのライン［Ｂ］の使用法の概略図である。
【図１１】ライン［Ｂ］上のセンス期間およびドライブ期間のバスタイミング図である。
【図１２】不正コマンドフラグを設定するように一方のコントローラが別のコントローラに指示するときのライン［Ｃ］の使用法のブロック図である。
【図１３】メモリコントローラに対する不正コマンドとその後の正規コマンドのライン［Ｃ］のバスタイミング図である。
【図１４】カード検出ロジックを制御するためにライン［Ｂ］と併用されるライン［Ｃ］のバスタイミング図である。
【図１５】例示的なバスタイミング図の表である。
【図１６】ＳＤモードでの制御ライン［Ａ］のタイミング図である。
【図１７】ＳＤおよびＳＰＩモードでの制御ライン［Ｂ、Ｃ］、およびＳＰＩモードでのライン［Ａ］のタイミング図である。
【図１８】ＳＤモードでのライン［Ａ］のパラメータの表である。
【図１９】ＳＤおよびＳＰＩモードでのライン［Ｂ、Ｃ］、およびＳＰＩモードでのライン［Ａ］のパラメータの表である。
【図２０】コントローラ間インターフェイスのピンの記述である。
【図１ａ】
2007535021.tif 000003
【図１ｂ】
2007535021.tif 000004
【図２】
2007535021.tif 000005
【図３】
2007535021.tif 000006
【図４ａ】
2007535021.tif 000007
【図４ｂ】
2007535021.tif 000008
【図５】
2007535021.tif 000009
【図６】
2007535021.tif 000010
【図７】
2007535021.tif 000011
【図８】
2007535021.tif 000012
【図９】
2007535021.tif 000013
【図１０ａ】
2007535021.tif 000014
【図１０ｂ】
2007535021.tif 000015
【図１１】
2007535021.tif 000016
【図１２】
2007535021.tif 000017
【図１３】
2007535021.tif 000018
【図１４】
2007535021.tif 000019
【図１５】
2007535021.tif 000020
【図１６】
2007535021.tif 000021
【図１７】
2007535021.tif 000022
【図１８】
2007535021.tif 000023
【図１９】
2007535021.tif 000024
【図２０】
2007535021.tif 000025
【手続補正書】
【提出日】平成17年4月8日(2005.4.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ホストシステムに接続可能な電子回路カードにおいて、
第１のコントローラを含む第１のモジュールと、
第２のコントローラを含む第２のモジュールと、
前記第１のコントローラおよび前記第２のコントローラの両方を並列に接続するバス構造であって、前記カードがホストに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のモジュールとの間でやり取りすることができるバス構造と、
前記２つのモジュールがホストには単一ユニットとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラとの間に接続される１つまたは複数の制御ラインと、
を備えるホストシステムに接続可能な電子回路カード。
【請求項２】
前記モジュールの一方は、メモリモジュールである請求項１記載のカード。
【請求項３】
前記モジュールの一方は、入出力モジュールである請求項１記載のカード。
【請求項４】
前記カードは、機能的および機械的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項１記載のカード。
【請求項５】
前記制御ラインの数は、３本である請求項４記載のカード。
【請求項６】
前記モジュールは、ホストと複数のプロトコルで対話することができる請求項１記載のカード。
【請求項７】
前記複数のプロトコルは、ＳＤプロトコルを含む請求項６記載のカード。
【請求項８】
前記複数のプロトコルは、ＳＰＩプロトコルを含む請求項６記載のカード。
【請求項９】
前記複数のプロトコルは、ＭＭＣプロトコルを含む請求項６記載のカード。
【請求項１０】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項１記載のカード。
【請求項１１】
前記コマンドは、前記モジュールの一方によって受け付けられるが、他方によって受け付けられないコマンドを１つまたは複数含む請求項１記載のカード。
【請求項１２】
前記カードは、前記ホストに接続されているときに、前記モジュールの両方が同じ相対カードアドレスによって識別される請求項１記載のカード。
【請求項１３】
前記モジュールの両方は、同じチップセレクト信号に反応する請求項１記載のカード。
【請求項１４】
前記コントローラの一方は、もう一方のコントローラに、バス構造上のデータを無視するように前記制御ラインで指示することができる請求項１記載のカード。
【請求項１５】
前記コントローラの一方は、もう一方のコントローラに、割り込み信号の発行許容期間を前記制御ラインで通知することができる請求項１記載のカード。
【請求項１６】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドの受信を前記制御ラインで通知することができる請求項１記載のカード。
【請求項１７】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドフラグを設定解除するように前記制御ラインで指示することができる請求項１６記載のカード。
【請求項１８】
前記コントローラの一方は、もう一方のコントローラに、エラーフラグを設定解除するように前記制御ラインで指示することができる請求項１記載のカード。
【請求項１９】
前記第１のコントローラに接続されていることを前記第２のコントローラが前記第１のコントローラに前記制御ラインで通知することができる請求項１記載のカード。
【請求項２０】
前記制御ラインの数は、３本である請求項１記載のカード。
【請求項２１】
電子回路カードシステムにおいて、
第１のコントローラを含む、ホストに接続可能な第１のカードと、
第２のコントローラを含む、前記第１のカードに接続可能な第２のカードと、
前記第１および第２のカードが接続されているときに、前記第１のコントローラおよび前記第２のコントローラの両方を並列に接続するバス構造であって、前記カードの両方が接続され、かつ前記第１のカードがホストに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のコントローラとの間でやり取りするためのバス構造と、
前記第１および第２のカードが接続されているときに、前記２つのカードがホストには単一のカードとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラとの間に接続される１つまたは複数の制御ラインと、
を備える電子回路カードシステム。
【請求項２２】
前記カードの一方は、メモリモジュールを収容する請求項２１記載のシステム。
【請求項２３】
前記カードの一方は、入出力モジュールを収容する請求項２１記載のシステム。
【請求項２４】
前記第１のカードは、機能的および機械的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項２１記載のシステム。
【請求項２５】
前記制御ラインの数は、３本である請求項２４記載のシステム。
【請求項２６】
前記第２のカードは、機能的にＳＤカード規格に準拠する請求項２１記載のシステム。
【請求項２７】
前記第２のカードは、機能的にＳＤ  ＩＯカード規格に準拠する請求項２１記載のシステム。
【請求項２８】
前記カードは、ホストと複数のプロトコルで対話することができる請求項２１記載のシステム。
【請求項２９】
前記複数のプロトコルは、ＳＤプロトコルを含む請求項２８記載のシステム。
【請求項３０】
前記複数のプロトコルは、ＳＰＩプロトコルを含む請求項２８記載のシステム。
【請求項３１】
前記複数のプロトコルは、ＭＭＣプロトコルを含む請求項２８記載のシステム。
【請求項３２】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項２１記載のシステム。
【請求項３３】
前記複数のコマンドは、前記コントローラの一方によって受け付けられるが、他方のコントローラによって受け付けられないコマンドを１つまたは複数含む請求項２１記載のシステム。
【請求項３４】
前記第１のカードがホストに接続され、かつ前記第２のカードが前記第１のカードに接続されているときに、前記カードの両方が同じ相対カードアドレスによって識別される請求項２１記載のシステム。
【請求項３５】
前記カードの両方は、同じチップセレクト信号に反応する請求項２１記載のシステム。
【請求項３６】
前記コントローラの一方は、もう一方のコントローラに、バス構造上のデータを無視するように前記制御ラインで指示することができる請求項２１記載のシステム。
【請求項３７】
前記コントローラの一方は、もう一方のコントローラに、割り込み信号の発行許容期間を前記制御ラインで通知することができる請求項２１記載のシステム。
【請求項３８】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドの受信を前記制御ラインで通知することができる請求項２１記載のシステム。
【請求項３９】
前記コントローラの一方は、もう一方のコントローラに、不正コマンドフラグを設定解除するように前記制御ラインで指示することができる請求項３８記載のシステム。
【請求項４０】
前記コントローラの一方は、もう一方のコントローラに、エラーフラグを設定解除するように前記制御ラインで指示することができる請求項２１記載のシステム。
【請求項４１】
前記第１のコントローラに接続されていることを前記第２のコントローラが前記第１のコントローラに前記制御ラインで通知することができる請求項２１記載のシステム。
【請求項４２】
前記制御ラインの数は、３本である請求項２１記載のシステム。
【請求項４３】
ホストシステムに接続可能な第１の電子回路カードにおいて、
第１のコントローラを含む第１のモジュールと、
第２のコントローラを含む第２のモジュールを有する、第２の電子回路カードを装着するためのコネクタと、
前記第１のコントローラと、前記第２のコントローラを接続するためのコネクタとを並列に接続するバス構造であって、前記第１のカードがホストと前記第２のカードとに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のモジュールとの間でやり取りするためのバス構造と、
前記２つのモジュールがホストには単一のユニットとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラを接続するためのコネクタとの間に接続される１つまたは複数の制御ラインと、
を備えるホストシステムに接続可能な第１の電子回路カード。
【請求項４４】
前記カードは、機能的および機械的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項４３記載のカード。
【請求項４５】
前記制御ラインの数は、３本である請求項４３記載のカード。
【請求項４６】
前記カードは、ホストと複数のプロトコルで対話することができる請求項４３記載のカード。
【請求項４７】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項４３記載のカード。
【請求項４８】
第２の電子回路カードに接続可能な第１の電子回路カードにおいて、
第１のコントローラを含む第１のモジュールと、
第２のコントローラを含む第２のモジュールを有し、ホストシステムに接続可能な第２の電子回路カードを装着するためのコネクタと、
前記第１のコントローラと、前記第２のコントローラを接続するための前記コネクタとを並列に接続するバス構造であって、前記第１のカードが前記第２のカードに接続され、かつ前記第２のカードがホストに接続されているときに、データおよびコマンドを前記ホストと前記第１および第２のモジュールとの間でやり取りするためのバス構造と、
前記２つのモジュールがホストには単一のユニットとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラを接続するためのコネクタとの間に接続される１つまたは複数の制御ラインと、
を備える第２の電子回路カードに接続可能な第１の電子回路カード。
【請求項４９】
前記カードは、機能的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカード規格とＳＤ  ＩＯカード規格の両方に準拠する請求項４８記載のカード。
【請求項５０】
前記カードは、機械的にＳＤカード規格に準拠しない請求項４９記載のカード。
【請求項５１】
前記制御ラインの数は、３本である請求項４８記載のカード。
【請求項５２】
前記カードは、ホストと複数のプロトコルで対話することができる請求項４８記載のカード。
【請求項５３】
前記バス構造は、ＳＤカードおよびＳＤ  ＩＯカード規格に準拠する請求項４８記載のカード。
【請求項５４】
システムにおいて、
ホストと、
第１のコントローラを含む第１のモジュールを有し、前記ホストシステムに接続可能な第１の電子回路カードと、
第２のコントローラを含む第２のモジュールと、
前記第１および第２のモジュールがホストに接続されているときに、前記第１のコントローラおよび前記第２のコントローラの両方を並列に接続するバス構造であって、データおよびコマンドを前記ホストと前記第１および第２のコントローラとの間でやり取りすることができるバス構造と、
前記第１および第２のモジュールがホストに接続されているときに、前記２つのモジュールがホストには単一カードとして見えながらそれぞれ独立してホストと対話することができるように、信号をやり取りするために前記第１のコントローラと前記第２のコントローラとの間に接続される１つまたは複数の制御ラインと、
を備えるシステム。
【請求項５５】
前記第１の電子回路カードは、前記第２のモジュールをさらに含む請求項５４記載のシステム。
【請求項５６】
前記第２のカードは、機能的にＳＤカード規格、ＳＤ  ＩＯカード規格、またはＳＤカードとＳＤ  ＩＯカード規格の両方に準拠する請求項５５記載のシステム。
【請求項５７】
前記第２のカードは、機械的にＳＤカード規格に準拠しない請求項５４記載のシステム。
【請求項５８】
前記第２のモジュールを含む第２の電子回路カードをさらに備え、前記第２のカードがコネクタを介して前記第１のカードに接続され、前記第１のカードを介して前記ホストに接続される請求項５４記載のシステム。
【国際調査報告】
2007535021.tif 000026
2007535021.tif 000027