(57)【要約】デバイスが、成長面（１２２）、成長マスク（１３２）、成長導波コアメサ（１４０）およびクラッド層（１６０）を有する光電子デバイスまたは透明な導波デバイスである。成長マスクは、成長面上に配置されており、細長い成長窓を画定する。光導波コアメサは、成長窓内に配置されており、台形の断面形状を有している。クラッド層は、光導波コアメサを覆い、成長マスクの少なくとも一部上に延びている。このようなデバイスは、成長面（１２２）を有するウェハ（１１０）を設け、光導波コアメサ（１４０）をマイクロ選択領域成長によって第１の温度で成長面上に成長させ、さらに、光導波コアメサを、第１の温度より低い第２の温度でクラッド材料（１６０）で覆うことによって製造する。
2007533120.tif 000002
【特許請求の範囲】
【請求項１】
成長面（１２２）、
前記成長面上に設けられた、細長い成長窓を画定する成長マスク（１３４）、
前記成長窓内に配置され、台形の断面形状を有する光導波コアメサ（１４０）、および
前記光導波コアメサを覆い、前記成長マスクの少なくとも一部上に延びるクラッド層（１６０）を備えているデバイス。
【請求項２】
前記成長面が［１００］結晶配向を有しており、
前記光導波コアメサが、［１１１］結晶配向を有するサイドウォールを有している、請求項１に記載のデバイス。
【請求項３】
前記成長マスクが、前記成長面の［０１１］結晶配向に平行に整列された向かい合うエッジを有している、請求項２に記載のデバイス。
【請求項４】
前記光導波コアメサが、構造内で均一であり、前記クラッド層より大きな屈折率を有している、請求項１から１までのいずれか１項に記載のデバイス。
【請求項５】
前記デバイスが、光電子デバイスであり、
前記光導波コアメサが、量子井戸構造（１５４）を有している、請求項１から４までのいずれか１項に記載のデバイス。
【請求項６】
前記クラッド層が第１のクラッド層であり、
前記デバイスが、第２のクラッド層（１２０）をさらに有しており、
前記成長面が、前記第２のクラッド層の表面である、請求項１から５までのいずれか１項記載のデバイス。
【請求項７】
成長面（１２２）を有するウェハ（１１０）を準備し、
第１の成長温度で、前記成長面上に光導波コアメサ（１４０）をマイクロ選択領域成長により成長させ、
前記第１の成長温度より低い第２の成長温度で、前記光導波コアメサをクラッド材料（１６０）で覆う、デバイスの製造方法。
【請求項８】
前記光学導波コアメサが、幅（ｗ）のサイドウォールを有し、
前記第１の成長速度が、吸着原子が前記サイドウォールの幅よりも大きな表面拡散長を有するような温度であり、
前記第２の成長速度が、吸着原子が前記サイドウォールの幅よりも小さな表面拡散長を有するような温度である、請求項７に記載の方法。
【請求項９】
前記クラッド材料の副層（１６２）を、光導波コアメサ上にマイクロ選択領域成長によって成長させることをさらに含む、請求項７または８に記載の方法。
【請求項１０】
前記クラッド材料の副層を成長させることが、成長温度を、前記第１の温度と前記第２の温度との間の中間の温度に設定することを含む、請求項９に記載の方法。
【請求項１１】
前記光導波コアメサを成長させることが、
前記成長面上に、細長い成長窓（１３４）を画定する成長マスク（１３２）を形成すること、および
前記光導波コアメサを、前記成長窓内で成長させることを含む、請求項１から１０のいずれか１項に記載の方法。
【請求項１２】
成長チャンバを準備し、
前記成長チャンバ内に前記ウェハを配置し、
前記光導波コアメサを成長させ、前記ウェハを前記成長チャンバから取り出すことなく被覆を実施する、請求項１から１１のいずれか１項に記載の方法。
【発明の詳細な説明】
【背景技術】
【０００１】
光電子デバイスは、遠隔通信、データ保存および情報伝達を含む多くの用途で使用されている。光電子デバイスの特定のタイプ、例えばレーザダイオード、光電子変調器、半導体光学増幅器、半導体利得媒体などは、光導波路内に配置された活性領域を有している。光導波路は、典型的には、異なる構造を組み込んでおり、横方向、つまりその上にデバイスを製造する基板の主平面に対して平行方向に、かつ横断方向、つまり基板の主平面に対して直交方向に光を導く。横断方向には、活性領域の半導体材料と活性層を挟んでいるクラッド層との間の屈折率コントラストがあることによって光が導かれる。横方向には、クラッド層および活性層を含む層構造内で少なくとも部分的に画定されているリッジ導波構造または埋め込みヘテロ構造導波路によって光が導かれる。
【０００２】
遠隔通信での用途では、最もよく用いられている横方向の導波構造は、埋め込みヘテロ構造である。埋め込みへテロ構造は、活性領域で大きな屈折率コントラストを提供するので、リッジ導波構造よりも有利である。これによって、基本光モードと活性領域との高度の空間的なオーバーラップを保ちながらも、光導波路を極めて幅狭にすることができる。これによって、次のような利点、例えば、レーザにおいてしきい値電流が低いこと、半導体光学増幅器および光利得媒質において動作電流がより低いこと、また光変調器および直接変調レーザにおいて容量が小さく、よって変調速度が大きいこと得られる。
【０００３】
埋め込みヘテロ構造横方向導波路を組み込んでいる光電子デバイスを製造するための典型的なプロセスを、図１Ａ〜１Ｃに示す。まず、数百もしくは数千の光電子デバイスが作られる層構造１０を成長させる。図１Ａ〜１Ｃは、単一の光電子デバイスが製造される層構造１０の一部の側面図である。図１Ａに、基板１８上に成長させたｎ型クラッド層１２、非ドープ活性領域１４およびｐ型クラッド層１６を示す。これらの層を、有機金属気相エピタキシー（ＯＭＶＰＥ）としても知られる有機金属化学蒸着（ＭＯＣＶＤ）によって成長させる。
【０００４】
層構造１０の材料は、ＩＩＩ−Ｖ族半導体であり、典型的には、インジウム、ガリウム、ヒ素およびリンのような元素からなっている。クラッド層１２および１６の半導体材料は、活性層１４より小さい屈折率を有している。ｎ型クラッド層１２の厚みは約２μｍであるが、層構造１０におけるｐ型クラッド層１６の厚みは、約２００ｎｍ〜４００ｎｍにすぎない。
【０００５】
活性領域１４内には、１つ以上の量子井戸からなる量子井戸構造２０が配置されている。各量子井戸は、より高いバンドギャップの半導体材料からなるバリア層の間に挟まれている低バンドギャップ半導体材料の量子井戸層によって画定されている。
【０００６】
図１Ａには、ｐ型クラッド層１６の表面上に堆積させたマスク２２も示す。マスクの材料は、典型的には二酸化シリコンである。マスク２２は、図１Ａに示すように、ｙ方向に細長く、その幅は典型的には約１〜８μｍである。
【０００７】
次に、層構造１０を成長チャンバから取り出し、２つのエッチングプロセスにかけ、図１Ｂに示すように層構造にメサ２４を画定する。その場合、まず、反応イオンエッチング（ＲＩＥ）を用いて、ｐ型クラッド層１６、活性層１４およびｎ型クラッド層１２の、マスク２２によって保護されていない部分を除去する。ＲＩＥは、エッチングにさらされる層のエッジを傷つけてしまう。このような損傷したエッジによって、最終的に得られる光電子デバイスの効率が著しく損なわれる。したがって、層構造１０に対してウェットエッチングをさらに行い、このウェットエッチングにより、ｐ型クラッド層１６、活性領域１４およびｎ型クラッド層１２の損傷したエッジを除去する。ウェットエッチングプロセスは、さらに、メサ２４からのマスク２２の張出し部を画定する。図１Ｂには、両エッチングプロセス後の層構造１０を示す。
【０００８】
次に、層構造１０を成長チャンバに戻し、図１Ｃに示すように、活性層１４の材料より低い屈折率を有する高抵抗性のＩＩＩ−Ｖ族半導体材料のオーバーグロース（overgrowth）２６を、ＭＯＣＶＤによって層構造上にエピタキシャル成長させる。このオーバーグロース２６は、基板１８およびメサ２４のサイドウォールの露出した表面上に成長するが、マスク２２上には成長しない。したがって、オーバーグロース２６は、隣接するメサ間の層構造にエッチングにより形成された空洞を充填する。オーバーグロースの堆積は、その成長面がｐ型クラッド層１６の上表面に達するまで続ける。
【０００９】
クラッド層１２および１６の材料がインジウムリン（ＩｎＰ）である層構造１０の態様においては、典型的なオーバーグロース２６の材料は、鉄でドープされたインジウムリン（ＩｎＰ：Ｆｅ）である。オーバーグロースの材料の屈折率は、活性領域１４の材料よりも約０．２小さい。オーバーグロースの材料は、鉄（Ｆｅ）でドープされており、その導電性が低減されている。
【００１０】
次に、層構造１０を成長チャンバから取り出し、別のウェットエッチングプロセスにかけ、ｐ型クラッド層１６の表面からマスク２２を除去する。
【００１１】
続いて、層構造１０を成長チャンバに戻し、図１Ｃに示すように、追加のｐ型クラッド層材料２８を、露出したｐ型クラッド層１６およびオーバーグロース２６上に成長させる。ｐ型クラッド層１６およびこのｐ型クラッド層１６上に成長させた追加のｐ型クラッド層材料の一部は共に、ｐ型クラッド層３０を構成する。このｐ型クラッド層は、典型的には、ｎ型クラッド層１２と同じ、つまり約２μｍの厚みを有している。
【００１２】
ｐコンタクト層（図示せず）を、ｐ型クラッド層３０の上表面上に成長させ、電極層（図示せず）を、基板１８の下表面およびｐコンタクト層の露出した表面に堆積させる。次に、電極層をパターン形成し、電極を画定する。続いて、層構造１０を単一化して（１つ１つばらばらにして）個々の光電子デバイスにする。
【００１３】
上述の埋め込みヘテロ構造導波路によって、性能に関する利点がもたらされるものの、上述の製造方法は、複雑でかつ制御が難しい。特に、活性領域１４においてｐ型材料、非ドープ材料およびｎ型材料の層によって形成されているｐ−ｉ−ｎ接合を貫通するようにエッチングを行うので、低損傷エッチングプロセスを使用して層構造をエッチングすることが必要となる。キャリアの状態が、メサのエッチングされたサイドウォールにおける構造的な欠陥に関係することは、極めて不都合である。さらに、この方法では、活性領域１４の幅、つまり図１Ａに示す活性領域のｘ方向の寸法は、エッチングプロセスによって画定される。活性領域の幅は、正確に画定しなくてはならない。狭すぎる場合、利得が不十分となるかまたはしきい値電流が過度に高くなる。広すぎる場合、光電子デバイスがマルチ光モードで動作可能となってしまい、これは、多くの用途で望ましくない。最後に、この方法では、オーバーグロース２６が、その上で追加のｐ型クラッド層材料２８を成長させるのに適度に平坦な表面をもたらすことが保証されるように、メサ２４のマスク２２に対するアンダーカット輪郭形状を正確に制御しなくてはならない。
【００１４】
長波長の遠隔通信での用途に利用される光電子デバイスは、量子井戸層の材料としてインジウムガリウムヒ素リン（ＩｎＧａＡｓＰ）を含む。量子井戸層の材料としてＩｎＧａＡｓＰの代わりに、アルミニウムインジウムガリウムヒ素（ＡｌＩｎＧａＡｓ）を使用すると、光電子デバイスの高い温度特性が向上する。しかし、量子井戸層の材料としてＡｌＩｎＧａＡｓを使用することによって、埋め込みヘテロ構造導波構造の製造は著しく難しくなる。これは、量子井戸層の材料中にアルミニウムが存在すると、ウェットエッチング中、メサ２４のサイドウォール上に酸化物の安定層が形成されるからである。ＩｎＧａＡｓＰをエッチングする場合に、より不安定なインジウムおよびガリウムの酸化物が形成されるのとは異なり、アルミニウム酸化物は、オーバーグロース２６の成長前にＭＯＣＶＤ成長チャンバ内で熱的に脱着させることができない。アルミニウム酸化物層はメサのサイドウォール上に残り、メサとオーバーグロース２６との間の界面の品質を劣化させてしまう。
【００１５】
露出したメサ２４のサイドウォールの損傷の問題は、エッチングプロセス後、エッチングステーションから成長チャンバへウェハを移す必要性があることにより、さらに深刻となる。メサのサイドウォールが曝される周囲大気は、典型的には、水蒸気および酸素を含む。水蒸気および酸素は、メサのサイドウォール上で酸化物形成をさらに引き起こしうる。
【００１６】
メサのサイドウォール上で形成される安定の酸化アルミニウムに関する問題に対しては、様々な手段が提案されている。例えば、Bertoneらによる、Etching of InP-based MQW Structure in a MOCVD reactor by Chlorinated Compounds, 195 J. CRYST. GROWTH, 624 (1998)に記載されているように、インサイトゥのエッチングを使用することができる。しかし、この手段は、高価であり実施が難しく、また、別のデバイスに対する製造プロセスと適合性がない場合がある。
【００１７】
K, Kudoらによる、Densely Arrayed Eight-Wavelength Semiconductor Lasers Fabricated by Microarray Selective Epitaxy, 5 IEEE J. SEL. TOP. QUANTUM ELECTRON,, 428 (1999)は、マイクロ選択領域成長（micro-selective area growth）を使用して埋め込みへテロ構造のアレイを製造する方法を開示している。このプロセスを図２Ａ〜２Ｃに示す。図２Ａに、ｎ型クラッド層６２を上に成長させた基板６８を示す。続いて、光電子デバイスの活性領域６４を追加的に構成する光導波コアメサ８０を、ｎ型クラッド層６２の表面上にマイクロ選択領域成長によって成長させる。光導波コアメサ８０は、２つの細長いマスクパターン８４によって画定される細長い窓８２内で成長する。光導波コアメサは、台形の断面形状を有しており、図示のｙ方向に延びている。
【００１８】
埋め込みヘテロ構造レーザの活性領域を含む光導波コアメサの製造のためにマイクロ選択領域成長を用いることによって、活性領域の寸法の正確度が向上する。さらに、マイクロ選択領域成長を用いることによって、光導波コアメサは、活性領域を貫通してエッチングを行うことなく形成される。しかし、ｐ型クラッド層材料を含む光導波コアメサ８０を覆うためには、第２のマイクロ選択領域成長プロセスを用いる。第２のマイクロ選択領域成長プロセスでは、成長チャンバからウェハを取り出し、マスクパターン８６をエッチングして、窓８２の幅を拡張する。図２Ｂに、図２Ａに示すマスクパターン８４をエッチングすることによって得られる、狭いマスクパターン８８および拡張窓８６を示す。
【００１９】
次に、ウェハを成長チャンバに戻し、図２Ｃに示すように、ｐ型クラッドメサ９０を光導波コアメサ８０上に成長させる。クラッドメサ９０は、マイクロ選択領域成長によって、狭められたマスクパターン８８によってｎ型クラッド層６２の表面上に画定された拡張窓８６に成長させる。クラッドメサ９０は、台形の断面形状を有しており、光導波コアメサ８０のサイドウォールおよび上表面を覆う。
【００２０】
このように、マイクロ選択領域成長を用いて埋め込みヘテロ構造光電子デバイスを製造することによって、活性層自体を貫通してエッチングするする必要はなくなるが、Kudoらにより開示されているような介在エッチングプロセスを含むマイクロ選択領域成長プロセスを用いる場合、上記の問題の完全な解決策は提供されない。マスクパターンをエッチングするためにウェハを成長チャンバから取り出さなければならないので、光導波コアメサのサイドウォールが周囲大気に曝され、サイドウォールで安定な酸化物が形成される、もしくはサイドウォールが他の損傷を受ける可能性がある。さらに、光導波コアメサのサイドウォールは、マスクパターンをエッチングするために使用されるエッチャントに晒される。これによって、特に量子井戸構造がアルミニウムを含む場合、安定な酸化物が形成されるか、もしくは光導波コアメサのサイドウォールが別の損傷を被ることがある。Kudoらにより開示されているデバイスは、ＩｎＧａＡｓＰの量子井戸層を有している。
【００２１】
さらに、Kudoらによって開示のプロセスにより製造される光電子デバイスの電極間容量は大きく、これは、クラッドメサ９０のかなりの領域がｎ型クラッド層６２に当接しているからである。最後に、クラッドメサ９０の上表面は比較的狭く、その上にｐコンタクト電極を形成するのは難しい。
【００２２】
したがって、埋め込みヘテロ構造の製造プロセスの上述の欠点を有していない、埋め込みヘテロ構造横方向導波構造を組み込んでいる光導波路および光電子デバイスを製造する手法が必要とされている。また、光導波コアがアルミニウムを含む埋め込みヘテロ構造光導波路および光導波コアを製造する手法手法が必要とされている。最後に、埋め込みヘテロ構造横方向導波構造の上述の欠点を有さない、埋め込みヘテロ構造横方向導波構造を組み込んでいる光導波路および光デバイスが必要とされている。
【発明の開示】
【００２３】
本発明は、第１には、成長面、成長マスク、光導波コアメサおよびクラッド層を備えている光導波路または光電子デバイスを提供する。成長マスクを成長面上に配置し、細長い成長窓を画定する。光導波コアメサは、成長窓内に配置され、台形の断面形状を有している。クラッド層は、光導波コアメサを覆い、成長マスクの少なくとも一部上に延びている。
【００２４】
本発明は、第２には、デバイスの製造方法であって、成長チャンバを準備し、成長面を有するウェハを設け、製造プロセスを成長チャンバ内で行う、製造方法を提供する。この製造プロセスは、光導波コアメサを、マイクロ選択領域成長によって成長面上に成長させることを含み、光導波コアメサの製造後にウェハを成長チャンバから取り出す必要なしに、光導波コアメサをクラッド材料で覆うことを含む。
【００２５】
光導波コアメサの上表面上に加えサイドウォール上にもクラッド層材料が成長し、クラッド材料の成長前にエッチングプロセスを行う必要のない成長条件下でクラッド材料の成長を行うことによって、成長チャンバから基板を取り出すことなくクラッド材料を成長させる。さらなるプロセスのために最終的に成長チャンバからデバイスを取り出した時、光導波コアメサのサイドウォールは、光導波コアメサを覆うクラッド材料によってエッチャントおよび大気による汚染から保護される。
【００２６】
本発明は、第３には、デバイスの製造方法であって、成長面を有するウェハを設け、第１の成長温度でマイクロ選択領域成長によって光導波コアメサを成長面上に成長させ、第１の成長温度より低い第２の成長温度で光導波コアメサをクラッド材料で覆う、方法を提供する。
【００２７】
光導波コアメサは、より低い成長温度でクラッド材料で覆われるので、クラッド材料を光導波コアメサのサイドウォール上に成長させることが可能となり、クラッド材料の成長前にエッチングプロセスを行う必要はない。
【発明を実施するための最良の形態】
【００２８】
本発明は、マイクロ選択領域成長によって成長させた光導波コアメサがエッチャントおよび／または大気に曝されることによって生じる問題を、ｐ型クラッド層の成長前にマスク窓を広げることなく回避できるという認識に基づいている。本発明によれば、ｐ型クラッド層を、ｐ型クラッド層材料の成長が、光導波コアメサの上表面上に加えサイドウォール上にも成長するような成長条件下で行う。本発明の一態様によれば、ｐ型クラッド層材料の薄層を光導波コアメサの上表面上に成長させた後、成長温度を低下させ、その成長温度が、ｐ型クラッド材料の表面マイグレーション長（surface migration length）がメサのサイドウォールの幅より小さくなる温度とする。このような成長条件下で、ｐ型クラッド層材料が、光導波コアメサの上表面上だけでなくサイドウォール上でも成長する。このようにして、ウェハがエッチャントおよび／もしくは雰囲気に曝されるかまたは光導波コアメサのサイドウォールを損傷しうる条件に曝される前に、光導波コアメサのサイドウォールを覆うｐ型クラッド層材料を成長させる。
【００２９】
図３Ａ〜３Ｇに、デバイスを形成するための本発明による方法の例示的な態様を示す。図示の例では、光電子デバイスを製造する。数百または数千の光電子デバイスを、単一のウェハ上に同時に形成する。その後、ウェハを単一化させ、個々の光電子デバイスを得る。方法の別の態様では、透明の導波デバイス、例えば埋め込みヘテロ構造光導波路を製造する。
【００３０】
図３Ａは、ウェハ上に製造された例示的な１つの光電子デバイスの基板１１２を構成する、ウェハ１１０の小さな部分（図３Ｄ）の側面図である。ウェハ１１０の主平面１１４上の結晶配向は［１００］である。図示の例では、ウェハの材料はｎ型インジウムリン（ＩｎＰ）である。
【００３１】
ウェハ１１０を、有機金属化学蒸着（ＭＯＣＶＤ）成長チャンバ（図示せず）のサセプタ（図示せず）上に取り付け、図３Ｂに示すように、ｎ型インジウムリンのｎ型クラッド層１２０を主平面１１４上に成長させる。ｎ型クラッド層の厚みは約２μｍである。ｎ型クラッド層１２０の露出した主平面は成長面１２２となり、この成長面１２２上に光導波コアメサを成長させる。
【００３２】
次に、成長面１２２上にマスク層（図示せず）を堆積させる。一態様では、マスク層の材料は二酸化シリコン（ＳｉＯ２）である。続いて、ウェハ１１０を、成長チャンバから取り出し、フォトリソグラフィを施し、マスク層をパターン形成するようにエッチングして、図３Ｃに示すように成長マスク１３０を画定する。
【００３３】
図３Ｄはウェハ１１０の平面図であり、ウェハ上に成長させたｎ型クラッド層１２０（図３Ｃ）の成長面１２２上に配列させた成長マスク１３０を示す。各成長マスクは、マスクストライプ１３２の対からなっている。図３Ｄは、極めて簡略に、成長マスクを３つしか示していない。特別な態様では、各成長マスク１３０の幅は、約１０〜２５μｍであり、隣接する成長マスクは、ウェハの幅にわたる方向に約１００μｍ〜約５００μｍの範囲の距離で分離されているので、典型的なウェハは、その表面に配列された数百の成長マスクを有している。
【００３４】
マスクストライプ１３２は細長く、成長面１２２の、図示のｙ方向に整列する［０１１］結晶方向に平行に整列された長辺を有している。隣接するマスクストライプ１３２の各対は、細長い成長窓１３４を画定する成長マスク１３０を構成しており、この成長窓内で、マイクロ選択領域成長によって細長い導波コアメサを成長させる。成長窓の幅は、マスクストライプ１３２の対の向かい合うエッジ間のｘ方向の距離によって画定されており、約１μｍ〜約３μｍの範囲、典型的には約１．５μｍ〜約２μｍの範囲にある。成長窓１３４の実際の幅は、製作される光電子デバイスの量子井戸構造の規定幅、つまり、量子井戸構造のｘ方向の規定寸法に依存する。
【００３５】
ウェハ１１０を、ＭＯＣＶＤ成長チャンバに戻し、光導波コアメサ１４０を、マイクロ選択領域成長を用いて成長窓１３４内に成長させる。図示の光電子デバイスの例では、光導波コアメサ１４０は、光電子デバイスの活性領域を提供するように構成されていて、成長面１２２から、ｎ型バッファ層、ホールブロック層、基板側分離層、量子井戸構造、遠隔側分離層および電子ブロック層よりこの順序で形成されている。光導波コアメサの構造は、図４Ｂを参照して以下に詳説する。少なくとも１つの量子井戸は、２つのバリア層（図４Ｂに示す）に挟まれた量子井戸層（図４Ｂに示す）からなっており、量子井戸領域内に配置されている。透明の導波デバイスにおいては、光導波コアメサ１４０は均一で、図４Ｂに示す層を備えていない。
【００３６】
マイクロ選択領域成長による光導波コアメサ１４０の成長時には、ＭＯＣＶＤ成長チャンバに供給される前駆体から形成される半導体材料を、成長マスク１３０上に堆積させる。この半導体材料は、成長マスク上で核形成することはなく、成長窓１３４内で露出した成長面１２２の一部に向かって移動（マイグレーション）する。成長窓で成長する半導体材料は、［１１１］サイドウォールを形成する傾向が強く、その上での成長速度は約ゼロとなっている。したがって、半導体材料は、光導波コアメサ１４０の上表面１４６上で支配的に成長し、光導波コアメサは、成長窓１３４において、図３Ｅに示すように台形の断面形状を有するように成長する。光導波コアメサは、真直ぐで滑らかな［１１１］サイドウォール１４４によって境界決めされる。
【００３７】
半導体材料の吸着原子が、その表面マイグレーション長もしくは表面拡散長（surface diffusion length）が、サイドウォール１４４を構成する［１１１］表面の幅ｗ（図３Ｈ）より大きくなるのに十分な移動度を有するような成長温度で、光導波コアメサ１４０の成長を実施する。表面拡散長がサイドウォール１４４の幅より大きければ、半導体材料はサイドウォール上に実質的には成長しない。
【００３８】
光導波コアメサ１４０を、その規定厚みとなるまで成長させる。次に、成長チャンバに供給されていた前駆体を、ｐ型クラッド層材料のための前駆体に変え、成長温度を、光導波コアメサの成長で用いた温度よりもわずかに低下させる。しかし、この低下させた温度はそれでも、半導体材料の吸着原子の表面拡散長がサイドウォール１４４の幅よりも大きくなる温度より高い。したがって、図３Ｆに示すように、ｐ型クラッド層の副層１６２が、光導波コアメサ１４０の上表面上に成長する。
【００３９】
ｐ型クラッド層の副層１６２の厚みが数十ナノメートルに達したら、成長温度を低下させるが、その温度では、半導体材料の吸着原子の移動度が、その表面移動距離がサイドウォール１４４の幅より小さくなるよう温度となっている。低下させた成長温度でマイクロ選択領域成長を続けるが、半導体材料はなお、成長マスク１３０上では核形成しない。しかし、この低下させた成長温度では、光導波コアメサ１４０の上表面１４６上では支配的な成長は起こらない。結果として、ｐ型クラッド層１６０の残りは、光導波コアメサ１４０の上表面１４６上だけでなく、サイドウォール１４４上でも成長する。
【００４０】
低下させた温度でのｐ型クラッド層１６０の成長は、図３Ｇに示すように、ｐ型クラッド層が規定厚みに達するまで続けられる。ｐ型クラッド層は、サイドウォール１４４上で成長すると、成長マスク１３０の一部上に横方向にさらに延びていく。ｐ型クラッド層は、後に電極を被着することができる平らな主平面１６４を形成する。
【００４１】
ｐ型クラッド層１６０の成長の終了後、ウェハ１１０を成長チャンバから取り出す。ｐ型クラッド層１６０は、光導波コアメサ１４０のサイドウォール１４４を覆い、これによって、サイドウォールを周囲環境から保護する。したがって、ｐ型クラッド層は、ウェハへ適用される後続のプロセス、例えば電極被着、電極のパターニングおよび単一化中に起こる損傷からサイドウォールを保護する。
【００４２】
図４Ａは、本発明による上述の製造方法によって製造された本発明による光電子デバイス１００の例示的な一態様の等角図である。図４Ａは、図示を簡略化するために、光電子デバイス１００の光導波コアメサの層構造を示していない。図４Ｂは、光電子デバイス１００の一部の拡大図であり、光導波コアメサの層構造を示している。
【００４３】
図４Ａを参照すると、光電子デバイス１００は、成長面１２２、成長マスク１３０、光導波コアメサ１４０およびクラッド層１６０からなっている。成長マスク１３０は、成長面１２２上に配置されており、細長い成長窓１３４を画定している。光導波コアメサ１４０は、成長窓内に配置されており、台形の断面形状を有している。クラッド層１６０は、光導波コア１４０および成長マスク１３０の少なくとも一部を覆っている。
【００４４】
図示の例では、成長面１２２は、基板１１２上にエピタキシャル成長させたｎ型クラッド層１２０の主平面である。一態様では、基板１１２の材料は単結晶ｎ型インジウムリン（ＩｎＰ）であり、ｎ型クラッド層１２０は、ｎ型ＩｎＰの層であってかつ約２μｍの厚みを有しており、成長面１２２は［１００］結晶配向を有している。
【００４５】
図示の例では、成長マスク１３０は、細長い長方形のマスクストライプ１３２からなっている。マスクストライプ１３２は、細長い成長窓１３４を画定する互いに向き合う平行のエッジを有する二酸化シリコン（ＳｉＯ２）の領域である。成長窓１３４の幅は、約１μｍ〜約３μｍ、典型的には約１．５μｍ〜約２μｍの範囲にある。成長窓の実際の幅は、量子井戸領域（図４Ｂの１５４）の規定幅、成長面１２２と量子井戸領域との距離、およびサイドウォール１４４と成長面１２２との角度によって決定される。各マスクストライプ１３２の幅は、約３μｍ〜約１１μｍの範囲にある。図示の例では、マスクストライプ１３２の厚みは、約５００ｎｍであり、光導波コアメサ１４０の高さと同様（±１５０ｎｍ）である。成長ストライプの向かい合うエッジは、成長面１２２の［０１１］結晶方向に平行に整列されている。
【００４６】
成長マスク１３０の代替的な材料は、窒化シリコンＳｉ３Ｎ４である。
【００４７】
光導波コアメサ１４０は、ｎ型クラッド層１２０の成長面１２２上に、成長マスク１３０によって画定されている成長窓１３４内に配置されている。光導波コアメサは、ｎ型クラッド層１２０およびｐ型クラッド層１６０のどちらかより高い屈折率を有する１種以上の半導体材料の１つ以上の層からなっている。一態様では、光導波コアメサ１４０とクラッド層１２０および１６０との間の屈折率コントラストは、約−０．２であった。光導波コアメサ１４０は、マイクロ選択領域成長によって製造し、これによりサイドウォール１４４を構成する［１１１］表面が形成されるので、台形の断面形状を有している。
【００４８】
ｐ型クラッド層１６０は、光導波コアメサ１４０および成長マスク１３０の少なくとも一部を覆っている。特に、クラッド層１６０は、光導波コアメサ１４０のサイドウォール１４４と接触している。図示の例では、クラッド層１６０の材料は、ｐ型ＩｎＰである。よって、光導波コアメサ１４０は、ｎ型クラッド層１２０およびｐ型クラッド層１６０によって囲まれており、これらの材料は、光導波コアメサの材料よりも大きな屈折率を有している。よって、光導波コアメサ１４０ならびにクラッド層１２０および１６０が全体として光導波路を構成する。
【００４９】
図示の例では、光導波コアメサ１４０は、光電子デバイス１００の活性領域を提供するように構成されている。図４Ｂに、そのような光導波コアメサ１４０の一例の構造を示す。光導波コアメサ１４０は、ｎ型バッファ層１５１、ホールブロック層１５２、基板側分離層１５３、量子井戸構造１５４、遠隔側分離層１５５および電子ブロック層１５６から、その順序で構成されている。ｎ型バッファ層１５１は、ｎ型クラッド層１２０の成長面１２２上に配置されている。ブロック層１５２および１５６は、分離層１５３および１５５の半導体材料より著しく大きなバンドギャップエネルギーを有している半導体材料の層である。ホールブロック層１５２、分離層１５３および１５５、ならびに電子ブロック層１５６からなる構造は、電流キャリア（つまり、電子およびホール）を量子井戸構造に閉じ込める分離閉じ込めヘテロ構造（ＳＣＨ）１５９を形成している。
【００５０】
ｎ型バッファ層１５１は、厚み約１００ｎｍのｎ型ＩｎＰの層であって、ｎ型クラッド層１２０の成長面１２２上で、成長窓１３４内に成長させたものである。
【００５１】
ホールブロック層１５２は、隣接する層、つまりｎ型バッファ層１５１および基板側分離層１５３の材料よりも大きなバンドギャップエネルギーを有するｎ型半導体材料の層である。一態様では、ホールブロック層１５２は、厚み約４０ｎｍのｎ型アルミニウムインジウムヒ素（ＡｌＩｎＡｓ）の層であった。
【００５２】
基板側分離層１５３は、量子井戸構造１５４のバリア層の材料と同様のバンドギャップエネルギーを有する半導体材料の層である。成長時には、基板側分離層の材料にはドーパントは添加されない。一態様では、基板側分離層１５３は、厚み約５０ｎｍのＡｌＧａＩｎＡｓの層であり、Ａｌ、ＧａおよびＩｎの比はそれぞれ、０．３２５、０．１７５および０．５であった。
【００５３】
量子井戸構造１５４は、Ｎ＋１個のバリア層１５８と交互に配置されているＮ個の量子井戸層１５７からなっており、この場合、Ｎは正の整数である。図示の例では、Ｎ＝７である。量子井戸層の材料は、バリア層の材料より実質的に低いバンドギャップを有している。成長中、量子井戸構造の材料にはドーパントを添加しない。一態様では、量子井戸構造１５４は、それぞれ厚みが約９ｎｍである７つの量子井戸層１５７と、それぞれ厚みが約８ｎｍである８つのバリア層１５８とからなっている。量子井戸構造１５４の材料は、ＡｌＧａＩｎＡｓであって、Ａｌ、Ｇａ、Ｉｎの比は、量子井戸層１５７ではそれぞれ０．１８、０．２２および０．６であり、バリア層１５８中ではそれぞれ０．３２、０．２２および０．４６であった。
【００５４】
遠隔側分離層１５５は、量子井戸構造１５４のバリア層１５８の材料と同様のバンドギャップエネルギーを有する半導体材料の層である。成長中、遠隔側分離層の材料にはドーパントは添加されない。一態様では、遠隔側分離層１５５は、厚み約５０ｎｍのＡｌＧａＩｎＡｓの層であり、Ａｌ、ＧａおよびＩｎの比はそれぞれ、０．３２５、０．１７５および０．５であった。
【００５５】
電子ブロック層１５６は、隣接する層、つまり、遠隔側分離層１５５およびｐ型クラッド層１６０の材料より大きなバンドギャップエネルギーを有するｐ型半導体材料の層である。一態様では、電子ブロック層１５６は、厚み約４０ｎｍのｐ型アルミニウムインジウムヒ素（ＡｌＩｎＡｓ）の層であった。
【００５６】
図４Ａを参照すると、光電子デバイス１００は、基板１１２の、ｎ型クラッド層１２０から離反した表面上に配置されている電極１７２と、ｐ型クラッド層１６０の表面１６４上に配置されている電極１７４と、光導波コアメサ１４０の長手方向軸に直交する向かい合うファセット（facet）１７６および１７８とを有している。ファセット１７６および１７８は、典型的には劈開によって形成される。ファセット１７６および１７８が高反射性である光電子デバイス１００の態様では、電極１７４および１７２間の電流によって、光電子デバイス１００がレーザとして動作し、ファセットを介して発せられるコヒーレントな光を生成する。ファセット１７６および１７８が反射防止材料で被覆されている光電子デバイス１００の態様では、電極１７４および１７２間の電流によって、光電子デバイス１００が光利得媒質として動作し、ファセットを介して発せられる光を生成する。ファセット１７６および１７８が反射防止材料で被覆されている光電子デバイス１００の別の態様では、電極１７２および１７４間に印加される電圧によって、光電子デバイス１００が、光導波コアメサ１４０がその一部を形成するような光導波路を介して通過する光に対する光電子変調装置として動作する。
【００５７】
光電子デバイス１００においては、ｎ型クラッド層１２０、ｐ型クラッド層１６０および成長マスク１３０が、光電子デバイス１００の電極間容量、つまり電極１７２および１７４間の容量の主な源となるキャパシタを形成する。成長マスクは、キャパシタの誘電体を構成している。約５０ｎｍの薄さのマスクストライプ１３２は、成長面１２２を確実に覆っており、それにより、上述のマイクロ選択領域成長プロセスにおいて成長マスク１３０として効果的に機能する。しかし、薄い成長マスクを用いると、電極間容量が高くなり、これは、光電子デバイスの最大変調速度を制限する。図示の光電子デバイス１００の例では、成長マスク１３０の厚みは、成長面１２２を確実に覆うために必要な最小厚みよりも大きくなっている。光導波コアメサ１４０と同様の厚み、つまり約（５００±１５０）ｎｍの厚みに形成することによって、光電子デバイス１００の電極間容量は、厚み３μｍのＩｎＰ：Ｆｅキャップ層を備えている従来の埋め込みヘテロ構造光電子デバイスに匹敵するレベルにまで低下する。このようなデバイスは、１０Ｇｂ／ｓを超える変調速度で変調が可能となる。
【００５８】
ｐ型クラッド層１６０の一部は、ｎ型バッファ層１５１およびｎ型ホールブロック層１５２（図４Ｂ）に当接している。しかし、ｐ型クラッド層１６０と光導波コアメサ１４０のｎ型部分との間のｐ−ｎ接合のターンオン電圧が、量子井戸構造を含むｐ−ｉ−ｎ接合のターンオン電圧よりも大きいので、上記構成により、量子井戸構造１５４から電流がリークするわけではない。
【００５９】
図４Ａに示す光電子デバイス１００の製造について、以下、図３Ａ〜３Ｈを参照してより詳細に説明する。
【００６０】
図３Ａを参照すると、基板１１２は、ｎ型ＩｎＰのウェハ１１０の一部であり、厚みは数百マイクロメートルである。基板の材料は、典型的には硫黄（Ｓ）でドープされている。基板の主平面１１４上の結晶配向は、［１００］である。
【００６１】
基板１１２の材料は、名目上は、ｎ型クラッド層１２０（図３Ｂ）と同じであるが、その結晶品質および純度は、通常、光電子デバイスのクラッド層で必要とされるものよりも低い。よって、ウェハ１１０を、ＭＯＣＶＤ成長チャンバ内のサセプタ上に配置し、ｎ型クラッド層１２０を、約６４０℃の成長温度で、基板１１２の主平面１１４上にエピタキシャル成長させる。ｎ型クラッド層は、シリコンを含むｎ型でドープされたＩｎＰの層である。ｎ型クラッド層を成長させるために使用される典型的な前駆体は、シリコン前駆体としてジシラン（Ｓｉ２Ｈ６）を含むトリメチルインジウム（（ＣＨ３）３Ｉｎ）およびホスフィン（ＰＨ３）である。成長は、ｎ型クラッド層１２０が約２μｍの厚みに達するまで続ける。ｎ型クラッド層の表面は成長面１２２となり、その結晶配向は［１００］である。
【００６２】
エピタキシャル成長層に匹敵する結晶品質および純度を有するＩｎＰウェハが利用できる場合には、基板１１２は、光電子デバイスのｎ型クラッド層として機能することができる。その場合には、ｎ型クラッド層を基板上にエピタキシャル成長させる必要はなく、基板の主平面１１４が成長面１２２となり、この面上に、マイクロ選択領域成長によって光導波コアメサ１４０を成長させる。
【００６３】
次に、マスク層（それ自体は図示せず）を成長面１２２上に堆積させる。図示の例では、マスク層は、ｎ型クラッド層１２０の表面上に堆積させている。一態様では、マスク層の材料は、二酸化シリコン（ＳｉＯ２）であり、これは、前駆体としてシランおよび酸素を使用して形成する。上述のように、マスク層の厚みは、典型的には、数百ナノメートルであり、これにより、光電子デバイスの電極間容量が低減する。この厚みは、成長面１２２を確実に覆うのに必要な最小厚みよりもかなり大きい。一態様では、マスク層の厚みは５００ｎｍである。
【００６４】
次に、ウェハ１１０を成長チャンバから取り出し、フォトリソグラフィを施して、マスク層をパターン形成するためにエッチングを行い、図３Ｃおよび３Ｄに示すようにマスクストライプ１３２を画定する。隣接するマスクストライプ全体が、成長マスク１３０を構成し、この成長マスク１３０が、成長面１２２上に細長い成長窓１３４を画定する。隣接するマスクストライプ同士は、距離を置いて分離されており、よって、成長窓１３４の幅は、約１μｍ〜約３μｍの範囲、典型的には約１．５μｍ〜約２μｍの範囲にある。
【００６５】
マスクストライプ１３２の幅は、約３μｍ〜約１１μｍの範囲、典型的には約５μｍ〜約１１μｍの範囲にある。成長マスク１３０上に付着した半導体材料は、成長窓１３４において成長する光導波コアメサ１４０の上表面１４６（図３Ｅ）に向かって移動するので、マスクストライプ１３２の幅が広すぎると、成長速度が過度に大きくなって、成長する材料の厚みを制御するのが難しくなる。成長速度が大きいと、特に、光導波コアメサの成長プロセスが終わりに近づいた時に、メサの上表面１４６の面積が小さくなってしまうので問題である。そのように成長速度が大きく、また加速する。一方、マスクストライプ１３２が過度に幅狭であると、隣接する複数の成長窓１３４内の光導波コアメサ上で成長させた複数のｐ型クラッド層１６０が融合してしまい、これもまた望ましくない。
【００６６】
成長マスク１３０の形成後、ウェハを成長チャンバへ戻す。ウェハを約６４０℃の成長温度で加熱し、光導波コアメサ１４０を、成長面１２２上で成長マスク１３０によって画定された成長窓１３４内で、マイクロ選択領域成長によって成長させる。図４Ｂに示す層構造を有する光導波コアメサ１４０の一態様の成長について、以下に説明する。
【００６７】
ｎ型バッファ層１５１は、成長面１２２上に成長させたＩｎＰの層である。図示の例では、成長面１２２は、ｎ型クラッド層１２０の表面である。ｎ型バッファ層は、シリコンでドープされたｎ型である。ｎ型バッファ層を成長させるのに使用される典型的な前駆体は、シリコン前駆体としてジシラン（Ｓｉ２Ｈ６）を含むトリメチルインジウム（（ＣＨ３）３Ｉｎ）およびホスフィン（ＰＨ３）である。成長は、ｎ型バッファ層１５１の厚みが約１００ｎｍに達するまで行われる。
【００６８】
ｎ型バッファ層１５１は、光導波コアメサ１４０の全厚みを低減するよう可能な限り薄く形成する。メサの上表面１４６の面積が最小である場合、メサ１４０の厚みを薄くすることによって、メサの最大成長速度、つまりｐ型クラッド層１６０の副層１６２の堆積中の成長速度が低下する。最大成長速度を低減させて、これにより、層厚みの制御を拡大させ、成長させる材料の結晶品質が最大限となることは望ましい。大きな成長速度で成長する材料の結晶品質は、歪みのために低くなりうる。
【００６９】
マスク材料の層において成長マスク１３０を画定するプロセスによって成長面１２２の結晶品質が低下することはなく、成長窓１３４内のマスク材料の残部が残されない態様では、ｎ型バッファ層１５１を成長させる必要はない。この場合には、ホールブロック層１５２を成長面１２２に直接的に成長させる。ｎ型バッファ層１５１を省くことによって、光導波コアメサ１４０の厚みが小さくなり、これは望ましいことである。
【００７０】
成長チャンバへのホスフィンの供給を遮断し、トリメチルアルミニウム（（ＣＨ３）３Ａｌ）およびアルシン（ＡｓＨ３）の供給を開始して、ＡｌＩｎＡｓのホールブロック層１５２をｎ型バッファ層１５１（もしくは、上述のように成長面１２２）上に成長させる。この場合、ホールブロック層とｎ型バッファ層１５１のＩｎＰとの間で格子整合が得られるようなアルミニウム組成を有するＡｌＩｎＡｓを生成するよう前駆体の流量を調節する。成長は、ホールブロック層１５２の厚みが約４０ｎｍに達するまで続ける。
【００７１】
トリメチルガリウム（（ＣＨ３）３Ｇａ）の供給を開始して、ＡｌＧａＩｎＡｓの基板側分離層１５３を、ホールブロック層１５２上に成長させる。前駆体の流量は、生成されるＡｌＧａＩｎＡｓのＡｌ、ＧａおよびＩｎの比がそれぞれ０．３２５、０．１７５および０．５となるように調節する。この組成物の材料はＩｎＰと格子整合している。成長中に、基板側分離層の材料には、ドーパントを添加しない。成長は、基板側分離層１５３の厚みが約５０ｎｍに達するまで行う。
【００７２】
次いで、量子井戸構造１５４を成長させる。前駆体の流量を、始めはバリア層１５８を基板側分離層１５３上に成長させるように調節する。バリア層１５８は、ＡｌＧａＩｎＡｓの層であり、Ａｌ、ＧａおよびＩｎの比はそれぞれ０．３２、０．２２および０．４６である。この組成の材料は、基板側分離層１５３のＡｌＧａＩｎＡｓに類似のバンドギャップエネルギーを有しているが、異なる格子定数を有しており、バリア層は歪む。成長中、量子井戸構造の材料にはドーパントは添加されない。成長は、バリア層１５８の厚みが約８ｎｍに達するまで行う。
【００７３】
次に、前駆体流量を調節して、量子井戸層１５７をバリア層１５８上に成長させる。量子井戸層１５７は、ＡｌＧａＩｎＡｓの層であって、Ａｌ、ＧａおよびＩｎの比はそれぞれ０．１８、０．２２および０．６である。このような組成を有する材料は、バリア層１５８よりも実質的に低いバンドギャップエネルギーを有している。この材料も、量子井戸層も歪みを有するような、基板側分離層のＡｌＧａＩｎＡｓの格子定数とは異なる、バリア層１５８とは反対方向の格子定数を有している。成長は、量子井戸層１５７の厚みが約９ｎｍに達するまで行う。
【００７４】
上述と同様の、バリア層１５８、続いて量子井戸層１５７の成長のプロセスを、６回繰り返し、全体で７つのバリア層および７つの量子井戸層を成長させる。次に、上述の、バリア層１５８を成長させるプロセスをもう一度行って、８番目のバリア層を成長させる。これで、量子井戸構造１５４の成長は完了する。
【００７５】
次に、前駆体流量を調節して、遠隔側分離層１５５を量子井戸構造１５４上に成長させる。前駆体流量を、ＡｌＧａＩｎＡｓであって、Ａｌ、ＧａおよびＩｎの比がそれぞれ０．３２５、０．１７５および０．５であるものを生成するように調節する。このような組成の材料は、ＩｎＰと格子整合するが、バリア層１５８とは格子不整合をなす。成長中、遠隔側分離層の材料にドーパントを添加しない。成長は、遠隔側分離層１５５の厚みが約５０ｎｍに達するまで行う。
【００７６】
成長チャンバへのトリメチルガリウムの供給を遮断し、ジメチル亜鉛（（ＣＨ３）２Ｚｎ）の供給を開始して、図３Ｅに示すように、ｐ型ＡｌＩｎＡｓの電子ブロック層１５６を遠隔側分離層１５５上に成長させる。前駆体流量を調節して、ＩｎＰと格子整合するアルミニウム組成を有するＡｌＩｎＡｓを生成する。成長は、電子ブロック層１５６の厚みが約４０ｎｍに達するまで行う。これにより、光導波コアメサ１４０の製造が完了する。
【００７７】
成長チャンバへのトリメチルアルミニウムおよびアルシン（ＡｓＨ３）の供給を遮断して、図３Ｆに示すように、ホスフィン（ＰＨ３）の供給を開始し、成長温度を、ｐ型クラッド層１６０の副層１６２が成長する約６２０℃に下げる。副層１６２は、ｐ型ＩｎＰの薄層であり、マイクロ選択領域成長によって電子ブロック層１５６上に成長させる。副層１６２は、光導波コアメサ１４０の上表面１４６上に成長する。
【００７８】
ｐ型クラッド層の副層１６２を成長させるために用いられた低下させた上記成長温度はそれでも、半導体材料の吸着原子の移動度が、その表面拡散長が、サイドウォール１４４を構成する［１１１］表面の幅ｗ（図３Ｈ）よりも大きくなるのに十分な移動度であるような温度を超えている。よって、副層１６２は、上述のように、光導波コアメサ１４０の上表面上で支配的に成長する。約６２０℃の成長温度を使用することができるのは、材料をアルミニウムなしで成長させるからである。つまり、アルミニウム含有の材料を成長させる場合に成長マスク１３０にアルミニウムが付着することを防ぐために必要となる約６４０℃の成長温度を使用する必要はない。６２０℃の成長温度は、光導波コアメサ１４０を成長させるのに用いられる成長温度と、後述のようにｐ型クラッド層１６０の残りを成長させるために用いられる成長温度との中間にある。副層１６２は、数十ナノメートルの厚みに達するまで成長させる。一態様では、副層１６２を、約４０ｎｍの厚みに達するまで成長を続けた。
【００７９】
次に、成長温度を約６００℃に低下させた。温度が下がるにつれ、半導体材料の吸着原子の移動度は低下し、その表面拡散長は、サイドウォール１４４を構成する［１１１］表面の幅より小さくなる。この低下させた成長温度で、マイクロ選択領域成長を続けるが、成長はもはや、光導波コアメサ１４０の上表面１４０上で支配的に起こらない。さらにｐ型クラッド層１６０が、メサのサイドウォール１４４上に成長する。低下させた成長温度でのｐ型クラッド層１６０の成長は、図３Ｇに示すように、ｐ型クラッド層１６０が規定厚みに達するまで続けられる。一態様では、成長を、ｐ型クラッド層１６０の厚みが２μｍに達するまで続ける。
【００８０】
ｐ型クラッド層１６０の成長の完了後、ウェハ１１０を成長チャンバから取り出す。ｐ型クラッド層１６０は、光導波コアメサ１４０のサイドウォール１４４を覆い、成長マスク１３０の一部上へと延びている。したがって、ｐ型クラッド層は、後続のウェハへの被着プロセス中に受ける損傷からサイドウォール１４４を保護する。この後続のプロセスは、電極１７２および１７４の堆積およびパターニング、ファセット１７６および１７８の劈開、ならびに個々の光電子デバイスへの単一化が含まれる。
【００８１】
以上、本発明の態様を、光導波コアメサ１４０を製造するために使用される半導体材料の一部がアルミニウムを含む例をについて説明した。しかし、これは本発明にとって重要ではない。光導波コアメサを製造するために使用する半導体材料は、アルミニウムを含んでいる必要はない。例えば、量子井戸構造１５４は、ＩｎＧａＡｓＰの量子井戸層１５７を有していてよい。このような量子井戸構造を有するレーザは、量子井戸構造１５４がＡｌＧａＩｎＡｓの量子井戸層１５７を有している上述のものより低いＴ０を有している。
【００８２】
上記には、本発明の態様を、光導波コアメサ１４０が、光電子デバイスの活性領域を提供するように構成されている例を参照して説明した。しかし、本発明の態様は、光電子デバイスおよびその製造に制限されることはない。本発明は、さらに、透明な導波デバイスおよびその製造も包含する。本発明の上記態様では、光導波コアメサ１４０は、台形の断面形状を有する透明の光導波コアメサとなるが、図４Ｂに示すような層構造を有していない。その代わり、光導波コアメサは、クラッド層１２０および１６０より屈折率の高い半導体材料の均一なメサとして構成される。適切な半導体材料の例としては、ＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓおよびＩｎＧａＡｓＰが挙げられる。
【００８３】
上記には、本発明の態様を、成長マスク１３０の向かい合うエッジが、成長面１２２の［０１１］結晶方向に平行に整列されたものとして記述されている例を参照して説明した。しかし、最適な結果が成長マスクのこの整列によって得られるものの、マイクロ選択領域成長は整列にはあまり依存せず、上述の平行関係から逸脱しても多くの用途での使用に許容される結果が得られる。
【００８４】
図５Ａおよび５Ｂは、埋め込みヘテロレーザとして構成された本発明による光電子デバイスの一態様のいくつかの性能特性を示すグラフである。レーザは、１３５０ｎｍの波長で光を発生し、そのキャビティ長、つまりファセット１７６および１７８（図４Ａ）間の距離は３００μｍであった。量子井戸構造の材料はＡｌＧａＩｎＡｓであった。
【００８５】
図５Ａに、電極１７４および１７２（図４Ａ）間の電流による、光出力電力および順方向電圧の低下の変化を、０℃〜９０℃の１０℃ごとの１０つの異なる温度で示す。レーザは、０℃で４ｍＡ未満、温度９０℃で２０ｍＡ未満ののしきい値電流を有している。０℃でのしきい値電流は、従来（図１Ａ〜１Ｃ）のＩｎＧａＡｓＰ ＢＨレーザより約３０％低い。
【００８６】
図５Ｂに、温度による、ｃ−ｗしきい値電流および量子効率の変化を示す。温度によるしきい値電流および効率の変化はいずれも比較的小さく、それは、量子井戸構造の材料としてＡｌＧａＩｎＡｓを使用してより高い特性温度が得られているからである。本発明により量子井戸構造の材料としてＡｌＧａＩｎＡｓを使用して製造された試料レーザでは、特性温度Ｔ０（しきい値電流に関して）＝５５°Ｋ、Ｔ１（効率に関して）＝１９０°Ｋであった。本発明により量子井戸構造の材料としてＡｌＧａＩｎＡｓを使用して製造された別の類似のレーザでは、Ｔ０＝４５°ＫおよびＴ１＝１４５°Ｋであった。
【００８７】
以上の開示は、例示的な態様を試料して本発明を説明したものである。しかし、特許請求の範囲に規定された発明は、上記の詳細な実施態様に制限されることはない。
【図面の簡単な説明】
【００８８】
【図１Ａ】埋め込みヘテロ構造光導波路を組み込んだ従来の第１のタイプの光電子デバイスの製造を示す図である。
【図１Ｂ】埋め込みヘテロ構造光導波路を組み込んだ従来の第１のタイプの光電子デバイスの製造を示す図である。
【図１Ｃ】埋め込みヘテロ構造光導波路を組み込んだ従来の第１のタイプの光電子デバイスの製造を示す図である。
【図２Ａ】埋め込みヘテロ構造光導波路を組み込んだ従来の第２のタイプの光電子デバイスの製造を示す図である。
【図２Ｂ】埋め込みヘテロ構造光導波路を組み込んだ従来の第２のタイプの光電子デバイスの製造を示す図である。
【図２Ｃ】埋め込みヘテロ構造光導波路を組み込んだ従来の第２のタイプの光電子デバイスの製造を示す図である。
【図３Ａ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｂ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｃ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｄ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｅ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｆ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｇ】本発明の一態様による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの製造を示す図である。
【図３Ｈ】図３Ｆの一部分の拡大図であり、光導波コアメサの一方のサイドウォールを示す。
【図４Ａ】本発明による埋め込みへテロ構造光導波路を組み込んだ光電子デバイスの例示的な態様の等角図である。
【図４Ｂ】図４Ａに示す例示的な光電子デバイスの光導波コアメサの構造を示す拡大図である。
【図５Ａ】本発明による、埋め込みへテロ構造レーザとして構成された光電子デバイスの一態様のいくつかの性能特性を示すグラフである。
【図５Ｂ】本発明による、埋め込みへテロ構造レーザとして構成された光電子デバイスの一態様のいくつかの性能特性を示すグラフである。
【図１Ａ】
2007533120.tif 000003
【図１Ｂ】
2007533120.tif 000004
【図１Ｃ】
2007533120.tif 000005
【図２Ａ】
2007533120.tif 000006
【図２Ｂ】
2007533120.tif 000007
【図２Ｃ】
2007533120.tif 000008
【図３Ａ】
2007533120.tif 000009
【図３Ｂ】
2007533120.tif 000010
【図３Ｃ】
2007533120.tif 000011
【図３Ｄ】
2007533120.tif 000012
【図３Ｅ】
2007533120.tif 000013
【図３Ｆ】
2007533120.tif 000014
【図３Ｇ】
2007533120.tif 000015
【図３Ｈ】
2007533120.tif 000016
【図４Ａ】
2007533120.tif 000017
【図４Ｂ】
2007533120.tif 000018
【図５Ａ】
2007533120.tif 000019
【図５Ｂ】
2007533120.tif 000020
【国際調査報告】
2007533120.tif 000021