【手続補正書】
【提出日】平成28年6月6日(2016.6.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
伝送信号の切替を促進するためにオン状態とオフ状態との間を遷移するように構成された、ゲート端子、ドレイン端子およびソース端子を持つＦＥＴ（field-effect transistor；電界効果トランジスタ）と、
前記ＦＥＴと接続し、オン状態のときに前記ドレイン端子およびソース端子を第１直流（direct current；ＤＣ）電圧でバイアスし、オフ状態のときに前記ドレイン端子およびソース端子を前記第１直流電圧とは異なる第２直流電圧でバイアスし、オフ状態のときに前記ゲート端子を前記第１直流電圧でバイアスし、オン状態のときに前記ゲート端子を前記第２直流電圧でバイアスするように構成されたバイアス回路とを備えることを特徴とする装置。
【請求項２】
前記ＦＥＴの前記ゲート端子は、前記ＦＥＴのオフ状態とオン状態との間を切り換えるための制御信号を受信することを特徴とする請求項１に記載の装置。
【請求項３】
前記ＦＥＴはさらにボディ（body）を備え、前記バイアス回路は、オン状態およびオフ状態のときに前記ボディを前記第１直流電圧でバイアスするように構成されていることを特徴とする請求項２に記載の装置。
【請求項４】
前記第１直流電圧および前記第２直流電圧は非負であることを特徴とする請求項２に記載の装置。
【請求項５】
前記第１直流電圧は０電圧であり、前記第２直流電圧は正の電圧であることを特徴とする請求項４に記載の装置。
【請求項６】
前記ＦＥＴは、エンハンスメントモード（enhancement mode）のＦＥＴであることを特徴とする請求項２に記載の装置。
【請求項７】
前記ＦＥＴは、ＳＯＩ（silicon on insulator）またはバルクＣＭＯＳ（bulk complementary metal-oxide-semiconductor）デバイスであることを特徴とする請求項６に記載の装置。
【請求項８】
切替装置であって、
ＲＦ（radio frequency；高周波）信号を受信するように構成された入力端子を備え、
前記切替装置は、前記切替装置が第１状態の場合は前記ＲＦ信号を出力端子に通過させ、第２状態の場合は前記ＲＦ信号を接地端子に通過させるように構成されており、
前記切替装置はさらに、
前記入力端子および出力端子の間に直列に接続され、前記切替装置が第１状態の場合に前記ＲＦ信号を前記出力端子に選択的に通過させるＦＥＴ（field-effect transistor；ＦＥＴ）であって第１ゲート端子と第１ドレイン端子とを持つ第１ＦＥＴと、
前記入力端子および接地端子の間に直列に接続され、第２ゲート端子と第２ドレイン端子とを持つ第２ＦＥＴと、
前記第１ゲート端子および前記第２ドレイン端子をバイアスするための第１制御信号を受信するように構成された第１制御端子と、
前記第２ゲート端子と前記第１ドレイン端子とをバイアスするための第２制御信号を受信するように構成された第２制御端子とを備えることを特徴とする切替装置。
【請求項９】
前記第１制御信号は、前記第２状態の間は第１直流（direct current；ＤＣ）電圧を提供し、前記第１状態の間は第２直流電圧を提供し、
前記第２直流電圧は前記第１直流電圧とは異なり、
前記第１直流電圧および前記第２直流電圧は非負であることを特徴とする請求項８に記載の切替装置。
【請求項１０】
前記第２制御信号は、前記第２状態の間に前記第２直流電圧を提供し、前記第１状態の間は前記第１直流電圧を提供することを特徴とする請求項９に記載の切替装置。
【請求項１１】
前記第１直流電圧は対地電圧であり、前記第２直流電圧は正の直流電圧であることを特徴とする請求項１０に記載の切替装置。
【請求項１２】
前記第１ＦＥＴは第１ボディをさらに備え、前記第２ＦＥＴは第２ボディをさらに備え、
前記第１ボディおよび前記第２ボディは、前記第１状態および前記第２状態の間、対地電圧でバイアスされるように構成されていることを特徴とする請求項８に記載の切替装置。
【請求項１３】
前記入力端子と前記第１ドレイン端子との間に接続された第１ＤＣブロッキングキャパシタと、
前記入力端子と前記第２ドレイン端子との間に接続された第２ＤＣブロッキングキャパシタとをさらに備えることを特徴とする請求項８に記載の切替装置。
【請求項１４】
前記第１ＦＥＴは第１ソース端子をさらに備え、前記第２ＦＥＴは第２ソース端子をさらに備え、
前記切替装置はさらに、
前記第１ソース端子と前記出力端子との間に接続された第３ＤＣブロッキングキャパシタと、
前記第２ソース端子と前記接地端子との間に接続された第４ＤＣブロッキングキャパシタとを備えることを特徴とする請求項１３に記載の切替装置。
【請求項１５】
前記入力端子は送信機からのＲＦ信号を受信するともに、前記切替装置が前記第１状態の場合は無線通信ネットワークを介して伝送するためのアンテナに向かうＲＦ信号を通過させるように構成されていることを特徴とする請求項１４に記載の切替装置。
【請求項１６】
前記入力端子と前記出力端子との間に直列に接続する、前記第１ＦＥＴを含む複数の直列なＦＥＴと、
前記入力端子と前記接地端子との間に分岐して接続する、前記第２ＦＥＴを含む複数のシャントＦＥＴとをさらに備えることを特徴とする請求項８に記載の切替装置。
【請求項１７】
ＲＦ（radio frequency；高周波）信号を発生するように構成された送信機と、
無線通信ネットワークを介して前記ＲＦ信号を送信するように構成されたアンテナと、
前記送信機と前記アンテナとの間に接続されたＦＥＴ（field-effect transistor；電界効果トランジスタ）とを備え、
前記ＦＥＴは、前記ＦＥＴがオン状態の場合は前記ＲＦ信号を前記アンテナに通過させ、前記ＦＥＴがオフ状態の場合は前記ＲＦ信号を前記アンテナに通過させることを阻止するように構成されており、
前記ＦＥＴはさらに、
前記ＲＦ信号を受信するように構成されたドレイン端子と、
前記ＦＥＴがオン状態の場合に前記ＲＦ信号を前記アンテナに通過させるように構成されたソース端子と、
ゲート端子と、
前記ＦＥＴに接続され、前記ＦＥＴがオフ状態の場合は前記ゲート端子を０の直流（direct current；ＤＣ）電圧でバイアスし、前記ＦＥＴがオン状態の場合は前記ゲート端子を正の直流電圧でバイアスするように構成されたバイアス回路とを備え、前記バイアス回路はさらに、オフ状態の場合は前記ドレイン端子および前記ソース端子を正の直流電圧でバイアスし、オン状態の場合は前記ドレイン端子および前記ソース端子を０の直流電圧でバイアスするように構成されていることを特徴とするシステム。
【請求項１８】
前記ＦＥＴはボディ端子をさらに備え、
前記バイアス回路はさらに、オン状態およびオフ状態のとき前記ボディ端子を０の電圧でバイアスする用に構成されていることを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記ＦＥＴは第１ＦＥＴであり、前記ドレイン端子は第１ドレイン端子であり、前記ソース端子は第１ソース端子であり、前記ゲート端子は第１ゲート端子であり、前記システムは前記送信機と接地端子との間に接続された第２ＦＥＴをさらに備え、前記第２ＦＥＴはオフ状態とオン状態とを持つとともに前記第２ＦＥＴがオン状態の場合は前記ＲＦ信号を前記送信機から前記接地端子に通過させるように構成されており、前記第２ＦＥＴは、
前記ＲＦ信号を受信するように構成された第２ドレイン端子と、
第２ソース端子と、
第２ゲート端子とを備え、
前記バイアス回路はさらに、
前記第２ＦＥＴがオフ状態の場合は前記第２ソース端子と前記第２ドレイン端子とを正の直流電圧でバイアスし、前記第２ＦＥＴがオン状態の場合は前記第２ソース端子と前記第２ドレイン端子とを０の直流電圧でバイアスし、
前記第２ＦＥＴがオフ状態の場合は前記第２ゲート端子を０の直流電圧でバイアスし、前記第２ＦＥＴがオン状態の場合は前記第２ゲート端子を正の直流電圧でバイアスするように構成されていることを特徴とする請求項１７に記載のシステム。
【請求項２０】
前記バイアス回路は、
前記第１ゲート端子、前記第２ドレイン端子、および前記第２ソース端子をバイアスするように構成された第１制御端子と、
前記第２ゲート端子、前記第１ドレイン端子、および前記第１ソース端子をバイアスするように構成された第２制御端子とを備えることを特徴とする請求項１９に記載のシステム。