【手続補正書】
【提出日】平成28年6月17日(2016.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型半導体装置を製造する方法であって、
前記絶縁ゲート型半導体装置が、
前記表面電極に接続されている第１導電型の第１領域と、
前記第１領域に接している第２導電型の第２領域と、
前記第２領域によって前記第１領域から分離されている第１導電型の第３領域と、
前記半導体基板の前記表面に形成されており、前記第２領域を貫通して前記第３領域に達する複数のゲートトレンチと、
前記ゲートトレンチ内に配置されているゲート絶縁膜及びゲート電極と、
前記ゲートトレンチの底面に露出する範囲に形成されている第２導電型の第４領域と、
前記第２領域の外側の領域において前記半導体基板の前記表面に形成されている複数の外周トレンチと、
前記外周トレンチ内に配置されている絶縁層と、
前記外周トレンチの底面に露出する範囲に形成されている第２導電型の第５領域、
を有し、
前記方法が、
前記ゲートトレンチを形成する工程と、
前記外周トレンチを形成する工程と、
前記ゲートトレンチの底面に第１の第２導電型不純物を注入し、注入した前記第１の第２導電型不純物を拡散させることで前記第４領域を形成する工程と、
前記外周トレンチの底面に第２の第２導電型不純物を注入し、注入した前記第２の第２導電型不純物を拡散させることで前記第５領域を形成する工程、
を有し、
前記第５領域を形成する工程における前記第２の第２導電型不純物の拡散係数が、前記第４領域を形成する工程における前記第１の第２導電型不純物の拡散係数よりも大きい、
方法。
【請求項２】
前記第１の第２導電型不純物が、前記第２の第２導電型不純物とは異なる元素である請求項１の方法。
【請求項３】
前記第１の第２導電型不純物と前記第２の第２導電型不純物がボロンであり、
前記第４領域を形成する前記工程では、前記ゲートトレンチの底面にボロンとカーボンを注入する、
請求項１の方法。
【請求項４】
前記第５領域を形成する前記工程では、前記外周トレンチの底面に、前記第２の第２導電型不純物と、前記第２の第２導電型不純物よりも前記第５領域を形成する工程における拡散係数が小さい第３の第２導電型不純物を注入する、請求項１〜３のいずれか一項の方法。
【請求項５】
前記第５領域を形成する前記工程では、前記外周トレンチの底面を構成する半導体層の少なくとも一部がアモルファス化する濃度で前記第２の第２導電型不純物を注入する、請求項１〜４のいずれか一項の方法。
【請求項６】
前記第５領域を形成する前記工程では、前記外周トレンチの底面に１×１０１８ａｔｏｍｓ／ｃｍ３以上の濃度で前記第２の第２導電型不純物を注入する、請求項１〜５のいずれか一項の方法。
【請求項７】
前記各第５領域の間の間隔が、前記各第４領域の間の間隔の１／２未満である請求項１〜６のいずれか一項の方法。
【請求項８】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型半導体装置であって、
前記表面電極に接続されている第１導電型の第１領域と、
前記第１領域に接している第２導電型の第２領域と、
前記第２領域によって前記第１領域から分離されている第１導電型の第３領域と、
前記半導体基板の前記表面に形成されており、前記第１領域と前記第２領域を貫通して前記第３領域に達する複数のゲートトレンチと、
前記ゲートトレンチ内に配置されているゲート絶縁膜及びゲート電極と、
前記ゲートトレンチの底面に露出する範囲に形成されている第２導電型の第４領域と、
前記第２領域と接しない位置において前記半導体基板の前記表面に形成されている複数の外周トレンチと、
前記外周トレンチ内に配置されている絶縁層と、
前記外周トレンチの底面に露出する範囲に形成されている第２導電型の第５領域、
を有し、
前記第５領域の幅が、前記第４領域の幅よりも広く、
前記第４領域に含まれる第２導電型不純物が、前記第５領域に含まれる第２導電型不純物とは異なる元素である絶縁ゲート型半導体装置。
【請求項９】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型半導体装置であって、
前記表面電極に接続されている第１導電型の第１領域と、
前記第１領域に接している第２導電型の第２領域と、
前記第２領域によって前記第１領域から分離されている第１導電型の第３領域と、
前記半導体基板の前記表面に形成されており、前記第１領域と前記第２領域を貫通して前記第３領域に達する複数のゲートトレンチと、
前記ゲートトレンチ内に配置されているゲート絶縁膜及びゲート電極と、
前記ゲートトレンチの底面に露出する範囲に形成されている第２導電型の第４領域と、
前記第２領域と接しない位置において前記半導体基板の前記表面に形成されている複数の外周トレンチと、
前記外周トレンチ内に配置されている絶縁層と、
前記外周トレンチの底面に露出する範囲に形成されている第２導電型の第５領域、
を有し、
前記第５領域の幅が、前記第４領域の幅よりも広く、
前記第４領域に含まれる第２導電型不純物と前記第５領域に含まれる第２導電型不純物がボロンであり、
前記第４領域にさらにカーボンが含まれる、
絶縁ゲート型半導体装置。
【請求項１０】
半導体基板と、前記半導体基板の表面に形成されている表面電極と、前記半導体基板の裏面に形成されている裏面電極を有し、前記表面電極と前記裏面電極の間をスイッチングする絶縁ゲート型半導体装置であって、
前記表面電極に接続されている第１導電型の第１領域と、
前記第１領域に接している第２導電型の第２領域と、
前記第２領域によって前記第１領域から分離されている第１導電型の第３領域と、
前記半導体基板の前記表面に形成されており、前記第１領域と前記第２領域を貫通して前記第３領域に達する複数のゲートトレンチと、
前記ゲートトレンチ内に配置されているゲート絶縁膜及びゲート電極と、
前記ゲートトレンチの底面に露出する範囲に形成されている第２導電型の第４領域と、
前記第２領域と接しない位置において前記半導体基板の前記表面に形成されている複数の外周トレンチと、
前記外周トレンチ内に配置されている絶縁層と、
前記外周トレンチの底面に露出する範囲に形成されている第２導電型の第５領域、
を有し、
前記第５領域の幅が、前記第４領域の幅よりも広く、
前記第５領域に、第１の特定の第２導電型不純物と、前記第１の特定の第２導電型不純物よりも前記半導体基板内における拡散係数が小さい第２の特定の第２導電型不純物が含まれる、
絶縁ゲート型半導体装置。
【請求項１１】
前記外周トレンチの底面の少なくとも一部がアモルファス層である請求項８〜１０のいずれか一項の絶縁ゲート型半導体装置。
【請求項１２】
前記外周トレンチの底面の少なくとも一部が、１×１０１８ａｔｏｍｓ／ｃｍ３以上の濃度で第２導電型不純物を含有する請求項８〜１１のいずれか一項の絶縁ゲート型半導体装置。
【請求項１３】
前記各第５領域の間の間隔が、前記各第４領域の間の間隔の１／２未満である請求項８〜１２のいずれか一項の絶縁ゲート型半導体装置。