(57)【要約】本発明は、表示画素（３）の行列と、表示画素（３）へ結合された行及び列電極（１１，１２）とを有する表示パネル（２）を有するアクティブマトリクス表示装置（６）に関する。表示画素（３）の夫々は、列電極（１１）を介してプログラミング電流（Ｉｐｒｏｇ）を受け、放射素子（１４）を駆動するためにプログラミング電流（Ｉｐｒｏｇ）を再現するよう構成された電流ミラー回路を有する。表示装置（６）は、プログラミング電流（Ｉｐｒｏｇ）が印加される前に較正電圧（Ｖｃａｌ）が夫々の列電極（１１）で印加されるところの較正相を実行するよう更に配置される。
2007529032.tif 000002
【特許請求の範囲】
【請求項１】
表示画素の行列と、前記表示画素へ結合された行及び列電極とを有し、前記表示画素の夫々が、前記列電極を介してプログラミング電流を受け、放射素子を駆動するために前記プログラミング電流を再現するよう構成された電流ミラー回路を有するところの、表示パネルを有するアクティブマトリクス表示装置であって、
更に、前記プログラミング電流が印加される前に較正電圧が夫々の列電極で印加され、前記プログラミング電流が印加されるまで前記較正電圧が前記表示画素の夫々の前記列電極で十分に保持されるところの較正相を実行するよう配置される、
ことを特徴とするアクティブマトリクス表示装置。
【請求項２】
前記表示画素の１よりも多い行に対して前記較正相を同時実行するよう配置される、ことを特徴とする請求項１記載のアクティブマトリクス表示装置。
【請求項３】
前記列電極の夫々は、前記較正電圧を印加するよう少なくとも１つのスイッチへ結合される、ことを特徴とする請求項１記載のアクティブマトリクス表示装置。
【請求項４】
前記スイッチは、前記列電極を接地へ接続する、ことを特徴とする請求項３記載のアクティブマトリクス表示装置。
【請求項５】
前記表示画素の夫々は、
キャパシタと、前記列電極と前記キャパシタの第１のプレートとの間に接続された導電電極を有するトランジスタとを有する較正回路を更に有し、
前記トランジスタのゲートが前記較正電圧と前記トランジスタの閾値電圧との和に実質的に等しい電圧を伝送するように、前記トランジスタを介して、前記較正相の前に前記キャパシタを充電して、前記較正相の間に放電するよう配置される、
ことを特徴とする請求項１記載のアクティブマトリクス表示装置。
【請求項６】
前記較正回路は、前記キャパシタの前記充電及び放電を制御するよう１又はそれ以上のスイッチを有し、
当該表示装置は、前記スイッチを制御するための表示制御器を有する、
ことを特徴とする請求項５記載のアクティブマトリクス表示装置。
【請求項７】
前記キャパシタの第２のプレートは、接地又は実質的に一定の電圧源のいずれかへ接続される、ことを特徴とする請求項５記載のアクティブマトリクス表示装置。
【請求項８】
前記列電極に沿って幾つかの表示画素に対して前記較正相を実行するよう共通の較正回路を有する、ことを特徴とする請求項１記載のアクティブマトリクス表示装置。
【請求項９】
請求項１記載のアクティブマトリクス表示装置と、該アクティブマトリクス表示装置へ信号を供給する信号処理回路とを有する製品。
【請求項１０】
表示画素の行列と、前記表示画素へ結合された行及び列電極とを有し、前記表示画素の夫々が、前記列電極を介してプログラミング電流を受け、放射素子を駆動するために前記プログラミング電流を再現するよう構成された電流ミラー回路を有するところの、表示パネルを有するアクティブマトリクス表示装置を較正する方法であって：
前記プログラミング電流が印加される前に較正電圧を夫々の列電極へ印加するステップ；及び
前記プログラミング電流が印加されるまで前記較正電圧を前記列電極で十分に保持するステップ；
を有する方法。
【請求項１１】
前記較正電圧は、一度に前記表示パネルの１よりも多い行に印加される、ことを特徴とする請求項１０記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示画素の行列と、前記表示画素へ結合された行及び列電極とを有し、前記表示画素の夫々が、前記列電極を介してプログラミング電流を受け、放射素子を駆動するために前記プログラミング電流を再現するよう構成された電流ミラー回路を有するところの、表示パネルを有するアクティブマトリクス表示装置に関する。
【背景技術】
【０００２】
ＵＳ２００１／００５２６０６は、行及び列電極の交差する領域で画素の行列を有する表示装置を開示する。画素は、夫々、電荷キャリア移動度及び閾値電圧に関する駆動トランジスタ間の差の結果としてのトランジスタ均一性問題に対処するよう電流ミラー回路を有する。
【特許文献１】米国特許ＵＳ２００１／００５２６０６
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このような形式の表示装置における電流信号は極めて低く、含まれる電圧は、表示画素のプログラミング時間が長いという欠点をもたらす大きな広がりを示す。
【０００４】
本発明は、電圧が特定され、表示画素のプログラミング時間の低減を可能にする表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
この目的は、前記プログラミング電流が印加される前に較正電圧が夫々の列電極で印加され、前記プログラミング電流が印加されるまで前記較正電圧が前記表示画素の夫々の前記列電極で十分に保持されるところの較正相を実行するよう更に配置されたアクティブマトリクス表示装置を提供することによって達成される。
【０００６】
このように、当該表示装置は、プログラミング電流が表示画素へ印加される時点で列ラインが特定の電圧にあるように制御され得る。言い換えると、表示装置は、較正電圧を夫々の列電極へ印加し、列電極に沿って夫々の表示画素に対してこの較正電圧を安定させることを可能にされる。結果として、表示画素の電流プログラミングは、より速く実行されうる。この利点は、特に、高解像度ディスプレイにとって重要である。更なる利点は、プログラミング電圧がもはや表示画素の電源電圧に依存しないことである。カラーディスプレイに関して、赤、緑及び青の表示サブピクセル用の列電極の夫々は、そのサブピクセル用のプログラミング電流が印加されるまで表示サブピクセルで保持される共通の較正電圧を供給されても良いことが知られる。本発明は、プログラミング電流が表示画素へ印加される度に較正相が実行されることを要しないが、これは最適な効果を成し遂げるために好ましいことが更に知られる。
【０００７】
本発明の実施例において、当該表示装置は、前記表示画素の１よりも多い行に対して前記較正相を同時実行するよう配置される。このように、較正相の結果としてのアドレス指定時間の損失は、低減又は無視可能とされる。漏れが十分に低い場合には、較正段は、表示パネルの全ての行に対して一度に実行され得る。較正相は、例えば、フレーム時間ごとに実行されても良い。
【０００８】
本発明の実施例において、前記列電極又はラインの夫々は、前記較正電圧を印加するよう少なくとも１つのスイッチへ結合される。このスイッチは、例えば縁部の近くで、表示パネル上の別個のスイッチとして設けられても良く、あるいは、列駆動装置において実施されても良い。本発明の実施例において、前記スイッチは、零ボルトの較正電圧を得るよう前記列電極を接地へ接続するので、前記列ラインは、前記プログラミング電流の印加の前にこの特定の電圧にある。代替的には、零ではない較正電圧が印加される。これは、プログラミング電流源を含む列駆動装置の負の電源電圧が除かれうる点で有利である。
【０００９】
本発明の実施例において、前記表示画素の夫々は、キャパシタと、前記列電極と前記キャパシタの第１のプレートとの間に接続された導電電極を有するトランジスタとを有する較正回路を有し、前記トランジスタのゲートが前記較正電圧と前記トランジスタの閾値電圧との和に実質的に等しい電圧を伝送するように、前記トランジスタを介して、前記較正相の前に前記キャパシタを充電して、前記較正相の間に放電するよう配置される。このような表示装置は、較正相を実行するのに適している。
【００１０】
本発明の実施例において、前記較正回路は、前記キャパシタの前記充電及び放電を制御するよう１又はそれ以上のスイッチを有し、当該表示装置は、例えば行選択回路を介して、前記スイッチを制御するための表示制御器を有する。
【００１１】
本発明の実施例において、前記キャパシタの第２のプレートは、接地又は実質的に一定の電圧源のいずれかへ接続される。望ましくは、前記キャパシタの第２のプレートは、接地へ接続される。しかし、当該表示装置に使用される製造技術は、このプレートの接地への接続を複雑化又は阻止しうる。この場合には、一定の電圧源への接続が好ましい。
【００１２】
本発明の実施例において、当該表示装置は、前記列電極に沿って幾つかの表示画素に対して前記較正相を実行するよう共通の較正回路を有する。このような配置は、前記較正電圧が幾つかの表示画素によって共有されうるので、表示パネル上でスペースを節約しうる。
【００１３】
本発明の態様に従って、当該製品は、本発明に従う表示装置と、単一の信号処理回路とを有する。当該製品は、パーソナルコンピュータ、テレビ受像機又は例えば車のダッシュボード上に置かれるディスプレイ等の装置はもちろん、携帯電話、パーソナルデジタルアシスタント（ＰＤＡ）又は携帯用コンピュータ等の携帯端末であっても良い。
【００１４】
望ましくは、表示パネルは、特にこのような表示パネルに関して、本発明が表示画素の電力線に亘る電圧降下の影響を低減又は削除する場合に、高解像度表示パネルである。更に、列ライン容量は、このようなディスプレイに関して、より大きい。
【００１５】
本発明は、また、表示画素の行列と、前記表示画素へ結合された行及び列電極とを有し、前記表示画素の夫々が、前記列電極を介してプログラミング電流を受け、放射素子を駆動するために前記プログラミング電流を再現するよう構成された電流ミラー回路を有するところの、表示パネルを有するアクティブマトリクス表示装置を較正する方法であって：
前記プログラミング電流が印加される前に較正電圧を夫々の列電極へ印加するステップ；及び
前記プログラミング電流が印加されるまで前記較正電圧を前記列電極で十分に保持するステップ；
を有する方法に関する。
【００１６】
当該方法は、列電極がプログラミング電流を印加する時点で特定の電圧にあるので、表示画素に対するより高速な電流プログラミングをもたらす。
【００１７】
本発明の実施例において、前記較正電圧は、一度に前記表示パネルの１よりも多い行に印加される。望ましくは、較正段は、アドレス指定時間の損失が最小であるように、一度にディスプレイ全体に対して実行される。
【発明を実施するための最良の形態】
【００１８】
本発明について添付の図面を参照して更に説明する。図面は、本発明に従う好ましい実施例を示す。当然のことながら、本発明は、これらの特定の好ましい実施例に限定されない。
【００１９】
図１は、アクティブマトリクス表示装置６と信号処理回路ＳＰとを有する製品１を示す。表示装置６は、行４及び列５の行列で配置された複数の表示画素３を有するアクティブマトリクス表示パネル２を有する。表示パネル２は、高分子発光ダイオード（ＰＬＥＤ）又は小分子発光ダイオード（ＳＭＯＬＥＤ）を含む表示画素３を有するアクティブマトリクスディスプレイである。表示パネル２は、このような表示パネル内での利用可能なプログラミング時間が非常に小さい場合には、高解像度表示パネルであっても良い。
【００２０】
製品１は、テレビ受信機であっても良い。この場合には、信号処理回路ＳＰは、テレビ信号を受信して、テレビ信号を表示装置６のデータ入力１０を駆動する形式に変換するための回路を有しても良い。代替的には、製品１は、携帯電話若しくはＰＤＡ等の携帯端末、携帯用コンピュータ若しくはパーソナルコンピュータ用モニタ、又は表示装置を有する如何なる他の製品であっても良い。このような場合に、信号処理回路ＳＰは、データ処理回路を有しても良い。
【００２１】
図２は、電流発光素子を有する図１に示した製品１のＰＬＥＤ表示パネル２を有するアクティブマトリクス表示装置６の略図を示す。表示装置６は、数ある中でも行選択回路８及び列駆動装置９を有する、表示制御器７を有する。例えば表示パネル２に表されるべき（ビデオ）画像等の情報又はデータを有するデータ信号は、データ入力１０を介して表示制御器７によって受信される。データは、列駆動装置９及びデータライン１１を介して適切な表示画素３へプログラミング電流として書き込まれる。表示画素３の行４の選択は、選択ライン１２を介して、表示制御部７によって制御される行選択回路８によって実行される。表示画素３の行４の選択と表示画素３へのデータの書き込みとの間の同期化は、表示制御器７によって実行される。更に、表示制御器７は、電力線１３を介して表示画素３の電力供給を制御しても良い。
【００２２】
図３は、図２に示された表示パネル２用の電流ミラー構造における電流プログラム可能表示画素３を示す。駆動トランジスタＴ２は、表示画素３をプログラムする際及び例えばＰＬＥＤのような発光素子１４を駆動する際に使用される。データライン１１上でのプログラミング電流の印加は、電流源Ｉｐｒｏｇによって表される。プログラミング期間の間、トランジスタＴ４は、キャパシタＣを駆動トランジスタＴ２の導電電極に接続し、一方、発光素子１４は、トランジスタＴ３によって駆動トランジスタＴ２から分離される。このプログラミング相の間、データ入力プログラミング電流は、Ｔ２を介して印加され、一方、キャパシタＣは、Ｔ２の結合されたゲート−ソース間電圧ＶＧＳに達するよう、予めプログラムされた値に依存して充電又は放電される。この場合に、Ｔ１及びＴ４を開くことによって及びＴ３を閉じることによって、駆動トランジスタＴ２のドレイン電流は、発光素子１４へ供給される。キャパシタＣのメモリ機能は、電流がライン１１上で受信されたプログラミング電流信号の完全な複製であることを確実にする。
【００２３】
駆動トランジスタを流れる電流Ｉは、
Ｉ＝Ｉｐｒｏｇ＝μ（Ｖ−Ｖｔ）２
である。ここで、μは電荷キャリアの移動度であり、Ｖｔは駆動トランジスタＴ２の閾値電圧であり、Ｖは駆動トランジスタＴ２のゲート−ソース間電圧である。この場合に、駆動トランジスタＴ２からの電流Ｉがプログラミング電流Ｉｐｒｏｇと全く同じであるとする。これは、電流ミラー回路を有する表示画素３に対する妥当な想定である。従って、プログラミング電流Ｉｐｒｏｇの印加に起因する電圧を表すプログラミング電圧Ｖｐｒｏｇは、
Ｖｐｒｏｇ＝Ｖｃｃ−Ｖｔ−√（Ｉｐｒｏｇ／μ）
をもたらす。ここで、Ｖｃｃは電力線１３上に印加された電圧である。図３に示された表示画素３の電流ミラー回路は、低周波において、様々な表示画素３の間での駆動トランジスタの移動度μ及び閾値電圧Ｖｔの差に関わらず、発光素子を流れる電流が、受けたプログラミング電流のほぼ正確な複製であるという有利な特徴を有する。
【００２４】
図４は、表示パネル２の列電極１１沿いの全ての表示画素３のうち２つの図３に示された表示画素３を示す。明瞭のために、トランジスタＴ１、Ｔ３及びＴ４は、スイッチＳ１、Ｓ３及びＳ４として描かれている。駆動トランジスタＴ２の移動度μ及び閾値電圧Ｖｔは、表示画素回路が所与のプログラミング電流Ｉｐｒｏｇに安定する場合に、列電極１１上で電圧Ｖｐｒｏｇを決定する。トランジスタＴ２は移動度及び閾値電圧に関して同一ではないので、電圧Ｖｐｒｏｇは極めて異なりうる。下側の表示画素３が第１のプログラミング電流Ｉｐｒｏｇによりプログラムされる場合に、対応するスイッチＳ１は閉じられ、列電極１１での電圧Ｖｐｒｏｇは、第１のプログラミング電流と、この表示画素３のＴ２の特性とに依存して、ある値で安定しうる。その後、上側の表示画素３がプログラムされると、下側の表示画素３のＳ１は、上側の表示画素３のＳ１が閉じられている間は開いている。プログラミング電流が下側の表示画素３と同じである場合でさえ、電圧Ｖｐｒｏｇは、上側の表示画素３の駆動トランジスタＴ２の特性が下側の表示画素３の駆動トランジスタＴ２の特性とは推定上異なるので、下側の表示画素３の電圧と比べて異なった値で同様に安定すべきである。
【００２５】
一般的に、プログラミング電流Ｉｐｒｏｇは低い。即ち、暗い領域でナノアンペア、発光素子１４の全輝度でマイクロアンペア程度である。列電極１１のライン容量はほぼ１００ｐＦ程度でありうる。従って、上側及び下側の表示画素３の間での１ボルトのプログラミング電圧Ｖｐｏｒｇの差に関して、１０ナノアンペアのプログラミング電流が、所要の電圧Ｖｐｒｏｇへと列電極１１を至らせるよう１０ミリ秒の期間に生ずる。このような長い安定化時間は、高周波において表示パネル２の動作を制限する。高解像度ディスプレイ２に関して、列電極１１の容量は増大し、それによって、性能はより悪化させられる。
【００２６】
図５は、本発明の実施例に従う表示画素３を組み込むアクティブマトリクス表示装置６の一部を示す。表示画素３は、図４に示された表示画素と同一の回路を有する。同一の参照番号は、表示画素３内の回路の類似する構成要素を示す。表示画素３は、スイッチＳ５及びＳ６と、キャパシタＣｃａｌと、トランジスタＴｃａｌとを有する較正回路を更に有する。キャパシタＣｃａｌは、接地へ接続された１のプレートと、トランジスタＴｃａｌのゲートへ接続された他のプレートとを有する。他のプレート及びトランジスタＴｃａｌのゲートは、スイッチＳ５を介して電力線１３の電圧Ｖｃｃへ接続されている。更に、他のプレート及びトランジスタＴｃａｌのゲートは、スイッチＳ６を介してトランジスタＴｃａｌの導電電極へ接続されている。この導電電極は、図３に示された表示画素３の電流ミラー回路へ更に接続されている。トランジスタＴｃａｌの他の導電電極は、列電極１１へ接続されている。スイッチＳ５及びＳ６は、他のスイッチと同じように、選択ライン１２（図５には図示せず。）を介して行選択回路を介して表示制御器７によって制御されても良い。明らかなように、スイッチＳ５及びＳ６は、本発明に従う表示画素３においてトランジスタとして実施され得る。
【００２７】
更に、これは好ましい配置であるが、キャパシタＣｃａｌは必ずしも接地へ接続されないことが知られる。代わりに、キャパシタのプレートは、例えばＶｃｃのような十分に安定した電圧へ接続されても良い。
【００２８】
更に、列電極１１は、スイッチＳｃａｌを介して電圧Ｖｃａｌへ接続されている。
【００２９】
図５に示されたアクティブマトリクス表示装置６の動作の一例を、図６Ａから６Ｃに与える。
【００３０】
図６Ａでは、表示画素３はプログラムされず、キャパシタＣの電圧は、Ｔ２に電流発光素子１４を駆動させうる。当然のことながら、本発明は、光が発光素子１４から放射されることを必要としない。スイッチＳ５は、Ｃｃａｌが、較正相の前に、較正トランジスタＴｃａｌを飽和させるＶｃｃに等しいレベルに充電されるように閉じられる。なお、Ｓ１及びＳ６が開いているので、電流はＴｃａｌを流れない。
【００３１】
図６Ｂは、較正相の実施の一例を示す。依然として、Ｓ１は、表示画素３がキャパシタＣを充電することによってプログラムされないように開いている。この較正相では、スイッチＳｃａｌは、例えば０ボルトの較正電圧Ｖｃａｌを列電極１１へ印加するよう閉じられる。更に、スイッチＳ６は、較正キャパシタＣｃａｌの放電を引き起こすよう閉じられ、スイッチＳ６及びトランジスタＴｃａｌを電流が流れる。Ｔｃａｌのゲート電圧は、Ｔｃａｌが導通を停止するまで減少し、次に、ゲート電圧は、トランジスタＴｃａｌの閾値電圧Ｖｔを発生させる。この時点で、列電極１１の電圧は、０ボルトで特定される。この較正電圧は、電流信号Ｉｐｒｏｇが図６Ｃに表されるようにプログラミング相で印加されるまで、夫々の表示画素３の列電極１１で十分に保持される。
【００３２】
当然のことながら、Ｖｃａｌが零ではない電圧Ｖ１に設定される場合には、Ｔｃａｌは、ゲート電圧がＶｔ＋Ｖ１に等しくなると導通を停止しうる。Ｖｃａｌが零ではない値Ｖ１を有するよう選択される場合に、列駆動装置９は、負の電圧供給を伴わずに実施され得る。このような供給は、列駆動装置９が列電極１１の零電圧で電流を吸収する場合に必要とされうる。
【００３３】
更に当然のことながら、較正相の間に、発光素子１４は、前のプログラミング相でプログラムされたように依然として光を放射しうる。
【００３４】
図６Ｃは、表示画素３がキャパシタＣを適切な電圧に充電することによってプログラムされるところのプログラミング相を表す。従って、スイッチＳ１及びＳ４は閉じられ、スイッチＳ３は開かれる。更に、スイッチＳｃａｌは、プログラミング電流が列電極１１の表示画素３に流れ込むことを可能にするよう開かれる。キャパシタＣｃａｌは、スイッチＳｃａｌの開成の後に列電極１１での電圧の保持を確実にする。Ｓ５及びＳ６は開かれているので、較正トランジスタＴｃａｌのゲート電圧は変化せず、閾値電圧Ｖｔで一定である。プログラミング電流は、駆動トランジスタＴ２を流れる電流がプログラミング電流Ｉｐｒｏｇに等しくなる値までキャパシタＣの電圧が増大又は減少するように、Ｔｃａｌ、Ｓ１及びＳ４を流れうる。
【００３５】
スイッチＳ１及びＳ６は、例えば図６Ａで表示されるように、列電極１１沿いのプログラムされない表示画素３に関しては開いている。他のスイッチＳ３、Ｓ４及びＳ５の状態は、本発明にとって重要ではない。例えば、アドレス指定されない表示画素３が光を放射すべき場合には、スイッチＳ３は閉じられ、スイッチＳ４は開かれる。表示画素３は、表示画素３がアドレス指定されないフレーム時間のうちの特定の割合の時間に光を放射すべきでない、即ち、低減されたデューティーサイクルが適用される場合には、スイッチＳ３は、フレーム時間のうちのこの割合の時間には開かれるべきである。
【００３６】
上述した較正相は、夫々の列５に関して行型に実行される。しかし、一度に表示画素３の１よりも多い行４に対して、又は、一度に表示パネル２全体に対して較正相を実行することが有利である。後者の場合には、Ｃｃａｌでの充電は、関連する時間期間、即ち、較正電圧Ｖｃａｌが表示画素３に対して保持されるべき時間に亘って、十分に安定するよう、即ち、全く又は無視可能ほど漏れがないことを要する。１又はそれ以上の行４に対する較正相の開始は、表示制御器７から制御され得る。
【００３７】
較正相の効果は、表示画素３が、電圧振幅が低減された結果として、瞬時に電流プログラムされ得ることである。極端な場合にのみ、列電極１１での電圧振幅は数ボルトであっても良い。通常は、プログラミング電流が１ナノアンペアから１マイクロアンペアまで増大する場合に、電圧振幅は数ミリボルトである。これは、従来技術の表示装置の場合よりも相当に小さい。結果として、より高い解像度を有する表示パネル２が適用可能である。更に、プログラミング電圧Ｖｐｒｏｇは、もはや電力線１３の電圧Ｖｃｃに依存しない。本発明の主旨は、変形された表示画素回路が、表示パネル２上の様々な表示画素３の間における駆動トランジスタＴ２の特性の広がりとは無関係であるところの特定の入力電圧を特徴とすることである。列電極１１での電圧振幅の相当な低下は、より高い解像度を有するディスプレイが動作可能であるように電流プログラミング速度を増大させる。本発明に従うアクティブマトリクス表示装置６の欠点は、夫々の表示画素３の回路によって占められる面積の増大である。これは、表示画素の開口にとって不利である。しかし、表面発光表示パネル２に関して、発光素子１４の光は、表示画素回路から離れたところから放射されるので、これは問題ではない。
【００３８】
表示画素３内の較正回路の目的は、表示画素３自体での駆動トランジスタＴ２の閾値電圧の偏差を、長い列電極１１がこのような偏差に影響されないように処理することである。しかし、偏差は、表示画素においてＴｃａｌとＴ２との間には依然として存在する。この部分では、このような偏差は、ライン容量が低いために、ほとんど又は全く有害ではない。ライン容量が比較的低い場合には、同じ列電極１１で１よりも多い表示画素３に対して単一の較正回路を使用することが、図７に示されるように、可能である。この実施例では、ライン容量は、この容量が、異なる表示画素３のＴｃａｌとＳ１との間のライン距離によって増大するので、夫々の表示画素又は表示サブピクセルが専用の較正回路を有するところの配置と比べて僅かに高い。しかし、このライン容量は、列電極１１のライン容量よりもやはり著しく低い。
【００３９】
留意すべきは、上述した実施例は本発明を限定するのではなく説明しているのであって、当業者は添付の特許請求の範囲の適用範囲を損なわない範囲で多数の代替の実施例を設計することができる点である。特許請求の範囲において、括弧内に置かれた参照符号は、請求を限定するように解釈されるべきではない。動詞「有する」及びその活用形の使用は、請求項に挙げられた以外の要素又はステップの存在を除外するわけではない。要素の前に置かれた冠詞「１つの」は、このような要素の複数個の存在を除外するわけではない。本発明は、幾つかの個別素子を有するハードウェアを用いて及び適切にプログラムされたコンピュータを用いて実施されても良い。幾つかの手段を列挙する装置クレームにおいて、これらの手段の幾つかは、ハードウェアの同一の物品により具現化されても良い。ある手段が相互に異なる従属請求項に列挙されているという単なる事実は、これらの手段の組合せが有利に使用されえないことを示しているわけではない。
【図面の簡単な説明】
【００４０】
【図１】アクティブマトリクス表示装置を有する製品を示す。
【図２】図１に示されたアクティブマトリクス表示装置の略図を示す。
【図３】図２に示された表示装置用の電流プログラム可能電流ミラー回路を示す。
【図４】図２に示された表示装置の列電極に沿った２つの図３に示された表示画素を示す。
【図５】本発明の実施例に従う表示画素を組み込むアクティブマトリクス表示装置の一部を示す。
【図６Ａ】本発明の実施例に従うアクティブマトリクス表示装置の動作の様々な段階を示す。
【図６Ｂ】本発明の実施例に従うアクティブマトリクス表示装置の動作の様々な段階を示す。
【図６Ｃ】本発明の実施例に従うアクティブマトリクス表示装置の動作の様々な段階を示す。
【図７】本発明に従うアクティブマトリクス表示装置に関する代わりの実施例を示す。
【図１】
2007529032.tif 000003
【図２】
2007529032.tif 000004
【図３】
2007529032.tif 000005
【図４】
2007529032.tif 000006
【図５】
2007529032.tif 000007
【図６Ａ】
2007529032.tif 000008
【図６Ｂ】
2007529032.tif 000009
【図６Ｃ】
2007529032.tif 000010
【図７】
2007529032.tif 000011
【国際調査報告】
2007529032.tif 000012
2007529032.tif 000013