(57)【要約】  シグマ・デルタ変調器の信号伝達関数ＳＴＦと量子化ノイズ伝達関数ＮＴＦとを確立するループを用いて、入力信号ｘ（ｎ）を受け取り、この入力信号に応じて変調された出力信号ｙ（ｎ）を供給するシグマ・デルタ変調器を制御する方法。この方法は、この入力信号と相関する信号特性Ａ（ｎ）に応じてこのシグマ・デルタ変調器を制御してこの量子化ノイズ伝達関数ＮＴＦを変更するステップを含むことを特徴とする。
2007533180.tif 000002
【特許請求の範囲】
【請求項１】
シグマ・デルタ変調器の信号伝達関数と量子化ノイズ伝達関数とを確立するループを用いて、入力信号を受け取り、前記入力信号に応じて変調された出力信号を供給するシグマ・デルタ変調器を制御する方法であって、前記入力信号と相関する信号特性に応じて前記シグマ・デルタ変調器を制御して前記量子化ノイズ伝達関数を変更するステップからなる方法。
【請求項２】
前記信号特性が比較的大きな振幅を表すときに、前記ノイズ伝達関数がより小さな程度まで量子化ノイズを抑制するように変更されるのに対して、前記信号特性が比較的小さな振幅を表すときには、前記ノイズ伝達関数がより大きな程度まで量子化ノイズを抑制するように変更される請求項１に記載の方法。
【請求項３】
前記ノイズ伝達関数は、前記シグマ・デルタ変調器が安定状態において動作する間に、変更される請求項１または２に記載の方法。
【請求項４】
前記シグマ・デルタ・ループが２つよりも多い積分器のカスケード接続を備えるループ・フィルタを備える請求項１乃至３のいずれか１項に記載の方法。
【請求項５】
前記シグマ・デルタ・ループがループ・フィルタを備え、前記ノイズ伝達関数の成形が、ループ・フィルタのフィルタ係数を変更して前記ループ・フィルタが実現する前記伝達関数中の零点および極を移動させることにより制御される請求項１乃至４のいずれか１項に記載の方法。
【請求項６】
前記ループ・フィルタが積分器ステージのカスケード接続を備え、前記ノイズ伝達関数の成形が、前記積分器の損失係数を変更することにより制御される請求項１乃至５のいずれか１項に記載の方法。
【請求項７】
前記積分器の前記損失係数が、値ゼロよりも大きな下側の値と１以下の上側の値の間で制御可能に調整可能である請求項６に記載の方法。
【請求項８】
前記シグマ・デルタ・ループが２レベル以上であるが６レベルよりも小さいＮＱレベルに量子化器への入力を量子化する量子化器を備える請求項１乃至７のいずれか１項に記載の方法。
【請求項９】
前記シグマ・デルタ・ループが量子化器を備え、前記ノイズ伝達関数の成形が、前記ループの量子化器のしきい値を変更することにより制御される請求項１乃至８のいずれか１項に記載の方法。
【請求項１０】
前記入力信号が前記信号特性の選択された値について制御される前置フィルタを介して供給される請求項１乃至９のいずれか１項に記載の方法。
【請求項１１】
しきい値ピーク値と選択可能なループ・フィルタ・パラメータとの関連付けられた値を計算するステップを含み、前記しきい値ピーク値及び前記選択可能なループ・フィルタ・パラメータは、前記信号特性Ａ（ｎ）の所与の値について、最も近い下側のしきい値ピーク値が前記ループ・フィルタに適用されるときに、選択可能なループ・フィルタ・パラメータが前記信号特性の値についての安定な変調器を実現する前記しきい値を決定するという意味において関連付けられる請求項１乃至１０のいずれか１項に記載の方法。
【請求項１２】
前記信号特性が、前記変調器の前記入力信号、並びに／又は前記変調器からの前記出力信号及び／若しくは前記ループ・フィルタの状態変数である請求項１乃至１１のいずれか１項に記載の方法。
【請求項１３】
前記信号特性がピーク検出器によって処理されて中間制御信号を供給し、前記中間制御信号に基づいて、どの制御信号に対して前記ノイズ伝達関数の制御を行うかについての決定が実施される請求項１２に記載の方法。
【請求項１４】
前記ピーク検出器が前記信号特性の低域通過フィルタリングを実施し、その後に前記低域通過フィルタがかけられた信号特性の数値を決定する請求項１３に記載の方法。
【請求項１５】
前記ピーク検出器が提供する前記出力のＮ個の以前のサンプルの実行中のウィンドウが記憶され、前記Ｎ個の以前のサンプルの最大が前記中間制御信号として選択される、請求項１３乃至１４のいずれか１項に記載の方法。
【請求項１６】
どの制御信号に対して前記ノイズ伝達関数の制御を行うかについての前記決定が、記憶された制御信号を含むルックアップ・テーブルによって実施され、前記中間制御信号の値または値の範囲に関連付けられる請求項１３乃至１５のいずれか１項に記載の方法。
【請求項１７】
推定されたピーク値の少なくとも約５％上に配置される最大安定振幅ＭＳＡを提供するノイズ伝達関数が選択される、請求項１乃至１６のいずれか１項に記載の方法。
【請求項１８】
前記信号特性のピーク値のフル・スケール範囲がいくつかの範囲に分割され、各範囲が選択可能なノイズ伝達関数に関連付けられる請求項１乃至１７のいずれか１項に記載の方法。
【請求項１９】
請求項１から１８いずれか１項に記載の方法であって、
所与の量子化器について、
異なるループ・フィルタについてのノイズ増幅ファクタの最小値（Ａｍｉｎ）を決定するステップ、
ＭＳＡよりも小さな入力信号値が安定な変調器を実現することになるように選択される最大安定振幅値ＭＳＡを決定するステップ、
各フィルタが決定された各最大振幅値ＭＳＡに関連付けられる異なるループ・フィルタのバンクを生成するステップ、及び
前記入力信号と相関させられる適応信号に応じて前記バンクからフィルタを選択するステップ
からなる方法。
【請求項２０】
コンピュータによって実行されるときに、請求項１乃至１９のいずれか１項に記載の方法を実施するコンピュータ・プログラム。
【請求項２１】
コンピュータによって実行されるときに、請求項１乃至１９のいずれか１項に記載の方法を実施するプログラムを用いて符号化されたコンピュータ読取り可能媒体。
【請求項２２】
シグマ・デルタ変調器の信号伝達関数ＳＴＦと量子化ノイズ伝達関数ＮＴＦとを確立するループを有し、入力信号ｘ（ｎ）を受け取り、前記入力信号に応じて変調された出力信号ｙ（ｎ）を供給するシグマ・デルタ変調器であって、
前記入力信号と相関する信号特性に応じて前記量子化ノイズ伝達関数ＮＴＦを変更するように構成されたことを特徴とするシグマ・デルタ変調器。
【請求項２３】
前記信号特性が比較的大きな振幅を表すときに、前記ノイズ伝達関数ＮＴＦがより小さな程度まで量子化ノイズを抑制するように変更されるのに対して、前記信号特性が比較的小さな振幅を表すときには、前記ノイズ伝達関数がより大きな程度まで量子化ノイズを抑制するように変更される請求項２２に記載のシグマ・デルタ変調器。
【請求項２４】
前記ノイズ伝達関数ＮＴＦは前記シグマ・デルタ変調器が安定状態で動作する間に変更される請求項２２乃至２３のいずれか１項に記載の方法。
【請求項２５】
前記シグマ・デルタ・ループが２つよりも多い積分器のカスケード接続を備えるループ・フィルタを備える請求項２２または２４に記載のシグマ・デルタ変調器。
【請求項２６】
前記シグマ・デルタ・ループがループ・フィルタを備え、前記ノイズ伝達関数の成形が、ループ・フィルタのフィルタ係数を変更して前記ループ・フィルタが実現する前記伝達関数中の零点および極を移動させることにより制御される請求項２２乃至２５のいずれか１項に記載のシグマ・デルタ変調器。
【請求項２７】
前記ループ・フィルタが積分器ステージのカスケード接続を備え、前記ノイズ伝達関数の成形が、前記積分器の損失係数を変更することにより制御される、請求項２２乃至２６のいずれか１項に記載のシグマ・デルタ変調器。
【請求項２８】
前記積分器の前記損失係数が値ゼロよりも大きな下側の値と１以下の上側の値の間で制御可能に調整可能である請求項２７に記載のシグマ・デルタ変調器。
【請求項２９】
前記シグマ・デルタ・ループが２レベル以上であるが６レベルよりも小さいＮＱレベルに量子化器への入力を量子化する量子化器を備える、請求項２２乃至２８のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３０】
前記シグマ・デルタ・ループが量子化器を備え、前記ノイズ伝達関数の成形が前記ループの量子化器のしきい値を変更することにより制御される請求項２２乃至２９のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３１】
前記入力信号が、前記信号特性の選択された値について制御される前置フィルタを介して供給される請求項２２乃至３０のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３２】
振幅範囲ＭＳＡとループ・フィルタ・パラメータとの共存する値を計算するステップを含み、前記振幅範囲と前記ループ・フィルタ・パラメータは、所与の振幅範囲の値について、前記共存するループ・フィルタ・パラメータが前記ループ・フィルタを成形するために適用されたときに、振幅範囲の前記所与の値よりも小さな信号振幅について安定な変調器を実現するという意味で共存している請求項２２乃至３１のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３３】
前記信号特性が、前記変調器の前記入力信号、並びに／又は前記変調器からの前記出力信号及び／若しくは前記ループ・フィルタの状態変数である、請求項２２乃至３２のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３４】
信号特性がピーク検出器によって処理されて中間制御信号を供給し、前記中間制御信号に基づいて、どの制御信号に対して前記ノイズ伝達関数の制御を行うかについての決定が実施される請求項３３に記載のシグマ・デルタ変調器。
【請求項３５】
前記ピーク検出器が前記信号特性の低域通過フィルタリングを実施し、その後に前記低域通過フィルタがかけられた信号特性の数値を決定する請求項３４に記載のシグマ・デルタ変調器。
【請求項３６】
前記ピーク検出器が提供する前記出力のＮ個の以前のサンプルの実行中のウィンドウが記憶され、前記Ｎ個の以前のサンプルの最大が前記中間制御信号として選択される請求項３４または３５のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３７】
どの制御信号に対して前記ノイズ伝達関数の制御を行うかについての前記決定が、記憶された制御信号を含むルックアップ・テーブルによって実施され、前記中間制御信号の値または値の範囲に関連付けられる、請求項３４乃至３６のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３８】
推定されたピーク値の少なくとも約５％上に配置される最大安定振幅ＭＳＡを提供するノイズ伝達関数が選択される、請求項２２乃至３７のいずれか１項に記載のシグマ・デルタ変調器。
【請求項３９】
前記信号特性のピーク値のフル・スケール範囲がいくつかの範囲に分割され、各範囲が選択可能なノイズ伝達関数に関連付けられる請求項２２乃至３８のいずれか１項に記載のシグマ・デルタ変調器。
【請求項４０】
請求項２２乃至３９のいずれか１項に記載のシグマ・デルタ変調器を備えるアナログ・デジタル・コンバータ。
【請求項４１】
請求項２２乃至３９のいずれか１項に記載のシグマ・デルタ変調器を備えるデジタル・アナログ・コンバータ。
【請求項４２】
前置増幅器と、請求項２２乃至３９のいずれか１項に記載のシグマ・デルタ変調器とを備えるマイクロフォン。
【請求項４３】
請求項２２乃至３９のいずれか１項に記載のシグマ・デルタ変調器を備えるクラス−Ｄ増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シグマ・デルタ変調器に関する。
【背景技術】
【０００２】
近年、低域通過タイプのシグマ・デルタ・コンバータが、Ａ／ＤコンバータまたはＤ／Ａコンバータ中において成功裏に使用されてきているが、これらのコンバータについては、異なるタイプのクラスＤ増幅器中においても使用されている。さらに、帯域通過シグマ・デルタ・コンバータが、デジタル無線通信システム中において使用されるＲＦベース・バンド信号のデジタル変換またはアナログ変換と組み合わされて、周波数アップ／ダウン変調のために成功裏に使用されてきている。
【０００３】
従来のコンバータは、一般的に例えば信号が８ビット、１２ビットまたは１６ビットで表されるビット数により指定される比較的高分解能を有する量子化器の周囲に構築される。しかし、高分解能の量子化器に起因して、これらのコンバータは、このシグマ・デルタ・コンバータに比べて比較的構造が複雑である。これら従来のコンバータのさらなる改良は、一方では、これらの従来のコンバータの高分解能のさらなる改良がこのコンバータの複雑さを劇的に増加させることになる点で厄介である。さらに、コンポーネントの費用のかかるマッチングまたは調整も必要とされる。他方、増大させられたサンプリング周波数が、一般にこのコンバータの製造業者にとって余分なコストを追加してしまうことになる。従来のコンバータは、入力信号をナイキスト周波数（Ｎｙｑｕｅｓｔ  ｆｒｅｑｕｅｎｃｙ）でサンプリングするが、一般的に２倍から１６倍のオーバーサンプリングが適用されることもある。
【０００４】
シグマ・デルタ・コンバータは、これらの従来のコンバータに比べてこれらの基本的構造があまり複雑ではない。これらのシグマ・デルタ・コンバータは、一般的に２レベル、３レベルまたは４レベルのフル・スケールの入力信号の比較的粗い分解能を有する量子化器の周囲に構築される。この低分解能の量子化器は、その高分解能の量子化器よりも高いサンプリング周波数で動作させることができるが、より大きな量子化エラー、すなわちこの入力信号と出力信号の間のより大きな差という代償を払って動作させることができる。
【０００５】
このより大きな量子化エラーを補償するために、このシグマ・デルタ変調器は、この量子化エラーの積分がこの量子化器を変調するフィードバック・ループを用いて構成される。さらに、このシグマ・デルタ変調器は、例えば３２、５０、６４または１２８倍の比較的高いオーバーサンプリング比で動作する。このシグマ・デルタ変調器に対する信号は、一般的にこのシグマ・デルタ変調器のクロック周波数として示されるオーバーサンプリングされたサンプリング周波数でサンプリングされる。このシグマ・デルタ変調器は、このサンプリング周波数を乗じたこのオーバーサンプリング比に等しいこのクロック周波数で動作する。この構成と高クロック周波数を用いて、この量子化エラーは、この比較的高いクロック周波数、一般的にはナイキスト周波数よりずっと高いクロック周波数で積分されて、ナイキスト・サンプリング時間間隔にまたがって平均されてほとんどエラーのない信号がもたらされる。オーディオ帯域信号処理についての典型的なクロック周波数は、例えば１．２ＭＨｚまたは２．４ＭＨｚである。
【０００６】
このより高いサンプリング周波数におけるビット・ストリームが生成される。一般的にこのより高いサンプリング周波数で後続の信号処理を実施することは不便なので、デシメーション・プロセス（ｄｅｃｉｍａｔｉｏｎ  ｐｒｏｃｅｓｓ）がこのビット・ストリームに適用され、これによりこのナイキスト周波数の付近の所望の比較的高分解能のレートにおけるデジタル出力信号がもたらされる。一般にこのシグマ・デルタ変調器は、従来のコンバータに比べると、より低いひずみと、より低いコストを実現する。
【０００７】
図１は、一般的なシグマ・デルタ変調器のモデルを示すものである。このシグマ・デルタ変調器は、離散時間ドメイン（Ｚ−ドメイン）実装形態の形で示されており、ここでｘ（ｎ）およびｙ（ｎ）は、それぞれ離散時間インスタンスｎにおける信号値を有する入力信号および出力信号である。この変調器は、入力フィルタＧ（ｚ）と、量子化器Ｑと、ループ・フィルタＨ（ｚ）と、加算器Ｓ１を備え、この加算器は、これらの示される符号に従って加算器に入力された値の合計を計算しており、すなわちＨ（ｚ）からの値が、Ｇ（ｚ）からの値から差し引かれる。他の等価な構成が存在しており、例えば、Ｈ（ｚ）がこの加算器と量子化器の間に構成され、あるいはＨ（ｚ）が、この加算器と量子化器の間のａ−部とこのフィードバック・ループ中のｂ−部に区分されることに留意されたい。
【０００８】
低域通過シグマ・デルタ変調器では、このシグマ・デルタ・コンバータのフィードバック・ループは、積分器としての役割を果たし、この積分器がこの加算器Ｓ１と組み合わされて、平均したこの量子化エラーがゼロまたはゼロに近いものになるようにする。このシグマ・デルタ変調器は、入力信号についての低域通過フィルタとしての役割を果たし、またこの量子化ノイズについての高域通過フィルタとしての役割を果たす。これは、このループ・フィルタが対象となる帯域中の入力信号を通過させるように設計されるときに、量子化ノイズが対象となる帯域のうちのこの帯域中で減衰させられる点で役に立つ動作である。
【０００９】
このノイズの減衰は、１次のシグマ・デルタ変調器、すなわちこの量子化器の上流に１段の積分器ステージを備える変調器を用いてさえも認めることができるが、高分解能コンバータのこれらの必要とされる高い信号／雑音比を達成するためには、高次の変調器、すなわちカスケードにいくつかの積分器を備える変調器を使用することが必要になる。しかし、より高次の変調器が使用される場合には、安定性の問題が起こる。
【特許文献１】米国特許出願第２００２／００３０６１８−Ａ１号
【特許文献２】米国特許第６６４２８７４  Ｂ１号
【特許文献３】同時係属出願ＰＣＴ／ＤＫ２００４／０００７０７号
【特許文献４】同時係属出願ＰＣＴ／ＤＫ２００５／００００８６号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このシグマ・デルタ・コンバータの設計においては、この量子化器Ｑによって生成されるこの通過帯域におけるこの量子化ノイズを最小にすること、すなわちこの量子化ノイズを調整することが目的になる。さらに、対象となる信号帯域におけるこの変調器出力の信号スイング、またはこのフィルタがかけられた（通常、ＭＳＡと呼ばれる）変調器出力信号を最大にすることが目的になり、この目標は、できるだけ１．０に近いＭＳＡを達成することである。この通常のＳ−ドメイン／Ｚドメインの安定性判断基準がこの非常に非線形なシステムについては当てはまらないので、このＭＳＡは、２レベル、３レベル、４レベルの量子化器Ｑ（ｚ）（または低レベル量子化器）を伴う変調器では特に重要である。
【００１１】
これらの目的の両者は、この変調器のダイナミック・レンジを最大にすることになり、この最後の目的は、クラスＤのコンバータおよびこの変調器の低電圧実装形態において特に有用である。第３の目的は、このダイ・サイズを最小にすることであり、これは、ＡＳＩＣ実装形態における変調器のコストおよび電力消費を低減させることになる。
【００１２】
この変調器のＡＳＩＣ設計における電力／ダイ・サイズを最小にするこの第３の目的を達成するためには、１ビットまたは小さな数の量子化レベルを使用することが極めて重要である。これらの変調器の量子化器における低いレベル数は、より多くの量子化ノイズを生成する。この信号帯域における量子化ノイズを減衰させるためには、阻止／通過帯域とこの阻止帯域（ｓｔｏｐ  ｂａｎｄ）における高い減衰の間に非常に急な遷移を有するノイズ伝達関数（後ほどの定義参照）を伴う高次の非常にアグレッシブなフィードバック・ループ・フィルタＨ（ｚ）を使用することが必要である。この場合にも、高次のアグレッシブなフィードバック・ループ・フィルタがこのＭＳＡを低下させることになる。このＭＳＡが非常に低い場合、この変調器のノイズ伝達関数は、量子化ノイズを非常に良好に減衰させるはずであるが、このＭＳＡが低いので、このノイズ伝達関数は、このダイナミック・レンジおよびフル・スケールの信号スイングを危うくすることになる。この変調器のダイナミック・レンジ／ＳＮＲを最適化するためには、ＭＳＡの最適な選択が存在している。
【００１３】
残念なことに以上のこれら３つの目的は、部分的に競合しており、妥協を行う必要があり、すなわち（この通過帯域中の）この量子化ノイズを最小化することと、高いＭＳＡなどを取得することの間には、あるトレードオフが存在する。通常、これら３つのすべての目的を考慮に入れると最適条件は、約０．５の（またはフル・スケールの６ｄＢ下の）ＭＳＡを伴うという結果になる。例えば、シグマ・デルタ変調器がＤ／Ａコンバータ中で使用されるテキサス・インストルメンツ（Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ）社からのＤＳＤ１７０２データ・シートを参照されたい。
【００１４】
従来技術
米国特許出願第２００２／００３０６１８−Ａ１号は、カスケードになった複数の積分器ステージと１つの量子化器を伴うシグマ・デルタ変調器の安定性を回復する方法について開示している。この変調器からのデジタル出力を監視して、この変調器の不安定状態に対応するあらかじめ定義されたビット・シーケンスを検出する。このビット・シーケンスが検出される場合および検出されるときには、このカスケードになった積分器のうちの最終ステージがリセットされ、また１つまたは複数の先行する積分器の状態が、この不安定状態がもはや検出されなくなるまで漸次リセットされる。
【００１５】
これによって、より高次のシグマ・デルタ変調器において起こる可能性のある安定性の問題は、安定性の欠如を示す兆候を検出し、この変調器を安定状態に戻してこのシグマ・デルタ変調器の性能を回復させることにより解決される。しかし、かかる従来技術による変調器は、このシグマ・デルタ変調器の急激な、または非常に非線形な制御に起因して、支配的な、または比較的高い全体的高調波ひずみ（Ｔｏｔａｌ  Ｈａｒｍｏｎｉｃ  Ｄｉｓｔｏｒｔｉｏｎ）ＴＨＤの悪影響を受けることになる。
【００１６】
米国特許第６６４２８７４  Ｂ１号は、対象となる帯域に影響を及ぼさずにこの量子化ノイズを成形する方法について開示している。これは、フィルタＲ（ｚ）を介して追加のエラー・フィードバック経路をもたらす、さらなるフィードバック・ループを用いて実装される。このフィルタＲ（ｚ）は、この入力信号に対する対象となる帯域の変調器応答にさらに影響を及ぼさずに対象となる帯域中の量子化ノイズを成形する。これにより、変調器のダイナミック・レンジ（またはＳＮＲ）は、Ｒ（ｚ）の適切な設計によって拡張可能となる。
【００１７】
Ｒ（ｚ）の適切な設計は、この変調器のダイナミック・レンジを改善することになるが、この変調器は、安定な変調器については、信号対雑音比を改善することになるのにすぎない。したがって、この開示された方法では、低レベルの量子化器を有するより高次の安定した変調器を実現するようにはならないことになる。したがって、この開示されている変調器では、より高次の変調器について約５レベルまたは６レベル上の量子化レベルを有する比較的複雑な構成を必要とする。
【００１８】
したがって、この従来技術は、前述の３つの目的の間の競合に対する解決方法を提供してはいない。かかる解決方法については、非常に妥当であり理解されるはずである。すなわち、この解決方法は、高いＭＳＡを維持しながらこの量子化ノイズをさらに減衰させることが可能であり、しかも通常のトレードオフおよび妥協をする必要がない方法である。
【課題を解決するための手段】
【００１９】
シグマ・デルタ変調器の信号伝達関数ＳＴＦ、および量子化ノイズ伝達関数ＮＴＦを確立するループを用いて、入力信号を受け取り、この入力信号に応じて変調された出力信号を供給するシグマ・デルタ変調器を制御する方法が提供される。この方法は、このシグマ・デルタ変調器を制御して、この入力信号に相関する信号特性に応じてこの量子化ノイズ伝達関数ＮＴＦを変化させるステップを含んでいる。
【００２０】
適応ノイズ成形が適用されるので、最大安定振幅（ｍａｘｉｍｕｍ  ｓｔａｂｌｅ  ａｍｐｌｉｔｕｄｅ）ＭＳＡを現行の信号振幅に適応させて、それによってこの変調器の安定性を維持しながら可能な限りこの量子化ノイズを減衰させる。その結果、この信号対雑音比が改善される。すなわち、この量子化ノイズは、この信号振幅に基づいて成形される。換言すれば、このノイズ伝達関数は、この入力信号に適応させられる。
【００２１】
一般に、経験ではＭＳＡがこのノイズ伝達関数の積分の数値に（単調に）依存することになる。したがって、このＮＴＦを変化させて所望のＭＳＡの変化を達成する異なる方法が可能である。
【００２２】
この信号特性は、この入力信号の振幅に関連することが理解されることに留意されたい。以降で説明されるように、この信号特性は、シグマ・デルタ変調器の異なる信号源により、またはこれらの異なる信号源の異なる信号処理により、あるはこれらの両方によって実現することができることが理解されよう。したがって、異なる相関度は、このノイズ伝達関数を制御するための十分な情報をもたらすことができることが明らかである。
【００２３】
この制御方法とこのシグマ・デルタ変調器の異なる実装形態を提供することが可能である。このような実装形態は、アナログ実装形態、ソフトウェア実装形態、および／またはデジタル実装形態を含んでいてもよい。
【００２４】
この信号特性Ａ（ｎ）が比較的小さな振幅を表すときにこのノイズ伝達関数がより大きな程度まで量子化ノイズを抑制するように変化させられるのに対して、このノイズ伝達関数ＮＴＦは、この信号特性Ａ（ｎ）が比較的大きな振幅を表すときには、より小さな程度までしか量子化ノイズを抑制するように変更されないことが好ましい。このＮＴＦ以下の積分が増大させられるときにＭＳＡが増大させられるので、これは役に立つ制御戦略または適応戦略である。しかし、最初にはＭＳＡが増大させられたときにより多くの量子化ノイズが信号帯域または対象となる帯域において生成されることになる。他方では、小さなＭＳＡ値は、（安定性が必要であると仮定すると）信号スイングに対する制限である。
【００２５】
このシグマ・デルタ変調器が安定状態において動作する間にこのノイズ伝達関数ＮＴＦが変更されるときには、この信号対雑音比の上記改善は、このシグマ・デルタ変調器の制御によって引き起こされるひずみの増大によって損なわれない。したがって、この変調器はその出力信号中に発振成分または「暴走」成分をあまり示さないことになるので、さらに少ないひずみが得られる。
【００２６】
２つ以上の積分器のカスケード接続を有するループ・フィルタＨ（ｚ）を備えるシグマ・デルタ・ループは、この制御方法と組み合わせると特に有用である。
【００２７】
シグマ・デルタ変調器は、量子化器を備えること、および２レベルの量子化器では、１次のループ・フィルタは常に安定な変調器を実現するのに対して、２次のループ・フィルタは条件付きで安定であることが知られている。より高次のループ・フィルタは、よりアグレッシブなフィルタを用いて、より良好なノイズ減衰をもたらすが、これらのループ・フィルタは、潜在的に不安定な可能性がある。したがって、この制御方法は、より高次の変調器と組み合わされると特に役に立つ。かかる量子化器は非常に非線形であるので、この方法は、小さな量子化レベル数をもつ量子化器ではさらに役に立つ。
【００２８】
このシグマ・デルタ・ループは、ループ・フィルタを備え、このノイズ伝達関数の成形は、ループ・フィルタのフィルタ係数を変更して、このループ・フィルタが提供する伝達関数中に零点（ｚｅｒｏ）または極（ｐｏｌｅ）を移動させることにより制御される。このノイズ伝達関数の積分の数値は極および／または零点を移動させることにより変更することができるので、この伝達関数の極および零点を移動させることは、ＭＳＡを制御するための１つのオプションである。典型的なカスケード接続された積分器フィルタでは、極または零点の位置は、ｂ−係数あるいはａ−係数および／またはｅ−係数（複素数の極および零点）を変更することにより制御されることがよく知られている。極および零点を制御する他の方法が他のタイプのループ・フィルタについては存在する。
【００２９】
しかし、このループ・フィルタは、積分器ステージのカスケード接続を備え、このノイズ伝達関数の成形については、これらの積分器の損失係数（ｌｏｓｓ−ｃｏｅｆｆｉｃｉｅｎｔ）を変更することにより、制御されることが好ましい。それによって、このＮＴＦの勾配は変更可能であり、これが次にはこのＮＴＦ曲線の下の面積を変化させることになる。
【００３０】
これらの積分器の損失係数は、便宜的に、値ゼロよりも大きな下側の値と、１以下の上側の値との間で制御可能に調整することができる。これらの損失係数は、事前に計算された離散値を選択することにより、またはこれらの損失係数の増分変化を計算することにより徐々に調整可能である。経験では、これらの損失は、このカスケード接続中の第１の積分器から後段の積分器へと値を増大させながら適用されることが好ましいことになる。例えば０．５から０．８または１．０の積分器フィードバック係数に対応する積分器損失が典型的な値である。これらの損失は、異なる組合せで適用することができることに留意されたい。
【００３１】
好ましい実施形態においては、このシグマ・デルタ・ループは、この量子化器への入力をＮＱ個のレベルに量子化する量子化器を備え、ここでＮＱは、２レベル以上であるが、６レベルよりは小さい。以上で述べたように、かかる量子化器は非常に非線形であるので、この制御方法は、小さな量子化レベル数を用いた量子化器のために便宜上適している。特により高次のループ・フィルタと組み合わせると、よりアグレッシブなフィルタを用いて、より良好なノイズ減衰を得ることができるが、これらのフィルタは、潜在的に不安定な可能性がある。役に立つ実施形態は、４次のループ・フィルタを有する２レベルの量子化器、４次のループ・フィルタを有する３レベルの量子化器、または５次のループ・フィルタを有する３レベルの量子化器を備える。
【００３２】
この方法の一態様においては、このシグマ・デルタ・ループは、量子化器を備え、このノイズ伝達関数の成形は、このループの量子化器のしきい値を変更することにより制御される。これらのしきい値は、この量子化器の信号処理動作を変更することになり、これが、次にはこのノイズ伝達関数を変更する際におけるより多くの自由をもたらすことになる。これについては、量子化器レベル数とこの量子化器のしきい値の位置が、ＭＳＡと、量子化エラー・ゲインとの間の関連を決定するので、得られ、この量子化エラー・ゲインは、このループ・フィルタによって決定されるようなこのノイズ伝達関数に対して次に関連付けられる。これについては、図５および６と関連して説明される。
【００３３】
他の態様においては、この入力信号は、この信号特性の選択された値について制御される前置フィルタを介して供給される。それによって、この入力信号の等化が、例えばこの信号伝達関数がこの信号帯域を減少させるときに可能となる。
【００３４】
さらなる態様においては、この方法は、しきい値ピーク値と選択可能なループ・フィルタ・パラメータとの関連付けられた値を計算するステップを含んでおり、これらのしきい値ピーク値と、これらの選択可能なループ・フィルタ・パラメータとは、この信号特性Ａ（ｎ）の所与の値について、最も近い下側のしきい値ピーク値が、このループ・フィルタに適用されるときに、選択可能なループ・フィルタ・パラメータがこの信号特性の値についての安定な変調器を実現するしきい値を決定するという意味において関連付けられる。
【００３５】
この信号特性は、この変調器の入力信号、および／またはこの変調器からの出力信号、および／またはこのループ・フィルタの状態変数とすることができる。これらの信号は、少なくともある程度までこの入力信号と相関させられ、ここではこのノイズ伝達関数の十分な制御を実現することができる。
【００３６】
この信号特性をピーク検出器によって処理して中間制御信号を供給し、この中間制御信号に基づいて、どの制御信号に対してこのノイズ伝達関数の制御を行うかについての決定が実施されることが好ましい。この過度のＭＳＡのリスクがそれによって低減されるので、ピーク検出器は、役に立つ。
【００３７】
このピーク検出器は、この信号特性の低域通過フィルタリングを実施し、それに続いてこの低域通過フィルタがかけられた信号特性の数値を決定することが好ましい。これは、この信号特性にノイズがあるとき、例えばこの信号特性がこの変調器の出力信号であるとき、あるいは特にこの信号特性がこのループ・フィルタの状態変数であるときに特に役に立つ。
【００３８】
このピーク検出器によってもたらされる出力のＮ個の以前のサンプルの実行ウィンドウが記憶され、これらのＮ個の以前のサンプルのうちの最大がこの中間制御信号として選択されることが好ましい。例えばＮ＝１０であり、あるいはＮはこれより大きいが、オーバーサンプリング比ＯＳＲに対応するサンプル数よりも小さい。一般的に、ＯＳＲは３２、５０、６４または他の比率である。
【００３９】
どの制御信号に対してこのノイズ伝達関数の制御をもたらすかについての決定は、記憶された制御信号を含むルックアップ・テーブルによって実施され、この中間制御信号
【数１】
2007533180.tif 000003
の値または値の範囲に関連付けられることが好ましい。アナログ実装形態では、このルックアップ・テーブルは、例えばスイッチ・キャップ（ｓｗｉｔｃｈ−ｃａｐ）係数を選択するための制御ビットを記憶する。デジタル実装形態においては、デジタル係数は、このルックアップ・テーブルに直接に記憶することができる。
【００４０】
このノイズ伝達関数は、選択により、推定されるピークの少なくとも約５％上に位置する最大安定振幅ＭＳＡをもたらすことが可能である。それによって、ある種の安全マージンがもたらされる。この推定には一般的にノイズがあり、またこの低域通過フィルタが遅延を導入するので、安全マージンは望ましい。
【００４１】
信号特性のピーク値のフル・スケール範囲は、いくつかの範囲に分割され、ここで各範囲は、選択可能なノイズ伝達関数に関連付けられる。２つまたは３つの適応レベルが好ましいこともあるが任意数の適応レベルも可能である。便宜上、適応信号値の上部範囲は、中間範囲より多くの適応レベルに分割される。追加してまたは代わりに、適応レベルの下部範囲は、中間範囲より多くのレベルに分割される。
【００４２】
この方法の一態様においては、以下のステップ、すなわち異なるループ・フィルタについてのノイズ増幅ファクタＡの最小値（Ａｍｉｎ）を決定するステップと、ＭＳＡよりも小さな入力信号値が安定な変調器を実現することになるように選択される最大安定振幅値ＭＳＡを決定するステップと、各フィルタが決定された各最大振幅値ＭＳＡに関連付けられる異なるループ・フィルタのバンクを生成するステップと、この入力信号と相関させられる適応信号に応じてこのバンクからフィルタを選択するステップが実施される。
【００４３】
さらに、コンピュータによって実行されるときにこの方法を実施するプログラムを用いて符号化されたコンピュータ・プログラムおよびコンピュータ読取り可能媒体が提供されている。
【００４４】
さらにまた、以上の方法に従って制御されるシグマ・デルタ変調器を備える、アナログ・デジタル・コンバータ、デジタル・アナログ・コンバータ、マイクロフォンおよびクラス−Ｄ増幅器が提供されている。
本発明について、図面と関連付けて説明することにする。
【発明を実施するための最良の形態】
【００４５】
好ましい実施形態の説明に対する導入部として、線形化された量子化器を有する簡単なシグマ・デルタ変調器について安定性を考慮して説明する。
【００４６】
図２は、線形化された量子化器を有するシグマ・デルタ変調器のモデルを示すものである。このシグマ・デルタ変調器は、ｘ（ｎ）およびｙ（ｎ）がそれぞれ離散時間インスタンスｎにおける信号値を有する入力信号および出力信号である離散時間ドメイン実装形態で示されている。この変調器は、入力フィルタＧ（ｚ）と、量子化器Ｑ（ｚ）と、ループ・フィルタＨ（ｚ）と、加算器Ｓ１とを含む。
【００４７】
このシグマ・デルタ変調器を解析する最も一般的なやり方は、量子化器ゲインを示すゲイン・ファクタＫｎとｑ（ｎ）で示されるノイズ源を有する増幅器Ａ１の形の線形化された量子化器で非常に非線形な量子化器Ｑを置き換えることである。このノイズ源は、加算器Ｓ２を介してこの量子化器の出力に寄与する。Ｋｎおよびｑ（ｎ）は、離散時間インスタンスｎにおける値を含む。ｋｎは、このクロック周波数のレートに比べて非常にゆっくりと変化することに留意されたい。Ｋｎおよびこのノイズ源は、この量子化器の非線形な寄与をモデル化している。
【００４８】
この説明においては、このＺ−ドメイン中のモデルが使用され、このモデルは、この変調器のアナログ・スイッチ・キャパシタ実装形態とデジタル実装形態の両方について使用することができる。このＺ−ドメイン記述は、連続的な時間ドメイン記述に変換して、ＲＣ変調器実装形態を実現することができる。
【００４９】
量子化器が比較的粗い分解能を有するときには、この場合にこの量子化器は非常に非線形となるので、線形システムについての従来の理論を使用して、この変調器を解析することができないことに留意されたい。この態様については、このシグマ・デルタ変調器の文献に非常によく説明されている。しかし、この線形化されたモデルを用いて、この信号伝達関数ＳＴＦとこのノイズ伝達関数ＮＴＦは、次式で表されることが見出されている（一般的な文献を参照されたい）。
【数２】
2007533180.tif 000004
【００５０】
これらは、それぞれこの入力ｘからこの出力ｙへ、またこのノイズ源ｑからこの出力ｙへの伝達の動作を記述することになる関数である。このループ・フィルタの解析または設計を簡単にするために、Ｇ（ｚ）をＨ（ｚ）に等しく設定することが可能である。
【００５１】
このフィルタＨ（ｚ）がＭ次の低域通過フィルタとして設計される場合、次いでこのＳＴＦはＭ次の低域通過フィルタとなり、このＮＴＦは、Ｍ次の高域通過フィルタとなり、この変調器の次数は、Ｍ次であると言われる。Ｈ（ｚ）が帯域通過フィルタとして設計される場合には、次いでこのＳＴＦおよびＮＴＦは、それぞれ帯域通過フィルタおよび帯域阻止フィルタになる。この帯域通過フィルタは、とりわけ現代のデジタル通信システムにとって役に立つ。
【００５２】
図３は、例えば４次のシグマ・デルタ・コンバータのノイズ伝達関数ＮＴＦおよび信号伝達関数ＳＴＦの一例を示している。この伝達関数は、ゲインに対するサンプリング周波数ｆｓによって正規化された周波数ｆとして示されている。このＮＴＦは、例えば４次のバターワース（Ｂｕｔｔｅｒｗｏｒｔｈ）高域通過特性について固定されたＫｎを用いて示される。この特性は、４次のバターワース低域通過フィルタを有するループ・フィルタを用いて得られる。しかし、他のタイプのフィルタ、例えばチェビシェフ・フィルタ（Ｃｈｅｂｙｃｈｅｖ  ｆｉｌｔｅｒ）が使用されてもよい。その結果、このループ・フィルタは、通過帯域を有する信号伝達関数ＳＴＦを確立し、ここでこのノイズ伝達関数は、その阻止帯域を有し、その逆もまた同様である。したがって、その阻止帯域におけるこの高域通過フィルタＮＴＦのノイズ減衰は、この低域通過フィルタＳＴＦの通過帯域におけるノイズ・レベルを決定する。
【００５３】
設計パラメータとして、「公称周波数帯域」または「信号帯域」あるいは「対象となる周波数帯域」は、入力信号が生じる可能性があり、またこのシグマ・デルタ変調器を通過することが望ましい周波数帯域を指定する。
【００５４】
従来のシグマ・デルタ変調器では、このループ・フィルタは、この信号伝達関数ＳＴＦが所望の「公称周波数帯域」または「対象となる周波数帯域」を実装するが、この対応するノイズ伝達関数は、この量子化ノイズの所望の抑制を実施するように設計される。この対象となる周波数帯域は、周波数ｆｃ，ＢＯＬ以下に配置されるように示される。ｆｃ，ＢＯＬは、ＳＴＦおよびＮＴＦのカットオフ周波数よりずっと下に配置されていることが分かる。
【００５５】
このＮＴＦの阻止帯域におけるより良好な減衰は、この量子化ノイズの寄与はさらに小さいものになることを意味するが、以降で説明されるように従来の変調器についてのＭＳＡは減少することになる。
【００５６】
このＳＴＦおよびＮＴＦは、シグマ・デルタ・コンバータの信号処理特性を決定する関数である。シグマ・デルタ・コンバータの基本的なアイデアは、この量子化器からの量子化ノイズを対象となる周波数帯域の外に排除することである。それによって、この信号帯域をひずませることなく、より高い周波数に位置する量子化ノイズをフィルタで取り除くことが可能になる。より高い周波数における量子化ノイズは、このシグマ・デルタ・フィードバック・ループの外部に配置された後置フィルタによって除去することができる。一部の用途（Ｄ／Ａコンバータまたはクラス−Ｄ増幅器など）においては、ｙ（ｎ）の後置フィルタリング（デシメーション）は省略することができるが、これについてはこのシグマ・デルタ・コンバータが使用される用途に依存する。これらのシグマ・デルタ・コンバータについては、このＮＴＦ関数によって実現されるこの量子化ノイズ特性の変調とそれを実装する低コスト性によって、近年においては非常に高い人気で使用されるようになってきている。
【００５７】
ＭＳＡの説明
以上の説明から、このループ・フィルタＨ（ｚ）は、所望のＮＴＦ特性を念頭に置いて設計すべきであること、すなわちこの最終的なＮＴＦは、多数の極および零点を有し、すなわち広い阻止帯域、非常に良好な阻止帯域減衰量、およびこの阻止帯域からこの通過帯域への急速な遷移を有する非常にアグレッシブなものであるべきことは明らかである。残念ながら、このＮＴＦがどれほどアグレッシブになり得るかについては制限がある。この制限を超過する場合には、この変調器は、不安定な動作を示すことになる。以降では、この変調器の安定性について説明することにする。
【００５８】
長年にわたって、２次よりも高い次数を有する安定なシグマ・デルタ変調器を設計することは不可能であると一般には考えられてきた。これについては、主としてこの変調器のフィードバック経路中において非常に非線形な量子化器を使用することにより引き起こされるものと説明されている。それ以来、これについは真実でないことが判明してきており、高次の多数の変調器（すなわち、よりアグレッシブなＮＴＦ設計）が、最近の１０年間にわたって文献に記載されてきている。
【００５９】
さらに高次の変調器を設計する鍵は、安定性を解析する、この変調器の線形化されたモデルを必要としている。多数の論文がこの安定性の問題について書かれてきており、いくつかの安定性判断基準が開発されてきている。これらの最も一般的な判断基準は、以下のようである。
・ガウス安定性判断基準、最もよく知られているもの
・ＢＩＢＯ（有界入力−有界出力）判断基準
・改良されたＢＩＢＯ判断基準
これらのすべての判断基準に共通することは、これらの判断基準は、すべてこのノイズ増幅ファクタＡ（Ｋｎ）、すなわちｑ（ｎ）からｙ（ｎ）まで、すなわち次式で記述されるこのＮＴＦ関数のノルムに依存することである。
【数３】
2007533180.tif 000005
【００６０】
このガウスについては、（上式のような）２つのノルムに基づいており、このＢＩＢＯは、この１つのノルムに基づいており、以降ではこのガウス判断基準についてしか説明していない。より高次の変調器では、すべてのＡ（Ｋｎ）曲線は、下側に凸のＵ字形曲線である。以上から、このループ・フィルタによって実装されるノイズ伝達関数の形状が、この変調器の安定性についての重要な役割を果たすことを理解することができる。
【００６１】
図４は、線形化された量子化器増幅ファクタＫｎの関数としてノイズ増幅ファクタＡについての２つの異なる曲線を示している。これらの曲線Ｃ１およびＣ２は、例えば２つの４次のループ・フィルタを有する２つの異なるさらに高次の変調器について取得される。これらの曲線は、Ｋｎ＝０と無限大との間のある値に現れる全体の各最小値Ａｍｉｎ１およびＡｍｉｎ２を有する下側に凸のＵ字形曲線である。
【００６２】
さらに、このガウス量子化ノイズ分布の仮定の下においてこのノイズ増幅曲線はまた、この変調器の入力レベルｍｘに依存することも分かる（一般的な文献を参照されたい）。
図５は、ガウス分布の量子化器入力信号についての信号ピーク値ｍｘの関数としてノイズ増幅ファクタＡについての曲線を示すものである。この例示の曲線は、１−ビット／２−レベルの量子化器について示されている。この曲線は、この量子化器の異なるレベル数と異なるしきい値では異なったものになることに留意されたい。この曲線は、０．０と１．０の間のピーク数値ｍｘのスケールについて作成されており、ここで１．０はフル・スケール値を表している。
【００６３】
この曲線は、このピーク値ｍｘとこのノイズ増幅ファクタＡ（ｍｘ）との間に示された相互依存性を表す以下の表現から作成されており、
【数４】
2007533180.tif 000006
式中でｅｒｆは正規分布確率密度関数も示すエラー関数であり、この文献においてよく知られている。
【００６４】
ここで、この入力レベルｍｘは、この入力信号のピーク・レベルであると仮定されており（このクロック周波数ＦＣはこの信号の周波数よりもずっと高い、すなわちＦＣ＞＞ＦＢｏｌであるので、実際にＤＣレベルが想定されており）、３、４、．．．、ＮレベルについてのＡ（ｍｘ）曲線も存在することに留意されたい。
【００６５】
以上に示されるように、このノイズ増幅ファクタＡは、すなわちＡ（ｋｎ）とＡ（ｍｘ）の組合せにより記述されるようにｋｎおよびｍｘに依存する。Ａ（Ｋｎ）およびＡ（ｍｘ）を使用して、以下で説明するようにこの変調器の所与の入力レベルｍｘについての知られていないＫｎゲイン・ファクタを決定する。
【００６６】
図６は、Ａ（Ｋｎ）と量子化器ゲインＫｎとの間の関係、Ａ（ｍｘ）と最大安定入力振幅ＭＳＡとの間の関係を示すものである。
この安定なシグマ・デルタ変調器は、常にこれらの曲線をたどることになり、これらの曲線から、ＭＳＡと示される最大安定入力レベルを見出すことが可能である。入力振幅をＭＳＡより小さな振幅に制限することにより、この変調器が安定な動作を示すようになる。この振幅がＭＳＡを超過する場合には、この変調器は発振し始めることになる可能性があり、不安定になる。
【００６７】
このＡ（Ｋｎ）曲線中のＡｍｉｎポイントが、Ａ（ｍｘ＝０）ポイントよりも大きい場合には、この変調器は、たとえゼロ入力信号の場合でも不安定になってしまうことになることに留意されたい。
【００６８】
以上の説明から、このＮＴＦ関数は、Ａｍｉｎが小さくなればなるほど、ＭＳＡが大きくなる達成可能なＭＳＡを決定するＡｍｉｎポイントを決定することが分かる。このＡ（Ｋｎ）関数から、このＡｍｉｎポイントが｜ＮＴＦ｜関数の下の面積に依存し、より大きな面積は、下側のＡｍｉｎを意味し、したがってより大きなＭＳＡを意味し、より小さな面積は、下側のＭＳＡを意味するより大きなＡｍｉｎを意味することが分かる。この場合にも、この｜ＮＴＦ｜曲線の下の面積がこのＮＴＦフィルタの阻止帯域幅と遷移帯域幅によって決まるので、（この量子化ノイズ抑制によって常に望ましい）この小さな阻止帯域は、下側のＭＳＡを意味している。
以上でこのＭＳＡの態様についての説明を行ってきており、この知識を利用した好ましい実施形態について、以下で説明する。
【００６９】
図７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の異なる実施形態を示すものである。以下で説明するこれらの異なる実施形態は、次にこのノイズ伝達関数ならびにこの信号伝達関数を決定する、シグマ・デルタ変調器のループ・フィルタを制御することにより、このノイズ伝達関数ＮＴＦの適応制御を実現する。このループ・フィルタは、適応ノイズ成形ＡＮＳ（ａｄａｐｔｉｖｅ  ｎｏｉｓｅ  ｓｈａｐｉｎｇ）制御回路を用いることにより制御される。このノイズ伝達関数ＮＴＦは適応信号に応じて適応して成形される。この適応信号は、ある程度までその最大入力振幅、すなわちこのピーク値ｍｘと相関させられた信号である。この適応信号は、ある程度までこの入力信号と相関させられた信号である。この適応信号を供給する異なる方法については、これらの実施形態に関連して以下に説明する。
【００７０】
この適応ノイズ成形は、変更されている信号伝達関数の通過帯域をもたらす可能性がある。しかし、たいていの場合には、このＳＴＦの変更は対象となる帯域のかなり上になってしまい、したがって関係がない。
【００７１】
この変調器への入力がアナログ信号であるときには、ｘ（ｎ）は、時間インスタンスｎでサンプリングされるアナログ信号である。ｎは、このシグマ・デルタ変調器が動作させられるクロック周波数の時間インスタンスである。実際の実装形態においては、ナイキスト周波数でｘをサンプリングすることで一般的には十分であるが、このサンプリングされた信号の信号処理は、便宜上このクロック周波数と示されるオーバーサンプリングされたサンプル周波数で実行される。
【００７２】
しかし、この変調器への入力は、サンプル時間インスタンスｎにおいてシーケンシャルなデジタル値を有するデジタル信号ｘ（ｎ）であってもよい。一般的にｘ（ｎ）は、１ビットの信号である。
制御信号の経路は、塗りつぶされていない矢印をもつ線で示されるのに対して、他の信号の経路は、塗りつぶされた矢印をもつ線で示されることに留意されたい。
【００７３】
図７ａは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の第１の実施形態を示している。このシグマ・デルタ変調器は、この変調器のクロック信号によって決定される時間インスタンスｎにおいて離散出力信号ｙ（ｎ）を供給する量子化器Ｑ７０２を備える。この出力信号ｙ（ｎ）は、入力信号にフィルタをかけ、フィルタがかけられた出力信号ｅ’（ｎ）を供給するループ・フィルタＨ（ｚ）７０３の入力に供給される。このフィルタがかけられた出力信号ｅ’（ｎ）は、加算器Ｓ１を用いてフィルタがかけられた入力信号ｘ’（ｎ）から差し引かれる。このフィルタがかけられた入力信号ｘ’（ｎ）は、入力信号ｘ（ｎ）にフィルタをかける入力フィルタＧ（ｚ）７０１を介して供給される。このフィルタＧ（ｚ）は、このシグマ・デルタ変調器ループには属さず、このノイズ伝達関数ＮＴＦには寄与しない。しかし、Ｇ（ｚ）はこのシグマ・デルタ変調器のより一般的な説明をもたらすので、Ｇ（ｚ）は、この好ましい実施形態の説明内容に組み込まれている。
【００７４】
このフィルタＨ（ｚ）のゲイン伝達関数は、フィルタ制御信号ＦＣＳ（ｆｉｌｔｅｒ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ）に応じて制御可能である。このシグマ・デルタ変調器の構成によって、このノイズ伝達関数は、このフィルタＨ（ｚ）のゲイン伝達関数が変更されるときに変化する。それによって、このノイズ伝達関数は、間接的に制御可能となる。フィルタ制御信号ＦＣＳは、適応ノイズ成形制御回路ＡＮＳ７０４によって供給される。このＦＣＳの形態は、ループ・フィルタＨ（ｚ）７０３の実装形態に依存する。
【００７５】
デジタル実装形態においては、この制御信号は、Ｈ（ｚ）の事前に計算されたフィルタ係数の組をアドレス指定し、または「実行中に」実施される計算に基づいてこのようなフィルタ係数の増分変更をもたらすことになる。これに対して、アナログ（スイッチ・キャパシタ）実装形態においては、この制御信号は、異なる構成間でキャパシタをスイッチングすることによってこれらの係数を決定するスイッチを制御する。それによって、これらの係数は制御される。この技法は、スイッチ・キャパシタ技術についての当技術分野において知られている。
【００７６】
この実施形態においては、この出力信号ｙ（ｎ）は、この入力信号と相関する信号として選択され、したがってこの出力信号は、適切な適応信号である。この適応信号または処理された適応信号に基づいて、ＡＮＳコントローラ７０４は、どのフィルタ係数を選択して、この適応信号の検出された値より上のＭＳＡ値を取得するのに十分に低いＡｍｉｎ値をもつ量子化ノイズ伝達関数を取得するかを決定する。この適応信号は、この入力信号と相関するので、この変調器は安定状態になることを想定することができる。
【００７７】
この第１の実施形態の構成は、例えばＡ／Ｄコンバータ中におけるなど、この入力信号がアナログ信号であり、この出力信号がデジタル信号である用途で使用するのにとりわけ適している。したがって、この適応信号は、デジタルＡＮＳコントローラと互換性のあるデジタル信号として供給される。チップ・ダイ面積を節約するためには、デジタルＡＮＳコントローラが好ましい。
【００７８】
したがって、この適応ノイズ成形方法は、このループ・フィルタの周波数応答を制御するこれらのステップを含み、またそれによって信号特性の値に応じたノイズ伝達関数（および副次的効果としての信号伝達関数）を含んでいる。この信号特性については、適応信号としても知られている。この信号特性は、この変調器の入力信号ｘ（ｎ）と相関する。このようにして、このノイズ伝達関数は、この変調器の入力信号に適応させられ、本発明者らにはこの変調器の適応ノイズ成形制御が可能になる。この信号特性は、信号帯域または対象となる帯域における入力信号と相関することが好ましい。
【００７９】
図７ｂは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の第２の実施形態を示している。この実施形態においてもまた、この出力信号ｙ（ｎ）が適応信号として選択される。
【００８０】
２レベルより多い量子化器に基づいた変調器では、経験ではこの量子化器がその出力信号レベルを変更する位置におけるこれらのしきい値が、ある程度までこのノイズ伝達関数を変化させることになる。これを利用して、この量子化ノイズを成形する際におけるより多くの自由度が実現される。したがってこのＡＮＳコントローラは、どのしきい値レベルをこの量子化器中で使用すべきかを決定する量子化制御信号ＱＣＳ（ｑｕａｎｔｉｚａｔｉｏｎ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ）を供給する。この制御信号は、この量子化器の事前に計算されたしきい値レベルをアドレス指定し、またはこの１つ（または複数）のしきい値の増分調整を実現する。
【００８１】
２レベルの量子化器は、これがこの信号が負であるか正であるかを判定する１つのコンパレータしか必要とせず、またこれがこの変調器の最終出力ビットを決定することになるので、実装することが非常に簡単である。この変調器のアナログ実装形態中で使用される場合、この出力ビットは、このループ・フィルタ７０３へのフィードバックの前にもう一度このアナログ・ドメインに変換する必要があることになり、すなわち、この出力ビットは、正の基準電圧または負の基準電圧（代わりに、グラウンド基準）に変換される。この基準電圧の値は、この変調器のフィードバック信号経路の一部分であり、したがってこの基準もまた、この変調器のノイズ伝達関数の一部分である。それによって、この基準電圧の値をこのＡＮＳコントローラによって制御して、このノイズ成形を制御することができる。
【００８２】
３レベルまたは４レベル、あるいはＮレベルのコンパレータでは状況が異なっており、ここでは３レベルの場合についてのみ説明することにする。この３レベルの場合においては、この量子化器は、この量子化器の出力信号を決定する２つのしきい値、ＰｔｈおよびＮｔｈを有し、通常これらのしきい値は、絶対値が等しく、その符号だけが異なっている。他のうちでもとりわけ、これらのしきい値は、低レベルの変調器の安定性判断条件における重要なファクタであることが分かる。その結果、これらのしきい値は、この変調器のノイズ伝達関数を制御し、それによってこの変調器は、このＡＮＳコントローラにより調整することができる。
【００８３】
図７ｃは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の第３の実施形態を示している。この実施形態においてもまた、この出力信号ｙ（ｎ）が適応信号として選択される。
【００８４】
適応ノイズ成形制御回路ＡＮＳ７０４は、ループ・フィルタＨ（ｚ）７０３に第１のフィルタ制御信号ＦＣＳＡを供給し、この入力信号ｘ（ｎ）にフィルタをかけ、フィルタがかけられた入力信号ｘ’（ｎ）を供給するように構成された前置フィルタＧ（ｚ）７０１に第２の制御信号ＦＣＳＢを供給する。この制御信号ＦＣＳＢは、前述の制御信号ＦＣＳとして構成される。適応ノイズ成形コントローラＡＮＳ７０４は、このフィルタＧ（ｚ）と組み合わせてフィルタ７０１の伝達関数を制御するように構成される。フィルタ７０１の伝達関数Ｇ（ｚ）は、この伝達関数ｙ（ｎ）／ｘ（ｎ）を等化するように制御される。これについては、ループ・フィルタ７０３の通過帯域があまりにも過剰に減少させられているのでこの信号帯域が影響を受けてしまうときにはとりわけ役に立つ。この状況においては、この前置フィルタを等化器として制御して、このそうでなければ影響を受けてしまう信号帯域について補償する。しかし、フィルタ７０１は、等化以外の他の目的でも制御することができることに留意されたい。
【００８５】
図７ｄは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の第４の実施形態を示している。この実施形態においては、この入力信号ｘ（ｎ）が適応信号として選択されることに留意されたい。
【００８６】
この第４の実施形態の構成は、例えばＤ／Ａコンバータまたはクラス−Ｄ増幅器におけるようにこの入力がデジタル信号（多ビット信号または単一ビット信号）である用途において使用するのに特に適している。それによって、この適応信号は、デジタルＡＮＳコントローラと互換性のあるデジタル信号として供給される。以上で指摘したように、デジタルＡＮＳコントローラが、チップ・ダイ面積を節約するためには好ましい。
【００８７】
この実施形態においては、この入力信号ｘ（ｎ）は、適応信号として選択される。この入力信号は、このＭＳＡ安定性判断条件と直接に関連しており、それによって、この入力信号およびこのコントローラが、このデジタル・ドメインまたはアナログ・ドメインに存在するという観点から互換性があるときに、このＡＮＳコントローラについての適応信号としての最良の選択を実現する。
【００８８】
図７ｅは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の第５の実施形態を示している。この実施形態においては、この入力信号ｘ（ｎ）は、適応信号として選択される。
【００８９】
このＡＮＳコントローラは、どのしきい値レベルをこの量子化器において使用すべきかを決定する量子化制御信号ＱＣＳを供給する。この制御信号は、この量子化器の事前に計算されたしきい値レベルをアドレス指定し、またはこの１つ（または複数）のしきい値の増分調整を実現する。
【００９０】
図７ｆは、適応ノイズ成形制御回路を有するシグマ・デルタ変調器の第６の実施形態を示している。この実施形態においてもまた、この適応信号は、この入力信号ｘ（ｎ）である。
【００９１】
適応ノイズ成形制御回路ＡＮＳ７０４は、ループ・フィルタＨ（ｚ）７０３に第１のフィルタ制御信号ＦＣＳＡを供給し、この入力信号ｘ（ｎ）にフィルタをかけ、フィルタがかけられた入力信号ｘ’（ｎ）を供給するように構成された前置フィルタＧ（ｚ）７０１に第２の制御信号ＦＣＳＢを供給する。この制御信号ＦＣＳＢは、前述の制御信号ＦＣＳとして構成される。適応ノイズ成形コントローラＡＮＳ７０４は、このフィルタＧ（ｚ）と組み合わせてフィルタ７０１の伝達関数を制御するように構成される。フィルタ７０１の伝達関数Ｇ（ｚ）は、この伝達関数ｙ（ｎ）／ｘ（ｎ）を等化するように制御される。これについては、ループ・フィルタ７０３の通過帯域があまりにも過剰に減少させられているので、この信号帯域が影響を受けてしまうときにはとりわけ役に立つ。この状況においては、この前置フィルタを等化器として制御して、このそうでなければ影響を受けてしまう信号帯域について補償する。しかし、フィルタ７０１は、等化以外の、例えば通過帯域の減少などの他の目的でも制御することができる。
【００９２】
前述のこれらの実施形態を参照すると、この入力信号ｘ（ｎ）およびこの出力信号ｙ（ｎ）以外の他の信号については、この入力信号と相関させられ、それによって適応信号として選択される信号として適格な可能性があることに留意されたい。この変調器の内部の状態変数、すなわちこのＨ（ｚ）有理数多項式の実装形態はまた、このピーク値についての貴重な情報を含んでいる。これについてはまた、このｍｘ値の推定値を導き出す入力としての役割も果たす。この状態変数は、この入力信号と相関させられるが、一般的には適切な適応信号として適格であるためには（低域通過変調器についての）低域通過フィルタリングを必要とすることになる。
【００９３】
一般に、これらの実施形態は、これらの実際の実施形態の記述がこの記述を不必要に複雑にするはずなので解析モデルとして記述されることに留意されたい。当業者なら、これらの実施形態の実用的な実装形態を提供することができよう。
【００９４】
図７ａ〜ｃに示されるこれらの実施形態は、例えばスイッチ・キャパシタ技術およびアナログ入力信号などにおけるこの変調器のアナログ実装形態のために使用される。出力ｙはデジタル形式であり、ＡＮＳはデジタル技術で実装される。（フィルタ７０３に対する制御信号を含む）これらの制御信号は、積分器ｉ当たりに１ビットからＰｉビットを有する単一ビット信号または多ビット信号であり、ここでｉ＝１からＮである。図７ａは、（アナログ入力にとって適した）Ａ／Ｄ変換のために主として使用される。
【００９５】
代わりに、図７ａ〜ｃに示されるこれらの実施形態は、クラス−Ｄ用途またはＤ／Ａ用途のためのデジタル入力が供給されることもある。ここでは、このデジタル出力信号は、低域通過フィルタによって後置フィルタがかけられて、アナログ出力信号を供給することになる。一実装形態の観点からは、この変調器は（デジタル入力について使用することができる）アナログ信号を処理する必要はないので、純粋なデジタル実装形態が可能である。
【００９６】
図８は、異なるＮＴＦ振幅応答の２つの例を示すものである。このＡ曲線とＢ曲線は、このＮＴＦ曲線の下の面積が、対象となる周波数帯域における最終的なノイズの寄与についての重要なパラメータであることを強調している。
【００９７】
小さな入力信号がこの変調器に印加されるときに、１．０に等しい大きなＭＳＡを有し、同時にこの量子化ノイズの高い抑制を達成することが常に望ましいはずであり、これらの２つの要請は競合しているので、これらの特性を得ることが必要であり、これが、本発明が実現しているものである。
【００９８】
この変調器の解析についての以上の段落から、このピーク値ｍｘは、このＭＳＡと呼ばれるある種の制限より小さい必要があり、ＭＳＡとこの量子化ノイズとの間にはトレードオフが存在することが分かる。このことから、このＭＳＡをこのピーク値ｍｘに適応させて、最大のダイナミック・レンジを達成する必要があることが分かる。本発明では、このＮＴＦを、したがってこのノイズ抑制およびＭＳＡを動的に変更することにより、ノイズ抑制とこのＭＳＡによって決定される最大入力信号との間の前述のトレードオフを回避している。
【００９９】
図９ａ、９ｂおよび９ｃは、この適応ノイズ成形制御回路ＡＮＳの異なる実施形態を示すものである。
ＡＮＳコントローラ９０１は、この選択された適応信号ＡＤ（ｎ）を受け取る。この適応信号ＡＤ（ｎ）は、この入力信号と相関する信号として選択され、このデジタル・ドメイン（添え字「Ｄ」を参照）中の信号であることが好ましい。このＡＮＳコントローラは、一般的にデジタル技術の形で実装され、それによってこの適応信号はこのＡＮＳコントローラと互換性があるので、これは都合がよい。この適応信号は、デジタル信号（単一ビットまたは多ビット）である。
【０１００】
図９ａは、この適応ノイズ成形制御回路の好ましい実施形態のブロック図を示すものである。この実施形態は、この適応信号がこの変調器（およびそれによってこの量子化器）からの出力信号ｘＤ（ｎ）として取得されるときに役に立つ。したがってＡＤ（ｎ）＝ｘＤ（ｎ）となる。この適応信号（または信号特性）は、この適応信号中に存在する量子化ノイズを取り除き、または正確に言えば減衰させるように構成される低域通過フィルタ９０２へと供給される。この低域通過フィルタは、フィルタがかけられた信号ｘＬＰ（ｎ）を供給する。この低域通過フィルタからの出力は、デジタルの単一ビット信号または多ビット信号である。
【０１０１】
この低域通過フィルタ９０２には、ｘＬＰ（ｎ）の数値を提供する二重の整流部が続く。この二重の整流部からの出力は、このピーク値ｍｘの推定値であると考えることが可能である。一般的にこのＭＳＡ安定性判断条件が対称であり、したがってより少ない適応レベルしか必要とされないので、この二重の整流部は設けられる。さらに、どの制御信号ＦＣＳＡ、ＦＣＳＢ、ＱＣＳをこのループ・フィルタ、および／または入力フィルタ、および／または量子化器に対して供給すべきかについての決定は、比較的簡単なルックアップ・テーブルＬＵＴ（ｌｏｏｋｕｐ  ｔａｂｌｅ）９０４によって実施することが可能である。
【０１０２】
ルックアップ・テーブルＬＵＴ８０２は、コンパレータと、これらの適応レベルを決定する１つまたは複数のしきい値を含む。このコンパレータからの出力に基づいて、このルックアップ・テーブルのアドレスが決定される。しかし、一般的にはこの数値の最上位ビットを使用して、このルックアップ・テーブルをアドレス指定する。したがって、この推定されたｍｘ値に基づいて、事前に計算されたフィルタ・パラメータの組をアドレス指定して、どのようにしてこのループ・フィルタ、および／または量子化器、および／または前置フィルタを調整してこれらの所望のノイズ成形特性を達成すべきかについて決定する。スイッチ・キャパシタ実装形態では、このＬＵＴは、どのスイッチを閉じ、またはオープンすべきかについての情報を記憶することになるのに対して、これらの係数値は、これらのスイッチ・キャパシタによって実装され、決定される。
【０１０３】
これらの制御信号ＦＣＳおよび／またはＱＣＳは、ルックアップ・テーブル９０４による多ビット信号として供給される。このノイズ伝達関数、例えば次の段落において説明するような積分器制御信号ＩＣＳ（ｉｎｔｅｇｒａｔｏｒ  ｃｏｎｔｒｏｌ  ｓｉｇｎａｌ）を制御するためのさらなる制御信号もまた、このルックアップ・テーブルによって供給される。
【０１０４】
一代替実施形態においては、低域通過フィルタ９０２からの信号は、ルックアップ・テーブル９０４に対して直接に供給することができる。しかし、この場合には、このＬＵＴは、正も負も両方のピーク値ｍｘを処理するように構成される。
一般にこの信号
【数５】
2007533180.tif 000007
は、ピーク検出器によって供給される。以上において、低域通過フィルタ９０２と二重整流器９０３は、このピーク検出器を構成する。
【０１０５】
図９ｂは、この適応ノイズ成形制御回路の他の好ましい実施形態を示している。この実施形態は、この変調器がデジタル入力信号を有するデジタル変調器であるときに、とりわけ有用である。このようにして、この変調器への入力信号ｘＤ（ｎ）を、適応信号ＡＤ（ｎ）として選択することができる。
【０１０６】
このＡＮＳコントローラへの入力がこのデジタル入力からこの変調器に対して取得され、それによって量子化ノイズによってひずまされないので、この低域通過フィルタは省かれる。この場合には、このピーク検出器は、この推定されたピーク値
【数６】
2007533180.tif 000008
をもたらす二重整流器９０３によって構成される。
【０１０７】
さらに、この整流部も省くことが可能であり、この符号付きの１つ（または複数）のピーク値ｍｘは、このＡＮＳコントローラへの入力として直接に役割を果たすことができる。
【０１０８】
図９ｃは、この適応ノイズ成形制御回路ＡＮＳの他の好ましい実施形態を示している。この実施形態においては、この適応ノイズ成形制御回路９０１は、１、２、．．．、Ｒとして示される異なる周波数帯域におけるピーク値
【数７】
2007533180.tif 000009
を推定するように構成される。
【０１０９】
この推定は、特定の周波数帯域を選択するフィルタによって実施され、ここでこれらのフィルタからのこの周波数帯域が制限された出力信号が、各ピーク検出器に対して供給される。ルックアップ・テーブル９０１は、これらの推定されたピーク値
【数８】
2007533180.tif 000010
に依存する決定に基づいてこれらの制御信号Ｆｉ１、Ｆｉ２、．．．、ＦｉＰを供給するように構成される。
【０１１０】
したがって、この適応信号（または信号特性）は、いくつかの周波数帯域へと分割され、続いて各帯域についてのピーク検出が実施される。その結果、この周波数帯域中のこの信号内容の重み（ｗｅｉｇｈｉｎｇ）を使用することが可能である。
このピーク検出器は、多数の異なるやり方で実装することができるが、その好ましい実装形態はその用途に依存することになる。
【０１１１】
フレーズ「ピーク検出器（ｐｅａｋ  ｄｅｔｅｃｔｏｒ）」は、非常に広義に解釈すべきであり、ピーク検出器の一部の代替実施例は、以下のようになる。
・異なるリリース時間（ｒｅｌｅａｓｅ  ｔｉｍｅ）および／またはアタック時間（ａｔｔａｃｋ  ｔｉｍｅ）を伴うピーク検出器、とりわけ「できる限り０に近い」アタック時間と異なるリリース時間との組合せは、この組合せにより、このピーク値がこのオーバーサンプリングされたレートにおける信号包絡線に従うという保守的な設計を保証する点で興味深い。
・最後の、例えば（１つのサンプルとＯＳＲ（＝オーバーサンプリング比（ｏｖｅｒ−ｓａｍｐｌｉｎｇ  ｒａｔｉｏ））サンプルの間の）１０サンプルにわたって最大値を取る（このＬＵＴの前に配置された）ピーク検出器は、短いアタック時間が与えられ、最終のリリース時間が与えられるという保守的な設計を保証する。
【０１１２】
この信号特性（または適応信号）は、この変調器の入力信号と相関させられる信号または信号ベクトルであり、この信号特性は、デジタル・ロジック／ソフトウェアの形で実装されることが好ましいＡＮＳ制御回路への入力として使用される。ここで番号１）および２）が好ましい選択肢である。
【０１１３】
実施例：
１）この変調器への入力信号がデジタル（すなわちデジタル実装形態）である場合、そのときこの信号特性はこの入力信号とすることが可能であり、この場合にはこの信号特性ベクトルは、１つの要素しか含んでいない。
２）この入力信号がアナログ（すなわちアナログ実装形態）である場合、そのときこの信号特性はこの変調器から出力することが可能であり、この場合にはこの信号特性ベクトルは、１つの要素しか含んでいない。
３）この変調器への入力がデジタルである場合、そのときこの変調器の信号特性は、この量子化器への入力、およびこの変調器の出力とすることが可能であり、この場合にはこの信号特性は、２つの要素を含む。
４）この変調器が積分器のカスケード接続（図のＸ１およびＸ２を参照）として実装される場合、そのときこれらの積分器からの各出力または任意の出力の組合せが信号特性となる可能性がある。アナログ実装形態が使用される場合、そのときＡＮＳ制御回路は、同様に部分的にアナログ回路で実装される必要がある。この変調器のデジタル実装形態では、各積分器からのこれらの出力は既にこのデジタル・ドメインで表されており、このＡＮＳ制御回路は、非常に実現可能なデジタル技術で実装することが可能である。
５）この変調器中の任意の状態変数をこの信号特性ベクトルにおける要素において使用することが可能である。
【０１１４】
図１０は、適応ノイズ成形コントローラＡＮＳを有するシグマ・デルタ変調器の一実施形態を示すものである。この実施形態は、この入力信号がアナログ信号であるときに役に立つ。
【０１１５】
この実施形態は、よく知られているフィルタ構成に基づいたループ・フィルタを備え、ここではいくつかの（１次）積分器ステージがカスケード接続されている。このフィルタ構成はスイッチ・キャパシタ実装形態またはＲＣ実装形態のために使用することができる。
【０１１６】
このシグマ・デルタ変調器は、それぞれが積分器Ｈ、加算器Ｓ、フィードフォワード係数ａおよびフィードバック係数ｂを有する４段の積分器ステージを備える。さらに、共振器係数が２段ごとの積分器ステージ（すなわち２番目ごとに）について実装される。これらの積分器は、Ｈ１  １００１、Ｈ２  １００２、Ｈ３  １００３およびＨ４  １００４と呼ばれる。これらの加算器は、Ｓ１  １０１３、Ｓ２  １０１４、Ｓ３  １０１５およびＳ４  １０１６と呼ばれ、これらのフィードフォワード係数は、ａ１  １００９、ａ２  １０１０、ａ３  １０１１およびａ４  １０１２と呼ばれ、これらのフィードバック係数は、ｂ１  １００５、ｂ２  １００６、ｂ３  １００７およびｂ４  １００８と呼ばれる。これらの共振器係数は、ｅ１  １０１７およびｅ２  １０１８と呼ばれる。このようにして４次の変調器が示されているが、より多くの積分器ステージをカスケード接続することにより、５次または６次に簡単に拡張可能である。積分器ステージ数は、この変調器の次数を決定する。
【０１１７】
これらのカスケード接続された積分器ステージＨ１〜Ｈ４のうちの最後の積分器Ｈ４は、量子化器Ｑ１０１９に対して信号を供給する。その入力信号に応じて、この量子化器Ｑは、離散出力信号を供給する。この量子化器の出力信号は、このシグマ・デルタ変調器の出力信号を供給する。この出力信号ｙ（ｎ）は、離散数のデジタル・ストリームとして供給され、すなわちクロック・サイクルごとに、１つの出力ワードが生成される。出力レベル数が２である場合、そのときにはクロック周期または積分周期ごとに１ビットが生成される。
【０１１８】
この変調器の従来のフィードバック経路は、この出力信号をこのループ・フィルタにフィードバックすることにより確立される。この出力はデジタル・ドメイン中で供給され、このフィルタはこのアナログ・ドメイン中で動作するので、このＤ／Ａコンバータは、このフィードバック経路中に提供されて、このデジタル・ドメインからこのアナログ・ドメインへの変換が実現される。図に示されているように、このフィードバック信号は、これらのフィードバック係数ｂを介してこのフィルタの各積分器ステージに供給される。
【０１１９】
さらにこの入力レベルへのこのフィルタの適応を制御するためのフィードバック信号が、適応ノイズ成形コントローラＡＮＳ１０２１に対して供給される。この実施形態においては、このフィードバック信号は、出力信号ｙ（ｎ）として選択される。このフィルタの適応を制御するためのフィードバック信号もまた、適応信号と呼ばれる。
【０１２０】
これらの「ａ」係数はこのＳＴＦ中における零点を定義し、またこれらの係数はこのＮＴＦには影響を及ぼさないことがよく知られている。これらの「ｂ」係数はこのＮＴＦを決定し、これらの「ｅ」係数は、このＮＴＦ／ＳＴＦ中における複素数の極／零点を設定する。これらの「ｅ」係数が省略される場合、そのときにはこの低域通過タイプの簡単なシグマ・デルタ変調器が実現され、すなわちこれらすべての「ｅ」係数がゼロに等しく設定される。そうでない場合には、この帯域通過タイプの一般的な変調器が実現される。この低域通過タイプは、この帯域通過タイプの部分集合であることに留意されたい。この変調器がこの帯域通過タイプのものである場合には、ｅ−係数と組み合わされた各積分器対は、共振器に対応する。
【０１２１】
このフィルタの係数を計算することは取るに足りないタスクではないが、このデジタル信号処理の文献は、これらのフィルタ係数をいかにして計算すべきかについての情報を含んでいる。この目的を達成するために、所望の信号伝達関数を取得しながら、所望のノイズ伝達関数をもたらすフィルタ係数を計算することが知られている。
【０１２２】
このノイズ成形制御回路ＡＮＳは、フィルタ制御信号ＦＣＳを用いてこれらのフィルタ係数を制御する。さらに、このＡＮＳ制御回路は、積分器制御信号ＩＣＳを用いて個別の積分器Ｈ１〜Ｈ４のゲイン・ファクタを制御することができる。さらに、このＡＮＳ制御回路は、量子化器制御信号ＱＣＳを用いてこの量子化器Ｑのしきい値を制御することができる。この後者は、特にこの量子化器が２レベルより多いレベルを実現するときに役に立つ。これらのパラメータの制御により、このノイズ伝達関数ＮＴＦの制御を実現することができる。
【０１２３】
このＡＮＳ制御回路は、以上のこれらの制御信号を用いてこれらのフィルタ係数およびこれらの積分器のオプションとしてのパラメータ、ならびに１つ（または複数）の量子化器のしきい値を制御する。これらの制御信号は、塗りつぶされていない矢印をもつ線によって示されているのに対して、他の信号は塗りつぶされた矢印をもつ線として示されている。
【０１２４】
このノイズ成形制御回路ＡＮＳは、この量子化器からの入力を有するデジタル回路として実装されることが好ましいが、アナログ回路としても実装することができる。このＡＮＳは、この積分器Ｈｉ中のスイッチ（またはいくつかのスイッチ）を制御するデジタル信号である出力を供給する。さらに、この量子化器中のゲインｋ、フィードバック係数ｂ、およびステップ・サイズを制御することができる。これは、３レベル、４レベル、およびそれよりレベル数の多い変調器では、特に役に立つ。
【０１２５】
前述の実施形態にもかかわらず、アナログ実装形態が使用され、このデジタル変調器のデジタル実装形態についての一実施形態としての役割を果たすこともできるときに、この変調器は好ましい実施形態である。しかし、この積分器Ｈｉ中のｆｉ値は、一般に０と１との間の実数値であるので、これらの多ビットの積分器出力を用いた多ビットの乗算が必要となり、これについてはあまり実現可能ではない。
【０１２６】
図１１ａおよび１１ｂは、この変調器の積分器Ｈ（ｚ）のブロック図を示している。積分器Ｈ（ｚ）への入力は、この積分器ステージのうちの加算器によって供給されるサンプリングされたアナログ信号（すなわち、時間的に離散的であるが、値が連続している信号）ｘＨ（ｎ）と、このＡＮＳ制御回路によって供給されるデジタル積分器制御信号ＩＣＳである。このデジタル積分器制御信号ＩＣＳは、ゲイン・ファクタｆｉ１１０３の値を決定する。
【０１２７】
図１１ａに示されるように、この積分器Ｈ（ｚ）は、この積分器への信号ｘＨ（ｎ）入力とフィードバック信号ｅＨ’（ｎ）とを受け取る加算器１１０１を備える。この加算器は、遅延要素ｚ−１１１０２に供給される出力信号ｅ（ｎ）を供給する。このフィードバック信号は、制御可能なゲイン・ファクタｆ１１０３を介して供給される。ｆが１に等しい値を有するとき理想的な積分器が実現される。しかし、ｆが１より小さな値を有するときには、ある損失量を伴う積分器がもたらされる。このゲイン・ファクタｆが減少させられるときに、この積分器は、より大きな損失にさらされる。これは、次にこの対応するＮＴＦ関数をあまりアグレッシブでない高域通過フィルタへと変化させることになる。したがって、この適応戦略を実装する役に立つ方法は、この入力信号と相関させられた適応信号が増大するときにこの積分器により多くの損失を追加することである。
【０１２８】
この積分器制御信号ＩＣＳは、例えばＩＣＳがデジタル的に「オフ」である場合にｆ＝１に等しいｆのゲイン・ファクタをアドレス指定し、または選択し、またＩＣＳがデジタル的に「オン」であるときにｆ＝０．８に等しいｆのゲイン・ファクタをアドレス指定し、または選択する１−ビットのデジタル信号とすることができる。
【０１２９】
スイッチ・キャパシタ実装形態においては、これはこのＩＣＳ信号が「オン」である各クロック周期においてこの積分器の積分キャパシタ上の特定の電荷量を取り除くことによって実現される。この取り除かれる電荷量は、この値ｆに対応する。一代替実施形態においては、１つまたは複数の制御可能なゲイン・ファクタは、ゲイン・ファクタｆ１１０３と並列に結合される。それによって、異なる損失量を、ただし追加のスイッチ、キャパシタおよび制御ビットの代償を払って導入することができる。
【０１３０】
図１１ｂにはこの積分器Ｈ（ｚ）の一代替実施形態が示されている。この実施形態においてこの損失はまた、ゲイン・ファクタｆ１１０３を用いて実装されるが、このゲイン・ファクタは加算器１１０１とこの遅延部１１０２との間に配置される。
この積分器の実施形態においては、損失を使用してこのＮＴＦを変更するが、前述のように例えば、これらのフィルタ係数を変更すること、および／またはこの量子化器の分解能を変更することなど、他の解決方法も適している。すなわちそれは、基本的にこのノイズ伝達関数ＮＴＦを変更する任意のパラメータである。
【０１３１】
図１２ａは、スイッチ・キャパシタ技術の形で実装され、１つのｂ係数を介してループ・フィルタ・フィードバックを受け取るように結合された積分器の一実施形態を示している。
【０１３２】
これらのファクタまたは係数は、フィードバック・ネットワークおよび入力ネットワークに結合された演算増幅器を用いて与えられる。このフィードバック・ネットワークは、スイッチＳ１と直列のキャパシタＣｆを備える。これと並列にスイッチＳ２が設けられる。この入力ネットワークは、このキャパシタＣｙの入力側上でスイッチＳ４を介してこの演算増幅器にこの入力信号を供給する直列キャパシタＣｙを備える。さらに、このキャパシタの入力側にはスイッチＳ３がグラウンド基準に対して結合される。これらのスイッチは、クロック周波数で動作させられて、これらのキャパシタの電荷を交互にスイッチングする。スイッチ・キャパシタ技術については当技術分野においてよく知られていることに留意されたい。このｂ−係数またはファクタの値はＣｙに対するＣｆの比によって決定される。
【０１３３】
この図は、このフィードバック信号経路とこのフィードフォワード経路が、このＣｙとしてのスイッチの構成と共に追加のキャパシタＣａを必要とし、この場合にもまた、この「ａ」係数は、このノードに対する他の入力についてと同様にこの積分キャパシタＣｆとこのフィードフォワード・キャパシタとの間の関係によって決まることを示しているにすぎない。これらはすべてよく知られている技法である。
【０１３４】
図１１ａおよび１１ｂに示されるような積分器中において制御可能な損失をもつようにするために、この積分キャパシタはＣｆ、部分的に放電される。この部分的な放電は、クランプ・キャパシタＣｃがこの積分キャパシタＣｆと並列に交互に結合され、また短絡回路に交互に結合される構成によって得られる。このスイッチングは、スイッチＳ５およびＳ６を用いて実施される。
【０１３５】
係数（ｂ−係数および／またはｅ−係数）を介したさらなるフィードフォワード経路またはフィードバック経路は、この加算ノードに対してこの演算増幅器の反転入力の位置で供給することができ、またｂ−係数を有するフィードバック経路が設けられる。
【０１３６】
図１２ｂは、シグマ・デルタ・コンバータと一体化されたスイッチ・キャパシタ・サンプリング回路が続く差動前置増幅器を示している。この差動前置増幅器１２０２は、アナログ時間離散信号ｘ”（ｔ）、例えばマイクロフォン信号を受け取り、差動出力ｘ（ｔ）およびｘ’（ｔ）を供給する。この前置増幅器によって供給される差動信号は、このシグマ・デルタ・コンバータと一体化されたスイッチ・キャパシタ検出器を用いて差動的にサンプリングされる。このスイッチ・キャパシタ検出器は演算増幅器１２０３の周囲に構築される。この差動サンプリングは、スイッチＳ１〜Ｓ４を用いて２つの回路構成間で結合された入力直列キャパシタ１２０５とフィードバック・キャパシタ１２０６によって実現される。
【０１３７】
この入力直列キャパシタ１２０５は、その入力側において、各スイッチＳ１およびＳ２を用いて前置増幅器１２０２の出力ｘ（ｔ）およびｘ’（ｔ）に接続される。このフィードバック・キャパシタ１２０６は、スイッチＳ３を用いてフィードバック経路として結合される。このスイッチＳ４は、キャパシタ１２０６とスイッチＳ３の直列接続と並列に結合される。
【０１３８】
これらのスイッチＳ１〜Ｓ４は、右下角に示されるスキームに従って閉じ、またはオープンにするように制御され、すなわちスイッチＳ１とＳ３が、同時に動作し、スイッチＳ２とＳ４が同時に、ただしＳ１とＳ３に対して１８０度位相がずらされて動作する。これらのスイッチＳ１〜Ｓ４は、例えばこのシグマ・デルタ・コンバータのサンプリング周波数などのクロック周波数を用いて制御される。差動信号のスイッチ・キャパシタ・サンプリングについては当業者には知られており、これ以上詳細には説明しないが、差動前置増幅器とこのシグマ・デルタ・コンバータの相互接続の例証が示されている。
【０１３９】
増幅器１３０１がキャパシタ１３０３を用いて結合されて、このシグマ・デルタ・フィードバック・ループの加算増幅器が実現されることに留意されたい。当業者なら、一般にどのようにしてシグマ・デルタ変調器が構成されるかについて知っていよう。当業者なら、この加算増幅器は、このデジタル出力信号ｙＤ（ｎ）を供給する量子化器から得られるフィードバック信号とこの入力信号を比較することについて知っていよう。この加算増幅器の出力は、その出力信号をこの量子化器に供給する積分器に（その順序に関係なく）結合される。このフィードバック信号は、キャパシタ１３０３を用いて加算増幅器１３０１に供給される。
【０１４０】
この例証には、アンチエイリアシング・フィルタが、この前置増幅器の帯域通過フィルタによって実装される上位カットオフ周波数を用いて実装される。このコンバータのサンプリング周波数より上のスペクトル成分を取り除くことが必要とされる。
【０１４１】
デジタル変調器、好ましい実施形態
図１３は、シグマ・デルタ・コンバータの他の好ましい実施形態であるが、デジタル変調器として実装される実施形態を示すものである。このデジタル変調器は、デジタル入力信号ｘＤ（ｎ）を受け取り、デジタル出力信号ｙＤ（ｎ）を供給するように構成される。
【０１４２】
このデジタル変調器の積分器は、このアナログ変調器のようなカスケード接続された構成の形で構成される。このデジタル変調器は、４つのデジタル積分器ＨＤ１  １３０１、ＨＤ２  １３０２、ＨＤ３  １３０３およびＨＤ４  １３０４を備える。
【０１４３】
各積分器は、各デジタル加算器ＳＤ１  １３０９、ＳＤ２  １３１０、ＳＤ３  １３１１およびＳＤ４  １３１２から入力信号を受け取る。これらの加算器は、先行するデジタル積分器の出力から、すなわちこのカスケード接続中の第１の加算器ではこのデジタル変調器の入力ＸＤ（ｎ）から第１の入力信号を受け取る。これらの加算器はまた、これらの制御可能なデジタル乗算器から入力信号を受け取り、この制御可能なデジタル乗算器は、このデジタル・ループ・フィルタの制御可能な係数ｂＤ１  １３０５、ｂＤ２  １３０６、ｂＤ３  １３０７およびｂＤ４  １３０８を実装する。しかし、量子化器Ｑ１３１３は、一般に低いレベル数を有する量子化器であるので、これらの多ビットのｂ−係数による出力（フィードバック）信号の乗算は、便宜的に簡単になる。これは、低電力消費用途では特に役に立つ。このデジタル・ループ・フィルタの係数ｂＤ１、ｂＤ２、ｂＤ３およびｂＤ４は、適応ノイズ成形コントローラＡＮＳ１３１４によって供給されるフィルタ制御信号ＦＣＳによって制御される。
【０１４４】
オプションとしては、これらの加算器は、固定されたまたは制御可能なフィードフォワード係数および共振器係数によって実現される信号を受け取るように構成されてもよい。これについては、このシグマ・デルタ変調器のアナログ実装形態に関連して説明される。
【０１４５】
この入力信号は、このＡＮＳコントローラが動作するドメインと同じドメイン中で供給されるので、この入力信号は適応信号として選択される。さらに、一般にこの入力信号は、他のタイプの適応信号と比べて比較的雑音が少ないことになり、それによってこの適応信号の低域通過フィルタリングを回避することができる。
【０１４６】
これらのすべての「ａ」係数は、乗算を回避するために取り除かれていることに留意されたい。この変調器が低域通過タイプのものであるので、これらの「ｅ」係数は取り除かれているが、帯域通過タイプ変調器を実装すべき場合には、これらのｅ−係数を実装する必要がある。したがって、このデジタル帯域通過タイプ変調器は、それが２つの追加の乗算器を必要とするので、さらに複雑である。
図１４ａおよび１３ｂは、デジタル積分器の好ましい実施形態のブロック図を示すものである。
【０１４７】
これらの積分器は、所与の時間インスタンスｎについて時間インスタンスｎにおけるこの積分器への入力と、以前の時間インスタンスｎ−１においてこのレジスタ中に記憶されている値との和を記憶する簡単なレジスタ１３０２として実装することができることが知られている。この和は、加算器１３０１によって計算される。
【０１４８】
図１３ａに示される実施形態は、この出力信号ｙＨ（ｎ）をレジスタ１３０２の出力として供給する。代わりに、この出力信号ｙＨ（ｎ）は、加算器１３０１から直接に、したがって遅延なしに供給することもできる。
【０１４９】
図１４ｂは、制御可能な損失を伴うデジタル積分器を示すものである。この損失は、レジスタ１３０２に対する信号入力に対して簡単なビット演算を実施することにより実装される。これは、この適応ノイズ成形制御回路ＡＮＳによって供給される積分器制御信号ＩＣＳに応じてこれらのビット演算を実施する制御可能なレジスタ１３０３によって実装される。
【０１５０】
制御可能な損失を伴うこれらのデジタル積分器は、一般的に特定の離散的な損失ファクタｆＤに限定され、この離散損失ファクタｆＤは、低電力消費が必要とされるときに簡単なビット演算によって実装することができる。乗算は非常に簡単に計算することができるので、これらの特定の離散的な損失ファクタが好ましい。これらの損失ファクタｆＤは、これらの値、すなわちｆＤ＝１／２ｎ、式中でｎ＝０、−１、−２、−３、．．．だけに限定される。
【０１５１】
この積分器中におけるこれらの損失を加えることにより、このノイズ伝達関数ＮＴＦは、変更され、このノイズ成形は、さらに低次のノイズ成形を示すようになる。
【０１５２】
図１５は、デジタル変調器の他の好ましい実施形態を示している。これらのアナログ実施形態については、これらのデジタル積分器に損失を追加することが可能である。これらの積分器中にこれらの損失を加えることにより、このノイズ伝達関数ＮＴＦを成形することが可能である。それによって、さらに低次のノイズ成形を示すことになるノイズ成形を実現することが可能である。損失が追加されると、このノイズ伝達関数の下の面積が増大することになり、この最大安定振幅ＭＳＡが増大することになり、他のすべてのことは等しいままである。前述のように、これらの積分器の損失は、積分器制御信号ＩＣＳによって制御され、適応ノイズ成形制御回路ＡＮＳ１５０５によって提供される。
【０１５３】
ソフトウェア変調器
この実装形態においては、汎用ＣＰＵ（またはデジタル信号処理プロセッサＤＳＰ（ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ））を使用してこの変調器を実装し、ここではこの変調器に対する入力信号はデジタル信号となるはずである。しかし、ＣＰＵ／ＤＳＰは一般的に組込み乗算器を有し、その電力消費はあまり制約にならないので、このデジタル実装形態においてはそれ以外の他の優先事項があるはずである。このことは、このアナログまたはデジタル、あるいはこれらの混載からなるブロック図をこの変調器についての好ましい実施形態のブロック図として使用することができることを意味する。
【０１５４】
以上では、好ましい実施形態の異なる構成について説明している。これらの実施形態および他の実施形態は、前述のように様々な適応戦略を異なる方法で実装することができる。以下では、異なる制御戦略について周波数−ゲイン・ドメインおよびＭＳＡ−ｍｘドメイン中で説明する。
【０１５５】
図１６ａは、所与の入力信号ピーク値についての安定な動作条件をもたらすために必要なＭＳＡの範囲を示すものである。最適なＭＳＡに対するこのピーク値のプロットが、この直線の形式で示されている。このハッチされた区域は、この所与の入力信号ピーク値についての安定な動作条件をもたらすために必要なＭＳＡの範囲を表している。
【０１５６】
図１６ｂは、５つの異なるノイズ伝達関数のうちの１つを選択することによりＭＳＡをこのピーク値に適応させることができる例示の設計についての入力信号ピーク値ｍｘの関数として実現されたＭＳＡを示している。実用的な実施形態においては、このループ・フィルタＨ（ｚ）を制御して、図１５ａにおける最適および次善のＭＳＡ／ｍｘ線を実現することは非常に困難であるが、実用的な解決方法が図１５８ｂに示されており、ここではこのＭＳＡは、離散的なステップで測定されたｍｘ値に適応させることにより実現される。このことは、最終的なループ・フィルタの組を実装することができることを意味する。
【０１５７】
適応戦略
本発明の範囲内では、適応ノイズ成形の制御についての様々な戦略が使用可能である。図１７ａから１７ｄは、ピーク値、あるいは他の信号特性、例えばその信号それ自体、低域通過フィルタがかけられた信号または他の信号に応じて３つの異なるノイズ伝達関数のうちの１つを選択する４つの異なる例を示している。ここでは３つの異なるノイズ伝達関数しか選択可能なものとして示されていない。しかし、本発明の範囲内では、２つの異なるノイズ伝達関数しか選択可能でないこともあり、あるいは４つ、５つ、６つまたはそれより多いノイズ伝達関数を選択可能とすることもできる。この選択可能なノイズ伝達関数の数は、一方ではこのループ・フィルタにフィルタ係数を供給するために使用可能な、またこの適応制御の下で、いずれの係数を、またそれ故にＮＴＦを選択すべきかについての判定を行うために使用可能なチップ面積または計算能力に依存し、あるいは他方では最適なＭＳＡにどれだけ近いことがこのシグマ・デルタ変調器を動作させるのに望ましいかに依存する。最適なＭＳＡと次善のＭＳＡが図１８ｂに示されている。
【０１５８】
図１７ａから１７ｄに共通のことは、４次または３次の固定されたトポロジが選択されており、基本的なＨ（ｚ）はＤＣではすべてゼロを有し、すなわちこの積分器タイプの変調器を有することである。これらの実施例では、このＮＴＦの以下の２つの特性が変更される。
・このＮＴＦの高域通過カットオフ周波数ｆｏ
・ある損失がこの積分器に追加されて、ＤＣにおけるこのＨ（ｚ）の増幅を低減する。これにより、このＮＴＦ特性についてのあまり急でない振幅応答曲線がもたらされ、したがってさらに低次の特性が示される。
【０１５９】
以下のこれら４つの図から、これらの変調器のノイズ成形については、このシグマ・デルタ変調器におけるこの信号特性の振幅にステップごとに適応させることができることが明らかである。
【０１６０】
図１７ａは、異なるＭＳＡ値および異なる量子化ノイズの減衰をもたらすノイズ伝達関数の第１の組を示している。
これらのノイズ伝達関数ＮＴＦＡ、ＮＴＦＢおよびＮＴＦＣは、ゲイン−周波数特性として示される。これらのゲイン特性は、最大ゲイン｜ＮＴＦＭＡＸ｜に関して正規化される。これらの周波数は、このクロック周波数ｆＣＬＫの１／２に関して正規化される。
【０１６１】
曲線Ａによって示されるノイズ伝達関数ＮＴＦＡは、フル・スケールの０ｄＢと−２ｄＢとの間の適応信号値ｍｘについて選択される。曲線Ｂによって示されるＮＴＦは、フル・スケールの−２ｄＢと−６ｄＢとの間のｍｘについて選択され、曲線Ｃによって示されるＮＴＦは、フル・スケールの−６ｄＢより小さなｍｘについて選択される。
【０１６２】
ＮＴＦＡは、２次の伝達関数を示している。ＮＴＦＢは、３次の伝達関数を示すのに対して、ＮＴＦＢは、４次の伝達関数を示している。それによって、このＮＴＦの数値は徐々に低減させられ、対象となる帯域中の量子化ノイズは、徐々に減衰させられ、ＭＳＡは徐々に低下させられる。
【０１６３】
対象となる帯域または信号帯域は、正規化された周波数、例えば１．０＊１０−７より低い信号帯域とすることが可能である。
図１７ｂは、異なるＭＳＡ値と異なる量子化ノイズ減衰をもたらすノイズ伝達関数の第２の組を示している。曲線Ａによって示されるノイズ伝達関数ＮＴＦＡは、フル・スケールの０ｄＢと−１ｄＢとの間の適応信号値ｍｘについて選択される。曲線Ｂによって示されるＮＴＦは、フル・スケールの−１ｄＢと−４ｄＢとの間のｍｘについて選択され、曲線Ｃによって示されるＮＴＦは、フル・スケールの−４ｄＢより小さなｍｘについて選択される。
【０１６４】
ＮＴＦＡは、１次の伝達関数を示している。ＮＴＦＢは、２次の伝達関数を示すのに対して、ＮＴＦＢは、３次の伝達関数を示している。それによって、このＮＴＦの数値は徐々に低減させられ、対象となる帯域中の量子化ノイズは、徐々に減衰させられ、ＭＳＡは徐々に低下させられる。
【０１６５】
図１７ｃは、異なるＭＳＡ値と異なる量子化ノイズ減衰をもたらすノイズ伝達関数の第３の組を示している。
曲線Ａによって示されるノイズ伝達関数ＮＴＦＡは、フル・スケールの０ｄＢと−６ｄＢとの間の適応信号値ｍｘについて選択される。曲線Ｂによって示されるＮＴＦは、フル・スケールの−６ｄＢと−１０ｄＢとの間のｍｘについて選択され、曲線Ｃによって示されるＮＴＦは、フル・スケールの−１０ｄＢより小さなｍｘについて選択される。
【０１６６】
ＮＴＦＡは、カットオフ周波数ｆｏ＝１０−３を有する２次の伝達関数を示している。またＮＴＦＢは、ただしカットオフ周波数ｆｏ＝１．３＊１０−３を有する２次の伝達関数を示しているのに対して、ＮＴＦＣはカットオフ周波数ｆｏ＝１．９＊１０−１を有する３次の伝達関数を示している。それによって、このＮＴＦの数値は徐々に低減させられ、対象となる帯域中の量子化ノイズは、徐々に減衰させられるが、ＭＳＡは徐々に低下させられる。
【０１６７】
図１７ｄは、異なるＭＳＡ値と異なる量子化ノイズ減衰をもたらすノイズ伝達関数の第４の組を示している。
曲線Ａによって示されるノイズ伝達関数ＮＴＦＡは、フル・スケールの０ｄＢと−２ｄＢとの間の適応信号値ｍｘについて選択される。曲線Ｂによって示されるＮＴＦは、フル・スケールの−２ｄＢと−２０ｄＢとの間のｍｘについて選択され、曲線Ｃによって示されるＮＴＦは、フル・スケールの−２０ｄＢより小さなｍｘについて選択される。
【０１６８】
ＮＴＦＡは、カットオフ周波数ｆｏ＝１０−３を有する１次の伝達関数を示している。またＮＴＦＢは、ただしカットオフ周波数ｆｏ＝１．３＊１０−３を有する２次の伝達関数を示しているのに対して、ＮＴＦＣはカットオフ周波数ｆｏ＝１．０＊１０−１を有する４次の伝達関数を示している。それによって、このＮＴＦの数値は徐々に低減させられ、対象となる帯域中の量子化ノイズは、徐々に減衰させられるが、ＭＳＡは徐々に低下させられる。
【０１６９】
一般に、この適応ノイズ成形がシグマ・デルタ変調器に適用されると、量子化ノイズがこの出力スペクトルと対象となる信号帯域における高調波信号成分として現れることに留意されたい。しかし、これらの高調波信号成分はこのＮＴＦによって制限され定義されるので、これらの高調波信号成分は、非常に小さく、このＮＴＦは、一般的にたとえ入力レベルが高いとしても対象となる信号帯域中で５０〜６０ｄＢより大きな減衰を有することに留意されたい。これにより、基本信号成分より５０〜６０ｄＢ低い高調波がもたらされる。この高調波信号成分については、フル・スケールの出力を生成する大きな入力信号振幅が印加されるときには特に明らかである。しかし、この最高の入力レベルにおいてさえ、高調波ひずみは１％以下であることが測定される。−１．５ｄＢ  ＦＳを下回る出力レベルでは、このＴＨＤは０．１％より低い値まで低下する。（−６ｄＢ  ＦＳを下回る）さらに低いレベルでは、この典型的なＮＴＦは１００ｄＢを超える減衰を有するはずであるので、ＡＮＳによって引き起こされる高調波ひずみは非常に低く、測定可能ではない。この実際のＴＨＤは、このシグマ・デルタ変調器と組み合わされたＡＮＳスキームの設計に依存する。
【０１７０】
クラス−Ｄ増幅器の適用
この変調器はまた、非常に有利にクラスＤ増幅器中で使用することができる。近年では、これらのクラスＤ増幅器は、非常に高い電力効率を有し、主流になっている安価なＣＭＯＳ技術と互換性があり、非常に小さなシリコン・ダイ面積上に非常に高い性能で作製することができるので、非常に人気が高くなってきている。クラスＤ増幅器の最も簡単な形態は、変調器といわゆるＨ−ブリッジとを備える。
【０１７１】
図１８は、シグマ・デルタ変調器と負荷を駆動するように構成されたＨ−ブリッジとを備えるクラス−Ｄ増幅器を示している。このクラス−Ｄ増幅器は、シグマ・デルタ変調器、Ｈ−ブリッジおよびスピーカを備える。シグマ・デルタ変調器を使用して、この入力信号をこのＨ−ブリッジのための入力としてのパルス密度信号に変換する。他のタイプの変調器を使用することもできるが、ここでは本発明者らは、これらのシグマ・デルタ変調器が本発明に直接に関連しているのでシグマ・デルタ変調器に焦点を当てることにする。また本発明者らは、２レベルの変調器にも焦点を当ててきたが、これらについては例えば３レベル、４レベル、５レベルまたはさらに高いレベルのより高いレベルの変調器へと拡張することができる。
【０１７２】
このＨ−ブリッジの関数は、この負荷を接続することであり、この場合における負荷はＶＤＤ−ＧＮＤ（グラウンド）間またはＧＮＤ−ＶＤＤ間のいずれかに対するスピーカである。これは、２レベルの変調器の場合におけるシグマ・デルタ変調器の２つの出力、すなわち＋１および−１を表す。この負荷は、この所望の低周波数信号とこの高周波数の量子化ノイズの両方から構成される広帯域信号にさらされることになる。このスピーカは、それ自体低域通過フィルタ周波数応答を有するので、このスピーカはそれ自体、このデシメーションを行うことになり、すなわち望ましくない高周波数信号にフィルタをかけて取り除くことになる。このラウドスピーカのフィルタ効果については、一般によく知られている。
【０１７３】
クラス−Ｄ増幅器中で適用されるシグマ・デルタ変調器は、前述の安定性判断条件に従う。したがって、この増幅器、すなわちこの変調器は、適切なループ・フィルタ特性を選択して測定された入力信号振幅についての量子化ノイズを最大に抑制することにより、そのＭＳＡを適応させるように動作させられることになる。
【０１７４】
可能性のある最大ダイナミック・レンジを取得するために、このＭＳＡは、通常は約０．５について設計されるべきである。この結果、この最大出力信号は、このＭＳＡが１に等しかった場合に達成することが可能な場合に比べて６ｄＢ低くなってしまう。あるいはユーザは、このノイズを許容不可能なレベルまで増大させてこのＭＳＡを増大させることを強いられる。これは、シグマ・デルタ変調器を実装することが非常に簡単なことにもかかわらず、シグマ・デルタ変調器の使用が、クラスＤ増幅器ではそれほど普及していない理由である。クラスＤ増幅器に関連したこれらの欠点は、本発明によって克服される。
【０１７５】
本発明により、この量子化ノイズの比較的アグレッシブな抑制が、比較的小さな信号振幅が検出されるときに適用されるのに対して、比較的大きな信号振幅が検出されるときにはこの量子化ノイズのあまりアグレッシブではない抑制が適用されないという適応動作の最適化が可能になる。
【０１７６】
オーディオ用途のためのクラス−Ｄ増幅器においては、低信号レベルでは耳がノイズに対して非常に感受性が高いのに対して、高信号レベルでは耳はノイズに対してあまり感受性が高くないので、本発明は特に有利である。この特性は、マスキングと呼ばれ、すなわち比較的高レベルのオーディオ信号は、現行の比較的高ノイズ・レベルが、比較的低レベルのオーディオ信号について知覚されるほど顕著には知覚されないようにノイズをマスクすることになる。
【０１７７】
図１９は、Ｈ−ブリッジの一構成を示すものである。その最も簡単な形態のＨ−ブリッジは、この図においてＳｗ１−Ｐ１からＳｗ４−ｐ１で示される４つのスイッチを備える。これらのスイッチのうちの２つは、ＶＤＤに接続され（Ｓｗ１−ｐ１およびＳｗ３−ｐ２）、２つはＧＮＤに接続される（Ｓｗ２−ｐ２およびＳｗ４−ｐ１）。
【０１７８】
これらのスイッチを制御することにより、スピーカとすることが可能である出力負荷は、その２つの端子のうちの一方をＶＤＤに、また他方をＧＮＤに接続することができ、それによってロジック＋１に対応する電圧が生成される。同様にして、−１を生成することができ、すなわち＋１＊Ｖｄｄと−１＊Ｖｄｄが生成される。
【０１７９】
一連の−１、＋１、−１を生成するための制御信号は、Ｐ１およびＰ２として示され、すなわち信号Ｐ１は、スイッチＳｗ１−ｐ１およびＳｗ４−ｐ１を制御し、Ｐ２はスイッチＳｗ２−ｐ２およびＳｗ４−ｐ１を制御する。
【０１８０】
このＨ−ブリッジは、３レベルまで簡単に拡張することができる。このスピーカの両側をＧＮＤまたはＶＤＤのいずれかに接続することにより、ゼロを生成することができる。これらのスイッチについての制御回路は、実装することがたいしたことではなく、ここでは図に示さないことにする。
【０１８１】
マイクロフォンへの適用
図２０は、デジタル・マイクロフォンのブロック図を示すものである。このデジタル・マイクロフォンは、コンデンサ・マイクロフォン、エレクトレット・コンデンサ・マイクロフォン、またはＭＥＭＳマイクロフォンの形態のマイクロフォン要素２００１を備える。このマイクロフォン要素は、このマイクロフォン要素に対する音圧に応じてマイクロフォン信号を供給する。このマイクロフォン信号には、集積化された高域通過フィルタおよび前置増幅器２００２を用いて高域通過フィルタがかけられる。その後に、この高域通過フィルタがかけられたマイクロフォン信号は、アンチエイリアシング・フィルタ２００３によってアンチエイリアシング・フィルタがかけられる。このアンチエイリアシング・フィルタがかけられたマイクロフォン信号は、その後以上に開示されるようなシグマ・デルタ変調器２００４に供給される。それによって、デジタル・マイクロフォン信号が供給される。
【０１８２】
このシグマ・デルタ変調器が、例えばＯＳＲ＝５０倍の高いオーバーサンプリング比を有するアンチエイリアシング・フィルタがかけられたマイクロフォン信号をサンプリングするときには、簡単なＲＣアンチエイリアシング・フィルタを使用することができる。
【０１８３】
これらの結合された前置増幅器と高域通過フィルタ２００２は、例えば約２〜１０Ｈｚの非常に低いカットオフ周波数を有するフィルタを用いてこのマイクロフォン信号の高域通過フィルタリングを実施する。それによって、このマイクロフォン要素によってピックアップされたあまり頻繁に起こらないノイズが取り除かれて、この後続の信号処理が改善される。この前置増幅器は、このアンチエイリアシング・フィルタおよびこのシグマ・デルタ変調器に対して差動出力信号を供給して、性能を改善するが、シングル・エンド形の信号処理も同様に適用することができる。この構成については、同時係属出願ＰＣＴ／ＤＫ２００４／０００７０７号に詳細に説明している。
この高域通過フィルタおよび前置増幅器は、分離された信号処理回路として実装することができることに留意されたい。
【０１８４】
図２１は、デジタル・マイクロフォンの他のブロック図を示すものである。この実施形態においては帯域通過フィルタ２００５は、このマイクロフォン要素からのマイクロフォン信号の前置増幅と、高域通過フィルタリングと、アンチエイリアシング・フィルタリングを実施する。この構成については、同時係属出願ＰＣＴ／ＤＫ２００５／００００８６号に詳細に説明している。
【０１８５】
図２２は、集積回路とマイクロフォン部材を有するマイクロフォンの概略図である。このマイクロフォンは、マイクロフォン要素２２０３と集積回路２２０２を有するカートリッジ２２０１として示される。
一般に、例えばＲＣ実装形態を備える様々なシグマ・デルタ変調器の実装形態が可能であることにも留意されたい。
【図面の簡単な説明】
【０１８６】
【図１】一般的なシグマ・デルタ変調器のモデルを示す図である。
【図２】線形化された量子化器を有する一般的なシグマ・デルタ変調器のモデルを示す図である。
【図３】４次のシグマ・デルタ・コンバータのノイズ伝達関数および信号伝達関数の一例を示す図である。
【図４】線形化された量子化器増幅ファクタＫｎの関数としてノイズ増幅ファクタＡについての２つの異なる曲線を示す図である。
【図５】ガウス分布の量子化器入力信号についての信号ピーク値ｍｘの関数としてノイズ増幅ファクタＡについての曲線を示す図である。
【図６】Ａ（Ｋｎ）と量子化器ゲインＫｎとの間の関係、Ａ（ｍｘ）と最大安定入力振幅ＭＳＡとの間の関係を示す図である。
【図７ａ】ＡＮＳ制御回路を有するシグマ・デルタ変調器の異なる実施形態を示す図である。
【図７ｂ】ＡＮＳ制御回路を有するシグマ・デルタ変調器の異なる実施形態を示す図である。
【図７ｃ】ＡＮＳ制御回路を有するシグマ・デルタ変調器の異なる実施形態を示す図である。
【図７ｄ】ＡＮＳ制御回路を有するシグマ・デルタ変調器の異なる実施形態を示す図である。
【図７ｅ】ＡＮＳ制御回路を有するシグマ・デルタ変調器の異なる実施形態を示す図である。
【図７ｆ】ＡＮＳ制御回路を有するシグマ・デルタ変調器の異なる実施形態を示す図である。
【図８】対象となる周波数帯における異なるノイズ・レベルを示す図である。
【図９ａ】一般的なＡＮＳ制御回路をより詳細に示す図である。
【図９ｂ】ＡＮＳ制御回路の好ましい一実施形態を示す図である。
【図９ｃ】ＡＮＳ制御回路の他の好ましい一実施形態を示す図である。
【図１０】適応ノイズ成形コントローラを有するシグマ・デルタ・コンバータの好ましい一実施形態を示す図である。
【図１１ａ】図１０における変調器の積分器Ｈｉ（ｚ）のブロック図である。
【図１１ｂ】図１０における変調器の積分器Ｈｉ（ｚ）のブロック図である。
【図１２ａ】積分器のスイッチ・キャパシタ実装形態を示す図である。
【図１２ｂ】スイッチ・キャパシタ・サンプリング回路を示す図である。
【図１３】シグマ・デルタ・コンバータの他の好ましい実施形態であるが、デジタル変調器として実装される実施形態を示す図である。
【図１４ａ】デジタル積分器の好ましい実施形態のブロック図である。
【図１４ｂ】デジタル積分器の好ましい実施形態のブロック図である。
【図１５】デジタル変調器として実装されるときの本発明によるシグマ・デルタ・コンバータのさらなる好ましい一実施形態を示す図である。
【図１６ａ】安定動作条件を実現する所与の入力信号ピーク値についての必要とされるＭＳＡの範囲を示す図である。
【図１６ｂ】５つの異なるノイズ伝達関数のうちの１つを選択することによりＭＳＡをこのピーク値に適応させることができる例示の設計についての入力信号ピーク値ｍｘの関数として実現されたＭＳＡを示す図である。
【図１７ａ】異なるＭＳＡ値および異なる量子化ノイズ減衰をもたらすノイズ伝達関数の異なる組を示す図である。
【図１７ｂ】異なるＭＳＡ値および異なる量子化ノイズ減衰をもたらすノイズ伝達関数の異なる組を示す図である。
【図１７ｃ】異なるＭＳＡ値および異なる量子化ノイズ減衰をもたらすノイズ伝達関数の異なる組を示す図である。
【図１７ｄ】異なるＭＳＡ値および異なる量子化ノイズ減衰をもたらすノイズ伝達関数の異なる組を示す図である。
【図１８】シグマ・デルタ変調器と、負荷を駆動するように構成されたいわゆるＨ−ブリッジとを備えるクラス−Ｄ増幅器を示す図である。
【図１９】Ｈ−ブリッジの一構成を示す図である。
【図２０】デジタル・マイクロフォンの第１のブロック図である。
【図２１】デジタル・マイクロフォンの第２のブロック図である。
【図２２】集積回路とマイクロフォン部材を有するマイクロフォンの概略図である。
【図１】
2007533180.tif 000011
【図２】
2007533180.tif 000012
【図３】
2007533180.tif 000013
【図４】
2007533180.tif 000014
【図５】
2007533180.tif 000015
【図６】
2007533180.tif 000016
【図７ａ】
2007533180.tif 000017
【図７ｂ】
2007533180.tif 000018
【図７ｃ】
2007533180.tif 000019
【図７ｄ】
2007533180.tif 000020
【図７ｅ】
2007533180.tif 000021
【図７ｆ】
2007533180.tif 000022
【図８】
2007533180.tif 000023
【図９ａ】
2007533180.tif 000024
【図９ｂ】
2007533180.tif 000025
【図９ｃ】
2007533180.tif 000026
【図１０】
2007533180.tif 000027
【図１１ａ】
2007533180.tif 000028
【図１１ｂ】
2007533180.tif 000029
【図１２ａ】
2007533180.tif 000030
【図１２ｂ】
2007533180.tif 000031
【図１３】
2007533180.tif 000032
【図１４ａ】
2007533180.tif 000033
【図１４ｂ】
2007533180.tif 000034
【図１５】
2007533180.tif 000035
【図１６ａ】
2007533180.tif 000036
【図１６ｂ】
2007533180.tif 000037
【図１７ａ】
2007533180.tif 000038
【図１７ｂ】
2007533180.tif 000039
【図１７ｃ】
2007533180.tif 000040
【図１７ｄ】
2007533180.tif 000041
【図１８】
2007533180.tif 000042
【図１９】
2007533180.tif 000043
【図２０】
2007533180.tif 000044
【図２１】
2007533180.tif 000045
【図２２】
2007533180.tif 000046
【国際調査報告】
2007533180.tif 000047
2007533180.tif 000048
2007533180.tif 000049