(57)【要約】  ＤＣ入力源（１１）からＤＣ入力信号を受取るインバータを含む電源である。インバータは、シングルエンドインバータとして実施される。各インバータは、ＡＣ信号を出力する信号源（１３Ａ、１３Ｂ）により駆動される。各インバータからの出力は、第１段階の高調波フィルタに入力される。電源は、ある点のまわりに配置された整流器（Ｄ１）を含む出力回路を含み、これにより、インバータがその点を所定の電圧を超えて駆動しようとした場合、整流器が電力および電流の少なくとも一方をＤＣ入力源に戻すために導通する。第１高調波フィルタ（Ｌ１Ａ、Ｃ１；Ｌ１Ｂ、Ｃ１）からの出力は、第２高調波フィルタ（Ｌ２、Ｃ２）へ出力され、その後、電源から出力される。
2007519340.tif 000002
【特許請求の範囲】
【請求項１】
負荷に交流電力を供給するための電源回路であって、
直流（ＤＣ）電圧源と、
ＤＣ入力電圧が与えられ、交流（ＡＣ）出力信号を生成するＥ級増幅器と、
Ｅ級増幅器の出力部における第１高調波フィルタであって、ＡＣ信号の所定の高調波成分をフィルタして、フィルタされたＡＣ信号を生成する第１高調波フィルタと、
フィルタされたＡＣ信号が与えられ、フィルタされたＡＣ信号を負荷にフィードするための、第１高調波フィルタの出力部における出力回路とを含み、
出力回路は、出力回路中のある点に関連して接続された整流器を含み、前記整流器は、前記点における電圧が所定の閾値を超える場合に、導通して、電圧および電流の少なくとも一方をＤＣ電圧源に戻し、前記点を所定の電圧にクランプするように接続されていることを特徴とする負荷に交流電力を供給するための電源回路。
【請求項２】
出力回路は、負荷と並列に接続される整流器を含むことを特徴とする請求項１記載の電源回路。
【請求項３】
第１高調波フィルタは、直列状態のコイルとコンデンサとを含み、増幅器のスイッチと並列に配置されることを特徴とする請求項１記載の電源回路。
【請求項４】
第１高調波フィルタは、コイルとコンデンサとを含み、コイルは、増幅器のスイッチの出力部と、整流器の端子との間に配置されることを特徴とする請求項１記載の電源回路。
【請求項５】
整流器は、ダイオードをさらに含み、第１高調波フィルタは、コイルとコンデンサとを含み、コイルは、増幅器の出力部とダイオードの負極との間に配置されることを特徴とする請求項１記載の電源回路。
【請求項６】
さらに、並列に配置された複数の増幅器を含むことを特徴とする請求項１記載の電源回路。
【請求項７】
さらに、負荷と並列に配置される第２高調波フィルタであって、フィルタされたＡＣ信号から所定の高調波成分をさらにフィルタする第２高調波フィルタを含むことを特徴とする請求項１記載の電源回路。
【請求項８】
負荷に交流電力を供給するための電源回路であって、
直流（ＤＣ）電圧源と、
ＤＣ入力電圧が与えられ、交流（ＡＣ）出力信号を生成する一対のＥ級増幅器であって、プッシュプル構成に配列される一対のＥ級増幅器と、
各増幅器の出力部における第１高調波フィルタであって、ＡＣ信号の所定の高調波成分をフィルタして、フィルタされたＡＣ信号を生成する第１高調波フィルタと、
各第１高調波フィルタの出力部における出力回路であって、フィルタされたＡＣ信号が与えられ、フィルタされたＡＣ信号を負荷にフィードする出力回路とを含み、
出力回路は、出力回路中のある点に関連して接続された整流器を含み、前記整流器は、前記点における電圧が所定の閾値を超える場合に、導通して、電圧および電流の少なくとも一方をＤＣ電圧源に戻し、前記点を所定の電圧にクランプするように接続されていることを特徴とする負荷に交流電力を供給するための電源回路。
【請求項９】
各増幅器は、
ＤＣ電圧源の第１の線に接続されたスイッチと、
ＤＣ電圧源の第１の電圧線および第２の電圧線の間に接続された共振回路とを含み、
スイッチを動作させることにより共振回路が励起されることを特徴とする請求項８記載の電源回路。
【請求項１０】
共振回路はさらに、
スイッチとＤＣ電圧源の第２の線との間に接続されたコイルと、
スイッチと並列なコンデンサとを含むことを特徴とする請求項９記載の電源回路。
【請求項１１】
さらに、第１高調波フィルタの出力部における第２高調波フィルタであって、フィルタされたＡＣ信号から高調波成分を除去して出力信号を生成する第２高調波フィルタを含むことを特徴とする請求項９記載の電源回路。
【請求項１２】
第２高調波フィルタは、負荷と並列に配置されるコイルを含むことを特徴とする請求項１１記載の電源回路。
【請求項１３】
さらに、第２高調波フィルタの出力からＤＣ成分を除去するための、第２高調波フィルタの出力部におけるブロッキングコンデンサを含むことを特徴とする請求項１１記載の電源回路。
【請求項１４】
第１高調波フィルタは、直列状態のコイルとコンデンサとを含み、増幅器のスイッチと並列に配置されることを特徴とする請求項８記載の電源回路。
【請求項１５】
第１高調波フィルタは、コイルとコンデンサとを含み、コイルは、スイッチの出力部と、整流器の端子との間に配置されることを特徴とする請求項９記載の電源回路。
【請求項１６】
第２高周波フィルタは、コイルを含み、コイルは負荷と並列に配置されることを特徴とする請求項１５記載の電源回路。
【請求項１７】
増幅器はさらに、負荷と並列に配置される複数の増幅器を含むことを特徴とする請求項９記載の電源回路。
【請求項１８】
各増幅器は、回路半部を形成し、変圧器は、各回路半部を相互接続することを特徴とする請求項９記載の電源回路。
【請求項１９】
第２変圧器は、各回路半部の出力部と負荷とを相互接続し、これによってバランスの取れた負荷を提供することを特徴とする請求項１８記載の電源回路。
【請求項２０】
負荷に交流電力を供給するための電源回路であって、
直流（ＤＣ）電圧源と、
ＤＣ入力電圧が与えられ、交流（ＡＣ）出力信号を生成する、並列に配置された一対のＥ級増幅器と、
Ｅ級増幅器の出力部における第１高調波フィルタであって、ＡＣ信号の所定の高調波成分をフィルタして、フィルタされたＡＣ信号を生成する第１高調波フィルタと、
フィルタされたＡＣ信号が与えられ、フィルタされたＡＣ信号を負荷にフィードするための、各第１高調波フィルタの出力部における出力回路とを含み、
出力回路は、出力回路中のある点に関連して接続された整流器を含み、前記整流器は、前記点における電圧が所定の閾値を超える場合に、導通して、電圧および電流の少なくとも一方をＤＣ電圧源に戻し、前記点を所定の電圧にクランプするように接続されていることを特徴とする負荷に交流電力を供給するための電源回路。
【請求項２１】
各増幅器はさらに、
ＤＣ電圧源の第１の線に接続されたスイッチと、
ＤＣ電圧源の第１および第２電圧線の間に接続された共振回路とを含み、
スイッチを動作させることにより共振回路が励起されることを特徴とする請求項２０の電源回路。
【請求項２２】
共振回路はさらに、
スイッチとＤＣ電圧源の第２の線との間に接続されたコイルと、
スイッチと並列なコンデンサとを含むことを特徴とする請求項２１の電源回路。
【請求項２３】
さらに、第１高調波フィルタの出力部における第２高調波フィルタであって、フィルタされたＡＣ信号から高調波成分を除去して出力信号を生成する第２高調波フィルタを含むことを特徴とする請求項２１の電源回路。
【請求項２４】
第２高調波フィルタは、負荷と並列に配置されたコイルを含むことを特徴とする請求項２３の電源回路。
【請求項２５】
さらに、第２高調波フィルタの出力からＤＣ成分を除去するための、第２高調波フィルタの出力部におけるブロッキングコンデンサを含むことを特徴とする請求項２３の電源回路。
【請求項２６】
第１高調波フィルタは、直列状態のコイルとコンデンサとを含み、第１高調波フィルタは、増幅器のスイッチと並列に配置されることを特徴とする請求項２５の電源回路。
【請求項２７】
第１高調波フィルタは、コイルとコンデンサとを含み、コイルは、スイッチの出力部と、整流器の端子との間に配置されることを特徴とする請求項２３の電源回路。
【請求項２８】
第２高調波フィルタは、コイルを含み、コイルは負荷と並列に配置されることを特徴とする請求項２７の電源回路。
【請求項２９】
さらに、第２の一対のＥ級増幅器を含み、第２の一対の各Ｅ級増幅器は、第１の一対のＥ級増幅器と並列に配置されることを特徴とする請求項２０の電源回路。
【請求項３０】
一対の増幅器は各回路半部を形成し、変圧器は、各回路半部を相互接続することを特徴とする請求項２９の電源回路。
【請求項３１】
さらに、各回路半部の出力部を負荷と相互接続する第２変圧器を含み、これによってバランスの取れた負荷を提供することを特徴とする請求項３０の電源回路。
【請求項３２】
プラズマ制御システムであって、
高周波（ＲＦ）信号により励起されるプラズマチャンバと、
プラズマチャンバの動作条件を測定し、プラズマチャンバ内の条件を変えるための制御信号を生成するためのプラズマ制御器と、
プラズマチャンバに与えるＲＦ信号を発生するためのＲＦ発生器であって、
プラズマ制御器からの制御信号が与えられ、電力供給制御信号を生成するＲＦ制御器と、
電力供給制御信号が与えられ、電力供給制御信号に応じてＲＦ信号を生成する電源とを含むＲＦ発生器とを備え、
電源は、
直流（ＤＣ）電圧源と、
ＤＣ入力電圧が与えられ、交流（ＡＣ）出力信号を生成するＥ級増幅器と、
Ｅ級増幅器の出力部における第１高調波フィルタであって、ＡＣ信号の所定の高調波成分をフィルタして、フィルタされたＡＣ信号を生成する第１高調波フィルタとを含み、
所定の点に関連して接続された整流器を含む保護回路を含み、前記整流器は、前記点における電圧が所定の閾値を超える場合に、導通して、前記点における電圧を所定の電圧にクランプするように接続されていることを特徴とするプラズマ制御システム。
【請求項３３】
出力回路は、増幅器に戻すために、電圧および電流の少なくとも一方を戻すことを特徴とする請求項３２のプラズマ制御システム。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
関連出願の相互参照
本出願は、２００３年９月８日に出願した米国特許出願第１０／６５７，８２５号の一部継続出願であり、この米国特許出願は、２００２年８月２３日に出願した米国特許出願第１０／２２７，６１３号の継続出願である。この継続出願は、２００１年３月２６日に出願した米国特許出願第０９／７６３，５００号の継続出願であり、この米国特許出願は、２０００年７月２１日に出願した国際特許出願を米国に国内移行した出願ＰＣＴ／ＵＳ００／１９８３５号である。この国際特許出願は、１９９９年７月２２日に出願した英国特許出願第９９１７０４７．４号および２０００年４月２０日に出願した英国特許出願第０００９６６９．３号に基づく優先権を主張している。これらの出願の開示内容は、参照によって本明細書に組込まれる。
【０００２】
技術分野
この発明は、一般に、交流電力を供給するための電源に関し、より詳細には、電源のスイッチング部分をＥ級増幅器として実施する電源におけるスイッチング部分のための保護回路に関する。
【０００３】
背景技術
高周波（ＲＦ）エネルギーは、誘導加熱、誘電加熱およびプラズマ励起により、材料の処理をするための様々な産業において用いられる。プラズマ励起は、誘導性、容量性、真電磁（ＥＭ）波、マイクロ波の結合の形態をとることができる。このＲＦエネルギーを提供する発生器は、数十ワットを提供する単一のＡ級トランジスタ増幅器から、何千ワットをも提供する自励発振管（バルブ）発生器までにおよぶ、多くの回路形態を用いる。
【０００４】
半導体製造産業では、ミクロンおよびサブミクロン寸法のフィルムをデポジットおよびエッチングするためにＲＦプラズマを用いる。このような適用のための通常の電源は、電力線周波数変圧器／整流器／コンデンサのＤＣ電源および高周波数（ＨＦ）線形電力増幅器から構成され得る。通常の電力および周波数の値は、４００ＫＨｚないし６０．０ＭＨｚの範囲内において１０ＫＷにまでなり得る。線形電力増幅器は、高い電力損失能力を有する高周波数／超短波（ＨＦ／ＶＨＦ）ＲＦ電力トランジスタを用いる。このような電源である発生器は、１００：１の出力負荷の範囲にわたって１または２％の精度まで制御可能な電力を有するだろう。通常、発生器は、通常５０オームである、定められた負荷へ出力するよう特に構成されているが、たとえ不整合であっても、故障することなく、どのような負荷をも駆動し得るべきである。通常の保護スキームは、電力を低減する。たとえば、線形増幅器への駆動レベルは、対応して電流または電力の損失を低減するために、低減される。５０オームのシステムにおいて、通常の５０オームからの変動は、反射電力として測定され得る。駆動レベルは、反射電力を制限するために低減される。
【０００５】
図１は、位相はずれの正弦波によって駆動されるスイッチであるトランジスタＳ１、Ｓ２を有する通常の変圧器結合型のプッシュプルＲＦ電力増幅器を示す。５要素高調波除去フィルタは、コイルＬ１、Ｌ２と、コンデンサＣ１、Ｃ２およびＣ４とを含む。高調波除去フィルタは、通常は、高純度の、つまり一様な正弦波出力を保証する。ＡＢ級またはＢ級であり得るバイアススキームは示されていない。バイポーラ接合トランジスタ（ＢＪＴ）または酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のいずれかが通常用いられる。変圧器Ｔ１は、通常２８Ｖまたは５０Ｖである所定のＤＣ供給電圧に要求される電力と整合するために選択された比率を有する。詳細な回路構成は、通信用に用いられるようなブロードバンドＨＦ／ＶＨＦ電力増幅器の設計のための標準的な産業上の習慣に従う。
【０００６】
図１の増幅器は、１つの基本的な利点を提供するが、いくつかの欠点がある。基本的な利点は、ブロードバンドの設計では、単に駆動または入力周波数を変えることにより、出力周波数が容易に変化することである。所望の出力周波数を得るためは、出力フィルタのみを変えればよい。増幅器の基礎的な線形性／純度が十分に良好であれば、まったく無くてもよい。図１の回路は、低効率および高いトランジスタ電力損失という欠点を有する。効率は、理論的には７０％を超えられないが、通常は５０％程度にすぎない。高い電力損失に対処するために、多くの適用例では、酸化ベリリウム（ＢＥｏ）の低い熱抵抗の技術をしばしば使用する高価で特別なＲＦトランジスタを用いる。これは、しばしば、大型の空冷または水冷のヒートシンクを要する。ＲＦ線形増幅器の設計について大量のデータが公表されている。発生器を設計することを望むいかなる電源製造業者も、高い程度の自信をもってトランジスタ製造業者による適用回路を用いることができる。
【０００７】
図２に見られるように、図２の回路は、高い効率および低い電力損失を提供する、異なる動作モードを利用する。図２の回路の駆動信号は矩形波に定められ、したがって、トランジスタは線形ではなく、むしろスイッチング動作モードにある。すなわち、図１のスイッチつまりトランジスタＳ１、Ｓ２は、完全にオフおよび完全にオンの間の領域において動作する。図２のスイッチまたはトランジスタＳ１、Ｓ２は、完全にオンから完全にオフまでスイッチすることにより動作する。変圧器Ｔ１の出力は、ここでは、矩形波である。コイルＬ１、Ｌ２およびコンデンサＣ１、Ｃ２を含む４要素フィルタは、正弦曲線の出力を生成するために必要な基本周波数をフィルタアウトする。高調波電流を排除するために、フィルタが誘導性入力を提供するように、コンデンサＣ４は除かれている。トランジスタおよび変圧器の電圧は矩形だが、電流は正弦曲線状である。効率は、ここでは１００％となり得、通常は８０〜９５％の範囲内にある。このような回路は、通常、増幅器というよりは、むしろ共振コンバータまたはインバータと呼ばれる。
【０００８】
図２の回路は、いくつかの欠点を有する。フィルタは、特定の出力周波数用に十分に選択されているため、固定のまたは狭域の周波数領域つまりバンドの動作のみが可能である。また、出力電力を直接制御することはできない。図１とは異なり、図２の回路は、電力線つまりコンセントの電圧に直接接続することはできない。むしろ、図２へ入力されるＤＣは、通常はスイッチモードコンバータを用いて実現されるような付加的な電力コンバータを用いた調整を要する。さらに、不整合な負荷は、フィルタとトランジスタとの間に高い循環電流を生じ得る。循環電流は、ＤＣ入力電流を制限することによって必ずしも制限されない。
【０００９】
特にＥ級増幅器に関して、Ｅ級増幅器は、高い効率を提供するスイッチモード増幅器の形態を取る。この形態によって、Ｅ級増幅器のスイッチ要素、通常、トランジスタは、電力損失が最も大きくなる活性領域において時間を費やすことはほとんどないか、全くない。この構成において、Ｅ級増幅器のスイッチ要素は、トランジスタというより、むしろスイッチとして動作する。すなわち、スイッチ要素は、その時間の大部分を遮断領域または飽和領域において費やす。
【００１０】
設計者は、ゼロ電圧スイッチング（ＺＶＳ）として公知のスイッチモード技術を使用して、Ｅ級増幅器の効率をさらに向上させる。ＺＶＳは、Ｅ級増幅器のスイッチ要素が遷移時に活性領域を通過しないようにする。スイッチ要素の出力部に誘導負荷をかけることによって、スイッチ要素が遮断領域から飽和領域まで遷移しようとする前に、スイッチ要素の出力部における寄生静電容量およびスワンピング静電容量をゼロ電圧になるまで放電する。コイルおよびコンデンサは、協働して直列共振回路を形成し、スイッチ要素の出力部に誘導負荷を提供する。共振回路の周波数は、増幅器の動作周波数よりも小さい。これが発生すると、共振回路のコイルが共振回路を支配して、トランジスタに誘導負荷を生成する。
【００１１】
ＺＶＳを行うために、スイッチ要素は、素子チャネルが遮断領域にあったとしても、負のドレイン・ソース間電流が内部を通過できるように、設計されなければならない。このような要件は、ＭＯＳＦＥＴがソースとの基体接続部に本体ダイオード自体を有するので、Ｅ級増幅器形態のスイッチ要素として、ＭＯＳＦＥＴが好適な選択であるということを意味している。バイポーラ接合トランジスタ（ＢＪＴ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などの他のトランジスタを選択してもよいが、これらの構成には、エミッタ−コレクタ間の接合部に高速ダイオードを配置することが必要である。
【００１２】
Ｅ級増幅器の主な利点は、素子の電力損失が小さいことに主に起因して、他の形態と比べ、Ｅ級形態で使用されるトランジスタが、同じトランジスタでも、より大きなＲＦ電力を実現し得ることである。一方、Ｅ級増幅器は、実質的な第２高調波エネルギーを生成するので、この高調波エネルギーをＲＦ出力から除去しなければならない。このような形態では、通常、負荷にＲＦ電力が与えられる前に、フィルタ形成を少なくとも１段階追加することが必要となる。
【００１３】
上述したように、コイルおよびコンデンサから成る直列共振回路は、増幅器の動作周波数以下の共振周波数を有する。負荷は、コンデンサと、コイルと、抵抗器とのいかなる組合せでもよいが、共振回路と負荷とを直列に組合せたときの共振周波数が増幅器の動作周波数と等しくなるような値のコンデンサのみを負荷とすれば、スイッチ要素を通る電流は無限大に近づき得る。しかしながら、通常のＥ級増幅器では、増幅器出力の反射電力をクランプする外付けの制御ループを使用して、トランジスタが破損しないようにする。反射電力が予め設定された限界値を超えたと制御ループが一旦感知すると、制御ループは、反射電力が所定の限界値と一致するまで、ＤＣ線における電圧を下げる。制御ループは、トランジスタに影響しないように、迅速に反応しなければならない。トランジスタへの影響は、ＲＦ増幅器の入力電力をゼロまで減少させることによっても回避可能である。しかしなから、プラズマ処理に使用される場合、このような行為は、プラズマが消滅するという不所望の結果を招くことがある。
【００１４】
発明の要約
本発明の一つの態様においては、ＤＣ入力部を有する電源回路は、負荷に交流電力を供給する。インバータが交流出力を生成し、出力回路が交流出力を直接的に受取り、それを負荷にフィードする。出力回路は、出力回路中の１点に関連して接続された第１および第２整流器を含み、これにより、インバータがその点を、所定の正電圧または所定の負電圧のいずれかを超える電圧まで駆動しようとした場合に、第１および第２整流器の対応する一方が、電圧および／または電流をＤＣ電圧源に戻すように導通する。電圧および／または電流はインバータ内に帰還される。このことは、たとえば、第１整流器を、接地またはＤＣ入力部の負側の入力と上記の点との間に接続し、第２整流器を、上記の点とＤＣ電圧の正側の入力との間に接続することにより、達成可能である。いずれかの整流器が導通すると、その整流器は上記の点を、ＤＣ入力部のうちの対応する入力の電圧にクランプすることが理解されよう。
【００１５】
他の代替的な配置においては、整流器は、個別の１または複数の電圧源に接続されてもよく、クランピングは１または複数の電圧源によって決定される電圧に対して発生する。本発明は、たとえば、第１および第２整流器がツェナーダイオードを用いて実現された場合、定電圧だめを含む。ツェナーダイオードは、少なくともいくらかの電圧および／または電流を損失させ得るものであり、それらは、より高いレベルのエネルギーを損失できるような、関連づけられたトランジスタを有してもよい。いずれの場合においても、損失は熱を介して起こる。ツェナーダイオードは、各ダイオードが他方のダイオードのために整流動作をおこなうように、背中合わせに接続されてもよい。代わりに、適切な、個別の整流されたダイオードまたは整流回路が、各ツェナーに直列に用いられる。第１および第２のダイオードが、上記の点のいずれかの側に接続される構造においては、各ダイオードは、たとえばショットキーダイオードなどのダイオードのチェーンを形成することによって実現されてもよく、ダイオードは、単一のセラミック製基体に構成されてもよい。
【００１６】
インバータは、少なくとも２つのスイッチング素子を含んでもよい。電源回路は、素子や関連づけられたあらゆる静電容量の充電および放電が、本質的に誘導電流によってなされるように、２つのスイッチング素子の間の点に接続されたコイルをも含み得る。
【００１７】
本発明のさらにまた他の態様においては、電源回路は、ＤＣ入力部を有し、負荷に交流電力を供給する。インバータは交流出力を生成し、出力回路は交流出力を直接受取り、負荷にフィードする。出力回路は、さらに、インバータが、回路中の所定の点を所定の電圧帯域外となる電圧にまで駆動しようとした場合に、電圧および／または電流を損失するための定電圧だめを含む。
【００１８】
本発明のさらに他の態様においては、電源は、電源出力部と、上記で規定したような第１および第２電源回路とを含む。第１および第２電力回路それぞれの出力部は、電源出力部に対し並列に接続される。それぞれの交流信号源が、第１および第２電源回路のインバータを切り替え、電源出力部における電力を調整するために、信号源の相対的な位相を変更するための回路を制御する。電源回路は、直列または並列に接続され得る。
【００１９】
本発明のさらに他の態様においては、電源は負荷に交流を供給する。第１および第２電源回路はそれぞれインバータを含む。交流信号源は、インバータを切り替えるために、そしてそれぞれの電力出力部に対して、交流信号を供給する。電力出力部は、高調波フィルタを介して電源出力部に並列または直列に接続される。制御回路が、電源出力部における電力を調整するために、交流信号の相対的な位相を変更する。
【００２０】
本発明のさらに他の態様においては、電圧インバータのための入力回路は少なくとも２つのスイッチング素子を有する。この回路は、素子の充電および放電ならびにあらゆる関連づけられた静電容量もが本質的に誘導電流によってなされるように、素子と素子の間の点に接続されたコイルを含む。
【００２１】
本発明のさらに他の態様においては、電源回路は、負荷に交流電流を供給する。電源回路は、直流（ＤＣ）電圧源と、Ｅ級増幅器とを含む。Ｅ級増幅器は、ＤＣ入力電圧を受取り、交流電流（ＡＣ）出力信号を生成する。電源回路は、増幅器の出力部に第１高調波フィルタも含む。第１高調波フィルタは、ＡＣ信号の所定の高調波成分をフィルタアウトして、フィルタ処理されたＡＣ信号を生成する。第１高調波フィルタの出力部にある出力回路は、フィルタ処理されたＡＣ信号を受けて、そのフィルタ処理されたＡＣ信号を負荷にフィードする。出力回路は、出力回路中の１つの点に関連して接続された第１整流器を含み、これにより、その点における電圧が所定の閾値を超えた場合に、整流器が、電圧および電流のうち少なくとも一方をＤＣ電圧源に戻すように導通し、上記の点を所定の電圧にクランプする。
【００２２】
本発明、その目的および利点をより完全に理解するためには、以下の明細書および添付の図面を参照すべきである。
【００２３】
本発明の用途範囲は、以下に記載する詳細な説明から明らかになるであろう。詳細な説明および具体例は、発明の好適な実施形態を示すが、例示目的を意図したものに過ぎず、本発明の範囲を限定することを意図したものではないと解されるべきである。
本発明は、詳細な説明および添付の図面によって、より完全に理解されるであろう。
【００２４】
好適な実施形態の詳細な説明
好適な実施形態の以下の説明は、本質的に例示に過ぎず、決して、本発明、その用途または使用を限定することを意図したものではない。
【００２５】
図３を参照すると、電圧インバータ回路は、一般に１０にて示され、１１における直流（ＤＣ）電圧源入力部と、１２における交流（ＡＣ）出力部とを有する。はじめに、図を説明するにあたって、スイッチは、一般に、数字が続くＳを用いて示され、コンデンサは数字が続くＣを用いて示され、コイルは数字が続くＬを用いて示され、ダイオードは数字が続くＤを用いて示され、また、変圧器は数字が続くＴを用いて示されることに注意すべきである。さらに、おおむね対称な形態を有する回路においては、上記参照符号のそれぞれは、おおむね類似した対称な要素を示すために接尾文字が続くこともある。
【００２６】
スイッチＳ１、Ｓ２は、入力として、信号源つまり発生器１３から、位相はずれの矩形波信号をそれぞれ受取る。矩形波信号は、Ｌ１スイッチＳ１またはＳ２のいずれかがオンされるときはいつでも、コイルの両端の電圧の極性を反転するように、スイッチＳ１、Ｓ２をオンする。信号源１３がスイッチＳ１、Ｓ２をそのように駆動した場合、スイッチＳ１、Ｓ２およびコンデンサＣ３は協働して、ＤＣ入力信号を、コイルＬ１に与えられるＡＣ信号に変換する。これが、１２における交流出力を生成し、ＤＣ成分はコンデンサＣ４によって阻止される。１２における出力信号の周波数は、信号源１３によって出力される信号の周波数に依存する。コイルＬ１、Ｌ２およびコンデンサＣ１、Ｃ２を備える４要素高調波フィルタは、一般に、上述したように動作する。コイルＬ１とコンデンサＣ１とが高調波フィルタの第１段階を形成し、コイルＬ２とコンデンサＣ２とが高調波フィルタの第２段階を形成する。出力フィルタは、出力正弦波の純度を向上させるためにコイルＬ１へ入力される信号の高調波成分を除去し、所定の入力電圧についての必要な出力電力を、通常は５０オームである出力インピーダンスに整合させる。
【００２７】
上述したように、図１および図２の回路は、不整合な負荷により生成される高い循環電流に対して非常に損傷しやすくなり得る。第１および第２段階の高調波フィルタの間に挿入された一対のクランピングダイオードつまり整流器Ｄ１およびＤ２が、循環電流に起因する潜在的なダメージを緩和する。ダイオードＤ２は、ＤＣ入力源１１の負側の線から接続点Ｘまで延出する。ダイオードＤ１は、接続点ＸからＤＣ入力源１１の正側の線まで延出する。動作中、回路が接続点Ｘを、いずれかの方向に線電圧を超えて駆動させようとした場合、その線に関連づけられたダイオードがオンして、導通状態となる。ダイオードがオンされると、そのダイオードは、接続点Ｘを線電圧にクランプし、過剰な電圧および／または電流をインバータ、特に入力源１１およびコンデンサＣ３に帰還させる。より詳細には、回路が接続点Ｘを、ＤＣ入力源１１の正側の線における電圧を超えて駆動させようとした場合は、ダイオードＤ１がオンして、スイッチＳ２の本体ダイオードを含む、ＤＣ入力電圧源１１およびコンデンサＣ３まで戻る電流路を提供する。同様に、回路が接続点Ｘを、ＤＣ源１１の負側の線よりも下回るように駆動させようとした場合は、ダイオードＤ２が導通して、スイッチＳ１の本体ダイオードを含む、ＤＣ入力源１１およびコンデンサＣ３まで戻る電流路を提供する。不整合の負荷の影響は周波数とともに増大するので、図３の回路は、以前では達成が困難であった周波数においても、インバータの使用を可能とする。
【００２８】
図４は、関連する発明を示すものであり、２つの電源回路の出力部が直列に配置されている。図４は、フルブリッジ構成に配置された２つの回路半部ＡおよびＢを含む。図４の回路は、２つの回路半部ＡおよびＢのそれぞれに与えられるスイッチング信号の間の位相を変えることによって、出力部１２における電力の調整を可能とする。
【００２９】
図４の第１の回路半部は、信号源１３Ａにより出力された一対のＡＣ信号を受取る一対のスイッチＳ１Ａ、Ｓ２Ａを含む。スイッチＳ１Ａ、Ｓ２Ａは、ＤＣ電源１１の負側および正側の電圧の線の間に直列に接続される。スイッチＳ１Ａ、Ｓ２Ａからの出力は、コイルＬ２ＡとコンデンサＣ１Ａ、Ｃ２Ａとの組合せで二段階の４要素高調波フィルタを形成するコイルＬ１Ａに与えられる。第１クランピングダイオードＤ１Ａは、ＤＣ入力源１１の正側の線に接続された負端子つまり負極を有し、コイルＬ１Ａ、Ｌ２Ａの間に接続された正端子つまり正極を有する。第２クランピングダイオードＤ２Ａは、ＤＣ源１１の負端子に接続された正端子つまり正極を有し、クランピングダイオードＤ１Ａの正端子に接続された負端子つまり負極を有する。高調波フィルタからの出力は、変圧器Ｔ１の第１端部タップに接続される。
【００３０】
クランピングダイオードＤ１Ａ、Ｄ２Ａは、図４の回路の左半分に対する保護を提供する。回路が、ＤＣ源１１の正側の線を超えて接続点ＸＡにおける電圧を駆動しようとしたとき、ダイオードＤ１Ａが導通状態となり、これにより接続点ＸＡにおける電圧を、およそＤＣ入力源１１の正側の線電圧にクランピングして、ＤＣ入力源１１およびコンデンサＣ３へ戻る通路を提供する。同様に、回路が、ＤＣ入力源１１の負側の線電圧を下回るように接続点ＸＡを駆動しようとしたとき、ダイオードＤ２Ａがオンし、接続点ＸＡにおける電圧を、およそＤＣ入力源１１の負側の線電圧にクランピングし、ＤＣ入力源１１およびコンデンサＣ３へ戻る回路通路を提供して、これにより図４の回路の左半分を保護する。
【００３１】
図４の回路は、また、スイッチＳ１Ｂ、Ｓ２Ｂを含む第２の回路半部、すなわち回路半部Ｂを含む。信号源１３Ｂは、スイッチＳ１Ｂ、Ｓ２Ｂへ一対のＡＣ信号を出力する。信号源１３Ａ、１３Ｂを単一のユニットとして組合せ得ることに注意すべきである。回路半部Ｂは、また、コイルＬ１Ｂ、Ｌ２ＢおよびコンデンサＣ１Ｂ、Ｃ２Ｂを備えた二段階の４要素高調波フィルタを含む。回路半部Ｂは、また、回路半部Ａについて説明したように、回路半部Ｂに配置された一対のクランピングダイオードＤ１Ｂ、Ｄ２Ｂを含む。回路半部Ｂからの出力は、変圧器Ｔ１の端部タップに接続される。回路半部Ｂは、回路半部Ａに関して説明したように動作する。変圧器Ｔ１は、回路半部ＡとＢと出力部１２との間の絶縁を提供する。回路半部ＡおよびＢは、変圧器Ｔ１の入力コイルを介して直列に接続される。
【００３２】
回路半部Ａ、Ｂは、各回路半部を制御するスイッチング信号の間の位相を変更することにより出力部１２における電力が変わるように、直列に組合わされる。特に、スイッチＳ１ＡとスイッチＳ１Ｂとが同時に動作および停止される場合、スイッチＳ１Ａ、Ｓ２Ａは、同相、または０度の位相にて動作すると言われる。逆に、スイッチＳ１Ｂがオンのときは常にスイッチＳ１Ａがオフであり、またスイッチＳ１Ｂがオフのときは常にスイッチＳ１Ａがオンの場合、スイッチは、位相はずれ、または１８０度の位相であると言われる。同様な技術が、各スイッチＳ２Ａ、Ｓ２Ｂに適用される。各回路半部Ａ、Ｂの間の位相は、各回路半部の間の相対的な位相を変えるために信号源１３Ａ、１３Ｂのそれぞれに出力信号を提供する位相制御器１４によって決定される。出力部１２における最大電力は、回路半部ＡおよびＢが１８０度の位相、つまり位相はずれにて動作されると得られる。出力部１２における最小電力は、回路半部ＡおよびＢが０度の位相、つまり同相にて動作されると得られる。位相がゼロのとき、各回路半部は、負荷のインピーダンスに関わらず、開回路を認識する。変圧器Ｔ１は、出力を直列にて効果的に組合せ、出力部１２の前方にブロッキングコンデンサは必要でない。各回路半部ＡおよびＢにおいて高調波フィルタを形成する回路要素は、０度の位相にてゼロ出力を保証するために、整合または同一としなければならない。たとえば、Ｌ１Ａ、Ｌ２Ａ、Ｃ１ＡおよびＣ２Ａについての値は、Ｌ１Ｂ、Ｌ２Ｂ、Ｃ１ＢおよびＣ２Ｂについての値と同一であるべきである。
【００３３】
図５は、関連する発明であり、第１の回路半部Ａと第２の回路半部Ｂとが並列で組合わされている。回路半部Ａは、単一のユニットを形成するために信号源１３Ｂと組合わされてもよい信号発生器１３ＡからのそれぞれのＡＣ入力信号を受取る一対のスイッチＳ１Ａ、Ｓ２Ａを含む。スイッチＳ１Ａ、Ｓ２Ａは、ＤＣ入力源１１の正側および負側の線のそれぞれの間に直列に接続される。スイッチＳ１Ａ、Ｓ２Ａからの出力は、コイルＬ１Ａ、Ｌ２ＡおよびコンデンサＣ１Ａ、Ｃ２Ａを備える、二段階の４要素高調波フィルタに与えられる。
【００３４】
一対のクランピングダイオードＤ１Ａ、Ｄ２Ａが、ＤＣ入力源１１の正側および負側の線のそれぞれの間に直列にて配置される。ダイオードＤ１Ａの負端子つまり負極はＤＣ源の正側の線に接続され、ダイオードＤ１Ａの正端子つまり正極は接続点ＸＡに接続される。ダイオードＤ２Ａの負端子つまり負極は接続点ＸＡに接続され、ダイオードＤ２Ａの正端子つまり正極はＤＣ電力源１１の負側の線に接続される。回路半部Ａからの出力は、ＤＣ入力源１１の負側の線と、４要素フィルタからの出力との間の電圧に従って決定される。フィルタからの出力は、出力信号のいかなるＤＣ成分をも阻止するブロッキングコンデンサＣ４に与えられる。コンデンサＣ４は、また、出力部１２に接続される。動作中、クランピングダイオードＤ１Ａ、Ｄ２Ａは、回路がＤＣ源１１の負側および正側の各線それぞれによって定められた所定の閾値を超えて接続点ＸＡを駆動しようとしたときに、ＤＣ入力源１１およびコンデンサＣ３へ回路通路を提供することによって、回路半部Ａの回路要素を保護する。
【００３５】
回路半部Ｂは、回路半部Ａと同様に配置され、同じ態様にて動作する。図５に示すような回路半部Ａ、Ｂの並列接続において、各回路半部Ａ、Ｂそれぞれの間の動作の位相を変えることが、出力部１２における電力を変える。特に、スイッチ半部Ａ、Ｂが０度つまり同相にて動作すると、出力部１２において最大電力が生成される。逆に、スイッチ半部Ａ、Ｂが１８０度つまり位相はずれにて動作すると、短絡が出現し、出力部１２において最小出力が出現する。位相制御器１４は、各回路半部Ａ、Ｂの間の相対的な位相を制御するために、信号発生器１３Ａ、１３Ｂのそれぞれに制御信号を提供する。１８０度の位相のとき、各回路半部は、負荷のインピーダンスに関わらず短絡を認識する。コンデンサＣ２ＡおよびＣ２Ｂが並列であるため、これらを単一の構成要素として組合せることができる点に注意する。各回路半部ＡおよびＢにおいて高調波フィルタを形成する回路成分は、１８０度の位相にてゼロ出力を保証するために、整合または同一としなければならない。たとえば、Ｌ１Ａ、Ｌ２Ａ、Ｃ１ＡおよびＣ２Ａについての値は、Ｌ１Ｂ、Ｌ２Ｂ、Ｃ１ＢおよびＣ２Ｂについての値と同一であるべきである。
【００３６】
図６は、出力部１２の前方にある共通の要素に信号を与えるために協働する回路半部Ａ、Ｂを有する回路を示す。回路半部Ａは、ＤＣ入力源１１の正側および負側のそれぞれの電圧線の間に並列に配置された一対のスイッチＳ１Ａ、Ｓ２Ａを含む。スイッチＳ１Ａ、Ｓ２Ａからの出力は、コイルＬ１Ａに入力される。信号源つまり発生器１３Ａは、スイッチＳ１Ａ、Ｓ２Ａの動作を制御するＡＣ信号を出力する。回路半部Ｂは、ＤＣ入力源１１の正側および負側のそれぞれの電圧線の間に直列に配置された一対のスイッチＳ１Ｂ、Ｓ２Ｂを含む。スイッチＳ１Ｂ、Ｓ２Ｂからの出力は、コイルＬ１Ｂに入力される。単一のユニットとして信号源１３Ａと組合わされ得る信号源つまり発生器１３Ｂは、各スイッチＳ１Ｂ、Ｓ２Ｂそれぞれの動作および停止を制御するためにＡＣ信号を提供する。
【００３７】
一対のクランピングダイオードＤ１、Ｄ２が、スイッチ対Ｓ１Ａ、Ｓ２ＡおよびＳ１Ｂ、Ｓ２Ｂのそれぞれに対して並列に配置される。クランピングダイオードＤ１、Ｄ２は、回路半部Ａ、Ｂのいずれかが接続点ＸＹをＤＣ入力源１１の正側および負側の線のそれぞれによって定められた所定の電圧を超えて駆動しようとしたときに、ＤＣ入力源１１およびコンデンサＣ３へ戻る回路通路を提供する。
【００３８】
コンデンサＣ１は、ＤＣ源１１の負側の電圧線と接続点ＸＹとの間に配置される。ＤＣ源１１の負側の線と接続点ＸＹとの間の電圧が、コイルＬ１Ａ、Ｌ２Ａ、Ｌ２およびコンデンサＣ１、Ｃ２によって形成された高調波フィルタの第２段階を形成するコイルＬ２およびコンデンサＣ２によって定められたフィルタへの入力電圧を定める。コンデンサＣ１は、高調波フィルタの第１段階を提供するために、各コイルＬ１Ａ、Ｌ２Ａのそれぞれと協働する。ブロッキングコンデンサＣ４が、出力部１２における出力の前に、信号のＤＣ成分を除去する。
【００３９】
クランピングダイオードＤ１、Ｄ２は、回路半部Ａ、Ｂのいずれかが接続点ＸＹをＤＣ源１１の正側の電圧線を超えて、またはＤＣ源１１の負側の電圧線を下回って駆動しようとしたときに、ＤＣ入力源１１およびコンデンサＣ３へ戻る回路通路を提供する。したがって、回路半部Ａ、Ｂの何れが接続点ＸＹを上述した所定の閾値を超えて駆動するか否かにかかわらず、ＤＣ源１１およびコンデンサＣ３へ戻る回路通路を提供することによって、クランピングダイオードＤ１、Ｄ２は、図６の回路を保護するように動作する。
【００４０】
図６の回路は、また、各信号源１３Ａ、１３Ｂのそれぞれに制御信号を生成することによって回路半部Ａ、Ｂの間の相対的な位相を制御するための位相制御器１４を含む。図６において、スイッチ半部Ａ、Ｂが同相つまりゼロ度の位相にて動作するときに、出力部１２において最大電力が提供され、また、回路半部Ａ、Ｂが位相はずれつまり１８０度の位相にて動作するときに、出力部１２において最小電力が提供される。図６の回路において、１８０度の位相においてゼロ出力を保証するために、コイルＬ１ＡおよびＬ１Ｂは整合されなければならない。
【００４１】
図７は、出力部１２においてＡＣ信号を提供するために並列に組合わされた回路半部Ａ、Ｂを有する回路を示す。回路半部Ａを参照すると、スイッチＳ１Ａは信号源１３ＡからＡＣ信号を受取る。スイッチＳ１Ａは、ＤＣ電源１１の負側および正側の電圧線のそれぞれの間において、整流コイルＬ３Ａと直列に置かれる。コンデンサＣ６ＡがスイッチＳ１Ａと並列に置かれる。整流コイルＬ３ＡおよびコンデンサＣ６Ａは、回路半部Ａがシングルエンドインバータ機能を提供するように、協働してタンク回路を形成する。タンク回路は、半整流された正弦波形を出力する。ブロッキングコンデンサＣ７Ａが、スイッチＳ１Ａおよび整流コイルＬ３Ａから出力された信号からＤＣ成分を除去する。コンデンサＣ７Ａは、ＡＣを互いに組合せ、図８から見て取れるように、各素子の両端において同一のＡＣ電圧を保証する。均等な分配を促進するために、Ｌ３ＡおよびＬ３Ｂを交差結合することができることに注意する。コイルＬ３ＡとＬ１Ａとの比率が、スイッチＳ１Ａの負荷の変化を決定する。コイルＬ３Ａを通る電流がコイルＬ１Ａを通るそれに比して比較的大きい場合、Ｌ１Ａを介した負荷に起因する変化は、スイッチＳ１Ａへの負荷に対して、制限された影響を有する。図７の回路は、偶数高調波が生成され、Ｃ７Ａの両端のＤＣ電圧が負荷にいくらか依存するという欠点がある。これは、過渡的な充電電流が、負荷のいくらかの変化によって流れ得ることを意味する。ブロッキングコンデンサＣ７Ａからの出力はコイルＬ１Ａへ入力される。
【００４２】
第２のスイッチ半部Ｂは、信号源１３Ｂにより出力されたＡＣ信号によって駆動されるスイッチＳ１Ｂを含む。スイッチＳ１Ｂは、ＤＣ入力源１１の負側および正側の線それぞれの間の整流コイルＬ３Ｂと直列である。コンデンサＣ６ＢがスイッチＳ１Ｂと並列に置かれる。整流コイルＬ３ＢとコンデンサＣ６Ｂとはタンク回路を形成する。スイッチＳ１ＢとコイルＬ３Ｂとからの出力は、信号からＤＣ成分を除去するブロッキングコンデンサＣ７Ｂに与えられる。コイルＬ１Ｂは、コンデンサＣ７Ｂに接続される。
【００４３】
コイルＬ１ＡおよびＬ１Ｂは、接続点ＸＺにて互いに接続し、コイルＬ２およびコンデンサＣ２に出力を提供する。コンデンサＣ２の他方の端子はＤＣ電圧源１１の負側の線に接続される。コンデンサＣ１が、ＤＣ電圧源１１の負側の線と接続点ＸＺとの間に接続される。したがって、コイルＬ１Ａ、Ｌ２およびコンデンサＣ１、Ｃ２は、回路半部Ａからの出力のために、二段階の高調波フィルタを形成する。同様に、コイルＬ１Ｂ、Ｌ２およびコンデンサＣ１、Ｃ２は、回路半部Ｂからの出力のために、二段階の高調波フィルタを形成する。ブロッキングコンデンサＣ４は、出力部１２において提供される信号からＤＣ成分を除去する。
【００４４】
図７は、また、電圧源１１の正側および負側の線それぞれの間に直列に配置された一対のクランピングダイオードＤ１、Ｄ２を含む。ダイオードＤ１の負端子つまり負極は、ＤＣ源１１の正側の線と接続され、ダイオードＤ１の正端子つまり正極は、接続点ＸＺに接続される。ダイオードＤ２の負端子つまり負極は、接続点ＸＺに接続され、ダイオードＤ２の正端子つまり正極は、ＤＣ源１１の負側の線と接続される。
【００４５】
回路半部Ａ、Ｂのいずれかが、接続点ＸＺにおける電圧を所定の閾値を超えて駆動しようとしたとき、クランピングダイオードＤ１、Ｄ２の一方がオンし、これにより、接続点ＸＺからＤＣ源１１およびコンデンサＣ３へ戻る回路通路を提供する。たとえば、図７の回路が、ＤＣ源１１の正側の線を超える電圧にまで接続点ＸＺを駆動しようとしたとき、ダイオードＤ１が導通状態となり、これにより、ＤＣ入力源１１およびコンデンサＣ３へ戻る、過剰な電圧および電流のための回路通路が提供される。同様に、回路が、ＤＣ入力源１１の負側の線における電圧を下回るように接続点ＸＺの電圧を駆動しようとしたとき、ダイオードＤ２が導通状態となり、ＤＣ入力源１１およびコンデンサＣ３へ戻る回路通路が提供される。
【００４６】
図７の回路半部Ａ、Ｂは、並列な構成に配置される。スイッチＳ１ＡおよびスイッチＳ１Ｂを制御する制御信号の相対的な位相が同相つまり０度のとき、出力部１２は最大電力を受取る。逆に、スイッチＳ１ＡおよびＳ１Ｂを駆動する信号の間の位相が位相はずれつまり１８０度のとき、出力部１２は最小電力を受取る。位相制御器１４が、各信号源１３Ａ、１３Ｂに入力信号を提供することによって、回路半部Ａ、Ｂ間の相対的な位相を変える。各回路半部ＡおよびＢにおいて高調波フィルタを形成する回路成分は、１８０度の出力位相を保証するために、整合または同一としなければならない。たとえば、Ｌ１Ａ、Ｌ２Ａ、Ｃ１ＡおよびＣ２Ａは、Ｌ１Ｂ、Ｌ２Ｂ、Ｃ１ＢおよびＣ２Ｂについての値と同一であるべきである。
【００４７】
図７の回路の特別な利点は、高周波数における動作時に、同一の回路通路内でスイッチを交互に駆動することが、一般にはより困難となることである。コイルＬ３および関連づけられたコンデンサＣ６により形成されたタンク回路を用いることにより、一般に、特定の回路半部に対するスイッチングについて、より低い精度が求められる。
【００４８】
図８は、図７のシングルエンドインバータ回路の、３レベルの実装例を示す。図８は、一対の回路半部Ａ、Ｂを含み、各対は、プライム（’）、ダブルプライム（’’）およびトリプルプライム（’’’）によって示される３つのレベルを含む。回路半部Ａを参照すると、各レベルは、信号源１３ＡからのＡＣ信号を受取るスイッチＳ１Ａを含む。スイッチＳ１Ａは、コイルＬ３Ａに接続され、コンデンサＣ６Ａと並列に置かれる。コイルＬ３ＡおよびコンデンサＣ６Ａは協働してタンク回路を形成する。コイルＬ３ＡおよびスイッチＳ１Ａからの出力は、コイルＬ３ＡおよびスイッチＳ１Ａの出力からＤＣ成分を除去するブロッキングコンデンサＣ７Ａへ入力される。コンデンサＣ５Ａが、スイッチＳ１ＡおよびコイルＬ３Ａの直列接続に対して並列に置かれる。各スイッチＳ１Ａ’、Ｓ１Ａ’’、Ｓ１Ａ’’’は、信号源１３Ａからアナログ信号を受取る。
【００４９】
コンデンサＣ５Ａ’、Ｃ５Ａ’’、Ｃ５Ａ’’’は、３つのレベルを減結合（decouple）する。各コンデンサＣ５Ａ’、Ｃ５Ａ’’、Ｃ５Ａ’’’は、電流を通じるとともにＡＣを阻止するので、各段階のＤＣ部分のそれぞれについて電流波腹点（current loop）を提供する。コンデンサＣ７Ａ’、Ｃ７Ａ’’、Ｃ７Ａ’’’は、各レベルの出力を互いにＡＣ組合せし、対象とする周波数においては無視できるインピーダンスを有する。したがって、各レベルは、ほぼ同一の電圧を有する。たとえば、ＤＣ入力源１１による電圧出力が３００ボルトの場合、各コンデンサの両端の電圧は１００Ｖである。したがって、回路半部Ａの各レベルは、ＤＣ源により出力された電圧の１／３のみを処理する必要がある。
【００５０】
同様に、回路半部Ｂは３つのレベルを含み、各レベルは、コイルＬ３Ｂに直列に接続されたスイッチＳ１Ｂを有する。スイッチＳ１Ｂは、また、上述したように、コイルＬ３Ｂとともにタンク回路を形成するコンデンサＣ６Ｂと並列に接続される。ブロッキングコンデンサＣ７Ｂが、コイルＬ３ＢおよびスイッチＳ１Ｂの出力からＤＣ成分を除去する。各レベルは、コンデンサＣ５Ｂに並列に接続されている。要素は、回路半部Ａに関して上述したように動作する。各スイッチＳ１Ｂ’、Ｓ２Ｂ’’、Ｓ３Ｂ’’’は、信号発生器１３ＢからＡＣ信号を受取る。
【００５１】
回路半部Ａの３つのレベルからの出力は組合わされ、コイルＬ１Ａに入力される。コイルＬ１Ａは、コイルＬ２およびコンデンサＣ１、Ｃ２とともに協働して、回路半部Ａから出力された高調波成分を除去するために二段階の高調波フィルタを形成する。同様に、回路半部Ｂの各レベルからの出力は組合わされ、回路半部Ｂから出力されたＡＣ信号から高調波成分を除去する二段階の高調波フィルタを形成するためにコイルＬ２およびコンデンサＣ１、Ｃ２と協働するコイルＬ１Ｂに入力される。ブロッキングコンデンサＣ４が、出力部１２に提供される信号におけるＤＣ成分を除去するために、高調波フィルタの出力部において接続される。
【００５２】
図８は、また、ＤＣ入力源１１の正側および負側の電圧線のそれぞれの間に直列で配置される一対のクランピングダイオードＤ１、Ｄ２を含む。クランピングダイオードＤ１、Ｄ２は、いずれかの回路半部が、ＤＣ入力源１１の負側および正側の線のそれぞれによって定められた所定の閾値を超えて接続点ＸＺを駆動しようとしたときに、ＤＣ源１１およびコンデンサＣ３へ戻る回路通路を提供するために協働する。動作中、いずれかの回路半部が、ＤＣ入力源１１の正側の線よりも大きい電圧まで接続点ＸＺを駆動しようとした場合、ダイオードＤ１がオンし、ＤＣ入力源１１およびコンデンサＣ３へ戻る回路通路を生成する。同様に、いずれかの回路半部Ａ、Ｂが、ＤＣ入力源１１の負側の線を下回るように接続点ＸＺにおける電圧を駆動しようとした場合、ダイオードＤ２がオンし、ＤＣ入力源１１およびコンデンサＣ３へ戻る回路通路を生成する。
【００５３】
動作中、回路半部Ａ、Ｂ間の相対的な位相が出力部１２に提供される電力を決定する。回路半部Ａ、Ｂの間の相対的な位相が０度つまり同相の場合、出力部１２は最大電力を受取る。逆に、回路半部Ａ、Ｂのそれぞれについてのスイッチを駆動するＡＣ信号の間の相対的な位相が１８０度つまり位相はずれの場合、出力部１２は最小電力を受取る。
【００５４】
図８の回路に特有の利点は、電圧源１１の負側および正側の線それぞれの間に３つの回路を直列に置くことによって、各レベルは、ＤＣ源１１の負側および正側の線のそれぞれの両端の全電圧の３分の１のみを処理することにある。これは、単一レベルの実装例における電圧全体ではなく、むしろ各レベルによって入力電圧の３分の１のみが処理されるので、ＤＣ入力がおよそ３００ボルトである電源について、４００〜５００ボルトの素子を用いることを可能にする。このような４００〜５００ボルトの素子は、広く入手可能であり、３００ボルトの入力システムについて最適な特性を提供する。
【００５５】
図９は、保護回路を有するインバータについての回路図を示す。３００ボルトのＤＣ電圧が、図９の回路の電圧線の両端に与えられる。第１コンデンサＣ３−１は、４００ボルト（Ｖ）の容量を有する２．２マイクロファラド（μＦ）のコンデンサとして実現され、第２コンデンサＣ３−２は、３８０Ｖの容量を有する２２０μＦのコンデンサとして実現され、これらは電圧線の間に並列に置かれる。第１ＡＣ信号が、絶縁用変圧器Ｔ３の端子に対し、信号源（図示せず）によって与えられる。信号源（図示せず）からの第２ＡＣ信号が、変圧器Ｔ４の入力部に与えられる。
【００５６】
変圧器Ｔ３からの出力は、２２オーム（Ω）の抵抗器を介して、一対のスイッチＳ１−１、Ｓ１−２に入力される。同様に、変圧器Ｔ４からの出力は、２２オーム（Ω）の抵抗器を介して、第２のスイッチ対Ｓ２−１、Ｓ２−２に入力される。これらスイッチは、ＩＲＦ７４０パッケージから選択される。スイッチ対Ｓ１−１およびＳ１−２は、スイッチ対Ｓ２−１およびＳ２−２がそうであるように、並列に置かれる。１つのスイッチ対の二重スイッチを並列配置とすることにより、各スイッチの電流処理に関する要求が軽減される。スイッチ対Ｓ１、Ｓ２からの出力は、１０．３マイクロヘンリー（μＨ）のコイルＬ１に入力され、このコイルは、スイッチＳ１、Ｓ２の出力から高調波を除去するための、４要素高調波フィルタを提供するために、１３．２μＨのコイルＬ２と、３０ナノファラド（ｎＦ）のコンデンサＣ１と、１０ｎＦのコンデンサＣ２と協働する。ブロッキングコンデンサＣ４は、４００Ｖ容量を有する２．２μＦのコンデンサとして実現される。
【００５７】
クランピングダイオードＤ１およびＤ２は、ＤＣ源１１の電圧の正側および負側の線それぞれの間に直列に配置される。クランピングダイオードＤ１、Ｄ２は、パッケージＨＦＡＴ６６０から好ましくは選択される。
【００５８】
上述した回路は、通常、制限された領域の周波数にわたり動作する。ＬＣ網が一般に低域フィルタであるため、最大電力スループットは、周波数に対して反比例的に変化する。また、周波数が減少すると、高調波からの歪みが出現し始める。少なくとも３０％の帯域にわたって、満足のいく動作が観測された。
【００５９】
他の回路は、網とＤＣ電源との間にクランプダイオードが接続され得る複数のＬＣ網へとフィードする電圧源インバータを有するものとして存在する。ハーフブリッジのインバータ回路が図示されているが、フルブリッジおよびシングルエンドインバータも含まれることが理解されるべきである。ＬＣ網の値とクランプ点は、好ましくは、本明細書中に記載されるように、過剰な循環エネルギーを電源へ戻すことができ、過剰な電流および電圧の蓄積を防止して、これにより構成要素を保護するために、有利なように選択される。さらに、このような選択は、源のインバータにおいて電流が常に誘導性に見えることを保証することができ、ダイオードのリカバリに関する問題に対処する。変圧器は、出力部と、クランプ点と、インバータトランジスタとの整合を助けるため、または絶縁を提供するために、そのような網に含まれ得る。
【００６０】
さらに、電力レベルが位相の関係によって制御され得るように、２つの電圧源インバータを、本明細書に記載した網に接続してもよい。本明細書に記載した位相の関係に加え、非対称な網は、より複雑な位相関係につながる。対称な網は、最大および最小電力の位相が周波数に依存しないという利点を提供する。
【００６１】
本明細書に記載されたタイプの上記の位相変調回路は、設計上の潜在的な３つの問題点を引き起こす。
【００６２】
第１に、特定の限定的な条件下において、ＤＣ電力がブリッジの一方の側から他方へと循環する。これが発生すると、ＦＥＴは誘導的なターンオフを認識するが、全サイクルにわたって平均化すると、ＦＥＴは網を整流するものとなる。すなわち、ＦＥＴに、順方向ではなく、むしろ逆方向に多くの電荷が流れる。したがって、電流が、逆方向において、本体ダイオードをターンオンするのに十分な高さの場合、トランジスタがターンオフされたときに本体ダイオードは完全に回復せず、高い電力損失という結果となる。この影響は、素子が加熱するにつれて、本体ダイオードの電圧降下の負の温度係数によって増強され、潜在的に熱暴走につながる。
【００６３】
この第１の問題点には、低周波数においては、損失を容認するか、逆分離ダイオードを用いることにより対処できる。より高い周波数においては、逆電流が常にチャネルによって処理されるようにするために、ＦＥＴは、十分に低い抵抗を有するように選択されるべきである。これは、オン抵抗が２．５乗された電圧に比例する一方で、ダイオード順電圧が電圧に対して独立しているため、低電圧素子を用いることより簡単に達成される。
【００６４】
第２に、ＬＣ網が低位相において共振状態となり、その振幅に達するまでクランプされないときに、高いゲイン条件が存在し、したがって出力部の順方向電力が比較的高くなる。この条件は、素子を損傷することは少ないが、制御の正確さに影響する。
【００６５】
この第２の問題点に対しては、非常に正確で安定した位相制御器または変調器設計を用いるか、Ｑを低めるとともに位相特性を拡げるように、出力網に抵抗器を挿入することによって対処する。５０オーム電力の僅か１または２％を要する抵抗器を用いることで足りるようである。この問題点は、負荷において有効電力が消費されていないときにのみ現れ、たとえば完全にリアクタンス性である負荷の、僅かに人工的な条件の間に起こり得る。一般に、プラズマチャンバ、ケーブルおよび整合網によりＱは十分低下される。
【００６６】
第３に、位相対電力制御特性は、種々の劣悪な整合条件下において、変曲または変動を呈し得る。たとえば、位相がゼロから最大値まで滑らかに変化するにつれ、電力はゼロから増加し、僅かに減少して、その後増大し続ける。このことは、非線形なプラズマインピーダンス／電力関数とともに、振動を引き起こし得る。
【００６７】
この問題点は、本質的に理論的であり、実用上の問題にならないであろう。制御アルゴリズムは、電圧定在波比（ＶＳＷＲ）３：１よりも良好な整合において通常は消滅する変曲を単に通り越してしまい得る。また、電力制御特性は、無限ＶＳＷＲサークルの少なくとも半分の間は変曲と無関係であり、したがって、負荷は、ケーブル長、パイ網等を用いてＶＳＷＲサークル上のどこかに置くことができる。実用上、変曲がより顕著でなく、また、実用上は通常は達成されないであろう最大電力の付近で発生するという意味で、図６の回路の方が図４のものよりも優れている。
【００６８】
本明細書に記載した回路は、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を用いる。しかし、ＭＯＳＦＥＴは、一般に、対象となる可能性の高い１メガヘルツ（ＭＨｚ）よりも大きい周波数において、バイポーラ接合トランジスタ（ＢＪＴ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）よりも優れている。
【００６９】
図１０〜図１２は、上述した回路において、ＭＯＳＦＥＴ、ＢＪＴまたはＩＧＢＴトランジスタのいずれかを用いてスイッチを実現するための構成を示す。図１０は、上述した回路において用いたＭＯＳＦＥＴを示す。ＭＯＳＦＥＴは、ＭＯＳＦＥＴの設計において固有のブロッキングダイオードを含む。図１１は、ＢＪＴ２０と、逆平行ダイオード２２とを示す。上述した回路においては、ＢＪＴ２０を用いてスイッチを実現した場合、クランピングダイオードＤ１、Ｄ２が動作状態のときに回路通路を提供するために、逆平行ダイオード２２を含まなければならない。
【００７０】
同様に、図１２は、ＩＧＢＴを用いて本発明のスイッチを実現した場合の好適な構成を示す。図１２は、ＩＧＢＴ２４と、図１１の逆平行ダイオード２２と類似の機能を提供する逆平行ダイオード２６とを示す。本発明の原理を変更することなく、ＭＯＳＦＥＴの代わりに、適当なスイッチングおよび回路通路の機能を提供する他のスイッチング素子や回路の組合せを用いてもよいことに注意すべきである。
【００７１】
図１３〜図１５は、Ｄ１、Ｄ２に関して記載した代替的なダイオードクランピング回路を示す。図１３は、ダイオードＤ１、Ｄ２およびコンデンサＣ１を含むダイオードクランピング回路を示す。この回路は上述したものである。図１４および図１５は、ダイオードＤ１、Ｄ２およびコンデンサＣ１の代替的な構成を用いた実装例を示す。各回路において、コンデンサＣ１は、図１４に示すように、各ダイオードの両端に置かれた、半分の値の２つの同一のコンデンサを用いて実現され得る。コンデンサＣ１／２は、減結合コンデンサＣ３（図１４においては図示せず）を介して結合された並列状態にて効果的である。減結合コンデンサＣ３は、そのインピーダンスが無視できるように、動作周波数に対して大きく設計される。これにより、回路の物理的なレイアウトや構成要素の電力配分が容易になる。
【００７２】
図１５に示すように、より高周波数においては、各ダイオードＤ１、Ｄ２について２つの直列のダイオードを用いるのが好都合であり得る。一般に、より低電圧のダイオードは、より低い逆回復電荷を有する。直列の２つのダイオードを用いると、各ダイオードに同一の電荷が流れる。各ダイオードの両端においてＣ１を分割することによって、ＡＣ電圧の均等な分配が保証される。
【００７３】
図１６に示すように、クランピング回路のさらなる変更例においては、コイルＬ６が、Ｌ１と直列に、そしてクランプダイオードＤ１、Ｄ２とフィルタコンデンサＣ１との接合点の間に置かれる。コイルＬ６は、好ましくは小さい値である。これにより、ダイオードのターンオンおよびオフを和らげることができ、整流の効率が向上する。ダイオードＤ１、Ｄ２がターンオフした際の高周波数リンギングを緩衝するために、コンデンサＣ７および抵抗器Ｒ１により形成されるスナッバ回路が必要となるかも知れない。正しく選択されれば、これはまた、ＬＣ網が低電力出力において共振状態となった場合、たとえば２つの平行なブリッジ回路間の位相角が低いときなどに、高いＱの状況を軽減するのに寄与する。
【００７４】
上述したように、電力制御の精度は、ＬＣフィルタ網が低位相にて共振状態となり且つその振幅となるまでクランプされない場合に、高ゲイン条件の結果として損なわれ得るものであり、したがって、位相の順方向電力は増大する。このことには、非常に正確で安定した位相変調器設計により、または、出力網に接続され且つＱを軽減するとともに位相特性を拡げるのに適した値を有する抵抗器により、対処することができる。５０オーム電力のうちおよそ１〜２％を消費することが、この問題に対処するのに十分のようである。これは、通常は、負荷において低電力が消費される場合、たとえば試験条件における純リアクタンス性の負荷のいくらか人工的な条件下など、においてのみ発生する。実用上、ケーブル、整合網および負荷により、Ｑは十分に低められる。より大きな位相シフトにおいては、クランピングダイオードが共振を防止する。
【００７５】
代わりに、Ｑは、位相が低いときにのみクランプ点における抵抗器をスイッチングすることにより、選択的に低めることができる。これは、位相変調器の要求に応じて、低い値についてオンとなるように設定された比較器を用いて達成され得る。これにより、位相差が比較的低いとき、たとえば低電力需要において動作するＭＯＳＦＥＴスイッチとしての形態をとり得るリレーを駆動することができる。図１７は、クランプ点において抵抗器を選択的に挿入するための回路を示す。図１７に示すように、ＭＯＳＦＥＴ ＳＲを好都合に用いることができる。これは、電圧揺れがクランプダイオードによって制限されるとともに、ＭＯＳＦＥＴが両方向に導通するからである。バイアス抵抗器Ｒ３、Ｒ４は、電圧揺れをＳＲの範囲内の中央に位置させることができる。Ｒ２は、十分な制動を提供するように選択され、Ｃ８は、Ｒ２およびＭＯＳＦＥＴ ＳＲを通ってＤＣが流れるのをブロックする。ＳＲへの入力は、通常は、制御回路を介して提供される。Ｃ８からの出力は、ダイオードＤ１、Ｄ２の相互接続点に接続される。
【００７６】
動作周波数が増大するにつれ、通常、スイッチを実現するＦＥＴの静電容量は、回路動作に対しより重大な影響をもつ。図１８は、ハーフブリッジ回路に対する改善例を示す。
【００７７】
図１８において、コンデンサＣ５は、コンデンサＣ３（図示せず）に並列に置かれている。コイルＬ３が、コンデンサＣ５と、スイッチＳ１、Ｓ２の出力部との間の相互接続点の間に挿入される。コイルＬ３は、ＦＥＴＳ１、Ｓ２の出力部およびミラー静電容量を充電および放電するために、十分な誘導電流が常に流れることを保証する。コイルＬ３は、また、出力部およびクランプ網が容量性の負荷電流を流れさせた場合、電流が誘導性として現れることを保証する。
【００７８】
上述したように、ＤＣ電力は、特定の条件下においてブリッジの一方の側から他方へと循環し得る。結果として、ＦＥＴＳ１、Ｓ２は未だ誘導性のターンオフを認識するが、全サイクルにわたって平均化されると、ＦＥＴＳ１、Ｓ２は網を整流するものである。つまり、より多くの電荷が、順方向ではなく、むしろ逆方向に流れるのである。したがって、電流が、ＦＥＴ内に含まれる本体ダイオードを反転させてターンオンするほど高い場合、ＦＥＴのトランジスタがターンオフする際に、ＦＥＴスイッチは完全には回復せず、高い電力損失という結果となる。このことは、ＦＥＴ素子が加熱するにつれて、本体ダイオードの電圧降下の負の温度係数によって増強され、潜在的に熱暴走につながる。
【００７９】
また、上述したように、低周波数においては、この条件は、損失を容認するか、逆分離ダイオードを用いることにより対処できる。より高い周波数においては、逆電流が常にＦＥＴチャネルによって取り扱われるようにするために、ＦＥＴは、十分に低いオン抵抗を有するように選択されるべきである。これは、オン抵抗が２．５乗された電圧に比例する一方で、ダイオード順電圧が電圧に対して独立しているため、低電圧素子を用いることでより簡単に達成される。
【００８０】
図１９に示すように、より低い電圧の２つのＦＥＴ Ｓ１−１、Ｓ１−２およびＳ２−１、Ｓ２−２を直列に接続してもよい。これらのＦＥＴは、通常、並列な２つのＦＥＴ素子に比して４分の１のオン抵抗を有し、それぞれを通じて半分の電圧を降下させる。したがって、ダイオード構造についての閾値電流は倍化する。図１９において、コンデンサＣ６を各スイッチＳ１−１、Ｓ１−２、Ｓ２−１、Ｓ２−２と並列に置いてもよい。コンデンサＣ６は、均等な電圧分配を保証するために必要となり得るが、素子の効果的な静電容量の一助にもなる。コンデンサＣ７は、均等な電圧分配をさらに助長し、アンバランスな電流のみを通す。この構成において、高速回復エピタキシャルダイオード（ＦＲＥＤＦＥＴ）スイッチが、その低減された逆回復電荷に起因して、利点を提供し得る。
【００８１】
図２０は、図１８の回路についての更なる改善例を示す。２つのクランプダイオードＤＩ１、ＤＩ２が、各コンデンサＣ５に並列に挿入される。ダイオードＤＩ１、ＤＩ２は、電源への帰還のために、接合点において電流または電圧を整流するために選択される。これにより、図１８にあるように、誘導電流はサイクルされて、ＦＥＴ Ｓ１、Ｓ２の静電容量が整流されるとともに、ＦＥＴ Ｓ１、Ｓ２からのＤＣが吸収されて、ＤＣが電源の線へ戻される。これはまた、ブリッジの一方の側から他方へと流れるいかなるＤＣをも処理し、よって、ＦＥＴ本体ダイオードの回復についての問題にも対処する。コンデンサＣ５およびダイオードＤＩ１、ＤＩ２は、主たるクランピング配置と類似した直列および並列の組合せとして構成されてもよいが、通常はより低電力の処理能力を要する。可変動作周波数が望まれる場合、図２０の回路が、ダイオードＤＩ１、ＤＩ２が常に導通状態となるようにＬ３およびＣ５を選択する限り、ターンオフ電流が周波数から独立してほぼ不変となるよう維持されるという、付加的な利点を提供する。
【００８２】
図２０の回路についての改善例を図２１に示す。これは、コイルＬＳおよびコンデンサＣＳを含む付加的なＬＣ直列回路を含む。電源の一次周波数とその第３高調波との間に共振周波数があるようにコイルＬＳおよびコンデンサＣ５の値を適切に選択すれば、コイルＬ３を通る電流が周波数とともに増大し、ＤＣ電流がおよそ一定に維持される。
【００８３】
負側および正側の線は、不整合な作用に応答するとともにインバータへの電圧および／または電流の帰還を可能とする所定の点をクランピングするのに便利な基準電圧を提供するが、クランピングが発生するように、クランピングダイオードを、別の所定の電圧源の両端に接続することも可能である。回路は、ときには過剰な電圧および電流を失わせなければならないので、交流電圧源を基準とすることは、好ましくは、定電圧だめを基準とすることを含む。
【００８４】
図２２は、負側および正側の電圧線以外の電圧を基準とする回路を示す。ブロッキングコンデンサＣ４は、ツェナーダイオードＺ１、Ｚ２がクランピングのためにそれぞれの高電圧基準および低電圧基準を設定するように、コイルＬ１とインバータスイッチＳ１、Ｓ２との間に挿入される。ツェナーダイオードＺ１、Ｚ２は、点Ｘにおける電圧が正に駆動した場合に一方が導通して熱によりエネルギーを失わせ、また、点Ｘにおける電圧が負に駆動した場合に他方が導通してエネルギーを失わせるように、点Ａおよび点Ｂの間に直列に背中合わせに接続される。一方のダイオードは、他方の素子がツェナーモードにあるときは、整流器モードにて動作する。
【００８５】
実用上、ツェナーダイオードＺ１、Ｚ２は、高速にて良好にスイッチしない。この条件は、ツェナーダイオードＤ１、Ｄ２の代わりに図２３の構成を用いることによって和らげられ得る。図２３は、従来型のダイオードＤＺ１、ＤＺ２とそれぞれ直列に背中合わせに置かれたツェナーダイオードＺ１、Ｚ２を含む。そして、ツェナー／従来型のダイオードの直列接続は、並列に置かれる。この構成において、ツェナーダイオードＺ１、Ｚ２は整流モードで動作する必要はない。
【００８６】
さらなる問題は、ツェナーダイオードが、現在、特に高い電力定格については入手できないということである。現在、ツェナーダイオードの最大電力定格はおよそ７０Ｗである。さらに、比較的高い電力定格を有するツェナーダイオードは通常は高価である。しかし、トランジスタは、比較的安価であり、非常に高い電力定格についても容易に入手可能である。ツェナーについての制限を克服する一つの方法としては、図２４に示すような能動ツェナー回路を用いることがある。図２４において、ツェナーダイオードＺＡは、ツェナーダイオードＺＡのおよそ１００倍の、より高い電力レベルを失わせるために構成されたトランジスタＴＡをターンオンするために主に機能する。トランジスタＴＡにおける電力損失は、能動ツェナー回路のゲインの関数である。
【００８７】
図２４を参照すると、ダイオードＺＡがツェナーモードのとき、次の式が適用される。
Ｖ＝Ｖ２＋ＶＢＥ（式中、ＶＢＥ≒０．６Ｖ）
Ｉ＝Ｉ２＋ＩＱ（式中、ＩＱ≒ＨＦＥ×Ｉ２であり、ＨＦＥ≒１００であるので、ＩＱ≫Ｉ２であり、ＰＱ≫Ｐ２）
【００８８】
上記式から見て取れるように、トランジスタＴＡを通る電流は、ツェナーダイオードＺＡを通る電流よりも相当大きく、トランジスタＴＡにより失われる電力は、ツェナーダイオードＺＡにより失われる電力よりも相当大きい。
【００８９】
図２５は、インバータの負側および正側の線以外に、電圧基準を設定する代替的な配置を図示する。特に、図２５は、ダイオードＤＢ１Ａ、ＤＢ２Ａ、ＤＢ１Ｂ、ＤＢ２Ｂを備えるダイオードブリッジを示す。ツェナーＺＢは、ダイオードブリッジの半部にわたって接続される。したがって、負波についても正波についても、電圧が閾値電圧を超えると、ツェナーダイオードＺＢはツェナーモードに入る。図２６は、図２５に類似したダイオードブリッジの配置を図示するが、図２４に類似したトランジスタＴＡおよびツェナーダイオードＺＡの配置を含み、これにより、増大された電力損失が提供される。
【００９０】
図２４〜図２６のダイオードブリッジ回路は、いくつかの利点を提供する。第１に、この設計は、ツェナーダイオードを、２つではなく、１つのみ使用する必要があるため、コストが軽減される。第２に、１つのツェナーダイオードのみを使用するので、２つのツェナーダイオード配置を用いて得られる、場合によっては一定でないクランピング電圧ではなく、一定したクランピング電圧が得られ得る。第３に、従来型のダイオードの方が、ツェナーダイオードよりもより容易に整合される。
【００９１】
図２７は、保護回路を有する電源の例示的な回路実装例について測定した波形を示す。動作波形および電力レベルを、整合および不整合の条件下において３００ＶのＤＣ入力について記録した。負荷インピーダンスは、５０オームにて整合し、開回路と、短絡と、誘導性および容量性リアクタンス性の両方につき１２、２５、５０、１００および２００オームとを用いて不整合とされた。図２７ａ〜図２７ｍを参照すると、それぞれの図は、各図において１〜４と付された４つの波形を含む。波形１は、各区分を２００ボルトとした、たとえばコイルＬ１の出入力などのＭＯＳＦＥＴのドレイン電圧を示す。波形２は、各区分を１０アンペアとした、Ｌ１を通る電流を示す。波形３は、各区分をおよそ２００ボルトとしたクランプ電圧、すなわちダイオードＤ１、Ｄ２間の接続点における電圧である。波形４は、各区分を１０アンペアとしたクランピングダイオード電流である。この規則は、図２７および図２８の出力波形のそれぞれについて適用される。選択された値は、無限ＶＳＷＲにおいて、最も劣悪な動作条件を保証するに足りる１２の別個の点を提供する。下記の表に主たるパラメータを列記する。
【００９２】
【表１】
2007519340.tif 000003
【００９３】
負荷が、開回路から短絡へと誘導的に替わっていき、再度容量的に戻っていくとき、ＦＥＴ電流は誘導性に保たれ、５０オームの値の４０％高よりも低い。ＤＣ電流消費は、５０オームの値の僅か６分の１である。クランピングダイオードＤ１、Ｄ２は、５０オームの負荷について僅かに導通することが見て取れるが、これは網を僅かに再同調することにより排除することができる。しかし、これは、効率や効果的な保護に関しては重要ではない。
【００９４】
対照的に、図２８は、クランプ回路をもたずに実現された３７５ＫＨｚのハーフブリッジインバータについての出力波形を示す。試験の間、素子の破壊を防ぐために、試験素子を、供給電圧を手動で低減することによって保護した。下記の表に主たるパラメータを列記する。ここでは、保護は、供給電圧を低減することによって達成される。
【００９５】
【表２】
2007519340.tif 000004
【００９６】
誘導負荷インピーダンスが低減するにつれ、ＦＥＴ電流は大きくなる。１２オームにおいて電源を３００Ｖに維持した場合、順方向電力は、５０オームの値よりも大きな７５０Ｗにまで達したであろう。短絡においては、７５０Ｗは僅か４２Ｖにより生成され、Ｌ１は残りの網とは共振状態であった。３００Ｖにおいて、順方向ＲＦ電力は約３８ＫＷ、ＤＣ電力は４．６ＫＷ、ピークトランジスタ電流は１００Ａであろう。
【００９７】
負荷が容量性に移りインピーダンスが上昇しはじめると、ＦＥＴは容量性の負荷を認識する。この条件は、電流がまだ適度であるにも関わらずＦＥＴが高いダイオード回復ロスを蒙るため、共振前にみられる高い誘導電流よりもより問題を含み得る。さらに、ｄｖ／ｄｔ破損を整流する恐れがある。最後の３つのグラフでは、明確さのためにスケールを変更したことに注意する。
【００９８】
図２９は、電力発生器のための制御回路を示す。制御回路２０は、入力電圧を受取るフィルタ軟始動整流器２２を含む。整流器２２は、過電圧保護のために回路遮断器を含み得る。補助電力センスユニット（ＰＳＵ）２４が、制御回路構成に電力を供給するために低電圧信号を生成する。冷却ファン２６が、発生器回路に冷却を提供する。
【００９９】
フィルタ軟始動整流器２２からの出力は、複数の電力増幅器３０ａ、３０ｂ、３０ｃ、３０ｄへのＤＣ電圧の付与を制御する任意的なＤＣスイッチ２８へ与えられる。４つの電力増幅器３０ａ〜３０ｄは、電力の全体を一つの増幅器で処理することを要求するよりも、むしろ４つの増幅器にわたって電力処理を分配するために、並列にて用いられる。代わりに、１つまたは多数の電力増幅器が、電力増幅器３０ａ〜３０ｄの機能を実行してもよい。駆動器回路３２が、各電力増幅器３０ａ〜３０ｄそれぞれのスイッチングを制御するために、スイッチング信号を生成する。
【０１００】
電力増幅器３０ａ〜３０ｄからの出力は、電力増幅器３０ａ〜３０ｄからのそれぞれの出力を１つの信号に組合わせる、組合絶縁変圧器３４へ入力される。組合回路３４は、電力増幅器を出力から絶縁するために、絶縁変圧器を含んでもよい。組合絶縁変圧器３４は、出力を生成する前に電力信号をフィルタするフィルタおよび電力センス回路３６へ、組合わせた信号を出力する。回路３６の電力センス部分が、制御位相変調器保護回路３８へ帰還信号を提供する。
【０１０１】
制御位相変調器回路３８は、アナログまたはデジタル電子機器を用いて実現され得る。回路３８は、ＤＣスイッチ２８、駆動器３２およびフロントパネル制御４０のそれぞれに制御信号を出力する。各電力増幅器３０ａ〜３０ｄそれぞれの中のスイッチングの位相を変えることにより、出力電力を対応して変え得る。したがって、制御位相変調器回路３８は、フィルタおよび電力センス回路３６からの入力に応じて電力増幅器の位相を変える。フロントパネル制御回路４０は、オペレータに情報を提供し、また、所望の位相および結果として生じる出力電力の変更を可能とする。
【０１０２】
図３０は、本明細書で説明した選択された電源がプラズマチャンバを制御するためのシステムに用いられ得るような制御システムを示す。制御システム５０は、たとえば集積回路を製造するのに用いられ得るようなプラズマチャンバ５２を含む。プラズマチャンバ５２は、一つまたは複数のガス入口５４と、一つまたは複数のガス出口５６とを含む。ガス入口５４および出口５６は、プラズマチャンバ５２の内部へのガスの導入と、そこからの排出とを可能とする。プラズマチャンバ５２内の温度は、プラズマチャンバ５２に与えられる熱制御信号５８を介して制御され得る。プラズマ制御器６０が、チャンバ内の真空レベルを示す真空信号６２と、電圧信号６４と、入口および出口のガスの流量比を示す信号６６とを含む、プラズマチャンバからの入力を受取る。当業者であれば認識するように、プラズマ制御器６０によって、他の入力／出力の受取り／生成もなされ得る。プラズマ制御器６０は、プラズマチャンバに与えられるべき所望の入力電力を、電圧発生器６８を介して決定する。電圧発生器６８は、プラズマ制御器６０からの入力信号を受取るマイクロプロセッサ７０または他の同様の制御器を含む。マイクロプロセッサ７０は、所望の周波数および電力定格にて電圧信号を出力する電源７２に与える制御信号を生成する。電源７２からの電圧出力は、電源７２とプラズマチャンバ５２との間のインピーダンスを整合する整合網７４へ入力される。
【０１０３】
図３１は、たとえば図３０の整合網７０について実現され得るような整合網８０用の回路を示す。整合網８０は、望ましくは、５０オームの入力インピーダンスを、負荷８２により供給される出力インピーダンスに対して整合する。整合網８０は、第１可変コンデンサ８４と、第２可変コンデンサ８６と、コイル８８とを含むパイフィルタの形態に構成される。コンデンサ８４、８６は、５０オーム入力と負荷８２との間のインピーダンスを正しく整合すべく、フィルタ網の静電容量を変え得るように、可変コンデンサとして実現される。制御器８８は、整合されたインピーダンスに応じて変わる帰還信号を受取り、コンデンサ８４、８６それぞれの静電容量を変える制御信号を生成する。当業者であれば、たとえば変圧器または固定網などの他の整合網構成を実現し得ることを認識するだろう。
【０１０４】
図３２を参照すると、図３２は、本発明の原理にしたがって配置したシングルエンド増幅器、より具体的にはＥ級増幅器を示す回路である。なお、本明細書では、類似の動作を行う部品には同様の参照符号を付している。図３２は、ＤＣ電原１１の一対の電圧線Ｖ＋およびＶ−間に、コイルＬ３と直列に配置されるスイッチであるトランジスタＳ１を示す。スイッチＳ１は、信号源である発生器１３から制御信号を受信する。スイッチＳ１は、コイルＬ３と並列共振回路を形成するコンデンサＣ６に並列に配置される。スイッチＳ１と、コイルＬ３と、コンデンサＣ６とが組合わされ、協働してシングルエンド増幅器を形成する。増幅器の出力部において、コイルＬ１およびクランピングダイオードＤ１は、協働して誘導性クランプ回路を形成する。誘導性クランプ回路は、スイッチＳ１の出力部と負荷９０との間に配置され、図１〜図３１に関連して上述したものと同様に動作する。コイルＬ１およびコンデンサＣ４は協働して、スイッチＳ１の出力部に高調波フィルタを形成し、フィルタ処理された信号を負荷９０に与える。
【０１０５】
クランピングダイオードＤ１は、負側の線Ｖ−と接続点Ｘとの間に配置される。クランピングダイオードＤ１の正極は負側の電圧線Ｖ−に接続され、クランピングダイオードＤ１の負極は接続点Ｘに接続される。図３２の回路が、定められた所定の閾値を超えて接続点Ｘを駆動しようとしたときに、ダイオードＤ１がオンされ、これによって接続点Ｘにおける電圧を所定の値、通常は２Ｖ（Ｖは線電圧）ボルトにクランプする。
【０１０６】
一構成において、コンデンサＣ６とコイルＬ１とコンデンサＣ４の値は、負荷が適切に整合するときにダイオードＤ１が導通しないように、選択される。このような値を選択すれば、不所望の高調波の発生は減少する。しかしながら、代替的な構成において、高調波の存在が許容可能であると考えられる場合は、負荷が整合していてもダイオードＤ１が導通するように、前記値を選択してもよい。
【０１０７】
図３２のダイオードＤ１は、コイルＬ１およびコンデンサＣ４の接合点と接地との間に、ある程度の寄生容量をもたらす。この容量は、過剰になると、負荷９０に対する電力供給に影響する。しかしながら、図３２の回路に若干の修正を加えれば、クランピングダイオードＤ１の寄生容量を有利に使用することが可能である。
【０１０８】
図３３を参照すると、コンデンサＣ１はダイオードＤ１に並列に配置され、コンデンサＣ４の機能はわずかに変化している。この修正によって、図３３のコンデンサＣ１は、図３２のコンデンサＣ４の機能を果たす。図３３のコンデンサＣ４は、この場合、ＤＣブロッキング容量を提供するので、相対的に大きい容量値を有するべきである。図３３の回路は、コイルＬ１とコンデンサＣ１との共振周波数が増幅器の動作周波数であり得るという付加的な利益をもたらす。この構成において、コイルＬ１およびコンデンサＣ１は協働して、スイッチＳ１の出力部に高調波フィルタを形成する。図３２に関連して説明したように、図３３のクランピングダイオードＤ１は、負側の電圧線Ｖ−と接続点Ｘとの間を相互に接続する。図３３の回路が、定められた所定の閾値以下で接続点Ｘを駆動しようとしたときに、ダイオードＤ１がオンされ、これによって接続点Ｘにおける電圧を所定の値、通常は２Ｖボルトにクランプする。
【０１０９】
図３４〜図３６は、図３３の回路の動作を説明する波形を示す。図３４は図３３の接続点Ａにおいて期待される波形を示し、図３５は図３３の接続点Ｘにおいて期待される波形を示す。見て取れるように、接続点Ａにおいて期待される波形は、半波整流された正弦波である。コイルＬ３を通るＤＣ電流が一定である場合、接続点Ａにおけるピーク電圧は、ＤＣ線電圧のπ倍（π×Ｖ）となる。好ましくは、コイルＬ１およびコンデンサＣ１の値は、負荷が整合するときにダイオード（Ｄ１）の負極（接続点Ｘ）における電圧が接地電位に近づくように選択される。接続点Ａにおける電圧波形の基本的な要素はπ×Ｖ／２であるので、コイルＬ１およびコンデンサＣ２の値の特性インピーダンスは、整合負荷インピーダンスのπ／２倍である。この関係は、図３４および図３５の波形に表されている。動作中、実質的な第２（偶数次）高調波要素は、接続点Ａに現れる波形に組込まれている。この第２高調波要素のいくらかは、接続点Ｘにおける波形に送られる。図３６は、シミュレーションによって決定された接続点Ａおよび接続点Ｘにおける電圧の波形代表例を示す。
【０１１０】
図３７は、Ｅ級増幅器によって出力された、図３６のシミュレーション波形に関して説明したような偶数次高調波に対処するための構成を示す。特に、図３７は、プッシュプル構成に配置された、図３３に示すような一対のＥ級増幅器を示す。なお、繰返しになるが、類似の部品には同様の参照符号を付しており、このような参照符号は、ＡまたはＢといった付加的な接尾符号を含んで、並列された構成の各半分に関連する部品を示すことがある。
【０１１１】
図３７は、並列に組合わされて負荷９０にＡＣ信号を供給する回路半部ＡおよびＢを有する回路を示す。各回路半部ＡおよびＢは、図３４に関連して上述したようなＥ級増幅器構成をおおむね含む。変圧器Ｔ２は、負荷９０に適用するための各回路半部ＡおよびＢからの出力を組合わせるために、コンデンサＣ４の出力部において各回路半部を連結させる。スイッチＳ１ＡおよびＳ１Ｂは、位相制御器１４から信号発生器１３Ａ、１３Ｂに向けて出力される信号に従って、１８０度の位相はずれに駆動される。コンデンサＣ４ＡおよびコンデンサＣ４Ｂの各々の出力部は、変圧器Ｔ２を介して連結される。好ましくは、変圧器Ｔ２によって、各回路半部の結合を最大とすることが可能である。このような最大の結合によって、ダイオードＤ１ＡおよびＤ１Ｂの各負極（負端子）におけるピーク電圧の制御が可能になるので、それぞれにおける電圧がＤＣ線電圧の２倍にクランプされる。
【０１１２】
好ましくは、変圧器Ｔ２によって提供される連結は、両方の回路半部、結果的には両方の増幅器に、バランス良く負荷がかかることを保証する。図３７の整合負荷９０のインピーダンスは、通常、２つの増幅器うち、一方のみに対して整合したインピーダンスの２分の１である。設計者は、通常、小さい出力インピーダンスよりも大きい出力インピーダンスを好む。図３７の回路に任意的にバランを加え、整合した負荷ピンピーダンスを４倍に増大させてもよい。
【０１１３】
図３８は、大きい出力インピーダンスを提供するために図３７を修正したものを示す。図３８を参照すると、図３８は、図３７と同様に配置し、各回路半部の出力部に配置される変圧器Ｔ３が加えられている。したがって、図３８の変圧器Ｔ２は、磁化電流と、偶数次高調波電流と、ダイオード電流とに適用される。図３８の変圧器Ｔ２は、いかなる負荷電流も受取らない。したがって、図３８の変圧器Ｔ２は、図３７の変圧器Ｔ２よりも大幅に小さくパッケージされてもよい。また、図３８の回路は、変圧器Ｔ２なしで動作可能であるが、変圧器Ｔ２は、ダイオードＤ１ＡおよびＤ１Ｂの両端のピーク電圧を最小化する。
【０１１４】
設計者は、通常、周波数または位相変調を使用してデータを送信するとき、Ｅ級増幅器構成を選択する。一方、振幅変調は、増幅器の入力が一定のままであるので、Ｅ級増幅器に一定の課題を提起する。振幅変調および出力電力制御を実施する１つの方法は、ＤＣ線電圧を変化させることである。ＤＣ線電圧を変化させることは、いかなる増幅器によっても可能であるが、本明細書において説明する誘導性クランプは、別の制御方法の実行も可能にする。
【０１１５】
本明細書において説明する誘導性クランプを組込む増幅器は、スイッチを破損することなく、実際上いかなる負荷を有していても動作可能である。したがって、並列および／または直列プッシュプル構成のこれらの増幅器を２以上組合わせることが可能である。そして、出力電力は、増幅器間の位相差を変化させることによって制御することが可能である。
【０１１６】
図３９は、並列な構成に配置された本発明の一対のＥ級増幅器を示す。図３９の構成は、特に最大電力を提供するためのものである。図３７および図３８を参照すると、最大出力電力を達成するためには、スイッチＳ１ＡおよびＳ１Ｂが１８０度の位相はずれにて動作する。図３７および図３８において出力電力を最小にするためには、スイッチＳ１ＡおよびＳ１Ｂが同相にて動作する。しかしながら、図３９の設計では、スイッチＳ１’およびＳ１’’が同相にて動作するときに出力電力は最大となり、スイッチＳ１’およびＳ１’’が１８０度の位相はずれにて動作するときに電力は最小となる。
【０１１７】
図４０は、本発明のシングルエンド増幅器を並列なプッシュプル構成で実施したものを示す。特に、増幅器の第１の対は、プッシュプル構成の第１半部を指す。増幅器は、一対の電力線間に、コイルＬ３Ａ’およびＬ３Ａ’’と直列に存在するトランジスタＳ１Ａ’およびＳ２Ａ’’を含む。各スイッチＳ１Ａ’およびＳ２Ａ’’はそれぞれ、コンデンサＣ６Ａ’およびＣ６Ａ’’に並列である。コイルＬ１Ａ’、Ｌ１Ａ’’は、各スイッチＳ１Ａ’およびＳ２Ａ’’の出力部に置かれ、第１端子においてフィルタコンデンサＣ１Ａに使用される。他方の端子Ｃ１Ａは接地される。クランピングダイオードＤ１ＡはコンデンサＣ１Ａに並列に置かれ、ブロッキングコンデンサＣ４Ａは負荷９０に直列に置かれ、この組合せがダイオードＤ１Ａに並列になっている。プッシュプル構成の第２半部も同様に構成される。プッシュプル構成の各半部は、図３７および図３８に関連して上述したように動作するトランジスタＴ２によって連結される。
【０１１８】
位相制御器１４は、各信号発生器１３Ａ’、１３Ａ’’、１３Ｂ’、１３Ｂ’’に向けて出力信号を生成する。好ましくは、位相制御器１４は、プッシュプル構成Ａ、Ｂの各半部を１８０度の位相はずれにて動作させる。各半部内において、位相制御器１４は、信号発生器１３Ａ’、１３Ａ’’、１３Ｂ’、１３Ｂ’’に送る制御信号を変更することが可能である。信号発生器１３Ａ’および１３Ａ’’が同相にて動作するとき、プッシュプル構成の回路半部Ａは最大電力を出力し、信号発生器１３Ａ’および１３Ａ’’が位相はずれにて動作するとき、回路半部Ａは電力を出力しない。制御信号発生器１３Ｂ’および１３Ｂ’’も同じように動作する。図４０の回路は、単一の反転構成の出力から偶数次高調波を除去するように動作する。
【０１１９】
図４１は、図３９の回路を修正し、負荷９０に並列させて付加的なコイルＬ４を含めたものを示す。この構成は、所望の負荷インピーダンスが電力増幅器の出力インピーダンスよりも大きいときに有用である。さらに、この構成は、偶数次高調波の除去に役立つ。図４１の構成は、誘導性フィルタＬ４が付加されているので、図３９に関連して説明したように、低速で動作する。
【０１２０】
負荷９０が無効分を含む場合、特有の問題がある。位相シフト制御を使用すると、スイッチＳ１’およびＳ１’’のどちらか一方について、負の実インピーダンスとなることがある。負の実インピーダンスは、回路がＤＣ線によって供給されたエネルギーを反射してスイッチＳ１’またはＳ２’’を経てＤＣ線に戻そうとするときに生じる。このような状態では、本体ダイオード自体の内部における逆回復状態によって、スイッチが破損する可能性がある。この問題は、ショトキ整流器などの高速本体ダイオードまたは高速ダイオードを有するＭＯＳＦＥＴであって、ＭＯＳＦＥＴにわたって低順電圧降下箇所を備えたＭＯＳＦＥＴを使用して、解決することが可能である。
【０１２１】
構成要素の具体的な値に関しては、図３３に示したＥ級振幅器において、ダイオードＤ１は、ほとんど作動せず、しかし負荷９０が適切に整合するときには導通しないことが一般に望ましい。コンデンサＣ４は、ＤＣブロッキングコンデンサであり、負荷９０のインピーダンスよりも大幅に小さいリアクタンス性インピーダンスを含むべきである。スイッチＳ１は、ＤＣ線正圧Ｖ＋の少なくとも５倍の値の破壊電圧を有する。コンデンサＣ６は、ＤＣ線正圧Ｖ＋の少なくとも３倍の値の破壊電圧を有する。コイルＬ１およびＬ２のインダクタンスは等しく、コンデンサＣ６およびＣ１の静電容量値も等しい。負荷９０に与えられる電力Ｐは、以下の式（１）で求められる。
【０１２２】
【数１】
2007519340.tif 000005
【０１２３】
（Ｖ：線１１に印加される電圧、および、Ｒ：負荷９０のインピーダンス）
Ｃ６およびＣ１の静電容量Ｃは、以下の式（２）で求められる。
【０１２４】
【数２】
2007519340.tif 000006
【０１２５】
（Ｆｏｐ：増幅器の動作周波数、および、Ｒ：負荷９０のインピーダンス）
コイルＬ１およびＬ３のインダクタンスＬは、以下の式（３）で求められる。
【０１２６】
【数３】
2007519340.tif 000007
【０１２７】
（Ｆｏｐ：Ｅ級増幅器の動作周波数、および、Ｒ：負荷９０のインピーダンス）
【０１２８】
コイルＬ１およびＬ３のインダクタンス値は等しくある必要はなく、Ｃ６およびＣ６の静電容量値は等しくある必要はない。また、コイルＬ３およびコンデンサＣ６を調節して、図３６に示したＶｄｓ電圧波形を変化させることが可能である。たとえば、ピーク電圧を減少させることが可能であり、コイルＬ１およびコンデンサＣ１の値を調節することによって、仮の図３６の波形の対称性を向上させることが可能である。しかしながら、このような調節は、ＺＶＳスイッチングに悪影響を与えることがある。
【０１２９】
図３２〜図４１についても、必要に応じて、図１〜図３１に関連して説明した回路の変形および置換えの実施が可能であることは、当業者に理解されるであろう。
【０１３０】
本発明を、現時点において好適な形態として説明したが、本発明について多数の応用例および実装例が存在することが理解されるべきである。したがって、本発明は、添付の請求の範囲に示す本発明の精神から逸脱することなく、変更や変形が可能である。
【０１３１】
本発明の記載は、本質的に例示に過ぎないので、本発明の主旨から逸脱しない変形は、本発明の特許請求の範囲内のものであるとする。このような変形は、本発明の精神および範囲から逸脱するものとはみなされない。
【図面の簡単な説明】
【０１３２】
【図１】前述の従来技術において実施されていた回路形態である。
【図２】前述の従来技術において実施されていた回路形態である。
【図３】本発明の原理に従って配置した電源回路である。
【図４】関連する発明を表しており、組合わされた出力を生成するために回路が直列に接続されている。
【図５】関連する発明であり、組合わされた電力出力を生成するために回路が並列に接続されている。
【図６】関連する発明であり、スイッチングブリッジの各半部が単一のクランピングダイオード対によって保護されている。
【図７】関連する発明であり、共振回路と単一のスイッチとが出力を提供し、単一のクランピングダイオード対が回路を保護する。
【図８】図７の回路の三段階の実装例である。
【図９】関連する発明であり、ハーフブリッジインバータと保護回路とを示す。
【図１０】特定のスイッチング素子に応じた、スイッチング素子についての選択可能な構成を示す。
【図１１】特定のスイッチング素子に応じた、スイッチング素子についての選択可能な構成を示す。
【図１２】特定のスイッチング素子に応じた、スイッチング素子についての選択可能な構成を示す。
【図１３】クランピングダイオードの一方と並列なコンデンサを有する回路である。
【図１４】各クランピングダイオードと並列なコンデンサを有する回路である。
【図１５】コンデンサおよびダイオードの直列連結にわたって分割される電圧を有する回路である。
【図１６】保護回路におけるコイルとＲＣ回路とを示す回路である。
【図１７】フィルタ網の動作を向上させるためのＭＯＳＦＥＴ回路を示す。
【図１８】素子の静電容量に対処するためのインバータのための、代替的な入力回路のための回路である。
【図１９】複数のＦＥＴを用いて実現された、素子の静電容量に対処するためのインバータ回路を示す。
【図２０】図１８の入力回路の改良例である。
【０１３３】
【図２１】付加的なＬＣ直列回路を有するインバータである。
【図２２】クランピング電圧を変えるための電源回路を示す。
【図２３】図２２のインバータと共に用いるための、選択可能な定電圧だめの配置を示す。
【図２４】図２２のインバータと共に用いるための、選択可能な定電圧だめの配置を示す。
【図２５】図２２のインバータと共に用いるための、選択可能な定電圧だめの配置を示す。
【図２６】図２２のインバータと共に用いるための、選択可能な定電圧だめの配置を示す。
【図２７−１】図２７ａ〜図２７ｇは、保護回路を組込んだ例示的なハーフブリッジインバータから得た波形を示す。
【図２７−２】図２７ｈ〜図２７ｍは、保護回路を組込んだ例示的なハーフブリッジインバータから得た波形を示す。
【図２８】図２８ａ〜図２８ｆは、保護回路を組込んでいない例示的なハーフブリッジインバータから得た、比較用の波形を示す。
【図２９】電源のための制御回路のブロック図である。
【図３０】保護回路を用いたプラズマシステムについてのブロック図である。
【図３１】図３０の制御回路のための整合用網である。
【図３２】本発明の原理に従って配置したシングルエンド増幅器を示す回路である。
【図３３】本発明の原理に従って配置したシングルエンド増幅器の第２構成を示す回路である。
【図３４】図３３の回路の動作を説明する波形である。
【図３５】図３３の回路の動作を説明する波形である。
【図３６】図３３の回路の動作を説明する波形である。
【図３７】プッシュプル構成に配置した一対のシングルエンド増幅器を示す回路である。
【図３８】プッシュプル構成に配置され、負荷のバランスを取るための付加的な回路を含む一対のシングルエンド増幅器を示す回路である。
【図３９】並列に配置した一対のシングルエンド増幅器を示す回路である。
【０１３４】
【図４０】並列なプッシュプル構成に配置したシングルエンド増幅器を示す回路である。
【図４１】並列に配置され、出力部において付加的なフィルタを有する一対のシングルエンド増幅器を示す回路である。
【図１】
2007519340.tif 000008
【図２】
2007519340.tif 000009
【図３】
2007519340.tif 000010
【図４】
2007519340.tif 000011
【図５】
2007519340.tif 000012
【図６】
2007519340.tif 000013
【図７】
2007519340.tif 000014
【図８】
2007519340.tif 000015
【図９】
2007519340.tif 000016
【図１０】
2007519340.tif 000017
【図１１】
2007519340.tif 000018
【図１２】
2007519340.tif 000019
【図１３】
2007519340.tif 000020
【図１４】
2007519340.tif 000021
【図１５】
2007519340.tif 000022
【図１６】
2007519340.tif 000023
【図１７】
2007519340.tif 000024
【図１８】
2007519340.tif 000025
【図１９】
2007519340.tif 000026
【図２０】
2007519340.tif 000027
【図２１】
2007519340.tif 000028
【図２２】
2007519340.tif 000029
【図２３】
2007519340.tif 000030
【図２４】
2007519340.tif 000031
【図２５】
2007519340.tif 000032
【図２６】
2007519340.tif 000033
【図２７−１】
2007519340.tif 000034
【図２７−２】
2007519340.tif 000035
【図２８】
2007519340.tif 000036
【図２９】
2007519340.tif 000037
【図３０】
2007519340.tif 000038
【図３１】
2007519340.tif 000039
【図３２】
2007519340.tif 000040
【図３３】
2007519340.tif 000041
【図３４】
2007519340.tif 000042
【図３５】
2007519340.tif 000043
【図３６】
2007519340.tif 000044
【図３７】
2007519340.tif 000045
【図３８】
2007519340.tif 000046
【図３９】
2007519340.tif 000047
【図４０】
2007519340.tif 000048
【図４１】
2007519340.tif 000049
【国際調査報告】
2007519340.tif 000050