(57)【要約】  同一差動チャネル上で差動および同相モード信号を伝達する通信システムが記載される。雑音耐性のある通信方式は、差動受信機により容易に検出される小振幅の同相モード信号を使用し、このようにして非常に高い差動データ転送速度を可能にする。いくつかの実施態様は同相モード信号を採用して、差動送信機の特性を調整するための逆方向チャネル信号を送信する。順方向チャネル送信機の調整が非常に悪くて受信された差動データが認識不可能の場合でも、逆方向チャネル制御信号は効果的に伝達される。上述の実施態様に基づくシステムは、ピンまたは通信チャネルを追加することなくこれら利点が得られ、ＡＣ結合およびＤＣ結合の通信チャネルと互換性がある。データ符号方式とそれに対応するデータ回復回路は、複雑な高速ＣＤＲ回路に対する必要性を無くす。
2007515140.tif 000002
【特許請求の範囲】
【請求項１】
ａ）差動信号を送信する第１と第２の差動出力端子を有する差動送信機と、
ｂ）ｉ．抽出回路入力端子と抽出回路出力端子とを有する同相モード抽出回路であって、前記抽出回路入力端子は前記第１の差動出力端子に結合され、前記抽出回路は前記第１と第２の差動出力端子の少なくとも１つから同相モード信号を抽出する、同相モード抽出回路と、
ｉｉ．前記抽出回路出力端子に結合された基準回路入力端子と、基準回路出力端子とを有する基準回路であって、前記同相モード信号から同相モード基準信号を導出し、前記同相モード基準信号を前記基準回路出力端子に提供する基準回路と、を有する同相モード受信機と、
を含む集積回路。
【請求項２】
前記抽出回路は第２の信号線に結合された第２の抽出回路入力端子を含む、請求項１に記載の集積回路。
【請求項３】
前記抽出回路は前記第１と第２の信号線間にわたる電圧分割器を含む、請求項２に記載の集積回路。
【請求項４】
前記抽出回路はコーナー周波数を有するフィルタを含む、請求項１に記載の集積回路。
【請求項５】
前記フィルタは低域フィルタである、請求項４に記載の集積回路。
【請求項６】
前記基準回路は、最初に言及したコーナー周波数より低い第２のコーナー周波数を有する第２のフィルタを含む、請求項４に記載の集積回路。
【請求項７】
前記第２のフィルタは低域フィルタである、請求項４に記載の集積回路。
【請求項８】
前記同相モード受信機は、前記抽出回路の出力端子に結合された第１の比較器入力端子と、前記基準回路出力端子に結合された第２の比較器入力端子とを有する比較器をさらに含む、請求項１に記載の集積回路。
【請求項９】
前記同相モード信号は第１の期間を有する第１のデータパターンを使用することにより第１の論理文字を表し、第２の期間を有する第２のデータパターンを使用することにより第２の論理文字を表す、請求項１に記載の集積回路。
【請求項１０】
前記同相モード受信機は前記差動送信機へ送信機制御信号を発行する、請求項１に記載の集積回路。
【請求項１１】
前記同相モード受信機は、前記同相モード信号と受信クロックとを受信するとともに前記受信クロックにより前記同相モード信号をサンプリングしサンプリングされた同相モードデータを生成するスライサーを含む、請求項１０に記載の集積回路。
【請求項１２】
前記差動送信機は、各送信機が第１と第２の差動出力端子を有する複数の送信機の１つである、請求項１に記載の集積回路。
【請求項１３】
前記同相モード受信機は、前記複数の送信機のそれぞれの前記差動出力端子に結合される、請求項１２に記載の集積回路。
【請求項１４】
ａ）差動信号を送信する第１と第２の差動出力端子を有する差動送信機と、
ｂ）ｉ．前記第１の差動出力端子に結合されるとともに第１の同相モード信号成分を受信する第１の同相モード入力端子と、
ｉｉ．前記第２の差動出力端子に結合されるとともに第２の同相モード信号成分を受信する第２の同相モード入力端子と、
ｉｉｉ．前記第１の同相モード入力端子に結合された第１のインタープリタ入力端子と、前記第２の同相モード入力端子に結合された第２のインタープリタ入力端子と、インタープリタ出力ポートとを有するデータインタープリタと、を含む同相モード信号復号器であって、
ｉｖ．前記第１と第２の同相モード信号成分が合わせて、論理「１」を表す５０％〜１００％の確率を意味するデータ文字を表す場合、前記データインタープリタは、前記インタープリタ出力ポートに「推定論理−１」のデータ解釈を発行する、同相モード信号復号器と、
を含む集積回路。
【請求項１５】
前記データインタープリタは前記確率を表す確率データを生成する、請求項１４に記載の集積回路。
【請求項１６】
前記データインタープリタは、前記同相モード信号成分とサンプルクロック信号とを受信するオーバーサンプリング回路を含む、請求項１４に記載の集積回路。
【請求項１７】
前記インタープリタ出力ポートに結合された状態マシン入力ポートを有する状態マシンをさらに含み、前記状態マシンは、前記「推定−論理−１」データ解釈と「推定−論理−０」データ解釈の内、少なくとも１つを含む一連のデータ解釈に応答して同相モードデータを発行する、請求項１４に記載の集積回路。
【請求項１８】
前記第１と第２の同相モード信号成分は第１の期間を有する第１のデータパターンを使用することにより第１の論理文字を表し、第２の期間を有する第２のデータパターンを使用することにより第２の論理文字を表す、請求項１４に記載の集積回路。
【請求項１９】
前記第１と第２のデータパターンは約５０％のデューティサイクルを有する、請求項１８に記載の集積回路。
【請求項２０】
前記同相モード受信機は、前記同相モード復号器に結合されるとともに前記第１と第２の同相モード信号成分から導出した同相モード信号を受信する逆方向チャネル受信機を含む、請求項１４に記載の集積回路。
【請求項２１】
前記差動送信機は、各送信機が第１と第２の差動出力端子を有する複数の送信機の１つである、請求項１４に記載の集積回路。
【請求項２２】
前記同相モード受信機は、前記複数の送信機のそれぞれの前記差動出力端子に結合される、請求項２１に記載の集積回路。
【請求項２３】
第１と第２の差動導体を介して差動送信機から差動受信機に送信される差動信号を制御する方法であって、
ａ）前記差動受信機において送信機制御信号を生成する工程と、
ｂ）前記送信機制御信号を第１と第２の同相モード信号成分へ変換する工程であって、各信号成分は前記送信機制御信号を文字系列として表し、各文字は論理値を表すとともにおよそ５０％のデューティサイクルを有する、工程と、
ｃ）前記第１の同相モード信号成分を前記第１の導体に、そして前記第２の同相モード信号成分を前記第２の導体に挿入し、それによって前記第１と第２の同相モード信号成分を前記差動送信機に伝達する工程と、
ｄ）前記送信機において前記第１と第２の同相モード信号成分を組み合わせて前記送信機制御信号を表す同相モード信号を生成する工程と、
ｅ）基準信号を得るために前記同相モード信号をフィルタリングする工程と、
ｆ）回復同相モード信号を得るために前記基準信号と前記同相モード信号とを比較する工程と、
ｇ）前記回復同相モード信号に応答して前記差動信号の特性を変更する工程と、
を含む方法。
【請求項２４】
前記同相モード信号をフィルタリングする工程は、低域フィルタを介して前記同相モード信号を通過させることを含む、請求項２３に記載の方法。
【請求項２５】
前記同相モード信号をフィルタリングする工程は、前記同相モード信号をオーバーサンプリングすることを含む、請求項２３に記載の方法。
【請求項２６】
前記同相モード信号をフィルタリングする工程は、前記オーバーサンプリングされた同相モード信号を積分することをさらに含む、請求項２５に記載の方法。
【請求項２７】
前記同相モード信号をフィルタリングする工程は、前記同相モード信号から第２の文字系列を回復することと、前記第２の文字系列の１つに対して、前記第２の文字系列の前記１つが論理「１」または論理「０」を表す確率を計算することとをさらに含む、請求項２３に記載の方法。
【請求項２８】
ａ）第１と第２の同相モード信号成分それぞれを伝達する第１と第２の符号器出力ノードを有する同相モード信号符号器と、
ｂ）前記第１の符号器出力ノードに結合され、前記第１の同相モード信号成分を伝導する第１の信号線と、
ｃ）前記第２の符号器出力ノードに結合され、前記第２の同相モード信号成分を伝導する第２の信号線と、
ｄ）ｉ．前記第１の信号線に結合され、前記第１の同相モード信号成分を受信する抽出回路入力ノードと、前記第１と第２の同相モード信号成分の少なくとも１つから抽出された同相モード信号を提供する抽出回路出力ノードとを有する抽出回路と、
ｉｉ．前記抽出回路出力ノードに結合されたフィルタ入力ノードとフィルタ出力ノードとを有するフィルタと、
ｉｉｉ．前記抽出回路ノードに結合された、第１のサンプリング回路入力端子と、前記フィルタ出力ノードに結合された第２のサンプリング回路入力端子とを有するデータサンプリング回路と、を有する同相モード信号復号器と、
を含むシステム。
【請求項２９】
前記抽出回路は、前記第２の信号線に接続されるとともに前記第２の同相モード信号の半分を受信する第２の抽出回路入力ノードをさらに有する、請求項２８に記載のシステム。
【請求項３０】
前記第１と第２の同相モード信号成分はＤＣバランスのとれた信号である、請求項２８に記載のシステム。
【請求項３１】
前記第１と第２の信号線は、前記第１と第２のそれぞれの入力ノードに容量結合されている、請求項２８に記載のシステム。
【請求項３２】
前記第１と第２の入力ノードにそれぞれ接続された第１と第２の差動出力ノードを有する差動送信機をさらに含む、請求項２８のシステム。
【請求項３３】
ａ）差動信号を送信する第１と第２の差動出力端子を有する差動送信機と、
ｂ）ｉ．前記第１の差動出力端子に結合された第１の信号線と、
ｉｉ．前記第２の差動出力端子に結合された第２の信号線と、を有する差動通信チャネルと、
ｃ）前記第１の信号線に結合された第１の差動入力端子と前記第２の信号線に結合された第２の差動入力端子とを有する差動受信機であって、前記差動通信チャネルを介して前記差動送信機から前記差動信号を受信する差動受信機と、
ｄ）前記第１の信号線に結合された第１の同相モード出力端子と前記第２の信号線に結合された第２の同相モード出力端子とを有する同相モード送信機であって、前記第１の信号線に第１の同相モード信号成分を、そして前記第２の信号線に第２の同相モード信号成分を送信する送信機と、
ｅ）ｉ．前記第１の信号線に結合されるとともに、前記第１の同相モード信号成分を受信する第１の同相モード入力端子と、
ｉｉ．前記第２の信号線に結合されるとともに、前記第２の同相モード信号成分を受信する第２の同相モード入力端子と、
ｉｉｉ．同相モード信号を生成するために前記差動信号を除去する手段と、
ｉｖ．前記同相モード信号から同相モード基準を導出する手段と、を含む同相モード受信機と、
を含む通信システム。
【請求項３４】
同相モード基準を導出するための前記手段は低域フィルタを含む、請求項３３に記載の通信システム。
【請求項３５】
同相モード基準を導出するための前記手段は積分器を含む、請求項３３に記載の通信システム。
【請求項３６】
ａ）定期的にＮ個のデータサンプルのウィンドウを出力するように適合された第１のウィンドウ回路と、
ｂ）前記データサンプルの内のＮ個のウィンドウのそれぞれと第１のパターンとを比較し、前記第１のパターンと一致する前記Ｎ個のデータサンプルの前記ウィンドウのそれぞれに対するデータ文字を出力するように適合された第１の相関回路と、
ｃ）前記第１の相関回路から前記データ文字を受信し、前記データ文字の内のＭ個のウィンドウを定期的に出力するように適合された第２のウィンドウ回路と、
ｄ）前記データ文字の内のＭ個のウィンドウのそれぞれと第２のパターンとを比較し、前記第２のパターンと一致するデータ文字の内のＭ個のウィンドウのそれぞれに対するデータ符号を出力するように適合された第２の相関回路と、
を含む受信機。
【請求項３７】
前記データサンプルを生成するために入力データストリームをオーバーサンプリングするように適合されたスライサーをさらに含む、請求項３６に記載の受信機。
【請求項３８】
前記第１の相関回路はデータ相関器を含み、そして前記データ相関器は、Ｎ個のデータサンプルのセットと第１のパターンとを定期的に比較して第１の相関結果系列を生成する、請求項３６に記載の受信機。
【請求項３９】
前記第１の相関回路は第２のデータ相関器を含み、前記第２のデータ相関器は、データサンプルのセットと第２のパターンとを定期的に比較して第２の相関結果系列を生成する、請求項３８に記載の受信機。
【請求項４０】
前記第１の相関回路は第３のデータ相関器を含み、前記第３のデータ相関器は、データサンプルのセットと第３のパターンとを定期的に比較して第３の相関結果系列を生成する、請求項３９に記載の受信機。
【請求項４１】
前記第１のパターンは論理「１」のデータパターンであり、前記第２のパターンは論理「０」のデータパターンである、請求項４０に記載の受信機。
【請求項４２】
前記第１の相関回路は、前記第１の相関結果系列を受信する文字インタープリタを含み、前記文字インタープリタは前記データ文字を生成する、請求項３６に記載の受信機。
【請求項４３】
前記第１と第２のウィンドウ回路の少なくとも１つはＦＩＦＯバッファである、請求項３６に記載の受信機。
【請求項４４】
前記第１のウィンドウ回路は第１の周波数の第１のクロックを受信し、前記第２のウィンドウ回路は第１のクロック周波数より低い第２の周波数の第２のクロックを受信する、請求項３６に記載の受信機。
【請求項４５】
データストリームとして符号化されたデータを回復する方法であって、
ａ）データサンプル系列を生成するために前記データストリームをオーバーサンプリングする工程と、
ｂ）定期的に、前記データサンプル系列のサブセットと文字値を示す文字パターンとの相関をとる工程と、
ｃ）データ文字系列を生成するために、前記文字パターンと相関のある前記データサンプル系列の各サブセットに対する文字を生成する工程と、
ｄ）定期的に、前記データ文字系列のサブセットと符号値を示す符号パターンとの相関をとる工程と、
ｅ）データ符号系列を生成するために、前記符号パターンと相関のある前記データ文字系列の各サブセットに対する符号を生成する工程と、
を含む方法。
【請求項４６】
前記データサンプル系列の前記サブセットはオーバーラップする、請求項４５に記載の方法。
【請求項４７】
前記データサンプル系列の前記各サブセットはＮ個のデータサンプルを含み、前記データサンプル系列の第１系列は０からＮ−１のデータサンプルを含み、前記データサンプル系列の第２系列は１からＮのデータサンプルを含む、請求項４６に記載の方法。
【請求項４８】
前記データサンプル系列のサブセットと、第２の文字値を示す第２の文字パターンとの相関をとる工程をさらに含む、請求項４５に記載の方法。
【請求項４９】
前記第１の文字値と前記第２の文字値のいずれかは論理「１」を表す、請求項４８に記載の方法。
【請求項５０】
前記データサンプル系列のサブセットと、第３の文字値を示す第３の文字パターンとの相関をとる工程をさらに含む、請求項４５に記載の方法。
【請求項５１】
前記第３の文字値は「ヌル」値を表す、請求項５０に記載の方法。
【請求項５２】
前記データ文字系列のサブセットと第２の符号値を示す第２の符号パターンとの相関をとる工程をさらに含む、請求項４５に記載の方法。
【請求項５３】
前記第１の符号値と前記第２の符号値のいずれかは論理「１」を表す、請求項５２に記載の方法。
【請求項５４】
前記データサンプル系列の前記サブセットはＮ個のデータサンプルを含み、前記データ文字系列の前記サブセットはＭ個のデータ文字を含み、ここでＭはＮより小さい、請求項４５に記載の方法。
【請求項５５】
データストリームとして符号化されたデータを回復するための受信機であって、
ａ）データサンプル系列を生成するために前記データストリームをサンプリングするオーバーサンプリング手段と、
ｂ）定期的に、前記データサンプル系列のサブセットと文字値を示す文字パターンとの相関をとるための手段と、
ｃ）データ文字系列を生成するために、前記文字パターンと相関のある前記データサンプル系列の各サブセットに対する文字を生成する手段と、
ｄ）定期的に、前記データ文字系列のサブセットと符号値を示す符号パターンとの相関をとる手段と、
ｅ）データ符号系列を生成するために、前記符号パターンと相関のある前記データ文字系列の各サブセットに対する符号を生成する手段と、
を含む受信機。
【請求項５６】
ａ）送信クロック周波数の送信クロック信号を受信する送信機クロック端子と、信号を送信する送信機出力端子とを有する送信機であって、前記信号は、複数の送信データビットのそれぞれに対し複数の立ち上がり信号遷移と複数の立ち下がり信号遷移とを含む送信機と、
ｂ）ｉ．前記送信クロック信号に対し非同期な受信クロック信号を受信するとともに前記送信クロック周波数より大きな受信クロック周波数を有する受信機クロック端子と、
ｉｉ．前記送信機出力端子に接続されるデータ回復回路であって、オーバーサンプルされたデータ信号を提供するために前記受信クロック信号を使用することにより前記信号をオーバーサンプリングするデータ回復回路と、
ｉｉｉ．前記オーバーサンプルデータ信号と少なくとも１つのデータパターンとの相関をとるデータ相関器であって、前記データビットの少なくとも１つの起こりうる受信に応答して確率信号を発行するデータ相関器と、を含む受信機と、
を含む通信システム。
【請求項５７】
前記送信機は同相モード信号としての信号を送信する、請求項５６に記載の通信システム。
【請求項５８】
前記オーバーサンプルされたデータ信号は、前記同相モード信号が受信されたバージョンである、請求項５６に記載の通信システム。
【請求項５９】
前記データ相関器は、前記データビットの第２のデータビットの起こりうる第２の受信に応答して第２の確率信号を発行する、請求項５６に記載の通信システム。
【請求項６０】
前記受信クロック信号は前記送信クロック信号に対しメオソクロナスである、請求項５６に記載の通信システム。
【請求項６１】
前記信号はＤＣバランスがとれている、請求項５６に記載の通信システム。
【請求項６２】
前記信号は少なくとも３つの信号レベルを使用することにより前記データビットを表す、請求項５６に記載の通信システム。
【発明の詳細な説明】
【背景技術】
【０００１】
背景
ディジタルビデオ、高速通信、そして絶間無く増加する処理速度に対する消費者の要求により、製造業者はさらに高速なデータ伝送方式を採用するよう迫られている。通常、伝達されるデータはディジタルであるが、設計者は、特にシステム内で映像を動かすために、小振幅差動信号を採用するアナログ通信方式を好む。伝送媒体、すなわち「チャネル」は銅線ペアであってよいが、より典型的には集積回路間に広がる回路基板トレースペアである。差動信号の使用により同相モード雑音除去が可能となり、これにより極めて優れた速度と同相モード雑音耐量を有するデータ伝送が可能となる。
【０００２】
通信工業会（ＴＩＡ：Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ  Ｉｎｄｕｓｔｒｙ  Ａｓｓｏｃｉａｔｉｏｎ）は、２進信号を交換するために使用できる小振幅差動信号（ＬＶＤＳ）インターフェース回路の電気的特性の仕様を定めた規格を発行した。ＬＶＤＳは、高速低電力データ通信を提供するために小振幅差動信号を採用する。このＬＶＤＳ規格の詳細な説明に関しては、参照により本明細書に援用する「小振幅差動信号（ＬＶＤＳ）インターフェース回路の電気的特性：Ｅｌｅｃｔｒｉｃａｌ  Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ  ｏｆ  Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ  （ＬＶＤＳ）  Ｉｎｔｅｒｆａｃｅ  Ｃｉｒｃｕｉｔｓ」、ＴＩＡ／ＥＩＡ−６４４（１９９６年３月）を参照されたい。
【０００３】
符号歪みは、あらゆる通信システムの感度と帯域幅を制限する。一般に「符号間干渉」（ＩＳＩ）と呼ばれる歪みの形態は、非平衡終端および差動通信方式において問題となり、個々のパルスまたは「符号」における時間的拡散とその結果としてのオーバーラップにおいて明白となる。激しいＩＳＩは、受信機が符号を識別するのを妨害し、最終的には受信信号の完全性を破壊する。さらに複雑なのは、高速信号の特性は多分に送信先に依存する。すなわち、受信信号は、通信チャネルと受信機の特性に依存して変容すると思われる。極端な場合、送信機は、特定の通信チャネルと受信機に対し、その調整範囲をはるかに越えるので受信データは全く理解できないものとなることがある。従って、データ送信機は最適性能を達成し維持するように調整されなければならない。
【０００４】
高速通信システムの受信機は、入力信号の様々な特性を監視し、それに応じて関連する送信機を調整する制御回路を含むことがある。送信機に対するこのような調整は、チャネル特性変動と工程変動を解決するために一回行われることもあり、あるいはさらに供給電圧と温度のような時間変動パラメーターを解決するために連続的または定期的に実行されることもある。このような調整を行うために、受信機は当該送信機にまで戻って通信を行う必要がある。この処理は、「逆方向チャネル」通信と呼ばれることがある。
【０００５】
逆方向チャネル通信を提供することは、特に監視され調整される高速通信チャネルが一方向性であるシステムにおいては高価になることがある。逆方向チャネル通信は、データの流れとは反対の方向に発生するので、通信回路間に１つまたは複数の追加の信号パスと関連ピンを必要とするかもしれない。ピンと信号パスを追加することは高価で望ましくない。代替案においては、双方向通信により逆方向チャネル信号を支援することができるが、この選択肢は順方向の通信帯域幅を減少させる可能性がある。
【０００６】
「ＶＬＳＩシステムにおけるファントムモード信号：Ｐｈａｎｔｏｍ  Ｍｏｄｅ  Ｓｉｇｎａｌｉｎｇ  ｉｎ  ＶＬＳＩ  Ｓｙｓｔｅｍｓ」において、Ｔｈａｄｄｅｕｓ  Ｇａｂａｒａは、高速差動信号と同一チャネル上であるが逆方向に同相信号を注入することにより高速差動チャネルの逆方向チャネル通信を容易にする回路について述べている。これらの回路は、同相信号を除去するために最新の差動受信機の能力を利用するが、実際上、高速差動通信チャネルに同相信号を注入することは、差動受信機の観点からは同相モード雑音を注入することと変わらない。従って、同相モード信号技術に依存する逆方向チャネル通信方式は、順方向チャネル通信速度をあいにく制限することとなるであろう。従って、差動信号の帯域幅を過度に制限することなく高速差動チャネル上での逆方向チャネル通信を容易にするプロトコルと回路を必要とする。
【発明の開示】
【課題を解決するための手段】
【０００７】
概要
本発明は、差動信号の帯域幅を過度に制限することなく高速差動チャネル上での逆方向チャネル通信を容易にするプロトコルと回路の必要性に対処する。本明細書で説明される様々な実施態様に基づくシステムは、差動通信チャネル上の順方向の高速差動信号を伝達するとともに、同一チャネル上の逆方向の比較的低速の逆方向チャネル制御信号を発行する。
【０００８】
順方向チャネルの差動受信機の観点からは、同相モード逆方向チャネル信号は単なる雑音であり、雑音は通常、速度性能を制限する。従って、同相モード逆方向チャネル信号は、同相モード逆方向チャネル信号の順方向通信速度への影響を最小にするように、いくつかの実施態様に基づいてフォーマット化される。この同相モード信号のフォーマット化には、順方向チャネルと比較して著しく低い信号振幅、周波数、およびスルーレートを採用する。
【０００９】
順方向チャネルへ最小限に影響を与える同相信号は、順方向チャネル速度性能を最大にするために同相モード信号の完全性を犠牲にする。従って、様々な実施態様に基づく同相モード受信機は、雑音耐性のあるデータ回復方式を採用して逆方向チャネル信号における信号品質の劣化を補償する。比較的弱い同相信号を回復するこれら実施態様における利点を活用するために、様々な同相モード通信プロトコルとそれに対応する同相モード受信機が採用される。
【００１０】
いくつかの実施態様では、対応するタイミングと基準信号無しに同相信号を伝達する。従って、それらの実施態様の受信機は、受信された同相信号からタイミングと基準情報を抽出するための回路を含む。従来のクロックおよびデータ回復（ＣＤＲ）回路の多くは、この目的のために利用可能であるが、比較的複雑である。従って、いくつかの実施態様に基づく受信機は、複雑な高速ＣＤＲ回路の必要性を無くすデータ符号方式とそれに対応するデータ回復回路を活用し、最終的に面積と電力を節約する。
【００１１】
上記概要は本発明を限定するものではなく、むしろ本発明は認可された特許請求の範囲により定義される。
【発明を実施するための最良の形態】
【００１２】
詳細な説明
図１には、一実施態様に基づく通信システム１００を示す。従来システムにおけるように、システム１００は、対応する差動受信機１０７へ差動通信チャネル１０９を介し接続された差動送信機１０５を含む。システム１００は、逆方向チャネル通信回路と、逆方向チャネル信号をクロック信号ＴＣＫのタイミングで同相モード受信機１２９へチャネル１０９を介し伝達する同相モード送信機１２７とをさらに含む。送信機１０５と受信機１０７の間の高速差動リンクは、「順方向チャネル」と呼ばれ、一方、送信機１２７と受信機１２９の間の比較的遅い同相モードリンクは「逆方向チャネル」と呼ばれる。
【００１３】
差動送信機１０５の様々なパラメーターは最適性能を達成し維持するように調整されなければならない。このような調整は、例えば、チップ上の終端抵抗、駆動電流、信号振幅、等化（送信機での）、および位相オフセットに影響を与えることができる。さらに、複数の通信モードを支援するシステムに対して、受信機は、受信機により支援されるモードで送信するよう送信機に命じることができる。差動受信機１０７は、この目的を達成するために受信差動信号の様々な属性を監視し、この監視結果に基づき送信機１０５を調整するための送信機制御信号ＴＸＣを作成する。同相モード送信機１２７は、送信機制御信号ＴＸＣを、チャネル１０９に注入された１対の同相モード信号成分として同相モード受信機１２９へ伝達する。（本明細書における他の表示では、ＴＸＣは信号とそれに対応するノードの両方を指す。所与の英数字の表示が信号またはノードを指すかどうかは文脈から明らかとなる。）受信機１２９は、受信された同相モード信号を、受信機１０７からの元の送信機制御信号ＴＸＣへ変換し、それに従って差動送信機１０５を調整する。こうしてシステム１００は、順方向通信速度を最適化する送信機設定条件を実現し維持することができる。
【００１４】
図２Ａ、２Ｂは、図１の同様な標示のノードに対応する波形を示し、そして通信システム１００の動作を説明するために図１と関連して用いる。各縦軸は、図示した各信号に対する電圧範囲を表し、各水平軸は時間を表す。これらの波形は実寸比となっていなく、通常、差動順方向チャネル信号は同相モード逆方向チャネル信号より高い周波数で大きい振幅の信号である。
【００１５】
図２Ａの一番上の信号ペアは第１と第２の差動信号成分ＤＰとＤＭを表し、チャネル１０９のそれぞれの信号線ＴＸＰとＴＸＭを介して送信機１０５から受信機１０７に伝達される。図２Ａの第２番目の信号ペアは第１と第２の同相モード信号成分ＣＰとＣＭを示し、これらはチャネル１０９の対応する信号線を介して同相モード送信機１２７から同相モード受信機１２９に伝達される。上記信号成分の両ペアは、通信チャネル１０９上で同時に伝達することができる（通信チャネル１０９を介して伝達される差動および同相モード信号成分の合成を表す第１と第２のコンポジット信号成分ＴＸＰとＴＸＭとして、図２Ａに図示した状況）。同相モード信号成分ＣＰとＣＭは、図示したＡＣ結合の実施態様ではバランスがとれており、そして信号成分ＣＰとＣＭを使用することにより伝達される文字は、結合コンデンサ１１１を通過するに十分高い周波数で表される。
【００１６】
差動受信機１０７の観点からは、同相モード逆方向チャネル信号は雑音であり、通常、雑音は速度性能を制限する。従って、図示した同相モード送信機１２７および受信機１２９は、実施態様に基づいて同相モード逆方向チャネル信号の順方向通信速度への影響を最小限にするように設計される。例示的目的のため、受信機１０７はコンポジット信号ＴＸＰ、ＴＸＭの同相モードを完全に除去し、図２Ｂに図示される送信データＴＸＤを抽出するものと仮定する。逆方向チャネル信号の順方向チャネル性能への影響を制限する、様々な実施態様により採用された手段について以下に詳述する。
【００１７】
図示した実施態様における送信機および受信機は１組のコンデンサを使用することによりＡＣ結合される。すなわち、チャネル１０９は第１と第２の信号線ＴＸＰおよびＴＸＭを含み、その各々は、２つのコンデンサ１１１のいずれかを介して送信機１０５のそれぞれの差動出力端子と受信機１０７のそれぞれの差動入力回路端子に結合される。結合コンデンサは、コンデンサ１１１の代わりに、またはそれに加えて順方向チャネルの送信側に含んでもよい。送信機と受信機は他の実施態様ではＤＣ結合され、この場合、コンデンサ１１１は省略される。
【００１８】
差動送信機１０５は、慣習的に、出力増幅器１２１の入力端子に差動的に結合された順方向チャネル送信回路１１９を含む。受信機１０７は、慣習的に、チャネル１０９上の差動信号を、順方向チャネル受信機１２５へ伝送されるディジタルデータ信号ＴＸＤに変換する差動受信増幅器１２３を含む。受信機１２５は、受信データを所定の送付先（図示せず）へ伝達し、さらに受信された順方向チャネル信号を最適化する必要性に応じて送信機１０５を制御するための送信制御信号ＴＸＣを作成する。
【００１９】
同相モード送信機１２７は、送信制御信号ＴＸＣを適切な符号フォーマットに符号化するとともにフォーマット化された結果の制御信号を同一の同相モード信号成分ペアＣＭとＣＰとして伝達する逆方向チャネル送信回路１３１を含む。入力信号を再現するだけの回路は当業者には明らかであるので、送信機１３１の詳細な説明は簡略化のために省略する。整合したバッファ１３３は、通信チャネル１０９の第１と第２のそれぞれの信号線ＴＸＭとＴＸＰに信号成分ＣＭとＣＰを伝達する。第１と第２の同相モード入力端子を介して導体ＴＸＭ、ＴＸＰに結合された受信機１２９は、信号成分ＣＭとＣＰを抽出して送信制御信号ＴＸＣを回復する。
【００２０】
受信増幅器１２３を含む差動増幅器は、ひとつには同相モード信号を除去する能力により特徴づけられる。この能力の測定は、「同相モード除去比」またはＣＭＲＲと一般的に呼ばれる。より具体的には、所与の増幅器のＣＭＲＲは、増幅器入力における同相モード干渉電圧と出力における対応する干渉電圧との比である。本明細書で説明されるタイプの典型的な高速差動増幅器は、例えば１００：１から１００：５の範囲のＣＭＲＲを誇る。これらの比は印象的ではあるが、完全な同相モード除去より小さいいかなる比も、同相モード雑音の受信差動信号への干渉を許し、最終的には速度性能を制限する。
【００２１】
バッファ１３３は一般的なバッファ構成のものであるが、信号成分ＣＭとＣＰが差動受信増幅器１２３により容易に除去されるようにその寸法調整が行われる。第１に、バッファ１３３は、所与の製造プロセスに対し実用的にほぼ同一の信号成分を生成するように厳密に整合がとられる。受信増幅器１２３は２つの信号成分間のいかなる差分も増幅するので、この整合は好ましくない同相−差動信号変換を防ぐことにおいて重要である。第２に、チャネル１０９に注入される信号成分の振幅は、２つの信号成分間のすべての差異の絶対値を最小化するように制限される。送信機１０５が約１Ｖ（例えば、相補的な２つの０．５Ｖ信号）の大きさの差動信号を送信する実施態様では、各同相モード信号成分は、約５０ミリボルトの振幅、すなわち差動信号の大きさの約１０％を有する。第３に、増幅器１３３は増幅器１２１に比較し非常に低いスルーレートを提供し、そして同相モード信号成分ＣＭとＣＰは順方向チャネルのデータよりはるかに低い周波数で送信され、これら両者は同相モード信号除去を容易にする。例えば、一実施態様では、その同相モード信号成分のスルーレートは十分に遅いので、その上昇または下降時間は高速順方向チャネルにおいて複数の符号にわたって広がる。バッファ１３３を小さくかつ遅くすることは、バッファ１３３により与えられる容量性負荷を最小にすることと、最終的にバッファ１３３の信号の完全性と、従って順方向差動信号のデータ転送速度への影響を最小にすることとの付加的な利点が有る。
【００２２】
幸運にも、逆方向チャネル通信は、通常、順方向チャネル通信よりはるかに低い帯域幅を必要とし、従って比較的低い周波数、スルーレート、および電圧で実現することができる。いくつかの実施態様は、順方向チャネル速度性能を最大にするために同相モード信号の完全性を犠牲にする。比較的弱い同相信号を回復するこれら実施態様における利点を活用するために、様々な同相モード通信プロトコルとそれに対応する同相モード受信機が採用される。
【００２３】
同相モード受信機１２９は、同相モード抽出回路１３５、すなわちこの実施態様では同相モード信号ＣＭＳを生成するためにチャネル１０９からのコンポジット信号成分ＴＸＰとＴＸＭを平均化する簡単な平均化回路を含む。同相モード信号成分ＣＰとＣＭは対応する基準信号無しに伝達され、従ってこの実施態様の受信機１２９は、信号ＣＭＳから適切な基準信号を抽出する基準回路１４０を含む。この実施態様では、基準回路１４０は低域フィルタであり、基準信号ＣＲは信号ＣＭＳの平均レベルである。比較器１４２は、同相モードの和信号ＣＭＳと導出された基準信号ＣＲとを比較して回復（ｒｅｃｏｖｅｒｅｄ）同相モード信号ＲＣＭＳを生成する。この実施例を図２Ｂに図示する。回復同相モード信号ＲＣＭＳは、次に逆方向チャネル受信機１４４に渡され、逆方向チャネル受信機１４４は回復同相モード信号ＲＣＭＳからタイミングとデータを回復し、対応する回復送信制御信号ＴＸＣを送信機１０５に供給する。
【００２４】
差動送信機１０５は、受信機１０７に対してＡＣ結合しており、従って逆方向チャネル通信周波数に対する低域限界を設定する。順方向チャネルにおける雑音を最小にしたいので、信号成分ＣＰとＣＭを介して伝達される符号を表すために使用される振幅と周波数に上限を設定する。いくつかの実施態様は、コンデンサ１１１を通過するに十分な周波数の同相モード信号を通過させることに加え、非常に小さい振幅の逆方向チャネル信号の使用を許容する雑音耐性手段を提供する逆方向チャネル信号プロトコルを採用する。
【００２５】
図３は、一実施態様に基づく、同相モードデータを伝達するために使用される３つのＤＣバランス信号を示す波形概略図３００である。図３の方式は、論理「０」文字（０）を５０％デューティサイクルと第１の周波数を有する信号とし、「ヌル」文字（データ無し、すなわち「ヌル」）を５０％デューティサイクルと第１の周波数の半分である第２の周波数を有する信号とし、そして論理「１」文字（１）を５０％デューティサイクルと第２の周波数の半分の周波数を有する信号として表す。３つの文字型（０、ヌル、１）を表す波形は直交しており、これにより間違った解釈の可能性を最小にする。図示した符号方式は、周波数変位変調（ＦＳＫ）（アナログ通信路上にディジタル信号を送信するために一般的に採用される方式）の様式である。ＦＳＫの簡単な指導書については、「ディジタル送信機：周波数偏位変調入門（Ｄｉｇｉｔａｌ  Ｔｒａｎｓｍｉｔｔｅｒ：Ｉｎｔｒｏｄｕｃｔｉｏｎ  ｔｏ  Ｆｒｅｑｕｅｎｃｙ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、２００２年」（第２．２版）マシュー・ベリー（Ｍａｔｔｈｅｗ  Ｂｅｒｒｙ）著を参照されたい。他の実施態様は、位相偏位変調のような他の符号方式を使用することができ、さらに多い文字または少ない文字を使用してもよい。
【００２６】
図４は、例証的な同相モード信号ＣＭＳと、図３の当該文字を使用することにより、「０−ヌル−１」データパターンを表す当該回復同相モード信号ＲＣＭＳとを示す波形図４００であり、以下の図５Ａ、５Ｂと併せて使用して、ＦＳＫに依存して逆方向チャネル信号を伝達する実施態様に基づく逆方向チャネル受信機の動作を例示する。
【００２７】
図５Ａは、図１の逆方向チャネル受信機１４４として、一実施態様において使用される受信機５００のブロック図である。受信機５００は、信号成分ＣＰとＣＭとして伝達される文字を表すのに使用される最大周波数より大きなサンプル周波数Ｆｓで、回復同相モード信号ＲＣＭＳをオーバーサンプリングするスライサー５１０を含む。回復同相モード信号のデータ転送速度は、通常、受信機１２９が具体化される集積回路により支援される他のデータ転送速度よりはるかに低いので、オーバーサンプリングは複雑な高速回路を必要としない。この実施態様は、複雑なクロックとデータ回復回路に対する必要性を無くし、従って面積と電力を節約する。スライサー５１０の様々なバージョンは、当業者によく知られている。いくつかの形態は、例えば米国特許第５，４１２，６９２号明細書に述べられている。
【００２８】
ファーストインファーストアウト（ＦＩＦＯ）ウィンドウ回路５１５は、スライサー５１０からのオーバーサンプリング信号ＯＳＳを捕捉し、そして信号ＯＳＳ部分と３つのデータ相関器５２０、５２５、５３０のそれぞれとを定期的に比較する。データ相関器５２０は、ウィンドウ回路５１５の内容と「０」パターンとの相関が所定の程度の精度（例えば＞７０％）である場合に「０」文字の受信を示す出力信号を生成する。相関器５２５、５３０は、同様にウィンドウ回路５１５の内容に基づき「ヌル」と論理「１」文字を示す信号をそれぞれ出力する。
【００２９】
図４に戻ると、ウィンドウ回路５１５と、３つの相関器５２０、５２５、５３０の動作は、その下に対応するパルス系列の相対的確率を示す４つの中括弧系列によりシミュレートされる。左端の例では、パルス系列は、「０」文字を１００パーセント反映しており、０パーセントの可能性の「ヌル」または論理「１」を呈する。この場合、ゼロ相関器５２０は、論理「０」を示す出力を文字累算器５３５に生成する。図４の左から２番目の例は、いずれの確率も必要な７０％を越えない時間ウィンドウを示し、従っていずれの相関器も文字を表さない。最後の２つの強調されたパルス系列は、「ヌル」文字と論理「１」文字の受信確率が１００％であることをそれぞれ示す。
【００３０】
文字累算器５３５はオプションであるが、いくつかのエラーをフィルタリングするために含むことができる。累算器５３５は、ある所定の通信プロトコルに一致しない文字列を除去するために構成できる。例えば、累算器５３５は、あまりにも多くまたはあまりにも少ない文字を含むか、そうでなければ許容されないデータパターンを含む文字集合を廃棄することができる。累算器５３５の要件に合格した文字セット５４０は、送信機制御信号ＴＸＣとして渡される。
【００３１】
図５Ｂは、別の実施態様における、図１の逆方向チャネル受信機１４４として使用される受信機５５０を示す。Ｎビットウィンドウ回路５５２（この実施態様ではＦＩＦＯバッファ）は、入力信号の各入力ビットＯＳＳ（すなわち、図５Ａのスライサー５１０からのオーバーサンプリング信号ＯＳＳ）を受信する。クロック信号Ｆｓに従ってウィンドウ回路５５２は、データ相関回路５５３の対応する入力端子にＮ個の連続するデータサンプルを定期的に供給し、データ相関回路５５３はウィンドゥされたデータを文字列ＣＨＡＲに復号化する。相関回路５５３は、「１」の相関器５５５、「ヌル」の相関器５５７、および「０」の相関器５５９を含む。「１」の相関器５５５については、いくらか詳細に説明し例示するが、残りの相関器は類似しているのでその詳細な扱いは簡略化のため省略する。
【００３２】
「１」の相関器５５５は、パターン照合レジスタ５６０、マスクレジスタ５６２、および加算回路５６４を含む。パターン照合レジスタ５６０にロードされたデータは、論理「１」文字（例えば、図３の「１」の波形）に関連するパターンを検出するように調整される。ウィンドウ回路５５２内の入力データは、パターン照合レジスタ５６０内の対応するビットとビット毎に比較される。レジスタ５６０は、レジスタ５５２内の対応するデータビットと一致するレジスタ５６０内のビット毎に、マスクレジスタ５６２に対してディジタル信号「１」を生成する論理回路（図示せず）を含む。マスクレジスタ５６２は、加算回路５６４にこれらビットを伝達するが、マスクレジスタ５６２内の選択ビットは、それらビットが加算回路５６４へ入るのを阻止するように設定することができる。次に、加算回路５６４は、マスクレジスタ５６２からの「１」を加算して、生じた相関結果ＣＲ＿１を文字インタープリタ５６５に提供する。パターン照合レジスタ５６０内に格納されたパターンは、論理「１」データ文字を検出するように調整され、従って、相関結果ＣＲ＿１の大きさは、ウィンドウ回路５５２内のデータパターンが論理「１」を表すという確率を表す。相関結果ＣＲ＿１で表される数字が大きくなればなるほど、レジスタ５５２の内容が論理「１」を表すという確率は大きくなる。レジスタ５６０と５６２を含むことにより、照合パターンとマスクを変更できるようにする。他の実施態様では、上記照合パターンまたはマスク、または双方はハードウェアに組み込まれる。
【００３３】
「ヌル」の相関器５５７は、「１」の相関器５５５に類似するが、照合パターンは「ヌル」文字（例えば図３の「ヌル」波形）を検出するように変更される。従って、相関結果ＣＲ＿Ｎの大きさは、ウィンドウ回路５５２内のデータパターンが「ヌル」文字を表すという尤度を表す。同様に、ゼロ相関器５５９は、「１」の相関器５５５に類似するが、照合パターンは「０」文字（例えば図３の「０」波形）を検出するために変更される。従って、相関結果ＣＲ＿０の大きさは、ウィンドウ回路５５２内のデータパターンが「０」文字を表すという確率を表す。
【００３４】
文字インタープリタ５６５は、図４に関連し上に議論された型のデータ文字の受信を識別するそれぞれの相関結果ＣＲ＿１、ＣＲ＿Ｎ、ＣＲ＿０の値を考察する。対応する相関結果が閾値を越えた時に、インタープリタ５６５は文字を検出する。インタープリタ５６５は、文字が検出されて以前に考察したデータサンプルのウィンドウ回路５５２を消去（ｆｌｕｓｈ）する毎に、クロックＦｓのＮクロックサイクルの間、停止する。一実施態様では、「１」文字に続いて「ヌル」文字が検知され次第、インタープリタ５６５は、論理「１」を表す電圧を発行し、そして「０」文字に続いて「ヌル」文字が検知され次第、論理「０」を表す電圧を発行する。従って、文字信号ＣＨＡＲは「１」と「０」間を行き来するディジタル信号である。他の実施態様では、インタープリタ５６５は追加の文字群（例えば「ヌル」）を表わし、そして様々な文字表現、または両方を使用する。ウィンドウ回路５５２において捕捉されたデータは、通常、文字長と等しいかそれより大きい。
【００３５】
インタープリタ５６５が文字を識別する精度は、ウィンドウ回路５５２により捕捉され、相関器５５５、５５７、５５９により考察されるビットの数Ｎを拡張することにより改善できる。文字認識の改善はビット数とともに直線的に増大しなく、従って雑音余裕度における漸増的改善には、受信機５５０のサイズを不釣り合いに大きくする必要がある。受信機５５０は、第２段目の相関回路５６６によりこの問題に対処する。この相関回路５６６は、回路の複雑性をそれほど増すことなく正確な信号解釈の確率をさらに改善するために文字インタープリタ５６５の出力ＣＨＡＲをフィルタする。
【００３６】
受信機５５０の第２段目の相関回路を利用するために、当該送信機は、データ符号を表す特定の文字パターンを使用して送信データをフォーマット化する。簡単な実施例では、送信機は、論理「０」を１０個の「０」文字列として、「ヌル」を「１」と「０」文字の交互として、そして論理「１」を１０個の「１」文字列として伝達してもよい（この実施例では、送信される各「１」または「０」文字は、「ヌル」文字により囲まれる）。次に、文字パターンＣＨＡＲは、相関回路５５３により与えられる解釈をさらに高精度化するために第２レベルの相関が施される。
【００３７】
相関回路５６６は、ウィンドウ回路５７５、相関器５８０、および第２のインタープリタ５８２を含む。ウィンドウ回路５７５（この実施態様では、文字速度Ｆｓ２でクロック制御される１０ビットＦＩＦＯレジスタ）は、相関器５８０に１０個の連続文字値を供給する。この実施態様では、相関器５８０は、論理「１」としてサンプリングされた数を数え、その合計結果をインタープリタ５８２に供給する簡単な加算回路である。次に、インタープリタ５８２内の確率発生器５８５は、相関器５８０からの合計が８以上であれば、論理「１」の推定（ｐｒｏｂａｂｌｅ）受信を示す信号ＰＲＸ１を発行し、その合計が３以下であれば、論理「０」の推定受信を示す信号ＰＲＸ０を発行する。同じくインタープリタ５８２内の状態マシン５９０は、信号ＰＲＸ０とＰＲＸ１に応答して論理「１」と論理「０」データ符号を線ＴＸＣに発行する。（状態マシン５９０の実施態様は、図６の状態マシン６３５とカウンタ６３６の組み合わせとして以下に詳述され、その機能は図１０に関連して説明される）。
【００３８】
受信機５５０は、雑音余裕度、符号速度、回路の複雑性との間の所望のバランスを達成するように調整することができる。雑音余裕度の改善については、例えば、サンプリング周波数を上げることができ、ウィンドウ回路５５２と５７５のいずれかまたは双方はさらに多くのデータサンプルまたは文字を格納するために拡張でき、相関器は様々なパターンとマスクを適用するように適合させることができ、そして文字インタープリタ５６５と５８２は、文字または符号の受信を示す前に確率の増加を必要とするように調整することができる。受信機５５０はまた、１つまたは複数の追加の相関レベルを含むように、追加の受信文字を認識するように拡張することができる。このような改良はハードウェアで行ってもよいし、あるいはシステム調整を容易にするためにレジスタなどの構成可能なリソースを用意してもよい。
【００３９】
図６には、別の実施態様に基づく通信システム６００の一部分を示す。システム６００は、多くの点で図１のシステム１００に類似しており、同一符号で識別される素子は同一かまたは類似したものである。システム６００は、図１に関連して説明されたものに類似した差動受信回路と同相モード送信回路を含むが、簡略化のためここでは省略する。
【００４０】
システム６００は、多数の差動送信機１０５を組込む多重チャネル送信機６０５を含み、その各々は対応する同相モード逆方向チャネル受信機６１５を有する。一実施態様では、同相モード受信機６１５はすべての差動送信機１０５を同時に制御するが、以下の実施例は、受信機６１５が各送信機１０５を順番に制御するものと仮定する。いくつかの実施態様では、受信機６１５は、各チャネル１０９から同相モード信号成分を受信する入力端子を有するが、以下の説明は一番下のチャネルの制御に限定する。
【００４１】
受信機６１５は、復号器６２０と逆方向チャネルの受信機６２５を含む。復号器６２０は、コンポジット信号成分ＴＸＰとＴＸＭから同相モード逆方向チャネル信号を抽出し、次に、抽出された同相モード信号を復号化して同相モードデータＣＭＤを生成する。逆方向チャネル受信機６２５は、受信同相モードデータを、様々な送信機１０５を制御するための送信機制御信号ＴＸＣに翻訳する。いくつかの実施態様では、受信機６１５はすべての送信機１０５に同一の制御信号を伝え、他の実施態様では、逆方向チャネル制御信号は独立して各順方向チャネルを制御する。
【００４２】
図示した実施態様では、復号器６２０は、データインタープリタ６３０、状態マシン６３５、およびカウンタ６３６を含む。データインタープリタ６３０は、受信同相モード信号を解釈し、論理「１」をおそらく表す信号パターンを受信次第、「推定１」信号ＰＲＸ１を発行し、あるいは論理「０」をおそらく表す信号パターンを受信次第、「推定０」信号ＰＲＸ０を発行する。状態マシン６３５は、カウンタ６３６により供給されるタイミング情報に照らしてこれら信号を解釈し同相モードデータＣＭＤを生成する。逆方向チャネル受信機６２５は、データＣＭＤを解釈し、適正な送信機制御信号ＴＸＣを発行する。
【００４３】
図７は、同相モードデータを１つまたは複数のチャネル１０９を介して受信機６１５に伝達する図６のシステム６００の実施態様により採用された３値符号方式で表わされた「１−ヌル−０」データパターンを示す波形図７００である。論理「１」と論理「０」文字は、この実施態様に基づく信号端部の組み合せとして表される（受信機６１５に、回復同相モード信号からタイミングとデータの両方を抽出できるようしたプロトコル）。
【００４４】
図８は、図６のデータインタープリタ６３０の実施態様の詳細を示し、データインタープリタ６３０は、同相モード回復回路８００、ウィンドウ回路８０５、相関器８１０、およびデータ確率発生器８１５を含む。回復回路８００は、１対のコンポジット信号成分ＴＸＰ、ＴＸＭから同相モードデータとタイミング情報を抽出し、ディジタル回復同相モード信号ＲＣＭＳを生成する。ウィンドウ回路８０５（この実施態様では、１０ビットのＦＩＦＯレジスタ）は、１０個の連続ＲＣＭＳデータサンプルの値を相関器８１０に供給する。この実施態様では、相関器８１０は、論理「１」としてサンプリングされた数を数え、その合計結果を確率発生器８１５に供給する簡単な加算回路である。次に、確率発生器８１５は、論理「１」の推定受信時に信号ＰＲＸ１を発行し、論理「０」の推定受信時に信号ＰＲＸ０を発行する。一実施態様では、例えば、確率発生器８１５は、ウィンドウ回路８０５が８個以上の論理「１」をサンプリングすると信号ＰＲＸ１を発行し、ウィンドウ回路８０５が所与の１０個サンプルのウィンドウ内に２個以下の論理「１」をサンプリングすると信号ＰＲＸ０を発行する。
【００４５】
データインタープリタ６３０は、文字識別能力と回路複雑性との間で所望のバランスを達成するように修正することができる。文字識別能力の改善のために、例えば、サンプリング周波数を高くすることができ、ウィンドウ回路８０５は、さらに多くのサンプリングされたＲＣＭＳビットを格納するように拡張することができ、相関器８１０は、様々なパターンとマスクをサンプル値に適用するように適合させることができ、確率発生器８１５は、文字の受信を示す前に確率の増加を必要とするように調整することができる。相関器８１０もまた、図５Ｂに関連し上に説明したように１つまたは複数の追加の相関レベルを含むように拡張することができる。これらの修正はハードウェアに組み込むことができるか、あるいは、システム調整を容易にするためにレジスタのような構成可能なリソースを設けることができる。送信機がデータを伝達する速度は、文字識別能力をさらに改善するために下げることができる。
【００４６】
回復回路８００は、同相モード抽出回路８１９と、比較器８２０と、受信クロックＲＣＫのサンプル期間Ｔｓで動作するオーバーサンプリング回路（スライサー）８２５と、スライサー８２５の出力と比較器８２０の入力間に接続された積分器８３０とを含む。図９は、回復回路８００の機能を例示する波形図９００である。
【００４７】
同相モード抽出回路８１９（この実施態様では、平均化回路）は、信号成分ＴＸＰとＴＸＭを平均化して非参照同相モード信号ＣＭＳを生成する。図９の実施例では、例証的な同相モード信号ＣＭＳは、左から右へ、「ヌル」信号に先導された「０−０−０−１」文字系列を表す。比較器８２０は、信号ＣＭＳと、積分器８３０により積分されたスライサー８２５の出力から導出された基準信号ＩＲとを比較する。スライサー８２５は、比較器８２０からの信号をオーバーサンプリングして、受信機と同期した回復同相モード信号ＲＣＭＳを生成する。
【００４８】
回復信号ＲＣＭＳは、比較的高い電圧レベルと低い電圧レベルとして、論理「１」と「０」サンプルをそれぞれ表す。回復信号ＲＣＭＳは、「ヌル」信号に応答して「１」と「０」間を行き来すると予想される。従って、ウィンドウ回路８０５は、「０」とほぼ同じ数の「１」を格納するであろう。しかしながら、「０」文字を受信次第、スライサー８２５は、一連のクロックサイクルにわたって論理「０」を表す値を保持し、これによりウィンドウ回路８０５に、大抵は、「０」を相関器８１０へ伝達させる。この条件は、最左端の「０」文字の受信として図９に図示される。ウィンドウ回路が２個以下の論理「１」を含み、相関器８１０が確率発生器８１５にこの少ない「１」の数を伝達すると、確率発生器８１５は、上記「１」の不足を論理「０」文字の推定受信として解釈し、その結果「推定０」信号ＰＲＸ０をアサートする。論理「１」文字は同様にして解釈されるが、但し、スライサー８２５が、論理「１」を表す値を一連のクロックサイクルにわたって保持し、これにより相関器８１０に、比較的高い数を確率発生器８１５へ伝達させる。確率発生器８１５は、この比較的豊富な「１」（例えば、８個以上）を論理「１」文字の推定受信として解釈し、結局、「推定１」信号ＰＲＸ１をアサートする。
【００４９】
図１０は、２つの状態図、すなわち図６の状態マシン６３５の動作を示す状態図１０００と、図６のカウンタ６３６の動作を示す状態図１０１０とを含む。この実施例は、データが４ビットのウィンドウ内で与えられる通信プロトコルを仮定し、４ビットより多いか、または少ないデータは誤っていると考えられ、結果的に無視される。簡略化のために、４ビットの実施例が選択されたが、実際のシステムは、さらに多いかあるいは少ないビットを有するウィンドウを支援することができる。両方の状態図１０００と１０１０は、一実施態様では受信クロックＲＣＫを使用することによりタイミングが取られる。
【００５０】
状態図１０１０に示すように、カウンタ６３６は状態０００で始まり、受信クロックの周期を数える。カウント値が最大数Ｍａｘに到達すると、カウンタ６３６は状態００１に移行し飽和信号（Ｓａｔ＝１）をアサートする。通信プロトコルは、その中で後続のデータ文字が受信されなければならない受信機クロックサイクルの数として数Ｍａｘを定義する。状態マシンはカウンタ６３６からの出力Ｓａｔを使用して、プロトコルが許容するより広く間隔を置かれた受信文字を拒絶する。
【００５１】
ここで、状態図１０００と状態マシン６３５の振る舞いを参照すると、状態マシン６３５は、システムリセットを受信次第、あるいはカウンタ６３６からの飽和信号Ｓａｔをアサートし次第、開始時の状態０００に移行する。次に、状態マシン６３５は、カウンタリセット信号Ｒｓｔを「０」カウンタ６３６にアサートする。リセット信号Ｒｓｔはまた、ウィンドウ回路８０５をプリセットして「ヌル」信号を示すデータを格納するために使用してもよいであろう（例えば、交互に「１」と「０」にする）。次に、状態マシン６３５はアイドル状態００１に移動し、カウンタ６３６がインクリメントできるようにリセット信号Ｒｓｔをアサートし、そしてデータインタープリタ６３０からの「推定１」と「推定０」出力、ＰＲＸとＰＲＯを監視する。受信データ文字あるいは、データ文字として解釈された雑音がない場合、状態マシン６３５は、状態マシン１０１０で表されるようにカウンタ６３６が飽和信号Ｓａｔをアサートするたびに状態０００と００１間を行ったり来たり移動する。
【００５２】
左から右へ読んだ時、最初の受信データ文字が論理「０」を表す図９の実施例を参照すると、インタープリタ６３０は信号ＰＲＸ０をアサートし、状態マシン６３５を状態００１から状態０１０へ移行させる。次に、状態マシン６３５は、論理「０」をキューに入れ、カウンタ６３６をリセットし、状態０１１に移行する。この実施例は４ビットウィンドウを仮定し、ただ１つのデータサンプルがこの時点で受信された。このウィンドウは満杯ではなく、従って、状態マシン６３５はアイドル状態００１に戻る前にＲクロック周期の間、状態１００に移行する。スキップされたクロック周期の数Ｒは、受信信号が「ヌル」状態に戻ることに起因する信号ＰＲＸ１のその後のアサーションを状態マシン６３５が無視するように選択される。図９を参照すると、例えば、信号ＰＲＸ１の最左端のパルスは論理「１」データ文字の受信によるものではなく、むしろ論理「０」状態から「ヌル」状態へ戻る信号ＣＭＳのアーティファクトである。状態マシン６３５は、論理「０」のアサーションを検出した後、後続のアーティファクトが合格する時まで状態１００にとどまる。数Ｒは、所与のシステムにはあらかじめ知らされており、状態マシン６３５はそれに応じて設定される。
【００５３】
アイドル状態００１において、状態マシン６３５は再び、第２の文字の受信を示す信号ＰＲＸ１とＰＲＯのいずれかのアサーションを待つ。カウンタ６３６が飽和信号Ｓａｔ（Ｓａｔ＝１）をアサートする前に、いずれの信号もアサートされない場合、状態マシン６３５は状態０００に戻り、新たに開始する。信号ＰＲＯのアサート次第、状態マシン６３５は、上に説明した処理を繰り返す。信号ＰＲＸ１が、認知された論理「１」文字に応答してアサートされると、状態マシン６３５は同じように振る舞うが、状態０１０を介する代わりに状態１１１を介して状態０１１に移行する。
【００５４】
状態マシン６３５が、カウンタ６３６からのリセットを回避するに十分なほど近接した間隔の連続した４つのデータ文字を一旦受信すると、状態０１１は状態１０１に移行し、同相モードデータＣＭＤとしてキュー状態の４ビット数を逆方向チャネル受信機へ発行し、そして状態０００を介して再び状態００１に戻り後続の文字を待つ。図６に関連して上に議論したように、逆方向チャネル受信機６２５は同相モードデータＣＭＤを解釈し、適切な送信制御信号ＴＸＣを発行する。
【００５５】
図１のシステム１００と同様、図６の通信システム６００は極めて雑音耐性のある逆方向チャネル通信方式を採用し、高速差動信号から容易に識別される小振幅同相モード信号を支援する。こうして、これら通信方式により、非常に高い順方向チャネルデータ転送速度が可能となる。また重要なことであるが、送信機特性を最適化するために使用される逆方向チャネル信号は、順方向チャネル送信機の調整が非常に悪くて受信された順方向チャネルデータが認識不可能の場合でも、効果的に伝達する。差動チャネルの信号品質に対するこの非感受性は、高速差動信号を採用する逆方向チャネル通信システムに対し著しい改善である。上述の実施態様に基づくシステムは、ピンまたは通信チャネルを追加することなくこれらの利点が得られ、ＡＣ結合およびＤＣ結合の通信チャネルと互換性がある。また重要なことであるが、復号器６２０は、命令ＣＭＤが当該送信機により生成されるのと同じ平均速度で命令ＣＭＤを発行するが、命令ＣＭＤのタイミングは受信クロックＲＣＫにより定義され、この受信クロックＲＣＫは逆方向チャネルデータのタイミングをとるために使用される送信クロックＴＣＫ（図１）とは同期していない。この結果、システム６００は、到達する逆方向チャネルデータから送信クロックＴＣＫを回復する必要はない（複雑で面積集約的なクロック回復回路の必要性を無くすという特徴がある）。受信と送信クロックＲＣＫ、ＴＣＫはいくつかの実施態様ではメオソクロナスである。
【００５６】
図１１には、一実施態様に基づく簡単な同相モード抽出回路１１００を示す。抽出回路１１００（２つの直列接続された抵抗器セット）は、一実施態様では図１の平均化回路である。
【００５７】
図１２には、差動送信機１０５、通信チャネル１０９、および同相モード受信機１２０５を含む信号伝送システム１２００を示す。システム１２００は、多くの点で図１のシステム１００に類似しており、同じ符号で識別される素子は同じかまたは類似したものである。図１の同相モード受信機１２９とは対照的に、受信機１２０５は、信号成分ＴＸＰ、ＴＸＭのいずれかからのみ、図示した例では成分ＴＸＭから同相モード信号を抽出する。
【００５８】
図１２の実施例は、逆方向チャネル通信周波数が順方向チャネル周波数に比べて低いものと仮定する。同相モード抽出回路１２１０（この場合は低域フィルタ）は、同相モード信号成分ＣＭを回復するために信号ＴＸＭの高周波順方向チャネル成分を除去する。抽出回路１２１０より低い遮断周波数を有する第２の低域フィルタ１２１５は、基準信号ＣＲを導出する。受信機１２０５の残りの部分は、図１の受信機１２９と同様に機能する。
【００５９】
特に明記しない限り、所与の信号を搬送する端子、線、導体、およびトレースは、包括する用語「ノード」の分類に入る。一般的には、「回路ノード」という所与の記述の選択は様式の問題であって、限定するものではない。同様に、用語「接続された」は特に明記しない限り限定するものではない。さらに、いくつかの部品は相互に直接に接続されて示されるが、他のものは中間部品を介して接続されて示される。各実施例において、相互接続の方法、すなわち「結合」により、２つ以上のノード間でなんらかの所望の電気通信を確立する。このような結合は、当業者により理解されるように大抵の場合、多数の回路構成を使用することにより実現することができる。
【００６０】
本発明は特定の実施態様に関連して説明されたが、それらの実施態様の変形は、当業者にとって自明であろう。例えば、上述の通信方式の有用性は、逆方向チャネル通信に限定されるものではなく、差動チャネルに沿っていずれかの方向あるいは両方向にデータを伝達することができる。従って、添付の特許請求の範囲の精神および範囲は上の記述に限定されるべきではない。特に「手段」あるいは「工程」を復唱する特許請求の範囲のみが、合衆国第３５法典第１１２条第６パラグラフにおいて要求されるように解釈されるべきである。
【図面の簡単な説明】
【００６１】
図面の簡単な説明
【図１】一実施態様に基づく通信システム１００を示す。
【図２】図２Ａ及び図２Ｂは、図１の同様な標示のノードに対応する波形を示す。
【図３】一実施態様に基づく、同相モードデータを伝達するために使用される３つのＤＣバランス信号を示す波形概略図３００である。
【図４】例証的な同相モード信号ＣＭＳとそれに対応する回復同相モード信号ＲＣＭＳを示す波形図４００である。
【図５】図５Ａは、図１の逆方向チャネル受信機１４４の一実施態様において使用される受信機５００のブロック図であり、図５Ｂは、別の実施態様に基づく、図１の逆方向チャネル受信機１４４として使用される受信機５５０を示す。
【図６】別の実施態様に基づく通信システム６００の一部分を示す。
【図７】図６のシステム６００により採用された３値符号方式で表された「１−ヌル−０」データパターンを示す波形図７００である。
【図８】図６のデータインタープリタ６３０の実施態様を詳述する。
【図９】回復回路８００の機能を例示する波形図９００である。
【図１０】図６の状態マシン６３５とカウンタ６３６の動作を例示する１対の状態図１０００、１０１０を示す。
【図１１】一実施態様に基づく簡単な同相モード抽出回路１１００を示す。
【図１２】差動送信機１０５、通信チャネル１０９、および同相モード受信機１２０５を含む信号伝送システム１２００を示す。
【図１】
2007515140.tif 000003
【図２Ａ】
2007515140.tif 000004
【図２Ｂ】
2007515140.tif 000005
【図３】
2007515140.tif 000006
【図４】
2007515140.tif 000007
【図５Ａ】
2007515140.tif 000008
【図５Ｂ】
2007515140.tif 000009
【図６】
2007515140.tif 000010
【図７】
2007515140.tif 000011
【図８】
2007515140.tif 000012
【図９】
2007515140.tif 000013
【図１０】
2007515140.tif 000014
【図１１】
2007515140.tif 000015
【図１２】
2007515140.tif 000016
【国際調査報告】
2007515140.tif 000017
2007515140.tif 000018
2007515140.tif 000019