(57)【要約】  アナログ又はＲＦの回路の試験方法及び装置であって、電源ＶDDが昇圧され（ステップ１００）、選択されたＶDDの値で零入力電流測定が行われ（ステップ１０２）、電流シグネチャを発生する（ステップ１０４）。電源が昇圧されるとき、回路内の総てのトランジスタは、例えば、閾値下（領域Ａ）、線形（領域Ｂ）及び飽和（領域Ｃ）等の複数の動作領域を通過する。領域間での遷移の効果は、欠陥が動作領域のそれぞれにおいて別個の精度で検出されることである。電流シグネチャが発生されると、その電流シグネチャは、装置が正確に動作しているかどうかを判定するために（ステップ１０８）、無故障装置の電流シグネチャと比較され（ステップ１０６）、正確に動作していなければ、その装置は廃棄される。
2007521475.tif 000002
【特許請求の範囲】
【請求項１】
ａ）少なくとも一つの電源電圧が試験対象の回路又は部品の少なくとも一部の要素を所定の動作領域において動作させるように構成された複数の異なるＤＣ電源電圧を試験対象の回路部品に印加するステップと、
ｂ）前記回路又は部品の動作を表す電流シグネチャを発生させるために、前記電源電圧の印加の結果としての前記回路又は部品の零入力電流を測定するステップと、
を含む、故障の有無についてのアナログ又はＲＦの回路の試験方法であって、
前記零入力電流の測定が行われる前記電源電圧は、選択された別個の電圧を含み、
ｃ）前記試験対象の部品又は回路に故障が存在するか否かを判定するために、前記発生された電流シグネチャを、無故障の部品又は回路の動作を表す所定の電流シグネチャと比較するステップを含むことを特徴とする、故障の有無についてのアナログ又はＲＦの回路の試験方法。
【請求項２】
前記零入力電流に加えて、前記選択された電源電圧の印加の結果として、一つ以上の選択されたノーダル電圧を測定するステップをさらに含むことを特徴とする請求項１に記載の方法。
【請求項３】
前記一つ以上のノーダル電圧は、前記回路の一つ以上の対応する出力ノードにおいて測定されることを特徴とする請求項２に記載の方法。
【請求項４】
単一の電源電圧手段を準備し、前記零入力電流の測定前に、前記選択された電源電圧のそれぞれに達するように前記電源電圧を昇圧するステップを含むことを特徴とする請求項１乃至３のいずれか一項に記載の方法。
【請求項５】
前記選択された電源電圧は、前記試験対象の回路の少なくとも一部の要素に複数の動作領域を通過させるように選択されることを特徴とする請求項１乃至４のいずれか一項に記載の方法。
【請求項６】
故障辞書データベースが準備され、
前記試験対象の回路に存在する一つ以上の故障を診断するために、発生された電流シグネチャをこのようなデータベースの内容と比較するステップをさらに含むことを特徴とする請求項１乃至５のいずれか一項に記載の方法。
【請求項７】
前記選択された電源電圧の少なくとも一つに対して行われる前記零入力電流の測定のために、許容範囲が画定されることを特徴とする請求項１乃至６のいずれか一項に記載の方法。
【請求項８】
前記選択された電源電圧の総てに対して行われる前記零入力電流の測定のために、許容範囲が画定されることを特徴とする請求項７に記載の方法。
【請求項９】
請求項１乃至８のいずれか一項に記載の方法を実現するコンピュータプログラムが記憶された記録媒体。
【請求項１０】
請求項１乃至８のいずれか一項に記載の方法を実現するコンピュータプログラムをダウンロードできるようにするステップを含む、アナログ又は無線周波数の回路の試験方法。
【請求項１１】
ａ）少なくとも一つの電源電圧が試験対象の回路又は部品の少なくとも一部の要素を所定の動作領域において動作させるように構成された複数の異なるＤＣ電源電圧を試験対象の回路又は部品に印加する手段と、
ｂ）前記回路又は部品の動作を表す電流シグネチャを発生させるために、前記電源電圧の印加の結果としての前記回路又は部品の零入力電流を測定する手段と、
を含む、故障の有無についてのアナログ又はＲＦの回路の試験装置であって、
前記零入力電流の測定が行われる前記電源電圧は、選択された別個の電圧を含み、
ｃ）前記試験対象の部品又は回路に故障が存在するか否かを判定するために、前記発生された電流シグネチャを、無故障の部品又は回路の動作を表す所定の電流シグネチャと比較する手段を含むことを特徴とする、故障の有無についてのアナログ又はＲＦの回路の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、アナログ及び無線周波数の部品及び回路の試験に係り、特に、低周波数、即ち、ＤＣでの無線周波数（ＲＦ）又はアナログの部品又は回路における故障の有無を検出する方法及び装置に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）は、多数の民生及び市販の電子工学製品の主要な部品であり、多くの場合に個別（ディスクリート）部品を置換し、製品機能性を向上させる。これらの集積回路を生産する半導体処理技術は、完全なシステムが単一の集積回路に集約されることがしばしばあるところまで進歩した。これらの集積回路即ち「チップ」は、マイクロプロセッサ、デジタル信号プロセッサ、混合信号及びアナログ機能、大規模なメモリのブロック、高速インタフェース、並びに、ＲＦ回路等を含む以前には、単一のチップに組み込むことができなかった多数の機能を使用する。
【０００３】
このような集積回路の製造業者が製造現場において装置機能性を徹底的に試験することは常識である。しかし、今日の集積回路の複雑な性質は、新たな試験の課題を与える。高コストの半導体処理設備の動作に加えて、装置の幾何形状が絶えず縮小するので、歩留まりを改善し、新しい試験戦略を開発するために集積回路供給業者への要求が増大する。
【０００４】
現在、相補型金属酸化物半導体（ＣＭＯＳ）は、高密度設計において本質的に低電力消費であるため、集積回路を製造する最もよく知られた技術である。ＣＭＯＳ回路は、スイッチング状態を除くと理想的には電力を消費しない完全なスタティック（静的）設計を製作するために、相補型のｐチャネル金属酸化物半導体電界効果（ＰＭＯＳ）トランジスタ及びｎチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタを使用する。しかし、特に、ＣＭＯＳ回路は、スタティック状態において静止電源電流即ちＩＤＤＱとも呼ばれる、低い漏れ電流、又は、零入力電流を引き出す。集積回路によって消費される零入力電流の量の試験は、多くの場合に零入力電流消費を無視できない程度に増加させる物理的欠陥のスクリーニングのための比較的簡単かつ費用対効果に優れた試験戦略を与える。
【０００５】
米国特許第６２３９６０９号公報（特許文献１）は、集積回路の試験方法について説明する。最初に、試験対象装置がスタティックＤＣ状態におかれ、その後、零入力電流が公称動作電圧に設定されたその装置への電源を用いて測定される。次に公称電源電圧より低い固定電圧が集積回路のトランジスタによって消費される零入力電流を減少させるために集積回路に供給される。付加的な零入力電流測定が行われ、１回目の測定と２回目の測定との間の零入力電流の差が計算される。（１回以上の）付加的な零入力電流測定は、電源電圧を徐々に低下させて同様に行われ、測定のそれぞれの間の差が計算される。十分な個数の測定値が収集された後、得られた差の値は、零入力電流減少の「線形性」を判定するために調べられる。許容可能な装置では、電源電圧が低くなるにつれて、集積回路に固有の漏れ電流、即ち、零入力電流は、概ね指数関数的に減少する。従って、零入力電流の減少が概ね指数関数的であるならば、通常、検出された零入力電流は正常なトランジスタ効果の結果であると考えられる。しかし、電流の変化が線形関数に近いならば、試験対象装置は欠陥を含み、装置は不良とされる可能性が高い。
【特許文献１】米国特許第６２３９６０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、漏れ電流、即ち、零入力電流の指数関数的な挙動は、典型的には、デジタル集積回路の特色を示し、その結果として、上記の方法は、アナログ即ちＲＦ回路及び部品の試験に特に適していない。
【０００７】
試験は、マルチバンド互換性、線形性の向上、ビット誤り率の低下、及び、バッテリ寿命の延長を含む、新しい規格によって要求される付加的な複雑性のため、アナログかつＲＦの集積回路の継続的なコスト削減にかなりの障壁となる。これらのタイプの装置のための電流試験の実施は、特に、所要のテスタの基盤設備、長期の試験時間、面倒な試験準備、適切な欠陥及び故障モデルの欠如、並びに、標準化された試験方法の欠如のために、費用がかかる。
【０００８】
機能的試験は、ビット誤り率試験に基づく場合が多い。この試験は、完全な受信機回路のための究極的な性能指標であるが、使用するためには本質的に多大な時間を要し、従って、費用がかかる試験である。
【課題を解決するための手段】
【０００９】
本発明者は、改良型の構成を発明した。
【００１０】
本発明によれば、  
ａ）少なくとも一つの電源電圧が試験対象の回路又は部品の少なくとも一部の要素を所定の動作領域において動作させるように構成された複数の異なるＤＣ電源電圧を試験対象の回路部品に印加するステップと、  
ｂ）前記回路又は部品の動作を表す電流シグネチャを発生させるために、前記電源電圧の印加の結果としての前記回路又は部品の零入力電流を測定するステップと、  
を含む、故障の有無についてのアナログ又はＲＦの回路の試験方法であって、  
前記零入力電流の測定が行われる前記電源電圧は、選択された別個の電圧を含み、  
ｃ）前記試験対象の部品又は回路に故障が存在するか否かを判定するために、前記発生された電流シグネチャを、無故障の部品又は回路の動作を表す所定の電流シグネチャと比較するステップを含むことを特徴とする、故障の有無についてのアナログ又はＲＦの回路の試験方法が提供される。
【００１１】
本発明は、さらに、上記方法を実行できるようにするコンピュータプログラムが記憶された記録媒体、及び、上記方法を実行できるようにするコンピュータプログラムをダウンロードできるようにするステップを含む、アナログ又は無線周波数の回路の試験方法に拡張される。
【００１２】
また、本発明によれば、  
ａ）少なくとも一つの電源電圧が試験対象の回路又は部品の少なくとも一部の要素を所定の動作領域において動作させるように構成された複数の異なるＤＣ電源電圧を試験対象の回路又は部品に印加する手段と、  
ｂ）前記回路又は部品の動作を表す電流シグネチャを発生させるために、前記電源電圧の印加の結果としての前記回路又は部品の零入力電流を測定する手段と、  
を含む、故障の有無についてのアナログ又はＲＦの回路の試験装置であって、  
前記零入力電流の測定が行われる前記電源電圧は、選択された別個の電圧を含み、  
ｃ）前記試験対象の部品又は回路に故障が存在するか否かを判定するために、前記発生された電流シグネチャを、無故障の部品又は回路の動作を表す所定の電流シグネチャと比較する手段を含むことを特徴とする、故障の有無についてのアナログ又はＲＦの回路の試験装置が提供される。
【００１３】
本明細書中において使用される用語「信号シグネチャ」は、Ｉｄｄ対ＶＤＤのグラフに現れる曲線を示すことを意図し、装置が無故障であるときに高品質の曲線が存在することが分かるであろう。
【００１４】
好適な実施の形態においては、本発明に係る方法は、前記零入力電流に加えて、前記選択された電源電圧の印加の結果として、一つ以上の選択されたノーダル電圧を測定するステップをさらに含む。
【００１５】
有利には、零入力電流の測定前に、上記選択された電源電圧のそれぞれに達するように昇圧（ｒａｍｐ  ｕｐ）される点で有利である単一の電源電圧手段が設けられる。有利には、前記選択された電源電圧は、前記試験対象の回路の少なくとも一部の要素に複数の動作領域、例えば、閾値下、線形及び飽和を通過させるように選択される。
【００１６】
実施の一形態においては、故障辞書データベースが準備され、本発明に係る方法は、前記試験対象の回路に存在する一つ以上の故障を診断するために、発生された電流シグネチャをこのようなデータベースの内容と比較するステップをさらに含み得る。
【００１７】
有利には、前記選択された電源電圧の少なくとも一つに対して、より好適には前記選択された電源電圧の総てに対して行われる前記零入力電流の測定のために、許容範囲が画定される。
【００１８】
従って、本発明は、アナログ及びＲＦの回路の故障を検出する方法及び装置を提供する。試験は、多数の従来の試験方法のように非常に高い周波数で試験するのではなく、低周波数で、即ち、ＤＣで実施される。好ましい方法は、種々の電源電圧（ＶＤＤ）に対して選択されたノーダル（ｎｏｄａｌ）電圧と共に回路の零入力電流を測定する。多数の電源値が使用されるので、大多数の要素（即ち、トランジスタ）を強制的に様々な動作領域（例えば、閾値下、線形、及び、飽和）で動作させることが可能である。これによる利点は、故障の検出が対応する零入力電流及びノーダル電圧を伴う複数の電源電圧に関して実行されるので、故障検出及び故障補償範囲（ｃｏｖｅｒａｇｅ）の精度が向上することである。実際には、本発明に係る方法及び装置は、従来の機能的ＲＦ試験に匹敵する故障カバレッジ結果を生じ、比較的低いコスト、短い試験時間、及び、低い周波数の要件の点に関してさらなる利点がある。
【００１９】
米国特許第６２３９６０９号公報（特許文献１）に記載された構成は、２個の連続した電源値で零入力電流差を測定することが分かる。この差が指数関数的でないならば、回路は故障しているとみなされるのに対して、本発明に係る構成では、電源は掃引され、回路が無故障であるとみなされるために零入力電流が収まるべき許容範囲が電源値毎に規定される。好ましくは、許容範囲は、プロセス展開に関連付けられる。米国特許第６２３９６０９号公報（特許文献１）の構成は、アナログ回路の試験のために機能しないであろう。その理由は、この文献が試験対象回路はトランジスタのＤＣ電圧を有さないことを前提としているからである。従って、本発明によれば、ユーザは、デジタル回路に特有である閾値下方式に制約されない。さらに、本発明の場合、ユーザは、電流の測定に制約されることなく、種々の電源値におけるノーダル電圧が同様に測定される。その上さらに、本発明の典型的な実施の形態によれば、電流及び／又は電圧のいずれかの測定から（少なくとも実質的に）１００％の故障補償範囲が達成されるように、ＶＤＤポイントの最良の最小集合が選択される。本発明の上記及びその他の態様は、以下に記載された実施の形態から明白であり解明される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の一形態が単なる一例として添付図面を参照して記載される。
【００２１】
図１を参照すると、本発明による低雑音増幅器回路の典型的な試験方法が記載されている。
【００２２】
図４を参照すると、電源ＶＤＤが昇圧（ｒａｍｐ  ｕｐ）され（ステップ１００）、図２に示されるように電流シグネチャを発生するために（ステップ１０４）、選択されたＶＤＤの値で零入力電流測定が行われる（ステップ１０２）。
【００２３】
電源が昇圧されるとき、回路内の総てのトランジスタは、複数の動作領域、例えば、閾値下（領域Ａ）、線形（領域Ｂ）及び飽和（領域Ｃ）を通過する。領域から領域への遷移の利点は、欠陥が動作領域のそれぞれにおいて別個の精度で検出されることである。例えば、ブリッジは、トランジスタが飽和しているか又は線形領域にあるかに応じて、別個の電流を流出する。このようにして、本発明に係る方法は、複数の観測ポイントを提供する。この方法は、比較的簡単であり、機能的試験ではないので、どのようなテスタでも簡単に実施することができる。さらに、本発明に係る方法は、零入力電流測定が行われる電源電圧毎に別個の故障観測性を提供する。
【００２４】
電流シグネチャが発生されると、その電流シグネチャは、装置が正確に動作しているかどうかを判定するために（ステップ１０８）、無故障装置の電流シグネチャと比較され（ステップ１０６）、正確に動作していなければ、その装置は廃棄される。例えば、図１に示されたアナログ回路の典型的な電流シグネチャは、ハイパーボリックタンジェント（ｔａｎｈ）関数に従うので、欠陥のある装置は、異常な電流シグネチャ、即ち、高品質のハイパーボリックタンジェント（ｔａｎｈ）形から逸れる電流シグネチャを示すことが予想される。従って、簡単な合格／不合格試験手順がシグネチャを比較することによって導入される。故障診断が望まれるならば、故障辞書データベースが構築され、次に、試験された電流シグネチャがこのデータベース内のシグネチャと照合される。
【００２５】
図３は、統計的なプロセス変動を考慮した低雑音増幅器の電源電圧掃引に対する擬似電流シグネチャをグラフに表している。統計的なプロセス変動は、ダイ間の変動及びダイ内の変動を説明する。構造的試験は、回路が適切に設計され、プロセス変動に耐え得ることを前提としているので、電流シグネチャの許容範囲又は変動幅を適用することが可能である。換言すると、この変動幅の範囲内に収まる試験済みのシグネチャは、回路が正しく動作していることを示すので、プロセス変動を考慮することを可能にさせる。
【００２６】
図５は、種々の電源値に関する零入力電流の電圧利得に対する相関関係を表し、電源値毎にＩＤＤ許容範囲の限界を示すために役立つ。従って、本発明に係る方法は、この相関関係の図を使用して、窓の外側にあるか、又は、窓の縁の近くにあるパラメトリック故障を捉えるためにも使用することができる。
【００２７】
さらに、回路又は装置の一つ以上の選択されたノードの電圧は、故障補償範囲（ｃｏｖｅｒａｇｅ）を向上させるために、選択された電源毎に監視される。例えば、図１に示された典型的な回路を参照すると、この方法は、低雑音増幅器の出力で直流電圧を測定するステップを含む。目標仕様に応じて、これらのノードは、例えば、０．８Ｖの共通出力電圧レベルを保持する。故障（ブリッジ）の注入によって、一方又は両方のノードでこの値が増加又は減少する。
【００２８】
本発明の実施の一形態は、単なる一例として上述されているが、当業者には明白であるように、変形及び変更が特許請求の範囲に記載されているような本発明の意図から逸脱することなく上記実施の形態になされる。用語「備えている、含む（ｃｏｍｐｒｉｓｉｎｇ）」は他の要素又はステップの存在を除外せず、不定冠詞「ａ」又は「ａｎ」は複数を除外するものではなく、単一のプロセッサ又はその他のユニットが、請求項に記載された機能又は複数の手段を実現する。
【図面の簡単な説明】
【００２９】
【図１】低雑音増幅器の概略回路図である。
【図２】本発明の典型的な実施の一形態により得られる零入力電流シグネチャを概略的に表すグラフである。
【図３】典型的な低雑音増幅器のプロセス展開に伴う電流シグネチャを概略的に表すグラフである。
【図４】本発明の実施の一形態に係るＲＦ回路試験方法を説明する概略フローチャートである。
【図５】種々の電源電圧に関してＩＤＤＱの利得に対する相関関係を説明する図である。
【図１】
2007521475.tif 000003
【図２】
2007521475.tif 000004
【図３】
2007521475.tif 000005
【図４】
2007521475.tif 000006
【図５】
2007521475.tif 000007
【国際調査報告】
2007521475.tif 000008
2007521475.tif 000009
2007521475.tif 000010