(57)【要約】集積回路ヒューズであって、接合部で接するＰ型領域およびＮ型領域を基体内に含み、また、Ｐ型領域およびＮ型領域上の導電層、および導電層に対する回路接続部であって、ヒューズプログラム信号に応答して、前記接合部上の導電層を開放するために十分な電気エネルギーを与えるための前記回路接続部を含む、前記集積回路ヒューズである。集積回路ヒューズを製造する方法もまた提供される。
2007515072.tif 000002
【特許請求の範囲】
【請求項１】
集積回路ヒューズであって：
接合部で接する基体内のＰ型領域とＮ型領域；
Ｐ型領域とＮ型領域上の導電層；および
導電層に対する回路接続部であって、ヒューズプログラム信号に応答して、前記接合部において導電層を開放するために十分な電気エネルギーを与えるための前記回路接続部
を具備する、前記集積回路ヒューズ。
【請求項２】
Ｐ型領域、Ｎ型領域が、それぞれＰ型拡散、Ｎ型拡散を含む、請求項１に記載の集積回路ヒューズ。
【請求項３】
Ｐ型領域およびＮ型領域が、基体内のＮ−ｗｅｌｌに形成される、請求項１に記載の集積回路ヒューズ。
【請求項４】
導電層がケイ素化合物の層を含む、請求項１に記載の集積回路ヒューズ。
【請求項５】
導電層が金属を含む、請求項１に記載の集積回路ヒューズ。
【請求項６】
導電層がタングステンを含む、請求項１に記載の集積回路ヒューズ。
【請求項７】
導電層が、電気エネルギーが与えられると接合部を開放するように成形される、請求項１に記載の集積回路ヒューズ。
【請求項８】
接合部が０．５マイクロメートル以下の幅を有する、請求項１に記載の集積回路ヒューズ。
【請求項９】
回路接続部が、集積回路の供給電圧に対する接続部を含む、請求項１に記載の集積回路ヒューズ。
【請求項１０】
回路接続部が、接合部の反対側にある導電層に対する電気的接続部を含む、請求項１に記載の集積回路ヒューズ。
【請求項１１】
接合部上に遮蔽体をさらに具備する、請求項１に記載の集積回路ヒューズ。
【請求項１２】
集積回路ヒューズを製造する方法であって：
接合部で接する基体Ｐ型領域および基体Ｎ型領域を形成すること；
Ｐ型領域およびＮ型領域上に導電層を形成すること；および
ヒューズプログラム信号に応答して、前記接合部において導電層を開放するために十分な電気エネルギーを与えるために、前記導電層を電気エネルギー源に接続すること
を含む、前記方法。
【請求項１３】
Ｐ型領域、Ｎ型領域を形成することが、それぞれＰ型拡散、Ｎ型拡散を形成することを含む、請求項１２に記載の方法。
【請求項１４】
基体内においてＰ型拡散およびＮ型拡散をＮ−ｗｅｌｌに形成することを含む、請求項１３に記載の方法。
【請求項１５】
導電層を形成することが、ケイ素化合物の層を形成することを含む、請求項１２に記載の方法。
【請求項１６】
導電層を形成することが、金属の層を形成することを含む、請求項１２に記載の方法。
【請求項１７】
導電層を形成することが、タングステンの層を形成することを含む、請求項１２に記載の方法。
【請求項１８】
導電層を形成することが、所望のヒューズプログラム条件が提供されるように導電層の幅および厚さを制御することを含む、請求項１２に記載の方法。
【請求項１９】
導電層を形成することが、所望のヒューズプログラム条件が提供されるように導電層の形状を制御することを含む、請求項１２に記載の方法。
【請求項２０】
導電層を形成することが、所望のヒューズプログラム条件が提供されるようにマスキング層で導電層をパターン化することを含む、請求項１２に記載の方法。
【請求項２１】
導電層を形成することが、接合部にわたって最小幅が提供されるように導電層をパターン化することを含む、請求項１２に記載の方法。
【請求項２２】
導電層を形成することが、接合部にわたって電流密度が向上されるように導電層をパターン化することを含む、請求項１２に記載の方法。
【請求項２３】
導電層を接続することが、導電層を集積回路の供給電圧に接続することを含む、請求項１２に記載の方法。
【請求項２４】
導電層を接続することが、接合部の反対側にある導電層、Ｐ型領域およびＮ型領域に対する接続部を提供することを含む、請求項１２に記載の方法。
【請求項２５】
接合部上に遮蔽体を形成することをさらに含む、請求項１２に記載の方法。
【請求項２６】
集積回路ヒューズであって：
基体内においてＮ−ｗｅｌｌに形成され、接合部で接する、Ｐ型拡散およびＮ型拡散；
Ｐ型拡散およびＮ型拡散上のケイ素化合物の層；および
前記接合部の反対側にある、ケイ素化合物の層、並びにＰ型拡散およびＮ型拡散に対する回路接続部であって、ヒューズプログラム信号に応答して、前記接合部においてケイ素化合物の層を開放するのに十分な電気エネルギーを与える、前記回路接続部
を具備する、集積回路ヒューズ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の参照
本願は、２００３年１２月１７日に出願された仮出願６０／５３０，１４６号に基づく優先権を主張し、参照によりその全体が本明細書に組み込まれる。
【０００２】
発明の分野
本願は、集積回路の製造に関し、より具体的には、集積回路ヒューズおよび集積回路ヒューズを生産する方法に関する。
【背景技術】
【０００３】
発明の背景
多くの集積回路の設計は、大きなオンチップメモリアレイを含むものである。ディジタル信号プロセッサが一例である。産出速度を向上させるために、メモリアレイは、製造後に修復可能となるよう余剰な列および段を備えて製造される。単ビットの不具合は、不具合を含む段または列を交換することによって修復することができる。この修復は、問題のある段または列を動作不可とし、メモリアレイの代わりの段または列を動作可能とする集積回路ヒューズを使用して行うことができる。
【０００４】
また、集積回路ヒューズは、チップＩＤおよび／または回路パラメータなどチップの種々の特徴をプログラムするために使用されることもできる。アナログ集積回路のヒューズトリミングについては、たとえば１９９５年１月２４日付でＭｏｙａｌらに付与された米国特許５，３８４，７２７号および１９９５年５月２日付でＭｏｙａｌらに付与された米国特許５，４１２，５９４号に記載されている。
【０００５】
チップは、複数の集積回路ヒューズを含むことがある。このような集積回路ヒューズは、極めて小さい寸法を有すること、確実にとぶこと、また、２つの別個の理論状態を有することが望まれる。
従来技術の手法の１つは、金属製ヒューズを、金属の連続性を遮断するためレーザエネルギーを使用するようにプログラミングすることである。チップの修復のコストは、しばしば全体の製造コストの１０％に達するが、このコストは、修復が行われない場合における産出量の損失の大きさに対して許容可能となるように決定されている。
【０００６】
別の従来技術の手法は、金属表面層を有するポリシリコンリンクをヒューズに含めることである。ヒューズがプログラムされる場合、電流は金属層を通って流れ、金属移動（metal migration）および熱破裂を起こす。抵抗は、通常単位面積あたり２オームから３０オームまで変化し、およそ大きさの変化の単位で変化する。エネルギーの付与は、ポリシリコンが熱破裂を起こすまで続けられる。ポリシリコンの熱破裂に必要となる追加のエネルギーは、非常に大きい。また、開放状態における抵抗は、１０Ｋオームの範囲である。よって、ヒューズは完全には開放されていない。さらに、抵抗は時間経過により減少することがある。ポロシリコンヒューズについては、たとえば１９９９年１０月２６日付でＢｏｙｄらにより付与された米国特許５，９７３，９７７号、およびＤ．Ａｎａｎｄらによる「An On-Chip Self-Repair Calculation and Fusing Methodology」（IEEE Design & Test of Computersの２００３年９〜１０月号６７〜７５ページ）に記載されている。
【０００７】
従来技術の集積回路ヒューズは、それぞれ１または２以上の欠点を有していた。したがって、集積回路ヒューズおよび集積回路ヒューズの生産方法を改善する必要がある。
【発明の開示】
【０００８】
発明の概要
本発明の第１の観点によれば、集積回路ヒューズが提供される。集積回路ヒューズは、接合部で接するＰ型領域およびＮ型領域を基体内に含み、また、Ｐ型領域とＮ型領域上の導電層、および導電層に対する回路接続部であって、ヒューズプログラム信号に応答して、前記接合部において導電層を開放するために十分な電気エネルギーを与えるための前記回路接続部を含む。
【０００９】
本発明の第２の観点によれば、集積回路ヒューズを製造するための方法が提供される。この方法は、接合部で接する基体Ｐ型領域および基体Ｎ型領域を形成すること、Ｐ型領域およびＮ型領域上に導電層を形成すること、およびヒューズプログラム信号に応答して、前記接合部において導電層を開放するために十分な電気エネルギーを与えるために、前記導電層を電気エネルギー源に接続することを含む。
【００１０】
本発明をより理解するために、添付の図面を参照する。これらは、参照により本明細書に組み込まれる。
【００１１】
詳細な説明
本発明の第１の態様による集積回路ヒューズを図１および図２に示す。図１は断面図、図２は上面図である。Ｎ−ｗｅｌｌ１０をＰ型基体１２に形成する。Ｐ型領域２０およびＮ型領域２２をＮ―ｗｅｌｌ１０に形成する。Ｐ型領域２０とＮ型領域２２は、接合部２４で接している。Ｐ型拡散、Ｎ型拡散とそれぞれ呼ばれることもあるＰ型領域２０およびＮ型領域２２は、適切なドーパントイオンをイオン注入し、次いでドーパントイオンの拡散が起きるようにアニールして半導体ダイオードを形成することによって形成することができる。
【００１２】
導電層３０をＰ型領域２０およびＮ型領域２２上に形成し、とくに接合部２４を覆う。導電層３０は、金属または自己整合ケイ化反応（self-aligned silicide process）により形成される金属ケイ化物などの金属ケイ化物とすることができる。Ｐ型領域２０上の導電層３０を、接触部３２によって金属製相互連結ライン３４に接続する。金属製相互連結ライン３４、３８は、絶縁層４０によって基体１２から隔離されるパターン化された金属層の一部としてもよい。実際に実施する際には、電流輸送能を高めるために、金属相互連結ライン３４を複数の接触部３２によって導電層３０に接続し、また、金属相互連結ライン３８を複数の接触部３６によって導電層３０に接続してもよい。
【００１３】
図２に示すように、Ｐ型領域２０は、比較的大きな領域接触部分２０ａおよび比較的小さな接合部分２０ｂを含んでもよい。同様に、Ｎ型領域２２は、比較的大きな領域接触部分２２ａおよび比較的小さな接合部分２２ｂを含んでもよい。接合部分２０ｂおよび接合部分２２ｂは、接合部２４で接し、接合部２４の幅Ｗを画定する。
【００１４】
自己整合ケイ化反応にしたがって、金属ケイ化物をＰ型領域２０およびＮ型領域２２上に形成し、かつこれらの領域の外側には形成しないようにする。したがって、導電層（図１）は、接触部分２０ａ、２２ａ上に比較的大きな領域を有し、接合部分２０ｂ、２２ｂ上に比較的小さな領域を有する。この構成により、接触部２０ａ、２２ａ上の導電層３０に対する複数の接触部を設けることが可能になる。さらに、導電層３０は、接合部２４上において比較的小さく、後述するように、ヒューズがプログラムされるときに導電層３０が破裂しやすくなっている。電流が導電層３０を通過するとき、電流密度は、接合部２４上の小さい部分において最大となり接合部２４上の導電層３０を破裂させる傾向がある。
【００１５】
図１および図２の集積回路ヒューズの等価回路を図３に示す。レジスタ６０およびレジスタ６２は、Ｐ型領域２０およびＮ型領域２２上の導電層３０の抵抗をそれぞれ表す。可変レジスタ６４は、接合部２４上の導電層３０の抵抗を表す。ダイオード７０は、Ｐ型領域２０とＮ型領域２２の間の接合部２４におけるダイオードに対応する。レジスタ７２およびレジスタ７４は、Ｐ型領域２０およびＮ型領域２２の大部分の抵抗をそれぞれ表す。さらに図３が示すように、レジスタ６２およびレジスタ７４を供給電圧Ｖｄｄに接続してもよく、レジスタ６０およびレジスタ７２をトランジスタスイッチ８０に接続してもよい。トランジスタスイッチ８０は、ヒューズプログラム信号に応答して、レジスタ６０およびレジスタ７２をグラウンドなどの参照電圧に接続してもよい。再び図１を参照して、供給電圧Ｖｄｄを金属製相互接続ライン３８に接続してもよく、また、トランジスタスイッチ８０を金属製相互接続ライン３４に接続してもよい。
【００１６】
使用の際には、図１〜３の集積回路ヒューズは、閉止状態で製造し、また、不可逆的に開放状態にプログラムしてもよい。閉止状態において、電流は、金属製相互接続ライン３８から導電層３０を通って金属製相互接続ライン３４に流れる。開放状態において、ヒューズは、ダイオード７０に逆バイアスがかかるときに、金属製相互接続ライン３８と金属製相互接続ライン３４との間に高い電気抵抗を有する。図１〜３のヒューズは、金属移動および破裂を起こすよう電流を十分に導電層３０を通過させることによってプログラムする。これは、ヒューズプログラム信号をトランジスタスイッチ８０に与えることによって行ってもよく、これによって電流が導電層３０を通って流れるように導電層３０およびＰ型領域２０がグラウンドに接続される。導電層３０は、図２に示すように接合部２４上で比較的狭いので、金属は、接合部２４上で破裂する。このため、Ｐ型領域２０およびＮ型領域２２が残り、通常１００Ｋオームの範囲の高い抵抗を有する逆バイアスされたダイオード７０（図３）として作用する。
【００１７】
これから本発明の態様による集積回路ヒューズの例を説明する。Ｐ型領域２０は、不純物原子を毎立方センチメートル（ｃｍ）１０１５〜１０２０の範囲のドープで注入することによって形成することができる。Ｎ型領域２２は、毎立方ｃｍ１０１５〜１０２０の範囲でドープを有する不純物原子を注入することによって形成することができる。Ｐ型領域２０およびＮ型領域２２は、２００オングストロームの桁の深さを有することができ、また、接合部２４の幅Ｗは、０．１〜０．５マイクロメートル（μｍ）の範囲とすることができる。導電層３０は、１０〜１００オングストロームの範囲の厚さを有するタングステンとすることができる。導電層３０のための他の適切な物質には、チタン、プラチナおよびパラジウムが含まれる。これらのパラメータは、例示のために与えられるのであって、本発明の範囲について限定を加えるものではない。
【００１８】
本発明が任意で備える特徴を図１に示す。熱的遮蔽体５０を接合部２４上に配置してもよい。熱的遮蔽体は、金属層、たとえば集積回路の金属相互接続層のパターン化された領域などである。遮蔽体５０は、低いエネルギーでの破裂を促進するために、熱をヒューズにとって局所的領域に閉じ込めることを助ける。また、遮蔽体５０は、集積回路の上の層を破裂するヒューズの熱から保護する役割も果たす。
【００１９】
本発明の第２の態様による集積回路ヒューズを図４および図５に示す。図４は、上面図、図５は断面図である。Ｐ型領域１２０およびＮ型領域１２２は、Ｎ−ｗｅｌｌ１１０内に形成する。Ｐ型領域１２０およびＮ型領域１２２は、接合部１２４で接する。図１〜３で示した態様とは対照的に、Ｐ型領域１２０およびＮ型領域１２２は、比較的小さい接合部分を含まない。その代わりに、Ｐ型領域１２０およびＮ型領域１２２は、その全幅に沿って接し、強固なＰＮ接合部を提供する。
【００２０】
図４および図５の態様において、Ｐ型領域１２０およびＮ型領域１２２を覆う導電層１３０の大きさおよび形状は、パターン化されたマスキング層によって定められる。ＲＰＯとして知られるマスキング層は、ケイ化物導電層１３０のパターン化のために使用することができる。図４において、導電層１３０によって覆われない領域を定めるマスク部分１４０、１４２によってマスキング層を示す。図４に示すように、マスク部分１４２は、接合部１２４上の頂点１４６に向かってテーパ形状とし、マスク部分１４４は、接合部１２４上の頂点１４８に向かってテーパ形状とする。マスク部分１４２、１４４の外側の領域は、導電層１３０によって覆われた領域を定める。したがって、ピーク１４６とピーク１４８の間の間隔は、接合部１２４上の導電層１３０の幅Ｗを定めている。マスク部分１４２、１４４のテーパ部は、導電層１３０が接合部１２４上において最小の幅Ｗを有するようにしてなる。結果として、電流が導電層１３０を通って流れるとき、電流密度は、接合部１２４上の最も小さい領域において最大となり、導電層１３０は、接合部１２４上で破裂する傾向をもつ。
【００２１】
導電層１３０の大きさおよび形状は、マスク部分１４２、１４４の大きさおよび形状を制御することによって制御可能であることを理解されたい。よって、たとえば頂点１４６と頂点１４８の間の間隔やマスク部分１４２、１４４のテーパ部は、可変でもよい。さらに、テーパ部は、線形でも非線形でもよい。
【００２２】
実際の集積回路は、本明細書に示し、説明したタイプの集積回路ヒューズを任意の数含みうることを理解されたい。ヒューズは、所望の機能を備えるために他の回路と組み合わされる。
【００２３】
現時点において本発明の好適な態様と考えられるものが示され、説明されたが、当業者が添付した特許請求の範囲によって定まる本発明の範囲を逸脱することなく、変更および改変をなしうることは自明である。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の態様による集積回路ヒューズの簡略断面図である。
【図２】図１の集積回路ヒューズの上面図である。
【図３】図１および図２の集積回路ヒューズと等価の回路を説明する概略図である。
【図４】本発明の第２の態様による集積回路の上面図である。
【図５】図４の集積回路ヒューズ断面図である。
【図１】
2007515072.tif 000003
【図２】
2007515072.tif 000004
【図３】
2007515072.tif 000005
【図４】
2007515072.tif 000006
【図５】
2007515072.tif 000007
【国際調査報告】
2007515072.tif 000008
2007515072.tif 000009
2007515072.tif 000010