(57)【要約】統合センサデバイス及び該デバイスを製造する方法は、半導体基板のＭＯＳ回路と、配線導体を有する配線層と、絶縁誘電体とからなり、前記配線層は基板上に設けられてＭＯＳ回路を相互接続し、前記配線層には配線誘電体に埋め込まれた電極を有するセンサが組み込まれ、かつＭＯＳ回路はセンサ電極からの信号を処理するためのプロセッサを有する。
2007535662.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けられたＭＯＳ回路と、
配線導体及び絶縁誘電体を有し、前記基板上に設けられて前記ＭＯＳ回路を相互接続する配線層とを備え、
前記配線層には、配線誘電体に埋め込まれた電極を有するセンサが組み込まれ、かつ
前記ＭＯＳ回路が前記センサ電力からの信号を処理するためのプロセッサを有する統合センサデバイス。  
【請求項２】
前記センサが、検出されるガスまたは湿度の入口のための多孔質酸化物からなる請求項１に記載の統合センサデバイス。
【請求項３】
前記多孔質酸化物が炭素ドープドＳｉＯ２である請求項２に記載の統合センサデバイス。
【請求項４】
前記センサが容量型センサである請求項１乃至３のいずれかに記載の統合センサデバイス。
【請求項５】
前記センサが前記センサ電極上にパシベーション層を有する請求項４に記載の統合センサデバイス。
【請求項６】
前記多孔質酸化物が前記パシベーション層上にデポジションされ、かつ前記ＭＯＳ回路が前記電極間の辺縁磁場における変化を検出する請求項５に記載の統合センサデバイス。  
【請求項７】
前記配線層間にエッチストップ層を有し、かつ前記パシベーション層がエッチストップ材料と同じ組成からなる請求項５または６に記載の統合センサデバイス。
【請求項８】
前記パシベーション層がＳｉ３Ｎ４の組成からなる請求項７に記載の統合センサデバイス。
【請求項９】
前記パシベーション層が前記検出電極上に凹部を設けられている請求項５乃至８のいずれかに記載の統合センサデバイス。
【請求項１０】
前記凹部に多孔質酸化物膜が設けられている請求項９に記載の統合センサデバイス。
【請求項１１】
前記多孔質酸化物が前記電極間に配置されかつ露出している請求項１乃至４のいずれかに記載の統合センサデバイス。
【請求項１２】
前記ＭＯＳ回路が垂直寸法において前記センサのすぐ下側にある請求項１乃至１１のいずれかに記載の統合センサデバイス。
【請求項１３】
前記ＭＯＳ回路が温度センサを有する請求項１乃至１２のいずれかに記載の統合センサデバイス。
【請求項１４】
前記温度センサがＰＮＰトランジスタからなる請求項１３に記載の統合センサデバイス。
【請求項１５】
前記ＭＯＳ回路が、前記ガスまたは湿度センサからのガスまたは湿度信号と前記温度センサからの温度信号との両方を処理して拡張出力を供給するためのマイクロコントローラを有する請求項１３または１４に記載の統合センサデバイス。
【請求項１６】
前記拡張出力が温度補正したガスまたは湿度読取り値である請求項１５に記載の統合センサデバイス。
【請求項１７】
前記センサが前記センサ電極上にデポジションされたポリイミドを有する請求項１に記載の統合センサデバイス。
【請求項１８】
前記ＭＯＳ回路が、前記センサ電極と前記プロセッサとの間を接続するＡ／Ｄ変換器を有する請求項１乃至１７のいずれかに記載の統合センサデバイス。
【請求項１９】
前記Ａ／Ｄ変換器が、能動型Ａ／Ｄ変換器コンデンサを取り巻く定数トポグラフィを有するダミーコンデンサのアレイを有する請求項１８に記載の統合センサデバイス。
【請求項２０】
発光ダイオードを更に備える請求項１乃至１９のいずれかに記載の統合センサデバイス。
【請求項２１】
前記ダイオードが、前記センサ電極の側方に下層側配線層へのディープトレンチで形成されている請求項２０に記載の統合センサデバイス。
【請求項２２】
光検出ダイオードを備える請求項１乃至２１のいずれかに記載の統合センサデバイス。
【請求項２３】
前記ダイオードが、前記センサ電極の側方に下層側配線層のディープトレンチに設けられている請求項２２に記載の統合センサデバイス。
【請求項２４】
前記ＭＯＳ回路がワイヤレストランシーバを有する請求項１乃至２３のいずれかに記載の統合センサデバイス。
【請求項２５】
前記ワイヤレストランシーバがネットワークの他のノードとの通信用のものであり、かつ干渉の検出時に低周波数チャネルスイッチングスキームに従ってチャネル周波数を切り換えるための手段を有する請求項２４に記載の統合センサデバイス。
【請求項２６】
配線層が低ノイズ増幅器を有する請求項２４または２５に記載の統合センサデバイス。
【請求項２７】
前記低ノイズ増幅器が導体の下側の歪みシリコン領域からなる請求項２６に記載の統合センサデバイス。
【請求項２８】
前記歪みシリコンが前記基板上の第５または第６配線層にある請求項２３に記載の統合センサデバイス。
【請求項２９】
前記センサが、前記デバイスの上面のパッド間を接続する検出素子からなる請求項１乃至２８のいずれかに記載の統合センサデバイス。
【請求項３０】
前記素子がガス検出薄膜である請求項２９に記載の統合センサデバイス。
【請求項３１】
前記素子が酸化錫の組成からなる請求項３０に記載の統合センサデバイス。
【請求項３２】
前記素子が音声を検出し、かつ前記ＭＯＳ回路が前記素子からの信号を処理するためのオーディオプロセッサを有する請求項２９に記載の統合センサデバイス。
【請求項３３】
請求項１乃至３２のいずれかに記載のセンサデバイスを製造する方法であって、
前記基板に前記ＭＯＳ回路を組み立てる工程と、
前記ＭＯＳ回路を相互接続する配線設計に従って連続組立てサイクルで前記配線層を組み立てる工程と、
最後の配線層に前記センサ電極及び誘電体を組み立てる工程とからなる方法。
【請求項３４】
最上部の前記配線層の上にパシベーション層をデポジションする工程を更に有する請求項３３に記載の方法。
【請求項３５】
前記各配線層の誘電体からなる各層の上にエッチストップ層をデポジションする工程と、前記最上部配線層の誘電体の上にエッチストップ材料をデポジションして前記パシベーション層を設ける工程とを備える請求項３４に記載の方法。
【請求項３６】
下層側配線層に誘電体として多孔質酸化物を設け、かつ上層側配線層に誘電体として規則的酸化物を用いる請求項３３乃至３５のいずれかに記載の方法。
【請求項３７】
上層側配線層に歪み低ノイズ増幅器がデポジションされ、前記増幅器が歪みシリコン領域からなる請求項３３乃至３６のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
電子産業における主要な推進力の１つはより大きな機能の統合を実現したいという要望であり、それによって生産がより自動化されかつ単位当たりのコストが低減する。当然ながら、寸法の小型化及びより高い回路密度という追加の利益がある。最も重要なことは、バッテリの適用に関し、一般により高い集積化は、寄生容量の減少によって、より低出力になるということである。
【０００２】
しかしながら、センサの分野では、特にワイヤレスセンサにおいて、マイクロコントローラ、Ａ／Ｄ変換器（ＡＤＣ）、メモリ、ＲＦトランシーバ、及びセンサ素子を１つの統合センサデバイスに統合する際に遭遇する問題のために、より大きな集積化が遅れている。これらの問題は、様々な素子について材料プロセシングが一致しないために生じている。例えば、センサ素子は従来セラミック又はガラス基板上に製造され、シリコン上で容易に集積化することができない。ＲＦトランシーバは一般にバイポーラトランジスタから作られ、これはＣＭＯＳのような他の技術と統合することが困難である。また、多くのＣＭＯＳ高分解能ＡＤＣは、poly-polyコンデンサを用いて作られ、これは基板寄生、歪、不適当な組合せの影響を受ける。また、ＩＣ処理で使用されるアルミニウムのメタライズは腐食し易く、従ってある種のセンサ用途への実用性を制限している。
【０００３】
米国特許第６７２４６１２号及び米国特許第６６９０５６９号明細書は、電子部品及び容量型電極であるセンサ部品の双方を有するセンサデバイスが記載されている。しかしながら、この電極はプラチナ又は金の被覆と、湿度検出用の誘電体としてポリマーのデポジションとが必要である。この加工は、大量生産の半導体プロセスを施すことができない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、これらの問題を解決することを目的とする。
【課題を解決するための手段】
【０００５】
本発明によれば、半導体基板に設けられたＭＯＳ回路と、
配線導体及び絶縁誘電体を有し、前記基板上に設けられて前記ＭＯＳ回路を相互接続する配線層とを備え、
前記配線層には、配線誘電体に埋め込まれた電極を有するセンサが組み込まれ、かつ
前記ＭＯＳ回路が前記センサ電力からの信号を処理するためのプロセッサを有する統合センサデバイスが提供される。
【０００６】
或る実施例では、前記センサが、検出されるガスまたは湿度の入口のための多孔質酸化物からなる。
【０００７】
別の実施例では、前記多孔質酸化物が炭素ドープドＳｉＯ２である。
【０００８】
更に別の実施例では、前記センサが容量型センサである。
【０００９】
或る実施例では、前記センサが前記センサ電極上にパシベーション層を有する。
【００１０】
別の実施例では、前記多孔質酸化物が前記パシベーション層上にデポジションされ、かつ前記ＭＯＳ回路が前記電極間の辺縁磁場における変化を検出する。
【００１１】
更に別の実施例では、前記配線層間にエッチストップ層を有し、かつ前記パシベーション層がエッチストップ材料と同じ組成からなる。
【００１２】
或る実施例では、前記パシベーション層がＳｉ３Ｎ４の組成からなる。
【００１３】
別の実施例では、前記パシベーション層が前記検出電極上に凹部を設けられている。
【００１４】
更に別の実施例では、前記凹部に多孔質酸化物膜が設けられている。
【００１５】
或る実施例では、前記多孔質酸化物が前記電極間に設けられかつ露出している。
【００１６】
別の実施例では、前記ＭＯＳ回路が垂直寸法において前記センサのすぐ下側にある。
【００１７】
更に別の実施例では、前記ＭＯＳ回路が温度センサを有する。
【００１８】
或る実施例では、前記温度センサがＰＮＰトランジスタを有する。
【００１９】
別の実施例では、前記ＭＯＳ回路が、前記ガスまたは湿度センサからのガスまたは湿度信号と前記温度センサからの温度信号との両方を処理して拡張出力を供給するためのマイクロコントローラを有する。
【００２０】
更に別の実施例では、前記拡張出力が温度補正したガスまたは湿度読取り値である。
【００２１】
或る実施例では、前記センサがセンサ電極の上にデポジションされたポリイミドを有する。
【００２２】
別の実施例では、前記ＭＯＳ回路が、前記センサ電極と前記プロセッサとの間を接続するＡ／Ｄ変換器を有する。
【００２３】
更に別の実施例では、前記Ａ／Ｄ変換器が、能動型Ａ／Ｄ変換器コンデンサを取り巻く定数トポグラフィを有するダミーコンデンサのアレイを有する。
【００２４】
或る実施例では、更に発光ダイオードを備える。
【００２５】
別の実施例では、前記ダイオードが、前記センサ電極の側方に下層側配線層へのディープトレンチで形成されている。
【００２６】
更に別の実施例では、前記デバイスが光検出ダイオードを有する。
【００２７】
或る実施例では、前記ダイオードが、前記センサ電極の側方に下層側配線層のディープトレンチに設けられている。
【００２８】
別の実施例では、前記ＭＯＳ回路がワイヤレストランシーバを有する。
【００２９】
更に別の実施例では、前記ワイヤレストランシーバがネットワークの他のノードとの通信用のものであり、かつ干渉の検出時に低周波数チャネルスイッチングスキームに従ってチャネル周波数を切り換えるための手段を有する。
【００３０】
或る実施例では、配線層が低ノイズ増幅器を有する。
【００３１】
別の実施例では、前記低ノイズ増幅器が導体の下側の歪みシリコン領域からなる。
【００３２】
更に別の実施例では、前記歪みシリコンが前記基板上の第５または第６配線層にある。
【００３３】
或る実施例では、前記センサが、前記デバイスの上面のパッド間を接続する検出素子からなる。
【００３４】
別の実施例では、前記素子がガス検出薄膜である。
【００３５】
更に別の実施例では、前記素子が酸化錫の組成を有する。
【００３６】
或る実施例では、前記素子が音声を検出し、かつ前記ＭＯＳ回路が前記素子からの信号を処理するためのオーディオプロセッサを有する。
【００３７】
本発明の別の側面では、上述したいずれかの実施例からなるセンサデバイスを製造する方法であって、
前記基板に前記ＭＯＳ回路を組み立てる工程と、
前記ＭＯＳ回路を相互接続する配線設計に従って連続組立てサイクルで前記配線層を組み立てる工程と、
最後の配線層に前記センサ電極及び誘電体を組み立てる工程とからなる方法が提供される。
【００３８】
或る実施例では、前記方法が、最上部の前記配線層の上にパシベーション層をデポジションする工程を更に有する。
【００３９】
別の実施例では、前記方法が、前記各配線層の誘電体からなる各層の上にエッチストップ層をデポジションする工程と、前記最上部配線層の誘電体の上にエッチストップ材料をデポジションして前記パシベーション層を設ける工程とを備える。
【００４０】
更に別の実施例では、下層側配線層に誘電体として多孔質酸化物を設け、かつ上層側配線層に誘電体として規則的酸化物を用いる。
【００４１】
或る実施例では、上層側配線層に歪み低ノイズ増幅器がデポジションされ、前記増幅器が歪みシリコン領域からなる。
【発明を実施するための最良の形態】
【００４２】
以下に、添付図面を参照しつつ、単なる実施例として以下に詳細に記載される実施態様から本発明をより明確に理解することができる。
【００４３】
ガス／湿度センサの実施例
図１に関し、単一チップワイヤレスセンサ１は、送受信インタフェース３によってワイヤレスアンテナ４と接続されたマイクロコントローラ２を有する。マイクロコントローラ２はまた、８ｋＢのＲＡＭ５、ＵＳＢインタフェース６，ＲＳ２３２インタフェース８，６４ｋＢフラッシュメモリ９、及び３２ｋＨｚ水晶１０と接続されている。この実施例では、デバイス１が湿度及び温度を感知し、湿度センサ１１が１８ビットΣΔＡ／Ｄ変換器１２によってマイクロコントローラ２と接続され、かつ温度センサ１３が１２ビットＳＡＲ・Ａ／Ｄ変換器１４によってマイクロコントローラ２と接続されている。
【００４４】
デバイス１は、単一のプロセスで製造される単一統合チップであり、電子部品及びセンサ部品双方が、統合プロセスで電子部品及びセンサ部品双方を実現するのに適用される、標準的なＣＭＯＳプロセス技術を用いて製造される。
【００４５】
次に、この製造工程２０を図２、図３（ａ）、（ｂ）及び（ｃ）を参照して説明するが、その工程は２１〜２７を含んでいる。
【００４６】
２１、フロントエンド処理
シリコンからなる基板４１をＣＭＯＳプロセッシングにおいてよく知られるように、ＣＭＯＳウェル、絶縁酸化、ポリシリコン及び注入で処理してＭＯＳ部品を形成する。また、前記基板には、温度検出ＰＮＰプランジスタを形成してセンサ１３を提供する。
【００４７】
２２、下層側の配線及び誘電体のデポジション
第１、第２及び第３配線層４２を形成する。これには、３サイクルの多孔質低Ｋ二酸化シリコン誘電体４２（ａ）の化学蒸着法（ＣＶＤ）のデポジション、及び配線トラック４２（ｂ）を設けるエッチング及び銅めっき処理が含まれる。各サイクルは、次のサイクルにおけるエッチングの範囲を制限するために、エッチストップ層４２（ｃ）のデポジションで終わる。エッチストップ材料は窒化シリコンＳｉ３Ｎ４である。各サイクルの前記二酸化シリコン、配線金属、及びエッチストップが、最初の配線３層積層体４２を形成する。低Ｋ誘電体を用いることによって、部品間で信号をより高速で転送するための低い静電容量が可能となる。
【００４８】
２３、上層側配線及びＣＶＤ誘電体のデポジション
第４及び第５配線層４３を形成する。更に２サイクルの誘電体のデポジション及び金属配線のめっきが行われる。しかしながら、これらの２サイクルでは、前記誘電体がより強い構造強度のために「規則的」ＳｉＯ２（非多孔質）であり、下層側の配線層４２における多孔質誘電体の機械的強度の弱さを消している。同様に、これらのサイクルには標準的なＣＭＯＳ技術が含まれる。
【００４９】
第５配線層は、即座の温度のモニタリングによって湿度センサ１１を瞬間的に加熱しかつ清掃するために内部温度モニタを備えた加熱素子４３（ｂ）を有する。また、前記第４及び第５配線層の成長の一部分として、前記工程はコンデンサ上部金属（ＣＴＭ）のための薄い金属めっきを追加し、それらの間に薄層（０．０４μｍ）のＳｉＯ２誘電体を設けて、両方の前記Ａ／Ｄ変換器のための混合信号金属−絶縁体−金属（ＭＩＭ）コンデンサを形成する。
【００５０】
２４、ＳｉＯ２のＣＶＤデポジション、検出層
配線／検出層４４を形成する。これは単に、先の配線及びめっきサイクルに続く次の繰り返し即ちサイクルであり、実際に誘電体は直前のサイクルに関するものと同じ「規則的な」ＳｉＯ２である。しかしながら、最上部配線層４４のめっき工程を構成する一部分として、湿度検出容量型交差指（電極）４５及び基準容量型交差指（電極）４６が形成される。前記交差指の寸法及び間隔は、用途に適するように選択される。この実施例では、交差指４５、４６が０．５μｍの間隔を有する。この構成が図３（ｂ）により明確に記載されている。酸化物誘電率Ｋｏｘ３．９を用いると、その結果得られる静電容量は次のようになる。
【００５１】
2007535662.tif 000003
【００５２】
実際の各容量型構造はおおよそボンディングパッドの寸法であり、各交差指は全長を４０００μｍとすることができる。金属膜厚が０．１μｍの場合、これによってセンサの容量は０．２７６ｐＦとなる。しかしながら、２つの近接した狭幅の導体間の容量は、フリンジング成分のために、単純な平行板での計算値よりも約１０％乃至３０％大きくすることができる。
【００５３】
２５、Ｓｉ３Ｎ４パシベーション層のデポジション
パシベーション層４８を、同様にＳｉ３Ｎ４からなる従来のエッチストップ層と類似した方法でＣＶＤによりデポジションする。しかしながら、パシベーション層４８は厚さが約３〜５μｍであり、デバイス１に対して物理的な保護及び湿度に対するバリアが与えられる。
【００５４】
２６、検出電極上のパシベーションのエッチング
検出電極４５上にあるパシベーション層４８の部分を９０％の深さまでエッチングして、前記検出電極の上に深さ約０．１μｍの薄いＳｉ３Ｎ４層４８（ａ）を残す。
【００５５】
２７、多孔質酸化物のＣＶＤデポジション
次に、最初の３層における誘電体として用いられるものと同じ材料を、工程２６で形成された凹部内にＣＶＤによりデポジションする。これは、大きな比面積を有する湿度検出膜４９である。ガス又は湿度の侵入によって、多孔質誘電体の誘電率に変化が生じる。これが、その下側に位置する検出電極４５の静電容量に変化を生じさせる。
【００５６】
上述した説明から、標準的なディープサブミクロンＣＭＯＳプロセッシング技術が用いられ、完全な統合製造を実現することが理解される。前記センサが、同じ誘電体及び配線金属層を用いて、前記チップの他の部分と同時に製造される。この「標準的ＣＭＯＳ」方法は、このセンサ１の大量製造可能性に非常に有利である。
【００５７】
この方法は従前、このようなセンサがポリマ、金又はプラチナのめっき及び／又は最新のＣＭＯＳウエハ製造工場において汚染と見なされる他の非標準的な材料を必要とすることになるとの認識から、明確に試みられたことがなかった。ＳｉＯ２を主成分とする組成における成長により静電容量を減少させることが、内部の格子構造をバラバラにする。これによりそれらは多孔質となり、かつ湿度又はガスの侵入を受け入れ可能になる。また、エッチストップ層を実現するＣＭＯＳプロセッシングの窒化シリコン（Ｓｉ３Ｎ４）をセンサ構造に用いて、統合デバイスを保護するバリア層として機能させる。上記実施例では、Ｓｉ３Ｎ４層が検出部品の上に設けられて、高湿度環境下でその侵入が電極を腐食させ得るような、検出される湿度の侵入に対するバリアとして機能する。従って、この検出は、以下に説明するように、スプリング作用（spring effect）の使用に基づくものである。
【００５８】
デバイス１の使用
使用時には、湿度が膜４９内に侵入することによって、その誘電率及び従って検出交差指４５間の辺縁磁場に影響を与える。これが図３（ｃ）に線５５によって示されている。これは、湿度が層４８の薄い部分４８（ａ）によって検出交差指４５間のスペースにアクセスすることを妨げられた場合でさえ発生する。
【００５９】
センサ１は、前記電極間の磁場のこのフリンジ成分５５に依存している。上述したように４０００μｍ、０．２７ｐＦの構造では、フリンジ成分が約２５〜５０ｆＦである。１８ビットΣΔＡ／Ｄ変換器（前記センサのすぐ下側）が近接しているために、辺縁磁場においてさえ、非常に小さい静電容量の変化を検出することができる。この変換器が図４に示されており、検出用の交差指４５がＣｓで、基準の交差指４６がＣｒである。これらの静電容量が、二次のオーバサンプル・シグマ−デルタ変調器の差動フロントエンドを形成し、センサ成分と変換器成分間の統合のレベルを示している。Ｖｒ及びＶｓによって、スケール及びオフセットの補償が得られる。非常に高い分解能が、デシメーションフィルタを用いて、秒毎のサンプルの数及びオーバサンプリング比を代わる代わる用いることによって達成される。
【００６０】
図５に関し、この実施例では、多孔質材料５０がパシベーション５１の上にデポジションされ（又は印刷され）、余分なエッチング工程を省略している。しかしながら、パシベーションの厚さが例えば約３μｍの場合には、センサコンデンサの交差指４５の間隔は、フリンジ容量成分が依然として全容量の可測比率を表示するために、約５μｍ又はそれ以上まで増加させなければならない。４０００μｍのセンサ構造の場合には、全容量が約２７ｆＦまで減少し、可変フリンジ成分が３〜５ｆＦの範囲になる。ここで、１％又は２％の湿度変化が、高度なオーバサンプル差動シグマ−デルタ高分解能変換器によって依然として検出可能な、１フェムトファラッドより小さい容量変化を生じさせる。また、１８ビットの分解能によって非常に大きな動的範囲が提供され、ウエハ毎に及びロット毎に酸化物及び孔寸法が異なる、大きく変化しかつ非線形な容量対湿度特性に対して前記変換器が容易に対応できるようにしている。
【００６１】
図６に関し、この実施例では、余分な加工工程を必要とすることなく、標準的なＣＭＯＳプロセシングが用いられる。シリコンチップ上の「応力除去」被膜として、ポリイミドをしばしば利用する。ポリイミドの配置は僅かにオーバサイズのボンディングパッド用マスクによって通常決定される。この実施例では、ポリイミドマスクが前記基準コンデンサの上からポリイミド６０を排除する追加の開口を有する。ポリイミドが多孔質であるため、前記検出コンデンサの上の部分が、静電容量対湿度の微小な変化を経験することになる。
【００６２】
図７に関し、この実施例では、多孔質低Ｋ酸化物誘電体が前記デバイスの全ての配線層で使用され、従ってセンサデバイスは容量型交差指７１間に多孔質低Ｋ誘電体７０を有する。前記センサ構造の上に開口する「ダミー」のボンディングパッドパシベーションを配置することによって、検出交差指７１の上の表面７２が、ボンディングパッドのエッチングの際に前記交差指間において湿度が前記誘電体に侵入するために露出する。これによって、検出容量型交差指７１を除いて、パシベーション７３が全面に残る。この実施例は、追加のマスクを必要とすることなく、標準的なＣＭＯＳプロセスを用い得るという利点がある。しかしながら、これは容量型交差指７１への湿度によるアクセスを可能にしている。しかしながら、多くの用途、例えば数分毎に１度、数ミリ秒で印加される数ミリボルトをセンサが経験するに過ぎない低湿度のオフィス環境では、問題ではない。
【００６３】
図８は、単一チップワイヤレスセンサを被包するための簡単なポッティング構造を示している。センサ１は、導電性接着剤８１によりバッテリ８０に接着され、かつ封止材８２が設けられている。前者は、検出部品の上の面積に何もないように用いられる。他の全ての面積は封止材８２により被包され、高湿度環境に連続的に露出された場合に腐食や電解劣化からチップ及びバッテリ端子を保護することに加えて、物理的な保護を与えている。ＲＦアンテナワイヤ８３を除いて、いずれの部分にも金属は露出していない。
【００６４】
別の実施例では、物理的な保護があまり重要でなく、かつ／又は温度変化に対する応答時間があまり重要でない場合に、封止材は設けられない。
【００６５】
温度センサ
上述した金属ヒータ温度センサ４３（ｂ）に加えて、基板ＰＮＰ温度センサ１３を同様に、図３（ａ）に示すように、基板４１の一体的な部分として成長させる。これは、ベースエミッタ接合の周知の−２．２ｍＶ／℃・Ｖｂｅ特性に依存する。１つのデバイスに湿度センサ及び温度センサを組み合わせることによって、マイクロコントローラによる拡張読取り値即ち露点の計算が可能である。これらは、マイクロコントローラ２及びフラッシュメモリ９と共に、スケーリング及びキャリブレーションのためにルックアップテーブルの使用を可能とし、０．５℃の範囲内までの精度を可能にする。
【００６６】
図９に関し、１２ビットＳＡＲ変換器１４が示されている。これは、前記ＰＮＰのＶｂｅ電圧、又は図示されるブリッジ構造の金属ヒータモニタの温度依存抵抗を測定する。前記変換器は次のように、校正回路無しで１２ビットの分解能を実現する。図１０に関し、コンバータ１４のコンデンサアレイが前記層の中央に配置され、かつ８つの類似するダミーアレイ９０により取り囲まれて、コンバータ１４における定数トポグラフィ及び優れた主要なアレイコンデンサのマッチングを保証している。前記アレイは結合コンデンサＣｃを介して７上位ビット及び５ビットサブＤＡＣに区分される。これが、７ｘ７μｍの小さい単位コンデンササイズと共に、アレイ全体の静電容量（Ｃｓ）を８ｐＦ付近に維持しており、これは図示するようにオンチップバッファ増幅器で効率よく駆動し得るのに十分小さく、かつ酸化物の厚さ又は他のプロセスパラメータにおける勾配による全体的な不一致が最小となるのに十分小さいものである。１００ｋＨｚのサンプリング周波数において、ｋＴ／Ｃノイズフィギュア（雑音指数）は、金属５（第５層）の上にある１２ビットＬＳＢのサイズより十分に低い１４０ｎＶであり、前記コンデンサは基板に対して非常に小さい寄生容量を有し、レシオ（ratioed）コンデンサのマッチングを簡単にしている。これらコンデンサの金属−絶縁物−金属（ＭＩＭ）構造の結果、低い電圧及び温度係数及び寄生抵抗が得られる。
【００６７】
フラッシュマイクロコントローラ
センサと同じチップ上に８ビットマイクロコントローラ２及び６４ＫＢフラッシュメモリ９とを有することによって、精度及び機能を大きく改善することができる。その理由は、様々な温度条件において実時間で連続的なキャリブレーション又は現場でのキャリブレーションが実現されるからである。また、このメモリの量は、ＩＥＥＥ８０２．１５．４プロトコル及びＺｉｇｂｅｅソフトウエアスタック全体を収容して、ビーコン、ピアツーピア、星形及び網目状ネットワーク、最新のワイヤレスセンサネットワークの主要な条件を実行するのに十分である。オンチップレギュレータが、酸化物薄膜最小ジオメトリのデバイス上に組み立てられたマイクロコントローラ、メモリブロック及びワイヤレスＲＦトランシーバの大部分に給電される１．２Ｖを発生する。
【００６８】
より低い出力を容易にするために、時間インターバルカウンタ及び前記マイクロコントローラの割込み論理の一部分を、図１に示すように酸化物薄膜の３．３Ｖトランジスタ上で実行する。これは、前記レギュレータが、前記チップがスリープモード又は電源オフモードにあるときオフに切り替えることができ、前記レギュレータのＤＣバイアス電流を排除できることを意味している。前記３Ｖトランジスタの閾値下漏れ電流がほとんど０であることと共に、これによって大幅な出力の節約及びバッテリ寿命の延長が得られる。電源オフから目覚めると、前記マイクロコントローラは、前記センサ、変換器、及び無線トランシーバを順に動作させることによって、ノイズ及び基板のクロストークの低減を実現する。
【００６９】
次に、ワイヤレストランシーバ及び特にその低ノイズ増幅器（ＬＮＡ）について考えると、ＬＮＡは余分の低出力及び低ノイズ動作を有するように設計される。これは、第５又は第６層上の銅コイルと、フロントエンドＬＮＡのための歪シリコンＭＯＳデバイスの使用とによって可能である（図１２を参照）。この図は、シリコン−ゲルマニウム１００の薄膜を示しており、その上には薄い歪シリコン層１０１が設けられ、規則的なシリコンよりもキャリア移動度が高くなっている。ポリシリコンゲート１０２が前記歪シリコン領域にチャネルを形成する。しかしながら、トランジスタ電流の大部分は、ゲルマニウムの移動度がより高いために、表面下のＳｉＧｅ領域を流れ、より低ノイズの動作及びより高いゲインが得られる。従って、前記ＬＮＡは同じゲインでより低い電流でバイアスすることができ、バッテリの出力を節約できる。銅はアルミニウムよりも低い抵抗値を有し、より高いＱ要素（その結果、より高い受信機ゲイン）が得られる。銅からなる第５層又は第６層はより厚く（抵抗値がより低く）、基板からより離れている（寄生容量が少ない）。
【００７０】
図１３に関し、ＲＦトランシーバ３の周波数選択が示されている。デバイス１は、ワイヤレスネットワークのノードの中の１つのノードを形成する。簡単なpoint-to-pointリンク又は星形もしくは網目状ネットワークとすることができる。固定周波数が全てのノードによって使用され、ワイヤレスインタフェース３によって干渉源を取り囲む低速周波数ホッピングスキームが提供される。これは、全てのノードによって最初に同じ周波数を用いて動作する。転送の失敗が干渉の可能性を示すと、前記ノードは、図１３に示すアルゴリズムに従って異なる周波数に移る。これに続いて全てのノードが同期する。全ノードは、周波数ホッピングスキームのホップシーケンスで事前でプログラムされて作動する。更に、それらは全部が同じチャネルに初期化されなければならず、それによって一般にインストール又はバッテリの交換後に「一緒にホップ」することができる。
【００７１】
より詳細に言えば、インストール（又はバッテリの交換）時に、インストールする者が手動で、例えばボタンを押すことによって、前記ノードを「初期化」モードにする。次に、前記ノードがその受信機上で切り替わり、例えばチャネル０上で、近くのノードの伝送（又はマスターのビーコン）に「聞き耳」を立てる。適当な時間、例えば数秒又は数分後に何も受信しない場合（電流チャネルが遮断されているため）には、順に次のチャネルに進み、再び待って聞く動作をする。結局、この手段によって、隣のノードからビーコン又はデータバケットを受信することになる。次にそのタイマを再同期させ、ホップインターバルのタイミングを要求し、前記シーケンスに参加し、次のホップ及び伝送期間までスリープする状態に行く。
【００７２】
この初期化方法は、前記ノードがインストール時に１度だけ最大出力の受信モードで「オン」状態にいなければならないことを意味している。次に、バッテリの１乃至３年の寿命について（前記８０２．１５．４基準で定義されるように）時間の９９．９％はスリープモードに戻ることができる。前記８０２．１５．４基準は約４分までのスリープ期間を許容しているので、前記ノードはこの時間の間最大出力の受信モードでいることができる。これは実際には、しかしながら、インストールする者がこの期間を知らないであろうから、起こりにくいことである。スペクトル分析器（又はハンドヘルトのワイヤレス「スニッファ」）を用いて、次のビーコン伝送が期限となる時を大まかに予測し、かつその直前に「初期化」ボタンを押すことができる。
【００７３】
図１４に関し、この図は低速ホッピングスキームの利用の一例を示している。これは、２つの建物１２０と１２５間で長距離（２００ｍ）リンク１１５上で（コンピュータ１２７にリンクされたゲートウエイノード１２６上に指向性１４ｄＢｉアンテナを用いて）使用される。ノード１２１の標準８０２．１５．４Ｚｉｇｂｅｅ固定チャネル星形ネットワークを第１の建物１２０内で実行する。これにより、マルチベンダで相互に作業可能なノードを星形ネットワークの工場監視アプリケーションにインストールすることができ、低速ホッピングアルゴリズムが、干渉の危険が大きい長距離限界リンクで使用される。
【００７４】
試験及びキャリブレーション
これは、従来、湿度センサでは困難であり、特別なパッケージの取扱い及び電気的接続と共に、湿度を制御した特別なチャンバを必要とする。
【００７５】
本発明では、湿度センサ全体が標準的なＣＭＯＳプロセスで組み立てられるので、ウエハを出荷する前に通常のウエハレベルのテストにおいて試験しかつ校正することができる。これは、ウエハプローブ及び工場テストの区域が一般に、例えば相対湿度４０％の正確な湿度レベルで行われることを利用している。この既知の値を、ソフトウエアの制御下で出力値を正しく校正する際に、前記マイクロコントローラにより後で使用するためにオンチップフラッシュＥＥＰＲＯＭメモリ内に格納することができ、又は前記チップのノンフラッシュＥＥＰＲＯＭバージョンに用いてポリヒューズをとばし、４０％ＲＨでセンサを構成するために使用することができる。この一点校正は、多くの用途、例えば一般に４０％である設定値の付近にあるオフィスの空調制御に十分である。より広範な湿度について高い精度が要求される場合には、第２の校正点が必要である。これは、例えば８５％ＲＨの封止されたチャンバ、又は乾燥窒素の防湿剤チャンバ（０．００１％ＲＨ）において、「２回目（second-pass）」のウエハプローブを行うことによって実現される。前記２回目のウエハ試験にはある程度の追加費用が必要であるが、それはパッケージベースでの試験よりも大幅に少ない。
【００７６】
ガスの検出
別の実施例では、図１５に示すように、酸化錫及び酸化鉄からなる薄膜１３０を、１８ビットシグマ−デルタＡ／Ｄ変換器１２の１つの差動コンデンサ１３２の位置でパシベーション１３１上にデポジションする。これらの酸化物は、ゾル−ゲルプロセスによって合成され、約１２０℃〜２００℃に加熱され、次にハイブリットインクジェットデポジションによってデポジションされる。前記薄膜は、前記センサ構造に間隔の小さい交差指を使用できることを意味しており、高分解能Ａ／Ｄ変換器は、小型のセンサ構造を使用でき、かつ室温での動作においても、依然として僅かな容量の変化を検出可能になることを意味している。
【００７７】
図１６は別の実施例を示しており、酸化鉄／酸化錫１４０が最上部の酸化物又はパシベーション１４１上にデポジションされるが、最上部金属層の電極１４２に直接接続されて、その値が１８ビット変換器によりブリッジ回路の一部分として決定されるレジスタを形成している。
【００７８】
図１５の酸化物１３０の代わりに異なる材料を用いることによって、デバイスのアーキテクチュア及び製造プロセスは、水素の検出のためにパラジウムを使用し、ＳＯ２、Ｈ２Ｓに対してジルコニア、ＮＯ２に対して軟質ポリ塩化ビニル、イソブタンに対してＷＯ３を用いるなどして、異なるガスを検出するように適合させることができる。いずれの場合にも、検出する材料の導電率及び誘電定数の双方が、侵入するガスにより、吸着、又は物理吸着、又は化学吸着によって変化する。従って、１５の実施例−容量型、及び１６の実施例−抵抗型−を交互に又はオンチップの密に集積化した高分解能変換器と共に用いて、非常に低ｐｐｍのガス濃度の測定を実現する。
【００７９】
オーディオセンサ
別の実施例では、音声を検出するために、図１６に示す構成に圧電ポリマを適用することができる。変換は、主に導電率の変化に基づいている。この場合には、ＭＯＳ回路層において、１８ビットＡ／Ｄ変換器を駆動するバッファを有するブリッジ回路を用いて、音声信号を捕捉する。
【００８０】
オーディオセンサ（マイクロフォン）は、例えばモータが動作中である場合、又は警報ベルが鳴っている場合に、それを「聞く」ために遠隔のワイヤレスノード上で有用な特徴である。ＩＥＥＥ８０２．１５．４の０．１％デューティサイクルのために、このオーディオ用の構成が必要であり、前記８０２．１５．４の２．４ＧＨｚ帯域において２５０Ｋｂ／ｓ最大データレートが、０．１％デューティサイクルにおいて２５０ｂ／ｓの持続する一定のデータレートに対応する。可変ビットレートのオーディオ圧縮ブロック（ＶＢＲ）を用いて１５：１又はそれより良い圧縮比を達成し、多くの産業上の低級なオーディオ条件に十分な、３．７５Ｋｂ／ｓの有効オーディオビットレートを達成する。
【００８１】
任意のセンサ
図１７に関し、前記デバイスは光学エミッタ１５０及び検出器１５１をも備えることができる。高指向性の深い異方性エッチングを通常のプロセッシングの最後に行って、６層又は７層の全ての誘電体を完全にエッチング除去し、フォトダイオード光センサ１５１、光子を収集して対応する電流を発生する大きなＰＮ接合、２００μｍ×５００μｍを露出させる。
【００８２】
また、前記エッチングは、本実施例においてこの特定の領域に前記基板の電気化学的エッチングによりプロセスの開始時に作成された多孔質シリコン領域１５０を出現させる。この中を電流が通ることによって、多孔質シリコンの周知の発光特性により、発光ダイオード（ＬＥＤ）として機能させることができる。前記多孔質領域の周囲に設けられた絶縁トレンチにより、前記基板へ漏れる電流を最少にし、かつ発光効率を改善することができる。
【００８３】
多孔質シリコンを形成する電気化学的エッチングは当業者に周知であり、いくつかのＣＭＯＳプロセスにおいて利用可能であるが、大部分のＣＭＯＳプロセスでは非標準的なものである。別のＬＥＤ構造は、ドープドポリマ有機発光デバイスである。ハイブリッドインクジェット印刷法を用いて図１６に示される方法で電極上に、例えばポリビニルカルバゾール（ＰＶＫ）膜であるパターン化された発光ドープドポリマ膜を直接デポジションする。
【００８４】
本発明は上述した実施例に限定されるものでなく、その構成及び詳細において様々に変化させることができる。例えば、アルミニウムのような、銅以外の導体を配線に用いることができる。また、前記センサデバイスは、無線又はマイクロコントローラ又はフラッシュメモリを持たない、「取り外した」バージョンのセンサ、「湿度対デジタル」センサチップとすることができる。この場合、Ａ／Ｄ変換及びセンサのキャリブレーションは、電圧基準回路及びコンデンサアレイにおいて様々なポリヒューズをとばすことによって達成される。試験はＡ／Ｄ変換器の全コードを試験する必要がなく、それによって試験を大幅に簡単化し、費用を低減できることに注意すべきである。また、以下の特徴のいくつか又はそれ以上の特徴を個別に又は上記実施例において説明した以外の方法及びデバイスに組み合わせて提供することができる。即ち、
−低ノイズ増幅器として歪シリコンの使用
−低周波数チャネルの選択／ホッピング
−コンデンサアレイを写したＳＡＲ
−多孔質シリコンＬＥＤ
−オーディオ圧電ポリママイクロフォンセンサ
−低デューティサイクルのオーディオ圧縮及び伝送
−マイクロコントローラの特徴。
【図面の簡単な説明】
【００８５】
【図１】本発明の単一チップワイヤレスセンサデバイスを示すブロック図。
【図２】前記デバイスを製造する工程を示すフロー図。
【図３】（ａ）図は前記デバイスの断面図、（ｂ）図は検出電極の平面図、及び（ｃ）図は電極間の辺縁磁場の範囲を示す図。
【図４】前記デバイスのＡ／Ｄ変換器の概略図。
【図５】別の実施例のセンサ部品を示す図。
【図６】別のセンサ部品を示す断面図。
【図７】別のセンサ部品を示す断面図。
【図８】最終的なパッケージングのためのポッティング構造を示す図。
【図９】センサデバイスの１２ビットＳＡＲ  Ａ／Ｄ変換器の回路図。
【図１０】ＳＡＲ変換器のコンデンサアレーの配置図。
【図１１】前記デバイスのマイクロコントローラを示すブロック図。
【図１２】前記デバイスの歪シリコントランジスタの表面下電流経路を示す断面図。
【図１３】ワイヤレストランシーバの周波数選択を示す図。
【図１４】本発明のデバイスの通信スキームを示す図。
【図１５】ガス検出デバイスの断面図。
【図１６】音声センサの概略断面図。
【図１７】ＬＥＤ及びフォトダイオードを有するデバイスの実施例の断面図。
【図３（ｂ）】
2007535662.tif 000004
【図８】
2007535662.tif 000005
【図１０】
2007535662.tif 000006
【図１６】
2007535662.tif 000007
【図１】
2007535662.tif 000008
【図２】
2007535662.tif 000009
【図３（ａ）】
2007535662.tif 000010
【図３（ｃ）】
2007535662.tif 000011
【図４】
2007535662.tif 000012
【図５】
2007535662.tif 000013
【図６】
2007535662.tif 000014
【図７】
2007535662.tif 000015
【図９】
2007535662.tif 000016
【図１１】
2007535662.tif 000017
【図１２】
2007535662.tif 000018
【図１３】
2007535662.tif 000019
【図１４】
2007535662.tif 000020
【図１５】
2007535662.tif 000021
【図１７】
2007535662.tif 000022
【国際調査報告】
2007535662.tif 000023
2007535662.tif 000024
2007535662.tif 000025