【事件の表示】
　特願２０１２−１７５３４８「静電チャックアセンブリ、その製造方法、および、プラズマ処理プロセスにおける電束均一性の改善方法」拒絶査定不服審判事件〔平成２５年１月２４日出願公開，特開２０１３−１６８１８〕について，次のとおり審決する。
【結　論】
　本件審判の請求は，成り立たない。
【理　由】
第１　手続の経緯
　本願は，２００６年（平成１８年）９月１５日（パリ条約による優先権主張外国庁受理２００５年９月３０日，米国）を国際出願日とする特願２００８−５３３４１７号の一部を平成２４年８月７日に新たな特許出願としたものであって，その主な手続の経緯は以下のとおりである。
　平成２４年　８月　９日　　：手続補正書の提出
　平成２４年　８月１４日　　：手続補正書の提出
　平成２５年　９月１２日付け：拒絶理由の通知
　平成２６年　２月　７日　　：意見書，手続補正書の提出
　平成２６年　３月１８日付け：拒絶理由の通知
　平成２６年　６月２４日　　：意見書，手続補正書の提出
　平成２６年１２月２４日付け：拒絶理由の通知
　平成２７年　７月　２日　　：意見書，手続補正書の提出
　平成２７年　８月２５日付け：最後の拒絶理由の通知
　平成２７年１１月３０日　　：意見書，手続補正書の提出
　平成２７年１２月２４日付け：平成２７年１１月３０日になされた手続補
　　　　　　　　　　　　　　　正の却下の決定，拒絶査定
　　　　　　　　　　　　　　　　　（謄本送達日平成２８年１月５日）
　平成２８年　５月　２日　　：審判請求書と同時に手続補正書の提出
第２　平成２８年５月２日になされた手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成２８年５月２日になされた手続補正（以下「本件補正」という。）を却下する。
［理由］
１　本件補正の内容
（１）本件補正後の特許請求の範囲
　本件補正により，特許請求の範囲の請求項１の記載は，次のとおり補正された（下線部は補正箇所である。）。
「プラズマ処理装置用の静電チャックアセンブリにおいて、
　第１表面と、第２表面とを有する導電支持体であって、前記第１表面が、前記プラズマ処理装置のＲＦ回路に当該導電支持体を接続するためのコネクタに対して、動作可能なように接続される導電支持体と、
　誘電材料を含む誘電材料層であって、前記導電支持体の前記第２表面に接触し、第１境界を形成する誘電材料層と、
　埋め込まれた極パターンと、第１表面と、半導体基板が載置される第２対向表面とを有する静電チャックセラミック層とを含み、
　前記静電チャックセラミック層の前記第１表面が
前記誘電材料層に
　前記誘電材料層が、当該静電チャックアセンブリの中心軸から当該静電チャックアセンブリの外縁部に向かって延び、前記誘電材料層が、前記導電支持体の前記第２表面の空洞内に埋められており、
　前記誘電材料層は、第１誘電材料の誘電率が第２誘電材料の誘電率と異なる少なくとも２つの誘電材料から形成され、又は、半径方向中心領域内の前記誘電材料層の誘電率が半径方向縁部領域内の前記誘電材料層の誘電率より低く、
　前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造を形成することを特徴とする静電チャックアセンブリ。」
（２）本件補正前の特許請求の範囲
　本件補正前の，平成２７年７月２日になされた手続補正による特許請求の範囲の請求項１の記載は次のとおりである。
「プラズマ処理装置用の静電チャックアセンブリにおいて、
　第１表面と、第２表面とを有する導電支持体であって、前記第１表面が、前記プラズマ処理装置のＲＦ回路に当該導電支持体を接続するためのコネクタに対して、動作可能なように接続される導電支持体と、
　誘電材料を含む誘電材料層であって、前記導電支持体の前記第２表面に接触し、第１境界を形成する誘電材料層と、
　埋め込まれた極パターンと、第１表面と、半導体基板が載置される第２対向表面とを有する静電チャックセラミック層とを含み、
　前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成し、
　前記誘電材料層が、当該静電チャックアセンブリの中心軸から当該静電チャックアセンブリの外縁部に向かって延び、前記誘電材料層が、前記導電支持体の前記第２表面の空洞内に埋められており、
　前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造を形成することを特徴とする静電チャックアセンブリ。」
２　補正の適否
　上記補正のうち，誘電材料層に係る補正は，補正前の請求項１に記載した発明を特定するために必要な事項である誘電材料層について，上記のとおり限定を付加するものであって，補正前の請求項１に記載された発明と補正後の請求項１に記載された発明の産業上の利用分野及び解決しようとする課題が同一であるから，平成１８年法律第５５号改正附則第３条第１項によりなお従前の例によるとされる同法による改正前の特許法（以下，「平成１８年改正前特許法」という。）第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで，補正後の請求項１に記載された発明（以下，「本件補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に適合するか否か）について以下に検討する。
（１）本件補正発明
　本件補正発明は，上記１（１）に記載したとおりのものである。
（２）引用例の記載事項
ア　引用例１
（ア）原査定の拒絶の理由で引用された，本願の優先日前に頒布された刊行物である，特開２００４−３６３５５２号公報（平成１６年１２月２４日出願公開。以下，「引用例１」という。）には，図面とともに，次の記載がある。
「【０００１】
　本発明は、被処理基板にプラズマ処理を施す技術に係わり、特に電極に高周波を印加してプラズマを生成する高周波放電方式のプラズマ処理装置ならびにプラズマ処理装置用の電極板およびその製造方法に関する。」
「【０００３】
　高周波放電方式のプラズマ処理装置は、処理容器または反応室内に上部電極と下部電極とを平行に配置し、下部電極の上に被処理基板（半導体ウエハ、ガラス基板等）を載置し、上部電極もしくは下部電極に整合器を介してプラズマ生成用の高周波電圧を印加する。この高周波電圧によって生成された高周波電界により電子が加速され、電子と処理ガスとの衝突電離によってプラズマが発生する。
【０００４】
　最近では、製造プロセスにおけるデザインルールの微細化につれてプラズマ処理に低圧下での高密度プラズマが要求されており、上記のような高周波放電方式のプラズマ処理装置では従来（一般に２７ＭＨｚ以下）よりも格段に高い高周波数領域（５０ＭＨｚ以上）の周波数を用いるようになってきている。しかしながら、高周波放電の周波数が高くなると、高周波電源から給電棒を通って電極背面に印加される高周波電力が表皮効果により電極表面を伝わって電極主面（プラズマと対向する面）のエッジ部から中心部に向って流れる。一様な電極主面上でエッジ部から中心部に向って高周波電流が流れると、電極主面の中心部における電界強度がエッジ部における電界強度よりも高くなって、生成されるプラズマの密度も電極中心部側が電極エッジ部側より高くなる。プラズマ密度の高い電極中心部ではプラズマの抵抗率が低くなり、対向する電極においても電極中心部に電流が集中し、プラズマ密度の不均一性がさらに強まる。」
「【０００６】
　しかしながら、上記のような高周波放電方式のプラズマ処理装置において、高周波電極の主面中心部を高抵抗部材で構成するものは、ジュール熱による高周波電力の消費（エネルギー損失）が多くなってしまう可能性がある。
【０００７】
　本発明は、かかる従来技術の問題点に鑑みてなされたもので、プラズマ密度の均一化を効率的に達成できる高周波放電方式のプラズマ処理装置およびプラズマ処理装置用の電極板を提供することを目的とする。
【０００８】
　本発明の別の目的は、本発明によるプラズマ処理装置用の電極板に静電チャックを一体に設ける構造を効率的に製作できる電極板製造方法を提供することにある。」
「【００２０】
　本発明の第３のプラズマ処理装置は、減圧可能な処理容器内に第１の電極を設け、前記処理容器内に高周波電界を形成するとともに処理ガスを流し込んで前記処理ガスのプラズマを生成し、前記プラズマの下で被処理基板に所望のプラズマ処理を施すプラズマ処理装置であって、前記第１の電極の主面に誘電体を設けて、前記第１の電極の中心部側における前記誘電体の厚さを電極エッジ部側における前記誘電体の厚さよりも大きくする。この装置構成においても、プラズマ生成用の高周波を第１の電極に印加することも可能であれば、他の電極たとえば平行平板型において第１の電極と対向する第２の電極に高周波を印加することも可能である。第１の電極に高周波を印加する場合は、第１の電極の主面と反対側の裏面から高周波を供給してよい。
【００２１】
　上記の装置構成においては、プラズマ空間側に対して相対的に電極中心部側のインピーダンスが大きく電極エッジ部側のインピーダンスが低いため、電極エッジ部側における高周波電界が強められる一方で電極中心部側の高周波電界が弱められ、これによって電界強度ないしプラズマ密度の均一性が改善される。
【００２２】
　上記の構成において、誘電体の好ましいプロファイルは、第１の電極の電極中心部側から電極エッジ部側に向って誘電体の厚さが次第に（より好ましくはアーチ型に）減少する構成である。また、電極中心部を含む第１の直径の内側で誘電体の厚さがほぼ一定である構成も好ましい。この場合、第１の直径の外側では、誘電体の厚さが、電極エッジ部側に向ってテーパ状に減少してもよく、あるいは第１の直径よりも大きい第２の直径の内側でほぼ一定であり、第２の直径の外側で電極エッジ部側に向ってテーパ状に減少するものであってもよい。誘電体の面積サイズは被処理基板のサイズに応じて任意に設定されてよいが、典型的にはほぼ同サイズに設定されてよい。つまり、誘電体の厚さが最小になるエッジ部の位置は、被処理基板のエッジ部と対向する位置付近に設定されてよい。また、良好な面内均一性を与える誘電体の誘電率と電極中心部における誘電体の厚さとの間に一定の相関関係があることから、使用する誘電体の誘電率に対応させて電極中心部における誘電体の厚さを設定すればよい。」
「【００３９】
　図１に、本発明の一実施形態によるプラズマ処理装置の構成を示す。このプラズマ処理装置は、ＲＩＥ型のプラズマエッチング装置として構成されており、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒型チャンバ（処理容器）１０を有している。チャンバ１０は保安接地されている。
【００４０】
　チャンバ１０内には、被処理基板としてたとえば半導体ウエハＷを載置する円板状の下部電極またはサセプタ１２が設けられている。このサセプタ１２は、たとえばアルミニウムからなり、絶縁性の筒状保持部１４を介してチャンバ１０の底から垂直上方に延びる筒状支持部１６に支持されている。筒状保持部１４の上面には、サセプタ１２の上面を環状に囲むたとえば石英からなるフォーカスリング１８が配置されている。」
「【００４２】
　サセプタ１２には、プラズマ生成用の高周波電源３２が整合器３４および給電棒３６を介して電気的に接続されている。この高周波電源３２は、所定の高周波数たとえば６０ＭＨｚの高周波電力を下部電極つまりサセプタ１２に印加する。なお、チャンバ１０の天井部には、後述するシャワーヘッド３８が接地電位の上部電極として設けられている。したがって、高周波電源３２からの高周波電圧はサセプタ１２とシャワーヘッド３８との間に容量的に印加される。
【００４３】
　サセプタ１２の上面には半導体ウエハＷを静電吸着力で保持するための静電チャック４０が設けられている。この静電チャック４０は導電膜からなる電極４０ａを一対の絶縁膜４０ｂ，４０ｃの間に挟み込んだものであり、電極４０ａには直流電源４２がスイッチ４３を介して電気的に接続されている。直流電源４２からの直流電圧により、クーロン力で半導体ウエハＷをチャック上に吸着保持することができる。」
　【図１】には，チャンバ１０内の下方にサセプタ１２が配置され，サセプタ１２は下方で給電棒３６及び整合器３４を介して高周波電源３２に接続しており，サセプタ１２の上面に誘電体４０ｂ，４０ｃ及び両誘電体に挟まれた電極４０ａとからなる静電チャック４０を介して半導体ウエハＷが載置されている事項が看取される。
「【００６０】
　図１０に、このプラズマエッチング装置においてサセプタ１２の上に静電チャック４０を一体に設ける構成例を示す。図示のように、サセプタ１２の主面上に、より正確には凸部７０および誘電体７２の上に静電チャック４０の下部絶縁膜４０ｂが形成され、下部絶縁膜４０ｂの上に電極膜４０ａが形成され、電極膜４０ａの上に上部絶縁膜４０ｃが形成される。」
　【図１０】には，凸部７０の上面及び誘電体７２の上面で形成されるサセプタ１２の主面と，静電チャック４０の下部絶縁膜４０ｂの下面とによって，境界が形成されている事項が看取される。
「【００６７】
　次に、図１２（ｄ）に示すように、サセプタ本体１２の主面全体に誘電体材料たとえばアルミナ（Ａｌ2Ｏ3）を溶射して、凸部７０の頂面よりも所定の高さ（Ｄ1：たとえば５０μｍ）に達する膜厚に誘電体膜（７２，４０ｂ）を形成する。
【００６８】
　次いで、図１２（ｅ）に示すように、サセプタ本体１２の主面全体にわたって誘電体膜４０ｂの上に静電チャック４０の電極膜４０ａの材料たとえばタングステン（Ｗ）を溶射して、所定膜厚（Ｄ3：たとえば５０μｍ）の電極膜４０ａを形成する。
【００６９】
　次いで、図１２（ｆ）に示すように、サセプタ本体１２の主面全体にわたって電極膜４０ａの上に誘電体材料たとえばアルミナを溶射して、静電チャック４０の上部絶縁膜４０ｃを所定の膜厚（Ｄ4：たとえば２００μｍ）に形成する。」
　【図１２】（ｄ）ないし（ｆ）には，サセプタ本体１２の主面上に，下部絶縁体膜４０ｂ，電極膜４０ａ，上部絶縁膜４０ｃを順に積層する事項が看取される。
「【００８４】
　図１９および図２０に、第３の実施例による電極の一構成例を示す。図１９はサセプタ１２に適用した構成例を示し、図２０は上部電極３８（正確には電極板５６）に適用した構成例を示す。この実施例では、電極の主面つまりプラズマ生成空間側の面（上部電極３８の場合は下面、サセプタ１２の場合は上面）に誘電体膜または誘電体層９０を設け、電極中心部における誘電体膜９０の膜厚を電極エッジ部における誘電体膜９０の膜厚よりも大きくなるように構成する。誘電体膜９０のおもて面（プラズマ生成空間側の面）は略面一になっている。この誘電体膜または誘電体層９０は、たとえばアルミナ（Ａｌ2Ｏ3）からなるセラミックをたとえばアルミニウムからなる電極基板に溶射することによって形成されてよい。
【００８５】
　かかる電極構造によれば、プラズマＰＺ側に対して相対的に電極中心部側のインピーダンスが大きく電極エッジ部側のインピーダンスが低いため、電極エッジ部側における高周波電界が強められる一方で電極中心部側の高周波電界が弱められ、電界強度ないしプラズマ密度の均一性が改善される。特に、図１９の構成例においては、電極１２の裏面側から表皮効果で主面側へ回った電流は誘電体膜９０に流れ込むと膜厚の小さい部分（誘電体層の薄い部分）からプラズマ側へ抜けやすいため、電極エッジ部側における高周波電力の放出とプラズマ密度を強めることができる。」
　【図１９】には，縦断面視において，中央が深く，端部が浅い曲面形状である凹部を上面に設けた電極１２と，当該凹部に埋込まれた誘電体膜９０とからなるサセプタであって，誘電体膜の上面は平坦であり，凹部を設けた電極上面と，当該電極上面に接する誘電体膜下面とによって境界が形成されている事項が看取される。
（イ）上記記載から，引用例１には，次の技術的事項が記載されている。
ａ　引用例１に記載された技術は，高周波放電方式のプラズマ処理装置に関するものであり（【０００１】），プラズマ密度の均一化を効率的に達成できる高周波放電方式のプラズマ処理装置およびプラズマ処理装置用の電極板を提供すること（【０００７】）とプラズマ処理装置用の電極板に静電チャックを一体に設ける構造を効率的に製作できる電極板製造方法を提供すること（【０００８】）とを目的としたものである。
ｂ　プラズマ処理装置の処理容器内に設けられた第１の電極の主面には誘電体を設けてあり，前記第１の電極の中心部側における前記誘電体の厚さを電極エッジ部側における前記誘電体の厚さよりも大きくする（【００２０】）と，電界強度ないしプラズマ密度の均一性が改善され（【００２１】），この誘電体の好ましいプロファイルは，第１の電極の電極中心部側から電極エッジ部側に向って誘電体の厚さが次第に（より好ましくはアーチ型に）減少する構成である。また，良好な面内均一性を与える誘電体の誘電率と電極中心部における誘電体の厚さとの間に一定の相関関係があることから，使用する誘電体の誘電率に対応させて電極中心部における誘電体の厚さを設定すればよい（【００２２】）。
ｃ　チャンバ内には，被処理基板としてたとえば半導体ウエハを載置する円板状の下部電極またはサセプタが設けられている。このサセプタは，たとえばアルミニウムからなり（【００４０】），サセプタには，プラズマ生成用の高周波電源が整合器および給電棒を介して電気的に接続され（【００４２】），サセプタの上面には半導体ウエハを静電吸着力で保持するための静電チャックが設けられている。この静電チャックは導電膜からなる電極を一対の絶縁膜の間に挟み込んだものである（【００４３】）。
ｄ　凸部の上面及び誘電体の上面で形成されるサセプタの主面と，静電チャックの下部絶縁膜の下面とによって，境界が形成され（【００６０】及び【図１０】），静電チャックの上部絶縁膜及び下部絶縁膜は誘電体材料であるアルミナで形成される（【００６７】及び【００６９】）。
ｅ　サセプタの構成の別の例としては，電極の主面に誘電体膜または誘電体層を設け，電極中心部における誘電体膜の膜厚を電極エッジ部における誘電体膜の膜厚よりも大きくなるように構成し，誘電体膜のおもて面（プラズマ生成空間側の面）は略面一としたサセプタとすることでも（【００８４】），電界強度ないしプラズマ密度の均一性が改善でき（【００８５】），このサセプタは縦断面視において，中央が深く，端部が浅い曲面形状である凹部を上面に設けた電極と，当該凹部に埋込まれた誘電体膜とからなるサセプタであって，誘電体膜の上面は平坦であり，凹部を設けた電極上面と，当該電極上面に接する誘電体膜下面とによって境界が形成されているサセプタである（【図１９】）。
（ウ）これらのことから，引用例１には，次の発明が記載されていると認められる。
「プラズマ処理装置用のサセプタにおいて，
　下面と，上面とを有するサセプタの電極であって，前記下面が，前記プラズマ処理装置の高周波電源に当該サセプタの電極を接続するための給電棒に対して，動作可能なように接続されるサセプタの電極と，
　誘電体膜であって，前記サセプタの電極の上面に接触し，第１境界を形成する誘電体膜とを含むサセプタであって，
　前記誘電体膜が，サセプタの中心軸からサセプタの外縁部に向かって延び，前記誘電体膜が，前記サセプタの電極の上面の凹部内に埋められていることで，電界強度ないしプラズマ密度の均一性が改善できるものであり，
　前記サセプタの電極，前記誘電体膜が多層構造を形成しているサセプタ。」（【図１９】に関連する第３の実施例として記載された発明であり，以下，「引用第１発明」という。）及び
「プラズマ処理装置用のサセプタ及び静電チャックの組合せにおいて，
　下面と，上面とを有するサセプタであって，前記下面が，前記プラズマ処理装置の高周波電源に当該サセプタの電極を接続するための給電棒に対して，動作可能なように接続されるサセプタであり，上面に誘電体が埋め込まれたサセプタと，
　誘電体であるアルミナからなる上部及び下部絶縁膜と，当該上部及び下部絶縁膜に挟まれた電極膜と，からなる静電チャックであって，下面と，半導体ウエハが載置される上面とを有する静電チャックとを含み，
　前記静電チャックの前記下面が前記サセプタの上面に接して，前記誘電体が埋め込まれたサセプタの上面と前記静電チャックの前記下面との間の第２境界を形成しており，
　前記サセプタおよび前記静電チャックが多層構造を形成しているサセプタ及び静電チャックの組合せ。」（【図１０】，【図１２】に関連する第１の実施例として記載された発明であり，以下，「引用第２発明」という。）
イ　引用例２
（ア）本願の優先日前に頒布された刊行物である，特表２００２−５４０６１６号公報（以下，「引用例２」という。）には，図面とともに，次の記載がある。
「【０００１】
　【発明の属する技術分野】
　本発明は半導体デバイスの製造に関する。特に、本発明は、半導体プラズマ処理システムにおけるプラズマ処理中にウェハの均一性を向上させる方法及び装置に関する。」
「【００３４】
　図５Ａないし５Ｅは、複数の静電チャックの断面図を示す。それぞれの静電チャックは、電極層、誘電層、その他の複数の層を含む。しかしながら、この静電チャックは単なる例であり、ウェハ上での均一なプラズマ処理を提供するために任意の数の層及び材料を任意の順序で有することが可能であると理解するべきである。加えて、最上部電極も、均一特性に従ってジオメトリ及び／または材料を構成することで、静電チャックと同様の形で構成することができる。
【００３５】
　図５Ａは、本発明の一実施例に従う不均一な処理特性を補正することに適合するジオメトリを有する代表的な静電チャック５０２を示す断面図である。静電チャック５０２は、電極層５０６上に配置された誘電層５０４を含む。誘電層５０４の上面は平坦だが、底面５０８は、誘電層５０４全体に変化する厚さを提供するためにカーブしている。好適な実施形態において、誘電層５０４は、複数の部分５０４Ａ、５０４Ｂ、５０４Ｃ、５０４Ｄ、５０４Ｅ、５０４Ｆ、５０４Ｇ、５０４Ｈ、及び５０４Ｉ（以降「５０４Ａないし５０４Ｉ」と呼ぶ）に区分される。ここではこのように区分された層を例示しているが、本発明は部分毎に区分されていない誘電層でも機能すると理解するべきである。
【００３６】
　それぞれの部分５０４Ａないし５０４Ｉは、隣接する部分から電気的に絶縁されたそれぞれの部分に区分される。部分５０４Ａないし５０４Ｉは、好ましくは同じ材料で形成されるが、異なる材料を使用することもできる。電極層５０６は、誘電層５０４の底面５０８を補完する。
【００３７】
　この仕組みにおいて、誘電層５０４の電気的に絶縁された部分５０４Ａないし５０４Ｉの変化する厚さは、誘電層５０４全体に変化するインピーダンスを提供することに適合する。誘電層５０４の変化する厚さは、次に、変化するＤＣバイアスを生成する働きをし、これはウェハ表面全体で略均一な形でプラズマ（つまりイオン）を引き寄せることで、ウェハ上の不均一なプラズマ処理を補正する。例えば、静電チャック５０２は、図２Ａ、２Ｂ、及び２Ｃにおいて上で例示したウェハの処理の不均一性を補正するために使用することができる。誘電層５０４の下部表面５０８はカーブするように表示されているが、これは他の形状またはジオメトリにすることもできる。実際、誘電層５０４は、均一特性に従った線形、非線形、曲線、または階段形状を一部として含む任意の形状で形成することができる。加えて、静電チャック５０２は、層５０８及び５０６の上、下、または間に配置される他の多数の層を含むことができる。」
　【図５Ａ】には，上面は平坦であって，底面は中央部で厚く，端部の近傍で薄くなっている誘電層５０４が看取される。
　
「【００４１】
　静電チャックまたは上部電極の層は、層のジオメトリの変化の有無にかかわらず、異なる材料により構成することができる。例えば、図５Ｄは、本発明の一実施例に従う層内に複数の材料を有するように構成された静電チャック５４２を示す断面図である。静電チャック５４２は、電極層５４６上に配置された誘電層５４４を含む。誘電層５４４は、複数の部分５４４Ａ、５４４Ｂ、５４４Ｃ、５４４Ｄ、５４４Ｅ、５４４Ｆ、５４４Ｇ、５４４Ｈ、及び５４４Ｉ（以降「５４４Ａないし５４４Ｉ」と呼ぶ）に区分される。それぞれの部分５４４Ａないし５４４Ｉは、望ましいインピーダンスを提供することに適合する材料を含む。例えば、均一特性（例えば、均一性曲線、均一性表、その他）は、複数の領域に区分することができる。その後、誘電層は、区分された均一特性の領域に対応する複数の部分５４８ないし５６４に区分することができる。区分されたそれぞれの部分５４４Ａないし５４４Ｉに関して、不均一性を補正するために必要なインピーダンスが決定される。その後、区分されたそれぞれの部分５４４Ａないし５４４Ｉは、必要なインピーダンスを提供する材料により形成される。このようにすることで、誘電層５４４は全体として、ウェハ全体に変化するＤＣバイアスを生成するための変化するインピーダンスを提供し、これにより均一な形でウェハにプラズマ（つまりイオン）を引き寄せる。
【００４２】
　一実施例において、それぞれの部分５４４Ａないし５４４Ｉは、固有のインピーダンスを提供するための異なる材料を含む。別の実施例において、部分５４４Ａないし５４４Ｉは、中央部分５５６に関して対称となるように材料を含むことができる。例えば、部分５４４Ａ及び５４４Ｉは同一の材料を含むことが可能であり、部分５４４Ｂ及び５４４Ｈは別の材料により形成することが可能であり、部分５４４Ｃ及び５４４Ｇは同じ材料を有することが可能であり、部分５４４Ｄ及び５４４Ｆは更に別の材料を有することが可能である。こうした配置は、対称曲線の不均一性を補正するのに適しており、この例は前に図２Ｂ及び２Ｃで例示されている。」
　【図５Ｄ】には，厚みが一定の誘電層５４４であって，複数に分割された部分５４４Ａ−５４４Ｉは，２種類のハッチング（斜線及び網目）によってそれぞれが区別されている事項が看取されている。
（イ）上記記載から，引用例２には，次の技術的事項が記載されている。
「半導体プラズマ処理システムにおけるプラズマ処理中にウェハの均一性を向上させるために，中央が厚くなるように材料の厚みを変化させた誘電体を形成したり，複数の材料を組み合わせることで誘電体を形成したりする技術。」
（３）引用発明との対比
ア　本件補正発明と引用第１発明とを対比する。
（ア）引用第１発明は，高周波放電方式のプラズマ処理装置におけるプラズマ均一性の改善に係る技術であり，本件補正発明と，技術分野及び課題が共通する。
（イ）引用第１発明の「サセプタ」は，本件補正発明の「静電チャックアセンブリ」のうち，「静電チャックセラミック層」を除いた「導電支持体」と「誘電材料層」とを含む部分（以下，「サセプタ部分」という。）に相当する。
（ウ）引用第１発明の「下面と，上面とを有するサセプタの電極」，「プラズマ処理装置の高周波電源」，「給電棒」，「誘電体膜」，「凹部」はそれぞれ，本件補正発明における「第１表面と，第２表面とを有する導電支持体」，「プラズマ処理装置のＲＦ回路」，「コネクタ」，「誘電材料を含む誘電材料層」，「空洞」に相当する。
（エ）引用第１発明における「サセプタの中心軸」及び「サセプタの外縁部」は，「サセプタ部分の中心軸」及び「サセプタ部分の外縁部」という点で本件補正発明における「静電チャックアセンブリの中心軸」及び「静電チャックアセンブリの外縁部」と共通する。
イ　以上のことから，本件補正発明と引用第１発明との一致点及び相違点は，次のとおりである。
＜一致点＞
　プラズマ処理装置用のサセプタ部分において，
　第１表面と，第２表面とを有する導電支持体であって，前記第１表面が，前記プラズマ処理装置のＲＦ回路に当該導電支持体を接続するためのコネクタに対して，動作可能なように接続される導電支持体と，
　誘電体を含む誘電材料層であって，前記導電支持体の前記第２表面に接触し，第１境界を形成する誘電材料層とを含み，
　前記誘電材料層が，当該サセプタ部分の中心軸からサセプタ部分の外縁部に向かって延び，前記誘電材料層が，前記導電支持体の前記第２表面の空洞内に埋められており，
　前記導電支持体及び前記誘電材料層が多層構造を形成しているサセプタ部分。
＜相違点１＞
　本件補正発明は，サセプタ部分の上面に，「埋め込まれた極パターンと，第１表面と，半導体基板が載置される第２対向表面とを有する静電チャックセラミック層」を含んでおり，それによって「前記静電チャックセラミック層の前記第１表面が誘電材料層に接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成」するものであり，「導電支持体，誘電材料層および前記静電チャックセラミック層が多層構造を形成している静電チャックアセンブリ」であるのに対し，
　引用第１発明は，サセプタ部分についての発明であって，半導体基板を載置するにあたり，静電チャックセラミック層を設けるかどうかは明らかとされていない点。
＜相違点２＞
　本件補正発明における誘電材料層は「第１誘電材料の誘電率が第２誘電材料の誘電率と異なる少なくとも２つの誘電材料から形成され」ているか，又は，「半径方向中心領域内の前記誘電材料層の誘電率が半径方向縁部領域内の前記誘電材料層の誘電率より低」いものであるのに対し，引用発明における「誘電体膜」は，複数の材料から形成されているかどうかが明らかでなく，そのため，誘電率が異なるともいえない点。
（４）判断
　以下，相違点について検討する。
＜相違点１＞
　引用第２発明において，アルミナからなる上部絶縁膜，上部及び下部絶縁膜に挟まれた電極膜，アルミナからなる下部絶縁膜の三層で構成された「静電チャック」は，アルミナはセラミックの一種であることから，上記相違点１に係る本件補正発明の構成である「静電チャックセラミック層」に相当する。ここで，引用第２発明の「上部及び下部絶縁膜に挟まれた電極膜」は上部絶縁膜と下部絶縁膜との間にあり，また，電極であるから回路の一部を構成しているものであって何らかのパターンを有しているといえるから，当該「電極膜」は上記相違点１に係る本件補正発明の構成である「埋め込まれた極パターン」に相当する。さらに，引用第２発明の「静電チャック」の「下面」及び「半導体ウエハが載置される上面」は，それぞれ，上記相違点１に係る本件補正発明の構成の「静電チャックセラミック層」における「第１表面」及び「半導体基板が載置される第２対向表面」に相当することも明らかである。
　そして，引用例１には，プラズマ処理装置用の電極板すなわちサセプタに静電チャックを一体に設けることが示されている（段落【０００８】）から，引用第２発明と同様に，引用第１発明のサセプタについても静電チャックセラミック層を備えた静電チャックアセンブリとすることは，当業者にとって容易になし得た事項といえる。
　その結果，引用第１発明において「サセプタ部分」の上面にさらに「埋め込まれた極パターンと，第１表面と，半導体基板が載置される第２対向表面とを有する静電チャックセラミック層」を備えることになり，引用第１発明は必然的に上記相違点１に係る事項を備えたものとなる。
　したがって，引用第１発明のサセプタ部分に引用第２発明の静電チャックセラミック層を付加することで，引用第１発明において上記相違点１に係る事項を備えたものとすることは，当業者にとって容易に想到し得た事項である。
＜相違点２＞
　引用例２には，上記（２）イ（イ）のとおり，半導体プラズマ処理システムにおけるプラズマ処理中にウェハの均一性を向上させるために，複数の材料を組み合わせることで誘電体を形成する技術が記載されている。そして，同引用例に記載された複数の材料は，それによって，プラズマ均一性の改善を図るためのものであることから，誘電率の異なる誘電材料であることは明らかである。そうすると，同引用例の当該技術は，「誘電材料層を第１誘電材料の誘電率が第２誘電材料の誘電率と異なる少なくとも２つの誘電材料から形成する」という事項にほかならない。
　引用第１発明と，引用例２に記載された技術とは，いずれも，プラズマ均一性の改善を目的としている点で共通するものであり，引用第１発明における誘電体として，引用例２に記載された技術とは相互に適用可能なものである。そして，引用例１にはサセプタ部分の誘電体の態様として種々のものが開示されているように，引用第１発明の誘電体をほかの態様のものとすることも当業者が通常なし得る事項といえるから，引用第１発明の誘電体膜を，引用例２に記載された技術的事項のものに置換することで，第１誘電材料の誘電率が第２誘電材料の誘電率と異なる少なくとも２つの誘電材料から形成された誘電材料層とし，上記相違点２に係る事項を備えたものとすることは，当業者にとって容易に想到し得た事項である。
　したがって，本件補正発明は，引用第１発明及び引用第２発明並びに引用例２に記載された技術的事項に基づいて，当業者が容易に発明をすることができたものであり，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
（５）本件補正についてのむすび
　よって，本件補正は，平成１８年改正前特許法第１７条の２第５項において準用する同法第１２６条第５項の規定に違反してなされた補正を含むものであるから，同法第１５９条第１項において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　よって，上記補正の却下の決定の結論のとおり決定する。
第３　本願発明について
１　請求項１に係る発明
　平成２８年５月２日にされた手続補正は，上記のとおり却下されたので，本願の請求項に係る発明は，平成２７年７月２日にされた手続補正により補正された特許請求の範囲の請求項１ないし８に記載された事項により特定されるものであるところ，その請求項１に係る発明は，明細書及び図面の記載からみて，その請求項１に記載された事項により特定される，前記第２［理由］１（２）に記載のとおりのものである。再掲すれば，次のとおり。
「プラズマ処理装置用の静電チャックアセンブリにおいて、
　第１表面と、第２表面とを有する導電支持体であって、前記第１表面が、前記プラズマ処理装置のＲＦ回路に当該導電支持体を接続するためのコネクタに対して、動作可能なように接続される導電支持体と、
　誘電材料を含む誘電材料層であって、前記導電支持体の前記第２表面に接触し、第１境界を形成する誘電材料層と、
　埋め込まれた極パターンと、第１表面と、半導体基板が載置される第２対向表面とを有する静電チャックセラミック層とを含み、
　前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成し、
　前記誘電材料層が、当該静電チャックアセンブリの中心軸から当該静電チャックアセンブリの外縁部に向かって延び、前記誘電材料層が、前記導電支持体の前記第２表面の空洞内に埋められており、
　前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造を形成することを特徴とする静電チャックアセンブリ。」
２　拒絶理由通知の概要
　平成２７年８月２５日付け拒絶理由通知書の概要は次のとおりである。
（１）請求項１における「前記静電チャックセラミック層の前記第１表面」は「前記導電支持体の前記第２表面」と「前記誘電材料層」とに接して「第２境界を形成」するものであり，図１のような構造と考えられる一方，「前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造」になっている静電チャックであり，図３のような多層構造でもある，というものであるから，この２つの構造が併存した構造である請求項１に係る発明及びその従属項がどのようなものであるか明らかでない。
（２）請求項１−７に係る発明は引用例１から容易に想到し得たものであり，請求項８に係る発明は引用例１及び特開２００５−６４４９７号公報から容易に想到し得たものである。
３　特許法第３６条第６項第２号について
　請求項１に記載された「前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成し」という事項から，「静電チャックセラミック層の第１表面」は「導電支持体の第２表面」及び「誘電材料層」の双方に接することで、第２境界を形成している。
　一方，請求項１に記載された「前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造を形成する」という事項から，「導電支持体」，「誘電材料層」及び「静電チャックセラミック層」はそれぞれ層構造をなし，それらが積層されることで，「多層構造」を形成しているものであると認められるから，「静電チャックセラミック層」が「導電支持体」と「誘電材料層」との両方に１つの面で接することはない、といえる。
　そうすると，請求項１の発明特定事項である，「前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成し」という事項と，「前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造を形成する」という事項とは，互いに矛盾するものであるから，この両者を発明特定事項とする請求項１に係る発明は，明確ではない。
　したがって，他の請求項について検討するまでもなく，本願の特許請求の範囲の記載は，特許法第３６条第６項第２項に規定する要件を満たしていない。
４　特許法第２９条第２項について
　本願は，上記のとおり，特許法第３６条第６項第２号に規定された要件を満たしていないから，拒絶されるべきものであるところ，請求人は，平成２７年１１月３０日に提出された意見書の「２．補正の内容」において「請求項１についは、指摘されていた記載不備を解消するための補正を行いました。具体的には、『前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して』を『前記静電チャックセラミック層の前記第１表面が前記誘電材料層に接して』に補正しました。この補正は、誤記の訂正に相当します。この補正により、理由１で指摘されていた記載不備は解消したものと思料致します。」と主張していることから，仮に，上記１の本願発明において「前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して」という記載が誤記であり，それを「前記静電チャックセラミック層の前記第１表面が前記誘電材料層に接して」と正した場合についても，一応，予備的に検討する。
（１）本願発明
　平成２７年７月２日にされた手続補正により補正された特許請求の範囲の請求項１に係る発明について，上記の誤記をふまえて認定すると，明細書及び図面の記載からみて，その請求項１に記載された事項のうち，「前記静電チャックセラミック層の前記第１表面が前記導電支持体の前記第２表面と前記誘電材料層とに接して」という事項を「前記静電チャックセラミック層の前記第１表面が前記誘電材料層に接して」と読み替えた次のとおりのものである。
「プラズマ処理装置用の静電チャックアセンブリにおいて、
　第１表面と、第２表面とを有する導電支持体であって、前記第１表面が、前記プラズマ処理装置のＲＦ回路に当該導電支持体を接続するためのコネクタに対して、動作可能なように接続される導電支持体と、
　誘電材料を含む誘電材料層であって、前記導電支持体の前記第２表面に接触し、第１境界を形成する誘電材料層と、
　埋め込まれた極パターンと、第１表面と、半導体基板が載置される第２対向表面とを有する静電チャックセラミック層とを含み、
　前記静電チャックセラミック層の前記第１表面が前記誘電材料層に接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成し、
　前記誘電材料層が、当該静電チャックアセンブリの中心軸から当該静電チャックアセンブリの外縁部に向かって延び、前記誘電材料層が、前記導電支持体の前記第２表面の空洞内に埋められており、
　前記導電支持体、前記誘電材料層および前記静電チャックセラミック層が多層構造を形成することを特徴とする静電チャックアセンブリ。」（以下，「本願発明」という。）
（２）引用刊行物
　原査定の拒絶の理由で引用された引用例１及びその記載事項は，前記第２の［理由］２（２）アに記載したとおりである。
（３）対比・判断
ア　本願発明と引用第１発明とを対比する。
（ア）引用第１発明は，高周波放電方式のプラズマ処理装置におけるプラズマ均一性の改善に係る技術であり，本願発明と，技術分野及び課題が共通する。
（イ）引用第１発明の「サセプタ」は，本願発明の「静電チャックアセンブリ」のうち，「静電チャックセラミック層」を除いた「導電支持体」と「誘電材料層」とを含む部分（以下，「サセプタ部分」という。）に相当する。
（ウ）引用第１発明の「下面と，上面とを有するサセプタの電極」，「プラズマ処理装置の高周波電源」，「給電棒」，「誘電体膜」，「凹部」はそれぞれ，本願発明における「第１表面と，第２表面とを有する導電支持体」，「プラズマ処理装置のＲＦ回路」，「コネクタ」，「誘電材料を含む誘電材料層」，「空洞」に相当する。
（エ）引用第１発明における「サセプタの中心軸」及び「サセプタの外縁部」は，「サセプタ部分の中心軸」及び「サセプタ部分の外縁部」という点で本願発明における「静電チャックアセンブリの中心軸」及び「静電チャックアセンブリの外縁部」と共通する。
イ　以上のことから，本願発明と引用第１発明との一致点及び相違点は，次のとおりである。
＜一致点＞
　プラズマ処理装置用のサセプタ部分において，
　第１表面と，第２表面とを有する導電支持体であって，前記第１表面が，前記プラズマ処理装置のＲＦ回路に当該導電支持体を接続するためのコネクタに対して，動作可能なように接続される導電支持体と，
　誘電体を含む誘電材料層であって，前記導電支持体の前記第２表面に接触し，第１境界を形成する誘電材料層とを含み，
　前記誘電材料層が，当該サセプタ部分の中心軸からサセプタ部分の外縁部に向かって延び，前記誘電材料層が，前記導電支持体の前記第２表面の空洞内に埋められており，
　前記導電支持体及び前記誘電材料層が多層構造を形成しているサセプタ部分。
＜相違点３＞
　本願発明は，サセプタ部分の上面に，「埋め込まれた極パターンと，第１表面と，半導体基板が載置される第２対向表面とを有する静電チャックセラミック層」を含んでおり，それによって「前記静電チャックセラミック層の前記第１表面が前記誘電材料層に接して前記誘電材料層と前記静電チャックセラミック層の前記第１表面との間の第２境界を形成」するものであり，「導電支持体，誘電材料層および前記静電チャックセラミック層が多層構造を形成している静電チャックアセンブリ」であるのに対し，
　引用第１発明は，静電チャックセラミック層の存在が明らかでない点。
ウ　判断
　相違点３は，上記第２［理由］２（４）で検討した相違点１と同じものであるから，上記第２［理由］２（４）で検討したとおり，引用第１発明のサセプタ部分に引用第２発明の静電チャックセラミック層を付加することで，引用第１発明において上記相違点３に係る事項を備えたものとすることは，当業者にとって容易に想到し得た事項である。
　したがって，仮に請求人の主張する誤記を正したとしても，その発明は，引用第１発明及び引用第２発明に基づいて，当業者が容易に発明をすることができたものである。
５　むすび
　以上のとおり，本願の特許請求の範囲に記載された発明は，特許法第３６条第６項第２号に規定された要件を満たしていないから，本願は拒絶されるべきものである。
　また，仮に，本願の請求項１に記載された発明に請求人の主張する誤記があり，それを請求人の主張するとおりに正したとしても，本願発明は特許法第２９条第２項の規定により特許を受けることができないから，他の請求項に係る発明について検討するまでもなく，本願は拒絶されるべきものである。
　よって，結論のとおり審決する。