【事件の表示】
　特願２０１２−１５４８９５「集積されたダイオードを備える複合半導体装置」拒絶査定不服審判事件〔平成２５年　２月２１日出願公開、特開２０１３−　３８４０９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２４年（２０１２年）７月１０日（パリ条約による優先権主張　外国庁受理２０１１年７月１５日，米国）の出願であって，その手続の経緯は以下のとおりである。
平成２４年　９月　３日　審査請求
平成２５年１２月　６日　拒絶理由通知
平成２６年　６月　６日　意見書・手続補正
平成２６年１０月　６日　拒絶理由通知（最後）
平成２７年　４月１４日　意見書・手続補正
平成２７年　７月２９日　補正却下・拒絶査定（以下，「原査定」という。）
平成２７年１２月　１日　審判請求・手続補正
平成２８年　４月１５日　上申書
　
第２　補正の却下の決定
［補正却下の決定の結論］
　平成２７年１２月１日にされた手続補正（以下，「本件補正」という。）を却下する。
［理由］
１　本件補正の内容
　本件補正により，本件補正前の特許請求の範囲の請求項１は本件補正後の請求項１へ補正された。
（１）本件補正前の特許請求の範囲
　本件補正前の，特許請求の範囲の請求項１の記載は次のとおりである。
「【請求項１】
　アノード及びカソードを含むダイオード，
　前記カソードの上に形成された，複数の半導体層を含む遷移体，及び
　前記遷移体の上に形成された，ソース及びドレインを含むトランジスタ，
を備え，
　前記ダイオードは，
　　第１の導電型を有するアノード層と，
　　前記アノード層に隣接する前記第１の導電型の高濃度ドープ層と，
　　前記第１の導電型と反対の第２の導電型を有するカソード層と，
　　前記カソード層に隣接する前記第２の導電型の高濃度ドープ層と，
を含み，
　前記ソースが第１の電気的接続部によって前記ダイオードに接続され，
　前記ドレインが第２の電気的接続部によって前記ダイオードに接続されている，
複合半導体装置。」
（２）本件補正後の特許請求の範囲
　本件補正後の，特許請求の範囲の請求項１の記載は，次のとおりである。（当審注。補正個所に下線を付した。下記（３）も同じ。）
「【請求項１】
　アノード及びカソードを含むダイオード，
　前記カソードの上に形成された，複数の半導体層を含む遷移体，及び
　前記遷移体の上に形成された，ソース及びドレインを含むトランジスタ，
を備え，
　前記ダイオードは，
　　第１の導電型を有するアノード層と，
　　前記アノード層に隣接する前記第１の導電型の高濃度ドープ層と，
　　前記第１の導電型と反対の第２の導電型を有するカソード層と，
　　前記カソード層に隣接する前記第２の導電型の高濃度ドープ層と，
を含み，
　
前記カソード層，及び，前記カソード層に隣接する前記第２の導電型の前記高濃度ドープ層が，前記アノード層，及び，前記アノード層に隣接する前記第１の導電型の前記高濃度ドープ層の上方に配置され，
　前記遷移体は，前記ソース及び前記ドレインの下方において，前記第２の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され，
　前記ソースが第１の電気的接続部によって前記ダイオードに接続され，
　前記ドレインが第２の電気的接続部によって前記ダイオードに接続されている，
複合半導体装置。」
（３）本件補正事項
　本件補正は，補正前請求項１の「カソード層」，「第２の導電型の高濃度ドープ層」，「アノード層」，「第１の導電型の高濃度ドープ層」，「遷移体」並びに「ソース及びドレイン」の位置関係について，「
前記カソード層，及び，前記カソード層に隣接する前記第２の導電型の前記高濃度ドープ層が，前記アノード層，及び，前記アノード層に隣接する前記第１の導電型の前記高濃度ドープ層の上方に配置され，前記遷移体は，前記ソース及び前記ドレインの下方において，前記第２の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され，
２　補正の適否
　本願の願書に最初に添付した明細書の段落００１６ないし００１９及び図２の記載からみて，本件補正事項は，本願の願書に最初に添付した明細書，特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので，特許法第１７条の２第３項の規定に適合する。
　そして，本件補正事項は前記１（３）のとおり，本件補正前の請求項１に記載された発明特定事項を限定的に減縮するものであるから，特許法第１７条の２第４項の規定に適合することは明らかであり，また，同法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そこで，補正後の請求項１に記載された発明（以下，「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項で準用する同法第１２６条第７項）につき，更に検討する。
（１）本願補正発明
　本願補正発明は，本件補正後の請求項１に記載された，次のとおりのものと認める。（再掲）
「アノード及びカソードを含むダイオード，
　前記カソードの上に形成された，複数の半導体層を含む遷移体，及び
　前記遷移体の上に形成された，ソース及びドレインを含むトランジスタ，
を備え，
　前記ダイオードは，
　　第１の導電型を有するアノード層と，
　　前記アノード層に隣接する前記第１の導電型の高濃度ドープ層と，
　　前記第１の導電型と反対の第２の導電型を有するカソード層と，
　　前記カソード層に隣接する前記第２の導電型の高濃度ドープ層と，
を含み，
　前記カソード層，及び，前記カソード層に隣接する前記第２の導電型の前記高濃度ドープ層が，前記アノード層，及び，前記アノード層に隣接する前記第１の導電型の前記高濃度ドープ層の上方に配置され，
　前記遷移体は，前記ソース及び前記ドレインの下方において，前記第２の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され，
　前記ソースが第１の電気的接続部によって前記ダイオードに接続され，
　前記ドレインが第２の電気的接続部によって前記ダイオードに接続されている，
複合半導体装置。」
（２）引用文献１の記載と引用発明１
　ア　引用文献１
　原査定の拒絶の理由に引用された，本願の優先日前に日本国内において頒布された刊行物である，特開２００９−１６４１５８号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。（当審注。下線は当審において付加した。以下同じ。）
（ア）「【技術分野】
【０００１】
　本発明は，半導体装置及びその製造方法に関し，特に，電源回路等に用いられる窒化物半導体装置及びその製造方法に関する。」
（イ）「【００３４】
　（第１の実施形態）
　本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の断面構成を示している。図１に示すように第１の実施形態の
半導体装置は，ダイオード１１が形成されたｎ型のシリコン基板である半導体基板１０と，半導体基板１０の上に形成された窒化物半導体からなるヘテロ接合トランジスタ（ＨＦＥＴ）２１とを備えている。
【００３５】
　
ダイオード１１は，ＰＩＮ（p-intrinsic-n）ダイオードであり，半導体基板１０の第１の面側に形成されたカソード１２と第２の面側に形成されたアノード１３とを有している。カソード１２は，ｎ型不純物の拡散層からなるｎ型領域である。アノード１３はｐ型不純物の拡散層からなるｐ型領域であり，第２の面に形成された裏面電極１４とオーミック接続している。
【００３６】
　
ＨＦＥＴ２１は，半導体基板１０の第１の面（素子形成面）の上にバッファ層２２を介在させて形成された半導体層積層体２３と，半導体層積層体２３の上部に互いに間隔をおいて形成されたソース電極２４及びドレイン電極２５と，
を有している。
・・・
【００４０】
　
ドレイン電極２５とカソード１２とは，ドレインビアプラグ３１により電気的に接続されている。ソース電極２４とアノード１３とは，ソースビアプラグ３２により電気的に接続されている
【００４１】
　半導体基板１０の第２の面（裏面）には，
アノード１３とオーミック接触した裏面電極１４
ソースビアプラグ３２は，裏面電極１４と直接接続してもよい。
（ウ）図１には，
ソース電極２４及びドレイン電極２５の下方において，カソード１２の上側にバッファ層２２が配置され，カソード１２の上側にドレインビアプラグ３１が接している
　イ　引用発明１
　前記アより，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「ダイオードが形成された半導体基板と，半導体基板の上に形成されたトランジスタとを備え，ダイオードは，半導体基板の第１の面側に形成されたカソードと第２の面側に形成されたアノードとを有し，カソードはｎ型不純物の拡散層で，アノードはｐ型不純物の拡散層であり，トランジスタは半導体基板の第１の面の上にバッファ層を介在させて形成されており，ソース電極とドレイン電極を有しており，ドレイン電極とカソードとはドレインビアプラグにより電気的に接続され，ソース電極とアノードとは，ソースビアプラグにより電気的に接続されている半導体装置。」
（３）引用文献２の記載と引用発明２
　ア　引用文献２
　原査定の拒絶の理由に引用された，本願の優先日前に日本国内において頒布された刊行物である，特開２００９−１８２１０７号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
（ア）「【０００８】
　また，本発明にかかる
半導体装置は，アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と，前記シリコン基板の一方の面上に積層されたＧａＮ系化合物半導体層に形成され，ソース電極，ドレイン電極およびゲート電極を有する電界効果トランジスタと，を備え
（イ）「【００１７】
　本実施の形態では，シリコンダイオードとＧａＮ系ＨＥＭＴとを集積化して半導体装置１を得る。図４は，半導体装置１の概略集積構造を示す模式図である。図４に示すように，
半導体装置１は，ダイオード構造が形成されたシリコン基板３０を備え，例えばｐ型Ｓｉ半導体層３１とｎ型Ｓｉ半導体層３３とが積層されてシリコンダイオードを構成している。そして，このシリコン基板３０上にバッファ層５１，ＧａＮ層５２およびＡｌＧａＮ層５３が積層されており，ＡｌＧａＮ層５３上の一部領域にソース電極７１，ドレイン電極７２およびゲート電極７３が形成されてＧａＮ系ＨＥＭＴを構成している。
（ウ）「【００２１】
　続いて，準備したＳｉ（１１１）基板３００をＭＯＣＶＤ装置内に設置し，トリメチルガリウム（ＴＭＧａ）と，トリメチルアルミニウム（ＴＭＡｌ）と，アンモニア（ＮＨ3）とを，それぞれ５８（μｍｏｌ／ｍｉｎ），１００（μｍｏｌ／ｍｉｎ），１２（ｌ／ｍｉｎ）の流量で導入する。そして，図５に示すように，成長温度１０５０℃で，層厚１００（ｎｍ）のＡｌＮ層５０１，
層厚２００（ｎｍ）のＧａＮ層および層厚２０（ｎｍ）のＡｌＮ層からなる８層のＧａＮ／ＡｌＮ積層構造のバッファ層５０２，
　イ　引用発明２
　前記アより，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「ダイオードが形成されたシリコン基板と，前記シリコン基板の一方の面上に積層されたＧａＮ系化合物半導体層に形成されたトランジスタを備えた半導体装置において，シリコン基板上にバッファ層が積層され，バッファ層はＧａＮ層およびＡｌＮ層からなる８層のＧａＮ／ＡｌＮ積層構造のバッファ層である半導体装置。」
（４）周知技術
　ア　引用文献３
　原査定の拒絶の理由で引用された，本願の優先日前に日本国内において頒布された刊行物である，特開２００９−００４３９８号公報（以下，「引用文献３」という。）には，図面とともに次の記載がある。
（ア）「【００３４】
　図２において，本実施の形態１の半導体チップ３０は半導体基板（第１基板）２０と，半導体基板２０上に形成される化合物半導体層（第２基板）１０とを備えている。また，この半導体基板２０にはダイオードが，化合物半導体層１０にはトランジスタがそれぞれ形成されている。
・・・
【００４４】
　ここで，
ダイオードとしての電気的特性を示すｐｎ接合は，ｎ
−
層２２とｐ
−
領域２４との接合により実現されている。ｎ
＋
層２１およびｐ
＋
領域２３は，それぞれカソード電極２７およびアノード電極２６にオーミック接続するためのコンタクト層として機能している。
（イ）図２には，
ｎ
−
層２２のカソード電極２７側に隣接してｎ
＋
層２１を，ｐ
−
領域２４のアノード電極２６側に隣接してｐ
＋
領域２３を配置する
　イ　引用文献４
　本願の優先日前に日本国内において頒布された刊行物である，特開２０１０−０３４３８１号公報（以下，「引用文献４」という。）には，図面とともに次の記載がある。
（ア）「【００３７】
　具体的には，図２に示すように，ＳｉＣ半導体装置には，例えば１×１０19ｃｍ-3以上の不純物濃度とされた
ｎ
+
型基板（基板）１
ｎ
+
型基板１よりも低濃度，例えば１×１０
15
〜５×１０
16
ｃｍ
-3
の不純物濃度とされたｎ
-
型ドリフト層（第１半導体層）２
【００４１】
　そして，
半導体基板５の裏面側にはｎ
+
型基板１の裏面全面と電気的に接続されたドレイン電極１３が形成されている
【００８９】
　図１７は，本実施形態にかかるＳｉＣ半導体装置の
ダイオード形成領域Ｒ２
ｐ
+
型層３を二層構造とし，下層部３ｂよりも上層部３ｃの方がｐ型不純物濃度が高濃度となるようにしている。このように，ｐ
+
型層３の濃度を変えておくことにより，上層部３ｃと表面電極１４との接触抵抗を更に低減することが可能となる。
（イ）図１７には，
下層部３ｂ（ｐ＋）の表面電極１４側に隣接して上層部３ｃ（ｐ＋＋）を配置し，ｎ
-
型ドリフト層２のドレイン電極１３側に隣接してｎ
+
型基板１を配置する
　ウ　周知技術
　前記ア及びイより，本願の優先日前，下記の事項は周知技術と認められる。
「ダイオードにおいて，ｐ層及びｎ層の電極側に隣接してそれぞれｐ型及びｎ型の高濃度不純物層を配置し，オーミック接続して接触抵抗を低減させること。」
（５）本願補正発明と引用発明１との対比
　ア　引用発明１の「ダイオード」は「半導体基板の第１の面側に形成されたカソードと第２の面側に形成されたアノードとを有」するから，本願補正発明の「アノード及びカソードを含むダイオード」に相当すると認められる。
　イ　引用発明１の「バッファ層」は「半導体基板の第１の面の上に」「形成されており」，「半導体基板の第１の面側に形成されたカソード」との位置関係は，「カソード」の上に形成されることとなるから，これは，下記相違点１を除いて，本願補正発明の「前記カソードの上に形成された，遷移体」に相当すると認められる。
　ウ　引用発明１の「トランジスタ」は，「半導体基板の第１の面の上にバッファ層を介在させて形成され」ているから，「バッファ層」の上に形成されており，また，ソース電極とドレイン電極を有しているから，本願補正発明の「前記遷移体の上に形成された，ソース及びドレインを含むトランジスタ」に相当すると認められる。
　エ　引用発明１の「アノードはｐ型不純物の拡散層」で「カソードはｎ型不純物の拡散層」であるから，それぞれ，本願補正発明の「第１の導電型を有するアノード層」及び「前記第１の導電型と反対の第２の導電型を有するカソード層」に相当すると認められる。
　オ　引用発明１において「半導体基板の第１の面側に形成されたカソードと第２の面側に形成されたアノード」という位置関係にあり，「トランジスタは半導体基板の第１の面の上に」形成されるから，半導体基板の第１の面が第２の面に対して上方になるもので，してみると，引用発明１における前記位置関係は，下記相違点２を除いて，本願補正発明の「前記カソード層，が，前記アノード層，の上方に配置され」に相当すると認められる。
　カ　引用発明１の「ソース電極とアノードとは，ソースビアプラグにより電気的に接続され」及び「ドレイン電極とカソードとはドレインビアプラグにより電気的に接続され」は，それぞれ本願補正発明の「前記ソースが第１の電気的接続部によって前記ダイオードに接続され」及び「前記ドレインが第２の電気的接続部によって前記ダイオードに接続され」に相当すると認められる。
　キ　引用発明１の「半導体装置」は，「ダイオード」と「トランジスタ」を含むから，下記相違点１及び２を除いて，本願補正発明の「複合半導体装置」に相当すると認められる。
　ク　してみると，本願補正発明と引用発明１とは，下記（ア）の点で一致し，下記（イ）の点で相違するものと認められる。
（ア）一致点
「アノード及びカソードを含むダイオード，
　前記カソードの上に形成された，遷移体，及び
　前記遷移体の上に形成された，ソース及びドレインを含むトランジスタ，
を備え，
　前記ダイオードは，
　　第１の導電型を有するアノード層と，
　　前記第１の導電型と反対の第２の導電型を有するカソード層と，
を含み，
　前記カソード層，が，前記アノード層，の上方に配置され，
　前記ソースが第１の電気的接続部によって前記ダイオードに接続され，
　前記ドレインが第２の電気的接続部によって前記ダイオードに接続されている，
複合半導体装置。」
（イ）相違点
　ａ　相違点１
　本願補正発明の「遷移体」は「複数の半導体層を含む」のに対し，引用発明１の「バッファ層」については具体的な構成が開示されていない点。
　ｂ　相違点２
　本願補正発明の「ダイオード」は「前記アノード層に隣接する前記第１の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第２の導電型の高濃度ドープ層」を含み，よって，「前記カソード層に隣接する前記第２の導電型の前記高濃度ドープ層」が「前記アノード層に隣接する前記第１の導電型の前記高濃度ドープ層」の上方に配置され，「前記遷移体は，前記ソース及び前記ドレインの下方において，前記第２の導電型の前記高濃度ドープ層によって前記カソード層から離れて配置され」るのに対し，引用発明１は「前記アノード層に隣接する前記第１の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第２の導電型の高濃度ドープ層」を含まない点。
（６）相違点についての検討
　ア　相違点１について
　引用発明２は「ＧａＮ層およびＡｌＮ層からなる８層のＧａＮ／ＡｌＮ積層構造のバッファ層」を開示しており，引用発明１の「バッファ層」はシリコン基板とシリコン基板の上に形成された窒化物半導体を介在するという機能を有し（前記（２）ア（イ））ており，これと同一の機能を奏する引用発明２の「バッファ層」を採用して引用発明１を具体的に構成することは，当業者が容易になし得ることである。
　イ　相違点２について
　引用発明１において，アノードと裏面電極をオーミック接触させることが示唆されており（前記（２）ア（イ）【００４１】）またカソードとドレインビアプラグを電気的に接続する際に接触抵抗を低減することは当業者が当然目指すべき課題である。そして，前記（４）で認定したように，ダイオードにおいてオーミック接続して接触抵抗を低減させるために，高濃度不純物層を電極側に隣接して配置することは，周知技術であるから，これを採用することは，当業者が容易に想到することである。
　そして，前記周知技術を採用し，引用発明１において高濃度不純物層を形成する際に，引用文献４に開示されている（前記（４）イ（ア）【００８９】）ように，ダイオードを構成する不純物層の濃度を変えることによりこれを実現することは当業者が容易になし得ることであり，すると，引用発明１において「カソード」は「アノード」の上方に配置される（前記（５）オ）から，「ｎ型不純物の拡散層であるカソード」の電極側すなわちドレインビアプラグ側の不純物濃度を高くされたｎ型の高濃度不純物層が，「ｐ型不純物の拡散層であるアノード」に隣接するｐ型の高濃度不純物層よりも上方に配置されることになるのは当然であり，また，引用発明１において，ソース電極とドレイン電極の下方において，バッファ層はカソードの上側に形成され，ドレインビアプラグはカソードの上側に接しているから（前記（２）ア（ウ）），バッファ層は，ソース電極とドレイン電極の下方において，カソードのドレインビアピンプラグ側の不純物濃度を高くされたｎ型の高濃度不純物層によってカソードから離れて配置されることになるのも当然のことである。
（７）本願補正発明の効果について
　本願補正発明の効果は，引用発明１及び２の構成及び引用文献３，４にみられるような周知技術から当業者が予測できる程度のもので，格別なものではない。
（８）まとめ
　本願補正発明は，引用文献１及び２に記載された発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
３　むすび 
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明の特許性の有無について
１　本願発明について 
　平成２７年１２月１日にされた手続補正は前記のとおり却下された。
　そして，本願の請求項１に係る発明（以下，「本願発明」という。）は，平成２６年６月６日付け手続補正による補正がされた特許請求の範囲の請求項１に記載された，次のとおりのものと認める。（再掲）
「アノード及びカソードを含むダイオード，
　前記カソードの上に形成された，複数の半導体層を含む遷移体，及び
　前記遷移体の上に形成された，ソース及びドレインを含むトランジスタ，
を備え，
　前記ダイオードは，
　　第１の導電型を有するアノード層と，
　　前記アノード層に隣接する前記第１の導電型の高濃度ドープ層と，
　　前記第１の導電型と反対の第２の導電型を有するカソード層と，
　　前記カソード層に隣接する前記第２の導電型の高濃度ドープ層と，
を含み，
　前記ソースが第１の電気的接続部によって前記ダイオードに接続され，
　前記ドレインが第２の電気的接続部によって前記ダイオードに接続されている，
複合半導体装置。」
２　引用発明１ないし３
（１）引用発明１
　引用発明１は前記第２の２（２）のとおりである。
（２）引用発明２
　引用発明２は前記第２の２（３）のとおりである。
（３）引用発明３
　引用文献３には前記第２の２（４）アのとおりの記載があり，よって，引用文献３には次の発明（以下，「引用発明３」という。）が記載されていると認められる。
「ダイオードにおいて，ｎ−層のカソード電極側に隣接してｎ＋層を，ｐ−領域のアノード電極側に隣接してｐ＋領域を配置し，オーミック接続すること。」
３　本願発明と引用発明１との対比
　前記第２の２（５）アないしエ，カ及びキと同様であるから，本願発明と引用発明１とを対比すると，下記ア及びイの点で相違し，その余の点で一致するものと認められる。
　ア　相違点１
　本願発明の「遷移体」は「複数の半導体層を含む」のに対し，引用発明１の「バッファ層」については具体的な構成が開示されていない点。
　イ　相違点２
　本願発明の「ダイオード」は「前記アノード層に隣接する前記第１の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第２の導電型の高濃度ドープ層」を含むのに対し，引用発明１は「前記アノード層に隣接する前記第１の導電型の高濃度ドープ層」及び「前記カソード層に隣接する前記第２の導電型の高濃度ドープ層」を含まない点。
４　相違点についての検討
（１）相違点１について
　引用発明２は「ＧａＮ層およびＡｌＮ層からなる８層のＧａＮ／ＡｌＮ積層構造のバッファ層」を開示しており，引用発明１の「バッファ層」はシリコン基板とシリコン基板の上に形成された窒化物半導体を介在するという機能を有し（前記（２）ア（イ））ており，これと同一の機能を奏する引用発明２の「バッファ層」を採用して引用発明１を具体的に構成することは，当業者が容易になし得ることである。
（２）相違点２について
　引用発明１において，アノードと裏面電極をオーミック接触させることが示唆されており（前記（２）ア（イ）【００４１】）またカソードとドレインビアプラグを電気的に接続する際にもオーミック接触させるべきことは当業者が当然目指すべき設計事項である。そして，引用発明３には，オーミック接続するために，ダイオードのｎ型のカソードに隣接してｎ＋層を，ｐ型のアノードに隣接してｐ＋領域を配置することが開示されているから，引用発明１に引用発明３を採用して相違点２に係る構成を得ることは，当業者が容易に想到することである。
５　本願発明の効果について
　本願発明の効果は，引用発明１ないし３から当業者が予測できる程度のもので，格別なものではない。
６　まとめ
　以上のとおり，本願発明は，引用文献１ないし３に記載された発明に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　
第４　結言 
　したがって，本願の請求項１に係る発明は，特許法第２９条第２項の規定により，特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。 
　
　よって，結論のとおり審決する。