(57)【要約】本発明の実施例によれば、自動光制御と、相関二重サンプリング処理との双方を可能にするピクセルを提供する。このピクセルは、互いに別々に読出しうる第１及び第２の光変換装置を有する。第２の光変換装置は、例えば、光変換に適した領域及びドーピングプロファイルを有するピクセルの浮動拡散領域とすることができる。イメージセンサはピクセルのアレイを有し、これらピクセルのうちの幾つか又は全てが、２つの光変換装置を有し、イメージセンサは更に、ピクセルから信号を読出す周辺回路を有する。イメージセンサの読出し回路は、第２の光変換装置により発生された電荷をモニタリングして、第１の光変換装置からいつ信号を読出すかを決定しうるようにする。
2007529145.tif 000002
【特許請求の範囲】
【請求項１】
電荷を発生する第１の光変換装置と、
電荷を発生する第２の光変換装置と、
前記第１及び第２の光変換装置間の第１のトランジスタであって、第１の光変換装置により発生された電荷を第２の光変換装置に転送する当該第１のトランジスタと、
前記第１の光変換装置により発生された電荷を表わす第１の読出し信号と、前記第２の光変換装置により発生された電荷を表わす第２の読出し信号とを生じる読出し回路と
を有するピクセル。
【請求項２】
請求項１に記載のピクセルにおいて、前記第１の光変換装置がピンドホトダイオードであるピクセル。
【請求項３】
請求項１に記載のピクセルにおいて、前記第１の光変換装置が、ｎｐホトダイオード、ｐｎｐホトダイオード、ｎｐｎホトダイオード、ホトゲート及び光導電体のうちの１つであるピクセル。
【請求項４】
請求項１に記載のピクセルにおいて、前記第２の光変換装置が浮動拡散領域であるピクセル。
【請求項５】
請求項１に記載のピクセルにおいて、前記第２の光変換装置がピンドホトダイオードであるピクセル。
【請求項６】
請求項５に記載のピクセルにおいて、前記第１の光変換装置がピンドホトダイオードであり、前記第２の光変換装置が第１の光変換装置よりも高いピニング電圧を有しているピクセル。
【請求項７】
請求項１に記載のピクセルにおいて、前記第２の光変換装置が、ｎｐホトダイオード、ｐｎｐホトダイオード、ｎｐｎホトダイオード、ホトゲート及び光導電体のうちの１つであるピクセル。
【請求項８】
請求項１に記載のピクセルにおいて、このピクセルが更に、前記第１の光変換装置に結合されたゲートを有する第２のトランジスタを具えており、この第２のトランジスタは、積分時間を決定するシャッタトランジスタであるピクセル。
【請求項９】
請求項８に記載のピクセルにおいて、前記第２の光変換装置が前記第２のトランジスタのゲートに隣接し且つこの第２のトランジスタに対し前記第１の光変換装置の側とは反対側にあるピクセル。
【請求項１０】
請求項８に記載のピクセルにおいて、このピクセルが更に、前記第２のトランジスタのゲートの下側で基板内にドーピングされたウエルを有しているピクセル。
【請求項１１】
請求項１に記載のピクセルにおいて、このピクセルが更に、少なくとも１つのドーピングされたウエルを基板内に有しており、前記第１及び第２の光変換装置がこの基板内に存在するピクセル。
【請求項１２】
請求項１１に記載のピクセルにおいて、前記第２の光変換装置が前記ドーピングされたウエル内に存在するピクセル。
【請求項１３】
請求項１１に記載のピクセルにおいて、前記第１の光変換装置は前記ドーピングされたウエル内に存在しないピクセル。
【請求項１４】
請求項１１に記載のピクセルにおいて、前記第２の光変換装置は前記ドーピングされたウエル内に存在しないピクセル。
【請求項１５】
請求項１４に記載のピクセルにおいて、前記第１の光変換装置と前記第２の光変換装置との間にドーピングされたウエルが存在するピクセル。
【請求項１６】
請求項１に記載のピクセルにおいて、このピクセルが更に、前記第２の光変換装置に電気接続されたトランジスタのゲートを有し、このトランジスタは出力ソースホロワトランジスタとしたピクセル。
【請求項１７】
請求項１〜１６のいずれか一項に記載の少なくとも１つのピクセルを有するピクセルのアレイを具えるイメージセンサ。
【請求項１８】
請求項１７に記載のイメージセンサにおいて、このイメージセンサが更に、相関二重サンプリング処理を実行する相関二重サンプリング回路を具えているイメージセンサ。
【請求項１９】
プロセッサと、
このプロセッサに結合され、ピクセルのアレイを有するイメージセンサであって、このアレイが請求項１〜１６のいずれか一項に記載の少なくとも１つのピクセルを有する当該イメージセンサと、
基準が満足されるまで前記第２の光変換装置からの読出し信号にこの基準を適用し、この基準が満足されると前記読出し回路が前記第１の光変換装置により発生される電荷を表わす信号を発生させるようにする制御回路と
を具えるプロセッサシステム。
【請求項２０】
請求項１９に記載のプロセッサシステムにおいて、前記イメージセンサが更に、相関二重サンプリング処理を実行する相関二重サンプリング回路を具えているプロセッサシステム。
【請求項２１】
電荷を発生する第１の光変換装置を形成する工程と、
電荷を発生する第２の光変換装置を形成する工程と、
第１及び第２の光変換装置間の第１のトランジスタであって、第１の光変換装置により発生された電荷を第２の光変換装置に転送する当該第１のトランジスタを形成する工程と、
前記第１の光変換装置により発生される電荷を表わす第１読出し信号及び前記第２の光変換装置により発生される電荷を表わす第２読出し信号を生じる読出し回路を形成する工程と
を具えるピクセル形成方法。
【請求項２２】
請求項２１に記載のピクセル形成方法において、第１の光変換装置を形成する前記工程が、ｎｐホトダイオード、ｐｎｐホトダイオード、ｎｐｎホトダイオード、ホトゲート及び光導電体のうちの１つを形成する工程を有するピクセル形成方法。
【請求項２３】
請求項２１に記載のピクセル形成方法において、第２の光変換装置を形成する前記工程が、ｎｐホトダイオード、ｐｎｐホトダイオード、ｎｐｎホトダイオード、ホトゲート及び光導電体のうちの１つを形成する工程を有するピクセル形成方法。
【請求項２４】
請求項２１に記載のピクセル形成方法において、第１の光変換装置を形成する前記工程が、ピンドホトダイオードを形成する工程を有するピクセル形成方法。
【請求項２５】
請求項２１に記載のピクセル形成方法において、第２の光変換装置を形成する前記工程が、浮動拡散領域を形成する工程を有するピクセル形成方法。
【請求項２６】
請求項２１に記載のピクセル形成方法において、第２の光変換装置を形成する前記工程が、ピンドホトダイオードを形成する工程を有するピクセル形成方法。
【請求項２７】
請求項２６に記載のピクセル形成方法において、第１の光変換装置を形成する前記工程が、ピンドホトダイオードを形成する工程を有するとともに、更に前記第２の光変換装置に対するピニング電圧を前記第１の光変換装置に対するピニング電圧よりも高く設定する工程を有するピクセル形成方法。
【請求項２８】
請求項２１に記載のピクセル形成方法において、この方法が更に、前記第１の光変換装置に隣接してトランジスタのゲートを形成する工程を有し、このトランジスタのゲートを形成する工程が、前記第１の光変換装置に接続され積分時間を決定する第２のトランジスタ、又は光発生電荷を前記第２の光変換装置に転送する転送トランジスタの何れかのトランジスタのゲートを形成する工程を有するピクセル形成方法。
【請求項２９】
請求項２８に記載のピクセル形成方法において、この方法が更に、前記第２のトランジスタのゲートの下側で基板内に第１導電型のドーピングされたウエルを形成する工程を有するピクセル形成方法。
【請求項３０】
請求項２１に記載のピクセル形成方法において、この方法が更に、基板中に第１導電型の少なくとも１つのドーピングされたウエルを形成する工程を有し、前記第１及び第２の光変換装置を前記基板内に形成するピクセル形成方法。
【請求項３１】
請求項３０に記載のピクセル形成方法において、第２の光変換装置を形成する前記工程が、この第２の光変換装置を前記ドーピングされたウエル内に形成する工程を有するピクセル形成方法。
【請求項３２】
請求項３０に記載のピクセル形成方法において、第１の光変換装置を形成する前記工程が、この第１の光変換装置を前記ドーピングされたウエルの外部に形成する工程を有するピクセル形成方法。
【請求項３３】
請求項３０に記載のピクセル形成方法において、第２の光変換装置を形成する前記工程が、この第２の光変換装置を前記ドーピングされたウエルの外部に形成する工程を有するピクセル形成方法。
【請求項３４】
請求項３０に記載のピクセル形成方法において、少なくとも１つのドーピングされたウエルを形成する前記工程が、前記第１及び第２の光変換装置間にドーピングされたウエルを形成する工程を有するピクセル形成方法。
【請求項３５】
請求項２１に記載のピクセル形成方法において、この方法が更に、第２のトランジスタを形成する工程を有し、この第２のトランジスタを形成する工程が、前記第２の光変換装置に電気接続された出力ソースホロワトランジスタのゲートを形成する工程有するピクセル形成方法。
【請求項３６】
第１及び第２の光変換装置を有するピクセルを動作させるピクセル動作方法において、このピクセル動作方法が、
前記第１及び第２の光変換装置が光に応答して電荷を発生する過程と、
前記第１の光変換装置が電荷を発生している際に、前記第２の光変換装置が発生した電荷の量を表わす読出し信号を得る過程と
を有するピクセル動作方法。
【請求項３７】
請求項３６に記載のピクセル動作方法において、前記第２の光変換装置が発生した電荷の量を表わす読出し信号を得る前記過程が、前記第２の光変換装置により発生される電荷の量をモニタリングする過程を有するピクセル動作方法。
【請求項３８】
請求項３６に記載のピクセル動作方法において、この方法が更に、
前記第１の光変換装置により発生された電荷の読出し時に、前記第２の光変換装置を予め決定した電圧にリセットする過程と、
予め決定した電圧を読出す過程と、
トランジスタのゲートを動作させることにより、前記第１の光変換装置により発生された電荷を第２の光変換装置に転送させる過程と、
前記第１の光変換装置により発生された電荷を前記第２の光変換装置から読出す過程と
を有するピクセル動作方法。
【請求項３９】
第１及び第２の光変換装置を有するピクセルを動作させるピクセル動作方法において、このピクセル動作方法が、
前記第１の光変換装置からの第１読出し信号を基準電圧と比較する過程と、
この比較する過程に基づいて、前記第２の光変換装置が受ける光を表わす第２読出し信号を得る過程と
を有するピクセル動作方法。
【請求項４０】
イメージセンサ動作方法において、この方法が、
少なくとも２つのピクセルの各々が第１及び第２の光変換装置を有している複数のピクセルのアレイ内の光に応答して電荷を発生させる過程と、
前記第２の光変換装置により発生された電荷を表わす信号を得る過程と、
これら信号に基準を適用する過程と、
この基準が満足される時を決定する過程と、
この基準が満足された際に、前記第１の光変換装置により発生された電荷を読出す過程と
を有するイメージセンサ動作方法。
【請求項４１】
請求項４０に記載のイメージセンサ動作方法において、基準を適用する前記過程が、前記信号を基準電圧と比較する過程を有し、基準が満足される時を決定する前記過程が、前記信号の何れかが前記基準電圧にほぼ等しくなる時を決定する過程を有するイメージセンサ動作方法。
【請求項４２】
請求項４０に記載のイメージセンサ動作方法において、基準を適用する前記過程が、前記信号を基準電圧と比較する過程を有し、基準が満足される時を決定する前記過程が、前記信号の平均値がほぼ基準電圧に等しくなる時を決定する過程を有するイメージセンサ動作方法。
【請求項４３】
請求項４０に記載のイメージセンサ動作方法において、複数個のピクセルをアレイの一部とし、ピクセルを複数の行及び列に配置し、電荷を発生させる前記過程が、少なくとも２つの行の各ピクセル内の第１及び第２の光変換装置により電荷を発生させる過程を有し、前記第２の光変換装置により蓄積される電荷をモニタリングする過程が、前記少なくとも２つの行における全てのピクセルの前記第２の光変換装置により蓄積される電荷をモニタリングする過程を有するイメージセンサ動作方法。
【請求項４４】
請求項４０に記載のイメージセンサ動作方法において、複数個のピクセルにより発生される電荷を読出す過程が、
前記第２の光変換装置の全てを予め決定した電圧にリセットする過程と、
前記第２の光変換装置の各々から予め決定した電圧を読出す過程と、
トランジスタのゲートを動作させることにより、前記第１の光変換装置の各々により蓄積された電荷を同じピクセル内の前記第２の光変換装置に転送する過程と、
前記第１の光変換装置の各々により蓄積された電荷を前記第２の光変換装置の各々から読出す過程と
を有するイメージセンサ動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置の分野に関するものであり、特に、自動光制御及び相関二重サンプリング処理を支援しうる改善したピクセルに関するものである。
【背景技術】
【０００２】
代表的な従来のＣＭＯＳイメージャ回路は、ピクセルの焦平面を有している。各ピクセルは、光発生電荷をアレイの基板の一部に発生させて蓄積するために、例えば、光ゲート、光導電体又はホトダイオードのような光変換装置を有している。各ピクセルに接続される読出し回路は、少なくとも出力トランジスタを有し、この出力トランジスタが、ドーピングされた拡散領域から光発生電荷を受けて出力信号を生じ、この出力信号がピクセルアクセストランジスタを介して読出される。
【０００３】
１つの代表的なＣＭＯＳイメージャピクセル回路、すなわち、３トランジスタ（３Ｔ）ピクセルは、光発生電荷を拡散領域に供給するための光変換装置と、拡散領域をリセットするためのリセットトランジスタと、拡散領域に接続されたゲートを有し、出力信号を発生させるソースホロワトランジスタと、このソースホロワトランジスタをピクセルアレイの列ラインに選択的に接続する行選択トランジスタとを有する。３トランジスタピクセルは、自動光制御（ＡＬＣ）処理を支援するのに用いられている。ＡＬＣは、ピクセルにより集められる光の量を制御するのに用いられる。３Ｔピクセルでは、光変換装置により蓄積された電荷を、この光変換装置を予め決定した電圧にリセットする前に読出すことができる。従って、光変換装置により発生された電荷の量に基づいて、ＡＬＣ処理により読出し時間を決定することができ、しかも、ＡＬＣ処理によれば、特定の時間に光変換装置に存在する電荷に応答して、この光変換装置により更に発生される電荷の量を調整することができる。
【０００４】
他の代表的なＣＭＯＳイメージャピクセルは、４トランジスタ（４Ｔ）構造を採用しており、この構造は３Ｔ構造に類似しているが、電荷キャリアの流れを光変換装置から検出ノード、代表的には浮動拡散領域に導く転送トランジスタを用いている。すなわち、４Ｔ構造では、ソースホロワトランジスタのゲートが浮動拡散領域に接続されている。
【０００５】
代表的なＣＭＯＳ撮像装置、その処理工程及び撮像回路における種々のＣＭＯＳ素子の機能の詳細な説明は、例えば米国特許第 6,140,630号明細書（発明者：Rhodes）、米国特許第 6,376,868号明細書（発明者：Rhodes）、米国特許第 6,310,366号明細書（発明者：Rhodes等）、米国特許第 6,326,652号明細書（発明者：Rhodes）、米国特許第 6,204,524号明細書（発明者：Rhodes）及び米国特許第 6,333,205号明細書（発明者：Rhodes）に開示されている。これらの米国特許明細書は参考のためにここに導入したものである。
【０００６】
１つの代表的なＣＭＯＳ４Ｔピクセル１００を含む半導体ウエハ片の一部の頂面図を図１に示す。ＣＭＯＳピクセル１００は一般に、このピクセルに入射される外部光に応答して電荷を発生させる光変換装置１２０と、光電荷を光変換装置１２０から検出ノード、代表的に浮動拡散領域１１０に転送する転送ゲート１０６とを有する。浮動拡散領域１１０は、出力ソースホロワトランジスタのゲート１０８に電気的に接続されている。ピクセル１００は、信号を検出する前に浮動拡散領域１１０を予め決定した電圧にリセットするためのゲート１０７を有するリセットトランジスタと、行選択信号に応答してソースホロワトランジスタから出力端子に信号を出力するためのゲート１０９を有する行選択トランジスタとをも具えている。リセットトランジスタ、ソースホロワトランジスタ及び行選択トランジスタに対するソース／ドレイン領域１１５も存在する。
【０００７】
図２は、図１のピクセル１００を、その２−２′線上を断面として示す線図的断面図である。この図２に示すように、代表的なＣＭＯＳピクセル１００は、ピンド（pinned）ホトダイオード（埋込みホトダイオード）を光変換装置１２０として有している。ピンドホトダイオード１２０は、転送トランジスタのゲート１０６に隣接しており、ｐ型基板１０１内にｐ型表面層１２３及びｎ型ホトダイオード領域１２２を有している。
【０００８】
図１及び２に示すＣＭＯＳピクセル１００においては、入射光により自由電子が発生され、これら自由電子がｎ型ホトダイオード領域１２２内に蓄積される。この光発生電荷は、ゲート１０６が転送トランジスタをターンオンさせる信号を受けた際に、浮動拡散領域１１０に転送される。ソースホロワトランジスタは、ゲート１０８が受ける電圧に応答して転送電荷から出力信号を生じる。
【０００９】
ピンドホトダイオード１２０は、代表的には図２に示すように、矢印１８７で示す外部光に曝される。ピクセル１００の他の部分は、例えば金属層１８６により光から遮蔽される。ピンドホトダイオード１２０より成る上述した構造は代表的に透明であり、カラーフィルタ１８５及びマイクロレンズ１８０を有しうる。通常のピクセル１００では、絶縁層及び表面安定化層（図示せず）のような他の層を基板１０１及びホトダイオード１２０上に形成することができる。
【００１０】
図１及び２の４Ｔ構造によれば、３Ｔ構造よりも優れた利点が得られる。例えば、ピクセル１００は、雑音を低減させるとともに、より正確なピクセル信号を得るために、相関二重サンプリング（ＣＤＳ）を利用することができる。ＣＤＳの場合、浮動拡散領域１１０によりゲート１０８を予め決定した電圧に制御することにより、ピクセルリセット信号Ｖrst を読出す。次に、転送ゲート１０６を動作させることにより、光発生電荷をピンドホトダイオード１２０から浮動拡散領域１１０に転送し、ピクセル画像信号Ｖpc1 をソースホロワゲート１０８を経て読出す。これら２つの値Ｖrst 及びＶpc1 を互いに減算し、これにより雑音を減少させる。更に、４Ｔピクセル１００は暗電流を低くし、これによっても雑音を減少させる。従って、通常のピクセル１００では、転送ゲート１０６が光発生電荷の流れをピンドホトダイオード１２０から浮動拡散領域１１０へ、その結果、読出し回路へ導く為、ピンドホトダイオード１２０における光発生電荷を変えることなしにこの電荷を読出すことができない。従って、通常の４ＴピクセルではＡＬＣを用いるのが容易ではない。
【発明の開示】
【００１１】
ピクセルの光レベルを測定する技術は、特に４Ｔピクセルや４個よりも多いトランジスタを有するその他のピクセルに対して改善するのが有利である。
【００１２】
本発明の例によれば、２つの光変換装置を有するピクセル及びその製造方法を提供するものである。これら２つの光変換装置に対して別々の出力信号を読出し、一方からの信号を読出すことにより、いつ他方から信号を読出すかを決定しうるようにする。
【００１３】
本発明の例によれば、ピクセルのアレイを有するイメージセンサや、このアレイのピクセルをも提供する。アレイの少なくとも２つのピクセルの各々は、電荷を発生させる第１の光変換装置と、電荷を発生させる第２の光変換装置と、第１の光変換装置により発生される電荷を表わす信号及び第２の光変換装置により発生される電荷を表わす信号を読出す読出し回路とを具えている。第２の光変換装置により発生される電荷をモニタリングする回路も存在させ、この回路はイメージセンサの一部にすることができるが、必ずしもそのようにする必要はない。本発明の例によれば、第２の光変換装置における電圧をサンプリングすることにより、この第２の光変換装置により発生される電荷をモニタリングする。アレイのピクセルを読出す時間は第２の光変換装置のサンプリングされた電圧に基づくものである。
【００１４】
ピクセル内の第２の光変換装置は、自動光制御（ＡＬＣ）と相関二重サンプリング（ＣＤＳ）との双方の処理を達成する。更に、本発明の例による多数のピクセルを用いるイメージセンサはＡＬＣ及びＣＤＳ処理を実行しうる。
【実施例】
【００１５】
以下の詳細な説明では、その一部を成し、本発明を実行しうる特定の実施例を示す添付図面を参照する。これらの添付図面においては、その全体に亘りほぼ同様な構成素子には同じ符号を付してある。これらの実施例は、当業者が本発明を実行しうる程度に充分詳細に説明してあるものであるが、その他の実施例を採用しうるとともに、本発明の精神及び範囲を逸脱することなく、構造的、論理的及び電気的な変更を行いうることに注意すべきである。
【００１６】
用語“ウエハ”及び“基板”は、シリコン、シリコン・オン・インシュレータ（ＳＯＩ）、シリコン・オン・サファイア（ＳＯＳ）技術、ドーピングした又はドーピングしていない半導体、半導体基台によって支持されたエピタキシャルシリコン層及びその他の半導体構造体や、ガラス又は石英のような絶縁基板を含むものとして理解すべきである。更に、以下の説明で“ウエハ”又は“基板”に言及する場合、前処理工程を用いて、半導体構造体又は基台内に領域又は接合面を形成しておくことができる。更に、半導体は必ずしもシリコンを主成分とする必要はなく、シリコン‐ゲルマニウムや、ゲルマニウムや、砒化ゲルマニウムを主成分とすることができる。
【００１７】
用語“ピクセル”は、光変換装置及び関連のトランジスタ、又は電磁放射を電気信号に変換するその他の回路を含む画素ユニットセルを意味するものである。説明の都合上、１つの代表的なピクセルを図面に示し説明するが、代表的には、全てのピクセルを同様にして１つのイメージセンサに同時に製造するものである。
【００１８】
本発明は、別々に読出しうる少なくとも２つの光変換装置が１つのピクセルに設けられている実施例を提供する。この実施例のピクセルは、４トランジスタ（４Ｔ）ピクセルのように、３つよりも多いトランジスタを有するピクセルであって、第１の光変換装置と浮動拡散領域との間に転送ゲートを有するピクセルにおいて自動光制御（ＡＬＣ）を実行するのに特に有用である。第１の光変換装置はソースホロワトランジスタのゲートに直接接続されていない為、図１及び２におけるピンドホトダイオード１２０のような第１の光変換装置により記憶された電荷を変えることなく、この第１の光変換装置における光発生電荷を読出すことはできない。４Ｔピクセルや、その他の同様な構成のピクセルによれば、相関二重サンプリング（ＣＤＳ）を実行しうるようにできるが、これらによれば、ＡＬＣを妨げるおそれもある。
【００１９】
図面を参照するに、図３は、本発明の代表的な実施例によるＣＭＯＳピクセル３００を示す平面図である。図４Ａ〜４Ｃは、本発明の代表的な実施例によるピクセル３００を、図３の４‐４´線上を断面として示す断面図である。図５は、ピクセル３００の回路線図である。
【００２０】
ピクセル３００は、このピクセル３００に入射される外部光に応答して電荷を発生させる、ピンドホトダイオード３２０として示す第１の光変換装置を有する。ピンドホトダイオード３２０には第１トランジスタのゲート３０６が隣接している。この第１トランジスタとしては、光発生電荷の読出し時にこの光発生電荷を検出ノードに転送する転送トランジスタを例示してある。
【００２１】
検出ノードは、浮動拡散領域３３０として例示する第２の光変換装置を有するように構成されている。浮動拡散領域３３０は、従来のピクセルの浮動拡散領域に比べて大きくした領域Ａ330 を有する。この領域Ａ330 は、浮動拡散領域３３０を第２の光変換装置として機能させるのに充分大きくなっている。浮動拡散領域３３０は電荷を発生する為、この浮動拡散領域３３０の電圧レベルをモニタリングすることができる。第２の光変換装置を設けることにより、後に詳細に説明するように、相関二重サンプリング（ＣＤＳ）に加えて自動光制御（ＡＬＣ）処理を実行しうる。
【００２２】
ピクセル３００は、リセットトランジスタのゲート３０７、ソースホロワトランジスタのゲート３０８、行選択トランジスタのゲート３０９及びこれらトランジスタのソース／ドレイン領域３１５をも有している。
【００２３】
図４Ａ〜４Ｃに示すように、ｐ型基板としうる基板３０１が存在している。この基板３０１内には、浅溝分離（ＳＴＩ）領域３０２として示す分離領域が存在する。このＳＴＩ領域３０２にはピンドホトダイオード３２０が隣接している。このピンドホトダイオード３２０は、基板３０１の表面よりも下側に電荷蓄積領域３２１を有しており、この領域３２１はｎ型領域として例示してある。この電荷蓄積領域３２１上にはｐ+ 表面層３２３が存在する。ピンドホトダイオード３２０には転送ゲート３０６が隣接している。
【００２４】
図４Ａ及び４Ｂに示す代表的な実施例では、浮動拡散領域３３０は基板３０１の表面下のｎ型領域とすることができる。或いはまた、浮動拡散領域３３０は、図４Ｃに示すように、他のピンドホトダイオード（以後第２ホトダイオードと称する）３３５とすることができ、基板の表面の下側でｐ+ 表面層３３３の下のｎ型領域３３１を有する。このような場合、第２ピンドホトダイオード３３５は、（第１）ピンドホトダイオード３２０に対するピニング電圧Ｖpin1よりも高いピニング電圧Ｖpin2を有しうる。簡単の為に、ピクセル３００の第２の光変換装置を、ここでは主として浮動拡散領域３３０と称する。浮動拡散領域３３０への言及は第２の光変換装置への、特に第２ピンドホトダイオード３３５への言及でもあるが、これら装置間の相違を明示している場合を除くものである。
【００２５】
上述したように、浮動拡散領域３３０は第２の光変換装置として機能する。従って、この浮動拡散領域は、例えば、従来のピクセル１００（図１及び２）におけるように、金属層により完全に光から遮蔽されるものではない。図４Ａには金属層を示していないが、金属層によりピクセル３００の他の部分を遮蔽することができることに注意すべきである。図４Ａに示すように、矢印３８７で表わした光は、ピクセル３００の構成素子、例えば、マイクロレンズ３８０及びカラーフィルタ３８５を介して、浮動拡散領域３３０に到達しうる。基板３０１上にはピクセル３００の追加の層（図示せず）を設けることもでき、これらの追加の層には、光を浮動拡散領域３３０に到達しうる絶縁層及び表面安定化層が含まれるが、これらの層に限定されるものではない。図面を簡単にするために、光の通路は図４Ａのみに示してあるが、図４Ｂ及び４Ｃの実施例においても同様に、それぞれ浮動拡散領域３３０及び第２ピンドホトダイオード３３５に光を到達させることができる。
【００２６】
浮動拡散領域３３０はリセットトランジスタのリセットゲート３０７に隣接しており、このリセットトランジスタは、このリセットゲート３０７に対し浮動拡散領域３３０の側とは反対側にソース／ドレイン領域３１５を有している。誘電体層３４２も存在し、この誘電体層は図示のように、ピンドホトダイオード３２０、転送ゲート３０６及び浮動拡散領域３３０上に存在し、浮動拡散領域３３０に隣接する側でリセットゲート３０７上に部分的に存在し、しかもこれと離間してリセットゲート３０７の側壁上に存在する。
【００２７】
基板３０１内には、例えばｐ型とした第１導電型の１つ以上のウエル（井戸）を形成することもできる。図４Ａ及び４Ｃは、基板３０１の表面からその下側のある深さまで延在するとともに、リセットゲート３０７と、リセットソース／ドレイン領域３１５に隣接するＳＴＩ領域３０２と、転送ゲート３０６の一部との下側に延在するｐ型ウエル３０３を示している。浮動拡散領域３３０（又は第２ピンドホトダイオード３３５（図４Ｃ））と、リセットソース／ドレイン領域３１５とはｐ型ウエル３０３内に存在する。
【００２８】
或いはまた、ピクセル３００が、図４Ｂに示すように領域３０４ａ及び３０４ｂのような２つ以上のｐ型ウエル領域を有するようにしうる。図４Ｂの実施例では、ｐ型ウエル３０４ａが転送ゲート３０６の下側で基板３０１の表面からその下側のある深さまで延在している。ｐ型ウエル３０４ｂも基板３０１の表面からその下側のある深さまで延在し、且つリセットソース／ドレイン領域３１５に隣接するＳＴＩ領域３０２の下側及びリセットゲート３０７の一部の下側に延在している。リセットソース／ドレイン領域３１５はｐ型ウエル３０４ｂ内に形成されている。しかし、浮動拡散領域３３０はｐ型ウエル内には形成されておらず、従って、赤色光に対して改善した応答性を有しうる。ｐ型ウエル３０４ａ及び３０４ｂは図４Ｃの実施例におけるｐ型ウエル３０３の代わりに用いて、第２ホトダイオード３３５がｐ型ウエル内に形成されないようにすることもできる。
【００２９】
上述した代表的な実施例は４トランジスタ（４Ｔ）ピクセルと関連させて説明したが、本発明は、トランジスタの個数を異ならせた設計を含むその他のピクセル設計において具体化することもできる。このような設計には５トランジスタ（５Ｔ）ピクセル又は６トランジスタ（６Ｔ）ピクセルを含めることができるが、これらに限定されるものではない。５トランジスタピクセル及び６トランジスタピクセルは、シャッタトランジスタ及びブルーミング防止トランジスタの双方又はいずれか一方のような１つ以上のトランジスタを加えることで４Ｔピクセルと相違する。更に、本発明は、第２の光変換装置に接続されたソースホロワトランジスタのゲートを有するピクセルに限定されるものではない。従って、その代わりに、読出し回路をピクセル内に設けることができる。
【００３０】
ピクセル３００を製造する代表的な実施例を、図６Ａ〜６Ｈを参照して、以下に説明する。従来の処理の結果を論理的に必要とする場合を除いて、ここで説明するいかなる処理に対しても特定の順序を必要とするものではない。従って、以下の処理は一般的な順序で実行するものとして説明するが、この順序は例示にすぎず、変えることができるものである。
【００３１】
図６Ａは、製造の初期段階でのピクセル３００を示す。基板３０１は、例えばｐ型とした第１導電型とする。この基板３０１内には、誘電体材料が充填された分離領域３０２が形成される。この誘電体材料は、酸化物材料、例えば、SiＯ又はSiＯ2 のような酸化珪素や、オキシナイトライドや、窒化珪素のような窒化物材料や、炭化珪素や、高温ポリマーや、その他の誘電体材料とすることができる。図６Ａに示すように、分離領域３０２は浅溝分離（ＳＴＩ）領域とすることができ、誘電体材料は高密度プラズマ（ＨＤＰ）酸化物、すなわち、浅溝を有効に充填する能力の高い材料とするのが好ましい。
【００３２】
図６Ａに示すように、例えば、酸化珪素より成る第１絶縁層３４０ａを基板３０１上に成長又は堆積させる。この第１絶縁層３４０ａは、後に形成されるトランジスタゲート３０６及び３０７に対するゲート酸化物層として作用する。次に、この第１絶縁層３４０ａ上に導電性材料層３４０ｂを堆積する。この導電性材料層３４０ｂは、後に形成されるトランジスタに対するゲート電極として作用する。この導電性材料層３４０ｂは、第２導電型、例えば、ｎ型にドーピングしうるポリシリコン層としうる。このポリシリコン層３４０ｂ上には第２絶縁層３４０ｃを堆積する。この第２絶縁層３４０ｃは、例えば、酸化物（SiＯ2 ）、窒化物（窒化珪素）、オキシナイトライド（シリコンオキシナイトライド）、ＯＮ（酸化物‐窒化物）、ＮＯ（窒化物‐酸化物）又はＯＮＯ（酸化物‐窒化物‐酸化物）から形成しうる。
【００３３】
これらの層３４０ａ、３４０ｂ及び３４０ｃは、化学気相堆積（ＣＶＤ）又はプラズマ化学気相堆積（ＰＥＣＶＤ）等のような従来の堆積方法により形成しうる。次に、これらの層３４０ａ、３４０ｂ及び３４０ｃをパターン化及びエッチング処理して、図６Ａに示す多層ゲート積層構造体３０６及び３０７を形成する。ゲート積層構造体３０６は転送トランジスタに対するゲート構造体であり、ゲート積層構造体３０７はリセットトランジスタに対するゲート構造体である。
【００３４】
本発明は、上述したゲート積層構造体３０６及び３０７に限定されるものではない。所望通りに及び当該技術分野で既知のように、追加の層を設けたり、又はゲート積層構造体３０６及び３０７を変更したりすることができる。例えば、ゲート電極３４０ｂと第２絶縁層３４０ｃとの間に珪化物層（図示せず）を形成することができる。珪化物層はゲート積層構造体３０６及び３０７内に設けるか、又はイメージセンサ回路における全てのトランジスタゲート構造体内に設けることができ、チタン珪化物、タングステン珪化物、コバルト珪化物、モリブデン珪化物又はタンタル珪化物とすることができる。この追加の導電層は、TiＮ／Ｗ又はＷ／ＮX ／Ｗのような障壁層／超硬金属とすることもでき、或いは完全にＷＮx から形成することができる。
【００３５】
基板３０１内には図６Ｂに示すように、第１導電型のウエル、本例ではｐ型ウエル３０３を注入する。このｐ型ウエル３０３は、基板３０１内で転送ゲート３０６の下側の点から、リセットゲート３０７に対する転送ゲート３０６の側とは反対側におけるＳＴＩ領域３０２の下側の点まで形成する。或いはまた、図６Ｃに示すように、２つのｐ型ウエル３０４ａ及び３０４ｂを基板３０１内に形成しうる。すなわち、第１ｐ型ウエル３０４ａは転送ゲート３０６の下側に形成でき、第２ｐ型ウエル３０４ｂはリセットゲート３０７の下側に形成でき、この第２ｐ型ウエルを、リセットゲート３０７に対する転送ゲート３０６の側とは反対側のＳＴＩ領域３０２の下側に延在させる。ｐ型ウエル３０３、３０４ａ、３０４ｂは既知の方法により形成しうる。例えば、ホトレジスト層（図示せず）を基板３０１上で、ｐ型ウエル３０３、３０４ａ、３０４ｂを形成すべき領域上に開孔を有するようにパターン化することができる。このホトレジスト層中の開孔を介して基板中に硼素のようなｐ型ドーパントを注入することができる。ｐ型ウエル３０３、３０４ａ、３０４ｂは、本例では、これに隣接する基板３０１の部分よりも高いｐ型ドーパント濃度を有するように形成する。
【００３６】
図６Ｄに示すように、ピンドホトダイオード３２０に対する第２導電型のドーピング領域３２１を基板３０１内に注入形成する。このドーピング領域３２１は、本例では、僅かにドーピングしたｎ型領域とする。このドーピング領域３２１は当該技術分野で既知の方法により形成しうる。例えば、ホトレジスト層（図示せず）を基板３０１上で、ピンドホトダイオード３２０を形成すべき基板３０１の表面上に開孔を有するようにパターン化することができる。この開孔を介して基板３０１内に、リン、砒素又はアンチモンのようなｎ型ドーパントを注入しうる。領域３２１の分布を調整するのに複数回の注入を行うことができる。所望に応じ、ドーピング領域３２１を形成するのに斜めからの注入を行って、基板３０１の表面に対し９０度とは異なる角度で注入されるようにすることができる。
【００３７】
ピンドホトダイオード領域３２１は、転送ゲート３０６に対しリセットゲート３０７側とは反対側にあり、転送ゲート３０６のエッジとほぼ整列して、光発生電荷を収集する光感応電荷蓄積領域を形成している。
【００３８】
図６Ｅを参照するに、浮動拡散領域３３０を、転送ゲート３０６とリセットゲート３０７との間に形成する。この浮動拡散領域３３０は、既知の方法により、本例ではｎ型とした第２導電型のドーピング領域として基板３０１内に形成しうる。前述したように、浮動拡散領域３３０は、この浮動拡散領域が、外部入射光に応答して電荷を発生させて蓄積する第２の光変換装置として作用するような表面積を有するように形成する。
【００３９】
或いはまた、前述したように、浮動拡散領域３３０は第２の光変換装置ではなく、第２ピンドホトダイオード３３５とすることができ、この第２ピンドホトダイオードは図６Ｄ及び６Ｇに関連して説明するようにして形成しうる。このような場合には、第２ピンドホトダイオード３３５をピンドホトダイオード３２０と同時に且つ同様に形成しうる。
【００４０】
図６Ｆは、酸化物層３４２を形成した状態を示す。本例では層３４２を酸化物層としたが、この層３４２は酸化物層以外のいかなる適切な誘電体材料にもすることができ、例えば、二酸化珪素、窒化珪素、オキシナイトライド、ＯＮ、ＮＯ、ＯＮＯ又はＴＥＯＳ等とすることができ、これらは当該技術分野で既知の方法により形成しうる。
【００４１】
ピンドホトダイオード３２０に対するドーピング表面層３２３は、図６Ｇに示すように注入形成する。ドーピング表面層３２３は、例示の目的でｐ型とした第１導電型にドーピングしてある。本例では、ドーピング表面層３２３を、多量にドーピングしたｐ+ 表面層とする。このｐ+ 表面層を形成するのに、硼素、インジウム、その他の適切ないかなるものにもしうるｐ型ドーパントを用いることができる。
【００４２】
ｐ+ 表面層３２３は既知の技術により形成しうる。例えば、ｐ+ 表面層３２３は、ｐ型イオンをホトレジスト層中の開孔を介して注入することにより形成しうる。或いはまた、ｐ+ 表面層３２３は、プラズマガス源ドーピング処理により、又は原位置のドーピング層から或いは表面層３２３を形成すべき領域上に堆積されたドーピング層から基板３０１内にｐ型ドーパントを拡散することにより、形成しうる。
【００４３】
図６Ｇに示すように、ドライエッチング工程を行って、酸化物層３４２の一部を除去する。酸化物層３４２は、その残存部分が、浮動拡散領域３３０の側とは反対側のリセットゲート３０７の側壁上に側壁スペーサを形成するとともに、転送ゲート３０６と、ホトダイオード３２０と、浮動拡散領域３３０と、この浮動拡散領域３３０に隣接するリセットゲート３０７の一部との上に保護層３４２を形成するように、エッチング処理することができる。或いはまた、ゲート３０６及び３０７上に側壁スペーサのみが残存するように、酸化物層３４２をエッチング処理することができる。
【００４４】
リセットソース／ドレイン領域３１５を既知の方法により埋設して、図６Ｈに示す構造を得ることができる。このソース／ドレイン領域３１５は、例示の目的でｎ型とした第２導電型の領域として形成する。リン、砒素又はアンチモンのような適切ないかなるｎ型ドーパントをも用いて、ソース／ドレイン領域３１５を形成することができる。
【００４５】
ピクセル３００を完成させるのに、通常の処理方法を用いることができる。例えば、ゲートライン及びその他の接続ラインをピクセル３００に接続するための絶縁層、遮蔽層及び金属化層を形成することができる。上述したように、浮動拡散領域３３０は第２の光変換装置として作用し、従って、ピクセル３００の構造部によっては光から完全に遮蔽されないようにする。又、表面全体を、例えば、二酸化珪素、ＢＳＧ、ＰＳＧ又はＢＰＳＧより成る表面安定化層で被覆し、この表面安定化層をＣＭＰにより平坦化してこれに接点孔をエッチング形成し、次にこれら接点孔を金属化して接点を形成することができる。又、通常の導体層及び絶縁層を用いて、ピクセル３００の構造部を相互接続するとともにこのピクセル３００を周辺回路に接続することができ、フィルタ３８５及びマイクロレンズ３８０（図４Ａ）をも形成しうる。
【００４６】
上述した実施例はｐｎｐ型のホトダイオードを形成することに関して説明したが、本発明はこれらの実施例に限定されるものではない。本発明は、基板中のｎｐ又はｎｐｎ領域から形成したホトダイオード、光ゲート又は光導電体のような他の種類の光変換装置への適用性も有する。ｎｐｎ型のホトダイオードを形成する場合には、これに応じてあらゆる構造体の導電型及びドーパントをも変更し、転送ゲート及びシャッタゲートを上述した実施例におけるようなＮＭＯＳトランジスタではなくＰＭＯＳトランジスタの一部とする必要がある。
【００４７】
図７に示すように、ピクセル３００はピクセルのアレイ７７７の一部とすることができる。このアレイ７７７のピクセルは、図示のように行及び列に配置されている。図７の例では、ピクセル３００を行Ｒx 及び列Ｃy の一部として示してある。アレイ７７７の行数及び列数はいかなる個数にすることもできる。図面を簡単にするために、行Ｒx 、Ｒn 及びＲw 並びに列Ｃy 、Ｃz 及びＣq のみを明示してある。ｘ、ｗ、ｎ、ｙ、ｚ及びｑに対する値は、所望通りに選択することができ、特定のアレイに対する行及び列の総数に依存させることができる。
【００４８】
行Ｒx 、Ｒn 及びＲw における全てのピクセルは、図６Ａ〜６Ｈにつき前述したようにして形成しうる。図７には、ピクセル３００の互いに隣接していない３つの行を示しているが、本発明はピクセル３００の特定の行数や、このような行の特定の構成に限定されるものではない。従って、ピクセル３００の行は互いに隣接させることができ、アレイ７７７のいかなる個数の行にもピクセル３００を含めることができ、又はこのアレイの全てのピクセルをピクセル３００とすることができる。
【００４９】
図８は、本発明の実施例による代表的なＣＭＯＳイメージセンサ８８８を示すブロック線図である。このイメージセンサは、図７につき上述したピクセルアレイ７７７を有している。
【００５０】
このイメージセンサ８８８は、読出し又はモニタリングのためにアレイ７７７の行及び列を選択する行選択ライン及び列選択ラインをも有している。行選択ラインは、行アドレスデコーダ８９２に応答して行ドライバ８９１により選択的に駆動される。列選択ラインは、列アドレスデコーダ８９７に応答して列ドライバ８９３により選択的に駆動される。
【００５１】
ピクセルアレイ７７７は、タイミング兼制御回路８９５によりアドレスデコーダ８９２及び８９７を制御し、これによりピクセル信号読出し又はモニタリングのための適切な行及び列選択ラインを選択することにより動作させられる。ピクセル信号は、列ドライバ８９３と関連するサンプル‐ホールド（Ｓ／Ｈ）回路８９６により読出される。Ｓ／Ｈ回路８９６は、ピクセル画像信号（Ｖpc1 ）を記憶する１つのＳ／Ｈセルと、浮動拡散領域における光変換により発生された電荷に対応するピクセル信号（Ｖpc2 ）を記憶する他のＳ／Ｈセルとを有する。以下に説明するように動作するピクセル３００では、Ｖpc1 がホトダイオード３２０に蓄積された電荷を表わす。
【００５２】
イメージセンサ８８８は、ＡＬＣ処理を実行するＡＬＣ回路８８３をも有している。このＡＬＣ回路８８３が、タイミング兼制御回路８９５による制御の下でピクセルからの信号Ｖpc2 をモニタリングする。ここで、“モニタリング”とは、基準が満足されるまで信号Ｖpc2 を得ることを意味するものである。ＡＬＣ回路８８３が、この基準が満足されたことを決定すると、このＡＬＣ回路８８３は読出し処理を開始させる。
【００５３】
ＡＬＣ回路８８３には、ピーク値（ＰＶ）モニタリング回路８８５と、平均値（ＡＶ）モニタリング回路８８４とを有することができ、これらモニタリング回路は、タイミング兼制御回路８９５に応答するスイッチ８８６により選択される。Ｖpc1 の読出しを含む読出し処理のための時間を、モニタリングされたピクセルがその浮動拡散領域３３０に最大電荷量を蓄積したことに基づいて決定する必要がある場合には、ピーク値モニタリング回路８８５を用いる。このピーク値モニタリング回路８８５は、当該技術分野で既知のように構成することができる。モニタリングされたピクセルの何れか１つに対するＶpc2 が基準トリガ電圧Ｖtrigger にほぼ等しくなると、ＡＬＣ回路８８３は、タイミング兼制御回路８９５がアレイ７７７の全てのピクセルからのＶpc1 の読出しを含む読出し処理を開始するようにする。
【００５４】
読出し処理のための時間を、モニタリングされた全てのピクセルに蓄積された電荷の平均に基づかせる場合には、平均値モニタリング回路８８４を用いる。この回路８８４は、当該技術分野で既知のように構成することができる。このような場合には、ＡＬＣ回路８８３が、予め決定したピクセルからの信号Ｖpc2 をモニタリングし、これらモニタリングした信号の平均値Ｖavg を決定する。この平均値Ｖavg がＶtrigger にほぼ等しくなると、ＡＬＣ回路８８３により、タイミング兼制御回路８９５がアレイ７７７の全てのピクセルの読出し処理を開始するようにする。
【００５５】
ＡＬＣ回路８８３はイメージセンサ８８８の一部として示しているが、このＡＬＣ回路８８３はイメージセンサ８８８とは切り離すこともできる。例えば、ＡＬＣ回路は、ハードウエア又はこれと等価なソフトウェアの形態でＣＰＵのようなプロセッサ内に設け、このプロセッサがイメージセンサ８８８と通信するようにすることができるが、このようにすることに限定されるものではない。
【００５６】
Ｖtrigger に対する値は所望通りに選択することができる。例えば、撮像した対象の特性が見うる画像が得られるのに充分な電荷をアレイ７７７のピクセルが蓄積した際にのみ、読出しが行われるように、Ｖtrigger を選択することができる。換言すれば、得られる画像があまり暗すぎないようにＶtrigger を選択することができる。
【００５７】
図９Ａ〜９Ｃは、本発明の代表的な実施例によるイメージセンサ８８８のモニタリング処理に対するタイミング線図である。本発明の代表的な実施例によれば、行Ｒx 、Ｒn 及びＲw におけるピクセル３００の浮動拡散領域３３０により蓄積された電荷がモニタリングされる。簡単にするために、１つのピクセル３００につきモニタリング処理を説明したが、アレイ７７７の、モニタリングした全てのピクセルを、図９Ａ〜９Ｃにつき以下に説明するように動作させることができる。
【００５８】
モニタリング処理の開始に先だって、撮像すべき対象に光が照射されている。図９Ａに示すように、時刻ｔ＝０では、浮動拡散領域３３０が予め決定した電圧Ｖddにリセットされる。この目的のために、タイミング兼制御回路８９５が、行選択ゲート３０９をターンオンさせる大きさの行選択（ＲＳ）信号をパルスとして発生するとともに、リセットゲート３０７をターンオンさせて浮動拡散領域を電圧Ｖddにリセットする大きさのリセット（ＲＥＳＥＴ）信号をパルスとして発生する。その後、リセット信号は低レベルに移る。リセット信号が高レベルになるのとほぼ同時刻に、タイミング兼制御回路８９５が、サンプル‐ホールド（Ｓ／Ｈ）回路８９６により浮動拡散領域３３０における電圧を表わす電圧Ｖpc2 を読出すようにする大きさのサンプル‐ホールドリセット（ＳＨＲ）信号をパルスとして発生する。ＡＬＣ回路８８３がこの電圧Ｖpc2 をモニタリングする。図９Ａの例では、時刻ｔ＝０での電荷積分前に、Ｖpc2 ＝Ｖddとなっている。図１０Ａは、ｔ＝０でのピクセル３００に対する電位ウエル線図を示す。ピンドホトダイオード３２０の電位ウエルは、電荷が発生されていない為に空として示されている。リセットゲートがオン状態にあると、図１０Ａに示すように浮動拡散領域３３０に対応する電位ウエルが存在しない。
【００５９】
図１０Ｂに示すように、時刻ｔ＝１では、リセットゲートはオフ状態にあり、ピンドホトダイオード３２０はある電荷量１０７０を発生しており、浮動拡散領域３３０はある電荷量１０７１を発生している。ピンドホトダイオード３２０及び浮動拡散領域３３０によりそれぞれ発生される電荷量１０７０及び１０７１は、ピクセル３００に入射される外部光の量に依存する。浮動拡散領域３３０における電荷量１０７１は、タイミング兼制御回路８９５からの信号に応答して、図９Ｂに示すようにモニタリングされる。ＲＳ信号及びＳＨＲ信号が高レベルになると、Ｖpc2 がサンプリングされ、その値は電荷量１０７１に依存する。
【００６０】
ピーク値モニタリング回路８８５が用いられており、モニタリングされたピクセルが、Ｖtrigger の値にほぼ達したＶpc2 を有しない場合には、モニタリングが継続されるが、ピンドホトダイオード３２０における電荷量１０７０は読出されない。平均値モニタリング回路８８４が用いられ、Ｖavg がＶtrigger の値にほぼ達しない場合には、モニタリングは継続されるが、ピンドホトダイオード３２０における電荷量１０７０は読出されない。図９Ｂ及び１０Ｂの例では、平均値モニタリング回路８８４が用いられ、電圧Ｖavg がＶtrigger の値にほぼ達しない為、モニタリング処理が継続される。
【００６１】
図１０Ｃに示すように、時刻ｔ＝２に、ピンドホトダイオード３２０がある電荷量１０７２を発生するとともに、浮動拡散領域３３０がある電荷量１０７３を発生し、これらの電荷量は時刻ｔ＝１に発生された電荷量１０７０及び１０７１よりもそれぞれ多い。図９Ｃは、時刻ｔ＝２における継続モニタリング処理を示し、この処理は、浮動拡散領域３３０における電荷量１０７３が多い為にＶpc2 が変化することを除いて、時刻ｔ＝１における処理に類似する。図９Ｃ及び１０Ｃの例では、Ｖavg がＶtrigger の値にほぼ等しい。従って、モニタリング回路８８４はタイミング兼制御回路８９５に信号を供給し、これによりピンドホトダイオード３２０における電荷量１０７２を読出す基準が満足されたことを表わす。これに応答し、タイミング兼制御回路８９５が、アレイ７７７の全てのピクセルを読出す信号を生じる。
【００６２】
アレイ７７７の全てのピクセルは行順次に同様にして読出される。簡単とするために、１つのピクセルの読出しを以下に説明するが、アレイ７７７における全てのピクセルの読出しも同様に行われるものである。図１１は、ピクセル３００を読出すための代表的なタイミング線図を示す。図１２Ａ〜１２Ｃは、ピンドホトダイオード３２０における電荷量１０７２の読出しを表わす電位ウエル線図を示す。図１１に示すように、ＲＳ信号が行選択トランジスタのゲート３０９をターンオンさせる。ＲＳ信号が高レベルになると、リセット信号が高レベルのパルスとなり、これによりリセットトランジスタのゲート３０７をターンオンさせて、浮動拡散領域３３０をＶddにリセットする。リセットゲートがオン状態にあると、図１２Ａに示すように浮動拡散領域３３０に対応する電位ウエルが存在しない。浮動拡散領域３３０におけるリセット電圧はソースホロワトランジスタのゲートに印加される。その結果としての、電圧レベルＶpc2 を表わす電流が行選択トランジスタを経てサンプル‐ホールド回路（Ｓ／Ｈ）８９６に流れる。ＳＨＲ信号も高レベルにパルス化されてＳ／Ｈ８９６がＶpc2 を記憶するようにする。Ｖpc2 の読出しが完了すると、リセット及びＳＨＲ信号が低レベルに遷移する。
【００６３】
図１２Ｂは、リセットゲートをオフ状態にして浮動拡散領域３３０をリセットした後で、ホトダイオード３２０における光発生電荷１０７２を読出す前の、浮動拡散領域３３０の電位ウエルを示す。ホトダイオード３２０には光発生電荷１０７２があるが、浮動拡散領域３３０には光発生電荷が存在しない。
【００６４】
Ｖpc2 の読出し後でＲＳ信号が高レベルになると、ＴＸ信号が高レベルにパルス化されることにより、転送ゲート３０６が転送トランジスタをターンオンさせ、光発生電荷１０７２をホトダイオード３２０から浮動拡散領域３３０に流す。図１２Ｃは、光発生電荷がピンドホトダイオード３２０から浮動拡散領域３３０に転送された際の電位ウエル線図を示す。転送ゲート３０６がオン状態にあると、ピンドホトダイオード３２０と浮動拡散領域３３０との間の電位障壁が低くなり、光発生電荷１０７２が浮動拡散領域３３０に移動する。電荷が浮動拡散領域３３０に転送されると、ＴＸ信号が低レベルとなる。
【００６５】
ＲＳ信号が高レベルになると、浮動拡散領域３３０における光発生電荷１０７２がソースホロワトランジスタのゲート３０８に供給され、行選択トランジスタを通って読出し回路に流れる電流を制御する。浮動拡散領域３３０におけるリセット電圧は、ソースホロワトランジスタのゲートに印加される。その結果としての、電圧レベルＶpc2 を表わす電流が行選択トランジスタを経てサンプル‐ホールド回路（Ｓ／Ｈ）８９６に流れる。サンプル‐ホールド信号（ＳＨＳ）も高レベルにパルス化されることにより、Ｓ／Ｈ８９６が、ホトダイオード３２０からの光発生電荷１０７２の量を表わすＶpc1 を記憶するようにする。Ｖpc1 の読出しが完了すると、ＲＳ及びＳＨＳの信号が低レベルに遷移する。
【００６６】
図８を参照するに、読出しのためにＣＤＳが実行され、差動増幅器（ＡＭＰ）８８７により各ピクセルに対し差分信号（Ｖpc2 −Ｖpc1 ）が生ぜしめられる。ＣＤＳ処理の場合、Ｖpc2 が浮動拡散領域３３０におけるリセット電圧Ｖddを表わすものであり、光発生電荷を表わすものではない。この差分信号は増幅されてアナログ‐デジタル変換器（ＡＤＣ）８９８によりデジタル化される。アナログ‐デジタル変換器８９８はデジタル化したピクセル信号をイメージプロセッサ８８９に供給し、このイメージプロセッサがデジタル画像を形成する。
【００６７】
図８のＣＭＯＳイメージセンサ８８８を有する本発明の実施例によるプロセッサ主体システム１３１３を代表的に図１３に示す。このプロセッサ主体システム１３１３は、ＣＭＯＳイメージャ装置を有しうるデジタル回路を有するシステムの代表例である。このようなシステムはコンピュータシステム、カメラシステム、スキャナ、マシンビジョン、ビークルナビゲーション、テレビジョン電話、監視システム、オートフォーカスシステム、スタートラッカシステム、動き検出システム、画像安定化システム、データ圧縮システムを含みうるが、これらに限定されるものではない。特に、プロセッサ主体システム１３１３は、内視鏡又はピルカメラのような医療装置用カメラシステムに有用なものとしうる。
【００６８】
プロセッサ主体システム、例えば、コンピュータシステムは、一般に、バス１３１２を介して入力／出力（Ｉ／Ｏ）装置１３１０と通信するマイクロプロセッサのような中央処理ユニット（ＣＰＵ）１３１４を有する。ピクセルアレイからの画像出力を処理するＣＭＯＳイメージャ８８８もバス１３１２を介してＣＰＵ１３１４と通信する。プロセッサ主体システム１３１３はランダムアクセスメモリ（ＲＡＭ）１３１１をも有しており、フロッピーディスクドライブ１３１５及びコンパクトディスク（ＣＤ）ＲＯＭドライブ１３１６のような周辺装置を含むことができ、これら周辺装置もバス１３５２を介してＣＰＵ１３１４と通信する。ＣＭＯＳイメージャ８８８は、ＣＰＵ、デジタル信号プロセッサ又はマイクロプロセッサのようなプロセッサと組合わせることができ、このプロセッサは、単一の集積回路又はこのプロセッサとは異なるチップ上のメモリ記憶装置を有しても有さなくてもよい。
【００６９】
本発明を現時点で既知の好適実施例と関連させて詳細に説明したが、本発明は上述した実施例に限定されないこと、容易に理解しうるであろう。更に、本発明は、上述していないが本発明の精神及び範囲を逸脱しないいかなる変更をも含むようにしたり、等価な構成にしたりすることができるものである。
【図面の簡単な説明】
【００７０】
【図１】図１は、従来の代表的なＣＭＯＳピクセルを示す頂面図である。
【図２】図２は、図１の２‐２´線上を断面とした側面の線図的断面図である。
【図３】図３は、本発明の代表的な実施例によるピクセルの頂面図である。
【図４Ａ】図４Ａは、本発明の代表的な実施例による図３のピクセルを示す側面の線図的断面図である。
【図４Ｂ】図４Ｂは、本発明の代表的な実施例による図３のピクセルを示す側面の線図的断面図である。
【図４Ｃ】図４Ｃは、本発明の代表的な実施例による図３のピクセルを示す側面の線図的断面図である。
【図５】図５は、図３のピクセルを示す回路線図である。
【図６Ａ】図６Ａは、図３のピクセルを初期の製造工程で示す断面図である。
【図６Ｂ】図６Ｂは、図３のピクセルを次の製造工程で示す断面図である。
【図６Ｃ】図６Ｃは、図６Ｂの変形例を示す断面図である。
【図６Ｄ】図６Ｄは、図６Ｂに続く製造工程を示す断面図である。
【図６Ｅ】図６Ｅは、図６Ｄに続く製造工程を示す断面図である。
【図６Ｆ】図６Ｆは、図６Ｅに続く製造工程を示す断面図である。
【図６Ｇ】図６Ｇは、図６Ｆに続く製造工程を示す断面図である。
【図６Ｈ】図６Ｈは、図６Ｇに続く製造工程を示す断面図である。
【図７】図７は、本発明の一実施例によるピクセルのアレイを示すブロック線図である。
【図８】図８は、本発明の一実施例によるイメージセンサを示すブロック線図である。
【図９Ａ】図９Ａは、本発明の一実施例による時刻ｔ＝０におけるイメージセンサのモニタリング処理に対する代表的なタイミング線図である。
【図９Ｂ】図９Ｂは、本発明の一実施例による時刻ｔ＝１におけるイメージセンサのモニタリング処理に対する代表的なタイミング線図である。
【図９Ｃ】図９Ｃは、本発明の一実施例による時刻ｔ＝２におけるイメージセンサのモニタリング処理に対する代表的なタイミング線図である。
【図１０Ａ】図１０Ａは、図９Ａのモニタリング処理に対応するピクセルの電位ウエルを示す線図である。
【図１０Ｂ】図１０Ｂは、図９Ｂのモニタリング処理に対応するピクセルの電位ウエルを示す線図である。
【図１０Ｃ】図１０Ｃは、図９Ｃのモニタリング処理に対応するピクセルの電位ウエルを示す線図である。
【図１１】図１１は、イメージセンサの読出し処理に対する代表的なタイミング線図である。
【図１２Ａ】図１２Ａは、読出しの初期段階におけるピクセルの電位ウエルを示す線図である。
【図１２Ｂ】図１２Ｂは、読出しの中間段階におけるピクセルの電位ウエルを示す線図である。
【図１２Ｃ】図１２Ｃは、読出しの次の中間段階におけるピクセルの電位ウエルを示す線図である。
【図１３】図１３は、本発明の一実施例による処理システムを示すブロック線図である。
【図１】
2007529145.tif 000003
【図２】
2007529145.tif 000004
【図３】
2007529145.tif 000005
2007529145.tif 000006
2007529145.tif 000007
【図５】
2007529145.tif 000008
2007529145.tif 000009
2007529145.tif 000010
2007529145.tif 000011
【図７】
2007529145.tif 000012
【図８】
2007529145.tif 000013
2007529145.tif 000014
2007529145.tif 000015
【図１１】
2007529145.tif 000016
2007529145.tif 000017
【図１３】
2007529145.tif 000018
【手続補正書】
【提出日】平成18年3月8日(2006.3.8)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図６Ｃ
【補正方法】変更
【補正の内容】
【図６Ｃ】
2007529145.tif 000019
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2007529145.tif 000020
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図９Ａ
【補正方法】変更
【補正の内容】
【図９Ａ】
2007529145.tif 000021
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図９Ｂ
【補正方法】変更
【補正の内容】
【図９Ｂ】
2007529145.tif 000022
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図１０Ｂ
【補正方法】変更
【補正の内容】
【図１０Ｂ】
2007529145.tif 000023
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１０Ｃ
【補正方法】変更
【補正の内容】
【図１０Ｃ】
2007529145.tif 000024
【国際調査報告】
2007529145.tif 000025
2007529145.tif 000026