【事件の表示】
　特願２０１１−２３６８４９「半導体装置の製造方法」拒絶査定不服審判事件〔平成２５年　５月２０日出願公開、特開２０１３−　９８２０３、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、平成２３年１０月２８日の出願であって、平成２６年９月１２日付で審査請求がなされ、平成２７年８月５日付で拒絶理由が通知され、同年１０月１３日付で意見書が提出されるとともに、同日付で手続補正がなされたが、平成２８年１月４日付で拒絶査定がなされたものである。
　これに対して、平成２８年４月７日付で審判請求がなされるとともに、同日付で手続補正がなされたものである。
第２　補正の適否について
１　補正の内容
　平成２８年４月７日付の手続補正書により特許請求の範囲に以下の補正（以下、「本件補正」という。）が行われた。
（ａ）本件補正前の請求項１ないし４を削除し，同請求項５ないし８の項番を繰り上げ、同請求項５ないし７を引用する請求項の引用項番を変更する補正。
（ｂ）補正前の請求項５の「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第２電極を２μｍ以上の厚さで形成し、前記第１開口部および前記第２開口部を介して前記第２導電型半導体領域と前記第２電極とを接続させる工程」について、補正後の請求項１において「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第２電極を
途中でエッチングを行うことなく
２　補正の適否
（ａ）補正事項（ａ）について検討すると、補正事項（ａ）は、本願の願書に最初に添付した明細書、特許請求の範囲又は図面（以下「当初明細書等」という。）に記載した事項の範囲内においてされたものであることは明らかであり、請求項の削除を目的とするものであるから、特許法１７条の２第３項に規定する要件を満たし、特許法第１７条の２第４項の規定に適合し、また、特許法第１７条の２第５項第１号に掲げる請求項の削除を目的とするものに該当する。
（ｂ）補正事項（ｂ）について検討すると、補正事項（ｂ）により加えられた部分は、当初明細書等に記載されているものと認められるから、補正事項（ｂ）は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって、補正事項（ｂ）は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、補正事項（ｂ）は、補正前の「第２電極を２μｍ以上の厚さで形成」することについて、「
途中でエッチングを行うことなく
途中でエッチングを行うことなく
　そして、補正後の請求項１に係る発明は、下記第５のとおり、独立特許要件を満たすから、特許法第１７条の２第６項で準用する同法第１２６条第７項の規定に適合する。
３　小括
　したがって、本件補正は、特許法第１７条の２第５項第１号に掲げる請求項の削除および同法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当し、また、同法第１７条の２第３項、第４項及び第６項のそれぞれの規定に適合するから、適法にされたものである。
第３　本願発明
　本願の請求項１に係る発明は、本件補正によって補正された特許請求の範囲の請求項１に記載された事項により特定される、以下のとおりのものである（以下「本願発明」という。なお、下線は、補正の箇所を示すものとして審判請求人が付加したものである。）。
「【請求項１】
　第１導電型の半導体基板のおもて面の表面層に、第２導電型半導体領域を形成する工程と、
　前記第２導電型半導体領域を貫通し前記半導体基板からなる第１導電型半導体領域に達するトレンチを形成する工程と、
　前記トレンチの内部にゲート絶縁膜を介して第１電極を埋め込む工程と、
　前記第２導電型半導体領域の表面に層間絶縁膜を０．５μｍ以上の厚さで形成する工程と、
　前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程と、
　前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第１開口部を形成する工程と、
　前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第１開口部に連結され、かつ前記半導体基板のおもて面を露出する第２開口部を形成する工程と、
　前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第２電極を
途中でエッチングを行うことなく
　を含み、
　前記層間絶縁膜の厚さを、前記第１開口部の、前記トレンチが並ぶ方向の第１開口幅の０．２８倍以下に形成し、前記第１開口部の、前記トレンチが並ぶ方向の第２開口幅の０．６倍以上に形成することを特徴とする半導体装置の製造方法。」
第４　査定の理由について
１　原査定の理由の概要
　原査定の理由の概要は、次のとおりである。
「この出願については、平成２７年　８月　５日付け拒絶理由通知書に記載した理由によって、拒絶をすべきものです。
　なお、意見書及び手続補正書の内容を検討しましたが、拒絶理由を覆すに足りる根拠が見いだせません。
備考
●理由（特許法第２９条第２項）について
・請求項１−８
・引用文献等１−５
　出願人は意見書において、補正後の本願発明は、（１）層間絶縁膜の厚さが、０．５μｍ以上である点、（２）第２電極が、アルミニウムを主成分とする材料でできており、厚さが２μｍ以上である点、（３）層間絶縁膜の厚さが、第１開口部の第１開口幅の０．２８倍以下であり、第１開口部の第２開口幅の０．６倍以上である点を主張している。
　上記主張について検討する。
　主張点（１）について
　引用文献２には「およそ２００ｎｍの膜厚のＴＥＯＳ（テトラエキシシラン）膜２及びおよそ４００ｎｍの膜厚のＢＰＳＧ膜３」［０００３］と、
　層間絶縁膜（ＴＥＯＳ膜２及びＢＰＳＧ膜３）の厚さが、０．５μｍ以上であることが記載されている。
　主張点（２）について
　引用文献４には「複数回のスパッタリングにより、合わせて３μｍ以上の厚さのＡｌ系合金（ここではアルミニウム−シリコン合金、以下Ａｌ−Ｓｉと略記）電極膜９を被着する。」［００２１］と、
　第２電極（電極膜９）が、アルミニウムを主成分とする材料でできており、厚さが２μｍ以上であることが記載されている。
　主張点（３）について
　引用文献２には「およそ２００ｎｍの膜厚のＴＥＯＳ（テトラエキシシラン）膜２及びおよそ４００ｎｍの膜厚のＢＰＳＧ膜３」［０００３］、「このときのコンタクトホール径は、およそ０．７３μｍであった。そして、テーパー上部の径は、およそ３．１９μｍであった。」［００１０］と、
　層間絶縁膜（ＴＥＯＳ膜２及びＢＰＳＧ膜３）の厚さが、第１開口部の第１開口幅（テーパー上部の径）の０．２８倍以下であり、第１開口部の第２開口幅（コンタクトホール径）の０．６倍以上であることが記載されている。
　したがって、主張点（１）−（３）に係る構成は、いずれも格別なものとは認められないので、出願人の上記主張は、採用できない。
　また、出願人は意見書において、補正後の本願発明は、層間絶縁膜の厚さｔ１が、０．５μｍ以上と厚く、かつ、第２電極の厚さｔ２が２μｍ以上と厚いものですが、このような場合であっても、第２電極にボイドは発生しない旨を主張している。
　しかしながら、引用文献４に記載されたものにおいても、第２電極（電極膜９）の厚さｔ２が２μｍ以上と厚いが、ボイドが発生しないことが記載されており［００２８］、
　引用文献１，２，４に記載のものは、層間絶縁膜を有する半導体装置に関する技術であり、引用文献１に、引用文献２，４記載の技術を適用することに、格別な困難性は認められないので、出願人の上記主張は、採用できない。
　以上のように、出願人の主張はいずれも採用できないので、請求項１−８に係る発明は、先の拒絶理由通知書に記載された理由に基づいて、当業者が容易になし得たものと認める。
　
　　　　　　　　　　　　　　＜引用文献等一覧＞
１.特開２００７−１４９８６７号公報
２.特開平１１−４０５１４号公報
３.特開２００３−１０９９７０号公報
４.特開２０１１−３７２６号公報
５.特開２０１０−１２９５８５号公報」
　また、平成２７年８月５日付け拒絶理由通知の概要は、次のとおりである。
「（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由（進歩性）について
・請求項１−３、９−１２
・引用文献等１，２
・備考
　引用文献１（図７）には、コンタクトホールが、第１開口部と第２開口部からなる半導体装置が記載されている。
　そして、引用文献２（図９、［０００３］、［００１０］）に記載されているように、層間絶縁膜の厚さを、第１開口幅の０．２８倍以下とすることは、格別なことではない。
・請求項４、５、１３、１４
・引用文献等１−３　
・備考
　引用文献３（図１）には、コンタクトホールを、ストライプ状に配置することが記載されている。
・請求項６、７、１５，１６
・引用文献等１−４
・備考
　引用文献４［００２１］に記載されているように、第２電極の厚さを２μｍ以上とすることは、格別なことではない。
・請求項８、１７
・引用文献等１−５
・備考
　引用文献５［００２５］には、第２電極の表面に、無電解めっきを施すことが記載されている。
　　　　　　　　　　　　　＜引用文献等一覧＞
１.特開２００７−１４９８６７号公報
２.特開平１１−４０５１４号公報
３.特開２００３−１０９９７０号公報
４.特開２０１１−３７２６号公報
５.特開２０１０−１２９５８５号公報」
第５　原査定の理由についての当審の判断
１　引用文献
（１）引用例１について
ア．引用例１の記載
　原査定の拒絶の理由に引用された、原出願の出願日前に日本国内で頒布された刊行物である特開２００７−１４９８６７号公報（以下、「引用例１」という。）には、図面とともに、以下のことが記載されている。（なお、下線は、当審において付与した。以下、同じ。）
（ア）「【０００２】
　図４は、既存の半導体装置を示す図である。
　図４に示す半導体装置４０は、例えば、Ｎチャンネルの縦型トレンチゲートＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）であって、半導体基板の表面にストライプ状に形成される各トレンチ内にそれぞれ絶縁膜を介してゲート電極４１が形成されている。また、各ゲート電極４１の端部は、それぞれ、ゲート電極４１と直交する方向に形成され、外部電極と電気的に接続されるゲート引出し用電極４２に接続されている。また、
半導体基板の表面上には、ゲート電極４１などを覆う絶縁膜が形成され、その絶縁膜には、半導体基板の表面付近に形成されるＮ＋型の半導体領域及びＰ型の半導体領域とソース電極とを接触させるためのコンタクトホール４３がゲート電極４１のストライプ幅方向と直交する方向に沿って設けられている。
【０００３】
　図５（ａ）は、図４に示す破線枠Ａを示す図である。また、図５（ｂ）は、図５（ａ）に示す半導体装置４０のＢ−Ｂ断面図である。
　図５（ａ）及び図５（ｂ）に示すように、
Ｎ型の半導体領域４４の上面には、Ｐ型の半導体領域４５が形成され、その半導体領域４５の表面付近には、Ｎ＋型の半導体領域４６が形成されている。また、トレンチ４７は、半導体領域４６の表面から半導体領域４４までのびるように形成され、トレンチ４７の内部には、ゲート絶縁膜４９を介してゲート電極４１が形成されている。また、ゲート電極４１の上面には絶縁膜４８が形成されている。
【０００４】
　ところで、近年、半導体装置の高集積化に伴い、コンタクトホールの微細化が進んでいる。このため、コンタクトホールにおける金属配線膜のステップカバレージ（段差被覆性）が悪化し、断線等が生じるおそれがある。そこで、コンタクトホールの段差部分にテーパー形状を施すことによって断線等を防止する製造方法が導入されている。
【０００５】
　しかし、微細なコンタクトホールに対して良好なテーパー形状を得るために等方性エッチング量を増加させると、図６に示すように、絶縁膜とレジスト膜との接触面積が小さくなってしまう。このため、図６の左側に示すレジスト膜のように、絶縁膜から剥れてしまうおそれがある。そして、もし、エッチング工程の途中でレジスト膜が剥れてしまうと、最終的に残る絶縁膜の形状が目標形状と異なってしまう。すなわち、コンタクトホールの形状が崩れてしまう。
【０００６】
　特許文献１には、コンタクトホールにテーパー形状を設ける一般的な方法が記載されている。すなわち、特許文献１に記載の方法においては、まず、図７に示すように、
半導体基板（Ｓｉ）の上面に絶縁膜を形成し、さらにその絶縁膜の上面にレジスト膜を選択的に形成する。続いて、そのレジスト膜を利用して絶縁膜に対して等方性エッチングを行う。このとき、コンタクトホールを形成する領域の絶縁膜を少しだけ残しておく。そして、コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去する。
（イ）「【００１９】
　また、図２（ａ）及び図２（ｂ）に示す絶縁膜４８は、コンタクトホール４３が複数のブロックに分割されていることにより、格子状に形成されている。なお、図２（ｂ）において、絶縁膜４８が厚く描かれているが、実際には、十分に薄く形成される。例えば、
絶縁膜４８は、減圧ＣＶＤ法などにより形成され、その厚さは、数１００ｎｍ〜数μｍ程度である。
（ウ）「【００２４】
　（５）
半導体領域４５、半導体領域４６、及び絶縁膜４８の各表面にアルミニウム等でソース電極を形成する。この方法で製造された半導体装置１は、コンタクトホール４３の段差部分がテーパー形状なので、ステップカバレージが良好であり、断線等が生じ難くなっている。
イ．引用例１発明について
　上記ア．の記載から、引用例１には、実質的に次の発明（以下、「引用例１発明」という。）が記載されているものと認められる。
「Ｎ型の半導体領域４４の上面に、Ｐ型の半導体領域４５が形成され、
　半導体領域４５の表面付近に、Ｎ＋型の半導体領域４６が形成され、
　半導体領域４６の表面から半導体領域４４までのびるようにトレンチ４７が形成され、
　トレンチ４７の内部には、ゲート絶縁膜４９を介してゲート電極４１が形成され、
　半導体領域４５の表面上には、ゲート電極４１などを覆う厚さ数１００ｎｍ〜数μｍ程度の絶縁膜４８が形成され、
　絶縁膜の上面にレジスト膜を選択的に形成し、
　レジスト膜を利用して絶縁膜に対して等方性エッチングを行い、コンタクトホールを形成する領域の絶縁膜を少しだけ残しておき、
　コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去することにより、半導体領域４５の表面付近に形成されるＮ＋型の半導体領域４６及びＰ型の半導体領域４５とソース電極とを接触させるためのコンタクトホール４３を設け、
　半導体領域４５、半導体領域４６、及び絶縁膜４８の各表面にアルミニウム等でソース電極を形成する、
　半導体装置の製造方法。」
（２）引用例２について
ア．引用例２の記載
　当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開平１１−４０５１４号公報（以下、「引用例２」という。）には、図面とともに、以下のことが記載されている。
（ア）「【００１７】
【発明の実施の形態】次に、
本発明の半導体装置の製造方法に係る実施の形態を図面を参照しながら説明する。
【００１８】図１において、
半導体基板１１上に減圧ＣＶＤ法により、およそ２００ｎｍの膜厚のＴＥＯＳ膜１２及びおよそ４００ｎｍの膜厚のＢＰＳＧ膜１３から成る絶縁膜を形成し、ホトリソグラフィー法により、コンタクトホール形成領域上に開口部１４を有するホトレジスト膜１５を形成する。
【００１９】次に、図２において、
前記ホトレジスト膜１５をマスクとして、ＢＰＳＧ膜１３の途中までを等方性エッチングする。
【００２０】本工程は、本発明の特徴となる工程であり、コンタクトホール１７にテーパー１６を形成する等方性エッチングをウェット処理とドライ処理とを組み合せて行うことで、従来のウェット処理によるテーパー６ａ（図７参照）よりホール径が小さく、深いテーパー１６が得られ、更に従来のドライ処理によるテーパー６ｂ（図９参照）よりホール径が大きく、ＢＰＳＧ膜１３表面がオーバーハング形状とならないテーパー１６が得られる。即ち、先ずウェット処理でホトレジスト膜１５の開口部１４下の内側までＢＰＳＧ膜１３がエッチングされているため（図２中の点線参照）、続くドライ処理開示時に、斜め入射イオンが前記ホトレジスト膜１５の下面に入り込むため従来のドライ処理だけの場合（図２中の一点鎖線参照）に比べて横方向に広がりを持った良好なコンタクトホールを形成できる。
【００２１】以上説明した方法により、
等方性エッチングされた後の残存した絶縁膜（残りのＢＰＳＧ１３膜及びＴＥＯＳ膜１２）を図３に示すように異方性エッチングにより完全に除去し、コンタクトホール１７を形成している。
【００２２】以下、
このようにして形成したコンタクトホール１７へのアルミニウムから成る金属配線膜を形成し
このときのコンタクトホール径は、およそ０．７３μｍである。そして、テーパー１６上部の径は、およそ１．７９μｍであった。
イ．引用例２記載事項について
　上記ア．の記載から、引用例２には、実質的に次の事項（以下、「引用例２記載事項」という。）が記載されているものと認められる。
「半導体装置の製造方法において、
　半導体基板１１上に、およそ２００ｎｍの膜厚のＴＥＯＳ膜１２及びおよそ４００ｎｍの膜厚のＢＰＳＧ膜１３から成る絶縁膜を形成し、
　前記絶縁膜上に、ホトリソグラフィー法により、コンタクトホール形成領域上に開口部１４を有するホトレジスト膜１５を形成し、
　前記ホトレジスト膜１５をマスクとして、ＢＰＳＧ膜１３の途中までを等方性エッチングを行い、
　等方性エッチングされた後の残存した絶縁膜（残りのＢＰＳＧ１３膜及びＴＥＯＳ膜１２）を異方性エッチングにより完全に除去し、コンタクトホール１７を形成し、
　前記コンタクトホール１７へのアルミニウムから成る金属配線膜を形成し、
　このときのコンタクトホール径は、およそ０．７３μｍであり、また、テーパー１６上部の径は、およそ１．７９μｍであること。」
（３）引用例３について
ア．引用例３の記載
　当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開２００３−１０９９７０号公報（以下、「引用例３」という。）には、図面とともに、以下のことが記載されている。
（ア）「【００２９】＜トレンチゲート構造＞図１２は、図１で示した
トレンチゲート型ＩＧＢＴ
同図に示すように、幅Ｗｃ間隔で溝１３が隣接形成される。
【００３０】なお、図１２〜１７では、ｐ+半導体基板１、ｎ-半導体層２、ｐ半導体層３及びｎ+半導体層４を一括して半導体からなる１つの基体５０として示す。さらに、シリコン酸化膜７の図示を省略している。
【００３１】図１３は、図１２のＡ−Ａ断面を示す断面図である。同図に示すように、基体５０の表面から裏面にかけて形成される溝１３が形成され、この溝１３の内壁面から基体５０の表面にかけて、シリコン酸化膜１４が形成され、このシリコン酸化膜１４を介してドープドポリシリコン５が溝１３内に充填されるとともに、基体５０の表面の一部上に延びて形成される。そして、ドープドポリシリコン５上にＣＶＤ酸化膜１２が形成され、ＣＶＤ酸化膜１２上
にＢＰＳＧ膜１０が形成される。
【００３２】図１４は図１２のＢ−Ｂ断面を示す断面図である。この断面が図１の断面図に相当し、
溝１３上にＢＰＳＧ膜１０が基体５０の表面から高さｔｃａｐで形成されていることがかる。
【００３３】図１５は図１３のＣ−Ｃ断面を示す断面図である。同図に示すように、ドープドポリシリコン５がシリコン酸化膜１４を介して溝１３内に充填されるとともに、基体５０の表面上にも延びて形成され、基体５０の表面からの形成高さｔｇａｔｅの厚みを有している。一方、このドープドポリシリコン５上にＣＶＤ酸化膜１２及びＢＰＳＧ膜１０が形成される。
【００３４】図１６は図１３のＤ−Ｄ断面を示す断面図である。同図に示すように、基体５０の表面上にシリコン酸化膜１４を介して、ドープドポリシリコン５が形成され、ドープドポリシリコン５上にＣＶＤ酸化膜１２及びＢＰＳＧ膜１０が形成される。ドープドポリシリコン５の基体５０の表面からの高さｔｇａｔｅを有している。」
（イ）「【００３８】＜製造方法＞図２〜図１０はキャップ部３０の形成方法を示す断面図である。以下、これらの図を参照して、各溝１３の上部にあるキャップ部３０の形成方法についてて説明する。
【００３９】まず、既存の製造技術を用いて図２示す構造を得る。すなわち、
ｐ
+
半導体基板１の一方主面上にｎ
-
半導体層２を形成し、ｎ
-
半導体層２上にｐ半導体層３を形成し、ｐ半導体層３上にｎ
+
半導体層４を形成して基体５０を得、ｎ
+
半導体層４の表面からｎ
+
半導体層４及びｐ半導体層３を貫通してｎ
-
半導体層２の表面に達する複数の溝１３をＹ字型で底の丸い溝を反応性イオンエッチング（以下、ＲＩＥ）技術により形成し、各溝１３の内壁部を含む基体５０の表面に熱酸化法によりシリコン酸化膜１４を形成する。
【００４０】そして、ドープドポリシリコン５を各溝１３内に充填するとともに、図１３及び図１５に示すように、シリコン酸化膜１４を介して基体５０の表面の一部上にも延ばして形成する。そして、溝１３内に充填されたドープドポリシリコン５を溝１３の深さ方向にある程度エッチングをした後、ＣＶＤ法等を用いてドープドポリシリコン５の表面を酸化させて、図２に示すように、シリコン酸化膜１２を形成する。
【００４１】次に、図３に示すように、
層間絶縁膜であるＢＰＳＧ膜１０をＣＶＤ（Chemiccul Vapour Deposition ）法により、１〜２μｍの厚みで厚く堆積する。
【００４２】そして、このＢＰＳＧ膜１０に対し、酸素もしくは水蒸気（酸素，水素混合燃焼）を含む酸化雰囲気中で８００〜１０００℃の熱処理を数分〜数時間加える。この時、ＢＰＳＧ膜１０は軟化点が８００℃近傍にあるために、上記熱処理により軟化し、いわゆるリフロー（reflow）現象を起こし、図３に溝上部のくぼみ２４へＢＰＳＧ膜１０の他の部分が流れ込むのため、図４に示すようにＢＰＳＧ膜１０の表面を平坦化できる。この際、ＢＰＳＧ膜１０中からのリンあるいはボロンが溝内部のドープドポリシリコン５中に拡散する悪影響をシリコン酸化膜１２により確実に防ぐことができる。
【００４３】さらに、図５に示すように、平坦化の完了したＢＰＳＧ膜１０を後述の異方性エッチングにより基体５０を露出させてコンタクトホール形成を容易となるような膜厚にまでエッチダウンさせる。エッチダウンさせる際、例えばＨＦを含む水溶液を用いてＢＰＳＧ膜１０の膜厚ｄを３０００〜８０００オンク゛ストロ-ム 程度にする。
【００４４】続いて、図６に示すように、ポジ型のフォトレジストとの密着性がＢＰＳＧ膜１０より優れた
シリコン酸化膜７をＢＰＳＧ膜１０上に堆積し、シリコン酸化膜７上にポジ型のフォトレジストであるレジスト１１を形成する。
【００４５】そして、図７に示すように、写真製版技術を用い
てレジスト１１をパターングする。
パターニングされたレジスト１１をマスクとして、ＨＦを含む水溶液等を用いてサイドエッチングを生じるエッチング処理をシリコン酸化膜７及びＢＰＳＧ膜１０に対し行い、
【００４６】
その後、レジスト１１のマスク寸法通りの異方性エッチングを行って、図９に示すように、コンタクトホール２５および溝１３のキャップ部となるシリコン酸化膜７及びＢＰＳＧ膜１０を形成する。
イ．引用例３記載事項について
　上記ア．の記載から、引用例３には、実質的に次の事項（以下、「引用例３記載事項」という。）が記載されているものと認められる。
「トレンチゲート型ＩＧＢＴにおいて、
　ｐ+半導体基板１の一方主面上にｎ-半導体層２を形成し、ｎ-半導体層２上にｐ半導体層３を形成し、ｐ半導体層３上にｎ+半導体層４を形成して基体５０を得、
　ｎ+半導体層４の表面からｎ+半導体層４及びｐ半導体層３を貫通してｎ-半導体層２の表面に達する複数の溝１３をＹ字型で底の丸い溝を幅Ｗｃ間隔で、反応性イオンエッチング技術により形成し、
　各溝１３の内壁部を含む基体５０の表面に熱酸化法によりシリコン酸化膜１４を形成し、
　ドープドポリシリコン５を各溝１３内に充填し、
　層間絶縁膜であるＢＰＳＧ膜１０を１〜２μｍの厚みで厚く堆積し、
　シリコン酸化膜７をＢＰＳＧ膜１０上に堆積し、シリコン酸化膜７上にレジスト１１を形成し、
　レジスト１１をパターニングし、エッチングを行うことにより、
　コンタクトホール２５および溝１３のキャップ部となるシリコン酸化膜７及びＢＰＳＧ膜１０を形成する、
　こと。」
（４）引用例４について
ア．引用例４の記載
　当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開２０１１−３７２６号公報（以下、「引用例４」という。）には、図面とともに、以下のことが記載されている。
（ア）「【０００８】
　しかしながら、
トレンチゲートＩＧＢＴのような周知のパワー半導体装置は、図３に示すように、シリコン基板１表面にデバイスの設計条件に従って形成される所要のトレンチ２、ｐ型ベース領域３、ｎ
+
型エミッタ領域４、ポリシリコンゲート電極５、ゲート絶縁膜６、ＰＳＧ膜などの層間絶縁膜７、層間絶縁膜に開口されるコンタクトホール８などの半導体機能領域を備えている。
前述のシリコン基板１の表面の半導体機能領域の上にスパッタリング法で形成されるＡｌ電極膜９ａは全面に被覆される
Ａｌ電極膜９ａの膜厚についても、０．５μｍ〜５μｍ程度に厚く被着される。
イ．引用例４記載事項について
　上記ア．の記載から、引用例４には、実質的に次の事項（以下、「引用例４記載事項」という。）が記載されているものと認められる。
「トレンチゲートＩＧＢＴのようなパワー半導体装置は、
　シリコン基板１表面に、トレンチ２、ｐ型ベース領域３、ｎ+型エミッタ領域４、ポリシリコンゲート電極５、ゲート絶縁膜６、ＰＳＧ膜などの層間絶縁膜７、層間絶縁膜に開口されるコンタクトホール８などの半導体機能領域を備え、
　シリコン基板１の表面の半導体機能領域の上にＡｌ電極膜９ａが０．５μｍ〜５μｍ程度の厚さで被覆されること。」
（５）引用例５について
ア．引用例５の記載
　当審の拒絶の理由に引用された本願の優先権主張日前に日本国内で頒布された刊行物である特開２０１０−１２９５８５号公報（以下、「引用例５」という。）には、図面とともに、以下のことが記載されている。
（ア）「【００１８】
　次に、
ＩＧＢＴ１０の製造方法について
【００１９】
　ステップＳ２では、
半導体ウエハ１００の上面に、上側ＩＧＢＴ構造（すなわち、ボディ層２０、エミッタ領域２２、ボディコンタクト領域２４、リサーフ層２６、トレンチ３０、ゲート絶縁膜４０、ゲート電極４２、ゲート配線及び層間絶縁膜４４）を形成する
【００２０】
　ステップＳ４では、
上側電極（すなわち、エミッタ電極４６とゲート配線のパッド）のチタン層４６ａとアルミニウム層４６ｂを形成する。
　すなわち、まず、スパッタリングにより半導体ウエハ１００の上面全域にチタン層４６ａを形成する。次に、チタン層４６ａを選択的にエッチングして、チタン層４６ａを上側電極に対応した形状にパターニングする。
　次に、スパッタリングにより半導体ウエハ１００の上面全域にアルミニウム層４６ｂを形成する（チタン層４６ａが存在する箇所では、チタン層４６ａ上にアルミニウム層４６ｂが形成される）。次に、アルミニウム層４６ｂを選択的にエッチングして、チタン層４６ａと同様にアルミニウム層４６ｂをパターンニングする。これによって、半導体ウエハ１００の上面に、チタン層４６ａとアルミニウム層４６ｂを積層したオーミック金属層４６ｅ（図２参照）が形成される。
【００２１】
　ステップＳ６では、
半導体ウエハ１００の下面を研磨して、半導体ウエハ１００を薄型化する。
【００２２】
　ステップＳ８では、
半導体ウエハ１００の下面にｐ型不純物（ボロン等）を注入し、その後、半導体ウエハ１００を熱処理する。
【００２３】
　ステップＳ１０では、
コレクタ電極４８のアルミニウム層４８ａとチタン層４８ｂとアルミニウム層４８ｃを形成する。
【００２４】
　ステップＳ１２では、メッキにより、ニッケル層４６ｃ、金層４６ｄ、ニッケル層４８ｄ、及び、金層４８ｅを形成する。図５は、ステップＳ１２のメッキ処理の詳細を示すフローチャートである。
【００２５】
　最初に、ステップＳ３０〜Ｓ３６のメッキ前処理を実施する。
　ステップＳ３０では、半導体ウエハ１００をクリーニング液に浸漬して半導体ウエハ１００を洗浄（脱脂）する。
　ステップＳ３２では、半導体ウエハ１００をエッチング液に浸漬してアルミニウム層４６ｂとアルミニウム層４８ｃの表面をエッチングする。これによって、アルミニウム層４６ｂ、４８ｃの表面の酸化膜等の被膜を除去し、その表面状態を整える。
　ステップＳ３４では、半導体ウエハ１００を硝酸（ＨＮＯ３）に浸漬して、前工程（ステップＳ３２）の残渣を除去する。
　ステップＳ３６では、
アルミニウム層４６ｂ、４８ｃの表面に亜鉛メッキ（置換型無電解メッキ）を施す。
イ．引用例５記載事項について
　上記ア．の記載から、引用例５には、実質的に次の事項（以下、「引用例５記載事項」という。）が記載されているものと認められる。
「ＩＧＢＴ１０の製造方法において、
　半導体ウエハ１００の上面に、上側ＩＧＢＴ構造（すなわち、ボディ層２０、エミッタ領域２２、ボディコンタクト領域２４、リサーフ層２６、トレンチ３０、ゲート絶縁膜４０、ゲート電極４２、ゲート配線及び層間絶縁膜４４）を形成し、
　上側電極（すなわち、エミッタ電極４６とゲート配線のパッド）のチタン層４６ａとアルミニウム層４６ｂを形成し、
　半導体ウエハ１００の下面を研磨して、半導体ウエハ１００を薄型化し、
　半導体ウエハ１００の下面にｐ型不純物（ボロン等）を注入し、その後、半導体ウエハ１００を熱処理し、
　コレクタ電極４８のアルミニウム層４８ａとチタン層４８ｂとアルミニウム層４８ｃを形成し、
　アルミニウム層４６ｂ、４８ｃの表面に亜鉛メッキ（置換型無電解メッキ）を施すこと。」
２　対比
（１）本願発明と引用例１発明とを対比する。
（ア）引用例１発明の「Ｎ型の半導体領域４４」「Ｐ型の半導体領域４５」「トレンチ４７」「ゲート絶縁膜４９」「ゲート電極４１」「絶縁膜４８」「レジスト膜」「等方性エッチング」「異方性エッチング」「ソース電極」は、本願発明の「第１導電型の半導体基板」「第２導電型半導体領域」「トレンチ」「ゲート絶縁膜」「第１電極」「層間絶縁膜」「レジスト」「等方性エッチング」「異方性エッチング」「第２電極」に相当する。
（イ）引用例１発明の「Ｎ型の半導体領域４４の上面に、Ｐ型の半導体領域４５が形成」されることは、本願発明の「第１導電型の半導体基板のおもて面の表面層に、第２導電型半導体領域を形成する工程」に相当する。
（ウ）引用例１発明の「半導体領域４６の表面から半導体領域４４までのびるようにトレンチ４７が形成」されることは、「半導体領域４５の表面付近に、Ｎ＋型の半導体領域４６が形成」されていることから、「トレンチ４７」は、「Ｐ型の半導体領域４５」を貫通して「Ｎ型の半導体領域４４」に達していると認められる。そうすると、引用例１発明の「半導体領域４６の表面から半導体領域４４までのびるようにトレンチ４７が形成」されることは、本願発明の「前記第２導電型半導体領域を貫通し前記半導体基板からなる第１導電型半導体領域に達するトレンチを形成する工程」に相当する。
（エ）引用例１発明の「トレンチ４７の内部には、ゲート絶縁膜４９を介してゲート電極４１が形成」されることは、本願発明の「前記トレンチの内部にゲート絶縁膜を介して第１電極を埋め込む工程」に相当する。
（オ）引用例１発明の「半導体領域４５の表面上には、ゲート電極４１などを覆う厚さ数１００ｎｍ〜数μｍ程度の絶縁膜４８が形成され」ることは、本願発明の「前記第２導電型半導体領域の表面に層間絶縁膜を０．５μｍ以上の厚さで形成する工程」に相当する。
（カ）引用例１発明の「絶縁膜の上面にレジスト膜を選択的に形成」することは、本願発明の「前記層間絶縁膜の表面にレジストを形成」することに相当する。また、「レジスト膜を利用して絶縁膜に対して等方性エッチングを行」う際や「異方性エッチング」を行う際には、「レジスト膜」に選択的に開口を設けるとは、周知の事項であるから、引用例１発明と本願発明は「前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程」を有する点で共通する。
（キ）引用例１発明の「レジスト膜を利用して絶縁膜に対して等方性エッチングを行い、コンタクトホールを形成する領域の絶縁膜を少しだけ残してお」くことは、本願発明の「前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第１開口部を形成する工程」に相当する。
（ク）引用例１発明の「コンタクトホールを形成する領域に残っている絶縁膜を異方性エッチングで除去することにより、半導体領域４５の表面付近に形成されるＮ＋型の半導体領域４６及びＰ型の半導体領域４５とソース電極とを接触させるためのコンタクトホール４３を設け」ることは、本願発明の「前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第１開口部に連結され、かつ前記半導体基板のおもて面を露出する第２開口部を形成する工程」に相当する。
（ケ）引用例１発明の「半導体領域４５、半導体領域４６、及び絶縁膜４８の各表面にアルミニウム等でソース電極を形成する」ことは、「アルミニウム等でソース電極を形成する」際に、エッチングを途中で行っていないから、引用例１発明の「半導体領域４５、半導体領域４６、及び絶縁膜４８の各表面にアルミニウム等でソース電極を形成する」ことと、本願発明の「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第２電極を途中でエッチングを行うことなく２μｍ以上の厚さで形成し、前記第１開口部および前記第２開口部を介して前記第２導電型半導体領域と前記第２電極とを接続させる工程」は、「前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第２電極を途中でエッチングを行うことなく」「形成し、前記第１開口部および前記第２開口部を介して前記第２導電型半導体領域と前記第２電極とを接続させる工程」である点で共通する。
　以上（ア）〜（ケ）のことから、本願発明と引用例１発明とは、以下の点で一致し、また、相違する。
［一致点］
「第１導電型の半導体基板のおもて面の表面層に、第２導電型半導体領域を形成する工程と、
　前記第２導電型半導体領域を貫通し前記半導体基板からなる第１導電型半導体領域に達するトレンチを形成する工程と、
　前記トレンチの内部にゲート絶縁膜を介して第１電極を埋め込む工程と、
　前記第２導電型半導体領域の表面に層間絶縁膜を０．５μｍ以上の厚さで形成する工程と、
　前記層間絶縁膜の表面にレジストを形成し、前記レジストを選択的に開口する工程と、
　前記レジストをマスクとして等方性エッチングを行い、前記層間絶縁膜に、前記層間絶縁膜の厚さよりも浅い深さの第１開口部を形成する工程と、
　前記レジストをマスクとして異方性エッチングを行い、前記層間絶縁膜に、前記第１開口部に連結され、かつ前記半導体基板のおもて面を露出する第２開口部を形成する工程と、
　前記層間絶縁膜上にアルミニウムを主成分とする材料でできている第２電極を途中でエッチングを行うことなく形成し、前記第１開口部および前記第２開口部を介して前記第２導電型半導体領域と前記第２電極とを接続させる工程と、
　を含む半導体装置の製造方法。」
［相違点１］
　本願発明は「第２電極」を２μｍ以上の厚さで形成しているのに対して、引用例１発明は「ソース電極」の厚さについて記載されていない点。
［相違点２］
　本願発明は「前記層間絶縁膜の厚さを、前記第１開口部の、前記トレンチが並ぶ方向の第１開口幅の０．２８倍以下に形成し、前記第１開口部の、前記トレンチが並ぶ方向の第２開口幅の０．６倍以上に形成」しているのに対して、引用例１発明は対応する比率について記載されていない点。
３　当審の判断
　上記［相違点２］について検討する。
　引用例１には、「前記層間絶縁膜の厚さを、前記第１開口部の、前記トレンチが並ぶ方向の第１開口幅の０．２８倍以下に形成し、前記第１開口部の、前記トレンチが並ぶ方向の第２開口幅の０．６倍以上に形成」することについて記載されておらず、また、引用例１の記載から、当業者が容易に想起することができたとは認められない。
　また、引用例２には、「半導体基板１１上に、およそ２００ｎｍの膜厚のＴＥＯＳ膜１２及びおよそ４００ｎｍの膜厚のＢＰＳＧ膜１３から成る絶縁膜を形成」し（本願発明の「層間絶縁膜」の厚さを０．６μｍとすることに対応する。）、「コンタクトホール径」（本願発明の「第２開口幅」に相当する。）をおよそ０．７３μｍとし、「テーパー１６上部の径」（本願発明の「第１開口幅」に相当する。）をおよそ１．７９μｍとすることが記載されている。このことは、「コンタクトホール径」について０．６／０．７３＝０．８２２＞０．６（本願発明の「前記層間絶縁膜の厚さを、」「前記第１開口部の、前記トレンチが並ぶ方向の第２開口幅の０．６倍以上に形成すること」に相当する。）の関係を有するものの、「テーパー１６上部の径」については０．６／１．７９＝０．３３５となるから、本願発明の「前記層間絶縁膜の厚さを、前記第１開口部の、前記トレンチが並ぶ方向の第１開口幅の０．２８倍以下に形成」することは記載されていない。
　加えて、引用例３ないし５にも、「前記層間絶縁膜の厚さを、前記第１開口部の、前記トレンチが並ぶ方向の第１開口幅の０．２８倍以下に形成し、前記第１開口部の、前記トレンチが並ぶ方向の第２開口幅の０．６倍以上に形成」することは記載されていない。
　そうすると、引用例２ないし５の記載から、引用例１発明において、上記［相違点２］について、本願発明の方法を採用することが容易であるとも言えない。
　そして、本願発明は、特に［相違点２］を有することによって、「金属電極層８表面に一様に金属めっき膜９を形成することができ、半導体装置の信頼性が向上する。」（【００７１】）という格別の効果を有するものである。
　そうすると、［相違点２］に係る構成は、引用例１ないし５に記載された発明に基づいて当業者が容易に想到したものであるとは言えない。
　したがって、本願発明は、他の相違点については検討するまでもなく、引用例１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
　また、本願発明を引用する本願の請求項２ないし４に係る発明も同様に、引用例１ないし５に記載された発明に基づいて当業者が容易に発明をすることができたものとはいえない。
４　原査定の理由についての当審の判断についてのまとめ
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
第５　結語
　以上のとおり、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶するべき理由は発見しない。
　よって、結論のとおり審決する。