【事件の表示】
　特願２０１５−　　２０４７「電子デバイス用エピタキシャル基板の製造方法，並びに電子デバイスの製造方法」拒絶査定不服審判事件〔平成２８年　７月１１日出願公開，特開２０１６−１２７２２３，請求項の数（２）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２７年１月８日の出願であって，同年１２月１８日に手続補正書と上申書が提出され，平成２８年７月２２日に審査請求がされるとともに手続補正書と上申書が提出され，同年１０月１４日付けで拒絶理由通知がされ，同年１２月１４日に意見書と手続補正書が提出され，平成２９年３月９日付けで拒絶査定（原査定）がされ，これに対し，同年６月１２日に拒絶査定不服審判の請求がされると同時に手続補正書が提出され，同年８月２日付けで当審において前記平成２９年６月１２日付けの手続補正を却下するとともに当審から拒絶理由（当審拒絶理由）を通知し，同年１０月３日に意見書と手続補正書が提出されたものである。
第２　本願発明
　本願の請求項１，２に係る発明（以下，それぞれ「本願発明１」，「本願発明２」という。）は，平成２９年１０月３日に提出された手続補正書で補正された特許請求の範囲の請求項１，２に記載された事項により特定される発明であり，本願発明１，本願発明２は以下のとおりである。
「【請求項１】
　Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程であって，
　前記ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程と，
　前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程であって，
　前記ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程と，
　前記バッファ層上にチャネル層をエピタキシャル成長させる工程と，
　前記チャネル層上にバリア層をエピタキシャル成長させる工程と，
　前記バリア層上にキャップ層をエピタキシャル成長させる工程と
を有することを特徴とする電子デバイス用エピタキシャル基板の製造方法。
　　【請求項２】
　Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程であって，
　前記ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程と，
　前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程であって，
　前記ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程と，
　前記バッファ層上にチャネル層をエピタキシャル成長させる工程と，
　前記チャネル層上にバリア層をエピタキシャル成長させる工程と，
　前記バリア層上にキャップ層をエピタキシャル成長させる工程と，
　前記キャップ層上に電極を形成する工程と
を有することを特徴とする電子デバイスの製造方法。」
第３　引用文献，引用発明等
　１　引用文献１について
　原査定の拒絶の理由で引用された引用文献１（国際公開第２０１１／０１６３０４号）には，図面とともに次の事項が記載されている。（下線は当審付与。以下同様。）
・「【発明を実施するための形態】
［００３５］＜エピタキシャル基板の概略構成＞
　図１は，本発明の実施の形態に係るエピタキシャル基板１０の構成を概略的に示す模式断面と，エピタキシャル基板１０のＴＥＭ（透過型電子顕微鏡）による観察像とを対比的に示す図である。
［００３６］
エピタキシャル基板１０は，下地基板１と，初期層３と，中間層４と，機能層５とを主として備える
［００３７］
下地基板１は，（１１１）面の単結晶シリコンウェハーである
［００３８］
初期層３と，中間層４と，機能層５と，超格子構造層６とは，それぞれ，ウルツ鉱型のIII族窒化物を（０００１）結晶面が下地基板１の基板面に対し略平行となるように，エピタキシャル成長手法によって形成した層である
［００３９］
初期層３は，ＡｌＮからなる層（第１のIII族窒化物層）である。
［００４０］係る構成を有する初期層３は，ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が，０．５度以上１．１度以下となるように，かつ，ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０−１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように，形成される。
［００４１］一方，
中間層４は，初期層３の上に形成された，Ｉｎ
xx
Ａｌ
yy
Ｇａ
zz
Ｎ（ｘｘ＋ｙｙ＋ｚｚ＝１，０≦ｘｘ＜１，０≦ｙｙ＜１，０＜ｚｚ≦１）なる組成のIII族窒化物からなる層（第２のIII族窒化物層）である。好ましくは，中間層４は，Ａｌ
yy
Ｇａ
zz
Ｎ（ｙｙ＋ｚｚ＝１，０≦ｙｙ＜１，０＜ｚｚ≦１）なる組成のIII族窒化物からなる
［００４２］
機能層５は，III族窒化物により形成される少なくとも１つの層であり，エピタキシャル基板１０の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において，所定の機能を発現する層である。それゆえ，機能層５は，当該機能に応じた組成および厚みを有する１または複数の層にて形成される
［００４３］＜初期層と中間層の詳細構成とその効果＞
　
初期層３と中間層４との界面Ｉ１（初期層３の表面）は，初期層３を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている
［００４４］エピタキシャル基板１０においては，初期層３はＡｌＮからなるのに対して，中間層４は，上記の組成式が示すように，少なくともＧａを含むとともにＡｌＮとは異なる組成を有し，さらにはＩｎをも含み得る層である。ＧａおよびＩｎの方がＡｌよりも原子番号が大きいので，図２においては，中間層４が相対的に明るく，初期層３が相対的に暗く観察される。これにより，図２からは，両者の界面Ｉ１が，三次元的凹凸面となっていることが容易に認識される。
［００４５］なお，図１の模式断面においては，初期層３の凸部３ａが略等間隔に位置するように示されているが，これは図示の都合にすぎず，実際には必ずしも等間隔に凸部３ａが位置するわけではない。
好ましくは，初期層３は，凸部３ａの密度が５×１０
9
／ｃｍ
2
以上５×１０
10
／ｃｍ
2
以下であり，凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される
初期層３の凸部３ａとは，表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする
［００４６］初期層３の表面に上記の密度および平均間隔を満たす凸部３ａが形成されるには，平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように初期層３を形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には，上述のような凸部３ａを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方，平均膜厚を２００ｎｍより大きくしようとすると，ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部３ａを形成することが難しくなる。
［００４７］なお，初期層３の形成は，所定のエピタキシャル成長条件のもとで実現されるが，初期層３をＡｌＮにて形成することは，シリコンと液相化合物を形成するＧａを含まないという点，および，横方向成長が比較的進みにくいので界面Ｉ１が三次元的凹凸面として形成されやすいという点において好適である。
［００４８］エピタキシャル基板１０においては，下地基板１と中間層４との間に，上述のような態様にて結晶粒界を内在する多欠陥含有性層である初期層３を介在させることにより，下地基板１と中間層４あるいはさらにその上部に備わる機能層５との間の格子ミスフィットが緩和され，係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。上述した初期層３についての（０００２）面および（１０−１０）面のＸ線ロッキングカーブ半値幅の範囲は，この結晶粒界による歪みエネルギーの蓄積が好適に抑制される範囲として定まるものである。
［００４９］ただし，係る初期層３が介在することで，中間層４には，初期層３の柱状結晶等の結晶粒界が起点となった非常に多数の転位が伝播する。本実施の形態においては，初期層３と中間層４との界面Ｉ１を上述のように三次元的凹凸面とすることで，係る転位を効果的に低減させてなる。図３は，エピタキシャル基板１０における転位の消失の様子を模式的に示す図である。なお，図３においては後述する界面層２を省略している。
［００５０］
初期層３と中間層４との界面Ｉ１が三次元的凹凸面として形成されていることにより，初期層３で発生した転位ｄのほとんどは，図３に示すように，初期層３から中間層４へと伝播する（貫通する）際に，界面Ｉ１で屈曲される。より具体的には，界面Ｉ１のうち下地基板１に略平行な箇所を伝播する転位ｄ（ｄ０）については中間層４の上方にまで達しうるが，界面Ｉ１のうち下地基板１に対して傾斜している箇所を伝播する転位ｄ（ｄ１）は，中間層４の内部において合体消失する。結果として，初期層３を起点とする転位のうち，中間層４を貫通する転位はごく一部となる
［００５１］また，図３にその様子を模式的に示すように，
中間層４は，好ましくは，その成長初期こそ初期層３の表面形状に沿って形成されるものの，成長が進むにつれて徐々にその表面が平坦化されていき，最終的には，１０ｎｍ以下の表面粗さを有するように形成される
本実施の形態において，表面粗さは，ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする
［００５２］また，中間層４の平均厚みは，４０ｎｍ以上とするのが好適である。これは，４０ｎｍより薄く形成した場合には，初期層３に由来する凹凸が十分に平坦化しきれないことや，中間層４に伝播した転位の相互合体による消失が十分に起こらない，などの問題が生じるからである。尚，平均厚みが４０ｎｍ以上となるように形成した場合には，転位密度の低減や表面の平坦化が効果的になされるので，中間層４の厚みの上限については特に技術上の制限はないが，生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
［００５３］上述のような態様にて形成されてなることで，中間層４は，少なくとも表面近傍において（すなわち機能層５あるいは超格子構造層６との界面近傍において），転位密度が好適に低減されてなるとともに良好な結晶品質を有する。これにより，機能層５においても良好な結晶品質が得られる。あるいは，中間層４および機能層５の組成や形成条件によっては，機能層５を中間層４よりも低転位に形成することもできる。例えば，転位密度が６×１０9／ｃｍ2以下（うち，らせん転位の密度は２×１０9／ｃｍ2以下）であり，（０００２）面，（１０−１０）面のＸ線ロッキングカーブ半値幅がともに１０００ｓｅｃ以下であるという，優れた結晶品質の機能層５を形成することができる。すなわち，機能層５は，低転位でかつ非常に良好な結晶性を有するとともに，初期層３に比べてモザイク度が非常に小さい層として形成される。
［００５４］ＭＯＣＶＤ法によりサファイア基板またはＳｉＣ基板上に低温ＧａＮバッファ層などを介して同じ総膜厚のIII族窒化物層群を形成した場合の転位密度の値は，おおよそ５×１０8〜１×１０10／ｃｍ2の範囲であるので，上述の結果は，サファイア基板を用いた場合と同等の品質を有するエピタキシャル基板が，サファイア基板よりも安価な単結晶シリコンウェハーを下地基板１として用いて実現されたことを意味している。
［００５５］＜界面層＞
　上述のように，エピタキシャル基板１０は，下地基板１と初期層３の間に界面層２を備える態様であってもよい。界面層２は，数ｎｍ程度の厚みを有し，アモルファスのＳｉＡｌxＯyＮzからなるのが好適な一例である。
［００５６］下地基板１と初期層３との間に界面層２を備える場合，下地基板１と中間層４などとの格子ミスフィットがより効果的に緩和され，中間層４および機能層５の結晶品質がさらに向上する。すなわち，界面層２を備える場合には，初期層３であるＡｌＮ層が，界面層２を備えない場合と同様の凹凸形状を有しかつ界面層２を備えない場合よりも内在する結晶粒界が少なくなるように形成される。特に（０００２）面でのＸ線ロッキングカーブ半値幅の値が改善された初期層３が得られる。これは，下地基板１の上に直接に初期層３を形成する場合に比して，界面層２の上に初期層３を形成する場合の方が初期層３となるＡｌＮの核形成が進みにくく，結果的に，界面層２が無い場合に比べて横方向成長が促進されることによる。なお，界面層２の膜厚は５ｎｍを超えない程度で形成される。このような界面層２を備えた場合，初期層３を，（０００２）面のＸ線ロッキングカーブ半値幅が，０．５度以上０．８度以下の範囲となるように形成することができる。この場合，（０００２）面のＸ線ロッキングカーブ半値幅が８００ｓｅｃ以下であり，らせん転位密度が１×１０9／ｃｍ2／ｃｍ2以下であるという，さらに結晶品質の優れた機能層５を形成することができる。
［００５７］なお，初期層３の形成時に，Ｓｉ原子とＯ原子の少なくとも一方が初期層３に拡散固溶してなる態様や，Ｎ原子とＯ原子の少なくとも一方が下地基板１に拡散固溶してなる態様であってもよい。
［００５８］＜超格子構造層＞
　上述のように，
エピタキシャル基板１０は，中間層４と機能層５の間に超格子構造層６を備える態様であってもよい
［００５９］エピタキシャル基板１０においては，下地基板１である単結晶シリコンウェハーとIII族窒化物との間に熱膨張係数の値に大きな差異があることに起因して，中間層４の面内方向に歪が生じているが，超格子構造層６は，係る歪みを緩和して機能層５への歪の伝播を抑制する作用を有している。
［００６０］超格子構造層６は，エピタキシャル基板１０において必須の構成要素ではないが，超格子構造層６を備えることで，エピタキシャル基板１０におけるIII族窒化物層群の総膜厚が増加し，結果として，半導体素子における耐電圧が向上するという効果が得られる。なお，中間層４と機能層５の間に超格子構造層６を介在させたとしても，形成条件が好適に設定されていれば，機能層５の結晶品質は十分良好な程度に（超格子構造層６を有さない場合と同程度に）確保される。
［００６１］図１に示す
ＨＥＭＴ素子用のエピタキシャル基板１０の場合であれば，超格子構造層６は，第１単位層６ａをＧａＮにて数十ｎｍ程度の厚みに形成し，第２単位層６ｂをＡｌＮにて数ｎｍ程度の厚みに形成するのが好適な一例である
［００６２］中間層４に内在する歪が十分に開放される程度にペア層の形成を繰り返したうえで，機能層５を形成することで，下地基板１とIII族窒化物層群との熱膨張係数の差に起因するクラックや反りの発生が好適に抑制された，エピタキシャル基板１０が実現される。換言すれば，超格子構造層６は，エピタキシャル基板１０において，機能層５に対する歪の伝播を緩和する歪緩和能を有してなるといえる。
［００６３］＜機能層の具体的態様＞
　
図１においては，エピタキシャル基板１０がＨＥＭＴ素子の基板として用いられる場合を想定して，機能層５として，高抵抗のＧａＮからなるチャネル層５ａと，ＡｌＮからなるスペーサ層５ｂと，ＡｌＧａＮやＩｎＡｌＮなどからなる障壁層５ｃとが形成される場合を例示している
［００６４］あるいは，エピタキシャル基板１０がショットキーダイオードの基板として用いられる場合であれば，機能層５として，１つのIII族窒化物層（例えばＧａＮ層）が形成される。
［００６５］さらに，エピタキシャル基板１０が発光ダイオードの基板として用いられる場合であれば，機能層５として，ｎ型窒化物層（例えばＧａＮ層），目標とする発光波長に応じた組成比で構成されるＩｎＡｌＧａＮ混晶からなる発光層，ｐ型窒化物層（例えばＧａＮ層）などが形成される。
［００６６］以上のような構成を有するエピタキシャル基板１０を用いることで，サファイア基板またはＳｉＣ基板の上にIII族窒化物層群を形成した半導体素子（例えばショットキーダイオードやＨＥＭＴ素子など）と同程度の特性を有する半導体素子が，より安価に実現される。
［００６７］例えば，機能層５をＧａＮにて形成したエピタキシャル基板１０の上にアノードとカソードとを配置した同心円型ショットキーダイオードにおいては，小さいリーク電流と高い耐電圧とが実現される。
［００６８］あるいは，ＨＥＭＴ素子に適用しうるように機能層５をＡｌＧａＮ／ＧａＮ積層構造として構成した場合であれば，結晶品質に優れ，電子移動度が高い機能層５が得られる。
［００６９］＜エピタキシャル基板の製造方法＞
　次に，ＭＯＣＶＤ法を用いる場合を例として，エピタキシャル基板１０を製造する方法について概説する。
［００７０］まず，下地基板１として（１１１）面の単結晶シリコンウェハーを用意し，希フッ酸洗浄により自然酸化膜を除去し，さらにその後，ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
［００７１］そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず，ＡｌＮからなる初期層３は，基板温度を８００℃以上，１２００℃以下の所定の初期層形成温度に保ち，リアクタ内圧力を０．１ｋＰａ〜３０ｋＰａ程度とした状態で，アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ3ガスとを適宜のモル流量比にてリアクタ内に導入し，成膜速度を２０ｎｍ／ｍｉｎ以上，目標膜厚を２００ｎｍ以下，とすることによって，形成させることができる。
［００７２］なお，シリコンウェハーが初期層形成温度に達した後，初期層３の形成に先立って，ＴＭＡバブリングガスのみをリアクタ内に導入し，ウェハーをＴＭＡバブリングガス雰囲気に晒すようにした場合には，ＳｉＡｌxＯyＮzからなる界面層２が形成される。
［００７３］中間層４の形成は，初期層３の形成後，基板温度を８００℃以上１２００℃以下の所定の中間層形成温度に保ち，リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で，ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＮＨ3ガスとを，あるいはさらに，インジウム原料であるＴＭＩ（トリメチルインジウム）バブリングガスあるいはＴＭＡバブリングガスを，作製しようとする中間層４の組成に応じた所定の流量比にてリアクタ内に導入し，ＮＨ3とＴＭＩ，ＴＭＡ，およびＴＭＧの少なくとも１つを反応させることにより実現される。
［００７４］超格子構造層６を形成する場合は，中間層４の形成後，基板温度を８００℃以上１２００℃以下の所定の超格子構造層形成温度に保ち，リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で，第１単位層６ａと第２単位層６ｂの組成および膜厚に応じてリアクタ内に導入するＮＨ3ガスとIII族窒化物原料ガス（ＴＭＩ，ＴＭＡ，ＴＭＧのバブリングガス）との流量比を交互に変化させるようにすればよい。
［００７５］機能層５の形成は，中間層４または超格子構造層６の形成後，基板温度を８００℃以上１２００℃以下の所定の機能層形成温度に保ち，リアクタ内圧力を０．１ｋＰａ〜１００ｋＰａとした状態で，ＴＭＩバブリングガス，ＴＭＡバブリングガス，あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ3ガスとを，作製しようとする機能層５の組成に応じた流量比にてリアクタ内に導入し，ＮＨ3とＴＭＩ，ＴＭＡ，およびＴＭＧの少なくとも１つとを反応させることにより実現される。図１のように，機能層５を組成の異なる複数の層から構成する場合は，それぞれの層組成に応じた作製条件が適用される。
　実施例
［００７６］（実施例１）
　本実施例では，初期層３の形成条件を違えた４種のエピタキシャル基板１０（試料名ａ−１〜ａ−４）を作製した。ただし，界面層２および超格子構造層６の形成は省略した。図４に，実施例１に係るエピタキシャル基板１０について，ＡｌＮ層（初期層）形成条件および種々の評価結果を示している。
［００７７］まず，下地基板１として（１１１）面の単結晶シリコンウェハー（以下，シリコンウェハー）を用意した。用意したシリコンウェハーに，フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して，ウェハー表面に厚さ数Åの酸化膜が形成された状態とし，これをＭＯＣＶＤ装置のリアクタ内にセットした。次いで，リアクタ内を水素・窒素混合雰囲気とし，基板温度が初期層形成温度である１０５０℃となるまで加熱した。
［００７８］基板温度が１０５０℃に達すると，リアクタ内にＮＨ3ガスを導入し，１分間，基板表面をＮＨ3ガス雰囲気に晒した。
［００７９］その後，リアクタ内圧力を１０ｋＰａとし，ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し，ＮＨ3とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する初期層３を形成した。その際，初期層３の成長速度（成膜速度）は２０ｎｍ／ｍｉｎまたは５０ｎｍ／ｍｉｎとし，初期層３の目標平均膜厚は４０ｎｍ，１００ｎｍまたは２００ｎｍとした。
［００８０］初期層３が形成されると，続いて，基板温度を１０５０℃とし，リアクタ内圧力を２０ｋＰａとして，ＴＭＧバブリングガスをリアクタ内にさらに導入し，ＮＨ3とＴＭＡならびにＴＭＧとの反応により，中間層４としてのＡｌ0.3Ｇａ0.7Ｎ層を平均膜厚が５０ｎｍ程度となるように形成した。
［００８１］なお，
以上の工程までを行った試料についてＴＥＭ（透過型電子顕微鏡）およびＨＡＡＤＦ（高角散乱電子）像による構造分析を行った結果，初期層３たるＡｌＮ層が三次元的な表面凹凸形状を有する態様にて堆積されていることが確認された。また，図４に示すように，凸部３ａの密度が５×１０
9
／ｃｍ
2
以上５×１０
10
／ｃｍ
2
以下という範囲にあり，凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下であることが確認された
［００８２］また，Ａｌ0.3Ｇａ0.7Ｎ層の転位密度を評価したところ，層全体の平均値としては約１×１０11／ｃｍ2程度（らせん転位は１×１０10／ｃｍ2程度）であったが，Ａｌ0.3Ｇａ0.7Ｎ層表面においては，１×１０10／ｃｍ2程度（らせん転位は約２×１０9／ｃｍ2程度）となっていた。すなわち，多くの転位がＡｌＧａＮ膜の成長過程において合体，消失していることが確認された。
［００８３］次いで，基板温度を１０５０℃とし，リアクタ内圧力を３０ｋＰａとして，ＴＭＧとＮＨ3を反応させて機能層５としてのＧａＮ層を８００ｎｍの厚さで形成した。これによりエピタキシャル基板１０が得られた。なお，得られたエピタキシャル基板１０において，シリコンウェハー上に形成されたIII族窒化物層群の総膜厚は９５０ｎｍであった。また，エピタキシャル基板１０にクラックは確認されなかった。
［００８４］得られたエピタキシャル基板１０のＧａＮ層について，転位密度を測定した。図４に示すように，転位密度は最大でも５．７×１０9／ｃｍ2（その場合のらせん転位の密度は１．８×１０9／ｃｍ2）であり，いずれの試料においても，ＧａＮ層の方がＡｌ0.3Ｇａ0.7Ｎ層よりも転位が少ないことが確認された。また，ＧａＮ層のＸ線ロッキングカーブの半値幅を測定したところ，（０００２）面，（１０−１０）面ともに９８５ｓｅｃ以下という値が得られた。
［００８５］（比較例１）
　初期層３の形成条件を，２０ｎｍ／ｍｉｎ以上という成膜速度と２００ｎｍ以下という目標膜厚との少なくとも一方をみたさないように定めた他は，実施例１と同様の条件での４種のエピタキシャル基板（試料名ｂ−１〜ｂ−４）を作製した。比較例１についても，図４に，係るエピタキシャル基板１０について，ＡｌＮ層形成条件および種々の評価結果を示している。
［００８６］（実施例１と比較例１との対比）
　図４に示すように，実施例１では全ての試料において初期層３が三次元的凹凸を有するように形成されているのに対して，比較例１において初期層が三次元的凹凸を有するように形成されたのはｂ−２の試料のみである。特に，ｂ−４の試料については，（０００２）面の半値幅が極めて小さく，モザイク度が小さくなっていた。また，ｂ−２についても，実施例１に比べると十分な三次元的凹凸は得られなかった。
［００８７］また，ＧａＮ層について比較すると，実施例１ではどの試料においてもクラックは見られなかったのに対して，比較例１のｂ−２およびｂ−４の試料ではクラックが発生していた。また，クラックが確認されなかった試料について転位密度およびＸ線ロッキングカーブ半値幅を比較すると，実施例１の全ての試料において比較例１のｂ−２およびｂ−４の試料よりも転位密度が小さく，かつロッキングカーブ半値幅が小さくなっている。
［００８８］以上の結果は，シリコン基板を下地基板としてIII族窒化物半導体機能層を形成する場合，所定の三次元的凹凸を有する初期層を下地基板上に形成しておくことが，機能層の結晶品質の向上に対して有効であることを示している。
［００８９］（実施例２）
　界面層２を設けるようにした他は，実施例１と同様の条件および手順で４種のエピタキシャル基板１０（試料名ａ−５〜ａ−８）を作製した。実施例２についても，図４に，係るエピタキシャル基板１０について，ＡｌＮ層形成条件および種々の評価結果を示している。
［００９０］具体的には，基板温度が初期層形成温度である１０５０℃に達した地点で，リアクタ内にＮＨ3ガスを導入して，１分間，基板表面をＮＨ3ガス雰囲気に晒した後，実施例１とは異なり，ＮＨ3ガス供給をいったん停止し，代わってＴＭＡバブリングガスをリアクタ内に導入し１分間ＴＭＡバブリングガス雰囲気に晒すようにした。その後，ＮＨ3ガスを再びリアクタ内に導入し，以降，実施例１と同様に初期層３，中間層４，および機能層５を形成した。
［００９１］初期層３までを形成した試料について，ＴＥＭおよびＨＡＡＤＦ像による構造分析，さらにＳＩＭＳ(二次イオン質量分析)，およびＥＤＳ（エネルギー分散型Ｘ線分光装置）による組成分析を行った結果，ＡｌＮ／Ｓｉ界面に３ｎｍ程度の膜厚でＳｉＡｌxＯyＮz（単にＳｉＡｌＯＮとも記す）からなるアモルファス状の界面層２が形成されていること，該界面層２の上に初期層３たるＡｌＮ層が三次元的な表面凹凸形状を有する態様にて堆積されていること，シリコンウェハー中にＮ，Ｏが拡散固溶していること，およびＡｌＮ層中にＳｉ，Ｏが拡散固溶していることが確認された。
［００９２］また，Ａｌ0.3Ｇａ0.7Ｎ層の転位密度を評価したところ，層全体の平均値としては約１×１０11／ｃｍ2程度（らせん転位は1×１０10／ｃｍ2程度）であったが，Ａｌ0.3Ｇａ0.7Ｎ層表面においては，１×１０10／ｃｍ2程度（らせん転位は約２×１０9／ｃｍ2程度）となっていた。すなわち，実施例２においても，多くの転位がＡｌＧａＮ膜の成長過程において合体，消失していることが確認された。
［００９３］（実施例１と実施例２との対比）
　界面層２を設けた実施例２においては，凸部の様子は実施例１と同じであるものの，ＡｌＮ層の（０００２）面のＸ線ロッキングカーブ半値幅が実施例１よりも小さくなっている。また，ＧａＮ層についてみると，（０００２）面のＸ線ロッキングカーブ半値幅のみならず，転位密度についても実施例１より小さくなっている。
［００９４］以上の結果は，界面層を設けることにより，三次元的凹凸形状を保ちつつ結晶品質が改善された初期層が形成され，このことにより，機能層の結晶品質がさらに向上することを示している。」
・「請求の範囲
［請求項１］（１１１）方位の単結晶シリコンである下地基板の上に，前記下地基板の基板面に対し（０００１）結晶面が略平行となるようにIII族窒化物層群を形成してなる，半導体素子用のエピタキシャル基板であって，
　前記下地基板の上に形成された，ＡｌＮからなる第１のIII族窒化物層と，
　前記第１のIII族窒化物層の上に形成され，Ｉｎ xx Ａｌ yy Ｇａ zz Ｎ（ｘｘ＋ｙｙ＋ｚｚ＝１，０≦ｘｘ＜１，０≦ｙｙ＜１，０＜ｚｚ≦１）からなる第２のIII族窒化物層と，
　前記第２のIII族窒化物層の上にエピタキシャル形成された少なくとも１つの第３のIII族窒化物層と，
を備え，
　前記第１のIII族窒化物層が，柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり，
　前記第１のIII族窒化物層と前記第２のIII族窒化物層との界面が３次元的凹凸面である，
ことを特徴とする半導体素子用エピタキシャル基板。
　＜途中省略＞
［請求項６］請求項１ないし請求項５のいずれかに記載のエピタキシャル基板であって，
　
前記第２のIII族窒化物層と前記少なくとも１つの第３のIII族窒化物層との界面の表面粗さが，４ｎｍ以上１２ｎｍ以下である
　ことを特徴とする半導体素子用エピタキシャル基板。
　＜途中省略＞
［請求項８］請求項１ないし請求項７のいずれかに記載のエピタキシャル基板であって，
　前記
第１のIII族窒化物層の凸部の密度が５×１０ 
9 
／ｃｍ 
2 
以上５×１０ 
10
 ／ｃｍ
 2 
以下である
［請求項９］　請求項１ないし請求項８のいずれかに記載のエピタキシャル基板であって，
　前記
第１のIII族窒化物層の凸部の平均間隔が４５ｎｍ以上１４０ｎｍ以下である
・図４は，実施例１，実施例２，および比較例１に係るエピタキシャル基板についての，ＡｌＮ層形成条件，および種々の評価結果を示す図であって，同図の「実施例１」における，「材料名」が「ａ−１」，「ａ−２」，「ａ−３」及び「ａ−４」であるものについて，「初期層の評価結果」の項目に，「平均粗さ」が，それぞれ，１２ｎｍ，８ｎｍ，４ｎｍ，及び，１２ｎｍであること，「凸部の平均間隔」が，それぞれ，１４０ｎｍ，１００ｎｍ，４５ｎｍ，及び，１３５ｎｍであること，「凸部の密度」が，それぞれ，５．０×１０９個／ｃｍ２，１．０×１０１０個／ｃｍ２，５．０×１０１０個／ｃｍ２，及び，５．０×１０９個／ｃｍ２であること，「機能層の評価結果」の項目に，「全転位密度」が，それぞれ，５．７×１０９個／ｃｍ２，５．０×１０９個／ｃｍ２，５．５×１０９個／ｃｍ２，及び，５．６×１０９個／ｃｍ２であることが記載されている。
　したがって，上記引用文献１には，以下の「引用発明１−ａ」及び「引用発明１−ｂ」が記載されていると認められる。
・引用発明１−ａ
「下地基板と，初期層（第１のIII族窒化物層）と，中間層（第２のIII族窒化物層）と，超格子構造層と，機能層とを主として備えるＨＥＭＴ素子用のエピタキシャル基板の製造方法であって，
（ｉ）前記下地基板は，（１１１）面の単結晶シリコンウェハーであり，
（ii）前記初期層は，ＡｌＮからなる層であり，当該初期層を，ウルツ鉱型のIII族窒化物の（０００１）結晶面が前記下地基板の基板面に対し略平行となるように，エピタキシャル成長手法によって形成するものであって，
　前記初期層と前記中間層との界面Ｉ１（前記初期層の表面）は，前記初期層を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっており，
　当該三次元的凹凸面は，前記表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものである前記初期層の凸部を，好ましくは，前記凸部の密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり，当該凸部の平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成し，
（iii）前記中間層は，前記初期層の上に形成した，ＩｎxxＡｌyyＧａzzＮ（ｘｘ＋ｙｙ＋ｚｚ＝１，０≦ｘｘ＜１，０≦ｙｙ＜１，０＜ｚｚ≦１），好ましくは，ＡｌyyＧａzzＮ（ｙｙ＋ｚｚ＝１，０≦ｙｙ＜１，０＜ｚｚ≦１）なる組成のIII族窒化物からなる層であって，
　当該中間層は，好ましくは，その成長初期こそ前記初期層の表面形状に沿って形成されるものの，成長が進むにつれて徐々にその表面が平坦化されていき，最終的には，１０ｎｍ以下の表面粗さ（原子間力顕微鏡により計測した５μｍ×５μｍ領域についての平均粗さｒａ）を有するように形成され，
（iv）前記超格子構造層は，第１単位層をＧａＮにて数十ｎｍ程度の厚みに形成し，第２単位層をＡｌＮにて数ｎｍ程度の厚みに形成したものであり，
（ｖ）前記機能層は，III族窒化物により形成される少なくとも１つの層であり，前記エピタキシャル基板の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において，所定の機能を発現する層であって，当該機能に応じた組成および厚みを有する１または複数の層にて形成される層であり，
　当該機能層には，高抵抗のＧａＮからなるチャネル層と，ＡｌＮからなるスペーサ層と，ＡｌＧａＮやＩｎＡｌＮなどからなる障壁層とを形成する，
　ＨＥＭＴ素子用のエピタキシャル基板の製造方法。」
・引用発明１−ｂ
「下地基板と，初期層と，中間層と，超格子構造層と，機能層とを主として備えるＨＥＭＴ素子用のエピタキシャル基板を用いたＨＥＭＴ素子の製造方法であって，
（ｉ）前記下地基板は，（１１１）面の単結晶シリコンウェハーであり，
（ii）前記初期層は，ＡｌＮからなる層であり，当該初期層を，ウルツ鉱型のIII族窒化物の（０００１）結晶面が前記下地基板の基板面に対し略平行となるように，エピタキシャル成長手法によって形成するものであって，
　前記初期層と前記中間層との界面Ｉ１（前記初期層の表面）は，前記初期層を構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっており，
　当該三次元的凹凸面は，前記表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものである前記初期層の凸部を，好ましくは，当該凸部の密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり，当該凸部の平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成し，
（iii）前記中間層は，前記初期層の上に形成した，ＩｎxxＡｌyyＧａzzＮ（ｘｘ＋ｙｙ＋ｚｚ＝１，０≦ｘｘ＜１，０≦ｙｙ＜１，０＜ｚｚ≦１），好ましくは，ＡｌyyＧａzzＮ（ｙｙ＋ｚｚ＝１，０≦ｙｙ＜１，０＜ｚｚ≦１）なる組成のIII族窒化物からなる層であって，
　当該中間層は，好ましくは，その成長初期こそ前記初期層の表面形状に沿って形成されるものの，成長が進むにつれて徐々にその表面が平坦化されていき，最終的には，１０ｎｍ以下の表面粗さ（原子間力顕微鏡により計測した５μｍ×５μｍ領域についての平均粗さｒａ）を有するように形成され，
（iv）前記超格子構造層は，第１単位層をＧａＮにて数十ｎｍ程度の厚みに形成し，第２単位層をＡｌＮにて数ｎｍ程度の厚みに形成したものであり，
（ｖ）前記機能層は，III族窒化物により形成される少なくとも１つの層であり，前記エピタキシャル基板の上にさらに所定の半導体層や電極などを形成することで半導体素子を構成する場合において，所定の機能を発現する層であって，当該機能に応じた組成および厚みを有する１または複数の層にて形成される層であり，
　当該機能層には，高抵抗のＧａＮからなるチャネル層と，ＡｌＮからなるスペーサ層と，ＡｌＧａＮやＩｎＡｌＮなどからなる障壁層とを形成する，ＨＥＭＴ素子用のエピタキシャル基板の製造工程と，
　さらに，電極などを形成することでＨＥＭＴ素子を構成する工程と，を含む，
　ＨＥＭＴ素子の製造方法。」
　２　引用文献２について
　また，原査定の拒絶の理由に引用された引用文献２（特開２０１３−４２０３２号公報）には，図面とともに次の事項が記載されている。
・「【請求項６】
　基板上方にＡｌＮ系の応力緩和層を形成する工程と，
　前記応力緩和層上にＧａＮ系化合物半導体積層構造を形成する工程と，
　を有し，
　前記応力緩和層を形成する際に，前記応力緩和層の前記ＧａＮ系化合物半導体積層構造と接する面に，深さが５ｎｍ以上の窪みを２×１０10ｃｍ-2以上の個数密度で形成することを特徴とする化合物半導体装置の製造方法。
【請求項７】
　前記応力緩和層を形成する際に，前記応力緩和層の前記ＧａＮ系化合物半導体積層構造と接する面に，深さが７ｎｍ以上の窪みを８×１０9ｃｍ-2以上の個数密度で形成することを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
　前記応力緩和層を形成する際に，前記応力緩和層の前記ＧａＮ系化合物半導体積層構造と接する面に，深さが１５ｎｍ以上の窪みを９×１０9ｃｍ-2以上の個数密度で形成することを特徴とする請求項６又は７に記載の化合物半導体装置の製造方法。
【請求項９】
　前記応力緩和層を形成する際に用いる原料ガスのＶ／ＩＩＩ比を２００以上とすることを特徴とする請求項６乃至８のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項１０】
　前記応力緩和層を形成する際の成長温度を１０００℃〜１０４０℃とすることを特徴とする請求項６乃至９のいずれか１項に記載の化合物半導体装置の製造方法。」
・「【００２０】
　なお，個数密度の計数の対象とする窪みを深さが５ｎｍ以上の窪み２ａとしているのは，深さが５ｎｍ未満の窪みの周辺にはほとんど圧縮応力が生じず，引張応力の緩和にほとんど寄与しないからである。また，このような窪み２ａの個数密度を２×１０10ｃｍ-2以上としているのは，個数密度が２×１０10ｃｍ-2未満であると，圧縮応力が不足して十分に引張応力を緩和することが困難だからである。また，後述するが，本願発明者が行った実験の結果を考慮すると，深さが６ｎｍ以上の窪み２ａが２×１０10ｃｍ-2以上の個数密度で形成されていることが好ましく，深さが７ｎｍ以上の窪みが８×１０9ｃｍ-2以上の個数密度で形成されていることがより好ましく，深さが１５ｎｍ以上の窪みが９×１０9ｃｍ-2以上の個数密度で形成されていることが更に一層好ましい。また，窪みの深さが決まれば，それに応じて窪みの直径もほぼ決まるが，本願発明者が行った実験の結果を考慮すると，深さが５ｎｍ以上の窪みの直径は３０ｎｍ以上であることが好ましく，８０ｎｍ以上であることがより好ましい。窪みの直径の上限は，上記の個数密度が確保できれば特に限定されない。なお，窪みが直径に対して深すぎる場合には，その上に形成するバッファ層によって窪みを埋めきれない可能性がある。また，バッファ層の結晶性が乱れる可能性もある。このため，窪みの深さは５０ｎｍ以下であることが好ましい。
【００２１】
（
第２の実施形態
　次に，第２の実施形態について説明する。図４は，
第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）
　【００２２】
　第２の実施形態では，図４（ａ）に示すように，例えば
Ｓｉ（１１１）基板１１上に，厚さが５０ｎｍ〜３００ｎｍ程度（例えば２００ｎｍ）の応力緩和層１２が形成されている
応力緩和層１２は，ＡｌＮ層等のＡｌＮ系化合物半導体層であり，応力緩和層１２の上面には，深さが５ｎｍ以上の窪み１２ａが２×１０
10
ｃｍ
-2
以上の個数密度で形成されている
応力緩和層１２上に，厚さが５０ｎｍ〜３００ｎｍ程度（例えば２００ｎｍ）のＡｌＧａＮ層１３ａ，厚さが５０ｎｍ〜３００ｎｍ程度（例えば２００ｎｍ）のＡｌＧａＮ層１３ｂ，及び厚さが５０ｎｍ〜３００ｎｍ程度（例えば２００ｎｍ）のＡｌＧａＮ層１３ｃを含むバッファ層１３が形成されている
ＡｌＧａＮ層１３ａの組成はＡｌ
x
Ｇａ
1-x
Ｎ（０＜ｘ≦１）で表わされ，ＡｌＧａＮ層１３ｂの組成はＡｌ
y
Ｇａ
1-y
Ｎ（０≦ｙ≦１）で表わされ，ＡｌＧａＮ層１３ｃの組成はＡｌ
z
Ｇａ
1-z
Ｎ（０≦ｚ＜１）で表わされる。そして，ｘ，ｙ，ｚの間には，「ｘ＞ｙ＞ｚ」の関係が成り立つ。例えば，ｘの値（ＡｌＧａＮ層１３ａのＡｌ組成）は０．８，ｙの値（ＡｌＧａＮ層１３ｂのＡｌ組成）は０．５，ｚの値（ＡｌＧａＮ層１３ｃのＡｌ組成）は０．２である
【００２３】
　
バッファ層１３上に電子走行層１４が形成され，電子走行層１４上に電子供給層１５が形成され，電子供給層１５上に保護層１６が形成されている
電子走行層１４としては，例えば厚さが０．５μｍ〜１．５μｍ程度（例えば１μｍ）のＧａＮ層が用いられる。電子供給層１５としては，例えば厚さが１０ｎｍ〜３０ｎｍ程度（例えば３０ｎｍ）のｎ型のＡｌＧａＮ層が用いられる。このＡｌＧａＮ層の組成は，例えばＡｌ
0.25
Ｇａ
0.75
Ｎで表わされる。保護層１６としては，例えば厚さが２ｎｍ〜１５ｎｍ程度（例えば１０ｎｍ）のｎ型のＧａＮ層が用いられる。これらｎ型のＡｌＧａＮ層及びＧａＮ層には，例えば，ｎ型不純物としてＳｉが１×１０
18
ｃｍ
-3
〜１×１０
20
ｃｍ
-3
程度（例えば５×１０
18
ｃｍ
-3
）ドーピングされている
【００２４】
　
保護層１６上に，ソース電極１７ｓ及びドレイン電極１７ｄが形成されている
・「【００２８】
　次に，
第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）を製造する方法
【００２９】
　先ず，図５（ａ）に示すように，基板１１上に，深さが５ｎｍ以上の窪み１２ａが２×１０10ｃｍ-2以上の個数密度で分散する応力緩和層１２を形成する。
応力緩和層１２は，例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法，分子線エピタキシャル（ＭＢＥ：molecular beam epitaxy）法等の結晶成長法により形成することができる
【００３０】
　応力緩和層１２の形成後には，図５（ｂ）に示すように，応力緩和層１２上に，ＡｌＧａＮ層１３ａ，ＡｌＧａＮ層１３ｂ及びＡｌＧａＮ層１３ｃを含むバッファ層１３を形成する。更に，図５（ｃ）に示すように，バッファ層１３上に，
電子走行層１４，電子供給層１５及び保護層１６を形成する
これらの化合物半導体層は，応力緩和層１２と同様に，ＭＯＶＰＥ法，ＭＢＥ法等の結晶成長法により形成することができる
【００３１】
　
本実施形態では，少なくとも電子走行層１４の上面を平坦なものとする。電子走行層１４の上面を平坦にできれば，バッファ層１３として，窪み１２ａに倣う窪みが上面に存在するものを形成してもよく，窪み１２ａに倣う窪みが上面に存在せず平坦なものを形成してもよい
【００３２】
　保護層１６の形成後には，例えばリフトオフ法により，図５（ｄ）に示すように，ソース電極１７ｓ及びドレイン電極１７ｄを保護層１６上に形成する。ソース電極１７ｓ及びドレイン電極１７ｄの形成では，ソース電極１７ｓ及びドレイン電極１７ｄを形成する領域を開口するレジストパターンを形成し，Ｔｉ及びＡｌの蒸着を行い，その後，レジストパターン上に付着したＴｉ及びＡｌをレジストパターンごと除去する。そして，窒素雰囲気中で４００℃〜１０００℃（例えば６００℃）で熱処理を行い，オーミック接触を確立する。」
・「【００４８】
　次に，本願発明者が実際に行った実験について説明する。この実験では，４種類の条件で第２の実施形態と同様にして応力緩和層１２（ＡｌＮ層）を，直径が６インチの基板１１上に成長させ，その上に第２の実施形態と同様にしてバッファ層１３，電子走行層１４，電子供給層１５及び保護層１６を成長させ，冷却した。応力緩和層１２（ＡｌＮ層）の成長から保護層１６の成長までは連続して行った。但し，条件Ｎｏ．１では，応力緩和層１２に代えて，表面が平坦なＡｌＮ層を成長させた。このとき，ＡｌＮ層の形成時のＶ／ＩＩＩ比は，２程度とした。条件Ｎｏ．２では，応力緩和層１２（ＡｌＮ層）の形成時のＶ／ＩＩＩ比を５０程度とし，条件Ｎｏ．３では，応力緩和層１２（ＡｌＮ層）の形成時のＶ／ＩＩＩ比を１００程度とし，条件Ｎｏ．４では，応力緩和層１２（ＡｌＮ層）の形成時のＶ／ＩＩＩ比を２００程度とした。他の条件は共通なものとした。
【００４９】
　そして，条件Ｎｏ．２〜４について，バッファ層１３等を形成する前の応力緩和層１２（ＡｌＮ層）の表面性状を原子間力顕微鏡（ＡＦＭ：Atomic Force Microscope）像から分析した。各試料の一部における分析結果を図９に示す。図９（ａ）は条件Ｎｏ．２のものであり，図９（ｂ）は条件Ｎｏ．３のものであり，図９（ｃ）は条件Ｎｏ．４のものである。また，各試料における深さが５ｎｍ以上の窪みの深さの分布，直径の分布，及び密度を測定した。この結果を下記表１に示す。更に，各試料の反りの大きさ（ワープ値）及びクラックの長さも測定した。窪みの深さの最大値と，反りの大きさ及びクラックの長さとの関係を図１０に示す。」
・【００５０】の【表１】には，「条件Ｎｏ．」の２ないし４について，「深さの分布」が，６ないし２０ｎｍ，「深さの最大値」が，７ないし２０ｎｍ，「直径の分布」が，３０程度ないし１００，「個数密度」が，８×１０９ｃｍ−２ないし２×１０１０であることが記載されている。
　したがって，上記引用文献２には，以下の「引用発明２−ａ」，「引用発明２−ｂ」が記載されていると認められる。
・引用発明２−ａ
「（ｉ）Ｓｉ（１１１）基板上に，応力緩和層を形成する工程であって，
　前記応力緩和層は，例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法，分子線エピタキシャル（ＭＢＥ：molecular beam epitaxy）法等の結晶成長法により形成することができる，ＡｌＮ層等のＡｌＮ系化合物半導体層であり，当該応力緩和層の上面に，深さが５ｎｍ以上の窪みを２×１０10ｃｍ-2以上の個数密度で形成する工程と，
（ii）前記応力緩和層上に，ＡｌＧａＮ層１３ａ，ＡｌＧａＮ層１３ｂ，及びＡｌＧａＮ層１３ｃを含むバッファ層１３を形成する工程であって，
　前記ＡｌＧａＮ層１３ａの組成はＡｌxＧａ1-xＮ（０＜ｘ≦１）で表わされ，ＡｌＧａＮ層１３ｂの組成はＡｌyＧａ1-yＮ（０≦ｙ≦１）で表わされ，ＡｌＧａＮ層１３ｃの組成はＡｌzＧａ1-zＮ（０≦ｚ＜１）で表わされ，ｘ，ｙ，ｚの間には，「ｘ＞ｙ＞ｚ」の関係が成り立つものである工程と，
（iii）前記バッファ層上に電子走行層を形成し，前記電子走行層上に電子供給層を形成し，前記電子供給層上に保護層を形成する工程であって，
　これらの化合物半導体層は，前記応力緩和層と同様に，ＭＯＶＰＥ法，ＭＢＥ法等の結晶成長法により形成することができるものであり，
　前記電子走行層としては，例えばＧａＮ層が用いられ，前記電子供給層としては，例えばｎ型のＡｌＧａＮ層が用いられ，前記保護層としては，例えばｎ型のＧａＮ層が用いられ，少なくとも前記電子走行層の上面を平坦なものとするものであり，前記電子走行層の上面を平坦にできれば，バッファ層として，前記窪みに倣う窪みが上面に存在するものを形成してもよく，前記窪みに倣う窪みが上面に存在せず平坦なものを形成してもよい工程とを含む，
　ＧａＮ系ＨＥＭＴ（化合物半導体装置）用エピタキシャル基板の製造方法。」
・引用発明２−ｂ
「（ｉ）Ｓｉ（１１１）基板上に，応力緩和層を形成する工程であって，
　前記応力緩和層は，例えば有機金属気相成長（ＭＯＶＰＥ：metal organic vapor phase epitaxy）法，分子線エピタキシャル（ＭＢＥ：molecular beam epitaxy）法等の結晶成長法により形成することができる，ＡｌＮ層等のＡｌＮ系化合物半導体層であり，当該応力緩和層の上面に，深さが５ｎｍ以上の窪みを２×１０10ｃｍ-2以上の個数密度で形成する工程と，
（ii）前記応力緩和層上に，ＡｌＧａＮ層１３ａ，ＡｌＧａＮ層１３ｂ，及びＡｌＧａＮ層１３ｃを含むバッファ層１３を形成する工程であって，
　前記ＡｌＧａＮ層１３ａの組成はＡｌxＧａ1-xＮ（０＜ｘ≦１）で表わされ，ＡｌＧａＮ層１３ｂの組成はＡｌyＧａ1-yＮ（０≦ｙ≦１）で表わされ，ＡｌＧａＮ層１３ｃの組成はＡｌzＧａ1-zＮ（０≦ｚ＜１）で表わされ，ｘ，ｙ，ｚの間には，「ｘ＞ｙ＞ｚ」の関係が成り立つものである工程と，
（iii）前記バッファ層上に電子走行層を形成し，前記電子走行層上に電子供給層を形成し，前記電子供給層上に保護層を形成する工程であって，
　これらの化合物半導体層は，前記応力緩和層と同様に，ＭＯＶＰＥ法，ＭＢＥ法等の結晶成長法により形成することができるものであり，
　前記電子走行層としては，例えばＧａＮ層が用いられ，前記電子供給層としては，例えばｎ型のＡｌＧａＮ層が用いられ，前記保護層としては，例えばｎ型のＧａＮ層が用いられ，少なくとも前記電子走行層の上面を平坦なものとするものであり，前記電子走行層の上面を平坦にできれば，バッファ層として，前記窪みに倣う窪みが上面に存在するものを形成してもよく，前記窪みに倣う窪みが上面に存在せず平坦なものを形成してもよい工程と，
（iv）前記保護層上に，ソース電極及びドレイン電極を形成する工程とを含む，
　ＧａＮ系ＨＥＭＴ（化合物半導体装置）の製造方法。」
　３　引用文献３について
　また，原査定の拒絶の理由に引用された引用文献３（特開２０１１−１１４２６７号公報）には，図面とともに次の事項が記載されている。
・「【００２３】
　図１および図２は，それぞれ本発明の第１実施形態に係る半導体装置の平面図とＡ−Ａ断面図である。また，図３は，図２の部分Ｂの拡大図である。この実施形態では，半導体装置として，高電子移動度トランジスタ（ＨＥＭＴ）を例として説明する。
ＨＥＭＴ１０は，基板１１上に形成された高抵抗バッファ層１２とチャネル層（キャリア走行層）１３とバリア層（キャリア供給層）１４からなる半導体層と，後述する二次元電子ガス層に電気的接触をするように形成されたソース電極１５及びドレイン電極１６と，ソース電極１５とドレイン電極１６との間のバリア層１４上に形成されたゲート電極１７と，ゲート電極１７とドレイン電極１６との間とゲート電極１７とソース電極１５の間のバリア層１４の表面に形成されたキャップ層１８と，キャップ層１８を覆うパシベーション層１９と，キャップ層１８の端部とパシベーション層１９の一部を覆うようにゲート電極１７の一部として形成されたフィールドプレート２０と，を備えている
第４　対比・判断
・引用文献１を主引例とした検討
　１　本願発明１について
（１）対比
　本願発明１と引用発明１−ａとを対比すると，次のことがいえる。
　引用発明１−ａの「『（１１１）面の単結晶シリコンウェハーであ』る『下地基板』」，「『ＡｌＮからなる層であ』る『初期層（第１のIII族窒化物層）』」，「『初期層の上に形成された，ＩｎxxＡｌyyＧａzzＮ（ｘｘ＋ｙｙ＋ｚｚ＝１，０≦ｘｘ＜１，０≦ｙｙ＜１，０＜ｚｚ≦１），好ましくは，ＡｌyyＧａzzＮ（ｙｙ＋ｚｚ＝１，０≦ｙｙ＜１，０＜ｚｚ≦１）なる組成のIII族窒化物からなる層であ』る『中間層』」，「障壁層」及び「ＨＥＭＴ素子」は，それぞれ，本願発明１の「Ｓｉ系基板」，「ＡｌＮ初期層」，「ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層」，「バリア層」及び「電子デバイス」に相当する。
　したがって，本願発明１と引用発明１−ａとの間には，次の一致点，相違点があるといえる。
（一致点）
「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程と，
　前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程と，
　前記バッファ層上にチャネル層をエピタキシャル成長させる工程と，
　前記チャネル層上にバリア層をエピタキシャル成長させる工程と，
を有する電子デバイス用エピタキシャル基板の製造方法。」
（相違点）
（相違点１）「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程」及び「ＡｌＮ初期層上にＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程」が，本願発明１では，それぞれ，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」及び「ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」であるのに対し，引用発明１−ａでは，このような構成を特定していない点。
（相違点２）本願発明１が，「バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し，引用発明１−ａは，このような構成を備えていない点。
（２）相違点についての判断
　上記相違点１について検討する。
　ア　引用文献１の図４には，「材料名」が「ａ−１」ないし「ａ−４」であるものについて，「初期層の評価結果」の項目の一つに，「平均粗さ」が，４ないし１２ｎｍであると記載されている。
　しかしながら，引用文献１の本文中には，図４の前記「平均粗さ」についての直接の説明がなく，当該「平均粗さ」が，引用文献１に記載された「半導体素子用エピタキシャル基板」の，いずれの箇所の平均粗さを，どのようにして測定したものであるかを，引用文献１の記載からは，直ちに理解することができない。
　イ　一方，引用文献１の本文には，以下の記載がある。
・「［００４５］なお，図１の模式断面においては，初期層３の凸部３ａが略等間隔に位置するように示されているが，これは図示の都合にすぎず，実際には必ずしも等間隔に凸部３ａが位置するわけではない。好ましくは，初期層３は，凸部３ａの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり，凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。」
・「［００５１］また，図３にその様子を模式的に示すように，中間層４は，好ましくは，その成長初期こそ初期層３の表面形状に沿って形成されるものの，成長が進むにつれて徐々にその表面が平坦化されていき，最終的には，１０ｎｍ以下の表面粗さを有するように形成される。なお，本実施の形態において，表面粗さは，ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。」
・「［００８１］なお，以上の工程までを行った試料についてＴＥＭ（透過型電子顕微鏡）およびＨＡＡＤＦ（高角散乱電子）像による構造分析を行った結果，初期層３たるＡｌＮ層が三次元的な表面凹凸形状を有する態様にて堆積されていることが確認された。また，図４に示すように，凸部３ａの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下という範囲にあり，凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下であることが確認された。」
　ウ　さらに，引用文献１の「請求の範囲」には，以下の記載がある。
・「［請求項６］請求項１ないし請求項５のいずれかに記載のエピタキシャル基板であって，
　前記第２のIII族窒化物層と前記少なくとも１つの第３のIII族窒化物層との界面の表面粗さが，４ｎｍ以上１２ｎｍ以下である，
　ことを特徴とする半導体素子用エピタキシャル基板。
　＜途中省略＞
［請求項８］請求項１ないし請求項７のいずれかに記載のエピタキシャル基板であって，
　前記第１のIII族窒化物層の凸部の密度が５×１０ 9 ／ｃｍ 2 以上５×１０ 10 ／ｃｍ 2 以下であることを特徴とする半導体素子用エピタキシャル基板。
［請求項９］　請求項１ないし請求項８のいずれかに記載のエピタキシャル基板であって，
　前記第１のIII族窒化物層の凸部の平均間隔が４５ｎｍ以上１４０ｎｍ以下であることを特徴とする半導体素子用エピタキシャル基板。」
　エ　そうすると，上記イ及びウから，引用文献１の本文，及び，請求の範囲の記載は，引用文献１に記載された発明に係る「半導体素子用エピタキシャル基板」を，初期層３の表面の状態が，「凸部３ａの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり，凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下である」こと，及び，中間層４の表面の状態が，「中間層４は，好ましくは，その成長初期こそ初期層３の表面形状に沿って形成されるものの，成長が進むにつれて徐々にその表面が平坦化されていき，最終的には，１０ｎｍ以下の表面粗さを有するように形成される」ことで特定していると認められる。
　
　オ　一方，実施例１，実施例２，および比較例１に係るエピタキシャル基板についての，ＡｌＮ層形成条件，および種々の評価結果を示す図である図４には，「凸部の平均間隔」が，４５ないし１４０ｎｍであること，及び，「凸部の密度」が，５×１０9／ｃｍ2ないし５×１０10／ｃｍ2以下であることが記載されており，これは，前記エの，初期層３の表面の状態が，「凸部３ａの密度が５×１０9／ｃｍ2以上５×１０10／ｃｍ2以下であり，凸部３ａの平均間隔が４５ｎｍ以上１４０ｎｍ以下である」ことに対応した評価結果を示したものであると理解される。
　しかしながら，図４には，「前記第２のIII族窒化物層と前記少なくとも１つの第３のIII族窒化物層との界面の表面粗さ」と表示された項目は存在しない。
　他方，図４に記載された前記「平均粗さ」の，４ないし１２ｎｍという数値範囲は，引用文献１の請求項６に記載された「前記第２のIII族窒化物層と前記少なくとも１つの第３のIII族窒化物層との界面の表面粗さ」で特定される「４ｎｍ以上１２ｎｍ以下」という数値範囲と整合するものである。
　さらに，引例１の図４には，前記「平均粗さ」が，それぞれ，８ｎｍ，及び，４ｎｍである，材料名「ａ−２」及び「ａ−３」の機能層の評価結果である「全転位密度」が，それぞれ，５．０×１０９個／ｃｍ２，及び，５．５×１０９個／ｃｍ２であることが記載されており，これらの評価結果は，前記「平均粗さ」が，１２ｎｍである，材料名「ａ−１」及び「ａ−４」の機能層の評価結果である「全転位密度」の，５．７×１０９個／ｃｍ２，及び，５．６×１０９個／ｃｍ２である値よりも好ましい結果であるといえるから，当該図４の結果は，引例１の前記「中間層４は，好ましくは，・・・１０ｎｍ以下の表面粗さを有するように形成される」との記載にも整合する。
　そうすると，図４に記載された，４ないし１２ｎｍである「平均粗さ」は，引用文献１に記載された発明に係る「半導体素子用エピタキシャル基板」の「前記第２のIII族窒化物層と前記少なくとも１つの第３のIII族窒化物層との界面の表面粗さ」に対応した評価結果を示したものであると理解することが自然といえる。
　
　カ　すなわち，引用文献１の図４の「平均粗さ」は，「初期層（第１のIII族窒化物層）」の「表面の粗さ」を記載したものであるとは認められない。
　キ　そして，上記「第３　１」のとおり，引用文献１には，「［００５１］また，図３にその様子を模式的に示すように，中間層４は，好ましくは，その成長初期こそ初期層３の表面形状に沿って形成されるものの，成長が進むにつれて徐々にその表面が平坦化されていき，最終的には，１０ｎｍ以下の表面粗さを有するように形成される。なお，本実施の形態において，表面粗さは，ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。」と記載されていることから，中間層の「成長が進むにつれて徐々にその表面が平坦化され」る前の表面形状にあたる「初期層３の表面形状」は，中間層の「成長が進むにつれて徐々にその表面が平坦化され」た後の，最終的な表面粗さである「１０ｎｍ以下の表面粗さ」よりも，相当に大きい値であると理解される。
　ク　しかも，引用文献１の「［００５０］初期層３と中間層４との界面Ｉ１が三次元的凹凸面として形成されていることにより，初期層３で発生した転位ｄのほとんどは，図３に示すように，初期層３から中間層４へと伝播する（貫通する）際に，界面Ｉ１で屈曲される。より具体的には，界面Ｉ１のうち下地基板１に略平行な箇所を伝播する転位ｄ（ｄ０）については中間層４の上方にまで達しうるが，界面Ｉ１のうち下地基板１に対して傾斜している箇所を伝播する転位ｄ（ｄ１）は，中間層４の内部において合体消失する。結果として，初期層３を起点とする転位のうち，中間層４を貫通する転位はごく一部となる。」との記載に照らして，引用発明１−ａにおける「初期層３と中間層４との界面Ｉ１が三次元的凹凸面」の表面の粗さの大きさには，技術的な意義が認められることから，「初期層３と中間層４との界面Ｉ１が三次元的凹凸面」の表面粗さが１０ｎｍを相当程度超えるものと理解される引用発明１−ａにおいて，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする」ような構成とすることは，当業者が適宜なし得た事項とはいえない。
　さらに，引用文献１ないし３の記載を参酌しても，引用発明１−ａにおいて，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下」とする動機を見いだすこともできない。
　ケ　そして，本願発明１は，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」と「ＧａＮ層のＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」とによって，本願明細書に記載された所定の効果を奏するものと認められる。
　
　コ　したがって，引用発明１−ａにおいて，相違点１について本願発明１の構成を採用することは，引用文献１ないし３に記載された技術的事項からは，当業者が容易になし得たこととは認められない。
　したがって，他の相違点については判断をするまでもなく，本願発明１は，当業者であっても引用発明１−ａ，及び引用文献１ないし３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
　２　本願発明２について
（１）対比
　本願発明２と引用発明１−ｂとを対比すると，次のことがいえる。
　引用発明１−ｂの「『（１１１）面の単結晶シリコンウェハーであ』る『下地基板』」，「『ＡｌＮからなる層であ』る『初期層（第１のIII族窒化物層）』」，「『初期層の上に形成された，ＩｎxxＡｌyyＧａzzＮ（ｘｘ＋ｙｙ＋ｚｚ＝１，０≦ｘｘ＜１，０≦ｙｙ＜１，０＜ｚｚ≦１），好ましくは，ＡｌyyＧａzzＮ（ｙｙ＋ｚｚ＝１，０≦ｙｙ＜１，０＜ｚｚ≦１）なる組成のIII族窒化物からなる層であ』る『中間層』」，「障壁層」及び「ＨＥＭＴ素子」は，それぞれ，本願発明２の「Ｓｉ系基板」，「ＡｌＮ初期層」，「ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層」，「バリア層」及び「電子デバイス」に相当する。
　したがって，本願発明２と引用発明１−ｂとの間には，次の一致点，相違点があるといえる。
（一致点）
「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程と，
　前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程と，
　前記バッファ層上にチャネル層をエピタキシャル成長させる工程と，
　前記チャネル層上にバリア層をエピタキシャル成長させる工程と，
　電極を形成する工程と
を有する電子デバイスの製造方法。」
（相違点）
（相違点３）「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程」及び「ＡｌＮ初期層上にＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程」が，本願発明２では，それぞれ，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」及び「ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」であるのに対し，引用発明１−ｂでは，このような構成を特定していない点。
（相違点４）本願発明２が，「バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し，引用発明１−ｂは，このような構成を備えていない点。
（２）相違点についての判断
　相違点３は，相違点１と同じであるから，上記相違点１についてと同じ理由により，本願発明２は，当業者であっても引用発明１−ｂ，引用文献１ないし３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
・引用文献２を主引例とした検討
　１　本願発明１について
（１）対比
　本願発明１と引用発明２−ａとを対比すると，次のことがいえる。
　引用発明２−ａの「Ｓｉ（１１１）基板」，「『ＡｌＮ層等のＡｌＮ系化合物半導体層であ』る『応力緩和層』」，「『応力緩和層上に』形成される『前記ＡｌＧａＮ層１３ａの組成はＡｌxＧａ1-xＮ（０＜ｘ≦１）で表わされ，ＡｌＧａＮ層１３ｂの組成はＡｌyＧａ1-yＮ（０≦ｙ≦１）で表わされ，ＡｌＧａＮ層１３ｃの組成はＡｌzＧａ1-zＮ（０≦ｚ＜１）で表わされ，ｘ，ｙ，ｚの間には，「ｘ＞ｙ＞ｚ」の関係が成り立つものである』『ＡｌＧａＮ層１３ａ，ＡｌＧａＮ層１３ｂ，及びＡｌＧａＮ層１３ｃを含むバッファ層１３』」，及び「ＧａＮ系ＨＥＭＴ（化合物半導体装置）」は，それぞれ，本願発明１の「Ｓｉ系基板」，「ＡｌＮ初期層」，「ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層」，及び「電子デバイス」に相当する。
　したがって，本願発明１と引用発明２−ａとの間には，次の一致点，相違点があるといえる。
（一致点）
「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程と，
　前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程と，
を有する電子デバイス用エピタキシャル基板の製造方法。」
（相違点）
（相違点５）「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程」及び「ＡｌＮ初期層上にＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程」が，本願発明１では，それぞれ，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」及び「ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」であるのに対し，引用発明２−ａでは，このような構成を特定していない点。
（相違点６）本願発明１が，「前記バッファ層上にチャネル層をエピタキシャル成長させる工程」，「前記チャネル層上にバリア層をエピタキシャル成長させる工程」，及び「前記バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し，引用発明２−ａは，このような構成を備えていない点。
（２）相違点についての判断
　上記相違点５について検討する。
　ア　引用発明２−ａは，「応力緩和層の上面に，深さが５ｎｍ以上の窪みを２×１０10ｃｍ-2以上の個数密度で形成する工程」を有するものであるが，表面の粗さＳａの値は，その定義上，窪みの深さと個数密度からは，一義的に導き出すことはできず，当該窪みの形状（スパイク状の窪み，お椀状の窪み等の形状），窪みの深さのばらつき等の条件によって異なる値を有することが明らかである。
　そして，引用文献２には，前記窪みの形状，及び，深さのばらつきの程度等について特段の記載がなく，また，引用文献１，引用文献３の記載，及び技術常識を参酌しても，引用文献２に，応力緩和層の上面における表面の粗さＳａが４ｎｍ以上８ｎｍ以下の範囲に含まれる構成が記載されていると認めることはできない。
　さらに，引用文献２の「【００２０】なお，個数密度の計数の対象とする窪みを深さが５ｎｍ以上の窪み２ａとしているのは，深さが５ｎｍ未満の窪みの周辺にはほとんど圧縮応力が生じず，引張応力の緩和にほとんど寄与しないからである。また，このような窪み２ａの個数密度を２×１０10ｃｍ-2以上としているのは，個数密度が２×１０10ｃｍ-2未満であると，圧縮応力が不足して十分に引張応力を緩和することが困難だからである。また，後述するが，本願発明者が行った実験の結果を考慮すると，深さが６ｎｍ以上の窪み２ａが２×１０10ｃｍ-2以上の個数密度で形成されていることが好ましく，深さが７ｎｍ以上の窪みが８×１０9ｃｍ-2以上の個数密度で形成されていることがより好ましく，深さが１５ｎｍ以上の窪みが９×１０9ｃｍ-2以上の個数密度で形成されていることが更に一層好ましい。また，窪みの深さが決まれば，それに応じて窪みの直径もほぼ決まるが，本願発明者が行った実験の結果を考慮すると，深さが５ｎｍ以上の窪みの直径は３０ｎｍ以上であることが好ましく，８０ｎｍ以上であることがより好ましい。窪みの直径の上限は，上記の個数密度が確保できれば特に限定されない。なお，窪みが直径に対して深すぎる場合には，その上に形成するバッファ層によって窪みを埋めきれない可能性がある。また，バッファ層の結晶性が乱れる可能性もある。このため，窪みの深さは５０ｎｍ以下であることが好ましい。」との記載からは，応力緩和層の上面の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする動機も見いだすこともできない。
　しかも，引用発明２−ａは，「前記電子走行層の上面を平坦にできれば，バッファ層として，前記窪みに倣う窪みが上面に存在するものを形成してもよく，前記窪みに倣う窪みが上面に存在せず平坦なものを形成してもよい」ものであることに照らして，ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層の当該ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする動機を見いだすこともできない。
　
　イ　そして，本願発明１は，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」と「ＧａＮ層のＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」とによって，本願明細書に記載された所定の効果を奏するものと認められる。
　
　ウ　したがって，引用発明２−ａにおいて，相違点５について本願発明１の構成を採用することは，引用文献１ないし３に記載された技術的事項からは，当業者が容易になし得たこととは認められない。
　したがって，他の相違点については判断をするまでもなく，本願発明１は，当業者であっても引用発明２−ａ，及び引用文献１ないし３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
　２　本願発明２について
（１）対比
　本願発明２と引用発明２−ｂとを対比すると，次のことがいえる。
　引用発明２−ｂの「Ｓｉ（１１１）基板」，「『ＡｌＮ層等のＡｌＮ系化合物半導体層であ』る『応力緩和層』」，「『応力緩和層上に』形成される『前記ＡｌＧａＮ層１３ａの組成はＡｌxＧａ1-xＮ（０＜ｘ≦１）で表わされ，ＡｌＧａＮ層１３ｂの組成はＡｌyＧａ1-yＮ（０≦ｙ≦１）で表わされ，ＡｌＧａＮ層１３ｃの組成はＡｌzＧａ1-zＮ（０≦ｚ＜１）で表わされ，ｘ，ｙ，ｚの間には，「ｘ＞ｙ＞ｚ」の関係が成り立つものである』『ＡｌＧａＮ層１３ａ，ＡｌＧａＮ層１３ｂ，及びＡｌＧａＮ層１３ｃを含むバッファ層１３』」，及び「ＧａＮ系ＨＥＭＴ（化合物半導体装置）」は，それぞれ，本願発明２の「Ｓｉ系基板」，「ＡｌＮ初期層」，「ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層」，及び「電子デバイス」に相当する。
　したがって，本願発明２と引用発明２−ｂとの間には，次の一致点，相違点があるといえる。
（一致点）
「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程と，
　前記ＡｌＮ初期層上に前記ＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程と，
　電極を形成する工程と
を有する電子デバイスの製造方法。」
（相違点）
（相違点７）「Ｓｉ系基板上にＡｌＮ初期層をエピタキシャル成長させる工程」及び「ＡｌＮ初期層上にＡｌＮ初期層に接しているＧａＮ層を含むバッファ層をエピタキシャル成長させる工程」が，本願発明２では，それぞれ，「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」及び「ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」であるのに対し，引用発明２−ｂでは，このような構成を特定していない点。
（相違点８）本願発明２が，「前記バッファ層上にチャネル層をエピタキシャル成長させる工程」，「前記チャネル層上にバリア層をエピタキシャル成長させる工程」，及び「前記バリア層上にキャップ層をエピタキシャル成長させる工程」という構成を備えるのに対し，引用発明２−ｂは，このような構成を備えていない点。
（２）相違点についての判断
　相違点７は，相違点５と同じであるから，上記相違点５についてと同じ理由により，本願発明２は，当業者であっても引用発明２−ｂ，及び引用文献１ないし３に記載された技術的事項に基づいて容易に発明できたものであるとはいえない。
第５　原査定の概要及び原査定についての判断
　原査定は，請求項１−６について上記引用文献１ないし３に基づいて，当業者が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができないというものである。
　しかしながら，平成２９年１０月３日付け手続補正書により補正された請求項１，２は，それぞれ「ＡｌＮ初期層の表面の粗さＳａを４ｎｍ以上８ｎｍ以下とする工程」及び「ＧａＮ層の前記ＡｌＮ初期層と反対側の表面の粗さＳａを０．６ｎｍ以下とする工程」を含むものとなっており，上記のとおり，本願発明１，２は，上記引用文献１ないし３に記載された発明に基づいて，当業者が容易に発明できたものではない。したがって，原査定を維持することはできない。
第６　当審拒絶理由について
　１　特許法第３６条第６項第１号について
（１）当審では，「本願の発明の詳細な説明に，バッファ層形成前のＡｌＮ初期層のＳａ等が記載されていることで，バッファ層形成後のＡｌＮ初期層のＳａ等が記載されていると認めることもできない。以上から，本願の発明の詳細な説明に，本願の請求項１に記載された発明が記載されているとは認められない。また，請求項１を引用する請求項２ないし４についても同様である。」との拒絶の理由を通知しているが，平成２９年１０月３日付けの補正において，補正前の請求項１ないし４が削除された結果，この拒絶の理由は解消した。
（２）当審では，「請求項６に記載された発明は，各層を形成する方法を特定しない。したがって，請求項６に記載された発明は，各層を，例えば，貼り合わせ等によって形成する発明を含む。一方，発明の詳細な説明には，各層を形成する工程が，エピタキシャル成長である発明が記載されているだけである。そして，発明の詳細な説明に記載された発明が，各層を，例えば，貼り合わせ等によって形成する発明にまで拡張ないし一般化され，縦方向リーク電流を抑制するという効果を奏するとまでは，出願時の技術常識を考慮しても認められない。したがって，本願の発明の詳細な説明に，本願の請求項６に記載された発明が記載されているとは認められない。」との拒絶の理由を通知しているが，平成２９年１０月３日付けの補正において，補正後の請求項１，２が，各工程における層の形成を，エピタキシャル成長させることによって行うことが明確となるように補正された結果，この拒絶の理由は解消した。
　２　特許法第３６条第６項第２号について
　当審では，「請求項５の『・・・電子デバイス用エピタキシャル基板の製造方法。』の記載からは，請求項５に係る発明を明確に把握することができない。すなわち，請求項５の『エピタキシャル』によって，どのような技術的事項を特定しようとしているのか明確でない。（請求項５の『エピタキシャル』が，本願の発明の詳細な説明の【００３３】−【００３５】等において説明されている，本願発明の各工程における層の形成を，『エピタキシャル成長させる』ことによって行うことを特定しようとするものである場合には，そのことが明確となるように補正されたい。）」との拒絶の理由を通知しているが，平成２９年１０月３日付けの補正において，補正後の請求項１，２が，各工程における層の形成を，エピタキシャル成長させることによって行うことが明確となるように補正された結果，この拒絶の理由は解消した。
第７　むすび
　以上のとおり，本願発明１，２は，当業者が引用発明１−ａないし２−ｂ，及び引用文献１ないし３に記載された技術的事項に基づいて容易に発明をすることができたものではない。
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。