(57)【要約】  半導体デバイスを製造するための方法であり、半導体デバイスは、複数のエピタキシャル層を基板上に有する。複数のエピタキシャル層は、光を生成することのできる活性領域を含む。本方法は、少なくとも１つの第１のオーミック接触層をエピタキシャル層の前面に付加するステップを備え、第１のオーミック接触層は、また、反射器の役割をなす。そして、基板が、エピタキシャル層の裏面から除去される。そして、裏面が、テクスチャー処理される。【選択図】  図８
2007535804.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製造するための方法であり、前記半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）少なくとも１つの第１のオーミック接触層をエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｂ）エピタキシャル層の裏面から基板を除去するステップと、
（ｃ）裏面をテクスチャー処理するステップと、
を備える方法。
【請求項２】
基板が除去される前に、熱伝導性の金属からなる比較的に厚い層が、反射器層上に電気メッキされる、請求項１に記載の方法。
【請求項３】
基板が除去される前に、熱伝導性の金属からなる種層が、オーミック接触層に付加され、熱伝導性の金属からなる比較的に厚い層が、種層上に電気メッキされる、請求項１または２に記載の方法。
【請求項４】
種層を付加する前に、前面が、コーティングされ、コーティングが、接着層および積み重ねられた複数の層の１つ以上である、請求項３に記載の方法。
【請求項５】
電気メッキするステップの前に、パターン化された層が、種層に付加され、電気メッキの比較的に厚い層が、パターン間に存在する、請求項３または４に記載の方法。
【請求項６】
パターン化された層が、フォトレジストパターンを備える、請求項５に記載の方法。
【請求項７】
電気メッキするステップの前に、種層がパターン化され、電気メッキの比較的に厚い層が、パターン間に存在する、請求項３または４に記載の方法。
【請求項８】
種層上のパターンが、フォトレジストパターンを備える、請求項７に記載の方法。
【請求項９】
パターンが、３〜５００マイクロメーターの範囲にある高さを有する、請求項５〜８のいずれか一項に記載の方法。
【請求項１０】
パターンが、３〜５００マイクロメーターの範囲にある厚さを有する、請求項５〜９のいずれか一項に記載の方法。
【請求項１１】
パターンが、２００〜２，０００ミクロンの範囲にある間隔を有する、請求項５〜１０のいずれか一項に記載の方法。
【請求項１２】
種層が、パターン化されずに電気メッキされ、その後に、パターン化が実行される、請求項３〜６のいずれか一項に記載の方法。
【請求項１３】
パターン化が、フォトレジストパターン化およびその後のウェットエッチングによってなされる、請求項１２に記載の方法。
【請求項１４】
パターン化が、比較的に厚い層をレーザービームマイクロマシニングすることによってなされる、請求項１２に記載の方法。
【請求項１５】
基板を除去する前に、接着を向上させるために、アニーリングが実行される、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
比較的に厚い層が、フォトレジストの高さよりも高くない高さを有する、請求項２〜１５のいずれか一項に記載の方法。
【請求項１７】
熱伝導性の金属からなる比較的に厚い層が、フォトレジストよりも高い高さにまで電気メッキされ、その後に、シンニングされる、請求項２〜１６のいずれか一項に記載の方法。
【請求項１８】
シンニングが、ポリシングまたはウェットエッチングによってなされる、請求項１７に記載の方法。
【請求項１９】
テクスチャー処理するステップ（ｃ）が、
（ａ）裏面をパターン化し、そして、エッチングするステップと、
（ｂ）フォトリソグラフィーを実行し、それに続いて、裏面上に層を堆積し、そして、リフトオフするステップと、
（ｃ）薄い金属の膜を裏面上に堆積し、そして、金属を急速に熱アニーリングし、テクスチャー処理のためのエッチングマスクとして使用される金属滴のクラスターを形成するステップと、
からなるグループから選択される少なくとも１つの方法によってなされる、請求項１〜１８のいずれか一項に記載の方法。
【請求項２０】
エッチングするステップが、ドライエッチング、ウェットエッチング、光化学的エッチング、およびレーザーエッチングからなるグループから選択される１つ以上の方法によってなされる、請求項１９に記載の方法。
【請求項２１】
テクスチャー処理が、変更されることの可能な形状および寸法を有する、請求項１〜２０までのいずれかに記載の方法。
【請求項２２】
ステップ（ｂ）において基板を除去した後に、裏面がエッチングされ、そして、裏面が、テクスチャー処理される、請求項１〜２１のいずれか一項に記載の方法。
【請求項２３】
ステップ（ｂ）において基板が除去された後に、少なくとも１つの層が、裏面に付加され、その少なくとも１つの層が、テクスチャー処理される、請求項１〜２３のいずれか一項に記載の方法。
【請求項２４】
第２のオーミック接触層を裏面上に形成する付加的なステップを含み、第２のオーミック接触層が、不透明なもの、透明なもの、および半透明なものからなるグループから選択され、付加的なステップが、ステップ（ｃ）の後、およびステップ（ｂ）とステップ（ｃ）との間のいずれか１つにおいて実行される、請求項１〜２３のいずれか一項に記載の方法。
【請求項２５】
第２のオーミック接触層が、何も加工がなされていないか、またはパターン化されているかのいずれかである、請求項２４に記載の方法。
【請求項２６】
ボンディングパッドが、第２のオーミック接触層上に形成される、請求項２４または２５に記載の方法。
【請求項２７】
比較的に厚い層が、付加された後に、オーミック接触層の形成およびそれに続くプロセスステップが実行され、前記それに続くプロセスステップが、ワイヤボンディングパッドを堆積する工程を含む、請求項２〜２３のいずれか一項に記載の方法。
【請求項２８】
第２のオーミック接触層が堆積される前に、露出した第２の表面が、洗浄され、かつ、エッチングされる、請求項２４〜２６のいずれか一項に記載の方法。
【請求項２９】
第２のオーミック接触層が、裏面の領域全体を被覆しない、請求項２４〜２８のいずれか一項に記載の方法。
【請求項３０】
第２のオーミック接触層が、裏面の大部分を被覆する場合、ステップ（ｃ）が、第２のオーミック接触層に直接に実行され、第２のオーミック接触層が、テクスチャー処理された表面である、請求項２４〜２８のいずれか一項に記載の方法。
【請求項３１】
個々のデバイスに分離するステップを含む、請求項２４〜３０のいずれか一項に記載の方法。
【請求項３２】
半導体デバイスが、ラッピング、ポリシング、およびダイシングからなるグループから選択される１つ以上を伴うことなく製造される、請求項１〜３１のいずれか一項に記載の方法。
【請求項３３】
少なくとも１つの第１のオーミック接触層が、エピタキシャル層のｐ型層上に存在する、請求項１〜３２のいずれか一項に記載の方法。
【請求項３４】
第２のオーミック接触層が、エピタキシャル層のｎ型層上に形成される、請求項３１に記載の方法。
【請求項３５】
ステップ（ｃ）の後に、誘電体膜が、エピタキシャル層上に堆積され、孔が、誘電体膜および第２のオーミック接触層に空けられ、ボンディングパッドが、エピタキシャル層上に堆積される、請求項１〜２３のいずれか一項に記載の方法。
【請求項３６】
ステップ（ｃ）の後に、熱伝導性の金属をエピタキシャル層上に電気メッキするステップが実行される、請求項１〜２３のいずれか一項に記載の方法。
【請求項３７】
熱伝導性の金属が、銅からなり、エピタキシャル層が、複数のＧａＮ関連層からなる、請求項３３〜３６のいずれか一項に記載の方法。
【請求項３８】
ステップ（ｃ）が、裏面の代わりに、堆積された１つ以上の誘電体膜において実行される、請求項３５に記載の方法。
【請求項３９】
半導体デバイスを製造するための方法であり、半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）複数のエピタキシャル層を基板上に堆積する前に、基板をパターン化するステップと、
（ｂ）少なくとも１つの第１のオーミック接触層を複数のエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｃ）基板をエピタキシャル層の裏面から除去するステップであり、その結果として、基板を除去した後には、裏面が、すでにパターン化されている、前記除去するステップと、
を備える方法。
【請求項４０】
基板を除去した後に、それに続く裏面をテクスチャー処理するステップが、必要とされない、請求項３９に記載の方法。
【請求項４１】
半導体デバイスを製造するための方法であり、半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）複数のエピタキシャル層の堆積中に、活性領域の下にある複数のエピタキシャル層をパターン化するステップと、
（ｂ）少なくとも１つの第１のオーミック接触層を複数のエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｃ）基板を除去するステップと、
を備える方法。
【請求項４２】
半導体デバイスを製造するための方法であり、半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）少なくとも１つの第１のオーミック接触層をエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｂ）基板をエピタキシャル層の裏面から除去するステップと、
（ｃ）誘電体膜をエピタキシャル層上に堆積するステップと、
（ｄ）誘電体膜をテクスチャー処理するステップと、
を備える方法。
【請求項４３】
エピタキシャル層と、エピタキシャル層の前面上に存在しかつ反射面を提供する第１のオーミック接触層と、エピタキシャル層の裏面上に存在する第２のオーミック接触層とを備える半導体デバイスであって、裏面が、テクスチャー処理された表面である、半導体デバイス。
【請求項４４】
熱伝導性の金属からなる比較的に厚い層を第１のオーミック接触層上にさらに備え、接着層が、第１のオーミック接触層と比較的に厚い層との間において、第１のオーミック接触層上に存在する、請求項４３に記載の半導体デバイス。
【請求項４５】
接着層に付加された熱伝導性の金属からなる種層が存在する、請求項４４に記載の半導体デバイス。
【請求項４６】
比較的に厚い層が、少なくとも２０マイクロメーターの厚さである、請求項４３〜４５のいずれか一項に記載の半導体デバイス。
【請求項４７】
第２のオーミック接触層が、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である、請求項４３〜４６のいずれか一項に記載の半導体デバイス。
【請求項４８】
第２のオーミック接触層が、不透明なもの、透明なもの、および半透明なものからなるグループから選択される、請求項４３〜４７のいずれか一項に記載の半導体デバイス。
【請求項４９】
第２のオーミック層が、ボンディングパッドを含む、請求項４３〜４８のいずれか一項に記載の半導体デバイス。
【請求項５０】
熱伝導性の金属が銅であり、エピタキシャル層が、複数のＧａＮ関連エピタキシャル層からなる、請求項４３〜４９のいずれか一項に記載の半導体デバイス。
【請求項５１】
半導体デバイスが、発光デバイスおよびトランジスタデバイスからなるグループから選択される、請求項４３〜５０のいずれか一項に記載の半導体デバイス。
【請求項５２】
第２のオーミック接触層が、何も加工がなされていないものおよびパターン化されたものからなるグループから選択される、請求項４３〜５１のいずれか一項に記載の半導体デバイス。
【請求項５３】
請求項１〜４２のいずれか一項に記載の方法によって製造された半導体デバイス。
【発明の詳細な説明】
【発明の分野】
【０００１】
本発明は、半導体デバイスの製造に関し、より詳細には、限定はしないが、改善された光出力を得るための表面テクスチャー処理を備える半導体発光ダイオード（ＬＥＤ）の製造に関する。
【定義】
【０００２】
本明細書の全体を通して、光電子デバイスには、発光ダイオード（「ＬＥＤ」）およびレーザーダイオードが含まれる。
【０００３】
本明細書の全体を通して、例えば、ＧａＮＬＥＤのようなＧａＮデバイスは、限定はしないが、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＧａＩｎＮ、などを含むＧａＮ関連材料から製造されたすべての半導体デバイスへの言及を含むものと考えられるべきである。
【発明の背景】
【０００４】
現在の半導体デバイスの大部分は、シリコン（Ｓｉ）、ガリウムヒ素（ＧａＡｓ）、およびリン化インジウム（ＩｎＰ）に基づいた半導体材料から製造される。このような電子デバイスおよび光電子デバイスを比較すれば、ＧａＮデバイスは、多くの利点を有する。ＧａＮが有する主たる本質的な利点が、表１にまとめられている。
【表１】
2007535804.tif 000003
【０００５】
表１から、ＧａＮは、与えられた半導体の中で最も大きなバンドギャップ（３．４ｅＶ）を有することがわかる。そのために、ＧａＮは、ワイドバンドギャップ半導体と呼ばれている。その結果として、ＧａＮから製造された電子デバイスは、ＳｉおよびＧａＡｓおよびＩｎＰデバイスよりもきわめて大きな電力で動作する。緑、青、および紫外線（ＵＶ）および白の光を放射するダイオード（ＬＥＤ）は、ＧａＮウェーハから製造されることが可能である。
【０００６】
半導体レーザーの場合、ＧａＮレーザーは、比較的に短い波長を有する。このようなレーザーが、光学的データ記憶装置に使用されると、より短い波長は、より大きな容量をもたらす可能性がある。ＧａＡｓレーザーは、約６７０ＭＢ／ディスクの容量を備えるＣＤ−ＲＯＭの製造に使用される。ＡｌＧａＩｎＰレーザー（同様に、ＧａＡｓに基づいた）は、約４．７ＧＢ／ディスクの容量を備える最新のＤＶＤプレイヤーに使用される。次世代ＤＶＤプレイヤーにおけるＧａＮレーザーは、２６ＧＢ／ディスクの容量を有する可能性がある。
【０００７】
ＧａＮデバイスは、ＧａＮウェーハから製造され、そのＧａＮウェーハは、典型的には、サファイア基板上に堆積された複数のＧａＮ関連エピタキシャル層である。サファイア基板は、通常、直径が２インチであり、エピタキシャル層のための成長テンプレートの役割をなす。ＧａＮ関連材料（エピタキシャル膜）とサファイアとの格子不整合のために、欠陥が、エピタキシャル層内に生成される。このような欠陥は、ＧａＮレーザーおよびＧａＮトランジスタに深刻な問題を発生させ、そして、それほどではないにせよ、ＧａＮＬＥＤにも問題を発生させる。
【０００８】
エピタキシャルウェーハを成長させる２つの主たる方法が存在し、分子線エピタキシャル成長法（ＭＢＥ）、および有機金属気相成長法（ＭＯＣＶＤ）である。これらの両方は、広く使用されている。
【０００９】
一般的なＬＥＤ製造プロセスは、通常、フォトリソグラフィー、エッチング、誘電体膜の堆積、メタライゼーション、ボンディングパッドの形成、ウェーハの検査／試験、ウェーハシンニング、ウェーハダイシング、パッケージへのチップボンディング、ワイヤボンディング、および信頼性試験からなる主たるステップを含む。
【００１０】
ＬＥＤを製造するプロセスが、ウェーハの全体的な規模で完了すると、ウェーハを個々のＬＥＤチップまたはダイスに分割しなければならない。サファイア基板上で成長させたＧａＮウェーハの場合、サファイアはきわめて硬いので、この「ダイシング」処理は、大きな問題である。サファイアは、最初に、約４００ミクロンから約１００ミクロンまでの範囲に均一にシンニングされなければならない。そして、シンニングされたウェーハは、ダイヤモンドスクライバーによってダイシングされ、ダイヤモンドソーによって切断され、あるいは、レーザーで溝を刻まれた後にダイヤモンドスクライバーによってスクライブされる。サファイアのスクライブは、紫外線（「ＵＶ」）レーザーを使用することによってなされてもよいが、レーザーが絶対にＧａＮデバイスを傷つけることのないように注意しなければならない。このようなプロセスは、スループットを制限し、歩留まりの問題を発生させ、かつ、高価なダイヤモンドスクライバー／ソーを浪費する。
【００１１】
サファイア基板上で成長させた既知のＬＥＤチップは、チップの上面に２つのワイヤボンディングを必要とする。これは、サファイアが電気的絶縁体であり１００ミクロンの厚さを介しての電流伝導が不可能なために、必要なものである。それぞれのワイヤボンディングパッドは、ウェーハ面積の約１０〜１５％を占めるので、第２のワイヤボンディングは、導電性の基板上で成長させた単一ワイヤボンディングＬＥＤと比較すれば、ウェーハ１枚当たりのチップ数を約１０〜１５％だけ減少させる。ほぼすべての非ＧａＮＬＥＤは、導電性の基板上において成長させられ、１つのワイヤボンディングを使用する。パッケージング会社にとって、２ワイヤボンディングは、パッケージング歩留まりを減少させ、１ワイヤボンディングプロセスの変更を必要とし、チップの有効面積を減少させ、ワイヤボンディングプロセスを複雑化する。
【００１２】
サファイアは、良好な熱導体ではない。例えば、３００Ｋ（室温）におけるそれの熱伝導率は、４０Ｗ／Ｋｍである。これは、３８０Ｗ／Ｋｍである銅の熱伝導率よりもきわめて小さい。ＬＥＤチップが、サファイア界面においてそれのパッケージにボンディングされる場合、デバイスの活性領域において発生する熱は、３〜４ミクロンのＧａＮおよび１００ミクロンのサファイアを通って流れ、パッケージ／ヒートシンクまで到達しなければならない。サファイア上に形成されたＧａＮＬＥＤの場合、光が生成される活性領域は、サファイア基板からの距離が約３〜４ミクロンである。その結果として、チップは、熱くなり、性能および信頼性の両方に悪影響を及ぼす。
【００１３】
一般的には、ＧａＮＬＥＤの外部量子効率は、内部量子効率よりも小さい。より多くの光を抽出するために、チップ上に特別の処理がなされなければ、外部量子効率は、数％になり、内部量子効率は、９９％程度になることがある（Ｉ．Ｓｃｈｎｉｔｚｅｒ  ａｎｄ  Ｅ．Ｙａｂｌｏｎｏｖｉｔｃｈ，Ｃ．Ｃａｎｅａｕ，Ｔ．Ｊ．Ｇｍｉｔｔｅｒ，ａｎｄ  Ａ．Ｓｃｈｅｒｅ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌｕｍｅ  ６３，ｐａｇｅ２１７４，１８  Ｏｃｔｏｂｅｒ  １９９３）。２つの量子効率間のこの大きな相違は、同様に、その他のＬＥＤにもあてはまる。これの原因は、ＬＥＤの活性領域において生成された光の半導体−空気界面において発生する全反射によって制限されるほとんどの一般的なＬＥＤの光抽出効率によるものである。これは、半導体と空気との間の屈折率の大きな差によるものである。
【００１４】
ＧａＮデバイスの場合、活性領域において生成された光が脱出できるのを可能にする臨界角は、約２３°である。ＬＥＤの活性領域から光の放射は、方向的に等方性であり、かつ、光は、チップ壁（多くの場合、ＬＥＤチップの前面）への入射角が臨界角よりも小さい場合にのみチップから脱出することができるので、ＬＥＤの活性領域において生成された光のほんの一部しか周囲環境（例えば、空気）へ脱出することができない。脱出する光は、一般的には、コーン状の光となる。図１（正確な縮尺率ではない）は、この脱出コーンの概念を示す。このように、一般的なＬＥＤの場合、外部量子効率は、数％に制限される。
【００１５】
表面テクスチャー処理は、光抽出効率を相当に増大させることができることが既知であり（例えば、Ｉ．Ｓｃｈｎｉｔｚｅｒ  ａｎｄ  Ｅ．Ｙａｂｌｏｎｏｖｉｔｃｈ，Ｃ．Ｃａｎｅａｕ，Ｔ．Ｊ．Ｇｍｉｔｔｅｒ，ａｎｄ  Ａ．Ｓｃｈｅｒｅ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，Ｖｏｌｕｍｅ  ６３，ｐａｇｅ２１７４，１８  Ｏｃｔｏｂｅｒ  １９９３）、それは、例えば、ＡｌＧａＩｎＰベースＬＥＤのようなＬＥＤの製造に使用されてきた。ＬＥＤからの光抽出効率を増大させるために、ＬＥＤ内において生成された光子が脱出コーンを見つけ出す複数の機会を得ること、あるいは、Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ，Ｖｏｌｕｍｅ  ９３，ｐａｇｅ  ９３８３，２００３からの図面である図２の図面に示されるように、生成された光が新しい脱出コーンとなるように表面を変更することはきわめて重要なことである。
【００１６】
微細粗面処理されたρ−ＧａＮ表面（すなわち、通常の上面または前面）を使用することによってＩｎＧａＮベースＬＥＤの光出力を改善することが提案されており、金属クラスターが、ウェットエッチングマスクとして使用される（Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  ９３，ｐａｇｅ  ９３８３，２００３）。微細粗面処理された表面を備えるＬＥＤ構造の光出力効率は、一般的なＬＥＤ構造と比較すれば、相当に増加した。微細粗面処理されたρ−ＧａＮ上面を備えるＬＥＤの場合、ＬＥＤの微細粗面処理された上面からの表面散乱によって光子の角度ランダム化を達成することができる。したがって、微細粗面処理された表面構造は、光子がＬＥＤの外に脱出する確率を改善することができ、その結果として、ＬＥＤの光出力パワーが、増大する。
【００１７】
しかしながら、表面テクスチャー処理の技術は、ＬＥＤの前面に使用されるだけであった。この技術は、とりわけ、活性層上にある層がきわめて薄く（約３００ｎｍ）、かつ、ＧａＮのエッチングが難しいＧａＮＬＥＤの場合、デバイス製造における難点を有する。表面をテクスチャー処理するために、多くの場合、数百ナノメーターの深さを有するパターンが、ドライエッチングまたはウェットエッチングによって表面上に生成される。これは、活性領域を傷つける可能性があり、それによって、デバイスの性能を相当に低下させるという大きな危険性を有する。
【発明の概要】
【００１８】
好ましい形態によれば、半導体デバイスを製造するための方法が提供され、半導体デバイスは、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層は、光を生成することのできる活性領域を含み、本方法は、
（ａ）少なくとも１つの第１のオーミック接触層をエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層は、また、反射器の役割をなす、上記付加するステップと、
（ｂ）エピタキシャル層の裏面から基板を除去するステップと、
（ｃ）裏面をテクスチャー処理するステップと、
を備える。
【００１９】
基板が除去される前に、熱伝導性の金属からなる種層が、オーミック接触層に付加されてもよく、熱伝導性の金属からなる比較的に厚い層が種層上に電気メッキされてもよい。種層を付加する前に、前面が接着層かまたは積み重ねられた複数の層によってコーティングされてもよい。
【００２０】
電気メッキするステップ（ｂ）の前に、種層がフォトレジストパターンによってパターン化されてもよく、電気メッキの比較的に厚い層が、フォトレジストパターン間に存在してもよい。フォトレジストパターンは、３〜５００マイクロメーターの範囲にある高さを有してもよく、３〜５００マイクロメーターの範囲にある厚さを有してもよい。フォトレジストパターンは、２００〜２，０００ミクロンの範囲にある間隔を有してもよい。
【００２１】
基板を除去する前に、接着を向上させるために、アニーリングが実行されてもよい。
【００２２】
種層は、パターン化されずに電気メッキされてもよく、その後に、パターン化が実行される。パターン化は、フォトレジストパターン化およびその後のウェットエッチングによってなされてもよく、あるいは、比較的に厚い層をレーザービームマイクロマシニングすることによってなされてもよい。
【００２３】
比較的に厚い層は、フォトレジストの高さよりも高くない高さを有してもよく、あるいは、フォトレジストの高さよりも高い高さを有してもよく、その後に、シンニングされる。シンニングは、ポリシングまたはウェットエッチングによってなされてもよい。
【００２４】
ステップ（ｃ）、すなわち、裏面をテクスチャー処理するステップは、標準的なパターン形成方法によってなされてもよい。例えば、それは、露出した裏面をパターン化し、そして、エッチングするステップによってなされてもよい。エッチングするステップは、ドライエッチング、ウェットエッチング、光化学的エッチング、レーザーエッチング、または、その他の適切な方法の１つ以上によってなされてもよい。テクスチャー処理するステップは、また、フォトリソグラフィーを実行し、それに続いて、露出した裏面上に層を堆積し、そして、リフトオフするステップによってなされてもよい。
【００２５】
Ｈｕｈら（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９３，ｐａｇｅ  ９３８３，２００３）によって教示されるように、テクスチャー処理するステップは、また、薄い金属の膜を裏面上に堆積し、そして、金属を急速に熱アニーリングし、表面テクスチャー処理のためのエッチングマスクとして使用される金属滴のクラスターを形成するステップによってなされてもよい。
【００２６】
表面テクスチャー処理の形状および寸法は、必要であれば、あるいは、望ましければ、設計および／またはプロセス方法に応じて、変更されてもよい。
【００２７】
基板を除去した後に、裏面がエッチングされてもよく（パターン化され、あるいは、パターン化されずに）、そして、その裏面が、テクスチャー処理される。
【００２８】
あるいは、表面テクスチャー処理は、基板が除去された後に裏面に付加された１つの層（または、積み重ねられた複数の層）上になされてもよい。
【００２９】
ステップ（ｃ）の後、または、ステップ（ｂ）とステップ（ｃ）との間に、第２のオーミック接触層を裏面上に形成する付加的なステップを含み、第２のオーミック接触層は、不透明なもの、透明なもの、および半透明なものからなるグループから選択される。第２のオーミック接触層は、何も加工がなされていないか、またはパターン化されているかのいずれかであってもよい。ボンディングパッドが、第２のオーミック接触層上に形成されてもよい。
【００３０】
第２のオーミック接触層が堆積される前に、露出した裏面が洗浄され、かつ、エッチングされてもよい。第２のオーミック接触層は、裏面の領域全体を被覆しなくてもよい。第２のオーミック接触層が、裏面の大部分を被覆する場合、ステップ（ｃ）が、第２のオーミック接触層に直接に実行されてもよい。このようにして、パターン化された第２のオーミック接触層は、テクスチャー処理された表面の役割をなす。
【００３１】
エピタキシャル層を基板上に堆積する前に、基板が、パターン化されてもよい。したがって、基板を除去した後には、裏面は、すでにパターン化されており、そのために、それに続いて裏面をテクスチャー処理するステップは、必要とされない。
【００３２】
また、複数のエピタキシャル層の堆積中に、活性層の下にある層をパターン化またはテクスチャー処理することも可能である。このようにして、基板が除去される前に、パターンは、すでに積層構造の中に存在しているが、テクスチャーは裏面には存在しない。このようなパターン化は、基板が除去された後に、ＬＥＤの抽出効率を改善する可能性がある。
【００３３】
第２のオーミック接触層を形成した後、半導体デバイスを検査するステップおよび個々のデバイスに分離するステップを含んでもよい。
【００３４】
半導体デバイスは、ラッピング、ポリシング、およびダイシングからなるグループから選択される１つ以上を伴うことなく製造されてもよい。
【００３５】
第１のオーミック接触層は、エピタキシャル層のｐ型層上に存在してもよく、第２のオーミック接触層は、エピタキシャル層のｎ型層上に形成されてもよい。
【００３６】
ステップ（ｃ）の後に、１つまた複数の誘電体膜が、エピタキシャル層上に堆積されてもよく、孔が、誘電体膜および第２のオーミック接触層に空けられ、ボンディングパッドが、エピタキシャル層上に堆積される。ステップ（ｃ）は、裏面の代わりに、堆積された１つまたは複数の誘電体膜に実行されてもよい。
【００３７】
ステップ（ａ）の後に、熱伝導性の金属をエピタキシャル層上に電気メッキするステップが実行されてもよい。熱伝導性の金属は、銅であってもよく、エピタキシャル層は、複数のＧａＮ関連層であってもよい。
【００３８】
さらなる形態においては、エピタキシャル層と、エピタキシャル層の前面上に存在しかつ反射面を提供する第１のオーミック接触層と、エピタキシャル層の裏面上に存在する第２のオーミック接触層とを備える半導体デバイスが提供され、裏面はテクスチャー処理された表面である。
【００３９】
熱伝導性の金属からなる比較的に厚い層が、第１のオーミック接触層上に提供されてもよく、層が第１のオーミック接触層と比較的に厚い層との間において、第１のオーミック接触層上に存在する。熱伝導性の金属からなる種層が、接着層に付加されてもよい。比較的に厚い層は、少なくとも２０マイクロメーターの厚さであってもよい。層は、１つの接着層かまたは積み重ねられた複数の層であってもよい。
【００４０】
第２のオーミック接触層は、３ナノメーターから５００ナノメーターまでの範囲にある薄い層であってもよく、また、不透明なもの、透明なもの、および半透明なものからなるグループから選択されてもよい。第２のオーミック接触層は、ボンディングパッドを含んでもよい。
【００４１】
熱伝導性の金属は、銅であってもよく、エピタキシャル層は、複数のＧａＮ関連エピタキシャル層であってもよい。
【００４２】
半導体デバイスは、発光デバイスかまたはトランジスタデバイスであってもよい。
【００４３】
第２のオーミック接触層は、何も加工がなされていないものか、またはパターン化されたものであってもよい。
【００４４】
本発明をより良く理解し、かつ、容易に実用化するために、ここで、本発明の好ましい実施形態が、限定するものではない単なる例として説明され、その説明は、添付の図面（正確な縮尺率ではない）を参照してなされる。
【好ましい実施形態の詳細な説明】
【００４５】
以下の説明に関しては、括弧で囲まれた符号は、図１２のプロセスステップを参照する。図１２は、ただ単に説明のためのものであり、商業的状況において実施される可能性があるすべてのプロセスステップは含んでおらず、プロセスの説明を簡潔にするために、本発明を十分に理解するのには必要とされないステップは、削除されている。
【００４６】
図３を参照すると、プロセスにおける第１のステップ、すなわち、ウェーハ１０のｐ型表面上へのメタライゼーションが示されている。
【００４７】
ウェーハ１０は、基板１２、およびその基板１２上に積み重ねられた複数のエピタキシャル層１４を備えるエピタキシャルウェーハである。基板１２は、例えば、サファイア、ＧａＡｓ、ＩｎＰ、Ｓｉ、などであってもよい。以下においては、サファイア基板１２上に１つ又は複数のＧａＮ層１４を有するＧａＮサンプルが、例として使用される。エピタキシャル層１４（しばしば、エピ層と呼ばれる）は、積み重ねられた複数の層であり、下部表面１６（これは、最初に、基板上に成長させられる）は、通常、ｎ型層であり、上方部分１８は、多くの場合、ｐ型層である。活性領域は、多くの場合、符号１６と符号１８との間にサンドイッチ状に挟まれ、また、多くの場合、量子井戸（ＱＷ）または多重量子井戸（ＭＱＷ）からなり、それらの量子井戸は、多くの場合、意図的にドーピングされていない。量子井戸は、通常、積み重ねられた少なくとも３つの層である。例えば、ＧａＮＬＥＤの場合、多重量子井戸は、多くの場合、ＧａＮ／ＩｎＧａＮ／ＧａＮまたはＡｌＧａＮ／ＧａＮ／ＡｌＧａＮからなる多層膜である。
【００４８】
ＧａＮ層１４の前面上には、複数の金属層を有するオーミック接触層２０が存在する。オーミック接触層２０は、また、エピタキシャル層１４との界面において、反射器またはミラーの役割をなす。したがって、エピタキシャル層１４の活性領域において生成された光は、エピタキシャル層の裏面１６へ反射され、裏面１６は、基板１２と界面をなすものである。オーミック接触層２０には、接着層２２、および例えば銅のような熱伝導性の金属からなる薄い銅種層２４（図４）が付加される（ステップ８７）。熱伝導性の金属は、好ましくは、導電性のあるものでもある。積み重ねられた接着層は、形成された後、アニーリングされてもよい。
【００４９】
オーミック接触層２０は、半導体表面上に堆積されかつアニーリングされた複数の層が積み重ねられたものであってもよい。それは、元々のウェーハの一部分でなくてもよい。ＧａＮ、ＧａＡ、およびＩｎＰデバイスの場合、エピタキシャルウェーハは、多くの場合、ｎ型半導体とｐ型半導体との間にサンドイッチ状に挟まれた活性領域を含む。ほとんどの場合、最上層は、ｐ型である。シリコンデバイスの場合、エピタキシャル層が、使用されるのではなく、ウェーハそのものが、使用されてもよい。
【００５０】
図５に示されるように、標準的なフォトリソグラフィーを用いて（８８）、薄い銅種層２４は、比較的に厚いフォトレジスト２６によって、パターン化される。好ましくは、フォトレジストパターン２６は、３〜５００マイクロメーターの範囲にある高さ、好ましくは、１５〜５００マイクロメーターの範囲にある高さを有し、また、約３〜５００マイクロメーターの厚さを備える。好ましくは、それらのフォトレジストパターン２６は、最終的なチップの設計に応じて、２００〜２，０００ミクロンの範囲にある間隔、好ましくは、３００ミクロンの間隔によって、お互いから分離される。実際のパターンは、デバイス設計に依存する。
【００５１】
そして、銅からなるパターン化された層２８が、層２４上においてフォトレジスト２６間に電気メッキされ（９０）、新しい基板の一部分を構成するヒートシンクを形成する（図６）。好ましくは、銅層２８は、フォトレジスト２６の高さよりも大きくない高さを有し、したがって、フォトレジスト２６と同じかまたはそれよりも小さい高さを有する。しかしながら、銅層２８は、フォトレジスト２６の高さよりも大きな高さを有してもよい。このような場合には、銅層２８は、その後に、フォトレジスト２８の高さよりも大きくない高さとなるようにシンニングされてもよい。シンニングは、ポリシングまたはウェットエッチングによるものであってもよい。フォトレジスト２６は、銅メッキの後に、除去されてもよく、あるいは、除去されなくてもよい。除去は、例えば、レジストストリッパー溶液内におけるリンスのような標準的なかつ既知の方法によるものであってもよく、あるいは、プラズマエッチングによるものであってもよい。
【００５２】
デバイス設計に応じて、その後に、エピタキシャル層１４の処理が、例えば、洗浄（８０）、リソグラフィー（８１）、エッチング（８２）、デバイスアイソレーション（８３）、パッシベーション、メタライゼーション（８６）、熱処理（８６）、などのような標準的なプロセス技術を用いてなされる（図４）。そして、ウェーハ１０は、接着性を向上させるために、アニーリングされる（８７）。
【００５３】
エピタキシャル層１４は、通常、元々の基板１２上に存在するｎ型層１６、および元々の上面１８上に存在するｐ型層からなり、そのｐ型層は、この時点において、オーミック接触層２０、接着層２２、および銅種層２４、そして、電気メッキされた厚い銅層２８によって被覆されている。
【００５４】
そして、図７において、元々の基板層１２が、例えば、Ｋｅｌｌｙの方法（Ｍ．Ｋ．Ｋｅｌｌｙ，Ｏ．Ａｍｂａｃｈｅｒ，Ｒ．Ｄｉｍｉｔｒｏｖ，Ｒ．Ｈａｎｄｓｃｈｕｈ，ａｎｄ  Ｍ．Ｓｔｕｔｚｍａｎｎ，ｐｈｙｓ．ｓｔａｔ．ｓｏｌ．（ａ）１５９，Ｒ３（１９９７））を用いて、除去される（９１）。また、基板は、ポリシングまたはエッチングによって除去されてもよい。犠牲層を基板とエピタキシャル層との間に成長させるのであれば、成長させた後に、基板は、自動的な分離によって、あるいは、機械的な力によって、エピタキシャル層から分離されてもよい。
【００５５】
そして、既知の予備プロセスが、実施されてもよい。これらは、例えば、フォトリソグラフィー（９２、９３）、ドライエッチング（９４）、裏面３４の表面テクスチャー処理（９５）、およびフォトリソグラフィー（９６）であってもよい。表面テクスチャー処理（９５）は、テクスチャー処理された裏面３４を形成する。
【００５６】
図７は、最後から２番目のステップである。基板１２の除去の後、表面テクスチャー処理が、この時点において露出している裏面１４上に実行され、それによって、表面パターン３４が形成される。また、裏面の中央部分３５が、エッチングされ、その後に、第２のオーミック接触３０が堆積される。中央領域３５は、望ましいのであれば、あるいは、必要であれば、エッチングされなくてもよい。また、ボンディングパッド３２が、第２のオーミック接触３０に付加される。第２のオーミック接触層３０は、好ましくは、薄い層であり、あるいは、積み重ねられた複数の金属層であり、そして、３〜５０ｎｍの範囲にある厚さを有してもよい。
【００５７】
オーミック接触層３０の堆積の後に、あるいは、ボンディングパッド３２の堆積の後に、アニーリング（９８）が実行されてもよい。
【００５８】
そして、チップ／ダイは、既知の標準的な方法によって検査される（９９）。そして、チップ／ダイは、基板をラッピング／ポリシングすることなく、かつ、ダイシングすることなく、個々のデバイス／チップに分離されてもよい（１００）（図１１）。その後に、パッケージングが、標準的な既知の方法によってなされる。
【００５９】
好ましくは、エピタキシャル層１４の前面は、活性領域からの距離が約０．１〜２．０ミクロンの範囲にあり、好ましくは、約０．３ミクロンである。シリコンベース半導体の場合、好ましくは、半導体の上面は、デバイス層からの距離が０．１〜２．０ミクロンの範囲にあり、好ましくは、約０．３ミクロンである。この構造における活性層／デバイス層は、比較的に厚い銅パッド２８に近いので、熱除去の速度が改善される。
【００６０】
それに加えて、あるいは、代替として、比較的に厚い層２８が、チップを機械的に支持するのに使用されてもよい。さらに、それは、活性領域／デバイス層から熱を除去する経路を提供するのに使用されてもよく、また、電気的な接続のために使用されてもよい。
【００６１】
メッキするステップは、ウェーハレベルで実行されてもよく（すなわち、ダイシング処理の前に）、また、一度にいくつかのウェーハに実行されてもよい。
【００６２】
ＧａＮレーザーダイオードの製造は、ＧａＮＬＥＤの製造に類似するが、より多くのステップを必要とする可能性がある。１つの相違点は、ＧａＮレーザーダイオードは製造中に鏡面形成を必要とすることである。サファイアを基板として使用する場合、サファイアを基板として使用しない方法と比較すれば、鏡面形成は、きわめて難しいことであり、鏡面の品質は、一般的には、より劣悪なものとなる。
【００６３】
金属でありかつ比較的に平坦な第１のオーミック接触層２０は、きわめて光沢があり、そのために、光をよく反射する。そのために、第１のオーミック接触層２０は、それのエピタキシャル層１４との接合部において、反射面または鏡面でもあり、光出力を改善する。光は、テクスチャー処理された表面３４から出力される。
【００６４】
このようにして、テクスチャー処理された表面３４が、これまでにサファイアが取り付けられていた表面である裏面上に製造され、そして、反射層が、比較的に平坦なエピタキシャル層の前面上に製造される。光は、テクスチャー処理された裏面３４から放射され、かつ、上面または前面において反射される。これは、通常の逆である。このように、元々の最上層１８は、普通のＬＥＤの厚さと同程度の厚さ、例えば、０．１μｍの厚さを有してもよく、表面３４のテクスチャー処理の深さは、例えば、０．０１μｍから２μｍまでの広い範囲に存在してもよい。
【００６５】
表面テクスチャー処理が、裏面上になされ、かつ、基板が除去された後に、形成される場合、従来技術の問題は、大きく回避することができる。なぜなら、サファイア基板と活性層との間に存在する層の合計の厚さは、多くの場合、３ミクロン（３，０００ｎｍ）を超え、そのために、表面パターンの形成は、活性領域に大きな影響を与えるはずがないからである。
【００６６】
光抽出効率に大きな影響を有する表面テクスチャー処理に関しては、反射ミラーの品質が重要である。なぜなら、ミラーは、光が脱出コーンを見つけ出す機会を増大させるからである。ミラーが、前面に配置されるならば、基板が、除去され、そして、表面テクスチャー処理が、新しく露出した裏面上になされたとしても、光の反射は、相当に改善される。なぜなら、前面ミラーと裏面との間の距離は、比較的に小さく、通常、数ミクロン程度であるからである。多くの場合のように、基板が、除去されないならば、ミラーは、多くの場合、基板の裏面に形成され、表面テクスチャー処理は、前面上になされ、そのために、それらの間の距離は、数百ミクロンとなる。光が、前面と裏面との間の大きな距離を進むとき、吸収による光の大きな損失が発生する。
【００６７】
銅について説明したが、導電性および／または熱伝導性があれば、あるいは、半導体デバイスを機械的に支持するのであれば、その他のどのようなメッキ可能な材料が、使用されてもよい。
【００６８】
裏面のテクスチャー処理は、標準的なパターン形成方法によってなされてもよい。例えば、露出した裏面をパターン化し、そして、エッチングすることによってなされてもよい。エッチングは、ドライエッチング、ウェットエッチング、光化学的エッチング、レーザーエッチング、または、その他の適切な方法の１つ以上によってなされてもよい。また、テクスチャー処理は、フォトリソグラフィー、それに続く、露出した裏面上への層の堆積、そして、リフトオフによってなされてもよい。
【００６９】
Ｈｕｈら（Ｊ．Ａｐｐｌ．Ｐｈｙｓ．９３，ｐａｇｅ  ９３８３，２００３）によって教示されるように、テクスチャー処理は、また、薄い金属膜を裏面上に堆積し、そして、金属を急速に熱アニーリングし、金属滴のクラスターを形成することによってなされてもよく、そして、そのクラスターは、表面テクスチャー処理のためのエッチングマスクとして使用される。テクスチャー処理は、裏面の代わりに、堆積された１つ以上の誘電体膜上に実行されてもよい。
【００７０】
第２のオーミック接触層が、裏面の大部分を被覆する場合、テクスチャー処理ステップは、第２のオーミック接触層上に直接になされてもよい。このようにして、パターン化された第２のオーミック接触層は、テクスチャー処理された表面の役割をなす。
【００７１】
基板は、エピタキシャル層を基板上に堆積する前に、パターン化されてもよい。したがって、基板を除去した後には、裏面は、すでにパターン化されており、そのために、その後の裏面テクスチャー処理は、必要とされない。
【００７２】
また、複数のエピタキシャル層の堆積中に、活性領域の下にある層をパターン化またはテクスチャー処理することも可能である。このようにして、パターンは、基板が除去される前に、すでに積層構造の中に存在しているが、テクスチャーは、裏面には存在しない。このようなパターン化は、基板が除去された後に、ＬＥＤの抽出効率を改善する可能性がある。
【００７３】
本発明の好ましい形態が上で説明されたが、当業者には、設計、構造、または、処理における多くの変形または変更が本発明から逸脱することなく実施されてもよいことがわかる。
【図面の簡単な説明】
【００７４】
【図１】半導体デバイスから脱出する光を表現する概略図である。
【図２】脱出コーンを見つけ出す複数の機会を与えられた図１の半導体デバイス内で生成される光子を示す図である。
【図３】製造プロセスの第１のステージにおける半導体デバイスの概略図である。
【図４】製造プロセスの第２のステージにおける図３の半導体デバイスの概略図である。
【図５】製造プロセスの第３のステージにおける図３の半導体デバイスの概略図である。
【図６】製造プロセスの第４のステージにおける図３の半導体デバイスの概略図である。
【図７】製造プロセスの第５のステージにおける図３の半導体デバイスの概略図である。
【図８】図７の半導体デバイスの側面図である。
【図９】図７および図８の半導体デバイスから得られる単一ダイの底面図である。
【図１０】製造プロセスの第６のステージにおける図３の半導体デバイスの概略図である。
【図１１】図１０の半導体デバイスの側面図である。
【図１２】プロセスのフローチャートである。
【符号の説明】
【００７５】
１４…エピタキシャル層、２０…オーミック接触層、２２…接着層、２４…銅種層、２６…フォトレジスト、２８…銅層、３４…テクスチャー処理された表面、３５…中央領域。
【図１】
2007535804.tif 000004
【図２】
2007535804.tif 000005
【図３】
2007535804.tif 000006
【図４】
2007535804.tif 000007
【図５】
2007535804.tif 000008
【図６】
2007535804.tif 000009
【図７】
2007535804.tif 000010
【図８】
2007535804.tif 000011
【図９】
2007535804.tif 000012
【図１０】
2007535804.tif 000013
【図１１】
2007535804.tif 000014
【図１２】
2007535804.tif 000015
【手続補正書】
【提出日】平成18年1月9日(2006.1.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスを製造するための方法であり、前記半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）少なくとも１つの第１のオーミック接触層をエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｂ）エピタキシャル層の裏面から基板を除去するステップと、
（ｃ）裏面をテクスチャー処理するステップと、
を備える方法。
【請求項２】
基板が除去される前に、熱伝導性の金属からなる比較的に厚い層が、反射器層上に電気メッキされる、請求項１に記載の方法。
【請求項３】
基板が除去される前に、熱伝導性の金属からなる種層が、オーミック接触層に付加され、熱伝導性の金属からなる比較的に厚い層が、種層上に電気メッキされる、請求項１または２に記載の方法。
【請求項４】
種層を付加する前に、前面が、コーティングされ、コーティングが、接着層および積み重ねられた複数の層の１つ以上である、請求項３に記載の方法。
【請求項５】
電気メッキするステップの前に、パターン化された層が、種層に付加され、電気メッキの比較的に厚い層が、パターン間に存在する、請求項３または４に記載の方法。
【請求項６】
パターン化された層が、フォトレジストパターンを備える、請求項５に記載の方法。
【請求項７】
電気メッキするステップの前に、種層がパターン化され、電気メッキの比較的に厚い層が、パターン間に存在する、請求項３または４に記載の方法。
【請求項８】
種層上のパターンが、フォトレジストパターンを備える、請求項７に記載の方法。
【請求項９】
パターンが、３〜５００マイクロメーターの範囲にある高さを有する、請求項５〜８のいずれか一項に記載の方法。
【請求項１０】
パターンが、３〜５００マイクロメーターの範囲にある厚さを有する、請求項５〜９のいずれか一項に記載の方法。
【請求項１１】
パターンが、２００〜２，０００ミクロンの範囲にある間隔を有する、請求項５〜１０のいずれか一項に記載の方法。
【請求項１２】
種層が、パターン化されずに電気メッキされ、その後に、パターン化が実行される、請求項３〜６のいずれか一項に記載の方法。
【請求項１３】
パターン化が、フォトレジストパターン化およびその後のウェットエッチングによってなされる、請求項１２に記載の方法。
【請求項１４】
パターン化が、比較的に厚い層をレーザービームマイクロマシニングすることによってなされる、請求項１２に記載の方法。
【請求項１５】
基板を除去する前に、接着を向上させるために、アニーリングが実行される、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
比較的に厚い層が、フォトレジストの高さよりも高くない高さを有する、請求項２〜１５のいずれか一項に記載の方法。
【請求項１７】
熱伝導性の金属からなる比較的に厚い層が、フォトレジストよりも高い高さにまで電気メッキされ、その後に、シンニングされる、請求項２〜１６のいずれか一項に記載の方法。
【請求項１８】
シンニングが、ポリシングまたはウェットエッチングによってなされる、請求項１７に記載の方法。
【請求項１９】
テクスチャー処理するステップ（ｃ）が、
（ａ）裏面をパターン化し、そして、エッチングするステップと、
（ｂ）フォトリソグラフィーを実行し、それに続いて、裏面上に層を堆積し、そして、リフトオフするステップと、
（ｃ）薄い金属の膜を裏面上に堆積し、そして、金属を急速に熱アニーリングし、テクスチャー処理のためのエッチングマスクとして使用される金属滴のクラスターを形成するステップと、
からなるグループから選択される少なくとも１つの方法によってなされる、請求項１〜１８のいずれか一項に記載の方法。
【請求項２０】
エッチングするステップが、ドライエッチング、ウェットエッチング、光化学的エッチング、およびレーザーエッチングからなるグループから選択される１つ以上の方法によってなされる、請求項１９に記載の方法。
【請求項２１】
テクスチャー処理が、変更されることの可能な形状および寸法を有する、請求項１〜２０までのいずれかに記載の方法。
【請求項２２】
ステップ（ｂ）において基板を除去した後に、裏面がエッチングされ、そして、裏面が、テクスチャー処理される、請求項１〜２１のいずれか一項に記載の方法。
【請求項２３】
ステップ（ｂ）において基板が除去された後に、少なくとも１つの層が、裏面に付加され、その少なくとも１つの層が、テクスチャー処理される、請求項１〜２３のいずれか一項に記載の方法。
【請求項２４】
第２のオーミック接触層を裏面上に形成する付加的なステップを含み、第２のオーミック接触層が、不透明なもの、透明なもの、および半透明なものからなるグループから選択され、付加的なステップが、ステップ（ｃ）の後、およびステップ（ｂ）とステップ（ｃ）との間のいずれか１つにおいて実行される、請求項１〜２３のいずれか一項に記載の方法。
【請求項２５】
第２のオーミック接触層が、何も加工がなされていないか、またはパターン化されているかのいずれかである、請求項２４に記載の方法。
【請求項２６】
ボンディングパッドが、第２のオーミック接触層上に形成される、請求項２４または２５に記載の方法。
【請求項２７】
比較的に厚い層が、付加された後に、オーミック接触層の形成およびそれに続くプロセスステップが実行され、前記それに続くプロセスステップが、ワイヤボンディングパッドを堆積する工程を含む、請求項２〜２３のいずれか一項に記載の方法。
【請求項２８】
第２のオーミック接触層が堆積される前に、露出した第２の表面が、洗浄され、かつ、エッチングされる、請求項２４〜２６のいずれか一項に記載の方法。
【請求項２９】
第２のオーミック接触層が、裏面の領域全体を被覆しない、請求項２４〜２８のいずれか一項に記載の方法。
【請求項３０】
第２のオーミック接触層が、裏面の大部分を被覆する場合、ステップ（ｃ）が、第２のオーミック接触層に直接に実行され、第２のオーミック接触層が、テクスチャー処理された表面である、請求項２４〜２８のいずれか一項に記載の方法。
【請求項３１】
個々のデバイスに分離するステップを含む、請求項２４〜３０のいずれか一項に記載の方法。
【請求項３２】
半導体デバイスが、ラッピング、ポリシング、およびダイシングからなるグループから選択される１つ以上を伴うことなく製造される、請求項１〜３１のいずれか一項に記載の方法。
【請求項３３】
少なくとも１つの第１のオーミック接触層が、エピタキシャル層のｐ型層上に存在する、請求項１〜３２のいずれか一項に記載の方法。
【請求項３４】
第２のオーミック接触層が、エピタキシャル層のｎ型層上に形成される、請求項３１に記載の方法。
【請求項３５】
ステップ（ｃ）の後に、誘電体膜が、エピタキシャル層上に堆積され、孔が、誘電体膜および第２のオーミック接触層に空けられ、ボンディングパッドが、エピタキシャル層上に堆積される、請求項１〜２３のいずれか一項に記載の方法。
【請求項３６】
ステップ（ｃ）の後に、熱伝導性の金属をエピタキシャル層上に電気メッキするステップが実行される、請求項１〜２３のいずれか一項に記載の方法。
【請求項３７】
熱伝導性の金属が、銅からなり、エピタキシャル層が、複数のＧａＮ関連層からなる、請求項３３〜３６のいずれか一項に記載の方法。
【請求項３８】
ステップ（ｃ）が、裏面の代わりに、堆積された１つ以上の誘電体膜において実行される、請求項３５に記載の方法。
【請求項３９】
半導体デバイスを製造するための方法であり、半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）複数のエピタキシャル層を基板上に堆積する前に、基板をパターン化するステップと、
（ｂ）少なくとも１つの第１のオーミック接触層を複数のエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｃ）基板をエピタキシャル層の裏面から除去するステップであり、その結果として、基板を除去した後には、裏面が、すでにパターン化されている、前記除去するステップと、
を備える方法。
【請求項４０】
基板を除去した後に、それに続く裏面をテクスチャー処理するステップが、必要とされない、請求項３９に記載の方法。
【請求項４１】
半導体デバイスを製造するための方法であり、半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）複数のエピタキシャル層の堆積中に、活性領域の下にある複数のエピタキシャル層をパターン化するステップと、
（ｂ）少なくとも１つの第１のオーミック接触層を複数のエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｃ）基板を除去するステップと、
を備える方法。
【請求項４２】
半導体デバイスを製造するための方法であり、半導体デバイスが、複数のエピタキシャル層を基板上に有し、複数のエピタキシャル層が、光を生成することのできる活性領域を含む、前記方法であって、
（ａ）少なくとも１つの第１のオーミック接触層をエピタキシャル層の前面に付加するステップであり、第１のオーミック接触層が、また、反射器の役割をなす、前記付加するステップと、
（ｂ）基板をエピタキシャル層の裏面から除去するステップと、
（ｃ）誘電体膜をエピタキシャル層上に堆積するステップと、
（ｄ）誘電体膜をテクスチャー処理するステップと、
を備える方法。
【請求項４３】
エピタキシャル層と、エピタキシャル層の前面上に存在しかつ反射面を提供する第１のオーミック接触層と、エピタキシャル層の裏面上に存在する第２のオーミック接触層とを備える半導体デバイスであって、裏面が、テクスチャー処理された表面である、半導体デバイス。
【請求項４４】
熱伝導性の金属からなる比較的に厚い層を第１のオーミック接触層上にさらに備え、接着層が、第１のオーミック接触層と比較的に厚い層との間において、第１のオーミック接触層上に存在する、請求項４３に記載の半導体デバイス。
【請求項４５】
接着層に付加された熱伝導性の金属からなる種層が存在する、請求項４４に記載の半導体デバイス。
【請求項４６】
比較的に厚い層が、少なくとも２０マイクロメーターの厚さである、請求項４３〜４５のいずれか一項に記載の半導体デバイス。
【請求項４７】
第２のオーミック接触層が、３ナノメーターから５００ナノメーターまでの範囲にある薄い層である、請求項４３〜４６のいずれか一項に記載の半導体デバイス。
【請求項４８】
第２のオーミック接触層が、不透明なもの、透明なもの、および半透明なものからなるグループから選択される、請求項４３〜４７のいずれか一項に記載の半導体デバイス。
【請求項４９】
第２のオーミック層が、ボンディングパッドを含む、請求項４３〜４８のいずれか一項に記載の半導体デバイス。
【請求項５０】
熱伝導性の金属が銅であり、エピタキシャル層が、複数のＧａＮ関連エピタキシャル層からなる、請求項４３〜４９のいずれか一項に記載の半導体デバイス。
【請求項５１】
半導体デバイスが、発光デバイスおよびトランジスタデバイスからなるグループから選択される、請求項４３〜５０のいずれか一項に記載の半導体デバイス。
【請求項５２】
第２のオーミック接触層が、何も加工がなされていないものおよびパターン化されたものからなるグループから選択される、請求項４３〜５０のいずれか一項に記載の半導体デバイス。
【請求項５３】
請求項１〜４２のいずれか一項に記載の方法によって製造された半導体デバイス。
【国際調査報告】
2007535804.tif 000016
2007535804.tif 000017