【事件の表示】
　特願２０１３−５３２６７３「Ｇａ２Ｏ３系半導体素子」拒絶査定不服審判事件〔平成２５年　３月１４日国際公開、ＷＯ２０１３／０３５８４５、請求項の数（４）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は，平成２４年９月７日を国際出願日（国内優先権主張　優先日：平成２３年９月８日）とする出願であって，その手続の経緯は以下のとおりである。
平成２７年　１月　７日　審査請求
平成２７年　２月１９日　拒絶理由通知
平成２７年　４月２４日　意見書・手続補正
平成２７年　５月１８日　拒絶査定（以下，「原査定」という）
平成２７年　８月２６日　審判請求・手続補正
平成２８年　７月２９日　上申書
平成２８年　８月２５日　拒絶理由通知（以下，「当審拒絶理由」という）
平成２８年１０月１１日　意見書・手続補正
　
第２　本願発明
　本願の請求項１ないし４に係る発明は，平成２８年１０月１１日付けの手続補正で補正された特許請求の範囲の請求項１ないし４に記載された事項により特定されるものと認められる。
　そして，本願の請求項１に係る発明（以下，「本願発明」という。）は以下のとおりである。
「【請求項１】
　第１の導電型を有するβ−Ｇａ２Ｏ３基板と，
　前記β−Ｇａ２Ｏ３基板上に直接または他の膜を介して形成されたβ−Ｇａ２Ｏ３単結晶膜と，
　前記β−Ｇａ２Ｏ３単結晶膜上に形成されたソース電極と，
　前記β−Ｇａ２Ｏ３基板の前記β−Ｇａ２Ｏ３単結晶膜と反対側の面上に形成されたドレイン電極と，
　前記β−Ｇａ２Ｏ３単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域と，
　前記β−Ｇａ２Ｏ３単結晶膜上に第１のゲート絶縁膜を介して形成された，又は第２のゲート絶縁膜に覆われて前記β−Ｇａ２Ｏ３単結晶膜中に埋め込まれたゲート電極と，
　を含み，
　前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面とし，
　前記ゲート電極が前記β−Ｇａ２Ｏ３単結晶膜上に前記第１のゲート絶縁膜を介して形成されている場合の前記β−Ｇａ２Ｏ３単結晶膜は，前記第１の濃度よりも低く制御された第２の濃度の前記第１の導電型のドーパントを含む前記第１の導電型を有する膜であって，前記コンタクト領域を囲む前記第１の導電型と異なる第２の導電型又はｉ型（真性）のボディ領域を有し，
　前記ゲート電極が前記第２のゲート絶縁膜に覆われてβ−Ｇａ２Ｏ３単結晶膜中に埋め込まれている場合の前記β−Ｇａ２Ｏ３単結晶膜は，前記第１の導電型と異なる第２の導電型を有する膜，又はドーパントを含まない膜である，Ｇａ２Ｏ３系半導体素子。」
　
第３　原査定の理由の概要
　本願発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　　　　　　　　　　　記
＜引用文献一覧＞
引用文献１　特開２００９−１１１００４号公報
引用文献２　特開２００８−１１８０１１号公報
引用文献３　特開２００６−２６９９２４号公報
引用文献４　特開２０１０−２１９１３０号公報
引用文献５　Min-Ying Tsai et al，β-Ga2O3 growth by plasma-assisted molecular beam epitaxy，J. Vac. Sci. Technol. A，２０１０年　３月，Vol.28, No.2，p.354-359
引用文献６　K.Iwaya et al，Atomically resolved silicon donor states of β-Ga2O3，Appl. Phys. Lett.，２０１１年　４月　４日，Vol.98, No.14，pp.142116
引用文献７　特開２００９−１２６７６４号公報
　
・引用文献１−７
・備考
　引用文献１（特に，【００１４】，【００３２】−【００６５】，【図１】−【図１１】），引用文献２（特に，【０００１】，【０００５】，【００２４】−【００３０】，【図１】），引用文献３（特に，【０００２】，【００１４】，【図１】）のいずれにも，ＳｉＣ基板上に形成されたＳｉＣエピタキシャル層を用いた縦型パワーＭＯＳトランジスタの発明が記載されている。また，引用文献４（特に，【０００２】，【０００３】，【００２５】−【００３４】，【００３６】，【図１】，【図２】）には，ＧａＮ基板上に形成されたＧａＮエピタキシャル層を用いた縦型パワーＭＯＳトランジスタの発明が記載されている。本願発明と引用文献１−４に記載された発明と対比すると，基板，及び，単結晶膜の材料が，本願発明においては，β−Ｇａ２Ｏ３であるのに対し，引用文献１−４のいずれにもその旨記載されていない点で相違する。
　引用文献５（特に，I. INTRODUCTION，II. EXPERIMENT），引用文献６（特に，Abstract）に記載されているように，β−Ｇａ２Ｏ３が広いバンドギャップを有する半導体（Ｅｇ＝４．８ｅＶ）であること自体は周知であり，β−Ｇａ２Ｏ３基板上にβ−Ｇａ２Ｏ３膜をホモエピタキシャル成長させることも記載されている。また，引用文献１−４には，材料としてＳｉＣ，ＧａＮ等を採用するのは，これらが広いバンドギャップを有しているために耐圧に優れているからである旨記載されており，そもそも，引用文献７（特に，【０００３】）に記載されているように， β−Ｇａ２Ｏ３をトランジスタに用いたいという発想自体は知られている。
　よって，引用文献１−４に記載された発明においても，ＳｉＣ，ＧａＮ同様に，広いバンドギャップを有する材料であるβ−Ｇａ２Ｏ３を引用文献５，６に記載された発明同様に採用し，基板，及び，単結晶膜の材料を，β−Ｇａ２Ｏ３とすることは，当業者が容易になし得ることである。
　
第４　原査定の理由の判断
１　引用発明１を主引用発明とする理由について
（１）引用文献１の記載
　ア　引用文献１
　原査定の拒絶の理由で引用された，本願優先日前に日本国内において頒布された刊行物である，特開２００９−１１１００４号公報（以下，「引用文献１」という。）には，図面とともに以下の記載がある。
（ア）「【００１４】
　上記半導体層を構成する半導体にワイドバンドギャップ半導体を採用することにより，絶縁ゲート型電界効果トランジスタの耐圧を向上させるとともに，オン抵抗を低減して低損失化することが可能となる。なお，
ワイドバンドギャップ半導体としては，たとえば炭化珪素（ＳｉＣ），窒化ガリウム（ＧａＮ），窒化アルミニウム（ＡｌＮ），ダイヤモンドなどが挙げられる。
（イ）「【００３２】
　（実施の形態１）
　図１は，本発明の一実施の形態である実施の形態１における絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）の構成を示す概略断面図である。図１を参照して，実施の形態１におけるＭＩＳＦＥＴについて説明する。
【００３３】
　図１を参照して，実施の形態１における
ＭＩＳＦＥＴ１
導電型がｎ型（第１導電型）の基板であるｎ
＋
ＳｉＣ基板１０と，導電型がｎ型（第１導電型）の半導体層としてのｎ
−
ＳｉＣ層２０と，導電型がｐ型（第２導電型）の第２導電型領域としての一対のｐウェル２１と，導電型がｎ型（第１導電型）の高濃度第１導電型領域としてのｎ
＋
ソース領域２２
ｎ
−
ＳｉＣ層２０は，ｎ
＋
ＳｉＣ基板１０の一方の主面上に形成され
【００３４】
　
一対のｐウェル２１は，ｎ
−
ＳｉＣ層２０において，ｎ
＋
ＳｉＣ基板１０側の主面である第１の主面２０Ａとは反対側の主面である第２の主面２０Ｂを含む
【００３５】
　
ｎ
＋
ソース領域２２は，第２の主面２０Ｂを含み，かつｐウェル２１に取り囲まれるように，一対のｐウェル２１のそれぞれの内部に形成されている。ｎ
＋
ソース領域２２は，ｎ型不純物，たとえばＰ，Ａｓなどをｎ
−
ＳｉＣ層２０に含まれるｎ型不純物よりも高い濃度で含んでいる。
【００３６】
　さらに，図１を参照して，ＭＩＳＦＥＴ１は，絶縁膜としてのゲート絶縁膜３０と，電極としてのゲート電極４０と，一対のソースコンタクト電極８０と，層間絶縁膜５０と，ソース電極６０と，第２の電極としてのドレイン電極７０とを備えている。
【００３７】
　
ゲート絶縁膜３０は，第２の主面２０Ｂに接触し
【００３８】
　
ゲート電極４０は，一方のｎ
＋
ソース領域２２上から他方のｎ
＋
ソース領域２２上にまで延在するように，ゲート絶縁膜３０に接触して配置されている
【００３９】
　
ソースコンタクト電極８０は，一対のｎ
＋
ソース領域２２上のそれぞれから，ゲート絶縁膜３０から離れる向きに延在するとともに，第２の主面２０Ｂに接触して配置されている
・・・
【００４２】
　
ドレイン電極７０は，ｎ
＋
ＳｉＣ基板１０においてｎ
−
ＳｉＣ層２０が形成される側とは反対側の主面に接触して形成されている。
（ウ）「【００５０】
　次に，図２を参照して，工程（Ｓ２０）としてエピタキシャル成長工程が実施される。この工程（Ｓ２０）では，ｎ＋ＳｉＣ基板１０上に第１導電型の半導体層が形成される。具体的には，図３を参照して，
エピタキシャル成長によりｎ
＋
ＳｉＣ基板１０上にｎ
−
ＳｉＣ層２０が形成される。
　イ　引用発明１
　前記アより，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「ｎ＋ＳｉＣ基板と，ｎ＋ＳｉＣ基板の一方の主面上に形成されたｎ−ＳｉＣ層と，ｎ−ＳｉＣ層において第２の主面があり，第２の主面に接触して配置され，ｎ＋ソース領域上から延在するソースコンタクト電極と，ｎ＋ＳｉＣ基板においてｎ−ＳｉＣ層が形成される側とは反対側の主面に接触して形成されているドレイン電極と，第２の主面を含み，ｎ型不純物をｎ−ＳｉＣ層に含まれるｎ型不純物よりも高い濃度で含んでいるｎ＋ソース領域と，ｎ−ＳｉＣ層において形成されｎ＋ソース領域を取り囲み導電型がｐ型のｐウェルと，第２の主面に接触したゲート絶縁膜に接触して配置されているゲート電極と，を含むＭＩＳＦＥＴ。」
（２）引用文献２の記載
　ア　引用文献２
　原査定の拒絶の理由で引用された，本願優先日前に日本国内において頒布された刊行物である，特開２００８−１１８０１１号公報（以下，「引用文献２」という。）には，図面とともに以下の記載がある。
（ア）「【技術分野】
【０００１】
　この発明は，
縦型ＭＯＳＦＥＴ
ワイドバンドギャップ半導体を主たる半導体基板の構成材料とする
（イ）「【００２５】
　図１−１〜図１−３に示す（ａ）〜（ｇ）では，本発明にかかる縦型ＭＯＳＦＥＴの製造プロセスを順に示す。（ａ）において，ｎ型高不純物濃度のワイドバンドギャップ半導体材料としてはＳｉＣやＧａＮのいずれでもよいが，ここではＳｉＣとして以下の説明を進める。理解し易くするために，以下の製造プロセスではＭＯＳＦＥＴの主電流が流れる活性部と活性部を取り巻く周辺部に位置し，耐圧の信頼性を確保するための耐圧構造とに分けて説明する。まず，
ＳｉＣ−ｎ
＋
半導体基板１の上に，ＳｉＣエピタキシャル成長により形成されるｎ型高不純物濃度のバッファ層２，さらにその上に，ｎ
−
ドリフト層３がＳｉＣエピタキシャル成長
さらにその上にＳｉＣエピタキシャル成長またはイオン注入により所定の不純物濃度と厚さに形成されるｐベース層４，最後に高不純物濃度ｎ
＋
ソース層５をＳｉＣエピタキシャル成長またはイオン注入により順次成膜する
【００２６】
　（ｂ）では，トレンチゲート構造部分を形成するために，まず，異方性のドライエッチング，たとえば，ＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）エッチング法などの公知技術により，トレンチ状にエッチングしトレンチ１００を形成する。
このトレンチ１００の深さも設計により異なるが，少なくともｐベース層４より深くする
・・・
【００２８】
　（ｄ）では，前述と同様の異方性のドライエッチングを用いて，前記（ｃ）で形成したｐ型のＳｉＣエピタキシャル半導体層６ａの，基板主面に平行な層部分を除去して，トレンチ１００の側壁部分のp型チャネル形成層６のみを残すようにする。
　（ｅ）では，表面に熱酸化またはＣＶＤ法により
ゲート絶縁膜７となるＳｉＯ２膜やＳｉ３Ｎ４膜を形成する。
【００２９】
　（ｆ）では
ゲート電極８とするために，ゲート電極材料を充填し，ゲートのパターンにエッチングして形成する。ゲート電極材料は通常は導電性ポリシリコンが用いられる。好ましくはトレンチ１００を完全に埋める
【００３０】
　（ｇ）においては，
ｐベース領域４およびｎ
＋
ソース領域５の表面に共通にオーミック接触するソース電極１０およびＳｉＣ−ｎ
＋
半導体基板１の裏面にオーミック接触するドレイン電極９を形成する。
（ウ）図１−３には，
トレンチ１００内にゲート絶縁膜７を介してゲート電極８が充填される
　イ　前記アより，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「ＳｉＣ−ｎ＋半導体基板の上に，ｎ型高不純物濃度のバッファ層，さらにその上に，ｎ−ドリフト層，さらにその上にｐベース層，最後に高不純物濃度ｎ＋ソース層をＳｉＣエピタキシャル成長により順次成膜し，ｐベース層より深いトレンチ内にゲート絶縁膜を介してゲート電極が充填され，ｐベース層およびｎ＋ソース層の表面にオーミック接触するソース電極１０およびＳｉＣ−ｎ＋半導体基板の裏面にオーミック接触するドレイン電極を形成してなる縦型ＭＯＳＦＥＴ。」
（３）引用文献３の記載と引用発明３
　ア　引用文献３
　原査定の拒絶の理由で引用された，本願優先日前に日本国内において頒布された刊行物である，特開２００６−２６９９２４号公報（以下，「引用文献３」という。）には，図面とともに以下の記載がある。
（ア）「【背景技術】
【０００２】
　
炭化珪素半導体は，バンドギャップが4H−SiCで3.25eVとSiの1.12eVに対して3倍程度大きく
　従って，移動度がSiより低いことと考え合わせても，Siと比べて数100分の1にオン抵抗を低減することができ，次世代の電力用半導体素子として期待されている。現在までに，ダイオード，トランジスタ，サイリスタなど様々な構造のデバイスが試作され，その一部が実用化されている。
【０００３】
　その中で図３にトランジスタの一形態である
トレンチゲート構造を持つUMOSFET
n型低抵抗基板1上にn型ドリフト層2をエピタキシャル成長させ，さらにp型ベース領域3をエピタキシャル成長させる。その後，窒素(N)あるいは燐(P)のイオン注入によりソース領域4を形成する。その後，Reactive Ion Etching法により，トレンチ１１を形成し，そのトレンチ１１を覆うようにゲート酸化膜６をそしてゲート酸化膜６上にゲート電極７を形成する。このゲート電極７を層間絶縁膜１０で覆った後，ベース層３とソース領域４にソース電極が接触できるように層間絶縁膜１０をエッチングして窓開けし，ソース電極8を形成する。最後にドレイン電極9をウェハ裏面に形成してnチャネル型UMOSFETが完成する
（イ）図３には，
p型ベース領域3内にソース領域4が形成される
トレンチ１１がn型ドリフト層2に達する深さ
ソース電極８がｐ型ベース領域３上に形成される
ソース領域４がｎ
＋
である
　イ　引用発明３
　前記アより，引用文献３には次の発明（以下，「引用発明３」という。）が記載されていると認められる。
「炭化珪素半導体素子であって，n型低抵抗基板上にn型ドリフト層をエピタキシャル成長させ，さらにp型ベース領域をエピタキシャル成長させ，その後，p型ベース領域内にソース領域を形成し，その後，n型ドリフト層に達する深さでトレンチを形成し，そのトレンチを覆うようにゲート酸化膜をそしてゲート酸化膜上にゲート電極を形成し，ソース領域にソース電極が接触できるように形成し，最後にドレイン電極9をウェハ裏面に形成してなるnチャネル型UMOSFET。」
（４）引用文献４の記載
　ア　引用文献４
　原査定の拒絶の理由で引用された，本願優先日前に日本国内において頒布された刊行物である，特開２０１０−２１９１３０号公報（以下，「引用文献４」という。）には，図面とともに下記の記載がある。
（ア）「【技術分野】
【０００１】
　本発明は，半導体装置およびその製造方法に関し，より特定的には，ＧａＮ（窒化ガリウム）を含む半導体層を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
　ＧａＮは，紫外光領域のバンドギャップを有しているため，青色や紫外光などの短波長の光を発振するレーザ装置などの光デバイスの材料としての応用が進められてきた。そして，ＧａＮを用いた光デバイスにおいては，外部の配線（ワイヤなど）を接続するためのパッド電極として，低抵抗であるＡｕが採用されていた。
【０００３】
　
広いバンドギャップを有している性質や，高いキャリア移動度および破壊電界強度を有している性質に鑑みて，近年，ＧａＮを光デバイスとしての用途のみならず，ショットキーバリアダイオード（ＳＢＤ）やトランジスタなどのパワー半導体デバイスにも適用しようという試みが活発化している。ＧａＮを用いたパワー半導体デバイス
（イ）「【００２５】
　（実施の形態２）
　図２は，本発明の実施の形態２における半導体装置の構成を模式的に示す断面図である。図１を参照して，本実施の形態における半導体装置としての
縦型ｎチャネルＭＯＳＦＥＴ
半導体層１１の上面にはトレンチ１１ａが形成されており，トレンチ１１ａの内壁面およびトレンチ１１ａ付近の半導体層１１の上面には，ゲート絶縁膜１９を挟んでゲート電極１２が形成されている。また，半導体層１１の上面におけるトレンチ１１ａおよびゲート絶縁膜１９が形成されていない部分には，ソース電極１３が形成されている。半導体層１１の下面にはドレイン電極１４が形成されている。
【００２６】
　
半導体層１１は，基板１５と，ｎ型ドリフト層１６と，ｐ型ボディ層１７と，ｎ型層１８とを含んでいる。基板１５上にはｎ型ドリフト層１６が形成されており，ｎ型ドリフト層１６上にはｐ型ボディ層１７が形成されており，ｐ型ボディ層１７上にはｎ型層１８が形成されている。トレンチ１１ａはｎ型層１８およびｐ型ボディ層１７を貫通し，ｎ型ドリフト層１６にまで達している。基板１５，ｎ型ドリフト層１６，ｐ型ボディ層１７，ｎ型層１８は，いずれもＧａＮを含んでおり，たとえばＧａＮよりなっている。
基板１５およびｎ型層１８のｎ型不純物濃度
【００２７】
　ゲート電極１２は，電極本体６と，バリア層７と，接続用電極（パッド電極）８とを含んでいる。電極本体６はゲート絶縁膜１９上に形成されており，電極本体６上にはバリア層７が形成されており，バリア層７上には接続用電極８が形成されている。接続用電極８は，ＭＯＳＦＥＴ１０１のゲート電極１２と外部機器とを電気的に接続するための配線が直接接続される部分である。電極本体６，バリア層７，および接続用電極８の構成は，実施の形態１における電極本体，バリア層，および接続用電極の構成と同様であるので，その説明は繰り返さない。
【００２８】
　
ソース電極１３はオーミック電極１３ａとオーミック電極１３ｂとを有している
オーミック電極１３ｂはオーミック電極１３ａの周囲を取り囲むように形成されており，ｐ型ボディ層１７およびオーミック電極１３ａと電気的に接続されている。
ドレイン電極１４は基板１５の下面全面に形成され
（ウ）図２には，
オーミック電極１３ｂがｐ型ボディ層１７上に形成される
　イ　引用発明４
　前記アより，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
「ＧａＮを用いた半導体デバイスにおいて，ｎ型の基板上にｎ型ドリフト層が形成されており，ｎ型ドリフト層上にはｐ型ボディ層が形成されており，ｐ型ボディ層上にはｎ型層が形成されているＧａＮからなる半導体層を備え，ｐ型ボディ層を貫通しｎ型ドリフト層にまで達しているトレンチの内壁面にはゲート絶縁膜を挟んでゲート電極が形成されており，ｐ型ボディ層上にはソース電極が形成されており，基板の下面全面にドレイン電極が形成されている縦型ｎチャネルＭＯＳＦＥＴ。」
（５）引用文献５の記載
　ア　引用文献５
　原査定の拒絶の理由で引用された，本願優先日前に外国において頒布された刊行物である，Min-Ying Tsai et al, β-Ga2O3 growth by plasma-assisted molecular beam epitaxy, J. Vac. Sci. Technol. A, 2010年3月, Vol.28, No.2, p.354-359（以下，「引用文献５」という。）には，図面とともに下記の記載がある。（訳は当審で作成した。）
（ア）「The authors demonstrate the heteroepitaxial and 
homoepitaxial growth of single crystalline β-Ga
2
O
3
Phase-pure
(100)β-Ga
2
O
3
　thin films were grown on
(100) β-Ga
2
O
3
 substrates
（訳：本著者は，プラズマアシスト分子線エピタキシーによる
単結晶β-Ga
2
O
3
の
ホモエピタキシャル成長
相純粋な
(100)のβ-Ga
2
O
3
薄膜が
β-Ga
2
O
3
基板の(100)面上に成長した。
（イ）「I.INTRODUCTION
Transparent conductive oxides (TCOs) with relatively wide band gaps such as ZnO, SnO2, andβ-Ga2O3 have generated much interest due to their important electrical and optical properties. Among those TCOs, 
beta-gallium oxide,β-Ga
2
O
3
 is highly transparent from the visible to ultraviolet due to its wide band gap, Eg=4.8 eV
（訳：１．導入
　ZnO， SnO2 及びβ-Ga2O3 のような，比較的大きなバンドギャップを有する透明で導電性の酸化物（TCO）は，その重要な電気的光学的特性のゆえに大きな関心を惹起してきた。このようなTCOの中で，
ベータ酸化ガリウムは，その4.8eVという大きなバンドギャップのゆえに可視光から紫外光まで高度に透明である
　イ　引用発明５
　前記アより，引用文献５には，次の発明（以下，「引用発明５」という。）が記載されていると認められる。
「β-Ga2O3は，4.8eVという大きなバンドギャップを有し，β-Ga2O3薄膜をβ-Ga2O3基板の(100)面上に成長させること。」
（６）引用文献６の記載
　ア　引用文献６
　原査定の拒絶の理由で引用された，本願優先日前に外国において頒布された刊行物である，K. Iwaya et al, Atomically resolved silicon donor states of ,Appl. Phys. Lett., 2011年4月7日, Vol. 98, No.14 , p. 142116（以下，「引用文献６」という。）には，図面とともに下記の記載がある。（訳は当審で作成した。）
（ア）「The electronic states of silicon donors in 
a wide gap semiconductor, β-Ga
2
O
3
(100)
（訳：
大きなバンドギャップを有する半導体であるβ-Ga
2
O
3
（イ）「
Beta-type gallium oxide(β-Ga
2
O
3
) has attracted considerable interest because of its transparency well into the ultraviolet region, along with high electrical conductivity. A variety of applications utilizing these properties have been studied, such as optoelectronic devises and semiconducting lasers
（訳：
ベータ型の酸化ガリウム（β-Ga
2
O
3
）は，その紫外光領域まで十分に及ぶ透明性と，高い導電性のゆえに，かなりの関心を惹起してきた。これらの特性を利用した，光電子デバイスや半導体レーザーなどの多様な応用が研究されてきた
　イ　引用発明６
　前記アより，引用文献６には次の発明（以下，「引用発明６」という。）が記載されていると認められる。
　「大きなバンドギャップを有する半導体であるβ-Ga2O3の透明性と，高い導電性を利用して応用すること。」
（７）引用文献７の記載
　ア　引用文献７
　原査定の拒絶の理由で引用された，本願優先日前に日本国内において頒布された刊行物である，特開２００９−１２６７６４号公報（以下，「引用文献７」という。）には，図面とともに下記の記載がある。
「【背景技術】
【０００２】
　酸化ガリウム（Ga2O3）は，酸化アルミニウム（Al2O3）と同様に結晶多形が存在し，結晶構造の異なるα，β，γ，δ，εの５つが知られている（非特許文献１参照）。このうち，安定構造であるベータ型の酸化ガリウム（β-Ga2O3）は単斜晶系に属し，β-gallia構造と呼ばれる結晶構造をとる。一方，β-Ga2O3以外は低温で準安定であり，アルファ型の酸化ガリウム（α-Ga2O3）は三方晶系に属してサファイアと同じcorundum構造をとる。また，ガンマ型の酸化ガリウム（γ-Ga2O3）はγ-Ａｌ2Ｏ3と同様にspinel構造をとる。
【０００３】
　
安定構造であるβ-Ga
2
O
3
については，既に酸素センサー，電界効果型トランジスター(FET)，深紫外受光素子，透明導電膜，ＧａＮ系ＦＥＴのゲート材料，ＧａＮ薄膜成長用基板等の各種応用が検討されている。
　イ　引用発明７
　前記アより，引用文献７には，次の発明（以下，「引用発明７」という。）が記載されていると認められる。
「安定構造であるβ-Ga2O3については，電界効果型トランジスターへの応用が検討されること。」
（８）本願発明と引用発明１との対比
　ア　前記（１）ア（ア）及び（６）イより，本願発明における「β−Ｇａ２Ｏ３」と引用発明１における「ＳｉＣ」とは，「ワイドバンドギャップ半導体」という点で共通すると認められる。そして，引用発明１の「ｎ」は，本願発明の「第１の導電型」に相当すると認められる。すると，本願発明の「第１の導電型を有するβ−Ｇａ２Ｏ３基板」と引用発明１の「ｎ＋ＳｉＣ基板」とは，「第１の導電型を有するワイドバンドギャップ半導体基板」という点で共通すると認められる。
　イ　引用発明１の「ｎ−ＳｉＣ層」は，前記（１）ア（ウ）のとおり，エピタキシャル成長により形成されるから「単結晶膜」であり，本願発明の「β−Ｇａ２Ｏ３単結晶膜」と，「ワイドバンドギャップ半導体単結晶膜」という点で共通すると認められる。
　すると，本願発明の「前記β−Ｇａ２Ｏ３基板上に直接形成されたβ−Ｇａ２Ｏ３単結晶膜」と引用発明１の「ｎ＋ＳｉＣ基板の一方の主面上に形成されたｎ−ＳｉＣ層」とは，「前記ワイドバンドギャップ半導体基板上に直接形成されたワイドバンドギャップ半導体単結晶膜」という点で共通すると認められる。
　ウ　本願発明の「前記β−Ｇａ２Ｏ３単結晶膜上に形成されたソース電極」と引用発明１の「ｎ−ＳｉＣ層において第２の主面があり，第２の主面に接触して配置され・・・るソースコンタクト電極」とは，「前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極」という点で共通すると認められる。
　エ　本願発明の「前記β−Ｇａ２Ｏ３基板の前記β−Ｇａ２Ｏ３単結晶膜と反対側の面上に形成されたドレイン電極」と，引用発明１の「ｎ＋ＳｉＣ基板においてｎ−ＳｉＣ層が形成される側とは反対側の主面に接触して形成されているドレイン電極」とは，「前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極」という点で共通すると認められる。
　オ　引用発明１の「ｎ＋ソース領域」は，「第２の主面を含む」もので「第２の主面」は「ｎ−ＳｉＣ層における」ものであるから，「ｎ＋ソース領域」はｎ−ＳｉＣ層中にあり，また「ソースコンタクト電極」が「ｎ＋ソース領域上から延在する」から，「ｎ＋ソース領域」は「ソースコンタクト電極」と接続するものであり，「ｎ＋ソース領域」は「ｎ型不純物をｎ−ＳｉＣ層に含まれるｎ型不純物よりも高い濃度で含んでいる」からｎ型不純物すなわちドーパントの濃度が制御されているものである。してみると，引用発明１の「ｎ＋ソース領域」は，「前記ワイドバンドギャップ半導体単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域」ということができる。すると，本願発明の「前記β−Ｇａ２Ｏ３単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域」と，「前記ワイドバンドギャップ半導体単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域」という点で共通すると認められる。
　カ　引用発明１の「ゲート電極」は，「第２の主面に接触したゲート絶縁膜に接触して配置されている」ものであり，ここで「第２の主面」は「ｎ−ＳｉＣ層」におけるものであるから，「前記ワイドバンドギャップ半導体単結晶膜上に第１のゲート絶縁膜を介して形成されたゲート電極」ということができる。すると，本願発明の「前記β−Ｇａ２Ｏ３単結晶膜上に第１のゲート絶縁膜を介して形成されたゲート電極」と，「前記ワイドバンドギャップ半導体単結晶膜上に第１のゲート絶縁膜を介して形成されたゲート電極」という点で共通すると認められる。
　キ　前記オのとおり，引用発明１の「ｎ＋ソース領域」は「ｎ型不純物をｎ−ＳｉＣ層に含まれるｎ型不純物よりも高い濃度で含んでいる」から，「ｎ−ＳｉＣ層」のｎ型不純物の濃度は「ｎ＋ソース領域」の濃度すなわち「前記第１の濃度」より低いものであり，してみると引用発明１において「前記ワイドバンドギャップ半導体単結晶膜は，前記第１の濃度よりも低く制御された第２の濃度の前記第１の導電型のドーパントを含む前記第１の導電型を有する膜である」ということができる。すると，本願発明の「前記β−Ｇａ２Ｏ３単結晶膜は，前記第１の濃度よりも低く制御された第２の濃度の前記第１の導電型のドーパントを含む前記第１の導電型を有する膜である」と，「前記ワイドバンドギャップ半導体単結晶膜は，前記第１の濃度よりも低く制御された第２の濃度の前記第１の導電型のドーパントを含む前記第１の導電型を有する膜である」という点で共通すると認められる。
　ク　引用発明１の「ｎ＋ソース領域を取り囲み導電型がｐ型のｐウェル」は，本願発明の「コンタクト領域を囲む前記第１の導電型と異なる第２の導電型のボディ領域」に相当すると認められる。
　ケ　引用発明１の「ＭＩＳＦＥＴ」と本願発明の「Ｇａ２Ｏ３系半導体素子」は，「ワイドバンドギャップ半導体素子」という点で共通すると認められる。
　コ　してみると，本願発明と引用発明１とは，下記（ア）の点で一致し，下記（イ）の点で相違すると認められる。
（ア）一致点
「第１の導電型を有するワイドバンドギャップ半導体基板と，
　前記ワイドバンドギャップ半導体基板上に直接形成されたワイドバンドギャップ半導体単結晶膜と，
　前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と，
　前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と，
　前記ワイドバンドギャップ半導体単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域と，
　前記ワイドバンドギャップ半導体単結晶膜上に第１のゲート絶縁膜を介して形成されたゲート電極と，
　を含み，
　前記ゲート電極が前記ワイドバンドギャップ半導体単結晶膜上に前記第１のゲート絶縁膜を介して形成されている場合の前記ワイドバンドギャップ半導体単結晶膜は，前記第１の濃度よりも低く制御された第２の濃度の前記第１の導電型のドーパントを含む前記第１の導電型を有する膜であって，前記コンタクト領域を囲む前記第１の導電型と異なる第２の導電型のボディ領域を有する，ワイドバンドギャップ半導体素子。」
（イ）相違点
　ａ　相違点１
　本願発明の「ワイドバンドギャップ半導体」は「β−Ｇａ２Ｏ３」であるのに対し，引用発明１の「ワイドバンドギャップ半導体」は「ＳｉＣ」である点。
　ｂ　相違点２
　本願発明においては「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とするのに対し，引用発明１においてはβ−Ｇａ２Ｏ３基板の主面について何らの開示もない点。
（９）相違点についての判断
　相違点２について検討すると，「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とする点について，引用発明２ないし７には開示も示唆もない。
　引用発明２ないし４は，そもそもβ−Ｇａ２Ｏ３基板を用いるものではなく，前提からして異なるものであり，β−Ｇａ２Ｏ３基板の主面について開示又は示唆の余地はない。
　引用発明５には，β−Ｇａ２Ｏ３基板の（１００）面を主面とすることが開示されているのみであり，（１００）面を主面として相純粋なβ-Ga2O3薄膜が得られたことが開示されているから，他の面を主面とすることは示唆されない。
　引用発明６にはβ-Ga2O3の透明性と，高い導電性を利用して応用することやβ-Ga2O3(100)面内のシリコンドナーの電子の状態について開示されているが，（１００）面以外のβ-Ga2O3基板の主面についての開示はない。
　引用発明７にはβ-Ga2O3について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで，β-Ga2O3基板の主面について開示は一切ない。
　そして，本願発明において「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とすることで，「ｎ型β−Ｇａ２Ｏ３基板上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させるときに，β−Ｇａ２Ｏ３系結晶の原料のｎ型β−Ｇａ２Ｏ３基板からの再蒸発を効果的に抑えることができる。」（本願明細書段落００１９）という格別の効果を奏するものである。
（１０）小括
　したがって，その余の相違点について検討するまでもなく，本願発明は，引用発明１及び２ないし７に基づいて，当業者が容易に発明をすることができたとはいえない。
２　引用発明２を主引用発明とする理由について
（１）引用文献１ないし７の記載
　引用文献１ないし７には，前記１（１）ないし（７）のとおり，それぞれ引用発明１ないし７が記載されていると認められる。
（２）本願発明と引用発明２との対比
　本願発明の「β−Ｇａ２Ｏ３」と引用発明２の「ＳｉＣ」とは「ワイドバンドギャップ半導体」という点で共通すると認められる。
　そして，本願発明と引用発明２とは，下記アの点で一致し，下記イの点で相違すると認められる。
　ア　一致点
「第１の導電型を有するワイドバンドギャップ半導体基板と，
　前記ワイドバンドギャップ半導体基板上に他の膜を介して形成されたワイドバンドギャップ半導体単結晶膜と，
　前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と，
　前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と，
　前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域と，
　第２のゲート絶縁膜に覆われて前記ワイドバンドギャップ半導体単結晶膜中に埋め込まれたゲート電極と，
　を含み，
　前記ゲート電極が前記第２のゲート絶縁膜に覆われてワイドバンドギャップ半導体単結晶膜中に埋め込まれている場合の前記ワイドバンドギャップ半導体単結晶膜は，前記第１の導電型と異なる第２の導電型を有する膜である，ワイドバンドギャップ半導体素子。」
　イ　相違点
　ａ　相違点１
　本願発明の「ワイドバンドギャップ半導体」は「β−Ｇａ２Ｏ３」であるのに対し，引用発明２の「ワイドバンドギャップ半導体」は「ＳｉＣ」である点。
　ｂ　相違点２
　本願発明の「コンタクト領域」は「前記β−Ｇａ２Ｏ３単結晶膜中に形成」されるのに対し，引用発明２の「ｎ＋ソース層」は「ｐベース層」の上にエピタキシャル成長される点。
　ｃ　相違点３
　本願発明においては「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とするのに対し，引用発明２においてはβ−Ｇａ２Ｏ３基板の主面について何らの開示もない点。
（３）相違点についての判断
　相違点３について検討すると，「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とする点について，引用発明１及び３ないし７には開示も示唆もない。
　引用発明１，３及び４は，そもそもβ−Ｇａ２Ｏ３基板を用いるものではなく，前提からして異なるものであり，β−Ｇａ２Ｏ３基板の主面について開示又は示唆の余地はない。
　引用発明５には，β−Ｇａ２Ｏ３基板の（１００）面を主面とすることが開示されているのみであり，（１００）面を主面として相純粋なβ-Ga2O3薄膜が得られたことが開示されているから，他の面を主面とすることは示唆されない。
　引用発明６にはβ-Ga2O3の透明性と，高い導電性を利用して応用することやβ-Ga2O3(100)面内のシリコンドナーの電子の状態について開示されているが，（１００）面以外のβ-Ga2O3基板の主面についての開示はない。
　引用発明７にはβ-Ga2O3について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで，β-Ga2O3基板の主面について開示は一切ない。
　そして，本願発明において「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とすることで，「ｎ型β−Ｇａ２Ｏ３基板上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させるときに，β−Ｇａ２Ｏ３系結晶の原料のｎ型β−Ｇａ２Ｏ３基板からの再蒸発を効果的に抑えることができる。」（本願明細書段落００１９）という格別の効果を奏するものである。
（４）小括
　したがって，その余の相違点について検討するまでもなく，本願発明は，引用発明２並びに１及び３ないし７に基づいて，当業者が容易に発明をすることができたとはいえない。
３　引用発明３を主引用発明とする理由について
（１）引用文献１ないし７の記載
　引用文献１ないし７には，前記１（１）ないし（７）のとおり，それぞれ引用発明１ないし７が記載されていると認められる。
（２）本願発明と引用発明３との対比
　本願発明の「β−Ｇａ２Ｏ３」と引用発明３の「炭化珪素半導体」とは「ワイドバンドギャップ半導体」という点で共通すると認められる。
　そして，本願発明と引用発明３とは，下記アの点で一致し，下記イの点で相違すると認められる。
　ア　一致点
「第１の導電型を有するワイドバンドギャップ半導体基板と，
　前記ワイドバンドギャップ半導体基板上に他の膜を介して形成されたワイドバンドギャップ半導体単結晶膜と，
　前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と，
　前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と，
　前記β−Ｇａ２Ｏ３単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域と，
　第２のゲート絶縁膜に覆われて前記ワイドバンドギャップ半導体単結晶膜中に埋め込まれたゲート電極と，
　を含み，
　前記ゲート電極が前記第２のゲート絶縁膜に覆われてワイドバンドギャップ半導体単結晶膜中に埋め込まれている場合の前記ワイドバンドギャップ半導体単結晶膜は，前記第１の導電型と異なる第２の導電型を有する膜である，ワイドバンドギャップ半導体素子。」
　イ　相違点
　ａ　相違点１
　本願発明の「ワイドバンドギャップ半導体」は「β−Ｇａ２Ｏ３」であるのに対し，引用発明３の「ワイドバンドギャップ半導体」は「炭化珪素」である点。
　ｂ　相違点２
　本願発明においては「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とするのに対し，引用発明３においてはβ−Ｇａ２Ｏ３基板の主面について何らの開示もない点。
（３）相違点についての判断
　相違点２について検討すると，「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とする点について，引用発明１，２及び４ないし７には開示も示唆もない。
　引用発明１，２及び４は，そもそもβ−Ｇａ２Ｏ３基板を用いるものではなく，前提からして異なるものであり，β−Ｇａ２Ｏ３基板の主面について開示又は示唆の余地はない。
　引用発明５には，β−Ｇａ２Ｏ３基板の（１００）面を主面とすることが開示されているのみであり，（１００）面を主面として相純粋なβ-Ga2O3薄膜が得られたことが開示されているから，他の面を主面とすることは示唆されない。
　引用発明６にはβ-Ga2O3の透明性と，高い導電性を利用して応用することやβ-Ga2O3(100)面内のシリコンドナーの電子の状態について開示されているが，（１００）面以外のβ-Ga2O3基板の主面についての開示はない。
　引用発明７にはβ-Ga2O3について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで，β-Ga2O3基板の主面について開示は一切ない。
　そして，本願発明において「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とすることで，「ｎ型β−Ｇａ２Ｏ３基板上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させるときに，β−Ｇａ２Ｏ３系結晶の原料のｎ型β−Ｇａ２Ｏ３基板からの再蒸発を効果的に抑えることができる。」（本願明細書段落００１９）という格別の効果を奏するものである。
（４）小括
　したがって，その余の相違点について検討するまでもなく，本願発明は，引用発明３並びに１，２及び４ないし７に基づいて，当業者が容易に発明をすることができたとはいえない。
４　引用発明４を主引用発明とする理由について
（１）引用文献１ないし７の記載
　引用文献１ないし７には，前記１（１）ないし（７）のとおり，それぞれ引用発明１ないし７が記載されていると認められる。
（２）本願発明と引用発明４との対比
　本願発明の「β−Ｇａ２Ｏ３」と引用発明２の「ＧａＮ」とは「ワイドバンドギャップ半導体」という点で共通すると認められる。
　そして，本願発明と引用発明４とは，下記アの点で一致し，下記イの点で相違すると認められる。
　ア　一致点
「第１の導電型を有するワイドバンドギャップ半導体基板と，
　前記ワイドバンドギャップ半導体基板上に他の膜を介して形成されたワイドバンドギャップ半導体単結晶膜と，
　前記ワイドバンドギャップ半導体単結晶膜上に形成されたソース電極と，
　前記ワイドバンドギャップ半導体基板の前記ワイドバンドギャップ半導体単結晶膜と反対側の面上に形成されたドレイン電極と，
　前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域と，
　第２のゲート絶縁膜に覆われて前記ワイドバンドギャップ半導体単結晶膜中に埋め込まれたゲート電極と，
　を含み，
　前記ゲート電極が前記第２のゲート絶縁膜に覆われてワイドバンドギャップ半導体単結晶膜中に埋め込まれている場合の前記ワイドバンドギャップ半導体単結晶膜は，前記第１の導電型と異なる第２の導電型を有する膜である，ワイドバンドギャップ半導体素子。」
　イ　相違点
　ａ　相違点１
　本願発明の「ワイドバンドギャップ半導体」は「β−Ｇａ２Ｏ３」であるのに対し，引用発明４の「ワイドバンドギャップ半導体」は「ＧａＮ」である点。
　ｂ　相違点２
　本願発明の「コンタクト領域」は「前記β−Ｇａ２Ｏ３単結晶膜中に形成」されるのに対し，引用発明４の「ｎ型層」は「ｐ型ボディ層」の上にエピタキシャル成長される点。
　ｃ　相違点３
　本願発明においては「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とするのに対し，引用発明４においてはβ−Ｇａ２Ｏ３基板の主面について何らの開示もない点。
（３）相違点についての判断
　相違点３について検討すると，「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とする点について，引用発明１ないし３及び５ないし７には開示も示唆もない。
　引用発明１ないし３は，そもそもβ−Ｇａ２Ｏ３基板を用いるものではなく，前提からして異なるものであり，β−Ｇａ２Ｏ３基板の主面について開示又は示唆の余地はない。
　引用発明５には，β−Ｇａ２Ｏ３基板の（１００）面を主面とすることが開示されているのみであり，（１００）面を主面として相純粋なβ-Ga2O3薄膜が得られたことが開示されているから，他の面を主面とすることは示唆されない。
　引用発明６にはβ-Ga2O3の透明性と，高い導電性を利用して応用することやβ-Ga2O3(100)面内のシリコンドナーの電子の状態について開示されているが，（１００）面以外のβ-Ga2O3基板の主面についての開示はない。
　引用発明７にはβ-Ga2O3について電界効果型トランジスターへの応用可能性が抽象的に開示されているのみで，β-Ga2O3基板の主面について開示は一切ない。
　そして，本願発明において「前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面」とすることで，「ｎ型β−Ｇａ２Ｏ３基板上にβ−Ｇａ２Ｏ３系結晶をエピタキシャル成長させるときに，β−Ｇａ２Ｏ３系結晶の原料のｎ型β−Ｇａ２Ｏ３基板からの再蒸発を効果的に抑えることができる。」（本願明細書段落００１９）という格別の効果を奏するものである。
（４）小括
　したがって，その余の相違点について検討するまでもなく，本願発明は，引用発明４並びに１ないし３及び５ないし７に基づいて，当業者が容易に発明をすることができたとはいえない。
５　請求項２ないし４について
　本願の請求項２ないし４に係る発明は，本願発明の発明特定事項をすべて含みさらに別の発明特定事項を付加したものに相当するから，本願発明が前記１ないし４のとおり，引用文献１ないし７に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない以上，請求項２ないし４に係る発明も同様の理由で，引用文献１ないし７に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
６　まとめ
　よって，原査定の理由によっては，本願を拒絶することはできない。
　
第５　当審拒絶理由について
１　当審拒絶理由の概要
　本件出願は，特許請求の範囲の記載が下記の点で不備のため，特許法第３６条第６項第１号に規定する要件を満たしていない。 
 　　　　　　　　　　　　　　　　　記 
 （１）請求項１に係る発明は，β−Ｇａ２Ｏ３単結晶膜上に形成されたゲート電極を含み，かつ，β−Ｇａ２Ｏ３単結晶膜は第２の導電型を含む又はドーパントを含まない膜である構成，或いは，β−Ｇａ２Ｏ３単結晶膜に形成された溝内に形成されたゲート電極を含み，かつ，β−Ｇａ２Ｏ３単結晶膜は第１の導電型のドーパントを含む膜である構成を有するが，そのような構成は本願の発明の詳細な説明には記載も示唆もされていない。 
 （２）請求項１には，発明の詳細な説明に記載された「ボディ領域」に相当する構成が記載されておらず，課題解決手段が反映されていない。 
 （３）請求項１を引用して記載した請求項２ないし４についても同様である。 
２　当審拒絶理由の判断
　平成２８年１０月１１日付け手続補正書によって，本願の特許請求の範囲は次のように補正（以下，「本件補正」という。）された。（下線は補正個所を示すものとして，当審で付加した。）
「【請求項１】
　第１の導電型を有するβ−Ｇａ２Ｏ３基板と，
　前記β−Ｇａ２Ｏ３基板上に直接または他の膜を介して形成されたβ−Ｇａ２Ｏ３単結晶膜と，
　前記β−Ｇａ２Ｏ３単結晶膜上に形成されたソース電極と，
　前記β−Ｇａ２Ｏ３基板の前記β−Ｇａ２Ｏ３単結晶膜と反対側の面上に形成されたドレイン電極と，
　前記β−Ｇａ２Ｏ３単結晶膜中に形成され，前記ソース電極が接続された，第１の濃度に制御された前記第１の導電型のドーパントを含み，前記第１の導電型を有するコンタクト領域と，
　前記β−Ｇａ２Ｏ３単結晶膜
上に第１の
，又は第２のゲート絶縁膜に覆われて前記β−Ｇａ
２
Ｏ
３
単結晶膜中に埋め込まれた
　を含み，
　前記β−Ｇａ２Ｏ３基板は，（１００）面から５０°以上９０°以下の角度だけ回転させた面を主面とし，
　
前記ゲート電極が前記β−Ｇａ
２
Ｏ
３
単結晶膜上に前記第１のゲート絶縁膜を介して形成されている場合の
であって，前記コンタクト領域を囲む前記第１の導電型と異なる第２の導電型又はｉ型（真性）のボディ領域を有し，
　前記ゲート電極が前記第２のゲート絶縁膜に覆われてβ−Ｇａ
２
Ｏ
３
単結晶膜中に埋め込まれている場合の前記β−Ｇａ
２
Ｏ
３
単結晶膜は，
　【請求項２】
　前記ソース電極は第１及び第２のソース電極を含み，
　前記ゲート電極は，前記β−Ｇａ２Ｏ３単結晶膜上の前記第１のソース電極と前記第２のソース電極との間の領域に前記
第１の
　前記β−Ｇａ２Ｏ３単結晶膜は前記第１の導電型を有し，
　前記コンタクト領域は，前記第１及び第２のソース電極がそれぞれ接続される第１及び第２のコンタクト領域を含み，
　
前記ボディ領域は，
む第
含む
　請求項１に記載のＧａ２Ｏ３系半導体素子。
　【請求項３】
　前記β−Ｇａ２Ｏ３単結晶膜は，前記β−Ｇａ２Ｏ３基板上に前記第１の導電型を有する他のβ−Ｇａ２Ｏ３単結晶膜を介して形成され，
　前記β−Ｇａ２Ｏ３単結晶膜は，前記第１の導電型と異なる第２の導電型を有するか，又はドーパントを含まず，
　前記ゲート電極は，
前記第２のゲート絶縁膜に覆われて前記β−Ｇａ
２
Ｏ
３
単結晶膜中に埋め込まれ，
　前記コンタクト領域は，前記ゲート電極の両側にそれぞれ位置する第１及び第２のコンタクト領域を含む，
　請求項１に記載のＧａ２Ｏ３系半導体素子。
　【請求項４】
　前記第１及び第２の導電型は，それぞれｎ型及びｐ型である，
　請求項１〜３のいずれか１項に記載のＧａ２Ｏ３系半導体素子。」
　本件補正により，請求項１ないし４の記載は発明の詳細な説明（本願明細書段落００１４−００２７，００５３−００５８，００６６−００７１）の記載と整合するものとなった。
　したがって，当審拒絶理由は解消した。
　
第６　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。