【事件の表示】
　特願２０１３−５４６８４３「表示パネル及び表示パネルの製造方法」拒絶査定不服審判事件〔平成２５年　６月　６日国際公開、ＷＯ２０１３／０８０２６１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、２０１１年１１月３０日を国際出願日とする出願であって、平成２７年３月２６日付けで拒絶理由が通知され、同年５月８日付けで意見書が提出されるとともに、同日付けで手続補正書が提出され、同年９月２８日付けで拒絶理由（最後）が通知され、同年１０月２８日付けで意見書が提出されるとともに、同日付けで手続補正書が提出されたが、平成２８年３月１６日付けで平成２７年１０月２８日付けの手続補正の補正の却下の決定がなされるとともに、同日付けで拒絶査定がなされた。
　本件は、これに対して、平成２８年５月１３日に拒絶査定に対する審判請求がなされ、同時に手続補正（以下「本件補正」という。）がなされたものである。
第２　本件補正についての補正の却下の決定
［補正の却下の決定の結論］
　本件補正を却下する。
［理由］
１　補正の内容
　本件補正により、本願の特許請求の範囲の請求項１は、本件補正前の（平成２７年５月８日付けの手続補正により補正された）特許請求の範囲の請求項１である、
「　【請求項１】
　基板と、
　前記基板上であって、ゲート電極、第１電極及び第２電極を有するボトムゲート型の薄膜トランジスタと、
　前記薄膜トランジスタの上に形成され、厚み方向に貫通するコンタクトホールを有する絶縁層と、
　前記絶縁層上に形成され、前記コンタクトホールを通じて前記第２電極と電気的に接続される画素電極と、
　前記コンタクトホールの上方、かつ、前記画素電極の上方に形成されるバンクと、
　前記バンクに規定される発光層と、
　前記コンタクトホールの下方に選択的に形成され、前記コンタクトホールの底面を底上げする高さ調整層と、
　を備える
　表示パネル。」
から、次のように補正されたものと認める。
「　【請求項１】
　基板と、
　前記基板上であって、ゲート電極、第１電極及び第２電極を有するボトムゲート型の薄膜トランジスタと、
　前記薄膜トランジスタの上に形成され、厚み方向に貫通するコンタクトホールを有する絶縁層と、
　前記絶縁層上に形成され、
かつ、
、厚みが前記コンタクトホールの深さよりも小さい
　前記コンタクトホールの上方、かつ、前記画素電極の上方に形成され
、少なくとも一部が前記コンタクトホール内に存在す
　前記バンクに
区画された複数の
　前記コンタクトホールの下方に選択的に形成され、前記コンタクトホールの底面を底上げする高さ調整層と、
　を備える
　表示パネル。」
（下線は、補正箇所である。）
２　補正の目的
　本件補正後の請求項１は、本件補正前の請求項１の、「画素電極」、「バンク」及び「発光層」の構成を限定する記載が追加されたものであるから、本件補正の請求項１についての補正は、特許請求の範囲の減縮を目的とするものである。
　そこで、本件補正後の請求項１に係る発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するか否か）について、以下に検討する。
３　本願補正発明
　本願補正発明は、本件補正後の請求項１に記載された事項（上記「１」で、本件補正後の請求項１として記載した事項）により特定されるものと認められる。
４　引用刊行物
（１）原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である、特開２００２−７２９６３号公報（以下「引用文献１」という。）には、以下の事項が記載されている。（下線は当審で付したものである。）
　
ア　「【０００１】
【発明の属する技術分野】本発明は、電極間に発光性材料を挟んだ素子（以下、発光素子という）を有する装置（以下、発光装置という）を含むモジュール（以下、発光モジュールという）に関する。特に発光性材料としてＥＬ（Electro Luminescence）が得られる化合物を用いた発光素子（以下、ＥＬ素子という）を有する発光モジュールに関する。なお、有機ＥＬディスプレイや有機発光ダイオード（ＯＬＥＤ：OrganicLight Emitting Diode）は本発明の発光装置に含まれる。
【０００２】また、本発明に用いることのできる発光性材料は、一重項励起もしくは三重項励起または両者の励起を経由して発光（燐光および／または蛍光）するすべての発光性材料を含む。」
イ　「【００３４】
【実施例】〔実施例１〕本実施例では、本発明の発光モジュールに含まれる発光装置の断面構造（但し封止前の状態）について説明する。なお、本実施例では同一の絶縁体上にセンサ部、画素部および画素部を駆動する駆動回路を有した発光装置の例（但し封止前の状態）を示す。なお、センサ部はリセットＴＦＴとそれに接続されたフォトダイオードを示し、駆動回路には基本単位となるＣＭＯＳ回路を示し、画素部には一つの画素を示す。
【００３５】図４において、４００は絶縁体（絶縁基板、絶縁膜もしくは絶縁膜を表面に有した基板を含む）であり、その上にはセンサ部、駆動回路および画素部が形成されている。センサ部にはリセットＴＦＴ４５１およびフォトダイオード４５２が設けられている。また、駆動回路にはＣＭＯＳ回路を構成するｎチャネル型ＴＦＴ４５３およびｐチャネル型ＴＦＴ４５４が設けられている。また、画素部にはスイッチングＴＦＴ４５５、電流制御ＴＦＴ４５６およびＥＬ素子４５７が設けられている。なお、各ＴＦＴは公知の如何なる構造のＴＦＴを用いても良い。
本実施例では、各ＴＦＴをすべてボトムゲート型ＴＦＴ（具体的には逆スタガ型ＴＦＴ）で形成する例を示す
【００３６】また、本実施例ではセンサ部の回路構成は図１（Ｂ）に示す構造となっており、画素部の回路構成は図１（Ｃ）に示す構造となっている。ただし、このような回路構成に限らず、３個以上のＴＦＴを用いても特に本発明の効果を妨げるものではない。
【００３７】ここで絶縁体４００上に形成された各ＴＦＴの構造について説明する。
ｎチャネル型ＴＦＴ４５３において、４０１はゲート電極、４０２はゲート絶縁膜、４０３はｎ型の半導体領域（以下、ｎ型領域という）からなるソース領域、４０４はｎ型領域からなるドレイン領域、４０５ａおよび４０５ｂはＬＤＤ（ライトドープドレイン）領域、４０６はチャネル形成領域、４０７チャネル保護膜、４０８は第１層間絶縁膜、４０９はソース配線、４１０はドレイン配線である。
【００３８】また、ｐチャネル型ＴＦＴ４５４において、４１１はゲート電極、４０２はゲート絶縁膜、４１２はｐ型の半導体領域（以下、ｐ型領域という）からなるソース領域、４１３はｐ型領域からなるドレイン領域、４１４はチャネル形成領域、４１５チャネル保護膜、４０８は第１層間絶縁膜、４１６はソース配線、４１０はドレイン配線である。このドレイン配線はｎチャネル型ＴＦＴ４５３と共通の配線となっている。
【００３９】また、リセットＴＦＴ４５１は基本的にはｎチャネル型ＴＦＴ４５３と同じ構造（ソース配線もしくはドレイン配線の構成が異なるだけ）であるので詳細な説明は省略する。なお、リセットＴＦＴ４５１はｐチャネル型ＴＦＴ４５４と同じ構造とすることも可能である。リセットＴＦＴ４５１の場合、ｎ型領域からなるドレイン領域４１７とｐ型領域４１８との間に非晶質半導体膜（典型的には非晶質珪素膜）４１９を設け、ＰＩＮ接合を有するフォトダイオード４５２が形成されている。なお、４２０はｐ型領域４１８に電圧を印加するための配線である。
【００４０】また、スイッチングＴＦＴ４５５は基本的にはｎチャネル型ＴＦＴ４５３と同じ構造であるので詳細な説明は省略する。なお、スイッチングＴＦＴ４５５はｐチャネル型ＴＦＴ４５４と同じ構造とすることも可能である。また、ソース領域およびドレイン領域の間に二つ以上のチャネル形成領域を有した構造（マルチゲート構造）とすることも可能である。
【００４１】また、電流制御ＴＦＴ４５６は基本的にはｐチャネル型ＴＦＴ４５４と同じ構造（ドレイン配線が画素電極４２３となるだけ）であるので詳細な説明は省略する。なお、電流制御ＴＦＴ４５６はｎチャネル型ＴＦＴ４５３と同じ構造とすることも可能である。
【００４２】そして、リセットＴＦＴ４５１、フォトダイオード４５２、ｎチャネル型ＴＦＴ４５３、ｐチャネル型ＴＦＴ４５４、スイッチングＴＦＴ４５５および
電流制御ＴＦＴ４５６を覆って第２層間絶縁膜（平坦化膜）４２１が設けられている。
【００４３】また、
第２層間絶縁膜４２１には電流制御ＴＦＴ４５６のドレイン領域４２２に到達するようにコンタクトホールが形成され、ドレイン領域４２２に接続された画素電極４２３が設けられている。
【００４４】次に、
４２４は画素電極４２３の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。
【００４５】次に、４２５はＥＬ層である。なお、本明細書中では発光層に対して正孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子注入層もしくは電子阻止層を組み合わせた積層体をＥＬ層と定義する。発光層は公知の如何なる材料を用いても良いし、発光層に公知のドーパント（代表的には蛍光色素）を添加しても良い。また、ドーパントとして、三重項励起を経由して発光する有機材料を用いると高い発光効率が得られるので好ましい。
【００４６】次に、４２６はＥＬ素子の陰極であり、仕事関数の小さい導電膜が用いられる。仕事関数の小さい導電膜としては、周期表の１族もしくは２族に属する元素を含む導電膜を用いれば良い。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。
【００４７】なお、画素電極（陽極）４２３、ＥＬ層４２５および陰極４２６からなる積層体４５７がＥＬ素子である。ＥＬ素子４５７で生成された発光は、絶縁体４００側（図中矢印の方向）へと放射される。また、本実施例のように電流制御ＴＦＴにｐチャネル型ＴＦＴを用いる場合、電流制御ＴＦＴのドレインにはＥＬ素子の陽極を接続することが好ましい。
【００４８】なお、陰極４２６を形成した後、ＥＬ素子４５７を完全に覆うようにして保護膜（パッシベーション膜）４２７を設けることは有効である。保護膜４２７としては、炭素膜、窒化珪素膜もしくは窒化酸化珪素膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。
【００４９】この際、カバレッジの良い膜を保護膜４２７として用いることが好ましく、炭素膜、特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層４２５の上方にも容易に成膜することができる。また、ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層４２５の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層４２５が酸化するといった問題を防止できる。」
ウ　「【００６４】〔実施例３〕本実施例では、実施例１とは異なる構造の発光装置（但し封止前の状態）の例を示す。なお、本実施例では実施例１と異なる部分について説明を行う。図４と同一の符号が付してある部分は実施例１の説明を参照すれば良い。
【００６５】図７において、
絶縁体４００上には
画素部が設けられている。
画素部にはスイッチングＴＦＴ７０５、電流制御ＴＦＴ７０６およびＥＬ素子７０７が含まれている。
【００６６】まず、本実施例では各ＴＦＴのソース配線もしくはドレイン配線がチャネル形成領域を覆うように設けられている点に特徴がある。本実施例の構造では、外部からの光がＴＦＴのチャネル形成領域に直接当たる方向から到達するため、その光を遮ることでリーク電流の増加を防ぐために図７のような形状としている。
【００６７】また、本実施例では
電流制御ＴＦＴ７０６としてｎチャネル型ＴＦＴを用いている。なお、電流制御ＴＦＴ７０６は基本的には図４に示したｎチャネル型ＴＦＴ４５３と同じ構造（ソース電極の形状が異なるだけ）であるので詳細な説明は省略する。
【００６８】また、本実施例では、フォトダイオード７０２の構造が実施例１と異なり、リセットＴＦＴ７０１のソースもしくはドレインとなる配線７１１、変換層７１２および透過側電極（光が透過する側の電極）７１３でフォトダイオードが形成され、透過側電極７１３には引出配線７１４が接続される。変換層７１２は実施例２の変換層６０４と同様の構成とすることができる。また、透過側電極７１３は酸化物導電膜を用いて形成すれば良い。
【００６９】画素部においては、この引出配線７１４と同一工程で画素電極７１５が形成される。画素電極７１５はＥＬ素子７０７の陰極として機能する電極であり、周期表の１族もしくは２族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。なお、本実施例のように電流制御ＴＦＴに陰極が接続される場合は電流制御ＴＦＴとしてｎチャネル型ＴＦＴを用いることが好ましい。
【００７０】
画素電極７１５が形成されたら絶縁膜（バンク）４２４を形成し、ＥＬ層７１６、酸化物導電膜からなる陽極７１７および保護膜７１８を形成し、図７の構造の発光装置（但し封止前の状態）が完成する。
【００７１】本実施例の断面構造を含む発光装置を用いることで、明るい環境においては視認性に優れ、暗い環境においては良好な視認性を確保しつつ消費電力の低い発光モジュールが得られる。なお、本実施例は図１および図２または図１および図３に示す構成と組み合わせて実施すれば良い。」
エ　「【図４】
【図７】
　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 」
オ　上記記載事項エの図４及び７において、上記記載事項イの段落【００４３】及び当業者の技術常識を参酌すれば、「第１層間絶縁膜４０８」には「ドレイン領域４０４」に到達するようにコンタクトホールが形成され、「ドレイン領域４０４」に接続された「ドレイン配線４１０」が設けられている構成が読み取れる。
カ　上記記載事項エの図７において、上記記載事項イの段落【００４２】、上記記載事項エの図４及び当業者の技術常識を参酌すれば、「電流制御ＴＦＴ７０６」を覆って「第２層間絶縁膜４２１」が設けられている構成が読み取れる。
キ　上記記載事項エの図７において、上記記載事項イの段落【００４３】〜【００４４】，【００７０】、上記記載事項エの図４及び当業者の技術常識を参酌すれば、「第２層間絶縁膜４２１」には「ドレイン配線４１０」に到達するようにコンタクトホールが形成され、「ドレイン配線４１０」に接続され、厚みがコンタクトホールの深さよりも小さい「画素電極４２３」が設けられていて、「絶縁膜（バンク）４２４」が「画素電極７１５」の端部を覆うように、また、コンタクトホールの上方にコンタクトホールを充填するように形成されている構成が読み取れる。
ク　上記記載事項エの図７から、「画素電極７１５」及び「絶縁膜（バンク）４２４」の上に「ＥＬ層７１６」が形成されている構成が読み取れる。
ケ　上記記載事項エの図７において、上記記載事項イの段落【００４２】〜【００４３】、上記記載事項エの図４及び当業者の技術常識を参酌すれば、「第２層間絶縁膜４２１」に形成されたコンタクトホールの下方に「ドレイン配線４１０」が、また、「ドレイン配線４１０」の下方に「ドレイン領域４０４」が配置されている構成が読み取れる。
　すると、上記引用文献１の記載事項及び該記載事項から読み取れる事項によれば、引用文献１には、以下の発明（以下「引用発明」という。）が記載されている。
「絶縁体４００上には画素部が設けられていて、画素部にはスイッチングＴＦＴ７０５、電流制御ＴＦＴ７０６およびＥＬ素子７０７が含まれており、
　電流制御ＴＦＴ７０６は、ゲート電極４０１、ゲート絶縁膜４０２、ｎ型の半導体領域（以下、ｎ型領域という）からなるソース領域４０３、ｎ型領域からなるドレイン領域４０４、ＬＤＤ（ライトドープドレイン）領域４０５ａおよび４０５ｂ、チャネル形成領域４０６、チャネル保護膜４０７、第１層間絶縁膜４０８、ソース配線４０９、ドレイン配線４１０を有するボトムゲート型ＴＦＴであって、かつ、第１層間絶縁膜４０８にはドレイン領域４０４に到達するようにコンタクトホールが形成され、ドレイン領域４０４に接続されたドレイン配線４１０が設けられており、
　電流制御ＴＦＴ７０６を覆って第２層間絶縁膜４２１が設けられていて、第２層間絶縁膜４２１にはドレイン配線４１０に到達するようにコンタクトホールが形成され、ドレイン配線４１０に接続され、厚みが該コンタクトホールの深さよりも小さい画素電極７１５が設けられていて、絶縁膜（バンク）４２４が画素電極７１５の端部を覆うように、また、該コンタクトホールの上方に該コンタクトホールを充填するように形成されており、
　画素電極７１５及び絶縁膜（バンク）４２４の上にＥＬ層７１６が形成されており、
　第２層間絶縁膜４２１に形成されたコンタクトホールの下方にドレイン配線４１０が、また、ドレイン配線４１０の下方にドレイン領域４０４が配置されている、
　発光装置。」
（２）原査定の拒絶の理由に引用され、本願の出願前に頒布された刊行物である、特開２００４−１２６５５４号公報（以下「引用文献２」という。）には、以下の事項が記載されている。（下線は当審で付したものである。）
ア　「【００３１】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。尚、本実施の形態では、電気光学パネルの一例として液晶パネルを用いて説明する。
【００３２】
（液晶パネルの第１実施形態）
液晶パネルの第１実施形態の構成について図１から図３に基づいて説明する。図１は、液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素を示した等価回路図である。図２は、液晶パネルを構成するＴＦＴアレイ基板上の隣接する複数の画素群を示した平面図であり、図３は図２におけるＡ−Ａ’間の断面図であり、画素のスイッチング素子としてのＴＦＴの構造を示している。図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３３】
まず、本実施の形態による液晶パネルの画像表示領域を構成するマトリクス状に形成された複数の画素は、図１に示すように、画素電極９ａｔｏ画素電極９ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号を供給するデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号はＳ１，Ｓ２，…，Ｓｎの順に線順次に供給しても構わないし、隣接する複数のデータ線６ａ同士に対してグループ毎に供給するようにしても良い。また、前記ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで走査線３１に走査信号をパルス的にＧ１，Ｇ２，…Ｇｍの順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線から供給される画像信号を所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号は対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集団の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネルからは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画
像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。これにより、保持特性は更に改善され、コントラスト比の高い液晶パネルが実現できる。尚、蓄積容量７０を形成する方法としては、容量を形成するための配線である容量線３ｂを設けても良いし、前段の走査線３ａとの間で容量を形成しても良いことは言うまでもない。
【００３４】
次に、液晶パネルの第１実施形態の構成について説明する。
【００３５】
第１実施形態によれば、液晶パネルの画像表示領域を構成する画素の平面レイアウトは図２に示すような構成を採る。すなわち、マトリクス状に設けられた複数の画素電極９ａと、Ｘ方向に複数配列されており各々がＹ方向に沿って延びるデータ線６ａと、Ｙ方向に複数配列されており各々がＸ方向に沿って延びる走査線３ａ設けられている。ここで、ＳＸ番目のデータ線６ａと走査線３ａの交差部にＴＦＴ３０を構成する半導体層１ａのチャネル領域１ａ’（図２　左上がり斜線部）を形成し、当該ＴＦＴ３０のソース領域はデータ線６ａ下においてコンタクトホール５により電気的に接続するようにする。また、半導体層１ａのドレイン領域は、隣り合うＳＸ＋１番目のデータ線６ａの直近まで延設され、画素に容量を付加するための第１蓄積容量電極１ｆを形成する。第１蓄積容量電極１ｆは容量線３ｂとの間で、ゲート絶縁膜を誘電体として蓄積容量を形成する。容量線３ｂは走査線３ａに沿ってＸ方向に画像表示領域の外側まで延設される。更に、自段のデータ線６ａ下にも同様に半導体層１ａのドレイン領域から延設して第１蓄積容量電極１ｆを形成するようにすれば、配線形成部という液晶パネルの非光透過領域において、効率良く蓄積容量を付加できるので、画素に書き込まれた電荷を保持するための能力が向上し、コントラスト比の高い液晶パネルが実現できる。尚、図２において、データ線６ａのＳＸ番目とＳＸ＋１番目の関係が逆になったとしても何ら問題はない。
【００３６】
ここで、走査線３ａと容量線３ｂの配線間に半導体層１ａのドレイン領域と画素電極９ａを接続するためのコンタクトホール８を設ける。これは、コンタクトホール８の段差形状により液晶のディスクリネーションが発生する領域を、隣り合う画素電極９ａ間で生じる横方向電界によるディスクリネーションと同じ領域に合わせ込むことにより、従来遮光せざるを得なかった領域に効果的にコンタクトホール８を設けることができる。また、
コンタクトホール８の直下には、図２の太線で囲まれた部分にエッチングストッパーとしてのポリシリコン膜やＷ（タングステン），Ｔｉ（チタン），Ｃｒ（クロム），Ｍｏ（モリブデン），Ｔａ（タンタル）といった高融点金属膜或いはその合金膜といった導電性の嵩上げ膜１３ａを設けても良い。これは、半導体層１ａのドレイン領域と画素電極９ａを電気的に接続するために設けられるコンタクトホール８をエッチング工程で開孔する際に、半導体層１ａを突き抜けても致命的な画素欠陥とならないようにするためであり、
イ　「【０１０７】
以上説明したように、本実施形態によれば、比較的簡単な構成を用いることにより、画素が微細化しても工程歩留まりや画素開口率の低下を招かない液晶パネル及び当該液晶パネルを備えた各種の電子機器を実現できる。また、
本実施の形態では、液晶パネルを用いて説明したがこれに限らず、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学パネルにも適用可能である。
ウ　「【図１】
【図２】
【図３】
　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 　 」
５　対比
（１）本願補正発明と引用発明との対比
ア　引用発明の「絶縁体４００」、「ゲート電極４０１」、「ソース配線４０９」、「ドレイン配線４１０」、「ボトムゲート型ＴＦＴであ」る「電流制御ＴＦＴ７０６」、「画素電極７１５」、「絶縁膜（バンク）４２４」、「ＥＬ層７１６」及び「発光装置」は、それぞれ、本願補正発明の「基板」、「ゲート電極」、「第１電極」、「第２電極」、「ボトムゲート型の薄膜トランジスタ」、「画素電極」、「バンク」、「発光層」及び「表示パネル」に相当する。
イ　引用発明の「絶縁体４００上には画素部が設けられていて、画素部には・・電流制御ＴＦＴ７０６・・が含まれており、
　電流制御ＴＦＴ７０６は、ゲート電極４０１、・・ソース配線４０９、ドレイン配線４１０を有するボトムゲート型ＴＦＴであ」る構成は、本願補正発明の
「基板と、
　前記基板上であって、ゲート電極、第１電極及び第２電極を有するボトムゲート型の薄膜トランジスタと、」「を備える」構成に相当する。
ウ　引用発明の「電流制御ＴＦＴ７０６を覆って」「設けられていて、」「ドレイン配線４１０に到達するようにコンタクトホールが形成され」た「第２層間絶縁膜４２１」は、本願補正発明の「前記薄膜トランジスタの上に形成され、厚み方向に貫通するコンタクトホールを有する絶縁層」に相当する。
　そして、引用発明の「第２層間絶縁膜４２１にはドレイン配線４１０に到達するようにコンタクトホールが形成され、ドレイン配線４１０に接続され、厚みが該コンタクトホールの深さよりも小さい画素電極７１５が設けられてい」る構成は、本願補正発明の「前記絶縁層上に形成され、かつ、前記コンタクトホールを通じて前記第２電極と電気的に接続され、厚みが前記コンタクトホールの深さよりも小さい画素電極と、」「を備える」構成に相当する。
エ　引用発明の「絶縁膜（バンク）４２４が画素電極７１５の端部を覆うように、また、該コンタクトホールの上方に該コンタクトホールを充填するように形成されて」いる構成は、本願補正発明の「前記コンタクトホールの上方、かつ、前記画素電極の上方に形成され、少なくとも一部が前記コンタクトホール内に存在するバンクと、」「を備える」構成に相当する。
オ　引用発明の「画素電極７１５及び絶縁膜（バンク）４２４の上にＥＬ層７１６が形成されて」いる構成と、本願補正発明の「前記バンクに区画された複数の発光層と、」「を備える」構成とは、「発光層と、」「を備える」構成で一致する。
（２）一致点
　してみると、両者は、
「基板と、
　前記基板上であって、ゲート電極、第１電極及び第２電極を有するボトムゲート型の薄膜トランジスタと、
　前記薄膜トランジスタの上に形成され、厚み方向に貫通するコンタクトホールを有する絶縁層と、
　前記絶縁層上に形成され、かつ、前記コンタクトホールを通じて前記第２電極と電気的に接続され、厚みが前記コンタクトホールの深さよりも小さい画素電極と、
　前記コンタクトホールの上方、かつ、前記画素電極の上方に形成され、少なくとも一部が前記コンタクトホール内に存在するバンクと、
　発光層と、
　を備える
　表示パネル。」
で一致し、次の各点で相違する。
（３）相違点
ア　本願補正発明は、「前記バンクに区画された複数の発光層と、」「を備える」のに対して、引用発明は、「画素電極７１５及び絶縁膜（バンク）４２４の上にＥＬ層７１６が形成されて」いる点。
イ　本願補正発明は、「前記コンタクトホールの下方に選択的に形成され、前記コンタクトホールの底面を底上げする高さ調整層と、を備える」のに対して、引用発明は、そのような層を備えない点。
６　判断
（１）相違点アについて
　発光層を有する表示装置において、バンクに区画された複数の発光層を有する構成は、特開２００１−３５６７１１号公報（特に、段落【００１５】，【００３３】〜【００３５】、図１，４（２）参照）、特開２００３−２２９２８３号公報（特に、段落【００２９】〜【００３１】、図３参照）に示されるように周知技術であるから、引用発明の「画素電極７１５及び絶縁膜（バンク）４２４の上にＥＬ層７１６が形成されて」いる構成に換えて、バンクに区画された複数の発光層を有する構成とすることは、当業者が容易になし得ることである。
（２）相違点イについて
　引用文献２（特に、段落【００３６】、図３参照）には、「半導体層１ａのドレイン領域と画素電極９ａを電気的に接続するために設けられるコンタクトホール８をエッチング工程で開孔する際に、半導体層１ａを突き抜けても致命的な画素欠陥とならないようにするため」に、「半導体層１ａ」の下方で、「コンタクトホール８の直下には、・・高融点金属膜或いはその合金膜といった導電性の嵩上げ膜１３ａを設け」ることが記載されている。
　また、「本実施の形態では、液晶パネルを用いて説明したがこれに限らず、エレクトロルミネッセンス、あるいはプラズマディスプレイ等の電気光学パネルにも適用可能である」（段落【０１０７】）と記載されるように、ＥＬパネルにも適用可能であることが示唆されている。
　すると、この引用文献２に記載された技術事項を参酌すれば、引用発明の「第１層間絶縁膜４０８にはドレイン領域４０４に到達するようにコンタクトホールが形成され、ドレイン領域４０４に接続されたドレイン配線４１０が設けられ」る構成においても、「コンタクトホール」をエッチングで開孔する際に、「ｎ型（の半導体）領域からなるドレイン領域４０４」を突き抜けて画素欠陥を生じるという課題が生じることは当業者が容易に想到し得ることであり、この課題を解決するために、引用文献２に記載された技術事項を適用して、「ドレイン領域４０４」の下方で、「コンタクトホール」の直下に嵩上げ膜を設けることは、当業者が容易になし得ることである。
　そして、引用発明において、「ドレイン領域４０４」の下方で、「コンタクトホール」の直下に嵩上げ膜を設けた構成は、「第２層間絶縁膜４２１に形成されたコンタクトホールの下方にドレイン配線４１０が、また、ドレイン配線４１０の下方にドレイン領域４０４が配置されている」構成であることから、「第２層間絶縁膜４２１に形成されたコンタクトホール」の底面が底上げされる構成となることは明らかである。
　よって、引用発明に、引用文献２に記載された技術事項を参酌して、相違点イに係る本願補正発明の発明特定事項を得ることは当業者が容易に想到し得ることである。
（３）効果について
　本願補正発明が奏し得るコンタクトホールの開口面積が小さくなるという効果は、引用発明、引用文献２に記載された技術事項及び周知技術から当業者が予測し得る範囲のものであって格別なものではない。
（４）結論
　以上のとおり、本願補正発明は、引用発明、引用文献２に記載された技術事項及び周知技術に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
７　小括
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項の規定により読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　本願発明について
１　本願発明
　本件補正は上記のとおり却下されたので、本願の特許請求の範囲の請求項１に係る発明（以下「本願発明」という。）は、平成２７年５月８日付けの手続補正により補正された特許請求の範囲の請求項１に記載された事項により特定されるとおりのものである。（上記「第２」「［理由］」「１」の本件補正前の請求項１の記載を参照。）
２　引用刊行物
　原査定の拒絶の理由に引用され、本願の出願前に頒布された引用文献１，２、それらの記載内容及び引用発明は、上記「第２」「［理由］」「４」に記載したとおりである。
３　対比
（１）本願発明と引用発明との対比
ア　引用発明の「絶縁体４００」、「ゲート電極４０１」、「ソース配線４０９」、「ドレイン配線４１０」、「ボトムゲート型ＴＦＴであ」る「電流制御ＴＦＴ７０６」、画素電極７１５」、「絶縁膜（バンク）４２４」、「ＥＬ層７１６」及び「発光装置」は、それぞれ、本願発明の「基板」、「ゲート電極」、「第１電極」、「第２電極」、「ボトムゲート型の薄膜トランジスタ」、「画素電極」、「バンク」、「発光層」及び「表示パネル」に相当する。
イ　引用発明の「絶縁体４００上には画素部が設けられていて、画素部には・・電流制御ＴＦＴ７０６・・が含まれており、
　電流制御ＴＦＴ７０６は、ゲート電極４０１、・・ソース配線４０９、ドレイン配線４１０を有するボトムゲート型ＴＦＴであ」る構成は、本願発明の
「基板と、
　前記基板上であって、ゲート電極、第１電極及び第２電極を有するボトムゲート型の薄膜トランジスタと、」「を備える」構成に相当する。
ウ　引用発明の「電流制御ＴＦＴ７０６を覆って」「設けられていて、」「ドレイン配線４１０に到達するようにコンタクトホールが形成され」た「第２層間絶縁膜４２１」は、本願発明の「前記薄膜トランジスタの上に形成され、厚み方向に貫通するコンタクトホールを有する絶縁層」に相当する。
　そして、引用発明の「第２層間絶縁膜４２１にはドレイン配線４１０に到達するようにコンタクトホールが形成され、ドレイン配線４１０に接続され、・・画素電極７１５が設けられてい」る構成は、本願発明の「前記絶縁層上に形成され、かつ、前記コンタクトホールを通じて前記第２電極と電気的に接続される画素電極と、」「を備える」構成に相当する。
エ　引用発明の「絶縁膜（バンク）４２４が画素電極７１５の端部を覆うように、また、該コンタクトホールの上方に・・形成されて」いる構成は、本願補正発明の「前記コンタクトホールの上方、かつ、前記画素電極の上方に形成されるバンクと、」「を備える」構成に相当する。
オ　引用発明の「画素電極７１５及び絶縁膜（バンク）４２４の上にＥＬ層７１６が形成されて」いる構成は、本願補正発明の「前記バンクに規定される発光層と、」「を備える」構成に相当する。
（２）一致点
　してみると、両者は、
「基板と、
　前記基板上であって、ゲート電極、第１電極及び第２電極を有するボトムゲート型の薄膜トランジスタと、
　前記薄膜トランジスタの上に形成され、厚み方向に貫通するコンタクトホールを有する絶縁層と、
　前記絶縁層上に形成され、かつ、前記コンタクトホールを通じて前記第２電極と電気的に接続される画素電極と、
　前記コンタクトホールの上方、かつ、前記画素電極の上方に形成されるバンクと、
　前記バンクに規定される発光層と、
　を備える
　表示パネル。」
で一致し、次の点で相違する。
（３）相違点
　本願発明は、「前記コンタクトホールの下方に選択的に形成され、前記コンタクトホールの底面を底上げする高さ調整層と、を備える」のに対して、引用発明は、そのような層を備えない点、すなわち、上記相違点イ（上記「第２」「［理由］」「５」「（３）」「イ」参照）で相違する。
４　判断
　上記相違点イについては、上記「第２」「［理由］」「６」「（２）」で検討したとおりである。
　すると、本願発明は、引用発明及び引用文献２に記載された技術事項に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
５　結論
　したがって、本願発明は、引用発明及び引用文献２に記載された技術事項に基いて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
第４　むすび
　以上のとおり、本願発明は、特許法第２９条第２項の規定により特許を受けることができないから、本願の他の請求項に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって結論のとおり審決する。