(57)【要約】  ＬＣフィルタを合わせるために少なくとも２つのインダクタ・バンク間で選択を行うディスクリート誘導性−容量性（ＬＣ）フィルタ。このフィルタは、１つまたは複数の周波数帯域を含む入力信号を受信する。制御信号は、処理のためにある周波数帯域を選択する。第１のインダクタ・バンクは、第１の周波数帯域をフィルタリングするように選択され、第２のインダクタ・バンクは、第２の周波数帯域をフィルタリングするように選択される。スイッチ回路は、入力信号を第１のインダクタ・バンクまたは第２のインダクタ・バンクに結合する。スイッチ回路は、第１の周波数帯域が選択された場合には、第１のインダクタ・バンクを選択し、第２の周波数帯域が選択された場合には、第２のインダクタ・バンクを選択する。スイッチ回路は、ＬＣフィルタのＱ係数を改善するために、第１および第２のインダクタ・バンクへの入力信号のスイッチングを電気的に個々に行う。本明細書は、ＭＯＳトランジスタを使用する容量性バンクの寄生容量を低減する回路および技術を開示している。さらに、本明細書は、入力信号の周波数に基づいて誘導性バンク上の結合係数を合わせるための回路および技術を開示している。【選択図】  図４
2007537612.tif 000002
【特許請求の範囲】
【請求項１】
波長可変ディスクリートＬＣフィルタであって、
処理のために複数の周波数を含む入力信号を受信するための入力と、
処理のために少なくとも１つの周波数帯域を選択するための情報を受信するための制御入力と、
第１の周波数帯域をフィルタリングするための第１のインダクタ・バンクと、
第２の周波数帯域をフィルタリングするための第２のインダクタ・バンクと、
スイッチ回路とを備え、該スイッチ回路が、スイッチング素子および分離素子を備え、前記入力信号を前記第１のインダクタ・バンクおよび前記第２のインダクタ・バンクに結合し、前記スイッチング素子が、直列抵抗、および前記ＬＣフィルタに対するＱ係数を高めるために、前記第１のインダクタ・バンクまたは前記第２のインダクタ・バンクから前記直列抵抗を分離するための前記分離素子を備え、前記第１の周波数帯域が選択された場合前記第１のインダクタ・バンクを選択するための前記スイッチ回路を備え、また前記第２の周波数帯域が選択された場合前記第２のインダクタ・バンクを選択するための前記スイッチ回路を備えた波長可変ディスクリートＬＣフィルタ。
【請求項２】
前記分離素子が増幅器を備える、請求項１に記載の波長可変ディスクリートＬＣフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスクリート・フィルタの分野に関し、特にコンデンサおよび／またはインダクタ・バンク・フィルタに関する。
【背景技術】
【０００２】
インダクタおよびコンデンサ・バンクは、多くの異なるタイプのディスクリート・フィルタを実施するように構成することができる。図１ａは、誘導性（Ｌ）バンクの一実施形態を示す。この実施形態の場合には、誘導性バンクは、５つのインダクタ（１１０、１０８、１０６、１０４および１０２）を含む。誘導性バンク１００は、５つのインダクタを含んでいるが、本発明の精神および範囲から逸脱することなしに任意の数のインダクタを使用することができる。インダクタの数および値は、フィルタの所望の周波数応答特性の関数である。誘導性バンク１００を形成するインダクタは並列に構成される。各インダクタは、図１ａに示すように、対応するスイッチを通してＬバンクに追加される。通常、スイッチは金属酸化膜半導体（「ＭＯＳ」）トランジスタにより実施される。
図１ｂは、容量性バンクの一実施形態を示す。この例の場合には、容量性バンク１２０は、５つのコンデンサ（１３０、１２８、１２６、１２４および１２２）を含む。異なる周波数応答を実施するために異なる数のコンデンサおよび異なる容量値を選択することができる。また、図１ｂに示すように、コンデンサ１２８、１２６、１２４および１２２は、各スイッチを通してＣバンクのために選択される。通常、これらのスイッチは、ＭＯＳトランジスタにより実施される。
各ＭＯＳスイッチング・トランジスタは、フィルタ応答内に抵抗成分を導入する。それ故、Ｃバンク内の選択された各コンデンサは、直列抵抗を増大する。直列抵抗の増大または並列抵抗の低減は、Ｑ係数を低減し、Ｑ係数が低減するとフィルタ・バンクの性能が劣化する。
【発明の開示】
【０００３】
それ故、寄生容量を低減し、Ｑ係数を増大することによりＬＣフィルタの特性および性能を改善することが望ましい。
ディスクリート誘導性−容量性（ＬＣ）フィルタは、１つまたは複数の周波数帯域にＬＣフィルタを合わせるために、少なくとも２つのインダクタ・バンク間で選択を行う。フィルタは処理のための入力信号を受信する。入力信号は、１つまたは複数の周波数帯域を含む。制御信号は、処理のためにある周波数帯域を選択する。少なくとも１つのインダクタを有する第１のインダクタ・バンクが、第１の周波数帯域をフィルタリングするために選択され、同様に少なくとも１つのインダクタを有する第２のインダクタ・バンクが、第２の周波数帯域をフィルタリングするために選択される。スイッチ回路は、入力信号を第１のインダクタ・バンクまたは第２のインダクタ・バンクに結合する。第１の周波数帯域を選択した場合には、スイッチ回路は第１のインダクタ・バンクを選択し、第２の周波数帯域を選択した場合には、スイッチ回路は第２のインダクタ・バンクを選択する。スイッチ回路は、ＬＣフィルタのＱ係数を改善するために、第１および第２のインダクタ・バンクへの入力信号のスイッチングを電気的に別々に行う。
【０００４】
（図面の簡単な説明）
図１Ａは、誘導性（Ｌ）バンクの一実施形態である。
図１Ｂは、容量性バンクの一実施形態である。
図２は、ＬＣフィルタを実施するための一実施形態のブロック図である。
図３は、増幅器の入力段の一実施形態である。
図４は、インダクタ・バンクを選択する増幅器の出力段の一実施形態である。
図５Ａは、電気的カップリング・コンデンサの一実施形態である。
図５Ｂは、コンデンサ・バンクの寄生容量を低減するための一実施形態である。
図６Ａは、例示としてのインダクタ・バンクである。
図６Ｂは、本発明の一実施形態により構成したインダクタ・バンクである。
図７は、例示としてのＬＣフィルタの周波数応答である。
図８は、例示としてのＬＣフィルタである。
【発明を実施するための最良の形態】
【０００５】
図２は、ＬＣフィルタを実施するための一実施形態のブロック図である。回路２００は、２つの信号経路、すなわち、第１の帯域（例えば、帯域Ｉ）用の信号経路、および第２の帯域（例えば、帯域ＩＩ、ＩＩＩ）用の信号経路を含む。１つの用途の場合には、回路２００は、テレビ・チューナ用のＬＣフィルタ・バンクを備える。テレビ・チューナの実施形態の場合には、「帯域Ｉ」用の信号経路は、５０〜２８５ＭＨｚの周波数範囲内の入力信号をフィルタリングし、「帯域ＩＩ、ＩＩＩ」用の信号経路は、２８５〜８８０ＭＨｚの周波数範囲内の入力信号をフィルタリングする。
第１の帯域用の信号経路は、インダクタ２０６および２０８を備える誘導性バンク（すなわちトランス）からなる。誘導性バンク（インダクタ２０６および２０８）は、無線周波（「ＲＦ」）入力２０２から入力信号を受信する。回路２００は、さらに、第１の信号経路内にコンデンサ・バンク２２０を含む。コンデンサ・バンク２２０は、第１の信号経路に選択的に結合している複数のコンデンサを備える。インダクタ２０６および２０８と一緒のコンデンサ・バンク２２０内のコンデンサの選択的結合は、第１の波長可変ＬＣフィルタを備える。コンデンサ・バンク２２０の出力は、増幅器（例えば、自動利得制御）２２６に入力される。
ＲＦ入力２０２も、入力周波数（例えば、帯域ＩＩ、ＩＩＩ）の第２のバンク用のコンデンサ２０４を通して第２の信号経路と結合している。第２の帯域用の第２の信号経路は、インダクタ２１０および２１２からなるインダクタ・バンクおよびコンデンサ・バンク２２２からなる。コンデンサ・バンク２２２は、第２の信号経路内の信号をフィルタリングするために選択的に結合している複数のコンデンサを備える。コンデンサ・バンク２２０のコンデンサおよびインダクタ２１０および２１２は、第２の信号経路用の第１の波長可変ＬＣフィルタを備える。コンデンサ・バンク２２０の出力は、ＡＧＣ増幅器２２６に入力される。
ＡＧＣ増幅器２２６は、第１の信号経路または第２の信号経路を増幅器２２６の出力に選択的に結合する。例えば、テレビ・チューナの実施形態の場合には、ＡＧＣ増幅器２２６は、テレビ・チューナが帯域Ｉ内のあるチャネルに合わせるように設定されている場合には、第１の信号経路を選択する。逆に、テレビ・チューナが帯域ＩＩ、ＩＩＩのチャネルに合わせるように設定されている場合には、ＡＧＣ増幅器２２６は第２の信号経路を選択する。図３および図４を説明しながら、ＡＧＣ増幅器２２６の一実施形態について以下にさらに詳細に説明する。
【０００６】
第１の信号経路の場合には、ＡＧＣ増幅器２２６の出力は、コンデンサ・バンク２２８に結合される。コンデンサ・バンク２２８の出力は、インダクタ・バンクに入力される。次に、インダクタ・バンクの出力は、コンデンサ・バンク２４０に入力される。この実施形態の場合には、インダクタ・バンクは、インダクタ２３４および２３６、および波長可変コンデンサ２３０および２３２を備える。コンデンサ・バンク２２０と同様に、コンデンサ・バンク２２８および２４０のコンデンサは、ＬＣフィルタを合わせるように選択される。第１の信号経路の出力は、バッファ２５４に入力される。
第２の信号経路の場合には、ＡＧＣ増幅器２２６の出力は、コンデンサ・バンク２４２に結合される。第１の信号経路と同様に、コンデンサ・バンク２４２の出力は、インダクタ・バンク（すなわち、インダクタ２４８、２５０および波長可変コンデンサ２３０および２４６）に入力される。インダクタ・バンクの出力は、コンデンサ・バンク２５２に入力される。コンデンサ・バンク２２８および２４０のコンデンサは、ＬＣフィルタを合わせるか、またはプログラミングするように選択される。第２の信号経路の出力も増幅器２５４に入力される。
図２の実施形態の場合には、インダクタは、ＬＣフィルタにインダクタンスを選択的に追加するために、インダクタと直列に結合しているスイッチ（例えば、ＭＯＳトランジスタ）を含んでいない。代わりに、入力信号（すなわち、処理のための信号）は、増幅器内で、信号経路（例えば、図２の実施形態の第１および第２の信号経路）間で切り替えられる。インダクタ・バンク内の直列抵抗を除去すると、ＬＣフィルタのＱ係数が改善される。第１および第２の信号経路間を切り替える増幅器は、抵抗をＭＯＳトランジスタから分離する。図２の実施形態は、入力および出力トランジスタ段でスイッチを分離しているが、本発明の精神および範囲から逸脱することなしに、電子スイッチの直列抵抗をインダクタから分離するための任意の構成を使用することができる。
図２のＬＣフィルタは、コイルの数を最小限度まで低減する。第１および第２の信号経路は、広い範囲の入力周波数をカバーするのに適している。例えば、図２の実施形態の場合には、第１および第２の信号経路両方に対して２つのコイルしか使用していない。このアーキテクチャは、テレビ信号のＵＨＦ／ＶＨＦ帯域を処理する際に使用することができる。
【０００７】
図３および図４は、それぞれ増幅器の入力段および出力段の一実施形態を示す。増幅器は、ある入力信号に対するインダクタ・バンクを効果的に選択するために信号経路間で切り替えを行う。通常、増幅器は、入力として、第１および第２の信号経路からの信号、および制御信号（帯域および帯域’）を受信する。第１の信号経路（例えば、帯域Ｉ用の信号経路）の場合には、トランジスタ３２８および３３２が選択された場合には、このトランジスタ段に対する出力を駆動する。第２の信号経路（例えば、帯域ＩＩ、ＩＩＩ用の信号経路）を選択した場合には、トランジスタ３１８および３２０は、このトランジスタ段に対する出力を駆動する。差動入力信号経路は、第１の信号経路に対して、コンデンサ３２６、３３０およびコンデンサ３１８を含む。第２の信号経路は、コンデンサ３１４および３１６への入力に対する差信号を受信する。
制御信号、帯域は、第１の信号経路に対するスイッチ３０４のスイッチングを制御し、第２の信号経路内のスイッチ３３８および３４０のスイッチングを制御する。制御信号、帯域’は、制御信号帯域から反対の値を有する。制御信号帯域’は、第１の信号経路の場合、スイッチ３０２のスイッチングを制御し、第２の信号経路内のスイッチ３２２および３２４のスイッチングを制御する。一実施形態の場合には、スイッチ（３０２、３０４、３２２、３２４、３３８および３４０）は、金属酸化膜半導体（ＭＯＳ）トランジスタを含む。動作中、第１の信号経路（例えば、帯域Ｉ）を選択するために、帯域は、低い論理レベルに設定され、帯域’は、高い論理レベルに設定される。これらの制御信号により、スイッチ３０２はオンになり、スイッチ３３８および３４０はオフになる。スイッチ３０２がオンになると、出力トランジスタ（３２８および３３２）にバイアスがかかり導通する。その結果、入力信号が、トランジスタ３２８および３３２を通して流れる。また、帯域上の低い論理レベルの信号は、スイッチ３０４をオフにし、帯域’上の高い論理レベルの信号はスイッチ３２２および３２４をオンにする。オンになった場合、スイッチ３２２および３２４は、トランジスタ３１８および３２０のベースをアースし、第２の信号経路への入力信号は、入力トランジスタ段（３００）の出力に流れない。
逆に、帯域が高い論理レベルに設定され、帯域’が低い論理レベルに設定された場合には、スイッチ３０２はオフになり、スイッチ３３８および３４０はオンになる。これらの制御信号により、トランジスタ３３２および３２８のベースのところの電圧レベルはアースされ、そのためトランジスタ３２８および３３２はオフになる。その結果、第１の信号経路からの入力信号は、入力トランジスタ段（３００）の出力に流れない。また、帯域上の高い論理レベルおよび帯域’上の低い論理レベルは、スイッチ３０４をオンにし、スイッチ３２２および３２４をオフにする。スイッチ３０４がオンになると、抵抗３０８および３０６のプルアップにより出力トランジスタ３１８および３２０にバイアスがかかり導通する。その結果、第２の信号経路への入力信号は、入力トランジスタ段（３００）の出力に送られる。このトランジスタ段の各出力ラインは、電流源３３４および３３６として、図３の電流バッファを含む。
【０００８】
図４は、インダクタ・バンク間で選択を行う増幅器の出力段の一実施形態である。増幅器は、トランジスタのスイッチングを分離し、そのためインダクタ・バンクへのトランジスタの直列抵抗を分離する。一実施形態の場合には、増幅器の出力段は、トランスコンダクタンス（ｇｍ）増幅器を備える。この実施形態の場合には、電圧を電流に変換するトランスコンダクタンス増幅器は、トランジスタ４１０、４１２、４１４、４１６、４１８および４２０および可変抵抗４２２および４２６および電流源４２８を備える。第１の信号経路（例えば、帯域Ｉ）を選択するために、帯域制御信号は、低い論理レベルに設定され、帯域’制御信号は高い論理レベルに設定される。高い論理レベルの帯域’制御信号は、トランジスタ４１０および４２０のベースを高い論理レベルにするために、トランジスタ４０４をオンにする。それ故、トランジスタ４１０および４２０は、帯域Ｉまたは第１の信号経路に対する出力を駆動する。また、帯域’上の高い論理レベルは、スイッチ４０６をオンにし、トランジスタ４１２および４１８のベースをアースする。その結果、トランジスタ４１２および４１８はオフになり、入力は第２の信号経路（帯域ＩＩ、ＩＩＩ）に流れない。
逆に、第２の信号経路（帯域ＩＩ、ＩＩＩ）を選択するために、帯域制御信号は、高い論理レベルに設定され、帯域’制御信号は、低い論理レベルに設定される。高い論理レベルの帯域’制御信号は、トランジスタ４０４をオンにし、トランジスタ４１０および４１２のベースを高い論理レベルにする。その結果、トランジスタ４１２および４１８は、第２の信号経路（帯域ＩＩ、ＩＩＩ）に対する出力を駆動する。また、帯域’上の低い論理レベルは、スイッチ４０８をオンにし、トランジスタ４１０および４２０のベースをアースし、トランジスタをオフにする（すなわち、入力は、出力への第１の信号経路（帯域Ｉ）に流れない）。
【０００９】
図５Ａは、電気的カップリング・コンデンサの一実施形態である。通常、１つまたは複数のコンデンサが、構成可能なコンデンサ・バンクを形成するために、複数のコンデンサを選択的に結合する。図５Ａの例示としての回路５００の場合には、コンデンサ５０２および５０６はスイッチ５０４を通して結合している。一実施形態の場合には、スイッチ５０４は、金属酸化膜半導体（ＭＯＳ）トランジスタを備える。制御信号（ＣＴ）は、コンデンサ５０２および５０６を電気的接続するためにスイッチ５０４をオンにする。
図５Ｂは、コンデンサ・バンクの寄生容量を低減するための一実施形態である。例示としてのコンデンサ・バンクは、ＭＯＳトランジスタ（例えば、ＮＭＯＳ）５１０により選択的に結合しているコンデンサ５０８および５１２を含む。寄生容量を最小限度まで低減するために、図５Ｂの回路は、トランジスタ５４０および５５０を含む。制御信号（ＣＴ）が、コンデンサ・バンクを構成する目的でコンデンサ（５０８および５１２）を選択するために使用される。制御信号（ＣＴ）が、抵抗５２０を通してトランジスタ５４０および５５０のゲート、およびトランジスタ５１０のゲートに入力される。オンになると、トランジスタ５４０は、抵抗５１４を通してノード５６０をアースする。図５Ｂに示すように、ノード５６０は、トランジスタ５１０とコンデンサ５０８との接続点に位置する。また、トランジスタ５５０は、ＣＴによりオンになった場合、ノード５７０を抵抗５３０を通してアースする。図５Ｂの回路は、２つのコンデンサを選択的に結合するために使用することができるが、この回路は、本発明の精神および範囲から逸脱することなしに、任意の数のコンデンサを選択的に結合するために二重にすることができる。
【００１０】
動作中、コンデンサ５０８および５１２を接続するために、ＣＴは高い論理レベルに設定される。ＣＴ上の高い論理レベルは、トランジスタ５１０をオンにし、コンデンサ５０８および５１２を結合する。また、ＣＴ上の高い論理レベルは、トランジスタ５４０をオンにし、トランジスタ５５０をオフにする。それ故、トランジスタ５４０は、それぞれ抵抗５１４および５３０を通して電圧をアース電位の方向に下げることにより、ノード５６０および５７０のところの電圧を下げる。この状態で（すなわち、トランジスタ５１０がオンになっている状態で）、ノード５６０および５７０のところの電圧が、トランジスタに適当なバイアスをかける。コンデンサ５０８および５１２を切り離すために、ＣＴ信号は低い論理レベルに設定される。その結果、トランジスタ５４０および５１０がオフになり、トランジスタ５５０がオンになる。トランジスタ５５０がオンになると、抵抗５１４および５３０に基づいてノード５６０および５７０のところの電圧が高くなり、トランジスタ５５０のところのバイアス電圧が高くなる。また、ＣＴ上の低い論理レベルは、トランジスタ５１０のゲートのところの電圧をアースする。トランジスタ５１０のゲート・ソース間の電圧が高くなると、結果として得られるソース（すなわち、ノード５７０）のところの電圧、およびゲートのところの電圧が、トランジスタ５１０のゲート・ソース接合容量を低減する。同様に、トランジスタ５１０のゲート・ドレイン間の電圧が高くなると、結果として得られるドレイン（すなわち、ノード５６０）のところの電圧およびゲートのところの電圧が、トランジスタ５１０のドレイン・ソース接合容量を低減する。それ故、この回路は、ＭＯＳトランジスタ上のドレイン・ゲート間およびゲート・ソース間接合からの寄生容量を最小限度に低減する。
【００１１】
一実施形態の場合には、誘導性バンクのフィルタ特性が改善される。より詳細に説明すると、フィルタの所望の特性に基づいてインダクタを横切るキャパシタンスを合わせることにより、誘導性バンクの帯域通過特性が改善される（例えば、キャパシタンスは、受信機の同調周波数に基づいてフィルタを調整するように選択される）。図６Ａは、例示としてのインダクタ・バンクである。図６Ａの回路６００に示すように、インダクタ６１０および６２０は並列になっている。インダクタ・バンク６００の応答の一部は、インダクタ６１０および６２０間の相互結合係数に基づいている。相互結合係数は、図６Ａの矢印および記号Ｍで示すラインで示す。
図６Ｂは、本発明の一実施形態により構成したインダクタ・バンクである。この実施形態の場合には、インダクタ・バンクは、インダクタ６４０および６５０を備える。さらに、インダクタ・バンク６３０は、可変コンデンサ６６０を備える。可変コンデンサ６６０は、導入されたキャパシタンスを変化させることができるように合わせることができる。可変コンデンサ６６０は、可変容量を生成することができる任意のタイプのデバイスを備えることができる。
通常、インダクタ・バンク（例えば、トランス）の結合係数は、インダクタ（例えば、図６Ｂの回路６３０内の可変コンデンサ６６０）を横切ってキャパシタンスを導入することにより制御される。このキャパシタンスは、ＬＣフィルタの同調周波数に基づいて選択される。対照的に、図６Ａの結合インダクタ・バンク６００は、インダクタの相互結合係数に基づいている。結合係数に合わせるキャパシタンスを選択することにより、可変ＬＣフィルタ特性を横切る帯域幅（すなわち、中心周波数）を一定にすることができる。
図７は、例示としてのＬＣフィルタの周波数応答を示す。命名のために、帯域通過応答は、中心周波数ｆｃ、ｆｃ１およびｆｃ２を特徴とする。図８は、例示としてのＬＣフィルタである。ＬＣフィルタ内での種々の関係を定義するために、下記の用語を使用する。
ＢＷ：帯域幅
ｋｃ：容量性結合
ｋ１：誘導性結合
Ｍ：相互インダクタンス
中心周波数ｆｃは、下式により定義することができる。
【００１２】
【数１】
2007537612.tif 000003
周波数ｆｃ１およびｆｃ２間の関係は、下式による応答の帯域幅に基づいている。
【００１３】
【数２】
2007537612.tif 000004
容量性結合係数は下式により表すことができる。
【００１４】
【数３】
2007537612.tif 000005
誘導性結合係数は、下式により表すことができる。
【００１５】
【数４】
2007537612.tif 000006
ここで、「Ｃ」および「Ｌ」は、図７のキャパシタンスおよびインダクタンスである。全結合係数は、容量性結合および誘導性結合の合計として表すことができる。
【００１６】
【数５】
2007537612.tif 000007
全結合係数は、下式のようにｆｃ１およびｆｃ２周波数の関数として表すことができる。
【００１７】
【数６】
2007537612.tif 000008
それ故、ＩＣフィルタの帯域通過応答の中心周波数範囲（すなわち、ｆｃ１からｆｃ２までの範囲）の一部は、容量性結合係数の値に基づいて合わせることができる。
特定の例示としての実施形態を参照しながら本発明を説明してきたが、当業者であれば、本発明の精神および範囲から逸脱することなしに、種々の修正および変更を行うことができることを理解することができるだろう。
【図面の簡単な説明】
【００１８】
【図１Ａ】誘導性（Ｌ）バンクの一実施形態である。
【図１Ｂ】容量性バンクの一実施形態である。
【図２】ＬＣフィルタを実施するための一実施形態のブロック図である。
【図３】増幅器の入力段の一実施形態である。
【図４】インダクタ・バンクを選択する増幅器の出力段の一実施形態である。
【図５Ａ】電気的カップリング・コンデンサの一実施形態である。
【図５Ｂ】コンデンサ・バンクの寄生容量を低減するための一実施形態である。
【図６Ａ】例示としてのインダクタ・バンクである。
【図６Ｂ】本発明の一実施形態により構成したインダクタ・バンクである。
【図７】例示としてのＬＣフィルタの周波数応答である。
【図８】例示としてのＬＣフィルタである。
【符号の説明】
【００１９】
１００  誘導性バンク
１０２、１０４、１０６、１０８、１１０  インダクタ
１２０  容量性バンク
１２２、１２４、１２６、１２８、１３０  コンデンサ
２００  回路    ２０２  入力
２０６，２０８  インダクタ    ２１０、２１２  インダクタ
２２０，２２２  コンデンサ・バンク
２２６  ＡＧＣ増幅器    ２２８  コンデンサ・バンク
２３０、２３２  波長可変コンデンサ    ２３４，２３６  インダクタ  
２４０、２４２  コンデンサ・バンク    ２４６  波長可変コンデンサ
２５２  コンデンサ・バンク    
３１８、３２０、３２８，３３２  トランジスタ
３１４，３１６，３２６，３３０  コンデンサ
【図１Ａ】
2007537612.tif 000009
【図１Ｂ】
2007537612.tif 000010
【図２】
2007537612.tif 000011
【図３】
2007537612.tif 000012
【図４】
2007537612.tif 000013
【図５Ａ】
2007537612.tif 000014
【図５Ｂ】
2007537612.tif 000015
【図６Ａ】
2007537612.tif 000016
【図６Ｂ】
2007537612.tif 000017
【図７】
2007537612.tif 000018
【図８】
2007537612.tif 000019
【手続補正書】
【提出日】平成17年7月11日(2005.7.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
波長可変ディスクリートＬＣフィルタであって、
処理のために複数の周波数を含む入力信号を受信するための入力と、
処理のために少なくとも１つの周波数帯域を選択するための情報を受信するための制御入力と、
第１の周波数帯域をフィルタリングするための第１のインダクタ・バンクと、
第２の周波数帯域をフィルタリングするための第２のインダクタ・バンクと、
スイッチ回路とを備え、該スイッチ回路が、スイッチング素子および分離素子を備え、前記入力信号を前記第１のインダクタ・バンクおよび前記第２のインダクタ・バンクに結合し、前記スイッチング素子が、直列抵抗、および前記ＬＣフィルタに対するＱ係数を高めるために、前記第１のインダクタ・バンクまたは前記第２のインダクタ・バンクから前記直列抵抗を分離するための前記分離素子を備え、前記第１の周波数帯域が選択された場合前記第１のインダクタ・バンクを選択するための前記スイッチ回路を備え、また前記第２の周波数帯域が選択された場合前記第２のインダクタ・バンクを選択するための前記スイッチ回路を備えた波長可変ディスクリートＬＣフィルタ。
【請求項２】
前記分離素子が増幅器を備える、請求項１に記載の波長可変ディスクリートＬＣフィルタ。
【請求項３】
前記増幅器が入力段および出力段を備える、請求項２に記載の波長可変ディスクリートＬＣフィルタ。
【請求項４】
前記出力段がトランスコンダクタンス増幅器を備える、請求項３に記載の波長可変ディスクリートＬＣフィルタ。
【請求項５】
前記増幅器が差動増幅器を備える、請求項２に記載の波長可変ディスクリートＬＣフィルタ。
【請求項６】
前記第１の周波数帯域がＶＨＦテレビ周波数帯域を含み、前記第２の周波数帯域がＵＨＦテレビ周波数帯域を含む、請求項１に記載の波長可変ディスクリートＬＣフィルタ。
【請求項７】
前記スイッチング素子が、金属酸化膜半導体（「ＭＯＳ」）トランジスタを備える、請求項１に記載の波長可変ディスクリートＬＣフィルタ。
【請求項８】
波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタであって、
処理のために入力信号を受信するための入力と、
前記入力信号をフィルタリングするためのインダクタ・バンクと、
前記入力信号をフィルタリングするための容量性バンクとを有し、該容量性バンクが、
複数のディスクリート・コンデンサと、
少なくとも２つのコンデンサを結合するための少なくとも１つのトランジスタであって、前記トランジスタの第１の側面が第１のコンデンサと一緒に第１のノードを形成していて、前記トランジスタの第２の側面が第２のコンデンサと一緒に第２のノードを形成している少なくとも１つのトランジスタと、
前記トランジスタを選択的に制御して前記コンデンサを電気的に結合するための制御入力と、
前記トランジスタを前記コンデンサに電気的に結合した場合に、前記第１のノードおよび前記第２のノードのところの寄生容量を低減するために前記第１のノードおよび前記第２のノードに結合している回路と
を有する波長可変ディスクリートＬＣフィルタ。
【請求項９】
前記回路が、前記トランジスタが前記コンデンサを電気的に結合した場合に、前記第１のノードのところの電圧を下げることにより前記第１のノードのところの寄生容量を低減し、前記トランジスタが前記コンデンサを電気的に結合した場合に、前記第２のノードのところの電圧を下げることにより、前記第２のノードのところの寄生容量を低減するための回路を備える、請求項８に記載の波長可変ディスクリートＬＣフィルタ。
【請求項１０】
前記トランジスタが金属酸化膜半導体（ＭＯＳ）トランジスタを備える、請求項８に記載の波長可変ディスクリートＬＣフィルタ。
【請求項１１】
前記ＭＯＳトランジスタがＮ−ＭＯＳトランジスタを備える、請求項１０に記載の波長可変ディスクリートＬＣフィルタ。
【請求項１２】
前記回路が、
第３のノードを前記第１のノードに結合している第１の抵抗と、
前記第３のノードを前記第２のノードに結合している第２の抵抗と、
ＮＭＯＳトランジスタとを備え、該ＮＭＯＳトランジスタが、前記ＮＭＯＳトランジスタのゲートのところで前記制御入力を受信するように結合し、前記ＭＯＳトランジスタのドレインのところで前記第３のノードに結合し、前記ＮＭＯＳトランジスタのソースのところでアースに結合し、前記ＮＭＯＳトランジスタが、オンになった場合、前記第１および前記第２の抵抗を通して、前記第１のノードおよび前記第２のノードをそれぞれアースすることにより、前記第１のノードおよび前記第２のノードのところの前記電圧を下げる、請求項８に記載の波長可変ディスクリートＬＣフィルタ。
【請求項１３】
ＰＭＯＳトランジスタのゲートのところで前記制御入力を受信するように結合し、前記ＰＭＯＳトランジスタのドレインのところで前記第３のノードに結合し、前記ＰＮＭＯＳトランジスタのソースのところでバイアス電圧に結合しているＰＭＯＳトランジスタをさらに備え、前記ＰＭＯＳトランジスタが、オンになった場合、前記第１の抵抗、前記第２の抵抗および前記バイアス電圧に基づいて、前記第１のノードおよび前記第２のノードのところの電圧を増大する、請求項１２に記載の波長可変ディスクリートＬＣフィルタ。
【請求項１４】
前記コンデンサが少なくとも３つのコンデンサを備え、
前記少なくとも１つのトランジスタが、第２のコンデンサを第３のコンデンサと結合するための第２のトランジスタを備え、前記第２のトランジスタの第１の側面が、前記第２のコンデンサと一緒に第３のノードを形成していて、前記トランジスタの第２の側面が、前記第３のコンデンサと一緒に第４のノードを形成し、
前記第２のトランジスタを選択的に制御して前記第２および第３のコンデンサを電気的に結合するための制御入力と、
前記第３のノードおよび前記第４のノードと結合していて、前記第２のトランジスタが前記コンデンサを電気的に結合した場合に、前記第３のノードおよび前記第４のノードのところの寄生容量を低減するための回路とを有する、請求項８に記載の波長可変ディスクリートＬＣフィルタ。
【請求項１５】
波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタであって、
フィルタリングのために入力信号を受信するためのインダクタ・バンクを備え、前記インダクタ・バンクが、
本質的に並列に構成されていて、フィルタリングのために入力信号を受信し、前記インダクタを横切って前記入力信号を誘導的に結合するための、ある周波数帯域を横切ってフィルタ応答を提供する誘導性フィルタ・バンクを形成するための複数のインダクタと、
前記誘導性フィルタ・バンクの前記フィルタ応答に対して、前記周波数帯域内の１つまたは複数の周波数に基づいて、前記誘導性フィルタ・バンクを横切って可変結合係数を生成するための少なくとも１つのデバイスとを有し、さらに、
前記入力信号をフィルタリングするために、複数のコンデンサを有する容量性バンクを備える波長可変ディスクリートＬＣフィルタ。
【請求項１６】
結合係数を生成するための前記デバイスが可変コンデンサを備える、請求項１５に記載の波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタ。
【請求項１７】
前記ＬＣフィルタ・バンクに対する前記フィルタ応答が帯域通過フィルタ応答を含む、請求項１５に記載の波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタ。
【請求項１８】
前記結合係数が誘導性結合係数を含む、請求項１５に記載の波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタ。
【請求項１９】
前記結合係数が容量性結合係数を含む、請求項１５に記載の波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタ。
【請求項２０】
フィルタリングのための前記１つまたは複数の周波数が、前記入力信号をフィルタリングするための周波数帯域幅を定めるｆｃ１周波数およびｆｃ２周波数を含む、請求項１５に記載の波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタ。
【請求項２１】
ｋで表される前記結合係数が下式：
【数６】
2007537612.tif 000020
の関係を有する、請求項２０に記載の波長可変ディスクリート誘導性−容量性（「ＬＣ」）フィルタ。
【国際調査報告】
2007537612.tif 000021
2007537612.tif 000022