(57)【要約】  電気的なパルスまたは電気的な過電圧に対して集積半導体回路を保護するための回路装置であって、第１の抵抗（Ｒ１；Ｒ１０）と１つの容量（Ｃ１；Ｃ１０）とから成るＲＣ素子を備え、該素子は２つの給電電位線路（ＶＳＳ，ＶＤＤ）の間に介挿されており、縦続接続されているインバータ（Ｉ１０〜Ｉ１２）から成るチェーンを備え、該チェーンは入力側が第１の抵抗（Ｒ１；Ｒ１０）と容量（Ｃ１；Ｃ１０）との接続点に接続されており、かつ保護トランジスタ（ＳＴ）を備え、該保護トランジスタは制御入力側がインバータチェーンの出力側に接続されておりかつ出力側が２つの給電電位線路（ＶＳＳ，ＶＤＤ）に接続されている形式の回路装置が提供される。
2007511901.tif 000002
【特許請求の範囲】
【請求項１】
電気的なパルスまたは電気的な過電圧に対して集積半導体回路を保護するための回路装置であって、
第１の抵抗（Ｒ１；Ｒ１０）と１つの容量（Ｃ１；Ｃ１０）とから成るＲＣ素子を備え、該素子は２つの給電電位線路（ＶＳＳ，ＶＤＤ）の間に介挿されており、
縦続接続されているインバータ（Ｉ１０〜Ｉ１２）から成るチェーンを備え、該チェーンは入力側が第１の抵抗（Ｒ１；Ｒ１０）と容量（Ｃ１；Ｃ１０）との接続点に接続されており、かつ
保護トランジスタ（ＳＴ）を備え、該保護トランジスタは制御入力側がインバータチェーンの出力側に接続されておりかつ出力側が２つの給電電位線路（ＶＳＳ，ＶＤＤ）に接続されている
形式の回路装置において、
インバータ（Ｉ１０〜Ｉ１２）の相互および保護トランジスタ（ＳＴ）との接続点はそれぞれ、抵抗（Ｒ１１，Ｒ１２，Ｒ１３）に接続されており、該抵抗はそれぞれの他方の接続端子が給電電位線路（ＶＳＳ，ＶＤＤ）の一方に接続されている
ことを特徴とする回路装置。
【請求項２】
抵抗は給電電位線路（ＶＳＳ，ＶＤＤ）のそれぞれの一方に交番的に接続されている
請求項１記載の回路装置。
【請求項３】
インバータチェーンの最後のインバータ（Ｉ１２）の入力側は抵抗の１つ（Ｒ１１）を介して一方の給電電位線路（ＶＤＤ）に接続されておりかつ最後のインバータ（Ｉ１２）の出力側は別の抵抗の１つ（Ｒ１２）を介して他方の給電電位線路（ＶＳＳ）および保護トランジスタ（ＳＴ）の制御入力側に接続されている
請求項１または２記載の回路装置。
【請求項４】
インバータはＣＭＯＳインバータ（Ｐ１１，Ｎ１１；Ｐ１２，Ｎ１２；Ｐ１３，Ｎ１３）として実現されている
請求項１から３までのいずれか１項記載の回路装置。
【請求項５】
抵抗は拡散抵抗として実現されている
請求項１から４までのいずれか１項記載の回路装置。
【請求項６】
第１の抵抗（Ｒ１０）は拡散抵抗である
請求項１から５までのいずれか１項記載の回路装置。
【請求項７】
容量（Ｃ１；Ｃ１０）は容量酸化物である
請求項１から６までのいずれか１項記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積半導体回路を電気的なパルスまたは電気的な過電圧から保護するための回路装置に関する。
【０００２】
この形式のパルスまたは過電圧は例えばいわゆる静電放電において発生する可能性がある（英語の表現：ＥＳＤ，Elektrostatic Discharge）。静電放電は集積された電子回路を損傷し、回路全体を破壊する可能性すらある。
【０００３】
非常に種々様々な用途に対するアクティブ保護回路は例えばオートモービル技術においてますます重要になっている。この場合この形式の回路をこれまで普通設定されていたレベルより著しく高いＥＳＤレベルに対しても設計することが要求される。アクティブ保護回路は大抵、ＥＳＤ信号の上昇によってトリガされる。その際単位時間当たりの電圧上昇が検出されかつドライブ回路を介して保護トランジスタが通し接続、つまり閉成される。
【０００４】
ＵＳ６４６５７６８号から、ｎチャネルＭＯＳトランジスタおよび寄生ｎｐｎバイポーラトランジスタを備えている集積回路技術におけるＥＳＤ保護手段が公知であり、ここでバイポーラトランジスタのコレクタ−エミッタ間はＮＭＯＳトランジスタに対して並列に接続されている。更にバイアススイッチング回路を備えているｐウェールが設けられている。この回路はＥＳＤパルスが生じるとトリガ作用する基板電流をトリガし、基板電流が寄生バイポーラ接合トランジスタを通し接続するので、スイッチング回路のＩ／Ｏ−Ｐｉｎに生じているＥＳＤ過電圧は高速に導出される。別個のＩ／Ｏ−ＰａｄをＥＳＤ作用から保護するだけではなく、給電線路それ自体を保護することが望まれることも多い。
【０００５】
ＵＳ５５５９６５９から、保護トランジスタをドライブする後置接続されているインバータチェーンをトリガするＲＣエレメントを有しているアクティブ保護回路装置が公知である。障害発生時、すなわち許容できないほど高い電圧が生じると、この過電圧は保護トランジスタを通ってアースに導出され、こうして後続の回路モジュールを高電圧に対して保護する。従ってトランジスタはアクティブにトリガされるアレスタと見なすことができる。
【０００６】
ＥＳＤ回路では種々の問題が発生する可能性がある。一方において、保護トランジスタがスイッチング回路の電圧の始動上昇時（パワーオン）にアクティブになることは望ましくない。このことは、ＥＳＤ回路の定数が適当に選定されている場合、例えば場合によって発生する、給電電圧の急峻な信号側縁に基づいてまたは給電線路上での電圧の上昇時間がＥＳＤパルスの上昇時間より十分には緩慢ではないという理由だけからも生じる可能性がある。その場合、アクティブ状態になった保護回路を再び遮断するために電圧上昇時間の期間に一層大きな電流が必要である。
【０００７】
スイッチング回路の電圧の加速上昇時（パワーアップ）のＥＳＤ回路の不都合な応答の場合に、こうしてアクティブになった保護トランジスタに基づいて不都合な仕方で給電電圧が落ち込むまたは少なくとも上昇時間が緩慢になることによって別の問題が生じる可能性がある。こうなると今度は保護トランジスタが高オーミック状態になりかつ完全に遮断されることになる。その結果生じる、給電電圧の急激な上昇により、容易に予測されるように、給電線路に振動または弛張効果が発生することになる。給電電圧の投入接続の際のこの不都合な特性は正常作動時にも電磁障害結合により引き起こされる可能性がある。振動または弛張効果は今度は集積回路の投入接続時間を長引かせることになる。それは不都合である。何故ならば、投入接続時間が短いということは製品仕様の重要な局面であり、従って販売競争に有利に働くことになるからである。振動または弛張効果は製品のＥＭＣ性能を低減することにもなる。
【０００８】
回路の作動中、「リップル」、すなわち給電電圧の短い障害はＥＳＤイベントと評価されかつ保護トランジスタが投入接続されるようになる可能性がある。これにより短時間、電流がＶＤＤ線路から保護トランジスタを通って流れ、このためにリップルがますます大きな障害を招来することになる。給電を外部でサポートしようという対処法はコストが高くつく。
【０００９】
更に、保護すべき回路の機能性を電磁適合性（ＥＭＶまたはＥＭＣ（Electromagnetic Compatibility）に基づいてテストする際にＥＭＣテスト信号を障害信号として使用するように設定することができる。保護回路装置がこの高速の障害信号にあまりに敏感に反応すると、保護回路がアクティブ状態になりかつ給電電圧の新たな上昇（パワー・オン・リセット）がトリガされることになる。このことはＥＭＣを誤って特徴づけた状態ということである。
【００１０】
本発明の課題は、従来より改善された応答特性を示すアクティブな保護回路を提供することである。
【００１１】
この課題は本発明により請求項１の特徴部分に記載の構成を有する本発明によって解決される。本発明の有利な実施形態および発展形態は従属請求項の対象である。
【００１２】
次に図２および図３に関連した実施例に基づいて本発明を詳細に説明する。
【００１３】
その際
図１は上に説明した従来技術の保護回路装置の回路を略示し、
図２は改善された特性を有している回路装置の回路を略示し、
図３はＣＭＯＳインバータを備えている図２の保護回路装置の回路を略示している。
【００１４】
同じまたは同作用をするエレメントには各図において同じ参照符号が付されている。
【００１５】
図１に示されているように公知のアクティブ保護回路１は給電電位を有する線路ＶＤＤおよび基準電位を有する線路ＶＳＳに接続されている。従ってＶＤＤとＶＳＳとの間に給電電圧がある。この保護回路に並列に一方において入力回路および／または保護すべき有効回路が接続されているが、これらは図示されていない。入力回路はＶＤＤに接続されている接続部（パッド）であってもよい。
【００１６】
抵抗Ｒ１は容量Ｃ１とともにＲＣ素子を形成している。有利には抵抗Ｒ１は拡散抵抗として実現されておりかつ容量Ｃ１は酸化物容量もしくはゲート酸化物容量として実現されている。
【００１７】
ＥＳＤパルスまたはＥＭＣ障害が発生すると、Ｒ１およびＣ１から成るＲＣ素子は直列に相次いで接続されているインバータＩ１，Ｉ２およびＩ３から成る後置接続されているインバータチェーンをトリガする。インバータは入力側に加わる信号を反転しかつこれをその出力側に用意する。Ｉ３の出力側は保護トランジスタＳＴの制御入力側に接続されてて、インバータが保護トランジスタをオンして線路ＶＤＤ上の障害信号を基準電位ＶＳＳに導出できるようになっている。その際インバータの数はとりわけ、保護トランジスタがＥＳＤパルスまたはＥＭＣ障害の発生時に通し接続されるように、保護トランジスタＳＴのチャネル型に合わせられている。保護トランジスタＳＴの設計は、それがＶＤＤに発生する障害信号を導出することができるような大きさに選定されている。
【００１８】
大まかな設計規則として次のことが成り立つ：保護回路１は、線路ＶＤＤ上の有効信号の最大上昇時間が、例えば投入接続過程の際の給電電圧の電圧上昇がＥＳＤまたはＥＭＣパルスの上昇時間より約１０００倍は緩慢であるように設計されなければならない。
【００１９】
図１の回路において冒頭に述べた、保護回路の不都合な投入接続または振動もしくは弛張効果の問題が発生すると、回路を図２に説明されかつ示されているように改善することができる。
【００２０】
図２に示されているように、保護回路装置１０は同様に入力側に抵抗Ｒ１０と容量Ｃ１０とから成るＲＣ素子を有している。両方のエレメントはＲ１およびＣ１と同様に拡散抵抗もしくは容量酸化物として実現されてよい。Ｒ１０およびＣ１０から成るＲＣ素子によってトリガされる、直列接続されているインバータＩ１０，Ｉ１１およびＩ１２から成るインバータチェーンは出力側においてリークトランジスタとしての保護トランジスタＳＴをドライブする。
【００２１】
本発明によれば目的に適うように設計されておりかつ上述したＥＳＤ保護回路、殊にインバータチェーンに介挿されているプルアップおよびプルダウン抵抗によって振動傾向および過度のＥＭＣ感度のような上述した問題を取り除くことができる。その際プルアップおよびプルダウン抵抗は給電電位および／または基準電位に接続されている。これにより、このように保護されるスイッチング回路の投入接続速度を給電電圧の上昇を考慮して高めることができる。
【００２２】
図２の具体的な実施例においてこのことは、抵抗Ｒ１１がＶＤＤとＩ１１およびＩ１２の接続点との間に介挿されていることを意味する。他方において抵抗Ｒ１２がＶＳＳとＩ１０およびＩ１１の接続点との間に介挿されており、一方抵抗Ｒ１３がＶＳＳとＩ１２およびＳＴのゲートの接続点との間に介挿されている。約１０ＭΩのＲ１０が選定されているとき、実施例においてＲ１１ないしＲ１３の抵抗値はそれぞれ約５ｋΩである。
【００２３】
図２に図示のように配置されているプルアップおよびプルダウン抵抗Ｒ１１，Ｒ１２およびＲ１３は図１の回路の上述の振動または弛緩傾向を著しく低減しかつ回路のＥＭＣ性能を著しく改善することが分かっている。このことは、回路１０の確実な作動のために、パワーオン時の電圧供給の上昇時間がＥＳＤパルスまたはＥＭＣ障害信号の上昇時間より約１００倍ほど緩慢である必要があるだけであることを意味している。図１の回路１に比べて、有効回路の投入接続の際のパワーオン有効信号の１０倍ほど迅速な上昇が許容されることになる。この改善によって同時に、製品の有効回路のデザインおよび仕様が改善される。
【００２４】
図３の特別な実施例によれば、インバータはそれぞれｐチャネルトランジスタおよびｎチャネルトランジスタを有するＣＭＯＳインバータとして実現されている。ｐチャネルトランジスタＰ１０はｎチャネルトランジスタＮ１０と一緒に第１のインバータを形成している。相応のことが、Ｐ１１およびＮ１１並びにＰ１２およびＮ１２から成るインバータにも当てはまる。抵抗Ｒ１１〜Ｒ１３は図２の場合と同様に、有利には拡散抵抗として実現されていてよい。
【００２５】
ＣＭＯＳインバータの投入接続は実質的に、それぞれのトランジスタ対のしきい値によって決定される。このしきい値はＣＭＯＳインバータでは典型的には、給電電圧の１／２にあり、従って比較的高い。これにより回路はリップルのような電圧変動に対しては不感である。逆に考えると、保護トランジスタを通し接続するためには顕著なリップル障害が必要である。
【００２６】
図３において保護トランジスタＳＴの寄生ドレイン−ゲート間容量ＣＤＧが示されている。この容量を介して障害は直接、ＳＴのゲートに結合される可能性がある。実施例の場合、典型的にはキロオームの値を有している抵抗Ｒ１３に並列に介挿されているトランジスタＮ１３が低オーミックな並列路を用意している。これが容量ＣＤＧを介して入力結合される、ＳＴのゲート上の障害をＶＳＳに導き、従って遮断されている状態にする。
【００２７】
抵抗Ｒ１１〜Ｒ１３が非線形の電圧−電流特性曲線を有している拡散抵抗として実現されている場合、抵抗が電流の上昇に伴って増加する。緩慢な障害およびＣＤＧを介するＳＴのゲートへの容量的な電流結合の場合、通し接続された状態において低オーミックである、Ｎ１２を通るトランジスタ分岐は電流の上昇に伴ってますます大きな影響力を持つようになり、障害抑圧を改善する。
【００２８】
緩慢な障害に対して、高速なＥＳＤ障害の場合はＣＤＧを介するＳＴのゲートへの入力結合に対して付加的に、障害成分が保護トランジスタＳＴのゲートに直接結合される可能性がある。その場合、Ｐ１２およびＮ１２から成るインバータが切り替わる前に、最初まだ低オーミックなトランジスタＮ１２がＳＴのゲートを安定化しかつＶＳＳに保持することはもはやできない。しかしこのことは好都合である。というのは、トランジスタＳＴがインバータを切り替えるドライブ回路のＥＳＤ検出によりアクティブになる以前に、該トランジスタＳＴはこの寄生の効果によってあたかもバイアスされているようになるからである。それ故に拡散抵抗の使用は保護回路の作用を加速しかつそれを付加的に改善する。
【００２９】
パワーオンの場合、図２および殊に図３の回路装置は、抵抗Ｒ１１〜Ｒ１３がインバータと共にパワーオンの開始から規定の「オフ」状態を用意し、これがトランジスタＳＴを遮断状態にさせるという利点を有している。公知の回路では規定されない状態によって生じる可能性がある、高速で切り替わるトランジスタＳＴによる振動をこれにより回避することができる。従って図３によれば、一層高速なパワーオンを行うことができしかも回路装置にとって用途が拡大されることになる。
【図面の簡単な説明】
【００３０】
【図１】従来技術の保護回路装置の回路略図
【図２】改善された特性を有している保護回路装置の回路略図
【図３】ＣＭＯＳインバータを備えている保護回路装置の回路略図
【図１】
2007511901.tif 000003
【図２】
2007511901.tif 000004
【図３】
2007511901.tif 000005