(57)【要約】  真空パッケージされた電気力学的マイクロミラー配列素子は、第１のパッケージ基板、第２のパッケージ基板、第１の表面層および第２の表面層を有する素子基板、で構成され、前記第１の表面層上には制御回路、及び前記第２の表面層上にはマイクロミラーが形成される。第１のパッケージ基板上に搭載された素子基板は、それら間を電気接続する。電気力学的マイクロミラー配列素子は、パッケージ基板によって形成された真空パッケージに封入される。真空パッケージされたマイクロミラー配列素子が、空間光変調器（ＳＬＭ）として使われることができる。真空パッケージされた配列素子を製造する方法も、開示される。この製造方法は、一般に、素子基板の第１の表面層上に制御回路を形成し、素子基板の第２の表面層上のマイクロミラーを形成し、この素子基板を、第１のパッケージ基板上にフリップチップ組み立て法でマウントし、第２のパッケージ基板を形成し、これらのパッケージ基板をガラスフリットを用いて封止する工程を含む。【選択図】図１２Ｂ
2007511790.tif 000002
【特許請求の範囲】
【請求項１】
素子基板と、第１のパッケージ基板と、第２のパッケージ基板とで構成され、
該素子基板は、第１の表面層および第２の表面層を有し、該第１の表面層には制御回路がそして該第２の表面層にはマイクロミラーの配列素子が配置され、該電気力学的マイクロミラー素子は、マイクロミラーと、該マイクロミラーを支持する少なくとも１つの支持構造と、該マイクロミラーを駆動する少なくとも１つのアドレス電極を有し、該制御回路と該少なくとも１つのアドレス電極とを接続する該素子基板上の第１の表面層に形成された複数の電気的導電経路線体が配置され、該制御回路に電気的に接続された該素子基板の第１の表面層には第１の複数の金属電極が配置されるよう構成され、
該第１のパッケージ基板は、第１の表面層と第２の表面層を有し、該第１の表面層上には第２の複数の金属電極が配置され、該素子基板の第１の複数の金属電極と該パッケージ基板の第２の複数の金属電極とが複数の半田球で電気的に接続され、そして、マウントされた構成を有し、
該第２のパッケージ基板は、該素子基板を囲むガラスフリット接着線で該第１のパッケージ基板の第１の表面層とで接着された構造を有し、該２つのパッケージ基板と該ガラスフリット接着線によって仕切られた排気領域が構成された、
真空パッケージされた電気力学的マイクロミラーの配列素子。
【請求項２】
ＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路から選ばれた制御回路を有する、請求項１記載の真空パッケージされた配列素子。
【請求項３】
シリコン−オン−絶縁物（ＳＯＩ）、シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイア、クォーツ、ＧａＡｓおよびＩｎＰから選ばれた素子基板を有する、請求項１記載の真空パッケージされた配列素子。
【請求項４】
前記制御回路と前記少なくとも１つのマイクロミラー部分のアドレス電極とを接続する少なくとも１つの電気的導電経路線体を有し、該電気的導電経路線体が前記素子基板を貫通しかつ該貫通部が金属で埋めたビアの形である、請求項１記載の真空パッケージされた配列素子。
【請求項５】
前記基板を貫通しかつ該貫通部が金属で埋めたビアの形である少なくとも１つの電気的導電経路線体を有する、請求項１記載の真空パッケージされた配列素子。
【請求項６】
前記第１の表面層および前記第２の表面層の間が絶縁層で構成された素子基板からなる、請求項１記載の真空パッケージされた配列素子。
【請求項７】
前記マイクロミラーが金属ミラーからなる、請求項１記載の真空パッケージされた配列素子。
【請求項８】
前記マイクロミラーの反射する面が凹凸のない本質的に平らである、請求項１記載の素子。
【請求項９】
前記素子基板の平面に入射する光伝播ベクトル方向に直角となる辺を有さない前記マイクロミラーで構成された、請求項１記載の真空パッケージされた配列素子。
【請求項１０】
前記マイクロミラーが多角形からなる、請求項９記載の真空パッケージされた配列素子。
【請求項１１】
前記多角形が長方形および六角形からなる、請求項１０記載の真空パッケージされた配列素子。
【請求項１２】
前記マイクロミラー支持構造を支持するために配列されたねじりヒンジと、前記基板上の該ねじりヒンジを支持する一対の支持構造からなる前記マイクロミラー部分を有する、請求項１記載の真空パッケージされた配列素子。
【請求項１３】
前記マイクロミラー部が、前記マイクロミラーの回転を制限する、少なくとも１つの停止部材を有する、請求項１記載の真空パッケージされた配列素子。
【請求項１４】
第１の停止部材は第１の方向での前記マイクロミラー回転を制限し、第２の停止部材は第２の方向での前記マイクロミラー回転を制限する、少なくとも１つの停止部材を有する、請求項１３記載の真空パッケージされた配列素子。
【請求項１５】
前記第１のパッケージ基板が電気的絶縁性である、請求項１記載の真空パッケージされた配列素子。
【請求項１６】
前記第１のパッケージ基板が、セラミック、ガラス、クォーツ、サファイア、プラスチック、誘電体コートされた半導体、誘電体コートされた金属の中から選ばれた、請求項１５記載の真空パッケージされた配列素子。
【請求項１７】
前記第２のパッケージ基板が電磁放射に透明である、請求項１記載の真空パッケージされた配列素子。
【請求項１８】
ガラス、クォーツ、サファイア、プラスチック、半導体の中から選ばれた第２のパッケージ基板からなる、請求項１７記載の真空パッケージされた配列素子。
【請求項１９】
前記半導体がシリコンである、請求項１８記載の真空パッケージされた配列素子。
【請求項２０】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合剤が、ガラスフリット、溶媒およびバインダで構成されている、請求項１記載の真空パッケージされた配列素子。
【請求項２１】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合材が、４００℃より低いガラス遷移温度のガラスフリットである、請求項１記載の真空パッケージされた配列素子。
【請求項２２】
前記ガラスフリット混合材が、３５０℃より低いガラス遷移温度のガラスフリットである、請求項２１記載の真空パッケージされた配列素子。
【請求項２３】
前記ガラスフリット混合材が、３００℃より低いガラス遷移温度のガラスフリットである、請求項２２記載の真空パッケージされた配列素子。
【請求項２４】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合材が、４５０℃より低い軟化温度のガラスフリットである、請求項１記載の真空パッケージされた配列素子。
【請求項２５】
前記ガラスフリット混合材が、４００℃より低い軟化温度のガラスフリットである、請求項２４記載の真空パッケージされた配列素子。
【請求項２６】
前記ガラスフリット混合材が、３５０℃より低い軟化温度のガラスフリットである、請求項２５記載の真空パッケージされた配列素子。
【請求項２７】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合材が、４５〜９０重量％のＰｂＯを含むガラスフリットから成る、請求項１記載の真空パッケージされた配列素子。
【請求項２８】
前記ガラスフリットによる接着線を形成するためのガラスフリット混合材が、ガラスフリットおよび前記ガラスフリットより高い融点を有する微粒子状の充填材料から成る、請求項１記載の真空パッケージされた配列素子。
【請求項２９】
排出管が前記パッケージ基板の間に配置された、請求項１記載の真空パッケージされた配列素子。
【請求項３０】
排出管が前記第１パッケージ基板の前記第２表面の開口部に封着された、請求項１記載の真空パッケージされた配列素子。
【請求項３１】
前記排気された領域の内部にゲッター材が配置された、請求項１記載の真空パッケージされた配列素子。
【請求項３２】
前記排気された領域は、第１の部分および第２の部分およびそれらの間を仕切る非封止バリアから成っていて、前記第１部分は、前記素子基板を含み、前記第２部分は、前記ゲッター材を含み、前記非封止バリアは、前記第１部分および前記第２部分間のガス拡散がなされる、請求項３１記載の真空パッケージされた配列素子。
【請求項３３】
前記排気された領域はほぼ１×１０−４トール（ほぼ１．３３×１０−２Ｐａ）より低い圧力からなる、請求項１記載の真空パッケージされた配列素子。
【請求項３４】
前記排気された領域はほぼ１×１０−６トール（ほぼ１．３３×１０−４Ｐａ）より低い圧力からなる、請求項３３記載の真空パッケージされた配列素子。
【請求項３５】
請求項１に記載の真空パッケージされた配列素子から成る空間光変調器（ＳＬＭ）。
【請求項３６】
前記素子基板の第１の表面層と第２の表面層を有する素子基板を提供する工程を有し、
該素子基板の該第１の表面層上に制御回路を形成する工程を有し、
該素子基板の該第２の表面層上に複数のマイクロミラー部を形成する工程を有し、
該複数のマイクロミラー部を形成する工程が、マイクロミラーを駆動するための複数のアドレス電極を形成する工程と、該マイクロミラーを支持するための複数の支持構造を形成する工程と、該支持構造によって支持される複数のマイクロミラーを形成する工程とで構成され、
前記少なくとも１つからなるアドレス電極に、前記制御回路を接続する、複数の電気経路線が前記素子基板に形成される工程を有し、
該制御回路と電気的に接続する、該素子基板の該第１の表面層に配置した、第１の複数の金属電極端子を形成する工程を有し、
第１の表面層および第２の表面層を有する、第１のパッケージ基板を提供する工程を有し、
該第１のパッケージ基板該第１の表面層上に、第２の複数の金属端子を形成する工程を有し、
複数の半田球を該複数の金属的端子のすべてに付着する工程を有し、
該第１の複数の金属的端子を該第２の複数の金属的端子に電気的に接続し、該素子基板を該第１のパッケージ基板にマウントする工程を有し、
第２のパッケージ基板を提供する工程を有し、
該素子基板を囲むガラスフリット接着線で封止することで、該第１のパッケージ基板の該第１の表面層に対して、該第２のパッケージ基板を付着させる工程（パッケージを密閉する工程）を有し、
該２つのパッケージ基板と該ガラスフリット接着線によって仕切られた領域を排気し、排気された領域を形成する工程（排気工程）を有する、
電気力学的マイクロミラー素子の配列素子の製造方法。
【請求項３７】
ＣＭＯＳ回路、ＮＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路から選択された回路を形成することからなる制御回路形成工程からなる、請求項３６記載の方法。
【請求項３８】
前記素子基板がシリコン−オン−絶縁物（ＳＯＩ）シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイア、クォーツ、ＧａＡｓ及びＩｎＰからなるグループから選択された素子基板を用いる、請求項３６記載の方法。
【請求項３９】
少なくとも１つの前記基板の貫通部を形成する工程と、少なくとも１つの貫通部を金属化する工程とで構成された、前記制御電極と前記少なくとも１つのアドレス電極を接続する、電気的導電経路線体を形成する工程を有する、請求項３６記載の方法。
【請求項４０】
前記素子基板として前記第１の表面層と前記第2の表面層の間に絶縁層が付加的に形成される工程を有する、請求項３６記載の電気力学的マイクロミラーの配列素子の製造方法。
【請求項４１】
マイクロミラーを形成する前記工程は、反射面に金属コーティングをする工程を有する、請求項３６記載の方法。
【請求項４２】
マイクロミラーを形成する前記工程は、反射面に多層誘電体コーティングをする工程を有する、請求項３６記載の方法。
【請求項４３】
マイクロミラー部を形成する前記工程は、除去材料の層に埋め込まれるように、マイクロミラー支持構造を複数形成する工程と、前記除去層および前記マイクロミラー支持構造の上部が実質的に平面であるように平坦化すること工程と、該平坦面上にマイクロミラー素材を付着す工程と、複数のマイクロミラーを形成するために、前記マイクロミラー素材をパターン化する工程と、そして、エッチング・プロセスによって前記の除去層を取り除く工程によりなる、請求項３６記載の方法。
【請求項４４】
前記除去層材がフォトレジスト高分子、シリコン酸化物、窒化シリコン、シリコン・オキシ窒化物およびアモルファスシリコンから選択された材料からなる、請求項３６記載の方法。
【請求項４５】
前記平坦化する工程はケミカルメカニカルポリシング（ＣＭＰ）プロセスからなる、請求項４４記載の方法。
【請求項４６】
前記マイクロミラーがその状態を偏向していない状態または偏向した状態のとき、該マイクロミラーの反射面の少なくとも1つの辺が前記素子基板の平面上の入射光線伝播ベクトル方向に対し６０度以上１２０度未満となるように、複数のマイクロミラーが各々のマイクロミラーにパターン化され、前記の少なくとも1つの辺が光吸収材料の層で覆う工程を有する、請求項３６記載の電気力学的マイクロミラーの配列素子の製造方法。
【請求項４７】
前記の各々のマイクロミラーが多角形であるようにパターン化された、請求項３６記載の方法。
【請求項４８】
前記多角形が長方形および六角形からなる選択された多角形である、請求項４７記載の電気力学的マイクロミラーの配列素子の製造方法。
【請求項４９】
前記の各々のマイクロミラーを支えるためのねじりヒンジを形成する工程は、ねじりヒンジを支えるための、複数の支持構造を形成すること、そして、複数のねじりヒンジを形成することからなる、請求項３６記載の方法。
【請求項５０】
前記の各々のマイクロミラーの回転を制限する少なくとも１つの停止部材を形成することからなる、請求項３６記載の方法。
【請求項５１】
少なくとも１つの停止部材を形成する前記工程が、第１の方向において、前記の各々のマイクロミラーの回転を制限する第１の停止部材を形成し、前記第１の方向とは反対方向において、前記の各々のマイクロミラーの回転を制限する、第２の停止部材を形成することからなる、請求項５０記載の方法。
【請求項５２】
前記第１のパッケージ基板が電気的絶縁性である、請求項３６記載の方法。
【請求項５３】
前記第１のパッケージ基板が、セラミック、ガラス、クォーツ、サファイア、プラスチック、誘電体コートされた半導体、誘電体コートされた金属の中から選ばれた、請求項５２記載の方法。
【請求項５４】
前記第２のパッケージ基板が電磁放射に透明である、請求項３６記載の方法。
【請求項５５】
ガラス、クォーツ、サファイア、プラスチック、半導体の中から選ばれた第２のパッケージ基板からなる、請求項５４記載の方法。
【請求項５６】
前記半導体がシリコンである、請求項５５記載の方法。
【請求項５７】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合剤が、ガラスフリット、溶媒およびバインダで構成されている、請求項３６記載の方法。
【請求項５８】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合材が、４００℃より低いガラス遷移温度のガラスフリットである、請求項３６記載の方法。
【請求項５９】
前記ガラスフリット混合材が、３５０℃より低いガラス遷移温度のガラスフリットである、請求項５８記載の方法。
【請求項６０】
前記ガラスフリット混合材が、３００℃より低いガラス遷移温度のガラスフリットである、請求項５９記載の方法。
【請求項６１】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合材が、４５０℃より低い軟化温度のガラスフリットである、請求項３６記載の方法。
【請求項６２】
前記ガラスフリット混合材が、４００℃より低い軟化温度のガラスフリットである、請求項６１記載の方法。
【請求項６３】
前記ガラスフリット混合材が、３５０℃より低い軟化温度のガラスフリットである、請求項６２記載の方法。
【請求項６４】
前記ガラスフリット接着線を形成するために使われるガラスフリット混合材が、４５〜９０重量％のＰｂＯを含むガラスフリットから成る、請求項３６記載の方法。
【請求項６５】
前記ガラスフリットによる接着線を形成するためのガラスフリット混合材が、ガラスフリットおよび前記ガラスフリットより高い融点を有する微粒子状の充填材料から成る、請求項３６記載の方法。
【請求項６６】
排出管を提供する工程と、
前記排出管の一部が、前記パッケージ基板およびガラスフリット接着線によって仕切られた領域の内部にあるように、前記排出管を配置する工程と、
該ガラスフリット接着線で該パッケージ基板を付着する工程と、
前記パッケージを密閉する工程の後、該排出管によって前記パッケージから排気する工程と、
前記排出管を封止する工程からなる、請求項３６記載の方法。
【請求項６７】
排出管を提供する工程と、
前記第１のパッケージ基板の前記第２の表面層にある開口部を前期排気管で封止する工程と、
前記パッケージを密閉する工程の後、該排出管によって前記パッケージから排気する工程と、
前記排出管を封止する工程からなる、請求項３６記載の方法。
【請求項６８】
ゲッター材を提供する工程と、
前記パッケージを封止する工程の前に、前記パッケージ基板およびガラスフリット接着線によって仕切られた領域の内部に、前記ゲッター材を配置する工程と、
前記排気工程の後、前記ゲッターを活性にする工程を付加的に含む、請求項３６記載の方法。
【請求項６９】
前記パッケージ基板およびガラスフリット接着線によって仕切られた領域の内部に、前記素子基板を含んでいる第１の領域を提供する工程と、
前記パッケージ基板およびガラスフリット接着線によって仕切られた領域内部に、第２の領域を提供する工程と、
前記第１の領域および前記第２の領域の間の非封止障壁を提供すること工程と、
ゲッター材を提供する工程と、
前記パッケージを封止する工程の前に前記第２の領域に前記ゲッター材を配置する工程と、
前記排出工程の後、前記ゲッターを活性にする工程を付加的に含む、請求項３６記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージされたマイクロミラー配列素子およびその製造方法に関する。この配列素子は、空間光変調器として用いられる。
【背景技術】
【０００２】
電気力学的マイクロミラー素子は、空間光変調器（ＳＬＭｓ）としての応用があり、相当な関心をもたれている。空間光変調器は、かなりの数のマイクロミラー素子の配列素子を必要とする。一般に、空間変調素子は６万から数百万までの素子の数を必要とする。近年なされた著しい進歩にもかかわらず、電気力学的マイクロミラー素子の性能と製造分野にはまだまだ改良が必要である。
【０００３】
従来技術の初期の実施例は、米国特許第4,592,628号において開示されている。米国特許第4,592,628号は、基板上の光反射素子の配列素子について述べている。各々の素子は、中空の柱とそれに取り付けられた偏向可能な多角形のミラーを備えている。各々のミラーは、偏向可能な片もち梁として作用する。ミラーは、陰極線管からの電子線によって偏向する。米国特許第4,592,628号の図４は、陰極線管の真空にされた内部に入れられたマイクロミラー素子を示している。
【０００４】
第１世代のテキサス・インスツルメンツ社（ＴＩ）素子は、米国特許第4,662,746号に記載されている。マイクロミラーは、１つもしくは２つのヒンジによって懸架されている。１つのヒンジによって懸架される場合、マイクロミラーは片もち梁のようにまがる。２つのヒンジによって懸架される場合、マイクロミラーはねじり梁のようにまがる。アドレス電極はマイクロミラーの下に位置し、そして、アドレス回路はアドレス電極と同じ基板上にある。
【０００５】
第２世代のＴＩ素子は、米国特許第5,583,688号に記載されている。第２世代のＴＩ素子は、ねじりヒンジが反射ミラーと異なるレベルにある。米国特許第5,583,688号でさらに詳細に記載されているように、ミラーはミラー支持柱によって支持されており、それはヨークによってねじりヒンジに取り付けられている。米国特許第5,583,688号において、ミラーは、ミラーとアドレス電極間の静電力によって駆動される。ミラーの辺がアドレス電極に接触しないように素子は設計されている。その代わりに、ヨークの辺はヨーク着陸地点に接触する。ＣＭＯＳ回路およびねじりヒンジがミラーの下に隠されるので、光学的有効比率は比較的高くなる。金属のパッドは、電気接続を行うために配列素子の少なくとも一つの外縁エッジに沿って配置される。
【０００６】
米国特許第4,662,746号および米国特許第5,583,688号に記載されているマイクロミラーは、ＣＭＯＳ回路の上に製作される。マイクロミラーの製作と関連する製造課題が、ＣＭＯＳ回路の上に製造することにあると思われる。この問題は、米国特許第5,216,537号で述べられている。この特許では、ＣＭＯＳチップの表面層が特定の人工製造物（すなわち、アルミニウム導線の端で酸化防止物におけるアルミニウム突起、ピンホール、非平坦面および急な側壁）を有することが述べられている。これらの課題に応答して、米国特許第5,216,537号は、エアギャップがＣＭＯＳチップおよびミラーアドレス電極面上の間で提供されるという改良された設計を開示している。この方法の更なる効果は、空気の低い誘電率のため、ＣＭＯＳおよびマイクロミラー間の寄生的な結合が減少するということである。
【０００７】
マイクロミラーの下にＣＭＯＳ回路を直接設置することは、また、感光性の課題の原因となる。米国特許第6,344,672号で述べられるように、ＣＭＯＳメモリ・セルが高強度光源環境において不安定であることが判明している。特許は、光生成されたキャリアがアドレス電極に達する前に再結合することができる、活発なコレクタ領域を提供した。
【０００８】
Reflectivity社（サニーヴェール（カリフォルニア））もまた、マイクロミラー素子を開発していることは知られている。米国特許第5,835,256号にて開示されているように、ＣＭＯＳおよびマイクロミラーを同じ基板に配置することと関連した前述の課題は、マイクロミラーおよびＣＭＯＳを異なる基板に配置することによって解決している。換言すれば、ヒンジおよびマイクロミラーは、マイクロミラーの光学的に反射する表面層が光学的に透明な基板とすぐ近くにあるように、光学的に透明な基板上に製作される。ミラーアドレス電極を含むアドレス回路は第２の基板（概してシリコン）に組み立てられ、２枚の基板はマイクロミラーおよびアドレス電極間の予め定められたギャップと共に結合される。
【０００９】
しかしながら、米国特許第5,835,256号の構造の問題点は、ミラーおよびミラーアドレス電極間のギャップを制御するのが困難であるということである。駆動力がこのすきまに非線形に依存しているので、同一の性能特性を得るために、全ての配列素子上に統一した隙間を形成することが必要であった。米国特許出願公開2003/0134449号において述べられるように、すきまを２回以上の調整することが製造プロセスにおいて必要であった。この種の調整は、製造プロセスをより複雑にするので、ミラーアドレス電極およびミラーが、同じ基板に配置されている設計することが、好ましい。
【００１０】
米国特許第6,538,800号は、除去層としてアモルファスシリコンを使う方法について述べている。アモルファスシリコンがＴｙｌａｎ炉の石英管の中で低圧ＣＶＤによって付着することができることを示されている。また、キセノン・ジフルオライド・エッチング・プロセスにより１００対１の選択性を有するアモルファスシリコンに選択エッチングができることが示されている。従って、アモルファスシリコンが、フォトレジスト、シリコン酸化物、窒化シリコンおよびシリコン・オキシ窒化物と同様に除去層としてうまく用いられることができる。
【００１１】
多くの場合、マイクロミラー素子のような微細電気力学的素子（ＭＥＭＳ素子）は真空に封じ込められる必要がある。マイクロミラー素子が真空にされた陰極線管に封じ込まれた前述の米国特許第4,592,628号の実施例がある。米国特許第6,479,320号は、ＭＥＭＳ素子（例えば赤外線ボロメータ、ジャイロおよび加速度計）の真空パッケージについて記載している。個々のチップをパッケージする代わりに、ウェーハー全体が、同時にパッケージされる。これは、次の工程によって達成される：
１）素子ウェーハー上にＭＥＭＳ素子を組み立てる。
２）素子ウェーハー上の各々の型の周辺で密封リングを形成する。ここで、密封リングはチタンの第１の層、パラジウムの第２の層および金の第３の層から成る半田が続く窒化シリコン（下にある導線を電気的に絶縁するため）の層から成る。
３）同様に、密封リングを蓋ウェーハーの上に形成する。
４）蓋ウェーハーおよびウェーハー素子は、各々が位置整合配置され真空排気される。
５）両ウェーハーが封止されるように熱せられる。
米国特許第6,479,320号は、ＭＥＭＳ素子を素子ウェーハーに配置し、蓋ウェーハーにウェーハー素子を真空封止している点で注目に値する。
【００１２】
好ましい封止方法として、非平坦面上に漏れのない封止ができるという理由からガラスフリット封止がある。ガラスフリット組成物は、よく知られている技術である。通常、ガラスフリット組成物は、ガラス粉、溶媒、バインダおよび任意の他の添加物から成る。適切なガラス粉は、ＰｂＯ、Ｂ２Ｏ３、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）その他を含む。アクリルはバインダとして用いられることができる。２枚の基板を封止する従来方法では、ガラスフリット組成物が一方または両方の基板上に所望の接着線上に皮膜される。ガラスフリット組成物を皮膜する方法は、ノズル・ディスペンサからの付着、スクリーン印刷、テープ貼り付け、成型、および押出がある。ガラスフリット組成物の調製は、接着線の所望の幅および厚みに、少なくとも部分的に依存する。
【００１３】
米国特許第6,583,079号は、５〜２０分の比較的短い硬化時間を有し、４１０から４３０℃の比較的低い温度で封止することのできるガラスフリット組成物を記載している。米国特許第6,583,079号によるガラス粉は２９６から３２１℃の間のガラス転移温度と、３３８から３９８℃の間の軟化温度を有している。ガラス粉は基本的に７５−９０％のＰｂＯ、７−２０％のＢ２Ｏ３、０−８％のＺｎＯ、０−５％のＳｉＯ２および０．１−８％のＡｌ２Ｏ３＋Ｆｅ２Ｏ３から成る。
【００１４】
米国特許第6,537,892号は、ＭＥＭＳ素子（例えば加速度計、センサおよびアクチュエータ）のためのガラスフリットを封止する方法を開示している。その方法は、ＭＥＭＳ素子を含む素子ウェーハーと蓋ウェーハー間の封止の形成に関する。ガラスフリット組成物を硬化させる好適な方法が記載されている。本発明には２つの重要な特徴がある。第１に、ガラスフリット組成物は２枚のウェーハーの間の一定の間隔を確立する特定の充填材料を含む。ここで、充填材料はガラスフリットより高い融点を有する。第２に、ウェーハーは、過剰なガラスフリット材に対応するための凹部領域を接着線に隣接して備えている。２番目の特徴は、接着線が高価格で高い品質の素子ウェーハーの上に形成されるときに、接着線の幅を制限することは重要である。
【００１５】
概して、排気管は基板の周辺部に配置され、そのため排気管は接着線を横切る。まず最初に、溶媒およびバインダの削除のための、第１の熱処理がされる。第１の熱処理の温度はおよそ１００から３００℃の範囲であってもよく、すなわちその温度はバインダおよび溶媒を気化させるのに十分であるが、ガラス粉を溶解させない温度である。基板は、整列配置され、接着線および排気管周辺で封止するため、ガラスフリットを溶解させるために加熱される。添加物は排気管から排出されて、排出終了後、排気管は封止される。別の方式では、排出パイプは、基板裏側の外側の面を利用してガラスフリットで封止される。この種の方法は、例えば、米国特許第6,407,501号に記載されており、それはプラズマ・ディスプレイ・パネル（ＰＤＰ）のための封止方法を記載している。
【００１６】
排気管を使用しない封止方法が、開示されている。排気管を用いない方法は、製造ステップを減らし、電子素子のため利用可能なスペースのより効果的利用を可能とする。米国特許第6,129,603号は、低温ガラスフリットを使用している電界放出ディスプレイのための封止方法を開示する。２００から２５０℃のガラス転移温度を有するガラスフリットは、２％〜４％のＱ−Ｐａｃ有機化合物とＮＥＧ（日本電気硝子社）製低温ガラスを混ぜ合わせることによって形成される。ガラスフリット組成物は１枚の基板上の接着線に沿って付着し、２枚の基板が接合される。接合は、真空オーブンにおいて真空にされ、それから、ガラスフリットを溶解させ封止を形成するために、３００℃まで加熱される。
【００１７】
排気管を使用しない電界放出ディスプレイのための他の封止方法は、米国特許第5,997,378号によって開示される。適したガラスフリットは、日本電気硝子社製のＬＳ−１０１４である。この方法では、ガラスフリット組成物は接着線に沿って付着する。さらに、ガラスフリットの圧縮可能な突出部が、接続線に沿って付着する。最適な実施例において、圧縮可能な突出部は、高さ約２５０ミクロン、間隔２５ｍｍである。圧縮可能な突出部間の空間は、ガスを排出する間、高いコンダクタンス排気路として動作する。ガスを排出する工程の後、ガラスフリットは高温工程で溶解され、封止がなされる。真空にされた室は２片のゲッター材（ＳＡＥＳ社製のＳＴ−７０７ゲッター片）を含み、ディスプレイの端に沿って配置される。加熱されるときに、金属粒子は金属箔に付着する。ゲッターは、ディスプレイが使用されているときも、密封された空間中で圧力を減少させるように機能する。ゲッターが３７５℃以上で活性化することが見出された。
【００１８】
マイクロミラーが塵、粒子、ガス、湿気および他の環境要因に影響されることは知られている。通常、マイクロミラー配列素子に対する電気接続は、ワイヤーボンディングによって行われている。マイクロミラーおよびアドレス回路が同じ基板上（例えば米国特許第4,662,746号および米国特許第5,583,688号）にある従来技術において、ワイヤーボンディングが基板の周辺部で形成される際、保護層をマイクロミラー配列の上に形成することは、望ましい。しかしながら、ワイヤーボンディングの後で保護層を取り除くことが可能でないため、隣接したマイクロミラーを保護しない状態でワイヤーボンディングがなされなければならない。
【００１９】
ＣＭＯＳおよびマイクロミラーが別々の基板上（例えば米国特許第5,835,256号）にあると、マイクロミラーは、ワイヤーボンディングする前に２枚の基板を封止することで保護されることができる。しかしながら、上記のように、ＣＭＯＳ回路およびマイクロミラーを分離板に配置することから起こる他の製造上の問題がある。
【００２０】
米国特許第6,507,082号では、ＣＭＯＳ回路とマイクロミラーが同じ基板の同じ側にあるという素子を、フリップチップ組立て方法が実現している。さらにまた、マイクロミラーは、フリップチップ組立ての間、保護層において保護されている。要約すると、米国特許第6,507,082号で概説される方法は、以下の通りである：
１）基板上にマイクロミラー配列素子およびアドレス回路を形成する；
２）マイクロミラー配列素子が保護され金属パッドが露出するように、保護層を基板の上に形成し、それをパターン化する；
３）金属的パッド上に半田球を付着する;
４）チップを単一化する;
５）セラミック基板の開口部にチップを入れフリップチップ組み立てをする;
６）ポリマーカプセルで半田接合間の空隙を充填する;
７）マイクロミラー配列素子から保護層を取り除く;そして、
８）パッケージ密閉のための基板に蓋をつける。
フリップチップ組み立てが用いられるという点で、この方法は改善しており、マイクロミラー配列素子は組み立てされる間保護されている。しかしながら、パッケージが密閉されるにもかかわらず、それが真空下でないという制限がある。チップおよびパッケージ間の接触領域がポリマーカプセルと半田球配列を含む点に留意する必要がある。この接触面は真空を維持することを目的としないため、内部を真空に保持することはこの特許は意図していない。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明は、従来技術のいくつかの限界を克服する、真空にパッケージされたマイクロミラー配列素子およびその製造方法を提供する。
【課題を解決するための手段】
【００２２】
本発明によれば、真空パッケージされた電気力学的マイクロミラー配列素子は、第１のパッケージ基板、第２のパッケージ基板、第１の表面層および第２の表面層を有する素子基板からなり、前記第１の表面層には制御回路が配置され、前記第２の表面層には複数のマイクロミラー素子が配置されている。真空パッケージされた配列素子は１次元（線形）か、２次元でもよくて、空間光変調器（ＳＬＭｓ）として使われることができる。素子基板は、それらの間の電気接続を有する第１のパッケージ基板上にある。マイクロミラー配列素子は、パッケージ基板によって真空状態で封入される。本発明によれば、真空パッケージされたマイクロミラー配列素子を製造する方法は、素子基板に第１の表面層および第２の表面層を製作すること、第１の表面層上には制御回路を製作し第２の表面層上にはマイクロミラーを製作すること、さらに、素子基板をフリップチップ組立てによって第１パッケージ基板に取り付けてガラスフリット封止によってパッケージ基板を封止すること、から一般的にはなる。好ましい実施例において、コントロール回路は、ＣＭＯＳ技術を使用して組み立てられる。他の好ましい例として、第１の表面層上の制御回路は、第２の表面層上のマイクロミラー製造中に、保護層によって保護されている。さらにもう一つの好ましい実施例において、素子基板は、シリコン−オン−絶縁物（ＳＯＩ）基板である。さらにもう一つの好ましい実施例として、第１のパッケージ基板はセラミックまたはガラスのような絶縁基板であり、第２のパッケージ基板は電磁放射に対して透明である。
【発明の効果】
【００２３】
本発明の第１の効果は、それが制御回路およびマイクロミラー間の改良された電気絶縁を提供するということである。本発明の第２の効果は、制御回路領域の改良された光学隔離を提供する。マイクロミラー配列素子が空間光変調器（ＳＬＭ）として使われ、第１の表面層（マイクロミラー側）が高強度の放射を浴びる時、これは特に効果がある。本発明の第３の効果は、制御回路の製造過程および、マイクロミラー配列素子の製造過程が各々実質的に分離されるため、それが改良された製造収率を提供するということである。その結果、付随して、製造歩留まりの改善、実使用における寿命期間で信頼性およびパフォーマンスを改善する。本発明のこれらの、そしてその他の効果は、以下の詳細な説明および請求項から明らかになる。
【発明を実施するための最良の形態】
【００２４】
本発明は電気力学的マイクロミラー素子およびこの種の素子の配列に関する。電気力学的マイクロミラー素子（１０５、１０６、１０７および１０８）を形成しているこれらのデータおよびアドレス線の各々の交差とともに、直角データ線（１０１および１０２）および水平アドレス線（１０３および１０４）から成る配列１００を、図１において図式的に示す。各々のマイクロミラー素子は、マイクロミラー（１０９、１１０、１１１および１１２）、アドレス電極（１１３、１１４、１１５および１１６）およびＮＭＯＳトランジスタ（１１７、１１８、１１９および１２０）を備えている。他のマイクロミラーがそれらの非偏向の状態にある一方で、マイクロミラー１０９は偏向した状態にあることを示す。マイクロミラーをアドレスすることが可能な方法は、以下の通りである。マイクロミラー（１０９、１１０、１１１および１１２）は接地点に電気的に接続している。マイクロミラーの偏向はマイクロミラーおよびそのアドレス電極間のバイアス電圧で決定される。所望のバイアス電圧は直角データ・ライン（１０１および１０２）の電圧によってセットされる。ＮＭＯＳトランジスタはアドレス線（１０３および１０４）上へ低―高―低のパルスを送ることによってオン状態にされる。その結果、バイアス電圧がマイクロミラーおよびアドレス電極の間に加えられる。
【００２５】
配列１００（図１）は４個のマイクロミラー素子から成るっているが、実際の配列素子は約６０,０００個を超えるマイクロミラー素子から成り、空間光変調器（ＳＬＭ）として使われる。さらに、図１が２次元の配列に配置されている複数のマイクロミラー素子を示す一方、１次元の（線形）配列も可能である。
【００２６】
図１で示す回路は、以下のもので構成される：
１）マイクロミラー、
２）マイクロミラーアドレス電極、および
３）制御回路。
図１の特定のケースにおいて、制御回路は直角データ線（１０１および１０２）、水平アドレス線（１０３および１０４）、ＮＭＯＳトランジスタ（１１７、１１８、１１９および１２０）およびそれらを結ぶ電気接続から成り、制御回路は、マイクロミラーおよびそのアドレス電極間のバイアス電圧の加圧を制御するために提供される回路としての手段である。図１に示すように、制御回路は、ＮＭＯＳトランジスタからできている。しかしながら、制御回路はＣＭＯＳ回路、ＰＭＯＳ回路、バイポーラートランジスタ回路、ＢｉＣＭＯＳ回路、ＤＭＯＳ回路、ＨＥＭＴ回路、アモルファスシリコン薄膜トランジスタ回路、ポリシリコン薄膜トランジスタ回路、ＳｉＧｅトランジスタ回路、ＳｉＣトランジスタ回路、ＧａＮトランジスタ回路、ＧａＡｓトランジスタ回路、ＩｎＰトランジスタ回路、ＣｄＳｅトランジスタ回路、有機トランジスタ回路および共役高分子トランジスタ回路を含む他方式の回路でもよいことを理解しなければならない。
【００２７】
本発明のいくつかの重要な概念は、図２において図式的に図示される。素子基板２０１は、底面に制御回路２０２が製作される。マイクロミラー２０３およびアドレス電極２０４および２０５は、基板２０１の上面に製作される。説明を簡単にするため、マイクロミラー２０３支持用の支持構造は示されていない。アドレス電極（２０３および２０４）および制御回路２０２間の電気接続は、電気経路線２０６および２０７によって結ばれる。電気経路線２０６および２０７は、貫通孔の中を金属で埋めた素子基板２０１のビアの形であってもよい。素子基板は、シリコン−オン−絶縁物（ＳＯＩ）、シリコン、多結晶シリコン、ガラス、プラスチック、セラミック、ゲルマニウム、ＳｉＧｅ、ＳｉＣ、サファイア、クォーツ、ＧａＡｓおよびＩｎＰの中から選ばれることができる。一般に、素子基板の選択は、制御回路技術の選択と整合していなければならない。例えば、シリコン−オン−絶縁物基板はＣＭＯＳ回路に適しており、ガラス製基板はアモルファスシリコン薄膜トランジスタ回路に適している。
【００２８】
図１に関して述べられるように、マイクロミラー素子は制御回路、マイクロミラーおよびアドレス電極から成る。図３Ａは、本発明の第1の実施例に従う、マイクロミラー素子３００の一部の概略平面図である。マイクロミラー３０１は、その反射する側が読者側に面している。マイクロミラー３０１の反射する側は、凹凸のない実質的に平面である。マイクロミラー３０１は、ねじりヒンジ３０２によって支持される。マイクロミラー部３００が空間光変調器（空間光変調器）の配列に配置されている場合には、矢印３０３は素子基板平面上の入射光線伝播を示す。マイクロミラー３０１は４つの辺を有するが、どの辺も光伝播方向の矢印３０３に対して直角でない点に注意する。図３Ｂは、ねじれヒンジ３０２からａ−ｂ線に沿った概略断面図である。マイクロミラー３０１およびねじりヒンジ３０２は支持構造３０４および３０５によって支持される。そして、それは素子基板３０６に配置されている。マイクロミラーがねじりによって偏向するので、マイクロミラーの回転軸線は矢印３０３に対してほぼ直角である。
【００２９】
図４Ａは、本発明の第２の実施例に従う一部のマイクロミラー素子４００の概略平面図である。マイクロミラー４０１の反射面は、読者の方に面している。マイクロミラー４０１の反射側は、凹凸のない実質的に平面である。マイクロミラー素子４０１は、梁４０２で支えられている。マイクロミラー素子４００が空間光変調器（空間光変調器）として配置され、矢印４０３は素子基板平面上の入射光線伝播方向を示す。そのマイクロミラー４０１が４つの辺を備えているが、どの辺も矢印４０３に対して直角でない点に注意する。図４Ｂは、梁４０２から線ｃ−ｄに沿った概略断面図である。梁４０２は支持構造４０４で支えられていて、それは素子基板４０６に配置されている。マイクロミラー３０１（図３Ａおよび３Ｂ）とは対照的に、マイクロミラー４０１の回転軸線は、矢印４０３とほぼ平行である。
【００３０】
図５Ａは、本発明の第３の実施例によるマイクロミラー素子５００の一部の概略平面図である。マイクロミラー５０１の反射面は、読者に面している。マイクロミラー５０１の反射する側は、凹凸のない実質的に平面である。マイクロミラー素子５００が空間光変調器（空間光変調器）方向の配列に配置されている場合には、矢印５０３は素子基板平面上の入射光線伝播方向を示す。図５Ｂは、線ｅ−ｆに沿った概略断面図である。マイクロミラー５０１は支持構造５０４によって支持され、それは素子基板５０６に配置されている。マイクロミラー５０１の回転軸線は矢印５０３とほぼ平行である。
【００３１】
マイクロミラー素子４００（図４Ａおよび４Ｂ）とマイクロミラー素子５００（図５Ａおよび５Ｂ）の間の重要な相違は、素子４００においては、支持構造４０４上に梁４０２を支えるマイクロミラー４０１がある一方、素子５００では、マイクロミラーは支持構造５０４上に直接マイクロミラーが配置される。従って、図５Ａで支持構造５０４の頂側部５０２は、平面的に見える。
【００３２】
図６Ａから６Ｄは、立面図のいろいろなレベルにおける、本発明の第４の実施例に従ったマイクロミラー素子６００の概略平面図である。図６Ａは、マイクロミラー６０１の反射する側面（頂側部）である。マイクロミラー素子６００が空間光変調器（ＳＬＭ）方向の配列に配置されている場合には、矢印６０２は素子基板平面上の入射光線伝播ベクトル方向を示す。矢印６０２は、マイクロミラー６０１の４つのどの側面に対しても直角でない。矢印６０２は、マイクロミラー６０１の最先端からほぼ４５度であることを示す。マイクロミラー６０１の反射する側面は、凹部も凸部もなく、実質的に平坦である。その結果、マイクロミラーの凹部または凸部によって生じる回折効果はない。
【００３３】
図６Ｂは、マイクロミラー６０１が取り外されたことを除いては、図６Ａに類似している平面図である。アドレス電極６０３および６０４、マイクロミラー支持構造６０５およびねじりヒンジ６０６が見える。ねじりヒンジ６０６は、マイクロミラー支持構造６０５を支持する。アドレス電極６０３および６０４は、示されていない制御回路に電気的に接続している。マイクロミラー６０１は、それおよびアドレス電極６０３および６０４の一方または両方の間で、静電的な力によって駆動する。図６Ｃは、ミラー支持構造６０５を取り外した結果である。
【００３４】
図６Ｄは、ねじりヒンジ６０６を取り外した結果である。ねじりヒンジ支持構造６０７および６０５が、示されている。図７Ａから７Ｄ、および図８Ａから８Ｍは線ｇ−ｈに沿って、断面図を使用してマイクロミラー素子の製作順序を示す。多くの場合に、マイクロミラー素子は、空間光変調器としての用途のため製造される。従って、図７Ａから７Ｄおよび図８Ａから８Ｍは、単一のマイクロミラー素子の製作を図示しているが、実際はマイクロミラー素子の配列が製作されることまで拡張されることを理解しなければならない。
【００３５】
図７Ａから７Ｄは、制御回路側での製作順序を図示する。図７Ａはシリコン−オン−絶縁物（ＳＯＩ）基板７００を示しており、この基板は、厚み約７７５マイクロメートルのシリコン最下層、概５０ナノメートルから２マイクロメートルまでの厚みを有する中間絶縁体層７０２、および概５０ナノメートルから６００ナノメートルまでの厚みを有するシリコンエピタキシャル最上層７０３から成る。シリコン基板上のＳＯＩの利点のうちの1つは、優れた誘電隔離性である。本発明の場合、ＳＯＩ基板が、制御回路とマイクロミラー部の誘電隔離のために用いられている。
【００３６】
図７Ｂは、ＳＯＩ基板７００のエピタキシャル層７０３上に制御回路７０４が形成されるところを示している。一般的に、いかなる集積回路技術も、制御回路の製作のために考慮されることができる。例えば、ＣＭＯＳ回路が用いられることができる。しかしながら、高周波または高電圧が必要な場合では、ＢｉＣＭＯＳまたはＤＭＯＳ回路が、用いられることができる。
【００３７】
図７Ｃは、標準のパターニングおよび非等方性エッチングを用いて、溝７０５が表面のエピタキシャル・シリコン層７０３および絶縁体層７０２までを形成する工程である。溝７０５の最下層がシリコン層７０１に達する前に、非等方性エッチングは止められる。この後に、制御回路と溝の間の電気接続７０６を形成する金属付着およびパターニング工程（図７Ｄ）が続く。この金属として半導体の製作（例えばＡｌ合金）において通常用いられるいかなる金属も可能であると理解されなければならない。そして、金属付着の方法として、スパッタリング、熱蒸着およびＣＶＤがある。
【００３８】
この時点で、制御回路側上のプロセス工程は、終了する。保護層を制御回路側の上に形成することが望ましい。図８Ａから８Ｍは、マイクロミラー側上の製作順序を図示する。制御回路側は、次の工程で裏面研磨し化学研磨(ＣＭＰ)の工程（図８Ａ）をするために、基板を安全に保ちキャリアに設置する。研磨は、中間の絶縁体層７０２を露出させるためシリコン層に対して行われる。
【００３９】
図８Ｂに示すように、絶縁体層７０２は溝８０１を形成するためパターン化され、このことにより図７Ｃに始まった経路は完了する。次に金属化（付着およびパターン化）工程（図８Ｃ）が行われ、経路８０１を通過して、制御回路７０４へ電気的に接続されるアドレス電極８０２が形成される。
【００４０】
アドレス電極８０２の形成の後、ねじりヒンジおよびその支持構造が形成される。この方法の実施例は、図８Ｄから８Ｈにおいて図示される。アモルファスシリコン除去層８０３は、低圧ＣＶＤ（ＬＰＣＶＤ）（図８Ｄ）によって付着される。アモルファスシリコンを付着させる他の適切な方法は、ＰＥＣＶＤ、触媒ＣＶＤ（別名ホットワイヤーＣＶＤとして知られている）およびスパッタリングである。背景技術のセクションで述べたように、キセノン・ジフロライドは１００〜１の選択性をもってアモルファスシリコンをエッチングするために用いることができる。他の可能な除去層としては、フオトレジスト、シリコン酸化物、窒化シリコンおよびシリコン・オキシ窒化物がある。図８Ｅに示すように、写真平板パターン化と異方性のエッチング工程は、ねじりヒンジが形成される凹部８０４を形成するために実行される。それから、次のフォトリソグラフィーによるパターンニングと異方性エッチング工程（図８Ｆ）により、ねじりヒンジ支持構造用孔８０５および８０６を形成される。ねじりヒンジ支持構造のための孔８０５および８０６は、中間の絶縁体層に達する。
【００４１】
次に、図８Ｇに示すように、構造材料層８０７が付着される。この場合、構造材料は、０．２％のＴｉ、１％のＳｉおよび残りＡｌから成るＡｌ合金が好ましい。このＡｌ合金を付着させる適した方法は、スパッタ付着である。マイクロミラーが接地電圧で保たれるように、適した金属が構造材料のために選択される。図８Ｈに示すように、構造材料層８０７は、ねじりヒンジ８０８とねじりヒンジ支持構造８０９および８１０を形成するためにパターン化される。ねじりヒンジ８０８とねじりヒンジ支持構造８０９および８１０は、除去的層８０３に少なくとも部分的に埋め込まれている。
【００４２】
マイクロミラー支持構造は、ねじり梁とマイクロミラーの間に配置される。図８Ｉに示すように、金属層が付着し、それから、ねじり梁８０８上のマイクロミラー支持構造８１１が得られるようにパターン化される。金属層は、０．２％のＴｉ、１％のＳｉおよび残りＡｌから成るＡｌ合金が望ましい。このＡｌ合金を付着させるのに適した方法は、スパッタ付着である。マイクロミラー支持構造８１１が除去層８０３によって完全にカバーされるために、アモルファスシリコンによるさらなる付着が行われる（図８Ｊ）。次に、ケミカルメカニカルポリシング（ＣＭＰ）プロセスが表面層を平坦化するために実行される。この際、以下の条件が満たされる必要がある。
１）マイクロミラー支持構造８１１の上部は、露出していて平面であること、
２）除去的層８０３は平面であること、そして、
３）マイクロミラー支持構造８１１の上部および除去的層８０３の上部は、同じレベルにある。
この明細書において、上部は、図面ページでは一番下を意味する。平坦化工程の結果は、図式的に図８Ｋに示される。
【００４３】
図８Ｌに示すようにマイクロミラー８１２を形成するために、金属層は付着して、パターン化される。金属は０．２％のＴｉ、１％のＳｉおよび残りがＡｌから成るＡｌ合金が望ましい。このＡｌ合金を付着させるのに適した方法は、スパッタ付着である。マイクロミラー８１２は、マイクロミラー支持構造８１１へ結合されている。キセノン・ジフロライドが、アモルファスシリコン除去層（図８Ｍ）をエッチングで取り除くために使われる。
【００４４】
前述の考察において、適したマイクロミラーは、金属コーティングから出来ていた。しかしながら、高い屈折率と低い屈折率の誘電体層を交互に多層にしたマイクロミラーを製作することもまた可能である。これは、シリコン酸化物および窒化シリコンを用いて作ることができる。従って、Ａｌ鏡が９２％の反射率を有する場合、最初に６８ナノメートルの窒化シリコン（ｎ＝２．０）を付着させて、それから９６ナノメートルの二酸化ケイ素（ｎ＝１．４６）を付着させた構造のミラーによって、９５％以上の反射率を得ることができる。
【００４５】
図８Ｇから８Ｍに関する前述の議論において、構造部材（ねじりヒンジ、ねじりヒンジ支持構造、マイクロミラー、マイクロミラー支持構造）の全ては、金属で出来ていた。しかし、米国特許第5,631,782号に記載されているように、構造部材として金属シースで覆われていた誘電体（例えば硬化したフオトレジスト、シリコン酸化物、窒化シリコン、シリコン・オキシ窒化物）を使用することは可能である。
【００４６】
典型例として、マイクロミラー素子は図９に示すように配列される。図９は、本発明の第５の実施例による長方形マイクロミラー（９０１、９０２、９０３および９０４）の２次元の配列９００を示す。矢印９０６は、鏡平面（素子基板平面）上の入射光線伝播ベクトル方向を示す。マイクロミラーの反射する側では、矢印９０６に対して直角である辺を有さない。これは、光学システムの受理円錐への回折を減らす構成である。本発明の第６の実施例によれば、マイクロミラーのための他の可能な形状は、六角形（図１０の配列１０００に配置されて示される）である。ここでは、マイクロミラー１００１、１００２、１００３、１００４および１００５がある。矢印１００６は、鏡平面（素子基板平面）上の入射光線伝播ベクトル方向を示す。マイクロミラーの反射する側は、矢印１００６に対して直角である辺を有しない。
【００４７】
本発明の第７の実施例は、図１１Ａおよび１１Ｂを用いて説明される。図１１Ａはマイクロミラー素子１１００の概略平面図であり、マイクロミラー１１０１およびマイクロミラー支持構造１１０４から成る。矢印１１０３は、マイクロミラー平面（素子基板平面）上の入射光線伝播ベクトル方向を示す。マイクロミラーの反射する側は、矢印１１０３に対して直角である辺を有しない。マイクロミラー１１０１の反射する側は、凹部も凸部もなく実質的に平面である。図１１Ｂは図１１Ａの線ｉ−ｊに沿った概略断面図である。アドレス電極１１０８はマイクロミラー１１０１の下に、素子基板１１０６の上に位置する。さらにまた、ストッパー１１０７が提供された。ストッパー１１０７の目的は、偏向によりマイクロミラー１１０１がアドレス電極１１０８に接触するのを妨げることである。この接触は、電気ショートの原因になる。その代わりに、マイクロミラー１１０１はストッパー１１０７と接触する。マイクロミラーが偏向していない状態から、２方向において偏向する場合、各々の方向の偏向のために１つずつ用意し、２つのストッパーを提供することができる。
【００４８】
図１１Ｃは、本発明の第８の実施例に係るマイクロミラー素子１１００を図示する。図１１Ｃは、マイクロミラー素子１１００の平面図であり、マイクロミラー１１０１、支持構造１１０４およびストッパー１１０７から成る。偏向していない状態において、マイクロミラー１１０１の反射面の辺は、矢印１１０３に対して直角である辺を有さない。マイクロミラー１１０１が駆動すると、支持構造１１０４に結合しているマイクロミラー１１０１のミラー領域１１０８は偏向する。従って、矢印１１０３に対して直角である辺は、領域１１０８に現れることがありうる。この辺からの回折効果を減らすために、領域１１０８を光吸収材料で被覆することは、可能である。好適な光吸収材料は、黒い染料である。
【００４９】
好ましい実施例において、マイクロミラー配列素子は真空パッケージでパッケージされ、電気的接続はフリップチップ組立てによって形成される。ガラスまたはセラミックのような絶縁基体が図１２Ａに示すように使われる。図１２Ａは第１のパッケージ基板１２００の概略平面図である。基板１２００は複数の金属電極１２０２および複数のリード線１２０1を有する。ここで、電極１２０２はマイクロミラー配列素子の制御回路の金属電極と合うように形成される。マイクロミラー配列素子が形成された素子ウェーハーはマイクロミラー配列素子チップに切断される。マイクロミラー配列素子チップは、第１パッケージ基板に位置合わせをしながら、フリップチップ組立てによってマウントされる。
【００５０】
図１２Ｂは、マイクロミラー配列素子チップがマウントされ、ガラスフリット混合材が配列素子の周辺に塗布されたあとの、第１パッケージ基板１２００の概略平面図を示す。マイクロミラー配列素子チップ１２０２は、第１パッケージ基板に制御回路の側が向き合い、マイクロミラーの側が読者側に向き合うように、第１パッケージ基板上にマウントされる。ガラスフリット混合材は、マイクロミラー配列素子チップ１２０２を囲む接着線１２０３上に塗布される。リード線１２０１の一部分は、接着線１２０３の外側に出る。排出管１２０４が形成され、ガラスフリット接着線は排出間の周辺（１２０５および１２０６）に形成される。
【００５１】
リード線１２０１の一部分は、接着線１２０３の外側に出る。リークに強い信頼性の高い封止を形成するため、リード線１２０１には材料デュメを使用することが好ましい。デュメは実質的にほぼ４２％のニッケルおよび５８％の鉄の合金である。しかし、シリコン、カーボンおよびマグネシウムのようなさまざまな要素の組合せの約１％またはそれ以下の混入があってもよい。デュメは、熱膨張係数が比較的高い（約９０×１０−７／℃）。デュメ線の表面は、ガラスフリットとの接着力を高めるために、故意に酸化することもできる。
【００５２】
図１２Ｃは、組み立てられたパッケージ１２０８の図１２Ｂの線ｋｌに沿った概略断面図である。第２のパッケージ基板１２０７（蓋基板）がパッケージを組み立てるために用いられる。図１２Ｂにおいて、マイクロミラーは、読者に向いている。従って、第２のパッケージ基板１２０７（蓋基板）は、電磁放射に透明でなければならなく、好ましいのはガラス、クォーツまたはサファイアである。マイクロミラー配列素子が赤外線光を変調するために用いられる場合、第２のパッケージ基板としてシリコンを使用することも可能である。
【００５３】
通常、２枚のパッケージ基板間の一定の間隔を保持するようにすることが、好ましい。これは、フレーム（例えば、セラミックから作られる）を提供して、接着線１２０３にフレームを配置することによって達成される。フレームの厚みは、ほぼ基板間の一定の間隔を決定する。好ましくは、ガラスフリット混合剤はフレームの両側に塗布される。あるいは、２枚のパッケージ基板間の一定の間隔は、ガラスフリット混合剤を塗布し、溶媒およびバインダを除去するため混合剤を加熱し、ガラスフリット塗布層を平坦化することによっても固定することができる。あるいは、従来技術の項で説明したように、２枚のパッケージ基板間の一定の間隔は、ガラスフリットより高い融点を有する特定の充填材を混合したガラスフリット混合剤を用いてもよい。
【００５４】
２枚のパッケージ基板は、ガラスフリットを溶融する温度に加熱し、組み立てられる。組み立て工程として、パッケージ内部ガスを排出管から排気し、その後、排出管は封止される。
【００５５】
図１２Ｂにおいて示される方法は、パッケージ基板間の排出管を示す。しかしながら、第1のパッケージ基板上の排出管を封止することもまた、可能である。背景技術の項で述べられるように、排出管を使用せずに真空組み立てをすることもまた、可能である。例えば、ガラスフリットを溶解する熱処理が接着線を封止する前に、真空排気してもよい。
【００５６】
圧力がおよそ１×１０−４トールより低い真空パッケージを得ることは好ましく、そしておよそ１×１０−６トールより低い真空を達成することもまた、好ましい。それは、配列素子の実使用期間の間、良好な真空を維持するために真空パッケージの内部にゲッター材を提供することが知られている。図１２Ｂを参照すると、ゲッター材は、接着線１２０３内部の中のどこかに配置されなければならない。しかしながら、主に２つの理由から、マイクロミラー配列１２０２および第２のパッケージ基板（蓋基板）間の領域においてそれを配置することは、好ましくない。第１の理由は、マイクロミラー配列素子１２０２へ、あるいは、それからくる、光を遮断するかもしれないからであり、そして、第２の理由は、ゲッターが高温で活性化したときに、ゲッター材は昇華し、マイクロミラー上または配列素子の他の部分の上に付着するからである。
【００５７】
好ましい実施例において、接着線１２０３に囲まれている領域内部は、次の２つの領域に分けられなければならない。
１）マイクロミラー配列チップ１２０２によって占有される第１の領域と、そして、
２）ゲッター材によって占有される第２の領域とに分けられる。
通常、第１の領域は、第２の領域より実質的に大きくなければならない。２つの領域は非封止バリアによって分離され、領域間のガス拡散は許容される。
【図面の簡単な説明】
【００５８】
【図１】マイクロミラー素子の４ピクセルの配列素子のブロック線図であり、制御回路、アドレス電極およびマイクロミラーから成る。
【図２】本発明のマイクロミラー素子の概略断面図である。
【図３Ａ】３Ａは、本発明の第1の実施例に従うマイクロミラー素子の概略平面図である。
【図３Ｂ】図３Ａのａ−ｂ線に沿った概略断面図である。
【図４Ａ】本発明の第２の実施例に従うマイクロミラー素子の概略平面図である。
【図４Ｂ】図４Ａのｃ−ｄ線に沿った概略断面図である。
【図５Ａ】本発明の第３の実施例に従うマイクロミラー素子の概略平面図である。
【図５Ｂ】図５Ａのｅ−ｆ線に沿った概略断面図である。
【図６Ａ】本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。
【図６Ｂ】本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。
【図６Ｃ】本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。
【図６Ｄ】本発明の第４の実施例によるマイクロミラー素子の様々なレベルでの概略平面図である。
【図７Ａ】本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。
【図７Ｂ】本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。
【図７Ｃ】本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。
【図７Ｄ】本発明の第４の実施例に従って、第１の素子基板面上の製作工程を図示している断面図である。
【図８Ａ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｂ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｃ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｄ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｅ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｆ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｇ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｈ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｉ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｊ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｋ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｌ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図８Ｍ】本発明の第４の実施例に従って、第２の素子基板面上の製作工程を図示している断面図である。
【図９】本発明の第５の実施例に従って、矩形のマイクロミラーのマイクロミラー素子配列を図示している概略平面図である
【図１０】本発明の第６の実施例に従って、六角形のマイクロミラーの素子配列を図示している概略平面図である。
【図１１Ａ】本発明の第７の実施例に従うマイクロミラー素子の概略平面図である。
【図１１Ｂ】図１１Ａの線ｉ−ｊに沿った概略断面図である。
【図１１Ｃ】本発明の第８の実施例に従うマイクロミラー素子の概略平面図である。
【図１２Ａ】本発明の第１のパッケージ基板の概略平面図である。
【図１２Ｂ】本発明に従って、真空パッケージされたマイクロミラー配列素子の製作方法を示している概略平面図である。
【図１２Ｃ】本発明に従って、真空パッケージされたマイクロミラーの概略断面図である。
【図１】
2007511790.tif 000003
【図２】
2007511790.tif 000004
【図３Ａ】
2007511790.tif 000005
【図３Ｂ】
2007511790.tif 000006
【図４Ａ】
2007511790.tif 000007
【図４Ｂ】
2007511790.tif 000008
【図５Ａ】
2007511790.tif 000009
【図５Ｂ】
2007511790.tif 000010
【図６Ａ】
2007511790.tif 000011
【図６Ｂ】
2007511790.tif 000012
【図６Ｃ】
2007511790.tif 000013
【図６Ｄ】
2007511790.tif 000014
【図７Ａ】
2007511790.tif 000015
【図７Ｂ】
2007511790.tif 000016
【図７Ｃ】
2007511790.tif 000017
【図７Ｄ】
2007511790.tif 000018
【図８Ａ】
2007511790.tif 000019
【図８Ｂ】
2007511790.tif 000020
【図８Ｃ】
2007511790.tif 000021
【図８Ｄ】
2007511790.tif 000022
【図８Ｅ】
2007511790.tif 000023
【図８Ｆ】
2007511790.tif 000024
【図８Ｇ】
2007511790.tif 000025
【図８Ｈ】
2007511790.tif 000026
【図８Ｉ】
2007511790.tif 000027
【図８Ｊ】
2007511790.tif 000028
【図８Ｋ】
2007511790.tif 000029
【図８Ｌ】
2007511790.tif 000030
【図８Ｍ】
2007511790.tif 000031
【図９】
2007511790.tif 000032
【図１０】
2007511790.tif 000033
【図１１Ａ】
2007511790.tif 000034
【図１１Ｂ】
2007511790.tif 000035
【図１１Ｃ】
2007511790.tif 000036
【図１２Ａ】
2007511790.tif 000037
【図１２Ｂ】
2007511790.tif 000038
【図１２Ｃ】
2007511790.tif 000039
【国際調査報告】
2007511790.tif 000040
2007511790.tif 000041