【事件の表示】
　特願２０１４−１１０８４７「電圧校正回路及び液晶ディスプレイ装置」拒絶査定不服審判事件〔平成２７年　３月　２日出願公開、特開２０１５−　４１１０３、請求項の数（１６）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は、平成２６年５月２９日（パリ条約による優先権主張　２０１３年８月２３日（以下、「優先日」という。）　米国、パリ条約の例による優先権主張　２０１４年２月２１日　台湾）を国際出願日とする出願であって、平成２７年５月２８日付けで拒絶理由が通知され、平成２７年８月３１日付けで手続補正がされ、平成２７年１１月１２日付けで、拒絶査定（以下、「原査定」という）がなされ、これに対し、平成２８年１月２０日に拒絶査定不服審判が請求されると同時に手続補正がなされ、その後、当審において平成２８年１０月１４日付けで拒絶理由（以下、「当審拒絶理由」という）が通知され、平成２８年１２月１日付けで手続補正がされたものである。
第２　本願発明
　本願の請求項１ないし１６に係る発明は、平成２８年１２月１日付けの手続補正で補正された特許請求の範囲の請求項１ないし１６に記載された事項により特定される以下のとおりのものである。（以下、「本願発明１」ないし「本願発明１６」という。）。
「　　【請求項１】
　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路と、
　前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチと、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記共通電圧が所定値に設定されてから生成される、電圧校正回路。
　　【請求項２】
　前記スイッチは、前記初期位相において、前記ディスプレイモジュールを前記カップリング電圧検出回路に接続させる、
　請求項１の電圧校正回路。
　　【請求項３】
　前記スイッチは、前記ディスプレイ位相において、前記ディスプレイモジュールを前記共通電圧回路に接続させる、
　請求項１の電圧校正回路。
　　【請求項４】
　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路と、
　ソース駆動回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のどちらかに接続させる
、スイッチと、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記共通電圧が所定値に設定されてから生成される、電圧校正回路。
　　【請求項５】
　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路と、
　ソース駆動回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のどちらかに接続させる、第１のスイッチと、
　前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、第２のスイッチと、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記共通電圧が所定値に設定されてから生成される、電圧校正回路。
　　【請求項６】
　前記カップリング電圧検出回路と前記共通電圧回路とに接続され、前記共通電圧のための所定のシフト値を設定する電圧設定ユニットをさらに有する、
　請求項１の電圧校正回路。
　　【請求項７】
　複数の寄生容量を有するディスプレイモジュールと、
　複数のゲート信号を生成するゲート駆動回路と、
　前記ディスプレイモジュールに接続され、ディスプレイ電圧を前記ディスプレイモジュールへ出力するソース駆動回路と、
　　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路；
　　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧を前記ディスプレイモジュールへ出力する共通電圧回路；及び、
　　前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ；を備える電圧校正回路と、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記共通電圧が所定値に設定されてから生成される、液晶ディスプレイ装置。
　　【請求項８】
　複数の寄生容量を有するディスプレイモジュールと、
　複数のゲート信号を生成するゲート駆動回路と、
　前記ディスプレイモジュールに接続され、ディスプレイ電圧を前記ディスプレイモジュールへ出力するソース駆動回路と、
　　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路；
　　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧を前記ディスプレイモジュールへ出力する共通電圧回路；及び、
　　ソース駆動回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ；を備える電圧校正回路と、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記共通電圧が所定値に設定されてから生成される、液晶ディスプレイ装置。
　　【請求項９】
　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じてディスプレイ電圧を調整して、ディスプレイ位相において、調整されたディスプレイ電圧をディスプレイモジュールへ出力するソース駆動回路と、
　前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続するスイッチと、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記ディスプレイモジュールの共通電圧が所定値に設定されてから生成される、電圧校正回路。
　　【請求項１０】
　前記スイッチは、前記初期位相において、前記ディスプレイモジュールを前記カップリング電圧検出回路に接続させる、
　請求項９の電圧校正回路。
　　【請求項１１】
　前記スイッチは、前記ディスプレイ位相において、前記ディスプレイモジュールを前記接地端子に接続させる、
　請求項９の電圧校正回路。
　　【請求項１２】
　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じてディスプレイ電圧を調整して、ディスプレイ位相において、調整されたディスプレイ電圧をディスプレイモジュールへ出力するソース駆動回路と、
　前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、スイッチと、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記ディスプレイモジュールの共通電圧が所定値に設定されてから生成される、電圧校正回路。
　　【請求項１３】
　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じてディスプレイ電圧を調整して、ディスプレイ位相において、調整されたディスプレイ電圧をディスプレイモジュールへ出力するソース駆動回路と、
　前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、第１のスイッチと、
　前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続する、第２のスイッチと、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記ディスプレイモジュールの共通電圧が所定値に設定されてから生成される、電圧校正回路。
　　【請求項１４】
　前記カップリング電圧検出回路と前記ソース駆動回路とに接続され、前記ディスプレイ電圧のための所定のシフト値を設定する電圧設定ユニットをさらに有する、
　請求項９の電圧校正回路。
　　【請求項１５】
　複数の寄生容量を有するディスプレイモジュールと、
　複数のゲート信号を生成するゲート駆動回路と、
　　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路；
　　前記補償電圧に応じてディスプレイ電圧を調整して、ディスプレイ位相において、調整されたディスプレイ電圧を前記ディスプレイモジュールへ出力するソース駆動回路；及び、
　前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ；を備える電圧校正回路と、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記ディスプレイモジュールの共通電圧が所定値に設定されてから生成される、液晶ディスプレイ装置。
　　【請求項１６】
　複数の寄生容量を有するディスプレイモジュールと、
　複数のゲート信号を生成するゲート駆動回路と、
　　初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路；
　　前記補償電圧に応じてディスプレイ電圧を調整して、ディスプレイ位相において、調整されたディスプレイ電圧を前記ディスプレイモジュールへ出力するソース駆動回路；及び、
　前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ；を備える電圧校正回路と、を有し、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記ディスプレイモジュールの共通電圧が所定値に設定されてから生成される、液晶ディスプレイ装置。」
第３　原査定の理由について
１　原査定の拒絶の理由
　原査定の理由となった、平成２７年５月２８日付けで通知した拒絶理由は、次のとおりである。
「　　　　　　　　　　　　　　　　理由
１．（新規性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
２．（進歩性）この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
●理由１（新規性）、理由２（進歩性）について
・請求項　１−１６
・引用文献等　１−５
　カップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成し、共通電圧を補償電圧に応じて調整して出力することは周知のことであり、たとえば引用文献１−５にそれぞれ記載されている。
　　　　　　　　　　　　　＜引用文献等一覧＞
１．特開２０１３−８３８０４号公報　（周知技術を示す文献）
２．特開２００９−２６５３５５号公報　（周知技術を示す文献）
３．特開２００１−１４７４２０号公報　（周知技術を示す文献）
４．特開平８−５９８９号公報　（周知技術を示す文献）
５．特開平６−１８６５３０号公報　（周知技術を示す文献）」
２　原査定の理由の判断
（１）引用文献の記載事項
ア　原査定の拒絶の理由で引用され、本願の優先日前に頒布された刊行物である、特開２０１３−８３８０４号公報（以下、「引用文献１」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
ａ「【０００５】
  ドット反転法において、液晶表示パネルに、１ドット毎に白／黒の縦ストライプの映像を表示すると、１番目の画素の極性は、ＤＲ０の赤のピクセルと、ＤＢ０の青のピクセルがプラス（＋）で、ＤＧ０の緑のピクセルがマイナス（−）、２番目の画素の極性は、ＤＲ１の赤のピクセルと、ＤＢ１の青のピクセルがマイナス（−）、ＤＧ１の緑のピクセルがプラス（＋）となり、１番目の画素（ＤＲ０，ＤＧ０，ＤＢ０）における書き込み映像電圧の実効値は、対向電極に供給される共通電圧（ＶＣＯＭ）に対してプラス（＋）側に、２番目の画素（ＤＲ１，ＤＧ１，ＤＢ１）における書き込み電圧の実効値は、対向電極に供給される共通電圧（ＶＣＯＭ）に対してマイナス（−）側に偏る。
  そのため、
画素への階調電圧の書き込み過程において、画素の薄膜トランジスタの寄生容量や書き込み電圧の影響を受け、共通電圧（ＶＣＯＭ）の電位に歪が生じ、本来一定電圧である共通電圧（ＶＣＯＭ）の電位が、図１２中の点線で示すＶＯＣＭ’（当審注：ＶＣＯＭ’の誤記）の様に変動し、
  前述した共通電圧（ＶＣＯＭ）の実効電圧の変動は、Ｇ０の次のラインのＧ１のラインにおいても同様に起こり、Ｇ０のラインとＧ１のラインでは、画素極性が反対のため、歪む方向が反対となるが、実効電圧（ΔＶ）の変動量は同じである。」
ｂ「【０００７】
  本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１
）複数の画素を有する液晶表示パネルを備え、前記各画素は、映像電圧が供給される画素電極と、共通電圧が供給される前記対向電極とを有し、
液晶表示装置であって、前記各画素が有する前記対向電極の各々に供給する共通電圧を生成する共通電圧生成回路と、前記対向電極の各々の内の複数箇所において、共通電圧の電位変動を検出し、前記共通電圧生成回路にフィードバックするフィードバック手段を有し、前記共通電圧生成回路は、前記フィードバック手段によりフィードバックされた前記電位変動に基づき、前記電位変動がフィードバックされる前の共通電圧である基準共通電圧に、前記電位変動を相殺する逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する。
（２）（１）において、前記共通電圧生成回路から前記対向電極の各々へ前記共通電圧を供給する供給端を有し、前記供給端から見て、遠端に位置する箇所をＡ点、Ａ点よりも近端に位置する箇所をＢ点、前記Ａ点の電圧変動を電圧Ａ、前記Ｂ点の電圧変動を電圧Ｂとするとき、前記フィードバック手段は、前記電圧Ａと前記電圧Ｂの２箇所の電位変動を検出し、前記共通電圧生成回路にフィードバックする。」
ｃ「【００１８】
    ［本発明の特徴］
  
図３は
交流化信号（Ｍ）と、
共通電圧（ＶＣＯＭ）の電圧波形を示す図である。
 
 図３中、交流化信号（Ｍ）は、画素に階調電圧を書き込むときの交流化極性を決める信号であり、一水平走査期間（１Ｈ）毎に、Ｈｉｇｈ／Ｌｏｗを繰り返し、Ｈｉｇｈ（以下、単にＨという。）レベル期間（図３では＋で表示）に、例えば、奇数番目の画素に対してＶＣＯＭの電圧よりも高電位の階調電圧を書き込み、偶数番目の画素に対してＶＣＯＭの電圧よりも低電位の階調電圧を書き込み、Ｌｏｗ（以下、単にＬという。）レベル期間（図３では−で表示）に、例えば、奇数番目の画素に対してＶＣＯＭの電圧よりも低電位の階調電圧を書き込み、偶数番目の画素に対してＶＣＯＭの電圧よりも高電位の階調電圧を書き込む。
  液晶表示パネル２１に、１画素毎に、白／黒の縦ストライプ映像を表示した場合、
対向電極（ＩＴＯ２）の共通電圧（ＶＣＯＭ）の電位は、前述したＶＣＯＭの電圧の歪により、交流化信号（Ｍ）の極性にあわせて、上下に変動を繰り返し、
  本発明では、
この対向電極（ＩＴＯ２）の電位変動を相殺（または、キャンセル）する逆補正電圧を、基準共通電圧に重畳した共通電圧（ＶＣＯＭＲ；以下、逆補正共通電圧という。）を電源回路２５で作り、液晶表示パネル２１内の対向電極（ＩＴＯ２）に供給し、対向電極（ＩＴＯ２）の電位変動をキャンセルする。
ｄ「【００２０】
 
 図５は、
共通電極生成回路（ＶＣＯＭ生成回路ともいう）の回路構成を示す回路図である。
  図５中のＶｉｎＡと、ＶｉｎＢは、ＶＣＯＭ生成回路の入力信号であり、図４に示した、液晶表示パネル２１の遠端部Ａ点における対向電極（ＩＴＯ２）の電圧変動と、近端部Ｂ点における対向電極（ＩＴＯ２）の電圧変動を表す。
  図５中のＶＣＯＭは、ＶＣＯＭ生成回路からの出力電圧であり、前述の図３に示すＶＣＯＭＲの電圧に相当し、この電圧が、液晶表示パネル２１の対向電極（ＩＴＯ２）に供給される。
  
図５に示すＶＣＯＭ生成回路は、抵抗１と、抵抗２と、トランジスタ３（例えばＭＯＳトランジスタ、ｎチャンネル電界効果トランジスタ）と、トランジスタ３のゲートバイアス電圧を生成する１０ｂｉｔ精度のＤ／Ａコンバータ１０と、反転増幅回路８とで構成される。
  ここで、抵抗１は、液晶表示パネル２１の遠端部Ａ点から液晶表示パネル２１の一端までの、液晶表示パネル２１内の配線（図４のＬＩＮＥＡ）の配線抵抗であり、抵抗２は、液晶表示パネル２１の近端部Ｂ点から液晶表示パネル２１の一端までの、液晶表示パネル２１内の配線（図４のＬＩＮＥＢ）の配線抵抗である。
  抵抗１、抵抗２は、配線（ＬＩＮＥＡ）と配線（ＬＩＮＥＢ）の配線距離の違いから、抵抗値の大小関係が、「抵抗１＞抵抗２」となっており、抵抗１が大凡７００Ω、抵抗２が１０Ω程度の値である。
  トランジスタ３は混合手段を構成し、トランジスタ３は、Ｄ／Ａコンバータ１０の出力信号（ＶＤＡ）により内部抵抗を変化させて、ＶｉｎＡの電圧とＶｉｎＢの電圧の混合比を変化させる。Ｄ／Ａコンバータ１０の出力信号（ＶＤＡ）は、表示制御回路２４により制御される。」
ｅ　図３には、交流化信号（Ｍ）のＨｉｇｈ／Ｌｏｗを繰り返しにともなって、共通電圧（ＶＣＯＭ）の変動と、電位変動を相殺する逆補正電圧を基準共通電圧に重畳した共通電圧（ＶＣＯＭＲ）の作成とが行われていることが示されている。
ｆ　図１２には、共通電圧（ＶＣＯＭ）が、高電位側に変動した電位（ＶＣＯＭ’）が点線で示されている。
　上記ａ、ｂ及びｆより、引用文献１には、次の発明（以下、「引用発明１」）が記載されている。
「複数の画素を有する液晶表示パネルを備え、
  前記各画素は、映像電圧が供給される画素電極と、共通電圧が供給される対向電極とを有する液晶表示装置であって、
　画素への階調電圧の書き込み過程において、画素の薄膜トランジスタの寄生容量や書き込み電圧の影響を受け、共通電圧（ＶＣＯＭ）の電位に歪が生じ、本来一定電圧である共通電圧（ＶＣＯＭ）の電位が、高電位側に変動した電位（ＶＣＯＭ’）となり、
　前記各画素が有する前記対向電極の各々に供給する共通電圧を生成する共通電圧生成回路と、
　前記対向電極の各々の内の複数箇所において、共通電圧の電位変動を検出し、前記共通電圧生成回路にフィードバックするフィードバック手段を有し、
　前記共通電圧生成回路は、前記フィードバック手段によりフィードバックされた前記電位変動に基づき、前記電位変動がフィードバックされる前の共通電圧である基準共通電圧に、前記電位変動を相殺する逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する液晶表示装置。」
イ　原査定の拒絶の理由で引用され、本願の優先日前に頒布された刊行物である、特開２００９−２６５３５５号公報（以下、「引用文献２」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
「【００１８】
  図２Ａ及び図２Ｂに示したように、
第一基板Ｂ１は、
画素保持容量電極２２を有する。
  また、
第一基板Ｂ１はさらに、複数の画素ユニット２１を有し、各画素ユニット２１はスイッチ素子２１１及び画素電極２１２を有し、両者は電気的に接続される。
  さらに、
これらのスイッチ素子２１１は、それぞれデータ線Ｄｉ、Ｄｉ+１など及び走査線Ｓｊ、Ｓｊ+１などに電気的に接続される。  
  
画素電極２１２は、画素保持容量電極２２と共に、画素保持容量Ｃｓを形成する。
  本実施例において、
スイッチ素子２１１は、
そのソース電極はデータ線Ｄｉ、Ｄｉ+１などに電気的に接続され、そのゲート電極は走査線Ｓｊ、Ｓｊ+１などに電気的に接続され、ドレイン電極は画素電極２１２に電気的に接続される。
【００１９】
  
第二基板Ｂ２は、
共通電極２３を有して第一基板Ｂ１に対向して設置される。
  さらに、
共通電極２３と画素電極２１２は液晶容量Ｃｌｃを形成する。
  また、第二基板Ｂ２はさらに、ブラックマトリックス層２７、カラーフィルタ層２８及び絶縁層２９を有する。  
  さらに、第一基板Ｂ１と第二基板Ｂ２の間には、スぺーサＰが設置される。
【００２０】
  
共通電極ドライバー回路２５は共通電極２３に電気的に接続されて、共通電圧信号Ｖｃｏｍを共通電極２３に出力する。
【００２１】
  
反転増幅回路２６は、コネクション端子を介して画素保持容量電極２２に電気的に接続される。
  このうち、コネクション端子はモニター用端子であり、あるいは、導線でもある。  
  本実施例において、コネクション端子は導線Ｗを例として説明する。
【００２２】
  また、本実施例の液晶ディスプレイパネル２は、さらに
画素保持容量電極ドライバー回路２４を備え、画素保持容量電極２２に電気的に接続されて、画素保持容量電極電圧信号Ｖｓを画素保持容量電極２２に出力する。
【００２３】
  このため、
画素保持容量電極２２及び共通電極２３は、それぞれ画素保持容量電極ドライバー回路２４及び共通電極ドライバー回路２５が入力した画素保持容量電極電圧信号Ｖｓ及び共通電圧信号Ｖｃｏｍによって固定電圧値、あるいは、ある決められた交流電圧波形を維持する。
【００２４】
  スイッチ素子２１１が走査線Ｓｊを介して走査信号Ｓｇｊが出力されて通じると同時に、映像電圧信号Ｖｇｉがデータ線Ｄｉによってそれぞれ画素ユニット２１の画素電極２１２に書き込まれる。
【００２５】
  同時に、図２Ｂ及び図２Ｃを参照しながら説明する。  
  図２Ｃは、本発明の映像電圧信号書き込み時における画素保持容量電極電圧信号及び共通電圧信号の変化を示した図である。  
  
反転増幅回路２６は画素保持容量電極電圧モニター信号Ｖ１（Ｖｓ）を検出する。
  
電圧信号Ｖ１（Ｖｓ）は、データ線Ｄｉと画素保持容量電極２２との間のカップリングによる電圧変動を持ち（例えば、図２Ｃ中のＶｄ２）電圧変動が発生した時、反転増幅回路２６が電圧変動に対応して、反転増幅電圧信号Ｒ１を出力する。
  例えば、電圧変動が−０．３Ｖとすると、反転増幅回路２６が電圧変動に対応する場合、以下の演算となる。  
−（−０．３）×Ｇ＝０．３Ｇ
  つまり、反転増幅回路２６は、まず電圧変動値の正負号を反転させ、さらに、増幅値Ｇでかける。  
  例えば、増幅値Ｇが１〜１００の間であれば、本実施例における増幅値は１０を例として説明するが、本発明の内容を制限するものではない。  
  したがって、
反転増幅回路２６が３Ｖの反転増幅電圧信号Ｒ１を共通電極２３に出力することにより、共通電極２３の共通電圧信号Ｖｃｏｍを調整して補償する。
ウ　原査定の拒絶の理由で引用され、本願の優先日前に頒布された刊行物である、特開２００１−１４７４２０号公報（以下、「引用文献３」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
ａ「【００４７】ここで、
上記画素ＰＩＸ(i,j) は、
ゲートが走査信号線ＧＬj へ、ソースがデータ信号線ＳＬi に接続された電界効果トランジスタ（スイッチング素子）ＳＷと、当該電界効果トランジスタＳＷのドレインに、一方電極（画素電極Ｔs ）が接続された画素容量ＣP とを備えている。また、画素容量ＣP の他方電極は、全画素ＰＩＸに共通の共通電極Ｔcom であり、共通電極駆動回路（共通電極駆動手段）５により駆動される。
ｂ「【００５３】具体的には、本実施形態に係る液晶パネル２には、
全データ信号線ＳＬ1 〜ＳＬn と交差するように、検出用バスライン１２が設けられている。この状態では、検出用バスライン１２は、全データ信号線ＳＬ1 〜ＳＬn と容量結合しているので、検出用バスライン１２の電位（カップリング信号Ｓ０）は、全データ信号線ＳＬ1 〜ＳＬn の出力の総和に応じて変化する。一方、検出用バスライン１２の一端は、バイアス回路１３において、抵抗１３ａを介して、電源電圧ＶCCに接続され、抵抗１３ｂを介して接地される。
バイアス回路１３の出力は、上記バッファ回路１４にてバッファリングされた後、結合コンデンサ１５を介して、信号ＲＥＶｉに重畳され、ボルテージフォロワ回路５１のオペアンプＡ１に信号ＲＥＶｏとして入力される。
共通電極駆動回路５のボルテージフォロワ回路５１および反転増幅部５２は、信号ＲＥＶｉを反転増幅している。したがって、上記カップリング信号Ｓ０は、共通電極線ＣＯＭに印加された時点において、当該カップリング信号Ｓ０と逆相となる極性で、共通電極電位Ｖｃｏｍにカップリングされる。
エ　原査定の拒絶の理由で引用され、本願の優先日前に頒布された刊行物である、特開平８−５９８９号公報（以下、「引用文献４」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
ａ「【００１９】図中で、点線で示した波形は走査電圧の理想波形であるが、走査電圧発生手段７の出力抵抗や走査電圧発生手段７と液晶パネル１との接続抵抗等により波形が実線のように歪む。なお、波形歪みは模式的に示してある。図中に示した走査電圧ＶＧＫの波形歪み（ａ）と（ｂ）は、主に走査線と信号線との間の寄生容量及び前述した抵抗に起因する。波形歪み（ｃ）は、ＴＦＴ２が導通状態になった場合に、蓄積容量ＣＳＴＧ１４を経由し、駆動中の走査線６’の１つ前の走査線６に流れ込む電流に起因する。信号電圧ＶＤの極性を反転すると波形歪み（ｃ）の極性も反転する。最後に、
波形歪み（ｄ）は、走査電圧ＶＧＫ＋１が低いレベルの電圧ＶＧＬに変化する時に、ＴＦＴのＳ端子とＧ端子との間の寄生容量及び蓄積容量ＣＳＴＧとを経由して走査線６’から電流が引き込まれるために発生する。
ｂ「【００３５】
本発明の他の実施例を図１５に示す。これは、図１に示した共通電圧発生手段１１及び共通側負荷検出手段１２に対応するものである。
【００３６】
この共通電圧が歪むと液晶の明るさが変動する。波形の歪み量は、信号電圧のレベルに依存するために、表示パタ−ンにより前述した画質の劣化を引き起こす。
【００３７】
共通電圧の供給線４８に流れる電流ＩＣＯＭは、オペアンプ４５と抵抗４６で構成された電流検出回路により補正電圧ＶＣＭＰ２に変換される。変換された補正電圧ＶＣＭＰ２は、共通電圧補正手段４７に入力され、既に外部回路から入力されている共通電圧ＶＣＯＭと合成されて図１６に示すようにＶＣＯＭＡ波形となり出力される。これにより、パネル内の共通電圧の波形歪みは補正できる。
これにより、表示パタ−ンすなわち負荷変動に応じて変動する共通電圧の波形歪みをリアルタイムで補正することができる。
オ　原査定の拒絶の理由で引用され、本願の優先日前に頒布された刊行物である、特開平６−１８６５３０号公報（以下、「引用文献５」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
「【００１６】ゲート電極を形成する際にたとえば、（図１）に示すようにゲートと同一の金属で例えば
ゲートラインＢ１〜Ｂｍの一番上段に電極ラインを形成する。この電極をセンシング電極１と呼ぶ。
【００１７】
このセンシング電極１は全てのソースラインＡ１〜Ａｎに容量結合しているためこの電極に現れる信号はソースラインＡ１〜Ａｎの変化による対向電極に対する変動をそのままモニタしている。
【００１８】
このセンシング電極１により取りだした波形をインバータ２により反転させバッファ３を通して補正電圧Ｖｃ’を作る。このＶｃ’を対向電極に印可してやることにより対向電極の電位変動はキャンセルされる。
（２）対比
　本願発明１と引用発明１を対比する。
ア　引用発明１の「共通電圧（ＶＣＯＭ）の電位」を「高電位側に変動した電位（ＶＣＯＭ’）」に変動させる、「画素への階調電圧の書き込み過程」における「画素の薄膜トランジスタの寄生容量や書き込み電圧の影響」による「共通電圧（ＶＣＯＭ）の電位」の「歪」と、本願発明１の「初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧」とは、カップリング電圧ＶＦＤが共通電圧ＶＣＯＭの降下に対応するものであることを考慮すれば（段落【００１７】）、「寄生容量に起因するカップリング電圧」の点で共通するといえる。
イ　引用発明１は「共通電圧の電位変動を検出」することによって、「共通電圧（ＶＣＯＭ）の電位」の「歪」を検出しているといえるので、引用発明１の「共通電圧の電位変動を検出し」は、本願発明１の「カップリング電圧を検出し」に相当し、
　引用発明１の「逆補正電圧」は、「歪」による電位変動を相殺するので、本願発明１の「補償電圧」に相当し、
　引用発明１の「共通電圧生成回路」は、「電位変動」に基づき、基準共通電圧に、前記電位変動を相殺する「逆補正電圧」を重畳しているので、「歪」による「電位変動」に応じて「逆補正電圧」を生成しているといえる。
　したがって、引用発明１の「共通電圧の電位変動を検出し、前記共通電圧生成回路にフィードバックするフィードバック手段」及び「前記フィードバック手段によりフィードバックされた前記電位変動に基づき」「逆補正電圧」を生成している「共通電圧生成回路」は、本願発明１の「カップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路」に相当する。
エ　引用発明１の「逆補正電圧」を「基準共通電圧」に重畳することは、本願発明１の「前記補償電圧に応じて共通電圧を調整して」に相当し、
　引用発明１の「逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する」は、本願発明１の「調整された共通電圧をディスプレイモジュールへ出力する」に相当し、
　引用発明１の「画素への階調電圧の書き込み過程」は、本願発明１の「ディスプレイ位相」に相当する。
　したがって、引用発明１の「前記電位変動がフィードバックされる前の共通電圧である基準共通電圧に、前記電位変動を相殺する逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する」「共通電圧生成回路」は、本願発明１の「前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路」に相当する。
オ　引用発明１は、「フィードバック手段」及び「共通電圧生成回路」により、「共通電圧の電位変動を検出し」「逆補正電圧を重畳した共通電圧を前記対向電極に対して供給する」ので、引用発明１の「フィードバック手段」及び「共通電圧生成回路」は、本願発明１の「電圧校正回路」に相当する。
　すると、本願発明１と引用発明とは、次の一致点及び相違点を有する。
（一致点）
「寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路と、
　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路と、を有する電圧校正回路。」
（相違点１）
　カップリング電圧が、本願発明１は、「初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧」であるのに対して、引用発明１は、「共通電圧（ＶＣＯＭ）の電位」を「高電位側に変動した電位（ＶＣＯＭ’）」に変動させる、「画素への階調電圧の書き込み過程」における「画素の薄膜トランジスタの寄生容量や書き込み電圧の影響」による「共通電圧（ＶＣＯＭ）の電位」の「歪」である点
（相違点２）
　本願発明１は、「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチと、を有し」ているのに対して、引用発明１は、そのような特定がない点。
（相違点３）
　本願発明１は、「前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に前記共通電圧が所定値に設定されてから生成される」のに対して、引用発明１は、そのような特定がない点。
（３）判断
ア　特許法第２９条第２項について
　上記相違点２について検討する。
　引用発明１は、「フィードバック手段」及び「共通電圧生成回路」を有しているが、本願発明１のような、「ディスプレイモジュール」を「共通電圧回路」又は「カップリング電圧検出回路」のどちらかに接続させる「スイッチ」は記載されていない。また、引用文献１の図５には、共通電極生成回路（ＶＣＯＭ生成回路ともいう）の回路構成を示す回路図が示されているが（上記「（１）アｄ」）、「スイッチ」に相当する構成は記載されていない。
　そして、本願発明１においては、「スイッチ」により、「ディスプレイモジュール」を「共通電圧回路」又は「カップリング電圧検出回路」のどちらかに接続させることによって、「初期位相」において、「カップリング電圧検出回路」による「カップリング電圧を検出」と「補償電圧を生成」、及び、「ディスプレイ位相」において、「共通電圧回路」による「調整された共通電圧をディスプレイモジュールへ出力」をおこなっており、
　引用文献１の図３及び関連する記載を参酌すると（上記「（１）アｃ、ｅ」）、引用発明１は、「画素への階調電圧の書き込み過程」において、「共通電圧の電位変動を検出」及び「逆補正電圧を重畳した共通電圧を前記対向電極に対して供給」をおこなうものであるから、引用発明１に、「スイッチ」を設ける動機はない。
　また、引用文献２ないし５にも、「ディスプレイモジュール」を「共通電圧回路」又は「カップリング電圧検出回路」のどちらかに接続させる「スイッチ」は記載も示唆もされていないので、引用発明１において、当該「スイッチ」を設けることは、当業者といえども容易であるということはできない。
　
　したがって、上記相違点２に係る本願発明１の構成は、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易になし得たことであるとはいえない。
　よって、本願発明１は、上記相違点１及び３について検討するまでもなく、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
イ　特許法第２９条第１項第３号について
　上記「ア」に記載したように、上記相違点２に係る本願発明１の構成は、引用文献１ないし５に記載されておらず、実質的な相違点を有するから、本願発明１は、引用文献１ないし５に記載された発明であるとはいえない。
（４）本願発明２ないし１６について
ア　特許法第２９条第２項について
　本願発明２、３及び６は、本願発明１をさらに限定したものであるところ、上記「（３）ア」に記載したように、本願発明１は、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえないから、同様に、当業者が引用発明１及び引用文献１ないし５に記載された事項に基づいて、容易に発明をすることができたものとはいえない。
　本願発明５の「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、第２のスイッチ」及び本願発明７の「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ」についても、上記相違点２と同様な相違点を有するから、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易になし得たことであるとはいえず、
　本願発明５及び７は、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　また、本願発明４及び８の「ソース駆動回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ」、本願発明１２及び１６の「前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ」及び本願発明１３の「前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、第１のスイッチ」についても、上記相違点２と同様な相違点を有するから、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易になし得たことであるとはいえず、
　本願発明４，８，１２，１３及び１６は、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　さらに、本願発明９の「前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続するスイッチ」及び本願発明１５の「前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ」についても、上記相違点２と同様な相違点を有するから、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易になし得たことであるとはいえず、
　本願発明９及び１５、並びに本願発明９をさらに限定した本願発明１０，１１，１４は、引用発明１及び引用文献１ないし５に記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
イ　特許法第２９条第１項第３号について
　本願発明２、３及び６は、本願発明１をさらに限定したものであるところ、上記「（３）イ」に記載したように、本願発明１は、引用文献１ないし５に記載された発明であるとはいえないから、同様に、引用文献１ないし５に記載された発明であるとはいえない。
　本願発明５の「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、第２のスイッチ」及び本願発明７の「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ」についても、上記相違点２と同様な相違点を有するから、本願発明５及び７に係る発明の構成は、引用文献１ないし５に記載されておらず、実質的な相違点を有するから、本願発明５及び７は、引用文献１ないし５に記載された発明であるとはいえない。
　また、本願発明４及び８の「ソース駆動回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ」、本願発明１２及び１６の「前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ」及び本願発明１３の「前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、第１のスイッチ」についても、上記相違点２と同様な相違点を有するから、本願発明４、８，１２，１３及び１６に係る発明の構成は、引用文献１ないし５に記載されておらず、実質的な相違点を有するから、本願発明４、８，１２，１３及び１６は、引用文献１ないし５に記載された発明であるとはいえない。
　さらに、本願発明９の「前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続するスイッチ」及び本願発明１５の「前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ」についても、上記相違点２と同様な相違点を有するから、本願発明９及び１５、並びに本願発明９をさらに限定した本願発明１０，１１，１４に係る発明の構成は、引用文献１ないし５に記載されておらず、実質的な相違点を有するから、本願発明９、１０，１１，１４及び１５は、引用文献１ないし５に記載された発明であるとはいえない。
　よって、原査定の理由によっては、本願を拒絶することはできない。
第４　当審拒絶理由について
１　当審拒絶理由の概要
平成２８年１０月１４日付けで通知した拒絶理由の概要は、次のとおりである（なお、引用文献１、２は、原査定の拒絶理由の引用文献と区別するため、引用文献Ａ、Ｂとした。）。
「 　　　　　　　　　　　　　　　　理　由 
 　この出願の下記の請求項に係る発明は、その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。 
 　 
 　　　　　記　　　（引用文献等については引用文献等一覧参照） 
 　 
 ・請求項１、８　 
 ・引用文献等Ａ 
 ・備考　　　　 
 　引用文献１には、カップリング電圧に応じた補償電圧である、アナログバッファ７１の出力電圧ＶＣＯＭ＿ＩＮを、電源投入後の立ち上げ期間に生成する電圧校正回路を有する液晶表示装置が記載されている。（図８〜図１０及びその説明を参照。） 
・・・ 
 ・請求項７　 
 ・引用文献等Ａ 
・・・
 ・請求項９，１６　 
 ・引用文献等Ａ，Ｂ 
・・・
 ・請求項１５　 
 ・引用文献等Ａ，Ｂ 
 ・・・
　この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には拒絶の理由が通知される。 
 　 
 　　　　　　　　　　　引　用　文　献　等　一　覧 
 Ａ．特開２００８−３０４６６０号公報 
 Ｂ．特開平２−２１７８９４号公報」
２　当審拒絶理由の判断
（１）引用例の記載事項
ア　当審拒絶理由で引用され、本願の優先日前に頒布された刊行物である、特開２００８−３０４６６０号公報（以下、「引用文献Ａ」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
ａ「【００１４】
  ＴＦＴ３２がＮＭＯＳ（negative channel Metal Oxide Semiconductor）で構成されている場合、
Gate-Pix間容量、
画素（Pix）電位のフィードスルーが発生し、ホールドされる画素電位が低下してしまう。
ｂ「【００１９】
  本発明はこのような状況に鑑みてなされたものであり、単純な回路を用いて、チャネル容量起因のフィードスルーが発生する
液晶表示装置のコモン電圧値を自動的に調整する
ｃ「【００４２】
  コントローラ６２は、液晶パネル６１に所定の画像を表示させるために、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への電圧の印可のタイミングと印可される電圧値を制御するとともに、
液晶パネル６１に最初の１フレーム
が表示される前の立ち上げ区間、
において、コモン電圧調整回路６３によりコモン電圧が正しく調整されるように、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への電圧の印可のタイミングと印可される電圧値を制御する。
【００４３】
  
コモン電圧調整回路６３は、アナログバッファ７１とパスコンデンサ７２により構成され、
ｄ「【００４６】
  
ＴＦＴ３２の特性により、フィードスルー、
ＴＦＴ３２のゲート電圧立下げ時に起こる信号線電圧の変動の影響で、液晶の実効印加電圧Vsig_center、
がずれてしまう。このため、最適となるコモン電圧値（コモン電極電位）を調整する必要がある。
【００４７】
  
図５においては、
ダミー画素領域とする。
【００４８】
  
ダミー画素領域の液晶セル３１の画素電極
の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとなっている。
アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして供給される。
ｅ「【００６０】
  電源投入時にダミー画素群の電位が不確定であった場合、アナログバッファの出力が不安定になり、液晶の焼きつきの原因になってしまう。したがって、コントローラ６２は、
電源投入後の立ち上げ区間に、
このときのアナログバッファ７１の出力電圧VCOM_INが、立ち上げ区間終了後に全ての液晶セル３１のコモン電極へ供給される対向コモン電圧電位となる。
ｆ「【００６３】
  次に、図１０のフローチャートを参照して、
液晶表示装置５１の動作
【００６４】
  ステップＳ１において、コントローラ６２は、電源投入されたか否かを判断する。ステップＳ１において、電源投入されていないと判断された場合、電源投入されたと判断されるまで、ステップＳ１の処理が繰り返される。
【００６５】
  
ステップＳ１において、電源投入されたと判断された場合、ステップＳ２において、コントローラ６２は、ＴＦＴ３２のゲート電極の電位を、ダミー画素のみＯＮに
ゲート線駆動回路１３を制御する。
【００６６】
  ス
テップＳ３において、コントローラ６２は、一定の時間（
立ち上げ期間）、信号電極電位を全て中央値にするように、信号線駆動回路１２を制御する。
【００６７】
  
ステップＳ２およびステップＳ３の処理により、ダミー画素のゲートのみＯＮ（アクティブ状態）となるように、ゲート線駆動回路１３が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路１２が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給される。そして、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給される。
（ア）段落【００１４】及び【００４６】の記載から、引用文献Ａには、「Gate-Pix間容量の影響で、ＴＦＴ３２のゲート電圧立下げ時に、画素電位のフィールドスルーが発生して液晶の実効印加電圧Vsig_centerがずれてしまうため、コモン電圧値を調整する」ことが記載されている。
（イ）段落【００１９】の記載から、引用文献Ａには、「液晶表示装置のコモン電圧値を自動的に調整する」ことが記載されている。
（ウ）段落【００４２】の記載から、引用文献Ａには、「液晶パネル６１に最初の１フレームが表示される前の立ち上げ区間において、コモン電圧調整回路６３によりコモン電圧が正しく調整されるように、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への電圧の印可のタイミングと印可される電圧値を制御する」ことが記載されている。
（エ）段落【００４３】及び【００４８】の記載から、引用文献Ａには、「コモン電圧調整回路６３は、アナログバッファ７１とパスコンデンサ７２により構成され、ダミー画素領域の液晶セル３１の画素電極の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとなっており、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして供給される」ことが記載されている。
（オ）段落【００６３】、【００６５】、【００６６】及び【００６７】の記載から、引用文献Ａには、「液晶表示装置５１の動作は、
　ステップＳ１において、電源投入されたと判断された場合、ステップＳ２において、コントローラ６２は、ＴＦＴ３２のゲート電極の電位を、ダミー画素のみＯＮにするように、ゲート線駆動回路１３を制御し、
　ステップＳ３において、コントローラ６２は、一定の時間（立ち上げ期間）、信号電極電位を全て中央値にするように、信号線駆動回路１２を制御し、
　ステップＳ２およびステップＳ３の処理により、ダミー画素のゲートのみＯＮ（アクティブ状態）となるように、ゲート線駆動回路１３が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路１２が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給される」ことが記載されている。
（カ）段落【００６０】の記載から、引用文献Ａには、「アナログバッファ７１の出力電圧VCOM_INが、電源投入後の立ち上げ区間終了後に全ての液晶セル３１の対向電極へ供給される対向コモン電圧電位となる」ことが記載されている。
　上記（ア）〜（カ）より、引用文献Ａには、次の発明（以下、「引用発明Ａ」）が記載されている。
「Gate-Pix間容量の影響で、ＴＦＴ３２のゲート電圧立下げ時に、画素電位のフィールドスルーが発生して、液晶の実効印加電圧Vsig_centerがずれてしまう液晶表示装置のコモン電圧値を自動的に調整するものであって、
　液晶パネル６１に最初の１フレームが表示される前の立ち上げ区間において、コモン電圧調整回路６３によりコモン電圧が正しく調整されるように、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への電圧の印可のタイミングと印可される電圧値を制御し、
　コモン電圧調整回路６３は、アナログバッファ７１とパスコンデンサ７２により構成され、ダミー画素領域の液晶セル３１の画素電極の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとなっており、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして供給し、
　液晶表示装置５１の動作は、
　ステップＳ１において、電源投入されたと判断された場合、ステップＳ２において、コントローラ６２は、ＴＦＴ３２のゲート電極の電位を、ダミー画素のみＯＮにするように、ゲート線駆動回路１３を制御し、
　ステップＳ３において、コントローラ６２は、一定の時間（立ち上げ期間）、信号電極電位を全て中央値にするように、信号線駆動回路１２を制御し、
　ステップＳ２およびステップＳ３の処理により、ダミー画素のゲートのみＯＮ（アクティブ状態）となるように、ゲート線駆動回路１３が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路１２が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給され、
　アナログバッファ７１の出力電圧VCOM_INが、電源投入後の立ち上げ区間終了後に全ての液晶セル３１の対向電極へ供給される対向コモン電圧電位となる、液晶表示装置。」
イ　当審拒絶理由で周知技術を示す文献として引用され、本願の優先日前に頒布された刊行物である、特開平２−２１７８９４号公報（以下、「引用文献Ｂ」という。）には、図面とともに、次の事項が記載されている（下線は、当審で付与したものである。）。
「　第１図において、５はデータドライバ３からのデータ電圧ＶＤを、走査ドライバ４からの走査信号によりスイッチング素子のオン時に液晶セルに書き込む構成の液晶表示装置であり、この
液晶表示装置を駆動する装置は、
検出されたデータ電圧ＶＤに基づきこれに対応する補正データ電圧ＶＤＣを演算してこれをデータドライバ３に出力するデータ電圧補正手段２とから構成されており、このデータ電圧補正手段２は、書き込まれるデータ電圧ＶＤで変化する液晶容量とスイッチング素子の寄生容量とによって決まる液晶セルの電圧変動量を検出したデータ電圧ＶＤに基づいて演算し、これを検出したデータ電圧ＶＤに加算する補正動作を行うように構成されている。
（２）対比
　本願発明１と引用発明Ａを対比する。
ア　引用発明Ａの「Gate-Pix間容量」は、本願発明１の「ゲートラインと等価コンデンサとの間に存在する寄生容量」に相当し、
　引用発明Ａの「Gate-Pix間容量の影響で、ＴＦＴ３２のゲート電圧立下げ時に、画素電位のフィールドスルーが発生」による「液晶の実効印加電圧Vsig_cente」の「ずれ」は、本願発明１の「ゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧」に相当する。
　引用発明Ａの「ダミー画素領域」に「Vsig_centerの電位が書き込まれる」ことで「画素電極電位」を得ることは、「Gate-Pix間容量の影響で、ＴＦＴ３２のゲート電圧立下げ時に、画素電位のフィールドスルーが発生」による「液晶の実効印加電圧Vsig_cente」の「ずれ」を、「ダミー画素」を用いて再現しているので、本願発明１の「ゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出」することに相当する。
　したがって、引用発明Ａの「液晶パネル６１に最初の１フレームが表示される前の立ち上げ区間」である「ステップＳ２およびステップＳ３の処理により」、「ダミー画素領域」に「Vsig_centerの電位が書き込まれる」ことで「画素電極電位」を得ることは、本願発明１の「初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出」することに相当する。
イ　引用発明Ａの「画素電極電位」は、「フィールドスルー」による「ずれ」を含み、「アナログバッファ７１にVCOM_OUTとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給され」るので、本願発明１の「補償電圧」に相当し、
　引用発明Ａの「Vsig_centerの電位が書き込まれる」ことで「画素電極電位」を得る「ダミー画素」と、本願発明１の「該カップリング電圧に応じて補償電圧を生成するカップリング電圧検出回路」とは、「該カップリング電圧に応じて補償電圧を生成する手段」である点で共通する。
ウ　引用発明Ａの「電源投入後の立ち上げ区間終了後」は、本願発明１の「ディスプレイ位相」に相当する。
　引用発明Ａの「ダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧」を「液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給」することは、本願発明１の「前記補償電圧に応じて共通電圧を調整して、」「調整された共通電圧をディスプレイモジュールへ出力する」ことに相当する。
　そして、引用発明Ａの「コモン電圧調整回路６３」は、「ダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧」を「液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給」するものであり、「電源投入後の立ち上げ区間終了後」においても、「アナログバッファ７１の出力電圧VCOM_IN」を「全ての液晶セル３１の対向電極へ供給」するので、
　引用発明Ａの「コモン電圧調整回路６３」は、本願発明１の「前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路」に相当する。　
エ　引用発明Ａの「画素電極電位」を「液晶パネル６１に最初の１フレームが表示される前の立ち上げ区間」である「ステップＳ２およびステップＳ３の処理により」、「ダミー画素領域」に「Vsig_centerの電位が書き込まれる」ことで得ることは、本願発明１の「前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に」「生成される」に相当する。
オ　引用発明Ａの「ダミー画素」及び「コモン電圧調整回路６３」は、本願発明１の「電圧校正回路」に相当する。
　すると、本願発明１と引用発明Ａとは、次の一致点及び相違点を有する。
（一致点）
「初期位相においてゲートラインと等価コンデンサとの間に存在する寄生容量に起因するカップリング電圧を検出し、該カップリング電圧に応じて補償電圧を生成する手段と、
　前記補償電圧に応じて共通電圧を調整して、ディスプレイ位相において、調整された共通電圧をディスプレイモジュールへ出力する共通電圧回路と、
　前記補償電圧が、前記ディスプレイモジュールがオンした後であって画像が表示される前の期間に生成される、電圧校正回路。」
（相違点１）
　カップリング電圧に応じて補償電圧を生成する手段が、本願発明１は、「カップリング電圧検出回路」であるのに対して、引用発明Ａは、「ダミー画素」である点。
（相違点２）
　本願発明１は、「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチと、を有し」ているのに対して、引用発明Ａは、そのような特定がない点。
（相違点３）
　本願発明１は、「前記補償電圧が」「前記共通電圧が所定値に設定されてから生成される」のに対して、引用発明Ａは、そのような特定がない点。
（３）判断
　上記相違点２について検討する。
引用発明Ａは、「コモン電圧調整回路６３」及び「ダミー画素」を有しているが、本願発明１のような、「ディスプレイモジュール」を「共通電圧回路」又は「カップリング電圧検出回路」のどちらかに接続させる「スイッチ」は記載されていない。また、引用文献Ａの図５には、コモン電圧調整回路６３及びダミー画素の回路構成が示されているが（上記「（１）アｄ」）、「スイッチ」に相当する構成は記載されていない。
　そして、引用発明Ａは、「立ち上げ区間」において「ダミー画素」に「画素電極電位」を得ることと（「立ち上げ区間」である「ステップＳ２およびステップＳ３の処理」）、「立ち上げ区間終了後」において「アナログバッファ７１の出力電圧VCOM_IN」を「液晶セル３１の対向電極へ供給」することを行っているので、「スイッチ」を設ける動機はない。
　また、引用文献Ｂにも、「ディスプレイモジュール」を「共通電圧回路」又は「カップリング電圧検出回路」のどちらかに接続させる「スイッチ」は記載も示唆もされていないので、引用発明Ａにおいて、「液晶パネル６１」を「コモン電圧調整回路６３」及び「ダミー画素」のどちらかに接続させる「スイッチ」を設けることは、当業者といえども容易であるということはできない。
　
　したがって、上記相違点２に係る本願発明１の構成は、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易になし得たことであるとはいえない。
　よって、本願発明１は、上記相違点１及び３について検討するまでもなく、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
（４）本願発明２ないし１６について
　本願発明２、３及び６は、本願発明１をさらに限定したものであるところ、上記「（３）」に記載したように、本願発明１は、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易に発明をすることができたとはいえないから、同様に、当業者が引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、容易に発明をすることができたものとはいえない。
　本願発明５の「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、第２のスイッチ」及び本願発明７の「前記共通電圧回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記共通電圧回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ」についても、上記相違点２と同様な相違点を有するから、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易になし得たことであるとはいえず、
　本願発明５及び７は、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　また、本願発明４及び８の「ソース駆動回路と前記カップリング電圧検出回路とに接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のどちらかに接続させる、スイッチ」、本願発明１２及び１６の「前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ」及び本願発明１３の「前記ソース駆動回路及び前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを前記ソース駆動回路又は前記カップリング電圧検出回路のいずれかに接続する、第１のスイッチ」についても、上記相違点２と同様な相違点を有するから、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易になし得たことであるとはいえず、
　本願発明４，８，１２，１３及び１６は、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　さらに、本願発明９の「前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続するスイッチ」及び本願発明１５の「前記カップリング電圧検出回路に接続され、前記ディスプレイモジュールを接地端子又は前記カップリング電圧検出回路のいずれかに接続する、スイッチ」についても、上記相違点２と同様な相違点を有するから、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易になし得たことであるとはいえず、
　本願発明９及び１５、並びに本願発明９をさらに限定した本願発明１０，１１，１４は、引用発明Ａ及び引用文献ＡないしＢに記載された事項に基づいて、当業者が容易に発明をすることができたとはいえない。
　そうすると、もはや、当審で通知した拒絶理由によって本願を拒絶することはできない。
第５　むすび
　以上のとおり、原査定及び当審の拒絶の理由を検討しても、その理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。