(57)【要約】【課題】低コストの大量生産ができ、電力消費の低減により広範囲に応用可能な、高精度で、プログラム調整可能、かつ柔軟性のある構造による非線形性補償方法を提供する。【解決手段】パデ近似により非線形センサ及び線形出力領域の間で写像を提供する方法及びシステム。一実施態様では、第１の入力端子、出力端子及びゲイン制御端子を有し、かつ入力信号を入力する可変ゲインアンプと、その出力と結合し、第１のオフセット信号を加算する第１の加算器と、その出力と結合し、フィードバック係数に比例する信号に応じて乗算されたフィードバックを生成する第１の乗算器と、その出力と結合し、第２のオフセット信号を加算する第２の加算器と、その出力と結合し、ゲイン係数信号に応じて乗算されたゲイン信号を生成する第２の乗算器とを含み、可変ゲインアンプのゲイン制御端子は第２の乗算器の出力と結合している。【選択図】図６
2007537443.tif 000002
【特許請求の範囲】
【請求項１】
システムであって、
（ａ）少なくとも第１の入力端子、出力端子及びゲイン制御端子を有し、かつ入力信号を伝達する経路と動作可能に結合した可変ゲインアンプと、
（ｂ）第１のオフセット信号を加算するための、前記可変ゲインアンプの前記出力端子と動作可能に結合した第１の加算器と、
（ｃ）フィードバック係数に比例する信号を入力し、前記フィードバック係数に比例する信号に応じて乗算されたフィードバックを生成するための、前記第１の加算器の出力と動作可能に結合した第１の乗算器と、
（ｄ）対応する第２のオフセット信号を加算するための、前記第１の乗算器の出力端子と動作可能に結合した第２の加算器と、
（ｅ）ゲイン係数信号を入力し、前記ゲイン係数信号に応じて乗算されたゲイン信号を生成するための、前記第２の加算器の出力と動作可能に結合した第２の乗算器とを含み、
前記可変ゲインアンプの前記ゲイン制御端子は、前記第２の乗算器の出力と動作可能に結合されていることを特徴とするシステム。
【請求項２】
前記システムが、
（ｆ）前記入力信号を供給するための、前記可変ゲインアンプの前記第１の入力端子と動作可能に結合した第１のセンサを更に含むことを特徴とする請求項１に記載のシステム。
【請求項３】
前記システムが、
（ｇ）少なくとも１つの前記第１のオフセット信号、前記フィードバック係数に比例する信号、前記第２のオフセット信号及び前記ゲイン係数信号を各々規定するための、少なくとも１つの前記第１の加算器、前記第１の乗算器、前記第２の加算器及び前記第２の乗算器と動作可能に結合した係数決定手段を更に含むことを特徴とする請求項２に記載のシステム。
【請求項４】
前記システムが、
（ｈ）前記係数決定手段と動作可能に結合した温度センサを更に含み、少なくとも１つの前記第１のオフセット信号、前記フィードバック係数に比例する信号、前記第２のオフセット信号及び前記ゲイン係数信号を、検出温度に応じて、前記係数決定手段に規定させることを特徴とする請求項３に記載のシステム。
【請求項５】
前記システムが、
（ｈ）前記係数決定手段と動作可能に結合したスレショルド検出器を更に含み、少なくとも１つの前記第１のオフセット信号、前記フィードバック係数に比例する信号、前記第２のオフセット信号及び前記ゲイン係数信号を、第１の所定のスレショルドを越える入力信号が検出された交差及び／又は第２の所定のスレショルドを越える別の動作信号が検出された交差に応じて、前記係数決定手段に規定させることを特徴とする請求項３に記載のシステム。
【請求項６】
前記第１のセンサは、前記可変ゲインアンプと共にモジュール内に配置されていることを特徴とする請求項２に記載のシステム。
【請求項７】
前記システムが、
（ｇ）励振信号を前記第１のセンサに供給するための、前記第１のセンサと動作可能に結合した励振源を更に含むことを特徴とする請求項６に記載のシステム。
【請求項８】
前記システムが、
（ｈ）前記係数決定手段と動作可能に結合した較正センサを更に含み、少なくとも１つの前記第１のオフセット信号、前記フィードバック係数に比例する信号、前記第２のオフセット信号及び前記ゲイン係数信号を、前記第１のセンサに印加される複数の所定の物理的パラメータに応じて、前記係数決定手段に規定させることを特徴とする請求項２に記載のシステム。
【請求項９】
方法であって、
（ａ）個別に分子及び分母係数を有するパデ近似比に従って動作するプログラム可能な変換ユニットを提供する過程と、
（ｂ）分子及び分母係数をそれぞれ設定するため、前記変換ユニットをプログラムによって調整する過程とを含み、
前記調整過程によって、前記変換ユニットが、少なくとも３つの入力基準点を備える供給入力信号及び前記少なくとも３つの入力基準点に対応する少なくとも３つの標準出力値を備える対応出力信号の間で、所望のパデ近似写像を提供することを特徴とする方法。
【請求項１０】
方法であって、
（ａ）少なくとも３つの異なる物理的パラメータをセンサに印加する過程と、
（ｂ）前記少なくとも３つの異なる物理的パラメータに対して、対応する前記センサの少なくとも３つの応答を決定する過程と、
（ｃ）前記センサの前記少なくとも３つの応答を、対応する所定の少なくとも３つの出力信号に写像するために、パデ近似写像ユニットのための係数を決定する過程とを含むことを特徴とする方法。
【請求項１１】
前記所定の少なくとも３つの出力信号が、前記印加された少なくとも３つの異なる物理的パラメータに比例して、実質的に直線のグラフを描くことを特徴とする請求項１０に記載の方法。
【請求項１２】
センサモジュールであって、
（ａ）センサ出力信号を提供する少なくとも１つのセンサと、
（ｂ）前記センサ出力信号を、３つ以上の写像係数を伴うパデ近似写像関数に基づいて較正された出力信号に写像するコア写像回路と、
（ｃ）前記コア写像回路の１つ以上の写像係数を設定するための較正回路とを含むことを特徴とするセンサモジュール。
【請求項１３】
前記センサモジュールが、
（ｄ）複数の所定の写像係数の中から、前記コア写像回路で使用される前記写像係数を選択するための係数選択ユニットを更に含むことを特徴とする請求項１２に記載のセンサモジュール。
【請求項１４】
前記センサモジュールが、
（ｅ）前記係数選択ユニットと動作可能に結合した温度測定ユニットを更に含み、測定された温度に応じて、前記写像係数の選択に作用することを特徴とする請求項１３に記載のセンサモジュール。
【請求項１５】
前記センサモジュールが、
（ｅ）前記係数選択ユニットと動作可能に結合した区分測定ユニットを更に含み、前記センサ出力信号の測定された範囲に応じて、前記写像係数の選択に作用することを特徴とする請求項１３に記載のセンサモジュール。
【請求項１６】
前記センサモジュールが、
（ｄ）前記少なくとも１つのセンサに励振信号を供給するための、センサ励振ユニットを更に含むことを特徴とする請求項１２に記載のセンサモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般にアナログ変換器の非線形性及び／又は温度ドリフトの補償を行う電子システムに関している。
【０００２】
更に詳しくは、本発明は、その変換器が電子補償回路のような補償手段と共にパッケージされている集積センサモジュールに関している。
【０００３】
（１）本願に対する相互参照
【０００４】
以下の米国特許は、ここに言及することにより本願の一部とする。
【０００５】
（Ａ）米国特許第６，１９８，２９６号、２００１年３月６日に発行されたＩｖａｎｏｖによる「ブリッジセンサ線形化回路及びその方法」、
【０００６】
（Ｂ）米国特許第５，９０２，９２５号、１９９９年５月１１日に発行されたＣｒｉｓｐｉｅ他による「温度によるオフセット及び感度変化に対するセンサの高精度な較正のためのシステム及び方法」、
【０００７】
（Ｃ）米国特許第５，８４８，３８３号、１９９８年１２月８日に発行されたＹｕｎｕｓによる「温度によるセンサの非線形オフセット及び感度変化に対する精密補償のためのシステム及び方法」、
【０００８】
（Ｄ）米国特許第５，７６４，０６７号、１９９８年６月９日に発行されたＲａｓｔｅｇａｒによる「低コストで高精度なアナログ回路を使用するセンサ信号処理のための方法及び装置」、
【０００９】
（Ｅ）米国特許第５，６８６，８２６号、１９９７年１１月１１日に発行されたＫｕｒｔｚ他による「半導体変換器構造による周辺温度補償」、
【００１０】
（Ｆ）米国特許第５，１２２，７５６号、１９９２年６月１６日に発行されたＮｅｌｓｏｎによる「検出ブリッジ回路出力の線形化」、
【００１１】
（Ｇ）米国特許第４，４１９，６２０号、１９８３年１２月６日に発行されたＫｕｒｔｚ他による「半導体圧力変換器のための線形化回路」、
【００１２】
（Ｈ）米国特許第４，３６２，０６０号、１９８２年１２月７日に発行されたＯｋａｙａｍａ他による「変位変換器」。
【００１３】
（２）特許以外の相互参照
【００１４】
以下の刊行物は、ここに参考のために記載される。
【００１５】
（ａ）Wolfram Research Mathworld Web site: http://mathworld.wolfram.com/PadeApproximant.html、
【００１６】
（ｂ）Baker, G. A. Jr. and Graves-Morris, P. Pade' Approximants. New York: Cambridge University Press, 1996、
【００１７】
（ｃ）Yoshii et al, "1 Chip Integrated Software Calibrated CMOS Pressure sensor with MCU, A/D Converter, D/A Converter, Digital Communication Port, Signal Conditioning Circuit and Temperature Sensor", Proceedings 1997 International Conference on Solid-State Sensors and Actuators, Chicago, June 16-19, 1997, pg. 1485-1488、
【００１８】
（ｄ）Mnif, K., "Compensation is critical in fitting analog pressure sensors to the application", ISD Magazine, July 2001、
【００１９】
（ｅ）Travis, B., "Smart conditioners rub out sensor errors", EDN Magazine, February 2001、
【００２０】
（ｆ）McGonigal, J., "Signal conditioning", Sensor Magazine, September 2003、
【００２１】
（ｇ）Harrold, S., "Programmable analog ICs", Sensor Magazine, April 2003、
【００２２】
（ｈ）Dunbar and Allen, "Performance grows with integration", EE Times, October 7, 2003。
【背景技術】
【００２３】
多くの物理的パラメータ、例えば温度、圧力、力、張力、光度、位置、角度、速度、加速度及び液体流速等において、１つ以上のパラメータを正確に検出することが、しばしば求められる。技術的進歩によって、これらのパラメータの一部を、モノリシックに集積して小型化した電子機械システム（ＭＥＭ）によって測定できるようにした。検出部が集積されておらず、別な構成である場合でも、それらはたいていコンパクトに格納されており、センサモジュールは、信号処理及び／又は他のセンサ支援機能を提供するためのディスクリート回路及び／又はモノリシックＩＣを更に含んでいる。応用分野には、自動車、医薬、航空宇宙及びファクトリーオートメーションが含まれる。
【００２４】
例えば自動車分野において、センサのサイズ、重量、コスト及び電力消費は重要であり、その上、車両を更に機敏に動作させるために、車両構造に対して遍在的にセンサを組込むことが求められており、小型で、正確で、信頼性があり、厳しい環境下で動作可能な低コストのセンサを開発するために、相当な努力が費やされてきた。これは結果的に、異なる物理的／電気的原理に基づく様々な検出部を導出し、各々独自に特定の目的及び環境のために最適化されている。それが様々なセンサの特徴であり、問題も引起している。
【００２５】
多くの検出部は、何らかの形で回避又は補償しなければならない特有の要件及び制限がある。多くのセンサは、検出される物理的特性から得られるエネルギに加えて、適切な励振源又は電源を必要とする。検出される所定の物理的特性（例えば、力、変位、速度、加速度、温度或いはその他の検出及び／又は測定可能な物理的パラメータ）に応答して、センサによって生成される電気信号又は他の信号は、比較的弱く、歪んでいる、即ちセンサ出力信号を使用する電子制御システム又は他の制御システムに、直接結合させることには適していない。そのため、信号増幅及び歪み除去が多くの場合望まれている。使用される増幅器及び／又はセンサ自体は、製造工程における摂動に起因して、通常は増幅率及びオフセットエラーのばらつきがある。従って、これらの部品は、一般的に個別に較正されなければならない。多くの検出部は、検出されたパラメータに対して非理想的な応答関数を示す。非理想的な応答関数は、異なる温度範囲に渡る応答の変化及び／又は測定される物理的パラメータの線形変化に対する非線形応答に問題がある。様々な用途において、これらの非理想的な応答挙動に対して、ある程度の補正を必要とされることがある。適切な電子回路は通常「信号処理回路」と呼ばれ、これらの要求を処理するために多くの場合使用され、一般にセンサパッケージに不可欠な要素とされている。検出部及び信号処理回路は共に、１つの環境的に密閉されたセンサモジュール或いは単に集積センサとして知られている物理装置に実装されるのが一般的である。センサ信号処理についての更なる説明及び有効な解決策の実施例は、上述のＭｎｉｆ、Ｔｒａｖｉｓ及びＭｃＧｏｎｉｇａｌによる論文で明らかにされている。
【００２６】
電子回路による非線形性補正機能を有する信号処理回路は、現代のセンサ製造において、益々不可欠な要素となっている。処理回路は、高機能で高価な検出部を必要とすること無く、高精度かつ広範な動作範囲を可能とする。多くの様々な非線形補償技術が開発されてきたが、導入するためにコストと時間がかかることがあり、精度が不十分なことが多く、或いは他の望ましくない技術的制限を受けることがある。この産業では柔軟なアプローチが必要とされている。
【００２７】
センサの非線形性を処理するために開発された様々なアプローチの中で、ソース変調フィードバックを利用した一般的な技術では、増幅及び測定された信号の一部が、検出部の励振源を変調するためにフィードバックされる。この基本原理は、抵抗ブリッジセンサに使用されており、米国特許第４，３６２，０６０号、同第４，４１９，６２０号、同第５，１２２，７５６号、同第５，６８６，８２６号及び同第６，１９８，２９６号に開示されている。その技術は温度を変化させるためには有効である。しかし、これらのソースフィードバック技術は、ポテンショメータの使用又は事前に選択された値の抵抗を選択するような、手作業の試行錯誤による調整に依存している。この種のアプローチは、各センサの個別の補償及び／又は較正を必要とすることがあるので、大量生産には不向きである。また、固定された「平均」抵抗値は、全てのセンサに使用され、精度が犠牲にされる。何故なら検出部の通常生産での変動は補償されないからである。
【００２８】
場合によっては、温度変化に起因するセンサの非線形応答に対して補償することが必要である。米国特許第５，９０２，９２５号は、区分線形アプローチを開示している。米国特許第５，８４８，３８３号は、多項式補償に基づく解決策を提案している。しかしながら、これらのアプローチは、多くのセンサの検出範囲内における、温度変化に関係なく固有の非線形性について同時に扱っていない。
【００２９】
非線形性補償では、主にデジタル方式が開発されてきた。これらは上述のＴｒａｖｉｓ及びＹｏｓｈｉｉ他による論文に示されているような、参照テーブル、区分線形補償又は多項式補償技術を含んでいる。それらは柔軟で、正確な場合もあるが、その解決策の実施には通常マイクロコンピュータ又はデジタルシグナルプロセッサ（ＤＳＰ）を隣接するための準備及び大容量のメモリーが必要であり、これら全てのことが、複雑さ、電力消費及びコストを増加させる。また、従来の主なデジタル方式は、通常Ａ／Ｄコンバータが入力−出力信号経路に直接配置されなければならない。これはＡ／Ｄコンバータのサンプリング周期に起因する速度制限を生じやすい。これはまた、潜在的にエイリアシング問題及び量子化エラーを生じやすい。
【発明の開示】
【課題を解決するための手段】
【００３０】
本発明は、非線形性補償方法を提供し、その方法が高精度で、プログラム調整可能、かつ柔軟性に対応する構造を提供することによって、低コストの大量生産を可能にし、電力消費が低減されることによって、広範な用途に用いられるようにする。ここで開示される方法及び構造は、非線形性補償の不可欠な要素として実行するセンサ較正を可能にし、両方の機能が同一回路によって実行されて良い。本発明に基づく実施態様は、信号処理にデジタル処理の問題（例えば、量子化エラー及び／又はサンプリング周期の遅延）の無い、アナログ技術を主に使用するモノリシック集積回路として実行され得る。
【００３１】
更に詳しくは、本発明の１つの特徴である、数学のパデ近似に基づく写像関数の実行が提供される。パデ近似は所望の写像関数の展開型近似を生成するために使用されることがあり、その近似は２つのべき級数の比で表されることがあり、各べき級数は各々一連の係数を含んでいる。所定のパデ近似写像関数は、その分子及び分母係数の一方或いは両方を調整することによって規定及び／又は微調整され得る。パデ近似写像関数は、非線形の物理的挙動をモデル化するのに適しており、その挙動には極値或いは同様の特異性を含む数学的モデルが含まれている。特にパデ近似アプローチによって提供される有理関数は、一般的に実社会の現象をモデル化することについては、よく使用されるテーラー展開よりも適していると考えられている。テーラー展開は不利なことに、所望の精度及び正確さで近似を規定するためには、より多くの項数及び関連係数を必要とするからである。
【００３２】
比較的正確なパデ近似は、低次の有理関数及び対応する簡素で安価な実質的にアナログの非線形性補償回路を使用することによって実行できる。一実施態様においては、（ａ）可変ゲインアナログアンプと、（ｂ）アンプの出力に結合したアナログオフセット加算器と、（ｃ）オフセット加算器の出力に結合したフィードバック減衰器と、（ｄ）可変ゲインアナログアンプのためのゲイン設定回路とが必要とされる。ゲイン設定回路は第１のゲイン係数Ｇで表されるゲイン信号を生成し、１からフィードバック減衰器の出力を引いた値を乗じる。
【００３３】
結果として生じる回路挙動は、次のように表示されて良い。
2007537443.tif 000003
【００３４】
出力電圧Ｖｏｕｔの方程式Ｅｑ．１ａを解くことによって、方程式Ｅｑ．１ａは次のように再表示されて良い。
2007537443.tif 000004
【００３５】
次に、ｘ＝Ｖｉｎ、ｙ＝Ｖｏｕｔ、ａ＝Ｇ、ｂ＝ｖｏｆｆ及びｃ＝Ｇ・ｋｖｆと置換することによって、方程式Ｅｑ．１ｂは、一次パデ近似として、次のように再表示されて良い。
2007537443.tif 000005
【００３６】
より一般的な公式の下では、上述の方程式（Ｅｑ．１ｃ）は、ｎ次パデ近似として再表示されて良い。
2007537443.tif 000006
【００３７】
一次方程式Ｅｑ．１ｃの３つの係数、ａ、ｂ及びｃを適切に調整することによって、様々な写像関数が近似できることがわかる。例として、ｃ＝０と設定することによって、線形写像方程式ｙ＝ａｘ＋ｂが得られる。ａ＝０と設定することによって、非線形写像方程式ｙ＝ｂ／（ｃｘ＋１）が得られる。入力変数ｘは、水平変換された写像関数を得るため、変換変数（ｘ−ｘ０）に置換され得る。出力変数ｙは、垂直変換された写像関数を得るため、変換変数（ｙ−ｙ０）に置換され得る。ｘ及びｙの両者は、ｘ−ｙグラフ上で写像関数を１８０度回転するために、転極されたｘ’＝−ｘ又はｙ’＝−ｙを追加で有することがある。
【００３８】
本発明に基づく非線形性補償回路は、センサモジュールのアナログ信号経路のどこに配置されても良い。補償関数は、補償器の内部非線形性及び伝達経路内の他の回路の非線形性の補償が含まれる。何故なら補償は、センサ励振信号の調整は必須ではなく（例えば、抵抗ブリッジ回路のように）、センサ励振信号は一定に保たれて良く、或いは供給電圧に比例するようにしても良い。このことは簡素なデザインを可能にし、センサ励振電圧又は電流が、各センサ及びその使用環境に固有の事情によって要求され得る最適な範囲内に、確実に入るようにすることを可能にする。追加の利点として、非線形性補償回路はセンサ較正も提供できるので、全体の複雑さ及びコストを更に低減する。大きな参照テーブル、マイクロプロセッサ及び／又は同等物が使用される、非線形性補償のための主なデジタル方式と比較すると、本発明に基づく実施態様は、より簡素で小さな回路によって実行でき、かなり低コストで作ることができる。
【００３９】
検出用途の説明で記載されるが、ここで記載される写像回路関数及び技術は、対象範囲が一般的であり、例えばオーディオ、ビデオ、イメージ又は非線形写像関数が電子的に提供されるような様々な状況の用途に応用できる。
【００４０】
本発明に基づく入力信号を対応出力信号に写像するための方法が提供される。その方法の一実施例には次のことが含まれる。（ａ）各分子及び分母係数を有するパデ近似の比に基づいて動作するプログラム可能な変換装置を提供し、（ｂ）少なくとも３つの入力基準点を有する供給入力信号及びその少なくとも３つの入力基準点に１対１で対応する少なくとも３つの標準出力値を有する対応出力信号の間に、所望のパデ近似写像を提供するように各分子及び分母係数を設定するため、変換装置をプログラムによって調整する。
【００４１】
本発明のその他の特徴は、以下の詳細な説明によって明らかになる。
【発明を実施するための最良の形態】
【００４２】
以下の説明は実施例を示すだけであり、限定をするわけではない。図１１は、本発明に基づくセンサモジュール１０１及びセンサを含む環境１００のブロック図を提供している。センサを含む環境１００は、対応する第１のセンサ１０５によって測定される第１の物理的パラメータを供給するための第１のパラメータソース５０を含んでいる。センサモジュール１０１及び第１のパラメータソース５０は、互いに近接して提供されて良く、自動車（例えば、車の熱いエンジン近傍）又は工場（例えば、振動或いは別の応力にさらされる大量生産用の機械内部）又は医療施設（例えば、大きな電源を近づけられない患者に絶縁状態で結合する）又は同様の困難な特徴を有するその他の環境等の適用環境１００内に配置されて良い。
【００４３】
第１のセンサ１０５によって測定或いは追跡される第１の物理的パラメータ５１は、物理的位置或いは方向（角度を含む）、印加力、音波、ガス或いは流体圧力、スピード、速度、加速度、又は適切な適合センサ１０５で検出可能なその他の物理的特性であって良い。測定される第１のパラメータ５１に加えて、第１のパラメータソース５０或いは適用環境１００は、温度変化、電気系統へのノイズ、機械的振動又は第１のセンサ１０５の測定機能に干渉し得るその他の物理的特性等の干渉物理パラメータ５２を生成することがある。カップリング５３は、モジュール１０１に付随する温度センサ１０７への任意の接続を表している。この温度センサ１０７は、補償電子機器内で結合されて良く（例えば、温度検出用バイポーラ接合トランジスタ（ＢＪＴ）又は温度変調オシレータ）、その使用については以下に記載される。
【００４４】
第１のセンサ１０５（モジュール１０１に１つ以上付随する及び／又は組込まれる場合がある）は、様々な物理的パラメータ検出手段の内のいずれかであって良く、それらには、正確に検出及び測定するための光信号、磁気信号、静電信号（充電強度）、音波、モジュール１０１の筐体（図示なし）の加速度変化、或いは様々な種類の別の物理的パラメータを含むが、これらに限定されるわけではない。場合によって、第１のセンサ１０５を適切に機能させるために、例えば精密ＤＣ及び／又はＡＣ電源のような１つ以上の励振源（バッテリ記号１０６で図示されている）を必要とすることがある。第１のセンサ１０５は、センサを適切に作動させるために、１つ以上の基準信号源（例えば、周波数基準）を必要とすることがある。一般的に利便性及び動作のために、これらセンサ支援の励振及び／又は基準提供要素（１０６）は、第１のセンサ１０５を受容している同一モジュール１０１内に提供される。
【００４５】
第１のセンサ１０５の即時出力信号は、一般的にアナログ電気信号であり、その電圧及び／又は電流は、測定される第１の物理的パラメータ５１の対応する大きさ又は別の特性で表す。第１のセンサ１０５の即時出力信号は、本来は光であって良く、選択的或いは追加的に、磁気又はその他のエネルギの形式で表されることがあっても良い。エネルギ伝達経路１０９は、第１のセンサ１０５の即時出力信号を、ここで記載しているコア写像回路１１０の入力ノード１１１に動作可能に結合している。第１のセンサ１０５の即時出力信号は、形式が変換されて良く、例えば、電流信号から電圧信号に変化して、伝達経路１０９に沿って伝達される。コア写像回路１１０の入力信号ｘは、ここでは電圧信号Ｖｉｎの形式をしている。別の形式の信号は、本発明が意図する範囲内である（例えば、ｘは光又は別の形式の入力信号、可変ゲインアンプ１２１は、そのような光又は別の形式の入力信号を入力すべく形状が決められている）。
【００４６】
コア写像回路１１０は、可変ゲイン入力アンプ１２１（上述）、第１の加算器１２２、第１の乗算器１２５、第２の加算器１２６及び第２の乗算器１２７を含んでおり、フィードバックループを画定するように構成されることが示されている。一実施態様において、フィードバックループの各構成要素１２１、１２２、１２５、１２６及び１２７は、アナログ信号処理要素であり、例えば集積回路を構成する低電力ＣＭＯＳ回路で実行され、電力消費を減少し、物理的サイズを縮小する。そのような全体がアナログのフィードバックループが使用される場合、デジタルフィードバックで生じる問題が避けられる。更に詳しくは、デジタルサンプリング遅延及びデジタル量子化エラーを排除し得るので、入力信号領域（ｘ信号）から出力信号範囲（ｙ＝Ｖｏｕｔ）への比較的迅速で正確な写像を提供する。消費電力も減少させることがあるが、そのような結果はアナログ回路には期待されていないものである。コア写像回路１１０は、プログラムによって較正及び非線形性補償を同時に提供するように設定されて良い。何故なら一連の構成要素は、同時に両方の機能（較正及び非線形性補償）を提供するために使用されるので、両機能のために消費される電力量は同じであるが、これに対して一連の構成要素が別々である場合、電力の消費及び機能の提供が別々に行われるからである。また、一実施態様において、構成要素１２５及び１２７のいずれか一方或いは両者は、増幅乗算器ではなく、減衰乗算器である。（ここで使用されているように、乗算は増幅或いは減衰のいずれかを起こすことができる。）減衰は通常、増幅よりも低いＶｃｃ電力を消費する。何故なら、入力信号によって供給される電力よりも大きな電力によって出力信号を生成するため、追加電力が電力増幅乗算器に供給されなければならないからである（例えば、抵抗減衰器又は電圧スプリッタは、一般的に追加電力を印加するためのＶｃｃ供給を必要としない）。
【００４７】
可変ゲインアンプ１２１は、そのゲイン係数Ｇを規定するためのゲイン制御端子１１８を有している。便宜上、端子１１８への電圧Ｇの印加は、アンプ１２１に無単位の対応ゲイン係数Ｇを生成すると仮定する。つまり、端子１１８において１ボルト当たり１：１の変換係数が存在する。更に一般的には、端子１１８において与えられる電圧及びアンプ１２１によって実現される実際のゲインの間には、別の変換係数が存在し得る。後者のような場合、対抗係数が経路１１６及び１１７上の電圧値に印加され得る。当業者であれば、その実施方法は理解できるであろう。
【００４８】
更に図示された可変ゲインアンプ１２１は、入力信号ｘ＝Ｖｉｎに対して任意に負オフセットを追加するための、負入力オフセット端子１２３を有している。従って、アンプ１２１の出力信号１１２は、Ｇ・（ｘ−ｘ０）ボルトと表現されて良く、この場合Ｇは無単位で、ｘ０はデジタル−アナログ（Ｄ／Ａ）コンバータ１３１によって供給されるアナログオフセット信号である。そのようなオフセットは任意であり、別の実施態様では、端子１２３はもちろんのことＤ／Ａコンバータ１３１及びメモリユニット１４１も存在しない。一実施態様において、可変ゲインアンプ１２１は、高インピーダンスの入力端子１１１及び１２３（例えば、各々概ね１００ＫΩより大きい）を有し、入力信号ｘ及びｘ０をそれぞれ入力する。可変ゲインアンプの出力端子１１２は、低インピーダンス（例えば、概ね１００Ω未満）の出力で、対応する増幅された電圧出力信号を提供する。第１の加算器１２２はオフセット信号ｖｏｆｆを追加するので、経路１１５の電圧信号ＶｏをＧ・（ｘ−ｘ０）＋ｖｏｆｆに等しくさせる。第１の乗算器１２５は、フィードバック係数ｋｖｆによって信号Ｖｏを乗じるので、経路１１６の電圧をｋｖｆ・Ｖｏに等しくさせる。記載されているとおり、一実施態様において、ｋｖｆは１よりも小さい。同じ或いは別の実施態様において、ｋｖｆは十分に小さく設定され、生成物ｋｖｆ・Ｖｏは、所定の最大値、例えばｄボルトより下にとどまる。第２の加算器１２６は、別のオフセット信号ｄを追加し、経路１１６の信号を反転させるので、経路１１７の電圧信号ｄ−ｋｖｆ・Ｖｏを形成する。別の実施態様において、ｄは、それが１単位を表すような所定の基準電圧であり、Ｄ／Ａコンバータ１３６及びメモリユニット１４６は存在しない。コア写像回路１１０の第２の増幅器１２７は、経路１１７の信号を供給ゲイン信号Ｇ０によって乗じるので、経路１１８の電圧信号をＧ０・（ｄ−ｋｖｆ・Ｖｏ）と等しくなるようにする。先に説明されたように、アンプ１２１の無単位のゲイン係数を設定するため、ここでは端子１１８は、１ボルト当たり１対１の変換を実行するとしている。一実施態様において、乗算器１２７の経路１１７の乗算係数は、１よりも小さい。同じ又は別の実施態様において、係数は十分に小さく設定され、生成物Ｇ０・（ｄ−ｋｖｆ・Ｖｏ）は、所定の最大電圧、例えばｄボルトより下にとどまる。
【００４９】
アンプ１２１及び加算器１２２のフォワード信号経路に沿ってＶｏの値を求める場合、次のように表示されて良い。
2007537443.tif 000007
【００５０】
更にＶｏを求めると、方程式Ｅｑ．２ｂの比が得られることを示し得る。
2007537443.tif 000008
【００５１】
ａ＝ｄ・Ｇ０、ｂ＝ｖｏｆｆ、ｃ＝ｋｖｆ・Ｇ０と置換することによって、より標準的な一次パデ近似写像関数が得られる。
2007537443.tif 000009
【００５２】
（ｘ−ｘ０）項がｘ０＝０と設定することによって単純化され、Ｖ０がｙと表示されれば、Ｅｑ．２ｃは次のように単純になる。
2007537443.tif 000010
【００５３】
一般にｃ・（ｘ−ｘ０）＝−１の条件が回避されることは、方程式Ｅｑ．２ｃから明らかである。しかしながら、いくつかの用途において、飽和出力応答及び／又は発振が望ましく、｛Ｃ・（ｘ−ｘ０）＝−１｝の条件を発生させることがある。発振抑制手段（例えば、周波数領域フィルタ）は、望ましくない発振を抑制するのに適しているので、フィードバックループに組込まれることがある。
【００５４】
各々のループ制御アナログ係数：ｘ０、ｖｏｆｆ、ｋｖｆ、ｄ及びＧ０は、各デジタル−アナログ（Ｄ／Ａ）コンバータによって生成されて良く、それらは各々１３１、１３２、１３５、１３６及び１３７で示されている。各Ｄ／Ａコンバータ１３１、１３２、１３５、１３６及び１３７は、係数が規定するデジタル入力信号を、図示された抵抗及び／又はメモリユニット１４１、１４２、１４５、１４６及び１４７の１つから、順番にそれぞれ入力して良い。一実施態様において、１つ以上のメモリユニットが、ＦＬＡＳＨ又はＥＥＰＲＯＭのような不揮発性メモリユニットを含んでいる。一実施態様において、アナログ係数ｄは、１のような定数に設定され、Ｄ／Ａコンバータ１３６はもちろんのこと、その対応メモリユニット１４６も省略される。同じ或いは別の実施態様において、アナログオフセット係数ｘ０は、０のような定数に設定されて良く、対応Ｄ／Ａコンバータ１３１はもちろんのこと、その対応メモリユニットも取除かれて良い。一般的にコア写像回路１１０は、２つ或いは３つの係数（例えば、Ｖｏｆｆ、ｋｖｆ及びＧ０）だけがプログラム可能な変数で、他の係数が固定されている場合であっても、様々な写像関数を提供し得る。あるものはコストを削減し、信頼性を増加し、消費電力を低減し、及び／又はコア写像回路１１０及び／又はそれを包含するモジュール１０１内のプログラム調整可能な構成要素の数を減少することによってモジュールサイズを縮小する。同一モジュール１０１内にコア写像回路１１０と同様の複数のコア写像回路を有することは、本発明の意図する範囲内であり、各写像回路１１０は複数のセンサの１つによって、各々写像を提供する。
【００５５】
各ループ制御デジタルメモリユニット１４１（任意）、１４２、１４５、１４６（任意）及び１４７は、適切なビット幅のアドレス入力信号：Ａｄｄｒ１、Ａｄｄｒ２、Ａｄｄｒ３、Ａｄｄｒ４及びＡｄｄｒ５によって、それぞれ駆動されて良く、複数の異なる係数の値によって規定されるビット幅は、各々のデジタルメモリユニットが、その係数の値を所定の時間内で保存するように規定される。例として、メモリユニット１４７が、８より小さいＧ０の値を保存する場合、アドレス入力信号Ａｄｄｒ３は、３ビットあれば十分である。また、メモリユニット１４５が、３２より小さい所定の値のｋｖｆを保存する場合、アドレス入力信号Ａｄｄｒ５は、５ビットあれば十分である。いくつかの用途において、係数抵抗或いはメモリ出力信号は、係数精度を所望の範囲に支援するため、少なくとも８から１１データビットを有する。ループ制御デジタルメモリユニット１４１から１４７の保存容量及びアドレス入力幅は、所定の用途に応じて適切に設定されて良い。
【００５６】
アドレス入力信号Ａｄｄｒ１、Ａｄｄｒ２、Ａｄｄｒ３、Ａｄｄｒ４及びＡｄｄｒ５は、モジュール内のアドレスバス１５５から得られる。係数選択論理演算装置１５０は、様々な条件に適切なループ係数を選択するように、アドレスバス１５５を駆動する。論理選択可能なループ係数は、入力信号の種類に応答して変化することがあり、その種類にはアナログ−デジタル（Ａ／Ｄ）コンバータ１５３によって提供される温度変化表示信号（１５３はセンサ１０７からの信号によって駆動される）及び／又はスレショルド検出器１５６（デジタルコンパレータ）によって検出される入力信号境界点の交差等が含まれるが、これらに限定されるわけではない。ドット１５４で図示されているように、２つ以上の境界点検出器が使用されることがある。境界交差条件は、入力ノード１１１で検出されることが必須要件ではない。それに代わって、出力ノード１１５の掃引信号範囲内、或いはアンプの出力経路１１２上、或いはその他の適切な場所で検出されて良い。デジタル動作の選択スイッチ１５８は、係数切替条件を検出するために使用される信号範囲の設定に応じて適切にモジュール内の較正コントローラ１６０によって作動されて良い。係数切替条件は、写像関数が区分され、ある関数から別の関数へ変化する位置であり、それは図８によって説明されるとより明確になる。バス１６１は較正コントローラ１６０から係数選択論理演算装置１５０を結合する。コマンドバス１６２は、較正コントローラ１６０から外部較正源６０を結合する。コマンドバス１６２は、新しい係数データ値を、較正コントローラ１６０及び入力バス１６５を介してループ制御デジタルメモリユニットの１つ１つに供給して良い。（全て示していないが、データ入力バス１６５は、各メモリユニット１４１、１４２、１４５及び１４６にも動作可能に結合している。）較正の間、外部較正源６０は、測定されるパラメータ５１の標準化された一連の少なくとも３つの異なるインスタンス５１ａ、５１ｂ、５１ｃを、第１のセンサ１０５に提供するようにモジュール１０１に取付けられる。ここで簡単に図５を参照されたい。いくつかの実施態様において、モジュール１０１の較正ピン（図示なし）が作動している間、測定されるパラメータ５１の標準化された一連の５１ａ、５１ｂ、５１ｃは、所定の順番で供給されて良い。外部較正源６０は、対応する標準化された一連の３つの各温度５３ａ、５３ｂ、５３ｃを、付随する温度検出器１０７に提供する。モジュールの出力ドライバ１９０の出力信号１９１は、較正中に測定され、ループ係数ｘ０（任意）、ｖｏｆｆ、ｋｖｆ、ｄ（任意）及びＧ０のための適切な係数値が導かれ、メモリユニットに保存される。ループ係数を導く方法は、パデ近似と共に以下に記載される。
【００５７】
パデ近似は、２つのべき級数の展開比として導かれることがあり、分子及び分母係数は、所望の変換を提供するように規定される。パデ近似が極値を含む或いは極値の挙動に近い写像関数を提供するために使用される場合、しばしばテーラー展開よりも優れていることがある。
【００５８】
その一般形態において、パデ近似は２つの多項式のべき級数間の比である。
2007537443.tif 000011
ここでＱＭ（ｘ）は、ＱＭ（０）＝１に正規化された。
【００５９】
従って、分子及び分母が共に一次多項式のパデ近似ｙ（Ｘ）は、次のように表すことができる。
2007537443.tif 000012
【００６０】
上記ｘ−ｙ写像関数において、ｙ（ｘ）はセンサ非線形性補償に使用することができ、ｘは検出部から直接又は間接的に得られた測定表示信号として規定される。（例として、”ｘ”は、所定の電圧、電流又は電荷であって良い。）同様に、上記方程式のｙ（ｘ）は、非線形性補償後の対応する電気信号を表すことができ、ａ、ｂ、ｃ項は、非線形性を補償し、較正も提供するようなセンサ固有係数であって良い。ｙ（ｘ）は、測定される物理的パラメータを表す最終的な出力信号である必要はないことがある。図１１のモジュール出力信号１９１は、そのようなパラメータ表示信号であって良い。ｙ（ｘ）信号は、上流側の第１のセンサ１０５及び下流側のフィルタ１８０及び出力ドライバ１９０のような構成要素の両者における非理想的な挙動を止める中間補償信号であって良い。
【００６１】
ａ、ｂ及びｃのようなパデ近似係数の大きさを適切に調節することによって、非線形性補償関数を含む、様々な種類の有益な写像関数を得ることができる。図１、２及び３は、いくつかの実行可能な変換関数を示している。
【００６２】
図１、２及び３より、各曲線の位置、方向及び傾きは、３つの係数ａ、ｂ及びｃによって調整できることを理解し得る。ａが、ｂとｃとを乗じた値に等しくなるような特別な場合において、出力ｙ（ｘ）は定数ｂまで減少する。この結果は、一般的に非線形性補償にとって有益ではない。（それでも、図９を参照いただきたい。）ａ＞ｂ・ｃ或いはａ＜ｂ・ｃのいずれかの条件に合致する場合、非線形性補償が実行されて良く、次の恒等式が容易に証明される。
図１の場合：
2007537443.tif 000013
図２の場合：
2007537443.tif 000014
図３の場合：
2007537443.tif 000015
【００６３】
センサ処理回路は、しばしばゲイン及びオフセット較正を必要とする。好適な低コストの解決策は、全てのゲイン／オフセット較正及び非線形性補償を同一機能ブロックに終結させることによって得られることがある。回路サイズが縮小し、電力消費が減少し、更に重要なことに全てのゲイン／オフセット較正及び非線形性補償を達成するために必要な過程の数を減少し得る。図４がこの概念を示している。所定の非較正検出部は、有益な検出範囲ｘ１からｘ２を有していると考えられている。検出部は、非線形出力電圧信号Ｖｉｎを生成すると考えられており、それは検出部から直接生成されて良く、或いは検出部の出力信号をプリアンプ及び／又はフィルタが処理した後に生成されて良い。いずれの場合においても、ｘの所定の入力値に対するＶｉｎの値は、製作公差及び／又は検出部の他の特性が原因で、しばしばセンサ間で変化する。その問題に対する解決策は、プログラムによって写像することであり、所定の検出範囲において、Ｖｉｎ対ｘの関数（図４の左側）をＶｏｕｔ対ｘの関数（図４の右側）に写像する。ここで、Ｖｏｕｔの関数は物理的パラメータｘの線形関数であり、検出された物理的パラメータが、標準値ｘ１及びｘ２を各々有している場合、Ｖｏｕｔの値は、較正された値Ｖ１及びＶ２を表す（図５も参照されたい）。
【００６４】
この問題を解決するため、図５に示されるように、第３の中間点ｘ０が、好ましくはｘ１及びｘ２の中間に導入される。ｘ１、ｘ２及びｘ０は較正点であり、較正点において生成される電圧Ｖｉｎは、各々ｖｉ１、ｖｉ２及びｖｉ０である。入力電圧Ｖｉｎに一次パデ近似を適用し、較正点における値を置換することによって、３つの線形方程式及び３つの変数を有する体系を、次のように得ることができる。
2007537443.tif 000016
【００６５】
較正点における電圧が測定でき、続いて係数ａ、ｂ及びｃが、例えば行列式（クラメールの公式）を用いることによって決定されて良い。
2007537443.tif 000017
ここで、
2007537443.tif 000018
【００６６】
上記クラメールの公式による方法は、供給パラメータ点：ｘ１、ｘ２及びｘ０において、正確な非線形性補償及び較正を理論的に提供するはずである。何故なら、多くのセンサは単調な挙動をするので、センサ固有の非線形性がひどい状態ではない限り、通常は他のパラメータ点においても適合し得るからである。較正点は、説明されたとおりに選択されなければならないわけではない。様々な３点が検出範囲内で選択されて良いが、較正点に近いほど結果的に精度が高くなることに留意していただきたい。更に、写像関数の係数は、試行錯誤を重ねて決定されて良く、及び／又は与えられた環境に適切であるような別のことを根拠に決定されても良い。
【００６７】
図６は、本発明の一実施態様６００の簡易ブロック図を示しており、電圧領域で作動することを想定している。素子６３２はＤ／Ａコンバータとして示されているが、アナログ入力信号及び抵抗６４２からのデジタル信号によって規定されるゲイン或いは減衰を伴うアナログ出力信号を有していることを理解されたい。図において、斜線がついた信号経路は、しばしばアナログ信号よりもむしろデジタル信号を伝達する経路を表すために使用される。実行回路６００は、プログラム可能なオフセットｖｏｆｆ及びプログラムによって設定されるゲイン係数Ｇ（無単位）を、入力電圧Ｖｉｎ（入力電圧は経路６１１上に現れる）に印加することによって実行される。また、出力電圧Ｖｏｕｔから得られるフィードバック電圧は、プログラムによって設定される第３のパラメータｋｖｆに従ってループゲインを減衰させる。その結果、次の変換関数が実現される。
2007537443.tif 000019
【００６８】
また、Ｖｏｕｔを求めるための上述の式は、次のように表すこともできる。
2007537443.tif 000020
【００６９】
上述の関数を一次パデ近似と比較すると、次の置換が実行された場合、それらは同一の関数を表すことがここで明らかになる。
2007537443.tif 000021
従って、パラメータＧ、ｖｏｆｆ及びｋｖｆは、較正点測定から計算される係数ａ、ｂ、ｃから直接決定されて良い。図６に示されているように、これらの係数は、不揮発性メモリ（例えば、ＥＥＰＲＯＭ又はＦＬＡＳＨ）にプログラムされることがあり、専用Ｄ／Ａコンバータ（６３２、６３７及び６３５）を介してゲイン、オフセット及びフィードバックを制御する抵抗（６４２、６４７、６４５）に、それらを取り込むことができて良い。この回路６００内にプログラム可能に構築されたブロックは、既知の構成要素からなっていて良い（例えば、Ｈａｒｒｏｌｄ及びＤｕｎｂａｒ＆Ａｌｌｅｎによる論文を参照されたい。これらはここで参照されることで本願の一部とする）。
【００７０】
第２の実施態様７００は、図７に示されており、ゲインＧはＶｉｎ及びＶｏｆｆの両方に印加される。実施態様７００の場合、変換関数は、次のように多少異なっている。
2007537443.tif 000022
また、パデ近似係数との新しい対応は、次のとおりである。
2007537443.tif 000023
【００７１】
上記のことから明らかであるが、その他の多くの実行可能なパデ近似エミュレート回路は、一次パデ近似に従って写像関数を生成することによって、及び例えば入力電圧を別の出力電気信号に写像するような入力及び出力電磁信号間で写像を実行することによって形成され得る。いずれの場合においても、適切な選択は、センサの特性、及びセンサ及び回路の動作モード（例えば、電圧、電流又は電荷）によって決まる。第１の検出部は、１つの明確に規定された非線形性特性を有していると考えられていたが、このことは全てのセンサに当てはまる必要はなく、ある種のセンサは明らかに異なる特性を持った２つ以上の領域を有しており、区分補償によって効果を得ることができる。好例が図８のグラフに示されており、交流電流によって励起された時の、ある種の誘導センサによる平均或いはピーク電圧信号出力を示している。図８で示される第１のセンサの検出範囲は２つの小領域に分割でき、ｘ１からｘｔｈまでは実質的にセンサは非線形性を有しており、ｘｔｈからｘ２まではセンサは実質的に線形である。図６或いは図７の実施態様は、それぞれの回路に以下の追加をして、上述の区分分化挙動を伴うセンサを作動させるように適合することができる。
【００７２】
ｉ）第１に、Ｖｉｎがスレショルド入力電圧ｖｉｔｈより下或いは上であるかを確認するために、コンパレータが追加される。
【００７３】
ｉｉ）第２に、Ｖｉｎ＜ｖｉｔｈであれば、センサは非線形領域にあり、補償を実施すべきであると判定される。
【００７４】
ｉｉｉ）第３に、Ｖｉｎ＞ｖｉｔｈであれば、センサは線形領域にあると判定される。フィードバック経路は開放され、即ち無視され（即ちｋｖｆフィードバック係数がゼロにされ）るので、図６及び図７の実施態様の新しい回路変換関数は、それぞれ次の２つの内のいずれかとなる。
2007537443.tif 000024
【００７５】
これらは単純な標準ゲイン／オフセット線形較正関数である。従って、センサの区分分化挙動は、単に係数を変化させることによって補償できる。異なる組み合わせの係数Ｇ及びｖｏｆｆが、非線形及び線形小領域に入り得る。この概念は、複数の非線形及び線形センサ小領域に展開することができ、各々が追加の較正過程、追加のウィンドウコンパレータ及び別の係数の組み合わせを必要とする。この概念は、図１１の１５４で表されている。
【００７６】
開示された実施態様は、センサ検出範囲内でセンサが示す非線形性を補償するために適用できるだけではなく、センサが通常示す非線形性温度変化を補償することにも適用可能である。図９は温度に対する応答について、このことをグラフで示している。写像は非補償の左側から補償された右側に行われる。所定の固定パラメータ基準点ｘＲにおいて、センサは温度によって変化する信号Ｖｉｎを出力すると考えられている。検出される物理的変数は、温度変化にも関わらず固定されるので、Ｖｉｎは測定パラメータが定数であることを示すように補償されるべきである。この状態は図５と類似しているが、ここでは横軸は温度を表示しており、出力電圧定数ＶＲは、全動作温度範囲に渡ってＶｏｕｔであることが求められる。
【００７７】
全温度に渡ってＶｏｕｔ＝ＶＲを維持するため、一次パデ近似がＶｉｎ及び三元一次連立方程式に適用され、３つの変数は温度較正点Ｔ１、Ｔ０及びＴ２を得る。
2007537443.tif 000025
2007537443.tif 000026
【００７８】
温度補償係数ａＴ、ｂＴ及びｃＴは、クラメールの公式を解くことによって求められる。
2007537443.tif 000027
ここで、
2007537443.tif 000028
【００７９】
この方法に基づく非線形温度補償を実行するための回路の更なる実施態様は、図６及び図７に示されている回路と類似しており、温度非線形性係数は異なるが、変換関数は位相的に同一である。
【００８０】
プログラム可能なアナログ集積回路によって実行されることがより好ましいが、非線形性補償をするための本発明の方法は、入力変数Ｖｉｎがデジタル信号の場合、デジタルで実行する実施態様であって良い。図１０はデジタルでの実施態様１０００を示しており、図６のアナログでの実施態様と凡そ同等である。
【００８１】
図１２は、本発明に基づく、また別のセンサモジュール１２０１の回路図である。検出される物理的パラメータＰ（ｔ）は、外部環境１２００からモジュール１２０１に結合される。結合は、磁石及び／又は静電結合等によってワイヤレスで実施される。結合された物理的パラメータＰ（ｔ）の応答に対して、対応する第１のセンサ１２０５は、対応するセンサ出力信号ｘ（ｔ）を生成する。いくつかの実施態様において、励振信号ｅ（ｔ）が、モジュール内の励振源１２６５から追加的に第１のセンサ１２０５に結合されて良い。励振信号ｅ（ｔ）は、センサ１２０５が好適なセンサ出力信号ｘ（ｔ）を出力させるように用いられ得る。センサ出力信号ｘ（ｔ）は、Ｐ（ｔ）の関数であることに加えて、温度及び／又は他の変数の関数であって良く、任意でｅ（ｔ）の関数であって良い。一連の実施態様において、ｅ（ｔ）はセンサ変調電気信号であり、センサ１２０５は、印加された励振信号ｅ（ｔ）に応答する周波数領域を示すインダクタ及び／又はキャパシタのような応答型要素を含んでおり、センサ１２０５のインダクタンス及びキャパシタンスは、外部物理的パラメータＰ（ｔ）の影響を受ける。
【００８２】
センサ出力信号ｘ（ｔ）は、ノード１２１７において、対応する写像出力信号を生成するアナログ写像回路１２１０に導入される。
2007537443.tif 000029
ｇ（ｔ）が定数ｍで、Ｘｏ＝０及びＹｏ＝ｂである場合、方程式Ｅｑ．３は、既知の線形変換式：ｙ＝ｍｘ＋ｂに単純化されることは明らかであろう。
【００８３】
一実施態様において、写像回路１２１０の構成要素１２１２、１２１４、１２１６、１２１８、１２２０、１２２５は全て、入力インピーダンスが比較的高く（例えば、略１００ＫΩより大きい）、出力インピーダンスが比較的低く（例えば、１００Ωより小さい）、電力消費が比較的少ない。そのようなことから、低電力ＣＭＯＳ技術（相補型金属酸化物半導体トランジスタ）の使用を実現し得る。アンプ１２１４は、通常１より大きいゲインを有しており、一連の実施態様において、フィードフォワード変換回路１２２５及び／又はフィードバック変換回路１２１８は、１より小さい電力ゲインを有している。後者の配置は、コア写像回路１２１０の電力消費を減少できる。何故ならフィードフォワード変換回路１２２５及び／又はフィードバック変換回路１２１８のいずれかが、１より小さい電力ゲインを有している場合、フィードフォワード変換回路１２２５及び／又はフィードバック変換回路１２１８は、信号増幅のための電力（Ｖｃｃに流入電流を乗じる）を必要としないことが多いからである。もちろん代替となる実施態様は可能であり、その場合には構成要素１２１２、１２１４、１２１６、１２１８、１２２０、１２２５の１つ以上がデジタルの従属要素を含んでいる。一般的な規則として、各構成要素が電力を消費するため、構成要素の数が多くなるほど、回路全体の消費電力は大きくなる。加えて、高スイッチング周波数を持つデジタル回路がモジュール１２０１に導入される場合、スイッチング周期毎の電力損失によって消費電力が増加する傾向にある。
【００８４】
図１２の写像回路１２１０の動作は、ｇ（ｔ）を求めるためのパデ近似式で次のように表すことができる。
2007537443.tif 000030
この式からわかるように、加算回路１２２０が経路１２２４に生成する出力信号は、経路１２２３によって提供される信号Ｇｏ、それにフィードフォワード変換回路１２２５によって経路１２２２に提供されるフィードフォワード信号ｆＦＦ（ｘ）を加え、それからフィードバック変換回路１２１８によって経路１２２１に提供されるフィードバック信号ｆＦＢ（ｙ）を引いた合計値に等しい。一実施態様において、ｆＦＢ（ｙ）＝ｍ１・ｙであり、ｍ１は定数である。同一或いは異なる実施態様において、ｆＦＦ（ｘ）＝ｍ２・ｘであり、ｍ２は定数である。
【００８５】
方程式Ｅｑ．４の右辺をＥｑ．３に置換することによって、次のＥｑ．５が得られる。
2007537443.tif 000031
【００８６】
変数ｙの項を左辺に集合することによって、次のＥｑ．６が得られる。
2007537443.tif 000032
【００８７】
最終的に、ｙ（ｔ）のレシオメトリックな式を形成するために割り算をすることによって、次のＥｑ．７が得られる。
2007537443.tif 000033
【００８８】
ｆＦＦ（ｘ）＝０及びｆＦＢ（ｙ）＝ｍ１・ｙと設定することによって、方程式Ｅｑ．７は、次のＥｑ．８に単純化できる。
2007537443.tif 000034
【００８９】
ｆＦＦ（ｘ）＝ｍ２・ｘ及びｆＦＢ（ｙ）＝ｍ１・ｙと設定することによって、方程式Ｅｑ．７は、次のＥｑ．９のように高次パデ近似を定義付ける。
2007537443.tif 000035
【００９０】
構成要素１２２５及び１２１８の各々のＦＦ及びＦＢ変換のために、ｆＦＦ（ｘ）＝ｍ２・ｘ及びｆＦＢ（ｙ）＝ｍ１・ｙ以外の、より複雑な多項式変換を使用することは、本発明の意図の範囲内である。ＦＦ係数メモリ１２５５及びＦＢ係数メモリ１２５８の各々によって提供される係数の数は、単にｍ２及びｍ１を提供する場合よりも増加する。複雑さ及び消費電力も増加し得る。しかしながら上述の通り、それらの変換回路の消費電力を減少させるため、いくつかの環境において変換回路１２２５（ＦＦ）及び１２１８（ＦＢ）の電力ゲイン係数を１より小さく維持することが望ましいことがある。
【００９１】
コア写像回路１２１０を取り囲むプログラム可能な第１のシェル１２３０の動作は、図１２から自明である。メモリユニット又は抵抗１２５２は、１つ以上のデジタル値Ｘｏを記憶し、Ｄ／Ａコンバータ１２４２を用いて、選択可能な値をアナログ加算器１２１２に供給する。メモリユニット又は抵抗１２５６は、１つ以上のデジタル値Ｙｏを記憶し、Ｄ／Ａコンバータ１２４６を用いて、選択可能な値をアナログ加算器１２１６に供給する。メモリユニット又は抵抗１２５４は、１つ以上のデジタル値Ｇｏを記憶し、Ｄ／Ａコンバータ１２４４を用いて、選択可能な値をアナログ加算器１２２０に供給する。メモリユニット又は抵抗１２５５は、１つ以上のフィードフォワード変換係数（例えば、ｍ２）のデジタル表現を記憶し、Ｄ／Ａコンバータ１２４５を用いて、選択可能な値をアナログフィードフォワード変換回路１２２５に供給する。メモリユニット又は抵抗１２５８は、１つ以上のフィードバック変換係数（例えば、ｍ１）のデジタル表現を記憶し、Ｄ／Ａコンバータ１２４８を用いて、選択可能な値をアナログフィードバック変換回路１２１８に供給する。コア写像回路１２１０の特定の数の構成要素は削減することができ、それらのアナログ対デジタルの特性を変化させられることは、本発明の別の実施態様を形成することによってわかる（例えば図１４）。
【００９２】
プログラム可能な第１のシェル１２３０の出力信号は、係数選択ユニット１２７０から出力するアドレス信号によって、オンザフライで変化し得る。第１のシェル１２３０のメモリユニット及び／又は抵抗のデータ内容は、較正ユニット１２６０から出力するデータ書込信号によって変化し得る。
【００９３】
係数選択ユニット１２７０は、更に１つ以上のユニット、例えば、モジュール内の温度検出ユニット１２７５、モジュール内の区分写像ユニット１２５５及び／又はモジュール内のセンサ励振源１２６５等に応答することが可能である。センサ励振源１２６５は、物理的パラメータＰ（ｔ）の異なる範囲に異なるセンサ励振信号を提供するため、モジュール内の区分写像ユニット１２５５に応答することが可能である。（再度、図１１の区分スレショルド検出器１５６、１５７を参照されたい。）センサ励振源１２６５は、異なる温度範囲に異なるセンサ励振信号を提供するため、モジュール内の温度検出ユニット１２７５に応答することが可能である。係数選択ユニット１２７０は、モジュール内の温度検出ユニット１２７５、モジュール区分写像ユニット１２５５及び／又はモジュール内のセンサ励振源１２６５が、そのようなモード切替型の構造で用いられているかどうかに従って動作するようにプログラムされることがある。異なるセンサ及びセンサアプリケーションは、程度の差はあるが複雑性が要求されることがある。ユニット１２７０、１２７５、１２６５及び１２５５は、プログラム或いは配線手段のいずれかによって調整され得ることを理解されたい。
【００９４】
較正ユニット１２６０は、新しい係数データのメモリユニット１２５２−１２５８への書込み及びそのようなデータ記憶動作の任意の確認を含む較正作業の実行にふさわしい、制御及びデータ信号を受信するため、図示されているＩ／Ｏインタフェースユニット１２９０に動作可能に結合されることがある。一実施態様において、モジュール１２０１は、Ｉ／Ｏインタフェースユニット１２９０を外部システムに結合するための４つの相互接続端子を有している。４つの相互接続端子は、シリアルクロック信号を伝達するためのシリアルクロック端子、双方向のシリアルデータ信号を伝達するためのシリアルデータ端子、電圧を受容するためのＶｃｃ端子及びグランド端子（ＧＮＤ）から構成され得る。いくつかの用途において、１つ以上のグランド端子を使用することがあり、例えば、１つが電圧用、１つが制御信号用である。更にＩ／Ｏインタフェース１２９０は、製造及び検査中に使用される相互接続ノードを有して良いが、それらはモジュール内部に埋め込まれ、モジュールが環境１２００の領域内に配置されると容易にアクセスすることができない。
【００９５】
ここまで説明されてきた模範的な実施態様は、多くの変更が可能である。図１３は、写像回路のフロントエンドに、３入力アナログ乗算器を有する実施態様の回路図である。３入力乗算器は、信号Ｖｉｎを入力する加算器と同様に、信号Ｖｉｎに対して比較的高い入力インピーダンスを示す。図１３の実施態様では、係数ｋｖｆ、係数Ｇｏ及び係数ｖｏｆｆを設定するために、３つのプログラム可能な抵抗が使用されているだけである。Ｄ／Ａユニットの出力経路に交差した斜線は、その斜線がついた経路がアナログ信号よりもむしろデジタル信号を伝達することを示している。一実施態様において、係数ｋｖｆは１より小さい。
【００９６】
図１４は、写像回路のフロントエンドにデジタル入力乗算器を有する実施態様の回路図である。入力インピーダンスの高いＡ／Ｄユニットは、アナログ信号Ｖｉｎを対応するデジタル信号Ｖｉｎに変換する。後者の信号は、デジタル入力乗算器で係数ｋｖｆを乗じる。その後Ｄ／Ａコンバータは、得られた信号ｋｖｆ・Ｖｉｎを変換し、アナログ領域に戻す。アナログ信号Ｖｉｎの主経路は、アナログ加算器及び可変ゲインアンプを通過するアナログ経路として残る。従って、その主経路は実質的にデジタル化ノイズがない。図１４の一実施態様において、係数ｋｖｆは通常１より小さいので、Ａ／Ｄユニットからのデジタル化ノイズは主要因子にならない。
【００９７】
図１５は、写像回路のフロントエンドにデジタル入力乗算器（最左のＤ／Ａコンバータ）を有し、更に出力からのフィードバックを入力するデジタル乗算器を有する実施態様１５００の回路図である。
【００９８】
図１６は、写像回路のフロントエンドに３入力乗算器を有し、可変ゲインアンプの前に３入力加算器を有する更なる実施態様１６００の回路図である。
【００９９】
図１７は、デジタル領域にて乗算を利用する更なる実施態様１７００の回路図である。
【０１００】
図１８は、更なる実施態様１８００の回路図である。
【０１０１】
図１９は、信号Ｖｏｕｔを入力するアナログ乗算器を含む更なる実施態様１９００の回路図である。
【０１０２】
図１０は既に記載したとおり、主にデジタルの実施態様１０００の回路図である。Ｖｉｎがまだデジタル形式になっていない場合、ＶｉｎはフロントエンドのＡ／Ｄコンバータによってデジタル形式に変換される。Ｖｏｕｔは、アナログ出力形式が必要であるならば、バックエンドのＤ／Ａコンバータによってアナログ形式に変換される。或いは、既にデジタル化された信号Ｖｏｕｔが、シリアルデータリンクを介してモジュールから連続して出力されることがある。（再度、図１２のＩ／Ｏインタフェース１２９０を参照されたい。）
【０１０３】
ここで述べられた実施態様のほとんどは、非線形性補償を提供するための一次パデ近似手段を含んでいるが、本発明は、分子及び分母が異なる次数であるパデ近似を含む高次のパデ近似まで展開することができる。それらの実施態様に変更を加えることができるのは明らかであり、そのような変更は本発明の精神及び範囲内である。従って、本願明細書に記載された請求項の精神及び範囲から逸脱すること無く、上述の内容に照らして当業者が多くの変更を実施することが可能である。本発明に関連する本質的な制限はない。しかしながら、性能はセンサ入力の範囲又は小範囲の適切な選択によって最適化されて良く、その範囲内又はいずれかの小範囲内で、センサの非線形性がひどい状態ではない、或いは非単調ではないようにすることによって最適化されて良い。また、比較的多数のビットを有するＤＡＣは、より正確な係数を得る効果があり、全体の実行精度を更に高めることができる。高次パデ近似及び多数の較正点も、全体の精度を向上することができる。本発明は自動化に適合し、わずか３つの較正点でプログラム可能な、簡素で低コストの解決策を提供し、競合する方法よりも正確であり得る。本発明は埋め込みシステムにも適合している。そのアナログ形式は、フォワード信号経路に量子化エラーを導入しない。このため、本発明はあらゆるセンサの非線形性に適用できる。本発明は、単一機能ブロックで非線形性補償及びセンサ較正の両者を可能にする。いくつかのセンサブリッジ回路において必要とされるようなセンサ励振源へのフィードバックを必要としない。
【０１０４】
本願明細書は、請求項に記載された対象の範囲、特質或いは精神を制限するものではなく、それらについて説明したものである。本願明細書を検討した後、多数の変更及び変化が当業者に明らかになるであろう。それには、ここで記載された要素と機能的及び／又は構造的に同等の代替物の使用、ここで記載された結合と機能的に同等の結合の使用、及び／又はここで記載された過程と機能的に同等の過程の使用を含んでいる。そのような実体のない変化は、ここで意図されていることの範囲内であると考えられる。更に、特定の手段或いは過程に対して複数の実施例が与えられ、その与えられた実施例相互間からの推定及び／又はそれらの範囲を越える推定が、本願明細書を見れば明らかである場合、本願明細書はそれらについて事実上開示していると見なされ、従って少なくともそのような推定はカバーしているとされる。
【０１０５】
ここで特に明確に述べられていない限り、一般的な用語は、それらが記載されている各文脈に対応する一般的な意味であり、一般的な技術用語は、関連する技術及びここでそれらが記載されている各文脈に対応する表文的な意味である。
【０１０６】
上述の一般概念及び特定の実施態様の開示において、保護を求める範囲は、本願明細書の特許請求の範囲に記載された請求項によって定義される。登録済みの請求項は、米国特許法第１２０条及び米国特許法第２５１条に基づく出願を含む、１つ以上の更なる出願を目的として開示済だが事実上未請求の対象について、出願人の請求権を制限するものではない。
【図面の簡単な説明】
【０１０７】
発明の詳細な説明は、以下の添付図面を参照している。
【図１】一次パデ近似の実現可能な３つの曲線を表す第１のグラフである。
【図２】一次パデ近似の実現可能な３つの曲線を、Ｘ軸を移動して表している第２のグラフである。
【図３】一次パデ近似の実現可能な３つの曲線を、Ｘ軸を回転して表している第３のグラフである。
【図４】非線形センサ応答曲線から較正及び線形化された応答曲線への写像を示す図である。
【図５】図４と同様の図であるが、更に３つの較正入力パラメータを示し、それらから較正及び線形化された応答曲線への写像を示す図である。
【図６】一次パデ近似補償回路の回路図である。
【図７】別の一次パデ近似補償回路の回路図である。
【図８】区分線形応答領域及び区分非線形応答領域を持つセンサを表すグラフである。
【図９】温度感知センサの応答曲線から温度不変応答曲線への写像を示す図である。
【図１０】デジタル的に実行される一次パデ近似補償回路の回路図である。
【図１１】本発明に基づく、センサ及びセンサを含む環境のブロック図である。
【図１２】本発明に基づく、センサ及びセンサを含む環境の別のブロック図である。
【図１３】写像回路のフロントエンドに３入力乗算器を有する実施態様の回路図である。
【図１４】写像回路のフロントエンドにデジタル入力乗算器を有する実施態様の回路図である。
【図１５】写像回路のフロントエンドに出力からフィードバックを受けるデジタル入力乗算器を有する実施態様の回路図である。
【図１６】写像回路のフロントエンドに３入力乗算器を有する更なる実施態様の回路図である。
【図１７】更なる実施態様の回路図である。
【図１８】更なる実施態様の回路図である。
【図１９】更なる実施態様の回路図である。
【図１】
2007537443.tif 000036
【図２】
2007537443.tif 000037
【図３】
2007537443.tif 000038
【図４】
2007537443.tif 000039
【図５】
2007537443.tif 000040
【図６】
2007537443.tif 000041
【図７】
2007537443.tif 000042
【図８】
2007537443.tif 000043
【図９】
2007537443.tif 000044
【図１０】
2007537443.tif 000045
【図１１】
2007537443.tif 000046
【図１２】
2007537443.tif 000047
【図１３】
2007537443.tif 000048
【図１４】
2007537443.tif 000049
【図１５】
2007537443.tif 000050
【図１６】
2007537443.tif 000051
【図１７】
2007537443.tif 000052
【図１８】
2007537443.tif 000053
【図１９】
2007537443.tif 000054
【国際調査報告】
2007537443.tif 000055
2007537443.tif 000056
2007537443.tif 000057