(57)【要約】  カバーを形成するとともにマイクロエレクトロニクスイメージングユニットに取り付ける方法、マイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法、イメージセンサを保護するカバーを有するマイクロエレクトロニクスイメージャをここに開示する。一実施の形態において、方法は、複数のカバーを有する第１基板を設け、カバーは、第１基板の領域を具える窓及び窓から突出する絶縁部を有する。方法は、複数のマイクロエレクトロニクスダイを有する第２基板を設けることによって継続し、マイクロエレクトロニクスダイは、イメージセンサと、イメージセンサに電気的に結合した集積回路と、集積回路に電気的に結合した端子とを有する。方法は、窓を対応するイメージセンサに整列させるとともに、絶縁部が、端子の中心寄りかつイメージセンサの外側寄りの対応するダイにコンタクトするように、対応するダイにカバーを取り付ける。第１基板は、個別のカバーを切り離すように切断され、その後、第２基板は、個別のイメージングユニットを切り離すように切断される。
2007537670.tif 000002
【特許請求の範囲】
【請求項１】
放射に対する透過性があるとともに複数のカバーを有する第１基板を含むカバーワークピースを設け、前記カバーが、前記第１基板の領域を具える窓及び前記窓から突出する絶縁部を有し、
複数のマイクロエレクトロニクスダイを有する第２基板を含むマイクロ形態のワークピースを設け、前記ダイが、イメージセンサと、対応するイメージセンサに電気的に結合した集積回路と、対応する集積回路に電気的に結合した端子とを有し、
前記窓を対応するイメージセンサに整列するとともに、前記絶縁部が、前記端子の中央寄りかつ前記イメージセンサの外側寄りの対応するコンタクトするように、前記カバーを前記対応するダイに組み込むことを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
【請求項２】
前記カバーを前記対応するダイに組み込んだ後及び個別のダイに切り離すよう前記第２の基板を切断する前に、個別のカバーを切り離すよう前記第１基板を切断することを特徴とする請求項１記載の製造方法。
【請求項３】
前記カバーを前記対応するダイに組み入れる前に、前記カバーを切り離すよう前記第１基板を切断し、
個別のカバーを前記対応するダイに取り付け、
取り付けたカバーを有する個別のダイを切り離すよう前記第２基板を切断することを特徴とする請求項１記載の製造方法。
【請求項４】
前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項４記載の製造方法。
【請求項５】
前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
【請求項６】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項１記載の製造方法。
【請求項７】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項１記載の製造方法。
【請求項８】
前記複数のカバーを設ける際に、前記第１基板上で材料をスクリーン印刷することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
【請求項９】
前記複数のカバーを設ける際に、前記第１基板上で材料を成形することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
【請求項１０】
前記複数のカバーを設ける際に、３次元ステレオリソグラフィーを用いて前記第１基板上に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１記載の製造方法。
【請求項１１】
前記複数のカバーを設ける際に、前記窓及び前記絶縁部が装置パターンで配置されるように前記第１基板に前記窓及び前記絶縁部を形成し、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記イメージセンサを、前記第２基板上にダイパターンで配置し、前記装置パターンが、一般に前記大パターンに対応することを特徴とする請求項１記載の製造方法。
【請求項１２】
前記複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項１記載の製造方法。
【請求項１３】
前記第１基板を設ける際に、可視スペクトルの光に対して透過性のあるウェファを設けることを特徴とする請求項１記載の製造方法。
【請求項１４】
前記第１基板を設ける際に、水晶ウェファを設けることを特徴とする請求項１記載の製造方法。
【請求項１５】
光学部材を有する複数の光学ユニットを設け、
取り付けられたカバーを有するダイを切り離す前後に前記光学素子を前記対応するダイに組み込み、前記光学ユニットの光学部材を、対応するダイのイメージセンサに対して所望の位置に配置することを特徴とする請求項１記載の製造方法。
【請求項１６】
放射に対する透過性があるとともに複数のカバーを有する第１基板を含むカバーワークピースを設け、前記カバーが、前記第１基板の領域を具える窓及び前記窓から突出する絶縁部を有し、
複数のマイクロエレクトロニクスダイを有する第２基板を含むマイクロ形態のワークピースを設け、前記ダイが、イメージセンサと、対応するイメージセンサに電気的に結合した集積回路と、対応する集積回路に電気的に結合した端子とを有し、
前記窓を前記対応するイメージセンサに整列するとともに、前記対応する端子の中央寄りかつ前記対応するイメージセンサの外側寄りの位置で前記絶縁部を前記ダイに取り付けることによって、前記カバーワークピースを前記マイクロ形態のワークピースに取り付け、
個別のカバーを切り離すとともに前記ダイ上の前記端子の少なくとも一部を露出するよう前記第１基板を切断し、
個別のダイを切り離すよう前記第２基板を切断することを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
【請求項１７】
前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
【請求項１８】
前記複数のカバーを形成する際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
【請求項１９】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項１６記載の製造方法。
【請求項２０】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項１６記載の製造方法。
【請求項２１】
前記複数のカバーを設ける際に、前記第１基板上で材料をスクリーン印刷することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
【請求項２２】
前記複数のカバーを設ける際に、前記第１基板上で材料を成形することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
【請求項２３】
前記複数のカバーを設ける際に、３次元ステレオリソグラフィーを用いて前記第１基板上に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項１６記載の製造方法。
【請求項２４】
前記複数のカバーを設ける際に、前記窓及び前記絶縁部が装置パターンで配置されるように前記第１基板に前記窓及び前記絶縁部を形成し、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記イメージセンサを、前記第２基板上にダイパターンで配置し、前記装置パターンが、一般に前記ダイパターンに対応することを特徴とする請求項１６記載の製造方法。
【請求項２５】
前記複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項１６記載の製造方法。
【請求項２６】
前記第１基板を設ける際に、可視スペクトルの光に対して透過性のあるウェファを設けることを特徴とする請求項１６記載の製造方法。
【請求項２７】
前記第１基板を設ける際に、水晶ウェファを設けることを特徴とする請求項１６記載の製造方法。
【請求項２８】
第１基板を用いて複数のカバーを形成し、個別のカバーが、窓と、前記窓から突出する絶縁部と、前記絶縁部内の凹部とを有し、
前記複数のマイクロエレクトロニクスダイを有する第２基板を含むマイクロ形態のワークピースを設け、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記集積回路に電気的に結合した端子とを有し、
前記個別のカバーを互いに切り離すよう前記第１基板を切断し、
前記窓を前記対応するイメージセンサに整列するとともに、前記絶縁部が前記端子の少なくとも一部をカバーしないように前記端子と前記イメージセンサとの間の位置で前記絶縁部を前記ダイに取り付けることによって、前記個別のカバーを前記対応するダイに取り付け、
前記個別のダイを互いに切り離すよう前記第２基板を切断することを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
【請求項２９】
前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項２８記載の製造方法。
【請求項３０】
前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項２８記載の製造方法。
【請求項３１】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項２８記載の製造方法。
【請求項３２】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項２８記載の製造方法。
【請求項３３】
前記複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項２８記載の製造方法。
【請求項３４】
放射に対して透過性がある第１基板を用いて複数のカバーを形成し、
第２基板を用いて複数のマイクロエレクトロニクスダイを形成し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記集積回路に電気的に結合した端子とを有し、
前記窓を前記第２基板上の対応するイメージセンサに離間した関係で整列するとともに、前記絶縁部が前記イメージセンサと前記対応する端子との間の対応するダイにコンタクトするように、前記第１基板を前記第２基板に組み込むことを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
【請求項３５】
前記個別のカバーを切り離すとともに前記対応する端子の少なくとも一部を露出するように前記第１基板を切断し、
取り付けられたカバーを有する個別のダイを切り離すように前記第２基板を切断することを特徴とする請求項３４記載の製造方法。
【請求項３６】
前記複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項３４記載の製造方法。
【請求項３７】
前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項３４記載の製造方法。
【請求項３８】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項３４記載の製造方法。
【請求項３９】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項３４記載の製造方法。
【請求項４０】
前記複数のカバーを設ける際に、一般的に装置パターンで配置された絶縁部を形成するために前記第１基板で複数の凹部にエッチングし、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項３４記載の製造方法。
【請求項４１】
予め製造された複数のカバーを第１基板上に設け、前記カバーが、窓と、前記窓から突出する絶縁部と、前記窓及び絶縁部によって規定されたキャビティとを有し、
前面及び背面を有する第２基板によって支持された複数のマイクロエレクトロニクスダイを設け、個別のダイが、前記前面のイメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記前面にあるとともに前記イメージセンサに作動的に結合した複数の端子と、前記イメージセンサと前記端子との間の装着ゾーンとを有し、
複数のカバーを対応する複数のイメージングダイに組み込んで、前記絶縁部が対応するイメージングダイの装着ゾーンに存在するとともに前記端子の少なくとも一部が露出されるようにすることを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
【請求項４２】
前記カバーを前記対応するダイに組み込んだ後に前記個別のカバーを切り離すよう前記第１基板を切断し、
前記第１基板を切断した後に前記個別のダイを切り離すよう前記第２基板を切断することを特徴とする請求項４１記載の製造方法。
【請求項４３】
前記カバーを前記対応するダイに組み込む前に前記個別のカバーを切り離すよう前記第１基板を切断し、
切り離されたカバーを前記対応するダイに組み込んだ後に前記個別のカバーを切り離すよう前記第２基板を切断することを特徴とする請求項４１記載の製造方法。
【請求項４４】
予め製造された複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項４１記載の製造方法。
【請求項４５】
前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項４１記載の製造方法。
【請求項４６】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項４１記載の製造方法。
【請求項４７】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項４１記載の製造方法。
【請求項４８】
前記予め製造された複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板でキャビティにエッチングし、
前記複数のマイクロエレクトロニクスダイを前記第２基板に設ける際に、前記第２基板上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項４１記載の製造方法。
【請求項４９】
予め製造された複数のカバーを第１基板上に設け、前記カバーが、窓と、前記窓から突出する絶縁部と、前記窓及び絶縁部によって規定されたキャビティとを有し、
前面及び背面を有する第２基板によって支持された複数のマイクロエレクトロニクスイメージングダイを設け、個別のダイが、前記前面のイメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記前面にあるとともに前記イメージセンサに作動的に結合した複数の端子と、前記イメージセンサと前記端子との間の装着ゾーンとを有し、
複数のカバーを対応する複数のイメージングダイに少なくともほぼ同時に組み込んで、前記絶縁部が対応するイメージングダイの装着ゾーンに存在するようにすることを特徴とするマイクロエレクトロニクスイメージングユニットの製造方法。
【請求項５０】
予め製造された複数のカバーを設ける際に、前記第１基板をエッチングして前記絶縁部を形成することを特徴とする請求項４９記載の製造方法。
【請求項５１】
前記複数のカバーを設ける際に、前記第１基板に材料を堆積することによって前記絶縁部を形成することを特徴とする請求項４９記載の製造方法。
【請求項５２】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と同一材料から形成することを特徴とする請求項４９記載の製造方法。
【請求項５３】
前記複数のカバーを設ける際に、前記絶縁部を前記第１基板と異なる材料から形成することを特徴とする請求項４９記載の製造方法。
【請求項５４】
前記予め製造された複数のカバーを設ける際に、装置パターンで配置された絶縁部を形成するために前記第１基板でキャビティにエッチングし、
前記複数のマイクロエレクトロニクスダイを設ける際に、前記第２基板の前面上に前記イメージセンサをダイパターンで配置し、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項４９記載の製造方法。
【請求項５５】
前記複数のカバーを、対応する複数のイメージングダイに設ける際に、前記第１基板を、ウェファ間関係で前記第２基板に組み込むことを特徴とする請求項４９記載の製造方法。
【請求項５６】
複数のカバーを有する第１基板を有し、前記第１基板が、放射に対して透過性があり、個別のカバーが、窓及び前記窓から突出する絶縁部を有する、カバーワークピースと、
複数のマイクロ形態のダイを有する第２基板を有し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記集積回路に電気的に結合した複数の端子とを有し、前記窓が対応するイメージングセンサに整列されるとともに前記絶縁部が対応するイメージセンサの外側寄りかつ対応する端子の内側寄りのダイにコンタクトするように、前記第１及び第２基板を互いに結合して、前記絶縁部が前記端末を完全にカバーしないようにした、マイクロ形態のワークピースとを具えることを特徴とするマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項５７】
前記窓が、離間した関係で前記イメージセンサの上に存在し、前記窓と前記対応するイメージングセンサとの間のスペースが、包囲された空所セルを規定することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項５８】
前記窓が、離間した関係で前記イメージセンサの上に存在し、前記窓と前記対応するイメージングセンサとの間のスペースが、前記窓と前記イメージセンサとの間で仮想的に空になるように真空にした包囲された空所セルを規定することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項５９】
前記窓が、離間した関係で前記イメージセンサの上に存在し、前記窓と前記対応するイメージングセンサとの間のスペースが、所望の透過性を有する希ガスを充填した包囲された空所セルを規定することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６０】
前記第１基板が、装置パターンの複数の別個の装置位置を有し、各装置位置にカバーが形成され、
前記ダイが、前記第２基板上にダイパターンで配置され、前記装置パターンが一般的に前記ダイパターンに対応することを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６１】
前記カバーを、各々が前記絶縁部を形成するために前記第１基板をエッチングした凹部を有する個別の素子としたことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６２】
前記カバーを、前記第１基板に材料を堆積することによって形成された絶縁部を有する個別の素子としたことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６３】
前記第１基板が、可視スペクトルの光に対して透過性をもつウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６４】
前記第１基板が、可視スペクトルの光に対して透過性をもつウェファを具え、
前記カバーを、それぞれが前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６５】
前記第１基板が水晶ウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６６】
前記第１基板が水晶ウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成した絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６７】
光学部材を有する複数の光学ユニットを有する光学ユニットアッセンブリを更に具え、個別の光学部材が前記対応するイメージセンサに対して所望の位置に存在するように、個別の光学ユニットを、対応するカバーに取り付けたことを特徴とする請求項５６記載のマイクロエレクトロニクスイメージングアッセンブリ。
【請求項６８】
放射に対する透過性があり、装置パターンで配置された複数の個別の装置位置を有し、各装置位置にカバーを有し、個別のカバーが窓及び前記窓から突出する絶縁部を有する第１基板と、
一般的に前記装置パターンに対応するダイパターンで配置された複数のマイクロエレクトロニクスダイを有し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合された集積回路と、前記集積回路に電気的に結合された複数のボンドパッドとを有し、前記窓が、離間した関係で対応するイメージセンサの上に存在するとともに、前記絶縁部が、対応するイメージセンサの外側寄りかつ対応するボンドパッドの内側寄りのダイにコンタクトするように、前記第１基板を前記第２基板に組み込んで、前記絶縁部が前記ボンドパッドを完全にカバーしないようにした第２基板とを具えることを特徴とするマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項６９】
前記窓と対応するイメージセンサとの間のスペースが、包囲された空セルを規定することを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７０】
前記カバーを、各々が絶縁部を形成するために前記第１基板にエッチングした凹部を有する個別の素子としたことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７１】
前記カバーを、各々が前記第１基板に材料を堆積することによって形成された絶縁部を有する個別の素子としたことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７２】
前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７３】
前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７４】
前記第１基板が水晶ウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７５】
前記第１基板が水晶ウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項６８記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７６】
複数のカバーを有する第１基板を有し、前記第１基板が、放射に対して透過性があり、個別のカバーが、窓及び前記窓から突出する絶縁部を有する、カバーワークピースと、
複数のマイクロ形態のダイを有する第２基板を有し、個別のダイが、イメージセンサと、前記イメージセンサに電気的に結合した集積回路と、前記イメージセンサに電気的に結合した複数の端子と、前記イメージセンサと前記端子との間の装着ゾーンとを有し、前記窓が対応するイメージングセンサに整列されるとともに前記絶縁部が前記装着ゾーンのダイにコンタクトするように、前記第１及び第２基板を互いに結合した、マイクロ形態のワークピースとを具えることを特徴とするマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７７】
前記カバーを、各々が絶縁部を形成するために前記第１基板にエッチングした凹部を有する個別の素子としたことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７８】
前記カバーを、各々が前記第１基板に材料を堆積することによって形成された絶縁部を有する個別の素子としたことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項７９】
前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと同一材料で形成したことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【請求項８０】
前記第１基板が、可視スペクトルの光に対して透過性を持つウェファを具え、
前記カバーを、各々が前記ウェファに材料を堆積することによって形成された絶縁部を有する個別の素子とし、前記絶縁部を、前記ウェファと異なる材料で形成したことを特徴とする請求項７６記載のマイクロエレクトロニクスイメージングユニットアッセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロニクス素子及びマイクロエレクトロニクス素子をパッケージングする方法に関する。本発明の複数の態様は、イメージセンサを保護するカバーと、可視光スペクトル又は他のスペクトルの放射に応答するマイクロエレクトロニクスイメージングユニットをウェファレベルでパッケージングする方法に関する。
【背景技術】
【０００２】
マイクロエレクトロニクスイメージャは、デジタルカメラ、画像機能を有する無線装置及び他の多数のアプリケーションで用いられている。携帯電話及び情報形態端末（ＰＤＡ）は、例えば、画像を取得し及び送信するためにマイクロエレクトロニクスイメージャを組み入れる。マイクロエレクトロニクスイメージャの成長速度は、マイクロエレクトロニクスイメージャが更に小型化するとともに更に高い画素数を有する更に良好な画像を生成するに従って堅実に増大している。
【０００３】
マイクロエレクトロニクスイメージャは、電子結合素子（ＣＣＤ）システム、相補型金属酸化膜半導体（ＣＭＯＳ）システム又は他のシステムを用いるイメージセンサを有する。ＣＣＤイメージセンサは、デジタルカメラ及び他のアプリケーションで広く用いられている。また、ＣＭＯＳイメージセンサは、低製造コスト、高歩留まり及び小型サイズを有するために非常に人気が出てきている。ＣＭＯＳイメージセンサは、これらの利益を提供する。その理由は、半導体装置を製造するために開発された技術及び装置を用いてＣＭＯＳイメージセンサが製造されるからである。ＣＭＯＳイメージセンサ及びＣＣＤイメージセンサは、精密な素子を保護するとともに外部との電気的なコンタクトを提供するために「パッケージング」される。
【０００４】
図１は、従来のパッケージを有する従来のマイクロエレクトロニクスイメージャ１の線形断面図である。イメージャ１は、ダイ１０と、ダイ１０に取り付けられたインターポーザ基板２０と、インターポーザ基板２０に取り付けられたハウジング３０とを有する。ハウジング３０は、ダイ１０の周辺を包囲し、開口３２を有する。イメージャ１は、ダイ１０の上の透明カバー４０も有する。
【０００５】
ダイ１０は、イメージセンサ１２と、イメージセンサ１２に電気的に結合した複数のボンドパッド１２とを有する。インターポーザ基板２０を、典型的には絶縁治具とし、絶縁治具は、複数のボンドパッド２２と、複数のボールパッド２４と、ボンドパッド２２を対応するボールパッド２４に電気的に結合するトレース２６とを有する。ボールパッド２４は、イメージャ１をボード又は他の装置のモジュールに装着する表面に対してアレイ配置される。ダイ１０のボンドパッド１４は、ワイヤボンド２８によってインターポーザ基板２０上のボンドパッド２２に電気的に結合されて、ボンドパッド１４とボールパッド２４との間に電気的な通路を設ける。
【０００６】
図１に示すイメージャ１は光学ユニットも有し、光学ユニットは、ハウジング３０に取り付けられた支持体５０と、支持体５０に調整可能に取り付けられた胴体６０とを有する。支持体５０は、内側のねじ山を有することができ、胴体６０は、ねじ山５２に噛み合う外側のねじ山を有することができる。光学ユニットは、胴体６０に支持されたレンズ７０を有する。
【０００７】
従来のパッケージングされたマイクロエレクトロニクスイメージャの問題は、イメージャが比較的大きいフットプリントを有するとともに膨大な量の垂直方向のスペースを占有する（すなわち、高プロファイル）ことである。例えば、図１のイメージャ１のフットプリントは、ダイ１０の表面領域より著しく大きいインターポーザ基板２０の底部の表面領域となる。したがって、従来のパッケージングされたマイクロエレクトロニクスイメージャのフットプリントは、画像付携帯電話又はＰＤＡの設計及び取引可能性において制限要因となりうる。その理由は、携帯性を向上するためにこれらの装置が小型化されつつあるからである。したがって、更に小さいフットプリント及び更に低い垂直プロファイルを有するマイクロエレクトロニクスイメージャを提供する必要がある。
【０００８】
図１に示す従来のイメージャ１の更に別の問題は、水分及び／又は他の汚染物質がイメージャ１の性能を損ないうることである。例えば、ダイ１０は、ハウジング３０及びカバー４０がイメージセンサ１２の上に配置される前に切り離される(singulate)。したがって、ダイ１０の上のイメージセンサ１２は、切断工程中に発生した小さい粒子によって損傷されることがある。保護されていないイメージセンサは、他の処理工程中に粒子又は水分によって損傷されることもある。したがって、イメージャの組立及びパッケージング中にイメージセンサを保護する必要がある。
【０００９】
従来のマイクロエレクトロニクスイメージャの他の問題は、ダイをパッケージングするためのコストを減少するための駆動である。図１に示すハウジング３０は、形成及び装着に比較的高価なものとなる。その理由は、カバー４０を開口３２に適切に整列し及び装着する必要があるとともに、ハウジング３０をインターポーザ基板２０に配置し及び装着する必要があるからである。この処理には誤差が課され、一般的には時間を消費する。したがって、マイクロエレクトロニクスイメージャのパッケージングの効率、信頼性及び精度を増大することが非常に必要とされている。
【発明の開示】
【００１０】
Ａ．概観
以下の開示は、カバーを形成し及びカバーをマイクロエレクトロニクスイメージングユニットに取り付ける方法、マイクロエレクトロニクスイメージャをウェファレベルでパッケージングする方法、並びにイメージセンサを保護するカバーを有するマイクロエレクトロニクスイメージャの複数の例を記載する。本発明の複数の例は、パッケージング工程中に迅速にカバーをイメージングユニットに取り付けて、次の組立及びパッケージング手順中にイメージセンサを保護する。マイクロエレクトロニクスイメージングユニット用カバー及びそのようなカバーをマイクロエレクトロニクスイメージングセンサに取り付ける方法の複数の例は、イメージングユニットの組立コストを大幅に減少するとともに従来の装置よりも強固なマイクロエレクトロニクスイメージャを製造することが予測される。さらに、カバーを、ウェファレベルで形成し及び装着することができ、これによって、マイクロエレクトロニクスイメージャの製造効率が著しく増大することが予測される。その理由は、半導体装置を製造するために開発された非常に正確かつ効率的な肯定を用いて複数のイメージングユニットを同時にパッケージングできるからである。
【００１１】
本発明の一態様は、マイクロエレクトロニクスイメージングユニットで用いられる複数のカバーを形成するウェファレベルの工程に関する。そのような方法の一例は、放射に対して透過性がある第１基板及び第１基板にある複数のカバーを有するカバーワークピースを設ける。カバーは、第１基板の領域を具える窓と、窓から突出する絶縁部とを有する。方法は、複数のマイクロエレクトロニクスダイを有する第２基板を有するマイクロエレクトロニクスワークピースを更に設ける。ダイは、イメージセンサと、イメージセンサに電気的に結合した集積回路と、対応する集積回路に電気的に結合した複数の端子（例えば、ボンドパッド）とを有する。方法は、対応するイメージセンサが絶縁コンタクトに整列するとともに絶縁部が端子の中央寄りかつイメージセンサの外側寄りの対応するダイにコンタクトするように対応するダイを用いてカバーを組み立てることによって継続する。第１基板は、個別のカバーを切り離すように切断される。第１基板を切断した後、第２基板は、個別のイメージングユニットを切り離すように切断される。
【００１２】
本発明の他の態様は、パッケージングされ又はマイクロエレクトロニクスイメージングユニットのウェファレベルのパッケージングに用いられるマイクロエレクトロニクスイメージングユニットアッセンブリに関する。本発明によるマイクロエレクトロニクスイメージングユニットアッセンブリは、カバーワークピース及びマイクロ形態のワークピース(microfeature workpiece)を具える。カバーワークピースは、所望の放射に対して透過性があるとともに複数のカバーを有する第１基板を有する。個別のカバーは、窓と、窓から突出する絶縁部とを有する。マイクロ形態のワークピースは、複数のマイクロエレクトロニクスダイを有する第２基板を有する。個別のダイは、イメージセンサと、イメージセンサに電気的に結合した集積回路と、集積回路に電気的に結合した複数の端子（例えば、ボンドパッド）とを有する。第１及び第２基板を、（ａ）窓が対応するイメージセンサに整列し、（ｂ）個別のカバーの絶縁部が個別のイメージセンサと個別のイメージセンサに対応する端子との間に存在するように互いに結合し、絶縁部が端子を完全にカバーしないようにする。
【００１３】
本発明の複数例の詳細を、これらの例を十分に理解するためにＣＭＯＳイメージャを参照して以下説明するが、他の例をＣＣＤイメージャ又は他のタイプのイメージャとすることができる。マイクロエレクトロニクス装置にしばしば関連する周知の構造を説明する複数の詳細は、開示した例の説明を不必要に不明確にするのを回避するために以下では説明しない。さらに、以下の開示が本発明の種々の態様の複数の例を説明するが、本発明の他の複数の例は、ここで説明したのと異なる形態又は異なる構成要素を有することができる。したがって、本発明が他の素子を有し又は図２Ａ〜７を参照して以下に示し又は説明する複数の素子を有しない他の例を有することができることを理解すべきである。
【発明を実施するための最良の形態】
【００１４】
Ｂ．マイクロエレクトロニクスイメージャで用いられるイメージングユニットの製造
図２Ａ〜３Ｃは、本発明の一実施の形態によるイメージングユニットで用いられるカバーを製造し及び取り付ける方法の段階を示す線形断面図である。図２Ａは、特に、第１の側２０４及び第１の側２０４とは逆の第２の側２０６を有する第１基板２０２を有するカバーワークピース２００の線形断面図である。第１基板２０２は、第１基板２０２において個別のカバーが構成される複数の個別の装置位置２１０を更に有する。装置位置２１０は、基板２０２上で所望のアレイで配置される。装置位置２１０の境界を、個別のカバーを互いに切り離すために第１基板２０２を切断することができるラインＡ−Ａに沿って切断することによって規定することができる。
【００１５】
第１基板２０２は、所望の放射スペクトルに対して透過性がある。例えば、イメージングダイがデジタルカメラで使用されるとき、第１基板２０２は、可視スペクトルの光に対して透過性がある。しかしながら、第１基板２０２は、イメージングダイの特定のアプリケーションに応じて紫外（ＵＶ）光、赤外放射（ＩＲ）及び／又は他の任意の適切なスペクトルに対して透過性とすることができる。第１基板２０２を、ガラス、水晶、プラスチック及び／又は他の適切な材料によって構成することができる。可視スペクトルのイメージング照射に関する実施の形態において、第１基板２０２は、ＵＶ，ＩＲ又は他の不所望なスペクトルの放射を濾波するフィルムを有することもできる。第１基板２０２は、例えば、ＩＲ若しくは近ＩＲスペクトルを濾波する材料で構成され、又はＩＲ若しくは近ＩＲスペクトルを濾波するコーティングを有することができ、第１基板２０２は反射防止コーティングを有することができる。
【００１６】
図２Ｂは、第１基板２０２に複数のカバー２２０を形成した後のカバーワークピース２００の線形断面図である。第１基板２０２は、典型的には、各装置位置２１０にカバー２２０を有する。カバー２２０を、半導体製造技術で用いられる効率的かつ高精度の工程を用いて互いに形成することができる。一実施の形態において、第１基板２０２の第１位置２０４上にレジストの層（図示せず）をパターニングするともに、第１基板２０２をエッチングして、絶縁部２２２と、絶縁部２２２巻に第１基板２０２の領域を具える複数の窓２２６とを形成することによって、カバー２２０を形成する。各装置位置２１０の窓２２６及び絶縁部２２２は、イメージセンサを包囲するように形成される。等方性エッチングを用いて第１基板２０２にカバー２２０を形成するが、他の実施の形態において、異方性エッチング及び／又は他の堆積技術を用いてカバー２２０を形成することができる。
【００１７】
図３Ａは、マイクロエレクトロニクスイメージングユニットのウェファレベルのパッケージングを行うために互いに整列したマイクロ形態のワークピース２３０及びカバーワークピース２００（図２Ｂ）を有するイメージングユニットアッセンブリ３００の一部を示す線形断面図である。マイクロ形態のワークピース２３０は、第２基板２３２を有し、第２基板２３２は、第１の側２３４と、第１の側２３４とは逆の第２の側２３６と、第２基板２３２に形成された複数のマイクロエレクトロニクスダイ２５０とを有する。ダイ２５０は、第２基板２３２上にアレイ配置され、第１基板２０２上のカバー２２０は、ダイ２５０配置に対応するアレイで配置される。個別のダイ２５０は、（線形的に示す）集積回路２５２と、集積回路２５２と作動的に結合したイメージセンサ２５４と、集積回路２５２に電気的に結合した複数の端子２５６（例えば、ボンドパッド）とを有することができる。イメージセンサ２５４を、画像又は可視スペクトルの他のイメージを取得するＣＭＯＳ又はＣＣＤイメージセンサとすることができる。他の実施の形態において、イメージセンサ２５４は、他のスペクトル（例えば、ＩＲ又はＵＶ範囲）の放射を検出することができる。
【００１８】
図３Ｂは、第１基板２０２を第２基板２３２に取り付けた後のイメージングユニットアッセンブリ３００の線形断面図である。第１基板２０２は、端子２５６の中央寄りかつイメージセンサ２５４の外側寄りにある個別のカバー２２０の絶縁部２２２を対応するダイ２５０に配置することによって、第２基板２３２に組み込むことができる。更に詳しくは、各絶縁部２３２は、端子２５６と端子２５６の少なくとも一部が露出するように特定のイメージセンサ２５４が作動的に結合した端子２５６との間の装着領域“Ｚ”で第２基板２３２にコンタクトすることができる。個別のカバー２２０の窓２２６を、対応するイメージセンサ２５４の上に配置して、各絶縁部２２２及び窓２２６が凹部２２４のイメージセンサ２５４を包囲するようにする。ウィンドウ２２６は、包囲されたセル２６０を形成するためにギャップＧによってイメージセンサ２５４から離間される。セル２６０を、イメージセンサ２５４とウィンドウ２５６との間で仮想的な空所となるように真空に封止された空間とすることができる。セル２６０を、特定の放射に対して適切な透過性がある希ガスを充填することもできる。絶縁部２２２の末端を、接着剤（例えば、ＳＵ−８又はベンゾシクロブテン）又はＳｉＯ２溶融接合のような半導体製造技術で知られているウェファレベルの接合工程を用いて第２基板２３２に取り付けることができる。
【００１９】
既に説明したようにして第１基板２０２を第２基板２３２に取り付けた後、個別のカバー２２０を切り離すとともに各ダイ２５０上の端子２５６を露出するために、基板２０２をラインＡ−Ａに沿って切断する。第１基板２０２は、下に存在する端子２５６又は第２基板２３２に接触することなく切断ブレードを用いてラインＡ−Ａに沿って切断される。第１基板２０２は一般に、まとめて配置されたブレード対２７０を用いて切断されるが、ラインＡ−Ａに沿って第１基板２０２を切断するために他の方法を用いることができる（例えば、レーザ）。
【００２０】
次に図３Ｃを参照すると、個別のマイクロエレクトロニクスイメージングユニット２８０を互いに切り離すために、第２基板２３２がラインＢ−Ｂに沿って切断される。その後、個別のマイクロエレクトロニクスイメージングユニット２８０は、図６及び７を参照して後に説明するように他のパッケージングステップを経ることができる。
【００２１】
図２Ａ〜３Ｃに関連して説明したマイクロエレクトロニクスイメージングユニットを製造する複数の実施の形態の利点は、第２基板２３２の切り離し又は次のパッケージング手順に進む前にイメージセンサ２５４が封止セル２６０内で保護されることである。例えば、カバー２２０は、第１又は第２基板２０２又は２３２を切断する間に個別のダイ２５０上のイメージセンサ２５４を流体又は粒子から保護する。単一の小さい粒子は、デジタルカメラや画像付携帯電話のようなハイエンドアプリケーションのイメージセンサ２５４を破壊することがある。しかしながら、個別のダイ２５０を切り離す前にウェファレベルでカバー２２０を取り付けることによって、個別のダイ２５０上のイメージセンサ２５４は、切り離し工程中に保護される。さらに、個別のダイ２５０上のイメージセンサ２５４は、ワイヤボンディング及び／又はカプセル化(encapsulation)のような次のパッケージング及び組立工程中にも保護される。
【００２２】
上記イメージングユニット２８０の製造工程の他の利点は、個別のダイ２５０の上のカバー２２０を支持する他のスペーサ又は支持部材を必要としないことである。絶縁部２２２は、個別のカバー２２０と一体の構成要素であり、ダイ２５０の対応するイメージセンサ２５４上に各カバー２２０を正確に配置するよう個別のダイ２５０に取り付けられる。これは有効な製造工程である。その理由は、ダイ２５０の上にスペーサ素子を構成し、そのようなスペーサに個別のカバー窓を装着し又は個別のハウジングをインターポーザ基板に装着する他のステップ又は工程を必要としないからである。さらに、カバー２２０の上の絶縁部２２２は、イメージセンサ２５４に対するカバー２２０の絶縁部距離を非常に正確に制御する。
【００２３】
図４Ａ及び４Ｂは、本発明の他の実施の形態によるマイクロエレクトロニクスイメージングユニットの製造方法の段階を示す。第１基板２０２は、先ず、図２Ａ，２Ｂを参照して示し及び説明したように処理される。図４Ａは、図３Ａに示すようなマイクロ形態のワークピース２３０との仮想的な整列において図２Ｂに示したカバーワークピース２００の線形断面図である。しかしながら、図３Ａ〜３Ｃで説明した工程と異なり、第１基板２０２は、カバー２２０をマイクロ形態のワークピース２３０に取り付ける前に個別のカバー２２０を切り離すよう切断される。したがって、第１基板２０２は、カバー２２０をイメージセンサ２５４に整列する前に個別のカバー２２０を切り離すようラインＣ−Ｃに沿って切断される。
【００２４】
次に図４Ｂを参照すると、個別のカバー２２０は、対応するイメージセンサ２５４に整列するとともに第２基板２３２に取り付けられる。窓２２６は、個別のダイ２５０上のイメージセンサ２５４の一つに対して所望の位置に個別に設けられる。個別のカバー２２０を対応するダイ２５０に取り付けた後、第２基板２３２は、図３Ｃに示すように複数のマイクロエレクトロニクスイメージングユニットを構成するようラインＤ−Ｄに沿って切断される。本実施の形態の利点は、カバー２２０を個別のダイ２５０に取り付ける前にノウン・グッド・ダイ２５０を決定するようテストできることである。したがって、良好なカバーの浪費を回避するためにカバー２２０をノウン・グッド・ダイ２５０のみに取り付けることができる。
【００２５】
図５は、本発明の他の実施の形態によるカバーワークピース５００を示す断面図である。カバーワークピース５００は、第１の側５０４及び第１の側５０４とは逆の第２の側５０６を有する第１基板５０２を有する。カバーワークピース５００は、個別のカバーが第１基板５０２上に構成される複数の個別の装置位置５１０も有する。装置位置５１０の境界を、個別のカバーを互いに切り離すよう第１基板５０２を切断することができるラインＥ−Ｅを切断することによって規定することができる。第１基板５０２は、少なくとも一般的に図２Ａを参照して説明した第１基板２０２と同様である。
【００２６】
第１基板５０２は、第１基板５０２の一方の側（例えば、第１の側５０４）上の複数の絶縁部５２２も有する。絶縁部５２２を第１基板５０２と同一材料で構成することができるが、絶縁部５２２は、一般に異なる材料で構成される。例えば、第１基板５０２を水晶とすることができ、絶縁部５２２をエポキシ又は他のポリマーとすることができる。絶縁部５２２は、マイクロ形態のワークピース２３０上のイメージセンサ２５４及び端子２５６（図３Ａ）のパターンに対応するパターンで個別の装置位置５１０で第１基板５０２から突出する。絶縁部５２２は、各装置位置５１０で凹部５２４を形成し、絶縁部５２２間の第１基板５０２の領域は窓５２６となる。
【００２７】
絶縁部５２２を、スクリーン印刷工程、３次元ステレオリソグラフィー又は他の配置技術を用いて第１基板５０２上に形成することができる。更に別の実施の形態において、材料を基板上に成形し又は予め形成された絶縁部を基板に取り付けることによって、絶縁部５２２が第１基板５０２上に形成される。複数の絶縁部５２２が第１基板５０２上に形成された後、カバーワークピース５００を、図３Ｂ又は４Ｂに示すように絶縁部５２２を第２基板２３２に取り付ける前後にラインＥ−Ｅに沿って切断することができる。
【００２８】
図２Ａ〜５及び関連の文脈は、マイクロエレクロトニクスイメージャで使用するカバー及びイメージングユニットの製造の複数の実施の形態を記載する。しかしながら、カバー及び／又はイメージングユニットを、他の方法を用いて形成することができ、これらが他の形態を有することができる。したがって、本発明は、これまで説明した特定の方法及び／又は構造に限定されるものではなく、カバー及びイメージングユニットを製造する他の方法も含む。
【００２９】
Ｃ．マイクロエレクトロニクスイメージャのパッケージング
図６及び７は、既に説明したようなカバーを有するイメージングユニットを用いるマイクロエレクトロニクスイメージャをパッケージングする方法の他の実施の形態を示す。以下の実施の形態が単一のマイクロエレクトロニクスイメージャのみのパッケージングを示すが、複数のイメージャをウェファレベルで同時にパッケージングできることは明らかである。
【００３０】
図６は、本発明によるパッケージングされたマイクロエレクトロニクスイメージャ６００の線形断面図である。図示した実施の形態のイメージャ６００は、図３Ｃに関連して説明したカバー２２０及びマイクロエレクトロニクスダイ６５０を有するイメージングユニット６８０を具える。図３Ｃ及び６において、同様な参照番号は同様な構成要素を表す。ダイ６５０は、前面６１０及び後面６１１を有する。ダイ６５０は、（線形的に示す）集積回路６５２と、集積回路６５２に動作的に結合したイメージセンサ６５４と、集積回路６５２と電気的に結合した端子６５６（例えば、ボンドパッド）のアレイとを更に有する。
【００３１】
ダイ６５０が複数の導電相互接続部６５７を有し、各導電相互接続部６５７が、対応する端子６５６に電気的に結合した第１部分と、ダイ６５０の第２の側６１１の上の対応するボールパッド６５８に電気的に結合した第２部分とを有するという点で、ダイ６５０は、図３Ｃに示すダイ２５０と異なる。図６に示す実施の形態において、相互接続部６５７は、ダイ６５０を通じて第１の側６５０から第２の側６１１まで完全に延在するウェファを通過する相互接続部となる。また、他のダイは、ウェファを通過するタイプの相互接続部６５７を有しなくてもよい。相互接続部６５７を、参照することによってここに組み込む２００３年１１月１３日に出願された発明の名称”Microelectronic Devices, Methods for Forming Vias in Microelectronic Devices, and Methods for Packing Microelectronic Devices”の米国特許出願番号第１０／７１３，８７８号（Perkins Coieの整理番号１０８２９８７４２ＵＳ）に開示されたプロセスに従って形成することができる。相互接続部６５７を、ダイ６５０を切り離す（図３Ｃ）前後にダイ６５０に形成することができる。ボールパッド６５８は、ダイ６５０の第２の側６１１に形成され、（図示しない）はんだボール又は他の導電素子を受け入れるように構成される。他の実施の形態において、イメージャ６００は、ボールパッド６５８及び／又ははんだボールを有しなくてもよい。
【００３２】
図６に示す実施の形態の他の態様において、イメージャ６００は、カバー２２０に取り付けられるとともにイメージセンサ６５４に整列した光学ユニット６９０を更に有することができる。光学ユニット６９０は、少なくとも所望のスペクトルの放射をイメージセンサ６５４に送出するプレート６９２及びプレート６９２上の光学部材６９４を有することができる。光学部材６９４を、光を収束するレンズ、高次の屈折を減少するピンホール及び／又は他の機能を実行する光学構造とすることができる。
【００３３】
プレート６９２及び光学部材６９４は、イメージセンサ６５４に対して光学部材６９４を所望の位置に正確に配置する支持部材６９６によって支持される。対応するインターフェース形態を有する適切な指示部材６９６は、参照することによってここに組み込む２００３年１１月２６日に出願された発明の名称”Packaged Microelectronic Imagers, Methods of Packaging Microelectronic Imager”の米国特許出願番号第１０／７２３，３６３号（Perkins Coieの整理番号１０８２９８７４６ＵＳ）に開示されている。プレート６９２は、図６に示す実施の形態において支持部材６９６に取り付けられるが、光学ユニット６９０の他の実施の形態は、光学部材６９４を直接指示部材６９６に取り付けるようなプレートを有しなくてもよい。
【００３４】
図６に示すイメージャ６００の利点は、イメージャ６００を図１の従来のイメージャに比べて著しく小さくできることである。ダイが個別のインターポーザ基板に装着されないので、イメージャ６００のフットプリントをダイ６５０のサイズまで小さくすることができる。これは可能である。その理由は、相互接続部６５７がダイ６５０の第１の側６１０の上のワイヤボンドを用いる代わりにダイ６５０の第２の側６１１の上のボールパッド６５８のアレイに対する電気的な接続を提供するからである。イメージャ６００の高さは、従来のイメージャの高さより低くなる。その理由は、イメージャ６００がインターポーザ基板を用いることなくモジュール又はボードに直接装着することができるからである。したがって、イメージャは、従来のマイクロエレクトロニクスイメージャより小さいフットプリント及び低いプロファイルを有することが予測され、このことは、スペースが制約される画像付携帯電話、ＰＤＡ又は他のアプリケーションに特に有利である。
【００３５】
図６に示すイメージャ６００の他の利点は、イメージャ６００をダイ６５０の背面６１１から検査できる点である。テストプローブは、イメージャ６００を検査するためにダイ６５０の背面６１１にコンタクトすることができる。その理由は、ウェファを通過する相互接続部６５７が背面への電気的なコンタクト（例えば、ボールパッド６５８）を提供するからである。したがって、テストプローブは、ダイ６５０の背面６１１のコンタクト部に合わさるので、テストプローブは、イメージセンサ６５４、光学ユニット６９０又はダイ６５０の前面上の関連の回路を損傷しない。さらに、テストプローブは背面検査中にイメージセンサ６５４をふさがないので、テストプローブは、イメージングダイを前面から検査するプロセスに比べてイメージャを簡単に検査することができる。さらに、イメージセンサ６５４及び／又は光学ユニット６９０が検査中に損傷されない環境においてマイクロエレクトロニクスイメージャ６００を検査するのに有利である。
【００３６】
図７は、本発明の他の実施の形態によるパッケージングされたマイクロエレクトロニクスイメージャ７００の線形断面図である。図示した実施の形態のイメージャ７００は、図３Ｃに関連して説明したイメージングユニット２８０と、図６に関連して説明した光学ユニット６９０と、インターポーザ基板７０２とを有することができる。したがって、図３Ｃ，６及び７において、同様な参照番号は同様な構成要素を表す。インターポーザ基板７０２は、複数のコンタクト部７６６を有する第１の側７０４と、複数のパッド７６８を有する第２の側７０６とを有する。インターポーザ基板７０２は、個別のコンタクト部７６６を対応するパッド７６８に電気的に結合する複数のトレース７６７を更に有する。コンタクト部７６６を、ダイ２５０上の対応する端子２５６に取り付けるためにアレイ配置することができ、パッド７６８を、複数の電気的な結合器（例えば、はんだボール）に取り付けるためにアレイ配置することができる。
【００３７】
イメージングユニット２８０を、接着フィルム、エポキシ又は他の適切な材料によってインターポーザ基板７０２に取り付けることができる。イメージングユニット２８０をインターポーザ基板７０２に取り付けた後、ダイ２５０をインターポーザ基板７０２に電気的に結合するために複数のワイヤボンド７２２を形成する。イメージャ７００は、カバー２２０に取り付けられるとともにイメージセンサ２５４に整列した光学ユニット６９０を更に有することができる。
【００３８】
これまで説明したように、本発明の特定の実施の形態を、説明のために記載したが、本発明の範囲を逸脱することなく種々の変形を行うことができる。例えば、マイクロエレクトロニクスイメージングユニット及びマイクロエレクトロニクスイメージャは、図２Ａ〜７を参照して説明した形態の任意の組合せを有することができる。したがって、本発明は、添付した請求の範囲によって制約されるものではない。
【図面の簡単な説明】
【００３９】
【図１】従来技術によるパッケージングされたマイクロエレクトロニクスイメージャの線形断面図である。
【図２】本発明の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングするのに用いられるカバーを製造する方法における順次の段階を示す線形断面図である。
【図３】本発明の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングする方法における種々の段階を示す線形断面図である。
【図４】本発明の他の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングする方法における種々の段階を示す線形断面図である。
【図５】本発明の他の実施の形態によるウェファレベルで複数のマイクロエレクトロニクスイメージングユニットをパッケージングする方法の段階を示す線形断面図である。
【図６】本発明の実施の形態によるパッケージングされたマイクロエレクトロニクスイメージャの断面図である。
【図７】本発明の他の実施の形態によるパッケージングされたマイクロエレクトロニクスイメージャの断面図である。
【図１】
2007537670.tif 000003
【図２Ａ】
2007537670.tif 000004
【図２Ｂ】
2007537670.tif 000005
【図３Ａ】
2007537670.tif 000006
【図３Ｂ】
2007537670.tif 000007
【図３Ｃ】
2007537670.tif 000008
【図４Ａ】
2007537670.tif 000009
【図４Ｂ】
2007537670.tif 000010
【図５】
2007537670.tif 000011
【図６】
2007537670.tif 000012
【図７】
2007537670.tif 000013
【国際調査報告】
2007537670.tif 000014
2007537670.tif 000015
2007537670.tif 000016