(57)【要約】  底部電極（１１）及び又はキャパシタ誘電体上に導電性平滑化層（１６、１９）を形成することにより、幾何学的に高くされた電場を低下させると共に、電極を平滑化することで、形成されるＭＩＭキャパシタの信頼性を向上させることができる。一実施形態において、難溶性窒化物で形成された第１のキャッピング層（１４）上には、難溶性金属又は難溶性金属リッチ窒化物を含む第１の層（１６）が形成される。更に、キャパシタ誘電体上には、難溶性金属（１８）又は難溶性金属リッチ窒化物を含む第２の層（１９）が形成される。導電性平滑化層（１６、１９）は、例えば、ゲート電極とゲート誘電体との間のトランジスタ等の他の半導体装置にも使用される。
2007515775.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された第１の電極と、
前記第１の電極上に形成され、前記第１の電極よりも小さい表面粗度を有する第１の導電性平滑化層と、
前記第１の導電性平滑化層上に形成された誘電体層と、
前記誘電体層上に形成された第２の電極と
を有する半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記誘電体層と前記第２の電極との間に形成された第２の導電性平滑化層を更に有し、前記第２の導電性平滑化層は、前記第２の電極よりも小さい粗度を有する半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２の導電性平滑化層は難溶性金属を含む半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第１の電極は、金属からなる第１の層と難溶性窒化物からなる第２の層とを有し、前記第２の電極は、金属からなる半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１の電極及び前記第２の電極は難溶性窒化物からなる半導体装置。
【請求項６】
請求項５記載の半導体装置において、
前記難溶性窒化物は、窒化チタン及び窒化タンタルよりなる群から選択された材料からなる半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１の導電性平滑化層はチタンリッチ窒化物からなる半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記誘電体層は高誘電率材料からなる半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記第１の電極、前記第１の導電性平滑化層、前記誘電体層及び前記第２の電極は、金属−絶縁体−金属（ＭＩＭ）キャパシタの一部を構成する半導体装置。
【請求項１０】
請求項９記載の半導体装置において、
前記第１の電極上にキャッピング層を更に有し、前記キャッピング層は難溶性窒化物からなり、前記第１の電極は金属からなる半導体装置。
【請求項１１】
導電層と、
前記導電層と接触するように形成され、前記導電層よりも小さい表面粗度を有する平滑化層と、
前記平滑化層と接触するように形成された誘電体層と
を有する半導体装置。
【請求項１２】
請求項１１記載の半導体装置において、
前記平滑化層はチタンリッチ窒化物からなる半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記導電層は窒化チタンからなり、前記平滑化層はチタンからなる半導体装置。
【請求項１４】
請求項１１記載の半導体装置において、
前記導電層、前記平滑化層及び前記誘電体層は、トランジスタ及びキャパシタよりなる群から選択される装置の一部を構成する半導体装置。
【請求項１５】
請求項１１記載の半導体装置において、
前記導電層は第１の層からなり、該第１の層は金属と難溶性窒化物からなる第２の層とを有する半導体装置。
【請求項１６】
請求項１１記載の半導体装置において、
前記誘電体層は高誘電体材料からなる半導体装置。
【請求項１７】
半導体基板と、
前記半導体基板上に形成され、金属からなる第１の層とその第１の層上に第２の層とを備え、前記第２の層が難溶性窒化物からなる第１の電極と、
前記第１の電極上に形成され、チタンリッチ窒化物からなる前記第１の平滑化層と、
前記第１の平滑化層上に形成された誘電体層と、
前記誘電体層上に形成され、難溶性窒化物からなる第３の層とその第３の層上に第４の層とを備え、前記第４の層が金属からなる第２の電極と
を有する半導体装置。
【請求項１８】
請求項１７記載の半導体装置において、
前記難溶性窒化物は、窒化チタン及び窒化タンタルよりなる群から選択された材料からなる半導体装置。
【請求項１９】
請求項１７記載の半導体装置において、
前記難溶性金属はチタンからなる半導体装置。
【請求項２０】
半導体装置の製造方法において、
半導体基板を提供するステップと、
前記半導体基板上に第１の電極を形成するステップと、
前記第１の電極上に第１の導電性平滑化層を形成するステップであって、前記第１の平滑化層が前記第１の電極よりも低い表面粗度を有するステップと、
前記第１の平滑化層上に誘電体層を形成するステップと、
前記誘電体層上に第２の電極を形成するステップと
を有する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の分野に係り、詳しくは、半導体装置に使用される金属−絶縁体−金属（ＭＩＭ）キャパシタに関する。
【背景技術】
【０００２】
半導体装置の小型化が進み、キャパシタ機構等の占有面積を小さくすることが望まれている。そうした要望に応えるため、バルク半導体基板の近傍にあるトランジスタと同じ高さではなく、トランジスタ上に（例えば金属と同じ高さで）キャパシタを形成することが行われている。その一例として、頂部電極と底部電極との間にＭＩＭ誘電体を設けた金属−絶縁体−金属（ＭＩＭ）キャパシタがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
金属層は、アルミニウム、銅又はそれらの合金を用いて形成される。通常、キャッピング層又は反射防止膜（ＡＲＣ）は、金属層上に形成されており、それらは、金属層上に形成されたＭＩＭキャパシタ用の底部電極として用いられる。工業的には、そのようなＡＲＣ材料の一例としてＴｉＮがある。底部電極としてＡＲＣを用いることは加工を容易にする点で望ましいが、ＭＩＭ誘電体と接するＴｉＮの表面は粗化されている。ＴｉＮの粗い表面は、その形状から電場を高め、ＭＩＭ誘電体の信頼性を低下させてしまう。そこで、特にＭＩＭキャパシタの電極としてＴｉＮを用いる場合、電場の均一性を制御することが必要とされる。
【課題を解決するための手段】
【０００４】
本発明は、限定例ではなく、実例により説明されており、ここでは、同じ部材番号が同じ要素を示している。当業者にとって、図中の要素が簡潔さや明瞭さのために図示されており、実寸に従う必要のないことは明らかである。例えば、図中の幾つかの要素について、その寸法は、本発明の実施形態の理解を深めるため、他の要素に対して誇張されているかもしれない。
【０００５】
本発明者らによって、ＭＩＭキャパシタは下層から粗さの影響を受け易いことが確認された。通常、一実施形態において、ＴｉＮ層である金属線及びキャッピング層は底部電極を形成する（それとは別に、金属線又はＴｉＮ層のみが底部電極を形成する）。従って、底部電極をより一層滑らかにすることが求められている。工程の複雑化を犠牲にして平滑化層を形成する代わりに、ＭＩＭキャパシタの直下から金属層が取り除かれるか、それとは別に平滑化層が用いられる。つまり、金属線に使用する材料と関係なく、平滑化層を用いることができる。
【０００６】
本発明の一実施形態に従い底部電極及び又はキャパシタ誘電体上に、例えば、適切な平滑性を有する難溶性物質（金属）リッチ窒化物層（例えば、チタンリッチ窒化物（ＴｉＲＮ）層）や純金属層等の平滑化層を形成することにより、幾何学的に高くされた電場を低下させると共に電極を平滑化して、形成されるＭＩＭキャパシタの信頼性を向上させることができる。以下、本発明の実施形態について図面を参照して説明する。
【発明を実施するための最良の形態】
【０００７】
図１〜図９は、半導体装置５について、本発明のＭＩＭキャパシタを形成する一連の製造工程を経る同装置の一部を示す。具体的に言うと、図１は、金属間誘電体層９及び半導体基板１０上に形成された第１又は底部金属層、或いは配線層１１を示す。好ましい実施形態において、半導体基板１０は、シリコンからなるが、ガリウム砒素及びシリコン・オン・インシュレータ（ＳＯＩ）等の他の半導体材料を用いてもよい。通常、基板１０は、多数及び多様な能動半導体装置（ＭＯＳ及び又はバイポーラ・トランジスタ等）を含む。しかしながら、本発明の理解を深める上で、これらの装置に関する理解は必ずしも必要でないため、それらを図示してはいない。金属間誘電体層９は、任意の誘電体材料からなり、あらゆる方法により形成される。例えば、それは、二酸化ケイ素であってもよい。
【０００８】
第１の導電層１１は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層成膜（ＡＬＤ）、電気メッキ、及びこれらの組み合わせを用いて半導体基板１０上に形成される。好ましい実施形態において、第１の導電層１１は、アルミニウム又は銅を含む。例えば、第１の導電層１１は、銅又はアルミニウム銅合金からなる。一実施形態において、導電層１１は、約６００ｎｍのアルミニウム銅合金からなる。別の実施形態において、第１の導電層１１は主として銅からなる。更に、第１の導電層１１は、実際には、複数の材料からも形成される。例えば、銅嵌め込み金属化法では、銅層よりも先に、タンタルや窒化タンタルからなる拡散バリアを形成する場合が多い。
【０００９】
図１の構造を形成するため、ＰＶＤ、ＣＶＤ、ＡＬＤ、電気メッキ、及びそれらの組み合わせにより、第１の導電層１１上に第１のキャッピング層又は反射防止膜（ＡＲＣ）１４を形成してもよい。好ましくは、第１のキャッピング層１４は、チタン、タンタル、窒化物、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）などを含む。第１のキャッピング層１４は、好ましくは、難溶性窒化物である。一実施形態において、第１のキャッピング層１４は、約１０ｎｍ（１００Å）〜１００ｎｍ（１０００Å）以上か、具体的には、約２０ｎｍ（２００Å）〜８０ｎｍ（８００Å）のＴｉＮからなり、好ましくは、約６５ｎｍ（６５０Å）である。別の実施形態において、第１のキャッピング層１４は有機物であってもよい。更に言えば、第１のキャッピング層１４は選択可能なものである。この実施形態において、次に形成される第１の平滑化層１６は、第１の導電層１１を覆うように、かつ第１の導電層１１と接触するように形成される。図示される実施形態において、第１のキャッピング層１４は底部電極である。しかしながら、第１のキャッピング層１４が存在しないか、或いは導電性を有していない場合、第１の導電層１１又は別の導電層が底部電極となる。
【００１０】
図２に示すように、ＰＶＤ、ＣＶＤ、ＡＬＤ、電気メッキ、及びそれらの組み合わせにより、第１のキャッピング層１４上に第１又は底部平滑層１６が形成される。一実施形態において、第１の導電性平滑化層１６は、約５ｎｍ（５０Å）〜５０ｎｍ（５００Å）であるか、具体的には、約１０ｎｍ（１００Å）〜３０ｎｍ（３００Å）の難溶性金属（チタン等）であるか、又は難溶性物質リッチ窒化物（チタンリッチ窒化物（ＴｉＲＮ））である（ＴｉＲＮは１：１よりも大きいＴｉ：Ｎの化学量論比を有する）。一実施形態において、第１の導電性平滑化層１６は、約１５ｎｍ（１５０Å）の厚さを有する。
【００１１】
第１の導電性平滑化層１６は、第１のキャッピング層や底部電極１４よりも表面粗度が小さい導電性材料からなる。実験により、８０ｎｍ（８００Å）のＴｉＮは、約４．９ｎｍ（４９Å）の（表面）粗度を有し、第１のキャッピング層としての６５ｎｍ（６５０Å）のＴｉＮ、及び第１の導電性平滑化層としての１５ｎｍ（１５０Å）のＴｉＲＮは、約２．５ｎｍ（２５Å）の（表面）粗度を有することが明らかにされている。従って、一実施形態において、第１のキャッピング層１４はＴｉＮからなり、第１の導電性平滑化層１６はＴｉＲＮからなる。好ましくは、平滑化層は、微粒子層又はアモルファス層からなる。これは、金属線上に形成されたときの難溶性窒化物が微粒子層ほど滑らかでない柱状粒子となるという理由から、これら微粒子層又はアモルファス層が、第１のキャッピング層に使用される難溶性窒化物よりも平滑となることが多いためである。
【００１２】
好ましい実施形態において、加工の複雑さが軽減されるという理由から、第１のキャッピング層１４はＰＶＤにより形成されるＴｉＮであり、第１の導電性平滑化層１６はＴｉＲＮである。ＴｉＲＮ層を形成するため、アルゴン（又は他の非反応性ガス）をＰＶＤチャンバ中に流してプラズマを生成する。アルゴンイオンが被毒ＴｉＮターゲットに衝突する。被毒ＴｉＮターゲットはチタン（Ｔｉ）ターゲットであり、窒素（Ｎ）プラズマと反応してその表面にＴｉＮを形成する。アルゴンイオンが被毒ターゲットに衝突すると、半導体装置上にＴｉＮが蒸着される。ターゲットが窒素を使い果たすと、蒸着膜のチタン含有量が高くなり、チタンリッチ層が形成される。この方法によって、化学量論量のＴｉＮからチタンへと蒸着膜の含有量が調節され、最終的な（表面）粗度が制御される。従って、第１の導電性平滑化層１６は、ＴｉＲＮ（難溶性−窒化物）及び又はチタン（難溶性金属）であってもよい。更に、第１の導電性平滑化層１６は、窒素を含まないチタン等の難溶性金属であってもよい。
【００１３】
ＣＶＤ、ＰＶＤ、ＡＬＤ、又はこれらの組み合わせを用いて、第１の導電性平滑化層１６上にキャパシタ誘電体層１８が形成される。一実施形態において、キャパシタ誘電体層１８は、好ましくは、酸化タンタル及び酸化ハフニウム等の高い直線性（例えば、正規化静電容量の変化量について通常は１００ｐｐｍ未満の電圧）を有する金属酸化物からなる。しかしながら、直線性がほとんど必須でない一般的な利用分野では、例えば、酸化ジルコニウム、チタン酸バリウム・ストロンチウム（ＢＳＴ）及びチタン酸ストロンチウム（ＳＴＯ）等の他の金属酸化物が好適な場合がある。又は、二酸化ケイ素等の高誘電率材料でない絶縁体を用いることもできる。本明細書で使用する場合、高誘電率材料とは、二酸化ケイ素よりも高い誘電率を有する材料である。キャパシタ誘電体層１８は、高誘電率材料ではない誘電体層であってもよい。例えば、キャパシタ誘電体層１８は、ＳｉｘＮｙであるプラズマリッチ窒化物（ＰＥＮ）であってもよい。一方、粗面化の影響がより大きくなり、表面平滑化の重要性が増すという理由から、平滑化層の存在は、静電容量密度を高くしてキャパシタ誘電体の寸法を設定する点でより有利なものとなる。
【００１４】
図３の構造を形成するため、キャパシタ誘電体層１８上に第２又は頂部平滑化層１９が形成される。第２の導電性平滑化層１９は、第１の導電性平滑化層１６の場合に使用される任意の方法で形成してもよく、第１の導電性平滑化層１６に関して記載された任意の材料から形成してもよく、第１の導電性平滑化層１６に関して記載されたものと同じ寸法で形成してもよい。一方、第１の導電性平滑化層１６及び第２の導電性平滑化層１９は、同じ方法で形成したり、同じ材料で形成したり、同じ寸法で形成する必要はない。但し、同じ製法及び又は材料を用いることで加工の複雑さは軽減される。更に、第２の導電性平滑化層１９は、次に形成される第２の導電層よりも粗度を小さくすべきである。
【００１５】
図４に示すように、第２又は頂部導電層２０は、好ましくはＰＶＤを用いて第２の導電性平滑化層１９上に形成されるが、ＣＶＤ、ＡＬＤ又はそれらの組み合わせなどを含む他の方法を用いて形成してもよい。頂部導電層２０は、キャパシタの第２の（頂部）電極を形成するため、金属窒化物（例えば、窒化タンタル及び窒化チタン）、導電性酸化物（例えば、酸化ルテニウム及び酸化イリジウム）、金属（例えば、銅及びアルミニウム）、金属合金、これらの組み合わせ、及び類似物等の導電性材料により形成される。一実施形態において、頂部導電層２０は、窒素とタンタル又はチタン（窒化チタン又は窒化タンタルの形態）とからなる。
【００１６】
図５について説明すると、第１のフォトレジスト層２２は、次に頂部導電層２０及び第２の導電性平滑化層１９をエッチングするため、成膜されて、パターニングされる。従来のエッチング用化学薬品を用いて頂部導電層２０及び第２の導電性平滑化層１９をエッチングした後、図６に示すような頂部電極２４（又は第２の電極２４）が形成される。
【００１７】
頂部電極２４を形成する際、キャパシタ誘電体層１８は、頂部導電層２０及び第２の導電性平滑化層１９を確実にエッチングするためにオーバーエッチングされる。このオーバーエッチングは、必要に応じて、キャパシタ誘電体層１８をキャパシタ領域外又は該領域を越えて所望の厚さにまで小さくするように調整される。ＭＩＭキャパシタの一部でない領域ではキャパシタ誘電体層１８が完全に除去されないため、金属酸化物の誘電率がＭＩＭキャパシタ外の領域で静電容量を望ましくないほどに上昇させてしまう虞がある。そのエッチングによって、キャパシタ誘電体層１８を完全に除去することが理想的である。しかしながら、図示した実施形態において、そのようにすると、キャパシタ誘電体層１８、第１の導電性平滑化層１６及び又は底部電極１４の表面の境界部分に損傷を与える虞がある。
【００１８】
頂部電極２４をパターニングした後、半導体装置５上には、第１の導電層１１、キャッピング層１４、第１の導電性平滑化層１６及びキャパシタ誘電体層１８をエッチングするために別のフォトレジスト（不図示）が形成され、その結果、図６に示す構造体が得られる。
【００１９】
図７に示すように、層間誘電体（ＩＬＤ）２８が半導体基板１０上に成膜される。ＩＬＤは、例えばテトラエトキシシラン（ＴＥＯＳ）を用いて形成されるフッ素化二酸化ケイ素等の任意の誘電体材料から形成してもよい。第２のフォトレジスト層２７は、図８に示すビア開口部２９を形成すべくＩＬＤ層２８をエッチングするため、成膜されて、パターニングされる。ビアエッチングの化学薬剤は、第２の導電層２０に対して選択的である。従来のエッチング方法及び化学薬剤を用いることもできる。
【００２０】
ビア開口部２９を形成した後、図９に示す導電性ビア３０を形成するため、ビア開口部２９内には導電性材料が形成される。頂部電極２４と底部電極１４とを接続するコンタクト形成するため、ビア開口部２９内に導電材料が形成される。好ましい実施形態において、電気メッキにより銅を成膜し、これを化学機械研磨することにより、導電性ビア３０が形成される。
【００２１】
こうして得られた図９に示すＭＩＭキャパシタは、電極（頂部及び底部）とキャパシタ誘電体との間の表面粗さを小さくし、その結果、信頼性が高くなるといった利点を有している。さらに、界面がより平滑になると、ＭＩＭキャパシタの寸法を設定する際にその自由度が増す。それに加え、経時的絶縁破壊（ＴＤＤＢ）が増大する。
【００２２】
図示した実施形態において、ＭＩＭキャパシタは、頂部電極２４の寸法が底部電極１４よりも小さく設定されている。別の実施形態において、頂部電極２４の寸法は、底部電極１４よりも大きく設定されてもよい。この実施形態において、底部電極１４用コンタクトは、底部電極上に形成されるのではなく、同底部電極１４の直下に形成されるという理由から、底部電極１４よりも先に形成される。各図に明瞭に示されていないが、関連する構造は、ＩＣ配線回路を構成する必須部分として常にチップ上に存在している。
【００２３】
以上、利益、他の利点及び問題解決法について具体的な実施形態を参照して説明してきた。しかしながら、それらの利益、利点及び問題解決法、並びに、利益、利点や解決法をもたらす要因となり、また、それらをより顕著にする要素は、全ての特許請求の範囲に必須な、必要な、又は本質的な特徴であるか、或いは要素であると解釈すべきではない。本明細書に使用される場合、「含む」、「包含」等の用語や、それらとは別の変形表現は、非排他的包含を網羅するため、列挙された構成要素を含む工程、方法、物品又は装置は、それらの構成要素のみを含むものではなく、明瞭に挙げられておらず、そのような工程、方法、物品又は装置に固有でない他の構成要素を含むことができる。
【００２４】
以上の明細書において、本発明について具体的な実施形態を参照して説明してきた。しかしながら、当業者にとって、添付の特許請求の範囲に係る本発明の範囲を逸脱しない限り、各種の修正及び変更が行えることは明らかである。例えば、ＭＩＭキャパシタは、デュアル・ダマシン集積を用いて形成される。更に、ＭＩＭキャパシタに関する平滑化層の使用を記載したが、信頼性を高めるため、誘電体と接触する粗い表面のいかなる箇所であっても平滑化層が用いられる。例えば、平滑化層は、図１０に示すように、ゲート誘電体と接触し、かつトランジスタ５１の一部を構成するように形成してもよい。半導体装置５０は、半導体基板５２を含む。半導体基板５２内には、ソース領域５４及びドレイン領域５５が形成される。トランジスタは、ソース領域５４、ドレイン領域５５、ゲート誘電体５６（例えば高誘電率材料等の任意の誘電体材料でもよい）、平滑化層５８（好ましくは導電性であり、平滑化層に関して前述した任意の材料でもよい）及びゲート電極６０（金属、ポリシリコン等でもよい）などを含む。この実施形態において、平滑化層は、導電層（即ち、ゲート電極６０）及び誘電体層（例えば、ゲート誘電体５６）と接触しており、その場合の平滑化層は、導電層よりも表面粗度が小さくされている。
【００２５】
従って、明細書及び図面は、限定的な意味ではなく、例示的なものとみなすべきであり、そのような全ての変更例は、いずれも本発明の範囲に含まれている。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態により底部電極を有する半導体装置の部分断面図。
【図２】本発明の一実施形態により第１のバリア層を形成した後の図１の半導体装置を示す図。
【図３】本発明の一実施形態により第１の誘電体層及び第２のバリア層を形成した後の図２の半導体装置を示す図。
【図４】本発明の一実施形態により頂部電極及びエッチング停止層を形成した後の図３の半導体装置を示す図。
【図５】本発明の一実施形態によりパターニングフォトレジスト層を形成した後の図４の半導体装置を示す図。
【図６】本発明の一実施形態によりエッチング停止層、頂部電極及び第２のバリア層をパターニングした後の図４の半導体装置を示す図。
【図７】本発明の一実施形態により第２の誘電体層を形成した後の図６の半導体装置を示す図。
【図８】本発明の一実施形態によりフォトレジスト層を形成してビアをエッチングした後の図７の半導体装置を示す図。
【図９】本発明の一実施形態によりビアに導電性材料を充填した後の図８の半導体装置を示す図。
【図１０】本発明の別の実施形態により形成されたトランジスタを有する半導体装置の部分断面図。
【図１】
2007515775.tif 000003
【図２】
2007515775.tif 000004
【図３】
2007515775.tif 000005
【図４】
2007515775.tif 000006
【図５】
2007515775.tif 000007
【図６】
2007515775.tif 000008
【図７】
2007515775.tif 000009
【図８】
2007515775.tif 000010
【図９】
2007515775.tif 000011
【図１０】
2007515775.tif 000012