(57)【要約】  シリコン層（２４，２６，２８）を有する半導体基板を提供する。一実施形態では、基板はシリコン層（２４，２６，２８）の下に位置する酸化物層（１４）を有するシリコン・オン・インシュレータ（ＳＯＩ）基板（１２，１４，２４，２６，２８）である。シリコン層（２４，２６，２８）の上に非晶質または多結晶のシリコンゲルマニウム層（３２）を形成する。これに代えて、シリコン層（２４，２６，２８）の上部へゲルマニウムを注入して、非晶質シリコンゲルマニウム層（３２）を形成する。次に、シリコンゲルマニウム層（３２）を酸化して、シリコンゲルマニウム層をシリコンジオキサイド層（３４）に変換し、かつシリコン層（２４，２６，２８）の少なくとも一部をゲルマニウムリッチシリコン（３６，３８）に変換する。次に、ゲルマニウムリッチシリコン（３６，３８）を用いるトランジスタ（４８，５０，５２）の形成に先立って、シリコンジオキサイド層（３４）を除去する。一実施形態では、シリコン層（２８）の上、かつ、シリコンゲルマニウム層（３２）の下のパターン形成されたマスキング層（３０）を用いて、ゲルマニウムリッチシリコン（３６，３８）を選択的に形成する。これに代えて、分離領域を用いて、ゲルマニウムリッチシリコンが形成される基板の局所的領域を画定する。
2007535814.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造の製造方法であって、
半導体基板を準備する基板準備工程と、
非晶質シリコンゲルマニウム含有層および多結晶シリコンゲルマニウム含有層から選択される第１の層を半導体基板の上に形成する第１層形成工程と、
第１の層を酸化させる第１層酸化工程と、第１層酸化工程は第１の層をシリコン含有酸化物層に変換し、かつ、半導体基板のうちの少なくとも一部をゲルマニウムリッチ半導体層に変換することと、からなる方法。
【請求項２】
半導体基板は半導体層の下に位置する埋込酸化物層を含むことと、
第１の層の酸化中、半導体基板の半導体層はゲルマニウムリッチ半導体層へ変換されることと、を含む請求項１に記載の方法。
【請求項３】
半導体基板はシリコン層を含むことと、
半導体基板のうちの前記少なくとも一部は該シリコン層を含むことと、
第１の層の酸化中、半導体基板の該シリコン層はゲルマニウムリッチ半導体層へ変換されることと、を含む請求項１に記載の方法。
【請求項４】
第１層酸化工程は第１の層全体をシリコン含有酸化物層に変換する請求項１に記載の方法。
【請求項５】
シリコン含有酸化物層を除去する工程を含む請求項１に記載の方法。
【請求項６】
ゲルマニウムリッチ半導体層のゲルマニウム含量は約１５〜５０パーセントである請求項１に記載の方法。
【請求項７】
第１層形成工程は第１の層をブランケット堆積する工程を含む請求項１に記載の方法。
【請求項８】
第１層形成工程は半導体基板の上部へゲルマニウムを注入し、該上部を非晶質シリコンゲルマニウム層に変換する工程を含む請求項１に記載の方法。
【請求項９】
半導体基板は第１の分離領域および第２の分離領域を含むことと、ゲルマニウムリッチシリコン層は第１の分離領域と第２の分離領域との間に形成されることと、を含む請求項１に記載の方法。
【請求項１０】
第１層形成工程に先立って、半導体基板の上にパターン形成されたマスキング層を形成する工程と、
ゲルマニウムリッチシリコン層はパターン形成されたマスキング層によって露出される半導体基板の部分において形成されることと、を含む請求項１に記載の方法。
【請求項１１】
ゲルマニウムリッチ半導体層の上のゲート誘電体と、ゲート誘電体の上のゲートと、ゲルマニウムリッチ半導体層のゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程を含む請求項１に記載の方法。
【請求項１２】
ゲルマニウムリッチ半導体層の上に半導体層を形成する工程と、
ゲルマニウムリッチ半導体層の上のゲート誘電体と、ゲート誘電体の上のゲートと、該半導体層のゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程と、を含む請求項１に記載の方法。
【請求項１３】
半導体構造の製造方法であって、
シリコン層を含む半導体基板を準備する基板準備工程と、
非晶質シリコンゲルマニウム層および多結晶シリコンゲルマニウム層のうちの一方であるシリコンゲルマニウム層を半導体基板のシリコン層上に形成するシリコンゲルマニウム層形成工程と、
シリコンゲルマニウム層を酸化させて、シリコンゲルマニウム層をシリコンジオキサイドに変換し、かつ、シリコン層のうちの少なくとも一部をゲルマニウムリッチシリコンに変換するシリコンゲルマニウム層酸化工程と、からなる方法。
【請求項１４】
シリコンゲルマニウム層形成工程はシリコンゲルマニウム層のブランケット堆積を含む請求項１３に記載の方法。
【請求項１５】
第１層形成工程は半導体基板のシリコン層の上部へゲルマニウムを注入する工程を含む請求項１３に記載の方法。
【請求項１６】
シリコンゲルマニウム層酸化工程の後、変換されたシリコンゲルマニウム層を除去する工程を含む請求項１３に記載の方法。
【請求項１７】
シリコン層に複数の分離領域を形成する工程と、該複数の分離領域間のシリコン層の能動部分はゲルマニウムリッチシリコンへ変換されることと、を含む請求項１３に記載の方法。
【請求項１８】
シリコンゲルマニウム層形成工程に先立って、シリコン層の上にパターン形成されたマスキング層を形成する工程と、
パターン形成されたマスキング層によって露出されるシリコン層の部分はゲルマニウムリッチシリコンへ変換されることと、を含む請求項１３に記載の方法。
【請求項１９】
ゲルマニウムリッチシリコンの上のゲート誘電体と、ゲート誘電体の上のゲートと、ゲルマニウムリッチシリコンのゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程を含む請求項１３に記載の方法。
【請求項２０】
ゲルマニウムリッチシリコンの上に半導体層を形成する工程と、
半導体層の上のゲート誘電体と、ゲート誘電体の上のゲートと、半導体層のゲートの下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程と、を含む請求項１３に記載の方法。
【請求項２１】
半導体基板はシリコン層の下に位置する埋込酸化物層を含む請求項１３に記載の方法。
【請求項２２】
半導体構造の製造方法であって、
半導体基板を準備する基板準備工程と、
第１の化学種及び第２の化学種を含有する化合物を含む第１の層を半導体基板の上に形成する第１層形成工程と、第１の層は非晶質層および多結晶層のうちの一方であることと、
第１の層を第１の化学種を含む除去可能層に変換する第１層変換工程と、第１層変換工程は第２の化学種を下に位置する半導体基板へ移動させることと、からなる方法。
【請求項２３】
第１層変換工程の後、除去可能層を除去する工程を含む請求項２１に記載の方法。
【請求項２４】
半導体基板に複数の分離領域を形成する工程と、第１層の変換中、第２の化学種は該複数の分離領域間の半導体基板の能動部分へ移動されることと、を含む請求項２１に記載の方法。
【請求項２５】
第１層形成工程に先立って、半導体基板の上にパターン形成されたマスキング層を形成する工程と、第１層の変換中、第２の化学種はパターン形成されたマスキング層によって露出される半導体基板の部分へ移動されることと、を含む請求項２１に記載の方法。
【請求項２６】
第１層変換工程の後、半導体基板の上のゲート誘電体と、ゲート誘電体の上のゲートと、ゲート誘電体の下のチャンネルと、チャンネルから側方に離間されている複数のソース／ドレイン領域とを有するトランジスタを形成する工程を含む請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスに関する。より詳細には、本発明はシリコンゲルマニウムを用いる半導体デバイスに関する。
【背景技術】
【０００２】
シリコンは集積回路の製造において従来的に用いられる非常に一般的な半導体材料であり、シリコンの利点はよく知られている。最近では、ゲルマニウムを含有するシリコンの利点はさらに重要となり、追求されている。問題点のうちの１つは、高品質なシリコンゲルマニウム結晶、即ち、高品質な単結晶を形成する能力、特に、所望のゲルマニウム濃度にて形成する能力である。高品質シリコン単結晶構造は容易に利用可能であって、低ゲルマニウム濃度のシリコンゲルマニウムと比べてさえも、シリコンゲルマニウムのものよりはるかに安価である。したがって、シリコンゲルマニウムが競争することは困難である。
【０００３】
しかし、技術的見地からも、１０％を超えるゲルマニウム濃度で単結晶のシリコンゲルマニウムをエピタキシャル成長させることは困難である。したがって、３０％の範囲に渡る、より望ましい濃度を達成するには、特別な後処理が必要である。一例は１０％のシリコンゲルマニウム材料を酸化させることである。これは、シリコンを消費し、未使用のゲルマニウムをシリコンゲルマニウム層の残りの部分へ拡散させることによって、ゲルマニウム濃度を増大させる効果を有する。これは、時間を消費し成長に費用を要するシリコンゲルマニウムが比較的厚い層に成長することを必要とするため、高価である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、高品質かつ費用効果的である単結晶のシリコンゲルマニウムを形成する方法の必要が存在する。
【課題を解決するための手段】
【０００５】
一態様では、単結晶シリコン層から開始し、シリコンゲルマニウムを用いることによって、能動半導体が得られる。このシリコン層においては、比較的安価なシリコンゲルマニウムの層が形成される。この層は多結晶又は非晶質の層の堆積によって、或いはシリコン層へゲルマニウムを注入することによって、形成可能である。次に、この比較的安価なシリコンゲルマニウム層は酸化される。これは、下に位置する単結晶シリコン層へゲルマニウムを拡散する効果を有する。これによって、下に位置する単結晶層はシリコンゲルマニウムとなる。単結晶層のゲルマニウム濃度は、比較的安価なシリコンゲルマニウム層におけるゲルマニウム濃度と、厚さとの選択によって決定される。得られるのは、能動半導体として用いられ得る所望のゲルマニウム厚さのシリコンゲルマニウム半導体、又は、変形したシリコン層をエピタキシャル成長させるシリコンゲルマニウム半導体である。
【発明を実施するための最良の形態】
【０００６】
図１には、半導体構造１０を示す。半導体構造１０はシリコンの半導体層１２、半導体層１２上の埋込酸化物１４、トレンチ分離領域１６、トレンチ分離領域１８、トレンチ分離領域２０、トレンチ分離領域２２、トレンチ分離領域１６と１８との間の能動領域２４、トレンチ分離領域１８と２０との間の能動領域２６、およびトレンチ分離領域２０と２２との間の能動領域２８からなる。能動領域２４〜２８は単結晶シリコンである。トレンチ分離領域１６〜２２は酸化物などの絶縁体である。処理のこの段階において、トレンチ分離領域１６〜２２は埋込酸化物１４から半導体構造１０の表面まで伸びている。同様に、図１に示すように、能動領域２４〜２８は埋込酸化物１４から半導体構造１０の表面まで伸びている。この構造は、周知のセミコンダクタ・オン・インシュレータ（ＳＯＩ）技術を用いて容易に得られる。
【０００７】
図２には、マスク３０の形成後の半導体構造１０を示す。マスク３０は能動領域２８の全部の上に伸びており、かつ、トレンチ分離領域２０，２２の一部の上に伸びている。マスク３０はそのように配置されているので、能動領域２４，２６は露出されている。このマスクは好適には窒化物から形成されるが、別の材料が有効な場合もある。このマスクはそれほど正確である必要はなく、トレンチ分離領域２０，２２へ簡単に整合される。これは窒化物の層を堆積し、フォトレジストの層を堆積し、そのフォトレジストをパターン形成し、続いてフォトレジストのパターンにしたがって窒化物をエッチングしてマスク３０を残すことによって、形成され得る。
【０００８】
図３には、シリコンゲルマニウム層３２の堆積後の半導体構造１０を示す。このシリコンゲルマニウム層はブランケット堆積されるため、パターン形成される必要はない。この層３２は非晶質層又は多結晶層として堆積されてもよい。非晶質層又は多結晶層は、いずれも単結晶シリコンゲルマニウムをエピタキシャル成長させるより安価に形成される。さらに、このシリコンゲルマニウム層３２の堆積に先立って、トレンチ分離領域１６〜２２が形成されている。
【０００９】
図４には、図３のシリコンゲルマニウム層３２の酸化後の酸化物層３４及び能動領域３６，３８を示す。この酸化工程によって、シリコンゲルマニウム層３２はシリコンを含有する除去可能層である酸化物層３４へ変換され、能動領域２４，２６へゲルマニウムが拡散されることにより、シリコンゲルマニウムからなる能動領域３６，３８がそれぞれ形成される。これによって、能動領域２４，２６はゲルマニウムリッチなシリコン領域へ変換される。能動領域２８はマスク３０のため、シリコンのみのままで残る。能動領域２４，２６の厚さが７０ｎｍ（７００オングストローム）であるのに対し、約３０％のゲルマニウムにおけるシリコンゲルマニウム層３２の有効厚さは、約５０ｎｍ（約５００オングストローム）である。得られる能動領域３６，３８の厚さは約５０ｎｍ（約５００オングストローム）である。これらの条件の下では、得られる能動領域３６，３８のゲルマニウム濃度は約３０％である。能動領域３６，３８において３０％のゲルマニウム濃度を得るために、厚さ及びゲルマニウム濃度以外の比率を用いることも可能である。また、能動領域３６，３８は所望のようにいくぶん異なるゲルマニウム濃度を有してもよい。能動領域３６，３８において、ゲルマニウム濃度の所望範囲が１５〜５０％にわたることも可能である。この実施例では、能動領域３６，３８の厚さは能動領域２４，２６より減少する。この減少量は、酸化工程が実行される長さによって選択されるが、最終のゲルマニウム濃度の計算においても考慮される必要がある。得られる濃度は、最終の能動領域の厚さに対するシリコンゲルマニウム層の厚さの比率にシリコンゲルマニウム層のゲルマニウム濃度を掛け算したものである。
【００１０】
能動領域３６，３８は、元のシリコン構造のためにいくぶん圧縮性である。ゲルマニウムによって結晶格子のシリコンが置換されるので、結晶構造全体はますます圧縮性となる。能動領域３６，３８の上部の酸化中の昇温によって、ある程度の緩和が生じる。したがって、元のシリコン構造からの緩和が存在するが、結晶それ自身はゲルマニウムを含むため、圧縮下にある。シリコンの能動領域２４，２６はトレンチ分離領域１６，１８，２０の酸化物に包囲されているため、この緩和は比較的容易に達成される。圧縮はＰチャネルトランジスタ性能に好都合である。
【００１１】
図５には、酸化物層３４の除去後の半導体構造１０を示す。これによって、能動領域３６，３８が露出される。随意では、この時点において領域３６，３８の上に薄い酸化物層を形成することが望ましい場合がある。
【００１２】
図６には、能動領域３６の上のマスク４０の形成後の半導体構造１０を示す。この実施例では、マスク３０は除去されないものとして示す。代替の実施例では、マスク３０は除去され、マスク４０の形成されるときに能動領域２８の上にマスクが再形成される。マスク３０の形成において用いられるのと同じ処理が、マスク４０の形成において用いられてもよい。この結果、能動領域３８は露出される。
【００１３】
図７には、能動領域３８上における、単結晶であるシリコン層４２のエピタキシャル成長後の半導体構造７を示す。能動領域３８は、元のシリコン構造から少なくともいくぶん緩和されており、シリコン層４２に対し応力ひずみを生じることによってシリコン層４２を変形させる。変形したシリコン層４２は、Ｎチャネルトランジスタ性能には望ましい。変形の量は約１％である。シリコン層４２の形成後、Ｐ型の注入が実行される。注入の実行に先立って、能動的なシリコン層４２の上に薄い酸化物層を形成することが有用な場合もある。この注入によって、続くＮチャネルトランジスタの形成のためのバックグラウンドドーピングが提供される。
【００１４】
図８には、マスク４０の除去およびマスク４４の形成後の半導体構造１０を示す。マスク４４は能動領域３８，２８と、これもまた能動領域であるシリコン層４２とを覆う。これによって、能動領域３６が注入のために露出される。マスク４４は完全に新しいマスクであることも可能であり、新しいマスクとマスク３０との組み合わせであることも可能である。このマスクはマスク３０，４０を形成するのと同じように形成されてもよい。注入はＮ型であり、この注入によって、続くＰチャネルトランジスタの形成のためのバックグラウンドドーピングが提供される。この能動領域が少なくともある程度の圧縮応力の下にあることは、Ｐチャネル性能に有利である。
【００１５】
図９には、マスク４４の除去、及び能動領域３６，３８とシリコン層４２との上のマスク４６の形成後の半導体構造１０を示す。これによって、従来型の単結晶シリコンである能動領域２８が露出される。したがって、能動領域２８は最も一般的に使用される型のトランジスタを製造するために利用可能である。したがって、半導体構造１０においては、一般的な大量生産におけるトランジスタ型の利点が利用可能である。
【００１６】
図１０には、能動領域３６，３８，２８内及び上における、それぞれトランジスタ４８，５０，５２の形成の後の半導体構造１０を示す。トランジスタ５０はシリコン層４２内にも形成される。Ｐチャネルであるトランジスタ４８は、能動領域３６の上のゲート５４、能動領域３６とゲート５４との間のゲート誘電体、能動領域３６内の第１のソース／ドレイン５８、ソース／ドレイン５８から離間されている能動領域３６内の第２のソース／ドレイン６０、およびゲート５４の周囲のサイドウォールスペーサ５６からなる。ソース／ドレイン５８，６０はＰ型である。Ｎチャネルであるトランジスタ５０は、能動領域３８とシリコン層４２との上のゲート６２、ゲート６２とシリコン層４２との間のゲート誘電体６６、層４２および能動領域６８内のソース／ドレイン６８、ソース／ドレイン領域６８から離間されており、かつ、能動領域３８およびシリコン層４２内のソース／ドレイン７０、およびゲート６２の周囲のサイドウォールスペーサ６４からなる。ソース／ドレイン６８，７０はＮ型である。トランジスタ５２はＮチャネルであることもＰチャネルであることも可能であり、能動領域２８の上のゲート７２、ゲート７２と能動領域２８との間のゲート誘電体７６、能動領域２８内のソース／ドレイン領域７８、能動領域２８内のソース／ドレイン８０、及びゲート７２の周囲のサイドウォールスペーサ７４からなる。ソース／ドレイン７８，８０はＰ型であることもＮ型であることも可能である。トランジスタ５２によって、この記載の処理へ従来のＮおよびＰチャネルトランジスタを比較的簡単に組み込み可能であることが示される。
【００１７】
明細書においては、本発明を特定の実施形態に関して記載した。しかしながら、添付の特許請求の範囲において述べる本発明の範囲から逸脱することなく、様々な修正および変更を行なうことが可能であることが、当業者には認識される。例えば、この手法においてゲルマニウム及びシリコンとは異なる半導体材料を用いて、この結果を達成し得る。したがって、明細書及び図面は限定的な意味ではなく例示的な意味に捉えられるものであり、そうした修正全てが本発明の範囲内に含まれることが意図されるものである。
【００１８】
上述においては、利点、他の長所および課題の解決策を特定の実施形態に関して記載した。さらなる利点の一例は、シリコンゲルマニウム能動領域の形成前にトレンチ分離領域の形成が可能であることによって、シリコンゲルマニウム領域におけるトレンチ分離領域の形成に必要となり得るような、これらのトレンチ分離領域の形成に必要とされる余分な開発が存在しないことである。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１の実施形態による処理の第１の段階における半導体構造の断面図。
【図２】処理の続く段階における図１の半導体構造の断面図。
【図３】処理の続く段階における図２の半導体構造の断面図。
【図４】処理の続く段階における図３の半導体構造の断面図。
【図５】処理の続く段階における図４の半導体構造の断面図。
【図６】処理の続く段階における図５の半導体構造の断面図。
【図７】処理の続く段階における図６の半導体構造の断面図。
【図８】処理の続く段階における図７の半導体構造の断面図。
【図９】処理の続く段階における図８の半導体構造の断面図。
【図１０】処理の続く段階における図９の半導体構造の断面図。
【図１】
2007535814.tif 000003
【図２】
2007535814.tif 000004
【図３】
2007535814.tif 000005
【図４】
2007535814.tif 000006
【図５】
2007535814.tif 000007
【図６】
2007535814.tif 000008
【図７】
2007535814.tif 000009
【図８】
2007535814.tif 000010
【図９】
2007535814.tif 000011
【図１０】
2007535814.tif 000012
【国際調査報告】
2007535814.tif 000013