【手続補正書】
【提出日】平成28年2月17日(2016.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
化合物半導体で構成されたチャネル層を含む積層体と、
前記積層体の上面側に設けられたゲート電極と
を備え、
前記積層体は、
前記ゲート電極に対向して前記積層体の上面側に設けられた第１低抵抗領域と、
前記第１低抵抗領域の外側に前記第１低抵抗領域に連続して設けられた第２低抵抗領域と
を有する半導体装置。
【請求項２】
前記第１低抵抗領域は、前記チャネル層を走行するキャリアの第１導電型とは逆の第２導電型の不純物を含有し、
前記第２低抵抗領域は、前記第１低抵抗領域よりも前記第２導電型の単位長さあたりの電荷量が少ない
請求項１記載の半導体装置。
【請求項３】
前記第２低抵抗領域は、前記第１低抵抗領域よりも前記第２導電型の不純物濃度が低い
請求項２記載の半導体装置。
【請求項４】
前記第２低抵抗領域の厚みは、前記第１低抵抗領域の厚みよりも薄い
請求項２または３記載の半導体装置。
【請求項５】
更に、前記積層体の上面側に、ソース電極およびドレイン電極を備え、
前記ゲート電極は、前記ソース電極および前記ドレイン電極の間に二つ以上設けられている
請求項１ないし４のいずれか１項に記載の半導体装置。
【請求項６】
前記ソース電極および前記ドレイン電極は、各々櫛歯形状を有すると共に互いに隙間をあけて噛み合わせた平面形状を有し、
前記二つ以上のゲート電極は、前記隙間を蛇行する平面形状を有する
請求項５記載の半導体装置。
【請求項７】
前記二つ以上のゲート電極は、前記ソース電極および前記ドレイン電極の複数の櫛歯部分の先端に沿った折り返し部分を有し、
前記折り返し部分は、曲線を含む平面形状を有する
請求項６記載の半導体装置。
【請求項８】
前記第２低抵抗領域は、前記二つ以上のゲート電極の間において連続して設けられている
請求項５ないし７のいずれか１項に記載の半導体装置。
【請求項９】
前記積層体は、前記チャネル層と、上部の障壁層とをこの順に有し、
前記上部の障壁層は、前記チャネル層との接合部におけるキャリア走行側のエネルギー帯が、前記チャネル層よりも前記チャネル層内真性フェルミ準位から遠い化合物半導体で構成されている
請求項１ないし８のいずれか１項に記載の半導体装置。
【請求項１０】
前記積層体は、前記チャネル層の下に、下部の障壁層を更に有し、
前記下部の障壁層は、前記チャネル層との接合部におけるキャリア走行側のエネルギー帯が、前記チャネル層よりも前記チャネル層内真性フェルミ準位から遠い化合物半導体で構成されている
請求項９記載の半導体装置。
【請求項１１】
前記チャネル層は、ＩＩＩ−Ｖ族化合物半導体であるＩｎＧａＡｓ混晶で構成され、
前記障壁層は、ＩＩＩ−Ｖ族化合物半導体であるＩｎ（ＡｌＧａ）ＡｓＰ混晶で構成された
請求項９または１０記載の半導体装置。
【請求項１２】
前記第２低抵抗領域は、前記積層体の上面のうち前記第１低抵抗領域を除く領域の全体に設けられている
請求項１ないし１１のいずれか１項に記載の半導体装置。
【請求項１３】
前記第２低抵抗領域の上に、高抵抗層を更に備えた
請求項１ないし１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記ゲート電極に電圧を印加したオフ状態において、前記第２低抵抗領域の直下における前記チャネル層内のキャリアと、前記第２低抵抗領域内のキャリアと逆導電型の電荷とが枯渇する
請求項１ないし１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記チャネル層は、ＧａＡｓで構成された基板上に設けられた
請求項１ないし１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記チャネル層は、前記基板上にＧａＡｓと格子定数の異なる化合物半導体をメタモルフィック成長させてなる
請求項１５記載の半導体装置。
【請求項１７】
送信信号が入力される第１の端子と、
アンテナに接続された第２の端子と、
前記アンテナで受信した受信信号を出力する第３の端子と、
前記第１の端子と前記第２の端子との間に接続された第１のスイッチング素子と、
前記第２の端子と前記第３の端子との間に接続された第２のスイッチング素子と
を備え、
送信時に前記第１のスイッチング素子が導通状態になりかつ前記第２のスイッチング素子が非導通状態になり、受信時に前記第１のスイッチング素子が非導通状態になりかつ前記第２のスイッチング素子が導通状態になり、
前記第１のスイッチング素子および前記第２のスイッチング素子の両方または一方は、
化合物半導体で構成されたチャネル層を含む積層体と、
前記積層体の上面側に設けられたゲート電極と
を備え、
前記積層体は、
前記ゲート電極に対向して前記積層体の上面側に設けられた第１低抵抗領域と、
前記第１低抵抗領域の外側に前記第１低抵抗領域に連続して設けられた第２低抵抗領域と
を有するアンテナスイッチ回路。
【請求項１８】
前記第１のスイッチング素子および前記第２のスイッチング素子の両方または一方は、マルチゲート構造を有する
請求項１７記載のアンテナスイッチ回路。
【請求項１９】
前記第１のスイッチング素子および前記第２のスイッチング素子の両方または一方は、複数のスイッチング素子を多段接続してなる
請求項１７または１８記載のアンテナスイッチ回路。
【請求項２０】
アンテナと、
前記アンテナへの送信信号の入力または前記アンテナで受信した受信信号の出力の切り替えを行うアンテナスイッチ回路を備え、
前記アンテナスイッチ回路は、
送信信号が入力される第１の端子と、
アンテナに接続された第２の端子と、
前記アンテナで受信した受信信号を出力する第３の端子と、
前記第１の端子と前記第２の端子との間に接続された第１のスイッチング素子と、
前記第２の端子と前記第３の端子との間に接続された第２のスイッチング素子と
を備え、
送信時に前記第１のスイッチング素子が導通状態になりかつ前記第２のスイッチング素子が非導通状態になり、受信時に前記第１のスイッチング素子が非導通状態になりかつ前記第２のスイッチング素子が導通状態になり、
前記第１のスイッチング素子および前記第２のスイッチング素子の両方または一方は、
化合物半導体で構成されたチャネル層を含む積層体と、
前記積層体の上面側に設けられたゲート電極と
を備え、
前記積層体は、
前記ゲート電極に対向して前記積層体の上面側に設けられた第１低抵抗領域と、
前記第１低抵抗領域の外側に前記第１低抵抗領域に連続して設けられた第２低抵抗領域と
を有する無線通信装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
以下、本技術の実施の形態を、図面に基づいて次に示す順に説明する。
１．第１実施形態（第１低抵抗領域の両側に第２低抵抗領域を設けた例）
２．第２実施形態（第２低抵抗領域が全面に設けられた例）
３．第３実施形態（ソース電極／ドレイン電極との接合部で第２低抵抗領域を除去した例）
４．第４実施形態（第２低抵抗領域の上部に高抵抗領域を設けた例）
５．第５実施形態（不純物拡散による第２低抵抗領域を設けた例）
６．第６実施形態（上部障壁層とソース電極およびドレイン電極との間にキャップ層を設けた例）
７．第７実施形態（第１低抵抗領域の一方側のみに第２低抵抗領域を設けた例）
８．第８実施形態（ソース領域およびドレイン領域を設けた例）
９．第９実施形態（第１実施形態においてマルチゲート構造を用いた例；第１低抵抗領域の両側に第２低抵抗領域を設けた例）
１０．第１０実施形態（第２実施形態においてマルチゲート構造を用いた例；第２低抵抗領域が全面に設けられた例）
１１．第１１実施形態（第３実施形態においてマルチゲート構造を用いた例；ソース電極／ドレイン電極との接合部で第２低抵抗領域を除去した例）
１２．第１２実施形態（第４実施形態においてマルチゲート構造を用いた例；第２低抵抗領域の上部に高抵抗領域を設けた例）
１３．第１３実施形態（第５実施形態においてマルチゲート構造を用いた例；不純物拡散による第２低抵抗領域を設けた例）
１４．第１４実施形態（第６実施形態においてマルチゲート構造を用いた例；上部障壁層とソース電極およびドレイン電極との間にキャップ層を設けた例）
１５．第１５実施形態（マルチゲート構造を用いた例；ソース電極およびドレイン電極を第２低抵抗領域上に設けた例）
１６．第１６実施形態（第８実施形態においてマルチゲート構造を用いた例；ソース領域およびドレイン領域を設けた例）
１７．変形例１（基板上部の各層が各層間において格子整合していない例）
１８．変形例２（ＪＦＥＴ、ＭＩＳＪＰＨＥＭＴ）
１９．変形例３（折り返し部分と直線部分とでデバイスパラメータを異ならせた例）
２０．適用例（アンテナスイッチ回路、無線通信装置）
尚、各実施形態において共通の構成要素には同一の符号を付し、重複する説明は省略する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
以上のような化合物半導体材料からなる各層の積層体上には、絶縁膜２１が設けられている。この絶縁膜２１には、ソース開口２１ｓ／ドレイン開口２１ｄ、およびこれらの間のゲート開口２１ｇが設けられている。このような絶縁膜２１上には、ソース開口２１ｓおよびドレイン開口２１ｄを介して上部障壁層１５に接続されたソース電極２３ｓ／ドレイン電極２３ｄが設けられている。また絶縁膜２１上には、ゲート開口２１ｇを介して上部障壁層１５の第１低抵抗領域１５ｇに接続されたゲート電極２５が設けられている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
尚、チャネル層１４がＩｎＧａＡｓ混晶で構成されている場合、上部障壁層１５はＡｌＧａＡｓ混晶に限定されず、ＩＩＩ−Ｖ族化合物半導体であるＩｎ（ＡｌＧａ）ＡｓＰ混晶で構成されていてもよい。これにより、ＩｎＧａＡｓ混晶で構成されたチャネル層１４におけるＩｎの組成比を大きくでき、チャネル層１４においてのキャリアの移動度を高めることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５５
【補正方法】変更
【補正の内容】
【００５５】
ここで、基板１１上に形成された上部障壁層１５までの積層体１０は、断面図での図示を省略した素子分離で分離されている。図２の上面図に示すように、この素子分離によって、基板１１の上部は島状のアクティブ領域ａに分離されており、このアクティブ領域ａの中央を横断するように、上部障壁層１５の表面層をパターニングした部分Ｒ１が設けられている。そして、第２低抵抗領域Ｒは、このパターニングした部分Ｒ１におけるアクティブ領域ａに設けられている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
図３に示すように、本第１実施形態の半導体装置１-1は、バンドギャップの狭いチャネル層１４を、これよりもバンドギャップが広くコンダクションバンドエネルギーＥｃが高い下部障壁層１３と上部障壁層１５とで挟んだ構成である。このため、チャネル層１４は、下部障壁層１３および上部障壁層１５のキャリア供給領域１３ａ，１５ａからキャリアとして電子が供給された場合に、この電子が蓄積される二次元電子ガス層となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
ここで、ゲート電極２５にオフ動作時のゲート電圧（Ｖｇ＝−２Ｖ）程度を印加し、オフ動作の状態とする。なお、低抵抗領域の条件によって電圧は変わり、少なくともオフ電圧（−２Ｖ）より低い電圧（Ｖｇ＜−２Ｖ）を印加するようにしてもよい。この場合、図６の断面図に示すように、ｐ型の第１低抵抗領域１５ｇの直下に該当するチャネル層１４のキャリア欠乏領域Ａは、キャリア数がさらに減少して空乏化し、さらに第２低抵抗領域Ｒの直下に該当するチャネル層１４まで広がる。これにより、ドレイン電流Ｉｄがほとんど流れなくなる。このときのエネルギーバンド構成は図４のようであり、チャネル層１４内におけるコンダクションバンドエネルギーＥｃは、フェルミ準位Ｅｆよりも完全に高くなる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１９５
【補正方法】変更
【補正の内容】
【０１９５】
すなわち、図３に示したように、この半導体装置２-1は、バンドギャップの狭いチャネル層１４を、これよりもバンドギャップが広くコンダクションバンドエネルギーＥｃが高い下部障壁層１３と上部障壁層１５とで挟んだ構成である。このため、チャネル層１４は、下部障壁層１３および上部障壁層１５のキャリア供給領域１３ａ，１５ａからキャリアとして電子が供給された場合に、この電子が蓄積される二次元電子ガス層となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１９９
【補正方法】変更
【補正の内容】
【０１９９】
ここで、ゲート電極２５にオフ動作時のゲート電圧（Ｖｇ＝−２Ｖ）程度を印加し、オフ動作の状態とする。なお、低抵抗領域の条件によって電圧は変わり、少なくともオフ電圧（−２Ｖ）より低い電圧（Ｖｇ＜−２Ｖ）を印加するようにしてもよい。この場合、図２５の断面図に示すように、ｐ型の第１低抵抗領域１５ｇの直下に該当するチャネル層１４のキャリア欠乏領域Ａは、キャリア数がさらに減少して空乏化し、さらに第２低抵抗領域Ｒの直下に該当するチャネル層１４まで広がる。これにより、ドレイン電流Ｉｄがほとんど流れなくなる。このときのエネルギーバンド構成は図４のようであり、チャネル層１４内におけるコンダクションバンドエネルギーＥｃは、フェルミ準位Ｅｆよりも完全に高くなる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２０１
【補正方法】変更
【補正の内容】
【０２０１】
＜第９実施形態の半導体装置の製造方法＞
次に、上述した構成の半導体装置２-1の製造方法の一例を、図２６ないし図２９の断面工程図に基づいて説明する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２２１
【補正方法】変更
【補正の内容】
【０２２１】
図３４は、参照例１の半導体装置２-1Ｒに関して、デバイスパラメータを変えたときのオン抵抗Ｒｏｎの計算結果を示したものである。第９実施形態の半導体装置２-1と参照例１の半導体装置２-1Ｒとでオン抵抗Ｒｏｎは同程度であると仮定する。図３５には、第１実施形態の半導体装置２-1に関して、図３６には、第２低抵抗領域Ｒを設けていない参照例１の半導体装置２-1Ｒに関して、デバイスパラメータを変えたときのＲｏｎ＊Ｃｏｆｆの計算結果を示す。参照例１の半導体装置２-1Ｒは、デバイスパラメータに対してＲｏｎ＊Ｃｏｆｆが大きく変動しているものの、本実施形態の半導体装置２-1は変動が小さい。すなわち、デバイス形成の際のデバイスパラメータばらつきに対して、本実施形態の半導体装置２-1は影響が小さいと言える。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０３１６
【補正方法】変更
【補正の内容】
【０３１６】
受信時、すなわち、アンテナＡＮＴで受信した信号を無線通信装置４-1の受信系へ入力させる場合には、受信信号は、アンテナスイッチ回路３および高周波集積回路ＲＦＩＣを介してベースバンド部ＢＢに入力される。ベースバンド部ＢＢで処理された信号は、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆなどの出力部から出力される。