【事件の表示】
　特願２０１２−２３２９３９「炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法」拒絶査定不服審判事件〔平成２５年　４月　４日出願公開、特開２０１３−　６２５１８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
 １　手続の経緯 
　本願は，平成１９年１月８日（パリ条約による優先権主張外国庁受理２００６年１月１２日，アメリカ合衆国）を国際出願日とする特願２００８−５５０３６１（以下「原出願」という。）の一部を平成２４年１０月２２日に新たな特許出願したものであって，平成２４年１１月２１日付けで審査請求と同時に手続補正書の提出がなされ，平成２６年１月２３日付けで拒絶理由の通知がなされ，同年７月２８日付けで意見書及び手続補正書の提出がなされ，平成２７年１月２０日付けで拒絶査定がなされ，これに対して同年５月２２日付けで拒絶査定不服審判の請求がなされ，同年７月２日付けで手続補正書（審判請求書の請求の理由を補正。）の提出がなされたものである。
２　本願発明 
　本願の請求項１に係る発明は，平成２６年７月２８日付け手続補正書によって補正された特許請求の範囲の請求項１に記載された事項により特定される，以下のとおりのものである（以下「本願発明」という。）。
　　　　  
「【請求項１】
　炭化ケイ素半導体デバイスのためのエッジ終端構造であって、
　炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み、炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリングと、
　前記フローティングガードリング間で、前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域と、
　前記炭化ケイ素層上の窒化ケイ素層と、
　前記窒化ケイ素層上の有機保護層と、
　前記炭化ケイ素層の表面上の、前記炭化ケイ素層と前記窒化ケイ素層との間の絶縁層とを備え、
　前記表面電荷補償領域は、１×１０１２から１×１０１３ｃｍ−２（審決注）のドーズ電荷を有し、
　前記表面電荷補償領域の表面は、前記絶縁層と前記炭化ケイ素層との界面の１×１０１２から２×１０１２ｃｍ−２の電荷の効果を中和することを特徴とするエッジ終端構造。」
（審決注：表面電荷補償領域のドーズ電荷について，本願明細書には，段落【００４０】に「表面電荷補償領域又は表面電荷補償層３６のドーズ電荷（密度×深さ＝ドーズ）は、約１×１０１２から約１×１０１３ｃｍ−２のはずである。」と記載されていることから，上記手続補正書により補正された特許請求の範囲の請求項１における「１×１０１２から１×１０１３」との記載は，「１×１０１２から１×１０１３ｃｍ−２」の誤記と認められるので，上記のとおり認定した。）　　　　　 　　　
３　引用文献及び引用発明
　（１）引用文献１について
　　Ａ　引用文献１の記載事項　
　原査定の拒絶の理由に引用された，本願の原出願の優先権主張の日（以下「本願優先日」という。）前に外国で頒布された刊行物である，国際公開第２００４／０６６３９２号（以下「引用文献１」という。）には，下記の事項が記載されている。（なお，日本語訳は，引用文献１に対応する公表特許公報である特表２００６−５１６８１５号公報に基づき当審で作成した。また，下線は当審において付加した。以下同じ。）
　　（ａ１）　「FIELD OF THE INVENTION 
　　The present invention relates microelectronic devices and more particularly to 
edge termination for silicon carbide devices
（訳：技術分野 
　本発明は，マイクロエレクトロニクスデバイスに関し，より詳細には，
炭化ケイ素半導体デバイスのためのエッジ終端構造
 　 
　　（ｂ１）　「SUMMARY OF THE INVENTION 
　　
Embodiments of the present invention may provide an edge termination for silicon carbide devices having a plurality of concentric floating guard rings in a silicon carbide layer that are adjacent and spaced apart from a silicon carbide-based semiconductor junction
　　In particular embodiments of the present invention, the floating guard rings extend a first distance into the silicon carbide layer and the surface charge compensation region extends a second distance into the silicon carbide layer. The second distance may be less than the first distance, in some embodiments. In further embodiments, the surface charge compensation region is lighter doped than the guard rings. The surface charge compensation region may extend between adjacent ones of the floating guard rings so as to contact adjacent ones of the floating guard rings. Alternatively, the surface charge compensation region may extend between adjacent ones of the floating guard rings but only contact one of the adjacent floating guard rings.」（５頁２３行〜６頁５行） 
（訳：発明の概要 
　
本発明の実施形態では，炭化ケイ素ベースの半導体接合に近接し，それから間隔のおかれた，炭化ケイ素層中の複数の同心円のフローティングガードリングを有する炭化ケイ素デバイスのためのエッジ終端構造を提供することができる
　本発明の特定の実施形態においては，このフローティングガードリングは，この炭化ケイ素層中に第１の距離だけ延び，この表面電荷補償領域は，この炭化ケイ素層中に第２の距離だけ延びている。この第２の距離は，一部の実施形態においては第１の距離より短くすることができる。さらなる実施形態においては，この表面電荷補償領域は，これらのフローティングガードリングより低濃度にドーピングされる。この表面電荷補償領域は，これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びて，これらのフローティングガードリングのうちの隣接するフローティングガードリングに接触することもある。また，この表面電荷補償領域は，これらのフローティングガードリングのうちの隣接するフローティングガードリング間で延びるが，この隣接するフローティングガードリングの一方にしか接触しないこともある。） 
 　 
　　（ｃ１）　「As is described in more detail below, embodiments of the present invention may provide improved edge termination of semiconductor devices, such as P-N, Schottky, PiN or other such semiconductor devices. Particular embodiments of the present invention provide edge termination for silicon carbide (SiC) devices. For example, embodiments of the present invention may be utilized as edge termination for SiC Schottky diodes, junction barrier Schottky (JBS) diodes, PiN diodes, thyristors, transistors, or other such SiC devices. Embodiments of the present invention may reduce the sensitivity of a multiple floating guard ring termination to oxide-semiconductor surface charges. In particular embodiments, a surface charge compensation layer, such as a thin p-type layer, is provided in addition to the multiple floating guard rings. 
The surface charge compensation layer is used to at least partially neutralize the effects of charges at oxide-semiconductor interfaces in the silicon carbide devices
　　Figure 3 is a cross section of a silicon carbide semiconductor device 20 illustrating particular embodiments of the present invention. As illustrated in Figure 3, a silicon carbide layer 30, such as a lightly doped n-type silicon carbide layer, has formed therein a main junction 32, for example, of p-type silicon carbide, and a plurality of floating guard rings 34, such as p-type silicon carbide floating guard rings. 
An insulating layer 26, such as an oxide layer, is provided on the silicon carbide layer 30. The insulating layer 26 may be a deposited or grown oxide and may be fabricated utilizing techniques known to those of skill in the art
　　As is further illustrated in Figure 3, thin regions of silicon carbide, such as p- type silicon carbide, are provided between the spaced apart floating guard rings 34 to spread the equipotential lines to reduce the surface field and thus provide surface charge compensation regions or layers 36. As seen in Figure 3, respective ones of the surface charge compensation regions 36 may be adjacent and contacting a first of two adjacent guard rings 34 and extend from the first guard ring towards the second of the two adjacent guard rings 34. Alternatively, two or more thin regions of silicon carbide could be provided between adjacent ones of the floating guard rings 34 and the two or more thin regions could extend from respective ones of the floating guard rings toward each other. In other embodiments of the present invention, the surface charge compensation regions 36 need not be identical in size, doping, shape or location relative to the adjacent guard rings 34. The surface charge compensation regions 36 may be provided, for example, as a layer of p-type silicon carbide. 
　　For the structure illustrated in Figure 3 where p-type silicon carbide surface charge compensation regions are provided in an n-type silicon carbide layer, 
the dose charge (concentration x depth = dose) of the surface charge compensation regions or layers 36 should be from about 1x10
１２
to about 5x10
１２
cm
−２
.The oxide-semiconductor interface is expected to have from about 1x10
１２
to about 2 x10
１２
cm
−２
 of positive charge. The surface of the surface charge compensation regions 36 will, typically, be depleted by the positive surface charges, and the negative charges in the depletion region in the surface charge compensation regions 36 will terminate the E-field lines originating from the oxide interface charges, and neutralize the negative effects of the positive interface charges.
　　While the structure illustrated in Figure 3 may be effective at compensating for oxide charges, the small spacing between the floating guard rings that are provided in silicon carbide devices may make fabrication of such devices difficult because of the tight alignment tolerances that may be needed for photolithography. Therefore, in silicon carbide devices, it may be more practical to merge all surface-charge compensating p-layers into one pattern, connecting all guard rings as shown in Figure 4. Thus, as illustrated in Figure 4, a silicon carbide device 20' is provided having a surface charge compensation layer 38 that is provided between adjacent ones of the floating guard rings 34. In the device 20' the charge compensating layer 38 is illustrated as a p-type silicon carbide layer. This p-layer 38 may have the same total charge of from about 1x10 １２to about 7x10１２cm −２, which is the same as that illustrated in Figure 3. The charge in the p-layer 38 will neutralize the positive oxide charge, and therefore making the device less sensitive to the oxide-semiconductor interface charges.」（９頁１行〜１１頁５行） 
（訳：以下に，より詳細に説明されるように，本発明の実施形態では，Ｐ−Ｎデバイス，ショットキーデバイス，ＰｉＮデバイス，かかる他の半導体デバイスなどの半導体デバイスの改善されたエッジ終端を実現することができる。本発明の特定の実施形態は，炭化ケイ素（ＳｉＣ）デバイスについてのエッジ終端を提供している。例えば，本発明の実施形態は，ＳｉＣショットキーダイオード，接合バリアショットキー（ＪＢＳ）ダイオード，ＰｉＮダイオード，サイリスタ，トランジスタ又はかかる他のＳｉＣデバイスのためのエッジ終端として利用することができる。本発明の実施形態は，酸化膜−半導体表面電荷に対する多重フローティングガードリング終端の感受性を低下させることができる。特定の実施形態においては，ｐ型薄層などの表面電荷補償層が，この多重フローティングガードリングに追加して設けられる。
この表面電荷補償層を使用して，この炭化ケイ素デバイス中の酸化膜−半導体境界面における電荷の影響を少なくとも部分的に中和する
　図３は，本発明の特定の実施形態を示す炭化ケイ素半導体デバイス２０の断面図である。図３に示すように，低濃度にドーピングしたｎ型炭化ケイ素層などの炭化ケイ素層３０は，その中に，例えば，ｐ型炭化ケイ素の主要接合３２，及びｐ型炭化ケイ素フローティングガードリングなど，複数のフローティングガードリング３４を備えている。
酸化膜層などの絶縁層２６が，炭化ケイ素層３０上に設けられる。この絶縁層２６は，堆積させられた酸化膜又は成長された酸化膜とすることができ，当業者に知られている技術を利用して製造することができる
　さらに図３に示すように，ｐ型炭化ケイ素などの炭化ケイ素の薄い領域が，間隔をおいて配置されたフローティングガードリング３４の間に設けられて，等電位線を拡散させて，この表面電界を低下させ，したがって，表面電荷補償領域又は表面電荷補償層３６がもたらされる。図３に示すように，表面電荷補償領域３６のそれぞれは，２つの隣接したフローティングガードリング３４のうちの第１のフローティングガードリングに近接し接触しており，これら２つの隣接したフローティングガードリングのうちのこの第１のフローティングガードリングからこの第２のフローティングガードリングに向かって延びることができる。また，炭化ケイ素の２つ以上の薄い領域を，これらのフローティングガードリング３４のうちの隣接したフローティングガードリング間に設けることができ，これらの２つ以上の薄い領域は，これらのフローティングガードリング３４のそれぞれ一方から他方に向かって延びることができる。本発明の他の実施形態においては，表面電荷補償領域３６は，サイズ，ドーピング，形状，又はこれらの隣接するフローティングガードリング３４に対する位置が同じである必要はない。表面電荷補償領域３６は，例えば，ｐ型炭化ケイ素層として実現することができる。 
　ｐ型炭化ケイ素表面電荷補償領域３６が，ｎ型炭化ケイ素層３０中に設けられる，図３に示す構造では，
この表面電荷補償領域又は表面電荷補償層３６のドーズ電荷（密度×深さ＝ドーズ）は，約１×１０
１２
から約５×１０
１２
ｃｍ
−２
のはずである。この酸化膜−半導体境界面は，約１×１０
１２
から約２×１０
１２
ｃｍ
−２
の正電荷を有することが予想される。表面電荷補償領域３６の表面は，一般的にこの正の表面電荷によって空乏化することになり，表面電荷補償領域３６中のこの空乏領域中の負電荷は，この酸化膜境界面電荷から発生するＥフィールド線を終端し，この正の境界面電荷の悪影響を中和することになる
　図３に示す構造は，酸化膜電荷を補償するのに有効にすることができるが，炭化ケイ素デバイス中に設けられるこれらのフローティングガードリング間の小さな間隔により，フォトリソグラフィのために必要となり得る厳しい位置合わせ許容範囲のためにかかるデバイスの製造が困難になってしまうこともある。したがって，図４に示すように，炭化ケイ素デバイス２０’においては，すべてのフローティングガードリングを接続する１つのパターンにすべての表面電荷補償ｐ層をマージ（ｍｅｒｇｅ）することがより実用的になり得る。したがって，図４に示すように，炭化ケイ素デバイス２０’は，これらのフローティングガードリング３４のうちの隣接するフローティングガードリング３４間に設けられた表面電荷補償層３８を有するように実現される。炭化ケイ素デバイス２０’においては，表面電荷補償層３８は，ｐ型炭化ケイ素層として示されている。このｐ型炭化ケイ素層３８は，約１×１０１２から約７×１０１２ｃｍ−２の同じ総電荷を有することができ，これは図３に示す総電荷と同じである。ｐ型炭化ケイ素層３８中のこの電荷は，この正の酸化膜電荷を中和することになり，したがって，このデバイスを酸化膜−半導体境界面電荷の影響をあまり受けないようにする。） 
 　 
　　（ｄ１）　「Figure 6C illustrates the formation of the surface charge compensation regions 36 through ion implantation using the mask layer 100 as an ion implantation mask. The mask layer 100 may then be removed (Figure 6D) and the insulating layer 26 formed on the resulting structure (Figure 6E). 
The insulating layer 26 may, for example, be formed by thermal oxidation and/or depositing an oxide on the resulting structure
（訳：図６Ｃは、マスク層１００をイオン注入マスクとして使用したイオン注入を用いた表面電荷補償領域３６の形成を示している。次いで、マスク層１００を除去し（図６Ｄ）、この結果、構造上に絶縁層２６を形成することができる（図６Ｅ）。
絶縁層２６は、例えば、この結果、構造上で熱酸化及び／又は酸化膜を堆積させることによって形成することができる
　　（ｅ１）　「1. 　
An edge termination structure for a silicon carbide semiconductor device,
　　
a plurality of spaced apart concentric floating guard rings in a silicon carbide layer that at least partially surround a silicon carbide-based semiconductor junction
　　an insulating layer on the floating guard rings; and 
　　
a silicon carbide surface charge compensation region between the floating guard rings and adjacent the insulating layer
（訳：１．
炭化ケイ素半導体デバイスのためのエッジ終端構造であって，
　炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において複数の間隔もって配置された同心円のフローティングガードリング
　該フローティングガードリング上に設けられた絶縁層と，
　
前記フローティングガードリング間で，前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域
　　（ｆ１）　「42. 　An edge termination structure for a silicon carbide semiconductor device, comprising: 
　　a plurality of spaced apart concentric floating guard rings in a silicon carbide layer that surround at least a portion of a silicon carbide-based semiconductor junction; 
　　an insulating layer on the floating guard rings; and 
　　
means for neutralizing effects of charges at an interface between the insulating layer and the silicon carbide layer in the region of the floating guard rings
（訳：４２．炭化ケイ素半導体デバイスのためのエッジ終端構造であって、
　炭化ケイ素ベースの半導体接合の少なくとも一部分を取り囲み、炭化ケイ素層中において複数の間隔をもって配置された同心円のフローティングガードリングと、
　前記フローティングガードリング上に設けられた絶縁層と、
　
前記フローティングガードリングの領域中において、前記絶縁層と前記炭化ケイ素層の間の境界面における電荷の効果を中和する手段
  を備えていることを特徴とするエッジ終端構造。）
　　（ｇ１）　図３には，炭化ケイ素層３０の表面上に，フローティングガードリング３４，炭化ケイ素表面電荷補償領域３６，絶縁層２６が設けられた構造が記載されている。
　　Ｂ　引用発明 
　（Ａ）　フローティングガードリングについて
　上記（ｅ１）には，「炭化ケイ素半導体デバイスのためのエッジ終端構造」における「フローティングガードリング」について，「炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において複数の間隔もって配置された同心円のフローティングガードリング」であることが記載され，上記（ｂ１）には，「本発明の実施形態では，炭化ケイ素ベースの半導体接合に近接し，それから間隔のおかれた，炭化ケイ素層中の複数の同心円のフローティングガードリングを有する」ことが記載されている。
　よって，引用文献１には，「炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において間隔もって配置された複数の同心円のフローティングガードリングを備えた，炭化ケイ素半導体デバイスのためのエッジ終端構造」が記載されていると認められる。
　（Ｂ）　絶縁層について
　上記（ｃ１）には，「酸化膜層などの絶縁層２６が，炭化ケイ素層３０上に設けられる。この絶縁層２６は，堆積させられた酸化膜又は成長された酸化膜とすることができ，当業者に知られている技術を利用して製造することができる。」ことが記載され，上記（ｄ１）には，「絶縁層２６は、例えば、この結果、構造上で熱酸化及び／又は酸化膜を堆積させることによって形成することができる。」ことが記載され，上記（ｇ１）から，図３には，炭化ケイ素層の表面上に絶縁層が設けられた構造が記載されている。
　よって，引用文献１には，「炭化ケイ素層の表面上に設けられ，熱酸化によって形成された絶縁層」が記載されていると認められる。
　（Ｃ）　炭化ケイ素表面電荷補償領域について
　上記（ｅ１）には，「前記フローティングガードリング間で，前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域」であることが記載され，上記（ｇ１）から，図３には，炭化ケイ素層の表面上に炭化ケイ素表面電荷補償領域が設けられた構造が記載されている。
　また，上記（ｃ１）には，「この表面電荷補償領域又は表面電荷補償層３６のドーズ電荷（密度×深さ＝ドーズ）は，約１×１０１２から約５×１０１２ｃｍ−２のはずである。」と記載されている。
　さらに、上記（ｃ１）には，「この表面電荷補償層を使用して，この炭化ケイ素デバイス中の酸化膜−半導体境界面における電荷の影響を少なくとも部分的に中和する。」ことが記載され、上記（ｆ１）には，「前記フローティングガードリングの領域中において、前記絶縁層と前記炭化ケイ素層の間の境界面における電荷の効果を中和する手段」が記載されていることから，「酸化膜−半導体境界面」とは、「絶縁層と炭化ケイ素層の間の境界面」であると解されるので、「炭化ケイ素表面電荷補償領域」は，「絶縁層と炭化ケイ素層の間の境界面における電荷の効果を中和する」ものであると認められる。
　そして、上記（ｃ１）の「この酸化膜−半導体境界面は，約１×１０１２から約２×１０１２ｃｍ−２の正電荷を有することが予想される。」の記載から、「絶縁層と炭化ケイ素層の間の境界面」は、「約１×１０１２から約２×１０１２ｃｍ−２の正電荷を有する」ことが記載されていると認められる。
　（Ｄ）以上から，引用文献１には以下の発明（以下「引用発明」という。）が記載されているものと認められる。 
「炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み，炭化ケイ素層中において間隔もって配置された複数の同心円のフローティングガードリングと，
　前記炭化ケイ素層の表面上に設けられ，熱酸化によって形成された絶縁層と，
　前記フローティングガードリング間で，前記炭化ケイ素層の表面上であって，前記絶縁層に隣接して設けられた炭化ケイ素表面電荷補償領域と，
を備え，
　前記炭化ケイ素表面電荷補償領域のドーズ電荷は，約１×１０１２から約５×１０１２ｃｍ−２であり，
　前記絶縁層と前記炭化ケイ素層の間の境界面は、約１×１０１２から約２×１０１２ｃｍ−２の正電荷を有し、
　前記炭化ケイ素表面電荷補償領域を使用して、前記絶縁層と前記炭化ケイ素層の間の境界面における電荷の効果を中和する，
炭化ケイ素半導体デバイスのためのエッジ終端構造。」
４　周知技術
　　（１）　引用文献２の記載事項　
　原査定の拒絶の理由に引用された，本願優先日前に日本国内において頒布された刊行物である特開平１１−８７３３１号公報（以下「引用文献２」という。）には，図１〜３とともに，次の記載がある。 
　　（ａ２）　「【０００２】 
 【従来の技術】
半導体装置内部の回路素子を応力，水分，α線等から保護するため
無機パシベーション膜
さらにその無機パシベーション膜の上にポリイミド等の有機パシベーション膜を設けることは一般的である
　　（ｂ２）　「【００１１】 
 【発明の実施の形態】この発明の実施の形態の半導体装置の製造方法を図１〜図３に基づいて説明する。図１はこの発明の実施の形態で有機パシベーションをマスクとして無機パシベーション膜をエッチングした状態の断面図である。図２はこの発明の実施の形態で金属導体膜上に無機パシベーション膜を形成した状態の断面図，図３はこの発明の実施の形態で無機パシベーション膜上に有機パシベーション膜を所定の形状に形成した状態の断面図を示す。図１において，１は感光性の有機パシベーション膜，
２はシリコンナイトライド（Ｓｉ
３
Ｎ
４
)膜等からなる無機パシベーション膜
　　（２）　引用文献３の記載事項
　原査定の拒絶の理由に引用された，本願優先日前に日本国内において頒布された刊行物である特開平８−８２４２号公報（以下「引用文献３」という。）には，図１とともに，次の記載がある。 
 　（ａ３）　「【０００２】
【従来の技術】
半導体装置の基板表面に形成されている素子部分は，外部環境の影響を受けやすいため素子表面には保護膜が設けられて信頼性等を保持している
近年は無機保護膜とポリイミド樹脂保護膜とを併用するようになってきている
　　（ｂ３）　「【００２５】図１は，半導体装置を説明するための概略断面図である。図１において，シリコン等の半導体素子１の表面に例えば，pnp 型トランジスタが形成されている。半導体素子１の表面にはエミッタ・ベース間の接合保護のための二酸化ケイ素膜２が形成され，さらにベース電極３，エミッタ電極４がアルミニウム蒸着膜により形成されている。この
半導体素子表面に無機保護膜である窒化ケイ素蒸着膜５を形成
さらにその上部に
有機保護膜層６を形成
 　・・・（中略）・・・ 」
　　（３）　引用文献４の記載事項 
　原査定の拒絶の理由に引用された，本願優先日前に日本国内において頒布された刊行物である特表平１０−５１１８１２号公報（以下「引用文献４」という。）には，図１とともに，次の記載がある。 
 　　（ａ４）　「本発明は，
少なくとも１つのＳｉＣ半導体層を含み，さらに前記ＳｉＣ層の端面の少なくとも一部分の上にこの端面部分をパッシベーションするように設けられた層を含む半導体デバイスに関する
　例えば，
各種のタイプのダイオード，トランジスタ，およびサイリスタ等，すべての種類の半導体デバイスが含まれる
　そのようなデバイスは，特にＳｉと比較してＳｉＣの優れた特性，すなわち，極限的な条件下で正しく動作するＳｉＣの能力から利益を得ることができる用途に特に用いられる。ＳｉＣは価電子帯と伝導帯との間の広いバンドギャップに起因する高い熱的安定度を有するため，そのような材料から作られるデバイスは高温，すなわち，１０００Ｋまでの温度で動作することができる。更に，それは高い熱伝導性を有するため，ＳｉＣデバイスは高密度に配置することができる。ＳｉＣはまた，Ｓｉよりも５倍も大きなブレークダウン電界を持ち，そのためそれはデバイスの阻止状態において高電圧が発生するような条件下で動作する大電力デバイス用の材料として適している。 
　デバイスの端面のパッシベーションはいくつかの異なる理由のために行われ，いくつかの異なる手段を用いて行われる。
デバイスの端面にパッシベーション層を設けることの１つの理由は，デバイスの１つまたは複数の半導体層を保護して，特に半導体層に対して損傷を与えるかもしれない湿気およびイオンマイグレーションを防止するためである
　本発明は特に，半導体材料としてＳｉＣを用いる場合に適したパッシベーションを得る問題に関心があり，それによって特に，高温および高いブレークダウン電界に耐えるＳｉＣの特性を活用することができるようにするものである。」（５頁４行〜６頁７行） 
　　（４）　周知技術について
　引用文献２及び引用文献４の記載から，
・「半導体材料がＳｉＣである場合を含めて半導体デバイスでは，湿気等の水分からデバイスを保護する保護層を設ける必要があること。」
また，引用文献２の記載から，
・「水分からデバイスを保護する保護層として窒化ケイ素（シリコンナイトライド）からなる保護層が用いられること。」
さらに，引用文献２及び引用文献３の記載から，　　　
・「窒化ケイ素（シリコンナイトライド）からなる保護層の上にさらにポリイミド等の有機保護層を設けること。」
は，いずれも周知技術であると認められる。
　　　　　　　　　  
５　対比 
　（１）本願発明と引用発明との対応関係について
　　Ａ　引用発明の「炭化ケイ素表面電荷補償領域」は，「炭化ケイ素層の表面上」に設けられているので，「炭化ケイ素層の表面に隣接」したものでもあるから，「前記フローティングガードリング間で、前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域」に相当する。
　　Ｂ　引用発明の「炭化ケイ素表面電荷補償領域のドーズ電荷」は，「約１×１０１２から約５×１０１２ｃｍ−２」であり，この値は，本願発明の「表面電荷補償領域」のドーズ電荷の「１×１０１２から１×１０１３ｃｍ−２」の範囲内の値となっているので，引用発明も「表面電荷補償領域は、１×１０１２から１×１０１３ｃｍ−２のドーズ電荷を有し」たものといえる。
　　Ｃ　引用発明は，「前記炭化ケイ素表面電荷補償領域を使用して、前記絶縁層と前記炭化ケイ素層の間の境界面における電荷の効果を中和する」ものであり，また，引用文献１の上記（ｃ１）の「表面電荷補償領域３６の表面は、一般的にこの正の表面電荷によって空乏化することになり、表面電荷補償領域３６中のこの空乏領域中の負電荷は、この酸化膜境界面電荷から発生するＥフィールド線を終端し、この正の境界面電荷の悪影響を中和する」の記載から，引用発明において，中和される電荷の効果は，「前記絶縁層と前記炭化ケイ素層の間の境界面」が有する「約１×１０１２から約２×１０１２ｃｍ−２の正電荷」の効果であると認められる。
　してみると，引用発明においても，「前記表面電荷補償領域の表面は、前記絶縁層と前記炭化ケイ素層との界面の１×１０１２から２×１０１２ｃｍ−２の電荷の効果を中和する」ものと認められる。
　（２）一致点及び相違点
　本願発明と引用発明とを対比すると，下記の点で一致し，また相違する。
　　Ａ　一致点
「炭化ケイ素半導体デバイスのためのエッジ終端構造であって、
　炭化ケイ素ベースの半導体接合を少なくとも部分的に取り囲み、炭化ケイ素層中において間隔をもって配置された複数の同心円のフローティングガードリングと、
　前記フローティングガードリング間で、前記炭化ケイ素層の表面に隣接する炭化ケイ素表面電荷補償領域と、
　前記炭化ケイ素層の表面上の絶縁層とを備え、
　前記表面電荷補償領域は、１×１０１２から１×１０１３ｃｍ−２のドーズ電荷を有し、
　前記表面電荷補償領域の表面は、前記絶縁層と前記炭化ケイ素層との界面の１×１０１２から２×１０１２ｃｍ−２の電荷の効果を中和することを特徴とするエッジ終端構造。」
　Ｂ　相違点
  本願発明は，「前記炭化ケイ素層上の窒化ケイ素層と、前記窒化ケイ素層上の有機保護層と、前記炭化ケイ素層の表面上の、前記炭化ケイ素層と前記窒化ケイ素層との間の絶縁層とを備え」ているのに対し、引用発明は，絶縁層は備えているものの，窒化ケイ素層及び有機保護層は備えていない点。
　　
６　当審の判断 
　（１）相違点について
　半導体デバイスでは，複数の保護層を積層することでデバイスの保護を図ることは一般に行われているところ，半導体材料としてシリコンやＳｉＣが用いられる半導体デバイスでは，湿気等の水分からデバイスを保護する保護層を設けることは上記４（４）に記載されているように周知技術であり，また，水分からデバイスを保護する保護層として窒化ケイ素からなる保護層を用いること，および窒化ケイ素からなる保護層の上にさらにポリイミド等の有機保護層を設けて保護を図ることも上記４（４）に記載されているように周知技術である。
　そうすると，炭化ケイ素半導体デバイスである引用発明において，水分からデバイスを保護する必要性があることは当業者に明らかであり，そのために，引用発明の絶縁層の上に，窒化ケイ素からなる保護層を設け，該窒化ケイ素からなる保護層の上にポリイミドのような有機保護層を設けることで，炭化ケイ素半導体デバイスの保護強化を図ることは，上記周知技術から当業者が容易に想到し得たものである。
　よって，引用発明において，炭化ケイ素層の表面上に，絶縁層，窒化ケイ素からなる保護層，有機保護層を順に設けて，相違点の構成とすることは，当業者が容易に発明できたものである。
　（２）本願発明の作用効果について　　　
　本願発明の作用効果も，引用発明，引用文献１に記載された事項及び周知技術から当業者が予測できる範囲のものである。　　　　
　　
　（３）まとめ 
　以上検討したとおり，本願発明は，引用発明，引用文献１に記載された事項及び周知技術に基づいて当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。　
７　むすび 
　以上のとおり，本願の請求項１に係る発明は，引用発明，引用文献１に記載された事項及び周知技術に基いて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
　したがって，本願は，他の請求項について検討するまでもなく，拒絶されるべきものである。 
　よって，結論のとおり審決する。