【事件の表示】
　特願２０１２−５３３３２６「３次元インダクタ及び変圧器」拒絶査定不服審判事件〔平成２３年　４月１４日国際公開、ＷＯ２０１１／０４４３９２、平成２５年　３月　４日国内公表、特表２０１３−５０７７７４、請求項の数（３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は、２０１０年１０月７日（パリ条約による優先権主張外国庁受理２００９年１０月８日、アメリカ合衆国）を国際出願日とするの出願であって、その手続の経緯は以下のとおりである。
　平成２４年　４月２４日　　　審査請求
　平成２５年１０月１１日　　　拒絶理由通知（起案日）
　平成２６年　１月２１日　　　意見書及び補正書の提出
　平成２６年　５月１９日　　　拒絶査定（起案日）
　平成２６年　９月２５日　　　審判請求及び補正書の提出
　平成２６年１１月　５日　　　上申書の提出
　平成２７年　２月　３日　　　上申書の提出
　平成２７年　７月１０日　　　拒絶理由通知（起案日）
　平成２７年１２月２４日　　　意見書及び補正書の提出
　平成２８年　２月　２日　　　最後の拒絶理由通知（起案日）
　平成２８年　８月　８日　　　意見書の提出
第２　本願発明
　本願の請求項１ないし３に係る発明は、平成２７年１２月２４日付けの手続補正で補正された特許請求の範囲の請求項１ないし３に記載された事項により特定されるものと認められるところ、本願の請求項１ないし３に係る発明（以下「本願発明１」ないし「本願発明３」という。）は以下のとおりである。
「　【請求項１】
　第１オンチップインダクタ及び第２オンチップインダクタを含む第１オンチップ変圧器と、
　第３オンチップインダクタ及び第４オンチップインダクタを含む第２オンチップ変圧器と、
　ゲート、ドレイン、及びソースを含む第１オンチップトランジスタと、
　前記第１、第２、第３、及び第４オンチップインダクタ、並びに前記第１オンチップトランジスタが配置されている基板と、を含む３次元オンチップ無線周波増幅器であって、
　前記第１、第２、第３、及び第４オンチップインダクタのそれぞれが、前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部と、第２インダクタ入力部とを含み、前記第１及び第２インダクタ入力部が前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し、
　前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交しており、
　前記第１オンチップインダクタは前記第２オンチップインダクタに誘導結合され、前記第３オンチップインダクタは前記第４オンチップインダクタに誘導結合され、前記第１、第２、第３、及び第４オンチップインダクタはアース端子でのみ互いに物理的に結合され、
　前記第１オンチップインダクタの第１インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第２オンチップインダクタの第１インダクタ入力部は前記第１オンチップトランジスタの前記ゲートに結合され、前記第３オンチップインダクタの第１インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され、前記第４オンチップインダクタの第１インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第１、第２、第３、及び第４オンチップインダクタの前記第２インダクタ入力部はアース端子に結合され、前記第１オンチップトランジスタの前記ソースはアース端子に結合されている、３次元オンチップ無線周波増幅器。」
「　【請求項２】
　第１オンチップインダクタ及び第２オンチップインダクタを含む第１オンチップ変圧器と、
　第３オンチップインダクタ及び第４オンチップインダクタを含む第２オンチップ変圧器と、
　第１インダクタ入力部及び第２インダクタ入力部を含む第５オンチップインダクタと、
　第１インダクタ入力部及び第２インダクタ入力部を含む第６オンチップインダクタと、
　ゲート、ドレイン、及びソースを含む第１オンチップトランジスタと、
　ゲート、ドレイン、及びソースを含む第２オンチップトランジスタと、
　前記第１、第２、第３、第４、第５、及び第６オンチップインダクタ、並びに前記第１及び第２オンチップトランジスタが配置されている基板と、を含む３次元オンチップ無線周波増幅器であって、
　前記第１、第２、第３、及び第４オンチップインダクタのそれぞれが、前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部及び第２インダクタ入力部とを含み、前記第１、第２、第３、及び第４オンチップインダクタのそれぞれの前記第１及び第２インダクタ入力部は前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１、第２、第３、及び第４オンチップインダクタのそれぞれの前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し、
　前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合する前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交しており、
　前記第１オンチップインダクタは前記第２オンチップインダクタに誘導結合され、前記第３オンチップインダクタは前記第４オンチップインダクタに誘導結合され、前記第１、第２、第３、及び第４オンチップインダクタはアース端子でのみ互いに物理的に結合され、
　前記第１オンチップインダクタの前記第１インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第２オンチップインダクタの前記第１インダクタ入力部は前記第１オンチップトランジスタの前記ゲートに結合され、前記第３オンチップインダクタの前記第１インダクタ入力部は前記第２オンチップトランジスタの前記ドレインに結合され、前記第４オンチップインダクタの前記第１インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第２オンチップトランジスタの前記ゲートは前記第１オンチップトランジスタの前記ドレインに結合され、前記第５及び第６オンチップインダクタの前記第１インダクタ入力部は供給電圧に結合され、前記第５オンチップインダクタの前記第２インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され、前記第６オンチップインダクタの前記第２インダクタ入力部は前記第２オンチップトランジスタの前記ドレインに結合され、前記第１、第２、第３、及び第４オンチップインダクタの前記第２インダクタ入力部はアース端子に結合され、前記第１及び第２オンチップトランジスタの前記ソースはアース端子に結合されている、３次元オンチップ無線周波増幅器。」
「　【請求項３】
　前記第５オンチップインダクタは、第１金属層における複数の第１セグメントと、第２金属層における複数の第２セグメントと、前記第５オンチップインダクタの前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合する複数の貫通シリコンビアと、を含み、前記第５オンチップインダクタの前記第１及び第２インダクタ入力部は前記第１金属層及び前記第２金属層の一方に配置され、
　前記第６オンチップインダクタは、第１金属層における複数の第１セグメントと、第２金属層における複数の第２セグメントと、前記第６オンチップインダクタの前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合する複数の貫通シリコンビアと、を含み、前記第６オンチップインダクタの前記第１及び第２インダクタ入力部は前記第１金属層及び前記第２金属層の一方に配置されている、請求項２に記載のオンチップ無線周波増幅器。」
第３　原査定の理由について
　１　原査定の理由の概要
（１）拒絶理由通知の概要
　原査定の根拠となった平成２５年１０月１１日付けの拒絶理由通知の概要は以下のとおりである。
「（理由Ａ）
　この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
（理由Ｂ）
　この出願の下記の請求項に係る発明は、その出願前に日本国内又は外国において、頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
（理由Ｃ）
　この出願は、特許請求の範囲の記載が下記の点で、特許法第３６条第６項第２号に規定する要件を満たしていない。
（理由Ｄ）
　この出願は、下記の点で特許法第３７条に規定する要件を満たしていない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
１．請求項１〜４、６〜８／理由Ａ、Ｂ／引用文献１
　引用文献１（段落【０００８】〜【００１４】、図１等）には、上記請求項に記載の各発明が記載されている。
２．請求項５／理由Ｂ／引用文献１〜２
　上記引用文献１記載のインダクタの形状として対称のものを採用することは、引用文献２（図６〜８等）の記載に基づき当業者が容易に想到しうる。
３．請求項９／理由Ｂ／引用文献１、３〜４
　上記引用文献１記載のインダクタにおいて周囲をシールドすることは、引用文献３（図２等）〜４（段落【００７７】、図１３等）の記載に基づき当業者が容易に想到しうる。
４．請求項２〜４／理由Ｃ
　上記請求項に記載の「チップのバックエンドオブライン部分」及び「チップの再配分層部分」は、日本語として明確ではないため、チップにおけるどの部分を特定しようとしているのか明確ではない。
５．請求項９／理由Ｃ
　上記請求項に記載の「ペリメータ」は日本語として明確ではないため、どのような構成を特定しようとしているのか明確ではない。
６．理由Ｄ
（１）特別な技術的特徴に基づく審査対象の決定
　請求項１〜２に係る発明は、引用文献１により新規性が欠如しており、特別な技術的特徴を有しない。したがって、それまでに特別な技術的特徴の有無を判断した請求項１〜２に係る発明を、審査対象とする。
（２）審査の効率性に基づく審査対象の決定
　請求項３〜９に係る発明は、特別な技術的特徴に基づいて審査対象となった発明と、まとめて審査を行うことが効率的である発明であり、審査対象に加える。
　……（中略）……
　したがって、請求項１０〜２０に係る発明は、発明の単一性の要件以外の要件についての審査対象としない。
　……（中略）……
　　　　　　　　　　　引　用　文　献　等　一　覧
　１．特開２００６−１７３５２５号公報
　２．特開平７−２７２９３２号公報
　３．米国特許第４７２９５１０号明細書
　４．特開２００６−１７３１４５号公報」
（２）拒絶査定の概要
　原査定の理由の概要は以下のとおりである。
「この出願については、平成２５年１０月１１日付け拒絶理由通知書に記載した理由によって、拒絶をすべきものです。
　……（中略）……
　しかしながら、先記引用文献１には、複数の配線パターン（本願請求項１の「セグメント」に相当。）を基板の表面及び裏面に形成したインダクタについて記載されているところ、基板の表裏面に「金属層を含むＢＥＯＬ」と「ＲＤＬ」とを備えた層構成は、特開２００９−１４６９４０号公報（段落【００２３】〜【００２７】、図３等）や、特開２００９−７６８９９号公報（段落【００２４】、図２等）にも記載されているように慣用技術と認められるから、上記「前記第１金属層がチップのＢＥＯＬ部分に配置され、前記第２金属層がチップのＲＤＬ部分に配置されている」構成は、当業者が先記引用文献１の記載を基に想定する一態様にすぎず、先記引用文献１に対する特段の差異点とは認められない。
　……（中略）……
（なお、この出願は、先記拒絶理由と同様の理由により、依然として特許法第３７条に規定する要件を満たしていないから、請求項７〜１２に係る発明は審査対象としていない。）」
　２　原査定の拒絶の理由についての判断
　平成２５年１０月１１日付けの拒絶理由通知は、「特許法第３７条に規定する要件を満たしていない。」ことを理由とする「（理由Ｄ）」も通知しており、このため、一部の請求項は拒絶理由の対象とされなかった。したがって、原査定は、上記のとおり、平成２６年１月２１日に提出された手続補正書で補正された請求項１ないし請求項６のみに対してなされたものである。
　これに対して、本願発明１ないし本願発明３は、審判請求書の「〔３〕補正」の項に「本審判請求人は……補正前の請求項１〜９を削除し、補正前の請求項１０〜１２を本願請求項１〜３とする補正を行った。」と記載されるとおり、原査定の対象とされなかった前記「補正前の請求項１０〜１２」を平成２７年１２月２４日付けの手続補正によって補正した請求項１ないし請求項３に係る発明である。
　したがって、原査定の拒絶の理由の内容を検討するまでもなく、原査定の理由によっては本願を拒絶することはできない。
第４　当審拒絶理由１について
　１　当審拒絶理由１の概要
　当審より平成２７年７月１０日付けで通知した拒絶理由の概要は以下のとおりである。
「１．本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
 ２．本件出願は、明細書、特許請求の範囲及び図面の記載が下記の点で不備のため、特許法第３６条第６項第１号及び第２号に規定する要件を満たしていない。
  
 　　　　　記　　　（引用文献等については引用文献等一覧参照）
 ●理由１について
 ・請求項　１
 ・引用文献等　１，２
　……（中略）……
　以上検討したとおりであるから、本願発明と引用発明との相違点は、周知技術を勘案すれば、引用発明から当業者が容易になし得た範囲に含まれる程度のものである。
　したがって、本願発明は、周知技術を勘案することにより、引用発明に基づいて当業者が容易に発明をすることができたものである。
  
 ・請求項　２，３
 ・引用文献等　１−３
 ・備考： 
 　トランジスタを複数段接続して増幅回路を構成する技術、及び、増幅回路の負荷としてコイルを用いる技術は、例えば引用文献３（第１図等を参照）に記載されているように周知であるから、係る周知技術を引用発明に適用することは、当業者であれば容易に想到したものと認められる。このとき、増幅回路の負荷のコイルとして、引用発明における「螺旋状インダクタ」を採用することに格別の困難性は認められない。
  
 ●理由２について
 ・請求項　１
 ・備考：
　請求項１は、「３次元オンチップ無線周波増幅器」という物の発明であるが、「ＢＥＯＬ部分」との記載は、半導体基板の表面に配線を形成する工程において、配線が形成された部分、を指し示すものと認められる。したがって、当該「ＢＥＯＬ部分」との記載は、単に状態を示すことにより構造を特定したものとは認められず、製造に関して経時的な要素の記載がある場合に該当するため、当該請求項にはその物の製造方法が記載されているといえる。
 ここで、物の発明に係る特許請求の範囲にその物の製造方法が記載されている場合において、当該特許請求の範囲の記載が特許法第３６条第６項第２号にいう「発明が明確であること」という要件に適合するといえるのは、出願時において当該物をその構造又は特性により直接特定することが不可能であるか、又はおよそ実際的でないという事情（以下「不可能・非実際的事情」という）が存在するときに限られると解するのが相当である（最高裁第二小法廷平成２７年６月５日　平成２４年（受）第１２０４号、平成２４年（受）第２６５８号）。
　しかしながら、本願明細書等には不可能・非実際的事情について何ら記載がなく、合議体に不可能・非実際的事情が明らかであるとも言えない。
 　したがって、請求項１に係る発明は明確でない。
・請求項　２
・備考：
（ア）請求項２には「前記第５及び第６オンチップインダクタ」なる記載があるが、係る記載以前には「第５インダクタ」及び「第６インダクタ」なる記載はあるものの、「第５オンチップインダクタ」及び「第６オンチップインダクタ」なる記載は無く、「前記第５及び第６オンチップインダクタ」の「前記」が何を指し示すのか不明である。
  
（イ）請求項２には、「前記第２オンチップトランジスタの前記ゲートは前記第１オンチップトランジスタの前記ドレインに結合され、前記第２オンチップトランジスタの前記ドレインは前記第３オンチップインダクタの前記第１インダクタ入力部に結合され」と記載されており、請求項２が引用する請求項１には、「前記第３オンチップインダクタの第１インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され」と記載されている。係る記載によると、「第２オンチップトランジスタ」の「ゲート」は、「第２オンチップトランジスタ」の「ドレイン」と「第３オンチップインダクタ」の「第１インダクタ入力部」に結合されるものである。
　ところで、ＦＥＴのゲートとドレインと出力負荷が直結された状態で、ゲートに入力信号を印加してもＦＥＴが増幅素子として機能しないことは明らかである。したがって、請求項２に記載された「第２オンチップトランジスタ」は増幅素子として機能しないものと認められる。
　以上より、請求項２に記載された発明は、発明を特定するための事項に技術的な不備があるため、請求項２に記載された発明は不明確である。
　また、出願当初の明細書等には、【００５０】に「第１トランジスタ1606のドレイン1664は第１インダクタ1610を通って供給電圧VDDに結合され、第２トランジスタ1608のドレイン1684は第２インダクタ1612を通って供給電圧VDDに結合される。」と、【００５２】に「第２トランジスタ1608のゲート1682は、第１トランジスタ1606のドレイン1664に結合される。」とのみ記載されており、「第２トランジスタ１６０８」の「ゲート１６８２」と「ドレイン１６８４」を直結することは記載されていない。
　したがって、発明の詳細な説明に開示された内容を、上記請求項２に記載された事項にまで、拡張ないし一般化できるものとは認められない。
　よって、請求項２に係る発明は、発明の詳細な説明に記載されたものとは認められない。
  
（ウ）請求項２には、「前記第５及び第６オンチップインダクタの第１インダクタ入力部は供給電圧に結合され、前記第５オンチップインダクタの第２インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され」と記載されており、請求項２が引用する請求項１には、「前記第３オンチップインダクタの第１インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され」、及び、「前記第１、第２、第３、及び第４オンチップインダクタの前記第２インダクタ入力部はアース端子に結合され」と記載されている。係る記載によると、「供給電圧」は、「第５オンチップインダクタ」を介して「第１オンチップトランジスタ」の「ドレイン」と「第３オンチップインダクタ」の「第１インダクタ入力部」に接続され、さらに、「第３オンチップインダクタ」を介して「アース端子」に結合されるものである。
　ところで、「インダクタ」は直流に対して０Ωとみなすこと、及び、増幅回路のバイアスは直流電圧であることは技術常識である。
　したがって、請求項２に記載された発明において、「供給電圧」は、「第５オンチップインダクタ」及び「第３オンチップインダクタ」を介して「アース端子」に接続されるものとなる。すなわち、請求項２に記載された発明は、「供給電圧」と「アース端子」が短絡されたものであるから、「オンチップ無線周波増幅器」として正常に機能しないことは明らかである。ゆえに、発明を特定するための事項に技術的な不備があるため、請求項２に記載された発明は不明確である。
　また、出願当初の明細書等には、【００５０】に「第１トランジスタ1606のドレイン1664は第１インダクタ1610を通って供給電圧VDDに結合され」と、【００５２】に「第２トランジスタ1608のゲート1682は、第１トランジスタ1606のドレイン1664に結合される。」とのみ記載されており、「第１トランジスタ１６０６」の「ドレイン１６６４」を「第１インダクタ１６４０」の「第１入力部１６４４」に結合することは記載されていない。
　したがって、発明の詳細な説明に開示された内容を、上記請求項２に記載された事項にまで、拡張ないし一般化できるものとは認められない。
　よって、請求項２に係る発明は、発明の詳細な説明に記載されたものとは認められない。
  
（エ）請求項２には、「前記第２オンチップトランジスタの前記ドレインは前記第３オンチップインダクタの前記第１インダクタ入力部に結合され」、「前記第５及び第６オンチップインダクタの第１インダクタ入力部は供給電圧に結合され」、及び、「前記第６オンチップインダクタの第２インダクタ入力部は前記第２オンチップトランジスタの前記ドレインに結合されている」と記載されており、請求項２が引用する請求項１には、「前記第１、第２、第３、及び第４オンチップインダクタの前記第２インダクタ入力部はアース端子に結合され」と記載されている。係る記載によると、「供給電圧」は、「第６オンチップインダクタ」を介して「第２オンチップトランジスタ」の「ドレイン」と「第３オンチップインダクタ」の「第１インダクタ入力部」に接続され、さらに、「第３オンチップインダクタ」を介して「アース端子」に結合されるものである。
　ところで、上記（ウ）に記載したとおり、「インダクタ」は直流に対して０Ωとみなすこと、及び、増幅回路のバイアスは直流電圧であることは技術常識である。
　したがって、請求項２に記載された発明において、「供給電圧」は、「第６オンチップインダクタ」及び「第３オンチップインダクタ」を介して「アース端子」に接続されるものとなる。すなわち、請求項２に記載された発明は、「供給電圧」と「アース端子」が短絡されたものであるから、「オンチップ無線周波増幅器」として正常に機能しないことは明らかである。ゆえに、発明を特定するための事項に技術的な不備があるため、請求項２に記載された発明は不明確である。
　また、出願当初の明細書等には、【００５０】に「第２トランジスタ1608のドレイン1684は第２インダクタ1612を通って供給電圧VDDに結合される。」と、【００５３】に「第１インダクタ1640の第１入力部1644は、第２キャパシタ1636を通って第２トランジスタ1608のドレイン1684に結合される。」とのみ記載されており、「第２トランジスタ１６０８」の「ドレイン１６８４」を「第１インダクタ１６４０」の「第１入力部１６４４」に結合することは記載されていない。
　したがって、発明の詳細な説明に開示された内容を、上記請求項２に記載された事項にまで、拡張ないし一般化できるものとは認められない。
　よって、請求項２に係る発明は、発明の詳細な説明に記載されたものとは認められない。
  
 ＜引用文献等一覧＞
 １．特開２００６−１７３５２５号公報
 ２．特開平１０−１２６１６４号公報（周知技術を示す文献）
 ３．特開平４−１９６５８２号公報（周知技術を示す文献）」
　２　当審拒絶理由１についての判断
　（１）理由１（進歩性）について
　　ア　各引用文献の記載事項
　　（ア）引用文献１の記載
　当審よりの平成２７年７月１０日付けの拒絶理由通知に引用された刊行物である特開２００６−１７３５２５号公報（以下「引用文献１」という。）の段落【０００８】〜【００１１】、段落【００１３】〜【００１４】、段落【００２０】〜【００２２】、段落【００２８】、及び図７Ａ〜Ｃから、引用文献１には、次の発明（以下「引用発明」という。）が記載されていると認められる。
「巻回軸を一致させて設けた螺旋状インダクタ１６及び螺旋状インダクタ１７とを含むトランスと、
　前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７が形成され、シリコン基板を用いた半導体基板１０と、を含む半導体装置１であって、
　前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７のそれぞれは、
　　前記半導体基板１０の表面１１側に平行かつ一列に配列され、銅、金、銀、錫、インジウム、アルミニウム、ニッケル、クロム等の導電体で形成される複数の表面側の配線パターンと、
　　前記半導体基板１０の裏面１２側に平行かつ一列に配列され、前記導電体で形成される複数の裏面側の配線パターンと、
　　前記表面側の配線パターン及び前記裏面側の配線パターンのそれぞれの端部に形成され、前記半導体基板１０の表面１１側から裏面１２側に貫通する貫通電極と、を有することで、 
 　　前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを互いに鋭角をなすように接続することで、前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７は、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返されることによって、前記貫通電極を両端とする構造を備え、
　各前記螺旋状インダクタ１６，１７を構成している前記表面１１側及び前記裏面１２側の各配線パターンが、前記螺旋状インダクタ１６，１７ごとに交互に繰り返し配列されることで、前記半導体基板１０にトランスを形成する半導体装置１。」 
　　（イ）引用文献２の記載
　当審よりの平成２７年７月１０日付けの拒絶理由通知に引用された刊行物である特開平１０−１２６１６４号公報（以下「引用文献２」という。）には、以下の事項が記載されている。
ａ　「【０００１】
【発明の属する技術分野】本発明は、移動体通信機器に用いる高効率電力増幅器に関する。
【０００２】
【従来の技術】近年、携帯電話機は小型・軽量かつ低コスト化が急速に進んでいる。そこで、携帯電話機に用いる電池の制約から、電力増幅器は低電圧動作とともに高効率化が要求されている。
【０００３】図１０に従来の電力増幅器の構成の一例を示す。図１０において、９４は入力端子、９５は出力端子、９６はトランジスタ、９７はゲートバイアス端子、９８はドレインバイアス端子、９９は入力整合回路、１００は出力整合回路、１０１，１０２は第１，第２の直流阻止コンデンサである。」
ｂ　図１０ には、入力整合回路９９の出力とトランジスタ９６のゲートを結合し、トランジスタ９６のソースを接地し、トランジスタ９６のドレインと出力整合回路１００の入力を結合することが記載されている。
ｃ　「【００４９】（実施の形態７）図９は、本発明の実施の形態７における高効率電力増幅器を示し、図９において８１は入力端子、８２は出力端子、８３，８４は第１，第２の個別の電力増幅器、８５，８６は第１，第２の個別の電力増幅器８３，８４のバイアスをオン・オフさせる第１，第２のスイッチ回路、８７，８８は第３，第４のスイッチ回路、８９，９０は第３，第４のスイッチ回路８７，８８のバイアス部、９１，９２は第１，第２のインピーダンス変換回路、９３は第１〜第４のスイッチ回路８５，８６，８７，８８および第１，第２のインピーダンス変換回路９１，９２の制御を行う制御回路である。
　……（中略）……
【００５３】第１のインピーダンス変換回路９１は、個別の電力増幅器を２個接続する場合は、巻数比が１：２-1/2（＝１：０．７０７）となる位置に設けたスイッチをオンにし、一方、１個のみ接続する場合は同スイッチをオフにすることで、インピーダンスの変換を行う。同様に、第２のインピーダンス変換回路９２は、個別の電力増幅器を２個接続する場合は、巻数比が２-1/2：１（＝０．７０７：１）となる位置に設けたスイッチをオンにし、一方、１個のみ接続する場合は同スイッチをオフにすることで、インピーダンスの変換を行う。このように制御を行うことにより、実施の形態１と同様の効果を得る。」
ｄ　図９には、第１のインピーダンス変換回路９１と第２のインピーダンス変換回路９２をそれぞれトランスで構成し、各トランスを構成する２つのコイルの一端を接地し、第１のインピーダンス変換回路９１を構成するトランスの１次コイルの他端を入力端子８１に結合し、第２のインピーダンス変換回路９２を構成するトランスの２次コイルの他端を出力端子８２に結合することが記載されている。
　　（ウ）引用文献３の記載
　当審よりの平成２７年７月１０日付けの拒絶理由通知に引用された刊行物である特開平４−１９６６８２号公報（以下「引用文献３」という。）には、以下の事項が記載されている。
ａ　第１図には、トランジスタを複数段接続して増幅回路を構成する技術、及び、増幅回路の負荷としてコイルを用いる技術が記載されている。
　　イ　本願発明１と引用発明との対比
　本願発明１と引用発明とを対比する。
　　（ア）引用発明の「螺旋状インダクタ１６及び螺旋状インダクタ１７」は、どちらも「半導体基板１０」に形成されているから、オンチップインダクタと云いうるものである。したがって、引用発明の「螺旋状インダクタ１６」及び「螺旋状インダクタ１７」は、それぞれ、本願発明１の「第１オンチップインダクタ」及び「第２オンチップインダクタ」に相当する。
　そして、引用発明の「巻回軸を一致させて設けた螺旋状インダクタ１６及び螺旋状インダクタ１７とを含むトランス」も、「半導体基板１０」に形成されているから、本願発明１の「第１オンチップ変圧器」に相当する。
　　（イ）引用発明の「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７が形成され、シリコン基板を用いた半導体基板１０」と、本願発明１の「前記第１、第２、第３、及び第４オンチップインダクタ、並びに前記第１オンチップトランジスタが配置されている基板」とは、「前記第１、第２」「オンチップインダクタ」が「配置されている基板」である点で共通する。
　　（ウ）本願明細書には以下の記載がある。
ａ　「【０００６】
　図１……従来、オンチップインダクタは通常、BEOL部分106での１つ又は複数の金属層M1−Mnにおける２次元形状を用いて製造される。」
ｂ　「【００１５】
　貫通シリコンビア（TSV）を用いた３次元オンチップインダクタは、集積回路及び変圧器で使用することができる。３次元オンチップインダクタは、より狭い空間においてより高いインダクタンスを作り出すことができ、故に多くの利用可能なオンチップの源を解放することができる。」
ｃ　「【００１９】
　３次元オンチップ変圧器がまた開示される。３次元オンチップ変圧器は、第１オンチップインダクタ及び第２オンチップインダクタを含む。」
ｄ　「【００２０】
　３次元オンチップ無線周波増幅器がまた開示される。３次元オンチップ無線周波増幅器は、第１オンチップ変圧器と、第２オンチップ変圧器と、第１オンチップトランジスタとを含む。第１オンチップ変圧器は、第１オンチップインダクタ及び第２オンチップインダクタを含む。」
　そうすると、本願発明１の「３次元オンチップ無線周波増幅器」が「３次元オンチップ」構造を有するのは、当該「３次元オンチップ無線周波増幅器」が、従来の基板平面上に形成されるという２次元構造のインダクタとは異なり、「基板」の「上面」及び「下面」に配置された「セグメント」を「貫通シリコンビア」によって接続するという立体的な「３次元オンチップ」構造を有する「インダクタ」を有するからであると認められる。
　これに対して、引用発明の前記「螺旋状インダクタ１６」及び前記「螺旋状インダクタ１７」も、「半導体基板１０の表面１１側」に配列された「表面側の配線パターン」と「前記半導体基板１０の裏面１２側」に配列され「裏面側の配線パターン」とを、「前記半導体基板１０の表面１１側から裏面１２側に貫通する貫通電極」で「接続する」という構造を有しているから、３次元オンチップインダクタと云いうると認められる。
　そうすると、引用発明の「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７が形成され、シリコン基板を用いた半導体基板１０と、を含む半導体装置１」と、本願発明１の「前記第１、第２、第３、及び第４オンチップインダクタ、並びに前記第１オンチップトランジスタが配置されている基板と、を含む３次元オンチップ無線周波増幅器」とは、「前記第１、第２」「オンチップインダクタ」が「配置されている基板と、を含む３次元オンチップ」装置である点で共通する。
　　（エ）引用発明の「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７のそれぞれ」が「前記半導体基板１０の表面１１側に平行かつ一列に配列され、銅、金、銀、錫、インジウム、アルミニウム、ニッケル、クロム等の導電体で形成される複数の表面側の配線パターン」と「前記半導体基板１０の裏面１２側に平行かつ一列に配列され、前記導電体で形成される複数の裏面側の配線パターン」と「前記表面側の配線パターン及び前記裏面側の配線パターンのそれぞれの端部に形成され、前記半導体基板１０の表面１１側から裏面１２側に貫通する貫通電極」とを有することで「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続することで、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返されることによって、前記貫通電極を両端とする構造を備え」ていることと、本願発明１の「前記第１、第２、第３、及び第４オンチップインダクタのそれぞれが、前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部と、第２インダクタ入力部とを含み、前記第１及び第２インダクタ入力部が前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し」ていることとは、「前記第１、第２」「オンチップインダクタのそれぞれが、前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部と、第２インダクタ入力部とを含み、前記第１及び第２インダクタ入力部が前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し」ている点で共通する。
　　（オ）引用発明においては、「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７のそれぞれの「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続することで、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返されることによって、前記貫通電極を両端とする構造を備え」ているから、引用発明の「半導体基板１０」を上面視すると、「各前記螺旋状インダクタ１６，１７」の「前記表面側の配線パターン」と「前記貫通電極」と「前記裏面側の配線パターン」とで形成される電流経路（すなわち「パス」）は蛇行形状を有しているものと認められる。
　したがって、引用発明の「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７のそれぞれ」の「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続することで、前記表面側の配線パターン→前記貫通電極→前記裏面側の配線パターン→前記貫通電極→前記表面側の配線パターンの繋がりが繰り返される」ことと、本願発明１の「前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交して」いることとは、「前記パスは、基板上面視で蛇行形状を有しており、前記蛇行形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは」所定の角度をなす点で共通する。
　　（カ）引用発明の「螺旋状インダクタ１６」と「螺旋状インダクタ１７」とで、「トランス」が形成されている。したがって、前記「螺旋状インダクタ１６」は前記「螺旋状インダクタ１７」と誘導結合していると認められる。
　よって、引用発明の「螺旋状インダクタ１６」と「螺旋状インダクタ１７」とで「トランス」を形成することは、本願発明１の「前記第１オンチップインダクタは前記第２オンチップインダクタに誘導結合され」ることに相当する。
　　（キ）以上から、本願発明１と引用発明とは、以下の点で一致し、以下の点で相違している。
一致点
「第１オンチップインダクタ及び第２オンチップインダクタを含む第１オンチップ変圧器と、
　前記第１及び第２オンチップインダクタが配置されている基板と、を含む３次元オンチップ装置であって、
　前記第１及び第２オンチップインダクタのそれぞれが、前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部と、第２インダクタ入力部とを含み、前記第１及び第２インダクタ入力部が前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し、
　前記パスは、基板上面視で蛇行形状を有しており、前記蛇行形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは所定の角度をなしており、
　前記第１オンチップインダクタは前記第２オンチップインダクタに誘導結合されている３次元オンチップ装置。」
相違点１
　本願発明１は「第３オンチップインダクタ及び第４オンチップインダクタを含む第２オンチップ変圧器」を有するのに対して、引用発明は、そのような構成を有していない点。
相違点２
　本願発明１は「ゲート、ドレイン、及びソースを含む第１オンチップトランジスタ」を有するのに対して、引用発明は、そのような構成を有していない点。
相違点３
　本願発明１は「前記第１、第２、第３、及び第４オンチップインダクタ、並びに前記第１オンチップトランジスタが配置されている基板」を有するのに対して、引用発明は「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７が形成される半導体基板１０」を有する点。
相違点４
　本願発明１は、「第３、及び第４オンチップインダクタのそれぞれ」も「前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部と、第２インダクタ入力部とを含み、前記第１及び第２インダクタ入力部が前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し」ているのに対して、引用発明は、そのような構成を有していない点。
相違点５
　本願発明１の「各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交して」いるのに対して、引用発明の「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続する」点。
相違点６
　本願発明１の「前記第３オンチップインダクタは前記第４オンチップインダクタに誘導結合され、前記第１、第２、第３、及び第４オンチップインダクタはアース端子でのみ互いに物理的に結合され」るのに対して、引用発明は、そのような構成を有していない点。
相違点７
　本願発明１の「前記第１オンチップインダクタの第１インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第２オンチップインダクタの第１インダクタ入力部は前記第１オンチップトランジスタの前記ゲートに結合され、前記第３オンチップインダクタの第１インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され、前記第４オンチップインダクタの第１インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第１、第２、第３、及び第４オンチップインダクタの前記第２インダクタ入力部はアース端子に結合され、前記第１オンチップトランジスタの前記ソースはアース端子に結合されている」のに対して、引用発明は、そのような構成を有していない点。
相違点８
　本願発明１は「３次元オンチップ無線周波増幅器」の発明であるのに対して、引用発明は「３次元オンチップ」構造を有する「半導体装置１」の発明である点。
　　ウ　本願発明１についての判断
　上記各相違点のうち、相違点５について検討する。
　　（ア）引用文献１の段落【０００９】には、「半導体基板１０の表面１１には、その長辺が上記裏面パターン１４対して所定角度傾斜する平行四辺形の複数の配線パターン（以下、表面パターン１３（１）〜１３（６）という）が、平行かつ一列に配列されて形成されている。」と記載されており、「貫通電極」で接続される前記「表面パターン１３」と前記「裏面パターン１４」とを直交させることは、引用文献１には記載も示唆もされていない。
　そして、引用文献２ないし引用文献３には、インダクタの具体的形状については、何ら記載されていない。
　　（イ）また、引用文献１の前記段落【０００９】の記載から、「表面パターン１３の長辺」を「裏面パターン１４」に対して９０度の角度をなすように傾斜させた場合は、前記「表面パターン１３」と前記「裏面パターン１４」とで「螺旋状インダクタ」を形成できなくなると認められる。
　したがって、引用発明においては、「貫通電極」で接続される前記「表面パターン１３」と前記「裏面パターン１４」とを単に直交させることには阻害要因があると認められる。
　　（ウ）したがって、引用文献１ないし引用文献３からでは、本願発明１の「各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交して」いるという構成は、当業者が引用発明から容易に想到することができたとはいえない。
　　（エ）そして、本願発明１のように「前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交」させた場合、引用発明のように「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続する」場合に比較して、「インダクタ」の「パス」がより長くなると認められる。
　したがって、本願発明１は、相違点５に係る構成を備えることで、「インダクタ全体の金属長さを更に増加させ」て「より狭い空間においてより高いインダクタンスを作り出すことができ」るという、本願明細書の段落【００１１】及び【００１５】に記載された作用効果を奏すると認められる。
　　（オ）よって、他の相違点について検討するまでもなく、本願発明１は、当業者が引用発明に基づいて容易に発明をすることができたとは認められない。
　　エ　本願発明２と引用発明との対比
　本願発明２と引用発明とを対比すると、上記イの検討から、本願発明２と引用発明とは、以下の点で一致し、以下の点で相違していると認められる。
一致点
「第１オンチップインダクタ及び第２オンチップインダクタを含む第１オンチップ変圧器と、
　前記第１及び第２オンチップインダクタが配置されている基板と、を含む３次元オンチップ装置であって、
　前記第１及び第２オンチップインダクタのそれぞれが、前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部及び第２インダクタ入力部とを含み、前記第１及び第２オンチップインダクタのそれぞれの前記第１及び第２インダクタ入力部は前記第１金属層及び前記第２金属層の一方に配置され、複数の貫通シリコンビアが前記第１及び第２オンチップインダクタのそれぞれの前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し、
　前記パスは、基板上面視で蛇行形状を有しており、前記蛇行形状の各屈曲部に位置する前記貫通シリコンビアに結合する前記第１セグメントの延在方向と前記第２セグメントの延在方向とは所定の角度をなしており、
　前記第１オンチップインダクタは前記第２オンチップインダクタに誘導結合されている３次元オンチップ装置。」
相違点１
　本願発明２は「第３オンチップインダクタ及び第４オンチップインダクタを含む第２オンチップ変圧器」と「第１インダクタ入力部及び第２インダクタ入力部を含む第５オンチップインダクタ」と「第１インダクタ入力部及び第２インダクタ入力部を含む第６オンチップインダクタ」とを有するのに対して、引用発明は、それらの構成を有していない点。
相違点２
　本願発明２は「ゲート、ドレイン、及びソースを含む第１オンチップトランジスタ」と「ゲート、ドレイン、及びソースを含む第２オンチップトランジスタ」とを有するのに対して、引用発明は、それらの構成を有していない点。
相違点３
　本願発明２は「前記第１、第２、第３、第４、第５、及び第６オンチップインダクタ、並びに前記第１及び第２オンチップトランジスタが配置されている基板」を有するのに対して、引用発明は「前記螺旋状インダクタ１６及び前記螺旋状インダクタ１７が形成される半導体基板１０」を有する点。
相違点４
　本願発明２は、「第３、及び第４オンチップインダクタのそれぞれ」も「前記基板の上面に配置された第１金属層における複数の直線状の第１セグメントと、前記基板の下面に配置された第２金属層における複数の直線状の第２セグメントと、第１インダクタ入力部と、第２インダクタ入力部」を含むとともに、前記「第３、及び第４オンチップインダクタのそれぞれの前記第１及び第２インダクタ入力部が前記第１金属層及び前記第２金属層の一方に配置され」、「複数の貫通シリコンビア」が前記「第３、及び第４オンチップインダクタのそれぞれの前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し」ているのに対して、引用発明は、そのような構成を有していない点。
相違点５
　本願発明２の「各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交して」いるのに対して、引用発明の「前記貫通電極は、前記表面側の配線パターンと前記裏面側の配線パターンとを、互いに鋭角をなすように接続する」点。
相違点６
　本願発明２の「前記第３オンチップインダクタは前記第４オンチップインダクタに誘導結合され、前記第１、第２、第３、及び第４オンチップインダクタはアース端子でのみ互いに物理的に結合され」るのに対して、引用発明は、そのような構成を有していない点。
相違点７
　本願発明２の「前記第１オンチップインダクタの前記第１インダクタ入力部は前記オンチップ無線周波増幅器の入力部に結合され、前記第２オンチップインダクタの前記第１インダクタ入力部は前記第１オンチップトランジスタの前記ゲートに結合され、前記第３オンチップインダクタの前記第１インダクタ入力部は前記第２オンチップトランジスタの前記ドレインに結合され、前記第４オンチップインダクタの前記第１インダクタ入力部は前記オンチップ無線周波増幅器の出力部に結合され、前記第２オンチップトランジスタの前記ゲートは前記第１オンチップトランジスタの前記ドレインに結合され、前記第５及び第６オンチップインダクタの前記第１インダクタ入力部は供給電圧に結合され、前記第５オンチップインダクタの前記第２インダクタ入力部は前記第１オンチップトランジスタの前記ドレインに結合され、前記第６オンチップインダクタの前記第２インダクタ入力部は前記第２オンチップトランジスタの前記ドレインに結合され、前記第１、第２、第３、及び第４オンチップインダクタの前記第２インダクタ入力部はアース端子に結合され、前記第１及び第２オンチップトランジスタの前記ソースはアース端子に結合されている」のに対して、引用発明は、そのような構成を有していない点。
相違点８
　本願発明２は「３次元オンチップ無線周波増幅器」の発明であるのに対して、引用発明は「３次元オンチップ」構造を有する「半導体装置１」の発明である点。
　　オ　本願発明２についての判断
　上記各相違点のうち、相違点５について検討すると、上記ウと同じ理由により、本願発明２は、当業者が引用発明に基づいて容易に発明をすることができたとは認められない。
　　カ　本願発明３についての判断
　本願発明３は、本願発明２をさらに限定したものであるので、本願発明２と同様に、当業者が引用発明に基づいて容易に発明をすることができたとは認められない。
　（２）理由２（特許請求の範囲の記載要件）について
　　ア　請求項１について
　平成２７年１２月２４日付け手続補正書によって、請求項１における「ＢＥＯＬ部分」及び「ＲＤＬ部分」との表現が削除され、これらの表現の代わりに「基板の上面」及び「基板の下面」との表現を用いて第１金属層及び第２金属層の配置位置を特定するように補正された。このことにより、請求項１に係る発明は明確となった。
　よって、請求項１に対する当審拒絶理由２は解消した。
　　イ　請求項２の（ア）について
　平成２７年１２月２４日付け手続補正書によって、請求項２及び３における「第５インダクタ」及び「第６インダクタ」との記載をそれぞれ「第５オンチップインダクタ」及び「第６オンチップインダクタ」と補正し、用語が統一された。このことにより、請求項２及び３に係る発明は明確となった。
　よって、請求項２に対する当審拒絶理由２（ア）は解消した。
　　ウ　請求項２の（イ）〜（エ）について
　平成２７年１２月２４日付け手続補正書によって、請求項２を、本願の図１６で示しているような３次元オンチップ無線周波増幅器の構成を特定する独立請求項となるように補正され、請求項２に係る発明が発明の詳細な説明に記載されたものとなるように補正された。
　よって、請求項２に対する当審拒絶理由（イ）〜（エ）は解消した。
　（３）小括
　したがって、本願発明１ないし本願発明３は、当業者が引用発明に基づいて容易に発明をすることができたものとはいえなくなった。
　また、平成２７年１２月２４日付けの手続補正によって、請求項１ないし請求項３は、特許請求の範囲の記載要件を満たすものとなった。
　そうすると、もはや、当審で通知した拒絶理由１によって本願を拒絶することはできない。
第５　当審拒絶理由２について
　１　当審拒絶理由２の概要
　当審より平成２８年２月２日付けで通知した最後の拒絶理由の概要は以下のとおりである。
「１．平成２７年１２月２４日付けでした手続補正は、下記の点で願書に最初に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内においてしたものでないから、特許法第１７条の２第３項に規定する要件を満たしていない。
２．本件出願は、特許請求の範囲の記載が下記の点で不備のため、特許法第３６条第６項第２号に規定する要件を満たしていない。
  
●理由１（新規事項）について
　……（中略）……
　しかしながら、当初明細書等には、基板上面視で蛇行形状または渦巻き形状のインダクタを構成すること（段落【００２７】−【００３１】、図７−１０）、及び、基板上面視で直線形状を有するインダクタ同士が誘導結合すること（段落【００４３】、【００４７】−【００４９】、図１３、図１５）は記載されているものの、基板上面視で蛇行形状または渦巻き形状のインダクタ同士が誘導結合することは記載されていない。そして、当該技術分野における技術常識を参酌しても、請求項１に記載の上記の構成が当初明細書等の記載から自明であるともいえない。
　また、上記手続補正書の請求項２にも上記請求項１の記載と同様の記載があるが、当該請求項２の記載についても、当初明細書等には記載されておらず自明であるともいえない。
　なお、当初明細書等には、基板上面視で蛇行形状または渦巻き形状のインダクタを構成した際、当該インダクタの周囲にどのような磁界が形成されるのか記載されていない。また、当該インダクタは特殊な形状であることから、その磁界分布が自明なものとも認められない。したがって、基板上面視で蛇行形状または渦巻き形状のインダクタ同士が適切に誘導結合するようにインダクタの配置等を決定することは、当業者に期待し得る程度を超える過度の試行錯誤を強いるものと認められる点にも留意されたい。
  
 ●理由２（明確性）について
 ・請求項　１−３
 ・備考：
　請求項１には「複数の貫通シリコンビアが前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合し、」と記載されていることから、請求項１に記載された発明は、パスが交差しないものと認められる。
　また、請求項１には「前記パスは、基板上面視で蛇行形状または渦巻き形状をしており、」と記載されていることから、請求項１に記載された発明には、基板上面視で渦巻き形状のパスが含まれる。 
 　他方、本願の段落【０００９】には「らせん状の多重巻きインダクタ３００はまた、その多重巻き部分３０２がリード３１０を横切ることにより重複領域３１２及び３１４を有するが、それらは層間の容量結合を引き起こし得る。」と記載されていることから、パスが基板上面視で渦巻き形状をしている場合の当該パスは「リード」部分を含むものであるから、当該パスは交差するものと認められる。
　したがって、請求項１に係る発明の発明特定事項同士の関係が整合していないため、請求項１に係る発明は明確でない。
　また、請求項１と同様の記載を含む請求項２、及び、請求項２を引用する請求項３も、請求項１と同様に明確でない。」
　２　当審拒絶理由２についての判断
　（１）理由１（新規事項）について
　　ア　本願明細書の段落【００２７】〜【００３０】及び図７〜９には、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状」を有しているインダクタ700が記載されている。
　また、本願明細書の段落【００３１】及び図１０には、複数のセグメント及びTSVで形成される「パス」が「基板上面視」で「渦巻き形状」を有しているインダクタ1000が記載されている。
　一方、本願明細書の段落【００３４】、段落【００４７】〜【００４９】、図１３及び図１５には、それぞれ複数のセグメント及びTSVで形成される「パス」が基板上面視で直線形状をなし「屈曲部」を有しない、２つのインダクタ1310と1320、２つのインダクタ1520と1522、あるいは、インダクタ1540と1542を、それぞれ、隣接させ対向させることで誘導結合させて変圧器を形成することが記載されている。
　　イ　すなわち、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合された前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交して」いる２つのインダクタによって「変圧器」を形成することについて、本願明細書または図面には、明示の記載はない。
　　ウ　ここで、それぞれ電流経路となっている２つの導電線路を「基板」上で隣接させ対向させた場合、両者が誘導結合することは、当業者の技術常識である。
　そうすると、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状または渦巻き形状を有して」いる２つのインダクタを「基板」上で隣接させた場合、一方のインダクタの「パス」のうち、他方のインダクタの「パス」と隣接し対向する部分は、当該他方のインダクタの「パス」における隣接し対向する部分と誘導結合することは、平成２８年８月８日付けの意見書において審判請求人が主張するとおり、出願時の技術常識に照らして、当業者であれば自明な事項といえる。
　　エ　そして、複数のセグメント及びTSVで形成される「パス」が「基板上面視で蛇行形状または渦巻き形状を有して」いる２つのインダクタを「基板」上で隣接させた場合、上記のとおり、それぞれのインダクタの「パス」が互いに誘導結合する部分を有することが当業者に自明な事項である以上、この互いに誘導結合する部分が「変圧器」を構成することも、当業者には自明な事項であると認められる。
　　オ　以上から、請求項１及び請求項２に「前記パスは、基板上面視で蛇行形状または渦巻き形状を有しており、前記蛇行形状または前記渦巻き形状の各屈曲部に位置する前記貫通シリコンビアに結合」された「前記第１セグメントの延在方向と前記第２セグメントの延在方向とは直交しており」との事項を追加した平成２７年１２月２４日付けでした手続補正は、本願明細書又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を追加しないものと認められる。
　よって、当審拒絶理由２の理由１は解消した。
　（２）理由２（明確性）について
　　ア　平成２８年８月８日付け意見書において、審判請求人が主張するとおり、本願発明１ないし本願発明２において、「連続的で交差しないパス」の「入力」端は「前記第１インダクタ入力部及び前記第２インダクタ入力部」である。
　　イ　本願明細書には、「３次元オンチップインダクタ」の実施形態を開示する段落【００３１】及び図１０で明示されるように、「非対称ならせん形状」を有する「非対称インダクタ1000」の「インダクタ入力部1008、1010」から引き出されて、前記「非対称インダクタ1000」を「電気回路1018」に接続するリードが、前記「非対称インダクタ1000」の「パス」と交差していることが記載されている。
　したがって、上面視すると「らせん形状」を有する前記「非対称インダクタ1000」は、その「パス」は連続する外部の「パス」と交差しているが、当該「非対称インダクタ1000」自体は、上記アによれば「インダクタ入力部1008、1010」を「入力」端とするから、「連続的で交差しないパス」を有するものである。
　　ウ　そうすると、本願発明１及び本願発明２における発明特定事項である、「複数の貫通シリコンビア」が「前記第１インダクタ入力部及び前記第２インダクタ入力部の間に連続的で交差しないパスを形成するために、前記複数の第１セグメント及び前記複数の第２セグメントを結合」することと、「前記パスは、基板上面視で蛇行形状または渦巻き形状を有して」いることとは、本願明細書の発明の実施形態に関する記載に裏付けられているから、発明特定事項同士の関係が整合しており、したがって、本願発明１ないし本願発明２は明確であると認められる。
　本願発明３も、同様の理由から、明確である。
　よって、当審拒絶理由２の理由２は解消した。
　（３）小括
　したがって、平成２７年１２月２４日付けでした手続補正は、本願明細書又は図面のすべての記載を総合することにより導かれる技術的事項との関係において、新たな技術的事項を追加しないものと認められる。
　また、本願発明１ないし本願発明３は明確である。
　そうすると、当審で通知した拒絶理由２によっては、本願を拒絶することはできない。
第６　むすび
　以上のとおりであるから、原査定の理由によっては、本願を拒絶することはできない。
　また、他に本願を拒絶すべき理由を発見しない。
　よって、結論のとおり審決する。