(57)【要約】異なる電気抵抗タイプであり、それぞれバイアス電流（ＰＢＩＡＳ，ＮＢＩＡＳ）を出力するために適した二つのトランジスタ（１１，１２）を含むカレントミラー回路が特定される。制御される電流源（１３，１３’）は、二つのトランジスタ（１１，１２）の間に接続され、カレントミラー（１８，１３’）の出力端子を形成する。提案された原理は、出力のバイアス信号（ＰＢＩＡＳ，ＮＢＩＡＳ）をそれぞれ非常に正確にお互いに一致することを確かなにしている。提案されたカレントミラー回路は、好ましくはＣＭＯＳ回路技術を使用して、集積されてもよい。【選択図】図３
2007535744.tif 000002
【特許請求の範囲】
【請求項１】
第１の電気抵抗タイプであって、第１のＢＩＡＳ電流（ＰＢＩＡＳ）を出力するように設計されている第１のトランジスタ（１１）と、
第２の電気抵抗タイプであって、第２のＢＩＡＳ電流（ＮＢＩＡＳ）を出力するように設計されている第２のトランジスタ（１２）と、
前記第１のトランジスタ（１１）と前記第２のトランジスタ（１２）との間に接続され、カレントミラーの出力を形成する、制御される電流源（１３）と、
基準電流源（１９）と共にもうひとつの電流経路上に配置され、ダイオードとして接続された、カレントミラー（１８，１３’）のトランジスタ（１８）と、
もうひとつのダイオード（２０）を含む前記もうひとつの電流経路（１９，１８）と、を備える、
ことを特徴とするカレントミラー回路。
【請求項２】
前記制御される電流源（１３）は、浮動電位で作動するように設計されている、
ことを特徴とする請求項１に記載のカレントミラー回路。
【請求項３】
前記第１のトランジスタ（１１）と、前記制御される電流源（１３）と、前記第２のトランジスタ（１２）とは、供給電位端子（１４）と基準電位端子（１５）との間に接続された共通の電流経路上に配置されている、
ことを特徴とする請求項１又は２に記載のカレントミラー回路。
【請求項４】
前記第１の電気抵抗タイプと前記第２の電気抵抗タイプとは、互いに相補的である、
ことを特徴とする請求項１乃至３の何れか一項に記載のカレントミラー回路。
【請求項５】
前記第１のトランジスタ（１１）と前記第２のトランジスタ（１２）とは、それぞれダイオードとして接続されている、
ことを特徴とする請求項１乃至４の何れか一項に記載のカレントミラー回路。
【請求項６】
前記第１のトランジスタ（１１）は、前記第１のトランジスタ（１１）の制御される経路の端子と前記制御される電流源（１３）の端子と前記第１の電流（ＰＢＩＡＳ）を出力するために形成された出力端子（１６）とに接続される制御接続を備え、
前記第２のトランジスタ（１２）は、前記第２のトランジスタ（１２）の制御される経路の端子と前記制御される電流源（１３）のもうひとつの端子と前記第２の電流（ＮＢＩＡＳ）を出力するために形成された出力端子（１７）とに接続される制御接続を備える、
ことを特徴とする請求項１乃至５の何れか一項に記載のカレントミラー回路。
【請求項７】
前記制御される電流源は、電流源トランジスタ（１３’）であり、
当該電流源トランジスタ（１３’）の制御される経路は前記第１と第２のトランジスタ（１１，１２）の制御される経路と共に一続きの回路を形成する、
ことを特徴とする請求項１乃至６の何れか一項に記載のカレントミラー回路。
【請求項８】
前記制御される電流源（１３’）は、ダイオードとして接続されているトランジスタ（１８）と共にカレントミラーを形成する、
ことを特徴とする請求項１乃至７の何れか一項に記載のカレントミラー回路。
【請求項９】
前記もうひとつの電流経路（１９，１８）は、前記第２のトランジスタ（１２）、又は、ダイオードとして接続された前記第２のトランジスタと共にフィードバックカレントミラー（１２，２０’）を形成するトランジスタ（２０’）を含む、
ことを特徴とする請求項１乃至８の何れか一項に記載のカレントミラー回路。
【請求項１０】
当該カレントミラー回路は、集積回路構成を使用して製造される、
ことを特徴とする請求項１乃至９の何れか一項に記載のカレントミラー回路。
【請求項１１】
当該カレントミラー回路は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路技術を使用して集積される、
ことを特徴とする請求項１乃至１０の何れか一項に記載のカレントミラー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カレントミラー回路に関する。
【背景技術】
【０００２】
カレントミラーは、トランジスタを含む基本的な回路として知られている。また、例えば、「Ｕ．Ｔｉｅｔｚｅ，Ｃｈ．Ｓｃｈｅｎｋ：”Ｈａｌｂｌｅｉｔｅｒ−Ｓｃｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ”［Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｃｉｒｃｕｉｔ  ｔｅｃｈｎｏｌｏｇｙ］，１０ｔｈ  ｅｄｉｔｉｏｎ  １９９３，ｐａｇｅｓ  ６２  ｔｏ  ６３」において、説明されている。
【０００３】
カレントミラーは、例えば、ＭＯＳ（Metal Oxide Semiconductor）回路技術を使用するときなど、異なる回路技術、集積技術を使用するときに、使うことができる。
【０００４】
図１は、基準電位端子１に接続されている二つのトランジスタ２，３を備える典型的なカレントミラー回路を説明している。カレントミラー回路のトランジスタ２，３はそれぞれｎ型電気抵抗タイプであり、それらの制御端子は、直接それぞれに接続されている。カレントミラーの入力側のトランジスタ２は、第１の接続によって、トランジスタ２のゲート端子へ、第２の接続によって、基準電位端子１へ接続される、制御される経路を備える。トランジスタ２のゲート端子に接続されたトランジスタ２の制御される経路のその端子は、また、電流源４を通して、供給電位端子５に接続される。
【０００５】
図１のトランジスタ３は、一方で、基準電圧端子１に、他方で、もうひとつのトランジスタ６の端子に接続される、制御される経路を備える。もうひとつのトランジスタ６は、その制御される経路のもうひとつの端子によって、供給電位端子５に接続され、ｐ型電気抵抗タイプである。トランジスタ６の制御端子は、トランジスタ３に接続されている、制御される経路の端子に接続されている。
【０００６】
図１に示す回路は、二つのバイアス信号、すなわち、一つはｎ−ＭＯＳ構成物に関するバイアス信号ＮＢＩＡＳと、もう一つはｐ−ＭＯＳ構成物に関するバイアス信号ＰＢＩＡＳを生成するために使用される。バイアス信号ＮＢＩＡＳは、ｎ型トランジスタ２，３の制御端子から出力端子７に出力される。トランジスタ６の制御端子に接続されるもうひとつの出力端子８は、ＰＢＩＡＳ信号を出力するために使用される。
【０００７】
図２は、図１の回路の応用を示している。図１の回路は、図２の回路と概ね使用されている構成物と実行の方法において一致しているが、図２の回路には、カスコードステージ９，１０が追加されている。カスコードステージ９，１０は、二つのトランジスタを含み、それぞれは、電流源４とトランジスタ２との間の電流経路とダイオード６とトランジスタ３との間の電流経路とに接続される。この場合、カスコードステージのトランジスタ９，１０は、再び共にカレントミラーを形成し、トランジスタ９は、ダイオードとして接続される。
【０００８】
図１の回路と対照的に、カスコードを備える図２のカレントミラー回路において、ＮＢＩＡＳ信号とＰＢＩＡＳ信号とは、改善された範囲でお互いに一致する。しかしながら、対照的な、つまり相補的である電気抵抗タイプの構成物に関するバイアス信号の正確な一致は、図２の回路においても確保されない。むしろ、バイアス信号は、図２の回路において著しくもう一方のバイアス信号と異なるかもしれない。
【０００９】
しかしながら、多くの応用例において、ＮＢＩＡＳ信号とＰＢＩＡＳ信号とは、正確にお互いに一致することが望ましい。それは、例えば、それぞれの動作点で一致させながら、相補的な電気抵抗タイプのトランジスタを動作させるため、及び／又は、一致する度合の高い回路を提供するためである。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、非常に正確にお互いが一致する二つのバイアス電流を出力することを可能にし、異なる電気抵抗タイプの集積回路を駆動させるために適したカレントミラー回路を特定することである。
【課題を解決するための手段】
【００１１】
本発明によれば、
第１の電気抵抗タイプであり、第１の電流を出力するように設計された第１のトランジスタと、
第２の電気抵抗タイプであり、第２の電流を出力するように設計された第２のトランジスタと、
前記第１のトランジスタと前記第２のトランジスタとの間に接続され、カレントミラーの出力を形成する、制御される電流源と、を備える、
ことを特徴とするカレントミラー回路の方法によって、その目的は成し遂げられる。
【００１２】
異なる電気抵抗タイプであり、バイアス信号として適当な電流を出力するためにそれぞれ使われる二つのトランジスタを提供することは、提案された原理に一致する。この場合において、第１と第２のトランジスタは、それらのトランジスタがそれぞれカレントミラーの出力トランジスタではない方法で駆動される。むしろ、本発明は、第１と第２のトランジスタの間に接続された、制御される電流源の形態の中に存在するようなカレントミラーの出力トランジスタを提供している。
【００１３】
提案されたカレントミラー回路の接続によって、第１と第２のトランジスタにおいて、お互いに正確に一致し、非常に正確な方法で相補的な構成物をそれぞれ駆動させることを可能にする電流を生成することができる。この場合、さらに利点があり、相補的なバイアス信号を提供するための通常のカレントミラー回路と比較して、回路の複雑さが少ない。結果として、提案された原理は、比較的小さいチップ領域を使って、コストの少ない方法で、集積することができる。
【００１４】
第１と第２のトランジスタを駆動するカレントミラーの出力を形成する、制御される電流源は、好ましくはいわゆる浮動電流源の形態であり、それは浮動電位で作動するように設計されている。
【００１５】
第１のトランジスタと、制御される電流源と、第２のトランジスタとは、好ましくは共通の電流経路上に配置される。この場合、二つのトランジスタの中心に配置され、浮動電位をもつ、制御される電流源は、第１と第２のトランジスタを通過する電流が等しいことと、その二つのバイアス電流がさらに改善された程度に一致してカレントミラー回路から出力されることとを確かにする。
【００１６】
それらのトランジスタの二つの電気抵抗タイプは、好ましくはｐ型電気抵抗タイプとｎ型電気抵抗タイプである。これは、第１のトランジスタは好ましくはｐ型トランジスタであり、第２のトランジスタは、先ほどのｐ型トランジスタに相補的なｎ型トランジスタであることを意味する。
【００１７】
第１と第２のトランジスタは好ましくはそれぞれダイオードとして接続される。
【００１８】
一つの好都合な応用では、第１と第２の電流は、それぞれ、制御される電流源に接続された第１と第２のトランジスタの負荷接続において、出力される。
【００１９】
また、好ましくはそれぞれのトランジスタの制御接続がダイオードを形成するためにこのタッピングノードに接続されている方がよい。
【００２０】
第１のトランジスタと、制御される電流源と、第２のトランジスタとを含む一続きの回路を含む共通の電流経路は、好ましくは供給電位端子と基準電位端子との間に接続される。
【００２１】
制御される電流源自身は、また、好ましくはトランジスタの形態をとる。すなわち、その電流源トランジスタの制御される経路は、第１と第２のトランジスタの制御される経路をもつ一続きの回路を形成する。
【００２２】
制御される電流源は、好ましくはダイオードとして接続されたトランジスタとカレントミラーを形成する。また、好ましくは、ダイオードとして接続された、そのトランジスタは、入力側の電流源によって供給されるもう一つの電流経路上に配置される。この場合、もう一つの電流経路上のその電流源は、基準電流源として使用される。
【００２３】
調和の理由で、また、好ましくは、もう一つの電流経路は、もう一つのダイオードを含み、もう一つのダイオードは、カレントミラーの入力側トランジスタと、基準電位端子もしくは供給電位端子との間に接続される。
【００２４】
もう一つの電流経路上のもう一つのダイオードの代わりに、第２のトランジスタと共にフィードバックカレントミラーを形成するもう一つのトランジスタが代わりの形態において提供されてもよく、第２のトランジスタは、ダイオードとして接続されてもよい。この発展形のカレントミラー回路の二つのカレントミラーは、共に、いわゆる、ウィルソンカレントミラーを形成する。
【００２５】
カレントミラー回路は、好ましくは、集積回路の構造を使用して製造される。
【００２６】
特に、カレントミラー回路は、好ましくは、例えば、メタル−アイソレータ−半導体構造のような、単極の回路技術を使用して、集積される。
【００２７】
カレントミラー回路は、好ましくは、相補的なＭＯＳ回路技術を使用して、構築される。
【００２８】
提案されたカレントミラー回路は、代わりに、また、相補的な回路の変形として機能する。つまり、これは、ｎ型電気抵抗タイプのＭＯＳトランジスタの全てをｐ型構成物に置き換えることとその逆のことを行うことを意味する。
【００２９】
本発明は、後述する複数の実施形態を参照しながら、また、図に関連させながら、さらに詳しく説明される。
【発明を実施するための最良の形態】
【００３０】
図１と図２は、説明の導入において、すでに説明された。従って、この時点では、再び説明を繰り返さない。
【００３１】
図３は、ｐ型電気抵抗タイプである第１のトランジスタ１１と、ｎ型電気抵抗タイプである第２のトランジスタ１２とを備える、提案された原理によるカレントミラー回路を示している。
第１と第２のトランジスタ１１，１２は、それぞれ、制御端子と制御される経路とを備える。
電流源１３は、トランジスタ１１，１２の制御される経路のそれぞれの端子の間に接続される。トランジスタ１１の制御される経路の他方の端子は、供給電位端子１４に接続され、第２のトランジスタ１２の制御される経路の他方の端子は、基準電位端子１５に接続される。
ダイオードを形成し、同時に、カレントミラー回路の出力端子１６，１７を形成するために、電流源１３に接続されたトランジスタ１１，１２の制御される経路のそれらの端子は、結合したトランジスタ１１，１２のそれぞれの制御端子に接続される。
第１の出力端子１６は、第１の電流ＰＢＩＳを出力するように設計され、それに対して、第２の出力端子１７は、第１の電流に相補的な第２の電流ＮＢＩＳを出力するように設計される。第１と第２の電流は、相補的なバイアス信号として使用される。
図１に示すように、電流源１３は、浮動電流源の形態をとり、それは、浮動電位を取る。
【００３２】
電流経路１１，１３，１２に加えて、基準電流ＩＲＥＦが流れるように設計されたもう一つの電流経路が追加される。カレントミラー（図３においては明確な図は不掲載）は、二つの電流経路を連結する目的で提供され、それは、第１の電流経路のｎ組の基準電流ＩＲＥＦが、制御される電流源１３を通して、流れることによって、指し示される。数値ｎは、この場合においてカレントミラーのミラー比を示している。
【００３３】
ｐ型トランジスタ１１における電流とｎ型トランジスタ１２における電流は、同一であり、それらのトランジスタによって提供され、出力端子１６，１７において出力される相補的なバイアス信号ＰＢＩＡＳとＮＢＩＡＳとは、このように、また、正確に同一であることを、図３に示す接続は確かなものにしている。この場合、提案された回路は、複雑さの少ない構成となり、小さいチップ領域を使って、少ないコストで集積することができる。
【００３４】
図４は、カレントミラー回路を使用して、同一であるｎ−ＭＯＳ電流とｐ−ＭＯＳ電流を生成するための、図３の回路の応用例を示す。図４の回路は、使用されている構成物とそれらの利点を備える相互接続とそれらの動作の方法の点において、図３の回路と主として一致しており、この時点において、この点の説明を再び繰り返すことはしない。
【００３５】
図４において、浮動する方法で動作する、制御される電流源１３は、入力側のトランジスタ１８とカレントミラー１８，１３’を形成するトランジスタ１３’の形態を取る。入力側のトランジスタ１８は、ダイオードとして接続される。電流源として動作するトランジスタ１３’のように、トランジスタ１８は、ｎ型タイプである。基準電流ＩＲＥＦを提供するために、電流源１９が提供される。電流源１９は、供給電位端子１４をダイオードトランジスタ１８の制御される経路の端子に接続する。また、制御される経路の端子はダイオードトランジスタ１８のゲート端子に接続される。
もう一つのトランジスタダイオード２０は、同様に、ｎ型電気抵抗タイプであり、トランジスタ１８を基準電位端子１５に接続する。基準電流源１９とトランジスタ１８とダイオード２０とは、このように共に、一続きの回路を形成する。
【００３６】
図２に示すようなカスコードステージを備えるカレントミラー回路から始まって、わずかな修正と構成物を追加しないことだけが、図４の回路に従って、正確にお互いに一致しているバイアス電流を好都合にも生成するために必要であり、且つ、相補的な構成物を動作させるために適している。
【００３７】
図５は、提案された原理に従うカレントミラー回路の応用の他の典型的な形態を示す。図５の回路は、使用されている構成物とそれらの相互接続とそれらの動作の好都合な方法の点において、図４の回路と主として一致しており、この時点において、この点の説明を再び繰り返すことはしない。
【００３８】
ダイオードとして接続されたトランジスタ２０の代わりに、図５において基準記号２０’と共に提供されているトランジスタの制御端子は、第２のトランジスタ１２のゲート端子に接続される。結果として、トランジスタ１２，２０’は共に、フィードバックカレントミラーを形成する。そのフィードバックカレントミラーは、前方向において動作するカレントミラー１８，１３’と共にウィルソンカレントミラーを形成する。ウィルソンカレントミラー１８，１３’，１２，２０’は、closed control loopを形成する。
【００３９】
また、出力端子１６，１７において出力されるバイアス信号ＰＢＩＡＳ，ＮＢＩＡＳが、正確にお互いに一致することは、図５に示す典型的な形態に適用される。
【００４０】
本発明と関連させて、図示された全ての典型的な形態は、また、相補的な設計によって実行されてもよい。これは、ｎ型電気抵抗タイプの全てのトランジスタは、ｐ−ＭＯＳコンポーネントに置き換えられ、逆の場合もまた同様にできるということを意味している。
【００４１】
図示された典型的な形態は、単に説明するためのものであって、本発明を限定するものではないことは言うまでもない。
【図面の簡単な説明】
【００４２】
【図１】図１は、従来技術によるカレントミラー回路を示す。
【図２】図２は、カスコードステージを備える、従来技術によるカレントミラー回路を示す。
【図３】図３は、提案されたカレントミラー回路の基本的な原理を説明するための回路図を示す。
【図４】図４は、図３の回路の応用例を説明するための回路図を示す。
【図５】図５は、ウィルソンカレントミラーを備える、図３の回路の応用例を示す。
【符号の説明】
【００４３】
１    基準電位端子
２    トランジスタ
３    トランジスタ
４    電流源
５    供給電位端子
６    トランジスタ
７    出力端子
８    出力端子
９    ダイオード
１０  トランジスタ
１１  トランジスタ
１２  トランジスタ
１３  制御される電流源
１４  供給電位端子
１５  基準電位端子
１６  出力端子
１７  出力端子
１８  ダイオード
１９  基準電位端子
２０’トランジスタ
【図１】
2007535744.tif 000003
【図２】
2007535744.tif 000004
【図３】
2007535744.tif 000005
【図４】
2007535744.tif 000006
【図５】
2007535744.tif 000007
【手続補正書】
【提出日】平成18年8月7日(2006.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の電気抵抗タイプであって、第１のＢＩＡＳ電流（ＰＢＩＡＳ）を出力するように設計されている第１のトランジスタ（１１）と、
第２の電気抵抗タイプであって、第２のＢＩＡＳ電流（ＮＢＩＡＳ）を出力するように設計されている第２のトランジスタ（１２）と、
前記第１のトランジスタ（１１）と前記第２のトランジスタ（１２）との間に接続され、カレントミラーの出力を形成する、制御される電流源（１３）と、
基準電流源（１９）と共にもうひとつの電流経路上に配置され、ダイオードとして接続された、カレントミラー（１８，１３’）のトランジスタ（１８）と、
もうひとつのダイオード（２０）を含む前記もうひとつの電流経路（１９，１８）と、を備え、
前記第１のトランジスタ（１１）と、前記制御される電流源（１３）と、前記第２のトランジスタ（１２）とは、供給電位端子（１４）と基準電位端子（１５）との間に接続された共通の電流経路上に配置されている、
ことを特徴とするカレントミラー回路。
【請求項２】
前記制御される電流源（１３）は、浮動電位で作動するように設計されている、
ことを特徴とする請求項１に記載のカレントミラー回路。
【請求項３】
前記第１の電気抵抗タイプと前記第２の電気抵抗タイプとは、互いに相補的である、
ことを特徴とする請求項１又は２に記載のカレントミラー回路。
【請求項４】
前記第１のトランジスタ（１１）と前記第２のトランジスタ（１２）とは、それぞれダイオードとして接続されている、
ことを特徴とする請求項１乃至３の何れか一項に記載のカレントミラー回路。
【請求項５】
前記第１のトランジスタ（１１）は、前記第１のトランジスタ（１１）の制御される経路の端子と前記制御される電流源（１３）の端子と前記第１の電流（ＰＢＩＡＳ）を出力するために形成された出力端子（１６）とに接続される制御接続を備え、
前記第２のトランジスタ（１２）は、前記第２のトランジスタ（１２）の制御される経路の端子と前記制御される電流源（１３）のもうひとつの端子と前記第２の電流（ＮＢＩＡＳ）を出力するために形成された出力端子（１７）とに接続される制御接続を備える、
ことを特徴とする請求項１乃至４の何れか一項に記載のカレントミラー回路。
【請求項６】
前記制御される電流源は、電流源トランジスタ（１３’）であり、
当該電流源トランジスタ（１３’）の制御される経路は前記第１と第２のトランジスタ（１１，１２）の制御される経路と共に一続きの回路を形成する、
ことを特徴とする請求項１乃至５の何れか一項に記載のカレントミラー回路。
【請求項７】
前記制御される電流源（１３’）は、ダイオードとして接続されているトランジスタ（１８）と共にカレントミラーを形成する、
ことを特徴とする請求項１乃至６の何れか一項に記載のカレントミラー回路。
【請求項８】
前記もうひとつの電流経路（１９，１８）は、前記第２のトランジスタ（１２）、又は、ダイオードとして接続された前記第２のトランジスタ（１２）と共にフィードバックカレントミラー（１２，２０’）を形成するトランジスタ（２０’）を含む、
ことを特徴とする請求項１乃至７の何れか一項に記載のカレントミラー回路。
【請求項９】
当該カレントミラー回路は、集積回路構成を使用して製造される、
ことを特徴とする請求項１乃至８の何れか一項に記載のカレントミラー回路。
【請求項１０】
当該カレントミラー回路は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）回路技術を使用して集積される、
ことを特徴とする請求項１乃至９の何れか一項に記載のカレントミラー回路。
【国際調査報告】
2007535744.tif 000008
2007535744.tif 000009
2007535744.tif 000010
2007535744.tif 000011