(57)【要約】  少なくとも３つの隣接する伝送線を含む伝送媒体によってデータユニットを伝送する方法および装置の場合、すべての複数の符号のうちの第１の符号が供給される。各符号は、伝送媒体の伝送線の本数に対応する複数の符号部を有する。各符号部は、関連する伝送線上で、所定の信号値を有し、各伝送される符号の信号値の合計は、実質的に一定である。伝送されるデータユニットごとに、１つの符号が、複数の符号から選択され、選択された符号が、伝送媒体による伝送のために供給される。伝送されるデータユニットおよび符号は、所定のクロック・パルスに従って供給されてもよく、新しい符号が、前の符号および新しいデータユニットに基づいて、各新しいクロック・パルスで選択される。
2007511118.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも３本の隣接する伝送線を含む伝送媒体によってデータユニットを伝送する方法であって、
（ａ）複数の符号を供給するステップであって、各符号が、前記伝送媒体の伝送線の本数に対応する複数の符号部を含み、関連する伝送線上の符号の各符号部が、所定の信号値を有し、前記信号値の合計が、伝送される符号ごとに実質的に一定である、ステップと、
（ｂ）伝送されるデータユニットごとに、前記複数の符号から符号を選択するステップと、
（ｃ）前記伝送媒体による伝送のために前記選択された符号を供給するステップと
を有する方法。
【請求項２】
伝送される前記データユニットおよび前記符号が、所定のクロック・パルスに従って供給され、ステップ（ｂ）において、各新しいクロック・パルスで、新しい符号が、前の符号および新しいデータユニットに基づいて選択される、請求項１に記載の方法。
【請求項３】
前記符号が、２進符号であり、前記符号のそれぞれが、同一の個数の、ハイ論理レベルを有する符号部およびロー論理レベルを有する符号部を含む、請求項１または２に記載の方法。
【請求項４】
データユニットが、１ビットまたは複数のビットを含む、請求項３に記載の方法。
【請求項５】
前記信号値の前記合計が、実質的に０である、請求項１から４のいずれか一項に記載の方法。
【請求項６】
少なくとも３本の隣接する伝送線を含む伝送媒体によってデータユニットを伝送する装置であって、
前記データユニットを受信する入力と、
複数の符号が記憶されるメモリであって、各符号が、前記伝送媒体の伝送線の本数に対応する複数の符号部を含み、関連する伝送線上の符号の各符号部が、所定の信号値を有し、前記信号値の合計が、伝送される符号ごとに実質的に一定である、メモリと、
前記入力で受信されるデータユニットの符号をメモリから選択し、供給するために、前記入力および前記メモリに能動的に接続された選択装置と、
前記伝送媒体による伝送のために前記選択装置によって供給される前記符号を供給するために、前記選択装置に能動的に接続された出力と
を有する装置。
【請求項７】
クロック・パルスを受信するクロック入力を伴い、データユニットが、各新しいクロック・パルスで前記入力に現れ、前記選択装置が、前の符号および新しいデータユニットに基づいて、新しいクロック・パルス用の新しい符号を選択し、供給する、請求項６に記載の装置。
【請求項８】
少なくとも３本の隣接する伝送線を含む伝送媒体によってデータユニットを受信する方法であって、前記データユニットが、請求項１から５に記載の方法に従って送られ、
（ａ）前記伝送媒体上で伝送された伝送された符号を受信するステップと、
（ｂ）前記受信された符号を適当なデータユニットに割り当てるステップと、
（ｃ）前記データユニットを出力するステップと
を含む方法。
【請求項９】
前記伝送媒体によって伝送された前記符号の遷移に基づいてクロック信号を回復するステップ
を含む、請求項８に記載の方法。
【請求項１０】
少なくとも３本の隣接する伝送線を含む伝送媒体からデータユニットを受信する装置であって、前記データユニットが、請求項６または７に記載の装置によって送られ、
前記伝送媒体から前記符号を受信する入力と、
前記受信された符号を対応するデータユニットに割り当てる配置と、
前記データユニットを出力する出力と
を有する装置。
【請求項１１】
前記伝送媒体によって伝送された前記符号の遷移に基づいてクロック信号を回復するタイミング回復回路を有する、請求項１０に記載の装置。
【請求項１２】
少なくとも３本の隣接する伝送線を有する伝送媒体によってデータユニットを伝送する方法であって、
請求項１から５のいずれか一項に記載の方法に従って前記データユニットを伝送するステップと、
請求項８または９に記載の方法に従って前記データユニットを受信するステップと
を含む方法。
【請求項１３】
請求項６または７に記載のデータユニットを伝送する装置と、
伝送のために前記装置に能動的に接続され、少なくとも３つの隣接する伝送線を有する伝送媒体と、
請求項１０または１１に記載のデータユニットを受信する前記伝送媒体に能動的に接続された装置と
を有する、データユニットを伝送する装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送媒体によってデータユニットを送る方法および装置に、また伝送媒体によってデータユニットを受信する方法および装置に関し、特に、異なる電子部品の間で大量のデータを伝送する方法および装置、特にグラフィックス・コントロールと液晶ディスプレイの間でのデータの転送に関する。
【背景技術】
【０００２】
現代の電子応用例では、大量のデータを、コンポーネント間、プリント回路基板（ＰＣＢ）間、および共通のハウジングを有する集積回路間で転送しなければならない。大量のデータ量のそのような転送の目的は、データ転送レートを最大にすると同時に、電磁気干渉（ＥＭＩ）を減らし、それと同時にインターフェース・コストを減らすことにある。伝送速度、電磁気干渉または電磁気互換性、およびシステム・コストが、そのような応用例の主要な態様である。
【０００３】
図１に、トランスミッタ１００とレシーバ１０２の間でのデータの転送中のＥＭＩの影響を示すブロック図を示す。トランスミッタ１００は、たとえば、ディスプレイ・コントロールであり、レシーバ１０２は、関連するディスプレイである。データ、たとえば２進データは、図１で矢印によって示されているように、伝送媒体１０４によってトランスミッタ１００からレシーバ１０２に送られる。伝送媒体１０４は、互いに隣接して配置された複数の伝送線を有する伝送媒体であり、２進信号の同時遷移（信号レベルの変化、たとえばＨ→ＬまたはＬ→Ｈ）と組み合わされた大量のデータの伝送時に、放射が生成され、これが、隣接する電子部品での電磁相互作用になる場合がある。同様に、電磁エネルギが、伝送媒体１０４の伝送線に結合され、レシーバでの破壊を引き起こすことができる。
【０００４】
現在、伝送されるデータの量は、急速に増加しつつあり、より高いデータ・レートが、継続的に求められている。特に高解像度を有する動画のデータの場合、リアル・タイムで高いデータ・レートを管理する必要があり、圧縮技法は、すべての場合に使用できるわけではない。圧縮技法によって引き起こされる損失が、しばしば許容できず、あるいは、対応する伸長コストを、レシーバ側で調達することができない。
【０００５】
増加する信号帯域幅に伴って、電磁気干渉（ＥＭＩ）に関して余分な予防手段を講じる必要がある。伝送は、環境からの電磁線に対して影響を受けないものでなければならず、伝送に固有の放射は、他のシステム構成要素との干渉を避けるためにさらに最小化されなければならない。エンド・ユーザ向けの電子機器の場合、異なる機器の間の電磁互換性を保証するために非常に厳密な標準規格が適用されるが、これらの標準規格を満足することに伴うコストは、適度でなければならない。例として、たとえば液晶ディスプレイ（ＬＣＤ）などのマトリックス・ディスプレイ装置を挙げると、画面解像度の増大が、伝送すべきデータに関するさらに広い帯域幅を必要とし、ＥＭＩ要件は、近年ますます厳密になってきた。高速インターフェースが、コンピュータ内のグラフィックス・コントロールとビジュアル・ディスプレイ・ユニット内のディスプレイ・コントロールの間だけではなく、ディスプレイ・コントローラとディスプレイの個々のカラム・ドライバの間にも必要である。
【０００６】
図２はディスプレイ・コントロール１０６および外部グラフィックス・コントロール１０８を有するマトリックス・ディスプレイの例を示す。たとえばグラフィックス・カードの形態でのグラフィックス・コントロール１０８が配置されるパーソナル・コンピュータが、破線の左側の領域に置かれ、概略的に図示されている。ディスプレイ・コントロールを含む、ディスプレイ装置、画面が、破線の右側に置かれている。第１接続１１０によって、グラフィックス・コントロール１０８が、必要な画像データをパーソナル・コンピュータ（ＰＣ）からディスプレイ・コントロールに送り、画面をリフレッシュする画面リフレッシュ・コマンドも送る。複数の伝送線１１２１〜１１２ｎによって、ディスプレイ・コントロール１０６は、対応する駆動信号を複数のカラム・ドライバ１１４１〜１１４ｎに印加する。カラム・ドライバは、マトリックス・ディスプレイ１１８の個々のカラム１１６１〜１１６ｎを駆動する。マトリックス・ディスプレイ１１８は、たとえば、１９２０×１２８０個のＲＧＢ画素（Ｒ＝赤、Ｇ＝緑、Ｂ＝青）の解像度を有するＷＵＸＧＡ（ＷＵＸＧＡ＝Ｗｉｄｅ−Ｕｌｔｒａ  Ｅｘｔｅｎｄｅｄ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）である。図２に示された例の場合、ＷＵＸＧＡマトリックス・ディスプレイ要素（１９２０×１２８０画素）の画面リフレッシュは、約７Ｍバイトを必要とし、これを送らなければならない。この更新は、従来、６０Ｈｚの周波数で行われ、これは、約４２２Ｍバイト／秒の正味データ・レートに対応する。それでも、これに、正しい動作のために挿入されなければならない空白相が含まれないことを指摘しなければならない。したがって、８つのディスプレイ・カラム・ドライバを有するＷＵＸＧＡ−ＬＣＤは、約５００Ｍビット／秒（ピーク・データ・レート）を必要とし、これが、ドライバ１１４１〜１１４ｎのそれぞれに送られなければならない。
【０００７】
高速要件を満足すると同時に電磁互換性を維持するために、異なる信号伝送技法またはシグナリング技法が、当技術分野で既知である。これらの既知の技法の１例が、いわゆる差動シグナリング技法である。図３に、差動シグナリング用の既知の回路およびそこで使用される信号の波形を示す。
【０００８】
図３Ａは、トランスミッタ１０およびレシーバ１０２を含む、差動シグナリング用の回路を示す。トランスミッタ１００およびレシーバ１０２は、４つの伝送線１０４１〜１０４ｎを含む伝送媒体１０４によって互いに接続される。トランスミッタ１００は、送られるデータを１つまたは複数のデータ線によって受信する第１入力ＤＡＴＡと、送られるクロック信号を受信する第２入力ＣＬＫとを有する。レシーバ１００内に、入力ＤＡＴＡからのデータ信号を受信するデータ・ドライバ１２０と、入力ＣＬＫからのクロック信号を受信するクロック・ドライバ１２２が配置されている。第１トランスミッタ内信号線１２０ａで、データ・ドライバ１２０が、トランスミッタ１００のデータ出力１２４ａに送られるデータ信号を供給する。第２トランスミッタ内信号線１２０ｂで、データ・ドライバ１２０が、現れるデータ信号の反転された形式を、トランスミッタ１００の反転出力１２４ｂに供給する。同様に、第１トランスミッタ内クロック線１２２ａで、クロック・ドライバ１２２が、現れるクロック信号をトランスミッタ１００のクロック出力１２６ａに供給する。第２トランスミッタ内クロック線１２２ｂで、クロック・ドライバ１２２が、反転された形式のクロック信号をトランスミッタ１００の反転クロック出力１２６ｂに供給する。
【０００９】
レシーバ１０２は、データ差動増幅器１２８およびクロック差動増幅器１３０を有する。レシーバ１０２の出力ＤＡＴＡ’で、データ差動増幅器１２８が、伝送媒体１０４によって受信されたデータ信号を出力する。同様に、レシーバ１０２の出力ＣＬＫ’で、クロック差動増幅器１３０が、伝送媒体１０４によって受信されたクロック信号を出力する。それぞれの終端抵抗Ｒが、差動増幅器１２８および１３０の反転入力と非反転入力の間に接続される。差動増幅器１２８は、伝送媒体によって送られた信号ＤＡＴＡ＋および信号ＤＡＴＡ−の差を受信する。伝送中の干渉は、ＤＡＴＡ＋およびＤＡＴＡ−に対して同一の効果を有し、差動増幅器のおかげでレシーバに影響しない。データ入力１３２ａによって、データ差動増幅器１２８は、その非反転入力で非反転データ信号ＤＡＴＡ＋を受信する。レシーバ１０２の反転データ入力１３２ｂによって、データ差動増幅器１２８の反転入力が、伝送媒体１０４から反転データ信号ＤＡＴＡ−を受信する。同様に、クロック差動増幅器１３０の非反転入力は、レシーバ１０２のクロック入力１３４ａによって、伝送媒体１０４から非反転クロック信号ＣＬＫ＋を受信する。クロック差動増幅器１３０の反転入力は、レシーバ１０２の反転クロック信号入力１３４ｂによって、反転クロック信号ＣＬＫ−を受信する。
【００１０】
図３Ａからわかるように、伝送線１０４１は、反転データ信号ＤＡＴＡ−を担持し、伝送線１０４２は、非反転データ信号ＤＡＴＡ＋を担持し、伝送線１０４３は、反転クロック信号ＣＬＫ−を担持し、伝送線１０４４は、非反転クロック信号ＣＬＫ＋を担持する。
【００１１】
図３Ａの情報ＩＤＡＴＡ＋（ｔ）およびＩＤＡＴＡ−（ｔ）によって示されるように、トランスミッタ１００とレシーバ１０２の間の伝送では、電圧レベルが使用されるのではなく、電流レベルが使用される。データ信号および反転データ信号の伝送によって、対応するデータ線１０４１および１０４２の電流と対応するデータ線１０４３および１０４４の電流との合計は、０になる。
【００１２】
図３Ｂは、レシーバ１００に印加される信号ＤＡＴＡおよびＣＬＫの信号波形と、伝送媒体１０４によって伝送される信号ＣＬＫ＋、ＣＬＫ−、ＤＡＴＡ＋、およＢＤＡＴＡ−の信号波形を示す。
【００１３】
差動シグナリング技術の従来の手法によれば、データ信号と並列に、その反転バージョンが伝送される。２つの伝送線または伝送配線が、互いに近接して延びる場合、データ伝送は、相補的になり、これによって引き起こされる放射が、互いに補償する。並列伝送線内で誘起される電磁放射またはＥＭＩは、両方の信号線に対して同一の影響を有する。個々の信号線の絶対レベルではなく、差動増幅器１２８および１３０によって差分を決定することによって、大きい雑音免疫性が達成される。従来、既に述べたように、データは、電圧レベルではなく電流レベルによって伝送される。信号線インピーダンスをレシーバ１０２の入力インピーダンスに適合させる終端抵抗Ｒは、レシーバ側１０２で、信号線のそれぞれの対すなわち、信号線１０４１および１０４２と信号線１０４３および１０４４に接続される。これによって、反射が除去され、入射波の切替に基づくより高い伝送レートが可能になる。データ・クロック・パルスが、既に述べたように、追加の差動信号線対１０４３および１０４を用いて伝送される。データの伝送によって、クロック周波数が、正のクロック・パルス・エッジと負のクロック・パルス・エッジの両方で半分になる。この技法は、図３を参照して説明したように、たとえば、よく知られたＲＳＤＳインターフェース（ＲＳＤＳ−Ｒｅｄｕｃｅｄ  Ｓｗｉｎｇ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）で使用される。
【００１４】
伝送されるクロック信号の周波数は、さらに、データ・クロックパルスの分周されたバージョンまたは分数、たとえばこれの１０分の１だけを伝送することによって減らすことができる。しかし、これは、レシーバ側の位相回復ＰＬＬ（ＰＬＬ＝Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ）を必要とする。この技法は、たとえば、ＬＶＤＳインターフェース（ＬＶＤＳ＝Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）で使用される。
【００１５】
当技術分野で既知のもう１つの方法が、いわゆる「データ／ストローブ符号化（ｄａｔａ／ｓｔｒｏｂｅ  ｅｎｃｏｄｉｎｇ）」であり、回路およびこの回路に存在するデータ信号の例を、図４を用いて示す。
【００１６】
図４Ａからわかるように、この図に示されたデータ伝送部分は、図３Ａを参照して説明した部分に対応する。図３Ａと異なって、図４Ａで説明するデータ／ストローブ手法では、レシーバ１００のクロック入力ＣＬＫが、クロック・ドライバ１２２の入力に直接には接続されない。クロック・ドライバ１２２の入力は、ＸＯＲゲート１３８の出力に接続され、このＸＯＲゲート１３８は、その入力信号として、入力ＣＬＫからのクロック信号および入力ＤＡＴＡからのデータ信号を受信する。図３Ａに示された例示的実施形態と異なって、この図では、クロック・ドライバ１２２によってそれぞれ伝送線１０４４および１０４３を介してレシーバ１０２に送られるのは、クロック信号自体ではなく、非反転の形態のＳＴＲＢ＋およびその反転された形態ＳＴＲＢ−でのストローブ信号である。図３Ａに示された例示的実施形態と異なって、この図では、クロック差動増幅器またはストローブ差動増幅器１３０の出力が、レシーバ側でＸＯＲゲート１４０の第１入力に接続され、このＸＯＲゲート１４０は、その第２入力でデータ差動増幅器１２８の出力信号を受信し、レシーバ１０２のクロック信号出力ＣＬＫ’に接続された出力を有する。
【００１７】
図４Ａの回路内を伝搬する信号を、図４Ｂに示す。
【００１８】
図４に関して説明する「データ／ストローブ符号化」による手順によって、そのような伝送方式の信号変化（遷移）の回数が減る。基本的な概念は、ストローブ信号の伝送にあり、このストローブ信号は、データ信号が変化しないときに変化する。したがって、データ信号またはストローブ信号のいずれかが、各転送されるビットと共に変化するが、図４Ｂから明らかなように、データ信号またはストローブ信号のうちの少なくとも１つが変化する。クロック・パルスは、ストローブ信号とデータ信号の間でＸＯＲ機能を使用することによって回復されてもよい。よく知られたｆｉｒｅｗｉｒｅ標準規格（ＩＥＥＥ  １３９４）が、この手法を使用する。たとえばＡｐｐｌｅ  Ｃｏｍｐｕｔｅｒｓ  Ｉｎｃ．社のｆｉｒｅｗｉｒｅ応用例で使用されるデータ／ストローブ符号化によれば、データは、ストローブ信号を作り出すために、ＸＯＲ論理の動作によって、２つのエッジを有するクロック・パルス（ビット・クロック・パルスの半分に対応する）と組み合わされる。各サイクルに、データ信号またはストローブ信号の一方が変化するが、両方が変化することは決してない。データ信号とストローブ信号のＸＯＲ組合せによって、位相ロック・ループの必要なしに、クロック・パルスを単純に回復することができる。
【００１９】
さらに、シリアル・ビット転送を使用する手法は、しばしば、タイミング回復を可能にするために、データ・ストリームに既知のビット遷移を挿入する。一時的ビット・シーケンスが、保証された遷移または固定された遷移と共に、より長いビット・シーケンスに再コーディングされる。この処理では、レシーバ側の位相ロック・ループによって、データに基づくクロック・パルスが回復されるか再構成されてもよいので、明示的なクロック・パルス伝送は不要である。この手法は、ネットワーク応用例の場合に通例である。
【００２０】
上で説明した従来の伝送技法の欠点は、これらが、良好なＥＭＩ特性を有するが、高いインターフェース・コストまたは回路コストに関連し、限られたデータ伝送レートを有することである。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
この現況技術から始めて、本発明の目的は、システムが、良好なＥＭＩ特性を保ちながら、インターフェース・コストおよび回路コストをかなり削減することを可能にすると同時に、データ・レートを高めることを可能にする、複数の隣接する伝送線を有する伝送媒体によるデータの交換の改良されたシステムを作り出すことである。
【００２２】
その目的は、請求項１に記載の方法および請求項６に記載の装置によって達成される。
【課題を解決するための手段】
【００２３】
本発明は、少なくとも３本の隣接する伝送線を含む伝送媒体によってデータユニットを送る方法であって、
（ａ）複数の符号を供給するステップであって、各符号が、前記伝送媒体の伝送線の本数に対応する複数の符号部を含み、関連する伝送線上の符号の各符号部が、所定の信号値を有し、前記信号値の合計が、伝送される符号ごとに実質的に一定である、ステップと、
（ｂ）伝送されるデータユニットごとに、前記複数の符号から一つの符号を選択するステップと、
（ｃ）前記伝送媒体による伝送のために前記選択された符号を供給するステップと
を含む方法を作り出す。
【００２４】
伝送される前記データユニットおよび前記符号が、好ましくは、所定のクロック・パルスに従って供給され、ステップ（ｂ）で、各新しいクロック・パルスで、新しい符号が、前の符号および新しいデータユニットに基づいて選択される。前記符号が、好ましくは、２進符号であり、前記符号のそれぞれが、同一の個数の、ハイ論理レベルを有する符号部およびロー論理レベルを有する符号部を含む。データユニットが、好ましくは、１ビットまたは複数のビットを含み、さらに、前記信号値の前記合計が、実質的に０になるように選択されてもよい。
【００２５】
本発明は、さらに少なくとも３本の隣接する伝送線を含む伝送媒体によってデータユニットを伝送する装置であって、前記データユニットを受信する入力と、複数の符号が記憶されるメモリであって、各符号が、前記伝送媒体の伝送線の本数に対応する複数の符号部を含み、関連する伝送線上の符号の各符号部が、所定の信号値を有し、前記信号値の合計が、伝送される符号ごとに実質的に一定である、メモリと、前記入力で受信されるデータユニットの符号をメモリから選択して供給するために、前記入力および前記メモリに能動的に接続された選択装置と、前記伝送媒体による伝送のために前記選択装置によって供給される前記符号を供給するために、前記選択装置に能動的に接続された出力とを有する装置を作り出す。
【００２６】
本発明による装置は、好ましくは、クロック・パルスを受信するクロック入力と、各新しいクロック・パルスごとに前記入力に現れデータユニットとを備え、前記選択装置が、前の符号および新しいデータユニットに基づいて、新しいクロック・パルスの新しい符号を選択して、供給する。
【００２７】
本発明のもう１つの態様によれば、本発明は、少なくとも３本の隣接する伝送線を含む伝送媒体からデータユニットを受信する方法であって、前記データユニットが、上で説明した前記データユニットを送る方法に従って送られる方法を作り出す。伝送された符号が、受信され、適当なデータユニットに割り当てられ、そのように作成された前記データユニットが、出力される。前記方法は、さらに、好ましくは、前記伝送媒体によって伝送された前記符号の遷移に基づいてクロック信号を回復することを含む。
【００２８】
本発明のもう１つの態様によれば、少なくとも３本の隣接する伝送線を含む伝送媒体からデータユニットを受信する装置が作り出され、前記データユニットが、上で説明した装置によって送られる。前記装置は、前記伝送媒体から前記符号を受信する入力と、前記受信された符号を対応するデータユニットに割り当てる配置と、前記データユニットを出力する出力とを含む。前記伝送媒体によって伝送された前記符号の遷移に基づいてクロック信号を回復するタイミング回復回路が、好ましくは設けられてもよい。
【００２９】
本発明のもう１つの態様によれば、本発明は、少なくとも３本の隣接する伝送線を有する伝送媒体によってデータユニットを伝送する方法であって、前記データユニットが、上で説明した方法に従って送られ、受信される方法を作り出す。
【００３０】
本発明のもう１つの態様によれば、本発明は、前記データユニットを送信して受信する、上で説明した装置を含むデータユニットを伝送する装置であって、上で説明した装置が、少なくとも３つの隣接する伝送線を有する伝送媒体によって互いに接続される、装置を作り出す。
【００３１】
本発明は、いわゆるマルチ配線・シグナリング（ｍｕｌｔｉ−ｗｉｒｅ  ｓｉｇｎａｌｉｎｇ、ＭＷＳ）によって、差動方式で駆動される平行信号線の対を用いて達成されてもよいものに似たＥＭＩ特性が達成されてもよいが、ＭＷＳ手法が、実質的に隣接して配置された３つ以上の信号線を必要とすることの理解に基づく。本発明人は、すべての平行信号線内の電流の合計が経時的に一定である限り、個々の信号線の放射が互いに補償することを確立した。動的電流の合計は、接地接続を介する静的電流を避けるために、好ましくは０にされてもよい。
【００３２】
ＭＷＳ技法を使用する発明的手法は、複数の信号線または配線によって、高いデータ・レートと低い電磁気干渉（ＥＭＩ）で２進データを伝送する方法を作り出すことが好ましい。本発明によれば、伝送線での信号変化を減らし、データ変化を調整し、これによって電磁放射を減らすために、特殊な符号化技法が使用される。本発明による符号化技法によって、位相ロック・ループ（ＰＬＬ）の使用なしでクロック・パルスをレシーバ側で回復することができるように、タイミング情報は、伝送される信号に組み込まれてもよいことが好ましい。これは、単純なトランスミッタアンドレシーバ回路の使用ならびに伝送チャネル帯域幅の効率的使用を可能とし、これらが、集合的に、コスト効率の良いインターフェース解決策になる。
【００３３】
データ／ストローブ符号化を用いるか用いない、従来のまたは伝統的な２進差動インターフェース技法と比較して、本発明によるＭＷＳ手法は、かなりの利益を提供する。良好なＥＭＩ特性を保ちながら、それと同時に、インターフェース・コストおよび回路コストが減らされ、データ・レートを高めることができる。
【００３４】
３配線・システムを使用すると、従来の差動データ／クロック・パルス対またはデータ／ストローブ対と同一の伝送サイクルあたりのデータ量を伝送することができる。しかし、応用例がケーブルベースである場合、１つの配線および１つの遮蔽をなしで済ませてもよい。伝送レートおよび最大信号周波数は、データ／ストローブ符号化システムと同一である。
【００３５】
４配線・システムでは、図３および４による差動シグナリング手法の場合と同一の本数の信号線または配線が使用されるが、サイクルあたりに２倍の量のデータ（２ビット／秒）を伝送することができる。さらに、ビットあたりの平均遷移レートが、データ／ストローブ符号化されたシステムのビットあたりの平均遷移レート未満に減らされる。ケーブルベースの応用例の場合、４本のすべての信号線が、共通のシールドを使用することができる。
【００３６】
従来のまたは伝統的な手法と比較して、本発明によるＭＷＳ手法は、より低いコストのおかげで、高速応用例および低ＥＭＩインターフェース応用例により適する。４本以上の信号線または配線を有するシステムでのたやすく回復可能なタイミングおよび追加制御信号（ＥＳＣ＝ｅｓｃａｐｅ  ｓｅｑｕｅｎｃｅ）が、多くの応用例でさらなる利点になる。
【００３７】
本発明の上記および他の態様は、下で説明する実施形態に関する非制限的な例から明白であり、これによって説明される。
【発明を実施するための最良の形態】
【００３８】
図５から１７を参照して、本発明の好ましい例示的実施形態を、下で詳細に説明するが、図面に示された、同一のまたは類似する動作を有する要素は、同一の符号を与えられている。
【００３９】
図５は、マルチ配線・シグナリングによるデータの伝送に関する発明的システムの第１の例示的実施形態の概略的表現を示す。このシステムは、トランスミッタ２００およびレシーバ２０２を備え、これらは、伝送媒体２０４によって互いに接続される。伝送媒体２０４には、複数の伝送線２０４１〜２０４ｋが含まれる。
【００４０】
入力ＤＡＴＡで、トランスミッタ２００は、データ信号を受信し、このデータ信号が、エンコーダ２０６に入れられる。入力ＤＡＴＡでのデータに基づいて、エンコーダ２０６は、符号信号ＳＤを生成し、この符号信号ＳＤには、複数の符号部ＳＤ０〜ＳＤｋが含まれ、符号部の個数は、伝送線２０４１〜２０４ｋの本数に対応する。対応するドライバ２０８１〜２０８ｋによって、エンコーダ２０６により供給された符号部またはその信号値が、トランスミッタ２００の出力２１０１〜２１０ｋに供給される。トランスミッタ２００の出力２１０１〜２１０ｋは、対応する伝送線２０４１〜２０４ｋに接続される。レシーバ２０２は、伝送線の本数に対応する複数の入力２１２１〜２１２ｋが含まれ、これらの入力２１２１〜２１２ｋは、伝送媒体の対応する信号線２０４１〜２０４ｋに接続される。入力２１２１〜２１２ｋで受信される個々の符号部ＳＤ０からＳＤｋの信号値は、対応するドライバ２１４１〜２１４ｋに供給され、これらのドライバ２１４１〜２１４ｋは、受信した信号をデコーダ２１６に供給し、このデコーダ２１６は、受信した信号値または符号信号に基づいて、レシーバ回路２０２の出力ＤＡＴＡ’に印加されるデータ出力信号を生成する。
【００４１】
上述のように、本発明によるＭＷＳ手法は、差動手法で平行駆動線の対を用いて達成されるものに似たＥＭＩ特性が、すべての平行線の電流の合計が経時的に一定である限り、３本以上の信号線を用いても達成可能であることを認識したものである。この場合、個々の信号線の放射が、互いに補償する。接地接続を介する静的電流を避けるために、動的電流の合計が０にされてもよい。
【００４２】
本発明によれば、差動原理は、互いに近い空間的関係で配置された複数の配線に拡張されてもよいことが認識されている。経時的に一定の電流合計になるすべての符号が、伝送媒体２０４の個々の信号線２０４１〜２０４ｋによって伝送されてもよい。これは、伝送されるデータと独立に使用されてもよい。
【００４３】
２進伝送の場合、「０」および「１」が、伝送線を流れる異なる電流を示す。「１」は、たとえば、特定の電流がレシーバから送信機に流れていることを意味することができ、「０」は、同一の大きさの電流が反対方向に流れていることを意味することができる。その一方で、「１」が、特定の電流が流れていることを意味することができ、次いで、「０」が、電流が０であることを意味する。一定の個数の「１」および「０」を使用する符号（ＤＣ平衡化符号（ＤＣ−ｂａｌａｎｃｅｄ  ｃｏｄｅ））だけが送られるときに、電流の合計が、同様に一定になる。遷移相では、次いで、ある信号線で立ち上がる電流が、別の信号線で対応して立ち下がる電流によって補償される。並列に送られる所与の個数の符号ビットについて、１つの２進「１」だけを有する複数の符号、２つの２進「１」を有する複数の符号などがある。これらの異なるマルチ配線符号が、図６の表に示されているが、図６では、３、４、および５の配線数について、可能な符号のそれぞれの総数が８、１６、および３２として示され、列０ホットから５ホットは、それぞれ、対応する個数の「１」を有する符号が何個存在するかを示す。たとえば、列０ホットは、「１」を全く含まない符号の個数を与え、列１ホットは、異なる本数の配線について、１つの「１」だけを含む符号の個数を示し、以下同様である。この場合、それぞれの反転バージョンが含まれるので、必ず、固定された個数の「０」を有する符号と同数の、同一の固定された個数の「１」を有する符号がある。図６の表からわかるように、使用される配線の増加する個数に伴って、より多くのＤＣ平均化符号（ＤＣ−ａｖｅｒａｇｅｄ  ｃｏｄｅ）が使用可能になる。たとえば、４本の配線は、等しい個数の「１」および「０」を有する６つの符号を可能とする。
【００４４】
本発明によれば、同一の個数の「１」および「０」を有する符号の間の転換が、動的供給電流を防ぐために行われる。より多くの配線は、固定された個数の「１」および「０」を有するより多くの符号を可能とする。必ず、固定された個数の「０」を有する符号と同数の、同一の個数の「１」を有する符号がある。
【００４５】
差動伝送の場合と同様に、本発明も、配線を近い空間的関係で案内することをもたらす。ケーブル内で、直接に隣接する配線が、シールドを共用する。プリント回路基板上では、ＭＷＳシステムの導体ストリップが、実質的に平行で互いに隣接して配置される。図７は、従来の差動手法および発明的手法による配線トポロジを示す。図７Ａに示されているように、データ線ＤＡＴＡ＋およびＤＡＴＡ−とクロック線ＣＬＫ＋およびＣＬＫ−が、それぞれの別々のシールド２１８によって囲まれている。これと比較して、図７Ｂに示された本発明による手法は、共通のシールド２１８を用いるそれぞれの符号部の伝送用の４つの伝送線の配置を可能とし、その結果、マルチ配線・バンドルが、共通のシールドを共用するようになる。本発明による配置は、ハイ信号レベルからロー信号レベルへおよびその逆の遷移が補償されるので、低い放射をもたらす。配線は、ケーブル内またはプリント回路基板上で平行に、近接した空間的な接近にて配置される。
【００４６】
本発明による第１の手法によれば、使用可能な符号は、データに対して直接にマップされてもよい。したがって、伝送サイクルあたりｌｏｇ２（ＤＣ平衡化された符号の個数）個の情報ビットが、伝送されてもよい。しかし、好ましい例示的実施形態によれば、符号自体ではなく符号遷移へのデータのマッピングが好ましく、これによって、追加の価値が得られる。伝送される次の符号は、図８から明瞭なようにデータおよび前の符号の関数であり、図８には、符号遷移による入力データの符号化を示すブロック図が示されている。符号は、データ変化およびデータ値と関わりなく変化し、これは、さらに、レシーバ側での継続的なタイミング情報をもたらす。図８からわかるように、「ｉ」個の符号を用いて、「ｉ−１」個の符号遷移が認識されてもよい。前に述べたように、符号変化は、データ変化がない場合であっても発生し、すべての符号変化が、１つの時間イベントを示し、その効果は、位相ロック・ループまたは他の洗練された回復回路の工夫をレシーバ側で必要とすることなく、クロック信号が、符号化されたデータから単純な形で回復されてもよいことである。
【００４７】
本発明によるマルチ配線符号遷移シグナリングのいくつかの例を、下で説明する。
【００４８】
図９は、本発明の１つの例示的実施形態による３配線符号遷移シグナリングの状態図を示す。たとえば、出発点として状態１１０２をとると、データ値「０」が伝送のために存在する場合、次いで、符号１０１２が伝送される。符号１１０２から開始して、「１」が伝送のために存在する場合、次いで、符号０１１２が伝送される。符号１０１２から開始して、「１」が存在するときに、符号１１０２への切替が行われ、伝送のために「０」が存在するときに、符号０１１２への切替が行われる。符号０１１２から開始して、「１」が存在するときに、符号１０１２への切替が行われ、伝送されるデータユニットとして「０」が存在するときに、符号１１０２への切替が行われる。図９に示された例示的実施形態では、３つのＤＣ平衡化３配線符号がある。符号ごとに、２つの他の符号への遷移だけが可能である。図９に示された図には、データ値に基づいて、どの遷移が実行されるかが示されている。ＤＡＴＡ＝０のときに、図からわかるように、符号は、次の符号に変化する。ＤＡＴＡ＝１のときに、符号は、２つの符号値だけ前進し、これは、逆方向での符号の継続と同義である。各符号遷移が、２ビットを変更する。２つの遷移を用いて、１つのデータ・ビットだけが符号化されてもよいが、必要なタイミング情報が、必ず含まれる。
【００４９】
図９からわかるように、符号１１０２、１０１２、または０１１２あるいはこれらの反転バージョンだけが、この図で使用されている。ここでは、２つの遷移が可能であり、クロック・パルスあたり１ビットが送られる。「０」は、符号を１つ進め、「１」は、符号を２つ進める。各遷移が、２ビットを変更する。
【００５０】
図１０は、本発明のもう１つの例示的実施形態による４配線符号遷移シグナリングの状態図を示す。図を単純にするために、異なるデータ値に依存する、開始符合００１１２からの遷移だけを、図１０を参照して説明する。図からわかるように、「００２」が存在するときに、符号００１１２は、符号０１０１２に切り替わる。データ値として「０１２」が存在するときに、符号は、符号０１１０２に切り替わる。データ値「１０２」が存在するときに、符号は、符号１００１２に切り替わる。データ値「１１２」が存在するときに、符号は、符号１０１０２に切り替わる。たとえば、エスケープ情報（ＥＳＣ情報）を受信したときに符号１１００２に切り替えるために、追加の遷移が使用可能である。
【００５１】
図１０からわかるように、４本の配線を用いて、等しい個数の「０」および「１」を有する符号が選択されるという点で、最大６個のＤＣ平衡化符号がある（図９の表も参照されたい）。この場合、図１０を参照して説明したように、５つの符号遷移が可能である。２つの情報ビットが、４つの遷移に割り当てられてもよい。第５の遷移は、制御機能、たとえば、データ・ブロックの始めまたは終りをマークするのに使用されてもよい。第５の遷移は、データが送られないときにクロック信号を供給するために、「０」データを符号化するのに使用されてもよい。可能な符号遷移のうちの４つが、２ビットを変更し、１つの遷移が、４ビットのすべてを変更し、その結果、平均２．４ビットの符号が変化される。
【００５２】
図１１は、本発明の例示的実施形態による３配線・インターフェースの例を示す。図１１に示された構造に、能動終端、単純なドライバ構造、および接地（ＧＮＤ）を介する直流が含まれる。
【００５３】
図１１からわかるように、トランスミッタ２００は、電界効果トランジスタの形態の３つのスイッチ２２００〜２２０２が含まれる。符号部ＳＤ０、ＳＤ１、およびＳＤ２は、電界効果トランジスタ２２００〜２２０２のゲート端子Ｇのうちのそれぞれのゲート端子に存在する。それぞれの電界効果トランジスタのドレイン端子Ｄは、接地（ＧＮＤ）に接続され、それぞれの電界効果トランジスタのソース端子Ｓは、トランスミッタ２００の出力２１０１〜２１０３に接続される。符号部ＳＤ０、ＳＤ１、またはＳＤ２の信号値に依存して、それぞれの関連する出力２１０１〜２１０３は、そこで優勢な電位のままにされるか、接地に切り替えられる。
【００５４】
レシーバ２０２は、３つの入力２１２１〜２１２３を有し、レシーバ２０２の対応する入力およびトランスミッタ２００の対応する出力が、伝送媒体２０４の伝送線２０４１〜２０４３によって、図１１に示された形式で互いに接続される。入力２１２１〜２１２３は、それぞれ、増幅器２２２０〜２２２２の入力のうちのそれぞれの入力に接続され、電界効果トランジスタ２２４０〜２２４２のドレイン端子Ｄが、ＭＯＳダイオードとして接続される。増幅器２２２０〜２２２２の出力は、符号部ＳＤ０’〜ＳＤ２’の受信された信号値を供給する。さらに、供給線ＶＤＤが、レシーバ２０２内に設けられ、この供給線ＶＤＤは、一方では必要な供給電圧を増幅器２２２０〜２２２２に供給し、電流源Ｉｄｒｖにも接続され、電流源Ｉｄｒｖは、電界効果トランジスタ２２４０〜２２４２のゲート端子およびソース端子に接続される。
【００５５】
図１１は、３配線伝送システムの１つの可能なドライバおよびレシーバ回路を示す。信号線は、電界効果トランジスタ２２４０〜２２４２によって能動終端され、さらに、電流源Ｉｄｒｖが、レシーバ側２０２に設けられる。トランスミッタ２００は、信号線２０４１〜２０４３のうちの１つを接地に引き落とすことによって符号を送る（それに従えば各符号が１つの０だけを有する、図９に示された状態図も参照されたい）。符号遷移は、電流を信号線から信号線に置き換える。
【００５６】
図１２は、本発明に従って使用される、データ・エンコーダのブロック図の例を示す。データ・エンコーダ（図１２）は、符号遷移テーブルＩ  ２２６、マルチプレクサ２２８、および出力レジスタ２３０を有する。１ビットまたは複数のビットを含むことができるデータ信号ＤＡＴＡ（ｋビット、ｋ＝１，２，３…）と同様に、テーブル２２６は、エスケープ入力信号ＥＳＣを受信する。妥当性検査信号ＶＡＬが、選択信号としてマルチプレクサ２２８に印加され、クロック信号ＣＬＫが、出力レジスタ２３０を活動化する。図からわかるように、符号テーブル２２６は、さらに、エンコーダの出力に現れる符号信号ＳＤ（ｎビット、ｋ＝３，４，５…）を受信し、存在するデータ信号および存在するエスケープ信号に基づいて、出力に新しい符号ＳＤｎｅｘｔを生成し、この符号ＳＤｎｅｘｔが、信号ＶＡＬの対応する値を介して有効なアクションである場合、マルチプレクサ２２８によって選択され、出力レジスタ２３０によって出力される。したがって、次の符号値は、妥当性検査信号ＶＡＬ、データ信号ＤＡＴＡ、エスケープ信号ＥＳＣ、および前の符号ＳＤの関数である。
【００５７】
有効なデータが存在しない場合、信号ＶＡＬは、「０」のロー論理レベルになり、マルチプレクサ２２８の対応する活動化によって、次の符号値ＳＤｎｅｘｔとして、出力に現れる符号値ＳＤを選択することによって、符号進行または符号変化を防ぐ。図１２に示された配置は、一般的な遷移符号化マシンである。上述のように、次の符号は、前の符号、データ入力、ＥＳＣ入力、および妥当性検査信号ＶＡＬの関数である。妥当性検査信号は、新しいデータが供給されないときに、必ず、符号進行を停止する。データが無効である場合、レシーバ側で、クロック・パルスに出会わない。ＥＳＣ信号は、基本的に、入力データも担持するが、４つ以上の符号ビットについて使用可能になる冗長符号遷移の使用を可能とする。
【００５８】
３配線・システムの場合、遷移符号化は、３配線・データ・エンコーダについて図１３に示された状態図によって実行されてもよい。この図では、いわゆるより多くのステートマシン（ｍｏｒｅ−ｓｔａｔｅ  ｍａｃｈｉｎｅ）が使用され、２ホット符号化が使用される。遷移は、図９を参照して既に説明した遷移に対応するが、ここでは妥当性検査情報信号ＶＡＬがさらに含まれ、このＶＡＬは、対応する遷移について、必ず「１」の値を有する。
【００５９】
図１４は、レシーバ側で、受信された符号部値ＳＤ０’〜ＳＤｎ’からクロック信号を回復するためのタイミング回復回路の例を示す。この回路は、複数のＡＮＤゲート２３２０〜２３２ｎを備え、これらのＡＮＤゲートは、第１入力で対応する符号部のそれぞれの反転信号を受信し、第２入力によって、対応する遅延線２３４０〜２３４ｎによって所定の時間間隔だけ遅延された符号部入力からの信号を受信する。ＡＮＤゲート２３２０〜２３２ｎの出力は、ＯＲゲートによって論理的に組み合わされ、ＯＲゲート２３６の出力は、クロック信号ＣＬＫ’に対応する。上述のように、タイミング回復は、図１４に示された回路によって実行され、この回路は、使用される配線または信号線の本数にかかわりなく、ＤＣ平均化符号の間で必ず少なくとも１つの「０」から「１」への遷移が行われるという事実を活用する。遅延線２３４０〜２３４ｎ（たとえば、インバータ・チェイン）を使用することによって、遷移の短いパルスが生成される。符号内の異なる「０」から「１」への遷移が、同時に発生し、包含的ＯＲ動作によって共通のパルスに組み合わされる。回復されるタイミングのクロック・サイクルは、伝送クロック・サイクルおよび遅延要素の長さに依存する。多くのシステムで、異なる伝送クロック・サイクルが、完全な語（たとえば、１６ビット）を送るのに使用される。通常、この語時間だけが、さらなる処理に必要である。ここでは、伝送クロック・パルスの共用版が用いられるので、そのクロック・サイクルは、単純な形で制御されてもよい。
【００６０】
図１５は、受け取った符号語ＳＤ’からクロック・パルスＣＬＫ’、送られたＤＡＴＡ’、ＥＳＣ情報信号ＥＳＣ’、および任意選択として誤り信号を生成するための、レシーバ側のデータ・デコーダの例を示す。この配置に、符号遷移テーブルＩＩ  ２３８が含まれ、この符号遷移テーブルＩＩ  ２３８は、入力レジスタ２４０によって前の符号ＳＤ’ｏｌｄを受信し、入力ＳＤ’から直接に現在の符号を受信する。さらに、受信された符号ＳＤ’から、クロック信号ＣＬＫ’が、タイミング回復回路２４２によって、図１４に関して説明した方式で回復され、入力レジスタ２４０を解放し、出力レジスタ２４２を解放するのに使用される。供給された情報に基づいて、符号遷移テーブルＩＩ  ２３８は、信号ＤＡＴＡ’、ＥＳＣ’、およびＥＲＲＯＲを生成し、これらの信号は、回復されたクロック信号ＣＬＫ’の制御の下で出力バッファ２４２によって出力される。図１５に示された配置によって、オリジナル・データが、前の符号との到着した符号の比較によって復号され、符号遷移テーブルＩＩ  ２３８は、すべての可能な組合せについてデータを表引きするために設けられる。符号の成分でない未使用記号からまたはそれへの遷移は、誤りとして報告されてもよい。
【００６１】
符号遷移テーブルが、図１２に示されたエンコーダに使用されたものと異なることを指摘しなければならない。レシーバ側での情報の処理に、異なるパイプライン・ステージを含めることができる。クロック・パルスが、無効なデータについて回復されないので、前に送られた情報が、レシーバ・パイプライン内でスタックされ得る。この情報をシフトするか、パイプラインを介して伝搬させるために、トランスミッタによって、たとえばＥＳＣ信号を使用することによって、ダミー・データが含められる。
【００６２】
図１６は、４配線電流ループに関する本発明のもう１つの例示的実施形態による回路の例を示す。この例示的実施形態では、トランスミッタ２００は、４つのスイッチＳ０〜Ｓ３を備え、これらのスイッチは、符号部ＳＤ０〜ＳＤ３の信号値に依存して制御される。スイッチＳ０〜Ｓ３は、伝送媒体２０４の、それらに接続された伝送線２０４０〜２０４３を接地電位ＧＮＤに駆動するか、トランスミッタ２００内の電流源Ｉｄｒｖによって供給される電流レベルに駆動するために設けられる。
【００６３】
レシーバ２０２は、複数の増幅器Ａ０〜Ａ３を備え、これらの増幅器は、個々の符号部ＳＤ０’〜ＳＤ３’の信号値を出力する。信号線２０４０〜２０４３は、増幅器Ａ０〜Ａ３の対応する非反転入力に接続され、さらに、それぞれの終端抵抗Ｒによって、増幅器Ａ０〜Ａ３の反転入力に接続される。図１６に示された４つの伝送線または伝送配線２０４０〜２０４３を用いると、電流ループ・シグナリングの原理が、ＭＷＳ符号化方式を使用することによって拡張されてもよい。図１６に示された回路は、トランスミッタ２００およびレシーバ２０２を有する４配線・システムの原理を示す。一定の電流が、２本の信号線でトランスミッタ２００からレシーバ２０２に流れ、他方の２本の信号線は、接地に接続され、リターン・パスを表す。受動終端抵抗網Ｒが、そのスター点で共通の基準レベルを生成する。個々の抵抗にまたがる電圧低下を検出することによって、２進信号レベルが決定されてもよい。レシーバ入力での電圧レベルは、接地に引きおろされた信号線について基準レベル未満である。一定の電流を供給される信号線について、電圧レベルは、スター点のレベルを超える。４本すべての信号線の累積電流は、どの符号が送られているかにかかわりなく、常に０である。
【００６４】
図１７は、次の符号が、現れるデータ、前の符号、妥当性検査信号、およびＥＳＣ信号に基づいて、それに従って選択される４配線・データ・エンコーダの例を示す。図１７に示された符号化マシンは、４配線符号化に使用される。これには、２ビット・データ入力およびＥＳＣ信号に関する符号遷移テーブルが含まれる。実際の回路では、このテーブルは、非常にコンパクトな組合せ論理回路である。レシーバ側でのタイミング回復およびデータ復号は、図１４および１５に示された回路を使用して実行される。提供される符号シーケンスに関して、データ・エンコーダ内の符号遷移テーブルは、エンコーダ内の符号遷移テーブルに対応しなければならない。
【００６５】
図１から４を参照して上で説明した従来の手法に対する本発明による方法および装置の利点は、後続の表から明白である。
【表１】
2007511118.tif 000003
【００６６】
本発明の好ましい例示的実施形態を、上で２進符号を基礎として詳細に説明したが、本発明が符号のこの特定のタイプに制限されないことは、専門家には明らかである。逆に、対応する隣接する信号線上の個々の符号部によって存在する信号値が、合計において一定であることが保証されるならば、どのような符号が選択されてもよい。
【図面の簡単な説明】
【００６７】
【図１】トランスミッタとレシーバの間でのデータの伝送中のＥＭＩの影響を示すブロック図である。
【図２】ディスプレイ・コントロールおよび外部グラフィックス・コントロールを有するマトリックス・ディスプレイを示すブロック図である。
【図３Ａ】データ信号およびクロック・パルス信号の差動シグナリング用の既知の回路を示す図である。
【図３Ｂ】図３Ａの回路で使用される信号の波形を示す図である。
【図４Ａ】データ／ストローブ符号化用の既知の回路を示す図である。
【図４Ｂ】図４Ａの回路で使用される信号の波形を示す図である。
【図５】マルチ配線・シグナリング（ＭＷＳ）によるデータの伝送に関する本発明によるシステムの第１の例示的実施形態を概略的に表す図である。
【図６】異なる本数の伝送線について特定の個数の「１」を有する何個の２進符号（０＝ホット、…、５ホット）があるかを指定する表である。
【図７Ａ】従来の差動シグナリングによる配線トポロジを示す図である。
【図７Ｂ】発明的マルチ配線・シグナリングによる配線トポロジを示す図である。
【図８】符号遷移による入力データの符号化を示すブロック図である。
【図９】本発明の１つの例示的実施形態による３配線符号遷移シグナリングを示す状態図である。
【図１０】本発明のもう１つの例示的実施形態による４配線符号遷移シグナリングを示す状態図である。
【図１１】本発明の１つの例示的実施形態による３配線・インターフェースの例を示す図である。
【図１２】データ・エンコーダを示すブロック図である。
【図１３】３配線・データ・エンコーダのステートマシンを示す図である。
【図１４】タイミング回復回路を示すブロック図である。
【図１５】データ・デコーダの例を示す図である。
【図１６】４配線電流ループの回路の例を示す図である。
【図１７】４配線・データ・エンコーダの例を示す図である。
【図１】
2007511118.tif 000004
【図２】
2007511118.tif 000005
【図３Ａ】
2007511118.tif 000006
【図３Ｂ】
2007511118.tif 000007
【図４Ａ】
2007511118.tif 000008
【図４Ｂ】
2007511118.tif 000009
【図５】
2007511118.tif 000010
【図６】
2007511118.tif 000011
【図７Ａ】
2007511118.tif 000012
【図７Ｂ】
2007511118.tif 000013
【図８】
2007511118.tif 000014
【図９】
2007511118.tif 000015
【図１０】
2007511118.tif 000016
【図１１】
2007511118.tif 000017
【図１２】
2007511118.tif 000018
【図１３】
2007511118.tif 000019
【図１４】
2007511118.tif 000020
【図１５】
2007511118.tif 000021
【図１６】
2007511118.tif 000022
【図１７】
2007511118.tif 000023
【国際調査報告】
2007511118.tif 000024
2007511118.tif 000025
2007511118.tif 000026