(57)【要約】【課題】前の光表示信号から夫々独立である最適な光表示信号の結果として画素による光の調節を可能とする表示スクリーン、表示システム及び表示スクリーンの集合を提供する。【解決手段】表示スクリーン（５）は、複数のセル（２）を有する。夫々のセル（２）は、光源（４）からの光の調節のための画素（Ｐ）と、光表示信号を画素（Ｐ）による調節を制御する電気信号（Ｉ）に変換するための感光素子（Ｄ）と、感光素子（Ｄ）に並列結合された蓄積容量と、蓄積容量に蓄積リセット電圧（ＶＲ）を供給するための蓄積リセットスイッチ（ＳＲ）とを有する。
2007519012.tif 000002
【特許請求の範囲】
【請求項１】
複数のセルを有する表示スクリーンにおいて、
夫々のセルは、
光源からの光の調節のための画素と、
該画素による調節を制御するよう光表示信号を電気信号に変換するための感光素子と、
該感光素子に並列に結合された蓄積容量と、
該蓄積容量に蓄積リセット電圧を供給するための蓄積リセットスイッチとを有することを特徴とする表示スクリーン。
【請求項２】
前記蓄積容量は、前記画素の寄生容量により形成され、
前記画素は、前記感光素子に並列に結合されていることを特徴とする、請求項１記載の表示スクリーン。
【請求項３】
前記画素は、ＳＴＮ（スーパー・ツイステッド・ネマチック）液晶物質であることを特徴とする、請求項２記載の表示スクリーン。
【請求項４】
蓄積リセット手段は、前記複数のセルの多数の夫々の画素を十分に光を遮蔽する状態に置くように、前記複数のセルの多数の夫々の蓄積リセットスイッチに蓄積リセット信号を供給するために存在することを特徴とする、請求項２記載の表示スクリーン。
【請求項５】
前記複数のセルの夫々は、前記感光素子と前記画素との間に結合された駆動回路を更に有し、
前記蓄積容量は、蓄積キャパシタにより形成されることを特徴とする、請求項１記載の表示スクリーン。
【請求項６】
夫々のセルにおいて、
前記駆動回路は、制御端子並びに第一及び第二の主要端子を有する駆動トランジスタを有し、
前記蓄積キャパシタは、第一及び第二の端子を有し、
前記蓄積キャパシタの第一の端子は前記駆動トランジスタの制御端子に結合され、前記駆動トランジスタの第一の主要端子は前記画素に結合されていることを特徴とする、請求項５記載の表示スクリーン。
【請求項７】
夫々のセルにおいて、前記駆動トランジスタの第二の主要端子は第一の供給電圧に結合され、前記蓄積キャパシタの第二の端子は基準電圧に結合されていることを特徴とする、請求項６記載の表示スクリーン。
【請求項８】
夫々のセルは、駆動トランジスタの第一の主要端子と前記画素との間に結合された画素リセット回路を更に有することを特徴とする、請求項７記載の表示スクリーン。
【請求項９】
夫々のセルにおいて、画素リセット回路は、夫々が制御端子と、第一の主要端子と、第二の主要端子とを有する第一のトランジスタ及び第二のトランジスタを有し、
前記第一のトランジスタの第一の主要端子は、前記駆動トランジスタの第一の主要端子に結合され、
前記第一のトランジスタ及び前記第二のトランジスタの第二の主要端子は、前記画素に結合され、
前記第一のトランジスタ及び前記第二のトランジスタの制御端子は、画素リセット信号を受けるように結合され、
前記第二のトランジスタの第一の主要端子は、画素リセット電圧を受けるように結合されていることを特徴とする、請求項８記載の表示スクリーン。
【請求項１０】
前記複数のセルの多数の夫々の画素を十分に光を遮蔽する状態に置くために前記複数のセルの多数の夫々の画素リセット回路に前記画素リセット信号を供給する画素リセット手段と、
前記駆動トランジスタを十分にオフとするために、前記画素リセット信号に十分に同調して、前記複数のセルの多数の夫々の蓄積キャパシタの第一の端子に蓄積リセット信号を入力する蓄積リセット手段とを更に有することを特徴とする、請求項９記載の表示スクリーン。
【請求項１１】
前記複数のセルの夫々の感光素子は、目に見えない光の光表示信号を受けるよう構成されていることを特徴とする、請求項１記載の表示スクリーン。
【請求項１２】
請求項１記載の表示スクリーンと、前記感光素子に光表示信号を伝達するための光学画像発生源とを有することを特徴とする表示システム。
【請求項１３】
前記光学画像発生源は、投影装置及びレーザースキャナから選択されることを特徴とする、請求項１２記載の表示システム。
【請求項１４】
当該表示スクリーンは、タイル模様で互いに隣接して配置されることを特徴とする、請求項１記載の表示スクリーンの集合。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のセルを有する表示スクリーンに関する。本発明はまた、複数のセルを有する表示スクリーンを有する表示システム及び表示スクリーンの集合に関する。
【背景技術】
【０００２】
ＵＳ５，６１２，７９８（特許文献１参照。）は、液晶物質と、光電セルの配列とを有する表示装置を開示する。走査レーザーは、光電セルの配列を走査し、それによって夫々の光電セルを異なる度合いで照射する。照射によって、夫々の光電セルは、電荷を蓄積し、それによって電界を発生させる。電界は、光電セルの近くの液晶物質の極性に影響を及ぼす。偏光器との組合せで、光電セルの近くの物質は、電界に応じて、光源から発せられて画素を通る光を調節することのできる画素を形成する。レーザースキャナが光電セルを走査した後に、電荷が徐々に放出される。結果として、画素は、照射の強度に応じて光を調節する。画素に結合された光電セルを繰り返し走査するときに、調節の量は、前の走査動作から残っている電荷に依存する。この効果は、画像品質を低減させる。調節の量が前の走査動作から残っている電荷に依存するので画像品質が最適ではないことが、表示装置の欠点である。
【特許文献１】米国特許出願ＵＳ５，６１２，７９８
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前の光表示信号から夫々独立である最適な光表示信号の結果として画素による光の調節を可能とする、上述した形式の表示スクリーンを提供することである。
【０００４】
本発明の第二の目的は、前の光表示信号から夫々独立である最適な光表示信号の結果として画素による光の調節を可能とする、上述した形式の表示システムを提供することである。
【０００５】
本発明の第三の目的は、前の光表示信号から夫々独立である最適な光表示信号の結果として画素による光の調節を可能とする、上述した形式の表示スクリーンの集合を提供することである。
【課題を解決するための手段】
【０００６】
第一の目的は、夫々のセルが、光源からの光の調節のための画素と、該画素による調節を制御するよう光表示信号を電気信号に変換するための感光素子と、該感光素子に並列に結合された蓄積容量と、該蓄積容量に蓄積リセット電圧を供給するための蓄積リセットスイッチとを有することで実現される。感光素子の電気信号は、光表示信号に応じて蓄積容量を放電し、画素による調節を制御する。蓄積リセットスイッチを介して蓄積容量に蓄積リセット電圧を供給した後に、十分に明確な電圧が容量の両端に存在する。従って、蓄積リセット電圧が供給された後で感光素子により受けられた光表示信号は、蓄積容量の両端の十分に明確な電圧から始まる画素による調節をもたらし、結果として十分に明確な調節をもたらす。
【０００７】
セルは、一つ又はそれ以上の画素を有し、一方で、このセル内の夫々の画素は、一つ又はそれ以上の感光素子に結合されても良い。代替的には、セルは、一つ又はそれ以上の感光素子を有しても良く、一方で、このセル内の夫々の感光素子は、一つ又はそれ以上の画素に結合されても良い。
【０００８】
前記蓄積容量が前記画素の寄生容量により形成され、前記画素が前記感光素子に並列に結合されている場合が有利である。余分なキャパシタは必要とされないので、単純で費用効果のある実施態様が得られる。蓄積リセット電圧によって、画素は、十分に光を遮蔽する状態に置かれても良い。従って、光表示信号の強度に応じて、感光素子は、蓄積容量を徐々に放電し、その結果、画素の両端の電圧を低減させる。結果として、画素の特性に応じて、画素による調節は、光源からの光を遮蔽することから部分的に光を伝達又は反射することに変化する。従って、画素は徐々に明るくなる。
【０００９】
画素は、如何なる形式の液晶物質であっても良い。このような液晶画素は、画素を通って伝達される光を調節することのできる透過型、又は画素に照射される光の反射を調節することのできる反射型であっても良い。前記画素がＳＴＮ（スーパー・ツイステッド・ネマチック）液晶物質である場合が有利である。この物質は、比較的急な伝達対電圧特性を有する。これは、調節を遮蔽から全伝達に変化させるように、画素の両端に必要とされる電圧範囲を低減させる。結果として、感光素子による画素の寄生容量の充電及び放電の所要量は減少する。これは、上述した液晶物質を用いることにより、感光素子の効率又は光表示信号の強度の要求が低減することを意味する。要求は、比較的低い誘電率及び／又は比較的大きなセルギャップを有する液晶物質の使用により更に低減されうる。
【００１０】
一つの実施例において、蓄積リセット手段は、前記複数のセルの多数の夫々の画素を十分に光を遮蔽する状態に置くように、前記複数のセルの多数の夫々の蓄積リセットスイッチに蓄積リセット信号を供給するために存在する。複数のセルの多数は、例えば、多数がスクリーンの上部又は下部にあるセル、一つ若しくはそれ以上の行のセル、一つ若しくはそれ以上の列のセル、又は例えば特定の色の特定の形式のセルを有しうるような、如何なる方法で配置されても良い。
【００１１】
蓄積リセット信号は、例えば、光表示信号のフレーム期間の開始時に繰り返し入力されても良い。結果として、蓄積容量は、画素を光遮蔽状態とする電圧に充電される。残りのフレーム期間の間に、感光素子は、感光素子により受けられた光表示信号に応じて容量を放電する。感光素子がフレーム期間の大部分の間に光画像信号を受ける場合には、対応する画素は、そのフレーム期間の間に徐々に明るくなる。次の画像が次のフレーム期間の間に表示される前に、蓄積リセット信号は再度入力される。この方法で、フレーム比と等しい比率で一連の画像により形成された動画がスクリーン上に表示されうる。画素がフレーム期間中に徐々に明るくなるので、それらは、動作にじみの問題を低減するパルス化された光出力を供給すると考えられる。
【００１２】
一つの実施例において、前記複数のセルの夫々は、前記感光素子と前記画素との間に結合された駆動回路を更に有し、一方で、前記蓄積容量は、蓄積キャパシタにより形成されている。駆動回路は、画素に入力される電気信号の所望のレベルを発生させるように構成されるので、感光素子により受けられた光表示信号に対する画素による光の調節の量は、画素及び感光素子の特性によってほとんど制限されない。従って、画素は、例えば、若干急な伝達対電圧特性を有する液晶物質を有しても良く、一方で、改善されたグレースケール、より幅広い視角又は他の性能改善をもたらす。
【００１３】
夫々のセルにおいて、前記駆動回路は、制御端子並びに第一及び第二の主要端子を有する駆動トランジスタを有し、前記蓄積キャパシタは、第一及び第二の端子を有し、前記蓄積キャパシタの第一の端子は前記駆動トランジスタの制御端子に結合され、前記駆動トランジスタの第一の主要端子は前記画素に結合されている。駆動トランジスタは、画素を充電又は放電する電流源として動作する。画素が液晶層を有する場合には、駆動トランジスタはこの層を充電又は放電する。
【００１４】
夫々のセルにおいて、前記駆動トランジスタの第二の主要端子は第一の供給電圧に結合され、前記蓄積キャパシタの第二の端子は基準電圧に結合されている。このような配置は、第一の供給電圧とは無関係に、蓄積キャパシタに並列に結合された感光素子の動作範囲を選択することを可能にする。
【００１５】
実施例の変形において、夫々のセルは、駆動トランジスタの第一の主要端子と前記画素との間に結合された画素リセット回路を更に有する。画素リセット回路は、例えば、画素が光源からの光を十分に遮蔽する値に画素の両端の電圧をリセットすることにより、画素をリセットする。このリセットにより、画素は、所定の状態に至る。これは、リセット後の画素による如何なる調節も画素の履歴から十分に独立していることを意味する。
【００１６】
夫々のセルにおいて、画素リセット回路は、夫々が制御端子と、第一の主要端子と、第二の主要端子とを有する第一のトランジスタ及び第二のトランジスタを有し、前記第一のトランジスタの第一の主要端子は、前記駆動トランジスタの第一の主要端子に結合され、前記第一のトランジスタ及び前記第二のトランジスタの第二の主要端子は、前記画素に結合され、前記第一のトランジスタ及び前記第二のトランジスタの制御端子は、画素リセット信号を受けるように結合され、前記第二のトランジスタの第一の主要端子は、画素リセット電圧を受けるように結合されている。画素リセット回路は、画素リセット信号に応じて画素に画素リセット電圧を入力する。画素リセット電圧が第二のトランジスタを介して画素に結合されている間に、第一のトランジスタは、駆動トランジスタから画素への電流フローを遮断する。従って、リセット中に駆動トランジスタから発生した如何なる電流も、画素のリセットを妨げない。
【００１７】
当該表示スクリーンは、前記複数のセルの多数の夫々の画素を十分に光を遮蔽する状態に置くために前記複数のセルの多数の夫々の画素リセット回路に前記画素リセット信号を供給する画素リセット手段と、前記駆動トランジスタを十分にオフとするために、前記画素リセット信号に十分に同調して、前記複数のセルの多数の夫々の蓄積キャパシタの第一の端子に蓄積リセット信号を入力する蓄積リセット手段とを更に有する場合が有利である。この事象では、蓄積キャパシタの両端の電圧及び画素の両端の電圧をリセットすることにより、同時に複数のセルの多数がリセットされる。
【００１８】
感光素子は、ポリシリコン光トランジスタ、アモルファスシリコン光トランジスタ及びＰＩＮ形ダイオードから選ばれても良い。感光素子は、また、制御電極と主要電極との間の接続によるダイオードとして結合されたポリシリコン光トランジスタ又はアモルファスシリコン光トランジスタであっても良い。
【００１９】
本発明の表示スクリーンは、複数のセルの夫々の画素により調節された光を伝送するための前面部を有しても良い。複数のセルの夫々の感光素子は、前面部の外側を向いているスクリーンの側に置かれている発生源から光表示信号を受けるように構成されている。背面投影の適用は、光表示信号の発生源がスクリーンの後ろに隠されるとう利点を有する。
【００２０】
代替的には、スクリーンは、前面投影のために配置されても良い。感光素子は、前面部に配置される。前面投影及び背面投影は、透過型の画素又は反射型の画素と共に適用されても良い。
【００２１】
本発明の表示スクリーンの前記複数のセルの夫々の感光素子が、目に見えない光の光表示信号を受けるよう構成されている場合が有利である。可視光スペクトラムの外側の光表示信号を発生させる発生源を使用することにより、当該スクリーンの画素により調節された光表示信号と可視光との間の干渉が回避される。更に、このようなスクリーンは、周囲の照明状態に敏感ではない。
【００２２】
第二の目的は、当該表示システムが、前述したような表示スクリーンと、前記感光素子に光表示信号を伝達するための光学画像発生源とを有することで達成される。
【００２３】
前記光学画像発生源は、投影装置及びレーザースキャナから選択される。
【００２４】
一つの実施例において、スクリーンのセルのピッチは、光学画像発生源がスクリーン上に投影することのできる最高分解能画像の画成分のピッチよりも小さい。この実施例では、光学画像発生源は、低分解能から最高分解能までの如何なるフォーマットの画像も発生させられる。その場合、表示スクリーンは、スクリーン上に投影される最高分解能画像の画成分の夫々を再現することができる。最高分解能よりも低い分解能を有する画像がスクリーン上に投影されている場合には、幾つかのセルは、その画成分に対応する光を発生させるために夫々の画成分に使用可能である。この場合には、幾つかのセルの一つが機能しなくなる場合に、機能しなくなったセルの輝度への寄与のみが、その画素成分を再現するための光において失われる。
【００２５】
第三の目的は、表示スクリーンの集合の表示スクリーンがタイル模様で互いに隣接して配置されることで達成される。夫々の表示スクリーンは、１０以下のオーダーである少数の接続のみを有するので、表示部の集合の対応する接続を相互接続することは比較的容易である。この少数の接続により、タイル模様で互いに隣接する表示スクリーンを並べることも比較的容易である。
【発明を実施するための最良の形態】
【００２６】
本発明のスクリーン及びシステムのこれら及び他の特徴は、図を参照して更に明らかにされ、記述される。
【００２７】
異なる図で同じ参照符号が見られるのは、同じ信号、又は同じ機能を実行する素子を参照するためである。図１Ａで示されるような本発明による表示スクリーンで適用されるセル２の実施例は、感光素子Ｄ及び画素Ｐを有する。感光素子Ｄは、例えば光学画像発生源からの光表示信号Ｌｉを受ける。光表示信号Ｌｉは、可視スペクトラムの内側又は外側にある光によって形成されても良く、感光素子Ｄで光電流を誘発する。電気信号Ｉは、画素Ｐの伝達又は反射を変化させる信号であって、光電流により形成されても良く、あるいは、光電流の増幅により得られても良い。結果として、画素Ｐは、電気信号Ｉに応じて光源（図示せず。）から発せられた光を調節する。即ち、それは、外部からの制御信号Ｌｉに依存する。
【００２８】
図１Ｂでは、幾つかの感光素子Ｄ１、Ｄ２、Ｄ３、Ｄ４を有するセル２の一実施例が示されている。これらの感光素子Ｄ１、Ｄ２、Ｄ３、Ｄ４は、一つの画素Ｐに接続されている。代替的には（図示せず。）、感光素子Ｄ１、Ｄ２、Ｄ３、Ｄ４のうちの一つ又はそれ以上が、一つ又はそれ以上の駆動回路Ａに接続され、一方、夫々の駆動回路Ａは、画素Ｐに結合されても良い。
【００２９】
図１Ｃでは、感光素子Ｄ及び幾つかの画素Ｐ１、Ｐ２、Ｐ３を有するセル２の一実施例が示されている。これらの画素Ｐ１、Ｐ２、Ｐ３の夫々は、感光素子Ｄの光電流により調節される。
【００３０】
図１Ｄで示されている表示システム６は、表示スクリーン５及び光学画像発生源３を有する。表示スクリーンは、表示パネル１と、蓄積リセット信号ＳＲＳを供給する蓄積リセット手段ＳＲＭと、画素リセット信号ＰＲＳを供給する画素リセット手段ＰＲＭとを有する。両リセット手段ＳＲＭ、ＰＲＭは、信号発生器のような専用のハードウェア回路であっても良いが、適切なタイミング及び振幅を有する波形を供給するタイミング及び制御回路に含まれても良い。代替的には、処理装置が両リセット手段ＳＲＭ、ＰＲＭの機能を実行しても良い。
【００３１】
表示パネル１は、行及び列のマトリクス状に配置された複数のセル２を有する。パネル１は、夫々のセル２が外部の光学画像発生源３によりアドレス指定されるので、如何なる行又は列の電極も必要としない。このため、セル２は、行及び列での構造とは異なる如何なる任意の構造で配置されても良い。例えば、放射状、対角線状、又は円状の構造のような他の構造が適用されても良い。セル２は、また、多様な形状を有しても良い。パネル１は、蓄積リセット信号ＳＲＳ及び画素リセット信号ＰＲＳを受けるための接続を有する。更に、パネル１は、以下の電圧、
リセット電圧ＶＲと、
第一の供給電圧Ｖ１と、
第二の供給電圧Ｖ２（接地であっても良い。）と、
画素リセット電圧ＶＰＲと、
を受けるための接続を有する。
【００３２】
パネル１は、また、基準電圧Ｖｒｅｆを受けるための別の接続を有しても良い。
【００３３】
リセット信号、電圧、及び存在するならば基準電圧Ｖｒｅｆは、パネル１の夫々のセル２に結合されている。
【００３４】
夫々のセル２は、発生源３から対応する光表示信号Ｌｉを受ける。光表示信号Ｌｉは、セル２の感光素子Ｄを介して、電気信号Ｉに変換される。当該セル２の画素Ｐは、光源４から発せられた光を調節する。これは、液晶物質の層に加えられている電圧の変化が、液晶層を透過又は液晶層により反射される光の偏光を変化させるという既知の方法で成される。偏光器との組合せにおいて、偏光の変化は、液晶層と偏光器との組合せを透過する光の強度の変化をもたらす。伝達曲線の一例が図２に与えられている。曲線は、画素Ｐに加わる電圧（ＶＰ）の関数として光伝達（ＴＰ）の百分率を示す。示されている曲線において、画素両端の電圧ＶＰが５Ｖ又はそれ以上であるときに、画素は、光源からの光を遮断するので、伝達不可能である。電圧ＶＰが２Ｖから５Ｖの間にあるとき、伝達は１００％と０％との間で変化する。電圧範囲が−２Ｖ＜ＶＰ＜２Ｖでは、画素は伝達可能であり、一方、−２Ｖから−５Ｖの範囲では、画素は再び徐々に伝達不可能となる。従って、動作範囲は、図２で矢印により示されているように、−２Ｖから−５Ｖの範囲又は＋２Ｖから＋５Ｖの範囲にある。
【００３５】
図３は、図１Ａで示されたようなセル２を有する一実施例の更に詳細な回路図を示す。回路図は、第一及び第二の端子を有する画素Ｐに並列に結合されている感光素子Ｄを有する。画素Ｐは、本実施例では、液晶物質の層を有する。蓄積容量は、画素Ｐの液晶層を横切る寄生容量により形成される。画素Ｐの第一の端子は、蓄積リセットスイッチＳＲの主要端子を介してリセット電圧ＶＲに結合されている。蓄積リセットスイッチの制御端子は、蓄積リセット手段ＳＲＭからの蓄積リセット信号ＳＲＳを受けるように結合されている。画素Ｐの第二の端子は、第一の供給電圧Ｖ１に結合されている。電気信号Ｉは、本実施例では、感光素子Ｄにより発生し、画素Ｐを放電する光電流により形成される。
【００３６】
セル２の動作を、図４で示されるような時間ｔの関数としての波形を参照して以下で説明する。
【００３７】
リセット時間間隔ＴＲの間、リセットスイッチＳＲは、示されているように高電位である蓄積リセット信号ＳＲＳによって閉じられる。リセットスイッチＳＲを介して、定電圧であって良い蓄積リセット電圧ＶＲは、画素Ｐの第一の端子に結合される。結果として、画素Ｐの第一の端子の制御電圧ＶＤは、速やかにリセット電圧ＶＲの電位に到達する。リセット電圧ＶＲは、本実施例では、第一の供給電圧Ｖ１よりも低い。例えば、図２で示された伝達曲線を有する画素に対して、蓄積リセット電圧は、第一の供給電圧Ｖ１よりも低い５Ｖであるように選ばれても良い。表示時間間隔ＴＤの間、感光素子Ｄが受けた光表示信号Ｌｉは、図３において矢印Ｉで示されている光電流を生じさせる。この光電流は、画素Ｐにより形成された蓄積容量を放電する。光表示信号Ｌｉが受けられないとき、蓄積容量は放電されないので、図４で曲線“Ｌｉ＝０”により表わされるように、制御電圧ＶＤは一定のままであり、伝達ＴＰは実質的に０％のままである。光表示信号Ｌｉが最大レベルＬｍａｘに対応するとき、蓄積容量は、駆動時間間隔ＴＤの間にほぼ完全に放電され、結果として“Ｌｉ＝Ｌｍａｘ”により表わされる制御電圧ＶＤ及び伝達ＴＰの曲線となる。光表示信号Ｌｉが零と最大レベルＬｍａｘとの間のレベルに対応するとき、蓄積容量は、駆動時間間隔ＴＤの間に部分的に放電され、結果として“０＜Ｌｉ＜Ｌｍａｘ”により表わされる曲線となる。
【００３８】
従って、画素Ｐにより伝達される光Ｌｏのレベルは、光表示信号Ｌｉに比例する。このようなセル２を備えられた表示スクリーン５は、発生源３によりスクリーン上に投影された画像の正転画像を表示する。
【００３９】
図５は、図１Ａで示されたようなセル２を有する他の実施例の更に詳細な回路図を示す。図３で示された回路図に対する主な相違点は、以下の通りである。
【００４０】
蓄積容量は、第一の供給電圧Ｖ１とは異なる基準電圧Ｖｒｅｆに結合された第一の端子を有する別の蓄積キャパシタＣにより形成され、一方で、感光素子Ｄは、前記蓄積キャパシタＣと並列に結合されている。
【００４１】
画素Ｐは、駆動回路Ａに直列に結合されている。駆動回路Ａは、本実施例では、駆動トランジスタＤＴを有する。駆動トランジスタＤＴは、第一及び第二の主要端子と、制御端子とを有する。蓄積キャパシタＣは、駆動トランジスタＤＴの制御端子に結合された第二の端子を有する。駆動トランジスタＤＴの第一の主要端子は、第一の供給電圧Ｖ１に結合されている。
【００４２】
駆動トランジスタＤＴの第二の主要端子は、画素リセット回路ＰＲＣを介して画素Ｐの第一の端子に結合されている。画素Ｐは、第二の供給電圧Ｖ２に結合された第二の端子を有する。第二の供給電圧Ｖ２は、接地であっても良い。
【００４３】
画素リセット手段ＰＲＭは、画素リセット回路ＰＲＣに画素リセット信号ＰＲＳを供給するために存在する。
【００４４】
画素リセット回路ＰＲＣは、第一のトランジスタＴ１及び第二のトランジスタＴ２を有する。夫々のトランジスタＴ１、Ｔ２は、第一の端子と、第二の端子と、制御端子とを有する。第一のトランジスタＴ１の第一の主要端子は、駆動トランジスタＤＴの第一の主要端子に結合され、第一のトランジスタＴ１及び第二のトランジスタＴ２の第二の主要端子は、画素Ｐの第一の端子に結合され、第一のトランジスタＴ１及び第二のトランジスタＴ２の制御端子は、画素リセット信号ＰＲＳを受けるように結合され、第二のトランジスタＴ２の第一の主要端子は、画素リセット電圧ＶＰＲを受けるように結合されている。
【００４５】
図５で示されるセル２の実施例の動作を、図６で示されるような時間ｔの関数としての波形を参照して以下で説明する。
【００４６】
リセット時間間隔ＴＲの間、蓄積リセットスイッチＳＲは、示されているように高電位である蓄積リセット信号ＳＲＳによって閉じられる。蓄積リセットスイッチＳＲを介して、定電圧であって良い蓄積リセット電圧ＶＲは、蓄積キャパシタＣの第二の端子に結合される。結果として、駆動トランジスタＤＴの制御端子の制御電圧ＶＤは、速やかに蓄積リセット電圧ＶＲの電位に到達する。望ましくは、蓄積リセット電圧ＶＲは、第一の供給電圧Ｖ１とほぼ等しく、一方で、望ましくは、基準電圧Ｖｒｅｆは、第一の供給電圧Ｖ１よりも低い。
【００４７】
望ましくは、同じリセット時間間隔ＴＲの間に、画素リセット回路ＰＲＣは、駆動トランジスタＤＴから発せられた如何なる電流も遮断し、画素の伝達曲線が０％のレベルにあるような値に画素Ｐに加わる電圧をリセットする。これは、図２で示されている＋５Ｖ又は−５Ｖの電圧により達成されうる。本実施例では、画素リセット電圧ＶＰＲは、第二の供給電圧が０Ｖに選択される場合に−５Ｖに選択されうる。望ましくは、画素リセット信号ＰＲＳは、蓄積キャパシタＣ及び画素Ｐをほぼ同調してリセットするように、蓄積リセット信号ＳＲＳと同じタイミングを十分に有する。画素リセット信号ＰＲＳが画素リセット回路ＰＲＣを作動させるときに、第一のトランジスタＴ１は、遮断状態に至り、それによって駆動トランジスタＤＴからの電流が画素Ｐに加わる電圧に影響を与えることを防ぐ。一方、第二のトランジスタＴ２は、導電状態に至り、それによって画素リセット電圧ＶＰＲを画素Ｐに伝達する。
【００４８】
駆動時間間隔ＴＤの間、感光素子Ｄが受けた光表示信号Ｌｉは、図５で矢印により示されている光電流を生じさせる。この光電流は、蓄積キャパシタＣを放電する。光表示信号Ｌｉが受けられないとき、蓄積キャパシタＣは放電されないので、曲線“Ｌｉ＝０”で表わされるように、制御電圧ＶＤは一定のままである。光表示信号Ｌｉが最大レベルＬｍａｘに対応するとき、蓄積キャパシタＣは、駆動時間間隔ＴＤの間にほぼ完全に放電され、結果として“Ｌｉ＝Ｌｍａｘ”で表わされる曲線となる。光表示信号Ｌｉが零と最大レベルＬｍａｘとの間のレベルに対応するとき、蓄積キャパシタＣは、駆動時間間隔ＴＤの間に部分的に放電され、結果として“０＜Ｌｉ＜Ｌｍａｘ”で表わされる曲線となる。
【００４９】
この駆動時間間隔ＴＤの間、電流ＩＬは、駆動トランジスタＤＴ及び画素Ｐを流れる。この電流ＩＬは、制御電圧ＶＤに依存する。Ｌｉ＝Ｌｍａｘである場合に、制御電圧ＶＤは、駆動時間間隔ＴＤの間、基準電圧Ｖｒｅｆである最小値まで徐々に減少する。結果として、電流ＩＬは、最大値まで徐々に増大し、
その最大伝達に達する画素Ｐの伝達曲線が得られる。従って、光Ｌｏの最大レベルは、画素を通って伝達される。Ｌｉ＝０である場合、制御電圧ＶＤはその最大値、即ち、本実施例では第一の供給電圧Ｖ１であり、残りの駆動時間間隔ＴＤの間はその値のままである。結果として、電流ＩＬは零のままであり、画素Ｐは光Ｌｏを発生しない。
【００５０】
０＜Ｌｉ＜Ｌｍａｘである場合、制御電圧ＶＤは、制御信号Ｌｉに従って駆動時間間隔ＴＤの間にリセット電圧ＶＲと第一の供給電圧Ｖ１との間の中間値まで徐々に減少する。結果として、電流ＩＬは、駆動時間間隔ＴＤの間に中間値まで徐々に増大する。従って、画素Ｐは、光Ｌｏの中間レベルを伝達する。
【００５１】
従って、画素Ｐにより伝達される光Ｌｏのレベルは、光表示信号Ｌｉに比例する。このようなセル２を備えられた表示スクリーン５は、発生源３によってスクリーン上に投影された画像の正転画像を表示する。
【００５２】
電気信号Ｉのレベルの幅広い範囲は、駆動回路Ａの利得の結果として適用されても良く、それによって、低輝度の画像発生源３が高輝度である画像を発生させるためにパネル１上に光表示信号Ｌｉを投影することを可能にする。
【００５３】
図５の実施例の代案として、画素リセット回路が削除されても良い。この場合には、駆動回路Ａは、画素Ｐの放電を可能にする付加的なトランジスタを設けられるべきである。更に、画素Ｐは、もはや二つの連続する画像の間でリセットされないので、駆動回路Ａは、表示されている現在の画像に対応する画素電圧ＶＰと、前の画像に対応する画素電圧ＶＰとの間の差を表わす制御電圧ＶＤを受けるべきである。
【００５４】
留意すべきは、上述した実施例は本発明を限定せずに説明し、当業者は添付の特許請求の範囲の適用範囲から外れずに多数の別の実施例を設計できることである。特許請求の範囲において、括弧内に置かれた如何なる参照符号も請求項を限定するように解釈されるべきではない。動詞“有する”の使用及びその活用は、請求項で示された以外の要素又はステップの存在を認めないわけではない。各要素の前に付けられた冠詞“一つの”は、このような要素が複数個存在することを認めないわけではない。本発明は、幾つかの別個の要素を有するハードウェア及び適切にプログラムされたコンピュータを用いて実施されても良い。幾つかの手段を列挙された装置の請求項において、これらの手段の幾つかは、ハードウェアの同一の物品によって具現化されても良い。特定の方法が相互に異なる従属請求項で列挙されるという事実は、それらの方法の組み合わせが有利に使用されえないことを示すわけではない。
【図面の簡単な説明】
【００５５】
【図１Ａ】本発明による表示スクリーンに適用されるセルの第一の実施例のブロック図を示す。
【図１Ｂ】本発明による表示スクリーンに適用されるセルの第二の実施例のブロック図を示す。
【図１Ｃ】本発明による表示スクリーンに適用されるセルの第三の実施例のブロック図を示す。
【図１Ｄ】本発明による表示システムの一実施例のブロック図を示す。
【図２】液晶物質を有する画素の伝達特性を示す。
【図３】図１Ａで示されたようなセル２を有する一実施例の更に詳細な回路図を示す。
【図４】図２の回路各部の動作波形を示す。
【図５】図１Ａで示されたようなセル２を有する他の実施例の更に詳細な回路図を示す。
【図６】図５の回路各部の動作波形を示す。
2007519012.tif 000003
2007519012.tif 000004
2007519012.tif 000005
【図２】
2007519012.tif 000006
【図３】
2007519012.tif 000007
【図４】
2007519012.tif 000008
【図６】
2007519012.tif 000009
【図５】
2007519012.tif 000010
【国際調査報告】
2007519012.tif 000011
2007519012.tif 000012
2007519012.tif 000013