(57)【要約】レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法が提供される。１方法は、レチクル設計データがレチクル製造プロセスを使用してどのようにレチクル上にプリントされるかを示す第１シミュレートイメージを生成する段階を含む。また本方法は、第１シミュレートイメージを使用して第２シミュレートイメージを生成する段階を含む。第２シミュレートイメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でどのようにウェーハ上にプリントされるかを示す。更に、第２シミュレートイメージを使用してレチクル設計データにおける欠陥を検出する段階を含む。別の方法は、種々の値の関数として第２シミュレートイメージの特性における変化率を求める段階に加えて上述の生成ステップを含む。この方法はまた、変化率に基づいてレチクル設計データにおける欠陥を検出する段階を含む。【選択図】図１
2007519981.tif 000002
【特許請求の範囲】
【請求項１】
レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法であって、
レチクル製造プロセスを使用してレチクル設計データがレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成する段階と、
前記第１シミュレートイメージを使用して、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値で前記レチクルがウェーハ上にどのようにプリントされるかを示す第２シミュレートイメージを生成する段階と、
前記第２シミュレートイメージを基準イメージと比較する段階を伴う、前記第２シミュレートイメージを使用して前記レチクル設計データにおける欠陥を検出する段階と、
を含むコンピュータに実装される方法。
【請求項２】
前記第１及び第２シミュレートイメージは、前記レチクル設計データによって定義される完全なチップのシミュレートイメージを含む請求項１に記載の方法。
【請求項３】
前記レチクル設計データは、解像度拡張技術フィーチャデータによって修正された集積回路設計データを含む請求項１に記載の方法。
【請求項４】
前記種々の値は、前記ウェーハプリントプロセスの１つ又はそれ以上のパラメータに対する事前に決定されたプロセスウィンドウの範囲に及ぶことを特徴とする請求項１に記載の方法。
【請求項５】
該検出段階の結果に基づいて前記ウェーハプリントプロセス用のプロセスウィンドウを決定する段階を更に含む請求項１に記載の方法。
【請求項６】
前記欠陥の少なくとも１つが前記第２シミュレートイメージ内に現れるのは前記種々の値のどれであるかを判定する段階を更に含む請求項１に記載の方法。
【請求項７】
前記レチクル上の他の領域に欠陥が現れる種々の値よりも前記ウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値により近い前記種々の値で欠陥が現れる前記レチクル設計データの領域を決定する段階を更に含む請求項１に記載の方法。
【請求項８】
前記基準イメージは、前記ウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値で前記レチクルが前記ウェーハ上にどのようにプリントされるかを示す追加のシミュレートイメージを含むことを特徴とする請求項１に記載の方法。
【請求項９】
前記基準イメージは、前記レチクル設計データが前記ウェーハ上に理想的にはどのようにプリントされるかを示すことを特徴とする請求項１に記載の方法。
【請求項１０】
前記検出段階は、前記第２シミュレートイメージの１つに対応する種々の値よりも前記ウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値により近い前記種々の値で前記レチクルが前記ウェーハ上にどのようにプリントされるかを示す追加のシミュレートイメージに対して、前記第２シミュレートイメージの１つを比較する段階を更に含む請求項１に記載の方法。
【請求項１１】
前記レチクル製造プロセスの１つ又はそれ以上のパラメータの種々の値で前記レチクル設計データが前記レチクル上にどのようにプリントされるかを示す追加のシミュレートイメージを生成する段階と、前記レチクル上の設計パターン欠陥を最小数しか生じない前記レチクル製造プロセスの１つ又はそれ以上のパラメータの種々の値を選択する段階を更に含む請求項１に記載の方法。
【請求項１２】
前記検出段階の結果に基づいて前記レチクル設計データを変更する段階を更に含み、該変更段階は、前記レチクル設計データの解像度拡張技術フィーチャデータを変更する段階を含む請求項１に記載の方法。
【請求項１３】
前記検出段階の結果に基づいて前記レチクルの検査プロセスを生成する段階を更に含む請求項１に記載の方法。
【請求項１４】
前記検出段階の結果に基づいて前記ウェーハの検査プロセスを生成する段階を更に含む請求項１に記載の方法。
【請求項１５】
前記検出段階に続いて前記レチクルを製造する段階、前記レチクルを検査する段階を含み、かつ前記検出段階と前記検査段階の結果に基づいて前記ウェーハのための検査プロセスを生成する段階を更に含む請求項１に記載の方法。
【請求項１６】
前記検出段階に続いて前記レチクルを製造する段階、前記レチクルを検査する段階を含み、かつ前記検出段階の結果、前記検査段階の結果、前記レチクル設計データの設計者によって生成された限界フィーチャデータ、又はこれらのいずれかの組み合わせに基づいて前記ウェーハの検査プロセスを生成する段階を更に含む請求項１に記載の方法。
【請求項１７】
前記レチクル設計データの第２領域よりも欠陥を有してプリントされる可能性が高い前記レチクル設計データの第１領域を識別する段階と、前記識別段階の結果に基づいた前記レチクルによってプリントされるウェーハのためのプロセス制御方法を生成する段階とを更に含む請求項１に記載の方法。
【請求項１８】
前記レチクル設計データの第２領域よりも欠陥を有してプリントされる可能性が高い前記レチクル設計データの第１領域を識別する段階と、前記識別段階に基づいて前記レチクル設計データを変更する段階とを更に含む請求項１に記載の方法。
【請求項１９】
レチクル製造プロセスを使用して前記レチクル設計データがレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成し、
前記第１シミュレートイメージを使用して、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値で前記レチクルがウェーハ上にどのようにプリントされるかを示し、基準イメージと比較することによって前記レチクル設計データにおける欠陥を検出するために使用できる第２シミュレートイメージを生成する、
ように構成されたシミュレーションエンジン。
【請求項２０】
レチクル設計データにおける欠陥を検出するように構成されたシステムであって、
レチクル製造プロセスを使用して前記レチクル設計データがレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成し、
前記第１シミュレートイメージを使用して、前記レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す第２シミュレートイメージを生成する、
ように構成されたシミュレーションエンジンと、
前記第２シミュレートイメージを基準イメージと比較することによって前記レチクル設計データにおける欠陥を検出するように構成されたプロセッサと、
を含むシステム。
【請求項２１】
レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法であって、
前記レチクル設計データがレチクル製造プロセスを使用してレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成する段階と、
前記第１シミュレートイメージを使用して、前記レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す第２シミュレートイメージを生成する段階と、
前記種々の値の関数として前記第２シミュレートイメージの特性の変化率を求める段階と、
前記変化率に基づいて前記レチクル設計データにおける欠陥を検出する段階と、
を含むコンピュータに実装される方法。
【請求項２２】
該検出段階は、前記第２シミュレートイメージと組み合わせて前記変化率を使用して前記レチクル設計データにおける欠陥を検出する段階を含むことを特徴とする請求項２１に記載の方法。
【請求項２３】
レチクル上にプリントされるレチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法であって、
ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上に前記レチクルのイメージをプリントする段階と、
前記種々の値の関数として前記イメージの特性の変化率を求める段階と、
前記変化率に基づいて前記レチクル設計データにおける欠陥を検出する段階と、
を含むコンピュータに実装される方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法に関する。幾つかの実施形態では、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でレチクルがウェーハ上にどのようにプリントされるかを示すシミュレートイメージを使用して、レチクル設計データにおける欠陥を検出する段階を含むコンピュータに実装される方法に関する。
【背景技術】
【０００２】
以下の説明及び例は、この背景技術の部分内に含まれることで従来技術とは認められない。
【０００３】
論理デバイスやメモリデバイスのような半導体デバイスを製造する段階は通常、半導体デバイスの種々のフィーチャや複数のレベルを形成するために、幾つかの半導体製造プロセスを使用して半導体ウェーハなどの基板を加工する段階を含む。例えば、リソグラフィは、レチクルから半導体ウェーハ上に配列されたレジストにパターンを転写する段階を含む半導体製造プロセスである。半導体製造プロセスの付加的な例は、化学機械研磨、エッチング、堆積、イオン注入を含むがこれらに限定されない。複数の半導体デバイスは、半導体ウェーハ上に構成され、次いで個々の半導体デバイスに分離することで製造される
【０００４】
リソグラフィは通常、ウェーハ上にフィーチャがパターン化されるプロセスであるので集積回路製造段階における最も重要なプロセスの１つである。次いで、リソグラフィによってレジスト内にプリントされるパターンをマスキングレイヤとして利用し、該パターンが後続の加工段階でウェーハ上の追加レイヤに転写される。従って、リソグラフィ中にウェーハ上に形成されるパターンは、ウェーハ上に形成される集積回路のフィーチャに直接影響を与える。その結果、リソグラフィ中にウェーハ上に形成される欠陥は、集積回路製造プロセスにおいて特に問題となる。リソグラフィ中にパターン化されたウェーハに欠陥が形成される多くの方法の１つは、レチクル上に存在する欠陥がウェーハへ転写されることによるものである。従って、望ましくない粒子又は他の物質のようなレチクル上の欠陥の検出と修正は、レチクル上の多くの欠陥がリソグラフィ中にウェーハに転写されないようにかなり厳密に行われる。
【０００５】
しかしながら、集積回路の寸法が小さくなり、レチクルからウェーハに転写されるパターンが更に複雑になるにつれて、レチクル上に形成されるフィーチャにおける欠陥又はマージナリティが益々重要になっている。特に、パターンがレチクル上に正確に形成されなかった場合、このような不一致は、パターンの寸法が小さく更にパターンの複雑さが増すにつれてウェーハ上の欠陥を益々生成するようになる。更に、レチクル設計におけるマージナリティは、該設計をウェーハ上に不正確にプリントさせる可能性がある。従って、レチクル上のパターンの問題又はウェーハ上に問題を引き起こす可能性のある設計を検出するために使用できる方法及びシステムに対して、多大な努力が傾けられてきた。これらの努力は、少なくともひとつには、レチクル上に形成されたパターンの不一致又はマージナリティ（理想的なパターンと比較した場合）の全てが集積回路に悪影響を及ぼすことになるウェーハ上のエラーを引き起こすとは限らないという理由で、比較的複雑且つ困難なものである。言い換えると、レチクル上に形成されるパターンの一部のエラーは、ウェーハ上に全く欠陥を生じさせない場合があり、或いは集積回路の性能特性を低減することのないウェーハ上に欠陥を生じさせる場合がある。従って、レチクルパターンを適格とするための適切な方法及びシステムの開発における多くの１つの課題は、「問題となる」パターン欠陥又はマージナリティと問題にならないものとを区別することである。
【０００６】
レチクルが製造される前にレチクルパターンをチェックする１つの方法は、デザインルールチェック（ＤＲＣ）である。しかしながら、従来のＤＲＣは、公称プロセス条件でのみ動作し、或いは、せいぜい限られた数のプロセス条件及び／又はデバイス内の限られた数のポイントで動作するだけである。レチクルの製造前に設計パターン欠陥を検出するための他のソフトウェアベースの方法が提案されており、１つのこのような方法は、本明細書で全体が説明されるように引用により組み込まれるＷｅｅｄによる米国特許出願公開第２００３／０１１９２１６Ａ１で説明されている。しかしながら、この方法は、最適の焦点と露光設定だけを決定するよう設計されており、各設計に対して利用可能なプロセスウィンドウ条件の全範囲を調査するようには設計されていない。本明細書で全体が説明されるように引用により組み込まれるＢｕｌａ他の米国特許第６，３７３，９７５号に説明される別の方法は、特定のデザインルール違反に対してテストするためにだけシミュレーションを実行し、任意の欠陥を検出するためにフルチップシミュレートイメージを基準と比較することはない。
【０００７】
従って、このようなソフトウェア手法は幾つかの欠点を有する。特に、これらのソフトウェア手法は、プロセスウィンドウ条件の全範囲を露光せず、そのためプロセスウィンドウ・マージナリティを検出できず、潜在的欠陥を見逃すことになる。更に、これらの方法は、欠陥が生じることになる正確な焦点と露光条件が求まらず、これによって設計の完全な最適化が妨げられる。完全なプロセスウィンドウ情報が無いことはまた、デバイス上の全ての限界フィーチャ全体にわたる限界寸法制御のための向上したプロセス制御技術を実行する能力が制限される。
【０００８】
【特許文献１】米国特許出願公開第２００３／０１１９２１６Ａ１公報
【特許文献２】米国特許第６，３７３，９７５号公報
【特許文献３】米国特許出願シリアル番号０９／２１１，１５６公報
【特許文献４】米国出願シリアル番号０９／６７９，６１７公報
【特許文献５】米国特許出願シリアル番号１０／８８３，３７２公報
【特許文献６】米国特許出願第１１／００３，２９１公報
【特許文献７】米国特許出願シリアル番号１０／７７８，７５２公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、レチクルが製造される前に全チップ内だけでなく、焦点と露光などのプロセス条件の範囲にわたってレチクル設計欠陥又はマージナリティを検出し、集積回路製造に使用するのに適格とされるレチクルの製造コストを低減し、更に集積回路製造のための適格性に合格するレチクル製造に伴う時間を低減可能な方法及びシステムを開発することが望まれる。
【００１０】
レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の種々の実施形態の以下の説明は、添付の請求項の主題を多少なりとも制限するように解釈すべきではない。本明細書で説明される方法は、一般に、仮想プロセスウィンドウ・クォリフィケーション（ｖＰＷＱ）方法と呼ばれる。
【課題を解決するための手段】
【００１１】
本発明の実施態様は、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法に関する。本方法は、レチクル設計データがレチクル製造プロセスを使用してどのようにレチクル上にプリントされるかを示す第１シミュレートイメージを生成する段階を含む。本方法はまた、第１シミュレートイメージを使用して第２シミュレートイメージを生成する段階を含む。第２シミュレートイメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でどのようにウェーハ上にプリントされるかを示す。従って、本方法は、２つのステップ方法、すなわち第１は、設計からレチクルまでをシミュレートするステップ（すなわち、マスク作成プロセスのシミュレーション）、次にレチクルのウェーハパターンへの転写をシミュレートするステップ（すなわち、ウェーハ製造プロセスのシミュレーション）でシミュレーションを実行する段階を含む。更に本方法は、第２シミュレートイメージを使用してレチクル設計データにおける欠陥を検出する段階を含む。
【００１２】
１つの実施態様では、第１及び第２シミュレートイメージは、レチクル設計データによって定義される完全なチップのシミュレートイメージを含む。幾つかの実施態様では、種々の値は、ウェーハプリントプロセスの１つ又はそれ以上のパラメータについて事前に決定されたプロセスウィンドウの範囲に及ぶ。従って本方法は、プロセス条件（焦点と露光など）が変化するにつれて最初に不合格になるデバイスの領域を決定するために、全プロセスウィンドウにわたる全チップのシミュレーションを含む。別の実施態様では、レチクル設計データは、解像度拡張技術（ＲＥＴ）フィーチャデータによって修正されたレチクル設計データを含む。
【００１３】
別の実施態様では、本方法は、検出ステップの結果に基づいてウェーハプリントプロセスのためのプロセスウィンドウを決定する段階を含む。別の実施態様では、本方法は、欠陥の少なくとも１つが第２シミュレートイメージ内に現れるのは種々の値のどれであるかを判定する段階を含む。別の実施態様では、本方法は、欠陥がレチクル設計データの他の領域に現れる種々の値よりもウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値により近い種々の値で欠陥が現れる、レチクル設計データの領域を決定する段階を含む。
【００１４】
１つの実施態様では、検出ステップは、第２シミュレートイメージを基準イメージと比較する段階を含む。このように、本方法は、基準イメージとの比較によってレチクル設計データにおける「欠陥」領域の識別を含む。基準イメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値でどのようにウェーハ上にプリントされるかを示す追加のシミュレートイメージを含む。別のこのような実施態様では、基準イメージは、レチクル設計データがウェーハ上にどのように理想的にプリントされるかを示す。他の実施態様では、検出ステップは、第２シミュレートイメージの１つを、第２シミュレートイメージの１つに対応する種々の値よりもウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値により近い種々の値でレチクルがウェーハ上にどのようにプリントされるかを示す追加のシミュレートイメージと比較する段階を含む。
【００１５】
幾つかの実施態様では、本方法は、レチクル製造プロセスの１つ又はそれ以上のパラメータの種々の値でレチクル設計データがレチクル上にどのようにプリントされるかを示す追加のシミュレートイメージを生成する段階を含む。１つのこのような実施態様は、レチクル上に設計パターン欠陥の最小数しか生じないレチクル製造プロセスの１つ又はそれ以上のパラメータの種々の値を選択する段階を含む。従って本方法は、レチクル設計データのための最も適切なマスク作成プロセスを選択する段階を含む。別の実施態様では、本方法は、検出ステップの結果に基づいてレチクル設計データを変更する段階を含む。変更ステップは、レチクル設計データのＲＥＴフィーチャデータを変更する段階を含む。このように、本方法は、解像度拡張、光近接効果補正（ＯＰＣ）規則、設計レイアウトなどの最適選択を可能にする。
【００１６】
１つの実施態様では、本方法は、検出ステップの結果に基づいてレチクルのための検査プロセスを生成する段階を含む。１つのこのような実施態様では、本方法は、インスペクターの選択的な感度をもたらすためにｖＰＷＱデータをレチクル検査にリンクさせる段階を含む。別の実施態様では、本方法は、検出ステップの結果に基づいてウェーハのための検査プロセスを生成する段階を含む。１つのこのような実施態様では、本方法は、インスペクターの選択的な感度を上げるためにｖＰＷＱデータをウェーハ検査にリンクさせる段階を含む。異なる実施態様では、本方法は、検出ステップに続いてレチクルを製造する段階、レチクルを検査する段階、検出ステップ及び検査ステップの結果に基づいてウェーハのための検査プロセスを検査する段階を含む。このように、本方法は、ウェーハインスペクターの選択的な感度をもたらすためにｖＰＷＱとレチクル検査データとの組み合わせをウェーハ検査にリンクさせる段階を含む。別の実施態様では、本方法は、検出ステップに続いてレチクルを製造する段階、レチクルを検査する段階を含み、さらに検出ステップの結果、検査ステップの結果、レチクル設計データの設計者によって生成された限界フィーチャデータ、或いはこれらの幾つかの組み合わせに基づいてウェーハのための検査プロセスを生成する段階を含む。従って、本方法は、ウェーハ検査感度、計測試料プラン、最適歩留まりのための限界寸法（ＣＤ）制御システムを与えるために、ｖＰＷＱ、レチクル検査、及び／又は設計者によって識別される限界フィーチャの組み合わせをリンクさせる段階を含む。
【００１７】
別の実施態様では、本方法は、レチクル設計データの第２領域よりも欠陥を有してプリントされる可能性が高いレチクル設計データの第１領域を識別する段階と、識別ステップの結果に基づいてレチクルによってプリントされるウェーハのためのプロセス制御方法を生成する段階とを含む。１つのこのような実施態様では、本方法は、最適なサンプリングプランをもたらし、ｖＰＷＱによって識別された限界領域でのプロセス障害の最も早い可能性のある兆候を検出するために、ｖＰＷＱをウェーハＣＤ計測ツールにリンクさせる段階を含む。更に別の実施態様では、本方法は、レチクル設計データの第２領域よりも欠陥を有してプリントされる可能性が高いレチクル設計データの第１領域を識別する段階と、該識別ステップに基づいてレチクル設計データを変更する段階とを含む。このように、本方法は、設計者及び／又は設計プロセスへのｖＰＷＱデータのフィードバックを含むことができ、プロセスウィンドウ許容範囲の点から最も制限されるｖＰＷＱによって識別された領域でのデバイス電気パラメータの最適化を可能にする。上述された方法の実施態様の各々は、本明細書で説明されるいずれかの他のステップを含む。
【００１８】
別の実施態様は、レチクル設計データがレチクル製造プロセスを使用してレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成するように構成されたシミュレーションエンジンに関する。シミュレーションエンジンはまた、第１シミュレートイメージを使用して第２シミュレートイメージを生成するように構成されている。第２シミュレートイメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す。第２シミュレートイメージを用いて、レチクル設計データにおける欠陥を検出することができる。シミュレーションエンジンは、本明細書で説明されるように更に構成することができる。
【００１９】
別の実施態様は、レチクル設計データにおける欠陥を検出するように構成されたシステムに関する。このシステムは、レチクル設計データがレチクル製造プロセスを使用してどのようにレチクル上にプリントされるかを示す第１シミュレートイメージを生成するように構成されたシミュレーションエンジンを含む。シミュレーションエンジンはまた、第１シミュレートイメージを使用して第２シミュレートイメージを生成するように構成されている。第２シミュレートイメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す。このシステムはまた、第２シミュレートイメージを使用してレチクル設計データにおける欠陥を検出するように構成されたプロセッサを含む。このシステムは、本明細書で説明されるように更に構成することができる。
【００２０】
別の実施態様は、レチクル設計データにおける欠陥を検出するための異なる方法に関する。この方法は、レチクル設計データがレチクル製造プロセスを使用してレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成する段階を含む。この方法はまた、第１シミュレートイメージを使用して第２シミュレートイメージを生成する段階を含む。第２シミュレートイメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す。更に本方法は、種々の値の関数として第２シミュレートイメージの特性における変化率を求める段階を含む。この方法は更に、変化率に基づいてレチクル設計データにおける欠陥を検出する段階を含む。１つの実施態様では、検出ステップは、レチクル設計データにおける欠陥を検出するために第２シミュレートイメージと組み合わせて変化率を使用する段階を含む。この方法の実施態様の各々はまた、本明細書で説明されるいずれかの他のステップを含む。
【００２１】
別の実施態様は、レチクル上にプリントされるレチクル設計データにおける欠陥を検出するための方法に関する。この方法は、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にレチクルのイメージをプリントする段階を含む。この方法はまた、種々の値の関数としてイメージの特性における変化率を求める段階を含む。更に本方法は、変化率に基づいてレチクル設計データにおける欠陥を検出する段階を含む。この方法はまた、本明細書で説明されるいずれかの他のステップを含む。
【発明を実施するための最良の形態】
【００２２】
本発明の更なる利点は、好ましい実施形態についての以下の詳細な説明並びに添付図面を参照することによって当業者には明らかになるであろう。
【００２３】
本発明には種々の変更形態及び代替形態が可能であるが、本発明の特定の実施形態を例として図面に示し、本明細書で詳細に説明する。各図面は縮尺通りではない場合がある。しかしながら、本明細書の図面と詳細な説明は、開示される特定の形態に本発明を限定するものではなく、逆に、添付の請求項によって定義される本発明の精神と範囲内に入る全ての修正形態、均等物、代替形態を保護するものとする点を理解されたい。
【００２４】
本明細書で使用される用語「ウェーハ」とは、一般に、半導体又は非半導体材料から形成された基板を意味する。このような半導体又は非半導体材料の例には、単結晶シリコン、ガリウム砒素、リン化インジウムが含まれるがこれらに限定されない。このような基板は、半導体製造施設で一般に見ることができ、及び／又加工することができる。
【００２５】
ウェーハは基板だけを含む。このようなウェーハは通常、「バージンウェーハ」と呼ばれる。或いは、ウェーハは、基板上に形成された１つ又はそれ以上の層を含む。例えばこのような層は、レジスト、誘電材料、導電材料を含むが、これらに限定されない。レジストは、光リソグラフィ技術、電子ビームリソグラフィ技術、又はＸ線リソグラフィ技術によってパターン化させることができるいずれかの材料を含む。誘電材料の例には、二酸化ケイ素、窒化ケイ素、酸窒化ケイ素、窒化チタンが含まれるが、これらに限定されない。誘電材料の追加の例は、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．，から市販されているＢｌａｃｋ  Ｄｉａｍｏｎｄ（商標）、カリフォルニア州サンジョゼのＮｏｖｅｌｌｕｓ  Ｓｙｓｔｅｍｓ，Ｉｎｃ．，から市販されているＣＯＲＡＬ（商標）などの「（ｌｏｗ−ｋ）」誘電率材料、「ｘｅｒｏｇｅｌｓ」などの「（ｕｌｔｒａ−ｌｏｗ  ｋ）」誘電率材料、五酸化タンタルのような「ｈｉｇｈ−ｋ」誘電率材料が含まれる。更に、導電材料の例には、アルミニウム、ポリシリコン、及び銅が含まれるがこれらに限定されない。
【００２６】
ウェーハ上に形成された１つ又はそれ以上の層は、パターン化されるもの、或いはパターン化されないものがある。例えば、ウェーハは、反復可能パターンフィーチャを有する複数のダイを含む。材料のこのような層の形成と加工は、最終的には完成した半導体デバイスを提供する。従って、ウェーハは、完全な半導体デバイスの層が全て形成されているとは限らない基板を含み、或いは全て完全な半導体デバイスの層が形成されている基板を含む場合がある。用語「半導体デバイス」は、本明細書では「集積回路」と同義的に使用される。更に、微小電子機械システム（ＭＥＭＳ）デバイスや同様のものなどの他のデバイスもウェーハ上に形成することができる。
【００２７】
「レチクル」又は「マスク」とは、一般的に、その上に形成されるほぼ不透明な領域を有するほぼ透明な基板として定義され、パターンが構成されている。基板は、例えば水晶のようなガラス材料を含む。ほぼ不透明な領域は、クロムなどの材料で形成することができる。レチクルは、該レチクル上のパターンをレジストに転写することができるように、リソグラフィプロセスの露光ステップ中にレジストで覆われたウェーハ上に配置することができる。例えば、レチクルのほぼ不透明な領域は、レジストの下にある領域がエネルギー源に曝されるのを保護することができる。当該技術分野では多くの異なるレチクルのタイプが知られており、本明細書で使用されるレチクルという用語は、レチクルの全てのタイプを包含するものとする。
【００２８】
本明細書で使用される用語「欠陥」とは、レチクル設計をウェーハ上に不正確にプリントさせることになるレチクル設計のマージナリティを意味する。更に、欠陥は、ウェーハプリントプロセスの１つ又はそれ以上のパラメータのある値でのみウェーハ上にプリントされる場合がある。用語「ウェーハプリントプロセス」は、本明細書では「リソグラフィプロセス」と同義的に使用される。
【００２９】
「第１」及び「第２」という用語は、本明細書では異なるシミュレートイメージ、レチクル上の異なる領域などを区別するためにのみ使用され、他のどのような様態にも解釈されるべきではない。
【００３０】
集積回路製造用にレチクルを好適にするための１つの特に成果のある方法は、プロセスウィンドウ・クォリフィケーション（ＰＷＱ）法であり、これは本明細書で全体が説明されるように引用により組み込まれる２００２年８月２日に申請されたＰｅｔｅｒｓｏｎ等による米国特許出願シリアル番号０９／２１１，１５６で説明されている。本方法は、一般に、製造されたフォトマスクをウェーハ上にプリントする段階と、特定の方式でウェーハを検査して、生産ウェーハ上に障害と低歩留まりをもたらすことになる設計マージナリティを検出する段階を含む。ＰＷＱは、設計欠陥検出に対しては効果的であるが、マスク又はレチクルの製造が完了するまで設計欠陥を検出できず、非常に高コストである場合が多い。更に、レチクル設計を修正し、付加的な設計欠陥検出に対する修正した設計により新しいマスクを製造することはまた、高価で且つ時間がかかる。
【００３１】
レチクルが作られる前にレチクル設計データにおいてマージナリティを検出するために、コンピュータに実装される方法が開発されており、本明細書で説明するが、これは一般に本明細書で「仮想プロセスウィンドウ・クォリフィケーション」（ｖＰＷＱ）と呼ばれる。実際のマスクを製造し、該マスクによって実際のウェーハをプリントする代わりに、ｖＰＷＱは、レチクル設計データを使用して、レチクル設計データがマスクやウェーハそれぞれにプリントされた場合に、該マスクやウェーハがどのようなものになるかをシミュレートする。レチクル設計データがウェーハ上でどのようになるかに関するシミュレートイメージを、生産環境で使用するための予想される焦点と露光条件の全範囲にわたって生成することができる。
【００３２】
ｖＰＷＱでは、欠陥は、レチクル設計データがウェーハ上にどのようにプリントされるかを示す様々なシミュレートイメージと基準イメージとを比較することによって検出され、該シミュレートイメージは、ウェーハプリントプロセスの焦点と露光及び／又は他のパラメータの様々な値に対して生成される。基準イメージは、レチクル設計データが最適焦点／最適露光条件又は公称焦点と露光条件でどのようにウェーハ上にプリントされるかを表すことができる。或いは、基準イメージは、光近接効果補正（ＯＰＣ）「デコレーション」の前に（すなわち、ＯＰＣデータによるレチクル設計データの修正前に）設計データから生成することができるレチクル設計データの理想イメージとすることができる。従って、本来ｖＰＷＱは、仮想ウェーハ対データベース検査方法であり、ここで仮想ウェーハは、種々の焦点と露光条件に対して、好ましくはリソグラフィプロセスでのレチクル用に使用されることになる全プロセスウィンドウにわたって生成される。このように、完全な設計レイアウト（ＯＰＣ及び他のレチクル拡張技術（ＲＥＴ）を含む）は、設計をマスクにわたす前に有効な焦点と露光条件（すなわち、最も大きなプロセスウィンドウ）の最良の利用可能な範囲に対して最適化することができる。
【００３３】
従って一般に、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の１つの実施形態は、レチクル設計データがレチクル製造プロセスを用いてレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成する段階を含む。１つの実施形態では、ｖＰＷＱは、全ての光拡張（ＯＰＣ、位相シフト機能、他のＲＥＴ）を含む設計データベースを使用し、マスクがどのように製造されるかをシミュレートする。このように、本明細書で説明される方法で使用されるレチクル設計データはＲＥＴフィーチャデータによって修正されたレチクル設計データを含む。
【００３４】
この方法はまた、第１シミュレートイメージを使用して第２シミュレートイメージを生成する段階を含む。第２シミュレートイメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す。例えば、第２シミュレートイメージを生成する段階は、レジストモデル（例えば、ウェーハ上にレチクル設計データがプリントされるレジストのモデル）や、リソグラフィモデル（例えば、ウェーハ上にレチクルをプリントするのに使用される露光ツールの光パラメータのモデル、及び現像及び露光後ベークなどのリソグラフィプロセスに伴う他のプロセスステップのモデル）のような１つ又はそれ以上のモデルを使用して実行することができる。このようなモデル及び／又はこのようなモデルのためのパラメータは、ＫＬＡ−Ｔｅｎｃｏｒから市販されているＰＲＯＬＩＴＨソフトウェアなどの１つ又はそれ以上のソースから取得できる。
【００３５】
第２イメージがシミュレートされる種々の値は、ウェーハプリントプロセスの１つ又はそれ以上のパラメータ用に事前に決定されたプロセスウィンドウの範囲に及ぶことができる。例えば、事前に決定されたプロセスウィンドウは、レチクルと共に使用されるウェーハプリントプロセスに対して要求され或いは利用可能なプロセスウィンドウとすることができる。しかしながら、本明細書で更に説明されるように、レチクル設計データと共に使用するのに求められた実際のプロセスウィンドウは、この事前に決定されたプロセスウィンドウよりも小さい場合がある。１つ又はそれ以上のパラメータは、露光量と焦点を含むがこれらに限定されない。例えば、１つ又はそれ以上のパラメータはまた、レチクルと共に使用できる様々な種類の照明（例えば、環状及び四極）を含む。１つの実施形態において、本明細書で「テストイメージ」とも呼ばれる第２シミュレートイメージは、焦点と露光条件の全範囲にわたって実際のマスクがウェーハレベルでどのようにプリントされるかを示すことができる。第１及び第２シミュレートイメージは、レチクル設計データによって定義される完全なチップのシミュレートイメージを含む。
【００３６】
従ってｖＰＷＱは、２つのステップ、すなわち（１）レチクル設計のデータベース記述を使用して、レチクルがどのように書き込まれるかに関するシミュレートイメージをレンダーするステップ（レチクル製造プロセスをシミュレートするステップ）、及び（２）シミュレートされたレチクルパターンを使用して、該シミュレートされたウェーハパターンをレンダーするステップにシミュレーションを分割する段階を伴う。この２ステップ方法には多くの利点がある。例えば、この方法によってユーザーは、レチクル設計だけでなくレチクル設計データとマスク製造プロセスの組み合わせをシミュレートすることができ、従って、所与の設計のための最適マスク生成プロセスの選択及び／又は選択されたプロセスのデザインルールの最適化を可能にする。この方法はまた、マスクオフセットに対する設計を排除することによって更に正確なシミュレーションをもたらす。
【００３７】
更にこの方法は、第２シミュレートイメージを使用してレチクル設計データにおける欠陥を検出する段階を含む。例えば、テストイメージは、ポイント毎に基準イメージと比較され、欠陥は、例えばアルゴリズムを使用したテストイメージで識別される。本明細書で説明される方法に使用されるアルゴリズムは、典型的なレチクル検査に使用されるものと同じか、或いはほぼ同様のものとすることができる。１つの実施形態では、欠陥検出のために第２シミュレートイメージと比較される基準イメージは、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値でウェーハ上にどのようにプリントされるかを示すシミュレートイメージを含む。異なる実施形態では、欠陥検出のために第２シミュレートイメージと比較される基準イメージは、レチクル設計データがどのようにウェーハ上で理想的にプリントされるかを示している。このように、基準イメージは、ＲＥＴデコレーションの前に設計者によって理想的と考えられるような回路レイアウト、或いは最適焦点と露光条件下でのシミュレートウェーハイメージのいずれかにすることができる。
【００３８】
欠陥検出のために使用される基準イメージはまた、上述された基準イメージの変形形態とすることができる。例えば、上述のように基準イメージは、設計者によって意図されたレチクルパターンレイアウト、或いは最適焦点と露光条件でシミュレートされたパターンとすることができる。この「設計者意図」のレイアウトは、予測されるマスクをシミュレートして、基準イメージが公称マスク生成条件の下でレチクル上にプリントされるデコレートされていないパターンを示すようにバイアスを設計することによって修正することができる。
【００３９】
基準イメージはまた、レチクル設計データが最適焦点と露光条件の下でウェーハ上にどのようにプリントされるかを示すシミュレートイメージとすることができる。シミュレート基準イメージの有用性は、テスト中の設計にも含まれるウェーハプリントイメージ及び／又は標準テストセルのデータを使用するシミュレーションモデルを較正することによって改善できる。或いは、基準シミュレートイメージは、以前のレチクル又はテストレチクルに含まれていた新しい設計のセクションのウェーハプリントイメージ及び／又はデータを使用することによって修正することができ、これによってウェーハレベルで使用可能である。
【００４０】
基準イメージシミュレーションはまた、事前設計又はテストレチクルから収集された空間イメージデータを使用して較正できる。基準空間イメージデータは、スキャナーにおいて既存のレチクルを挿入し、ウェーハ平面で空間イメージをモニターすることによって生成することができる。或いは、基準空間イメージは、１つ又はそれ以上の既存レチクルを物理露光システム（スキャナー）の性能をエミュレートするためにセットアップされた光学条件で空間イメージ欠陥検出及び／又は評価ツールに挿入することによって生成することができる。空間イメージ欠陥検出及び／又は評価ツールの例は、本明細書で全体が説明されるように引用により組み込まれる２００３年１０月６日に申請されたＳｔｏｋｏｗｓｋｉ他による米国出願シリアル番号０９／６７９，６１７で例示されている。
【００４１】
第２シミュレートイメージはまた、基準イメージの種々のタイプと比較することができる。例えば、レチクルがウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値でウェーハ上にどのようにプリントされるかを示す基準シミュレートイメージは、１つ又はそれ以上のパラメータに応じて変化するレチクル設計データにおける欠陥を検出するのに特に有用である。言い換えると、このような基準イメージは、レチクルと共に使用可能なプロセスウィンドウを縮小する可能性のあるレチクル設計データの欠陥を検出するのに特に有用となる。特に、幾つかの欠陥は、公称パラメータでは現れない場合もあるが、特にパラメータが公称からかなり離れたときに第２シミュレートイメージに現れる場合がある。ｖＰＷＱは、欠陥の少なくとも１つが第２イメージに現れるのは種々の値のどれであるかを判定する段階を含む。これらの欠陥の特性（例えば、欠陥が「キラー」欠陥か否か）とこれらの欠陥が現れるパラメータの値に応じて、ウェーハプリントプロセスでレチクルのために使用できるプロセスウィンドウは、事前に決定されたプロセスウィンドウよりも小さくすることができる。従って、１つの実施形態において、この方法は、検出ステップの結果に基づいてウェーハプリントプロセスのプロセスウィンドウを決定する段階を含む。レチクルのプロセスウィンドウ内でのウェーハプリントプロセスの予測される性能試験は、ＰＷＱ及びｖＰＷＱ法の特有の長所である。
【００４２】
しかしながら、このような基準イメージは、レチクル設計データが公称パラメータでどのようにウェーハ上にプリントされるかを示すので、この比較は、ウェーハに全くプリントされないフィーチャなどのレチクル設計データにおける欠陥を検出することはできない。特に、単にプリントされないレチクル設計データのフィーチャが存在する場合、これらのフィーチャは、公称パラメータに対してシミュレートされた基準イメージと第２シミュレートイメージの両方から失われる可能性がある。従って、失われているフィーチャは、このような比較によっては検出することができない。しかしながら、レチクル設計データの理想イメージを表す基準イメージは、プリント可能とプリント不能なフィーチャの両方を含む。このように、このような「理想」基準イメージと第２シミュレートイメージとの間の比較を用いて、失われているフィーチャタイプの欠陥を検出することができる。従って、様々な種類の欠陥を検出するために、第２シミュレートイメージと種々の基準イメージとの間で複数の比較を行うことができ、これによってｖＰＷＱ法の欠陥検出能力が高くなる。
【００４３】
上述のように、欠陥検出は、テストイメージと基準イメージとを比較することによって実行することができる。基準イメージの対応する領域とスレショルド値よりも大きく異なるテストイメージ内のあらゆる領域は、欠陥としてフラグが立てられる。物理レチクル検査システムで使用されるアルゴリズムツールの全ては、ローカル寸法に基づいて欠陥スレショルドを変える段階、最近傍の画素の変化する数に加えられた種々の平滑フィルタに基づいて複数のアルゴリズム的検出器を適用する段階、シングルエッジ配置ミス（ＣＤエラー）及び／又はデュアルエッジ配置ミス（位置合わせエラー）を検出する段階を含むこの欠陥検出ステップで用いることができる。
【００４４】
欠陥検出アルゴリズムは、物理レチクル検査ツールのために使用されるのと同じチューニング能力を有することができる。特に、本明細書で説明される方法に使用されるアルゴリズムは、アルゴリズムの感度を最適化して、デバイス性能と歩留まりに影響を与えるであろう欠陥を検出することができるように構成可能であるが、理想と実際のイメージング性能の差が小さいことにより圧倒的なものとはならない。１つのこのような実施形態では、アルゴリズムの感度は、レチクル設計データの１つ又はそれ以上の特性（例えば、寸法、クリティカリティなど）に基づいてレチクル設計データ内の領域毎に変えることができる。別のこのような実施形態では、アルゴリズムの感度は、検出ステップの結果に基づいて動的に或いはリアルタイムで変えることができる。アルゴリズムの感度は、当該技術分野で公知のいずれかの方法（例えば、アルゴリズムで使用されるスレショルドを変えることによる）で変えることができる。
【００４５】
１つのこのような実施形態では、本明細書で説明される方法は、本明細書では「ＳｍａｒｔＩｎｓｐｅｃｔｉｏｎ（スマートインスペクション）」と呼ばれる選択的感度を備えた欠陥検出を実行するように構成することができる。例えば、欠陥は、ｖＰＷＱで種々のプロセス条件でのシミュレートウェーハイメージを公称又は基準イメージと比較することによって識別することができる。この比較の感度は、ｖＰＷＱプロセスの欠陥検出結果に直接影響を与える。感度が高すぎる場合、ｖＰＷＱは過剰な数の欠陥を検出するので、全てのレチクル設計が不合格になる。他方、感度が低すぎる場合、潜在的な致命的欠陥が検出を逃れてしまう可能性がある。スマートインスペクションを実装するのに使用できる方法の例は、本明細書で全体が説明されるように引用により組み込まれる２００４年７月１日に申請されたＭａｒｅｌｌａ他の米国特許出願シリアル番号１０／８８３，３７２で説明されている。当該特許出願で説明されるように、設計の全てのエリアがデバイス性能に等しく重要であるとは限らない。更に、設計者がデバイス性能に最も重要なエリア及び／又は関係ないエリア（ダミーフィル領域、冗長コンタクト、接続されていないラインなど）を示すためにレチクル設計データの個々の部分にタグ付けする場合、ｖＰＷＱの感度は、最大の感度を最も重要な領域に適用し、低感度を重要でないエリアに適用するようにローカライズされた基準に応じて変えることができる。このような欠陥検出方法の例はまた、本明細書に完全に明らかにされるように参考のため組み入れられる２００４年１２月３日に申請されたＨｅｓｓ他による米国特許出願第１１／００３，２９１に示されている。
【００４６】
本明細書で説明されるように、本方法は、レチクル設計データ用のプロセスウィンドウを決定する段階を含む。プロセスウィンドウは、第２シミュレートイメージが欠陥の許容可能レベルを示す１つ又はそれ以上のパラメータの値を含む。更に、本明細書で説明される方法は、１つ又はそれ以上のパラメータの値の変化に対してレチクル設計データの種々の領域の感度を決定する段階を含む。例えば１つの実施形態では、この方法は、欠陥がレチクル設計データの他の領域に現れる種々の値よりもウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値により近い、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値で欠陥が現れるレチクル設計データの領域を決定する段階を含む。言い換えると、種々の領域は、パラメータが公称値から離れるにつれてどのくらい迅速に領域が欠陥を示すかに基づいたレチクル設計データで識別することができる。このような情報は、本明細書で説明される幾つかの実施形態で使用することができる。例えば、この情報を用いて、特定のレチクル設計に対してレチクル検査、ウェーハ検査、プロセス制御法などを調整することができる。
【００４７】
本明細書で説明される方法はまた、検出ステップの結果に基づいてレチクルの検査プロセスを生成する段階を含む。１つのこのような実施形態では、スマートインスペクション概念の別の拡張は、ｖＰＷＱ検査の出力を使用して製造されたレチクルの検査の感度を変えることである。特に、レチクル検査の感度は、ｖＰＷＱ結果が最もタイトなプロセスウィンドウを示すレチクル設計データの領域ではより高くすることができ、ｖＰＷＱ結果がより十分なプロセスウィンドウを示す領域では感度を低くすることができる。このようなレチクル検査方法はまた、上記で引用により組み込まれたＨｅｓｓ他による特許出願で説明されている。
【００４８】
別の実施形態では、本明細書で説明される方法は、検出ステップの結果に基づいてウェーハ用の検査プロセスを生成する段階を含む。１つのこのような実施形態では、本明細書で説明される方法は、ｖＰＷＱ方法の出力を使用することによるスマートインスペクション概念を用いて、ウェーハ上の位置の関数の関数としてプリントウェーハの検査の感度を変えることができる。特に、ウェーハ検査の感度は、ｖＰＷＱ結果が最もタイトなプロセスウィンドウを示す領域ではより高くすることができ、ｖＰＷＱ結果がより十分なプロセスウィンドウを識別する領域では感度をより低くすることができる。
【００４９】
別の実施形態では、本方法は、検出ステップに続いてレチクルを製造する段階を含む（例えば、検出ステップの結果が、レチクル設計データにおける重大な或いは対処できない欠陥を示さない場合）。本方法のこの実施形態はまた、レチクルを検査する段階と、検出ステップ及びレチクルの検査の結果に基づいてウェーハの検査プロセスを生成する段階とを含む。１つのこのような実施形態では、本明細書で説明される方法は、ｖＰＷＱと製造されたレチクルの検査の結果を組み合わせてスマートインスペクション概念を使用し、ウェーハ上の位置の関数としてプリントウェーハの検査の感度を決定することができる。従って、物理レチクル検査が問題を示さず、ｖＰＷＱシミュレーションが比較的十分なプロセスウィンドウを予測するレチクル設計データの領域では、ウェーハ検査の感度を緩和することができる。感度は、ｖＰＷＱが制限されたプロセスウィンドウを検出したか、或いは公称からのずれが欠陥と考える程大きくない最適パターンよりも小さいとレチクル検査が判断したいずれかの領域で高くすることができるが、プロセスウィンドウ（「サブスペック領域」）を制限してもよい。最も高い感度は、ｖＰＷＱとレチクル検査の両方がプロセスウィンドウ上の潜在的な制約を識別したロケーション用に留保しておくことができる。幾つかの実施形態では、本方法は、ｖＰＷＱ方法の検出ステップの結果、レチクル検査の結果、レチクル設計データの設計者によって生成された限界フィーチャデータ、又はこれらの幾つかの組み合わせに基づいてウェーハの検査プロセスを生成する段階を含む。
【００５０】
別の実施形態では、本方法は、レチクル設計データの第２又は他の領域よりも欠陥を有してプリントされている可能性が高いレチクル設計データの第１領域を識別する段階を含む。１つのこのような実施形態はまた、識別ステップの結果に基づいたレチクルによってプリントされるウェーハのプロセス制御方法を生成する段階を含む。このように、本方法は、特定のレチクル設計に対して最適ウェーハ計測試料プランを決定する段階を含む。例えば、ｖＰＷＱ及び／又はレチクル検査が制限されたプロセスウィンドウを識別した領域に対応するウェーハ上のロケーションを測定するために特別な処置を行うことができ、限界寸法（ＣＤ）測定は、デバイスが確実に仕様に適合するようにそのロケーションで実行することができる。この特別な処置は、これらのロケーションで実行される測定の数及び／又は感度を高めるなど、どのような他の方法で行うこともできる。
【００５１】
別の例では、ｖＰＷＱ、レチクル検査、及び／又は物理ウェーハＰＷＱによって決定された、最も制限されたプロセスウィンドウを有するレチクル設計データにおける領域の識別を同様に用いて、製造工場で使用されるＣＤ制御方法又は他の計測或いはプロセス制御方法を改善することができる。例えば、テスト構造体又は他のフィーチャで最も安定したＣＤを得るために露光量及び焦点を追跡し調節する代わりに、最も制限されたプロセスウィンドウを有する領域を識別することによって、これらのロケーションが許容仕様限界値外に出ないように制御ループ（静的プロセス制御（ＳＰＣ）及び／又は自動プロセス制御（ＡＰＣ））を最適化することができる。制御ループの最適化は、（ａ）計測試料プランをシフトして最も制限されたプロセスウィンドウを有する特定のフィーチャを測定する段階、又は（ｂ）他のフィーチャを測定し、これらのテスト構造寸法のプリントをもたらす焦点と露光条件を決定し、焦点と露光の決定値でプロセスウィンドウ制限フィーチャの期待される結果を予測するためのシミュレーションを適用する段階のいずれかを含む。この最適化技術は、本明細書で全体が説明されるように引用により組み込まれる２００４年２月１３日に申請されたＰｒｅｉｌ他による米国特許出願シリアル番号１０／７７８，７５２で説明されたＣＤ制御技術の拡張である。
【００５２】
別の実施形態では、本明細書で説明される方法は、上述の識別ステップに基づいてレチクル設計データを変更する段階を含む。例えば、ｖＰＷＱ出力を設計者又は設計プロセスにフィードバックさせることができる。この結果を用いて、レチクル設計データがプリントされるウェーハ上に形成されることになる回路の回路タイミング、寄生、電気的性能を決定付けることができる。更にこの結果を用いて、回路性能に影響を与えることになるサイズなどの特性をｖＰＷＱによって検出された欠陥が有するかどうかを判定することができる。現在、この物理的（又は電気的）検証は、ウェーハ上にはレイアウトツールによって描かれた理想的な設計が現れるもの仮定して実行される。しかしながら、本明細書で説明されるｖＰＷＱ方法を用いると、この公称ケースからの予測されるずれを識別し、公称から最も大きなずれを有することになる回路領域を位置付けることができる。
【００５３】
明らかなことであるが、現在使用可能なハードウェアを使用して、可能性のあるサイズの全範囲にわたってトランジスタの機能を１つずつ全て変更しながら、数百万のトランジスタを備えた回路の電気的性能をモデル化しようとすることは実用的ではない。しかしながら、本明細書で説明されるｖＰＷＱ方法は、変更され、テストされるレチクル設計データのポイント数を管理可能な数にまで低減することができる。設計者又は設計プロセス或いはツールは、このデータと、デバイス性能に最も重要な回路の部分に関する知識を使用して、設計をマスクセットにわたす前に多少の追加検証を実行することができる。
【００５４】
物理ＰＷＱとは異なるｖＰＷＱの別の態様は、仮想検査中にシミュレーション条件を柔軟に変更できることである。特に、ＰＷＱは、焦点と露光のプリセット条件の下でプリントされた物理ウェーハに依存する。ウェーハ上にイメージをプリントすることができるこのような条件の数は比較的限定されているので、データは高度に粒状性があり（例えば、０．１μｍの焦点の増分）、そのため設定毎の欠陥の数に大きな変化をもたらす可能性がある。しかしながら、ｖＰＷＱは、検査時に（例えば、ｖＰＷＱが実行されているときにリアルタイムで）設定を変更することができる。例えば、あまりにも多くの欠陥が１つのプリセット焦点又は露光増分において発生した場合には、追加のシミュレーションを自動的に実行して、ギャップを埋め、欠陥がプリントされ始める正確な焦点と／又は露光設定を決定することができる。従って、ｖＰＷＱは、各限界フィーチャに対する許容プロセスウィンドウのはるかに正確なマップを生成することができる。
【００５５】
本明細書で説明されるｖＰＷＱ方法を用いて、バイナリマスク（クロム・オン・ガラス（ＣＯＧ）マスク）、又はＯＰＣ、位相シフトマスク（交互のアパーチャ又は埋め込みＰＳＭ（ＥＰＳＭ））、散乱バーやびセリフ、ハンマーヘッドなどのサブ解像度アシスト機能（ＳＲＡＦ）、クロム無し位相シフトマスク（ＣＰＬ）、グレースケールイメージなどの多数のＲＥＴのいずれかを備えたマスクのためのレチクル設計データにおける欠陥を検出することができる。本明細書で説明されるｖＰＷＱ方法はまた、要求されるパターンが、種々の照明条件下で各々イメージ化される複数のパターンに分解される相補マスクに適用できる。相補マスクでは、ｖＰＷＱ方法は、複数の異なるパターンが異なるレチクルによってウェーハ上に別々にどのようにプリントされるかを各々が示すシミュレートイメージを生成する段階を含む。次いで、ｖＰＷＱ方法は、最終的なレチクル設計パターンがスキャナー上の複数の露光ウェーハプリントプロセスを使用してウェーハ上にどのようにプリントされるかを示す生成された追加のシミュレートイメージ（テストイメージ）と組み合わせてシミュレートイメージの各々を使用することができる。
【００５６】
本明細書で説明されるｖＰＷＱ方法は、可視、紫外線、深紫外線照明（例えば、２４８ｎｍ、１９３ｎｍ、１５７ｎｍ光源）を使用する光リソグラフィプロセス、電子ビームリソグラフィ、又は反射マスクや１３ｎｍ近傍の露光波長を使用する超紫外リソグラフィに等しく適用することができる。ｖＰＷＱ方法はまた、レチクル検査が不可能なマスクなしリソグラフィシステムに適用することができる。この場合、ｖＰＷＱ検査は、ウェーハレベルでの困難なダイ対データベース検査の必要性を最小限にする追加の利点を有する。
【００５７】
従って、本明細書で説明される方法は、他のレチクル設計データ検査方法を上回る多くの利点を有する。例えば、本明細書で説明される方法は、マスクの製造及びウェーハのプリントの前にレチクル設計データにおけるプロセスウィンドウ・マージナリティの検出と修正に用いることができる。従って、本明細書で説明されるレチクル設計データ検査方法は、現在利用可能な方法よりもかなり安価なものとなる。更に、マスク作成プロセスとウェーハパターン転写プロセスがシミュレートされる。従って、本明細書で説明される方法は、レチクル設計データがレチクル製造プロセスとウェーハプリントプロセスによってどのように変更されるかを考慮する。設計者に対しては、ｖＰＷＱは、高価なマスクの複数のバリエーションを購入することなく設計の複数のバリエーションをテストする能力を提供する。従って、設計者は、生産におけるデバイス歩留まりを最大にするために最も広いプロセスウィンドウを備えたレチクル設計実装を選択することができる。ｖＰＷＱは、レチクル検査、ウェーハ検査、選択的な感度を有するＣＤ計測及びプロセス制御方法（試料プラン、プロセスウィンドウセンタリング、及び生産用の利用可能なプロセスウィンドウの最大化）を実施する能力を提供する。更に、ｖＰＷＱ方法の結果は、回路設計の最適化（例えば、タイミング、寄生、他の電気パラメータ、又はこれらのいずれかの組み合わせなどの回路設計の１つ又はそれ以上の特性の最適化）に使用することができる。
【００５８】
ウェーハレベルシミュレーションの１つの好ましい実施形態は、ウェーハ上に形成されることになる最終的な物理パターンを決定するための空間イメージ（レチクル製造プロセス）、レジストプロセス（ウェーハプリントプロセス）、エッチングプロセスのシミュレーションを含む。代替方法では、空間イメージのシミュレーションのみ、すなわち、ＣＤ、ピッチ、ローカル環境の関数として実際のフォトレジスト性能をエミュレートするように較正された調整可能なスレショルドモデルを備えた空間イメージシミュレーションだけでなく、ＣＤ、ピッチ、ローカル環境の関数としてレジスト処理後のパターン転写とエッチングをエミュレートするように較正された調整可能なスレショルドを有する空間イメージシミュレーションを含む。
【００５９】
従って、ウェーハレベルでのシミュレーションは、リソグラフィ（ウェーハプリント）プロセスだけでなく、エッチング、研磨、フィルム堆積又は成長、デバイスの最終的な構造とトポグラフィに影響を与える何らかの他のステップのうちのいずれか、幾つかの組み合わせ、又は全てを含む全パターン転写プロセスを含む。シミュレートイメージが種々の値で生成されるリソグラフィパラメータはまた、部分的なコヒーレンスの程度、照明モード、開口数、レンズ収差（例えば、Ｚｅｒｎｉｋｅ係数）、レジストパラメータ（例えば、厚さ、現像率モデル、集中パラメータモデル、Ｄｉｌｌ係数、及び熱拡散係数）及び／又はフィルムパラメータ（例えば、基板の反射率、厚さ、反射防止コーティングプロパティなど）を含む。
【００６０】
ウェーハレベルでのシミュレーションはまた、パターン化構造の物理的シミュレーションに加えてデバイス性能の電気的シミュレーションを含む。デバイスの電気的性能、すなわち回路の選択された領域のパラメトリックプロパティ（例えば、抵抗、キャパシタンス、トランジスタ性能など）、回路のローカライズされた領域の性能（例えば、位相同期ループ周波数、タイミングなど）、又は最終用途アプリケーションで意図されるような全回路のシミュレート性能のいずれかは、設計の合否基準として及び／又は別の検査、計測、及び／又はプロセス制御用の限界領域を選択するのに使用することができる。１つの実施形態では、この方法は、ｖＰＷＱ方法の結果に基づいてレチクル設計データを変更する段階を含む。１つのこのような実施形態では、レチクル設計データのＲＥＴフィーチャデータを変更することでレチクル設計データを変更することができる。
【００６１】
ウェーハ上にプリントされたレチクル設計データのシミュレーションは、複数の異なるレチクル製造プロセスのパラメータを使用して実行でき、ウェーハプリントのシミュレーションは、複数の異なる露光ツール、エッチングツール、又は他のプロセスのためのパラメータを使用して実行することができる。種々のプロセスやツール用のレチクル設計データの試験は、各ツール又はプロセスが種々の方法でパターン転写に影響を与える収差が異なるので有用なものとすることができる。次いで、ｖＰＷＱシミュレーションを用いて、設計、光拡張技術（例えば、ＯＰＣ、ＲＥＴなど）、マスク作成プロセス、ウェーハ製造プロセスの最適な組合せを決定することができる。１つのこのような実施形態では、この方法は、レチクル設計データがレチクル製造プロセスの１つ又はそれ以上のパラメータの種々の値でレチクル上にどのようにプリントされるかを示す追加のシミュレートイメージを生成する段階を含む。このような実施形態はまた、レチクル上の設計パターン欠陥の最小数しか生じないレチクル製造プロセスの１つ又はそれ以上のパラメータの種々の値を選択する段階を含む。
【００６２】
レチクルとウェーハ検査、ＣＤ制御、設計最適化に対するｖＰＷＱ概念とデータの結合は、ダイ対データベース検査に基づいてプリントされたウェーハを使用して実行することができる。このようなプリントされたウェーハ検査を実行する段階は、レチクル生成段階とウェーハプリント段階を伴うが、ｖＰＷＱ方法のこのような実施形態は、集積回路製造プロセスに更に付加価値を付けることができる。
【００６３】
本明細書で説明されるｖＰＷＱ方法を実行するように構成されたシステムは、当業者ＫＬＡ−Ｔｅｎｃｏｒのレチクル検査システムの状態に類似しているが、任意選択的にレチクル処理や光学系が無いものと思われる。このようなシステムは、検査パラメータを定義するのに用いることができるユーザーインターフェースと、レチクル設計入力データを処理し、該データからシミュレートマスクレベルをレンダーする（すなわち、上述のような第１シミュレートイメージを生成する）コンピュータシステムとを含む。このシステムはまた、ある範囲の焦点と／又は露光条件下でウェーハパターン転写にマスクをシミュレートする（すなわち、上述のような第２シミュレートイメージを生成する）超並列処理コンピュータシステムを含む。
【００６４】
第２シミュレートイメージがウェーハプリントプロセスの焦点と露光の種々の値に対して生成される場合、上述のコンピュータシステムの１つ又はそれ以上は、各焦点−露光（Ｆ−Ｅ）の組み合わせについて全チップの基準とテストイメージを比較し、検査レシピで設定された条件下で欠陥があるロケーションを識別するように構成することができる。これらの欠陥ロケーションは、Ｆ−Ｅ設定間で比較でき、複数のＦ−Ｅ条件の下で同じロケーションで発生する欠陥は、単一の欠陥に結びつけることができる。各欠陥は、シミュレートイメージにおける欠陥としてプリントされる範囲の焦点と露光条件によってタグ付けすることができる。次いで欠陥を評価と分析のために自動的に優先順位を付けることができる。最も高い優先順位は、公称Ｆ−Ｅ条件に最も近接して起こる欠陥及び／又は非欠陥の最も限定された範囲を有する欠陥に割り当てることができる。欠陥マップは、評価及び分類のためにユーザーに表示することができ、検査レポートを後の評価及び／又は追加分析のためにオンライン（シミュレーションエンジンにリンクされた）又はオフラインのいずれかで生成し記憶することができる。
【００６５】
自社工場を持たない設計会社が複数のＩＣ製造工場に製品を提供する傾向によって、本明細書で説明されるｖＰＷＱ方法を使用して検証することができる設計の数が急速に増えている。製造工場は、複数のｖＰＷＱツールを用いて、広範な製品（通信、無線、消費者アプリケーション）によるＩＤＭのようにタイムリーな方式でその設計の全てを適格化することができる。更に、本明細書で説明される方法は、カリフォルニア州サンジョゼのＫＬＡ−Ｔｅｎｃｏｒから市販されているＴｅｒａＳｃａｎ  ｓｙｓｔｅｍのような現在使用可能なレチクル検査システムで使用されるものと類似のハードウェアを使用して実行することができる。このように、本明細書で説明される方法は、あまり開発コストを必要とせずに実行でき、現在利用可能なレチクル検査システム上で商業的に利用可能にすることができる。更に、本明細書で説明される方法は、データをシステム間で容易に共有できるように、レチクル検査、ウェーハ検査、計測、分析ツールにリンクされたハードウェア上で実行することができる。
【００６６】
図１は、レチクル設計データにおける欠陥を検出するための方法の１つの例を示すフローチャートである。この方法は、図１のステップ１０で示されるように回路を設計する段階を含む。回路は、当該技術分野で公知のいずれかの方法又はシステムを使用して設計することができる。この方法はまた、ステップ１２で示されるように設計を検証する段階を含む。設計を検証する段階は、設計の物理的特性を検証する段階を含む。物理的な検証は、当該技術分野で公知のいずれかの方法又はシステムを使用して行うことができる。ステップ１４で示されるように、この方法は、回路設計が物理的な検証に合格するか又は不合格であるかを判定する段階を含む。設計が物理的な検証に不合格である場合、この方法は、ステップ１０、１２、１４を繰り返す段階を含む、回路を再設計する段階と物理的な検証を繰り返す段階とを含む。
【００６７】
この方法は、設計が物理的な検証に合格した場合、ステップ１６で示されるように回路のレイアウトを生成する段階を含む。回路のレイアウトは、当該技術分野で公知のいずれかの方法又はシステムを使用して生成することができる。またこの方法は、ステップ１８で示されるように、回路のレイアウトを検証する段階を含む。レイアウトの検証は、論理的な検証及び／又はデザインルールチェック（ＤＲＣ）を含む。レイアウト検証は、当該技術分野で公知のいずれかの方法又はシステムを使用して行うことができる。ステップ２０で示されるように、本方法は、レイアウトが検証に合格するか又は不合格であるかを判定する段階を含む。レイアウトが検証に不合格である場合、本方法は、ステップ１６、１８、２０を繰り返す段階を含む、回路のレイアウトを変更する段階と回路の修正レイアウトを再検証する段階を含む。
【００６８】
レイアウトが検証に合格した場合、本方法は、ステップ２２で示されるように回路レイアウトにＲＥＴを付加する段階を含む。このステップは、一般に回路レイアウトを「デコレートする」段階と呼ばれる。ＲＥＴを回路レイアウトに付加する段階は、当該技術分野で公知のいずれかの方法で行うことができる。ＲＥＴは、当該技術分野で公知のいずれかのＲＥＴを含む。ステップ２４で示されるように、本方法はデコレーションを検証する段階を含む。デコレーションを検証する段階は、光学ルールチェック（ＯＲＣ）を含む。ステップ２６で示されるように、本方法は、デコレートされたレイアウトが検証に合格するか又は不合格であるかを判定する段階を含む。デコレートされた設計が検証に不合格である場合、本方法は、ステップ２２、２４、２６を繰り返す段階を含む、デコレートされた設計においてＲＥＴを変更する段階とデコレートされた設計を再検証する段階とを含む。
【００６９】
デコレートされた設計が検証に合格した場合、本方法は、ステップ２８で示されるようにマスクを作成する段階を含む。ステップ３０で示されるように、この方法は、マスク検査を使用してマスクを検証する段階を含む。マスクは、当該技術分野で公知のいずれかのシステムと方法を使用して検査することができる。ステップ３２で示されるように、本方法は、マスクが検証に合格するか又は不合格であるかを判定する段階を含む。マスクが検査に不合格である場合、この方法は、ステップ３４で示されるようにマスクが修復可能であるか否かを判定する段階を含む。マスクが修復可能であると判定された場合、本方法は、ステップ３６で示されるようにマスクを修復する段階、次いで、ステップ３０、３２を繰り返す段階を含む、修復されたマスクを再検証する段階を含む。マスクが修復可能でないと判定された場合、本方法は、ステップ３８で示されるようにマスクを破棄する段階と、任意選択的にプロセスをリスピンする段階とを含む。
【００７０】
マスクが検証に合格した場合、本方法は、ステップ４０で示されるようにウェーハをプリントする段階を含む。ステップ４２で示されるように、本方法は、プリントされたウェーハを検証する段階を含む。１つの例では、プリントされたウェーハを検証する段階は、上述のように実行することができるＰＷＱウェーハ検査を含む。ステップ４４で示されるように、本方法は、プリントされたウェーハが検証に合格するか又は不合格であるかを判定する段階を含む。ウェーハが検査で不合格である場合、本方法は、ステップ４６で示されるように、ウェーハを検査で不合格にしたレチクルの欠陥が修復可能であるか否かを判定する段階を含む。レチクルの欠陥が修復可能である場合、本方法は、ステップ３６で示されるようにマスクを修復する段階を含み、更に本方法は、ステップ３６の後を図１に示されるように続けることができる。レチクル上の欠陥が修復可能でないと判定された場合、本方法は、ステップ３８で示されるようにマスクを破棄する段階と、任意選択的にプロセスをリスピンする段階とを含む。ウェーハが検証に合格したと判定された場合、本方法は、ステップ４８で示されるように生産にレチクルを供する段階を含む。
【００７１】
図１に示される方法では、ウェーハがプリントされるまではどのＲＥＴプロセスウィンドウ・マージナリティ又はどの他のレチクル設計欠陥も検出されない。従って、欠陥又はマージナリティがレチクルパターンに存在する場合、プリントされたウェーハを破棄し、ウェーハプリントプロセスの１つ又はそれ以上のプロセス（例えば、レチクル設計、レチクル製造プロセス、ウェーハプリントプロセスなど）に伴うパラメータを修正することは比較的高価である。図２は、レチクル設計データにおける欠陥を検出するためコンピュータに実装される方法の１つの実施形態を示すフローチャートである。本方法は、図１で説明され図示されたステップの多くを含むことができ、或いは含まなくてもよい。図１、２の両方に含めることができるこれらのステップは、同じ参照符号を用いて示されており、ここでは詳細には説明しない。しかしながら、図２に示される方法は、図２に示される方法に有意な利点を与える図１に含まれていない１つの重要なステップを含む。
【００７２】
特に、図２に示される方法は、ステップ５０で示されるようなレチクル設計のデコレーションを検証する段階を含み、これは、図１に示される方法のステップ２４と違ってｖＰＷＱ欠陥検出を含む。ステップ５０におけるｖＰＷＱは、本明細書で説明されるように実行することができる。更に、ステップ５０で実行されるｖＰＷＱ方法は、レチクルと共に使用できるウェーハプリントプロセスの事前に決定された全プロセスウィンドウにわたってレチクル設計データの欠陥を検出するのに行うことができる。従って本方法では、レチクル設計に存在するどのようなマージナリティも、マスクが製造される前に有利に検出することができる。図２に示される方法は、本明細書で説明されるいずれかの他のステップを含む。例えば、図２に示される方法は、レチクルの検査プロセスを生成する段階及び／又はウェーハの検査プロセスを生成する段階を含む。これらの検査プロセスは、前述のように生成することができ、レチクルとウェーハそれぞれを検証するためにステップ３０、４２で使用することができる。
【００７３】
図３は、製造工場でのｖＰＷＱと、ウェーハ検査、レチクル検査、ウェーハ計測、ＡＰＣ制御のうちの１つ又はそれ以上との間のデータフローの例を示すフローチャートである。図３に示されるように、従来の設計とモデルを含む履歴５２は、ＲＴＬコード又はネットリストフォーマットなどの適切なフォーマットで設計を生成することができる合成ステップ５４に供給することができる。タイミング、パワー、信号インテグリティのような集積回路の特性５６は、設計を検証するために合成ステップに提供される。検証によって求められた設計の限界経路５８がデータ「バス」６０に提供される。
【００７４】
レチクル設計データの生成は、ステップ６２で行うことができる。レチクル設計データの生成は、例えば、ネットリストをＧＤＳフォーマットに変換する段階を含む。例えば、従来設計及び／又はモデルを含む履歴６４を、生成ステップに提供する。更に、論理検証ステップ（ＬＶＳ）６６を、レチクル設計データを検証するのに使用する。ＬＶＳによって決定されたレチクル設計における限界フィーチャ６８は、データ「バス」６０に提供される。レチクル設計のＯＰＣデコレーションは、較正リソグラフィモデル、限界寸法、及び／又は他のデータなどの較正データ７２を使用してステップ７０で行うことができる。デコレーションは、いずれかのＲＥＴをレチクル設計データに付加する段階を含む。物理的検証ステップ７４は、ＯＲＣのような技術を使用してデコレートされたレチクル設計を検証する段階を含む。物理的検証ステップによって決定された限界ＯＰＣ７６又は他の限界ＲＥＴは、データ「バス」６０に提供される。更に、物理的検証ステップ７４を、データ「バス」６０によって提供されるエッジ配置エラー（ＥＰＥ）許容範囲データ７８を使用して行うことができる。
【００７５】
図３に示されるように、レチクル設計データのＯＰＣデコレーションの後、ｖＰＷＱ欠陥検出は、ステップ８０で行う。ｖＰＷＱは、本明細書で説明される実施形態のいずれかに従ってステップ８０で行う。「スマートｖＰＷＱ」８２の１つ又はそれ以上のパラメータは、データ「バス」６０によってｖＰＷＱ方法に提供する。ｖＰＷＱは、データ「バス」６０に提供される限界ＯＰＣ情報８４を生成する。ｖＰＷＱ方法の結果に応じて、マスク作成ステップ８６は、ＰＳＣ、ＢＫＭ、空間イメージ化測定システム（ＡＩＭＳ）較正データなどの較正データ８８を使用して実行する。マスクが製造された後、マスク検証ステップ９０は、ステップ８６で製造されたマスクに対し実行する。マスク検証ステップ９０は、データ「バス」６０によって提供するスマートインスペクションデータ９２を使用する。このスマートインスペクションデータは、ステップ８０で実行されたｖＰＷＱ方法によって生成する。更に、マスク検証ステップによって生成された限界マスクデータ９４は、データ「バス」６０に供給される。
【００７６】
幾つかの実施形態では、第２ｖＰＷＱ方法（ｖＰＷＱ２）は、ステップ９６で示されるように実行される。図３に示されるｖＰＷＱ２は、リアルマスクイメージ（すなわち、製造されたレチクルのイメージ）でのマスク検査の後で行われるｖＰＷＱの他の実施形態である。言い換えると、ｖＰＷＱ２は、レチクルのシミュレートされたイメージの代わりのリアルマスクイメージを除いて本明細書で説明されるように行われる。ｖＰＷＱ２は、データ「バス」６０からの「スマートｖＰＷＱ」９８の１つ又はそれ以上のパラメータを使用して行われる。「スマートｖＰＷＱ」パラメータ９８は、「スマートｖＰＷＱ」パラメータ８２と同じでよく、或いは同じでなくてもよい。ｖＰＷＱ２によって生成された限界ＯＰＣ１００又は他の限界ＲＥＴをデータ「バス」６０に提供する。
【００７７】
ウェーハ製造ステップ１０２は、ｖＰＷＱ２の後行われる。ウェーハ製造ステップの検証１０４は、当該技術分野で公知のいずれかの計測ツールを含む較正計測ツール１０６を用いて行われる。ウェーハ製造ステップ１０２の検証は、例えば限界経路５８、限界フィーチャ６８、マスクロケーションデータ、限界ＯＰＣ７６、１００などから決定できるデータ「バス」６０によって提供されるウェーハ検査用の「スマートサンプリング」パラメータ１０８を使用して行われる。更に、ウェーハ製造ステップの検証は、データ「バス」６０によって提供される自動プロセス制御（ＡＰＣ）１１０情報を使用して行われる。ＡＰＣ情報は、本明細書で説明されるようにｖＰＷＱ及び／又はｖＰＷＱ２の結果から生成される。
【００７８】
図４は、クリティカリティの複数のタイプ（設計、ＲＥＴ、マスク作成）が、どのようにレチクル設計データに重なり、利用可能なプロセスマージンを制限する場合のあるプロセスウィンドウのマージンでパターンがほとんど損なわれてしまうようになるかを示している。設計限界エリア１１２は、レチクル設計データのエリアを表すスペース１１４にマップされて示されている。設計限界エリア１１２を、例えば電子設計自動化（ＥＤＡ）電気的シミュレーションに基づいて設計者によって、生成又は「タグ付け」することができる。対照的に、マスク作成限界エリア１１６は、スペース１１４で分けて示されている。マスク作成限界エリアは、レチクル製造プロセスのための制限されたプロセスウィンドウを有する領域を含む。これらの限界エリアは、製造されたレチクルを検査するのに使用されるレチクル検査システムによって生成又は「タグ付け」される。更に好ましくは、これらの限界エリアは、本明細書で説明されるｖＰＷＱ方法によって決定されることである。
【００７９】
リソグラフィ限界エリア１１８もまた、スペース１１４で別々にマップされて示されている。リソグラフィ限界エリアは、ウェーハプリントプロセス用の制限されたプロセスウィンドウを有する領域を含む。リソグラフィ限界エリアは、本明細書で説明されるように実行する、パターン化プロセスのｖＰＷＱシミュレーションによって識別され、「タグ付け」される。図４に示される限界エリア１１２、１１６、１１８は、単に種々の限界エリアの例として示されている点を理解されたい。限界エリアは、レチクル設計データ、レチクル製造プロセス、ウェーハプリントプロセス、又はこれらの幾つかの組み合わせに応じて変わることが明らかである。
【００８０】
上述された限界エリアの各々は、スペース１２０によって示されるように単一のマップに結合され、レチクル設計データのどのエリアが複数のタイプのクリティカリティを有するかを示すことができる。集中的な計測及び／又はウェーハレベル検査のために、複数の原因による限界のエリアを選択して、歩留まりを保証する。特に、レチクル又はウェーハ用の検査プロセスは上述のように生成することができ、検査プロセスの感度は、各領域が限界として認められる１つ又はそれ以上の原因に応じてレチクル設計データにおける領域毎に変えることができる。例えば、クリティカリティの２つの異なるタイプを示すエリアを、１つのタイプのクリティカリティだけを示すエリアよりも高い感度で検査する。このようにして、クリティカリティの複数のタイプを有するレチクル設計データの領域に、ウェーハ検査、計測、ＣＤ制御について優先順位を付けることができる。
【００８１】
本明細書で更に説明される別の方法は、上述されたｖＰＷＱ方法や他のレチクル設計欠陥検出方法でも使用できる。特に、本明細書で更に説明される方法は、本明細書で説明される欠陥検出や他の計算を実行し、ユーザーにとって限界又は重要ではない欠陥の検出数を低減させて、これらの「迷惑な」欠陥の検出が重要な欠陥を不明瞭にするのを防ぐ改良された方法を提供する。加えて、本明細書で更に説明される方法を用いて、プロセスウィンドウを改良するために欠陥を評価し及び／又は設計に修正を行う順番に優先順位を付けることができる。
【００８２】
ｖＰＷＱは、上記引用により組み込まれたＰｅｔｅｒｓｏｎ他による特許出願で開示されたウェーハベースの検査方法であるＰＷＱと全く同様に動作するように考えられた。ＰＷＱでのウェーハに関しては、全フィールドが種々の焦点と／又は露光条件で露光され、これらのテストフィールドは、最適焦点と露光条件で露光された基準フィールドと比較される。一般に、テストフィールドが基準フィールドからより遠くに外れるほど、プリントされたフィーチャを適切にイメージ化することができなくなるので、より多くの欠陥が検出される。従って、プリントされたフィーチャが不正確にイメージ化される焦点と露光条件は、デバイスのための使用可能なプロセスウィンドウの限界を定義する。ｖＰＷＱは、マスク作成やウェーハのプリントを行うことなくシミュレートされたイメージだけに対して基準比較と同じテストを本質的に行う。従って、ｖＰＷＱ方法により、高価なマスクが作成され、ウェーハがマスクでプリントされる前に、レチクル設計における弱点を識別し修正することができる。
【００８３】
より感度の高いテスト対基準比較を実行する場合、フィーチャ部の寸法の小さな変化でさえも欠陥として解釈される可能性がある。焦点と／又は露光条件が公称最適設定から外れるにつれて、検出される欠陥の数が極端に多くなる。この問題は、検査（テスト対基準比較）の感度を低下させることによって軽減するが、この場合には一部の重大な欠陥を見逃す可能性がある。
【００８４】
感度の最も高い程度を維持するが、小さな限界寸法（ＣＤ）エラーということだけではなく、対処できないイメージ化の不具合を引き起こす可能性に基づいて欠陥に優先順位を付けるのが望ましいであろう。言い換えると、重要な情報は、ＣＤが数ナノメートル（ｎｍ）だけ変化したのはどのフィーチャであるかではない。その代わりに、重要な情報は、焦点と／又は露光及び／又は他のプロセス条件において小さな変化がある場合にｎｍの多くの許容できない数だけ変化するのがどのフィーチャであるかである。すなわち、２つのフィーチャは、正確に同じ絶対ＣＤエラーを有するが、１つのフィーチャは、追加のプロセスバリエーションによる大きな別の変化を受け易い場合には、他方よりもはるかに重要とする。従って、上述されたウェーハベースのＰＷＱ及びｖＰＷＱは、本明細書で更に説明されるように修正して、変化率に基づいて潜在的欠陥間を区別する。
【００８５】
特に、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の１つの実施形態は、レチクル設計データがレチクル製造プロセスを使用してレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成する段階を含む。この生成ステップは、上述のｖＰＷＱ方法のように実行する。この実施形態はまた、上述のｖＰＷＱ方法でのように同様に実行する第１シミュレートイメージを使用した第２シミュレートイメージを生成する段階を含む。特に、第２シミュレートイメージは、レチクルが、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示している。しかしながら、上述のｖＰＷＱ方法とは違って、この実施形態は、種々の値の関数として第２シミュレートイメージの特性における変化率を求める段階を含む。更に、本方法は、変化率に基づいてレチクル設計データにおける欠陥を検出する段階を含む。幾つかの実施形態では、検出ステップは、レチクル設計データにおける欠陥を検出するために第２シミュレートイメージと組み合わせて変化率を使用する段階を含む。例えば、欠陥検出は、上述のｖＰＷＱ結果と組み合わせて変化率を用いて行われる。このコンピュータに実装される方法のこれらの実施形態は、本明細書で説明されるいずれかの他のステップを含む。
【００８６】
レチクル上にプリントされるレチクル設計データにおける欠陥を検出するための方法の別の実施形態は、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にレチクルのイメージをプリントする段階を含むＰＷＱの修正形態である。この方法はまた、種々の値の関数としてイメージの特性における変化率を求める段階を含む。更にこの方法は、その変化率に基づいてレチクル設計データにおける欠陥を検出する段階を含む。方法のこの実施形態は、本明細書で説明されるいずれかの他のステップを含む。
【００８７】
従って、本明細書で説明される方法は、ｖＰＷＱやＰＷＱのようにレチクル設計データにおける欠陥を検出するためにテストＣＤと基準ＣＤの違いだけでなく、テストＣＤの変化率を使用する段階を含む。このような欠陥検出は、幾つかの方法で達成することができ、その結果は、以下に概説される幾つかの異なる方法で使用できる。変化率情報の計算と使用の種々の方法は、以下に概説されるように別々に或いは互いに組み合わせて使用する。更に、本方法はＣＤの変化率に関して本明細書で説明されているが、変化率情報はテストイメージのいずれかの測定可能なパラメータ（例えば、フィーチャプロファイル）における変化率とする点を理解されたい。更に本方法は、ウェーハプリントプロセスの焦点と露光の種々の値に関して本明細書で更に説明されるが、本明細書で説明される方法は、ウェーハ上にプリントされるレチクル設計データに影響を与える可能性のあるウェーハプリントプロセスのこれらの種々の値及び／又は何らかの他のパラメータにも使用する点を理解されたい。
【００８８】
ＣＤ変化率に対するｖＰＷＱとＰＷＱ感度を高める１つの方法は、欠陥検出に使用される基準を変えることである。例えば、テストイメージとの全ての比較に対する基準として公称最適焦点と露光条件（Ｅ０，Ｆ０）に対してシミュレートされた基準イメージを使用する代わりに、各テストイメージ（Ｅｎ，Ｆｎ）をその最近傍（例えば、テストイメージよりも（Ｅ０，Ｆ０）での公称値に近い他のテスト及び／又は基準イメージ）と比較する。言い換えると、ｖＰＷＱの検出ステップは、第２シミュレートイメージの１つに対応する種々の値よりもウェーハプリントプロセスの１つ又はそれ以上のパラメータの公称値により近い種々の値でレチクルがウェーハ上でどのようにプリントされるかを示す追加のシミュレートイメージと第２又はテストシミュレートイメージの１つを比較することによって実行する。
【００８９】
図５は、各テストイメージ（Ｅｎ，Ｆｎ）が同じ公称基準イメージ（Ｅ０，Ｆ０）と比較される欠陥検出のために現在使用されているレイアウトの１つの例を示している。特に、テストイメージ１２０は各々、基準イメージ１２２と比較される。このような比較は、ウェーハ上に実際にプリントされたイメージと共にＰＷＱに使用する。或いは、このような比較は、ｖＰＷＱに対して、シミュレートテストイメージと基準イメージとともに使用される。４つのテストイメージが図５に示されているが、欠陥検出方法は、テストイメージのどのような数を用いてもよいことを理解されたい。
【００９０】
図６は、各テストイメージ（Ｅｎ，Ｆｎ）１２４がその３つの最近傍（ＮＮ）１２６、１２８、１３０と比較され、その全てがテストイメージよりも公称値（Ｅ０，Ｆ０）に近い少なくとも１つのパラメータについてシミュレート又はプリントされるレチクル設計欠陥検出のために使用可能な新しい構成を示す。テストイメージと基準イメージのこのような比較は、本明細書では「カスケード」テスト対基準欠陥検出と呼ばれる。このような比較は、露光量及び焦点の種々の値に対してシミュレートされたイメージを使用してｖＰＷＱについて容易に行われる。この方法はまた、適切な方式でウェーハをプリントすることによって（例えば、全ての基準コラムが公称条件で露光される現在の構成の代わりに基準サイトとして使用されるオフセット焦点と露光条件を有するコラムを追加することによって）ウェーハベースのＰＷＱに適用する。
【００９１】
図６の例では、３つの最近傍は各々、テストイメージとの比較のために使用される。或いは、テストイメージとの比較のために使用される近傍の数は、１から８までの間で変えることができる。１つの比較では、ユーザーは、固定された他のパラメータを有する焦点又は露光の点で最近傍を選択することができ、或いは、変更された焦点と露光の両方に対して対角線上の最近傍を選択できる。３つより多い最近傍の場合、公称最適焦点と露光条件からかなり外れたテストイメージを試験されるテストイメージに対して比較することができ、これによって好ましい動作条件から離れた変化率をサンプリングする。比較の１つ又はそれ以上は冗長である（比較が外側近傍の検査に対して繰り返されるので）が、種々の重み係数は欠陥検出及び／又は優先順位付けアルゴリズムに適用できる。更に、４つのテストイメージが図６に示されているが、本明細書で説明される方法は、欠陥検出のためのどのような数のテストイメージも使用できることを理解されたい。
【００９２】
図７は、ＰＷＱ欠陥検出に使用できるウェーハ上にプリントされるダイの１つのレイアウトを示す。この例では、各テストロケーションは、図７で０によって示されるウェーハプリントプロセスの最適焦点と露光値に対応する公称基準イメージと比較される。テスト条件の各セットは、この構成で４回チェックされる。テスト条件は、焦点、露光、又はその両方の点で異なることができる。
【００９３】
図８は、ＰＷＱ欠陥検出のための焦点と露光の種々の値についてウェーハ上にプリントでき、或いはｖＰＷＱ欠陥検出の焦点と露光の種々の値についてシミュレートできるダイイメージの１つのレイアウトを示す。この例では、各テストイメージは、試験されるテストイメージより公称値に近いウェーハプリントプロセスパラメータの値に対してプリント又はシミュレートされる別のテストイメージと比較される。各テストイメージは、図７のように同様に４回比較するが、パラメータのはるかに多くの値は、設定間の変化率に対してより高い感度でテストする。公称条件（０）のある複製は、較正とバックグラウンドノイズチェックのためにウェーハ上にプリントする。
【００９４】
このようなテスト対基準欠陥検出カスケードを行うことによって、欠陥検出アルゴリズムは、隣接した露光条件（焦点と／又は露光）とは最も異なるエリアを検出し、これによってＣＤにおけるローカルの変化率に対して検査の感度が高くなる。２つのテストイメージが公称条件に対してＣＤで全く同じ変化を有する場合、テストイメージの１つのＣＤがパラメータの複数の値にわたって緩慢に変化し、別のテストイメージのＣＤは最新の基準焦点と現在のテスト焦点との間で迅速に変化した場合、検査の感度は、ユーザーにとって最も重要である可能性が高く、最も素早く変化したテストイメージのＣＤを検出するように調整する。テストイメージが複数の基準イメージと比較される場合では、重み係数を複数の比較に対して適用して、最終的な欠陥スコアを得ることができる。最終欠陥スコアを用いて、テストイメージに欠陥があるかどうかを判定し、欠陥の有効サイズに優先順位を付けることができる。
【００９５】
更に、ｖＰＷＱ方法はシミュレーションに基づくので、ｖＰＷＱは、焦点と／又は露光（「露光条件」）の関数として限界寸法の変化率をより正確に求めるために使用する。変化率を求めるには、幾つかの方法行われる。最も正確な方法は、ＣＤ、ｄＣＤ／ｄＥ、ｄＣＥ／ｄＦの正確な導関数を露光条件の各組み合わせで各フィーチャについて計算することである。別の方法は、空間イメージの勾配ｄＥ／ｄｘ、又は各フィーチャ及び露光条件（Ｅｔｈ）の組み合わせに対するスレショルドエネルギーでの正規化イメージ対数勾配（ＮＩＬＳ）を計算することである。勾配又はＮＩＬＳが小さくなる程、ＣＤは露光又はプロセス条件の変化に伴い急激に変化することになる。従って、この勾配は、ＣＤの変化率を示すものと考えることができる。
【００９６】
勾配又は導関数データは、フィーチャに欠陥があるかどうかを判定するための単独の基準として独立して使用することができ、或いは勾配と導関数は、比較アルゴリズムによって検出された欠陥の重要度に優先順位を付けるためにテスト対基準比較と共に使用する。同様に、テスト対基準比較のカスケードは、独立して用いるか、或いは上述のテスト対公称基準比較と組み合わせて使用される。これらの可能な組み合わせにより、欠陥単独でのサイズ、欠陥単独での変化率、又はサイズと変化率の組み合わせに基づいて欠陥の検出及び／又は優先順位付けが行われる。重み係数は、欠陥をフィルタ処理し、及び／又は優先順位付けるためにこの比較で使用される多重項に適用する。重み係数は、線形又は非線形とすることができ、重み付けアルゴリズムは、入力の交差項又はより高い出力係数を含む。例えば、２ｎｍＣＤエラーの重み付けは、ＣＤの変化率の高低に応じて変えることができ、他方、１０ｎｍＣＤエラーの重み付けは、変化率に関わらず高く設定する。
【００９７】
上述のオプションのいずれも独立して又は組み合わせて使用する。理解し易いように、利用可能なオプションには番号が付与されており、検査の有用性を高めることができるオプションの組み合わせを、以下に掲げる。
オプション１：常に公称オペレーティングポイントでの基準を備えたテスト対基準比較
オプション２：露光量及び／又は焦点に関するＣＤの導関数計算
オプション３：空間イメージ及び／又はＮＩＬＳの空間導関数計算
オプション４：テスト対基準比較のカスケード
オプション１だけは、ｖＰＷＱとＰＷＱの欠陥検出ステップで実行する比較と本質的に同じである。オプション２、３、又は４は各々、オプション１の代わりに独立して使用できる。関心のある組み合わせは以下の通りである。
オプション１と２；１と３；又は１と２と３
オプション４と２；４と３；又は４と２と３
オプション１と４；１と４と２；１と４と３；又は４つのオプション全て
これらの組み合わせのいずれにおいても、種々のオプションは、適用される重み係数に応じて欠陥フィルタリング又は優先順位付けに対して多少の影響を与える可能性がある。
【００９８】
上述のように絶対ＣＤエラーデータに加えてＣＤ変化率情報を使用することにより、プロセスウィンドウ制限障害とパターン依存歩留まり損失を生じる傾向が最も高い設計及び／又はレチクルの領域検出の改善が可能になる。変化率データは、実現不可能な多数の欠陥検出によって検出システムを溢れさせることなく検査（物理的又は仮想のいずれか）に高感度を与えることを可能にし、従ってシステムの使用可能な感度を高くすることができる。
【００９９】
導関数は、一般に、ウェーハベースのＰＷＱに使用される物理ウェーハから容易には計算できないが、公称テスト対基準や、テスト対基準比較カスケードは拡張ＰＷＱにおいて組み合わせることができる。１つの例では、現在のＢＡＢＡ又はＢＢＡＢＢＡレイアウトの代わりに、Ｂが公称最適焦点と露光での基準であり、Ａがテストケースである場合、カスケード方法はＡＢＣＤＥＦＧＨパターンを備えたレイアウトを有することになり、各露光は、その設定を先のフィールドからわずかにオフセットした場合には、パターン忠実度対プロセス条件における小さな変化に対しこのレイアウトの感度をより高くする。このレイアウトはまた、ウェーハに対してより多くの利用可能なテスト条件を提供する。調整の目的で、欠陥は、公称から最も離れた設定を有するフィールドに割り当てられる。この規則によって生じるあらゆる確率的誤差は、テスト条件の各セットの複数の複製を積み重ねる際に簡単に除去される。同じ概念をＢＢＡタイプ構成に適用する。
【０１００】
図９は、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の別の実施形態のフローチャートである。図９に示されるように、この実施形態は、ステップ１３２で示されるようなシステム設計と検証を含む。システム設計と検証は、設計データ１３４を使用して行われる。更に、ステップ１３２で検証されたシステム設計は、設計データ１３４に提供される。システム設計と検証は、当該技術分野で公知のいずれかのシステム及び方法を使用して行われる。また本方法は、ステップ１３６で示されるように論理設計と検証を含む。論理設計と検証１３６は、システム設計と検証ステップ１３２によって生成された設計データ１３４を使用して行われる。更に、ステップ１３６で検証された論理設計は、設計データ１３４に提供される。論理設計と検証は、当該技術分野で公知のいずれかの方法及びシステムを使用して行われる。
【０１０１】
本方法は、ステップ１３８で示されるように物理設計と検証を含む。物理設計と検証は、ステップ１３６で検証された設計データ１３４を使用してステップ１３８で行われる。物理設計と検証は、ＤＲＣやＬＶＳのような当該技術分野で公知のいずれかの方法及びシステムを使用して行われる。更に、ステップ１３８で検証された物理設計は、設計データ１３４に提供される。ステップ１４０で示されるように、本方法はマスクデータ準備を含む。マスクデータ準備は、設計データ１３４とリソグラフィモデル１４２を使用して行われる。マスクデータ準備は、当該技術分野で公知のいずれかの方法又はシステムを使用して行われる。マスクデータを、幾何形状データ１４４に提供する。
【０１０２】
幾何形状データについての光学ルールチェックを実行する代わりに、本方法は、ステップ１４６で示されるようにｖＰＷＱを含む。ｖＰＷＱは、ステップ１４０で生成されたマスクデータ（幾何形状データ１４４から取得できる結果）とリソグラフィモデル１４２とを使用して行われる。ｖＰＷＱはまた、本明細書で説明される実施形態のいずれかに従って行われる。本明細書で更に説明されるように、ｖＰＷＱは、入力としてマスクデータベースを使用し、フルダイＦ−Ｅ行列計算を実行する。この計算は、上述されたシステムを使用して比較的迅速に行われる。例えば、５つの異なる焦点値と７つの異なる露光値に対しては、９０ｎｍ生成レチクル設計に対して約１０時間で計算する。この計算を実行するのに使用されたｖＰＷＱ方法の形態は、ＣＤ欠陥の比較的大きな部分（全ＣＤ欠陥の約３０％）を検出し、ショート、オープン、プリントＳＲＡＦなどの対処できない全ての事象を検出した。明らかなことに、これらの結果は、ｖＰＷＱ方法の１つだけの形態によって生成され、欠陥検出結果は、上述のように調整及び／又は最適化される。
【０１０３】
ｖＰＷＱ方法からの出力は、ステップ１４８で実行されるマスク書き込みに供給される。また、マスク書き込みプロセスは、幾何形状データ１４４を使用してレチクル上にレチクル設計データをプリントする段階に関係する全てのステップを実行する。本方法は、ステップ１５０で示されるように製造されたマスクに対してマスク計測を実行する段階を含む。マスク計測は、当該技術分野で公知のいずれかのシステム及び方法を使用して行われる。また本方法は、ステップ１５２で示されるように製造されたマスクの検査を含む。マスク検査は、幾何形状データ１４４を使用して行われる。マスク検査は、当該技術分野で公知のいずれかの方法及びシステムを使用して行われる。
【０１０４】
マスク計測と検査の結果に応じて（マスクが適格仕様に合格した場合）、本方法は、ステップ１５４で示されるようにウェーハ上にマスクをプリントする段階を含む。ウェーハ上にマスクをプリントする段階は、当該技術分野で公知のいずれかのシステム及び方法を使用する段階を含む。本方法はまた、ステップ１５６で示されるようにウェーハ計測を含む。プリントされたウェーハのウェーハ計測は、当該技術分野で公知のいずれかの方法又はシステムを含む。ウェーハ計測の結果はまた、リソグラフィモデル１４２に供給される。ウェーハ計測の結果を用いて、リソグラフィモデルを較正及び／又は更新する。ステップ１５８で示されるように、本方法は、ウェーハ検査を含む。ウェーハ検査は、当該技術分野で公知のいずれかのシステム及び方法を使用して行われる。図９に示される方法はまた、本明細書で説明されるいずれかの他のステップを含む。
【０１０５】
図１０は、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の異なる実施形態のフローチャートである。特に、図１０は、本明細書で説明される方法のいずれにも使用できるｖＰＷＱ方法の１つの実施形態を示している。図１０に示されるように、レチクル設計とＲＥＴデコレーションデータ１６０を用いて、レチクルデータ１６２を生成する。このように、レチクルデータ１６２は、デコレートされたレチクル設計データを含む。更に、製造工場モデルデータ１６４は、スキャナーパラメータ、レジストパラメータ、シミュレートイメージを生成するためのウェーハプリントプロセスの１つ又はそれ以上のパラメータのいずれかの種々の値を求めるのに使用できる事前に決定されたプロセスウィンドウ（焦点と露光量範囲のような）などのリソグラフィデータ１６６を使用して生成される。
【０１０６】
レチクルデータ１６２と製造工場モデルデータ１６４が、ｖＰＷＱモジュール１６８に提供される。ｖＰＷＱモジュール１６８は、レチクルデータ１６２と製造工場モデルデータ１６４を使用して上述のようにシミュレートイメージを生成するのに使用できるどのようなハードウェア及び／又はソフトウェアを含んでもよい。１つの実施形態では、ｖＰＷＱモジュールは、ＰＲＯＬＩＴＨソフトウェアに含まれるようなシミュレーションエンジンをも含む。シミュレーションエンジンは、本明細書で説明されるような第１及び第２シミュレートイメージを生成するように構成される。別の実施形態では、ｖＰＷＱモジュールは、プロセッサに結合された上述のようなシミュレーションエンジンを含むシステムとして構成される。プロセッサは、本明細書で説明される実施形態のいずれかに従って、第２シミュレートイメージを使用してレチクル設計データの欠陥を検出するように構成される。ｖＰＷＱモジュール１６８によって行われるｖＰＷＱ方法は、本明細書で説明されるいずれかの他のステップを含む。ｖＰＷＱモジュールは、本明細書で説明されるように更に構成される。
【０１０７】
図１０に示されるように、ｖＰＷＱモジュール１６８は、エラーリストを含む出力１７０を生成する。エラーリストは、ｖＰＷＱモジュールによって検出された全ての潜在的欠陥を含む。１つ又はそれ以上の付加的な機能は、ｖＰＷＱモジュール又は別のソフトウェアモジュール或いは他のハードウェアのいずれかによって出力１７０上で実行される。例えば、エラーリスト内の潜在的欠陥を調べて、潜在的欠陥が実際の欠陥であるかどうか、潜在的欠陥は欠陥のどの種類であるかなどを判定する。更に、出力は、レチクル設計データと共に使用できるプロセスウィンドウを求めるのに使用できる。レチクルと共に使用されるウェーハプリントプロセス用のプロセスウィンドウを求める段階は、上述のように行われる。更に出力は、ユーザーへの提示、別のソフトウェアモジュールによる使用、製造工場データベースのような１つ又はそれ以上のモジュール内の記憶などのためにフォーマットされる。図１０に示される方法は、本明細書で説明されるいずれかの他のステップを含む。
【０１０８】
図１１は、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の別の実施形態のフローチャートである。図１１に示されるように、マスクレイヤデータ１７２は、ＲＥＴデコレーション１７４とデータフラクチャ１７８によって修正される。修正されたマスクレイヤデータは、マスク書き込みデータ１７８を生成するのに使用される。マスク書き込みデータ１７８は、ｖＰＷＱモジュール１８０に提供される。例えば、マスク書き込みデータ１７８は、ｖＰＷＱモジュール１８０の入力データベース１８２に提供される。ｖＰＷＱモジュールはまた、レチクル製造プロセスを記述するモデルを含む。このモデルは、マスク書き込みモデル１８４を含む。ｖＰＷＱモジュールは、入力データベース１８２内のマスク書き込みデータ１７８と共にマスク書き込みモデル１８４を使用し、マスク書き込みデータがレチクル製造プロセスを使用してレチクル上にどのようにプリントされるかを示す第１シミュレートイメージを生成する。
【０１０９】
ｖＰＷＱモジュールはまた、ウェーハプリントプロセスを記述する１つ又はそれ以上のモデルを含む。これらのモデルは、スキャナーモデル１８６とレジストモデル１８８とを含む。更に、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値１９０は、入力データベース１８２に提供される。これらの１つ又はそれ以上のパラメータは、例えば焦点Ｆと露光Ｅを含む。更に、入力データベース１８２に提供された１つ又はそれ以上のパラメータの種々の値は、パラメータに対する公称値（例えば、Ｆ０，Ｅ０）を含む。入力データベース１８２に提供される１つ又はそれ以上のパラメータの種々の値はまた、テスト値（例えば、Ｆｎ，Ｅｎ）を含む。これらのテスト値は、レチクルのための事前に決定されたプロセスウィンドウ内にある値を含む。幾つかの実施形態では、これらのテスト値は、事前に決定されたプロセスウィンドウの範囲に及ぶことができる。
【０１１０】
ｖＰＷＱモジュールは、第２シミュレートイメージ１９２を生成するために、スキャナーモデル１８６、レジストモデル１８８、第１シミュレートイメージ、種々の値１９０を使用する。。第２シミュレートイメージは、レチクル上にプリントされたマスク書き込みデータがウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値でウェーハ上にどのようにプリントされるかを示す。第２シミュレートイメージは、ウェーハプリントプロセスの１つ又はそれ以上のパラメータの種々の値で全チップがウェーハ上にどのようにプリントされるかを示すことができる。この実施形態では、ｖＰＷＱモジュール１８０はまた、基準シミュレートイメージ１９４を生成するために、ウェーハプリントプロセスのパラメータに対して、スキャナーモデル１８６、レジストモデル１８８、第１シミュレートイメージ、公称値を使用する。基準シミュレートイメージ１９４は、第２シミュレートイメージ１９２と比較され、シミュレートイメージ間の差異１９６を求める。ｖＰＷＱモジュールは、差異として認定されるものを判定するために許容範囲仕様１９８を使用する。比較されたシミュレートイメージ間の差異を用いて、本明細書で更に説明されるようにレチクル設計データにおける欠陥を検出する。
【０１１１】
幾つかの実施形態では、ウェーハプリントプロセスによってレチクル設計データがウェーハ上にどのようにプリントされるかを示すシミュレートイメージを使用して、レチクル設計データにおける欠陥を検出する段階の代わり、或いはこれに加えて、別の半導体製造プロセスの後のウェーハ上のパターンを示すシミュレートイメージを用いて欠陥検出が行われる。例えば、１つの実施形態では、ｖＰＷＱモジュール１８０は、エッチングモデル２００を含む。エッチングモデル２００は、レチクル設計データがリソグラフィプロセスによってウェーハ上にプリントされた後のウェーハ上で実行するエッチングプロセスを記述する。ｖＰＷＱモジュール１８０は、エッチングモデル２００を第２シミュレートイメージと組み合わせて使用して、レチクル設計データがエッチングプロセスによってウェーハ上にどのようにプリントされるかを示す追加のシミュレートイメージを生成する。これらの追加のシミュレートイメージは、上述のように、シミュレートイメージ間の差異を検出するために、基準シミュレートイメージと比較される。シミュレートイメージ間の差異を使用して、レチクル設計データにおける欠陥を検出する。類似のイメージシミュレーションと欠陥検出も同様に、或いは代替的に、ウェーハ上で行われ且つウェーハ上にプリントされたパターンに影響を与えることのできるいずれかの他のプロセスについてｖＰＷＱモジュールによって行われる。このようなプロセスは、例えば、堆積や化学機械研磨を含む。
【０１１２】
ｖＰＷＱモジュール１８０は、シミュレートイメージ１９２と基準シミュレートイメージ１９４との間の差異１９６に基づいて出力２０２を生成する。出力２０２は、シミュレートイメージ間の差異の座標、差異の位置に対応するシミュレートイメージ（テスト及び／又は基準）の部分、データベースクリップ、レチクル設計データのための求められたプロセスウィンドウ、及び／又は種々のシミュレートイメージ間で検出された差異の重度（例えば、大きさ）を含む。ｖＰＷＱモジュール１８０はまた、出力２０２に基づいて１つ又はそれ以上のユーザー動作２０４を実行するように構成される。ユーザー動作は、例えばレチクル設計データの却下、ｖＰＷＱモジュールによって行われる付加的なシミュレーションの選択、ｖＰＷＱモジュールの１つ又はそれ以上のパラメータの調整、及び／又はｖＰＷＱモジュールによって使用される規則の変更を含む。図１１に示される方法は、本明細書で説明されるいずれかの他のステップを含む。
【０１１３】
図１２は、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の更に別の実施形態を示すフローチャートである。特に、図１２は、ＰＷＱの幾つかの形式が実行する半導体製造プロセスでの種々のポイントを示す。例えば、図１２に示されるように本方法は、マスクレイヤデータベース２０５においてｖＰＷＱ２０６を行う段階を含む。マスクレイヤデータベースがＲＥＴデコレーション２１０によって修正された後、ｖＰＷＱ２０８は、デコレートされたマスクレイヤデータにおいて行われる。ｖＰＷＱ２０８の後、デコレートされたマスクレイヤデータを用いて、レチクルレイアウト２１２を生成する。レチクルレイアウト２１２を使用してデータフラクチャ２１４を行う。データフラクチャ２１４の後、ｖＰＷＱ２１６は、フラクチャデータにおいて行われる。ｖＰＷＱ２０６、２０８、２１６は、本明細書で説明されるように実行される。
【０１１４】
ｖＰＷＱ２１６が行われた後、マスクが、ステップ２１８で示されるように、製造される。マスクが製造された後、本方法は、ステップ２２０で示されるように製造されたマスクを検査する段階を含む。製造されたマスクを検査する段階は、製造されたマスクのイメージを使用するｖＰＷＱ２２２を含む。言い換えると、ｖＰＷＱ２２２は、ｖＰＷＱ２２２でテストシミュレートイメージを生成するために第１シミュレートイメージを使用する代わりに、実際のマスクのイメージがテストシミュレートイメージを生成するために使用できる場合を除いて本明細書で説明されるように行われる。マスクの検査後、マスクが適格検査に合格したと仮定すると、マスクは、ステップ２２４で示されるように生産施設によって受け取られる。マスクが生産施設によって受け取られた場合、ｖＰＷＱ２２６は、上述のように製造されたマスクのイメージを使用して再度行われる。
【０１１５】
本方法はまた、ステップ２２８で示されるように製造されたマスクを使用してウェーハをプリントする段階を含む。ウェーハがプリントされた後、ｖＰＷＱ２３０は、実際にプリントされたウェーハのイメージを使用して行われる。言い換えると、ｖＰＷＱ２３０は、第２シミュレートイメージをプリントされたウェーハのイメージに置き換えることができることを除いて本明細書で説明されるように行われる。ｖＰＷＱ２３０が行われた後、本方法は、ステップ２３２で示されるようにプリントされたウェーハをエッチングする段階を含む。プリントされたウェーハがエッチングされた後、ｖＰＷＱ２３４は、実際にエッチングされたウェーハのイメージを使用して行われる。言い換えると、ｖＰＷＱ２３４は、第２シミュレートイメージをエッチングされたウェーハのイメージに置き換えることができることを除いて本明細書で説明されるように行われる。更に、ｖＰＷＱはまた、半導体製造プロセスの他のステップ後に行われる。このように、本明細書で説明されるｖＰＷＱ方法は、図１２に示されるように半導体製造プロセス全体の多くの異なるポイントでのアプリケーションを有する。図１２に示される方法は、本明細書で説明されるいずれかの他のステップを含む。
【０１１６】
本明細書で説明されるコンピュータに実装される方法の１つ又はそれ以上を行うように構成されたシステムは、コンピュータシステムを含む。コンピュータシステムは、上述のように構成される。システムはまた、キャリア媒体を含む。キャリア媒体は、当該技術分野で公知のいずれかの方法又はデバイスを使用するコンピュータシステムに結合され、又はこれに含められる。本明細書で説明されるような方法を実装するプログラム命令は、キャリア媒体を介して送信し、或いは該キャリア媒体に記憶される。キャリア媒体は、電線、ケーブル、又は無線送信リンク、或いは電線、ケーブル、又はリンクなどに沿って伝わる信号のような送信媒体である。キャリア媒体はまた、読出し専用メモリ、ランダムアクセスメモリ、磁気又は光学ディスク、或いは磁気テープのような記憶媒体でもある。
【０１１７】
１つの実施形態では、コンピュータシステムは、プログラム命令を実行して、上記の実施形態のいずれかに従ってコンピュータに実装される方法を行うように構成される。一般に、「コンピュータシステム」という用語は、記憶媒体からの命令を実行する１つ又はそれ以上のプロセッサを有するどのようなデバイスとしても広く定義される。
【０１１８】
プログラム命令は、とりわけ、手順ベース技術、構成要素ベース技術、及び／又はオブジェクト指向技術を含む種々の方法のいずれかで実装する。例えば、プログラム命令は、要求に応じて、ＡｃｔｉｖｅＸコントロール、Ｃ＋＋オブジェクト、Ｊａｖａ（登録商標）Ｂｅａｎｓ、Ｍｉｃｒｏｓｏｆｔ  Ｆｏｕｎｄａｔｉｏｎｓ  Ｃｌａｓｓｅｓ（「ＭＦＣ」）、或いは他の技術又は方法を使用して実装する。
【０１１９】
本発明の種々の態様の別の修正形態及び他の実施形態は、この説明の点から当業者には明らかとする。例えば、レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法及び方法が提供される。従って、この説明は、単に例証として解釈すべきであり、本発明を実施する一般的な方法を当業者に教示する目的のためのものである。本明細書に図示され説明された本発明の形式は、現在の好ましい実施形態として捉えるべきであることを理解されたい。要素及び材料は、本明細書で例証され説明されたものに置き換えることができ、部分及びプロセスは、逆にすることができ、更に本発明の幾つかのフィーチャは、本発明のこの説明の恩恵を得た後で当業者には全て明らかになるように、独立して用いることができる。添付の請求項に記載されるような本発明の精神及び範囲から逸脱することなく、本明細書で説明された要素に対しては変更を行われる。
【図面の簡単な説明】
【０１２０】
【図１】集積回路製造段階での生産のためにレチクルを適格化するための方法を示すフローチャートである。
【図２】レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の１つの実施形態を示すフローチャートである。
【図３】レチクル設計データにおける欠陥の検出のためのコンピュータに実装される方法と他のプロセスステップ間のデータフローの方法の１つの実施形態を示すフローチャートである。
【図４】クリティカリティの種々のレベル及びタイプを有するレチクル設計データの種々のエリアの１つの例を示す概略図である。
【図５】シミュレートイメージを生成することができ、レチクル設計データにおける欠陥を検出するために使用できるウェーハプリントプロセスのパラメータの種々の値の１つの例を示す概略図である。
【図６】シミュレートイメージを生成することができ、レチクル設計データにおける欠陥を検出するために使用できるウェーハプリントプロセスのパラメータの種々の値の１つの実施形態を示す概略図である。
【図７】レチクル設計データにおける欠陥を検出するのに使用できるウェーハプリントプロセスのパラメータの種々の値でウェーハ上にプリントされたダイの１つの構成を示す概略図である。
【図８】レチクル設計データにおける欠陥を検出するのに使用できるウェーハプリントプロセスのパラメータの種々の値でウェーハ上にシミュレート又はプリントされたダイの構成の１つの実施形態を示す概略図である。
【図９】レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の種々の実施形態を示すフローチャートである。
【図１０】レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の種々の実施形態を示すフローチャートである。
【図１１】レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の種々の実施形態を示すフローチャートである。
【図１２】レチクル設計データにおける欠陥を検出するためのコンピュータに実装される方法の種々の実施形態を示すフローチャートである。
【図１】
2007519981.tif 000003
【図２】
2007519981.tif 000004
【図３】
2007519981.tif 000005
【図４】
2007519981.tif 000006
【図５】
2007519981.tif 000007
【図６】
2007519981.tif 000008
【図７】
2007519981.tif 000009
【図８】
2007519981.tif 000010
【図９】
2007519981.tif 000011
【図１０】
2007519981.tif 000012
【図１１】
2007519981.tif 000013
【図１２】
2007519981.tif 000014
【国際調査報告】
2007519981.tif 000015
2007519981.tif 000016
2007519981.tif 000017