【事件の表示】
　特願２０１２−１２２４９４「エンハンスメント型ＩＩＩ−Ｖ族高電子移動度トランジスタ（ＨＥＭＴ）および製造方法」拒絶査定不服審判事件〔平成２５年　１月　７日出願公開、特開２０１３−　　４９６７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は，平成２４年５月２９日の出願（パリ条約による優先権主張　外国庁受理２０１１年６月１０日，米国）であって，その手続の経緯は以下のとおりである。
平成２４年　５月３０日　審査請求
平成２５年１２月１３日　拒絶理由通知
平成２６年　６月１６日　意見書・手続補正
平成２７年　１月２６日　拒絶査定
平成２７年　５月２２日　審判請求・手続補正
　
第２　補正の却下の決定
［補正却下の決定の結論］
　平成２７年５月２２日にされた手続補正（以下，「本件補正」という。）を却下する。
［理由］
１　本件補正の内容
　本件補正により，本件補正前の特許請求の範囲の請求項１は本件補正後の請求項１へ補正された。
（１）本件補正前の特許請求の範囲
　本件補正前の，特許請求の範囲の請求項１の記載は次のとおりである。
「三端子デバイスとして実装されるエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）であって，
　III−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合を具え，
　前記三端子デバイスは，各々が前記III−Ｖ族バリア層上に位置する，ソースコンタクト，ドレインコンタクト，及びゲート構造を有し，前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく，
　前記ゲート構造は，前記III−Ｖ族バリア層上に直接形成されたＰ型III−Ｖ族ゲート層，及び，前記Ｐ型III−Ｖ族ゲート層上に直接形成された，導電性ゲート電極及びゲート誘電体の１つを含み，
　前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止することを特徴とする，エンハンスメント型高電子移動度トランジスタ。」
（２）本件補正後の特許請求の範囲の記載
　本件補正後の，特許請求の範囲の請求項１の記載は，次のとおりである。（当審注。訂正個所に下線を付した。下記（３）も同じ。）
「三端子デバイスとして実装されるエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）であって，
　
Ｎ型の導電性を有する
　前記三端子デバイスは，各々が前記III−Ｖ族バリア層上に位置する，ソースコンタクト，ドレインコンタクト，及びゲート構造を有し，前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく，
　前記ゲート構造は，前記III−Ｖ族バリア層上に直接形成されたＰ型III−Ｖ族ゲート層，及び，前記Ｐ型III−Ｖ族ゲート層上に直接形成された，導電性ゲート電極及びゲート誘電体の１つを含み，
　前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止することを特徴とする，エンハンスメント型高電子移動度トランジスタ。」
（３）補正事項１
　本件補正は，補正前請求項１の「III−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合」を「
Ｎ型の導電性を有する
２　補正の適否
　本願の願書に最初に添付した明細書の段落００１８の記載からみて，補正事項１は，本願の願書に最初に添付した明細書，特許請求の範囲又は図面に記載された事項の範囲内においてされたものであることは明らかであるので，補正事項１は，特許法第１７条の２第３項の規定に適合する。
　そして，本件補正は前記１（３）のとおり，本件補正前の請求項１に記載された発明特定事項を限定的に減縮するものであるから，特許法第１７条の２第４項の規定に適合することは明らかであり，また，同法第１７条の２第５項第２号に掲げる特許請求の範囲の減縮を目的とするものに該当する。
　そこで，補正後の請求項１に記載された発明（以下，「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項で準用する同法第１２６条第７項）につき，更に検討する。
（１）本願補正発明
　本願補正発明は，本件補正後の請求項１に記載された，次のとおりのものと認める。（再掲）
「三端子デバイスとして実装されるエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）であって，
　Ｎ型の導電性を有するIII−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合を具え，
　前記三端子デバイスは，各々が前記III−Ｖ族バリア層上に位置する，ソースコンタクト，ドレインコンタクト，及びゲート構造を有し，前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく，
　前記ゲート構造は，前記III−Ｖ族バリア層上に直接形成されたＰ型III−Ｖ族ゲート層，及び，前記Ｐ型III−Ｖ族ゲート層上に直接形成された，導電性ゲート電極及びゲート誘電体の１つを含み，
　前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止することを特徴とする，エンハンスメント型高電子移動度トランジスタ。」
（２）引用文献の記載と引用発明
　ア　引用文献
　原査定の拒絶の理由に引用された，本願の優先日前に日本国内において頒布された刊行物である，特開２０１１−０２９２４７号公報（以下，「引用文献」という。）には，図面とともに，次の記載がある。（当審注：下線は当審において付加した。以下同じ。）
（ア）「【技術分野】
【０００１】
　本発明は，窒化物半導体装置及びその製造方法に関し，特に，パワートランジスタ等として用いることができる窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
　窒化ガリウム（ＧａＮ）に代表される窒化物半導体はワイドギャップ半導体であり，例えばＧａＮ及び窒化アルミニウム（ＡｌＮ）の場合，室温におけるバンドギャップがそれぞれ３．４ｅＶ及び６．２ｅＶという大きな値を示す。
窒化物半導体は，
電子の飽和ドリフト速度が砒化ガリウム（ＧａＡｓ）等の化合物半導体又はシリコン（Ｓｉ）半導体等と比べて大きい
窒化アルミニウムガリウム（ＡｌＧａＮ）層とＧａＮ層とのへテロ構造
ヘテロ界面における２次元電子ガス（２ＤＥＧ：2 Dimensional Electron Gas）を利用することにより，電流密度が大きくオン抵抗が小さいヘテロ接合電界効果トランジスタ（ＨＦＥＴ：Hetero-junction Field Effect Transistor）
【０００３】
　しかし，
窒化物半導体のヘテロ接合においては，窒化物半導体がドーピングされていない場合にも，その界面に自発分極又はピエゾ分極による高濃度のキャリアが発生する。このため，窒化物半導体を用いて形成したＦＥＴは，デプレッション型（ノーマリオン型）になりやすく，エンハンスメント型（ノーマリオフ型）の特性を得ることが難しい。一方，現在パワーエレクトロニクス市場で使用されているデバイスのほとんどは，ノーマリオフ型であるため，ＧａＮ系の窒化物半導体装置においてもノーマリオフ型が強く求められている。
【０００４】
　
ＧａＮ系の窒化物半導体装置において，ノーマリオフ化を実現する方法として，ゲート電極の下側にｐ型窒化物半導体層を設ける
ゲート電極の下側にｐ型窒化物半導体層を設けることにより，ＡｌＧａＮ層とＧａＮ層との界面に生じる２ＤＥＧとｐ型窒化物半導体層との間においてｐｎ接合が形成される。このため，ゲート電極にバイアス電圧が印加されていない場合においても，ｐ型窒化物半導体層から２ＤＥＧへ空乏層が拡がり，ノーマリオフ化を実現できる。
（イ）「【発明を実施するための形態】
【００３４】
　本開示において，ＡｌＧａＮとは，３元混晶ＡｌxＧａ1-xＮ（但し０≦ｘ≦１）のことを表す。多元混晶はそれぞれの構成元素記号の配列，例えばＡｌＩｎＮ，ＧａＩｎＮ等と略記する。例えば，窒化物半導体ＡｌxＧａ1-x-yＩｎyＮ（但し０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）はＡｌＧａＩｎＮと略記する。また，アンドープは，不純物が意図的に導入されていないことを意味し，ｐ+は，高濃度のｐ型キャリアを含むことを意味する。
【００３５】
　（一実施形態）
　図１は，一実施形態に係る窒化物半導体装置の断面構成を示している。本実施形態の窒化物半導体装置は，
図１に示すように，２ＤＥＧ層１１０をチャネルとするＨＦＥＴであり，ｐ型の第３の窒化物半導体層１０８とショットキー接触したゲート電極１０９を備えている。
アンドープＧａＮ層からなる第１の窒化物半導体層１０４と，膜厚が２５ｎｍ程度のアンドープＡｌＧａＮ層からなる第２の窒化物半導体層１０５との積層体とすればよい。この場合，第１の窒化物半導体層１０４における第２の窒化物半導体層１０５との界面近傍に２ＤＥＧ層１１０が形成される。
【００３６】
　
半導体層積層体１０３の上には，膜厚が２００ｎｍ程度のｐ型のＡｌＧａＮからなる第３の窒化物半導体層１０８が選択的に形成されている。第３の窒化物半導体層１０８の上には，第３の窒化物半導体層１０８とショットキー接触したゲート電極１０９が形成されている。
【００３７】
　半導体層積層体１０３における
第３の窒化物半導体層１０８の両側方には，ソース電極である第１のオーミック電極１０６と，ドレイン電極である第２のオーミック電極１０７とが形成されている。第１のオーミック電極１０６及び第２のオーミック電極１０７は，２ＤＥＧ層１１０とオーミック接触している。本実施形態においては，半導体層積層体１０３に，第１の窒化物半導体層１０４と第２の窒化物半導体層１０５との界面よりも深い位置に達する凹部を形成し，凹部を埋めるように第１のオーミック電極１０６及び第２のオーミック電極１０７を形成している。
（ウ）図１には，
第１の窒化物半導体層１０４上に第２の窒化物半導体層１０５が積層される
第２の窒化物半導体層１０５上に直接第３の窒化物半導体層１０８が形成される
ゲート電極１０９とソース電極１０６との間，及びゲート電極１０９とドレイン電極１０７との間のいずれにも追加のデバイスコンタクトがない
　イ　上記アより，引用文献には次の発明（以下，「引用発明」という。）が記載されていると認められる。
「ヘテロ界面における２次元電子ガスを利用することにより，電子の飽和ドリフト速度が大きくオン抵抗が小さいヘテロ接合電界効果トランジスタであって，アンドープＧａＮからなる第１の窒化物半導体層上にＡｌＧａＮ層からなる第２の窒化物半導体層が積層されたヘテロ構造を有し，ＡｌＧａＮ層からなる第２の窒化物半導体層上に直接ｐ型のＡｌＧａＮからなる第３の窒化物半導体層が形成され，第３の窒化物半導体層上にはショットキー接触したゲート電極が形成されており，ソース電極及びドレイン電極が，第１の窒化物半導体層と第２の窒化物半導体層との界面よりも深い位置に達する凹部を埋めるように形成され，ゲート電極とソース電極との間，及びゲート電極とドレイン電極との間のいずれにも追加のデバイスコンタクトがない，エンハンスメント型（ノーマリオフ型）を実現したヘテロ接合電界効果トランジスタ。」
（３）技術常識１
　ア　本願の優先日前に日本国内において頒布された刊行物である，赤崎編「アドバンスト　エレクトロニクスＩ−１　III−Ｖ族化合物半導体」，培風館，平成６年５月２０日，ｐ．３４３には，次の記載がある。
「１３．３．３　電気的性質
（１）
ｎ型ＧａＮ
　２節に述べたように，ＨＶＰＥ法で作製した
アンドープ結晶はすべてｎ型
　イ　本願の優先日前に日本国内において頒布された刊行物である，特開昭５９−２２８７７６号公報には，次の記載がある。
「
ＧａＮ材料は，通常不純物未添加の状態ではＮの空格子点のためｎ型
　ウ　技術常識１
　前記ア及びイより，本願の優先日前，下記の事項は技術常識（以下，「技術常識１」という。）と認められる。
「ＧａＮはアンドープでｎ型の導電性をもつこと。」
（４）周知技術１
　ア　周知例１
　本願の優先日前に日本国内において頒布された刊行物である，特開２００９−０５４６８５号公報（以下，「周知例１」という。）には，図面とともに，次の記載がある。
（ア）「【００１７】
　（実施形態１）
　図１の模式的断面図は，本発明の実施形態１による
窒化物半導体装置としてのＨＦＥＴ
アンドープＧａＮチャネル層４，アンドープＡｌＧａＮ／ＡｌＮ多層膜を含む障壁層５，
【００１８】
　
チャネル層４と障壁層５とのヘテロ接合界面１２には，正の分極電荷の影響によって２次元電子ガスによるチャネルが形成される。
１１はソース電極７と電気的に接続されている。」
（イ）「【００４３】
　
上述の実施形態では１層のアンドープＧａＮチャネル層４が用いられたが，
チャネル層は，ドーピングされたｎ型ＧａＮ
の半導体層であってもよい。
　イ　周知例２
　本願の優先日前に日本国内において頒布された刊行物である，特開２００８−０５３３１２号公報には，図面とともに，次の記載がある。
「【００１７】
（第１実施例）
　本発明を具現化した半導体装置の第１実施例を，図１〜図１５を参照して説明する。本実施例の半導体装置は，ソース電極とドレイン電極とショットキーゲート電極が半導体層の表面に配置されているノーマリオン型の
横型ＨＥＭＴ(High Electron Mobility Transistor)
　図１は，絶縁ゲート電圧（ＶＧ）が０Ｖのときに，半導体装置がオンすることを説明する図である。図２は，絶縁ゲート電圧（ＶＧ）をマイナスとすることによって，半導体装置がオフすることを説明する図である。図３は，半導体装置の絶縁ゲート電圧（ＶＧ）とドレイン・ソース間電流（ＩＤＳ；以下ではドレイン電流という）の関係を説明する図である。図４は，本発明の半導体装置のショットキーゲート電極にかかる電圧を説明する図である。図５〜図１５は，半導体装置の製造工程を説明する図である。
【００１８】
　まず，図１の断面図を参照して半導体装置１の概略構成を説明する。
　半導体装置１は，サファイア基板１０上に，５０ｎｍ程度のＧａＮのバッファ層２０を備えている。バッファ層２０は，サファイア基板１０と窒化物半導体結晶との間に存在する大きな格子不整合を緩和し，サファイア基板１０の上に良質の半導体層を形成する。
　バッファ層２０の上に，
２μｍ程度のＧａＮのチャネル層３０（第２半導体層の実施例）が形成されている。チャネル層３０は，モノシラン（ＳｉＨ
4
）をドープしてｎ型化してもよい。
　
チャネル層３０の上に，２０ｎｍ程度のＡｌＧａＮのバリア層４０（電子供給層であり，第１半導体層の実施例である）が形成されている。
　
バリア層４０のバンドギャップはチャネル層３０のバンドギャップよりも大きく，バリア層４０とチャネル層３０はヘテロ接合している。
　バリア層４０の表面には，互いに離間した位置に，ショットキーゲート電極５０と，ソース電極Ｓと，ドレイン電極Ｄが形成されている。ショットキーゲート電極５０は，ソース電極Ｓとドレイン電極Ｄの間に配置されている。ソース電極Ｓと，ショットキーゲート電極５０と，ドレイン電極Ｄは，１枚の連続した絶縁膜８０に覆われ，互いに絶縁されている。
　ショットキーゲート電極５０の上には，絶縁膜８０を介して，ショットキーゲート電極５０に対向する絶縁ゲート電極６０が形成されている。これにより，バリア層４０と，ショットキーゲート電極５０と，絶縁膜８０と，絶縁ゲート電極６０の積層構造が形成されている。」
　ウ　周知技術１
　前記ア及びイより，本願の優先日前において，次の事項は当業者の周知技術（以下，「周知技術１」という。）と認められる。
「ＡｌＧａＮのバリア層とＧａＮのチャネル層とを備え，バリア層とチャネル層との界面に２次元電子ガスによるチャネル層が形成されるトランジスタにおいて，チャネル層をｎ型にドープしたＧａＮとすること。」
（５）周知技術２
　ア　周知例３
　原査定の拒絶の理由に引用された，本願の優先日前に日本国内において頒布された刊行物である，特開２０１１−０２９５０６号公報（以下，「周知例３」という。）には，図面とともに，次の記載がある。
（ア）「【０００２】
　III族窒化物半導体は，例えば，窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）の室温での禁止帯幅がそれぞれ，３．４ｅＶ及び６．２ｅＶと大きいワイドギャップ半導体である。III族窒化物半導体は，絶縁破壊電界が大きく，且つ電子飽和速度が砒化ガリウム（ＧａＡｓ）等の砒素系半導体及びシリコン（Ｓｉ）等の半導体に比べて大きいという特徴を有している。そこで，高周波用電子デバイス又は高出力電子デバイスとして，
ＧａＮ系の窒化物半導体を用いた電界効果トランジスタ
【０００３】
　ＧａＮ系の窒化物半導体は，ＡｌＮ又は窒化インジウム（ＩｎＮ）と種々の混晶が得られるため，従来のＧａＡｓ等の砒素系半導体と同様に，ヘテロ接合を形成することが可能である。
ＧａＮ系の窒化物半導体を用いたヘテロ構造，例えばＡｌＧａＮ／ＧａＮヘテロ構造では，不純物がドーピングされていない状態でも，自発分極及びピエゾ分極によって，ヘテロ界面に高濃度のキャリアが発生するという特徴がある。
・・・
【０００５】
　ノーマリオフ型のＦＥＴを実現する有望な構造として，ゲート電極形成部にｐ型ＡｌＧａＮ層を設けた接合型電界効果トランジスタ（Ｊunction Ｆield Ｅffect Ｔransistor：ＪＦＥＴ）が提案されている。このＪＦＥＴでは，ｐ型ＡｌＧａＮ層を，
ＡｌＧａＮからなるバリア層と接続する
（イ）「【００３４】
　図１に示すように，例えば主面の面方位が（０００１）面のサファイアからなる基板１０１の主面上には，例えば厚さが１００ｎｍの窒化アルミニウム（ＡｌＮ）層からなるバッファ層１０２と，例えば厚さが２μｍの
アンドープの窒化ガリウム（ＧａＮ）層１０３と，例えば厚さが２５ｎｍのアンドープの窒化アルミニウムガリウム（ＡｌＧａＮ）層１０４
【００３５】
　アンドープＧａＮ層１０３の材料として，ＡｌxＧａ1-xＮ（但し，ｘは，０≦ｘ≦１である）を用い，アンドープＡｌＧａＮ層１０４の材料として，ＡｌyＧａ1-yＮ（但し，ｙは，０＜ｙ≦１，ｙ＞ｘである）を用い，ｐ型ＡｌＧａＮ層１０５の材料として，ＡｌzＧａ1-zＮ（但し，ｚは，０≦ｚ≦１である）を用いればよい。本実施形態では，アンドープＧａＮ層１０３の材料として，例えばＧａＮ（即ち，ｘ＝０である）を用い，アンドープＡｌＧａＮ層１０４の材料として，例えばＡｌ0.2Ｇａ0.8Ｎ（即ち，ｙ＝０．２である）を用い，ｐ型ＡｌＧａＮ層１０５の材料として，例えばＡｌ0.2Ｇａ0.8Ｎ（即ち，ｚ＝０．２である）を用いる。
【００３６】
　ｐ型ＡｌＧａＮ層１０５上には，例えば厚さが２０ｎｍのパラジウム（Ｐｄ），又は例えば厚さが２０ｎｍのタングステンシリサイド（ＷＳｉ）からなる金属層１０７が形成されている。
【００３７】
　ｐ型ＡｌＧａＮ層１０５の両側方には，
アンドープＡｌＧａＮ層１０４に接するように，例えばチタン(Ｔｉ)／アルミニウム（Ａｌ）からなるソース電極１０８及びドレイン電極１０９が形成されている。
（ウ）図１には，ＡｌＧａＮ層１０４上にソース電極１０８及びドレイン電極１０９が形成されていることが記載されている。
　イ　周知例４
　原査定の拒絶の理由に引用された，本願の優先日前に日本国内において頒布された刊行物である，特開２００７−２０７８２０号公報（以下，「周知例４」という。）には，図面とともに，次の記載がある。
（ア）「【０００２】
　GaNに代表されるIII-V族窒化物化合物半導体(InxAlyGa1-x-yN(0x1,0y1)，以下InAlGaNと表記)は広い禁制帯幅(例えばGaNは室温で3.4eV)を有し，絶縁破壊電界，飽和電子速度も非常に大きいため，高出力電子デバイス用材料として注目されている。
GaN層上にAlGaN層を積層したヘテロ接合構造(以下AlGaN/GaNヘテロ構造と称する)においては，特に(0001)面上では強い分極電界によりGaN層中のヘテロ接合界面近傍に電子が高濃度に蓄積し，いわゆる二次元電子ガスが形成され
【０００３】
　図１２は従来から知られている
AlGaN/GaNヘテロ構造を有する電界効果トランジスタ
アンドープGaN層1002上部には二次元電子ガスが発生しており，アンドープGaN層1002上部は電界効果トランジスタのチャネル層として機能する。n型AlGaN層1003上にはゲート電極としてNi/Pt/Au電極1006，ソース電極及びドレイン電極としてTi/Al電極1005が形成されている。
　ウ　周知技術２
　前記ア及びイより，本願の優先日前において，次の事項は当業者の周知技術（以下，「周知技術２」という。）と認められる。
「ＡｌＧａＮのバリア層とＧａＮのチャネル層とを備え，バリア層とチャネル層との界面に２次元電子ガスによるチャネル層が形成されるトランジスタにおいて，バリア層上にソース電極及びドレイン電極を形成すること。」
（６）本願補正発明と引用発明との対比
　ア　引用発明の「ヘテロ接合電界効果トランジスタ」は，ゲート電極，ソース電極及びドレイン電極の３つの端子を有するから「三端子デバイス」であって，「エンハンスメント型（ノーマリオフ型）」として実現されており，かつ「ヘテロ界面における２次元電子ガスを利用することにより，電子の飽和ドリフト速度が大きくオン抵抗が小さい」ものであるから，高電子移動度トランジスタ（ＨＥＭＴ）と認められる。
　してみると，本願補正発明と引用発明とは，「三端子デバイスとして実装されるエンハンスメント型高電子移動度トランジスタ」である点で，一致するといえる。
　イ　本願明細書には，III−Ｖ族半導体として，「ＧａＮ」及び「ＡｌＧａＮ」が記載されている（段落【０００１】）。してみると，引用発明の「アンドープＧａＮからなる第１の窒化物半導体層上にＡｌＧａＮ層からなる第２の窒化物半導体層が積層されたヘテロ構造」は，下記相違点１に係る構成を除いて，引用発明の「ＡｌＧａＮ層からなる第２の窒化物半導体層」は本願補正発明の「III−Ｖ族バリア層」に相当し，本願補正発明の「III−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合」に相当すると認められる。
　ウ　引用発明の「ソース電極」及び「ドレイン電極」は，下記相違点２に係る構成を除き，それぞれ，本願補正発明の「ソースコンタクト」及び「ドレインコンタクト」に相当するといえる。
　次に，本願補正発明の「ゲート構造」について，引用発明の構成と対比すると，引用発明の「ゲート電極」は，本願補正発明の「導電性ゲート電極」に相当するといえる。
　そして，引用発明の「ＡｌＧａＮ層からなる第２の窒化物半導体層」上に直接形成された「ｐ型のＡｌＧａＮからなる第３の窒化物半導体層」上には，ショットキー接触した「ゲート電極」が形成されているから，引用発明の「ｐ型のＡｌＧａＮからなる第３の窒化物半導体層」は，本願補正発明の「Ｐ型III−Ｖ族ゲート層」に相当するといえる。
　そうすると，引用発明の「ＡｌＧａＮ層からなる第２の窒化物半導体層上に直接ｐ型のＡｌＧａＮからなる第３の窒化物半導体層が形成され，第３の窒化物半導体層上にはショットキー接触したゲート電極が形成され」た構成は，本願補正発明の「前記III−Ｖ族バリア層上に直接形成されたＰ型III−Ｖ族ゲート層，及び，前記Ｐ型III−Ｖ族ゲート層上に直接形成された，導電性ゲート電極及びゲート誘電体の１つを含」む「ゲート構造」に相当するといえる。
　さらに，引用発明の「ゲート電極とソース電極との間，及びゲート電極とドレイン電極との間のいずれにも追加のデバイスコンタクトがない」との構成は，下記相違点２に係る構成を除き，本願補正発明の「前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく」との構成に相当するといえる。
　以上から，本願補正発明と引用発明とは，「ソースコンタクト，ドレインコンタクト，及びゲート構造を有し，前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく」との構成を備えている点で共通するということができる。
　エ　引用文献の「ゲート電極の下側にｐ型窒化物半導体層を設けることにより，ＡｌＧａＮ層とＧａＮ層との界面に生じる２ＤＥＧとｐ型窒化物半導体層との間においてｐｎ接合が形成される。このため，ゲート電極にバイアス電圧が印加されていない場合においても，ｐ型窒化物半導体層から２ＤＥＧへ空乏層が拡がり，ノーマリオフ化を実現できる。」（段落【０００４】，前記（２）ア（ア）参照。）との記載から，引用発明において「ｐ型のＡｌＧａＮからなる第３の窒化物半導体層」により，当該「第３の窒化物半導体層」の下のヘテロ接合界面における２次元電子ガス（２ＤＥＧ）が形成が防止されることで，エンハンスメント型（ノーマリオフ型）が実現されることは明らかである。
　そうすると，本願補正発明と引用発明とは，「前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止する」「エンハンスメント型高電子移動度トランジスタ」である点で一致するといえる。
　オ　してみると，本願補正発明と引用発明とは，下記（ア）の点で一致し，下記（イ）の点で相違するものと認められる。
（ア）一致点
「三端子デバイスとして実装されるエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）であって，
　III−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合を具え，
　前記三端子デバイスは，前記III−Ｖ族バリア層上に位置する，ゲート構造を有し，前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく，
　前記ゲート構造は，前記III−Ｖ族バリア層上に直接形成されたＰ型III−Ｖ族ゲート層，及び，前記Ｐ型III−Ｖ族ゲート層上に直接形成された，導電性ゲート電極及びゲート誘電体の１つを含み，
　前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止することを特徴とする，エンハンスメント型高電子移動度トランジスタ。」
（イ）相違点
　ａ　相違点１
　本願補正発明は「Ｎ型の導電性を有するIII−Ｖ族半導体」を有するのに対し，引用発明の「第１の窒化物半導体層」は，アンドープＧａＮからなるが，「Ｎ型の導電性を有する」か不明である点。
　ｂ　相違点２
　本願補正発明の「ソースコンタクト」及び「ドレインコンタクト」は，「III−Ｖ族半導体上に位置する」のに対し，引用発明の「ソース電極」及び「ドレイン電極」は「第１の窒化物半導体層と第２の窒化物半導体層との界面よりも深い位置に達する凹部を埋めるように形成されている」点。
（７）相違点についての検討
　ア　相違点１について
　本願補正発明の「Ｎ型の導電性を有するIII−Ｖ族半導体について，本願明細書には，以下の記載がある。「ＧａＮ体３１２およびＡｌＧａＮバリア層３１４の成長中に生ずる欠陥によりヘテロ接合３１６がわずかなＮ導電型の特性をもつことになる。あるいは，ヘテロ接合３１６にＮ導電性ＧａＮ体３１２およびＮ導電性ＡｌＧａＮバリア層３１４の両方または一方を意図的に設けてもよい。」（段落【００１８】）他方，前記（３）より「ＧａＮはアンドープでｎ型の導電性をもつ」ものであることは，当該技術分野では技術常識（技術常識１）であり，引用発明の「第１の窒化物半導体層」はアンドープのＧａＮからなるのであるから，その物性としてｎ型の導電性をもつことは明らかである。
　してみると，本願明細書の記載及び技術常識１より，本願補正発明と同様，引用発明も「Ｎ型の導電性を有するIII−Ｖ族半導体」を有すると認められるから，相違点１は実質的な相違点とはいえない。
　なお，本願補正発明における「Ｎ型の導電性を有する」を「意図的にｎ型の導電性を施した」という意味に解した場合について検討する。
　前述のように引用発明において生来的にｎ型の導電性を有する第１の窒化物半導体層を用いているところ，意図的にｎ型の導電性を施しても動作することは当業者が容易に了解するところであり，かつ，デバイスを設計するにあたり意図的に導電性を施して性能を制御することは当業者が一般に行っていることである。そして，周知技術１（前記（４）参照。）にみられるように，引用発明のようなヘテロ接合を有するトランジスタにおいてチャネル層をｎ型にドープすることは，当業者により広く行われており，引用発明におけるトランジスタの導電性を制御するために，周知技術１を採用して，意図的にＮ型の導電性を施したIII−Ｖ族半導体を有するようにすることは，当業者が容易になし得ることである。
　イ　相違点２について
　引用発明の「ソース電極」及び「ドレイン電極」は「第１の窒化物半導体層と第２の窒化物半導体層との界面よりも深い位置に達する凹部を埋めるように形成されている」が，これは第１の窒化物半導体における２ＤＥＧ層とオーミック接触するためである（（２）ア（イ）参照。）。そして，その構造から見て，引用発明における「ソース電極」及び「ドレイン電極」を製造するにあたっては，凹部を形成するための工程が付加的に必要であり，製造コストがかかることは当業者にとって明らかである。してみると，電気抵抗を小さくするために製造コストをかけるかどうかは当業者が設計にあたり適宜考慮すべきことである。
　そして，周知技術２（前記（５）参照。）にみられるように，ヘテロ接合を有するトランジスタにおいて，バリア層上にソース電極及びドレイン電極を形成することで，簡便な構造で付加的な製造工程が不要なものが広く知られているから，引用発明において製造コストを削減するために，周知技術２を採用して凹部を設けず，「ソースコンタクト」及び「ドレインコンタクト」を「III−Ｖ族半導体上に位置」させるようにすることは，当業者が容易になし得ることである。
（８）本願補正発明の効果について
　本願補正発明の効果は，引用発明の構成及び周知技術から当業者が予測できる程度のもので，格別なものではない。
（９）まとめ
　本願補正発明は，引用発明及び周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許出願の際独立して特許を受けることができないものである。
３　むすび 
　したがって，本件補正は，特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので，同法第１５９条第１項の規定において読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明の特許性の有無について
１　本願発明について 
　平成２７年５月２２日にされた手続補正は前記のとおり却下された。
　そして，本願の請求項１に係る発明（以下，「本願発明」という。）は，平成２６年６月１６日付け手続補正による補正がされた特許請求の範囲の請求項１に記載された，次のとおりのものと認める。（再掲）
「三端子デバイスとして実装されるエンハンスメント型高電子移動度トランジスタ（ＨＥＭＴ）であって，
　III−Ｖ族半導体上に位置するIII−Ｖ族バリア層を含むヘテロ接合を具え，
　前記三端子デバイスは，各々が前記III−Ｖ族バリア層上に位置する，ソースコンタクト，ドレインコンタクト，及びゲート構造を有し，前記ゲート構造と前記ソースコンタクト及び前記ドレインコンタクトのいずれかとの間に位置する，追加のデバイスコンタクトがなく，
　前記ゲート構造は，前記III−Ｖ族バリア層上に直接形成されたＰ型III−Ｖ族ゲート層，及び，前記Ｐ型III−Ｖ族ゲート層上に直接形成された，導電性ゲート電極及びゲート誘電体の１つを含み，
　前記Ｐ型III−Ｖ族ゲート層により前記ゲート構造下の前記ヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成されるのを防止することを特徴とする，エンハンスメント型高電子移動度トランジスタ。」
２　引用発明及び周知技術２
　引用発明及び周知技術２は，それぞれ，前記第２の２（２）及び同（５）で認定したとおりである。
３　対比及び判断 
　前記第２の１から明らかなように，本願発明は，本願補正発明から，平成２７年５月２２日付け手続補正による補正事項１に係る技術的限定（前記第２の１（３）参照。）を取り除いたものである。
　そして，前記補正事項１に係る技術的限定は，本願補正発明と引用発明との相違点１に係る構成を含むものである。
　そうすると，本願発明と引用発明とを対比すると，前記第２の２（６）より，両者は，本願補正発明と引用発明との相違点２で相違し，その余の点で一致すると認められる。
　そして，前記第２の２（７）で検討したとおり，本願補正発明と引用発明との相違点２は，引用発明において周知技術２に基づいて，当業者が容易に想到し得たものである。
　また，前記第２の２（８）と同様に理由により，本願発明の効果は，引用発明の構成及び周知技術２から当業者が容易に予測できる程度のもので，格別のものではない。
４　まとめ
　以上のとおり，本願発明は，引用文献記載の発明，並びに周知例３及び４にみられるような周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により，特許を受けることができない。
　
第４　結言 
　したがって，本願の請求項１に係る発明は，特許法第２９条第２項の規定により特許を受けることができないから，その余の請求項について検討するまでもなく，本願は拒絶されるべきものである。 
　
　よって，結論のとおり審決する。