(57)【要約】【課題】  本発明に係る受信装置では、時分割で送信されてくる信号を受信して復調する受信装置であって、当該受信における省電力化を目的とする。【解決手段】  時分割多重で送信されてくる信号のうち、所望の信号が送信されてくる期間でチューナなどの受信部を動作させ、信号を受信する。受信した信号をデジタルデータに変換してメモリに記憶しておき、メモリに記憶されているデータを用いて、同期引き込み処理から復調処理までの全ての動作をＰＬＬを用いながら行う。【選択図】図１
2007537615.tif 000002
【特許請求の範囲】
【請求項１】
所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置であって、
前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する受信部と、
前記受信部で抽出した入力信号をデジタルデータに変換して入力ストリームを生成する入力ストリーム生成部と、
前記入力ストリームを記憶する記憶部と、
前記記憶部に記憶されている前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する復調部とを備える
受信装置。
【請求項２】
前記記憶部は、前記入力ストリーム生成部で生成された入力ストリームを前記受信部で受信した信号が到来した時間とを対応付けて記憶しており、  
前記復調部は、
前記入力ストリームから搬送波とクロックを生成するＰＬＬ（Phased Locked Loop）部と、
前記記憶部と前記ＰＬＬ部とを制御する復調制御部と、
前記ＰＬＬ部で生成される搬送波とクロックを用いて前記所望の信号を復調するデジタル復調部とを備え、
前記復調制御部は、前記記憶部に記憶されている前記入力ストリームを時間軸順方向に前記受信部で受信した信号の最初から逐次出力させ、前記ＰＬＬ部に前記記憶部から出力された信号に対する同期引き込みを行わせる第１ステップと、同期引き込みが完了した時点以降において、前記記憶部に記憶されている前記入力ストリームを時間軸逆方向に前記入力ストリームの先頭のデータまで出力させて前記ＰＬＬ部を同期を保持した状態で追従させる第２ステップと、前記記憶部に再度前記入力ストリームを、その先頭から出力させて、同期を保持した状態で前記ＰＬＬ部に搬送波とクロックを生成させる第３ステップとを経て前記ＰＬＬ部に搬送波とクロックを生成させ、
前記デジタル復調部は、前記第３ステップで生成された搬送波とクロックを用いて前記所望の信号相当の信号を復調する
請求の範囲第１項記載の受信装置。
【請求項３】
前記復調制御部は、前記ＰＬＬ部で前記第１ステップにおける同期引き込みが完了した時点から前記第２ステップに移行する
請求の範囲第２項記載の受信装置。
【請求項４】
前記復調部は更に、
実速度よりも速い高速クロックを生成する高速クロック生成部を備え、
前記第２ステップにおいて前記ＰＬＬ部と、前記第３ステップにおいて前記ＰＬＬ部と前記デジタル復調部とを、前記高速クロック生成部で生成された高速クロックで動作させる
請求の範囲第３項記載の受信装置。
【請求項５】
前記第３ステップで前記ＰＬＬ部と前記デジタル復調部とを前記高速クロックで動作させ、前記デジタル復調部で復調している入力ストリームの処理位置が、前記受信部で受信してデジタルデータに変換されて前記記憶部に記憶されようとしている入力ストリームの処理位置に追いついて一致した場合に、以降において前記受信部で受信する信号については前記記憶部に格納せずに前記デジタル復調部はそのまま復調処理を行う
請求の範囲第４項記載の受信装置。
【請求項６】
前記受信装置は更に、
前記受信部と、前記ＰＬＬ部と、前記デジタル復調部の電源を必要に応じてオンオフする電源制御部を備える
請求の範囲第２項記載の受信装置。
【請求項７】
前記デジタル復調部は、前記第１ステップで同期引き込みを終了した時点から、前記受信部で受信した信号をそのまま復調し、
前記復調部はさらに、復調された信号を格納する格納部を備え、
前記記憶部に記憶されている入力ストリームの先頭から、前記第１ステップで同期引き込みが終了した時点のデータまでについて、前記第２ステップと前記第３ステップとを経て前記デジタル復調部で復調される信号と、前記格納部に格納されている前記復調された信号とをあわせて、前記所望の信号相当の信号とする
請求の範囲第２項記載の受信装置。
【請求項８】
所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置における放送の受信復調方法であって、
前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する抽出処理を施し、
前記抽出処理の結果、抽出した入力信号をデジタルデータに変換して入力ストリームを生成し、
前記入力ストリームを記憶し、
前記記憶で記憶された前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する
受信復調方法。
【請求項９】
所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置に搭載される集積回路であって、
前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する受信部と、
前記受信部で抽出した入力信号をデジタルデータに変換して入力ストリームを生成する入力ストリーム生成部と、
前記入力ストリームを記憶する記憶部と、
前記記憶部に記憶されている前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する復調部とを備える
集積回路。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割多重された信号を受信する受信装置に関し、特に省電力化を実現する技術に関する。
【背景技術】
【０００２】
デジタル放送を受信することができる装置、例えばデジタルテレビなどでは、一つの番組の放送の信号が、時分割で送信されてきて、時分割で送信された信号を逐次復調して表示するものがある。この時分割で送信されてくる放送を受信する場合に、時分割で信号が送信されてくるので、所望の信号、つまりユーザが視聴したいと思っている番組の放送や、個々のユーザに対応するプログラムなどが送信されてきている間だけ受信すればよい。
【０００３】
ところで、上記のような時分割で送信されてくる信号を受信する受信装置は、所望の信号を正しく受信するために、所望の信号が送信されている期間以外にも、チューナの電源を入れて安定して受信が行えるようにチューニングを行っておく必要がある（特許文献１参照）。
【特許文献１】特許第２８４６９５９号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、このチューニングを行う期間（以下、「トレーニング期間」という）においては、所望の信号を受信していないにもかかわらず、電源を供給していた。省電力化の観点から見ればこのような電源供給はない方が望ましい。
【０００５】
そこで、本発明においては、無駄な電力消費を抑えて所望の信号を受信できる受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る受信装置は、所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置であって、前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する受信部と、前記受信部で抽出した入力信号をデジタルデータに変換して入力ストリームを生成する入力ストリーム生成部と、前記入力ストリームを記憶する記憶部と、前記記憶部に記憶されている前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する復調部とを備えることを特徴としている。
【発明の効果】
【０００７】
上述のような構成によって、所望の信号、つまりユーザが視聴したいと思っているコンテンツが送信されてくる期間のあいだ受信装置であるところのチューナなどの電源をオンにして信号を受信し、受信したデータのみで復調処理までを行うことができる。従来のように、トレーニング期間を設けていないため、受信時における電力の消費電力を抑えることができる。
【０００８】
また、前記記憶部は、前記入力ストリーム生成部で生成された入力ストリームを前記受信部で受信した信号が到来した時間とを対応付けて記憶しており、  前記復調部は、前記入力ストリームから搬送波とクロックを生成するＰＬＬ（Phased Locked Loop）部と、前記記憶部と前記ＰＬＬ部とを制御する復調制御部と、前記ＰＬＬ部で生成される搬送波とクロックを用いて前記所望の信号を復調するデジタル復調部とを備え、前記復調制御部は、前記記憶部に記憶されている前記入力ストリームを時間軸順方向に前記受信部で受信した信号の最初から逐次出力させ、前記ＰＬＬ部に前記記憶部から出力された信号に対する同期引き込みを行わせる第１ステップと、同期引き込みが完了した時点以降において、前記記憶部に記憶されている前記入力ストリームを時間軸逆方向に前記入力ストリームの先頭のデータまで出力させて前記ＰＬＬ部を同期を保持した状態で追従させる第２ステップと、前記記憶部に再度前記入力ストリームを、その先頭から出力させて、同期を保持した状態で前記ＰＬＬ部に搬送波とクロックを生成させる第３ステップとを経て前記ＰＬＬ部に搬送波とクロックを生成させ、前記デジタル復調部は、前記第３ステップで生成された搬送波とクロックを用いて前記所望の信号相当の信号を復調することとしてよい。
【０００９】
これにより、ＰＬＬを含んで構成される受信装置において、上記３つのステップを経ることで、所望の信号を復調することができるようになる。
【００１０】
また、前記復調制御部は、前記ＰＬＬ部で前記第１ステップにおける同期引き込みが完了した時点から前記第２ステップに移行することとしてよい。
【００１１】
あるいは前記復調部は更に、実速度よりも速い高速クロックを生成する高速クロック生成部を備え、前記第２ステップにおいて前記ＰＬＬ部と、前記第３ステップにおいて前記ＰＬＬ部と前記デジタル復調部とを、前記高速クロック生成部で生成された高速クロックで動作させることとしてよい。
【００１２】
これにより、より早く第３ステップに移行することが可能となり、受信装置の記憶部の記憶容量を小さくすることができる。
【００１３】
また、前記第３ステップで前記ＰＬＬ部と前記デジタル復調部とを前記高速クロックで動作させ、前記デジタル復調部で復調している入力ストリームの処理位置が、前記受信部で受信してデジタルデータに変換されて前記記憶部に記憶されようとしている入力ストリームの処理位置に追いついて一致した場合に、以降において前記受信部で受信する信号については前記記憶部に格納せずに前記デジタル復調部はそのまま復調処理を行うこととしてよい。
【００１４】
これにより、復調が受信信号に追いついた時点から高速クロックでの処理が不要となるので通常クロックで動作させることで消費電力を抑制することが可能となる。高速クロックで受信装置を動作させると、通常のクロックで動作させた場合よりも消費電力が多くなるが、処理クロックを高速クロックから通常クロックに戻すことで消費電力を抑えられる。
【００１５】
また、前記受信装置は更に、前記受信部と、前記ＰＬＬ部と、前記デジタル復調部の電源を必要に応じてオンオフする電源制御部を備えることとしてよい。
【００１６】
これにより、受信装置は、各ステップにおいて各部の電源制御を行って省電力化を実施することが可能となる。
【００１７】
また、前記デジタル復調部は、前記第１ステップで同期引き込みを終了した時点から、前記受信部で受信した信号をそのまま復調し、前記復調部はさらに、復調された信号を格納する格納部を備え、前記記憶部に記憶されている入力ストリームの先頭から、前記第１ステップで同期引き込みが終了した時点のデータまでについて、前記第２ステップと前記第３ステップとを経て前記デジタル復調部で復調される信号と、前記格納部に格納されている前記復調された信号とをあわせて、前記所望の信号相当の信号とすることとしてよい。
【００１８】
これにより、同期が取れた時点以降の受信信号のデジタルデータについては記憶する必要がないので、記憶部の記憶容量を小さくすることができる。
【００１９】
また、本発明に係る受信装置における受信復調方法は、所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置における放送の受信復調方法であって、前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する抽出処理を施し、前記抽出処理の結果、抽出した入力信号をデジタルデータに変換して入力ストリームを生成し、前記入力ストリームを記憶し、前記記憶で記憶された前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調するである。
【００２０】
この方法により、受信装置は、所望の信号が送信されてくる期間だけ信号を受信して復調することが可能となる。
【００２１】
また、本発明に係る受信装置に搭載される集積回路は、所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置に搭載される集積回路であって、前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する受信部と、前記受信部で抽出した入力信号をデジタルデータに変換して入力ストリームを生成する入力ストリーム生成部と、前記入力ストリームを記憶する記憶部と、前記記憶部に記憶されている前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する復調部とを備えるである。
【００２２】
この集積回路を搭載することにより、受信装置は、所望の信号が送信されてくる期間だけ信号を受信して復調することが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明に係る受信装置について図面を用いて説明する。
＜実施の形態１＞
＜構成＞
図１は、受信装置１００の機能構成を示した機能ブロック図である。
【００２４】
同図に示すように受信装置１００は、アンテナ１０１、チューナ１０２、ADC（Analog Digital Converter）１０３、AGC（Automatic Gain Control）１０４、メモリ１０５、搬送波再生部１０６、クロック再生部１０７、復調制御部１０８、復調部１０９、ＴＳデコーダ１１０、時刻情報抽出部１１１、電源制御部１１２、誤り訂正部１１３、復号部１１４、表示部１１５を含んで構成される。
【００２５】
アンテナ１０１は、放送局から時分割多重で伝送されるＤＶＢ−Ｈ（Digital Video Broadcasting-Handheld）放送信号を受信する機能を有する。
【００２６】
チューナ１０２は、ユーザが受信を希望しているチャネルの設定や信号レベルのゲイン調整を行う機能を有する。
【００２７】
ADC１０３は、チューナ１０２で受信した信号をデジタル信号に変換する機能を有し、変換されたデジタル信号はAGC１０４と、メモリ１０５に出力される。
【００２８】
AGC１０４は、チューナ１０２によって出力される信号の出力レベルを一定に保つようにAGC制御信号を生成してチューナ１０２に出力する機能を有する。
【００２９】
メモリ１０５は、ADC１０３で変換生成されたデジタル信号を、当該デジタル信号が生成された順番で一時的に記憶する機能を有する。基本的にはメモリ１０５内の先頭アドレスから順に、デジタル変換された受信信号を受信した順番で記憶していく。
【００３０】
搬送波再生部１０６は、ＰＬＬ回路で構成されており、メモリ１０５から逐次入力されてくる受信信号の搬送波と、自己内で生成する搬送波との、周波数のずれと位相のずれを検知し、補正して再生搬送波と入力されてくる信号との同期を確立し、同期を確立した状態で再生搬送波を生成する機能を有する。搬送波再生部１０６の機能構成を図２に示しているが、その詳細については後述する。
【００３１】
クロック再生部１０７は、ＰＬＬ回路で構成されており、受信信号のクロックと自己内で生成するクロックとの周波数のずれと位相のずれを補正して同期を確立し、同期を確立した状態でクロックを生成する機能を有する。クロック再生部１０７の詳細な機能構成を図３に示しているが、その詳細については後述する。
【００３２】
復調制御部１０８は、メモリ１０５、搬送波再生部１０６及びクロック再生部１０７を制御する機能を有する。メモリ１０５にはどの部分のデータを出力するのかを指示する機能を有する。また、搬送波再生部１０６及びクロック再生部１０７に関しては、それぞれの符号切替部２２０、２４０、３２０、３４０（図２及び図３参照）の正負を切り替える機能を有する。
【００３３】
復調部１０９は、ＤＶＢ−Ｔ（Digital Video Broadcasting-Terrestrial）方式の復調及び誤り訂正を行う機能を有する。具体的には、搬送波生成部１０６及びクロック再生部１０７で生成された搬送波とクロックを用いて、時間領域での同期を確立し、ガード相関などを利用して最適窓位置を決定してＦＦＴ（Fast Fourier Transform）処理により周波数領域に変換された受信信号に対して伝送路歪を等化し、検波を行う。そして検波出力に対してビタビ復号、デインタリーブ、リードソロモン復号などの誤り訂正処理を行う。
【００３４】
ＴＳデコーダ１１０は、復調部１０９から出力されるＴＳ（Transport Stream）を受け付けて、ユーザが視聴を希望するプログラムを含んだＴＳパケットを抽出し、抽出したＴＳパケットを時刻情報抽出部１１１および誤り訂正部１１３へ出力する機能を有する。
【００３５】
時刻情報抽出部１１１は、ＴＳデコーダ１１０から出力されてくるＴＳパケットから、ＴＳパケットで伝送されるセクションのセクションヘッダにＤＶＢ−Ｈ方式で新規に定義された時刻情報を抽出する機能を有する。ここでいう時刻情報とは、現在受信しているプログラムの部分データが次に送信されてくるまでの時間間隔をいい、例えば図６に示すΔＴのことを言う。図６にあるように、コンテンツＡの部分コンテンツＡ１を受信装置１００が受信していて、次の部分コンテンツＡ２が送信されてくるまでの期間である。
【００３６】
電源制御部１１２は、アナログ部１１６、同期再生部１１７及びデジタル復調部１１８の電源を制御する機能を有する。具体的には、アナログ部１１６の電源を所望のコンテンツが送信されてくる間、オンにする。このタイミングは受信している放送に重畳されて送信されてくる時刻情報を時刻情報抽出部から受け取ってそれを元に決定する。同期再生部１１７に関しては同期引き込みを行い、データを復元していってる期間、電源をオンにする。そしてデジタル復調部１１８の電源を復調部１０９で所望のコンテンツを復調しＴＳデコーダ１１０でデコードする期間、電源をオンにする。
【００３７】
誤り訂正部１１３は、ＤＶＢ−Ｈ向けに追加された誤り訂正回路ＭＰＥ−ＦＥＣ（Multi Protocol Encapsulation-Forward Error Collection）であり、ＲＳ（Reed Solomon）復号等の誤り訂正処理を行う機能を有する。また、誤り訂正部１１３は、ブロック・デインタリーブ用のメモリを含み、当該メモリを用いてコンテンツＡの部分コンテンツＡ１、Ａ２、…を連続データに時間軸変換を行う機能も有する。
【００３８】
復号部１１４は、ＭＰＥＧ（Moving Picture Experts Group）−４形式やＨ．２６４形式などの映像データ及び音声データを復号する復号回路であり、復号された映像データおよび音声データを表示部１１５へ出力する機能を有する。
【００３９】
表示部１１５は、映像出力のための液晶パネルなどのディスプレイと、音声出力のためのイヤホンやスピーカなどから実現され、復号部１１４から出力されるデータを表示あるいは音声出力する機能を有する。
【００４０】
次に、搬送波再生部１０６の構成について図２を用いて説明する。
【００４１】
図にあるように、搬送波再生部１０６は、複素乗算器２０１、位相誤差検出部２１０、符号切替部２２０、ループフィルタ２３０、符号切替部２４０、累積加算器２５０、変換テーブル２６０を含んで構成される。
【００４２】
複素乗算器２０１は、メモリ１０５から出力されてくる信号と、変換テーブル２６０から出力されてくる信号（搬送波）とを複素乗算する機能を有する。
【００４３】
位相誤差検出部２１０は、複素乗算器２０１から出力されてくる複素信号を受けて、メモリ１０５からの入力信号と、変換テーブル２６０から出力される搬送波との周波数ずれと位相誤差を検出し、その誤差値を出力する機能を有する。
【００４４】
符号切替部２２０は、復調制御部１０８の指示により、位相誤差検出部２１０から出力されてくる誤差値の符号の正転、反転を選択する機能を有する。
【００４５】
ループフィルタ２３０は、完全積分型で構成されたフィルタであり、利得設定器２３１、２３２、加算器２３３、２３５、Ｄラッチ２３４、ロック検出部２３６から構成される。利得設定器２３２で定数倍された誤差値を加算器２３３及びＤラッチ２３４で構成される累積加算器で積分した結果と、符号切替部２２０でその符号が設定された誤差値を利得設定器２３１で定数倍された結果とを加算器２３５で加算して符号切替部２４０に出力する機能を有する。また、加算器２３５の出力はロック検出部２３６にも出力される。ロック検出部２３６は、加算器２３５の出力値が一定時間内において、その変動が所定の値以下である場合に、ロックした（同期した）とみなす機能を有する。なお、Ｄラッチ２３４のデータは、受信開始と共にリセットされる。
【００４６】
符号切替部２４０は、復調制御部１０８の指示により、ループフィルタ２３０から出力されてくるデータの符号の正転、反転を選択する機能を有する。
【００４７】
加算器２５１とＤラッチ２５２で構成される累積加算器２５０は符号切替部２４０から出力された信号に対して積分動作を行い、瞬時周波数から瞬時位相への変換を行う機能を有する。
【００４８】
変換テーブル２６０は、累積加算器２５０から出力されてくる位相を正弦波及び余弦波の値に変換するテーブルであり、当該テーブルに従って累積加算器２５０から出力されてくる位相を正弦波及び余弦波の値に変換して複素搬送波を生成する機能を有する。
【００４９】
次にクロック再生部１０７の構成について図３のブロック図を用いて説明する。
【００５０】
クロック再生部１０７は、補間フィルタ３００、位相誤差検出部３１０、符号切替部３２０、３４０、ループフィルタ３３０、補間係数生成部３５０を含んで構成される。ＡＤＣ１０３では、送信信号のデータ系列に固有のクロック、例えばシンボルレートやＦＦＴ周波数とは無関係なクロックでサンプリングされてメモリ１０５に記憶されている。そのためクロック再生において送信信号のクロックに同期させるためにサンプリングレートの変換が必要になってくる。実際にはデジタル信号処理によるサンプル間の補間演算によって、所望のクロックに同期したタイミングの受信信号系列を生成する機能をクロック再生部１０７が有する。
【００５１】
補間フィルタ３００は、上記補間演算を行う機能を有し、搬送波再生部１０６から出力された信号と、補間係数生成部３５０から出力された信号に基づいて補間データを生成する。
【００５２】
位相誤差検出部３１０は、受信信号と再生クロックとの位相誤差を検出し、その誤差値を符号切替部３２０に出力する機能を有する。
【００５３】
符号切替部３２０は、復調制御部１０８の指示を受けて、位相誤差検出部３１０から出力されてくる誤差値の符号の正転、反転を選択する機能を有する。
【００５４】
ループフィルタ３３０は、利得設定器３３１、３３２、加算器３３３、３３５、Ｄラッチ３３４、ロック検出部３３６を含んで構成される。利得設定器３３２で定数倍された誤差値を加算器３３３及びＤラッチ３３４で構成される累積加算器で積分した結果と、符号切替部３２０でその符号が設定された誤差値を利得設定器３３１で定数倍された結果とを加算器３３５で加算して符号切替部３４０に出力する機能を有する。また、加算器３３５の出力はロック検出部３３６にも出力される。ロック検出部３３６は、加算器３３５の出力値が一定時間内において、その変動が所定の値以下である場合に、ロックした（同期した）とみなす機能を有する。なお、Ｄラッチ３３４のデータは、受信開始と共にリセットされる。
【００５５】
符号切替部３４０は、復調制御部１０８の指示に基づいて、その符号を切り替えて、ループフィルタ３３０から出力されてくるデータの符号の正転、反転を選択する機能を有する。
【００５６】
補間係数生成部３５０は、送信信号のシンボルレートやＦＦＴ周波数とＡＤＣ１０３のサンプリング周波数との比を、符号切替部３４０から出力される値に基づいて補正し、補間タイミングと補間係数を決定する機能を有する。また、決定した補間タイミングに基づいて、サンプリングクロックを歯抜けクロックに変換して送信信号のシンボルレートやＦＦＴ周波数に同期したクロックを生成する機能も有し、生成したクロックに基づいて復調部１０９以降の処理が行われる。
【００５７】
＜動作＞
実施の形態１に係る受信装置１００の動作を図６に示すタイミングチャートを用いながら説明する。
【００５８】
図６に示すタイミングチャートの（ａ）においては、時分割多重で伝送されてくる信号の模式的一例を示しており、図６（ａ）にあるように、複数のコンテンツが時分割で送信されてくる。コンテンツＡ、Ｂ、Ｃの部分コンテンツＡ１、Ｂ１、Ｃ１、Ａ２、Ｂ２、Ｃ２、…、というように送信されてくる。ここでは所望のコンテンツはＡであり、その部分コンテンツＡ１、Ａ２、…、を受信装置１００は受信するものとする。部分コンテンツＡ１が送信されて、コンテンツＡの次の部分コンテンツＡ２が送信されてくるまでの時間ΔＴに関する情報は、部分コンテンツＡ１の信号に重畳されて送信されてくる。
【００５９】
図６（ｂ）は、アナログ部１１６の電源のオンオフのタイミング、図６（ｃ）は、同期再生部１１７の電源のオンオフのタイミング、図６（ｄ）は、デジタル復調部１１８の電源のオンオフのタイミングを示している。図６（ｅ）は、時刻ごとのメモリ使用率を示している。そして図６（ｆ）は、縦軸方向にループフィルタで出力される周波数のずれをとり、横軸方向に受信したコンテンツＡ１での各時間におけるデータ処理位置を示している。なお、図６（ｆ）において、時刻Ｔ０〜Ｔ１において同期が確立した時点、すなわち周波数のずれが略０になったところで、Ｔ１からＴ２に向かう矢印及びＴ２からＴ３に向かう矢印は見易さを考慮してずらして記述したが、実際には重なり合うかたちになる。
【００６０】
まず、受信装置１００は、時刻Ｔ０において、アナログ部１１６の電源をオンにして、コンテンツＡ１の受信を開始する。アンテナ１０１を介して受信された信号は、ＡＤＣ１０３において、ＡＤＣ１０３のサンプリングレートでデジタルデータに変換される。変換されたデジタルデータはメモリ１０５に逐次、受信した時間順に記憶されていく。なお、チューナ１０２でアンテナ１０１を介してコンテンツＡ１の受信が開始され始めると同時（時刻Ｔ０）に、電源制御部１１２は、同期再生部１１７の電源をオンにしている。
【００６１】
メモリ１０５に記憶されたデジタルデータを、その最初から時間順に読み出していき、同期引き込みを行っていく。同期引き込みは、受信信号と生成される再生搬送波や再生クロックとの周波数のずれや位相のずれを修正していくが、例えば図６（ｆ）の時刻Ｔ０〜Ｔ１に向かう矢印のように、周波数のずれが少しずつ修正され、徐々に同期が取れていき、時刻Ｔ１においては同期が取れている。時刻Ｔ０〜Ｔ１にかけては復調制御部１０８は、搬送波再生部１０６及びクロック再生部１０７の符号切替部２２０、２４０、３２０、３４０の符号を「＋」に設定している。この状態では各符号切替部は入力信号をそのまま出力する。
【００６２】
なお、時間Ｔ０〜Ｔ１までＴｂ時間経過している。また、実施の形態１においては、３×Ｔｂ≦ΔＴであるものとする。これは、次のコンテンツＡ２が送信されてくるまでに復調まで終了して、連続的に適宜コンテンツを表示するためと、メモリの容量を圧迫しないようにするためである。
【００６３】
部分コンテンツＡ１の受信終了の時刻Ｔ１において、電源制御部１１２は、アナログ部１１６の電源をオフにする。時刻Ｔ１からは、復調制御部１０８は、搬送波再生部１０６及びクロック再生部１０７の符号切替部２２０、２４０、３２０、３４０の符号を「−」に設定する。この状態では各符号切替部は入力信号の符号を反転させて出力する。
【００６４】
そして、復調制御部１０８の指示に基づき、ＰＬＬにおいて同期を追従させながら、部分コンテンツＡ１の終点から始点に向かって、時間軸逆順にメモリ１０５からコンテンツＡ１を逐次読み出して、搬送波再生部１０６、及びクロック再生部１０７にデータを流す。ＰＬＬ回路は、時間的に連続するデータを処理する回路なので、時間軸順方向と同様に時間軸逆方向に向かって、逐次データの処理を行うことが可能である。以上の動作により、部分コンテンツＡ１の受信開始時刻Ｔ０にアナログ部１１６と同期再生部１１７の電源をオンにしてＰＬＬの引き込みを開始したにもかかわらず、時刻Ｔ０から受信したデータを復調する際に各ＰＬＬがロックしている状態を作り出すことができる。
【００６５】
続いて、メモリ１０５に記憶されているデータの先頭までＰＬＬで時間軸逆トレースを行った後は、時間Ｔ２〜Ｔ３にかけて、復調制御部１０８は、再度メモリ１０５に蓄積されているデータの最初、即ちコンテンツＡ１の最初から順に出力させる。この時に、電源制御部１１２によってデジタル復調部１１８の電源がオンにされる。また、復調制御部１０８はそれと同時に、搬送波再生部１０６及びクロック再生部１０７の符号切替部２２０、２４０、３２０、３４０の符号を「＋」に設定する。そしてロック状態を保持したまま、時間軸順方向の受信信号にＰＬＬを追従させる。そうして搬送波再生部１０６で生成される搬送波と、クロック再生部１０７で生成されるクロックは、復調部１０９に出力される。復調部１０９は、出力された搬送波とクロックに基づいて復調処理を行う。
【００６６】
復調処理が施された信号は、ＴＳデコーダ１１０で所望のコンテンツが抽出され、誤り訂正部１１３での誤り訂正、そして復号部１１４での復号処理を経て表示部１１５のディスプレイやスピーカに出力される。
【００６７】
一方、時刻情報抽出部１１１にもＴＳデコーダ１１０で生成された信号は出力され、そこに含まれる時刻情報ΔＴを受け取り、電源制御部１１２に、そのデータを渡す。時刻情報がコンテンツＡ１の最後尾に配置されていた場合、実際には、時刻情報抽出部１１１まで情報が出力されてくるまでに、時刻Ｔ０から３・Ｔｂ時間経過している。よって、次のコンテンツＡ２が送信されてくるまでの時間は、デジタル復調部１１８の処理遅延を無視した場合、ΔＴ−２・Ｔｂであり、この情報を電源制御部１１２に渡す。
【００６８】
そして電源制御部１１２は、受け取った情報に基づいて次にアナログ部１１６の電源をΔＴ−２・Ｔｂ時間後にオンにして、コンテンツＡ２の受信を開始させる。
【００６９】
図６において同期再生部１１７の電源がオンになっている期間は従来のものより長くなっている。比較のために従来の受信装置に置ける各部の電源のオンオフのタイミングを示したタイミングチャートを図７に示す。図７に示すように、従来においてはＰＬＬ引き込み時間としてＴｃａｐを設けており、アナログ部１１６、同期再生部１１７、デジタル復調部１１８は、同じ時刻Ｔ０で電源をオンにし、コンテンツＡ１の受信終了と同時に電源をオフにしていた。ここで時間Ｔｃａｐは受信状況によって変わるが時間Ｔｂとほぼ同等の期間に設定することが多い。図６と図７を比較してもわかるように本受信装置においては逆ＰＬＬを行う時間分だけ従来のものよりも同期再生部１１７の動作時間が長くなる。一方、アナログ部１１６に関してはＴｃａｐの時間分だけ電源をオンにしている期間を短くできている。同期再生部１１７の電源が入っている期間が長くなると消費電力が大きくなるように思われるが、同期再生部１１７で消費される電力は、アナログ部１１６で消費される電力に対して充分に小さい。よってアナログ部１１６での省電力の効果が大きくなれば受信装置全体での省電力につながる。アナログ部１１６の電源がオンになっている期間は従来のものと比しておよそ半分になっているので、本実施の形態のように電源のオンオフを制御しても十二分に省電力の効果が望める。
【００７０】
なお、時間ごとにおいてメモリ１０５に格納されているコンテンツＡ１のデータ量は変化しており、図６（ｅ）にあるように、時間Ｔ０〜Ｔ１にかけては、受信した信号がデジタルデータに変換されて記憶されていくので、蓄積されていくデータ量が増加していく。そして時刻Ｔ１においてコンテンツＡ１のデータの全てが蓄積される。時刻Ｔ１〜Ｔ２にかけてはＰＬＬを時間軸逆方向に追従させており、その間コンテンツＡ１のデータが利用されるのでメモリ使用率は変わらない。そして時刻Ｔ２〜Ｔ３にかけて、デジタル復調部１１８で復調処理が実行され、読み出されていたデータから順に削除していくので、メモリ使用率が減少していってることが見て取れる。
【００７１】
ここで、メモリ使用量の最大量は、単位時間当たりのメモリ使用量をＭとしてＭと時間Ｔｂとの乗算Ｍ・Ｔｂで表される。例えばサンプリング周波数が２０ＭＨｚで１０bitで量子化する場合に、Ｍ＝２００Mbit/sとなり、Ｔｂ＝２５０ｍｓとすると、メモリ１０５として少なくとも５０Mbitの容量を有するメモリが必要となる。
【００７２】
上記のようにして本発明に係る受信装置は、所望の信号が送信されてくる期間でチューナの電源をオンにして信号を受信し、かつその信号を使って同期をとって、復調まで行うことができる。なお、コンテンツＡ１からＡ２の送信期間は開いているが実際のコンテンツの表示再生は途切れることなく連続して行われる。
＜実施の形態２＞
実施の形態２においては、実施の形態１とは異なり、搬送波再生部１０６及びクロック再生部１０７において同期引き込みが完了した時点からすぐに、時間軸を遡るようにメモリからデジタルデータを出力する。
【００７３】
＜構成＞
受信装置１００の構成は実施の形態１のものとほとんど変わらないので、ここでは説明を省略し、その動作について図８のタイミングチャートを用いながら説明する。
【００７４】
ただし、実施の形態２においては図１の復調制御部１０８は、処理クロックを高速化するために高速クロックを生成する回路を含んでいる（図示せず）。
【００７５】
＜動作＞
図８は、図６とほぼ同様で図８（ｂ）は、アナログ部１１６の電源のオンオフのタイミング、図８（ｃ）は、同期再生部１１７の電源のオンオフのタイミング、図８（ｄ）は、デジタル復調部１１８の電源のオンオフのタイミングを示している。図８（ｅ）は、時間ごとのメモリ使用率を示している。そして図８（ｆ）は、縦軸方向にＰＬＬループフィルタで出力される周波数のずれをとり、横軸方向に受信したコンテンツＡ１での各時刻における時間軸方向のデータ処理位置を示しており、ＰＬＬループフィルタの出力を示した概念図である。なお、図８（ｆ）において、時刻Ｔ０〜Ｔ１において同期が確立した時点が周波数のずれが略０（矢印が水平になった時点）になったところを示している。時間Ｔ１からＴ２に向かう矢印及びＴ２からＴ３に向かう矢印は見易さを考慮してずらして記述したが、実際には重なり合うかたちになる。また、図８（ｆ）では高速クロックで処理を行っている期間は太い矢印で表記している。
【００７６】
まず、コンテンツＡ１の受信開始時刻になったら電源制御部１１２は、アナログ部１１６と同期再生部１１７の電源をオンにする。そして受信装置１００はコンテンツＡ１をアンテナ１０１を介して受信し始める。受信した信号はＡＤＣ１０３でデジタルデータに変換されて、受信した時刻に対応付けてメモリ１０５に蓄積されていく。一度メモリ１０５に蓄積されたデジタルデータは、復調制御部１０８の指示により、搬送波再生部１０６、クロック再生部１０７に出力され、同期引き込みが行われる。ここでは受信条件により変化するが、時刻Ｔ１において、同期引き込みが終了したものとする。ここで搬送波再生部１０６及びクロック再生部１０７のロック検出部２３６、３３６において同期引き込みが終了してロックが検出され、同期引き込みが終了したことを意味する信号が復調制御部１０８に出力される。
【００７７】
ロック検出信号を受けた復調制御部１０８は、この時点Ｔ１で、両ＰＬＬの符号切替部２２０、２４０、３２０、３４０の符号を「−」に設定する。それと同時にメモリ１０５に対して、同期が確立した時点のデジタルデータから、メモリ１０５に蓄積されているデジタルデータの先頭にむかって、つまり、受信信号を時間軸逆順に、Ｓ倍速で逐次データを出力させる。同期再生部１１７のＰＬＬは、メモリ１０５から読み出したデータに対して、Ｓ倍速クロックで時間軸逆トレースを行う。なお、メモリ１０５がデータを出力している間も逐次アンテナ１０１を介してコンテンツＡ１を受信しており、ＡＤＣ１０３でデジタルデータに変換されたデータがメモリ１０５に逐次記憶されていっている。
【００７８】
そして復調制御部１０８は、メモリ１０５に時刻Ｔ２において受信信号の先頭のデータまで出力させ終えたら、この時刻Ｔ２でデジタル復調部１１８の電源を入れ、今度は受信信号の先頭のデータから時間軸順方向に記憶しているデータをＳ倍速で出力させる。
【００７９】
そして受信装置１００で時刻Ｔ２から、ロックを保持したまま時間軸順方向の受信信号に対してＰＬＬをＳ倍速クロックで動作させて追従させる。ＰＬＬを追従させて搬送波生成部１０６で生成される搬送波、並びにクロック再生部１０７で生成されるクロックを用いて復調部１０９は、Ｓ倍速でコンテンツＡ１の先頭から復調を行う。
【００８０】
時刻Ｔ２からは高速クロックで処理がなされているが復号部１１４と表示部１１５においては通常のクロックで動作している。
【００８１】
時刻Ｔ１〜Ｔ３にかけてＳ倍速の高速クロックで同期再生部１１７とデジタル復調部１１８とを動作させたので時刻Ｔ３において、コンテンツＡ１の受信終了前に受信している信号に復調作業が追いついたものとする。時刻Ｔ３以降は、通常の受信機の動作と同じになるので同期再生部１１７及びデジタル復調部１１８は通常のクロックで動作させる。すなわち、受信してＡＤＣ１０３でデジタル化された信号をそのまま復調していき、以降の各部で処理がなされた後、表示部１１５でコンテンツＡが表示、音声出力される。
【００８２】
なお、実施形態２において同期引込みに要した時刻Ｔ０〜Ｔ１の時間をＴＬとする。また時刻Ｔ１〜Ｔ３の間、同期再生部１１７での処理クロックは、復調制御部１０８で生成される高速クロックであり、それは本来の処理クロックをＳ倍速にしたものとする。このとき、ＰＬＬが逆トレースを行う時刻Ｔ１〜Ｔ２の時間ＴｒはＴｒ＝ＴＬ／Ｓとなる。また、デジタル復調部１１８が追いかけ復調を行う時刻Ｔ２〜Ｔ３の時間Ｔｆは、Ｔｆ＝（ＴＬ／Ｓ）｛（Ｓ＋１）／（Ｓ−１）｝となる。また、時刻Ｔ３〜Ｔ４にかけては実際の伝送速度でリアルタイムに復調処理を行っているが、その時間Ｔｎは、Ｔｎ＝Ｔｂ−ＴＬ−Ｔｒ−Ｔｆとなる。また本実施の形態２においてはメモリ１０５に記憶されているデータからの復調処理が受信信号に追いつくためには、Ｔｂ＞ＴＬ｛１＋１／Ｓ＋（Ｓ＋１）／（Ｓ・（Ｓ−１））｝を満たす必要がある。
【００８３】
実施の形態２におけるメモリ使用率の変化は図８（ｅ）にあるような軌跡を示す。時刻Ｔ０から徐々にコンテンツＡ１に関するデジタルデータが蓄積されていき、時刻Ｔ２からデジタル復調部１１８で信号の復調が開始され、先頭のデータから処理されていくのでメモリ１０５からデータが徐々に削除されていき、時刻Ｔ３ではメモリ１０５の使用率が０になる。時刻Ｔ３からのコンテンツＡ１のデータに関しては、同期処理が終了しているのでそのままメモリ１０５に蓄積することなく復調される。ここでメモリ１０５で使用されるメモリ使用量の最大値は、単位時間当たりのメモリ使用量をＭとして、Ｍ・ＴＬ（１＋１／Ｓ）で表される。例えば、サンプリング周波数が２０ＭＨｚで、１０ビットで量子化する場合、Ｍ＝２００Mbit/sとなり、ＴＬ＝５０ｍｓ、Ｓ＝２とするとメモリ１０５として少なくとも１５Mbitの容量を有するメモリが必要となる。
【００８４】
なお、実施の形態１と同様に、時刻情報抽出部１１１で抽出した時刻情報ΔＴは、処理遅延を補正して電源制御部１１２で用いる。
【００８５】
また、図９には、クロックを高速化して復調してもコンテンツＡ１を受信している間に、処理位置が、受信信号に追いつかなかった場合を示している。図にあるように高速クロックでＰＬＬを追従させても、コンテンツＡ１の受信終了時刻Ｔ３までにメモリ１０５から読み出して復調するのが間に合わなかった場合には、処理クロックをまた通常のクロックに戻して、Ｔ３からＴ４にかけて受信信号の残りのデータをメモリ１０５から読み出して復調していく。処理クロックを通常のクロックに戻すのは、高速クロックで処理を行うと消費電力が大きくなるためである。
＜実施の形態３＞
実施の形態３においては、同期が取れた時点がコンテンツを受信している間であった場合のことを記述する。同期引き込みが終了した時点以降の受信信号は安定して受信できるので、それをそのまま復調して、復調したデータを一旦記憶しておく。そしてコンテンツＡ１の受信終了と同時に、受信して記憶しておいたデジタルデータの最初から同期が取れた時点までのデジタルデータについて復調して、記憶しておいた復調データとあわせてコンテンツを表示することを実施の形態３においては記述する。
【００８６】
＜構成＞
実施の形態３における受信装置１００は、実施の形態１や２とは誤り訂正部１１３のメモリの使用方法が異なってくる。同期引込みが完了した後の受信信号についてはそのままリアルタイムで復調するので、同期引込前の受信信号を後で復調して合成するために誤り訂正部１１３のデインターリーブ用メモリを利用する。実施の形態３における誤り訂正部１１３の機能構成を図４に示した。
【００８７】
図４にあるように、誤り訂正部１１３は、書き込み回路４０１、メモリ４０２、読み出し回路４０３及びＲＳ復号器４０４を含んで構成される。
【００８８】
書き込み回路４０１は、ＴＳデコーダ１１０から出力されてくるコンテンツのデータを一時的にメモリ４０２に書き込む機能を有する。
【００８９】
メモリ４０２は、書き込み回路４０１の指示になるデータであり、受信装置１００が受信した信号を復調したデータを記憶する機能を有する。
【００９０】
読み出し回路４０３は、メモリ４０２から受信した信号を復調したデータをメモリ４０２に格納されているその先頭位置から読み出す機能を有する。
【００９１】
ＲＳ復号器４０４は、読み出し回路４０３で読み出されて出力された信号に対してＲＳ復号を行って復号部１１４に出力する機能を有する。
【００９２】
その他の機能に関しては実施の形態１と変わらないので説明を省略する。
【００９３】
＜動作＞
実施の形態３に係る受信装置１００の動作について図１０に示すタイミングチャートを用いながら説明していく。
【００９４】
まず受信装置１００の電源制御部１１２は、コンテンツＡ１が送信開始されてくる時刻Ｔ０にあわせてアナログ部１１６と同期制御部１１７の電源をオンにする。電源が入ると、アンテナ１０１を介してチューナ１０２が信号を受信し、受信した信号はＡＤＣ１０３でデジタル信号に変換される。デジタル変換されたデータは、受信したタイミングにあわせて逐次メモリ１０５に蓄積されていく。
【００９５】
蓄積されたデータは逐次搬送波再生部１０６とクロック再生部１０７に出力され、それぞれのＰＬＬで同期引込みが行われる。そして時刻Ｔ１で同期引込みが終了した時点からは、受信信号のデジタルデータをそのままメモリ１０５に蓄積せずに直接復調処理を行う。ロック検出部２３６、３３６でロックを検知した信号が出力されると、電源制御部１１２はデジタル復調部１１８の電源をオンにする。
【００９６】
デジタル復調部１１８で復調された時刻Ｔ１〜Ｔ２にかけてのコンテンツＡ１の信号は、メモリ１０５に蓄積されることなく、そのままリアルタイムで復調処理がなされていく。復調データは、誤り訂正部１１３のメモリ４０２に、書き込み回路４０１によって時刻Ｔ１〜Ｔ２のデータとして書き込まれる。メモリ４０２への書き込み方法については後述する。
【００９７】
そしてコンテンツＡ１の送信が完了する時刻Ｔ２が到来すると、電源制御部１１２は、アナログ部１１６及びデジタル復調部１１８の電源をオフにする。
【００９８】
次いで復調制御部１０８は、搬送波再生部１０６及びクロック再生部１０７の符号切替部２２０、２４０、３２０、３４０の符号を「−」に設定する。また、メモリ１０５に対して時刻Ｔ１のデータ、つまりメモリ１０５に蓄積されている最後のデータから時間軸逆順に時刻Ｔ０のデータに向けて蓄積しているデータを出力させる。そして、出力される信号に対して搬送波再生部１０６及びクロック再生部１０７の両ＰＬＬをロックを保持したまま追従させる。
【００９９】
時刻Ｔ３においてメモリ１０５が先頭のデータまで出力し終えたら、再び復調制御部１０８は、搬送波再生部１０６及びクロック再生部１０７の符号切替部２２０、２４０、３２０、３４０の符号を切り替えて「＋」に設定する。また、電源制御部１１２は、デジタル復調部１１８の電源をオンにする。
【０１００】
復調制御部１０８は、今度はメモリ１０５に蓄積しているデータの先頭、即ち時刻Ｔ０において受信したデータから時刻データＴ１までのデータを時間軸順方向に出力させる。そして出力されてきた信号から搬送波再生部１０６で搬送波を生成し、クロック再生部１０７でクロックを生成する。生成された搬送波とクロックを元に復調部１０９が復調処理を行っていく。復調された信号からＴＳデコーダ１１０で所望のコンテンツが抽出され、誤り訂正部１１３のメモリ４０２に時刻Ｔ３〜Ｔ４の復調データとして書き込まれる。以上でコンテンツＡ１の全ての復調データがメモリ４０２に書き込まれたので、デインターリーブが可能となり、ＲＳ復号器４０４でＲＳ復号を行う。そして復号部１１４での復号を経て表示部１１５に順次表示されていく。こうすることで、コンテンツＡは、途切れることなく、またその部分部分が順不同になることなく表示される。
【０１０１】
図５（ａ）には、実施の形態３における復調したデータのメモリ４０２へのデータ格納方法及びデータ読み出し方法を概念的に示した。ここではメモリ４０２を２次元配列のメモリとする。実施の形態３においては、書き込み回路４０１のアドレス制御に従って、時刻Ｔ１〜Ｔ２にかけてデジタル復調部１１８で復調されたデータをデータ書き込み図５０１のＴ１〜Ｔ２にかけての矢印で示されるようにデータを書き込んでいく。その後同期引き込みが完了するまでのデータについては時刻Ｔ３〜Ｔ４にかけてデジタル復調部１１８で復調されたデータをＴ３〜Ｔ４にかけての矢印で示されるようにデータを書き込んでいく。全ての復調データの書き込みが終了すると、格納されたデータは、今度は読み出し回路４０３のアドレス制御により、データ読み出し図５０２に示すように左上から右下に向かって列方向に順に読み出される。
【０１０２】
なお、比較のために図５（ｂ）には、実施の形態１及び２におけるメモリ４０２への復調データのデータ格納方法及び読み出し方法について示しておいた。実施の形態１の場合には時刻Ｔ２〜Ｔ４にかけて復調されたデータが、実施の形態２の場合には時刻Ｔ３〜Ｔ４にかけて復調されたデータが、データ書き込み図５１１に示す矢印のように、左上から右下に向けて列方向に書き込まれる。そして読み出し回路４０３のアドレス制御により、メモリ４０２に格納されたデータは、データ読み出し図５１２に示すように左上から右下に向けて行方向に順次読み出されていく。
【０１０３】
実施の形態３におけるメモリ１０５のメモリ使用率の変化を、図１０（ｅ）に示している。図にあるように、時刻Ｔ０〜Ｔ１までデータがメモリ１０５に蓄積されていく。時刻Ｔ１からはメモリ１０５にはデータが蓄積されずに時刻Ｔ１〜Ｔ２にかけて受信した信号はそのまま復調処理が行われるので、メモリ１０５の使用率は増加しない。また時刻Ｔ２〜Ｔ３にかけては蓄積したデータに対してＰＬＬが巻き戻し動作をしている期間なのでメモリ使用率は変化しない。そして時刻Ｔ３〜Ｔ４にかけては蓄積したデータに対して復調処理が行われ、メモリ１０５に蓄積されているコンテンツＡ１の先頭のデータを記憶していた部分からメモリが開放されていき、時刻Ｔ４においてコンテンツＡ１に係るデータはメモリ１０５からは完全に削除される。ここでメモリ使用量の最大値は、単位時間当たりのメモリ使用量をＭとすると、Ｍ・ＴＬで表される。例えばサンプリング周波数２０ＭＨｚで１０ビットで量子化する場合、Ｍ＝２００Mbit/sとなり、ＴＬ＝５０ｍｓとするとメモリ１０５として少なくとも１０Mbitの容量を有するメモリが必要となる。
【０１０４】
なお、実施の形態１と同様に、時刻情報抽出部１１１で抽出した時刻情報ΔＴは、処理遅延を補正して電源制御部１１２で用いる。
【０１０５】
＜補足＞
上記実施の形態に基づいて、本発明に係る受信装置に説明してきたが、当該受信装置は上記実施の形態に限定されるものではない。以下にその変形例について述べる。
【０１０６】
（１）上記実施の形態においては、ＤＶＢ−Ｈ方式を例にとり、受信装置１００をマルチキャリア伝送方式の受信装置として説明してきたが、これはマルチキャリア伝送方式ではなくシングルキャリア伝送方式の受信装置であってもよい。
【０１０７】
（２）上記実施の形態においては、ＰＬＬ回路を用いて復調を行ったが、これはＰＬＬ回路でなくてもよく、ＰＬＬ回路以外で復調が可能な回路であり、所望の信号を使って同期引き込みとデータの復調を行う受信装置であればよい。
（３）上記実施の形態２においては、ＰＬＬで時間軸逆方向に同期追従し、データを復元するときに、処理クロックを高速にしたが、別にこれは高速である必要はなく、通常のクロックであっても良く、全ての処理が次の部分コンテンツが送信されてくるまでに終了していれば良い。
【０１０８】
（４）上記実施の形態においては時刻Ｔ１においては同期が取れていることとしたが、受信環境が劣悪であり、時刻Ｔ１において同期が取れていない可能性を考えて、多少時刻Ｔ０よりも前からチューナの電源をオンにしてもよい。
【０１０９】
（５）上記実施の形態の受信装置における各機能部は、ＬＳＩ（Large Scale Integration）、ＶＬＳＩ（Very Large Scale Integration）等の一部又は全部として実現されてもよく、複数のＬＳＩ等で実現されてもよく、一又は複数のＬＳＩ等と他の回路の組み合わせとにより実現されてもよい。
【０１１０】
（６）上記実施の形態においては、電源制御に関してただ単に電源をオンオフすると記述したが、これは、電源ラインに設けた電子制御スイッチの開閉制御による通電確保制御、あるいは、ＩＣ（Integrated Circuit）やＬＳＩのレジスタ設定による通常動作モードと省電力モードとの切替え制御、あるいは、ＬＳＩの動作クロックの停止などの方法によって実現することもできる。また、各部の中の一部の回路の電源のオンオフ制御も含むものとする。
【０１１１】
（７）上記実施の形態においては、ＰＬＬ、つまり搬送波再生部１０６及びクロック再生部１０７のＤラッチ２３４、３３４のデータを受信開始時刻Ｔ０でリセットすることとしていたが、これはリセットせずにそのまま前回の部分コンテンツの受信終了時のＤラッチのデータを残したまま引き込み動作を開始してもよい。この場合、検知される周波数及び位相のずれが微小になる可能性があり、より高速に引き込みが完了することが期待できる。
【０１１２】
（８）上記実施の形態においては、ＰＬＬが逆トレースを行う期間、つまり実施の形態１及び２においては時刻Ｔ１〜Ｔ２、実施の形態３においては時刻Ｔ２〜Ｔ３において、デジタル復調部１１８の電源をオフにしていたが、デジタル復調部１１８の復調部１０９内のＦＦＴ回路や、周波数領域で同期が確立したかどうかを判定する同期判定部（図示せず）はこの期間において電源を供給し、動作させることとしても良い。この場合、時間軸を遡って復調される時系列的に逆順の同期パターンに対してフレーム同期検出を行ったり、時系列的に逆順のデータに対してＴＭＣＣ（Transmission Multiplexing Configuration Control）信号復号やＴＰＳ（Transmission Parameter Signaling）信号復号を行うことができる。これにより、実施の形態１及び２の時刻Ｔ２及び実施の形態３の時刻Ｔ３において、フレーム同期が確立し、伝送パラメータが復号された状態にできるため、復調部１０９における時間軸順方向の復調動作を速やかに行うことができるようになる。
【０１１３】
（９）上記実施の形態においては、アナログ部１１６の電源オンの時刻は説明を簡単にするために部分コンテンツＡ１の開始時刻Ｔ０としたが、実際にはＡＧＣ１０４の引き込み時間（数１０ｍｓ程度）だけ先行して電源をオンにする必要がある。
【０１１４】
（１０）上記実施の形態においては、搬送波再生部１０６、クロック再生部１０７の順に受信信号を処理したが、搬送波再生部１０６及びクロック再生部１０７で行われる処理は互いに独立なので、搬送波再生部１０６及びクロック再生部１０７の順序を入れ換えてもよい。
【０１１５】
（１１）上記実施の形態においては、復調処理の過程で解放されていくメモリ１０５の空き領域については特に言及しなかったが、復調処理の進行に伴い解放されるメモリ１０５の空き領域を復調部１０９の復調処理の補助に用いることとしてもよい。
【０１１６】
（１２）本発明の応用として、時間軸上で送信されてくるコンテンツに周期的に挿入されるフラグのみを監視するような受信動作が想定される。これはどのような用途を想定しているかというと、時分割多重伝送されているフラグを含む期間のみ受信機の電源をオンにし、その他の期間は電源をオフにすることにより、例えば電池駆動の携帯電話機において長時間のフラグ監視機構を実現するような用途である。このような時分割多重信号受信においては、フラグ部分のみを復調できればよく、時間軸上で連続的な信号を復調する必要がないので、例えば実施の形態１では時間軸を遡ってＰＬＬを追従させていた時刻Ｔ１〜Ｔ２においてフラグ部分の復調を行い、時刻Ｔ２からＴ３にかけての復調処理を省略することが可能である。
【産業上の利用可能性】
【０１１７】
本発明に係る受信装置は、時分割多重で放送されるデジタル放送を受信する携帯電話機などにおいて活用することができる。
【図面の簡単な説明】
【０１１８】
【図１】本発明に係る受信装置１００の機能構成を示した機能ブロック図である。
【図２】本発明に係る受信装置１００の搬送波再生部１０６の機能構成を示した機能ブロック図である。
【図３】本発明に係る受信装置１００のクロック再生部１０７の機能構成を示した機能ブロック図である。
【図４】本発明に係る受信装置１００の誤り訂正部１１３の機能構成を示した機能ブロック図である。
【図５】誤り訂正部１１３のメモリ４０２へのデータ書き込み方法並びにデータ読み出し方法について示した概念図である。
【図６】実施の形態１に係る受信装置１００の各部の電源切り替えのタイミングを示したタイミングチャートである。
【図７】従来の受信装置における各部の電源切り替えのタイミングを示したタイミングチャートである。
【図８】実施の形態２に係る受信装置１００の各部の電源切り替えのタイミングを示したタイミングチャートである。
【図９】実施の形態２に係る受信装置１００の各部の電源切り替えのタイミングを示したタイミングチャートである。
【図１０】実施の形態３に係る受信装置１００の各部の電源切り替えのタイミングを示したタイミングチャートである。
【図１】
2007537615.tif 000003
【図２】
2007537615.tif 000004
【図３】
2007537615.tif 000005
【図４】
2007537615.tif 000006
【図５】
2007537615.tif 000007
【図６】
2007537615.tif 000008
【図７】
2007537615.tif 000009
【図８】
2007537615.tif 000010
【図９】
2007537615.tif 000011
【図１０】
2007537615.tif 000012
【手続補正書】
【提出日】平成19年4月11日(2007.4.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置であって、
前記所望の信号に相当する放送波が送信されてくる期間、動作して信号を受信し、前記放送波から入力信号を抽出する受信部と、
前記受信部で抽出した入力信号をデジタルデータに変換して入力ストリームを生成する入力ストリーム生成部と、
前記入力ストリームを前記受信部で受信した信号が到来した時間に対応付けて記憶する記憶部と、
前記記憶部に記憶されている前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する復調部とを備え、
前記復調部は、
前記入力ストリームから搬送波とクロックを生成するＰＬＬ（Phased Locked Loop）部と、
前記記憶部と前記ＰＬＬ部とを制御する復調制御部と、
前記ＰＬＬ部で生成される搬送波とクロックを用いて前記所望の信号を復調するデジタル復調部とを備え、
前記復調制御部は、前記記憶部に記憶されている前記入力ストリームを時間軸順方向に前記受信部で受信した信号の最初から逐次出力させ、前記ＰＬＬ部に前記記憶部から出力された信号に対する同期引き込みを行わせる第１ステップと、同期引き込みが完了した時点以降において、前記記憶部に記憶されている前記入力ストリームを時間軸逆方向に前記入力ストリームの先頭のデータまで出力させて前記ＰＬＬ部を同期を保持した状態で追従させる第２ステップと、前記記憶部に再度前記入力ストリームを、その先頭から出力させて、同期を保持した状態で前記ＰＬＬ部に搬送波とクロックを生成させる第３ステップとを経て前記ＰＬＬ部に搬送波とクロックを生成させ、
前記デジタル復調部は、前記第３ステップで生成された搬送波とクロックを用いて前記所望の信号相当の信号を復調する
受信装置。
【請求項２】
前記復調制御部は、前記ＰＬＬ部で前記第１ステップにおける同期引き込みが完了した時点から前記第２ステップに移行する
請求項１項記載の受信装置。
【請求項３】
前記復調部は更に、
実速度よりも速い高速クロックを生成する高速クロック生成部を備え、
前記第２ステップにおいて前記ＰＬＬ部と、前記第３ステップにおいて前記ＰＬＬ部と前記デジタル復調部とを、前記高速クロック生成部で生成された高速クロックで動作させる
請求項第２項記載の受信装置。
【請求項４】
前記第３ステップで前記ＰＬＬ部と前記デジタル復調部とを前記高速クロックで動作させ、前記デジタル復調部で復調している入力ストリームの処理位置が、前記受信部で受信してデジタルデータに変換されて前記記憶部に記憶されようとしている入力ストリームの処理位置に追いついて一致した場合に、以降において前記受信部で受信する信号については前記記憶部に格納せずに前記デジタル復調部はそのまま復調処理を行う
請求項３項記載の受信装置。
【請求項５】
前記受信装置は更に、
前記受信部と、前記ＰＬＬ部と、前記デジタル復調部の電源を必要に応じてオンオフする電源制御部を備える
請求項１項記載の受信装置。
【請求項６】
前記デジタル復調部は、前記第１ステップで同期引き込みを終了した時点から、前記受信部で受信した信号をそのまま復調し、
前記復調部はさらに、復調された信号を格納する格納部を備え、
前記記憶部に記憶されている入力ストリームの先頭から、前記第１ステップで同期引き込みが終了した時点のデータまでについて、前記第２ステップと前記第３ステップとを経て前記デジタル復調部で復調される信号と、前記格納部に格納されている前記復調された信号とをあわせて、前記所望の信号相当の信号とする
請求項１項記載の受信装置。
【請求項７】
所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信するＰＬＬ（Phased Locked Loop）部を備えた受信装置における放送の受信復調方法であって、
前記所望の信号に相当する放送波が送信されてくる期間、動作して前記放送波から入力信号を抽出する抽出処理を施し、
前記抽出処理の結果、抽出した入力信号をデジタルデータに変換して入力ストリームを生成し、
前記入力ストリームを当該入力ストリームの元となった入力信号が到来した時間に対応付けて記憶し、
前記入力ストリームを時間軸順方向に前記受信部で受信した信号の最初から逐次出力し、前記ＰＬＬ部が記憶された前記入力ストリームに対する同期引き込みを行い、
同期引き込みが完了した時点以降において、記憶している前記入力ストリームを時間軸逆方向に前記入力ストリームの先頭のデータまで出力して前記ＰＬＬ部は同期を保持した状態で追従し、
記憶している前記入力ストリームを再度、その先頭から出力させて、同期を保持した状態で前記ＰＬＬ部が搬送波とクロックを生成し、
生成した搬送波とクロックを用いて前記所望の信号相当の信号を復調する
受信復調方法。
【請求項８】
所定の変調方式でデジタル変調された所望の信号を含む信号列が時分割多重で送出される放送波を受信する受信装置に搭載される集積回路であって、
前記所望の信号に相当する放送波が送信されてくる期間、動作して信号を受信し、前記放送波から入力信号を抽出する受信部と、
前記受信部で抽出した入力信号をデジタルデータに変換して入力ストリームを生成する入力ストリーム生成部と、
前記入力ストリームを前記受信部で受信した信号が到来した時間に対応付けて記憶する記憶部と、
前記記憶部に記憶されている前記入力ストリームから、前記変調方式に対応する復調方式を用いて前記所望の信号を復調する復調部とを備え、
前記復調部は、
前記入力ストリームから搬送波とクロックを生成するＰＬＬ（Phased Locked Loop）部と、
前記記憶部と前記ＰＬＬ部とを制御する復調制御部と、
前記ＰＬＬ部で生成される搬送波とクロックを用いて前記所望の信号を復調するデジタル復調部とを備え、
前記復調制御部は、前記記憶部に記憶されている前記入力ストリームを時間軸順方向に前記受信部で受信した信号の最初から逐次出力させ、前記ＰＬＬ部に前記記憶部から出力された信号に対する同期引き込みを行わせる第１ステップと、同期引き込みが完了した時点以降において、前記記憶部に記憶されている前記入力ストリームを時間軸逆方向に前記入力ストリームの先頭のデータまで出力させて前記ＰＬＬ部を同期を保持した状態で追従させる第２ステップと、前記記憶部に再度前記入力ストリームを、その先頭から出力させて、同期を保持した状態で前記ＰＬＬ部に搬送波とクロックを生成させる第３ステップとを経て前記ＰＬＬ部に搬送波とクロックを生成させ、
前記デジタル復調部は、前記第３ステップで生成された搬送波とクロックを用いて前記所望の信号相当の信号を復調する
集積回路。
【国際調査報告】
2007537615.tif 000013
2007537615.tif 000014
2007537615.tif 000015
2007537615.tif 000016