(57)【要約】  ピクセルデバイス（１００）であって、第１のプレート（１２０）、第１のプレート（１２０）の下に配置される第２のプレート（１３０）、及び第２のプレート（１３０）の下に配置される第３のプレート（１４０）と、第１のプレート（１２０）に第１の電圧を印加する第１の電源（１９１）と、第２のプレート（１３０）に第２の電圧を印加する第２の電源（１９２）と、第３のプレート（１４０）に第３の電圧を印加する第３の電源（１９３）とを備える、ピクセルデバイス。
2007535703.tif 000002
【特許請求の範囲】
【請求項１】
第１のプレート（１２０）、該第１のプレート（１２０）の下に配置される第２のプレート（１３０）及び該第２のプレート（１３０）の下に配置される第３のプレート（１４０）と、
前記第１のプレート（１２０）に第１の電圧を印加する第１の電源（１９１）と、
前記第２のプレート（１３０）に第２の電圧を印加する第２の電源（１９２）と、
前記第３のプレート（１４０）に第３の電圧を印加する第３の電源（１９３）と
を備える、ピクセルデバイス（１００）。
【請求項２】
前記第２の電圧が可変信号電圧を含む請求項１に記載のピクセルデバイス。
【請求項３】
前記可変信号電圧が前記第２のプレート（１３０）の位置を調節する請求項２に記載のピクセルデバイス。
【請求項４】
前記第１の電源（１９１）は、前記第１のプレート（１２０）が前記第２のプレート（１３０）に対して正又は負のいずれかにバイアスをかけられるように動作し、前記第３の電源（１９３）は、前記第３のプレート（１４０）が前記第２のプレート（１３０）に対して正又は負のいずれか他方にバイアスをかけられるように動作する請求項１に記載のピクセルデバイス。
【請求項５】
前記第１のプレート（１２０）、前記第２のプレート（１３０）及び前記第３のプレート（１４０）は、ある順序で電圧を印加される請求項１に記載のピクセルデバイス。
【請求項６】
前記第２のプレート（１３０）は可動であり、前記第１のプレート（１２０）及び前記第３のプレート（１４０）は概ね静止している請求項１に記載のピクセルデバイス。
【請求項７】
前記第２のプレート（１３０）及び前記第１のプレート（１２０）は、それらの下側表面に配置される非導電性のバンプ（１６５）を含む請求項１に記載のピクセルデバイス。
【請求項８】
第１のプレート（１２０）、該第１のプレート（１２０）の下に配置される第２のプレート（１３０）及び該第２のプレート（１３０）の下に配置される第３のプレート（１４０）を配設するステップと、
前記第１のプレート（１２０）、前記第２のプレート（１３０）及び前記第３のプレート（１４０）に、ある順序で電圧を印加するステップと
を含む、ピクセルデバイス（１００）を動作させる方法。
【請求項９】
前記第１のプレート（１２０）と前記第２のプレート（１３０）との間の距離は、前記第３のプレート（１４０）と前記第２のプレート（１３０）との間の距離よりも長く、前記順序は、前記第１のプレート（１２０）が最初にバイアスをかけられることを含む請求項８に記載のピクセルデバイスを動作させる方法。
【請求項１０】
前記第３のプレート（１４０）と前記第２のプレート（１３０）との間の距離は、前記第１のプレート（１２０）と該第２のプレート（１３０）との間の距離よりも長く、前記順序は、前記第３のプレート（１４０）が最初にバイアスをかけられることを含む請求項８に記載のピクセルデバイスを動作させる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピクセルデバイス及びピクセルデバイスを動作させる方法に関する。
【背景技術】
【０００２】
［背景］
微小機械光学デバイスは、ディスプレイ製品において基本的なピクセル構成要素／素子として、ごく一般的に利用されている。ピクセル素子は、電圧によって作動する空間光変調光共振器である。干渉法を通して、ピクセル素子は種々の色反射を生成する。通常、ピクセル素子は高い電圧で動作する。ピクセル素子を駆動するための高電圧デバイスが、設計を実装するのを難しくする。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、上記問題点を解決することを課題とする。
【課題を解決するための手段】
【０００４】
本発明では、第１のプレート、該第１のプレートの下に配置される第２のプレート及び該第２のプレートの下に配置される第３のプレートと、前記第１のプレートに第１の電圧を印加する第１の電源と、前記第２のプレートに第２の電圧を印加する第２の電源と、前記第３のプレートに第３の電圧を印加する第３の電源とを備えるピクセルデバイスを提供する。
【発明を実施するための最良の形態】
【０００５】
［実施形態の詳細な説明］
図１、図２、図３、図４、図５及び図６は例示するためだけに提供されており、本発明を限定することは意図していない。当業者であれば、種々の変更形態及び代替形態に気付くはずであり、それらは全て本発明の一部であるとみなされる。
【０００６】
図１は、基板１１０上に配置されるピクセルデバイス１００の一実施形態を表す。ピクセルデバイス１００はＤＬＤ（回折光デバイス）ＭＥＭＳ（微小電気機械システム）構造を含む。ピクセルデバイス１００は、第１のプレート１２０、第１のプレート１２０の下に配置される第２のプレート１３０、及び第２のプレート１３０の下に配置される第３のプレート１４０を備える。第２のプレート１３０は動くことができる。支柱１５０によって直に支持される第１のプレート１２０、及び基板１１０上に配置される第３のプレート１４０は、互いに対して概ね静止している。一実施形態によれば、ピクセルデバイス１００の構成に応じて、第２のプレート１３０は、図２に示されるように、第１のプレート１２０の方に近接することができるか、又は図３に示されるように、第３のプレート１４０の方に近接することができるか、又は図１に示されるように、プレート１２０と１４０との間に等距離に位置することができる。第２のプレート１３０は可撓性部材（flexure）１６０によって支持され、その可撓性部材１６０はさらに、支柱１５０によって支持される。
【０００７】
一実施形態では、第２のプレート１３０は反射性であり、第１のプレート１２０は半透過性である。矢印１７０は、第１のプレート１２０に入射する光を示す。矢印１７２及び１７４はそれぞれ、第１のプレート１２０及び第２のプレート１３０から出射する光を示す。ピクセルデバイス１００の色出力は、光線１７２と１７４との間の干渉の結果である。一実施形態によれば、第１のプレート１２０はチタンから形成することができる。第２のプレート１３０及び第３のプレート１４０はアルミニウムから形成することができる。可撓性部材１６０は、アルミニウム／チタンの合金を含むことができる。しかしながら、上記の材料は限定するものではなく、任意の他の適当な材料を用いることもできる。
【０００８】
ピクセルデバイス１００は、フォトリソグラフィ、気相成長及びエッチングのような標準的なマイクロエレクトロニクス製造技法を用いて形成することができる。しかしながら、上記の技法は本発明を限定するものではなく、任意の他の適当な技法を用いることもできる。製造技法の一例として、２００３年４月３０日に出願され、本発明の実施形態が対象とするタイプのピクセルデバイス１００の製造に関する、「Optical Interference Pixel Display with Charge Control」と題する同時係属の米国特許出願第１０／４２８２６１号の開示が、参照により本明細書に援用される。
【０００９】
したがって、ピクセルデバイス１００は、第１の寸法の光学／静電ギャップ１８０を生み出すための第１のギャップ構造と、第２の寸法の静電ギャップ１９０を生み出すための第２のギャップ構造とを含む。第１のギャップ構造を画定する第１のプレート１２０及び第２のプレート１３０は、平行板コンデンサの一対の電極としての役割を果たす。第２のギャップ構造を画定する第２のプレート１３０及び第３のプレート１４０は、平行板コンデンサの別の一対の電極としての役割を果たす。図１の参照符号ｄ０は、静電ギャップ１９０の１つの距離を表し、参照符号Ｄ０は、光学／静電ギャップ１８０及び静電ギャップ１９０の両方の全体距離を表し、それは第２のプレート１３０の厚みも含む。光学／静電ギャップ１８０及び静電ギャップ１９０は、第１のプレート１２０、第２のプレート１３０及び第３のプレート１４０の間の静電力と、可撓性部材１６０の機械的なばね力と、以下に説明されることになる電圧バイアスとのバランスの結果として設定される。光学／静電ギャップ１８０及び静電ギャップ１９０はいずれも、概ね０．０８〜０．６μｍ（８００〜６０００オングストローム）のギャップ範囲を含むことができる。実施形態によっては、他の適当な寸法を用いることもできる。
【００１０】
一実施形態によれば、図１、図２及び図３に示されるように、第１の電源１９１が第１のプレート１２０に第１の電圧Ｖｔｏｐを印加し、第２の電源１９２が第２のプレート１３０に第２の電圧Ｖを印加し、第３の電源１９３が第３のプレート１４０に第３の電圧Ｖｂｏｔを印加する。第１の電源１９１は、第１のプレート１２０が第２のプレート１３０に対して正又は負のいずれか一方にバイアスをかけられるように動作し、第３の電源１９３は、第３のプレート１４０が第２のプレート１３０に対して正又は負のいずれか他方にバイアスをかけられるように動作する。第２の電源１９２は、第２の電圧Ｖが第２のプレート１３０の位置を調節する可変の信号電圧を含むように動作する。図１、図２及び図３に示される実施形態によれば、第３の電圧Ｖｂｏｔを印加することによって、以下に説明されるように、低電圧動作するピクセルデバイス１００を形成することができる。
【００１１】
第１のプレート１２０、第２のプレート１３０及び第３のプレート１４０の間に生成される静電力は、以下の式において定義されるように、可撓性部材１６０の機械的なばね力と釣り合わせることができる。
【００１２】
【数１】
2007535703.tif 000003
【００１３】
ただし、εは自由空間の誘電率であり、Ａ１は第１のプレート１２０及び第２のプレート１３０の面積であり、Ａ２は第２のプレート１３０及び第３のプレート１４０の面積であり、ｋは可撓性部材１６０の線形ばね定数であり、ｘは、その元に位置に対する第２のプレート１３０の変位である。
【００１４】
式（１）を参照すると、その式の左辺の第１項は、第１のプレート１２０と第２のプレート１３０との間に生成される静電力を表し、平行板コンデンサの一対の電極を表す。その式の左辺の第２項は、第２のプレート１３０と第３のプレート１４０との間に生成される静電力を表し、平行板コンデンサの他方の一対の電極を表す。負及び正の符号はそれぞれ、第２のプレート１３０が引き上げられること、及び引き下げられることを表す。
【００１５】
本発明の別の実施形態によれば、ピクセルデバイス１００の二重ギャップ寸法は、式（１）をプロットすることによって最適化することができる。第１のプレート１２０、第２のプレート１３０及び第３のプレート１４０の種々の構造寸法と、可撓性部材１６０の機械的なばね力とをプロットすることによって、低電圧動作のピクセルデバイス１００が作り出される。例として、２０μｍ×２０μｍの第２のプレート１３０の場合に、所与の印加される信号電圧Ｖに対して、第２のプレート１３０の動きを計算し、最適化することができる。また、第２のプレート１３０の電圧感度、引込み現象及びヒステリシス特性も分析することができる。
【００１６】
最適化プログラムの最終結果として、光学／静電ギャップ１８０が０．３μｍの距離であり、静電ギャップ１９０が０．６μｍであり、可撓性部材１６０の全ばね定数が３．３μＮ／μｍである、低電圧動作のピクセルデバイス１００を作り出すことができる。０〜５Ｖの範囲内の低電圧信号で動作できるようにするために、第１のプレート１２０は、正の電圧、すなわちＶｔｏｐ＝３．３Ｖでバイアスをかけることができ、第２のプレート１３０には、０〜５Ｖの範囲の可変信号電圧Ｖを印加することができ、第３のプレート１４０は、負の電圧Ｖｂｏｔ＝−３．３Ｖでバイアスをかけることができる。しかしながら、ピクセルデバイス１００の低電圧動作のためのプログラムによって最適化される上記のパラメータは本発明を限定するものではなく、任意の他の適当なパラメータを用いることもできる。
【００１７】
図４は、本発明の一実施形態による、ピクセルデバイス１００の低電圧特性を示す。例示するために、光学／静電ギャップ１８０は上側ギャップと呼ばれ、静電ギャップ１９０は下側ギャップと呼ばれる。図４を参照すると、本発明では、印加される信号電圧Ｖとして５Ｖよりも高い電圧を用いる必要はない。四角の点で表される曲線は、第２のプレート１３０の動きに対応する上側ギャップを示す。したがって、図４によって、第２のプレート１３０の初期化中に、バイアス電圧Ｖｔｏｐ＝３．３Ｖ及びＶｂｏｔ＝−３．３Ｖの両方のバイアス電圧が第１のプレート１２０及び第３のプレート１４０に同時に印加されるとき、第２のプレート１３０は不安定になり、ピクセルデバイス１００の構成に応じて、第１のプレート１２０まで急上昇するか、又は第３のプレート１４０まで急降下する可能性があることがわかった。その急上昇及び急降下は、生成される静電力（式（１））が、第２のプレート１３０を、第１のプレート１２０又は第３のプレート１４０に向かって引っ張る、あるいは第１のプレート１２０の近くに急上昇させるか、又は第３のプレート１４０の近くに急降下させるほど十分に高いために生じる。第２のプレート１３０が急上昇又は急降下した後に、印加される信号電圧Ｖを変更することによって、第２のプレート１３０が動かされ、元の位置まで戻される。第２のプレート１３０を、その元に位置に向かって戻すことは、図４に示されるように、急上昇からの戻り（三角形の点で表される曲線）及び急降下からの戻り（菱形の点で表される曲線）によって指示される。急上昇の結果として上側ギャップが約０．０８μｍである場合に、０〜１．５Ｖの間で上側ギャップの急上昇からの戻りが示される。急降下の結果として上側ギャップが約０．６μｍである場合、４〜５Ｖの間で上側ギャップの急降下からの戻りが示される。
【００１８】
一実施形態によれば、図４は、０Ｖにおいて第１のプレート１２０まで急上昇する第２のプレート１３０を示しており、結果として上側ギャップが約０．０８μｍになっている。第２のプレート１３０が第１のプレート１２０又は第３のプレート１４０のいずれかに接触する（上側ギャップ又は下側ギャップが０μｍである）場合、短絡が生じる場合があることに留意されたい。短絡を防ぐために、一実施形態では、図１、図２及び図３に示されるように、第２のプレート１３０及び第１のプレート１２０の下側表面に非導電性のバンプ１６５を配置することができる。バンプ１６５は非導電性であるので、第２のプレート１３０が第１のプレート１２０又は第３のプレート１４０のいずれかに接触する場合であっても、短絡が生じるのを防ぐ。一実施形態によれば、導電性のバンプ１６５は、二酸化シリコンのような絶縁性材料を含む。しかしながら、バンプ１６５の数、用いられる材料のタイプ及び場所は限定するものではなく、任意の適当な手段を用いることもできる。図５に示されるように、第２のプレート１３０が上側キャッププレート１２０まで急上昇するとき、０μｍではなく、約０．０８μｍの上側ギャップが生み出される。
【００１９】
この急上昇又は急降下の問題に対処するため、第２のプレート１３０の動作電圧範囲を多少犠牲にすることによって、ピクセルデバイス１００の構造寸法を設計し直すことができる、又は第２のプレート１３０の初期化中の電源１９１、１９２及び１９３に対する電圧印加シーケンスを変更することができる。図５及び図６は、第１のバイアスをかけられるプレート又は第３のバイアスをかけられるプレートのうちの一方として正又は負の電圧で第１のプレート１２０にバイアスをかけ、その後、順番に、信号電圧Ｖで第２のプレートにバイアスをかけ、最後に、第１のバイアスをかけられるプレート又は第３のバイアスをかけられるプレートの他方として正又は負の電圧で第３のプレート１４０にバイアスをかける場合の解析予測を示す。図５を参照すると、不適当なバイアスシーケンスが用いられるときの、望ましくない急上昇の一例が示される。第２のプレート１３０の初期化中に、３．３ＶのＶｔｏｐが最初に印加され、その後、順番に、Ｖ（０〜５Ｖの範囲内の初期設定を有する）及び３．３ＶのＶｂｏｔが印加される。この場合、０．３μｍの下側ギャップ及び０．６μｍの上側ギャップの初期設定を有する構成において、第２のプレート１３０は不安定になり、四角の点で表される曲線によって示されるように、第１のプレート１２０まで急上昇する。このように不安定になるのは、上側ギャップ（０．３μｍ）が下側ギャップ（０．６μｍ）に比べて小さいこと、及び第２のプレート１３０と第１のプレート１２０との間の静電力が高いことによる。急上昇は０〜０．２Ｖの間で生じ、結果として上側ギャップは約０．０８μｍになる。
【００２０】
図６を参照すると、第２のプレート１３０の初期中に、最初に−３．３ＶのＶｂｏｔが印加され、その後、順番に、Ｖ（０〜５Ｖの範囲の初期設定を有する）及び３．３ＶのＶｔｏｐが印加されるとき、第２のプレート１３０は安定し、第１のプレート１３０又は第３のプレート１４０に向かって急激には動かないであろう。四角の点で表される曲線は、第２のプレート１３０が０〜５Ｖの間で安定しており、上側ギャップが約０．３μｍであることを示す。急降下の結果として上側ギャップが約０．６μｍである場合に、菱形の点で表される曲線によって示される上側ギャップの急降下からの戻りが４〜５Ｖの間で生じる。このように安定しているのは、下側ギャップ（０．６μｍ）が上側ギャップ（０．３μｍ）よりも大きいこと、及び第２のプレート１３０と第３のキャッププレート１４０との間の静電力が小さいことによる。一実施形態において、バイアス電圧Ｖｔｏｐ、Ｖｂｏｔを印加する時間と信号電圧Ｖを印加する時間との差は、約０．１μｓｅｃ〜１μｓｅｃの範囲にすることができる。図５及び図６では、印加される信号電圧Ｖとして５Ｖよりも高い電圧を用いる必要はない。
【００２１】
先に説明されたように、チップ初期化中に第２のプレート１３０に安定性を与えるために、第１のプレート１２０、第２のプレート１３０及び第３のプレート１４０は、第１のプレート１２０と第２のプレート１３０との間の距離、及び第３のプレート１４０と第２のプレート１３０との間の距離に応じた順序で電圧を印加される。ピクセルデバイス１００の構成の一実施形態によれば、図５及び図６に示されるように、第３のプレート１４０と第２のプレート１３０との間の距離（０．６μｍの下側ギャップ）が、第１のプレート１２０と第２のプレート１３０との間の距離（０．３μｍの上側ギャップ）よりも長いので、第３のプレート１４０が最初にバイアスをかけられる。対照的に、第１のプレート１２０と第２のプレート１３０との間の距離が、第３のプレート１４０と第２のプレート１３０との間の距離よりも長いピクセルデバイス１００の構成では、第１のプレート１２０が最初にバイアスをかけられる。
【００２２】
本発明の種々の実施形態のこれまでの説明は、例示し、説明するために提供されてきた。それは、本発明を網羅的に述べること、又は開示される形態と全く同じ形態に限定することを意図するものではなく、多数の変更及び変形を、上記の教示に鑑みて実現可能である、又は本発明を実施することから獲得することができる。それらの実施形態は、本発明の原理及びその実用的な応用形態を説明し、当業者が本発明を種々の実施形態において利用できるようにし、且つ考えられる具体的な用途に相応しいように種々の変更を加えて利用できるようにするために選択されて説明された。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態による、第１のプレート及び第３のプレートから等距離にある第２のプレートを示す、ピクセルデバイスの概略図である。
【図２】本発明の一実施形態による、第１のプレートの方に近接している第２のプレートを示す、ピクセルデバイスの概略図である。
【図３】本発明の一実施形態による、第３のプレートの方に近接している第２のプレートを示す、ピクセルデバイスの概略図である。
【図４】１つの例示的な実施形態による、Ｖｔｏｐ＝３．３Ｖ及びＶｂｏｔ＝−３．３Ｖの場合の、戻り経路を有する上側ギャップ対ピクセルプレートに印加される信号電圧を表すグラフである。
【図５】１つの例示的な実施形態による、Ｖｔｏｐ＝３．３Ｖ及びＶｂｏｔ＝０Ｖの場合の、戻り経路を有する上側ギャップ対ピクセルプレートに印加される信号電圧を表すグラフである。
【図６】１つの例示的な実施形態による、Ｖｔｏｐ＝０Ｖ及びＶｂｏｔ＝−３．３Ｖの場合の、戻り経路を有する上側ギャップ対ピクセルプレートに印加される信号電圧を表すグラフである。
【図１】
2007535703.tif 000004
【図２】
2007535703.tif 000005
【図３】
2007535703.tif 000006
【図４】
2007535703.tif 000007
【図５】
2007535703.tif 000008
【図６】
2007535703.tif 000009
【手続補正書】
【提出日】平成18年12月26日(2006.12.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のプレート、該第１のプレートの下に配置される第２のプレート、及び該第２のプレートの下に配置される第３のプレートと、
前記第１のプレートに第１の電圧を印加する第１の電源と、
前記第２のプレートに第２の電圧を印加する第２の電源と、
前記第３のプレートに第３の電圧を印加する第３の電源と
を備えるピクセルデバイスであって、
前記第１のプレート、前記第２のプレート及び前記第３のプレートは、該第２のプレートから最も離れている前記第１のプレート及び前記第３のプレートのうちの一方が最初に電圧を印加され、その後、前記第２のプレートが電圧を印加され、その後、前記第１のプレート及び前記第３のプレートのうちの他方が電圧を印加されるような順序で電圧を印加される、ピクセルデバイス。
【請求項２】
前記第２の電圧が可変信号電圧を含む請求項１に記載のピクセルデバイス。
【請求項３】
前記可変信号電圧が前記第２のプレートの位置を調節する請求項２に記載のピクセルデバイス。
【請求項４】
前記第１の電源は、前記第１のプレートが前記第２のプレートに対して正又は負のいずれか一方にバイアスをかけられるように動作し、前記第３の電源は、前記第３のプレートが前記第２のプレートに対して正又は負のいずれか他方にバイアスをかけられるように動作する請求項１に記載のピクセルデバイス。
【請求項５】
前記第２のプレートは可動であり、前記第１のプレート及び前記第３のプレートは概ね静止している請求項１に記載のピクセルデバイス。
【請求項６】
前記第２のプレート及び前記第１のプレートが、それらの下側表面に配置される非導電性のバンプを含む請求項１に記載のピクセルデバイス。
【請求項７】
第１のプレート、該第１のプレートの下に配置される第２のプレート、及び該第２のプレートの下に配置される第３のプレートを配設するステップと、
前記第２のプレートから最も離れている前記第１のプレート及び前記第３のプレートのうちの一方が最初に電圧を印加され、その後、前記第２のプレートが電圧を印加され、その後、前記第１のプレート及び前記第３のプレートのうちの他方が電圧を印加されるような順序で、前記第１のプレート、前記第２のプレート及び前記第３のプレートに電圧を印加するステップと
を含む、ピクセルデバイスを動作させる方法。
【請求項８】
前記第１のプレートと前記第２のプレートとの間の距離は、前記第３のプレートと該第２のプレートとの間の距離よりも長く、前記順序は、前記第１のプレートが最初にバイアスをかけられることを含む請求項７に記載のピクセルデバイスを動作させるための方法。
【請求項９】
前記第３のプレートと前記第２のプレートとの間の距離は、前記第１のプレートと該第２のプレートとの間の距離よりも長く、前記順序は、前記第３のプレートが最初にバイアスをかけられることを含む請求項７に記載のピクセルデバイスを動作させるための方法。
【国際調査報告】
2007535703.tif 000010
2007535703.tif 000011