(57)【要約】  瞬間的な出力電圧を使用してコンバータのデューティレシオを設定するＤＣ−ＤＣコンバータ用のスイッチ型ノイズフィルタ回路。このコンバータは、時間間隔ＴｏｎとＴｏｆｆにわたってそれぞれこのスイッチングエレメントを周期的にオンとオフにする。スイッチング制御回路（４０）は、このフィードバックノード（４２）とアース端子の間に接続されたフィルタキャパシタンス（Ｃｆ）と、フィードバック電圧Ｖｆｂを固定された電圧Ｖｒｅｆと比較するコンパレータ（Ａ１）とを含んでいる。ＴｏｎおよびＴｏｆｆのうちの少なくとも一方は、Ｖｆｂが、このフィルタキャパシタンスの放電によってＶｒｅｆを交差するときに終了させられる「変調された」期間である。スイッチ型ノイズフィルタ回路（４６）は、ＴｏｎおよびＴｏｆｆの少なくとも一方の間にオフセット電圧をＶｆｂに対して印加し、このオフセット電圧は、この変調された期間の最初までにまたはそのすぐ後までにＶｆｂから切り離される。このオフセット電圧が適切に印加されるときに、Ｖｆｂに結合される外来の電磁ノイズの影響が低下させられる。
2007519390.tif 000002
【特許請求の範囲】
【請求項１】
調整された出力電圧を生成し、前記瞬間的な出力電圧を使用して前記出力電圧を保持するために必要とされるデューティレシオを設定するＤＣ−ＤＣコンバータであって、
入力電圧（Ｖｉｎ）と第１のノード（１２）との間に接続された少なくとも１つのスイッチングエレメント（１０）と、
前記第１のノードと出力端子（１４）との間に接続された出力インダクタ（Ｌ）と、
前記スイッチングエレメントを周期的にオンおよびオフさせて、前記出力端子に所望の出力電圧（Ｖｏｕｔ）を保持するスイッチング制御回路（４０）と
を備え、前記各スイッチングサイクルが、前記スイッチングエレメントがオンであり、前記第１のノードを前記入力電圧に接続する「オン」時間間隔Ｔｏｎと、前記スイッチングエレメントがオフであり、前記入力電圧から前記第１のノードを切り離す「オフ」時間間隔Ｔｏｆｆとを含み、前記スイッチング制御回路が、
前記出力端子に前記瞬間的な出力電圧を表すフィードバック電圧Ｖｆｂをフィードバックノードに生成するように接続された抵抗型ネットワーク（Ｒ１、Ｒ２）と、
前記フィードバックノードと前記コンバータの局所的なアース端子との間に接続されたキャパシタンスエレメント（Ｃｆ）と、
その第１の入力においてＶｆｂと、その第２の入力において固定された規準電圧Ｖｒｅｆと共に変化する電圧Ｖ２とを受け取るコンパレータ（Ａ１）であって、前記スイッチング制御回路が、各スイッチングサイクルの「オン」時間間隔および「オフ」時間間隔のうちの少なくとも一方が、前記抵抗型ネットワークを介しての前記キャパシタンスエレメントの自然放電によってＶｆｂがＶ２を交差するときに終了されるように構成され、かかる時間間隔が、「変調された」期間であるコンパレータ（Ａ１）と、
各スイッチングサイクルの「オン」時間間隔および「オフ」時間間隔の少なくとも一方の間に前記フィードバック電圧にオフセット電圧を印加し、前記直後の変調された期間の最初までに、またはそのすぐ後までに前記フィードバック電圧から前記オフセット電圧を切り離し、それによってＶｆｂがＶ２に向かって減衰することが可能になり、Ｖ２とＶｆｂとの間のノイズ余裕が、増大させられ、前記フィードバック電圧に結合される外来電磁ノイズの影響が低下させられるように構成されたスイッチ型ノイズフィルタ回路（４６）と
を備えるＤＣ−ＤＣコンバータ。
【請求項２】
前記スイッチング制御回路は、前記フィードバック電圧がＶ２よりも下に下がっていることを前記コンパレータの前記出力が示すときに、所定の時間間隔にわたって前記スイッチングエレメントをオンにするように構成された出力を生成する第１の単安定マルチバイブレータ（ＭＭＶ）（４４）をさらに備え、前記所定の時間間隔が、スイッチングサイクルの「オン」時間間隔Ｔｏｎであり、前記所定の時間間隔の終わりと次の所定の時間間隔の開始の間の前記期間が、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆおよびその変調された期間であり、それによって前記コンバータが、一定オン時間バレー電圧制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記スイッチ型ノイズフィルタ回路が、
前記オフセット電圧を出力に生成する電圧源（４８）と、
閉じられるときに、前記オフセット電圧が前記フィードバック電圧に加えられるように前記フィードバックノードに前記オフセット電圧を接続するオフセット電圧スイッチ（５０）と
を備え、前記スイッチ型ノイズフィルタ回路は、前記オフセット電圧スイッチが、前記スイッチングサイクルの「オン」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オフ」時間間隔中に開かれているように、前記オフセット電圧スイッチを動作させるように構成される、請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記スイッチ型ノイズフィルタ回路が、
アクティブにされるときに充電電流を出力に生成する電流源（６０）を備え、
前記スイッチ型ノイズフィルタ回路は、前記充電電流が前記スイッチングサイクルの「オン」時間間隔の少なくとも一部分中に前記キャパシタンスエレメントを充電するように前記電流源をアクティブにし、前記スイッチングサイクルの「オフ」時間間隔中に前記電流源を非アクティブにするように構成される、請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記スイッチ型ノイズフィルタ回路が、
前記オフセット電圧を出力に生成する電圧源（７０）と
閉じられるときに、前記オフセット電圧が前記フィードバック電圧に加えられるように前記フィードバックノードに前記オフセット電圧を接続するオフセット電圧スイッチ（７２）と
を備え、前記オフセット電圧スイッチが、前記「オフ」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オン」時間間隔中に開かれているように、前記スイッチ型ノイズフィルタ回路が、前記オフセット電圧スイッチを動作させるように構成される、請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記スイッチ型ノイズフィルタ回路が、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆの開始時における固定された時間間隔にわたって前記オフセット電圧スイッチを閉じるように構成された出力を生成する第２のＭＭＶ（７４）をさらに備える、請求項５に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記スイッチング制御回路は、前記フィードバック電圧がＶ２よりも上に上がっていることを前記コンパレータの前記出力が示すときに、所定の時間間隔にわたって前記スイッチングエレメントをオフにするように構成された出力を生成する第１の単安定マルチバイブレータ（ＭＭＶ）（１００）をさらに備え、前記所定の時間間隔が、スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆであり、前記所定の時間間隔の終わりと次の所定の時間間隔の開始の間の前記期間が、前記スイッチングサイクルの「オン」時間間隔Ｔｏｎおよびその変調された期間であり、それによって前記コンバータが、一定オフ時間ピーク電圧制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記スイッチ型ノイズフィルタ回路が、
アクティブにされるときに放電電流を出力に生成する電流源（１１０）を備え、
前記スイッチ型ノイズフィルタ回路は、前記放電電流が前記スイッチングサイクルの「オフ」時間間隔の少なくとも一部分中に前記キャパシタンスエレメントを放電するように前記電流源をアクティブにし、前記スイッチングサイクルの「オン」時間間隔中に前記電流源を非アクティブにするように構成される、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記スイッチ型ノイズフィルタ回路が、
前記オフセット電圧を出力に生成する電圧源（１２０）と、
閉じられるときに、前記オフセット電圧が前記フィードバック電圧から差し引かれるように前記フィードバックノードに前記オフセット電圧を接続するオフセット電圧スイッチ（１２２）と
を備え、前記スイッチ型ノイズフィルタ回路は、前記オフセット電圧スイッチが、前記「オン」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オフ」時間間隔中に開かれているように、前記オフセット電圧スイッチを動作させるように構成される、請求項７に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記スイッチ型ノイズフィルタ回路は、前記スイッチングサイクルの「オン」時間間隔Ｔｏｎの開始における固定された時間間隔にわたって前記オフセット電圧スイッチを閉じるように構成された出力を生成する第２のＭＭＶ（１２４）をさらに備える、請求項９に記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記スイッチング制御回路は、そのセット入力が前記コンパレータの前記出力に接続され、そのリセット入力が周期的クロック信号（１３２）に接続されたセットリセットラッチ（１３０）をさらに備え、前記ラッチは、前記フィードバック電圧がＶｒｅｆより下に下がっていることを前記コンパレータの前記出力が示すときに、セットされ、前記スイッチングエレメントをオンにし、前記周期的クロック信号に応じて、リセットされ前記スイッチングエレメントをオフにするように構成され、前記スイッチングエレメントがオンにされる時間は、スイッチングサイクルの「オン」時間間隔Ｔｏｎであり、前記「オン」時間間隔の終わりと次の「オン」時間間隔の開始の間の期間は、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆおよびその変調された期間であり、それによって前記コンバータが、一定周波数バレー電圧制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項１２】
前記コンパレータが、関連するヒステリシス電圧Ｖｈｙｓｔを有し、前記コンパレータの前記出力は、前記フィードバック電圧が、Ｖｒｅｆ−（Ｖｈｙｓｔ／２）よりも下に下がっていることを前記コンパレータの前記出力が示すときに前記スイッチングエレメントをオンさせ、前記フィードバック電圧が、前記Ｖｒｅｆ＋（Ｖｈｙｓｔ／２）よりも上に上がっていることを前記コンパレータの前記出力が示すときに前記スイッチングエレメントをオフさせるように構成され、前記スイッチングエレメントがオンにされている時間は、スイッチングサイクルの「オン」時間間隔Ｔｏｎであり、変調された期間および前記スイッチングエレメントがオフにされている時間は、前記スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆおよび変調された期間であり、それによって前記コンバータがヒステリシス制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項１３】
前記スイッチ型ノイズフィルタ回路が、
第１のオフセット電圧（Ｖｏｓ１）を出力に生成する第１の電圧源（８０）と、
閉じられるときに、前記第１のオフセット電圧が前記フィードバック電圧から差し引かれるように前記フィードバックノードに前記第１のオフセット電圧を接続する第１のオフセット電圧スイッチ（８２）と、
第２のオフセット電圧（Ｖｏｓ２）を出力に生成する第２の電圧源と、
閉じられるときに、前記第２のオフセット電圧が前記フィードバック電圧に加えられるように前記フィードバックノードに前記第２のオフセット電圧を接続する第２のオフセット電圧スイッチ（８６）と
を備え、前記スイッチ型ノイズフィルタ回路は、前記第１のオフセット電圧スイッチが、前記スイッチングサイクルの「オン」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オフ」時間間隔中に開かれているように、前記第１のオフセット電圧スイッチを動作させ、また前記第２のオフセット電圧スイッチが、前記スイッチングサイクルの「オフ」時間間隔の少なくとも一部分中に閉じられ、前記スイッチングサイクルの「オン」時間間隔中に開かれているように、前記第２のオフセット電圧スイッチを動作させるように構成される、請求項１２に記載のＤＣ−ＤＣコンバータ。
【請求項１４】
前記瞬間的な出力電圧を表す電圧とＶｒｅｆとの差と共に変化するエラー電圧（Ｖｅｒｒｏｒ）を生成する電圧エラー増幅器（Ａ２）をさらに備え、前記エラー電圧が、前記電圧Ｖ２であり、
前記スイッチング制御回路は、前記フィードバック電圧が、Ｖ２より上に上がっていることを前記コンパレータの前記出力が示すときに所定の時間間隔にわたって前記スイッチングエレメントをオフにするように構成された出力を生成する第１の単安定マルチバイブレータ（ＭＭＶ）（１６０）をさらに備え、前記所定の時間間隔が、スイッチングサイクルの「オフ」時間間隔Ｔｏｆｆであり、前記所定の時間間隔の終わりと次の所定の時間間隔の開始の間の期間が、前記スイッチングサイクルの「オン」時間間隔Ｔｏｎおよびその変調された期間であり、それによって前記コンバータが、一定オフ時間Ｖｓｑｕａｒｅ制御を実現するようになっている、請求項１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの分野に関し、詳細にはかかるコンバータに対する電磁ノイズ源の悪影響を緩和する方法に関する。
【背景技術】
【０００２】
重要なクラスのＤＣ−ＤＣコンバータは、瞬間的な出力電圧を使用して調整された出力を保持するために必要とされるデューティレシオ（ｄｕｔｙ  ｒａｔｉｏ）を設定する。このクラスは、１）電圧エラー増幅器を使用しない、例えば様々なバレー電圧レギュレータ（ｖａｌｌｅｙ−ｖｏｌｔａｇｅ  ｒｅｇｕｌａｔｏｒ）、ピーク電圧レギュレータ（ｐｅａｋ−ｖｏｌｔａｇｅ  ｒｅｇｕｌａｔｏｒ）、およびヒステリシスレギュレータ（ｈｙｓｔｅｒｅｔｉｃ  ｒｅｇｕｌａｔｏｒ）を使用しないコンバータと、２）（例えば米国特許第５７７０９４０号明細書中に説明された）「Ｖｓｑｕａｒｅ」技法を使用したコンバータを含んでいる。
【０００３】
かかるコンバータの一例が図１に示されている。スイッチングエレメント１０は、入力電圧Ｖｉｎとノード１２との間に接続され、インダクタＬは、ノード１２と、調整された出力電圧Ｖｏｕｔが供給される出力端子１４との間に接続される。スイッチングエレメント１０は、定期的にオンにされ、オフにされる。スイッチングエレメント１０が閉じられるときに、（Ｖｉｎ−Ｖｏｕｔ）は、Ｌ中の電流（ＩＬ）が増大するようにインダクタＬの両端に接続される。スイッチングエレメント１０が、オープンであるときには、ＩＬは、整流ダイオードＤを流れ続け、ＩＬは、Ｌの両端間に印加される電圧（−Ｖｏｕｔ）によって減少してゆく。これは、一連の立ち上がり部分と立ち下がり部分とを有するＩＬをもたらし、すなわち、基本的に重ね合わされた三角形のリップル電流を有するｄｃ電流をもたらす。インダクタ電流ＩＬは、キャパシタンスＣｏｕｔと負荷１６を備える負荷ネットワークに送り込まれる。Ｃｏｕｔは、このスイッチング周波数において負荷１６のインピーダンスよりもずっと小さなインピーダンスをもつように選択される。したがって、ＩＬのリップル成分は、Ｃｏｕｔ中をほとんど流れ、このｄｃ成分は、このインダクタ中を流れるが、小さなリップル電圧成分が、ＩＬのリップル電流成分によってＶｏｕｔ中に存在することになる。
【０００４】
エレメント１０のスイッチングは、スイッチング制御回路１８によって制御され、このスイッチング制御回路は、スイッチングサイクルごとに１回ずつエレメント１０を周期的にオンおよびオフする。瞬間的な出力電圧を使用してデューティレシオを設定するコンバータの一般的な特性は、Ｖｏｕｔを表す（一般的に出力端子１４とこのコンバータの局所的なアース端子との間に接続された抵抗型分割器（Ｒ１およびＲ２）を使用してフィードバックノード２０に生成される）フィードバック電圧ＶｆｂがコンパレータＡ１のこれらの入力のうちの一方に直接に接続されることである。Ｖｆｂがこのコンパレータの他方の入力に印加される基準電圧Ｖｒｅｆより下に下がり、かつ／またはより上に上がるときに、このコンパレータは、状態を変化させる。使用されるこの特定の調整技法に応じて、この状態の変化を使用して、このスイッチングサイクルの「オン」時間間隔、「オフ」時間間隔、または「オン」時間間隔と「オフ」時間間隔の両方に影響を及ぼす。例えば、図１中のレギュレータは、一定オン時間（ｃｏｎｓｔａｎｔ−ｏｎ−ｔｉｍｅ）バレー電圧制御を使用する。ＭＭＶ（ｍｏｎｏｓｔａｂｌｅ  ｍｕｌｔｉｖｉｂｒａｔｏｒ単安定マルチバイブレータ）２２は、ＶｆｂがＶｒｅｆよりも下に下がるとトリガされ、これは、このＭＭＶのＱ出力をトグルさせ、スイッチングエレメント１０を固定された（一定の）時間間隔にわたって閉じる。
【０００５】
これらのコンバータは、しばしば他のＤＣ−ＤＣコンバータなどのＥＭＩ（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ電磁干渉）ノイズ源のすぐ近くで動作させられることもある。他のスイッチングコンバータは、急速に変化する磁界を放出する可能性があり、この磁界は、（相互インダクタンスを経由して）フィードバック電圧Ｖｆｂにノイズとして結合される可能性がある。さらに（コンバータのスイッチングされるノードにおける急速に変化する電圧など）電気的な起源のノイズが浮遊キャパシタンスを経由してフィードバックノード２０に結合される可能性もある。このフィードバック電圧中のノイズは、ジッタ、望ましくない周波数同期、時期尚早のスイッチング、または他の誤動作をもたらす可能性もある。
【０００６】
（図１に示される）この問題に対する従来技術の一解決方法は、フィードバックノード２０とアース端子との間にフィルタキャパシタＣｆを追加することである。このキャパシタは、分割器抵抗Ｒ１およびＲ２と一緒にローパスＲＣフィルタを形成し、このＲＣフィルタは、このフィードバック分割器によってピックアップされるノイズの高周波数成分を減衰させる。さらに、このフィルタキャパシタは、浮遊キャパシタと一緒に、容量型分割器を形成し、この容量型分割器は、このフィードバックノード上のノイズを減衰させる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この解決方法は、いくつかの欠陥の悪影響を受ける。このＲＣフィルタの積分効果に起因して、このリップル電圧成分の大きさは低下させられることになる。この低下させられたリップルは、このフィルタのかけられていないこのリップル値が既に小さかった場合には特にジッタフリーのスイッチングを保証するには不十分な可能性がある。第２に、このＲＣフィルタは、このフィードバック電圧中に位相のシフトを導入する。この位相シフトは、このコンバータの安定余裕を減少させる可能性があり、このコンバータは、その結果、不安定になってしまう可能性がある。
【０００８】
以上で指摘されたこれらの問題を克服するための、ＤＣ−ＤＣコンバータ用のスイッチ型ノイズフィルタ回路が提示される。
【課題を解決するための手段】
【０００９】
本ノイズフィルタ回路は、この瞬間的な出力電圧を使用してこの出力電圧を調整するＤＣ−ＤＣコンバータと共に使用するためのものである。このＤＣ−ＤＣコンバータは、このスイッチングエレメントを周期的にオンおよびオフさせて所望の出力電圧を保持するスイッチング制御回路を含み、各スイッチングサイクルは「オン」時間間隔Ｔｏｎと、「オフ」時間間隔Ｔｏｆｆとを含んでいる。このスイッチング制御回路は、一般的にフィードバックノードにフィードバック電圧Ｖｆｂ（この瞬間的な出力電圧を表す）を生成するように接続された抵抗型分割器と、このフィードバックノードとこのコンバータの局所的なアース端子の間に接続されたフィルタキャパシタンスと、その第１の入力においてＶｆｂを受け取り、その第２の入力において固定された基準電圧Ｖｒｅｆと共に変化する電圧Ｖ２を受け取るコンパレータとを含んでいる。このスイッチング制御回路は、Ｖｆｂがこの抵抗型分割器を介してのこのフィルタキャパシタンスの自然放電によってＶ２を交差するときに、各スイッチングサイクルの「オン」時間間隔と「オフ」時間間隔のうちの少なくとも一方が終了されるように構成される。かかる時間間隔は、本明細書中では「変調された」時間間隔と呼ばれる。
【００１０】
このスイッチング制御回路はまた、これらの「オン」時間間隔と「オフ」時間間隔のうちの少なくとも一方の間にオフセット電圧をＶｆｂに印加するように構成されたスイッチ型ノイズフィルタ回路も含んでおり、このオフセット電圧は、この直後の変調された時間間隔の最初までに、またはそのすぐ後までにこのフィードバック電圧から切り離され、その結果、Ｖｆｂは、Ｖ２に向かって徐々に減衰することが可能になる。このオフセット電圧が適切に印加されるときには、Ｖｆｂに結合される外来電磁ノイズの影響が低下させられる。
【００１１】
本発明は、一定オン時間バレー電圧制御、一定オフ時間ピーク電圧制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御、ヒステリシス制御、またはＶｓｑｕａｒｅ制御を使用した構成を含めて多種多様のＤＣ−ＤＣコンバータ構成と共に使用することができる。
【００１２】
本発明のさらなる特徴および利点は、添付図面と一緒に解釈すれば以下の詳細な説明から当業者には明らかになろう。
【発明を実施するための最良の形態】
【００１３】
本スイッチ型ノイズフィルタ回路は、この瞬間的な出力電圧を使用してこの出力電圧を調整するＤＣ−ＤＣコンバータ上の電磁ノイズの悪影響を低下させる。したがって、このスイッチ型ノイズフィルタ回路は、一定オン時間バレー電圧制御、一定オフ時間ピーク電圧制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御、ヒステリシス制御、またはＶｓｑｕａｒｅ制御を使用した構成を含めて多数の異なるＤＣ−ＤＣコンバータ構成と共に有用である。
【００１４】
一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することができる、本発明の一実施形態が、図２に示される。図１中と同様に、スイッチングエレメント１０が入力電圧Ｖｉｎとノード１２との間に接続され、インダクタＬが、ノード１２と、調整された出力電圧Ｖｏｕｔが供給される出力端子１４との間に接続される。インダクタ電流ＩＬは、キャパシタンスＣｏｕｔと負荷１６を備える負荷ネットワークに送り込まれる。このエレメント１０のスイッチングは、スイッチング制御回路４０によって制御され、このスイッチング制御回路は、スイッチングサイクルごとに１回ずつ周期的にエレメント１０をオンおよびオフにする。フィードバック電圧Ｖｆｂは、一般的に出力端子１４と、このコンバータの局所的なアース端子との間に接続された抵抗型分割器Ｒ１／Ｒ２を使用してフィードバックノード４２に生成され、フィルタキャパシタＣｆは、フィードバックノード４２とアース端子との間に接続される。フィードバック電圧Ｖｆｂは、コンパレータＡ１のこれらの入力のうちの一方に接続され、基準電圧Ｖｒｅｆと共に変化する電圧Ｖ２（ここでは、Ｖｒｅｆそれ自体）が、このコンパレータの他方の入力に印加される。ＶｆｂがＶｒｅｆより下に下がり、かつ／またはＶｒｅｆよりも上に上がるときにこのコンパレータは、状態を変化させる。単安定マルチバイブレータ（ＭＭＶ）４４は、ＶｆｂがＶｒｅｆよりも下に下がるときにトリガされ、これは、ＭＭＶのＱ出力をトグルさせ、スイッチングエレメント１０を閉じる。本明細書中で考察されるこれらのコンバータタイプでは、電圧Ｖ２は、Ｖｓｑｕａｒｅ制御を使用した場合を除いてＶｒｅｆに等しく、Ｖｓｑｕａｒｅ制御を使用した場合には、Ｖ２は、この電圧エラー増幅器（以下で考察）の出力に等しいことに留意されたい。
【００１５】
スイッチングエレメント１０が閉じられるときの時間間隔は、本明細書中において「オン」時間間隔Ｔｏｎと呼ばれ、このスイッチングエレメント１０が閉じられる間の時間間隔は、「オフ」時間間隔Ｔｏｆｆと呼ばれる。このコンバータの「スイッチングサイクル」のそれぞれは、「オフ」時間間隔が後に続く「オン」時間間隔を含んでいる。この実施形態についての、また本発明が適用可能なすべてのコンバータ構成についてのスイッチング制御回路４０は、Ｖｆｂがこの抵抗型分割器を介してこのフィルタキャパシタンスの自然放電によってＶ２を交差するときに、各スイッチングサイクルの「オン」時間間隔および「オフ」時間間隔のうちの少なくとも一方が、終了されるように構成される。かかる時間間隔は、本明細書中において「変調された」時間間隔と呼ばれる。
【００１６】
図２に示される実施形態では、トリガされるときに、ＭＭＶ４４は、そのＱ出力をトグルし、このＭＭＶによって制御される固定された時間間隔の間にわたってスイッチングエレメント１０を閉じ、これは、このスイッチングサイクルの「オン」時間間隔Ｔｏｎを設定する。これは、ＶｏｕｔおよびＶｆｂを増大させ、Ｖｆｂは、最終的にはＶｒｅｆより上に増大することになる。この固定された時間間隔の終わりに、このＭＭＶのＱ出力は、低くなる。Ｖｆｂは、このＲ１／Ｒ２分割器を介したフィルタキャパシタＣｆの自然放電によってＶｒｅｆに向かって減衰し始めることになる。このＭＭＶのＱ出力は、Ｖｆｂがもう一度Ｖｒｅｆよりも下に下がりこのＭＭＶをトリガするまで低いままに留まる（「オフ」時間間隔Ｔｏｆｆ）。このコンバータの調整技法は、一定オン時間バレー電圧制御と称される。
【００１７】
しかし、例えば隣接するコンバータからの結合された相互インダクタンスまたは浮遊キャパシタンスを介してフィードバック電圧Ｖｆｂに結合される電磁ノイズは、ジッタ、望ましくない周波数同期、時期尚早なスイッチングまたは他の誤動作をもたらす可能性がある。この問題は、スイッチング制御回路４０に組み込まれるスイッチ型ノイズフィルタ回路の使用を用いて緩和される。このスイッチ型ノイズフィルタ回路は、このスイッチングサイクルの「オン」時間間隔と「オフ」時間間隔のうちの少なくとも一方の間にフィードバック電圧Ｖｆｂにオフセット電圧Ｖｏｓを印加するように構成され、次いでこの実施形態では（本発明を適用することが可能なすべてのコンバータ構成では）この直後の変調された期間の最初までに、またはそのすぐ後までにこのオフセット電圧源をフィードバックノード４２から切り離し、その結果、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。そうすることによって、外来の電磁ノイズのこのフィードバック電圧への結合に関連した悪影響が低下させられる。このオフセット電圧が、この変調された期間中に印加されるときに、この「直後の変調された期間」は、この現在の時間間隔を意味する。このオフセット電圧がこの変調された期間に先立つ時間間隔中に印加されるときに、この「直後の変調された期間」は、この後続の時間間隔を意味する。図２に示される例示の実施形態においては、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源４８と、電圧源４８の出力とＶｆｂの間に接続されたオフセット電圧スイッチ５０とを備える。オフセット電圧Ｖｏｓは、基準電圧Ｖｒｅｆと称することが好ましい。オフセット電圧スイッチ５０は、スイッチングエレメント１０が閉じられるときにはいつでもこのオフセット電圧スイッチが閉じられるようにＭＭＶ４４のＱ出力によって制御される。このようにして、Ｖｏｓは、このスイッチングサイクルの「オン」時間間隔中にフィードバック電圧Ｖｆｂに加えられ、このスイッチングサイクルの「オフ」時間間隔の開始時およびこの「オフ」時間間隔の全体にわたってＶｆｂから切り離される。Ｖｏｓが切り離されるときに（すなわち、Ｔｏｆｆ中に）、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
【００１８】
そのように構成されるときには、例えば図３に示されるようなタイミング図が得られ、このタイミング図は、いくつかのスイッチングサイクルにわたってのＶｏｕｔ、Ｖｒｅｆ、およびＶｆｂを示している。オフセット電圧Ｖｏｓが、Ｔｏｎ中にＶｆｂに加えられ、フィードバックノード４２を固定された電圧まで引き上げ（この実施例では、Ｖｒｅｆ＋Ｖｏｓ＝１Ｖ＋４０ｍＶ＝１．０４Ｖ）、これは、ＶｆｂとＶｒｅｆの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
【００１９】
以上で指摘されるように、このオフセット電圧は、この直後の変調された期間の最初までに、またはそのすぐ後までにフィードバックノード４２から切り離される必要がある。この場合には、Ｔｏｆｆは、この直後の変調された時間間隔である。Ｖｏｓは、Ｔｏｎの全存続期間にわたって印加され、後続の期間Ｔｏｆｆの開始までにフィードバックノード４２から切り離され、それにより、Ｖｆｂはこの抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
【００２０】
一定オン時間の（バレー電圧またはＶｓｑｕａｒｅ）制御を使用したＤＣ−ＤＣコンバータにおいては、このオフセット電圧は、Ｔｏｎ中に、またはＴｏｆｆのまさに最初における短い期間の間に印加されるべきである。一定オフ時間の（ピーク電圧またはＶｓｑｕａｒｅ）制御を伴うコンバータにおいては、このオフセット電圧は、Ｔｏｆｆ中に、またはＴｏｎのまさに最初における短い期間の間に印加されるべきである。一定周波数制御を伴うコンバータにおいては、このオフセット電圧は、ＶｆｂがＶ２まで減衰した後に印加されるべきであり、このクロックパルスが現れるときに切り離されることが好ましい（とは言え、このオフセット電圧はまた、早期に切り離されることも可能である）。（Ｖｓｑｕａｒｅのヒステリシスバージョンを含めて）ヒステリシス制御を伴うコンバータにおいては、ＶｆｂがＶ２まで減衰するときにはＴｏｎもＴｏｆｆも共に終了させられ、ここで、このオフセット電圧は、双方向であり、このしきい値の交差の後に正しく印加される必要があり、短い期間の間だけが好ましい。
【００２１】
Ｖｏｓは、時間間隔の全存続期間にわたって印加される必要はない（Ｖｏｓは時間間隔の一部分の間しか印加される必要はない）ことに留意されたい。Ｖｏｓは、Ｖｏｕｔのこのリップル電圧成分がスイッチングの瞬間を開始することになる前に存在すべきであり、時間間隔の最初に印加されることが好ましい（その結果、ノイズ誘導されたスイッチングに対してこのスイッチ型ノイズフィルタ回路によってもたらされる保護が、この期間の大部分にまで及ぶことになる）。
【００２２】
このスイッチ型ノイズフィルタ回路が、例えばＭＭＶを用いて固定されない存続期間を有する時間間隔中にアクティブであるときに、本スイッチ型ノイズフィルタ回路の使用は、（このスイッチ型ノイズフィルタ回路が、この出力電圧のバレーまたはピークを多少下または上にシフトするので）この時間間隔の存続期間を変更してしまう可能性もある。しかし、このシフトは、一般的にこの出力電圧の１％未満であり、これは一般に許容可能である。
【００２３】
Ｃｆ、Ｒ１およびＲ２によって形成されるＲＣフィルタは、依然としてＶｆｂ中に存在するリップル電圧の大きさを低下させる傾向があるが、これは、オフセット電圧Ｖｏｓの印加によって補償される。
【００２４】
一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することができる、本発明の他の可能な実施形態が、図４に示されている。この構成は、スイッチング制御回路４０中のスイッチ型ノイズフィルタ回路４６が電流源６０を備えることを除いては、図２に示される構成と同様である。電流源６０は、スイッチングエレメント１０が閉じられるときはいつでも電流源がアクティブにされ、充電電流Ｉｃを生成し、スイッチングエレメント１０が開かれるときには非アクティブにされるようにＭＭＶ４４のＱ出力によって制御される。本明細書中で使用されるようにこの電流源を「非アクティブにすること」は、このオフセット電圧を「切り離すこと」と等価であることに留意されたい。アクティブにされるときには、電流源６０は、フィルタキャパシタＣｆを充電電流Ｉｃで充電する。これは、フィードバック電圧Ｖｆｂが、このスイッチングサイクルの「オン」時間間隔中に増大されるようにする。
【００２５】
そのように構成されるときには、例えば図５に示されるようなタイミング図が得られ、このタイミング図は、いくつかのスイッチングサイクルにわたってのＶｏｕｔ、Ｖｒｅｆ（＝Ｖ２）、およびＶｆｂを示している。充電電流Ｉｃが、フィードバックノード４２に供給され、Ｔｏｎ中にＣｆを充電し、フィードバック電圧Ｖｆｂの大きさを増大させ、この充電電流は、ＶｆｂとＶｒｅｆの間の電圧差を増大させ、それによってこのノイズ余裕を増大させ、フィードバック電圧ノード４２においてピックアップされるノイズの影響を低下させる。本発明によって必要とされるように、充電電流Ｉｃは、この直後の変調された期間の最初までに、またはそのすぐ後までにゼロまで低下させられる。この場合には、Ｔｏｆｆは、この直後の変調された期間である。Ｉｃは、Ｔｏｎの全存続期間にわたって加えられ、後続の期間Ｔｏｆｆの最初にゼロまで低下させられ、それにより、Ｖｆｂは、この抵抗型分割器を介してフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
【００２６】
充電電流Ｉｃは、一定の電流、変化する電流、または電流パルスであってもよいことに留意されたい。電流源６０がアクティブにされる間のこのスイッチングサイクル時間間隔の終わりまでにこの充電電流がこの適切な極性の正味の電荷を供給することが必要であるにすぎない。
【００２７】
以上の図２〜５において、オフセット電圧は、「オン」時間間隔Ｔｏｎ中にフィードバックノード４２に印加される。代わりにこのオフセット電圧は、その「オフ」時間間隔Ｔｏｆｆ中に印加されてもよい。これについては、図６に示され、図６は、このオフセット電圧がこの「オフ」時間中に印加された一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することができる、本発明の一実施形態を示している。この構成は、ここでスイッチング制御回路４０中のスイッチ型ノイズフィルタ回路４６が、その出力にオフセット電圧Ｖｏｓを生成する電圧源７０と、電圧源７０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ７２と、第２のＭＭＶ７４とを備えることを除いては、図２に示される構成と同様である。
【００２８】
オフセット電圧スイッチ７２は、ＭＭＶ７４のＱ出力によって制御され、このＭＭＶ７４は、ＭＭＶ４４のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ７４は、スイッチングエレメント１０が開かれるときに（すなわち、Ｔｏｆｆの最初に）トリガされ、ＭＭＶ７４によって設定される固定された時間間隔にわたってオフセットスイッチ７２を閉じる。このようにして、スイッチ７２が閉じられ、Ｖｏｓが、Ｔｏｆｆ中の固定された時間間隔にわたってフィードバック電圧Ｖｆｂに加えられ、このスイッチングサイクルの「オン」時間間隔の全体にわたって開かれている。
【００２９】
そのように構成されるときには、例えば図７に示されるようなタイミング図が得られ、このタイミング図は、いくつかのスイッチングサイクルにわたってのＶｏｕｔ、Ｖｒｅｆ（＝Ｖ２）、およびＶｆｂを示している。オフセット電圧Ｖｏｓは、Ｔｏｆｆ中にＶｆｂに追加され、フィードバックノード４２を（この実施例においては、電圧Ｖｒｅｆ＋Ｖｏｓ＝１Ｖ＋４０ｍＶ＝１．０４Ｖまで）引き上げる。したがってこのオフセット電圧は、ＶｆｂとＶｒｅｆとの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
【００３０】
以上で指摘されるように、このオフセット電圧は、この直後の変調された期間の最初までに、またはそのすぐ後までにフィードバックノード４２から切り離される必要がある。この場合には、Ｖｏｓは、Ｔｏｆｆ中に印加され、Ｔｏｆｆは、またこの直後の変調された期間である。したがって、（このオフセット電圧がＴｏｆｆの終わりまでに、ゼロまたはゼロ近くまで減衰するように）Ｖｏｓは、Ｔ＜＜Ｔｏｆｆ（好ましくは、Ｔｏｆｆの１０％以下）となるＴｏｆｆの最初における短い期間Ｔにわたって印加されることが必要である。これは、通常のＰＷＭ（ｐｕｌｓｅ−ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎパルス幅変調）プロセス（および名目上のコンバータ動作それ自体）に対するこのオフセット電圧の影響を無視することができるようにするためには必須である。したがって、この「オフ」期間中にＶｏｓを印加するときには、この時定数Ｃｆ（Ｒ１｜｜Ｒ２）と、このＶｏｓパルスの存続期間および終了については、Ｖｏｓが印加される期間（この場合には、「オフ」期間Ｔｏｆｆ）の終わりまでに、Ｖｏｓがゼロまたはゼロ近くになるように調整されるべきである。Ｖｏｓがこの予想された時間中にゼロに近づくまで減衰しない場合には、Ｖｏｕｔは、この残りのオフセット電圧とＶｆｂの合計がＶｒｅｆに等しくなるように調整されることになり、それによってＶｏｕｔがこの所望の値からずれるようにすることになる。
【００３１】
電圧源７０およびオフセット電圧スイッチ７２は、代わりに電流源（図示せず）を用いて実装することもでき、この電流源は、「オフ」時間間隔Ｔｏｆｆの少なくとも一部分にわたって充電電流でフィルタキャパシタＣｆを充電するようにアクティブにされ、またこのスイッチングサイクルの「オン」時間間隔の全体にわたって非アクティブにされる。
【００３２】
本スイッチ型ノイズフィルタ回路はまた、ヒステリシス制御を使用したＤＣ−ＤＣコンバータと共に使用することもできる。かかるコンバータが、図８に示されている。この場合には、このスイッチ型ノイズフィルタ回路は、このスイッチングサイクルの「オン」時間間隔中にフィードバック電圧Ｖｆｂからオフセット電圧Ｖｏｓ１を差し引き、このスイッチングサイクルの「オフ」時間間隔中にフィードバック電圧Ｖｆｂにオフセット電圧Ｖｏｓ２を加えるように構成され、Ｖｏｓ１もＶｏｓ２も共に、これらのオフセット電圧が印加される時間間隔の終わりまでにゼロにまで低下させられる。
【００３３】
図８に示される例示の実施形態において、コンパレータＡ１は、関連するヒステリシス電圧Ｖｈｙｓｔを有する。これは、上側のしきい値電圧Ｖｕｔｈ＝Ｖｒｅｆ＋（Ｖｈｙｓｔ／２）と、下側のしきい値電圧Ｖｌｔｈ＝Ｖｒｅｆ−（Ｖｈｙｓｔ／２）をもたらす。Ａ１の出力は、スイッチングエレメント１０に直接に接続される。動作中に、Ｖｆｂは、スイッチングエレメント１０をオンにするためにはＶｌｔｈより下に下がる必要があり、またＶｆｂは、スイッチングエレメント１０をオフにするためにはＶｕｔｈよりも上に上がる必要があり、それによってヒステリシス制御が実現される。
【００３４】
スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓ１を生成する第１の電圧源８０と、電圧源８０の出力とＶｆｂとの間に接続された第１のオフセット電圧スイッチ８２と、その出力にオフセット電圧Ｖｏｓ２を生成する第２の電圧源８４と、電圧源８４の出力とＶｆｂとの間に接続された第２のオフセット電圧スイッチ８６と、第１および第２のＭＭＶ８８および９０とを備える。オフセット電圧Ｖｏｓ１およびＶｏｓ２は基準電圧Ｖｒｅｆを基準とすることが好ましい。
【００３５】
オフセット電圧スイッチ８２は、ＭＭＶ８８のＱ出力によって制御され、このＭＭＶ８８は、トリガされて、「オン」時間間隔Ｔｏｎの開始時における固定された時間間隔の間にそのＱ出力をトグルさせる。同様に、オフセット電圧スイッチ８６は、ＭＭＶ９０のＱ出力によって制御され、このＭＭＶ９０は、トリガされて、「オフ」時間間隔Ｔｏｆｆの開始時における固定された時間間隔の間にそのＱ出力をトグルさせる。そのように構成されるときに、Ｖｏｓ１は、Ｔｏｎの最初にフィードバック電圧Ｖｆｂから差し引かれ、Ｖｏｓ２は、Ｔｏｆｆの最初にフィードバック電圧Ｖｆｂに加えられる。
【００３６】
この結果生ずる波形が、図９に示されている。以上で指摘されるように、このオフセット電圧は、この直後の変調された期間の最初までに、またはそのすぐ後までにフィードバックノード４２から切り離される必要がある。この場合に、オフセット電圧は、ＴｏｎおよびＴｏｆｆの間に印加され、ＴｏｎもＴｏｆｆも共に、ＶｆｂがＶ２を交差するときに終了される。それ故に、ＴｏｎもＴｏｆｆも共に、直後の変調された期間である。したがって、これらのオフセット電圧がこれらの各期間の終わりまでにゼロまたはゼロの近くまで減衰するように、Ｖｏｓ１が、Ｔ１＜＜ＴｏｆｆとなるＴｏｎの最初における短い期間Ｔ１の間に印加され、Ｖｏｓ２が、Ｔ２＜＜ＴｏｆｆとなるＴｏｆｆの最初における短い期間Ｔ２の間に印加されることが必要である。
【００３７】
本スイッチ型ノイズフィルタ回路はまた、一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することもできる。したがって、かかるコンバータが、図１０に示されている。ここで、フィードバック電圧Ｖｆｂは、Ａ１の非反転入力に接続され、基準電圧Ｖｒｅｆ（＝Ｖ２）は、Ａ１の反転入力に接続され、Ａ１の出力は、ＶｆｂがＶｒｅｆより上に上がるときにＭＭＶ１００をトリガするように接続される。ＭＭＶ１００のＱバー出力は、スイッチングエレメント１０に接続され、その結果、スイッチングエレメント１０は、ＶｆｂがＶｒｅｆよりも上に上がるときにＭＭＶ１００によって設定される所定の時間間隔にわたって開かれる（それによって、一定オフ時間ピーク電圧制御を実現する）。
【００３８】
この実施形態においては、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１０２と、電圧源１０２の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１０４とを備える。オフセット電圧スイッチ１０４が、スイッチングエレメント１０が開かれるときにはいつでも閉じられるように、オフセット電圧スイッチ１０４は、ＭＭＶ１００のＱ出力によって制御される。このようにして、Ｖｏｓは、このスイッチングサイクルの「オフ」時間間隔中にフィードバック電圧Ｖｆｂから差し引かれ、このスイッチングサイクルの「オン」時間間隔中にフィードバックノード４２から切り離される。
【００３９】
そのように構成されるときには、例えば図１１に示されるようなタイミング図が得られる。オフセット電圧Ｖｏｓは、Ｔｏｆｆ中にＶｆｂから差し引かれ、フィードバックノード４２を固定電圧（この実施例では、Ｖｒｅｆ−Ｖｏｓ＝３Ｖ−３０ｍＶ＝２．９７Ｖ）まで引き下げる。したがって、これは、ＶｆｂとＶｒｅｆとの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
【００４０】
この場合にもまた、このオフセット電圧は、この直後の変調された期間の最初までにフィードバックノード４２から切り離される必要がある。この場合には、Ｔｏｎはこの変調された期間である。Ｖｏｓは、Ｔｏｆｆの全存続期間にわたって印加され、後続の期間Ｔｏｎの最初までにフィードバックノード４２から切り離され、それにより、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
【００４１】
一定オフ時間ピーク電圧制御を使用し、本スイッチ型ノイズフィルタ回路を使用したＤＣ−ＤＣコンバータの代替実施形態が、図１２ａおよび１２ｂに示されている。図１２ａに示される構成は、図４に示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、ＭＭＶ１００のＱ出力によって制御される電流源１１０を備え、この電流源は、スイッチングエレメント１０が、開かれているときはいつでもアクティブにされ、放電電流Ｉｃを供給し、スイッチングエレメント１０が閉じられるときには非アクティブにされるようになっている。この「オフ」時間間隔中にアクティブにされると、電流源１１０は、放電電流ＩｃでフィルタキャパシタＣｆを放電する。これは、このスイッチングサイクルの「オフ」時間間隔中にフィードバック電圧Ｖｆｂを低下させるようにし、改善されたノイズ余裕が得られるようになっている。
【００４２】
図１２ｂにおいては、固定されたオフセット電圧が、この「オン」時間間隔の最初にこのフィードバック電圧から差し引かれる。この構成は、図６に示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１２０と、電圧源１２０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１２２と、第２のＭＭＶ１２４とを備える。オフセット電圧スイッチ１２２は、ＭＭＶ１２４のＱ出力によって制御され、このＭＭＶ１２４は、ＭＭＶ１００のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ１２４は、スイッチングエレメント１０が閉じられるときに（すなわち、Ｔｏｎの最初に）トリガされ、ＭＭＶ１２４によって制御される固定された時間間隔にわたってオフセットスイッチ１２２を閉じる。このようにして、Ｔｏｎ中の固定された時間間隔にわたってスイッチ１２２は閉じられ、Ｖｏｓは、フィードバック電圧Ｖｆｂから差し引かれ、スイッチ１２２は、このスイッチングサイクルの「オフ」時間間隔の全体にわたって開かれている。
【００４３】
オフセット電圧Ｖｏｓは、Ｔ＜＜Ｔｏｎ（好ましくはＴｏｆｆの１０％以下）となるＴｏｎの最初における短い期間Ｔの間だけ印加すべきであり、このオフセット電圧は、Ｔｏｎの終わりまでにゼロまたはゼロの近くまで減衰するようになる。これは、この通常のＰＷＭプロセスおよび名目上のコンバータ動作それ自体に対するこのオフセット電圧の影響を無視することができるようにするためには必須である。
【００４４】
本発明は、一定周波数ピーク電圧制御または一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータにも適用可能である。本スイッチ型ノイズフィルタ回路を使用した一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータの例示の一実施形態が、図１３に示されている。ここで、コンパレータＡ１の出力は、Ｓ−Ｒラッチ１３０のセット入力に接続され、このラッチのリセット入力は、周期的なクロック信号１３２に接続される。このラッチのＱ出力は、スイッチングエレメント１０を制御する。Ｖｆｂが、Ｖｒｅｆ（＝Ｖ２）より下に下がるときに、Ａ１の出力は、トグルし、このラッチのＱ出力を設定し、スイッチングエレメント１０が閉じられるようにする。スイッチングエレメント１０は、このラッチをリセットする周期的なクロック信号１３２の次のティック（ｔｉｃｋ）まで閉じられたままになっている。
【００４５】
この実施形態において、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１３４と、電圧源１３４の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１３６とを備える。オフセット電圧スイッチ１３６は、スイッチングエレメント１０が閉じられるときはいつでもこの電圧スイッチが閉じられるようにＳ−Ｒラッチ１３０のＱ出力によって制御される。このようにして、Ｖｏｓは、このスイッチングサイクルの「オン」時間間隔中にフィードバック電圧Ｖｆｂに加えられ、このスイッチングサイクルの「オフ」時間間隔中にはゼロである。
【００４６】
そのように構成されるときには、例えば図１４に示されるようなタイミング図が得られる。オフセット電圧Ｖｏｓは、Ｔｏｎ中にＶｆｂに加えられ、固定された電圧（この実施例においては、Ｖｒｅｆ＋Ｖｏｓ＝３Ｖ＋３０ｍＶ＝３．０３Ｖ）までフィードバックノード４２を引き下げる。すなわち、これはＶｆｂとＶｒｅｆとの間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大させられるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響は低下させられる。この場合に、Ｔｏｆｆは、この直後の変調された期間である。Ｖｏｓは、Ｔｏｎの全存続期間にわたって印加され、後続の期間Ｔｏｆｆの最初にフィードバックノード４２から切り離され、それにより、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
【００４７】
一定周波数バレー電圧制御を使用し、本スイッチ型ノイズフィルタ回路を使用したＤＣ−ＤＣコンバータの代替実施形態が、図１５ａおよび１５ｂに示されている。図１５ａに示される構成は、図４および１２ａに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、ラッチ１３０のＱ出力によって制御される電流源１４０を備え、この電流源１４０は、スイッチングエレメント１０が閉じられるときはいつでもアクティブにされ、充電電流Ｉｃを生成し、スイッチングエレメント１０が開かれるときは、非アクティブにされるようになる。この「オン」時間間隔中にアクティブにされるときには、電流源１１０は、充電電流ＩｃでフィルタキャパシタＣｆを充電する。これは、改善されたノイズ余裕が得られるように、フィードバック電圧Ｖｆｂが、このスイッチングサイクルの「オン」時間間隔中に増大させられるようにする。
【００４８】
図１５ｂにおいて、固定されたオフセット電圧が、この「オフ」時間間隔の最初にこのフィードバック電圧に加えられる。この図１５ｂに示される構成は、図６および１２ｂに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１５０と、電圧源１５０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１５２と、ＭＭＶ１５４とを備える。オフセット電圧スイッチ１５２は、ＭＭＶ１５４のＱ出力によって制御され、このＭＭＶは、ラッチ１３０のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ１５４は、スイッチングエレメント１０が開かれるときに（すなわち、Ｔｏｆｆの最初に）トリガされ、ＭＭＶ１５４によって制御される固定された時間間隔にわたってオフセットスイッチ１５２を閉じる。このようにして、Ｔｏｆｆ中の固定された時間間隔にわたってスイッチ１５２が閉じられ、Ｖｏｓが、フィードバック電圧Ｖｆｂに加えられ、スイッチ１５２は、このスイッチングサイクルの「オン」時間間隔の全体にわたって開かれている。オフセット電圧Ｖｏｓは、Ｔ＜＜Ｔｏｆｆ（好ましくはＴｏｆｆの１０％以下）となる、Ｔｏｆｆの最初における短い期間Ｔの間しか印加されるべきではない（それによって、このオフセット電圧は、Ｔｏｆｆの終わりまでにゼロまたはゼロの近くまで減衰するようになる）。
【００４９】
図に示されてはいないが、本スイッチ型ノイズフィルタ回路は、一定周波数ピーク電圧制御を使用したＤＣ−ＤＣコンバータと共に使用することもできる。
本発明はまた、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータにも適用可能である。本スイッチ型ノイズフィルタ回路を使用した、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータの例示の一実施形態が、図１６に示されている。ここでは、フィードバック電圧Ｖｆｂは、Ａ１の非反転入力に接続され、基準電圧Ｖｒｅｆと共に変化する電圧Ｖｅｒｒｏｒ（＝Ｖ２）は、Ａ１の反転入力に接続され、Ａ１の出力は、ＶｆｂがＶｅｒｒｏｒより上に上がるときにＭＭＶ１６０をトリガするように接続される。ＭＭＶ１６０のＱバー出力は、スイッチングエレメント１０に接続され、その結果、スイッチングエレメント１０は、ＶｆｂがＶｅｒｒｏｒより上に上がるときに、ＭＭＶ１６０によって設定される所定の時間間隔にわたって開かれる。
【００５０】
Ｖｅｒｒｏｒは、一般的にその非反転入力においてＶｒｅｆに接続され、その反転入力においてＶｏｕｔを表す電圧に接続された電圧エラー増幅器Ａ２によって生成され、またこの電圧エラー増幅器Ａ２は、その出力と反転入力との間に接続されたＲＣフィードバックネットワークを有し、それによってＶｅｒｒｏｒは、ＶｒｅｆとＶｏｕｔとの間の差と共に変化するようになっている。そのように構成されるときに、このＤＣ−ＤＣコンバータは、Ｖｓｑｕａｒｅ制御を実現する。
【００５１】
この実施形態においては、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１６２と、電圧源１６２の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１６４とを備える。オフセット電圧Ｖｏｓは、エラー電圧Ｖｅｒｒｏｒを基準とすることが好ましい。オフセット電圧スイッチ１６４は、ＭＭＶ１６０のＱ出力によって制御され、それによってこのオフセット電圧スイッチ１６４は、スイッチングエレメント１０が開かれているときはいつでも閉じられるようになる。このようにして、Ｖｏｓは、このスイッチングサイクルの「オフ」時間間隔中に、フィードバック電圧Ｖｆｂから差し引かれ、このスイッチングサイクルの「オン」時間間隔中にはゼロとなる。
【００５２】
そのように構成されるときには、例えば図１７に示されるようなタイミング図が得られる。オフセット電圧Ｖｏｓは、Ｔｏｆｆ中にＶｆｂから差し引かれ、フィードバックノード４２を引き下げ、これは、ＶｆｂとＶｒｅｆ（およびＶｅｒｒｏｒ）との間の電圧差を増大させ、それによってこのノイズ余裕を増大させる。ノイズ余裕が増大されるのに伴って、フィードバック電圧ノード４２においてピックアップされるノイズの影響が低下させられる。
【００５３】
この場合には、Ｔｏｎは、直後の変調された期間である。Ｖｏｓは、Ｔｏｎの全存続期間にわたって印加され、後続の期間Ｔｏｆｆの最初にフィードバックノード４２から切り離され、それにより、Ｖｆｂは、この抵抗型分割器を介してのフィルタキャパシタＣｆの自然放電によってＶ２に向かって徐々に減衰することが可能になる。
【００５４】
Ｖｓｑｕａｒｅ制御を使用し、本スイッチ型ノイズフィルタ回路を使用したＤＣ−ＤＣコンバータの代替実施形態が、図１８ａおよび１８ｂに示されている。図１８ａに示される構成は、図４、１２ａ、および１５ａに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、ＭＭＶ１６０のＱ出力によって制御される電流源１７０を備え、それによってこの電流源１７０は、スイッチングエレメント１０が開かれているときはいつでもアクティブにされ、放電電流Ｉｃを生成し、スイッチングエレメント１０が閉じられるときには非アクティブにされる。この「オフ」時間間隔中にアクティブにされるときに、電流源１７０は、放電電流Ｉｃを用いてフィルタキャパシタＣｆを放電する。これは、フィードバック電圧Ｖｆｂがこのスイッチングサイクルの「オフ」時間間隔中に減少させられるようにし、それによって改善されたノイズ余裕が得られるようになる。
【００５５】
図１８ｂにおいては、固定されたオフセット電圧が、この「オン」時間間隔の最初にフィードバック電圧から差し引かれる。この構成は、図６、１２ｂおよび１５ｂに示される構成と同様である。すなわち、スイッチ型ノイズフィルタ回路４６は、その出力にオフセット電圧Ｖｏｓを生成する電圧源１８０と、電圧源１８０の出力とＶｆｂとの間に接続されたオフセット電圧スイッチ１８２と、ＭＭＶ１８４とを備える。オフセット電圧スイッチ１８２は、ＭＭＶ１８４のＱ出力によって制御され、このＭＭＶ１８４は、ＭＭＶ１６０のＱバー出力によってトリガされる。そのように構成されるときには、ＭＭＶ１８４は、スイッチングエレメント１０が閉じられるときに（すなわち、Ｔｏｎの最初に）トリガされ、ＭＭＶ１８４によって制御される固定された時間間隔にわたってオフセットスイッチ１８２を閉じる。このようにして、スイッチ１８２は、閉じられ、Ｖｏｓは、Ｔｏｎ中の固定された時間間隔にわたってフィードバック電圧Ｖｆｂから差し引かれ、このスイッチングサイクルの「オフ」時間間隔の全体にわたって開かれている。
【００５６】
Ｖｏｓは、（このオフセット電圧が、Ｔｏｎの終わりまでにゼロまたはゼロの近くまで減衰するように）Ｔ＜＜Ｔｏｎ（好ましくはＴｏｎの１０％以下）となるＴｏｎの最初における短い期間Ｔの間だけ印加されて、通常のＰＷＭプロセスおよび名目上のコンバータ動作それ自体に対するこのオフセット電圧の影響を無視することができるようにするべきである。
【００５７】
図２〜１８に示されるこれらの実施形態は、単なる例示的なものにすぎないことに留意されたい。以前に指摘したように、本スイッチ型ノイズフィルタ回路は、一定オン時間バレー電圧制御、一定オフ時間ピーク電圧制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御、ヒステリシス制御、またはＶｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータを含めて、この瞬間的な出力電圧を使用してこの出力電圧を保持するために必要とされるデューティレシオを設定する任意のＤＣ−ＤＣコンバータと共に使用することができる。
【００５８】
また例示の各実施形態は、整流ダイオードＤと直列に接続された単一のスイッチングエレメントを示しているが、本発明は、整流ダイオードＤが第２のスイッチングエレメントで置き換えられたコンバータにも同様に適用可能であり、この第２のスイッチングエレメントは、それぞれスイッチングエレメント１０がオフにされるときにオンにされて（逆もまた同様となって）同期型整流を実現することにも留意されたい。
【００５９】
本発明の個々の実施形態について示し、説明してきたが、多数の変形形態および代替実施形態が、当業者には心に浮かぶはずである。したがって、本発明については、添付請求の範囲の観点からしか限定されないことが意図されている。
【図面の簡単な説明】
【００６０】
【図１】よく知られているＤＣ−ＤＣコンバータの概略図である。
【図２】一定オン時間バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。
【図３】図２に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図４】一定オンバレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。
【図５】図４に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図６】一定オンバレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。
【図７】図６に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図８】ヒステリシス制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。
【図９】図８に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図１０】一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される本発明によるスイッチ型ノイズフィルタ回路の概略図である。
【図１１】図１０に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図１２】図１２ａは、一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。                                                                      図１２ｂは、一定オフ時間ピーク電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。
【図１３】一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。
【図１４】図１３に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図１５】図１５ａは、一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。                                                                      図１５ｂは、一定周波数バレー電圧制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。
【図１６】Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の概略図である。
【図１７】図１６に示されるＤＣ−ＤＣコンバータの動作を示すタイミング図である。
【図１８】図１８ａは、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の一代替実施形態の概略図である。                                                                                図１８ｂは、Ｖｓｑｕａｒｅ制御を使用したＤＣ−ＤＣコンバータ中で使用される、本発明によるスイッチ型ノイズフィルタ回路の他の代替実施形態の概略図である。
【図１】
2007519390.tif 000003
【図２】
2007519390.tif 000004
【図３】
2007519390.tif 000005
【図４】
2007519390.tif 000006
【図５】
2007519390.tif 000007
【図６】
2007519390.tif 000008
【図７】
2007519390.tif 000009
【図８】
2007519390.tif 000010
【図９】
2007519390.tif 000011
【図１０】
2007519390.tif 000012
【図１１】
2007519390.tif 000013
【図１２ａ】
2007519390.tif 000014
【図１２ｂ】
2007519390.tif 000015
【図１３】
2007519390.tif 000016
【図１４】
2007519390.tif 000017
【図１５ａ】
2007519390.tif 000018
【図１５ｂ】
2007519390.tif 000019
【図１６】
2007519390.tif 000020
【図１７】
2007519390.tif 000021
【図１８ａ】
2007519390.tif 000022
【図１８ｂ】
2007519390.tif 000023
【国際調査報告】
2007519390.tif 000024
2007519390.tif 000025