(57)【要約】小型化マイクロ波回路である。この回路は第１の基板と、第１の基板の下面に配置される第１の接地プレートと、第１の基板の上面に取付けられて第１の基板の一部をカバーするように構成された第２の基板と、第２の基板の上面に配置される第２の接地プレートと、第１と第２の基板の間に配置されてストリップライン回路を形成する金属化パターンと、第１の基板の上面に配置され、第１の接地プレートに接続する複数のバイア孔を含んでいる１以上の接地路と、第２の基板と第２の接地プレートに切り込まれた１以上の開口とを含んでおり、各開口は接地路の一部にしたがい、その上に整列し、導電材料で充填され、それによって第２の接地プレートは第１の接地プレートに接続されている。【選択図】図１
2007533211.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板（12）と、
前記第１の基板（12）の下部表面に配置される第１の接地プレート（16）と、
前記第１の基板（12）の上部表面に取付けられ前記第１の基板（12）の一部をカバーするように構成されている第２の基板（14）と、
前記第２の基板（14）の上部表面に配置されている第２の接地プレート（30）と、
第１の基板（12）と第２の基板（14）の間に配置されてストリップライン回路を形成する金属化パターン（20）と、
前記第１の基板（12）の上部表面に配置され、前記第１の接地プレート（16）に接続する複数のバイア孔（62）を含んでいる１以上の接地路（60）と、
前記第２の基板（14）と第２の接地プレート（30）に切り込まれた１以上の開口（64）とを含んでおり、各開口（64）は接地路（60）の一部に追従して、その上に整列し、導電材料で充填されて前記第２の接地プレート（30）を前記第１の接地プレート（16）に接続していることを特徴とするマイクロ波回路（10）。
【請求項２】
前記第１の基板（12）と第２の基板（14）は高い誘電定数のセラミックから製造される請求項１記載のマイクロ波回路。
【請求項３】
前記高い誘電定数のセラミックは４０以上の相対的誘電定数を有する請求項２記載のマイクロ波回路。
【請求項４】
前記ストリップライン回路（20）は予め定められた数の伝送線フィルタを含んでいる請求項３記載のマイクロ波回路。
【請求項５】
前記第１の基板（12）の１以上の領域は前記第２の基板（14）によってカバーされていない請求項４記載のマイクロ波回路。
【請求項６】
前記マイクロ波回路（10）はさらに、制御信号を受信するように構成され、それにしたがって入力ポート（32）と１つの前記フィルタとを結合する第１の単極多投スイッチ（50）と、制御信号を受信するように構成され、それにしたがって前記第１のスイッチ（50）によって選択された前記フィルタを出力ポート（36）へ結合する第２の単極多投スイッチ（52）とを備えている請求項５記載のマイクロ波回路。
【請求項７】
前記第１のスイッチ（50）と第２のスイッチ（52）はマイクロ電子機械コンポーネントを使用して構成されている請求項６記載のマイクロ波回路。
【請求項８】
前記第１のスイッチ（50）と第２のスイッチ（52）はそれぞれ単一の集積回路チップとして構成され、前記チップは前記第２の基板（14）によってカバーされていない前記領域において前記第１の基板（12）に取付けられている請求項６記載のマイクロ波回路。
【請求項９】
前記マイクロ波回路（10）はさらに、前記第１の基板（12）の上部表面に配置されている複数の伝送線（18）を含み、各伝送線（18）は前記第１のスイッチ（50）の出力の１つを前記フィルタの１つへ結合するように構成されている請求項８記載のマイクロ波回路。
【請求項１０】
前記マイクロ波回路（10）はさらに、前記第１の基板（12）の上部表面に配置されている複数のマイクロストリップ伝送線（18）を含み、各伝送線（18）は前記フィルタの１つの出力を前記第２のスイッチ（52）の入力の１つへ結合するように構成されている請求項８記載のマイクロ波回路。
【請求項１１】
前記接地路（60）は前記フィルタ（20）と伝送線（18）とを隔離するように構成されている請求項１０記載のマイクロ波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマイクロ波回路に関し、特に、本発明はマイクロ電子機械スイッチを使用するマルチバンドのマイクロ波フィルタバンクに関する。
【背景技術】
【０００２】
マルチバンドのマイクロ波フィルタは、異なる周波数帯域の信号を分離及び識別するために通信、電子戦（ＥＷ）、計装装置のような種々の応用で使用される。これらのフィルタに対する設計要求には廉価、小型、軽量、低パワー損失、高性能が含まれることが多い。
【０００３】
ある応用では、最も臨界的な仕様のうちの２つは価格と寸法である。マイクロ波フィルタバンクは典型的に小型のマイクロ波マルチチップモジュール（ＭＣＭ）で構成される。現在、全てのマイクロ波の多層技術、即ちＤｕｒｏｉｄ、ＬＴＣＣ（低温共焼成セラミック）、アルミナ等はそれらの初期の技術であり、バンドパスフィルタのような高性能の埋設された回路の需要を満たすために厳密なプロセス制御を必要とする。材料および処理におけるこのような厳密な制御は単位製造価格を禁止的な高い価格に増加する。フィルタを小型化するための最も普通の技術はランタンアルミン酸塩（ＬａＡｌＯ３）基板を使用する。これらのタイプの材料は低温の超導電（ＨＴＳ）膜と共に限定的に使用されている。このような基板は高価であり、高い転移密度が生じ、比較的低い誘電定数を有し、その結果、大型で、重い回路になる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
マルチバンドのマイクロ波フィルタの通常の設計では１組のバンドパスフィルタを２つの単極多投スイッチの間に接続している。これらのスイッチは典型的にトランジスタまたはＰＩＮダイオードのような半導体素子によって構成されている。しかしながら、マイクロ波周波数では、これらの装置は幾つかの欠点を受ける。ＰＩＮダイオードとトランジスタは典型的に１ｄＢよりも大きな挿入損失（スイッチが閉じられているときにスイッチを横切る損失）と、２０ｄＢよりも小さい分離値を有する。この低レベルの分離によって、スイッチが開かれているときでさえも信号がスイッチを横切って“流れる”ことができる。さらに、ＰＩＮダイオードとトランジスタは限定された周波数応答特性を有し、約１００乃至３００ｍＷのＤＣパワーを消費する。これらのスイッチはそれ故、全体的なマルチバンドフィルタの挿入損失およびパワー消費を増加する。
【０００５】
したがって、従来技術のフィルタよりも廉価で、小型で、軽量で、改良された性能を提供する改良されたマルチバンドマイクロ波フィルタバンクが技術で必要とされている。
【課題を解決するための手段】
【０００６】
この技術的要求は本発明の小型化されたマイクロ波回路により解決される。一般的に、本発明の回路は、第１の基板と、第１の基板の下部表面に配置される第１の接地プレートと、第１の基板の上部表面に取付けられ第１の基板の一部をカバーするように構成された第２の基板と、第２の基板の上部表面に配置された第２の接地プレートと、第１と第２の基板の間に配置されてストリップライン回路を形成する金属化パターンと、第１の基板の上部表面に配置され、第１の接地プレートに接続された複数のバイア孔を含んでいる１以上の接地路と、第２の基板と第２の接地プレートに切り込まれた１以上の開口とを含んでおり、各開口は接地路の一部にしたがい、その上に整列し、導電材料で充填され、それによって第２の接地プレートは第１の接地プレートに接続されている。例示的な実施形態では、本発明の回路は切換えフィルタバンクとして使用するように構成されている。複数のマイクロ電子機械切換えコンポーネントからなる優れた単極多投スイッチについても切換えフィルタバンクで使用するために説明されている。
【発明を実施するための最良の形態】
【０００７】
例示的な実施形態と例示的な応用を本発明の有効な教示を説明するために添付図面を参照して説明する。  
本発明をここで特定の応用に対する例示的な実施形態を参照して説明するが、本発明はそれに限定されないことを理解すべきである。当業者は付加的な変形、応用、実施形態をその技術的範囲内および本発明が非常に有用である付加的な分野で認識するであろう。
【０００８】
図１は、本発明にしたがって設計された切換えフィルタバンク10の例示的な実施形態の分解図である。回路10は２つの基板、即ち下部基板12と上部基板14からなり、各基板は上部表面と下部表面とを有している。本発明によれば、２つの基板は相対的誘電定数Ｅｒ＝４０乃至１００を有する高誘電定数のセラミックからなる。１実施形態では、両基板はＥｒ＝４０の相対的誘電定数を有するチタン酸ジルコニウムから製造される。
【０００９】
図２のａは多数の層を示す例示的な切換えフィルタバンクを示した多層の回路10の側面図である。図２のａでは、多層の回路10の厚さは明瞭にするために誇張されている。図２のａに示されているように、金属化層または接地プレート16は第１の接地平面を形成するために下部基板12の下部表面に配置されている。金属化のパターンは伝送線18、例示的な切換えフィルタバンクの実施形態では複数の伝送線フィルタを形成するため下部基板12の上部表面にエッチングされている。
【００１０】
図２のｂは下部表面12の上面を示した図であり、基板12の上部表面上にエッチングされた伝送線18及びフィルタを示している。示されている例示的な実施形態では、回路10は４つのバンドパスフィルタ20、22、24、26を含んでいる。しかしながら本発明はそれに限定されない。回路10は本発明の技術的範囲を逸脱せずに、任意の数またはタイプのフィルタ、または他のタイプのマイクロ波回路を含むことができる。回路10はまた入力ポート32と出力ポート36も含んでいる。複数の伝送線18は入力ポート32からのエネルギをフィルタへ結合し、フィルタからのエネルギを出力ポート36へ結合する。
【００１１】
図２のｃは上部基板14の上面を示している。この実施形態では、左エッジ34と右エッジ38との間の上部基板14の水平の幅は下部基板12の水平幅よりも小さい。上部基板14は下部基板12の上部に取付けられ、それによってこれはフィルタ20、22、24、26を含む下部基板12の一部をカバーしている。金属化層は第２の接地平面30（図２のａに示されている）を形成するため上部基板14の上部表面に配置されている。フィルタはしたがってストリップライン中に構成されている。
【００１２】
図２のｂに示されているように、フィルタ20、22、24、26は下部基板12の中央領域42に並列に整列されている。上部基板14はそれ故、下部基板12の中央領域42をカバーするように取付けられている。入力ポート32と上部基板14の左エッジ34との間の領域40は上部基板14によってカバーされず、この領域の伝送線18はしたがってマイクロストリップに構成されている。同様に、出力ポート36と上部基板14の右エッジ38との間の領域44は上部基板14によりカバーされず、この領域の伝送線18はそれ故マイクロストリップに構成されている。
【００１３】
したがって、例示的な実施形態では、マイクロ波回路10は（図２のｂで示されているように）３つの領域、即ち入力セクション40、処理セクション42、出力セクション44からなる。４つのフィルタ20、22、24、26を含んでいる処理セクション42は下部基板12の上部に第２の基板14を付加することによりストリップライン中に構成される。入力セクション40は入力ポート32と処理セクション42との間でマイクロストリップに構成され、入力ポート32からの信号を処理セクション42へ、即ち４つのフィルタ20、22、24、26のそれぞれへ伝送するためのマイクロストリップ伝送線18を含む。出力セクション44もまた処理セクション42と出力ポート36との間でマイクロストリップに構成され、処理セクション42から（４つのフィルタ20、22、24、26から）出力ポート36へ信号を伝送するためのマイクロストリップ伝送線18を含む。接続する伝送線18に埋設されたブロードバンド伝送線転移は伝播媒体中の変化を考慮するために使用される。
【００１４】
さらに、１以上のＭＩＣ（マイクロ波集積回路）チップは入力40および／または出力44セクションの下部基板12の上部表面に取付けられることができる。例示的な実施形態では、フィルタバンク10は（図１に示されている）２つのスイッチチップ、即ち入力ポート32を選択されたフィルタへ結合するように構成された入力セクション40に取付けられている第１の単極４投（ＳＰ４Ｔ）スイッチチップ50と、選択されたフィルタからの出力を出力ポート36へ結合するように構成された出力セクション44の第２のＳＰ４Ｔスイッチチップ52とを含んでいる。入力セクション40はそれ故、４本の伝送線18を含み、各伝送線18はＳＰ４Ｔチップ50の４つの出力の１つを４つのフィルタ20、22、24、26の１つへ結合するように構成されている。出力セクション44もまた４本の伝送線18を含み、各伝送線18は４つのフィルタ20、22、24、26の１つの出力をＳＰ４Ｔチップ52の入力の１つに結合するように構成されている。
【００１５】
伝送線18はそれぞれ（図２のｂに示されている）２つの有限接地路60間で限定することにより相互作用が隔離される。接地路60は幾つかの垂直なバイア孔62を含んでおり、これは接地路60を下部基板12の下部に位置する主接地プレート16へ接続する。技術でよく知られているように、バイア孔は基板12を貫通した垂直孔であり、金属で充填され、それによって主接地プレート16へ接続されている。接地路60はまた４つのフィルタ20、22、24、26を分離するように構成されている。
【００１６】
図２のｃに示されているように、上部基板14はレーザドリルまたは任意の他の適切な方法を使用して、基板14と上部接地プレート30の両者を穿孔することにより生成される５つの開口64を有する。それらの開口64はウィンドウを形成し、このウィンドウは下部基板12上の接地路60の部分に追従しており、ラップアラウンドグラウンドと呼ばれる金属化方法を使用して上部接地プレート30と下部接地プレート16との間のシームレスなＲＦ接地路を設けるために使用される。
【００１７】
図３は下部基板12上の位置の上部基板14の位置を示す例示的な切換えフィルタバンク10のレイアウトの図である。上部基板14が下部基板12に取付けられるとき、開口64はそれぞれの接地路60上に整列される。開口64はその後、上部接地プレート30を下部基板12上の接地路60に接続するために液体金属で充填され、下部基板12は下部接地プレート16に接続される。
【００１８】
本発明の例示的なフィルタバンク10はストリップライン処理セクション42の４つの埋設されたバンドパスフィルタ、即ち２乃至４ＧＨｚ周波数帯域をカバーする第１のフィルタ20と、４乃至８ＧＨｚをカバーする第２のフィルタ22と、８乃至１２ＧＨｚをカバーする第３のフィルタ24と、１２乃至１８ＧＨｚをカバーする第４のフィルタ26とを含んでいる。例示的な実施形態では、第１のフィルタ20と第２のフィルタ22はインターデジタル構造として構成され、第３のフィルタ24と第４のフィルタ26は優れた“ジグザグ”構造を使用して構成される。
【００１９】
図４は例示的なフィルタバンク10で使用されることのできるインターデジタルフィルタ20の等価回路の概略図である。技術でよく知られているように、インターデジタルフィルタ20は平行して配置されている複数のロッドまたは共振器を含んでいる（７つの共振器70、72、74、76、78、80、82が図４の例示的な実施形態で示されている）。各共振器は（バイア孔62により底部の接地プレート16に接続されている）１端部で短絡され、他端部で開回路にされて、隣接する共振器、例えば共振器70と72は開回路にされた反対側の端部を有している。また、伝送線18により第１のフィルタ共振器70に結合される入力ポート32と、伝送線18により最後のフィルタ共振器82に結合される出力ポート36の等価回路図も図４に示されている。共振器の幅、長さ、間隔はフィルタ20の周波数応答特性を決定する。図１乃至３に示されている例示的なフィルタバンク10では、第１のフィルタ20と第２のフィルタ22はこのタイプの設計を使用して構成されている。
【００２０】
図５のａは例示的なフィルタバンク10の第１のフィルタ20の周波数応答特性を示すグラフであり、図５のｂは第２のフィルタ22の周波数応答特性を示すグラフである。図５のａおよびｂに示されているように、第１のフィルタ20は２乃至４ＧＨｚをカバーするバンドパスフィルタであり、第２のフィルタ22は４乃至８ＧＨｚをカバーするバンドパスフィルタである。
【００２１】
図１乃至３に示されている例示的なフィルタバンク10では、第３のフィルタ24と第４のフィルタ26は“ジグザグ”エッジ結合フィルタと呼ばれる新しいタイプのトポロジを使用して構成される。図６のａは本発明にしたがって設計されたジグザグフィルタ24の例示的なレイアウトを示し、図６のｂは例示的なジグザグフィルタ24の等価回路の概略図を示している。
【００２２】
ジグザグフィルタ24は結合されたラインフィルタトポロジに類似しているが、このレイアウトが小さいフットプリントを有するさらにコンパクトな設計であるようにそれぞれ結合されたセクションに９０度の屈曲を含んでいる。図７は通常のエッジ結合フィルタ110のレイアウトを示している。通常のエッジ結合フィルタ110は直列に結合された共振器を含んでいる（５つの共振器112、114、116、118、120が図７に示されている）。各共振器はオープンエンド伝送線であり、共振器線の半分は片側で隣接ラインに結合され、共振ラインの他方の半分は他方の側で隣接ラインに結合されている。例えば共振器114の第１の半分は共振器112の第２の半分に結合され、共振器114の第２の半分は共振器116の第１の半分に結合されている。
【００２３】
図６のａとｂに戻ると、本発明のジグザグフィルタ24は直列の共振器を含んでいる（８つの共振器90、92、94、96、98、100、102、104、106が例示的な実施形態に示されている）。通常のエッジ結合フィルタのように、各共振器はオープンエンド伝送線であり、共振ラインの半分は片側で隣接ラインに結合され、共振ラインの他方の半分は他方の側で隣接ラインに結合されている。本発明によれば、通常の直線の共振器を有する代わりに、ジグザグフィルタの各共振器は特定の角度で屈曲されている。例示的な実施形態では、各共振器は中心線で９０度の屈曲を含み、“Ｌ”型の共振器を形成している。この新しいフィルタレイアウトはより小さいフットプリントを提供し、通常のエッジ結合フィルタと比較してほぼ３０％の減少である。フィルタ性能において９０度の屈曲の寄生効果を考慮する必要があるので、設計手順はより複雑である。必要とされる周波数帯域にわたってフィルタの応答特性を最適にするために、結合されたラインセクションの長さ、幅、間隔について設計の調節を行うことができる。
【００２４】
図８のａは例示的なフィルタバンク10の第３のフィルタ24の周波数応答特性を示すグラフであり、図８のｂは第４のフィルタ26の周波数応答特性を示すグラフである。図８のａおよびｂで示されているように、第３のフィルタ24は８乃至１２ＧＨｚをカバーするバンドパスフィルタであり、第４のフィルタ26は１２乃至１８ＧＨｚをカバーするバンドパスフィルタである。勿論、他のタイプのフィルタ及び他の設計仕様も本発明の技術的範囲を逸脱せずに本発明のフィルタバンク10で使用されることができる。
【００２５】
前述したように、切換えフィルタバンク10は２つのスイッチチップ50および52を含んでいる。例示的な実施形態では、スイッチチップ50、52はＭＥＭＳ技術を使用して構成される。マイクロ波応用では、ＭＥＭスイッチは通常の半導体ベースのスイッチよりも低い挿入損失と低いパワー消費を与える。単極単投（ＳＰＳＴ）ＭＥＭスイッチが技術で知られている。しかしながら、これらのスイッチを単極多投アーキテクチャに構成する作業はほとんど行われておらず、現存する製品で主に単極双投（ＳＰＤＴ）スイッチであるものはほとんどない。
【００２６】
図９は本発明にしたがって設計されたモノリシックな単極４投ＭＥＭスイッチ50の例示的な実施形態を示している。図１０は例示的なＳＰ４Ｔ  ＭＥＭスイッチ50の等価回路の概略図である。図１１は例示的なＳＰ４Ｔ  ＭＥＭスイッチ50のレイアウト図である。
【００２７】
本発明の優れたスイッチ50はＳＰ４Ｔスイッチ構造の単一基板134に配置されている４つのＭＥＭ切換えユニット132A、132B、132C、132Dを含むモノリシック回路である。伝送線138は入力ポート136からのエネルギを４ポート接合部140の第１のポートへ結合する。４ポート接合部140の第２及び第３の対向するポートはそれぞれ切換えユニット132A、132Bの入力に結合されている。（第１のポートに反対側の）４ポート接合部140の第４のポートは伝送線142により３ポート接合部144の第１のポートに結合される。３ポート接合部144の第２及び第３の対向するポートはそれぞれ切換えユニット132C、132Dの入力に結合されている。
【００２８】
切換えユニット132Aの出力は伝送線144Aにより第１の出力ポート142Aに結合され、切換えユニット132Bの出力は伝送線144Bにより第２の出力ポート142Bに結合され、切換えユニット132Cの出力は伝送線144Cにより第３の出力ポート142Cに結合され、切換えユニット132Dの出力は伝送線144Dにより第４の出力ポート142Dに結合されている。
【００２９】
各切換えユニット132（132A、132B、132C、132D）は、切換えユニットへ与えられるバイアス電圧により決定されるように、これが閉じているとき入力線から出力線へエネルギを伝送し、これが開いているときはエネルギを伝送しない。各切換えユニットは入力−出力伝送線と直列に配置される。それ故、スイッチが開いているとき、ＲＦ伝送は存在しない（即ち分離状態）。バイアス電圧を切換えユニットに与えることにより、カンチレバーは閉じ、マイクロ波信号が通過するＲＦ路を生成する（伝送状態）。
【００３０】
図１２はＳＰ４Ｔ  ＭＥＭスイッチ50で使用されることのできる例示的なＭＥＭ切換えユニット132を示す図である。他のタイプのＭＥＭ切換えユニットもまた本発明の技術的範囲から逸脱せずにＳＰ４Ｔ  ＭＥＭスイッチ50で使用されることができる。図１３のａは開状態中の例示的な切換えユニット132の側面を示しており、図１３のｂは閉状態中の例示的な切換えユニット132の側面を示している。切換えユニット132はアーマチュア150を含んでおり、アーマチュア150はその第１の端部152で基板134に取付けられている。アーマチュア150の第２の端部、即ち接触端部154は入力伝送線156と出力伝送線158を覆って位置されている。基板のバイアス電極160はアーマチュア150の下の基板134上に配置されている。アーマチュア150が開位置にあるとき、アーマチュア150は基板のバイアス電極160および伝送線156および158からエアギャップによって隔てられる。
【００３１】
１対の導電性の凹窪み、即ちコンタクト162はアーマチュア150の接触端部154から下方向に突出し、それによって閉位置で、１つのコンタクト162は入力線156と接触し、他のコンタクト162は出力線158と接触する。２つのコンタクト162は電気的に導電性の伝送線164により接続され、それによってアーマチュア150が閉位置にあるとき、入力線156と出力線158はコンタクト162と導電線164を介して導電路により相互に電気的に結合される。信号はその後、切換えユニット132を介して入力線156から出力線158へ（またはその逆に）通過できる。アーマチュア150が開位置にあるとき、入力線156と出力線158は電気的に相互に分離される。
【００３２】
アーマチュア150はまた基板のバイアス電極160上に配置されたアーマチュアバイアス電極166も含んでいる。基板のバイアス電極160は導電線170を介して基板のバイアスパッド168に電気的に結合されている。アーマチュアのバイアス電極166は導電線174とアーマチュアの導体176を介してアーマチュアのバイアスパッド172に電気的に結合されている。適切な電圧電位が基板のバイアスパッド168とアーマチュアのバイアスパッド176との間に与えられるとき、アーマチュアのバイアス電極166は基板のバイアス電極160に引付けられ、開位置（図１３のａ）から閉位置（図１３のｂ）へ切換えユニット132を付勢する。アーマチュア150はコンタクト162、導電線164、バイアス電極166、導体176のようなコンポーネントを支持するための構造部材178を含むことができる。
【００３３】
図９乃至１１のＳＰ４Ｔ  ＭＥＭスイッチ50に戻ると、切換えユニット132Aの状態はバイアスパッド168Aと172Aに与えられるバイアス電圧により制御され、切換えユニット132Bの状態はバイアスパッド168Bと172Bに与えられるバイアス電圧により制御される。切換えユニット132Cと132Dは共通のバイアスパッドを共有するように構成されている。図９および１１に示されている例示的な実施形態では、切換えユニット132Cと132Dは共通の基板のバイアスパッド168Cに結合されている。切換えユニット132Cの状態はアーマチュアのバイアスパッド172Cに与えられるバイアス電圧により制御され、切換えユニット132Dの状態はアーマチュアバイアスパッド172Dに与えられるバイアス電圧により制御される。
【００３４】
例示的な実施形態では、スイッチ50は入力ポート136から４つの出力ポート142A、142B、142C、142Dのうちの１つへ（またはその逆に出力ポートの１つから入力ポート136へ）エネルギを結合するように構成されている。したがって、ただ１つの切換えユニットだけが閉じられ、他の切換えユニットは開かれている。しかしながら、本発明はこの構造に限定されない。スイッチ50は本発明の技術的範囲を逸脱せずにエネルギを多数の出力ポートへ同時に結合するように構成されることができる。
【００３５】
図１０の等価回路の概略図では、ＭＥＭ切換えユニット132Aは閉じるとき（低損失状態）をモデル化しており、０．５Ωの低い抵抗Ｒにより表される。伝送線180Aは入力ポート接合部140に位置されるＭＥＭスイッチを出力伝送線144Aに結合する。他の３つの切換えユニットは分離状態（開状態）をモデル化しており、それ故、５ｆＦの低い直列のキャパシタンスによりそれぞれ表される。切換えユニット32Bは開かれているとき、出力ポート142Bから伝送線180Bを遮断する５ｆＦの直列キャパシタンスＣ１としてモデル化されている。同様に、切換えユニット32Cは出力ポート142Cから伝送線180Cを遮断する５ｆＦの直列キャパシタンスＣ２としてモデル化され、切換えユニット32Dは出力ポート142Dから伝送線180Dを遮断する５ｆＦの直列キャパシタンスＣ３としてモデル化されている。
【００３６】
図１０で示されている回路コンポーネントのサンプル値は、伝送線138、144A、144B、144C、144Dがそれぞれ幅７０μｍと長さ４００μｍを有し、伝送線180A、180B、180C、180Dがそれぞれ幅２５μｍと長さ８５μｍを有し、伝送線142が幅７０μｍと長さ１００μｍを有し、抵抗Ｒ＝０．５Ωであり、キャパシタＣ１＝Ｃ２＝Ｃ３＝５ｆＦである。
【００３７】
以下の表は新しいＭＥＭ  ＳＰ４Ｔスイッチの性能と通常のＧａＡｓのＭＭＩＣ  ＰＩＮ  ＳＰ４Ｔスイッチの性能とを比較している。示されているように、ＭＥＭスイッチの主要な利点は無視できる程度の低いパワー消費と、バイアスの容易さである。１実施形態では、ＭＥＭ  ＳＰ４Ｔスイッチチップのサイズは３．０ｍｍ×２．５ｍｍ×０．１ｍｍである。チップの寸法は勿論、本発明の技術的範囲を逸脱せずに変化できる。
【００３８】
技  術            面  積      ＤＣ制御  ＤＣ阻止      ＤＣ制御  
電圧    ／チョック      パワー  
MEMS  SP4T         7.5平方ｍｍ      １        ノー        ＜1.0ナノワット  
MMIC  PIN  SP4T    9.0平方ｍｍ      ２        イエス      300ｍＷ  
【００３９】
図１４のａは例示的なＳＰ４Ｔスイッチ50の測定された分離のグラフであり、図１４のｂは例示的なＳＰ４Ｔスイッチ50の測定された挿入損失のグラフである。示されているように、スイッチが閉じられるとき、０から２０ＧＨｚの周波数範囲で、２５ｄＢを超える分離が実現され、一方、挿入損失は０．６ｄＢを下回っている。また、優秀な性能追跡はスイッチ路間で得られる。
【００４０】
この設計のＭＥＭ  ＳＰ４Ｔスイッチ50は、入力ポート32から４つのフィルタ20、22、24、26の１つへエネルギを結合するために図１に示されている例示的な切換えフィルタバンク10で使用される。第２のＭＥＭ  ＳＰ４Ｔスイッチ52もまたフィルタ20、22、24、26の１つから出力ポート36へエネルギを結合するために使用される。誘電層がスイッチバイアスパッドへ供給されるＤＣバイアスを支持するために下部基板12内に埋設されることができる。
【００４１】
したがって、小型で、廉価で、高性能の切換えフィルタバンクがモノリシック単極多投ＭＥＭスイッチと本発明の小型のマイクロ波回路設計を組合わせることにより構成されることができる。例示的な実施形態では、切換えフィルタバンクは２乃至４ＧＨｚ、４乃至８ＧＨｚ、８乃至１２ＧＨｚ、１２乃至１８ＧＨｚの４つのディスクリートなチャンネルで２乃至１８ＧＨｚ周波数帯域をカバーする。ＭＥＭ  ＳＰ４Ｔは各アームで優秀な追跡性能（直流から２０ＧＨｚまでの周波数範囲で、０．６ｄＢを下回る挿入損失と２５ｄＢを超える分離性能）を示している。組合わされたスイッチおよびフィルタによる全体的な挿入損失は各チャンネルで１．５ｄＢよりも小さい。切換えフィルタバンクＭＣＭの評価された単位製造価格は５０ドル乃至７０ドルの範囲である。例示的なフィルタバンクのＭＣＭ寸法は１．０インチ×１．０インチ×０．０５インチであり、重量は６０ｇで、ＤＣパワー消費は１ｎＷに満たない。これは従来技術のアルミナベースのＭＣＭ構造よりも全体的なＭＣＭ容積が８０分の１に減少し、重量が１００分の１以下に減少する。
【００４２】
以上、本発明をここで特定の応用の特定の実施形態を参照して説明した。当業者は本発明の技術的範囲内で付加的な変形、応用、実施形態を認識するであろう。
【００４３】
それ故、本発明はその技術的範囲内の任意及び全てのこのような応用、変形、実施形態をカバーすることを意図している。
【図面の簡単な説明】
【００４４】
【図１】本発明の教示にしたがって設計された切換えフィルタバンクの例示的な実施形態の分解図。
【図２】多層の回路の例示的な切換えフィルタバンクの側面図と、その切換えフィルタバンクの下部基板の上面図および上部基板の上面図。
【図３】下部基板上の上部基板の位置を示す例示的な切換えフィルタバンクのレイアウト図。
【図４】例示的なフィルタバンクで使用されることのできるインターデジタルフィルタの等価回路の概略図。
【図５】例示的なフィルタバンクの第１のフィルタの周波数応答特性と、第２のフィルタの周波数応答特性とを示すグラフ。
【図６】本発明の教示にしたがって設計されたジグザグフィルタの例示的なレイアウトと、そのジグザグフィルタの等価回路の概略図。
【図７】通常のエッジ結合フィルタの例示的なレイアウト。
【図８】例示的なフィルタバンクの第３のフィルタの周波数応答特性を示すグラフと、第４のフィルタの周波数応答特性を示すグラフ。
【図９】本発明の教示にしたがって設計されたモノリシック単極４投ＭＥＭスイッチの例示的な実施形態の図。
【図１０】本発明の教示にしたがって設計された例示的なＳＰ４Ｔ  ＭＥＭスイッチの等価回路の概略図。
【図１１】本発明の教示にしたがって設計された例示的なＳＰ４Ｔ  ＭＥＭスイッチのレイアウト。
【図１２】ＳＰ４Ｔ  ＭＥＭスイッチで使用されることのできる例示的なＭＥＭ切換えユニットを示す図。
【図１３】開状態中の例示的な切換えユニットの側面図と、閉状態中の例示的な切換えユニットの側面図。
【図１４】例示的なＳＰ４Ｔ  ＭＥＭスイッチの測定された分離のグラフと、測定された挿入損失のグラフ。
【図１】
2007533211.tif 000003
【図２】
2007533211.tif 000004
【図３】
2007533211.tif 000005
【図４】
2007533211.tif 000006
【図５】
2007533211.tif 000007
【図６】
2007533211.tif 000008
【図７】
2007533211.tif 000009
【図８】
2007533211.tif 000010
【図９】
2007533211.tif 000011
【図１０】
2007533211.tif 000012
【図１１】
2007533211.tif 000013
【図１２】
2007533211.tif 000014
【図１３】
2007533211.tif 000015
【図１４】
2007533211.tif 000016
【国際調査報告】
2007533211.tif 000017
2007533211.tif 000018
2007533211.tif 000019