【事件の表示】
　特願２０１５−　９２７１９「半導体装置とその製造方法」拒絶査定不服審判事件〔平成２７年　７月２７日出願公開、特開２０１５−１３５９９２、請求項の数（２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成１６年７月２０日に出願された特願２００４−２１０９８９号の一部を平成２２年３月８日に新たな出願とした特願２０１０−５００５８号，その一部を平成２５年２月１日にさらに新たな出願とした特願２０１３−１８２６０号，その一部を平成２７年４月３０日にさらに新たな出願としたものであって，その手続の経緯は以下のとおりである。
平成２７年　５月２９日　審査請求・手続補正・上申書
平成２８年　３月１５日　拒絶理由通知
平成２８年　５月２３日　意見書・手続補正
平成２８年　５月３１日　出願人名義変更届
平成２８年１０月１４日　拒絶査定（以下，「原査定」という。）
平成２９年　１月１８日　審判請求・手続補正
　
第２　原査定の概要
　この出願の下記の請求項に係る発明は，その出願の日前の特許出願であって，その出願後に特許掲載公報の発行又は出願公開がされた下記の特許出願の願書に最初に添付された明細書，特許請求の範囲又は図面に記載された発明と同一であり，しかも，この出願の発明者がその出願前の特許出願に係る上記の発明をした者と同一ではなく，またこの出願の時において，その出願人が上記特許出願の出願人と同一でもないので，特許法第２９条の２の規定により，特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
・請求項　１
・引用文献等　１
　出願人は意見書において，上記拒絶理由通知書において引用した出願１の願書に最初に添付した明細書及び図面（以下，「出願１明細書等」という。）には『閾値Ｖｔｈ＝０の数式からＨＪＦＥＴのＶｔｈがゼロ以上なる条件を求める』という趣旨の記載があるが，Ｖｔｈを正とするために半導体層７のアクセプタ濃度を高く設定する例のみ開示し，ゲート電極にオン電圧が印加されていないとき，半導体層７が空乏化するか，半導体層７の一部が空乏化される例のみ開示している旨主張している。
　上記主張について検討する。上記拒絶理由通知書において引用した出願１明細書等（００２７段落ないし００６８段落，図１，図５，図８参照）には，バリア層８および半導体層７が完全空乏化することで発生する電位差を考慮した式（１）を満足する条件下で，半導体層７の膜厚を厚くすれば，アクセプタ濃度を小さくしても閾値を正にすることが可能なことが記載されている（図５参照）。出願１明細書等に記載された，バリア層８および半導体層７が完全空乏化することは，出願人が主張する補正された請求項１の式（１）および式（２）の条件を同時に満足することに相当する。また，閾値が正であることは，ＨＪＦＥＴがノーマリオフであることを示し，バリア層が完全空乏化していることを意味する。
　よって，上記出願人の主張を採用することは出来ず，その他の点については，上記拒絶理由通知書において検討したとおりであるから，本願の請求項１に係る発明は，上記拒絶理由通知書において引用した出願１明細書等に記載された発明であり，特許法第２９の２の規定により特許を受けることができないものである。
・請求項　２
・引用文献等　１
　上記請求項１で検討したとおり，出願人の主張は採用することはできない。
　その他の点については，上記拒絶理由通知書で検討したとおりであるから，本願の請求項２に係る発明は，上記拒絶理由通知書において引用した出願１明細書等に記載された発明であり，特許法第２９条の２の規定により特許を受けることができないものである。
　
　　　　　　　　　　　　　　＜引用文献等一覧＞
１.特願２００４−５４３３０号（特開２００５−２４４０７２号）
第３　審判請求時の補正について
　審判請求時の補正は，特許法第１７条の２第３項ないし第６項までの要件を満たしている。
　審判請求時の補正によって請求項１，請求項２に「ノーマリオフ動作で動作する」という事項を追加する補正は，特許請求の範囲の減縮を目的とするものであり，同事項は，当初明細書の段落【０００１】等に記載されているから，当該補正事項は新規事項を追加するものではない。
　そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１，２に係る発明は，独立特許要件を満たすものである。
　
第４　本願発明
　本願の請求項１，２に係る発明（以下，それぞれ「本願発明１」，「本願発明２」という。）は，平成２９年１月１８日付けの手続補正で補正された特許請求の範囲の請求項１，２に記載された事項により特定される発明であり，以下のとおりである。
「【請求項１】
　第１層と第２層と表面層が積層され，表面層の表面にゲート電極が接触しているノーマリオフで動作する半導体装置であり，
　第１層は，第１種類のＧａＮ系化合物半導体で構成されており，
　第２層は，ｎ型の第２種類のＧａＮ系化合物半導体で構成されており，
　表面層は，ｐ型のＧａＮ系化合物半導体で構成されており，
　第１種類のＧａＮ系化合物半導体のバンドギャップよりも第２種類のＧａＮ系化合物半導体のバンドギャップの方が大きく，
　ゲート電極にオン電圧が印加されていないときに，第２層と表面層が実質的に空乏化され，
　以下の（１）及び（２）の式を満たすことを特徴とする半導体装置。
　　　Ｘｄ＜(２εＮａＶｄ／(ｑＮｄ(Ｎａ＋Ｎｄ)))1/2　　・・・・(１)
　　　Ｘａ＜(２εＮｄＶｄ／(ｑＮａ(Ｎａ＋Ｎｄ)))1/2　　・・・・(２)
　ここで，Ｘｄは第２層の膜厚であり，Ｎｄは第２層のドナー密度であり，Ｘａは表面層の膜厚であり，Ｎａは表面層のアクセプタ密度であり，Ｖｄは第２層と表面層で形成される拡散電位であり，εはＧａＮ系化合物半導体の誘電率であり，ｑは電子電荷の絶対値である。
　　【請求項２】
　第１層と第２層と表面層が積層され，表面層の表面にゲート電極が接触しており，ゲート電極にオン電圧が印加されていないときに，第２層と表面層が実質的に空乏化されるノーマリオフで動作する半導体装置の製造方法であり，
　第１種類のＧａＮ系化合物半導体からなる第１層上に，ｎ型であって第１種類のＧａＮ系化合物半導体のバンドギャップよりも大きなバンドギャップを有する第２種類のＧａＮ系化合物半導体からなる第２層をエピタキシャル成長させる第２層成長工程と，
　その第２層上に，ｐ型のＧａＮ系化合物半導体からなる表面層をエピタキシャル成長させる表面層成長工程と，
　その表面層の表面にゲート電極を形成するゲート電極形成工程を有しており，
　以下の（１）及び（２）の式を満たすことを特徴とする製造方法。
　　　Ｘｄ＜(２εＮａＶｄ／(ｑＮｄ(Ｎａ＋Ｎｄ)))1/2　　・・・・(１)
　　　Ｘａ＜(２εＮｄＶｄ／(ｑＮａ(Ｎａ＋Ｎｄ)))1/2　　・・・・(２)
　ここで，Ｘｄは第２層の膜厚であり，Ｎｄは第２層のドナー密度であり，Ｘａは表面層の膜厚であり，Ｎａは表面層のアクセプタ密度であり，Ｖｄは第２層と表面層で形成される拡散電位であり，εはＧａＮ系化合物半導体の誘電率であり，ｑは電子電荷の絶対値である。」
　
第５　先願及び先願発明
１　先願について
（１）先願
　原査定の拒絶の理由に引用された特願２００４−５４３３０号（特開２００５−２４４０７２号公報）は，請求人も認めているように誤記であり，特願２００３−５８０２１号（特開２００４−２７３４８６号公報参照）（以下，「先願」という。）が拒絶理由の対象となる正しい出願である。
　したがって，以下，先願との関係について検討する。
　先願の願書に最初に添付した明細書，特許請求の範囲又は図面（以下，「先願明細書等」という。）には，次の記載がある。
　ア　「【請求項６】
前記
ｐ型半導体層のｐ型不純物濃度およびその厚みが，次の（１）式および（２）式を満たすように位置する
（バリア層がｎ型不純物を含む場合）：
（ｑＮＡｄＡ２／２ε）≧−φＢ＋ΔＥＣ＋ΔＥＦ＋（ｑＮＤｄＤ２／２ε）＋　　（ｑσｄＤ／ε）．．．．．．．．．．．．．．．．（１）　　　
（バリア層がｎ型不純物を含まない場合）：
（ｑＮＡｄＡ２／２ε）≧−φＢ＋ΔＥＣ＋ΔＥＦ＋（ｑσｄＤ／ε）　
 ．．．．．．．．．．．．．．．．．．．．．．．（２）　
ただし，各記号の意味は次のとおりである。
ＮＡ＝バリア層内のｐ型不純物（アクセプタ）濃度
ｄＡ＝バリア層におけるｐ型不純物の厚さ
ＮＤ＝バリア層内のｎ型不純物（ドナー）濃度
ｄＤ＝バリア層の厚さ
φＢ＝ゲート電極とバリア層表面の半導体の電気陰性度の差
ΔＥＣ＝バリア層とチャネル層の伝導帯の差
ΔＥＦ＝チャネル層における伝導帯からフェルミレベルまでの差
σ＝分極電荷
ｑ＝電子の電荷
ε＝誘電率」
　イ　「【０００１】
【発明の属する技術分野】
本発明は，半導体装置およびその製造方法に関し，より具体的には
ノーマリオフを実現することができる，ヘテロ接合電界効果型の半導体装置およびその製造方法に関する
　ウ　「【００２７】
（実施の形態１）
図１は，本発明の実施の形態１における窒化物半導体を含むＨＪＦＥＴの構造を示す図である。図１において，ＳｉＣ基板１に接してその上に形成されたバッファ層２を介在させて，
厚み２μｍのノンドープのＧａＮ層からなるチャネル層３がエピタキシャル成長されている。そのチャネル層３の上に，チャネル層とヘテロ接合する，厚み３０ｎｍのノンドープのＡｌ
０．３
Ｇａ
０．７
Ｎからなるバリア層８が形成されている。ゲート電極５の下のバリア層８内にｐ型半導体層７が設けられている。
【００２８】
ｐ型半導体層７は
ゲート電極５とチャネル層３との間に位置させる。
ｐ型半導体層７は，ゲート電極５の下に位置する部分を含めば，バリア層８全体にわたるように配置されていてもよい
【００２９】
ｐ型半導体層７は，バリア層８内にあればよく，その位置，厚さ，濃度は（１）式または（２）式を満たすように設定される。
ｐ型不純物を含む部分７以外のバリア層８
【００３０】
また，チャネル層３とバリア層８とは，これらチャネル層とバリア層との接合部において，
チャネル層４のバンドギャップよりバリア層８のバンドギャップの方が大きければＡｌ組成比はゼロよりも大きく，また１以下であれば，とくに０．３でなくてもよい。
【００３１】
チャネル層４の厚さは，０．１μｍ〜３μｍ程度とし，そのｎ型不純物濃度はノンドープ（ゼロ）〜１×１０
１８
ｃｍ
−３
程度，また，バリア層の厚さは５ｎｍ〜５０ｎｍ程度とし，ｎ型不純物濃度はノンドープ（ゼロ）〜１×１０
１９
ｃｍ
−３
程度とするのよい。
ｐ型半導体層７の厚さは５ｎｍ〜５０ｎｍ程度とし，ｐ型不純物濃度は１×１０
１７
ｃｍ
−３
以上の範囲に設定する。
　エ　図１には，ノンドープＧａＮ層（チャネル層）３，ノンドープのＡｌ０．３Ｇａ０．７Ｎからなるバリア層８，ｐ型半導体層７，が積層され，ｐ型半導体層の表面にゲート電極５が接触しているノーマリオフで動作するヘテロ接合電界効果型トランジスタが記載されている。
　（２）先願発明
　前記（１）アないしエより，先願明細書等には次の発明（以下，「先願発明」という。）が記載されているものと認められる。
　「ノンドープＧａＮ層（チャネル層）３，ノンドープのＡｌ０．３Ｇａ０．７Ｎからなるバリア層８，ｐ型半導体層７，が積層され，ｐ型半導体層の表面にゲート電極５が接触しているノーマリオフで動作するヘテロ接合電界効果型トランジスタ。」
　　
第６　対比・判断
１　本願発明１について
（１）本願発明１と先願発明との対比
　ア　先願発明の「ノンドープＧａＮ層（チャネル層）３」は，ＧａＮ系化合物半導体で構成されているから，本願発明１の「第１層」に相当する。
　イ　先願発明の「ノンドープのＡｌ０．３Ｇａ０．７Ｎからなるバリア層８」は，「ノンドープＧａＮ層（チャネル層）３」上に形成され，不純物濃度についてｎ型不純物濃度が記載されていることから（前記第５の１（１）ウの，特に【００３１】参照）ｎ型のＧａＮ系化合物半導体であり，また，バリア層８は，チャネル層３よりもバンドギャップが大きいことが記載されている（前記第５の１（１）ウの，特に【００３０】参照）ので，前記アの記載を考慮すると、下記相違点１，２を除き，本願発明１の「第２層」に相当する。
　ウ　先願発明の「ｐ型半導体層７」は、ノンドープのＡｌ０．３Ｇａ０．７Ｎからなるバリア層８内にｐ型不純物を導入してｐ型としたものであり（前記第５の１（１）ウの、特に【００２９】参照），その表面にゲート電極５が接触しているから，下記相違点１，２を除き本願発明１の「ｐ型のＧａＮ系化合物半導体で構成されて」いる「表面層」に相当する。
　エ　先願発明の「ゲート電極５」，「ノーマリオフで動作するヘテロ接合電界効果型トランジスタ」は，各々本願発明の「ゲート電極」，「ノーマリオフで動作する半導体装置」に相当する。
　オ　すると，本願発明１と先願発明とは，下記カの点で一致し，下記キの点で相違すると認められる。
　カ　一致点
「第１層と第２層と表面層が積層され，表面層の表面にゲート電極が接触しているノーマリオフで動作する半導体装置であり，
　第１層は，第１種類のＧａＮ系化合物半導体で構成されており，
　第２層は，ｎ型の第２種類のＧａＮ系化合物半導体で構成されており，
　表面層は，ｐ型のＧａＮ系化合物半導体で構成されており，
　第１種類のＧａＮ系化合物半導体のバンドギャップよりも第２種類のＧａＮ系化合物半導体のバンドギャップの方が大きい半導体装置。」
　キ　相違点
（ア）相違点１
　本願発明１では，「ゲート電極にオン電圧が印加されていないときに，第２層と表面層が実質的に空乏化され」るのに対し，先願発明では，「バリア層８」と「ｐ型半導体層７」が空乏化することについて明記されていない点。
（イ）相違点２
　本願発明１において，「第２層」と「表面層」の膜厚については
　「　Ｘｄ＜(２εＮａＶｄ／(ｑＮｄ(Ｎａ＋Ｎｄ)))1/2　　・・・・(１)
　　　Ｘａ＜(２εＮｄＶｄ／(ｑＮａ(Ｎａ＋Ｎｄ)))1/2　　・・・・(２)
　ここで，Ｘｄは第２層の膜厚であり，Ｎｄは第２層のドナー密度であり，Ｘａは表面層の膜厚であり，Ｎａは表面層のアクセプタ密度であり，Ｖｄは第２層と表面層で形成される拡散電位であり，εはＧａＮ系化合物半導体の誘電率であり，ｑは電子電荷の絶対値である。」の各式を満足する必要があるのに対し，
　先願発明において，「バリア層８」は，膜厚についてバリア層８やｐ型半導体層７の濃度との関係の条件は規定されておらず，また「ｐ型半導体層７」は膜厚及び不純物濃度について，以下の（３），（４）式を満足する形で規定されている点。
（バリア層がｎ型不純物を含む場合）：
（ｑＮＡｄＡ２／２ε）≧−φＢ＋ΔＥＣ＋ΔＥＦ＋（ｑＮＤｄＤ２／２ε）＋（ｑσｄＤ／ε）．．．．．．．．．．．．．．．．（３）
（バリア層がｎ型不純物を含まない場合）：
（ｑＮＡｄＡ２／２ε）≧−φＢ＋ΔＥＣ＋ΔＥＦ＋（ｑσｄＤ／ε）　
  ．．．．．．．．．．．．．．．．．．．．．． （４）　
ただし，各記号の意味は次のとおりである。
ＮＡ＝バリア層内のｐ型不純物（アクセプタ）濃度
ｄＡ＝バリア層におけるｐ型不純物の厚さ
ＮＤ＝バリア層内のｎ型不純物（ドナー）濃度
ｄＤ＝バリア層の厚さ
φＢ＝ゲート電極とバリア層表面の半導体の電気陰性度の差
ΔＥＣ＝バリア層とチャネル層の伝導帯の差
ΔＥＦ＝チャネル層における伝導帯からフェルミレベルまでの差
σ＝分極電荷
ｑ＝電子の電荷
ε＝誘電率。
（２）相違点についての判断
　相違点１及び相違点２は，いずれも本願発明の「第２層」，「表面層」と先願発明の「バリア層８」，「ｐ型半導体層」に関連しているのでまとめて検討する。
　本願発明１は，ｐ型半導体層となる「表面層」とｎ型半導体層となる「第２層」の接合によって両層に形成される空乏層を積極的に利用して閾値制御を行いノーマリオフ動作を実現している（本願明細書【００４０】参照）。ノーマリオフ動作を実現するために調整し得るパラメータは，「表面層」と「第２層」の膜厚，濃度であり，実質的に完全空乏化をするための条件式が各々前記（１），（２）式として規定されている（本願明細書【００４２】参照）。
　他方，先願発明においてｐ型半導体層７の機能は，「バリア層８の分極による電位差増大を減らす効果」（【００２８】参照）を得るためであり，「バリア層８内にｐ型半導体層が配置される場合」，その電位がｐ型半導体層７が配置されない場合と比較して「分極と逆向きに発生する」（【００３６】参照）現象を利用してバリア層８及びチャネル層３のバンド構造を制御し，ノーマリオフ動作を実現する技術である。この動作を実現するために，ｐ型半導体層７の膜厚や濃度を調整可能なパラメータとして位置づけており，そのためｐ型半導体層７に対して条件式が前記（３），（４）式として規定されている。
　以上の検討から，本願発明は，先願発明とは異なる動作原理及び条件でノーマリオフ動作を実現しているものと認められる。
　その結果，本願発明１においてゲート電極にオン電圧が印加されていないときに，「第２層と表面層が実質的に空乏化される」物理的現象は，異なる動作原理であることから先願発明において同じ現象が発生しているとは認められないから、相違点１は実質的な相違点である。
　また，本願発明１の「表面層」と「第２層」の膜厚，濃度に関する条件は，両層の接合により形成される空乏層を制御してノーマリオフ動作をするために必須なものであり，先願発明のｐ型不純物層７による分極制御による閾値制御するためのｐ型不純物層の濃度，深さ等の条件式とは，性質を異にするものであるから、相違点２も実質的な相違点である。
　したがって，本願発明と先願発明は、相違点１及び相違点２において実質的に相違しているので、本願発明は先願発明と同一とはいえない。
　そして，本願発明１は，相違点１及び相違点２に係る構成を同時に備えることにより，安定的なノーマリオフ動作を確保するためにIII-Ｖ族化合物半導体のキャリア移動領域の不純物濃度を高く保つ必要がなくなり，安定したノーマリオフ動作と低いオン抵抗をともに得ることができる半導体装置を製造することができる，という有利な効果（本願明細書【００２１】）を奏するものである。
（３）まとめ
　したがって，本願発明１は，先願発明とは異なる発明であり，同一とはいえない。
２　本願発明２
（１）先願製造発明について
　前記第５の１（１）より，先願明細書等には次の発明（以下，「先願製造方法発明」という。）が記載されていると認められる。
「ノンドープＧａＮ層（チャネル層）３上に，ノンドープのＡｌ０．３Ｇａ０．７Ｎからなるバリア層８を形成する工程，その上にｐ型半導体層７を積層する工程，さらにｐ型半導体層７の表面にゲート電極５を形成する工程を有し，ノーマリオフで動作するヘテロ接合電界効果型トランジスタの製造方法。」
（２）本願発明２と先願製造方法発明との対比
　前記第６の１（１）アないしオにおいて，「先願発明」を「先願製造方法発明」と読み替えて参照すると，本願発明２と先願製造方法発明とは下記カの点で一致し，下記キの点で相違する。
　カ　一致点
　「第１層と第２層と表面層が積層され，表面層の表面にゲート電極が接触しており，ゲート電極にオン電圧が印加されていないときにノーマリオフで動作する半導体装置の製造方法であり，
　第１種類のＧａＮ系化合物半導体からなる第１層上に，ｎ型であって第１種類のＧａＮ系化合物半導体のバンドギャップよりも大きなバンドギャップを有する第２種類のＧａＮ系化合物半導体からなる第２層をエピタキシャル成長させる第２層成長工程と，
　その第２層上に，ｐ型のＧａＮ系化合物半導体からなる表面層をエピタキシャル成長させる表面層成長工程と，
　その表面層の表面にゲート電極を形成するゲート電極形成工程を有している半導体装置の製造方法。」
　キ　相違点
（ア）相違点１
　本願発明２では，ゲート電極にオン電圧が印加されていないときに，第２層と表面層が実質的に空乏化されるノーマリオフで動作する半導体装置の製造方法であるのに対して，先願製造方法発明では，第２層と表面層が実質的に空乏化される点について明記されていない点。
（イ）相違点２
　本願発明２では，「第２層」と「表面層」の膜厚については、以下の（１）及び（２）の式，
　「　Ｘｄ＜(２εＮａＶｄ／(ｑＮｄ(Ｎａ＋Ｎｄ)))1/2　・・・・(１)
　　　Ｘａ＜(２εＮｄＶｄ／(ｑＮａ(Ｎａ＋Ｎｄ)))1/2　・・・・(２)
　ここで，Ｘｄは第２層の膜厚であり，Ｎｄは第２層のドナー密度であり，Ｘａは表面層の膜厚であり，Ｎａは表面層のアクセプタ密度であり，Ｖｄは第２層と表面層で形成される拡散電位であり，εはＧａＮ系化合物半導体の誘電率であり，ｑは電子電荷の絶対値である。」
　先願製造方法発明では，「バリア層８」については，膜厚についてバリア層８やｐ型半導体層７の濃度との関係の条件は規定されておらず，また「ｐ型半導体層７」の膜厚及び不純物濃度について，以下の（３），（４）式、
（バリア層がｎ型不純物を含む場合）：
（ｑＮＡｄＡ２／２ε）≧−φＢ＋ΔＥＣ＋ΔＥＦ＋（ｑＮＤｄＤ２／２ε）＋（ｑσｄＤ／ε）．．．．．．．．．．．．．．．．．（３）　
（バリア層がｎ型不純物を含まない場合）：
（ｑＮＡｄＡ２／２ε）≧−φＢ＋ΔＥＣ＋ΔＥＦ＋（ｑσｄＤ／ε）
　．．．．．．．．．．．．．．．．．．．．．．．（４）　　
ただし，各記号の意味は次のとおりである。
ＮＡ＝バリア層内のｐ型不純物（アクセプタ）濃度
ｄＡ＝バリア層におけるｐ型不純物の厚さ
ＮＤ＝バリア層内のｎ型不純物（ドナー）濃度
ｄＤ＝バリア層の厚さ
φＢ＝ゲート電極とバリア層表面の半導体の電気陰性度の差
ΔＥＣ＝バリア層とチャネル層の伝導帯の差
ΔＥＦ＝チャネル層における伝導帯からフェルミレベルまでの差
σ＝分極電荷
ｑ＝電子の電荷
ε＝誘電率」
を満足する形で規定されている点。
（３）相違点の判断
　前記第６の１（２）で検討したのと同じ理由により本願発明と先願製造方法発明は、相違点１及び相違点２において実質的に相違しているので、本願発明２は先願製造方法発明と同一とはいえない。
（４）まとめ
　したがって，本願発明２は，先願製造方法発明とは異なる発明であり，同一とはいえない。
第７　原査定について
　前記第６の１及び２のとおり，本願発明１及び本願発明２は，先願明細書等に記載された先願発明及び先願製造方法発明と同一でない。
　したがって，原査定の理由を維持することはできない。
第８　結言
　以上のとおりであるから，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。