(57)【要約】  トランジスタ構造体であって、ガリウムヒ素（ＧａＡｓ）半導体基板と、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）格子整合層と、格子整合層の上に配設されるインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）バリア層と、バリア層上に配設されるＩｎｙＧａ１−ｙＡｓ下部チャネル層であって、ｙは下部チャネル層のＩｎ含有量のモル分率である、ＩｎｙＧａ１−ｙＡｓ下部チャネル層と、下部チャネル層上に配設されるＩｎｘＧａ１−ｘＡｓ上部チャネル層であって、ｘは上部チャネル層のＩｎ含有量のモル分率であり、ｘはｙと異なる、ＩｎｘＧａ１−ｘＡｓ上部チャネル層と、ＩｎｘＧａ１−ｘＡｓ上部チャネル層上のＩｎＡｌＡｓショットキー層とを有するトランジスタ構造体。下部チャネル層は、上部チャネル層のバンドギャップより大きいバンドギャップを有し、下部チャネル層は、上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する。【特許請求の範囲】
【請求項１】
トランジスタ構造体であって、
ガリウムヒ素（ＧａＡｓ）半導体基板と、
該基板上に配設されるインジウムアルミニウムヒ素（ＩｎＡｌＧａＡｓ）バリア層と、
該バリア層上に配設されるＩｎｙＧａ１−ｙＡｓ下部チャネル層であって、ｙは該下部チャネル層のＩｎ含有量のモル分率である、ＩｎｙＧａ１−ｙＡｓ下部チャネル層と、
前記下部チャネル層上に配設されるＩｎｘＧａ１−ｘＡｓ上部チャネル層であって、ｘは該上部チャネル層のＩｎ含有量のモル分率であり、ｘはｙと異なる、ＩｎｘＧａ１−ｘＡｓ上部チャネル層と、
前記ＩｎｘＧａ１−ｘＡｓ上部チャネル層上のＩｎＡｌＡｓショットキー層と、
を備えたトランジスタ構造体。
【請求項２】
前記下部チャネル層は、前記上部チャネル層のバンドギャップより大きなバンドギャップを有する、請求項１に記載のトランジスタ構造体。
【請求項３】
前記下部チャネル層は、前記上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する、請求項１に記載のトランジスタ構造体。
【請求項４】
ｘは０．１５〜０．９０の範囲内にあり、ｙは０．０〜０．６５の範囲内にある、請求項１に記載のトランジスタ構造体。
【請求項５】
ｘは実質上０．５３であり、ｙは実質上０．４３である、請求項４に記載のトランジスタ構造体。
【請求項６】
トランジスタ構造体であって、
半導体基板と、
該基板上に配設されるバリア層と、
該バリア層上に配設される下部チャネル層と、
前記下部チャネル層上に配設される上部チャネル層であって、前記下部チャネルは前記上部チャネルと同じ材料でできており、前記上部チャネルと前記下部チャネルは、該上部チャネル層と該下部チャネル層に使用される共通要素の異なるモル分率を有する、上部チャネル層と、
前記上部チャネル層上のショットキー層と、
を備えたトランジスタ構造体。
【請求項７】
前記下部チャネル層は、前記上部チャネル層のバンドギャップより大きなバンドギャップを有する、請求項６に記載のトランジスタ構造体。
【請求項８】
前記下部チャネル層は、前記上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する、請求項６に記載のトランジスタ構造体。
【請求項９】
前記基板はＧａＡｓを含み、前記上部チャネル層及び前記下部チャネル層はＩｎＧａＡｓを含む、請求項７に記載のトランジスタ構造体。
【請求項１０】
前記上部チャネル層及び前記下部チャネル層はインジウムを含む、請求項９に記載のトランジスタ構造体。
【請求項１１】
トランジスタ構造体であって、
ガリウムヒ素（ＧａＡｓ）半導体基板と、
該ＧａＡｓ基板上に配設される格子整合構造であって、該層はＩｎＡｌＧａＡｓを含み、該ＩｎＧａＡｓは高さに伴って除々に変わる該格子整合層のＡｌ、Ｉｎ、及びＧａのモル分率を有し、下側部分はＧａＡｓに整合する格子定数を有し、上側部分はＩｎＡｌＡｓバリア層及びＩｎＧａＡｓチャネル層の格子定数を有する、格子整合構造と、
該格子整合層の上に配設されるＩｎＡｌＡｓバリア層と、
該バリア層上に配設されるＩｎｙＧａ１−ｙＡｓ下部チャネル層であって、ｙは該下部チャネル層のＩｎ含有量のモル分率である、ＩｎｙＧａ１−ｙＡｓ下部チャネル層と、
該下部チャネル層上に配設されるＩｎｘＧａ１−ｘＡｓ上部チャネル層であって、ｘは該上部チャネル層のＩｎ含有量のモル分率であり、ｘはｙと異なる、ＩｎｘＧａ１−ｘＡｓ上部チャネル層と、
該ＩｎｘＧａ１−ｘＡｓ上部チャネル層上に配設されるＩｎＡｌＡｓショットキー層と、
該ＩｎＡｌＡｓショットキー層の上に配設されるＩｎＧａＡｓキャップと、
を備えたトランジスタ構造体。
【請求項１２】
前記下部チャネル層は、前記上部チャネル層のバンドギャップより大きなバンドギャップを有する、請求項１１に記載のトランジスタ構造体。
【請求項１３】
前記下部チャネル層は、前記上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する、請求項１１に記載のトランジスタ構造体。
【請求項１４】
ｘは０．１５〜０．９０の範囲内にあり、ｙは００．０〜０．６５の範囲内にある、請求項１１に記載のトランジスタ構造体。
【請求項１５】
ｘは実質上０．５３であり、ｙは実質上０．４３である、請求項１４に記載のトランジスタ構造体。
【請求項１６】
トランジスタ構造体であって、
半導体基板と、
該基板上に配設される格子整合層と、
該格子整合層の上に配設されるバリア層と、
該バリア層上に配設される下部チャネル層と、
該下部チャネル層上に配設される上部チャネル層であって、前記下部チャネルは前記上部チャネルと同じ材料でできており、前記上部チャネルと前記下部チャネルは、該上部チャネル層と該下部チャネル層に使用される共通要素の異なるモル分率を有する、上部チャネル層と、
該上部チャネル層上のショットキー層と、
を備えたトランジスタ構造体。
【請求項１７】
前記下部チャネル層は、前記上部チャネル層のバンドギャップより大きなバンドギャップを有する、請求項１６に記載のトランジスタ構造体。
【請求項１８】
前記下部チャネル層は、前記上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する、請求項１６に記載のトランジスタ構造体。
【請求項１９】
前記基板はＧａＡｓを含み、前記上部チャネル層及び前記下部チャネル層はＩｎＧａＡｓを含む、請求項１７に記載のトランジスタ構造体。
【請求項２０】
前記上部チャネル層及び前記下部チャネル層はインジウムを含む、請求項１９に記載のトランジスタ構造体。
【請求項２１】
トランジスタ構造体であって、
半導体基板と、
該基板上に配設されるインジウムアルミニウムヒ素（ＩｎＡｌＧａ）バリア層と、
該バリア層上に配設されるＩｎｙＧａ１−ｙＡｓ下部チャネル層であって、ｙは該下部チャネル層のＩｎ含有量のモル分率である、ＩｎｙＧａ１−ｙＡｓ下部チャネル層と、
該下部チャネル層上に配設されるＩｎｘＧａ１−ｘＡｓ上部チャネル層であって、ｘは該上部チャネル層のＩｎ含有量のモル分率であり、ｘはｙと異なる、ＩｎｘＧａ１−ｘＡｓ上部チャネル層と、
該ＩｎｘＧａ１−ｘＡｓ上部チャネル層上のＩｎＡｌＡｓショットキー層と、
を備えたトランジスタ構造体。
【請求項２２】
前記下部チャネル層は、前記上部チャネル層のバンドギャップより大きなバンドギャップを有する、請求項２１に記載のトランジスタ構造体。
【請求項２３】
前記下部チャネル層は、前記上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する、請求項２２に記載のトランジスタ構造体。
【請求項２４】
ｘは０．１５〜０．９０の範囲内にあり、ｙは０．０〜０．６５の範囲内にある、請求項２３に記載のトランジスタ構造体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）デバイスに関し、より詳細には、スプリット（分割）チャネルを有するＨＥＭＴデバイスに関する。
【背景技術】
【０００２】
当該技術分野で知られているように、１つのタイプの半導体デバイスは高電子移動度トランジスタ（ＨＥＭＴ）である。１つのタイプのＨＥＭＴは、図１の断面に示すようなメタモルフィックＨＥＭＴ（ＭＨＥＭＴ）である。デバイスは、ＧａＡｓウェハ上にＩｎ、Ｇａ、Ａｌ、及びＡｓを含有する結晶化合物を成長させることによって構築される。これらのデバイスでは、電子が、オーミック金属接触を通して、伝導しデバイスの半導体層に出入りする。ソースオーミック金属の下の半導体層に入ると、電子は、ＩｎＧａＡｓから成るチャネル層へ送られる。電子は、一旦チャネル層に入ると、再びドレインオーミックコンタクトに達するまで、ＩｎＡｌＡｓショットキー層及びＩｎＡｌＡｓバリア層によってチャネル層に閉じ込められる。ＩｎＧａＡｓ及びＩｎＡｌＡｓの電子特性は、電子がＩｎＧａＡｓチャネル層内に存在するときに低いポテンシャルエネルギーにあるようなものであるため、電子はチャネル層に対して親和力がある。高温ベーク処理と組み合わせたＩｎＧａＡｓキャップ層、すなわち、オーミック金属の合金は、電子がチャネル層へ出入りするのを補助する低抵抗オーミックコンタクトの形成を補助するのに役立つ。
【０００３】
形態及び機能において、ＭＨＥＭＴと同様なデバイスはまた、ＩｎＰ基板上に構築することができる。結果として得られるＩｎＰ  ＨＥＭＴは、ＭＨＥＭＴと同じ電気特性を有するが、材料化合物設計の観点からより制限される。
【０００４】
同様に、当該技術分野で知られているように、ＭＨＥＭＴ及び同様なデバイスは、通常、約１５０ＧＨｚまでの周波数で電気信号を増幅するのに使用される。現在の難問は、低コストと共に、６０ＧＨｚを超えて、高い効率、電力、及び利得（ゲイン）、並びに、電力密度と利得の間のトレードオフを行うことを可能にする設計の柔軟性を得ることを含む。コストを削減するために、これらのデバイスは、Journal of Vacuum Science and Technology B 17, 1131(1999) に公表された、W.E. Hoke, P.J. Lemonias, J.J. Mosca, P.S. Lyman, A. Torabi, P.F. Marsh, R.A. McTaggart, S.M. Lardizabal及びK. Hetzlerによる「Molecular beam epitaxial growth and device performance of metamorphic high electron mobility transistor structures fabricated on GaAs substrates」と題する論文に記載されているメタモルフィック成長技術を利用する。このプロセスは、６０ＧＨｚを超えて許容可能な程度に高い利得を得るために、必要に応じて、高インジウム含有量のチャネル層の作製を可能にする。
【０００５】
通常、ｍｍ（ミリメートル）波周波数における許容可能な周波数応答のために必要とされる、ほぼ４５〜６０％のインジウム含有量のチャネル層を有するデバイスを成長させるのに、ＩｎＰ基板が使用されなければならない。しかしながら、メタモルフィック成長技術は、ＧａＡｓ基板上でのこうした高インジウムデバイスの成長を可能にし、したがって、ウェハ破損を低減し、製造性を改善する。さらに、メタモルフィック技術は、チャネルインジウム含有量を、低電力用途向けに、高周波数において低雑音で、且つ、高利得を得るために増加するように、又は、電力増幅器用途に対して行われるように、雑音指数を犠牲にしながら、高電力出力を得るために減少するように変えることを可能にする。
【０００６】
電力付加効率（ＰＡＥ）は、
ＰＡＥ＝（ＰＲＦｏｕｔ−ＰＲＦｉｎ）／ＰＤＣ＝ＰＲＦｏｕｔ（１−１／Ｇ）／ＰＤＣ
として規定され、ここで、ＰＤＣは増幅器から引き出されるＤＣ電力であり、ＰＲＦｏｕｔ及びＰＲＦｉｎは、それぞれ、増幅器のＲＦ出力信号電力及びＲＦ入力信号電力であり、Ｇ＝ＰＲＦｏｕｔ／ＰＲＦｉｎは増幅器電力利得である。別法として、ＰＡＥは、ＰＡＥ＝δ（Ｇ−１）／Ｇとして規定され、ここで、ドレイン効率δは、δ＝ＰＲＦｏｕｔ／ＰＤＣとして規定される。ＰＡＥを最大にするために、１をはるかに超える高利得を維持することが重要である。ＰＡＥは、通常、上記ＰＡＥに１００を掛けることによって得られるパーセンテージとして引用される。
【０００７】
図２は、ＭＨＥＭＴのＩＶ曲線ファミリに重なるＲＦ負荷ライン（１１）を示し、ＲＦ電力出力は、
ＰＲＦｏｕｔ＝（Ｖｍａｘ−Ｖｍｉｎ）（Ｉｐｅａｋ−Ｉｍｉｎ）／８
から見出すことができる。ＲＦ電圧の振れＶｍａｘ−Ｖｍｉｎ及び電流の振れＩｐｅａｋ−Ｉｍｉｎは、ＭＨＥＭＴの曲線ファミリによって制限される。４つのＶｍａｘ、Ｉｍｉｎ、Ｖｍｉｎ、及び／又は、Ｉｐｅａｋのうちのいずれかに対する制限は、ＲＦ電力出力を制限するであろう。Ｖｍｉｎ及びＩｐｅａｋは、デバイスのオン抵抗Ｒｏｎによって、図２に示すように、Ｖｍｉｎ＞０及びＩｐｅａｋ＜Ｉｄｐｅａｋに制約される。ＭＨＥＭＴでは、Ｖｄｓが、常に、高速且つ破壊的なバーンアウトプロセスを誘導する値未満のままであるように、ドレインＲＦ負荷及び／又はＤＣドレインバイアス電圧を設定する要求によって、Ｖｍａｘが通常制限される。このバーンアウトメカニズムは、Ｉｄｓ及びＶｄｓに比例する、チャネル内の衝撃（インパクト）イオン化(impact ionization)のレートに関連することが明らかである。したがって、バーンアウトを生じるＶｄｓの値、すなわち、Ｖｂｕｒｎは一般に、Ｉｄｓが増加すると減少する。さらに、高いドレイン電圧ＶｄｓにおいてＭＨＥＭＴドレイン電流Ｉｄｓをピンチオフすることができないため、デバイスに応じて、Ｉｍｉｎが、時にはゼロでない可能性がある。しかしながら、本明細書で説明するＭＨＥＭＴ等の、高チャネルインジウム含有量を含むデバイスの場合、上記バーンアウトメカニズムは、通常、Ｖｍａｘの限定因子である。
【０００８】
オーミックコンタクト（接触）の技術的制限及びドーピングに固有のトレードオフは、Ｒｏｎの実用的な最小値を左右する。ゼロでないＲｏｎは、ＲＦの電流の振れ及び電圧の振れを減少させ、したがって、ＰＤＣを比例して減少させることなく、ＰＲＦｏｕｔを減少させるため、ドレイン効率δを制限する。オーミックコンタクトが最適化されると、δをさらに改善するために残っている唯一の方法は、インパクトイオン化を減らすことによって、Ｖｂｕｒｎの値を増加させることである。所与のＶｄｓ及びデバイス構造について、インパクトイオン化は、チャネル層インジウム含有量を減らすことにより、材料のバンドギャップを増加させることによって減らすことができる。
【０００９】
確立したＰＨＥＭＴ技術は、チャネル内で約１９％インジウム含有量を使用し、９５ＧＨｚの最大ＰＲＦｏｕｔで約２ｄＢ利得を与えるが、５３％インジウムチャネルＭＨＥＭＴは、９５ＧＨｚの最大ＰＲＦｏｕｔで５ｄＢ利得を示した。利得はＰＡＥの重要な因子である。たとえば、ＰＨＥＭＴ及びＭＨＥＭＴが同じドレイン効率δを有している場合、ＭＨＥＭＴのＰＡＥはＰＨＥＭＴのＰＡＥの２倍になるであろう。たとえば、９５ＧＨｚのＰＨＥＭＴで遭遇する低利得において、ＰＡＥは０．３７δであるが、ＭＨＥＭＴのＰＡＥは０．６８δである。さらに、ＰＨＥＭＴ増幅器は、通常、１３％の範囲内に９５ＧＨｚのＰＡＥを示すが、ＩｎＰ及びＭＨＥＭＴのＰＡＥは、９５ＧＨｚで２０〜２４％である。したがって、高周波数における、低いインパクトイオン化と高利得の間の良好な折衷を可能にすることになるデバイス構造を見出すことが重要である。
【００１０】
同様に、当該技術分野で知られているように、従来のＩｎＰ及びメタモルフィックＨＥＭＴ（ＭＨＥＭＴ）は、図１に示す単一チャネル層を使用する。本明細書では、電子は、均質シート、すなわち、均一な化合物を有するチャネル層内を流れる。こうしたデバイスは、高周波において低雑音指数を示すが、そのチャネル層の高インジウム含有量によって、ドレイン電圧Ｖｄｓの高い値における高いレベルのインパクトイオン化のために、高ゲート電流及び低バーンアウト電圧閾値（Ｖｂｕｒｎ）等の電力制限がもたらされる。解決策は、チャネルのインジウム含有量を単純に下げるという解決策であるように思われる。しかしながら、インジウム含有量の減少によって、電子移動度及び電子速度が減少することになる。結果として、高周波数における利得及び効率が減少することになる。
【００１１】
同様に、当該技術分野で知られているように、折衷が可能であり、それによって、低雑音及び小信号用途用に設計されたＭＨＥＭＴにおいて使用されるように、インジウム含有量は、６０％チャネルインジウム含有量から４０〜５０％に減少する。折衷を可能にするのに使用される１つの技法は、図３に示すように、チャネル層を上部チャネル層と下部チャネル層に分割することを伴う。ほとんどの場合、上部チャネル層は、ＩｎｘＧａ１−ｘＡｓから成り、０．５３＜ｘ＜０．６５であり、下部チャネル層はＩｎＰである。或る場合には、ＩｎＰチャネルの部分はドーピングされる。本明細書では、上部チャネルの高電子移動度特性は、図３に示す、ゲートとソースの間の低電界領域において、優れたオーミックコンタクト及び高電子速度を可能にする。上部チャネル層の下にある下部ＩｎＰチャネル層は、高電界についての高電子速度移動のために最適化される。低電界領域では、上部チャネル層の大きな電子親和力が、上部チャネル層内に電流のほとんどを閉じ込める。ゲートとドレインの間の高電界領域では、電子は、高電界によって高いエネルギー及び速度を達成する。上部チャネル層の材料は、電子が低電界において高速度を得ることを可能にするが、高電界では、電子の高散乱レートによって、電子の速度が上部チャネルにおいてレベルオフする、すなわち、低下することになる。これによって、電流経路が高電界領域内のＩｎＰ内によりシフトし、そこで、電子は、高電界領域の高Ｅフィールド条件下で、散乱の低減及び速度の増加を達成することができる。ＩｎＰはまた、ＩｎＧａＡｓに対するインパクトイオン化を低減する利点を提供する。正味の結果は、ＩｎＰが下部チャネル層内にある状態で、デバイスがより高い正味の電子速度を得るはずであり、改善された高周波数利得がデバイスに与えられる。下部チャネル層のインパクトイオン化の低減によって、こうしたデバイスがより高いＶｄｓで動作することが可能になり、且つ０．５３＜ｘ＜０．６０である全てのＩｎｘＧａ１−ｘＡｓについて得られる可能性があるより高いＲＦ出力電力が可能になるであろう。
【００１２】
ＩｎＰから下部チャネルを作成することは、魅力的であるように思われるが、デバイス層成長に使用されることが多い、分子ビームエピタキシ（ＭＢＥ）システムにおいて難しい可能性がある蛍光体含有材料を成長させるという問題を提示する。さらに、ＩｎＰ下部チャネル層上でのＩｎＧａＡｓ上部チャネル層等のＡｓ含有材料の成長は、ＩｎＰからＩｎＧａＡｓ成長へ遷移する材料品質に問題があるために、複雑になる場合がある。ＩｎＰ基板上での成長は、破損を防止するための高度な処置に対する必要性を導入し、ＧａＡｓに対する独特なバイア処理を必要とし、チャネル内において、インジウム含有量の限られた変動のみを許容する。デバイスチャネル内のＩｎＰは、全てのＩｎＧａＡｓチャネルデ
バイスについて、信頼性及び低抵抗を立証したオーミック金属の再設計を必要とする場合がある。最後に、デバイスのアクティブ層におけるＩｎＰの存在は、特別なエッチャントを必要とし、特別なエッチャントは、ＩｎＰが、残りのＡｓベースの材料と異なるエッチャントを必要とするために、アイソレーションメサエッチプロセス(isolation mesa etch process)工程を複雑にする。
【発明の開示】
【課題を解決するための手段】
【００１３】
本発明によれば、トランジスタ構造体であって、半導体基板と、基板上に配設されるバリア層と、バリア層上に配設される下方（下部）チャネル層と、下部チャネル層上に配設される上方（上部）チャネル層であって、下部チャネルは上部チャネルと同じ材料でできており、上部チャネルと下部チャネルは、上部チャネル層と下部チャネル層に使用される共通要素の異なるモル分率を有する、上部チャネル層と、上部チャネル層上のショットキー層とを備える、トランジスタ構造体が提供される。
【００１４】
一実施の形態では、下部チャネル層は、上部チャネル層のバンドギャップより大きなバンドギャップを有する。
一実施の形態では、下部チャネル層は、上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する。
【００１５】
一実施の形態では、基板はＧａＡｓを含み、上部チャネル層及び下部チャネル層はＩｎＧａＡｓを含む。
一実施の形態では、上部チャネル層及び下部チャネル層はインジウムを含む。
【００１６】
本発明の別の特徴によれば、トランジスタ構造体が提供される。その構造は、ガリウムヒ素（ＧａＡｓ）半導体基板と、インジウムアルミニウムガリウムヒ素格子整合層と、格子整合層の上に配設されるインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）バリア層と、バリア層上に配設されるＩｎｙＧａ１−ｙＡｓ下部チャネル層であって、ｙは、下部チャネル層のＩｎ含有量のモル分率である、ＩｎｙＧａ１−ｙＡｓ下部チャネル層と、下部チャネル層上に配設されるＩｎｘＧａ１−ｘＡｓ上部チャネル層であって、ｘは、上部チャネル層のインジウム含有量のモル分率であり、ｘはｙと異なる、ＩｎｘＧａ１−ｘＡｓ上部チャネル層と、ＩｎｘＧａ１−ｘＡｓ上部チャネル層上のＩｎＡｌＡｓショットキー層とを含む。
【００１７】
一実施の形態では、下部チャネル層は、上部チャネル層のバンドギャップより大きなバンドギャップを有する。
一実施の形態では、下部チャネル層は、上部チャネル層の電子移動度より低い電子移動度を有する。
【００１８】
一実施の形態では、ｘは０．１５〜０．９０の範囲内にあり、ｙは０．０〜０．６５の範囲内にある。
一実施の形態では、ｘはほぼ０．５３であり、ｙはほぼ０．４３である。
【００１９】
こうしたトランジスタ構造体は、ＩｎＰスプリットチャネルＨＥＭＴの利点の大半を有するが、ＧａＡｓ基板を使用し、蛍光体の無い層構造を有する。その構造は、ＩｎＰ基板上で許容される通常範囲以外のインジウム含有量の使用を可能にし、ＩｎＰ基板上で成長するデバイスに対してより広い範囲のインジウム含有量を可能にする。スプリットチャネル（すなわち、本発明の上部チャネル層及び下部チャネル層）によって、ゲートとソースの間の低電界領域において見出される低電界条件での優れた電子輸送（移動）のために、上部チャネル層の独立した最適化が可能になり、一方、ゲートとドレイン間等の高電界を有する領域におけるインパクトイオン化を最小にしながら、最適電子輸送を得るために、下部チャネル層材料に対する独立した最適化を実施することが可能になる。
【００２０】
そのため、デバイスは、ＧａＡｓ基板の使用によって与えられる低コスト及び製造性を享受しながら、これらの２つの反対のパラメータ（すなわち、高周波数における低いインパクトイオン化と高利得）の間での優れた折衷を達成する。
【００２１】
本発明の１つ又は複数の実施の形態の詳細は、添付図面及び以下の説明において述べられる。本発明の、他の特徴、目的、及び利点は、説明及び図面並びに特許請求の範囲から明らかになるであろう。
【００２２】
種々の図面における同じ参照符号は同じ要素を示す。
【発明を実施するための最良の形態】
【００２３】
ここで図４を参照すると、ＭＨＥＭＴデバイス構造１０が示され、ＧａＡｓ半導体基板１２、ＩｎＡｌＡｓバリア層１４、及び、バリア層１４と基板１２の間の格子整合層１６を含む。ここでは、バリア層１４は、１０００オングストロ−ム厚である。
【００２４】
バリア層１４上には、ＩｎｙＧａ１−ｙＡｓ下部チャネル層１８が配設され、ｙは、下部チャネル層のＩｎ含有量のモル分率であり、ｙは０．０〜０．６５の範囲、ここでは、０．４３である。本明細書では、下部チャネル層１８は、１００オングストローム厚である。
【００２５】
下部チャネル層１８には、ここでは、１００オングストローム厚であるＩｎｘＧａ１−ｘＡｓ上部チャネル層２０が配設され、ｘは、上部チャネル層のＩｎ含有量のモル分率であり、ｘは０．１５〜０．９０の範囲、ここでは、０．５３である。ｘはｙと異なることに留意されたい。
【００２６】
上部チャネル層２０上には、ショットキー層２２が配設される。ショットキー層２２は、ここでは、１８０オングストローム厚であり、図示するように、ショットキー層２２の底部から、ここでは、４０オングストロームである従来のシリコンドーピングスパイク２４が存在することに留意されたい。ショットキー層２２の底部４０Åは、Ｉｎ０．５２Ａｌ０．４８Ａｓから成るが、ショットキー層２２の上部１４０Åは、Ｉｎ０．４Ａｌ０．６Ａｓから成る。
【００２７】
デバイス構造１０は、ここでは、７０オングストローム厚であり、５×１０１８／ｃｍ３にシリコンドーピングしたＩｎＧａＡｓキャップ層２６ａ及び２６ｂを含む。ゲート電極２８は、キャップ層２６ａ、２６ｂの間の領域においてショットキー接触層２２とショットキー接触する。領域は、図示するように、低電界領域及び高電界領域を有する。図示するように、ソース電極３０は、キャップ層２６ａとオーミックコンタクトし、ドレイン電極３２は、キャップ層２６ｂとオーミックコンタクトする。キャップ層２６ａ及び２６ｂ並びにドーピングスパイク２４におけるドーピングは、デバイスの意図するドーピングの合計を表す。
【００２８】
点線矢印３４は、上部チャネル層２０及び下部チャネル層１８を通って、ソース電極３０とドレイン電極３２の間に流れる電子の経路を表す。
構造は、ＧａＡｓ基板を使用し、蛍光体が無いことに留意されたい。それによって、結果として得られるデバイスは、スプリットチャネルメタモルフィックＨＥＭＴ（分割チャネルＭＨＥＭＴ）として知られる。ＭＨＥＭＴ技術によって、ＩｎＰ基板上で成長するデバイスに対してより広い範囲のインジウム含有量が可能になる。スプリットチャネルによって、低電界領域において見出される低電界条件での優れた電子輸送のために、上部チャネルの独立した最適化が可能になり、一方、ゲート２８とＩｎＧａＡｓキャップ層２６ｂ間等の高電界を有する領域における最適電子輸送を得るために、下部チャネル材料に対する独立した最適化が可能になる。上述した上部チャネル層２０は、ＩｎｘＧａ１−ｘＡｓを含み、ｘ及びｙは、各チャネルについてのインジウム含有量のモル分率である。本明細書における実施態様では、上部チャネル層２０は、ｘ＝０．５３に設定されたインジウムモル分率を有し、一方、下部チャネル層１８は、ｙ＝０．４３を有する。この構成は、以下の計算された材料パラメータを与える。
【００２９】
【表１】
2007521651.tif 000002
【００３０】
下部チャネル層１８の大きなバンドギャップは、インパクトイオン化を低減し、したがって、ＭＨＥＭＴが確実に耐えることができるＶｄｓの値は増加するはずである。低電界領域では、電子速度は、上部チャネルの高い移動度によって高められ、一方、高電界領域では、下部チャネル層１８のインパクトイオン化の低減によって、高いＶｄｓが可能になる。電子は、ショットキー層２２とバリア層１４の材料によって形成される電位障壁のために、２つのチャネル層１８、２０内に閉じ込められる。チャネル層１８、２０の小さい２００Åの結合幅と組み合わせた、この閉じ込めによって、電子が離散的なエネルギーレベルに存在するようになる。量子力学的シミュレーションは、上部チャネルの伝導バンドは、下部チャネルの伝導バンドよりエネルギーが０．１ｅＶ低いことを示し、上部チャネル層２０が下部チャネル層１８に比べて電子に対して２０倍高い親和力があることが示される。ＭＨＥＭＴの層構造１０は、第１電子エネルギーレベルが下部チャネル層１８の伝導バンド未満であるようなものである。したがって、低電界領域では、２つのチャネル層１８、２０の伝導バンドは、上部チャネル層２０の方に電子分布を偏らせる傾向があり、そのため、低電界領域では、電子輸送は、インジウムのより多い上部チャネル層２０の特性によって支配される。しかしながら、高電界領域では、電子が、上位のエネルギーレベルを満たすと予想することができる。これらの励起された電子エネルギーレベル、たとえば、第２のエネルギーレベル、及び、より高いエネルギーレベルは、上部チャネル層１８と下部チャネル層２０の間の伝導バンドレベルの０．１ｅＶの差を越える。したがって、エネルギーを有する電子は、下部チャネル層１８へと容易に横断することができ、下部チャネル層１８では、電子がインパクトイオン化及びデバイスバーンアウトに寄与する可能性は少ない。
【００３１】
スプリットチャネルＭＨＥＭＴデバイス１０は、以下の手順を介して構築される。
全ての半導体層は、分子ビームエピタキシシステム（ＭＢＥ）を使用して成長する。最初に、先に参照した論文に記載されるように、メタモルフィック格子整合層１６は、Ｅｐｉ−ｒｅａｄｙのＧａＡｓウェハ（すなわち、基板１２）上で成長する。スプリットチャネルＭＨＥＭＴデバイス１０の場合、格子整合層１６は、インジウムの０．０５モル分率を有するＩｎＡｌＧａＡｓ層で始まる。インジウム含有量は、後続のＩｎＡｌＧａＡｓ層によって増加し、一方、ガリウム層モル分率は減少し、アルミニウムモル分率は一定を保つ。これらの層の４５００Åの後に、ＩｎＡｌＡｓが成長し、次の６０００Åの成長について、Ｉｎは、濃度が増加し、一方、Ａｌは減少する。格子整合層技術はまた、論文「Strain Relaxation and Dislocation Filtering in Metamorphic High Electron Mobility Transistor Structures Grown on GaAs Substrates」D. Lubyshev, W. Liu, T. Stewart, A. Cornfeld, X. Fang, X. Xu, P. Specht, C. Kisielowski, M. Naidenkova, M. Goorsky, C. Whelan, W. Hoke, P. Marsh, J. Millunchick, S. Svensson、Journal of Vacuum Science and Technology B 19(4), July/August 2001において考察されている。
【００３２】
最後に、低いＩｎ０．５２Ａｌ０．４８Ａｓバリア層１４で始まる、チャネル層１８、２０の格子定数に近い格子定数を有する層が成長する。
２つのチャネル層（分割チャネル）、すなわち、下部チャネル層１８及び上部チャネル層２０は、図４に示すように続き、ショットキー層２２の４０Åの下側部分によって覆われる。本明細書では、ショットキー層２２の４０Åの下側部分はＩｎ０．５２Ａｌ０．４８Ａｓである。ＩｎＡｌＡｓショットキー層２２の上側部分について、アルミニウム含有量は、その後、０．６分率まで増加され、Ｉｎ．４Ａｌ．６Ａｓの１４０Åショットキー層が得られる。シリコンパルス層２４は、ショットキー層２２の上側部分と下側部分の間に配設される。
【００３３】
ショットキー層２２の上側部分におけるショットキー層２２の高アルミニウム含有量は、ショットキー層２２とゲート金属電極２８の間の大きなショットキーバリア（Φｂ）と組み合わされた、ゲート電極２８とチャネル層１８、２０の間の大きなエネルギーバリアの形成によって、ゲート電流を低減するように設計される。
【００３４】
層の成長後、スプリットチャネルＭＨＥＭＴデバイスが、画定され、層１６の下のデバイス間の半導体材料を除去するメサエッチを実施することによって絶縁される。オーミックコンタクト３０、３２が堆積（デポジット）され、合金にされる。次に、ゲート領域が画定され、エッチングされて、Ｅビーム及び光リソグラフィを使用して層２６ａ及び２６ｂの間の領域が形成される。ゲート電極２８の金属は、次に、堆積され、リフトオフされて、ゲート電極２８が形成される。
【００３５】
２つのチャネル層１８及び２０、すなわち、下部チャネルＩｎｙＧａ１−ｙＡｓ層１８及び上部チャネルＩｎｘＧａ１−ｘＡｓ層２０が設けられ、ｘ及びｙはチャネルのインジウム含有量のモル分率であり、ｘ＞ｙであることに留意されたい。さらに、アクティブなデバイス半導体層１８〜２２は、ＩｎＰの格子定数と異なる平均格子定数を有することに留意されたい。
結果
いくつかのスプリットチャネルデバイス１０（図４）、並びに、０．１５μｍのゲート長Ｌｇ及び１００μｍのゲート周辺部(periphery)を有する、図１による単一チャネルＭＨＥＭＴが、５０Ωウェハプローブシステムを使用してオンチップで精査された。スプリットチャネルＭＨＥＭＴデバイス１０（図４）は、Ｉｎ．５３Ｇａ．４７Ａｓの１００Å厚の上部チャネル層２０及びＩｎ．４３Ｇａ．５７Ａｓの１００Åの下部チャネル層１８を有した。単一チャネルＭＨＥＭＴは、２００Å厚のＩｎ．５３Ｇａ．４７Ａｓチャネルを有した。以降では、上記ＭＨＥＭＴ設計は、４３／５３％及び５３％ＩｎＭＨＥＭＴと呼ばれる。図１のＭＨＥＭＴと同じであるが、２００Å厚のＩｎ．６Ｇａ．４Ａｓチャネルを有した他のＭＨＥＭＴが試験された。これらのデバイスは６０％ＩｎＭＨＥＭＴと呼ばれた。
【００３６】
これらの試験では、ゲート回路上にのみ、後述するバイアスティ（bias tee）が使用された。ＭＨＥＭＴ、特に、ゲートに対して提示されるインピーダンスの制御は、望ましくない発振を防止するのに重要である。バイアスティは、ゲート上のＲＦ信号経路が５０Ω負荷を見ており、一方、ＤＣゲートバイアス電圧がデバイスのゲートに印加され、ＲＦ５０Ω負荷から遮断されるように、ＤＣ信号経路とＲＦ信号経路を分離することによって、この目的を果たす。
【００３７】
以降では、全てのＭＨＥＭＴ電流は、１ｍｍの総ゲート周辺部に対して正規化されたものとして記載されるであろう。たとえば、１０ｍＡ／ｍｍは、ゲート周辺部の各ｍｍについて１０ｍＡの電流を意味し、周辺部は、電流に垂直なゲートの寸法であり、デバイスサイズの尺度である。
【００３８】
最初の試験は、ＨＰ４１５５Ｂパラメータ解析器によって、以降でＩＶ曲線として知られるＭＨＥＭＴ系統の電流−電圧曲線を測定することである。この試験では、ドレイン電流Ｉｄｓは、ドレイン−ソース電圧Ｖｄｓとゲート−ソース電圧Ｖｇｓの両方の関数としてプロットされる。Ｉｄｓ対Ｖｄｓ曲線ファミリは、Ｖｇｓを設定し、Ｖｄｓを０〜１．５Ｖまでスイープし、Ｖｇｓを一定に保った状態で、結果として得られるＩｄｓをプロットすることによって生成される。その後の曲線は、Ｖｇｓを−０．２Ｖで段階的に変え、Ｖｄｓをスイープすることによって生成され、次の一連の曲線が生成される。このプロセスは、Ｖｇｓ＝＋１ＶからＶｇｓ＝−１．１又は−１．２Ｖまで繰り返される。ゲート電流が１００μＡ／ｍｍに制限されるため、実際のＶｇｓは＋１Ｖ未満のどこかに制限されるであろう。
【００３９】
３つのタイプのＭＨＥＭＴ構造、すなわち、２００Å厚Ｉｎ．５３Ｇａ．４７Ａｓチャネル（図１に示す）を有する５３％ＭＨＥＭＴ及びＩｎ．５３Ｇａ．４７Ａｓの１００Å厚の上部チャネル層２０を有する、図４に示すスプリットチャネルＭＨＥＭＴデバイス１０である４３／５３％ＭＨＥＭＴ及びＩｎ．４３Ｇａ．５７Ａｓの１００Å厚の下部チャネル層１８の電力出力能力を評価し、且つ比較するために、ここでは、ブレークダウン及びバーンアウト測定が使用された。５３％及び４３／５３％ＭＨＥＭＴデバイス１０（図４）は、６０ＧＨｚを超えてＲＦ電力を生成するように意図された競合するＭＨＥＭＴ設計である。比較のために、試験の一部は、５３％デバイスと同じであるが、Ｉｎ．６Ｇａ．４Ａｓチャネルを有し、且つ以後６０％ＭＨＥＭＴと称するＭＨＥＭＴからのデータを含んでいる。
【００４０】
オン状態ブレークダウン特性は、ＭＨＥＭＴの動作がＩＶ曲線ファミリによって検証された後に測定することができる。オン状態ブレークダウンは、Ｉｄｓをゼロから３００ｍＡ／ｍｍまでスイープして、Ｉｄｓ対Ｖｄｓ曲線ファミリをプロットすることによって測定される。各曲線は、逆ゲート電流Ｉｇの固有の値でプロットされ、それぞれの異なる曲線ファミリは、Ｉｇを新しい値に段階的に変えることによって作成される。ゲート電流は、原理的に、２つの作用、すなわち、１．トンネリング、及び、２．チャネル層におけるインパクトイオン化によって生成する正孔電流から生じる。Ｖｇｓの所与の値について、Ｉｄｓ及び／又はＶｄｓが増加すると、結果として得られるインパクトイオン化の増加によりチャネル内の正孔の生成が増加するために、Ｉｇが上昇することが予想される。正孔はゲートによって採集され、正孔生成レートに比例するゲート電流がもたらされる。低いＩｄｓでは、ゲート金属２８とチャネル層１８及び２０の間の電子トンネリングによって、Ｉｇが支配されることが予想される。図５及び図６では、それぞれ、５３％及び４３／５３％スプリットチャネルＭＨＥＭＴは、そのＩＶ曲線（左のプロット）、次に、そのオン状態ブレークダウン曲線（右のプロット）をプロットすることによって特徴付けられる。５３％データの場合、ＩＶ曲線及びブレークダウン曲線は、４つのＭＨＥＭＴから平均された。図６では、４３／５３％ＩＶ曲線は、４つのＭＨＥＭＴについて平均され、そのブレークダウン曲線は、２つのデバイスにわたる平均を表す。５３％デバイスは、Ｉｄｓ＞１００ｍＡ／ｍｍについて、低ドレイン電流において高いブレークダウンＶｄｓを示すが、４３／５３％デバイスは、Ｖｄｓが所与のゲート電流Ｉｇについて５３％ＭＨＥＭＴより高いという利点を示す。
【００４１】
図７は、よりコンパクトな形式で図５及び図６のブレークダウンデータの一部を示す。全ての場合に、各データ点は、単一デバイスについてＩｇ＝２００μＡ／ｍｍにおけるＶｄｓを表す。各データ点におけるＶｄｓ値は、全ての場合において、Ｉｇ＝２００μＡ／ｍｍで、２００及び３００ｍＡ／ｍｍの２つのそれぞれのＩｄｓ値で測定された２つのＶｄｓ値の平均によって形成された。図７では、「ポストＳｉＮｘ」デバイスは、窒化ケイ素コーティングでパッシベーションされた４３／５３％ＭＨＥＭＴであった。６０％Ｉｎデバイスもまた、窒化ケイ素コーティングでパッシベーションされたが、５３％デバイスは、パッシベーション前に測定された。図７は、予想される傾向、すなわち、スプリットチャネル４３／５３％ＭＨＥＭＴが、高いオン状態ブレークダウン、すなわち、５３％ＩｎＭＨＥＭＴより高いＶｄｓを示すことを例示している。別の傾向、すなわち、Ｉｍａｘが増加すると、ブレークダウンにおけるＶｄｓが減少することが、同様にわかる。Ｉｍａｘが、デバイスで得られるＩｄｓの最大値であり、且つドーピングに関連するため、このことが予想される。ショットキー層２２によって提示される電子に対する有効エネルギーバリアを減らすことによって、増加したゲート逆電流で、より高いＳｉパルスドーピング２４（図４）が予想される。同様に、より高いドーピング及びＩｍａｘレベルは、一定Ｖｄｓについて、高電界領域の電界を増加させるゲート−ドレイン空乏領域幅を減らすのに役立つ。より高い電界は、ゲート電流に対するバリアを減らしながら、チャネル領域、すなわち、図１に示すデバイスのための単一チャネル層か、図４のデバイス１０のためのスプリットチャネル層１８、２０のいずれかにおけるインパクトイオン化を増加させる。これらの作用は、所与のＶｄｓについて高いゲート電流をもたらすか、又は、別法として、所与のドレイン電流及びゲート電流について低いＶｄｓをもたらす。
【００４２】
５３％（図１）及び４３／５３％（すなわち、図４のデバイス１０）ＭＨＥＭＴの半導体層構造の正孔測定は、それぞれ、９６２４及び９０９７ｃｍ２／Ｖ・Ｓの測定された室温正孔移動度を示す。図８及び図９は、５３％ＭＨＥＭＴの小信号周波数応答に対する４３／５３％スプリットチャネルの小信号周波数応答を示す。９５ＧＨｚで且つＶｄｓ＝２．５Ｖにおいて、図８は、両方のデバイスが、１１．６ｄＢの小信号最大利用可能電力利得（ＭＡＧ）を有することを示す。９５ＧＨｚにおいて、５３％ＭＨＥＭＴは、５．６ｄＢのＨ２１を有するが、４３／５３％ＭＨＥＭＴのＨ２１は６．２ｄＢである。２．５ＶのＶｄｓと２００ｍＡ／ｍｍのＩｄｓにおいて、４３／５３％デバイスの電流利得Ｈ２１は、５３％デバイスのＨ２１より０．６〜０．８ｄＢ高いが、ＭＡＧ値は、１０〜１００ＧＨｚにわたって両方のデバイスについてほぼ同じである。
【００４３】
図９は、４３／５３％デバイスと５３％デバイスの比較に関して、Ｖｄｓを増加させる効果を示す。１．５ＶのＶｄｓの場合、４３／５３％ＭＨＥＭＴのＨ２１は、５３％ＭＨＥＭＴのＨ２１を、１０ＧＨｚで０．６５ｄＢ、１００ＧＨｚで０．３ｄＢだけ超える。本明細書では、４３／５３％デバイスのＭＡＧは、５３％ＭＨＥＭＴのＭＡＧより〜０．０５ｄＢ低い。図９は、Ｖｄｓ＝２．５Ｖ及び１．５Ｖについての、従来技術と比較した、本発明の最大利用可能利得（ＭＡＧ）と電流利得（Ｈ２１）との測定された差を示す。たとえば、「２．５Ｖ  Ｈ２１」と表示された曲線は、本発明のＨ２１（ｄＢ単位）から従来技術のＨ２１を引いた値を表し、両方のデバイスのＨ２１はＶｄｓ＝２．５Ｖで測定された。同様に、「１．５Ｖ  ＭＡＧ」は、本発明のデバイスのＭＡＧから従来技術のデバイスのＭＡＧを引いた値であり、共にＶｄｓ＝１．５Ｖで測定された。
【００４４】
１０〜１００ＧＨｚバンドにわたって、Ｖｄｓが２．５Ｖに増加すると、ＭＡＧ値の差は、ほぼゼロに近づくが、Ｈ２１の差は、約０．２ｄＢだけ増加することに留意されたい。換言すれば、Ｖｄｓが増加すると、４３／５３％ＭＨＥＭＴの利得における利点は、Ｈ２１とＭＡＧの観点から増加する。５３％ＭＨＥＭＴと比較すると、Ｖｄｓが増加するにつれて、チャネル内のインパクトイオン化電子散乱は、４３／５３％ＭＨＥＭＴでは急激には増加せず、５３％ＭＨＥＭＴよりも４３／５３％ＭＨＥＭＴにとって電子移動度の利点が増すために、このことが予想される。４３／５３％ＭＨＥＭＴの周波数応答の利点は小さいが、４３／５３％ＭＨＥＭＴは、５３％ＭＨＥＭＴに対する周波数応答の低下なしで、IEEE Journal of Solid-State Circuits, Vol. 34, No. 9, September 1999, pp 1204-1211に公表された、J. del Alamo及びM. Somervilleによる「Breakdown in Millimeter-Wave Power InP HEMTs: a Comparison with PHEMTs」と題する論文に規定されるオン状態ブレークダウンの所望の改善を実際に達成する。
【００４５】
図１０は、９５ＧＨｚにおける入力ＲＦドライブ電力（ＰＲＦｉｎ）の関数としての、ＰＲＦｏｕｔ、ＰＡＥ、及びassociated gain(結合ゲイン：Ｇ)を示す。２３％の最大ＰＡＥにおいて、ＰＲＦｏｕｔは、１３．８ｄＢｍ＝２４ｍＷ又は約１６０ｍＷ／ｍｍであり、結合ゲインが約６ｄＢである。入力ＲＦ電力は、３ｄＢ圧縮、すなわち、小ＲＦ入力に関するレベルに対して、利得を３ｄＢだけ減少させたレベルに設定された。２３％ＰＡＥは、９５ＧＨｚで、又は、９５ＧＨｚ近くで動作する任意のＩｎＰ  ＨＥＭＴ又はＭＨＥＭＴについて、ほぼ最新技術水準の効率である。デバイスの利得は、デバイスの出力の負荷抵抗に送出される出力ＲＦ信号電力をデバイスの入力に送出されるＲＦ信号電力で割った比である。
【００４６】
デバイスの最大利用可能利得（ＭＡＧ）は、デバイスが、入力及び出力において最適なインピーダンスを提示されるときの、デバイスから理論的に利用可能な最大利得である。
本明細書で示すように、Ｈ２１は、デバイスの電流利得、すなわち、出力をグラウンド（０Ｖに設定）に結合した状態で、デバイスの出力信号電流をその入力信号電流で割った比の大きさである。
【００４７】
本発明のいくつかの実施形態について述べたが、本発明の精神及び範囲から逸脱することなく、種々の変更を行ってもよいことが理解されるであろう。したがって、他の実施形態も特許請求の範囲に含まれるものである。
【図面の簡単な説明】
【００４８】
【図１】従来技術によるメタモルフィックＨＥＭＴデバイスの単一チャネル断面略図である。
【図２】従来技術による図１のデバイスのための、或る電流−電圧（ＩＶ）曲線ファミリを示すプロット図である。
【図３】従来技術によるＩｎＰ複合チャネルＨＥＭＴデバイスのスプリットチャネル断面略図である。
【図４】本発明によるスプリットチャネルＨＥＭＴデバイスの断面略図である。
【図５】従来技術による図１のデバイスと本発明による図４のデバイスとのＩＶ曲線（左のプロット）及びオン状態ブレークダウン曲線（右のプロット）を比較するプロット図である。
【図６】従来技術による図１のデバイスと本発明による図４のデバイスとのＩＶ曲線（左のプロット）及びオン状態ブレークダウン曲線（右のプロット）を比較するプロット図である。
【図７】よりコンパクトの形式で図５及び図６のブレークダウンデータを示す図である。
【図８】従来技術による図１のデバイスと本発明による図４のデバイスの周波数応答曲線を示す図である。
【図９】測定された、Ｖｄｓ＝２．５Ｖ及び１．５Ｖについての、本発明及び図１のデバイス（従来技術）の最大利用可能利得（ＭＡＧ）と電流利得（Ｈ２１）との差を示す図である。
【図１０】本発明による図４のデバイスについての、入力ＲＦドライブ電力（ＰＲＦｉｎ）の関数としてのＰＲＦｏｕｔ、ＰＡＥ、及び結合利得（Ｇ）曲線を示す図である。
【図１】
2007521651.tif 000003
【図２】
2007521651.tif 000004
【図３】
2007521651.tif 000005
【図４】
2007521651.tif 000006
【図５】
2007521651.tif 000007
【図６】
2007521651.tif 000008
【図７】
2007521651.tif 000009
【図８】
2007521651.tif 000010
【図９】
2007521651.tif 000011
【図１０】
2007521651.tif 000012
【国際調査報告】
2007521651.tif 000013
2007521651.tif 000014