(57)【要約】  直流オフセット補正のためのシステム及び方法が開示される。このシステムの一実施形態は、直流オフセット補正回路のウォームアップ時間と整定時間を高速化するために、直流オフセット補正回路の帯域幅変更を達成するように構成された調節可能な帯域幅制御論理回路（１１９）を有する直流オフセット補正回路（２４０ａ、２４０ｂ）を含む。
2007533266.tif 000002
【特許請求の範囲】
【請求項１】
調整可能な帯域幅を有する直流オフセット補正回路（２４０ａ、２４０ｂ）と、
該直流オフセット補正回路の帯域幅変更を達成するように構成される制御論理回路（１１９）と、
を備える直流オフセット補正システム（２００ａ、２００ｂ）。
【請求項２】
前記直流オフセット補正回路が、前記制御論理回路（１１９）と通信する切り替えネットワーク（２５５）を含み、
前記直流オフセット補正回路が、第一の抵抗器（２４５）と第一のコンデンサ（２４９）とを有する低域通過フィルタを含む、
請求項１に記載のシステム。
【請求項３】
前記切り替えネットワークが前記第一のコンデンサに結合される第二のコンデンサまたは前記第一の抵抗器に結合される第二の抵抗器を含み、
前記切り替えネットワークが前記制御論理回路からの信号に応じて、前記第二のコンデンサが、前記帯域幅の変更を達成するよう前記第一のコンデンサの等価キャパシタンスを変更するか、あるいは、切り替えネットワークが該制御論理回路からの信号に応じて、前記第二の抵抗器が該帯域幅の変更を達成するよう前記第一の抵抗器の等価抵抗を変更するか、あるいは、該切り替えネットワークが該制御論理回路からの信号に応じて、該帯域幅変更を達成するよう該第二の抵抗器が該第一の抵抗器の等価抵抗を変更し、かつ、該第二のコンデンサが該第一のコンデンサの等価キャパシタンスを変更する、
請求項２に記載のシステム。
【請求項４】
前記直流オフセット補正回路がデジタル高域フィルタ（３２７）を含み、
前記デジタル高域フィルタが、応答速度情報を提供する制御論理回路からの信号に応じて、該デジタル高域フィルタの前記帯域幅を改変するための該制御論理回路からの該信号に基づいて選択されるフィルタ係数を含むか、あるいは該デジタル高域フィルタが複数のフィルタ係数の内の一つを提供する該制御論理回路からの信号に応じて、該デジタル高域フィルタの該帯域幅を改変する、
請求項１に記載のシステム。
【請求項５】
前記制御論理回路と前記直流オフセット補正回路の間に配置されるシリアルバスインタフェース（１９２）をさらに含む、請求項１に記載のシステム。
【請求項６】
前記制御論理回路が、動作モードの変化を検出することに応じて、あるいはモードコマンドを受信することに応じて直流オフセット補正回路の帯域幅変更を達成するように構成される、請求項１に記載のシステム。
【請求項７】
前記制御論理回路が、アイドル動作モードに先行するスリープ動作モードの間に直流オフセット補正回路の帯域幅の増加を達成し、
前記帯域幅の変更が直流オフセット補正回路のウォームアップ及び整定時間の内の少なくともいずれか一つを促進するか、あるいは、該直流オフセット補正回路の整定が完了したときに、該直流オフセット補正回路の帯域幅の減少を達成するか、あるいは圧縮動作モード中に該直流オフセット補正回路の帯域幅の増加を達成し、前記帯域幅の変更が該直流オフセット補正回路のウォームアップ及び整定時間の内の少なくともいずれか一つを促進するように構成される、
請求項１に記載のシステム。
【請求項８】
前記直流オフセット補正回路が少なくとも一つの可変抵抗器または少なくとも一つの可変コンデンサ、または両方の組み合わせを含み、
前記可変抵抗器が、前記制御論理回路からの信号に応じて、帯域幅変更を達成するために抵抗を変更し、
前記可変コンデンサが前記制御論理回路からの信号に応じて前記帯域幅変更を達成するためにキャパシタンスを変更する、
請求項１に記載のシステム。
【請求項９】
調整可能な帯域幅を有するように構成される直流オフセット補正回路（２４０ａ、２４０ｂ）を提供するステップと、
前記直流補正回路の前記帯域幅を変更するステップと、
を備える直流オフセット補正システムを動作する方法。
【請求項１０】
前記帯域幅を変更するステップが、前記直流オフセット補正回路の少なくとも一つの等価キャパシタンス（２４９）、または直流オフセット補正回路の少なくとも一つの等価抵抗（２４５）、あるいは両方の組み合わせを変更することを含むか、あるいは、該帯域幅を変更するステップがデジタル高域フィルタ帯域幅（３４７）を変更することを含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概してトランシーバに関する。さらに詳細には、本発明はマルチモードトランシーバシステムにおける直流補正に関する。
【背景技術】
【０００２】
セルラーハンドセット等のポータブルトランシーバにおける趨勢は、統合カメラ、ミュージックダウンロード能力、及び／またはグローバルローミング等の多岐にわたる機能だけではなく、より小さなフォームファクタ、高いデータレート機能に向けて進んできた。とりわけ、ＧＳＭ（グローバル・システムズ・フォー・モバイル・コミュニケーションズ）、ＣＤＭＡ２０００（符号分割多重アクセス）、ＷＣＤＭＡ（広帯域ＣＤＭＡ）等のマルチモードシステムは、無線アーキテクチャを含み、他のタイプの受信機よりも、多くの場合、消費する基板スペースが狭く、通常、コストが低い直接変換受信機に向かって進化をしてきた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
直接変換受信機アーキテクチャの設計の古くからある課題は、周知であり、直流（ＤＣ）オフセットを中心とする問題を含んでいる。ＤＣオフセットは、通常、２つの入力（差動入力）時に適用される信号の結果生じ、２つの入力の間の同相電圧の差異を表す。直接変換受信機では、関連するアンテナからの信号はベースバンド（例えばＤＣ）に直接的にダウンコンバートされてから、さらなる信号処理の前に増幅され、これによりベースバンドで大きな利得が得られる。（例えば、局所発振器（ＬＯ）の漏れ、非線形性等によって）受信機のフロントエンドで発生するあらゆるＤＣオフセットは、この大きな利得によってベースバンド部分を飽和する可能性があり、したがって、通常、不必要なＤＣ信号より信号レベルがかなり小さい所望される信号を破壊することがある。ＤＣオフセット除去の複数の方法が、直接変換受信機を含む多くの種類の受信機でのＤＣオフセットを最小限に抑えるために開発されてきたが、これらの方法でも、信号品質を大きく劣化させ、及び／またはポータブルトランシーバのスタンバイ時間を大幅に短縮させることがある。
【０００４】
したがって、大きな信号劣化及び／または過剰な電力消費なく、優れた特徴を有するポータブルトランシーバを提供することが望ましい。
【課題を解決するための手段】
【０００５】
直流オフセット補正のためのシステム及び方法の実施形態を示す。あるシステムの実施形態は、とりわけ、調整可能な帯域幅を有する直流オフセット補正回路と、該直流オフセット補正回路の帯域幅変更に影響し、直流オフセット補正回路のウォームアップ、及び／または、整定時間（settling time）を高速化する制御論理回路とを含む。
【０００６】
関連する動作の方法も提供される。本発明の他のシステム、方法、特徴及び優位点は当業者に明らかであり、以下の図及び詳細な説明を調べると明らかになるであろう。すべてのこのようなシステム、方法及び特徴、ならびに優位点は本説明の中及び、本発明の範囲内に含まれ、また、添付請求項により保護されることが意図されている。
【発明を実施するための最良の形態】
【０００７】
本発明は以下の図を参照してさらによく理解できる。図面中の構成要素は縮尺比に従って拡大される必要はなく、本システム及び方法の原理を明確に説明することに重点を置いて描かれている。また、図面中、類似する符号は複数の図を通して対応するパーツを指す。
【０００８】
直流オフセット補正システム及び方法（ここでは、略してＤＣオフセット補正システムと称する）の実施形態が開示される。ＤＣオフセット補正システムは、ＤＣオフセット補正と整定時間のトレードオフを効果的に達成する方法を提供し、これによりスタンバイ動作が増進される。
【０００９】
ＤＣオフセット補正システムは、ＷＣＤＭＡ（広帯域符号分割多重アクセス）、及びＧＳＭ（グローバル・システム・フォー・モバイル・コミュニケーションズ）システムで動作できる直接変換受信機に関連して説明されるが、ＣＤＭＡ２０００等の他のシステムでの動作が可能である。言い換えると、ＤＣオフセット補正システムは、スーパーヘテロダイン受信機または直接変換受信機等の特定の受信機アーキテクチャの範囲に制約されることがない。一般的には、ＤＣに近接する受信機チェーンに沿って利得のかなりの蓄積があり、通常ＤＣオフセット値を上昇させる。したがって、直接変換受信機を用いることによって、ＤＣオフセット補正システムの使用が望ましいことを理解する上で有益である。直接シーケンススペクトル拡散を使用するＣＤＭＡ２０００及びＷＣＤＭＡのようなシステムでは、受信される信号情報の帯域幅はＣＤＭＡ２０００の場合約６３０ｋＨｚ、ＷＣＤＭＡの場合約１．９２ＭＨｚである。このようなシステムは元のデータ帯域幅をさらに幅広い帯域幅に広げるために送信機内で拡散シーケンスを使用する。この拡散率が、通例、処理利得と呼ばれている。拡散コードが使用されるため、信号の帯域幅は一般的にはＤＣよりはるかに幅広い。したがって、ＤＣでの情報が削除されると、削除部分はパワースペクトル密度に関して総帯域幅における非常に小さな部分となる。その結果、例えば狭帯域システムと比較すると、ＤＣでの情報が削除されるときの信号品質の劣化はごくわずかである。ＤＣオフセット補正システムは調節可能な帯域幅のための受信機システムの構成部品を提供し、整定時間と、ＤＣでの信号エネルギーの一部を削除することによる信号品質の劣化とのトレードオフによって決定される。
【００１０】
一実施形態では、ＤＣオフセット補正システムはスリープモードとアイドルモードを交互に繰り返すときに、ポータブルトランシーバの受信機システム内に位置するＤＣオフセット補正回路の帯域幅切り替えを行なう。「スリープモード」は、受信機システムがほぼ完全に（例えば、構成要素の大部分が）オフされており、（例えば、アイドルモードを開始するために適切なタイミングで受信機システムが「ウェイクアップ」できるようにするために十分な）最小の処理活動が行なわれている状態を示す。ＲＦサブシステムベースバンド部分機能の大部分だけではなく、無線周波数（ＲＦ）フロントエンド、混合信号部分もポータブルトランシーバの電力を節約し、後の電池寿命を高めるために出力を下げられる。「アイドルモード」は、ポータブルトランシーバが受信信号を復調しており、受信機システムが完全にオンになっている状態を指す。ポータブルトランシーバは、電力を節約し、基地局から情報を受信するためにスリープモードとアイドルモードを交互に繰り返す。
【００１１】
別の実施形態では、ＤＣオフセット補正システムは圧縮動作モードから切り替わるときにＤＣオフセット補正回路の帯域幅を切り替える。例えばＷＣＤＭＡからＧＳＭへの「圧縮動作モード」は、ポータブルトランシーバがＧＳＭ測定を行うことができるようにするためにＷＣＤＭＡフレーム間にギャップを作成する動作を含む。データはより高速でより短期間に送信され、ギャップはＷＣＤＭＡモードとＧＳＭモードを切り替えるために使用される。ポータブルトランシーバがＷＣＤＭＡモードに戻ると、ＷＣＤＭＡ受信機システムはイネーブルされ、実際のデータの復調が開始する前に多様な構成要素を整定しなければならない。整定する構成要素は受信機システムのＤＣオフセット補正回路を含み、このような構成要素の整定時間はそのそれぞれの帯域幅に反比例する。より幅広い帯域幅は整定時間がより短いことを示し、より狭い帯域幅は整定時間がより長いことを示す。したがって、ＷＣＤＭＡ受信機チェーンが再びイネーブルされるときには、整定を可能にするためにウォームアップ時間を短縮するためだけでなく、パワードレインを最小限に抑えるためにもＤＣオフセット補正回路を最短時間で整定することが望ましい。
【００１２】
ＤＣオフセット補正システムの動作の原理をさらに説明するために、トランシーバの一例が図１に示され、ＤＣオフセット補正システム実施形態の例示的なインプリメンテーションを提供している。ＤＣオフセット補正システムのための直接変換受信機インプリメンテーションの例が図２Ａと図３Ａに示されており、ＤＣオフセット補正システムの実施形態が２つ図２Ｂと図３Ｂに示されている。図４と図５は、図２Ｂと図３ＡのＤＣオフセット補正システムの実施形態によって実現される、スリープ／アイドルモード帯域幅切り替え及び圧縮モード帯域幅切り替えを描く。図６は、ＤＣオフセット補正システムのＤＣオフセット補正制御論理回路により用いられる方法を描く。
【００１３】
図１は、ＤＣオフセット補正システム２００の多様な実施形態を実現できるポータブルトランシーバ１００の一例を描くブロック図である。一実施形態では、ＤＣオフセット補正システム２００はＤＣオフセット制御論理回路１１９と、シリアルバスインタフェース１９２と、ＤＣオフセット補正回路２４０とを含み、それらの構成要素はさらに詳しく後述される。ポータブルトランシーバ１００は、スピーカ１０２と、ディスプレイ１０４と、キーボード１０６と、マイク１０８とを含み、これらすべてはベースバンドサブシステム１３０に接続されている。特定の実施形態では、ポータブルトランシーバ１００は、例えば携帯／セルラータイプの電話等の携帯通信機器である場合がある。スピーカ１０２とディスプレイ１０４は、それぞれ接続１１０と１１２を介してベースバンドサブシステム１３０から信号を受信する。同様に、キーボード１０６とマイク１０８は、それぞれ接続１１４と１１６を介してベースバンドサブシステム１３０に信号を供給する。
【００１４】
ベースバンドサブシステム１３０は、バス１２８を介して互いに通信するマイクロプロセッサ（μＰ）１１８と、メモリ１２０と、アナログ回路１１２と、及びデジタル信号プロセッサ（ＤＳＰ）１２４とを含む。マイクロプロセッサ１１８は、一実施形態において、ＤＣオフセット補正回路２４０の帯域幅調整を制御する埋め込み命令を含み得るＤＣオフセット補正制御論理回路１１９が組み込まれて示されている。後述されるように、動作モードの変化は、ＤＣオフセット補正制御論理回路１１９に通信されることができ、これにより制御信号がＤＣオフセット補正回路２４０に提供され、ＤＣオフセット補正回路２４０の帯域幅が修正される。以下に示すように、ある実施形態では、ＤＣオフセット補正制御論理１１９の機能性は、ＤＳＰ１２４またはメモリ１２０を含むポータブルトランシーバ１００の他の構成要素で、あるいは後述されるような無線周波数（ＲＦ）サブシステム１４４に組み込まれ得る。さらに、ＤＣオフセット補正論理回路１１９は、ハードウェア、ソフトウェア、及び／またはハードウェアとソフトウェアの組み合わせを使用して実現できる。一実施形態においては、ベースバンドサブシステム１３０は電源１２６も含む。
【００１５】
バス１２８は単一のバスとして示されているが、ベースバンドサブシステム１３０の中のサブシステムの間で必要に応じて接続される複数のバスを使用して実現されてよい。マイクロプロセッサ１１８とメモリ１２０は、信号タイミング、処理、及び記憶の機能をポータブルトランシーバ１００に提供する。アナログ回路１２２は、ベースバンドサブシステム１３０内の信号にアナログ処理機能を提供する。ベースバンドサブシステム１３０は接続１３４を介して、及び／または接続１９９上を通ってＲＦサブシステム１４４に制御信号を提供する。それぞれは単一の接続１３４と１９９として示されるが、制御信号はＤＳＰ１２４及び／またはマイクロプロセッサ１１８から発し、ＲＦサブシステム１４４の中の多岐にわたる点に供給される。簡潔にするため、ポータブルトランシーバ１００の基本構成要素だけが図中に描かれている点に留意すべきである。
【００１６】
一実施形態において、ベースバンドサブシステム１３０は、デジタル／アナログ変換器（ＤＡＣ）１３６も含む。ＤＡＣ１３６は、バス１２８を介してマイクロプロセッサ１１８、メモリ１２０、アナログ回路１２２、及び／またはＤＳＰ１２４と通信する。ＤＡＣ１３６は、接続１４２を介するＲＦサブシステム１４４への伝送のために、ベースバンドサブシステム１３０の中のデジタル通信情報をアナログ信号に変換する。
【００１７】
接続１４２上のアナログ信号は、（接続１６６を介して）受信機システム２０１の一つまたは複数の構成要素と協働して変調器１４８で変調され、変換される。変調器１４８により提供される変調信号は接続１５４上で提供される。電力増幅器システム（ＰＡＳ）１８０は、デュプレクサ及び／またはスイッチモジュール１７４への接続１６２を介した伝送のために、接続１５４上の変調信号（複数の場合がある）を適切な電力レベルに増幅する。
【００１８】
信号は、アンテナ１７２で受信され、デュプレクサ及び／またはスイッチモジュール１７４に提供され、接続１７３を介して受信機システム２０１の複数の信号経路の内の一つに送られる。当業者には、ＷＣＤＭＡで使用されるもののような全二重トランシーバでは、一つのインプリメンテーションにおいて、デュプレクサ及び／またはスイッチモジュール１７４を使用することにより、同時送信／受信信号が達成されることが理解されるであろう。デュプレクサ及び／またはスイッチモジュール１７４は、ＷＣＤＭＡシステムの全二重伝送に対処するためのデュプレクサを含むことがあり、また、受信機システム２０１内に組み込まれる他のシステムおよび／または規格のための多出力スイッチを含むこともある。デュプレクサ及び／またはスイッチモジュール１７４は、通常、バンドの一つのセットを第一のポート（不図示）に、第二のセットを第二のポート（不図示）に送り、このようにして３ポートのデバイス（例えば、すべての周波数を処理するアンテナポート、受信機システム２０１への提供のために受信信号を処理する受信ポート、及び送信周波数を処理する送信ポート）としての機能を果たす。一実施形態では、デュプレクサ及び／またはスイッチモジュール１７４の動作は、（例えば接続１３４を介して送られる）ベースバンドサブシステム１３０からの制御信号によって制御される。ある実施形態では、（例えば、接続１３４を介してベースバンドサブシステム１３０から制御される）スイッチが、受信機システム２０１へ受信信号を送るため、または接続１６２からアンテナ１７２に信号を送信するために使用される。
【００１９】
アンテナ１７２によって受信される信号は、ベースバンドサブシステム１３０によって決定される適切なタイミングで、デュプレクサ及び／またはスイッチモジュール１７４を介し、また、接続１７３を介して受信機システム２０１に向けられることができる。受信機システム２０１は、ＤＣオフセット補正を行なうＤＣオフセット補正システム２００の帯域幅調整部分であるＤＣオフセット補正回路２４０を含む。さらに、受信機システム２０１はシリアルバスインタフェース１９２を含む。一実施形態では、シリアルバスインタフェース１９２もＤＣオフセット補正システム２００の一部である。シリアルバスインタフェース１９２は、いくつかある特徴の中で特に時定数を変更するためにＤＣ補正回路２４０に制御信号を送られる信号命令を、接続１９９（及びバス１２８）を介してＤＣオフセット制御論理回路１１９から受信できる。さらに、受信機システム２０１は、多様なモードとシステムのための信号を受信し、処理する（例えば、フィルタリング、ダウンコンバート、増幅、復調等）のために使用される構成要素を含む。受信機システム２０１は、デジタル領域内でさらに処理するために、接続１９８上を通してバス１２８に出力信号を提供する。
【００２０】
図２Ａは、図１に示されているポータブルトランシーバ１００のアナログ−ベースバンド受信機２０１ａ（受信機システム２０１ａ）のためのＤＣオフセット制御回路２４０ａの実施形態を描くブロック図である。受信機システム２０１ａは、接続１７３を介して複数のモードに対応する信号を受信し、処理するための機能を含む。接続１７３は、ＧＳＭ動作モードとＷＣＤＭＡ動作モードに対応する処理経路を含むが、ＣＤＭＡ用等の他の動作モードも実現できる。デュプレクサ及び／またはスイッチモジュール１７４から、接続２５１で開始する経路は、ＷＣＤＭＡモード用の信号処理経路に対応する。接続２５３で開始する経路はＧＳＭモードに対応する信号処理経路を表す。ベースバンド部分２１２ａは、ＷＣＤＭＡ信号処理経路からの信号のベースバンド信号処理を行なうアーキテクチャを含む。ベースバンド部分２１２ａに類似するアーキテクチャのベースバンド部分２１２ｂは、ＧＳＭ信号処理経路から信号のベースバンド信号処理を行なう。
【００２１】
ＷＣＤＭＡ信号処理経路を参照すると、デュプレクサ及び／またはスイッチモジュール１７４から受信される信号は接続２５１上を通ってデュプレクサ２０２に提供される。デュプレクサ２０２は受信信号をフィルタリングし、フィルタリングされた信号を接続２０３上でＷＣＤＭＡ低雑音増幅器（ＬＮＡ）２０４に供給する。デュプレクサ２０２が、ポータブルトランシーバ１００（図１）が動作している特定のセルラーシステムのすべてのチャネルを通過する帯域通過フィルタであってもよい。デュプレクサ２０２の一つの目的は所望される周波数領域外のすべての周波数を排斥することである。ＷＣＤＭＡ  ＬＮＡ２０４は増幅器２０６ａ及び／または２０６ｂを使用して接続２０３上で信号を増幅し、増幅された信号を接続２０５上を通してＷＣＤＭＡ弾性表面波（ＳＡＷ）フィルタ２０８に提供する。ＷＣＤＭＡ  ＳＡＷフィルタ２０８は不必要な信号（例えば、送信機信号漏れ）を排斥し、フィルタリングされた信号を接続２０７上を通して、所定の周波数で、（図２Ａでは「ミキサー」と表示されている）ダウンコンバータ２１０に提供する。
【００２２】
ダウンコンバータ２１０は、位相ロックループ（ＰＬＬ）要素２９０から局所発振器（ＬＯ）信号を受信する。ＰＬＬ要素２９０は、受信機システム２０１ａに統合することができ、あるいはある実施形態では、別個の構成要素である場合がある。一実施形態では、ＰＬＬ要素２９０は発振器２４６と、Ｎ除算（ｄｉｖｉｄｅ−ｂｙ−Ｎ）モジュール２４８（Ｎは異なるシステムの異なるチャネル数に応じて調整される整数である）と、ループフィルタ２５０と、基準水晶発振子２５２とを含む。ＷＣＤＭＡ，ＧＳＭ等の各規格内においてＮはチャネル数に応じて変動する。Ｎはさまざまな規格に対応するシステム要件に応じて分数（非整数）であってもよい。したがって、Ｎの値は異なるチャネル全体で調整するために所定のシステムまたはモード内で変化することがある。ＰＬＬ要素２９０信号は、ＷＣＤＭＡ  ＳＡＷフィルタ２０８から受信される信号をダウンコンバートする適切な周波数に関して、接続２４３を介してダウンコンバータ２１０に命令する。接続２０７での信号は、このようにして（「Ｉ」信号を搬送する）接続２０９及び（「Ｑ」信号を搬送する）接続２２１でベースバンドにダウンコンバートされる。
【００２３】
ベースバンド部分２１２ａは、フィルタリングと、ＤＣオフセット補正と「Ｉ」信号及び「Ｑ」信号の増幅とのための構成要素を含む。「Ｉ」信号と「Ｑ」信号のための経路は類似する構成要素を含むため、簡潔にするために、「Ｉ」経路に沿った構成要素に集中して説明する。ベースバンド部分２１２ａの「Ｉ」経路は、低域通過（ＬＰ）フィルタ２１４と、全通過（ＡＰ）フィルタ２２６と、ＤＣオフセットループ２３２を備えるＤＣオフセット補正回路２４０ａと、自動利得制御（ＡＧＣ）要素２１６とを含む。
【００２４】
ダウンコンバートされたＷＣＤＭＡ信号に対応する接続２０９上の「Ｉ」ベースバンド信号はＬＰフィルタ２１４によってフィルタリングされ、自動利得制御（ＡＧＣ）要素２１６へ接続２１１上を通って提供される。ＡＧＣ要素２１６は、可変利得増幅器（ＶＧＡ）２１８、２２２と、低域通過（ＬＰ）フィルタ２２０とを含む。「Ｉ」信号は増幅され、低域フィルタリングされ、処理された「Ｉ」信号が接続２１７上に提供される。
【００２５】
接続２１７上の処理された「Ｉ」信号は、ＤＣオフセット補正回路２４０ａを介してＤＣオフセット補正される。ＤＣオフセット補正回路２４０ａは、切り替え可能な帯域幅を有するＤＣオフセットループ２３２を含む。一実施形態では、ＤＣオフセット補正制御論理回路１１９（図１）がシリアルバスインタフェース１９２（図１）を介してＤＣオフセット補正回路２４０ａに制御信号を送信する。ＤＣオフセット補正制御論理回路１１９によって送信される制御信号は、所望される帯域幅（例えば実現されたモードに基づいた所望される帯域幅）に基づいて、後述されるように、ＤＣオフセットループ２３２の抵抗及び／またはキャパシタンスの値の変更を達成する。実現されるモードは、例えば、ＧＳＭ、ＷＣＤＭＡ、スリープモード、アイドルモード等である場合がある。ＤＣオフセット補正済み「Ｉ」信号はＡＰフィルタ２２６でフィルタリングされ、フィルタリングされた信号は、さらなる信号処理のために接続１９８上を通ってベースバンドサブシステム１３０（図１）に提供される。接続１９８上の信号（複数の場合がある）は、ベースバンドサブシステム１３０（図１）内のアナログ／デジタル変換器（ＡＤＣ）に提供されてもよい。ＡＤＣは、バス１２８を介してベースバンドサブシステム１３０の他の構成要素に、変換された信号を提供できる。例えば、信号は（例えばＡＤＣで）デジタル化され、用途に応じてＤＳＰ１２４（図１）、マイクロプロセッサ（１１８）、またはモデム（不図示）等に提供される場合がある。
【００２６】
ＧＳＭ信号はデュプレックス及び／またはスイッチモジュール１７４から接続２５３上を通って送られＧＳＭ  ＬＮＡ２５６で受信される。ＧＳＭ  ＬＮＡ２５６は増幅器２５８ａ，２５８ｂを含む。選択されたＧＳＭ信号は接続２５７上でＧＳＭダウンコンバータ２６２に提供され、それは接続２４３を介してＰＬＬ要素２９０の制御下でベースバンドにダウンコンバートされる。ベースバンド信号は前述された方法に類似した方法での処理のためにベースバンド部分２１２ｂに接続２６１、２６５上を通って提供される。同様に、ベースバンド部分２１２ｂ内のＤＣオフセット補正回路は、前述されたように選択されたモードに対応して調整される帯域幅である。
【００２７】
ポータブルトランシーバ１００（図１）がスリープモードとアイドルモードを交互に繰り返すとき、さまざまな回路要素が、ウォームアップ期間を経て、その後、整定期間を経る。整定期間は、ポータブルトランシーバ１００が受信された信号の復調を実際に開始する前に終了する。したがって、ＤＣオフセット補正システム２００（図１）は、ループの整定を高速化するために、ＤＣオフセット補正回路２４０ａの時定数が、アイドルモードを開始する前のスリープモードの間に切り替えられる高速化技法を提供する。アイドルモードとスリープモードは、全体として、または部分的に、ＷＣＤＭＡとＣＤＭＡ２０００等の多様な規格によって決定される所定のタイミングシーケンスに従う交互繰り返しシーケンスで活性化される。例えば、ＣＤＭＡ２０００では、アイドル時間は約８０ミリ秒であり、スリープ時間は「スロットサイクルインデックス」（ＳＣＩ）と呼ばれるパラメータによって制御される。ＳＣＩが０であるときには、スリープ時間は約１．２８秒である。ＳＣＩが１であるときには、スリープ時間は約２．５６秒であり、以下同様である。したがって、正確な時間の範囲内で情報がプログラミングされたポータブルトランシーバ１００（図１）は、（例えばスリープモードの間の）８０ミリ秒のアイドル時間の開始前に受信機システム２０１（図１）のＤＣオフセット補正回路２４０の構成要素の電源をオンにする。より高速な整定を可能にするために、ＤＣオフセット補正回路帯域幅がより高い値に切り替えられるのはスリープモードの間である。帯域幅はＤＣオフセット補正回路２４０ａの整定時に切り替えて戻される。整定時間は、切り替えられるＤＣオフセット補正回路２４０ａのループ帯域幅に基づいて（例えば、ＤＣオフセット補正制御論理回路１１９によって）計算される。このループ帯域幅はさらに所定の量のマージンを含んでよい。ＤＣオフセット補正制御論理回路１１９（または他のベースバンドサブシステム構成要素）は、計算された（所定のマージンのある、またはない）整定時間に基づいて、整定が完了されたと推定し、これに応じて帯域幅を削減するようＤＣオフセット補正回路に信号を送る。この技法により、実際には、ＤＣオフセット補正ループ２４０ａの帯域幅が増加し、従って、信号エネルギーの損失が増加する。しかしながら、帯域幅増加のための切り替えがこれらのスリープモード／アイドルモードサイクルに制限され、ＤＣオフセット補正回路２４０ａが正常な動作帯域幅に維持されれば、結果として得られる信号の品質にはほとんど影響しない。
【００２８】
ＤＣオフセット補正回路カットオフ周波数は、ＤＣオフセットループ２３２の等価キャパシタンス値及び／または抵抗値を切り替えることにより調整される。図２Ｂは、図２Ａのアナログベースバンド受信機２０１ａのためのＤＣオフセット補正システム２００ａの実施形態の概略図である。ＤＣオフセット補正システム２００ａはＤＣオフセット補正制御論理回路１１９と、ＤＣオフセット補正回路２４０ａと、ＤＣオフセット補正制御論理回路１１９（図１）から制御信号が送られるシリアルバスインタフェース１９２とを含む。あるいは、制御信号は、例えば受信機システムチップの中の専用ピン（不図示）を使用して、ＤＣオフセット補正制御論理回路１１９からＤＣオフセット補正回路２４０ａに接続１３４上を通ってハードウェア制御下で提供されてもよい。
【００２９】
一実施形態では、ＤＣオフセット補正回路２４０ａは、加算器要素２３９を備えるＤＣオフセットループ２３２と、増幅器２４１、２４７と、抵抗器２４５とコンデンサ２４９とを含む。一般的には、接続２１７上の信号は、ＤＣオフセットを加えた所望される信号を表す。ＤＣオフセットループ２３２は、加算器要素２３９において接続２５４上で閉じられ、増幅器２４１によって増幅される信号は接続２１７からＤＣオフセットを除去するためにフィードバックされる。増幅器２４１は、次に抵抗器２４５と、コンデンサ２４９とに提供される信号を増幅する。抵抗器２４５と、コンデンサ２４９とは、増幅器２４７と共に、ＣｘＲ（例えば抵抗器２４５の等価抵抗により乗算されるコンデンサ２４９の等価キャパシタンス）で決定される時定数を用いる積分器として構成される。時定数が低い方が（１／（ＣｘＲ）に比例する）帯域幅が増加し、整定時間が改善されるのに対し、時定数が高いと帯域幅は縮小され、整定時間はより長くなる。
【００３０】
ＤＣオフセット補正回路２４０ａは、容量切り替えネットワーク２５５も含む。一実施形態において並列で構成されたコンデンサＣ1、Ｃ2、Ｃ3及びＣ4を有する容量切り替えネットワーク２５５は、コンデンサ２４９の等価キャパシタンスの値を変えるためにＤＣオフセット補正制御論理回路１１９から制御信号を受信する。容量切り替えネットワーク２５５では、より多くのあるいはより少ないコンデンサが使用されてもよく、また、ある実施形態では、容量切り替えネットワーク２５５は省略され、同様に構成され、抵抗器２４５の等価抵抗を改変するよう制御される抵抗切り替えネットワークが使用されてもよいことに注意する。さらに、ある実施形態では、抵抗切り替えネットワークと容量切り替えネットワーク２５５の組み合わせが使用されてよい。ある実施形態では容量切り替えネットワーク（または同様に構成される抵抗切り替えネットワーク）を省略し、コンデンサ２４９及び／または抵抗器２４５を可変コンデンサ及び／または可変抵抗器それぞれと交換してもよい。このような可変コンデンサまたは可変抵抗器は、ＤＣオフセット補正制御論理回路１１９から制御信号を受信するように構成できる。ＤＣオフセットループ２３２は低域通過フィルタとして機能するため、カットオフ周波数は基本的に１／［２ｘ（πｘＲｘ（Ｃ＋Ｃ1＋Ｃ2＋Ｃ3＋Ｃ4））によって決定される。したがって、コンデンサ２４９（及び／またはある実施形態では類似した方法で抵抗器２４５）の等価キャパシタンスの値はカットオフ周波数を変更し、したがって整定時間を変更するために切り替えられることができる。
【００３１】
一実施形態では、ＤＣオフセット補正制御論理回路１１９は、モード変化の表示、または、ＤＣオフセット補正制御論理回路１１９がモード変化を推論できるモードコマンド信号を受信する（例えば、スリープモードコマンドを受信する）と、ＤＣオフセット補正制御論理回路１１９は、シリアルバスインタフェース１９２を介して２ビットのバイナリ番号（制御信号）を容量切り替えネットワーク２５５に提供できる。あるいは、ＤＣオフセット補正制御論理回路１１９は接続１３４上を通して制御信号を送信できる。前述されたように、ＤＣオフセット補正制御論理回路１１９においてのように、ベースバンドサブシステム構成要素における内部プログラミングは、所定の規格によって、いつアイドルモードが開始するのかを「知っている」。したがって、スリープモードコマンド（あるいはモード変化の表示）を受信すると、ＤＣオフセット補正制御論理回路１１９はＤＣオフセット補正回路２４０ａに、直ちにまたは所定の遅延後のどちらかにモード変化間のタイミングを説明するように信号で命令してよい。
【００３２】
制御信号は、所望されるカットオフ周波数に応じてコンデンサ（Ｃ1、Ｃ2、Ｃ3及び／またはＣ4）をオンまたはオフに切り替えることができる。例えば、カットオフ周波数は、総容量値をＣ＋Ｃ1＋Ｃ2からＣ＋Ｃ1＋Ｃ2＋Ｃ3に改変することによって、切り替えることができる。したがって、スリープモードからアイドルモードへの変化の例を使用すると、スリープモードコマンドがＤＣオフセット補正制御論理回路１１９によって受信される。これに応じて、ＤＣオフセット補正制御論理回路１１９は、コンデンサ２４９の等価キャパシタンスの値を引き下げるために容量切り替えネットワーク２５５に（実現されている規格に応じて所定の遅延とともに、またはなしで）制御信号を送信でき、これにより、抵抗／容量要素によって決定される時定数が短くなり、従ってＤＣオフセットループ２３２の応答（さらに大きな帯域幅、したがってさらに大きなカットオフ周波数）が高速化される。ＤＣオフセット補正制御論理１１９は、コンデンサ２４９の等価キャパシタンスを増加させ、これにより、正常な動作に戻るための時定数を長くし（及び帯域幅を小さくし、したがってさらにカットオフ周波数を小さくする）ために容量切り替えネットワーク２５５に信号を送信できる。ＤＣオフセット補正制御論理回路１１９は、ＤＣオフセット制御回路２４０ａの設定時間に基づく所定の時間後に後者の信号を送信できる。
【００３３】
ある実施形態では、ＤＣオフセット補正制御論理回路１１９の機能性は受信機システム２０１ａ（図２Ａ）に常駐できる。例えば、受信機システム２０１ａがさまざまなモードを（例えば、スリープモードとアイドルモードを）繰り返すとき、このモード変化情報は受信機システム２０１ａに常駐する類似する論理回路によってＤＣオフセット制御回路２４０ａのカットオフ周波数を変更するために使用されることができる。
【００３４】
図３Ａは、図１に示されるポータブルトランシーバ１００のデジタルベースバンド受信機（受信機システム２０１ｂ）用のＤＣオフセット補正システム２００（図１）の部分の実施形態を描くブロック図である。ＷＣＤＭＡ信号処理経路とＧＳＭ信号処理経路のためのダウンコンバータの上流の信号処理経路に対応し、及びそれらのダウンコンバータを含む構成要素は図２Ａの受信機システム２０１ａについて説明されているものと同じまたは実質的に同じであるため、対応する説明は簡潔化のために省略される。ＷＣＤＭＡ信号処理経路とＧＳＭ信号処理経路に対応するダウンコンバータからの「Ｉ」ベースバンド信号と「Ｑ」ベースバンド信号は、それぞれサブベースバンド部分３１２ａ、３１２ｂに提供される。簡潔にするため、「Ｉ」信号経路に重点を置くと、サブベースバンド部分３１２ａは低域通過（ＬＰ）フィルタ３１４、ＶＧＡ３１６、ＤＣオフセット補正回路２４０ｂ、アナログ／デジタル変換器（ＡＤＣ）３２０（例えばシグマデルタ変換器）、及び（大文字Ｍが後に続く下向き矢印で表現される）デシメータフィルタ３２２を含む。ベースバンド部分３１２ａは有限インパルス応答（ＦＩＲ）フィルタ３２４、デジタル／アナログ変換器（ＤＡＣ）３２８、及び平滑フィルタ（ＳＦ）３３０も含む。ＤＣオフセット補正回路２４０ｂは、前述されたようにＤＣオフセットループ２３２と、高域フィルタ（ＨＰＦ）３２７とを含む。ＤＣオフセットループ２３２及び高域フィルタ３２７は、後述されるように所望される整定時間を達成するために帯域幅調整される（例えば、切り替え可能な帯域幅を有する）。ベースバンド部分３１２ｂは同様な構造と機能を有し、したがってその説明は省略される。
【００３５】
「Ｑ」信号の処理には類似した説明が当てはまることを理解した上で「Ｉ」信号の処理が説明される。接続３１１上の「Ｉ」信号はＬＰフィルタ３１４でフィルタリングされ、接続３０１上に提供される。接続３０１上に提供されるフィルタリングされた信号はＶＧＡ３１６によって増幅され、接続３０３上に提供される。ＶＧＡ３１６の機能は、ある実施形態ではデシメーションの後に実行でき、ある実施形態ではＡＤＣ（例えばＡＤＣ３２０）に統合され得ることに注意する。接続３０３上の増幅された信号は、図２Ｂと関連して説明されるような方法で、ＤＣオフセットループ２３２でＤＣオフセット補正が施される。ＤＣ補正信号はＡＤＣ３２０に提供され、そこで、補正信号はベースバンドサブシステム１３０の一つまたは複数の構成要素（例えば図１のＤＳＰ１２４）によって指定されるサンプリングレートに応じてサンプリングされる。
【００３６】
サンプリングされた信号は、次に接続３０５に提供され、デシメータフィルタ３２２で処理される（例えば、ＦＩＲフィルタ３２４を供給する前に、ＡＤＣ３２０の出力をさらに低いレートに変換する）。デシメータフィルタ３２２によって提供されるデシメーションはさらに高い周波数からさらに低い周波数へのダウンサンプリングの動作であり、整数レート変換または非整数レート変換として実現できる。デシメータフィルタ３２２からダウンサンプリングされた値は、ＦＩＲフィルタ３２４に接続上を通して提供される。フィルタリングされた信号は、ＤＣオフセット補正制御論理回路１１９（図１）からの制御入力を介して調整可能なカットオフ周波数を有する高域フィルタ３２７に接続３０９上を通って提供される。高域フィルタ３２７は、フィルタリングされた信号を接続３１０上を通ってＤＡＣ３２８に提供し、そこで、フィルタリングされた信号がアナログ信号に変換され、接続３１３上を通って平滑フィルタ３３０に提供される。平滑フィルタ３３０では、信号はさらにフィルタリングされる（例えば、サンプルによって生じるエイリアススパー（ａｌｉａｓ  ｓｐｕｒ）を除去し、ＤＡＣ３２８によって行なわれた動作を維持する）。平滑フィルタ３３０の出力信号は、その後、接続１９８上を通ってベースバンドシステム１３０（図１）に提供される。
【００３７】
図３Ｂは、図３Ａのデジタルベースバンド受信機２０１ｂのためのＤＣオフセット補正システム２００ｂの実施形態を描くブロック図である。ＤＣオフセット補正システム２００ｂは、類似したＤＣオフセット補正回路がＧＳＭベースバンド部分３１２ｂ（図３Ａ）の「Ｉ」分岐と「Ｑ」分岐のためだけではなく、ＷＣＤＭＡベースバンド部分３１２ａ（図３Ａ）の「Ｑ」分岐のためにも使用されることを理解した上で、ＷＣＤＭＡシステム構成要素を「Ｉ」分岐を用いて示されている。図３Ｂに示されているように、ＤＣオフセット補正システム２００ｂは、ＤＣオフセット補正制御論理１１９、シリアルバスインタフェース１９２、及び高域フィルタ（ＨＰＦ）３２７及びＤＣオフセットループ２３２を備えるＤＣオフセット補正回路２４０ｂを含む。ＤＣオフセット補正回路２４０ｂは、アナログ領域方式とデジタル領域方式の組み合わせを含む。高域フィルタ３２７はシステムからＤＣを取り除く。ＤＣオフセット補正論理回路１１９によって決定されるような高域フィルタ３２７のカットオフ周波数が高域フィルタ３２７の整定時間を決定する。例えば、カットオフ周波数が二倍にされると、整定時間はオリジナル値の半分に減少する。高域フィルタ３２７はそれ自体デジタルで実現されてもよい。例えば、高域フィルタ３２７は、高域フィルタ３２７の係数を切り替えることによって切り替えることのできるカットオフ周波数を有する。これらの係数はＤＣオフセット補正制御回路１１９からシリアルバスインタフェース１９２を通してまたは接続１３４を通してのどちらかでプログラミングできる。あるいは、通常の整定および高速整定（例えば、２ｘ、４ｘ、８ｘ等）に対応する係数の集合は受信機システム２１０ｂの中に記憶することができ、速度選択はベースバンドサブシステム１３０（図１）に常駐するＤＣ補正制御論理回路１１９の中に常駐できる。アナログ方式を使用して実現されるＤＣオフセットループ２３２は、図２Ｂに関連して説明されるような方法で帯域幅調整される。
【００３８】
このようにして、ＤＣオフセット補正システム２２０ｂの場合、総ＤＣオフセット補正はアナログ方式（ＤＣオフセットループ２３２）及びデジタル方式（高域フィルタ３２７）を使用して実現される。部分ごとのカットオフ周波数は個別に、及び互いと関連して調整できる。前述されたようにモードまたはモード変化の表示に応じてＤＣオフセット補正制御論理回路１１９によってカットオフ周波数情報が提供される。ＤＣオフセット補正制御論理回路１９は、シリアルバスインタフェース１９２を通して、または制御接続１３４を介してシリアルバスインタフェース１９２なしで動作できる。ある実施形態では、ＤＣ補正制御論理回路１１９の機能は受信機システム２０１（図１）または他のＲＦサブシステム構成要素の中に常駐することができ、ベースバンドサブシステム１３０（図１）によって通信されるスリープモードからアイドルモードへ（または反対）の変化に応じてトリガされることができる。同様に、ＣＤＭＡまたはＷＣＤＭＡからＧＳＭ動作モードへの変化はベースバンドサブシステム１３０（図１）に常駐するＤＣオフセット補正制御論理回路１１９に、またはＲＦサブシステム１４４（図１）の受信機システム２０１に、または別のＲＦサブシステム構成要素に常駐する類似する機能に通信されてもよい。
【００３９】
図４は、図２Ｂ及び図３Ｂに示されているＤＣオフセット補正システム実施形態２００ａ、２００ｂによって作用されるスリープモードからアイドルモードへのウォームアップ及び整定期間のタイミングシーケンスの一例を描く概略図である。図２Ａから図３Ｂを連続して参照すると、示されているのは、基準水晶発振器２５２と、ＰＬＬ要素２９０のバランスと、受信機システム２０１ａ、２０１ｂの構成要素（ＤＣオフセット補正回路２４０ａ、２４０ｂが除かれ、ＰＬＬ要素２９０と基準水晶発振器２５２が受信機システム２０１ａ、２０１ｂの中に統合されていないと仮定した場合の受信機システム２０１ａ、２０１ｂの構成要素）と、ＤＣオフセット補正回路２４０ａ、２４０ｂとのそれぞれのパワーアップシーケンスに対応するイネーブル線４７０、４７２、４７４、４７６である。イネーブル線４７６は、後述されるように、（開始点４７９で）スリープモードで開始するように示されているが、（例えば、帯域幅調整なし、及びアイドルモードで開始した場合に）従来のオフセット補正回路がどこで開始するのかの表示（開始点４７７）も示す。パワーアップの間の期間（ウォームアップと整定時間を含む）は、大文字のＡからＤで表現される。したがって、発振器２５２とＰＬＬ要素２９０のパワーアップの間の時間は「Ａ」で表され、時間４７１と４７３の起動時間によって描かれる。同様にＰＬＬ要素２９０と受信機システム２０１ａ、２０１ｂのパワーアップ間の時間は「Ｂ」で表され、時間４７３と４７５の起動時間によって描かれる。
【００４０】
同様に、起動時４７５で表される（ＤＣオフセット補正回路２４０ａ、２４０ｂがない）受信機システム２０１ａ、２０１ｂと、起動時４７７で表される従来のＤＣオフセット補正回路の間の受信機システム２０１ａ、２０１ｂのパワーアップの間の時間は「Ｃ」で表される。起動時４７９は、スリープモードの間のＤＣオフセット補正回路起動時間を表現し、したがって、時間「Ｄ」は、スリープモードで開始されるときのＤＣオフセット補正回路２４０ａ、２４０ｂのためのウォームアップ時間と整定時間を表し、これは、帯域幅の変化がある場合には、１００マイクロ秒未満となることがある。ある例示的な時間は、「Ａ」が２から３ｍｓｅｃ（ミリ秒）、「Ｂ」が１から２ｍｓｅｃ、及び「Ｃ」が１から２ｍｓｅｃである。ウォームアップ時間が短いほど、さまざまな回路ブロックがアクティブである時間量が実際に短縮され、それにより電流引き込みを最小限に抑え、したがってポータブルトランシーバ１００（図１）に有利である。電流引き込みがさらに小さくなると、同様にポータブルトランシーバ１００のスタンバイ時間の増加に役立つ。時間４７９で起動し、ＤＣオフセット補正回路２４０ａ、２４０ｂの帯域幅を拡大すると、実際のデータ復調が開始する前に受信機をウォームアップするために要される時間が短縮され、したがって実際のデータ復調はＶＣＯとＰＬＬが整定された直後に（例えば起動点４７３で）開始できる。それ以外の場合、データ復調は時間４７７まで遅延されるであろう。
【００４１】
図５は、図２Ｂと図３Ｂに示されているＤＣオフセット補正システム実施形態によって作用される圧縮動作モードからの変換のための例のタイミングシーケンスを描く概略図である。ＷＣＤＭＡイネーブル線５０２には高い信号レベルと低い信号レベルとがある。例えば、点５０６は低い信号レベルに相当し、これにより、ポイント５０６で開始し、ポイント５０８で終了する期間の間ＷＣＤＭＡモードが休止する。タイミング点５０８で、ＷＣＤＭＡイネーブル線５０２は高信号レベルに移り、これにより、ＷＣＤＭＡモードが再開する。点５０６と５０８によって描かれている低レベル信号は、ポータブルトランシーバ（図１）が、前述されたようにＧＳＭ測定を行うことができるようにするためにＷＣＤＭＡフレーム同士の間に作成される「ギャップ」を表現する。
【００４２】
ＧＳＭイネーブル線５０４にも、高信号レベルと低信号レベルがある。例えば、点５１０ではＧＳＭイネーブル線は高信号レベルに移り、したがってＷＣＤＭＡシステムの多様な測定値が得られる圧縮モードを開始する。点５１２では、ＧＳＭイネーブル線は圧縮モードの休止に対応する低信号レベルに移る。ある実施形態では、圧縮モードの（「Ｄ」で表される）時間は約２００マイクロ秒である場合がある。点５１２と点５１４によって示される期間（「Ｄ」によって表される持続期間）は、ＤＣオフセット補正整定時間を含むＷＣＤＭＡ整定に必要とされる時間を表す。言い換えると、時間「Ｄ」の期間中、ＤＣオフセット補正回路帯域幅は整定時間を短縮するために切り替えられる。
【００４３】
前述の説明に鑑みて、図６を参照すると、ＤＣオフセット補正論理回路（図１）によって利用される方法論の一例の一実施形態が、ポータブル受信機１００（図１）の動作モードの変化を検出するステップ（ステップ６０２）と；検出に応じて、ＤＣオフセット補正回路２４０（図１）の第一の帯域幅から第二の帯域幅への変更を達成するために第一の信号を送信するステップ（ステップ６０４）と；ＤＣオフセット補正回路の第一の帯域幅への戻りを達成するために第二の信号を送信するステップ（ステップ６０６）とを含むことが説明され、明らかにされている。
【００４４】
図６のフローチャートのあらゆるプロセスの説明またはブロックは、モジュール、セグメントまたはプロセスの中の特殊な論理関数またはステップを実現するための一つまたは複数の実行可能な命令を含むコードの部分を表すものとして理解されるべきであり、本発明の当業者が妥当に理解するであろうように、機能が示されているまたは説明されている順序から外れて（関係する機能に応じて実質的に同時にまたは逆の順序を含み、）実行される代替のインプリメンテーションは本発明の好適な実施形態の範囲内に含まれる。
【００４５】
多様な実施形態が説明されてきたが、さらに多くの実施形態及びインプリメンテーションが説明されているシステム及び方法の範囲内にあることは当業者に明らかになるであろう。
【図面の簡単な説明】
【００４６】
【図１】直流（ＤＣ）オフセット補正システムの多様な実施形態を実現できる例示的なポータブルトランシーバを描くブロック図である。
【図２Ａ】図１に示されているポータブルトランシーバの例示的なアナログ−ベースバンド受信機のためのＤＣオフセット補正システムの部分の実施形態を描くブロック図である。
【図２Ｂ】図２Ａに示されるアナログベースバンド受信機との動作のためにＤＣオフセット補正システムを描く概略図である。
【図３Ａ】図１に示されるポータブルトランシーバの例示的なデジタルベースバンド受信機のためのＤＣオフセット補正システムの部分の実施形態を描くブロック図である。
【図３Ｂ】図３Ａに示されるデジタルベースバンド受信機との動作のためのＤＣオフセット補正システムの実施形態を描くブロック図である。
【図４】図２Ｂと図３Ｂに示されているＤＣオフセット補正システムにより作用されるスリープモードからアイドルモードへのウォームアップ期間及び整定期間のための例示的なタイミングシーケンスを描く概略図である。
【図５】図２Ｂと図３Ｂに示されているＤＣオフセット補正システムの実施形態により作用される圧縮動作モードからの変換のための例示的なタイミングシーケンスを描く概略図である。
【図６】図１に示されるＤＣオフセット補正制御論理回路によって利用される例示的な動作方法の実施形態のフロー図である。
【図１】
2007533266.tif 000003
【図２Ａ】
2007533266.tif 000004
【図２Ｂ】
2007533266.tif 000005
【図３Ａ】
2007533266.tif 000006
【図３Ｂ】
2007533266.tif 000007
【図４】
2007533266.tif 000008
【図５】
2007533266.tif 000009
【図６】
2007533266.tif 000010
【国際調査報告】
2007533266.tif 000011