【手続補正書】
【提出日】平成28年3月23日(2016.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のＧａＮ系半導体の第１の半導体層と、
前記第１の半導体層の上方に設けられ、前記第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、
前記第２の半導体層の上方に設けられ、前記第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、
前記第３の半導体層の上方に設けられ、前記第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、
前記第４の半導体層の上方に設けられ、前記第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、
前記第３の半導体層、前記第４の半導体層、および、前記第５の半導体層上に設けられるゲート絶縁膜と、
前記第３の半導体層、前記第４の半導体層、および、前記第５の半導体層との間に前記ゲート絶縁膜を介して設けられるゲート電極と、
前記第５の半導体層上に設けられるソース電極と、
前記第５の半導体層上に、前記ゲート電極に対し、前記ソース電極の反対側に設けられるドレイン電極と、
を備えることを特徴とする半導体装置。
【請求項２】
前記第１の半導体層の膜厚が、前記第２の半導体層の膜厚よりも厚いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１のＧａＮ系半導体がＡｌＸ１ＩｎＹ１Ｇａ１−（Ｘ１＋Ｙ１）Ｎ（０≦Ｘ１≦１、０≦Ｙ１≦１、０≦Ｘ１＋Ｙ１＜１）であり、
前記第２のＧａＮ系半導体がＡｌＸ２ＩｎＹ２Ｇａ１−（Ｘ２＋Ｙ２）Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０≦Ｘ２＋Ｙ２＜１）であり、
前記第３のＧａＮ系半導体がＡｌＸ３ＩｎＹ３Ｇａ１−（Ｘ３＋Ｙ３）Ｎ（０≦Ｘ３≦１、０≦Ｙ３≦１、０≦Ｘ３＋Ｙ３＜１）であり、
前記第４のＧａＮ系半導体がＡｌＸ４ＩｎＹ４Ｇａ１−（Ｘ４＋Ｙ４）Ｎ（０≦Ｘ４≦１、０≦Ｙ４≦１、０≦Ｘ４＋Ｙ４＜１）であり、
前記第５のＧａＮ系半導体がＡｌＸ５ＩｎＹ５Ｇａ１−（Ｘ５＋Ｙ５）Ｎ（０≦Ｘ５≦１、０≦Ｙ５≦１、０≦Ｘ５＋Ｙ５＜１）であることを特徴とする請求項１または請求項２記載の半導体装置。
【請求項４】
前記Ｘ１＋Ｙ１、Ｘ２＋Ｙ２、Ｘ３＋Ｙ３、Ｘ４＋Ｙ４、Ｘ５＋Ｙ５が、
Ｘ１＋Ｙ１＞Ｘ２＋Ｙ２、Ｘ３＋Ｙ３＞Ｘ２＋Ｙ２、かつ、Ｘ５＋Ｙ５＞Ｘ４＋Ｙ４の関係を充足することを特徴とする請求項３記載の半導体装置。
【請求項５】
前記Ｘ１、Ｘ３、Ｘ５が、Ｘ５＞Ｘ３≧Ｘ１の関係を充足することを特徴とする請求項３記載の半導体装置。
【請求項６】
前記第２の半導体層の膜厚が３００ｎｍ以下であることを特徴とする請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項７】
前記第３の半導体層の膜厚が５ｎｍ以上３０ｎｍ以下であることを特徴とする請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項８】
前記第５の半導体層がＳｉ（シリコン）を含有することを特徴とする請求項１ないし請求項７いずれか一項記載の半導体装置。
【請求項９】
前記Ｙ３、Ｙ５が、Ｙ５＞Ｙ３の関係を充足することを特徴とする請求項３記載の半導体装置。
【請求項１０】
前記第３の半導体層と前記第４の半導体層との間に設けられるＡｌＮ層を、さらに備えることを特徴とする請求項１ないし請求項９いずれか一項記載の半導体装置。
【請求項１１】
第１のＧａＮ系半導体の第１の半導体層と、
前記第１の半導体層の上方に設けられ、前記第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、
前記第２の半導体層の上方に設けられ、前記第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、
前記第３の半導体層の上方に設けられ、前記第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、
前記第４の半導体層の上方に設けられ、前記第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、
前記第２の半導体層と前記第３の半導体層との間に設けられるＡｌＮ層と、
前記ＡｌＮ層、前記第３の半導体層、前記第４の半導体層、および、前記第５の半導体層上に設けられるゲート絶縁膜と、
前記ＡｌＮ層、前記第３の半導体層、前記第４の半導体層、および、前記第５の半導体層との間に前記ゲート絶縁膜を介して設けられるゲート電極と、
前記第５の半導体層上に設けられるソース電極と、
前記第５の半導体層上に、前記ゲート電極に対し、前記ソース電極の反対側に設けられるドレイン電極と、
を備えることを特徴とする半導体装置。
【請求項１２】
前記第１の半導体層の膜厚が、前記第２の半導体層の膜厚よりも厚いことを特徴とする請求項１１記載の半導体装置。
【請求項１３】
前記第１のＧａＮ系半導体がＡｌＸ１ＩｎＹ１Ｇａ１−（Ｘ１＋Ｙ１）Ｎ（０≦Ｘ１≦１、０≦Ｙ１≦１、０≦Ｘ１＋Ｙ１＜１）であり、
前記第２のＧａＮ系半導体がＡｌＸ２ＩｎＹ２Ｇａ１−（Ｘ２＋Ｙ２）Ｎ（０≦Ｘ２≦１、０≦Ｙ２≦１、０≦Ｘ２＋Ｙ２＜１）であり、
前記第３のＧａＮ系半導体がＡｌＸ３ＩｎＹ３Ｇａ１−（Ｘ３＋Ｙ３）Ｎ（０≦Ｘ３≦１、０≦Ｙ３≦１、０≦Ｘ３＋Ｙ３＜１）であり、
前記第４のＧａＮ系半導体がＡｌＸ４ＩｎＹ４Ｇａ１−（Ｘ４＋Ｙ４）Ｎ（０≦Ｘ４≦１、０≦Ｙ４≦１、０≦Ｘ４＋Ｙ４＜１）であり、
前記第５のＧａＮ系半導体がＡｌＸ５ＩｎＹ５Ｇａ１−（Ｘ５＋Ｙ５）Ｎ（０≦Ｘ５≦１、０≦Ｙ５≦１、０≦Ｘ５＋Ｙ５＜１）であることを特徴とする請求項１１または請求項１２記載の半導体装置。
【請求項１４】
前記Ｘ１＋Ｙ１、Ｘ２＋Ｙ２、Ｘ３＋Ｙ３、Ｘ４＋Ｙ４、Ｘ５＋Ｙ５が、
Ｘ１＋Ｙ１＞Ｘ２＋Ｙ２、Ｘ３＋Ｙ３＞Ｘ２＋Ｙ２、かつ、Ｘ５＋Ｙ５＞Ｘ４＋Ｙ４の関係を充足することを特徴とする請求項１３記載の半導体装置。
【請求項１５】
前記Ｘ１、Ｘ３、Ｘ５が、Ｘ５＞Ｘ３≧Ｘ１の関係を充足することを特徴とする請求項１３記載の半導体装置。
【請求項１６】
前記第２の半導体層の膜厚が３００ｎｍ以下であることを特徴とする請求項１１ないし請求項１５いずれか一項記載の半導体装置。
【請求項１７】
前記第５の半導体層がＳｉ（シリコン）を含有することを特徴とする請求項１１ないし請求項１６いずれか一項記載の半導体装置。
【請求項１８】
前記Ｙ３、Ｙ５が、Ｙ５＞Ｙ３の関係を充足することを特徴とする請求項１３記載の半導体装置。
【請求項１９】
前記ＡｌＮ層の膜厚が１ｎｍ以上１０ｎｍ以下であることを特徴とする請求項１１ないし請求項１８いずれか一項記載の半導体装置。
【請求項２０】
第１のＧａＮ系半導体の第１の半導体層と、
前記第１の半導体層の上方に設けられ、前記第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、
前記第２の半導体層の上方に設けられ、前記第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、
前記第３の半導体層の上方に設けられ、前記第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、
前記第４の半導体層の上方に設けられ、前記第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、
前記第３の半導体層と前記第４の半導体層との間に設けられるＡｌＮ層と、
前記ＡｌＮ層、前記第４の半導体層、および、前記第５の半導体層上に設けられるゲート絶縁膜と、
前記ＡｌＮ層、前記第４の半導体層、および、前記第５の半導体層との間に前記ゲート絶縁膜を介して設けられるゲート電極と、
前記第５の半導体層上に設けられるソース電極と、
前記第５の半導体層上に、前記ゲート電極に対し、前記ソース電極の反対側に設けられるドレイン電極と、
を備えることを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
実施形態の半導体装置は、第１のＧａＮ系半導体の第１の半導体層と、第１の半導体層の上方に設けられ、第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、第２の半導体層の上方に設けられ、第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、第３の半導体層の上方に設けられ、第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、第４の半導体層の上方に設けられ、第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、第３の半導体層、第４の半導体層、および、第５の半導体層上に設けられるゲート絶縁膜と、第３の半導体層、第４の半導体層、および、第５の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第５の半導体層上に設けられるソース電極と、第５の半導体層上に、ゲート電極に対し、ソース電極の反対側に設けられるドレイン電極と、を備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
（第１の実施形態）
本実施形態の半導体装置は、第１のＧａＮ系半導体の第１の半導体層と、第１の半導体層の上方に設けられ、第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、第２の半導体層の上方に設けられ、第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、第３の半導体層の上方に設けられ、第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、第４の半導体層の上方に設けられ、第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、第３の半導体層、第４の半導体層、および、第５の半導体層上に設けられるゲート絶縁膜と、第３の半導体層、第４の半導体層、および、第５の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第５の半導体層上に設けられるソース電極と、第５の半導体層上に、ゲート電極に対し、ソース電極の反対側に設けられるドレイン電極と、を備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
そして、第５の半導体層２２上に、ソース電極３０とドレイン電極３２が形成される。ドレイン電極３２は、ゲート電極２８に対し、ソース電極３０の反対側に形成される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
（第３の実施形態）
本実施形態の半導体装置は、第１のＧａＮ系半導体の第１の半導体層と、第１の半導体層の上方に設けられ、第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、第２の半導体層の上方に設けられ、第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、第３の半導体層の上方に設けられ、第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、第４の半導体層の上方に設けられ、第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、第３の半導体層と第４の半導体層との間に設けられるＡｌＮ層と、ＡｌＮ層、第４の半導体層、および、第５の半導体層上に設けられるゲート絶縁膜と、ＡｌＮ層、第４の半導体層、および、第５の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第５の半導体層上に設けられるソース電極と、第５の半導体層上に、ゲート電極に対し、ソース電極の反対側に設けられるドレイン電極と、を備える。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
（第４の実施形態）
本実施形態の半導体装置は、第１のＧａＮ系半導体の第１の半導体層と、第１の半導体層の上方に設けられ、第１のＧａＮ系半導体よりバンドギャップの小さい第２のＧａＮ系半導体の第２の半導体層と、第２の半導体層の上方に設けられ、第２のＧａＮ系半導体よりバンドギャップの大きい第３のＧａＮ系半導体の第３の半導体層と、第３の半導体層の上方に設けられ、第３のＧａＮ系半導体よりバンドギャップの小さい第４のＧａＮ系半導体の第４の半導体層と、第４の半導体層の上方に設けられ、第４のＧａＮ系半導体よりバンドギャップの大きい第５のＧａＮ系半導体の第５の半導体層と、第２の半導体層と第３の半導体層との間に設けられるＡｌＮ層と、ＡｌＮ層、第３の半導体層、第４の半導体層、および、第５の半導体層上に設けられるゲート絶縁膜と、ＡｌＮ層、第３の半導体層、第４の半導体層、および、第５の半導体層との間にゲート絶縁膜を介して設けられるゲート電極と、第５の半導体層上に設けられるソース電極と、第５の半導体層上に、ゲート電極に対し、ソース電極の反対側に設けられるドレイン電極と、を備える。  
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
そして、第５の半導体層２２上に、ソース電極３０とドレイン電極３２が形成される。ドレイン電極３２は、ゲート電極２８に対し、ソース電極３０の反対側に形成される。