(57)【要約】  オン状態低電流検出器は、メインセル（３２）およびセンスセル（３４）を有するトランジスタを使用する。フィードバック回路（３６）は、メインセルの目標電圧値を生成するレベルを負荷電流が下回るときにメインセル（３２）両端間の電圧をほぼ一定の目標値に維持するように作用する。目標電圧値は、低電流検出比較器（１８）の電圧を容易に測定できるように十分に高い。
2007503590.tif 000002
【特許請求の範囲】
【請求項１】
メインセルとセンスセルとを有する出力トランジスタと、
前記メインセルおよび前記センスセルとメインセル制御出力およびセンスセル制御出力とに接続された制御入力と、
負荷に接続するために前記メインセル制御出力のうちの１つに対して接続された出力端子と、
前記出力トランジスタの前記メインセル制御出力両端間の電圧を測定するとともに、前記制御出力両端間の電圧の大きさが所定の値を下回る場合に前記メインセル制御出力両端間の電圧を増大するように前記制御入力における電圧を制御するフィードバック回路と、
前記センスセル制御出力を通じて基準電流を供給する基準電流供給源と、
前記メインセル出力両端間の電圧と前記センスセル出力両端間の電圧とを比較するとともに、前記メインセル出力両端間の電圧の大きさが前記センスセル出力両端間の電圧の大きさを下回るときに低電流信号を出力するようになっている比較器と、
を備える、パワー半導体デバイス。
【請求項２】
前記フィードバック回路は、電圧基準と、前記メインセル出力両端間の電圧と電圧基準とを比較するために前記メインセル出力間に接続された比較器とを有し、前記比較器の出力はダイオードを介して前記制御入力に接続され、前記ダイオードは、前記メインセル出力両端間の電圧が所定の値を下回るときに前記メインセルのオン抵抗を増大させる方向で制御電圧を変化させるように電流を通過させるべく方向付けられている、請求項１に記載のパワー半導体デバイス。
【請求項３】
前記メインセルおよび前記センスセルがＦＥＴメインセルおよびＦＥＴセンスセルであり、ＦＥＴのゲートが共通の前記制御入力に接続され、前記メインセルおよび前記センスセルのＦＥＴのソースおよびドレインがＦＥＴの出力を形成している、請求項１または２に記載のパワー半導体トランジスタ。
【請求項４】
前記センスセルおよび前記メインセルのドレインが共通のバッテリ端子に接続され、
前記メインセルのソースが前記出力端子に接続され、
前記センスセルのソースが前記基準電流供給源に接続され、前記基準電流供給源が基準電流シンクである、
ハイサイドデバイスの形態を成す請求項３に記載の半導体デバイス。
【請求項５】
請求項１から４のいずれか一項に記載の半導体デバイスを有する半導体回路であって、前記出力端子に接続された負荷を更に備えている半導体回路。
【請求項６】
メインセルおよびセンスセルを有する出力トランジスタと、前記メインセルおよび前記センスセルとメインセル制御出力およびセンスセル制御出力とに接続された制御入力とを有する半導体デバイスを動作させる方法であって、
前記メインセルおよび前記センスセルを共通に駆動し、
前記メインセル制御出力のうちの１つから負荷を駆動し、
前記センスセル制御出力を通じて基準電流を供給し、
前記メインセル制御出力両端間の電圧を測定するとともに、前記メインセル制御出力両端間の電圧の大きさが所定の値を下回る場合に前記メインセル制御出力両端間の電圧を増大するように前記制御入力における電圧を制御し、
前記メインセル制御出力両端間の電圧と前記センスセル制御出力両端間の電圧とを比較するとともに、前記メインセル制御出力両端間の電圧の大きさが前記センスセル制御出力両端間の電圧の大きさを下回るときに低電流信号を出力する、方法。
【請求項７】
前記メインセル制御出力両端間の電圧を測定するステップは、
比較器を使用して前記メインセル制御出力両端間の電圧と基準電圧とを比較し、
ダイオードを介した前記比較器の出力から前記制御入力を駆動させる、
ことによって行なわれ、
前記ダイオードは、前記メインセル出力両端間の電圧が所定の値を下回るときに前記メインセルのオン抵抗を増大させる方向で制御入力電圧を変化させるように電流を通過させるべく方向付けられている、請求項６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に半導体スイッチにおける不足電流を検出するための回路構成に関する。
【背景技術】
【０００２】
集積保護ハイサイドスイッチにオン状態低電流検出器を実装することは一般的である。オン状態低電流検出器は、一般に、出力ステージ両端間の電圧降下を測定するとともに、それを内部基準と比較する。電圧降下が非常に小さい場合には、負荷電流が不十分であることを示しており、検出器はこれを示す信号を出力する。
【０００３】
自動車の用途において、殆どの市販のハイサイドスイッチは、ＣＭＯＳ制御回路と一緒にパケージングされたｎチャンネル出力ステージを使用しており、これらは、別個の基板上に存在する場合もあり、あるいは、共通の基板上に自己絶縁態様で組み込まれている場合もある。
【０００４】
そのような回路内にオン状態低電流検出器を実装する典型的な比較器は、そのような回路が一般に従来のＣＭＯＳ比較器よりも低いオフセット電圧を有しているため、ＮＭＯＳ第１ステージを使用する。比較器は、電圧と、僅かな一定の負荷電流において出力ステージ両端間の電圧降下の温度係数と一致するように設定された所定の温度係数を有する内部基準とを比較しても良い。
【０００５】
そのような回路の概略図が図１に示されている。
【０００６】
ドレイン４、ソース６、ゲート８を有するＦＥＴ２が入力端子１０に接続されている。ＦＥＴ２のオン抵抗がＲＤＳＯＮで表される。出力端子１２は、負荷１４を介してグランド１５に接続されている。ドレイン４は、バッテリ（プラス）電圧入力端子１６に接続されている。
【０００７】
比較器１８は、そのプラス入力２２が出力端子１２に接続され、そのマイナス入力２０が比較ノード２４に接続されている。比較器の出力は、低電流出力端子２１上にある。比較ノード２４は電圧基準２６に接続されており、また、電圧基準の他の端子はバッテリ端子１６に接続されている。また、比較ノード２４は、基準電流シンク２８を介してグランド１５にも接続されている。
【０００８】
使用時、負荷を通じて流れる電流Ｉが所定の値を下回ると、Ｖ＝Ｉ・ＲＤＳＯＮによって与えられるＦＥＴ２の両端間の電圧Ｖの大きさが基準電圧を下回る。これにより、比較器は、電流が所定の値を下回っていることを示すプラス値を出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この回路には、特にオン抵抗ＲＤＳＯＮが低いＦＥＴが使用される場合に、重大な問題がある。この問題は、負荷電流が低い場合において、出力ステージ両端間の電圧降下が非常に小さくなる可能性があるというものである。これは、非常に低いＲＤＳＯＮ値を有する部品を使用してヒートシンク要件を最小限に抑える「クールランニング」方法に移行している自動車用途における特有の問題であるが、同じ問題が他の用途において生じる場合がある。
【００１０】
例えば、出力電流が非常に低くまで降下するときに低電流を表示するための要求が存在し得る。この場合、低電流表示が誘発されないように（例えば）１００ｍＡの電流が最小電流となる。１００  ｍ０ｈｍｓ未満の典型的な抵抗を用いた場合には、確実な検出のため、比較器における基準電圧ＶＲＥＦを５ｍＶよりも低く設定する必要がある。
【００１１】
残念ながら、従来のパワースイッチにおける比較器は、この電圧を検知できるほど十分に正確ではなく、おそらく２０ｍＶのオフセット電圧を有している。
【００１２】
この問題を扱うことができる多くの方法が存在する。
【００１３】
１つの選択肢は、オン状態低電流検出器の機能を単に低下させることである。機能は、完全に低下されても良く、あるいは、オフ状態オープン回路検出器に取って代えられても良い。
【００１４】
この選択肢は、一般に、満足できるものではない。なぜなら、ランプやヒータ等の負荷が給電時に回路を開き損なう傾向があるからである。この場合、オン状態低電流検出器は、それが生じると直ぐに不良を報告することができる。したがって、オン状態低電流検出器を設けると、安全性が大きくなるという利点がある。また、オフ状態オープン回路検出器では、名目上オフセット状態にある時であっても、負荷を通じて僅かな電流を流す必要がある。
【００１５】
第２の選択肢は、より正確な比較器を使用することである。これを達成する１つの方法は、ウエハ検査ステージでアナログまたはデジタルトリミングを使用することである。しかしながら、これにより、余計な作業および検査時間が必要となり、また、言うまでも無く、トリミングは、供給電圧変化、温度、あるいは寿命の影響を補償することができない。
【００１６】
比較器の精度を高める他の手法は、転流（整流）技術を使用することかもしれない。しかしながら、これは、構造全体が大きく複雑になるという著しい欠点を有している。
【課題を解決するための手段】
【００１７】
本発明者は、重い負荷を伴うクールランニングにおいては、電圧降下を例えば１００ｍＶ未満まで小さくする必要があるが、軽い負荷においては電圧降下を小さくすることがあまり重要ではないということを知見した。したがって、本発明者は、ＲＤＳＯＮを増大させることにより、電流が僅かであっても、電圧降下が所定値を下回らないようにゲート電圧を調整するべくフィードバックループを使用することを提案する。出力電圧は保持されるため、低電流を検知するために出力電圧を簡単に測定することはできない。その代わり、本発明者は、メインセル両端間の電圧とセンスセル両端間の電圧とを比較することを提案する。
【００１８】
したがって、本発明者は、本発明の一態様において、
メインセルとセンスセルとを有する出力トランジスタと、
上記メインセルおよび上記センスセルとメインセル制御出力およびセンスセル制御出力とに共通に接続された制御入力と、
負荷に接続するために上記メインセル制御出力のうちの１つに対して接続された出力端子と、
上記出力トランジスタの上記メインセル制御出力両端間の電圧を測定するとともに、上記制御出力両端間の電圧の大きさが所定の値を下回る場合に上記メインセル制御出力両端間の電圧を増大するように上記制御入力における電圧を制御するフィードバック回路と、
上記センスセル制御出力を通じて基準電流を供給する基準電流供給源と、
上記メインセル出力両端間の電圧と上記センスセル出力両端間の電圧とを比較するとともに、上記メインセル出力両端間の電圧の大きさが上記センスセル出力両端間の電圧の大きさを下回るときに低電流信号を出力するようになっている比較器と、
を備えるパワー半導体デバイスを提案する。
【００１９】
この回路の利点は、メインセルおよびセンスセル両端間の電圧を、低負荷電流において、フィードバック回路が無い場合よりも何倍も大きくすることができるという点である。したがって、比較作業は、比較的容易であるとともに、簡単な比較器を用いて正確に行なうことができる。
【００２０】
そのため、本発明者は比較器精度の問題を回避した。
【００２１】
本発明を使用すれば、必要に応じて非常に低い電流閾値を与えることができる。例えば、公称１０Ａ負荷のための本発明に係る１０  ｍ０ｈｍ  ＲＤＳＯＮデバイスは、１０Ａの公称電流よりも千倍以上低い数ｍＡという低電流検出閾値を簡単に持つことができるとともに、従来のオフ状態検出器と同様の性能を与えることができる。
【００２２】
本発明は特にＦＥＴに適用可能である。この場合、メインセルおよびセンスセルはＦＥＴメインセルおよびＦＥＴセンスセルであり、ＦＥＴのゲートは共通の制御入力に接続され、ＦＥＴのソースおよびドレインは出力端子を形成する。
【００２３】
フィードバック回路は、電圧基準と、メインセル出力両端間の電圧と電圧基準とを比較するためにメインセル出力間に接続された比較器とを有し、比較器の出力はダイオードを介して制御入力に接続され、ダイオードは、電流を通過させるように、したがって、メインセル出力両端間の電圧が所定の値を下回るときにメインセルのオン抵抗を増大させるように方向付けられている。
【００２４】
他の態様において、本発明は、前述した半導体デバイスを有する半導体回路であって、メインセルの出力端子に接続された負荷を有する半導体回路に関する。
【００２５】
更なる態様において、本発明は、メインセルおよびセンスセルを有する出力トランジスタと、上記メインセルおよび上記センスセルとメインセル制御出力およびセンスセル制御出力とに接続された制御入力とを有する半導体デバイスを動作させる方法であって、
上記メインセルおよび上記センスセルを共通に駆動し、
上記メインセル制御出力のうちの１つから負荷を駆動し、
上記センスセル制御出力を通じて基準電流を供給し、
上記メインセル制御出力両端間の電圧を測定するとともに、上記メインセル制御出力両端間の電圧の大きさが所定の値を下回る場合に上記メインセル制御出力両端間の電圧を増大するように上記制御入力における電圧を制御し、
上記メインセル制御出力両端間の電圧と上記センスセル制御出力両端間の電圧とを比較するとともに、上記メインセル制御出力両端間の電圧の大きさが上記センスセル制御出力両端間の電圧の大きさを下回るときに低電流信号を出力する、方法に関する。
【発明を実施するための最良の形態】
【００２６】
本発明を良く理解できるように、添付図面を参照しながら、実施形態について説明する。
【００２７】
２つの図面において、同様のまたは類似の構成要素には、同様の参照符号が付されている。
【００２８】
図２に示されるように、半導体デバイスは、主部を形成するｎＭ個のメインセル３２と、検出部を形成するｎＳ個のセンスセル３４とを有するＮＭＯＳＦＥＴ２を備えている。メインセル３２およびセンスセル３４のドレイン４，４４は共通のバッテリ端子１６に接続されており、また、メインセル３２およびセンスセル３４のゲート８，４８は共通の制御入力１０に接続されている。ＦＥＴの領域の大部分はメインセルによって形成されており、センスセルは僅かな数だけしか設けられていない。そのようなＦＥＴ２を形成するための製造技術は技術的に知られている。
【００２９】
各メインセル３２のオン抵抗は、センスセル３４のそれと略同一である。並列に接続されたメインセルは、並列に接続されたセンスセルよりも多く存在するため、主部のオン抵抗は、検出部のそれよりもかなり小さい。メインセルおよびセンスセルは略同一であるため、主部および検出部のオン抵抗は、それらが共通して駆動される場合には、すなわち、
ＲＤＳＯＮ，ＳＥＮＳＥ＝ＲＤＳＯＮ，ＭＡＩＮ・（ｎＭ／ｎＳ）
場合には、比例関係によって関連付けられる。
【００３０】
ここで、ＲＤＳＯＮ，ＳＥＮＳＥは検出部３４のオン抵抗であり、ＲＤＳＯＮ，ＭＡＩＮは主部３２のオン抵抗である。
【００３１】
メインセルのソース６は出力端子１２に接続されている。
【００３２】
センスセルのソース４６は比較ノード２４に接続されており、このノードは、基準電流シンク２８を介して、グランド端子１５に接続されている。
【００３３】
比較器１８は、そのプラス入力が出力端子に接続され、そのマイナス入力が比較ノードに接続されるとともに、その出力が低電流表示を供給するための低電流出力端子２１に接続されている。
【００３４】
フィードバック（帰還）オペアンプ（ｏｐ−ａｍｐ）３８を有するフィードバック回路３６が設けられており、オペアンプの出力はダイオード４２を介して制御入力１０に接続されている。フィードバックオペアンプ３８は、比較的低いゲイン（増幅率）を有している。オペアンプ３８のマイナス差動入力は出力端子１２に接続されており、プラス差動入力は、バッテリ端子１６におけるバッテリ電圧から電圧差ＶＡＲＢを生成する電圧基準４０に接続されている。
【００３５】
使用時、出力端子１２とグランド１５との間に負荷１４が接続される。バッテリ端子１６には電圧ＶＢＡＴＴＥＲＹのバッテリが接続される。
【００３６】
ＦＥＴ２がＯＮに切り換えられた通常の動作時、負荷１４を通じて電流ＩＬが流れるとともに、所定の基準電流ＩＲＥＦが基準電流シンク２８を通じて流れる。これらの電流は、メインセル３２およびセンスセルのそれぞれの両端間に電圧を生成する。基準電流ＩＲＥＦは、センスセル両端間での電圧降下がメインセル３４両端間での電圧降下よりも小さくなるように選択される。比較器は、電流が流れていることを示すための低電圧信号を出力する。
【００３７】
負荷における電流が減少する場合には、メインセル３２両端間の電圧は、ＶＢＬ＝ＲＤＳＯＮ，ＭＡＩＮによって与えられる。ＩＬは、その大きさが電圧基準４０によって与えられる電圧よりも小さくなるまで減少する。したがって、出力端子１２の電圧が上昇する。ここで、フィードバック回路３６が作用し始める。出力端子１２における電圧が上昇することにより、オペアンプ３８は、制御入力１０における電圧を減少させようとするマイナス信号を出力する。これにより、ＮＭＯＳメインセル３２のゲート８が更にマイナスとなり、そのため、ＭＯＳＦＥＴがＯＦＦに切り換わろうとし、その結果、ＲＤＳＯＮ，ＭＡＩＮが増大する。
【００３８】
なお、フィードバック回路が低電流レベルにおいてのみ作用し始めるようにダイオード４２が正確に方向付けられることが重要である。電流レベルが高いと、オペアンプ３８のプラス出力がダイオード４２を通過せず、また、フィードバック回路３６がゲートドライブに影響を及ぼさず、そのため、フィードバック回路が回路性能に悪影響を及ぼさない。図２のハイサイドＮＭＯＳデバイスにおいてダイオードは、そのカソード（マイナス側）がオペアンプ３８に向けられるように方向付けられている。
【００３９】
したがって、低い電流が負荷１４を通じて流れている限り、フィードバック回路は、メインセル３２両端間の電圧を、ＶＡＲＢにほぼ等しい目標値に一定に維持するように作用する。
【００４０】
メインセル３２に対して加えられるゲート電圧と同じゲート電圧がセンスセル３４に加えられ、そのため、検出部のＲＤＳＯＮ，ＳＥＮＳＥ値は、主部のＲＤＳＯＮ，ＭＡＩＮに比例して増大する。
【００４１】
負荷における電流が、メインセルの数とセンスセルの数との比率およびＩＬによって与えられる所定の閾値を下回るときだけ、センスセル３４両端間の電圧降下がメインセル３２両端間の電圧降下（ほぼＶＡＲＢ）よりも大きくなる。この状態では、比較端子２４における電圧が出力端子１２における電圧（ほぼ一定の値ＶＢＡＴＴＥＲＹ−ＶＡＲＢ）を下回る。所定の閾値は、以下によって与えられる。
ＩＴＨＲＥＳＨＯＬＤ＝ＩＲＥＦ（ＲＤＳＯＮ，ＳＥＮＳＥ／ＲＤＳＯＮ，ＭＡＩＮ）＝ＩＲＥＦ（ｎＭ／ｎＳ）
【００４２】
この関係を使用して、所望の低電流閾値ＩＴＨＲＥＳＨＯＬＤを与えるように基準電流ＩＲＥＦを選択することができる。
【００４３】
負荷電流が閾値を下回ると、比較器は、低電流状態を示す論理ハイの出力を与える。
【００４４】
回路の利点は、低電流状態においてメインセル両端間およびセンスセル両端間の電圧がフィードバック回路３６によって高く維持されるという点である。したがって、出力比較器１８が比較する必要がある電圧は、図１の関連技術のそれよりも十分に高くなり得る。
【００４５】
このことは、電流検出器が、公称電流に関して、発明者に知られたこれまでの任意の低電流検出器よりもかなり低く設定できる低電流検出閾値を持つことができることを意味している。
【００４６】
本発明の構成は、特に、自己絶縁ＣＭＯＳ技術を使用するモノリシックＦＥＴにおいて有用であるが、無論、更に幅広く適用されても良い。本発明の構成は、図示のタイプのハイサイドデバイスに限定されず、電力デバイスおよび制御構造が別個の基板上に実装されたマルチチップデバイスにも適用できる。
【００４７】
本開示内容を読むことにより、他の変形および改良は当業者に明らかである。そのような変形および改良は、既に技術的に知られ且つここで既に説明した特徴に代えて或いは当該特徴に加えて使用されても良い等価な特徴および他の特徴を含んでいても良い。
【００４８】
この出願において、請求項は、特徴の特定の組み合わせへと体系化されているが、本発明の開示の範囲は、それが任意の請求項に現在記載された発明と同じ発明に関連しているか否かにかかわらず、また、それが本発明の取り上げている技術的問題と同じ技術的問題のうちの一部または全てを緩和すると否とにかかわらず、ここに開示された任意の新規な特徴または任意の新規な特徴の組み合わせを明示的に或いは暗示的に含み、あるいは、その任意の一般的概念を含んでいることは言うまでもない。
【００４９】
これにより、出願人は、本出願の係属中または本出願から派生する任意の更なる出願の係属中に、新たな請求項がそのような特徴および／またはそのような特徴の組み合わせへと体系化されても良いということを通告する。
【図面の簡単な説明】
【００５０】
【図１】関連技術に係るオン状態低電流検出器を示している。
【図２】本発明に係るオン状態低電流検出器を示している。
【図１】
2007503590.tif 000003
【図２】
2007503590.tif 000004
【国際調査報告】
2007503590.tif 000005
2007503590.tif 000006