(57)【要約】分離トレンチ（２０９）をウェハ（２０１）に形成するプロセスである。このプロセスでは、（例えば、異方性堆積法により）第１誘電体材料（３０７）をトレンチ（２０９）の中に堆積させ、次に第２誘電体材料（３０９）を（例えば、異方性堆積法により）トレンチ（２０９）内の第１誘電体材料（３０７）を覆うように堆積させる。第３材料（５０１）をトレンチ（２０９）内に、かつ第２誘電体材料（３０９）の上に堆積させる。第２材料（３０９）及び第３材料（５０１）の内の一方の材料は、他方の材料をエッチングしないように選択的にエッチングすることができる。一の例では、第１材料（３０７）は第２材料（３０９）よりも小さい誘電率を有する。
2007535815.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造を形成するための方法であって、
半導体材料のウェハを設ける工程と、
半導体材料の側壁を備えるトレンチを前記半導体材料の中に形成する工程と、
第１誘電体材料をトレンチの底面部分を覆うように、トレンチ上端から第１の深さまで堆積させ、かつ、第１誘電体材料が第１の深さよりも上の領域の側壁にはほとんど堆積しないようにする、堆積工程と、
第１誘電体材料とは異なる第２誘電体材料を、トレンチ内の第１誘電体材料を覆うように覆うように、トレンチ上端から第２の深さまで堆積させ、かつ、第２誘電体材料が第２の深さよりも上の領域の側壁にはほとんど堆積しないようにする、堆積工程と、
誘電体から成るトレンチ充填材料をトレンチ内の第２誘電体材料を覆うように堆積させる工程とを備え、
誘電体から成るトレンチ充填材料は、第２誘電体材料をエッチングしないように選択的にエッチングすることができる、方法。
【請求項２】
ウェハは、半導体が絶縁膜の上に配置されるセミコンダクタオンインシュレータ（ＳＯＩ）構造を有する、請求項１記載の方法。
【請求項３】
半導体材料が絶縁膜を覆い、
トレンチが半導体材料を下に向かって貫通して延びて絶縁膜に達する、請求項２記載の方法。
【請求項４】
堆積する第２誘電体材料の膜厚は、堆積する第１誘電体材料の膜厚よりも薄い、請求項１記載の方法。
【請求項５】
第１誘電体材料は酸化物を含む、請求項１記載の方法。
【請求項６】
第１誘電体材料は低Ｋ誘電体材料であることを特徴とする、請求項１記載の方法。
【請求項７】
第１誘電体材料を堆積させる処理では、第１誘電体材料をプラズマ支援ＣＶＤプロセスにより堆積させる、請求項１記載の方法。
【請求項８】
第１誘電体材料を堆積させる処理では、第１誘電体材料を異方性堆積法により堆積させる、請求項１記載の方法。
【請求項９】
第１誘電体材料を堆積させる処理では、第１誘電体材料を、分布に偏りの無い均一性の高いプラズマを利用する高密度プラズマ支援化学気相成長（ＣＶＤ）プロセス、スパッタリングプロセス、プラズマ気相成長（ＰＶＤ）プロセス、コリメートＰＶＤプロセス、熱ＣＶＤプロセス、及び高密度プラズマ（ＨＤＰ）プロセスから成るグループの内の一つのプロセスにより堆積させる、請求項１記載の方法。
【請求項１０】
第２誘電体材料は窒化物を含む、請求項１記載の方法。
【請求項１１】
第２誘電体材料は、プラズマ支援ＣＶＤ窒化膜、低圧ＣＶＤ窒化膜、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、シリコンリッチ窒化膜、炭化シリコン（ＳｉＣ）、及び炭窒化シリコン（ＳｉＣＮ）から成るグループの内の少なくとも一つの材料を含む、請求項１記載の方法。
【請求項１２】
誘電体から成るトレンチ充填材料を堆積させる処理では、トレンチ充填材料を、異方性の強い高密度プラズマを発生するプロセスにより堆積させる、請求項１記載の方法。
【請求項１３】
第２誘電体材料は窒化物を含み、そして誘電体から成るトレンチ充填材料は酸化物を含む、請求項１記載の方法。
【請求項１４】
更に、
チャネル領域を半導体材料の中に有するトランジスタを形成する、請求項１記載の方法。
【請求項１５】
第２誘電体材料を堆積させた後に、かつ誘電体から成るトレンチ充填材料を堆積させる前に、本方法では更に、
トレンチ側壁ライナーをトレンチ内部の半導体材料の一部分の上に形成して半導体材料の丸みエッジを形成し、第２誘電体材料は、トレンチ側壁ライナーがトレンチ内部の第２誘電体材料の高さよりも低い位置に形成されるのを防止するように機能する、請求項１記載の方法。
【請求項１６】
トレンチ側壁ライナーを形成する処理では、ライナー酸化膜を形成する、請求項１５記載の方法。
【請求項１７】
トレンチを形成する前に、本方法では更に、
保護層を半導体材料を覆うように形成し、トレンチを形成する処理では更に、トレンチを保護層及び半導体材料に形成し、トレンチは更に、保護層及び半導体材料の側壁を含む、請求項１記載の方法。
【請求項１８】
保護層は酸化物を含む、請求項１７記載の方法。
【請求項１９】
凹部を保護層の内、側壁に位置する部分に形成して、前記凹部を形成することにより、半導体材料の内、側壁に位置する上部エッジ部分が露出される、凹部の形成工程と、
トレンチ側壁ライナーを、トレンチ内部の半導体材料の一部分の上に形成して半導体材料の丸みエッジを形成する工程とをさらに備え、トレンチ側壁ライナーを形成する処理では、半導体材料の内、凹部によって露出する上部エッジ部分がライナーになるようにする、請求項１７記載の方法。
【請求項２０】
保護層を形成した後に、
反射防止コーティング層を保護層を覆うように形成する工程をさらに備え、トレンチを形成する工程では更に、トレンチを反射防止コーティング層、保護層、及び半導体材料に形成し、トレンチは更に、反射防止コーティング層、保護層及び半導体材料の側壁を含む、請求項１７記載の方法。
【請求項２１】
誘電体から成るトレンチ充填材料を堆積させた後に、
前記構造を、反射防止コーティング層を停止層として使用して平坦化する工程をさらに備える、請求項２０記載の方法。
【請求項２２】
平坦化する処理では、化学的機械研磨プロセスを、反射防止コーティング層を研磨停止層として機能させながら使用する、請求項２１記載の方法。
【請求項２３】
平坦化する処理では、エッチバック法を、反射防止コーティング層をエッチング停止層として機能させながら使用する、請求項２１記載の方法。
【請求項２４】
第１誘電体材料は第１膜厚を有し、及び第２誘電体材料は、第１膜厚よりも薄い第２膜厚を有し、更に第１膜厚及び第２膜厚は、トレンチ充填材料を所望の深さまで除去することができ、これにより、ゲート材料がトレンチの中に延在する距離を制御することができるように選択される、請求項１記載の方法。
【請求項２５】
第１誘電体材料は第１誘電率を有し、そして第２誘電体材料は第２誘電率を有し、第１誘電率は第２誘電率よりも小さい、請求項１記載の方法。
【請求項２６】
分離トレンチを半導体構造に形成するための方法であって、
半導体材料のウェハを設ける工程と、
半導体材料の側壁を備えるトレンチを前記半導体材料の中に形成する工程と、
第１誘電体材料をトレンチの底面部分を覆うように、トレンチ上端から第１の深さまで堆積させ、かつ、第１誘電体材料が第１の深さよりも上の領域の側壁にはほとんど堆積しないようにする、堆積工程と、
第１誘電体材料とは異なる第２誘電体材料をトレンチ内の第１誘電体材料を覆うように、トレンチ上端から第２の深さまで堆積させて、第２誘電体材料が第２の深さよりも上の領域の側壁にはほとんど堆積しないようにし、かつ第１誘電体材料は第１膜厚を有し、及び第２誘電体材料は第１膜厚よりも薄い第２膜厚を有することとする、堆積工程と、
トレンチ側壁ライナーをトレンチ内部の半導体材料の一部分の上に形成して、第２誘電体材料は、トレンチ側壁ライナーがトレンチ内部の第２誘電体材料の高さよりも低い位置に形成されるのを防止するように機能させる、トレンチ側壁ライナーの形成工程と、
誘電体から成るトレンチ充填材料をトレンチ内の第２誘電体材料を覆うように堆積させる工程とを備え、
誘電体から成るトレンチ充填材料は、第２誘電体材料をエッチングしないように選択的にエッチングすることができる、方法。
【請求項２７】
トレンチを形成する前に、
保護層を半導体材料を覆うように形成する工程をさらに備え、トレンチを形成する処理では更に、トレンチを保護層及び半導体材料に形成し、トレンチは更に、保護層及び半導体材料の側壁を含み、そしてトレンチ側壁ライナーを形成する前に、本方法では更に、
凹部を保護層の内、側壁の上に位置する部分に形成し、凹部を形成することにより、半導体材料の内、側壁に位置する上部エッジ部分が露出し、更にトレンチ側壁ライナーを形成する処理では、半導体材料の内、凹部によって露出する上部エッジ部分がライナーとなるようにする、請求項２６記載の方法。
【請求項２８】
保護層を形成した後に、本方法では更に、
反射防止コーティング層を保護層を覆うように形成し、トレンチを形成する処理では更に、トレンチを反射防止コーティング層、保護層、及び半導体材料に形成し、トレンチは更に、反射防止コーティング層、保護層及び半導体材料の側壁を含む、請求項２７記載の方法。
【請求項２９】
半導体材料と、
半導体材料の中に形成されるトレンチと、
トレンチの底面部分を覆うように、トレンチ上端から第１の深さまで堆積する第１誘電体材料と、
トレンチ内の第１材料を覆うように、トレンチ上端から第２の深さまで堆積する第２誘電体材料であって、トレンチ内の第１誘電体材料の全てが第２誘電体材料により覆われ、第２の深さが半導体材料の上面高さよりも低く、更には第２誘電体材料が第１誘電体材料とは異なる構成の第２誘電体材料と、を備え、
第１誘電体材料は第１誘電率を有し、そして第２誘電体材料は、第１誘電率よりも大きい第２誘電率を有する、半導体構造。
【請求項３０】
トレンチは半導体材料を貫通して下方に延びて、半導体材料の下に位置する絶縁膜に達する、請求項２９記載の半導体構造。
【請求項３１】
第１誘電体材料は酸化物を含み、そして第２誘電体材料は窒化物を含む、請求項２９記載の半導体構造。
【請求項３２】
更に、
半導体材料の中に位置するチャネル領域を含むトランジスタを備える、請求項２９記載の半導体構造。
【請求項３３】
トランジスタはゲートを含み、ゲートの一部分は延在して第２誘電体材料の上のトレンチにまで達する、請求項３２記載の半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して半導体構造に関し、特に半導体構造の分離トレンチに関する。
【背景技術】
【０００２】
分離トレンチは集積回路の活性領域を絶縁するために使用される。例えば、分離トレンチを使用して、分離トレンチが下地の絶縁物にまで延びる構造のセミコンダクタオンインシュレータ（semiconductor on insulator（ＳＯＩ））ウェハの活性領域を絶縁する。このような構造の場合、トレンチを絶縁物に達するように掘り下げ、そして活性層のシリコン側壁を酸化してトレンチのコーナー部に丸みを付ける。その後、トレンチに誘電体材料を充填する。一つの問題は、シリコンを酸化することができる後続の加熱プロセスによって、酸化膜のバーズビークが活性層の底面の下でトレンチ底部から延びる恐れがあることである。
【０００３】
図１は先行技術によるウェハの部分断面を示している。ウェハ１０１は、絶縁膜１０５の上に位置する活性シリコン層１０７を含むＳＯＩ構造を有し、この絶縁膜は半導体基板１０３の上に位置する。分離トレンチ１０９の底面に位置するのは、窒化シリコンから成る「保護」層１１１である。次に、酸化膜１１３がトレンチ１０９の層１１１の上に形成される。層１１１は、後続の加熱プロセスの間に、酸化膜のバーズビークがトレンチ１０９の底面に位置する１０７層に食い込む形で形成される現象を防止するように機能する。
【０００４】
図１の構造に関する一つの問題は、後続の酸化膜エッチングの間に、トレンチ充填材料１１３がトレンチから所望の深さを超えて除去される恐れがあることである。このような状態は、例えばポリシリコン片に起因する短絡を、後の工程で形成され、かつトレンチによって絶縁される活性領域に位置する複数のゲートの間に生じさせる恐れがある。また、トレンチ充填物の除去が深さ方向にばらつくとドランジスタの動作がばらつくが、これはトランジスタチャネル実効幅がゲートからチャネルに向かって（トレンチの深さ方向に）延びるからである。
【０００５】
層１１１を厚くしてトレンチ１０９内の酸化物１１３の深さを減らすことができる。しかしながら、窒化膜層１１１の厚さを増やす処理は、例えば層１１１の材料を堆積させている間に、窒化物がトレンチの上に「パンをスライスしたような構造に形成される（ｂｒｅａｄｌｏａｆｉｎｇ）」ので製造プロセス上、実行することができない。窒化膜層１１１の厚さを増やす処理に関連して生じる別の問題は、窒化膜の誘電率が高いので、層１０７から成る複数の活性領域の間の寄生容量が、窒化膜の高誘電率に起因して大きくなる恐れがあることである。
【０００６】
必要なのは、分離トレンチの構造を改善することである。
【発明を実施するための最良の形態】
【０００７】
添付の図を参照することにより本発明を一層深く理解することができ、そして本発明の多くの目的、特徴、及び利点をこの技術分野の当業者に対して明らかにすることができる。
【０００８】
特に断らない限り、同じ参照符号を異なる図に使用して同じ構成要素を指すようにしている。これらの図は必ずしも寸法通りには描かれていない。
次に、本発明を実施する或るモードに関する詳細な記述を示す。この記述は、本発明を例示するために為されるのであり、本発明を制限するために為されるものとして捉えられるべきではない。
【０００９】
図２〜１０は、分離トレンチを本発明に従って形成するプロセスの間の種々の工程におけるウェハの部分側断面図を示している。
図２はウェハ２０１の部分側断面図である。図示の実施形態では、ウェハ２０１はＳＯＩ構造を有し、この構造では、絶縁膜２０５（例えば１５０ｎｍの厚さ）が基板２０３の上に位置し、そして活性材料層２０７が絶縁膜２０５の上に位置する。一の実施形態では、絶縁膜２０５は、例えば酸化シリコンにより形成され、そして基板２０３はシリコンにより形成される。別の実施形態では、ウェハ２０１はＳＯＩ構造以外の構造（例えば、バルクシリコンウェハ）を含む他の構造、または他のＳＯＩ構造を有することができる。
【００１０】
或る実施形態では、層２０７は７０〜２００ｎｍの厚さであり、かつシリコンにより形成される。別の実施形態では、層２０７は別の膜厚を有することができ、かつ別の半導体材料（例えば、シリコンゲルマニウム、砒化ガリウム）により形成することができる。更に、別の実施形態では、層２０７は異なる材料から成る複数の層（例えば、シリコンゲルマニウム層の上にシリコン層を有する構成）により形成することができる。
【００１１】
図示の実施形態では、ウェハ２０１は、層２０７上に位置する熱酸化膜保護層２１０、及び層２１０上に位置する反射防止コーティング（ＡＲＣ）層２１１を含む。一の実施形態では、層２１１は窒化膜（例えば、化学量論的組成の窒化シリコン）により形成される。保護層２１０（例えば、５〜２０ｎｍの厚さ）は層２０７を、層２１１に対する後続のエッチングの間に渡って保護する。保護層２１０は別の実施形態では別の材料により形成することができる。
【００１２】
層２１１を形成した後、トレンチ２０９はウェハ２０１に、例えばパターニングを行なうことによって形成される。図示の実施形態では、トレンチ２０９は絶縁膜２０５にまで延びる。他のトレンチ（図示せず）はウェハ２０１の他の位置に形成される。
【００１３】
図３は、酸化膜層３０１をウェハ２０１上に堆積させた後のウェハ２０１の部分側断面図である。層３０１を堆積させている間、層３０１の一部分をＡＲＣ層２１１の上に堆積させ、かつ層３０１の別の部分３０７を絶縁膜２０５上のトレンチ２０９の内部に堆積させる。一の実施形態では、層３０１は層２０７の膜厚の約半分の膜厚を有するが、別の実施形態では別の厚さに形成することができる。或る実施形態では、層３０１は酸化膜（例えば、炭素含有酸化膜、フッ素添加酸化膜、多孔質酸化膜、ＴＥＯＳ、または他のタイプの酸化膜）である。別の実施形態では、層３０１は他のタイプの材料、例えば他のタイプの低Ｋ誘電体材料により形成することができる。
【００１４】
一の実施形態では、層３０１は、異方性堆積法により堆積させる。或る異方性堆積法では、材料は制御方向（例えば、ウェハ表面の法線方向）から堆積する。異方性堆積法の場合、材料はほとんどが、制御方向に向いた表面（例えば、トレンチの底面及び層２１１の上部表面）の上にのみ堆積する。図示の実施形態では、異方性堆積法の場合、層３０１の材料が堆積するとしても、トレンチ２０９の側壁にはほとんど堆積しない。一の実施形態では、層３０１は、分布に偏りの無い均一性の高いプラズマを生成し、かつ異方性堆積法である高密度プラズマ支援化学気相成長（ＣＶＤ）プロセスによって堆積する。一の実施形態では、層３０１は、スパッタリング（例えば、ＲＦスパッタリング、コリメートスパッタリング、マグネトロンスパッタリング、または蒸着スパッタリング）、プラズマ気相成長（ＰＶＤ）プロセス、コリメートスパッタ法によるＰＶＤプロセス、熱ＣＶＤプロセス、または高密度プラズマ（ＨＤＰ）プロセスのような他の異方性堆積法を含む他のプロセスによって堆積させることができる。
【００１５】
異方性堆積法を使用することにより、トレンチの側壁への材料の堆積を最小化することができる。従って、或る実施形態では、トレンチ内の材料は、同様の材料が通過することができるような大きな経路が決して、トレンチの頂部からトレンチの底面の間に形成されることがないということからすると、後続のエッチング処理及びクリーニング処理から保護することができる。
【００１６】
或る実施形態では、側壁に堆積する材料は、他の材料を後の工程でウェハ２０１に堆積させる前に除去することができる。
その後、層３０３を層３０１の上に堆積させる。層３０３の一部分３０９はトレンチ２０９内に堆積する。一の実施形態では、層３０３は窒化膜（例えば、窒化シリコン）により形成され、かつ１０ｎｍの膜厚を有する。別の実施形態では、層３０３は、酸化膜をエッチングしないように選択的にエッチングすることができる、または後の工程で堆積するトレンチ充填材料（例えば、層５０１）をエッチングしないように選択的にエッチングすることができる他の誘電体材料により形成することができる。或る実施形態では、層３０３はプラズマ支援ＣＶＤ窒化膜、低圧ＣＶＤ窒化膜、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、シリコンリッチ窒化膜、炭化シリコン（ＳｉＣ）、または炭窒化シリコン（ＳｉＣＮ）により形成することができる。一の実施形態では、層３０３は、分布に偏りの無い均一性の高いプラズマを利用する高密度プラズマ支援化学気相成長（ＣＶＤ）プロセスによって堆積させるが、別の実施形態では、他の異方性堆積法を含む他の堆積プロセスによって堆積させることができる。別の実施形態では、層３０３は異なる膜厚を有することができる。一の実施形態では、層３０３は、後続のエッチング処理及びクリーニング処理の間に部分３０７を保護するように十分に厚い。或る実施形態では、層３０３の材料は堆積するとしても、トレンチ２０９の側壁にはほとんど堆積することがない。或る実施形態では、側壁に堆積する層３０３の材料は、材料を後の工程でウェハ２０１に堆積させる前に除去することができる。
【００１７】
図４によれば、層２１０の側壁（だけでなく層３０１の側壁も）を、酸化膜をエッチングするように酸化膜に対して選択性を示すエッチャント（例えば、ＨＦ）を用いてエッチングして層２１０に凹部４０１（そして、層３０１に凹部４０２）を形成する。層２１０をエッチングすることにより、トレンチ２０９内の上部エッジ部分を露出させ、そして層２０７の上部コーナー部に丸みを付ける。続いて、ライナー４０３をトレンチ２０９内の層２０７の露出側壁の上に、例えば高温酸化プロセスによって形成する。高温酸化プロセスは、トレンチ２０９内の層２０７の露出上部コーナー部に更に丸みを付けるように作用する。丸みの付いたコーナー部は、動作中のリーク電流を減らし、かつ回路信頼性を高めるように機能することができる。部分３０９は、酸化膜のバーズビークがトレンチ２０９の底面に位置する層２０７に食い込んで形成される現象を防止するように機能する。
【００１８】
図５によれば、層２０７の上部コーナー部に丸みを付けた後、トレンチの内壁に忠実に沿った構造とはならないトレンチ充填材料から成る層５０１を、トレンチ２０９内部を含むウェハ２０１を覆うように堆積させる。一の実施形態では、層５０１は酸化膜（例えば酸化シリコン）のような誘電体により形成される。一の実施形態では、層５０１は、分布に偏りの無い均一性の高い高密度プラズマを使用して堆積させるが、別の実施形態では他の方法を使用して堆積させることができる。層５０１の材料は、層３０３の材料をエッチングしないように選択的にエッチングすることができる。
【００１９】
図６は、ウェハに化学的機械研磨（ＣＭＰ）プロセスを実施した後のウェハ２０１を示している。図示の実施形態では、ＡＲＣ層２１１をＣＭＰプロセスにおける研磨停止層として使用する。図示の実施形態では、ウェハ２０１を、ＡＲＣ層２１１の膜厚の約半分が除去される位置まで研磨するが、別の実施形態では、別の位置まで研磨することができる。別の実施形態では、ウェハ２０１に対してエッチバックプロセス（例えば、化学エッチング）を行なうことができ、この場合、ＡＲＣ層２１１がエッチング停止層として使用される。その結果、トレンチ２０９内の層５０１の一部分のみが残る。
【００２０】
図７によれば、層２１１の残りの部分は、層５０１及び層２１０の酸化膜に対して、これらの層がエッチング後に残るような選択性を示すエッチャント（例えば、燐酸Ｈ３ＰＯ４エッチャント）により除去される。部分３０９は、エッチングされることがないように層５０１の残りの部分、及びライナー４０３によって保護される。
【００２１】
図８によれば、例えばクリーニング及びエッチングのような後続のプロセスでは、層５０１の一部分、ライナー４０３の一部分、及び層２１０を除去する。或る実施形態では、層５０１及びライナー４０３の全てを後続のプロセスにおいて除去することができる。部分３０９は、層５０１の酸化膜をエッチングすることがないように選択的にエッチングすることができるので、部分３０９は後続のプロセスにおいてはエッチングされない。従って、後続のプロセスに起因して除去されるトレンチ材料の最大深さを小さくすることができるので、或る実施形態では、後続のプロセスにおける自由度を高くすることができる。従って、或る実施形態では、除去されるトレンチ充填材料の最大深さを小さくする機能を実現することによって、例えばポリシリコン片に起因する短絡の確率を低くすることができる。
【００２２】
更に、トレンチの大部分が低Ｋ誘電体（例えば、酸化膜）により形成されるので、トレンチに起因する寄生容量は、窒化物の量が少ないために小さくすることができる。
図９は、トランジスタ９０３及び９０５を形成した後のウェハ２０１の図である。トランジスタ９０３はゲート酸化膜９１１上に位置するゲート９０７（例えば、ポリシリコンまたは金属から成る）及びスペーサ９０９を含む。トランジスタ９０５はゲート酸化膜９１２上のゲート９１９及びスペーサ９２１を含む。ソース／ドレイン領域９１３，９１５，９２５，及び９２３は層２０７に、これらの領域に選択ドーピングを行なうことにより形成される。トランジスタ９０３及び９０５はそれぞれ、該当するトランジスタのゲートの下方の層２０７にそれぞれ位置するチャネル領域９１４及び９１６を含む。ソース／ドレイン領域９２５はソース／ドレイン領域９１５から、トレンチ内の部分３０９及び３０７の誘電体材料によって電気的に絶縁される。図示の実施形態では、層５０１の残りの部分の一部分、及びライナー４０３は（図８の工程以降の工程に示すように）、図９に示す工程の前のウェハ２０１に実施されるプロセスの間に除去される。別の実施形態では、トレンチ２０９は、他の材料（例えば、ＩＬＤ（層間絶縁膜）の誘電体材料）を形成することにより再度充填することができる。
【００２３】
図１０は、図９の図を９０度だけ回転させたウェハ２０１の部分側断面図を示している。図１０の図の場合、スペーサ９０９は、トレンチ２０９の中まで延在する部分以外は示されず、延在する部分を破線で示している。図示の実施形態では、ゲート９０７及びゲート酸化膜９１１はトレンチ２０９の中にまで延在する。この実施形態の場合、トレンチの側壁の一部分はトランジスタ９０３のチャネル領域の一部分として機能し、この部分は、トランジスタの実効チャネル幅を広くする（例えば、矢印１００３によって示す長さだけ）。部分３０９が存在するので、トレンチ充填材料（層５０１の材料）が除去される深さを制御することができる。従って、ゲート９０７がトレンチの中にまで延在する距離、従ってトランジスタの実効チャネル幅を、ゲート材料堆積の前に実施されるエッチングプロセス及びクリーニングプロセスに関係なく制御することができる。従って、トランジスタ９０３を使用する回路の動作性能を予測することができ、かつこの動作性能は設計仕様に一層近いものとなる。また、或る実施形態では、ここに記載するトレンチが形成される複数の素子の電圧ミスマッチを小さくすることができ、かつ機械的応力に起因するこれらの素子のトランジスタばらつきを小さくすることができる。このような特性によって、或る実施形態では、メモリ回路及びロジック回路における最小動作電圧を低くすることができる。或る実施形態では、層５０１の全てをトレンチ２０９から、ゲート材料をウェハ２０１に堆積させる時点の前に除去することができる。
【００２４】
或る実施形態では、層３０１，３０３，及び５０１の材料、これらの層の膜厚、及びこれらの層を形成するためのプロセスを調整して、トレンチに隣接する活性領域に位置するトランジスタ（例えば、９０３及び９０５）のチャネル領域の歪みを制御することができる。例えば、層３０３をプラズマ支援ＣＶＤプロセスによって堆積させる場合、層３０３はわずかな圧縮歪みを有する。層３０３を低圧、低温ＣＶＤプロセスにより堆積させる場合、層３０３は、層３０３をプラズマ支援ＣＶＤプロセスによって堆積させる場合よりも強い張力を示す。従って、トレンチに隣接する活性領域は、層３０３を低圧、低温ＣＶＤプロセスにより堆積させる場合に、層３０３をプラズマ支援ＣＶＤプロセスによって堆積させる場合よりも大きい圧縮歪みを有することになる。
【００２５】
トランジスタのチャネル領域の歪みを調整することによりトランジスタの性能を制御することができる。例えば、チャネル領域の圧縮歪みが（トランジスタチャネル長方向に）大きくなると、Ｐチャネルトランジスタの正孔移動度が大きくなり、チャネル領域の引っ張り歪みが（トランジスタチャネル長方向に）大きくなると、電子移動度が大きくなる。トランジスタチャネル幅方向の引っ張り歪みが大きくなると、Ｐチャネルトランジスタの正孔移動度が大きくなる。更に、応力はウェハを回転させることによって制御することもできる。
【００２６】
一の実施形態においては、半導体構造を形成する方法では、ウェハを半導体材料により作製し、そしてトレンチを半導体材料の中に形成する。トレンチは半導体材料の側壁を含む。本方法では更に、第１誘電体材料をトレンチの底面部分を覆うように、トレンチ上端から第１の深さまで堆積させ、第１誘電体材料が第１の深さよりも上の領域の側壁にはほとんど堆積しないようにする。本方法では更に、第２誘電体材料をトレンチ内の第１材料を覆うように、トレンチ上端から第２の深さまで堆積させ、第２誘電体材料が第２の深さよりも上の領域の側壁にはほとんど堆積しないようにする。第２誘電体材料は第１誘電体材料とは異なる。本方法では更に、誘電体から成るトレンチ充填材料をトレンチ内の第２誘電体材料を覆うように堆積させる。誘電体から成るトレンチ充填材料は、第２誘電体材料をエッチングしないように選択的にエッチングすることができる。
【００２７】
別の実施形態においては、分離トレンチを半導体構造に形成する方法では、ウェハを半導体材料により作製し、そしてトレンチを半導体材料の中に形成する。トレンチは半導体材料の側壁を含む。本方法では更に、第１誘電体材料をトレンチの底面部分を覆うように、トレンチ上端から第１の深さまで堆積させ、第１誘電体材料が第１の深さよりも上の領域の側壁にはほとんど堆積しないようにする。本方法では更に、第２誘電体材料をトレンチ内の第１材料を覆うように、トレンチ上端から第２の深さまで堆積させ、第２誘電体材料が第２の深さよりも上の領域の側壁にはほとんど堆積しないようにする。第２誘電体材料は第１誘電体材料とは異なる。第１誘電体材料は第１膜厚を有し、そして第２誘電体材料は、第１膜厚よりも薄い第２膜厚を有する。本方法では更に、トレンチ側壁ライナーをトレンチ内部の半導体材料の一部分の上に形成する。第２誘電体材料は、トレンチ側壁ライナーがトレンチ内部の第２誘電体材料の高さよりも低い位置に形成されるのを防止するように機能する。本方法では更に、誘電体から成るトレンチ充填材料をトレンチ内の第２誘電体材料を覆うように堆積させる。誘電体から成るトレンチ充填材料は、第２誘電体材料をエッチングしないように選択的にエッチングすることができる。
【００２８】
別の実施形態では、半導体構造は、半導体材料、及び半導体材料の中に形成されるトレンチを含む。半導体構造は更に、トレンチの底面部分を覆うように、トレンチ上端から第１の深さまで堆積する誘電体材料、及びトレンチ内の第１材料を覆うように、トレンチ上端から第２の深さまで堆積する誘電体材料を含む。トレンチ内の第１誘電体材料の全てが第２誘電体材料によって覆われる。第２の深さは半導体材料の上面位置より下になる。第２誘電体材料は第１誘電体材料とは異なる。第１誘電体材料は第１の誘電率を有し、そして第２誘電体材料は、第１の誘電率よりも大きい第２の誘電率を有する。
【００２９】
本発明の特定の実施形態について示し、そして記載してきたが、この技術分野の当業者であれば、本明細書における示唆に基づいて、更に別の変更及び変形を、本発明及び本発明の広い局面から逸脱しない範囲において加えることができ、従って添付の請求項は、これらの請求項に示す技術範囲にこのような変更及び変形の全てを本発明の真の技術思想及び技術範囲のものとして含むものであることが理解できるであろう。
【図面の簡単な説明】
【００３０】
【図１】先行技術によるウェハの部分側断面図。
【図２】本発明による或る製造工程の間のウェハの部分側断面図。
【図３】本発明による別の製造工程の間のウェハの部分側断面図。
【図４】本発明による別の製造工程の間のウェハの部分側断面図。
【図５】本発明による別の製造工程の間のウェハの部分側断面図。
【図６】本発明による別の製造工程の間のウェハの部分側断面図。
【図７】本発明による別の製造工程の間のウェハの部分側断面図。
【図８】本発明による別の製造工程の間のウェハの部分側断面図。
【図９】本発明による別の製造工程の間のウェハの部分側断面図。
【図１０】本発明による別の製造工程の間のウェハの部分側断面図。
【図１】
2007535815.tif 000003
【図２】
2007535815.tif 000004
【図３】
2007535815.tif 000005
【図４】
2007535815.tif 000006
【図５】
2007535815.tif 000007
【図６】
2007535815.tif 000008
【図７】
2007535815.tif 000009
【図８】
2007535815.tif 000010
【図９】
2007535815.tif 000011
【図１０】
2007535815.tif 000012
【国際調査報告】
2007535815.tif 000013