(57)【要約】  本発明は、ＮＰＮトランジスタを通過する電流を駆動することにより、集積回路内に情報を電気的に、かつ永久的にプログラムするための集積回路に関する。この集積回路は、抵抗器を介して前記ＮＰＮトランジスタに接続された出力端、第１供給電圧に接続可能な供給ポイントおよび前記ＮＰＮトランジスタのプログラミングを制御するための制御入力端を有する第１電流供給回路を備える。更にこの集積回路は前記第１電流供給回路の供給ポイントに接続された出力端と、供給電圧に接続可能な供給ポイントと、前記ＮＰＮトランジスタのプログラミングを制御するための制御入力端を有する少なくとも１つの第２電流供給回路を備える。最後にこの集積回路は、前記ＮＰＮトランジスタをプログラムするのに必要な電圧を前記第１電流供給回路と少なくとも第２電流供給回路の両端に分割するよう設けられた第１電圧レベルコントローラを備える。
2007511859.tif 000002
【特許請求の範囲】
【請求項１】
ツェナーダイオードを通過する電流を駆動することにより、集積回路内に情報を電気的に、かつ永久的にプログラムするための集積回路において、
出力端、
供給電圧に接続可能な供給ポイントおよび
前記ツェナーダイオードのプログラミングを制御するための制御入力端を備えた第１電流供給回路と、
抵抗器を介して前記ツェナーダイオードに接続された出力端、
前記第１電流供給回路の前記出力端に接続された供給ポイントおよび
前記ツェナーダイオードのプログラミングを制御するための制御入力端を備えた少なくとも１つの第２電流供給回路と、
前記ツェナーダイオードをプログラムするのに必要な電圧を前記第１電流供給回路と少なくとも第２電流供給回路の両端に分割するよう設けられた第１電圧レベルコントローラとを特徴とする集積回路。
【請求項２】
前記少なくとも第２電流供給回路の出力端と前記第１電流供給回路の前記制御入力端との間に前記第１電圧レベルコントローラが接続されている、請求項１記載の集積回路。
【請求項３】
前記抵抗器の両端の電圧を制御し、該抵抗器および前記ツェナーダイオードを通過する電流を設定するように第２電圧レベルコントローラが設けられている、請求項１記載の集積回路。
【請求項４】
前記ツェナーダイオードと前記第２電流供給回路の前記制御入力端との間に前記第２電圧レベルコントローラが接続されている、請求項３記載の集積回路。
【請求項５】
前記第１電流供給回路および少なくとも第２電流供給回路の各々の両端の電圧レベルが、持続不能なレベルに達するのを防止するように、前記第１電圧レベルコントローラが設けられている、請求項２記載の集積回路。
【請求項６】
前記第１電圧レベルコントローラが、第２ツェナーダイオードである、請求項１記載の集積回路。
【請求項７】
前記電流供給回路の各々が、
前記供給ポイントに接続されたコレクタを有する第１トランジスタおよび第２トランジスタを備え、
前記第１トランジスタのベースが、前記制御入力端に接続されており、かつ第１抵抗器を介し、前記第１トランジスタのエミッタに接続されており、
前記第２トランジスタのベースが、前記第１トランジスタのエミッタに接続されており、かつ第２抵抗器を介し、前記第２トランジスタのエミッタに接続されており、
前記第２トランジスタの前記エミッタが、前記電流供給回路の前記出力端に接続されている、請求項１記載の集積回路。
【請求項８】
前記ツェナーダイオードが、ＮＰＮトランジスタであり、このトランジスタのコレクタがエミッタに接続されている、請求項１記載の集積回路。
【請求項９】
前記ツェナーダイオードをザッピングするのに必要な電圧レベルを持続することができない部品を備えた、請求項１記載の集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
（技術分野）
本発明は、集積回路内に情報を電気的に永久的にプログラムするための集積回路に関する。より詳細には、本発明は、集積回路が情報を電気的にプログラムするのに必要な電圧を持続できない部品を含む場合に、この集積回路に情報を永久的にプログラムするためのバイポーラ集積回路に関する。
【背景技術】
【０００２】
（発明の背景）
バイポーラ集積回路に電気的に、かつ永久的にプログラムする１つの方法は、ＮＰＮトランジスタのいわゆるツェナーザップ（Ｚｅｎｅｒ−ｚａｐ）を使用することである。すなわち、相互接続パターンからのアルミニウムがシリコンに移動し、ベースとエミッタとの間に短絡回路を形成するように、トランジスタに大きい電流を流すことによって、このＮＰＮトランジスタにプログラムを記憶させることができる。
【０００３】
ＮＰＮトランジスタは、ザッピング（ｚａｐ）されると、接続される論理回路に応じて論理「１」または論理「０」を示すように使用できる。従って、当初ザップされていないＮＰＮトランジスタのあるシーケンスを使用してデジタル数を表す二進数シーケンスを表すことができる。このシーケンスは、ＮＰＮトランジスタの前記シーケンスによって表わされるデジタル数を変えるよう、シーケンス内の選択された二進数をザッピングすることにより、変更させられる。
【０００４】
例えば集積回路内ではパワートランジスタ用の作動点をまず所定の値に設定できる。検査し、チューニングした後に、より良好な性能が得られるよう、作動点を若干変更できる。ＮＰＮトランジスタを使って集積回路内の作動点に対する所定の値を設定した場合、選択されたＮＰＮトランジスタを注意深くザッピングすることにより、チューニング後にこの値を変更できる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ツェナーダイオードを製造するのにＮＰＮトランジスタを２つの異なる方法で接続することができる。すなわちコレクタをベースに接続する方法と、エミッタに接続する方法がある。コレクタとベースとを接続するために、ツェナーダイオードをザッピングするには、より低い電圧ですむが、消費電流がかなり大きくなる。コレクタ−エミッタ接続をメモリ機能として使用する場合、このコレクタとエミッタとを接続することが好ましい。その理由は、消費電流がより少ないからである。より多数のメモリにプログラムを組まなければならない場合、このような接続を用いない場合、電流条件が、過大となり得る。しかしながら、この別の方法は、より高い電圧が必要となるという欠点を有する。
【０００６】
多数の部品を必要とする回路では、寸法を小さくしなければならない。寸法が小さいこれら部品は、高電圧に対する許容度が低い。すなわちこれら部品は、損傷を受けないよう高い電圧を持続することはできない。高い電圧を維持できない多数の、従って小さい部分を使用する回路では、多数のＮＰＮトランジスタに同時にプログラムを組むことができることが好ましい。
【０００７】
（発明の概要）
本発明の主な目的は、上記問題を少なくとも軽減する装置および方法を提供することにある。
【０００８】
この点に関し、本発明の特定の目的は、過剰な電流消費量の条件を課すことなく、電圧許容度の低い部品を備えた回路内のＮＰＮトランジスタにプログラムを組むことができる回路構造を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の第１の様相によれば、これら目的は、ツェナーダイオードを通過する電流を駆動することにより、集積回路内に情報を電気的に、かつ永久的にプログラムするための集積回路により達成される。この集積回路は、出力端、供給電圧に接続可能な供給ポイントおよび前記ツェナーダイオードのプログラミングを制御するための制御入力端を有する第１電流供給回路を備える。
【００１０】
この集積回路は、抵抗器を介して前記ツェナーダイオードに接続された出力端、前記第１電流供給回路の前記出力端に接続された供給ポイントおよび前記ツェナーダイオードのプログラミングを制御するための制御入力端を有する少なくとも１つの第２電流供給回路を更に備える。
【００１１】
最後にこの集積回路は、前記ツェナーダイオードをプログラムするのに必要な電圧を前記第１電流供給回路と少なくとも第２電流供給回路の両端に分割するよう設けられた第１電圧レベルコントローラと備える。
【００１２】
このような構造により、ザッピングに必要な電圧レベルを持続することができない部品を回路が含むときにツェナー接続されたＮＰＮトランジスタのザッピングを利用して情報をプログラムすることができる回路を製造するのに集積回路製造方法を使用することもできる。前記回路では、より小さい部品を使用できる。このことは、１つの回路内でより多数の部品を組み込みツェナー接続されたＮＰＮトランジスタのツェナーザッピングを使用して情報のプログラミングをおこなう、より複雑な回路を製造できる。
【００１３】
好ましい実施例によれば、前記少なくとも第２電流供給回路の出力端と前記第１電流供給回路の前記制御入力端との間に前記第１電圧レベルコントローラが接続される。
【００１４】
別の好ましい実施例によれば、前記抵抗器の両端の電圧を制御し、該抵抗器および前記ツェナーダイオードを通過する電流を設定するように第２電圧レベルコントローラが設けられる。
【００１５】
別の好ましい実施例によれば、前記ツェナーダイオードと前記第２電流供給回路の前記制御入力端との間に前記第２電圧レベルコントローラが接続される。
【００１６】
別の好ましい実施例によれば、前記第１電流供給回路および少なくとも第２電流供給回路の各々の両端の電圧レベルが、持続不能なレベルに達するのを防止するように、前記第１電圧レベルコントローラが設けられる。
【００１７】
別の好ましい実施例によれば、前記第１電圧レベルコントローラは、第２ツェナーダイオードである。
【００１８】
別の好ましい実施例によれば、前記電流供給回路の各々は、前記供給ポイントに接続されたコレクタを有する第１トランジスタおよび第２トランジスタを備え、前記第１トランジスタのベースは、前記制御入力端に接続され、第１抵抗器を介し、前記第１トランジスタのエミッタに接続され、前記第２トランジスタのベースは、前記第１トランジスタのエミッタに接続され、第２抵抗器を介し、前記第２トランジスタのエミッタに接続され、前記第２トランジスタの前記エミッタは、前記電流供給回路の前記出力端に接続される。
【００１９】
別の好ましい実施例によれば、前記ツェナーダイオードは、ＮＰＮトランジスタであり、このトランジスタのコレクタは、エミッタに接続される。
【００２０】
上記とは異なり、ＮＰＮトランジスタは、接続されていないコレクタを有することができる。この場合、このＮＰＮトランジスタは、トランジスタというよりダイオードと呼ぶことが正確であろう。
【００２１】
別の好ましい実施例によれば、この集積回路は、前記ツェナーダイオードをザッピングするのに必要な電圧レベルを持続することができない部品を備える。
【００２２】
次の本発明の実施例の詳細な説明を読めば、本発明の上記以外の特徴および利点が明らかとなろう。
【００２３】
添付図面１〜３に示し、以下説明する本発明の実施例の詳細な説明から、本発明についてより完全に理解できよう。詳細な説明および添付図面は、発明を説明するために示したものであり、よって発明を限定するものではない。
【実施例】
【００２４】
（好ましい実施例）
次の説明では、発明を限定することなく発明を説明するよう、特定の細部、すなわち特定の技術および応用例について説明し、本発明を完全に理解できるようにする。しかしながら、当業者であれば本発明は、これら特定の細部から逸脱することなく、他の実施例で本発明を実施できることが理解できよう。他の例では、不必要な細部により本発明の説明を不明瞭にしないように周知の方法および装置の詳細な説明については省略する。
【００２５】
図１では、本発明に係わる好ましい実施例の回路略図である。第１電流発生器１０１は、制御入力端１０２と、供給入力端１０３と、出力端１０４とを備える。この第１電流発生器１０１の出力端１０４は、第２電流発生器１０６の供給入力端１０５に接続されており、この第２電流発生器１０６も制御入力端１０７と出力端１０８を備える。第１電流発生器と第２電流発生器は、２つのトランジスタと２つの抵抗器を含むという点で、構造上類似している。
【００２６】
第１電流発生器は、コレクタが前記供給入力端１０３に接続され、ベースが前記制御入力端１０２に接続されている第１トランジスタＴ１を備える。この第１トランジスタＴ１のエミッタは、第２トランジスタＴ２のベースに接続されており、前記第１トランジスタＴ１のベースは、第１抵抗器Ｒ１を介して前記第１トランジスタＴ１のエミッタに接続されている。同様に、前記第２トランジスタＴ２のベースは、第２抵抗器Ｒ２を介し、前記第２トランジスタＴ２のエミッタに接続されており、前記第２トランジスタＴ２のコレクタは、前記供給入力端１０３に接続されており、前記第２トランジスタのエミッタは、前記出力端１０４に接続されている。
【００２７】
前に述べたように、第２電流発生器１０６は、第１電流発生器１０１と類似しているので、第３トランジスタＴ３および第４トランジスタＴ４を備え、これらトランジスタは、前記第２電流発生器１０６のための供給入力端１０５に接続されたコレクタを有し、この供給入力端１０５は、前記第１電流発生器１０１のための出力端となっている。前記第３トランジスタＴ３および第４トランジスタＴ４の各々のベースは、それぞれ第３抵抗器Ｒ３および第４抵抗器Ｒ４を介し、それぞれのエミッタに接続されている。最後に、第３トランジスタＴ３のエミッタは、第４トランジスタＴ４のベースに接続されており、前記第４トランジスタのエミッタは、前記第２電流発生器からの出力端１０８を構成している。トランジスタＴ３のベースは、制御入力端１０７に接続されている。
【００２８】
第２電流発生器は、第５抵抗器Ｒ５に接続されており、次に、この第５抵抗器Ｒ５は、ＮＰＮトランジスタＴｚに接続されており、このトランジスタは、ザッピングすべきツェナーダイオードを構成する。ＮＰＮトランジスタＴｚと第２電流発生器のための制御入力端１０７との間には３つのダイオードＤ１、Ｄ２およびＤ３が接続されている。更に第２電流発生器１０６の入力端１０８と第１電流発生器１０１の制御入力端１０２との間には、第２ツェナーダイオードＺ１が接続されている。
【００２９】
この回路の作動は、次のとおりである。
第１電流発生器１０１の制御入力端１０２に第１電流Ｉ１が供給され、第２電流１０６の制御入力端１０７に第２電流Ｉ２が供給される。第１電流と第２電流の双方がオフにされると、トランジスタＴ１〜Ｔ４は、非導通状態となるので、この回路は、オフになる。電流Ｉ１およびＩ２が、オンになり、供給電圧が十分高ければ、トランジスタＴ１〜Ｔ４が、導通状態となり、この回路は、作動を開始する。ツェナーダイオードとして接続されているＮＰＮトランジスタＴｚの両端の電圧が約６〜７ボルトのツェナーブレークダウンレベルに達すると、電流がこの回路を通過し始める。
【００３０】
第５抵抗器Ｒ５と３つのダイオードＤ１〜Ｄ３は、回路を通過する電流を制限している。抵抗器Ｒ５の下方の側の電圧を上回る３つのダイオードの電圧低過分をトランジスタＴ３のベースに印加するように、３つのダイオードＤ１〜Ｄ３が設けられており、一方、抵抗器Ｒ５の上方の側の電圧は、トランジスタＴ３のベースの電圧を下回る２つのダイオードの電圧低過分、すなわちトランジスタＴ３およびＴ４のベース−エミッタ間の電圧低過分となっている。従って、抵抗器Ｒ５の両端には１つのダイオードの電圧低過分が残留し、この電圧と抵抗器Ｒ５の抵抗とが電流を定めている。この電流は、トランジスタＴｚをザッピングするのに十分大きくなるように適当に選択されている。
【００３１】
従って、ＮＰＮトランジスタＴｚを通過する電流は、ツェナー電圧に対して大きすぎる。この回路の両端の電圧が低下するのと同時にＮＰＮトランジスタＴｚの両端の電圧は急速に高くなる。このときにＮＰＮトランジスタＴｚにおいてブレークダウンが生じる。こうしてＮＰＮトランジスタは、短絡され、前のＮＰＮトランジスタＴｚの両端の電圧は、０ボルト近くまでになり、上記回路の両端にすべての電圧がかかる。この電流は、同時に多数のトランジスタがザッピングされた場合でも、消費される全電流が過剰とならないように、抵抗器Ｒ５によって同じ値に維持される。
【００３２】
第２電流発生器１０６の両端の電圧、すなわちトランジスタＴ３およびＴ４の両端の電圧が高くならないようにツェナーダイオードＺ１が設けられている。トランジスタＴ４のエミッタとＴ１のベースとの間にダイオードＺ１が接続されており、トランジスタＴ４のコレクタの電圧は、トランジスタＴ１のベースの下の２つのベース−エミッタ間の電圧低過分となっている。従って、トランジスタＴ４の両端の最大電圧は、ダイオードＺ１の電圧から２つのダイオードの電圧低過分、すなわちＴ１およびＴ２の電圧低過分を引いた値となっており、トランジスタＴ３の両端の最大電圧は、ダイオードＺ１の両端の電圧から３つのダイオード、すなわちＴ１、Ｔ２およびＴ４の電圧低過分を引いた値となる。ダイオードＺ１を適当に選択することにより、すなわちＺ１の両端の電圧低過分を適当に選択することにより、第２電流発生器１０６、すなわちトランジスタＴ４およびＴ３の両端に持続可能な最大電圧レベルを固定できる。この電圧レベルに達すると、Ｚ１を電流Ｉ１の一部が通過して流れるので、第１電流発生器１０１、すなわちトランジスタＴ１およびＴ２の両端の電圧が替わりに増加し続ける。
【００３３】
図２は、ＮＰＮトランジスタがザッピングされているかいないかを検出するための回路構造の回路略図である。第１トランジスタＴ１および第２トランジスタＴ２は、アースに接続されたそれぞれのコレクタを有する。Ｔ１のベースは、Ｔ１のコレクタに接続されており、このコレクタは、抵抗器Ｒ１にも接続されている。Ｔ２のベースは、Ｔ２のコレクタに接続されており、Ｔ２のエミッタは、第２抵抗器Ｒ２に接続されている。第１抵抗器Ｒ１の抵抗値は、第２抵抗器Ｒ２の抵抗値の約２倍となっている。第３トランジスタＴ３のコレクタは、ＮＰＮトランジスタ（図示せず）に接続されており、このトランジスタＴ３のベースは、Ｔ３のエミッタ、更にＴ２のエミッタにも接続されている。
【００３４】
第１抵抗器Ｒ１は、更に第４トランジスタＴ４に接続されており、第２抵抗器Ｒ２は、第５トランジスタＴ５に接続されている。トランジスタＴ４およびＴ５のベースは、制御入力端２０１に接続されており、コレクタは、電流を引き出すための２つのトランジスタＴ６’およびＴ６”を備えた電流ミラーＴ６に接続されている。Ｔ４のコレクタは、更に出力端２０２に接続されている。
【００３５】
この回路を作動させるために制御入力端２０１の電圧を約２ボルトに上げる。ツェナー接続されたＮＰＮトランジスタ（図示せず）がザッピングされている場合、出力電圧は、高くなり、トランジスタがザッピングされていない場合、出力電圧は、低くなる。
【００３６】
図３は、図１における回路内で制御電流を供給するための回路構造を示す回路略図である。図３の右側の回路は、図１を参照して説明した回路であり、ここでは、更に詳細には説明しない。
【００３７】
トランジスタＴ８およびＴ９は、トランジスタＴ１１およびＴ１２と同じように、制御電流Ｉ１およびＩ２を供給するための電流ミラーを構成している。トランジスタＴ１０、Ｔ１３およびＴ１４は、高電圧レベルに対する保護を行う。低電圧供給入力端３０１は、回路に駆動電圧を供給する。この入力端３０１は、高いレベルの電圧入力端、すなわち約３０〜４０ボルトの入力端である供給入力端１０３と比較して、約８ボルトの低電圧入力端となっている。入力端３０２は、ＮＰＮトランジスタのザッピング中の電流を供給する。２つの論理入力端３０３および３０４は、回路の制御を行う。入力端３０４の電圧に対して入力端３０３の電圧が高くなると、入力端３０２からの電流は、トランジスタＴ１５を通って低電圧入力端３０１まで流れる。この逆の場合、すなわち入力端３０４の電圧が入力端３０３の電圧と比較して高くなると、トランジスタＴ６を通ってＴ８、Ｔ９およびＴ１１、Ｔ１２によって構成される２つの電流ミラーへ電流が流れ、ＮＰＮトランジスタのザッピングが行われる。
【００３８】
本発明は、多数の態様に変形できることが明らかである。これら変形例は、発明の要旨から逸脱するものと見なしてはならず、当業者に明らかなかかる変形例は、いずれも特許請求の範囲内に含まれるものである。
【図面の簡単な説明】
【００３９】
【図１】本発明に係わる好ましい実施例の回路略図である。
【図２】ツェナーダイオードがザッピングされたかどうかを判断するための回路構造の回路略図である。
【図３】図１に示された回路へ制御電流を供給するための回路構造の回路略図である。
【図１】
2007511859.tif 000003
【図２】
2007511859.tif 000004
【図３】
2007511859.tif 000005
【国際調査報告】
2007511859.tif 000006
2007511859.tif 000007