(57)【要約】  ＣＣＤのような固体画像化装置で使用するための増倍レジスタが記載される。本増倍レジスタは、電荷を電荷移動チャネル（２８）に沿って移動し、電荷を増幅するための複数のレジスタ電極（３０、３２、３４、３６）を含むゲイン要素（２２）を有する。チャネルエッジ規定電極（２４、２６）は、チャネルストップの代わりにチャネル（２８）のいずれかの側部に配置され、増幅領域においてチャネル内に生成するスプリアス電荷の影響を除去する。チャネルエッジ規定電極（２４、２６）を設けることで、結果として生じるチャネル電極の構造がより簡単になり、チャネルに沿った双方向の電荷のクロッキング及び増幅を可能にすることができることを意味する。【選択図】図４
2007533130.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を増幅するための増倍レジスタであって、
基板と、
信号電荷を電荷移動チャネルに沿って移動して該信号電荷が増幅されるようにするために、前記基板上に実装された複数のレジスタ電極と、
前記信号電荷を前記電荷移動チャネル内に拘束するために、前記レジスタ電極の１つ又はそれ以上に隣接して配置された少なくとも１つのチャネルエッジ規定電極と、
を備える増倍レジスタ。
【請求項２】
前記電荷移動チャネルの一方の側部上にあるチャネルエッジ規定電極と、反対側の側部上にあるチャネルストップとを備える請求項１に記載の増倍レジスタ。
【請求項３】
前記チャネルエッジ規定電極が、電荷移動チャネルの両側部上に配置されることを特徴とする請求項１又は２に記載の増倍レジスタ。
【請求項４】
前記複数のレジスタ電極が、信号電荷を増幅するために１つ又はそれ以上の増幅電極を備え、少なくとも１つの前記チャネルエッジ規定電極が、各増幅電極に隣接して配置されることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項５】
前記チャネルエッジ規定電極が、前記１つ又はそれ以上の増幅電極に隣接して配置されるような長さであることを特徴とする請求項４に記載の増倍レジスタ。
【請求項６】
前記チャネルエッジ規定電極が、電荷移動チャネルの長にわたって連続電極であることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項７】
複数の電極が、一定電位に保持されたＤＣ電極と、チャネルに沿った電荷の移動を制御するためにクロック電位を受け取る少なくとも１つのクロック電極とを含むことを特徴とする請求項４、５又は６のいずれかに記載の増倍レジスタ。
【請求項８】
前記ＤＣ電極、クロック電極及び増幅電極が、実質的に同じ形状を有することを特徴とする請求項７に記載の増倍レジスタ。
【請求項９】
前記チャネルエッジ規定電極が、−２Ｖと＋３Ｖの間の電位に保持されることを特徴とする請求項７又は８に記載の増倍レジスタ。
【請求項１０】
前記ＤＣ電極及び前記少なくとも１つのチャネルエッジ規定電極が、これらが近接するように形成されることを特徴とする請求項７、８又は９に記載の増倍レジスタ。
【請求項１１】
前記チャネルエッジ規定電極が、湾曲した経路を定めることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項１２】
前記チャネルエッジ規定電極が、発散する経路又は収束する経路を定めることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項１３】
隣接して配置された過剰レジスタと、前記電荷移動チャネルと前記過剰レジスタとの間で前記基板上に実装された過剰電極とを含む請求項７から１０までのいずれかに記載の増倍レジスタ。
【請求項１４】
前記過剰電極が、前記チャネルエッジ規定電極下で前記基板上に配置されることを特徴とする請求項１３に記載の増倍レジスタ。
【請求項１５】
前記過剰電極が、クロック電極に隣接し、好ましくは前記増幅電極の後に配置されることを特徴とする請求項１３又は１４に記載の増倍レジスタ。
【請求項１６】
電荷を増幅するための増倍レジスタであって、
信号電荷を移動し増幅することができる電荷移動チャネルを定める１つ又はそれ以上のチャネルエッジ規定電極を備える増倍レジスタ。
【請求項１７】
電荷を移動し増幅することができる電荷移動チャネルを有し、前記電荷移動チャネルがチャネルストップを有さないことを特徴とする増倍レジスタ。
【請求項１８】
先行するいずれかの請求項に記載の増倍レジスタにおいて電荷を増幅する方法であって、
電荷が電荷移動チャネルに沿って双方向でクロックされるように前記増倍レジスタを作動させる段階を含む方法。
【請求項１９】
前記電荷が前記チャネルに沿ったいずれかの一方向又は双方向に移動されるときに増幅されることを特徴とする請求項１８に記載の方法。
【請求項２０】
信号電荷を増幅するために増倍レジスタで使用するゲイン要素であって、
基板と、
信号電荷を電荷移動チャネルに沿って移動して該信号電荷が増幅されるようにするために、前記基板上に実装された複数のレジスタ電極と、
前記信号電荷を前記電荷移動チャネル内に拘束するために、チャネル電極の１つ又はそれ以上に隣接して配置された少なくとも１つのチャネルエッジ規定電極と、
を備えるゲイン要素。
【請求項２１】
請求項１から１７のいずれかの前記増倍レジスタ、又は請求項２０の前記ゲイン要素を備える固体画像感知装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷結合素子（ＣＣＤ）に関し、より詳細には、ＣＣＤの信号電荷を増幅するための増倍レジスタに関する。
【背景技術】
【０００２】
通常のＣＣＤイメージャでは、入射光を示す信号電荷は、イメージ区域においてピクセルアレイ内に蓄積される。ある積算時間期間の後、電極を制御する適切なクロック又は駆動パルスを印加することにより、信号電荷が出力レジスタに移動される。次いで、信号電荷は出力レジスタから読み出されて電荷検出回路に加えられ、信号電荷量を示す電圧を発生する。
【０００３】
表題「ＣＣＭ−Ａ  Ｎｅｗ  Ｌｏｗ−Ｎｏｉｓｅ  Ｃｈａｒｇｅ  Ｃａｒｒｉｅｒ  Ｍｕｌｔｉｐｌｉｅｒ  Ｓｕｉｔａｂｌｅ  Ｆｏｒ  Ｄｅｔｅｃｔｉｏｎ  Ｏｆ  Ｃｈａｒｇｅ  Ｉｎ  Ｓｍａｌｌ  Ｐｉｘｅｌ  ＣＣＤ  Ｉｍａｇｅ  Ｓｏｎｓｏｒｓ（小ピクセルＣＣＤイメージセンサにおける電荷検出に好適な新型ＣＣＭ−Ａ低ノイズ電荷キャリア増倍器）」（ＩＥＥＥ  Ｔｒａｎｓ.  Ｏｆ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｖｏｌ.３９、Ｎｏ．８、ｐｐ１９７２〜１９７５、１９９２年８月）のＨｙｎｅｃｅｋによる論文において、信号電荷がピクセル毎にクロックされる出力レジスタへの移動プロセス中にＣＣＤイメージ区域内の電荷キャリアを増倍させるよう提案されている。提案の技術は、従来の動作においてＣＣＤ素子を介して信号電荷を収集し移すように制御される制御電極ペアの下で半導体材料における大きな電界を構築することを含む。必要とされる大きな電界は、移動プロセス中に隣接するＣＣＤ制御電極に印加される駆動電圧の大きな電位差を利用することによって得られる。次いで、信号電荷キャリアは、大きな電界領域によって十分な高速度まで加速され、制御電極下の領域間の移動時に衝撃イオン化により追加のキャリアが生成される。移動による電荷増倍は一般に小さく、通常最大で１％であるが、実際のデバイスでは信号の読出しに通常多くの移動が必要とされるので、大きな信号ゲインを有効に得ることができる。増倍プロセスに伴い付加されるノイズは小さいため、信号レベルが増大することで、検出器全体の信号対ノイズ比が改善される。電荷増倍の概念はまた、例えばアバランシェ・フォトダイオードのような別の種類の固体検出器においても公知である。
【０００４】
イメージからの信号電荷を増幅する１つの公知の手段は、直列に配置された１つ又はそれ以上のゲイン要素を有する増倍レジスタである。ここで、増倍レジスタの単一ゲイン要素を図１及び２を参照しながら説明する。図１は、ゲイン要素の縦方向断面図を示し、図２はゲイン要素の平面図を示す。
【０００５】
ゲイン要素２は、ｐ型シリコン層４及びｎ型シリコン層６を有するシリコンウェーハを含む。４つのポリシリコン電極１０、１２、１４及び１６がシリコンウェーハ上に形成され、酸化ケイ素の層などの誘電体層８によりｎ型シリコン層６から絶縁される。電極１０及び１６はクロック電極、電極１２はＤＣ電極、及び電極１４は増幅を行う高電圧電極である。これらの４つの電極１４は、便宜上総称して駆動電極と呼ぶものとする。図１に示す電極１０、１２、１４及び１６の幅は、通常５μｍであり、誘電体層の厚さは通常１２９ｎｍである。
【０００６】
イメージ信号の一部を含む電子のパケットは、ゲイン要素を介して左から右へ移動され、電極の各々に印加される適切な波形で増幅される。クロック電極１０及び１６が正電位に周期的に保持されることで、これらの下にあるｎ型シリコン層６の領域内の電子を引き付ける。クロック電極１０及び１６、及び増幅電極１４は、高電位と低電位の間を周期的に変わる。しかしながら、ＤＣ電極１２は、クロック電極１０及び１６に印加される低いクロック電位よりも幾分高い正の一定ＤＣレベルに保持される。クロック電極１０がｈｉｇｈからｌｏｗに遷移する前に、増幅電極１４の電位がｈｉｇｈにされる。従って、最初に電極１０下にある信号電子は、増幅電極１４に向かって右側にドリフトし、ここでは電極１４上の電位は、信号電子をｎ型層６内のシリコン原子と衝突させ、より多くの電子の係留を解放し、パケット内の電子の数を増大させる程度にｈｉｇｈである。このプロセスは、衝撃イオン化として知られ、電子信号の増倍をもたらす。信号電子並びに衝撃イオン化によって生成される電子は、増幅電極１４下に蓄積し、次いで増幅電極１４上の電位をｌｏｗにしてクロック電極１６上の電位をｈｉｇｈにすることによって最も右のクロック電極１６まで移動される。次に、当初よりも大きくなった電荷パケットは、クロック電極１６及び１０’上の電位を適切にスイッチングすることにより次のゲイン要素に渡される。
【０００７】
クロック電極１０及び１６の電圧は通常、ｈｉｇｈ時に１０Ｖ、ｌｏｗ時に０Ｖ近傍、およそ２Ｖから３Ｖである。同様に、増幅電極１４は、２Ｖから３Ｖ近辺の低い値に保持されるが、通常は必要とされるゲイン量に応じて２０Ｖから５０Ｖの間の高いレベルを有する。ＤＣ電極１２はまた、通常は２Ｖと３Ｖの間の電圧に設定される。
【０００８】
例証として、増倍レジスタは、５９１個のゲイン要素を含むことができ、衝撃イオン化が各ゲイン要素において信号を１％増大させるとすると、ＣＣＤのレジスタの総合ゲインは、１．０１591＝３５８となる。
【０００９】
電極上の正電位は、進行方向での電子パケットの縦方向の位置を制御する。しかしながら、シリコンウェーハ上に形成された他の構造体に電子パケットが引き付けられるのを回避するために、電極から離れる横断方向又は横方向の運動を制限することも必要となる。公知の増倍レジスタでは、これは、チャネルストップとして知られる、シリコンウェーハ内に１つ又はそれ以上のインプラントを設けることにより達成される。チャネルストップは、チャネル側部におけるポテンシャル障壁をもたらし、電子が移動及び増幅されるチャネルを境界付ける壁として機能する。
【００１０】
図３を参照すると、クロックキング電極上の電位がｌｏｗとｈｉｇｈの両方の状況におけるチャネルの両側の電子の電位が概略的に示されている。増大する正電位が負軸上に示されていることが理解されるであろう。
【００１１】
チャネルストップは、チャネルに隣接する電位をほぼ０Ｖにすることで、例えば隣接するチャネル又はウェーハ上の他の構造体の電位からチャネルを確実に遮蔽する。このようにして信号電荷がチャネル内に保持される。
【００１２】
低照度レベル（ＬＬＬ）ＣＣＤの開発により、大きな振幅波形で供給される増幅電極１４がチャネルの側部に近接するシリコンウェーハを越えて延びるべきではないことが認識された。シリコンウェーハを越えて延びた場合には、増幅電極の高電界により、信号電子のパケットに関係のない多数の電子の開放が生じた。このような電子は、ＣＣＤイメージ区域に当る光に関係しないので、「暗電流」として一般に知られる電流を形成する。この種の「暗電流」のメカニズムはあまり理解されていないが、チャネルストップを超える増幅電極によって生成される高電界がシリコン格子から電子を放出することに起因すると考えられている。別の種類の暗電流は、例えば、ウェーハのシリコン格子内の熱雑音に起因することが知られている。
【００１３】
ゲイン要素内のゲインプロセスは、信号電子と同様に暗電流にも等しく適用される。結果として暗電流は、ＬＬＬＣＣＤの場合には小信号とすることができる必要な信号を圧倒する可能性がある。
【００１４】
結果として、出願人によって開発されたＬＬＬＣＣＤ増倍レジスタは、スプリアス電荷の生成及び結果として生じる暗電流を最小にするように特別な形状にされたＤＣ電極を有する。これは図２の平面図においてより詳細に見ることができる。駆動電極１０、１２、１４及び１６は、２つの縦方向に延びるチャネルストップ１８及び２０の間に形成されたチャネルに対し実質的に直角に実装される。チャネルストップは、誘電体層８の下に位置する高濃度にドープされたｐ型材料から形成される。
【００１５】
図２から判るように、電極の全ては、Ｕ字形又はＣ字形状を与える切り欠き部分を有するＤＣ電極を除いて、ほぼ矩形の形状を有する。Ｕ字形又はＣ字形の２つの平行な対向部分は、チャネルストップ１８及び２０に隣接して電荷移動チャネルに沿って延びている。増幅電極１４は、ＤＣ電極１２の上に位置し、これにより増幅電極１４は、少なくとも部分的に切り欠き部分と重なるが、別の誘電体層によってＤＣ電極から絶縁される。増幅電極１４は、下にあるＤＣ電極１２の詳細を曖昧にしないために、図２では破線で示されている。
【００１６】
本構成は、チャネルストップ１８及び２０に隣接するチャネル領域を増幅電極１４の高電位から保護する。その結果、チャネルストップ１８及び２０に隣接するスプリアス電荷の生成、及び暗電流の増加をもたらすこの電荷の増幅が回避される。しかしながら、本構成の欠点は、ＤＣ電極の形状が異なり、増幅電極をその上に配置する必要があるので、製造が複雑化する点である。更に、電極の増倍効果は、チャネルの中央でのみ生じ、このことは、増倍レジスタにおける電荷の増倍が均一性に欠けることを意味する。
【００１７】
【特許文献１】国際特許出願番号Ｗ００２／０５８１５７号公報
【非特許文献１】表題「ＣＣＭ−Ａ  Ｎｅｗ  Ｌｏｗ−Ｎｏｉｓｅ  Ｃｈａｒｇｅ  Ｃａｒｒｉｅｒ  Ｍｕｌｔｉｐｌｉｅｒ  Ｓｕｉｔａｂｌｅ  Ｆｏｒ  Ｄｅｔｅｃｔｉｏｎ  Ｏｆ  Ｃｈａｒｇｅ  Ｉｎ  Ｓｍａｌｌ  Ｐｉｘｅｌ  ＣＣＤ  Ｉｍａｇｅ  Ｓｏｎｓｏｒｓ（小ピクセルＣＣＤイメージセンサにおける電荷検出に好適な新型ＣＣＭ−Ａ低ノイズ電荷キャリア増倍器）」（ＩＥＥＥ  Ｔｒａｎｓ.  Ｏｆ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｖｏｌ.３９、Ｎｏ．８、ｐｐ１９７２〜１９７５、１９９２年８月）のＨｙｎｅｃｅｋによる論文
【発明の開示】
【００１８】
従って、発明者らは、製造が容易であり、上述の関連する問題が回避された改良された増倍レジスタを提供するニーズがあることを認識した。
【００１９】
本発明は、ここで記載される独立請求項において定義される。有利な特徴は、従属請求項において示される。
【００２０】
次に、図面を参照しながら例証として本発明の好ましい実施形態を詳細に説明する。
【発明を実施するための最良の形態】
【００２１】
図４は、増倍レジスタの好ましい実施形態におけるゲイン要素２２を示す。ゲイン要素２２は、２つの直線状の平行な対向電極２４及び２６が配置されたシリコンウェーハ（図示せず）を含み、これらの電極間に電荷が通過するためのチャネル２８が示されている。クロック電極３０及び３６、ＤＣ電極３２及び増幅電極３４がチャネルの上方に互いに隣接して設けられる。以下では、これらの電極は、総称してレジスタ電極と呼ぶものとする。クロック電極３０及び３６、及び増幅電極３４に対して適切な波形を印加することにより、信号電荷をレジスタ電極３０、３２、３４及び３６下でチャネルに沿って左から右に運動させ、図１の説明と同様に増幅されるようにする。しかしながら、図４に示す好ましい実施形態では、チャネルストップの機能はチャネルエッジ規定電極２４及び２６によって達成されるので、チャネルストップは含まれない。
【００２２】
これ以後は便宜上障壁電極と呼ぶものとするチャネルエッジ規定電極２４及び２６は、上述のクロック電極、ＤＣ電極及び増幅電極に印加された典型的な波形を想定すると、−２Ｖ及び２Ｖから３Ｖの間の電位に保持されるのが好ましい。従って、これらの電極は、信号電荷をチャネル内に拘束する機能を果たすポテンシャル障壁を提供する。これは以下により詳細に説明する。
【００２３】
チャネルエッジ規定電極を設けることは、駆動回路に関連してゲイン要素のキャパシタンスが増大する結果、動作中により多くの電力を必要とするので、これまでは望ましくないものと考えられていた。しかしながら、上述の方法でチャネルエッジ規定電極を使用することで、増幅電極の近傍からチャネルストップを取り除くことによりスプリアス電荷の生成及び結果として生じる暗電流を排除できるので、動作が改善されることが理解される。
【００２４】
図５は、チャネル方向に沿って見た横断面図の好ましいゲイン要素を示す。ｎ型領域６は、ｐ型層４の内部に含まれて示される。チャネルを定める障壁電極２４及び２６は、誘電体層８上に実装される。クロック電極３０は、障壁電極２４及び２６上に実装され、追加の誘電体層９ａ及び９ｂを介在させることで障壁電極から絶縁される。ポリシリコン電極３０、２４及び２６、並びに誘電体層８、９ａ及び９ｂは、例えば従来の堆積法、スパッタリング、又はフォトリソグラフィ技術によって形成される。
【００２５】
上述のように、障壁電極２４及び２６は、クロック電極、ＤＣ電極又は増幅電極３０、３２、３４及び３６よりも幾分低い電位に保持される。結果としてチャネルに隣接してポテンシャル障壁が生成される。障壁は、別のチャネル内の電極又は別のオンチップ構造体などの外部電位からチャネルを効果的に遮蔽する。その結果、信号電子は、クロック電極上の電位と障壁電極上の電位との間の相対的なポテンシャル障壁だけを「見る」ことになるので、信号電子をチャネル内に留まるように促進し、駆動電極下の領域に拘束する。
【００２６】
障壁電極に印加することができる電圧の上限はＤＣ電極電圧によって与えられ、通常２Ｖから３Ｖである。障壁電極がこれよりも高い正電位である場合には、障壁電極がクロック電極のいずれかよりも高い正電位になると、１つのクロック電極がｌｏｗになり、次がｈｉｇｈになる時点が存在することができる。従って電荷は、障壁電極の下を移動して別の増倍要素からの電荷と連通することができる。
【００２７】
障壁電極上の生じ得る電位の範囲に対する負側の限界は、ゲートが更に負電位となる時のＭＯＳＦＥＴトランジスタでのチャネル遮断に類似する、結果として生じるチャネル幅の減少によるものである。チャネル幅が減少すると、チャネル内に保持できる電荷量も減少し、増倍レジスタが供給可能な最大信号が制限される。
【００２８】
図６は、障壁電極２４及び２６が存在する場合におけるチャネル幅の両側の電位を概略的に示している。この場合も正電位が負軸上に示される。図６では、障壁電極上の電位は、１Ｖから２Ｖのオーダーで僅かに正である。これは、チャネルのエッジの境界を定めると共に、約０Ｖの電位を与える図３に示されたチャネルストップよりも若干広いチャネル幅をもたらすといった利点を有する。
【００２９】
出願人による国際特許出願番号Ｗ００２／０５８１５７号では、隣接して配置された過剰レジスタと連動して動作する増倍レジスタが記載されている。増倍レジスタのゲイン要素において蓄積されて飽和を生じることになる過剰電荷は、過剰レジスタに移動され、そこで過剰電荷は、該過剰電荷が最初に抽出された電荷パケットと同時に存続する。増倍レジスタからの電荷パケット出力は、過剰レジスタからの対応する電荷パケット出力に加えることができ、増倍レジスタでの飽和の影響によって損なわれていない電荷に最終値を与える。
【００３０】
図７は、過剰レジスタと共に使用するための図４及び図５に示された好ましいゲイン要素に対する修正形態を示す。追加のクロック移動又は過剰電極３８は、チャネルに隣接して配置され、そこから障壁電極２４よりも更に延びる。クロック移動電極３８は、障壁電極２４及び２６、及びレジスタ電極３０、３２、３４及び３６の下の誘電体層８上に形成されるのが好ましい。好ましくは、クロック移動電極３８は、クロック電極３０に隣接して位置するのが好ましく、この理由は、クロック移動電極３８を増幅電極及びその動作に影響を与える可能性がある関連する高電位から間隔を置くことになるためである。
【００３１】
クロック移動電極３８、障壁電極２４及び２６及びレジスタ電極（この事例ではクロック電極３６を示す）は全て、誘電体層９ａ、９ｂ、９ｃ及び９ｄによって互いに絶縁される。
【００３２】
上記で説明した実施形態では、障壁電極は、レジスタ電極の両側部上をチャネルの全長にわたる連続電極として提示されてきた。しかしながら、理解されるように、チャネル２８は、一方の側面上では連続障壁電極により、他方の側面上では従来のチャネルストップにより定めることができる。この構成では、ＤＣ電極３２は、図２に示すＵ字形又はＣ字形ではなくＬ字形にする切り欠きが備えられ、チャネルストップに近接する増幅電極の影響を遮蔽するようにする。
【００３３】
更に、障壁電極２４及び２６は直線且つ平行と説明したが、障壁電極２４及び２６はまた、所望の仕様に応じて湾曲、発散、又は収束してもよい。障壁の幾何形状の最終選択は、単に所望のチャネルの性質に依存することになる。
【００３４】
増幅電極に起因するスプリアス電荷の発生を防止するためには、増幅電極の下に障壁電極２４及び２６を設けることだけが必要であることもまた上述から理解されるであろう。従って、従来のチャネルストップは、図１に示す公知の構成のように依然としてクロック電極及びＤＣ電極に隣接して設けることができる。しかしながら、本ケースにおける製造は、別個のセグメントが全て同電位に接続される必要がある障壁電極２４及び２６を形成し、チャネルストップは、連続した長さではなく分離された長さでシリコンウェーハ内に形成される必要があるので、困難な可能性がある。結果として、障壁電極２４及び２６が連続した長さのポリシリコンとして形成される場合には、チャネルの全長又は上述のように少なくとも幾つかのゲイン要素の長さに延伸するのが好ましい。
【００３５】
更に障壁電極は、これらがＤＣ電極３２に近接するように形成されてもよい。この構成によりチップへの必要な電気的接続が簡単になる。
【００３６】
要約すると、代替的実施形態において、障壁電極は必ずしも連続的である必要がなく、チャネルの同じ側部又は反対の側部上に増幅電極３４に関して適切に配置されたチャネルストップ材料領域と交互にすることができる。
【００３７】
検討された好ましい実施形態では、チャネルストップに代えて障壁電極２４及び２６を使用することにより、スプリアス電荷の減少に加えて幾つかの利点が得られる。第１に、チャネルの全幅にわたって延びる増幅電極３４を使用できるので、ゲイン作用はチャネルにわたってより均一に生じ、より低いピーク電圧で同じゲインをもたらし、経時作用を軽減する。第２に、チャネルの全幅が電荷増幅での使用に利用可能であるので、オンチップ区域をより効果的に使用することができる。増幅電極下のシールド区域を無くすことは、レジスタの同一ゲインに対して、チャネルを更に狭くすることができ、或いは増幅電極の寸法をレジスタに沿った方向で減少できることを意味する。後者の効果は、増幅電極のピッチを約０．５μｍだけ減少させることになるだけであるが、これは、数百の増倍要素が存在し設計レイアウトが緊密場合に有用なスペースの節約となる可能性がある。更に、このことにより、障壁電極を覆ってレジスタ電極が置かれることで付加される過剰キャパシタンスが低減される。小さなデバイス幾何形状の有利な効果に加えて、ＤＣ電極３２の簡単な構造により、製造中に電極３０、３２、３４及び３６の形成に使用されるポリシリコン層の配置を単純化することができる。詳細には、どの電極をクロック電極、ＤＣ電極及び増幅電極にするかについては、これらは全て実質的に同一形状であるので設計段階において決定する必要がない。
【００３８】
図４から理解されるように、駆動電極が全て同一形状である場合には、電極に印加される波形を単に入れ替えるか又は変更することによって、増倍の有無に関わらず信号電子パケットをいずれの方向でもクロックすることができる双方向クロッキングが可能となる。結果として、電荷パケットは、ゲイン要素の同一アレイを介して後方及び前方に数回通過させるようにすることができ、これを行う毎に増倍が生じる。こうした構成は、より少ない増倍要素を用いてゲインの同じ量で達成可能であり、電荷結合素子の設計をより簡単にし、スペース効率を高めることができ、より少ない動作パワーしか必要としない設計を可能にすることを意味する（より少数の要素は、駆動キャパシタンスがより少なく、従って需要パワーがより少ないことを意味する）。
【００３９】
従って、双方向素子では、増幅電極に印加される電圧調整により増倍レジスタのゲインを制御するのではなく、増幅電極の電圧を一定に保持しながら、電荷パケットを所望の回数だけレジスタを介して前後に通過させることによってゲインを制御することができる。
【００４０】
双方向クロッキングはまた、増倍レジスタのゲインが好都合に計測できることを意味する。これは、既知の量の電荷を出力に導入し、これをレジスタを介してゲイン１で後方にクロッキングし、次いで、これを１でないゲインを適用して前方にクロッキングして出力を計測することにより達成される。これは、レジスタの入力端部で存在すべき試験電荷の注入のための構造が必要ではないため特に有用である。
【００４１】
双方向クロッキングは、勿論図２に示す素子を用いて達成することはできず、これは、電荷パッケットが反対方向にクロックされるときには、ＤＣ電極であることが要求された電極が、増幅電極の影響を遮蔽するために正規の形状を有さないためである。
【図面の簡単な説明】
【００４２】
【図１】公知の増倍レジスタのゲイン要素の縦方向断面図を示す。
【図２】チャネルの両側部におけるスプリアス電荷増幅の影響を低減させるように設計された公知のゲイン要素での電極配置の平面図を示す。
【図３】チャネルストップを含む公知のチャネルにわたる電子の電位を概略的に説明する図である。
【図４】本発明の好ましい実施形態の平面図を示す。
【図５】図３に示す実施形態の横断面図を示す。
【図６】図４及び５の好ましい実施形態における電極配置から得られるポテンシャル井戸の形状を示す。
【図７】本発明の第２の実施形態の横断面図を示す。
【符号の説明】
【００４３】
２２  ゲイン要素
２４  電極
２６  電極
２８  チャネル
３０  クロック電極
３２  ＤＣ電極
３４  増幅電極
３６  クロック電極
【図１】
2007533130.tif 000003
【図２】
2007533130.tif 000004
【図３】
2007533130.tif 000005
【図４】
2007533130.tif 000006
【図５】
2007533130.tif 000007
【図６】
2007533130.tif 000008
【図７】
2007533130.tif 000009
【手続補正書】
【提出日】平成18年12月12日(2006.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
信号電荷を増幅するための増倍レジスタであって、
基板と、
信号電荷を電荷移動チャネルに沿って移動して該信号電荷が増幅されるようにするために、前記基板上に実装された複数のレジスタ電極と、
前記信号電荷を前記電荷移動チャネル内に拘束するために、前記レジスタ電極の１つ又はそれ以上に隣接して配置されて過剰電極ではない少なくとも１つのチャネルエッジ規定電極と、
を備える増倍レジスタ。
【請求項２】
前記電荷移動チャネルの一方の側部上にあるチャネルエッジ規定電極と、反対側の側部上にあるチャネルストップとを備える請求項１に記載の増倍レジスタ。
【請求項３】
前記チャネルエッジ規定電極が、電荷移動チャネルの両側部上に配置されることを特徴とする請求項１又は２に記載の増倍レジスタ。
【請求項４】
前記複数のレジスタ電極が、信号電荷を増幅するために１つ又はそれ以上の増幅電極を備え、少なくとも１つの前記チャネルエッジ規定電極が、各増幅電極に隣接して配置されることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項５】
前記チャネルエッジ規定電極が、前記１つ又はそれ以上の増幅電極に隣接して配置されるような長さであることを特徴とする請求項４に記載の増倍レジスタ。
【請求項６】
前記チャネルエッジ規定電極が、電荷移動チャネルの長にわたって連続電極であることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項７】
前記複数のレジスタ電極が、一定の電位に保持されたＤＣ電極と、チャネルに沿った電荷の移動を制御するためにクロック電位を受け取る少なくとも１つのクロック電極とを含むことを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項８】
前記ＤＣ電極、クロック電極及び増幅電極が、実質的に同じ形状を有することを特徴とする請求項７に記載の増倍レジスタ。
【請求項９】
前記チャネルエッジ規定電極が、−２Ｖと＋３Ｖの間の電位に保持されることを特徴とする請求項７又は８に記載の増倍レジスタ。
【請求項１０】
前記ＤＣ電極及び前記少なくとも１つのチャネルエッジ規定電極が、これらが近接するように形成されることを特徴とする請求項７、８又は９に記載の増倍レジスタ。
【請求項１１】
前記チャネルエッジ規定電極が、湾曲した経路を定めることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項１２】
前記チャネルエッジ規定電極が、発散する経路又は収束する経路を定めることを特徴とする前述のいずれかの請求項に記載の増倍レジスタ。
【請求項１３】
隣接して配置された過剰レジスタと、前記電荷移動チャネルと前記過剰レジスタとの間で前記基板上に実装された過剰電極とを含む請求項７から１０までのいずれかに記載の増倍レジスタ。
【請求項１４】
前記過剰電極が、前記チャネルエッジ規定電極下で前記基板上に配置されることを特徴とする請求項１３に記載の増倍レジスタ。
【請求項１５】
前記過剰電極が、クロック電極に隣接し、好ましくは前記増幅電極の後に配置されることを特徴とする請求項１３又は１４に記載の増倍レジスタ。
【請求項１６】
チャネルストップを有さない先行するいずれかの請求項に記載の増倍レジスタ。
【請求項１７】
請求項１から１６のいずれかの前記増倍レジスタを備える固体画像感知装置。
【国際調査報告】
2007533130.tif 000010
2007533130.tif 000011
2007533130.tif 000012