(57)【要約】  テクノロジの縮尺度のために、オンチップ相互接続は幅が狭くなってきており、このような相互接続の高さは、幅に線形に比例しない。これにより、隣接配線とのカップリング容量が増加し、クロストークが高くなる。それはまた、配線の受信側におけるＲＣ応答の不十分さに起因する性能の不十分さに繋がり、非常にノイズの多い環境では、故障の原因になることさえある。受信機スイッチング閾値がバスラインにおいて検出されたノイズに応じて調整される適応閾値構成が提案される。これらのノイズレベルは、フロントエンド処理（トランジスタ性能）とバックエンド処理（金属抵抗、容量、幅及びスペーシング）の両方に依存する。従って、回路は、プロセス変動を自動的に補償する。
2007503789.tif 000002
【特許請求の範囲】
【請求項１】
バスが複数のバスラインを備え、各バスラインがドライバ回路と受信機回路とを接続する集積回路装置のバスシステムであって、各受信機回路は、
関連したバスラインからデータ信号を受信するために動作的に接続され、第１の閾値レベルに関して前記データ信号の立ち上がり遷移を検出し、このような立ち上がり遷移の検出に基づいて第１の出力信号を生成するように動作する第１の検出器と、
前記データ信号を受信するために動作的に接続され、第２の閾値レベルに関して前記データ信号の立ち下がり遷移を検出し、このような遷移の検出に基づいて第２の出力信号を生成するように動作する第２の検出器と、
受信機出力信号として前記第１の出力信号又は前記第２の出力信号を出力するように動作する出力手段と、
を備えていることを特徴とするバスシステム。
【請求項２】
前記出力手段は、前記第１の出力信号及び前記第２の出力信号を受信するために動作的に接続され、先行の受信機出力信号に応じて前記受信機出力信号を出力するように動作するマルチプレクサを備えていることを特徴とする請求項１に記載のバスシステム。
【請求項３】
前記第１の閾値レベル及び前記第２の閾値レベルが可変であることを特徴とする請求項１又は２に記載のバスシステム。
【請求項４】
前記第１の閾値レベル及び前記第２の閾値レベルを調整するキャリブレータをさらに備えていることを特徴とする請求項３に記載のバスシステム。
【請求項５】
前記第１の検出器及び前記第２の検出器は、それぞれ複数のトランジスタを備え、前記キャリブレータは、前記閾値レベルを調整するために、種々の個数のそれらのトランジスタを動作させることを特徴とする請求項４に記載のバスシステム。
【請求項６】
少なくとも１本の前記バスライン上のグリッチを検出するように動作するグリッチセンサ回路をさらに備えていることを特徴とする請求項４又は５に記載のバスシステム。
【請求項７】
前記グリッチセンサ回路は、それぞれが出力を有する一対のラッチと、前記キャリブレータへ供給するために前記ラッチの出力の一方を選択するように動作するマルチプレクサとを備えていることを特徴とする請求項６に記載のバスシステム。
【請求項８】
前記キャリブレータは、テスト信号を前記バスラインに供給するように動作し、前記グリッチセンサ回路は、前記少なくとも１本のバスライン上のグリッチを検出してグリッチ信号を前記キャリブレータに供給するように動作し、前記キャリブレータは、前記グリッチ信号に応じて前記検出器の閾値を調整するように動作することを特徴とする請求項６又は７に記載のバスシステム。
【請求項９】
複数のテストドライバを含むテストバスと、対応する複数のバスライン及び受信機とをさらに備え、
前記キャリブレータは、テスト信号を前記テストバスラインに供給するために動作し、前記グリッチセンサ回路は、前記テストバスライン上のグリッチを検出してグリッチ信号を前記キャリブレータに供給するように動作し、前記キャリブレータは、前記グリッチ信号に応じて前記検出器の閾値を調整するように動作することを特徴とする請求項６又は７に記載のバスシステム。
【請求項１０】
バスが複数のバスラインを備え、各バスラインがドライバ回路と受信機回路とを接続する集積回路装置のバスシステムを動作させる方法であって、
バスラインからデータ信号を受信するステップと、
第１の閾値レベル及び第２の閾値レベルに関してそれぞれに前記データ信号の立ち上がり又は立ち下がり遷移を検出するステップと、
立ち上がり遷移の検出に基づいて第１の出力信号を生成し、又は、立ち下がり遷移の検出に基づいて第２の出力信号を生成するステップと、
受信機出力信号として前記第１の出力信号又は前記第２の出力信号を出力するステップと、
を含むことを特徴とする方法。
【請求項１１】
前記第１の出力信号又は前記第２の出力信号は、前記第１の出力信号及び前記第２の出力信号を受信するために動作的に接続され、先行の受信機出力信号に応じて前記受信機出力信号を出力するように動作するマルチプレクサから出力されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第１の閾値レベル及び前記第２の閾値レベルが可変であることを特徴とする請求項１０又は１１に記載の方法。
【請求項１３】
前記第１の閾値レベル及び前記第２の閾値レベルを調整するステップをさらに含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
第１の検出器及び第２の検出器が、それぞれ複数のトランジスタを備え、前記閾値レベルは、種々の個数のそれらのトランジスタを動作させることにより調整されることを特徴とする請求項１３に記載の方法。
【請求項１５】
少なくとも１本の前記バスライン上のグリッチを検出するステップをさらに含むことを特徴とする請求項１３又は１４に記載の方法。
【請求項１６】
グリッチがグリッチセンサ回路を使用して検知され、前記グリッチセンサ回路は、それぞれが出力を有する１対のラッチと、前記ラッチの一方を選択するように動作するマルチプレクサとを備えていることを特徴とする請求項１５に記載の方法。
【請求項１７】
テスト信号を前記バスラインに供給するステップと、
前記少なくとも１本のバスライン上のグリッチを検出するステップと、
検出されたグリッチに応じて閾値を調整するステップと、
をさらに含むことを特徴とする請求項１５又は１６に記載の方法。
【請求項１８】
テスト信号をテストバスラインに供給するステップと、
前記テストバスライン上のグリッチを検出するステップと、
検出されたグリッチに応じて閾値を調整するステップと、
をさらに含むことを特徴とする請求項１５又は１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、長いオンチップバスの動作に関する。
【背景技術】
【０００２】
大規模システムオンチップ（ＳＯＣ）装置の集積化は、チップ上の環境がより多くのノイズを含み始めるのに伴って、非常に困難になる。同時に、テクノロジが微細化するのに伴って、オンチップ配線はより狭く、より高密度になり始め、それらのＲＣ時定数は増加する。これは長い相互接続の配線経路に亘る遅延を悪化させる。このような遅延は、オンチップバスが環境によって許容される可能な最大速度で動作することを可能にさせる技術を要求する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
典型的には、インバータ又はバッファがバスの受信端において受信機として使用される。添付図面の図１は、集積回路装置上のバスを概略的に示し、そのバスは、ドライバ２と受信機６との間の相互接続配線である一連のバスライン４を含む。各バスライン４は、ドライバ２を対応する受信機６に接続する。立ち上がり／立ち下がり時間は、典型的には、受信端では過度に長いので（例えば、添付図面の図２を参照すると、「入力」は、バスドライバへの入力を表し、「ライン出力」は、Ｍｅｔａｌ２  ＣＭＯＳ１２上の１０ｍｍの長いバスの端部における出力を表す。）、インバータ／バッファ受信機のスイッチング閾値がＶｄｄ／２（電源電圧の半分）であるならば、バス上のセンシング遷移の速度は非常に遅い。
【課題を解決するための手段】
【０００４】
ノイズを含む環境においてロバストシグナリングを実現するだけでなく高速センシングを実現するように、立ち上がりと立ち下がりの両方のエッジ遷移の閾値を変化（下降／上昇）させることが提案される。閾値の変更は、受信機にクロストークによって生じた非常に望ましくないグリッチを検出させる。非常にノイズの多い環境の場合、閾値はＶｄｄ／２を超えて上昇させられる。このようにして、その環境において可能な最高速度でロバストシグナリングを実現するために受信機の閾値を変化させる可能性が存在する。
【０００５】
シュミットトリガは、ノイズを除去するため使用されることが多く、伝送特性のヒステリシスがその入力における立ち上がり遷移の閾値を上昇させるために使用され、逆の立ち下がり遷移の場合も同様である。しかし、これは、閾値を一方向に変化させるだけであり、キャリブレーション（較正）はできない。提案された構成では、閾値は、チップ上の条件に適合させるために両方向（Ｖｄｄ／２の点からの上昇又は下降）に変化させられる。キャリブレーションはチップ上で行われるので、フロントエンド処理及びバックエンド処理の両方のプロセス変動に対処する。
【０００６】
本発明の一態様によれば、バスが複数のバスラインを備え、各バスラインがドライバ回路と受信機回路とを接続する集積回路装置のバスシステムであって、各受信機回路は、
関連したバスラインからデータ信号を受信するために動作的に接続され、第１の閾値レベルに関して上記データ信号の立ち上がり遷移を検出し、このような立ち上がり遷移の検出に基づいて第１の出力信号を生成するように動作する第１の検出器と、
上記データ信号を受信するために動作的に接続され、第２の閾値レベルに関して上記データ信号の立ち下がり遷移を検出し、このような遷移の検出に基づいて第２の出力信号を生成するように動作する第２の検出器と、
受信機出力信号として上記第１の出力信号又は上記第２の出力信号を出力するように動作する出力手段と、
を備えていることを特徴とするバスシステムが提供される。
【０００７】
本発明の他の態様によれば、バスが複数のバスラインを備え、各バスラインがドライバ回路と受信機回路とを接続する集積回路装置のバスシステムを動作させる方法であって、
バスラインからデータ信号を受信するステップと、
第１の閾値レベル及び第２の閾値レベルに関してそれぞれに上記データ信号の立ち上がり又は立ち下がり遷移を検出するステップと、
立ち上がり遷移の検出に基づいて第１の出力信号を生成し、又は、立ち下がり遷移の検出に基づいて第２の出力信号を生成するステップと、
受信機出力信号として上記第１の出力信号又は上記第２の出力信号を出力するステップと、
を含むことを特徴とする方法が提供される。
【発明を実施するための最良の形態】
【０００８】
図３は、本発明の実施の形態において使用する受信機回路を示している。図３の受信機は、第１の検出器１０及び第２の検出器１２を有する。第１の検出器１０は、ロー（Ｌｏｗ）状態からハイ（Ｈｉｇｈ）状態へ起こる遷移に感応し、第２の検出器は、ハイ状態からロー状態へ起こる遷移に感応する。両方の検出器は、バス配線４上を送信されたデータ信号を受信するために接続され、バス配線４上のその信号の対応する遷移を検出するために動作可能である。検出器は、それぞれの出力を有し、それらはマルチプレクサ１４によって合成される。マルチプレクサ１４は、バス配線４上の先行のデータによって制御される選択ラインを有する。先行のデータ値は状態素子１６に記憶される。状態素子は、フリップフロップでも、ラッチでも、遅延線でもよい。
【０００９】
受信機の第１及び第２の検出器の閾値は、キャリブレータ（図３には図示せず）によって発生された制御ワードによって制御される。
【００１０】
受信機回路は、図４に、より詳細に示されている。それは、キャリブレータによって独立に制御可能な閾値を有する二つのインバータにより構成される。キャリブレータは、受信機のインバータ内のそれぞれのプルダウン／プルアップ回路において並列に使用されるトランジスタＴ１０、Ｔ１２の個数を選択する制御ワードを供給する。これは立ち上がり遷移及び立ち下がり遷移のそれぞれのためのインバータの閾値を調整する。マルチプレクサから出力されるべき信号の選択は、状態素子１６に記憶された先行の出力の値に基づく。例えば、現在値が高ければ、マルチプレクサ１４は、立ち下がり遷移に感応する検出器（インバータ）１２の出力を選択する。
【００１１】
キャリブレータ１８は、チップ上の最悪ケースのスイッチング条件をシミュレーションするために、図５に示されるようにダミーバスを使用するか、又は、図６に示されるように（次にマルチプレクサを使用する）ドライバ回路内でわずかに修正されたメインバスを使用する。シミュレーションは、キャリブレータが制御ワードを適切な値に設定することを可能にする。キャリブレーション（較正）は、電源投入時又はチップ初期化時に１回だけ行われる。図５に表されたダミーバス２０の技術は、実際のバス２、４、６において実行されるクロストークをシミュレーションするために、バスドライバ２２、バスライン２４及びバス受信機２６の付加的なセットの使用を必要とする。
【００１２】
キャリブレータ回路は、好ましくは、（図７に表された）有限状態機械として実施され、１次バス配線（アグレッサ（加害）配線（aggressor wire））に信号を供給し、少なくとも１本の２次バス配線（ビクティム（被害）配線（vicim wire））上のクロストークを測定する。故障を生じる可能性があるグリッチが検出されたときは、キャリブレータ回路は、受信機１０、１２の閾値を変化させ、１次バス配線に信号を再供給する。この手順は、受信機回路の出力まで繰り返される。
【００１３】
１対のラッチを含むグリッチセンサ回路２８は、グリッチを捕捉するために使用される。図８を参照されたい。第１のラッチ３０は、トランスペアレントロー状態であり、図４の「ｂ」に接続される。もう一方のラッチ３２はトランスペアレントハイ状態であり、図４の「ａ」に接続される。一方のラッチからの出力は、キャリブレータ１８によって発生されたビクティム配線Ｍ上の論理レベルに基づいてマルチプレクサ３４によって選択される。
【００１４】
図７は、キャリブレータの状態図を示し、「Ｍ」及び「Ｓ」はそれぞれビクティム配線上の信号及びアグレッサ配線上の信号を表す。キャリブレーションは、「Ｃａ」が肯定（アサート（assert））されたときに開始する。「Ｔ」は、グリッチ捕捉ラッチへのリセット信号である。「Ｃ」は、ラッチがそれらの入力において感知できるグリッチを検出したときにいつでもハイ状態になる信号である。「ＣＷ１」及び「ＣＷ２」は、受信機回路の閾値適応のための制御ワードを発生するキャリブレータ１８内のカウンタを増加させる信号である。
【００１５】
キャリブレーションが進行するにつれて、図９を参照すると明らかであるように、受信用インバータの閾値は、グリッチの振幅が減少するように調整される。
【００１６】
シミュレーションは、ＣＭＯＳ１２  ＴＳＭＣテクノロジのＭｅｔａｌ２における最小スペーシング及び最小幅を有する１０ｍｍ長のバス上において実行される。典型的なプロセスの場合、１０％の性能利得が上記バス構造に対して達成される。これに対して、プロセス変動が原因となって生じる非常にノイズの多い環境では、閾値はキャリブレータによって上昇させられるので、受信機の出力におけるグリッチが回避される。この場合、バスに沿った遅延の最悪ケースにおける増加に関して、不利益を受け入れなければならない。グリッチ防止は、特に、非同期回路では、受信機の出力において絶対に不可欠である。
【図面の簡単な説明】
【００１７】
【図１】集積回路装置上のバスを概略的に表す図である。
【図２】Ｍ２，０．１３μｍＣＭＯＳ回路上の１０ｍｍ配線の受信端におけるＲＣ応答を示す図である。
【図３】受信機回路を示す図である。
【図４】図３の受信機回路を詳細に示す図である。
【図５】ダミーバスを用いる構成を示す図である。
【図６】キャリブレーションのために同じバスを使用する構成を示す図である。
【図７】キャリブレーション回路の状態図である。
【図８】従来のラッチを使用するグリッチ検出を示す図である。
【図９】シミュレーション波形の一部を示す図である。
【図１】
2007503789.tif 000003
【図２】
2007503789.tif 000004
【図３】
2007503789.tif 000005
【図４】
2007503789.tif 000006
【図５】
2007503789.tif 000007
【図６】
2007503789.tif 000008
【図７】
2007503789.tif 000009
【図８】
2007503789.tif 000010
【図９】
2007503789.tif 000011
【国際調査報告】
2007503789.tif 000012
2007503789.tif 000013