(57)【要約】  複数のメモリ・セルを備えるメモリ（２）内の状態情報を記憶および／または変更するための方法において、メモリ・セル（３）は、プログラミング・ステップの結果として不可逆のメモリ状態をとり、状態情報は、不可逆のメモリ状態にあるまたはプログラムされたメモリ・セル（３）の数および／または位置によって表され、状態情報（Ｓ３、Ｓ１３）は、メモリのメモリ状態を検証することによって決定され、その後、未プログラムのメモリ・セル（３）を選択した（Ｓ４、Ｓ１４）後、選択されたメモリ・セルが、メモリ（２）の状態情報を変更する間または変更するためプログラムされる。
2007515027.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリ・セルを備えるメモリの状態情報項目を記憶および／または変更するための方法であって、前記メモリ・セルはプログラミング・ステップの結果として不可逆のメモリ状態をとり、前記状態情報は不可逆のメモリ状態にあるまたはプログラムされたメモリ・セルの数および／または位置によって表され、前記方法は、以下に提示されるステップ、すなわち、前記メモリのメモリ状態を検査することによって前記状態情報を決定するステップと、未プログラムのメモリ・セルを選択するステップと、前記メモリの前記状態情報を変更する間および／または変更するため、前記選択されたメモリ・セルをプログラムするステップとを備える方法。
【請求項２】
前記状態情報の決定の前に、データの暗号化および／またはメモリへのアクセス権限の検証が実行される、請求項１に記載の方法。
【請求項３】
前記メモリの前記状態情報を決定するため、前記メモリの直列出力がカウンタまたはトグル・フリップフロップに供給され、それによって、プログラムされたまたは不可逆のメモリ状態にあるメモリ・セルの数、および／または未プログラムのメモリ・セルの位置が決定される、請求項１または２に記載の方法。
【請求項４】
タイミング・パルスがメモリに与えられ、前記メモリの前記直列出力において前記タイミング・パルスを検証することによって、未プログラムのメモリ・セルの位置が決定される、請求項３に記載の方法。
【請求項５】
プログラミング・ステップの結果として不可逆のメモリ状態をとる複数のメモリ・セルを含むメモリの状態情報を記憶および／または変更するための集積回路であって、前記メモリ・セルをプログラムするためのプログラミング・ユニットと、メモリの前記状態情報をプログラムし、また決定するためのデータを獲得し、また送出するために提供されるフィード・ロジック回路とを備える集積回路。
【請求項６】
前記状態情報を決定するため、また未プログラムのメモリ・セルを選択するため、前記フィード・ロジック回路の前記直列出力が、評価ユニットと情報交換する、請求項５に記載の集積回路。
【請求項７】
プログラムされたまたは不可逆のメモリ状態にあるメモリ・セルの数、および／または未プログラムのメモリ・セルの位置を決定するため、前記フィード・ロジック回路の前記直列出力が、カウンタまたはトグル・フリップフロップと情報交換する、請求項６に記載の集積回路。
【請求項８】
データの検証および／または暗号化のためにさらに回路が提供される、請求項６または７に記載の集積回路。
【請求項９】
プリセットデータ、および／または入力装置を介して入力され得るデータの追加的な記憶のため、さらにメモリが提供される、請求項５から８のいずれか一項に記載の集積回路。
【請求項１０】
請求項５から９のいずれか一項に記載の集積回路を備えるデータ記憶媒体。
【請求項１１】
通信局との不接触通信のために設計される、請求項１０に記載のデータ記憶媒体。
【請求項１２】
タグまたはラベルの形態をとる、請求項１０または１１に記載のデータ記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ内の少なくとも１つの状態情報項目を記憶および／または変更するための方法に関する。
【０００２】
本発明はさらに、この種のメモリを含む集積回路、およびこの種の集積回路を備えるデータ記憶媒体（ｄａｔａ  ｃａｒｒｉｅｒ）に関する。
【背景技術】
【０００３】
物または製品のマーキングに関して、そのような製品にタグまたはラベルを取り付けることが知られている。例えば、シリアル番号、ならびに／または製品の生産に関する製造詳細、ならびに／または場合によっては販売者および／もしくは購入者に関するデータなどの販売に特有の詳細が、タグに記憶される。この種のタグは、前記製品の購入後、および例えば店を出た後、権限のない者によって読み取り可能でないことが望ましい。前記読み取りを防止する１つの可能な方法は、タグの物理的破壊、またはタグに阻止コマンドを送信することによる非活性化（deactivation）であり、阻止コマンドの受信および評価後は、タグはもはや読み取られることができない。例えば、前記非活性化の短所は、後で苦情が寄せられた場合、タグを再び読み取ること、またはアクティベートすることがもはや可能でないことであり、そのため、権限のない者によるタグの読み取りは不可能であるが、権限をもつ機関および／または者による特別のアクティベーションの結果として読み取りが再び可能になる特別の状態に前記タグを置くための考察がなされた。この関連で、例えば、製品、ならびに／またはその製造に関するデータ、ならびに／または場合によっては販売および／もしくは購入者に関する追加データを格納するメモリが、例えばＥＥＰＲＯＭなどの不揮発性メモリと組み合されることが知られており、不揮発性メモリは、例えば店を出た後にタグを読み取ることはもはや可能でないが、例えば製造業者など権限をもつ機関が、サービス提供または苦情が寄せられた場合に、タグに含まれるデータを読み取ることが可能な状態に不揮発性メモリを戻すことができる適切な状態に置かれることが可能である。この種の方法は、例えば、特許文献ＷＯ９９／６５１６８から知られている。
【０００４】
この知られた方法、またはこの知られた装置では、例えばＥＥＰＲＯＭなどの前記不揮発性メモリの提供が比較的高いコストにつながるという短所があることが分かっている。対照的に、ＯＴＰ（１回プログラム可能）プロセスにおいて１回だけプログラムされることができ、もはや変更されることはできず、例えばＥＥＰＲＯＭなどの不揮発性メモリよりはるかに安価であるメモリ・セルが存在するが、この種のＯＴＰメモリ・セルを使用した場合、タグまたはラベルがひとたび無効にされると、読み取られること、または再アクティベートがもはやできないという上述された不都合が生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明によって達成される目的は、上述された不都合を解消することであり、また改良された方法、および改良された集積回路、および改良されたデータ記憶媒体を提供することである。
【課題を解決するための手段】
【０００６】
上述された目的を達成するため、複数のメモリ・セルを備えるメモリ内の状態情報項目を記憶および／または変更するための方法であって、メモリ・セルはプログラミング・ステップの結果として不可逆のメモリ状態をとり、状態情報は不可逆のメモリ状態にあるまたはプログラムされたメモリ・セルの数および／または位置によって表され、前記方法は、以下に提示されるステップ、すなわち、メモリのメモリ状態を検査することによって状態情報を決定するステップと、未プログラムのメモリ・セルを選択するステップと、メモリの状態情報を変更する間および／または変更するため、選択されたメモリ・セルをプログラムするステップとを備える。
【０００７】
上述された目的を達成するため、集積回路は、プログラミング・ステップの結果として不可逆のメモリ状態をとる複数のメモリ・セルを含むメモリのステータス情報を記憶および／または変更するために、メモリ・セルをプログラムするためのプログラミング・ユニットと、メモリの状態情報をプログラムし、また決定するためのデータの獲得および送出のために提供されるフィード・ロジック回路（ｆｅｅｄ−ｌｏｇｉｃ  ｃｉｒｃｕｉｔ）とを備える。
【０００８】
上述された目的を達成するため、データ記憶媒体は、前の段落で定義された形態を有する集積回路を備える。
【０００９】
本発明による特徴の結果として、例えば、製品または物に配置されるタグまたはラベルなどのデータ記憶媒体は、権限のないデータの読み取りを防止する状態に簡単かつコスト効率の良い方法で入るが、選択されたメモリ・セルをメモリの状態情報を変更するためにプログラムすることによって、データ記憶媒体は、権限をもつ機関によって、データ記憶媒体に存在するデータへのアクセスが可能になる状態に戻されることができる。ＯＴＰプロセスを利用するプログラミング・ステップによって不可逆の状態をとる複数のメモリ・セルを使用することによって、プログラミング・ステップによって不可逆のメモリ状態をとるメモリ・セルの簡単な構造のため、例えば、ＥＥＰＲＯＭなどの不揮発性メモリの使用に比べて、コストの節約が達成されるが、１回だけプログラム可能であり、変更されることはもはやできない複数のメモリ・セルの結果として、不揮発性メモリが使用された場合と同じセキュリティ要件が達成されるばかりでなく、メモリの状態情報に関するメモリ状態の複数回の変更も可能である。
【００１０】
請求項２および８の方策によれば、さらにセキュリティを高めるため、メモリの状態情報を決定し、その後で選択された未プログラムのメモリ・セルをプログラムする前に、メモリへのアクセスについての権限、したがって状態情報の変更についての権限に関する検証が可能にされるという利点が得られる。このアクセス権限の検証によって、異なる権限をもつ機関が、必要ならば本発明によるデータ記憶媒体の異なるデータ領域にアクセスするように、同時に検証または調整が行われることができる。
【００１１】
請求項３および７の特徴によれば、メモリの状態情報を決定し、またメモリの状態情報のその後の変更のため、未プログラムのメモリ・セルの位置を決定する簡単な手段が提供される。プログラミング・ステップの結果として不可逆のメモリ状態をとる複数のメモリ・セルのメモリ状態は、各選択されたメモリ・セルのプログラミングの間に、個々のビットが「０」状態から「１」状態に変更される方法で変更されることができ、そのため、メモリの直列出力がカウンタまたはトグル・フリップフロップに与えられたとき、「１」状態のメモリ・セルの数を決定することは簡単な事柄であり、そのため、メモリの状態情報は、「１」状態のメモリ・セルの数について見出された結果から直接決定または導出されることができる。同様に、前記カウンタまたはトグル・フリップフロップによって、次の未プログラムのメモリ・セルの位置も、直接見出されることができる。その後、メモリのメモリ状態は、入力に「１」状態が存在するときは常に出力で反転が起こるトグル・フリップフロップを使用して、特に簡単な方式で決定される。
【００１２】
しかし、プログラミング・ステップの結果として不可逆のメモリ状態をとる複数のメモリ・セルのメモリ状態は、各選択されたメモリ・セルのプログラミングの間に、適切なビットを「１」状態から「０」状態に転換することによって変更されることもできる。
【００１３】
請求項４の特徴によれば、「０」状態をもつ最初のメモリ・セルが出現するまたは出力したタイミング・パルスを決定することは簡単な事柄であり、そのため、決定されたこのビットまたはこの未プログラムのメモリ・セルは、状態情報を変更するために選択されたメモリ・セルを直接表す。
【００１４】
請求項６の特徴によれば、特に簡単であり、コスト効率の良い方法で製造されることができる集積回路が提供される。
【００１５】
請求項９の特徴によれば、メモリの状態情報またはメモリ状態の、本発明によって提案される変更に加えて、製品または物のタグまたはラベルに関連して上ですでに幾度か提示されたように、本発明による集積回路に多数のさらなるデータを含むことが可能になる。
【００１６】
請求項１１の特徴によれば、タグまたはラベルを取り付けることによって、物または製品のタグまたはコード付けに関連する知られた装置を利用する、本発明によるデータ記憶媒体の簡単な使用が提供される。
【００１７】
本発明が図面に例示される実施形態に基づいて以下で説明されるが、本発明はそのような実施形態に限定されない。
【発明を実施するための最良の形態】
【００１８】
図１は、メモリの状態情報の決定、およびメモリの状態情報を変更するためのメモリの選択されたメモリ・セルのプログラミングに関連するフローチャートを概略的に示し、前記メモリの構造は、図２および図３を参照して以下で説明される。
【００１９】
図２に示されるように、メモリ２内には、休止状態（ｑｕｉｅｔ  ｓｔａｔｅ）の可逆的な設定または確立のため、複数のメモリ・セル３が設けられ、前記メモリ・セル３の各々は１ビットを表す。今のケースでは、休止状態は、１０個のメモリ・セル３、すなわち１０ビットによって表される。前記メモリ・セル３が、図３に示される。つまり、各メモリ・セル３は、いわゆるＯＴＰ（１回プログラム可能）セルとして構成され、したがって、プログラミング・ステップの後では、不可逆のメモリ状態をとる。休止状態を表すすべてのメモリ・セル３またはビットが「０」状態であるメモリ状態から開始して、最初に休止状態を設定するとき、第１ビットが設定され、その結果、１０ビットの今のケースでは、メモリ２またはチップの休止状態の状態情報として、ビット・パターン「１０００００００００」が得られる。
【００２０】
前記メモリ２は、以下でより詳しく説明されるように、データ記憶媒体内に格納される。そのようなメモリ２またはチップを備えるそのようなデータ記憶媒体を、データ記憶媒体内に格納されたその他のデータが読み取られ得る状態に戻すには、図４を参照して詳しく説明されるように、休止状態をリセットし、その後にプログラムされるべきメモリ・セル３を決定する必要がある。選択された未プログラムのメモリ・セル３のプログラミングの後、メモリ２の休止状態の状態情報として、ビット・パターン「１１００００００００」が得られ、その結果、メモリ２、または関連チップもしくはデータ記憶媒体は、もはや休止状態にはなく、不休止状態、すなわちアクティベート状態にあり、その結果、応答または読み取りが再び実行されることができる。
【００２１】
前記応答または読み取りの後、権限のないアクセスを防止するため、非活性化が施されなければならない。この目的のため、状態情報のさらなる決定、および次の未プログラムのメモリ・セル３のさらなる選択の後、休止状態へのさらなるプログラミングが実行され、その結果、休止状態の新しい状態情報として、ビット・パターン「１１１０００００００」が得られる。
【００２２】
今のケースでのように、２つの異なる状態、すなわち、上の例に従えば、休止状態と不休止状態が与えられた場合、奇数個の「１」状態は、上の例のように、メモリ２またはチップが休止状態にあることを示し、偶数個の「１」状態は、メモリ２またはチップが不休止状態にあること、すなわちアクティベートモードにあることを示す。
【００２３】
休止状態またはアクティベートモードの確立または決定、および状態情報を変更するための選択されたメモリ・セル３のプログラミングは、図１によるフローチャートに詳しく示される。
【００２４】
図１ａによるフローチャートは、休止状態をリセットするため、またはアクティベートモードをとるためのシーケンスを示し、前記シーケンスはブロックＳ１で開始する。次のブロックＳ２で、メモリ２のメモリ状態に関する状態情報が読み取られ、または決定され、すなわち、今のケースでは、休止状態用に提供される１０ビットが読み取られる。次のブロックＳ３で、読み取られたビットの「１」状態が奇数個あるかどうかについて検証が実行される。ブロックＳ３での検証が、上述の説明によればメモリ２またはメモリ２を備えるチップの休止状態に対応する肯定的な結果の場合、次のブロックＳ４で、次の未プログラムのメモリ・セル３の選択が行われ、その後、次のブロックＳ５で、メモリ２の状態情報を変更するための選択されたメモリ・セル３のプログラミングが行われる。したがって、メモリ２またはメモリ２を備えるデータ記憶媒体は、次のブロックＳ６で、アクティベート状態になる。
【００２５】
ブロックＳ３での検査が否定的な結果であるならば、そのような場合は、メモリ２はすでにアクティベートモードにあるので、シーケンスは直ちにブロックＳ５の後から進む。
【００２６】
同様に、図１ｂは、休止状態を設定または確立するためのシーケンスのフローチャートを示し、前記シーケンスはブロックＳ１１で開始する。次のブロックＳ１２で、メモリ状態の読み取り、または状態情報の決定が再び行われ、次のブロックＳ１３によって、休止状態用の１０ビットのビット・パターン内の「１」状態の数が、すなわち、「１」状態が偶数個あるかどうかが検査される。ブロックＳ１３での検証が肯定的な結果、すなわち、「１」状態が偶数個あり、したがって、メモリ２のチップがアクティベートモードにある場合、シーケンスは、次の未プログラムのメモリ・セル３または次の未プログラムのビットが確定されるブロックＳ１４に進み、それらは、次のブロックＳ１５で、「１」状態に置かれ、または遷移させられ、その結果、メモリ２は、その後のブロックＳ１６において、休止状態または不アクティベート状態にある。
【００２７】
ブロックＳ１３での検査が否定的な結果であるならば、ビット・パターン内の「１」状態が奇数個の場合は、休止状態または不アクティベート状態がすでに存在しているので、シーケンスは、ブロックＳ１６に進む。
【００２８】
図２は、集積回路１の部分を示し、集積回路１は、ＯＴＰプロセスでプログラム可能な複数のメモリ・セル３（図３を参照）を含むメモリ２を備える。各メモリ・セル３は、抵抗Ｒに加えてヒューズ４を有し、前記ヒューズ４は、メモリ・セル３のプログラミングのために焼き切れる。ビット、すなわち、「１」状態または「０」状態は、メモリ・セル３の出力５において決定または獲得されることができる。
【００２９】
メモリ２ばかりでなく、図２による集積回路１は、論理メモリ・アドレスが物理メモリ・セル３に割り当てられるアドレス・デコーダ６と、暗号化ロジック・ステージを含むデータの検証および暗号化のための回路７と、メモリ２内に設けられ、プログラミング・ステップによって不可逆のメモリ状態に移され得る複数のメモリ・セル３をプログラムするためのプログラミング・デバイス８とを備える。さらに、集積回路１は、少なくとも１つのアドレスが図示の接続１０によって入力されることができるフィード・ロジック回路９を備える。メモリ・セル３をプログラムするためのコマンドを供給するためにライン１１も設けられる。直列出力１２がデータ出力として設けられる。再配置操作のためのコマンドを供給するためにクロック入力１３も設けられる。メモリ・セル３をプログラムするために必要とされるデータは、ライン１４を介してフィード・ロジック回路９に供給されることができる。プログラミングのために必要とされるデータは、フィード・ロジック回路９からライン１５を介してメモリ２に供給されることができ、メモリ・アドレスの検証、および論理メモリ・アドレスの物理メモリ・セル３への割り当ては、ライン１６を介して行われる。
【００３０】
図４によるブロック図は、集積回路１ａの部分を示し、メモリ２のメモリ状態に関する状態情報の決定、および選択されたメモリ・セル３のプログラミングを説明する。集積回路１ａは、図２による集積回路１と、したがってメモリ２とを備え、メモリ２は、複数（ｎ）のメモリ・セル３を含む。フィード・ロジック回路の直列出力１２は、トグル・フリップフロップ１７に接続され、トグル・フリップフロップ１７は、不可逆のメモリ状態、すなわち「１」状態にあるプログラムされたメモリ・セル３の数を決定するため、したがってメモリ２の状態情報を決定するために機能する。トグル・フリップフロップ１７から得られた結果は、ライン１８を介して、集積回路１ａのシーケンス回路（ｓｅｑｕｅｎｃｉｎｇ  ｃｉｒｃｕｉｔ）１９に供給される。
【００３１】
クロック信号がクロック発生器（図示せず）から供給されることができ、カウント開始コマンドおよびカウント停止コマンドがライン２１を介してシーケンス回路１９から供給されることができ、パルス状のシフト信号（クロック信号）を集積回路１のクロック入力１３にライン２２を介して送出するカウント・ステージ（ｃｏｕｎｔｉｎｇ  ｓｔａｇｅ）２０も設けられる。カウント・ステージ２０は、供給されるクロック信号をカウントすることによって、次の未プログラムのメモリ・セル３の位置を決定するように機能し、メモリ・セル３に供給されるクロック信号をカウントすることにより、「０」状態の、すなわち次の未プログラムのメモリ・セル３の状態がシーケンス回路１９の支援を受けて決定されたならば、集積回路１の直列出力１２で得られるデータが、ライン２５を介してシーケンシング回路１９に供給され、またカウント・ステージ２０は、シーケンス回路１９によって送出されるカウント停止コマンドによって停止され、そのときカウント・ステージ２０に格納されているカウントは、次の未プログラムのメモリ・セル３の位置を表す。このカウントを、したがって次の未プログラムのメモリ・セル３の決定された位置を記憶するため、カウントがカウント・ステージ２０からラインを介して供給される位置メモリ２３が設けられ、位置メモリ２３は、シーケンス回路１９が記憶されたカウントを問い合せることができるように、ライン２４を介してシーケンス回路１９に接続される。
【００３２】
シーケンス回路１９の支援を受けて、アドレスが、接続１０を介して集積回路１に供給され、さらにメモリ・セル３をプログラムするためのコマンドが、ライン１４を介して転送される。
【００３３】
上ですでに幾度か述べられたように、図２に特に示された要素とは別に、集積回路１は、例えば、マーキングされるべき製品用のデータ記憶媒体としてタグまたはラベルを利用可能にするため、プリセットデータおよび／または入力装置（図示せず）を介して入力され得るデータを記憶するための少なくとも１つの追加のメモリを備える。マーキングされるべき製品用のデータの前記記憶、および対応するデータ記憶媒体は、出願番号がIB03/01434の国際特許出願「Method of protecting from deactivation of an RFID-Transponder associated with a product」で説明されており、同出願の開示は参照により本明細書に組み込まれる。
【００３４】
各々が１回だけプログラム可能な複数のメモリ・セル３またはビットを提供することによって、集積回路１ａを備えるデータ記憶媒体は、提供される前記メモリ・セル３の数に応じて、データ記憶媒体が応答せず、また読み取り不可能な非活性状態または休止状態に繰り返し遷移させられることができ、またアクティベート状態または不休止状態に繰り返し遷移させられることができる。
【００３５】
データの検証および暗号化のための回路７の提供は、メモリ２の状態情報を変更するためのアクセス権限の検証を保証するばかりでなく、したがって、必要とされる場合には、集積回路１ａまたはデータ記憶媒体のプリセットおよび／または入力可能データの記憶用の追加のメモリへの制限付きアクセスもさらに許容する。
【００３６】
データ記憶媒体に格納されたデータへのアクセスまたはデータの読み取りに対するそのような制限は、例えば、購入後、例えばサービス提供または苦情が寄せられる期間は、すべてのデータが利用可能であるが、データ記憶媒体を備える製品または物が廃棄されたときは、製造および／または特定の構成要素に関する詳細だけが読み取りを許可され、製品の入手に関連する別の詳細は知られてはならないような場合のために提供される。
【００３７】
上で説明されたケースで提供されるように、２つの異なる状態を提供する代わりに、その他のケースでは、３以上の異なる状態が定義されることができ、メモリの可逆の状態情報は、上で説明されたケースでのように、図１のブロックＳ３またはＳ１３に類似する適切に修正された検証基準によって決定され、状態情報が決定または確立された後、未プログラムのメモリ・セルの選択、および状態情報を希望状態に変更するためのその後のプログラミングがやはり行われることを述べておくことができる。
【００３８】
タグまたはラベルの休止状態の代わりに、本発明による方法は、例えば、スマート・カードの書き込み保護モード用に使用されることもできることをさらに述べておくことができる。タグまたはラベルとの関連で上で説明された実施形態でのように、この場合、メモリの状態情報が検証され、メモリの状態情報は、適切なアクセス権限がある場合にだけ変更されることができる。
【００３９】
さらに、本発明による方法は、例えば、ＤＶＤプレーヤのリージョン・コード（ｒｅｇｉｏｎａｌ  ｃｏｄｅ）を変更するために使用されることができ、前記リージョン・コードの変更は、例えば５回の変更など、少ない回数に制限されることをさらに述べておくことができる。これらの変更は、各場合とも、対応するメモリの状態情報を変更することに相当する。
【００４０】
さらに、複数のメモリ・セルを備えるメモリの状態情報を記憶および／または変更するための本発明による方法は、ビデオ・カセット用の書き込み保護として使用されることができることをさらに述べておくことができる。
【図面の簡単な説明】
【００４１】
【図１】本発明による方法による、メモリの状態情報の決定およびメモリ・セルのプログラミングに関連するフローチャートであって、図１ａは、本発明の方法によって、チップまたはメモリを「休止」状態からリセットするためのシーケンスのフローチャートであり、図１ｂは、メモリを休止状態にするシーケンスのフローチャートである。
【図２】本発明による方法を実行するための複数のメモリ・セルを備えるメモリを概略的に示した図である。
【図３】図２によるメモリで使用される１回プログラム可能なメモリ・セルの概略図である。
【図４】図２によるメモリの状態情報が決定された後で、それを用いてメモリ・セルを設定またはプログラムすることが可能な集積回路の部分をブロック図の形式で概略的に示した図である。
【図１】
2007515027.tif 000003
【図２】
2007515027.tif 000004
【図３】
2007515027.tif 000005
【図４】
2007515027.tif 000006
【国際調査報告】
2007515027.tif 000007
2007515027.tif 000008