【手続補正書】
【提出日】平成27年12月1日(2015.12.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置の作製方法
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁表面上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の第１の導電膜と、を形成し、
前記第１の導電膜上にハードマスク膜を形成し、
電子ビーム露光を行うことで前記ハードマスク膜上に第１のレジストを形成し、
前記第１のレジストをマスクとして前記ハードマスク膜を選択的にエッチングし、
エッチングされた前記ハードマスク膜をマスクとして前記第１の導電膜を選択的にエッチングすることでゲート電極を形成し、
前記ゲート絶縁膜上及び前記ゲート電極上に第１の絶縁膜を形成し、
前記ゲート電極が露出しないように、前記第１の絶縁膜の一部に第１の除去処理を行い、
前記第１の除去処理を行った前記第１の絶縁膜上に反射防止膜を形成し、
電子ビーム露光を行うことで前記反射防止膜上に前記酸化物半導体膜と重なる領域を有する第２のレジストを形成し、
前記第２のレジストをマスクとして前記反射防止膜、前記第１の絶縁膜、及び前記ゲート絶縁膜を選択的にエッチングして、前記絶縁表面、前記酸化物半導体膜の一部を露出させ、
露出させた前記絶縁表面、前記酸化物半導体膜、及び前記反射防止膜上に第２の導電膜を形成し、
前記第２の導電膜上に第２の絶縁膜を形成し、
前記第２のレジストをマスクとして選択的にエッチングされた前記第１の絶縁膜が露出するように、前記第２の絶縁膜、前記第２の導電膜の一部、及び前記第２のレジストをマスクとして選択的にエッチングされた前記反射防止膜に第２の除去処理を行い、
前記第２の導電膜の一部に前記第２の除去処理を行うことでソース電極及びドレイン電極が形成される半導体装置の作製方法。
【請求項２】
絶縁表面上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の第１の導電膜と、を形成し、
前記第１の導電膜上にハードマスク膜を形成し、
電子ビーム露光を行うことで前記ハードマスク膜上に第１のレジストを形成し、
前記第１のレジストをマスクとして前記ハードマスク膜を選択的にエッチングし、
エッチングされた前記ハードマスク膜をマスクとして前記第１の導電膜を選択的にエッチングすることでゲート電極を形成し、
前記酸化物半導体膜に不純物を添加し、前記ゲート電極と重なる領域を有するチャネル形成領域と、前記チャネル形成領域を挟む第１の低抵抗領域及び第２の低抵抗領域とを、それぞれ前記酸化物半導体膜中に形成し、
前記ゲート絶縁膜上及び前記ゲート電極上に第１の絶縁膜を形成し、
前記ゲート電極が露出しないように、前記第１の絶縁膜の一部に第１の除去処理を行い、
前記第１の除去処理を行った前記第１の絶縁膜上に反射防止膜を形成し、
電子ビーム露光を行うことで前記反射防止膜上に前記酸化物半導体膜と重なる領域を有する第２のレジストを形成し、
前記第２のレジストをマスクとして前記反射防止膜、前記第１の絶縁膜、及び前記ゲート絶縁膜を選択的にエッチングして、前記絶縁表面、前記第１の低抵抗領域の一部、及び前記第２の低抵抗領域の一部を露出させ、
露出させた前記絶縁表面、前記第１の低抵抗領域の一部、前記第２の低抵抗領域の一部、及び前記反射防止膜上に第２の導電膜を形成し、
前記第２の導電膜上に第２の絶縁膜を形成し、
前記第２のレジストをマスクとして選択的にエッチングされた前記第１の絶縁膜が露出するように、前記第２の絶縁膜、前記第２の導電膜の一部、及び前記第２のレジストをマスクとして選択的にエッチングされた前記反射防止膜に第２の除去処理を行い、
前記第２の導電膜の一部に前記第２の除去処理を行うことでソース電極及びドレイン電極が形成される半導体装置の作製方法。
【請求項３】
前記ハードマスク膜は、窒化酸化シリコン膜と前記窒化酸化シリコン膜上のアモルファスシリコン膜とを有する積層膜、または、窒化酸化シリコン膜と前記窒化酸化シリコン膜上のアモルファスシリコン膜とを有する積層膜である請求項１または請求項２に記載の半導体装置の作製方法。
【請求項４】
絶縁表面上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の第１の導電膜と、を形成し、
前記第１の導電膜上に第１のハードマスク膜を形成し、
前記第１のハードマスク膜上に第２のハードマスク膜を形成し、
電子ビーム露光を行うことで前記第２のハードマスク膜上に第１のレジストを形成し、
前記第１のレジストをマスクとして前記第２のハードマスク膜を選択的にエッチングし、
エッチングされた前記第２のハードマスク膜をマスクとして前記第１のハードマスク膜を選択的にエッチングし、
エッチングされた前記第１のハードマスク膜をマスクとして前記第１の導電膜を選択的にエッチングすることでゲート電極を形成し、
前記ゲート絶縁膜上及び前記ゲート電極上に第１の絶縁膜を形成し、
前記ゲート電極が露出しないように、前記第１の絶縁膜の一部に第１の除去処理を行い、
前記第１の除去処理を行った前記第１の絶縁膜上に反射防止膜を形成し、
電子ビーム露光を行うことで前記反射防止膜上に前記酸化物半導体膜と重なる領域を有する第２のレジストを形成し、
前記第２のレジストをマスクとして前記反射防止膜、前記第１の絶縁膜、及び前記ゲート絶縁膜を選択的にエッチングして、前記絶縁表面、前記酸化物半導体膜の一部を露出させ、
露出させた前記絶縁表面、前記酸化物半導体膜、及び前記反射防止膜上に第２の導電膜を形成し、
前記第２の導電膜上に第２の絶縁膜を形成し、
前記第２のレジストをマスクとして選択的にエッチングされた前記第１の絶縁膜が露出するように、前記第２の絶縁膜、前記第２の導電膜の一部、及び前記第２のレジストをマスクとして選択的にエッチングされた前記反射防止膜に第２の除去処理を行い、
前記第２の導電膜の一部に前記第２の除去処理を行うことでソース電極及びドレイン電極が形成される半導体装置の作製方法。
【請求項５】
絶縁表面上の酸化物半導体膜と、
前記酸化物半導体膜上のゲート絶縁膜と、
前記ゲート絶縁膜上の第１の導電膜と、を形成し、
前記第１の導電膜上に第１のハードマスク膜を形成し、
前記第１のハードマスク膜上に第２のハードマスク膜を形成し、
電子ビーム露光を行うことで前記第２のハードマスク膜上に第１のレジストを形成し、
前記第１のレジストをマスクとして前記第２のハードマスク膜を選択的にエッチングし、
エッチングされた前記第２のハードマスク膜をマスクとして前記第１のハードマスク膜を選択的にエッチングし、
エッチングされた前記第１のハードマスク膜をマスクとして前記第１の導電膜を選択的にエッチングすることでゲート電極を形成し、
前記酸化物半導体膜に不純物を添加し、前記ゲート電極と重なる領域を有するチャネル形成領域と、前記チャネル形成領域を挟む第１の低抵抗領域及び第２の低抵抗領域とを、それぞれ前記酸化物半導体膜中に形成し、
前記ゲート絶縁膜上及び前記ゲート電極上に第１の絶縁膜を形成し、
前記ゲート電極が露出しないように、前記第１の絶縁膜の一部に第１の除去処理を行い、
前記第１の除去処理を行った前記第１の絶縁膜上に反射防止膜を形成し、
電子ビーム露光を行うことで前記反射防止膜上に前記酸化物半導体膜と重なる領域を有する第２のレジストを形成し、
前記第２のレジストをマスクとして前記反射防止膜、前記第１の絶縁膜、及び前記ゲート絶縁膜を選択的にエッチングして、前記絶縁表面、前記第１の低抵抗領域の一部、及び前記第２の低抵抗領域の一部を露出させ、
露出させた前記絶縁表面、前記第１の低抵抗領域の一部、前記第２の低抵抗領域の一部、及び前記反射防止膜上に第２の導電膜を形成し、
前記第２の導電膜上に第２の絶縁膜を形成し、
前記第２のレジストをマスクとして選択的にエッチングされた前記第１の絶縁膜が露出するように、前記第２の絶縁膜、前記第２の導電膜の一部、及び前記第２のレジストをマスクとして選択的にエッチングされた前記反射防止膜に第２の除去処理を行い、
前記第２の導電膜の一部に前記第２の除去処理を行うことでソース電極及びドレイン電極が形成される半導体装置の作製方法。
【請求項６】
前記第１のハードマスク膜は、窒化酸化シリコン膜または酸化シリコン膜である請求項４または請求項５に記載の半導体装置の作製方法。
【請求項７】
前記第２のハードマスク膜は、アモルファスシリコン膜である請求項４乃至請求項６のいずれか一に記載の半導体装置の作製方法。
【請求項８】
前記第１の除去処理または前記第２の除去処理は、化学的機械研磨を用いる請求項１乃至請求項７のいずれか一に記載の半導体装置の作製方法。
【請求項９】
前記反射防止膜を形成した後、前記第２のレジストを形成する前に、前記反射防止膜上に第３のハードマスク膜を形成し、
前記第３のハードマスク膜は、窒化酸化シリコン膜と前記窒化酸化シリコン膜上のアモルファスシリコン膜とを有する積層膜、または、窒化酸化シリコン膜と前記窒化酸化シリコン膜上のアモルファスシリコン膜とを有する積層膜である請求項１乃至請求項８のいずれか一に記載の半導体装置の作製方法。