(57)【要約】  本発明の実施形態は、複数のピクセルを有するフラットパネルディスプレイを提供する。各ピクセルは、発光デバイスを介して流れる電流に従って発光するように構成される発光デバイスと、発光デバイスへ接続され、電流を発光デバイスを介して供給するように構成され、上記電流はトランジスタの制御端子へ印加されるランプ電圧に伴って増大するトランジスタと、指定されたレベルに達した発光デバイスの輝度に応答してオフ切換し、これによりトランジスタからランプ電圧を遮断して明るさを指定されたレベルに固定するように構成されるスイッチングデバイスとを備える。ランプ電圧は、周辺回路ではなく各ピクセル内で生成され、それにより、ディスプレイ内の導線の数が低減される。
2007535714.tif 000002
【特許請求の範囲】
【請求項１】
複数のピクセルを有するディスプレイであって、各ピクセルは、
発光デバイスを介して流れる電流に応答して発光するように構成され、前記発光デバイスの輝度は前記電流に依存する発光デバイスと、
前記発光デバイスに接続され、前記電流を前記発光デバイスを介して供給するように構成され、前記電流は前記トランジスタの制御端子へ印加されるランプ電圧に伴って増大し、前記ランプ電圧は前記ピクセルで生成されるトランジスタと、
指定されたレベルに達した前記発光デバイスの輝度に応答してオフに切り替え、それにより前記ピクセルの輝度を前記指定されたレベルに固定するように構成される第１のスイッチングデバイスとを備えるディスプレイ。
【請求項２】
各ピクセルは、前記トランジスタへ接続され、かつ、前記ランプ電圧が前記トランジスタとの接続を切断した後に前記発光デバイスの輝度を前記指定されたレベルに保つように構成される電荷蓄電デバイス又はキャパシタをさらに備える請求項２記載のディスプレイ。
【請求項３】
前記ピクセルは横列及び縦列に配置され、かつ、各々がピクセルの横列に関連付けられる横列ラインのセット、及び、各々がピクセルの縦列ラインに関連付けられる縦列のセットによって相互に接続され、
各ピクセルは、前記ピクセル内の第１のスイッチングデバイスと個々の横列ラインとの間に接続された抵抗体をさらに備え、
前記抵抗体及び前記キャパシタは、前記横列ラインに印加されたライン選択電圧に応答して前記ランプ電圧を生成するためのＲＣネットワークの少なくとも一部を形成する請求項２記載のディスプレイ。
【請求項４】
各ピクセルに関連付けられる光センサをさらに備え、
前記光センサは、前記発光デバイスからの光の一部を入力するように配置されかつ前記発光デバイスの輝度に依存する電気パラメータを有する請求項３記載のディスプレイ。
【請求項５】
前記光センサは、個々の横列ラインへ接続される制御端子を有する光トランジスタである請求項４記載のディスプレイ。
【請求項６】
前記光センサは、
光電抵抗体と、
前記個々の横列ラインと個々の縦列ラインとの間で前記光電抵抗体と直列に接続された第２のスイッチングデバイスとを備え、
前記第２のスイッチングデバイスは前記個々の横列ラインに接続された制御ゲートを有する請求項４記載のディスプレイ。
【請求項７】
各ピクセルにおける前記第１のスイッチングデバイスは、
個々の横列ラインへ接続された第１の制御端子と、
個々の縦列ラインへ接続された第２の制御端子とを有する請求項４記載のディスプレイ。
【請求項８】
ピクセルの各縦列に関連付けられ、前記縦列内のピクセルの指定された輝度に対応する基準電圧を入力する第１の入力と、個々の縦列ラインを介して前記縦列内の各ピクセルに関連付けられる光センサへ接続される第２の入力とを有する電圧比較器をさらに備える請求項７記載のディスプレイ。
【請求項９】
前記縦列内の各ピクセルにおける前記第１のスイッチングデバイスの前記第２の制御端子と接地との間に接続されかつ前記電圧比較器の出力へ接続される制御端子を有する第３のスイッチングデバイスをさらに備える請求項８記載のディスプレイ。
【請求項１０】
ディスプレイ内のピクセルの明るさを制御するための方法であって、
前記ピクセルにライン選択電圧を印加することと、
前記ピクセルにおいて、前記ライン選択電圧からランプ電圧を生成し、前記ランプ電圧は発光デバイスと直列に接続されるトランジスタのゲートへ印加され、それにより、前記トランジスタはオンにされかつ電流は前記発光デバイスを介して流され、前記発光デバイスの輝度レベルは前記ランプ電圧に伴って上昇することと、
前記発光デバイスからの光で光センサを照らし、それにより、前記光センサに関連付けられる電気パラメータを前記発光デバイスの輝度レベルに従って変化させることと、
前記ピクセルに対して指定されたレベルに達した前記発光デバイスの輝度レベルに応答して、前記トランジスタのゲートから前記ライン選択電圧を遮断し、これにより前記発光デバイスの輝度レベルがさらに上がらないように保つこととを含む方法。
【請求項１１】
前記トランジスタへ接続されるキャパシタを前記ランプ電圧で蓄電させ、前記キャパシタは、前記ライン選択電圧が前記トランジスタのゲートから遮断された後に前記光の明るさを前記指定されたレベルに保つことを含む請求項１０記載の方法。
【請求項１２】
前記ランプ電圧を生成することは、前記ピクセルにおいて形成されるＲＣネットワークを使用して前記ランプ電圧を生成することを含む請求項１０記載の方法。
【請求項１３】
前記ライン選択電圧を遮断することは、
電圧比較器の第１の入力へ基準電圧を供給し、前記基準電圧は前記ピクセルの指定された輝度に対応することと、
前記電圧比較器の第２の入力へセンサ電圧を接続し、前記センサ電圧は、前記光センサに関連付けられる前記電気パラメータに依存することと、
前記基準電圧以上のセンサ電圧に応答して前記電圧比較器からの出力を変更し、それにより、前記ライン選択電圧と前記トランジスタのゲートとの間に接続される第１のスイッチングデバイスをオフにすることとを含む請求項１２記載の方法。
【請求項１４】
前記電圧比較器からの出力を変更することは、前記第１のスイッチングデバイスの制御端子と接地との間に接続される第２のスイッチングデバイスの各々「オフ」状態及び「オン」状態に対応する論理ローから論理ハイへ前記出力を変更し、前記第２のスイッチングデバイスは、前記電圧比較器の出力へ接続される制御端子を有することを含む請求項１３記載の方法。
【請求項１５】
ディスプレイ内のピクセルであって、
発光デバイスを介して流れる電流に応答して発光するように構成され、前記発光デバイスの輝度は前記電流に依存する発光デバイスと、
前記電流を前記発光デバイスを介して供給するように構成され、前記電流は前記トランジスタの制御端子へ印加されるランプ電圧に伴って増大し、前記ランプ電圧は前記ピクセルにおいて前記ピクセルに印加されるライン選択電圧から生成されるトランジスタと、
指定されたレベルに達した前記発光デバイスの輝度に応答して、前記ライン選択電圧を前記トランジスタから遮断するように構成される第１のスイッチングデバイスとを備えるピクセル。
【請求項１６】
各ピクセルにおける前記第１のスイッチングデバイスは、第１の導電ラインへ接続される第１の制御端子と、第２の導電ラインへ接続される第２の制御端子と、前記第１の導電ラインへ抵抗体を介して接続される入力と、前記トランジスタの制御端子へ接続される出力とを有する請求項１５記載のディスプレイ。
【請求項１７】
前記トランジスタの制御端子へ接続されるキャパシタ又は電荷蓄電デバイスをさらに備え、
前記キャパシタ及び前記抵抗体は共に前記ピクセルにおいて前記ランプ電圧を生成するためのＲＣネットワークの少なくとも一部を形成し、
前記ＲＣネットワークのＲＣ定数は前記ディスプレイのラインアドレス時間に従って選択される請求項１６記載のディスプレイ。
【請求項１８】
前記ピクセルはガラス基板上に形成され、前記第１及び第２の導電ラインは前記ピクセルを前記ディスプレイに関連付けられたガラスから離れた制御回路へ接続する請求項１６記載のディスプレイ。
【請求項１９】
各ピクセルに関連付けられかつ前記第１及び第２の導電ライン間に接続される光センサをさらに備える請求項１６記載のピクセル。
【請求項２０】
前記第１のスイッチングデバイスの第２の制御端子はさらに、制御回路の出力へ接続される制御ゲートを有する第２のスイッチングデバイスを介して前記接地へ接続され、前記出力は、前記指定されたレベルに達したピクセルにおける前記発光デバイスの輝度に応答して、前記第２のスイッチングデバイスの論理ローから前記第２のスイッチングデバイスの論理ハイへ切り替わる請求項１６記載のディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、「安定型プラットパネルディスプレイ」と題する、２００４年４月２８日に提出された米国仮特許出願第６０／５６６，１９１号に対し、米国特許法第１１９条及び／又は米国特許法第１２０条に規定されかつこれらに基づく利益及び優先権を主張するものであり、上記仮出願の開示内容は全て、参照により本明細書に含まれる。
【０００２】
本発明は、アクティブマトリクス発光ディスプレイに関し、具体的には、改良された安定型アクティブマトリクス発光ディスプレイとその動作方法に関する。
【背景技術】
【０００３】
フラットパネルディスプレイ（ＦＰＤ）は、典型的には画素（又はピクセル）のアレイを含む。ピクセルのための画像データは電気信号に変換され、その電気信号は、ピクセルへ供給されて、液晶ディスプレイ（ＬＣＤ）におけるようにピクセルを通過するバックライトの量を制御し、あるいは、例えばエレクトロルミネセントＬＣＤディスプレイ又は有機発光ダイオード（ＯＬＥＤ）ディスプレイにおけるように指定された光量をピクセルに発光させる。アクティブマトリクスディスプレイは、概して、横列及び縦列で配置されるピクセルのアレイを含み、各ピクセルは、サンプルホールド回路と、ディスプレイが発光ディスプレイであれば、パワー薄膜トランジスタ（ＴＦＴ）とを含む。アクティブマトリクスの１つの優位点は、ピクセルの瞬間的明るさがピクセルの平均明るさに近くなるように、ディスプレイのピクセルの各ラインがフレーム全長に渡ってその個々の輝度値に維持されることにある。これに対して、パッシブディスプレイにおけるピクセルは、一度に１つのラインしか駆動されず、よって各ラインは平均明るさにライン数を乗じたものに等しい瞬間的明るさを有していなければならない。アクティブマトリクスディスプレイは、概して、パッシブディスプレイに比べて寿命が長く、電力消費量は低く、ラインの性能の容量は何倍にもなる。概して、フルカラーモニタ、ラップトップ及びビデオフラットパネルの各ディスプレイは全てアクティブマトリクスを採用する一方、低解像度の単色、エリアカラー又はアイコンはパッシブ型である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
アクティブマトリクスＯＬＥＤディスプレイでは、各ピクセルは、典型的にはＯＬＥＤと、上記ＯＬＥＤへ接続されたパワー薄膜トランジスタ（ＴＦＴ）とを備える。電圧はピクセル内のパワートランジスタのゲートに印加され、ＯＬＥＤへ電流が供給される。ゲート電圧が高いほど電流は高く、ピクセルの輝度は大きくなる。製造公差に起因して、パワートランジスタの電流パラメータは、典型的にはピクセル毎に変わる。また、ＯＬＥＤにより放射される光の量も、ＯＬＥＤの電流−光変換効率、ＯＬＥＤの使用年数、個々のピクセルの露光環境及び他の要因に依存して変わる。例えば、ディスプレイの端にあるＯＬＥＤは中央部に近い内側のものとは異なって老朽化し、直射日光を受けるＯＬＥＤは日陰にあるもの、又は部分的に陰になるものとは異なって老朽化する可能性がある。従って、発光型ディスプレイにおいては、均一性がしばしば課題となる。
【０００５】
幾つかのモノクロ階調を生成する必要のあるディスプレイはいずれも、モノクロの１階調よりも多い均一性の測度を有するべきである。例えば、モノクロの１００の階調を有するディスプレイは、１００の明るさレベルを生成するために１％の均一性を必要とする。１０００のモノクロレベルでは、０．１％の輝度均一性が望ましい。しかしながら、このような高レベルの均一性を生成することはしばしば困難であり、かつ／あるいは、薄膜エリア内で維持するのは困難である。
【０００６】
均一性の問題に加えて、アクティブマトリクス発光ディスプレイは、過剰な量の電力を消費するように設計されることが多い。電圧データを、パワーＴＦＴを介して指定された電流へ、延てはＯＬＥＤの指定された輝度へ正確に変換するためには、ＯＬＥＤの輝度の変化に起因するＴＦＴの負荷の変化がパワーＴＦＴから出力される電流の変化を引き起こすべきではない。従って、パワーＴＦＴは電流源として作用すべきであって、負荷の変化に伴って出力される電流を変化させるべきではない。パワーＴＦＴが電流源として作用するためには、パワーＴＦＴを通る電圧は飽和モードにおいてパワーＴＦＴをバイアスしなければならない。パワーＴＦＴがディスプレイの寿命に渡って飽和モードで動作することを保証するために、電源からの過剰な電圧量は、典型的には、パワーＴＦＴ及びＯＬＥＤに渡って印加されて、ディスプレイの寿命の間に発生が予測されるＴＦＴしきい値電圧のシフト、ＯＬＥＤの経年変化及びこれらに類似するもの等の効果によって引き起こされる変化を補償する。
【０００７】
従って、パワーＴＦＴによる過剰な電力損がもたらされることのない、ピクセル輝度を良好に制御しかつディスプレイの均一性要件を満たすディスプレイに対する要求が存在する。
【課題を解決するための手段】
【０００８】
本発明の実施形態は、複数のピクセルを有するディスプレイを提供する。各ピクセルは、発光デバイスを介して流れる電流に応答して光又は光子を放射するように構成される発光デバイスを備える。上記発光デバイスの輝度は、上記発光デバイスを通って流れる電流に依存する。各ピクセルはさらに、上記発光デバイスへ接続され、電流を上記発光デバイスを介して供給するように構成されるトランジスタを備え、上記電流は上記トランジスタの制御端子へ印加されるランプ電圧に伴って増大する。各ピクセルはさらに、指定されたレベルに達した上記発光デバイスの輝度に応答してオフに切り替えられ、これによりランプ電圧がさらに増大することを停止しかつピクセル輝度を指定されたレベルに固定するように構成されるスイッチングデバイスを備える。上記スイッチングデバイスはさらに、オフの状態を維持し、それにより、上記発光デバイスの輝度が、ピクセルが次のフレームで書き換えられるまで指定されたレベルに維持されることが可能になるように構成される。
【０００９】
実施形態によっては、ランプ電圧は各ピクセル内で生成され、それにより、別々の導電ラインがピクセルの各ラインをランプ電圧源へ接続する必要がなくなる。さらなる実施形態では、各ピクセルに、上記ピクセル輝度のフィードバック測度を供給するための光センサが供給される。上記フィードバック測度は、ピクセルの縦列に関連付けられる導電ラインを介して制御回路へ供給される。上記導電ラインはまた、上記ピクセルの縦列における各スイッチングデバイスの制御ゲートを上記制御回路へ接続する。上記制御回路は、指定された上記ピクセル輝度に対応する基準レベルに到達した上記フィードバック測度に応答して上記スイッチングデバイスをオフにするように構成される。
【００１０】
本発明の実施形態はまた、ディスプレイにおけるピクセルの明るさ又は輝度を制御するための方法をも提供する。本方法は、ライン選択電圧を１つのピクセルのラインに関連付けられる横列ラインへ出力し、それにより、上記ピクセルの各ラインにおけるスイッチングデバイスがオンにされることを含む。本方法はさらに、上記ピクセルの各ラインにおいてランプ電圧を生成し、上記ランプ電圧はパワーＴＦＴのゲートへ印加されて上記ＴＦＴに電流を伝導させることを含む。上記電流は、上記パワーＴＦＴへ直列に接続される発光デバイスを介して流れ、上記発光デバイスを発光させる。本方法はさらに、ピクセルに関連付けられる光センサを使用して上記ピクセル内で放射される光の一部を検出することを含んでもよく、上記センサは、上記ピクセルの輝度のフィードバック測度を、同じくピクセルの各縦列における上記スイッチングデバイスを制御回路へ接続している縦列ラインを介してピクセルの縦列に関連付けられる上記制御回路へ供給する。本方法はさらに、上記ピクセルの指定された輝度に対応する基準レベルに到達した上記フィードバック測度に応答して上記ピクセル内の上記スイッチングデバイスをオフにすることを含んでもよい。上記スイッチングデバイスは、上記制御回路を介して上記縦列ラインの上記電圧を接地するもしくは降下させることによってオフにされる。
【発明を実施するための最良の形態】
【００１１】
本発明の実施形態は、改良された安定型発光ディスプレイ及びその動作方法を提供する。本明細書において説明される実施形態は、ディスプレイ内のピクセルを制御回路に相互接続する導電ラインの数が低減されたディスプレイ回路を提供することにより、信頼性を向上させ、かつディスプレイ製造に付随するコストを低減する。
【００１２】
図１Ａは、本発明の一実施形態に係るフラットパネルディスプレイ等の例示的な発光フィードバックディスプレイの一部であるディスプレイ回路１０を示すブロック図である。図１Ａに示すように、ディスプレイ回路１０は、発光源１１０と、発光源１１０の輝度を変えるように構成される発光ドライバ１２０と、発光源１１０から放射される光の一部を入力するように配置されかつ入力される光に依存する関連の電気パラメータを有する光センサ１３０と、センサ１３０の電気パラメータの変化に基づいてドライバ１２０を制御するように構成される制御ユニット１４０と、発光源１１０の所望される輝度レベルに対応する信号を制御ユニット１４０へ供給するように構成されるデータ入力ユニット１５０とを備える。
【００１３】
ディスプレイ回路１０の動作中、データ入力１５０は発光源１１０から光の所望される明るさ（又は輝度）に対応する画像電圧データを入力し、上記画像電圧データを制御ユニット１４０が使用するための基準電圧に変換する。ピクセルドライバ１２０は、センサ１３０における電気パラメータが基準電圧に対応する一定の値に到達するまで発光源１１０からの発光を変化させ、到達した時点で、制御ユニット１４０がドライバ１２０へ制御信号を接続して発光の変化を停止させるように構成される。ドライバ１２０はまた、発光の変化が停止した後に発光源１１０からの発光を所望される明るさに保つためのメカニズムを含む。
【００１４】
図１Ａは、１つの発光源１１０及び１つのセンサ１３０のみを示しているが、実際には、ディスプレイ回路１０を使用するディスプレイ内に発光源のアレイ及びセンサのアレイが存在してもよい。本発明の一実施形態に係るディスプレイ１００を示すブロック図である図１Ｂを参照すると、ディスプレイ１００は、各々がドライバ１２０と発光源１１０とを有する複数のピクセル１１５と、各々が１つのピクセルに対応する複数のセンサ１３０とを備える。ディスプレイ１００はさらに、縦列制御回路４４と、横列制御回路４６とを備える。各ピクセル１１５は、縦列ライン５５を介して縦列制御回路４４へ接続されかつ横列ライン５６を介して横列制御回路４６へ接続される。各センサ１３０は、センサ横列ライン７０を介して横列制御回路４６へ接続されかつセンサ縦列ライン７１を介して縦列制御回路４４へ接続される。一実施形態では、制御ユニット１４０及びデータ入力ユニット１５０は少なくとも部分的に縦列制御回路４４内に備えられる。
【００１５】
ある実施形態では、各センサ１３０は個々のピクセル１１５に関連付けられ、上記ピクセルから放射される光の一部を入力するように位置づけられる。横列制御回路４６は、例えば、センサの選択された横列を横列制御回路４６へ接続する選択されたセンサ横列ライン７０の電圧を上げることによって、選択されたセンサ横列６０を起動するように構成される。縦列制御回路４４は、センサの選択された横列に関連付けられる電気パラメータの変化を検出し、上記電気パラメータの変化に基づいてピクセル１１５の対応する横列の輝度を制御するように構成される。こうして、各ピクセルの輝度は、センサ１３０からのフィードバックに基づいて指定されたレベルに制御され得る。他の実施形態では、センサ１３０はピクセル輝度のフィードバック制御以外の目的で、又はこれに追加して使用されてもよく、ディスプレイ内のピクセル又はサブピクセル１１５より多い、又は少ないセンサ１３０が存在してもよい。
【００１６】
図２は、ディスプレイ回路１００の一実装を示すものである。明確化のために、１つのピクセルとその関連のセンサのみが示されている。実際には、ディスプレイ１００は、図１Ｂに示すように多くのピクセル及びセンサを備えてもよい。図２を参照すると、ディスプレイ１００は、発光源１１０としての発光デバイス２１４と、ドライバ１２０の一部としてのパワートランジスタ２１２、スイッチングデバイス２２２及び電荷蓄電デバイス又はキャパシタ２２４と、センサ１３０としての光センサ（ＯＳ）２３０及び任意選択の分離デバイス２３２と、制御ユニット１４０の一部としての分圧抵抗２４２及び比較器２４４とを備える。
【００１７】
ディスプレイ１００はさらに、ランプ電圧ＶＲを入力し、横列ラインＶＲ１等の横列ラインを選択して上記ランプ電圧ＶＲを出力するように構成されるランプセレクタ（ＲＳ）２１０を備える。回路１００はさらに、ライン選択電圧ＶＯＳを入力し、センサの横列ラインＶＯＳ１等のセンサの横列ラインを選択して上記ライン選択電圧Ｖｏｓを出力するように構成されるラインセレクタ（ＶＯＳＳ）を備える。ＲＳ２１０及びＶｏｓＳ２２０は、シフトレジスタを使用して実装され得る。
【００１８】
光センサ（ＯＳ）２３０はセンサ横列ライン（例えば、ＶＯＳ１）へ接続され、分圧抵抗２４２は分離ＴＦＴ２３２を介してＯＳ２３０と接続される。比較器２４４は、データ入力ユニット１５０へ接続される第１の入力Ｐ１と、ＯＳ２３０と分圧抵抗２４２との間の回路ノード２４６へ接続される第２の入力Ｐ２と、出力Ｐ３とを有する。スイッチングデバイス２２２は、センサ横列ライン（例えば、ＶＯＳ１）へ接続される第１の制御端子Ｇ１ａと、縦列ライン５５を介して比較器２４４の出力Ｐ３へ接続される第２の制御端子Ｇ１ｂと、横列ライン（例えば、ＶＲ１）へ接続される入力ＤＲ１と、トランジスタ２１２の制御端子Ｇ２へ接続される出力Ｓ１とを有する。キャパシタ２２４は、制御端子Ｇ２と回路ノードＳ２との間へ接続され、回路ノードＳ２はトランジスタ２１２と発光デバイス２１４との間へ接続される。あるいは、キャパシタ２２４は、トランジスタ２１２の制御端子Ｇ２と接地との間、制御端子Ｇ２とトランジスタ２１２のドレインＤＲ２との間又はトランジスタ２１２の制御端子Ｇ２と電源ＶＤＤとの間へ接続されてもよい。
【００１９】
各ＯＳ２３０は、入力される光電子放射に依存して、抵抗、キャパシタンス、インダクタンス又はこれらに類似するパラメータ、性質又は特性等の測定可能な性質を有する適切なセンサであれば、どんなセンサであってもよい。ＯＳ２３０の一例は、抵抗値が入射する光子束に伴って変わる光電抵抗体である。従って、各ＯＳ２３０は、その材料の表面へ落下する又は衝突する輻射の強度によって変化する１つ以上の電気特性を有する少なくとも一種の材料を含んでもよい。このような材料には、アモルファスシリコン（ａ−Ｓｉ）、セレン化カドミウム（ＣｄＳｅ）、シリコン（Ｓｉ）及びセレン（Ｓｅ）が含まれるが、この限りではない。光ダイオード及び／又は光トランジスタを含む、但しこれらに限定されない他の輻射検知センサもまた使用されてもよく、あるいは上記センサが代替的に使用されてもよい。
【００２０】
分離トランジスタ等の分離デバイス２３２が光センサ２３０を絶縁するために提供されてもよい。分離トランジスタ２３２は、第１及び第２の端子及び制御端子を有し、上記第１及び第２の端子間の導電性が制御端子へ印加される制御電圧によって制御可能である任意タイプのトランジスタであってもよい。一実施形態では、分離トランジスタ２３２は、ドレインＤＲ３である第１の端子と、ソースＳ３である第２の端子と、ゲートＧ３である制御端子とを有するＴＦＴである。分離トランジスタ２３２は、Ｇ３の制御端子がＶｏｓ１へ接続され、第１及び第２の端子がセンサ縦列ライン７１を介して各々ＯＳ２３０及び抵抗体２４２へ、又は各々ＶＯＳ１及びＯＳ２３０へ接続されて、ＯＳ２３０とセンサ縦列ライン７１との間でＯＳ２３０へ直列に接続される。以下の論考では、ＯＳ２３０及び分離トランジスタ２３２を共にセンサ１３０と称す場合がある。
【００２１】
発光デバイス２１４は、概して、デバイスを介する電流又はデバイス全体の電圧等の電気的測度に応答して発光又は光子等の輻射を生成する、技術上周知のどんな発光デバイスであってもよい。発光デバイス２１４の例には、任意の波長又は複数の波長で発光する発光ダイオード（ＬＥＤ）及び有機発光ダイオード（ＯＬＥＤ）が含まれるが、この限りではない。エレクトロルミネセンスセル、無機発光ダイオード、並びに真空蛍光ディスプレイ、電界放射ディスプレイ及びプラズマディスプレイにおいて使用されるものを含む、但しこれらに限定されない他の発光デバイスが使用されてもよい。一実施形態では、ＯＬＥＤが発光デバイス２１４として使用される。
【００２２】
以後、発光デバイス２１４をＯＬＥＤ２１４という場合がある。但し、本発明が発光デバイス２１４としてのＯＬＥＤの使用に限定されないことは認識されるであろう。さらに、本発明をフラットパネルディスプレイに関連して説明する場合があるが、本明細書に記述している実施形態の多くの態様がフラット型ではない、もしくはパネルとして構築されないディスプレイにも適用可能であることは認識されるであろう。
【００２３】
トランジスタ２１２は、第１の端子と、第２の端子と、少なくとも１つの制御端子とを有し、上記第１及び第２の端子間の電流は制御端子へ印加される制御電圧に依存するどんなタイプのトランジスタ又は制御デバイスであってもよい。一実施形態では、トランジスタ２１２は、ドレインＤＲ２である第１の端子と、ソースＳ２である第２の端子と、ゲートＧ２である制御端子とを有するＴＦＴである。トランジスタ２１２と発光デバイス２１４とは、トランジスタ２１２の第１の端子ＤＲ２がＶＤＤへ接続され、トランジスタ２１２の第２の端子Ｓ２が発光デバイス２１４へ接続され、制御端子Ｇ２がスイッチングデバイス２２２を介してランプ電圧出力ＶＲへ接続されて、電源ＶＤＤと接地との間で直列に接続される。
【００２４】
一実施形態では、スイッチングデバイス２２２はダブルゲート型ＴＦＴ、即ちチャネルは単一であるが２つのゲートＧ１ａ及びＧ１ｂを有するＴＦＴである。ＴＦＴ２２２が導電するためには、論理ハイが両ゲートへ同時に印加される必要があることから、ダブルゲートは論理におけるＡＮＤ関数のように作用する。ダブルゲート型ＴＦＴが好適ではあるが、論理におけるＡＮＤ関数を実装するスイッチングデバイスであればいずれもスイッチングデバイス２２２としての使用に適する。例えば、直列に接続された２つのＴＦＴ又は他のタイプのトランジスタがスイッチングデバイス２２２として使用されてもよい。ダブルゲート型ＴＦＴ又はスイッチングデバイス２２２として論理におけるＡＮＤ関数を実装する他のデバイスの使用は、ピクセル間のクロストークの低減を促進する。これについては、後に詳述する。クロストークが懸念事項でない場合、もしくは他の手段を使用してクロストークが低減又は排除される場合、ゲートＧ１ａ及びＶＯＳ１へのその接続は必要がなく、比較器２４４の出力Ｐ３へ接続される単一の制御ゲートを有するＴＦＴがスイッチングデバイス２２２として使用されてもよい。
【００２５】
図２はまたデータ入力ユニット１５０のブロック図を示し、上記ユニットは、入力されるアナログ画像電圧データを対応するデジタル値に変換するように構成されるアナログ／デジタル変換器（Ａ／Ｄ）１５１と、Ａ／Ｄ１５１へ接続されかつ上記デジタル値に対応するグレースケールレベルを生成するように構成される任意選択のグレースケールレベル計算機（ＧＬ）１５２と、上記画像電圧データのライン番号及び縦列番号を生成を生成するように構成される横列／縦列トラッカユニット（ＲＣＮＴ）１５３と、ＲＣＮＴ１５３へ接続されかつ上記ライン番号及び縦列番号に対応するディスプレイ回路１００内のアドレスを出力するように構成される較正ルックアップテーブルアドレッサ（ＬＡ）１５４と、上記ＧＬ１５２及び上記ＬＡ１５４へ接続される第１のルックアップテーブル（ＬＵＴ）１５５とを備える。データ入力ユニット１５０はさらに、ＬＵＴ１５５へ接続されるデジタル／アナログ変換器（ＤＡＣ）１５６と、上記ＤＡＣ１５６へ接続されるラインバッファ（ＬＢ）１５７とを備える。
【００２６】
一実施形態では、ＬＵＴ１５５は、既知の輝度を有する光源に対して光センサ２３０を較正する較正プロセスの間に取得される較正データを格納する。例示的な較正プロセスは、各々が参照により本明細書に含まれる、２００４年６月１７日に出願された「アクティブマトリクスディスプレイの制御方法と装置」と題する同一出願人に譲渡された米国特許出願第１０／８７２，３４４号及び２００４年５月６日に出願された「ピクセル発光の制御方法と装置」と題する同一出願人に譲渡された米国特許出願第１０／８４１，１９８号において論じられている。較正プロセスは、各グレースケールレベルについて、各ピクセルの回路ノード２４６における分圧器の電圧レベルを生成する。非限定的な一例として、８ビットのグレースケールは０乃至２５５の輝度レベルを有し、テレビ画面の場合、２５５番目のレベルは３００ニト等の選ばれたレベルである。残りの２５４レベルの各々の輝度レベルは、肉眼の対数応答に従って割り当てられ、ゼロレベルは発光なしに対応する。
【００２７】
ピクセル輝度の各レベルは、光センサＯＳ２３０と分圧抵抗２４２との間の回路ノード２４６上で特定の電圧を生成すべきである。これらの電圧値は、ルックアップテーブルＬＵＴ１５５に較正データとして格納される。従って、ＬＵＴ１５５は、ＬＡ１５４により供給されるアドレス及びＧＬ１５２により供給されるグレースケールレベルに基づいて、格納された較正データから較正された電圧を生成しかつ上記較正された電圧をＤＡＣ１５６へ供給し、ＤＡＣ１５６は、この較正された電圧をアナログ電圧値に変換し、そのアナログ電圧値をＬＢ１５７へダウンロードする。ディスプレイ１００におけるピクセルの横列に関する画像データ電圧は連続してＡ／Ｄ変換器１５１へ送られ、その各々は基準電圧に変換され、ＬＢ１がその横列におけるあらゆるピクセルに関して基準電圧を格納するまでＬＢ１  １５６内に格納される。ラインバッファ１５７は、アドレスに対応する縦列に関連付けられる比較器２４４の入力Ｐ１へ、ピクセルの横列の各々のアナログ電圧値を基準電圧として供給する。
【００２８】
ある実施形態では、比較器２４４は、その２つの入力Ｐ１及びＰ２における電圧レベルを比較して、Ｐ１がＰ２より大きければその出力Ｐ３において正の電源レール（例えば、＋１０ボルト）を生成しかつＰ１がＰ２以下であれば負の電源レール（例えば、０ボルト）を生成する電圧比較器である。正の電源レールは、スイッチングデバイス２２２の論理ハイに対応する一方、負の電源レールは、スイッチングデバイス２２２の論理ローに対応する。図２に示すピクセルを含む横列等のピクセルの横列の選択に際して、ランプセレクタ２１０は、ピクセルのその横列に対応する横列ライン（例えば、ＶＲ１）を選択してランプ電圧ＶＲを出力し、ＶｏｓＳは、センサ横列ライン（例えば、Ｖｏｓ１）を選択して横列の選択電圧Ｖｏｓを出力する。まず、ＯＬＥＤ２１４が発光する前は、ＯＳ２３０は電流の流れに対して最大抵抗を有し、分圧抵抗２４２の抵抗ＲがＯＳ２３０の抵抗に比較して小さいことからＶＣ２４４の入力ピンＰ２の電圧は最小である。よって、ピクセルの１つの横列の基準電圧がラインバッファ１５７へ書き込まれると、各比較器２４４の入力Ｐ１に基準電圧が供給され、各比較器２４４内の入力Ｐ２は接地されることから、ピクセルの各横列におけるゲートＧ１ｂは開放され、比較器２４４は出力Ｐ３において正の電源レールを生成することになる。
【００２９】
これとほぼ同時に、シフトレジスタＶＯＳ２２０はライン選択電圧ＶＯＳ（例えば、＋１０ボルト）をラインＶｏｓ１へ送り、横列１内の各スイッチングデバイス２２４のゲートＧ１ａをオンにし、よって（ゲートＧ１ｂは既にオンであることから）スイッチングデバイス２２２自体をもオンにする。ラインＶｏｓ１の電圧ＶＯＳは、ピクセルの第１の横列の各々におけるＯＳ２３０及びトランジスタ２３２のゲートＧ３へも印加され、トランジスタ２３２が導電され、電流がＯＳ２３０を介して流される。同じくこれとほぼ同時に、シフトレジスタＲＳ２１０はランプ電圧ＶＲ（例えば、０ボルトから１０ボルトまで）をラインＶＲ１へ送り、上記ランプ電圧は、スイッチングデバイス２２２が導電していることから横列１における各ピクセル内の蓄電キャパシタ２２４及びトランジスタ２１２のゲートＧ２へ印加される。ラインＶＲ１の電圧がランプアップされるにつれて、キャパシタ２２４は漸増的に荷電され、ピクセルの第１の横列の各々におけるトランジスタ２１２及びＯＬＥＤ２１４を流れる電流は増大し、ＯＬＥＤからの発光も増大する。横列１内の各ピクセルにおけるＯＬＥＤ２１４からの増大する発光は上記ピクセルに関連付けられるＯＳ２３０で降下し、ＯＳ２３０に関連付けられる抵抗を下げ、従って、抵抗体２４２に渡る電圧又は比較器２４４の入力Ｐ２における電圧を上げる。
【００３０】
これは、ＯＬＥＤ２１４が上記ピクセルの指定された輝度に到達し、入力Ｐ２における電圧が比較器２４４の入力Ｐ１における基準電圧に等しくなるまで、上記ピクセルにおけるＯＬＥＤ２１４がランプ電圧ＶＲの増大により輝度をランプアップするに伴って、選択された横列内の各ピクセルにおいて継続される。これに応じて、比較器２４４の出力Ｐ３は正の電源レールから負の電源レールに変わって上記ピクセルにおけるスイッチングデバイス２２２のゲートＧ１ｂをオフにし、従って、スイッチングデバイス自体をオフにする。スイッチングデバイス２２２がオフにされることにより、上記ピクセルにおけるトランジスタ２１２のゲートＧへＶＲのさらなる増大が印加されることはなくなり、ゲートＧ２とトランジスタ２１２の第２の端子Ｓ２との間の電圧は上記ピクセルにおけるキャパシタ２２４によって一定に保たれる。従って、上記ピクセルにおけるＯＬＥＤ２１４からの発光レベルは、上記ピクセルに関連付けられる電圧比較器２４４のピン、即ちＰ１に印加される較正された基準電圧により決定される通りの所望されるレベルに保持又は固定される。
【００３１】
ランプ電圧ＶＲがその最大値まで増大するために要する持続時間は、ラインアドレス時間と呼ばれる。５００のラインを有しかつ毎秒６０フレームで駆動されるディスプレイでは、ラインアドレス時間は約３３マイクロ秒又はそれ以下である。従って、選択された横列内の全ピクセルは、このラインアドレス時間の終わりまでにその個々の所望される発光レベルになる。また、これにより、ディスプレイ１００における選択された横列の書込みが完了する。選択された横列が書き込まれた後、水平方向のシフトレジスタＶＯＳＳ２２０及びＲＳ２１０は各々ラインＶＲ１及びＶｏｓ１をオフにしてスイッチングデバイス２２２及び分離トランジスタ２３２をオフにし、これにより、蓄電キャパシタ２２４の電圧が固定され、上記横列における光センサ２３０が各縦列に関連付けられる電圧比較器２４４から絶縁される。これが発生すると、抵抗Ｒに電流が流れないことから各比較器２４４のピンＰ２の電圧は接地へ向かい、電圧比較器２４４の出力Ｐ３が正の電源レールへ戻され、関連の各ピクセルにおけるスイッチングデバイス２２２のゲートＧ１ｂがオンに戻されてディスプレイ１００におけるピクセルの次の横列の書込みの準備が整う。
【００３２】
次の横列の書込みの間、次の横列に関連付けられる画像データがＡ／Ｄ１５１へ供給され、ランプセレクタＲＳ２１０は次の横列に関連付けられる横列ラインを選択してランプ電圧ＶＲを出力し、ラインセレクタＶＯＳＳ２２０は次の横列に関連付けられるセンサ横列ラインを選択してライン選択電圧Ｖｏｓを出力し、これらがオンにされるまで、ピクセルの次の横列に対して先のオペレーションが繰り返される。これは、ディスプレイ１００内の全ての横列がオンにされるまで継続され、次いでフレームが反復される。図２に描かれた実施形態では、各スイッチングデバイス２２２はダブルゲート、即ちゲートＧ１ａ及びゲートＧ１ｂを有し、各横列内の各スイッチングデバイス２２２のゲートＧ１ａはＶｏｓ１等の個々のセンサ横列ラインによって保持される。よって、後続の横列の書込みの間、ゲートＧ１ｂは導電されてもよいが、選択されていない横列内のスイッチングデバイス２２２は、それらに関連付けられるセンサ横列ラインが選択されていないことからオフに維持される。こうして、選択されていない横列内の各ピクセルにおけるキャパシタ２２４は、他のピクセルにおけるキャパシタ２２４から遮断されることが保持される。これにより、書込みが行われたばかりの横列内の異なるピクセルにおけるキャパシタ２２４間のクロストークが排除され、よって、選択されていない横列内の各ピクセルは、後続の横列の書込みの間に所望される発光レベルを出力し続ける。
【００３３】
上述の実施形態は、ディスプレイ内の各ピクセルの輝度を制御する発光フィードバック制御システムを提供する。ディスプレイ１００内の各ピクセル１１５の輝度はトランジスタ２１２に関連付けられる電圧−電流関係に依存するのではなく、指定された画像グレースケールレベル及びピクセル輝度自体のフィードバックによって制御されることから、上述の実施形態は、従来の技術を使用して構築されるものより安定したディスプレイを提供する。これらの実施形態はまた、トランジスタ２１２が不飽和領域において動作することを可能にし、よって、ディスプレイ１００の操作電力が節約される。
【００３４】
しかしながら、ディスプレイ１００は、センサアレイを包含することに起因して、従来のフラットパネルディスプレイより多い導電ラインを必要とする。図１Ｂ及び図２に示すように、ピクセル及びセンサを横列及び縦列制御回路４６及び４４内の個々の制御回路へ接続するために、各横列には横列ライン５６（例えば、ＶＲ１）に加えてセンサ横列ライン７０（例えば、Ｖｏｓ１）が供給され、かつ各縦列には縦列ライン５５に加えてセンサ縦列ライン７１が供給される。従来の典型的なフルカラーＶＧＡディスプレイでは、電力及び接地用の導電ラインに加えて、１，９２０本の縦列ライン及び４８０本の横列ラインが存在してもよい。ディスプレイ１００では、センサ横列ライン及びセンサ縦列ラインを追加することによってこの数が２倍になる場合もあり、例えばディスプレイガラス上には４，８００本を超える導電ラインが必要になる。幾つかの又は全ての制御回路は、その上にピクセル及び／又はセンサが形成されるガラスから離して製造されてもよいことから、導電ラインと制御回路とを接続するためにケーブルが供給されることが多く、各ケーブルは、導電ラインへ接続される一端と、ガラスから離れた制御回路における端子へ接続される他端とを有する。従って、ディスプレイ１００は、ケーブルの両端にほぼ１０，０００個の電気接続部を必要とする場合がある。
【００３５】
ディスプレイ１００内に追加される導電ラインはディスプレイ上の空間を占有し、ピクセルの間隙を減らす。さらに、導電ラインは横列と縦列に及ぶことから、これらは互いに交差する必要があり、かつ１つ以上の誘電層によって互いから絶縁される必要がある。各交差点は、誘電層内に存在する可能性のある任意のピンホールを介する潜在的な短絡である。従って、追加される導電ラインは、交差点の数の増大に起因する収率損失を増大させる。さらに、あらゆる電気的接続部は信頼性に関する潜在的課題となる可能性があり、ケーブルの使用に付随する電気的接続部の数の増加により、ディスプレイに付随する信頼性に関する潜在的課題の数が増える。
【００３６】
図３を参照すると、本発明の代替実施形態に係るディスプレイ３００は複数のピクセル３１０を備え、各ピクセル３１０は横列ライン３１２を介して横列選択回路３２２へ接続され、かつ縦列ライン３１４を介して縦列制御回路３２４へ接続される。ディスプレイ３００はさらに、各々がピクセル３１０に関連付けられる複数のセンサ３３０を備える。図１Ｂに示す、センサを各々横列制御回路４６及び縦列制御回路４４へ接続するためにセンサ横列ライン７０の別個のセット及びセンサ縦列ライン７１の別個のセットを必要とするディスプレイ１００とは異なり、ディスプレイ３００内の各センサ３３０は、横列ライン３１２の１つを介して横列選択回路３２２へ、かつ縦列ライン３１４の１つを介して縦列制御回路３２４へ接続され、故に、センサ横列ラインの別個のセット及びセンサ縦列ラインの別個のセットの必要がない。
【００３７】
ピクセル３１０は、図３に示すように概して正方形であるが、矩形、円形、楕円形、六角形、多角形又は他の任意の形状等のどんな形状であってもよい。ディスプレイ３００がカラーディスプレイであれば、ピクセル３１０も、各グループが１つのピクセルに対応するグループ別に編成されたサブピクセルであってもよい。グループ内のサブピクセルは、効果的には、対応するピクセルに関して指定されるエリアの一部をそれぞれが占有する幾つか（例えば３つ）のサブピクセルを包含すべきである。例えば、各ピクセルが正方形の形状であれば、そのサブピクセルは概してピクセルと同じ高さであるが、幅は正方形の一部（例えば３分の１）でしかない。サブピクセルは、同一のサイズ又は形状であっても、異なるサイズ又は形状であってもよい。各サブピクセルは、ピクセル３１０と同じ回路エレメントを含んでもよく、ディスプレイ内のサブピクセルは、図３に示すピクセル３１０のように互いに、かつ横列選択回路３２２及び縦列制御回路３２４と相互に接続されてもよい。カラーディスプレイでは、センサ３３０は各サブピクセルに関連付けられる。論考を容易にするために、本明細書における「ピクセル」という用語は、ピクセル又はサブピクセルのいずれを意味してもよい。
【００３８】
センサ３３０及びピクセル３１０は、同じ基板上へ形成される場合もあれば、異なる基板に形成される場合もある。一実施形態では、ディスプレイ３００は、図４に示すように、ディスプレイコンポーネント３０１と、センサコンポーネント３０３とを備える。ディスプレイコンポーネント３０１はピクセル３１０を備えるが、センサコンポーネント３０３は、第２の基板３０３上に形成された、センサ３３０と、横列ライン３１２の別個のセットと、縦列ライン３１４の別個のセットとを備える。センサ３３０がディスプレイのカラーフィルタと一体式である場合、センサコンポーネント３０３はさらにカラーフィルタエレメント２０、３０及び４０を含んでもよい。これについては、参照によりその全体が本明細書に含まれる、２００５年４月６日に提出された「フラットパネルディスプレイのセンサアレイ統合型カラーフィルタ」と題する同一出願人に譲渡された特許出願の代理人整理番号第１８６３５１／ＵＳ／２／ＲＭＡ／ＪＪＺ（４７４１２５−３５）号に記述されている。
【００３９】
ディスプレイ３００を形成すべく２つのコンポーネントが合わされると、センサコンポーネント３０３上の横列ライン３１２を横列選択回路３２２（図３には示されていない）へ接続するために、ディスプレイコンポーネント３０１上の電気接触パッド又はピン３０６−１は、点線「ａａ」が示すようにセンサコンポーネント３０３上の電気接触パッド３０６−２とぴったり合わせられて接続される。同様にして、縦列ライン３１４を縦列制御回路３２４（図示されていない）へ接続するために、ディスプレイコンポーネント３０１上の電気接触パッド又はピン３０８−１は、点線「ｂｂ」が示すようにセンサコンポーネント３０３上の電気接触パッド３０８−２とぴったり合わせられて接続される。図を簡略にするために、図３には接地線及び電力線等の他の導電ラインを示していない。
【００４０】
図５は、本発明の実施形態に係るディスプレイ３００の一実装を示す。明確化のため、ピクセルは１つのみを、その関連のセンサ及び個々の横列ライン３１２及び縦列ライン３１４と共に示す。実際には、ディスプレイ３００は、図３及び後に参照する図６に示すように、互いに、かつ横列ラインのセット及び縦列ラインのセットにより周辺回路と相互に接続される複数のピクセル及びセンサを備えてもよい。図５を参照すると、ディスプレイ３００は、発光源１１０としての発光デバイス５１４と、ドライバ１２０の一部としてのトランジスタ５１２とスイッチングデバイス５２２と電荷蓄電デバイス又はキャパシタ５２４と抵抗体５２６とを備える。ディスプレイ３００はさらに、センサ１３０としての光センサ（ＯＳ）５３０と、制御ユニット１４０の一部としての分圧抵抗５４２と比較器５４４とトランジスタ５４８とを備える。
【００４１】
ディスプレイ３００はさらに、ライン選択電圧Ｖｏｓを入力し、かつ横列ライン３１２を選択して上記ライン選択電圧ＶＯＳを出力するように構成されるラインセレクタ（ＶＯＳＳ）５１０を備える。ＶｏｓＳ５１０は、シフトレジスタを使用して実装されてもよい。
【００４２】
比較器５４４は、データ入力ユニット１５０へ接続される第１の入力Ｐ１と、個々の縦列ライン３１４へ接続される第２の入力Ｐ２と、トランジスタ５４８のゲートＧ４へ接続される出力Ｐ３とを有し、トランジスタ５４８は、各々接地線及び縦列ライン３１４へ接続されるそのソース及びドレインを有する。スイッチングデバイス５２２は、横列ライン３１２へ接続される第１の制御端子Ｇ１ａと、縦列ライン３１４へ接続される第２の制御端子Ｇ１ｂと、抵抗体５２６を介して横列ライン３１２へ接続される入力ＤＲ１と、トランジスタ５１２の制御端子Ｇ２へ接続される出力Ｓ１とを有する。キャパシタ５２４は、制御端子Ｇ２と回路ノードＳ２との間に接続され、回路ノードＳ２は、トランジスタ５１２と発光デバイス５１４との間に接続される。あるいは、キャパシタ５２４は、トランジスタ５１２の制御端子Ｇ２と接地との間、制御端子Ｇ２とトランジスタ５１２のドレインＤＲ２との間又は制御端子Ｇ２と電源ＶＤＤとの間に接続されてもよい。
【００４３】
各ＯＳ５３０は、入力される発光に依存して、抵抗、キャパシタンス、インダクタンス又はこれらに類似するもののパラメータ、性質又は特性等の測定可能な性質を有する適切なセンサであれば、どんなセンサであってもよい。ＯＳ５３０の一例は、抵抗値が入射する光子束に伴って変わる光電抵抗体、又はそのソース−ドレイン抵抗が入射する光子束に依存する光トランジスタである。図５に示すように、ＯＳが光トランジスタである場合、ＯＳ５３０は、個々の横列ライン３１２へ接続されるそのゲート及びドレインと、個々の縦列ライン３１４へ接続されるそのソースとを有する。ＯＳが、図２に示すもの等の光電抵抗体である場合、図２に示すように、クロストークを防止するために分離トランジスタが備えられてもよい。分離トランジスタは、光電抵抗体と個々の縦列ライン３１４との間に連続して接続され、個々の横列ライン３１２へ接続されるそのゲートを有することになる。従って、各ＯＳ５３０は、その材料の表面へ落下する又は衝突する輻射の強度によって変化する１つ以上の電気特性を有する少なくとも一種の材料を含んでもよい。このような材料には、アモルファスシリコン（ａ−Ｓｉ）、セレン化カドミウム（ＣｄＳｅ）、シリコン（Ｓｉ）及びセレン（Ｓｅ）が含まれるが、この限りではない。光ダイオード等の他の輻射検知センサが使用されてもよい。
【００４４】
発光デバイス５１４は、概して、デバイスを介する電流又はデバイス全体の電圧等の電気的測度に応答して発光等の輻射を生成する、技術上周知のどんな発光デバイスであってもよい。発光デバイス５１４の例には、任意の波長又は複数の波長で発光する発光ダイオード（ＬＥＤ）及び有機発光ダイオード（ＯＬＥＤ）が含まれるが、この限りではない。その他、エレクトロルミネセンスセル、無機発光ダイオード、並びに真空蛍光ディスプレイ、電界放射ディスプレイ及びプラズマディスプレイにおいて使用されるものを含む発光デバイスが使用されてもよい。一実施形態では、ＯＬＥＤが発光デバイス５１４として使用される。
【００４５】
発光デバイス２１４と同様に、以後、発光デバイス５１４をＯＬＥＤ５１４という場合がある。但し、本発明が発光デバイス５１４としてのＯＬＥＤの使用に限定されないことは認識されるであろう。さらに、本発明をフラットパネルディスプレイに関連して説明する場合があるが、本明細書に記述している実施形態の多くの態様がフラット型ではない、もしくはパネルとして構築されないディスプレイにも適用可能であることは認識されるであろう。
【００４６】
トランジスタ２１２と同様に、トランジスタ５１２は、第１の端子と、第２の端子と、少なくとも１つの制御端子とを有し、上記第１及び第２の端子間の電流は制御端子へ印加される制御電圧に依存するどんなタイプのトランジスタであってもよい。一実施形態では、トランジスタ５１２は、ドレインＤＲ２である第１の端子と、ソースＳ２である第２の端子と、ゲートＧ２である制御端子とを有するＴＦＴである。トランジスタ５１２と発光デバイス５１４とは、トランジスタ５１２の第１の端子がＶＤＤへ接続され、トランジスタ５１２の第２の端子が発光デバイス５１４へ接続され、制御端子がスイッチングデバイス５２２を介してランプ電圧出力ＶＲへ接続されて、電源ＶＤＤと接地との間で直列に接続される。ＴＦＴ（薄膜トランジスタ）に使用される半導体材料は、幾つか例を挙げるとアモルファスシリコン、ポリシリコン及びセレン化カドミウムを含む、但しこれらに限定されない適切な任意の半導体材料であってもよい。
【００４７】
トランジスタ５４８は、第１の端子と、第２の端子と、少なくとも１つの制御端子とを有するどんなタイプの電界効果トランジスタ（ＦＥＴ）であってもよく、上記第１及び第２の端子間の電流は制御端子へ印加される制御電圧に依存する。ある実施形態では、トランジスタ５４８は、縦列ライン３１４へ接続されるドレインＤＲ４である第１の端子と、接地されるソースＳ４である第２の端子と、ＶＣ５４４の出力Ｐ３へ接続されるゲートＧ４である制御端子とを有するＦＥＴである。
【００４８】
一実施形態では、スイッチングデバイス５２２はダブルゲート型ＴＦＴであり、即ち、入力（又はドレイン）ＤＲ１と出力（又はソース）Ｓ１との間の単一のチャネルと、上記チャネル上の２つのゲートＧ１ａ及びＧ１ｂとを有するＴＦＴである。ＴＦＴ５２２が導電するためには、論理ハイが両ゲートへ同時に印加される必要があることから、ダブルゲートは論理におけるＡＮＤ関数のように作用する。ダブルゲート型ＴＦＴが好適ではあるが、論理におけるＡＮＤ関数を実装するスイッチングデバイスであればいずれもスイッチングデバイス５２２としての使用に適する。例えば、直列に接続された２つのＴＦＴ又は他のタイプのトランジスタがスイッチングデバイス５２２として使用されてもよい。ダブルゲート型ＴＦＴ又はスイッチングデバイス５２２として論理におけるＡＮＤ関数を実装する他のデバイスの使用は、ピクセル間のクロストークの低減を促進する。これについては、後に詳述する。クロストークが懸念事項でない場合、もしくは他の手段を使用してクロストークが低減又は排除される場合、ゲートＧ１ａ及び横列ライン３１２へのその接続は必要がなく、縦列ライン３１４へ接続される単一の制御ゲートを有するＴＦＴがスイッチングデバイス５２２として使用されてもよい。
【００４９】
図５はまたデータ入力ユニット１５０のブロック図を示し、上記ユニットは図２に示すデータ入力ユニットと同様に構成されかつ機能する。従って、図５におけるデータユニット１５０は、ピクセルの選択された横列における各ピクセルについて、上記ピクセルの指定された輝度に対応するアナログ電圧値を基準電圧として、上記ピクセルが存在している縦列に関連付けられる比較器５４４の入力Ｐ１へ供給する。
【００５０】
一実施形態では、比較器５４４は、その２つの入力Ｐ１及びＰ２における電圧レベルを比較して、Ｐ１がＰ２より大きければその出力Ｐ３において負の電源レール（例えば、０ボルト）を生成しかつＰ１がＰ２以下であれば正の電源レール（例えば、＋１０ボルト）を生成する電圧比較器である。正の電源レールは、トランジスタ５４８の論理ハイに対応する一方、負の電源レールは、トランジスタ５４８の論理ローに対応する。一実施形態では、ライン選択電圧Ｖｏｓは経時的に変化せず、制御ゲートＧ１ａ及びＧ３に関連付けられるターンオン電圧以上の一定のレベルにある。図５に示すピクセルを含む横列等のピクセルの１つの横列の選択に際して、ＶｏｓＳ５１０は、本図に示す横列ライン３１２等の横列ライン３１２を選択してライン選択電圧Ｖｏｓを出力し、これにより、スイッチングデバイス５２２のゲートＧ１ａ及び（ＯＳが図５に示す光トランジスタであれば）ＯＳ５３０又は（ＯＳが光抵抗体であれば）ＯＳ５３０へ接続される分離トランジスタがオンにされる。まず、ＯＬＥＤ５１４が発光する前は、ＯＳ５３０は電流の流れに対して最大抵抗を有し、ＶＣ５４４の入力ピンＰ２の電圧は、Ｖｏｓが分圧抵抗５４２とＯＳ５３０との間で分割されることからその最小値にある。一実施形態では、分圧抵抗５４２の抵抗Ｒは、ある特定のＶｏｓ（例えば、１０Ｖ）について、ＶＣ５４４の入力ピンＰ２における最小電圧が、スイッチングデバイス５２２のゲートＧ１ｂをオンにするために必要とされる指定された初期値（例えば、５Ｖ）になるように選択される。よって、ピクセルの横列が選択されると、上記横列内の各ピクセルにおけるゲートＧ１ａ及びゲートＧ１ｂの双方が開放され、上記ピクセルにおけるスイッチングデバイス５２２がその入力ＤＲ１と出力Ｓ１との間で導電される。
【００５１】
一実施形態では、抵抗体５４２の抵抗Ｒは約１ギガオームであり、ＯＳ５３０のその最小値における抵抗は約１ギガオームである。よって、Ｖｏｓが約１０ボルトである場合、約５ボルトの電圧がスイッチングデバイス５２２のゲートＧ１ｂ上に存在する。
【００５２】
スイッチングデバイス５２２がオンにされると、抵抗体５２６はキャパシタ５２４及びトランジスタ５１２のゲートキャパシタンスと直列に接続される。従って、ライン選択電圧Ｖｏｓにはトランジスタ５１２のゲート及びキャパシタ５２４を充電するＲＣネットワークが存在する。一実施形態では、抵抗体５２６の抵抗値Ｒ１は、ＲＣネットワークに関連付けられるＲＣ時定数がおよそディスプレイに関連付けられるラインアドレス時間になるように選択される。一例として、毎秒６０フレームで駆動する１００ラインのフラットパネルディスプレイの場合、ラインアドレス時間は約１６７μｓである。一実施形態では、抵抗体５２６の抵抗Ｒ１は約２５メガオームであり、キャパシタ５２４とトランジスタ５１２のゲートキャパシタンスとの組合わせキャパシタンスは約３ｐＦである。これにより、ＲＣ時定数は７５マイクロ秒となり、キャパシタ５２４及びトランジスタ５１２のゲートＧ２はラインアドレス時間の間にＶｏｓ電圧の近くまで充電される。従って、ランプ関数は、追加の導電ラインを必要とする周辺回路ではなく、ピクセルの内部に生成されて必要な接続部を供給する。その結果、ディスプレイ３００内のピクセルをガラスから離れた制御回路へ接続するために要する電気接続部の数は、大幅に低減される。ディスプレイ１００に必要なほぼ１０，０００個の電気接続部に代えて、ディスプレイ３００に必要なこの種の接続部は約５，０００個でしかない。さらに、ディスプレイガラス内の導電ライン数の低減は、導電ラインの異なる層間の交差点の低減をもたらし、従って、導電ラインの層間の誘電体に存在しうるピンホールに起因する歩留まり損失を下げる。
【００５３】
上述のプロセスは、上記ピクセルの指定された輝度が到達され、入力Ｐ２における電圧が上記ピクセルの存在する縦列に対応する比較器５４４の入力Ｐ１における基準電圧に等しくなるまで、上記ピクセルにおける発光デバイス５１４が輝度をランプアップするに伴って、選択された横列内の各ピクセルにおいて実行される。入力Ｐ２が入力Ｐ１における電圧に等しくなると、比較器５４４の出力Ｐ３は論理ローから論理ハイに変わってトランジスタ５４８をオンにし、これにより、トランジスタ５２２のゲートＧ１ｂはトランジスタ５４８を介して接地される。オンである場合のトランジスタ５４８を介する対接地抵抗はＯＳ５３０を介する対Ｖｏｓ抵抗より何千倍も小さくなり得ることから、ゲートＧ１ｂの電圧は事実上ゼロであり、従って、スイッチングデバイス５２２がオフにされる。スイッチングデバイス５２２がオフの状態では、Ｖｏｓ及び抵抗体５２６がキャパシタ５２４及びＴＦＴ５１２のゲートＧ２との接続を切断されることから、ＲＣネットワークは遮断される。ゲートＧ２の電圧はそれ以上上がらず、よってピクセルの輝度は指定されたレベルで固定又は保持される。
【００５４】
選択された横列の書込みの後、水平シフトレジスタＶＯＳＳ５１０は上記横列に対応する横列ライン３１２へのＶｏｓ出力をオフにしてスイッチングデバイス５２２及びＯＳ５３０をオフにし、これにより、蓄電キャパシタ５２４の電圧が固定され、上記横列内の光センサ５３０が他の横列内のそれらから絶縁される。これが発生すると、抵抗体５４２に電流が流れないことから各比較器５４４のピンＰ２の電圧は接地へ向かい、電圧比較器５４４の出力Ｐ３が負の電源レールへ戻され、トランジスタ５４８のゲートＧ４がオフにされてディスプレイ３００におけるピクセルの次の横列の書込みの準備が整う。
【００５５】
図６に示すように、次の横列の書込みの間、データユニット１５０はピクセルの次の横列の基準電圧を出力し、ＶｏｓＳ５１０は次の横列に関連付けられる横列ライン３１２を選択してライン選択電圧Ｖｏｓを出力し、それらがオンにされるまで、ピクセルの次の横列に対して先のオペレーションが繰り返される。これは、ディスプレイ３００内の全ての横列がオンにされるまで継続され、次いでフレームが反復される。図５及び６に描かれた実施形態では、各スイッチングデバイス５２２はダブルゲート、即ちゲートＧ１ａ及びゲートＧ１ｂを有し、横列内の各スイッチングデバイス５２２のゲートＧ１ａは個々の横列ライン３１２によって保持される。よって、後続の横列の書込みの間、ゲートＧ１ｂは導電されてもよいが、選択されていない横列内のスイッチングデバイス５２２は、関連の横列ラインが選択されていないことからオフに維持される。こうして、選択されていない横列内の各ピクセルにおけるキャパシタ５２４は、他のピクセルにおけるキャパシタ５２４から遮断されて保たれる。これにより、書込みが行われたばかりの横列内の異なるピクセルにおけるキャパシタ５２４間のクロストークが排除され、よって、選択されていない横列内の各ピクセルは、後続の横列の書込みの間に所望される発光レベルを出力し続ける。
【００５６】
こうして、上述の実施形態は、導電ライン数が低減されたディスプレイ内の各ピクセルの輝度を制御するための改良された発光フィードバック制御システムを提供する。
【００５７】
以上の記述から、本明細書には例示を目的として本発明の特定の実施形態が説明されているが、本発明の精神及び範囲を逸脱することなく様々な修正を行い得ることは認識されるであろう。例えば、図面にはＴＦＴ及びＦＥＴデバイスがｎチャネルデバイスとして示されているが、ｐチャネルのデバイスが使用されてもよい。別の例として、抵抗体５４２は、ガラスから離れた制御回路に包含される代わりに、各ピクセル内に統合されてもよい。従って、これまでに提示した実施形態は本発明の精神及び範囲内にある様々な回路解決法の例であり、本発明は、添付の請求の範囲によってのみ限定される。
【図面の簡単な説明】
【００５８】
【図１Ａ】本発明の一実施形態に係るディスプレイ内の発光フィードバック回路を示すブロック図である。
【図１Ｂ】本発明の一実施形態に係る複数のピクセルを有するディスプレイ内の発光フィードバック回路を示すブロック図である。
【図２】本発明の一実施形態に係るディスプレイ回路の一部を示す概略図である。
【図３】本発明の代替実施形態に係る複数のピクセルを有するディスプレイ内の発光フィードバック回路を示すブロック図である。
【図４】２つの分離した基板上に形成されている、図３に示す発光フィードバック回路のブロック図である。
【図５】図３に示すディスプレイ回路の一部を示す概略図である。
【図６】本発明の実施形態に係るディスプレイ回路のより大きい部分を示す概略図である。
【図１Ａ】
2007535714.tif 000003
【図１Ｂ】
2007535714.tif 000004
【図２】
2007535714.tif 000005
【図３】
2007535714.tif 000006
【図４】
2007535714.tif 000007
【図５】
2007535714.tif 000008
【図６】
2007535714.tif 000009