(57)【要約】  通信装置がタグフィールド型の通信信号送信のために実装される。本発明の実施例によれば、ＰＣＩ Ｅｘｐｒｅｓｓ型装置のような通信装置が、タグ（又は類似のもの）利用可能なフィールドを利用して通信リンクによって通信するように設定される。ＰＣＩ Ｅｘｐｒｅｓｓ通信を含む本発明の実施例によれば、第１のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置（１５０）が、選択された情報（例えば同期イベント信号）を、ＰＣＩ Ｅｘｐｒｅｓｓ通信リンク（１３０）にポストされたデータのタグフィールドを利用して、第２のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置（１５２）に通信するように構成される。タグフィールドは、同期イベントの特性を示すように設定され、第１のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置から第２のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと送信される。
2007529815.tif 000002
【特許請求の範囲】
【請求項１】
ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクと、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクと通信可能に結合され、選択された情報を、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたポストされたデータのタグフィールドを利用して、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクと通信可能に結合された他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するように構成されたＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置と、を有するＰＣＩ Ｅｘｐｒｅｓｓ装置。
【請求項２】
前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクは、非同期イベント情報を含む選択された情報を、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたポストされた書き込みデータのタグフィールドを利用して、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクと通信可能に結合された他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するように構成された、請求項１に記載の装置。
【請求項３】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は更に、前記ポストされた書き込みデータのタグフィールドのみを利用して前記選択された情報を通信するように構成された、請求項２に記載の装置。
【請求項４】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は更に、前記選択された情報を含まない、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたデータに一意的なタグを割り当てるように構成された、請求項２に記載の装置。
【請求項５】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は更に、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置からの応答を要求する、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたデータに前記一意的なタグを割り当てるように構成された、請求項４に記載の装置。
【請求項６】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は更に、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置からの応答を要求しない、ポストされたデータのタグフィールドのみを利用して、情報を通信するように構成された、請求項１に記載の装置。
【請求項７】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたポストされたデータパケットのタグフィールドを利用して情報を通信するように設定及び構成された、請求項１に記載の装置。
【請求項８】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、ポストされたデータパケットのヘッダ中のタグフィールドを利用して前記選択された情報を通信するように設定及び構成された、請求項１に記載の装置。
【請求項９】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、同期イベント情報を含む選択された情報を、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたポストされたデータのタグフィールドを利用して、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するように構成された、請求項１に記載の装置。
【請求項１０】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、同期イベントが真であることを示す論理「真」信号を通信するために前記タグフィールドを利用するように構成された、請求項９に記載の装置。
【請求項１１】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置の特性を検出し、前記検出された特性に応じて前記タグフィールドを利用して前記選択された情報を通信するように構成された、請求項１に記載の装置。
【請求項１２】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置の製造者の特性を検出し、前記検出された製造者の特性に応じて前記タグフィールドを利用して前記選択された情報を通信するように構成された、請求項１１に記載の装置。
【請求項１３】
前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置は、ＰＣＩ Ｅｘｐｒｅｓｓに準拠した態様で前記タグフィールドを利用して前記選択された情報を通信するように構成された、請求項１に記載の装置。
【請求項１４】
前記選択された情報を前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクにポストするための前記ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置からの要求を受信し、前記要求に応答して、前記選択された情報を他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するための情報を持つタグフィールドを含むデータパケットを生成するように設定及び構成されたアダプタを更に有する、請求項１に記載の装置。
【請求項１５】
ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクと、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクに通信可能に結合された少なくとも２つのＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置とを有するＰＣＩ Ｅｘｐｒｅｓｓシステムであって、前記少なくとも２つのＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置の第１のものは、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクにポストされた書き込みデータのタグフィールドに同期イベント情報を含ませるように構成され、前記ポストされた書き込みデータは他方のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置からの完了応答を要求するものではなく、前記少なくとも２つのＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置の第２のものは、前記タグフィールド中の前記同期イベント情報を受信及び処理するように構成されたシステム。
【請求項１６】
前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクはＰＣＩ Ｅｘｐｒｅｓｓスイッチを含む、請求項１５に記載のシステム。
【請求項１７】
前記ＰＣＩ Ｅｘｐｒｅｓｓスイッチは、仮想ＰＣＩ Ｅｘｐｒｅｓｓバスと、前記ＰＣＩ Ｅｘｐｒｅｓｓバスに通信可能に結合されたスイッチのアップストリームポートと、前記ＰＣＩ Ｅｘｐｒｅｓｓバス、第１のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置に結合されたスイッチの第１ダウンストリームポート、及び第２のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置に結合されたスイッチの第２ダウンストリームポートに通信可能に結合されたスイッチの複数のダウンストリームポートとを有する、請求項１６に記載のシステム。
【請求項１８】
ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクに通信可能に結合されたＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置を含むＰＣＩ Ｅｘｐｒｅｓｓ装置において情報を通信する方法であって、選択された情報を、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたポストされたデータのタグフィールドを利用して、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクに通信可能に結合された他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するステップを有する方法。
【請求項１９】
前記選択された情報を、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクによって送信されたデータのタグフィールドを利用して、前記ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクに通信可能に結合された他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するステップは、完了応答を要求しないポストされた書き込みデータのタグフィールドを利用して選択された情報を通信するステップを含む、請求項１８に記載の方法。
【請求項２０】
前記選択された情報を他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置に通信するステップは、同期イベントデータを、前記ポストされた書き込みデータのタグフィールドを利用して、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと通信するステップを含む、請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には情報の送信に関し、更に詳細には、情報を通信するためのタグ（又は類似のもの）フィールドの利用を含む情報の送信に関する。
【背景技術】
【０００２】
多くの異なるタイプの電子通信が、種々の目的のため、種々のタイプの装置及びシステムを用いて実行されている。電子通信システムの１つのタイプは、２以上の異なる構成要素間のバス型の通信に関連する電子通信を含む。例えば、コンピュータは一般に、バスを介して周辺装置と通信する中央処理ユニット（ＣＰＵ）を含む。命令及び他の情報が、通信バス又は他のリンク上を、ＣＰＵと周辺装置との間で送信される。
【０００３】
通信手法の１つのタイプは、ＰＣＩ（Peripheral Component Interconnect）システムの利用を含む。ＰＣＩは、高速な動作のために拡張スロットが密に配置された、マイクロプロセッサと接続された装置との間の相互接続システムである。ＰＣＩを用いることで、コンピュータが新たなＰＣＩカードをサポートすることができ、一方でより古い規格であるＩＳＡ（industry Standard Architecture）拡張カードをサポートし続けることができる。ＰＣＩは、マイクロプロセッサの設計に依存しないように設計され、マイクロプロセッサのクロック速度と同期されるように設計されている。ＰＣＩは、アドレスとデータ信号との両方を送信するために（マルチドロップバス（multi-drop bus）上の）アクティブパス（active path）を利用し、１つのクロックサイクルでアドレスを、次のサイクルでデータを送信する。ＰＣＩバスは、互いとの及び／又はシステムメモリへの高速アクセスを必要とするアダプタであって、ホストプロセッサの本来の完全なバス速度に近い速度で該ホストプロセッサによってアクセスされることができるアダプタを用いて配置されることができる。ＰＣＩバスを通した読み取り及び書き込み伝送は、最初のサイクルでアドレスで始まり、一定の数の後続するサイクルでデータ伝送のシーケンスが送られる、バースト伝送で実装される。該バーストの長さは、開始側と目標装置との間で取り決められ、いずれの長さのものであっても良い。ＰＣＩ型のアーキテクチャは広く実施化されており、今日殆どのデスクトップ型コンピュータにインストールされている。
【０００４】
ＰＣＩ Ｅｘｐｒｅｓｓアーキテクチャは、一定の変更を伴いつつも、ＰＣＩアーキテクチャと類似性を示す。ＰＣＩ Ｅｘｐｒｅｓｓアーキテクチャは、ＰＣＩアーキテクチャのマルチドロップバスを、入出力（Ｉ／Ｏ）バス用のファンアウトを提供するスイッチに置き換えるスイッチを利用する。前記スイッチのファンアウト機能は、増設の高性能Ｉ／Ｏのための一連の接続を容易化する。前記スイッチは、同様にホストブリッジを含む構成要素内に実装され得る論理素子である。ＰＣＩスイッチは論理的に、例えば、１つのブリッジが付加的なＰＣＩ−ＰＣＩブリッジの群のダウンストリーム側を介してアップストリーム側へとプライベートのローカルバスに接続されたアップストリームブリッジである、ＰＣＩ−ＰＣＩブリッジとして考えられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
幾つかの例においては、同期イベントを示す情報のような情報は望ましくは、互いに通信可能に結合された、ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置のような装置に信号送信される。一般に、該信号送信は、通信の処理を低速化させる傾向がある、複数のパケット、ベンダ特有のメッセージ処理又はその他の処理を必要とする割り込みの利用を含む。これらの割り込みは一般に、バス上の周期的な通信の中断を含み、かくして書き込みデータのようなストリーミングデータを妨害する。これらの中断は、（例えば待ち時間を増大させ及び通信帯域幅を停滞させることにより、）同期イベントの通信オーバヘッドを増大させる傾向がある。
【０００６】
これらの及び他の制限が、ＰＣＩ Ｅｘｐｒｅｓｓ通信手法を含む種々の通信手法を用いる結合された装置の実装に課題を与えている。
【０００７】
本発明の種々の態様は、通信バス型構造（例えばＰＣＩ型構造）及びその他を含む回路のような、種々のコンピュータ回路のための通信手法を含む。本発明は、幾つかの実装及び用途において例示され、その幾つかが以下に要約される。
【課題を解決するための手段】
【０００８】
本発明の実施例によれば、ポストされた要求データのような、通信リンクにポスト（post）されたデータのタグフィールドに情報が含まれる。該ポストされたデータは、前記リンクに結合された装置間で通信され、例えば同期イベントを信号送信するために利用されることができる。本手法を用いることにより、ＰＣＩ Ｅｘｐｒｅｓｓ要件を用いて実装されるもののようないずれのフィールド利用関連要件にも完全に準拠しつつ、割り込み及び他のタイプの同期イベントの信号送信に一般に関連する以上に議論した制限を含む制限が低減及び／又は除去される。
【０００９】
本発明の他の実施例によれば、同期イベントが、ポストされた書き込み要求のタグフィールドを「真」値に設定することにより、ＰＣＩ Ｅｘｐｒｅｓｓ装置へと信号送信される。例えば、ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置から他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置へと、これら装置が通信可能に接続された共通ＰＣＩ Ｅｘｐｒｅｓｓリンクを利用して、前記同期イベントに関するデータを送信するために、ＰＣＩ Ｅｘｐｒｅｓｓ通信手法に従って前記タグフィールドが利用されることができる。応答（例えば完了）を必要としないポストされる書き込み要求データを用いて実装される場合には、斯かる要求のためのタグフィールドがいずれの値をも含むことを許容するＰＣＩ Ｅｘｐｒｅｓｓ要件に従って前記タグフィールドが実装されることができる。前記タグフィールド中の情報は、ハブ及びスイッチを通って転送されることができ、従ってＰＣＩ Ｅｘｐｒｅｓｓプロトコル要件及びチェッカに準拠する。
【００１０】
以上の本発明の要約は、本発明の各実施例又は全ての実装を記載することを意図したものではない。以上の本発明の要約は、本発明の説明された各実施例又は全ての実装を記載することを意図したものではない。以下の図及び詳細な説明が、これら実施例をより詳細に例示する。
【００１１】
本発明は、添付図面と関連する以下の本発明の種々の実施例の詳細な説明を考慮して、より完全に理解され得る。
【発明を実施するための最良の形態】
【００１２】
本発明は種々の変形例及び代替の形態に適用可能であるが、本発明の詳細が例として図において示され以下に詳細に説明される。しかしながら、記載された実施例にのみ本発明を限定する意図ではないことは理解されるべきである。それどころか、本発明は、添付される請求項によって定義される本発明の範囲内である全ての変更、同等例、代替例をカバーすることが意図される。
【００１３】
本発明は、電子通信を含む種々の回路及び手法に適用可能であり、特に共通リンクに結合されたエンドポイント型装置間の通信を含むものに適用可能であると考えられる。本発明は必ずしも斯かる用途に限定されるものではないが、本発明の種々の態様の理解は、斯かる環境における例を議論することにより最も良く得られる。
【００１４】
本発明の実施例によれば、通信装置は、少なくとも２つのエンドポイント型装置を伴う通信リンクを含み、該エンドポイント型装置が、（例えばポストされた書き込みデータのタグフィールドを介して）前記通信リンクにより、通信のタグ（又は類似のもの）フィールドを利用して情報を送信するように構成される。前記通信リンクは、例えばＰＣＩ Ｅｘｐｒｅｓｓバス、スイッチ及び／又は他の構成要素を含んでも良い。本手法を用いることにより、他の通信（即ちタグフィールドの利用を必ずしも必要としない、又は禁止する通信）を伴う選択された通信の送信を容易化しつつ、タグフィールド通信が実行されることができる。
【００１５】
一実施例においては、以上に議論された手法は、ＰＣＩ Ｅｘｐｒｅｓｓ構成を用いて実装される。タグフィールドがリクエスタ（Requester）機能により識別され、コンプリタ（Completer）機能により返される。更に、幾つかの実施例においては、リクエスタ機能が完了を要求しないポストされた書き込みを含む。リクエスタ機能は、リクエスト（Request）即ちパケットを実装するリクエスタ（シーケンス又はＰＣＩ Ｅｘｐｒｅｓｓドメインへの論理的な変換を導入する論理装置）により実装され、コンプリタ機能は、リクエストに応じてコンプリション（Completion）即ちパケットを生成し、シーケンスを終了させる又は部分的に終了させるコンプリタ（Requesterによってアドレス指定される論理装置）によって実装される。コンプリタがタグフィールド中のデータに応答しない（即ちコンプリタ機能がタグフィールドを処理しない）特定のＰＣＩ Ｅｘｐｒｅｓｓアプリケーションにいては、リクエスタ機能は、信号同期イベントのためのような、いずれかの態様でタグフィールドを利用する。
【００１６】
「ＰＣＩ Ｅｘｐｒｅｓｓ準拠の」アプリケーションに関連して実装される上述の機能（及びその他）に関する更なる情報については、「PCI Express Base Specification Revision 1.0a」（2003年4月、PCI-SIG（PCI-special interest group）、Portland、Oregon）を参照されたい。該「PCI Express Base Specification」に準拠する手法が、「ＰＣＩ Ｅｘｐｒｅｓｓ準拠」と考慮される。
【００１７】
ここで図を参照すると、図１は本発明の他の実施例による、ポストされた書き込みパケットのタグフィールドを利用して同期イベントを伝送するために実装されたＰＣＩ Ｅｘｐｒｅｓｓ型通信システム１００を示す。ＰＣＩ Ｅｘｐｒｅｓｓ型の手法で示され、該手法を用いて議論されるが、通信システム１００は、ＰＣＩ Ｅｘｐｒｅｓｓを用いる又はＰＣＩ Ｅｘｐｒｅｓｓとは異なる他の通信タイプ及びプロトコルを利用して実装されても良い。
【００１８】
通信システム１００は、ホスト１０５とエンドポイント装置１５０及び１５２を含む複数のエンドポイント装置との間の通信を送信するように構成されたＰＣＩ Ｅｘｐｒｅｓｓスイッチ１１０を含む。ホスト１０５（例えば、ＣＰＵ、ネットワークベースのチップセット、ホストブリッジ又は他のＰＣＩ Ｅｘｐｒｅｓｓ型リンク）は、アップストリームポート１２０にデータを送信し、及びアップストリームポート１２０からデータを受信する。アップストリームポート１２０は、仮想（例えばソフトウェアで実装された）ＰＣＩ Ｅｘｐｒｅｓｓバス１３０に結合される。ダウンストリームポート１４０、１４２、１４４及び１４６を含む複数のダウンストリームポートはまた仮想ＰＣＩ Ｅｘｐｒｅｓｓバス１３０に結合される。各ダウンストリームポートは、ＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置にデータを送信し、またＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置からデータを受信するように構成される。
【００１９】
エンドポイント装置１５０及び１５２のそれぞれは、仮想バス１３０上を送信されるポストされた書き込みパケットのタグフィールドを利用して、同期イベント情報を通信するように設定される。例えば、エンドポイント装置１５０が仮想バス１３０を介してパケットの形態で情報を通信している場合、前記パケットの一部におけるタグフィールドが同期イベントに関するデータを用いて設定されても良い。エンドポイント装置１５２は次いで前記パケットをパースし、前記同期イベント情報を確認するため前記タグフィールド中の情報を利用する。
【００２０】
一実施例においては、エンドポイント装置１５０は、書き込みデータをポストする際にリクエスタとして動作し、書き込み要求がパケットの形態で仮想ＰＣＩ Ｅｘｐｒｅｓｓバス１３０にポストされる。該書き込み要求は、該書き込み要求のヘッダに「タグイン（tag in）」信号（例えば１以上のビット）を含み、該書き込み要求の受信側に対して同期イベント状況の注意を促す。前記タグインデータは前記同期イベントが「真（true）」である場合に設定され、前記同期イベントが真でない場合には除去される（又は設定されない）。
【００２１】
前記ポストされた書き込み要求をパースするエンドポイント装置（例えばエンドポイント装置１５２）は前記タグインデータを利用して前記同期イベントを識別し、適切な動作によりエンドポイント装置１５０からの同期イベント信号に応答する。該エンドポイント装置は、ここではエンドポイント装置１５０に応答しない（即ち、完了を要求しないタグフィールドの信号送信を含む要求を用いて）コンプリタ装置として動作する。
【００２２】
幾つかの実施例においては、ポストされた書き込みデータの意図される受信者は、必ずしも同期イベント信号の意図される受信者ではない。この点に関して、コンプリタ装置１５２及び／又はダウンストリームポート１４０乃至１４６の１つに結合された他のエンドポイント装置が同期イベントデータを処理し、別のエンドポイント装置が前記ポストされた書き込みデータの他の部分を処理する。
【００２３】
他の実装においては、各エンドポイント装置による要求に応答して仮想ＰＣＩ Ｅｘｐｒｅｓｓバス１３０上の伝送のためのパケットを生成するためにアダプタが利用される。各アダプタは例えば、ポストされた書き込みを生成するＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置と関連して実装されても良いし、又はＰＣＩ Ｅｘｐｒｅｓｓスイッチ１１０において実装されても良い。各アダプタは、入力と対応する出力（例えば単一のビット又は約８ビット幅まで拡張されたビット）とを持ち、該出力はタグフィールド中の同期イベント信号の供給に利用される。
【００２４】
一実施例においては、前記アダプタは、以下のように、同期イベント信号を供給するため入力及び出力信号と共に利用される。入力信号が、前記アダプタを持つ入力インタフェース（例えばＤＴＬ（dynamic termination logic）のターゲット（target）インタフェース）におけるアドレスを用いてサンプリングされる。該入力信号（例えば１以上のビット）は、メモリ書き込み命令用のヘッダ中のタグフィールドの最上位ビットを駆動する。前記入力信号に対応する出力信号（例えば１以上のビット）は、インタフェース（例えばＤＴＬイニシエータ（initiator）インタフェース）におけるアドレスを備えられる。前記メモリ書き込み用の前記タグフィールドの最上位ビット（バイト６のビット７）が、メモリのアドレスアウト（address out）のタイミングと一致するタイミングで、全てのメモリ書き込み命令のヘッダから該出力信号を駆動する。前記出力信号は他の全てのサイクル（即ち、同期イベントの信号送信が実行されないサイクル）でゼロであり、アドレスアウトが有効である場合にのみ有効である。
【００２５】
幾つかの実施例においては、非ユーザのＰＣＩ Ｅｘｐｒｅｓｓ構成要素及び／又はシステムに接続された場合に、同期信号送信がディスエーブルにされる。例えば、エンドポイント装置１５０と１５２とが異なるタイプのものであり、エンドポイント装置１５２が非ユーザのＰＣＩ Ｅｘｐｒｅｓｓ構成要素及び／又はシステムを用いて実装されている場合、エンドポイント装置１５０からの信号送信がディスエーブルにされる。該ディスエーブルは、例えばスイッチ又はゲート型の手法を用いて実装されても良い。加えて、該手法は、以上に議論したように、エンドポイント装置の準拠する製造者との同期イベントの信号送信の選択的な利用と関連して実装されても良い。
【００２６】
図１と関連して以上に議論された及びここで議論された手法は、種々のアプリケーション用に及び種々の態様で実装されることができる。例えば、他の実施例においては、ＰＣＩ Ｅｘｐｒｅｓｓ構成においてポストされた書き込みデータのタグフィールドが、完了を要求する各顕著なトランザクション（応答を要求するポストされない動作）が一意的なタグを持つように実装され定義される。これら顕著なトランザクションは、前記タグフィールド中の同期イベントデータを通信するように実装されず、ＰＣＩ Ｅｘｐｒｅｓｓ型通信と準拠する。８ビットデータフィールドを用いて実装される場合には、読み取り動作が、利用されていない、従って「０」の値で実装された４つのＭＳＢを伴う４つの最下位ビット（ＬＳＢ）を利用する。完了ロジックは、以上に議論されたように、一般的にＰＣＩ Ｅｘｐｒｅｓｓ型の通信用に実装される、ポストされる書き込み用のタグフィールドを無視するように設定される。この点に関して、前記タグフィールドは、ポストされた書き込みデータ（即ち完了を必要としないデータ）を用いた同期イベント通信のために実装される。
【００２７】
前記タグフィールドの長さは、ＰＣＩ Ｅｘｐｒｅｓｓ構成が利用される特定のアプリケーションに対して調整され、利用可能なビットに従って更に実装される。例えば、多くのＰＣＩ Ｅｘｐｒｅｓｓ実装において、一般にタグフィールド用に５ビットが予約されても良い。他の実装においては、前段において議論されたように、８以上のビット（例えば拡張タグが利用可能である場合）を用いてタグフィールドが実装される。
【００２８】
他の実施例においては、タグフィールド同期手法に関連して、Perle Systems社（Nashville, Tennessee）により市販されているJetStream PCI Expressコアが利用される。JetStreamコアが実装される場合、最上位ビット（ＭＳＢ）は完了を要求するサイクルについては利用されず、８ビットのフィールド全体が書き込みのために全てゼロに固定される。任意に、該８ビットのフィールドは、同期イベント信号送信用に実装される。該手法は更に、別のベンダのＰＣＩ Ｅｘｐｒｅｓｓコアのタイプについて異なる態様で実装され得る。
【００２９】
より具体的な実施例においては、タグフィールドを用いた同期イベント信号送信のために実装されたエンドポイント装置は、イベント信号送信を選択された装置のタイプに限定するように設定される。例えば、同期イベントが特定の製造者基準に合致する装置による受信のために信号送信されるべき場合、同期イベント信号を受信するエンドポイント装置が該基準を満たしていること（例えば、特定の製造者によって製造されたものであること）を確認するためにコード又は他の認識手法が実装される。同期イベント信号送信は、前記コード又は他の認識手法が、前記基準が満たされていることを識別した後に、イネーブルにされることができる。例えば、同期イベント信号送信が、共通の製造者を持つ２つのＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置のために実行されるべき場合、一方のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置による信号送信は、他方のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置が同一の製造者のものであることを決定した後にイネーブルにされる。
【００３０】
信号中のタグ（例えば単一のビット又は複数のビット）は、例えば、通信ヘッダにタグ信号を配置するアダプタを利用してタグフィールドに追加される。該信号中のタグは、任意にいずれのアドレスラインに対しても略同一に実装されたタイミングで、「Synchronization Event（同期イベント）」が真である場合、例えば最後の書き込み又は垂直同期パルスが真である場合に設定される。同期イベントが実装された場合、前記アダプタを介して実行された付加的な通信から同期イベント情報を除去するため、タグアウト（tag out）信号（例えば単一のビット又は複数のビット）が該通信のタグリールドに付加される。該タグアウトは、以上に議論されたタグイン信号の実装と類似した態様で実装されても良い。例えば、ヘッダからのアドレスビットの抽出と類似した態様で、ヘッダのタグフィールドからビットを取り出すためにアダプタが利用されても良く、これによりアドレスアウトのタイミングと同じタイミングを持つ新たな信号を提供しても良い。
【００３１】
図２は、本発明の他の実施例による、同期イベント信号送信のためのフロー図を示す。ブロック２１０において、ＰＣＩ Ｅｘｐｒｅｓｓ通信リンクにポストするため第１のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置において書き込みデータが生成される。ブロック２２０において、同期イベントがアクティブである場合、ブロック２３０において前記書き込みデータのタグフィールドヘッダが設定され、前記同期イベントのアクティブな性質を示す。ブロック２４０において、前記書き込みデータは同期イベント信号（例えば、「真」ビットのような、同期イベントを示すデータ）と共にポストされる。ブロック２２０において同期イベントがアクティブでない場合には、ブロック２２５において書き込みデータが同期イベント信号を伴わずにポストされる。
【００３２】
前記ポストされた書き込みデータは、ブロック２５０においてアクセスされる（例えば、他のＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置において受信される）。ブロック２６０において、前記ポストされた書き込みデータが同期イベント信号を持つ場合には、該データはブロック２７０において該同期イベント信号を用いて処理される。ブロック２６０において、前記ポストされた書き込みデータが同期イベント信号を持たない場合には、該データはブロック２８０において（同期を参照することなく）処理される。幾つかの実施例においては、例えば特定の同期イベントが、必ずしも他のポストされた書き込みデータの意図された受信者でないＰＣＩ Ｅｘｐｒｅｓｓエンドポイント装置に適用可能である場合には、前記書き込みデータを処理することなく前記同期イベント信号が処理される。
【００３３】
ここで議論された手法は、種々のＰＣＩ Ｅｘｐｒｅｓｓ型の構成及び手法を用いて実装されても良い。幾つかの実施例においては、本手法は、完了を要求しないリクエスト（ポストされたリクエスト）に関して、タグフィールド中の値が定義されておらず、任意の値を含み得るＰＣＩ Ｅｘｐｒｅｓｓ型のプロトコル（上述した「PCI Express Base Specification Revision 1.0a」を参照のこと）と準拠する。本手法は更に、ポストされたリクエストについて、タグフィールド中の値が受信器の前記リクエストの処理に影響を与えず、従ってゼロでないタグビットが正当であることを示すＰＣＩ Ｅｘｐｒｅｓｓプロトコルに準拠する。加えて、本手法は、タグフィールドが前記リクエストを処理する受信器に影響を与えないように実装されることができる。
【００３４】
上述の及び図に示された種々の実施例は単に説明の目的で提供されるものであり、本発明を限定するものとして解釈されるべきではない。以上の議論及び説明に基づき、当業者は、ここで説明され記載された実施例及びアプリケーションに厳密に従うことなく、本発明に対して種々の修正及び変更が為され得ることを容易に認識するであろう。例えば、同期イベント型のデータ以外のデータが、類似の手法を利用した転送に適用可能である。加えて、１以上の上述の実施例及び実装例は、チップ及びプリント基板（ＰＣＢ、printed circuit board）を含む種々のＰＣＩ Ｅｘｐｒｅｓｓ装置及び他の手法を用いて実装されても良い。上述の実施例及び実装例はまた、記憶装置、ディスプレイ、ネットワーク及びモバイル通信と関連する利用のためのものを含む種々の回路、装置、システム及び手法と組み合わせられても良い。更に、ＰＣＩ及びＰＣＩ Ｅｘｐｒｅｓｓ型のアプリケーションの環境で議論された種々の実施例は、必ずしもＰＣＩ又はＰＣＩ Ｅｘｐｒｅｓｓに適用可能でないものを含む、種々の装置及び通信手法を利用して実装されても良い。これらの手法は、本発明の種々の実施例と関連して実装される。斯かる修正及び変更は、請求項に記載された本発明の真の精神及び範囲から逸脱しない。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例による、リンクと通信可能に結合された装置間の同期イベントの信号送信を含む通信のための構成である。
【図２】本発明の他の実施例による、ＰＣＩ Ｅｘｐｒｅｓｓリンク上のエンドポイント間の同期イベントの信号送信のための手法のためのフロー図である。
【図１】
2007529815.tif 000003
【図２】
2007529815.tif 000004
【国際調査報告】
2007529815.tif 000005
2007529815.tif 000006