(57)【要約】  信号処理モジュールは、複数の複合基板層から製作することができる。各基板層は、複数の個別の処理モジュールを備えている。層の表面は、積層構造で基板層を溶融結合する際に信号処理素子が形成されるように選択的にメタライズされている。結合に先立って、基板層は、処理モジュール間の領域に隙間を形成するためにミル加工される。また、結合に先立って、リードが、メタライズした表面上の信号接続点から隙間領域に延出するように配置される。次いで基板層は、モジュールの内側から隙間領域に延びるリードを備えた信号処理モジュールを形成するように互いに溶融結合される。次いで個々のモジュールは、基板層をミル加工することによって分離され、モジュールをデパネリングする。
2007535168.tif 000002
【特許請求の範囲】
【請求項１】
積層構造で互いに溶融結合され、内蔵信号処理回路を備えた複数の複合基板層と、
前記積層構造の内部に、前記積層構造の内部の第一の前記基板層上に形成された信号路によって形成された信号接続点と、
前記信号接続点に取り付けられるとともに前記積層構造の端部から外側に延出されたリードであって、前記積層構造の溶融結合に先立って前記信号接続点に繋げられて位置決めされたリードと、
を備えていることを特徴とする結合アセンブリ。
【請求項２】
請求項１記載の結合アセンブリにおいて、
複数の基板層からなる前記積層構造に溶融結合されたフランジ層であって、前記基板層が前記フランジ層の上面に位置決めされたフランジ層と、
前記複数の基板層の領域を貫いて形成されたキャビティーであって、該キャビティーは前記信号処理回路に繋げられた信号接続端子を露出させ、前記フランジ層と前記基板層との溶融結合後に結合アセンブリに回路素子を付加することができるように、且つ、前記信号処理回路に付加した前記回路素子を接続することができるようにしたキャビティーと、
を備えていることを特徴とする結合アセンブリ。
【請求項３】
請求項１記載の結合アセンブリにおいて、
前記複数の基板層が、前記結合アセンブリ内部に、リード部分の厚さを収容するようミル加工された基板層をさらに備えていることを特徴とする結合アセンブリ。
【請求項４】
請求項１記載の結合アセンブリにおいて、
前記複合基板層がフッ素重合体複合材料を含むことを特徴とする結合アセンブリ。
【請求項５】
請求項２記載の結合アセンブリにおいて、
前記複数の基板層のうち少なくとも２つの基板層がめっきを施したバイア・ホールによって接続されていることを特徴とする結合アセンブリ。
【請求項６】
フッ素重合体複合材料上に形成された内蔵信号処理回路を備え、溶融結合された複数の複合基板層であって、積層構造で位置決めされた基板層と、
前記内蔵信号処理回路に接続されるとともに、溶融結合された前記複合基板層の端部から外側に延出されている信号入力リードと、
前記内蔵信号処理回路に接続されるとともに、溶融結合された前記複数の複合基板層の端部から外側に延出されている信号出力リードと、
を備えた結合アセンブリにおいて、
前記信号入力リートと信号出力リードとが、前記溶融結合された複数の基板層の間の点に取り付けられ、且つ、前記内蔵信号処理回路に信号接続している構造内に取り付けられていることを特徴とする結合アセンブリ。
【請求項７】
請求項６記載の結合アセンブリにおいて、
複数の複合基板層に溶融結合された、実質的に同種の金属コアを備えたフランジ層をさらに備えていることを特徴とする結合アセンブリ。
【請求項８】
請求項６記載の結合アセンブリにおいて、
前記内蔵信号処理回路がマイクロ波カプラー回路を備えて構成されていることを特徴とする結合アセンブリ。
【請求項９】
積層構造に配置され、溶融結合された複数のフッ素重合体複合基板層であって、複数の分離可能な信号処理モジュールを備え、それぞれのモジュールが内蔵信号処理回路を備えている基板層と、
前記分離可能なモジュールの端部間に設けられ、ミル加工により形成された複数のスロットと、
前記分離可能なモジュールの前記内蔵信号処理回路に接続された信号リードであって、該信号リードのそれぞれが、前記積層構造内部の接続点から、ミル加工により形成された前記スロットによって形成される空間内に延出されていることを特徴とする基板パネルアセンブリ。
【請求項１０】
請求項９記載の基板パネルアセンブリにおいて、
前記リードが、前記基板層の溶融結合に先立って前記基板層上の信号路に溶接され、前記基板層の結合後に、リード溶接箇所が、前記分離可能なモジュールの基板層内部及び基板層間に位置決めされるように構成されたことを特徴とする基板パネルアセンブリ。
【請求項１１】
請求項１０記載の基板パネルアセンブリにおいて、
前記リードが、ニッケル上に施された金めっきを含むことを特徴とする基板パネルアセンブリ。
【請求項１２】
複数の複合基板層を製造するステップと、
前記複数の複合基板層の表面を選択的にメタライズし、複数の信号処理モジュールに信号処理回路素子を形成するステップであって、該モジュールが前記基板層を積層構造に結合してなるものである信号処理回路素子を形成するステップと、
前記結合に先立って、複数の複合基板層をミル加工して、前記モジュールの外側に延出するリードが配される前記複数の信号処理モジュールの間の領域に隙間を形成するステップと、
前記信号リードを、前記メタライズした表面上の信号接続点から前記隙間領域に延出するように配置するステップと、
前記複数の基板層を互いに溶融結合するステップであって、前記複数の基板層を積層構造に配置し、これにより複数の信号処理モジュールを形成し、且つ、信号接続リードを前記基板層の内側から前記隙間領域内に延出させるようにする溶融結合ステップと、
を備えていることを特徴とするサブアセンブリの製造方法。
【請求項１３】
請求項１２記載のサブアセンブリの製造方法において、
溶融結合された前記複数の基板層をミル加工し、信号処理モジュールを互いに分離させるステップを備えていることを特徴とするサブアセンブリの製造方法。
【請求項１４】
請求項１２記載のサブアセンブリの製造方法において、
前記ミル加工領域を前記基板層のそれぞれの上に形成し、前記積層構造内に基板層が位置決めされている場合に、前記ミル加工領域が処理モジュール間に隙間領域を形成するステップを備えていることを特徴とするサブアセンブリの製造方法。
【請求項１５】
請求項１４記載のサブアセンブリの製造方法において、
前記リードを切断することなしに前記モジュールを互いに分離する後工程のパネルミル加工工程が容易に行なえるように、前記隙間領域を設定するステップを備えていることを特徴とするサブアセンブリの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２００４年４月２７日に公開され、現在係属中の米国特許出願第１０／８３３７１１号に基づく優先権を主張するものである。
【背景技術】
【０００２】
１９５０年代初期の平面的な伝送媒体の開発は、マイクロ波回路や部品のパッケージング技術に大きな影響をもたらした。マイクロ波プリント回路の工業技術や、ストリップライン及びマイクロストリップを理屈付ける解析的理論を急速に進展させた。初期のストリップラインの回路設計では、例えば方向性カプラーや、出力分割器、フィルタ、アンテナフィードネットワークなどの受動回路の設計にほとんど全てが充てられていた。初期の実装では、大きな金属製ハウジング内に収容され、また、同軸コネクタによって結合されていた。
【０００３】
サイズと重量を減らすために、ケースレスでコネクタレスのカプラーが開発された。これら後期の実装は、時に“filmbrids”と称され、溶融によって、または、熱可塑性もしくは熱硬化性のフィルムを用いて、一緒に結合した複数の薄板状のストリップラインアセンブリが含まれていた。また、さらなる改良が、例えばこれらのデバイスで使用される誘電体やマイクロ波回路の製造プロセスの分野で継続して行なわれた。マイクロ波集積回路の開発や応用に関する歴史学の立場から見た見通しは、非特許文献１及び非特許文献２に示されている。
【特許文献１】米国特許第６０９９６７７号明細書
【特許文献２】米国特許第６３９５３７４号明細書
【非特許文献１】"Microwave Integrated Circuits - An Historical Perspective", H. Howe, Jr. , IEEE Trans. MTT-S, Vol. MTT-32, pp. 991-996; September 1984
【非特許文献２】"Microwave Printed Circuits - The Early Years", R. M. Barrett, IEEE Trans. MTT-S, Vol. MTT-32, pp. 983-990; September 1984.
【非特許文献３】"Shielded Coupled-Strip Transmission Line", S. B. Cohn, IEEE Trans. MTT-S, Vol. MTT-3, No. 5, pp. 29-38; October, 1955
【非特許文献４】"Characteristic Impedances of Broadside-Coupled Strip Transmission Lines", S. B. Cohn, IRE Trans. MTT-S, Vol. MTT-8, No. 6, pp.633-637; November, 1960
【非特許文献５】"Impedances of Offset Parallel-Coupled Strip Transmission Lines", J. P. Shelton, Jr. , IEEE Trans. MTT-S, Vol. MTT-14, No. 1, pp. 7-15; January, 1966
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ストリップラインやマイクロストリップ部品は、共通基板上に一体化するのみならず、様々な用途のためにハウジングやパッケージで一体化されてきた。一体化やパッケージングする方法は、製造後の温度に対するモジュールの性能（すなわち、ストリップラインまたはマイクロストリップ部品の製作後の温度に対するモジュールの性能）や、モジュールの動作時温度管理性能（すなわち、その伝熱性能）のみならず、システム・インターフェースや装置にも影響を与える。部品を一体化する技術は、一般的には例えばエポキシなどの接着剤やはんだを用いて、これらを一緒に結合することを必要としている。また、リードが、結合後、外部信号源に信号連結部を提供するために、モジュールに取り付けられてもよい。一般的に言えば、リード取付の従来技術は、結合後にリードの取付けを行なっていた。
【課題を解決するための手段】
【０００５】
溶融結合プロセスによって形成され、溶融結合プロセスの間に、リードがモジュールの内部層に取り付けられる回路モジュールが、開示されている。取付リードは、例えばマイクロ波カプラー、ＤＣブロッキングシステム、インピーダンス整合回路網、バイアス分断システムやＲＦロードターミネーションなどのモジュールの内部コンポーネントを、外部信号源に接続するために用いられる。
【０００６】
一つの実装例において、結合アセンブリは、積層構造で互いに溶融結合された複数の複合回路基板層を備えている。この回路基板層は、信号入力部と信号出力部への接続用に組み込まれた内蔵信号処理回路を含むことができる。複合基板層の結合に先立って、信号リードが、内部回路基板層上の入力用と出力用の信号路に繋げられて配置される。リードは、溶融結合層の結合やデパネリング（de-paneling）後に、複合基板層上の信号路と外部信号源との間で信号が伝送できるよう、外部モジュールに延出するように配置される。
【０００７】
他の実装例において、結合モジュールは多層モジュール構造としてもよく、この場合、金属フランジや、“リソースウェル（resource well）”または“キャビティー（cavity）”と称される基板層を貫通したデバイス取付領域に溶融結合された複数の回路層を備える。このリソースウェルは、モジュールへのデバイスの付加を可能にし、また、モジュールそのものを形成した後に、これらのデバイスを、リソースモジュール内の回路に結合することを可能にする。“リソースウェル”を用いた結合モジュールの形成については、同時係属の米国特許出願第１０／６５９５４２号に、より詳細に記載されている。いくつかの実装例においては、付加デバイスが、リソースモジュールの複数の層を溶融結合した後に、リソースウェル内に付加される。他の実施例において、リソースウェルはウェル内に接続箇所（attachment points）を備えており、これによって、付加デバイスがリソースモジュールの誘電体層内に形成された結合回路に信号接続され得る。
【発明の効果】
【０００８】
上記の実装例は、以下の効果の一つ以上を提供する。引張強度、すなわちリードの外側への引張耐力を著しく改善することができる。強度は、プリント回路パスへのリードの溶接とＰＴＦＥへのリードの溶融結合の双方によって提供される。後者は、インターフェース内部層に切り込まれるスロットの深さによって調整される。リードの垂直に曲げられた部分は、部品の性能に悪影響を与えることなく、当初の位置に容易に戻すことができる。異なるリードは、当該部品の他の内部層に取り付けることができる。
【発明を実施するための最良の形態】
【０００９】
本発明の一つ以上の実施例の詳細は、添付の図面と以下の記述によって説明される。本発明の他の特徴、目的、効果は、以下の記述と図及び特許請求の範囲から推察されるであろう。
【００１０】
ここでは、“リソースモジュール”構造が開示されている。図１において、符号１０１はモジュール１００の上面図、符号１０２はモジュール１００の下面図、符号１０３はモジュール１００の側面図を示している。符号１０３で示した側面図のように、リソースモジュール１００は、複数の基板層１０４〜１０６と金属フランジ層１０７とを積層結合して形成されている。各基板層は、一面または両面に回路を備えている。回路は、例えば、マイクロ波方向性カプラー、３ｄＢ直角位相カプラー、インピーダンス整合回路網、ＤＣブロック、バイアス分断（bias decoupling）、高周波負荷終端などを含むことができる。フランジ層は、リソースを実装するために備えられ、また、熱的性質を向上させるために備えられている。信号接続リード１１０は、モジュール１００内部の回路素子に繋げられ、モジュール外部に延出されている。
【００１１】
マイクロ波方向性カプラーと３ｄＢ直角位相カプラー回路の設計に対する基本原理は、当業者によく知られており、非特許文献３〜５に記載されている。これらの技術が、モジュール１００内部の回路の形成に適用される。
【００１２】
リソースモジュールは、厚い金属フランジと一緒に結合された複数の誘電体基板層を用いて実装されてもよい。基板層は、モデム複合誘電材料から形成され、好ましくはポリテトラフルオロエチレン（ＰＴＦＥ）、ガラス、セラミックで構成される。これらの材料は、広い温度範囲で安定した電気的及び機械的特性を備え、また、マイクロ波の周波数帯で性能を高める低損失特性を備えている。銅に近い熱膨張係数の値は、信頼性の高いめっきを施したスルー・ホールやスロットの形成を可能にする。これらのめっきを施したスルー・ホールの特性は、個別のアース面を形成するだけでなく、積層したストリップライン構造内での導電層の接続に利用される。接地スロットは、誘電体層を通じて信号ホールに数学的に近接して形成され、Ｚ方向（すなわち、積層した誘電体層状構造の層を上から下まで貫通する方向）における伝送について、調整インピーダンスを維持する厚板伝送線路（slab transmission lines）を形成する。
【００１３】
図２は、一のモジュールの複合基板層１０５の上面図２００を示し、図３Ａは、他の一のモジュールの複合基板層１０６の上面図を示している。一実施形態において、基板層は、ポリテトラフルオロエチレン、ガラス、セラミックの複合材料で形成されており、２．１〜２０．０の範囲の比誘電率（Ｅｒ）を備え、０．００５〜０．０６０インチの範囲の厚さ（ｈ）を備えて形成されている。基板層は、銅箔（通常、０．０００７インチの厚さであるが、０．０００１〜０．００３インチの範囲の厚さとすることもできる）でメタライズされ、また、回路素子（例えば、回路素子２０１）を形成するためにエッチングされている。銅箔は、例えば、接続構造、レジスタ、キャパシタ、他の回路素子を形成するために用いられる。銅でめっきされたバイア・ホールやスロット（すなわち、細長い穴や開口部）は、１つの基板層と他の基板層を接続している。例えば、第一基板層１０５の上に形成された回路素子２０１は、他の基板の表面３００上の導電路３０３にバイア・ホールによって接続されている。モジュールは、図４に示すように、アレイパネルに設けられている。
【００１４】
本実施形態で示したモジュールは、引用により本明細書に組み込まれる特許文献１及び特許文献２により詳細に開示されたプロセスによって、製作することができる。このプロセスに従えば、基板層１０４〜１０６と、任意的に追加される厚い金属フランジ１０７とは、溶融プロセスによって直接的に結合され、ここでは、材料の状態を変化させるために、温度や圧力の固有のプロファイルを利用している。その一方で、誘電体材料を厚い金属フランジに永久的に接着することも行なわれている。誘電体層への厚い金属フランジの直接的な溶融結合によって、システム設置のための機械的な実装インターフェースが提供される。ここで開示されるように、特許文献１及び特許文献２に示されたプロセスは、基板層１０４〜１０６を溶融結合する間に、リード１１０の信頼性の高い取付けを提供するリード取付プロセスを用いることでさらに改善される。他の実装例において、モジュール１００は、フランジ１０７に、またはフランジに熱を伝える熱的なバイア（vias）を有する誘電体層の表面に、直接的にデバイスを実装できるように“リソースウェル”１０８を備えてもよい。リソースウェル１０８やフランジの形成は、２００３年９月１０日に出願され、同時係属中の米国特許出願第１０／６５９５４２号に詳細に記載されている。
【００１５】
リソースモジュールの形成について、以下に記述する。フランジプレート層１０７と各基板層１０４〜１０６は、特許文献１及び特許文献２と米国特許出願第１０／６５９５４２号に示されるように製作することができ、これらのプロセスには、次に示すようなリード取付プロセスに基づくさらなる修正が加えられる。一般的に言って、基板層の製作後、且つ溶融結合に先立って、リード１１０は、銅径路３０３と繋がるように配置され、このとき、基板層の結合が行なわれる。一例として、リード１１０は、次のように金属径路３０３に取り付けられる。
【００１６】
（基板層へのリードの取り付け）
１．リードは、導電性材料から適当な長さと幅に切断して形成される。好ましい実施例では、リードは、ニッケル上に金めっきを施して仕上げられたKｏｖａｒ（商標）から形成される。リードの長さ、厚さ、幅は、用途に応じて適宜決められる。一例として、例えば、０．０１５インチにまで薄型が可能なＰＴＦＥ上の厚さ０．００１４インチの銅径路上に、ニッケル上に金めっきを施した厚さ０．０１５インチのＫｏｖａｒリードを使うことにより、好適に溶接することができた。
【００１７】
２．基板層３００のメタライズ領域は、リードが取り付けられる径路３０３に沿って銅を残すことによって加工される。接続箇所の幅は少なくともリードの幅と同等であり、銅の厚さは少なくとも厚さ０．００１４インチであることが好ましい。
【００１８】
３．次いで基板層１０４〜１０６は、リードが延出する端部に沿って、全ての内部層内でミル加工される（milled）。図４を参照すると、このミル加工によって基板材料が除去され、個々のモジュール領域４０２の間の基板４００内に隙間４０１が形成される。ミル加工を行わない領域４０３がモジュール間で保持されており、結合時に、個々のモジュールを互いに支持している。
【００１９】
４．次いでキャビティー（すなわちスロット）２０２は、リードクリアランスを形成するために、内側の基板層と合うようにミル加工される。ミル加工されたスロットの深さは、リード材料の厚さと等しくなければならない。図２では、基板１０５の全厚さを通じてミル加工されたスロット２０２を図示しているが、実際のスロット２０２がリード１１０の厚さと等しい深さでミル加工されていればよいことに留意されたい。さらに、一例として、スロット２０２の位置が上面図２００に図示されているが、ミル加工は、底面に沿って行なわれる（すなわち、ミル加工は、上面３００に合わせられる表面上で行われる。）
【００２０】
５．次いでリードは、基板層１０６上の銅の信号路３０３に溶接されてもよい。溶接は、その後の結合までの間、リードを好適に位置決めして確実に保持するための有効な技術であるが、他の実装例においては、溶接工程を除いたり、もしくは他の位置決め技術を適用してもよい。図３Ｂでは、銅径路３０３にリード１１０を取付るための溶接箇所３０１を例示している。二つの溶接箇所で溶接を行なうことが望ましいが、一つの溶接箇所で溶接してもよい（例えば、ミル加工領域４０１に接している端部３０４から０．０６５インチ離れた溶接箇所）。所定のリード１１０及び銅径路３０３の幅に対し、リード１１０と銅３０３の厚さが溶接力を決定付ける。
【００２１】
６．図４は、複数のモジュールを含むパネルを形成するために、基板層１０４〜１０６とフランジ層１０７を積層した典型的な４層構造を示している。リード１１０を取り付けたそれぞれの表面３００が、少なくともミル加工領域４０１を備える層の間に配置されていることに留意されたい。例えば、リード１１０が、層１０５、１０６の間にあってもよく、層１０５、１０６の各々はスロット４０１とともにミル加工される。領域４０１の予備結合のためのミル加工によって、その後のデパネリング工程の間、モジュール４０２が取付リードを不注意に切断することなしに互いに確実に分離される。
【００２２】
７．次いで特許文献１及び特許文献２に記載されるような溶融結合が、層１０４〜１０７を互いに融着するために用いられてもよい。
【００２３】
８．次いで個々のモジュール４０２は、リードを含んでいない端部に沿ってミル加工されることにより（すなわち、材料４０３のミル加工によって）、デパネリングされる。
【００２４】
本発明のいくつかの実施例を記述した。
それでも、種々の変更が本発明の精神と範囲を逸脱することなしになされる可能性がある。従って、そのような実施例も特許請求の技術的範囲に属するものである。
【図面の簡単な説明】
【００２５】
【図１】組み立てられた信号処理モジュールの上面視、側面視、底面視図である。
【図２】上方に信号処理回路が配置された誘電体基板の上層を示す図である。
【図３Ａ】上方にリード取付領域が配置された誘電体基板の上層を示す図である。
【図３Ｂ】上方にリードが設けられた表面３００（図３Ａ）の区画を拡大した図である。
【図４】パネルアレイを示す図である。
【符号の説明】
【００２６】
１００  モジュール
１０１  上面図
１０２  下面図
１０３  側面図
１０４  基板層
１０５  基板層（第一基板層）
１０６  基板層
１０７  フランジ層
１０８  リソースウェル
１１０  リード
２００  上面図
２０１  回路素子
２０２  キャビティー（スロット）
３００  表面
３０１  溶接箇所（接続箇所）
３０３  導電路（信号路）
４００  基板
４０１  隙間
４０２  ミル加工領域
４０３  ミル加工を行なわない領域
【図１】
2007535168.tif 000003
【図２】
2007535168.tif 000004
【図３Ａ】
2007535168.tif 000005
【図３Ｂ】
2007535168.tif 000006
【図４】
2007535168.tif 000007
【国際調査報告】
2007535168.tif 000008