(57)【要約】  半導体デバイス・パッケージ１０が、半導体デバイス（ダイ）１２および共通リードフレーム１７に電気接続された受動デバイス１４を含む。リードフレーム１７は、打ち抜き加工され、および／または、エッチングされた金属構造体から形成され、複数の導電性リード１６および複数のインターポーザー２０を含む。受動デバイス１４は、インターポーザー２０に電気接続され、ダイ１２上のＩ／Ｏパッド２２がリード１６に電気接続される。ダイ１２、受動デバイス１４およびリードフレーム１７は、パッケージ胴部材３０を形成するモールド成形化合物２８内に封入される。リード１６の底面３８は、パッケージ１０の底部面３４で露出する。
2007521643.tif 000002
【特許請求の範囲】
【請求項１】
外部回路に電気接続するように構成された半導体デバイス・パッケージ（１０）において、
該半導体デバイス・パッケージ（１０）が、
パッケージ胴部材（３０）と、
前記パッケージ胴部材（３０）内に配設された半導体デバイス（１２）と、
前記パッケージ胴部材（３０）内に配設された少なくとも１つの受動デバイス（１４）と、
導電性材料で形成されたリードフレーム（１７）とを含み、
該リードフレーム（１７）が、
半導体デバイス（１２）上のＩ／Ｏパッド（２２）に電気接続された複数のリード（１６）と、
少なくとも１つの受動デバイス（１４）に電気接続された複数の第１のインターポーザー（２０）とを含み、
前記リード（１６）の各々が、前記外部回路に電気接続するために、前記パッケージ胴部材（３０）から露出した第１表面（３８）を含み、
前記複数のインターポーザー（２０）のうちの少なくとも１つのインターポーザー（２０）が、前記少なくとも１つの受動デバイス（１４）を前記外部回路と電気接続するために、前記複数のリード（１６）のうちの少なくとも１つのリード（１６）に電気接続されている半導体デバイス・パッケージ。
【請求項２】
前記パッケージ胴部材（３０）が、前記半導体ダイ（１２）の少なくとも一部、前記少なくとも１つの受動部品（１４）の少なくとも一部、および、前記リードフレーム（１７）の少なくとも一部を封入するモールド成形化合物（２８）によって形成されている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項３】
前記リード（１６）の前記第１表面（３８）が、前記パッケージ胴部材（３０）の表面（３４）と事実上同一平面で露出している請求項２に記載された半導体デバイス・パッケージ（１０）。
【請求項４】
前記少なくとも１つの受動デバイス（１４）が、コンデンサー、インダクター、および抵抗器から成る群から選択される請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項５】
前記リードフレーム（１７）がダイ・パッド（５４）を更に含み、前記半導体デバイス（１２）が前記ダイ・パッド（５４）に固定されている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項６】
前記半導体デバイス（１２）の一部が、前記パッケージ胴部材（３０）から露出している請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項７】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、フリップチップ付属物を形成するために、前記リードフレーム（１７）上の接合箇所（１２４）に鑞接されている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項８】
前記接合箇所（１２４）が、前記複数のリード（１６）に接続された第２インターポーザー（１２２）上に形成されている請求項７に記載された半導体デバイス・パッケージ。
【請求項９】
前記第２インターポーザー（１２２）の各々が、前記接合箇所（１２４）の下に配置された支持ポスト（１２８）を含み、前記支持ポスト（１２８）が、前記パッケージ胴部材（１０）の表面（３４）で露出している請求項８に記載された半導体デバイス・パッケージ（１０）。
【請求項１０】
前記複数のインターポーザー（２０）のうちの少なくとも１つのインターポーザー（２０）が、少なくとも１つの第３インターポーザー（１２６）によって、前記複数のリード（１６）のうちの少なくとも１つのリード（１６）に電気接続されている請求項８に記載された半導体デバイス・パッケージ（１０）。
【請求項１１】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、前記複数のリード（１６）にワイヤ・ボンディング、または、テープ・ボンディングされている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項１２】
前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）が、前記第１インターポーザー（２０）から延びる支持ポスト（５８）を含み、前記支持ポスト（５８）が、前記パッケージ胴部材（１０）の表面（３４）で露出している請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項１３】
半導体デバイス・パッケージ（１０）が、
第１パッケージ面（３４）の少なくとも一部を形成するモールド成形化合物（２８）と、
前記モールド成形化合物（２８）によって少なくとも部分的に覆われた少なくとも１つの受動デバイス（１４）と、
前記モールド成形化合物（２８）によって少なくとも部分的に覆われ、複数のＩ／Ｏパッドを含む半導体デバイス（１２）と、
導電性材料で形成され、前記モールド成形化合物（２８）によって部分的に覆われたリードフレーム（１７）とを含み、
前記リードフレーム（１７）が、
複数のリード（１６）と、
少なくとも１つの受動デバイス（１４）に電気接続された複数の第１のインターポーザー（２０）とを含み、
前記各リードが、複数のＩ／Ｏパッド（２２）のうちの少なくとも１つのＩ／Ｏパッド（２２）に電気接続された接合箇所を形成する第１表面と、前記第１パッケージ面（３４）で露出する第２表面（３８）を有し、
前記複数の第１のインターポーザー（２０）は、それぞれ、複数のリード（１６）の前記第１表面と同一平面の第３表面を有し、複数の第１のインターポーザー（２０）の各々の少なくとも一部が前記第１パッケージ面（３４）から離れて配置されている半導体デバイス・パッケージ。
【請求項１４】
前記少なくとも１つの受動デバイス（１４）が、コンデンサー、インダクター、および抵抗器から成る群から選択される請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１５】
前記リードフレーム（１７）がダイ・パッド（５４）を更に含み、前記半導体デバイス（１２）が前記ダイ・パッド（５４）に固定されている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１６】
前記半導体デバイス（１２）の一部が、前記第１パッケージ面（３４）で露出している請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１７】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、フリップチップ付属物を形成するために、前記リードフレーム（１７）上の接合箇所（１２４）に鑞接されている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１８】
前記接合箇所（１２４）が、前記複数のリード（１６）に接続された第２インターポーザー（１２２）上に形成されている請求項１７に記載された半導体デバイス・パッケージ（１０）。
【請求項１９】
前記第２インターポーザー（１２２）の各々が、前記接合箇所（１２４）の下に配置された支持ポスト（１２８）を含み、前記支持ポスト（１２８）が、前記パッケージ胴部材（１０）の表面（３４）で露出している請求項１８に記載された半導体デバイス・パッケージ（１０）。
【請求項２０】
前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）が、前記第１インターポーザー（２０）から延びる支持ポスト（５８）を含み、前記支持ポスト（５８）が前記第１パッケージ面（３４）で露出している請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項２１】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、前記複数のリード（１６）にワイヤ・ボンディング、または、テープ・ボンディングされている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項２２】
前記複数のリード（１６）のうちの少なくとも１つのリード（１６）が、前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）に電気接続されている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項２３】
半導体デバイス・パッケージ（１０）を形成する方法が、
導電性材料からリードフレーム（１７）を形成する段階と、
半導体デバイス（１２）上のＩ／Ｏパッド（２２）を前記複数のリード（１６）に電気接続する段階と、
前記複数の第１インターポーザー（２０）の対をなす第１インターポーザー（２０）にまたがって少なくとも１つの受動デバイス（１４）を電気接続する段階と、
前記リードフレーム（１７）、前記半導体デバイス（１２）、および、前記少なくとも１つの受動デバイス（１４）のそれぞれの少なくとも一部を、第１パッケージ面（３４）の少なくとも一部を形成するモールド成形化合物（２８）で覆う段階とを含み、
前記リードフレーム（１７）を形成する段階が、前記導電性材料に複数のリード（１６）および複数の第１インターポーザー（２０）を形成すること、および、前記複数のリード（１６）および前記複数のインターポーザー（１６）の底面をエッチングすることを含み、前記エッチングが、前記接点（１６）上の複数の第１表面（３８）を規定し、
前記モールド成形化合物（２８）で覆う段階において、各リード（１６）の前記第１表面（３８）が、前記第１パッケージ面（３４）で露出し、各第１インターポーザー（２０）の少なくとも一部が、前記第１パッケージ面（３４）から離れて配置されている、半導体デバイス・パッケージを形成する方法。
【請求項２４】
前記少なくとも１つの受動デバイス（１４）が、コンデンサー、インダクター、および抵抗器から成る群から選択される請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２５】
前記リードフレーム（１７）を形成する段階が、前記導電性材料からダイ・パッド（５４）を形成する段階を更に含み、
前記半導体デバイス・パッケージを形成する方法が、前記半導体デバイス（１２）を前記ダイ・パッド（５４）に固定する段階を更に含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２６】
前記半導体デバイス（１２）の一部は、前記第１パッケージ面（３４）で露出する請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２７】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）を前記複数のリード（１６）に電気接続する段階が、フリップチップ付属物を形成するために、前記リードフレーム（１７）上の接合箇所（１２４）に前記Ｉ／Ｏパッド（２２）を鑞接する段階を含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２８】
前記リードフレーム（１７）を形成する段階が、前記複数のリード（１６）に接続された複数の第２インターポーザー（１２２）を形成する段階を更に含み、前記接合箇所（１２４）が、前記第２インターポーザー（１２２）上に形成されている請求項２７に記載された半導体デバイス・パッケージを形成する方法。
【請求項２９】
前記エッチングが、前記第２インターポーザー（１２２）上で、前記接合箇所（１２４）の下に配置された支持ポスト（１２８）を更に規定し、前記支持ポスト（１２８）が、前記モールド成形化合物（２８）で覆われた後に、前記第１パッケージ面（３４）で露出する請求項２８に記載された半導体デバイス・パッケージを形成する方法。
【請求項３０】
前記エッチングが、前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）から延びる支持ポスト（５８）を更に規定し、前記支持ポスト（５８）が、前記モールド成形化合物（２８）で覆われた後に、前記第１パッケージ面（３４）で露出する請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項３１】
前記モールド成形化合物（１２８）で覆う前に、各リード（１６）の前記支持ポスト（５８）および前記第１表面（３８）を表面体（１００）に接着させることを更に含む請求項３０に記載された半導体デバイス・パッケージを形成する方法。
【請求項３２】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）を前記複数のリード（１６）に電気接続する作業が、前記Ｉ／Ｏパッド（２２）を前記複数のリード（１６）にワイヤ・ボンディング、または、テープ・ボンディングすることを含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項３３】
前記複数のリード（１６）のうちの少なくとも１つのリード（１６）を、前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）に電気接続することを更に含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００３年２月２１日に出願された米国仮特許出願第６０／４４９０４９号（その全記載内容を引用によって本明細書の記載として援用する）の利益を主張する。
【０００２】
本発明は、広い概念で云えば、半導体デバイス・パッケージに係わり、具体的には、少なくとも１つの受動デバイスを含むリードフレームを基体とする半導体デバイス・パッケージに関するものである。
【背景技術】
【０００３】
従来の半導体デバイス・パッケージでは、環境への露出によるダイへの損傷を防ぐために、半導体デバイス（ダイ）がハウジング内に収納されている。ハウジングは、密封されるか、プラスチック内に収納されるか、または、その他の方法で、環境から保護されるだろう。
【０００４】
リードフレームを基体とする半導体デバイス・パッケージでは、導電性リードフレームによって、少なくとも１つのダイと、プリント回路板などの外部回路との間で電気信号が伝送される。リードフレームは多数のリードを含み、各リードは、内側リード端および反対側の外側リード端を有する。内側リード端は、ダイ上で入出力（Ｉ／Ｏ）パッドに電気接続され、外側リード端は、パッケージ胴部材の外側端子を提供する。外側リード端がパッケージ胴部材の表面で終っている場合、パッケージは、「リードなし」パッケージとして知られ、一方、外側リードがパッケージ胴部材の周囲を越えて延びている場合、パッケージは、「リード付き」と呼ばれる。周知のリードなしパッケージの例は、四角形パッケージ胴部材の底部周辺のまわりに配設された４組のリードを有する、クワッド・フラット・リードなし（ＱＦＮ）パッケージ、および、パッケージ胴部材の底部の両側に沿って配設された２組のリードを有する、デュアル・フラット・リードなし（ＤＦＮ）パッケージを含む。リードフレームを基体とするパッケージの製造方法は、２００２年４月２９日に出願された、本出願人による米国特許出願第１０／１３４８８２号（その全記載内容を引用によって本明細書の記載として援用する）に開示されている。
【０００５】
多くの電子アセンブリでは、たとえば、コンデンサー、インダクター、および抵抗器等の受動部品は、所望機能を与えるために、半導体デバイス・パッケージと相互接続される。これまで、これらの受動部品の大部分は、費用効果的な方法で、収納されたダイ・パッケージ内に集積化することができなかった。
【０００６】
電子アセンブリが、可及的に少ない外部接続部しか必要としないことは、製造業者の観点およびユーザの観点から望ましい。外部接続部は、製造コスト（最終的にユーザに転嫁される）を増大させ、また、信号が外部部品から伝播する時にパッケージにノイズを導入する可能性があるからである。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
かくして、本発明者等は、受動部品をダイの近くに配置し、単一パッケージ内に受動部品およびダイを収納する費用効果的な方法を含む、改良された半導体デバイス・パッケージに対する必要性が存在することを確認した。
【課題を解決するための手段】
【０００８】
従来技術の前記欠点および欠陥、または、その他の欠点および欠陥は、パッケージ胴部材と、パッケージ胴部材内に配設された半導体デバイスと、パッケージ胴部材内に配設された少なくとも１つの受動デバイスと、導電性材料で形成されたリードフレームとを含む半導体デバイス・パッケージによって克服され、または、解決される。リードフレームは、半導体デバイス上のＩ／Ｏパッドに電気接続された複数のリード、パッケージ胴部材から露出した第１表面、および、少なくとも１つの受動デバイスに電気接続された複数の第１のインターポーザー（介挿体）を含む。少なくとも１つの受動デバイスは、コンデンサー、インダクター、および抵抗器から選択されるかもしれない。パッケージ胴部材は、半導体ダイの少なくとも一部、少なくとも１つの受動部品の少なくとも一部、および、リードフレームの少なくとも一部を封入するモールド成形化合物によって形成可能である。リードは、パッケージ胴部材の表面と事実上同一平面内で露出されるだろう。
【０００９】
半導体デバイス上のＩ／Ｏパッドは、複数のリードにワイヤ・ボンディング（ワイヤ接続）されるか、または、テープ・ボンディング（テープ接続）される。一例として、半導体デバイスが固定されたダイ・パッドを、リードフレームが更に含む。別例では、半導体デバイスの一部が、パッケージ胴部材から露出する。別の方法として、フリップチップ付属物（アタッチメント）を形成するために複数のリードに取り付けられた第２インターポーザー上の接合箇所に、半導体デバイスのＩ／Ｏパッドが鑞接される。第１および／または第２インターポーザーの接合箇所の下に、パッケージ胴部材の表面で露出する支持ポストが配置される。
【００１０】
別の観点では、半導体デバイス・パッケージが、第１パッケージ面の少なくとも一部を形成するモールド成形化合物と、モールド成形化合物によって少なくとも部分的に覆われる少なくとも１つの受動デバイスと、モールド成形化合物によって少なくとも部分的に覆われ、複数のＩ／Ｏパッドを含む半導体デバイスと、導電性材料で形成され、モールド成形化合物によって部分的に覆われたリードフレームとを含む。リードフレームは複数のリードを含み、各リードが、複数のＩ／Ｏパッドのうちの少なくとも１つのＩ／Ｏパッドに電気接続された接合箇所を形成する第１表面と、第１パッケージ面で露出する第２表面を有し、また、リードフレームは、少なくとも１つの受動デバイスに電気接続された複数のインターポーザーを含む。複数のインターポーザーは、それぞれ、複数のリードの第１表面と同一平面の第３表面を有し、複数のインターポーザーの各々の少なくとも一部が第１パッケージ面から離れて配置される。
【００１１】
さらに別の観点では、半導体デバイス・パッケージを形成する方法は、導電性材料からリードフレームを形成することを含み、この形成は、導電性材料に複数のリードおよび複数の第１インターポーザーを形成し、かつ、複数のリードおよび複数の第１インターポーザーの底面をエッチングして接点における複数の第１表面を規定し；半導体デバイス上のＩ／Ｏパッドを複数のリードに電気接続し；複数のインターポーザーのうちの対をなす第１インターポーザーにまたがって少なくとも１つの受動デバイスを電気的に接続し；リードフレーム、半導体デバイス、および、少なくとも１つの受動デバイスの各々の少なくとも一部をモールド成形化合物で覆うことを包含する。モールド成形化合物は、第１パッケージ面の少なくとも一部を形成する。各リードの第１表面が第１パッケージ面で露出し、各第１インターポーザーの少なくとも一部が第１パッケージ面から離れて配置される。
【００１２】
半導体デバイスのＩ／Ｏパッドは、複数のリードにワイヤ・ボンディングまたはテープ・ボンディングすることができる。リードフレームの形成は、導電性材料からダイ・パッドを成することを更に含む。この例では、半導体デバイス・パッケージを形成する方法は、半導体デバイスをダイ・パッドに固定することを更に含む。別の例では、半導体デバイスの一部が第１パッケージ面で露出する。さらに別例では、半導体デバイスのＩ／Ｏパッドを複数のリードに電気接続することが、フリップチップ付属物を形成するために、リードフレームの接合箇所にＩ／Ｏパッドを鑞接することを含む。この例では、リードフレームの形成が、複数のリードに接続された複数の第２インターポーザーを形成することを更に含むことができ、接合箇所は第２インターポーザー上に形成される。また、この例では、エッチングが、第２インターポーザーにおける接合箇所の下に配置された支持ポストをさらに規定することができ、該支持ポストは、モールド成形化合物で覆われた後の第１パッケージ面で露出せしめられている。
【００１３】
半導体デバイス・パッケージを形成する方法では、エッチングが、複数の第１インターポーザーの少なくとも１つの第１インターポーザーから延びる支持ポストを更に規定することができ、該支持ポストは、前記モールド成形化合物で覆われた後の第１パッケージ面で露出せしめられている。各リードの前記支持ポストおよび第１表面は、モールド成形化合物で覆う前の表面に接着可能である。
【００１４】
本発明の１つまたは複数の実施例の詳細について、添付図面および以下の説明で述べる。本発明のその他の特徴、目的、および利点は、明細書、図面および特許請求の範囲の記載から明らかになるだろう。
【００１５】
本発明は、添付図面を見ながら行う以下の詳細な説明からより完全に理解されるだろう。図面では、類似部材には類似符号を付している。
【実施例】
【００１６】
図１は半導体デバイス・パッケージ１０の要部欠截図であり、半導体デバイス（ダイ）１２および共通リードフレーム１７に電気接続された受動デバイス１４を含むる。リードフレーム１７は、打ち抜き加工された、および／または、エッチングされた金属構造体から形成され、複数の導電性リード１６および複数のインターポーザー２０を含む。コンデンサー、インダクター、抵抗器、または、任意の他のこうした受動電子デバイスを含む受動デバイス１４は、インターポーザー２０に電気接続される。図示例では、ダイ１２上のＩ／Ｏパッド２２は、リード１６上に形成された接合箇所２４にワイヤ２６によって電気接続されている。しかし、以降でさらに詳細に述べるように、Ｉ／Ｏパッド２２と接合箇所２４を電気接続する他の方法が使用されてもよい。同様に、図示する実施例では、リードフレーム１７は、ダイ１２が搭載されるダイ支持パッド５４を含む。ダイ１２、受動デバイス１４、ワイヤ２６、およびリードフレーム１７は、モールド成形化合物２８内にカプセル化され、モールド成形化合物２８は、上部、底部、および下部表面（面）３２、３４、および３６をそれぞれ有するパッケージ胴部材３０を形成する。リード１６の底面３８は、パッケージ１０の底面３４で露出し、プリント回路板などのような外部回路に電気接続することができる。
【００１７】
図２は、半導体デバイス・パッケージ製造工程における単体化作業前に示した平面図である。図３は、図２のリードフレーム１７の底面図であり、図４は、図３のセクション４−４に沿って切り取ったリードフレーム１７の側面図である。図２を見てわかるように、多数のリードフレーム１７が外側フレーム５０によって相互接続されて、複数のパッケージ１０の製造を容易にすることができる。モールド成形化合物２８（図１）が付与された後に通常実施される、単体化作業中に、リードフレーム１７は、ライン５２に沿って切断されて、外側フレーム５０が取り除かれ、個々のリードフレーム１７が分離される。
【００１８】
図２〜図４に示すリードフレーム１７では、４つのリード１６が、ダイ支持パッド（ダイ・パッド）５４の両側に配置される。ダイ・パッド５４の各角隅部からは、ダイ・パッド５４をモールド成形化合物２８（図１）内に固定するのに役立つ結合帯５６が延びる。結合帯５６のうちの２つ間に形成される空間には、インターポーザー２０が配設される。図示例では、リードフレーム１７は、２つのほぼＬ形状のインターポーザー２０を含み、ほぼＴ形状のインターポーザー２０が、２つのほぼＬ形状のインターポーザー２０の間の空間内に配設される。受動デバイス１４（図１）の種類に関して、必要であれば、インターポーザー２０の数および構成を変えてもよいことが判るだろう。さらに、特定の応用について必要であれば、リード１６の数、構成、および位置を変更してもよいことが理解されるであろう。たとえば、リード１６は、パッケージ１０の底面３４の周囲の近くに配置されるように示されるが、リード１６は、別法として、底面３４の他の位置に配置されてもよい。リード１６およびインターポーザー２０は、単体化作業後に、リード１６およびインターポーザー２０が互いに、またダイパット５４から電気的に絶縁されるように、互いに、また、ダイ・パッド５４から間隔を置いて配置される。
【００１９】
図３、図４に示すように、それぞれのほぼＬ形状のインターポーザー２０の底部からは、支持ポスト５８が延び、支持ポスト５８は、リード１６の底面３８およびダイ・パッド５４の底面６２と同一平面の底面６０を有する。結合帯５６の一方の上に配設されたタブ６４は、タブ６４から延びる識別ポスト６６を含み、識別ポスト６６の底部は、リード１６、ダイ・パッド５４、および支持ポスト５８の底面と同一平面である。
【００２０】
リードフレーム１７は、任意の適した導電性材料シート、好ましくは、銅または銅基合金から形成されることができる。銅基合金とは、材料が、銅を５０重量％より多く含有することを意味する。リードフレーム１７を形成する導電性材料シートは、好ましくは、図４でＴ１で示す、約０．１０ｍｍ〜約０．２５ｍｍ、より好ましくは、約０．１５ｍｍ〜約０．２０ｍｍの厚みを有する。ダイ・パッド５４、リード１６、インターポーザー２０、および結合帯５６を含む、リードフレーム１７の特徴部のそれぞれについての前駆体は、打ち抜き加工、化学エッチング、レーザ・アブレーション、または、同様なものなどの任意の知られている方法を使用して形成されてもよい。リードフレーム１７は、図３では網掛けで、図４ではＴ２で示す、厚みの薄い領域を含む。厚みの薄い領域を形成するための材料の厚みの減少部は、化学エッチングまたはレーザ・アブレーションなどの制御されたサブトラクティブ法を使用して形成されてもよい。たとえば、リード１６、支持ポスト５８、およびダイ・パッド５４の底面３８、６０、および６２をそれぞれ形成することを意図された各表面は、化学レジストを被覆され、被覆されない表面は、厚みＴ２を達成するのに十分な材料を除去するのに有効な時間の間、適切なエッチング剤に暴露されてもよい。厚みＴ２は、好ましくは、リードフレーム１７の厚みＴ１の約２５％〜約６０％（即ち、リードフレームを形成するのに使用される材料の厚み）、より好ましくは、この厚みの約４０％〜約５０％である。この好ましい範囲の厚みは、リードフレーム１７をパッケージ１０内に閉じ込めるために、薄い厚み部分の下にモールド成形化合物を受け入れるのに十分なクリアランスを提供する。
【００２１】
リードフレーム１７の種々の特徴部が形成された後、支持ポスト５８、リード１６、およびダイ・パッド５４の底面は、図５に示す表面体１００に接着される（ａｄｈｅｒｅ）。図示例では、表面体１００は、粘着性テープ上に形成され、粘着性テープは、支持ポスト５８、リード１６、およびダイ・パッド５４の底面にそれぞれ形成された実質的に同一平面の表面６０、３８、および６２に接触し、固定する。図５は、単一リードフレーム１７を示すが、図２および図３に示すように、複数の相互接続されたリードフレーム１７が設けられてもよい。
【００２２】
リードフレーム１７が表面体１００に接着された状態で、受動デバイス１４は、その後、リードフレーム１７に電気接続される。図示する実施例では、それぞれの受動デバイス１４は、１つのインターポーザー２０から別のインターポーザーに延び、インターポーザー２０の間の空間にまたがる。たとえば、２つの受動デバイス１４は、ほぼＬ形状のインターポーザー２０とほぼＴ形状のインターポーザー２０の間で電気接続されるが、１つの受動デバイス１４は、ほぼＬ形状のインターポーザー２０の間で電気接続される。受動デバイス１４は、たとえば、鑞材、導電性接着剤またはエポキシ、或いは、同様なものなどの任意の従来の手段を使用してインターポーザー２０に取り付けられてもよい。
【００２３】
図６は、ワイヤ２６が、ダイ１２上のＩ／Ｏパッド２２、リード１６上の接合箇所２４、およびインターポーザー２０上の接合箇所１０４にボンディングされた後のリードフレーム１７の正面図である。ワイヤ・ボンディングする前に、ダイ１２は、はんだ、エポキシ、両面接着テープなどのような任意の従来の方法を使用してダイ・パッド５４に固定される。ダイ１２がダイ・パッド５４に固定された後、ワイヤ２６は、ダイ１２上のＩ／Ｏパッド２２と各リード１６上の接合箇所２４の間、および、インターポーザー２０上の接合箇所１０４と１つまたは複数のリード１６上の接合箇所２４の間で個々に接続される。支持ポスト５８は、リード１６との接合箇所１０４の平坦性を維持するために、インターポーザー２０上の接合箇所１０４の下に配置され、ワイヤ２６の正確なボンディングを可能にし、したがって、パッケージ１０の製造における欠陥を低減化する。さらに、支持ポスト５８は、表面体１００（図５）上でのワイヤ２６のボンディングに関連する力を伝達し、したがって、いろいろなワイヤ・ボンディング方法が使用されることを可能にする。たとえば、ワイヤ・ボンディングは、超音波接合（圧力と急激な超音波振動組み合わせを作用させて冶金学的冷間溶接を行なう）、熱圧着（圧力と昇温との組み合わせを作用させて溶接を行なう）、または、サーモソニック接合（加圧、昇温、および急激な超音波振動の組み合わせを作用させて溶接を行なう）によって行なうことができる。ボンディングで使用されるワイヤのタイプは、好ましくは、金、金基合金、アルミニウム、または、アルミニウム基合金から作られてもよい。ワイヤ・ボンディングに対する代替法として、ＴＡＢ（自動式テープ接合：ｔａｐｅ  ａｕｔｏｍａｔｅｄ  ｂｏｎｄｉｎｇ）用いてもよい。
【００２４】
ワイヤ２６がボンディングされた後、ダイ１２、リードフレーム１７、受動デバイス１４、およびワイヤ２６は、図１および図７に示すように、モールド成形化合物２８で覆われる。モールド成形化合物２８は、トランスファー成形プロセスまたは射出成形プロセスなどの任意の従来技法を用いて付与してもよい。モールド成形化合物２８は、流動化温度約２５０℃〜３００℃を有する、電気絶縁性の材料、好ましくは、ポリマー成形樹脂である。また、モールド成形化合物２８は、低温耐熱複合ガラスである。
【００２５】
モールド成形化合物２８の付与中に、支持ポスト５８、リード１６、およびダイ・パッド５４の下部表面６０、３８、および６２は、それぞれ、表面体１００（図５）に接着されたままとなって、リードフレーム１７の移動を防止し、したがって、ワイヤ接合が乱されないか、または、破損しないことを確保するために役立つ。さらに、リードフレーム１７の厚みの薄い部分の下に形成された空間は、モールド成形化合物２８を受け入れ、インターポーザー２０、リード１６、および、ダイ・パッド５４をパッケージ１０内に固定するために役立つ。
【００２６】
モールド成形化合物２８が付与された後、接着された表面体１００（図５）が除去され、必要であれば、取り付けられたパッケージ１０は、パンチング、或いは、ブレード、ウォータ・ジェット、レーザ等による切断によって単体化される。図７は、単体化作業後のパッケージ１０の平面斜視図であり、図８は単体化後のパッケージ１０の底面図である。図７および図８を見ると、接着された表面体１００（図５）の除去および単体化作業後に、各パッケージ１０のリードフレーム１７の複数の部分が露出される。特に、リード１６の一部、インターポーザー２０の一部、および、結合帯５６の一部は、パッケージ１０の側部面３６で露出する。図８に示すように、ダイ・パッド５４、リード１６、支持ポスト５８、および識別ポスト６６の底面６６は、パッケージ１０の底面３４で露出する。
【００２７】
図示例では、側部表面３６で露出する各リード１６の部分は、パッケージ１０の全体の底部縁を形成するモールド成形化合物２８によって、関連する底面３８から分離される。別法として、１つまたは複数のコンタクト１６は、側部表面３６で露出するリード１６の部分が、パッケージ１０の底部縁でリード１６の底面３８と接続するように構成されてもよい。この実施例では、１つまたは複数のリード１６は、パッケージ１０の底部縁の一部を形成する。典型的な配置では、リード１６の底面３８のみが、外部電気回路への接続に使用されるであろう。しかし、支持ポスト５８の底面６０はまた、必要に応じて、外部回路に接続されてもよい。
【００２８】
図９〜図１１を見ると、パッケージ１０で使用するための代替リードフレーム１２０が示される。リードフレーム１２０が、フリップ・チップ方式でのダイ１２とリード１６間の電気接続のためにインターポーザー１２２と共に構成されることを除いて、リードフレーム１２０は、図２〜図４に示すリードフレーム１７と実質的に同じである。すなわち、ダイ１２は、Ｉ／Ｏパッド２２（図１）が下を向くように裏返され、Ｉ／Ｏパッド２２は、鑞接または同様な方法によって、インターポーザー１２２の上部に形成された接合箇所１２４に直接電気接続される。任意選択で、リードフレーム１２０はまた、ほぼＬ形状のインターポーザー２０と１つまたは複数のリード１６の間に延びるインターポーザー１２６を含んでもよい。支持ポート１２８は、鑞接およびカプセル化プロセス中に、接合箇所１２４を支持するために、インターポーザー１２２上の接合箇所１２４の下に形成される。
【００２９】
インターポーザー１２２の追加によって、インターポーザー１２２がダイ１２をパッケージ１０内で支持するため、図２〜図４のダイ・パッド５４の必要性がなくなる。さらに、インターポーザー１２２および１２６の追加によって、前記ワイヤ・ボンディングまたはテープ・ボンディング工程の必要性がなくなる。その他の点では、リードフレーム１２０を使用したパッケージ１０の製造は、上述した製造と実質的に同じであり、その結果得られるパッケージ１０は、図１２に示す底面３４を有する。
【００３０】
図１２に示すように、リード１６、支持ポスト５８、および支持ポスト１２８の底面は、パッケージ１０の底面３４で露出する。典型的な配置では、リード１６の底面３８だけが、外部電気回路への接続に使用されるであろう。しかし、支持ポスト５８および／または１２８の底面３８はまた、必要に応じて、外部回路に接続されてもよい。支持ポスト１２８の底面３８が、外部回路への接続に使用される場合、リード１６およびインターポーザー１２２は、リードフレーム１２０からなくなってもよい。この場合、支持ポスト１２８は、パッケージ１０用のリードの役を果たす。本明細書で述べた任意の具体例と同様に、リード１６の数、構成、および位置は、特定の用途について必要であれば、変更されてもよいことが理解されるであろう。たとえば、リード１６は、パッケージ１０の底面３４の周囲の近くに配置されるものとして示されるが、リード１６は、別法として、底面３４のその他の位置に配置してもよい。
【００３１】
図１３〜図１５を見ると、パッケージ１０で使用するための、別の代替のリードフレーム１５０が示される。リードフレーム１５０がダイ・パッド５４を含まないことを除いて、リードフレーム１５０は、図２〜図４に示すリードフレーム１７と実質的に同じである。この構成では、ダイ１２は、ワイヤ・ボンディングおよびカプセル化プロセス中に表面体１００（図５）によって支持される。その他の点では、リードフレーム１３０を使用したパッケージ１０の製造は、上述の製造と実質的に同じであり、結果として得られるパッケージ１０は、図１６に示す底面３４を有する。ダイ１２、リード１６、および支持ポスト５８の底面は、パッケージ１０の底面３４で露出する。
【００３２】
本明細書で述べた具体例のいずれも、受動デバイス１４が、ダイ１２の非常に近くに位置し、従来の複数部品ダイ・パッケージよりも小さい全体のサイズを有するパッケージ１０をもたらす。本発明者等は、部品の間に外側リードが少なく、ワイヤ長が短いために、本発明の構成が、部品間のより高速な電気接続を実証することを認識した。パッケージは、たとえば、小型アウトライン集積回路（ＳＯＩＣ）、弱収縮小輪郭パッケージ（ＴＳＳＯＰ）、クオーツ・サイズ・アウトライン・パッケージ（ＱＳＯＰ）などのようなデュアル・フラット・リードなしアセンブリに対するドロップ・イン交換品（嵌め込み型交換品）として使用可能である。
【００３３】
本発明は、好適例に関連して説明したが、当業者には明らかであろうが、本発明の精神および範囲から逸脱することなく、多くの変形および変更が可能である。たとえば、代替のパッケージ構成を採用することは、本発明の範囲内であることを理解すべきである。各種変更は、たとえば、ダイの取り付けおよび／またはワイヤ・ボンディングの前または後で適用されるめっきを含んでもよい。
【００３４】
以上により、本発明の教示は、前記詳細な説明による構成等の具体的な半導体ダイ・パッケージ構成に限定されることを意図しない。したがって、特許請求の範囲で定義される本発明は、前記構成の細目に限定されず、その他の変形および変更が、定義された特許請求の範囲に記載される本発明の精神および範囲内に含まれることを意図していることは、当業者にとって明らかだろう。
【図面の簡単な説明】
【００３５】
【図１】本発明の一実施例に係わる、受動デバイスを有するリードフレームを基体とする半導体デバイス・パッケージの要部欠截斜視図。
【図２】図１の半導体デバイス用リードフレームの平面図。
【図３】図２のリードフレームの底面図。
【図４】図３における線４−４に沿って截断したリードフレームの側面図。
【図５】受動デバイスが接続されている、図２のリードフレームの斜視図。
【図６】ダイおよび受動デバイスが接続されている、図２のリードフレームの平面図。
【図７】単体化作業後のリードフレームを基体とする半導体デバイス・パッケージの上面斜視図。
【図８】単体化作業後のリードフレームを基体とする半導体デバイス・パッケージの底面図。
【図９】リードフレームを基体とする半導体デバイス・パッケージで使用されるための代替リードフレームの平面図。
【図１０】図９の代替リードフレームの底面図。
【図１１】図１０における截断線１１−１１に截断した図９の代替リードフレームの側面図。
【図１２】図９の代替リードフレームを含む半導体デバイス・パッケージの底面図。
【図１３】リードフレームを基体とする半導体デバイス・パッケージで使用されるための別の代替のリードフレームの平面図。
【図１４】図１３の代替リードフレームの底面図。
【図１５】図１４の線１５−１５に沿って截断した図１３の代替のリードフレームの側面図。
【図１６】図１３の代替リードフレームを含む半導体デバイス・パッケージの底面図。
【図１】
2007521643.tif 000003
【図２】
2007521643.tif 000004
【図３】
2007521643.tif 000005
【図４】
2007521643.tif 000006
【図５】
2007521643.tif 000007
【図６】
2007521643.tif 000008
【図７】
2007521643.tif 000009
【図８】
2007521643.tif 000010
【図９】
2007521643.tif 000011
【図１０】
2007521643.tif 000012
【図１１】
2007521643.tif 000013
【図１２】
2007521643.tif 000014
【図１３】
2007521643.tif 000015
【図１４】
2007521643.tif 000016
【図１５】
2007521643.tif 000017
【図１６】
2007521643.tif 000018
【手続補正書】
【提出日】平成19年2月16日(2007.2.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部回路に電気接続するように構成された半導体デバイス・パッケージ（１０）において、
該半導体デバイス・パッケージ（１０）が、
パッケージ胴部材（３０）と、
前記パッケージ胴部材（３０）内に配設された半導体デバイス（１２）と、
前記パッケージ胴部材（３０）内に配設された少なくとも１つの受動デバイス（１４）と、
導電性材料で形成されたリードフレーム（１７）とを含み、
該リードフレーム（１７）が、
前記パッケージ胴部材（３０）の第１側面（３６）に近接して位置合わせされた複数の第１のリード（１６）と、
前記パッケージ胴部材の第２側面（３６）に近接して位置合わせされた複数の第２のリード（１６）と、
前記少なくとも１つの受動デバイス（１４）に電気接続された複数の第１のインターポーザー（２０）とを含み、
前記複数の第１および第２のリード（１６）が、前記半導体デバイス（１２）上のＩ／Ｏパッド（２２）に電気接続され、前記複数の第１および第２のリードのうちの各リード（１６）が、前記外部回路に電気接続するために前記パッケージ胴部材（３０）から露出している第１表面（３８）を含み、
前記複数の第１のインターポーザー（２０）のうちの少なくとも１つのインターポーザー（２０）が、前記少なくとも１つの受動デバイス（１４）を前記外部回路と電気接続するために、前記複数の第１および第２のリード（１６）のうちの少なくとも１つのリード（１６）に電気接続され、前記複数の第１のインターポーザー（２０）、前記半導体デバイス（１２）、および、前記少なくとも１つの受動デバイス（１４）が、前記複数の第１および第２のリード（１６）の間に配設されている半導体デバイス・パッケージ（１０）。
【請求項２】
前記パッケージ胴部材（３０）が、前記半導体ダイ（１２）の少なくとも一部、前記少なくとも１つの受動部品（１４）の少なくとも一部、および、前記リードフレーム（１７）の少なくとも一部を封入するモールド成形化合物（２８）によって形成されている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項３】
前記リード（１６）の前記第１表面（３８）が、前記パッケージ胴部材（３０）の表面（３４）と事実上同一平面で露出している請求項２に記載された半導体デバイス・パッケージ（１０）。
【請求項４】
前記少なくとも１つの受動デバイス（１４）が、コンデンサー、インダクター、および抵抗器から成る群から選択される請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項５】
前記リードフレーム（１７）が、前記複数の第１および第２のリード（１６）の間に配設されたダイ・パッド（５４）を更に含み、前記半導体デバイス（１２）が前記ダイ・パッド（５４）に固定されている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項６】
前記半導体デバイス（１２）の一部が、前記パッケージ胴部材（３０）から露出している請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項７】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、フリップチップ付属物を形成するために、前記リードフレーム（１７）上の接合箇所（１２４）に鑞接されている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項８】
前記接合箇所（１２４）が、前記複数の第１および第２のリード（１６）に接続された第２インターポーザー（１２２）上に形成されている請求項７に記載された半導体デバイス・パッケージ。
【請求項９】
前記第２インターポーザー（１２２）の各々が、前記接合箇所（１２４）の下に配置された支持ポスト（１２８）を含み、前記支持ポスト（１２８）が、前記パッケージ胴部材（１０）の表面（３４）で露出している請求項８に記載された半導体デバイス・パッケージ（１０）。
【請求項１０】
前記複数のインターポーザー（２０）のうちの少なくとも１つのインターポーザー（２０）が、少なくとも１つの第３インターポーザー（１２６）によって、前記複数の第１および第２のリード（１６）のうちの少なくとも１つのリード（１６）に電気接続されている請求項８に記載された半導体デバイス・パッケージ（１０）。
【請求項１１】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、前記複数の第１および第２のリード（１６）にワイヤ・ボンディング、または、テープ・ボンディングされている請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項１２】
前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）が、前記第１インターポーザー（２０）から延びる支持ポスト（５８）を含み、前記支持ポスト（５８）が、前記パッケージ胴部材（１０）の表面（３４）で露出している請求項１に記載された半導体デバイス・パッケージ（１０）。
【請求項１３】
半導体デバイス・パッケージ（１０）が、
第１パッケージ面（３４）の少なくとも一部を形成するモールド成形化合物（２８）と、
前記モールド成形化合物（２８）によって少なくとも部分的に覆われた少なくとも１つの受動デバイス（１４）と、
前記モールド成形化合物（２８）によって少なくとも部分的に覆われ、複数のＩ／Ｏパッドを含む半導体デバイス（１２）と、
導電性材料で形成され、前記モールド成形化合物（２８）によって部分的に覆われたリードフレーム（１７）とを含み、
前記リードフレーム（１７）が、
前記パッケージ胴部材（３０）の第１側面（３６）に近接して位置合わせされた複数の第１のリード（１６）と、
前記パッケージ胴部材（３０）の第２側面（３６）に近接して位置合わせされた複数の第２のリード（１６）と、
少なくとも１つの受動デバイス（１４）に電気接続された複数の第１のインターポーザー（２０）とを含み、
前記複数の第１および第２のリードの各々が、前記複数のＩ／Ｏパッド（２２）のうちの少なくとも１つのＩ／Ｏパッド（２２）に電気接続された接合箇所を形成する第１表面、および、前記第１パッケージ面（３４）で露出している第２表面（３８）を有し、
前記複数の第１インターポーザー（２０）の各々が、前記複数の第１および第２のリード（１６）の前記第１表面と同一平面の第３表面を有し、前記複数の第１インターポーザー（２０）の各々の少なくとも一部が前記第１パッケージ面（３４）から離れて配置され、前記複数の第１インターポーザー（２０）、前記半導体デバイス（１２）、および、前記少なくとも１つの受動デバイス（１４）は、前記複数の第１および第２のリード（１６）の間に配置されている半導体デバイス・パッケージ（１０）。
【請求項１４】
前記少なくとも１つの受動デバイス（１４）が、コンデンサー、インダクター、および抵抗器から成る群から選択される請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１５】
前記リードフレーム（１７）が、前記複数の第１および第２のリード（１６）の間に配置されたダイ・パッド（５４）を更に含み、前記半導体デバイス（１２）が前記ダイ・パッド（５４）に固定されている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１６】
前記半導体デバイス（１２）の一部が、前記第１パッケージ面（３４）で露出している請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１７】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、フリップチップ付属物を形成するために、前記リードフレーム（１７）上の接合箇所（１２４）に鑞接されている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項１８】
前記接合箇所（１２４）が、前記複数の第１および第２のリード（１６）に接続された第２インターポーザー（１２２）上に形成されている請求項１７に記載された半導体デバイス・パッケージ（１０）。
【請求項１９】
前記第２インターポーザー（１２２）の各々が、前記接合箇所（１２４）の下に配置された支持ポスト（１２８）を含み、前記支持ポスト（１２８）が、前記パッケージ胴部材（１０）の表面（３４）で露出している請求項１８に記載された半導体デバイス・パッケージ（１０）。
【請求項２０】
前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）が、前記第１インターポーザー（２０）から延びる支持ポスト（５８）を含み、前記支持ポスト（５８）が前記第１パッケージ面（３４）で露出している請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項２１】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）が、前記複数の第１および第２のリード（１６）にワイヤ・ボンディング、または、テープ・ボンディングされている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項２２】
前記複数の第１および第２のリード（１６）のうちの少なくとも１つのリード（１６）が、前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）に電気接続されている請求項１３に記載された半導体デバイス・パッケージ（１０）。
【請求項２３】
半導体デバイス・パッケージ（１０）を形成する方法が、
導電性材料からリードフレーム（１７）を形成する段階と、前記複数の第１および第２のリード（１６）の間に配設された半導体デバイス（１２）上のＩ／Ｏパッド（２２）を前記複数の第１および第２のリード（１６）に電気接続する段階と、
前記複数の第１インターポーザー（２０）の対をなす第１インターポーザー（２０）にまたがって少なくとも１つの受動デバイス（１４）を電気接続する段階と、
前記リードフレーム（１７）、前記半導体デバイス（１２）、および、前記少なくとも１つの受動デバイス（１４）のそれぞれの少なくとも一部を、第１パッケージ面（３４）の少なくとも一部を形成するモールド成形化合物（２８）で覆う段階とを含み、
前記リードフレーム（１７）を形成する段階が、前記導電性材料に複数の第１のリード（１６）、複数の第２のリード（１６）、および複数の第１インターポーザー（２０）を形成すること、および、前記複数の第１および第２のリード（１６）および前記複数の第１のインターポーザー（２０）の底面をエッチングすることを含み、前記複数の第１インターポーザー（２０）が、前記複数の第１および第２のリード（１６）の間に配置されており、前記エッチングは、前記複数の第１および第２のリード（１６）上で複数の第１表面（３８）を規定するとともに、前記第１インターポーザー（２０）上で複数の第２表面（６０）を規定し、前記第１表面（３８）が、前記第２表面（６０）と同一平面であり、
各リード（１６）の前記第１表面（３８）が前記第１パッケージ面（３４）で露出し、各第１インターポーザー（２０）の少なくとも一部が前記第１パッケージ面（３４）から離れて配置されている、半導体デバイス・パッケージ（１０）を形成する方法。
【請求項２４】
前記少なくとも１つの受動デバイス（１４）が、コンデンサー、インダクター、および抵抗器から成る群から選択される請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２５】
前記リードフレーム（１７）を形成する段階が、前記導電性材料からダイ・パッド（５４）を形成する段階を更に含み、前記半導体デバイス・パッケージを形成する方法が、前記半導体デバイス（１２）を前記ダイ・パッド（５４）に固定する段階を更に含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２６】
前記半導体デバイス（１２）の一部は、前記第１パッケージ面（３４）で露出する請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２７】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）を前記複数の第１および第２のリード（１６）に電気接続する段階が、フリップチップ付属物を形成するために、前記リードフレーム（１７）上の接合箇所（１２４）に前記Ｉ／Ｏパッド（２２）を鑞接する段階を含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項２８】
前記リードフレーム（１７）を形成する段階が、前記複数の第１および第２のリード（１６）に接続された複数の第２インターポーザー（１２２）を形成する段階を更に含み、前記接合箇所（１２４）が、前記第２インターポーザー（１２２）上に形成されている請求項２７に記載された半導体デバイス・パッケージを形成する方法。
【請求項２９】
前記エッチングが、前記第２インターポーザー（１２２）上で、前記接合箇所（１２４）の下に配置された支持ポスト（１２８）を更に規定し、前記支持ポスト（１２８）が、前記モールド成形化合物（２８）で覆われた後に、前記第１パッケージ面（３４）で露出する請求項２８に記載された半導体デバイス・パッケージを形成する方法。
【請求項３０】
前記エッチングが、前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）から延びる支持ポスト（５８）を更に規定し、前記支持ポスト（５８）が、前記モールド成形化合物（２８）で覆われた後に、前記第１パッケージ面（３４）で露出する請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項３１】
前記モールド成形化合物（１２８）で覆う前に、各リード（１６）の前記支持ポスト（５８）および前記第１表面（３８）を表面体（１００）に接着させることを更に含む請求項３０に記載された半導体デバイス・パッケージを形成する方法。
【請求項３２】
前記半導体デバイス（１２）上の前記Ｉ／Ｏパッド（２２）を前記複数の第１および第２のリード（１６）に電気接続する作業が、前記Ｉ／Ｏパッド（２２）を前記複数の第１および第２のリード（１６）にワイヤ・ボンディング、または、テープ・ボンディングすることを含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【請求項３３】
前記複数の第１および第２のリード（１６）のうちの少なくとも１つのリード（１６）を、前記複数の第１インターポーザー（２０）のうちの少なくとも１つの第１インターポーザー（２０）に電気接続することを更に含む請求項２３に記載された半導体デバイス・パッケージを形成する方法。
【国際調査報告】
2007521643.tif 000019