(57)【要約】アクティブマトリクス電界発光表示装置は、列方向に電源ライン２６を有する。分離トランジスタ３０は、夫々の画素の駆動トランジスタ２２を画素表示素子２から分離するため設けられる。装置は２つのモードで動作する。第１のモードで、分離トランジスタ３０は、夫々の画素に関して駆動トランジスタ２２を表示素子２から分離し、画素駆動信号が行毎に順に配列の全ての画素へ供給される。第２のモードで、分離トランジスタ３０は、駆動トランジスタ２２を表示素子２へ結合し、電流が表示素子に流される。この表示装置で、画素駆動信号は、行毎に１つの相で表示配列に取込まれる。電源ラインが列にある場合に、画素駆動信号の取込み中、電流は一度に電源ラインに沿って１つの画素のみへ供給される。垂直クロストークが回避されるように、この時間中に如何なる表示素子によっても電流は引き込まれない。これは画素データが画素に正確に蓄えられることを可能にする。【特許請求の範囲】
【請求項１】
行及び列に配置された表示画素の配列を有するアクティブマトリクス電界発光表示装置であって、
夫々の画素は：
電界発光（ＥＬ）表示素子；
表示画素の夫々の列へ電力を夫々供給する結合された電源ラインからの電流を前記表示素子に流す駆動トランジスタ；
データラインからの画素駆動信号を前記駆動トランジスタのゲートへ供給するアドレストランジスタ；及び
前記駆動トランジスタを前記表示素子から分離する分離トランジスタ，
を有し、
前記分離トランジスタが夫々の画素に関して前記駆動トランジスタを前記表示素子から分離し、画素駆動信号が行毎に順に前記配列の全ての画素へ供給されるところの第１のモードと、前記分離トランジスタが前記駆動トランジスタを前記表示素子へ結合し、電流が前記表示素子に流されるところの第２のモードとから成る２つのモードで動作する、
ことを特徴とする装置。
【請求項２】
前記ＥＬ表示素子及び前記駆動トランジスタは、第１の電源ラインと第２の電源ラインとの間に直列に接続されることを特徴とする請求項１記載の装置。
【請求項３】
前記分離トランジスタは、前記表示素子と前記駆動トランジスタとの間に接続されることを特徴とする請求項２記載の装置。
【請求項４】
前記駆動トランジスタは、ポリシリコンＴＦＴであることを特徴とする請求項１乃至３のうちいずれか一項記載の装置。
【請求項５】
夫々の画素は、前記駆動トランジスタのゲートとソースとの間に蓄積キャパシタを更に有することを特徴とする請求項１乃至４のうちいずれか一項記載の装置。
【請求項６】
夫々の画素は、前記表示素子の光出力に依存して前記蓄積キャパシタを放電する光依存性デバイスを更に有することを特徴とする請求項５記載の装置。
【請求項７】
前記光依存性デバイスは、放電フォトダイオードを有することを特徴とする請求項６記載の装置。
【請求項８】
前記第２のモードにおいて、画素の異なる行の前記分離トランジスタは、順に、画素の行に関して前記駆動トランジスタを前記表示素子へ結合するようオンとされることを特徴とする請求項１乃至７のうちいずれか一項記載の装置。
【請求項９】
電界発光（ＥＬ）表示素子と、該表示素子に電流を流す駆動トランジスタとを夫々が有する表示画素の行及び列の配列を有するアクティブマトリクス電界発光表示装置をアドレス指定する方法であって：
第１のモードで、夫々の画素において前記駆動トランジスタを前記表示素子から分離し、行毎に順に前記配列の全ての画素へ画素駆動信号を供給するステップ；及び
第２のモードで、夫々の画素において前記駆動トランジスタを前記表示素子へ結合し、列電源ラインからの電流を前記駆動トランジスタ及び前記表示素子を介して引き込むことによって前記表示素子に電流を流すステップ；
を有する方法。
【請求項１０】
前記第２のモードにおいて、前記駆動トランジスタは、順に、画素の行の表示素子へ結合されることを特徴とする請求項９記載の方法。
【請求項１１】
前記第２のモードにおいて、前記表示素子から出力される光の一部は、前記駆動トランジスタの動作を制御し、それによって光フィードバック制御ループを実施するために使用されることを特徴とする請求項１０記載の方法。
【請求項１２】
一画素に関して前記駆動トランジスタを前記表示素子から分離するステップは、前記画素の表示素子と駆動トランジスタとの間の分離トランジスタをオフとするステップを有することを特徴とする請求項９乃至１１記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば電界発光表示装置、具体的にはアクティブマトリクス表示装置のような発光表示装置に関する。
【背景技術】
【０００２】
電界発光や光放射型の表示素子を用いるマトリクス表示装置が良く知られる。前記表示素子は、例えばポリマー材料を用いる有機薄膜電界発光素子、又は従来のIII−Ｖ族半導体化合物を用いる発光ダイオード（ＬＥＤ）を有しても良い。有機電界発光物質、特にポリー材料における最近の発展は、特に映像表示装置に使用されるべきそれらの能力を実証している。一般的に、これらのポリマー材料は、一対の電極間に挟まれた半導体共役高分子の１又はそれ以上の層を有する。一対の電極の1つは透明であり、他は空孔又は電子を高分子層に入れるのに適した物質から成る。
【０００３】
ポリマー材料は、ＣＶＤ処理、又は水溶性共役高分子の溶液を用いるスピンコーティング技術によって作られ得る。また、インクジェット印刷が使用されても良い。有機電界発光物質は、それらが表示機能及びスイッチング機能の両方を提供する能力を有するように、ダイオードのようなＩ−Ｖ特性を示し、従って、パッシブ型表示装置において使用可能である。代替的には、これらの物質は、表示素子と、表示素子を流れる電流を制御するスイッチングデバイスとを夫々が有する画素を有するアクティブマトリクス表示装置に用いられても良い。
【０００４】
この形式の表示装置は電流駆動型表示素子を有するので、従来のアナログ駆動方式は、表示素子へ制御可能な電流を供給する。画素構造の一部として電流源トランジスタを設けることが知られる。この電流源トランジスタに供給されるゲート電圧は、表示素子を流れる電流を決める。蓄積キャパシタは、アドレス指定相の後にゲート電圧を保持する。
【０００５】
図１は、既知のアクティブマトリクスアドレス指定型電界発光表示装置を示す。表示装置は、規則正しく間隔を空けられた画素の行及び列のマトリクス配列を有するパネルを有する。該画素は、ブロック１によって表わされ、結合される切替え手段と共に電界発光表示素子２を有し、行（選択）及び列（データ）のアドレス導電体４及び６の交差する組の間の共通部分に置かれている。簡単のため、数個の画素しか図には示されていない。実際には、画素の数百の行及び列が存在しうる。画素１は、行走査ドライバ回路８及び列データドライバ回路９を含む周辺の駆動回路によって、行及び列のアドレス導電体の組を介してアドレス指定される。これらのドライバ回路は、導電体の夫々の組の終端に接続されている。
【０００６】
電界発光表示素子２は、ここではダイオード素子（ＬＥＤ）として表わされ、有機電界発光物質の１又はそれ以上のアクティブ層が挟まれた一対の電極を有する有機発光ダイオードを有する。前記配列の表示素子は、結合されるアクティブマトリクス回路と共に絶縁支持材の一方の側に載せられている。表示素子の陰極又は陽極のいずれか一方は、透明な導電物質で形成されている。支持材は、例えばガラスのような透明な物質から作られ、基板に最も近い表示素子２の電極は、例えばＩＴＯのような透明な導電物質から成っても良い。従って、電界発光層より発せられる光は、支持材の他の側において観測者に対して可視的であるようにこれらの電極及び支持材を介して伝達される。
【０００７】
図２は、電圧プログラム式動作を提供する既知の画素及び駆動回路配置を簡単な回路図形式で示す。夫々の画素１は、ＥＬ表示素子２と、結合されるドライバ回路とを有する。ドライバ回路は、行導電体４の行アドレスパルスによりオンとされるアドレストランジスタ１６を有する。アドレストランジスタ１６がオンとされると、列導電体６の電圧は、残りの画素へ伝わることができる。具体的には、アドレストランジスタ１６は、列導電体電圧を電流源２０へ供給する。電流源２０は、駆動トランジスタ２２と、蓄積キャパシタ２４とを有する。列電圧は、駆動トランジスタ２２のゲートへ供給され、ゲートは、行アドレスパルスが終了した後でさえ、蓄積キャパシタ２４によってこの電圧に保たれる。駆動トランジスタ２２は、電源ライン２６から電流を引き込む。
【０００８】
この回路内の駆動トランジスタ２２は、ｐ形ＴＦＴとして実施されているので、蓄積キャパシタ２４は、ゲート−ソース間電圧を一定に保つ。これにより、トランジスタ２２を流れる一定のソース−ドレイン間電流が得られる。従って、トランジスタ２２は、画素の所望の電流源動作を提供する。
【０００９】
本発明は、特に、電源ライン２６が、例えば同じ物質層から形成される列導電体６に並列であるところの画素構造に関する。この物質層は、一般的に製造プロセスの表面金属であり、通常行導電体を形成するために用いられる底面金属層よりも厚く、従って、より小さい抵抗を有しうる。また、その場合に、電源ラインの長さは、横長表示装置に対して、より短いので、ラインの端から端での電圧降下は、より低くなり、より大きな表示装置が作られることが可能となる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図２の画素回路が垂直電源ラインを使用するよう変形される場合には、画素回路は、深刻なクロストークを欠点として有しうる。具体的には、画素は、データが画素に蓄えられる間に表示素子への電流供給を遮断することによって動作し、蓄えられたデータ電圧は、電源ライン電圧と相対的な電圧である。遮断は、図２の回路では更なるトランジスタ２８によって実行されるが、他の手段が用いられても良い。例えば、他の手段としては、切替え可能である電源ライン電圧又は陰極電圧を提案されてきた。垂直電源ラインの結果として、データ電圧は、抵抗性電源ラインに沿って依然として電流を引き込んでいる列において他の画素によって引き起こされる電源ライン電圧降下によって転化されうる。これは、垂直クロストークとして視覚的に見られる。
【００１１】
電流ミラー回路は、画素への電力供給が連続的であって、中断される必要がない場合に、上記欠点を有さない。この理由のために、電流ミラー回路は、一般的に、垂直電源ラインを有する画素構造を実施するために使用される。これらは、電圧アドレス指定型画素回路よりもむしろ電流アドレス指定型画素回路である。
【００１２】
しかし、ドライバ回路及び駆動方式は、電流アドレス指定型画素よりも電圧アドレス指定型画素の方が簡単であり、垂直電源ラインを用いる電圧アドレス指定型画素に関する簡単な方法において垂直クロストークの問題を解決する必要性が残っている。
【課題を解決するための手段】
【００１３】
本発明に従って、行及び列に配置された表示画素の配列を有するアクティブマトリクス電界発光表示装置であって、夫々の画素は：
電界発光（ＥＬ）表示素子；
表示画素の夫々の列へ電力を夫々供給する結合された電源ラインからの電流を前記表示素子に流す駆動トランジスタ；
データラインからの画素駆動信号を前記駆動トランジスタのゲートへ供給するアドレストランジスタ；及び
前記駆動トランジスタを前記表示素子から分離する分離トランジスタ，
を有し、
前記分離トランジスタが夫々の画素に関して前記駆動トランジスタを前記表示素子から分離し、画素駆動信号が行毎に順に前記配列の全ての画素へ供給されるところの第１のモードと、前記分離トランジスタが前記駆動トランジスタを前記表示素子へ結合し、電流が前記表示素子に流されるところの第２のモードとから成る２つのモードで動作することを特徴とする装置が提供される。
【００１４】
この表示装置において、画素駆動信号は、行毎に、１つの相において表示装置配列に取り込まれる。電源ラインが列にある場合に、画素駆動信号の取り込み中に、電流は、一度に電源ラインに沿って１つの画素のみへ供給される。垂直クロストークが回避されるように、この時間中には如何なる表示素子によっても電流は引き込まれない。このことは、画素データが画素に正確に蓄えられることを可能にする。
【００１５】
望ましくは、前記ＥＬ表示素子及び前記駆動トランジスタは、第１の電源ラインと第２の電源ラインとの間に直列に接続される。
【００１６】
望ましくは、前記分離トランジスタは、前記表示素子と前記駆動トランジスタとの間に接続される。
【００１７】
夫々の画素は、前記駆動トランジスタのゲートとソースとの間に蓄積キャパシタを更に有しても良い。この場合に、夫々の画素は、前記表示素子の光出力に依存して前記蓄積キャパシタを放電する光依存性デバイスを更に有しても良い。
【００１８】
この光フィードバック配置は、表示素子特性の経年劣化の補償を提供する。しかし、これは、また、より高いピーク（初期）電流が表示素子によって引き込まれることを必要とする。
【００１９】
より高い初期ピーク電流を解決するために、前記第２のモードにおいて、画素の異なる行の前記分離トランジスタは、順に、画素の行に関して前記駆動トランジスタを前記表示素子へ結合するようオンとされ得る。このことは、画素の如何なる列においてもピーク初期電流を引き込む画素は１つのみであって、電源から引き出される全電流が常に平均値に近似するように、画素の初期駆動がずらされることを可能にする。
【００２０】
本発明は、また、電界発光（ＥＬ）表示素子と、該表示素子に電流を流す駆動トランジスタとを夫々が有する表示画素の行及び列の配列を有するアクティブマトリクス電界発光表示装置をアドレス指定する方法であって：
第１のモードで、夫々の画素において前記駆動トランジスタを前記表示素子から分離し、行毎に順に前記配列の全ての画素へ画素駆動信号を供給するステップ；及び
第２のモードで、夫々の画素において前記駆動トランジスタを前記表示素子へ結合し、列電源ラインからの電流を前記駆動トランジスタ及び前記表示素子を介して引き込むことによって前記表示素子に電流を流すステップ；
を有する方法を提供する。
【００２１】
当該方法は、垂直クロストークを除去するための列電源ラインを有する画素回路の動作を提供する。
【００２２】
前記第２のモードにおいて、前記駆動トランジスタは、順に、画素の行の表示素子へ結合され得る。これは、特に、光フィードバック画素に適している。光フィードバック画素において、前記表示素子から出力される光の一部は、前記駆動トランジスタの動作を制御するために使用される。この駆動方式は、より高い初期画素駆動電流を必要とし、順に画素の行の表示素子へ駆動トランジスタを結合することによって、これらの初期ピーク電流はずらされる。
【発明を実施するための最良の形態】
【００２３】
本発明の実施例を、添付の図面を参照して詳細に説明する。
【００２４】
本発明は、列電源ラインを有し、夫々の画素の駆動トランジスタが画素プログラミング中に表示素子から分離されるアクティブマトリクス電界発光表示装置を提供する。画素プログラミングは、如何なる表示画素も駆動される前に、行毎に、全ての画素に対して実行される。電源ラインは列にあり、画素プログラミングは行毎である場合に、画素プログラミング中に、電流は、一度に電源ラインに沿って１つの画素のみへ供給される。垂直クロストークが回避されるように、この時間中には如何なる表示素子によっても電流は引き込まれない。
【００２５】
図３は、本発明の画素配置を示す。図２に表された構成要素と同じ構成要素には、同じ参照番号が付与されている。明らかであるように、夫々の電源ライン２６は、表示画素の夫々の列へ電力を供給する。分離トランジスタ３０は、駆動トランジスタを表示素子から分離するために、駆動トランジスタ２２と表示素子２との間に設けられている。
【００２６】
画素は、２つの動作で動作可能である。これらの動作について図４を参照して説明する。図４は、図３の画素回路の動作のタイミング図である。
【００２７】
プロット４０はフィールドパルスを示す。フィールドパルスは、画像データの順次フレームのアドレス指定を分ける。プロット４２は、行アドレスパルスを示す。行アドレスパルスは、画素の全ての行に関してアドレストランジスタ１６をオンとするために使用される。パルスは、アドレストランジスタのオン（ＯＮ）状態を表す。図４は、３つの行に関して行アドレスパルスを示すが、当然、全ての行がフィールド期間内に順にアドレス指定される。プロット４４は、分離トランジスタ３０の動作のタイミングを示す。
【００２８】
第１のモード５０は、画素プログラミングモードである。分離トランジスタ３０は、夫々の画素に関して駆動トランジスタ２２を表示素子２から分離し、画素駆動信号は、行毎に順に配列の全ての画素へ供給される。電源ライン２６が列にある場合に、画素駆動信号の取り込み中、電流は、一度に電源ラインに沿って１つの画素のみへ供給される。垂直クロストークが回避されるように、分離トランジスタの結果として、この時間中には如何なる表示素子によっても電流は引き込まれない。このことは、画素データが画素に正確に蓄えられることを可能にする。
【００２９】
第２のモード５２は、画素駆動モードである。分離トランジスタ３０は、駆動トランジスタ２２を表示素子２へ結合し、電流が表示素子２に流される。
【００３０】
図４の駆動方式では、画素の全てが同時に駆動される。
【００３１】
ＬＥＤ材料の経年劣化を補償する電圧アドレス指定型画素回路が提案されてきた。例えば、様々な画素回路が提案されており、このような画素回路において、画素は光検知素子を含む。この素子は、アドレス指定期間の間に表示装置の積分光出力を制御するように、表示素子の光出力に応答し、光出力に応じて蓄積キャパシタに蓄えられた電荷を漏出するよう動作する。図５は、この目的のための既知の画素配置の一例を示す。この形式の画素構造の例は、ＷＯ０１／２０５９１及びＥＰ１０９６４６６に詳細に記述されている。
【００３２】
図５の画素回路において、フォトダイオード２７は、キャパシタ２４に蓄えられたゲート電圧を放電する。ＥＬ表示素子２は、駆動トランジスタ２２のゲート電圧が閾値電圧に達するともはや発光しない。その場合に、蓄積キャパシタ２４は放電を停止する。電荷がフォトダイオード２７から漏出される率は、表示素子出力の関数である。従って、フォトダイオード２７は、感光性フィードバックデバイスとして機能する。積分光出力は、フォトダイオード２７の影響を考慮して、以下：
【００３３】
【数１】
2007519955.tif 000002
によって与えられることが示されうる。
【００３４】
この式において、ηＰＤは、フォトダイオードの効率であって、表示装置全体に亘って極めて均一である。ＣＳは、蓄積容量である。Ｖ（０）は、駆動トランジスタの初期ゲート−ソース間電圧である。ＶＴは、駆動トランジスタの閾値電圧である。従って、光出力は、ＥＬ表示素子の効率とは無関係であり、その結果、経年劣化補償を提供する。ＶＴは、表示装置全体に亘って変化し、様々な他の技術が、このような閾値電圧のばらつきを補償するために提案されている。
【００３５】
この回路において光出力は減衰するので、高い初期電流が、高い初期輝度を達成するために必要とされる。初期輝度は、その場合に、所望の平均光出力を供給するよう光フィードバックシステムによって低減される。このことは、非常に大きな電流が、図５の回路において画素駆動相の開始時に電源ラインに沿って流れうることを意味する。これは、電源ライン電圧降下の上記問題を悪化させる。
【００３６】
具体的には、画素の行は、通常同時にアドレス指定され、図５の従来の回路においては、これらの画素は、全て、高く大きな初期電流を同じ行電源ラインから同時に引き込む。
【００３７】
この目的のために、垂直電源ラインの使用は、特に、図５を参照して説明される形式の光フィードバック回路に関して望ましい。垂直電源ラインを用いると、画素の行毎のアドレス指定により、異なる行における画素は、画素駆動周期の異なる段階にある。従って、一の列の端から端までの画素は、高い初期電流を同時に引き込まない。
【００３８】
本発明は、先と同じく、列電源ラインに関連した垂直クロストーク問題を解消するために、このような光フィードバック回路に適用されうる。図５の回路は、本発明に従って、図６に示すように変形される。
【００３９】
図６から明らかであるように、分離トランジスタ３０は、やはり、駆動トランジスタ２２と表示素子２との間に設けられている。
【００４０】
図４の駆動方式は、光フィードバック画素を伴う実施のために変形を必要とする。図４において、画素の行毎の駆動は解除されており、全ての画素が同時に駆動される。従って、発光相５２の開始時に、全ての画素は、最初に、大電流を引き込んでいるであろう。この問題を解決するために、発光パルス４４が、異なる行に対してずらされる。
【００４１】
図７は、このずらされた発光相５２による図６の回路の動作に関するタイミング図を示す。
【００４２】
行毎に発光パルス４４の開始時をずらすことによって、一の行にある画素によって引き込まれた高い初期電流は、他の行にある画素によって引き込まれた高い初期電流と同時に起こらない。結果として、列電源から引き込まれる全ての電流は、画素駆動電流の平均値に近い。
【００４３】
この変形は、全ての画素設計に適用可能であり、光フィードバックの実施においてのみならず利点を有する。
【００４４】
本発明の駆動方式は、画素にデータをプログラミングし、その後に画素駆動相の前の短い遅延が続く。この遅延は、図７の動作に関してはさほどでもないが、行毎に異なっている。蓄積キャパシタを放電する漏出を防ぐことが重要であり、更なるトランジスタ６０が、図８に示すように、この目的のために使用されても良い。明らかであるように、更なるトランジスタ６０は、分離トランジスタと同じ制御ラインを共有する。
【００４５】
このトランジスタは、蓄積キャパシタの放電故のフォトダイオードにおける漏れ電流又は暗電流を止める。
【００４６】
上述したように、補償方式は、また、基板全体に亘る閾値電圧のばらつきを補償するために提案されてきた。このような方式は、上述した駆動方式及び画素回路を変形するために使用されても良い。様々な閾値電圧補償方式が、非結晶シリコン及びポリシリコン駆動トランジスタに対して提案されてきた。非結晶シリコントランジスタは、特に、電圧ストレスによって誘発される閾値電圧のばらつきを欠点として有するので、補償が時間に亘って必要とされる。ポリシリコントランジスタは、特に、基板上での閾値電圧のばらつきを欠点として有するが、これらは時間に亘ってほとんど一定のままであるので、初期補償が必要とされる。
【００４７】
本発明は、ｎ形又はｐ形駆動トランジスタを用いる画像回路、如何なるトランジスタ技術も用いる画像回路、及び閾値電圧又は他の補償要素のための如何なる適切な更なる補償方式も用いる画素回路に適用可能である。
【００４８】
他の変形は、当業者には明らかであろう。
【図面の簡単な説明】
【００４９】
【図１】従来のアクティブマトリクスＬＥＤ表示装置を示す。
【図２】図１の表示装置の第１の既知の画素配置を示す。
【図３】本発明の第１の画素配置を示す。
【図４】図３の画素配置の動作に関するタイミング図を示す。
【図５】既知の光フィードバック画素配置を示す。
【図６】図５の画素配置が本発明に従って如何に変形されるかを示す。
【図７】図６の画素配置の動作に関するタイミング図を示す。
【図８】本発明の画素配置の変形例を示す。
【図１】
2007519955.tif 000003
【図２】
2007519955.tif 000004
【図３】
2007519955.tif 000005
【図４】
2007519955.tif 000006
【図５】
2007519955.tif 000007
【図６】
2007519955.tif 000008
【図７】
2007519955.tif 000009
【図８】
2007519955.tif 000010
【国際調査報告】
2007519955.tif 000011
2007519955.tif 000012
2007519955.tif 000013