(57)【要約】  基板上に形成された複数の活性半導体層を含むＨＥＭＴ。ソース電極、ドレイン電極、およびゲートは、複数の活性層と電気的に接触して形成される。スペーサ層は、前記複数の活性層の表面の少なくとも一部の上に形成され、ゲートを覆っている。フィールドプレートが、スペーサ層上に形成されて、ソース電極に電気的に接続され、このフィールドプレートはＨＥＭＴ内の最高動作電界を低減する。
2007537593.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された複数の活性半導体層と、
前記複数の活性層の２つの間のヘテロ界面における２次元電子ガス（２ＤＥＧ）と、
前記２ＤＥＧと接触して形成されるソース電極およびドレイン電極と、
前記ソース電極とドレイン電極との間に、前記複数の活性層の上に形成されるゲートと、
前記ゲートと前記ドレイン電極との間の前記複数の活性層の表面の少なくとも一部の上に形成されるスペーサ層と、
前記スペーサ層の上に形成されるフィールドプレートと、
前記フィールドプレートを前記ソース電極に電気的に接続するとともに、前記ゲートと前記ソース電極との間の最上面の全部よりも少ない部分を覆う、少なくとも１つの導電性経路と、
を含むことを特徴とする高電子移動度トランジスタ（ＨＥＭＴ）。
【請求項２】
前記フィールドプレートは、前記スペーサ層上で、前記ゲートの縁端から前記ドレイン電極の方向に距離Ｌｆ延びていることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項３】
前記スペーサ層は前記ゲートを少なくとも部分的に覆い、前記フィールドプレートは、前記ゲートと少なくとも部分的に重なるとともに、前記スペーサ層上で前記ゲートの縁端から前記ドレイン電極の方向に距離Ｌｆだけ延びていることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項４】
前記少なくとも１つの導電性経路は、前記フィールドプレートとソース電極との間に延びるとともに、前記経路のそれぞれは前記スペーサ層の外側を延びて、前記フィールドプレートを前記ソース電極に電気的に接続していることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項５】
前記スペーサ層は、前記ゲートと前記ソース電極との間の、前記複数の活性層の最上部の表面上にさらに形成されることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項６】
前記少なくとも１つの導電性経路は、前記スペーサ層の上を前記フィールドプレートとソース電源との間に延びて、前記フィールドプレートを前記ソース電極に電気的に接続することを特徴とする請求項５に記載のＨＥＭＴ。
【請求項７】
前記複数の活性層は、窒化ガリウムをベースとする半導体材料で形成されていることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項８】
前記スペーサ層は、誘電体材料、または誘電体材料の複数の層を含むことを特徴とする請求項１に記載のＨＥＭＴ。
【請求項９】
前記ゲートはガンマ形状であることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項１０】
前記ゲートは、前記バリヤ層の中に少なくとも部分的に埋め込まれていることを特徴とする請求項１に記載のＨＥＭＴ。
【請求項１１】
前記フィールドプレートは、前記ＨＥＭＴにおける最高動作電界を低減することを特徴とする請求項１に記載のＨＥＭＴ。
【請求項１２】
前記最高動作電界における低減によって、前記ＨＥＭＴの降伏電圧が増大することを特徴とする請求項１１に記載のＨＥＭＴ。
【請求項１３】
前記最高動作電界における低減によって、前記ＨＥＭＴにおけるトラッピングが減少することを特徴とする請求項１１に記載のＨＥＭＴ。
【請求項１４】
前記最高動作電界における低減によって、前記ＨＥＭＴにおける漏洩電流が減少することを特徴とする請求項１１に記載のＨＥＭＴ。
【請求項１５】
基板上に連続して形成されるバッファ層およびバリヤ層と、
前記バッファ層と前記バリヤ層との間のヘテロ界面における２次元電子ガス（２ＤＥＧ）と、
両方とも前記２ＤＥＧとオーム接触する、ソース電極およびドレイン電極と、
前記ソース電極とドレイン電極との間の前記バリヤ層上のゲートと、
前記ゲートとドレイン電極との間の前記バリヤ層の少なくとも一部分を覆うスペーサ層と、
前記バリヤ層から絶縁されて、前記ゲートから前記ドレイン電極の方向に距離Ｌｆだけ延びる前記スペーサ層上のフィールドプレートであって、前記ゲートとソース電極との間の最上層の全部より少ない部分を覆う少なくとも１つの導電性経路によって、前記ソース電極に電気的に接続されたフィールドプレートと、
を含むことを特徴とする高電子移動度トランジスタ（ＨＥＭＴ）。
【請求項１６】
前記スペーサ層は、前記ゲートの少なくとも一部分をさらに覆い、前記フィールドプレートは、前記ゲートと少なくとも部分的に重なることを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項１７】
前記少なくとも１つの導電性経路のそれぞれは、前記フィールドプレートとソース電極との間に延びており、前記経路のそれぞれは、前記バリヤ層の外側に延びて、前記フィールドプレートを前記ソース電極に電気的に接続することを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項１８】
前記スペーサ層は、前記ゲートと前記ソース電極との間の前記バリヤ層の表面上にさらに形成されるとともに、前記少なくとも１つの導電性経路のそれぞれは、前記スペーサ層の上を前記フィールドプレートとソース電極との間に延びて、前記フィールドプレートを前記ソース電極に電気的に接続することを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項１９】
前記スペーサ層は誘電体材料、またはそれの複数の層を含むことを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項２０】
前記基板と前記バッファ層との間に核生成層をさらに含むことを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項２１】
パシベーション層によって覆われていることを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項２２】
前記フィールドプレートは、前記ＨＥＭＴにおける最高動作電界を低減することを特徴とする請求項１５に記載のＨＥＭＴ。
【請求項２３】
基板上に形成される複数の活性半導体層と、
前記複数の活性層の２つの間のヘテロ界面における２次元電子ガス（２ＤＥＧ）と、
前記２ＤＥＧと接触するソース電極およびドレイン電極と、
前記ソース電極とドレイン電極との間で、かつ前記複数の活性層の上のゲートと、
前記ゲートの縁端から前記ドレイン電極へ距離Ｌｆだけ延びるフィールドプレートであって、前記ゲートおよび活性層から絶縁されているフィールドプレートと、
前記フィールドプレートを前記ソース電極に電気的に接続する少なくとも１つの導電性経路と、
を含むことを特徴とする高電子移動度トランジスタ（ＨＥＭＴ）。
【請求項２４】
前記少なくとも１つの導電性経路は、ゲートとソース電極との間の最上面の全部よりも少ない部分を覆うことを特徴とする請求項２３に記載のＨＥＭＴ。
【請求項２５】
前記フィールドプレートと、前記ゲートおよびチャネル層との間にスペーサ層を含み、前記フィールドプレートを絶縁することを特徴とする請求項２３に記載のＨＥＭＴ。
【請求項２６】
前記フィールドプレートは、前記ＨＥＭＴにおける最高動作電界を低減することを特徴とする請求項２３に記載のＨＥＭＴ。
【請求項２７】
前記最高動作電界における低減によって、前記ＨＥＭＴの降伏電圧が増大することを特徴とする請求項２６に記載のＨＥＭＴ。
【請求項２８】
前記最高動作電界における低減によって、前記ＨＥＭＴにおけるトラッピングが減少することを特徴とする請求項２６に記載のＨＥＭＴ。
【請求項２９】
前記最高動作電界における低減によって、前記ＨＥＭＴにおける漏洩電流が減少することを特徴とする請求項２６に記載のＨＥＭＴ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタに関し、特にフィールドプレートを使用するトランジスタに関する。
【背景技術】
【０００２】
本出願は、２００４年５月１１日出願の、Ｗｕらに対する米国特許仮出願番号第６０／５７０，５１９号の利益を主張するものである。
【０００３】
本発明は、ＯＮＲ／ＤＡＲＰＡ政府契約Ｎｏ．Ｎ０００１４−０２−０３０６の下に政府援助によって行われた。政府は、この発明において特定の権利を有する。
【０００４】
ＡｌＧａＮ／ＧａＮ半導体材料の製造における改善によって、高周波、高温度および高電力用途の、高電子移動度トランジスタ（ＨＥＭＴ）などのＡｌＧａＮ／ＧａＮトランジスタの開発が促進された。ＡｌＧａＮ／ＧａＮは、大きなバンドギャップ、高いピークおよび飽和電子速度値を有する（非特許文献１）。ＡｌＧａＮ／ＧａＮ  ＨＥＭＴはまた、１０１３ｃｍ−２を超える２ＤＥＧシート密度、および比較的高い電子移動度（最高２０１９ｃｍ２／Ｖｓ）を有することができる（非特許文献２）。これらの特徴によって、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、ＲＦ、マイクロ波、ミリ波の周波数における超高電圧かつ高電力の動作が可能となる。
【０００５】
ＡｌＧａＮ／ＧａＮ  ＨＥＭＴはサファイヤ基板上に成長させられて、電力密度４．６Ｗ／ｍｍおよび総電力７．６Ｗを示している（非特許文献３）。さらに最近では、ＳｉＣ上に成長させたＡｌＧａＮ／ＧａＮ  ＨＥＭＴは、８ＧＨｚにおいて９．８Ｗ／ｍｍの電力密度（非特許文献４）、および９ＧＨｚにおいて２２．９Ｗの総出力電力を示している（非特許文献５）。
【０００６】
Ｋｈａｎらに対する特許は、バッファおよび基板上に成長させたＧａＮ／ＡｌＧａＮベースＨＥＭＴを開示している（特許文献１）。その他のＡｌＧａＮ／ＧａＮ  ＨＥＭＴおよびフィールド効果トランジスタ（ＦＥＴ）が、Ｇａｓｋａら（非特許文献６）およびＰｉｎｇら（非特許文献７）によって記載されている。これらのデバイスの内のあるものは、最高６７ギガヘルツまでの利得帯域幅積（ｆＴ）（非特許文献８）および１０ＧＨｚで最高２．８４Ｗ／ｍｍまでの高い電力密度を示した（非特許文献９、１０）。
【０００７】
【特許文献１】米国特許第５，１９２，９８７号明細書
【特許文献２】米国特許第６，５８６，７８１号明細書
【特許文献３】米国特許第５，２９０，３９３号明細書
【特許文献４】米国特許第５，６８６，７３８号明細書
【特許文献５】米国特許第５，３９３，９９３号明細書
【特許文献６】米国特許第５，５２３，５８９号明細書
【特許文献７】米国特許第５，７３９，５５４号明細書
【特許文献８】米国特許第６，３１６，７９３号明細書
【特許文献９】米国特許第６，５４８，３３３号明細書
【特許文献１０】米国特許出願第２００２／０１６７０２３号明細書
【特許文献１１】米国特許出願第２００３／０００２００９２号明細書
【特許文献１２】米国特許第５，２９６，３９５号明細書
【非特許文献１】B. Gelmont, K. Kim and M. Shur, Monte Carlo Simulation of Electron Transport in Gallium Nitride, J. Appl. Phys. 74, (1993), pp. 1818-1821.
【非特許文献２】R. Gaskaら、Electron Transport in AIGaN-GaN Heterostructures Grown on 6H-SiC Substrates, Appl. Phys. Lett. 72, (1998), pp. 707-709.
【非特許文献３】Y. F. Wuら、GaN-Based FETs for Microwave Power Amplification, IEICE Trans. Electron. E-82-C, (1999). pp. 1895-1905.
【非特許文献４】Y. F. Wuら、Very-High Power Density AlGaN/GaN HEMTs, IEEE Trans. Electron. Dev. 48, (2001), pp. 586-590.
【非特許文献５】M. Micovicら、AlGaN/GaN Heterojunction Field Effect Transistors Grown by Nitrogen Plasma Assisted Molecular Beam Epitaxy, IEEE Trans. Electron. Dev. 48, (2001), pp. 591-596.
【非特許文献６】Gaskaら、High-Temperature Performance of AlGaN/GaN HFET’s on SiC Substrates, IEEE Electron Device Letters, 18, (1997), pp. 492-494.
【非特許文献７】Pingら、DC and Microwave Performance of High Current AIGaN Heterostructure Field Effect Transistors Grown on P-type SiC Substrates, IEEE Electron Devices Letters 19, (1998), pp. 54-56.
【非特許文献８】K. Chuら、WOCSEMMAD, Monterey, CA (February 1998)
【非特許文献９】G. Sullivanら、High Power 10-GHz Operation of AlGaN HFET’s in Insulating SiC, IEEE Electron Device Letters 19, (1998), pp. 198-200.
【非特許文献１０】Wuら、High Al-Content AlGaN/GaN MODFETs for Ultrahigh Performance, IEEE Electron Device Letters 19, (1998), pp. 50-53.
【非特許文献１１】See S Kamalkar and U. K. Mishra, Very High Voltage AlGaN/GaN High Electron Mobility Transistors Using a Field Plate Deposited on a Stepped Insulator, Solid State Electronics 45, (2001), pp. 1645-1662.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
電子トラッピング、およびその結果として生ずるＤＣ特性とＲＦ特性との間の差異は、これらのデバイスの性能における制限要因であった。窒化ケイ素（ＳｉＮ）パシベーションは、電力密度が１０Ｇｈｚで１０Ｗ／ｍｍを超える高性能デバイスにおいて生じる、このトラッピング問題を緩和するのに有効に使用されてきた。例えば、参照により本明細書にその全文を組み入れてある、特許文献２は、ＧａＮベーストランジスタにおけるトラッピング効果を低減するための方法および構造を開示している。しかしながら、これらの構造中に存在する高電界のために、電荷トラッピングはいまだに問題である。
【０００９】
マイクロ波周波数におけるＧａＮベースＨＥＭＴの性能を向上させるために、フィールドプレートが使用されている（非特許文献１１）。しかしながら、これらの技法は、フィールドプレートをチャネルのドレイン側の上に置いた状態で、トランジスタのゲートに接続されたフィールドプレートを必要とした。このことは、重大なＦＰ・ドレイン間キャパシタンスを生じる可能性があるとともに、ゲートに接続されたフィールドプレートはデバイスに対して追加のゲート・ドレイン間キャパシタンス（Ｃｇｄ）を追加する。このことによって、利得が低下するだけでなく、低い入出力絶縁のために、不安定性を生じる可能性もある。
【課題を解決するための手段】
【００１０】
本発明は、フィールドプレートをソース電極に接続したトランジスタを提供し、本発明を使用する典型的なトランジスタはＨＥＭＴである。
【００１１】
本発明によるＨＥＭＴの一実施形態は、基板上に形成された複数の活性半導体層を含み、前記複数の活性層の２つの間のヘテロ界面に２次元電子ガス（２ＤＥＧ）を含む。２ＤＥＧと接触してソース電極およびドレイン電極が形成され、このソース電極とドレイン電極との間で、かつ複数の活性層の上に、ゲートが形成される。このゲートとドレイン電極との間の、複数の活性層の表面の少なくとも一部の上に、スペーサ層が形成される。このスペーサ層上にフィールドプレートが形成され、少なくとも１つの導電性経路がフィールドプレートをソース電極に電気的に接続し、この少なくとも１つの導電性経路は、ゲートとソース電極との間の最上面の全部よりも少ない部分を覆う。
【００１２】
本発明によるＨＥＭＴの別の実施形態は、基板上に連続して形成されるバッファ層およびバリヤ層と、バッファ層とバリヤ層との間のヘテロ界面における２次元電子ガス（２ＤＥＧ）とを含む。ソース電極およびドレイン電極が、両方とも２ＤＥＧとオーム接触して含まれており、ソース電極とドレイン電極との間のバリヤ層上に、ゲートが含まれる。スペーサ層が、ゲートとドレイン電極との間のバリヤ層の少なくとも一部分を覆う。バリヤ層から絶縁されて、ゲートからドレイン電極の方向に距離Ｌｆだけ延びるスペーサ層上に、フィールドプレートが含まれる。フィールドプレートは、ゲートとソース電極との間の最上層の全部よりも少ない部分を覆う、少なくとも１つの導電性経路によって、ソース電極に電気的に接続されている。
【００１３】
本発明によるＨＥＭＴのさらに別の実施形態は、基板上に形成された複数の活性半導体層と、複数の活性層の２つの間のヘテロ界面における２次元電子ガス（２ＤＥＧ）とを含む。ソース電極およびドレイン電極が、２ＤＥＧと接触して含まれる。ソース電極とドレイン電極との間で、かつ複数の活性層上に、ゲートが含まれる。フィールドプレートが、ゲートの縁端からドレイン電極の方向に距離Ｌｆだけ延びて、このフィールドプレートはゲート電極および活性層から絶縁されている。少なくとも１つの導電性経路がフィールドプレートをソース電極に電気的に接続し、その少なくとも１つの導電性経路は、ゲートとソース電極との間の最上層の全部よりも少ない部分を覆う。
【００１４】
本発明のこれらおよびその他の特徴および利点は、当業者には以下の詳細な説明と、添付の図面とから明白になるであろう。
【発明を実施するための最良の形態】
【００１５】
本発明によるフィールドプレート配設は、多くの異なるトランジスタ構造とともに使用することができる。ワイドバンドギャップトランジスタ構造は、一般的に、それと電気接触して金属製のソース電極およびドレイン電極が形成されている活性領域、および活性領域内部の電界を調整するための、ソース電極とドレイン電極との間に形成されるゲート電極を含む。活性層の上方にスペーサ層が形成される。スペーサ層には、誘電体層、または複数の誘電体層の組合せを含めることができる。スペーサ層の上方に導電性フィールドプレートが形成され、ゲート電極の縁端からドレイン電極の方向に距離Ｌｆだけ延びている。
【００１６】
フィールドプレートはソース電極に電気的に接続することができる。このフィールドプレート配設は、デバイス内の最高電界を低減し、その結果として降伏電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）を増大させるとともにトラッピング（ｔｒａｐｐｉｎｇ）を低減することができる。この電界の低減によって、漏洩電流の低減や信頼性の向上などのその他の便益ももたらすこともできる。フィールプレートをソース電極に電気的に接続することによって、ゲート接続フィールドプレートから生じる利得の低下および不安定性が低下する。本発明によって配設される場合には、ソース接続フィールドプレートのシールド効果によって、入出力絶縁を向上させるＣｇｄを低減することができる。
【００１７】
本発明によるフィールドプレート配設を使用することのできるトランジスタの１種としては、高電子移動度トランジスタ（ＨＥＭＴ）があり、このトランジスタは、通常、バッファ層と、このバッファ層上のバリヤ層とを含む。バッファ層とバリヤ層の接合部において、２次元電子ガス（２ＤＥＧ）層／チャネルが形成される。ソース電極とドレイン電極との間のバリヤ層上に、ゲート電極が形成される。
【００１８】
本発明によれば、バリヤ層上にスペーサ層が形成されて、ゲートとドレイン電極との間でバリヤ層の少なくとも一部分を覆い、それによってバリヤ層から電気的に絶縁されたスペーサ層上にフィールドプレートを形成することができる。別の実施形態においては、スペーサ層はまた、ゲートの全部または一部を覆い、それによってフィールドプレートがゲートと重なり、同時にゲートおよびバリヤ層から電気的に絶縁されたままとなるようにすることができる。好ましい実施形態においては、スペーサ層は、ゲートと、ゲートとソース電極およびドレイン電極との間のバリヤ層の表面とを覆う。スペーサ層には、誘電体層、または複数の誘電体層の組合せを含めることができる。ＳｉＮ、ＳｉＯ２、Ｓｉ、Ｇｅ、ＭｇＯｘ、ＭｇＮｘ、ＺｎＯ、ＳｉＮｘ、ＳｉＯｘ、の合金もしくはそれらの層配列、または以下に記述するエピタキシャル材料などの、異なる誘電体材料を使用することができる。
【００１９】
導電性フィールドプレートは、スペーサ層上に形成されて、ゲートの縁端からドレイン電極に向かって距離Ｌｆだけ延びており、フィールドプレートおよびゲート電極は、通常、別個の堆積ステップ中に形成される。フィールドプレートはまた、ソース電極に電気的に接続される。
【００２０】
要素または層が、別の要素または層「の上に」、「に接続されて」、「に結合されて」または「と接触して」いると言及される場合には、それが直接的に、その他の要素または層の上にあるか、それに接続または結合されているか、またはそれと接触しているか、あるいは介入要素または層が存在してもよいことが理解されるであろう。対照的に、要素が、別の要素または層「の直上に」、「に直接、接続されて」、「に直接、結合されて」、または「に直接、接触して」いると言及される場合には、介入要素または層は存在しない。同様に、第１の要素または層が第２の要素または層「と電気的に接触して」、または「電気的に結合されて」いると言及される場合には、第１の要素または層と、第２の要素または層との間の電流の流れを可能にする電気経路が存在する。この電気経路には、導電性要素間に直接接触がない場合でも電流の流れを可能にする、キャパシタ類、結合インダクタ、および／またはその他の要素を含めてもよい。
【００２１】
図１および図２は、本発明による窒化物ベースＨＥＭＴ１０の一実施形態を示し、これは、炭化ケイ素、サファイヤ、スピネット、ＺｎＯ、ケイ素、窒化ガリウム、窒化アルミニウム、またはＩＩＩ族窒化物材料の成長を支援することのできるその他任意の材料の基板１２を含む。いくつかの実施形態においては、基板１２には、米国ノースカロライナ州ダーハム（Ｄｕｒｈａｍ）のＣｒｅｅ，Ｉｎｃ．が市販する、半絶縁４Ｈ−ＳｉＣを含めることができる。
【００２２】
核生成層１４を基板１２上に形成して、ＨＥＭＴ１０内の基板１２と次の層との間の格子不一致を低減することができる。核生成層１４は、厚さを約１０００オングストローム（Å）とすべきであるが、その他の厚さも使用することができる。核生成層１４には、多くの異なる材料を含めてもよく、好適な材料の１つはＡｌｚＧａ１−ｚＮ（０≦ｚ≦１）である。核生成層１４は、金属酸化物化学蒸着（ＭＯＣＶＤ）、水素化物気相エピタキシ（ＨＶＰＥ）、または分子線エピタキシ（ＭＢＥ）などの、既知の半導体成長技法を使用して、基板１２上に形成することができる。
【００２３】
核生成層１４の形成は、基板１２に使用される材料に左右される可能性がある。例えば、核生成層１４を様々な基板上に形成する方法が、特許文献３、４に教示されており、それぞれを参照によりその全文を記載するかのように本明細書に組み入れてある。炭化ケイ素基板上に核生成層を形成する方法が、特許文献５、６、７に開示されており、それぞれを参照により、その全文を記載するかのように本明細書に組み入れてある。
【００２４】
ＨＥＭＴ１０は、核生成層１４上に形成された高抵抗バッファ層１６をさらに含み、好適なバッファ層１６は、ＡｌｘＧａｙＩｎ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、ｘ＋ｙ≦１）などのＩＩＩ族窒化材料からなる。本発明による別の実施形態においては、バッファ層１６は厚さが約２μであるＧａＮ層を含み、その層の一部はＦｅでドーピングされている。
【００２５】
バッファ層１６上にバリヤ層１８が形成され、それによってバッファ層１６はバリヤ層１８と核生成層１４との間に挟まれる。バッファ層１６およびバリヤ層１８のそれぞれには、ＩＩＩ族窒化材料のドーピングされた、またはドーピング無しの層を含めることができる。バリヤ層１８には、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮまたはその組合せなどの、１つまたは複数の異なる材料の層を含めることができる。一実施形態において、バリヤ層１８は、０．８ｎｍのＡｌＮおよび２２．５ｎｍのＡｌｘＧａ１−ｘＮ（フォトルミネセンスによって計測して、ｘ≒０．１９５）を含む。例証的な構造が、特許文献８、２、９、１０、１１に示されており、それぞれを参照により、その全文を記載するように本明細書に組み入れる。その他の窒化物ベースＨＥＭＴ構造は、特許文献１、１２に示されており、それぞれを参照により、その全文を記載するように本明細書に組み入れる。バッファ層１６およびバリヤ層１８は、核生成層１４を成長させるのに使用されるのと同じ方法で製作することができる。２次元電子ガス（２ＤＥＧ）層／チャネル１７は、バッファ層１６とバリヤ層１８との間のヘテロ界面において形成される。デバイス間の電気的絶縁は、ＨＥＭＴの活性領域外部のメサエッチ（ｍｅｓａ  ｅｔｃｈ）またはイオン導入によって達成される。
【００２６】
バリヤ層１８を介してオーム接触をさせて、金属のソース電極２０およびドレイン電極２２が形成され、ソース電極２０とドレイン電極２２との間のバリヤ層１８上に、ゲート２４が形成される。ゲート電極２４が適当なレベルでバイアスされるときに、バッファ層１６とバリヤ層１８との間のヘテロ界面において誘起される２次元電子ガス（２ＤＥＧ）を介して、ソース電極２０とドレイン電極２２との間で、電流を流すことができる。ソースおよびドレインのオーム接点２０、２２の形成は、上記に参照した特許および出願公開に詳細に記載されている。
【００２７】
ソース電極２０およびドレイン電極２２は、それに限定はされないが、チタン、アルミニウム、金またはニッケルの合金を含む、異なる材料で製作することができる。ゲート２４も同様に、それに限定はされないが、ニッケル、金、白金、チタン、クロム、チタンおよびタングステンの合金、またはケイ化白金を含む、異なる材料で製作することができる。ゲート２４は多数の異なる長さを有することが可能であるが、好ましいゲート長（Ｌｇ）は約０．５ミクロンである。図１に最もよく示されるように、ゲート２４はゲート電極２８に接続され、かつそれと接触している。以下に記述するように、本発明によるその他のトランジスタ実施形態においては、ゲート２４はバリヤ層１８中に少なくとも部分的に埋め込むことができる。
【００２８】
上述のように、スペーサ層はより少ない部分を覆うことができるが、非導電性スペーサ層２６は、ゲート２４とソース電極２０およびドレイン電極２２との間で、ゲート２４およびバリヤ層表面１８の上に形成することができる。スペーサ層２６には、誘電体などの非導電性材料の層を含めることができる。代替的に、それには、誘電体のある数の異なる層または誘電体層の組合せを含めることができる。スペーサ層は、多数の異なる厚さとすることができ、好適な厚さは約０．０５から２ミクロンの範囲である。
【００２９】
デバイスメタライゼーション（ｍｅｔａｌｌｉｚａｔｉｏｎ）の前にスペーサ層２６が形成される場合には、スペーサ層２６には、Ａｌ、Ｇａ、またはＩｎなどの異なるＩＩＩ族元素を有するＩＩＩ族窒化材料などの、エピタキシャル材料を含めることができ、好適なスペーサ層材料はＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）である。バリヤ層１８のエピタキシャル成長の後に、同じエピタキシャル成長法を用いて、スペーサ層２６を成長させることができる。次いで、ゲート２４、ソース電極２０およびドレイン電極２２がバッファ層１８および２ＤＥＧ１７と接触して適切に形成されるように、スペーサ層２６がエッチングされる。次いで、ゲート２４とドレイン電極２２との間のスペーサ層上に、フィールドプレートを堆積させることができる。フィールドプレートがゲートと重なるような実施形態においては、ゲートをフィールドプレートから絶縁するために、少なくとも部分的にゲートの上に、誘電体材料の追加のスペーサ層を含める必要がある。
【００３０】
ゲート２４とドレイン電極２２との間のスペーサ層２６上にフィールドプレート３０が形成され、このフィールドプレート３０はゲート２４の至近距離にあるが、それに重ならない。ゲート２４とフィールドプレートとの間のスペース（Ｌｇｆ）は、フィールドプレート３０から絶縁するのに十分なほど幅が広いままとなり、かつそうでなくてはならないが、同時にフィールドプレート３０によってもたらされるフィールド効果を最大化するのに十分なほど小さくなくてはならない。Ｌｇｆが広すぎる場合には、フィールド効果を低下させることができる。本発明の一実施形態においては、Ｌｇｆは約０．４ミクロン以下でなくてはならないが、それよりも大きい、またはより小さいスペースも使用することができる。
【００３１】
フィールドプレート３０は、ゲート２４の縁端から、異なる距離Ｌｆだけ延ばすことが可能であり、Ｌｆの好適な距離範囲は約０．１から２ミクロンである。フィールドプレート３０には、多くの異なる導電性材料を含めることができるが、好適な材料は、標準的メタライゼーション法を用いて堆積される、金属、または金属の組合せである。本発明の一実施形態においては、フィールドプレート３０は、チタン／金またはニッケル／金を含む。
【００３２】
フィールドプレート３０はソース電極２０に電気的に接続されており、図１は、本発明に従って使用することのできる、２つの接続構造を示しているが、その他の接続構造も使用することもできる。導電性バス３２は、スペーサ層２６上に形成して、フィールドプレート３０とソース電極２０との間に延ばすことができる。異なる数のバス３２を使用することができるが、バスの数が大きいほど、バスによって導入される可能性のある不要キャパシタンスも大きくなり、またバス３２は、ゲート２４とソース電極２０との間の最上面の全部より少ない部分を覆わなければならない。バスの数は、ソース電極２０からフィールドプレート３０中に電流が有効に広がるのに十分でありながら、同時にＨＥＭＴの活性領域を覆いすぎないことが必要であり、好適なバス３２の数は２である。
【００３３】
代替的に、フィールドプレート３０は、ＨＥＭＴ１０の活性領域の外側を延びる導電性経路３４、フィールドプレートおよびソース電極２０を介して、ソース電極２０に電気的に接続することができる。図１に示すように、経路３４は、ゲート電極２８の反対側におけるＨＥＭＴの活性領域の外側を延びている。本発明の代替実施形態においては、導電性経路は、ゲート電極２８側のＨＥＭＴ１０の活性領域の外側を延びるか、またはＨＥＭＴ１０は、ＨＥＭＴ１０の同じ側または反対側の外に延びる２つ以上の導電性経路を含んでもよい。
【００３４】
フィールドプレート３０の堆積およびソース電極２０へのそれの接続の後に、窒化ケイ素などの誘電体パシベーション層（図示せず）によって活性構造を覆うことができる。誘電体パシベーション層を形成する方法は、上記で参照した特許および公開に詳細に記載されている。
【００３５】
図３および図４は、図１、２のＨＥＭＴ１０における特徴と類似の多くの特徴を有する、本発明によるＨＥＭＴ４０の別の実施形態を示す。同様の特徴に対して、同じ参照番号を使用し、上記の特徴の記述はＨＥＭＴ４０にも同等に適用されるとの理解から、これらの特徴は完全な説明無しに導入する。
【００３６】
ＨＥＭＴ４０は、基板１２、核生成層１４、バッファ層１６、２ＤＥＧ１７、バリヤ層１８、ソース電極２０、ドレイン電極２２、ゲート２４、スペース層２６およびゲート電極２８を含む。ＨＥＭＴ４０はまた、基本的にゲート２４とドレイン電極２２との間であるが、ゲート２４の一部分にも重なる、スペーサ層２６上に形成されるフィールドプレート４２を含む。図１、２におけるＨＥＭＴ１０に対しては、Ｌｇｆは小さく、これによって製造中の多少の困難を生じる可能性がある。フィールドプレート４２をゲート２４と重ねることによって、ＨＥＭＴ４０は、Ｌｇｆの許容範囲を満足する必要なく製造することができる。しかしながら、フィールプレート４２の重畳区間は、追加の不要なキャパシタンスを導入する可能性がある。フィールドプレート３０または４２を使用するかどうかの判定においては、フィールドプレート４２を使用する製造の容易さを、フィールドプレート３０によってもたらされる低いキャパシタンスとバランスさせなければならない。
【００３７】
ＨＥＭＴ４０はまた、フィールドプレート４２をソース電極２０に電気的に接続する、バス４４または導電性経路４６を含む。フィールドプレート４２を堆積し、それをソース電極２０に接続した後に、活性構造はまた、窒化ケイ素などの誘電体パシベーション層（図示せず）によって覆うこともできる。
【００３８】
図５は、フィールドプレート無しのＧａＮベースＨＥＭＴの動作特徴を、ゲートに接続されたフィールドプレートを有し、このフィールドプレートはソースに接続されている、ＨＥＭＴと比較する、表５０を示す。試験は、ゲート長（Ｌｇ）＝０．５ミクロン、フィールドプレート長（Ｌｆ）＝１．１ミクロン、デバイス幅（ｗ）＝５００ミクロンのＨＥＭＴ上で実施した。ソース接続フィールプレートを備えるＨＥＭＴは、向上した最大安定利得（ＭＳＧ）と低下した反転電力伝達（Ｓ１２）を示す。フィールドプレート無しのデバイスと比較すると、ゲート接続フィールドプレートを備えるＨＥＭＴのＳ１２は、４ＧＨｚにおいて７１％増大するのに対して、ソース接続フィールドプレートを備えるデバイスのそれは実際には２８％減少する。フィールドプレート無しのデバイスと比較して後者に対するＳ１２の低下は、接地されたフィールプレートによるファラデーシールド（Ｆａｒａｄａｙ  ｓｈｉｅｌｄｉｎｇ）効果によるものである。その結果として、４ＧＨｚにおいて、ソース接続フィールドプレートデバイスは、フィールドプレート無しのデバイスよりも１．３ｄＢ高く、ゲート接続フィールドプレートデバイスよりも５．２ｄＢ高いＭＳＧを示す。ソース接続フィールドプレートデバイスに対するこの利点は、より高いバイアスにおいて維持された。大信号性能（Ｌａｒｇｅ  ｓｉｇｎａｌ  ｐｅｒｆｏｒｍａｎｃｅ）は、４ＧＨｚにおけるロードプル（ｌｏａｄ−ｐｕｌｌ）電力計測によって特徴づけた。ゲート接続フィールドプレートデバイスおよびソース接続フィールドプレートデバイスの両方は、４８Ｖ以上における出力電力および電力付加効率（ＰＡＥ）の両方においてフィールドプレート無しのデバイスよりも高い性能を示したが、これに対して、ソース接続フィールドプレートデバイスは、ゲート接続フィールドプレートデバイスのそれよりも５〜７ｄＢ高い大信号利得を一貫して記録した。
【００３９】
図６は、ゲート接続フィールドプレートデバイスの性能を示すグラフ６０であり、図７はソース接続フィールドプレートデバイスの性能を示すグラフ７０である。両方のフィールドプレートデバイスは、１１８Ｖｄｃバイアスで動作することが可能であり、この場合に、３ｄＢ圧縮（Ｐ３ｄＢ）における利得、ＰＡＥおよび出力電力の最良組合せに対して調整を最適化した。両方のデバイスは、約２０Ｗ／ｍｍの電力密度を生成するが、ソース接続フィールドプレートデバイスは、７ｄＢ高い関連する利得をもたらす。４ＧＨｚにおいて２１ｄＢという達成された大信号利得および２２４Ｖの推定電圧スイング（ｖｏｌｔａｇｅ  ｓｗｉｎｇ）によって、電圧・周波数・利得の積は、１０ｋＶ−ＧＨｚに接近する。
【００４０】
本発明によるソース接続フィールドプレート配設は、上述の範囲を超えて、多数の異なるＨＥＭＴにおいて使用が可能である。例えば、図８は、本発明によるＨＥＭＴ８０の別の実施形態を示し、このＨＥＭＴは、基板１２、核生成層１４、バッファ層１６、２ＤＥＧ１７、バリヤ層１８、ソース電極２０、およびドレイン電極２２を含み、ＨＥＭＴ１０、４０におけるものと類似の特徴を多数有する。しかしながら、ＨＥＭＴ８０は、特に高周波動作に適合された、ガンマ（Γ）形ゲート８２を有する。ゲート長（Ｌｇ）は、デバイスの速度を決定する上で、重要なデバイス寸法の１つであり、高周波のデバイスほど、ゲート長は短くなる。ゲート長が短いと、高周波動作に悪影響を与える可能性のある高い抵抗につながる可能性がある。Ｔゲートは、高周波動作において一般に使用されているが、フィールドプレートをＴゲートとよく結合して配置することは困難である可能性がある。
【００４１】
ガンマゲート８２は、低いゲート抵抗をもたらすとともに、ゲート設置面積（ｆｏｏｔｐｒｎｔ）の制御された定義を可能にする。ガンマゲート８２とソース電極およびドレイン電極２０、２２との間でガンマゲート８２およびバリヤ層１８の表面を覆う、スペーサ層８４が含められる。ガンマゲート８２の水平部分とスペーサ層８４の上部との間に、スペースが残る可能性がある。ＨＥＭＴ８０はまた、そのガンマゲート８２と重なる、スペーサ層８４上のフィールドプレート８６も含み、フィールドプレート８６は、好ましくは、水平オーバハング部を含まないガンマゲート８２の側に堆積される。この配設によって、フィールドプレート８６とその下の活性層との間の、緊密な配置と有効な結合が可能になる。その他のガンマゲート実施形態において、フィールドプレートは、フィールドプレート８６と同様に配設することができるが、ゲートに重ねる代わりに、ゲートの縁端とフィールドプレートとの間に、図２に示すスペースＬｇｆに類似するスペースが存在してもよい。
【００４２】
フィールドプレート８６は、多くの異なる方法で、ソース電極２０に電気的に接続することができる。ゲート８２の水平部の下面とスペーサ層８４との間にスペースがあるために、フィールド８６とソース電極２０との間に直接的に導電性経路を設けるのが困難である可能性がある。その代わりに、導電性経路は、フィールドプレート８６とＨＥＭＴ８０の活性領域の外側を延びるソース電極２０との間に含めることができる。代替的に、ガンマゲート８２を、ゲートの水平部の下のスペースを充填した状態で、スペーサ層８４で完全に覆うことができる。次いで、スペーサ層８４の上方をフィールドプレート８６からソース電極へと、直接、導電性経路を延ばすことができる。次いで、活性構造を、誘電体パシベーション層（図示せず）によって覆うことができる。
【００４３】
図９は、ソース接続フィールドプレートとともに配設することができる、本発明によるさらに別のＨＥＭＴ９０を示す。ＨＥＭＴ９０はまた、基板１２、核生成層１４、バッファ層１６、２ＤＥＧ１７、バリヤ層１８、ソース電極２０、およびドレイン電極２２を含み、図１〜４のＨＥＭＴ１０、４０における特徴と類似する、多数の特徴を有する。しかしながら、ゲート９２は、バリヤ層１８内に埋め込まれるとともに、スペーサ層９４によって覆われている。その他の実施形態においては、ゲートの底面を、部分的にだけ埋め込むか、またはゲートの異なる部分をバリヤ層１８中に異なる深さまで埋め込むことができる。フィールドプレート９６は、スペーサ層９４上に配設されて、ソース電極２０に電気的に接続され、活性構造は、誘電体パシベーション層（図示せず）によって覆うことができる。
【００４４】
上記の実施形態は、マイクロ波およびミリメートル波周波数において電力を向上させた、ワイドバンドギャップトランジスタ、特にＨＥＭＴをもたらす。ＨＥＭＴは、より高い入出力絶縁によって、同時に高利得、高電力、かつより安定な動作を発揮する。この構造は、低周波数における高電圧用途に対して、より大きな寸法に拡張することもできる。
【００４５】
本発明を、その特定の好ましい構成を参照してかなり詳細に説明したが、その他の変形も可能である。このフィールドプレート配設は、多数の異なるデバイスに使用することができる。フィールドプレートもまた、多数の異なる形状を有し、多数の異なる方法でソース電極に接続することができる。本発明の趣旨と範囲は、上記した本発明の好ましい変形に限定すべきではない。
【図面の簡単な説明】
【００４６】
【図１】本発明によるＨＥＭＴの一実施形態の平面図である。
【図２】図１におけるＨＥＭＴの断面図である。
【図３】本発明によるＨＥＭＴの別の実施形態の平面図である。
【図４】図３におけるＨＥＭＴの断面図である。
【図５】本発明によるＨＥＭＴの動作特徴と、フィールドプレート無しのＨＥＭＴおよびゲート接続フィールドプレートを有するＨＥＭＴとを比較する表である。
【図６】ゲート接続フィールドプレートを有するＨＥＭＴの動作特徴を示すチャートである。
【図７】ソース接続フィールドプレートを有するＨＥＭＴの動作特徴を示すチャートである。
【図８】ガンマ形ゲートを有する、本発明によるＨＥＭＴの断面図である。
【図９】埋め込まれたゲートを有する、本発明によるＨＥＭＴの断面図である。
【図１】
2007537593.tif 000003
【図２】
2007537593.tif 000004
【図３】
2007537593.tif 000005
【図４】
2007537593.tif 000006
【図５】
2007537593.tif 000007
【図６】
2007537593.tif 000008
【図７】
2007537593.tif 000009
【図８】
2007537593.tif 000010
【図９】
2007537593.tif 000011
【国際調査報告】
2007537593.tif 000012
2007537593.tif 000013
2007537593.tif 000014