(57)【要約】  本発明は、基板と、該基板上に形成されたカソード電極と、該カソード電極に接続された電界エミッタとを備えるカソード部と、前記電界エミッタを取り囲む形態で、前記電界エミッタ周囲の上部に形成された電界放出−抑制ゲート部と、少なくとも１つの貫通孔を有する金属メッシュと、該金属メッシュの少なくとも一領域上に形成された誘電体膜とを備える電界放出−誘導ゲート部とを含む電界放出素子、及びこれを用いた電界放出表示装置を提供する。これにより、従来技術に係る電界放出素子の問題点であるゲートリーク電流、アノード電圧によって生じる電子放出、電子ビームのダイバージェンスなどを大きく改善できるという効果がある。
2007511881.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に形成されたカソード電極と、該カソード電極に接続された電界エミッタとを備えるカソード部と、
前記電界エミッタを取り囲む形態で、前記電界エミッタの周囲のカソード部の上に形成された電界放出−抑制ゲート部と、
少なくとも１つの貫通孔を有する金属メッシュと、該金属メッシュの少なくとも一領域上に形成された誘電体膜とを備える電界放出−誘導ゲート部とを含み、
前記電界放出−抑制ゲート部は、前記電界エミッタからの電子放出を抑制し、前記電界放出−誘導ゲート部は、前記電界エミッタからの電子放出を誘導することを特徴とする電界放出素子。
【請求項２】
前記電界放出−誘導ゲート部の誘電体膜は、前記金属メッシュの全面または一部の面上に形成されることを特徴とする請求項１に記載の電界放出素子。
【請求項３】
前記電界放出−誘導ゲート部の貫通孔の大きさは、前記金属メッシュの厚さと前記誘電体膜の厚さとの合計と比較して、１乃至３倍以下で構成されることを特徴とする請求項１に記載の電界放出素子。
【請求項４】
前記金属メッシュの前記貫通孔は、少なくとも１つの傾斜した内壁を備えることを特徴とする 請求項１に記載の電界放出素子。
【請求項５】
前記誘電体膜は、前記貫通孔の傾斜した内壁を覆うことを特徴とする請求項４に記載の電界放出素子。
【請求項６】
前記電界放出−抑制ゲート部は、前記電界放出−誘導ゲート部から電気的に絶縁されており、その内部に電界放出−抑制ゲート開口部を有する絶縁体と、該絶縁体上に形成される電界放出−抑制ゲート電極とを有することを特徴とする請求項１に記載の電界放出素子。
【請求項７】
前記電界放出−抑制ゲート開口部の大きさは、前記絶縁体の厚さと比較して１乃至２０倍で構成されることを特徴とする請求項６に記載の電界放出素子。
【請求項８】
前記金属メッシュの内壁は、少なくとも２つの傾斜角を有する突出部を含むことを特徴とする請求項４に記載の電界放出素子。
【請求項９】
前記電界放出−誘導ゲート部の前記金属メッシュは、アルミニウム、鉄、銅またはニッケルのうちの１つで形成される金属板、あるいはステンレス鋼、インバールまたはコバールのうちの少なくとも１つを含む合金板であることを特徴とする請求項１に記載の電界放出素子。
【請求項１０】
前記電界放出−抑制ゲート部は、単一のピクセル当たり複数個に分割されることを特徴とする請求項１に記載の電界放出素子。
【請求項１１】
前記金属メッシュの貫通孔は、カソード部側の孔の大きさがアノード部側の孔の大きさよりも大きいことを特徴とする請求項１に記載の電界放出素子。
【請求項１２】
前記電界エミッタは、ダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブまたはカーボンナノファイバーのうちの１つで形成される薄膜または厚膜で構成されることを特徴とする請求項１に記載の電界放出素子。
【請求項１３】
前記電界エミッタは、触媒金属を用いてダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブまたはカーボンナノファイバーうちのいずれか１つを前記カソード電極上に直接成長させて形成することを特徴とする請求項１２に記載の電界放出素子。
【請求項１４】
前記電界エミッタは、粉末状ダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブまたはカーボンナノファイバーのうちのいずれか１つを含むペーストを、プリンティングすることによって形成することを特徴とする請求項１２に記載の電界放出素子。
【請求項１５】
基板の上部に互い絶縁されて、マトリクスアドレッシングを可能にする縞状のカソード電極及び電界放出−抑制ゲート電極と、前記電極により定義される各ピクセルとを備え、前記各ピクセルはカソード電極に接続された電界エミッタを有する、カソード部と、
前記電界エミッタを取り囲む形態で、前記電界エミッタの周囲の上部に形成されるカソード部の電界放出−抑制ゲート内にゲート開口部を備える絶縁体を有する電界放出−抑制ゲート部と、
前記電界エミッタから放出された電子が貫通できるように、少なくとも１つの貫通孔を有する金属メッシュと、該金属メッシュの少なくとも一領域上に形成される誘電体膜とを備える電界放出−誘導ゲート部と、
アノード電極と、該アノード電極に接続される蛍光体を備えるアノード部とを含み、
前記電界放出−抑制ゲート部は、前記電界エミッタからの電子放出を抑制し、前記電界放出−誘導ゲート部は、前記電界エミッタから電子放出を誘導して、前記電界エミッタから放出された電子が前記貫通孔を介して前記蛍光体に衝突できるようにすることを特徴とする電界放出表示装置。
【請求項１６】
前記カソード部、前記電界放出−抑制ゲート部、電界放出−誘導ゲート部、及びアノード部は、前記カソード部の前記電界エミッタが、前記電界放出−抑制ゲート開口部と前記貫通孔を介してアノード部のアノード電極と互いに対向するように、真空パッケージングされることを特徴とする請求項１５に記載の電界放出表示装置。
【請求項１７】
前記電界放出−誘導ゲート部に一定の直流電圧を印加して、前記カソード部の電界エミッタからの電子放出を誘導し、前記電界放出−抑制ゲート部には負の電圧のスキャン信号を、前記カソード部には正または負の電圧のデータ信号を各々入力し、画像を表示することを特徴とする請求項１６に記載の電界放出表示装置。
【請求項１８】
前記データ信号のパルス振幅またはパルス幅を変化させて、階調を表現することを特徴とする請求項１７に記載の電界放出表示装置。
【請求項１９】
前記アノード部は、透明基板と、該透明基板上に形成された透明電極と、該透明電極の所定の領域上に形成される赤、緑、または青の蛍光体と、該蛍光体間に形成される光遮蔽膜とから構成されることを特徴とする請求項１５に記載の電界放出表示装置。
【請求項２０】
前記電界放出−誘導ゲート部は、別の基板上に形成されることを特徴とする請求項１５に記載の電界放出表示装置。
【請求項２１】
前記カソード部、前記電界放出−抑制ゲート部、及び前記電界放出−誘導ゲート部は、スペーサを支持台にして前記アノード部と対向することを特徴とする請求項１５に記載の電界放出表示装置。
【請求項２２】
前記誘電体膜は、前記金属メッシュの全面または一部の面上に形成されることを特徴とする請求項１５に記載の電界放出表示装置。
【請求項２３】
前記電界放出−抑制ゲート開口部の大きさは、前記絶縁体の厚さと比較して、１乃至２０倍以下で構成されることを特徴とする請求項１５に記載の電界放出表示装置。
【請求項２４】
前記金属メッシュの前記貫通孔は、少なくとも１つの傾斜した内壁を備えることを特徴とする 請求項１５に記載の電界放出表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、電界放出素子及びこれを用いた電界放出表示装置に関し、より詳細には、電子の放出を抑制する機能を有する電界放出抑制ゲート部を備える電界放出素子及びこれを用いた電界放出表示装置に関する。
【背景技術】
【０００２】
電界放出素子（field emission device）は、真空または特定のガス雰囲気中で電界を加えると、カソード電極から電子を放出する素子であって、マイクロ波素子、センサ、及びフラットパネルディスプレイなどの電子源として広く用いられている。
【０００３】
電界放出素子からの電子放出効果は、素子の構造、エミッタの材質、及びエミッタの形状によって大きく異なる。電界放出素子の構造は、大きく、カソード及びアノードで構成される２極型（diode type）と、カソード、ゲート及びアノードで構成される３極型（triode type）とに分けられる。
【０００４】
３極型電界放出素子において、カソードまたは電界エミッタは、電子を放出する機能を果たし、ゲートは、電子放出を生じさせる機能を果たし、アノードは、放出された電子を受け取る機能を果たす。３極型構造では、電子放出のための電界はエミッタに隣接したゲートに印加されるので、２極型に比べて低電圧駆動が可能であり、放出電流を容易に制御できることから、多く研究開発されている。
【０００５】
電界エミッタの材料には、金属、シリコン、ダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブ、カーボンナノファイバーなどが挙げられ、カーボンナノチューブやカーボンナノファイバーは、細くて鋭く、安定性に優れているので、エミッタの材料として広く用いられている。
【０００６】
以下、従来技術に係る電界放出素子のうち、最も広く用いられている構造の１つであるスピント（spindt）型電界放出素子を説明する。図１は、従来技術に係るスピント型電界放出素子の概略構成図である。
【０００７】
スピント型電界放出素子は、カソード、ゲート及びアノードで構成され、カソードは、カソード基板１１と、その上に形成されたカソード電極１２と、金属チップ１３と、金属チップ１３を取り囲む構造で形成され、内部にゲート開口部２２を有する絶縁体２１とを備える。絶縁体２１上には、ゲート電極２３が形成されている。そして、上述した構造全体と対向するように配置されたアノード基板３１上には、アノード電極３２が形成されている。
【０００８】
このような電界放出素子を製作するためには、絶縁体２１に直径１μｍ程度のゲート開口部２２を形成し、その上に犠牲分離膜（sacrificial isolation layer）を形成した後、電子ビーム蒸着法を用いて自己整列方式で金属チップ１３を形成する。
【０００９】
したがって、上述した工程では、微細パターンを形成しなければならないし、電子ビーム蒸着方法を用いた自己整列方式を使用するため、大面積の電界放出素子への応用には困難が伴う。
【００１０】
このような工程上の問題点を解決するために、より簡単な工程で電界放出素子を製作するための努力が続けられており、それに応ずる電界エミッタの材料の１つとして、カーボンナノチューブやカーボンナノファイバーが挙げられる。
【００１１】
カーボンナノチューブやカーボンナノファイバーは、非常に小さい径（〜ｎｍ）を有し、長さが長い（〜μｍ）ため、電子放出源として非常に適している。しかし、これらの材料を、電子放出を容易に生じさせ、制御し得る構造を有する電子放出源として使用する場合、スピント型金属チップに比べて、自己整列方式で電子放出ゲートを形成することは容易ではない。
【００１２】
図２は、従来技術に係るカーボンナノチューブまたはカーボンナノファイバーを用いた電界放出素子の概略構成図である。図１のスピント型電界放出素子との差異は、図２の電界放出素子の電界エミッタ１４として使用されるカーボンナノチューブまたはカーボンナノファイバーが、絶縁体の内部に形成された大きなゲート開口部（〜１０μｍ）を介して露出されるという点である。
【００１３】
したがって、放出された電子が電界放出ゲートに流れ込んで、リーク電流となる場合が多く発生する。また、絶縁体の厚さに比べて開口部が大きいため、アノード電圧による電子放出が発生し、電子放出の制御を難しくし、しかも、放出された電子ビームがアノードに到達する時、放出された電子ビームは大きくそれてしまう。
【００１４】
このような現象は、電界放出素子の特性を低下させ、特にフラットパネルディスプレイへの応用時に深刻な問題を引き起こすことがある。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、このような問題点を解決するためになされたもので、その目的とするところは、新しいタイプの電界放出素子を提供することにある。
【００１６】
また、本発明の他の目的は、電子放出を生じさせる電極であるゲートに流れ込むリーク電流を減少させ、電子放出の制御を容易にする電界放出素子を提供することにある。
【００１７】
また、本発明のさらに他の目的は、主にゲート電極の近くに配置されているカーボンナノチューブまたはナノファイバーにおける電子放出の結果生じる、リーク電流と電子ビームのダイバージェンス現象を低減する電界放出素子を提供することにある。
【課題を解決するための手段】
【００１８】
このような目的を達成するために、本発明の一態様に係る電界放出素子は、基板と、該基板上に形成されたカソード電極と、該カソード電極に接続された電界エミッタとを備えるカソード部と；前記電界エミッタを取り囲む形態で、前記電界エミッタの周囲の前記カソード部上に形成された電界放出−抑制ゲート部と；少なくとも１つの貫通孔を有する金属メッシュと、該金属メッシュの少なくとも一領域上に形成された誘電体膜とを備える電界放出−誘導ゲート部と；を含み、前記電界放出−抑制ゲート部は、前記電界エミッタからの電子放出を抑制し、前記電界放出−誘導ゲート部は、前記電界エミッタからの電子放出を誘導することを特徴とする。
【００１９】
また、本発明の他の態様に係る電界放出表示装置は、基板の上部に互いに絶縁されてマトリクスアドレッシングを可能にする縞状（in a stripe form）のカソード電極及び電界放出−抑制ゲート電極と、前記電極により定義される各ピクセルとを備え、前記各ピクセルは、カソード電極に接続された電界エミッタを有するカソード部と；前記カソード部の前記電界放出−抑制ゲートと、前記電界エミッタを取り囲む形態で、前記電界エミッタの周囲の領域上部に形成される絶縁体とを備える電界放出−抑制ゲート部と；前記電界エミッタから放出された電子が貫通できるように、少なくとも１つの貫通孔を有する金属メッシュと、該金属メッシュの少なくとも一領域上に形成される誘電体膜とを備える電界放出−誘導ゲート部と；アノード電極と、該アノード電極に接続される蛍光体とを備えるアノード部と；を含み、前記電界放出−抑制ゲート部は、前記電界エミッタからの電子放出を抑制し、前記電界放出−誘導ゲート部は、前記電界エミッタからの電子放出を誘導して、前記電界エミッタから放出された電子が前記貫通孔を介して前記蛍光体に衝突することを特徴とする。
【発明を実施するための最良の形態】
【００２０】
以下、添付の図面を参照して、本発明の好適な実施例に係る電界放出素子を詳細に説明する。下記の実施例は、当業者に本発明の趣旨が十分に伝達され得るようにするために一例として提示されるものである。したがって、本発明は、下記の実施例に限らず、様々な変形が可能である。
【００２１】
（電界放出素子）
図３は、本発明の実施例に係る電界放出素子の概略断面図である。
【００２２】
図３の電界放出素子は、カソード部１００と、電界放出−抑制ゲート部２００と、電界放出−誘導ゲート部３００とを備えて構成される。この電界放出素子は、例えば、電界放出表示装置において１つのドットピクセル（dot pixel）として利用可能であり、実際電界放出表示装置の製作に際して、多数の単位ピクセルがマトリクス形態で配置され、これら各々に各種信号を印加するための配線を備える。また、電界放出素子から放出される電子を加速するために、アノード部４００をさらに備えることができる。アノード部４００上には、アノード電極４２０が形成されている。また、本実施例に係る電界放出素子は、電界放出表示装置以外に、電子ビームリソグラフィ装置、マイクロ波素子、及びセンサ、バックライトなど多様に応用可能である。
【００２３】
また、電界放出−誘導ゲート部３００は、金属メッシュ形態の別個の基板上に形成可能である。
【００２４】
カソード部１００は、ガラス、セラミック、またはポリイミドのような絶縁性基板からなるカソード基板１１０と、カソード基板１１０の所定の領域上に金属、金属化合物などから形成されるカソード電極１２０と、カソード電極１２０の一部の領域上にダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブ、カーボンナノファイバーなどのうちのいずれか１つからなる膜状（薄膜または厚膜）の電界エミッタ１３０とを備える。例えば、カソード基板１１０は、０．５ｍｍ乃至５ｍｍの厚さを有し、カソード電極１２０は、０．１μｍ乃至１．０μｍの厚さを有する。
【００２５】
電界放出−抑制ゲート部２００は、酸化膜、または窒化膜などからなる絶縁体２１０と、絶縁体２１０を貫通する構造を有する電界放出−抑制ゲート開口部２２０と、絶縁体２１０上の一部領域に金属、金属化合物などで形成される電界放出−抑制ゲート電極２３０とを備える。
【００２６】
例えば、絶縁体２１０と電界放出−抑制ゲート電極２３０の厚さは、各々０.５μｍ乃至２０μｍ、０．１μｍ乃至１．０μｍであり、電界放出−抑制ゲート開口部２２０の厚さは、５μｍ乃至１００μｍである。
【００２７】
電界放出−誘導ゲート部３００は、金属メッシュ３２０と、この金属メッシュ３２０の内部に形成される貫通孔３１０と、カソード部１００と対向する面の少なくとも一部の面に形成される誘電体膜３３０とを備える。好ましくは、貫通孔３１０は、傾斜した内壁を有し、カソード部１００側からアノード部４００側に向けて孔のサイズが小さくなる構造となっている。この構造は、電界エミッタ１３０から放出された電子をアノード電極４２０に集中させる役目を果たし、高解像度の電界放出表示装置を製作可能にする。一方、貫通孔３１０の大きさ、形状などは、特に限定されず、様々に変えることができることは、当業者にとって自明である。
【００２８】
また、貫通孔３１０の内壁に形成された誘電体膜３３０は、電界エミッタ１３０から放出された電子が金属メッシュ３２０に直接衝突することを防止する役目を果たす。したがって、誘電体膜３３０は、金属メッシュ３２０の全面に形成されてもよく、一部のみに形成されてもよい。好ましくは、誘電体膜３３０が貫通孔３１０の傾斜した内壁を覆うように形成することができる。一方、誘電体膜３３０が金属メッシュ３２０の一部分上のみに形成される場合は、熱膨張係数の差異による損傷を、より効果的に防ぐことができる。
【００２９】
誘電体膜３３０には、一般的な化学気相蒸着（ＣＶＤ）法により蒸着されるシリコン酸化膜、一般的な半導体製造工程に使用されるシリコン窒化膜などの薄膜、ＳＯＧ（Spin-On-Glass）層をスピンコーティング（spin-coating）することによって形成されるシリコン酸化膜、一般的なプラズマディスプレイパネル（ＰＤＰ）に使われるスクリーンプリント法、すなわちペースト／焼成法により形成される厚膜絶縁体など多様な種類が適用可能であるが、好ましくは、ペースト／焼成方法を使用して製造される誘電体膜である。
【００３０】
金属メッシュ３２０は、カソード部１００及び電界放出−抑制ゲート２００とは別に、アルミニウム、鉄、銅、ニッケルなどのような単一の金属板またはこれらの組み合わせで製作することが可能であり、ステンレス鋼、インバール（invar）、コバール（kovar）のような低い熱膨張係数を有する合金板を用いて製造することもできる。電界放出−誘導ゲート部３００の機能を考慮して、金属メッシュ３２０の厚さは、１０μｍ乃至５００μｍで製作可能である。
【００３１】
また、金属メッシュ３２０において、電界エミッタ１３０から電子が放出され得るように、電界は電界エミッタ１３０の方向（図３の実線方向）に印加され、電界放出−抑制ゲート電極２３０には、金属メッシュ３２０により電界エミッタ１３０に誘導される電界と反対方向（図３の点線方向）に電界が印加され、電界エミッタ１３０から電子が放出されないようにする。
【００３２】
電界エミッタ１３０は、薄膜または厚膜で形成することができ、カソード電極１２０上に、触媒金属を用いてダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブ、カーボンナノファイバーなどのいずれか１つを直接成長させたり、又は、予め成長させた粉末状ダイヤモンド、ダイヤモンド状カーボン、カーボンナノチューブ、カーボンナノファイバーなどのいずれか１つを含むペースト（paste）をプリンティングしたりすることによって形成することができる。
【００３３】
好ましくは、電界放出−抑制ゲート部２００の電界放出−抑制ゲート開口部２２０の大きさは、絶縁体２１０の厚さに対して１乃至２０倍となるようにすることによって、電界放出−抑制ゲート電極２３０により電界エミッタ１３０から電子放出が生じることを容易に抑制することができる。仮に２０倍以上である場合は、電界放出−抑制ゲート部２００が電界放出−誘導ゲート部３００により電界エミッタ１３０に誘導される電界を遮蔽することが難しくなり、これにより、電界放出−誘導ゲート部３００により電界エミッタ１３０から電子放出することを抑制することが難しくなる。好ましい絶縁体２１０の厚さは、０．５μｍ乃至２０μｍ程度である。
【００３４】
電界放出−誘導ゲート部３００は、誘電体膜３３０と共に、電界エミッタ１３０がアノード電圧により電子を放出することを抑制する役目を果たし、電界エミッタ１３０から放出された電子が、例えばアノード部４１０の特定の位置に到達できるようにする、電子ビームを集中させる効果を奏することができる。
【００３５】
また、電界放出−誘導ゲート部３００の貫通孔３１０の大きさは、金属メッシュ３２０と誘電体膜３３０の厚さの合計値に対して１乃至３倍となるようにすることによって、アノード電極４２０による電界が電界エミッタ１３０に誘導されて電子放出が生じることを防止することができる。仮に、貫通孔３１０の大きさが３倍以上である場合は、電界放出−誘導ゲート部３００が、アノード電極４２０に印加されるアノード電圧により電界エミッタ１３０に誘導される電界を遮蔽することが難しくなり、アノード電圧により電界エミッタ１３０から電子放出されることを抑制することが難しくなる。
【００３６】
また、誘電体膜３３０は、電界エミッタ１３０から放出された電子が電界放出−誘導ゲート部３３０に流れることを低減することができる。    
また、電界エミッタ１３０から放出された電子を加速させるために、アノード部４００をさらに備えることができる。アノード部４００は、ガラス、プラスチック、各種セラミック、各種透明性絶縁性基板などの透明基板４１０上に、例えば、透明導電層のアノード電極４２０が設けられる。したがって、例えば、アノード基板４１０は、０．５ｍｍ乃至５．０ｍｍ、アノード電極４２０は、０．１μｍ程度で製作可能である。
【００３７】
また、カソード部１００、電界放出−抑制ゲート部２００、電界放出−誘導ゲート部３００、及びアノード部４００は、カソード部１００の電界エミッタ１３０が電界放出−抑制ゲート開口部２２０と電界放出−誘導ゲートの貫通孔３１０を介してアノード部４００のアノード電極４２０と対向しつつ、真空パッケージングされるように構成することができる。
【００３８】
また、カソード部１００、電界放出−抑制ゲート部２００、電界放出−誘導ゲート部３００、及びアノード部４００は、スペーサ（図示せず）などを用いて互いに対向するように接着することもできる。
【００３９】
また、電界放出−誘導ゲート電極３３０には、電界エミッタ１３０から電子が放出されるように、電界を電界エミッタ１３０方向に印加し（図３で実線矢印方向）、電界放出−抑制ゲート電極２３０には、電界放出−誘導ゲート電極により電界エミッタ１３０に誘導される電界と反対方向に電界を印加し（図３で点線矢印方向）、電界エミッタ１３０から電子が放出しないようにする。電界放出−誘導ゲート電極３３０の電位は、電界エミッタ１３０の電位よりも高く構成し、電界放出−抑制ゲート電極２３０の電位は、電界エミッタ１３０の電位よりも低く構成することができる。
【００４０】
例えば、図３に示すように、電界エミッタ１３０は、接地状態に連結され、電界放出−誘導ゲート電極３３０には、正の電圧、電界放出−抑制ゲート電極２３０には、負の電圧を印加することができる。
【００４１】
また、電界放出−誘導ゲート部３００は、メッシュ形態でカソード部１００及び電界放出−抑制ゲート部２００と独立して製作できるので、製作工程が非常に容易であり、製造生産性及び収率を向上させることができる。
【００４２】
図４は、本発明の他の実施例に係る電界放出素子の断面図である。説明の便宜上、前述した実施例との差異点を中心に説明する。
【００４３】
図３の電界放出素子との差異点を説明すれば、図４の電界放出素子は、電界放出−誘導ゲート部３００の金属メッシュ３２０の形状が異なる。本実施例によれば、金属メッシュ３２０の内壁が単一の傾斜角でなく、２つ以上の傾斜角を有する構造となっている。好ましくは、金属メッシュ３２０の内壁は、突出した部位を有するように形成することができる。このような構造によれば、電界エミッタ１３０から放出された電子を対向するアノード部４００のアノード電極４２０に、より効果的に集中させることができるという効果がある。
【００４４】
図５は、本発明のさらに他の実施例による電界放出素子の断面図である。説明の便宜上、前述した実施例との差異点を中心に説明する。
【００４５】
図３の電界放出素子との差異点を説明すれば、図５の電界放出素子は、ゲート部２００の誘電体膜３３０が、金属メッシュ３２０の一部のみに形成された構造を有する。誘電体膜３３０が形成されていない領域（図５の符号３４０）は、空き空間として残すことができる。このような構造は、金属メッシュ３２０と誘電体膜３３０との間の熱膨張係数の差異による誘電体膜３３０の損傷を防止することができる。すなわち、誘電体膜３３０が金属メッシュ３２０の一部のみに形成される場合、熱膨張係数の差異による損傷を防止するにより効果的である。
【００４６】
図６は、本発明のさらに他の実施例に係る電界放出素子の概略断面図である。但し、説明の便宜上、前述した実施例との差異点を中心に説明する。
【００４７】
図３の電界放出素子との差異点を説明すれば、電界放出−抑制ゲート部２００の開口部２２０が、単一ピクセル当たり、複数個形成されている。この場合、カソード部１００の電界エミッタ１３０のドット数も開口部２２０と同じ数で構成することができ、また、電界エミッタ１３０は１個で構成することも可能である。図３では、カソード部１００の電界エミッタ１３０のドット数も、開口部２２０と同じ数で構成した場合を示している。但し、電界放出−誘導ゲート部３００の貫通孔３１０は、単位ピクセル当たり１個で構成している。しかし、他の変形例では、貫通孔３１０のピクセル当たりの個数も、複数個で構成することができる。
【００４８】
前述のような構造は、アノード電極４２０に高電圧を印加するのに効率的であるという長所を有する構造であって、複数のドットを形成することによって、アノード電極の高電圧が電界エミッタ１３０に悪影響を及ぼすことを低減できるという効果がある。
【００４９】
（電界放出表示装置）
次に、図７及び図８を参照して本発明の好ましい実施例に係る電界放出素子を用いた電界放出表示装置の製作例について説明する。
【００５０】
図７は、本発明の好ましい実施例に係る電界放出表示装置の一部を示す断面図であり、図８は、図７の電界放出表示装置の、マトリクス形態で配列されたピクセルアレイ構造を説明するための平面図である。
【００５１】
図７を参照すれば、電界放出表示装置は、カソード部１００、電界放出−抑制ゲート部２００、電界放出−誘導ゲート部３００、及びアノード部４００を備えて構成される。
【００５２】
カソード部１００は、基板１１０上に互いに絶縁されて、マトリクスアドレッシングを可能にする縞状のカソード電極１２０及び電界放出−抑制ゲート電極２３０と、電極により定義されるピクセルとを備え、各ピクセルには、カソード電極１２０に接続された電界エミッタ１３０を有する。電界放出−抑制ゲート部２００は、電界エミッタ１３０を取り囲む形態で、電界エミッタ１３０の周囲の領域上に形成された絶縁層２１０、電界放出−抑制ゲート電極２３０、及び開口部２２０を備える。電界放出−誘導ゲート部３００は、金属メッシュ３２０、その内部に形成された貫通孔３１０、及びカソード部１００と対向する面の少なくとも一部の面に形成される誘電体膜３３０を備える。
【００５３】
カソード部１００、電界放出−抑制ゲート部２００、及び電界放出−誘導ゲート部３００についての詳細な説明は、前述した電界放出素子の説明と同様なので、簡単にするために省略する。
【００５４】
アノード部４００は、ガラスのような透明絶縁性基板からなるアノード基板４１０上に、アノード電極４２０と、アノード電極４２０の一部上に赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体４３０と、隣接する蛍光体４３０間に形成される光遮蔽膜（black matrix）４４０とを有する。カソード部１００、電界放出−抑制ゲート部２００、電界放出−誘導ゲート部３００、及びアノード部４００は、スペーサ５００を支持台にして、カソード部１００の電界エミッタ１３０が電界放出−抑制ゲート部２００の開口部２２０と電界放出−誘導ゲート部３００の貫通孔３１０を介してアノード部の蛍光体４３０と互いに対向するように配置され、真空パッケージングされている。ここで、スペーサ５００は、カソード部１００／電界放出−抑制ゲート部２００／電界放出−誘導ゲート部３００と、アノード部４００との間の間隔を維持する役目を果たし、必ず全てのピクセルに設けられる必要があるわけではない。
【００５５】
以下、本電界放出素子の駆動方式の一例について詳細に説明する。
【００５６】
まず、電界放出−誘導ゲート部３００の金属メッシュ３２０に一定の直流電圧（例えば、１００Ｖ乃至１５００Ｖ）を印加し、カソード部１００の電界エミッタ１３０から電子放出を誘導する一方、アノード部４００のアノード電極４２０に直流高電圧（例えば、１０００Ｖ乃至１５０００Ｖ）を印加して、放出された電子を高エネルギーで加速させ、電界放出−抑制ゲート電極２３０には、０乃至−５０Ｖ程度の負の電圧（negative voltage）を有するディスプレイスキャンパルス信号を印加し、カソード電極１２０には、０乃至５０Ｖの正の電圧または０乃至−５０Ｖの負の電圧を有するデータパルス信号を印加して、画像を表現する。
【００５７】
この際、ディスプレイの階調表現（gray representation）は、カソード電極１２０に印加されるデータ信号のパルス振幅（pulse amplitude）またはパルス幅（pulse width）を調節することによって得ることができる。
【００５８】
図８を参照すると、図７の各ドットピクセルは、マトリクス形態で配置されており、カソード電極１２０と電界放出−抑制ゲート電極２３０は、電界放出ディスプレイのマトリクスアドレッシング電極として配置されている。図８では、アノード部４００を示さず、電界エミッタ１３０の大きさが電界放出−誘導ゲート貫通孔３１０より小さい場合を示しているが、実装時には、電界エミッタ１３０の大きさが電界放出−誘導ゲート貫通孔３１０よりも大きいように構成してもよいことはもちろんである。
【００５９】
上述した本発明によると、本発明に係る電界放出素子を電界放出表示装置に応用する場合、電界放出に必要な電界を電界放出−誘導ゲート部の金属メッシュを介して印加するので、アノード部とカソード部との間隔は調節自在であり、これにより、アノードに高電圧を印加できるようになり、電界放出表示装置の輝度を大きく高めることができる。
【００６０】
本発明に係る電界放出素子は、従来のカーボン電界放出素子の問題点であるゲートリーク電流、アノード電圧による電子放出、電子ビームダイバージェンスを大きく改善することができる。
【００６１】
また、電界放出誘導−ゲート電極に印加される電圧は、アノード電圧によって生じる電界エミッタの電子放出を抑制し、また、アノード部とゲート部との間に全体的に均一な電位を形成することによって、局部的なアーキングを防止し、電界放出表示装置の寿命を大きく向上させることができる。
【００６２】
また、電界放出−誘導ゲート部の傾斜した内壁を有する貫通孔は、電界エミッタから放出された電子を、電界エミッタに対向するアノードの蛍光体に集中させる役目を果たし、これにより、高解像度の電界放出表示装置を製作することができる。
【００６３】
添付の図面を参照して本発明の例示的な実施例を説明してきたが、本発明は上述した実施例及び添付の図面に限定されるものではなく、本発明が属する技術の分野における通常の知識を有する者にとっては、本発明の趣旨及び範囲を逸脱することなく、様々な置換、変形及び変更が可能であることが明らかであろう。
【図面の簡単な説明】
【００６４】
【図１】従来技術に係るスピント（spindt）型電界放出素子の概略構成図である。
【図２】従来技術に係るカーボンナノチューブまたはカーボンナノファイバーを用いた電界放出素子の概略構成図である。
【図３】本発明の実施例に係る電界放出素子の概略断面図である。
【図４】本発明の実施例に係る電界放出素子の概略断面図である。
【図５】本発明の実施例に係る電界放出素子の概略断面図である。
【図６】本発明の実施例に係る電界放出素子の概略断面図である。
【図７】本発明の例示的な実施例に係る電界放出表示装置の一部を示す断面図である。
【図８】図７の電界放出表示装置においてマトリクス形態で配置されたピクセルアレイ構造を説明するための平面図である。
【図１】
2007511881.tif 000003
【図２】
2007511881.tif 000004
【図３】
2007511881.tif 000005
【図４】
2007511881.tif 000006
【図５】
2007511881.tif 000007
【図６】
2007511881.tif 000008
【図７】
2007511881.tif 000009
【図８】
2007511881.tif 000010
【国際調査報告】
2007511881.tif 000011
2007511881.tif 000012