【事件の表示】
　特願２０１３−　９２５１５「窒化物半導体基板」拒絶査定不服審判事件〔平成２６年１１月１７日出願公開、特開２０１４−２１６４７４、請求項の数（１）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２５年４月２５日の出願であって，その手続の経緯は以下のとおりである。
平成２６年１０月１５日　審査請求
平成２６年１１月２７日　拒絶理由通知
平成２７年　１月１４日　意見書・手続補正
平成２７年　３月　５日　拒絶査定
平成２７年　６月　９日　審判請求・手続補正
平成２８年　８月２６日　拒絶理由通知
平成２８年１０月２５日　意見書・手続補正
平成２８年１１月１１日　拒絶理由通知（最後）（以下，「当審最後拒絶理由」という。）
平成２９年　１月１１日　意見書・手続補正
　
第２　平成２９年１月１１日にされた手続補正の適否
１　補正の内容
　平成２９年１月１１日にされた手続補正（以下，「本件補正」という。）は，当審最後拒絶理由の通知に係る指定期間内にされたものであって，本件補正により，本件補正前の特許請求の範囲の請求項１は，本件補正後の請求項１へ補正された。
（１）本件補正前の特許請求の範囲
　本件補正前の，特許請求の範囲の請求項１の記載は次のとおりである。
「【請求項１】
　直径６インチで厚さが６００〜１０００μｍのＳｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層され，前記バッファ層と前記半導体動作層の合計厚さが４〜１０μｍである高耐圧パワーデバイス用窒化物半導体基板において，
　前記バッファ層が，
　Ｓｉ単結晶基板の一主面に接して形成されたＡｌＮ単結晶層と，該ＡｌＮ単結晶層に接して形成されたＧａＮ単結晶層とを対にして，ＡｌＮ単結晶層とＧａＮ単結晶層とが交互に繰り返し積層された複合層と，
　該複合層における最上層のＧａＮ単結晶層に接して形成されたＧａＮ単結晶層と
のみからなる一種類の層であり，
　前記Ｓｉ単結晶基板は，一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し，
　バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり，
　前記ドーパントがボロンであり，
　前記一主面とは反対側の面である裏面に厚さ３００〜６００ｎｍであるＳｉＯ2膜を備えたことを特徴とする窒化物半導体基板。」
（２）本件補正後の特許請求の範囲
　本件補正後の，特許請求の範囲の請求項１の記載は，次のとおりである。（当審注。補正個所に下線を付した。下記（３）も同じ。）
「【請求項１】
　直径６インチで厚さが６００〜１０００μｍのＳｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層され，前記バッファ層と前記半導体動作層の合計厚さが４〜
４．５
　前記バッファ層が，
　Ｓｉ単結晶基板の一主面に接して形成されたＡｌＮ単結晶層と，該ＡｌＮ単結晶層に接して形成されたＧａＮ単結晶層とを対にして，ＡｌＮ単結晶層とＧａＮ単結晶層とが交互に繰り返し積層された複合層と，
　該複合層における最上層のＧａＮ単結晶層に接して形成されたＧａＮ単結晶層と
のみからなる一種類の層であり，
　前記Ｓｉ単結晶基板は，一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し，
　バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり，
　前記ドーパントがボロンであり，
　前記一主面とは反対側の面である裏面に厚さ３００〜６００ｎｍであるＳｉＯ2膜を備えたことを特徴とする窒化物半導体基板。」
（３）補正事項
　本件補正は，下記補正事項１ないし３からなるものである。
　ア　補正事項１
　本件補正前の請求項１の「４〜１０μｍ」という範囲を，「４〜
４．５
　イ　補正事項２
　本件補正前の明細書段落【００１４】の「４〜１０μｍ」という範囲を，「４〜
４．５
　ウ　補正事項３
　本件補正前の明細書段落【００１５】の「前記窒化物半導体基板においては，前記合計厚さが４．５〜５．５μｍであることが好ましい。」を削除する。
　２　補正の適否
　本願の願書に最初に添付した明細書の段落【００５１】ないし【００５３】の記載からみて，補正事項１ないし３は，当初明細書等に記載した事項の範囲内においてされたものであるから，特許法１７条の２第３項の規定に適合する。
　また，補正事項１は，特許請求の範囲の減縮を目的とするから，特許法１７条の２第４項の規定に適合し，同条５項２号に掲げるものに該当する。補正事項２及び３は特許請求の範囲が補正されたことにともない，明細書の記載を整合させるものであるから，同項４号に掲げるものに該当する。
　そこで，本件補正後の請求項１に記載された発明（以下，「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか否か（特許法第１７条の２第６項で準用する同法第１２６条第７項）につき，更に検討する。
（１）本願補正発明
　本願補正発明は，本件補正後の請求項１に記載された，次のとおりのものと認める。（再掲）
「直径６インチで厚さが６００〜１０００μｍのＳｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層され，前記バッファ層と前記半導体動作層の合計厚さが４〜４．５μｍである高耐圧パワーデバイス用窒化物半導体基板において，
　前記バッファ層が，
　Ｓｉ単結晶基板の一主面に接して形成されたＡｌＮ単結晶層と，該ＡｌＮ単結晶層に接して形成されたＧａＮ単結晶層とを対にして，ＡｌＮ単結晶層とＧａＮ単結晶層とが交互に繰り返し積層された複合層と，
　該複合層における最上層のＧａＮ単結晶層に接して形成されたＧａＮ単結晶層と
のみからなる一種類の層であり，
　前記Ｓｉ単結晶基板は，一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し，
　バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり，
　前記ドーパントがボロンであり，
　前記一主面とは反対側の面である裏面に厚さ３００〜６００ｎｍであるＳｉＯ2膜を備えたことを特徴とする窒化物半導体基板。」
（２）引用文献１の記載事項
　ア　引用文献１
　当審最後拒絶理由に引用された，特開２０１１−１６５９６２号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。
（ア）「【技術分野】
【０００１】
　本発明は，
化合物半導体をその上にエピタキシャル成長させるエピタキシャル成長基板
【背景技術】
【０００２】
　
ＧａＮに代表されるＩＩＩ族窒化物半導体は，そのバンドギャップが広いために，
パワー素子の材料として広く用いられている。
を製造するに際しては，これと異なる材料からなる基板上にこの化合物半導体をヘテロエピタキシャル成長させたウェハを用いるのが一般的である。また，ＬＥＤやＬＤを構成するｐｎ接合やヘテロ接合も，更にこの上にエピタキシャル成長を行うことによって得られる。」
（イ）「【発明を実施するための形態】
【００１４】
　以下，本発明の実施の形態に係る
エピタキシャル成長基板
このエピタキシャル成長基板を用いて形成された半導体装置は，ＧａＮとＡｌＧａＮのヘテロ接合を利用したＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）である。
【００１５】
　
このエピタキシャル成長基板においては，Ｓｉ基板上に，ＩＩＩ族窒化物半導体からなるバッファ層が形成されている。ここで，Ｓｉ基板は，ダイヤモンド構造をもつＳｉ単結晶の（１１１）面を主面とする基板である。
・・・
【００１６】
　
図２は，このエピタキシャル成長基板１０の断面構造を示す。上記の構成のＳｉ基板１１上にバッファ層２０が形成され，ＨＥＭＴは，このバッファ層２０上に形成された能動層３０中に形成される。能動層３０は，チャネル層３１と電子供給層３２で構成され，ＨＥＭＴにおける動作電流を構成する電子層はチャネル層３１と電子供給層３２の界面付近に形成される。この動作電流は，電子供給層３２上に形成されたソース電極とドレイン電極（どちらも図示省略）間の領域を流れ，ソース電極とドレイン電極との間に形成されたゲート電極（図示省略）の電位によって，そのオンオフが設定される。
・・・
【００１８】
　
バッファ層２０は，初期成長層２１と，超格子積層体２２が順次エピタキシャル成長されて構成される。どちらの層も，ＩＩＩ族窒化物半導体で構成される。
【００１９】
　
初期成長層２１は，例えば窒化アルミニウム（ＡｌＮ）で構成され
【００２０】
　
超格子積層体２２は，第１層２２１と第２層２２２がエピタキシャル成長によって周期的に多数積層された構成（超格子構造）をもつ。
第１層２２１は例えば初期成長層２１と同様のＡｌＮで構成され，第２層２２２は，例えば混晶Ａｌ
１−ｘ
Ｇａ
ｘ
Ｎで構成される。
ＨＥＭＴの縦方向の耐圧を高める
・・・
【００２２】
　バンドギャップの大きな第１層２２１は，トンネル電流を抑制し，バッファ層２０中の絶縁性を高めることに寄与する。一方，
能動層３０と近い格子定数をもつ第２層２２２は，クラックやウェハの反りを抑制するということに寄与する。
第１膜層２２１，第２層２２２は交互に積層され，その積層総数は，Ｓｉ基板１１と能動層３０との間の格子不整合を緩和し，かつバッファ層２０の絶縁性を確保できる限りにおいて適宜設定され，例えばその積層総数は５０層以上である。
・・・
【００２６】
　
ＩＩＩ族窒化物からなる層の層膜厚は，デバイス特性から適宜設定される
（ウ）「【００２８】
　図１に示されたように，オリフラを（１１０）面に相当する箇所から周回方向に３０°，９０°，１５０°の角度だけ回転させた所に形成した
６インチ径の（１１１）Ｓｉ基板上にバッファ層，能動層を形成した後のウェハ
【００２９】
　
ここで，Ｓｉ基板は，比抵抗０．０１Ω・ｃｍ，６５０μｍ厚のＣＺ法（Ｂドープ）で製造された６インチ径ウェハ
初期成長層は１００ｎｍ厚
超格子積層体における第１層は４ｎｍ厚のＡｌＮ，第２層は２５ｎｍ厚のＡｌ
０．１５
Ｇａ
０．８５
Ｎとし，超格子積層体における第１層と第２層の積層総数は合計７５層とした。チャネル層は０．７５μｍ厚のＧａＮ，電子供給層は厚さ１８ｎｍのｎ型Ａｌ
０．２７
Ｇａ
０．７３
Ｎとした。
　イ　引用発明１
　前記ア（ウ）より，引用文献１に記載された「エピタキシャル成長基板」の「バッファ層」と「能動層」の厚さの合計は，１００＋（４＋２５）×７５＋７５０＋１８＝３，０４３ｎｍであると認められる。そして，前記アより，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「比抵抗０．０１Ω・ｃｍ，６５０μｍ厚のＣＺ法（Ｂドープ）で製造された６インチ径の（１１１）Ｓｉ基板上にバッファ層，能動層を形成し，バッファ層はＩＩＩ族窒化物半導体で構成されＡｌＮで構成された初期成長層とＡｌＮ及びＡｌＧａＮで構成された超格子積層体で構成され，能動層はＧａＮのチャネル層とＡｌＧａＮの電子供給層で構成され，バッファ層と能動層の厚さの合計は３．０４３μｍであるＨＥＭＴが形成されるエピタキシャル成長基板。」
（３）引用文献２の記載事項
　ア　引用文献２
　当審最後拒絶理由に引用された，特開２００３−０５９９４８号公報（以下，「引用文献２」という。）には，図面とともに，次の記載がある。
（ア）「【００１２】図1に示す本発明の第1の実施形態に係る
HEMTは，シリコンから成るサブストレート即ち基板１とバッファ層２とHEMT素子用半導体領域３
【００１３】
HEMT素子半導体領域３は，不純物非ドープのGaNから成る電子走行層１０と，非ドープのAl
0.2
Ga
0.8
Nから成るスペーサ層１１と，n形不純物としてSiのドープされているn形Al
0.2
Ga
0.8
Nから成る電子供給層１２とを有している。素子用半導体領域３の各層１０，１１，１２は窒素とガリウムをベースとした窒化ガリウム系化合物半導体から成る。バッファ層２の上に配置された電子走行層１０はチャネル層とも呼ぶことができるものであり，例えば，５００ｎｍの厚みを有する。電子走行層１０の上に配置されたスペーサ層１１は例えば７ｎｍの厚みを有し
スペーサ層１１の上に配置された電子供給層１２は活性層又は動作層又はチャネル層とも呼ぶことができるものであり，例えば１０ｎｍの厚みを有する。
・・・
【００１６】
基板１の一方の主面全体を被覆するように配置されたバッファ層２は，複数の第１の層８と複数の第２の層９とが交互に積層された複合層から成る。
バッファ層２は，２０個の第１の層８と２０個の第２の層９とを有する。
【００１７】第１の層８は，
化学式　ＡｌxＧａ1-xＮ
ここで，ｘは０＜ｘ≦１を満足する任意の数値，で示すことができる材料で形成される。即ち，
第１の層８は，ＡｌＮ(窒化アルミニウム)
第１の層８の格子定数及び熱膨張係数は第２の層９よりもシリコン基板１に近い。
【００１８】
第２の層９は，ＧａＮ（窒化ガリウム）
化学式　ＡｌyＧａ1-yＮ
ここで，ｙは，ｙ＜ｘ，
０＜ｙ＜１
を満足する任意の数値，で示すことができる材料から成る極く薄い膜である。第２の層９としてＡｌyＧａ1-yＮから成る導電形決定不純物を含まない半導体を使用する場合には，Ａｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにｙを０＜ｙ＜０．８を満足する値即ち０よりも大きく且つ０．８よりも小さくすることが望ましい。なお，この第１の実施形態の第２の層９は，上記化学式におけるｙ＝０に相当するＧａＮから成る。前記第2の層を，化学式　ＡｌyＧａ1-yＮここで，ｙはｙ＜ｘ及び０≦ｙ＜１を満足する数値，で表すこともできる。
【００１９】
バッファ層２の第１の層８の好ましい厚みは，０．５ｎｍ〜５０ｎｍ
【００２０】
第２の層９の好ましい厚みは，０．５ｎｍ〜２００ｎｍ
第２の層９内に発生する圧縮応力により，チャネル層１０の電子密度が低下してＨＥＭＴの特性が劣化する。
（イ）「【００２３】次に，図３（Ｂ）に示すように基板１の主面１ａ上のバッファ層２は，周知の
ＭＯＣＶＤ（Metal　Organic　Chemical　Vapor　Deposition）即ち有機金属化学気相成長法によってＡｌＮから成る第１の層８とＧａＮから成る第２の層９とを繰返して積層することによって形成する。
【００２４】次に，バッファ層２の上面に周知のＭＯＣＶＤ法によってＨＥＭＴ素子用形半導体領域３を形成する。即ち，
上面にバッファ層２が形成された基板１をＭＯＣＶＤ装置の反応室内に配置して，反応室内にまずトリメチルガリウムガス即ちＴＭＧガス及びＮＨ
3
 （アンモニア）ガスを１５分間供給してバッファ層２の上面に約５００ｎｍの厚みの非ドープＧａＮ即ち導電形決定不純物を含まないＧａＮから成る電子走行層１０を形成する。
（イ）図１には，
基板１に接して第１の層８が配置される
　イ　引用発明２
　前記ア（ア）より，引用文献２に記載された「HEMT」の「バッファ層」と「HEMT素子用半導体領域」の厚さの合計は，（５０＋２００）×２０＋５００＋７＋１０＝５，５１７ｎｍであると認められる。また，同厚さの合計は最小で，（０．５＋０．５）×２０＋５００＋７＋１０＝５３７ｎｍであると認められる。
　また，前記ア（ア）【００２０】には，バッファ層の第２層の格子歪みがチャネル層１０に影響することが記載されており，すると，引用文献２に記載された，チャネル層１０すなわちＧａＮから成る電子走行層１０の少なくともバッファ層に近い部分は格子歪みを緩和するバッファ層として機能していると認められる。
　すると，前記アより，引用文献２には次の発明が記載されていると認められる。
「シリコンから成る基板とバッファ層と窒化ガリウム系化合物半導体から成るHEMT素子用半導体領域とから成るHEMTであって，バッファ層の上にバッファ層として機能するGaNから成る電子走行層が配置され，バッファ層は基板に接してＡｌＮの第１の層が配置されＡｌＮの第１の層とＧａＮの第２の層とが交互に積層された複合層から成り，バッファ層とHEMT素子用半導体領域の合計厚さが５．５１７μｍであり，最小で０．５３７μｍであること。」
（４）引用文献３の記載事項
　ア　引用文献３
　当審最後拒絶理由に引用された，特開２００３−０８６８３７号公報（以下，「引用文献３」という。）には，図面とともに，次の記載がある。
（ア）「【０００１】
【発明の属する技術分野】本発明は窒化物半導体素子とその製造方法に関し，特に，
シリコン基板上に形成される窒化物半導体素子
【０００２】
【従来の技術】近年では，
基板上にエピタキシャル成長させられたＧａＮ，ＩｎＮ，ＡｌＮ，またはこれらの混晶からなる窒化物層を利用した窒化物半導体素子
ＨＥＭＴ(高電子移動度トランジスタ），パワー素子などが含まれる。
（イ）「【００１０】
【課題を解決するための手段】本発明の一つの態様による
窒化物半導体素子は，立方晶のシリコン単結晶の[１１１]面から任意の方向に０．１度以上１．６度以下の範囲内で傾斜した主面を有するシリコン基板と，その傾斜主面上において六方晶のＡｌ
x
Ｉｎ
y
Ｇａ
1-x-y
Ｎ（０≦ｘ≦１；０≦ｙ≦１）層の＜０００１＞方向がシリコン基板の＜１１１＞方向と実質的に平行になるようにエピタキシャル成長させられた窒化物半導体層の１以上を含むことを特徴としている。なお，その傾斜主面は，[１１１]面から０．２度以上１．２度以下の範囲内で傾斜していることがより好ましい。
（ウ）「【００１７】
【発明の実施の形態】本発明者は，多くの実験に基づいて以下のような知見を得た。すなわち，
ジャスト[１１１]面から任意の方向にわずかなオフ角で傾斜させた主面を有するオフ[１１１]Ｓｉ基板を窒化物半導体素子用の基板として用いる場合
結晶性の高い窒化物半導体膜をＳｉ基板上に成長させることが可能になる。
【００１８】また，単結晶Ｓｉ基板の主面上のステップサイトを基礎とする結晶成長においては，各結晶核から成長した成長結晶粒同士がそれらの結晶軸を一致させて合体し易くてピットの生成も減少し，この点からも結晶性が改善される。
【００１９】なお，Ｓｉと窒化物半導体との間には熱膨張係数の違いがあり，ジャスト[１１１]Ｓｉ基板上に窒化物半導体膜を成長させた後にその基板を室温まで冷却する際に，熱歪の影響から窒化物半導体膜にクラックが生じることがある。しかし，オフ[１１１]Ｓｉ基板の主面上では原子レベルのステップが形成されるので，窒化物半導体膜の表面も完全には平坦な面ではなくなり，部分的にストレスの発生を緩和することができて，クラックの発生が低減され得る。」
（エ）「【００２４】図１の発光素子の製造においては，
ジャスト[１１１]面から任意の方向に０．５度程度のオフ角でわずかに傾斜した主面を有するオフ[１１１]Ｓｉ基板１
（オ）「【００５５】なお，以上の実施例は窒化物半導体発光素子を例にして説明されたが，
本発明はＳｉ基板上に成長させられる窒化物半導体膜の結晶性を顕著に改善することができ，窒化物半導体膜を利用するＨＥＭＴやパワー素子などにも好ましく適用され得る
　イ　引用発明３
　前記アより，引用文献３には次の発明が記載されていると認められる。
「結晶性を改善するために，ジャスト[１１１]面から任意の方向に０．５度程度のオフ角でわずかに傾斜した主面を有するオフ[１１１]Ｓｉ基板上に成長させられる窒化物半導体膜を利用したＨＥＭＴ。」
（５）引用文献４の記載事項
　ア　引用文献４
　当審最後拒絶理由に引用された，特開平０２−１９７１２８号公報（以下，「引用文献４」という。）には，図面とともに，次の記載がある。
（ア）「［産業上の利用分野］
　本発明は，個別回路素子または集積回路素子を形成するための
エピタキシャルウェーハ
［従来の技術］
　半導体製造技術において，各種の回路素子を形成する場合，例えば，Ｐ型またはＮ型の半導体基板を用い，その半導体基板の上にＰ−型またはＮ−型のエピタキシャル層を形成し，このエピタキシャル層に各種回路素子を形成することが行われている。
　ところで，このように
半導体基板上にエピタキシャル層を形成する場合，オートドーピングの問題を生じる。このオートドーピング現象は，半導体基板からエピタキシャル層への熱による同相拡散にもよるが，半導体基板における側面部および背面部の不純物が気相中に一旦放出され，当該不純物がエピタキシャル層表面に搬送されることによって生じる。
　このようなオートドーピングが生じるとエピタキシャル層の不純物濃度が変化し，エピタキシャル層内において不純物濃度が不均一化してしまう。特に，半導体基板とエピタキシャル層との界面近傍のエピタキシャル層中の不純物濃度が変動してしまい，所望のエピタキシャル層の不純物濃度までに到達するのに相当のエピタキシャル層が無駄になる。つまり，半導体基板と同じ導電型のエピタキシャル層を形成する場合にあっては，その界面近傍のエピタキシャル層中の不純物濃度が高くなってしまい，一方，半導体基板と逆導電型のエピタキシャル層を形成する場合にあっては，その界面近傍のエピタキシャル層中の不純物濃度が低くなってしまうことから，所望の不純物濃度のエピタキシャル層を得るには該エピタキシャル層を必要以上に厚くしなければならない。
　そこで，従来，上記のような不都合を回避するため，エピタキシャル層を形成する前に半導体基板の側面および裏面に酸化膜からなる保護膜を形成し，当該酸化膜によって不純物の気相への放出を抑止し，その状態で半導体基板の表面にエピタキシャル層を形成するようにしていた。」（１頁右欄１０行−２頁右上欄１０行）
（イ）「［実施例］
　以下，本発明に係るエピタキシャルウェーハの実施例を図面に基づいて説明する。
　第１図には実施例の
エピタキシャルウェーハ
同図において符号１は
Ｐ型半導体基板（Ｐ型シリコン基板）を表わしており，このＰ型半導体基板１の側面および裏面にはＯＨ基を３重量％以上含む酸化膜からなる保護膜２が形成され，一方半導体基板１の表面には例えばＰ
−
型エピタキシャル層３が形成されている。
　
ここで上記保護膜２は，Ｐ
−
型エピタキシャル層３の形成の際，半導体基板１の側面部および裏面部からの気相への不純物の放出を防止するように働く。この酸化膜２の膜厚は０．３μｍ以上となっている。
　続いて，上記エピタキシャルウェーハの製造方法について説明する。
例えば，円筒型，管状炉型等のリアクタを用いた低温常圧ＣＶＤ法によって，Ｐ型半導体基板１の全面に酸化膜２を０．３μｍ程度の厚さで形成する。
　具体的には，例えば，キャリアガスとして不活性ガス例えば窒素ガスを用いて，これにモノシラン０．０５〜０．１５ｖｏｌ％，Ｏ２を０．５〜１．５ｖｏｌ％混合した反応ガス雰囲気中で，
上記半導体基板の温度を３５０〜４５０℃の条件下で酸化膜２の形成を行なう。
　以上によってＯＨ基を３重量％以上含む酸化膜２が得られる。」（３頁右上欄１行−同左下欄１０行）
（ウ）「また，第４図はＯＨ基の量と
ＣＶＤ酸化膜形成の際の半導体基板温度（反応温度）
３５０℃以下では緻密な酸化膜の形成が困難である。
　イ　引用発明４
　前記アより，引用文献４には次の発明が記載されていると認められる。
「Ｐ型シリコン基板の裏面に酸化膜が形成され，表面にはエピタキシャル層が形成されているエピタキシャルウェーハであって，オートドープを防止するように働く酸化膜の膜厚は０．３μｍ以上であること。」
（６）引用文献５の記載事項
　ア　引用文献５
　当審最後拒絶理由に引用された，特開２０１０−１５３８１７号公報（以下，「引用文献５」という。）には，図面とともに，次の記載がある。
「【実施例】
【００３８】
　（実施例１）
　直径3インチのSi単結晶基板(板厚：625μm，ボロン添加量：2×1019/cm3,比抵抗値：0.005Ω・cm,結晶面(111))を，水素および窒素雰囲気中で1050℃に加熱した後，MOCVD法を用いて，トリメチルガリウム(TMG)，トリメチルアルミニウム(TMA)，NH3の供給量を調整することにより，膜厚200nmのAlN層と膜厚50nmのAl0.25Ga0.75N層を形成した。その後，トリメチルガリウム(TMG)，トリメチルアルミニウム(TMA)，NH3の供給量を調整することにより，前記Al0.25Ga0.75N層の上に，AlN(膜厚4nm)とAl0.15Ga0.85N(膜厚：25nm)を交互に80対積層させた絶縁性の超格子層を形成した。この超格子層の平均C濃度は2×1018/cm3であった。更にその上に，横方向電流導電層として機能する，厚さ1.5μmのGaN層とAl0.25Ga0.75N(膜厚20nm)を積層し，電子デバイス用エピタキシャル基板を作製した。
【００３９】
　（実施例２）
　
ボロン添加量を10
19
/cm
3
とし，Si単結晶基板の比抵抗値を0.01Ω・cmとしたこと
　イ　技術的事項
　前記アより，引用文献５には次の技術的事項が記載されていると認められる。
「ボロン添加量を1019/cm3とするとSi単結晶基板の比抵抗値が0.01Ω・cmとなること。」
（７）引用文献６の記載事項
　ア　引用文献６
　当審最後拒絶理由に引用された，特開２０１１−１１９７１５号公報（以下，「引用文献６」という。）には，図面とともに，次の記載がある。
（ア）「【技術分野】
【０００１】
　本発明は，III族窒化物エピタキシャル積層基板に関し，特に，
結晶品質の良く，基板の反り量が少ないIII族窒化物エピタキシャル積層基板
・・・
【０００４】
　そのため，近年，
III族窒化物半導体の結晶成長基板として，シリコン基板を用いる技術が提案されている。シリコン基板は，上記サファイア基板よりも放熱性が良いため高出力デバイスの作成に適しており，また，大型基板が安価であることから，製造コストを抑えることができるという利点を有している。
（イ）「【００２９】
　基板２は，Ｓｉ単結晶基板であるのが好ましい。このとき，Ｓｉ単結晶基板の面方位は特に指定されず，(111),(100),(110)面等を使用することができるが，III族窒化物の(0001)面を成長させるためには（110）(111)面が望ましく，さらに，表面平坦性よく成長させるためには，(111)面を使用することが望ましい。
オフ角度については，単結晶成長を損なわないように，１°以下で適宜設定される。
（ウ）「【実施例】
【００４２】
　（実施例１）
　（実験例１）
　
(111)面３インチｎ型Ｓｉ単結晶基板(Ｓｂドープ比抵抗０．０１５Ωｃｍ，厚さ:６００μｍ)上に，バッファ層として，ＡｌＮとAl
0.25
Ga
0.75
Nを順に積層した初期成長層(ＡｌＮの厚さ:１００ｎｍ，Al
0.25
Ga
0.75
Nの厚さ４０ｎｍ)ならびに第１超格子積層体(ＡｌＮ/ＧａＮを２０組，ＡｌＮの厚さ:２ｎｍ，ＧａＮの厚さ:６．５ｎｍ)および第２超格子積層体(ＡｌＮ/Al
0.15
Ga
0.85
Nを１００組，ＡｌＮの厚さ:４ｎｍ，AlGaNの厚さ:２５ｎｍ)をエピタキシャル成長させ，この第２超格子積層体上に，主積層体として，ＧａＮチャネル層(厚さ:１．５μｍ)およびAl
0.25
Ga
0.75
N電子供給層(厚さ:３０ｎｍ)をエピタキシャル成長させてＨＥＭＴ構造を持つIII族窒化物エピタキシャル積層基板を作製した。
　イ　引用発明６
　前記アより，引用文献６には次の発明が記載されていると認められる。
「１°以下のオフ角度を有する(111)面３インチｎ型Ｓｉ単結晶基板（Ｓｂドープ比抵抗０．０１５Ωｃｍ，厚さ６００μｍ）上に，厚さの合計が４，７４０ｎｍのバッファ層と主積層体をエピタキシャル成長させた，ＨＥＭＴ構造を持つIII族窒化物エピタキシャル積層基板。」
（８）本願補正発明と引用発明１との対比
　ア　本願補正発明の「直径６インチで厚さが６００〜１０００μｍのＳｉ単結晶基板」と引用発明１の「比抵抗０．０１Ω・ｃｍ，６５０μｍ厚のＣＺ法（Ｂドープ）で製造された６インチ径の（１１１）Ｓｉ基板」とは，「直径６インチで厚さが６５０μｍのＳｉ単結晶基板」という点で共通すると認められる。
　イ　引用発明１の「能動層」はＨＥＭＴとして動作させるためのものである（前記（２）ア（イ）【００１６】）から，本願補正発明の「半導体動作層」に相当し，そして，引用発明１の「（１１１）Ｓｉ基板上にバッファ層，能動層を形成し，バッファ層はＩＩＩ族窒化物半導体で構成され，能動層はＧａＮのチャネル層とＡｌＧａＮの電子供給層で構成され」は，本願発明の「Ｓｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層され」に相当すると認められる。
　ウ　前記イを前提とすれば，引用発明１の「ＨＥＭＴが形成されるエピタキシャル成長基板」は本願補正発明の「高耐圧パワーデバイス用窒化物半導体基板」に相当すると認められる。
　エ　引用発明１の「（１１１）Ｓｉ基板」は「比抵抗０．０１Ω・ｃｍ」で「Ｂドープ」であり，これはボロン添加量１×１０19ｃｍ-3に相当する（前記（６）イ）から，本願発明１の「バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり，前記ドーパントがボロンであり」は，引用発明１の「比抵抗０．０１Ω・ｃｍ」で「Ｂドープ」と，「バルクの平均ドーパント濃度が１×１０19ｃｍ-3であり，前記ドーパントがボロンであり」という点で共通すると認められる。
　オ　してみると，本願補正発明と引用発明１とは，下記カの点で一致し，下記キの点で相違すると認められる。
　カ　一致点
「直径６インチで厚さが６５０μｍのＳｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層される高耐圧パワーデバイス用窒化物半導体基板において，
　前記Ｓｉ単結晶基板は，
　バルクの平均ドーパント濃度が１×１０19ｃｍ-3であり，
　前記ドーパントがボロンである，
ことを特徴とする窒化物半導体基板。」
　キ　相違点
（ア）相違点１
　本願補正発明においては，「前記バッファ層と前記半導体動作層の合計厚さが４〜４．５μｍである」のに対し，引用発明１においては，「バッファ層と能動層の厚さの合計は３．０４３μｍである」点。
（イ）相違点２
　本願補正発明においては，「前記バッファ層が，Ｓｉ単結晶基板の一主面に接して形成されたＡｌＮ単結晶層と，該ＡｌＮ単結晶層に接して形成されたＧａＮ単結晶層とを対にして，ＡｌＮ単結晶層とＧａＮ単結晶層とが交互に繰り返し積層された複合層と，該複合層における最上層のＧａＮ単結晶層に接して形成されたＧａＮ単結晶層とのみからなる一種類の層」であるのに対し，引用発明１においては，バッファ層は「ＡｌＮで構成された初期成長層とＡｌＮ及びＡｌＧａＮで構成された超格子積層体で構成」される点。
（ウ）相違点３
　本願補正発明においては，「前記Ｓｉ単結晶基板は，一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有する」のに対し，引用発明１においては「（１１１）Ｓｉ基板」の主面がオフ角を有することは開示されていない点。
（エ）相違点４
　本願補正発明は「前記一主面とは反対側の面である裏面に厚さ３００〜６００ｎｍであるＳｉＯ2膜」を備えるのに対し，引用発明１においては「ＳｉＯ2膜」を備えることが開示されていない点。
（９）相違点についての検討
　相違点１ないし４についてまとめて検討する。相違点１ないし４に係る構成をすべて備えることは，いずれの引用文献にも記載も示唆もされていない。
　本願補正発明は，相違点１ないし４に係る構成をすべて備えることにより，良好な結晶性を維持しつつ，窒化物半導体基板の反りやクラックの発生を効果的に抑制するという格別の有利な効果を奏するものである。
　よって，本願補正発明は，引用文献１ないし６に記載された発明に基づいて，当業者が容易に発明をすることができたとは言えない。
（１０）まとめ
　以上のとおりであるから，本願補正発明は，引用文献１ないし６に記載された発明に基づいて，当業者が容易に発明をすることができたとは言えないから，特許出願の際独立して特許を受けることができたものである。
３　むすび 
　したがって，本件補正は，特許法第１７条の２第３ないし６項の規定に適合し，適法なものである。
　
第３　本願発明
　前記第２のとおり，本件補正は適法なものであるから，本願の請求項１に係る発明（以下，「本願発明」という。）は，本件補正で補正された特許請求の範囲の請求項１に記載された次のとおりのものである。（再掲）
「直径６インチで厚さが６００〜１０００μｍのＳｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層され，前記バッファ層と前記半導体動作層の合計厚さが４〜４．５μｍである高耐圧パワーデバイス用窒化物半導体基板において，
　前記バッファ層が，
　Ｓｉ単結晶基板の一主面に接して形成されたＡｌＮ単結晶層と，該ＡｌＮ単結晶層に接して形成されたＧａＮ単結晶層とを対にして，ＡｌＮ単結晶層とＧａＮ単結晶層とが交互に繰り返し積層された複合層と，
　該複合層における最上層のＧａＮ単結晶層に接して形成されたＧａＮ単結晶層と
のみからなる一種類の層であり，
　前記Ｓｉ単結晶基板は，一主面が（１１１）面に対して０．１〜１°又は−１〜−０．１°のオフ角を有し，
　バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり，
　前記ドーパントがボロンであり，
　前記一主面とは反対側の面である裏面に厚さ３００〜６００ｎｍであるＳｉＯ2膜を備えたことを特徴とする窒化物半導体基板。」
　
第４　原査定の理由について
１　原査定の理由の概要
　この出願の請求項１に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献Ａ　特開２０１１−１１９７１５号公報
引用文献Ｂ　特開２０１２−０１５３０４号公報
引用文献Ｃ　特開２０１０−２７２７８１号公報
引用文献Ｄ　特開平０８−１１１４０９号公報
引用文献Ｅ　特開２０１０−０１６３６６号公報
引用文献Ｆ　特開２０１２−１８６２６８号公報
引用文献Ｇ　特開２０１２−０５１７７４号公報
２　原査定の理由についての判断
（１）引用文献Ａの記載事項
　引用文献Ａには，前記第２の２（７）アのとおりの記載があり，同イのとおりの発明（以下，「引用発明Ａ」という。）が記載されていると認められる。
（２）引用文献Ｂの記載事項
　ア　引用文献Ｂ
　引用文献Ｂには，図面とともに，次の記載がある。
「【発明を実施するための形態】
【００１７】
　初めに，ＧａＮ系半導体層のグレインサイズを大型化するために行った実験について説明する。まず，Ｓｉ基板のオフ角が，ＧａＮ系半導体層のグレインサイズに及ぼす影響を調べた。
【００１８】
　図１は，Ｓｉ基板上にＡｌＮ層を介してＧａＮ系半導体層が形成された半導体エピ基板の製造工程を説明する断面模式図である。図１では，ＨＥＭＴに使用される半導体エピ基板を例として説明する。まず，
Ｓｉ基板１０として，（１１１）面から０．０６度のオフ角度で傾斜した面を主面とするＳｉ基板と，（１１１）面から０．３３度のオフ角度で傾斜した面を主面とするＳｉ基板と，（１１１）面から０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板
【００１９】
　Ｓｉ基板１０を希釈フッ酸で処理することで，Ｓｉ基板１０の表面の自然酸化膜などを除去した。その後，Ｓｉ基板１０をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）装置のリアクタ内に導入した。基板温度を１１００℃に昇温させた後，ＮＨ３（アンモニア）およびＴＭＡ（トリメチルアルミニウム）を供給し，Ｓｉ基板１０の主面に，厚さ３００ｎｍのＡｌＮ層１２を成長した。ＡｌＮ層１２の成長速度は１．５Å／ｓｅｃとした。
【００２０】
　次に，基板温度を１１００℃にしたまま，ＮＨ３，ＴＭＡ，およびＴＭＧ（トリメチルガリウム）を供給し，ＡｌＮ層１２上に，厚さ３００ｎｍでＡｌ組成比０．５のＡｌＧａＮバッファ層１４を成長した。次に，基板温度は１１００℃のまま，ＮＨ３およびＴＭＧを供給し，ＡｌＧａＮバッファ層１４上に，厚さ１２００ｎｍのＧａＮチャネル層１６を成長した。次に，基板温度は１１００℃のまま，ＮＨ３，ＳｉＨ４（モノシラン），ＴＭＧ，およびＴＭＡを供給して，厚さ２５ｎｍ，Ａｌ組成比０．２で，ＳｉドープされたＡｌＧａＮ電子供給層１８を成長した。成長圧力は１０ｋＰａ，Ｖ／ＩＩＩ比は３００００とした。
【００２１】
　以上の製造工程により，
Ｓｉ基板１０の主面に接してＡｌＮ層１２が設けられ，ＡｌＮ層１２上にＡｌＧａＮバッファ層１４，ＧａＮチャネル層１６，およびＡｌＧａＮ電子供給層１８が順次積層されたＧａＮ系半導体層２０を有する半導体エピ基板２２
　イ　引用発明Ｂ
　前記アより，引用文献Ｂには，次の発明が記載されていると認められる。
「（１１１）面から０．０６〜０．６７度のオフ角度で傾斜した面を主面とするＳｉ基板の主面に接してＡｌＮ層が設けられ，ＡｌＮ層上にＡｌＧａＮバッファ層，ＧａＮチャネル層，およびＡｌＧａＮ電子供給層が順次積層されたＧａＮ系半導体層を有する半導体エピ基板。」
（３）引用文献Ｃの記載事項
　ア　引用文献Ｃ
　引用文献Ｃには，図面とともに，次の記載がある。
（ア）「【課題を解決するための手段】
【０００９】
　本発明の半導体積層構造体の製造方法は，
基板の第１の面上に，前記基板よりも熱膨張率の低い第１の膜を成膜する工程と，前記第１の膜の成膜後に，前記第１の面と反対側にある前記基板の第２の面上に，前記基板よりも熱膨張率の高い半導体からなる第２の膜を，前記第１の膜の成膜時よりも高い温度にて成膜する工程とを備えている。
【００１０】
　基板の第１の面上に第１の膜が成膜されて成る中間積層体の温度を第１の膜の成膜時よりも上昇させると，両者の熱膨張率の差のために，中間積層体は基板の第１の膜との非接触面（第２の面）を凸とするように反る。したがって，基板の第２の面上に成膜された第２の膜は，成膜時においては，基板の第２の面に沿って，基板の第２の面が凸となるように反っている。しかる後，半導体積層構造体の温度が低下すると，三者の熱膨張率の差のために，
基板及び第１，第２の膜はほぼ反りのない平坦なものとなる。しかも，第２の膜に発生する内部応力（引張応力）を低く抑えることができるので，半導体積層構造体にクラックが発生しにくくなる。
【００１１】
　本発明においては，
前記基板がＳｉ基板であり，前記第１の膜が
Ｓｉを主成分とする酸化物
・・・
【００１４】
　
Ｓｉを主成分とする酸化物はＳｉＯ
２
【００１５】
　ＩＩＩ−Ｖ族窒化物半導体としては，ＡｌＮ，ＧａＮ，ＡｌＧａＮ，ＩｎＧａＮ，ＩｎＡｌＮ及びＩｎＧａＡｌＮのいずれかの窒化物半導体が挙げられる。第２の膜は，結晶質として形成されることが一般的である。なぜなら，本発明に係る半導体積層構造体上に電子素子を形成する場合に，電子を高速に移動させて電子素子として機能させるために結晶質であることが必須だからである。通常，
第２の膜は，その膜の材料の融点に比例した比較的高温（ＧａＮの場合には８００〜１２００℃程度）で成膜される。
（イ）「【発明を実施するための形態】
【００１８】
　図１に示すように，本発明の一実施の形態に係る製造方法によって製造された半
導体積層構造体１は，基板２，基板２の下面（裏面）上に形成された第１の膜３，基板２の上面（表面）上に形成されたバッファ層４，さらにその上に形成された第２の膜５からなる。本実施の形態では，基板２がＳｉ（１１１）基板であり，第１の膜３が非晶質のＤＬＣ膜であり，バッファ層４がＡｌＮ膜であり，第２の膜５がＧａＮ膜である。
【００１９】
　基板２の厚みは，１００μｍから，一般的に用いられる５００〜７００μｍまでであることが好ましい。第１の膜３の厚みは，基板２の厚みが大きくなるに連れて大きくすることが好ましい。これは，バッファ層４及び第２の膜５の成膜時における基板２の反りの程度を適度なものとして，
完成した半導体積層構造体１を反りのほとんど無い平坦なものとするためである。
　イ　引用発明Ｃ
　前記アより，引用文献Ｃには次の発明が記載されていると認められる。
「Ｓｉ基板，基板の裏面上に形成されたＳｉ酸化物膜，基板の表面上に形成されたＡｌＮバッファ層，さらにその上に形成されたＧａＮ膜からなる半導体積層構造体。」
（４）引用文献Ｄの記載事項
　ア　引用文献Ｄ
　引用文献Ｄには，図面とともに，次の記載がある。
「【００１２】前述のように，本発明者らはＣＶＤ法による成膜工程の膜厚などが均一にならない原因について調べた結果，４００℃程度の高温で成膜する際に図３に示されるように，半導体ウェハ１の周囲が反り上がり，半導体ウェハ１の周縁の温度が低下し，さらに雰囲気の反応ガスも反応領域が狭くなって充分でないことに基因していることを見出した。
本発明者らは成膜時にこの反りをなくするため，さらに鋭意検討を重ねた結果，反りの原因が半導体ウェハの表裏面の粗さの差に基づくものであることを見出し，半導体ウェハの裏面に該半導体ウェハの材料より熱膨張係数が小さくなる酸化膜を設けることにより，半導体ウェハの裏面には粗面に基づく引張力と熱膨張係数の小さい酸化膜に基づく圧縮力とが働き，両者が相殺されて加熱時の半導体ウェハの反りを抑制できることを見出した。
【００１３】加熱時の半導体ウェハの反りを測定することはできないが，従来の
５インチウェハを用いて
半導体ウェハ１の裏面に酸化膜１ａを設け
【００１４】前述のように，酸化膜１ａの形成は熱酸化法により，１０００℃程度の高温で形成されているため，常温では酸化膜１ａの厚さが０．６μｍ程度以上では酸化膜１ａの方が半導体ウェハ１より収縮が小さく，下側が凸になるようにわん曲する。一方，酸化膜１ａの薄い方では酸化膜１ａの収縮力は働かず，上側に凸となるようにわん曲する。この半導体ウェハ１をＣＶＤ法で成膜するため４００℃程度に上げると，図２（ｂ）に示されるように，酸化膜１ａが薄いときは下に凸の反りが大きく現われるが，
酸化膜１ａの厚さが０．６μｍ程度以上では肉眼で見て反りがほとんど観察されず，平らな半導体ウェハ１の状態で成膜することができる。
【００１５】本発明の半導体装置の製法は以上の知見に基づいて行われたもので，つぎに具体的に説明する。
【００１６】図１は本発明のＣＶＤ工程など熱プロセスにおける半導体ウェハ１の説明図である。図１において１は，たとえば
シリコンなどからなる厚さが２００〜２５０μｍ，５インチの半導体ウェハで，その裏面には，たとえばＳｉＯ
2
 などからなる酸化膜１ａが０．７〜１．０μｍの厚さに形成されている。
　イ　引用発明Ｄ
　前記アより，引用文献Ｄには次の発明が記載されていると認められる。
「シリコンからなる厚さが２００〜２５０μｍ，５インチの半導体ウェハで，その裏面にＳｉＯ2 などからなる酸化膜１ａが０．７〜１．０μｍの厚さに形成されていること。」
（５）周知技術
　ア　引用文献Ｅ
　引用文献Ｅには，図面とともに，次の記載がある。
「【０００６】
　この発明は，
低抵抗でかつ大口径のシリコンウェーハの表面にシリコンエピタキシャル膜を成長させたシリコンエピタキシャルウェーハの反りを抑制することを，その目的としている。
【課題を解決するための手段】
【０００７】
　本発明は，チョクラルスキー法により育成され，ボロンとゲルマニウムとが添加されたシリコン単結晶インゴットをスライスして作製された
直径３００ｍｍ以上のシリコンウェーハの表面にシリコンエピタキシャル膜を成長させたシリコンエピタキシャルウェーハ
【０００８】
　
その特徴ある構成は，シリコンウェーハはボロン濃度が８．５×１０
１８
（ａｔｏｍｓ／ｃｍ
３
）以上ドープされ
ゲルマニウムが，
【０００９】
【数１】
の関係式を満たす範囲でドープされているところにある。」
　イ　引用文献Ｆ
　引用文献Ｆには，図面とともに，次の記載がある。
（ア）「【００１３】
　本発明は，上記課題に鑑みてなされたものであり，
シリコン基板を下地基板とし，基板サイズに比して問題ない程度に反りが抑制され，半導体素子の作製に好適なエピタキシャル基板を提供する
【課題を解決するための手段】
【００１４】
　上記課題を解決するため，請求項１の発明は，
シリコン単結晶からなる下地基板と，前記下地基板の上に形成された複数のIII族窒化物層からなるIII族窒化物層群と，を備えるエピタキシャル基板であって，前記下地基板は，所定のｎ型ドーパントが添加されてなることでｎ型の導電性を有し，
（イ）「【００２２】
　　＜エピタキシャル基板の構成＞
　図１は，本発明の実施の形態に係るエピタキシャル基板１０の構成を示す断面模式図である。エピタキシャル基板１０は，下地基板１の上に，いずれもIII族窒化物からなる下地層２と超格子層３と機能層４とをこの順にエピタキシャル形成した構成を有する。なお，下地層２と超格子層３とを合わせてバッファ層とも称する。
【００２３】
　下地基板１は，シリコン単結晶からなる。また，下地基板１は，ｎ型の導電型を呈し，かつ，０．１Ω・ｃｍ以下の比抵抗を有する。係る導電型および比抵抗は，下
地基板１に例えばアンチモン（Ｓｂ），ヒ素（Ａｓ），リン（Ｐ）などのｎ型ドーパントを添加する
これらのドーパントをおよそ１．０×１０
17
／ｃｍ
3
以上の原子濃度で添加
アンチモンについては，少なくとも７×１０
18
／ｃｍ
3
程度までは問題なくドープすることができ
ヒ素については，少なくとも８×１０
19
／ｃｍ
3
程度までは問題なくドープすることができ
　ウ　引用文献Ｇ
　引用文献Ｇには，図面とともに，次の記載がある。
「【００１３】
一般に，Ｓｉ中のドーパントの濃度を高くすると，機械強度の向上，すなわち臨界せん断応力値の向上がみられるので，スリップ発生や反りの抑制には効果的である。
【００１４】
本発明は，これらの課題を鑑みてなされたもので，効果的に転位発生の防止と基板の反りの低減を成すとともに，熱伝導率の低下を必要最小限に抑えることを簡易な手法で実現する，Ｓｉ単結晶基板を用いた化合物半導体基板を提供するものである。
【課題を解決するための手段】
【００１５】
本発明に係る化合物半導体基板は，Ｓｉ単結晶基板と，前記Ｓｉ単結晶基板の一主面上形成された化合物半導体からなる中間層と，前記中間層上に形成された化合物半導体からなるデバイス活性層から構成され，
前記Ｓｉ単結晶基板は，前記中間層側の一主面の表面から厚さ方向に向かって平均ドーパント濃度が１×１０
１９
ａｔｏｍｓ／ｃｍ
３
以上１×１０
２１
ａｔｏｍｓ／ｃｍ
３
以下である領域１と，
【００１６】
また，
本発明に係る化合物半導体基板におけるドーパントは，ボロン（Ｂ）
　エ　周知技術
　前記ア及びウより，次の事項は周知技術と認められる。
「シリコン基板の反りを防止するため，シリコン基板にボロンを適宜のドーパント濃度範囲とすること。」
（６）本願発明と引用発明Ａとの対比
　本願発明と引用発明Ａとは，下記アの点で一致し，下記イの点で相違すると認められる。
　ア　一致点
「厚さが６００μｍのＳｉ単結晶基板の一主面上に，いずれも１３族窒化物からなるバッファ層，半導体動作層が順次積層され，高耐圧パワーデバイス用窒化物半導体基板において，
　前記Ｓｉ単結晶基板は，一主面が（１１１）面に対して１度以下のオフ角を有した
　ことを特徴とする窒化物半導体基板。」
　イ　相違点
（ア）相違点１
　本願発明の「Ｓｉ単結晶基板」は直径６インチであるのに対し，引用発明Ａの「Ｓｉ単結晶基板」は３インチである点。
（イ）相違点２
　本願発明において「前記バッファ層と前記半導体動作層の合計厚さが４〜４．５μｍである」のに対し，引用発明Ａにおいて「バッファ層と主積層体」の厚さの合計は４．７４０μｍである点。
（ウ）相違点３
　本願発明において「前記バッファ層が，Ｓｉ単結晶基板の一主面に接して形成されたＡｌＮ単結晶層と，該ＡｌＮ単結晶層に接して形成されたＧａＮ単結晶層とを対にして，ＡｌＮ単結晶層とＧａＮ単結晶層とが交互に繰り返し積層された複合層と，該複合層における最上層のＧａＮ単結晶層に接して形成されたＧａＮ単結晶層とのみからなる一種類の層であ」るのに対し，引用発明Ａにおいては「バッファ層」がそうなっていない点。
（エ）相違点４
　本願発明において「バルクの平均ドーパント濃度が１×１０18〜１×１０21ｃｍ-3であり，前記ドーパントがボロンであ」るのに対し，引用発明ＡにおいてはＡｂドープで比抵抗０．０１５Ωｃｍである点。
（オ）相違点５
　本願発明は「前記一主面とは反対側の面である裏面に厚さ３００〜６００ｎｍであるＳｉＯ2膜を備えた」のに対し，引用発明ＡはこのＳｉＯ2膜を備えない点。
（７）相違点についての検討
　相違点１ないし５についてまとめて検討する。相違点１ないし５に係る構成をすべて備えることは，いずれの引用文献にも記載も示唆もされていない。
　本願発明は，相違点１ないし５に係る構成をすべて備えることにより，良好な結晶性を維持しつつ，窒化物半導体基板の反りやクラックの発生を効果的に抑制するという格別の有利な効果を奏するものである。
　よって，本願発明は，引用文献ＡないしＧに記載された発明に基づいて，当業者が容易に発明をすることができたとは言えない。
（８）まとめ
　したがって，原査定の理由によっては，本願を拒絶することはできない。
　
第５　当審最後拒絶理由について
１　当審最後拒絶理由の概要
　本願発明は，その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。 
 　　　　　記　　　（引用文献等については引用文献等一覧参照） 
 　　　　　　　　　　　引　用　文　献　等　一　覧 
 引用文献１　特開２０１１−１６５９６２号公報 
 引用文献２　特開２００３−０５９９４８号公報 
 引用文献３　特開２００３−０８６８３７号公報 
 引用文献４　特開平０２−１９７１２８号公報 
 引用文献５　特開２０１０−１５３８１７号公報 
 引用文献６　特開２０１１−１１９７１５号公報 
２　当審最後拒絶理由についての判断
　前記第３のとおり，本願発明は本願補正発明であるから，前記第２の２のとおり，本願発明は，引用文献１ないし６に記載された発明に基づいて，当業者が容易に発明をすることができたとは言えない。
　よって，当審最後拒絶理由は解消した。
　
第６　結言 
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。　
　よって，結論のとおり審決する。