【手続補正書】
【提出日】平成27年11月17日(2015.11.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
熱酸化により、又は９００℃以上の熱処理を含むプロセスにより第１のシリコン酸化膜を形成する第１の酸化膜形成工程と、
絶対値が１００［ＭＰａ］以下の応力を有する第２のシリコン酸化膜を形成する第２の酸化膜形成工程と、
下部電極を形成する下部電極形成工程と、
圧電体膜を形成する圧電体膜形成工程と、
上部電極を形成する上部電極形成工程と、
シリコン基板の第１の面に、前記第１のシリコン酸化膜、前記第２のシリコン酸化膜、前記下部電極、前記圧電体膜、前記上部電極を当該順に積層する積層工程と、
前記シリコン基板の第１の面の反対側の面を深堀り反応性イオンエッチングにより前記第１のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程と、
を備え、
前記第１のシリコン酸化膜の膜厚をｔ１、前記第２のシリコン酸化膜の膜厚をｔ２、前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合ｔ２／（ｔ１＋ｔ２）をＲ２とすると、
０．１０［μｍ］≦ｔ１≦２．００［μｍ］、かつ、Ｒ２≧０．７０
を満たすダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項２】
熱酸化により、又は９００℃以上の熱処理を含むプロセスにより形成された第１のシリコン酸化膜と、絶対値が１００［ＭＰａ］以下の応力を有する第２のシリコン酸化膜と、下部電極と、圧電体膜とがシリコン基板の第１の面に当該順に積層されたダイアフラム型共振ＭＥＭＳデバイス用基板の前記圧電体膜側に上部電極を形成する上部電極形成工程と、
前記シリコン基板の第１の面の反対側の面を深堀り反応性イオンエッチングにより前記第１のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、前記第１のシリコン酸化膜及び前記第２のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程と、
を備え、
前記第１のシリコン酸化膜の膜厚をｔ１、前記第２のシリコン酸化膜の膜厚をｔ２、前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合ｔ２／（ｔ１＋ｔ２）をＲ２とすると、
０．１０［μｍ］≦ｔ１≦２．００［μｍ］、かつ、Ｒ２≧０．７０
を満たすダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項３】
前記第１のシリコン酸化膜の膜厚ｔ１は、ｔ１≦１．００［μｍ］を満たす請求項１又は２に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項４】
前記第１のシリコン酸化膜の膜厚ｔ１は、ｔ１≧０．２０［μｍ］を満たす請求項１から３のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項５】
前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合Ｒ２は、Ｒ２≧０．８０を満たす請求項１から４のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項６】
前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合Ｒ２は、Ｒ２≧０．９０を満たす請求項１から４のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項７】
前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合Ｒ２は、Ｒ２≦０．９７を満たす請求項１から６のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項８】
前記第２のシリコン酸化膜の膜厚ｔ２は、ｔ２≦１０．００［μｍ］を満たす請求項１から７のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項９】
前記第２のシリコン酸化膜は、ＴＥＯＳ−ＣＶＤ法により形成される請求項１から８のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項１０】
前記エッチング工程は、２５％〜４０％のオーバーエッチングを行う請求項１から９のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項１１】
前記深堀り反応性イオンエッチングはＢｏｓｃｈプロセスである請求項１から１０のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項１２】
前記上部電極形成工程の前に前記圧電体膜を貫通するスルーホールを形成するスルーホール形成工程を備えた請求項１から１１のいずれか１項に記載のダイアフラム型共振ＭＥＭＳデバイスの製造方法。
【請求項１３】
第１のシリコン酸化膜、第２のシリコン酸化膜、下部電極、圧電体膜、上部電極が当該順に積層された積層体と、
前記積層体の前記第１のシリコン酸化膜側から該積層体をダイアフラム支持するシリコン基板と、
を備え、
前記第２のシリコン酸化膜は絶対値が１００［ＭＰａ］以下の応力を有し、
前記第１のシリコン酸化膜の膜厚をｔ１、前記第２のシリコン酸化膜の膜厚をｔ２、前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合ｔ２／（ｔ１＋ｔ２）をＲ２とすると、
０．１０［μｍ］≦ｔ１≦２．００［μｍ］、かつ、Ｒ２≧０．７０
を満たすダイアフラム型共振ＭＥＭＳデバイス。
【請求項１４】
シリコン基板の表面に、
熱酸化により、又は９００℃以上の熱処理を含むプロセスにより形成された第１のシリコン酸化膜と、
絶対値が１００［ＭＰａ］以下の応力を有する第２のシリコン酸化膜と、
下部電極と、
圧電体膜と、
が当該順に積層され、
前記第１のシリコン酸化膜の膜厚をｔ１、前記第２のシリコン酸化膜の膜厚をｔ２、前記第１のシリコン酸化膜と前記第２のシリコン酸化膜における前記第２のシリコン酸化膜の厚さの割合ｔ２／（ｔ１＋ｔ２）をＲ２とすると、
０．１０［μｍ］≦ｔ１≦２．００［μｍ］、かつ、Ｒ２≧０．７０
を満たすダイアフラム型共振ＭＥＭＳデバイス用基板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記目的を達成するためにダイアフラム型共振ＭＥＭＳデバイスの製造方法の一の態様は、熱酸化により、又は９００℃以上の熱処理を含むプロセスにより形成された第１のシリコン酸化膜と、絶対値が１００［ＭＰａ］以下の応力を有する第２のシリコン酸化膜と、下部電極と、圧電体膜とがシリコン基板の第１の面に当該順に積層されたダイアフラム型共振ＭＥＭＳデバイス用基板の圧電体膜側に上部電極を形成する上部電極形成工程と、シリコン基板の第１の面の反対側の面を深堀り反応性イオンエッチングにより第１のシリコン酸化膜に到達するまでエッチング加工して凹部を形成することにより、第１のシリコン酸化膜及び第２のシリコン酸化膜を振動板とするダイアフラム構造を形成するエッチング工程と、を備え、第１のシリコン酸化膜の膜厚をｔ１、第２のシリコン酸化膜の膜厚をｔ２、第１のシリコン酸化膜と第２のシリコン酸化膜における第２のシリコン酸化膜の厚さの割合ｔ２／（ｔ１＋ｔ２）をＲ２とすると、０．１０［μｍ］≦ｔ１≦２．００［μｍ］、かつ、Ｒ２≧０．７０を満たす。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
第２の酸化膜形成工程は、ＴＥＯＳ−ＣＶＤ法により第２のシリコン酸化膜を積層する。これにより、適切に絶対値が１００［ＭＰａ］以下の応力を有する第２のシリコン酸化膜を積層することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
上記目的を達成するためにダイアフラム型共振ＭＥＭＳデバイス用基板は、シリコン基板の表面に、熱酸化により、又は９００℃以上の熱処理を含むプロセスにより形成された第１のシリコン酸化膜と、絶対値が１００［ＭＰａ］以下の応力を有する第２のシリコン酸化膜と、下部電極と、圧電体膜とが当該順に積層され、第１のシリコン酸化膜の膜厚をｔ１、第２のシリコン酸化膜の膜厚をｔ２、第１のシリコン酸化膜と第２のシリコン酸化膜における第２のシリコン酸化膜の厚さの割合ｔ２／（ｔ１＋ｔ２）をＲ２とすると、０．１０［μｍ］≦ｔ１≦２．００［μｍ］、かつ、Ｒ２≧０．７０を満たす。