(57)【要約】  簡潔には、最小コモンモード電圧の抑制で、低いＲＣ時定数を有する複数の差動増幅器を結合する技術である。増幅器は入力信号源（１０２）、第１差動増幅器（１０４Ａ）、第２差動増幅器（１０４Ｂ）、第１カップリングデバイス（１０６Ａ）、第２カップリングデバイス（１０６Ｂ）を有する。入力信号源（１０２）は、第１差動増幅器（１０４ａ）に入力信号を供給する。
2007511935.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１入力端子及び複数の第１出力端子を有し、前記複数の第１入力端子に供給された入力信号を増幅して前記増幅された入力信号を前記複数の第１出力端子に供給する第１増幅器と、
複数の第２入力端子及び複数の第２出力端子を有し、前記複数の第２入力端子は第２入力信号に機能的に応答し、前記第２入力信号を増幅して前記増幅された第２入力信号を前記複数の第２出力端子に供給する第２増幅器と、
前記複数の第２入力端子による前記複数の第１出力端子への機能的な応答を提供するカップリングデバイスであって、前記複数の第１出力端子及び前記複数の第２入力端子におけるコモンモード電圧は略同一である、カップリングデバイスと
を備える装置。
【請求項２】
前記カップリングデバイスは高周波信号パス及び低周波信号パスを有する
請求項１に記載の装置。
【請求項３】
前記第１増幅器は差動増幅器を有する
請求項１に記載の装置。
【請求項４】
前記第２増幅器は差動増幅器を有する
請求項１に記載の装置。
【請求項５】
前記カップリングデバイスは、
第１、第２、及び第３端子を有するトランジスタデバイスと、
前記第２端子に機能的に応答し、前記第２端子が前記複数の第１出力端子の少なくとも１つに機能的に応答する抵抗体と、
前記第３端子に機能的に応答する容量体であって、前記複数の第２入力端子の少なくとも１つは前記抵抗体及び前記容量体に機能的に応答する、容量体と、
前記容量体及び前記第３端子に機能的に応答する電流源と
を有する請求項１に記載の装置。
【請求項６】
前記カップリングデバイスは、前記複数の第１出力端子及び複数の第２入力端子を結合する２つのカップリングデバイスを有し、
カップリングデバイスのそれぞれは、
第１、第２、及び第３端子を含むトランジスタデバイスと、
前記第２端子に機能的に応答し、前記第２端子は前記複数の第１出力端子の１つに機能的に応答する抵抗体と、
前記第３端子に機能的に応答する容量体であって、前記複数の第２入力端子の１つは前記抵抗体及び前記容量体に機能的に応答する、容量体と、
前記容量体及び前記第３端子に機能的に応答する電流源と
を含む請求項１に記載の装置。
【請求項７】
前記複数の第１入力端子及び前記複数の第１出力端子におけるコモンモード電圧は略同一である
請求項１に記載の装置。
【請求項８】
複数の第１入力端子及び複数の第１出力端子を有し、前記複数の第１入力端子に供給された入力信号を増幅して前記増幅された入力信号を前記複数の第１出力端子に供給する第１増幅器と、
複数の第２入力端子及び複数の第２出力端子を有し、前記複数の第２入力端子は第２入力信号に機能的に応答し、前記第２入力信号を増幅して前記増幅された第２入力信号を前記複数の第２出力端子に供給する第２増幅器と、
前記複数の第２入力端子による前記複数の第１出力端子への機能的な応答を提供するカップリングデバイスであって、前記複数の第１出力端子及び前記複数の第２入力端子におけるコモンモード電圧は略同一である、カップリングデバイスと
を有する増幅器と、
前記増幅器によって供給される出力信号のサンプルを供給するリタイマシステムと、
前記リタイマシステムと信号を交換する１つのバスと
を有するシステム。
【請求項９】
前記バスに機能的に応答するメモリデバイス
をさらに備える請求項８に記載のシステム。
【請求項１０】
前記リタイマシステムからのサンプルを受信するデータプロセッサ
をさらに備える請求項８に記載のシステム。
【請求項１１】
前記データプロセッサは、ＩＥＥＥ８０２．３に準拠するメディアアクセス制御を実行する
請求項１０に記載のシステム。
【請求項１２】
前記データプロセッサは、ＩＴＵ−Ｔ  Ｇ．７０９に準拠する光伝送ネットワークデフレーミングを実行する
請求項１０に記載のシステム。
【請求項１３】
前記データプロセッサは、ＩＴＵ−Ｔ  Ｇ．９７５に準拠するフォワードエラーコレクション処理を実行する
請求項１０に記載のシステム。
【請求項１４】
前記データプロセッサからの信号を供給及び受信する１つのインタフェース
をさらに備える請求項１０に記載のシステム。
【請求項１５】
前記インタフェースはＸＡＵＩに準拠する
請求項１４に記載のシステム。
【請求項１６】
前記インタフェースはＩＥＥＥ１３９４に準拠する
請求項１４に記載のシステム。
【請求項１７】
前記インタフェースはＰＣＩに準拠する
請求項１４に記載のシステム。
【請求項１８】
前記インタフェースに機能的に応答する１つのスイッチファブリック
をさらに備える請求項１４に記載のシステム。
【請求項１９】
前記インタフェースに機能的に応答する１つのパケットプロセッサ
をさらに備える請求項１４に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
ここで開示される主題は、全般的に複数の差動増幅器を結合する技術に関する。
【背景技術】
【０００２】
図１は、従来技術の２段差動増幅器を示す。この２段差動増幅器のＲＣ時定数は、トランジスタＱ１２及びＱ１５の入力キャパシタンスだけでなくＲＬ１２及びＲＬ１３の抵抗値にも基づく。ＲＣ時定数は、２段差動増幅器の従来技術の最大速度を制限する。この時定数を小さくすべく、よく知られたエミッタフォロワ（図示せず）が差動増幅器を結合するために追加され得る。しかしながら、そうすることによって、電流源１７にかかる電圧が（例えば、Ｖｂｅボルトだけ）低下させられ、それにより、動作しないポイントまで電流源１７にかかる電圧を低下させ得る（例えば、トランジスタＱ１２及びＱ１５のエミッタ端子電圧を動作電圧閾値より下に低下させる）。
【図面の簡単な説明】
【０００３】
【図１】従来技術の２段増幅器を示す図である。
【０００４】
【図２】本発明の一実施形態に係るレシーバシステムを示す図である。
【０００５】
【図３】本発明の一実施形態に係る１つの増幅器を示す図である。
【０００６】
【図４】本発明の一実施形態に係るカップリングデバイスの一実装を示す図である。
【０００７】
【図５】本発明の一実施形態に係る増幅器の一実装を示す図である。
【０００８】
異なる図面における同一参照番号の使用は、同一又は類似の構成要素を示すことに注意すること。
【発明を実施するための最良の形態】
【０００９】
図２は、本発明の一実施形態に係るレシーバシステム２０を示す。レシーバシステム２０は、光電変換器（Ｏ／Ｅ）２２、増幅器２４、リタイマシステム２５、データプロセッサ２６、バス２７、及びインタフェース２８を備える。
【００１０】
Ｏ／Ｅ２２は、光信号を電気フォーマットに変換する。レシーバシステム２０のいくつかの実施形態では、Ｏ／Ｅ２２は用いられなくてもよく、電気フォーマットの信号が増幅器２４によって受信されてもよい。増幅器２４は、電気フォーマットの入力信号を増幅する。例えば、増幅器２４は、小さな入力電流を受信して、その電流を小さな出力電圧に（例えば、ミリボルトのオーダーに）変換する。増幅器２４は本発明のいくつかの実施形態を用いる。リタイマシステム２５は、増幅された電気信号内のジッタを低減させる。
【００１１】
データプロセッサ２６は、例えばＩＴＵ−Ｔ  Ｇ．７０９に従って光伝送ネットワーク（ＯＴＮ）デフレーミング及びデラッピング、及び／又は例えばＩＴＵ−Ｔ  Ｇ．９７５に従ってフォワードエラーコレクション（ＦＥＣ）処理、及び／又は例えばイーサネット（登録商標）に従ってメディアアクセス制御（ＭＡＣ）処理を実行する。
【００１２】
バス２７は、リタイマシステム２５及び／又はデータプロセッサ２６と、メモリデバイス（図示せず）及び／又はマイクロプロセッサ（図示せず）のような他の複数のデバイスとの間の相互の通信を提供する。バス２７は、以下の複数の規格、すなわち、１０ギガビットアタッチメントユニットインタフェース（ＸＡＵＩ）（ＩＥＥＥ８０２．３、ＩＥＥＥ８０２．３ａｅ、及び関連する規格に記載）、シリアルペリフェラルインタフェース（ＳＰＩ）、Ｉ２Ｃ、ユニバーサルシリアルバス（ＵＳＢ）、ＩＥＥＥ１３９４、ギガビットメディア独立型インタフェース（ＧＭＩＩ）（ＩＥＥＥ８０２．３、ＩＥＥＥ８０２．３ａｅ、及び関連する規格に記載）、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）、１０ビットインタフェース（ＴＢＩ）、及び／又はベンダ特有のマルチソースアグリーメント（ＭＳＡ）プロトコルの１つ以上に準拠してよい。
【００１３】
インタフェース２８は、データプロセッサ２６と、パケットプロセッサ（図示せず）及び／又はスイッチファブリック（図示せず）のような他の複数のデバイスとの間の相互の通信を提供する。インタフェース２８は、バス２７の規格と類似の複数の通信規格に準拠してよい。
【００１４】
１つの実装では、システム２０のコンポーネントは、ハードウェアロジック、メモリデバイスにより記憶されてマイクロプロセッサにより実行されるソフトウェア、ファームウェア、特定用途向け集積回路（ＡＳＩＣ）、及び／又はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）のいずれか又は組み合わせとして実装されてよい。１つの実装では、システム２０のコンポーネントは、同じ集積回路の中に実装されてよい。他の実装では、システム２０のコンポーネントは、例えばバス又はプリント回路基板の導電性リード線を用いて通信し合ういくつかの集積回路の中に実装されてよい。
【００１５】
図３は、本発明の一実施形態に係る増幅器１００を示す。増幅器１００の１つの実装は、入力信号源１０２、差動増幅器１０４Ａ、差動増幅器１０４Ｂ、カップリングデバイス１０６Ａ、及びカップリングデバイス１０６Ｂを有する。１つの実装では、差動増幅器１０４Ａ及び１０４Ｂは、略同一の特性を持ち、略同一の方法で実装されてよい。１つの実装では、カップリングデバイス１０６Ａ及び１０６Ｂは、略同一の特性を持ち、略同一の方法で実装されてよい。
【００１６】
差動増幅器１０４Ａの端子Ｙ２はカップリングデバイス１０６Ａへの入力を提供するのに対し、差動増幅器１０４Ａの端子Ｙ２Ｎはカップリングデバイス１０６Ｂへの入力を提供する。カップリングデバイス１０６Ａ及び１０６Ｂの出力は、差動増幅器１０４Ｂのそれぞれの差動入力Ｙ２２及びＹ２２Ｎに結合されている。差動増幅器１０４Ｂは、端子ＯＵＴ２及びＯＵＴ２Ｎに差動出力を供給する。
【００１７】
図４は、本発明の一実施形態に係る、カップリングデバイス１０６Ａ及び１０６Ｂのそれぞれの可能な実装の１つを示す。この実装は、トランジスタＱ１、電流源Ｉ１、容量体Ｃ０、及び抵抗体Ｒ１を含んでよい。トランジスタＱ１は、バイポーラトランジスタ（ＢＪＴ）として実装されてよい。トランジスタＱ１のコレクタ端子は、電圧源Ｖｄｄに結合されてよい。トランジスタＱ１のベース端子は、入力信号を受信すべく結合されてよい。トランジスタＱ１のエミッタ端子は、電流源Ｉ１に結合されてよい。電流源Ｉ１は、トランジスタＱ１のエミッタ端子と電圧端子Ｖｅｅとの間に結合されてよい。容量体Ｃ０及び抵抗体Ｒ１は、それぞれのエミッタ及びベース端子を出力端子に結合してよい。
【００１８】
図５は、本発明の一実施形態に係る増幅器の一実装を示す。図５の増幅器は、入力信号源１０２、差動増幅器１０４Ａ、差動増幅器１０４Ｂ、カップリングデバイス１０６Ａ、及びカップリングデバイス１０６Ｂを有する。入力信号源１０２は、差動増幅器１０４Ａに入力信号を供給する。
【００１９】
差動増幅器１０４Ａの１つの実装は、トランジスタＱ２及びＱ３、電流源Ｉ２、抵抗体ＲＬ１、及び抵抗体ＲＬ２を含む。入力信号源１０２は、それぞれのトランジスタＱ２及びＱ３の端子Ｉｎ２及びＩｎ２Ｎに差動入力信号を供給する。トランジスタＱ２及びＱ３は略同一の特性を持つバイポーラトランジスタ（ＢＪＴ）として実装されてよいが、他の複数のトランジスタを使用することもできる。トランジスタＱ２及びＱ３のコレクタ端子は、それぞれの出力端子Ｙ２及びＹ２Ｎを提供する。抵抗体ＲＬ１及びＲＬ２は、トランジスタＱ２及びＱ３のコレクタ端子をＤＣ電圧源Ｖｄｄに結合する。トランジスタＱ２及びＱ３のベース端子に提供される入力信号に対するコモンモード電圧は、それぞれの出力端子Ｙ２及びＹ２Ｎに提供されるコモンモード電圧と同じであってよい。トランジスタＱ２及びＱ３のエミッタ端子は、電流源Ｉ２に結合されている。差動増幅器１０４Ａの端子Ｙ２は、カップリングデバイス１０６Ａへの入力を提供するのに対し、差動増幅器１０４Ａの端子Ｙ２Ｎは、カップリングデバイス１０６Ｂへの入力を提供する。
【００２０】
カップリングデバイス１０６Ａ及び１０６Ｂは、差動増幅器１０４ＡのノードＹ２及びＹ２Ｎを、差動増幅器１０４Ｂのそれぞれの差動入力Ｙ２２及びＹ２２Ｎに結合する。カップリングデバイス１０６Ａ及び１０６Ｂは、略同一の特性を持つデバイスとして実装されてよい。例えば、カップリングデバイス１０６Ａ及び１０６Ｂは、図４に示された実装と略同一の方法で実装されてよい。一方で、カップリングデバイス１０６Ａの１つの実装は、トランジスタＱ１８、電流源Ｉ１０、抵抗体Ｒ８、及び容量体Ｃ２を含んでよい。カップリングデバイス１０６Ｂの１つの実装は、トランジスタＱ１９、電流源Ｉ１１、抵抗体Ｒ９、及び容量体Ｃ１を含んでよい。
【００２１】
カップリングデバイス１０６Ａの抵抗体Ｒ８は、信号の低周波成分をノードＹ２からノードＹ２２に伝達する。カップリングデバイス１０６Ｂの抵抗体Ｒ９は、信号の低周波成分をノードＹ２ＮからノードＹ２２Ｎに伝達する。容量体Ｃ２は、信号の高周波成分をノードＹ２からノードＹ２２に伝達する。容量体Ｃ１は、信号の高周波成分をノードＹ２ＮからノードＹ２２Ｎに伝達する。１つの実装では、Ｙ２及びＹ２Ｎにおけるコモンモード電圧は、ノードＹ２２及びＹ２２Ｎにおけるコモンモード電圧に適合してよい。
【００２２】
この実装の１つの利点は、必須の特徴ではないが、差動増幅器１０４Ａの複数の出力端子でのＲＣ時定数が、図１の従来技術である２段差動増幅器のＱ１２及びＱ１５のベース端子より小さくなり得るということである。この実装の１つの利点は、必須の特徴ではないが、ノードＹ２２及びＹ２２Ｎのスイッチング速度が、図１の従来技術であるそれぞれの２段差動増幅器のＱ１２及びＱ１５のスイッチング速度より速くなり得るということである。
【００２３】
差動増幅器１０４Ｂは、差動増幅器１０４Ａと略同一の方法で実装されてよい。例えば、差動増幅器１０４Ｂの１つの実装は、トランジスタＱ４及びＱ５、電流源Ｉ３、抵抗体ＲＬ３、及び抵抗体ＲＬ４を含んでよい。入力ノードＹ２２はトランジスタＱ５のベース端子に供給されるのに対し、入力ノードＹ２２ＮはトランジスタＱ４のベース端子に供給される。トランジスタＱ４及びＱ５のコレクタ端子は、それぞれの出力端子Ｏｕｔ２及びＯｕｔ２Ｎに供給される。抵抗体ＲＬ３及びＲＬ４は、トランジスタＱ４及びＱ５のコレクタ端子をＤＣ電圧源Ｖｄｄに結合する。トランジスタＱ４及びＱ５のエミッタ端子は電流源Ｉ３に結合される。
【００２４】
以下のパラメータは、単なる例にすぎず、本発明の範囲を決して制限しない。１つの実装において、抵抗体ＲＬ１、ＲＬ２、ＲＬ３、及びＲＬ４は、２５０Ωの抵抗値をそれぞれ有してよい。１つの実装において、抵抗体Ｒ８、及びＲ９は、１０００Ωの抵抗値をそれぞれ有してよい。１つの実装において、容量体Ｃ１、及びＣ２は、３００ｆＦの静電容量値をそれぞれ有してよい。１つの実装において、トランジスタＱ２、Ｑ３、Ｑ４、及びＱ５は、略同一のトランジスタ特性を有してよい。１つの実装において、トランジスタＱ１８、及びＱ１９は、略同一のトランジスタ特性を有してよい。１つの実装において、電流源Ｉ１０及びＩ１１は、それぞれ０．５ｍＡの電流を供給してよい。１つの実装において、電流源Ｉ２及びＩ３は、それぞれ１ｍＡの電流を供給してよい。１つの実装において、Ｖｄｄは１．８Ｖの値を有してよい。
【００２５】
図面及び前述の説明は、本発明の複数の例を提供する。本発明の範囲は、しかしながら、これらの特定の複数の例には決して限定されない。本明細書に明示的に示されていようがいまいが、構成、大きさ、及び材料の使用における相違のように、多くの変形が可能である。本発明の範囲は、以下の複数の請求項によって与えられる範囲と少なくとも同じ広さである。
【図１】
2007511935.tif 000003
【図２】
2007511935.tif 000004
【図３】
2007511935.tif 000005
【図４】
2007511935.tif 000006
【図５】
2007511935.tif 000007
【国際調査報告】
2007511935.tif 000008
2007511935.tif 000009
2007511935.tif 000010