【手続補正書】
【提出日】平成28年4月22日(2016.4.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
記録データに基づいて記録媒体に記録を行う複数のユニットを備えた記録素子基板であって、
前記複数のユニットのそれぞれは、
前記記録媒体に対して記録を行うための記録素子と、
ゲート端子に電圧が供給されることによりソースフォロアとして動作し、前記記録素子に電流を供給するＭＯＳ型の第１トランジスタと、
前記第１トランジスタと同じ導電型であり、ゲート端子に入力される制御信号に応答して前記記録素子への電流の供給を制御するＭＯＳ型の第２トランジスタと、を有する、
ことを特徴とする記録素子基板。
【請求項２】
前記第１トランジスタは、ソース端子とバックゲート端子とが接続されている、
ことを特徴とする請求項１に記載の記録素子基板。
【請求項３】
前記第１トランジスタの前記ゲート端子への電圧の供給が、前記第１トランジスタのドレイン端子への電圧の供給と同期して行われる、
ことを特徴とする請求項１又は請求項２に記載の記録素子基板。
【請求項４】
前記記録素子基板は、外部からの第１電圧が供給される第１パッド部と、外部からの第２電圧が供給される第２パッド部とをさらに有し、
前記記録素子は、第１端子と第２端子とを有し、
前記第１トランジスタは、前記第１端子と前記第１パッド部との間に電流経路を形成するように配され、
前記第２トランジスタは、前記第２端子と前記第２パッド部との間に電流経路を形成するように配され、
前記第２パッド部と前記第２トランジスタとの間の配線抵抗は、前記第１パッド部と前記第１トランジスタとの間の配線抵抗より低い、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の記録素子基板。
【請求項５】
前記記録素子は、第１端子と第２端子とを有し、
前記第１トランジスタと前記第２トランジスタとは、いずれも、Ｎチャネル型のトランジスタであり、
前記第１トランジスタは、前記第１端子と電源ノードとの間に電流経路を形成するように配され、
前記第２トランジスタは、前記第２端子と接地ノードとの間に電流経路を形成するように配されている、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の記録素子基板。
【請求項６】
前記記録素子は、第１端子と第２端子とを有し、
前記第１トランジスタと前記第２トランジスタとは、いずれも、Ｐチャネル型のトランジスタであり、
前記第１トランジスタは、前記第１端子と接地ノードとの間に電流経路を形成するように配され、
前記第２トランジスタは、前記第２端子と電源ノードとの間に電流経路を形成するように配されている、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の記録素子基板。
【請求項７】
前記第１トランジスタは、第１のＤＭＯＳトランジスタで構成されており、
前記第１のＤＭＯＳトランジスタは、
半導体基板のＰ型半導体領域に設けられた第１のＰ型ウェルと、
前記第１のＰ型ウェルを取り囲むように前記Ｐ型半導体領域に設けられ、前記第１のＰ型ウェルと前記Ｐ型半導体領域とを電気的に分離する第１のＮ型ウェルと、
前記第１のＮ型ウェルの中に設けられた第１のドレイン領域と、
前記第１のＰ型ウェルの中に設けられた第１のソース領域と、
前記第１のドレイン領域と前記第１のソース領域との間における前記半導体基板の上に絶縁膜を介して設けられた第１のゲート電極と、
前記第１のＰ型ウェルの中に設けられ、前記第１のＰ型ウェルに電位を与えるための第１のＰ型拡散領域と、を含む
ことを特徴とする請求項１乃至請求項４のいずれか１項に記載の記録素子基板。
【請求項８】
前記第２トランジスタは、第２のＤＭＯＳトランジスタで構成されており、
前記第２のＤＭＯＳトランジスタは、
前記Ｐ型半導体領域に設けられた第２のＰ型ウェルと、
前記第２のＰ型ウェルの側面に接するように前記Ｐ型半導体領域に設けられた第２のＮ型ウェルと、
前記第２のＮ型ウェルの中に設けられた第２のドレイン領域と、
前記第２のＰ型ウェルの中に設けられた第２のソース領域と、
前記第２のドレイン領域と前記第２のソース領域との間における前記半導体基板の上に絶縁膜を介して設けられた第２のゲート電極と、
前記第２のＰ型ウェルの中に設けられ、前記第２のＰ型ウェルに電位を与えるための第２のＰ型拡散領域と、を含む、
ことを特徴とする請求項７に記載の記録素子基板。
【請求項９】
前記複数のユニットのそれぞれは、
第２記録素子と、
ゲート端子に入力される制御信号に応答して前記第２記録素子への電流の供給を制御するＭＯＳ型の第３トランジスタと、をさらに有し、
前記第１トランジスタは、前記第２記録素子に電流を供給する
ことを特徴とする請求項１乃至請求項８のいずれか１項に記載の記録素子基板。
【請求項１０】
前記第３トランジスタは、第３のＤＭＯＳトランジスタで構成されており、
前記第３のＤＭＯＳトランジスタは、ソース領域として、前記第２トランジスタのソース領域を共有しており、
前記第３のＤＭＯＳトランジスタは、前記第２トランジスタとは独立に、第３のＮ型ウェルと、前記第３のＮ型ウェルの中に設けられた第３のドレイン領域と、前記第３のドレイン領域と前記ソース領域との間における半導体基板の上に絶縁膜を介して設けられた第３のゲート電極と、を含む、
ことを特徴とする請求項９に記載の記録素子基板。
【請求項１１】
前記複数のユニットにおける第１のユニットと第２のユニットとは互いに隣接して配置され、
前記第１のユニットの前記第２トランジスタ及び前記第３トランジスタと、前記第２のユニットの前記第２トランジスタ及び前記第３トランジスタとの間に、前記第１のユニット及び前記第２のユニットの前記記録素子及び前記第２記録素子が配され、
前記第１のユニットの前記記録素子及び前記第２記録素子と、前記第２のユニットの前記記録素子及び前記第２記録素子との間に、前記第１のユニット及び前記第２のユニットの前記第１トランジスタが配されている、
ことを特徴とする請求項９又は請求項１０に記載の記録素子基板。
【請求項１２】
前記第１のユニット及び前記第２のユニットのそれぞれにおける前記記録素子及び前記第２記録素子のそれぞれが時分割駆動方式で駆動されるように、前記第２トランジスタ及び前記第３トランジスタのゲート端子に制御信号を出力する制御部をさらに備える、
ことを特徴とする請求項１１に記載の記録素子基板。
【請求項１３】
前記第１トランジスタは飽和領域で動作し、
前記第２トランジスタは非飽和領域で動作する
ことを特徴とする請求項１乃至請求項１２のいずれか１項に記載の記録素子基板。
【請求項１４】
請求項１乃至請求項１３のいずれか１項に記載の記録素子基板を備え、
前記記録素子が駆動されたことに応答してインクを吐出する吐出口と、前記吐出口にインクを供給するインク供給部と、を有する、
ことを特徴とする記録ヘッド。
【請求項１５】
請求項１４に記載の記録ヘッドと、
前記記録ヘッドを駆動する記録ヘッドドライバと、を備える、
ことを特徴とする記録装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一つの側面は、記録データに基づいて記録媒体に記録を行う複数のユニットを備えた記録素子基板であって、前記複数のユニットのそれぞれは、前記記録媒体に対して記録を行うための記録素子と、ゲート端子に電圧が供給されることによりソースフォロアとして動作し、前記記録素子に電流を供給するＭＯＳ型の第１トランジスタと、前記第１トランジスタと同じ導電型であり、ゲート端子に入力される制御信号に応答して前記記録素子への電流の供給を制御するＭＯＳ型の第２トランジスタと、を有することを特徴とする。