(57)【要約】  シグマデルタ変調器を有する可変周波数シンセサイザが提供される。そのようなシンセサイザは瞬時的な周波数が変化しても正確な平均周波数を与える。シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有する。シグマデルタ変調器の一部をなすアキュムレータ（５１，５２，５３，５４）の少なくとも１つの入力値は、ある因子の乗算されたオーバーフロー信号（ｏｆ１，ｏｆ２，ｏｆ３，ｏｆ４）に等しい第２成分を有する。このフィードバックは瞬時的な周波数の最大変動を減らす。位相検出器、チャージポンプ及びＶＣＯの非線形性に起因して生じる位相ジッタはそれ故に減少する。
2007515813.tif 000002
【特許請求の範囲】
【請求項１】
可変周波数シンセサイザであって：
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号と基準信号との位相差に基づいて位相差信号を出力する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定する位相検出器と、
シグマデルタ変調器より成り前記分周比を与える分周比コントローラであって、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータを有し、該アキュムレータの各々は入力値を合計して最大値に達するとオーバーフロー信号を出力し、カスケード接続された最初のアキュムレータは意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータは、該後続のアキュムレータよりも前に存在し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラと
を有し、少なくとも１つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第２成分を有すること
を特徴とする可変周波数シンセサイザ。
【請求項２】
アキュムレータ段の各々は、アキュムレータ段各自のオーバーフロー信号にある因子が乗算されたものに等しい第２成分を有する入力値を受信する
ことを特徴とする請求項１記載の可変周波数シンセサイザ。
【請求項３】
前記位相検出器及び前記電圧制御発振器の間にチャージポンプが接続され、前記位相検出信号を受信し、チャージポンプ信号を前記電圧制御発振器の入力に与える
ことを特徴とする請求項１又は２記載の可変周波数シンセサイザ。
【請求項４】
前記チャージポンプ及び前記電圧制御発振器の間にループフィルタが接続され、前記チャージポンプ信号を前記電圧制御発振器の入力に与える前に濾波する
ことを特徴とする請求項３記載の可変周波数シンセサイザ。
【請求項５】
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器と、
を有する可変周波数シンセサイザの分周比コントローラであって、
シグマデルタ変調器より成り前記分周比を与え、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータよりも前に存在し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラと、
を有し、少なくとも１つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第２成分を有すること
を特徴とする分周比コントローラ。
【請求項６】
発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器と、
前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器と、
前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器と、
を有する可変周波数シンセサイザの分周比コントローラを動作させる方法であって、
前記分周比コントローラは、複数のアキュムレータ段を有するシグマデルタ変調器より成り前記分周比を与え、前記アキュムレータ段はカスケード接続され、当該方法は
カスケード接続された最初のアキュムレータ段が、意図される平均分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータの各々は、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、
各アキュムレータ段が入力値を合計し、
最大値に達すると各アキュムレータ段がオーバーフロー信号を提供し、
各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ各オーバーフロー信号の値が微分され、
前記シグマデルタ変調器の前記オーバーフロー信号と意図される平均的な分周比の整数部分とを合計し、前記分周比を生成する
分周比コントローラを動作させる方法であって、
オーバーフロー信号にはある因子が乗算され、オーバーフロー信号が入力値の第２成分として与えられること
を特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に周波数シンセサイザに関連し、特に請求項１で前提とする周波数シンセサイザ、請求項５で前提とする分周比コントローラ及び請求項６で前提とする分周比コントローラを動作させる方法に関連する。
【背景技術】
【０００２】
周波数シンセサイザは基準周波数を正確に逓倍した周波数を有する出力信号を生成する。出力信号周波数の正確さは基準周波数の精度及び安定性により決定される。背景技術における周波数シンセサイザはしばしば位相ロックループ（ＰＬＬ）回路に基づく。
【０００３】
典型的にはＰＬＬは位相検出回路、増幅器又はチャージポンプ、フィルタ回路及び電圧制御発振器を有する。位相検出回路は２つの信号の位相差を検出する。これらの信号の一方は基準信号である。他方はＰＬＬで生成されたものである。チャージポンプはＶＣＯを制御するのに相応しい高い駆動電流を有するアナログ信号を生成する。通常的にはチャージポンプ信号は、同じ大きさの２つの一定の電流値を有するがそれらは位相検出器により与えられるディジタルの０及び１に対応する異なる符号を有し、位相検出器で比較された２つの信号間に位相差のあることを示す。基準信号及び基準信号と比較される信号が同期するまでＶＣＯの周波数は調整される。
【０００４】
チャージポンプで用意された信号がＶＣＯに与えられる前に、通常は高周波ノイズがループフィルタで減衰させられる。このフィルタはローパスフィルタであり、チャージポンプで用意された信号を平均化する。ＶＣＯの信号は先ずディバイダにより分周され、その後に位相検出器に与えられる。従って分周比の逆数で与えられる因子の分だけ基準周波数より高い周波数をＶＣＯは生成する。
【０００５】
一般的には周波数分周回路は整数値で分周することしかできない。従って出力周波数の増分変化は基準周波数自身より小さくはなり得ない。従って小さなステップサイズを有する周波数シンセサイザを用意するには、非常に低い基準周波数が必要とされる。しかしながら低い基準周波数は周波数範囲を制限して整定時間(settling time)を長くするので、それは許容できない。
【０００６】
分数分周器(fractional frequency divider)を用いて小さなステップサイズを達成することができる。そのような分周器は多数の分周サイクル期間中に整数値の間で分周比を変化させることで非整数の分周比を実現しており、これは西暦１９７３年１２月２３日付けでキングスフォード−スミスにより出願された米国特許第３，９２８，８１３号（特許文献１）に開示されている。所望の周波数が例えば１０００．１Ｈｚであって基準周波数が１ＭＨｚであったならば、分周比は９サイクルで１０００及び１サイクルで１００１とすればよい。
【０００７】
そのようなＰＬＬ回路で提供される周波数は平均的にしか正確ではなく、瞬時的な分周比は決して正確ではなく、位相検出器の出力に位相誤差を生じさせる。この位相誤差信号はＶＣＯの周波数を変調し、位相ジッタと呼ばれるスプリアス信号を以後生成してしまう。ジッタに関連する問題を緩和するため、位相誤差の補正信号を適用することができる（位相補間と呼ばれる技術である。）。しかしながら位相誤差の補償用に正確な信号を生成することは困難であり、且つその技術は複雑で高価な回路を要する。
【０００８】
ＤＥ６９０２３２１９（特許文献２）で開示される周波数シンセサイザでは分周比がシグマデルタ変調回路で制御される。有利なことに低周波数に起因する位相ノイズ及びその結果のスプリアス信号が抑制される。しかしながらその結果の分周比の変化は比較的大きくなり得る。そのような変化に対して、ＶＣＯに印加される信号はもはや位相検出器で検出された位相シフトに線形な関数ではなく、ＶＣＯは真に生成すべき平均周波数を生成しなくなる。その結果、ＰＬＬ回路で生成された信号の平均周波数もかなりの量のノイズを含むかもしれない。
【０００９】
西暦１９８４年４月１１日付けでエヌ．ジェイ．ウェルズにより出願されたＥＰ１２５７９０号（特許文献３）に開示される有利な周波数シンセサイザでは、加算してゼロになるパスカルの三角形の一連の行を表現する複数のシーケンスに従って分周比を変えることで位相ノイズが抑制される。しかしながらこの周波数シンセサイザも低周波数で非常にノイズが多く、上記の問題を招く。
【００１０】
“Fractional-N Synthesizers” David Owen(IFR Americas, Inc.)の出願内容によれば、ＥＰ１２５７９０に記載されている周波数シンセサイザは図２に示されるような分周比コントローラを用いて実現可能である。この分周比コントローラはカスケード接続された複数のアキュムレータＡＣ２１，ＡＣ２２，ＡＣ２３，ＡＣ２４から構成される。アキュムレータの出力はカスケード方式で次のアキュムレータの入力に接続される。分数（即ち、意図される平均的な分周比の分数成分）は第1のアキュムレータの入力に与えられる。アキュムレータに格納される値がアキュムレータ各自の容量に与えられた制限を上回ると、アキュムレータはオーバーフローし、オーバーフロー信号ｏｆ１，ｏｆ２，ｏｆ３，ｏｆ４を生成する。オーバーフロー信号は微分器ＤＩＦ２１，ＤＩＦ２２及びＤＩＦ２３で微分され(differentiated)、整数ワード（即ち、意図される平均的な分周比の整数成分）に付加される信号ΔＮを形成するように加算される。
【００１１】
図３には基本的なアキュムレータ段のモデルが示されている。この表現では、ｚは離散的な時間領域でのラプラス変数であり、ｖｉｉ（ｚ），ｖｏｉ（ｚ）及びｏｆｉ（ｚ）はそれぞれアキュムレータ段の入力信号ｖｉｉの、アキュムレータ段の出力信号ｖｏｉの及びオーバーフロー信号ｏｆｉのｚ変換である（以下、ｖｉｉ（ｚ）はｖｉｉのように略記され、それ以外も同様に略記される）。１／（１−ｚ−１）はアキュムレータ段の伝達関数である。従ってｖｉｉは：
ｖｉｉ＝（１−ｚ−１）・（ｖｏｉ＋ｏｆｉ）−ｚ−１・ｏｆｉ      （１）
のように表現できる。数式（１）を用いると、ｏｆｉは：
ｏｆｉ＝−ｖｏｉ・（１−ｚ−１）＋ｖｉｉ        （２）
のように書ける。
【００１２】
アキュムレータ段の出力信号ｖｏｉは次のアキュムレータ段（即ち、ｉ＋１番目のアキュムレータ段）の入力信号ｖｉｉ＋１である。従って、ｏｆｉ＋１は：
ｏｆｉ＋１＝−ｖｏｉ＋１・（１−ｚ−１）＋ｖｏｉ        （３）
と表現できる。
【００１３】
ｏｆｉ＋１を微分し（即ち、遅延演算子Ｄ＝（１−ｚ−１）を乗算し）、Ｄ・ｏｆｉ＋１とｏｆｉを加算すると、ｖｏｉの補償成分になる：
Ｄ・ｏｆｉ＋１＋ｏｆｉ＝  −ｖｏｉ・（１−ｚ−１）＋ｖｉｉ
＋（１−ｚ−１）・（（−ｖｏｉ＋１・（１−ｚ−１）＋ｖｏｉ））    （４）
＝  ｖｉｉ−（１−ｚ−１）２・ｖｏｉ＋１
同様の手法がｍ個のアキュムレータ段を有するシステムに拡張できる。そのようなシステムについて、シグマデルタ変調器の出力信号ΔＮは
ΔＮ＝ｖｉ０−（１−ｚ−１）ｍ・ｖｏｍ              （５）
により与えられる。
【００１４】
アキュムレータの内容の変化率はその次数と共に増えるので、Ｎの変化率もアキュムレータの増加数と共に増える。Ｎの素早い変動はより低速に発振する可変周波数シンセサイザの動作を乱す、なぜなら、ローパスフィルタはその入力に与えられた信号に含まれる高周波ノイズを減衰させるからである。その結果位相ジッタは減らされる。
【００１５】
ｚ＝ｅｊωｎとすると（ωｎは標準化された周波数である）、｜ｚ１｜≦１であり、ΔＮの最大変動ｇｍは：
ｇｍ＝｜（１−ｚ−１）ｍ・ｖｏｍ｜          （６）
のように評価できる。容量の周波数を規格化すると、ｖｏｍは１より小さくなる（ｖｏｍ＜１）。ｖｍ＝１とすると、ｇｍの値は実際の容量に依存しないことが分かる。
【００１６】
図４を参照するに、意図される平均的な分周比Ｎｉｎｔ＝１０．６２５０１５２６について、４段の分周比コントローラの出力信号のグラフが示されている。数式（６）によれば最大変動ｇｍは１６になる。
【特許文献１】米国特許第３，９２８，８１３号明細書
【特許文献２】独国特許出願公開第６９０２３２１９号明細書
【特許文献３】欧州特許出願公開第１２５７９０号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の課題は改良された可変周波数シンセサイザを提供することであり、更に、関連する分周比コントローラ及び分周比コントローラを動作させる有利な方法を提供することである。
【課題を解決するための手段】
【００１８】
請求項１で前提とする可変周波数シンセサイザに関する本発明の課題は、請求項１の特徴部分により解決される。
【００１９】
請求項１による可変周波数シンセサイザは：発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器；前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器；前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器；シグマデルタ変調器より成り前記分周比を与える分周比コントローラであって、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラ；を有し、少なくとも１つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第２成分を有する可変周波数シンセサイザである。
【００２０】
本発明の利点は分周比の変動、従って位相ジッタが減らされることである。
【００２１】
本発明の１つの特徴によれば、アキュムレータ段の各々が第２成分を有する入力値を受信し、その第２成分は各自のアキュムレータ段のオーバーフロー信号に因子が乗算されたものに等しい。
【００２２】
本発明の更なる特徴によれば、位相検出器及び電圧制御発振器の間にチャージポンプが接続され、位相検出信号を受信し、電圧制御発振器の入力にチャージポンプ信号を与える。
【００２３】
本発明の更なる改善によれば、チャージポンプ及び電圧制御発振器の間にループフィルタが接続され、チャージポンプ信号を、それらが電圧制御発振器の入力に与えられる前に濾波する。
【００２４】
請求項５で前提とする分周比コントローラに関する問題は、請求項５の特徴部分により解決される。
【００２５】
請求項５による可変周波数シンセサイザの分周比コントローラは：発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器；前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器；前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器；を有する可変周波数シンセサイザの分周比コントローラ（ＤＲＣ）であって：シグマデルタ変調器より成り前記分周比を与え、前記シグマデルタ変調器はカスケード接続された複数のアキュムレータ段を有し、アキュムレータ段の各々は入力値を合計して最大値に達するとオーバーフロー信号を提供し、カスケード接続された最初のアキュムレータ段は意図される平均的な分周比の小数部分を入力値の第1成分として受信し、後続の各アキュムレータは、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し、前記シグマデルタ変調器の出力信号を生成するために全てのオーバーフロー信号の値が合計される前に、前記オーバーフロー信号の各々の値は、各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ微分され、前記分周比は前記シグマデルタ変調器の前記出力信号と意図される平均的な分周比の整数部分との合計であるところの分周比コントローラ；を有し、少なくとも１つの入力値は、ある因子の乗算されたオーバーフロー信号に等しい第２成分を有する分周比コントローラである。
【００２６】
請求項６で前提とする分周比コントローラに関する問題は、請求項６の特徴部分により解決される。
【００２７】
請求項６によれば、発振信号を生成する電圧制御発振器であって、発振信号は該電圧制御発振器に印加される入力信号に依存する周波数を有するところの電圧制御発振器；前記発振信号を受信し、発振信号の周波数を分周比で分周したものに等しい周波数を有する分周信号を生成する分周器；前記分周信号及び基準信号間の位相差に基づいて位相差信号を提供する位相検出器であって、前記位相差信号は前記電圧制御発振器に印加される前記入力信号を決定するところの位相検出器；を有する可変周波数シンセサイザの分周比コントローラを動作させる方法が使用され、前記分周比コントローラは、複数のアキュムレータ段を有するシグマデルタ変調器より成り前記分周比を与え、前記アキュムレータ段はカスケード接続され、当該方法は：カスケード接続された最初のアキュムレータ段が、意図される平均分周比の小数部分を入力値の第1成分として受信し、後続のアキュムレータの各々は、該後続のアキュムレータに先行し且つ該後続のアキュムレータに隣接するアキュムレータのアキュムレータ値を入力値の第1成分として受信し；各アキュムレータ段が入力値を合計し；最大値に達すると各アキュムレータ段がオーバーフロー信号を提供し；各オーバーフロー信号の値を与えるカスケード接続された先行するアキュムレータの段数分だけ各オーバーフロー信号の値が微分され；前記シグマデルタ変調器の前記オーバーフロー信号と意図される平均的な分周比の整数部分とを合計し、前記分周比を生成する；分周比コントローラを動作させる方法であって、オーバーフロー信号にはある因子が乗算され、オーバーフロー信号が入力値の第２成分として与えられる方法である。
【００２８】
以下に図面を参照しながら単なる例示として本発明の実施例が説明される。
【発明を実施するための最良の形態】
【００２９】
図５を参照するに、分周比コントローラはカスケード接続された複数のアキュムレータＡＣ５１，ＡＣ５２，ＡＣ５３，ＡＣ５４から構成される。アキュムレータの出力はカスケード方式で次のアキュムレータの入力に接続されている。アキュムレータに格納される値がアキュムレータ各自の容量による制限を越えると、アキュムレータはオーバーフローし、オーバーフロー信号ｏｆ１，ｏｆ２，ｏｆ３及びｏｆ４を生成する。これらのオーバーフロー信号は結合因子Ｋで除算された後にアキュムレータ各自の入力にフィードバックされる。従って各アキュムレータの入力信号は２つの成分を有する。第1のアキュムレータの入力信号は小数値（分数値）及びフィードバックオーバーフロー信号より成り、後続のアキュムレータの入力信号は先行するアキュムレータの出力信号及びフィードバックオーバーフロー信号より成る。これらのオーバーフロー信号は微分器ＤＩＦ５１，ＤＩＦ５２及びＤＩＦ５３により微分され、信号ΔＮを形成するために加算され、信号ΔＮは整数値（整数ワード）に加算される。アキュムレータの段数は実際には任意的である。その数として４つのアキュムレータ段が選ばれたのは、基本的な動作原理を説明するのに非常に相応しいからである。
【００３０】
図６には基本的なアキュムレータ段のモデルが示されている。
【００３１】
数式（２）と同様に、ｏｆｉは：
【００３２】
【数１】
2007515813.tif 000003
のように書ける。アキュムレータ段の出力信号ｖｏｉは次のアキュムレータ段（即ち、ｉ＋１番目のアキュムレータ段）の入力信号ｖｉｉ＋１である。従って、ｏｆｉ＋１は：
【００３３】
【数２】
2007515813.tif 000004
のように表現できる。ｏｆｉ＋１を微分し（即ち、Ｄ＝（１−ｚ−１）を乗算し）、Ｄ・ｏｆｉ＋１及びｏｆｉを加算すると、背景技術のようなｖｏｉの補正になる。
【００３４】
同様の手法がｍ個のアキュムレータ段を有するシステムに更に拡張可能である。そのようなシステムに対して、シグマデルタ変調器の出力信号ΔＮは：
【００３５】
【数３】
2007515813.tif 000005
により与えられる。従って、ΔＮの最大変動ｇｍは：
【００３６】
【数４】
2007515813.tif 000006
のように評価できる。Ｋ＝０の場合に、数式（１３）は数式（６）に対応し、数式（６）は従来のシグマデルタ変調器についての最大変動を表す。
【００３７】
図７を参照するに、カップリング係数Ｋ＝０．５及び意図される平均分周比Ｎｉｎｔ＝０．６２５０１５２６の場合の分周比コントローラの出力信号が示されている。数式（１１）によれば、最大変動ｇｍは１０．６６に等しい。従来の分周比コントローラと比較して、最大変動ｇｍは明らかに減少している。
【００３８】
図８を参照するに、カップリング係数Ｋ＝０．７５及び意図される平均分周比Ｎｉｎｔ＝０．６２５０１５２６の場合の分周比コントローラの出力信号が示されている。数式（１１）によれば、最大変動ｇｍは９．１４に等しい。Ｋ＝０．５の分周比コントローラと比較して、最大変動ｇｍは更に減少している。
【００３９】
図９は図５に示される分周比コントローラの動的な振る舞いを示す。この例では各アキュムレータの容量は３１である。分数番号は０．６２５の数値に対応する１０である。
【００４０】
第1サイクルの間に分数ワード１０がアキュムレータＡＣ５１にロードされる。後続のアキュムレータの入力値は直前のアキュムレータのアキュムレータ値（即ち、アキュムレータ各自に格納されている値）に対応する。従ってキャパシタＡＣ５１，ＡＣ５２，ＡＣ５３，ＡＣ５４の内容は０から１０に増える。
【００４１】
第２サイクルの間に、アキュムレータ各自の内容に各アキュムレータの入力値が加えられる。アキュムレータＡＣ５２の入力値ｖｉ２はアキュムレータＡＣ５１の出力ｖｏ１に対応し、以下同様である。しかしアキュムレータＡＣ５３のアキュムレータ値は容量を上回る。従ってオーバーフロー信号ｏｆ３が生成される。アキュムレータ５３のアキュムレータ値は、オーバーフロー信号に対応する値（即ち、３２）の分だけ減らされる。アキュムレータ５４の入力値はアキュムレータ５３のアキュムレータ値に再び対応する。オーバーフロー信号ｏｆ３は微分器ＤＩＦ５２，ＤＩＦ５１で２回微分され、ゼロに等しい他のオーバーフロー信号に加算される。
【００４２】
微分の各々は（１−ｚ−１）の乗算に対応する。クロックサイクルｉに関し、ｚ−１はクロックサイクルｉ−１の間に生成されたオーバーフロー信号に等しく、ｚ−２はクロックサイクルｉ−２の間に生成されたオーバーフロー信号に等しく、以下同様である。従って、オーバーフロー信号ｏｆ３のΔＮへの寄与ｃｏｎ３は：
ｃｏｎ３＝（１−ｚ−１）２・ｏｆ３
＝（１−２ｚ−１＋ｚ−２）・ｏｆ３
＝（１−２・０＋０）・１＝１
により与えられる。
【００４３】
そしてΔＮは：
ΔＮ＝ｃｏｎ１＋ｃｏｎ２＋ｃｏｎ３＋ｃｏｎ４
＝０＋０＋１＋０
により与えられる。
【００４４】
第３サイクルの間では、アキュムレータＡＣ５３の入力信号を形成するために、以前のクロックサイクルの間に生成されたオーバーフロー信号ｏｆ３は、そのオーバーフロー信号に１６を乗じた後にアキュムレータＡＣ５２の出力信号に加えられる（この乗算は分周比コントローラの図中で２による除算として示される。カップリング因子は実際にはオーバーフロー信号に対応する値、即ち３２を参照している。）。このサイクルの間にアキュムレータＡＣ５２，５４もオーバーフローする。アキュムレータＡＣ５２のオーバーフロー信号ｏｆ２は、その寄与が付加される前に一度微分され、ここでｃｏｎ２は：
ｃｏｎ２＝（１−ｚ−１）・ｏｆ４
＝（１−０）・１＝１
により与えられる。
【００４５】
アキュムレータＡＣ５４のオーバーフロー信号ｏｆ４は、その寄与ｃｏｎ４が付加される前に３回微分され、ここでｃｏｎ４は：
ｃｏｎ４＝（１−ｚ−１）３・ｏｆ４
＝（１−３ｚ−１＋３ｚ−２−ｚ−３）・ｏｆ４
＝（１−３・０＋３・０−０）・１＝１
により与えられる。
【００４６】
ΔＮに対する更なる寄与ｃｏｎ３は：
ｃｏｎ３＝（１−ｚ−１）２・ｏｆ３
＝（１−２ｚ−１＋ｚ−２）・ｏｆ３
＝（１−２・１＋０）・１＝−１
により与えられる。
【００４７】
従ってΔＮは：
ΔＮ＝ｃｏｎ１＋ｃｏｎ２＋ｃｏｎ３＋ｃｏｎ４
＝０＋１−１＋１＝１
に等しい。テーブル中の更なる値は同様な手法で算出可能である。図５に示されるように実施例のｏｆ４及びｏｆ３はｏｆ４が一度微分された後に実際に加算される。しかしながらその順序変更は数学的な結果に影響を及ぼさず、図示の実施例はより少ない微分器しか必要としない。
【００４８】
図１０乃至図１２には分周比コントローラの代替実施例が示されている。一般に、オーバーフロー信号がアキュムレータ各自の入力にフィードバックされる前にアキュムレータのオーバーフロー信号に乗算される因子は如何なる値でもとることができ、その因子は同じ分周比コントローラの一部をなす様々なアキュムレータの間で相違してもよい。更に、全てのアキュムレータ段のオーバーフロー信号がフィードバックされることは必須ではない。アキュムレータの入力信号は、更なるアキュムレータからのオーバーフロー信号に依存する第３成分を有してもよい。最後に、アキュムレータの入力信号の第２成分は、アキュムレータ各自のオーバーフロー信号に依存せずに、別のアキュムレータのオーバーフロー信号に依存してもよい。
【００４９】
図１０を参照するに、アキュムレータ１０２の入力信号は先行するアキュムレータの出力信号だけから構成される。アキュムレータ１０２は何らの第２成分も有しない。アキュムレータ１０４のオーバーフロー信号は、それが各アキュムレータの入力にフィードバックされる前に４で除算される（１／４が乗算される）。
【００５０】
図１１を参照するに、アキュムレータ１１１の入力信号は第３成分を有し、第３成分は後続のアキュムレータ１１２の２で除算されたオーバーフロー信号により与えられる。アキュムレータ１１２のオーバーフロー信号は１１２の入力にはフィードバックされていない。
【００５１】
図１２を参照するに、アキュムレータ１２１の入力信号の第２成分は、アキュムレータ１２２の２で除算されたオーバーフロー信号により与えられる。アキュムレータ１２１のオーバーフロー信号は１２１の入力にフィードバックされていない。
【図面の簡単な説明】
【００５２】
【図１】従来のＰＬＬ回路を示す図である。
【図２】関連する従来の分周比コントローラを示す図である。
【図３】従来のアキュムレータ段のモデルを示す図である。
【図４】従来の分周比コントローラの出力信号のグラフである。
【図５】本発明による分周比コントローラを示す図である。
【図６】本発明によるアキュムレータ段のモデルを示す図である。
【図７】本発明による分周比コントローラの出力信号のグラフ（Ｋ＝０．５）である。
【図８】本発明による分周比コントローラの出力信号のグラフ（Ｋ＝０．７５）である。
【図９】本発明による分周比コントローラの挙動を示す図表である。
【図１０】本発明の第1実施例による分周比コントローラを示す図である。
【図１１】本発明の第２実施例による分周比コントローラを示す図である。
【図１２】本発明の第３実施例による分周比コントローラを示す図である。
【図１】
2007515813.tif 000007
【図２】
2007515813.tif 000008
【図３】
2007515813.tif 000009
【図４】
2007515813.tif 000010
【図５】
2007515813.tif 000011
【図６】
2007515813.tif 000012
【図７】
2007515813.tif 000013
【図８】
2007515813.tif 000014
【図９】
2007515813.tif 000015
【図１０】
2007515813.tif 000016
【図１１】
2007515813.tif 000017
【図１２】
2007515813.tif 000018
【国際調査報告】
2007515813.tif 000019
2007515813.tif 000020
2007515813.tif 000021