【事件の表示】
　特願２０１４−１９２２３１「半導体素子用エピタキシャル基板の作製方法」拒絶査定不服審判事件〔平成２７年　３月　５日出願公開、特開２０１５−　４３４３７、請求項の数（７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２１年３月１３日を国際出願日（国内優先権主張　平成２０年３月２４日，以下，左の日を「本願優先日」という。）とする特願２０１０−５０５５４０号の一部を，平成２６年９月２２日に新たな出願としたものであって，その手続の経緯は以下のとおりである。
平成２６年　９月２２日　審査請求
平成２７年　８月２８日　拒絶理由通知
平成２７年１０月２７日　意見書・手続補正
平成２８年　６月２４日　拒絶査定（以下，「原査定」という。）
平成２８年　９月２８日　審判請求・手続補正
　
第２　原査定の概要
　この出願の下記の請求項に係る発明は，その出願前に日本国内又は外国において，頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　　（引用文献等については引用文献等一覧参照）
引用文献等一覧
引用文献１　特開２０００−２２３６９７号公報
引用文献２　F. Medjdoub et al.，Barrier layer downscaling of InAIN/GaN HEMTs，Device Research Conference, 2007 65th Annual，２００７年　６月，p. 109-110
引用文献３　特表２００５−５０９２７４号公報（周知技術を示す文献）
引用文献４　特開２００５−３５３８１７号公報（周知技術を示す文献）
引用文献５　国際公開第２００６／０３００１４号（周知技術を示す文献）
引用文献６　米国特許出願公開第２００７／００１８１９８号明細書（周知技術を示す文献）
引用文献７　S. Keller et al.，Metalorganic chemical vapor deposition of high mobility AlGaN/GaN heterostructures，Journal of Applied Physics，１９９９年１１月１５日，Vol. 86，p. 5850-5857（周知技術を示す文献）
引用文献８　X. L. Wang et al.，1-mm gate periphery AlGaN/AlN/GaN HEMTs on SiC with output power of 9.39W at 8GHz，SOLID-STATE-ELECTRONICS，２００７年，Vol. 51，p. 428-432（周知技術を示す文献）
引用文献９　特開２００１−３２６２３２号公報
引用文献１０　T. Nanjo et al.，Remarkable Breakdown Voltage Enhancement in AlGaN Channel HEMTs，International Electron Devices Meeting 2007，２００７年１２月，p. 397-400
引用文献１１　特開２００６−３０３２５９号公報（周知技術を示す文献）
　
・請求項９〜１１
・引用文献等１〜８
・備考
　引用文献１（特に第二の実施例に関する記載を含む全文全図を参照）には，ＨＪＦＥＴにおいて，「チャネル層２２」（本願発明の「チャネル層」に相当）の材料に「ＧａＮ」を用い，「ゲート絶縁層２３」（本願発明の「障壁層」に相当）の材料に「Ｉｎ0.1Ａｌ0.7Ｇａ0.2Ｎ」を用いる発明が，引用文献２（特にAbstract及びFig.2cに関する記載を含む全文全図を参照）には，ＨＥＭＴを構成するヘテロ接合として「Ａｌ0.82Ｉｎ0.18Ｎ／ＧａＮ」を用い，両層の間にＡｌＮ層（本願発明の「スペーサ層」に相当）を挿入する発明が，それぞれ開示されており，これらは本願の請求項９，１０に記載された組成比の範囲内に該当するものである。
　引用文献１，２には，チャネル層と障壁層の間のヘテロ接合界面の平均粗さの値について明記されてはいないものの，一般にＨＥＭＴにおいて，素子特性が界面の粗さによって影響を受けるものであることは，例えば引用文献３（特に段落０００７参照），引用文献４（特に段落０００６参照），引用文献５（特に４ページ参照），引用文献６（特に段落００４８参照），引用文献７（特に５８５４ページ右欄〜５８５５ページ左欄，図１１〜１２参照）にも例示されるように技術常識であるといえるから，引用文献１，２に記載された発明において，素子特性改善のために，なるべくチャネル層と障壁層の間のヘテロ接合界面の平均粗さが小さくなるようにすることは，当業者が当然配慮すべきことである。そして，「３ｎｍ以下」という範囲も，例えば引用文献７（特に図１２参照），引用文献８（特に４３０ページ左欄参照）に例示されるように，普通に用いられる程度のものにすぎない。
　また，引用文献１，２で提示された組成比の値そのものでなくとも，その周辺で組成比を調節しながら，所望の素子特性に合うように最適化することは，当業者が通常行う試行錯誤の範囲内である。
　
・請求項１２〜１３
・引用文献等１〜１０
・備考
　引用文献９（特に段落０００７〜００１３，及び図２参照）には，チャネル層として「Ａｌ0.1Ｇａ0.9Ｎ」を用いることが，引用文献１０（特に「Experimental」欄，及び図１参照）には，チャネル層として「Ａｌ0.16Ｇａ0.84Ｎ」を用いることが，それぞれ開示されている。
　
・請求項１４〜１７
・引用文献等１〜１０
・備考
　請求項９〜１１に関する備考の記載を参照されたい。
　なお、下地基板をＳｉＣ基板とすることは、例えば引用文献１（特に第五の実施例、図５参照）、引用文献３（特に段落００１５参照）、引用文献４（特に段落００３２参照）に記載されているように周知技術にすぎない。
　
・請求項１
・引用文献等１〜８
・備考
　請求項９〜１１に関する備考の記載を参照されたい。
　
・請求項２〜８，１８
・引用文献等１〜８，１１
・備考
　Ｉｎを含む混晶の堆積において，Ｉｎのモル分率と温度との間に一定の関係があることは，例えば引用文献１１（特に段落０００６，及び図７の記載を含む全文全図を参照）にも記載されているように周知である。具体的な関係式は，他の条件等によって異なってくるものの，引用文献１，２に記載された発明においても，個々の条件に応じてＩｎのモル分率と温度との間を求めてそれを用いることは，当業者であれば適宜なし得る範囲内のことである。
　また，膜を堆積する際のその他の条件についても，当業者が適宜最適化して決定すべきことである。
　
第３　審判請求時の補正について
　審判請求時の補正は，特許法第１７条の２第３項から第６項までの要件に違反しているものとはいえない。
　審判請求時の補正によって，補正前の請求項１は同請求項２に記載された発明特定事項により限定され，同請求項２及び同請求項９ないし同請求項１８は削除されたが，当該補正事項は，特許請求の範囲の減縮を目的とするものであり，新規事項を追加するものではない。
　そして，「第４　本願発明」から「第６　対比・判断」までに示すように，補正後の請求項１に係る発明は，独立特許要件を満たすものである。
　また，審判請求時の補正によって，明細書の「発明の名称」が補正され，段落【００１０】，【００１６】ないし【００４９】が補正されたが，当該補正事項は，新規事項を追加するものではない。
　
第４　本願発明
　本願の請求項１−７に係る発明（以下，それぞれ「本願発明１」−「本願発明７」という。）は，平成２８年９月２８日付けの手続補正で補正された特許請求の範囲の請求項１−７に記載された事項により特定される発明であり，以下のとおりである。
「【請求項１】
　下地基板の上に，Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と，
　前記チャネル層の上に，少なくともＩｎとＡｌを含む，Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を，前記チャネル層との間のヘテロ接合界面の平均粗さが３ｎｍ以下となるようにエピタキシャル形成する障壁層形成工程と，
を備え，
　前記チャネル層を形成する温度Ｔ１（℃）を９５０℃≦Ｔ１≦１２５０℃なる範囲内で定め，
　前記障壁層を形成する温度Ｔ２（℃）を，前記第２のIII族窒化物におけるＩｎＮのモル分率ｘ２に応じて定まる，
　　８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）
かつ，６００℃≦Ｔ２≦８５０℃
なる範囲内で定め，
　前記第１のIII族窒化物の組成をｘ１＝０，０≦ｙ１＜９／３４で定まる範囲内から選択するとともに，
　前記第２のIII族窒化物の組成を，ＩｎＮ，ＡｌＮ，ＧａＮを頂点とする三元状態図上において，前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【数１】（当審注：以下，単に「数１」という。）
【数２】（当審注：以下，単に「数２」という。）
【数３】（当審注：以下，単に「数３」という。）
【数４】（当審注：以下，単に「数４」という。）
【請求項２】
　請求項１に記載の半導体素子用エピタキシャル基板の作製方法であって，
　前記障壁層形成工程における原料ガス以外の雰囲気ガスを窒素ガスとする，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項３】
　請求項１または請求項２に記載の半導体素子用エピタキシャル基板の作製方法であって，
　前記チャネル層形成後，前記チャネル層の上に，少なくともＡｌを含み，前記障壁層よりも大きなバンドギャップエネルギーを有する，Ｉｎｘ３Ａｌｙ３Ｇａｚ３Ｎ（ｘ３＋ｙ３＋ｚ３＝１）なる組成の第３のIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程，
をさらに備え，
　前記スペーサ層の上に前記障壁層を形成する，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項４】
　請求項３に記載の半導体素子用エピタキシャル基板の作製方法であって，
　前記スペーサ層形成工程における前記スペーサ層の形成温度Ｔ３（℃）を前記チャネル層の形成温度Ｔ１（℃）と同一にする，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項５】
　請求項１ないし請求項４のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって，
　前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上３０ｋＰａ以下とする，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項６】
　請求項５に記載の半導体素子用エピタキシャル基板の作製方法であって，
　前記障壁層形成工程におけるリアクタ内の圧力を１ｋＰａ以上２０ｋＰａ以下とする，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。
【請求項７】
　請求項１ないし請求項６のいずれかに記載の半導体素子用エピタキシャル基板の作製方法であって，
　前記障壁層形成工程におけるＶ／III比を５０００以上２００００以下とする，
ことを特徴とする半導体素子用エピタキシャル基板の作製方法。」
　
第５　引用文献及び引用発明等
１　引用発明１について
（１）引用文献１
　原査定の拒絶の理由に引用された特開２０００−２２３６９７号公報（以下，「引用文献１」という。）には，図面とともに，次の記載がある。
　ア　「【０００１】
【発明の属する技術分野】本発明はヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor; HJFETと略する。）に関し，特に，しきい値電圧の制御性に優れたHJFETに関するものである。」
　イ　「【００１８】（第一の実施例）図1（ａ）は本発明によるＨＪＦＥＴの第一の実施例の構造図である。このＨＪＦＥＴの例では，Al2O3基板10に接してアンドープAlN層とアンドープＧａＮ層から成るバッファ層11が形成され，さらにバッファ層11に接してｎ型ＧａＮチャネル層12が形成されている。さらに，チャネル層12に接して４元系半導体のアンドープのIn0.2Al0.3Ga0.5Nゲート絶縁層13が形成されている。ＩｎＡｌＧａＮゲート絶縁層13に接してソース電極17S，ドレイン電極17Dが形成され，オーム性接触がとられている。さらに，ＩｎＡｌＧａＮゲート絶縁層13上にはゲート電極19が形成され，ショットキー性接触がとられている。
【００１９】このような
ＨＪＦＥＴは以下のようにして作製される。Al
2
O
3
基板10上に，例えば，有機金属気相成長（Metal Organic Chemical Vapor Deposition; 「MOCVD」と略する。）法により，下記に示す順および膜厚で順次成長させる。
１）アンドープＡｌＮ層11a・・・100nm
２）アンドープＧａＮ層11b・・・1μm
３）ｎ型ＧａＮ層（5×10
17
cm
-3
）12・・・50nm
４）アンドープＩｎ
0.2
Ａｌ
0.3
Ｇａ
0.5
Ｎ層13・・・30nm
次に，アンドープＩｎＡｌＧａＮゲート絶縁層13上には，例えばＴｉ/Ａｌ/Ｎｉ/Ａｕなどの金属を蒸着し，約900℃でアロイ処理することにより，ソース電極17S，ドレイン電極17Dをそれぞれ形成し，チャネル層12とのオーム性接触をとる。最後に，アンドープＩｎＡｌＧａＮゲート絶縁層13上に，例えば，Ｎｉ/Ａｕなどの金属を蒸着することにより，ゲート電極19を形成し，ショットキー接触をとる。このようにして，本実施例のＨＪＦＥＴが作製される。
【００２０】このようなＨＪＦＥＴのゲート電極19とチャネル層12間における伝導帯エネルギーの概略図を図１（ｂ）に示す。ここで，ゲート絶縁層13を形成するＩｎ0.2Ａｌ0.3Ｇａ0.5Ｎのａ軸長は3.24Åと，バッファ層11を形成するＧａＮ（3.19Å）より大きいため，表面から基板に向かう方向にピエゾ電界が発生する。したがって，ゲート電圧が0 Vの時にはチャネル層12が空乏化され，エンハンスメント型となる。また，Ｉｎ0.2Ａｌ0.3Ｇａ0.5Ｎのバンドギャップは3.93eVと，ＧａＮ（3.39eV）より大きいため，良好なゲート絶縁層となる。これらの特徴は，ｘ＝０．２，ｙ＝０．３，ｚ＝０において，式（３），式（４）及び式（８）が成り立つことからも明らかである。
【００２１】（第二の実施例）図２（ａ）は本発明による第二の実施例の構造図である。このＨＪＦＥＴ構造では，
チャネル層22としてアンドープＧａＮが，ゲート絶縁層23としてｎ型Ｉｎ
0.1
Ａｌ
0.7
Ｇａ
0.2
Ｎが用いられている
（２）引用発明１
　前記（１）より，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「ＨＪＦＥＴの作製方法であって，Al2O3基板上に，MOCVD法により，チャネル層としてアンドープＧａＮ層を，ゲート絶縁層としてｎ型Ｉｎ0.1Ａｌ0.7Ｇａ0.2Ｎ層を順次成長させること。」
２　引用発明２について
（１）引用文献２
　原査定の拒絶の理由に引用された，F. Medjdoub, et al，Barrier layer downscaling of InAIN/GaN HEMTs，Device Research Conference, 2007 65th Annual，２００７年６月，p.109-110（以下，「引用文献２」という。）には，図面とともに，次の記載がある。（訳は当審で作成した。）
「...First hints concerning the exceptional chemical stability of this heterostructure could be obtained with 
lattice-matched Al
0.82
In
0.18
N/GaN HEMTs
In this study we have investigeted 
heterojunctions on sapphire
（訳：このヘテロ構造の例外的な化学的安定性に関する最初のヒントは，１３ｎｍのバリアを含む
格子整合したAl
0.82
In
0.18
N/GaN HEMT
サファイア基板上のヘテロ接合
（２）引用発明２
　前記（１）より，Al0.82In0.18N/GaN HEMTを作製する方法が記載されているに等しいから，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「サファイア基板上にAl0.82In0.18N/GaN HEMTを作製する方法。」
３　技術常識１及び２について
（１）引用文献３
　原査定の拒絶の理由に引用された特表２００５−５０９２７４号公報（以下，「引用文献３」という。）には，図面とともに，次の記載がある。
　ア　「【技術分野】
【０００１】
　本発明は，高周波ソリッド・ステート・トランジスタに関し，更に特定すれば，ＩＩＩ族窒化物系の高電子移動度トランジスタ（ＨＥＭＴ）に関する。」
　イ　「【０００６】
　図１は，サファイア又は炭化珪素基板１２に隣接するＧａＮバッファ層１１と，基板１２の反対側でＧａＮバッファ層１１に隣接するＡｌｘＧａ１−ｘＮ（ｘ≒０．１〜０．５）層１３を備えている典型的なＡｌＧａＮ／ＧａＮ　ＨＥＭＴ１０を示す。核生成層１４を，基板１２及びＧａＮバッファ層１１の間に含ませると，これら２つの層間の格子不整合を低減することができる。また，ＨＥＭＴ１０は，ソース，ゲート，及びドレイン・コンタクト１５，１６，１７も含む。ＡｌｘＧａ１−ｘＮにおけるＡｌ含有量が，圧電電荷(piezoelectric charge)を生じ，ＧａＮ層との界面に蓄積して，二次元電子ガス（２ＤＥＧ）を形成する。ＡｌｘＧａ１−ｘＮ層におけるＡｌ含有量が増大すると，圧電電荷も増大し，その結果ＨＥＭＴの２ＤＥＧ及びトランスコンダクタンスも増大するという効果がある。
【０００７】
　しかしながら，
２ＤＥＧの移動度は一般に，界面の粗さ
によって限定される
（２）引用文献４
　原査定の拒絶の理由に引用された特開２００５−３５３８１７号公報（以下，「引用文献４」という。）には，図面とともに，次の記載がある。
　ア　「【技術分野】
【０００１】
　本発明は， III族窒化物系化合物半導体の結晶成長によって製造可能な電界効果トランジスタ（各種のＦＥＴやＨＥＭＴ等）の構成とその製造方法に関する。」
　イ　「【０００５】
　しかしながら，上記の様な個々の半導体層（３，４）の各結晶品質を個別に重視する結晶成長条件を採用した場合，確かに各半導体層中の結晶品質は各々高く確保できるが，この様な結晶成長の条件設定によれば，この
２層の半導体層（３，４）の界面付近の積層状態が乱れることがある。即ち，この２層間に界面荒れが生じる。
　この様な結晶性の劣化は，キャリアガスなどによるエッチング作用に基づく所が大きい。これらの事情については，例えば次の文献等からも容易に理解することができる。
【０００６】
（１）公開特許公報：特開平１１−０６８１５９
（２）公開特許公報：特開平９−１３９５４３
（３）公開特許公報：特開平８−８８４３２
　また，この様な
界面荒れは，チャネルに平面的に拘束される所謂擬似的な２次元電子ガスを構成するキャリアの移動度を低下させる原因になる
（３）引用文献５
　原査定の拒絶の理由に引用された国際公開第２００６／０３００１４号（以下，「引用文献５」という。）には，図面とともに，次の記載がある。（訳は対応する国内出願の公表公報である特表２００８−５１２８６３号公報による。）
「Mobility of charge carriers
 From the point of view of production of the material, 
mobility and the current density per unit surface area of AlGaN/GaN structures will be governed by four preponderant parameters:
 - the defect density in the layers, 
 - the surface roughness (RMS) and the chemical roughness at the AlGaN/GaN interface (alloy disorder in the AlGaN barrier layer)...」（４頁９−１７行）
（訳：電荷キャリアの移動度
　材料の生産の観点から，
ＡｌＧａＮ／ＧａＮ構造の移動度と単位表面積当たりの電流密度は，４つの主要パラメータにより支配されることになる。
−層中の欠陥密度，
−
ＡｌＧａＮ／ＧａＮ境界面における表面粗さ（ＲＭＳ）
（４）引用文献６
　原査定の拒絶の理由に引用された米国特許出願公開第２００７／０１８１９８号（以下，「引用文献６」という。）には，図面とともに，次の記載がある。（訳は対応する国内出願の公表公報である特表２００９−５０７３６２号公報による。）
「[0048] A thin GaN layer in a 
HEMT device
the smooth layers and sharp heterojunction interface leads to improved electron mobility and sheet charge confinement of the resulting 2DEG
（訳：【００４８】
ＨＥＭＴデバイス
滑らかな層およびはっきりした（ｓｈａｒｐ）ヘテロ接合界面が，結果として生じる２ＤＥＧの向上された電子移動度およびシート電荷の閉じ込めをもたらし，
（５）引用文献７
　原査定の拒絶の理由に引用された，S. Keller et al.，Metalorganic chemical vapor deposition of high mobility AlGaN/GaN heterostructures，Journal of Applied Physics，１９９９年１１月１５日，Vol.86，p.5850-5857（以下，「引用文献７」という。）には，図面とともに，次の記載がある。（訳は当審で作成した。）
　ア　「In the final part of our study we conducted experiments to investigate 
the impact of the surface roughness of the base layer (and the interface roughness) on the mobility of the 2DEG
 In Fig.12, the 300K mobirity of the 2DEG formed at the Al0.3Ga0.7N/Ga(In)N interface is plotted versus the rms values derived from the AFM images of the surfaces prior to deposition of the Al0.3Ga0.7N layer...」（５８５４頁右欄４−３１行）
（訳：我々の研究の最後の部分で，
基礎層の表面粗さ（と界面の粗さ）が２ＤＥＧの移動度に与える影響
　図１２には，Al0.3Ga0.7N層を堆積させる前の表面ＡＦＭイメージから推定されるＲＭＳ値に対する，Al0.3Ga0.7N/Ga(In)Nの界面に形成される２ＤＥＧの３００Ｋにおける移動度がプロットされている。）
　イ　図１２には，
ＲＭＳ値が０．１３ｎｍから０．５ｎｍに増大
（６）引用文献８
　原査定の拒絶の理由に引用された，X.L.Wang et al.，1-mm gate periphery AlGaN/AlN/GaN HEMTs on SiC with output power of 9.39W at 8GHz，SOLID-STATE-ELECTRONICS，２００７年，Vol.51，P.428-432（以下，「引用文献８」という。）には，図面とともに，次の記載がある。（訳は当審で作成した。）
「The sample exibited a smooth surface with clear atomic steps. 
The root-mean-square roughness(RMS) was 0.27nm for a scan area of 5μｍ×5μｍ. 
 the AlGaN/AlN/GaN HEMT structures grown on Si 6H-SiC are of high crystal quality and have good surface morphology
（訳：試料は，明確な原子層ごとのなめらかな表面を示していた。
粗さの二乗平均平方根値（ＲＭＳ）は，５μｍ四方の走査領域で０．２７ｎｍであった。
Si 6H-SiC基板上に成長した AlGaN/AlN/GaN HEMT構造が高品質な結晶であり，良好な表面地形を有している
（７）技術常識１
　前記（１）ないし（５）より，次の技術的事項は本願優先日前に技術常識（以下，「技術常識１」という。）であったと認められる。
「ＨＥＭＴにおいて，素子特性が界面の粗さによって影響を受けるものであること。」
（８）技術常識２
　前記（５）及び（６）より，次の技術的事項は本願優先日前に技術常識（以下，「技術常識２」という。）であったと認められる。
「ＨＥＭＴにおいて，表面の粗さはＲＭＳ値で０．１３ｎｍから０．５ｎｍ程度であること。」
４　引用発明９について
（１）引用文献９
　原査定の拒絶の理由に引用された特開２００１−３２６２３２号公報（以下，「引用文献９」という。）には，図面とともに，次の記載がある。
「【００１１】なお，以上の議論はＧａＡｓ系においても同様であるが，ＡｌＧａＡｓはＧａＡｓに比べて電子移動度が著しく低下するため，高周波デバイスのチャネル材料として適当でない。それに対して，ＧａＮ系においてＡｌＧａＮの電子移動度は，ＧａＮの電子移動度に比べて低下するものの許容範囲内（５〜６割程度以上の移動度）の高い値である。ちなみに，本願発明者らによって，
ＧａＮおよびＡｌ
0.1
Ｇａ
0.9
Ｎ
，ＡｌＧａＮをチャネル材料として用いる
【００１２】次に，本発明の具体的な適用例について説明する。図１は，本発明を適用したＦＥＴを示す断面図である。同図に示すように，ＳｉＣ基板１上にＡｌX0Ｇａ1-X0Ｎバッファ層２が形成され，その上にＡｌX1Ｇａ1-X1Ｎチャネル層３が形成され，その上にソース電極１０，ゲート電極１１およびドレイン電極１２が形成され，これらによりＦＥＴが構成されている。なお，０＜Ｘ０≦１，０＜Ｘ１＜１である。
【００１３】図２は，本発明を適用した
ＨＦＥＴ
ＳｉＣ基板１上にＡｌ
X0
Ｇａ
1-X0
Ｎバッファ層２が形成され，その上にＡｌ
X1
Ｇａ
1-X1
Ｎチャネル層３が形成され
（２）引用発明９
　前記（１）より，引用文献９には次の発明（以下，「引用発明９」という。）が記載されていると認められる。
「ＨＦＥＴにおいて，Ａｌ0.1Ｇａ0.9Ｎチャネル層を用いること。」
５　引用発明１０について
（１）引用文献１０
　原査定の拒絶の理由に引用された，T. Nanjo, et al.，Remarkable Breakdown Voltage Enhancement in AlGaN Channel HEMTs，International Electron Devices Meeting 2007，２００７年１２月，p.397-400（以下，「引用文献１０」という。）には，図面とともに，次の記載がある。（訳は当審で作成した。）
「Figure 1 shows the cross-sectional structure of the fabricated 
AlGaN channel HEMT
Al
0.39
Ga
0.61
N/Al
0.16
Ga
0.84
N
（訳：図１では，作製された
ＡｌＧａＮチャネルＨＥＭＴ
Al
0.39
Ga
0.61
N/Al
0.16
Ga
0.84
N
（２）引用発明１０
　前記（１）より，引用文献１０には次の発明（以下，「引用発明１０」）が記載されていると認められる。
「ＡｌＧａＮチャネルＨＥＭＴにおいて，Al0.16Ga0.84Nチャネル層を用いること。」
６　周知技術
（１）引用文献１１
　原査定の理由に引用された特開２００６−３０３２５９号公報（以下，「引用文献１１」という。）には，図面とともに，次の記載がある。
「【０００６】
　また，特許文献１に開示された従来技術では次のような問題がある。ＩｎＧａＮ系ＬＥＤでは，ＩｎｘＧａ１−ｘＮ中のＩｎのモル分率ｘを変えることにより，その発光波長が変化する。このため，赤色（Ｒ），緑色（Ｇ），青色（Ｂ）を発光することは理論的には可能であるが，このうち赤色（Ｒ）を発光するものでは，ＩｎＧａＮ中のＩｎのモル分率を約０．３５以上に高める必要がある。ここで図７は
ＩｎＧａＮのＩｎのモル分率ｘと平行温度との関係図である。
（２）引用文献１２
　本願優先日前に日本国内において頒布された刊行物である特開２０００−０５８９８０号公報（以下，「引用文献１２」という。）には，図面とともに，次の記載がある。
「【０００３】しかしながら，
Ｉｎを含む層であるＧａＩｎＮ層を成長させる際には，Ｉｎを含まない層であるＡｌＧａＮ層やＧａＮ層を成長させる場合に比べて低温で結晶成長を行わなければならない。これは，Ｉｎの蒸気圧が高いため
（３）周知技術
　前記（１）及び（２）より，次の技術的事項は周知技術と認められる。
「ＩｎＧａＮを成長させる際，Ｉｎのモル分率と平衡温度との間には関係があること。」
７　引用発明１３について
（１）引用文献１３
　本願優先日前に日本国内又は外国において頒布された刊行物である国際公開第０３／０１５１７４号（以下，「引用文献１３」という。）には，図面とともに，次の記載がある。（訳は当審で作成した。）
「HEMT 60 is 
a Ill-nitride HEMT fabricated on a (0001) 6H-SiC substrate 61 using molecular-beam epitaxy (MBE) or metal-organic vapor phase epitaxy (MOVPE)
An un-doped ln
0.17
Al
0.83
N barrier layer 68 
 Next, MOVPE is continued 
to grow GaN layer 66 at 1000° C,
Precursors for Al and In are added for subsequent In and/or Al containing ternary compounds, which can be grown at about 720° C
（訳：ＨＥＭＴ６０は
ＩＩＩ族窒化物ＨＥＭＴであり，（０００１）６Ｈ−ＳｉＣ基板６１の上に，ＭＢＥ又はＭＯＶＰＥによって作製される。
アンドープのln
0.17
Al
0.83
Nバリア層
ＧａＮ層６６を１０００℃で成長させる。続くＩｎ及び／又はＡｌを含む三元化合物のためにＡｌとＩｎの前駆体が加えられ，７２０℃で成長される。
（２）引用発明１３
　前記（１）より，引用文献１３には次の発明（以下，「引用発明１３」という。）が記載されていると認められる。
「ＨＥＭＴを作製する際に，ＧａＮ層を１０００℃で堆積し，ln0.17Al0.83Nバリア層を７２０℃で堆積すること。」
第６　対比・判断
１　本願発明１について
（１）本願発明１と引用発明１との対比
　ア　引用発明１の「Al2O3基板上に，MOCVD法により，チャネル層としてアンドープＧａＮ層」を「成長させること」は，本願発明１の「下地基板の上に，Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程」に相当すると認められる。
　イ　引用発明１の「チャネル層としてアンドープＧａＮ層」と「ｎ型Ｉｎ0.1Ａｌ0.7Ｇａ0.2Ｎ層」は，「MOCVD法により」，「順次成長させる」から，「ｎ型Ｉｎ0.1Ａｌ0.7Ｇａ0.2Ｎ層」は「チャネル層としてアンドープＧａＮ層」の上にあり，してみると，引用発明１の「MOCVD法により」，「ゲート絶縁層としてｎ型Ｉｎ0.1Ａｌ0.7Ｇａ0.2Ｎ層を順次成長させること」は，下記相違点１を除いて，本願発明１の「前記チャネル層の上に，少なくともＩｎとＡｌを含む，Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を，エピタキシャル形成する障壁層形成工程」に相当すると認められる。
　ウ　引用発明１の「ＨＪＦＥＴの作製方法」は，下記相違点１ないし４を除いて，本願発明１の「半導体素子用エピタキシャル基板の作製方法」に相当すると認められる。
　エ　すると，本願発明１と引用発明１とは，下記オの点で一致し，下記カの点で相違する。
　オ　一致点
「下地基板の上に，Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と，
　前記チャネル層の上に，少なくともＩｎとＡｌを含む，Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を，エピタキシャル形成する障壁層形成工程と，
を備える，
　ことを特徴とする半導体素子用エピタキシャル基板の作製方法。」
　カ　相違点
（ア）相違点１
　本願発明１の「障壁層形成工程」において「前記チャネル層との間のヘテロ接合界面の平均粗さが３ｎｍ以下となるようにエピタキシャル形成する」のに対し，引用発明１においてはこの旨の開示がない点。
（イ）相違点２
　本願発明１においては「前記チャネル層を形成する温度Ｔ１（℃）を９５０℃≦Ｔ１≦１２５０℃なる範囲内で定め」るのに対し，引用発明１においてはこの旨の開示がない点。
（ウ）相違点３
　本願発明１においては「前記障壁層を形成する温度Ｔ２（℃）を，前記第２のIII族窒化物におけるＩｎＮのモル分率ｘ２に応じて定まる，
　８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）
かつ，６００℃≦Ｔ２≦８５０℃
なる範囲内で定め」るのに対し，引用発明１においてはこの旨の開示がない点。
（エ）相違点４
　本願発明１においては「前記第１のIII族窒化物の組成をｘ１＝０，０≦ｙ１＜９／３４で定まる範囲内から選択するとともに，前記第２のIII族窒化物の組成を，ＩｎＮ，ＡｌＮ，ＧａＮを頂点とする三元状態図上において，前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する」ものであり，前記「各式」は前記「数１」ないし「数４」で特定される式であるのに対し，引用発明１においてはこの旨の開示がない点。
（２）本願発明１と引用発明２との対比
　ア　引用発明２の「Al0.82In0.18N/GaN」は，Al0.82In0.18N障壁層とGaNチャネル層とからなることを意味しているから，引用発明２は「サファイヤ基板上に」「GaNチャネル層」を形成する工程を備えており，これは，本願発明１の「下地基板の上に，Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程」に相当すると認められる。
　イ　同じく引用発明２は，「GaNチャネル層」の上に「Al0.82In0.18N障壁層」を形成する行程を備えており，これは，下記相違点１を除いて，本願発明１の「前記チャネル層の上に，少なくともＩｎとＡｌを含む，Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を，エピタキシャル形成する障壁層形成工程」に相当すると認められる。
　ウ　引用発明２の「Al0.82In0.18N/GaN HEMTを作製する方法」は，下記相違点１’ないし４’を除いて，本願発明１の「半導体素子用エピタキシャル基板の作製方法」に相当すると認められる。
　エ　すると，本願発明１と引用発明２とは，下記オの点で一致し，下記カの点で相違すると認められる。
　オ　一致点
「下地基板の上に，Ｉｎｘ１Ａｌｙ１Ｇａｚ１Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と，
　前記チャネル層の上に，少なくともＩｎとＡｌを含む，Ｉｎｘ２Ａｌｙ２Ｇａｚ２Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層を，エピタキシャル形成する障壁層形成工程と，
を備える，
　ことを特徴とする半導体素子用エピタキシャル基板の作製方法。」
　カ　相違点
（ア）相違点１’
　本願発明１の「障壁層形成工程」において「前記チャネル層との間のヘテロ接合界面の平均粗さが３ｎｍ以下となるようにエピタキシャル形成する」のに対し，引用発明２においてはこの旨の開示がない点。
（イ）相違点２’
　本願発明１においては「前記チャネル層を形成する温度Ｔ１（℃）を９５０℃≦Ｔ１≦１２５０℃なる範囲内で定め」るのに対し，引用発明２においてはこの旨の開示がない点。
（ウ）相違点３’
　本願発明１においては「前記障壁層を形成する温度Ｔ２（℃）を，前記第２のIII族窒化物におけるＩｎＮのモル分率ｘ２に応じて定まる，
　８００−６６７・ｘ２（℃）≦Ｔ２≦８６０−６６７・ｘ２（℃）
かつ，６００℃≦Ｔ２≦８５０℃
なる範囲内で定め」るのに対し，引用発明２においてはこの旨の開示がない点。
（エ）相違点４’
　本願発明１においては「前記第１のIII族窒化物の組成をｘ１＝０，０≦ｙ１＜９／３４で定まる範囲内から選択するとともに，前記第２のIII族窒化物の組成を，ＩｎＮ，ＡｌＮ，ＧａＮを頂点とする三元状態図上において，前記第１のIII族窒化物の組成に応じて定まる以下の各式で表される直線にて囲まれる範囲内から選択する」ものであり，前記「各式」は前記「数１」ないし「数４」で特定される式であるのに対し，引用発明２においてはこの旨の開示がない点。
（３）相違点についての判断
　相違点４及び４’（以下，まとめて単に「相違点４」という。）について検討する。
　引用文献１ないし１３には，前記「第５　引用文献及び引用発明等」で認定したとおりの引用発明，技術常識ないし周知技術が記載されていると認められるが，いずれの文献にも相違点４に係る「組成を選択すること」は，記載も示唆もされていない。
　引用発明１及び２は，相違点４に係る「組成を選択すること」の結果と同じ組成が開示されていると認められるが，結果が開示されているからといって，その結果を導出するための相違点４に係る「組成を選択すること」が開示されているとはいえないし，またこれを想到することが容易とする根拠もない。
（４）まとめ
　したがって，他の相違点について検討するまでもなく，本願発明１は，引用文献１ないし１３に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
２　本願発明２ないし７について
　本願発明２ないし７は，本願発明１の発明特定事項を全て含みさらに他の発明特定事項を付加したものに相当するから，前記１のとおり，本願発明１が引用文献１ないし１３に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない以上，請求項２ないし７係る発明についても，引用文献１ないし１３に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　
第７　原査定について
　前記第６で検討したように，本願発明１ないし７は，引用文献１ないし１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　したがって，原査定を維持することはできない。
　
第８　結言
　以上のとおりであるから，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　
　よって，結論のとおり審決する。