【手続補正書】
【提出日】平成28年2月26日(2016.2.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
データバスと、
前記データバスに通信可能にインターフェースされた低レベルキャッシュと、
前記データバスに通信可能にインターフェースされた高レベルキャッシュと、
前記データバスに通信可能にインターフェースされた１つ以上のデータバッファであって、それぞれ、キャッシュライン全体をバッファリングするバッファメモリ、前記データバッファのそれぞれの状態を示す１つ以上の制御ビット、および前記キャッシュライン全体に対応付けられたアドレスを有する１つ以上のデータバッファと、
１つ以上のデータレスバッファであって、キャッシュライン全体を格納することが不可能であり、前記データレスバッファのそれぞれの状態を示す１つ以上の制御ビット、および前記データレスバッファのそれぞれに対応付けられるキャッシュ間転送ラインのアドレスを有する１つ以上のデータレスバッファと、
前記低レベルキャッシュでのキャッシュミスに応答して、前記キャッシュ間転送ラインに前記１つ以上のデータレスバッファのうち１つを割り当て、
前記データバスを介して前記高レベルキャッシュから前記キャッシュ間転送ラインを要求し、前記データバスから前記低レベルキャッシュに前記キャッシュ間転送ラインを書き込み、前記１つ以上の制御ビットが排他的状態または共有状態を示す場合に、割り当てた前記データレスバッファおよびデータバッファを迂回するキャッシュ間転送ロジックと
を備える装置。
【請求項２】
前記キャッシュ間転送ロジックは、前記低レベルキャッシュでの前記キャッシュミスに応答して、前記キャッシュ間転送ラインをさらに要求する請求項１に記載の装置。
【請求項３】
前記キャッシュ間転送ロジックが、割り当てた前記データレスバッファを迂回して、前記データバスから前記低レベルキャッシュに直接的に前記キャッシュ間転送ラインを方向付けることと、
前記キャッシュ間転送ロジックが、前記キャッシュ間転送ラインを前記低レベルキャッシュに挿入するための置換動作を開始することと、を含む請求項１または２に記載の装置。
【請求項４】
前記置換動作は、前記高レベルキャッシュから前記キャッシュ間転送ラインの要求と同時に開始される請求項３に記載の装置。
【請求項５】
前記置換動作は、
前記低レベルキャッシュから追い出されるキャッシュラインを、追い出される前記キャッシュラインが、前記低レベルキャッシュにおいて現在競合が存在しない部分に存在することに少なくとも部分的に基づいて選択することと、
前記キャッシュラインの前記追い出しにより利用可能となった位置に前記キャッシュ間転送ラインを方向付けることと
を含む請求項３または４に記載の装置。
【請求項６】
前記キャッシュ間転送ロジックは、さらに、追い出された前記キャッシュラインをバッファリングするべく、複数の前記データバッファのうち１つを割り当て、追い出された前記キャッシュラインを、割り当てた前記データバッファに方向付ける請求項５に記載の装置。
【請求項７】
前記低レベルキャッシュは、２つ以上のグループに配置された複数のメモリセルを有し、
前記２つ以上のグループのそれぞれは、前記グループのそれぞれにおける２つの別々のメモリセルに対する同時の書き込み/書き込み動作、読み出し/読み出し動作、もしくは書き込み/読み出し動作を可能にするマルチプレクサー（ｍｕｘ）を介してアクセスされる
請求項１から６のいずれか一項に記載の装置。
【請求項８】
前記キャッシュ間転送ロジックが、前記データバスから前記低レベルキャッシュに前記キャッシュ間転送ラインを書き込むことは、前記キャッシュ間転送ロジックが、
前記２つ以上のグループのうち、書き込み動作が可能な１つを識別し、
識別した前記グループを選択し、
選択された前記グループを担当するエージェントに、前記データバスから選択された前記グループに前記キャッシュ間転送ラインを書き込ませる
ことを含む請求項７に記載の装置。
【請求項９】
前記キャッシュ間転送ロジックが、前記データバスから前記低レベルキャッシュに前記キャッシュ間転送ラインを書き込むことは、前記キャッシュ間転送ロジックが、
前記２つ以上のグループの全てで競合を識別し、
前記グループのうち１つに対する書き込み動作をストールし、
ストールされた前記書き込み動作に対応する前記グループを担当するエージェントに、前記データバスから当該グループに前記キャッシュ間転送ラインを書き込ませる
ことを含む請求項７または８に記載の装置。
【請求項１０】
前記低レベルキャッシュは、前記装置の内部に組み込まれたオンチップレベル１キャッシュ（Ｌ１キャッシュ）であり、
前記高レベルキャッシュは、前記装置の内部に組み込まれたオンチップレベル２キャッシュ（Ｌ２キャッシュ）である
請求項１から９のいずれか一項に記載の装置。
【請求項１１】
前記低レベルキャッシュまたは前記高レベルキャッシュに格納された既存のキャッシュラインについてのキャッシュ更新は、前記１つ以上のデータバッファのうち１つにバッファリングされ、
前記１つ以上のデータバッファを監視するスケジューラーは、前記既存のキャッシュラインに対応する前記低レベルキャッシュまたは前記高レベルキャッシュに対する利用可能な書き込みポートを確保し、前記既存のキャッシュラインを置換するべく、前記低レベルキャッシュまたは前記高レベルキャッシュに前記キャッシュ更新を書き込む
請求項１から１０のいずれか一項に記載の装置。
【請求項１２】
前記高レベルキャッシュから返された前記キャッシュ間転送ラインは、キャッシュライン全体と、制御データとを含み、
前記１つ以上のデータレスバッファのうち１つは、前記１つ以上の制御ビットにより前記制御データを記憶し、
前記データレスバッファのそれぞれは、前記制御データとともに返された前記キャッシュライン全体を格納しない
請求項１から１１のいずれか一項に記載の装置。
【請求項１３】
データバスを介して低レベルキャッシュに通信可能にインターフェースされた高レベルキャッシュで対応データが利用可能である前記低レベルキャッシュでのキャッシュミスを受け付ける段階と、
前記低レベルキャッシュでの前記キャッシュミスに応答して前記高レベルキャッシュからキャッシュ間転送ラインを要求する段階と、
前記キャッシュ間転送ラインを格納することが不可能であり、データレスバッファの状態を示す１つ以上の制御ビット、および前記データレスバッファに対応付けられるキャッシュ間転送ラインのアドレスを有する前記データレスバッファを前記キャッシュ間転送ラインに割り当てる段階と、
前記キャッシュ間転送ラインを前記データバス上で受け取り、前記１つ以上の制御ビットが排他的状態または共有状態を示す場合に、全キャッシュバッファを迂回して前記データバスから前記低レベルキャッシュに前記キャッシュ間転送ラインを書き込むことにより、前記高レベルキャッシュから前記低レベルキャッシュに前記キャッシュ間転送ラインを転送する段階と
を備える方法。
【請求項１４】
前記キャッシュ間転送ロジックが、割り当てた前記データレスバッファを迂回して前記データバスから前記低レベルキャッシュに直接的に前記キャッシュ間転送ラインを方向付けることと、
前記キャッシュ間転送ロジックが、前記低レベルキャッシュに前記キャッシュ間転送ラインを挿入するための置換動作を開始することと、を含む請求項１３に記載の方法。
【請求項１５】
前記置換動作は、前記高レベルキャッシュから前記キャッシュ間転送ラインの要求と同時に開始される請求項１４に記載の方法。
【請求項１６】
前記置換動作は、
前記低レベルキャッシュから追い出されるキャッシュラインを、追い出される前記キャッシュラインが、前記低レベルキャッシュにおいて現在競合が存在しない部分に存在することに少なくとも部分的に基づいて選択することと、
前記キャッシュラインの前記追い出しにより利用可能となった位置に前記キャッシュ間転送ラインを方向付けることと
を含む請求項１４または１５に記載の方法。