(57)【要約】集積回路内で内部電圧を発生させる装置及び方法を開示する。電流ドライバは、回路の電力要求と、動作モード（例えば、アクティブ、スタンバイ、ディープパワーダウン、及びその他）とに応答して、外部電源から内部電源ラインへ電流を流すよう構成される。望ましくは、電流ドライバは、内部電圧供給ラインの電圧範囲にある又はその外側にあるスイッチング閾値を有する。単一の電流ドライバは、望ましくは、内部電圧供給ラインと基準電圧との比較結果に応答して、１又はそれ以上の内部供給ラインで調節されうる。更なる実施例は、集積回路の動作モードに応答して内部電圧供給ラインの電力を制御するよう単独で又は一緒に切り替えられる、望ましくは異なる電流搬送能力を設定された並列電流ドライバについて記述する。本発明は、特に、スタンバイ及びパワーダウン動作モードの下で、電力浪費及び電流漏出の両方を低減し、雑音感受性を下げることを目的とする。
2007537543.tif 000002
【特許請求の範囲】
【請求項１】
外部供給電圧から集積回路内の内部電圧供給ラインで電圧を発生させる装置であって、
ゲートを有し、集積回路の外部電源入力と少なくとも１つの内部電源ラインとの間に所望レベルの電流を流すよう構成され、前記内部電圧供給ラインで利用可能な電圧の範囲にある又はその外側にあるスイッチング閾値を設定された電流ドライバと、
前記集積回路の動作モードのための前記内部電圧供給ラインで検出された電力要求に応答してスイッチング状態を制御するよう前記電流ドライバのゲート電圧を調節する手段と、
を有する装置。
【請求項２】
前記電流ドライバは、ＮＭＯＳデプレッション又はエンハンスメント型トランジスタを有する、ことを特徴とする請求項１記載の装置。
【請求項３】
前記ゲート電圧を調節する手段は、基準電圧に関して前記内部電圧供給ラインで電圧誤差を検出するよう構成された誤差検出器回路を有し、
該誤差検出器回路は、演算増幅器を有する、ことを特徴とする請求項１記載の装置。
【請求項４】
前記電流ドライバは、少なくとも２つの並列トランジスタ回路を有し、
前記ゲート電圧を調節する手段は、前記内部電圧供給を供給するために前記並列トランジスタ回路を単独で、又は協働して作動させる論理回路を有する、ことを特徴とする請求項１記載の装置。
【請求項５】
前記並列トランジスタ回路の夫々は、前記内部電圧供給への、又はそれからの異なる電流レベルを切り替えるよう構成される、ことを特徴とする請求項４記載の装置。
【請求項６】
前記ゲート電圧を調節する手段は、前記電流ドライバの閾値電圧に等しい量だけ前記内部電圧供給ラインで利用可能な電圧の範囲の外側にあるゲート電圧を供給するよう構成される、ことを特徴とする請求項１記載の装置。
【請求項７】
前記外部供給電圧は、前記電流ドライバの閾値電圧に等しい又はそれを超える量だけ前記内部供給電圧を超え、
前記外部供給電圧は、前記電流ドライバを駆動する手段へ電力を供給するために結合される、ことを特徴とする請求項６記載の装置。
【請求項８】
前記外部供給電圧は、前記電流ドライバの閾値電圧に等しい又はそれを超える量だけ前記内部供給電圧を超えず、
十分な電圧を外部又は内部で発生させる電圧供給源は、前記電流ドライバを駆動する手段へ結合される、ことを特徴とする請求項６記載の装置。
【請求項９】
前記電流ドライバは、正の外部供給電圧から正の内部供給電圧までの間に結合される、ことを特徴とする請求項１記載の装置。
【請求項１０】
前記電流ドライバへ結合され、集積回路の動作モードに応答してゲート電圧を調節するための電力制御回路を更に有する、請求項１記載の装置。
【請求項１１】
前記電力制御回路は、前記電流ドライバのゲートへ結合され、スタンバイ又はパワーダウンモードに応答して前記ゲート電圧を調節するためのトランジスタを有する、ことを特徴とする請求項１０記載の装置。
【請求項１２】
前記電力制御回路は、スタンバイ又はパワーダウンモードに応答して前記ゲート電圧を調節するための手段を停止させるよう構成される、ことを特徴とする請求項１０記載の装置。
【請求項１３】
外部供給電圧から集積回路内の内部電圧供給ラインで電圧を発生させる装置であって、
ゲートを有し、外部電源と、集積回路の内部供給ラインとの間に結合され、前記内部供給ラインで利用可能な電圧の範囲にある又はその外側にあるスイッチング閾値を設定された電流ドライバと、
前記内部電圧供給ラインと基準電圧との間で検出された電圧誤差に応答して前記電流ドライバのゲート電圧を調節するよう構成された誤差検出器と、
を有する装置。
【請求項１４】
前記誤差検出器は、前記電流ドライバのスイッチングを制御するよう、前記内部供給ラインで利用可能な電圧の範囲の十分に外側にある出力電圧振幅を設定される、ことを特徴とする請求項１３記載の装置。
【請求項１５】
前記誤差検出器は、演算増幅器を有する、ことを特徴とする請求項１４記載の装置。
【請求項１６】
前記電流ドライバのゲート電圧へ結合され、前記集積回路の動作モードに応答して前記ゲート電圧を調節するための回路を更に有する、請求項１３記載の装置。
【請求項１７】
前記回路は、前記集積回路の動作モード制御信号によってゲート制御されるトランジスタを有する、ことを特徴とする請求項１６記載の装置。
【請求項１８】
前記誤差検出器は、前記集積回路からのパワーダウン制御信号の受信に応答して非作動となるよう構成される、ことを特徴とする請求項１３記載の装置。
【請求項１９】
異なる電力モードで動作するよう構成された集積回路内で内部電圧供給を制御する装置であって、
前記集積回路の１又はそれ以上の内部電圧供給ラインへ電流を供給するよう構成され、異なる電流駆動能力を有するよう構成された複数の並列スイッチングデバイスと、
該スイッチングデバイスの夫々へ結合され、前記集積回路内の電力モードに応答して夫々のスイッチングデバイスの動作を制御するよう構成されたスイッチングデバイスドライバと、
を有する装置。
【請求項２０】
前記並列スイッチングデバイスの少なくとも一部は、前記内部電圧供給ラインの範囲にある又はその外側にあるスイッチング閾値を設定される、ことを特徴とする請求項１９記載の装置。
【請求項２１】
前記複数の並列スイッチングデバイスは、複数の正、複数の負、正及び負、又は複数の正及び負の内部電圧供給ラインの夫々へ電流を供給するよう結合された並列スイッチングデバイスを有する、ことを特徴とする請求項１９記載の装置。
【請求項２２】
前記スイッチングデバイスドライバは、前記集積回路内の動作モードに応答して前記内部電圧供給ラインのうちの１又はそれ以上で電流を供給するよう、選択された並列スイッチングデバイスを作動させるよう構成される、ことを特徴とする請求項１９記載の装置。
【請求項２３】
前記動作モードは、原則的にアクティブ、スタンバイ、及びディープパワーダウンから成る動作電力モードのグループから選択される、ことを特徴とする請求項２２記載の装置。
【請求項２４】
集積回路の内部電圧を発生させる方法であって、
回路デバイスへ、内部電圧供給ラインで供給される電圧の範囲にある又はその外側にある閾値電圧を有する少なくとも１つの電流パストランジスタを結合するステップと、
前記集積回路の動作モードのための前記内部電圧供給ラインでの電力要求を検出するステップと、
前記内部電圧供給ラインでの前記検出された電力要求に応答して、前記電流パストランジスタのスイッチング状態を駆動するステップとを有し、
前記電流パストランジスタは、前記内部電圧供給ラインの範囲の外側の電圧によりそのゲートを駆動することによって、作動させられる又はオフに切り替えられる、
ことを特徴とする方法。
【請求項２５】
前記電力要求の検出ステップは、基準電圧と比べて前記内部電圧供給ラインでの電圧誤差を検出するステップを有し、
前記スイッチング状態は、前記内部電圧供給ラインで所望の電圧レベルを保持するよう駆動される、
ことを特徴とする請求項２４記載の方法。
【請求項２６】
前記電力要求の検出ステップは、前記集積回路の動作モードに応答して、選択された電流パストランジスタを作動させるステップを有する、ことを特徴とする請求項２４記載の方法。
【請求項２７】
並列スイッチングデバイスの少なくとも一部は、前記内部電圧供給ラインの範囲にある又はその外側にあるスイッチング閾値を設定される、ことを特徴とする請求項２４記載の方法。
【請求項２８】
前記集積回路内の電力モードの変化に応答して前記電流パストランジスタのスイッチング状態を調節するステップを更に有する、請求項２７記載の方法。
【請求項２９】
前記電流パストランジスタは、ＮＭＯＳエンハンスメント又はデプレッション型電界効果トランジスタを有することを特徴とする、請求項２４記載の方法。
【請求項３０】
前記電流パストランジスタのスイッチング状態は、前記内部電圧供給ラインの範囲の外側にある少なくとも１つの供給電圧を設定された演算増幅器により駆動され、
前記演算増幅器は、１つの前記内部電圧供給ラインでの電圧と基準電圧とを検知するための入力により構成される、
ことを特徴とする請求項２４記載の方法。
【請求項３１】
前記集積回路がスタンバイ又はパワーダウンモードに入ることに応答して前記演算増幅器を非作動とするステップを更に有する、請求項３０記載の方法。
【請求項３２】
集積回路内の内部電圧ラインに電圧を発生させる方法であって、
外部供給電圧と、集積回路内の内部電圧供給ラインとの間に、異なる電流レベルを通すよう構成された複数の並列電流通過スイッチを結合するステップと、
前記集積回路内のスタンバイ及びパワーダウンモードに応答して前記電流通過スイッチのうちの選択されたスイッチを非作動とするステップと、
を有する方法。
【請求項３３】
正及び負の内部電圧供給ラインに前記電流通過スイッチを流れる電流を供給するステップを更に有する、請求項３２記載の方法。
【請求項３４】
複数の正の内部電圧供給ライン、複数の負の内部電圧供給ライン、又は複数の正及び負の内部電圧供給ラインへ前記電流通過スイッチを流れる電流を供給するステップを更に有する、請求項３２記載の方法。
【請求項３５】
前記電流通過スイッチの少なくとも一部のスイッチングは、前記内部電圧供給ラインによって供給される電圧範囲の外側にある電圧によって制御される、ことを特徴とする請求項３２記載の方法。
【請求項３６】
前記集積回路の少なくとも一部は、前記集積回路の動作電力モードの変化に応答して異なる内部電圧供給ラインからの作動のために構成される、ことを特徴とする請求項３２記載の方法。
【請求項３７】
電流パストランジスタは、異なるサイズ、構造又は配置で作られることに応じて、異なる電流レベルを通すよう構成される、ことを特徴とする請求項３２記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、集積回路に関し、更に具体的には、集積回路内の内部電圧変換器に関する。
【背景技術】
【０００２】
内部電圧変換器（ＩＶＣ）は、信頼性及び電力低減のためにチップの動作電圧を制御するようＶＬＳＩ設計において幅広く使用されている。動作電圧は、外部供給電圧から集積回路内の内部電圧供給ラインで制御される。
【０００３】
明らかなように、集積回路デバイス配置が小さくなるほど、回路密度は増大し、電力消費は低減する。しかし、これらのデバイスは、より低い電圧で動作することを強いられ、あるいは、少なくとも、望ましくは、電力浪費を低減するよう、低減された電圧レベルで動かされる。例えば、（デバイス信頼性を保証する）最大電圧が３．３Ｖよりも小さいところの０．１３μｍ技術により集積回路が製造されている状態で、外部システム電圧が３．３Ｖである場合を考える。この場合に、チップの動作電圧は、３．３Ｖよりも低くされるべきであり、一方、それは、尚も、外部システム電圧で動作するデバイスと整合すべきである。当然のことながら、チップの電圧を低くすることは、電力消費を然るべく低減することを可能にする。一例として、３．３Ｖから１．３Ｖへ内部動作電圧を下げることは、およそ６０％だけ電力消費を下げることをもたらしうる。
【０００４】
このような場合に、内部電圧変換器（ＩＶＣ）は、例えば、図１の従来のＩＶＣ方式によって表されるような、所要の内部電圧を発生させるための機構を提供する。従来のＩＶＣ方式は、ドライバ（ｍｐｄｒｖ１）、誤差検出器（ＡＭＰ１）及び基準電圧（Ｖｒｅｆ１）から構成されており、内部電圧（ＩＶＣＣ）のレベルを制御する。
【０００５】
外部電圧（ＥＶＣＣ）は、ＩＶＣに電力を供給し、通常は、ＩＶＣによって発生する内部電圧（ＩＶＣＣ）よりも高い電圧であり、ＩＶＣのソースへ結合する。発生電圧ＩＶＣＣは、図１の論理ブロック内の論理回路のソースへ結合し、回路動作のために電流を供給する。ＩＶＣレベルは、基準電圧（Ｖｒｅｆ１）によって決定される。ＩＶＣＣレベルがＶｒｅｆ１を超えて始動する場合に、ノードＮ１の電圧は、ドライバｍｐｄｒｖ１をオフとするために急速に増大して、外部電源（ＥＶＣＣ）から内部電源（ＩＶＣＣ）へと流れる電流を低減する。回路動作の幾つかのサイクルの後、ＩＶＣＣが下がり、Ｖｒｅｆ１よりも低くなる場合には、ノードＮ１の電圧は、ドライバをオンとして、低下したレベルを回復するよう低くなる。従って、フィードバックループ内にドライバを有することにより、基準電圧Ｖｒｅｆ１に関して内部電圧ＩＶＣＣを保持することが可能となる。
【０００６】
しかし、図１に示される従来のＩＶＣ方式は、多数の欠点を有する。第１の欠点は、電気雑音がＥＶＣＣに存在する場合の電力雑音に対する脆弱性である。ＥＶＣＣがＰＭＯＳドライバｍｐｄｒｖ１のソースであるので、電圧ＩＶＣＣはＥＶＣＣの変動に応答して出力されて、電源での雑音はＩＶＣＣへ直接的に伝送される。第２の欠点は、ディープパワーダウンモードに存在する漏れ電流である。たとえＰＭＯＳドライバｍｐｄｒｖ１がオフであっても、そのドライバを流れる漏れ電流は無視できず、デバイスがディープパワーダウンモードにある場合に、漏れ電流全体の大部分を表す。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従って、従来のＩＶＣ実施の雑音及び漏れの問題に影響されることなく、デバイスの異なる内部電圧を効果的にサポートすることができる内部電圧変換器が必要とされる。
【課題を解決するための手段】
【０００８】
特に、スタンバイ時又はパワーダウン動作モードで、改善された雑音排除性及び低減されたパワーダウン漏出を有する安定した内部電圧を供給するよう、様々な集積回路内で実施可能な内部電圧変換器（ＩＶＣ）について記載される。ＩＶＣは、例えば、デプレッション及び／又はエンハンスメント型ＭＯＳＦＥＴのようなＦＥＴトランジスタを有する電流ドライバを用いて実施され、ＮＭＯＳパストランジスタを伴う使用に適する。当然のことながら、当該装置及び方法は、幅広い様々なトランジスタを伴う実施例の可能性を有しており、特定の形式のトランジスタを伴う使用に限定されない。
【０００９】
全般的に内部電圧変換器について記述されるが、多数の特有のＩＶＣの実施例もまた教示される。限定ではなく一例として、例えば、演算増幅器（又は、より望ましくはないが、比較器又は弁別器の形）によるスイッチングのアナログ制御を用いるＩＶＣと、動作モードに従って並列パストランジスタを単独で又は組み合わせて切り替えるＩＶＣとが教示される。スタンバイＩＶＣ（ＳＩＶＣ）及びアクティブＩＶＣ（ＡＩＶＣ）の、２つの一般的なＩＶＣ様式についても記載される。スタンバイＩＶＣは、ＩＶＣＣレベルを保持するために、チップ電力がオンとなり、チップがスタンバイモードになった後に、オンに切り替わる。対照的に、アクティブＩＶＣ（ＡＩＶＣ）は、ＩＶＣＣを保持するよう、チップ動作中に作動する。
【００１０】
ＩＶＣデバイスは、一般的に、例えば、１又はそれ以上の内部電圧供給ラインで検出されるような検出電力要求に応答して、あるいは動作モードに応答して制御される少なくとも１つの電流通過素子を有する。一組の実施例で、電力要求は、電圧誤差検出器によって検出される。もう一組の実施例は、単独で又は協働して電流ドライバを作動させるところの集積回路デバイスの動作モードに基づいて電力要求を決定する。本発明の範囲内で、電力要求を検出するための手段及び電流ドライバの構成及び形態は、他に類がなく、従来のＩＶＣデバイスに関して多数の利点をもたらす。
【００１１】
本発明は、以下を含むが、限定されない、多数の方法で具体化される可能性を有する。本発明の一実施例は、概して、外部供給電圧から集積回路内の内部電圧供給ラインで電圧を発生させる装置として記載され、当該装置は、（ａ）集積回路の外部電源入力と少なくとも１つの内部電源ラインとの間に所望レベルの電流を流す電流ドライバであって、（ｂ）前記内部電圧供給ラインで利用可能な電圧の範囲にある、又は更に望ましくはその外側にあるスイッチング閾値を設定された電流ドライバと、（ｃ）前記集積回路の動作モード（例えば、アクティブ、スタンバイ、パワーダウン、ディープパワーダウン）のための前記内部電圧供給ラインで検出された電力要求に応答してスイッチング状態を制御するよう前記電流ドライバのゲート電圧を調節する手段と、を有する。
【００１２】
１又は複数の前記電流ドライバは、如何なるＦＥＴトランジスタ、又はトランジスタ回路を有しても良い。ＮＭＯＳデプレッション又はエンハンスメント型トランジスタは、１つにはそれらのより小さなフットプリントに起因して、漏れ電流を低減し、雑音排除性を向上させるよう、１つの好ましい実施例に従って用いられる。また、留意すべきは、前記内部電圧供給ラインの範囲にある、又は更に望ましくはその外側にある電圧によりトランジスタを駆動することによって、雑音及び漏れが低減される点である。
【００１３】
一実施例で、前記ゲート電圧を調節する手段は、基準電圧に関して前記内部電圧供給ラインで電圧誤差を検出するよう構成された誤差検出器回路を有する。望ましくは、前記誤差検出器回路は、演算増幅器、又は類似するものを有する。他の実施例で、複数の並列電流経路が設けられ、それらの作動及び非作動は、前記集積回路の動作モードに従って単独で又は一緒に制御される。この実施例で、前記電流ドライバは、少なくとも２つの並列トランジスタ回路を有し（即ち、異なる電流レベルを切り替える能力を有し）、前記ゲート電圧を調節する手段は、前記内部電圧供給を供給するために前記並列トランジスタ回路を単独で、又は協働して作動させる論理回路を有する。また、当然のことながら、前出の２つのアプローチは、１つの回路で組み合わせることが可能であり、この場合に、並列電流ドライバは、単独で、又はアナログフィードバック信号と組み合わせて制御される。全体としては、当然のことながら、前出の実施例の態様は、本発明の技術的範囲を逸脱することなく、単独で、若しくは互いと組み合わせて、及び／又は当業者に周知であるものと組み合わせて実施されることが可能である。
【００１４】
これらの実施例において好ましくは、前記外部供給電圧は、前記電流ドライバ回路（即ち、例えばＮＭＯＳ又はＰＭＯＳトランジスタのような単一のＭＯＳＦＥＴトランジスタ）の閾値電圧に等しい又はそれを超える量だけ、前記内部供給電圧を超える。前記電流ドライバは、前記内部電圧供給の範囲に等しい若しくはそれを超える電圧範囲、又は更に望ましくは、前記外部供給電圧の範囲にある若しくはそれを超える電圧範囲によって駆動される。実施例は、単一の内部電圧供給ラインと、相反する正及び負の供給ラインと、複数の内部電圧供給ライン（正及び／又は負）を制御することについて記述しており、幅広い範囲の集積回路応用をサポートすることができる。
【００１５】
更なる電力制御回路は、例えば、スタンバイ又はパワーダウンモードに入った場合のように、前記集積回路の動作モードに応答して前記電流ドライバの動作を制御するよう結合される。
【００１６】
本発明の実施例は、また、外部供給電圧から集積回路内の内部電圧供給ラインで電圧を発生させる装置としても記述され、当該装置は、（ａ）外部電源と、集積回路の内部供給ラインとの間に結合された電流ドライバであって、（ｂ）前記内部供給ラインで利用可能な電圧の範囲にある又はその外側にあるスイッチング閾値を設定された電流ドライバと、（ｃ）前記内部電圧供給ラインと基準電圧との間で検出された電圧誤差に応答して前記電流ドライバのゲート電圧を調節するよう構成された誤差検出器と、を有する。当然のことながら、内部電圧は、望ましくは、基準電圧と直接的に比較されるが、それは、基準電圧の増減された又はオフセットを取られたものと比較されても良い。結果として、本発明は、この比較が、どのように、スイッチングフィードバックを提供するために基準電圧に対してなされるかを限定しない。
【００１７】
前記誤差検出器（即ち、演算増幅器）は、前記電流ドライバのスイッチングを制御するよう、前記内部供給ラインで利用可能な電圧の範囲の十分に外側にある出力電圧振幅を設定される。更なる回路は、前記集積回路の動作モードに応答して前記電流ドライバのゲート電圧を調節するよう組み込まれうる。このような回路は、前記電流ドライバを流れる電流レベルを変更又は切り替えて、スタンバイ、ディープパワーダウンモード、及びその他に応答して不必要な回路を停止させる（非作動とする）ことに備える。
【００１８】
本発明の実施例は、また、異なる電力モードで動作するよう構成された集積回路内で内部電圧供給を制御する装置としても記述され、当該装置は、（ａ）前記集積回路の１又はそれ以上の内部電圧供給ラインへ電流を供給する複数の並列スイッチングデバイスであって、（ｂ）異なる電流駆動能力を有するよう構成された並列スイッチングデバイスと、（ｃ）該スイッチングデバイスの夫々へ結合され、前記集積回路内の電力モードに応答して夫々のスイッチングデバイスの動作を制御するよう構成されたスイッチングデバイスドライバと、を有する。
【００１９】
この実施例において、前記並列スイッチングデバイスの少なくとも一部は、前記内部電圧供給ラインの範囲にある又はその外側にあるスイッチング閾値を設定される。前記複数の並列スイッチングデバイスは、複数の正、複数の負、正及び負、又は複数の正及び負の内部電圧供給ラインの夫々へ電流を供給するよう結合された並列スイッチングデバイスを有する。前記スイッチングデバイスドライバは、前記集積回路内の動作モード（例えば、アクティブ、スタンバイ、及びディープパワーダウン）に応答して前記内部電圧供給ラインのうちの１又はそれ以上で電流を供給するよう、選択された並列スイッチングデバイスを作動させるよう構成される。
【００２０】
本発明の実施例は、また、集積回路の内部電圧を発生させる方法としても記述され、当該方法は、（ａ）回路デバイスへ、内部電圧供給ラインで供給される電圧の範囲にある又はその外側にある閾値電圧を有する少なくとも１つの電流パストランジスタを結合するステップと、（ｂ）前記集積回路の現在の動作モードのための前記内部電圧供給ラインでの電力要求を検出するステップと、（ｃ）前記内部電圧供給ラインでの前記検出された電力要求に応答して、前記電流駆動（パス）トランジスタのスイッチング状態を駆動するステップとを有し、（ｄ）前記電流駆動トランジスタは、前記内部電圧供給ラインの範囲の外側の電圧によりそのゲートを駆動することによって、作動させられる又はオフに切り替えられる、ことを特徴とする。
【００２１】
一実施例に従って、前記電力要求の検出ステップは、基準電圧と比べて前記内部電圧供給ラインでの電圧誤差を検出するステップを有する。その場合に、前記スイッチング状態は、前記内部電圧供給ラインで所望の電圧レベルを保持するよう、このフィードバックによって駆動される。他の実施例では、前記電力要求の検出ステップは、前記集積回路の動作モードに応答して、選択された電流パストランジスタを作動させるステップを有する。いずれの実施例でも、電流ドライバのスイッチング閾値は、望ましくは前記内部電圧供給ラインの範囲にある、又は更に望ましくはその外側にある。この場合に、制御回路は、前記内部供給電圧の範囲の外側にある制御電圧を発生させるべきである。このような実施例において、電流ドライバのスイッチング状態は、前記集積回路内の電力モード選択に応答して変更されうる。
【００２２】
本発明の実施例は、また、集積回路内の内部電圧ラインに電圧を発生させる方法としても記述され、当該方法は、（ａ）外部供給電圧と、集積回路内の内部電圧供給ラインとの間に、異なる電流レベルを通すよう構成された複数の並列電流通過スイッチを結合するステップと、（ｂ）前記集積回路内のスタンバイ及びパワーダウンモードに応答して前記電流通過スイッチのうちの選択されたスイッチを非作動とするステップと、を有する。
【００２３】
本実施例は、正及び負の内部電圧供給ラインに前記電流通過スイッチを流れる電流を供給するステップを更に有し、一方、複数の正の内部電圧供給ライン、複数の負の内部電圧供給ライン、又は複数の正及び負の内部電圧供給ラインが、また、容易にサポートされる。
【００２４】
以下の事項を含むが、必ずしもそれらに限定されない多数の有利な新規態様が、本願には記載されている。
【００２５】
本発明の態様は、誤差検出器回路によって駆動されるＮＭＯＳトランジスタを用いる内部電圧変換器（ＩＶＣ）である。
【００２６】
本発明の他の態様は、アクティブ及び／又はスタンバイ電圧変換をサポートするＩＶＣである。
【００２７】
本発明の他の態様は、１つ又は複数のエンハンスメント若しくはデプレッション型ＮＭＯＳトランジスタのいずれかを用いるＩＶＣである。
【００２８】
本発明の他の態様は、例えばＮＭＯＳトランジスタのような、ＩＶＣの電流通過素子の両端の電圧降下を補償し、外部電圧又は昇圧電圧を有し、１又は複数のＮＭＯＳトランジスタを用いるＩＶＣである。
【００２９】
本発明の他の態様は、例えば、スタンバイ又は停止状態へ入ったことに応答するように、回路動作モードに応答して停止されたその誤差検出器を有するよう構成されたＩＶＣである。
【００３０】
本発明の他の態様は、第１の回路モードの組の範囲内では誤差検出器によって制御され、第２の回路モードの組では前記誤差検出器から以外の回路信号によって制御される電流通過素子により構成されたＩＶＣである。
【００３１】
本発明の他の態様は、電圧が、アクティブモードでの電圧閾値降下の問題を伴わずに内部電圧レベルを提供するよう昇圧され、他のモードでは自己反転バイアスをかけられるところのゲートにより構成され、ＮＭＯＳドライバ、即ち、電流通過デバイスを有するＩＶＣである。
【００３２】
本発明の他の態様は、デバイスの動作モードに従って異なる特性を有する電力通過素子を用いる電力制御装置である。
【００３３】
本発明の尚更なる態様は、動作モードに応答してデバイス内で発生した電圧を制御する方法である。
【００３４】
本発明の更なる態様は、本願明細書の以下の部分で明らかにされる。なお、詳細な記載は、本発明を限定するためではなく、本発明の好ましい実施例を十分に開示する目的のためである。
【発明を実施するための最良の形態】
【００３５】
本発明は、説明目的のために過ぎない以下の図面を参照して、より十分に理解されるであろう。
【００３６】
更に具体的に図面を参照すると、説明目的のために、本発明は、概して図２から図６で示されている装置で具体化される。本願で開示されるような基本概念から逸脱することなく、当該装置は、構成に関して、及び部分の詳細に関して変化しても良く、当該方法は、特定のステップ及びシーケンスに関して変化しても良いことは明らかである。
【００３７】
〔１．アクティブＩＶＣ発生器〕
図２は、一例として、従来のＰＭＯＳドライバの代わりにＮＭＯＳドライバ（ｍｎｄｒｖ２１）を含む電流通過素子を有する本発明に従うＩＶＣ発生器を表す。この新規な配置は、幾分直感で分かるものではなく、当該産業によって採用されていない。しかし、この新規なＩＶＣ発生器回路は、漏れ電流を低減することに加えて、電力ラインでの雑音効果を抑制する能力を提供する。本実施例でのＮＭＯＳトランジスタは、デバイスプロセス技術に依存して、デプレッション又はエンハンスメント型の１又は複数のトランジスタを有することができる。好ましい構成は、単一のＮＭＯＳドライバトランジスタの使用を記述するが、当然のことながら、複数の素子が使用されても良い。デバイス（ｍｎｃｔｒｌ２２）は、例えばＮＭＯＳドライバのゲート入力へ結合されて、ＮＭＯＳドライバを制御するよう構成されても良い。誤差検出器ＡＭＰ２は、ドライバへ結合されており、デバイスの動作モード及び適用に従って制御される。留意すべきは、誤差検出器は、従来のＰＭＯＳドライバに関連して逆方向で本実施例では構成されている点である。
【００３８】
通常モードでは、新規なＩＶＣは、図１に示されている従来の方式と類似した方法で動作する。内部電圧（ＩＶＣＣ）レベルがＶｒｅｆ２よりも高い場合に、ノードＮ２の電圧は、ドライバをオフとするために減少して、外部電力から内部電力への電流フローを低減する。ＩＶＣＣレベルがＶｒｅｆ２よりも低い場合に、ノードＮ２の電圧は、ドライバをオンとするために増大して、外部電力から内部電力への電流フローを増大させる。
【００３９】
回路応用に従って、ＩＶＣは、概して、少なくとも２つのモードに分類される。１つは、本願では、スタンバイＩＶＣ（ＳＩＶＣ）発生と呼ばれ、他は、アクティブＩＶＣ（ＡＩＶＣ）発生と呼ばれる。ＳＩＶＣは、チップ電力がオンとなり、且つ、チップがスタンバイモードとなった後に、オンとされ、十分に安定した動作モード内でＩＶＣＣレベルを保持するよう構成される。ＡＩＶＣは、チップのアクティブ動作の間に必要な場合にはオンとされて、通常は事実上より動的である更に強い電流要求に関わらずＩＶＣＣを保持する。従って、ＳＩＶＣ及びＡＩＶＣにおける静的及び能動的な電圧変換は、デバイスの所与の動作モードに応答して適切に制御されるべきである。従って、図２に示されるＡＩＶＣは、スタンバイ及びディープパワーダウンモードでオフにされる必要があり、一方、ＳＩＶＣは、ディープパワーダウンモードにある場合にのみオフにされる。
【００４０】
望ましくは、ＡＩＶＣは、例えば、図に表されるようなスタンバイ（ＳＴ）及びディープパワーダウン（ＤＰＤ）によって例示されるような、動作モード信号によって制御される。好ましい実施例において、ＮＭＯＳドライバを制御する誤差検出器は、内部電圧（ＩＶＣＣ）よりも十分に高い電圧を供給して、ＮＭＯＳトランジスタの使用によるＶｔの降下を解消するよう構成される。例えば、ＥＶＣＣが１．５Ｖであって、目標ＩＶＣＣレベルが１．２Ｖであって、ＮＭＯＳトランジスタのＶｔが０．７Ｖである場合に、ｍｎｄｒｖ２１のゲート電圧、即ち、ノードＮ２の電圧は、ＩＶＣＣノードへ１．２Ｖを供給することを実現するよう１．９Ｖ（＝１．２＋０．７）であるべきである。電圧ＥＶＣＣが電圧ＩＶＣＣよりも十分に高く、例えば、ＥＶＣＣが３．３Ｖ、ＩＶＣＣが１．２Ｖ、Ｖｔが０．７Ｖであるならば、ＥＶＣＣは、ＡＭＰ２のソース電圧に使用可能である。電圧ＥＶＣＣが十分でないならば、他の昇圧された電圧が、内部で発生、又は外部電源から供給されるべきである。
【００４１】
スタンバイ又はディープパワーダウンモードで、ＮＭＯＳドライバは、例えばｍｎｃｔｒｌ２２のような他のデバイスによりオフとされうる。スタンバイ又はディープパワーダウンモードで、ノードＣ２は、ｍｎｃｔｒｌ２２をオンとするよう高電位となり、Ｎ２ノードは、ＶＳＳとなり、ＮＭＯＳドライバをオフとする。更に、望ましくは、信号Ｃ２は、如何なる電力消費もなくすようＡＭＰ２をオフとするために使用される。ノードＮ２をＶＳＳへプルダウンすることにより、ｍｎｄｒｖ２１のＶｇｓは、内部電圧レベルＩＶＣＣがアクティブモードでＶＤＤであると仮定すると、−ＶＤＤ（０−ＶＤＤ＝−ＶＤＤ）となり、ＰＭＯＳ論理トランジスタのＶｇｓは、（例えば、図１の論理ブロックで示される第１のＰＭＯＳトランジスタを考えると）零となる。
【００４２】
ｍｎｄｒｖ２１は、図１の従来のＩＶＣに示される論理ＰＭＯＳトランジスタよりも十分に強い逆バイアスを受けるので、ｍｎｄｒｖ２１を流れる漏れ電流は、結果として、ＰＭＯＳ論理トランジスタの漏れ電流よりもずっと小さい。なお、ＩＶＣＣレベルは僅かに下がる。従って、論理ＰＭＯＳトランジスタは、また、逆バイアスをかけられる。従って、ｍｎｄｒｖ２１及びＰＭＯＳ論理トランジスタを含む全てのトランジスタは、逆バイアスをかけられ、ＮＭＯＳドライバ、即ち、ｍｎｄｒｖ２１を流れる漏れ電流は、従来の方式の漏れ電流に比べて著しく抑制されうる。故に、新規なＩＶＣ方式で、ＮＭＯＳドライバを用いることは、電力雑音排除性の改善をもたらし、一方、ＩＶＣＣよりも高い電圧の使用は、アクティブモードで如何なる電圧降下の問題も伴わずに達成可能であり、ＮＭＯＳドライバ及びＰＭＯＳ論理トランジスタは、両方とも、スタンバイ及びディープパワーダウンモードで逆バイアスをかけられるので、漏れ電流は著しく抑制される。
【００４３】
〔２．スタンバイＩＶＣ発生器（様式１）〕
図３は、第１の様式（様式１）のスタンバイＩＶＣ発生器（ＳＩＶＣ）の実施例である。当然のことながら、スタンバイ（ＳＩＶＣ）は、図２に示されたアクティブ（ＡＩＶＣ）回路とは異なる。ＳＩＶＣ発生器は、チップがスタンバイモードにある場合にオンにされるべきであり、この場合に、ＳＩＶＣは、図３に示されるようなデバイスパワーダウン（ＤＰＤ）制御信号に応答して制御される。認識されるべきは、ＳＩＶＣは、代替的に、スタンバイモードに関連する同様の信号又は信号群により制御されても良い点である。図３の実施例で、チップがスタンバイモードにある場合に、ＡＭＰ３は、ＩＶＣＣノードで如何なる電圧降下をも検出し、且つ、その降下されたレベルを目標レベルへ回復するようオンとされる。しかし、回路は、ＮＭＯＳドライバ及びＡＭＰ３が、デバイスがディープパワーダウンモードにある場合にはオフとされるように構成される。
【００４４】
〔３．スタンバイＩＶＣ発生器（様式２）〕
図３に表された新規なＳＩＶＣ方式による１つの問題は、スタンバイモードの間の誤差検出器ＡＭＰ３の電力消費である。ＩＶＣＣレベルの電圧降下は、スタンバイモードの間に、検出されて、Ｖｒｅｆ３と比較されるので、ＡＭＰ３はオンとされるべきであり、電力を消費する。
【００４５】
図４は、低減されたスタンバイ電流レベルで動作するＳＩＶＣの第２の様式（様式２）を表す。図から明らかなように、更なる制御回路は、スタンバイ及びディープパワーダウンの両モードでドライバ及びＡＭＰ４の動作を制御するためにＳＩＶＣへ結合されることが示されている。明らかなように、ディープパワーダウンモードでは、誤差検出器ＡＭＰ４及びドライバｍｎｄｒｖ４１は、図２及び図３の他のＩＶＣ方式と同じくオフとされる。
【００４６】
しかし、図４では、構成は、ＡＭＰ４がスタンバイモードではオフとされる点で異なっており、例えばｍｐｃｔｒｌ４３のような他のスイッチ手段は、ドライバｍｎｄｒｖ４１の動作を制御するよう作動する。当然のことながら、トランジスタｍｐｃｔｒｌ４３はＰＭＯＳトランジスタとして表されているが、ＮＭＯＳトランジスタにより置き換えられても良い。ｍｐｃｔｒｌ４３をオンにすることにより、ＩＶＣＣレベルは、ＥＶＣＣ−Ｖｔｎと等しくされる。ここで、Ｖｔｎはｍｎｄｒｖ４１の閾値電圧である。結果として、この新しいＳＩＶＣ回路では、誤差検出器の電力消費は、スタンバイモード時に排除されうる。
【００４７】
認識されるべきは、これらの実施例は、外部から利用可能な電圧から内部回路デバイス電圧を発生させる新しい方法を表す点である。この方法の簡単な実施例は、（ａ）回路デバイスへ、内部供給電圧ラインで供給される電圧の範囲にある又はその外側の閾値電圧を有する少なくとも１つの電流パストランジスタを結合するステップと、（ｂ）内部電圧供給ラインでの電圧変動を検出するステップと、（ｃ）電圧変動（即ち、基準電圧に関する電圧誤差）に応答して電流ドライバ（パストランジスタ）のゲートを駆動するステップとを有し、ゲート駆動は、回路デバイスへ供給される電圧の範囲にある又はその外側にありうる、ことを特徴とする内部電圧発生方法として説明されうる。
【００４８】
一実施例において、ＮＭＯＳトランジスタは、外部ＶＣＣ（ＥＶＣＣ）から内部ＶＣＣ（ＩＶＣＣ）へと通常結合されているＰＭＯＳトランジスタに取って代わり、内部供給電圧によって供給される範囲外で駆動される少なくとも１つの供給レールと、反対の検知を有する検出器回路とによって駆動される。更に、少なくとも１つの更なるトランジスタは、電流パストランジスタのゲートへ結合されて、例えばスタンバイ及びパワーダウンモードのような、回路デバイスの動作モードに応答して駆動レベルを調節することができる。更に、回路デバイスのモードを制御する信号は、誤差検出器が作動するか否かを選択することができる。また更に、１又はそれ以上の更なるトランジスタは、例えば、外部電源ラインとドライバトランジスタとの間で、ドライバへ結合されて、誤差検出器が停止している集積回路モード（即ち、スタンバイ又はパワーダウン）に応答してドライバ動作を制御することができる。認識されるべきは、当該装置及び方法は、様々に変形されても良く、当業者には明白である多種多様な方法で実施可能であり、図２から図４に例示された実施例に限定されない点である。
【００４９】
〔４．電力管理様式１及び２〕
図５及び図６は、デバイスの特定の動作モードに従う方法でデバイス電力を供給する集積回路内の電力管理機構を表す。図５において、トランジスタＭＮ１、ＭＮ２、ＭＮ３及びＭＮ４は、ＶＤＤ電源から２つの別個の内部電圧供給へと受け取られる電力を制御し、一方、トランジスタＭＰ１、ＭＰ２、ＭＰ３及びＭＰ４は、夫々、他の２つの内部電圧供給からのＶＳＳ出力を制御する。本発明において好ましくは、トランジスタＭＮ１、ＭＰ１、ＭＮ２及びＭＰ２は、ＭＮ３、ＭＰ３、ＭＮ４及びＭＰ４よりも高い電流駆動能力を設定される。更に、ソーストランジスタＭＮ２及びＭＰ２のみがＩＶＣＣ２及びＩＶＳＳ２へ接続されて、夫々、それらのゲート電圧が、劣化を伴わずに、ＶＤＤ及びＶＳＳ出力レベルを搬送するよう制御される。論理ブロックのスタンバイモードでの論理状態も、図５に示される。
【００５０】
アクティブモードで、全てのトランジスタ、この場合にはＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４、ＭＰ１、ＭＰ２、ＭＰ３及びＭＰ４は、論理ブロックがその最大速度で実行することを可能にするよう作動している。スタンバイモードで、トランジスタＭＮ５、ＭＰ６、ＭＮ７及びＭＰ８は、図５に示される論理状態を保持するようオンにされる。従って、トランジスタＭＮ１、ＭＮ４、ＭＰ１及びＭＰ４はオフにされる。当然のことながら、論理回路の状態のみがスタンバイモードで保持される必要があるので、トランジスタＭＮ２及びＭＰ２はオフとされても良く、トランジスタＭＮ３及びＭＰ３のみがアクティブ状態に保たれる。アクティブスタンバイモードで、図５に表された論理状態は反転され、ハイ（Ｈ）がロー（Ｌ）になり、逆もまた同様である。従って、アクティブスタンバイモードでは、トランジスタＭＰ５、ＭＮ６、ＭＰ７及びＭＮ８はオンにされる。この場合に、ＭＮ１及びＭＰ１はオフにされ、例えばＭＮ４及びＭＰ４のような小さなトランジスタは、漏れ電流を抑制するようオンにされうる。これらのトランジスタの動作は、Ｃ１、Ｃ１Ｂ、Ｃ１１、Ｃ１１Ｂ、Ｃ２１、Ｃ２１Ｂ、Ｃ２２及びＣ２２Ｂと表される多数の制御信号により制御されうる。明らかなように、全てのソーストランジスタは、デバイスがディープパワーダウンモードに入る場合にはオフにされうる。図５の実施例のトランジスタの特性及び動作状態は、表１にまとめられている。
【００５１】
【表１】
2007537543.tif 000003
当然のことながら、この電力管理機構及び方法に対する多数の代替案が実施可能である。例えば、異なる数及びレベル及び種類のトランジスタが、本発明の技術から離れることなく利用されうる。
【００５２】
図６は、電力が図５に示されたのと同様の方法で本発明に従って管理されるところの論理回路の実施例を表す。しかし、夫々のトランジスタ素子は、その相補物により置換されることは明らかであり、具体的には、ＰＭＯＳトランジスタはＶＤＤ制御に使用され、ＮＭＯＳトランジスタはＶＳＳ制御に使用される。図６のトランジスタ特性及び動作状態は、表２にまとめられる。
【００５３】
【表２】
2007537543.tif 000004
認識されるべきは、これらの電力管理の実施例は、外部から利用可能な電圧から内部回路素子電圧を制御する新しい方法と考えられうる点である。この方法の簡単な実施例は、（ａ）回路素子へ外部電源と内部供給電圧との間に複数の並列電流通過スイッチを結合するステップと、（ｂ）回路素子の所望の電力モードに応答して選択された通過スイッチを作動させるステップとを有する回路素子電力管理方法として記述されうる。望ましくは、複数の電流通過スイッチは、異なる電流駆動能力を提供するよう、異なるサイズ、構成又は配置で作られる。当該方法の１つのモードに従って、電流通過スイッチは、外部供給電圧の正負両方の出力と内部供給電圧との間に結合される。この新規な電力管理方法は、それらの動作モードに応答して異なる供給電圧状態下で動作するよう構成された集積回路による使用に特に良く適する。当業者には明らかであるように、本願で説明される装置及び方法の新規な態様は、本発明から逸脱することなく幅広い様々な方法で実施可能である。一例として、デバイス回路は、如何なる所望の数の内部供給電圧によっても供給される電力に応答する内部回路とともに、スタンバイ及びパワーダウンモード並びにそれらの如何なる所望の変形物をも含むモードで動作可能である。
【００５４】
当然のことながら、デバイス回路の拡張された（即ち、オン及びオフを超える）動作電力モードは、スタンバイ及びパワーダウン又はディープパワーダウンとして例示されてきたが、それらは一例として提供されている。本発明の装置及び方法は、何をそれらが特に対象としているか、又は、どの程度それらが集積回路デバイス内の電力浪費及び動作を制限するかとは無関係に、様々な電力関連モードにより実施されうる。
【００５５】
上記記載は多くの詳細を含むが、これらは、本発明の適用範囲を限定するように解釈されるべきではなく、本発明の目下好ましい実施例の幾つかの説明を提供しているに過ぎない。従って、明らかなように、本発明の適用範囲は、当業者には明らかである他の実施例を十分に包含しており、従って、本発明の適用範囲は、添付の特許請求の範囲以外の何ものによっても限定されない。特許請求の範囲において、単数での要素に対する言及は、明示的に述べならない限りは、「１つ」及び「唯一」を意味しているわけではく、むしろ「１つ又はそれ以上」を意味する。当業者に周知である上記好ましい実施例の要素に対して全ての構造的及び機能的に等価なものは、言及することによって本願で明示的に組み込まれており、特許請求の範囲に含まれると意図される。更に、デバイス及び方法が、特許請求の範囲に含まれる、本発明によって解決されようとしている夫々及び全ての問題に取り組むことは必要ではない。更に、本開示の要素、部品又は方法ステップは、要素、部品又は方法ステップが特許請求の範囲に明示的に挙げられているかどうかに関わらず、公衆に捧げられることを意図されるわけではない。本願で請求項にない要素は、その要素が「のための手段」というフレームを用いて明示的に挙げられていない限り、合衆国法典第３５巻第１１２条第６段落の規定の下では認められるべきではない。
【００５６】
本願は、その全体を参照することにより本願に援用される、２００４年５月１４日に出願された米国仮出願整理番号６０／５７１，０６３明細書からの優先権を主張する。
【００５７】
本特許明細書における構成要素の一部は、アメリカ合衆国及び他国の著作権法の下での著作権保護の対象となる。著作権の所有者は、特許明細書又は本開示が米国特許商標局において公衆に利用可能なファイル又は記録とみなされるので、特許明細書又は本開示の第三者による複製物に対して異議を申し立てない。しかし、その他の点では、全ての著作権を少しも留保しない。これにより、著作権者は、Ｃ．Ｆ．Ｒ（米国特許法施行規則）第３７巻１．１４章に従ってその権利を無制限に含む、秘密に保持された本特許文献を有するようその権利のいずれも放棄することはしない。
【図面の簡単な説明】
【００５８】
【図１】論理ブロックに電力を供給する電圧変換部により示された従来の内部Ｖｃｃ変換器（ＩＶＣ）の図である。
【図２】制御論理入力に応答して電圧を能動的に変換するよう示された本発明の実施例に従うＩＶＣ発生器の図である。
【図３】本発明の実施例に従うスタンバイＩＶＣ（ＳＩＶＣ）発生器（様式１）の図である。
【図４】本発明の実施例に従う他のスタンバイＩＶＣ（ＳＩＶＣ）発生器（様式２）の図である。
【図５】本発明の実施例に従う第１の様式の電力管理の図である。
【図６】本発明の実施例に従う第２の様式の電力管理の図である。
【図１】
2007537543.tif 000005
【図２】
2007537543.tif 000006
【図３】
2007537543.tif 000007
【図４】
2007537543.tif 000008
【図５】
2007537543.tif 000009
【図６】
2007537543.tif 000010
【手続補正書】
【提出日】平成19年8月6日(2007.8.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
しかし、図１に示される従来のＩＶＣ方式は、多数の欠点を有する。第１の欠点は、電気雑音がＥＶＣＣに存在する場合の電力雑音に対する脆弱性である。ＥＶＣＣがＰＭＯＳドライバｍｐｄｒｖ１のソースであるので、電圧ＩＶＣＣはＥＶＣＣの変動に応答して出力されて、電源での雑音はＩＶＣＣへ直接的に伝送される。第２の欠点は、ディープパワーダウンモードに存在する漏れ電流である。たとえＰＭＯＳドライバｍｐｄｒｖ１がオフであっても、そのドライバを流れる漏れ電流は無視できず、デバイスがディープパワーダウンモードにある場合に、漏れ電流全体の大部分を表す。
【特許文献１】米国特許第７，２０２，７００号明細書
【特許文献２】米国特許第７，０１５，６６０号明細書
【特許文献３】米国特許第６，８３２，３５６号明細書
【特許文献４】米国特許第６，６７７，７９７号明細書
【特許文献５】米国特許第６，３１３，６９４号明細書
【特許文献６】米国特許第５，９３３，３８４号明細書
【特許文献７】米国特許第５，７２６，９４６号明細書
【国際調査報告】
2007537543.tif 000011
2007537543.tif 000012