【手続補正書】
【提出日】平成28年7月25日(2016.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１〜第ｎのトランジスター（ｎは２以上の自然数）を有するブリッジ回路と、
前記第１〜第ｎのトランジスターをオン・オフ制御する第１〜第ｎの駆動パルス信号を出力する制御回路と、
前記第１〜第ｎの駆動パルス信号を遅延させる第１〜第ｎの遅延回路と、
遅延された前記第１〜第ｎの駆動パルス信号に基づいて、前記第１〜第ｎのトランジスターを駆動する第１〜第ｎのプリドライバーと、
第１〜第ｎの遅延時間情報が可変に設定される遅延設定レジスターと、
を含み、
前記第１〜第ｎの遅延回路は、
前記第１〜第ｎの遅延時間情報に対応する第１〜第ｎの遅延時間だけ、前記第１〜第ｎのトランジスターをオフからオンにする際の第１〜第ｎの駆動パルス信号を遅延させることを特徴とする回路装置。
【請求項２】
請求項１において、
前記第１〜第ｎのトランジスターのうち第１のトランジスターは、
ハイサイド側のＰ型トランジスターであり、
前記第１〜第ｎのトランジスターのうち第２のトランジスターは、
ドレインのノードが、前記ハイサイド側のＰ型トランジスターのドレインのノードに接続されるローサイド側のＮ型トランジスターであり、
前記遅延設定レジスターには、
前記ハイサイド側のＰ型トランジスターをオフからオンにする際の前記第１の遅延時間よりも、前記ローサイド側のＮ型トランジスターをオフからオンにする際の前記第２の遅延時間が長くなるように、前記第１の遅延時間情報と前記第２の遅延時間情報が設定されることを特徴とする回路装置。
【請求項３】
請求項２において、
前記第１〜第ｎのトランジスターのうち第３のトランジスターは、
第２のハイサイド側のＰ型トランジスターであり、
前記第１〜第ｎのトランジスターのうち第４のトランジスターは、
ドレインのノードが、前記第２のハイサイド側のＰ型トランジスターのドレインに接続される第２のローサイド側のＮ型トランジスターであり、
前記遅延設定レジスターには、
前記第２のハイサイド側のＰ型トランジスターをオフからオンにする際の前記第３の遅延時間よりも、前記第２のローサイド側のＮ型トランジスターをオフからオンにする際の前記第４の遅延時間が長くなるように、前記第３の遅延時間情報と前記第４の遅延時間情報が設定されることを特徴とする回路装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記遅延設定レジスターには、
前記第１〜第ｎの遅延時間情報として第１〜第ｎのクロック数が設定され、
前記第１〜第ｎの遅延回路は、
前記第１〜第ｎのクロック数だけ、前記第１〜第ｎのトランジスターをオフからオンにする際の前記第１〜第ｎの駆動パルス信号を遅延させることを特徴とする回路装置。
【請求項５】
請求項４において、
前記第１〜第ｎの遅延回路のうち第ｉの遅延回路（ｉはｎ以下の自然数）は、
前記第１〜第ｎの駆動パルス信号のうち第ｉの駆動パルス信号をそれぞれ１クロック〜ｋクロック（ｋは２以上の自然数）だけ遅延した第１〜第ｋの遅延パルス信号を出力する、カスケード接続された第１〜第ｋのフリップフロップ回路と、
前記第１〜第ｎの遅延時間情報のうち第ｉの遅延時間情報に対応する遅延パルス信号を、前記第１〜第ｋの遅延パルス信号から選択するセレクターと、
前記第１〜第ｎのトランジスターのうち第ｉのトランジスターをオフからオンにする場合のエッジとして、前記セレクターが選択した遅延パルス信号のエッジを出力する論理回路と、
を有することを特徴とする回路装置。
【請求項６】
請求項５において、
前記第１〜第ｎのトランジスターのうち第１、第２のトランジスターは、
ハイサイド側のＰ型トランジスターであり、
前記第１〜第ｎのトランジスターのうち第３、第４のトランジスターは、
ローサイド側のＮ型トランジスターであり、
前記第１〜第ｎのプリドライバーのうち第１、第２のプリドライバーは、
入力信号を正転論理で出力するレベルシフターであり、
前記第１〜第ｎのプリドライバーのうち第３、第４のプリドライバーは、
入力信号を反転論理で出力するレベルシフターであることを特徴とする回路装置。
【請求項７】
第１のトランジスターと第２のトランジスターを有するブリッジ回路と、
前記第１のトランジスターをオン・オフ制御する第１の駆動パルス信号と、前記第２のトランジスターをオン・オフ制御する第２の駆動パルス信号を出力する制御回路と、
前記第１の駆動パルス信号を遅延させる第１の遅延回路と、
前記第２の駆動パルス信号を遅延させる第２の遅延回路と、
を含み、
前記第１のトランジスターは、ハイサイド側のＰ型トランジスターであり、
前記第２のトランジスターは、ローサイド側のＮ型トランジスターであり、
前記ハイサイド側のＰ型トランジスターをオフからオンにする際の遅延時間よりも、前記ローサイド側のＮ型トランジスターをオフからオンにする際の遅延時間が長いことを特徴とする回路装置。
【請求項８】
請求項１乃至７のいずれかに記載された回路装置を含むことを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
このようにすれば、ブリッジ回路が、ハイサイド側のＰ型トランジスターとローサイド側のＮ型トランジスターを有する場合に、適切な第１の遅延時間と第２の遅延時間を設定できる。即ち、第１の遅延時間と第２の遅延時間を遅延設定レジスターにより独立に設定できることにより、上記の構成のブリッジ回路に対して、貫通電流を回避できる必要最小限のデッドタイムを実現できる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
このようにすれば、ブリッジ回路が、第２のハイサイド側のＰ型トランジスターと第２のローサイド側のＮ型トランジスターを有する場合に、適切な第３の遅延時間と第４の遅延時間を設定できる。即ち、第３の遅延時間と第４の遅延時間を遅延設定レジスターにより独立に設定できることにより、上記の構成のブリッジ回路に対して、貫通電流を回避できる必要最小限のデッドタイムを実現できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
この駆動パルス信号ＳＤ１〜ＳＤ４の遅延により、例えばトランジスターＱ２がオフからオンになるタイミングが遅延時間ＴＤ２だけ遅延する。このようにオフからオンになるタイミングを遅延させたことによって、トランジスターＱ１がオフになるのを待ってからトランジスターＱ２をオンさせることが可能となる。即ち、直列に接続されるトランジスターＱ１、Ｑ２が同時オフになる期間が生まれ、これによって、図２（Ｂ）で説明したような同時オンになる期間ＴＴを無くし、貫通電流を回避できる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
コンパレーター２２１は、ノードＮ１の電圧ＶＳを検出することで、チャージ期間でのチャージ電流を検出する。図３に示すように、駆動電流Ｉｄは、電源電圧ＶＣＣからトランジスターＱ１、モーター２８０、トランジスターＱ４へ流れる。図１１の構成例では、更にセンス抵抗２９０を経由し、グランド電圧へ流れる。このチャージ期間における駆動電流Ｉｄを、チャージ電流と呼ぶ。図１２に示すように、チャージ期間ＴＣではチャージ電流は増加し、その増加と共にノードＮ１の電圧ＶＳが上昇する。コンパレーター２２１は、電圧ＶＳが基準電圧ＶＲに達したことを検出することで、チャージ電流が上限Ｉｍａｘに達したことを検出する。