【事件の表示】
　特願２０１４−５２９８８２「接合障壁アレイのエレメントのための凹部を用いるショットキー・ダイオード」拒絶査定不服審判事件〔平成２５年　３月１４日国際公開、ＷＯ２０１３／０３６７２４、平成２６年１１月１７日国内公表、特表２０１４−５３０４８６、請求項の数（２３）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯　
　本願は，平成２４年（２０１２年）９月７日（パリ条約による優先権主張　外国庁受理２０１１年９月１１日，米国）を国際出願日とする出願であって，その手続の経緯は以下のとおりである。
平成２６年　５月１３日　手続補正
平成２６年　７月１０日　審査請求
平成２７年　６月３０日　拒絶理由通知
平成２７年１０月　２日　意見書・手続補正
平成２８年　６月２８日　拒絶査定（以下，「原査定」という。）
平成２８年１０月２６日　審判請求・手続補正
平成２９年　３月　７日　上申書
平成２９年　７月１４日　拒絶理由通知（以下，「当審拒絶理由」という。）
平成２９年１０月１２日　意見書・手続補正（以下，「当審補正」という。）
　
第２　本願発明
　本願の請求項１ないし２３に係る発明（以下，それぞれ「本願発明１」ないし「本願発明２３」という。）は，当審補正で補正された特許請求の範囲の請求項１ないし２３に記載された事項により特定される次のとおりのものと認められる。
「【請求項１】
　半導体デバイスであって，
　アクティブ領域をもつ第１面と，複数の接合障壁エレメント凹部とを有するドリフト層であって，前記ドリフト層は，第１導電型のドーピング材料によりドープされ，エッジ終端領域と関連し，前記エッジ終端領域は，前記アクティブ領域と実質的に横方向で隣接し，エッジ終端構造を含み，前記エッジ終端領域は前記第１面からドリフト層の中に延びるエッジ終端凹部を有し，前記エッジ終端構造は前記エッジ終端凹部に形成された複数のガード・リングを含む，ドリフト層と，
　ショットキー接合を形成するために前記第１面の前記アクティブ領域の上にあるショットキー層と，
　複数の第１のドープされた領域であって，前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び，前記複数の第１のドープされた領域は，第１のドープ濃度で前記第１導電型とは逆の第２導電型のドーピング材料によりドープされ，前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成し，前記アクティブ領域は前記ドリフト層のメサに設けられ，前記アクティブ領域の周りの前記ドリフト層の前記第１面はメサ・ガード・リング凹部を含み，メサ・ガード・リングは，前記メサ・ガード・リング凹部あたりに延びており，前記メサ・ガード・リングは，前記第１のドープ濃度とは異なる第２のドープ濃度で，前記第２導電型のドーピング材料によりドープされている，複数の第１のドープされた領域と，
　前記エッジ終端凹部の底面から前記エッジ終端領域の下の前記ドリフト層の中に延びている凹部ウェルであって，前記凹部ウェルは第２の導電型のドーピング材料でドープされる，凹部ウェルと，
　を含み，前記複数のガード・リングは前記エッジ終端凹部の前記底面に形成され，前記凹部ウェルの中に延びる，半導体デバイス。
　【請求項２】
　請求項１に記載の半導体デバイスであって，前記複数の接合障壁エレメント凹部のそれぞれは，少なくとも１つの側部と１つの底部とを有し，前記複数の第１のドープされた領域のそれぞれは，前記複数の接合障壁エレメント凹部のうちの対応するものにおける前記少なくとも１つの側部および前記１つの底部のあたりで，前記ドリフト層内へと延びる，
半導体デバイス。
　【請求項３】
　請求項１に記載の半導体デバイスであって，前記接合障壁エレメントのアレイにおける接合障壁エレメントは，前記ドリフト層内で互いに分離されている，半導体デバイス。
　【請求項４】
　請求項１に記載の半導体デバイスであって，前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの深さは少なくとも０．１ミクロンである，半導体デバイス。
　【請求項５】
　請求項４に記載の半導体デバイスであって，前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの幅は少なくとも０．５ミクロンである，半導体デバイス。
　【請求項６】
　請求項１に記載の半導体デバイスであって，前記複数の接合障壁エレメント凹部のうちの少なくとも１つのものの幅は少なくとも０．５ミクロンである，半導体デバイス。
　【請求項７】
　請求項１に記載の半導体デバイスであって，前記エッジ終端凹部の前記底面は複数のガード・リング凹部を含み，前記複数のガード・リングのうちの少なくとも幾つかのものは，前記複数のガード・リング凹部のうちの対応するもののあたりで前記ドリフト層の中へと延びる第２のドープされた領域であり，前記第２のドープされた領域は，前記第２導電型のドーピング材料でドープされている，半導体デバイス。
　【請求項８】
　請求項７に記載の半導体デバイスであって，前記エッジ終端凹部と前記複数のガード・リングとは，実質的に前記アクティブ領域の周りに延びている，半導体デバイス。
　【請求項９】
　請求項１に記載の半導体デバイスであって，前記メサ・ガード・リングは実質的に前記ショットキー層の周りに延び，前記メサ・ガード・リングは，前記ショットキー層と前記複数のガード・リングとの間にある，半導体デバイス。
　【請求項１０】
　請求項１に記載の半導体デバイスであって，前記ショットキー層は，金属から形成される，半導体デバイス。
　【請求項１１】
　請求項１０に記載の半導体デバイスであって，前記ショットキー層における前記金属はタンタルを含む，半導体デバイス。
　【請求項１２】
　請求項１０に記載の半導体デバイスであって，前記ショットキー層における前記金属は，チタニウムとクロミウムとアルミニウムとからなるグループのうちの少なくとも１つを含む，半導体デバイス。
　【請求項１３】
　請求項１０に記載の半導体デバイスであって，前記ショットキー層における前記金属は本質的にタンタルからなる，半導体デバイス。
　【請求項１４】
　請求項１に記載の半導体デバイスであって，前記ショットキー接合は０．９電子ボルト未満の障壁高さを有する，半導体デバイス。
　【請求項１５】
　請求項１に記載の半導体デバイスであって，前記ドリフト層は，主に前記第１導電型のドーピング材料を用いて段階的様式でドープされ，前記ドリフト層は，前記第１面の近くでは低いドーピング濃度を有し，前記第１面とは実質的に反対の側にある第２面の近くでは意図的に高くしたドーピング濃度を有する，半導体デバイス。
　【請求項１６】
　請求項１に記載の半導体デバイスであって，前記ドリフト層は炭化けい素を含む，半導体デバイス。
　【請求項１７】
　請求項１に記載の半導体デバイスであって，前記ドリフト層と前記ショットキー層とはショットキー・ダイオードの一部である，半導体デバイス。
　【請求項１８】
　請求項１７に記載の半導体デバイスであって，順方向バイアスされたときに，少なくとも４４０アンペア／センチメートル２のＤＣ電流密度をサポートする，半導体デバイス。
　【請求項１９】
　請求項１７に記載の半導体デバイスであって，順方向バイアスされたときに，少なくとも５００アンペア／センチメートル２のＤＣ電流密度をサポートする，半導体デバイス。
　【請求項２０】
　請求項１７に記載の半導体デバイスであって，逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は，少なくとも０．２７５アンペア／ピコファラッド（Ａ／ｐＦ）であり，逆方向バイアス・アノード−カソード電圧は，前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される，半導体デバイス。
　【請求項２１】
　請求項１７に記載の半導体デバイスであって，逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は，少なくとも０．３アンペア／ピコファラッド（Ａ／ｐＦ）であり，逆方向バイアス・アノード−カソード電圧は，前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される，半導体デバイス。
　【請求項２２】
　請求項１７に記載の半導体デバイスであって，逆方向バイアス・アノード−カソード・キャパシタンスに対するＤＣ順方向バイアス電流密度の比率は，少なくとも０．３５アンペア／ピコファラッド（Ａ／ｐＦ）であり，逆方向バイアス・アノード−カソード電圧は，前記アクティブ領域が本質的に完全に枯渇させられる点へと前記ショットキー・ダイオードが逆方向バイアスされたときに決定される，半導体デバイス。
　【請求項２３】
　請求項１に記載の半導体デバイスであって，前記ドリフト層と前記ショットキー層とは炭化けい素ショットキー・ダイオードの一部である，半導体デバイス。」
　
第３　原査定の理由の概要
１　理由１（特許法第２９条第２項）について
・請求項１〜６，１２，１４〜２９
・引用文献等１〜５，９〜１１
　補正によって，本願発明は限定されたが，補正により追加された「第２の導電型のドーピング材料でドープされ」，「ドリフト層における前記エッジ終端領域の底面の下に形成され」る「凹部ウェル」については，引用文献１（特に図１Ｃの右側の段差を参照）に「接合終端拡張（ＪＴＥ）６ｃ」として記載され，また，引用文献２（特に図２のターミネーション領域Ｔ参照）に「ｐ型領域４」としてそれぞれ記載されている。
　したがって，請求項１〜６，１２，１４〜２９に係る発明は，引用文献１〜５に記載された発明の寄せ集めにすぎないとした拒絶理由は解消していない。
　ここで，請求項１〜６，１２，１４〜２９に係る発明は，「凹部ウェル」と「ガード・リング」との関係が必ずしも明らかではないが，図８〜９に示されているように相対的に高不純物濃度の「ガード・リング」（３６）が，相対的に低不純物濃度の「凹部ウェル」（３４）の中に設けられているものであると善解したとしても，そのような構成は，例えば引用文献９（特に図１４，及び図面説明箇所参照），引用文献１０（特に図４，及び図面説明箇所参照），引用文献１１（特に図７，及び図面説明箇所参照）に記載されているように周知のものであるから，引用文献１〜５に記載された発明を寄せ集めるにあたり，引用文献１記載発明の「接合終端拡張（ＪＴＥ）６ｃ」の中に，引用文献３記載発明の「溝９」及び「ＪＴＥ層５」を設けたものとすること，又は，引用文献２記載発明の「ｐ型領域４」の中に，引用文献３記載発明の「溝９」及び「ＪＴＥ層５」を設けたものとすることは，当業者が容易になし得たことである。
　（なお，請求項１に係る発明は，補正によって，補正前の請求項１に記載されていた「エッジ終端凹部」という発明特定事項が削除されているから，引用文献５の図７Ｂに記載された発明において，単に上記した例えば引用文献９の図１４，引用文献１０の図４，引用文献１１の図７に記載された周知の終端構造を適用するという論理付けによっても，進歩性は否定される。）
　よって，請求項１〜６，１２，１４〜２９に係る発明は，引用文献１〜５に記載された発明及び例えば引用文献９〜１１に記載された周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
・請求項７〜１１
・引用文献等１〜６，９〜１１
　ショットキー電極に用いる金属材料は，必要とする素子特性に応じて適宜選択し得た事項にすぎず，例えば引用文献６（特に段落００２６，００３３，００３８〜００４１参照）に記載されているような周知の材料を選択することに困難性はない。
　よって，請求項７〜１１に係る発明は，引用文献１〜５に記載された発明及び例えば引用文献６，９〜１１に記載された周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
・請求項１３
・引用文献等１〜５，７〜１１
・備考
　ドリフト層のドーピング濃度を傾斜させる技術は，例えば引用文献７（特に図１０，及び図面説明箇所参照），引用文献８（特に図２，及び図面説明箇所参照）に記載されているように周知技術である。
　よって，請求項１３に係る発明は，引用文献１〜５に記載された発明及び例えば引用文献７〜１１に記載された周知技術に基づいて，当業者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
２　理由２（特許法第３６条第６項第２号）について
・請求項７
　補正後の請求項７には，「前記ショットキー層は，低障壁が可能な金属から形成される，半導体デバイス」と記載され，補正により，「障壁高さを低くできる金属」から「低障壁が可能な金属」に改められたが，「低障壁」の程度が依然として不明確である結果，どの「金属」が含まれるのか依然として明確でないから，請求項７に係る発明の範囲が不明確である。
　よって，請求項７に係る発明は明確でないから，この出願は，特許請求の範囲の記載が，特許法第３６条第６項第２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　＜引用文献等一覧＞
引用文献１　特表２００９−５３２９０２号公報
引用文献２　特開２００３−１９７９２１号公報
引用文献３　国際公開第２００９／１１６４４４号
引用文献４　特開２００４−０５５５８６号公報
引用文献５　特表２０１１−５２１４７１号公報
引用文献６　特開２０００−１０１１００号公報
引用文献７　特表２０００−５１２０７５号公報
引用文献８　特開２０００−２６１００６号公報
引用文献９　特開２００８−０３４６４６号公報
引用文献１０　特開２００８−１４７３６２号公報
引用文献１１　特開２００９−２７７８０６号公報
　
第４　当審拒絶理由の概要
　この出願の下記の請求項に係る発明は，その出願前日本国内又は外国において頒布された下記の刊行物に記載された発明又は電気通信回線を通じて公衆に利用可能となった発明に基いて，その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
　　　　　記　　（引用文献等については引用文献等一覧参照）
　　引　用　文　献　等　一　覧（当審注：引用文献番号は原査定に合わせた。）
 引用文献１　特表２００９−５３２９０２号公報
 引用文献９　特開２００８−０３４６４６号公報
 引用文献５　特表２０１１−５２１４７１号公報
 引用文献３　国際公開第２００９／１１６４４４号
 引用文献６　特開２０００−１０１１００号公報
 引用文献７　特表２０００−５１２０７５号公報
・請求項１について　 
・引用文献等　１，９ 
・備考 
　本願発明と引用文献１（段落００３１−００３３，図１Ｃ）に記載された発明（「引用発明」）とを対比すると，引用発明の「ｐ形トレンチ領域４」のトレンチ，「ｎ形ドリフト領域３及び８」，「接合終端拡張（ＪＴＥ）６ｃ」，「ショットキーコンタクトを形成する金属」及び「ｐ形トレンチ領域４」は，それぞれ本願発明の「接合障壁エレメント凹部」，「ドリフト層」，「エッジ終端構造」，「ショットキー層」及び「第１のドープされた領域」に相当する。また，引用文献１（図１Ｃ）には，接合終端拡張が凹部の底面からドリフト層の中に延びていることが記載されている。 
　すると本願発明と引用発明とは下記相違点で相違する。 
 相違点：本願発明において「エッジ終端構造は複数のガード・リングを含み，前記複数のガード・リングは前記エッジ終端凹部の前記底面に形成され，前記凹部ウェルの中に延びる」のに対し，引用発明においてはこのようになっていない点。 
　前記相違点について検討すると，引用文献９（段落００４１−００４３，図１４，なお，第１のｐ−型層６と第２のｐ−型層７との濃度について段落００１３参照。）には，第２のｐ−型層７の中に複数のリングを有することが記載されており，これは，第２のｐ−型層７の深さを深くすることにより，ＪＴＥ外側の角における電界集中を緩和しドーズのマージンを拡げるためのものである（段落００４３）から，引用発明におけるＪＴＥについてＪＴＥ外側の角における電界集中を緩和しドーズのマージンを拡げるために，引用文献２に記載された第２のｐ−型層７の中に複数のリングを有することを採用することが，動機づけられるというべきである。 
　したがって，本願発明は，引用文献１，９に記載された発明に基づいて，当業者が容易に発明をすることができたものである。 
・請求項２について 
・引用文献等　１，９，５ 
・備考 
　第１のドープされた領域が，トレンチの側部及び底部のあたりで延びることは，引用文献５（段落００８０−００８２，図７Ａ及びＢ）を参照。 
・請求項３について 
・引用文献等　１，９，５ 
・備考 
　接合障壁エレメントが互いに分離されていることは，引用文献５（図２）参照。 
・請求項４−６について 
・引用文献等　１，９ 
・備考 
　接合障壁エレメント凹部の深さや幅は，引用文献１（段落００２６）に記載されているように，当業者が容易に設計できることである。 
・請求項７，８について 
・引用文献等　１，９，３ 
・備考 
　ガードリング凹部がアクティブ領域の周りに延びていることは，引用文献３（「溝９」，[0013]-[0018]，図１）を参照。 
・請求項９，１０について 
・引用文献等　１，９，３ 
・備考 
　メサガードリングについては，引用文献１に記載された「母線５」を参照。また，凹部とすることは，引用文献３を参照。 
・請求項１１−１５について 
・引用文献等　１，９，６ 
・備考 
　ショットキー接合を生じる金属やその結果としての障壁の高さについては，引用文献６（段落００２６，００３３，００４０−００４１）を参照。 
・請求項１６について 
・引用文献等　１，９，７ 
・備考 
　段階的様式でドープすることは，引用文献７（１９頁２４行−２０頁１１行）参照。 
・請求項１７−２４について 
・引用文献等　１，９
・備考 
　引用発明は，ＳｉＣを用いた接合障壁ショットキー整流器であるから，ＤＣ電流密度や逆方向バイアスキャパシタンスについて，高性能を有すると認められる。 
　
第５　引用文献
１　引用文献１の記載
（１）引用文献１
　引用文献１には，図面とともに，次の記載がある。（下線は当審で付加した。以下同じ。）
　ア　「【技術分野】
【０００１】
　本発明は，全般に垂直ｐ＋−ｎ接合を有する接合障壁ショットキー整流器あるいはダイオード，および特にエピタキシャル成長ドリフト層，および埋め込まれていてもいなくともよいｐ＋−ｎ接合を形成するエピタキシャルオーバーグロースドリフト領域および自己平坦化ショットキーコンタクト領域を有するこのようなデバイスに関する。デバイスは炭化ケイ素などのワイドバンドギャップ半導体材料において形成することができる。」
　イ　「【００２０】
　ｐ＋−ｎ接合を形成する方法およびこれらの方法によって製造されるデバイスを本明細書に記載する。１つの実施形態によると，方法は平坦なＮ−ドリフト層の上面にＰ＋層をエピタキシャル成長させた後，Ｐ＋層をドリフト層までエッチバックして，延長Ｐ＋領域を含み，且つ１つあるいはそれ以上の母線を含んでも良いパターン形成Ｐ＋層を形成することを含む。１つの実施形態によると，
母線はデバイス外縁周囲の全てのＰ
＋
フィンガーを共に接続して外部の金属とショットキーコンタクト金属のコンタクトを可能とする
【００２１】
　
デバイスはエッジ終端構造を有する。エッジ終端構造はＰ
＋
ガードリング，エピタキシャル成長あるいはイオン注入によるＰ型接合終端拡張（ＪＴＥ），
　ウ　「【００２６】
　Ｐ＋トレンチの深さあるいはフィンガーの高さ，Ｐ＋フィンガーの幅，第２のＮ−領域を充填するための隣り合う２つのＰ＋フィンガーの距離，および第１のドリフト層および第２のドリフト層のドーピング濃度は，当業者に周知の数式に従って選択して低いＲｏｎおよびＶＦとする一方，オフ状態において全てのＰ＋領域の間で連続するドリフト層の空乏をなお発生させて，ショットキー金属と第２のＮ−ドリフト領域の表面インターフェースに存在するショットキー障壁から空乏領域内の高電界をスクリーニングすることができる。」
　エ　「【００３１】
　これ以降，炭化ケイ素（ＳｉＣ）を半導体材料として用い，本発明の実施形態が記載された付属の図面を参照しながら，半導体デバイスおよび方法をより詳細に記載する。
【００３２】
　図１Ａ〜ＡＤは，異なるエッジ終端構造を例示した，接合障壁ショットキー（ＪＢＳ）整流器と呼ばれる
半導体デバイス
第１の
ｎ型ドリフト層３，および続いてｐ型トレンチ領域４，これに続いて
第２の
ｎ型ドリフト領域８を含む。
ｐ型領域は母線５を含む
第２のドリフト領域上にショットキーコンタクトを形成する金属は，露出したｐ型領域上のオーミックコンタクトと接続して，
陽極１０を形成する
【００３３】
　図１Ｃは，露出したＰ＋フィンガーおよび母線領域を有するＪＢＳ整流器の二次元模式図である。
図１Ｃは接合終端拡張（ＪＴＥ）６ｃ
　オ　図１Ｃには，
ｐ型トレンチ領域４及び母線５の上面と接触して陽極１０が形成されること，第１のｎ型ドリフト層３の上にｐ型トレンチ領域４，第２のｎ型ドリフト領域８及びｐ型の母線５が形成されること，第１のｎ型ドリフト層３の上面にｐ型接合終端拡張６ｃが形成されること，複数のｐ型トレンチ領域４は複数の第２のｎ型ドリフト領域８の間に形成されること，
　カ　図３Ｂには，
ｐ型トレンチ領域４が横方向に配列されること
（２）引用発明１
　前記（１）より，引用文献１には次の発明（以下，「引用発明１」という。）が記載されていると認められる。
「半導体デバイスであって，第１のｎ型ドリフト層３の上にｐ型トレンチ領域４，第２のｎ型ドリフト領域８及びｐ型の母線５が形成され，第２のｎ型ドリフト領域８上にショットキーコンタクトを形成する金属はｐ型トレンチ領域４及び母線５の上面と接触して陽極１０を形成し，エッジ終端構造として第１のｎ型ドリフト層３の上面にｐ型接合終端拡張６ｃを含むこと。」
２　引用文献２の記載
（１）引用文献２
　引用文献２には，図面とともに，次の記載がある。
　ア　「【００１３】
【発明の実施の形態】以下，本発明の好適な実施例を図１から図８を参照して説明する。
《第１実施例》図１は本発明の第１実施例の，炭化珪素（ＳｉＣ）の半導体材料を用いた
高耐電圧半導体装置
【００１４】図２において，
ドリフト層２をメサエッチング法の一種の反応性イオンエッチング法により浅くエッチングして，ターミネーション領域Ｔを形成する。ターミネーション領域Ｔの上面からホウ素又はアルミニウム等のイオン打ち込みをしてｐ型領域４を形成する。
ターミネーション領域Ｔの右端部（図１では外周部）には，幅が約２００μｍのｎ型のチャネルストッパー領域５を形成している。
　イ　図２には，
エッチングされたターミネーション領域の上面にｐ型領域４とｎ型のチャネルストッパー領域５が形成される
（２）引用発明２
　前記（１）より，引用文献２には次の発明（以下，「引用発明２」という。）が記載されていると認められる。
「高耐圧半導体装置において，エッチングされたターミネーション領域の上面にｐ型領域４とｎ型のチャネルストッパー領域５が形成されること。」
３　引用文献３の記載
（１）引用文献３
　引用文献３には，図面とともに，次の記載がある。
　ア　「[0013]　（実施の形態１）
　本実施の形態に於いては，本発明に係る半導体装置の一例として，
ショットキーバリアダイオード
[0014]　ここで，図１は，本実施の形態に係る半導体装置を示す上面図である。又，図２は，上面図１の断線Ａ１−Ａ２に関する縦断面図である。以下では，本実施の形態に記載の半導体装置の各断面図は，当該半導体装置の上面図１の断線Ａ１−Ａ２に関する縦断面図を表しているものとする。尚，図１に於いては，図示の便宜上，図２に於いて示す絶縁膜７及び各ＪＴＥ層５に対応して配設されている溝９の図示化は省略されている。
[0015]　図２に示すショットキーバリアダイオードの終端構造は，（１）ｎ+型半導体基板１の上面上に成膜されたｎ-型半導体層（第１導電型の半導体層に該当）２と，（２）ｎ-型半導体層２の主面２Ｓ上に形成された，
ショットキー電極として機能する第１電極
[0016]　図１の上面図に示す様に，ＧＲ層４は第１電極３の端部３Ｅ（図２）の周囲をリング状に全体的に取り囲んでおり，ＧＲ層４と離間して形成されたリング状の複数のＪＴＥ層５の各々が，第１電極３及びＧＲ層４を全体的に取り囲んでいる。尚，ＧＲ層４の形状はリング状に限定されるものではなく，例えば四角形の様な形状であっても良い。要は，ＧＲ層４が第１電極３の端部周囲を全体的に取り囲んでいれば良い。同様に，各溝９及びその直下の各ＪＴＥ層５の形状も一例であるリング形状に限定されるものではなく，要は，
各溝９及びその直下の各ＪＴＥ層５が第１電極３及びＧＲ層４を全体的に取り囲み得る形状を有し
[0017]　ＧＲ層４は，その表面がｎ-型半導体層２の主面２Ｓ上に形成された第１電極３の端部３Ｅの裏面と接触することで，逆方向電圧の印可時に第１電極３の端部３Ｅ（特にそのコーナー部）に発生する電界集中を緩和するためのＧＲとして機能する。
[0018]　
各ＪＴＥ層５は，対応する溝９の底部９Ｂ及び側面９Ｓの直下に形成さ
　イ　図１には，ＪＴＥ層５が第一電極３の周りに形成されること，が記載されていると認められる。
（２）引用発明３
　前記（１）より，引用文献３には，次の発明（以下，「引用発明３」という。）が記載されていると認められる。
「ショットキーバリアダイオードにおいて，ＪＴＥ層を対応する溝の底部及び側面の直下に形成し，各溝及びその直下の各ＪＴＥ層が第１電極を全体的に取り囲む形状を有すること。」
４　引用文献４の記載
（１）引用文献４
　引用文献４には，図面とともに，次の記載がある。
　ア　「【０００１】
【発明の属する技術分野】
本発明は，
ショットキー接合とＰＮ接合とが並存した構造を有するＪｕｎｃｔｉｏｎ　Ｂａｒｒｉｅｒ　Ｃｏｎｔｒｏｌｌｅｄ　Ｓｃｈｏｔｔｋｙ（以下ＪＢＳと称す）
　イ　「【００１５】
【発明の実施の形態】
以下に本発明の一実施の形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
まず，図１を参照して本ＪＢＳの構造につき説明する。
図１は本発明の一実施形態のＪＢＳを示す断面図（下部）と平面図（上部）である。
【００１６】
図１に示すように本ＪＢＳは，Ｎ＋型の半導体基板１と，半導体基板１上にＮ−型でエピタキシャル成長により形成された半導体層２とを備える。
半導体層２の表層中央部には表面視円形状の多数のＰ型活性領域４が不純物導入によりに等間隔に形成され，
　ウ　図１には，
Ｐ型活性領域４が表面視縦及び斜め３０度線上に配列されること
（２）引用発明４
　前記（１）より，引用文献４には次の発明（以下，「引用発明４」という。）が記載されていると認められる。
「ＪＢＳにおいて，Ｐ型活性領域が表面視縦及び斜め３０度線上に配列されること。」
５　引用文献５の記載
（１）引用文献５
　引用文献５には，図面とともに，次の記載がある。
　ア　「【技術分野】
【０００１】
（発明の分野）
　本発明は，半導体デバイスおよび半導体デバイスの製造に関し，より詳細には，
接合型バリアショットキー（ＪＢＳ）ダイオード
　イ　「【００８０】
　
図７Ａおよび７Ｂは，別の実施例に係わる構造体／方法を示す。これら図に示されるように，ドリフト層２１４内にトレンチ３２０をエッチングすることにより，サージ保護領域３１６のサブ領域３２６を形成できる。
【００８１】
　トレンチ３２０は，約０.３μｍ〜約１μｍまでの深さｄまでエッチングできる。
トレンチを形成した後に，サブ領域３２６を形成するように注入マスク３１５を介し，トレンチ３２０内にイオン３１０，例えばアルミおよび／またはホウ素のようなｐ型のイオンを注入できる。
　ウ　図７Ａ及び７Ｂには，
トレンチ３２０の側部及び底部のあたりにサブ領域３２６を形成すること
（２）引用発明５
　前記（１）より，引用文献５には次の発明（以下，「引用発明５」という。）が記載されていると認められる。
　「ＪＢＳダイオードにおいて，トレンチの側部及び底部のあたりにｐ型のサブ領域を形成すること。」
６　引用文献６の記載
（１）引用文献６
　引用文献６には，図面とともに，次の記載がある。
　ア　「【００１４】
【発明の実施の形態】以下，本発明の実施形態を図面を参照して説明する。
（実施形態１）以下のようにして図１に示すようなショットキーダイオードを作製し，作製したショットキーダイオードの評価等を行った。」
　イ　「【００２６】なお，シリサイドを形成する金属Ｍとしては，
仕事関数が５．２以下のものがＳｉＣに対するバリアの高さが小さく，オン抵抗を下げることができる。金属ＭとしてはＴｉ以外に，Ｌａ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｃｒ，Ｍｏ，Ｗ，Ｍｎ，Ｒｅ，Ｎｉ，Ｒｕ，Ｐｄ，Ｌｕ，Ｆｅ，Ｏｓ，Ｉｒ，Ｃｏ，Ｒｈ，Ｐｔがあげられる。
　ウ　「【００３３】以上のようにして作製したサンプルに対して，電圧と容量の関係からビルトイン電圧を求めバリアハイトを求めた。なお，比較例としてＴｉをショットキー電極としたものも同様に作製し，バリアハイトを求めた。その結果，Ｔｉの場合は０．９ｅＶのバリアハイトであったが，本実施形態の場合には各試料とも０．２〜０．８ｅＶの範囲内であった。ばらつきは見られたが，どちらかというとＳｃの割合が少ないほうがバリアハイトの値が大きい傾向であった。」
　エ　「【００４０】（実施形態５）第１の金属としてＬａを，第２の金属としてＡｌを用い，これらを基板温度２００℃で同時に蒸着して，Ｌａ3 Ａｌ，ＬａＡｌ2 をショットキー電極として用いた２種類のショットキーダイオードを第３の実施形態と同様に作製した。また，比較例として，Ｌａをショットキー電極とした試料も作製した。
【００４１】測定の結果，
ＳｉＣとのショットキー接合のバリアハイトは，Ｌａ
3
 Ａｌでは０．４ｅＶ，ＬａＡｌ
2
 では０．６ｅＶであった。
（実施形態６）第１の金属としてＳｃ，Ｙ或いはランタン系のＬａ，Ｃｅ，Ｇｄ，Ｎｄを用い，第２の金属としてＲｕ，Ａｇ，Ｃｏ，Ｚｎ，Ｃｄ，Ｈｇ，Ｇａ，Ｉｎ，Ｔｌ，Ｓｎ，Ｐｂ，Ｓｂ，Ｂｉ，Ｐｔ，Ａｕを用い，第１の金属／第２の金属の比率が０．３〜３の合金をショットキー電極とした。作製方法は第３の実施形態と同様であり，また同様にバリアハイトを評価した。」
（２）引用発明６
　前記（１）より，引用文献６には次の発明（以下，「引用発明６」という。）が記載されていると認められる。
「ＳｉＣに対するショットキー電極として，仕事関数が５．２以下の金属または合金を用いること。」
７　引用文献７の記載
（１）引用文献７
　引用文献７には，図面とともに，次の記載がある。
　ア　「発明の分野
　本発明は，整流器，特に
金属・半導体整流素子
　イ　「しかしながら，およそ６０ボルトの際立ってより高い逆降伏電圧が図１０Ａの整流器，とりわけ，第１の導電型不純物の濃度がなるべく，第２の表面１２ｂから陰極領域１２ｃへの方向（ｙ軸で示された方向）に，約５×１０16ｃｍ-3未満，より好ましくは２×１０16ｃｍ-3未満から，約１×１０17ｃｍ-3より大きな値まで
単調増加するようにドリフト領域１２ｄを不均一にドープすること
（２）引用発明７
　前記（１）より，引用文献７には次の発明（以下，「引用発明７」という。）が記載されていると認められる。
「金属・半導体整流素子において，単調増加するようにドリフト領域を不均一にドープすること。」
８　引用文献８の記載
（１）引用文献８
　引用文献８には，図面とともに，次の記載がある
　ア　「【０００１】
【発明の属する技術分野】本発明は，一導電型半導体層上に特定の不純物を含有するエピタキシャル層が形成されたショットキー接合形成用半導体基板と，この半導体基板表面に金属層が設けられたショットキー接合構造を有する半導体素子と，ショットキーバリアダイオードに関する。」
　イ　「【００２２】
【発明の実施の形態】以下，本発明の実施の形態について，図面を参照して詳細に説明する。図１は，本発明の
ショットキーバリアダイオード
【００２３】シリコン基板２は，シリコンのバルク結晶から切り出されたものに，不純物としてヒ素あるいはアンチモン等を，公知の技術を用いて，インゴットの引上過程で特定濃度含有させて製造した，ｎ型の半導体基板（一導電型半導体層）である。
エピ層３は，エピタキシャル成長によって形成した，たとえば３〜１０μｍの膜厚のシリコン薄膜からなるｎ型半導体基板
この不純物の濃度は，エピタキシャル成長の工程時に制御されて，本発明に特徴的な深さ方向の分布を有する。
【００２４】ガードリング５，５は，ｐ型半導体領域であり，金属層４の縁部における，逆方向電圧に対する耐圧特性が中心部より低下する現象を防ぐために形成されている。酸化膜６，６は，シリコン酸化膜からなり，絶縁膜および保護膜としての役目を担う。電極７はアノード側，電極８はカソード側の電極である。したがって，ショットキーバリアダイオード１では，図中の上から下に電流が流れるよう電圧をかける場合に順方向電圧（ＶF），逆向きに電圧をかける場合に逆方向電圧（ＶR）となる。
【００２５】前述したようにエピ層３は，本発明に特有の不純物の濃度分布を有する。この濃度分布について図２に基づいて説明する。図２中の実線は，図１のショットキーバリアダイオード１のエピ層３について，不純物の濃度分布（ａ），空間電荷分布（ｂ），所定の大きさの逆方向電圧を印加したときの電界強度（ｃ），を深さ方向の位置に対応させて示したもので，（ｂ）（ｃ）については，既知の方法を用い，計算により求めた値である。図２（ａ），（ｂ），（ｃ）いずれも，一点鎖線間がエピ層３に対応し，その区間より左側が金属層４，右側がシリコン基板２に対応する。また，図２（ａ），（ｂ），（ｃ）の縦軸は相対値である。」
（２）引用発明８
　前記（１）より，引用文献８には次の発明（以下，「引用発明８」という。）が記載されていると認められる。
「ショットキーバリアダイオードにおいて，ｎ型エピ層の不純物濃度が深さ方向の分布を有すること。」
９　引用文献９の記載
（１）引用文献９
　引用文献９には，図面とともに，次の記載がある。
　ア　「【００１３】
　図１に示すように，第１の実施形態の
ショットキーバリアダイオード
ＪＴＥ構造
　イ　「【００４１】
（第５の実施形態）
　図１４は，本発明の第５の実施形態に係る半導体装置の断面図である。第４の実施形態と同一箇所には同一番号を付して，重複する説明を省略する。
【００４２】
　第５の実施形態が第４の実施形態と異なる点は，
第２のｐ
-
 型層７の深さを第１のｐ
-
 型層６よりも深くし，第１のｐ
-
 型層６を下及び横から包み込むようにし，かつ第２のｐ
-
 型層７の中に第１のｐ
-
 型層６と同程度の濃度を有する複数のリング６´を有するようにしじた
【００４３】
　第２のｐ- 型層７の深さを深くすることにより，横方向電界の遮断効果を高めることが可能となる上，ＪＴＥ外側の角における電界集中を緩和することができ，かつドーズのマージンを広げることが可能となる。」
　ウ　図１４には，
第２のｐ
-
 型層７の中に複数のリング６´を有すること
（２）引用発明９
　前記（１）より，引用文献９には次の発明（以下，「引用発明９」という。）が記載されていると認められる。
「ショットキーバリアダイオードにおいて，ＪＴＥ構造として第２のｐ- 型層７の中に複数のリング６´を有すること。」
１０　引用文献１０の記載
（１）引用文献１０
　引用文献１０には，図面とともに，次の記載がある。
　ア　「【００２６】
　図４に，半導体装置１３の要部縦断面図を模式的に示す。
　
半導体装置１３では，リサーフ層２５内に複数の表面局所半導体領域２２６が形成されている。表面局所半導体領域２２６は，平面視したときに，中心領域の周囲をリサーフ層２５に沿って一巡して形成されている。
　表面局所半導体領域２２６が分散して形成されていると，アバランシェ現象が発生したときの空乏層の収縮が，多段的にゆっくりと進行するようになる。この結果，半導体装置１３では，急激な耐圧低下がさらに抑制され，ダイナミック特性がさらに改善される。」
　イ　図４には，リサーフ層２５内に複数の表面局所半導体領域２２６が形成されること，が記載されていると認められる。
（２）引用発明１０
　前記（１）より，引用文献１０には次の発明（以下，「引用発明１０」という。）が記載されていると認められる。
「半導体装置において，リサーフ層２５内に複数の表面局所半導体領域２２６が形成され，表面局所半導体領域２２６は，平面視したときに，中心領域の周囲をリサーフ層２５に沿って一巡して形成されていること。」
１１　引用文献１１の記載
（１）引用文献１１
　引用文献１１には，図面とともに，次の記載がある。
　ア　「【００６０】
（３）上記した各実施形態においては，ｐ型不純物領域１０８の表面におけるｐ＋＋型不純物領域１１０の内側及び外側にｐ＋型不純物領域１１２が形成された半導体装置を例にとって本発明の半導体装置を説明したが，本発明はこれに限定されるものではない。
図７は，変形例１に係る半導体装置４の部分断面図である
図７
ｐ型不純物領域１０８の表面におけるｐ
＋
型不純物領域１１２の外側にｐ
＋
型不純物領域１１２と離隔してｐ
＋
型不純物領域１１４がさらに形成されていてもよい
　イ　図７には，
ｐ型不純物領域１０８の中に複数のｐ
＋
型不純物領域１１４がさらに形成されること
（２）引用発明１１
　前記（１）より，引用文献１１には次の発明（以下，「引用発明１１」という。）が記載されていると認められる。
「半導体装置において，ｐ型不純物領域１０８の中に複数のｐ＋型不純物領域１１４がさらに形成されること。」
第６　判断
１　本願発明１について
（１）本願発明１と引用発明１との対比
　ア　引用発明１の「第１のｎ型ドリフト層３」と「第２のｎ型ドリフト領域８」は，ドリフト層である点でまとめることができ，すると，この「ドリフト層」は「ｐ型トレンチ領域４及び母線５の上面」と「ｐ型トレンチ領域４」を有することになるから，本願発明１の「アクティブ領域をもつ第１面と，複数の接合障壁エレメント凹部とを有するドリフト層」を満たし，さらに前記「ドリフト層」は「ｎ型」であり，「エッジ終端構造として第１のｎ型ドリフト層３の上面にｐ型接合終端拡張６ｃを含む」から，「エッジ終端構造」が形成される領域を「エッジ終端領域」とすれば，本願発明１の「前記ドリフト層は，第１導電型のドーピング材料によりドープされ，エッジ終端領域と関連し」を満たす。
　イ　引用発明１において「第１のｎ型ドリフト層３の上にｐ型トレンチ領域４，第２のｎ型ドリフト領域８及びｐ型の母線５が形成され」かつ「エッジ終端構造として第１のｎ型ドリフト層３の上面にｐ型接合終端拡張６ｃを含む」もので，「ｐ型トレンチ領域４，第２のｎ型ドリフト領域８及びｐ型の母線５が形成され」るアクティブ領域と「エッジ終端構造」とは，第１のｎ型ドリフト層３の上とその上面の位置関係にあるから，本願発明１の「前記エッジ終端領域は，前記アクティブ領域と実質的に横方向で隣接し，エッジ終端構造を含む」を満たす。
　ウ　引用発明１において「第２のｎ型ドリフト領域８上にショットキーコンタクトを形成する金属はｐ型トレンチ領域４及び母線５の上面と接触して陽極１０を形成」するから，本願発明１の「ショットキー接合を形成するために前記第１面の前記アクティブ領域の上にあるショットキー層」を満たす。
　エ　引用発明１の「ｐ型トレンチ領域４」は，「ｐ型」にドープされており，「複数のｐ型トレンチ領域４は複数の第２のｎ型ドリフト領域８の間に形成される」（前記第５の１（１）オ）もので「横方向に配列される」（前記第５の１（１）カ）から，本願発明１の「複数の第１のドープされた領域であって，前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び，前記複数の第１のドープされた領域は，第１のドープ濃度で前記第１導電型とは逆の第２導電型のドーピング材料によりドープされ，前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成し」を満たす。
　オ　引用発明１において，「エッジ終端構造として第１のｎ型ドリフト層３の上面にｐ型接合終端拡張６ｃを含む」から，「第１のｎ型ドリフト層３の上面」は，「第１のｎ型ドリフト層３の上に」形成された「ｐ型トレンチ領域４，第２のｎ型ドリフト領域８及びｐ型の母線５」よりも下にあるから，凹部の底面ということができ，すると，引用発明１の「ｐ型接合終端拡張６ｃ」は，本願発明１の「前記エッジ終端凹部の底面から前記エッジ終端領域の下の前記ドリフト層の中に延びている凹部ウェルであって，前記凹部ウェルは第２の導電型のドーピング材料でドープされる，凹部ウェル」を満たす。
　カ　してみると，本願発明１と引用発明１とは，下記キの点で一致し，下記クの点で相違する。
　キ　一致点
「半導体デバイスであって，
　アクティブ領域をもつ第１面と，複数の接合障壁エレメント凹部とを有するドリフト層であって，前記ドリフト層は，第１導電型のドーピング材料によりドープされ，エッジ終端領域と関連し，前記エッジ終端領域は，前記アクティブ領域と実質的に横方向で隣接し，エッジ終端構造を含む，ドリフト層と，
　ショットキー接合を形成するために前記第１面の前記アクティブ領域の上にあるショットキー層と，
　複数の第１のドープされた領域であって，前記複数の接合障壁エレメント凹部のうちの対応するもののあたりで前記ドリフト層の中へと延び，前記複数の第１のドープされた領域は，第１のドープ濃度で前記第１導電型とは逆の第２導電型のドーピング材料によりドープされ，前記ドリフト層において前記ショットキー接合の下に接合障壁エレメントのアレイを形成する，複数の第１のドープされた領域と，
　前記エッジ終端凹部の底面から前記エッジ終端領域の下の前記ドリフト層の中に延びている凹部ウェルであって，前記凹部ウェルは第２の導電型のドーピング材料でドープされる，凹部ウェルと，
　を含む，半導体デバイス。」
　ク　相違点
（ア）相違点１
　本願発明１において「前記エッジ終端領域は前記第１面からドリフト層の中に延びるエッジ終端凹部を有し，前記エッジ終端構造は前記エッジ終端凹部に形成された複数のガード・リングを含」み「前記複数のガード・リングは前記エッジ終端凹部の前記底面に形成され，前記凹部ウェルの中に延びる」のに対して，引用発明１においてはそうなっていない点。
（イ）相違点２
　本願発明１において「前記アクティブ領域は前記ドリフト層のメサに設けられ，前記アクティブ領域の周りの前記ドリフト層の前記第１面はメサ・ガード・リング凹部を含み，メサ・ガード・リングは，前記メサ・ガード・リング凹部あたりに延びており，前記メサ・ガード・リングは，前記第１のドープ濃度とは異なる第２のドープ濃度で，前記第２導電型のドーピング材料によりドープされている」のに対して，引用発明１においてはそうなっていない点。
（２）判断
　相違点２について検討する。
　引用文献２ないし１１には，前記第５の２ないし１１に示したとおりの記載があるが，相違点２に係る構成については，記載も示唆もない。
　したがって，相違点１について検討するまでもなく，本願発明１は，引用文献１ないし１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
（３）小括
　以上のとおりであるから，本願発明１は，引用文献１ないし１１に記載された発明に基づいて当業者が容易に発明をすることができたとはいえない。
２　本願発明２ないし２３について
　本願発明２ないし２３は，本願発明１を引用するものであり，本願発明１の発明特定事項をすべて含みさらに他の発明特定事項を付加したものに相当するから，前記１と同様の理由により，引用文献１ないし１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　
第７　原査定の理由についての判断
１　理由１について
　前記第６に示したとおり，本願発明１ないし２３は，引用文献１ないし１１に記載された発明に基づいて，当業者が容易に発明をすることができたとはいえない。
　よって，原査定の理由１では本願を拒絶することはできない。
２　理由２について
　原査定時の請求項７に対応する当審補正後の請求項１０には「低障壁」の用語は記載されていない。
　よって，原査定の理由２では本願を拒絶することはできない。
　
第８　むすび
　以上のとおり，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。