【手続補正書】
【提出日】平成28年9月29日(2016.9.29)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
【図１】第１の実施形態の半導体装置の構成を表わす図である。
【図２】第２の実施形態の半導体装置の構成を表わす図である。
【図３】電源ＩＰ回路と、内部電圧監視回路の構成を表わす図である。
【図４】ロウパスフィルタ（ＬＰＦ）１０の構成を表わす図である。
【図５】ＣＳ回路１１の構成を表わす図である。
【図６】ＶＲＥＦ生成回路１３の構成を表わす図である。
【図７】ＰＯＲＡ回路１４の構成を表わす図である。
【図８】ＤＥＬＡＹ１５の構成を表わす図である。
【図９】ＤＥＬＡＹ１６の構成を表わす図である。
【図１０】ＰＦ１９の構成を表す図である。
【図１１】外部電圧監視回路５内の分圧回路２０の構成を表わす図である。
【図１２】ＰＦ２２の構成を表す図である。
【図１３】バーンインテスト回路２４の構成を表す図である。
【図１４】モニタ回路群６２３に含まれるモニタ回路２３の構成を表す図である。
【図１５】モニタ回路群６２３に含まれるモニタ回路６１の構成を表す図である。
【図１６】モニタ回路群６２３に含まれるモニタ回路６２の構成を表す図である。
【図１７】モニタ回路群６２３に含まれるモニタ回路６３の構成を表す図である。
【図１８】ロウパスフィルタ（ＬＰＦ）２５の構成を表わす図である。
【図１９】ＶＲＥＦ生成回路２８の構成を表わす図である。
【図２０】ＣＳ回路２６の構成を表わす図である。
【図２１】第２の実施形態の半導体チップ２００上への電源ＩＰ回路１および内部電圧監視回路２内の各構成要素の配置例を表わす図である。
【図２２】第３の実施形態の半導体チップ２００上への電源ＩＰ回路１および内部電圧監視回路２内の各構成要素の配置例を表わす図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
基準電圧生成回路を構成する一部の素子３１０が、半導体チップ３２０の第１のコーナ領域３０１に配置される。基準電圧生成回路を構成する残りの素子３１１が、半導体チップの縁部よりも内側のコア領域３９０に配置される。第１のコーナ領域３０１、第２のコーナ領域３０２、第３のコーナ領域３０３、第４のコーナ領域３０４のうち、第１のコーナ領域３０１は、残りの素子３１１に最も近いコーナ領域である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
この半導体装置８１は、半導体チップ上に搭載される電源ＩＰ回路１と、内部電圧監視回路２と、ＰＭＵ（Power Management Unit）回路７と、ＣＰＵ（Central Processing Unit）８５と、メモリ８６と、ＰＬＬ（phase locked loop）クロック回路８７とを備え
る。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
電源ＩＰ回路１は、外部電源電圧ＶＣＣを受けて、外部電源電圧ＶＣＣから内部電圧ＶＤＤを生成して、半導体装置８１の各構成要素（ＣＰＵ８５、メモリ８６、ＰＬＬクロック回路８７）に内部電圧ＶＤＤを供給する。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
内部電圧監視回路２は、電源ＩＰ回路１で生成された内部電圧ＶＤＤを監視する。
ＰＭＵ回路７は、電源ＩＰ回路１から出力される内部電圧ＶＤＤおよび内部電圧監視回路２からの検出信号に従って、電源ＩＰ回路１を制御する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
セレクタ８は、通常時には基準電圧生成回路３から出力される基準電圧ＶＲＥＦを出力し、テスト時にはテスト回路６から出力されるバーンインテスト電圧ＢＩＶを出力する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
次に、外部電圧監視回路５に含まれる各構成要素について説明する。
分圧回路２０は、外部電圧ＶＣＣを分圧して、分圧電圧ＶＣＣＯを出力する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
オペアンプＯＰ３は、分圧電圧ＶＣＣＯと、基準電圧ＶＲＥＦの大きさを比較して、比較結果を表わす信号ＤＥ１を出力する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
スタートアップ回路５３に含まれる抵抗素子Ｒ６は、応力の影響が小さく、なおかつ応力の影響を受けても、スタートアップ回路５３は、比較的マージンがとりやすい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
したがって、本実施の形態では、スタートアップ回路５３に含まれる抵抗素子Ｒ６を半導体チップのコーナ領域に配置する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
スタートアップ回路５３に含まれる抵抗素子Ｒ６と、スタートアップ回路５３内の残りの回路とを結ぶ配線の長さが長くなると、配線にノイズが混入される可能性が高くなる。それゆえ、本発明の実施形態では、半導体チップのコーナ領域に配置されるスタートアップ回路５３内の抵抗素子Ｒ６と、半導導体チップの縁よりも内側のコア領域に配置されるスタートアップ回路５３内の残りの回路とを近接した位置に配置する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
ＰチャネルＭＯＳトランジスタＰ６のゲートは、定電流ＩＢを受ける。ＰチャネルＭＯＳトランジスタＰ６と抵抗素子Ｒ７との間のノードが、インバータＩＶ５１と接続される。インバータＩＶ５２が、パワーオンリセット信号ＰＯＲを出力する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８４
【補正方法】変更
【補正の内容】
【００８４】
ＤＥＬＡＹ１５は、外部電源電圧ＶＣＣ２とグランドとの間に直列に設けられるＰチャネルＭＯＳトランジスタＰ７と、ＰチャネルＭＯＳトランジスタＰ８と、ＮチャネルＭＯＳトランジスタＮ８とを備える。また、ＤＥＬＡＹ１５は、外部電源電圧ＶＣＣ２とグランドとの間に直列に設けられるＰチャネルＭＯＳトランジスタＰ９と、ＮチャネルＭＯＳトランジスタＮ９とを備える。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
ＤＥＬＡＹ１６は、外部電源電圧ＶＣＣ２とグランドとの間に直列に設けられるＰチャネルＭＯＳトランジスタＰ１４と、ＰチャネルＭＯＳトランジスタＰ１５と、ＮチャネルＭＯＳトランジスタＮ１５とを備える。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
容量素子Ｃ８が、ＤＥＬＡＹ１６内の残りの回路と遠く離れていると、配線容量と抵抗が加わり遅延量が増加するが、この遅延量は相対的に、容量素子Ｃ８による遅延量に対して無視できる程度である。また、配線にノイズが注入されても、ＤＥＬＡＹ１６の後段のＰＦ１９によって、ノイズが除去される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１０５
【補正方法】変更
【補正の内容】
【０１０５】
オペアンプＯＰ３は、電圧Ｖｄと、基準電圧ＶＲＥＦとを比較して、比較結果を表わす検出信号ＤＥ１を出力する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正の内容】
【０１０９】
（パルスフィルタ（ＰＦ）２２）
図１２は、ＰＦ２２の構成を表す図である。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
ＰＦ２２は、ＰチャネルＭＯＳトランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１２で構成されるインバータＩＶ６と、ＰチャネルＭＯＳトランジスタＰ１３とＮチャネルＭＯＳトランジスタＮ１３で構成されるインバータＩＶ７とを備える。ＰＦ２２は、さらに、外部電源電圧ＶＣＣとグランドとの間に直列に接続された容量素子Ｃ６および容量素子Ｃ７と、インバータＩＶ６の出力と、インバータＩＶ７の入力の間に設けられる抵抗素子Ｒ９を備える。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
インバータＩＶ６は、オペアンプＯＰ３の出力信号ＤＥ１を受ける。インバータＩＶ７の入力は、容量素子Ｃ６と容量素子Ｃ７の間に接続される。インバータＩＶ７は、検出信号ＤＥＣ１を出力する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
ＰＦ２２は、デジタル回路である。すなわち、入力される信号ＤＥ１および出力される信号ＤＥＣ１は、ロウレベルまたはハイレベルのデジタル信号である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１１７
【補正方法】変更
【補正の内容】
【０１１７】
分圧回路９８は、抵抗素子ＲＢ１〜ＲＢ４のみで構成されているため、応力の影響は小さい。また、分圧回路９８は、抵抗比によって電圧Ｖ１〜Ｖ４を出力しているため、抵抗素子ＲＢ１〜ＲＢ４のすべてを半導体チップのコーナ領域に配置して、応力の影響を抵抗素子ＲＢ１〜ＲＢ４のすべてに対して一律にすることによって、抵抗比が変化せずに、その結果、電圧Ｖ１〜Ｖ４が変化しないようにすることができる。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１４４
【補正方法】変更
【補正の内容】
【０１４４】
モニタ回路６３は、オペアンプＯＰ１３の位相余裕とＰＳＲＲの改善のために、容量素子Ｃ１９からなる出力安定化回路８２を備える。出力安定化回路８２は、容量素子Ｃ１９に代えて、抵抗素子および容量素子で構成してもよい。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１５５
【補正方法】変更
【補正の内容】
【０１５５】
ＶＲＥＦ生成回路２８は、電圧生成部９５を含む。
電圧生成部９５は、オペアンプＯＰ５１と、セレクタＳＬ５３，ＳＬ１１と、外部電源電圧ＶＣＣ３とグランドとの間に配置されるＰＭＯＳトランジスタＰ５２と複数の直列接続された抵抗素子ＲＲ１〜ＲＲｎとを含む。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１５６
【補正方法】変更
【補正の内容】
【０１５６】
オペアンプＯＰ５１は、ＢＧＲ回路２７から出力される電圧Ｖａ２と、セレクタＳＬ１１の出力との差を増幅して、ＰチャネルＭＯＳトランジスタＰ５２のゲートに出力する。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１６０
【補正方法】変更
【補正の内容】
【０１６０】
出力安定化回路６１は、ＰＭＯＳトランジスタＰ５２と抵抗素子ＲＲ１の間のノードとグランドとの間に設けられる直列接続された抵抗素子Ｒ１２，Ｒ１３，Ｒ１４と容量素子Ｃ１２を含む。出力安定化回路６１は、抵抗素子と容量素子のみで構成されるため、応力の影響が小さく、かつ応力の影響を受けても、ＶＲＥＦ生成回路２８は比較的マージンがとりやすい回路である。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０１７７
【補正方法】変更
【補正の内容】
【０１７７】
半導体チップは、４つのコーナ領域２０１，２０２，２０３，２０４を含む。
コーナ領域２０１およびコーナ領域２０３には、電源ＩＰ回路１に含まれる素子のうち、チップのコーナ領域に配置可能な素子が配置される。コーナ領域２０１には、接続される素子と近接した配置が必要な素子が配置される。コーナ領域２０３には、接続される素子と離れた位置に配置可能な素子が配置される。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０１８５
【補正方法】変更
【補正の内容】
【０１８５】
第３のコーナ領域２０３には、図８に示すＤＥＬＡＹ１５内の容量素子Ｃ２と、図９に示すＤＥＬＡＹ１６内の容量素子Ｃ８と、図１０に示すＰＦ１９の全体と、図１２に示すＰＦ２２の全体と、図１３に示すバーンインテスト回路２４の全体が配置される。第３のコーナ領域２０３には、さらに、図１６に示すモニタ回路６２の全体、図１７に示すモニタ回路６３の全体が配置される。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０１８７
【補正方法】変更
【補正の内容】
【０１８７】
第２のコーナ領域２０２に配置されるのは、図１８に示すＬＰＦ２５の全体（抵抗素子と容量素子からなる）と、図１９に示すＶＲＥＦ生成回路２８内の出力安定化回路６１（抵抗素子と容量素子からなる）である。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０１９３
【補正方法】変更
【補正の内容】
【０１９３】
なお、また、同じパッケージであれば異なるチップでも接続できるため、半導体チップＡのコア領域の第１の領域Ｓに電源ＩＰ回路１の残りの素子を配置し、半導体チップＢのコーナ領域Ｒに電源ＩＰ回路１内の素子のうち、遠隔のコーナ領域に配置可能な素子が配置し、第１の領域Ｓと、コーナ領域Ｒとを、ＰＡＤとワイヤ配線を通じて接続することとしてもよい。
【手続補正３０】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2015228440.tif 000001
【手続補正３１】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2015228440.tif 000002
【手続補正３２】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
2015228440.tif 000003
【手続補正３３】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2015228440.tif 000004
【手続補正３４】
【補正対象書類名】図面
【補正対象項目名】図２０
【補正方法】変更
【補正の内容】
【図２０】
2015228440.tif 000005
【手続補正３５】
【補正対象書類名】図面
【補正対象項目名】図２１
【補正方法】変更
【補正の内容】
【図２１】
2015228440.tif 000006