(57)【要約】  ホストアダプタが、光電トランシーバの動作をモニタリングするように構成される。ホストアダプタは、トランシーバインタフェースと、メモリと、比較ロジックと、ホストインタフェースとを含む。トランシーバインタフェースは、光電トランシーバから、光電トランシーバの動作条件に対応するデジタル値を受信する。メモリは、光電トランシーバから受信したデジタル値を含む、光電トランシーバに関連する情報を記憶するための、１つまたは複数のメモリアレイを含む。比較ロジックは、デジタル値を制限値と比較してフラグ値を生成するように構成され、フラグ値は、光電トランシーバの動作中に、メモリ内の事前定義されたフラグ記憶位置に記憶される。ホストインタフェースは、ホスト装置から受信したコマンドに従って、事前定義されたフラグ記憶位置を含む、メモリ内の、ホストにより指定された位置から、ホスト装置が読み出すことを可能にする。
2007535242.tif 000002
【特許請求の範囲】
【請求項１】
光電トランシーバをモニタリングするための回路であって、前記回路は、
光電トランシーバをホスト装置に接続するように構成された、ホストアダプタを備え、前記ホストアダプタは、
前記光電トランシーバの動作条件に対応するデジタル値を、前記光電トランシーバから受信するための、トランシーバインタフェースと、
前記光電トランシーバから受信した前記デジタル値を含む、前記光電トランシーバに関連する情報を記憶するための、１つまたは複数のメモリアレイを含むメモリと、
前記デジタル値を制限値と比較してフラグ値を生成するように構成された、比較ロジックと（前記フラグ値は、前記光電トランシーバの動作中に前記メモリ内の事前定義されたフラグ記憶位置に記憶される）、
ホストから受信したコマンドに従って、前記事前定義されたフラグ記憶位置を含む、前記メモリ内の、ホストにより指定された位置から、前記ホストが読み出すことを可能にするように構成された、ホストインタフェースとを含む回路。
【請求項２】
前記ホストアダプタは、前記ホストアダプタの制御動作のための制御ロジックを含む、請求項１に記載の回路。
【請求項３】
前記制御ロジックは、前記光電トランシーバからの前記デジタル値の受信に応答した、前記比較ロジックの制御動作のためのロジックを含む、請求項２に記載の回路。
【請求項４】
前記制御ロジックは、前記デジタル値を要求する、前記ホスト装置から受信した命令に応答して、前記ホスト装置に前記デジタル値を送信するためのロジックを含む、請求項２に記載の回路。
【請求項５】
前記制御ロジックは、状態マシンを備える、請求項２に記載の回路。
【請求項６】
前記制御ロジックは、プログラマブルプロセッサを備える、請求項２に記載の回路。
【請求項７】
前記制御ロジックは、前記光電トランシーバまたは前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項２に記載の回路。
【請求項８】
前記ホストアダプタは、前記メモリへのアクセスを制御するためのメモリアクセスロジックをさらに含む、請求項１に記載の回路。
【請求項９】
前記メモリアクセスロジックは、前記ホスト装置から受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項８に記載の回路。
【請求項１０】
前記メモリアクセスロジックは、前記光電トランシーバから受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項８に記載の回路。
【請求項１１】
前記ホストアダプタは、前記光電トランシーバから読み出しデータストリームを受信するため、および前記光電トランシーバに書き込みデータストリームを送信するための、読み出しデータ経路および書き込みデータ経路をさらに含む、請求項１に記載の回路。
【請求項１２】
前記トランシーバインタフェースは、前記光電トランシーバから受信した命令を一時的に記憶するためのバッファを含む、請求項１に記載の回路。
【請求項１３】
前記ホストインタフェースは、前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項１に記載の回路。
【請求項１４】
前記ホストアダプタは、前記光電トランシーバまたは前記ホスト装置から信号を受信するため、および前記光電トランシーバまたは前記ホスト装置に信号を送信するための、信号線をさらに含む、請求項１に記載の回路。
【請求項１５】
前記信号は、レーザドライバへの信号入力ＴＸ＋およびＴＸ−と、後置増幅器からの信号出力ＲＸ＋およびＲＸーと、信号損失（Ｌｏｓｓ  ｏｆ  Ｓｉｇｎａｌ（ＬＯＳ））インジケータと、トランスミッタ障害指示（Ｔｒａｎｓｍｉｔｔｅｒ  Ｆａｕｌｔ  Ｉｎｄｉｃａｔｉｏｎ（ＴＸ  ＦＡＵＬＴ））と、トランスミッタ無効化入力（Ｔｒａｎｓｍｉｔｔｅｒ  Ｄｉｓａｂｌｅ  Ｉｎｐｕｔ（ＴＸＤＩＳ））信号とからなる群から選択される、請求項１４に記載の回路。
【請求項１６】
前記ホストアダプタと、前記ホスト装置とは、単一のハウジング内に収容される、請求項１に記載の回路。
【請求項１７】
前記光電トランシーバは、デジタルコントローラを含む、請求項１に記載の回路。
【請求項１８】
前記光電装置は、
複数のアナログ信号を前記光電装置から受信し（前記アナログ信号は、前記光電装置の動作条件に対応する）、前記受信したアナログ信号をデジタル値に変換するように構成された、アナログ−デジタル変換回路と、
前記ホストアダプタへの、前記デジタル値の少なくとも一部の通信を容易にするように構成された、インタフェースとを含む、請求項１に記載の回路。
【請求項１９】
前記アナログ−デジタル変換回路は、パワーレベル信号をデジタルパワーレベル値に変換するように構成され、前記ホストアダプタは、前記デジタルパワーレベル値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーレベル位置に記憶するように構成される、請求項１８に記載の回路。
【請求項２０】
前記比較ロジックは、前記デジタルパワーレベル値をパワー制限値と比較し、前記デジタルパワー信号と前記パワー制限値との前記比較に基づいてパワーフラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記パワーフラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーフラグ位置に記憶するように構成される、請求項１９に記載の回路。
【請求項２１】
前記アナログ−デジタル変換回路は、温度信号をデジタル温度値に変換するように構成され、前記ホストアダプタは、前記デジタル温度値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度位置に記憶するように構成される、請求項１８に記載の回路。
【請求項２２】
前記比較ロジックは、前記デジタル温度値を温度制限値と比較し、前記デジタル温度信号と前記温度制限値との前記比較に基づいて温度フラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記温度フラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度フラグ位置に記憶するように構成される、請求項２１に記載の回路。
【請求項２３】
前記複数のアナログ信号は、レーザバイアス電流と、レーザ出力パワーと、受信パワーとからなる組から選択される、２つのアナログ信号を含む、請求項１８に記載の回路。
【請求項２４】
前記アナログ−デジタル変換回路は、前記モニタリング回路の外部のソースから電圧信号を受信し、前記電圧信号をデジタル電圧値に変換するように構成され、前記ホストアダプタは、前記デジタル電圧値を、前記ホストアダプタ内の前記メモリ内のそれぞれの事前定義された位置に記憶するように構成される、請求項１８に記載の回路。
【請求項２５】
ホスト装置と、
光電トランシーバと、
前記光電トランシーバを前記ホスト装置に接続するように構成されたホストアダプタとを備えるシステムであって、前記ホストアダプタは、
前記光電トランシーバの動作条件に対応するデジタル値を、前記光電トランシーバから受信するための、トランシーバインタフェースと、
前記光電トランシーバから受信した前記デジタル値を含む、前記光電トランシーバに関連する情報を記憶するための、１つまたは複数のメモリアレイを含むメモリと、
前記デジタル値を制限値と比較してフラグ値を生成するように構成された、比較ロジックと（前記フラグ値は、前記光電トランシーバの動作中に前記メモリ内の事前定義されたフラグ記憶位置に記憶される）、
ホストから受信したコマンドに従って、前記事前定義されたフラグ記憶位置を含む、前記メモリ内の、ホストにより指定された位置から、前記ホストが読み出すことを可能にするように構成された、ホストインタフェースとを含むシステム。
【請求項２６】
前記ホストアダプタは、前記ホストアダプタの制御動作のための制御ロジックを含む、請求項２５に記載のシステム。
【請求項２７】
前記制御ロジックは、前記光電トランシーバからの前記デジタル値の受信に応答した、前記比較ロジックの制御動作のためのロジックを含む、請求項２６に記載のシステム。
【請求項２８】
前記制御ロジックは、前記デジタル値を要求する、前記ホスト装置から受信した命令に応答して、前記ホスト装置に前記デジタル値を送信するためのロジックを含む、請求項２６に記載のシステム。
【請求項２９】
前記制御ロジックは、状態マシンを備える、請求項２６に記載のシステム。
【請求項３０】
前記制御ロジックは、プログラマブルプロセッサを備える、請求項２６に記載のシステム。
【請求項３１】
前記制御ロジックは、前記光電トランシーバまたは前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項２６に記載のシステム。
【請求項３２】
前記ホストアダプタは、前記メモリへのアクセスを制御するためのメモリアクセスロジックをさらに備える、請求項２５に記載のシステム。
【請求項３３】
前記メモリアクセスロジックは、前記ホスト装置から受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項３２に記載のシステム。
【請求項３４】
前記メモリアクセスロジックは、前記光電トランシーバから受信した信号に応答して、前記ホストアダプタによる動作の順序を制御するための、シーケンスロジックを含む、請求項３２に記載のシステム。
【請求項３５】
前記ホストアダプタは、前記光電トランシーバから読み出しデータストリームを受信するため、および前記光電トランシーバに書き込みデータストリームを送信するための、読み出しデータ経路および書き込みデータ経路をさらに含む、請求項２５に記載のシステム。
【請求項３６】
前記トランシーバインタフェースは、前記光電トランシーバから受信した命令を一時的に記憶するためのバッファを含む、請求項２５に記載のシステム。
【請求項３７】
前記ホストインタフェースは、前記ホスト装置から受信した命令を一時的に記憶するためのバッファを含む、請求項２５に記載のシステム。
【請求項３８】
前記ホストアダプタは、前記光電トランシーバまたは前記ホスト装置から信号を受信するため、および前記光電トランシーバまたは前記ホスト装置に信号を送信するための、信号線をさらに含む、請求項２５に記載のシステム。
【請求項３９】
前記信号は、レーザドライバへの信号入力ＴＸ＋およびＴＸ−と、後置増幅器からの信号出力ＲＸ＋およびＲＸーと、信号損失（Ｌｏｓｓ  ｏｆ  Ｓｉｇｎａｌ（ＬＯＳ））インジケータと、トランスミッタ障害指示（Ｔｒａｎｓｍｉｔｔｅｒ  Ｆａｕｌｔ  Ｉｎｄｉｃａｔｉｏｎ（ＴＸ  ＦＡＵＬＴ））と、トランスミッタ無効化入力（Ｔｒａｎｓｍｉｔｔｅｒ  Ｄｉｓａｂｌｅ  Ｉｎｐｕｔ（ＴＸＤＩＳ））信号とからなる群から選択される、請求項３８に記載のシステム。
【請求項４０】
前記ホストアダプタと、前記ホスト装置とは、単一のハウジング内に収容される、請求項２５に記載のシステム。
【請求項４１】
前記光電トランシーバは、デジタルコントローラを含む、請求項２５に記載のシステム。
【請求項４２】
前記光電装置は、
複数のアナログ信号を前記光電装置から受信し（前記アナログ信号は、前記光電装置の動作条件に対応する）、前記受信したアナログ信号をデジタル値に変換するように構成された、アナログ−デジタル変換回路と、
前記ホストアダプタへの、前記デジタル値の少なくとも一部の通信を容易にするように構成された、インタフェースとを含む、請求項２５に記載のシステム。
【請求項４３】
前記アナログ−デジタル変換回路は、パワーレベル信号をデジタルパワーレベル値に変換するように構成され、前記ホストアダプタは、前記デジタルパワーレベル値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーレベル位置に記憶するように構成される、請求項４２に記載のシステム。
【請求項４４】
前記比較ロジックは、前記デジタルパワーレベル値をパワー制限値と比較し、前記デジタルパワー信号と前記パワー制限値との前記比較に基づいてパワーフラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記パワーフラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義されたパワーフラグ位置に記憶するように構成される、請求項４３に記載のシステム。
【請求項４５】
前記アナログ−デジタル変換回路は、温度信号をデジタル温度値に変換するように構成され、前記ホストアダプタは、前記デジタル温度値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度位置に記憶するように構成される、請求項４２に記載のシステム。
【請求項４６】
前記比較ロジックは、前記デジタル温度値を温度制限値と比較し、前記デジタル温度信号と前記温度制限値との前記比較に基づいて温度フラグ値を生成するためのロジックを含み、前記ホストアダプタは、前記温度フラグ値を、前記ホストアダプタ内の前記メモリ内の事前定義された温度フラグ位置に記憶するように構成される、請求項４５に記載のシステム。
【請求項４７】
前記複数のアナログ信号は、レーザバイアス電流と、レーザ出力パワーと、受信パワーとからなる組から選択される、２つのアナログ信号を含む、請求項４２に記載のシステム。
【請求項４８】
前記アナログ−デジタル変換回路は、前記モニタリング回路の外部のソースから電圧信号を受信し、前記電圧信号をデジタル電圧値に変換するように構成され、前記ホストアダプタは、前記デジタル電圧値を、前記ホストアダプタ内の前記メモリ内のそれぞれの事前定義された位置に記憶するように構成される、請求項４２に記載のシステム。
【請求項４９】
光電装置をモニタリングするための方法であって、
前記光電装置に接続されたホストアダプタにおいて、複数のアナログ信号を前記光電装置から受信するステップと（前記アナログ信号は、前記光電装置の動作条件に対応する）、前記受信したアナログ信号をデジタル値に変換するステップと、前記デジタル値を前記ホストアダプタ内の事前定義された位置に記憶するステップと、
前記デジタル値を制限値と比較してフラグ値を生成するステップと、前記フラグ値を前記ホストアダプタ内の事前定義されたフラグ位置に記憶するステップと、
ホスト装置から受信した命令に従って、前記事前定義されたフラグ位置を含む、前記ホストアダプタ内の、ホストにより指定された位置から、前記ホスト装置が読み出すことを可能にするステップとを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２００１年２月５日に出願された「光ファイバトランシーバのための統合メモリマップドコントローラ回路（ＩＮＴＥＧＲＡＴＥＤ  ＭＥＭＯＲＹ  ＭＡＰＰＥＤ  ＣＯＮＴＲＯＬＬＥＲ  ＣＩＲＣＵＩＴ  ＦＯＲ  ＦＩＢＥＲ  ＯＰＴＩＣＳ  ＴＲＡＮＳＣＥＩＶＥＲＳ）」と題された米国特許出願第０９／７７７，９１７号明細書、および２００２年１０月８日に出願された米国特許出願第１０／２６６，８６９号明細書の一部継続出願であり、これらの特許文献の両方は、それらの全体が参照により援用されるものとする。
【０００２】
発明の分野
本発明は、一般に、光ファイバトランシーバの分野に関し、特に、制御、セットアップ、モニタリング、および識別動作を実現するために、光電トランシーバとホストとの間に接続される、ホストアダプタに関する。
【背景技術】
【０００３】
関連技術の説明
光ファイバトランシーバ内の、２つの最も基本的な電子回路は、高速デジタルデータを受け取って、等価な光パルスを作るためにＬＥＤまたはレーザダイオードを電気的に駆動する、レーザドライバ回路と、光検知器からの比較的小さな信号を取得して、均一な振幅のデジタル電子出力を作るために増幅およびリミッティングを行う、レシーバ回路とである。これらの基本機能に加えて（および場合によっては、これらの基本機能と組み合わせられるものとして）、トランシーバ回路によって処理される必要があるその他のいくつかのタスク、および、トランシーバ回路によって、その機能を向上するために任意選択で処理されてもよいいくつかのタスクが存在する。これらのタスクとしては、以下が挙げられる（ただし、必ずしもこれらに限定されるものではない）。
【０００４】
・セットアップ機能。これらは、一般に、レーザダイオードのしきい値電流などの、構成要素特性のばらつきに対処するために、工場内で部品ごとに行われる、必要な調節に関連する。
【０００５】
・識別。これは、汎用メモリ、一般には、ＥＥＰＲＯＭ（電気的消去可能でプログラム可能な読み出し専用記憶装置）またはその他の不揮発性メモリを参照する。メモリには、好ましくは、業界標準に従うシリアル通信バスを使用してアクセス可能である。メモリは、トランシーバのタイプ、能力、シリアル番号、およびさまざまな規格との互換性を識別する、さまざまな情報を記憶するために使用される。標準的ではないが、サブコンポーネントのレビジョンおよび工場テストデータなどの追加情報を、このメモリ内にさらに記憶することが望ましい。
【０００６】
・目の安全性および一般の障害検出。これらの機能は、異常な、および安全でない可能性がある動作パラメータを識別するため、そして、これらをユーザに報告し、かつ／または、レーザシャットダウンを適宜実行するために使用される。
【０００７】
その上、多くのトランシーバでは、制御回路が、以下の追加機能の一部またはすべてを実行することが望ましい。
【０００８】
・温度補償機能。例えば、スロープ効率などの、主要なレーザ特性の既知の温度変化を補償する。
【０００９】
・モニタリング機能。トランシーバの動作特性および環境に関連するさまざまなパラメータをモニタリングする。モニタリングすることが望ましいパラメータの例としては、レーザバイアス電流、レーザ出力パワー、受信パワーレベル、供給電圧、および温度が挙げられる。理想的には、これらのパラメータは、モニタリングされ、ホスト装置に（および、したがってトランシーバのユーザに）報告されるか、またはホスト装置にとって（および、したがってトランシーバのユーザにとって）利用可能にされるべきである。
【００１０】
・電源オン時間。トランシーバの制御回路が、トランシーバが電源オン状態になっている総時間数を記録し、この時間値をホスト装置に報告するか、またはホスト装置にとって利用可能にすることが望ましい。
【００１１】
・マージニング。「マージニング」は、理想的な動作条件からの既知の偏差におけるトランシーバの性能を、エンドユーザがテストすることを可能にする機構であり、一般には、トランシーバのアクティブな構成要素を駆動するために使用される制御信号をスケーリングすることによって実現される。
【００１２】
・その他のデジタル信号。デジタル入力および出力の、極性および出力タイプについてのさまざまな要件と互換性があるようにするために、ホスト装置がトランシーバを設定できるようにすることが望ましい。例えば、デジタル入力は、トランスミッタ無効化およびレート選択機能のために使用され、デジタル出力は、トランスミッタ障害および信号損失条件を示すために使用される。
【００１３】
図１は、代表的な従来技術の光ファイバトランシーバの、本質的特徴の概略図である。主回路１は、少なくとも、送信およびレシーバ回路経路と、電源電圧１９と、接地接続１８とを含む。レシーバ回路は、一般に、機械的ファイバ接続口と、フォトダイオードと、前置増幅器（プリアンプ）回路とを含む、レシーバ光サブアセンブリ（ＲＯＳＡ）２からなる。ＲＯＳＡは後置増幅器（ポストアンプ）集積回路４に接続され、後置増幅器（ポストアンプ）集積回路４の機能は、ＲＸ＋およびＲＸ−ピン１７を介して外部回路に接続される、固定出力振幅デジタル信号を生成することである。ポストアンプは、さらに、多くの場合、適切に強い光入力の有無を示す、信号検出（Ｓｉｇｎａｌ  Ｄｅｔｅｃｔ（ＳＤ））または信号損失（Ｌｏｓｓ  ｏｆ  Ｓｉｇｎａｌ）として知られるデジタル出力信号も提供する。信号検出（ＳＤ）出力は、ピン１８上の出力として提供される。送信回路は、一般に、トランスミッタ光サブアセンブリ（ＴＯＳＡ）３と、レーザドライバ集積回路５とからなる。ＴＯＳＡは、機械的ファイバ接続口と、レーザダイオードまたはＬＥＤとを含む。レーザドライバ回路は、一般に、ＡＣ駆動電流とＤＣバイアス電流とをレーザに提供する。ＡＣ駆動のための信号入力は、ＴＸ＋およびＴＸ−ピン１２から取得される。一般に、レーザドライバ回路は、レーザへのバイアス電流（または出力パワー）レベルおよびＡＣ変調駆動などの、特定のパラメータの、個別の工場セットアップを必要とする。一般にこれは、可変抵抗器を調節することによって、または、工場で選択された抵抗器７、９（すなわち、工場で選択された抵抗値を有する抵抗器）を配置することによって実現される。その上、バイアス電流および変調の温度補償も、多くの場合、必要とされる。この機能は、レーザドライバ集積回路内に統合されてもよく、または、サーミスタ６、８などの外部感温素子の使用を通して実現されてもよい。
【００１４】
上述の最も基本的な機能に加えて、一部のトランシーバプラットフォーム規格には追加機能が含まれている。この例は、ギガビット・インタフェース・コンバータ（ＧＢＩＣ）規格に記載されている外部ＴＸ  ｄｉｓａｂｌｅ  １３およびＴＸ  ｆａｕｌｔ  １４ピンである。ＧＢＩＣ規格では、外部ＴＸ  ｄｉｓａｂｌｅピンは、ホスト装置によってトランスミッタが遮断されることを可能にし、ＴＸ  ｆａｕｌｔピンは、レーザまたは関連するレーザドライバ回路内に存在する何らかの障害条件の、ホスト装置へのインジケータである。この基本的な記載に加えて、ＧＢＩＣ規格には、リセット動作およびその他の動作を実装するために、これらの制御信号がどのように機能し相互作用するかを説明する、一連のタイミング図も含まれている。この機能の一部は、レーザ回路内に障害条件が存在する場合の、目に安全ではない放射レベルを防止することを目的としている。これらの機能は、レーザドライバ回路自体に統合されてもよく、または、任意選択の追加の集積回路１１内に存在してもよい。最後に、ＧＢＩＣ規格は、さらに、クロック１５およびデータ１６線からなる、（ＡＴＭＥＬ  ＡＴ２４Ｃ０１ＡファミリのＥＥＰＲＯＭ製品のシリアルインタフェースを使用するものとして定義された）シリアルインタフェースを介して読み出されることが可能な、標準化されたシリアルＩＤ情報を、ＥＥＰＲＯＭ  １０が記憶することも要求する。
【００１５】
同様の原理は、トランシーバの全機能の半分しか実装しない光ファイバトランスミッタまたはレシーバに、明確に適用される。
【００１６】
さらに、光ファイバトランシーバから放射される光エネルギーは、人間の目にとって危険な可能性がある。特に懸念されるのはレーザであり、その理由は、レーザは、エネルギーを細いビームに集中させる、単色で、コヒーレントな、高度に平行化された光を放射するためである。生物組織、特に目に害を与える可能性があるのは、この細いビームのエネルギー密度である。
【００１７】
生物組織に与えられる害の深刻さは、エネルギーの量と、露光時間と、光の波長（目は、より短い波長によって、より損傷を受けやすい）に依存する。さらに、光ファイバシステム内で使用されるほとんどの光は、可視ではない赤外線エネルギーであるため、被害者はそのような赤外線エネルギーに、気づかずに露光される可能性がある。
【００１８】
したがって、目の安全性の問題に対処するために、レーザをベースとする製品は、規格によって規制されている。米国では、これらの規制の責任は、食品医薬品局（Ｆｏｏｄ  ａｎｄ  Ｄｒｕｇ  Ａｄｍｉｎｉｓｔｒａｔｉｏｎ）の医療機器・放射線保健センター（Ｃｅｎｔｅｒ  ｆｏｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ｒａｄｉｏｌｏｇｉｃａｌ  Ｈｅａｌｔｈ（ＣＤＲＨ））にある。米国外では、主要な規制は、国際電気標準会議（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｔｅｃｈｎｉｃａｌ  Ｃｏｍｍｉｓｓｉｏｎ（ＩＥＣ））パブリケーション８２５である。これらの規制は、装置そのものと、それらの装置を使用する製品の両方を対象とする。
【００１９】
ＣＤＲＨおよびＩＥＣ規制は、以下のように、装置の４つのクラスを定義する。
・クラスＩ：これらの装置は、本質的に安全であると見なされる。ＩＥＣでは分類ラベルが必要とされるが、ＣＤＲＨでは必要とされない。
・クラスＩＩ：クラス２レーザは、０．２５秒の露光について、クラスＩ装置と同様のレベルを有する。目の保護は、通常、「正常な回避反応」と呼ばれるものによって提供される。これは、被害者は通常、意図しないまばたきによって露光に反応するということを意味している。
・クラスＩＩＩ：ＣＤＲＨおよびＩＥＣの両方が、ＩＩＩａおよびＩＩＩｂという２つのサブクラスを定義している。クラスＩＩＩａ装置は、明るい光という通常の条件下で、人の目を傷めることはない。ただし、顕微鏡または望遠鏡などの視覚補助具を通して見られた場合は、目を傷める可能性がある。クラスＩＩＩａについては、ＣＤＲＨは可視光のみを対象としているのに対して、ＩＥＣは全波長を含めている。クラスＩＩＩｂ装置は、光が直接見られた場合に、目を傷める可能性がある。
・クラスＩＶ：これらの装置は、クラスＩＩＩｂレーザよりもさらに強力である。それらは、間接的に見られた場合でも目を傷める可能性がある。
【００２０】
上述の規制は、所与の波長における許容パワーレベルを決定するための式と、パワーレベルを測定または評価するための手順とを使用する。光ファイバ伝送技術におけるほとんどのレーザは、クラスＩまたはクラスＩＩＩｂ装置のいずれかである。クラスＩ装置は、特別な対策は必要としない。クラスＩＩＩｂ装置では、警告ラベルと文書内での警告とに加えて、偶発的な露光の可能性を減らすように回路が設計されることが要求される。例えば、露光の可能性がある場合にレーザが動作しないように、セーフティインターロックが提供される。
【発明の開示】
【発明が解決しようとする課題】
【００２１】
１つの安全システムは、オープンファイバ制御（ｏｐｅｎ  ｆｉｂｅｒ  ｃｏｎｔｒｏｌ（ＯＦＣ））と呼ばれ、これは、トランスミッタとレシーバとの間の回路が開放されている場合にレーザをシャットダウンする。一般的なＯＦＣシステムは、光リンクを継続的にモニタリングし、受信回路に、送信回路へのフィードバックを提供させることによって、リンクが正しく動作していることを確実にする。受信回路がデータを受信しない場合は、危険な光レベルへの露光を許可する可能性がある障害が発生したという想定のもとに、送信回路はレーザの動作を停止する。しかし、このシステムは、トランスミッタとレシーバとの間に追加のセンサおよび／または回路を必要とする。これはコストがかかり、トランスミッタがレシーバにまだ接続されていない場合は、非効率である。
【課題を解決するための手段】
【００２２】
概要
ホストアダプタが、光電トランシーバの動作をモニタリングするように構成される。ホストアダプタは、トランシーバインタフェースと、メモリと、比較ロジックと、ホストインタフェースとを含む。トランシーバインタフェースは、光電トランシーバから、光電トランシーバの動作条件に対応するデジタル値を受信する。メモリは、光電トランシーバから受信したデジタル値を含む、光電トランシーバに関連する情報を記憶するための、１つまたは複数のメモリアレイを含む。比較ロジックは、デジタル値を制限値と比較してフラグ値を生成するように構成され、フラグ値は、光電トランシーバの動作中に、メモリ内の事前定義されたフラグ記憶位置に記憶される。ホストインタフェースは、ホスト装置から受信したコマンドに従って、事前定義されたフラグ記憶位置を含む、メモリ内の、ホストにより指定された位置から、ホスト装置が読み出すことを可能にする。
【００２３】
本発明の追加の目的および特徴は、以下の詳細な説明および添付の特許請求の範囲を、図面と関連させて参照することによって、より容易に明らかとなる。
【００２４】
いくつかの図面にわたる同様の参照番号は、対応する部分を意味している。
【発明を実施するための最良の形態】
【００２５】
実施形態の詳細な説明
トランシーバ１００は、レシーバ光サブアセンブリ（ＲＯＳＡ）１０２およびトランスミッタ光サブアセンブリ（ＴＯＳＡ）１０３を、高速電気信号を外界に伝達する、関連する後置増幅器１０４およびレーザドライバ１０５集積回路とともに含む。ただし、この場合、他のすべての制御および設定機能は、コントローラＩＣと呼ばれる３つ目のシングルチップ集積回路１１０を使用して実装される。
【００２６】
コントローラＩＣ  １１０は、エンドユーザとのすべての低速通信を処理する。これらの低速通信には、信号損失（ＬＯＳ）１１１、トランスミッタ障害指示（ＴＸ  ＦＡＵＬＴ）１４、およびトランスミッタ無効化入力（ＴＸＤＩＳ）１３などの、規格化されたピン機能によるものが含まれる。コントローラＩＣ  １１０は、コントローラ内のメモリマップド位置にアクセスするための、メモリインタフェースとも呼ばれる、２線式シリアルインタフェース１２１を有する。後に示すメモリマップテーブル１、２、３、および４は、トランシーバコントローラの一実施形態の例示的メモリマップである。メモリマップテーブル１、２、３、および４は、本明細書中に記載する値および制御機能のメモリマップを示すのに加えて、本明細書の範囲外にある多くのパラメータおよび制御機構も示すことに留意されたい。
【００２７】
インタフェース１２１は、ホスト装置インタフェース入力／出力線（代表的には、クロック（ＳＣＬ）およびデータ（ＳＤＡ）線）１５および１６に接続される。一部の実施形態では、シリアルインタフェース１２１は、ＧＢＩＣおよびＳＦＰ規格でも使用されている２線式シリアルインタフェース規格に従って動作するが、代替実施形態では、他のシリアルインタフェースが同様に良好に使用されてもよい。２線式シリアルインタフェース１２１は、コントローラＩＣ  １１０のすべての設定および照会のために使用され、メモリマップド装置としての、光電トランシーバの制御回路へのアクセスを可能にする。すなわち、コントローラ内の１つまたは複数の不揮発性メモリ装置１２０、１２２、１２８（例えば、ＥＥＰＲＯＭ装置）の事前定義されたメモリ位置に値を書き込むことによって、テーブルおよびパラメータが設定されるのに対して、同じ不揮発性メモリ装置１２０、１２２、１２８の所定のメモリ位置を読み出すことによって、診断およびその他の出力と、ステータス値とが出力される。この技術は、現在規定されている、多くのトランシーバのシリアルＩＤ機能（ＥＥＰＲＯＭ内に記憶された識別および機能データを読み出すために２線式シリアルインタフェースが使用される）と整合性がある。
【００２８】
メモリ装置１２０、１２２、１２８内の一部のメモリ位置は、デュアルポートであるか、または場合によっては、さらに、トリプルポートであるということに、ここで留意されたい。すなわち、これらのメモリマップド位置が、シリアルインタフェース１２１を介して読み出されること、および場合によっては書き込まれることが可能である間に、それらのメモリマップド位置は、さらに、コントローラ１１０内の他の回路によって直接アクセスされる。例えば、メモリ１２０内に記憶された特定の「マージニング」値が、Ｄ／Ａ出力装置１２３に送信されているドライブレベル信号を調節（すなわち、拡大または縮小）するために、ロジック１３４によって直接読み出されて使用される。同様に、（Ａ）ロジック回路１３１によって書き込まれ、かつ、（Ｂ）ロジック回路１３３によって直接読み出される、メモリ１２８内に記憶されるフラグが存在する。メモリ装置内に存在せず、しかし効果的にデュアルポートにされるメモリマップド位置の例は、クロック１３２の出力または結果レジスタである。この場合、レジスタ内の累積時間値は、シリアルインタフェース１２１を介して読み出し可能であるが、クロック回路１３２内の回路によって書き込まれる。
【００２９】
クロック１３２の結果レジスタに加えて、コントローラ内のその他のメモリマップド位置が、コントローラのそれぞれのサブ回路の入力または出力におけるレジスタとして実装されてもよい。例えば、ロジック１３４の動作を制御するために使用されるマージニング値は、メモリ装置１２８内に記憶される代わりに、ロジック１３４内またはその近くのレジスタ内に記憶されてもよい。別の例では、ＡＤＣ  １２７によって生成される測定値が、レジスタ内に記憶されてもよい。メモリインタフェース１２１は、これらのレジスタのそれぞれへのメモリインタフェースによるアクセスを、対応する事前定義されたメモリマップド位置に記憶されたデータにアクセスするためのコマンドをメモリインタフェースが受信した場合に有効にするように構成される。そのような実施形態では、「メモリ内の位置」は、コントローラ全体にわたってのメモリマップドレジスタを含む。
【００３０】
代替実施形態では、クロック１３２の結果レジスタ内の時間値、またはその時間値に対応する値が、メモリ１２８を使用したメモリ位置内に周期的に記憶される（例えば、これは、１分ごとの、または１時間ごとの装置動作によって行われてもよい）。この代替実施形態では、ホスト装置によってインタフェース１２１を介して読み出される時間値は、メモリ１２８内に記憶された最後の時間値であって、クロック１３２の結果レジスタ内の現在の時間値とは異なる。
【００３１】
図２および図３に示すように、コントローラＩＣ  １１０は、レーザドライバ１０５およびレシーバ構成要素への接続を有する。これらの接続は、複数の機能を果たす。コントローラＩＣは、複数のＤ／Ａ変換器１２３を有する。一部の実施形態では、Ｄ／Ａ変換器は電流源として実装されるが、他の実施形態では、Ｄ／Ａ変換器は電圧源を使用して実装されてもよく、さらに他の実施形態では、Ｄ／Ａ変換器はデジタルポテンショメータを使用して実装されてもよい。一部の実施形態では、Ｄ／Ａ変換器の出力信号は、レーザドライバ回路１０５の主要パラメータを制御するために使用される。一実施形態では、Ｄ／Ａ変換器１２３の出力は、レーザバイアス電流を直接制御するため、および、レーザのＡＣ変調のレベルを制御するために使用される（一定バイアス動作）。別の実施形態では、コントローラ１１０のＤ／Ａ変換器１２３の出力は、ＡＣ変調レベルに加えて、レーザドライバ１０５の平均出力パワーのレベルを制御する（一定パワー動作）。
【００３２】
一部の実施形態では、コントローラ１１０は、レーザの温度依存特性を補償するための機構を含む。これは、コントローラＩＣ  １１０内の温度センサ１２５によって測定された温度の関数としての値を制御出力に割り当てるために使用される、温度ルックアップテーブル１２２の使用を通してコントローラ１１０内に実装される。他の実施形態では、コントローラ１１０は、レーザドライバ１０５の特性を制御するために、電圧源出力を有するＤ／Ａ変換器を使用してもよく、またはさらに、１つまたは複数のＤ／Ａ変換器１２３をデジタルポテンショメータに置き換えてもよい。図２は、レーザドライバ１０５が、コントローラ１１０からの入力を受け入れるように特に設計されたシステムを示しているが、コントローラＩＣ  １１０を多くの他のレーザドライバＩＣとともに使用して、それらの出力特性を制御することも可能であることにも留意すべきである。
【００３３】
温度依存アナログ出力制御に加えて、コントローラＩＣは、複数の温度非依存（１メモリ設定値）アナログ出力を備えていてもよい。これらの温度非依存出力は多くの機能を果たすが、１つの特に興味を引く適用例は、レーザドライバ１０５またはポストアンプ１０４の、プロセスにより引き起こされる特性変動を保障するために行われる、他の設定の微調整としての適用例である。この特性の一例は、レシーバポストアンプ１０４の出力振幅であってもよい。通常、そのようなパラメータは、設計時に、設定抵抗器の使用を通して、望ましい値に固定される。しかし、ポストアンプ集積回路１０４の製造に関連する正常なプロセス変動によって、固定された設定抵抗器を使用した、結果の出力振幅に、望ましくない変動が引き起こされるということが、多くの場合に判明する。一部の実施形態では、追加のＤ／Ａ変換器１２３によって生成される、コントローラＩＣ  １１０のアナログ出力が、製造セットアップ時における出力振幅設定を、部品ごとに調節または補償するために使用される。
【００３４】
コントローラからレーザドライバ１０５への接続に加えて、図２は、レーザドライバ１０５からコントローラＩＣ  １１０への複数の接続、ならびに、ＲＯＳＡ  １０６およびポストアンプ１０４からコントローラＩＣ  １１０への同様の接続も示す。これらは、コントローラＩＣ  １１０内のメモリマップド位置を介してホスト装置に診断フィードバックを提供するためにコントローラＩＣが使用する、アナログモニタリング接続である。コントローラＩＣ  １１０は、一部の実施形態では、複数のアナログ入力を有する。アナログ入力信号は、トランシーバおよび／またはレシーバ回路の動作状況を示す。これらのアナログ信号は、マルチプレクサ１２４によってスキャンされ、アナログ−デジタル変換器（ＡＤＣ）１２７を使用して変換される。ＡＤＣ  １２７は、一部の実施形態では１２ビットの分解能を有するが、他の実施形態では、他の分解能レベルを有するＡＤＣが使用されてもよい。変換された値は、例えば図３に示す診断値およびフラグ記憶装置１２８内などの、事前定義されたメモリ位置に記憶され、メモリ読み出しを介してホスト装置からアクセス可能となる。これらの値は、工場での較正手順の一部として、基準単位（ミリボルトまたはマイクロワットなど）に較正される。
【００３５】
コントローラＩＣ内のメモリマップド位置に記憶されるデジタル化された量としては、レーザバイアス電流、送信レーザパワー、および（ＲＯＳＡ  １０２内のフォトダイオード検出器によって測定された）受信パワーが挙げられるが、これらに限定されるものではない。メモリマップテーブル（例えば、表１）では、測定されたレーザバイアス電流はパラメータＢｉｎとして示され、測定された送信レーザパワーはＰｉｎとして示され、測定された受信パワーはＲｉｎとして示されている。メモリマップテーブルは、例示的実装において、これらの測定値が記憶されるメモリ位置を示し、さらに、対応する制限値、フラグ値、および（例えばフラグの極性を示すための）構成値が記憶される位置も示す。
【００３６】
図３に示すように、コントローラ１１０は、電圧供給センサ１２６を含む。このセンサによって生成されるアナログ電圧レベル信号は、ＡＤＣ  １２７によってデジタル電圧レベル信号に変換され、デジタル電圧レベル信号はメモリ１２８に記憶される。一部の実施形態では、Ａ／Ｄ入力マルチプレクサ（ｍｕｘ）１２４およびＡＤＣ  １２７はクロック信号によって制御され、それにより、自動的、周期的に、モニタリングされた信号がデジタル信号に変換され、それらのデジタル値がメモリ１２８内に記憶される。
【００３７】
さらに、デジタル値が生成される際に、コントローラの値比較ロジック１３１が、これらの値を、事前定義された制限値と比較する。制限値は、好ましくは、工場においてメモリ１２８内に記憶される。一部の実施形態では、ホスト装置が、対応するメモリマップド位置に新しい制限値を書き込むことによって、最初にプログラムされた制限値を新しい制限値で上書きする。モニタリングされた各信号は、自動的に、下限および上限の両方の値と比較され、その結果として、２つの制限フラグ値が生成され、それらの値は、次に、診断値およびフラグ記憶装置１２８内に記憶される。意味のある上限または下限が存在しない、モニタリングされる任意の値については、対応する制限値は、対応するフラグがセットされることを決して引き起こさない値に設定されてもよい。
【００３８】
制限フラグは、アラームまたは警告フラグと呼ばれることもある。ホスト装置（またはエンドユーザ）は、これらのフラグをモニタリングして、トランシーバリンクの障害を発生させた可能性がある条件が存在するかどうか（アラームフラグ）、または、障害がすぐに発生する可能性があることを予測する条件が存在するかどうかを判定してもよい。そのような条件の例は、０に低下したレーザバイアス電流（トランスミッタ出力の即時の障害を示す）、または、公称値を５０％を超えて上回った、一定パワーモードのレーザバイアス電流（レーザの寿命末期条件を示す）であってもよい。このように、自動的に生成される制限フラグは、トランシーバ機能についての単純な合否判定を、内部に記憶された制限値に基づいて提供するため、有用である。
【００３９】
一部の実施形態では、障害制御およびロジック回路１３３が、アラームおよび警告フラグと、内部ＬＯＳ（信号損失）入力およびＦａｕｌｔ入力信号との論理的ＯＲ演算を行って、バイナリトランシーバ障害（ＴｘＦａｕｌｔ）信号を生成する（この信号は、ホストインタフェースに接続され、それにより、ホスト装置から利用できるようにされる）。ホスト装置は、ＴｘＦａｕｌｔ信号をモニタリングし、ＴｘＦａｕｌｔ信号のアサーションに対して、トランシーバ内のすべてのアラームおよび警告フラグと、対応するモニタリングされた信号とを、アラームまたは警告の原因を判定するために自動的に読み出すことによって応答するようにプログラムされてもよい。
【００４０】
障害制御およびロジック回路１３３は、さらに、レシーバ回路（ＲＯＳＡ、図２）から受信された信号損失（ＬＯＳ）信号を、ホストインタフェースに伝達する。
【００４１】
障害制御およびロジック回路１３３のさらに別の機能は、入力および出力信号の極性を、メモリ１２８内に記憶された１組の構成フラグに従って決定することである。例えば、回路１３３の信号損失（ＬＯＳ）出力は、メモリ１２８内に記憶された対応する構成フラグによって決定される、ロジックローまたはロジックハイのいずれかの信号であってもよい。
【００４２】
メモリ１２８内に記憶されたその他の構成フラグ（表４を参照）は、警告フラグおよびアラームフラグのそれぞれの極性を決定するために使用される。メモリ１２８内に記憶されたさらに他の構成値は、モニタリングされるアナログ信号のそれぞれをデジタル値に変換する際に、ＡＤＣ  １２７によって適用されるスケーリングを決定するために使用される。
【００４３】
代替実施形態では、ホストインタフェースにおける、コントローラ１０２への別の入力は、レート選択信号である。図３において、レート選択信号は、ロジック１３３に入力される。このホストにより生成される信号は、通常は、レシーバ（ＲＯＳＡ  １０２）によって受信されるデータの予想データレートを指定する、デジタル信号である。例えば、レート選択信号は、高速および低速のデータレート（例えば、２．５Ｇｂ／秒および１．２５Ｇｂ／秒）を表す２つの値を有してもよい。コントローラは、レート選択信号によって指定された値に対応する帯域幅にアナログレシーバ回路を設定するための制御信号を生成することによって、レート選択信号に応答する。
【００４４】
障害制御およびロジック回路１３３の別の機能は、目の安全性を保証する必要がある場合に、トランスミッタ（ＴＯＳＡ、図２）の動作を無効にすることである。レーザドライバの状態と、内部Ｔｘ  Ｄｉｓａｂｌｅ出力との間には、規格で定義された相互作用が存在し、これが障害制御およびロジック回路１３３によって実装される。目の安全性を脅かすことになる可能性がある問題を、ロジック回路１３３が検出した場合、以下でより詳細に説明するように、コントローラからの内部Ｔｘ  Ｄｉｓａｂｌｅ信号出力をアクティブにすることによって、レーザドライバが無効にされることが好ましい。ホスト装置は、ホストからコントローラ内への外部Ｔｘ  Ｄｉｓａｂｌｅ線１３（図２）上で、コマンド信号を送信することによって、この条件をリセットしてもよい。この機能のさらなる詳細は、図４〜図７に関連して、以下に見出すことができる。
【００４５】
図４は、コントローラ１１０（図２）と、レーザドライバ１０５および後置増幅器１０４との間の接続の、より詳細なブロック図である。ＲＯＳＡ  １０２内の光レシーバによって受信された光信号は、受信パワー接続４０２に沿ってポストアンプ１０４に送信される。ポストアンプ１０４は、ＲＸ＋およびＲＸ−接続４０４を介して、ホストおよび／またはコントローラ１１０（図２）に接続される、固定出力振幅デジタル信号を生成する。一部の実施形態では、ポストアンプ回路はさらに、適切に強い光入力の有無を示す信号損失（ＬＯＳ）インジケータを、ＬＯＳ接続４０６を介して、ホストおよび／またはコントローラ１１０（図２）に提供する。
【００４６】
ホストは、ＴＸ＋およびＴＸ−接続４２０を介して、レーザドライバ１０５に、信号入力ＴＸ＋およびＴＸ−を送信する。さらに、コントローラ１１０（図２）は、接続４１６を介してレーザドライバにパワーを送信し、内部ＴＸ  ｄｉｓａｂｌｅ接続４１８を介してレーザドライバ１０５にトランスミッタ無効化信号を送信する。
【００４７】
ＴＯＳＡ内のレーザ４１０は、オン／オフされるのではなく、しきい値電流よりも上のハイレベルとローレベルとの間で変調されるため、変調電流が、ＡＣ変調電流接続４１４を介して、レーザ４１０に供給される。さらに、ＤＣレーザバイアス電流が、レーザバイアス電流接続４１２を介して、レーザドライバ１０５からレーザ４１０に供給される。レーザバイアス電流のレベルは、適切なレーザ出力を維持するため（すなわち、ＴＯＳＡ  １０３による光出力パワーの、指定された、または事前定義された平均レベルを維持するため）、および温度と電源電圧との変動を補償するために、調節される。
【００４８】
さらに、一部のトランシーバは、ＴＯＳＡ  １０３内に、レーザ４１０からのエネルギー出力をモニタリングする出力パワーモニタ４２２を含む。出力パワーモニタ４２２は、好ましくは、レーザ４１０の後面から放出される光を測定する、レーザパッケージ内のフォトダイオードである。一般に、出力パワー信号によって表される、レーザダイオードの後面によって生成される光パワーの量は、レーザ４１０の前面または主要面によって出力される光パワーに正比例する。後面光パワーと前面光パワーとの比率Ｋは、同じタイプのレーザダイオード間でさえ、１つのレーザダイオードと別のレーザダイオードとで異なる。出力パワー信号は、ＴＯＳＡ  １０３内の出力パワーモニタ４２２から、コントローラ１１０（図２）へ、トランスミッタ出力パワー接続４０８を介して送信される。
【００４９】
一部の実施形態では、光ファイバトランシーバ内の構成要素のいくつかは、デジタル障害条件を出力するモニタリングロジックを含む。例えば、レーザドライバ１０５は、変調電流をモニタリングしている制御ループが壊れている場合に、「ロック外れ（ｏｕｔ  ｏｆ  ｌｏｃｋ）」信号４２４を出力してもよい。これらのデジタル障害条件出力は、次に、構成要素内の障害条件をホストに通知するために、または、レーザをシャットダウンするために使用されてもよい。
【００５０】
図５は、目の安全性を保証するために、光ファイバトランシーバの動作をモニタリングおよび制御するための、高分解能アラームシステム５０２と、ファーストトリップアラームシステム５０４とのブロック図５００である。ファーストトリップアラームシステム５０４は、レーザ４１０（図４）をシャットダウンするために使用されるフラグを、迅速に生成するために使用される。ファーストトリップアラームシステム５０４は、迅速な応答を実現するために、アナログ比較器５２２を使用する。高分解能アラームシステム５０２は、レーザをシャットダウンするためのフラグを、ファーストトリップアラームシステム５０４ほど迅速には生成しない。しかし、高分解能アラームシステム５０２は、ファーストトリップアラームシステム５０４よりも正確である。この正確さを実現するために、高分解能アラームシステム５０２は、デジタル比較器５１２を使用する。使用の際には、高分解能アラームシステム５０２とファーストトリップアラームシステム５０４とは同時に動作する。ファーストトリップアラームシステム５０４が迅速にフラグを生成しない場合、高分解能アラームシステム５０２が障害を識別して、レーザをシャットダウンするためのフラグを生成する。
【００５１】
高分解能アラームシステム５０２とファーストトリップアラームシステム５０４とは、好ましくは、コントローラ１１０（図３）内に含まれる。高分解能アラームシステム５０２およびファーストトリップアラームシステム５０４の両方は、入力信号５０６に接続される。一部の実施形態では、この入力信号はアナログ信号である。図５は、１つの入力信号５０６のための、高分解能アラームシステム５０２およびファーストトリップアラームシステム５０４を示すことに留意されたい。ただし、一部の実施形態では、いくつかの異なるタイプの入力信号を含む、いくつかの信号５０６のそれぞれについて、同一のアラームシステム５０２および５０４が提供される。
【００５２】
アラームシステム５０２および５０４によって処理される入力信号としては、好ましくは、電源電圧、内部トランシーバ温度（以下、「温度」と記載）、レーザバイアス電流、トランスミッタ出力パワー、および受信光パワーが挙げられる。電源電圧１９（図３）は、好ましくは、Ｖｃｃセンサ１２６（図３）によって測定されるミリボルト単位の電圧である。温度は、好ましくは、温度センサ１２５（図３）によって測定される℃単位の温度である。レーザバイアス電流は、好ましくは、レーザバイアス電流接続４１２（図４）を介してレーザ４１０（図４）に供給される、マイクロアンペア単位のレーザバイアス電流である。受信光パワーは、受信パワー接続４０２（図４）を介した、ＲＯＳＡ  １０２（図４）において受信されるマイクロワット単位のパワーである。最後に、光出力パワー（図４）は、出力パワー接続４０８（図４）を介してコントローラ１１０（図２）によって受信される、パワーモニタ４２２（図４）からのマイクロワット単位の光パワー出力である。
【００５３】
高分解能アラームシステム５０２は、好ましくは、上述の入力信号のすべてを利用して、警告をトリガし、かつ／または、光ファイバトランシーバの少なくとも一部をシャットダウンする。他の実施形態では、高分解能アラームシステム５０２は、上述の入力信号のサブセットを利用して、警告および／またはアラームをトリガする。高分解能アラームシステム５０２は、アナログ入力信号５０６を受信するように構成された、１つまたは複数のアナログ−デジタル変換器１２４（図３も参照）を含む。各タイプのアナログ入力信号は、好ましくは、特定のタイプの受信入力信号のための較正計数５０８を使用して、デジタル入力信号に変換される。例えば、ミリボルト単位の供給電圧は、供給電圧のミリボルト値に供給電圧較正係数を掛けることによって、１６ビットのデジタル数に変換される。これらの較正係数は、あらかじめ定められ、好ましくは、診断値およびフラグ記憶１２８（図３）内に記憶される。あるいは、そのような較正係数５０８は、汎用ＥＥＰＲＯＭ  １２０（図３）内に記憶されてもよい。
【００５４】
アナログ−デジタル変換器１２４は、さらに、複数の比較器５１２に接続される。一部の実施形態では、比較器５１２は、コントローラ１１０（図２）内の、値比較およびその他のロジック１３１（図３）の一部を形成する。一部の実施形態では、これらの比較器５１２はデジタル比較器である。
【００５５】
比較器５１２には、さらに、高分解能設定点５１０（１）〜（Ｎ）も接続される。一部の実施形態では、（各タイプの入力信号５０６のための）４つの所定の設定点５１０（１）〜（４）が、診断値およびフラグ記憶１２８（図３）内に記憶される。これらの４つの所定の設定点は、ハイアラーム設定点５１０（１）、ハイ警告設定点５１０（２）、ロー警告設定点５１０（３）、およびローアラーム設定点５１０（４）である。比較器５１２（１）〜（Ｎ）は、入力信号５０６を、所定の設定点５１０（１）〜（４）と比較するように構成される。一部の実施形態では、入力信号５０６のデジタル均等値が、比較器５１２（１）〜（Ｎ）によって、特定のタイプの受信入力信号のための４つの所定のデジタル設定点５１０（１）〜（Ｎ）のそれぞれと、同時に比較される。さらに、一部の実施形態では、設定点５１０（１）〜（Ｎ）と、入力信号５０６のデジタル均等値とは、１６ビットの数である。もちろん他の実施形態では、より多くの、またはより少ない設定点５１０が存在してもよく、設定点５１０と入力信号とは、１６ビットよりも多い、または少ないビットによってデジタル表現されてもよい。
【００５６】
比較器は、続いて、高分解能フラグ５１４（１）〜（Ｎ）を生成し、それらのフラグは、ホストコンピュータに警告を提供するために、または、レーザドライバ１０５（図４）および／またはレーザ４１０（図４）などの、光ファイバトランシーバの少なくとも一部をシャットダウンするために、汎用ロジックおよび障害制御回路１３３（図３）に入力される。高分解能アラームシステム５０２を使用して、光ファイバトランシーバの、安全でない可能性がある動作を防止するための方法のさらなる詳細は、図７に関連して以下に記載する。
【００５７】
ファーストトリップアラームシステム５０４は、複数の温度依存設定点５１６を有する。これらの温度依存設定点５１６は、好ましくは、診断値フラグ記憶１２８（図３）またはＤ／Ａ温度ルックアップテーブル１２２（図３）内に記憶される。マルチプレクサ５１８は、温度依存設定点５１６のうちの１つをデジタル−アナログ変換器１２３（図３にも示す）に供給するように構成される。供給される正確な温度依存設定点５１６は、温度センサ１２５（図３）によって測定される温度５２０に依存する。例えば、第１の測定温度に対して、第１の設定点が、マルチプレクサ５１８によってデジタル−アナログ変換器１２３に供給される。
【００５８】
温度ベースのアラーム検査の実行対象となる各入力信号５０６について、ファーストトリップアラームシステム５０４の別々のコピーまたはインスタンスが提供される。高分解能アラームシステム５０２とは異なり、好ましくは、ファーストトリップアラームシステム５０４が利用する入力信号５０６は、レーザバイアス電流、トランスミッタ出力パワー、および受信光パワーのみであり、したがって、ファーストトリップアラームシステム５０４の３つのインスタンスが存在する。他の実施形態では、より少ない、またはより多くのファーストトリップアラームシステム５０４が使用されてもよい。ファーストトリップアラームシステム５０４によって処理されるアナログ入力信号は、それぞれが、入力信号を、温度依存設定点５１６のうちの１つのアナログ均等値と比較する、個々の比較器５２２に供給される。一部の実施形態では、比較器５２２は、コントローラ１１０（図２）内の、値比較およびその他のロジック１３１（図３）の部分を形成する。一部の実施形態では、比較器５２２はアナログ比較器である。
【００５９】
一部の実施形態では、レーザバイアス電流入力信号に対して、少なくとも８つの温度依存設定点５１６が提供され、各設定点は別個の１６℃温度範囲に対応する。各設定点に対する動作温度範囲のサイズは、他の実施形態では、より大きいか、またはより小さくてもよい。レーザバイアス電流に対するこれらの温度依存設定点は、短波長モジュールの温度補償の必要性という理由のために、非常に重要である。特に、低温においては、要求される光出力を生成するために必要なバイアスは、より高い温度におけるよりもはるかに低い。実際に、光ファイバトランシーバがその温度動作範囲の最上位にある場合の一般的なレーザバイアス電流は、光ファイバトランシーバがその温度動作範囲の最下位にある場合のレーザバイアス電流よりも２〜３倍高くなり、したがって、設定点は、動作温度に基づいて劇的に変化する。光ファイバトランシーバの一般的な温度動作範囲は、約−４０℃〜約８５℃である。レーザバイアス電流に対する温度依存設定点は、さらに、長波長エネルギーを送信する光ファイバトランシーバ内のレーザバイアス回路の挙動という理由のためにも、非常に重要である。
【００６０】
一部の実施形態では、受信光パワーおよびトランシーバ出力パワー入力信号に対して、少なくとも４つの温度依存設定点５１６が提供され、各設定点は光ファイバトランシーバの別個の３２℃動作温度範囲に対応する。各設定点に対する動作温度範囲のサイズは、他の実施形態では、より大きいか、またはより小さくてもよい。
【００６１】
一部の実施形態では、上述の設定点５１６は８ビットの数であり、（２．５Ｖ（最大）／２５６カウント）＝０．００９８ボルト／カウントで、ピン（Ｂｉｎ、Ｐｉｎ、Ｒｉｎ）入力電圧に直接スケーリングされる。
【００６２】
比較器５２２は、設定点５１６のうちの１つのアナログ均等値を、アナログ入力信号５０６と比較するように構成される。一部の実施形態では、アナログ入力信号５０６が、設定点５１６のうちの１つのアナログ均等値よりも大きい場合、ファーストトリップアラームフラグ５２４が生成される。ファーストトリップアラームフラグ５２４は、ホストコンピュータに警告を提供するために、または、レーザドライバ１０５（図４）および／またはレーザ４１０（図４）などの、光ファイバトランシーバの少なくとも一部をシャットダウンするために、汎用ロジックおよび障害制御回路１３３（図３）に入力される。ファーストトリップアラームシステム５０４を使用して、光ファイバトランシーバの、安全でない可能性がある動作を防止するための方法のさらなる詳細は、図６に関連して以下に記載する。
【００６３】
本発明の実施形態によれば、高分解能アラームフラグ５１４（１）〜（４）、ファーストトリップアラームシステムフラグ５２４、ならびに図４および図５からの任意のデジタル障害条件信号は、レーザをシャットダウンするために使用されるＯＲゲートに送信される。レーザのシャットダウンは、内部Ｔｘ  ｄｉｓａｂｌｅ線４１８（図４）に沿って信号を送信することによって実現される。例えば、デジタル「ロック外れ（ｏｕｔ  ｏｆ  ｌｏｃｋ）」信号またはファーストトリップアラームフラグが受信された場合、レーザはシャットダウンされる。より多くの、またはより少ない、アラームフラグまたはデジタル障害条件信号が、ＯＲゲートに供給されてもよいことが理解されるべきである。例えば、一実施形態では、ＯＲゲートへの入力は、ハイおよびローアラームフラグ５１４（１）、５１４（４）、ファーストトリップアラームフラグ５２４、ならびにデジタル障害条件の信号のみを含む。言い換えると、この実施形態では、警告フラグ５１４（２）および５１４（３）は、内部Ｔｘ  ｄｉｓａｂｌｅ信号４１８を生成するために使用されない。
【００６４】
図６は、図５のファーストトリップアラームシステム５０４を使用して、光ファイバトランシーバの、安全でない可能性がある動作を減少させるか、または防止するための方法のフローチャート６００である。ステップ６０２において、ファーストトリップアラームシステム５０４（図５）が開始されると、ステップ６０４において、入力信号が取得される。一部の実施形態では、入力信号は、好ましくは、ミリアンペア単位のレーザバイアス電流、マイクロワット単位の受信光パワー、またはマイクロワット単位のトランシーバ出力パワーの、アナログ信号である。ステップ６０６において、光ファイバトランシーバの温度が取得される。ステップ６０６は、入力信号の取得ステップ６０４よりも前または後に実行されてもよく、あるいは、入力信号の取得ステップ６０４と同時に実行されてもよい。
【００６５】
ステップ６０８において、マルチプレクサ５１８（図５）は、入力信号と、測定された温度とを使用して、入力信号と比較するために使用する設定点５１６（図５）を決定する。例えば、入力信号がレーザバイアス電流である場合、マルチプレクサは、取得された温度５２０（図５）に基づいて、レーザバイアス電流のための設定点を調べる。
【００６６】
一部の実施形態では、この設定点は、次に、ステップ６１０において、デジタル−アナログ変換器１２３（図５）によって、デジタル値からアナログ値に変換される。その後、比較器５２２（図５）は、ステップ６１２において、入力信号を設定点と比較し、ステップ６１４において、コンフリクトが存在するかどうかを判定する。一部の実施形態では、入力信号が設定点（または、設定点のアナログ均等値）よりも高い場合にコンフリクトが発生する。あるいは、コンフリクトは、入力信号が設定点（または、設定点のアナログ均等値）よりも低い場合に発生してもよい。
【００６７】
コンフリクトが存在しない場合（６１４−Ｎｏ）、方法６００が繰り返される。しかし、コンフリクトが存在する場合（６１４−Ｙｅｓ）、ステップ６１６において、ファーストトリップアラームフラグ５２４（図５）が生成される。一部の実施形態では、ファーストトリップアラームフラグ５２４（図５）は、次に、ステップ６１８において、内部Ｔｘ  Ｄｉｓａｂｌｅ接続４１８（図４）に信号を適用することによって光ファイバトランシーバの少なくとも一部をシャットダウンするために使用される。一部の実施形態では、ファーストトリップアラームフラグ５２４（図５）は、目の損傷の可能性が発生することができないように、レーザドライバ１０５（図４）および／またはレーザ４１０（図４）を無効にするために使用される。
【００６８】
アラームフラグ５２４（図５）は、内部Ｔｘ  Ｄｉｓａｂｌｅ出力（Ｄｏｕｔ）を介してレーザドライバを制御するため、および、Ｔｘ  Ｆａｕｌｔ出力（Ｆｏｕｔ）を介してホストシステムに障害を通知するために使用されてもよい。これらの出力は、さらに、Ｔｘ  Ｆａｕｌｔ入力（Ｆｉｎ）に応答してもよく（その信号が、任意の所与の実装内に存在する場合）、ホストから光ファイバトランシーバ内に送られるＴｘ  Ｄｉｓａｂｌｅ入力（Ｄｉｎ）に応答してもよい。
【００６９】
図７は、図５の高分解能アラームシステム５０２を使用して、光ファイバトランシーバの、安全でない可能性がある動作を減少させるか、または防止するための方法のフローチャート７００である。ステップ７０２において、高分解能アラームシステム５０２（図５）が開始されると、ステップ７０４において、入力信号が取得される。一部の実施形態では、入力信号は、好ましくは、ミリボルト単位の電源電圧１９（図３）、℃単位の温度、マイクロアンペア単位のレーザバイアス電流４１２（図４）、マイクロワット単位の受信光パワー４２０（図４）、およびマイクロワット単位の出力パワー４０８（図４）の、アナログ信号である。他の実施形態では、入力信号は、他の単位に合わせてスケーリングされてもよい。
【００７０】
アナログ−デジタル変換器１２４（図３および図５）が、次に、ステップ７０６において、アナログ入力信号５０６（図５）をデジタル均等値（好ましくは、１６ビットの数）に変換する。実行されるアナログ入力信号５０６（図５）からデジタル均等値への変換は、ステップ７０８において、図５に関連して上述したように、入力信号５０６（図５）に、特定のタイプの受信入力信号のための較正係数５０８（図５）を掛けることを含む。
【００７１】
比較器５１２（図５）は、次に、ステップ７１０において、入力信号のデジタル均等値を設定点５１０（１）〜（Ｎ）（図５）と比較して、コンフリクトが存在するかどうかを判定する。一部の実施形態では、入力信号のデジタル均等値がハイアラーム設定点５１０（１）よりも高い場合にコンフリクトが発生して、ハイアラームフラグ５１４（１）（図５）が生成されるか、または、入力信号のデジタル均等値がハイ警告設定点５１０（２）（図５）よりも高い場合にコンフリクトが発生して、ハイ警告フラグ５１４（２）（図５）が生成されるか、または、入力信号のデジタル均等値がロー警告フラグ５１０（３）（図５）よりも低い場合にコンフリクトが発生して、ロー警告フラグ５１４（３）（図５）が生成されるか、または、入力信号のデジタル均等値がローアラームフラグ５１０（４）（図５）よりも低い場合にコンフリクトが発生して、ローアラームフラグ５１４（４）（図５）が生成される。ただし、その他のタイプのアラームまたは警告が設定されてもよいことが理解されるべきである。
【００７２】
コンフリクトが存在しない場合（７１２−Ｎｏ）、方法７００が繰り返される。しかし、コンフリクトが存在する場合（７１４−Ｙｅｓ）、ステップ７１４において、高分解能フラグ５１４（１）〜（Ｎ）（図５）が生成される。一部の実施形態では、図５に示すように、高分解能フラグ５１４（１）〜（Ｎ）（図５）は、ハイアラームフラグ５１４（１）、ハイ警告フラグ５１４（２）、ロー警告フラグ５１４（３）、およびローアラームフラグ５１４（４）である。また、一部の実施形態では、ハイアラームフラグ５１４（１）（図５）およびローアラームフラグ５１４（４）は、ステップ７１６において、内部Ｔｘ  Ｄｉｓａｂｌｅ接続４１８（図４）に信号を適用することによって光ファイバトランシーバの少なくとも一部をシャットダウンするために使用される。シャットダウンされる光ファイバトランシーバの部分は、好ましくは、レーザドライバ１０５（図４）および／またはＴＯＳＡ  １０３（図４）を含む。ハイおよびロー警告フラグ５１４（２）および５１４（３）（図５）は、好ましくは、ホストに単に警告を提供するのみで、レーザドライバ１０５（図４）および／またはＴＯＳＡ  １０３（図４）のシャットダウンは行わない。
【００７３】
アラームフラグ５１４（１）〜（Ｎ）（図５）は、内部Ｔｘ  Ｄｉｓａｂｌｅ出力（Ｄｏｕｔ）を介してレーザドライバを制御するため、および、Ｔｘ  Ｆａｕｌｔ出力（Ｆｏｕｔ）を介してホストシステムに障害を通知するために使用されてもよい。これらの出力は、さらに、Ｔｘ  Ｆａｕｌｔ入力（Ｆｉｎ）に応答してもよく（その信号が、任意の所与の実装内に存在する場合）、ホストから光ファイバトランシーバ内に送られるＴｘ  Ｄｉｓａｂｌｅ入力（Ｄｉｎ）に応答してもよい。
【００７４】
一部の実施形態では、高分解能アラームシステム５０２（図５）は、高分解能アラームフラグを、約０．０１５秒（１５ミリ秒）に１回のレートで、および、より一般的には、少なくとも毎秒５０回のレートで更新する。したがって、高分解能アラームフラグは、アラーム条件の検出から０．０１５秒以内に設定される。一部の実施形態では、高分解能アラームフラグの更新レートは、約毎秒５０回〜毎秒２００回である。しかし、ファーストトリップアラームシステム５０４（図５）は、好ましくは、ファーストトリップアラームフラグを、１０マイクロ秒に１回よりも速いレートで更新する。一部の実施形態では、ファーストトリップアラームシステム５０４は、ファーストトリップアラームフラグを、毎秒５０、０００回〜２００、０００回のレートで、および、より一般的には、少なくとも毎秒５０、０００回のレートで更新する。一部の実施形態では、ファーストトリップアラームシステム５０４のアラームフラグの更新レートは、高分解能アラームフラグの更新レートの１０００倍を超えて高速である。他の実施形態では、ファーストトリップアラームシステム５０４のアラームフラグの更新レートは、高分解能アラームフラグの更新レートの２５０倍〜４０００倍高速である。
【００７５】
上述の説明をさらに補助するために、２つの実施例を以下に示す。これらの実施例では、単一点障害（ｓｉｎｇｌｅ  ｐｏｉｎｔ  ｆａｉｌｕｒｅ）により、目の安全性の障害条件が発生し、その条件が検出されて、光ファイバトランシーバに接続されたホストに報告され、かつ／または、レーザのシャットダウンが実行される。
【実施例】
【００７６】
実施例１
レーザが実際に動作している際に、パワーモニタ４２２（図４）を含む光ファイバトランシーバ内のパワーモニタ、またはその関連回路で、出力パワーがないこと、または低下したことを示す障害が発生する。レーザバイアスドライバは、レーザバイアス電流を増加することによって、トランスミッタ出力パワーを増加しようと試みる。フィードバックがさえぎられているため、レーザはその最大能力まで駆動され、ことによると、目の安全性のアラーム設定点を超過する。ファーストトリップアラームフラグが、障害の後、１０マイクロ秒以内に生成され、このファーストトリップアラームフラグは、内部Ｔｘ  ｄｉｓａｂｌｅ（Ｄｏｕｔ）出力を介してレーザドライバをシャットダウンするために使用されてもよい。ファーストトリップアラームが失敗した場合、または出力ロジック設定の中で選択されない場合、レーザバイアス電流についての高分解能アラームが生成され、パワーについての高分解能ローアラームも発生し、これらのいずれも、レーザドライバおよび／またはＴＯＳＡをシャットダウンするために使用されてもよい。
【００７７】
実施例２
（すべてのタイプの光ファイバトランシーバ内の）レーザドライバ、またはその関連回路に、レーザをその最大出力まで駆動する障害が発生する。特定の障害に依存して、レーザバイアス電流は０または非常に高い値を示してもよく、パワーモニタを含む光ファイバトランシーバ内で、パワーは非常に高い値を示す。レーザバイアス電流についてのファーストトリップアラーム、および送信出力パワーについてのファーストトリップアラームが、１０マイクロ秒以内にアラームフラグを生成する。レーザバイアス電流が０を示す場合、レーザバイアス電流についての高分解能ローアラームが、アラームフラグを生成する。これは、開放レーザ線または短絡レーザのような、０光出力を引き起こす障害と区別できない可能性があるが、アラームシステムは、好ましくは、安全な側で過ちを犯すようにするために、レーザにシャットダウンを指令する。この状況では、例えば短絡したバイアスドライバトランジスタによって障害が発生した場合、ロジックが物理的にレーザをオフにすることはできない可能性がある。いずれにしても、リンクが失われ、Ｔｘ  ｆａｕｌｔ出力がアサートされて、ホストシステムに障害が通知される。バイアスドライバ回路の構成によっては、ホストにより指令された送信無効化状態の間に、またはスタートアップ状態の間にこれらのフラグのいくつかを設定する可能性がある、非エラー条件が存在する。例えば、ホストがトランスミッタのシャットダウンを指令した場合、一部の回路は、期待されるとおりに、０送信パワーを示してもよく、一部の回路は、シャットダウン機構のアーティファクトとして、非常に大きな送信パワーを示してもよい。レーザが再び有効にされる場合、制御回路が安定するために一定の時間を要し、この間に、ロー、ハイのアラームおよびファーストトリップアラームの両方が、不規則に発生する可能性がある。この期間中の障害条件を抑止するために、好ましくは、プログラム可能な遅延タイマーが使用される。
【００７８】
ホストアダプタ
図８は、本発明の別の実施形態による、光電システム８００のブロック図である。光電システム８００は、光電トランシーバ８０２とホスト装置との間に接続されたホストアダプタ８１０を含む。ホスト装置は、ホストメモリ８０８に接続されたホストＣＰＵ  ８０６を含む。一部の実施形態では、ホストアダプタ８１０は、内部バス８１２を介してホストＣＰＵ  ８０６に接続される。さらに、一部の実施形態では、ホストアダプタ８１０、ホストＣＰＵ  ８０６、ホストメモリ８０８、および内部バス８１２は、少なくとも部分的に、同じハウジング８０４内に収容される。例えば、ホストアダプタは、ホストのハウジング内で内部バスに差し込まれる、回路基板上に含まれてもよい。光トランシーバが、次に、ホストアダプタに差し込まれる。ただし、一部の他の実施形態では、ホストアダプタ８１０は、ホストＣＰＵとは別のハウジング内に収容される。その上、ホストアダプタ８１０は、光電トランシーバ８０２およびホストＣＰＵの両方とは別の構成要素であることが強調されるべきである。
【００７９】
光電トランシーバは、図２および図３に関連して上述した光電トランシーバ１００に類似している。しかし、光電トランシーバ１００（図２）によって以前に実行されていたデジタル診断機能の多くは、ホストアダプタ８１０にオフロードされるため、光電トランシーバ８０２は、光電トランシーバ１００（図２）よりも単純である。光電トランシーバ８０２については、図１１に関連して、以下でさらに詳細に説明する。
【００８０】
図９は、図８に示したホストアダプタ８１０のブロック図である。一部の実施形態では、ホストアダプタ８１０は、トランシーバインタフェース９０６とホストインタフェース９０２との間に接続された、デジタル診断ロジック９０４を含む。トランシーバインタフェース９０６は、光電トランシーバ８０２（図８）とデジタル診断ロジック９０４との間の通信を容易にするための、任意の適切なハードウェアおよび／またはソフトウェアインタフェースであってもよい。同様に、ホストインタフェース９０２は、ホストＣＰＵ８０６（図８）とデジタル診断ロジック９０４との間の通信を容易にするための、任意の適切なハードウェアおよび／またはソフトウェアインタフェースであってもよい。図示していないが、一部の実施形態では、ホストおよびトランシーバインタフェース９０２、９０６は、デジタル診断ロジック９０４が、トランシーバから受信した情報を処理している間に、またはホストＣＰＵから命令を受信している間に、またはホストＣＰＵからの命令に応答している間に、信号（例えば、ホスト命令、またはモニタリングデータ）を一時的に記憶するための、回路またはバッファを含む。デジタル診断ロジック９０４については、以下で説明する。
【００８１】
トランシーバ８０２からホスト装置８０４（図８）にホストアダプタを通して流れるモニタリング信号とデータ、および一部の実施形態で、ホスト装置からトランシーバにホストアダプタを通して送られる制御命令に加えて、ホスト装置とトランシーバとの間に流れる２つの高速データストリームが存在する。特に、ホスト装置８０４からトランシーバ８０２に、送信チャネルまたはバス９１４を介して送られる、送信データストリーム（ＴＸ）と、トランシーバ８０２からホスト装置８０４に、受信チャネルまたはバス９１２を介して送られる、受信データストリーム（ＲＸ）とが存在する。
【００８２】
一部の実施形態では、光電トランシーバ８０２（図８）とホストＣＰＵ  ８０６（図８）との間で、信号損失（ＬＯＳ）、トランスミッタ障害指示（ＴＸ  ＦＡＵＬＴ）、およびトランスミッタ無効化入力（ＴＸＤＩＳ）などの低速通信を伝達するために、１つまたは複数の追加のチャネルまたはバス９１６が使用される。
【００８３】
一部の実施形態では、チャネル９１２、９１４、９１６はホストアダプタ９０４を横切るが、これらのチャネル上の信号には、ホストアダプタによって、加工またはその他の処理は行われない。例えば、ホストアダプタを横切るチャネル９１２、９１４、９１６の部分は、少なくとも部分的には、回路基板またはその他の媒体上の信号トレースとして実装されてもよい。一部の実施形態では、これらのチャネル上の送信および受信データストリームは、トランシーバインタフェース９０６および／またはホストインタフェース９０２内の回路によって、バッファリングまたは増幅される。さらに他の実施形態では、これらのチャネル９１２、９１４、９１６（またはそのサブセット）はホストアダプタを横切らず、代わりに、ホストとトランシーバとの間の直接接続が、これらのチャネル９１２、９１４、９１６のために存在する。
【００８４】
図１０は、図９に示したデジタル診断ロジック９０４のブロック図である。デジタル診断ロジック９０４は、光電トランシーバ８０２（図２）をモニタリングするための回路を含む。特に、デジタル診断ロジック９０４は、比較ロジック１００４およびメモリアクセスロジック１００６の両方に接続された制御ロジック１００２を含む。メモリアクセスロジック１００６は、メモリ１００８に接続される。
【００８５】
メモリ１００８は、好ましくは、光電トランシーバの動作条件および／または構成に関連する情報（光電トランシーバから受信した複数のデジタル値を含む）を記憶するための、１つまたは複数のメモリアレイを含む。メモリ１００８は、図３に示す診断値およびフラグ記憶１２８に機能が類似していてもよいが、ただし、メモリ１００８は光電トランシーバ８０２（図８）内に配置されるのではなく、ホストアダプタ８１０（図９）内に配置される点が異なる。一部の実施形態では、メモリ１００８は、ＥＥＰＲＯＭ装置などの、１つまたは複数の不揮発性メモリ装置を含む。
【００８６】
メモリアクセスロジック１００６は、制御ロジック１００２およびホストＣＰＵ８０６からの、メモリ１００８へのアクセスを容易にする。メモリアクセスロジック１００６は、さらに、トランシーバから受信されたモニタリングデータの記憶を容易にする。一部の実施形態では、制御ロジック１００２は、トランシーバからモニタリングデータ値を受信すると、モニタリングデータが対応するメモリマップド記憶位置を判定し、その記憶位置にモニタリングデータ値を記憶するように、メモリアクセスロジック１００６に指示する。図１０は、モニタリングデータが制御ロジック１００２において受信されることを示しているが、一部の実施形態では、モニタリングデータは、メモリ１００８内の適切なメモリマップド位置への記憶のために、メモリアクセスロジック１００６に直接伝達されてもよい。
【００８７】
比較ロジック１００４は、図３に関連して上述した、値比較およびその他のロジック１３１に類似しているが、ただし、比較ロジック１００４は光電トランシーバ８０２（図８）内に配置されるのではなく、ホストアダプタ８１０（図８）内に配置される点が異なる。特に、比較ロジック１００４は、光電トランシーバ８０２（図８）の動作条件に対応するデジタル値を、メモリ１００８内に記憶された制限値と比較するように構成される。制限値は、さらに、比較ロジック１００４による直接アクセスが可能な、レジスタまたはその他の記憶装置内に記憶されてもよい。図１０では、そのようなレジスタまたはその他の記憶装置は、すべて、比較ロジック１００４の一部であると見なされる。比較ロジック１００４によって実行される比較の結果は、制御ロジック１００２および／またはメモリアクセスロジック１００６の制御下で、メモリ１００８内の事前定義されたフラグ記憶位置に記憶される、フラグ値である。比較ロジック１００４によって実行される比較は、好ましくは、光電トランシーバ８０２（図８）の動作中に実行される。
【００８８】
制御ロジック１００２は、好ましくは、ホストアダプタ８１０（図９）の動作を制御する。さらに、制御ロジック１００２は、信号線１０１０および１０１２に沿った、光電トランシーバ８０２（図８）とホストＣＰＵ  ８０６（図８）との間の通信を処理する。信号線１０１０は、制御ロジック１００２をホストインタフェース９０２（図９）に接続し、信号線１０１２は、制御ロジック１００２をトランシーバインタフェース９０６（図９）に接続する。信号線１０１０は、ホスト装置８０４へのモニタリングデータと、ホスト装置８０４からのコマンドとを運ぶ。一実施形態では、信号線１０１２は、モニタリングデータのみをトランシーバからホストアダプタに運び、別の実施形態では、信号線１０１２はさらに、トランシーバ８０２内の、ホストコマンドに従ったメモリマップド位置に書き込まれる制御値も運ぶ。
【００８９】
制御ロジック１００２は、光電トランシーバ８０２（図８）の動作条件に対応するデジタル値を、信号線１０１２を介して受信するように構成される。さらに、制御ロジック１００２は、デジタル診断データなどのデジタル値に対する要求を、信号線１０１０を介してホストＣＰＵ  ８０６（図８）から受信し、そのデジタル値を、信号線１０１０を介してＣＰＵ  ８０６（図８）に返送するように構成される。制御ロジック１００２は、Ａ）ホスト装置から受信した読み出しコマンド、およびＢ）トランシーバから受信したデータ、に応答してホストアダプタがそれぞれの動作シーケンスを実行することを引き起こすための、シーケンスロジックを含んでもよい。トランシーバ内のメモリマップド位置に制御値を書き込むことによって、ホスト装置がトランシーバの動作を制御することが可能な実施形態では、制御ロジック１００２のシーケンスロジックは、さらに、ホスト装置から受信した書き込みコマンドに応答してホストアダプタがそれぞれの動作シーケンスを実行することを引き起こすように構成されてもよい。制御ロジック１００２は、任意の適切なプログラマブルプロセッサ、状態マシンなどを使用して実装されてもよい。
【００９０】
一部の実施形態では、ホストアダプタの制御ロジック１００２は、以下のようにホストコマンドに応答する。ホストコマンドが、フラグ値またはデジタル化されたモニタリングされた信号などの、１つまたは複数のモニタリングされた動作条件に対応するデータを読み出すためのコマンドである場合、制御ロジック１００２は、メモリ１００８内のホストにより指定された位置から、要求されたデータを取得し、次に、そのデータをホスト装置に返す。したがって、使用の際には、ホストアダプタ８１０（図８）は、ホストＣＰＵ  ８０６（図８）から受信したコマンドに従って、メモリ１００８内のホストにより指定された位置（事前定義されたフラグ記憶位置を含む）からホストＣＰＵ  ８０６が読み出すことを可能にする。
【００９１】
ホストコマンドが、トランシーバ内にのみ記憶されたデータ（例えば、トランシーバのコントローラのＥＥＰＲＯＭ  １２０内に記憶された情報）を読み出すためのコマンドである場合、ホストはそのコマンド、または同等のコマンドを、トランシーバに伝達する。コマンドに応答して提供されるデータは、次に、制御ロジック１００２によって、ホスト装置に渡される。一部の実施形態では、ホストアダプタ８１０（図８）は、ホストアダプタ８１０の電源が入れられるたびにすべてのそのような情報をトランシーバコントローラからホストアダプタのメモリ１００８内に自動的にダウンロードし、適切に構成されたトランシーバがホストアダプタ８１０に接続されていることを判定するように構成される。そのような実施形態では、ホスト装置から受信されたすべての読み出しコマンドは、ホストアダプタ８１０内で完全に処理される。
【００９２】
ホストコマンドが、ホストにより指定された位置にデータを記憶するための、書き込みコマンドである場合、ホストはそのコマンド、または同等のコマンドを、トランシーバに伝達する。ホストにより提供されたデータは、ホストにより指定された位置に対応する、トランシーバのコントローラ内の位置に書き込まれる。一部の実施形態では、ホストアダプタのメモリ１００８の対応する位置にも、同じデータのコピーが書き込まれる。
【００９３】
一部の実施形態では、ホストアダプタの制御ロジック１００２は、トランシーバまたはトランシーバのコントローラによって送られたデータに、以下のように応答する。受信された値に対応するパラメータが、それについて１つまたは複数のフラグ値が生成されるパラメータである場合、制御ロジック１００２は、受信された値が、比較ロジック１００４によって１つまたは複数の制限値と比較されるようにする。結果のフラグ値は、次に、メモリ１００８内に記憶される。受信された値も、メモリ１００８内に記憶される。一部の実施形態では、制御ロジック１００２は、トランシーバの電源が入れられるたびに、トランシーバのコントローラから、事前定義されたメモリマップド位置における制限値を自動的に取り出すように構成される。一部の実施形態では、制限値は、ホストアダプタ内にあらかじめプログラムされた、事前定義された値である。
【００９４】
受信された値に対応するパラメータが、それについてフラグ値が生成されないパラメータである場合、制御ロジック１００２は、受信された値が、メモリ１００８内に記憶されるようにする。一部の実施形態では、トランシーバは、トランシーバ内のモニタリングされた動作条件の値に対応する信号を、周期的に送るように構成される。そのような実施形態では、ホストアダプタ１００２は、それらの値を受信および処理するように構成される。他の実施形態では、ホストアダプタの制御ロジック１００２は、トランシーバ内のモニタリングされた動作条件の値を（例えば、トランシーバ内のメモリマップド位置から）周期的に取り出して、次に、それらの値を、メモリ１００８内に記憶することによって処理し、適切な場合は、対応するフラグ値を生成して、そのフラグ値をメモリ１００８内に記憶するように構成される。
【００９５】
図１１は、図８に示した光電トランシーバの部分を形成するコントローラのブロック図である。コントローラ１１００は、次に説明する点を除き、図２および図３に関連して説明したコントローラ１１０と同様である。コントローラ１１００は、値比較およびその他のロジック１３１（図３）、ならびに、診断値およびフラグ記憶１２８（図３）を含まない。この回路またはロジックは、より正確に言えば、ホストアダプタ８１０（図８）にオフロードされ、それによって、より単純で、より低コストな光電トランシーバ８０２（図８）が提供される。
【００９６】
コントローラ１１００内の残りの構成要素は、図３に関連して上述したものと実質的に同じである。同様に、光電トランシーバ８０２（図８）内の残りの構成要素も、図２に関連して上述したものと同じである。ただし、１つの重要な変化は、ＡＤＣ  １２７が、ホストアダプタへのインタフェース１１０２に（信号線１１０６で示すように）直接接続されるということである。このインタフェース１１０２は、光電トランシーバとホストアダプタとの間の通信を容易にするための任意の適切なインタフェースであり、図３に関連して上述した２線式シリアルインタフェース１２１（図３）である必要はない。一部の実施形態では、インタフェース１１０２は、ＡＤＣ  １２７から受信したデータを、そのデータがＡＤＣ  １２７から受信されるにつれて、ホストアダプタに自動的に送信するように構成される。結果として、トランシーバのモニタリングされた動作条件を表すデジタル値は、ホストアダプタによる要求なしに、周期的にホストアダプタに送信される。別の実施形態では、ＡＤＣ  １２７によって生成されたデジタル値は、レジスタまたはその他の記憶装置内に一時的に記憶され、インタフェース１１０２は、読み出しコマンドに対する応答として、記憶されたデータを、要求している装置（例えば、ホストアダプタ）に送信する。
【００９７】
一部の実施形態では、コントローラ１１００は、モニタリング機能は実行するが、コントローラ１１００内の、ホストによるアクセスが可能なメモリマップド位置に、コントローラ１１００によって書き込まれる値に基づく、制御機能は実行しない。
【００９８】
したがって、上述のホストアダプタ８１０（図８）によって、複雑さがより少なく、より小さく、より低コストで、より簡素な光電トランシーバ８０２が可能となる。さらに、光電トランシーバ内のスペースは限られているため、光電トランシーバ内に配置される構成要素は少なければ少ないほど良い。その結果として、デジタル診断回路は、スペースへの配慮が比較的重要でない、ホストアダプタ８１０（図８）にオフロードされる。
【００９９】
本トランシーバコントローラの好ましい実施形態では、上記の機能をすべて組み合わせることが望ましいが、これらの機能のサブセットのみを実装する装置もまた非常に有用であることは、当業者にとって明白であろう。同様に、本発明は、トランスミッタおよびレシーバにも適用可能であり、したがって、単にトランシーバのみに適用可能というわけではない。最後に、本発明のコントローラはマルチチャネル光リンクへの適用に適しているということが指摘されるべきである。
【０１００】
【表１】
2007535242.tif 000003
【０１０１】
【表２】
2007535242.tif 000004
【０１０２】
【表３】
2007535242.tif 000005
【０１０３】
【表４】
2007535242.tif 000006
【０１０４】
【表５】
2007535242.tif 000007
【０１０５】
【表６】
2007535242.tif 000008
【０１０６】
【表７】
2007535242.tif 000009
【０１０７】
【表８】
2007535242.tif 000010
【０１０８】
【表９】
2007535242.tif 000011
【図面の簡単な説明】
【０１０９】
【図１】従来技術の光電トランシーバのブロック図である。
【図２】本発明による光電トランシーバのブロック図である。
【図３】図２の光電トランシーバのコントローラ内にあるモジュールのブロック図である。
【図４】コントローラと、レーザドライバおよび後置増幅器との間の接続の、より詳細なブロック図である。
【図５】目の安全を保証するために光ファイバトランシーバの動作をモニタリングおよび制御するための、高分解能アラームシステムおよびファーストトリップアラームシステムのブロック図である。
【図６】図５のファーストトリップアラームシステムを使用して、光ファイバトランシーバの安全でない可能性がある動作を減らすか、または防止するための方法のフローチャートである。
【図７】図５の高分解能アラームシステムを使用して、光ファイバトランシーバの安全でない可能性がある動作を減らすか、または防止するための方法のフローチャートである。
【図８】本発明の別の実施形態による、光電システムのブロック図である。
【図９】図８に示すホストアダプタのブロック図である。
【図１０】図９に示すデジタル診断ロジックのブロック図である。
【図１１】図８に示す光電トランシーバの部分を形成するコントローラのブロック図である。
【図１】
2007535242.tif 000012
【図２】
2007535242.tif 000013
【図３】
2007535242.tif 000014
【図４】
2007535242.tif 000015
【図５】
2007535242.tif 000016
【図６】
2007535242.tif 000017
【図７】
2007535242.tif 000018
【図８】
2007535242.tif 000019
【図９】
2007535242.tif 000020
【図１０】
2007535242.tif 000021
【図１１】
2007535242.tif 000022
【国際調査報告】
2007535242.tif 000023
2007535242.tif 000024