【手続補正書】
【提出日】平成28年7月15日(2016.7.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に多数の磁気接合を含む磁気メモリを製造するために使用される装置において、
反応性イオンエッチングチャンバーと、
イオンミリングチャンバーと、を含み、
前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバーが連結されることによって、前記磁気メモリが前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバーの間を大気環境に露出されずに移動することができる装置。
【請求項２】
前記反応性イオンエッチングチャンバー及び前記イオンミリングチャンバーに連結されるインターロックチャンバーをさらに含み、
前記インターロックチャンバーは前記大気環境から孤立され、前記磁気メモリを前記反応性イオンエッチングチャンバーと前記イオンミリングチャンバーとの間で前記大気環境に露出されずに移動するように許容する請求項１に記載の装置。
【請求項３】
少なくとも前記イオンミリングチャンバーに連結される蒸着チャンバーをさらに含み、
前記磁気メモリは前記イオンミリングチャンバーと前記蒸着チャンバーとの間を移動することができる請求項２に記載の装置。
【請求項４】
前記蒸着チャンバーは前記反応性イオンエッチングチャンバーに連結され、前記磁気メモリは前記蒸着チャンバーと前記反応性イオンエッチングチャンバーとの間を、前記大気環境に露出されずに移動することができる請求項３に記載の装置。
【請求項５】
磁気メモリでの使用のために基板上に少なくとも１つの磁気接合を提供する方法であって、前記磁気接合は書込み電流が前記磁気接合を通じて流れる時、多数の安定された磁気状態の間でスイッチすることができるように配置され、
前記少なくとも１つの磁気接合のための多数の磁気接合膜を提供することと、
前記多数の磁気接合膜上にハードマスク膜を提供することと、
反応性イオンエッチングを使用して前記ハードマスク膜からハードマスクを形成することと、
前記反応性イオンエッチングを遂行した後、前記磁気メモリを大気環境へ露出させずに前記多数の磁気接合膜をイオンミリングすることと、を含み、
前記多数の磁気接合膜をイオンミリングすることは前記少なくとも１つの磁気接合の各々の少なくとも一部を定義する方法。
【請求項６】
前記多数の磁気接合膜のイオンミリングの後に、前記少なくとも１つの磁気接合上にキャッピング膜を提供することをさらに含み、
前記多数の磁気接合膜をイオンミリングする段階の後、前記磁気メモリが大気環境に露出されない請求項５に記載の方法。
【請求項７】
前記多数の磁気接合膜をイオンミリングする段階は前記少なくとも１つの磁気接合を定義する請求項６に記載の方法。
【請求項８】
前記イオンミリング段階は前記少なくとも１つの磁気接合の各々の一部のみを定義し、
前記キャッピング膜を提供する段階の後に、前記磁気メモリを前記大気環境に露出させずに少なくとも１回の追加反応性イオンエッチングを遂行することをさらに含む請求項６に記載の方法。
【請求項９】
前記多数の磁気接合膜は第１基準膜、第１バリア膜、自由膜、第２バリア膜、及び第２自由膜を含み、
前記イオンミリング段階は第２基準膜を限定し、
前記少なくとも１回の追加反応性イオンエッチングは前記第２バリア膜、前記自由膜及び前記第１バリア膜の少なくとも一部を限定する請求項８に記載の方法。
【請求項１０】
前記少なくとも１回の追加反応性イオンエッチングを遂行した後、少なくとも１回の追加イオンミリングを遂行することをさらに含み、
前記少なくとも１回の追加イオンミリングは、前記少なくとも１回の追加反応性イオンエッチングを遂行した後、前記磁気メモリが大気環境に露出されずに少なくとも１つの磁気接合の追加的な一部を限定することを含む請求項８に記載の方法。
【請求項１１】
前記少なくとも１回の追加イオンミリング工程の後、少なくとも１つのキャッピング膜を提供することをさらに含み、
前記少なくとも１回の追加イオンミリングを提供する段階の後、前記磁気メモリは大気環境に露出されない、請求項９に記載の方法。
【請求項１２】
被固定膜と、
非磁性スペーサー膜と、
自由膜と、を含み、
前記非磁性スペーサー膜は前記被固定膜及び前記自由膜の間に配置され、前記自由膜は２０ｎｍ以下の幅を有し、
書込み電流が前記磁気接合を通じて流れる時、前記自由膜は多数の安定な磁性状態の間でスイッチ可能であるように前記磁気接合が構成される、磁気メモリで使用される磁気接合。
【請求項１３】
前記磁気接合は多数の側面を含み、
前記非磁性スペーサー膜及び前記自由膜に対応する前記多数の側面の少なくとも一部を覆う第１キャッピング膜をさらに含む請求項１２に記載の磁気接合。
【請求項１４】
前記第１キャッピング膜及び前記磁気接合の多数の側面の追加領域を覆う再蒸着膜をさらに含む請求項１３に記載の磁気接合。
【請求項１５】
前記再蒸着膜を覆う第２キャッピング膜をさらに含む請求項１４に記載の磁気接合。
【請求項１６】
追加非磁性スペーサー膜と、
追加被固定膜と、をさらに含み、
前記追加非磁性スペーサー膜は前記自由膜及び前記追加被固定膜の間に配置される請求項１３に記載の磁気接合。
【請求項１７】
前記第１キャッピング膜は前記追加被固定膜、前記追加非磁性スペーサー膜、前記自由膜、及び前記非磁性スペーサー膜に対応する多数の側面の一部を覆う請求項１６に記載の磁気接合。
【請求項１８】
前記追加非磁性スペーサー膜及び前記被固定膜の間のＣｏＦｅＢ膜と、
前記第１キャッピング膜及び前記ＣｏＦｅＢ膜に対応する前記磁気接合の多数の側面の追加領域を覆う再蒸着膜と、をさらに含む請求項１７に記載の磁気接合。
【請求項１９】
多数の磁気格納セルと、
多数のビットラインと、を含み、
前記多数の磁気格納セルの各々は幅を有する少なくとも１つの磁気接合を含み、前記少なくとも１つの磁気接合は被固定膜、非磁性スペーサー膜、及び自由膜を含み、前記非磁性スペーサー膜は前記被固定膜及び前記自由膜の間に配置され、
書込み電流が前記磁気接合を通じて流れる時、前記自由膜が多数の安定された磁性状態の間でスイッチ可能であるように前記磁気接合は構成され、前記幅は２０ｎｍ以下である磁気メモリ。
【請求項２０】
前記多数の磁気格納セルは多数のカラムを含むアレイを形成し、前記カラムは２００ｎｍ以下のピッチを有する請求項１９に記載の磁気メモリ。
【請求項２１】
前記ピッチは１００ｎｍ以下である請求項２０に記載の磁気メモリ。
【請求項２２】
前記少なくとも１つの磁気接合の各々は多数の側面を含み、
前記少なくとも１つの磁気接合の各々は、前記非磁性スペーサー膜及び前記自由膜に対応する多数の側面の少なくとも一部を覆う第１キャッピング膜をさらに含む請求項１９に記載の磁気メモリ。
【請求項２３】
前記第１キャッピング膜及び前記少なくとも１つの磁気接合の各々の多数の側面の追加領域を覆う再蒸着膜をさらに含む請求項２２に記載の磁気メモリ。
【請求項２４】
前記少なくとも１つの磁気接合の各々は、前記再蒸着膜を覆う第２キャッピング膜をさらに含む請求項２３に記載の磁気メモリ。
【請求項２５】
前記少なくとも１つの磁気接合の各々は、追加非磁性スペーサー膜及び追加被固定膜をさらに含み、
前記追加非磁性スペーサー膜は前記自由膜及び前記追加被固定膜の間に配置される請求項２４に記載の磁気メモリ。