(57)【要約】  フォトトランジスタは、障壁（２６）によってソース（２８）から離隔された活性領域（２４）を持つ。ドレイン（２０）は、活性領域（２４）から水平方向に離隔される。前記活性領域への入射光が、電子−正孔対を生成する。正孔が前記障壁に蓄積され、電子に対する実効障壁高を調節する。次いでゲートリセット電圧がゲート（４）に印加され、前記障壁を低下させて正孔が脱出することを可能とする。
2007519250.tif 000002
【特許請求の範囲】
【請求項１】
感光性の半導体層と、
前記半導体層の下又は上に前記半導体層の活性領域に沿って延在する障壁層と、
前記半導体層の前記活性領域から水平方向に離隔されたドレイン領域と、
前記ドレイン領域に接続されたドレイン端子と、
前記障壁層の、前記半導体層とは逆の側におけるソース層と、
前記半導体層の、前記障壁層とは反対の側におけるゲート層であって、前記ソース層と前記活性領域との間の電子及び正孔の導通を制御するために、前記障壁層の障壁高を制御するために前記障壁層に水平方向に重なるゲート層と、
前記ゲート層と前記半導体層との間のゲート絶縁層と、
を有するフォトトランジスタであって、この構造により、前記フォトトランジスタへの入射光が前記活性領域に到達し、前記活性領域に電子−正孔対を形成し、前記障壁に蓄積された正孔が実効障壁高を変化させ、それ故前記ソース層とドレイン領域との間を前記活性領域を通って電流が流れるようにされたフォトトランジスタ。
【請求項２】
前記ソース層は、第１の伝導性のタイプを持つように不純物をドープされた半導体のものであり、前記障壁層は、第１の伝導性のタイプと反対の第２の伝導性のタイプを持つように不純物をドープされた半導体層である、請求項１に記載のフォトトランジスタ。
【請求項３】
前記ソース層に接続された透明なソース電極を更に有する、請求項２に記載のフォトトランジスタ。
【請求項４】
前記障壁層は絶縁障壁層である、請求項１に記載のフォトトランジスタ。
【請求項５】
前記ソース層は透明なソース電極である、請求項４に記載のフォトトランジスタ。
【請求項６】
前記半導体層は不純物をドープされたアモルファスシリコンのものである、請求項１乃至５のいずれか一項に記載のフォトトランジスタ。
【請求項７】
前記障壁の電子に対する実効障壁高は、バンドギャップの半分よりも大きい、請求項１乃至６のいずれか一項に記載のフォトトランジスタ。
【請求項８】
単一の基板の上に配置された請求項１乃至７のいずれか一項に記載のフォトトランジスタのアレイを有するフォトトランジスタアレイ。
【請求項９】
前記基板上に薄膜電極を更に有する、請求項８に記載のフォトトランジスタアレイ。
【請求項１０】
請求項１乃至７のいずれか一項に記載のフォトトランジスタの操作の方法であって、前記方法は、
（ａ）前記障壁に蓄積された正孔が前記ソース層へと通り抜けるように前記ゲートに正のリセットパルスを印加するステップと、
（ｂ）フレーム周期の間、前記ゲートにフレームゲート電圧を印加するステップと、を有し、前記フレームゲート電圧は、照射によって前記活性領域に生成されたいずれの電子もが前記障壁を通過するが、照射によって前記活性領域に生成されたいずれの正孔もが前記障壁において蓄積され、これにより電子に対する前記障壁の実効高を低下させるようにし、前記方法は更に、
（ｃ）前記照射の尺度としてソース−ドレイン電流を読み取るステップと、
を有する方法。
【請求項１１】
一連のフレーム周期に亘って前記照射を測定するため前記ステップ（ａ）乃至（ｃ）を繰り返すステップを有する、請求項１０に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトトランジスタ及び斯かるフォトトランジスタの操作の方法に関する。
【背景技術】
【０００２】
フォトトランジスタは、一般に光情報を検出器するために有用であり、特に低い光量レベルにおいて有用である。
【０００３】
バイポーラフォトトランジスタは、入射光によって生成される光電流を増幅するフォトトランジスタの典型的な例である。バイポーラトランジスタは、優れた出力特性を持つ。なぜなら、出力がインタフェース接続し易い高いインピーダンス電流源であるからである。残念ながら、優れた性能を持つバイポーラトランジスタを、画像装置において利用されるもののような所謂大面積（large area）技術に適したアモルファスシリコン又はポリシリコンで作成することは困難である。
【０００４】
薄膜フォトトランジスタなるものが存在し、従来の薄膜フォトトランジスタは図１に示されている。典型的にはガラス又はプラスチックである基板２上に構造が形成される。ゲート４が前記基板上に形成され、次いで面全体がゲート絶縁体６及び半導体層８によって被覆される。半導体８は感光層として機能し、典型的には不純物をドープされたアモルファスシリコン（ａ−Ｓｉ：Ｈ）である。多く不純物をドープされた層１２と金属端子１４とから形成されたソース端子１０が一方の端に形成され、同様のドレイン端子１６が素子の他方の端に形成される。ドレイン端子１６も多く不純物をドープされた層１２と金属端子１４とを持つ。例えば窒化物から成る保護層１８が前記構造を保護する。
【０００５】
ａ−Ｓｉ：Ｈ層８の抵抗は光が無い場合には高く、この高い抵抗が、ソース１０、ゲート４及びドレイン１６によって形成されるトランジスタを流れる電流を非常に低いレベルまで低下させる。
【０００６】
前記素子が照射されると、ａ−Ｓｉ：Ｈ層８において電子−正孔対が生成され、該対が前記トランジスタの抵抗を著しく低下させ、これにより適切な電圧をゲート４に印加することにより前記トランジスタがスイッチオンされると電流を増大させる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら斯かる先行技術のフォトトランジスタは感度がそれ程高くない。なぜなら、光子につき１つの電子と１つの正孔以上のものが生成されないからである。このことは、高い光量レベルが必要とされることを意味する。
【０００８】
従って、大面積及び／又は薄膜回路に組み込まれることが可能な改善されたフォトトランジスタに対するニーズがある。
【課題を解決するための手段】
【０００９】
本発明によれば、
感光性の半導体層と、
光活性層の下又は上に前記半導体層の活性領域に沿って延在する障壁層と、
前記障壁層の上又は下の前記半導体層の前記活性領域から水平方向に離隔されたドレイン領域と、
前記ドレイン領域に接続されたドレイン端子と、
前記障壁層の、前記光活性層とは逆の側におけるソース層と、
前記半導体の感光層の、前記障壁層とは反対の側におけるゲート層であって、前記ソース層と前記活性領域との間の電子及び正孔の導通を制御するために、前記障壁層の障壁高を制御するために前記障壁層に水平方向に重なるゲート層と、
前記ゲート層と前記半導体層との間のゲート絶縁層と、
を有するフォトトランジスタであって、この構造により、前記フォトトランジスタへの入射光が前記活性領域に到達し、前記活性領域に電子−正孔対を形成し、前記障壁に蓄積された正孔が実効障壁高を変化させ、それ故前記ソースとドレインとの間を前記活性領域を通って電流が流れるようにされたフォトトランジスタが提供される。
【００１０】
利用時には、生成された光キャリアが、障壁高を著しく低下させ、ゲートトランジスタを流れる電流を増大させる。従って前記トランジスタは、低い光量レベルにおける動作を可能とするかなりの利得を持つ。
【００１１】
かくして、基本概念は、前記活性領域において生成されたキャリアによって変化させられる実効障壁高を持つソース障壁を持つソース・ゲートトランジスタ（source gated transistor）を利用することである。ソース・ゲートトランジスタは、Shannon及びGerstnerによる「Source-Gated Thin Film Transistor」（IEEE Electron Device Letters、Vol. 24、No. 6、2003年6月）に記載されている。これらの先行技術のトランジスタは感光性ではなく、障壁高を変化させるために電荷の増大を利用しない。その代わり、斯かる先行技術の素子においては、障壁がゲートによってのみ制御される。
【００１２】
本概念は、GadelRabの「The Source-Gated Amorphous Silicon Photo-Transistor」（IEEE Electron Device、Vol. 44、No. 10、1997年10月）に記載された概念とは（それぞれ著者が２つの構造に対して同様の名前を採用しているにもかかわらず）異なることに留意されたい。GadelRabの論文においては、障壁が無く、トランジスタは従来のＴＦＴフォトトランジスタと同様に動作する。
【００１３】
電子にとっての実効障壁高は好ましくはバンドギャップの半分よりも小さく、これにより正孔にとっての実効障壁高が電子にとっての実効障壁高よりも高くなり、正孔を前記素子に留める。
【００１４】
実施例においては、本発明による構造は、正孔が電子よりも大きな実効質量を持ち、障壁を通ってソース層へと通り抜けることが電子よりもできないという事実を利用する。この場合、電子はソースからドレインへと回路を通って流れることができるが、正孔は障壁に蓄積され、これにより障壁高を実質的に低下させる。
【００１５】
前記素子は、所定のフレーム時間に亘って、所定のフレームゲート電圧を用いて、光検出器として動作することができる。ここで、障壁が所定のフレームゲート電圧において障壁高を持ち、これにより、ソース層へ向かって該障壁を越えるための前記活性領域の照射により生成される正孔の時定数は前記フレーム時間より大きくなるが、ソース層から活性領域へと前記障壁を越えるための電子の時定数は前記フレーム時間より小さくなる。
【００１６】
前記素子は、光によって生成された正孔が各フレーム時間に亘って障壁に蓄積される、電荷蓄積モードで動作しても良い。
【００１７】
各フレームの終了時において、障壁高を低下させるためにゲート電圧パルスを供給することにより正孔が分散させられても良く、これにより正孔がソース層にインジェクトされることを可能とする。
【００１８】
前記フォトトランジスタは、大面積技術に特に適しており、また薄膜電子回路との組み合わせのために特に適している。前記フォトトランジスタは例えばＸ線検出器、コピー機、及びイメージインテンシファイア（image intensifier）において利用され得る。
【００１９】
実施例においては、前記ソース層は、第１の伝導性のタイプを持つように不純物をドープされた半導体のものであり、前記障壁層は、第１の伝導性のタイプと反対の第２の伝導性のタイプを持つように不純物をドープされた半導体層である。
【００２０】
光が障壁及び活性領域に到達するようにしつつソース層を接続するため、前記フォトトランジスタは前記ソース層に接続された透明なソース電極を含んでも良い。
【００２１】
代替実施例においては、障壁層は非常に薄い（５ｎｍ以下）絶縁障壁層であっても良い。前記ソース層は透明なソース電極であっても良い。
【００２２】
光導電層の半導体は単結晶半導体でなくても良く、例えば不純物をドープされたアモルファスシリコン又はポリシリコンであっても良い。
【００２３】
本発明の他の態様は、上述のフォトトランジスタを、
（ａ）前記光活性層に蓄積された正孔が前記ソース接点領域へとインジェクトされるように前記ゲートに正のリセットパルスを印加するステップと、
（ｂ）フレーム周期の間、前記ゲートにフレームゲート電圧を印加するステップであって、前記フレームゲート電圧は、照射によって前記活性領域に生成されたいずれの電子もが前記障壁を通過するが、照射によって前記活性領域に生成されたいずれの正孔もが前記障壁における光活性領域において蓄積され、これにより電子に対する前記障壁の影響を実質的に低下させ電子の流れを増大させるようにするステップと、
（ｃ）前記照射の尺度としてソース−ドレイン電流を読み取るステップと、
によって動作させる方法に関する。
【００２４】
本方法は更に、一連のフレーム周期に亘って照射を測定するため前記ステップ（ａ）乃至（ｃ）を繰り返すステップを更に有しても良い。
【００２５】
本発明はまた、単一の基板上に配置された、いずれかの請求項に記載のフォトトランジスタのアレイを有する、フォトトランジスタアレイに関する。
【００２６】
前記アレイは更に、薄膜電子回路を前記基板上に有しても良い。
【発明を実施するための最良の形態】
【００２７】
本発明の実施例が、添付図面を参照しながら、単に例として以下に説明される。
【００２８】
添付図面は模式的なものであって、定縮尺で描かれたものではないことに留意されたい。とりわけ、層の厚さは多くの場合において誇張されている。
【００２９】
図２を参照すると、ガラス又はプラスチックの基板２が備えられている。ゲート層４が前記基板上に形成され、次いで面全体がシリコン窒化物のゲート絶縁層６で被覆される。その上には、本例ではアモルファスシリコン（ａ−Ｓｉ：Ｈ）を有する、感光性半導体の層８が備えられる。感光性半導体層８のドレイン領域２０はｎ型に強く不純物をドープされ、ドレイン領域２０に接するドレイン端子２２が備えられる。
【００３０】
強く不純物をドープされたｐ型物質から成る薄型障壁層２６が、感光性半導体層８の活性領域２４上に形成され、ｎ型に不純物をドープされたソース層２８が薄型障壁層２６上に形成される。透明なソース電極３０が、ソース層２８に接して形成される。本例においては、前記ソース電極はインジウム・スズ酸化物のものである。
【００３１】
本実施例においては、堆積させられた、それ故最終的な素子の活性領域２４中にある半導体層８は、不純物をドープされないか又は少量だけドープされ、０．２５μｍの厚さを持つ。ｐ型障壁層２６は、１０１９ｃｍ−３のｐ＋でドープされ３０ｎｍの厚さを持つ。一方ソース領域２８における不純物のドープは１０２１ｃｍ−３のｎ＋であり、厚さは５０ｎｍである。
【００３２】
当業者は認識するであろうように、これらのパラメータは幾分か変更されても良い。とりわけ、前記半導体層の厚さは、例えば既存の工程に適合するように調節されても良い。実施例においては、該厚さは０．０１μｍから１０μｍまで、好ましくは０．１μｍから１μｍまでであっても良い。前記障壁層の厚さは、例えば１０乃至１００ｎｍの範囲にあっても良く、前記ソース層の厚さは１０ｎｍ乃至１μｍの範囲にあっても良い。ｐ＋層における不純物のドープは、例えば１０１８ｃｍ−３を超えても良く、ソース領域においてはｎ＋の不純物のドープは１０１８ｃｍ−３を超えても良い。
【００３３】
絶縁体３２は、前記ソース層の上に前記ソース電極の周囲に備えられる。前記絶縁体は、ソース層２８及び障壁層２６のエッジ、及び半導体層８の活性領域２４の上に延在する。図示された構造は活性領域２４の両方の側にドレイン領域２０を持つが、代替の実施例においては、ドレイン領域２０は活性領域２４の一方の側にだけ備えられても良い。
【００３４】
利用時には、図３に示されているように、所定の正のフレームゲート電圧Ｖｇがゲート４に印加され、図３のバンド図に帰着する。障壁層２６は、前記バンド図に示されるように、電子及び正孔の輸送に対する障壁を形成する。
【００３５】
本フォトトランジスタへの入射光は、透明なソース電極３０、並びに薄いソース層２８及び障壁層２６を通過して、活性領域２４に到達する。該活性領域において、入射光が電子−正孔対を生成する。電子の流れが障壁を通ってソースからドレインへと通過し、活性領域２４に生成された電子キャリアが、活性領域２４においてドレイン領域２０への電流を担持する。
【００３６】
前記フレームゲート電圧は、電子に対する大きな障壁が存在し、背景の漏れ電流及び正孔に対する大きなポテンシャル井戸（potential well）を最大化するように選択される。光によって生成された正孔３８は、障壁領域２６に流れ込み、該障壁領域２６においてトラップされる。該障壁における正の電荷のこの蓄積の効果は、障壁層２６において負に荷電したイオン化されたアクセプタを補償し、これにより実質的な障壁高を低下させ、前記活性領域を通ってソースとドレインとの間を流れる電子の流れを増大させる。かくして、少ない数の電子−正孔対の効果が、電流に対して大きな効果を生成する。かくして、本素子はかなりの利得を持つ。
【００３７】
前記素子は、フレーム周期の間、この電荷蓄積モードで動作し、電荷を蓄積する。該周期の終了時に、前記素子を流れる電流が入射照射の尺度を提供する。第１の近似として、該電流は、前記フレーム周期の間の光強度に指数関数的に依存する。
【００３８】
本構成は、前記電流が前記障壁によって大きく決定されるため、該電流がドレイン電圧に対して影響を受けないという著しい利点を持つ。このことは、該フォトトランジスタの出力が高インピーダンスの電流源であり、該フォトトランジスタを電子回路へインタフェース接続することを容易にする。
【００３９】
前記フレーム時間が終了した後、図４に示すように、前記ゲートに対して大きな正のリセット電圧パルスＶｇｒが印加される。このことは、前記障壁の高さを、障壁２６に蓄積された正孔３８が容易に該障壁を越えてソース領域２８に流れるレベルにまで低下させる。かくして、本発明による構成においては、蓄積された正孔を短時間で分散させリセットすることが容易に可能であり、頻繁な測定が為されることを可能とする。
【００４０】
前記リセット電圧パルスの後、前記ゲートにおける電圧は所定のフレーム電圧に戻され、次のフレーム周期が開始する。
【００４１】
図５乃至７に示される第２の実施例においては、前記障壁は、半導体層８の活性領域２４上に形成された薄い絶縁層４０によって形成され、半導体層８は本例においてはポリシリコンのものである。前記薄い絶縁層４０は、絶縁層における開口３２の中に形成される。透明な金属ソース接触層４２が、障壁層４０上に形成される。前記障壁は、図示される本例においては、過酸化水素中で沸騰させることによってポリシリコン層８を酸化することにより形成された薄い層である。典型的に、前記障壁は約２ｎｍの厚さのものである。第１の実施例におけるように、ゲート４はゲート絶縁体６によって前記活性領域から離隔される。
【００４２】
利用時には、正孔のより大きな質量は、電子よりも前記障壁を通り抜けにくいことを意味し、従って正孔が絶縁障壁４０に隣接する活性領域２４に蓄積することを意味する。これらの蓄積された正孔は、前記酸化物の両端の電場を増大させ、これにより電子が前記薄い障壁を通りソース端子４２から半導体層８へと通り抜ける可能性を増大させる。
【００４３】
本素子の動作は、図６及び７に示されるように、第１の実施例におけるように処理されることができる。図６及び７は、フレームゲート電圧Ｖｇ（図６）及びリセットゲート電圧Ｖｇｒ（図７）におけるバンド図を示す。前記ゲートに掛かる正の電圧を増大させることは、薄い絶縁膜４０の両端の電場を増大させ、実効障壁高を低下させる。
【００４４】
本実施例においては、照射によって生成された電子−正孔対の正孔３８は障壁４０に蓄積され、電場を増大させ、それ故前記絶縁体を通り抜けることができる電子の数を増大させ、従って電子に対する実効障壁高を低下させる。前記ゲートに大きな正の電圧が印加されると、大きな電場が生成され（図７）、正孔も前記絶縁体を通り抜けソース端子４２へと流れることが可能となり、かくして前記素子をリセットする。
【００４５】
当業者によって理解されるであろうように、前記障壁は、全ての正孔が該障壁を通過すること完全に防止するものではなく、全ての電子が通過することを完全に可能とするものでもない。しかしながら、電子及び正孔の該障壁を通過するための能力の差は、電子が該障壁を通過するための時定数がフレーム時間よりも小さくなるように、且つ一方で正孔が該障壁を通過するための時定数がフレーム時間よりも大きくなるように、障壁高及び所定の電圧が選択されることができることを意味する。このようにして、正孔は蓄積され、電子が電流を通すようにすることができる。
【００４６】
図８に示されるように、本発明によるフォトトランジスタ６０のアレイ６２が、フォトトランジスタ６０に接続された薄膜電子回路６４と共に基板上に備えられても良い。前記回路の詳細な性質は、用途に依存しても良い。
【００４７】
本発明によるフォトトランジスタは、大面積技術及び大面積画像装置に特に適している。用途には、Ｘ線検出器、コピー器及びイメージインテンシファイアを含む。
【００４８】
当業者は、本発明の代替の実装が可能であることを理解するであろう。例えば、種々のタイプの非単結晶半導体を含む、いずれの適切な半導体もが、前記活性層として利用されても良い。前記ゲートが前記活性層の下でなく該活性層の上に形成されるようにすることも可能である。同様に、ソース端子３０又はソース電極４０は、前記ソースの上ではなく下であっても良い。必要であれば、更なる絶縁層、受動層及び他の保護層が、種々の処理に適するような位置に及び適切な方法を用いて備えられても良い。
【００４９】
透明である層は必要であれば変更されても良いし、特に透明な基板が利用されても良く、これにより前記障壁の上の上端端子が透明であることを必要とするのではなく、該基板を通して前記活性領域に入射光が到達するようにしても良い。
【００５０】
障壁高及び所定のゲート電圧は、当業者には認識されるであろうように、種々の用途に適合するように調節されても良い。
【図面の簡単な説明】
【００５１】
【図１】先行技術のフォトトランジスタを示す。
【図２】本発明の第１の実施例の断面図を示す。
【図３】第１のゲート電圧が印加された、本発明の第１の実施例のバンド図を示す。
【図４】第２のゲート電圧が印加された、本発明の第１の実施例のバンド図を示す。
【図５】本発明の第２の実施例の断面図を示す。
【図６】第１のゲート電圧が印加された、本発明の第２の実施例のバンド図を示す。
【図７】第２のゲート電圧が印加された、本発明の第２の実施例のバンド図を示す。
【図８】基板上で電子回路と組み合わせられたフォトトランジスタのアレイを示す。
【図１】
2007519250.tif 000003
【図２】
2007519250.tif 000004
【図３】
2007519250.tif 000005
【図４】
2007519250.tif 000006
【図５】
2007519250.tif 000007
【図６】
2007519250.tif 000008
【図７】
2007519250.tif 000009
【図８】
2007519250.tif 000010
【国際調査報告】
2007519250.tif 000011
2007519250.tif 000012