【事件の表示】
　特願２０１１−１８８１１９「メモリ・バックアップのための電力分離」拒絶査定不服審判事件〔平成２４年　７月１２日出願公開、特開２０１２−１３３７５０、請求項の数（１２）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，平成２３年８月３１日（パリ条約による優先権主張２０１０年１２月２０日（以下，「優先日」という。），米国，２０１１年４月６日，米国）の出願であって，平成２６年７月２日付けで手続補正がされ，平成２７年６月２５日付けで拒絶理由通知がされ，平成２７年７月２日付けで手続補正がされ，平成２７年１２月２４日付けで拒絶査定（原査定）がされ，これに対し，平成２８年４月８日に拒絶査定不服審判の請求がされたものである。
第２　原査定の概要
　原査定（平成２７年１２月２４日付け拒絶査定）の概要は次のとおりである。
　本願請求項１−１２に係る発明は，以下の引用文献１−４に基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法第２９条第２項の規定により特許を受けることができない。
引用文献等一覧
　１．特開２００４−３４８６４１号公報
　２．米国特許出願公開第２００６／０１３９０６９号明細書
　３．特開平７−１８２２５２号公報
　４．特開平６−１１０７９４号公報
第３　本願発明
　本願請求項１−１２に係る発明（以下，それぞれ「本願発明１」−「本願発明１２」という。）は，平成２７年７月２日付けの手続補正で補正された特許請求の範囲の請求項１−１２に記載された事項により特定される発明であり，本願発明１は以下のとおりの発明である。
「　【請求項１】
　データをバックアップする方法であって，
　電源異常状態のインジケータを受け取るまでは，チップ上に配置された第１オンチップ・サブシステムに第１の電力を供給すると共に，前記チップ上に配置されたオンチップＳＤＲＡＭサブシステムに第２の電力を供給するステップと，
　電源異常状態のインジケータを受け取ったことに応じて，
　　前記オンチップＳＤＲＡＭサブシステムを分離し，
　　前記ＳＤＲＡＭサブシステムが分離された後に，前記ＳＤＲＡＭサブシステムが分離されたことを示す前記第１オンチップ・サブシステムからのインジケータに応じて，前記ＳＤＲＡＭサブシステムだけが前記第２の電力を与えられたままになるように前記第１の電力を前記第１オンチップ・サブシステムから除去し，
　　前記第１の電力が前記第１オンチップ・サブシステムから除去された後に，ハードウェアの制御の下で，ＳＤＲＡＭに格納されたデータを不揮発性メモリにコピーする，
  という電力分離シーケンスを実施するステップ
を含む方法。」
　なお，本願発明２−１２の概要は以下のとおりである。
　本願発明２−６は，本願発明１を減縮した発明である。
　本願発明７−１２は，本願発明１−６に対応する「集積回路」の発明であるから，本願発明１−６とはカテゴリ表現が異なるだけの発明である。
第４　引用文献，引用発明等
１．引用文献１について
　原査定の拒絶の理由に引用された上記引用文献１（特開２００４−３４８６４１号公報）には，図面とともに次の事項が記載されている。（下線は，当審において付したものである。）
ア　「【０００１】
【発明の属する技術分野】
本発明はコンピュータに関し、特に商用交流電源を使用して動作電源を得るパーソナルコンピュータ（ＰＣ）等において電源供給停止等の電源異常発生時の処理技術に関する
イ　「【００２２】
先ず，図１は，本発明によるコンピュータの第１実施形態の構成を示すブロック図である。このコンピュータ（又は停電時データ保護機能付きコンピュータ）１０は，電源ユニット２０，総合処理部３０，入出力部４０，主記憶部（メモリ）５０および補助記憶装置（又はデータ保護装置）６０により構成される。
【００２３】
電源ユニット２０は，交流―直流変換部２１，制御部２２，簡易バックアップ電源（第１バックアップ電源）２３および異常検出部２４を含んでいる。総合処理部３０は，ＣＰＵ（中央演算処理装置），入出力部コントローラおよび主記憶部コントローラ等を含んでいる。入出力部４０は，キーボードおよび表示装置等コントローラおよび電源スイッチ等を含んでいる。また，補助記憶装置６０は，不揮発性記憶装置６１，補助電源（第２バックアップ電源）６２，補助記憶装置電源制御部６３，補助記憶装置電源切換部６４および高速バッファ６５を含んでいる。
電源ユニット２０は，電源供給線により，各部，即ち総合処理部３０，入出力部４０，主記憶部５０および補助記憶装置６０に通常の動作電源を供給する。
【００２４】
（途中省略）
【００３３】
商用電源に，電源入力断，周波数異常又は電圧異常等の異常が発生する（図２（ａ）参照）と，異常検出部２４は，電源切換制御線を介して異常を示す信号を電源ユニット２０内の切換部２５，補助記憶装置電源制御部６３および総合処理部３０に送信する。切換部２５は，異常を示す信号を受信すると，電源供給線に供給する直流電源供給源を交流−直流変換部２１の出力から簡易バックアップ電源２３に切り換える（図２（ｂ）参照）。同時に，補助記憶装置電源制御部６３は，補助記憶装置電源切換部６４を制御し，補助記憶装置６０内の電源供給源を電源供給線から補助電源６２に切り換える（図２（ｄ）参照）。同時に，総合処理部３０は，ＯＳによる休止処理を開始させる（図２（ｃ）参照）。
【００３４】
総合処理部３０により開始された
休止処理では，
主記憶部５０から補助記憶装置６０へのデータ退避処理が開始される
高速バッファ６５から不揮発性記憶装置６１へのデータ書き込み処理も同時に開始される
主記憶部５０から高速バッファ６５へのデータ退避処理の方が高速バッファ６５から不揮発性記憶装置６１への書き込み処理よりも先に終了する。この時点で，補助記憶装置６０は，総合処理部３０に対して退避完了の信号を，データバスを介して発信する。
【００３５】
総合処理部３０は，補助記憶装置６０から退避完了の信号の通知を受け，電源ユニット２０の制御部２２に出力ＯＦＦの制御信号を出力する。これにより，電源ユニット２０は，電源供給線に対する電源供給を停止する。このとき，補助記憶装置６０は，補助電源６２により動作を継続している。補助記憶装置６０では，高速バッファ６５から不揮発性記憶装置６１への書き込みが継続されている。
　したがって，上記引用文献１には次の発明（以下，「引用発明」という。）が記載されていると認められる。
「パーソナルコンピュータ（ＰＣ）等のコンピュータにおいて，主記憶部５０から補助記憶装置６０へデータ退避処理をする方法であって，（段落【００３４】）
　通常時，電源ユニット２０は，電源供給線により，総合処理部３０，入出力部４０，主記憶部５０および補助記憶装置６０に動作電源を供給し，（段落【００２３】）
　商用電源に異常が発生すると，異常検出部２４は，異常を示す信号を切換部２５，補助記憶装置電源制御部６３および総合処理部３０に送信し，（段落【００３３】）
　異常を示す信号を受信すると，切換部２５は，電源供給線に供給する直流電源供給源を簡易バックアップ電源２３に切り換え，補助記憶装置電源制御部６３は，補助記憶装置６０内の電源供給源を電源供給線から補助電源６２に切り換え，総合処理部３０は，ＯＳによる休止処理を開始させ，（段落【００３３】）
　休止処理では，主記憶部５０から補助記憶装置６０へのデータ退避処理が開始され，同時に，高速バッファ６５から不揮発性記憶装置６１へのデータ書き込み処理も開始され，（段落【００３４】）
　主記憶部５０から高速バッファ６５へのデータ退避処理が終了した時点で，補助記憶装置６０は，総合処理部３０に対して退避完了の信号を発信し，（段落【００３４】）
　総合処理部３０は，補助記憶装置６０から退避完了の信号の通知を受けると，電源ユニット２０に出力ＯＦＦの制御信号を出力し，これにより，電源ユニット２０は，電源供給線に対する電源供給を停止し，補助記憶装置６０は，補助電源６２により動作を継続し，（段落【００３５】）
　補助記憶装置６０では，高速バッファ６５から不揮発性記憶装置６１への書き込みが継続される，（段落【００３５】）
　方法。」
２．引用文献２について
　拒絶査定において周知技術を示す文献として引用された上記引用文献２（米国特許出願公開第２００６／０１３９０６９号明細書）には，図面とともに次の事項が記載されている。（下線は，当審において付したものである。）
イ「[0033] 
When a signal is received indicating a sudden power loss is under way, the supplemental power source  132  may react to supply power to the auxiliary power bus  134 . In an alternate embodiment, the supplemental power source  132  may continuously supply power to the auxiliary power bus  134  in order to better ensure a smooth transition between main and supplemental power. 
突然の電力喪失が進行中であることを示す信号が受信されると，補助電源１３２は，補助電源バス１３４に電力を供給するように反応することがある。代わりの実施形態では，補助電源１３２は，主電力と補助電力との間の滑らかな移行をいっそう保証するために，補助電源バス１３４に連続的に電力を供給することがある。
ウ　「
」
３．引用文献３について
　拒絶査定において周知技術を示す文献として引用された上記引用文献３（特開平７−１８２２５２号公報）には，図面とともに次の事項が記載されている。（下線は，当審において付したものである。）
エ「【０００３】図３の回路は，
主電源１１が遮断されると，主電源１１により充電されていたバックアップ用コンデンサ１２が放電し，バックアップされる回路１４に電流を供給する。
オ　「
」
４．引用文献４について
　拒絶査定において周知技術を示す文献として引用された上記引用文献４（特開平６−１１０７９４号公報）には，図面とともに次の事項が記載されている。（下線は，当審において付したものである。）
カ「【００１１】
【実施例】以下，図面を参照して，本発明の実施例を詳細に説明する。図１は本発明の一実施例の電源系統に着目した概略ブロック図である。図において，１はマイクロプロセッサであり，その電源はＶＣＣから供給されている。２は半導体スイッチであり，ＶＣＣとコンデンサ３の間に接続されている。
該半導体スイッチ２は，ＶＣＣがオンのときは閉じられ，ＶＣＣがオフのときは開かれる。４はＳＲＡＭで，駆動電源としてコンデンサ３の出力電圧ＢＶＣＣが直接加えられるとともに，半導体スイッチ２を介してＶＣＣが加えられている。該ＳＲＡＭはＶＣＣがオフ（停電）のときはスタンバイモードになり，コンデンサ３の出力電圧ＢＶＣＣとしてスタンバイモードに必要な電圧が供給されている限りは内部格納データを保証する
キ　「
」
第５　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると，次のことがいえる。
ア　引用発明の「主記憶部５０から補助記憶装置６０へデータ退避処理をする方法」（前者）と本願発明１の「データをバックアップする方法」（後者）とを対比すると，
　引用発明の「データ退避処理」は，主記憶部５０のデータを補助記憶装置６０に「バックアップ」する処理に他ならないから，
　前者と後者とは，
「データをバックアップする方法」
　の点で一致する。
イ　引用発明の「不揮発性記憶装置６１」が本願発明１の「不揮発性メモリ」に相当し，
　引用発明の「総合処理部３０，入出力部４０，主記憶部５０」と本願発明１の「チップ上に配置された第１オンチップ・サブシステム」とは，その動作内容からみて，「データを不揮発性メモリにコピーする際に不要となる第１の機能部分」である点で共通し，
　同様に，引用発明の「補助記憶装置６０」と本願発明１の「前記チップ上に配置されたオンチップＳＤＲＡＭサブシステム」とは，「データを不揮発性メモリにコピーする際に必要となる第２の機能部分」である点で共通するといえる。
　また，引用発明の「異常を示す信号」が本願発明１の「電源異常状態のインジケータ」に相当し，
　引用発明の「通常時」とは，「商用電源に異常が発生」していないとき，すなわち，「異常を示す信号」（電源異常状態のインジケータ）を“受け取るまで”の期間を指すものである。
　そうすると，
　引用発明の「通常時，電源ユニット２０は，電源供給線により，総合処理部３０，入出力部４０，主記憶部５０および補助記憶装置６０に動作電源を供給し，商用電源に異常が発生すると，異常検出部２４は，異常を示す信号を切換部２５，補助記憶装置電源制御部６３および総合処理部３０に送信し，異常を示す信号を受信すると，切換部２５は，電源供給線に供給する直流電源供給源を簡易バックアップ電源２３に切り換え，補助記憶装置電源制御部６３は，補助記憶装置６０内の電源供給源を電源供給線から補助電源６２に切り換え」と
　本願発明１の「電源異常状態のインジケータを受け取るまでは，チップ上に配置された第１オンチップ・サブシステムに第１の電力を供給すると共に，前記チップ上に配置されたオンチップＳＤＲＡＭサブシステムに第２の電力を供給するステップ」とは，
「電源異常状態のインジケータを受け取るまでは，データを不揮発性メモリにコピーする際に不要となる第１の機能部分に電力を供給すると共に，データを不揮発性メモリにコピーする際に必要となる第２の機能部分に電力を供給するステップ」
　である点で共通する。
　
ウ　上記イの検討から，引用発明の「異常を示す信号を受信する」ことが本願発明１の「電源異常状態のインジケータを受け取ったこと」に相当する。
エ　引用発明の「電源ユニット２０は，電源供給線に対する電源供給を停止し，補助記憶装置６０は，補助電源６２により動作を継続」すること（前者）と本願発明１の「前記ＳＤＲＡＭサブシステムだけが前記第２の電力を与えられたままになるように前記第１の電力を前記第１オンチップ・サブシステムから除去」すること（後者）とを対比すると，
　上記イでの検討から，
　前者と後者とは，
「第２の機能部分だけが電力を与えられたままになるように，電力を，第１の機能部分から除去」すること
　である点で共通する。
オ　引用発明の「補助記憶装置６０では，高速バッファ６５から不揮発性記憶装置６１への書き込みが継続される」（前者）と本願発明１の「前記第１の電力が前記第１オンチップ・サブシステムから除去された後に，ハードウェアの制御の下で，ＳＤＲＡＭに格納されたデータを不揮発性メモリにコピーする」（後者）とを対比すると，
　引用発明の「高速バッファ６５」と本願発明１「ＳＤＲＡＭ」とは，ともに「読み書き可能なメモリ」である点で共通するから，
　前者と後者とは，
「読み書き可能なメモリに格納されたデータを不揮発性メモリにコピーする」
　点で共通する。
カ　引用発明と本願発明１とは，コピー動作の際に，当該コピー動作に不要な第１の機能部分への電力の供給を停止し，前記コピー動作に必要となる第２の機能部分にのみ電力を供給するという，電力の“分離”動作を行っている点で共通していることから，両者は，「電力分離シーケンスを実施するステップ」を含む点で共通するといえる。
　したがって，本願発明１と引用発明との間には，次の一致点，相違点があるといえる。
（一致点）
「データをバックアップする方法であって，
　電源異常状態のインジケータを受け取るまでは，データを不揮発性メモリにコピーする際に不要となる第１の機能部分に電力を供給すると共に，データを不揮発性メモリにコピーする際に必要となる第２の機能部分に電力を供給するステップと，
　電源異常状態のインジケータを受け取ったことに応じて，
　　前記第２の機能部分だけが電力を与えられたままになるように，電力を，第１の機能部分から除去し，
　　読み書き可能なメモリに格納されたデータを不揮発性メモリにコピーする
　という電力分離シーケンスを実施するステップ
を含む方法。」
（相違点）
（相違点１）
　データを不揮発性メモリにコピーする際に不要となる第１の機能部分が，
　本願発明１では，「チップ上に配置された第１オンチップ・サブシステム」であるのに対して，
　引用発明では，「総合処理部３０，入出力部４０および主記憶部５０」である点。
（相違点２）
　データを不揮発性メモリにコピーする際に必要となる第２の機能部分が，
　本願発明１では，「前記チップ上に配置されたオンチップＳＤＲＡＭサブシステム」であるのに対して，
　引用発明では，「補助記憶装置６０」である点。
（相違点３）
　供給及び除去する電力に関して，
　本願発明１では，
　電源異常状態のインジケータを受け取るまでは，
　第１の機能部分に「第１の電力」を供給し，第２の機能部分に「第２の電力」を供給し，
　電源異常状態のインジケータを受け取ったことに応じて，
　第２の機能部分だけが「第２の電力」を与えられたままになるようにし，「第１の電力」を，第１の機能部分から除去しているのに対して，
　引用発明では，
　電源異常状態のインジケータを受け取るまでは，
　第１の機能部分と，第２の機能部分とに，共通の電力を供給し，
　電源異常状態のインジケータを受け取ったことに応じて，
　第２の機能部分だけが，補助電源６２の電力を与えられたままになるようにし，電力を，第１の機能部分から除去している点。
（相違点４）
　電源異常状態のインジケータを受け取ったことに応じて実行される動作に関して，
　本願発明１では，
　「オンチップＳＤＲＡＭサブシステムを分離し」，
　「前記ＳＤＲＡＭサブシステムが分離」された後に，「前記ＳＤＲＡＭサブシステムが分離されたことを示す・・・インジケータに応じて」，不要な電力の除去を行っているのに対して，
　引用発明は，そのようなステップを備えていない点。
（相違点５）
　不揮発性メモリにコピーするタイミングに関して，
　本願発明１では，
　「第１の電力が前記第１オンチップ・サブシステムから除去された後に」コピーするのに対して，
　引用発明では，主記憶部５０から補助記憶装置６０へのデータ退避処理が開始されると同時に，高速バッファ６５から不揮発性記憶装置６１へのデータ書き込み処理も開始される点。
（相違点６）
　不揮発性メモリにコピーする制御に関して，
　本願発明１では，
　「ハードウェア制御の下で」コピーするのに対して，
　引用発明は，そのようなステップが特定されていない点。
（相違点７）
　不揮発性メモリにコピーするデータを格納するメモリが，
　本願発明１では，「ＳＤＲＡＭ」であるのに対して，
　引用発明では，高速バッファである点。
（２）相違点についての判断
（相違点１，２，及び７について）
　上記相違点１，２，及び７は，関連したものであるので，まとめて検討すると，引用発明は，パーソナルコンピュータ（ＰＣ）等のコンピュータに関する技術であり，コンピュータ内の「総合処理部３０，入出力部４０，及び主記憶部５０」への電力の供給を停止した後も，補助記憶装置６０への電力の供給を継続するというものであるのに対して，本願発明１は，オンチップＳＤＲＡＭサブシステムと，これによって制御されるＳＤＲＡＭ及び不揮発性メモリとからなるシステムに関する技術であり，オンチップＳＤＲＡＭサブシステム以外の他のオンチップサブシステムへの電力の供給を停止した後も，オンチップＳＤＲＡＭサブシステムへの電力の供給を継続するというものであり，引用発明と本願発明１とでは，その発明の属する技術分野が異なっている。
　そして，引用発明の補助記憶装置は，高速バッファと不揮発性記憶装置とを含んでおり，上記「（１）対比」においては，この「高速バッファ」が本願発明１の「ＳＤＲＡＭ」に対応付けられているものの，引用文献１には，高速バッファをＳＤＲＡＭに変更することに関して記載も示唆もなく，また，引用文献１には，補助記憶装置や総合処理部，入出力部，及び主記憶部をオンチップで構成することを動機付ける記載もない。また，本願の優先日当時，コンピュータの補助記憶装置６０や総合処理部３０，入出力部４０，及び主記憶部５０の各構成をオンチップで構成することが周知技術であったともいえない。
　そうすると，引用発明において，データを不揮発性メモリにコピーする際に不要となる第１の機能部分（総合処理部３０，入出力部４０および主記憶部５０）を「チップ上に配置された第１オンチップ・サブシステム」とし，データを不揮発性メモリにコピーする際に必要となる第２の機能部分（補助記憶装置６０）を「チップ上に配置されたオンチップＳＤＲＡＭサブシステム」とし，さらに，不揮発性メモリにコピーするデータを格納するメモリ（高速バッファ）を「ＳＤＲＡＭ」とすること，すなわち，上記相違点１，２，及び７に係る構成とすることは，当業者が容易に想到し得たものであるとはいえない。
（相違点３について）
　上記相違点３は，要するに，
　本願発明１では，電力を除去するタイミングが異なる２つの機能部分に対して，常時，第１の電力，及び第２の電力をそれぞれ供給しておき，電源異常の際には，第１の電力のみを除去できるようにしているものである一方，引用発明では，電力を除去するタイミングが異なる２つの機能部分に対して，通常時は，１系統の電源供給線により電力を供給しておき，電源異常の際には，上記１系統の電源供給線による電力を除去するとともに，電力の供給を維持すべき第２の機能部分については，補助電源を用いて電力を供給するというものである。
　このように，引用発明と本願発明１とは，電力を供給するための基本的な前提構成において相違するものである。
　また，上記引用文献２（上記イ，ウの記載を参照），引用文献３（上記エ，オの記載参照），及び引用文献４（上記カ，キの記載を参照）には「補助電源を有するメモリにおいて，異常検出時には補助電源から電力を供給する技術」が記載されているものの，引用発明に当該技術を仮に適用したとしても，通常時に供給される電力は，１つの系統の電源供給線から供給されるものであるから，上記相違点３に係る構成となるものではない。
　してみれば，引用発明に上記周知技術を適用して上記相違点３に係る構成とすることは，当業者が容易に想到し得たものであるとはいえない。
（３）小括
　以上のとおりであるから，上記相違点４−６について判断するまでもなく，本願発明１は，当業者であっても，引用発明及び引用文献２−４に記載された周知技術に基づいて容易に発明できたものとはいえない。
２．本願発明２−６について
　本願発明２−６は，本願発明１を減縮した発明であり，本願発明１の構成を全て備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明及び引用文献２−４に記載された周知技術に基づいて容易に発明できたものとはいえない。
３．本願発明７−１２について
　本願発明７−１２は，本願発明１−６に対応する「集積回路」の発明であり，本願発明１の構成を全て備えるものであるから，本願発明１と同様の理由により，当業者であっても，引用発明及び引用文献２−４に記載された周知技術に基づいて容易に発明できたものとはいえない。
第６　むすび
　以上のとおり，本願発明１−１２は，当業者が引用発明及び引用文献２−４に記載された周知技術に基づいて容易に発明をすることができたものではない。したがって，原査定の理由によっては，本願を拒絶することはできない。
　また，他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。