(57)【要約】  オーディオ用高調波発生器とプリアンプ回路とを組み合わせて、高調波発生器およびプリアンプ回路を形成する。高調波発生器は、入力プログラム信号に応答してこの入力プログラム信号をバッファリングするとともに、バッファード入力プログラム信号を供給するバッファ回路から形成される。バッファード入力プログラム信号を受け取るために変調回路が接続されており、変調回路はプログラム入力信号の振幅の変化に対応して高調波を発生し、変調入力プログラム信号を供給する。加算回路は、バッファード入力信号と変調入力プログラム信号とを加算して、合成変調入力プログラム信号を供給する。合成変調入力プログラム信号を受け取るためにプリアンプが接続されており、プリアンプは３つの可聴周波数帯域の信号を処理して、変調器が発生する高調波を含む補償出力信号を供給する。
2007503778.tif 000002
【特許請求の範囲】
【請求項１】
高調波発生器およびプリアンプ回路であって、
ＢＩＰＳ（バッファード入力プログラム信号）を受け取って、高調波を発生するとともにＭＢＩＰＳ（変調バッファード入力プログラム信号）を供給するために接続された変調回路と、
ＢＩＰＳとＭＢＩＰＳとを加算してＣＭＩＰＳ（合成変調入力プログラム信号）を供給するための加算回路と、
ＣＭＩＰＳを受け取り、増幅し、調整してＣＯＳ（合成オペレーティング信号）を供給するために接続されたプリアンプと、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項２】
請求項１に記載の高調波発生器およびプリアンプ回路であって、
該プリアンプは、前記ＣＭＩＰＳを受け取り、
ＨＦＲＣＭＩＰＳ（高周波帯域合成変調入力プログラム信号）と、ＭＦＲＣＭＩＰＳ（中周波帯域合成変調入力プログラム信号）と、ＬＦＲＣＭＩＰＳ（低周波帯域合成変調入力プログラム信号）と、を供給するために接続されたオールパス状態変数フィルタと、
前記ＨＦＲＣＭＩＰＳと、前記ＭＦＲＣＭＩＰＳと、前記ＬＦＲＣＭＩＰＳとを加算して前記ＣＯＳを供給するために接続された状態変数加算増幅器と、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項３】
請求項１に記載の高調波発生器およびプリアンプ回路であって、
ＩＰＳ（入力プログラム信号）は、前記プリアンプ回路に対する入力として供給され、
前記高調波発生器およびプリアンプ回路は更に、前記ＩＰＳ信号を受け取り、前記ＩＰＳ信号をバッファして、前記ＢＩＰＳを供給するバッファ回路を含むことを特徴とする、高調波発生器およびプリアンプ。
【請求項４】
請求項３に記載の高調波発生器およびプリアンプ回路であって、
前記バッファ回路は、前記ＩＰＳを受け取り、前記ＢＩＰＳを前記変調回路および前記加算回路に供給するために接続された非反転フォロワ回路を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項５】
請求項３に記載の高調波発生器およびプリアンプ回路であって、
前記変調回路は更に、
出力端子と、反転入力端子と、前記ＢＩＰＳと接続された非反転入力端子と、を有する増幅器と、
第１の端子と、第２の端子と、を有する第１のフィードバック抵抗器であって、前記第１の端子が前記増幅器出力端子に接続されている、第１のフィードバック抵抗器と、
第１の端子と、第２の端子と、を有する第２のフィードバック抵抗器であって、前記第１の端子が前記第１のフィードバック抵抗器の第２の端子と前記増幅器反転入力端子とに接続されており、前記第２の抵抗器の第２の端子がグランドに接地されており、前記第２の抵抗器が手動で調整可能であり、前記第２の抵抗器が手動で調整されるのに対応して、前記増幅器出力端子が調整されスケールされたＢＩＰＳ信号を前記ＭＢＩＰＳとしてその出力端子から供給する、第２のフィードバック抵抗器と、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項６】
請求項５に記載の高調波発生器およびプリアンプ回路であって、
前記変調回路は更に、前記増幅器出力端子に接続された第１端と、第１のダイオードのアノードと共通である第２のダイオードのカソードに接続された第２端とを有する第３の抵抗器を含み、前記第１および第２のダイオードがグランドに接地された対向する共通のカソードおよびアノードを有し、前記第３の抵抗器の第２端と前記第１および第２のダイオードの共通のアノードおよびカソードとの接続によって形成される端子が前記変調器の出力端子であり、前記第２のフィードバック抵抗器の値を手動で調整することにより前記変調器出力端子に存在するＭＢＩＰＳ（変調バッファード入力プログラム信号）の振幅および高調波含有率が変更されることを特徴とする、高調波発生器およびプリアンプ回路。
【請求項７】
請求項１に記載の高調波発生器およびプリアンプ回路であって、
前記加算回路は更に、
前記ＢＩＰＳを受け取るために接続された加算回路の第１入力と、
前記ＭＢＩＰＳを受け取るために接続された加算回路の第２入力と、
前記ＣＭＩＰＳを出力するための加算回路出力端子と、
演算増幅器であって、反転入力と、グランドに接地された非反転入力と、を含む演算増幅器と、
第１の入力抵抗器と、
第２の入力抵抗器と、
フィードバック抵抗器と、
を含み、
各抵抗器がそれぞれ第１および第２端を有し、
前記加算回路の第１の入力が前記第１の入力抵抗器の第１端に接続されており、
前記加算回路の第２の入力が前記第２の入力抵抗器の第１端に接続されており、
前記フィードバック抵抗器の第１端が前記加算回路の出力端子に接続されており、
前記第１の入力抵抗器の第２端と、前記第２の入力抵抗器の第２端と、前記フィードバック抵抗器の第２端とがそれぞれ前記演算増幅器の反転入力に接続されており、
前記加算回路の出力端子に接続された前記演算増幅器の出力ターミナルが、前記ＢＩＰＳ信号と前記ＭＢＩＰＳ信号とのアナログ合計を出力して前記加算回路の出力端子に前記ＣＭＩＰＳを供給することを特徴とする、高調波発生器およびプリアンプ回路。
【請求項８】
請求項２に記載の高調波発生器およびプリアンプ回路であって、
前記プリアンプは更に、前記ＣＭＩＰＳを受け取るために接続された第１の入力と、前記ＬＦＲＣＭＩＰＳを受け取るために接続された第２の入力と、前記ＭＦＲＣＭＩＰＳを受け取るために接続された第３の入力とを有するとともに、更に前記ＨＦＲＣＭＰＳを供給するための出力を有する入力加算減衰増幅器を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項９】
請求項２に記載の高調波発生器およびプリアンプ回路であって、
前記プリアンプは更に、前記ＣＭＩＰＳを受け取るために接続された第１の入力と、前記ＬＦＲＣＭＩＰＳを受け取るために接続された第２の入力と、前記ＭＦＲＣＭＩＰＳを受け取るために接続された第３の入力とを有するとともに、更に前記ＨＦＲＣＭＰＳを供給するための出力を有する入力加算減衰増幅器と、
前記入力加算減衰増幅器出力から前記ＨＦＲＣＭＩＰＳを受け取るために接続された入力を有するともに、前記ＭＦＲＣＭＩＰＳを前記加算減衰増幅器に供給する出力を有する第１の積分器と、
前記第１の積分器の出力から前記ＭＦＲＣＭＩＰＳを受け取るために接続された入力を有するとともに、前記ＬＦＲＣＭＩＰＳを供給するための出力を有する第２の積分器と、
前記ＬＦＲＣＭＩＰＳを受け取るために接続された第１の入力と、前記ＭＦＲＣＭＩＰＳを受け取るために接続された第２の入力と、前記ＨＦＲＣＭＩＰＳを受け取るために接続された第３の入力とを有する状態変数加算増幅器であって、該状態変数加算増幅器が前記ＬＦＲＣＭＩＰＳ、前記ＭＦＲＣＭＩＰＳ、および前記ＨＦＲＣＭＩＰＳをそれぞれ加算してその出力に前記ＣＯＳを供給する、状態変数加算増幅器と、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１０】
請求項９に記載の高調波発生器およびプリアンプ回路であって、
前記ＭＦＲＣＭＩＰＳの位相は、前記ＨＦＲＣＭＩＰＳおよび前記ＬＦＲＣＭＩＰＳの信号成分に対して反転されていることを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１１】
高調波発生器およびプリアンプ回路であって、
入力プログラム信号を受け取って、その入力プログラム信号をバッファしてＢＩＰＳ（バッファード入力プログラム信号）を供給するために接続されたバッファ回路と、
前記バッファード入力プログラム信号に接続され、高調波を発生して、手動で調整可能な高調波含有率を有するＭＢＩＰＳ（変調バッファード入力プログラム信号）を供給するための変調回路と、
前記ＢＩＰＳと前記ＭＢＩＰＳとを加算し、高、低、および中帯域周波数信号成分を有することを特徴とするＣＭＩＰＳ（合成変調入力プログラム信号）を供給するための加算回路と、
前記ＣＭＩＰＳを受け取って処理するために接続された入力を有するオールパス状態変数フィルタであって、前記ＣＭＩＰＳは処理されて、ＨＦＲＣＭＩＰＳ（高周波帯域合成変調入力プログラム信号）と、ＭＦＲＣＭＩＰＳ（中周波帯域合成変調入力プログラム信号）と、ＬＦＲＣＭＩＰＳ（低周波帯域合成変調入力プログラム信号）と、を含む３つの信号周波数とに処理されることを特徴とする、オールパス状態変数フィルタと、
前記ＨＦＲＣＭＩＰＳ、前記ＭＦＲＣＭＩＰＳ、および前記ＬＦＲＣＭＩＰＳを加算してＣＯＳ（合成出力信号）を供給するために接続された状態変数加算増幅器と、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１２】
請求項１１に記載の高調波発生器およびプリアンプ回路であって、
前記バッファ回路は更に、前記ＩＰＳを受け取って前記ＢＩＰＳを前記変調回路および前記加算回路に供給するための非反転フォロワ回路を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１３】
請求項１１に記載の高調波発生器およびプリアンプ回路であって、
前記変調回路は更に、
出力端子と、反転入力端子と、ＢＩＰＳを受け取るために接続された非反転入力端子と、を有する増幅器と、
第１の端子と、第２の端子と、を有する第１のフィードバック抵抗器であって、前記第１の端子が前記増幅器出力端子に接続されている、第１のフィードバック抵抗器と、
第１の端子と、第２の端子と、を有する第２のフィードバック抵抗器であって、前記第１の端子が前記第１のフィードバック抵抗器の第２の端子と前記増幅器反転入力端子とに接続されており、前記第２の抵抗器の第２の端子がグランドに接地されており、前記第２の抵抗器が手動で調整可能であり、前記第２の抵抗器が手動で調整されるのに対応して、前記増幅器出力端子が調整されスケールされたＢＩＰＳ信号をその出力端子から供給する、第２のフィードバック抵抗器と、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１４】
請求項１３に記載の高調波発生器およびプリアンプ回路であって、
前記変調回路は更に、前記増幅器出力端子に接続された第１端と、第１のダイオードのアノードと共通である第２のダイオードのカソードに接続された第２端とを有する第３の抵抗器を含み、前記第１および第２のダイオードがグランドに接地された対向する共通のカソードおよびアノードを有し、前記第３の抵抗器の第２端と前記第１および第２のダイオードの共通のアノードおよびカソードとの接続によって形成される端子が前記変調器の出力端子であり、前記第２のフィードバック抵抗器の値を手動で調整することにより前記変調器出力端子に存在するＭＢＩＰＳ（変調バッファード入力プログラム信号）の振幅および高調波含有率が変更されることを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１５】
請求項１１に記載の高調波発生器およびプリアンプ回路であって、
前記加算回路は更に、
前記ＢＩＰＳを受け取るために接続された加算回路の第１入力と、
前記ＭＢＩＰＳを受け取るために接続された加算回路の第２入力と、
前記ＣＭＩＰＳを出力するための加算回路出力端子と、
演算増幅器であって、反転入力と、グランドに接地された非反転入力と、を含む演算増幅器と、
第１の入力抵抗器と、
第２の入力抵抗器と、
フィードバック抵抗器と、
を含み、
各抵抗器がそれぞれ第１および第２端を有し、
前記加算回路の第１の入力が第１の入力抵抗器の第１端に接続されており、
前記加算回路の第２の入力が第２の入力抵抗器の第１端に接続されており、
前記フィードバック抵抗器の第１端が前記加算回路の出力端子に接続されており、
前記第１の入力抵抗器の第２端と、前記第２の入力抵抗器の第２端と、前記フィードバック抵抗器の第２端とがそれぞれ前記演算増幅器の反転入力に接続されており、
前記加算回路の出力端子に接続された前記演算増幅器の出力ターミナルが、前記ＢＩＰＳ信号と前記ＭＢＩＰＳ信号とのアナログ合計を出力して前記加算回路の出力端子に前記ＣＭＩＰＳを供給することを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１６】
請求項１１に記載の高調波発生器およびプリアンプ回路であって、
前記オールパス状態変数フィルタは更に、
前記ＣＭＩＰＳに応答して前記ＨＦＲＣＭＩＰＳを提供するための第１の増幅段と、
第１の増幅段からの出力に応答してＭＦＲＣＭＩＰＳを供給するための第２の増幅段と、
前記ＬＦＲＣＭＩＰＳを供給するための第３の増幅段と、
前記ＨＦＲＣＭＩＰＳ、前記ＭＦＲＣＭＩＰＳ、および前記ＬＦＲＣＭＩＰＳを加算して前記ＣＯＳを供給するための加算増幅器と、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１７】
請求項１１に記載の高調波発生器およびプリアンプ回路であって、
前記ＭＦＲＣＭＩＰＳの位相は、前記ＨＦＲＣＭＩＰＳおよび前記ＬＦＲＣＭＩＰＳの信号成分に対して反転されていることを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１８】
高調波発生器およびプリアンプ回路であって、
入力プログラム信号に応答して該入力プログラム信号をバッファするための入力と、出力と、を有するとともに、ＢＩＰＳ（バッファード入力プログラム信号）を供給することを特徴とするバッファ回路と、
出力端子と、反転入力端子と、前記ＢＩＰＳに応答するように接続された非反転入力端子と、を有する増幅器と、
第１の端子と、第２の端子と、を有する第１のフィードバック抵抗器であって、前記第１の端子が前記増幅器出力端子に接続されている、第１のフィードバック抵抗器と、
第１の端子と、前記第１の抵抗器の第２の端子と増幅器の反転入力とに接続されるとともに手動で調整可能でありグランドに接地された第２の端子と、を有する第２のフィードバック抵抗器と、
前記増幅器出力端子に接続された第１端と、第１のダイオードのアノードと共通する第２のダイオードのカソードに接続された第２端とを有する第３の抵抗器であって、前記第１および第２のダイオードがグランドに接地された共通のカソードおよびアノードを有し、前記第３の抵抗器の第２端と前記第１および第２のダイオードの共通のアノードおよびカソードとの接続によって形成される端子が前記変調器の出力端子を形成しており、第２のフィードバック抵抗器の値を手動で調整することにより前記変調器出力端子に存在するＭＢＩＰＳ（変調バッファード入力プログラム信号）の振幅が変更されることを特徴とする第３の抵抗器と、
を含む非反転フォロワ回路を有する、変調器と、
前記ＢＩＰＳ（バッファード入力プログラム信号）と前記ＭＢＩＰＳ（変調バッファード入力プログラム信号）とを加算し、ＣＭＩＰＳ（合成変調入力プログラム信号）を供給するための加算回路と、
オールパス状態変数フィルタであって、
前記ＣＭＩＰＳを受け取るために接続された第１の入力と、前記ＬＦＲＣＭＩＰＳを受け取るために接続された第２の入力と、前記ＭＦＲＣＭＩＰＳを受け取るために接続された第３の入力とを有するとともに、更に前記ＨＦＲＣＭＰＳを供給するための出力を有する入力加算減衰増幅器と、
前記入力加算減衰増幅器出力から前記ＨＦＲＣＭＩＰＳを受け取るために接続された入力を有するともに、前記ＭＦＲＣＭＩＰＳを前記加算減衰増幅器に供給する出力を有する第１の積分器と、
前記第１の積分器の出力から前記ＭＦＲＣＭＩＰＳを受け取るために接続された入力を有するとともに、前記ＬＦＲＣＭＩＰＳを供給するための出力を有する第２の積分器と、
第１、第２、および第３の入力を有する状態変数加算増幅器であって、前記ＬＦＲＣＭＩＰＳを受け取るために第１の入力が接続されており、前記ＭＦＲＣＭＩＰＳを受け取るために第２の入力が接続されており、前記ＨＦＲＣＭＩＰＳを受け取るために第３の入力が接続されており、前記状態変数加算増幅器が前記ＬＦＲＣＭＩＰＳ、前記ＭＦＲＣＭＩＰＳ、および前記ＨＦＲＣＭＩＰＳをそれぞれ加算してその出力に前記ＣＯＳを供給する、状態変数加算増幅器と、
を含むオールパス状態変数フィルタと、
を含むことを特徴とする、高調波発生器およびプリアンプ回路。
【請求項１９】
請求項１８に記載の高調波発生器およびプリアンプ回路であって、
前記オールパス状態変数プリアンプの第１の積分器は、前記ＭＦＲＣＭＩＰＳの位相を前記ＨＦＲＣＭＩＰＳおよび前記ＬＦＲＣＭＩＰＳの信号成分に対して反転することを特徴とする、高調波発生器およびプリアンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２００３年８月２２日に出願された米国特許出願６０／４９７，０９５号の先の仮出願に基づく出願であり、先の仮出願による利益を主張する。
【０００２】
本出願は、全て同一の発明者および出願人による、１９９５年1月２４日に米国特許出願第０８／３７７，９０３号として出願され１９９６年４月２３日に米国特許第５，５１０，７５２号として発行された「低入力信号帯域圧縮器増幅器制御回路」、１９９６年４月２２日に米国特許出願第０９／６３６，１６８号として出願され１９９８年４月７日に米国特許第５，７３６，８９７号として発行された「状態変数プリアンプを有する低入力信号帯域圧縮器増幅器制御回路」、および１９９９年１１月２２日に米国特許出願第０９／４４４，５４１号として出願された「オーディオブースタ回路」に関連するとともにそれらの発明の主題を拡張する。本明細書において言及する出願は、その全体を本願に引用して援用する。
【０００３】
本発明は、電子増幅器の分野に関連し、より詳細には、音楽を再生しスピーカまたは他の再生手段へと供給するための音声増幅器内で使用される信号調整回路の分野に関連する。
【背景技術】
【０００４】
米国特許第５，７３６，８９７号には、プリアンプとして使用される状態変数フィルタが開示されている。この状態変数フィルタは、入力プログラム信号を受け取り、受け取った入力プログラム信号を処理し、これにより生成された、低帯域通過信号（ＬＦＲＣＭＩＰＳ）、中帯域通過信号（ＭＦＲＣＭＩＰＳ）、および高帯域通過信号（ＨＦＲＣＭＩＰＳ）、からなる３つの帯域通過信号を加算増幅器の各入力に供給する。更に、これら３つの信号成分は、加算されて補償信号として出力される。米国特許第５，７３６，８９７号は、上記米国特許第５，５１０，７５２号で初めて紹介された圧伸回路によって処理される補償信号を開示している。また、上記米国特許出願第０９／４４４，５４１号は、オーディオブースタ回路を駆動する状態変数フィルタの出力における補償信号を開示している。
【０００５】
上述した補償信号は、上述の各トポロジにおいて高調波ひずみを有していない。一部の用途においては、プリアンプから出力される補償信号に所定量の高調波ひずみを与えることが有効であるとの判断がなされた。この用途では、プログラム信号を受け取ってバッファードプログラム信号を供給する初期入力増幅器が提供される。バッファードプログラム信号は、高調波発生回路でサンプリングされる。更に、高調波発生回路は、一群の高調波信号を発生し、これらの高調波信号は状態変数フィルタで累積的処理がなされるためにバッファードプログラム信号と加算され、所定の高調波成分を有する合成された補償信号が供給される。
【発明の開示】
【課題を解決するための手段】
【０００６】
上記の問題およびその他の問題は、本発明にしたがって、オーディオ用高調波発生器と、ＩＰＳ（入力プログラム信号）に接続され入力プログラム信号をバッファしてＢＩＰＳ（バッファード入力プログラム信号）を供給するバッファ回路により形成されるプリアンプと、によって解決される。バッファ回路は、変調器および加算器にＢＩＰＳ（バッファード入力プログラム信号）を供給する。変調器は、バッファ回路に接続されてバッファード入力プログラム信号を受け取る回路である。変調器は、ＢＩＰＳの振幅の変化に対応して高調波を発生してＭＩＰＳ（変調入力プログラム信号）を供給する。加算回路がＢＩＰＳ（バッファード入力プログラム信号）とＭＩＰＳ（変調入力プログラム信号）とを加算して、ＣＭＩＰＳ（合成変調入力プログラム信号）を供給する。ＣＭＩＰＳを受け取るためにプリアンプが接続されており、このプリアンプは高調波発生回路によって発生される高調波を含むＣＯＳ（変調出力信号）を供給する。
【発明を実施するための最良の形態】
【０００７】
本発明を実施するための最良の形態の詳細は、以下を参照することによってより良く理解することができる。
【０００８】
図１は、高調波発生回路１２とプリアンプ１４とを含む高調波発生器およびプリアンプ回路１０を示す図である。バッファ回路１６は、入力端子１８に入力されるＩＰＳ（入力プログラム信号）に応答する。バッファ回路１６は、ＩＰＳをバッファしてバッファ回路１６の出力端子２０にＢＩＰＳ（バッファード入力プログラム信号）を供給する。
【０００９】
変調回路２２は、変調回路入力端子２４にてＢＩＰＳを受け取り、ＢＩＰＳに対して高調波を付加する。変調回路２２は、変調されたＢＩＰＳをＭＢＩＰＳ（変調バッファード入力プログラム信号）として変調回路出力端子２６に供給する。
【００１０】
加算回路２８は、加算回路第１入力３０のＢＩＰＳと加算回路第２入力３２のＭＢＩＰＳとを加算して、加算回路出力３４にＣＭＩＰＳ（合成変調入力プログラム信号）を供給する。
【００１１】
プリアンプ１４は、プリアンプ入力３６においてＣＭＩＰＳを受け取るよう接続されている。プリアンプ１４は、ＣＭＩＰＳを増幅および調整し、プリアンプ出力３９からＣＯＳ（合成オペレーティング信号）を出力する。
【００１２】
プリアンプ１４は、更に、図１および図３において、オールパス状態変数フィルタ入力４２においてプリアンプ入力３６からＣＭＩＰＳを受け取るよう接続されたオールパス状態変数フィルタ４０を有するものとして特徴づけられている。プリアンプは、ＣＭＩＰＳを処理し、これを３つの信号帯域の３つの信号にする。各々が信号線４６、４８、５０上に且つオールパス状態変数フィルタ４０内に示されるとおり、ＣＭＩＰＳは処理されて、ＨＦＲＣＭＩＰＳ（高周波数帯域合成変調入力プログラム信号）、ＭＦＲＣＭＩＰＳ（中間周波数帯域合成変調入力プログラム信号）、ＬＦＲＣＭＩＰＳ（低周波数帯域合成変調入力プログラム信号）となる。
【００１３】
プリアンプ１４はまた、状態変数加算増幅器の第１、第２、および第３の各入力５４、５６、５８からのＬＦＲＣＭＩＰＳ、ＭＦＲＣＭＩＰＳ、およびＨＦＲＣＭＩＰＳを加算してプリアンプ出力３９からＣＯＳを供給するために接続された状態変数加算増幅器５２を含む。
【００１４】
「高調波発生回路」
図２には、高調波発生器およびプリアンプ回路１２内の変調回路２２が、出力端子６２、反転入力端子６４、および非反転入力端子６６を有する演算増幅器６０を有することが示されている。非反転入力端子６６は、変調回路入力端子２４からＢＩＰＳを受け取るよう接続されている。第１のフィードバック抵抗器７０は、第１の端子７２および第２の端子７４を有する。第１の端子７２は、増幅器出力端子６２に接続されている。第２のフィードバック抵抗器７６は、第１の端子７８および第２の端子８０を有する。第２のフィードバック抵抗器の第１の端子７８は、第１のフィードバック抵抗器の第２の端子７４および増幅器反転入力端子６４に接続されている。第２の抵抗器の第２の端子８０はグランドに接地されている。第２の抵抗器７６は手動で調整可能である。第２の抵抗器が手動で調整されるのに対応して、増幅器は増幅器出力端子６２に調整され、スケールされたＢＩＰＳ信号を供給する。
【００１５】
変調回路２２は、その第１端８４が増幅器出力端子６２および第１のフィードバック抵抗器の第１の端子７２に接続された第３の抵抗器８２を有する。第２端８６は、第１のダイオードＤ１のアノード８８と第２のダイオードＤ２のカソード９０の共通接続に接続されている。第１のダイオードＤ１および第２のダイオードＤ２はそれぞれ、グランドに接地された対向する共通のカソード９２およびアノード９４を有する。第３の抵抗器の第２端８６と、第１のダイオードＤ１および第２のダイオードＤ２の共通のアノードおよびカソードとの接続により形成される接続が変調器出力端子２６である。第２のフィードバック抵抗器７６の値を手動で調整することにより、変調器出力端子２６に存在するＭＢＩＰＳ（変調バッファード入力プログラム信号）の振幅および高調波含有率を変更する。
【００１６】
加算回路２８は、反転入力９８、グランドに接地された非反転入力１００、および出力端子１０２を有する演算増幅器９６を有する。加算回路２８では、第１の入力抵抗器１０４、第２の入力抵抗器１０６、およびフィードバック抵抗器１０８が使用される。３つの抵抗器はそれぞれ、第１端および第２端を有する。加算回路第１入力３０が第１の入力抵抗器１０４の第１端に接続されている。加算回路第２入力３２が第２の入力抵抗器１０６の第１端に接続されている。フィードバック抵抗器１０８の第１端が加算回路２８の出力端子３４に接続されている。第１の抵抗器１０４の第２端、第２の入力抵抗器１０６の第２端、およびフィードバック抵抗器１０８の第２端はそれぞれ演算増幅器の反転入力９８に接続されている。演算増幅器の出力端子１０２は加算回路の出力端子３４に接続されており、この出力端子３４にＢＩＰＳとＭＢＩＰＳ信号のアナログ合計がＣＭＩＰＳとして出力される。
【００１７】
高調波発生回路１２は、入力端子１８において、ＣＤプレーヤ、磁気読み取りヘッド、またはターンテーブル上の針（図示せず）などの信号源から、ＩＰＳ（入力プログラム信号）を受け取る。ＩＰＳは入力バイパスコンデンサ１３４および抵抗器１３６を介してバッファ回路１６の入力に接続されている。コンデンサ１３４は、ＩＰＳ信号入力上の全ての直流成分が演算増幅器１３８の非反転入力に到達するのを阻止する。
【００１８】
ＩＰＳはバッファ回路出力２０においてＢＩＰＳ（バッファード入力プログラム信号）として再生される。ＢＩＰＳはまた、変調回路２２の入力２４に接続されている。変調回路２２はＢＩＰＳに対応して、ＢＩＰＳ内に高調波を発生して変調器出力２６にＭＢＩＰＳ（変調バッファード入力プログラム信号）を供給する。
【００１９】
代替実施態様において、抵抗器７６は可変抵抗器であってもよい。第１のフィードバック抵抗器７０は固定値フィードバック抵抗器として示されている。他の実施態様では、抵抗器７６および７０の値はいずれも、増幅器の正の非反転ゲインを制御するために調整される。抵抗器７０をＲ７０とし、抵抗器７６をＲ７６とすると、増幅段でのゲインはおおよそ（Ｒ７０＋Ｒ７６）／Ｒ７６と表すことができる。Ｒ７０は第１のフィードバック抵抗器７０の値であり、Ｒ７６は第２のフィードバック抵抗器７６の調整値である。ここで、抵抗器７６の値がゼロに近づくよう調整されるのに伴い、この増幅段におけるゲインが無制限に増加することに注目すべきである。したがって、所定値を有する固定値抵抗器を抵抗器７６と直列に介挿することにより、抵抗器７６を不注意にもゼロに調整してしまった場合のこの増幅段における最大ゲインを制限することは良い慣習である。この段階における最小ゲインは、抵抗器７６が１０Ｋに調整され、抵抗器７０も１０Ｋオームの値を有する場合に２である。
【００２０】
動作にあたっては、抵抗器７０と可変抵抗器７６とによって形成された直列分配器が、増幅器出力６２からのバッファードプログラムＩＰＳをサンプリングする。演算増幅器６０はその線形領域で動作している間は、数十万のオープンループゲインを有し、増幅器入力６６と６４との間の電圧差を実質的にゼロにするのに十分な出力電圧を増幅器出力６２から供給する。非反転入力６６の電圧がＢＩＰＳ信号レベルであり、且つ、増幅器は反転入力６４の電圧を非反転入力６６の電圧と実質的に同等となるよう強制するため、演算増幅器の出力６２における電圧は非反転入力６６の電圧を（Ｒ７０＋Ｒ７６）／Ｒ７６倍しただけで、実質的に同等となる。
【００２１】
増幅器６０の出力６２における出力は、Ｄ１およびＤ２の逆並列ダイオードクランプ回路に接続された第３の抵抗器８２を駆動する。ダイオード全体の電圧は、全ての瞬間の順方向バイアス電流値に依存する指数関係にある。少量においては、順方向バイアス電流はハードクランプ以下のレベルに制限されている。ダイオードＤ１およびＤ２の回路は、その中を通る順方向バイアス電流の増加に伴い、非線形効果または高調波を発生すべく動作する。この高調波は加算回路２８によってプログラム信号に戻されて加算され、ＣＭＩＰＳ（合成変調入力プログラム信号）を形成する。次にＣＭＩＰＳは、図３に図示されるように、オールパス状態変数フィルタ４０と状態変数加算増幅器５２との組み合わせを含むプリアンプ１４の入力に接続される。オールパス状態変数フィルタ４０は、米国特許第５，７３６，８９７号に特徴づけられている。
【００２２】
Ｄ１およびＤ２の逆並列ダイオードクランプの動作には、実際上限界が存在する。ＩＰＳの音量または振幅が限界まで減少すると、その限界では出力がオーディオシステムからの出力としては聞こえづらくなり、スピーカまたはその他の再生装置からの情報の可聴性が低下するため、変調の重要性が減少する。
【００２３】
動作にあたっては、回路２２内においてダイオードＤ１およびＤ２はその伝導の初期点を典型的に超えてバイアスされてその非線形領域までバイアスされる。順方向伝導および逆方向伝導が共に存在しており、交流ＢＩＰＳ信号駆動抵抗器８２に対応してグランドの上下にクランプが発生し、逆並列ダイオードＤ１およびＤ２内に交流電流を強制的に流す。作動開始時または初期伝導域におけるダイオードの動作は低く、出力音量も非常に低い。
【００２４】
ダイオードがわずかばかり順バイアスを受ける点まで入力信号の振幅が減少しても、出力に対する影響はごくわずかである。いずれかのダイオードに０．６Ｖよりも大きな電圧がかかっていれば、興味を持つに足る十分な高調波が発生する。抵抗器Ｒ７６は増幅器のゲインを増加させるよう調整されており、これにより、ノード８４における限流抵抗器Ｒ８２に印加されるＢＩＰＳ信号の所定レベルに対する駆動電圧レベルを増加させる。ダイオードが伝導へとより強固に駆動されると、高調波含有率が増加する。
【００２５】
逆並列ダイオードＤ１およびＤ２のクランプ機能が、変調器出力端子２６で得られる信号電圧の振幅をピークピーク値で＋／−７００ｍＶ未満に制限する。信号電圧がグランドの上下に振れるのに伴い各ダイオードは部分伝導へと追い込まれるため、Ｄ１およびＤ２のクランプ回路は第３の抵抗器８２を使用してＤ１およびＤ２を流れる電流を制限する。
【００２６】
Ｒ７６は、Ｄ１およびＤ２それぞれに０．６Ｖを超える順電圧降下を生じさせるために十分な電流をＤ１およびＤ２に流すのに十分な振幅をＲ８２を駆動するＢＩＰＳに与えるよう、典型的に調整されている。この調整により、使用される増幅器およびスピーカシステムに所望の効果を生じさせるのに十分な高調波を有するＣＭＩＰＳ信号の生成が保証される。抵抗器１０６は、許容可能なＣＭＩＰＳを形成するため、実際にＢＩＰＳと融合される高調波の信号レベルを制御するように調整されている。
【００２７】
動作にあたっては、音楽が大きくなったり小さくなる、または異なった音楽が選択されるのに伴い、高調波の特性は変化する。音楽がシステムおよびそのスピーカから再生されている際に、ユーザーは好ましい応答性をリアルタイムで得るために抵抗器７６および抵抗器１０６を調整する。抵抗器７６の調整によって、所定の振幅のＢＩＰＳに対して生成される高調波の量（ＭＢＩＰＳの振幅）が制御される。抵抗器１０６は、図１および図３のファントムブロック１４内のプリアンプの入力に供給されるＣＭＩＰＳを形成するためにＢＩＰＳに加える高調波の量を制御する。したがって、抵抗器７６および抵抗器１０６の調整は、ユーザーがスピーカまたはヘッドセットからの出力を聞きながら、所望の設定を得るべく実験的に決定する。
【００２８】
「オールパス状態変数プリアンプ」
オールパス状態変数フィルタ４０と状態変数加算増幅器５２からなるオールパス状態変数プリアンプ１４の設計が、上記で参照した米国特許第５，７３６，８９７号に特徴づけられている。米国特許第５，７３６，８９７号は、オールパス状態変数プリアンプ１４の詳細な設計手順および回路図を提供している。
【００２９】
図３を参照して、オールパス状態変数フィルタ４０は、更に入力加算減衰増幅器１１０を有するものとして特徴づけられる。入力加算減衰増幅器１１０は、状態変数フィルタ入力４２を介してプリアンプ入力３６からＣＭＩＰＳを受け取るために接続された第１の入力を有する。信号線５０からＬＦＲＣＭＩＰＳを受け取るために第２の入力１１２が接続されており、信号線４８からＭＦＲＣＭＩＰＳを受け取るために第３の入力が接続されている。入力加算減衰増幅器１１０はまた、信号線４６にＨＦＲＣＭＰＳ信号を出力する出力１１６を有する。
【００３０】
より詳細な実施態様において、プリアンプ１４内のオールパス状態変数フィルタ４０は更に、入力加算減衰増幅器出力１１６からＨＦＲＣＭＩＰＳを受け取るために接続された入力１２２を有する第１の積分器１２０を有するものとして特徴づけられる。第１の積分器は、入力加算減衰増幅器１１０の入力１１４にＭＦＲＣＭＩＰＳを供給する出力１２４を有する。
【００３１】
第２の積分器１２６は、第１の積分器出力１２４からＭＦＲＣＭＩＰＳを受け取るために接続された入力１３０を有する。第２の積分器１２６は更に、ＬＦＲＣＭＩＰＳを信号線５０に出力する出力１３２を有する。状態変数加算増幅器の第１の入力５４が、信号線５０からＬＦＲＣＭＩＰＳを受け取るために接続されている。第２の入力５６が、信号線４８からＭＦＲＣＭＩＰＳを受け取るために接続されている。第３の入力５８が、信号線４６からＨＦＲＣＭＩＰＳを受け取るために接続されている。状態変数加算増幅器５２は、ＬＦＲＣＭＩＰＳ、ＭＦＲＣＭＩＰＳ、およびＨＦＲＣＭＩＰＳをそれぞれ加算して状態変数加算増幅器出力３９に供給する。オールパス状態変数フィルタ４０で使用される演算増幅器によって提供される信号の反転により、ＭＦＲＣＭＩＰの位相は、ＨＦＲＣＭＩＰＳおよびＬＦＲＣＭＩＰＳ信号成分に対して反転されている。
【００３２】
入力加算減衰増幅回路１１０において、中帯域通過信号ＭＦＲＣＭＩＰＳの一部は、増幅器１４０の非反転入力１４２に供給されて減衰される。増幅器１４０の出力はＨＦＲＣＭＩＰＳであり、ＨＦＲＣＭＩＰＳは第１の積分器１２０内の第２の演算増幅器１４６のマイナス入力１４４に接続されている。第１の積分器１２０がＨＦＲＣＭＩＰＳを反転および積分する。ＨＦＲＣＭＩＰＳはまた、信号線４６を介して状態変数加算増幅器５２の高帯域通過入力５４に接続されている。
【００３３】
第１の積分器１２０はＨＦＲＣＭＩＰＳ信号を積分して、中帯域通過信号ＭＦＲＣＭＩＰＳを第１の積分器の出力１２４に供給する。中帯域通過信号ＭＦＲＣＭＩＰＳは入力加算減衰増幅回路１１０の減衰入力１１４と、信号線４８上の加算増幅器５２の中帯域通過入力すなわち第２の入力と、抵抗器１１６を介して第２の積分器１２６内の第３の演算増幅器１５２のマイナス入力１５０とに供給される。
【００３４】
第２の積分器１２６は信号線４８上の中帯域通過信号ＭＦＲＣＭＩＰＳに応答して、第２の積分器の出力端子１３２から低帯域通過信号ＬＦＲＣＭＩＰＳを状態変数加算増幅器５２の低帯域通過信号入力すなわち第１の入力５４と、信号線５０を介して入力加算減衰増幅回路１１０の第２の入力１１２とに供給する。
【００３５】
入力加算減衰増幅回路１１０は、減衰入力１１４において中帯域通過信号を受け取るために接続された第１の端子を有する入力抵抗器１５４を含む。抵抗器１５４の第２の端子は、抵抗器１５６の第１の端子と、演算増幅器１４０の非反転入力とに接続されている。抵抗器１５６の第２の端子は基準グランドに接続されている。抵抗器１５４および１５６の比が状態変数フィルタの「Ｑ」を確立する。抵抗器７４および７６の比率が高ければ高いほど、Ｑも高くなる。図１、２、３のオールパス状態変数プリアンプ１４のオーディオ用途用Ｑは、典型的には０．５から２の範囲にある。
【００３６】
状態変数フィルタの１つの目的は、中帯域通過周波数信号が低周波帯域および高周波帯域の信号成分と１８０度位相がずれるように位相変移およびゲインを設定することである。減衰抵抗器の比率や、増幅器や積分器のゲインおよび折れ点周波数が、所望のＱおよび帯域通過に対して設定される。
【００３７】
状態変数加算増幅器５２は、特定の回路およびコンポーネント構成に対してユーザーが最終調整を行えるようにする低周波帯域通過ゲイン調整抵抗器１６０と、高帯域通過周波数調整ポット１６２とを有する。状態変数加算増幅器５２に対する調整可能な入力により、ユーザーはＬＦＲＣＭＩＰＳおよびＨＦＲＣＭＩＰＳ信号のゲインを制御できる。
【００３８】
図１および図３の状態変数プリアンプの回路は、０から２０，０００Ｈｚに渡る周波数空間において、入力プログラム信号の低周波信号成分に対して、ＣＭＩＰＳの高周波信号成分の位相変移が合計で３６０度になるよう調整される。高周波成分は、低周波成分に対して３６０度の位相変移を得る。
【００３９】
オールパス状態変数プリアンプ１４はまた、２０Ｈｚにおいて２．５ｍｓの時間遅延を得られるよう調整された時間遅延を提供する。２０Ｈｚ成分は、高周波成分に対してリアルタイムで最大２．５ｍｓまで物理的に遅延される。オーディオ用途用の設計目標が、１９８７年１月２０にロバートＣ．クルックス（Ｒｏｂｅｒｔ  Ｃ．  Ｃｒｏｏｋｓ）に対して発行された米国特許第４，６３８，２５８号「基準負荷増幅器修正システム（Ｒｅｆｅｒｅｎｃｅ  Ｌｏａｄ  Ａｍｐｌｉｆｉｅｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｓｙｓｔｅｍ）」に教示されている。
【００４０】
再度図３、およびリアクタンス表を参照すれば、中帯域通過増幅器１４６の折れ点周波数が約２．２４ＫＨｚであることがわかる。低帯域通過増幅器１５２の折れ点周波数は、３ｄＢ／ｏｃｔａｖｅでこれよりも約１０分の１低い２２４Ｈｚである。図３の回路のＱは、下記の式によって近似できる。
Ｑ＝（Ｒ１＋Ｒ２）／３Ｒ２＝０．６７  ・・・（１）
ここで、Ｒ１は図３の抵抗器１５４、Ｒ２は図３の抵抗器１５６である。
【００４１】
回路を発見的に見ると、中帯域通過増幅器の低キャパシタンスが高リアクタンスであるほど（Ｃ１＝０．００３３μＦ）、第１の積分器１２０内のコンデンサ１２２は、この増幅器のゲインを、第２の積分器１２６内の低帯域通過増幅器、すなわちコンデンサ１１７のゲイン（キャパシタンスＣ２＝０．０３３μＦ）よりも低周波数時により高い値となるように設定する。また、第１の積算器１２０の中帯域通過増幅器は、単一のポールを有するフィルタであることがわかる。減衰抵抗器へのフィードバック信号ＭＦＲＣＭＩＰＳにより、中帯域周波数帯の制御されたＱが得られる。
【００４２】
一般的に、帯域通過フィルタのＱは、帯域幅を中心周波数で除したものとして定義される。図３の状態変数フィルタの設計は、ペンシルバニア州ブルーリッジサミット１７２１４のタブブックスインク（Ｔａｂ  Ｂｏｏｋｓ  Ｉｎｃ．）出版、フランクＰ．テデスキ（Ｆｒａｎｋ  Ｐ．  Ｔｅｄｅｓｃｈｉ）著「アクティブフィルタハンドブック（Ａｃｔｉｖｅ  Ｆｉｌｔｅｒ  Ｈａｎｄｂｏｏｋ）」の１７８ページから１８２ページに教示されているが、この参考文献においては、オーディオ用途用に求められる要件を満たす不平衡出力を形成するために出力を合計することが示されていない。
【００４３】
図１、２、３のオールパス状態変数プリアンプ１４の設計目的は、第１の折れ点周波数を約２４０Ｈｚとし、第２の折れ点周波数を第１の折れ点周波数から１０倍離れた２．２４ＫＨｚとすることである。低周波数折れ点周波数は、
ｆ0＝１／２πＲＣ２  ・・・（２）
によって得られる。
【００４４】
ここで、ＲおよびＣは抵抗器１１６およびコンデンサ１１７の値である。高周波数折れ点周波数は、
ｆC＝１／２πＲＣ１  ・・・（３）
によって得られる。ここで、ＲおよびＣ１の値は、抵抗器１２１およびコンデンサ１２２の値である。
【００４５】
一旦、Ｑが選択されると、抵抗器１５４および抵抗器１５６の比率は式から計算できる。図２および図３のオールパス状態変数プリアンプの場合、上記で参照した米国特許第４，６３８，２５８号から、どの所望のゲイン帯域幅応答曲線が得られるかを理解した上で０．６７というＱが選択された。ＳＰＩＣＥ等のコンピュータ支援解析プログラムを使用して回路が作られた。折れ点周波数は、参照した米国特許第４，６３８，２５８号の情報をもとに推定された。コンポーネントの初期値は入手可能なコンポーネントにもとづき選択された。１つの値が既知になり次第、リアクタンス表を使って必要な残りの値を簡単に近似することができる。図示の回路においては、中心周波数を７００Ｈｚとすることが当初の目標とされた。中心周波数においては、回路のゲインは約−１ｄＢまたは１未満である。可変抵抗器１６０および１６２の２つの調整ポットにより、ＬＦＲＣＭＩＰＳおよびＨＦＲＣＭＩＰＳのゲインは図示した値から約１５ｄＢの範囲で調整可能になる。
【００４６】
次に、可変抵抗器１６０および１６２のポットを使用して、先にクルックに付与された特許に開示された曲線に最も良く適合するようＱを調整した。Ｑおよび折れ点周波数は、最終的に得られる回路の応答特性が、位相変移、時間遅延、および周波数応答性に関して、先の特許に開示された曲線と適合するように選択された。抵抗器７０および７６のゲインは９と設定されているが、これよりも少し高い１２が好ましい。
【００４７】
状態変数フィルタ４０の出力ＨＦＲＣＭＩＰＳ、ＭＦＲＣＭＩＰＳ、およびＬＦＲＣＭＩＰＳは、３つの独立した状態変数を示す。前記で参照したフランクＰ．テデスキ（Ｆｒａｎｋ  Ｐ．  Ｔｅｄｅｓｃｈｉ）著「アクティブフィルタハンドブック（Ａｃｔｉｖｅ  Ｆｉｌｔｅｒ  Ｈａｎｄｂｏｏｋ）」の１７８ページから１８２ページにおいて提案されている帯域通過およびゲインの調整手順は、Ｃ１およびＣ２の値を同等に設定することと、Ｒ１およびＲ２の比率を調整することと、所望のＱを得ることである。更に、図３の回路において、状態変数加算増幅器５２は、ＨＦＲＣＭＩＰＳ信号を制御するためのゲインポット１６２と、ＬＦＲＣＭＩＰＳ信号を制御するためのゲイン制御ポット抵抗器１６０を備える。これらの２つのポットは、状態変数フィルタによって処理される信号のゲインと帯域通過の独立した制御を提供する。生成される高調波の量およびＣＭＩＰＳと融合される高調波の量は、加算回路２９内に図示されたポット１０６によって制御される。
【００４８】
図４ａには、ＩＰＳ信号を処理するための図１、２、３に図示されたアナログプロセスをデジタル信号処理で行う代替案が図示されている。ＩＰＳは高調波発生器１２で処理されてアナログＣＭＩＰＳが供給され、ＣＭＩＰＳはＡＤＣ（アナログデジタル変換器）１６８に接続される。ＡＤＣ１６８はＣＭＩＰＳ信号の連続した一連の瞬時値をサンプリングし、各サンプルに対してデジタル値を供給する。サンプリング速度はクロック１７０からのクロック入力により決定される。最低クロック速度は典型的には４４ＫＨｓである。従来の既製品ＡＤＣは、これの２倍以上の速度でクロックさせることも可能である。サンプリングされた値はバス１７２に転送され、ここからコンピュータ１７４を起動する信号処理ソフトウェア１７６によって割り込み時間で転送される。信号処理ソフトウェア１７６は、図１および図３に図示したオールパス状態変数フィルタ４０および状態変数加算増幅器５２として機能するよう、仕立て上げられている。ソフトウェアおよびＬＳＩ素子などのハードウェアの開発は、典型的にソフトウェアおよびコンポーネントの供給者に委託されており、これらの供給者がアナログの同等物に関する仕様書に基づきソフトウェアおよび／またはハードウェアを特許コンポーネントとして供給する。
【００４９】
または、図４ｂにはアナログ版の高調波発生器１２を排除した代替実施態様が図示されている。開発されるソフトウェアおよび／またはハードウェアの要件に高調波発生器１２の仕様が追加されることにより、製品の設計が簡素化される。図４ｂの信号処理ハードウェアおよび／またはソフトウェアはファントムブロック１７８で表されており、ファントムブロック１７６として図４ａに図示された信号処理ハードウェアおよび／またはソフトウェアとは区別される。
【００５０】
図４ａおよび４ｂの実施態様において、コンピュータおよび／またはソフトウェアがデジタルバス１８０上のエミュレートされたデータをＤＡＣ（デジタルアナログ変換器）１８３に出力した後、パワーアンプ１８４に出力して、スピーカ１８６に供給する。ＤＡＣの動作にクロックが必要な場合、クロック１７０から供給するか、イネーブル信号としてコンピュータから供給する。
【００５１】
上記の好適な実施態様の説明において、特定の関係、材料および他のパラメータについて詳細に述べたが、これらは適宜変更することができ、同様の結果を得ることができる。本開示を読んだ当業者は、本発明の他の用途および変形物を思いつくであろう。これらの変形物は、添付の請求項に定義したとおり、本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【００５２】
【図１】高調波発生器およびプリアンプ回路のブロック図である。
【図２】高調波発生器およびプリアンプ回路の回路図である。
【図３】状態変数前置増幅器回路のブロック図および回路図の組み合わせ図である。
【図４ａ】高調波発生器およびプリアンプ回路の機能を実行するために信号処理ソフトウェアおよび／またはハードウェアを使用した実施態様の概略ブロック図である。
【図４ｂ】高調波発生器およびプリアンプ回路の機能を実行するために信号処理ソフトウェアおよび／またはハードウェアを使用した実施態様の概略ブロック図である。
【図１】
2007503778.tif 000003
【図２】
2007503778.tif 000004
【図３】
2007503778.tif 000005
【図４ａ】
2007503778.tif 000006
【図４ｂ】
2007503778.tif 000007
【国際調査報告】
2007503778.tif 000008