(57)【要約】ディスプレイユニットはアクティブな部分とインアクティブな部分とに分割されるディスプレイパネル（９０）を有する。全体的なディスプレイパネル（９０）の駆動は最少の時間量を必要とし、その最少の時間量は行及び列の数の増加につれて増加する。アクティブな部分に位置付けられた画素（１１）にデータ信号を供給することにより、及びアクティブな部分の外側に位置付けられタ画素（１１）に参照信号を同時に供給することにより、フレーム期間において利用可能である時間量の殆どはアクティブな部分のために使用され、所定のフレーム期間の間、ディスプレイパネル（９０）の行及び列の数は増加される。それぞれの部分は、それぞれのフレーム期間の間、アクティブにされる。部分は列の群‘ＡＤＧ、ＢＥＨ、ＣＦＩ）及び／又は行の群（ＡＢＣ、ＤＥＦ、ＧＨＩ）を有することが可能である。ディスプレイパネル（９０）は、ディスプレイパネル（９０）と残りのディスプレイユニット（１）との間の接続数を減少させるために多重化回路構成（５０）及び／又はシフトレジスタ回路構成（６０）を有することが可能である。
2007507736.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイユニットであって：
双安定画素を有するディスプレイパネル；並びに
前記ディスプレイパネルのアクティブな部分の画素にデータ信号をフレーム期間の間に供給するため及び前記ディスプレイパネルのインアクティブな部分の画素に参照信号を供給するための駆動ユニット；
を有することを特徴とするディスプレイユニット。
【請求項２】
請求項１に記載のディスプレイユニットであって、第１フレームにおいて、第１部分はアクティブな部分であり且つ第２部分はインアクティブな部分であり、そして、第２フレームにおいて、第２部分はアクティブな部分であり且つ第１部分はインアクティブな部分である、ことを特徴とするディスプレイユニット。
【請求項３】
請求項１に記載のディスプレイユニットであって、前記参照信号は前記データ信号の極端電圧振幅の間に位置付けられた電圧レベルを有する、ことを特徴とするディスプレイユニット。
【請求項４】
請求項１に記載のディスプレイユニットであって、部分は列の群を有する、ことを特徴とするディスプレイユニット。
【請求項５】
請求項４に記載のディスプレイユニットであって、前記駆動ユニットは：
前記画素に前記データ信号を供給するためのデータ駆動回路構成；及び
前記ディスプレイパネルの前記のアクティブな部分における前記画素にスイッチング要素を介して前記データ駆動回路構成を結合するため及び前記ディスプレイパネルの前記のインアクティブな部分における前記画素にスイッチング要素を介して参照信号を供給するための多重化回路構成；
を有することを特徴とするディスプレイユニット。
【請求項６】
請求項５に記載のディスプレイユニットであって、前記多重化回路構成は前記ディスプレイパネルにおいて備えられている、ことを特徴とするディスプレイユニット。
【請求項７】
請求項１に記載の電ディスプレイユニットであって、部分は行の群を有する、ことを特徴とするディスプレイユニット。
【請求項８】
請求項７に記載の電ディスプレイユニットであって、前記駆動ユニットは前記画素に結合されたスイッチング要素を選択するための選択駆動回路構成を有し、前記選択駆動改組構成はスイッチング要素の群を連続的に選択するためのシフトレジスタ回路構成を有し、スイッチング要素の第１群は前記ディスプレイパネルの前記のアクティブな部分に位置付けられ且つスイッチング要素の第２群は前記ディスプレイパネルの前記のインアクティブな部分に位置付けられている、ことを特徴とするディスプレイユニット。
【請求項９】
請求項８に記載の電ディスプレイユニットであって、前記のスイッチング要素の前記第１群は前記ディスプレイパネルの前記のアクティブな部分における行であり、前記のスイッチング要素の前記第２群は前記シフトレジスタ回路構成により同時に選択される前記ディスプレイパネルの他の行全てを有する、ことを特徴とするディスプレイユニット。
【請求項１０】
請求項８に記載の電ディスプレイユニットであって、前記シフトレジスタ回路構成は前記ディスプレイパネルに備えられている、ことを特徴とするディスプレイユニット。
【請求項１１】
請求項７に記載の電ディスプレイユニットであって、前記駆動ユニットは：
前記駆動回路構成；及び
スイッチング要素の群を連続的に選択するためのスイッチング要素に前記選択駆動回路構成を結合するための多重化回路構成であって、スイッチング要素の第１群は前記ディスプレイパネルの前記のアクティブな部分に位置付けられ且つスイッチング要素の第２群は前記ディスプレイパネルの前記のインアクティブな部分に位置付けられている、多重化回路構成；
を有する、ことを特徴とするディスプレイユニット。
【請求項１２】
請求項１１に記載の電ディスプレイユニットであって、前記多重化回路構成は前記ディスプレイパネルに備えられている、ことを特徴とするディスプレイユニット。
【請求項１３】
請求項１に記載のディスプレイユニットであって、前記駆動ユニットは：
シェーキングデータパルス；
１つ又はそれ以上のリセットデータパルス；及び
１つ又はそれ以上の駆動データパルス；
を前記画素に供給するように適合された制御器を有する、ことを特徴とするディスプレイユニット。
【請求項１４】
請求項１に記載のディスプレイユニットを有するディスプレイ装置であって、記憶媒体は表示されるべき情報を記憶する、ことを特徴とするディスプレイ装置。
【請求項１５】
双安定画素を有するディスプレイパネルを有するディスプレイユニットを駆動するための方法であって：
前記ディスプレイパネルのアクティブな部分の画素にデータ信号をフレーム期間の間に供給し、前記ディスプレイパネルのインアクティブな部分の画素に参照信号を供給する段階；
を有することを特徴とする方法。
【請求項１６】
双安定画素を有するディスプレイパネルに接続可能である駆動ユニットであって、該駆動ユニットは、前記ディスプレイパネルのインアクティブな部分の画素にデータ信号をフレーム期間の間に供給するように適合されている、ことを特徴とする駆動ユニット。
【請求項１７】
双安定画素を有するディスプレイパネルにデータ信号を供給するためのプロセッサプログラムであって、該プロセッサプログラムは、前記ディスプレイパネルのインアクティブな部分の画素にデータ信号をフレーム期間の間に供給する機能を有する、ことを特徴とするプロセッサプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイユニット、ディスプレイユニットを有するディスプレイ装置、ディスプレイユニットを駆動する方法及びプロセッサプログラムプロダクトに関する。
【０００２】
この種類の表示装置の例としては、モニタ、ラップトップコンピュータ、携帯情報端末（ＰＤＡ）、携帯電話、電子ブック、電子新聞及び電子雑誌がある。
【背景技術】
【０００３】
従来技術のディスプレイユニットについては、特許文献、国際公開第９９／５３３７３号パンフレットに記載されていて、この特許文献において、２つの基板を有する電子インクディスプレイであって、それらの基板の一は透明であり、共通電極（又、対向電極として知られている）を有し、他の基板は行列状に配列された画素電極を備えている電子インクディスプレイについて開示されている。画素は共通電極の一部と画素電極との間に形成されている。画素電極はトランジスタのドレインに結合され、そのトランジスタのソースは列電極又はデータ電極に結合され、そのトランジスタのゲートは行電極又は選択電極に結合されている。このような、画素、トランジスタ並びに行及び列電極の構成はアクティブマトリクスを協働して構成する。行ドライバ（選択ドライバ）は、選択された画素の行を選択するための行駆動信号又は選択信号を供給し、列ドライバ（データドライバ）は、列電極及びトランジスタにより選択された画素の行に列駆動信号又はデータ信号を供給する。データ信号は表示されるべきデータに対応し、選択信号と共に１つ又はそれ以上の画素を駆動するための駆動信号（の一部）を構成する。
【０００４】
更に、電子インクは、画素電極と透明基板において備えられている共通電極との間に備えられている。電子インクは、約１０乃至５０μｍの複数のマイクロカプセルを有する。各々のマイクロカプセルは、流体中に懸濁された正に帯電した白色粒子及び負に帯電した黒色粒子を有する。正電圧が画素電極に印加されるとき、白色粒子は透明基板の方に方向付けられたマイクロカプセルの側に移動し、画素はビューアに対して視認可能になる。同時に、黒色粒子は、それらがビューアに対して隠されているマイクロカプセルの反対側の画素電極に移動する。画素電極に負電圧を印加することにより、黒色粒子は透明基板の方に方向付けられたマイクロカプセルの側の共通電極に移動し、画素はビューアには暗く見える。同時に、白色粒子は、それらがビューアに対して隠されているマイクロカプセルの反対側の画素電極に移動する。電圧が取り除かれるとき、ディスプレイユニットはもたらされた状態のまま維持され、双安定特性を示す。
【０００５】
画素の履歴に関する（電気泳動）ディスプレイユニットの光学的応答依存性を低減させるため、プリセットデータ信号は、データ依存性信号が印加される前に印加される。それらのプリセットデータ信号は、２つの電極の一において静止状態から（電気泳動）粒子を開放するに十分であるが、粒子が電極の他の一に到達するには小さ過ぎるエネルギーを表すデータパルスを有する。画素の履歴依存性が低減されるために、同等のデータに対する光学的応答性は、画素の履歴に拘らず、実質的に等しい。基本的メカニズムについては、表示装置が所定状態、例えば、黒色状態にスイッチングされた後、（電気泳動）粒子は静止状態になることにより説明される。続いて白色状態へのスイッチングがなされるとき、粒子の運動量は、それらの初速が略ゼロであるために小さい。この結果、画素の履歴依存性は大きくなり、その結果、このような大きい依存性を克服するためにスイッチング時間は長くなる。プリセットデータ信号を印加することにより（電気泳動）粒子の運動量は増加し、それ故、より短いスイッチング時間をもたらすその依存性を低減する。
【０００６】
画像を更新するとき、先ず、プリセットデータ信号の複数のデータパルスが印加され、以下、このパルスをプリセットデータパルスと呼ぶ。各々のプリセットパルスは１フレーム周期の持続時間を有する。第１のプリセットデータパルスは、例えば、正の振幅を有し、第２のプリセットデータパルスは負の振幅を有し、第３のプリセットデータパルスは正の振幅を有する、等である。そのような交流振幅を有するプリセットデータパルスは、画素により表示される階調値を変化させる。
【０００７】
１つ又はそれ以上の続くフレームの間、そのデータ依存性信号は、例えば、１５個のフレーム期間に対して、０個、１個、２個の持続時間を有するデータ依存性信号と共に印加される。その結果、例えば、０個のフレーム期間の持続時間を有するデータ依存性信号は、画素がフルブラックを既に表示したことを前提とする、フルブラックを表示する画素に対応する。画素が特定の階調値を表示した場合、この階調値は、その画素が０個のフレーム期間の持続時間を有するデータ依存性信号により駆動されるとき、換言すれば、０個の振幅を有する駆動データパルスにより駆動されるとき、変わらないまま維持される。例えば、１５個のフレーム期間の持続時間を有するデータ依存性信号は、１５個の駆動データパルスを有し、フルホワイトを表示する画素を結果的にもたらし、そして、例えば、１個乃至１４個のフレーム期間の持続時間を有するデータ依存性信号は、１個乃至１４個の駆動データパルスを有し、フルブラックとフルホワイトの間の限定された数の階調値の１つを表示する画素を結果的にもたらす。
【０００８】
各々のフレーム期間は、各々の行の順次選択及び、選択された行における各々の画素についてのデータパルスの順次供給を必要とする。所定フレーム期間に対して、駆動される複数の行及び列は、駆動動作を実行するために必要な時間量のために制限される。それらの動作は、例えば、データパルスのデータドライバへのクロッキング、それらのデータパルスの読み取り、それらのデータパルスの画素への供給、それらのデータパルスの画素への投入及び選択ドライバによる行の順次選択を有する。そのクロッキング動作のために必要な時間量は列数と共に増加し、その選択動作のために必要な時間量は行数と共に増加し、それ故、所定のフレーム期間に対して、行／列の数は制限される。
【０００９】
既知のディスプレイは、特に、特定のフレーム期間内において、比較的少ない数の行及び列が駆動されるため、不利である。
【特許文献１】国際公開第９９／５３３７３号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、特に、所定のフレーム期間において、比較的多数の行及び列を駆動することができるディスプレイユニットを備えることを目的とする。
【課題を解決するための手段】
【００１１】
本発明に従ったディスプレイは、
−  双安定画素を有するディスプレイパネル；及び
−  そのディスプレイパネルのアクティブ部分における画素にデータ信号をフレーム期間中に供給するため及びそのディスプレイパネルのインアクティブ部分における画素に参照信号をフレーム期間中に供給するための駆動ユニット；
を有する。
【００１２】
ディスプレイパネルをアクティブ部分と１つ又はそれ以上のインアクティブ部分とに分割することにより、及びデータ信号をアクティブ部分に位置付けられた画素のみに供給することにより、フレーム期間に利用可能である時間量の殆どはアクティブ部分のために用いられる。フレーム期間に利用可能である比較的少ない時間量が、アクティブ部分の外側に位置付けられた画素に参照信号を同時に供給するために用いられる。その結果、アクティブ部分は、ここでは、所定フレーム期間だけ、行及び列に限定され、出力数の増加を伴う行又は列ドライバを必要とせずに、全体としてのディスプレイパネルは多数の行及び列を有することができる。２つ（３つ、４つ等）の部分に分割されたディスプレイパネルの場合、そのディスプレイパネルは、約２倍の数の行及び列を有する。更に、カラーディスプレイの場合、１つ又はそれ以上のブロックは赤色ブロックであり、１つ又はそれ以上のブロックは青色ブロックであり、そして１つ又はそれ以上のブロックは緑色ブロックであることが可能である。本発明を、例えば、電気泳動ディスプレイのような双安定画素を有する何れの種類のディスプレイユニットに適用することが可能である。
【００１３】
本発明に従ったディスプレイユニットの実施形態は、第１フレームにおけるアクティブ部分である第１部分とインアクティブ部分である第２部分と、第２フレームにおけるアクティブ部分である第２部分とインアクティブ部分である第１部分とにより規定される。この場合、それぞれの部分は、有利であることに、それぞれのフレーム期間中アクティブにされる。この実施形態は又、多くの第１フレームにおいて、第１部分はアクティブ部分であり、第２部分はインアクティブ部分であり、そして、多くの第２フレームにおいては、第２部分はアクティブ部分であり、第１部分はインアクティブ部分であり、等である。
【００１４】
本発明に従ったディスプレイユニットの実施形態は、データ信号の極端電圧振幅間に位置付けられた電圧レベルを有する参照信号により規定される。データ信号は、例えば、共通電極の電圧振幅に等しい０Ｖ又は数Ｖの電圧レベルを有する参照信号を有する、＋１５Ｖ及び−１５Ｖの極端電圧値を有する。代替として、参照信号は、共通電極の電圧振幅に加算される又はその電圧振幅から減算される数Ｖの電圧振幅を有することが可能である。
【００１５】
本発明に従ったディスプレイユニットの実施形態は、列の群を有する部分により規定される。例えば、１つ、２つ又は４つの列毎に同時にデータドライバに対して連続的に計時されるデータパルスのために、この計時は比較的長い時間量を必要とし、そのことは、ディスプレイパネルを有利である列の群に分割するようにする。更に、これは、データドライバの出力数より多い列を駆動することを可能にする。
【００１６】
４つの列ブロックが用いられる場合、ブロック中の列は、次のように分布されることが可能である。第１列は第１ブロックの一部であり、第２列は第２ブロックの一部であり、第３列は第３ブロックの一部であり、第４列は第４ブロックの一部である、等である。画像更新が、次いで、次のようになされることが可能である。即ち、先ず、第１列ブロックの映像信号のみがディスプレイパネルに送信されることが可能である。それらの映像信号は全ての列ブロックにおける全ての列に送信される。これは、第１、第２、第３及び第４列は第１列の映像信号を受信し、第５、第６、第７及び第８列は第５列の映像信号を受信する、等である。その結果、完全なディスプレイパネルが第１列ブロックの映像信号を有する場合のみにリフレッシュされる。続いて、第２列ブロックの映像信号がディスプレイパネルに転送される。これは、第２、第３及び第４列は第２列の映像信号を受信し、第６、第７及び第８列は第６列の映像信号を受信する、等を意味する。その結果、第１及び第２列ブロックの全ての画素はそれらの適切なスイッチング状態を有する一方、第３及び第４列ブロックの画素は第２列ブロックの画素と同じスイッチング状態を有する。これは、第３及び第４列ブロックに対して第３列ブロックの映像信号について繰り返されることが可能であり、それ故、最終的に、第４列ブロックはそれ自体の映像信号により更新される。この更新方法を用いない場合、古い画像の一部が、常に存在する一方、新しい画像がアドレス指定される。４つの列のブロック全てがアドレス指定されたときにのみ、ユーザは新しい情報を理解することができる。上記の方法の用いる場合、ユーザは、先ず、粗視化された画像を見る（第１列ブロックの情報のみが可視的である）ことができ、後に、他の情報が加えられる。
【００１７】
本発明に従ったディスプレイユニットの実施形態は、画素にデータ信号を供給するためのデータ駆動回路構成と、ディスプレイパネルのアクティブ部分における画素にスイッチング要素によりデータ駆動回路構成に結合させるため及びディスプレイパネルのインアクティブ部分の画素に対してスイッチング要素により参照信号を供給するための多重化回路構成とにより規定される。例えば、マルチプレクサのようなその多重化回路構成は、例えば、ディスプレイパネルの相互接続の第２数に、例えば、データドライバのようなデータ駆動回路構成の出力の第１数を結合する。ディスプレイパネルの相互接続の第２数は、データドライバの出力の第１数からデータ信号を受信するための相互接続の第１数を有し、全ての他の相互接続は参照信号を受信する。この相互接続の第２数は、例えば、列の数に等しく、その列の数は、ここでは、第１数より大きい数である。その結果、データドライバは、もはや、列の数に等しい出力数を有する必要はないが、有利であることに、より小さい値にされることが可能である。更に、これは、アクティブ部分に対するフレーム期間において利用可能である時間量の殆どを用い、そして参照信号を供給するためのフレーム期間において利用可能である比較的少ない時間量を用いるための簡単な方法である。
【００１８】
本発明に従ったディスプレイユニットの実施形態は、ディスプレイパネルにおいて位置付けられた多重化回路構成により規定される。これは、例えば、ディスプレイパネル（正面側又は背面側）に多重化回路構成を集積されることによりなされ、そのことは、有利であることに、ディスプレイパネルとデータドライバとの間の接続数を減少させる。この結果、信頼性が向上する。
【００１９】
本発明に従ったディスプレイユニットの実施形態は、行の群を有する部分により規定される。連続的に行を選択する選択ドライバのために、例えば、１つ、２つ又は４つの列毎に同時にデータドライバにデータパルスの連続的計時を必要とする各々の行の駆動により、このような単一の行の駆動は比較的大きい時間量を必要とし、その時間量は、有利な行の群にディスプレイパネルを分割するようにする。
【００２０】
４つの行ブロックが用いられる場合、それらのブロックにおける行は、次のように分配されることが可能である。第１行は第１ブロックの一部であり、第２列は第２ブロックの一部であり、第３列は第３ブロックの一部であり、第４列は第４ブロックの一部である、等である。画像更新は、それ故、列ブロックについて上記したようになされることが可能である。更に、列ブロック及び行ブロックの組み合わせが可能である。
【００２１】
本発明に従ったディスプレイユニットの実施形態は、画素に結合されたスイッチング要素を選択するための選択駆動回路構成と、スイッチング要素の群を連続的に選択するためのシフトレジジスタ回路構成を有する選択駆動回路構成とにより規定され、スイッチング要素の第１群はディスプレイパネルのアクティブ部分に位置付けられ、そしてスイッチング要素の第２群はディスプレイパネルのインアクティブ部分に位置付けられる。例えば、選択ドライバのような選択駆動回路構成は、例えば、ディスプレイパネルのアクティブ部分において適合されたスイッチング要素の第１群を有利であるように連続的に選択し、ディスプレイパネルのインアクティブ部分において適合されたスイッチング要素の第２群を連続的に選択するように、シフトレジスタのようなシフトレジスタ回路構成を有する。通常、その第２群は第１群の各々の一より大きく、第１群の収集より大きいことさえ可能である。
【００２２】
本発明に従ったディスプレイユニットの実施形態は、ディスプレイパネルのアクティブ部分における行であるスイッチング要素の第１群と、シフトレジスタ回路構成により同時に選択されるべきディスプレイパネルの他の行全てを有するスイッチング要素の第２群とにより規定される。データ信号を供給するためにディスプレイパネルのアクティブ部分において複数の行を連続的に選択し、参照信号を供給するためにディスプレイパネルのインアクティブ部分における他の行全てを連続的に選択することにより、アクティブ部分についてのフレーム期間において利用可能である時間量の殆どを用い、そして参照信号を供給するためにフレーム期間において利用可能である比較的少ない時間量を用いるために簡単な実施形態が作り出された。
【００２３】
本発明に従ったディスプレイユニットの実施形態は、ディスプレイパネルにおいて位置付けられたシフトレジスタ回路構成により規定される。これは、例えば、ディスプレイパネル（正面側又は背面側）にシフトレジスタ回路構成を集積することによりなされ、このことは、有利であることに、ディスプレイパネルとディスプレイユニットの残りとの間の接続数を減少させる。この結果、信頼性が向上する。
【００２４】
本発明に従ったディスプレイユニットの実施形態は、選択駆動回路構成と、スイッチング要素の群を連続的に選択するためのスイッチング要素に対して選択駆動回路構成を結合させるための多重化回路構成とにより規定され、スイッチング要素の第１群はディスプレイパネルのアクティブ部分に位置付けられ、そしてスイッチング要素の第２群はディスプレイパネルのインアクティブ部分に位置付けられている。例えば、マルチプレクサのような多重化回路構成は、例えば、上記のようなディスプレイパネルの相互接続の第２数に、例えば、行ドライバのような選択駆動回路構成の出力の第１数を結合させる。
【００２５】
本発明に従ったディスプレイユニットの実施形態は、ディスプレイパネルにおいて位置付けられた多重化回路構成により規定される。これは、例えば、ディスプレイパネル（正面側又は背面側）に多重化回路構成を集積することによりなされ、このことは、有利であることに、ディスプレイパネルと行ドライバとの間の接続数を減少させる。この結果、信頼性が向上する。
【００２６】
本発明に従ったディスプレイユニットの実施形態は、シェーキングデータパルスと、１つ又はそれ以上のリセットデータパルスと、画素に対する１つ又はそれ以上の駆動データパルスとを供給するように適合された制御器を有する駆動ユニットにより規定される。シェーキングデータパルスは、例えば、上記のプリセットデータパルスと対応する。リセットデータパルスは、駆動データパルスのための固定された開始点（固定された黒色又は白色）を規定することにより、ディスプレイユニットの光学的応答を更に向上させるように駆動データパルスに先行する。代替として、リセットデータパルスは、駆動データパルスのためのフレキシブルな開始点（後続する駆動データパルスにより規定されるように階調値に応じて、その階調値に最も近いように選択される黒色又は白色）を規定することにより、ディスプレイユニットの光学的応答を更に改善するように駆動データパルスに先行する。
【００２７】
請求項１４に記載のディスプレイ装置は電子ブックであることが可能である一方、情報を記憶するための記憶媒体は、メモリスティック、集積回路、例えば、ディスプレイユニットにおいて表示されるべきブックのコンテンツを記憶するための光ディスク、磁気ディスク又は他の記憶装置のようなメモリであることが可能である。
【００２８】
本発明に従った方法及び本発明に従ったプロセッサプログラムプロダクトの実施形態は本発明に従ったディスプレイユニットの実施形態と対応する。
【００２９】
本発明は、特に、全体的なディスプレイパネルの駆動が最少の時間量であって、ディスプレイパネルの行及び列の数を増加させることにより増加する最少の時間量であり、全体的なディスプレイパネルを駆動するためには短過ぎる所定のフレーム時間の間、ディスプレイパネルのアクティブ部分のみがデータ信号で駆動されるようになっている一方、いなくティブ部分は参照信号で駆動されることができる、最少の時間量を必要とするという洞察に基づいている。
【００３０】
本発明は、特に、所定数の行及び列に対して、フレーム期間をより短くすることができる点で、所定のフレーム期間の間、特に、比較的多数の行及び列を駆動することができ、そして有利であるディスプレイユニットを備える課題を解決するものである。
【００３１】
本発明の以上の及び他の特徴については、以下、詳述する実施形態に関連して明らかになり、理解されるであろう。
【発明を実施するための最良の形態】
【００３２】
図１に示す電気泳動ディスプレイユニットの双安定画素１１は、下部基板２（プラスチック又はガラス）と、２つの透明接着剤層３と透明共通電極４との間に存在する電子インクを有する電気泳動フィルム（ベース基板２に積層されている）とを有する。接着剤層３は透明な画素電極５を備えている。電子インクは直径約１０乃至５０μｍの複数のマイクロカプセル７を有する。各々のマイクロカプセル７は、流体１０中に懸濁された正に帯電した白色粒子８及び負に帯電した黒色粒子９を有する。正電圧が画素電極５に印加されるとき、白色粒子８は共通電極の方に方向付けられたマイクロカプセル７の側に移動し、画素はビューアに対して可視的になる。同時に、黒色粒子９はマイクロカプセル７の反対側に移動し、それらは隠されていてビューアには見えない。画素電極５に負電圧を印加することにより、黒色粒子９は共通電極４の方に方向付けられたマイクロカプセル７の側に移動し、画素はビューアに対して暗く現れる（図示せず）。電圧が取り除かれるとき、粒子８、９はもたらされた状態のまま維持され、ディスプレイは双安定特性を示し且つ実質的に電力を消費しない。代替のシステムにおいては、粒子は、同じ基板上に位置付けられることが可能である電極により駆動される平面方向に移動することが可能である。
【００３３】
図２に示されている（電気泳動）ディスプレイユニット１は、行又は選択電極４１、４２、４３と、列又はデータ電極３１、３２、３３との交差部分の領域に画素１１のマトリクスを有するディスプレイパネル８０を有する。それらの画素１１は全て、共通電極４に結合され、各々の画素１１はそれ自体の画素電極５に結合されている。ディスプレイユニット１は、行電極４１、４２、４３に結合された選択駆動回路構成４０（ライン、行又は選択ドライバ）と、列電極３１、３２、３３に結合されたデータ駆動回路構成３０とを更に有し、各々の画素１１毎にアクティブスイッチング要素１２を有する。ディスプレイユニット１はそれらのアクティブスイッチング要素１２（この例においては（薄膜）トランジスタ）により駆動される。選択駆動回路構成４０は行電極４１、４２、４３を連続的に選択する一方、データ駆動回路構成３０は列電極３１、３２、３３にデータ信号を供給する。好適には、制御器２０は、先ず、入力２１により到達する入力データを処理し、次いで、データ信号を生成する。データ駆動回路構成３０と選択駆動回路構成４０の間の相互同期化が駆動ライン２３及び２４により行われる。選択駆動回路構成４０からの選択信号は、ドレイン電極が画素電極５に電気的に結合され、ゲート電極が行電極４１、４２、４３に電気的に結合され、ソース電極が列電極３１、３２、３３に電気的に結合されたトランジスタ１２により画素電極５を選択する。列電極３１、３２、３３に存在するデータ信号は、トランジスタ１２のドレイン電極に結合された画素１１の画素電極５に同時に転送される。トランジスタに代えて、例えば、ダイオード、ＭＩＭ等の他のスイッチング要素を用いることが可能である。データ信号及び選択信号は共に駆動信号（の一部）を構成する。
【００３４】
入力２１により受信可能である画像情報のような入力データは制御器２０により処理される。更に、制御器２０は、新しい画像に関する新しい画像情報の到達を検出し、それに応じて、受信された画像情報の処理を開始する。このような画像情報の処理は、新しい画像情報のローディング、処理器２０のメモリに記憶されている前画像と新しい画像との比較、温度センサとのインタラクション、駆動波形についてのルックアップテーブルを有するメモリへのアクセス等を有することが可能である。最終的には、制御器２０は、このような画像情報の処理が準備できたときを検出する。
【００３５】
次いで、制御器２０は、駆動ライン２３によりデータ駆動回路構成３０に供給されるべきデータ信号を生成し、駆動ライン２４により行ドライバ４０に供給されるべき選択信号を生成する。それらのデータ信号は、全ての画素１１に対して同じであるデータ非依存性信号と、画素１１毎に異なることが可能であり又は可能でないデータ依存性信号とを有する。データ非依存性信号は、１つ又はそれ以上のリセットデータパルスと１つ又はそれ以上の駆動データパルスとを有するデータ依存性信号と共に、プリセットデータパルスを構成するシェーキングデータパルスを有する。それらのシェーキングデータパルスは、２つの電極５、６の一において静止状態から（電気泳動）粒子８、９を開放するには十分であるが、粒子８、９が電極５、６の他の一に到達するようにするには小さ過ぎるエネルギーを示すパルスを有する。履歴依存性の低減のために、同等のデータに対する光学的応答は、画素１１の履歴に拘らず、実質的に同じである。それ故、シェーキングデータパルスは、画素１１の履歴に関するディスプレイユニットの光学的応答依存性を低減させる。リセットデータパルスは、駆動データパルスのためのフレキシブルな開始点を規定することにより、光学的応答を更に改善するように駆動データパルスに先行する。この開始点は、後続する駆動データパルスにより規定される階調値に最も近く、その階調値に依存して選択されるように白色又は黒色レベルであることが可能である。代替として、リセットデータパルスは、データ非依存性信号の一部を構成することが可能であり、駆動データパルスに対して固定の開始点を規定することにより、ディスプレイユニットの光学的応答を更に改善するために駆動データパルスに先行することが可能である。この開始点は固定黒色レベル又は固定白色レベルであることが可能である。
【００３６】
図３において、時間ｔの関数として画素１１に対する電圧を表す波形が（電気泳動）ディスプレイユニット１を駆動するために示されている。その波形は、データ駆動回路構成３０により供給されるデータ信号を用いて生成される。その波形は、１つ又はそれ以上のリセットデータパルスＲにより後続される第１シェーキングデータパルスＳｈ１と、第２シェーキングデータパルスＳｈ２と、１つ又はそれ以上の駆動データパルスＤｒとを有する。例えば、１６個の異なる波形がメモリ、例えば、制御器２０の一部を構成する及び／又は制御器２０に結合されたルックアップテーブルメモリに記憶されている。入力２１により受信されたデータに応じて、制御器２０は画素１１のための波形を選択し、及び対応する画素１１に対応するトランジスタにより及び対応する駆動回路構成３０、４０により対応するデータ信号及び選択信号を供給する。
【００３７】
フレーム期間は、（次々に各々の行を駆動することにより及び行毎に１度、同時に全ての列を駆動することにより）ディスプレイユニット１において１度、全ての画素１１を駆動するために用いられる時間インターバルに対応する。フレームの間に画素１１にデータ依存性信号又はデータ非依存性信号を供給するために、データ駆動回路構成３０は、行における全ての画素１１がそれらのデータ依存性信号又は非依存性信号を同時に受信するような方式で制御器２０により制御される。これは、行が順次に選択される（選択された行における全てのトランジスタ１２は導通状態になる）ような方式で選択駆動回路構成４０を制御する制御器を用いて、行毎になされる。
【００３８】
フレームの第１集合の間、第１シェーキングデータパルスＳｈ１及び第２シェーキングデータパルスＳｈ２は、１フレーム期間の持続時間を有する各々のシェーキングデータパルスと共に、画素１１に供給される。開始シェーキングデータパルスは、例えば、正の振幅を有し、次のシェーキングデータパルスは負の振幅を有し、そして次のシェーキングデータパルスは正の振幅を有する、等である。それ故、それらの交番のシェーキングデータパルスは、フレーム期間が比較的短い限り、画素１１により表示される階調値を変化させない。
【００３９】
１つ又はそれ以上のフレーム期間を有するフレームの第２集合の間、リセットデータパルスＲの組み合わせが、下記のように、更に供給される。１つ又はそれ以上のフレーム期間を有するフレームの第３集合の間、０フレーム期間の持続時間であって、実際には、０振幅を有するパルスであるか又は、例えば、１５フレーム期間に１つ又は２つの持続時間を有するかどちらかの駆動データパルスと組み合わせて、駆動データパルスＤｒの組み合わせが供給される。それにより、０フレーム期間の持続時間を有する駆動パルスＤｒは、例えば、フルブラックを表示する画素１１に対応する（フルブラックを既に表示した画素１１の場合；特定の階調値を表示する場合、この階調値は、０フレーム期間の持続時間を有する駆動データパルスにより駆動されるとき、換言すれば、０振幅を有するデータパルスにより駆動されるとき、不変のまま維持される）。１５フレーム期間の持続時間を有する駆動データパルスＤｒの組み合わせは、１５個の後続パルスを有し、例えば、フルホワイトを表示する画素１１と対応し、１乃至１４フレーム期間の持続時間を有する駆動データパルスＤｒの組み合わせは１乃至１４個の後続パルスを有し、例えば、フルブラックとフルホワイトとの間の限定された数の階調値の１つを表示する画素１１に対応する。
【００４０】
リセットデータパルスＲは、駆動データパルスＤｒに対して固定開始点（固定ブラック又は固定ホワイト）を規定することにより、ディスプレイユニット１の光学的応答を更に改善するように駆動パルスＤｒに先行する。代替として、リセットパルスＲは、駆動データパルスＤｒに対して固定開始点（後続駆動データパルスにより規定される階調値に最も近い及びその階調値に依存して選択されるブラック又はホワイト）を規定することにより、ディスプレイユニットの光学的応答を更に改善するように駆動データパルスＤｒに先行する。
【００４１】
各々のフレーム期間は、各々の行の連続的選択と、選択された行における各々の画素へのデータパルスの供給とを必要とする。所定のフレーム期間に対して、行及び列の数は、駆動動作を実行するために必要な時間量のために制限される。それらの動作は、例えば、データ駆動回路構成３０に対してデータパルスを計時すること、画素１１に対してそれらのデータパルスを供給すること、それらのデータパルスを画素に付けること、及び選択駆動回路構成４０により行を連続的に選択することを有する。動作の計時のために必要な時間量は列の数に伴って増加し、選択動作のために必要な時間量は行の数に伴って増加し、それ故、所定のフレーム期間に対して、行／列の数は制限される。本発明に従って、所定のフレーム期間のためにディスプレイユニット１の行及び列の数を増加させるために、ディスプレイパネル８０は、図４に示すように、構成部分を有する部分に分割される。
【００４２】
図４に示す本発明に従ったディスプレイユニット１は、図２について既に説明したような選択駆動回路構成４０に対する駆動ライン２４により及びデータ駆動回路構成３０に対する駆動ライン２３により結合された制御器２０を有する。更に、ディスプレイパネル９０は、ライン２５によりデータ駆動回路構成３０に結合された多重化回路構成５０を有する。選択多重化回路構成４０はシフトレジスタ回路構成６０を有する。ディスプレイパネル９０は９つの構成部分Ａ乃至Ｉに分割されている。代替として、シフトレジスタ回路構成６０を有する選択駆動回路構成４０はディスプレイパネル９０の外部に位置付けられることが可能である。
【００４３】
例えば、構成部分Ａ乃至Ｉの１つ又は３つを有するアクティブ部分に及び構成部分Ａ乃至Ｉの他の部分を有する１つ又はそれ以上のインアクティブ部分にディスプレイパネル９０を分割することにより、そして、アクティブ部分に位置付けられた画素１１のみにデータ信号を供給することにより、フレーム期間において利用可能である時間量の殆どがアクティブ部分のために使用される。フレーム期間において利用可能である比較的少しの時間量が、アクティブ部分の外部に位置付けられた画素１１に同時に参照信号を供給するために使用される。データ信号は、アクティブ部分における画素１１に書き込まれる情報を有する。参照信号が、前にそれらの画素１１に書き込まれた（それらの画素１１がアクティブ部分に尚も存在するときに）情報が保持されることを確実にするように、インアクティブ部分における画素１１に供給される。その結果、アクティブ部分は、ここでは、所定のフレーム期間内の行及び列の数が制限され、ディスプレイパネル９０は、全体として、多数の行及び列を駆動することができる。２つ（３つ、４つ等）に分割されたディスプレイパネル９０の場合、ディスプレイパネル９０は、約２倍（３倍、４倍等）の数の行及び列を有することが可能である。
【００４４】
それぞれの部分はそれぞれのフレーム期間の間にアクティブにされる。第１フレームにおいては、第１部分はアクティブ部分であり且つ第２部分はインアクティブ部分であり、第２フレームにおいては、第２部分はアクティブ部分であり且つ第１部分はインアクティブ部分である。この場合、各々のフレームにおいては、アクティブ部分における画素１１はデータ信号により駆動され、インアクティブ部分における他の画素１１は参照信号により駆動される。参照信号は、データ信号の極端電圧振幅の間の中間の何れに位置付けられた電圧振幅を有する。データ信号は、例えば、共通電極の電圧振幅に等しい０Ｖ又は数Ｖの電圧振幅を有する参照信号と共に、極端電圧値＋１５Ｖ及び−１５Ｖを有する。代替として、参照信号は、共通電極の電圧振幅に加算された又はその電圧振幅から減算された数Ｖの電圧振幅を有することが可能である。参照信号の電圧振幅は、前に画素に書き込まれた情報が参照信号に付けられないようにされる必要がある。
【００４５】
アクティブ／インアクティブ部分は、例えば、列の群ＡＤＧ、ＢＥＨ、ＣＦＩを有することが可能である。１つ、２つ又は４つの列毎にデータ駆動回路構成３０に同時に連続的に計時されるデータパルスのために、この計時は比較的長い時間量を必要とし、そのことは、列ＡＤＧ、ＢＥＨ、ＣＦＩの群へのディスプレイパネル９０の分割が有利であるようにする。特定のフレーム期間に間にディスプレイパネル９０のアクティブ部分ＡＤＧにおけるスイッチング要素１２にデータ駆動回路構成３０を結合するため、及び、例えば、マルチプレクサのようなディスプレイパネル９０のインアクティブ部分ＢＥＨ＋ＣＦＩにおけるスイッチング要素に参照信号を供給するための多重化回路構成５０は、ディスプレイパネル９０の中間接続の第２数（例えば、３００個）にデータ駆動回路構成の出力の第１数（例えば、１００個）を接続する。ディスプレイパネル９０の中間接続の第２数（３００個）は、データ駆動回路構成３０の出力の第１数（１００個）からデータ信号を受けるための中間接続の第１数（１００個）を有し、他の中間接続の全て（２００個）は参照信号を受ける。このような中間接続の第２数（３００個）は、例えば、列の数に等しく、その列の数は、ここでは、第１数（１００個）より非常に大きい。その結果、データ駆動回路構成３０は、もはや、列の数に等しい出力数を有する必要はなく、有利であることに、より小さいことが可能である。多重化回路構成５０をディスプレイパネル９０に集積することにより、ディスプレイパネル９０とディスプレイユニット１の残りとの間の接続数は減少される。
【００４６】
アクティブ／インアクティブ部分は、例えば、行の群ＡＢＣ、ＤＥＦ、ＧＨＩを有することが可能である。行を連続的に選択する選択駆動回路構成のために、例えば、１つ、２つ又は４つの列毎にデータ駆動回路構成にデータパルスの連続的計時を同時に必要とする各々の行の駆動により、単一の行の駆動は比較的多い時間数を必要とし、そのことは、ディスプレイパネルを行の群ＡＢＣ、ＤＥＦ、ＧＨＩへの分割が有利であるようにする。選択駆動回路構成４０は、アクティブ部分ＡＢＣにおける画素１１にデータ信号を特定のフレーム期間の間に供給するためにディスプレイパネル９０のアクティブ部分ＡＢＣにおいて位置付けられたスイッチング要素１２の第１群を有利であるように連続的に選択するように、及び、インアクティブ部分ＤＥＦ＋ＧＨＩにおける画素に参照信号を特定のフレーム期間の間に同時に供給するためにディスプレイパネル９０のインアクティブ部分ＤＥＦ＋ＧＨＩにおいて位置付けられたスイッチング要素の第２群を続いて選択するように、例えば、シフトレジスタのようなシフトレジスタ回路構成６０を有する。通常、第２群は第２群より多い。スイッチング要素１２の各々の第１群はディスプレイパネル９０のアクティブ部分ＡＢＣにおける行であって、シフトレジスタ回路構成６０により同時に選択されるディスプレイパネル９０の他の行全てを有するスイッチング要素１２の第２群を伴う、行であることが可能である。シフトレジスタ回路構成６０をディスプレイパネル９０に集積することにより、ディスプレイパネル９０とディスプレイユニット１の残りとの間の接続数は減少される。
【００４７】
列の群ＡＤＧ、ＢＥＨ及びＣＦＩを有するアクティブ／インアクティブ部分について図５に示す波形は、時間ｔの関数として、電圧Ｖｒｏｗ−ｉ（上のグラフ）、Ｖｃｏｌ−ｊ（中央のグラフ）及びＶｐｉｘ−ｉ−ｊ（下のグラフ）を有する。Ｖｒｏｗ−ｉは、ｉ番目の選択電極によりｉ番目の行におけるスイッチング要素１２のゲートに供給される電圧を表す。Ｖｃｏｌ−ｊは、ｊ番目のデータ電極によりｊ番目の列におけるスイッチング要素１２のソースに供給される電圧を表す。Ｖｐｉｘ−ｉ−ｊは、ｉ番目の行及びｊ番目の列の交差部分における画素１１に対する電圧を表す。この実施例においては、共通電極４における電圧は０Ｖである。第１時間に対して−２５ＶであるＶｒｏｗ−ｉから開始する第１フレーム期間においては、ｊ番目の列を有する列の第１群はアクティブであり、列の他の群はインアクティブである。第１フレーム期間において−２５ＶであるＶｒｏｗ−ｉの間、その結果、Ｖｐｉｘ−ｉ−ｊは、第１フレームに対して実質的に約＋１５Ｖである。図５から導き出されるように、行２に対しては、Ｖｒｏｗ−ｉは＋１５Ｖであり、行３に対しては、Ｖｒｏｗ−ｉは＋１５Ｖであり、行４に対しては、Ｖｒｏｗ−ｉは−１５Ｖである、等である。
【００４８】
それ故、第１フレームにおいて、行毎に連続的に、多重化回路構成５０は、列のアクティブな群における画素１１にデータ信号を同時に供給するために列のこのアクティブな群におけるデータ電極にデータ駆動回路構成を同時に結合し、同時に、多重化回路構成５０は、列のインアクティブな群におけるデータ電極に参照信号（例えば、全てが０Ｖに等しい）を同時に供給する。更に、多重化回路構成５０は、例えば、データ駆動回路構成の入力の第１数に結合される入力の第１数と出力の大きい第２数とを有するマルチプレクサを有する。参照フレームの間、多重化回路構成５０の出力の第１数はディスプレイパネル９０の中間接続の第１数に結合され、全ての他の出力は参照端子に結合される。
【００４９】
行ＡＢＣ、ＤＥＦ、ＧＨＩの群を有するアクティブ／インアクティブ部分のための図６に示されている波形は、Ｖｒｏｗ−ｉ（上のグラフ）、Ｖｃｏｌ−ｊ（中央のグラフ）及びＶｐｉｘ−ｉ−ｊ（下のグラフ）を有する。Ｖｒｏｗ−ｉは、ｉ番目の選択電極によりｉ番目の行におけるスイッチング要素１２のゲートに供給される電圧を表す。Ｖｃｏｌ−ｊは、ｊ番目のデータ電極によりｊ番目の列におけるスイッチング要素１２のソースに供給される電圧を表す。Ｖｐｉｘ−ｉ−ｊは、ｉ番目の行及びｊ番目の列の交差部分における画素１１に対する電圧を表す。この実施例においては、共通電極４における電圧は又、０Ｖである。第１時間に対して−２５ＶであるＶｒｏｗ−１から開始する第１フレーム期間においては、１番目の行を有する列の第１群はアクティブであり、行の他の群はインアクティブである。第１フレーム期間において−２５ＶであるＶｒｏｗ−１の間、その結果、Ｖｐｉｘ−ｉ−ｊは、第１フレームに対して実質的に約＋１５Ｖである。図６から導き出されるように、行２に対しては、Ｖｃｏｌ−ｊは＋１５Ｖであり、行３に対しては、Ｖｃｏｌ−ｊは＋１５Ｖであり、行４に対しては、Ｖｃｏｌ−ｊｉは−１５Ｖである、等であり、行の第１群の部分を構成する行２、３、４等についても同様である。第２時間に対して−２５ＶであるＶｒｏｗ−１から開始する第２フレーム期間においては、行の１番目の行を有する行の他の群はインアクティブである。Ｖｒｏｗ−ｉは第２フレーム期間において−２５Ｖであり、その結果、Ｖｐｉｘ−ｉ−ｊは約０Ｖであり、第２フレーム期間の間、このレベルに保たれる。
【００５０】
それ故、第１フレームにおいて、行のアクティブな群においては、行毎に連続的に、シフトレジスタ回路構成６０は、アクティブな行における画素１１にデータ信号を同時に供給するために、アクティブな行の１つの一部を構成するスイッチング要素１２の各々の第１群と共に、スイッチング要素１２の第１群を選択し、そして、行のインアクティブな群においては、全てのインアクティブな行に対して同時に、シフトレジスタ回路構成６０はスイッチング要素１２の第２群を選択し、そのようなスイッチング要素１２の第２群は、それらの全てのインアクティブな行における画素１１に参照信号（例えば、全てが０Ｖに等しい）を同時に供給するために、それらのインアクティブな行全ての一部を構成する。更に、シフトレジスタ回路構成６０は、例えば、出力の第１数（例えば、１００個）の第１出力から出力のこの第１数（１００個）の最終出力に値をシフトさせるために、そして、同時に出力の第２数（例えば、２００個）の他の出力全てにこの値を連続的にシフトさせる（この実施例においては、３００個の行を有するディスプレイパネルを用いて）ために、シフトレジスタを有する。
【００５１】
制御器２０は、例えば、ディスプレイパネル９０のアクティブ／インアクティブ部分及び波形に関する情報を記憶するためのルックアップテーブルメモリのようなメモリ（図示せず）を有する及び／又はそのようなメモリに結合されている。アクティブ／インアクティブな列の群及びアクティブ／インアクティブな行の群は、有利であることに、結合されることが可能である。列／行の群は隣接する列／行を有することが可能であり、並びに／若しくは、隣接しない列／行を有することが可能である。本発明は、電気泳動ディスプレイパネルに限定されるものではなく、双安定画素に基づく何れのディスプレイパネルに対して用いられることが可能である。一般に、（列）多重化回路構成５０は、データ駆動回路構成３０に集積され（コスト低減）、データ駆動回路構成３０とディスプレイパネルとの間に位置付けされ、そしてディスプレイパネルの正面又は背面において集積される（接続数の低減、信頼性の向上）。シフトレジスタ回路構成６０は、選択駆動回路構成４０に集積され（コスト低減）、選択駆動回路構成４０とディスプレイパネルとの間に位置付けされ、そしてディスプレイパネルの正面又は背面において集積される（接続数の低減、信頼性の向上）。何れの可能な（行）多重化回路構成は、選択駆動回路構成４０に集積され（コスト低減）、選択駆動回路構成４０とディスプレイパネルとの間に位置付けされ、そしてディスプレイパネルの正面又は背面において集積される（接続数の低減、信頼性の向上）。
【００５２】
駆動ユニット２０、３０、４０、５０、６０は、制御器２０のような上記の回路構成、データ駆動回路構成３０、選択駆動回路構成４０、多重化回路構成５０及びシフトレジスタ回路構成６０を有する。駆動ユニットは、電子ユニットのような他の構成要素を有することが可能である１つ又はそれ以上の集積回路を有することが可能である。代替として、駆動ユニット２０、３０、４０、５０、６０における回路構成についての上記の機能は、上記の種々の回路構成に対して種々の方式で分配されることが可能であり、又は、それらの機能の一部は１つ又はそれ以上の上記の回路構成に種々の方式で組み合わされることが可能である。
【００５３】
上記の実施形態は本発明を限定するのではなく、例示するものであり、当業者が、同時提出の特許請求の範囲における範囲から逸脱することなく、多くの代替の実施形態を設計することができることに留意する必要がある。表現“を有する”及びその表現の派生の表現は、請求項に記載されている要素又は段階以外の要素又は段階の存在を排除するものではない。要素の単数表現はそのような要素の複数の存在を排除するものではない。本発明は、幾つかの別個の要素を有するハードウェア及び適切にプログラムされたコンピュータにより実行されることが可能である。幾つかの手段を列挙している装置請求項においては、それらの手段の幾つかは、ハードウェアと全く同一のアイテムにより実施されることが可能である。特定の手段が相互に異なる独立請求項において列挙されているということのみによりそれらの手段の組み合わせが有利に用いられることができないことを示すものではない。
【図面の簡単な説明】
【００５４】
【図１】双安定画素（の断面）を示す図である。
【図２】ディスプレイユニットを示す図である。
【図３】ディスプレイユニットを駆動するための波形を示す図である。
【図４】本発明に従ったディスプレイユニットを示す図である。
【図５】アクティブである列及びインアクティブである列の群のための波形を示す図である。
【図６】アクティブである列及びインアクティブである行の群のための波形を示す図である。
【図１】
2007507736.tif 000003
【図２】
2007507736.tif 000004
【図３】
2007507736.tif 000005
【図４】
2007507736.tif 000006
【図５】
2007507736.tif 000007
【図６】
2007507736.tif 000008
【国際調査報告】
2007507736.tif 000009
2007507736.tif 000010
2007507736.tif 000011