【手続補正書】
【提出日】平成28年2月22日(2016.2.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数のチップパッドを備える半導体チップと、前記半導体チップがフリップチップ実装され、前記チップパッドと接続される基板パッドとビアを備えた基板とを備える半導体装置であって、
前記半導体チップは、直線状に配列され、隣接する第１入出力セルと第２入出力セルと第３入出力セルとを含む複数の入出力セルからなる入出力セル列を備え、
前記複数のチップパッドは、前記第１入出力セルに電気的に接続される第１パッドと前記第２入出力セルに電気的に接続される第２パッドと前記第３入出力セルに電気的に接続される第３パッドと、を含み、
前記基板は、前記第１パッドと対面し接続される第１基板パッドと、前記第２パッドと対面し接続される第２基板パッドと、前記第３パッドと対面し接続される第３基板パッドとを備え、前記第１基板パッドと前記第３基板パッドの間隔は、前記基板の設計制約で許される配線の最小幅と、配線と基板パッドに求められるスペース値の２倍の和よりも狭く、
前記半導体チップにおいて、
前記第１パッドと前記第３パッドは前記入出力セル列より外側に互いに隣り合って配列され、
前記第２パッドは、前記入出力セル列より内側に配置され、前記第２基板パッドが、前記半導体チップがフリップチップ実装される基板に設けられるビアの直径と、前記ビアと前記基板パッドとの間隔に設計制約で求められる最小スペース値の２倍との和以上の距離を前記第１基板パッドと前記第３パッドとから離れて配置されるように、前記第１パッドと前記第３パッドのそれぞれから離して配置されており、
前記半導体チップは前記基板に、液状硬化性樹脂を挟んでフリップチップ実装され、
前記半導体チップは、前記第１パッドと前記第３パッドとを含む複数のパッドが互いに隣り合って前記入出力セル列と平行で前記入出力セル列より外側に直線状に配列される第１パッド列と、前記第２パッドを含む複数のパッドが互いに隣り合って前記入出力セル列と平行で前記入出力セル列より内側に直線状に配列される第２パッド列と、を備え、
前記基板は、ソルダーレジストと、前記第１パッド列を構成する複数のパッドのそれぞれと対面し接続される複数の基板パッドよりなる第１基板パッド列と、前記第２パッド列を構成する複数のパッドのそれぞれと対面し接続される複数の基板パッドよりなる第２基板パッド列とを備え、
前記ソルダーレジストは、前記基板の前記半導体チップがフリップチップ実装される面の表面に備えられ、前記第２基板パッド列を構成する前記複数の基板パッドが配置される領域に、ソルダーレジスト開口部を有する、
半導体装置。
【請求項２】
請求項１において、
１つの前記ソルダーレジスト開口部内に配置される前記基板パッドの数は、前記液状硬化性樹脂のフリップチップ実装時の粘性と、前記ソルダーレジストの厚さと、前記半導体チップと前記基板との間隔とに基づいて算出される、
半導体装置。
【請求項３】
請求項１において、
前記ソルダーレジスト開口部は、前記第１基板パッド列から遠い辺において、前記複数の基板パッドの隙間に対面する位置に凹部を有し、前記第１基板パッド列に近い辺において、前記複数の基板パッドの各辺に対面する位置に凸部を有する、
半導体装置。
【請求項４】
請求項１において、
前記ソルダーレジスト開口部内の前記第２基板パッド列を構成する前記複数の基板パッドは、互いに設計上基板パッドに許される最小間隔で配置される、
半導体装置。
【請求項５】
請求項１において、
前記ソルダーレジスト開口部内の前記第２基板パッド列を構成する前記複数の基板パッドのそれぞれは、前記第１基板パッド列から遠い辺に凸部を有する、
半導体装置。
【請求項６】
請求項１において、
前記ソルダーレジスト開口部内の前記第２基板パッド列を構成する前記複数の基板パッドのうち、両端の基板パッドは、それぞれ前記基板上を前記第１パッド列に向かって延びる配線に接続される、
半導体装置。
【請求項７】
直線状に配列され隣接する第１入出力セルと第２入出力セルと第３入出力セルとを含む複数の入出力セルからなる入出力セル列と、前記第１入出力セルに電気的に接続される第１パッドと、前記第２入出力セルに電気的に接続される第２パッドと、前記第３入出力セルに電気的に接続される第３パッドと、を備える半導体チップであって、
前記半導体チップがフリップチップ実装される基板は、前記第１パッドと対面し接続される第１基板パッドと、前記第２パッドと対面し接続される第２基板パッドと、前記第３パッドと対面し接続される第３基板パッドとを備え、前記第１基板パッドと前記第３基板パッドの間隔は、前記基板の設計制約で許される配線の最小幅と、配線と基板パッドに求められるスペース値の２倍の和よりも狭く、
前記第１パッドと前記第３パッドは前記入出力セル列より外側に互いに隣り合って配列され、
前記第２パッドは、前記入出力セル列より内側に配置され、前記半導体チップがフリップチップ実装される基板に設けられるビアの直径と、前記ビアと前記半導体チップのパッドと接続される前記基板上の基板パッドとの間隔に設計制約で求められる最小スペース値の２倍との和以上の距離を、前記第１パッドと前記第３パッドのそれぞれから離して配置され、
前記半導体チップは前記基板に、液状硬化性樹脂を挟んでフリップチップ実装され、
前記半導体チップは、前記第１パッドと前記第３パッドとを含む複数のパッドが互いに隣り合って前記入出力セル列と平行で前記入出力セル列より外側に直線状に配列される第１パッド列と、前記第２パッドを含む複数のパッドが互いに隣り合って前記入出力セル列と平行で前記入出力セル列より内側に直線状に配列される第２パッド列とを備え、
前記半導体チップがフリップチップ実装される前記基板は、ソルダーレジストと、前記第１パッド列を構成する複数のパッドのそれぞれと対面し接続される複数の基板パッドよりなる第１基板パッド列と、前記第２パッド列を構成する複数のパッドのそれぞれと対面し接続される複数の基板パッドよりなる第２基板パッド列とを備え、
前記ソルダーレジストは、前記基板の、前記半導体チップがフリップチップ実装される面の表面に備えられ、前記第２基板パッド列を構成する前記複数の基板パッドが配置される領域に、ソルダーレジスト開口部を有し、
半導体チップ。
【請求項８】
請求項７において、
１つの前記ソルダーレジスト開口部内に配置される前記基板パッドの数は、前記液状硬化性樹脂のフリップチップ実装時の粘性と、前記ソルダーレジストの厚さと、前記半導体チップと前記基板との間隔に基づいて算出される、
半導体チップ。
【請求項９】
請求項７において、
前記半導体チップは、前記入出力セル列と平行で前記入出力セル列より内側で前記第２パッド列より外側に直線状に配列され、前記第２パッド列の両側に配置される、第３パッド列と第４パッド列とをさらに備え、
前記半導体チップがフリップチップ実装される前記基板は、前記第３パッド列を構成する複数のパッドのそれぞれと対面し接続される複数の基板パッドよりなる、第３基板パッド列と、前記第４パッド列を構成する複数のパッドのそれぞれと対面し接続される複数の基板パッドよりなる、第４基板パッド列とをさらに備え、
前記第２パッド列の前記第３パッド列に近い端に配置されるパッドは、前記第３パッド列の前記第２パッド列に近い端に配置されるパッドと前記基板上で短絡され、前記第２パッド列の前記第４パッド列に近い端に配置されるパッドは、前記第４パッド列の前記第２パッド列に近い端に配置されるパッドと前記基板上で短絡される、
半導体チップ。