(57)【要約】  ＳｉＯｘＮｙゲート誘電体及びシリコン基板上に酸化シリコン膜を備えている構造物を、ＮＨ３を含む雰囲気中で加熱し、その後、該構造物を窒素源を含むプラズマに曝すことによってＳｉＯｘＮｙゲート誘電体を形成する方法が提供される。一態様においては、構造物は窒素源を含むプラズマにさらされた後にアニールされる。他の態様においては、ＳｉＯｘＮｙゲート誘電体は、総合処理システムにおいて、シリコン基板上に酸化シリコン膜を備えている構造物を総合処理システムの一チャンバ内でＮＨ３を含む雰囲気中で加熱し、その後、該構造物を総合処理システムの他のチャンバ内で窒素源を含むプラズマに曝すことにより形成される。【選択図】  図６
2007515078.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＯｘＮｙゲート誘電体を形成する方法であって、
シリコン基板上に形成された酸化シリコン膜を備えている構造物を準備するステップと、
該構造物を、ＮＨ３を含む雰囲気中で加熱して、該酸化シリコン膜に窒素を取り込むステップと、
該構造物を窒素源を含むプラズマに曝して、該基板上にＳｉＯｘＮｙゲート誘電体を形成するステップと、
を含む前記方法。
【請求項２】
該構造物を該プラズマに曝すステップの後に該構造物をアニールするステップを更に含む、請求項１記載の方法。
【請求項３】
該アニールするステップがＯ２を含む雰囲気中で行われる、請求項２記載の方法。
【請求項４】
該アニールするステップが、Ｏ２を含む雰囲気中でアニールする工程の前に該構造物を不活性雰囲気又は還元雰囲気中でアニールする工程を更に含む、請求項３記載の方法。
【請求項５】
該窒素源が、Ｎ２、ＮＨ３、及びそれらの組合わせからなる群より選ばれる、請求項１記載の方法。
【請求項６】
該構造物を加熱するステップが、該構造物を約１００トール未満の圧力で少なくとも約７００℃の温度に加熱する工程を含む、請求項１記載の方法。
【請求項７】
該構造物をプラズマに曝すステップが、約１ミリトール〜約３０ミリトールの圧力で行われる、請求項１記載の方法。
【請求項８】
該シリコン基板の最上面を酸化することにより該酸化シリコン膜を形成するステップを更に含む、請求項１記載の方法。
【請求項９】
ＮＨ３を含む雰囲気中で該構造物を加熱しつつ該構造物に酸素がほとんど取り込まれない、請求項１記載の方法。
【請求項１０】
総合処理システムにおいてＳｉＯｘＮｙゲート誘電体を形成する方法であって、
シリコン基板上に形成された酸化シリコン膜を含む構造物を該総合処理システムの第一処理チャンバ内でＮＨ３を含む雰囲気中で加熱して、該酸化シリコン膜に窒素を取り込むステップと、
該構造物を該総合処理システムの第二処理チャンバに移すステップと、
該構造物を該第二処理チャンバ内で窒素源を含むプラズマに曝して、該基板上にＳｉＯｘＮｙゲート誘電体を形成するステップと、
を含む前記方法。
【請求項１１】
該構造物を該総合処理システムの第三処理チャンバに移すステップと、
該基板を該第三処理チャンバ内でアニールするステップと、
を更に含む、請求項１０記載の方法。
【請求項１２】
該シリコン基板を該総合処理システムに導入するステップと、
該総合処理システムの該第三処理チャンバ内で該基板上に該酸化シリコン膜を形成して、シリコン基板上に酸化シリコン膜を備えている構造物を形成するステップと、
を更に含む、請求項１１記載の方法。
【請求項１３】
該基板をアニールするステップの後に、該総合処理システムの第四処理チャンバに該構造物を移すステップと、
該第五処理チャンバ内で該ＳｉＯｘＮｙゲート誘電体上にポリシリコン層を堆積させるステップと、
を更に含む、請求項１２記載の方法。
【請求項１４】
該シリコン基板を該総合処理システムに導入するステップと、
該総合処理システムの第四処理チャンバ内で該基板上に該酸化シリコン膜を形成して、シリコン基板上に酸化シリコン膜を備えている該構造物を形成するステップと、
を更に含む、請求項１１記載の方法。
【請求項１５】
該構造物を、該プラズマに曝すステップ後に該総合処理システムの外部の第五処理チャンバへ移すステップと、
該第五処理チャンバ内で該ＳｉＯｘＮｙゲート誘電体上にポリシリコン層を堆積させるステップと、
を更に含む、請求項１４記載の方法。
【請求項１６】
該アニールするステップが、Ｏ２を含む雰囲気中で行われる、請求項１１記載の方法。
【請求項１７】
該アニールするステップが、Ｏ２を含む雰囲気中でアニールする工程の前に該構造物を不活性雰囲気又は還元雰囲気中でアニールする工程を更に含む、請求項１６記載の方法。
【請求項１８】
該構造物を加熱するステップの後で第二処理チャンバへ移すステップの前に、該構造物を冷却チャンバへ移すステップを更に含む、請求項１０記載の方法。
【請求項１９】
シリコン基板上に形成された酸化シリコン膜を含む構造物をＮＨ３を含む雰囲気中で加熱して、該酸化シリコン膜に窒素を取り込むステップと、
その後、該構造物を、窒素源を含むプラズマに曝して、該基板上にＳｉＯｘＮｙゲート誘電体を形成するステップと、
を含む方法で形成されたＳｉＯｘＮｙゲート誘電体。
【請求項２０】
該ゲート誘電体が窒素を少なくとも５％含んでいる、請求項１９記載のＳｉＯｘＮｙゲート誘電体。
【請求項２１】
該方法が、該構造物をプラズマに曝すステップ後に該構造物をアニールするステップを更に含む、請求項１９記載のＳｉＯｘＮｙゲート誘電体。
【請求項２２】
該構造物を、ＮＨ３を含む雰囲気中で加熱しつつ該構造物に酸素がほとんど取り込まれない、請求項１９記載のＳｉＯｘＮｙゲート誘電体。
【請求項２３】
該窒素源が、Ｎ２、ＮＨ３、及びそれらの組合わせからなる群より選ばれる、請求項１９記載のＳｉＯｘＮｙゲート誘電体。
【請求項２４】
該方法が、該シリコン基板の最上面を酸化することにより該酸化シリコン膜を形成するステップを更に含む、請求項１９記載のＳｉＯｘＮｙゲート誘電体。
【請求項２５】
該方法が、該シリコン基板を総合処理システム内に配置し且つ該構造物を該総合処理システムから該ゲート誘電体が形成された後まで取り出さないステップを更に含む、請求項１９記載のＳｉＯｘＮｙゲート誘電体。
【請求項２６】
該方法が、該基板上にポリシリコン層を堆積させるステップであって、該構造物が該総合処理システムから該ポリシリコン層が堆積された後まで取り出されない、前記ステップを更に含む、請求項２５記載のＳｉＯｘＮｙゲート誘電体。
【発明の詳細な説明】
【発明の背景】
【０００１】
発明の分野
[0001]本発明の実施形態は、一般的には、ゲート誘電体を形成する方法に関する。更に詳細には、酸窒化シリコン（ＳｉＯｘＮｙ）ゲート誘電体を形成する方法に関する。
【０００２】
関連技術の説明
[0002]集積回路は、多くの、例えば、数百万もの、トランジスタ、キャパシタ、レジスタのようなデバイスから構成されている。電界効果トランジスタのようなトランジスタは、典型的には、ソースと、ドレーンと、ゲートスタックとを含んでいる。ゲートスタックは、典型的には、基板、シリコン基板と、基板上にゲート誘電体、例えば、二酸化シリコン、ＳｉＯ２と、ゲート誘電体上にゲート電極、例えば、多結晶シリコンとを含んでいる。
【０００３】
[0003]集積回路のサイズとその上のトランジスタのサイズが小さくなるにつれて、トランジスタの速度を増加するのに必要とされるゲートドライブ電流が増加してきた。ゲートキャパシタンスが増大するにつれてドライブ電流が増加するとともにキャパシタンスがゲート誘電体の厚さに反比例することから、ドライブ電流を増加させる一方法は誘電体の厚さを薄くすることである。
【０００４】
[0004]ＳｉＯ２ゲート誘電体の厚さを２０オングストローム未満に減少させるための試みがなされた。しかしながら、２０オングストローム未満の薄いＳｉＯ２ゲート誘電体を使用すると、しばしば、ゲートの性能と耐久性に好ましくない影響をもたらすということがわかった。例えば、ホウ素をドープしたゲート誘電体からのホウ素は、薄いＳｉＯ２ゲート誘電体を通って、基礎にあるシリコン基板に貫通し得る。また、典型的には、ゲートによって消費される電力量を増加させる薄い誘電体により、ゲート漏れ、即ち、トンネル効果が増大する。薄いＳｉＯ２ゲート誘電体は、誘電体全体を進む高エネルギーのキャリアがゲートを損傷又は破壊させるホットキャリア損傷を受けやすい。薄いＳｉＯ２ゲート誘電体は負バイアス温度不安定性（ＮＢＴＩ）も受けやすく、閾値電圧又はドライブ電流がゲートの動作でドリフトする。
【０００５】
[0005]薄いＳｉＯ２ゲート誘電体による問題に取り組むために用いられた一方法は、ＳｉＯ２層に窒素を取り込み、ＳｉＯｘＮｙゲート誘電体を形成することである。ＳｉＯ２層に窒素を取り込むと、基礎にあるシリコン基板へのホウ素の貫通が阻止され、ゲート誘電体の誘電率が上がり、より厚い誘電体層の使用を可能にする。
【０００６】
[0006]アンモニア（ＮＨ３）の存在下に酸化シリコン層を加熱することは、ＳｉＯ２層をＳｉＯｘＮｙ層に変換するために用いられてきた。しかしながら、炉内でＮＨ３の存在下に酸化シリコン層を加熱するという従来の方法は、典型的には、炉を開放又は閉鎖するときの空気流によって炉の異なる部分で、ＳｉＯ２層全体に窒素の取り込みが不均一になった。更に、ＳｉＯ２層の酸素又は水蒸気汚染が、ＳｉＯ２層への窒素の取り込みを阻止してしまう。
【０００７】
[0007]プラズマ窒化（ＤＰＮ）もまた、ＳｉＯ２層をＳｉＯｘＮｙ層に変換するために用いられてきた。高ＰＭＯＳドライブ電流と低ゲート漏れをもつゲートスタックはプラズマ窒化を用いて形成されてきた。しかしながら、プラズマ窒化を用いて、高Ｎチャネル金属酸化物膜半導体（ＮＭＯＳ）ドライブ電流と低ゲート漏れをもつゲートスタックを形成するための試みは、１２オングストローム未満のＥＯＴ（等価な酸化物厚）では成功しなかった。例えば、図１は、ＮＨ３の存在下で酸化シリコン層を加熱することにより、酸化シリコン層をプラズマ窒化するよりも、閾値電圧＋１Ｖ（Ｊｇ（Ｖｔ＋１））の規格化電圧のＮＭＯＳゲート漏れと相対して、閾値電圧＋０.７５Ｖ（Ｉｄｓａｔ（Ｖｔ＋０.７５Ｖ））の規格化電圧で、ＮＭＯＳドライブ電流がより大きくなることを示している。更に、図２は、酸化シリコン層をプラズマ窒化することにより、ＮＨ３の存在下で酸化シリコン層を加熱するよりも、閾値電圧＋１Ｖ（Ｊｇ（Ｖｔ＋１））の規格化電圧でのＮＭＯＳゲート漏れと相対して、閾値電圧＋０.７５Ｖ（Ｉｄｓａｔ（Ｖｔ＋０.７５Ｖ））の規格化電圧でのＰチャネル金属酸化物半導体（ＰＭＯＳ）ドライブ電流がより大きくなることを示している。
【０００８】
[0008]ＣＭＯＳ回路は、典型的には、ＮＭＯＳデバイスとＰＭＯＳデバイス双方を含んでいる。従って、ＰＭＯＳデバイスとＮＭＯＳデバイス双方に対して、ドライブ電流が大きく漏れ電流が小さいＳｉＯｘＮｙゲート誘電体を堆積させる方法が依然として求められている。
【発明の概要】
【０００９】
[0009]本発明の実施形態は、一般的には、ＳｉＯｘＮｙゲート誘電体を形成する方法であって、ＮＨ３を含む雰囲気中でシリコン基板上に酸化シリコン膜を備えている構造物を加熱して、酸化シリコン膜に窒素を取り込むステップと、その後、その構造物を、窒素源を含むプラズマに曝して、基板上にＳｉＯｘＮｙゲート誘電体を形成するステップと、を含む前記方法を提供する。一実施形態においては、その構造物は、窒素源を含むプラズマにさらされた後にアニールされる。
【００１０】
[0010]本発明の実施形態は、また、総合処理システムにおいてＳｉＯｘＮｙゲート誘電体を形成する方法であって、総合処理システムの第一処理チャンバ内でＮＨ３を含む雰囲気中でシリコン基板上に酸化シリコン膜を備えている構造物を加熱して、酸化シリコン膜へ窒素を取り込むステップと、その構造物を総合処理システムの第二処理チャンバに移すステップと、その後、その構造物を第二処理チャンバ内で窒素源を含むプラズマに曝して、基板上にＳｉＯｘＮｙゲート誘電体を形成するステップと、を含む前記方法を提供する。一実施形態においては、酸化シリコン膜は総合処理システムにおいて基板上に形成され、その構造物は、ＳｉＯｘＮｙゲート誘電体が形成された後まで総合処理システムから取り除かれない。
【００１１】
[0011]他の実施形態においては、ＮＨ３を含む雰囲気中でシリコン基板上に酸化シリコン膜を備えている構造物を加熱して、酸化シリコン膜へ窒素を取り込むステップと、その後、その構造物を、窒素源を含むプラズマに曝して、基板上にＳｉＯｘＮｙゲート誘電体を形成するステップとを含む方法によって形成されたＳｉＯｘＮｙゲート誘電体が提供される。
【００１２】
[0012]本発明の上記特徴が詳細に理解され得るように、上で簡単に纏めた本発明の更に詳しい説明が実施形態によって参照することができ、その一部が添付の図面に示されている。しかしながら、添付の図面は、本発明の典型的な実施形態を示しているだけであり、それ故、本発明の範囲の制限とみなされるべきでなく、本発明は、他の同等で有効な実施形態を許容することができる。
【好適実施形態の詳細な説明】
【００１３】
[0020]本発明の実施形態は、ＳｉＯｘＮｙゲート誘電体を堆積させる方法を含んでいる。ＳｉＯｘＮｙゲート誘電体を含むゲートスタックは、ＮＭＯＳデバイスとＰＭＯＳデバイス双方に望ましい電気特性を示す。
【００１４】
[0021]一実施形態においては、ＳｉＯｘＮｙゲート誘電体は、ＮＨ３を含む雰囲気中でシリコン基板上に酸化シリコン膜を、構造物を加熱することによって形成される。本明細書で定義されるシリコン基板は、シリコンウエハのような単一層シリコン基板、又は、１以上の他層上にシリコン層を含む構造物を含んでいる。シリコン基板を、酸素を含む雰囲気に曝して、基板の最上面を酸化することにより、シリコン基板上の酸化シリコン膜を形成することができる。酸素を含む雰囲気は、酸素（Ｏ２）、水素（Ｈ２）とＯ２、Ｈ２と亜酸化窒素（Ｎ２Ｏ）、Ｏ２と不活性ガス、又はそれらの組合せの雰囲気でもよい。酸化シリコン膜の厚さは、例えば、約４オングストローム〜約１６オングストロームであってもよい。一実施形態においては、シリコン基板は、約７００℃〜約１１００℃の基板温度で約０.１トール〜約８００トールの圧力で約１秒〜約１２０秒間酸素を含む雰囲気に曝すことができる。好ましくは、温度は約７５０℃〜約１０００℃であり、圧力は約０.５トール〜約５０トールである。
【００１５】
[0022]酸化シリコン膜を備えている構造物をＮＨ３を含む雰囲気中で加熱することにより、窒素が酸化シリコン膜に取り込まれ、酸化シリコン膜の最上面が窒素ドープされる。構造物は、約１００トール未満の圧力、例えば、約０.１トール〜約１００トールの圧力で、少なくとも約７００℃の温度に加熱することができる。好ましくは、構造物は、約１トールのＮＨ３分圧で約７００℃〜約１１００℃、例えば、約１０５０℃の温度に加熱される。構造物は、約１秒〜約１２０秒間又は、酸化シリコン膜の最上面を窒素ドープするのに十分な時間加熱することができる。好ましくは、構造物をＮＨ３を含む雰囲気中で加熱しつつ、実質上、酸素は構造物に取り込まれない。
【００１６】
[0023]構造物がＮＨ３を含む雰囲気中で加熱された後、構造物を窒素源を含むプラズマに曝して、酸化シリコン膜により多くの窒素を取り込み、それにより、ＳｉＯｘＮｙゲート誘電体を形成する。窒素源は、窒素（Ｎ２）、ＮＨ３、又はそれらの組合わせであってもよい。プラズマは、更に、ヘリウム、アルゴン、又はそれらの組合わせのような不活性ガスを含むことができる。基板をプラズマに曝している間の圧力は、約１ミリトール〜約３０ミリトール、例えば、約１ミリトール〜約１０ミリトールであってもよい。
【００１７】
[0024]好ましくは、本明細書に記載されるＳｉＯｘＮｙゲート誘電体は、少なくとも５原子パーセントの窒素を含んでいる。一実施形態においては、ＳｉＯｘＮｙゲート誘電体は、約５原子パーセント〜約１５原子パーセントの窒素を含んでいる。
【００１８】
[0025]任意に、構造物は、プラズマにさらされた後にアニールされる。一実施形態においては、構造物は、Ｏ２を含む雰囲気中でアニールされる。アニール中のＯ２の分圧は、５０トール未満、例えば、約１０ミリトール〜約５０トールであってもよい。構造物は、約７００℃〜約１１００℃の温度で、約９５０℃〜約１１００℃の温度でアニールすることができる。他の実施形態において、構造物は、不活性雰囲気又は還元性雰囲気中でアニールされ、その後、上記のようなＯ２を含む雰囲気中でアニールされる。構造物は、不活性雰囲気又は還元性雰囲気中、約７００℃〜約１１００℃の温度で、例えば、約９５０℃〜約１１００℃の温度でアニールすることができる。例えば、構造物は、約１トール〜約７６０トールのＮ２分圧で、Ｎ２を含む雰囲気中で約１０００℃の温度でアニールすることができる。
【００１９】
[0026]構造物がプラズマにさらされ、任意にアニールされた後、ポリシリコン層のようなゲート電極は、ゲートスタックを完成させるために、ＳｉＯｘＮｙゲート誘電体上に堆積される。
【００２０】
[0027]総合処理シーケンス
[0028]実施形態においては、更に、ＳｉＯｘＮｙゲート誘電体は、総合処理システム、例えば、総合半導体処理システムにおいて、ＳｉＯｘＮｙゲート誘電体が形成された後まで基板が総合処理システムから取り除かれない方法で、基板上に形成することができる。用いることができる総合処理システム１００の実施例は、図３に示される、カリフォルニア州サンタクララのアプライドマテリアルズ社から入手できるＧａｔｅＳｔａｃｋ Ｃｅｎｔｕｒａ（登録商標）システムである。総合処理システム１００は、中央のトランスファチャンバ１０２と、トランスファロボット１０３と、ロードロック１０４、１０６と、クールダウンチャンバ（冷却チャンバ）１０８と、加熱処理チャンバ１１０と、プラズマ処理チャンバ１１４と、急速熱処理（ＲＴＰ）チャンバ１１６と、ＣＶＤ処理チャンバ１１８を含むことができる。ＣＶＤ処理チャンバ１１８は、低圧化学気相堆積チャンバ（ＬＰＣＶＤ）、例えば、アプライドマテリアルズ社から入手できる、ＰＯＬＹｇｅｎチャンバであってもよい。
【００２１】
[0029]ＳｉＯｘＮｙゲート誘電体が総合処理システム内で形成される実施形態の処理条件は、酸化シリコン膜とＳｉＯｘＮｙゲート誘電体の形成の上記処理条件と同様であってもよい。例えば、一実施形態においては、シリコン基板上に二酸化シリコン膜を備えている構造物は、総合処理システムの第一処理チャンバ内でＮＨ３を含む雰囲気中で加熱して、酸化シリコン膜に窒素を取り込むことができる。基板は密封された総合処理システム内でＮＨ３を含む雰囲気に曝されることから、ＮＨ３を含む雰囲気中で加熱している間、汚染酸素は、典型的には、構造物には取り込まれない。その後、構造物は総合処理システムの第二処理チャンバに移されるとともに第二処理チャンバ内で窒素源を含むプラズマにさらされてもよい。任意に、構造物をプラズマに曝した後、構造物は総合処理システムの第三処理チャンバに移されるとともに第三チャンバ内でアニールされてもよい。
【００２２】
[0030]他の実施形態においては、基板は総合処理システムに導入され、酸化シリコン膜、ＳｉＯｘＮｙゲート誘電体、ゲート電極が基板上に基板を総合処理システムから取り出さずに堆積される。この実施形態は、図３と図４について以下に記載される。
【００２３】
[0031]図４のステップ２００と２０２に示されるように、シリコン基板をロードロック１０２又は１０４を通って総合処理システム１００に導入し、ＲＴＰチャンバ１１６内に配置することができ、そこで、酸化シリコン膜がシリコン基板上に形成されることができる。その後、ステップ２０４と２０６に示されるように、基板と酸化シリコン膜とを含む構造物を熱処理チャンバ１１０に移すことができ、そこで、ＮＨ３を含む雰囲気中で加熱して、酸化シリコン膜に窒素を取り込む。その後、ステップ２０８に示されるように、構造物を冷却チャンバ１０８に移し、例えば、約１００℃未満に約１分〜約２分間冷却することができる。その後、ステップ２１０と２１２に示されるように、構造物をプラズマ処理チャンバ１１４に移すことができ、そこで、窒素源を含むプラズマにさらされて、酸化シリコン膜により多くの窒素を取り込むとともにＳｉＯｘＮｙゲート誘電体を形成する。任意に、ステップ２１４と２１６に示されるように、構造物がＲＴＰチャンバ１１６に移され、そこで、構造物をアニールすることができる。その後、ステップ２１８に示されるように、構造物がＣＶＤ処理チャンバ１１８に移され、ステップ２２０で示されるように、ポリシリコン層又はアモルファスシリコン層のようなゲート電極を構造物上に堆積させることができる。その後、構造物を、ロードロック１０２又は１０４を通って、総合処理システム１００から取り出すことができる。
【００２４】
[0032]図３と図４についての上記実施形態においては、一ステップにおいてＲＴＰチャンバ１１６内で酸化シリコン膜が基板上に形成され、他のステップにおいて、同じＲＴＰチャンバ１１６内で構造物がアニールされる。代替的実施形態においては、図５で示されるように、第二ＲＴＰチャンバは総合処理システム３００に構成され、一ステップにおいて、一ＲＴＰチャンバ内で酸化シリコン膜が形成され、他のステップにおいては、異なるＲＴＰチャンバ内で構造物がアニールされる。総合処理システム３００は、中央トランスファチャンバ３０２と、トランスファロボット３０３と、ロードロック３０４、３０６と、冷却チャンバ３０８と、熱処理チャンバ３１０と、プラズマ処理チャンバ３１４と、急速熱処理（ＲＴＰ）チャンバ３１６と、ＲＴＰチャンバ３１８とを含むことができる。
【００２５】
[0033]シリコン基板は、ロードロック３０２又は３０４を通って、総合処理システム３００に導入され、ＲＴＰチャンバ３１６内に配置することができ、そこで、酸化シリコン膜をシリコン基板上に形成することができる。その後、基板と酸化シリコン膜とを含む構造物を熱処理チャンバ３１０に移すことができ、ＮＨ３を含む雰囲気中で加熱されて、酸化シリコン膜に窒素を取り込むことができる。その後、構造物を冷却チャンバ３０８に移し、例えば、約１００℃未満に約１分〜約２分間冷却することができる。その後、構造物をプラズマ処理チャンバ３１４に移し、そこで、窒素源を含むプラズマにさらされて、酸化シリコン膜により多くの窒素を取り込むとともにＳｉＯｘＮｙゲート誘電体を形成する。任意に、その後、構造物はＲＴＰチャンバ３１８に移されてもよく、そこで構造物がアニールされてもよい。構造物がアニールされた後、構造物は、ポリシリコン層又はアモルファスシリコン層のようなゲート電極を堆積させるために、総合処理システム３００からロードロック３０２又は３０４を通って、低圧化学気相堆積チャンバ（ＬＰＣＶＤ）のような総合処理システムの外部の処理チャンバ（図示せず）に移すことができる。
【００２６】
[0034]上の実施形態は図３と図５について記載されるが、本明細書に記載される実施形態において他の総合処理システムを用いることができることは認識される。
【００２７】
[0035]ＮＭＯＳとＰＭＯＳデバイスにおけるＳｉＯｘＮｙゲート誘電体の性能
[0036]図６と図７はそれぞれ、本発明の実施形態に従って形成されたＳｉＯｘＮｙゲート誘電体を備えている構造物を含むゲートスタックと、他の方法に従って形成されたゲートスタックのＮＭＯＳドライブ電流とＮＭＯＳゲート漏れとＰＭＯＳドライブ電流とＮＭＯＳゲート漏れを示している。図６と図７において以下のプロセスシーケンスを比較した。シリコン基板を酸化して、基板上に１０オングストローム酸化シリコン層を形成し（１０オングストローム酸化物）、窒素雰囲気中でプラズマ処理し（脱共役プラズマ窒化、ＤＰＮ）、その後、アニールした（後窒化アニール、ＰＮＡ）；１０オングストローム酸化物、ＮＨ３を含む雰囲気中で加熱し（ＮＨ３）、その後、ＰＮＡ；１０オングストローム酸化物、ＤＰＮ、Ｎ２を含む雰囲気中で加熱し（Ｎ２）、その後、ＮＨ３を含む雰囲気中で加熱し、その後、ＰＮＡ；１０オングストローム酸化物、ＤＰＮ、ＮＨ３を含む雰囲気中で加熱し、Ｎ２を含む雰囲気中で加熱し、その後、ＰＮＡ；本発明の実施形態による、１０オングストローム酸化物、ＮＨ３、ＤＰＮ、その後、ＰＮＡ。ＰＮＡは、６０ミリトールのＯ２分圧による雰囲気中１０００℃で１５秒間行った。
【００２８】
[0037]図６は、構造物を、ＮＨ３を含む雰囲気中で加熱し、その後アニールされるプロセスシーケンスが、高ＮＭＯＳドライブ電流においてＮＭＯＳゲート漏れが小さく、本発明の実施形態に記載されるように、構造物がＮＨ３を含む雰囲気中で加熱され、窒素を含むプラズマで処理され、その後、アニールされるプロセスシーケンスもまた、ＮＭＯＳ性能が望ましいことを示している。
【００２９】
[0038]図７は、本発明の実施形態に記載されるように、構造物がＮＨ３を含む雰囲気中で加熱され、窒素を含むプラズマで処理され、その後、アニールされるプロセスが、試験した他のプロセスよりも高いＰＭＯＳドライブ電流でＮＭＯＳゲート漏れが少ないことを示している。
【００３０】
[0039]従って、本発明の実施形態に記載されるように、構造物がＮＨ３を含む雰囲気中で加熱され、窒素を含むプラズマで処理され、その後、アニールされるプロセスは、ＮＭＯＳドライブ電流とＰＭＯＳドライブ電流双方と相対して、望ましい低ゲート漏れをもつゲートスタックを得ることができる。更に、構造物が窒素を含むプラズマで処理され、ＮＨ３を含む雰囲気中で加熱され、その後、アニールされるプロセスは、同程度のＮＭＯＳドライブ電流とＰＭＯＳドライブ電流に相対して、ＮＭＯＳゲート漏れが著しく大きい構造物を得る。
【００３１】
[0040]窒素を含むプラズマで構造物を処理する前に、ＮＨ３を含む雰囲気中で構造物を加熱すると、ゲート誘電体と基礎にあるシリコン基板間のインタフェースが平滑になり、結果としてデバイス性能と信頼性が高められると考えられる。また、構造物をプラズマ処理する前にＮＨ３を含む雰囲気中で最初に加熱することによってわずかに厚い酸化物膜を形成することにより、ＰＭＯＳデバイスの性能特性が高められると考えられる。
【００３２】
[0041]上記は本発明の実施形態に関するが、本発明の更に多くの実施形態を本発明の基本範囲から逸脱せずに構成することができ、本発明の範囲は以下の特許請求の範囲によって決定される。
【図面の簡単な説明】
【００３３】
【図１】図１は、ＳｉＯｘＮｙゲート誘電体を備えているゲートスタックのＮＭＯＳゲート漏れに相対するＮＭＯＳドライブ電流を示すグラフである。
【図２】図２は、ＳｉＯｘＮｙゲート誘電体を備えているゲートスタックのＮＭＯＳゲート漏れに相対するＰＭＯＳドライブ電流を示すグラフである。
【図３】図３は、総合処理システムの平面概略図である。
【図４】本発明の実施形態を示すフローチャートである。
【図５】図５は、総合処理システムの平面概略図である。
【図６】図６は、ＳｉＯｘＮｙゲート誘電体を備えているゲートスタックのＮＭＯＳゲート漏れに相対するＮＭＯＳドライブ電流を示すグラフである。
【図７】図７は、ＳｉＯｘＮｙゲート誘電体を備えているゲートスタックのＮＭＯＳゲート漏れに相対するＰＭＯＳドライブ電流を表すグラフである。
【符号の説明】
【００３４】
１００…総合処理システム、１０２…トランスファチャンバ、１０３…トランスファロボット、１０４…ロードロック、１０６…ロードロック、１０８…冷却チャンバ、１１０…熱処理チャンバ、１１４…プラズマ処理チャンバ、１１６…ＲＴＰチャンバ、１１８…ＣＶＤ処理チャンバ、３００…総合処理システム、３０２…トランスファチャンバ、３０３…トランスファロボット、３０４…ロードロック、３０６…ロードロック、３０８…冷却チャンバ、３１０…熱処理チャンバ、３１４…プラズマ処理チャンバ、３１６…ＲＴＰチャンバ、３１８…ＲＴＰ処理チャンバ。
【図１】
2007515078.tif 000003
【図２】
2007515078.tif 000004
【図３】
2007515078.tif 000005
【図４】
2007515078.tif 000006
【図５】
2007515078.tif 000007
【図６】
2007515078.tif 000008
【図７】
2007515078.tif 000009
【国際調査報告】
2007515078.tif 000010
2007515078.tif 000011
2007515078.tif 000012