【事件の表示】
　特願２０１４−５０５３７４「論理コアの動的マッピング」拒絶査定不服審判事件〔平成２４年１０月１８日国際公開，ＷＯ２０１２／１４２５１２，平成２６年　６月１９日国内公表，特表２０１４−５１４６６０，請求項の数（１４）〕について，次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は，特許すべきものとする。
【理　由】
第１　手続の経緯
　本願は，２０１２年４月１３日（パリ条約による優先権主張外国庁受理２０１１年４月１４日，米国）を国際出願日とする出願であって，平成２７年６月１２日付けで拒絶理由通知がされ，同年１０月２１日付けで意見書が提出され，平成２８年１月１５日付けで拒絶査定（原査定）がされ，これに対し，同年５月１９日に拒絶査定不服審判の請求がされると同時に手続補正がされ，同年７月５日付けで審査官により特許法１６４条３項の規定に基づく報告がされ，平成２９年６月２０日付けで拒絶理由（以下，「当審拒絶理由」という。）が通知され，同年９月２７日付けで意見書が提出されるとともに，手続補正がされたものである。
第２　原査定の概要
　原査定（平成２８年１月１５日付け拒絶査定）の概要は次のとおりである。
　本願請求項１−１５に係る発明は，以下の引用文献Ａ−Ｃに基づいて，その発明の属する技術の分野における通常の知識を有する者（以下，「当業者」という。）が容易に発明できたものであるから，特許法２９条２項の規定により特許を受けることができない。
引用文献等一覧
Ａ．特表２００８−５１３９１２号公報
Ｂ．特開２００８−２３４１９１号公報
Ｃ．特開２００６−１２７４６２号公報
第３　当審拒絶理由の概要
　当審拒絶理由の概要は次のとおりである。
（理由１）
　本願請求項１−１４に係る発明は，以下の引用文献１−２に基づいて，当業者が容易に発明できたものであるから，特許法２９条２項の規定により特許を受けることができない。
引用文献等一覧
１．特開２００６−１３３９９５号公報（当審において新たに引用した文献）
２．特表２００９−５０３７２８号公報（当審において新たに引用した文献：周知技術を示す文献）
（理由２）
　本件出願は，明細書，特許請求の範囲及び図面の記載が下記の点で不備のため，特許法３６条６項２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　記
（１）「再マッピング」が，具体的にどのようなことを行うものか，不明確である。 
　すなわち，特許請求の範囲には，当該「再マッピング」につき，「物理的コアに再マッピング」したり，「論理コアを再マッピング」したり，「再マッピングに基づい」たり，「再マッピングを決定」したりすることは特定されているものの，当該「再マッピング」が，具体的にどのようなことを行うのか明確でなく，また，「マッピング」と「再マッピング」の違いも，当該特許請求の範囲の記載のみからは把握できない。
　なお，明細書の発明の詳細な説明においては，明細書段落３４に，「動的再マッピング」の同明細書内での定義は見受けられるものの，当該記載は，「ＢＩＯＳ１３０がプロセッサ１１０のためのブート処理を行った後に行われる再マッピングを指す」ものであることのみを説示するに留まり，「再マッピング」自体が具体的に何を行うものであるかは，上記記載に続く，「換言すれば，一実施形態において，割当ユニット１１４は，オペレーティングシステム１２２がロードされて実行状態となった後，論理コアを物理的コア１１２へ再マッピングするように構成されている。」との説示によっても不明である。
　よって，当該「再マッピング」との特定事項が存在する，請求項１乃至１４に係る発明は不明確である。 
（２）物理的コアに論理コアをマッピングする時に，タスクの割当てを具体的にどのように行っているのか不明である。 
　また，「タスク」と「論理コア」との関係も，特許請求の範囲には，「プロセッサ」が「前記複数の物理的コアに対する論理コアのマッピングを保存するように構成」されていて，「前記マッピング」が，単に「前記複数の物理的コアにタスクを割り当てるために、オペレーティングシステムによって使用可能である」ことのみが特定されているに過ぎず，両者が具体的にどのような関連を有するものであるかを明確に特定することができない。
 　よって，請求項１乃至１４に係る発明は不明確である。 
第４　本願発明
　本願請求項１−１４に係る発明（以下，それぞれ「本願発明１」−「本願発明１４」という。）は，平成２９年９月２７日付けの手続補正で補正された特許請求の範囲の請求項１−１４に記載された事項により特定される発明であり，本願発明１−１４は以下のとおりの発明である。
「【請求項１】
　プロセッサであって，
　複数の物理的コアであって，前記プロセッサは，前記複数の物理的コアに対する論理コアのマッピングを保存するように構成されており，
　前記マッピングは，前記複数の物理的コアにタスクを割り当てるために，オペレーティングシステムによって使用可能である，複数の物理的コアと，
　前記プロセッサのブート処理の後，前記複数の物理的コアに対する前記論理コアのマッピングを変更し，
　前記論理コアの前回のマッピングの変更が行われてから経過した時間の長さを決定し，
　前記時間の長さが閾値を超えるのに応じて，前記論理コアのマッピングを変更するように構成された割当ユニットと，
　を備える，プロセッサ。
【請求項２】
前記割当ユニットは，前記複数の物理的コアのうち１つ以上がアイドル状態に入った旨を示す指標を受信するように構成されており，前記割当ユニットは，前記指標の受信に応じて，前記論理コアのマッピングを変更するように構成されている，請求項１に記載のプロセッサ。
【請求項３】
前記プロセッサは，前記複数の物理的コアのうち第１の物理的コアが前記アイドル状態に入ったのに応じて，前記第１の物理的コアの実行状態を保存するように構成されており，前記プロセッサは，前記第１の物理的コアが前記アイドル状態を終了したのに応じて，前記複数の物理的コアのうち第２の物理的コアの実行状態を前記第１の物理的コアにロードするように構成されている，請求項２に記載のプロセッサ。
【請求項４】
前記割当ユニットは，前記複数の物理的コアのうち１つ以上の物理的コアそれぞれのワークロードを決定するように構成されており，前記割当ユニットは，前記１つ以上の決定されたワークロードに基づいて，前記論理コアのうち１つ以上の論理コアの前記複数の物理的コアのうち１つ以上の物理的コアに対するマッピングを変更するように構成されている，請求項１に記載のプロセッサ。
【請求項５】
前記割当ユニットは，前記複数の物理的コアのうち１つ以上の物理的コアについての温度情報を受信するように構成されており，前記割当ユニットは，前記受信した温度情報に基づいて，前記論理コアのうち１つ以上の論理コアの前記複数の物理的コアのうち１つ以上の物理的コアに対するマッピングを変更するように構成されている，請求項１に記載のプロセッサ。
【請求項６】
前記プロセッサは，前記複数の物理的コアのうち第１の物理的コアの実行状態と，前記複数の物理的コアのうち第２の物理的コアの実行状態とを保存するように構成されており，前記プロセッサは，前記割当ユニットが前記第１の物理的コア及び第２の物理的コアにマッピングされた論理コアのマッピングを変更するのに応じて，前記第２の物理的コアの保存された実行状態を前記第１の物理的コアにロードし，前記第１の物理的コアの保存された実行状態を前記第２の物理的コアにロードするように構成されている，請求項１に記載のプロセッサ。
【請求項７】
前記プロセッサは，前記複数の物理的コアのうち１つの物理的コアをオーバークロックするように構成されており，前記割当ユニットは，前記物理的コアがオーバークロックされている時間の長さに基づいて，論理コアを前記オーバークロックされた物理的コアにマッピングするように構成されている，請求項１に記載のプロセッサ。
【請求項８】
前記割当ユニットは，前記論理コアの全てのマッピングを変更することなく，前記複数の物理的コアのうちいくつかの物理的コアへの，前記論理コアのうち一部の論理コアのマッピングを変更するように構成されている，請求項１に記載のプロセッサ。
【請求項９】
プロセッサ上の複数の物理的コアが１組のタスクを行うステップであって，前記複数の物理的コアに対する論理コアのマッピングに基づいて，前記１組のタスクが割り当てられるステップと，前記プロセッサ内の割当回路が，前記論理コアの前記マッピングが行われてから経過した時間の長さを決定するステップと，前記時間の長さが閾値を超えるのに応じて，前記割当回路が，オペレーティングシステムの実行中に，前記論理コアの前記複数の物理的コアに対するマッピングを変更するステップであって，前記マッピングの変更に基づいて，追加の組のタスクが割り当てられるステップと，を含む方法。
【請求項１０】
論理コアが，前記複数の物理的コアのうち第１の物理的コアから前記複数の物理的コアのうち第２の物理的コアにマッピングが変更されるのに応じて，前記プロセッサが，現在の実行状態を，前記第１の物理的コアから前記第２の物理的コアに転送するステップをさらに含む，請求項９に記載の方法。
【請求項１１】
前記転送するステップは，前記実行状態を，前記プロセッサに接続されたメモリに保存し，前記実行状態を，前記第２の物理的コア上に再ロードするステップを含む，請求項１０に記載の方法。
【請求項１２】
前記転送するステップは，前記第２の物理的コアをアイドル状態から終了させて，前記第１の物理的コアの実行状態を再ロードするステップを含む，請求項１１に記載の方法。
【請求項１３】
前記プロセッサは，前記複数の物理的コアのうちいくつかの物理的コアの性能状態に基づいて，前記マッピングの変更を決定する，請求項９に記載の方法。
【請求項１４】
前記マッピングを変更するステップは，論理コアを，より高い性能状態にある第１の物理的コアからより低い性能状態にある第２の物理的コアにマッピングするステップを含む，請求項１３に記載の方法。」
第５　引用文献，引用発明等
１．引用文献１について
　平成２９年６月２０日付けの拒絶の理由に引用された引用文献１には，図面とともに次の事項が記載されている。（下線は当審で付加。以下同様。）
（ア）「【背景技術】
【０００２】
　従来から，複数のＣＰＵ（プロセッサ）を備えた半導体集積回路が知られている（以下
マルチコアプロセッサ
プロセッサは，ある規定の温度に達するまで上昇すると，正常動作が不能となったり，物理的に破壊されたりするおそれがある
（イ）「【００１１】
　図示するように，本実施形態に係る
プロセッサシステム１は，マルチコアプロセッサ１０，メインメモリ２０，システムコントローラ４０
【００１２】
　マルチコアプロセッサ１０は，ｍ個（ｍ：２以上の自然数）のプロセッサ１１−１〜１１−ｍ，及びプロセッサ１１−１〜１１−ｍ毎に設けられた温度センサ１２−１〜１２−ｍを備えている。　
…（中略）…
温度センサ１２−１〜１２−ｍは，それぞれ対応するプロセッサ１１−１〜１１−ｍの温度を測定
（ウ）「【００１８】
　上記構成のプロセッサシステム１において，各プロセッサ１１−１〜１１−ｍはメインメモリ２０を共有することも出来るし，また各プロセッサ１１−１〜１１−ｍが単独で動作することも出来る。また，各プロセッサ１１−１〜１１−ｍの温度情報は，各プロセッサ１１−１〜１１−ｍ経由で読み出すことも出来る。但し，下記では
プロセッサ１１−１〜１１−ｍのいずれかにおいてオペレーティングシステムが動作し
（エ）「【００２０】
　図示するようにメインメモリ２０は，タスクコントロールブロック２１，プロセッサ発熱テーブル２６，低下温度テーブル２７，タスクプログラム２８−１〜２８−ｎ（ｎは１以上の自然数），温度情報テーブル２９，タスク管理プログラム３０，
オペレーティングシステム３１
を有し
【００２１】
　
タスクコントロールブロック２１は，優先順位テーブル２２，ディスパッチテーブル（Dispatch table）２３
を有し
優先順位テーブル２２は，複数のタスクの処理すべき優先順位情報を保持
ディスパッチテーブル２３は，タスクとプロセッサ１１−１〜１１−ｍとの対応関係情報を保持する
（オ）「【００２９】
＜システム初期化＞
　
最初に（例えば電源投入時），システムの初期化が行われる
オペレーティングシステム３１は，タスク処理の周期設定（１サイクルの長さなど）の設定も実施する
【００３０】
　更に，初期化の段階において，各プロセッサの制御，タスクの割り当て，データ退避，またプロセッサ間の調停等を行うプロセッサが決定される。以下では
プロセッサ１１−ｍが上記の役割を行うものとして説明する
（カ）「【００３６】
＜タスクの割り当て＞
　
初期化が終了すると，プロセッサ１１−ｍは，プロセッサ１１−１〜１１−（ｍ−１）に対してタスクの割り当てを開始
温度センサ１２−１〜１２−（ｍ−１）で得られる各プロセッサ１１−１〜１１−（ｍ−１）の現在温度と，メインメモリ２０から読み出した優先順位テーブル２２とに基づき，タスクの実行順序と，いずれのプロセッサにどのタスクを割り当てるかを決定
（キ）「【００４１】
　次に
プロセッサ１１−ｍは，ステップＳ１７で更新したディスパッチテーブル２２に基づいて，実際に各プロセッサ１１−１〜１１−（ｍ−１）に対してタスクを割り当てる
（ク）「図１１は，時間に対するプロセッサの状態を示すタイムチャートである。
【００４５】
　図示するように，例えばプロセッサ１１−１があるサイクルタイムでタスクTASK-1を実行したとする。実行開始時刻が時刻ｔ０であり，タスクTASK-1の処理に時間ｐ１がかかった結果，処理終了時刻がｔ１だったとする。すると，時刻ｔ１から，当該サイクルの終了時刻ｔ４までの期間は，プロセッサ１１−１は何も処理をしないことになる。この処理をしない時間が「空き時間」である。
なお「サイクル」とは，各プロセッサが処理を行うための単位時間幅であって，このサイクル毎にスケジューリングやタスク割り当てが行われる
（ケ）「【００４８】
　次に
プロセッサ１１−ｍは実際に予測温度の算出を行う
（コ）「【００５８】
＜再スケジューリング＞
　上記ステップＳ２１において
予測温度が注意温度を超えたプロセッサに割り当てられていたタスクが高優先順位であった場合（ステップＳ２４），既に割り当てたタスクの処理を開始する前に，再スケジューリングを行う
【００５９】
　例えば図１７で説明したプロセッサ１１−１は，最も優先順位の高いタスクTASK-1が割り当てられていた。そこで
プロセッサ１１−ｍは，プロセッサ１１−１以外で，タスクTASK-1が割り当て可能なプロセッサを探し，割り当て可能なプロセッサがあった場合には，新たにタスクTASK-１をそのプロセッサに割り当てるよう決定
（サ）「【００８７】
　次に，この発明の第３の実施形態に係るプロセッサシステム及びその制御方法について説明する。本実施形態は，上記第１，第２の実施形態において，マルチコアプロセッサ温度上昇を更に抑制するための方法に関する。プロセッサシステムの構成は第１の実施形態と同様であるので説明は省略する。以下，本実施形態に係るプロセッサシステムの動作について図２５を用いて説明する。図２５は，本実施形態に係るプロセッサシステムの一部動作のフローチャートである。
【００８８】
　まず，上記第１の実施形態で説明したステップＳ２１，Ｓ２４，または第２の実施形態で説明したステップＳ１８の後，プロセッサ１１−１〜１１−（ｍ−１）がタスクの実行を開始する（ステップＳ２６）。そして
プロセッサ１１−ｍは，プロセッサ１１−１〜１１−（ｍ−１）がタスクの温度を定期的に監視
現在温度が注意温度より低ければ当該プロセッサにタスクの実行を継続させ（ステップＳ２９），注意温度以上であればデータを退避させて（ステップＳ３１），当該プロセッサの動作を停止させる
　以上，（ア）〜（サ）に記載された事項から，引用例１には次の発明（以下「引用発明」という。）が記載されているといえる。
「マルチコアプロセッサ，メインメモリ，システムコントローラ，ＤＭＡコントローラを備えるプロセッサシステムであって，
　前記マルチコアプロセッサは，ｍ個のプロセッサ１１−１〜１１−ｍ，及びプロセッサ１１−１〜１１−ｍ毎に設けられた温度センサ１２−１〜１２−ｍを備え，
　前記温度センサ１２−１〜１２−ｍは，それぞれ対応するプロセッサ１１−１〜１１−ｍの温度を測定し，
　プロセッサ１１−ｍにおいてオペレーティングシステムが動作し，その他のプロセッサの制御を行うものであって，
　前記メインメモリは，タスクコントロールブロック，オペレーティングシステムを有し，
　前記タスクコントロールブロックは，優先順位テーブル及びディスパッチテーブルを有し，
　前記優先順位テーブルは，複数のタスクの処理すべき優先順位情報を保持するものであり，
　前記ディスパッチテーブルは，タスクとプロセッサ１１−１〜１１−ｍとの対応関係情報を保持するものであり，
　最初に（例えば電源投入時），システムの初期化が行われ，
　前記オペレーティングシステムは，タスク処理の周期設定（１サイクルの長さなど）の設定も実施し，
　初期化が終了すると，前記プロセッサ１１−ｍは，プロセッサ１１−１〜１１−（ｍ−１）に対してタスクの割り当てを開始し，前記温度センサ１２−１〜１２−（ｍ−１）で得られる各プロセッサ１１−１〜１１−（ｍ−１）の現在温度と，メインメモリから読み出した優先順位テーブルとに基づき，タスクの実行順序と，いずれのプロセッサにどのタスクを割り当てるかを決定し，
　前記プロセッサ１１−ｍは，前記ディスパッチテーブルに基づいて，実際に各プロセッサ１１−１〜１１−（ｍ−１）に対してタスクを割り当て，
　前記プロセッサ１１−ｍは予測温度の算出を行い，
　前記予測温度が注意温度を超えたプロセッサに割り当てられていたタスクが高優先順位であった場合，既に割り当てたタスクの処理を開始する前に，再スケジューリングを行い，
　前記プロセッサ１１−ｍは，プロセッサ１１−１以外で，タスクTASK-1が割り当て可能なプロセッサを探し，割り当て可能なプロセッサがあった場合には，新たにタスクTASK-１をそのプロセッサに割り当てるよう決定し，
　前記プロセッサ１１−ｍは，タスクを処理するプロセッサ１１−１〜１１−（ｍ−１）の温度を定期的に監視し，前記各プロセッサ１１−１〜１１−（ｍ−１）の現在温度が注意温度以上であればデータを退避させて，当該プロセッサの動作を停止させるプロセッサシステム。」
第６　対比・判断
１．本願発明１について
（１）対比
　本願発明１と引用発明とを対比すると，次のことがいえる。
（Ａ）引用発明の「プロセッサシステム」は，本願発明１の「プロセッサ」に対応し，以下，「ｍ個のプロセッサ１１−１〜１１−ｍ」は「複数の物理的コア」に，「タスク」は「タスク」に，「ディスパッチテーブル」は，「マッピング」に，それぞれ相当する。
（Ｂ）引用発明の「プロセッサシステム」は，「メインメモリ」を備え，当該「メインメモリ」には「タスクとプロセッサ１１−１〜１１−ｍとの対応関係情報を保持」する「ディスパッチテーブル」を有する「タスクコントロールブロック」を有しているから，上記（Ａ）の事項とあわせ考慮するならば，引用発明と本願発明１とは，下記の点で相違するものの，“前記プロセッサは，前記複数の物理的コアに対するタスクのマッピングを保存するように構成され”ている点で共通する。
（Ｃ）引用発明では「プロセッサ１１−ｍにおいてオペレーティングシステムが動作」しており，当該「プロセッサ１１−ｍ」は，「ディスパッチテーブルに基づいて，実際に各プロセッサ１１−１〜１１−（ｍ−１）に対してタスクを割り当て」ていることから，引用発明と本願発明１とは，下記の点で相違するものの，“前記マッピングは，前記複数の物理的コアにタスクを割り当てるために，オペレーティングシステムによって使用可能である”点で一致する。
（Ｄ）引用発明は，「最初に（例えば電源投入時），システムの初期化が行われ」た後，「プロセッサ１１−ｍは，プロセッサ１１−１〜１１−（ｍ−１）に対してタスクの割り当てを開始」し，「既に割り当てたタスクの処理を開始する前に，再スケジューリングを行」うものであり，また，「プロセッサ１１−ｍは，プロセッサ１１−１以外で，タスクTASK-1が割り当て可能なプロセッサを探し，割り当て可能なプロセッサがあった場合には，新たにタスクTASK-１をそのプロセッサに割り当てるよう決定」していることから，引用発明と本願発明１とは，下記の点で相違するものの，“前記プロセッサのブート処理の後，前記複数の物理的コアに対する前記タスクのマッピングを変更”する点で一致し，また引用発明の「プロセッサ１１−ｍ」は，本願発明１の「割当ユニット」に相当する。
（Ｅ）上記（Ａ）〜（Ｄ）の記載事項から判断して，本願発明１と引用発明との一致点及び相違点は以下のとおりである。
（一致点）
「プロセッサであって，
　複数の物理的コアであって，前記プロセッサは，前記複数の物理的コアに対するタスクのマッピングを保存するように構成されており，
　前記マッピングは，前記複数の物理的コアにタスクを割り当てるために，オペレーティングシステムによって使用可能である，複数の物理的コアと，
　前記プロセッサのブート処理の後，前記複数の物理的コアに対する前記タスクのマッピングを変更するよう構成された割当ユニットと，
　を備える，プロセッサ。」
（相違点）
（相違点１）
　本願発明１では，「マッピング」について，物理的コアに対する「論理コア」をマッピングするのに対し，引用発明では「論理コア」をマッピングすることについては言及されていない点。
（相違点２）
　本願発明１が，「論理コアのマッピングを変更する」にあたり，「前記論理コアの前回のマッピングの変更が行われてから経過した時間の長さを決定し，前記時間の長さが閾値を超えるのに応じて」変更するものであるのに対し，引用発明は，そのような構成を有しない点。
（２）相違点についての判断
　上記相違点１と相違点２は関連しているので，併せて検討する。
　引用文献１には，「論理コア」に関する記述を見いだすことができないばかりか，タスクは，論理コアを介さずに直接物理的コアに割り当てている。
　しかしながら，「論理コア」に関しては，原査定の引用文献Ａとして引用された，本願優先日前公知の特表２００８−５１３９１２号公報（平成２０年５月１日公表）の特許請求の範囲の請求項２２に，「
論理コアを物理コアにマッピング
論理コアを物理コアへマッピング
各論理コア１０が，ハイパーバイザOS６の論理コアスケジューラによって，各物理コア３にディスパッチされる
論理プロセッサと物理プロセッサの対応付け
　次に引用発明において，相違点２に係る構成を採用するに至る動機付けが存在したかについて検討する。
　引用文献１には，上記「第６　引用文献，引用発明等」の「１．引用文献１について」において（ア）乃至（サ）として摘記した以外，次のとおりの記載がある。
（シ）「【０００１】
　この発明は，プロセッサシステム及びその制御方法に関するもので，例えば複数のプロセッサを備えたＬＳＩにおいて，プロセッサ温度が上昇した場合におけるＬＳＩの管理方法に関する。」
（ス）「【背景技術】
【０００２】
　従来から，複数のＣＰＵ（プロセッサ）を備えた半導体集積回路が知られている（以下マルチコアプロセッサと呼ぶ）。マルチコアプロセッサにおいては複数のプロセッサが各々独自のタスクを実行しており，その動作状況に応じてそれぞれのプロセッサの温度が上昇する。プロセッサは，ある規定の温度に達するまで上昇すると，正常動作が不能となったり，物理的に破壊されたりするおそれがある。
【０００３】
　そこで，プロセッサがある一定温度に達した場合，プロセッサの動作を停止させる，または処理を軽減させることによって，それ以上の温度上昇を抑制する提案がなされている（例えば特許文献１乃至３参照）。
【０００４】
　しかしながら，上記従来の提案であると，プロセッサを利用したシステム側では，アプリケーションの処理が滞ることになる。特に，動作停止されたプロセッサがアプリケーションにおいて重要な処理を実行していた場合には，システム側において重大な障害が発生するおそれがあった。」
（セ）「【発明が解決しようとする課題】
【０００５】
　この発明の目的は，処理能力を低下させることなくプロセッサの温度上昇を抑制出来るプロセッサシステム及びその制御方法を提供することにある。」
（ソ）「【０００８】
　この発明によれば，処理能力を低下させることなくプロセッサの温度上昇を抑制出来るプロセッサシステム及びその制御方法を提供できる。」
　上記（シ）乃至（セ）の記載から，引用文献１は，例えば複数のプロセッサを備えたＬＳＩにおいて，プロセッサ温度が上昇した場合におけるＬＳＩの管理方法に関するものであり，従来から，複数のＣＰＵ（プロセッサ）を備えた半導体集積回路（マルチコアプロセッサ）が知られており，マルチコアプロセッサにおいては複数のプロセッサが各々独自のタスクを実行しており，その動作状況に応じてそれぞれのプロセッサの温度が上昇することがあり，プロセッサは，ある規定の温度に達するまで上昇すると，正常動作が不能となったり，物理的に破壊されたりするおそれがあることを背景とし，プロセッサがある一定温度に達した場合，プロセッサの動作を停止させる，または処理を軽減させることによって，それ以上の温度上昇を抑制するという，従来からの提案がなされていたが，上記従来の提案であると，プロセッサを利用したシステム側では，アプリケーションの処理が滞ることになり，特に，動作停止されたプロセッサがアプリケーションにおいて重要な処理を実行していた場合には，システム側において重大な障害が発生するおそれがあったという解決すべき課題をもってなされたものであることを読取ることができる。
　そして，当該課題に対し，上記引用発明の各構成をとることにより，上記（ソ）に示された，処理能力を低下させることなくプロセッサの温度上昇を抑制出来るプロセッサシステムを提供することができる効果を奏するものである。
　上記解決しようとする課題に対して，引用発明の各構成のうち，とりわけ，「前記プロセッサ１１−ｍは，前記ディスパッチテーブルに基づいて，実際に各プロセッサ１１−１〜１１−（ｍ−１）に対してタスクを割り当て，
前記プロセッサ１１−ｍは予測温度の算出を行い，前記予測温度が注意温度を超えたプロセッサに割り当てられていたタスクが高優先順位であった場合
　一方，引用発明は，「オペレーティングシステム」で「タスク処理の周期設定（１サイクルの長さなど）の設定も実施」されると共に，「プロセッサ１１−ｍは，タスクを処理するプロセッサ１１−１〜１１−（ｍ−１）の温度を
定期的に監視
　したがって，本願発明１は，引用文献１に記載された発明，及び周知技術に基づいて容易に発明できたものとはいえない。
２．本願発明９について
　本願発明９は，本願発明１に対してカテゴリーの異なる発明であるが，本願発明１の「前記論理コアの前回のマッピングの変更が行われてから経過した時間の長さを決定し，前記時間の長さが閾値を超えるのに応じて」と同様の，「前記論理コアの前記マッピングが行われてから経過した時間の長さを決定するステップと，前記時間の長さが閾値を超えるのに応じて，前記割当回路が，オペレーティングシステムの実行中に，前記論理コアの前記複数の物理的コアに対するマッピングを変更するステップ」という構成を備えるものであるから，本願発明１と同じ理由により，当業者であっても，引用発明，及び周知技術に基づいて容易に発明できたものとはいえない。
３．本願発明２−８，１０−１４について
　本願発明２乃至本願発明８は，本願発明１を直接若しくは間接的に引用する発明であって，本願発明１と同じ理由により，当業者であっても，引用発明，及び周知技術に基づいて容易に発明できたものとはいえない。
　また，本願発明１０乃至本願発明１４は，本願発明９を直接若しくは間接的に引用する発明であって，本願発明９と同じ理由により，当業者であっても，引用発明，及び周知技術に基づいて容易に発明できたものとはいえない。
第７　原査定についての判断
　平成２９年９月２７日付けの補正により，補正後の請求項１−８は，「前記論理コアの前回のマッピングの変更が行われてから経過した時間の長さを決定し，前記時間の長さが閾値を超えるのに応じて，前記論理コアのマッピングを変更するように構成された割当ユニット」という技術的事項を有し，また，請求項９−１４は「前記プロセッサ内の割当回路が，前記論理コアの前記マッピングが行われてから経過した時間の長さを決定するステップと，前記時間の長さが閾値を超えるのに応じて，前記割当回路が，オペレーティングシステムの実行中に，前記論理コアの前記複数の物理的コアに対するマッピングを変更するステップ」という技術的事項を有するものとなった。当該「前記論理コアの前回のマッピングの変更が行われてから経過した時間の長さを決定し，前記時間の長さが閾値を超えるのに応じて，前記論理コアのマッピングを変更するように構成された割当ユニット」又は「前記プロセッサ内の割当回路が，前記論理コアの前記マッピングが行われてから経過した時間の長さを決定するステップと，前記時間の長さが閾値を超えるのに応じて，前記割当回路が，オペレーティングシステムの実行中に，前記論理コアの前記複数の物理的コアに対するマッピングを変更するステップ」は，原査定における引用文献Ａ−Ｃには記載されておらず，本願優先日前における周知技術でもないので，本願発明１−１４は，当業者であっても，原査定における引用文献Ａ−Ｃに基づいて容易に発明できたものではない。したがって，原査定を維持することはできない。
第８　当審拒絶理由（明確性要件違反）について
　当審では，
「本件出願は，明細書，特許請求の範囲及び図面の記載が下記の点で不備のため，特許法３６条６項２号に規定する要件を満たしていない。
　　　　　　　　　　　　　　　記
（１）「再マッピング」が，具体的にどのようなことを行うものか，不明確である。 
　すなわち，特許請求の範囲には，当該「再マッピング」につき，「物理的コアに再マッピング」したり，「論理コアを再マッピング」したり，「再マッピングに基づい」たり，「再マッピングを決定」したりすることは特定されているものの，当該「再マッピング」が，具体的にどのようなことを行うのか明確でなく，また，「マッピング」と「再マッピング」の違いも，当該特許請求の範囲の記載のみからは把握できない。
　なお，明細書の発明の詳細な説明においては，明細書段落３４に，「動的再マッピング」の同明細書内での定義は見受けられるものの，当該記載は，「ＢＩＯＳ１３０がプロセッサ１１０のためのブート処理を行った後に行われる再マッピングを指す」ものであることのみを説示するに留まり，「再マッピング」自体が具体的に何を行うものであるかは，上記記載に続く，「換言すれば，一実施形態において，割当ユニット１１４は，オペレーティングシステム１２２がロードされて実行状態となった後，論理コアを物理的コア１１２へ再マッピングするように構成されている。」との説示によっても不明である。
　よって，当該「再マッピング」との特定事項が存在する，請求項１乃至１４に係る発明は不明確である。 
（２）物理的コアに論理コアをマッピングする時に，タスクの割当てを具体的にどのように行っているのか不明である。 
　また，「タスク」と「論理コア」との関係も，特許請求の範囲には，「プロセッサ」が「前記複数の物理的コアに対する論理コアのマッピングを保存するように構成」されていて，「前記マッピング」が，単に「前記複数の物理的コアにタスクを割り当てるために、オペレーティングシステムによって使用可能である」ことのみが特定されているに過ぎず，両者が具体的にどのような関連を有するものであるかを明確に特定することができない。
　よって，請求項１乃至１４に係る発明は不明確である。」
との通知を行っているが，平成２９年９月２７日付け手続補正により，上記（１）の点について，「再マッピング」に関し，当該補正前に，「前記プロセッサのブート処理の後、前記論理コアを前記複数の物理的コアに
再マッピング
再マッピング
再マッピング
マッピングを変更
マッピングの変更
論理コアのマッピングを変更
論理コアを物理的コアにマッピング
マッピングを変更する
物理的コアＰ０及びＰ１を
論理コアＬ０及びＬ１にマッピング
論理コアＬ０を指定するタスクを物理的コアＰ０上で実行
論理コアＬ１を指定するタスクを物理的コアＰ１上で実行
論理コアＬ０及びＬ１を物理的コアＰ１及びＰ０へ
再マッピング
　この開示内容に鑑みれば、「再マッピング」とは、物理的コアに対する論理コアのマッピングの内容を変更することを意味しております。
　そこで、補正前の本願請求項１〜２、４〜６、８〜１０、１３〜１４に係る発明の「再マッピング」との記載について、マッピングを変更するという意味が明確になるように補正を行いました。」と釈明されたことによって，「再マッピング」とは，「物理的コアに対する論理コアのマッピングの内容を変更することを意味」し，具体的には，物理的コアＰ０と物理的コアＰ１がそれぞれ論理コアＬ０及び論理コアＬ１にマッピングされ，論理コアＬ１を指定するタスクが物理的コアＰ１上で実行され，その後リセットされた後に，論理コアＬ０及び論理コアＬ１を物理コアＰ１及び物理コアＰ０へマッピングを変更することを意味するものであることが明確化され，この拒絶理由は解消した。
　上記（２）の点について，上記意見書では，「本願明細書の段落【００３１】には、「例えば、オペレーティングシステム１２２は、特定のタスクを、一実施形態においてブートストラッププロセッサに対応し得る第１の論理コアＬ０に割り当ててよい。論理コアＬ０が現在プロセッサ１１２Ａにマッピングされている場合、プロセッサ１１２Ａは上記特定のタスクを行うことができる。しかし、論理コアＬ０がプロセッサ１１２Ｂにマッピングされた場合、プロセッサ１１２Ｂが上記特定のタスクを行うことができる。」と開示されております。
　すなわち、本願発明では、オペレーティングシステムによって論理コアが指定されると、当該論理コアにマッピングされている物理的コアに対して当該タスクが割り当てられるようになっております。例えば、特定の論理コア（例えば、論理コアＬ０）が特定の物理的プロセッサ（例えば、プロセッサ１１２Ａ）にマッピングされている状態で当該論理コア（論理コアＬ０）が指定されると、当該特定の物理的コア（プロセッサ１１２Ａ）に対して当該タスクが割り当てられ、当該論理コア（論理コアＬ０）が他の物理的コア（例えば、プロセッサ１１２Ｂ）にマッピングされている状態で当該論理コア（論理コアＬ０）が指定されると、当該他の物理的コア（プロセッサ１１２Ｂ）に対して当該タスクが割り当てられるようになっております。
　したがって、オペレーティングシステムが同じ論理コアを指定し続けた場合であっても、物理的コアに対する論理コアのマッピングが変更されることによって、タスクが割り当てられる物理的コアを切り替えることが可能になることから、タスク処理のワークロードを物理的コア間で分配することができます。
　これにより、タスクの割り当てをどのように行っているか、及び、「タスク」と「論理コア」との関係が明確であると思料致します。」
と釈明されたことにより，タスクを物理的コアに割当てを行うに際しては，オペレーティングシステムによって，論理コアを通じて当該論理コアにマッピングされている物理的コアに該タスクが割り当てられることのみを表すものであることが明確化され，物理的コアに論理コアをマッピングする時に，タスクの割当てが具体的にどのように行われるかは明確となり，この拒絶理由は解消した。
第９　むすび
　以上のとおり，原査定の理由によって，本願を拒絶することはできない。
　他に本願を拒絶すべき理由を発見しない。
　よって，結論のとおり審決する。