(57)【要約】【課題】互いに連結された複数のプロセッサ素子を備えたプロセッサアレイにおいて、電気的短絡が生じても、プロセッサアレイ全体の不具合を回避する。【解決手段】複数の電源インターフェースと、複数の電源スイッチと、接続された隣接しているプロセッサ素子に対する短絡が電源インターフェースにおいて生じたかどうかを検査するための欠陥検査ユニットとを含む、プロセッサ素子を開示する。短絡が生じなかった場合、各電源スイッチが閉じられ、各電源インターフェースに電力が供給される。【選択図】  図１
2007507025.tif 000002
【特許請求の範囲】
【請求項１】
複数のプロセッサ素子を備えたプロセッサアレイにおいて、
各プロセッサ素子は、
少なくとも１つのプロセッサと、
当該プロセッサ素子に隣接している複数のプロセッサ素子から電力を伝送するための複数の電源インターフェース、および、当該プロセッサ素子に隣接している複数のプロセッサ素子に電力を伝送するための複数の電源インターフェースと、
各電源インターフェースにそれぞれ割り当てられた複数の電源スイッチであって、該電源インターフェースに電力を供給すること、または、該電源インターフェースに電力を供給しないことの何れかを、所望のように行うことができる電源スイッチと、
結合された隣接しているプロセッサ素子への電源インターフェースにおいて電気的短絡が生じているかどうかを順次検査するための、少なくとも１つの短絡検査ユニットと、
上記電源インターフェースに短絡が生じていない場合に、各電源スイッチを閉じて、該電源インターフェースに電力を供給できるように設定されている制御ユニットと、を備えたものであり、
少なくともある範囲で、電子メッセージを交換するため、および、電力を伝送するために、局所的に互いにすぐ隣に配置されたプロセッサ素子同士のみが互いに連結されている、
プロセッサアレイ。
【請求項２】
上記プロセッサ素子の少なくとも一部は、上記プロセッサに連結されたセンサーおよび／またはアクチュエータを備え、
センサーデータおよび／または上記アクチュエータデータが、互いに隣接して配置されたプロセッサ素子間の電子メッセージとして伝送される、
請求項１に記載のプロセッサアレイ。
【請求項３】
上記少なくとも１つの短絡検査ユニットは、電流制限デバイスを備えている、
請求項１または２に記載のプロセッサアレイ。
【請求項４】
各電源スイッチに電流制限デバイスが割り当てられている、
請求項３に記載のプロセッサアレイ。
【請求項５】
上記電源スイッチの少なくとも一部が電源制限スイッチとして設定されている、
請求項４に記載のプロセッサアレイ。
【請求項６】
上記プロセッサ素子は、行と列とからなるマトリックス状に配置されている、
請求項１から５のうち何れか１項に記載のプロセッサアレイ。
【請求項７】
上記プロセッサアレイは、該プロセッサアレイのメッセージインターフェースとなる、少なくとも１つのインターフェースプロセッサを備えている、
請求項１から６のうち何れか１項に記載のプロセッサアレイ。
【請求項８】
センサーデータおよび／またはアクチュエータデータは、電子メッセージとして、上記インターフェースプロセッサを介して伝送される、
請求項２または７に記載のプロセッサアレイ。
【請求項９】
請求項１から８のうち何れか１項に記載のプロセッサアレイを備えた織物構造であって、
上記プロセッサおよび／またはセンサーおよび／またはアクチュエータは、当該織物構造内に配置されており、
当該織物構造は、
上記プロセッサ同士を互いに結合している導電性の単繊維と、
上記プロセッサ同士を互いに結合している伝導性のデータ伝送単繊維と、
非導電性の単繊維と、
を有している、
織物構造。
【請求項１０】
上記の導電性の単繊維は、
上記複数のプロセッサおよび／またはセンサーおよび／またはアクチュエータに、電力を供給するために用いることができるように、設定されている、
請求項９に記載の織物構造。
【請求項１１】
上記伝導性のデータ伝送単繊維は、導電性を有するものである、
請求項９または１０に記載の織物構造。
【請求項１２】
上記伝導性のデータ伝送単繊維は、光学的な伝導性を有するものである、
請求項９または１０に記載の織物構造。
【請求項１３】
上記アクチュエータは、画像形成素子、音波生成素子、または、振動発生素子のうちの少なくとも１つとして構成されている、
請求項９から１２のうち何れか１項に記載の織物構造。
【請求項１４】
請求項６から１０のうち何れか１項に記載の織物構造に表面被覆が固定されている、
表面被覆構造。
【請求項１５】
上記表面被覆は、上記織物構造に接着されている、かつ／または、上記織物構造に積層されている、かつ／または、上記織物構造に加硫されている、
請求項１４に記載の表面被覆構造。
【請求項１６】
壁被覆構造、床被覆構造、または、天井被覆構造として構成されている、
請求項１４または１５に記載の表面被覆構造。
【請求項１７】
導電性のワイヤが均一に織りまぜられた布地層が、少なくとも織物構造の部分領域に当てがわれている、
請求項１４から１６のうち何れか１項に記載の表面被覆構造。
【請求項１８】
少なくとも１つのプロセッサと、
当該プロセッサ素子に隣接している複数のプロセッサ素子から電力を伝送するための複数の電源インターフェース、および、当該プロセッサ素子に隣接している複数のプロセッサ素子に電力を伝送するための複数の電源インターフェースと、
各電源インターフェースにそれぞれ割り当てられた複数の電源スイッチであって、所望のように、各電源インターフェースに電力を供給すること、または、しないことができる電源スイッチと、
隣接している結合されたプロセッサ素子への電源インターフェースにおいて電気的短絡が生じているかどうかを順次検査するための、少なくとも１つの短絡検査ユニットと、
上記電源インターフェースに短絡が生じていない場合に、各電源スイッチを閉じて、該電源インターフェースに電力を供給できるように設定されている制御ユニットと、
を備えたプロセッサ素子。
【請求項１９】
局所的に互いに隣接して配置された複数のプロセッサ素子間の電力伝送方法であって、
各プロセッサ素子は、
少なくとも１つのプロセッサと、
当該プロセッサ素子に隣接している複数のプロセッサ素子から電力を伝送するための複数の電源インターフェース、および、当該プロセッサ素子に隣接している複数のプロセッサ素子に電力を伝送するための複数の電源インターフェースと、
各電源インターフェースにそれぞれ割り当てられた複数の電源スイッチであって、所望のように、各電源インターフェースに電力を供給すること、または、しないことができる電源スイッチと、
を備えたものであり、
少なくともある範囲で、電子メッセージを交換するため、および、電力を伝送するために、局所的に互いにすぐ隣に配置されたプロセッサ素子同士のみが互いに連結されており、センサーデータ、および／または、アクチュエータデータが電子メッセージとして上記プロセッサ素子間で伝送され、
隣接している結合されたプロセッサ素子への電気的短絡が生じているか否かの検査が、電源インターフェースに対して行われ、
上記電源インターフェースに短絡が生じていない場合に、各電源スイッチを閉じて、該電源インターフェースに電力を供給できるようにする、
電力伝送方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
【技術分野】
【０００２】
本発明は、プロセッサアレイ、織物構造、表面被覆構造、および、局所的に互いに隣接して配置された複数のプロセッサ素子間の電力伝送方法に関するものである。
【背景技術】
【０００３】
特許文献１には、複数のプロセッサ素子を備えたプロセッサアレイが記載されている。各プロセッサ素子は、例えば発光ダイオードといった画像形成素子と、メモリと、複数のデータ通信インターフェースと、複数の電源インターフェースとを備えている。
【０００４】
これらの個々のプロセッサ素子は、プロセッサアレイ内で局所的には自由に配置されており、電子メッセージを交換するために、該プロセッサ素子のデータ通信インターフェースによって、すぐ隣に位置するプロセッサ素子に連結されている。電源インターフェースによって局所的にすぐ隣に位置するプロセッサ素子同士が連結されたこれらのプロセッサ素子群は、共通の電圧源に接続されている。
【０００５】
このように、電力が共通の電圧源から供給される、分散したプロセッサ群、あるいは、プロセッサ素子群からなる回路網が、特許文献１に記載されている。このような回路網は、そこで生じる電気的短絡の影響を受けやすい。共通の電圧源を用いていることに関連し、単一の電気的短絡が生じると、プロセッサ素子群からなる回路網の全体の不具合を帰結してしまう。
【０００６】
さらに、プロセッサ素子の自己組織化方法（つまり、実質的には、基準位置に対するプロセッサアレイ内のプロセッサ素子の位置を自動的に決定する方法）についても、特許文献１に記載されている。各位置の決定は、互いにすぐ隣に配置されたプロセッサ素子間でのみ電子メッセージを局所的に交換することにより行われる。
【０００７】
特許文献１に記載されたプロセッサ素子群からなる回路網が有する（一般的には、プロセッサ素子群の任意の回路網において生じる）他の問題は、情報を出力するために、基準位置に配置されたインターフェースプロセッサからの経路長が異なるプロセッサ素子群を、同期して駆動することである。ここで、インターフェースプロセッサは、プロセッサアレイの全てのプロセッサ素子にデータを供給するものである。
【０００８】
特許文献２は、処理素子からなる回路網と、プログラム制御のもとで処理素子を分類するためのプログラム制御された接続制御メカニズムとを備えた多様な網目状の回路網を開示している。ここで、各処理素子は、接続部を介して、隣接する処理素子に連結されている。
【０００９】
特許文献３は、バスシステムへの電圧の供給を制御するための電圧供給デバイスを備えた、電力供給用バスシステムを開示している。この電圧供給デバイスは、電圧の出力の抵抗が十分に高いかどうかを検査し、それに応じて、バスシステムへの電圧供給を制御するものである。
【００１０】
特許文献４は、衣服に適した、互いに連結されたＬＥＤの回路網を開示している。
【００１１】
本明細書で引用する出版物は、以下の通りである。
【特許文献１】ＤＥ  １０１  ５８  ７８４  Ａ１
【特許文献２】ＤＥ  ３７  ８８  ７５８  Ｔ２
【特許文献３】ＤＥ  １９６  ４３  ０１４  Ｃ１
【特許文献４】ＵＳ  ２００３／０１００８３７  Ａ１
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以下に詳述するように、プロセッサ素子群からなる回路網は、プロセッサアレイ内のプロセッサ素子に欠陥がある場合でさえも、例えば、文字や矢印など記号および記号列を表示するために、常に、十分機能的に動作可能である。しかし、記号および記号列を表示する場合、これらの欠陥のあるプロセッサ素子をマスクし、画像形成素子によって表示される情報を含むメッセージを送信する必要がある。また、欠陥のあるプロセッサ素子の周囲で、ルーティング分岐により結合されたルーティング経路を再構成する必要がある。また、記号および図形を表示している間、画像形成素子群からなる回路網に存在している、そして、すなわち、プロセッサ素子からなる回路網に存在している、フレーム内の全ての画像点を、同期して駆動する必要がある。
【００１３】
画像点の数に応じて、データ転送速度「１秒あたりの画像に含まれている画像点の数」が生じる。
【００１４】
これら２つの上記要求により、表示される記号および図形で電子メッセージを伝送するために、プロセッサ素子間のデータチャネルに対する広帯域化の要求が非常に高くなる。プロセッサアレイのプロセッサ素子のいくつかが破損し、ルーティングチャネル同士またはルーティング経路同士を統合する必要がある場合、統合されたチャネルに要求されるデータ転送速度はさらに上がる。したがって、必要な帯域幅を実現するために、過剰な伝送速度が必要とされる。
【００１５】
本発明の目的は、互いに連結された複数のプロセッサ素子を備えたプロセッサアレイ内で電気的短絡が生じても、プロセッサアレイ全体の不具合を回避することにある。
【課題を解決するための手段】
【００１６】
上記目的を、独立請求項の特徴部分を有する、プロセッサ配列と、織物構造と、表面被覆構造と、局所的に互いに隣接して配置された複数のプロセッサ素子間の電力伝送方法とによって達成する。
【００１７】
プロセッサアレイは、複数のプロセッサ素子を備えている。各プロセッサ素子は、以下のものを備えている。
・少なくとも１つのプロセッサ。
・当該プロセッサ素子に隣接している複数のプロセッサ素子から電力を伝送するための複数の電源インターフェース、および、当該プロセッサ素子に隣接している複数のプロセッサ素子に電力を伝送するための複数の電源インターフェース。
・各電源インターフェースにそれぞれ割り当てられた複数の電源スイッチであって、所望のように、各電源インターフェースに電力を供給すること、または、供給しないことができる電源スイッチ。
・各プロセッサに電気的に接続された隣接しているプロセッサ素子に対する電気的短絡が生じているかどうかを検査するための、少なくとも１つの短絡検査ユニット。
・電源インターフェースに短絡が生じていない場合に、各電源スイッチを閉じて該電源インターフェースに電力を供給できるように設定されている、制御ユニット。
【００１８】
また、本発明のプロセッサアレイにおいて、少なくともある範囲で、電子メッセージを交換するために、および、電力を伝送するために、局所的に互いにすぐ隣に配置されたプロセッサ素子同士のみが、互いに連結されている。
【００１９】
さらに、上記のプロセッサアレイを備えた織物構造が与えられる。ここで、プロセッサは、上記織物構造内に配置されている。さらに、上記織物構造は、上記プロセッサ同士を互いに結合している導電性の単繊維と、上記プロセッサ同士を互いに結合している伝導性のデータ伝送単繊維と、を備えている。
【００２０】
最後に、電非導電性の単繊維が、上記織物構造に設けられる。この織物構造は、表面を被覆するために、好ましくは、床、壁、または、天井を被覆するために、用いることができる。
【００２１】
上記織物構造は、例えば、カーテン、織物からなる巻上げ式ブラインド、または、ベニス風ブラインドを含む、あらゆる所望の織物において用いることができる。
【００２２】
上記織物構造は、電子データを処理するための複数のプロセッサ素子を備えている。この複数のプロセッサ素子は、同様に織物構造内に設けられた導電性の単繊維を介して、電力の供給を受けることができる。また、この複数のプロセッサ素子は、データ伝送単繊維を介して、処理すべきデータの供給を受けること、また、該データを送出することができる。
【００２３】
上記構成により、上記織物構造は、従来技術と比べ、面積を広く製造することができ、かつ、簡単に所望の形状に切断することができるという点において、特に有効である。したがって、この織物構造により被覆される任意の所望の表面に対して、この織物構造を適合させることができる。個々のプロセッサ素子が、織物構造の中ですでに互いに結合されているので、該プロセッサ素子と、設けられる場合のあるセンサーおよび／またはアクチュエータとを後で互いに結合する必要はない。
【００２４】
言い換えると、複数のプロセッサ素子は、表面にクラッドされる（貼り付けられる）織物構造に埋設されている。
【００２５】
個々のプロセッサ素子は、データ伝送単繊維を介して織物構造の中の他のプロセッサ素子と電子メッセージを交換できることが好ましい。これは、付加的に与えられる要素のため、すなわち、織物構造内の各プロセッサ素子の位置を所定の基準位置に対して局所的に決定できる、つまり、自己組織化を実行できることが好ましいためである。本発明では、自己組織化が、特許文献１に記載の方法にしたがって行われることが好ましい。
【００２６】
したがって、織物構造があらかじめ定められた形状に切断され、プロセッサ素子または個々のプロセッサ素子間の結合線が、この切断によって破壊または除去されたとしても、プロセッサ素子は、他の外部情報を用いずに、ある領域内で自己の位置を非常に簡単に確定することができる。
【００２７】
したがって、プロセッサ素子の自己組織化が行われる場合、大量販売用の織物構造を非常に簡単かつ安価に形成できる。織物構造による被覆を行うために、織物構造をあらかじめ定められた形状に調整することができる。また、この織物に他の電子装置が織り込まれているにもかかわらず、織物構造内の各プロセッサ素子を一意的にアドレス指定するために、この織物構造によって覆われた領域内のプロセッサ素子がどこに配置されるかに留意しなくてもよい。
【００２８】
表面被覆構造は、その上に表面被覆が固定される織物構造を有している。この固定は、接着および／またはラミネーションおよび／または加硫によって行われることが好ましい。
【００２９】
特許文献１に記載された方法および特許文献１に記載されたプロセッサアレイを用いた場合、局所情報のみが用いられ、電子メッセージは、特に、互いにすぐ隣に配置されたプロセッサ素子間で交換される。
【００３０】
したがって、例えば織物構造を所定の形状に切断するときなど、個々のプロセッサ素子、または、２つのプロセッサ素子間の個々の結合において生じる故障および不具合に対して、この手順は、非常に頑健である。
【００３１】
局所的に互いに隣接して配置された複数のプロセッサ素子間の電力伝送方法において、各プロセッサ素子は上述した要素を備えたものであり、この方法では、プロセッサ素子の電源インターフェースにて、該プロセッサ素子に連結された（つまり該プロセッサ素子に接続された）隣接しているプロセッサ素子に対する電気的短絡があるかどうかについての検査を行う。上記電源インターフェースにおいて電気的短絡が存在しない場合、対応する電源スイッチが閉じられる。これにより、電気エネルギーが、上記電源インターフェースに供給され、そして、該プロセッサ素子に隣接しているプロセッサ素子に供給される。
【００３２】
本発明によれば、以上のように、上記プロセッサアレイのプロセッサ素子における電子回路と、対応する方法とが与えられる。これらを用いて、電源経路の制御された構成が、２つのプロセッサ素子間の電気的短絡がプロセッサアレイ全体を破壊する危険性を伴わない制御された方法により、与えられる。
【００３３】
具体的には、電気的短絡を生じている領域が、上記方法および上記アレイによって確定される。そして、電力供給のためのチャネルを形成している間、上記領域がマスクされ、自動的に非活性化される。
【００３４】
本発明の好ましい形態については、従属請求項に記載している。
【００３５】
以下に記載した本発明の形態は、プロセッサ配列と、織物構造と、表面被覆構造と、局所的に互いに隣接して配置された複数のプロセッサ素子間の電力伝送方法とに関するものである。
【００３６】
本発明の一形態では、少なくともいくつかの上記プロセッサ素子（すなわち、上記プロセッサ素子の少なくとも一部）は、上記プロセッサに連結されたセンサーおよび／またはアクチュエータを備えている。この場合、センサーデータおよび／またはアクチュエータデータは、互いに隣接して配置されたプロセッサ素子間の電子メッセージとして伝送される。
【００３７】
本発明の一形態では、少なくとも１つの短絡検査ユニットは、電流制限デバイスを備えている。本発明のこの形態では、検査されるプロセッサ素子自体を危険にさらすことなく、電気的短絡があるのかどうかを確実かつ簡単に検査することができる。
【００３８】
本発明の他の形態では、各電源スイッチに電流制限デバイスが割り当てられている。ここでは、少なくともいくつかの電源スイッチが電源制限スイッチとして設定されている。本発明のこの構成により、本発明のプロセッサ素子、およびそれゆえに、本発明のプロセッサアレイを簡単かつ安価に製造できるようになる。
【００３９】
プロセッサアレイのプロセッサ素子は、行と列とよりなるマトリックス状に配置されていることが好ましい。
【００４０】
さらに、本発明の一形態では、プロセッサアレイは、少なくとも１つのインターフェースプロセッサを備えている。このインターフェースプロセッサは、プロセッサアレイのメッセージインターフェースとなるものであり、プロセッサアレイに電子メッセージを「注入する」こと、つまり、プロセッサアレイに電子メッセージを伝送することができる。したがって、電子メッセージにおいて、センサーデータおよび／またはアクチュエータデータは、インターフェースプロセッサから伝送され、かつ、該インターフェースプロセッサに伝送される。
【００４１】
本発明の一形態では、導電性の単繊維が、複数のプロセッサ素子に電力を供給するために用いられるように、設定されている。
【００４２】
記織物構造において、伝導性を有するデータ伝送単繊維が、電気的な導電性、すなわち、導電性を有するものであっても良い。
【００４３】
上記織物構造の他の形態では、導電性のデータ伝送単繊維は、光学的な伝導性を有する。
【００４４】
複数のプロセッサ素子を、織物構造の規則的なパターン、好ましくは規則的な長方形または正方形のパターンに配列できる。
【００４５】
複数のプロセッサ素子の各プロセッサ素子は、伝導性の単繊維および伝導性のデータ伝送単繊維によってすぐ隣に配置されたプロセッサ素子、つまり、規則的な長方形のパターンである場合にはそれぞれ４つの隣接しているプロセッサ素子、に連結されていることが特に好ましい。
【００４６】
プロセッサ素子に含まれる本発明のセンサーは、圧力センサー、熱感知器、ノイズセンサー、光センサー、または、音量センサーとして構成されていることが好ましい。
【００４７】
本発明の一形態では、プロセッサ素子に設けられたアクチュエータは、画像形成素子、音波生成素子、または、振動発生素子として構成されている。
【００４８】
言い換えると、各プロセッサ素子は、少なくとも１つのアクチュエータを集積している。このアクチュエータは、例えば、画像形成ユニットまたは音響生成ユニットである。このアクチュエータは、好ましくは、液晶表示ユニットまたは高分子電子表示ユニットであるが、一般的には、任意の表示ユニット、または、音波を生成する任意のスピーカーであってよく、一般に電磁波を生成する任意の素子であって良い。プロセッサ素子に設けられる他のアクチュエータとして、振動発生素子が挙げられる。
【００４９】
本発明の他の形態では、プロセッサアレイにおいて、第１プロセッサ素子と基準位置との距離を確定するために、第１プロセッサ素子とそれに隣接している第２プロセッサ素子との間で電子メッセージを交換するように、複数のプロセッサ素子が設定されている。各電子メッセージは、メッセージを送信するプロセッサ素子、または、メッセージを受信するプロセッサ素子の、基準位置からの距離を示す距離情報を項目として含んでいる。さらに、複数のプロセッサ素子は、受信したメッセージの距離情報の項目に基づいて、基準位置までの各距離を確定すること、および／または、基準位置までの各距離を格納することができるように、設定されている。
【００５０】
これらのプロセッサ素子は、自己組織化を実行するために、および、所定の基準位置からのプロセッサアレイ内の各プロセッサ素子の距離を特定する距離情報の項目を確定するために、特許文献１にしたがって設定されていることが特に好ましい。
【００５１】
表面被覆構造は、壁被覆構造、床被覆構造、または、天井被覆構造として形成されていることが好ましい。
【００５２】
この表面被覆構造は、少なくとも織物構造の部分領域を覆う、導電性のワイヤが均一に織りまぜられた布地を有していてもよい。
【００５３】
「電気スモッグ」を回避するために、導電性のワイヤが織りまぜられた布地を人体の周囲に用いることができる。このようにして、「電気スモッグ」を遮蔽できる。この場合、特定の領域（特に容量性センサーの上の領域）は、遮蔽体によって被覆しなくて済むことに、留意する必要がある。
【００５４】
本発明は、特に以下の応用領域での使用に適している。
・家庭内の自動化、特に家での利便性を上げるためのもの。
・侵入者の位置の決定と、侵入者の体重の決定とを行う、警告システム（体重の決定を行うかは随意）。
・見本市、展覧会、または、博物館における、訪問者への自動案内。
・乗客に非常口への経路を示すための、例えば飛行機または電車における、緊急時の誘導システムに対して。
・布コンクリート構造において、起こりうる破損を検出し、適切であれば破損をユーザーに知らせるために織物構造を用いることができるもの。
・どのくらいの間顧客が店舗の領域に滞在するかについての統計をとるための情報を得るもの。
【００５５】
本発明の織物構造は、好ましくは合成繊維（電気的に非導電性の単繊維）からなる基本織物に加えて、伝導性の単繊維、好ましくは、導電性の縦糸単繊維と伝導性の横糸単繊維とを含んでいる。導電性の単繊維は、例えば銅、高分子単繊維、炭素単繊維、または、他の導電性のワイヤからなることが好ましい。金属ワイヤを用いる場合、湿気による腐食を防止するために、または、反応性の高い溶剤と接触してしまうことがある場合、金または銀などの貴金属で被覆することが好ましい。あるいは、例えばポリエステル、ポリアミジンアミド、または、ポリウレタンといった絶縁塗料を塗ることによって金属単繊維を絶縁しても良い。
【００５６】
導電性の繊維の他に、プラスチックまたはガラスからなる光ファイバを、データ伝送単繊維として用いても良い。織物構造の基礎となる織布は、集積される超小型電子素子の厚さに適した厚さに形成されることが好ましい。なお、超小型電子素子は、以下ではマイクロプロセッサモジュールとも呼称されるものであり、例えばセンサー、発光ダイオード、および／または、マイクロプロセッサである。センサーは、例えば、圧力センサー、熱感知器、ノイズセンサー、光センサー、または、音量センサーであってもよい。
【００５７】
光学的および／または電気的な伝導性を有する繊維の間隔は、集積されるプロセッサ素子の接続パターンに合うように、選択されることが好ましい。
【００５８】
以下の実施形態ではカーペット構造について記載するが、本発明は、カーペットに限定されるものではなく、表面を被覆またはクラッドするのに適した素子、一般的には、隣接しているプロセッサ素子との電気的短絡を検出する必要のある全てのプロセッサアレイおよび全てのプロセッサ素子に適用され得る。
【００５９】
集積された超小型電子素子および／またはセンサーおよび／またはアクチュエータ（例えば小型表示ランプ）を備えた本発明の織物構造は、本質的には完全に機能し、かつ、種々の表面被覆に固定され得るものである。
【００６０】
この場合、表面被覆としては、例えば、非導電性の布地、カーペットからなる床被覆材、寄木張り、プラスチック、カーテン、巻き上げ式ブラインド、壁紙、絶縁マット、テントの屋根部分、漆喰層、スクリード、および、繊維コンクリートが挙げられる。上記固定は、接着、ラミネーションまたは加硫によって行われることが好ましい。
【００６１】
本発明の他の構成では、プロセッサアレイには、以下のもの共に与えられる。
・プロセッサアレイにメッセージインターフェースを提供する、少なくとも１つのインターフェースプロセッサ。
・少なくともある範囲で、局所的に互いにすぐ隣に配置されたプロセッサのみが、電子メッセージを交換するために互いに連結されているプロセッサ群。
・上記プロセッサ群の各プロセッサに１つずつ割り当てられ、対応するプロセッサに連結されたアクチュエータ。ここで、電子メッセージにおいて、アクチュエータデータはインターフェースプロセッサによって伝送される。
・複数のプロセッサを同期してクロックするための、少なくとも１つのクロック発振デバイス。
・アクチュエータデータを有する電子メッセージに、該アクチュエータデータに基づいてタイムスタンプを割り当てるためのユニット。ここで、上記アクチュエータデータを有する電子メッセージは、所定の時間にある動作を実行するために、プロセッサ素子に伝送されるべきものであり、上記タイムスタンプは、各プロセッサ素子により上記動作が実行されるまでのサイクル数を特定するものである。
【００６２】
これに関して、同期的なクロックは必ずしも必要ではないことに留意されたい。
【００６３】
プロセッサアレイは、各プロセッサのインターフェースプロセッサからの距離を格納するプロセッサ素子距離メモリを備えていてもよい。
【００６４】
さらに、各プロセッサ素子のインターフェースプロセッサからの距離を用いて、電子メッセージに必要なタイムスタンプを確定するために調整されている、タイムスタンプ確定ユニットが設けられていてもよい。
【００６５】
プロセッサアレイのプロセッサは、行と列からなるマトリックス状に配置されていることが好ましい。
【００６６】
本発明の一形態では、上述したプロセッサアレイは、織物構造の中に含まれており、
・プロセッサおよび／またはセンサーおよび／またはアクチュエータは、上記織物構造の中に配置されており、
・上記織物構造は、プロセッサ同士を連結する導電性の単繊維と、プロセッサ同士を連結する伝導性のデータ伝送単繊維と、非導電性の単繊維とを有している。
【００６７】
上記織物構造において、、該単繊維を複数のプロセッサおよび／またはセンサーおよび／またはアクチュエータに電力を供給するために使用することができるように、導電性の単繊維を調整してもよい。
【００６８】
また、上記織物構造において、導電性のデータ伝送単繊維は、導電性を有するものであり、好ましくは光学的な伝導性を有するものである。
【００６９】
アクチュエータは、
・画像形成素子、
・音波生成素子、または、
・振動発生素子
のうちの少なくとも１つとして設定されていることが好ましい。
【００７０】
表面被覆構造において、表面被覆は、織物構造に固定されていることが好ましい。
【００７１】
好ましい表面被覆構造において、表面被覆は、織物構造に接着されている、および／または、織物構造に積層されている、および／または、加硫されている。
【００７２】
本発明の一形態の表面被覆構造は、
・壁被覆構造、
・床被覆構造、または、
・天井被覆構造として形成されている。
【００７３】
さらに、ある表面被覆構造において、導電性のワイヤが均一に織りまぜられた布地層が、少なくとも上記織物構造の部分領域に当てがわれている。
【発明を実施するための最良の形態】
【００７４】
本発明の実施形態を図面に示し、以下に詳述する。
【００７５】
図面では、同じ部材には同じ参照記号を付している。
【００７６】
図１は、伝導性の単繊維と集積された超小型電子素子とを有する、目の粗い織物としての本発明の織物構造を示す図である。図１には、４つの領域（ａ）、（ｂ）、（ｃ）、および、（ｄ）が示されている。
【００７７】
図２は、本発明の一実施形態である織物構造を示すものであり、部分領域に濃い色のカーペットが固定されている織物構造を示す図である。
【００７８】
図３は、織物構造に設けられた、本発明の一実施形態のプロセッサアレイを示す略図である。
【００７９】
図４は、本発明の一実施形態のプロセッサ素子を示す略図である。
【００８０】
図５は、プロセッサ素子の不具合の問題を示す、プロセッサアレイの略図である。
【００８１】
図６は、プロセッサアレイのプロセッサ素子が同期的にあらかじめ定められたように駆動されている、本発明の一実施形態のプロセッサアレイを示す略図である。
【００８２】
図１には、本発明の一実施形態の織物構造１００に組み込まれたプロセッサアレイを示す概略図が示されている。
【００８３】
本発明の織物構造１００は、基本構造として、非伝導性の単繊維１０１から形成された目の粗い織布を有している。さらに、織物構造１００は、導電性の第１単繊維１０２と、導電性の第２単繊維１０７とを有している。導電性の第１単繊維１０２は、必要に応じて、織物構造１００に集積されている超小型電子素子１０３の接地手段として用いられている。導電性の第２単繊維１０７は、織物構造１００に集積されるプロセッサ素子１０３に電力を供給するために用いられている。
【００８４】
さらに、織物構造１００は、伝導性をもつ２本のデータ伝送単繊維１０４を有している。これらの伝導性のデータ伝送単繊維は、集積されたプロセッサ素子１０３からデータを伝送するため、かつ、集積されたプロセッサ素子にデータを伝送するために用いられる。
【００８５】
導電性の単繊維１０２、１０７、および、伝導性のデータ伝送単繊維１０４が織布において正方形のパターンに配置され、織物構造１００に交差点１０５の正方形のパターンが形成されることが好ましい。
【００８６】
このような交差点の領域を、図１のａ）に示している。
【００８７】
さらに、図１のｂ）に示した、交差点１０５の領域では、導電性の単繊維１０２、１０７、および、伝導性のデータ伝送単繊維１０４が除去されており、これにより、織物構造１００に穴が形成されている。
【００８８】
図１の領域ｃ）では、織物構造１００の穴に、プロセッサ素子１０３が配置されている。このプロセッサ素子１０３に電力を供給し、プロセッサ素子１０３用のデータ伝送線を設けるために、プロセッサ素子１０３には、導電性の単繊維１０２、１０７、および、伝導性のデータ伝送単繊維１０４が連結されている。
【００８９】
本発明の織物構造１００では、プロセッサ素子１０３を、導電性の単繊維１０２、１０７と、伝導性のデータ伝送単繊維１０４との各交差点１０５に配置した後、４つの辺からプロセッサ素子１０３に達する、導電性の単繊維１０２、１０７および伝導性のデータ伝送単繊維１０４に連結することが好ましい。
【００９０】
プロセッサ素子１０３と、導電性の単繊維１０２、１０７および伝導性のデータ伝送単繊維１０４との連結を、フレキシブルなプリント基板を介して接触させることにより行うか、または、いわゆるワイヤボンディングによって行うことができる。それに代わるものとして、この接触を、接着によって行ってもよい。
【００９１】
図１の領域ｄ）に、プロセッサ素子１０３と導電性の単繊維１１０、１０７および伝導性のデータ伝送単繊維１０４との間の連結領域（接触点）を絶縁するために封入されているプロセッサ素子１０３と、さらに、機械的な強度と耐水性とを与えるための保護物１０６とを、概略的に示す。
【００９２】
本発明の織物構造１００は、交差点１０５ごとにそれぞれ１つのプロセッサ素子１０３を備えている。このような「インテリジェント」織物構造１００は、壁や床を覆う被覆、あるいは、他のタイプの技術的な繊維の、基層、あるいは、中間層を形成し得るものである。
【００９３】
例えば、繊維コンクリート構造の層として用いられても良い。織物構造１００のプロセッサ素子１０３は、複数の種々のセンサーおよび／またはアクチュエータに連結されていても良い。これらは、例えば、ＬＥＤ（発光ダイオード）、表示素子、または、表示装置であってよく、プロセッサ素子１０３に伝送される情報を表示したり、あるいは、プロセッサ素子１０３によって得られたセンサーデータをインターフェースプロセッサを介して評価システムに伝送するためのものである。
【００９４】
図２は、本発明のプロセッサアレイを備えたいわゆるインテリジェントカーペットの一実施形態を示している。
【００９５】
図２の右下に、伝導性の単繊維１０２、１０４、および、１０７が正方形のパターンに織られている目の粗い基本織布２００を示す。目の粗い基本織布２００において、伝導性の単繊維１０２、１０４、および、１０７の交差点１０５には、プロセッサ素子１０３が配置されている。したがって、４つの辺において供給線およびデータ線と接触したプロセッサ素子１０３を含んだ規則正しいパターンが形成される。このプロセッサ素子１０３に、さらに、封入部および発光ダイオードおよび／または圧力センサーが設けられる。
【００９６】
さらに、図２の左下に示されているように、カーペットが織物構造１００に固定されている。
【００９７】
集積された超小型電子素子、特に、センサーおよび／または小型表示ランプなどのアクチュエータを有する集積されたプロセッサ素子１０３を備えた本発明の織物構造１００は、種々の表面被覆物に固定された上で、本質的には完全に機能するものである。この場合、非伝導性の布地、カーペットからなる床被覆材、寄木張り、プラスチック、カーテン、巻き上げ式ブラインド、壁紙、絶縁マット、テントの屋根部分、漆喰の層、スクリード、および、繊維コンクリートなどが挙げられる。
【００９８】
この固定は、接着、積層、または、加硫によって行われることが好ましい。人体の周囲に「電気スモッグ」が生じることを回避するために、導電性のワイヤが均一に織りまぜられた布地を、遮蔽目的で本発明の織物構造面に用いてもよい。この場合、特定の領域（例えば、容量性センサーの上の領域）を遮蔽体によって被覆しなくて済む場合があることに、留意する必要がある。
【００９９】
集積された超小型電子素子を備えた本発明の織物構造は、該織物構造の端部の一点において、パーソナルコンピュータなどの中央制御ユニットに連結されていることが好ましい。
【０１００】
簡単なアルゴリズムを用いて、プロセッサ素子自体が、特許文献１に記載された方法によって、組織化し始める。プロセッサ素子群を含む回路網を有する織物構造が接続されると、つまり、起動されると、学習段階が始まり、その後、各プロセッサ素子はこのパターンにおける自己の正確な物理的位置を知る。
【０１０１】
さらに、このパターンを通るデータストリームの経路が、自動的に形成される。ここで、織物構造の破損領域に関するセンサー情報または表示情報は、この経路を介して伝送される。回路網の自己組織化により、破損領域が検出され、回避される。結果として、超小型電子モジュールを含む回路網は、織物構造１００がそれぞれの用途によってあらかじめ定められた形状に切断されていても、動作可能である。さらに、自己組織化により、超小型電子モジュールを含む回路網に対する、インストールを手動で行う手間を省くことができる。
【０１０２】
図３は、上記したように、布地要素に埋設された複数のプロセッサ素子１０３を備えた、図１および図２の織物構造１００のプロセッサアレイ３００を示す概略図である。
【０１０３】
プロセッサ素子１０３は、図１に関して記載したように、互いにほぼ直行するよう配置された２つの織物用単繊維の各交差点１０５にそれぞれ配置されている。
【０１０４】
第１の他の実施形態において、織物用単繊維自体が導電性を有するものとされる。本発明の他の実施形態において、織物用単繊維が非導電性である場合には、上述したように、織物用単繊維に導電性の線１０２、１０４、１０７を設けることにより、電気信号を伝送することができる。
【０１０５】
導電性の織物用繊維によって、または、電線１０２、１０４、１０７によって、織物組織１００において互いにすぐ隣に配置されたプロセッサ素子１０３同士が互いに連結され、これにより、電子メッセージが交換される。
【０１０６】
さらに、入り口となるプロセッサが、インターフェースプロセッサ３０１として備えられている。このインターフェースプロセッサは、プロセッサアレイ３００へのメッセージの書き込みと、プロセッサアレイからのメッセージの読み出しとを行うために、布地要素１００のプロセッサ素子１０３の中の少なくとも１つに接続されている。さらに、インターフェースプロセッサ３０１に連結された評価システム３０２が、設けられている。この評価システム３０２は、プロセッサ素子１０３のセンサーによって得られ、そして、インターフェースプロセッサ３０１を介してプロセッサアレイ１００から送出されるセンサーデータの評価を行うパーソナルコンピュータとして構成されている。この評価システム３０２は、例えば、データの統計的なモニタリングや、閾値検査などを行う。
【０１０７】
プロセッサ素子１０３のプロセッサは、特許文献１に記載されたような方法による自己組織化を通して、インターフェースプロセッサ１０２に対する自己の位置を確定する。
【０１０８】
プロセッサアレイ１００のプロセッサ群は、インターフェースプロセッサ３０１に対して、異なる階層レベルを有するツリー構造に配置されている。この接続形態において、階層レベルは、メッセージフローに関する距離として理解されるべきものであり、注目しているプロセッサとポータルプロセッサとの間に位置する他のプロセッサの数によって定義されるものである。
【０１０９】
プロセッサアレイ３００のプロセッサ群は、広域同期クロック発振器（図示せず）によって、同期するようにクロックされている。
【０１１０】
図４は、プロセッサ素子１０３の構造を詳細に示している。
【０１１１】
上記したように、プロセッサ素子１０３は、４つのポート（第１ポート４０１、第２ポート４０２、第３ポート４０３、第４ポート４０４）を有している。各ポートは、第１作動電位ＶＤＤをそれぞれ印加するための第１作動電圧端子４０１ａ、４０２ａ、４０３ａ、４０４ａと、第２電源端子４０１ｂ、４０２ｂ、４０３ｂ、４０４ｂ（好ましくは、各ポート４０１、４０２、４０３、４０４に接地電位を印加するための接地端子）とを有している。
【０１１２】
プロセッサ素子１０３の（作動電圧端子として示した）各第１電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａは、このプロセッサ素子１０３に適切に連結された隣接しているプロセッサ素子の各第１電源端子に連結されている。
【０１１３】
同様に、各第２電源端子４０１ｂ、４０２ｂ、４０３ｂ、４０４ｂは、局所的にすぐ隣に配置されたプロセッサ素子の各第２電源端子に連結されている。
【０１１４】
本発明のこの実施形態では、各第２電源端子４０１ｂ、４０２ｂ、４０３ｂ、４０４ｂは、全て、集合地点または共通の環に接続されている。適切な配線により、ダイオード４０１ｄ、４０２ｄ、４０３ｄ、４０４ｄは、作動電圧が供給されるポート４０１、４０２、４０３、４０４とは無関係に、電圧がプロセッサ４０５に供給されることを保証する。
【０１１５】
第１作動電圧端子４０１ａ、４０２ａ、４０３ａ、４０４ａ、および、それぞれに対応した第２作動電圧端子４０１ｂ、４０２ｂ、４０３ｂ、４０４ｂは、共に、プロセッサ素子１０３の電源インターフェースを構成している。
【０１１６】
この接続形態において、基本的に、プロセッサ素子に所望の数の全ポートを設けることができる。したがって、また、プロセッサ素子に連結され、隣接して配置されているプロセッサ素子を所望の数だけ設けることができる。すなわち、本発明は、４つのポートを有する場合、すなわち、隣接するプロセッサ素子が４つの場合に限定されるものではない、ということを指摘する必要がある。
【０１１７】
さらに、プロセッサ素子１０３には、マイクロプロセッサ４０５および電流制限ユニット４０６が設けられている。
【０１１８】
プロセッサ素子１０３は、さらに、図から分かるように、電流弁および電圧弁として機能する４つのダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃを備えている。ダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃは、それぞれ、プロセッサ素子１０３のポート４０１、４０２、４０３、４０４に割り当てられており、ダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃの第１端子は、それぞれ、対応する第１電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａに連結されている。
【０１１９】
これに関して、図４では、本発明を簡単に図示するために、電力の供給に関する線のみを示し、プロセッサ素子１０３に同様に設けられた、データを伝送するための線を示していないということを、指摘する必要がある。
【０１２０】
各ダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃは、ダイオード４０１ｄ、４０２ｄ、４０３ｄ、４０４ｄと、第１スイッチ４０１ｅ、４０２ｅ、４０３ｅ、４０４ｅと、第２スイッチ４０１ｆ、４０２ｆ、４０３ｆ、４０４ｆとを有している。
【０１２１】
各スイッチを適切に設定すると、プロセッサ４０５は、各ダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃを介して、第１作動電位ＶＤＤが印加される各第１電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａに連結される。
【０１２２】
各ダイオード４０１ｄ、４０２ｄ、４０３ｄ、４０４ｄに代わるものとして、ダイオード接続されたトランジスタが用いられる。
【０１２３】
プロセッサ４０５には、検査される各電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａにおいて各電源端子に連結された隣接して配置されているプロセッサ素子に対する電気的短絡が存在するかどうかを検査する短絡検査ユニットが、コンピュータプログラムとして設けられている。
【０１２４】
このプロセッサ４０５に格納され、それによって実行されるコンピュータプログラムは、以下の方法を実行できるように設定されている。
【０１２５】
反復方法により、つまり、４つ全ての第１電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａに対して、次の方法を順次実行する。
【０１２６】
電源電圧ＶＤＤおよびＶＳＳが、ポート４０１、４０２、４０３、４０４に印加される。つまり、インターフェースプロセッサに連結されたプロセッサ素子から、上述の方法が実行され、そして、電気的短絡に対する検査が、動作可能な全てのプロセッサ素子によりステップ・バイ・ステップに、各プロセッサ素子に接続されている隣接するプロセッサ素子に対して繰り返し、実行される。
【０１２７】
したがって、プロセッサ素子１０３のうちの１つの、選択されたポート４０１、４０２、４０３、４０４には、電気的短絡について検査している間に電源電圧が印加される。このプロセッサ素子から、電源供給路が形成される。
【０１２８】
本発明の他の形態では、始めに、プロセッサアレイの任意の所望のプロセッサ素子に、電力が供給される。
【０１２９】
第１プロセッサ素子１０３は、その部分的にすぐ横に配置され、上記第１プロセッサ素子に連結された、電力がまだ供給されていない３つの隣接しているプロセッサ素子に対して、電源供給の構造を制御する。
【０１３０】
プロセッサ素子に電力が供給された後、プロセッサ素子１０３と、したがってそのプロセッサ４０５とは、電力が供給される上記プロセッサ素子のポート４０１、４０２、４０３、４０４を介してのみ電力供給を受ける。電圧ＶＤＤ、ＶＳＳは、電源電圧が供給される１つの第１電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａにのみ供給されている。
【０１３１】
本発明では、電流制限ユニット４０６を用いて、プロセッサ４０５に電源電圧が印加される。電流制限ユニット４０６は、プロセッサ４０５に供給される電圧の電流を制限するためのものである。つまり、作動電圧ＶＤＤがまだ印加されていない第２ポート４０１、４０２、４０３、４０４に、作動電圧ＶＤＤが印加されることにより、同様に、プロセッサ素子１０３のポート４０１、４０２、４０３、４０４に作動電圧ＶＤＤが印加され、該ポートを介して、隣接しているプロセッサ素子に印加される。
【０１３２】
上記ポートにおいて隣接しているプロセッサ素子との電気的接続に電気的短絡があると、それをプロセッサ４０５が検出し、該プロセッサ４０５は、再び電源との結合を徐々に断ち、このポートを、破損したまたは欠陥のあるポートとしてマークする。
【０１３３】
それに代わるものとして、接地電位または第２作動電圧ＶＳＳをプロセッサ素子１０３のポート４０１、４０２、４０３、４０４に印加してもよい。この場合、スイッチに含まれるトランジスタは、ＮＭＯＳ電界効果トランジスタとして構成される。この場合、各ダイオード４０１ｄ、４０２ｄ、４０３ｄ、４０４ｄ、各第１スイッチ４０１ｅ、４０２ｅ、４０３ｅ、４０４ｅ、および、各第２スイッチ４０１ｆ、４０２ｆ、４０３ｆ、４０４ｆを、接地電位または第２作動電圧ＶＳＳの供給経路に挿入する必要がある。
【０１３４】
本発明では、第１電源端子４０１ａ、４０２ａ、４０３ａ、４０４ａと各ダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃとの間の各測定ノード４０１ｇ、４０２ｇ、４０３ｇ、４０４ｇでは、どの方向から（つまり、どのポート４０１、４０２、４０３、４０４から）作動電圧ＶＤＤが供給されるかを確定するために、プロセッサ４０５は電圧レベルを測定することができる。これは、各第１スイッチ４０１ｅ、４０２ｅ、４０３ｅ、４０４ｅを閉じるためであり、こうすることにより、各ダイオード４０１ｄ、４０２ｄ、４０３ｄ、４０４ｄで生じる恐れのある電圧降下を、最小限に抑えることができるか、または、除去できる。
【０１３５】
電流制限ユニット４０６によって保護された電力供給を行った後、他のポート４０２、４０３、４０４が、存在し得る電気的短絡について、上述したように、続けて検査される。
【０１３６】
この目的で、第２スイッチ４０１ｆ、４０２ｆ、４０３ｆ、４０４ｆが用いられる。
【０１３７】
電力供給に関する各プロセッサ素子の初期化とも言えるこの検査段階が終了した後、それぞれに隣接しているプロセッサ素子（つまり、それぞれの上記の隣接しているプロセッサ素子）との電気的短絡が生じなかったということが確定されたダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃの上記第１スイッチ４０１ｅ、４０２ｅ、４０３ｅ、４０４ｅが、閉じられる。
【０１３８】
他の実施形態では、電流制限ユニット４０６を中央に設ける代わりに、電流制限ユニット４０６が各ダイオードアレイ４０１ｃ、４０２ｃ、４０３ｃ、４０４ｃの中に実装されている。この場合、第２スイッチ４０１ｆ、４０２ｆ、４０３ｆ、４０４ｆを電流制限スイッチとして設定することが、特に好ましい。
【０１３９】
これらのスイッチを、スイッチング素子（例えば、継電器接点、電界効果トランジスタ、適切に配線されたバイポーラトランジスタなど）として実現することが望ましい。
【０１４０】
上記の方法が実行され、プロセッサアレイの各プロセッサ素子により、隣接する各プロセッサ素子に連結された全てのポート４０１、４０２、４０３、４０４に対する検査が行われる。
【０１４１】
したがって、上記したように、プロセッサアレイにおいて、電源電圧網が、自動的に、自己組織化で、連続的に形成される。
【０１４２】
電気的短絡を検査し終わった後で、プロセッサ素子１０３の全てのポート４０１、４０２、４０３、４０４を初期化すると、このプロセッサ素子は、他の命令を待つ。該他の命令とは、特に、電子メッセージの伝送、または、同様に、プロセッサ素子に含まれる画像形成素子（図示せず）による、電子メッセージに含まれる情報の表示、に関する命令である。
【０１４３】
プロセッサアレイ内の保護された電力供給の構成を実行した後、所定の基準位置から各プロセッサまでの距離を確定するために、特許文献１に記載された自己組織化が実行される。
【０１４４】
ポート４０１、４０２、４０３、４０４上の電気的短絡がプロセッサ４０５により検出された場合、そのポート４０１、４０２、４０３、４０４が欠陥のあるポートとしてマークされ、対応する第１スイッチ４０１ｅ、４０２ｅ、４０３ｅ、４０４ｅは開かれたままで維持される（つまり、閉じられない）。
【０１４５】
図５に示したように、欠陥のあるプロセッサ素子の場合、画像形成素子によってプロセッサアレイ内の各プロセッサ素子１０３に情報を表示するために、表示される情報と、少なくとも１つの画像形成素子（例えば、発光ダイオード）の駆動に関する情報とを、プロセッサ素子１０３のメモリに格納する必要がある。
【０１４６】
本発明においてパーソナルコンピュータとして構成したインターフェースプロセッサは、データの供給点と、プロセッサ素子１０３およびプロセッサ素子１０３内に設けられた画像形成素子によって表示されるべき記号とに基づいて、プロセッサ素子１０３に格納されるパターンを算出する。
【０１４７】
図５に示したように、プロセッサ素子に不具合が生じた場合（図５において、不具合が生じたプロセッサ素子を参照記号５０１で示す）、ルーティング経路は、ルーティング分枝によって結合される必要がある。
【０１４８】
図５において、電子メッセージを供給されるプロセッサ素子が、ＡとＢとにより示されている。また、表示されるべきデータは、ＣとＤとＦとにより示されるプロセッサ素子を介して供給されることが示されている。このＣとＤとＦとにより示されるプロセッサ素子は、Ｅで示されたプロセッサ素子にもデータを供給するものである。
【０１４９】
一般的に、図５および図６では、プロセッサアレイのプロセッサ素子を円で示す。
【０１５０】
データを表示するとき、データは、同期して、かつ、同時に、プロセッサアレイの各画像形成素子によって表示されなければならないということに留意する必要がある。
【０１５１】
本実施形態では、電子メッセージをインターフェースプロセッサによってプロセッサアレイに供給する際、確実に時間的に同期させて情報を表示するために、インターフェースプロセッサは、電子メッセージを供給する前に、電子メッセージの供給点と表示される記号とに基づいて、ルーティング経路と、各目標プロセッサ素子（その画像形成素子によって、メッセージに含まれた各情報を表示する必要があるプロセッサ素子）に送られる、プロセッサアレイにおける電子メッセージの待ち時間と、出力を変化させる時間とを算定する。
【０１５２】
本発明では、計算の結果が、時間サイクルにおいて特定される特定の時間の出力値によって与えられる。なぜなら、プロセッサアレイは、大域的に同期するようクロックされており、また、電子メッセージは、１つのクロックタイムにおいて、１つのプロセッサ素子から、それのすぐ隣に配置されたプロセッサ素子に伝送されるからである。
【０１５３】
表示される全てのデータに関して、表示される情報を正確な時間にユーザーに出力するために、各プロセッサ素子においてデータが用いられるべき時間を、各プロセッサ素子について算定する。この時間データを、プロセッサアレイの全てのプロセッサ素子について算定し、該プロセッサ素子のメモリに予めロードする。
【０１５４】
情報の項目を出力するために、インターフェースプロセッサは、時間符号を回路網（つまり、プロセッサアレイ）に送信する。時間符号は、新しい時間符号が生じる度に、転送される。
【０１５５】
図６は、図示した線によって、時間符号がどのようにプロセッサアレイに配分されるかを示している。プロセッサＡ、Ｂ、Ｃ、Ｄに示した時間符号を用いて、プロセッサ素子Ａ、Ｂ、Ｃ、Ｄにおける画像形成素子からの出力は、時刻Ｔ＝４での「発光ダイオードＯＮ」に時間的に同期するよう設定される。
【０１５６】
図６に示した本実施形態では、第１プロセッサ素子Ａからインターフェースプロセッサまでの、時間サイクルにより特定される間隔は、３時間サイクルである。第２プロセッサ素子Ｂから該インターフェースプロセッサまでの距離は、２時間サイクルである。プロセッサ素子Ｃから該インターフェースプロセッサまでの距離は、３時間サイクルであり、第４プロセッサ素子Ｄから該インターフェースプロセッサまでの間隔は、４時間サイクルである。
【０１５７】
したがって、４つのプロセッサ素子Ａ、Ｂ、Ｃ、Ｄにより同時に表示されるべき情報が、これらのプロセッサ素子の全てにおいて用いることができるまでに、少なくとも４時間サイクルの間待つ必要がある。
【０１５８】
第４プロセッサ素子Ｄまで情報が伝送された後で初めて、４つのプロセッサ素子Ａ、Ｂ、Ｃ、Ｄの全てによって情報が出力される。
【０１５９】
このように、情報を時間的に同期して確実に表示するために、表示される第１画像から直後の第２画像までの時間間隔を示す所要フレームレートよりも短い割り込み待ち時間を、仮定する必要がある。
【０１６０】
フレームレートが一秒につき２０画像である場合、つまり、フレーム繰り返し間隔が５０ミリ秒である場合、および、プロセッサアレイが最大で２５６×２５６プロセッサを備えている場合、プロセッサアレイ内の全てのプロセッサによる情報の供給、同時制御、および、表示を、商業的に利用可能なプロセッサによっても達成できる。 
【図面の簡単な説明】
【０１６１】
【図１】導電性の単繊維と集積された超小型電子素子とを有する目の粗い織物としての本発明の織物構造を示す図である。
【図２】部分領域に濃い色のカーペットが固定されている、本発明の一実施形態の織物構造を示す図である。
【図３】織物構造に設けられた、本発明の一実施形態のプロセッサアレイを示す略図である。
【図４】本発明の一実施形態のプロセッサ素子を示す略図である。
【図５】プロセッサ素子の不具合の問題を示す、プロセッサアレイの略図である。
【図６】プロセッサアレイのプロセッサ素子が同期的にあらかじめ定められたように駆動されている、本発明の一実施形態のプロセッサアレイを示す略図である。
【符号の説明】
【０１６２】
１００        織物構造
１０１        非導電性単繊維
１０２        第１の電気的導電性単繊維
１０３        プロセッサ素子
１０４        導電性データ伝送単繊維
１０５        交差点
１０６        保護物
１０７        第２の電気的導電性単繊維
２００        基本織布
３００        プロセッサアレイ
３０１        インターフェースプロセッサ
３０２        評価システム
４０１        第１ポート
４０２        第２ポート
４０３        第３ポート
４０４        第４ポート
４０１ａ      第１作動電圧端子の第１ポート
４０１ｂ      第２電源端子の第１ポート
４０１ｃ      ダイオードアレイの第１ポート
４０１ｄ      ダイオードの第１ポート
４０１ｅ      第１スイッチの第１ポート
４０１ｆ      第２スイッチの第１ポート
４０１ｇ      測定ノード第１ポート
４０２ａ      第１作動電圧端子の第２ポート
４０２ｂ      第２電源端子の第２ポート
４０２ｃ      ダイオードアレイの第２ポート
４０２ｄ      ダイオードの第２ポート
４０２ｅ      第１スイッチの第２ポート
４０２ｆ      第２スイッチの第２ポート
４０２ｇ      測定ノード第２ポート
４０３ａ      第１作動電圧端子の第３ポート
４０３ｂ      第２電源端子の第３ポート
４０３ｃ      ダイオードアレイの第３ポート
４０３ｄ      ダイオードの第３ポート
４０３ｅ      第１スイッチの第３ポート
４０３ｆ      第２スイッチの第３ポート
４０３ｇ             測定ノード第３ポート
４０４ａ      第１作動電圧端子の第４ポート
４０４ｂ      第２電源端子の第４ポート
４０４ｃ      ダイオードアレイの第４ポート
４０４ｄ      ダイオードの第４ポート
４０４ｅ      第１スイッチの第４ポート
４０４ｆ      第２スイッチの第４ポート
４０４ｇ             測定ノード第４ポート
４０５        プロセッサ
４０６        電流制限ユニット
５０１        破損したプロセッサ素子
Ａ            プロセッサ素子  
Ｂ            プロセッサ素子  
Ｃ            プロセッサ素子  
Ｄ            プロセッサ素子  
Ｅ            プロセッサ素子  
Ｆ            プロセッサ素子  
【図１】
2007507025.tif 000003
【図２】
2007507025.tif 000004
【図３】
2007507025.tif 000005
【図４】
2007507025.tif 000006
【図５】
2007507025.tif 000007
【図６】
2007507025.tif 000008
【国際調査報告】
2007507025.tif 000009
2007507025.tif 000010
2007507025.tif 000011
2007507025.tif 000012
2007507025.tif 000013
2007507025.tif 000014