(57)【要約】  本発明は、電流が電気導体を流れるときに回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体（４０）を有する集積回路構成を提供している。電気導体（４０）は、この回路構成のこの少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有し、導電材料の主要線（４１）と、その第１の側に接続され、磁性材料から成る少なくとも１つの磁界形成ストリップ（４２）を備える。磁界形成ストリップ（４２）により、電気導体（４０）上の磁界プロファイルの不均一性が、低下される。
2007510286.tif 000002
【特許請求の範囲】
【請求項１】
電流が電気導体を流れるときに、回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体（４０）を有する集積回路構成であって、前記電気導体（４０）は、前記回路構成の前記少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有し、導電材料の主要線（４１）と、その第１の側に接続され、磁性材料から成る少なくとも１つの磁界形成ストリップ（４２）を備える集積回路構成。
【請求項２】
前記ストリップ（４２）が、１００以上の透磁率を有する材料から成る、請求項１に記載の集積回路構成。
【請求項３】
前記ストリップ（４２）が、１ｋＡ／ｍ以下の保磁力を有する材料から成る、請求項１に記載の集積回路構成。
【請求項４】
前記磁性材料が、パーマロイである、請求項１に記載の集積回路構成。
【請求項５】
前記電気導体（４０）が、その長手方向においてある長さを有し、前記磁性ストリップ（４２）が、前記電気導体（４０）の前記長さの大部分にわたって広がる、請求項１に記載の集積回路構成。
【請求項６】
前記電気導体（４０）が、その長手方向においてある長さを有し、磁性材料の前記少なくとも１つのストリップ（４２）が、前記電気導体（４０）の前記長さにわたって複数の磁性材料の個別の部分（４２ａ、４２ｂ、４２ｃ、４２ｄ）を備える、請求項１に記載の集積回路構成。
【請求項７】
前記電気導体（４０）が、その横断方向においてある幅を有し、前記磁性ストリップ（４２）が、前記電気導体（４０）上のその幅に関してほぼ中心に配置される、請求項１に記載の集積回路構成。
【請求項８】
２つの異なる平面内に配置され、互いに関してある角度で交差する少なくとも２つの電気導体が設けられ、前記さらにもう１つの部分が、前記２つの異なる平面の間に配置され、前記さらにもう１つの部分が、２つの電気導体の交差するポイントに配置される、請求項１に記載の集積回路構成。
【請求項９】
前記少なくとも２つの電気導体のすべてには、磁性ストリップ（４２）が設けられる、請求項８に記載の集積回路構成。
【請求項１０】
前記さらにもう１つの部分が、ＭＲＡＭデバイスである、請求項８に記載の集積回路構成。
【請求項１１】
電流が電気導体を流れるときに、回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体（４０）を有する集積回路構成を製造するための方法であって、
前記回路構成の前記少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有する前記電気導体（４０）の一部分を形成する導電材料の主要線（４１）を設けること、および
前記電気導体（４１）の前記第１の側に取り付けられた、少なくとも１つの磁性ストリップ（４２）を設けることによって前記第１の側に隣接する磁界を形成することを含む方法。
【請求項１２】
前記少なくとも１つの磁性ストリップが、１００以上の透磁率を有する材料から成る、請求項１１に記載の方法。
【請求項１３】
前記磁性ストリップが、１ｋＡ／ｍ以下の保磁力を有する材料から成る、請求項１１に記載の方法。
【請求項１４】
導電材料の前記主要線（４１）が、ダマシンプロセスによって設けられる、請求項１１に記載の方法。
【請求項１５】
前記電気導体（４０）の長さにわたって複数の個別の部分（４２ａ）を形成することをさらに含む、請求項１１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つの電気導体を有する集積回路構成、ならびにこの電気導体を製造する方法に関し、この電気導体は、電流がこの電気導体を流れるときに、この回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する。
【背景技術】
【０００２】
電流が電気導体を流れるときに、この回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体を有する集積回路構成については、例えば磁気カプラ（ｍａｇｎｅｔｏｃｏｕｐｌｅｒ）または電流センサの形態において知られている。かかる構成においては、電流が流れる導体は、例えば生成される磁界を測定するための測定エレメントとして形成されるさらにもう１つの部分を用いて、この回路構成中においてピックアップされる磁界を生成する。
【０００３】
比較的最近になって開発されてきている１つの集積回路構成が、ＭＲＡＭ（ｍａｇｎｅｔｉｃ  ｏｒ  ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ磁気または磁気抵抗のランダムアクセスメモリ）セルである。ＭＲＡＭは、現在では、多数の会社によりフラッシュメモリに取って代わるものと考えられている。ＭＲＡＭは、最高速のＳＲＡＭ（ｓｔａｔｉｃ  ＲＡＭスタティックＲＡＭ）メモリ以外のすべてを置き換える可能性を有する。これは、ＳＯＣ（Ｓｙｓｔｅｍ  ｏｎ  Ｃｈｉｐシステムオンチップ）用の埋込みメモリとしてＭＲＡＭを非常に適したメモリにしている。ＭＲＡＭは、ＮＶＭ（ｎｏｎ−ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ不揮発性メモリ）デバイスであり、この不揮発性メモリであることは、この記憶された情報を持続して保持するために電力が必要とされないことを意味している。これは、ほとんどの他のタイプのメモリよりも優れた長所として理解されている。
【０００４】
ＭＲＡＭの概念は、最初に米国のＨｏｎｅｙｗｅｌｌ  Ｃｏｒｐ．で開発されたものであり、磁気多層デバイス中の磁化方向を情報ストレージとして使用し、情報読取りのために結果としての抵抗の差を使用している。すべてのメモリデバイスと同様に、ＭＲＡＭアレイ中の各セルは、「１」または「０」を表す、少なくとも２つの２進状態を記憶することができる必要がある。
【０００５】
異なる種類のＭＲ（ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ磁気抵抗）効果が存在し、これらの磁気抵抗効果のうちでは、ＧＭＲ（Ｇｉａｎｔ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ巨大磁気抵抗）とＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅトンネル磁気抵抗）が、現在では最も重要な磁気抵抗効果である。このＧＭＲ効果と、ＴＭＲ効果、ＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ磁気トンネル接合）効果、またはＳＤＴ（Ｓｐｉｎ  Ｄｅｐｅｎｄｅｎｔ  Ｔｕｎｎｅｌｉｎｇスピン依存トンネル）効果とは、不揮発性磁気メモリなどを実現する可能性をもたらす。これらのデバイスは、そのうちの少なくとも２層が強磁性またはフェリ磁性であり、これらの膜が非磁性の中間層によって分離される薄膜のスタックを含んでいる。ＧＭＲは、導体中間層を有する構造についての磁気抵抗であり、ＴＭＲは、誘電体中間層を有する構造についての磁気抵抗である。非常に薄い導体が、２層の強磁性膜またはフェリ磁性膜の間に配置される場合（ＧＭＲ）、次いで複合多層構造の有効な面内抵抗は、これらの膜の磁化方向が平行であるときに最小であり、これらの膜の磁化方向が反平行であるときに最大である。薄い誘電体中間層が２層の強磁性膜またはフェリ磁性膜の間に配置される場合（ＴＭＲ）には、これらの膜の間のトンネル電流は、これらの膜の磁化方向が平行であるときに最大になることが（あるいは、それによって抵抗が最小になることが）観察され、これらの膜の間のトンネル電流は、これらの膜の磁化方向が反平行であるときに最小（あるいは、それによって抵抗が最大）である。
【０００６】
磁気抵抗は通常、平行な磁化状態から反平行な磁化状態へと移行するこれらの上記構造の抵抗のパーセンテージ増加として測定される。ＴＭＲデバイスは、ＧＭＲ構造に比べてより高いパーセンテージ磁気抵抗をもたらし、非常に小さな寸法にパターン形成されることが可能であり、ＧＭＲデバイスに比較して非常に小さなセンス電流しか必要とせず、それによって、より高い部分分解能および低電力消費を伴う小さな信号を測定することができる可能性を有する。最近の結果は、良好なＧＭＲセルにおける１０〜１４％の磁気抵抗に比べて、４０％を超える磁気抵抗を提供するＴＭＲを指し示している。
【０００７】
典型的なＭＲＡＭデバイスは、複数の磁気抵抗メモリエレメント、例えばアレイに構成された磁気トンネル接合（ＭＴＪ）エレメントを備えている。ＭＴＪメモリエレメントは、一般に固定層（ｆｉｘｅｄ  ｌａｙｅｒ）（または固着層（ｐｉｎｎｅｄ  ｌａｙｅｒ））と、自由層（ｆｒｅｅ  ｌａｙｅｒ）と、これらの間に誘電体バリア（ｄｉｅｌｅｃｔｒｉｃ  ｂａｒｒｉｅｒ）とを備える層構造を含んでいる。この磁性材料の固着層は、常に同じ方向を指す磁化ベクトルを有する。自由層の磁化ベクトルは、比較的自由であるが、外部磁界がゼロにおいては、この磁化ベクトルは、この層の磁化容易軸（ｅａｓｙ  ａｘｉｓ）内に制約され、この磁化容易軸は、主としてこのエレメントの物理寸法によって決定される。外部磁界が存在しない場合には、この自由層の磁化ベクトルは、２つの方向、すなわちこの前記磁化容易軸と一致する、この固着層の磁化方向と平行または反平行な方向のうちのどちらかを指す。ＭＲＡＭの基本原理は、残留磁化の方向に基づいて、例えば「０」および「１」としての２値データとしての情報の記憶である。これが、なぜ磁気データが、不揮発性であり、この磁気データは、外部磁界によって影響を受けるまでなぜ変化することがないかについての理由である。
【０００８】
ＭＲＡＭの記憶原理は、例えば磁気トンネル接合（ＭＴＪ）セル中の自由磁気層の残留磁化方向、すなわち磁化力（外部磁界）がゼロまで低減させられているときに材料中に残っている磁化に基づいている。
【０００９】
データを記憶することは、磁界を加え、それによってこの自由層中の磁性材料が２つの可能なメモリ状態のうちのどちらかに磁化されるようにすることによって達成される。ＭＲＡＭ−セルの層構造のうちの自由層が、この固着層の磁化方向と同じ方向に磁化される（磁化方向が平行である）ときに、データは、２つの２進値のうちのどちらか、例えば「０」であり、そうでなくて２層の強磁性層の両方の磁化方向が反平行である場合には、このデータは、他方の２進値、例えば「１」である。この磁界は、これらの磁気構造の外部にあるストリップ線（ワード線およびビット線）を介して電流を流すことにより、生成される。複数のＭＲＡＭセルを備えるＭＲＡＭアレイにおいては、実質的に直交する複数の線が各メモリビット下または各メモリビット上を通過しており、このスイッチング磁界を生成する電流を運ぶ。したがって、情報の書込みは、この選択されたセルの領域中で交差するディジット線とビット線を介して同時に電流パルスを送ることによって行われる。このディジット線およびビット線はまた、ワード線およびビット線とも呼ばれる。これらの電流パルスは、このアドレス指定されたセルしか、この自由層の磁化をスイッチングすることができるのに十分な磁界にはさらされず、他のセルは、影響を受けないようにして、この交差するポイントに、結果としての磁界を生成することになる。各セルは、電流が１つの線だけにしか加えられないときには、スイッチングしないが、電流がこの選択されたセルで交差する両方の線を介して流れているときには、これらの電流線の電流の方向に応じて、またこのメモリセルの状態に応じてスイッチングするように設計される。
【００１０】
ＭＲＡＭメモリセル中に記憶された情報を読取りは、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ  ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅトンネル磁気抵抗）効果に基づいている。データを読み取ることは、磁界が加えられないときのセル中の抵抗変化をセンスすることによって達成される。この層構造の抵抗がこれらの方向が平行であるか否かに応じて変化することを利用して、このシステムは、このデータ、例えば、「０」または「１」の両方の２進値を区別することができる。最も一般的なＭＲＡＭ設計は、図１に示されるようにタイプ１Ｔ１ＭＴＪ（１ＭＴＪセル当たりに１つのトランジスタ）である。メモリアレイ１０は、磁気トンネル接合（ＭＴＪ）スタック１１の下および上の２層の金属層にそれぞれ別々にパターン形成される直交するビット線ＢＬ１、ＢＬ２、ＢＬ３とディジット線ＤＬ１、ＤＬ２、ＤＬ３を備える。これらのビット線ＢＬ１、ＢＬ２、ＢＬ３は、これらのセルの、この磁化容易軸方向の磁界を生成するハード軸と平行であるが、これらのディジット線ＤＬ１、ＤＬ２、ＤＬ３は、そうではなくてハード軸方向の磁界を生成する。一部の設計においては、これらの関係は逆転されてもよく、すなわちこれらのビット線が、ハード軸磁界を生成することができ、これらのディジット線が、磁化容易軸磁界を生成することもできる。選択されたセル１１ｓ上への書込みは、セル１１ｓで交差する各ビット線ＢＬ２およびディジット線ＤＬ１を介して同時に電流パルスを加えることにより行われる。この結果として生じる磁界の方向は、このセル１１ｓの自由層の磁化容易軸に関して４５°の角度をなす。この角度においては、この自由層のスイッチング磁界は、最小になり、それによって、書込みは最小の電流で行うことができる。
【００１１】
ＭＲＡＭの問題の１つは、書込みオペレーション中にこれらの直線の導体線２０（すなわち、ディジット線ＤＬ１、ＤＬ２、ＤＬ３またはビット線ＢＬ１、ＢＬ２、ＢＬ３）によって生成される磁界がかなり不均一であることである。図２Ａは、例えばディジット線ＤＬ１などの導体線２０に関して横断する方向にこのＭＴＪを交差する線に沿って測定された磁界プロファイル２１の結果（ｉｍｐｒｅｓｓｉｏｎ）を提供している。導体線２０が、その長手方向に、すなわち図１に示される軸に従ってそのＺ方向に電流を伝えるときに、その横断する方向がこの自由層の面に平行となるこの導体線の横断する方向の磁界成分、すなわちこのＸ−方向のＨｘ−磁界は、釣り鐘形（bell-shaped）のプロファイルを有する。この磁界は、導体２０の中央部で最も強く、この端部に向かってドラスチックに減衰する。この減衰量は、この導体とこの測定面の間の距離に依存し、図２Ａ中のこの例に示されるように約３０％にもなり得る。図２Ａに示される例においては、導体２０は、例えば１０００ｎｍのＸ−方向における幅と３００ｎｍのＹ−方向における高さとを有する。導体２０の上面からこの磁界が計算されるこの面までの距離については、この例においては、１７０ｎｍが与えられ、これは、ディジット線の上面とＭＲＡＭアレイのＭＴＪエレメントとの間の典型的な距離に相当する。１０ｍＡの電流が、導体２０中を流れるものと想定される。
【００１２】
明らかにこの書込み磁界の不均一性は、この層の異なる部分が異なる磁界強度を見るはずであるので、書込み中のＭＲＡＭエレメントの自由層の磁化のコヒーレントな回転に有利にはならない。これにより、磁気スイッチングの困難さがもたらされる。この結果、導体２０を流れるより大きな電流がより高い磁界をもたらすので、このＭＲＡＭエレメントの自由層の磁化方向をうまくスイッチングさせるためには、より大きな電流が必要とされる。この釣り鐘形プロファイルの別の短所は、このプロファイルが、これらのエレメントのスイッチングシーケンスに有利にはならないことである。これについては、以下でさらに詳細に説明される。
【００１３】
マイクロ磁気シミュレーション、およびＭＦＭ（Ｍａｇｎｅｔｉｃ  Ｆｏｒｃｅ  Ｍｉｃｒｏｓｃｏｐｙ磁気力顕微鏡）などのマイクロ磁気観察から、ＭＲＡＭセル中の自由層のような小さな強磁性エレメント３０では、この残留状態において、このエレメント３０それ自体の消磁磁界による、エレメント３０の両端部における磁化方向のある偏差が依然として存在することが知られている。長方形エレメント３０には、図３Ａに示されるようなＣ−タイプ、および図３Ｂに示されるようなＳ−タイプとなる２つの普通の磁化パターンが存在する。図３Ａおよび図３Ｂに示されるエレメント３０のサイズは、３２０×１６０ｎｍ２であり、これらの示されるパターンは、ランダウリフシッツギルバート（Ｌａｎｄａｕ−Ｌｉｆｓｈｉｔｚ−Ｇｉｌｂｅｒｔ）のマイクロ磁気シミュレータを使用して計算される。均一的な磁界が、図３Ａおよび図３Ｂにおけるこれらの矢印によって示される現行の磁化方向と反対の方向のエレメント３０に加えられるときには、まず第１にエレメント３０の両端部３１の近くの磁気モーメントが回転することになり、これらの両端部が、中央部３２に向かって拡大し、中央部３２の磁気モーメントの完全なスイッチングによって追随される。最初に回転する必要があるこれらの端部３１は、これらの端部３１が実質的に回転し終えた後にしかスイッチングしない可能性がある中央部３２よりもかなり低い磁界にさらされるので、明らかにこの釣り鐘形の磁界プロファイルは、このシーケンスには有利にならない。この結果、エレメント３０は、この磁界がより均一的であるときにそれがスイッチングするはずであるのに比べて、さらに高い平均磁界でしかスイッチングしないことになる。
【００１４】
２つの理由、すなわち（１）この釣り鐘形のプロファイルの中央部しか実際には使用されないときには、この磁界の不均一性はさらに小さいという理由と、（２）エレメント３０から導体２０への固定された距離では、導体２０の幅が広くなればなるほど、この磁界プロファイルは平坦になるという理由のために、この磁界の不均一性を低下させる簡単な方法は、エレメント３０をこの線２０の中央領域に配置しながら導体線２０の幅を拡大することである。導体２０の幅が、エレメント３０までの距離に比べてずっと（またはかなり）大きいとき、例えばこの導体の幅が、この距離に比べて１０倍以上であるときには、このプロファイルは、もはや釣り鐘形にはならず、このプロファイルは、この中央領域においてかなり平坦な平坦域を有する。これは、２つのグラフ２２、２３を示す図２Ｂに示されている。グラフ２２は、図２Ａのグラフ２１に対応し、すなわち導体２０と、導体２０とこの測定面の間の距離の寸法が図２Ａ中と同じである。グラフ２３は、導体２０とこの測定面の間の距離が同じに保たれるが、導体２０の幅が、今やグラフ２２の導体２０の幅の６倍である場合を示している。導体２０の高さは、グラフ２２と２３の両方の場合について同じである。グラフ２２の場合には、１０ｍＡの電流が導体２０を通して送られる。この第１の場合に匹敵する十分な磁界を生成するためには、４１ｍＡの電流が導体２０を通して送られる。この第２の場合には、実質的にフラットな部分がグラフ２３において得られることを理解することができる。しかし、例えばＭＲＡＭアレイ１０のスケーラビリティを失うのに加えて、導体２０に同じ電流を流すと、この磁界強度は、導体２０の幅の増大と共に双曲線的に低下するので、導体２０の幅を拡大することは、望ましくない。実際に、エレメント３０の幅は、通常導体２０の幅のおよそ５０〜８０％である。かかる幾何学的形状を用いても、導体２０の中央部上の第１の距離における位置と、このＭＴＪエレメントの端部上の第１の距離における位置の間には約１５〜２０％の磁界強度の変化が、依然として存在する。
【００１５】
導体を流れる電流によって生成される磁界の不均一性を低下させる別の可能性については、欧州特許第１１９５８２０号中に説明されている。この文書によれば、この導体は、くぼみまたは凹部、あるいは生成された磁界によって影響が及ぼされる回路部分に面する側の上の低下された電気伝導度（ｃｏｎｄｕｃｔｉｖｉｔｙ）の領域を有する。この文書は、特定の領域における有効な導体の幾何学的形状の変化を実現できるようにし、それによって電流が内部を移送される領域が変えられるようにしている。これは、隣接する部分の厚みまたは直径に比べて、導体の部分または中央領域の厚みまたは直径をくぼみによって減少されるようにすることによって実現される。この凹部領域は、この磁界プロファイルに影響を及ぼし、その結果、この中央領域において、この磁界プロファイルは、わずかに平坦化される。しかし、この説明されている解決方法においては、改善は、大幅なものではなく、改善を実現するプロセスが、かなり複雑になっている。さらに、くぼみが作られた導体によって生成される平均磁界は、同じ外形寸法と電流を用いて通常の導体によって生成される平均磁界に比べて、より低くなっている。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の一目的は、導体を流れる電流によって生成されるより均一な磁界を得る方法および手段を提供することである。
【課題を解決するための手段】
【００１７】
上記目的は、本発明による方法およびデバイスによって達成される。
【００１８】
第１の態様においては、本発明は、電気導体を電流が流れるときに、この回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体を有する集積回路構成を提供している。この電気導体は、この回路構成のこの少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有し、導電材料の主要な線と、その主要線の第１の側に接続されて、磁性材料から成る少なくとも１つの磁界を形成するストリップ（ｓｔｒｉｐ）とを備える。この磁界形成ストリップによって、この電気導体の上の磁界プロファイルの不均一性が低下される。
【００１９】
この少なくとも１つの磁界形成ストリップは、１００以上の透磁率を有する材料から成るようにすることができる。強磁性材料の透磁率は、数十万までの範囲にすることが可能である。この透磁率が高くなればなるほど、この磁界形成ストリップの磁界形成特性は、より良好になる。さらに、この材料は１ｋＡ／ｍ以下の保磁力（ｃｏｅｒｃｉｖｉｔｙ）を有する材料から成るようにすることもできる。
【００２０】
この導電材料は、例えば、Ｃｕなどの金属、または合金とすることができる。この磁性材料は、例えばパーマロイであってもよい。
【００２１】
この電気導体は、導電材料のこの主要線とこの磁性ストリップの間の境界面に第１の接着層をさらに備えることもできる。この電気導体は、この磁性ストリップの、この電気導体の第１の側に取り付けられる側と反対の側に第２の接着層をさらに備えることもできる。これらの第１および／または第２の接着層は、例えばＴａなどの金属から成るようにすることもできるが、この材料がかなり良好な接着性をもたらすとすれば、この材料は、実際には重要ではない。
【００２２】
この電気導体は、その長手方向においてある長さを有し、この磁性ストリップは、この電気導体の大部分の長さにわたって広がっていてもよい。代わりに、この少なくとも１つの磁性材料ストリップは、この電気導体の長さにわたって複数の磁性材料の個別の部分を備えて、この形状異方性を低下させ、それによってこの磁界が横断方向に加えられるときに、このストリップのより高い透磁率をもたらすこともできる。この場合に、この部分は、低いアスペクト比を、すなわち１より大きいがあまり大きすぎることがないアスペクト比を有することもできる。
【００２３】
この電気導体は、その横断方向においてある幅を有しており、この磁性ストリップは、その幅に関してこの電気導体上の実質的に中心に配置されてもよい。
【００２４】
２つの異なる面内に配置され、互いにある角度で交差し、このさらにもう１つの部分が、これら２つの異なる面の間に配置され、このさらにもう１つの部分が２つの電気導体の交差するポイントに配置される、少なくとも２つの電気導体が設けられてもよい。この場合には、このさらにもう１つの部分は、これらの２つの電気導体からの組み合わされた磁界の影響しか受けないようにすることができ、一方の１つの導体からの磁界は、このさらにもう１つの部分にどのような大きな影響を及ぼすのにも十分には強くないことになる。
【００２５】
これらの少なくとも２つの電気導体の一部またはすべてに、磁性ストリップが設けられてもよい。
【００２６】
このさらにもう１つの部分は、例えばＭＲＡＭデバイスであってもよい。この磁界形成ストリップの存在によって再形成される磁界プロファイルは、スイッチングする磁界方向を有するこれらのＭＲＡＭデバイスのスイッチングまたは回転を改善する。
【００２７】
第２の態様においては、本発明は、電流が電気導体を流れるときに、この回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体を有する集積回路構成を製造するための方法を提供する。この方法は、
−  この回路構成の少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有する電気導体の一部分を形成する導電材料の主要線を設けること、および
−  この電気導体のこの第１の側に取り付けられた、少なくとも１つの磁性ストリップを設けることによってこの第１の側に隣接する磁界を形成することを含んでいる。
【００２８】
少なくとも１つの磁性ストリップは、１００以上の透磁率を有する材料から成っていてもよい。この磁性ストリップの材料は、１ｋＡ／ｍ以下の保磁力を有していてもよい。
【００２９】
導電材料の主要線は、ダマシンプロセスによって実現されてもよい。
【００３０】
本発明による方法は、この主要線とこのストリップの間の第１の接着層を設けることをさらに含んでもよい。この方法は、このストリップの、この電気導体の第１の側と反対を向いた側に第２の接着層を設けることをさらに含んでもよい。
【００３１】
本発明による方法は、この電気導体の長さにわたって複数のこのストリップの別々の部分を形成する工程をさらに含んでもよい。
【００３２】
本発明のこれらおよび他の特性、特徴および利点は、例として本発明の原理を示す添付図面と併せて、以下の詳細な説明から明らかになるであろう。この説明は、例として提供されているにすぎず、本発明の範囲を限定するものではない。以下に引用される参照番号は、添付図面について言及するものである。
【発明を実施するための最良の形態】
【００３３】
異なる図面中において、同じ参照番号は、同じ要素または類似の要素を意味している。
【００３４】
本発明は、特定の実施形態に関して、ある種の図面を参照して説明されるが、しかし本発明は、それだけには限定されず、特許請求の範囲だけによって限定されるのみである。これらの図面は、概略的なものにすぎず、非限定的である。これらの図面中において、一部のエレメントのサイズは、誇張されていてもよく、説明する目的のために縮尺されていなくてもよい。用語「含む（ｃｏｍｐｒｉｓｉｎｇ）」が、本明細書および特許請求の範囲中で使用される場合には、この用語は、他の諸エレメントまたは諸ステップを除外するものではない。単数の名詞について言及するときに、不定冠詞または定冠詞が、例えば「１つの（ａ）」もしくは「１つの（ａｎ）」や「この（ｔｈｅ）」が使用されるときに、この冠詞は、他の何かが特別に述べられていない限りは、複数の名詞も含んでいる。
【００３５】
さらに、本明細書および特許請求の範囲中における、これらの第１の、第２のなどの用語は、同様なエレメントの間を区別するために使用され、必ずしも連続した、または時系列の順序を説明しているとは限らない。そのようにして使用されるこれらの用語は、適切な状況下では交換可能であり、本明細書中で説明される、本発明の実施形態は、説明されている、または本明細書中で例証される順序以外の他の順序で作業されることも可能であることを理解されたい。
【００３６】
さらに、本明細書および特許請求の範囲中における、これらの上部（ｔｏｐ）、下部（ｂｏｔｔｏｍ）、上の（ｏｖｅｒ）、下の（ｕｎｄｅｒ）などの用語は、説明するための目的で使用され、必ずしも相対的な位置を説明するためのものとは限らない。そのようにして使用されるこれらの用語は、適切な状況下では交換可能であり、本明細書中で説明される、本発明の実施形態は、説明されている、または本明細書中で例証される方向以外の他の方向で作業されることも可能であることを理解されたい。
【００３７】
本発明によれば、異なる材料を備える複合導体４０が使用されて、この導体４０を流れる電流によって生成される磁界、例えばＭＲＡＭアレイ中の書込み磁界の不均一性を低下させている。
【００３８】
図４中に例示されるように、本発明の一実施形態による導体４０は、その表面上に、薄い、例えば数ｎｍの厚みの、例えば１ｎｍと１０ｎｍの厚みの間の厚みの高透磁率軟磁性材料（soft magnetic material）、例えばパーマロイから成るストリップ４２を有する導電性材料、例えばＣｕから成る主要導体線４１を備えており、このパーマロイは、ニッケルと鉄から成る合金であり、以下ではＰｙとして示されている。パーマロイの典型的な組成は、８０％のＮｉと２０％のＦｅである。他の例は、８０％のＮｉと、１５％のＦｅと、５％のＭｏの組成を有するスーパーマロイ（ｓｕｐｅｒｍａｌｌｏｙ）である。かかる材料の他の例は、９０％のＣｏと１０％のＦｅを含むＣｏＦｅ合金である。この材料の（相対）透磁率とは、空気または真空と比較した場合の磁束を伝える材料の能力の比であり、この空気または真空の透磁率は、定義によって１である。本発明中の高透磁率材料については、少なくとも１００の透磁率を有する材料を意味している。軟磁性材料は、〜１ｋＡ／ｍ（１２．５Ｏｅ）よりも少ない低保磁力を有する強磁性材料を意味する。磁性材料の保磁力は、正方向に飽和させられた後に、材料の磁化がゼロまで低下される負の磁界値である。
【００３９】
導体４０は、回路構成、特に集積回路構成の一部分であり、電流がこの導体を流れるときに、この導体は、この回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する。高透磁率軟磁性材料の薄いストリップ４２は、この磁界が作用する回路構成のさらにもう１つの部分に向かって方向付けられた導体線４１の表面に貼り付けられる。高透磁率軟磁性ストリップ４２と導体線４１との間の接着性を改善するためには、第１の接着層４３は、高透磁率軟磁性ストリップ４２と導体線４１との間の境界面に貼り付けられてもよい。高透磁率軟磁性ストリップ４２と、次のステップでこの全体構造上に堆積されることになる絶縁材料との間の接着性を改善するために、第２の接着層４４が、高透磁率軟磁性ストリップ４２の上部に貼り付けられてもよい。これらの接着層は、この接着層の両側に接着されるべき、また数ｎｍの厚みとすべきこれらの材料に応じて、Ｔａ、Ｍｏ、Ｗ、Ｔｉや、ＴｉＮなどのこれらの化合物などの耐熱金属（ｒｅｆｒａｃｔｏｒｙ  ｍｅｔａｌ）から成るようにすることができる。しかし、他の適切な金属、合金または化合物が、同様に接着層として使用されてもよい。
【００４０】
その高い透磁率により、ストリップ４２は、導体線４１の、ストリップ４２が配置される側の空間においてその磁界プロファイルを変更する磁界シェーパ（ｆｉｅｌｄ  ｓｈａｐｅｒ）としての役割を果たす。図５Ｂに示されるように、ストリップ４２は、磁束線５０の一部分をその本体へと引き込み、その本体のすぐ上の領域に少ない磁束線５０（より少ない磁束密度）を残し、その結果、ストリップ４２のエッジの外側でこれらの磁束線５０を開放する。その結果、導体線４１の中央部において、この磁界は抑制されるが、ストリップ４２のエッジの近くでは、この磁界は増強される。これについては、図５Ｂの下部に示される。高透磁率ストリップ４２は、導体線４１の上部表面上の磁束密度を再分布させるにすぎず、ただしこの全体の磁束線を減少させることはない。図５Ａの形状に比較して図５Ｂの磁界プロファイル５１の逆の形状により、この磁界プロファイルのこの同じ幅の内部における最大の磁界変化ΔＨによって表される磁界不均一性は、かなり低下される。ストリップ４２の低保磁力（磁性軟度）は、複合導体によって生成される磁界が、顕著なヒステリシスなしに確実にこの導体中を流れる電流に正確に従うようにするために好ましい。
【００４１】
図６Ａおよび６Ｂは、２つの場合、すなわち（ａ）純粋なＣｕ導体２０と、（ｂ）サンドイッチ４３、４２、４４の２ｎｍ  Ｔａ／１０ｎｍ  Ｐｙ／２ｎｍ  Ｔａが取り付けられた同じ純粋なＣｕ導体線４１の場合に導体によって生成されるシミュレートされた磁界イメージ（Ｘ−磁界成分）の例を示している。この伝導、およびこのＴａ／Ｐｙ／Ｔａスタックによって生成される自己磁界もまた、このシミュレーションにおいて考慮に入れられる。これらの矢印の付いた線は、この生成された磁界が作用する集積回路構成のさらに１つの部分、例えばＭＲＡＭエレメントが存在すると想定される面を示している。この面からこの導体表面までの距離は、一例にすぎないが、１７０ｎｍである。この導体２０、４１の断面は、１０００×３００ｎｍ２である。
【００４２】
高透磁率軟磁性ストリップ４２の影響は、たとえこの磁性ストリップが、数ｎｍの厚みしかないときでさえ、非常に顕著である。図７は、本発明による、Ｐｙの厚みを変更したいくつかの場合の磁界プロファイルを示している。これらのプロファイルは、図６における矢印の付いた線によって示される面において計算される。この見出し中の厚みはｎｍの単位である。Ｐｙストリップ４２が厚くなればなるほど、この影響は、ますます顕著なものになることがこれらのグラフに示されている。このＭＲＡＭエレメント幅が（図７中に、これら２本の垂直の破線によって示される）５００ｎｍであると仮定すると、Ｐｙストリップ４２の５ｎｍの厚みを使用してこの磁界の均一性は、純粋なＣｕ導体２０（グラフ７０）を用いた１４．５％から複合導体４０（グラフ７１）を用いた７．１％へと低下される。これらのグラフは、Ｐｙの５ｎｍが、例えばこのＭＲＡＭエレメントを含む空間内の最良磁界均一性にとっての最適な厚みであることを示している。導体線４１と、この生成された磁界が作用するエレメントとの間の距離に応じて、導体４０とこのエレメントの幅、高透磁率軟磁性ストリップ４２の材料、ストリップ４２の適切な厚みおよび幅が選択されてよい。ストリップ４２の幅は、ストリップ４２が、より広くなるとき、このプロファイルの２つのピークがさらに離れ、これらの間の谷が、より深くなるようにしてこの磁界形状に対して影響を及ぼす。
【００４３】
このエレメントの位置における磁界の均一性を改善するのに加えて、本発明による磁界プロファイルは、この磁界がこのエレメントの中央領域よりも端部領域においてより大きい図７から分かるように、中央領域よりもこのエレメントの端部領域の磁気回転にとって有利となり、このスイッチングプロセスをより簡単にしている。
【００４４】
図６の以上のシミュレーションは、２Ｄモデルを使用して行われる。実際に、高透磁率ストリップ４２は、（図４におけるような）導体線４１の長手方向に延長され、それによってストリップ４２に沿った非常に強い形状異方性を生成している。磁界が、ここでこの場合に該当する横断方向に加えられるときに、形状異方性が、ストリップ４２の低透磁率をもたらすはずであるので、この形状異方性は、明らかに望ましくない。これまでに述べられている透磁率は、大きなサンプル中で測定された透磁率値であるバルク値に近いものと仮定されており、このバルク値は、このサンプルの形状およびサイズによってあまり影響を受けない。この磁性体が、小さくなり、さらに重要なことに大きなアスペクト比を有する場合には、異なる軸に沿って測定されるこれらのＢ−Ｈ曲線は、この消磁効果によって異なったものになる。例えば、この長手方向（磁化容易軸）に沿って測定する場合には、この磁化曲線は、この横断方向（ハード軸）に沿った曲線に比べてより急峻なものになる。したがって、このＢ−Ｈ曲線の勾配であるこの透磁率は、この磁化プロセスの方向と、この磁性体のアスペクト比に応じて変化する。より高い透磁率では、このストリップの形状異方性が低下されることが好ましい。したがって、本発明のさらなる実施形態によれば、ストリップ４２が、ストリップ領域４２ａ、４２ｂ、４２ｃ、４２ｄに分割されて、この形状異方性を低下させることができる。第１の接着層４３および第２の接着層４４が、もし存在する場合には、第１の接着領域４３ａ、４３ｂ、４３ｃ、４３ｄ、および第２の接着領域４４ａ、４４ｂ、４４ｃ、４４ｄへとそれに従って分割される。これについては、図８に例示されている。実際に、この分割はストリップ４２を定義するのと同時に行われるので、これらの接着層もまた、簡単に引き続いて磁性ストリップ４２と一緒に分割されることになる。
【００４５】
本発明の実施形態による複合導体を実現するいくつかの可能なプロセスの製法が、存在する。以下に、いくつかの例が提供されることになる。
【００４６】
製造方法の第１の実施形態が、図９Ａ〜９Ｄに示されている。この実施形態は、ＭＲＡＭセル中のディジット線、すなわちＭＴＪスタックの下の金属層中に配置される導体を作成するために使用することができる。
【００４７】
例えばＣｕの主要導体線は、図９Ａに示されるようにダマシン技法によって作成することができる。この場合には、まず基板９０が設けられる。本発明の実施形態においては、用語「基板」は、使用することができ、あるいはその上にデバイス、回路、またはエピタキシャル層が形成され得る、任意の基礎となる１つまたは複数の材料を含むことができる。他の代替実施形態においては、この「基板」は、例えばドープされたシリコン、ガリウムヒ素（ＧａＡｓ）、ガリウムヒ素リン（ＧａＡｓＰ）、リン化インジウム（ＩｎＰ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉＧｅ）基板などの半導体基板を含むこともできる。この「基板」は、例えば半導体基板部分に加えて、ＳｉＯ２層やＳｉ３Ｎ４層などの絶縁層を含むこともできる。したがって用語、「基板」はまた、シリコンオンガラス（ｓｉｌｉｃｏｎ−ｏｎ−ｇｌａｓｓ）基板、シリコンオンサファイア（ｓｉｌｉｃｏｎ−ｏｎ  ｓａｐｐｈｉｒｅ）基板も含んでいる。したがって、用語、「基板」を使用して、層または対象となる部分の下に存在する層についてのエレメントを一般的に定義する。また、この「基板」は、その上に層が形成される他の任意のベース、例えばガラス層または金属層でもよい。以下では、シリコン半導体が一般的に使用されるシリコン処理に対する参照が行われるが、本発明は、他の半導体材料系に基づいて実装することもできること、および当業者なら、以下に説明される誘電体材料および導電材料の等価物として適切な材料を選択することができることが当業者には理解されよう。さらに、この「基板」は、途中まで製造されているＩＣ、例えばすでにトランジスタおよび他の半導体ベースのデバイスを含んでいる、プロセスラインのフロントエンドを処理した後のＳｉウェハの一部分とすることもできる。ＭＲＡＭ構造は、このプロセスラインのバックエンドに存在する、２つの連続した相互接続層の間に配置されるので、これは、とりわけＭＲＡＭについての場合に当てはまる。
【００４８】
この基板の上部に、例えばＳｉＯ２層などの第１の誘電体層９１が設けられる。ダマシンプロセスは、金属線が、リソグラフィおよびエッチングを用いることなく、ＣＭＰ（ｃｈｅｍｉｃａｌ−ｍｅｃｈａｎｉｃａｌ  ｐｌａｎａｒｉｓａｔｉｏｎ  ｏｒ  ｐｏｌｉｓｈｉｎｇ化学的機械的な平坦化または研磨）を用いて互いに分離する誘電体中で描かれるプロセスである。このプロセスにおいては、これらの金属線のパターンは、まずトレンチの形態で、誘電体材料の層中においてリソグラフィにより定義される。次いで、金属が堆積させられて、この結果として生じるトレンチを充てんし、次いで過剰な金属がＣＭＰによって取り除かれる。この結果、図９Ａに示されるように主要な導体９２が形成されることになる。
【００４９】
その後、高透磁率材料の層９３が、主要導体９２および第１の誘電体層９１の上部に設けられる。図９Ｂに示される例において、この高透磁率軟磁性材料の層９３は、Ｔａ／Ｐｙ／Ｔａのスタックから構成されるが、この層は、他の任意の最適な材料、または材料のスタックから成るものとすることもできる。（所与の例におけるＴａ層などの）接着層が、存在していても存在していなくてもよい。レジスト９４を使用したリソグラフィステップを用いて、高透磁率軟磁性ストリップ９５が定義される。次いで、層９３は、ウェットエッチングまたはドライエッチング（例えば、スパッタエッチング、イオンビームエッチング、リアクティブイオンエッチングなど）を使用して、図９Ｃに示されるようにエッチングされ、このエッチングは、このＣｕ−ＳｉＯ２表面で停止する。この結果は、図９Ｃに示されている。次いで、レジスト９４が取り除かれ、このウェハは、ＳｉＯ２などの絶縁層９６でカバーされ、ＣＭＰプロセスによって追随されて、図９Ｄに示されるように、この表面を平坦化して、例えばＭＲＡＭデバイスを備える集積回路構成の場合には、ＭＴＪスタックを設け、ＭＴＪエレメントを構成するなどのさらなる処理を可能にする。この上部に、または代わりに集積回路構成の他の部分が形成されてもよい。
【００５０】
製造方法の第２の実施形態が、図１０Ａ〜１０Ｄに示されている。この実施形態は、ＭＲＡＭセル中のビット線、すなわちＭＴＪスタック上の金属層中に配置された導体を作成するために使用することができる。
【００５１】
かかるビット線では、この製造順序が逆転され、すなわちこの高透磁率軟磁性ストリップが最初に作成され、次いで主要導体線が作成される。この集積回路の関連する部分、例えばＭＴＪ１００が、使用することができる下に存在する任意の１つまたは複数の材料、あるいは層または対象となる部分の下に存在する諸層についてのエレメントを備えることができる、下に存在する基板９０上に構成された後に、またこの集積回路の関連する部分、例えばＭＴＪ１００が、絶縁材料１０１、例えばＳｉＯ２で分離された後に、この表面１０２は、図１０Ａに例示されるようにＣＭＰが行われる。
【００５２】
その後に、高透磁率軟磁性材料の層９３が、この集積回路の関連する部分、例えばＭＴＪ１００の上部に設けられる。図１０Ｂに示される例では、この高透磁率軟磁性材料の層９３は、Ｔａ／Ｐｙ／Ｔａのスタックから構成されるが、高透磁率層９３は、他の任意の適切な材料、または諸材料のスタックから成るようにすることもできる。（所与の例中におけるＴａ層などの）接着層は、存在していても存在していなくてもよい。レジスト９４を使用したリソグラフィステップを用いて、高透磁率ストリップ９５が定義される。次いで、層９３は、ウェットエッチングまたはドライエッチング（例えば、スパッタエッチング、イオンビームエッチング、リアクティブイオンエッチングなど）を使用して、図１０Ｃに示されるようにエッチングされ、このエッチングは、ＳｉＯ２表面上で停止する（図１０Ｃ）。
【００５３】
次いで、レジスト９４が取り除かれ、このウェハは、ＳｉＯ２などの絶縁層１０２でカバーされる。ダマシンプロセスが実行されて、この誘電体材料１０２中に金属線が設けられる。これらの金属線のトレンチパターンが、まず誘電体材料の層１０２中にリソグラフィによって定義される。次いで、金属が堆積させられて、この結果としてのトレンチを充てんし、次いで、過剰な金属が、ＣＭＰによって取り除かれる。この結果、図１０Ｄに示されるように、主要導体９２が形成される。
【００５４】
これらの図面中には示されていない、本発明のさらなる実施形態によれば、この導体には、ＷＯ０２／４１３６７に詳述されるようなクラッド層（ｃｌａｄｄｉｎｇ  ｌａｙｅｒ）が設けられることもある。このクラッド層は、一般的にこの導体の３つの側をカバーし、第４の側をオープンにしている。このオープンな側は、このＭＴＪエレメントに面し、このストリップは、この第４の側に配置されることになる。このクラッド層は、この導体平面上の半分の空間において磁界を増大させ、例えば、このクラッド層は、この磁界をおよそ倍にする。これは、このクラッド層が、この導体線のこのオープンな側上の上半分の空間にこの磁束線の大部分を集中させ、この下半分の空間には非常に少ない磁束線しか残さないためである。この増加の正確な値は、クラッド層の厚みに依存する。最適な場合には、この値は、２倍に近い。このパーマロイストリップがなければ、この磁界プロファイルは、依然として釣り鐘形である。このパーマロイストリップを加えることにより、この磁界プロファイルは、前述と同様にしてＭ−形に再形成されることになる。
【００５５】
好ましい実施形態、特定の構造および構成、ならびに材料が、本発明によるデバイスについて、本明細書中で説明されてきたが、形態および細部における様々な変更または修正を、本発明の範囲および趣旨を逸脱することなく行うことができることを理解されたい。
【図面の簡単な説明】
【００５６】
【図１】複数のメモリセルと、直交するビット線およびディジット線とを備える一般的な１Ｔ１ＭＴＪ  ＭＲＡＭの斜視図であり、磁気トンネル接合（ＭＴＪ）は、これらのビット線とディジット線のこれらの交差領域に配置され、これらのＭＴＪの下部電極は、これらのメモリセルを読み取るときに使用される、バイアスＶを有する選択トランジスタに接続されている。
【図２Ａ】まっすぐな導体を流れる電流によって生成される磁界の、この電流フローの方向と直交する方向において存在する成分を、この直交する方向の位置の関数として示すグラフである。
【図２Ｂ】この磁界曲線の形状に対する導体幅の影響を示す図である。
【図３Ａ】残留状態における小型強磁性エレメントの２つの一般的な磁化パターンを示す図であり、図３Ａの場合は、Ｃ−タイプと呼ばれる。
【図３Ｂ】残留状態における小型強磁性エレメントの２つの一般的な磁化パターンを示す図であり、図３Ｂの場合は、Ｓ−タイプと呼ばれる。
【図４】本発明の一実施形態による、高透磁率の軟磁性材料の薄いストリップが上に取り付けられている主要な導体から成る複合導体の斜視図である。
【図５Ａ】従来の導体による導体の場合における、磁束線および磁界プロファイルの概略図を示す図であり、この主要な導体の上部における高透磁率材料のストリップにより、この釣り鐘形プロファイルは、Ｍ形プロファイルに再形成される。
【図５Ｂ】本発明の一実施形態による導体の場合における、磁束線および磁界プロファイルの概略図を示す図であり、この主要な導体の上部における高透磁率材料のストリップにより、この釣り鐘形プロファイルは、Ｍ形プロファイルに再形成される。
【図６Ａ】純粋なＣｕ導体のシミュレートされた２次元のＸ−成分磁界イメージを示す図である。
【図６Ｂ】Ｐｙがパーマロイを意味する、サンドイッチ状の２ｎｍ  Ｔａ／１０ｎｍ  Ｐｙ／２ｎｍ  Ｔａのストリップが上に取り付けられているＣｕ導体のシミュレートされた２次元のＸ−成分磁界イメージを示す図である。
【図７】異なるＰｙの厚みを有する、本発明の実施形態による複数の複合導体の磁界プロファイルと比較された純粋なＣｕ導体の磁界プロファイルを示す図である。
【図８】本発明の第２の実施形態による、ストリップ方向に沿った形状異方性を低下させるために分割された、高透磁率の軟磁性材料のストリップが上に取り付けられている主要な導体から成る複合導体の斜視図である。
【図９Ａ】本発明の一実施形態による複合導体（ディジット線）を製造するための、本発明による方法の一実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図９Ｂ】本発明の一実施形態による複合導体（ディジット線）を製造するための、本発明による方法の一実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図９Ｃ】本発明の一実施形態による複合導体（ディジット線）を製造するための、本発明による方法の一実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図９Ｄ】本発明の一実施形態による複合導体（ディジット線）を製造するための、本発明による方法の一実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図１０Ａ】本発明の他の実施形態による複合導体（ビット線）を製造するための、本発明による第２の実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図１０Ｂ】本発明の他の実施形態による複合導体（ビット線）を製造するための、本発明による第２の実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図１０Ｃ】本発明の他の実施形態による複合導体（ビット線）を製造するための、本発明による第２の実施形態における異なるステップを示す図であり、これらの寸法は、縮尺されてはいない。
【図１０Ｄ】本発明の他の実施形態による複合導体（ビット線）を製造するための、本発明による第２の実施形態における異なるステップを示すある図であり、これらの寸法は、縮尺されてはいない。
【図１】
2007510286.tif 000003
【図２Ａ】
2007510286.tif 000004
【図２Ｂ】
2007510286.tif 000005
【図３Ａ】
2007510286.tif 000006
【図３Ｂ】
2007510286.tif 000007
【図４】
2007510286.tif 000008
【図５Ａ】
2007510286.tif 000009
【図５Ｂ】
2007510286.tif 000010
【図６Ａ】
2007510286.tif 000011
【図６Ｂ】
2007510286.tif 000012
【図７】
2007510286.tif 000013
【図８】
2007510286.tif 000014
【図９Ａ】
2007510286.tif 000015
【図９Ｂ】
2007510286.tif 000016
【図９Ｃ】
2007510286.tif 000017
【図９Ｄ】
2007510286.tif 000018
【図１０Ａ】
2007510286.tif 000019
【図１０Ｂ】
2007510286.tif 000020
【図１０Ｃ】
2007510286.tif 000021
【図１０Ｄ】
2007510286.tif 000022
【国際調査報告】
2007510286.tif 000023
2007510286.tif 000024