(57)【要約】  本発明は、放射を生成する活性層（１４）を含むエピタキシャル多層構造体（１２）の設けられた放射を発する薄膜半導体チップに関する。この多層構造体（１２）は、第１の主表面（１６）と、この第１の主表面（１６）とは反対側に配置され放射を生成する活性層において形成された放射を出力結合する第２の主表面（１８）を有する。さらに多層構造体（１２）の第１の主表面（１６）が反射性の層もしくは界面と結合されており、多層構造体（１２）の第２の主表面に接する多層構造体（１２）の領域（２２）が、凸状の突出部（２６）によって１次元または２次元で構造形成されている。
2007507081.tif 000002
【特許請求の範囲】
【請求項１】
放射を生成する活性層（１４）を含むエピタキシャル多層構造体（１２）が設けられており、
該多層構造体（１２）は、第１の主表面（１６）と、該第１の主表面（１６）とは反対側に配置され放射を生成する前記活性層（１４）において形成された放射を出力結合させる第２の主表面（１８）を有する、
放射を発する薄膜半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）は反射性の層または界面と結合されており、
前記多層構造体（１２）の第２の主表面（１８）に接する該多層構造体（１２）の領域（２２）が１次元または２次元で構造形成されていることを特徴とする、
放射を発する薄膜半導体チップ。
【請求項２】
請求項１記載の半導体チップにおいて、
前記第１の主表面（１６）に支持体部材が結合されており、該支持体部材と前記多層構造体との間に前記反射性の層または界面が配置されていることを特徴とする半導体チップ。
【請求項３】
請求項１または２記載の半導体チップにおいて、
前記多層構造体（１２）の第２の主表面に接する該多層構造体（１２）の領域（２２）は凸状の突出部（２６）を有することを特徴とする半導体チップ。
【請求項４】
請求項３記載の半導体チップにおいて、
前記突出部（２６）は、ピラミッド断端形状または円錐断端形状または台形の横断面形状を有することを特徴とする半導体チップ。
【請求項５】
請求項３記載の半導体チップにおいて、
前記突出部（２６）は円錐形状または三角形の横断面形状を有することを特徴とする半導体チップ。
【請求項６】
請求項３記載の半導体チップにおいて、
前記突出部（２６）は円錐切片形状または円錐切片横断面形状を有することを特徴とする半導体チップ。
【請求項７】
請求項３から６のいずれか１項記載の半導体チップにおいて、
前記突出部（２６）は約３０°〜約７０°の傾斜角（β）を有することを特徴とする半導体チップ。
【請求項８】
請求項７記載の半導体チップにおいて、
前記突出部（２６）は約４０°〜約５０°の傾斜角（β）を有することを特徴とする半導体チップ。
【請求項９】
請求項３から８のいずれか１項記載の半導体チップにおいて、
前記突出部（２６）の高さ（ｈ１）は、前記多層構造体（１２）の非構造化領域（２０）と放射を生成する前記活性層（１４）との間隔（ｈ２）と少なくとも等しい大きさであることを特徴とする半導体チップ。
【請求項１０】
請求項９記載の半導体チップにおいて、
前記突出部（２６）の高さ（ｈ１）は、前記多層構造体（１２）の非構造化領域（２０）と放射を生成する前記活性層（１４）との間隔（ｈ２）の約２倍の大きさであることを特徴とする半導体チップ。
【請求項１１】
請求項３から１０のいずれか１項記載の半導体チップにおいて、
前記突出部（２６）のセルサイズ（ｄ）は、該突出部（２６）の高さ（ｈ１）の最大で約５倍の大きさであることを特徴とする半導体チップ。
【請求項１２】
請求項１１記載の半導体チップにおいて、
前記突出部（２６）のセルサイズ（ｄ）は、該突出部（２６）の高さ（ｈ１）の最大で約３倍の大きさであることを特徴とする半導体チップ。
【請求項１３】
請求項１から１２のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）と結合された層（２８）または界面は、少なくとも７０％の反射率を有することを特徴とする半導体チップ。
【請求項１４】
請求項１から１２のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）と結合された層（２８）または界面は、少なくとも８５％の反射率を有することを特徴とする半導体チップ。
【請求項１５】
請求項１から１４のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）は該多層構造体（１２）の第１の主表面（１６）で支持体基板（３０）上に、直接または反射性の層（２８）を介して被着されていることを特徴とする半導体チップ。
【請求項１６】
請求項１５記載の半導体チップにおいて、
前記反射性の層または支持体基板は同時に半導体チップのコンタクト層として用いられることを特徴とする半導体チップ。
【請求項１７】
請求項１から１６のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）の第２の主表面（１８）上に透過性の導電層が被着されていることを特徴とする半導体チップ。
【請求項１８】
請求項１から１７のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）の第２の主表面（１８）上に透過性の保護層（３２）が被着されていることを特徴とする半導体チップ。
【請求項１９】
放射を生成する活性層（１４）を含むエピタキシャル多層構造体（１２）が設けられており、
該多層構造体（１２）は、第１の主表面（１６）と、該第１の主表面（１６）とは反対側に配置され放射を生成する前記活性層（１４）において形成された放射を出力結合させる第２の主表面（１８）を有する、
放射を発する薄膜半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）は反射性の層（２８）または界面と結合されており、
前記多層構造体（１２）の第１の主表面（１６）と前記反射性の層または界面との間に透過性の層（３４）が設けられており、該透過性の層（３４）は１次元または２次元で構造形成されていることを特徴とする、
放射を発する薄膜半導体チップ。
【請求項２０】
請求項１９記載の半導体チップにおいて、
前記透過性の層（３４）は導電性であることを特徴とする半導体チップ。
【請求項２１】
請求項１９または２０記載の半導体チップにおいて、
前記透過性の層（３４）は、前記多層構造体（１２）の第１の主表面（１６）と前記反射性の層（２８）または界面との間に凸状の突出部（２６′）を有することを特徴とする半導体チップ。
【請求項２２】
請求項２１記載の半導体チップにおいて、
前記突出部（２６′）は、ピラミッド断端形状または円錐断端形状または台形の横断面形状を有することを特徴とする半導体チップ。
【請求項２３】
請求項２１または２２記載の半導体チップにおいて、
前記突出部（２６′）は約３０°〜約７０°の傾斜角（β）を有することを特徴とする半導体チップ。
【請求項２４】
請求項２１または２２記載の半導体チップにおいて、
前記突出部（２６′）は約４０°〜約５０°の傾斜角（β）を有することを特徴とする半導体チップ。
【請求項２５】
請求項２１から２４のいずれか１項記載の半導体チップにおいて、
前記突出部（２６′）の高さ（ｈ１）は、放射を生成する前記活性層（１４）と該突出部（２６′）との間における前記多層構造体（１２）の非構造化領域（３５）の高さ（ｈ２）と少なくとも等しい大きさであることを特徴とする半導体チップ。
【請求項２６】
請求項２５記載の半導体チップにおいて、
前記突出部（２６′）の高さ（ｈ１）は、放射を生成する前記活性層（１４）と該突出部（２６′）との間における前記多層構造体（１２）の非構造化領域（３５）の高さ（ｈ２）の約２倍の大きさであることを特徴とする半導体チップ。
【請求項２７】
請求項２１から２６のいずれか１項記載の半導体チップにおいて、
前記突出部（２６′）のセルサイズ（ｄ）は、該突出部（２６′）の高さ（ｈ１）の最大で約５倍の大きさであることを特徴とする半導体チップ。
【請求項２８】
請求項２７記載の半導体チップにおいて、
前記突出部（２６′）のセルサイズ（ｄ）は、該突出部（２６′）の高さ（ｈ１）の最大で約３倍の大きさであることを特徴とする半導体チップ。
【請求項２９】
請求項１９から２８のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）と結合された層（２８）または界面は、少なくとも７０％の反射率を有することを特徴とする半導体チップ。
【請求項３０】
請求項２９記載の半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）と結合された層（２８）または界面は、少なくとも８５％の反射率を有することを特徴とする半導体チップ。
【請求項３１】
請求項１９から３０のいずれか１項記載の半導体チップにおいて、
前記反射性の層（２８）は支持体基板（３０）上に被着されており、または前記反射性の界面は支持体基板（３０）により形成されていることを特徴とする半導体チップ。
【請求項３２】
請求項３１記載の半導体チップにおいて、
前記反射性の層または支持体基板は同時に半導体チップのコンタクト層として用いられることを特徴とする半導体チップ。
【請求項３３】
請求項１９から３２のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）の第２の主表面（１８）上に透過性の保護層（３２）が被着されていることを特徴とする半導体チップ。
【請求項３４】
放射を生成する活性層（１４）を含むエピタキシャル多層構造体（１２）が設けられており、
該多層構造体（１２）は、第１の主表面（１６）と、該第１の主表面（１６）とは反対側に配置され放射を生成する前記活性層（１４）において形成された放射を出力結合させる第２の主表面（１８）を有する、
放射を発する薄膜半導体チップにおいて、
前記多層構造体（１２）の第１の主表面（１６）は反射性の層または界面と結合されており、
前記多層構造体（１２）の第２の主表面（１８）上に、１次元または２次元で構造形成されたコーティング層（３２，３８）が配置されていることを特徴とする、
放射を発する薄膜半導体チップ。
【請求項３５】
請求項３４記載の半導体チップにおいて、
前記コーティング層（３２，３８）は凸状の突出部（３６）を有することを特徴とする半導体チップ。
【請求項３６】
請求項３４または３５記載の半導体チップにおいて、
前記コーティング層（３２，３８）は透過性および導電性であることを特徴とする半導体チップ。
【請求項３７】
請求項３４から３６のいずれか１項記載の半導体チップにおいて、
前記コーティング層（３２，３８）と前記多層構造体（１２）の間に金属層が配置されていることを特徴とする半導体チップ。
【請求項３８】
請求項３７記載の半導体チップにおいて、
前記金属層は著しく薄くまたは密集しておらず、たとえばネット状またはアイランド状に構成されていることを特徴とする半導体チップ。
【請求項３９】
請求項３４から３８のいずれか１項記載の半導体チップにおいて、
前記突出部（２６）はピラミッド形状、ピラミッド断端形状、円錐形状または円錐断端形状、または台形の横断面形状または三角形の横断面形状、または円切片横断面形状を有することを特徴とする半導体チップ。
【請求項４０】
請求項３４から３９のいずれか１項記載の半導体チップにおいて、
前記コーティング層（３２，３８）はネット状またはアイランド状に構成されていることを特徴とする半導体チップ。
【請求項４１】
請求項１から４０のいずれか１項記載の半導体チップにおいて、
前記多層構造体（１２）にはＧａＮベースの１つまたは複数の種々の材料が含まれていることを特徴とする半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、請求項１の上位概念および請求項１８または３４の上位概念に記載の放射を発する薄膜半導体チップに関する。
【０００２】
放射を発する薄膜半導体チップは、以下の特徴のうちの１つまたは複数の点で優れており、殊に有利には以下の特徴のすべての点で優れている。
−放射を発生するエピタキシャル層列において支持体部材の方に向いた側に位置する第１の主表面のところに反射層が被着されておりまたは形成されており、この反射層はエピタキシャル層列において発生した電磁放射の少なくとも一部分をこのエピタキシャル層列に反射して戻す。
−エピタキシャル層列は、２０μｍあるいはそれ以下の領域たとえば１０μｍの領域にある厚さを有している。
−エピタキシャル層列には、混合構造をもつ少なくとも１つの面を備えた少なくとも１つの半導体層が含まれており、理想的なケースではこの面によりエピタキシャル層列内にほぼエルゴード的な光分布を生じさせ、つまりこの光分布はできるかぎりエルゴード的な確率分散特性を有している。
−最初にエピタキシャル層列は成長基板となるよう成長させられ、ついでエピタキシャル層列がこの成長基板から剥離されて、支持体部材に取り付けられる。
【０００３】
この種の薄膜発光ダイオードチップの原理については、たとえばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. October 1993, 2174-2176に記載されており、この刊行物を本願の参考文献とする。
【０００４】
薄膜発光ダイオードチップは良好な近似ではランベルト表面放射器であり、したがって投光装置における用途として殊に良好に適している。
【０００５】
放射を発する従来の半導体チップは、製造技術的な理由で直角のジオメトリーを有していることが多い。半導体チップは一般に、エピタキシャルで支持体基板上にデポジットされる多層構造体から成り、これには放射を発生する活性層が含まれている。支持体基板は有利には、垂直方向に電流を流すことができるようにする目的で導電性であり、しかも多くのケースでは、多層構造体の活性層において生成される放射に対し支持体基板が透過性であると好適である。ただし透過性が高いということは、支持体基板のための材料の導電性が高いということと相容れないことが多い。つまりたとえば、ＧａＮベースの発光ダイオードに適用されるサファイアは青色光に対し透過性であるが導電性ではない。これに対しＧａＮ発光ダイオードのための支持体として用いられる炭化ケイ素はたしかに導電性であり透過性であるけれども、この透過性は導電性が高まるにつれて減少するので、半導体チップの特性はこのケースでも理想的ではない。
【０００６】
一般的に、ＧａＮベースの半導体チップは主として青色−緑色のスペクトル範囲において放射を発生させるために用いられ、ＧａＮベースの材料から成る多数の層を有している。本発明においてＧａＮベースの材料とはＧａＮそのもののほかに、ＧａＮから導出された材料あるいはＧａＮと類縁の材料ならびにその上に形成された３元または４元の混合結晶のことも指す。換言すれば、ここで「ＧａＮベース」が意味するのは、このように称される構成素子または構成素子の一部分が有利にはＡｌｎＧａｍＩｎ１−ｎ−ｍＮを含むことであり、この場合、０≦ｎ≦１，０＜ｍ＜１かつｎ＋ｍ≦１である。その際、この材料は必ずしも上述の式に従った数学的に正確な組成をもっていなくてもよい。すなわちこの材料は、その物理的な特性を実質的に変化させない１つまたは複数のドーパントならびに付加的な構成要素を含有することができる。ただしわかりやすくするため、部分的に微量の他の材料によって置き換えられている可能性があるにしろ、上述の式には結晶格子（Ａｌ，Ｇａ，Ｉｎ，Ｎ）の主要な構成要素だけが含まれている。殊にこれについてＧａＮ，ＡｌＮ，ＩｎＮ，Ａｌ１−ｘＧａｘＮ，Ｉｎ１−ｘＧａｘＮ，Ｉｎ１−ｘＡｌｘＮおよびＡｌ１−ｘ−ｙＩｎｘＧａｙＮという材料が挙げられ、ただし０＜ｘ＜１，０＜ｙ＜１ならびにｘ＋ｙ≦１である。
【０００７】
したがって吸収損失低減の可能性ひいては外部効率上昇の可能性は、適切なミラー層とともに支持体基板の除去である（薄膜コンセプト）。ただし半導体薄膜は実質的に、ジオメトリーに起因して標準ダイオードよりも高められていない出力結合効率を有する面平行なプレートである。半導体チップのためにほとんど吸収性のない支持体基板（たとえばＳｉＣ上のＧａＮ）がすでに適用されていた場合には殊に、支持体基板除去の技術的煩雑さを正当化するには薄膜半導体チップの外部効率の上昇は小さすぎる。
【０００８】
放射出力結合の問題点を説明するため、図８には半導体チップが放射出力結合の円錐とともに描かれている。放射は半導体チップからは、θ＝ｓｉｎ−１（ｎｅｘｔ／ｎｉｎｔ）の開放角をもつ円錐だけから出力結合可能であり、ここでｎｉｎｔは半導体材料の屈折率を表し、ｎｅｘｔは周囲の屈折率を表す。ＧａＮ半導体（ｎｉｎｔ＝２．５）に関して、出力結合角θは空気（ｎｅｘｔ＝１）に対し２３°であり、プラスチックモールド材料（ｎｅｘｔ＝１．５）に対し３７°である。半導体チップにおいて発せいられた放射は円錐内では界面には当射せず、この放射は最後には再吸収されて熱に変換される。出力結合円錐は、ＧａＮ系に関してＧａＡｓ系（ｎｉｎｔ＝３．５）よりもたしかに大きいけれども、これによって不所望に大きな放射損失が生じてしまう。
【０００９】
この関係は、層厚が変更されても実質的には変わらない。ただし、上側を介して出力結合されるビームに関して薄膜フィルムのジオメトリーが好適である。その理由は、半導体内の経路が短いために吸収が僅かだからである。これに対し側方から出力結合されるビームに関しては半導体内の多重反射に起因して効率が低下する可能性すらある。
【００１０】
したがって、ジオメトリーを変更することで半導体チップからの外部効率を高めようとする様々なアプローチがすでに存在している。ここでは多層構造全体のいわゆるマイクロ構造化を挙げることができ、これによれば多層構造側面の全面積が増大することで側方における放射出力結合が強められることになる。これに加えて、このようにして生成された個々の多層構造の側面を傾斜させることができる。この種の半導体チップに関する例は、DE-A-198 07 758, EP-A-0 905 797または JP-A-08-288543に開示されている。
【００１１】
DE-A-199 11 717の図３および図５には、放射出力結合を高めるためのさらに別の可能な構成が示されている。この場合、放射を生成する活性層を備えた多層構造体に対し、円錐切片または円錐断端の形状で個々の放射出力結合部材が対応づけられており、これらはたとえば成長させた層をそれ相応にエッチングすることによって形成される。
【００１２】
本発明の基礎とする課題は、放射を発する薄膜半導体チップたとえばＧａＮベースの薄膜半導体チップにおいて、放射出力結合の外部効率を向上させることにある。
【００１３】
本発明の第１の観点によれば、この課題は請求項１の特徴を備えた半導体チップによって解決される。従属請求項には、この半導体チップの有利な実施形態が示されている。
【００１４】
本発明による放射を発する薄膜半導体チップは放射を生成する活性層を含む多層構造体を有しており、この多層構造体は、第１の主表面と、この第１の主表面とは反対側に位置し放射を生成する活性層において発せられた放射を出力結合する第２の主表面を有している。本発明によれば、多層構造体には有利にはＧａＮベースの材料が含まれている。ただし多層構造体のために、ＩＩＩ〜Ｖ族の半導体材料系たとえばリン化物化合物半導体またはヒ化物化合物半導体（すなわちＡｌａＧａｂＩｎ１−ａ−ｂＰまたはＡｌａＧａｂＩｎ１−ａ−ｂＡｓ、ただし０≦ａ≦１、０≦ｂ≦１、ａ＋ｂ≦１）あるいはＩＩ〜ＶＩ族の半導体材料系から成る他の化合物半導体を用いることもできる。さらに多層構造体の第１の主表面が反射性の層もしくは界面と結合されており、多層構造体の第２の主表面に接するこの多層構造体の領域が、１次元または２次元で構造化されており、すなわち構造形成されている。
【００１５】
放射出力結合の外部効率上昇は、半導体薄膜自体の構造形成による薄膜半導体チップの直角のジオメトリーにおける屈折に基づく。効率上昇は、以下の詳細な説明において実験結果によって裏付けられる。
【００１６】
有利には、多層構造の第２の主表面に接する多層構造体の構造形成領域は、ピラミッド断端形状、円錐断端形状、円錐または円錐切片形状（２次元の構造形成）もしくは台形、三角形または円切片横断面形状（１次元の構造形成）をもつ凸状突出部を有している。
【００１７】
有利な実施例によれば、突出部の傾斜角は約３０°〜約７０°殊に有利には約４０°〜約５０°にある。傾斜角とは、突出部側面と多層構造体の主延在平面に対する垂線とが成す角度である。さらに突出部の高さは、構造化領域と放射を生成する活性層との間の間隔と少なくとも同じ大きさであり、有利にはこの間隔のほぼ２倍の大きさである。突出部のセルサイズすなわち突出部の横方向の寸法は、突出部が互いに密接してじかに並置されているとき、ある突出部の中央からそれと隣り合う突出部の中央までの寸法である。突出部のセルサイズは突出部の高さの最大で約５倍であり、有利には最大で約３倍である。
【００１８】
多層構造体の第１の主表面と結合されている層もしくは界面は、有利には少なくとも７０％の反射率を有しており、いっそう良好であるのは少なくとも８５％の反射率を有することである。
【００１９】
多層構造体をその第１の主表面でじかに、あるいは反射性の層を介して、支持体基板上に被着させることができ、その際、反射性の層もしくは支持体基板は同時に半導体チップの電気的コンタクト層としても用いられる。
【００２０】
薄い半導体層の制限された横方向導電性に対する補償として多層構造体の第２の主表面上に、導電性であり透過性の層を被着させることができる。
【００２１】
外部からの影響に対する保護の目的で、多層構造体の第２の主表面上に透過性の保護層もしくはコーティング層を被着させることができる。
【００２２】
本発明の第２の観点によれば、前述の課題は請求項１９の特徴を備えた半導体チップによって解決される。従属請求項には、この半導体チップの有利な実施形態が記載されている。
【００２３】
本発明による放射を発するこの薄膜半導体チップもやはり、放射を生成する活性層を含む多層構造体を有しており、この多層構造体は、第１の主表面と、この第１の主表面とは反対側に位置し放射を生成する活性層において発せられた放射を出力結合する第２の主表面を有している。多層構造体の第１の主表面はやはり、反射性の層もしくは界面と結合されている。先に説明した半導体チップとは異なりこの場合には、多層構造体の第１の主表面と反射性の層もしくは界面との間に透過性の層が設けられており、この層が１次元または２次元で構造化すなわち構造形成されている。
【００２４】
多層構造体と反射性の層もしくは界面との間に設けられた透過性のこの層の構造形成によって多層構造体自体の構造形成と同様、放射出力結合の外部効率が高められる。
【００２５】
有利には透過性の層は導電性であり、その目的は薄い多層構造体の制限された横方向導電性を補償するためである。
【００２６】
多層構造体の第１の主表面と反射性の層もしくは界面との間に設けられた透過性の層は、有利にはピラミッド断端形状または円錐断端形状（２次元の構造形成）もしくは台形の横断面形状（１次元の構造形成）をもつ凸状の突出部を有している。
【００２７】
１つの有利な実施例によれば、これらの突出部は約３０°〜約７０°殊に有利には約４０°〜約５０°の傾斜角を有している。ここで傾斜角とは、突出部側面と多層構造体の主延在平面に対する垂線とが成す角度である。この場合、突出部の高さは、多層構造体の構造化領域と放射を生成する活性層との間の間隔と少なくとも等しい大きさ有利にはその約２倍の大きさに選定されており、突出部のセルサイズは突出部の高さの最大で５倍有利には最大で３倍である。
【００２８】
多層構造体の第１の主表面と結合されている層もしくは界面は、有利には少なくとも７０％の反射率を有しており、殊に有利であるのは少なくとも８５％の反射率を有することである。
【００２９】
反射性の層を支持体基板上に被着させることができ、あるいは反射性の界面は支持体基板によって形成されており、この場合、反射性の層もしくは支持体基板は同時に半導体チップのコンタクト層としても用いられる。
【００３０】
本発明の第３の観点によれば、前述の課題は請求項３４の特徴を備えた半導体チップによって解決される。従属請求項には、この半導体チップの有利な実施形態が記載されている。
【００３１】
本発明のこれまで述べてきた特徴ならびに利点については、添付の図面を参照した以下の種々の有利な実施形態の記述に基づきさらに詳しく説明する。
【００３２】
図１は、本発明による半導体チップの第１の実施例を略示した断面図、図２のＡ〜Ｃは、図１の半導体チップにおける突出部の最適な傾斜角について説明した図、図３Ａ〜図３Ｅは、図１の半導体チップにおける突出部の最適な種々のパラメータについて説明するための様々な実験結果を示す図、図４は、図１による第１の実施例に対する変形実施形態を略示した図、図５は、本発明による半導体チップの第２の実施例を略示した断面図、図６は、図１による第１の実施例に対する別の変形実施形態を略示した図、図７は、図１による第１の実施例に対するさらに別の変形実施形態を略示した図、図８は、従来の半導体チップの放射出力結合に関してごく概略的に示した図である。
【００３３】
図１には、本発明による薄膜半導体チップの第１の有利な実施例が描かれている。半導体チップ１０の主構成要素は有利にはＧａＮベースの多層構造体１２であり、これには放射を生成する活性層１４が含まれている。多層構造体１２は通常のようにエピタキシャル成長により形成され、そこには周知のとおりＧａＮベースの多数の層が含まれている。
【００３４】
多層構造体１２は第１の主表面１６およびこの第１の主表面とは反対側の第２の主表面１８を有しており、その際、放射を生成する活性層１４において発せられた放射は、最終的に第２の主表面１８を通って半導体チップ１０から出力結合される。図示されている実施例の場合、活性層１４は多層構造体１２の第２の主表面１８よりも第１の主表面の近くに配置されているが、本発明は決してこれに限定されるものではなく、したがって活性層１４を多層構造体１２の中央に形成することもできるし、あるいは第２の主表面１８の近くに形成することもできる。ただし図１で採用されているポジションは、以下で説明する多層構造体を本発明に従って構造形成すなわち構造化するのに有利であり、その理由は、構造化のために多層構造体のいっそう厚い分量を使えるからである。
【００３５】
多層構造体１２は有利には導電性材料から成る反射層２８を介して、たとえばサファイア、ＳｉまたはＳｉＣから成る支持体基板３０上に被着される。反射層２８をたとえば、Ａｇ，ＡｌまたはＡｇまたはＡｌの合金から成る金属コンタクト層として形成することができ、あるいは択一的に複数の誘電層から成る誘電性鏡面体として形成することができる。１つの択一的な実施形態によれば、多層構造体１２を支持体基板３０上にじかに被着することも可能であり、このケースでは支持体基板３０の材料は、多層構造体１２と支持体基板３０との界面が反射性であるよう選定される。
【００３６】
活性層１４上方の多層構造体１２の領域は図１に明確にと示されているように実質的に、活性層１４に接した非構造化領域２０と、第２の主表面１８に接した構造化領域２２とに分割される。多層構造体１２の構造形成はたとえば通常のリソグラフィプロセスおよび／またはエッチングプロセスによって、エピタキシャル成長により形成された半導体層のところで行われ、この構造形成によってノッチ状の切り欠きもしくはくぼみ２４が形成され、これらのくぼみの間に対応する突出部２６が残される。
【００３７】
多層構造体１２の構造形成を１次元または２次元で形成することができ、つまり第２の主表面１８の平面における１つの座標軸方向のみにくぼみ２４を形成することもできるし、あるいは２の主表面１８の平面における有利には互いに直交する２つの座標軸方向にくぼみ２４を形成することもできる。各くぼみ２４間に形成された突出部２６は、通常は凸状に形成されている。この場合、一次元の構造はたとえば台形状（図１参照）、三角形状、円の切片状あるいは半円横断面状で形成されており、２次元の構造形成も同様にピラミッド断端状、円錐断端状、円錐状、円錐切片状または半球状に形成されている。
【００３８】
図１の場合、突出部２６はピラミッド断端状に描かれている。図１に示されているように突出部２６の側面は、多層構造体の主延在平面に対する垂線と傾斜角βを成している。この定義は、他の形状の突出部２６にも同様に転用可能である。凸状に成形された突出部２６ゆえに活性層１４において発せられた放射は、材料および周囲の屈折率に依存する放射出力結合円錐において最終的に第２の主表面１８またはくぼみ２４の基部に当たり、ひいては出力結合可能になるまで、多層構造１２の界面で場合によっては何度も反射する。
【００３９】
図２のＡ〜Ｃに描かれているように、放射出力結合の効率は突出部２６の傾斜角βに依存する。図２のＡに示されているように著しく急峻な側縁であると構成要素の表面が大きくなり、したがって放射出力結合には好適であるが、このような側縁によっても、全反射に起因して出力結合不可能であるモードの個数がせいぜいほんの僅か低減するだけである。同様に、突出部２６の側縁を図２のＣに描かれているように過度に平坦に選定すべきではない。その理由はこのケースでは面平行なプレートからの隔たりがごく僅かであり、出力結合に至るまでに多数の多重反射が必然的に行われ、このことは減衰が不可避であるゆえに不都合である。
【００４０】
最も好適であるのは、図２のＢに描かれているように突出部２６の傾斜角βを中くらいの角度範囲にすることである。傾斜角βをこのように選定すれば、突出部２６の小面で全反射した放射は、突出部２６の次の小面に当射したときに放射出力結合円錐内で出力結合され、これによって多層構造内の多重反射の個数も僅かに抑えられる。
【００４１】
このような評価は、図３Ａに結果が示されている実験によっても確かめられる。この場合、横座標にはピラミッド断端状突出部２６の傾斜角度βが書き込まれており、縦座標には放射出力結合の外部効率が書き込まれている。ここでわかるように最高の効率は、傾斜角度βが約３０゜〜約７０゜の傾斜角度βの領域もっと精密には約４０゜〜約５０゜の傾斜角度βの領域で達成される。７０゜を超える傾斜角度βおよび３０゜よりも小さい傾斜角度βの値であると、放射出力結合の効率は著しく低下する。したがって約４５゜付近の領域における傾斜角度が有利であるといえる。
【００４２】
放射出力結合の外部効率に影響を与える別のパラメータは、突出部２６の高さｈ１である。高い効率を達成するためには突出部２６の高さｈ１を、活性層１４に接する非構造化領域２０の高さｈ２と少なくとも同じ大きさに選定すべきである。突出部２６を非構造化領域２０の２倍の高さに形成するのが有利であり、この場合、突出部２６をさらに高くしても放射出力結合がさらに高まることはない（あるいはごく僅かにしか高まらない）。
【００４３】
このことは図３Ｂに示されている実験結果によって確認される。この実験結果には、高さｈ２が約２μｍである非構造化領域２０について、突出部２６の高さｈ１を表す軸上に放射出力結合の外部効率が示されている。突出部２６の高さｈ１が２μｍよりも小さい場合つまり非構造化領域２０の高さｈ２よりも小さい場合には、不十分な放射出力結合しか生じず、他方、突出部２６の高さｈ１が約４μｍよりも大きくなると効率の実質的な増加はもはや認められない。
【００４４】
さらに横方向の寸法が比較的小さい突出部２６も有利であるといえる。図３Ｃの実験結果に示されているように良好な効率のためには、突出部２６のセルサイズｄは最大でも突出部２６の高さｈ１の約４〜５倍であるのが有利であり、殊に突出部の高さｈ１の約１〜３倍程度にすぎないのが有利である。
【００４５】
薄膜半導体チップのコンセプトは殊に多重反射にも基づいているので、構成要素裏面つまり反射層２８または反射界面の反射特性も、半導体チップの外部効率にやはり影響を及ぼす。図３Ｄのダイアグラムからわかるように慣用の平坦な薄膜の場合、放射出力結合の効率は裏面のコンタクト層の反射特性にほとんど依存していない（図３Ｄの下方の曲線）。しかしながら図１に示したような構造形成された多層構造体１２の場合、効率は反射層２８ないしは界面の反射特性に著しく依存しており（図３Ｄの上方の曲線）、できるかぎり７０％よりも大きく、有利には８５％よりも大きくなるよう選定すべきである。
【００４６】
図４には、図１に示した半導体チップの変形実施形態が描かれている。これら双方の実施形態の相違点は、構造形成された多層構造体１２の第２の主表面１８上にここでは保護層ないしはコーティング層３２が設けられていることである。保護層３２によって半導体が外部からの影響に対し保護されることになる一方、屈折率と厚さの適切な選定によりこの保護層３２を反射防止層として作用させることができる。
【００４７】
半導体チップの第１の実施例に対するさらに別の変形実施形態として、構造形成された多層構造体１２の第２の主表面１８上に、半導体に対しできるかぎり僅かな伝達抵抗をもつ透過性の導電層を設けることができる。この種の透過性の導電層によれば、放射出力結合の効率を高めるための多層構造体の構造形成によりその横方向導電性が同時に低下してしまう欠点を補償することができる。この場合、多層構造体上の金属コンタクトによりその放射出力結合が損なわれてしまうことなく、半導体チップのすべての領域に対し最適な電流供給が達成される。
【００４８】
透過性の導電層は、たとえばＺｎＯ，ＳｎＯ，ＩｎＯ，ＣｄＯ，ＧａＯまたはこれらの組み合わせから成る。これらの材料はｎ型導電性またはｐ型導電性を有しており、スパッタリング法、ＣＶＤ法または蒸着によってデポジットさせることができる。
【００４９】
図５には、放射を発する半導体チップの第２の実施例が描かれている。
【００５０】
薄膜半導体チップ１０は、放射を生成する活性層１４を含む有利にはＧａＮベースの多層構造体１２である。ただし上述の第１の実施例とは異なりこの場合には、活性層１４において発せられた放射を最終的に出力結合させる多層構造体１２の第２の主表面１８が構造形成されるのではなく、第１の主表面１６と反射層または界面との間において支持体基板３０上に透過層３４が設けられており、放射出力結合を高めるためにこの透過層の構造形成が行われる。このような構造が殊に有利になるのは、半導体１２に良好に接触接続された金属がきわめて高い反射性を有しておらず、したがっていっそう良好に反射する金属たとえばＡｇなどを用いなければならない場合である。このような金属はマイグレーションが大きいことに起因して半導体を汚染する可能性がある。
【００５１】
薄膜半導体の比較的小さい横方向導電性を補償するために、この透過層を導電材料によって構成するのが有利である。
【００５２】
この構造形成は、第１の実施例に基づきすでに説明した構造形成に実質的に相応する。ただしここで凸状の突出部２６′として第１に考慮の対象となるのは、ピラミッド断端形状または円錐断端形状もしくは台形状横断面をもつ突出部である。図３を参照しながらすでに説明した構造形成パラメータを、この第２の実施例の突出部２６′にも転用することができる。この場合、多層構造体１２の活性層１４と透過層３４との間の非構造化層３５を基準層として利用することができる。
【００５３】
図６には、図１の半導体チップに関するさらに別の実施形態が示されている。この半導体チップ１０の場合、多層構造体１２自体は構造形成されておらず、多層構造体１２の第２の主表面１８上に被着されたコーティング層３２に相応の凸状突出部３６が設けられている。
【００５４】
たとえばＳｉＯ２またはＳｉＮｘなどから成る典型的なコーティング層３２は２よりも小さい屈折率を有しており、したがって半導体チップ１２とコーティング層３２との界面における放射が部分的に全反射する。図３Ｅのダイアグラムに示されているように、構造形成されたコーティング層３２の効率は、その屈折率と２．５である半導体の屈折率との差が広がるにつれて減少する。しかしそれにもかかわらず、小さい屈折率をもつ構造形成されたコーティング層が有利である理由は、全反射した波もほぼ半分の波長の深さまでは比較的小さい屈折率で材料に侵入するからである。ただしこの場合、その波は指数関数的に減衰する。したがって構造形成されるコーティング層の高さは数１００ｎｍよりも大きくてはならず、横方向の寸法はμｍの範囲にある。
【００５５】
コーティング層３２の構造体すなわち突出部３６の横方向の寸法が、出力結合すべき放射の波長範囲に低減されると、出射される波はこの種のマイクロ構造体すなわち突出部３６のところで散乱し、それによって放射がいっそう大きい角度範囲でファン状に拡開される。
【００５６】
最後に図７には、図１に示した半導体チップのさらに別の変形実施形態が描かれている。この実施例によれば構造形成されていない多層構造体１２の上に、ＺｎＯ，ＳｎＯ，ＩｎＯ，ＣｄＯ，ＧａＯまたはこれらの組み合わせから成る透過性の導電層３８が被着されている。この透過性の導電層３８は図１に示した第１の実施例と同様に構造形成されており、図７には台形の横断面形状をもつ突出部によって１次元に構造形成された様子が描かれている。
【００５７】
透過性の導電層３８と半導体１２との間の伝達抵抗はできるかぎり僅かにすべきである。これが該当しない場合、層３８と多層構造体１２との間に（図示されていない）金属層が必要となる可能性があり、この金属層は有利には著しく薄くしたがって半透過性であるかまたは阻止されるように構成されている。
【００５８】
本発明の保護範囲は、実施例に基づく本発明の既述の説明に限定されるものではない。すなわち本発明はあらゆる新しい特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴の組み合わせ各々が含まれ、このことはそのような組み合わせが特許請求の範囲に明示的には記載されていないにしてもあてはまる。
【図面の簡単な説明】
【００５９】
【図１】本発明による半導体チップの第１の実施例を略示した断面図
【図２】図１の半導体チップにおける突出部の最適な傾斜角について説明した図
【図３Ａ】図１の半導体チップにおける突出部の最適な種々のパラメータについて説明するための様々な実験結果を示す図
【図３Ｂ】図１の半導体チップにおける突出部の最適な種々のパラメータについて説明するための様々な実験結果を示す図
【図３Ｃ】図１の半導体チップにおける突出部の最適な種々のパラメータについて説明するための様々な実験結果を示す図
【図３Ｄ】図１の半導体チップにおける突出部の最適な種々のパラメータについて説明するための様々な実験結果を示す図
【図３Ｅ】図１の半導体チップにおける突出部の最適な種々のパラメータについて説明するための様々な実験結果を示す図
【図４】図１による第１の実施例に対する変形実施形態を略示した図
【図５】本発明による半導体チップの第２の実施例を略示した断面図
【図６】図１による第１の実施例に対する別の変形実施形態を略示した図
【図７】図１による第１の実施例に対するさらに別の変形実施形態を略示した図
【図８】従来の半導体チップの放射出力結合に関してごく概略的に示した図
【図１】
2007507081.tif 000003
2007507081.tif 000004
2007507081.tif 000005
2007507081.tif 000006
2007507081.tif 000007
【図４】
2007507081.tif 000008
【図５】
2007507081.tif 000009
【図６】
2007507081.tif 000010
【図７】
2007507081.tif 000011
【図８】
2007507081.tif 000012
【国際調査報告】
2007507081.tif 000013
2007507081.tif 000014
2007507081.tif 000015
2007507081.tif 000016