【事件の表示】
　特願２０１４−２２９８０１「薄膜トランジスタパネル」拒絶査定不服審判事件〔平成２７年　４月　２日出願公開、特開２０１５−　６２２４６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成２３年１月２８日（パリ優先権主張２０１０年２月１１日　韓国）の出願である特願２０１１−１６１２８号の一部を、平成２６年１１月１２日に新たな出願としたものであって、同日付で審査請求がなされ、平成２７年１０月２１日付で拒絶理由が通知され、平成２８年１月２６日付で意見書が提出されるとともに、同日付で手続補正がなされたが、同年５月２５日付で拒絶査定がなされたものである。
　これに対して、平成２８年９月３０日付で審判請求がなされるとともに、同日付で手続補正がなされたものである。
第２　平成２８年９月３０日付の手続補正についての却下の決定
［補正却下の結論］
　平成２８年９月３０日付の手続補正を却下する。
［理由］
１　補正の内容
（１）本件補正後の特許請求の範囲の記載
　平成２８年９月３０日付の手続補正（以下、「本件補正」という。）により補正された特許請求の範囲の記載は次のとおりである。（なお、下線は、補正の箇所を示すものとして審判請求人が付加したものである。）
「【請求項１】
　基板と、
　前記基板上の第１電極と、
　前記第１電極上の第１絶縁膜と、
　前記第１絶縁膜上の酸化物半導体パターンと、
　前記酸化物半導体パターン上のエッチング防止パターン、および
　前記エッチング防止パターンおよび前記酸化物半導体パターン上の第２電極および第３電極を含み、
　前記第１絶縁膜は、前記エッチング防止パターンの下に配置された第１領域および前記第１領域の外部に配置された第２領域を含み、
　前記第１領域の厚さは、前記第２領域の厚さより大き
く、前記酸化物半導体パターンの両側面と前記第１絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置する
　　【請求項２】
　前記第１絶縁膜の前記第１領域の上部表面は、エッチングされていない表面であり、前記第１絶縁膜の前記第２領域の上部表面はエッチングされた表面である請求項１に記載の薄膜トランジスタを含むパネル。
　　【請求項３】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記第１絶縁膜の前記第１領域の上部表面に直接配置されず、前記第１絶縁膜の前記第２領域の上部表面に直接配置される請求項２に記載の薄膜トランジスタを含むパネル。
　　【請求項４】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項１〜３のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項５】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項３又は４に記載の薄膜トランジスタを含むパネル。
　　【請求項６】
　前記第２電極および前記第３電極上に配置され、前記第２電極を露出するコンタクトホールを含む第２絶縁膜、および
　前記第２絶縁膜上に配置され、前記第２絶縁膜内の前記コンタクトホールを介して前記第２電極に接続された第４電極をさらに含む請求項５に記載の薄膜トランジスタを含むパネル。
　　【請求項７】
　前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁（ｐｅｒｉｍｅｔｅｒ）内に含まれる請求項１〜６のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項８】
　前記酸化物半導体パターンは、化学式ＡＸＢＸＯＸおよびＡＸＢＸＣＸＯＸで表示される一つ以上の化合物を含み、
　前記化学式でＡはＩｎ、Ｚｎ、Ｇａ、Ｈｆ、またはＣｄであり、
　ＢはＺｎ、Ｇａ、Ｓｎ、またはＩｎであり、
　ＣはＳｎ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、またはＨｆであり、
　Ｏは酸素原子であり、
　各ｘは独立的でありかつ０ではない整数であり、
　Ａ、Ｂ、およびＣは互いに異なる請求項１〜７のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項９】
　前記酸化物半導体パターンは、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＺｎＳｎＯ、ＧａＩｎＺｎＯ、およびＨｆＩｎＺｎＯのうち少なくとも一つを含む請求項８に記載の薄膜トランジスタを含むパネル。
　　【請求項１０】
　前記第２絶縁膜は、保護膜又はカラーフィルタを含む請求項６に記載の薄膜トランジスタを含むパネル。
　　【請求項１１】
　前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁内に含まれ、前記エッチング防止パターンおよび前記酸化物半導体パターンの間の相応する距離は実質的に同一の、請求項１〜１０のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項１２】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項１１に記載の薄膜トランジスタを含むパネル。
　　【請求項１３】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項１２に記載の薄膜トランジスタを含むパネル。」
（２）補正前の特許請求の範囲の記載
　本件補正前の特許請求の範囲の記載は次のとおりである。
「【請求項１】
　基板と、
　前記基板上の第１電極と、
　前記第１電極上の第１絶縁膜と、
　前記第１絶縁膜上の酸化物半導体パターンと、
　前記酸化物半導体パターン上のエッチング防止パターン、および
　前記エッチング防止パターンおよび前記酸化物半導体パターン上の第２電極および第３電極を含み、
　前記第１絶縁膜は、前記エッチング防止パターンの下に配置された第１領域および前記第１領域の外部に配置された第２領域を含み、
　前記第１領域の厚さは、前記第２領域の厚さより大きい薄膜トランジスタを含むパネル。
　　【請求項２】
　前記第１絶縁膜の前記第１領域の上部表面は、エッチングされていない表面であり、前記第１絶縁膜の前記第２領域の上部表面はエッチングされた表面である請求項１に記載の薄膜トランジスタを含むパネル。
　　【請求項３】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記第１絶縁膜の前記第１領域の上部表面に直接配置されず、前記第１絶縁膜の前記第２領域の上部表面に直接配置される請求項２に記載の薄膜トランジスタを含むパネル。
　　【請求項４】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項１〜３のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項５】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項３又は４に記載の薄膜トランジスタを含むパネル。
　　【請求項６】
　前記第２電極および前記第３電極上に配置され、前記第２電極を露出するコンタクトホールを含む第２絶縁膜、および
　前記第２絶縁膜上に配置され、前記第２絶縁膜内の前記コンタクトホールを介して前記第２電極に接続された第４電極をさらに含む請求項５に記載の薄膜トランジスタを含むパネル。
　　【請求項７】
　前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁（ｐｅｒｉｍｅｔｅｒ）内に含まれる請求項１〜６のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項８】
　前記酸化物半導体パターンは、化学式ＡXＢXＯXおよびＡXＢXＣXＯXで表示される一つ以上の化合物を含み、
　前記化学式でＡはＩｎ、Ｚｎ、Ｇａ、Ｈｆ、またはＣｄであり、
　ＢはＺｎ、Ｇａ、Ｓｎ、またはＩｎであり、
　ＣはＳｎ、Ｚｎ、Ｃｄ、Ｇａ、Ｉｎ、またはＨｆであり、
　Ｏは酸素原子であり、
　各ｘは独立的でありかつ０ではない整数であり、
　Ａ、Ｂ、およびＣは互いに異なる請求項１〜７のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項９】
　前記酸化物半導体パターンは、ＩｎＺｎＯ、ＩｎＧａＯ、ＩｎＳｎＯ、ＺｎＳｎＯ、ＧａＳｎＯ、ＧａＺｎＯ、ＧａＺｎＳｎＯ、ＧａＩｎＺｎＯ、およびＨｆＩｎＺｎＯのうち少なくとも一つを含む請求項８に記載の薄膜トランジスタを含むパネル。
　　【請求項１０】
　前記第２絶縁膜は、保護膜又はカラーフィルタを含む請求項６に記載の薄膜トランジスタを含むパネル。
　　【請求項１１】
　前記エッチング防止パターンのパターンは、完全に前記酸化物半導体パターンの周壁内に含まれ、前記エッチング防止パターンおよび前記酸化物半導体パターンの間の相応する距離は実質的に同一の、請求項１〜１０のいずれかに記載の薄膜トランジスタを含むパネル。
　　【請求項１２】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記酸化物半導体パターンの側壁および上部表面に直接配置される請求項１１に記載の薄膜トランジスタを含むパネル。
　　【請求項１３】
　前記第２電極および前記第３電極のうち少なくとも一つは、前記エッチング防止パターンの側壁および上部表面に直接に配置される請求項１２に記載の薄膜トランジスタを含むパネル。
　　【請求項１４】
　請求項１に記載の薄膜トランジスタを含むパネルの製造方法であって、
　チャネル領域を含む酸化物半導体パターンを形成し、
　前記チャネル領域に対応する位置にエッチング防止パターンを形成し、
　第１電極及び前記第１電極と分離された第２電極を形成し、前記チャネル領域が前記第１電極および前記第２電極を接続するように形成することを含み、
　前記エッチング防止パターンおよび前記酸化物半導体パターンは、第１マスクを利用して形成される薄膜トランジスタを含むパネルの製造方法。
　　【請求項１５】
　基板上に第１導電膜を配置し、
　前記第１導電膜上に第１絶縁膜を配置し、
　前記第１絶縁膜上に酸化物半導体層を配置し、
　前記酸化物半導体層上にエッチング防止膜を配置することをさらに含み、
　前記エッチング防止パターンおよび前記酸化物半導体パターンは、前記第１マスクを利用して前記エッチング防止膜および前記酸化物半導体層をエッチングすることによって形成される請求項１４に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項１６】
　前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記第１マスクを利用してフォトレジストパターンを形成することを含む請求項１５に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項１７】
　前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記フォトレジストパターンを有する前記エッチング防止パターンをエッチングして臨時エッチング防止パターンを形成することをさらに含む請求項１６に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項１８】
　前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記臨時エッチング防止パターンを有する前記酸化物半導体層をエッチングし、前記酸化物半導体パターンを形成することをさらに含む請求項１７に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項１９】
　前記エッチング防止膜および前記酸化物半導体層をパターニングすることは、前記臨時エッチング防止パターンをエッチングし、前記エッチング防止パターンを形成することをさらに含む請求項１８に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２０】
　前記臨時エッチング防止パターンは、前記エッチング防止膜を乾式エッチングすることによって形成される請求項１９に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２１】
　前記酸化物半導体パターンは、前記酸化物半導体層を湿式エッチングすることによって形成される請求項２０に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２２】
　前記エッチング防止パターンは、前記臨時エッチング防止パターンを乾式エッチングすることによって形成される請求項２１に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２３】
　前記臨時エッチング防止パターンをエッチングして前記エッチング防止パターンを形成することは、前記第１絶縁膜をエッチングすることをさらに含む請求項２２に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２４】
　前記エッチング防止パターンおよび前記酸化物半導体パターン上に第２導電膜を形成することをさらに含み、
　前記第２導電膜は、パターニングされて前記第１電極および第２電極を形成する請求項１５〜２３のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２５】
　前記第１電極および前記第２電極上に第２絶縁膜を形成し、
　前記第２絶縁膜をパターニングして前記第１電極を露出するコンタクトホールを形成し、
　前記第２絶縁膜上に第３導電膜を形成し、
　前記第３導電膜をパターニングして第３電極を形成することをさらに含み、
　前記第３電極は、前記コンタクトホールを介して前記第１電極と接続される請求項２４に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２６】
　前記第１導電膜をパターニングして第４電極を形成することをさらに含み、
　前記第４電極は、前記エッチング防止パターンおよび前記酸化物半導体パターンの下に配置される請求項２５に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２７】
　前記第１導電膜は第２マスクを利用してパターニングされ、
　前記第２導電膜は第３マスクを利用してパターニングされ、
　前記第２絶縁膜は第４マスクを利用してパターニングされ、
　前記第３導電膜は第５マスクを利用してパターニングされる請求項２６に記載の薄膜トランジスタを含むパネルの製造方法。
　　【請求項２８】
　前記第２絶縁膜は、保護膜又はカラーフィルタを含む請求項２５〜２７のいずれかに記載の薄膜トランジスタを含むパネルの製造方法。」
２　補正の適否について
（１）補正の目的について
　本件補正は、補正前の請求項１に「
前記酸化物半導体パターンの両側面と前記第１絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置する
　本件補正事項により加えられた部分は、当初明細書等に記載されているものと認められるから、本件補正事項は当初明細書等のすべての記載を総合することにより導かれる技術的事項との関係において新たな技術的事項を導入するものではない。したがって、本件補正事項は、当初明細書等に記載された事項の範囲内においてなされたものであるから、特許法第１７条の２第３項に規定する要件を満たす。
　また、本件補正事項は、補正前の請求項１の「酸化物半導体パターン」および「第１絶縁膜」について「前記酸化物半導体パターンの両側面と前記第１絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置する」との限定を加えるものであるから、特許法第１７条の２第５項第２号に掲げる、特許請求の範囲の減縮を目的とするものに該当する。そうすると、本件補正事項は、特許法第１７条の２第４項の規定に適合することは明らかである。
　そこで、補正後の請求項１に記載された発明（以下、「本件補正発明」という。）が、特許出願の際独立して特許を受けることができるものであるかについて以下に検討する
（２）進歩性について
ア　引用例１について
（ア）引用例１の記載
　原査定の拒絶の理由に引用された、特開平６−３１０５３３号公報（以下、「引用例１」という。）には、図面とともに、以下のことが記載されている。（なお、下線は、当審において付与した。以下、同じ。）
ａ　「【０００１】
【産業上の利用分野】本発明は、ラップ・トップ・パソコンや壁掛けテレビジョン等において、画像表示を行う
液晶表示パネルを駆動するために作り付けられる薄膜トランジスタ・マトリクスを製造する方法
ｂ　「【００３５】
【実施例】本発明の実施例の説明に先立ち、液晶表示パネルのＴＦＴマトリクスの等価回路図を図１に基づいて説明する。ＴＦＴマトリクスは、基板の上に平行に複数本形成されるゲートバスラインＧＢと、このゲートバスラインＧＢに直交する方向に平行に複数本形成されるドレインバスラインＤＢとを有し、ゲートバスラインＧＢとドレインバスラインＤＢの各交差領域近傍には薄膜トランジスタｔと透明な画素電極ＰＸが配置される。その薄膜トランジスタｔのゲート電極はゲートバスラインＧＢに接続され、そのドレインはドレインバスラインＤＢに繋がり、さらに、そのソースは画素電極ＰＸに接続される。
【００３６】なお、ゲートバスラインＧＢとドレインバスラインＤＢは接触しないように絶縁膜を介して交差される。そこで以下に、本発明の実施例としてＴＦＴマトリクス回路の一部を取り上げて説明する。
（ａ）本発明の第１実施例の説明
図２〜図９は、本発明の第一実施例を解説するための工程要所におけるＴＦＴマトリクスの要部説明図であり、図中(A) は要部平面、(B) はＸ−Ｘに沿う断面をそれぞれ表し、要部平面(A) では、簡明にするために積層されている層の図示を一部省略したものがある。以下、これらの図を参照しつつ詳細に説明する。
【００３７】図２に示すまでの工程を説明する。まず、スパッタリング法を適用することにより、
ガラス等の透明絶縁体からなる基板２１上に厚さ例えば８０nmのTi膜を形成する。
前工程で形成したTi膜をパターニングしてゲート電極２２とゲートバスライン２３を形成する。
【００３８】
次に、ベースガスをSiH
4
とするプラズマ化学気相堆積（plasma chemical vapour deposition:Ｐ−ＣＶＤ）法を適用することにより、厚さ例えば４００nmのSiN からなるゲート絶縁膜２４と、厚さ例えば１５nm〜５０nmのa-Siからなる活性層２５と、厚さ例えば１２０nmのSiN からなるチャネル保護膜２６を順に形成する。
【００３９】次に、図３に示すまでの工程を説明する。まず、リソグラフィ技術におけるレジストプロセスを適用することにより、
ゲート電極２２上にのみゲート電極２２よりも幅が狭いチャネル保護膜２６を残すためのパターンをもつレジスト膜２７を形成する。そして、エッチングガスとしてBCl
3
とCl
2
 の混合ガス、或いはCF
4
 とO
2
の混合ガスを使用するＲＩＥ法を適用することにより、チャネル保護膜２６及び活性層２５を異方性にエッチングして、ゲート電極２２よりも幅が狭い形状にパターニングする。
【００４０】次に、図４に示すまでの工程を説明する。まず、エッチャントとしてフッ化水素酸系エッチング液を使用するウェットエッチング法を適用することにより、レジスト膜２７を残した状態で、チャネル保護膜２６のみを等方性エッチングする。この等方性エッチングでは、レジスト膜２７が存在していることから、チャネル保護膜２６はサイドエッチングされることになり、そのサイドエッチング量は、例えば１μｍ〜２μｍである。
【００４１】この等方性エッチングの際に、チャネル保護膜２６とはエッチャントが同じであるSiN からなるゲート絶縁膜２４が表出されるが、これは、SiN 膜をＰ−ＣＶＤ法で成膜する際の条件を適切に選択することでフッ化水素酸系エッチング液に対するエッチングレートを大きく変化させることができるので、問題は起こらない。
【００４２】具体的には、チャネル保護膜２６を構成するSiN を成膜する際に、基板２１の温度を低く維持する、ソースガスの希釈ガス（例えばH2やN2など）のうちのH2ガスの流量比率を小さくする、或いは、ソースガス（SiH4、NH3 ）のうちのSiH4の流量比率を小さくする、などの手段を採ることでチャネル保護膜２６のエッチングレートを大きくすることができる。
【００４３】
なお、本工程、即ち、チャネル保護膜２６のサイド・エッチングは、チャネル保護膜２６及び活性層２５をメサ状にパターニングしてから行っているが、活性層２５のパターニングを行うことなく、チャネル保護膜２６のみを始めから等方性エッチングし、そのパターニング及びサイド・エッチングを連続して行い、その後、レジスト膜２７をマスクとする活性層２５の異方性エッチングを行うようにしてもよい。何れにせよ、チャネル保護膜２６のサイドエッチングを確実にするためには、前記の手段を採って、チャネル保護膜２６のエッチングレートをゲート絶縁膜２４のそれに比較して大きくしておくことが肝要である。
【００４４】次に、図５に示すまでの工程を説明する。まず、レジスト剥離液中にレジスト膜２７を浸漬してこれを除去してから、オスフィン（PH3)を含むガスの放電空間に曝すことにより、チャネル保護膜２６の周辺に表出された活性層２５の縁部に燐をドープし、ｎ+ −a-Siからなる電極コンタクト領域２５Ａを形成する。
【００４５】その燐のドーピング方法は、ＴＦＴマトリクスを製造する場合に多用されているＰ−ＣＶＤ装置を利用して実施することが可能であるから大変簡便な手段である。その他の手段としては、活性層２５の表出された部分に選択的に不純物を導入することができ、かつ活性化することができる技術であれば何れを採用してよい。
【００４６】ちなみに、燐の気相ドーピング方法を例示すると、次の３つがある。
１通常の平行平板型Ｐ−ＣＶＤ装置中に基板を入れてPH3 を含むガス（例えばPH3 と、H2，Ar，H2などの希釈ガス）の放電空間に曝す方法（本実施例で採用した方法）。この方法については、第２実施例として詳述する。
２燐イオンのみを質量分析で分離抽出して用いる通常の燐イオン注入法。
【００４７】３例えば、PH3 とH2の混合ガスなどのプラズマソースから質量分析による分離無しでイオンを抽出し、プラズマ空間から離れた場所におかれた基板に電界加速してイオン注入する方法（イオンシャワー）。この場合、燐イオンの他に雑多のイオンが注入される（その一例として特開昭６３−１９４３２６号公報を参照）。
【００４８】その他に、チャネル保護膜２６から露出した活性層２５にｎ+ シリコン層を成膜してコンタクト領域を形成する方法もあるが、これによればパターニングを行って画素部となる領域のｎ+ シリコン層を除去する必要があり、マスク工程が増えることになるので適当でない。なお、電極コンタクト領域２５Ａへの不純物導入をイオンシャワーで行った場合には、次の工程に移る前に、薄いフッ化水素酸系エッチング液によるスライト・エッチングを行ったり、或いは、H 2 プラズマ処理を行ってｎ+ −a-Siからなる電極コンタクト領域２５Ａ表面の自然酸化膜を除去してもよい。
【００４９】次に、図６に示すまでの工程を説明する。まず、
スパッタリング法を適用することにより、厚さが例えば８０nmのＩＴＯ膜と厚さが２００nmのMo膜を順に形成する。
この後に、リソグラフィー技術のレジストプロセスを適用することにより、画素電極、ソース電極、ドレイン電極、ドレインバスラインの各形成領域を覆うパターンのレジスト膜（図示せず）を形成してから、エッチング・ガスとして例えばBCl
3
とCl
2
 の混合ガス  或いはSF
6
 ガス或いはCF
4
 とＯ
2
 の混合ガスなどから選択したガスを用いてプラズマエッチング法を適用することにより、Mo膜をパターニングする。
【００５０】なお、静電気によるダメージを受けることが懸念される場合には、エッチャントを燐酸系エッチング液とするウェットエッチング法を適用してMo膜をパターニングしてもよい。次に、そのレジスト膜をマスクにしてそのまま使用し、エッチャントをHCl とHNO 3 の混合液、或いはHCl とFeCl2 の混合液を用いるウェットエッチング法を適用することにより、ＩＴＯ膜をパターニングする。
【００５１】続いて、そのレジスト膜をマスクとして、エッチングガスをBCl3とCl2 の混合ガスとするＲＩＥ法を適用することにより、前記マスクからはみ出ている電極コンタクト領域２５Ａの不用部分をエッチング除去する。これにより、ソース領域とドレイン領域の導通が断たれることになる。この後に、マスクとしてレジスト膜を除去する。
【００５２】以上の工程を経ることにより、ＩＴＯ膜並びにMo膜からなる二層膜で構成されたソース電極２８、同じくその二層膜で構成されたドレイン電極２９、同じくその二層膜で構成されたドレインバスライン３０、およびＩＴＯ膜からなる画素電極３１が形成されたことになる。次に、図７、８、９に示す状態までの工程を説明する。」
ｃ　【図６】（Ｂ）
（イ）引用例１発明について
　上記（ア）の記載から、引用例１には、実質的に次の発明（以下、「引用例１発明」という。）が記載されているものと認められる。
「スパッタリング法を適用することにより、ガラス等の透明絶縁体からなる基板２１上にTi膜を形成し、形成したTi膜をパターニングしてゲート電極２２を形成し、
　基板２１およびゲート電極２２上に、SiNからなるゲート絶縁膜２４と、a-Siからなる活性層２５と、SiNからなるチャネル保護膜２６を順に形成し、
　チャネル保護膜２６上に、ゲート電極２２上にのみゲート電極２２よりも幅が狭いチャネル保護膜２６を残すためのパターンをもつレジスト膜２７を形成し、
　チャネル保護膜２６のみを等方性エッチングし、そのパターニング及びサイド・エッチングを連続して行い、その後、レジスト膜２７をマスクとする活性層２５の異方性エッチングを行い、
　スパッタリング法を適用し、ＩＴＯ膜とMo膜を順に形成し、この後に、リソグラフィー技術のレジストプロセスを適用することにより、チャネル保護膜２６および活性層２５上に、ソース電極およびドレイン電極を形成することにより製造された、
　薄膜トランジスタにより駆動される液晶表示パネル。」
イ　引用例２について
（ア）引用例２の記載
　原査定の拒絶の理由に引用された、特開２００９−９９８４７号公報（以下、「引用例２」という。）には、図面とともに、以下のことが記載されている。
ａ　「【０１０３】
　本実施例のＡＭ型ＯＬＥＤディスプレイについて以下に説明する。
【０１０４】
　図１０は、本実施例に用いるガラス基板上の逆スタガー（ボトムゲート）型ＴＦＴ素子である。本ＴＦＴ素子の作成方法を以下に示す。
【０１０５】
　まず、ガラス基板１１にスパッタ法を用い透明伝導膜ＩＺＯを１５０ｎｍ成膜後、フォトリゾグラフィー法と塩酸を用いたウェットエッチング法により、ゲート電極１２を形成する。
【０１０６】
　続いて、スパッタ法によりａ−ＳｉＯｘによる第１の絶縁膜１３を２００ｎｍ成膜する。その際、スパッタターゲットにはＳｉＯ２ターゲットを用い、スパッタガスにＡｒガスを用いる。
【０１０７】
　次に、
室温においてスパッタ法で活性層１４として用いるａ−ＩＧＺＯの酸化物半導体膜を２０ｎｍ成膜する。ここで、ａ−ＩＧＺＯ膜の安定化処理として、大気中で２５０℃において２０分の安定化処理を行う。
【０１０８】
　次に、活性層の保護とエッチングストップ機能のため、第２の絶縁膜１５として、スパッタ法によりａ−ＳｉＯｘによる絶縁層を１００ｎｍ成膜する。その際、スパッタガスとしてＯ２／Ａｒ混合ガス比５０％の酸化性雰囲気を用いる。その後、第２の絶縁膜のパターニングを、フォトリソグラフィー法とＣＦ４ガスによるドライエッチングを用いて行う。
【０１０９】
　次に、透明伝導膜ＩＴＯを１５０ｎｍスパッタ法により成膜後、フォトリソグラフィー法と市販のＩＴＯエッチング液を用いたウェットエッチング法によりソース電極１６、ドレイン電極１７を形成する。
【０１１０】
　こうして、
図１０に示す逆スタガー（ボトムゲート）型透明ＴＦＴ素子
【０１１１】
　前記ゲート電極、ソース電極及びドレイン電極としてＩＺＯ、ＩＴＯなどの透明導電性酸化膜はもちろん、Ｎｉ、Ｃｒ、Ｒｈ、Ｍｏ、Ｎｄ、Ｔｉ、Ｗ、Ｔａ、Ｐｂ、Ａｌなどの金属や、これらを含む合金又はシリサイドも用いることができる。また、ゲート電極、ソース電極及びドレイン電極をそれぞれ別の材料で形成する、あるいは各電極の１部を別の材料で形成することも可能である。
【０１１２】
　図１０に示したＴＦＴを用いて、ＡＭ型ＯＬＥＤディスプレイの基本構成要素である画素を形成することができる。図１１に、図１０に示したＴＦＴとＯＬＥＤ素子を含む構成例を示す。図１０の構成部材と同一構成部材については同一符号を付して説明を省略する。
【０１１３】
　図１１において、アノード電極１８はソース電極と接続され、貫通電極及び透明電極を構成する。アノード電極１８の透明電極部分とカソード電極２１との間に有機発光層２０が設けられる。カソード電極２１は例えば炭酸セシウムとアルミニウムとで構成される。１９は平坦化膜を示す。
【０１１４】
　
本実施例のＡＭ型ＯＬＥＤディスプレイは、ＴＦＴに対し、２５０℃の安定化処理行っているため、電気的ストレス耐性が高い。
【０１１５】
　又、本実施例では、ガラス基板上に作成するが、耐熱が２５０℃程度あるプラスチック基板でも同様に作成可能である。その場合、フレキシブルディスプレイも可能となる。
【０１１６】
　さらに、
本実施例の図１０に示したＴＦＴは
ＡＭ型ＬＣＤ
にも用いることができる。
【産業上の利用可能性】
【０１１７】
　本発明は、
電気的ストレス耐性が良好な薄膜トランジスタに適用可能で、
ＡＭ型ＬＣＤ
に用いることができる。
（イ）引用例２記載事項について
　上記（ア）の記載から、引用例２には、実質的に次の事項（以下、「引用例２記載事項」という。）が記載されているものと認められる。
「電気的ストレス耐性が良好な薄膜トランジスタを得るために、活性化層としてａ−ＩＧＺＯの酸化物半導体膜を用い、また、電気的ストレス耐性が良好な薄膜トランジスタをＡＭ型ＬＣＤに用いること。」
ウ　対比・判断
（ア）本件補正発明と引用例１発明とを対比する。
ａ　引用例１発明の「ガラス等の透明絶縁体からなる基板２１」，「ゲート電極２２」，「ゲート絶縁膜２４」，「SiNからなるチャネル保護膜２６」，「ソース電極およびドレイン電極」および「薄膜トランジスタ」は、それぞれ本件補正発明の「基板」，「第１電極」，「第１絶縁膜」，「エッチング防止パターン」，「第２電極および第３電極」および「薄膜トランジスタ」に相当する。
ｂ　引用例１発明の「a-Siからなる活性層２５」は、本件補正発明の「酸化物半導体パターン」と、薄膜トランジスタの「チャネル領域を形成するための半導体層」である点で共通する。
ｃ　引用例１発明の「チャネル保護膜２６および活性層２５上に」形成された「ソース電極およびドレイン電極」は、本件補正発明の「前記エッチング防止パターンおよび前記酸化物半導体パターン上の第２電極および第３電極」と、「前記エッチング防止パターンおよび」「チャネル領域を形成するための半導体層」「上の第２電極および第３電極」である点で共通する。
ｄ　引用例１発明は「基板２１およびゲート電極２２上に、SiNからなるゲート絶縁膜２４と、a-Siからなる活性層２５と、SiNからなるチャネル保護膜２６を順に形成し」、その後、「チャネル保護膜２６のみを等方性エッチングし、そのパターニング及びサイド・エッチングを連続して行」った上で「レジスト膜２７をマスクとする活性層２５の異方性エッチングを行」っているから、「ゲート絶縁膜２４」は、「チャネル保護膜２６」の下の部分と、「チャネル保護膜２６」が上にない部分とが存在していると認められる。
　そうすると、引用例１発明の「チャネル保護膜２６」は、本件補正発明の「前記第１絶縁膜は、前記エッチング防止パターンの下に配置された第１領域および前記第１領域の外部に配置された第２領域を含」むことと同様の構成を有していると認められる。
ｅ　引用例１発明は「薄膜トランジスタにより駆動される液晶表示パネル」であるから、「液晶表示パネル」は「薄膜トランジスタ」を含んでいるといえる。そうすると、引用例１発明の「液晶表示パネル」は、本件補正発明の「薄膜トランジスタを含むパネル」に相当する。
ｆ　そうすると、本件補正発明と引用例１発明とは、以下（イ）の点で一致し、また、以下（ウ）の点で相違する。
（イ）一致点
「基板と、
　前記基板上の第１電極と、
　前記第１電極上の第１絶縁膜と、
　前記第１絶縁膜上のチャネル領域を形成するための半導体層と、
　前記チャネル領域を形成するための半導体層上のエッチング防止パターン、および
　前記エッチング防止パターンおよび前記チャネル領域を形成するための半導体層上の第２電極および第３電極を含み、
　前記第１絶縁膜は、前記エッチング防止パターンの下に配置された第１領域および前記第１領域の外部に配置された第２領域を含む薄膜トランジスタを含むパネル。」
（ウ）相違点
［相違点１］
　本件補正発明は「チャネル領域を形成する半導体層」が「酸化物半導体パターン」であるのに対して、引用例１発明は「チャネル領域を形成する半導体層」が「a-Siからなる活性層２５」である点。
［相違点２］
　本件補正発明は「前記第１領域の厚さは、前記第２領域の厚さより大きく」なっているのに対して、引用例１発明は「第１領域」と「第２領域」の厚さの大小について明記されていない点。
［相違点３］
　本件補正発明は「前記酸化物半導体パターンの両側面と前記第１絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置」しているのに対して、引用例１発明は「a-Siからなる活性層２５」の両側面と、「a-Siからなる活性層２５」と重畳される領域の「ゲート絶縁膜２４」の両側面との関係について明記されていない点。
（エ）以下、上記相違点について検討する。
［相違点１］について
　引用例２に記載されているように、電気的ストレス耐性が良好な薄膜トランジスタを得るために、活性化層として「ａ−ＩＧＺＯの酸化物半導体膜」を用いることは公知の技術である。
　そして、引用例１発明の「液晶表示パネル」において、「薄膜トランジスタ」がより電気的ストレス耐性が良好な「薄膜トランジスタ」により構成された方が望ましいことは自明のことであり、電気的ストレス耐性が良好な「薄膜トランジスタ」を得るために、引用例１発明の「a-Siからなる活性層２５」を「ａ−ＩＧＺＯの酸化物半導体膜」とすることは当業者が適宜為し得たものであると認められる。
［相違点２］について
　引用例１【００３９】に「エッチングガスとしてBCl3とCl2 の混合ガス、或いはCF4 とO2の混合ガスを使用するＲＩＥ法を適用することにより、チャネル保護膜２６及び活性層２５を異方性にエッチングして、ゲート電極２２よりも幅が狭い形状にパターニングする。」と記載されているように、引用例１に記載された「異方性エッチング」は「SiNからなるチャネル保護膜２６」をエッチングするから、SiNをエッチングすると認められる。
　そうすると、引用例１発明の「レジスト膜２７をマスクとする活性層２５の異方性エッチングを行」った際に、異方性エッチングが行われ「活性層２５」が取り除かれた時に、「活性層２５」が取り除かれた領域の下にある「SiNからなるゲート絶縁膜２４」もエッチングガスに曝され、エッチングされると認められる。
　そして、引用例１発明の「レジスト膜２７」は、「チャネル保護膜２６を残すためのパターンをもつ」ものであるから、「レジスト膜２７」の下の「チャネル保護膜２６」は残され、「レジスト膜２７」が上に無い「チャネル保護膜２６」は、「チャネル保護膜２６のみを等方性エッチング」することによって除去されること、また、「活性層２５の異方性エッチング」は、「レジスト膜２７をマスク」としているから、「レジスト膜２７」の下はエッチングされないことを考慮すると、引用例１発明の「ゲート絶縁膜２４」の「チャネル保護膜２６」の下である「第１領域」の厚さは、「ゲート絶縁膜２４」の「第１領域の外部に配置された第２領域」の厚さより大きくなっていると認められるから、相違点２は実質的相違点ではない。
［相違点３］について
　［相違点２］で検討したように、引用例１発明の「ゲート絶縁膜２４」は、「活性層２５の異方性エッチング」を行った際に、異方性エッチングが行われ「活性層２５」が取り除かれた時に、「活性層２５」が取り除かれた領域の下にある「SiNからなるゲート絶縁膜２４」もエッチングガスに曝され、エッチングされるから、「活性層２５」の両側面と「ゲート絶縁膜２４」のうち「活性層２５」と重畳される領域の両側面が互いに同一直線上に位置する構造になっていると認められる。
　そして、これと同様にして、［相違点１］で検討したように、引用例１発明の「活性層２５」を「ａ−ＩＧＺＯの酸化物半導体膜」とした際に、「ａ−ＩＧＺＯの酸化物半導体膜」の両側面と「ゲート絶縁膜２４」のうち「ａ−ＩＧＺＯの酸化物半導体膜」と重畳される領域の両側面が互いに同一直線上に位置する構造とすることは当業者が適宜為し得たものであると認められる。
エ　請求人の主張について
　請求人は、平成２８年１月２６日付の意見書において
「２.２ 補正後の本願発明の課題・目的及び作用・効果
　補正後の請求項１によると、第１絶縁膜（ゲート絶縁膜３２）の厚さが、エッチング防止パターンの下に配置された第１領域にて、その外部の領域である第２領域におけるよりも大きくなっています。この第１領域は、補正後の請求項２などから明らかなように、第１絶縁膜（ゲート絶縁膜３２）がエッチングされていない領域であり、実際には、本願図１２のように、酸化物半導体パターン（４２ａ）と重畳する領域です。
　したがって、第１絶縁膜（ゲート絶縁膜３２）について、酸化物半導体パターン（４２ａ）に重畳する領域と、それ以外の領域との間で、段差を有するようにすることができます。そして、この段差の箇所にて、第２電極（ソース電極６５）及び第３電極（ドレイン電極６６）が、酸化物半導体パターン（４２ａ）の側面の少なくとも一部を覆うようにすることができます。
　本願発明は、ＴＦＴを形成するなどの目的で、配線または導電層パターンが第１電極（ゲート電極２４）の縁の段差部をまた（跨）いで延びる場合に、段差部での断線を効果的に防止するという、斬新な課題及び目的の設定に基づきなされたものです。
　本願発明によると、具体的には、第２電極（ソース電極６５）及び第３電極（ドレイン電極６６）が跨いで延びる段差部が、本願図９に示すように、小刻みの階段状となっています。すなわち、図９に示すように、第２電極（ソース電極６５）は、絶縁基板（１０）上の第１絶縁膜（ゲート絶縁膜３２）上→ゲート電極２４上の第１絶縁膜（ゲート絶縁膜３２）上→酸化物半導体パターン（酸化物半導体層４２ａ）上→エッチング防止パターン上と、階段状に形成されます。これによって、第２電極を滑らかに層状に形成することができ、断線を効果的に防ぐことができます。第３電極も同様に階段状に滑らかに形成されます。」
旨主張している。
　しかしながら、本件補正発明は、「第１電極（ゲート電極２４）」について「前記基板上の第１電極、前記第１電極上の第１絶縁膜と、」としか記載されておらず、「配線または導電層パターンが第１電極（ゲート電極２４）の縁の段差部をまた（跨）いで延びる」との限定は行っていない。
　そうすると、本件補正発明は本願【図９】に示すような「第１電極」による段差を含む小刻みの階段状となっているもの以外に、「第１電極」の幅が「エッチング防止パターン」の幅より狭いために、「第１電極」による段差がないものも含んでいる。
　そして、後者の場合、「前記酸化物半導体パターンの両側面と前記第１絶縁膜のうち前記酸化物半導体パターンと重畳される領域の両側面が互いに同一線上に位置」することにより生ずる段差は、「第１の領域」と「第２の領域」の厚さが同じ場合に比べ大きくなり、「第１の領域」と「第２の領域」の厚さが同じ場合に比べ、段差部での断線がしやすくなる構造となる。
　そのため、本件補正発明に関する「断線を効果的に防ぐことができます。」という、請求人の上記主張は採用できない。
オ　進歩性についての結論
　そして、上記相違点を総合的に勘案しても、本件補正発明の奏する作用効果は、引用例１発明及び引用例２に記載された公知技術の奏する作用効果から予測される範囲内のものにすぎず、格別顕著なものということはできない。
　よって、本件補正発明は、引用例１発明および引用例２記載の公知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができず、特許出願の際独立して特許を受けることができないものである。
３　むすび
　「２　補正の適否について」で検討したとおり、本件補正発明は、特許出願の際独立して特許を受けることができるものではない。
　したがって、本件補正は、特許法第１７条の２第６項において準用する同法第１２６条第７項の規定に違反するので、同法第１５９条第１項で読み替えて準用する同法第５３条第１項の規定により却下すべきものである。
第３　補正却下の決定を踏まえた検討
１　本願発明
　平成２８年９月３０日付けの手続補正は、上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成２８年１月２６日付けの手続補正書によって補正された特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
「基板と、
　前記基板上の第１電極と、
　前記第１電極上の第１絶縁膜と、
　前記第１絶縁膜上の酸化物半導体パターンと、
　前記酸化物半導体パターン上のエッチング防止パターン、および
　前記エッチング防止パターンおよび前記酸化物半導体パターン上の第２電極および第３電極を含み、
　前記第１絶縁膜は、前記エッチング防止パターンの下に配置された第１領域および前記第１領域の外部に配置された第２領域を含み、
　前記第１領域の厚さは、前記第２領域の厚さより大きい薄膜トランジスタを含むパネル。」
２　引用例
　原査定の拒絶の理由に引用された引用例１および２には、上記「第２　［理由］２（２）」に記載したとおりの事項が記載されている。
３　対比・判断
　本願発明は、上記「第２　［理由］」で検討した本件補正発明から、上記「第２　［理由］２（１）」に記載した補正事項イに係る限定を省いたものである。
　そうすると、本願発明の構成要件を全て含み、更に他の要件を付加したものに相当する本件補正発明が、前記「第２　［理由］２（２）」に記載したとおり、引用例１および２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１および２に記載された発明に基づいて当業者が容易に発明をすることができたものである。
４　むすび
　以上のとおり、本願発明は、引用例１および２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　したがって、本願は他の請求項について検討するまでもなく拒絶されるべきものである。
　
　よって、結論のとおり審決する。