(57)【要約】  等化送信機、等化受信機、およびしきい値生成回路を有するシグナリングシステムである。等化送信機は、信号を受信回路に送信する。等化受信機内の第１のサンプリング回路が、信号をサンプリングして、信号が第１のしきい値を上回るかどうかを判定し、等化受信機内の第２のサンプリング回路が、信号をサンプリングして、信号が第２のしきい値を上回るかどうかを判定する。第１の信号が第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、等化送信機の駆動強度と、等化器内の等化信号ドライバの駆動強度とを調節する。第１の信号が第２のしきい値を上回るかどうかに少なくとも部分的に基づいて第２のしきい値を調節する。しきい値生成回路は、第１および第２の制御値を組み合わせて第１のしきい値を生成する。【特許請求の範囲】
【請求項１】
シグナリングシステム内の動作の方法であって、
第１のサンプリング回路において第１の信号をサンプリングし、前記第１の信号が第１のしきい値を上回るかどうかを判定すること、
第２のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が第２のしきい値を上回るかどうかを判定すること、
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる少なくとも１つの出力ドライバ回路の駆動強度を調節すること、および、
前記第１の信号が前記第２のしきい値を上回るかどうかに少なくとも部分的に基づいて前記第２のしきい値を調節することを含む方法。
【請求項２】
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる少なくとも１つの出力ドライバ回路の駆動強度を調節することが、前記第１の信号が前記第１および第２のしきい値の両方を上回る場合に、少なくとも１つの出力ドライバ回路の駆動強度を上げることを含む、請求項１に記載の方法。
【請求項３】
前記第１の信号が前記第１および第２のしきい値のうちの一方だけを上回る場合に、前記少なくとも１つの出力ドライバ回路の駆動強度を下げることをさらに含む、請求項２に記載の方法。
【請求項４】
前記第１の信号が前記第１および第２のしきい値のいずれをも上回らない場合に、前記少なくとも１つの出力ドライバの駆動強度を上げることをさらに含む、請求項３に記載の方法。
【請求項５】
第１のサンプリング回路において第１の信号をサンプリングし、前記第１の信号が第１のしきい値を上回るかどうかを判定することが、前記第１の信号と、上側および下側の安定状態信号レベルのほぼ中間に位置するしきい値とを比較することを含む、請求項１に記載の方法。
【請求項６】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１の信号が第１のしきい値を上回るかどうかを判定することが、前記差動信号の前記第１の成分信号が前記第１および第２の成分信号のコモンモードを上回るかどうかを判定することを含む、請求項１に記載の方法。
【請求項７】
前記少なくとも１つの出力ドライバが、並列に結合された複数の駆動トランジスタを含み、前記駆動トランジスタのそれぞれがそれぞれの制御線によって有効にされ、前記少なくとも１つの出力ドライバ回路の駆動強度を調節することが、前記駆動トランジスタのうちの１つの駆動トランジスタに結合された前記制御線をアクティブ化することを含む、請求項１に記載の方法。
【請求項８】
前記第２のしきい値を調節することが、Ｎ個の信号サンプルのうちの所定部分より多くが前記第２のしきい値を上回る場合に前記第２のしきい値を増やすことを含み、前記Ｎ個の信号サンプルが、前記第２のサンプリング回路における前記第１の信号のサンプリングを含む、請求項１に記載の方法。
【請求項９】
第３のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が第３のしきい値を上回るかどうかを判定すること、
第４のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が第４のしきい値を上回るかどうかを判定すること、および、
前記第１の信号が前記第１、第３、および第４のしきい値を超えるかどうかに応じて２ビットのデジタル値を生成することをさらに含む、請求項１に記載の方法。
【請求項１０】
前記２ビット値を生成することが、
前記第１の信号が前記第１のしきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかにある前記２ビット値の最上位ビットを生成すること、および、
前記第１の信号が前記第３および第４のしきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかにある前記２ビット値の最下位ビットを生成することを含む、請求項９に記載の方法。
【請求項１１】
前記第１の信号が前記第３および第４のしきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかにある最下位ビットを生成することが、
前記第１の信号が前記第３および第４のしきい値の両方を上回る場合には、前記第１の状態にある前記最下位ビットを生成すること、
前記第１の信号が前記第３および第４のしきい値のいずれをも上回らない場合には、前記第１の状態にある前記最下位ビットを生成すること、および、
前記第１の信号が前記第３および第４のしきい値のうちの一方だけを上回る場合には、前記第２の状態にある前記最下位ビットを生成することを含む、請求項１０に記載の方法。
【請求項１２】
シグナリングシステム内の動作の方法であって、
複数の出力ドライバを有する送信回路から第１の信号を出力すること、
前記第１の信号がしきい値レベルを上回るかどうかを判定すること、
前記第１の信号が前記しきい値レベルを上回るかどうかに応じて前記しきい値レベルを調節すること、および、
前記第１の信号が前記しきい値レベルを上回るかどうかに応じて前記複数の出力ドライバのうちの少なくとも１つの出力ドライバの駆動強度を調節することを含む方法。
【請求項１３】
前記送信回路から第１の信号を出力することが、前記複数の出力ドライバから複数の成分信号をそれぞれ出力することを含み、前記複数の成分信号のそれぞれが前記第１の信号に寄与する、請求項１２に記載の方法。
【請求項１４】
前記複数の出力ドライバから複数の成分信号を出力することが、前記複数の出力ドライバの中で複数の電流をシンクして、第１の信号線に電圧レベルを発生させることを含む、請求項１３に記載の方法。
【請求項１５】
前記複数の出力ドライバの中で複数の電流をシンクして、前記第１の信号線に電圧レベルを発生させることが、前記複数の電流の合計である全電流を前記第１の信号線から引き込むことを含み、前記第１の信号線が、終端インピーダンスを介して基準電圧に結合され、前記第１の信号線に発生する前記電圧レベルが、前記全電流と、前記終端インピーダンスと、前記基準電圧との関数である、請求項１４に記載の方法。
【請求項１６】
前記第１の信号線が第１の末端と第２の末端とを有し、前記第１の信号線が前記第１の末端において前記基準電圧に結合される、請求項１５に記載の方法。
【請求項１７】
前記第１の信号線がさらに、前記第２の末端において前記基準電圧に結合される、請求項１６に記載の方法。
【請求項１８】
送信回路から第１の信号を出力することが、前記第１の信号を信号経路に出力することを含み、前記第１の信号がしきい値レベルを上回るかどうかを判定することが、前記信号経路に結合されたサンプリング回路の中で前記第１の信号をサンプリングすることを含む、請求項１２に記載の方法。
【請求項１９】
サンプリング回路内で前記第１の信号をサンプリングすることが、前記第１の信号が前記しきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかを有するサンプル値を生成することを含む、請求項１８に記載の方法。
【請求項２０】
第１の状態または第２の状態のいずれかを有するサンプル値を生成することが、
前記第１の信号を前記しきい値レベルと比較すること、
前記第１の信号が前記しきい値レベルを上回る場合に、前記第１の状態にある前記サンプル値を生成すること、および、
前記しきい値レベルが前記第１の信号を上回る場合に、前記第２の状態にある前記サンプル値を生成することを含む、請求項１９に記載の方法。
【請求項２１】
前記しきい値レベルを調節することが、
前記第１の信号が前記しきい値レベルを上回る場合に前記しきい値レベルを増やすこと、および、
前記しきい値レベルが前記第１の信号を上回る場合に前記しきい値レベルを減らすことを含む、請求項１９に記載の方法。
【請求項２２】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１の信号を前記信号経路に出力することが、前記第１の成分信号を前記信号経路の第１の信号線に出力すること、および、前記第２の成分信号を前記信号経路の第２の信号線に出力することを含む、請求項１８に記載の方法。
【請求項２３】
前記第１の信号をサンプリングすることが、前記第１の成分信号が前記第２の成分信号を、前記しきい値レベルより上回るかどうかに応じて第１の状態または第２の状態のいずれかを有するサンプル値を生成することを含む、請求項２２に記載の方法。
【請求項２４】
前記第１の成分信号が前記第２の成分信号を、前記しきい値レベルより上回るかどうかに応じて第１の状態または第２の状態のいずれかを有するサンプル値を生成することが、前記第１の成分信号が前記第２の成分信号を前記しきい値レベル分だけ上回る場合に前記サンプリング回路内の差動増幅器の出力ノードがほぼ同じ電圧レベルで駆動されるように、前記差動増幅器をバイアスすることを含む、請求項２３に記載の方法。
【請求項２５】
前記しきい値レベルを調節することが、
前記第１の成分信号が前記第２の成分信号を、前記しきい値レベルより上回る場合に前記しきい値レベルを増やすこと、および、
前記第１の成分信号が前記第２の成分信号を上回る分が前記しきい値レベルを超えない場合に前記しきい値レベルを減らすことを含む、請求項２３に記載の方法。
【請求項２６】
少なくとも１つの出力ドライバの駆動強度を調節することが、前記複数の出力ドライバの駆動強度をそれぞれ制御する複数の駆動強度値を更新することを含む、請求項１２に記載の方法。
【請求項２７】
複数の駆動強度値を更新することが、前記少なくとも１つの出力ドライバの駆動強度を上げるために、前記複数の駆動強度値のうちの第１の駆動強度値をインクリメントすることを含む、請求項２６に記載の方法。
【請求項２８】
前記複数の駆動強度値を更新することが、前記複数の駆動強度値のうちの第２の駆動強度値をデクリメントして、前記複数の出力ドライバのうちの対応する１つの出力ドライバの駆動強度を下げることを含む、請求項２７に記載の方法。
【請求項２９】
前記駆動強度値の合計が所定の最大値に収まるようにするために、前記駆動強度値のうちの他の１つまたは複数の駆動強度値を調節することをさらに含む、請求項２７に記載の方法。
【請求項３０】
前記駆動強度値の合計が所定の最大値に収まるようにするための変倍係数に応じて、前記駆動強度値を変倍することをさらに含む、請求項２８に記載の方法。
【請求項３１】
集積回路素子内の動作の方法であって、
送信回路内に含まれる複数の出力ドライバによって生成される信号のレベルを制御する、前記送信回路内の第１のレベルの消費電力を表す第１の複数の駆動強度値を生成すること、
前記第１の複数の駆動強度値のうちの１つまたは複数の駆動強度値をインクリメンタルに調節して、前記送信回路内の第２のレベルの消費電力を表す第２の複数の駆動強度値を生成すること、および、
前記第２のレベルの消費電力に対する前記第１のレベルの消費電力の比率によって、前記第２の複数の駆動強度値を変倍することを含む方法。
【請求項３２】
前記第２のレベルの消費電力に対する前記第１のレベルの消費電力の比率によって、前記駆動強度値を変倍することが、
前記第１のレベルの消費電力と前記第２のレベルの消費電力との差分に対応する残差値を生成すること、
前記第２の複数の駆動強度値のそれぞれと、前記第１のレベルの消費電力に対する前記残差値の近似比率とを掛け合わせることによって複数の調節値を生成すること、および、
前記複数の調節値を、前記第２の複数の駆動強度値から、それぞれ差し引くことを含む、請求項３１に記載の方法。
【請求項３３】
前記第１のレベルの消費電力が、前記複数の出力ドライバによって消費される最大電力を表す、請求項３２に記載の方法。
【請求項３４】
前記最大電力が、前記複数の出力ドライバによって消費されるピーク電力である、請求項３３に記載の方法。
【請求項３５】
前記最大電力が、前記複数の出力ドライバによって消費される平均電力である、請求項３３に記載の方法。
【請求項３６】
前記第２の複数の駆動強度値のそれぞれと、前記第１のレベルの消費電力に対する前記残差値の近似比率とを掛け合わせることが、前記第２の複数の駆動強度値のそれぞれを、前記残差値で示されたビット数だけ右シフトすることを含む、請求項３２に記載の方法。
【請求項３７】
集積回路素子内の動作の方法であって、
送信回路内に含まれる、対応する複数の出力ドライバによって生成される信号のレベルを制御することに用いられる複数の駆動強度値をインクリメンタルに調節すること、前記調節された複数の駆動強度値が前記送信回路内の第１のレベルの消費電力を表すこと、
前記第１のレベルの消費電力が前記送信回路内の最大レベルの消費電力を上回るかどうかを判定すること、および、
前記第１のレベルの消費電力が前記最大レベルの消費電力を上回る場合に前記複数の駆動強度値のうちの所定の駆動強度値を減らすことを含む方法。
【請求項３８】
前記複数の駆動強度値をインクリメンタルに調節することが、前記複数の駆動強度値のうちの前記所定の駆動強度値を除く、前記複数の駆動強度値のサブセットを調節することを含む、請求項３７に記載の方法。
【請求項３９】
前記複数の駆動強度値の前記サブセットが、前記複数の出力ドライバのうちのプライマリ出力ドライバによる信号送信によって生じるシンボル間干渉を低減するために用いられる、前記複数の出力ドライバのサブセットに供給される、請求項３８に記載の方法。
【請求項４０】
前記複数の駆動強度値のうちの前記所定の駆動強度値が、前記プライマリ出力ドライバに供給される、請求項３９に記載の方法。
【請求項４１】
前記第１のレベルの消費電力が前記送信回路内の最小レベルの消費電力を下回るかどうかを判定すること、および、
前記第１のレベルの消費電力が前記最小レベルの消費電力を下回る場合に前記複数の駆動強度値のうちの所定の駆動強度値を増やすことをさらに含む、請求項３７に記載の方法。
【請求項４２】
前記最大レベルの消費電力が、プログラムされる値である、請求項３７に記載の方法。
【請求項４３】
前記最大レベルの消費電力が、前記送信回路のピーク電力制限に対応する、請求項３７に記載の方法。
【請求項４４】
前記最大レベルの消費電力が、前記送信回路の平均電力制限に対応する、請求項３７に記載の方法。
【請求項４５】
シグナリングシステム内の動作の方法であって、
第１のサンプリング回路において第１の信号をサンプリングし、前記第１の信号が第１のしきい値を上回るかどうかを判定すること、
第２のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が第２のしきい値を下回るかどうかを判定すること、および、
前記第１の信号が前記第１および第２のしきい値の間に収まるかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる少なくとも１つの出力ドライバ回路の駆動強度を調節することを含む方法。
【請求項４６】
前記第１の信号と前記第２のしきい値との差分に少なくとも部分的に基づいて前記第２のしきい値を調節することをさらに含む、請求項４５に記載の方法。
【請求項４７】
第１の時間間隔にわたって複数の追加信号をサンプリングすること、
前記追加信号が、前記第１および第２のしきい値の間に収まるかどうかを判定すること、および、
所定の数の前記追加信号が前記第１および第２のしきい値の間に収まる場合に、前記第２のしきい値を第１の方向に調節することをさらに含む、請求項４６に記載の方法。
【請求項４８】
前記第２のしきい値を第１の方向に調節することが、前記第２のしきい値を減らすことを含む、請求項４７に記載の方法。
【請求項４９】
前記所定の数の前記追加信号が前記第１および第２のしきい値の間に収まらない場合に、前記第２のしきい値を第２の方向に調節することをさらに含む、請求項４７に記載の方法。
【請求項５０】
前記第１の信号が差動信号であり、第１のサンプリング回路において前記第１の信号をサンプリングして、前記第１の信号が第１のしきい値を上回るかどうかを判定することが、第１の差動サンプリング回路において前記第１の信号をサンプリングして、前記差動信号の第１の成分信号が前記差動信号の第２の成分信号を上回るかどうかを判定することを含む、請求項４７に記載の方法。
【請求項５１】
第２のサンプリング回路において前記第１の信号をサンプリングして、前記第１の信号が第２のしきい値を下回るかどうかを判定することが、第２の差動サンプリング回路において前記第１の信号をサンプリングして、前記第１の成分信号と前記第２の成分信号との差分が前記第２のしきい値を下回るかどうかを判定することを含む、請求項５０に記載の方法。
【請求項５２】
第１の信号が第１のしきい値を上回るかどうかを判定する第１のサンプリング回路と、
前記第１の信号が第２のしきい値を上回るかどうかを判定する第２のサンプリング回路と、
前記第１および第２のサンプリング回路と結合され、前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる第１の出力ドライバ回路に対応する駆動強度値を調節するように構成された第１の更新回路と、
前記第２のサンプリング回路と結合され、前記第１の信号が前記第２のしきい値を上回るかどうかに少なくとも部分的に基づいて前記第２のしきい値を調節するように構成された第２の更新回路とを備える信号受信装置。
【請求項５３】
前記第１の更新回路が、前記第１の信号が前記第１および第２のしきい値の両方を上回る場合に、前記駆動強度値を増やすように構成された、請求項５２に記載の信号受信装置。
【請求項５４】
前記第１の更新回路が、前記第１の信号が前記第１および第２のしきい値の一方だけを上回る場合に、前記駆動強度値を減らすようにさらに構成された、請求項５３に記載の信号受信装置。
【請求項５５】
前記第１の更新回路が、前記第１の信号が前記第１および第２のしきい値のいずれをも上回らない場合に、前記駆動強度値を増やすようにさらに構成された、請求項５４に記載の信号受信装置。
【請求項５６】
前記第１のサンプリング回路が、前記第１の信号と、上側および下側の安定状態信号レベルのほぼ中間に位置するしきい値とを比較する比較器回路を含む、請求項５２に記載の信号受信装置。
【請求項５７】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路が、前記差動信号の前記第１の成分信号が前記第１および第２の成分信号のコモンモードを上回るかどうかを判定するように構成された、請求項５２に記載の信号受信装置。
【請求項５８】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路が、前記第１の成分信号が前記第２の成分信号を、第１のしきい値を超える量だけ上回るかどうかを判定することによって、前記第１の信号が前記第１のしきい値を上回るかどうかを判定するように構成された、請求項５２に記載の信号受信装置。
【請求項５９】
前記第２のサンプリング回路が、前記第１の信号の複数のサンプルを生成するように構成され、前記第２の更新回路が、前記第１の信号の前記複数のサンプルの所定の部分より多くが前記第２のしきい値を上回る場合に前記第２のしきい値を増やすように構成された、請求項５２に記載の信号受信装置。
【請求項６０】
前記第１の信号が第３のしきい値を上回るかどうかを判定する第３のサンプリング回路と、
前記第１の信号が第４のしきい値を上回るかどうかを判定する第４のサンプリング回路と、
前記第１、第３、および第４のサンプリング回路と結合され、前記第１の信号が前記第１、第３、および第４のしきい値を超えるかどうかに応じて２ビットのデジタル値を生成するように構成された論理回路とをさらに備える、請求項５２に記載の信号受信装置。
【請求項６１】
前記２ビットのデジタル値を生成する前記論理回路が、前記第１の信号が前記第３および第４のしきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかにある前記２ビット値の最下位ビットを生成するように構成された、請求項６０に記載の信号受信装置。
【請求項６２】
前記２ビットのデジタル値を生成する前記論理回路が、前記第１の信号が前記第３および第４のしきい値の両方を上回ると判定された場合には、前記第１の状態にある前記最下位ビットを生成するように構成された、請求項６１に記載の信号受信装置。
【請求項６３】
前記２ビットのデジタル値を生成する前記論理回路が、前記第１の信号が前記第３および第４のしきい値のいずれをも上回らないと判定された場合には、前記第１の状態にある前記最下位ビットを生成するようにさらに構成された、請求項６２に記載の信号受信装置。
【請求項６４】
前記２ビットのデジタル値を生成する前記論理回路が、前記第１の信号が前記第３および第４のしきい値の一方だけを上回ると判定された場合には、前記第２の状態にある前記最下位ビットを生成するようにさらに構成された、請求項６２に記載の信号受信装置。
【請求項６５】
信号経路と、
前記信号経路と結合され、第１の信号を前記信号経路に出力する複数の出力ドライバを有する送信回路と、
前記信号経路を介して前記第１の信号を受け取るように結合され、前記第１の信号がしきい値を上回るかどうかの通知を生成するように構成された受信回路と、
前記受信回路からの前記通知を受け取るように結合され、前記第１の信号が前記しきい値レベルを上回るかどうかに応じて前記しきい値レベルを調節するように構成された第１のしきい値制御回路と、
前記受信回路からの前記通知を受け取るように結合され、前記第１の信号が前記しきい値レベルを上回るかどうかに応じて前記複数の出力ドライバのうちの少なくとも１つの出力ドライバの駆動強度を調節するように構成された駆動強度制御回路とを備えるシグナリングシステム。
【請求項６６】
前記複数の出力ドライバが、前記第１の信号にそれぞれ寄与する各成分信号を生成するように構成された、請求項６５に記載のシグナリングシステム。
【請求項６７】
前記複数の出力ドライバが、複数の電流をシンクして信号経路に電圧レベルを発生させることによって前記各成分信号を発生させるように構成された、請求項６６に記載のシグナリングシステム。
【請求項６８】
前記信号経路と基準電圧との間に結合された第１の終端インピーダンスをさらに備え、複数の電流をシンクして前記信号経路に電圧レベルを発生させることが、前記信号経路に発生する前記電圧レベルが、前記複数の電流の合計である全電流と、前記第１の終端インピーダンスと、前記基準電圧との関数であるように、前記全電流を前記信号経路から引き込むことを含む、請求項６７に記載のシグナリングシステム。
【請求項６９】
前記信号経路が、第１の末端と第２の末端とを有する少なくとも１本の信号線を含み、前記信号経路が、前記少なくとも１本の信号線の前記第１の末端において前記終端インピーダンスに結合された、請求項６８に記載のシグナリングシステム。
【請求項７０】
前記基準電圧と前記少なくとも１本の信号線の前記第２の末端との間に結合された第２の終端インピーダンスをさらに備える、請求項６９に記載のシグナリングシステム。
【請求項７１】
前記受信回路が、前記第１の信号が前記しきい値レベルを上回るかどうかを示すサンプル値を生成するサンプリング回路を含む、請求項６５に記載のシグナリングシステム。
【請求項７２】
前記サンプリング回路が、前記第１の信号を前記しきい値レベルと比較し、前記第１の信号が前記しきい値レベルを上回る場合には、前記第１の状態にある前記サンプル値を生成し、前記しきい値レベルが前記第１の信号を上回る場合には、前記第２の状態にある前記サンプル値を生成するように構成された、請求項７１に記載のシグナリングシステム。
【請求項７３】
複数の出力ドライバの第１のレベルの消費電力を表す第１の複数の駆動強度値を生成して、前記複数の出力ドライバで生成される信号レベルを制御する更新回路であって、前記第１の複数の駆動強度値のうちの１つまたは複数の駆動強度値をインクリメンタルに調節して、前記複数の出力ドライバの第２のレベルの消費電力を表す第２の複数の駆動強度値を生成するように構成された更新回路と、
前記更新回路からの前記第２の複数の駆動強度値を受け取るように結合され、前記第２の複数の駆動強度値を、前記第２のレベルの消費電力に対する前記第１のレベルの消費電力の比率で変倍するように構成された変倍回路とを備える装置。
【請求項７４】
前記変倍回路が、前記第１のレベルの消費電力と第２のレベルの消費電力との差分に対応する残差値を生成するように構成された、請求項７３に記載の装置。
【請求項７５】
前記変倍回路が、前記第２の複数の駆動強度値のそれぞれと、前記第１のレベルの消費電力に対する前記残差値の近似比率とを掛け合わせることによって複数の調節値を生成するように、さらに構成された、請求項７４に記載の装置。
【請求項７６】
前記変倍回路が、前記複数の調節値を、前記第２の複数の駆動強度値から、それぞれ差し引くように、さらに構成された、請求項７５に記載の装置。
【請求項７７】
前記変倍回路が、前記第２の複数の駆動強度値のそれぞれを、前記残差値で示されたビット数だけ右シフトするシフト回路を備える、請求項７５に記載の装置。
【請求項７８】
前記第１のレベルの消費電力が、前記複数の出力ドライバによって消費される最大電力を表す、請求項７３に記載の装置。
【請求項７９】
前記最大電力が、前記複数の出力ドライバによって消費されるピーク電力である、請求項７８に記載の装置。
【請求項８０】
前記最大電力が、前記複数の出力ドライバによって消費される平均電力である、請求項７９に記載の装置。
【請求項８１】
複数の出力ドライバで生成される信号レベルを制御する複数の駆動強度値をインクリメンタルに調節する更新回路であって、第１の複数の駆動強度値が前記複数の出力ドライバの第１のレベルの消費電力を表す更新回路と、
前記インクリメンタルに調節された複数の駆動強度値を受け取るように結合され、前記第１のレベルの消費電力が前記複数の出力ドライバの最大レベルの消費電力を上回る場合に、前記複数の駆動強度値のうちの所定の駆動強度値を減らすように構成された変倍回路とを備える装置。
【請求項８２】
前記更新回路が、前記複数の駆動強度値のうちの前記所定の駆動強度値を除く、前記複数の駆動強度値のサブセットをインクリメンタルに調節するように構成された、請求項８１に記載の装置。
【請求項８３】
前記変倍回路が、前記第１のレベルの消費電力が前記複数の出力ドライバの最小レベルの消費電力を下回る場合に前記複数の駆動強度値のうちの前記所定の駆動強度値を増やすように、さらに構成された、請求項８１に記載の装置。
【請求項８４】
前記最大レベルの消費電力を記憶するプログラム可能な構成回路をさらに含む、請求項８１に記載の装置。
【請求項８５】
前記最大レベルの消費電力が、前記複数の出力ドライバによって消費される最大ピーク電力を表す、請求項８１に記載の装置。
【請求項８６】
前記最大レベルの消費電力が、前記複数の出力ドライバによって消費される最大平均電力を表す、請求項８１に記載の装置。
【請求項８７】
信号経路と、
第１の信号を前記信号経路に出力するように結合された複数の出力ドライバを含む送信回路と、
前記信号経路から前記第１の信号を受け取るように結合され、前記第１の信号が第１のしきい値を上回るかどうかを示す第１のサンプル値を生成するように構成された第１のサンプリング回路と、
前記信号経路から前記第１の信号を受け取るように結合され、前記第１の信号が第２のしきい値を下回るかどうかを示す第２のサンプル値を生成するように構成された第２のサンプリング回路と、
前記第１および第２のサンプル値を受け取るように結合され、前記第１および第２のサンプル値が、前記第１の信号が前記第１および第２のしきい値の間に収まることを示しているかどうかに少なくとも部分的に基づいて、前記複数の出力ドライバのうちの少なくとも１つの出力ドライバの駆動強度を調節するように構成された制御回路とを備えるシグナリングシステム。
【請求項８８】
前記制御回路が、前記第１の信号と前記第２のしきい値との差分に少なくとも部分的に基づいて前記第２のしきい値を調節するように、さらに構成された請求項８７に記載のシグナリングシステム。
【請求項８９】
第１の信号をサンプリングして、前記第１の信号が第１のしきい値を上回るかどうかを判定する手段と、
前記第１の信号をサンプリングして、前記第１の信号が第２のしきい値を下回るかどうかを判定する手段と、
前記第１の信号が前記第１および第２のしきい値の間に収まるかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる少なくとも１つの出力ドライバ回路の駆動強度を調節する手段とを備えるシグナリングシステム。
【請求項９０】
前記第１の信号と前記第２のしきい値との差分に少なくとも部分的に基づいて前記第２のしきい値を調節する手段をさらに含む、請求項８９に記載のシステム。
【請求項９１】
シグナリングシステム内の動作の方法であって、
第１の信号を送信回路から受信回路へ出力すること、
前記受信回路の第１および第２のサンプリング回路において前記第１の信号をサンプリングして、前記第１の信号が第１および第２のしきい値をそれぞれ上回るかどうかを判定すること、および、
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記送信回路の駆動強度と、前記受信回路内の等化信号ドライバの駆動強度とを調節することを含む方法。
【請求項９２】
前記送信回路の駆動強度を調節することが、前記第１の信号が前記第１および第２のしきい値の両方を上回る場合に、前記送信回路内の少なくとも１つの出力ドライバ回路の駆動強度を調節することを含む、請求項９１に記載の方法。
【請求項９３】
前記第１の信号が前記第１および第２のしきい値のうちの一方だけを上回る場合に、前記少なくとも１つの出力ドライバ回路の駆動強度を調節することをさらに含む、請求項９２に記載の方法。
【請求項９４】
前記第１の信号が前記第１および第２のしきい値のいずれをも上回らない場合に、前記少なくとも１つの出力ドライバの駆動強度を調節することをさらに含む、請求項９３に記載の方法。
【請求項９５】
前記少なくとも１つの出力ドライバが、並列に結合された複数の駆動トランジスタを含み、前記駆動トランジスタのそれぞれがそれぞれの制御線によって有効にされ、前記少なくとも１つの出力ドライバ回路の駆動強度を調節することが、前記駆動トランジスタのうちの１つの駆動トランジスタに結合された前記制御線をアクティブ化することを含む、請求項９２に記載の方法。
【請求項９６】
前記第１のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が前記第１のしきい値を上回るかどうかを判定することが、前記第１の信号と、上側および下側の安定状態信号レベルのほぼ中間に位置するしきい値とを比較することを含む、請求項９１に記載の方法。
【請求項９７】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が前記第１のしきい値を上回るかどうかを判定することが、前記差動信号の前記第１の成分信号が前記差動信号の前記第２の成分を、第１の信号差分より上回るかどうかを判定することを含む、請求項９１に記載の方法。
【請求項９８】
前記第２のサンプリング回路において前記第１の信号をサンプリングして、前記第１の信号が前記第２のしきい値を上回るかどうかを判定することが、前記差動信号の前記第１の成分信号が第２の成分信号を、前記第１の信号差分よりも大きい第２の信号差分より上回るかどうかを判定することを含む、請求項９７に記載の方法。
【請求項９９】
前記第１の成分信号が前記第２の成分信号を上回る場合に、前記第１のサンプリング回路が前記第１のしきい値が超えられたことを示すサンプル値を生成するように、前記第１の信号差分がほぼゼロである、請求項９７に記載の方法。
【請求項１００】
前記第１の信号が前記第２のしきい値を上回るかどうかに少なくとも部分的に基づいて前記第２のしきい値を調節することをさらに含む、請求項９１に記載の方法。
【請求項１０１】
前記等化信号ドライバが、前記第１および第２のサンプリング回路の入力に結合された出力を有する少なくとも１つの出力ドライバを含み、前記等化信号ドライバの駆動強度を調節することが、前記少なくとも１つの出力ドライバの駆動強度を調節することを含む、請求項９１に記載の方法。
【請求項１０２】
前記受信回路内の等化信号ドライバの駆動強度を調節することが、前記等化信号ドライバで生成される等化信号の振幅を調節することを含む、請求項９１に記載の方法。
【請求項１０３】
前記第１および第２のサンプリング回路のそれぞれが、前記第１の信号を増幅する前置増幅器を備え、前記等化信号ドライバで生成された等化信号の振幅を調節することが、前記前置増幅器から出力される前記第１の信号の増幅されたレベルを調節することを含む、請求項１０２に記載の方法。
【請求項１０４】
前記第１の信号が、第１および第２の信号成分を含む差動信号であり、前記前置増幅器から出力された前記第１の信号の増幅されたレベルを調節することが、前記第１および第２の信号成分の差分の増幅を調節することを含む、請求項１０３に記載の方法。
【請求項１０５】
前記等化信号に少なくとも部分的に基づいて前記第１および第２のしきい値の少なくとも一方を生成することをさらに含む、請求項１０２に記載の方法。
【請求項１０６】
前記第１の信号をサンプリングする前に、前記受信回路で生成された複数の信号サンプルを記憶すること、および、
前記複数の信号サンプルのうちの選択されたサブセットに部分的に基づいて、前記等化信号ドライバ内で等化信号を生成することをさらに含む、請求項９１に記載の方法。
【請求項１０７】
前記等化信号ドライバが、前記複数の信号サンプルの前記サブセットの各信号サンプルを受け取るようにそれぞれが結合された複数の等化ドライバ回路を備える、請求項１０６に記載の方法。
【請求項１０８】
前記等化ドライバの駆動強度を調節することが、前記複数の等化ドライバ回路にそれぞれ設けられた複数のタップ重み値を調節することを含む、請求項１０７に記載の方法。
【請求項１０９】
シグナリングシステム内の動作の方法であって、
第１の信号を送信回路から、データサンプリング回路および誤差サンプリング回路を有する受信回路へ出力すること、
前記データサンプリング回路および前記誤差サンプリング回路において前記第１の信号をサンプリングして、それぞれ、複数のデータサンプルおよび複数の誤差サンプルを生成すること、
前記複数のデータ値および前記複数の誤差値に基づいて前記送信回路の信号駆動強度を調節すること、
前記複数のデータ値からデータ値のサブセットを選択すること、
データ値の前記サブセットに基づいて等化信号を生成すること、および、
前記等化信号を前記データサンプリング回路および誤差サンプリング回路に供給することを含む方法。
【請求項１１０】
前記データサンプリング回路において前記第１の信号をサンプリングして、複数のサンプル値を生成することが、第１のシーケンスの比較動作において、前記第１の信号と第１のしきい値とを比較すること、および、前記比較動作のそれぞれにおいて前記第１の信号が前記第１のしきい値を上回ると判定されたかどうかに応じて第１の状態または第２の状態のいずれかである、前記データ値のそれぞれを生成することを含む、請求項１０９に記載の方法。
【請求項１１１】
前記誤差サンプリング回路において前記第１の信号をサンプリングして、複数の誤差値を生成することが、第２のシーケンスの比較動作において、前記第１の信号と第２のしきい値とを比較すること、および、前記比較動作のそれぞれにおいて前記第１の信号が前記第２のしきい値を上回ると判定されたかどうかに応じて第１の状態または第２の状態のいずれかである、前記誤差値のそれぞれを生成することを含む、請求項１１０に記載の方法。
【請求項１１２】
前記第１のシーケンスの比較動作における各比較動作が、前記第２のシーケンスの比較動作における各比較動作とそれぞれ同時に実施される、請求項１１１に記載の方法。
【請求項１１３】
前記データ値のそれぞれが、前記第１の信号が第１のしきい値を上回るかどうかを示し、前記誤差値のそれぞれが、前記第１の信号が第２のしきい値を上回るかどうかを示す、請求項１１１に記載の方法。
【請求項１１４】
前記複数のデータ値および前記複数の誤差値に基づいて前記送信回路の信号駆動強度を調節することは、前記複数のサンプル値のうちの対応する数のサンプル値が、着信信号が前記第１のしきい値を上回ることを示していて、支配的な数の前記誤差値が、前記着信信号が前記第２のしきい値を上回らないことを示している場合に、前記送信回路内の少なくとも１つの出力ドライバの駆動強度を上げることを含む、請求項１１３に記載の方法。
【請求項１１５】
前記対応する数のサンプル値が、前記着信信号が前記第１のしきい値を上回ることを示していて、支配的な数の前記誤差値が、前記着信信号が前記第２のしきい値を上回ることを示している場合に、前記送信回路内の少なくとも１つの出力ドライバの駆動強度を下げることをさらに含む、請求項１１４に記載の方法。
【請求項１１６】
前記第１のサンプリング回路において前記第１の信号をサンプリングして、複数のデータサンプルを生成することが、前記第１の信号と前記等化信号との組み合わせが第１のしきい値を上回るかどうかを判定することを含む、請求項１０９に記載の方法。
【請求項１１７】
前記第１の信号と前記等化信号との組み合わせが第１のしきい値を上回るかどうかを判定することが、前記第１の信号と前記等化信号との和が前記第１のしきい値を上回るかどうかを判定することを含む、請求項１１６に記載の方法。
【請求項１１８】
前記第１の信号と前記等化信号との組み合わせが第１のしきい値を上回るかどうかを判定することが、前記第１の信号と前記等化信号との積が前記第１のしきい値を上回るかどうかを判定することを含む、請求項１１６に記載の方法。
【請求項１１９】
前記第１の信号と前記等化信号との積を求めることが、前記第１の信号を、前記等化信号によって示された係数で増幅することを含む、請求項１１８に記載の方法。
【請求項１２０】
前記第１のサンプリング回路において前記第１の信号をサンプリングして、複数のデータサンプルを生成することが、前記第１の信号が前記等化信号と第１のしきい値との組み合わせを上回るかどうかを判定することを含む、請求項１０９に記載の方法。
【請求項１２１】
データ値の前記サブセットを選択することが、前記複数のデータ値を複数の記憶素子にそれぞれ記憶させること、および、データ値の前記サブセットを与えるために、前記複数の記憶素子のサブセットを選択することを含む、請求項１０９に記載の方法。
【請求項１２２】
データ値の前記サブセットを与えるために、前記複数の記憶素子の前記サブセットを選択することが、前記複数の記憶素子の前記サブセットを等化ドライバ回路の各データ入力に切り換え可能に結合することを含む、請求項１２１に記載の方法。
【請求項１２３】
データ値の前記サブセットに基づいて前記等化信号を生成することが、前記複数の記憶素子の前記サブセットに記憶されている前記データ値の状態に応じて、前記等化ドライバ回路において複数の成分等化信号を生成することを含む、請求項１２２に記載の方法。
【請求項１２４】
前記複数のデータ値を複数の記憶素子にそれぞれ記憶させることが、前記複数のデータ値をシフトレジスタにシフトインすることを含む、請求項１２１に記載の方法。
【請求項１２５】
前記複数のデータ値からデータ値のサブセットを選択することが、前記複数のデータ値および前記複数の誤差値に少なくとも部分的に基づいてデータ値の前記サブセットを選択することを含む、請求項１０９に記載の方法。
【請求項１２６】
集積回路素子内の動作の方法であって、
入力信号が第１の判定しきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかを有するデータサンプルのシーケンスを生成すること、
前記データサンプルに対応し、前記入力信号が第２の判定しきい値を上回るかどうかに応じて前記第１の状態または第２の状態のいずれかを有する誤差サンプルのシーケンスを生成すること、
前記データサンプルおよび前記誤差サンプルに基づいて前記第２の判定しきい値を調節すること、
記憶素子のシーケンスにおいてデータサンプルの前記シーケンスをシフトすること、
前記シフトレジスタの選択されたビット位置にある前記データサンプルを等化回路に出力すること、および、
前記シフトレジスタの前記選択されたビット位置から出力された前記データサンプルに少なくとも部分的に基づいて、前記入力信号が前記第１および第２の判定しきい値を上回るかどうかの判定に影響を及ぼす等化信号を調節することを含む方法。
【請求項１２７】
前記入力信号が、第１および第２の成分信号を有する差動信号であり、データサンプルの前記シーケンスを生成することが、データ受信間隔のシーケンスのそれぞれにおいて、前記第１および第２の成分信号の差分が前記第１の判定しきい値を上回る場合には前記第１の状態のデータサンプルを生成し、前記第１および第２の成分信号の前記差分が前記第１の判定しきい値を下回る場合には前記第２の状態のデータサンプルを生成することを含む、請求項１２６に記載の方法。
【請求項１２８】
前記第１の成分信号が前記第２の成分信号を上回る場合は前記第１の状態のデータサンプルが生成され、前記第２の成分信号が前記第１の成分信号を上回る場合は前記第２の状態のデータサンプルが生成されるように、前記第１の判定しきい値がほぼゼロである、請求項１２７に記載の方法。
【請求項１２９】
誤差サンプルの前記シーケンスを生成することが、データ受信間隔の前記シーケンスのそれぞれにおいて、前記第１および第２の成分信号の差分が前記第２の判定しきい値を上回る場合には前記第１の状態の誤差サンプルを生成し、前記第１および第２の成分信号の前記差分が前記第２の判定しきい値を下回る場合には前記第２の状態の誤差サンプルを生成することを含む、請求項１２７に記載の方法。
【請求項１３０】
前記データサンプルおよび前記誤差サンプルに基づいて前記第２の判定しきい値を調節することが、１つまたは複数のデータサンプルのセットが前記第１の状態で生成され、１つまたは複数の誤差サンプルの対応するセットが前記第２の状態で生成された場合に前記第２の判定しきい値を第１の量だけ増やすことを含む、請求項１２９に記載の方法。
【請求項１３１】
前記第１の量が正の値である、請求項１３０に記載の方法。
【請求項１３２】
前記第１の量が負の値である、請求項１３０に記載の方法。
【請求項１３３】
前記データサンプルおよび前記誤差サンプルに基づいて前記第２の判定しきい値を調節することが、１つまたは複数のデータサンプルのセットが前記第１の状態で生成され、１つまたは複数の誤差サンプルの対応するセットが前記第１の状態で生成された場合に前記第２の判定しきい値を前記第１の量だけ減らすことをさらに含む、請求項１３０に記載の方法。
【請求項１３４】
集積回路素子内の動作の方法であって、
入力信号が第１のしきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかを有するデータサンプルのシーケンスを生成すること、
前記入力信号が第２のしきい値を上回るかどうかに応じて前記第１の状態または第２の状態のいずれかを有する誤差サンプルのシーケンスを生成すること、
記憶素子のシーケンスにおいてデータサンプルの前記シーケンスをシフトすること、
記憶素子の選択されたサブセットに記憶されている前記データサンプルに基づいて、前記入力信号が前記第１および第２のしきい値を上回るかどうかの判定に影響を及ぼす等化信号を生成すること、および、
前記データサンプルおよび前記誤差サンプルに基づいて前記記憶素子の前記選択されたサブセットを識別することを含む方法。
【請求項１３５】
記憶素子の前記選択されたサブセットを識別することが、前記記憶素子の複数の異なるサブセットのそれぞれについて重み付け値のそれぞれのセットを決定することを含む、請求項１３４に記載の方法。
【請求項１３６】
記憶素子の前記サブセットを識別することが、最大の大きさの等化信号を与える重み付け値のセットを識別することをさらに含む、請求項１３５に記載の方法。
【請求項１３７】
前記最大の大きさの等化信号を与える重み付け値のセットを識別することが、重み付け値の前記セットのそれぞれについて総計重み値をそれぞれ決定すること、および、最大総計重み値を有する重み値セットを識別することを含む、請求項１３６に記載の方法。
【請求項１３８】
重み付け値の前記セットのそれぞれについて総計重み値をそれぞれ決定することが、重み付け値の前記セットのうちの第１のセットにおいて重み付け値の大きさを合計して、前記第１のセットの総計重み値を生成することを含む、請求項１３７に記載の方法。
【請求項１３９】
記憶素子の前記サブセットを識別することが、前記等化信号を生成するためのデータ値の供給に用いられる場合に、前記入力信号において最大信号マージンを与える記憶素子のサブセットを識別することをさらに含む、請求項１３５に記載の方法。
【請求項１４０】
前記入力信号において最大マージンを与える記憶素子のサブセットを識別することが、前記入力信号において最大高さのデータアイを与える記憶素子のサブセットを識別することを含む、請求項１３９に記載の方法。
【請求項１４１】
最大高さのデータアイを与える記憶素子のサブセットを識別することが、前記入力信号において上側および下側電圧測定値の最大電圧差分を与える記憶素子のサブセットを識別することを含む、請求項１４０に記載の方法。
【請求項１４２】
前記入力信号において最大マージンを与える記憶素子のサブセットを識別することが、前記入力信号において最大幅のデータアイを与える記憶素子のサブセットを識別することを含む、請求項１３９に記載の方法。
【請求項１４３】
最大幅のデータアイを与える記憶素子のサブセットを識別することが、前記入力信号においてデータが有効な最大時間間隔を与える記憶素子のサブセットを識別することを含む、請求項１４２に記載の方法。
【請求項１４４】
前記入力信号において最大マージンを与える記憶素子のサブセットを識別することが、前記入力信号において最大面積のデータアイを与える記憶素子のサブセットを識別することを含む、請求項１３９に記載の方法。
【請求項１４５】
最大面積のデータアイを与える記憶素子のサブセットを識別することが、前記入力信号において異なる位相オフセットでの上側および下側電圧測定値の電圧差分の最大蓄積合計を与える記憶素子のサブセットを識別することを含む、請求項１４４に記載の方法。
【請求項１４６】
信号経路と、
前記信号経路の第１の末端に結合され、第１の信号を前記信号経路に送信する等化送信機と、
前記信号経路の第２の末端に結合され、前記第１の信号を受け取り、前記第１の信号が第１および第２のしきい値をそれぞれ上回るかどうかを判定する第１および第２のサンプリング回路と、
前記第１および第２のサンプリング回路に等化信号を出力するように結合された判定帰還型等化器回路と、
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記等化送信機の駆動強度と、前記判定帰還型等化器回路の駆動強度とを調節する制御回路とを備えるシグナリングシステム。
【請求項１４７】
前記制御回路が、前記第１の信号が前記第１および第２のしきい値の両方を上回る場合に、等化送信機内の少なくとも１つの出力ドライバ回路の駆動強度を上げるように構成された、請求項１４６に記載のシグナリングシステム。
【請求項１４８】
前記制御回路が、前記第１の信号が前記第１および第２のしきい値の一方のみを上回る場合に、前記少なくとも１つの出力ドライバ回路の駆動強度を下げるように、さらに構成された、請求項１４７に記載のシグナリングシステム。
【請求項１４９】
前記制御回路が、前記第１の信号が前記第１および第２のしきい値のいずれをも上回らない場合に、前記少なくとも１つの出力ドライバ回路の駆動強度を上げるように、さらに構成された、請求項１４８に記載のシグナリングシステム。
【請求項１５０】
前記少なくとも１つの出力ドライバが、並列に結合された複数の駆動トランジスタを含み、前記駆動トランジスタのそれぞれがそれぞれの制御線によって有効にされ、前記制御回路が、前記駆動トランジスタのうちの１つの駆動トランジスタに結合された前記制御線をアクティブ化することによって、前記少なくとも１つの出力ドライバの駆動強度を上げるように構成された、請求項１４７に記載のシグナリングシステム。
【請求項１５１】
前記第１のサンプリング回路が、前記第１の信号と、上側および下側の安定状態レベルのほぼ中間にある第１のしきい値とを比較する比較回路を含む、請求項１４６に記載のシグナリングシステム。
【請求項１５２】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路が、前記第１および第２の成分信号を受け取るように結合され、前記第１の成分信号が前記第２の成分信号を、第１の信号差分より上回るかどうかを判定するように構成された比較回路を含む、請求項１４６に記載のシグナリングシステム。
【請求項１５３】
前記第１の信号差分がほぼゼロである、請求項１５２に記載のシグナリングシステム。
【請求項１５４】
前記第１および第２の成分信号を受け取るように結合され、前記第１の成分信号が前記第２の成分信号を、前記第１の信号差分よりも大きい第２の信号差分より上回るかどうかを判定するように構成された比較回路を、前記第２のサンプリング回路が含む、請求項１５２に記載のシグナリングシステム。
【請求項１５５】
前記判定帰還型等化器が、
前記第１の信号を受け取る前に前記第１のサンプリング回路によって生成された複数の信号サンプルを記憶する記憶回路と、
前記記憶回路に記憶された前記信号サンプルのサブセットを選択するセレクタ回路と、
前記セレクタ回路から前記信号サンプルの前記サブセットを受け取るように結合された複数の等化信号ドライバとを備える、請求項１４６に記載のシグナリングシステム。
【請求項１５６】
前記複数の等化信号ドライバが、前記信号サンプルの前記サブセットに少なくとも部分的に基づいて前記等化信号を生成するように構成された、請求項１５５に記載のシグナリングシステム。
【請求項１５７】
前記制御回路が、前記複数の等化信号ドライバに供給されるタップ重み値を調節することによって、前記等化送信機の駆動強度を調節するように構成された、請求項１５６に記載のシグナリングシステム。
【請求項１５８】
前記複数の等化信号ドライバのそれぞれが、前記タップ重み値のそれぞれ、および信号サンプルの前記サブセットのそれぞれの信号サンプルに応じて前記等化信号に寄与するように構成された、請求項１５７に記載のシグナリングシステム。
【請求項１５９】
信号経路と、
前記信号経路に結合され、第１の信号を前記信号経路に送信する等化送信機と、
前記信号経路に結合され、前記第１の信号をサンプリングして複数のデータサンプルを生成するように構成されたデータサンプリング回路と、
前記信号経路に結合され、前記第１の信号をサンプリングして複数の誤差サンプルを生成するように構成された誤差サンプリング回路と、
前記複数のデータサンプルおよび前記複数の誤差サンプルに基づいて前記等化送信機の駆動強度を調節する制御回路と、
前記複数のデータサンプルからデータサンプルのサブセットを選択する選択回路と、
データサンプルの前記サブセットに基づいて等化信号を生成し、前記等化信号を前記データサンプル回路および誤差サンプリング回路に出力する等化ドライバとを備えるシグナリングシステム。
【請求項１６０】
前記データサンプリング回路が、前記第１の信号を第１のしきい値と比較する比較回路を含み、前記第１の信号が前記第１のしきい値を上回ることを前記比較回路が示すかどうかに応じて第１の状態または第２の状態のいずれかである前記データサンプルのそれぞれを生成するように前記データサンプリング回路が構成された、請求項１５９に記載のシグナリングシステム。
【請求項１６１】
前記誤差サンプリング回路が、前記第１の信号を第２のしきい値と比較する比較回路を含み、前記第１の信号が前記第２のしきい値を上回ることを前記比較回路が示すかどうかに応じて第１の状態または第２の状態のいずれかである前記誤差サンプルのそれぞれを生成するように前記データサンプリング回路が構成された、請求項１６０に記載のシグナリングシステム。
【請求項１６２】
前記データサンプリング回路および誤差サンプリング回路内の前記比較回路が、比較動作をほぼ同時に実施することが可能になっている、請求項１６１に記載のシグナリングシステム。
【請求項１６３】
データサンプルの前記サブセットを記憶する記憶回路をさらに備え、前記選択回路が、前記記憶回路内で選択された記憶素子を前記等化ドライバに切り換え可能に結合するように構成された、請求項１５９に記載のシグナリングシステム。
【請求項１６４】
前記記憶回路がシフトレジスタである、請求項１６３に記載のシグナリングシステム。
【請求項１６５】
入力信号が第１のしきい値を上回るかどうかに応じて第１の状態または第２の状態のいずれかを有するデータサンプルのシーケンスを生成する手段と、
前記入力信号が第２のしきい値を上回るかどうかに応じて前記第１の状態または第２の状態のいずれかを有する誤差サンプルのシーケンスを生成する手段と、
記憶素子のシーケンスにおいてデータサンプルの前記シーケンスをシフトする手段と、
記憶素子の選択されたサブセットに記憶されている前記データサンプルに基づいて、前記入力信号が前記第１および第２のしきい値を上回るかどうかの判定に影響を及ぼす等化信号を生成する手段と、
前記データサンプルおよび前記誤差サンプルに基づいて前記記憶素子の前記選択されたサブセットを識別する手段とを備える集積回路素子。
【請求項１６６】
集積回路素子内の動作の方法であって、
第１のサンプリング回路に、着信信号の２つの有効な信号レベルの間に収まる信号レベルに対応する第１の制御値を出力すること、
前記第１のサンプリング回路に第２の制御値を出力すること、および、
前記着信信号の前記２つの有効な信号レベルを区別するしきい値信号レベルを生成するために前記第１および第２の制御値を追加することを含む方法。
【請求項１６７】
前記第１の制御値がデジタル値である、請求項１６６に記載の方法。
【請求項１６８】
前記第２の制御値がデジタル値であり、前記第１および第２制御値を追加して、しきい値信号レベルを生成することが、
前記第１の制御値および前記第２の制御値を追加して制御値の合計を取得すること、および、
前記制御値合計をデジタル値からアナログ信号に変換することを含む、請求項１６７に記載の方法。
【請求項１６９】
前記制御値合計をデジタル値からアナログ信号に変換することが、前記制御値合計に応じた大きさを有する電流を発生させることを含み、前記電流の大きさが前記しきい値信号レベルに対応する、請求項１６８に記載の方法。
【請求項１７０】
前記第１および第２の制御値の少なくとも一方がアナログ信号である、請求項１６６に記載の方法。
【請求項１７１】
前記第１の制御値および前記第２の制御値を追加することが、アナログ信号を追加して、前記しきい値信号レベルに対応する制御信号を生成することを含む、請求項１７０に記載の方法。
【請求項１７２】
前記着信信号の前記２つの有効な信号レベルのうちの少なくとも１つの信号レベルの測定値に基づいて、前記第１の制御値を生成することをさらに含む、請求項１６６に記載の方法。
【請求項１７３】
前記第１の制御値を生成することが、
前記２つの有効な信号レベルのうちの第１の信号レベルの測定値を決定すること、
前記２つの有効な信号レベルのうちの第２の信号レベルの測定値を決定すること、および、
前記第１の信号レベルの測定値と前記第２の信号レベルの測定値とを組み合わせることを含む、請求項１７２に記載の方法。
【請求項１７４】
前記第１の信号レベルの測定値と前記第２の信号レベルの測定値とを組み合わせることが、前記第１および第２の信号レベルの測定値を平均することを含む、請求項１７３に記載の方法。
【請求項１７５】
前記２つの有効な信号レベルのうちの少なくとも１つの信号レベルの測定値に基づいて、前記第１の制御値を生成することが、前記２つの有効な信号レベルの前記少なくとも一方の測定値を適応的に決定することを含む、請求項１７２に記載の方法。
【請求項１７６】
前記２つの有効な信号レベルの間の遷移の間に前記着信信号をサンプリングすることによって前記第１の制御値を選択することをさらに含む、請求項１６６に記載の方法。
【請求項１７７】
前記第１および第２の信号レベルの測定値を生成すること、および、前記第１および第２の信号レベルの測定値を平均して、前記第２の制御値を生成することをさらに含む、請求項１６６に記載の方法。
【請求項１７８】
前記２つの有効な信号レベルの間の遷移の間に前記着信信号のレベルに少なくとも部分的に基づいて前記第２の制御値を生成することをさらに含む、請求項１６６に記載の方法。
【請求項１７９】
前記第１の制御値を第２のサンプリング回路に出力すること、
第３の制御値を前記第２のサンプリング回路に出力すること、および、
前記第２のサンプリング回路において、前記第１の制御値および前記第３の制御を追加して、前記着信信号の前記２つの有効な信号レベルを区別する第２のしきい値信号レベルを生成することをさらに含む、請求項１６６に記載の方法。
【請求項１８０】
前記第１および第２のサンプリング回路が、第１のクロック信号の遷移に応答して前記着信信号をサンプリングするように構成された、請求項１７９に記載の方法。
【請求項１８１】
前記第１および第２のサンプリング回路が、それぞれ、第１および第２のクロック信号の遷移に応答して前記着信信号をサンプリングするように構成され、前記第２のクロック信号が、前記第１のクロック信号の補完である、請求項１７９に記載の方法。
【請求項１８２】
前記第１および第２のサンプリング回路が、第１および第２のクロック信号に応答して前記着信信号をサンプリングするように構成され、前記第１および第２のクロック信号が、ほぼ同じ周期を有し、前記周期の１／４にほぼ等しい時間間隔だけ互いに位相オフセットされている、請求項１７９に記載の方法。
【請求項１８３】
前記第１および第２のサンプリング回路が、少なくとも１つのクロック信号の遷移に応答して前記着信信号をサンプリングするように構成され、第１の時間間隔の間に少なくとも１つのクロック信号の発振を一時的に無効にすることをさらに含む、請求項１７９に記載の方法。
【請求項１８４】
着信信号が、第１のしきい値に対応する第１のしきい値レベルを上回るかどうかに応じて第１の状態または第２の状態のいずれかを有する第１のサンプル値を生成する第１のサンプリング回路と、
第１の制御値と第２の制御値とを組み合わせて前記第１のしきい値を生成し、前記第１のしきい値を前記第１のサンプリング回路に供給するように結合された第１のしきい値生成回路とを備える受信回路。
【請求項１８５】
前記第１のサンプリング回路が、前記第１のしきい値に基づいて前記第１のしきい値レベルを生成するデジタルアナログ変換器を備える、請求項１８４に記載の受信回路。
【請求項１８６】
前記第１のサンプリング回路が、着信信号の第１の成分信号が前記着信信号の第２の成分信号を、前記第１のしきい値レベルより上回るかどうかに応じて前記第１の状態または前記第２の状態のいずれかである前記サンプル値を生成する差動サンプリング回路である、請求項１８４に記載の受信回路。
【請求項１８７】
前記第１のしきい値生成回路が、前記第１および第２の制御値を加算することによって前記第１のしきい値を生成する加算回路を備える、請求項１８４に記載の受信回路。
【請求項１８８】
前記着信信号が、第２のしきい値に対応する第２のしきい値レベルを上回るかどうかに応じて前記第１の状態または前記第２の状態のいずれかを有する第２のサンプル値を生成する第２のサンプリング回路と、
前記第１の制御値と第３の制御値とを組み合わせて前記第２のしきい値を生成し、前記第２のしきい値を前記第２のサンプリング回路に供給するように結合された第２のしきい値生成回路とをさらに備える、請求項１８４に記載の受信回路。
【請求項１８９】
前記第１および第２のサンプリング回路が、第１のクロック信号の遷移に応答して、前記着信信号と、前記第１および第２のしきい値レベルとを、それぞれ比較するように構成された、請求項１８８に記載の受信回路。
【請求項１９０】
前記第１のサンプリング回路が、第１のクロック信号の遷移に応答して、前記着信信号と前記第１のしきい値レベルとを比較するように構成され、前記第２のサンプリング回路が、前記第１のクロック信号の補完である第２のクロック信号の遷移に応答して、前記着信信号と前記第２のしきい値レベルとを比較するように構成された、請求項１８８に記載の受信回路。
【請求項１９１】
前記第１のサンプリング回路が、第１のクロック信号の遷移に応答して、前記着信信号と前記第１のしきい値レベルとを比較するように構成され、前記第２のサンプリング回路が、前記第１のクロック信号と直角位相関係にある第２のクロック信号の遷移に応答して、前記着信信号と前記第２のしきい値レベルとを比較するように構成された、請求項１８８に記載の受信回路。
【請求項１９２】
前記着信信号の第１および第２のレベルの平均に基づいて前記第１および第２の制御値の少なくとも一方を生成する制御回路をさらに備える、請求項１８４に記載の受信回路。
【請求項１９３】
前記制御回路が、前記第１のサンプリング回路によって生成された、前記着信信号の複数のサンプルに部分的に基づいて、前記着信信号の前記第１および第２のレベルを決定するように構成された、請求項１９２に記載の受信回路。
【請求項１９４】
第１および第２のレベルの間の前記着信信号の遷移において、前記着信信号のサンプルを生成する第２のサンプル回路と、
前記着信信号の前記遷移におけるサンプルが前記第１のしきい値レベルを上回るかどうかに少なくとも部分的に基づいて、前記第１および第２の制御値のうちの少なくとも一方を生成する制御回路とをさらに備える、請求項１８４に記載の受信回路。
【請求項１９５】
シグナリングシステム内の動作の方法であって、
第１の間隔の間に第１および第２の信号レベルの間を交番し、第２の間隔の間に第３および第４の信号レベルの間を交番するデータ信号を送信すること、
受信装置において前記第１および第３の信号レベルの測定値を生成すること、および、
前記第１および第３の信号レベルの測定値を組み合わせて、前記第１および第３の信号レベルの間に収まるしきい値レベルを生成することを含む方法。
【請求項１９６】
クロック信号の遷移に応答して前記データ信号と前記しきい値レベルとを比較して、前記データ信号のサンプルのシーケンスを生成することをさらに含み、前記データ信号のサンプルの前記シーケンスの各サンプルが、前記データ信号が前記しきい値レベルを上回るかどうかに応じて第１の状態または第２の状態のいずれかを有する、請求項１９５に記載の方法。
【請求項１９７】
前記２つの信号レベルの測定値を組み合わせることが、前記２つの信号レベルの測定値を平均することを含む、請求項１９５に記載の方法。
【請求項１９８】
前記第１の信号レベルが、前記第３および第４の信号レベルのそれぞれを上回り、前記第３および第４の信号レベルのそれぞれが、前記第２の信号レベルを上回る、請求項１９５に記載の方法。
【請求項１９９】
着信信号をサンプリングする手段と、
前記着信信号の２つの有効な信号レベルの間に収まる信号レベルに対応する第１の制御値を前記サンプリング手段に供給する手段と、
第２の制御値を前記サンプリング手段に供給する手段と、
前記着信信号の前記２つの有効な信号レベルを区別するしきい値信号レベルを生成するために前記第１および第２の制御値を追加する手段とを備える受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主に通信分野に関し、より具体的には、集積回路素子内および集積回路素子間の高速電子シグナリングに関する。
【背景技術】
【０００２】
本出願は、２００３年１２月１７日に出願した米国特許出願第１０／７４００８７号（件名「Ｈｉｇｈ  Ｓｐｅｅｄ  Ｓｉｇｎａｌｉｎｇ  Ｓｙｓｔｅｍ  ｗｉｔｈ  Ａｄａｐｔｉｖｅ  Ｔｒａｎｓｍｉｔ  Ｐｒｅ−Ｅｍｐｈａｓｉｓ」）の一部継続出願である。本出願はまた、２００４年５月２１日に出願した米国特許出願第１０／８５１５０５号（件名「Ｈｉｇｈ  Ｓｐｅｅｄ  Ｓｉｇｎａｌｉｎｇ  Ｓｙｓｔｅｍ  ｗｉｔｈ  Ａｄａｐｔｉｖｅ  Ｔｒａｎｓｍｉｔ  Ｐｒｅ−Ｅｍｐｈａｓｉｓ  ａｎｄ  Ｒｅｆｌｅｃｔｉｏｎ  Ｃａｎｃｅｌｌａｔｉｏｎ」）の一部継続出願でもある。上記各出願は、参照により、そのすべてが本明細書に組み込まれている。
【０００３】
帯域制限されたシグナリング経路に送信された電気パルスは、送信元から送信先に移動する際に時間とともに分散する。そのような時間領域での分散は、レベルエンコードされた電気パルスのシーケンスとしてデータが送信されるシステムでは、近隣パルスの混合という結果をもたらす。これは、分散型シンボル間干渉（Ｉｎｔｅｒ  Ｓｙｍｂｏｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ：ＩＳＩ）と呼ばれる作用である。分散型ＩＳＩは、シグナリングレートが上がるほど顕著になり、最終的には、元の送信信号のレベル間の違いが識別できなくなるほどまで信号品質を劣化させる。
【０００４】
図１は、送信機１０１、信号経路１０２、および受信機１０３を有する、先行技術のシグナリングシステムを示している。送信機は、シフトレジスタ素子１０７および１０４にそれぞれ記憶された、既に送信された値（ポストタップデータ）および次に送信されるデータ値（プリタップデータ）に基づいて、分散に逆らうプリエンファシス信号を発生させることにより分散型ＩＳＩを軽減するポストタップおよびプリタップ出力ドライバ１０９を含む。プリエンファシス信号は、送信されるデータ値に対応してプライマリ出力ドライバ１０５で生成されたプライマリ出力信号にワイヤ加算される。
【０００５】
低ノイズのシステムの場合、ポストタップおよびプリタップ出力ドライバの駆動強度は、理論的には、受信機でサンプリングされた信号レベルと期待信号レベルとの間の誤差（たとえば、１１２の「ｅ」で示される誤差）に基づき、送信機で発生させたプリエンファシス信号が、信号経路１０２の伝達関数（Ｐ）のちょうど逆となる伝達関数（Ｗ）をもたらし、それによって受信機１０３の入力波形がプライマリ出力信号と同じになる（すなわち、Ｗ＊Ｐ＝１となる）まで調節される。この作用を図示したのが図２の波形であり、ここでは、プリエンファシスされた受信信号レベル１１６と、プリエンファシスされていない受信信号レベル１１４を示している。しかしながら、実際の高速シグナリングシステムでは、通常、送信機のピーク電力に制限があり、したがって、受信信号を元の送信レベル（図２では正規化された＋／−１信号レベルとして示している）に戻すために必要なプリエンファシスのレベルを与えることができない。さらに、１１８で示されるように、レベルエンコーデッドシグナリングプロトコル（たとえば、パルス振幅変調（ＰＡＭ））では、受信信号の全体的な減衰が送信データパターン自体の関数であって、＋／−１レベルに近づく低周波成分（たとえば、同じレベルの送信のシーケンス）の振幅が、＋／−ａレベルに減衰する高周波成分（たとえば、様々なレベルの送信の交番シーケンス）の振幅より大きい。
【０００６】
送信機の電力が制限されることと、減衰がデータに依存することとは、ともに先行技術のシグナリングシステム１００における多くの課題をもたらしている。根本的な問題は、すべてのデータパターンが既知のデータレベルに達するわけではない状況で、送信機出力ドライバの駆動強度の調節に用いる誤差信号をいかに発生させるかである。つまり、高周波データパターンのレベルが既知の基準レベル＋／−１に達しない可能性がある場合に、そのようなレベルに収束させようとすると、リンク性能の観点からは最適でない駆動強度設定になりがちである。
【０００７】
送信機出力ドライバの駆動強度の更新に用いることが可能な誤差信号を発生させるための、先行技術における１つの解決策は、（図１において破線の外形で示された）可変利得要素Ｇを、シグナリング経路１０２の受信側に設けることである。理論的には、利得要素は、着信信号を所望のシグナリングレベルまで戻すために用いることが可能である。そのようなアプローチによって実現可能な改良もあるが、シグナリングレートがギガヘルツの領域まで及ぶと、信号の減衰は１０〜２０ｄＢ、あるいはそれ以上になることが多い。したがって、そのような高いデータレートの信号を元の送信レベルに戻すために必要な利得帯域幅積は、ほとんどの現実的な増幅器の能力を超えてしまう。
【０００８】
送信側の出力ドライバの駆動強度を動的に更新することに伴う各種課題に鑑みて多くのシステム設計者が選択する、よりシンプルなアプローチは、特定のシステム構成について得られた実験結果に基づいて駆動強度を設定するというものである。そのような静的な駆動強度設定は、多くのシステムで良好に動作するが、設定が最適でない場合には、後処理構成の変更（たとえば、モジュール、回路基板、その他の、シグナリングシステムの特性に影響する部品の追加）の影響を受けやすいシステムや、プロセス変動、および電圧や温度などの環境要因の変化に敏感なシステムになることも多い。
【特許文献１】米国特許出願第１０／７４００８７号
【特許文献２】米国特許出願第１０／８５１５０５号
【発明の開示】
【課題を解決するための手段】
【０００９】
添付図面の各図を限定ではなく例示として用いて本発明を説明する。図面を通して類似の参照符号は類似の要素を指している。
【発明を実施するための最良の形態】
【００１０】
以下の説明および添付図面では、本発明が十分に理解されるように、具体的な専門用語や図面記号を示す。いくつかの例では、それらの用語や記号が、本発明の実施に必須でない特定の詳細を意味する場合がある。たとえば、回路要素間または回路ブロック間の相互接続は、多心信号線または単心信号線で示される場合がある。各多心信号線は、代替として単心信号線であってもよく、各単心信号線は、代替として多心信号線であってもよい。シングルエンデッドとして示されている信号およびシグナリング経路は差動であってもよく、差動として示されている信号およびシグナリング経路もシングルエンデッドであってもよい。同様に、アクティブハイまたはアクティブローの論理レベルを有するとして示されている信号は、代替実施形態においては逆の論理レベルを有することが可能である。別の例として、金属酸化膜半導体（ＭＯＳ）トランジスタを含むとして示されている回路を、代替として、バイポーラ方式、または他の任意の、信号による電流制御が可能な方式で実装することも可能である。用語に関しては、ある信号が特定の状態を示すためにロー論理状態またはハイ論理状態に駆動された場合（または、充電されてハイ論理状態になった場合または放電されてロー論理状態になった場合）に、その信号は「アサートされた」と言われる。逆に、ある信号が（ハイまたはロー状態、または信号駆動回路がハイインピーダンス状態（オープントレイン状態やオープンコレクタ状態など）に遷移した際に起こりうる浮動状態を含む）アサートされた状態ではない状態に駆動（または充電または放電）されていることを示す場合は「デアサートされた」と言われる。ある信号駆動回路が、信号駆動回路と信号受信回路との間に結合された信号線上で信号をアサート（または、コンテキストによって明示されている場合はデアサート）した場合、その信号駆動回路は、信号受信回路に対して信号を「出力」したと言われる。ある信号線上で信号がアサートされた場合、その信号線は「アクティブである」と言われ、信号がデアサートされた場合、その信号線は「非アクティブである」と言われる。さらに、信号名に付けられたプレフィックス記号「／」は、その信号がアクティブロー信号（すなわち、アサートされた状態が論理ロー状態）であることを示す。信号名の上に付けられた線（たとえば、
【００１１】
【数１】
2007515130.tif 000002
）も、アクティブロー信号を示すために用いられる。用語「端末」は、電気的接続点を意味する。用語「例示的」は、例を表し、優先事項や要求事項を表さない。
【００１２】
複数出力ドライバの送信回路を有するシグナリングシステムを、様々な実施形態において開示する。一実施形態では、送信回路内部の出力ドライバの駆動強度は、受信側のターゲット信号レベルの適応決定と並行して適応的に調節される。したがって、ターゲット信号レベルの適応決定が進行中であっても、ターゲット信号レベルが受信信号と比較され、結果として生成される誤差信号が出力ドライバの駆動強度の調節に用いられる。この動作によって、ターゲット信号レベルが決定され、これを用いて、様々な周波数の送信データパターンに対してほぼフラットなチャネル応答を発生させる駆動強度値が確立される。
【００１３】
一実施形態では、受信信号とターゲット信号レベルとの比較の結果である誤差信号が、最小平均二乗（ＬＭＳ）誤差に収束するような、更新された駆動強度値（本明細書ではタップ重みと称する）を生成する回路に入力される。代替実施形態では、ターゲット信号レベルはトラップ範囲の設定に用いられ、そのトラップ範囲に収まる信号が、駆動強度値の更新に用いられる。いずれの実施形態でも、更新後の駆動強度値のセットは、送信回路の電力制限に応じて変倍可能である。この動作によって、ターゲット信号レベルの適応決定は、信号送信機で使用可能なピーク（または平均）電力に対応するレベルに収束する。したがって、信号送信機で使用可能なピークまたは平均電力でのほぼフラット化された周波数応答に対応するターゲットレベルが、実質的に、システムによって学習され、出力ドライバ駆動強度の連続している調節のための誤差基準として用いられる。
【００１４】
一実施態様では、テイラー級数近似を用いて、駆動強度値の電力変倍を簡略化して、比較的小さな論理回路での変倍動作を実行可能にする。代替実施態様では、送信回路のプリタップおよびポストタップ出力ドライバの駆動強度値が最初に更新され、全体送信電力レベルが所定の範囲に維持されるように、データドライバの駆動強度が上下に調節される。
【００１５】
本発明のさらに別の実施形態では、受信回路の個々のサンプラ内のＤＣオフセットが適応的に相殺され、受信回路内の１つまたは複数のサンプラをサービスから一時的に外して別のサンプラに置き換えることを可能にするためにマルチプレクサ回路が設けられ、駆動強度の更新された値を生成するために１フェーズまたは２フェーズの手法が適用される。本発明のこれらおよび他の特徴および態様を以下に開示する。
【００１６】
シグナリングシステムの概要
図３は、本発明の実施形態によるシグナリングシステム２００を示す図である。シグナリングシステム２００は、高速信号経路２０２を介して互いに結合されたマルチ出力ドライバ送信機２０１（本明細書ではマルチタップ送信機と称する）とマルチサンプル受信機２０９とを含む。本明細書で説明される実施形態の多くにおいて、信号経路２０２は、送信機２０１で発生させた差動信号を伝送するための成分信号線のペアを有する差動信号経路である。そのような実施形態のすべてにおいて、信号経路２０２は、代替として、送信機２０１で発生させたシングルエンデッド信号の伝送のためにシングルエンデッド（すなわち、単一伝導経路）であることが可能である。信号経路２０２は、１つおよび／または複数の回路基板の様々なレイヤに配置された複数のセグメントの形で形成可能である。たとえば、一応用では、信号経路２０２は、バックプレーンにマウントされた２枚のドーターボードの間に渡されており、ドーターボードコネクタ間に渡されている、バックプレーンに印刷されたトレースセグメントと、ドーターボードコネクタおよびバックプレーントレースセグメントを介して互いに結合されているドーターボードにある相手方トレースセグメントとを含む。送信機２０１および受信機２０９は、同じ回路基板または（たとえば、バックプレーンにマウントされたドーターボードの場合ように）別々の回路基板にマウントされた、それぞれの集積回路（ＩＣ）素子に実装される。代替実施形態では、送信機２０１および受信機２０９を収容するＩＣダイス（すなわち、チップ）を、ボンドワイヤまたは他の信号伝導構造物によって形成されたチップツーチップシグナリング経路を有する単一マルチチップモジュールにパッケージすることが可能である。さらに、送信機２０１および受信機を同じＩＣダイ（たとえば、システムオンチップ）に形成することが可能であり、シグナリング経路２０２を、金属レイヤ、またはダイの他の伝導構造物で実装することが可能である。
【００１７】
図４に示すように、送信機２０１は、連続する時間間隔（本明細書ではシンボル時間Ｔｓと称する）の間にシグナリング経路２０２上にデータを送信する。図示した２倍速データレートタイミングでは、送信クロック信号２０８の１サイクルの間に２つのデータ値（たとえば、値ＡおよびＢ）がシグナリング経路２０２に送信されるように、各シンボル時間は、送信クロック信号２０８（ＴＣＬＫ）の半サイクルに相当する。送信されたデータ信号は、伝搬時間Ｔｐの後に受信機２０９の入力に到達し、サンプリングクロック信号２１０（ＳＣＬＫ）のエッジに応答して受信機２０９によってサンプリングされる。サンプリングクロック信号２１０は、外部クロック線を介して受信回路２０９に供給されることが可能であるか、基準クロック信号から復元されたもの（たとえば、遅延ロックループまたは位相ロックループ回路によって復元されたもの）であることが可能である。他の実施形態では、後述するように、サンプリングクロック信号２１０は、クロックデータリカバリ（ＣＤＲ）回路によって着信データ信号自体から復元されることが可能である。さらに図４に示すように、サンプリングクロック信号２１０は、着信信号の各サンプルがデータアイの中間点で取り込まれるように、着信データ信号のデータ有効ウィンドウ（すなわち、データアイ）と直角位相関係にある。代替実施形態では、サンプラ２１１および２１３の信号セットアップ／ホールド時間要件を満たすこと、および／またはチャネルパルス応答の非対称性を補償することのために、必要に応じて、サンプリング時点をデータアイの中間点に対してずらすことが可能である。さらに、送信クロック信号２０８の１サイクルの間に送信されるシンボルの数を多くしたり少なくしたりすることが可能である。たとえば、図３の実施形態は、代替として、１倍速データレートシステム、４倍速データレートシステム、８倍速データレートシステム、１０倍速データレートシステム、その他であることが可能である。
【００１８】
受信回路２０９では、サンプリングクロック信号２１０の各サイクルの間に１つのシンボルが取り込まれる。すなわち、サンプルクロックの立ち上がり（または立ち下がり）エッジを用いて、着信信号ｘ’ｎのサンプルが取り込まれる。図４に示すように、マルチデータレートシステムでは、サンプリングクロック信号２１０の１サイクルの間に複数のシンボルが取り込まれる。そのようなシステムでは、受信側装置（たとえば、受信機２０９を収容するＩＣ装置）内にクロック発生回路を設けて、サンプリングクロック信号２１０の周期（１／周波数）を位相分配してサンプリングクロック信号の複数の時点を発生させることが可能である。たとえば、図４の２倍速データレートタイミング構成では、サンプリングクロック信号２１０の２つの時点、すなわち、偶数番号のシンボルｘ’ｎ、ｘ’ｎ＋２、ｘ’ｎ＋４・・・をサンプリングする偶数位相サンプリングクロック信号ＳＣＬＫＥと、奇数番号のシンボルｘ’ｎ−１、ｘ’ｎ＋１、ｘ’ｎ＋３・・・をサンプリングする奇数位相サンプリングクロック信号ＳＣＬＫＯとが提供されている。この手法を拡張すれば、４倍速データレート（サンプリングクロックの１サイクルあたり４シンボル）、８倍速データレート（サンプリングクロックの１サイクルあたり８シンボル）、１０倍速データレート（サンプリングクロックの１サイクルあたり１０シンボル）など、ほとんどどのようなデータレートでも達成することが可能である。
【００１９】
図３に示すように、送信機２０１は、送信シフトレジスタ２０３、出力ドライババンク２０４、およびタップ重みレジスタ２０６を含む。図示した特定の実施形態では、送信シフトレジスタ２０３は、５素子分の深さであり、プリタップデータ値Ｄ＋１、プライマリデータ値Ｄ０、および３つのポストタップデータ値Ｄ−１、Ｄ−２、およびＤ−３を記憶する。プライマリデータ値は、所与の送信間隔の間に受信機２０９に送信されるデータ値であり、プリタップおよびポストタップデータ値は、それぞれ、次に送信されるデータ値、および既に送信されたデータ値である（つまり、添え字は、そのデータ値が送信されるまでに発生する送信間隔の数を示している）。各シフトレジスタの記憶素子は、出力ドライババンク２０４内の出力ドライバ２０５０〜２０５４の１つずつに結合されており、出力ドライバ２０５１はプライマリデータドライバを形成し、出力ドライバ２０５０はプリタップデータドライバを形成し、出力ドライバ２０５２−２０５４はポストタップデータドライバを形成している（これらのようなドライバを、本明細書では簡潔にするために、プリタップドライバ、プライマリドライバ、ポストタップドライバと称する）。
【００２０】
タップ重みレジスタは、駆動強度値（本明細書ではタップ重みと称する）のセットＷＮを記憶する。後述するように、タップ重みは、更新を繰り返され、タップ重みの新しいセットのそれぞれは、数字が１つ多い添え字（すなわち、Ｎ、Ｎ＋１、Ｎ＋２など）で表される。任意のセットの各タップ重みＷＮ（０）−ＷＮ（４）が出力ドライバ２０５０〜２０５４の１つずつに供給され、それによって、出力ドライバが発生させる出力信号のレベルが制御される。一実施形態では、信号経路２０２は、シングルエンデッドまたはダブルエンデッド終端素子によって所定の電圧レベル（たとえば、電源電圧またはそれに近い電圧）にプルアップされており、出力ドライバ２０５０〜２０５４は、対応するタップ重みおよびデータ値に応じてプルダウン電流ＩＰＤ（すなわち、放電電流）を引き込むことにより、信号経路２０２に信号を発生させる。具体的な例として、バイナリシグナリングシステムでは、各出力ドライバ２０５０〜２０５４は、次式に従って電流を引き込む。
ＩＰＤ（ｉ）＝Ｓ（ｉ）・［ＷＮ（ｉ）＊ＩＵＮＩＴ］  （１）
ただし、「・」は論理ＡＮＤ演算を表し、「＊」は乗算を表し、ＩＵＮＩＴは基準電流であり、ＷＮ（ｉ）はｉ番目の出力ドライバのタップ重みであり（ｉは、この例では０〜４）、Ｓ（ｉ）は出力ドライバ寄与分の符号である。出力ドライバ２０５０〜２０５４によって引き込まれた個々の電流は、ワイヤ加算されて（すなわち、同じノードに引き込まれて）全プルダウン電流ＩＴＰＤを形成する。したがって、各電流は、出力ドライバ寄与分の符号とタップ重みとに応じて全出力信号レベルに寄与する。この構成により、プリタップおよびポストタップドライバは、分散型ＩＳＩを補償するために必要に応じて加算寄与分および減算寄与分を出力信号レベルに与えることが可能になっている。
【００２１】
図３および後続の図に示されたプリタップドライバおよびポストタップドライバの個々の番号（および対応するタップ重みおよびシフトレジスタ素子）は、例示のみを目的として選択されていることに注意されたい。代替実施形態では、プリタップドライバおよび／またはポストタップドライバの数が、シフトレジスタ２０３内の記憶素子の数およびタップ重みレジスタ２０６内のタップ重みの数とともに、図３および後続の図より多くても少なくてもよい。
【００２２】
一実施形態では、タップ重みＷＮ（０）〜ＷＮ（４）のそれぞれは、符号成分と大きさ成分とを有するデジタル値である。タップ重みの符号成分（たとえば、符号ビット）と、対応する送信データ値との排他的ＮＯＲ演算を行い、対応する出力ドライバ２０５で生成された信号寄与分の符号を生成する。排他的ＮＯＲ演算は、実際には、タップ重みの符号と送信データ値の符号とを掛け合わせ、タップ重みの符号と送信データ値の符号とが等しい場合は論理「１」を発生させ（すなわち、一実施形態では正の符号として解釈され）、タップ重みの符号と送信データ値の符号とが異なる場合は論理「０」を発生させる（すなわち、負の符号と解釈される）。タップ重みの大きさ成分はマルチビット値であって、これはたとえば、出力ドライバ内のデジタルアナログ変換器（ＤＡＣ）を制御するために用いられる。したがって、式（１）は、次のように書き直すことができる。
【００２３】
【数２】
2007515130.tif 000003
ただし、「
【００２４】
【数３】
2007515130.tif 000004
」は排他的ＮＯＲ演算を表し、Ｄ（ｉ）は送信シフトレジスタから受け取られたデータ値を表し、「ｓｇｎ（ＷＮ（ｉ））」はｉ番目のタップ重みの符号を表し、｜ＷＮ（ｉ）｜はｉ番目のタップ重みの大きさを表す。この構成により、対応するタップ重みとソースデータ値との符号が一致すれば、ｉ番目の出力ドライバで生成される信号寄与分の符号は正（すなわち、論理「１」）であり、そうでない場合は負である。すなわち、論理「１」が送信され（すなわち、正のデータ）、タップ重みが正（論理「１」の符号ビットで示される）であれば、信号寄与分は正であり、それによって、信号経路２０２で発生する信号のレベルが増える。論理「０」が送信され（すなわち、負のデータ）、タップ重みが負である場合も信号寄与分は正になる。つまり、負のタップ重みは、論理「０」のデータで示された負の信号寄与分を実質的に反転させる。タップ重みの符号とソースデータ値とが一致しない場合は、負の信号寄与分が出力ドライバによって生成される。マルチレベルシグナリング実施形態では、タップ重みの符号を同様に用いて、送信される信号の符号を変更することが可能である。
【００２５】
図５は、図３に示された各出力ドライバ２０５０〜２０５４の実装に用いることが可能な、電流モード差動出力ドライバ２３０の実施形態を示している。出力ドライバは、トランジスタ２３３および２３５のペアを含み、各トランジスタのドレイン端子がそれぞれの負荷素子Ｒ（図５では抵抗として示されているが、アクティブ負荷素子や他のタイプの抵抗素子を代替として用いることが可能）によってプルアップされ、差動信号経路２０２の負側の線２４０（Ｌ−）および正側の線２４２（Ｌ＋）に結合されている。トランジスタ２３３および２３５のソース端子は、タップ重みＷＮ（ｉ）の大きさ成分に応じて電流ＩＳを引き込む電流ＤＡＣ  ２３７（ＩＤＡＣ）に共通に結合される。すなわち、ＩＳ＝｜ＷＮ（ｉ）｜×ＩＵＮＩＴである。排他的ＮＯＲゲート２３１は、タップ重み２３２の符号と、対応するソースデータ値２３４との排他的ＮＯＲをとり、信号寄与分の符号Ｓ（ｉ）を生成し、これをトランジスタ２３３のゲートに供給する。信号寄与分の符号の補数／Ｓ（ｉ）がインバータ２３９によって生成され、これがトランジスタ２３５のゲートに供給される。この構成により、論理「１」のデータ値２３４が出力ドライバ内で受け取られ、タップ重み２３２が正である場合に、排他的ＮＯＲゲートが正の寄与分符号を生成し（すなわち、Ｓ（ｉ）はハイ）、トランジスタ２３３がオンになり、トランジスタ２３５がオフになり、これによって線２４０（Ｌ＋）に対して線２４２（Ｌ−）がプルダウンされて、正の差動信号寄与分が確立される。線Ｌ＋と線Ｌ−との電位差は電流ＩＳによって制御され（すなわち、ＶＬ＋＝ＶＳ−ＩＳＲ。ただし、電源電圧ＶＳおよび抵抗Ｒは実質的に一定）、電流ＩＳは、タップ重み２３２の大きさ成分によって制御される。したがって、タップ重み２３２およびソースデータ値２３４の符号によって、所与の出力ドライバによって線２４０および線２４２に発生する差動信号寄与分（すなわち、ＶＬ＋−ＶＬ−）が正か負かが制御され、タップ重み２３２の大きさによって、差動信号の振幅が制御される。代替実施形態では、後で詳述するように、バイナリシグナリングの代わりにマルチレベルシグナリング（すなわち、各送信シンボルが複数のビット情報を搬送するシグナリングプロトコル）を用いることにより、ソースデータビットの様々な組み合わせに対して、様々なプルダウン電流を用いて、様々な信号レベルを確立することが可能である。さらに、図５に示した電流モードドライバ２３０の代わりにプッシュプル型出力ドライバや他のタイプの出力ドライバを用いることも可能である。
【００２６】
出力ドライバのタップ重みの決定
図３において、タップ重みレジスタ２０６に記憶されたタップ重みは、理想的には、プリタップおよびポストタップデータ値の送信によって発生する分散型ＩＳＩ（および／または他のシステマチックな信号歪み発生源）をちょうど相殺するように設定される。たとえば、正規化された信号レベル＋１．０で始まる論理「１」の値の送信に対して、連続する受信間隔においてレベル０．７および０．３の信号が受信された場合、この信号は、信号経路２０２（本明細書ではチャネルとも称する）によって分散および減衰している。したがって、正規化された信号レベル−１．０で始まる論理「０」が直後に送信された場合は、受信される信号のレベルが−０．４（＝−０．７＋０．３）および−０．３となる。つまり、最初の送信の残り（すなわち、０．３）が後続の負レベルの信号と破壊的に結合（すなわち、干渉）して、受信信号レベルが減衰する。この単純な例では、どのようなシンボル送信でもＩＳＩの発生源は直前のシンボルであることがわかる。したがって、直前の送信の残りをちょうど相殺する負のプリエンファシス信号をポストタップ２０５２が発生させるように設定することにより、所与のサンプリング間隔の間に受信された信号は、元の送信レベルに完全には復元されないにせよ、ＩＳＩの影響がなくなる。実際の適用では、ＩＳＩは完全には相殺されない。これは、どの時点でも他の多数のチャネルの作用（反射、クロストーク、ノイズ）によってＩＳＩの真のレベルがマスクされるためであり、その結果、プリタップおよびポストタップの残りを補償するためにプリタップおよびポストタップドライバ（すなわち、２０５０および２０５２〜２０５４）に加えられるべき厳密なタップ重みを確定することが困難になる。また、プリエンファシス信号自体もＩＳＩを発生させる。このＩＳＩは、他の１つまたは複数のプリタップおよびポストタップドライバが発生させる追加プリエンファシス信号によって軽減されることが可能である。
【００２７】
一実施形態では、受信機２０９は、着信信号と、適応的に決定されたターゲット信号レベル２２０（本明細書ではデータレベルしきい値ＤＬＥＶと称する）との比較に基づいて、更新されたタップ重みＷＮ＋１を生成する。受信機２０９は、適応モジュール２１５（ＡＭ）とサンプリング回路のペア（本明細書ではデータサンプラ２１１（Ｄ）および適応サンプラ２１３（Ａ）と称する）とを含む。データサンプラは、着信信号（本明細書では、元の送信信号ｘｎがチャネルで変形されたことを強調するためにｘ’ｎと称する）をサンプリングし、着信信号がゼロ基準を超えたかどうかに応じて論理「１」または論理「０」状態を有するデータサンプル２１６（ＲＸデータ）を発生させる。シングルエンデッドシグナリングシステムでは、ゼロ基準をＤＡＣ、分圧器、または他の回路で発生させることが可能であり、安定状態のハイシグナリングレベルと安定状態のローシグナリングレベルの中間点に設定することが可能である。差動シグナリングシステムでは、正側信号線（たとえば、図５の線２４０）の信号レベルが負側信号線（たとえば、図５の線２４２）の信号レベルを超えた場合に論理「１」がデータサンプラ２１１によって取り込まれ、逆に負側信号線の信号レベルが正側信号線の信号レベルを超えた場合に論理「０」がデータサンプラ２１１によって取り込まれるように、着信差動信号のコモンモードがゼロ基準を設定することが可能である。したがって、データサンプル２１６は、着信データ信号の符号（正または負）に対応する論理状態を有し、この論理状態を本明細書ではデータ符号値と称する。
【００２８】
適応サンプラ２１３はさらに、着信信号ｘ’ｎをサンプリングし、その着信信号が適応モジュール２１５の生成するデータレベルしきい値２２０を超えたかどうかに応じて論理「１」または論理「０」状態を有する誤差サンプル２１８を生成する。一実施形態では、着信信号が正符号を有する（すなわち、ＲＸデータ＝ｓｇｎ（ｘ’ｎ）＝「１」である）と特定された場合に、適応サンプラ２１３の生成する誤差サンプル２１８が、着信信号レベルと期待信号レベル（すなわち、データレベルしきい値２２０（ＤＬＥＶ））との間の誤差の符号を表すように、データレベルしきい値２２０が論理「１」の送信の期待データレベルに対応する。したがって、誤差サンプル２１８（本明細書では誤差符号値（ｓｇｎ（ｅｎ））と称する）は、ｘ’ｎ＜ＤＬＥＶであれば論理「１」（すなわち、正）であり、ｘ’ｎ≧ＤＬＥＶであれば論理「０」（すなわち、負）である。
【００２９】
適応モジュール２１５は、データサンプラ２１１からデータ符号値２１６を、適応サンプラ２１３から誤差符号値２１８を受け取り、応答として、データレベルしきい値２２０およびプリエンファシスタップ重み２２６を適応的に更新する。図６に示すように、データレベルしきい値２２０およびタップ重み２２６を同時に（すなわち、同じまたは異なるループ更新レートにおいて少なくとも部分的に時間が重なるように）更新することと、送信回路２０１のピーク（または平均）電力に対応する総計的設定の形で更新されたタップ重み２２６を維持することとによって、データレベルしきい値は、信号経路２０２に送信された最高周波数データパターンで示される減衰したレベル＋／−ａに収束し、タップ重み２２６は、チャネル応答を２４７で示されるようにほぼフラット化する設定に収束する。すなわち、元の送信信号レベル（たとえば、図１および２を参照して説明した、正規化された＋／−１レベル）に従ってタップ重みを適応させるのではなく、高周波データパターンの減衰した信号レベル＋／−ａ（たとえば、連続する送信のたびに交番する信号レベル）を学習および使用して、誤差低減回路に適用される場合であれば、チャネル応答を＋／−ａしきい値レベルでフラット化し、かつ送信回路のピーク電力制限を満たす解に向かうようにプリエンファシスタップ重み２２６を駆動する誤差信号を発生させる。この動作によって、図１の先行技術のシグナリングシステムの場合より最適なタップ重み収束が実現可能になり、特に、シグナリングレベル間の違いをより細かくする必要があるマルチＰＡＭシステムにおいてシグナリングマージンが改善される可能性がある。
【００３０】
システムによっては、図６を参照して説明した応答のフラット化と異なるように周波数応答を整形したい場合がある。これはたとえば、適切なデータ並びでフィルタリングされた誤差を用いて、重みタップとデータレベルしきい値の両方を更新することによって可能である。一例として、当該シンボルと同じ送信間隔において出現する隣接シンボルの加算成分または減算成分（すなわち、部分応答）を通すこと（すなわち、選択された隣接シンボルからのＩＳＩをゼロにしないこと）が必要なシステムでは。しかしながら、このデータフィルタリングは、（電力変倍の有無を問わず）データレベルしきい値およびタップ重みの同時更新に関しては、前述の動作を変更するものではない。その代わりに、パルスのターゲット形状が変更される。他の実施形態では、任意の数の性能尺度（たとえば、電圧またはタイミングのアイ開口部、ビットエラーレートの削減、または他の全体的なシステム性能パラメータ）を改善するために、他の誤差フィルタリング関数を用いて更新されたタップ重み。
【００３１】
一実施形態では、更新されたタップ重み２２６の新しい各セットが、バックチャネル２２５を介して送信機に伝達される。バックチャネル２２５は、たとえば、比較的低速のシグナリング経路、またはシグナリング経路２０２を用いての（たとえば、８ｂ／１０ｂのような信号エンコードプロトコルまたは他の信号エンコードにおける、別の方法での未使用コード空間を用いての）帯域外シグナリングによって形成可能である。代替実施形態では、独立したバックチャネルを省略することが可能であり、シグナリング経路２０２を用いて、更新されたタップ重み２２６（または送信側での更新されたタップ重み２２６の発生を可能にする更新値）を送信側装置に伝達することが可能である。
【００３２】
適応モジュール
図７は、図３の適応モジュール２１５の実装に用いることが可能な適応モジュール２５０の実施形態を示している。適応モジュール２５０は、データ符号レジスタ２５１と、誤差符号レジスタ２５３と、符号乗算器２５７と、有限状態機械２５５と、電力変倍論理２５９と、フィルタ２６１と、しきい値カウンタ２６９と、ＤＡＣ  ２７１とを含む。受信間隔「ｎ」の間に生成された誤差符号値２１８およびデータ符号値２１６が、それぞれ、誤差符号レジスタ２５３およびデータ符号レジスタ２５１に供給されるが、これらは、サンプリングクロック信号（図示せず）（または他の関連クロック信号）の遷移に応答して各レジスタに取り込まれる。データ符号レジスタ２５１は、最後に生成されたデータ符号値を記憶するシフトレジスタである。図７の実施形態では、データ符号レジスタ２５１は、５素子分の深さであるように示されている（これは、すなわち、データ符号値ｘ’ｎ−１〜ｘ’ｎ−４を記憶するためである）が、この深さは、図３の送信回路２０１の中に適用されているタップ重みの数に対応している。代替実施形態では、データ符号レジスタ２５１は、たとえば、より多いか少ないタップ重みを収容するため、かつ／または他の目的（反射の相殺、クロストークの相殺、オフセットの相殺などがあり、これらに限定されない）に用いられるデータ符号値を記憶するために、より多いか少ない記憶素子を有することが可能である。同様に、誤差符号レジスタ２５３は、図７の実施形態においては誤差符号値ｓｇｎ（ｅｎ−１）を記憶する、深さ１のレジスタであるが、代替実施形態では（たとえば、所望のレイテンシを有する誤差符号値の選択を可能にするために）任意の数のシフトレジスタ素子を含むことが可能である。
【００３３】
符号乗算器２５７は、排他的ＮＯＲゲート２５８０−２５８４のセットを含み、各ゲートは、誤差符号レジスタ２５３に記憶されている誤差符号値を受け取るために共通に結合されている第１の入力と、データ符号レジスタ２５１からそれぞれのデータ符号値を受け取るように結合されている第２の入力とを有する。この構成により、排他的ＮＯＲゲート２５８０〜２５８４のそれぞれは、更新値２６０（ＵＤ（０）〜ＵＤ（４））のそれぞれを生成する。これらは、対応するデータ符号値が誤差符号値と一致する場合には論理「１」状態であり、データ符号値と誤差符号値とが一致しない場合には論理「０」状態にある。したがって、更新値２６０のそれぞれは、入力信号（すなわち、ｘ’ｎ−１〜ｘ’ｎ−４のそれぞれ）と誤差信号ｅｎ−１との符号の乗算を表し、したがって、符号が両方とも正または両方とも負であれば論理「１」であり、符号が同じでない場合には論理「０」である。一実施形態では、更新値２６０のそれぞれは、更新推定においてノイズに起因する更新ディザを減らすために、フィルタ素子２６２（Ｆ）のそれぞれにおいてフィルタリングされる。代替実施形態では、フィルタ素子２６２は省略される。
【００３４】
一実施形態では、タップ重みは、論理「１」の更新値（すなわち、正の更新）に対してはより多く正になり、論理「０」の更新値（すなわち、負の更新）に対してはより多く負になる。具体的には、正の更新の場合には、正のタップ重みが（たとえば、所定のステップサイズだけ）増やされ、負のタップ重みが減らされる。逆に、負の更新の場合には、正のタップ重みが減らされ、負のタップ重みが増やされる。一実施形態では、タップ重みに加えられる正の更新および負の更新は、次式で表されるｓｉｇｎ−ｓｉｇｎ最小平均二乗（ＬＭＳ）更新を構成する。
ＷＮ＋１＝ＷＮ＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’）  （３）
これは以下のスカラ表現に対応する。
ＷＮ＋１（０）＝ＷＮ（０）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’ｎ＋１）
ＷＮ＋１（１）＝ＷＮ（１）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’ｎ）
ＷＮ＋１（２）＝ＷＮ（２）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’ｎ−１）
ＷＮ＋１（３）＝ＷＮ（３）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’ｎ−２）
ＷＮ＋１（４）＝ＷＮ（４）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’ｎ−３）
したがって、各タップ重みの更新は、２次の最小平均二乗誤差コスト関数（すなわち、２次コスト関数）の量子化された負の勾配を推定する方向である。代替実施形態では他のコスト関数を用いることが可能である。意味のある誤差信号を与えるために、データレベルしきい値は、誤差符号値ｓｉｇｎ（ｅｎ）にしたがって更新される。たとえば、図３の実施形態では、データレベルしきい値は次式にしたがって更新される。
ＤＬＥＶＮ＋１＝ＤＬＥＶＮ−ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’ｎ）
【００３５】
図７の実施形態では、適応モジュール２５０は、電力変倍論理２５９で生成された、更新されたタップ重み値２２６を、たとえば図３に示されたバックチャネル２２５を介して（または別のシグナリング経路を介して）、送信側装置に出力する。代替実施形態では、タップ重み更新（またはタップ重み更新の生成に用いられる成分信号）だけが送信側装置に伝達される必要があるように、電力変倍論理２５９が、受信側装置内ではなく送信側装置内に設けられる。
【００３６】
さらに図７に示すように、最後に記憶されたデータ符号値ｓｇｎ（ｘ’ｎ）および誤差符号値ｓｇｎ（ｅｎ−１）が有限状態機械２５５に供給され、有限状態機械２５５は、更新重み信号２８２（ＵＷ）をアサートして、電力変倍論理２５９が、更新値２６０を既存のタップ重みセット（ＷＮ）に加え、結果の値を変倍して、更新されたタップ重みＷＮ＋１  ２２６を生成することを可能にする。図７の実施形態では、有限状態機械は、シフトレジスタ２５１にデータ符号値のセットが完全にロードまたはリロードされたことを確認した後、および最後に記憶されたデータ符号値が所定の状態を有していることを確認した後に、更新された重み信号をアサートする。この所定の状態は、別の実施形態では、適応モジュール２５０で生成されたデータレベルしきい値２２０が正の着信信号に対応するか、負の着信信号に対応するかに応じて、正であっても負であってもよい。すなわち、データレベルしきい値２２０が論理「１」のデータのレベルに調節されている場合、誤差信号ｅｎは、ｘ’ｎの符号が正（すなわち、データ符号値が論理「１」）であればｘ’ｎに関して意味を有し、ｘ’ｎの符号が負であれば無視される。逆に、データレベルしきい値２２０が論理「０」のデータのレベルに調節されている場合、誤差信号ｅｎは、ｘ’ｎの符号が負であればｘ’ｎに関して意味を有し、ｘ’ｎの符号が正であれば無視される。さらに、正のデータ信号を受け取った場合には正のデータレベルしきい値を生成し、負のデータ信号を受け取った場合には負のデータレベルしきい値を生成するために、２つの適応サンプラを設けることが可能である。後述するように、マルチＰＡＭ実施形態では、異なるデータレベルのそれぞれに対して誤差情報を発生させるために適応サンプラを設けることが可能である。
【００３７】
図７の実施形態では、適応モジュール２５０は、着信する正のデータ信号に対してターゲットデータレベルを構成するデータレベルしきい値２２０（ＤＬＥＶ）を生成する。有限状態機械２５５が正のデータ符号値（すなわち、論理「１」）の記憶を検出した場合、有限状態機械２５５は、更新しきい値信号２６８（ＵＴ）をアサートし、それによって、しきい値カウンタ２６９に保持されているしきい値カウント２７０が、レジスタ２５３に記憶されている、対応する誤差符号値ｅｎ−１の状態に応じてインクリメントされるかデクリメントされることを可能にする。フィルタ２６７は、更新推定においてノイズに起因する更新ディザを減らすために設けられ、代替実施形態では省略可能である。さらに、有限状態機械２５５は、着信信号の所定のパターン（たとえば、１０１０１のような高周波パターン）が受け取られていることを確認した後に更新しきい値信号２６８を生成することも可能である。
【００３８】
図７の実施形態では、しきい値カウンタ２６９は、しきい値カウント２７０をＤＡＣ  ２７１に出力し、ＤＡＣ  ２７１は、対応するデータレベルしきい値２２０を生成する。ＤＡＣは、適応モジュール２５０の一部として図示してあるが、代替として、適応サンプラ２１３内の構成要素（たとえば、データレベルしきい値が確立されるようにサンプラをバイアスするよう動作するＤＡＣ）であることが可能である。そのような実施形態では、アナログしきい値レベル（またはアナログバイアス信号）ではなくデジタル制御値（すなわち、しきい値カウント２７０）が適応モジュール２５０から出力される。以下では、デジタル制御値に応答してデータレベルしきい値を確立するバイアス回路を有するサンプリング回路の実施形態について説明する。
【００３９】
さらに図７に示すように、適応モジュールは、データサンプラ内でオフセット相殺を制御するために、フィルタ２６１と、オフセットカウンタ２６３と、ＤＡＣ  ２６５とをさらに含むことが可能である。オフセット相殺動作の間に、有限状態機械の入力においてオフセット調節信号２５２がアサートされ、たとえば、サンプラの入力同士を切り換え可能に結合することによって、または信号経路でヌルデータを送信することによって、データサンプラの入力においてヌル信号が生成される（すなわち、差動信号経路の各成分線に印加される信号は、同じレベルを有する）。ヌルデータ入力の応答である、データサンプラからの安定状態の正または負の出力は、サンプラ内のＤＣ誤差を示す。すなわち、サンプラがその差動入力において公称で同じ信号レベルを、論理「１」または論理「０」の値を示すものとして、繰り返し可能に解釈する場合、サンプラはＤＣオフセットを発生させている。したがって、データ符号値は、（代替実施形態では省略可能である）フィルタ２６１でフィルタリングされた後、オフセットカウンタ２６３のアップ／ダウン入力に供給される。有限状態機械は、新しいデータ符号値のそれぞれがシフトレジスタにロードされた後（または所定の数のデータ符号値がロードされた後）に更新オフセット信号２８４（ＵＯ）をアサートすることによって、オフセット調節信号のアサートに応答し、それによって、オフセットカウンタ２６３内に保持されたオフセットカウント２６４が増減調節されることを可能にする。図７の実施形態では、オフセットカウント２６４がＤＡＣ  ２６５に供給され、ＤＡＣ  ２６５が、アナログ制御値２６６（ＯＦＳＴ）を生成する。ＯＦＳＴは、データサンプラ内に加えられ、ＤＣオフセットとは逆の方向にサンプラをバイアスする。代替として、オフセットカウント２６４自体がサンプラに供給されてもよい。いずれの場合も負帰還ループが形成され、データサンプラバイアスはＤＣオフセットをゼロにするように調節される。これは、ディザリングオフセットカウント２６４によって示される一状態である。一実施形態では、オフセットカウント２６４は、ターゲットＤＣオフセットカウントにいつ達したか（すなわち、オフセット校正動作がいつ完了したか）を有限状態機械２５５が確認できるように、有限状態機械２５５（または他の制御回路）に供給される。代替実施形態では、有限状態機械２５５は、オフセット調節信号２５２がデアサートされるまで、更新オフセット信号２８４をアサートし続ける（すなわち、ＤＣオフセット校正動作を継続する）。オフセット調節信号２５２は、たとえば、所定の時間で、または所定の数のデータ符号値が生成されるまで、またはディザリングオフセットカウントが検知されるまでアサートされることが可能であり、これらに限定されない。
【００４０】
一実施形態では、オフセットカウント２６４（またはＤＡＣ出力２６６）が、適応サンプラおよびデータサンプラ（たとえば、図３の素子２１３および２１１）の両方に供給される。これは、適応アダプタのＤＣオフセットがデータサンプラのＤＣオフセットに追随するであろうと仮定に基づくものである。これは、たとえば、ＤＣオフセットの一因が信号経路自体である場合、またはＤＣオフセットがプロセス依存である場合には、当てはまる可能性がある。代替実施形態では、適応サンプラのＤＣオフセット校正を可能にするために、適応モジュール２５０内にオフセット校正回路（たとえば、フィルタ、オフセットカウンタ、および必要に応じてＤＡＣ）が追加される。別の代替実施形態では、データ符号レジスタ２５１ではなく誤差符号レジスタ２５３がサンプル値をフィルタ２６１に供給するように、マルチプレクサ回路が誤差符号レジスタ２５３を選択する。そのような代替実施形態では、ＤＣオフセットの決定を可能にするために、適応サンプラに加えられるしきい値カウントを一時的にゼロにする（または適応サンプラ内に加えることを一時的に不能にする）。
【００４１】
電力変倍
さらに図７に示すように、電力変倍論理２５９（または適応モジュール内の他の回路）が更新値に従って送信プリエンファシスタップ重みを更新した後、電力変倍論理２５９は、更新されたタップ重みを変倍して、タップ重みの総計の大きさで示される合計電力が送信回路の電力制限（ピークまたは平均）を超えないようにする。一実施形態では、送信回路の電力制限は、プライマリドライバの最大ＤＡＣ設定（符号と大きさとで８ビットの実装の場合は２７−１＝１２７）に対応する（代替として、最大ＤＡＣ設定（したがって、電力制限）を、受信側および／または送信側装置内の構成回路にプログラムするか、システム初期化中に受信側および／または送信側装置に供給することが可能である）。したがって、初期状態ではプライマリドライバのタップ重みが最大電力（すなわち、符号ビット＝１、大きさ＝１２７）に設定されていると仮定すると、初期にはゼロであるプリタップ重みおよびポストタップ重みの大きさが増えるにつれ、電力制限が超えられる可能性がある。前述のように、図７の符号およびｓｉｇｎ−ｓｉｇｎ  ＬＭＳ更新論理は、次式に従ってタップ重みを更新する。
ＷＮ＋１＝ＷＮ＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’）  （３）
したがって、タップ重み更新は、ステップサイズ、誤差符号値、およびデータ符号値を掛け合わせて得られるので、式（３）は次のように書き直すことができる。
ＷＮ＋１＝ＷＮ＋ＵｐｄａｔｅＮ  （４）
送信回路の電力制限は、出力ドライバのタップ重みの大きさの合計で表すことができる。すなわち、
Σ｜Ｗｎ｜≦ＷＭＡＸである。ただし、ＷＭＡＸは、正規化された電力制限の平方根である（ピーク電力制限の場合。平均電力制限の場合、式はＬ２  ｎｏｒｍ：ΣＷｎ２≦ＷＭＡＸ２になる）。電流モード送信機では、タップ重みＷが各出力ドライバの電流寄与分を制御し、この電流寄与分が、シグナリング経路上に発生する電圧レベルを制御し、したがって、ドライバの電力出力を制御する。電圧モード送信機では、タップ重みが各出力ドライバの電圧寄与分を制御し、したがって、ドライバの電力出力を制御する。本明細書におけるタップ重み更新式では、項ＷＭＡＸは、正規化されたピークまたは平均電力制限の平方根を指す。一実施形態では、送信プリエンファシスタップ重みは、各更新の直後に、各タップ重みの大きさと、更新されたタップ重みで表される電力に対する電力制限の比とを掛け合わせることによって再変倍される。すなわち、
ＷＮ＋１＝（ＷＮ＋ＵｐｄａｔｅＮ）＊（ＷＭＡＸ／｜ＷＮ＋ＵｐｄａｔｅＮ｜１）  （５）
ただし、｜ＷＮ＋ＵｐｄａｔｅＮ｜１は、更新が適用されたとすればもたらされるであろうタップ重みの大きさの合計（すなわち、｜ＷＮ（０）＋Ｕｐｄａｔｅ（０）｜＋｜ＷＮ（１）＋Ｕｐｄａｔｅ（１）｜＋・・・＋｜ＷＮ（４）＋Ｕｐｄａｔｅ（４）｜）である。受信側ＩＣ装置または送信側ＩＣ装置（（すなわち、図３の受信装置２０９または送信装置２０１をそれぞれ含むＩＣ装置）内にある処理ユニット（たとえば、デジタル信号プロセッサ、専用プロセッサ、または汎用プロセッサ）、または別の装置によって、直接再変倍を行うことが可能である。代替として、（たとえば、整数演算を用いて）直接再変倍動作を行う状態機械または専用論理回路を用いることも可能である。
【００４２】
代替実施形態では、適応モジュール自体に含まれる回路を用いて、直接再変倍アプローチほど計算が複雑でない、テイラー級数近似に基づく再変倍を行うことが可能である。すなわち、式（４）を書き直して、残差電力（すなわち、更新されたタップ重みが電力制限を上回っているか下回っている分の電力量）についての次式が得られる。
ＷＲＥＳ＝｜ＷＮ＋ＵｐｄａｔｅＮ｜１−ＷＭＡＸ＝Σ［ｓｇｎ（ＷＮ（ｉ））＊ＵｐｄａｔｅＮ（ｉ）］  （６）
式（５）および（６）を組み合わせると、直接再変倍動作を、残差電力と電力制限との比で表すことができる。
ＷＮ＋１＝（ＷＮ＋ＵｐｄａｔｅＮ）＊［１＋ＷＲＥＳ／ＷＭＡＸ］−１  （７）
テイラー級数近似［１＋ＷＲＥＳ／ＷＭＡＸ］−１≒［１−ＷＲＥＳ／ＷＭＡＸ］を用いると、式（７）を次のように書き直すことができる。
ＷＮ＋１≒（ＷＮ＋ＵｐｄａｔｅＮ）−［（ＷＮ＋ＵｐｄａｔｅＮ）＊ＷＲＥＳ／ＷＭＡＸ］  （８）
式（８）は、項（ＷＮ＋ＵｐｄａｔｅＮ）が整数の加算によって得られることから、比較的小さい論理回路に実装可能であり、ＷＲＥＳが通常はＷＭＡＸより大幅に小さいため、ＷＲＥＳ／ＷＭＡＸによる乗算を右シフトのバイナリ除算演算まで小さくすることが可能である。つまり、ＷＭＡＸが２のべき乗の値（たとえば、１２８）であれば、１／ＷＭＡＸは、ｌｏｇ２（ＷＭＡＸ）ビットの右シフトを伴う。同様に、図３および７の５ドライバの実施形態において＋５〜−５の範囲を有するＷＲＥＳは、＋／−３または＋／−５の場合を除くすべての場合において２のべき乗の値であり、＋／−３または＋／−５の場合は２のべき乗の数に丸めることが可能である。たとえば、一実施形態では、＋／−３であるＷＲＥＳの値は代替として＋／−２および＋／−４に丸められる。＋／−５であるＷＲＥＳの値は＋／−４に丸められる。代替実施形態では別の丸め方式を用いることも可能である。たとえば、＋／−５であるＷＲＥＳの値を、８と４とを切り替えて丸めることが可能である（たとえば、３回４に丸めるごとに１回８に丸める）。
【００４３】
図８は、式（８）で示された近似に従って変倍された更新済みタップ重みを出力する、残差ベースの電力変倍回路２９０である。電力変倍回路２９０は、レジスタ３０２０〜３０２４に記憶された既存のタップ重み（Ｗ）の符号と、更新値２６０（すなわち、ＵＤ（０）〜ＵＤ（４））の符号とを掛け合わせる排他的ＮＯＲゲート２９１０〜２９１４のバンクを含む。合計回路２９３が、排他的ＮＯＲゲート２９１の出力を受け取り、残差電力（ＷＲＥＳ）に対応する合計を生成する。すなわち、合計回路は、各論理「１」入力を＋１の値として扱い、各論理「０」の値を−１の値として扱い、それによって、タップ重みの変化の総計を示す残差電力値２９４を生成する。図８の実施形態では、残差電力値２９４は、符号と大きさからなる値であり、その符号成分３１０（すなわち、符号ビット）は、タップ重みの変化の総計が正か負かを示し、その大きさ成分２９７は、タップ重みの変化の総計の絶対値を表す。残差電力値２９４の大きさ成分２９７は、シフト制御回路２９５に入力され、シフト制御回路２９５はシフト値２９８（Ｓ＃）を生成する。Ｓ＃は、｜ＷＲＥＳ｜／ＷＭＡＸとの乗算を実行するために、更新されたタップ重みが右シフトされるビット数に対応する。すなわち、シフト値２９８は、ｌｏｇ２（ＷＭＡＸ／｜ＷＲＥＳ｜）に対応する。図８の実施形態では、最大電力を１２８としている。これは、論理表２９６に示すように、残差電力値２９４がゼロの場合にシフト制御回路２９５がシフト値２９８として８を生成し、残差電力値が１の場合にシフト値７を生成し、残差電力値が２の場合にシフト値６を生成し、残差電力値が３の場合に交番シフト値５および６を生成し、残差電力値が３より大きい場合にシフト値５を生成するようにするためである。
【００４４】
更新値２６０およびレジスタ３０２の既存タップ重みは、シフト値２９８、および残差電力値２９４の符号成分３１０とともに、それぞれの変倍回路３０１０〜３０１４にも供給される。変倍回路３０１４の詳細図を参照すると、更新値ＵＤ（４）およびタップ重みＷＮ（４）はインクリメント／デクリメント回路３０３に入力され、インクリメント／デクリメント回路３０３は、タップ重みと更新との符号が同じ（すなわち、両方とも正または両方とも負）である場合には、インクリメントされた大きさを有する更新されたタップ重み値３０４を生成し、タップ重みと更新との符号が異なる場合にはデクリメントされた大きさを有する更新されたタップ重み値３０４を生成する。図８の実施形態では、更新されたタップ重み値３０４は、排他的ＯＲゲート３０７の第１の入力に供給される符号成分３１２と、シフト回路３０５（たとえば、バレルシフタ）に供給される大きさ成分３０６とを含む。排他的ＯＲゲート３０７の第２の入力は、残差電力値２９４の符号成分３１０を受け取るように結合され、それによって、排他的ＯＲゲートは、更新されたタップ重み値の符号と残差電力の符号成分とが異なる場合には論理「１」の選択信号３１４をマルチプレクサ３１５の選択入力に出力し、更新されたタップ重み値の符号と残差電力の符号成分とが同じ場合には論理「０」の選択信号３１４を出力する。完全な形の更新されたタップ重み値３０４（すなわち、符号と大きさ）が差分回路３０９と加算回路３１１とに与えられる。シフト回路３０５は、ＷＲＥＳ／ＷＭＡＸ（またはＷＲＥＳ／ＷＭＡＸの近似）との乗算を実施するために、シフト値２９８に従って、更新されたタップ重み３０４の大きさ成分３０６を右シフトし、乗算結果を加算回路３１１および差分回路３０９に出力する。加算回路３１１は、シフト回路３０５で生成された積を、更新されたタップ重み値３０４に加算し、差分回路３０９は、シフト回路３０５で生成された積を、更新されたタップ重み値３０４から減算し、それぞれによって拡大および縮小された、更新されたタップ重み値が生成され、これらがマルチプレクサ３１５の第１および第２の入力ポートに与えられる。この構成により、更新されたタップ重み値３０４の符号成分３１２と、残差電力値２９４の符号成分３１０とが同じであれば、差分回路３０９で生成された、縮小された、更新されたタップ重み値がマルチプレクサ３１５で選択され、更新されたタップ重み３０８４として出力される（すなわち、最終的には、更新されたタップ重みＷＮ＋１（４）になる）。更新されたタップ重み値３０４の符号成分３１２と、残差電力値２９４の符号成分３１０とが異なる場合は、加算回路３１１で生成された、拡大された、更新されたタップ重み値がマルチプレクサ３１５で選択され、更新されたタップ重み３０８４として出力される。したがって、残差電力値２９４が正の場合には、タップ重み値が、正であれば拡大され、負であれば縮小されて（すなわち、負の度合いが小さくなり）、対応する出力ドライバ内に加えられる電力が減る。逆、残差電力値２９４が負の場合には、タップ重み値が、正であれば縮小され（すなわち、負の度合いが大きくなり）、正であれば拡大されて、対応する出力ドライバ内に加えられる電力が増える。したがって、先行するタップ重み（ＷＮ）を調節し、調節されたタップ重みにＷＲＥＳ／ＷＭＡＸ近似を掛け合わせて端数成分（すなわち、シフト回路３０５の出力）を生成し、その端数成分を、更新されたタップ重みから差し引くことによって、更新されたタップ重みＷＮ＋１（０）〜ＷＮ＋１（４）のそれぞれが、変倍回路３０１０〜３０１４のそれぞれにおいて生成される（更新されたタップ重みから負のＷＲＥＳを差し引くことは加算になることに注意されたい）。すなわち、ＷＮ＋１には値（ＷＮ＋ＵｐｄａｔｅＮ）−［（ＷＮ＋ＵｐｄａｔｅＮ）＊ＷＲＥＳ／ＷＭＡＸ］が割り当てられる。これは式（８）において示されたテイラー級数近似である。一実施形態では、更新されたタップ重み３０８０〜３０８４は、更新重み信号２８２（ＵＷ）のアサートに応答してレジスタ３０２０〜３０２４に記憶される。代替として、電力変倍論理２９０内の変倍回路３０１および他の論理回路におけるインクリメント、シフト、および減算の演算の制御およびタイミング指定を行って、レジスタ３０２における更新されたタップ重み３０８の記憶を完了する有限状態機械（または他の論理回路）の動作を初期化するために更新重み信号２８２が用いられる。いずれの場合も、更新されたタップ重み値３０８は、いったん記憶されると、既存のタップ重み値２２６になり、更新されたタップ重み３０８の次のセットを生成するために、排他的ＮＯＲゲート２９１および変倍回路３０１に供給される。
【００４５】
図８の電力変倍論理に関しては、本発明の趣旨および範囲を逸脱せずに様々な変更を加えることが可能であることに注意されたい。たとえば、排他的ＮＯＲゲート２９１０〜２０１４のそれぞれを、対応するタップ重みレジスタ３０２がゼロ値のタップ重みを含むかどうかの通知を追加で受け取る論理回路に置き換えることが可能である。この論理回路は、次の表に従って電力変化通知を合計回路２９３に出力する（表中の「Ｘ」は「ドントケア」状態を示している）。
【００４６】
【表０】
2007515130.tif 000005
別の例として、丸め誤差の蓄積を防ぐために、より一般的には、レジスタ３０２に記憶されているタップ重み値の総計の大きさが所望のＷＭＡＸ値から離れないようにするために、丸め誤差（たとえば、電力変倍論理２９０内のシフト制御回路２９５または他の場所で発生する丸め誤差）の値を検出および記憶する回路を設けることが可能である。さらに別の実施形態では、残差電力値２９４を計算するために用いられる乗算器バンク（すなわち、排他的ＮＯＲゲート２９１０〜２９１４および合計回路２９３）を、レジスタ３０２に記憶されているタップ重みの大きさを加算し、その加算結果からＷＭＡＸ値を差し引く回路に置き換えることが可能である。残差電力は、大きさの合計がＷＭＡＸより大きい場合には正の値であり、大きさの合計がＷＭＡＸより小さい場合には負の値である。
【００４７】
図９は、電力変倍論理回路の代替実施形態３２０を示し、本明細書ではこれを電力境界実施形態と称する。電力境界実施形態では、まず、プリエンファシスタップ重み（すなわち、プリタップおよびポストタップドライバに加えられたタップ重み）を調節するためにタップ重み更新２６０が加えられ、次に、調節されたプリエンファシスタップ重みの大きさとプライマリドライバタップ重みとが加算されて、大きさの総計が生成される。大きさの総計が電力制限を超えたか、所定の下限を下回った場合は、プライマリドライバタップ重み（すなわち、プライマリタップ重み）の大きさが、それぞれ、減らされるか増やされる。この動作により、送信回路出力ドライバに加えられた全電力が、上限と下限との間で維持される。
【００４８】
電力変倍論理３２０は、タップ重みカウンタ３２５０〜３２５４のセットと、状態カウンタ３２４と、オペランドマルチプレクサ３２７と、アキュムレータ３２９と、プライマリ更新論理３４１とを含む。電力変倍論理３２０には、上限電力値３２３および下限電力値３２１に負の符号を付けたものと、更新重み信号２８２とともに、プリタップおよびポストタップドライバタップ重み用のタップ重み更新２６０が加えられる。更新イベントの開始時には、プリタップおよびポストタップ重み用タップ重みカウンタ（すなわち、３２５０および３２５２〜３２５４）が、対応する更新信号２６０の状態に応じてインクリメントまたはデクリメントされることが可能になるように、更新重み信号２８２がアサートされる。更新重み信号のアサートにより、状態カウンタ３２４が最終状態カウントの７から初期状態カウントの０までロールオーバするようにトリガされ、状態カウンタ３２４の０から７までの自動インクリメントが可能になる。状態カウント３２６がオペランドマルチプレクサ３２７に供給され、これによって、状態カウント３２６が０から６まで進むにつれ、オペランドマルチプレクサ３２７が、カウンタ３２５０、３２５２、３２５３、および３２５４に記憶された、更新されたタップ重みの大きさと、負の下限電力３２１および上限電力３２３とを、順にアキュムレータ３２９に出力する。
【００４９】
アキュムレータ３２９は、一時レジスタ３３３（ＴＲＥＧ）と、加算回路３３５と、マルチプレクサ３３１とを含む。マルチプレクサ３３１は、状態カウント３２６を受け取るように結合された制御入力と、オペランドマルチプレクサ３２７、加算回路３３５、および一時レジスタ３３３の出力にそれぞれ結合された３つの入力ポートとを有する。状態カウント３２６が０の場合、マルチプレクサ３３１は、オペランドマルチプレクサ３２７によって選択されたオペランド３３０（すなわち、タップ重みカウンタ３２５０内に保持されている、更新されたプリタップ重み｜ＷＮ＋１（０）｜）を出力する。状態カウント３２６が１、２、３、または４の場合、合計回路で生成された合計を出力する。状態カウント３２６が５以上の場合、マルチプレクサ３３１は、一時レジスタの内容を出力する。加算回路３３５は、オペランドマルチプレクサ３２７の出力に結合された第１の入力と、一時レジスタ３３３の出力に結合された第２の入力とを有する。一時レジスタ３３３は、マルチプレクサ３３１の出力を受け取るように結合され、状態カウント３２６が遷移するたびにリロードされる。この構成により、状態カウント３２６が０の場合は、更新されたプリタップ重み｜ＷＮ＋１（０）｜が一時レジスタ３３３の入力に加えられる。状態カウント３２６が０から１に遷移すると、一時レジスタ３３３にプリタップ重みの大きさがロードされ、プライマリタップ重みの大きさ｜ＷＮ（１）｜が、オペランドマルチプレクサ３２７から出力され、加算回路３３５においてプリタップ重みの大きさ（すなわち、一時レジスタ３３３の内容）と加算される。タップ重みの大きさＷＮ＋１（０）およびＷＮ（１）の和は、（状態カウント＝１に応答して）マルチプレクサ３３１によって選択され、一時レジスタの入力に供給される。したがって、状態カウント３２６が１から２に遷移すると、タップ重みの大きさ｜ＷＮ＋１（０）｜および｜ＷＮ（１）｜の和が、一時レジスタ３３３にロードされ、加算回路３３５に供給されて、更新されたポストタップ重み｜ＷＮ＋１（２）｜の大きさ（すなわち、状態カウント＝２に応答してオペランドマルチプレクサ３２７によって選択されたタップ重みの大きさ）と加算される。この動作により、状態カウント３２６が０から４へとインクリメントされるにつれて、タップ重みの大きさが一時レジスタ３３３に蓄積され、状態カウント３２６が４から５に遷移した時点で、最終的に、すべてのタップ重みの大きさの合計（すなわち、｜ＷＮ＋１（０）｜＋｜ＷＮ（１）｜＋｜ＷＮ＋１（２）｜＋｜ＷＮ＋１（３）｜＋｜ＷＮ＋１（４｜）が一時レジスタ３３３内に記憶される。すべてのタップ重みの大きさの合計は、プライマリタップ重みが更新される前の、更新されたタップ重みにおける電力を表し、本明細書では提案電力値と称する。状態カウント３２６が５以上になると、マルチプレクサ３３１は、一時レジスタ出力を一時レジスタにリロードされるように選択し、実質的に一時レジスタ３３３をホールド状態にして、提案電力値を保持させる。代替実施形態では、一時レジスタ３３３は、カウント値が５に達した後にリロードされず、それによって、提案電力値が一時レジスタ３３３に保持される。
【００５０】
さらに図９に示すように、状態カウント３２６が５に達すると、オペランドマルチプレクサ３２７は負の下限電力３２１をアキュムレータ３２９に出力し、アキュムレータ３２９は、加算回路３３５の動作によって、提案電力値から下限電力値３２１を差し引く。提案電力値と下限電力値３２１との差の符号は、下限比較結果（ＬＢＣ）を形成する。ＬＢＣは、提案電力値が下限電力値以上か（この場合はＬＢＣ＝０）、下限電力値より小さいか（この場合はＬＢＣ＝１）を示し、プライマリ更新論理３４１に供給される。プライマリ更新論理は、記憶素子３４３（たとえば、図９に示したＤフリップフロップ、ラッチ、または他の記憶回路）と、排他的ＮＯＲゲート３４５と、論理ＡＮＤゲート３４７とを含む。状態カウント３２６が５から６に遷移すると、下限比較結果３３８が、記憶素子３４３に記憶され、次の５から６への状態カウント遷移まで、記憶された下限比較結果３３８として記憶素子３４３から出力される。また、オペランドマルチプレクサ３２７は、負の上限電力値３２３を、加算回路３３５において提案電力値と加算されるよう選択し、実質的に、提案電力値から上限電力値３２３を差し引く。提案電力値と上限電力値３２３との差の符号は、上限比較結果３３６（ＵＢＣ）を形成する。ＵＢＣは、上限電力値が提案電力値より大きいか（この場合はｓｉｇｎ＝１）、提案電力値以下か（この場合はｓｉｇｎ＝０）を示す。したがって、状態カウントが６から７に遷移すると、上限比較結果３３６および下限比較結果３３８は、次の表に示すように、プライマリタップ重みに対する相等性（および非相等性）の調節を示す（ＰＰ＝提案電力、ＵＢ＝上限、ＬＢ＝下限、ＰＴＷ＝プライマリタップ重み）：
【００５１】
【表１】
2007515130.tif 000006
【００５２】
さらに図９に示すように、上限比較結果３３６および記憶されている下限比較結果３３８が、排他的ＮＯＲゲート３４５のそれぞれの入力に供給され、表１に従ってプライマリタップ重み更新信号３４６が生成される。ＡＮＤゲート３４７は、第１の入力においてプライマリタップ重み更新信号３４６を受け取り、第２の入力において、状態カウントが７に達したことの通知を受け取る。この構成により、状態カウントが６から７に遷移すると、下限比較結果と上限比較結果とが同じ状態（すなわち、両方とも「１」か両方とも「０」）であれば、ＡＮＤゲート３４７が更新イネーブル信号３４８をアサートする。更新イネーブル信号３４８は、プライマリタップ重みカウンタ３２５１のカウントイネーブル入力（すなわち、ストローブ入力）に供給され、上限比較結果３３６は、カウンタ３２５１のアップ／ダウン入力に供給される。したがって、更新イネーブル信号がアサートされた場合は、論理「１」の上限比較結果３３６（これはＵＢＣとＬＢＣの両方がハイであり、したがって、提案電力が下限を下回っていることを示す）に応答してプライマリタップ重みがインクリメントされ、論理「０」の上限比較結果３３６（これはＵＢＣとＬＢＣの両方がローであり、したがって、提案電力が上限電力３２３以上であることを示す）に応答してプライマリタップ重みがデクリメントされる。上限比較結果３３６が、ローの場合には、提案電力が上限電力値３２３より大きいことを示し、ハイの場合には、提案電力が上限電力値３２３以下であることを示すように、電力変倍論理３２０に入力される上限電力値３２３は、実際の上限電力より１大きくてもよいことに注意されたい。
【００５３】
電力変倍論理３２０の動作に関しては、提案電力が、場合によっては上限電力よりも１より大きくてもよく、場合によっては下限電力よりも１より小さくてもよいことが理解されよう（たとえば、初期タップ重み内の電力が上限電力と一致し、複数のタップ重みの大きさが増やされた場合）。一実施形態では、この状況は許容される。これは、プライマリタップ重みを繰り返し調節することによって、印加電力が最終的に電力制限内に収まるからである。代替実施形態では、タップ重み更新のサイクルごとに提案電力と上限電力（または下限電力）との差に応じてプライマリタップ重みが調節されることにより、更新ごとに電力制限を満足させることが可能である。いずれの実施形態でも、プライマリタップ重みが調節された後に、更新されたタップ重みの完全セットを、たとえば図３に示したバックチャネル２２５を介して、送信回路に供給することが可能である。代替として、図８の残差ベースの電力変倍論理の場合と同様に、電力変倍論理３２０を送信側ＩＣ装置に実装し、バックチャネル２２５または他のシグナリング経路を介して更新値（または誤差符号値およびデータ符号値）を与えることが可能である。
【００５４】
差動サンプラ
図１０は、図３に示されたデータサンプラ２１１および適応サンプラ２１３の実装に用いることが可能な差動サンプラ３６０の実施形態を示している。サンプラ３６０は、前置増幅段３６１とサンプリング段３８５とを含む。前置増幅段３６１は、差動増幅器３６２および３６３のペアを含む。差動増幅器３６２および３６３は、それぞれが、電流ＤＡＣ（ＩＤＡＣ）のペア３８０／３８２および３８４／３８６のそれぞれによってバイアスされ、第１および第２の出力ノード３７８および３７９を有し、出力ノード３７８および３７９はそれぞれの抵抗素子Ｒを介して電源電圧に結合されている。抵抗素子は、たとえば、ダイオード構成のトランジスタ、バイアスされたトランジスタ、抵抗器、または他の任意の、抵抗を実現する能動または受動回路を用いて実装可能である。差動増幅器３６２内のトランジスタ３６５および３６４は、それぞれ幅Ｗ１およびＷ２を有し、Ｗ１がＷ２より大きい。差動増幅器３６３内のトランジスタ３６８および３６７も、それぞれ幅Ｗ１およびＷ２を有する。差動増幅器３６２、３６３のそれぞれに、信号成分信号ｘ’および／ｘ’からなる差動入力信号が供給される。ｘ’はトランジスタ３６４および３６８のゲート端子に供給され、／ｘ’はトランジスタ３６５および３６７のゲート端子に供給される。この構成により、（たとえば、図７を参照して説明された適応モジュールによって生成される）制御値ＣＯＦＳＴおよびＣＤＬＥＶが、それぞれ、補数制御値／ＣＯＦＳＴおよび／ＣＤＬＥＶとほぼ等しくなると（たとえば、８ビット制御ワードの場合は、ＣＤＬＥＶ＝ＣＯＦＳＴ＝１２８および／ＣＤＬＥＶ＝／ＣＯＦＳＴ＝１２７）、差動増幅器３６２および３６３がほぼバランスし、実質的に、幅Ｗ１＋Ｗ２の成分トランジスタを有する単一の差動増幅器として動作する。したがって、ｘ’が／ｘ’より大きい場合は、トランジスタ３６４および３６８がトランジスタ３６５および３６７より多くの電流をひとまとめにしてシンクし、それによって、出力ノード３７８の電圧を、（出力ノード３７８に結合された抵抗素子Ｒを介して）出力ノード３７９の電圧より多くプルダウンさせる。
【００５５】
前置増幅段３６１がバランスしている場合（すなわち、制御値が補数制御値とほぼ等しい場合）は、（ｘ’および／ｘ’が遷移時に互いにクロスするときのように）入力信号ｘ’および／ｘ’がコモンモード電位にあるときに、前置増幅出力ノード３７８および３７９の電圧がほぼ等しくなる。したがって、システマチックなＤＣオフセットがない場合、前置増幅段３６１、したがってサンプラ３６０全体の実効的なしきい値は、ｘ’および／ｘ’のコモンモードにおいて発生する。これに対し、たとえばＣＤＬＥＶが／ＣＤＬＥＶに対して増えたために、前置増幅段がアンバランスになった場合、ｘ’および／ｘ’の値が等しいと、出力ノード３７９が出力ノード３７８より低く引き込まれる。これは、トランジスタ３６５がトランジスタ３６４より広いこと（したがって、利得が大きいこと）と、制御値／ＣＤＬＥＶが小さくなったために差動増幅器３６３の補償（バランシング）効果が低下したこととによる。したがって、／ＣＤＬＥＶに対してＣＤＬＥＶを増やすと、前置増幅段の実効的なしきい値がコモンモードより大きくなる。「０」信号レベルと「１」信号レベルとの間のしきい値がターゲットデータレベルＤＬＥＶに設定されるまでＣＤＬＥＶを増やすと、ＤＬＥＶにしきい値レベルを有するサンプラができあがる。ＣＤＬＥＶ値および／ＣＤＬＥＶ値の、相手方サンプラ（図示せず）の電流ＤＡＣへの接続を反転すると、−ＤＬＥＶにしきい値レベルを有するサンプラができあがる。後述するマルチレベルシグナリング実施形態では、そのような手法を適用する。
【００５６】
さらに前置増幅段３６１に関しては、図３の素子２１１のようなバイナリデータサンプラの場合には、所望のしきい値が着信データ信号のコモンモードにおいて発生すること（すなわち、「ゼロ」しきい値）に注意されたい。したがって、バイナリデータサンプリング専用のサンプラの場合は、電流ＤＡＣ  ３８２および３８６を省略したり、固定バイアスまたは自己バイアスの電流源に置き換えたりすることが可能である。
【００５７】
サンプリング段３８５は、トランジスタ３９８および３９９で形成される差動増幅器３９７と、バックツーバック結合されたインバータ３８８および３８９で形成されるセンス増幅器３８７と、セットリセットフリップフロップで形成される記憶回路３９６とを含む。差動増幅器３９７は、前置増幅段３６１の出力ノード３７８および３７９にそれぞれ結合された制御入力と、インバータ３８８および３８９のソース端子にそれぞれ結合された出力ノード３９１および３９３とを含む。サンプリングクロック信号２１０（または他のサンプル制御信号）で切り換え可能に制御されるバイアストランジスタ３９０が、差動増幅器３９７と、グラウンド基準（または他の低電圧基準）との間に結合されている。サンプリングクロック信号２１０は、電源電圧（たとえば、ＶＤＤ）とインバータ３８８および３８９の出力ノードとの間に結合された、正ドープＭＯＳ（ＰＭＯＳ）トランジスタ３９４および３９５の制御入力にも結合されている。この構成により、サンプリングクロック信号２１０がローのときは、トランジスタ３９０がオフになり、トランジスタ３９４および４３５がオンになって、インバータ３８８および３８９の出力ノードが電源電圧にプリチャージされる。インバータ３８８および３８９の出力ノードは、記憶回路３９６のアクティブローのセット入力およびリセット入力にそれぞれ結合されており、これによって、記憶回路３９６の内容が、サンプリングクロック信号２１０のローの半サイクルの間、保持される。サンプリングクロック信号２１０がハイになると、バイアストランジスタ３９０がオンになり、前置増幅段３６１の出力ノード３７８および３７９に発生した電圧に比例して差動増幅器３９７の２つのトランジスタ３９９および３９８を通る電流を引き込む。したがって、ノード３７９に発生した電圧がノード３７８の電圧より高い場合は、バイアストランジスタ３９０に引き込まれる電流が、主にトランジスタ３９８を流れる。逆に、ノード３７８に発生した電圧がノード３７９の電圧より高い場合は、バイアストランジスタ３９０に引き込まれる電流が、主にトランジスタ３９８を流れる。サンプリングクロック信号２１０がハイになると、トランジスタ３９４および３９５がオフになり、インバータ３８８および３８９のプリチャージされた出力が、トランジスタ３９８および３９９を流れる電流によって放電される。この構成により、着信差動信号（ｘ’）がコモンモード電圧（すなわち、（ｘ’＋／ｘ’）÷２）を、ターゲットデータレベルしきい値より多く超えると（すなわち、着信差動信号がターゲットしきい値レベルＤＬＥＶを超えると）、バイアストランジスタ３９０に引き込まれる電流が主にトランジスタ３９８を流れる。したがって、インバータ３８９の出力ノードがインバータ３８８の出力ノードより速く放電され、インバータ３８９の出力がローに駆動され、インバータ３８８の出力がハイに駆動される（すなわち、インバータ３８８内のＰＭＯＳトランジスタがオンになり、インバータ３８８内のＮＭＯＳトランジスタがオフになる）。インバータ３８９のロー出力が記憶回路３９６のアクティブローのセット入力に加えられ、記憶回路３９６が論理「１」のサンプルデ���タ値を記憶する。一方、着信信号レベルがターゲットデータレベルしきい値を超えない場合は、バイアストランジスタ３９０に引き込まれる電流が主にトランジスタ３９９を流れ、それによって、インバータ３８８がローに駆動され（かつ、インバータ３８９がハイに駆動され）、記憶回路３９６に論理「０」のサンプルデータ値が記憶される。
【００５８】
さらに図１０に示すように、ＤＣオフセット校正動作の間に、シグナリング経路にヌル値データを送信することによって（すなわち、ｘ＝／ｘ）、またはｘ’＝／ｘ’となるように差動入力同士を局所的に結合することによって（たとえば、校正信号に反応して１つまたは複数のパスゲート構成のトランジスタをアクティブ化することによって）、ヌル値の差動信号が前置増幅段３６１の差動入力に加えられる。ヌル値データを送信するケースでは、シグナリング経路によって差動信号内にＤＣオフセットが誘導された場合、または前置増幅段３６１またはサンプラ段３８５がシステマチックなＤＣオフセット（たとえば、差動トランジスタのペア３６４／３６５、３６７／３６８、および／または３９８／３９９におけるしきい値電圧（ＶＴ）の不一致に起因するＤＣオフセット）を有する場合に、サンプラ３６０の実効的なしきい値がｘおよび／ｘのコモンモード（すなわち、送信側のコモンモード）において発生しない。同様に、（トランジスタペア３６４／３６５および３６７／３６８へのコモンモード入力を強制するために）差動入力を局所的に切り換え結合するケースでは、前置増幅段またはサンプラ段がシステマチックなＤＣオフセットを示す場合に、サンプラ３６０の実効的なしきい値がコモンモードにおいて発生しない。いずれのケースでも、オフセット校正動作において、サンプルデータの正または負の符号を繰り返すことによって非コモンモードしきい値を検出することが可能であり、前述のように、ＣＯＦＳＴ値をインクリメントまたはデクリメントして（これに対応して／ＣＯＦＳＴをインクリメントまたはデクリメントして）サンプラを校正済みの状態までバイアスすることが可能である。
【００５９】
図１１は、図１０のサンプラ３６０内の電流ＤＡＣ  ３８０、３８２、３８４、および／または３８６、および／または図５の出力ドライバ内の電流ＤＡＣ  ２３７の実装に用いることが可能な電流ＤＡＣ  ３８１の実施形態を示している。電流ＤＡＣ  ３８１は、制御トランジスタ４０７０〜４０７Ｎ−１と、バイアストランジスタ４０９０〜４０９Ｎ−１とを含む。制御トランジスタ４０７０〜４０７Ｎ−１のそれぞれは、バイアストランジスタ４０９０〜４０９Ｎ−１のうちの対応するトランジスタと直列に結合され（たとえば、ソースとドレインとを結合され）、基準電圧（この例ではグラウンド）と出力ノード４０８（すなわち、図１０の差動増幅器３６２を形成するトランジスタのソース端子に接続されるノード）との間に結合されたトランジスタペアを形成する。マルチビットの制御値（たとえば、データレベルしきい値、ＤＣオフセット設定、タップ重み、または他の制御値）の各成分信号Ｃ［０］〜Ｃ［Ｎ−１］を受け取るために、制御トランジスタ４０７０〜４０７Ｎ−１のゲート端子が結合される。制御トランジスタ４０７０〜４０７Ｎ−１のそれぞれは、対応する制御信号成分がハイのときにＩＲＥＦ×２ｉ（ｉは位置０，１，２，．．．，Ｎ−１におけるｉ番目のトランジスタを表す）の電流が制御トランジスタ４０７ｉを流れるように、バイナリ重み付き利得を有する。したがって、制御値Ｃ［Ｎ−１：０］のすべての構成ビットがハイの場合は、制御トランジスタ４０７０をＩＲＥＦが流れ、制御トランジスタ４０７１をＩＲＥＦ×２が流れ、制御トランジスタ４０７２をＩＲＥＦ×４が流れて（以降も同様）、ＩＲＥＦ×２Ｎ−１を伝導するトランジスタ４０７Ｎ−１が制御される。したがって、制御トランジスタ４０７０〜４０７Ｎ−１は、それぞれ×１トランジスタ、×２トランジスタ、・・・、×２Ｎ−１トランジスタと命名される。この構成により、制御値Ｃ［Ｎ−１：０］を２Ｎ個の値のいずれかに設定して、ＩＲＥＦ単位で異なる、０からＩＲＥＦ×２Ｎ−１までの範囲のバイアス電流を選択することが可能である。バイアストランジスタ４０９０〜４０９Ｎ−１は、所望のＩＲＥＦを確立または維持するために必要に応じて（たとえば、バイアス電流によって）調節されるバイアス電圧ＶＢＩＡＳを受け取るように結合されたゲート端子を有する。
【００６０】
一実施形態では、電流ＤＡＣ  ３８１の実装に用いられる各種トランジスタの相対利得（すなわち、相互コンダクタンス値）が、個々の制御トランジスタ４０７および／またはバイアストランジスタ４０９の幅と長さの比（すなわち、Ｗ／Ｌ）を調節することによって確立される。たとえば、×２制御トランジスタ４０７１の幅と長さの比は、×１制御トランジスタ４０７０の幅と長さの比の２倍であり、×４制御トランジスタ４０７２の幅と長さの比は、×２制御トランジスタ４０７１の幅と長さの比の２倍である（以降も同様）。バイアストランジスタ４０９は、同様の利得比を互いに対して有することが可能である（たとえば、図１１に示した×１、×２、×４、・・・×２Ｎ−１）。代替実施形態では、制御トランジスタ４０７およびバイアストランジスタ４０９の相対利得を調節する他の手法を用いることも可能である。さらに、バイナリ重み付け以外の重み付けを用いることも可能である。たとえば、一実施形態では、電流ＤＡＣ  ３８１に引き込まれる電流が制御値Ｃ［Ｎ−１：０］における論理「１」のビットの数に比例するように、制御トランジスタ４０７のそれぞれが、他の制御トランジスタ４０７のそれぞれと同じ利得を有する。
【００６１】
図１２は、図３に示されたデータサンプラ２１１および適応サンプラ２１３の実装に用いることが可能なサンプラ４２０の代替実施形態を示す図である。サンプラ４２０は、サンプリング段４２２とオフセット制御回路４１０とを含む。サンプリング段４２２は、大部分は、図１０のサンプリング段３８５と同様に実装され（差動増幅器３９７と、センス増幅器３８７と、バイアストランジスタ３９０と、記憶回路３９６とを含み）、異なるのは、ｘ’および／ｘ’を伝送する入力信号線がそれぞれトランジスタ３９８および３９９の制御端子に直接結合されている点である。オフセット制御回路４１０は、差動増幅器４１８を含み、差動増幅器４１８は、サンプリング段４２２のノード３９１および３９３に結合された出力ノードを有する。差動増幅器４１８のトランジスタ４１７および４１９の制御端子は、それぞれ電圧ＤＡＣ  ４２５および４２７によってバイアスされる。電圧ＤＡＣ  ４２７は、電流ＤＡＣ  ４１５および４１６を含み、電流ＤＡＣ  ４１５および４１６は、抵抗プルアップ素子４２３に結合され、それぞれ、制御値ＣＤＬＥＶおよびＣＯＦＳＴによって制御される。同様に電圧ＤＡＣ  ４２５は、電流ＤＡＣ  ４１３および４１４を含み、電流ＤＡＣ  ４１３および４１４は、抵抗プルアップ素子４２１に結合され、それぞれ、補数制御値／ＣＤＬＥＶおよび／ＣＯＦＳＴによって制御される。この構成により、サンプリングクロック信号２１０がハイになると、サンプリング段４２２の出力ノード３９３を流れる電流は、サンプリング段４２２のトランジスタ３９８に引き込まれる電流と、オフセット制御回路４１０のトランジスタ４１７に引き込まれる電流との和になる。同様に、サンプリング段４２２のノード３９１を流れる電流は、サンプリング段４２２のトランジスタ３９９に引き込まれる電流と、オフセット制御回路４１０のトランジスタ４１９に引き込まれる電流との和になる。図１７を参照して説明したように、ノード３９１を流れる電流が、ノード３９３を流れる電流より大きくなると、記憶回路３９６に論理「１」が記憶され、逆に、ノード３９３を流れる電流が、ノード３９１を流れる電流より大きくなると、記憶回路３９６に論理「０」が記憶される。
【００６２】
相補的なＤＡＣ制御値のＣＤＬＥＶと／ＣＤＬＥＶ、ならびにＣＯＦＳＴと／ＣＯＦＳＴは、ほぼ同じであり、ＤＣオフセットがない場合、サンプラ４２０はバランスし、着信ｘ’および／ｘ’信号レベルのコモンモードにおいて実効的なしきい値が発生する。すなわち、ｘ’がコモンモード電圧ＶＣＭ＝（ｘ＋／ｘ’）÷２を超えると、ノード３９３を流れる電流が、ノード３９１を流れる電流より大きくなり、論理「１」がサンプルデータ値として取り込まれる。ＣＤＬＥＶが増え、これに対応して／ＣＤＬＥＶが減ると、差動増幅器の実効的なしきい値が増え、オフセット制御回路４１０のトランジスタ４１９に引き込まれる追加電流を抑えるために必要な量だけｘ’が／ｘ’より高くならなければならない。したがって、ＣＤＬＥＶを増やし、／ＣＤＬＥＶを減らすことにより、サンプリング回路４２０の実効的なしきい値をターゲットデータレベルしきい値に設定することが可能である。すなわち、ｘ’と／ｘ’との差がターゲットデータレベルしきい値を超えた場合はサンプルデータ値として論理「１」が出力され、そうでない場合は論理「０」が出力される。ＣＤＬＥＶ値および／ＣＤＬＥＶ値の電流ＤＡＣ  ４１６および４１４への接続を反対にすると、−ＤＬＥＶにしきい値レベルを有するサンプラができあがる。後述するマルチレベルシグナリング実施形態では、そのような手法を適用する。
【００６３】
図１０のサンプラ３６０の場合と同様に、サンプラ４２０内でのオフセット校正動作の間に、シグナリング経路にヌル値データを送信することによって（すなわち、ｘ＝／ｘ）、またはｘ’＝／ｘ’となるように差動入力同士を局所的に結合することによって（たとえば、校正信号に反応して１つまたは複数のパスゲート構成のトランジスタをアクティブ化してトランジスタ３９８および３９９のゲートを切り換え可能に結合することによって）、ヌル値の差動信号がサンプリング段４２２の差動入力に加えられる。いずれのケースでも、オフセット校正動作において、サンプルデータの正または負の符号を繰り返すことによって非コモンモードしきい値を検出することが可能であり、ＣＯＦＳＴ値をインクリメントまたはデクリメントして（これに対応して／ＣＯＦＳＴをそれぞれインクリメントまたはデクリメントして）サンプラ４２０を校正済みの状態までバイアスすることが可能である。
【００６４】
さらに図１２に関しては、図３のサンプラ２１１のようなバイナリデータサンプラの場合には、所望のしきい値が着信データ信号のコモンモードにおいて発生する（すなわち、「ゼロ」しきい値）。したがって、バイナリデータサンプリング専用のサンプラの場合は、電流ＤＡＣ  ４１４および４１６を省略したり、固定バイアスまたは自己バイアスの電流源に置き換えたりすることが可能である。
【００６５】
データレベル誤差への応答としてのタップ重み更新
図１３は、等化器タップ重みのセットの適応的決定に用いることが可能なチャネル４３１および受信側等化器４３３の標準図である。入力信号ｘ（ｎ）がチャネルを伝搬して変換され、チャネル応答ｕ（ｎ）を発生させ、ｕ（ｎ）が受信側等化器４３３の作用を受けて、システム応答ｘ’（ｎ）を発生させる。システム応答はサンプラ４３５（または比較器）に入力される。サンプラ４３５は、元の送信信号を遅延させたものをシステム応答から差し引いて（−ｘ（ｎ−ｄｌｙ）を加算して）、負の誤差信号−ｅ（ｎ）を生成する。したがって、誤差信号ｅ（ｎ）は、元の送信信号ｘ（ｎ）とシステム応答ｘ’（ｎ）との差を表しており、システム応答が元の送信信号より大きい場合は負になり、元の送信信号がシステム応答より大きい場合は正になる。同時に、チャネル応答および誤差信号を用いて、（たとえば、最小平均二乗誤差の算出に適用することによって）等化器タップ重みを更新することが可能である。
【００６６】
チャネル応答が線形であると仮定すれば、等化器の線形フィルタリング作用は可換なので、チャネル４３１に送信される前の入力信号ｘ（ｎ）に適用可能である。すなわち、受信側で等化する代わりに送信側でプリエンファシスを行って、プリエンファシス済み入力信号ｙ（ｎ）を確立することが可能である。ｙ（ｎ）は、チャネル４３１を伝搬した後に、図１３の受信側等化システムで実現されるシステム応答ｘ’（ｎ）に対応するシステム応答ｘ’（ｎ）を発生させる。しかしながら、図１３の受信側等化システムと異なり、このチャネル応答をシグナリングシステムの送信側で使用することはほとんど不可能である。タップ重み更新動作が複雑になるからである。図１４Ａおよび１４Ｂの標準図に示した、本発明の一実施形態では、２フェーズ方式を用いてタップ重みを更新する。第１のフェーズでは、送信回路内の送信プリエンファシスタップ（すなわち、ポストタップおよびプリタップ）を無効にする。その結果、入力信号ｘ（ｎ）は、送信プリエンファシス回路４４１で修正されずにチャネル４３１を伝搬して、チャネル応答ｕ（ｎ）を発生させる。この動作により、チャネル応答ｕ（ｎ）は、実質的にチャネル４３１自体によって事前計算される。図１４Ａの実施形態では、チャネル応答ｕ（ｎ）が、（たとえば、バックチャネルまたは他の通信経路を介して）送信側装置に戻され、後刻のタップ重み更新動作での適用のために記憶される。代替として、チャネル応答ｕ（ｎ）は、受信側装置で記憶される。チャネル応答が得られた後、タップ重み動作の第２のフェーズを開始する。まず、プリエンファシス回路４４１を有効にし、それから、初期信号ｘ（ｎ）を再送信する。第２のフェーズでは、プリエンファシス回路４４１が初期信号ｘ（ｎ）を修正してプリエンファシス済み信号ｙ（ｎ）を生成する。ｙ（ｎ）は、チャネル４３１を伝搬してシステム応答ｘ’（ｎ）を発生させる。システム応答ｘ’（ｎ）は、初期信号を遅延させたもの（たとえば、チャネル伝搬時間に対応して遅延させたもの）と比較され、誤差信号−ｅ（ｎ）が生成される。図１４Ｂの実施形態では、誤差信号は送信側装置に供給され、既に記憶されているチャネル応答ｕ（ｎ）とともにタップ重み更新動作に適用される。代替として、チャネル応答が受信側装置に記憶されている場合は、受信側装置が誤差信号およびチャネル応答を適用して、タップ重み更新値のセットまたは更新されたタップ重みのセットを生成することが可能である。更新値（またはタップ重み）は、その後、送信側装置に戻され、プリエンファシス回路４４１内で適用された既存のタップ重みの更新に用いられる（または更新されたタップ重みの場合は、既存のタップ重みの代わりに用いられる）。
【００６７】
一実施形態では、タップ重み更新動作は、ｓｉｇｎ−ｓｉｇｎ  ＬＭＳ演算であって、チャネル応答の符号と、誤差信号の符号とが、次式のように、タップ重みの更新に用いられる。
ＷＮ＋１＝ＷＮ＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｕｎ）  （９）
したがって、タップ重み更新動作の第１および第２のフェーズでは、チャネル応答および誤差信号の符号だけを送信側装置に戻す必要がある（または受信側装置に記憶させる必要がある）。送信プリエンファシスタップ重みが更新された後、プリエンファシスタップ重みが、最小（またはほぼ最小）平均二乗誤差に対応する設定に収束し、その後、（たとえば、電圧や温度の変化に起因する）システムドリフトを補償するように、必要に応じて、２フェーズタップ重み更新動作を繰り返す。このようにタップ重みを更新することによって、受信機応答がチャネル応答に含まれることに注意されたい。
【００６８】
図１５は、図１４Ａおよび１４Ｂを参照して説明される、２フェーズのタップ重み更新動作のフロー図である。最初に、開始ブロック４４９で、完了したタップ重み更新の番号を示すインデックスｎをゼロに初期設定する。ブロック４５１で、送信プリエンファシス回路を無効にする。ブロック４５３で、データ値の第１のシーケンス（本発明ではトレーニングシーケンス（ｎ）と称する）をチャネル（たとえば、差動またはシングルエンデッドの信号経路）に送信し、チャネル応答ｕ（ｎ）を発生させる。ブロック４５５で、送信プリエンファシス回路を有効にして、（第１の反復における）タップ重みの初期設定を適用させ、図１４Ｂに示されたプリエンファシス済み信号ｙ（ｎ）を発生させる。一実施形態では、タップ重みの初期設定は、ゼロ値のプリタップおよびポストタップ重みと、最大値のプライマリタップ重みとを含む。代替実施形態では、タップ重みの初期設定を、システム特性または所望のタップ重み設定の実験的決定に従って決定することが可能である。ブロック４５７で、トレーニングシーケンス（ｎ）を再送信して、システム応答ｘ’（ｎ）および対応する誤差信号ｅ（ｎ）を発生させる。ブロック４５９で、チャネル応答および誤差信号に基づいて、タップ重み更新（すなわち、ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｕｎ）＊ｓｉｇｎ（ｅｎ））、または更新されたタップ重みそのもの（すなわち、Ｗｎ＋１）を生成する。ブロック４６１で、ブロック４５９で生成されたタップ重み更新を適用して、既存のタップ重みを更新し（またはブロック４５９で生成された、更新されたタップ重みを既存のタップ重みの代わりに用い）、ブロック４６３で、第１のタップ重み更新が完了したことを示すために、インデックス変数ｎをインクリメントする。
【００６９】
図１５の実施形態では、全体的なタップ重み適応動作は、ブロック４５１〜４６３の動作の実行を、あらかじめ決められた回数だけ反復する必要がある。そのような実施形態では、インデックス変数ｎを決定ブロック４６５において評価し、ｎが、あらかじめ決められた値を超えてインクリメントされているかどうかを判断する。超えている場合は、タップ重み更新動作が完了していると判断する。代替実施形態では、タップ重み更新による誤差信号の低減が無視できるほど小さくなるまで、ブロック４５１〜４６３の動作を繰り返す。別の代替実施形態では、すべてまたは一部のタップ重みが、１つまたは複数のステップによって、ディザリングになっていると判断されるまで、ブロック４５１〜４６３の動作を繰り返す。
【００７０】
図１４Ａ、１４Ｂ、および１５を参照して説明した２フェーズタップ重み更新を繰り返し実施することによって達成されるプリエンファシスタップ重みの適応生成に関しては、チャネル応答ｕ（ｎ）の決定を繰り返すことによって、ランダムノイズの統計近似が可能になることが理解されよう。すなわち、ランダムノイズがない場合は、ブロック４５３では、同様のトレーニングシーケンス送信に対して、同様のチャネル応答が得られよう。したがって、図１４Ａ、１４Ｂ、および１５を参照して説明した２フェーズタップ重み更新を繰り返し実施することによって、プリエンファシスタップ重みは、最小（またはほぼ最小）平均二乗誤差を表す解に、実質的に収束する。
【００７１】
図１６は、ノイズの影響を無視し、したがって、Ｚｅｒｏ−ｆｏｒｃｉｎｇ解を構成する１フェーズタップ重み適応方式を示している。図１４Ａおよび１４Ｂの２フェーズ動作の第１のフェーズにおけるようにプリエンファシス回路４４１を無効にする代わりに、プリエンファシス回路４４１を有効のままにしておいて、プリエンファシス済み入力信号ｙ（ｎ）を発生させる。ｙ（ｎ）は、チャネル４３１を伝搬した後に、図１３の受信側等化システムで実現されたシステム応答に対応するシステム応答ｘ’（ｎ）を発生させる。このシステム応答と、入力信号（すなわち、−ｘ（ｎ−ｄｌｙ））を遅延させたものとが比較され、誤差信号−ｅ（ｎ）が生成される。次に、システム応答と誤差信号とが送信側装置に供給され、タップ重み更新動作に適用される。２フェーズ方式の場合と同様に、代替として、タップ重み更新動作を、受信側装置において実施することが可能であり、タップ重み更新（または更新済みタップ重み自体）を送信側装置に（たとえば、バックチャネルを介して）伝達することが可能である。一実施形態では、システム応答の符号と誤差信号の符号とが、前述の式（３）（すなわち、ｓｉｇｎ−ｓｉｇｎ  ＬＭＳ更新動作）に従って、タップ重み更新動作に適用される。この動作により、プリエンファシスタップ重みの調節が繰り返され、Ｚｅｒｏ−ｆｏｒｃｉｎｇ解が達成される。
【００７２】
図１７は、図１６を参照して説明される、１フェーズのＺｅｒｏ−ｆｏｒｃｉｎｇタップ重み更新動作のフロー図である。最初に、開始ブロック４７１で、完了したタップ重み更新の番号を示すインデックスｎをゼロに初期設定する。ブロック４７３で、図１６の送信プリエンファシス回路４４１を、たとえばタップ重みの初期セットを確立することによって、有効にする。一実施形態では、タップ重みの初期設定は、ゼロ値のプリタップおよびポストタップ重みと、最大値のプライマリタップ重みとを含む。代替実施形態では、タップ重みの初期設定を、システム特性または所望のタップ重み設定の実験的決定に従って決定することが可能である。送信プリエンファシス回路を有効にした後、ブロック４７５で、第１のトレーニングシーケンス（ｎ）を送信プリエンファシス回路に入力して、プリエンファシス済み入力信号ｙ（ｎ）を確立する。ｙ（ｎ）は、チャネルを伝搬した後、システム応答ｘ’（ｎ）を発生させ、ｘ’（ｎ）とｘ（ｎ−ｄｌｙ）との比較後ただちに、誤差信号ｅ（ｎ）を発生させる。ブロック４７７で、システム応答および誤差信号に基づいて、タップ重み更新（すなわち、ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｘ’ｎ）＊ｓｉｇｎ（ｅｎ））、または更新されたタップ重みそのもの（すなわち、Ｗｎ＋１）を生成する。ブロック４７９で、ブロック４７７で生成されたタップ重み更新を適用して、既存のタップ重みを更新し（またはブロック４７７で生成された、更新されたタップ重みを既存のタップ重みの代わりに用い）、ブロック４８１で、第１のタップ重み更新が完了したことを示すために、インデックス変数ｎをインクリメントする。
【００７３】
一実施形態では、ブロック４７５〜４８１の動作を、決定ブロック４８３においてインデックス変数ｎが最終値に達したと判断されるまで繰り返す。最終値に達している場合は、タップ重み適応動作が完了していると判断する。代替実施形態では、タップ重み更新による誤差信号の低減が無視できるほど小さくなるまで、ブロック４７５〜４８１の動作を繰り返す。別の代替実施形態では、すべてまたは一部のタップ重みが、１つまたは複数のステップによって、ディザリングになっていると判断されるまで、ブロック４７５〜４８１の動作を繰り返す。
【００７４】
図１６において、ｘ（ｎ−ｄｌｙ）の代わりに、適応されたターゲットしきい値レベルを用いて誤差信号を発生させることにより、あらかじめ選択されたトレーニングシーケンスの代わりにライブデータを用いてタップ重みを適応させることが可能である。一実施形態では、たとえば、図３の適応サンプラ２１３は、タップ重みの更新に用いられる誤差信号を発生させるために用いられ、誤差信号は、対応するデータ符号値（すなわち、ｘ’ｎの符号）が、データレベルと一致していなければならない状態を有するシステム応答を示すかどうかに応じてフィルタリングされる。別の例として、誤差信号を、所望のパーシャルレスポンスデータシーケンスに応じてフィルタリングすることが可能である（たとえば、パーシャルレスポンス内のＩＳＩ成分の数に応じてビットシーケンス「１１」、「００」、「１１１」、「０００」、またはより長いシーケンスを探すことが可能である）。
【００７５】
代理データサンプラとしての適応サンプラ
図１８は、本発明の実施形態によるマルチサンプル受信機５００を示している。受信機５００は、データサンプラ５０１と、適応サンプラ５０３と、適応モジュール５０５とを含む。これらは、図３のサンプラ２１１、２１３、および適応モジュール２１５とほぼ同様に実装される。異なるのは、適応モジュール５０５が、（たとえば、図７を参照して説明されたような）データサンプラ５０１用オフセット相殺値ＯＦＳＴＤおよび適応サンプラ５０３用オフセット相殺値ＯＦＳＴＡを発生させる回路を含む点である。受信機５００はさらに、しきい値マルチプレクサ５０７および５０９のペアと、出力経路マルチプレクサ５１１および５１３のペアとを含む。しきい値マルチプレクサ５０７および５０９は、適応モジュール５０５で生成されたデータレベルしきい値ＤＬＥＶをデータサンプラが受け取り、適応サンプラがゼロしきい値を受け取るように、データサンプラおよび適応サンプラに供給されるしきい値を交換することを可能にする。同様に、出力経路マルチプレクサ５１１および５１３は、適応サンプラ５０３が適応モジュールのデータ符号入力にサンプル値を供給し（したがって、受信データ経路を駆動し）、データサンプラ５０１が適応モジュールの誤差符号入力にサンプル値を供給するように、データサンプラ５０１および適応サンプラ５０３によって駆動される適応モジュール入力を交換することを可能にする。この構成により、適応サンプラ５０３の機能とデータサンプラ５０１の機能とを交換することが可能である。特に、適応サンプラ５０３はデータサンプラ５０１の代理として動作することが可能であり、これによって、データサンプラ５０１が試験、校正、または他の任意の、通常はデータ受信に割り込むことになるアクティビティのためにサービスから離れている場合でも、データの受信を継続することが可能になる。
【００７６】
図１８の実施形態では、モード選択信号（本明細書では代理イネーブル信号５１６（ＰＥ））を用いて、受信機５００内の動作を通常モードにするか代理モードにするかを選択する。モード選択信号は、しきい値マルチプレクサ５０７および５０９ならびに出力経路マルチプレクサ５１１および５１３の制御入力（すなわち、選択入力）に結合される。マルチプレクサ５０７、５０９、５１１、および５１３のそれぞれは、第１および第２の入力ポート（それぞれ、図１８の「０」および「１」）を有し、代理イネーブル信号５１６が論理ローの場合は、第１の入力ポートに存在する信号が選択されてマルチプレクサから出力され、代理イネーブル信号５１６が論理ハイの場合は、第２の入力ポートに存在する信号が選択されてマルチプレクサから出力される。ゼロしきい値が、しきい値マルチプレクサ５０７の第１の入力ポートと、しきい値マルチプレクサ５０９の第２の入力ポートに供給され、適応モジュール５０５で生成されたターゲットデータレベルしきい値ＤＬＥＶが、しきい値マルチプレクサ５０７の第２の入力ポートと、しきい値マルチプレクサ５０９の第１の入力ポートとに供給される。この構成により、代理イネーブル信号５１６をローにして、受信機５００の通常動作モードを有効にする場合は、しきい値マルチプレクサ５０７からゼロしきい値が出力され、しきい値マルチプレクサ５０９からデータレベルしきい値が出力される。逆に、代理イネーブル信号５１６をハイにして、受信機５００の代理動作モードを有効にする場合は、しきい値マルチプレクサ５０９からゼロしきい値が出力され、しきい値マルチプレクサ５０７からデータレベルしきい値が出力される。一実施形態では、加算回路５１５および５１７において、しきい値マルチプレクサ５０７および５０９から出力されたしきい値に、オフセット相殺値ＯＦＳＴＡおよびＯＦＳＴＤが加算され（たとえば、デジタル加算または電流加算され）、データサンプラ５０１および適応サンプラ５０３に供給されるしきい値がそれぞれ生成される。したがって、通常モードでは、データサンプラは、着信信号ｘ’ｎがゼロしきい値（たとえば、オフセット校正済みコモンモード）より大きいか小さいかを示すデータ符号値２１６  ｓｇｎ（ｘ’ｎ）を生成し、適応サンプラ５０３は、着信信号ｘ’ｎがターゲットデータレベルしきい値ＤＬＥＶより大きいか小さいかを示す誤差符号値２１８  ｓｇｎ（ｅｎ）を生成する。すなわち、通常モードでは、データサンプラ５０１および適応サンプラ５０３は、図３を参照して説明されたように、データ符号値および誤差符号値を生成する。これに対し、代理モードでは、データサンプラ５０１と適応サンプラ５０３の役割が入れ替わり、適応サンプラ５０３が、データサンプラ５０１の代理として動作してデータ符号値を生成し、データサンプラ５０１は、適応サンプラ５０３の代理として動作する。
【００７７】
出力経路マルチプレクサ５１１および５１３のそれぞれは、データサンプラ５０１および適応サンプラ５０３の出力を受け取るように結合された第１および第２の入力ポートを有する。より具体的には、出力経路マルチプレクサ５１１の第１の入力ポートと、出力経路マルチプレクサ５１３の第２の入力ポートとがデータサンプラ５０１の出力に結合され、出力経路マルチプレクサ５１１の第２の入力ポートと、出力マルチプレクサ５１３の第１の入力ポートとが適応サンプラ５０３の出力に結合される。この構成により、受信機５００が通常モードにある場合は、データサンプラ５０１で生成されたデータ符号値２１６が適応モジュール５０５のデータ符号入力に供給され、適応サンプラ５０３で生成された誤差符号値２１８が適応モジュール５０５の誤差符号入力に供給される。逆に、代理モードにある場合は、適応サンプラ５０３で生成されたデータ符号値が適応モジュール５０５のデータ符号入力に供給され、データサンプラ５０１で生成された誤差符号値が適応モジュール５０５の誤差符号入力に供給される。
【００７８】
多くの用途では、データレベルしきい値ＤＬＥＶがいったんターゲットレベルに収束すると、データレベルしきい値の変化は比較的低速になる（たとえば、電圧や温度のドリフトに反応しての変化など）。したがって、適応モジュール５０５に渡される誤差符号値のストリームが一時的に中断される場合があるが、受信機５００やシグナリングシステム全体に深刻な影響を与えることはない。これに対し、データ符号値のストリームが中断されると、その中断の間に通信リンク（たとえば、シグナリング経路２０２によるリンク）が失われる。受信機５００を代理モードにして、データサンプラ５０１と適応サンプラ５０３の役割を交換すると、データ受信を中断することなく、データサンプラ５０１をサービスから一時的に外すことが可能である。一実施形態において、たとえば、オフセット校正動作を実施するには、受信機５００を代理モードに切り替え（すなわち、代理イネーブル信号５１６をアサートし）、データレベルしきい値ＤＬＥＶを一時的にゼロにし、データサンプラ５０１の差動入力同士を切り換え可能に結合し（かつ、信号経路２０２の成分信号線同士が短絡しないように、信号経路２０２から入力を切り換え可能に隔離し）、データサンプラ５０１で生成されるサンプル値が「１」状態と「０」状態との間でディザリングし始めるまで、ＯＦＳＴＤ値を調節する。サンプル値のディザリングは、データサンプラ５０１へのヌル信号入力が検知されていること、したがって、オフセット校正が完了したことを示す。データサンプラ５０１のオフセット校正が完了すると、データレベルしきい値の制御設定が回復し、代理イネーブル信号５１６がローになって、受信機５００の通常動作モードが再確立される。この時点で、校正のためにサービスから外されていたデータサンプラ５０１が、データ受信を中断することなく、サービスに復帰する。
【００７９】
さらに図１８を参照すると、受信機５００の代理モードを用いて、データサンプラ５０１と適応サンプラ５０３の役割をより永続的に交換し、実質的に、適応サンプラ５０３をフルタイムのデータサンプラとして、また、データサンプラ５０１をフルタイムの適応サンプラとして確立することも可能である。こうしたことは、たとえば、データサンプラ５０１より適応サンプラのほうがビットエラーレートが低いか、出力のジッタが少ないか、ＤＣオフセットが小さいか、他の特性が良好であることがわかった場合に望ましい場合がある。
【００８０】
図１８の実施形態に対しては、本発明の範囲から逸脱することなく、様々な変更を加えることが可能である。たとえば、適応サンプラ５０３がデータサンプラ５０１の代役をつとめることを可能にするためにのみ代理モードを用いる場合は、しきい値マルチプレクサ５０７を省略することが可能である。そのような構成では、代理モードにおいてデータレベルしきい値がデータサンプラ５０１に供給されず、データレベルしきい値をゼロにする必要がないので、オフセット校正が簡略化される。代替実施形態では、しきい値マルチプレクサ５０７および５０９を別々の信号で制御することが可能である。それによって、データサンプラ５０１においてオフセット校正を実施する場合は、（ゼロしきい値が適応サンプラ５０３に供給されるように選択して）適応サンプラ５０３へのしきい値入力だけを切り替えて、データサンプラ５０１のゼロしきい値の受信が継続され、データレベルしきい値を一時的にゼロにすることが不要になるようにすることが可能である。そのような実施形態のさらなる利点として、たとえば、データ受信が正確に行われたことを確認するために、データサンプラ５０１および適応サンプラ５０３が符号データ値を同時に生成することが可能になる（投票用途のために第３のサンプラを設けることが可能）。出力経路マルチプレクサ５１１および５１３に別々の制御信号を供給することによって、適応サンプラ５０３がデータ符号値を適応モジュール５０５に供給するように選択されるべく出力経路マルチプレクサ５１１を切り替える前の一定時間の間に、データサンプラ５０１および適応サンプラ５０３がデータ符号値を同時に生成することを有効にすることも可能である。このようにして、受信回路５００内でメークビフォアブレーク動作が有効になり、データ符号値のソースが適応サンプラ５０１とデータサンプラ５０３との間で急に移行することがない。
【００８１】
マルチレベルシグナリングシステムにおけるタップ重みおよびデータレベル適応
図１９は、本発明の実施形態によるマルチレベルシグナリングシステム５３０を示している。マルチレベルシグナリングシステム５３０は、高速シグナリング経路５３２で互いに結合されたマルチレベルマルチタップ送信機５３１およびマルチレベルマルチサンプル受信機５３９を含む。図３のシグナリングシステムと同様に、信号経路５３２は、送信機５３１で発生させた差動マルチレベル信号を伝送するための成分信号線のペアを有する差動シグナリング経路であってもよく、送信機５３１で発生させたシングルエンデッドマルチレベル信号を伝送するためのシングルエンデッドシグナリング経路であってもよい。さらに、信号経路５３２を、１つおよび／または複数の回路基板の異なるレイヤに配置された（たとえば、バックプレーンにマウントされたドーターボードの間や、マザーボードとドーターボードとの間などに延びる）複数のセグメントの形で形成することも可能である。一実施形態では、送信機５３１および受信機５３９は、同じ回路基板または（たとえば、バックプレーンにマウントされたドーターボードの場合のように）別々の回路基板にマウントされた、それぞれの集積回路（ＩＣ）素子に実装される。代替実施形態では、送信機５３１および受信機５３９を収容するＩＣダイス（すなわち、チップ）を、ボンドワイヤまたは他の信号伝導構造物によって形成されたチップツーチップシグナリング経路を有する単一マルチチップモジュールにパッケージすることが可能である。さらに、送信機５３１および受信機５３９を同じＩＣダイ（たとえば、システムオンチップ）に形成することが可能であり、シグナリング経路５３２を、金属レイヤ、またはダイの他の伝導構造物で実装することが可能である。
【００８２】
図１９の実施形態では、送信機５３１は、送信シフトレジスタ５３３と、出力ドライババンク５３４と、タップ重みレジスタ５３６とを含み、（たとえば、「ＴＸデータ」と記された２線入力で受け取られた）２ビット送信データ値の状態に従って４つのパルス振幅変調レベルのうちの１つを有する出力信号（すなわち、４−ＰＡＭ）を発生させる。図示した特定の実施形態では、送信シフトレジスタ５３３は、５素子分の深さであり、プリタップデータ値Ｄ＋１、プライマリデータ値Ｄ０、および３つのポストタップデータ値Ｄ−１、Ｄ−２、およびＤ−３を記憶し、プリタップデータ値、ポストタップデータ値、およびプライマリデータ値のそれぞれは、２つの成分ビットを有する。図３の送信回路２０１と同様に、プライマリデータ値は、所与の送信間隔の間に受信機５３９に送信される（すなわち、伝達される）データ値であり、プリタップおよびポストタップデータ値は、それぞれ、次に送信されるデータ値、および既に送信されたデータ値である（つまり、添え字は、そのデータ値が送信されるまでに発生する送信間隔の数を示している）。シフトレジスタの各記憶素子は、出力ドライババンク５３４内のマルチレベル出力ドライバ５３５０〜５３５４のそれぞれに結合されており、出力ドライバ５３５１はプライマリドライバを形成し、出力ドライバ５３５０はプリタップドライバを形成し、出力ドライバ５３５２〜５３５４はポストタップドライバを形成する。代替実施形態では、異なる数のプリタップおよびポストタップドライバを用いることも可能である。
【００８３】
図３の送信回路と同様に、タップ重みレジスタ５３６は、出力ドライバ５３５０〜５３５４にそれぞれ供給されるタップ重みＷＮ（０）−ＷＮ（４）を記憶する。更新されたタップ重みＷ＋１  ２３６は、たとえばバックチャネル２２５を介して、マルチレベル受信機５３９から供給される。一実施形態では、信号経路５３２は、シングルエンデッドまたはダブルエンデッド終端素子によって所定の電圧レベル（たとえば、電源電圧またはそれに近い電圧）にプルアップされており、出力ドライバ５３５０〜５３５４は、対応するタップ重みおよびデータ値に応じてプルダウン電流ＩＰＤ（すなわち、放電電流）を引き込むことにより、信号経路５３２にマルチレベル信号（すなわち、シンボル）を発生させる。より具体的には、一実施形態において、出力ドライバで生成されたプルダウン電流が、次のように、２ビットデータ値Ｄ０の最上位ビット（ＭＳＢ）および最下位ビット（ＬＳＢ）に対応する（ＩＮＯＭは公称フルスケール電流である）。
【００８４】
【表２】
2007515130.tif 000007
図３の実施形態と同様に、プライマリドライバ５３５１は、所与のシンボル時間の間に送信される２ビットデータ値Ｄ０を送信するために用いられ、プリタップおよびポストタップドライバは、分散型ＩＳＩおよび他の低レイテンシ歪み作用を低減するために必要に応じて送信プリエンファシスを与えるために用いられる。
【００８５】
図２０は、表２に従って動作するマルチレベル出力ドライバ５７０の実施形態を示しており、これは、図１９の各マルチレベル出力ドライバ５３５０〜５３５４の実装に用いることが可能である。出力ドライバ５７０は、論理ゲート５７１および５７３のペアと、３つの成分ドライバ５７５、５７７、および５７９とを含み、２ビットデータ値Ｄ［１：０］のＭＳＢおよびＬＳＢと、タップ重みＷＮ（ｉ）とを入力として受け取る。論理ゲート５７１および５７３は、次の論理表に従って、ＭＳＢおよびＬＳＢ入力を成分ドライバ入力信号Ａ、Ｂ、およびＣに変換する。
【００８６】
【表３】
2007515130.tif 000008
すなわち、Ａは、ＭＳＢまたはＬＳＢが論理「１」の場合に（論理「１」に）アサートされ（すなわち、Ａ＝ＭＳＢ＋ＬＳＢ、「＋」記号は論理ＯＲを表す）、Ｂは、ＭＳＢが論理「１」の場合にアサートされ（すなわち、Ｂ＝ＭＳＢ）、Ｃは、ＭＳＢが論理「１」かつＬＳＢが論理「０」の場合にアサートされる（すなわち、Ｃ＝ＭＳＢ・／ＬＳＢ）。成分ドライバ入力信号Ａ、Ｂ、およびＣは、それぞれ、成分ドライバ５７５、５７７、および５７９に入力され、タップ重みＷＮ（ｉ）は、各成分出力ドライバに入力される。
【００８７】
一実施形態では、成分出力ドライバ５７５、５７７、および５７９のそれぞれは、図５に示された回路によって実装される（代替実施形態では、他の出力ドライバ回路を用いることも可能である）。成分出力ドライバ５７５、５７７、および５７９の間で（図５の「Ｒ」と記された抵抗素子を３組用いる代わりに）抵抗素子の単一ペアを設けて共有することが可能である。あるいは、図５を参照して説明したように、差動シグナリング経路の成分線に結合された終端素子によって抵抗素子を実装することが可能である。各成分出力ドライバ５７５、５７７、および５７９を（たとえば、図示していないバイアス回路によって）追加バイアスして、それぞれが、ほぼ同量の電流ＩＮＯＭ／３をシグナリング経路から引き込むことが可能である。この構成によって、成分出力ドライバ５７５、５７７、および５７９によって引き込まれる電流は累積的であり、それによって、表２に示された異なる４つの電流レベルが、対応するＭＳＢおよびＬＳＢの状態に対して生成される。すなわち、次の表に示すように、成分ドライバ５７５、５７７、および５７９のうちのゼロ、１つ、２つ、または３つにＩＮＯＭ／３を引き込むことによって、２ビット送信値の４つの可能な状態がシグナリング経路で信号伝達される。
【００８８】
【表４】
2007515130.tif 000009
【００８９】
さらに図１９に示すように、マルチレベルマルチサンプル受信回路５３９は、マルチレベルサンプラ５４１と、適応サンプラ５４３とを含む。マルチレベルサンプラ５４１自体は、（たとえば、図３および図１０〜１２を参照して）既に説明したデータサンプラおよび適応サンプラとほぼ同様に動作する成分サンプラ５６１、５６３、および５６５を含み、入力信号ｘ’ｎがしきい値レベルより大きいか小さいかに従う符号を有するサンプル値を出力する。２つの成分サンプラ５６１および５６５は、着信４−ＰＡＭ信号のＬＳＢの解決に用いられ、ゼロしきい値の上下の相対するしきい値レベルＴ＋およびＴ−にしきい値セットを有する。成分サンプラ５６１および５６５を、本明細書では、それぞれ、正のＬＳＢサンプラ（Ｌ＋）および負のＬＳＢサンプラ（Ｌ−）と称する。残りの成分サンプラ５６３（本明細書ではＭＳＢサンプラと称する）は、ゼロしきい値を受け取るか、ゼロしきい値に設定され、着信４−ＰＡＭ信号のＭＳＢの解決に用いられる。
【００９０】
図２１に示すように、ゼロしきい値は、公称では、データ状態「００」および「１０」に対応する、正規化された＋／−１信号レベルの中間に設定され、また、データ状態「０１」および「１１」に対応する、対応する＋１／３および−１／３信号レベルの中間に設定される。したがって、ＭＳＢサンプラの出力がハイの場合は、復元されたデータ値のＭＳＢがハイである。正のＬＳＢサンプラ５６１（すなわち、Ｔ＋）に共有されるしきい値は、正規化された＋１信号レベルと＋１／３信号レベルの中間（すなわち、正規化された＋２／３レベル）に設定され、負のＬＳＢサンプラ５６５（すなわち、Ｔ−）に共有されるしきい値は、正規化された−１信号レベルと−１／３信号レベルの中間（すなわち、正規化された−２／３レベル）に設定される。したがって、送信されたデータ値のＬＳＢが「０」の場合（すなわち、「１０」または「００」が送信された場合）、正のＬＳＢサンプラ５６１および負のＬＳＢサンプラ５６５によって生成されたサンプル値は、同じ状態（ハイまたはロー）を有する。これは、着信信号レベルがＴ＋およびＴ−しきい値の両方を上回るか（Ｄ＝「１０」）、Ｔ＋およびＴ−しきい値の両方を下回る（Ｄ＝「００」）ためである。これに対し、送信されたデータ値のＬＳＢが「１」の場合は、正のＬＳＢサンプラ５６１および負のＬＳＢサンプラ５６５によって生成されたサンプル値が、異なる状態を有する。これは、着信信号が、Ｔ−しきい値を上回るが、Ｔ＋しきい値を上回らないためである。したがって、復元されたデータ値のＬＳＢは、Ｌ＋およびＬ−出力の排他的ＯＲによって生成可能である。
【００９１】
図１９にさらに示すように、排他的ＯＲゲート５６７が、正のＬＳＢサンプラ５６１および負のＬＳＢサンプラ５６５の出力を受け取るように結合され、その着信データ信号に対応するＬＳＢサンプルを生成する。したがって、マルチレベルサンプラ５４１は、各信号受信間隔の間に、適応モジュール５４５に渡すＭＳＢ／ＬＳＢサンプルペアを生成する。適応モジュール５４５は、着信信号ｘ’ｎがしきい値ＴＡより大きいかどうかを示す誤差符号値５３８を生成する。一実施形態では、しきい値は、正規化された＋１／３信号レベルに対応し、これによって、Ｔ＋しきい値（すなわち、＋２／３）を生成するために左へ１ビットシフトされ（すなわち、２を乗ぜられ）、次に、Ｔ−しきい値（すなわち、−２／３）を生成するために補完されることが可能なＤＡＣ制御値の生成が可能になる。後述する代替実施形態では、正規化された＋１および＋１／３信号レベルを決定して平均することによって、Ｔ＋しきい値を生成することが可能である。後述する別の実施形態では、＋１レベルと＋１／３レベルの間の遷移の中間点で着信信号をサンプリングすることによって、Ｔ＋しきい値を直接決定することが可能である。さらに別の実施形態では、所望のしきい値レベル（Ｔ＋、Ｔ−）が±２／３以外であることが可能なように、正規化された受信信号レベルを±１／３および±１以外にすることが可能である（たとえば、シグナリングマージン、ビットエラーレート、または他のシステム性能指標を高めるために、隣接する信号レベルの中間点や他の点に設定することが可能である）。この点に関しては、本明細書での、正規化された信号レベルへの参照は例にすぎない。他の信号レベルやしきい値レベルを用いることも可能である。そのような実施形態のいずれにおいても、他方のしきい値Ｔ−は、Ｔ＋しきい値を補完（または反転）することによって生成可能である。代替として、Ｔ−しきい値を単独で生成することが可能である。これは、−１／３しきい値を決定して左シフトするか、−１／３しきい値および−１しきい値を決定して平均するか、−１レベルと−１／３レベルとの間の遷移の中間点で着信信号をサンプリングすることによって可能である。
【００９２】
さらに図１９に示すように、適応モジュール５４５は、マルチレベルサンプラ５４１に供給されるしきい値Ｔ＋およびＴ−と、適応サンプラ５４３に供給されるしきい値ＴＡと、それぞれが適応サンプラ５４３用、およびマルチレベルサンプラ５４１の成分サンプラ５６１、５６３、および５６５用であるオフセット相殺値ＯＦＳＴＡ、ＯＦＳＴＬ＋、ＯＦＳＴＭ、およびＯＦＳＴＬ−とを生成する。代替実施形態では、適応モジュール５４５内のオフセット相殺回路のすべてまたは一部を省略して、適応サンプラ５４３および／または成分サンプラ５６１、５６３、および５６５に対してオフセット相殺値を生成しないようにすることが可能である。さらに、オフセット相殺値ＯＦＳＴＡ、ＯＦＳＴＬ＋、ＯＦＳＴＭ、およびＯＦＳＴＬ−のうちの１つまたは複数を、サンプラ５４３、５６１、５６３、および５６５のうちの任意の２つ以上の間で共有させることが可能である。
【００９３】
図２２は、図１９の適応モジュール５４５の実装に用いることが可能な適応モジュール６００の実施形態を示している。適応モジュール６００は、ＭＳＢレジスタ６０１と、ＬＳＢレジスタ６０５と、誤差符号レジスタ６０３と、符号マルチプレクサ６０９と、有限状態機械６０７と、電力変倍論理６１１と、フィルタ６２５と、しきい値カウンタ６１３と、しきい値マルチプレクサ６１７と、しきい値インバータ６１９と、オフセットカウンタ６１５とオフセットレジスタ６２７、６２９、６３１、および６３３と、誤差信号マルチプレクサ６２１と、デマルチプレクサ６２３とを含む。適応モジュール６００は、図６の適応モジュール２５０と同様に動作し、サンプリングクロック信号または他の制御信号に応答して、データ符号値ＭＳＢｎがＭＳＢレジスタ６０１にロードされ、誤差符号値ｓｇｎ（ｅｎ）が誤差符号レジスタ６０３にロードされる。ＬＳＢ値ＬＳＢｎは、同様にＬＳＢレジスタ６０５にロードされる。図２２の実施形態では、ＭＳＢレジスタ６０１は、最後に生成されたデータ符号値ＭＳＢｎ−１〜ＭＳＢｎ−５を記憶する、深さ５のシフトレジスタであり（代替実施形態では他の深さを用いることも可能）、データ符号値を符号マルチプレクサ６０９に出力する。符号マルチプレクサ６０９は、ＭＳＢレジスタ６０１からデータ符号値を受け取り、誤差符号レジスタ６０３から誤差符号値を受け取り、誤差符号値とデータ符号値との積の符号を示す更新値セットＵＤ（０）〜ＵＤ（４）を生成する。これらの更新値は、電力変倍論理６１１に供給される。電力変倍論理６１１は、図７〜９を参照して前述した実施形態と同様に動作して、プリエンファシスタップ重みの、更新された電力変倍済みセット２２６を生成する。
【００９４】
図１９を参照して説明したように、正および負のＬＳＢサンプラのしきい値（すなわち、Ｔ＋およびＴ−）を、それぞれ、（正規化された＋１／３しきい値レベルのバイナリ倍数である）正規化された＋／−２／３信号レベルに設定することが可能である。したがって、図２２の実施形態では、適応モジュール６００は、正規化された＋１／３信号レベルに対応する適応しきい値制御値ＣＴＡを生成し、ＣＴＡに２および−２を乗じて、それぞれ、正および負のＬＳＢサンプラ用制御値ＣＴ＋およびＣＴ−を生成する（すなわち、ＣＴ＋＝２ＣＴＡおよびＣＴ−＝−２ＣＴＡ）。より具体的には、有限状態機械６０７が、最後に記憶されたサンプル値（すなわち、ＭＳＢｎ−１／ＬＳＢｎ−１）をＭＳＢレジスタ６０１およびＬＳＢレジスタ６０３から受け取り、そのサンプル値が＋１／３信号レベルに対応する場合（すなわち、サンプル値＝「１１」の場合）は更新しきい値信号６１２（ＵＴ）をアサートする。更新しきい値信号６１２は、しきい値カウンタ６１３のカウントイネーブル入力（すなわち、ストローブ入力）に供給され、レジスタ６０３に記憶されている誤差符号値は、しきい値カウンタ６１３のアップ／ダウン入力に結合される。この構成により、更新しきい値信号６１２がアサートされた場合（これはサンプル値が「１１」であることを示す）は、しきい値カウンタ６１２内に保持されているしきい値制御値ＣＴＡが正の誤差符号値に応答してインクリメントされ（すなわち、正の誤差符号値は、ｎ−１サンプル値を発生させた入力信号が＋１／３レベルを超えていることを示している）、負の誤差符号値に応答してデクリメントされる。一実施形態では、しきい値制御値ＣＴＡは、図１０〜１２を参照して前述したように、適応サンプラ内の電流ＤＡＣに供給される。代替として、アナログしきい値ＴＡを生成するために、適応モジュール６００内にＤＡＣを設けることも可能である。乗算回路６１７は、（たとえば、ＣＴＡ値を能動的または受動的に左へ１ビットシフトすることにより）ＣＴＡに２を乗じて、Ｔ＋しきい値用制御値ＣＴ＋を生成する。しきい値インバータ６１９は、ＣＴ＋の符号を反転してＴ−しきい値用制御値ＣＴ−を生成するために設けられる。したがって、適応モジュール６００を用いると、マルチレベルマルチサンプル受信機の正および負のＬＳＢサンプラおよび適応サンプラにおいてサンプリングしきい値を設定するために加えられる制御値を適応的に生成することが可能である。
【００９５】
図７の実施形態の場合と同様に、有限状態機械６０７は、更新重み信号６１０（ＵＷ）をアサートして、タップ重みの更新済みセット２２６を生成するよう電力変倍論理６１１を促す。誤差符号値が論理「１１」のサンプル値に対応する実施形態では、有限状態機械６０７は、ＭＳＢレジスタ６０１が完全にロード（またはリロード）されていて、最後に記憶されたサンプル値（ＭＳＢｎ−１／ＬＳＢｎ−１）が論理「１１」である場合に更新重み信号をアサートする。
【００９６】
図２２の実施形態では、適応モジュール６００内のオフセット校正動作を初期化するためにマルチビット制御信号６０８のうちの１つまたは複数のビットがアサートされ、そのビット（またはそれらのビットの組み合わせ）は、校正されるサンプラ（たとえば、正または負のＬＳＢサンプラ、ＭＳＢサンプラ、または適応サンプラ）を示している。誤差信号マルチプレクサ６２１は、有限状態機械６０７から選択信号（ＳＥＬ）を受け取るように結合された制御ポートと、ＭＳＢｎ−１／ＬＳＢｎ−１（インバータ６２２で生成された補完ＬＳＢ値）、ＬＳＢｎ−１、および誤差符号値ｓｇｎ（ｅｎ−１）をそれぞれ受け取るように結合された４つの入力ポートとを含む。ＭＳＢサンプラを校正する場合は、（たとえば、送信回路がヌル差動信号を送信するように構成するか、ＭＳＢサンプラの入力同士を切り換え可能に結合することによって）ＭＳＢサンプラ入力にヌル信号が生成され、オフセットカウンタ６１５のアップ／ダウン入力に供給されるオフセット誤差信号６２４として、（有限状態機械６０７からの選択信号ＳＥＬに応答して）最後に記憶されたＭＳＢが誤差信号マルチプレクサによって選択される（また、図２２に示すように、オフセット誤差信号６２４の過渡状態をフィルタリングするために、フィルタ６２５をオプションで設けることも可能である）。この動作によって、ＭＳＢサンプラは、ヌル信号入力に応答して正のサンプル値のストリーム（たとえば、ＭＳＢ＝１）を生成した場合には、正のオフセット相殺値によって相殺可能な負のＤＣオフセットを有する。一実施形態では、有限状態機械６０７は、所定の数のサンプル（たとえば、オフセットカウンタ６１５のアップ／ダウン入力において、安定したフィルタリング済み信号を確立するのに十分な数のサンプル）を受け取った後に更新オフセット信号６１４をアサートし、それによって、フィルタリング済みＭＳＢ（すなわち、フィルタ６２５の出力）が正の場合にはオフセットカウンタ６１５内のオフセットカウントをインクリメントし、フィルタリング済みＭＳＢが負の場合にはオフセットカウントをデクリメントする。（所望のＭＳＢオフセットカウントへの収束を示す）オフセットカウンタ６１５内のディザリング状態の検知を可能にするために、図７を参照して説明したように、オフセットカウンタ６１５の出力を有限状態機械６０７に供給することが可能である。
【００９７】
図２２の実施形態では、更新オフセット信号６１４がデマルチプレクサ６２３の入力に供給され、デマルチプレクサ６２３は、有限状態機械６０７で生成された選択信号ＳＥＬの状態に応じて選択された、オフセットレジスタ６２７、６２９、６３１、および６３３のうちの１つのロードイネーブル入力に更新オフセット信号６１４を渡す。オフセットレジスタ６２７、６２９、６３１、および６３３のパラレルロードポートは、オフセットカウンタ６１５から出力されるオフセットカウント６２８を受け取るように結合される。したがって、ＭＳＢサンプラに対するオフセット校正動作の間は、更新イネーブル信号６１４がアサートされるたびに、ＭＳＢオフセットレジスタ６２７にオフセットカウント６２８がロード（すなわち、ストローブ）される。この動作により、オフセットカウントのディザリングが始まった場合は、所望のＭＳＢオフセットカウントをＭＳＢオフセットレジスタ６２７にロードするために、もう一度だけ、更新オフセット信号６１４をアサートすることが可能である。一実施形態では、ＭＳＢオフセットレジスタは、（たとえば、図１０および１２に示すように）ＭＳＢサンプラ内の電流ＤＡＣにＭＳＢオフセット値を供給するように結合される。代替として、ＭＳＢオフセット値を、ＭＳＢサンプラに供給されるアナログ信号に変換することが可能である。
【００９８】
一実施形態では、オフセット相殺動作は、ＭＳＢサンプラの場合とほぼ同様に、残りのサンプラ（すなわち、正および負のＬＳＢサンプラ、および適応サンプラ）に対して実行され、異なる点として、校正されるサンプラに供給されるしきい値制御値は、ＤＣオフセットがあればその検出を可能にするために一時的にゼロにされ、オフセット校正動作の完了後に復元される。また、正のＬＳＢサンプラの場合は、論理「１」のＬＳＢが負のＬ＋サンプルを示し、論理「０」のＬＳＢが正のＬ＋サンプルを示す。これは、ＭＳＢの場合の補完となる対応関係である（すなわち、ＭＳＢの場合は、論理「１」のＭＳＢが正のＭＳＢサンプルに対応する）。この補完条件を具現化するためにインバータ６２２が設けられる。これによって、オフセットカウンタ６１５が、正のＬＳＢサンプラの校正中に、論理「０」のＬ＋サンプルに応答してインクリメントされる。
【００９９】
クロックリカバリ
図２３は、着信マルチレベル信号ｘ’ｎからデータおよびクロック情報を復元する、マルチサンプル４−ＰＡＭ受信機６４０の実施形態を示している。受信機６４０は、マルチレベルサンプラ５４１（この例では４−ＰＡＭサンプラ）と、適応サンプラ５４３と、エッジサンプラ６４１と、適応モジュール６４３と、クロックリカバリ回路６４５とを含む。マルチレベルサンプラ５４１、適応サンプラ５４３、および適応モジュール６４３は、ほぼ、図１９を参照して説明したように動作して、データサンプル６４２（すなわち、ＭＳＢおよびＬＳＢ）および誤差サンプル２１８を生成し、送信プリエンファシスタップ重み（２２６）およびサンプラしきい値５５０、５５２、および５５４（それぞれ、ＴＡ、Ｔ＋、およびＴ−）を適応的に更新する。
【０１００】
クロックリカバリ回路６４５は、エッジサンプラ６４１で生成された遷移サンプル６４４（Ｔｎ−１）と、マルチレベルサンプラ５４１で生成されたデータサンプラ６４２とに応答して、サンプリングクロック信号２１０（ＳＣＬＫ）およびエッジクロック信号６１０（ＥＣＬＫ）を発生させる。一実施形態では、サンプリングクロック信号２１０は、マルチレベルサンプラ５４１および適応サンプラ５４３に供給され、（たとえば、図１０および１２で示したように）それらにおけるサンプリング時点を制御し、それによって、連続するデータ受信間隔のそれぞれを定める。一実施形態では、サンプリングクロック信号２１０の遷移は、たとえば、図４に示したように、着信データアイの中間点（すなわち、着信データ信号ｘ’ｎにおいてデータが有効な間隔の中間点）と位相がそろっている。代替実施形態では、サンプリングクロック信号２１０は、たとえばマルチレベルサンプラ５４１および／または適応サンプラ５４３の非対称セットアップ／ホールド時間要件に対応するために、着信データアイの中間点からオフセットしてもよい。図２３では単一のサンプリングクロック信号２１０だけを示しているが、マルチデータレート信号の受信を可能にするために、クロックリカバリ回路６４５で複数のサンプリングクロック信号を生成することも可能である。たとえば、２倍速データレートシステムでは、クロックリカバリ回路６４５は、サンプリングクロック信号２１０の奇数位相および偶数位相の両方でデータサンプルおよび誤差サンプルの取り込みを可能にするために、ＳＣＬＫおよび／ＳＣＬＫを発生させることが可能である。
【０１０１】
クロックリカバリ回路６４５は、エッジクロック信号６１０と、着信データアイ間の遷移点との位相がそろい続けるように、エッジクロック信号６１０の位相を調節する。すなわち、エッジクロック信号６１０は、着信データ信号ｘ’ｎにおけるデータが有効な間隔と、位相がそろうように調節される。エッジクロック信号６１０は、エッジサンプラ６４１に供給され、そこで、着信データ信号における遷移のサンプリングのタイミングを指定するために用いられる。マルチレベルサンプラ５４１からクロックリカバリ回路６４５に供給される、連続するデータサンプル６４２の各ペアに対して、着信信号ｘ’ｎに介在する遷移があればこれに対応する遷移サンプル６４４をエッジサンプラ６４１が供給するように、１つまたは複数の記憶回路（図２３には具体的に示していない）をエッジサンプラ６４１内に設けて、遷移サンプルＴｎ−１とデータサンプルＭＳＢ／ＬＳＢｎ−１とのレイテンシをそろえることが可能である。
【０１０２】
図２４は、連続する４−ＰＡＭデータ送信６６０および６６２の間で起こりうる信号遷移を示している。図に示すように、着信データ信号は、可能な４つの信号レベルのそれぞれから、他の３つの信号レベルのいずれかに遷移することが可能である。たとえば、Ｔ＋より高い信号レベル（データ値「１０」に対応）は、（１）Ｔ＋しきい値とゼロしきい値との間の信号レベル（「１０」→「１１」）、（２）ゼロしきい値とＴ−しきい値との間の信号レベル（「１０」→「０１」、またはＴ−より低い信号レベル（「１０」→「００」）に遷移する可能性がある。起こりうる様々な遷移を検証すると、３つのしきい値レベルのすべてと交差する遷移は必ず、所望のデータサンプリング時点間（所望のエッジクロック遷移時間）のタイミング中心Ｔ１においてゼロしきい値レベルと交差することが理解されよう。同様に、１つのしきい値レベルと交差する遷移は、Ｔ１において、ゼロしきい値レベル、Ｔ＋しきい値レベル、またはＴ−しきい値レベルのいずれかと交差する。これに対し、３つではなく２つのしきい値レベルと交差する遷移は、Ｔ１において、ゼロ、Ｔ＋、およびＴ−しきい値レベルのどれとも交差しない。Ｔ１においてゼロ、Ｔ＋、およびＴ−しきい値レベルと交差する各種遷移をそれぞれ遷移タイプ（１）、（２）、および（３）として列挙すると、次のことがわかる。すなわち、タイプ１遷移は、ＬＳＢが「０」または「１」で不変のまま残り、ＭＳＢの状態が変化する遷移（すなわち、（ＭＳＢＮ  ｘｏｒ  ＭＳＢＮ−１）＆（ＬＳＢＮ  ｘｎｏｒ  ＬＳＢＮ−１））である（「＆」はＡＮＤ論理演算を表し、「ｘｏｒ」は排他的ＯＲ論理演算を表す）。タイプ２遷移は、ＭＳＢがハイのまま残り、ＬＳＢの状態が変化する遷移（すなわち、ＭＳＢＮ  ＆  ＭＳＢＮ−１  ＆（ＬＳＢＮ  ｘｏｒ  ＬＳＢＮ−１））である。タイプ３遷移は、ＭＳＢがローのまま残り、ＬＳＢの状態が変化する遷移（すなわち、／ＭＳＢＮ  ＆  ／ＭＳＢＮ−１  ＆（ＬＳＢＮ  ｘｏｒ  ＬＳＢＮ−１））である。
【０１０３】
図２３の実施形態では、クロックリカバリ回路６４５は、連続するＭＳＢ／ＬＳＢ値を評価して、タイプ１信号遷移がいつ発生したかを特定し、対応する遷移サンプル６４４の状態に応じて、エッジクロック信号６１０およびサンプリングクロック信号２１０の位相を調節する。着信信号ｘ’ｎにおける立ち上がりエッジ遷移（すなわち、「００」→「１０」、または「０１」→「１１」）において、遷移サンプル６４４が論理「１」の場合は、エッジクロック遷移が着信信号の遷移の後に発生しており（すなわち、エッジクロックは信号遷移より遅れている）、したがって、エッジクロック信号６１０の位相を進めなければならない。逆に、遷移サンプル６４４が論理「０」の場合は、エッジクロック遷移が着信信号の遷移の前に発生しており（すなわち、エッジクロックは信号遷移より進んでいる）、したがって、エッジクロック信号６１０の位相を遅れさせなければならない。クロックリカバリ回路６４５は、エッジサンプラ６４１から遷移サンプル６４４を受け取り、４−ＰＡＭサンプラ６４２からデータサンプルを受け取り、エッジクロック信号６１０と、着信信号ｘ’ｎの遷移とがそろい続けるように、必要に応じて、エッジクロック信号６１０の位相を調節する。一実施形態では、エッジクロック信号６１０とデータ信号遷移との位相がそろうことによって、サンプリングクロック信号２１０と着信データアイの中間点との間の位相が所望のそろいかたになるように、サンプリングクロック信号２１０の、エッジクロック信号６１０からの位相オフセットがほぼ一定に保たれる。
【０１０４】
図２５は、クロックリカバリ回路６７０の実施形態を示している。クロックリカバリ回路６７０は、着信信号ｘ’ｎにおいて検知された、選択された遷移に基づいてエッジクロック信号６１０とサンプリングクロック信号２１０との位相を調節する回路であって、図２３のクロックリカバリ回路６４５の実装に用いることが可能である。クロックリカバリ回路６７０は、遷移論理回路６７１と、進み／遅れカウンタ６８３と、多数検出器６８５と、補間器６８７と、基準ループ６８９とを含む。図２５の実施形態では、遷移論理６７１は、データサンプルの連続するペアＭＳＢ／ＬＳＢｎ−２およびＭＳＢ／ＬＳＢｎ−１においてタイプ１遷移を検知すると遷移検知信号６７２（ＴＤＥＴ）をアサートし、着信信号の遷移の方向（立ち上がりまたは立ち下がりエッジ）および対応する遷移サンプルＴｎ−１の状態に応じて、進み／遅れ信号６７４をアサートする。遷移検知信号６７２は、進み／遅れ信号６７４の状態に応じて進み／遅れカウント値をインクリメントまたはデクリメントすることを可能にする、進み／遅れカウンタ６８３のカウントイネーブル入力（ＣＥＮ）に加えられる。一実施形態では、遷移論理６７１は、遷移サンプルＴｎ−１が後続データサンプルＭＳＢｎ−１のＭＳＢと一致しない場合には論理ハイの進み遅れ信号６７４を出力し、遷移サンプルが後続データサンプルのＭＳＢと一致する場合には論理ローの進み遅れ信号６７４を出力する。すなわち、遷移サンプルＴｎ−１がＭＳＢ／ＬＳＢｎ−２からＭＳＢ／ＬＳＢｎ−１への遷移の後に取り込まれた場合は、遷移サンプルがＭＳＢｎ−１サンプルと一致し、それによって、エッジクロック信号遷移が着信信号遷移より遅れていることが示される。逆に、遷移サンプルがＭＳＢ／ＬＳＢｎ−２からＭＳＢ／ＬＳＢｎ−１への遷移の前に取り込まれた場合は、遷移サンプルがＭＳＢｎ−１サンプルと一致せず、それによって、エッジクロック信号遷移が着信信号遷移より進んでいることが示される。次の表は、着信信号サンプル（および対応する遷移タイプ）と遷移サンプルとの例示的な組み合わせ、結果として遷移論理回路６７１で生成される遷移検知信号および進み／遅れ信号、および結果として行われる、エッジクロック信号およびサンプリングクロック信号の進み／遅れカウントおよび位相に対する調節を示している。
【０１０５】
【表５】
2007515130.tif 000010
【０１０６】
一実施形態では、進み／遅れカウンタ６８３は、ゼロに初期設定され、表５に示したように、進み通知（すなわち、論理ハイの進み／遅れ信号６７４）に応答してインクリメントされ、遅れ通知（すなわち、論理ローの進み／遅れ信号６７４）に応答してデクリメントされる。この動作により、進み／遅れカウンタ６８３内に保持される進み／遅れカウントの符号ビット（たとえば、ＭＳＢ）は、遅れ通知より多くの進み通知を遷移論理６７１から受け取ったか、進み通知より多くの遅れ通知を受け取ったかを示す（すなわち、遅れ通知が進み通知より多く検出された場合は、カウント値がアンダーフローして負の値になる）。したがって、所定の数だけ遷移検知アサートが行われた後（または所定時間の後）、多数検出器６８５が、進み／遅れカウント（すなわち、信号６８４）の符号を評価し、それに応じてアップ／ダウン信号６８８を補間器６８７に出力する。その後、進み／遅れ通知の後続セットをカウントする準備として、進み／遅れカウント値をゼロにリセットすることが可能である。
【０１０７】
一実施形態では、補間器６８７は、論理ハイのアップ／ダウン信号６８８に応答してインクリメントされ、論理ローのアップ／ダウン信号６８８に応答してデクリメントされる補間制御ワードを保持する。補間制御ワードの最上位ビットは、基準ループ６８９で生成されたＮ相ベクトルのセット６９２から位相ベクトルのペアを選択するために用いられ、補間制御ワードの最下位ビットは、選択したペアの位相ベクトルの間を補間するために用いられる。制御ワードがインクリメントされるにつれ、位相ベクトルのうちの進んでいるベクトルから遅れているベクトルへ補間がインクリメンタルにシフトとされ、それによって、エッジクロック信号６１０およびサンプリングクロック信号２１０の位相がインクリメンタルに遅らされる。逆に、制御ワードがデクリメントされるにつれ、選択された位相ベクトルのうちの進んでいるベクトルに向かって補間がインクリメンタルにシフトとされ、それによって、エッジクロック信号６１０およびサンプリングクロック信号２１０の位相がインクリメンタルに進められる。
【０１０８】
一実施形態では、基準ループ６８９は、遅延ロックループ（ＤＬＬ）で形成され、基準クロック信号６９０を受け取り、応答として、基準クロック信号６９０のサイクル時間内に位相分散された複数の位相ベクトル６９２を生成する。代替として、基準ループ６８９は、位相ロックループ（ＰＬＬ）であることが可能であり、基準クロック周波数を逓倍して、基準クロック周波数より高い周波数を有する複数の位相ベクトル６９２を生成することが可能である。別の代替実施形態では、基準ループ６８９は、基準クロック信号６９０を不要にするために、内部タイミング基準発生器（たとえば、リング発振器、または他のクロック発生回路）を含むことが可能である。また、前述のように、補間器６８７は、任意の数のサンプリングクロック信号およびエッジクロック信号を発生させることが可能である。たとえば、２倍速データレートシステムでは、補間器６８７は、エッジクロック信号および補完エッジクロック信号、ならびにサンプリングクロック信号および補完サンプリングクロック信号を発生させ、サンプリングクロック信号は、エッジクロック信号の１／４サイクル（９０度）だけ、エッジクロック信号からオフセットしている。１／４サイクルオフセットは、たとえば、エッジクロック信号を発生させるために用いられる制御ワードから９０度だけデジタルオフセットしている制御ワードを保持する第２の補間器によって達成可能である。代替実施形態では、エッジクロックとサンプリングクロックとのオフセットを発生させるために他の手法を用いることも可能である。４倍速データレートシステムでは、補間器６８７（または複数の補間器）は、４個のエッジクロック信号と４個のサンプリングクロック信号とを発生させ、この８個のクロック信号の組み合わせが、エッジクロック信号のサイクル時間にわたって均等に位相オフセットしている（すなわち、連続するクロックエッジの間に４５度のインクリメントがある）。この方式を拡張すれば、ほぼいかなるデータレートでもサポート可能である。
【０１０９】
本発明の範囲を逸脱することなく、図２５のクロックリカバリ回路６７０に対して様々な変更が可能であることに注意されたい。たとえば、一代替実施形態では、アップ／ダウンカウンタ６８８は、「００」状態がホールド条件を伝達する２ビット信号である。補間器６８７は、その現在の値の場所に補間制御ワードを保持することによってホールド条件に応答する。そのような実施形態では、多数検出器６８５は、進み／遅れカウンタから進み／遅れカウントを丸ごと受け取り、受け取った進み検出と遅れ検出とが均衡していること（たとえば、進み／遅れカウントがゼロ）をカウント値が示している場合には「００」状態のアップ／ダウン信号を出力することが可能である。代替として、多数検出器６８５は完全に省略可能であり、進み／遅れカウント値の符号が補間器６８７に直接出力されて、エッジクロック信号６１０およびサンプリングクロック信号２１０の位相調節が制御される。
【０１１０】
図２４に戻ると、タイプ２およびタイプ３遷移は、エッジクロック信号６１０の所望の遷移時刻（すなわち、Ｔ１）に同期して、それぞれ、Ｔ＋およびＴ−しきい値と交差することがわかる。したがって、タイプ２およびタイプ３遷移は、エッジクロック信号６１０およびサンプリングクロック信号２１０を復元するために、タイプ１遷移とともに、またはタイプ１遷移の代わりに検知および使用されることが可能である。一実施形態では、Ｔ＋および／またはＴ−しきい値において遷移サンプルを生成するために、エッジサンプラ６４１を追加で設けることが可能である。さらに、「１１」→「０１」遷移および／または「００」→「１０」遷移を検知し、これに応答して、対応する遷移サンプルに応じて進み／遅れカウンタ６８３を更新するために、図２５のクロックリカバリ回路６７０内に追加回路が設けられる。この構成により、クロックリカバリに用いられる着信信号遷移の総数が増え、これによって、クロックリカバリのために着信信号内で必要な遷移の密度が緩和される。
【０１１１】
図２３に戻ると、適応サンプラ５４３がマルチレベルサンプラ５４１の任意の成分サンプラの代理をつとめることを可能にするために、図１８のマルチプレクサ５０７、５０９、５１１、および５１３と同様のしきい値マルチプレクサおよび出力経路マルチプレクサを設けることが可能である。この動作により、マルチレベルサンプラ５４１の成分サンプラを一度に１つずつサービスから外して、校正（たとえば、オフセット相殺校正）したり、テストしたり、他の用途に用いたりすることが可能である。また、適応サンプラ５４３の性能が、４−ＰＡＭ受信機の１つの成分サンプラよりよくなった場合は、通常動作中に、成分サンプラの代わりに適応サンプラ５４３を用いることも可能である。
【０１１２】
図２３の実施形態では、適応サンプラ５４３は、サンプリングクロック信号２１０をクロックとして用い、したがって、マルチレベルサンプラ５４１の成分サンプラと同時にサンプルを取り込む。代替実施形態では、適応サンプラ５４３は、単独での選択が可能な位相オフセットを有する選択可能位相クロック信号をクロックとして用いることが可能である。選択可能位相クロック信号の位相を交互に切り替えてサンプリングクロック信号２１０およびエッジクロック信号６１０の位相を一致させることにより、適応サンプラ５４３を、エッジサンプラ６４１だけでなくマルチレベルサンプラ５４１の成分サンプラの代理サンプラとして用いることが可能である。また、（たとえば、（たとえば、二次帰還ループを介して）周波数オフセット推定を有するメソクロナスまたはプレシオクロナスなシステムにおいて）エッジサンプラの１つをサービスから外すことが可能な場合は、適応サンプラ（もしあれば）、データサンプラ、または他の受信機内サンプラの代理としてエッジサンプラを用いることも可能である。さらに、図２３を参照して４−ＰＡＭシステムを説明したが、バイナリシグナリングシステム（または４個以上の信号振幅レベルを有するマルチレベルシグナリングシステム）のクロックリカバリ用途にエッジサンプラを用いることも可能である。そのようなシステムでは、適応サンプラおよび／またはデータサンプラの代理サンプラとして、エッジサンプラを用いることが可能である。
【０１１３】
送信等化は、エッジ交差の多峰分布を引き起こす可能性がある。エッジ交差の多峰分布は、着信データストリームの位相に対する、従来のクロックデータリカバリループによる推定の精度が低下する原因となる。一実施形態では、データサンプルおよびエッジサンプルの両方における誤差信号を組み合わせて等化器タップの更新を形成することによって、等化器補償に起因するタイミング精度と電圧精度との間のトレードオフによってタイミング精度が実質的に低下するのを抑えることが可能である。限定ではなく例として、データ誤差信号およびエッジ誤差信号を用いての等化器タップの更新は、次の更新式で表される。
ＷＮ＋１＝ＷＮ＋ｓｔｅｐｓｉｚｅｗｄ＊ｓｉｇｎ（ｅｄｎ）＊ｓｉｇｎ（ｕｄｎ）＋ｓｔｅｐｗｅ＊ｓｉｇｎ（ｅｅｎ）＊ｓｉｇｎ（ｕｅｎ）ただし、ｓｔｅｐｓｉｚｅｗｄはデータ重み付けされた更新係数であり、ｓｔｅｐｓｉｚｅｗｅはエッジ重み付けされた更新係数である。添え字「ｄｎ」はｎ番目のデータサンプルを指し、添え字「ｅｎ」はｎ番目のエッジサンプルを指す。値「ｅｅｎ」は、たとえば条件ｘｎ＋ｘｎ−１＝０（すなわち、データ状態遷移）によってフィルタリングされたエッジサンプルである。値「ｕｅｎ」は、フィルタリングが不要なエッジサンプルのベクトルである。図１６を参照して前述したように、１フェーズタップ重み更新動作では、ｕｄｎの代わりにｘ’ｎを用いることが可能である。代替として、（たとえば、（たとえば、二次帰還ループを介して）周波数オフセット推定を有するメソクロナスまたはプレシオクロナスなシステムにおいて）エッジサンプラの１つをサービスから外すことが可能な場合は、適応サンプラ（もしあれば）、データサンプラ、または他の受信機内サンプラの代理としてエッジサンプラを用いることも可能である。
【０１１４】
データサンプルからの誤差を含む項は、データサンプルの平均二乗誤差の負の勾配方向に等化器更新を導き、エッジサンプルからの誤差を含む項は、エッジサンプルの平均二乗誤差の負の勾配方向に等化器更新を導く。言い換えると、データサンプルの誤差を含む項は、等化器がその誤差を小さくするように等化器に作用し、エッジサンプルの誤差を含む項は、等化器がエッジにおける誤差を小さくするように等化器に作用する。これら２つの誤差の間に競合がある場合、等化器は均衡を達成することが可能である。このトレードオフは、データ誤差およびエッジ誤差に関するステップサイズの相対的な大きさ（重み）が異なる場合でも達成可能である。
【０１１５】
図２３（および後述の図２６）の実施形態の便利な一態様では、クロックリカバリループがエッジ誤差信号をあらかじめ生成し、（前述の進み／遅れ信号を検出することにより）遷移が有効な場合のみ、それらのエッジ誤差信号を都合よくフィルタリング（すなわち、生成）する。これにより、受信機においては、エッジ誤差信号を生成するための追加回路がほとんど（あるいは、まったく）不要になる。
【０１１６】
図２６は、本発明の実施形態による、２倍速データレートマルチサンプル受信機７００を示している。受信機７００は、４−ＰＡＭサンプラ７０１１〜７０１４と、データ／エッジサンプルデシリアライザ７０４と、適応サンプラ７０３１および７０３２と、誤差サンプルデシリアライザ７０９と、適応モジュール７０５と、クロックリカバリ回路７０７とを含む。４−ＰＡＭサンプラ７０１１〜７０１４のそれぞれは、図１９のマルチレベルサンプラ５４１とほぼ同様に動作し、着信信号ｘ’ｎとゼロしきい値とを比較するＭＳＢサンプラ５６３と、着信信号と、適応的に生成された（たとえば、正規化された＋２／３信号レベルに適応された）しきい値Ｔ＋およびＴ−とを比較する正のＬＳＢサンプラ５６１および負のＬＳＢサンプラ５６５とを含む。２つの４−ＰＡＭサンプラ７０１１および７０１３が、奇数および偶数のサンプリングクロック信号ＣＬＫ＿ＤＯおよびＣＬＫ＿ＤＥに応答して、２ビットデータサンプル（すなわち、それぞれがＭＳＢおよびＬＳＢを有するサンプル）を生成するために用いられる。残りの２つの４−ＰＡＭサンプラ７０１２および７０１４は、奇数および偶数のエッジクロック信号（ＣＬＫ＿ＥＯおよびＣＬＫ＿ＥＥ）に応答して遷移サンプルを生成するために用いられる。ＭＳＢサンプラは、タイプ１データ信号遷移を検出するために用いられ、正および負のＬＳＢサンプラは、タイプ２およびタイプ３データ信号遷移を検知するために用いられる。４−ＰＡＭサンプラ７０１１〜７０１４で生成されたデータサンプル値およびエッジサンプル値は、データ／エッジサンプルデシリアライザ７０４に供給され、デシリアライザ７０４は、着信シリアルストリームの（ＬＳＢ＋  ｘｏｒ  ＬＳＢ−を実施した後の）ＭＳＢおよびＬＳＢサンプルと遷移サンプルとをそれぞれのシフトレジスタにシフトインする。データ／エッジデシリアライザ７０４内のシフトレジスタの内容は、ＭＳＢ、ＬＳＢ、および遷移サンプルのパラレルワードを構成する。これらのパラレルワードは、それぞれ、ＭＳＢ［Ｎ：０］、ＬＳＢ［Ｎ：０］、およびＴ［Ｍ：０］であって（ただし、すべての遷移がタイプ１、タイプ２、またはタイプ３遷移であるとは限らないという事実により、Ｍ≦Ｎ）、クロックリカバリ回路７０７および適応モジュール７０５に供給される。クロックリカバリ回路７０７は、図２３〜２５を参照して説明した動作とほぼ同様に動作して、偶数および奇数のエッジクロック信号およびデータクロック信号ＣＬＫ＿ＥＥ、ＣＬＫ＿ＥＯ、ＣＬＫ＿ＤＥ、およびＣＬＫ＿ＤＯを発生させる（たとえば、偶数および奇数のクロック信号は互いに補完し、エッジクロック信号とデータクロック信号とは互いに９０度オフセットしている）。適応モジュール７０５は、着信データサンプルをタップ重み更新動作に適用して、電力変倍および更新されたタップ重みＷＮ＋１を生成し、指示があった場合には、４−ＰＡＭサンプラ７０１１〜７０１４のそれぞれにおける成分サンプラに対して、図２２を参照して説明したオフセット相殺動作を実施する。たとえば、適応モジュール７０５は、図２２を参照して説明したように、奇数データ４−ＰＡＭサンプラ７０１１に対して３つのオフセット相殺値��ＦＳＴ＿ＤＯ（３）を生成し、同様に、偶数データ４−ＰＡＭサンプラ７０１３、奇数エッジ４−ＰＡＭサンプラ７０１２、および偶数エッジ４−ＰＡＭサンプラ７０１４に対してオフセット相殺値ＯＦＳＴ＿ＤＥ（３）、ＯＦＳＴ＿ＥＯ、およびＯＦＳＴ＿ＥＥを生成する。
【０１１７】
図２６の実施形態では、適応サンプラ７０３１および７０３２は、それぞれ、奇数および偶数の適応サンプラクロック信号ＣＬＫ＿ＡＯおよびＣＬＫ＿ＡＥをクロックとして用い、着信信号ｘ’ｎをそれぞれ適応サンプラしきい値Ｔ＿ＡＯおよびＴ＿ＡＥと比較することによって、誤差サンプルを生成する。一実施形態では、適応モジュール７０５は、（着信誤差サンプルＥＲＲ［Ｎ：０］、またはそのサブセットに応答して）各適応サンプラしきい値を、正規化された＋１／３信号レベルに繰り返し調節し、図２２を参照して前述したように適応サンプラしきい値を用いて、４−ＰＡＭサンプラに供給されるＴ＋およびＴ−しきい値を生成する（たとえば、Ｔ＋を生成してから、Ｔ＋を補完してＴ−を生成することによって、適応サンプラしきい値を２倍にする）。適応サンプラ７０３１および７０３２で生成された誤差サンプルは、誤差サンプルデシリアライザ７０９に供給される。デシリアライザ７０９は、奇数および偶数位相の誤差サンプル（すなわち、適応サンプラ７０３１および７０３２で交互に生成される誤差サンプル）を、適応モジュールへのパラレル渡し（すなわち、ＥＲＲ［Ｎ：０］）のためにシフトレジスタにシフトインする。
【０１１８】
一実施形態では、奇数および偶数の適応サンプラクロック信号は、クロックリカバリ回路７０７内のそれぞれの補間器によって生成され、したがって、単独での選択が可能な位相オフセットを有する。この構成により、適応サンプラ７０３１が、奇数位相の４−ＰＡＭデータサンプラ７０３１内のいずれかの成分サンプラ、および奇数位相の４−ＰＡＭエッジサンプラ７０３２内のいずれかの成分サンプラの代理をつとめることが可能になるように、クロック信号ＣＬＫ＿ＡＯを、奇数位相のデータクロック信号ＣＬＫ＿ＤＯおよびエッジクロック信号ＣＬＫ＿ＥＯのいずれかと選択的に位相をそろえることが可能である。同様に、適応サンプラ７０３２が、偶数位相の４−ＰＡＭデータサンプラ７０３３内のいずれかの成分サンプラ、および偶数位相の４−ＰＡＭエッジサンプラ７０３４内のいずれかの成分サンプラの代理をつとめることが可能になるように、クロック信号ＣＬＫ＿ＡＥを、偶数位相のデータクロック信号ＣＬＫ＿ＤＥおよびエッジクロック信号ＣＬＫ＿ＥＥのいずれかと選択的に位相をそろえることが可能である。代替実施形態では、各適応サンプラは、任意の４−ＰＡＭサンプラ内の任意の成分サンプラの代理をつとめることが可能である。この構成により、１つの適応サンプラ７０３が、プリエンファシスタップ重み、およびしきい値Ｔ＿ＡＯおよびＴ＿ＡＥ（および拡張により、Ｔ＋およびＴ−しきい値）の適応的更新に必要な誤差サンプルを生成し続けることが可能であり、他の適応サンプラ７０３が、１つの４−ＰＡＭサンプラ７０１の成分サンプラの代理サンプラとして用いられることが可能である。適応モジュール７０５は、さらに、適応サンプラ７０３のそれぞれについてオフセット相殺値（すなわち、ＯＦＳＴ＿ＡＯおよびＯＦＳＴ＿ＡＥ）を生成する。これは、たとえば、適応サンプラへの入力をヌルにし、適応サンプラのしきい値をゼロにし、適応サンプラで生成された誤差サンプルがディザリングを始めるまで、適応サンプラについてオフセット相殺値を調節することによって行われる。
【０１１９】
図２７は、図２６の受信機７００の一部分の詳細図であり、奇数位相の適応サンプラ７０３１を、４−ＰＡＭデータサンプラ７０１１または４−ＰＡＭエッジサンプラ７０１２内の成分サンプラ５６１、５６３、および／または５６５のいずれかの代理サンプラにすることを可能にするために用いることが可能なしきい値マルチプレクサおよび出力経路マルチプレクサを示している。同様のしきい値マルチプレクサおよび出力経路マルチプレクサのセットを、偶数位相の適応サンプラ７０３２、４−ＰＡＭデータサンプラ７０１３、および４−ＰＡＭエッジサンプラ７０１４に結合することが可能である。
【０１２０】
４−ＰＡＭサンプラ７０１１を参照すると、しきい値マルチプレクサ７２５は、Ｔ＋しきい値または適応サンプラしきい値Ｔ＿ＡＯのいずれかを選択して、オフセット相殺ＯＦＳＣ＿ＤＯ［２］と加算し、正のＬＳＢサンプラ５６１に供給するために設けられる。同様に、しきい値マルチプレクサ７２９は、Ｔ−しきい値または適応サンプラしきい値Ｔ＿ＡＯのいずれかを選択して、オフセット相殺ＯＦＳＣ＿ＤＯ［０］と加算し、負のＬＳＢサンプラ５６５に供給するために設けられ、しきい値マルチプレクサ７２７は、ゼロしきい値または適応サンプラしきい値Ｔ＿ＡＯのいずれかを選択して、オフセット相殺ＯＦＳＣ＿ＤＯ［１］と加算し、正のＭＳＢサンプラ５６３に供給するために設けられる。４−ＰＡＭサンプラ７０１１内の出力マルチプレクサ７３５、７３７、および７３９は、奇数位相の適応サンプラ７０３１の出力か、成分サンプラ５６１、５６３、および５６５のそれぞれの出力かのいずれかを選択して、データ／エッジサンプルデシリアライザ７０４に供給するために設けられる。しきい値マルチプレクサ７２５、７２７、および７２９、ならびに出力マルチプレクサ７３５、７３７、および７３９は、奇数位相のエッジサンプラ７０１２内に設けられ、その中の成分サンプラと結合される。これは、類似の番号を付けられたマルチプレクサが奇数位相のデータサンプラ７０１１の成分サンプラと結合されるのと同様である。
【０１２１】
しきい値マルチプレクサ７３０は、Ｔ＋、０、Ｔ−、およびＴ＿ＡＯしきい値レベルのいずれかをオフセット相殺ＯＦＳＣ＿ＡＯと加算して適応サンプラ５４３に供給することを可能にするために設けられる（すなわち、サンプラ５４３は、オーバオールサンプラ７０３１内のサンプリング回路である）。出力経路マルチプレクサ７３１は、４−ＰＡＭサンプラ７０１１および７０１２の成分サンプラ、ならびに適応サンプラ５４３のうちのいずれか１つの出力を選択して、誤差サンプルデシリアライザ７０９に提供するために設けられる。この構成により、適応サンプラ５４３は、奇数位相のデータサンプラ７０１１およびエッジサンプラ７０１２の任意の成分サンプラの代理サンプラとして動作することが可能であり、逆の場合も同様に可能であり、これによって、データサンプルおよびエッジサンプルの復元されたストリームを中断させることなく、奇数位相のデータサンプラおよびエッジサンプラに対して校正動作または他のサービス外動作を実施することが可能になる。図１８を参照して説明したように、しきい値マルチプレクサおよび出力経路マルチプレクサは、成分サンプラ（すなわち、５６１、５６３、または５６５）と適応サンプラ５４３との間のメークビフォアブレーク遷移を可能にして、成分サンプラをサービス外にする前にサンプル値の代替ソースを確立するように、独立制御されることが可能である。偶数位相のデータサンプラ７０１３、エッジサンプラ７０１４、および適応サンプラ７０３２は、図２７で奇数のサンプラについて示したしきい値マルチプレクサおよび出力経路マルチプレクサと同様に結合されたしきい値マルチプレクサおよび出力経路マルチプレクサを含むことが可能である。
【０１２２】
さらに図２７を参照すると、奇数位相の適応サンプラ７０３１は、位相選択可能なクロック信号ＣＬＫ＿ＡＯを受け取り、それによって、奇数位相のデータクロック信号ＣＬＫ＿ＤＯ、または奇数位相のエッジクロック信号ＣＬＫ＿ＥＯのいずれかと同相であるサンプル値を生成することが可能である。偶数位相の適応サンプラは、同様に、位相選択可能なクロック信号ＣＬＫ＿ＡＥを受け取り、それによって、偶数位相のデータクロック信号ＣＬＫ＿ＥＯ、または偶数位相のエッジクロック信号ＣＬＫ＿ＥＥのいずれかと同相であるサンプル値を生成することが可能である。
【０１２３】
図１９を参照して説明したように、４−ＰＡＭサンプラ７０１のそれぞれの中のＬＳＢサンプラ５６１および５６５に供給されるＴ＋およびＴ−しきい値は、＋１および＋１／３信号レベルを決定して平均することにより生成可能である。たとえば、図２２を参照すると、一実施形態では、適応サンプラ５４３（または図２６の実施形態では、適応サンプラ７０３１または７０３２のいずれか）を用いて、＋１および＋１／３信号レベルが次々に決定される。すなわち、しきい値ＴＡは、＋１信号レベルを満たすために適応的に更新される。これは、たとえば、対応するデータサンプルが「１０」（すなわち、ＭＳＢ＝１、ＬＳＢ＝０）の場合に適応サンプラ５４３で生成される誤差符号値５３８（またはそれがフィルタリングされたもの）に従ってＴＡしきい値を更新することによって行われる。より具体的には、誤差符号値が正であることによって、対応する入力信号がＴＡしきい値を超えていることが示されると、ＴＡしきい値ＣＴＡの制御値がインクリメントされる。誤差符号値が負の場合は、制御値がデクリメントされる。図２２を参照すると、制御値ＣＴＡを有限状態機械６０７に供給して、収束状態の検知を可能にすることができる。ＴＡしきい値が＋１信号レベルに収束すれば、（たとえば、有限状態機械６０７または他のレジスタにおいて）対応するしきい値制御値（ＣＴＡ）が記録可能になり、その後、しきい値制御値は、＋１／３しきい値を満たすように調節される。すなわち、しきい値ＴＡは、＋１／３信号レベルを満たすために適応的に更新される。これは、たとえば、対応するデータサンプルが「１１」の場合に適応サンプラで生成される誤差符号値（またはそれがフィルタリングされたもの）に従ってＣＴＡを更新することによって行われる。＋１および＋１／３信号レベルの両方に対応するしきい値制御値を決定した後、しきい値制御値を平均回路（たとえば、＋１および＋１／３  ＣＴＡ値の和を生成する加算回路と、２による除算を実効的に行う右シフト回路）で平均して、Ｔ＋しきい値を生成することが可能である。Ｔ−しきい値は、Ｔ＋しきい値のしきい値制御値を補完することによって生成可能である。または、−１および−１／３信号レベルに対応するしきい値制御値を決定して平均することによって、単独で生成可能である。＋１および＋１／３信号レベルに対応するしきい値制御値を平均すること（およびオプションで、−１および−１／３信号レベルに対応するしきい値制御値を平均すること）に用いられる平均回路を、図２２の適応モジュール６００の中に、乗算回路６１７の代わりに設けることが可能であること、およびしきい値カウンタ６１３からのＣＴＡ値の１つ（最後に生成されたもの）および有限状態機械６０７または保持レジスタからの別のＣＴＡ値（最初に生成されたもの）を受け取るように結合することが可能であることに注意されたい。代替実施形態では、＋１および＋１／３信号レベルに対応するしきい値制御値を逆の順序で決定する（すなわち、＋１／３信号レベルに対応するＣＴＡを最初に決定し、その後に、＋１信号レベルに対応するＣＴＡを決定する）ことが可能である。また、別のサンプラ（たとえば、追加の適応サンプラ）を用いて、＋１お���び＋１／３信号レベルに対応するしきい値制御値の適応決定を同時に行うことを可能にすることができる。さらに別の実施形態では、正および負のＬＳＢサンプラ５６１および５６５の出力の排他的ＯＲによって生成されたＬＳＢを用いて、＋１および＋１／３（および／または−１および−１／３）信号レベルに対応するしきい値制御値を決定することが可能である。そのような実施形態では、送信側装置（または、代替として、ループバック構成の形で結合された、受信側装置内の送信機）を、最初の間隔の間に、−１および＋１信号レベルの間で交番する信号（すなわち、大きく振れる２−ＰＡＭ信号）を送信するように設定することが可能であり、ＭＳＢサンプラを用いて、着信信号が＋１信号か−１信号かを決定することが可能である。着信信号が＋１（すなわち、ＭＳＢ＝１）の場合は、対応するＬＳＢの状態に応じてＴ＋しきい値を更新することが可能である。（たとえば、ＬＳＢが「０」であればインクリメントされ、ＬＳＢが「１」であればデクリメントされる）。この動作により、＋１信号レベルを満たすように（したがって、決定するように）Ｔ＋しきい値を適応的に更新することが可能である。同様に、ＭＳＢが「０」であれば、ＬＳＢに基づいて、Ｔ−しきい値を更新して（たとえば、ＬＳＢが「０」であればデクリメントし、ＬＳＢが「１」であればインクリメントして）、−１信号レベルの決定を可能にすることができる。＋１および／または−１信号レベルが適応的に決定された後、送信側装置（または、受信側装置においてループバック構成された送信機）を、＋１／３および−１／３信号レベルの間で交番する信号（すなわち、小さく振れる２−ＰＡＭ信号）を送信するように設定することが可能であり、ＭＳＢサンプラ５６３とＬＳＢサンプラ５６１および５６５とを用いて、＋１／３および／または−１／３信号レベルを決定すること（たとえば、ＭＳＢサンプラを用いて、着信信号が＋１／３信号か−１／３信号かを決定すること、およびＬＳＢサンプル値を用いて、＋１／３および−１／３信号レベルを満たすようにＴ＋および／またはＴ−しきい値を適応的に更新すること）が可能である。＋１および＋１／３信号レベルの両方が決定された後、対応する制御値を平均して、対応する＋２／３しきい値を決定し、それに従って設定されるＴ＋しきい値制御値を決定することが可能である。このＴ＋しきい値を補完することによって、または、−１および−１／３信号レベルが決定されている場合は−１および−１／３信号レベルに対応するしきい値制御値を平均することによって、Ｔ−しきい値を生成することが可能である。
【０１２４】
別の代替実施形態では、ＬＳＢエッジサンプラ（またはＭＳＢエッジサンプラ）を用いて、＋１および＋１／３信号レベル（および／または、−１および−１／３信号レベル）を決定し、それを平均してＴ＋しきい値を決定することが可能である。たとえば、図２８を参照すると、送信側装置（または、代替として、受信側装置においてループバック構成された送信機）を、少なくとも２つの連続するサンプルＤａｔａｎおよびＤａｔａｎ＋１の間は＋１信号レベルのままである、大きく振れる２−ＰＡＭ信号を送信するように設定することが可能である。このモードでは、連続する２つのデータサンプルが論理「１」のＭＳＢ値を含む場合、介在するエッジサンプル（すなわち、ＤａｔａｎサンプルとＤａｔａｎ＋１サンプルとの間で取り込まれたエッジサンプル７１０）は、＋１信号レベルにある。したがって、正のＬＳＢエッジサンプラに適用されたＴ＋しきい値を、＋１信号レベルを満たすように適応的に更新して、対応するしきい値制御値の決定を可能にすることができる。その後、正のＬＳＢエッジサンプラを、対応するしきい値制御値の決定に用いることが可能になるように、送信側装置（または、受信側装置においてループバック構成された送信機）を、少なくとも２つの連続するサンプルの間は＋１／３信号レベルのままである、小さく振れる２−ＰＡＭ信号を送信するように設定することが可能である。エッジサンプルのＬＳＢ（すなわち、正および負のＬＳＢエッジサンプラの出力の排他的ＯＲによって生成されたＬＳＢ）をエッジサンプルのＭＳＢと組み合わせて用いると、正のＬＳＢエッジサンプラの出力を決定または推論することが可能であることに注意されたい。したがって、所与のエッジサンプルのＬＳＢおよびＭＳＢを、正のＬＳＢエッジサンプラの生出力の代わりに用いて、しきい値制御値を決定することが可能である。いずれの場合も、＋１および＋１／３信号レベルのしきい値制御値を決定した後に、それらのしきい値制御値を平均して、Ｔ＋しきい値のしきい値制御値を生成することが可能である。Ｔ−しきい値制御値の制御値は、Ｔ＋しきい値制御値を補完することによって、または−１および−１／３信号レベルについて決定されたしきい値制御値を平均することによって生成可能である。
【０１２５】
前述したように、＋１信号レベルと＋１／３信号レベルとの間の遷移（すなわち、エッジサンプル）に基づいて、Ｔ＋およびＴ−しきい値を適応的に決定することも可能である。たとえば、図２９を参照すると、Ｔ＋しきい値のしきい値制御値を、「１０」データサンプルと「１１」データサンプルとの間で生成されたエッジサンプル（たとえば、ＭＳＢｎ＝ＭＳＢｎ＋１＝１およびＬＳＢｎ  ｘｏｒ  ＬＳＢｎ＋１＝１であるデータサンプルによって範囲が定められたエッジサンプル７１１）のＬＳＢに基づいて更新することが可能であり、しきい値制御値は、エッジサンプルのＬＳＢが「０」の場合にはインクリメントされ、エッジサンプルのＬＳＢが「１」の場合にはデクリメントされることによって、遷移の中間点での信号レベルを満たすようにＴ＋しきい値を適応的に駆動する。Ｔ−しきい値は、Ｔ＋しきい値のしきい値制御値を補完することによって間接的に決定されるか、たとえばＭＳＢｎ＝ＭＳＢｎ＋１＝０およびＬＳＢｎ  ｘｏｒ  ＬＳＢｎ＋１＝１によって示される、−１信号レベルと−１／３信号レベルとの間の遷移に基づいてＴ−しきい値のしきい値制御値を適応的に更新することによって（たとえば、ＬＳＢエッジサンプルが「１」の場合は、Ｔ−しきい値の生成に用いられるしきい値制御値をインクリメントし、ＬＳＢエッジサンプルが「０」の場合は、しきい値制御値をデクリメントすることによって）直接決定されることが可能である。
【０１２６】
図２６のマルチサンプル受信機７００の一実施形態では、４−ＰＡＭサンプラ７０１１〜７０１４内のＭＳＢおよびＬＳＢサンプラ５６３、５６１、および５６５は、（たとえば、図１０を参照して説明したように）同じＴ＋およびＴ−しきい値（または、適応モジュール７０５内で生成された、対応するデジタル制御値）を受け取るように結合された差動信号サンプラである。そのような実施形態では、前述のしきい値決定手法（たとえば、＋１／３信号レベルに対応するしきい値制御値を決定して２倍にする手法、＋１および＋１／３信号レベルに対応するしきい値制御値を平均する手法、＋１および＋１／３信号レベルの間の遷移の中間点でのしきい値制御値を決定する手法、その他）を用いて、４−ＰＡＭサンプラ７０１１〜７０１４内の正および負のＬＳＢサンプラのすべてに供給されるしきい値の粗決定を行うことが可能であり、オフセット相殺動作を行って、サンプラごとに微調整されたＴ＋およびＴ−しきい値を提供することが可能である。この手法は、１つのフルスケールＤＡＣを各種ＬＳＢサンプラ（すなわち、Ｔ＋およびＴ−しきい値生成用ＬＳＢサンプラ）間で共用すること、および、より小さいオフセットを相殺するＤＡＣ（すなわち、各サンプラに適用するしきい値を、フルスケールＤＡＣレンジより小さい、限られた量だけオフセットすることが可能なＤＡＣ）を微調整に用いて、微調整されたしきい値を各サンプラに供給するために必要なハードウェアの全体量を減らすことを有利に可能にする。代替実施形態では、独立したフルスケールＤＡＣを複数設けて、マルチサンプル受信機７００のマルチレベルサンプラ７０１１〜７０１４内の成分サンプラのそれぞれに対するしきい値を生成させることが可能である。
【０１２７】
図２６を参照して前述したように、図２２を参照して説明した方法で、４−ＰＡＭサンプラ７０１１〜７０１４内の個々のＬＳＢおよびＭＳＢサンプラのそれぞれに対してオフセット相殺値を生成して、校正対象サンプラへの入力をヌルにし、ゼロしきい値周辺への収束が達成されるまでオフセット相殺値を調節することが可能である。しかしながら、図３０に示すように、ヌルにおけるオフセット（すなわち、入力信号＝０の場合の差動電位）を相殺することは、サンプラの非線形性に起因する重大な残差校正誤差をＴ＋およびＴ−しきい値レベルにもたらす可能性がある。すなわち、ゼロしきい値での安定状態オフセットを相殺するオフセット相殺値は、Ｔ＋またはＴ−しきい値での安定状態オフセットを相殺することができない。したがって、代替実施形態では、正および負のＬＳＢサンプラ５６１、５６５のオフセット相殺を、ヌルにおいてではなく、Ｔ＋およびＴ−しきい値のそれぞれにおいてオフセットをゼロ（またはほぼゼロ）にする手法を用いて達成する。図３１に示すように、そのような「しきい値における」オフセット相殺により、オフセット誤差が大幅に低減された（たとえば、ゼロまたはほぼゼロまで低減された）Ｔ＋およびＴ−しきい値の生成が可能になる。
【０１２８】
図３２は、一実施形態による、しきい値でのオフセット相殺動作を示している。最初に、ブロック７１５で、送信側装置（または、ループバック構成の形で結合された、受信側装置内の送信機）を、大きく振れる（たとえば、図２１に示した「００」および「１０」信号レベルの間を遷移する）２−ＰＡＭ信号を送信するように設定する。７１６で、Ｔ＋しきい値を、（たとえば、前述したＴ＋しきい値生成の間に）決定された＋１信号レベルに設定する。ブロック７１７で、「１０」データサンプル（すなわち、＋１信号レベルに対応するデータサンプル）が受け取られたことを、対応するＭＳＢが示している場合に、ターゲットＬＳＢデータサンプラのオフセット相殺値を、ＬＳＢの状態に基づいて更新する。より具体的には、ＭＳＢ＝１の場合は、ＬＳＢが、信号レベルがＴ＋しきい値より大きいか（ＬＳＢ＝０）、Ｔ＋しきい値より小さいか（ＬＳＢ＝１）を示す。Ｔ＋しきい値より大きい場合は、ＬＳＢサンプラのオフセット相殺値がインクリメントされ、Ｔ＋しきい値より小さい場合は、Ｔ＋しきい値のオフセット相殺値がデクリメントされる。ブロック７１８で収束状態（たとえば、オフセット相殺値のディザリング）が検知された場合は、ブロック７１９で、オフセット相殺値を一時保持レジスタに記録する。その後、ブロック７２０で、送信機を、小さく振れる（すなわち、＋１／３および−１／３信号レベルの間を遷移する）２−ＰＡＭ信号を送信するように設定し、ブロック７２１で、Ｔ＋しきい値を＋１／３信号レベルに設定する。ブロック７２２で、「１１」データサンプル（すなわち、＋１／３信号レベル）が受け取られたことをＭＳＢが示している場合に、ターゲットＬＳＢサンプラのオフセット相殺値を、ＬＳＢの状態に基づいて更新する。ブロック７２３で収束状態が検知された場合は、ターゲットＬＳＢサンプラのオフセット相殺値が、＋１および＋１／３信号レベルにおいて決定されている。したがって、ブロック７２４で、＋１信号レベルについて決定されたオフセット相殺値（すなわち、ブロック７１９において保持レジスタに記録されたオフセット相殺値）と、＋１／３信号レベルについて決定されたオフセット相殺値とを平均し、その平均値を、ターゲットＬＳＢサンプラのＴ＋オフセット相殺値として適用する。その後、図３２の、しきい値におけるオフセットの相殺動作を、次のターゲットＬＳＢサンプラについて繰り返す。
【０１２９】
一実施形態では、図３２の、しきい値におけるオフセットの相殺動作を適用して、図２６のマルチサンプル受信機７００内の正のＬＳＢデータサンプラ５６１のそれぞれのオフセット相殺値を決定し、同様の動作セットを適用して、負のＬＳＢデータサンプラ５６５のそれぞれのオフセット相殺値を決定する（＋１および＋１／３信号レベルの代わりに−１および−１／３信号レベルについてオフセット相殺値を決定および平均すること以外は同様である）。
【０１３０】
正および負のＬＳＢエッジサンプラのオフセット相殺値を決定するために、図３２に示した動作を若干変更することが可能である。より具体的には、（たとえば、＋１信号レベルにおけるエッジサンプル７１０の取り込みを示した図２８に示すように）正および負のＬＳＢおよびＬＳＢエッジサンプラが±１および±１／３信号レベルにおいてサンプルを取り込むように、ブロック７１５および７２０で、送信機を、少なくとも２つの連続するデータサンプリング間隔の間は同じ状態のままである２−ＰＡＭ信号を送信するように設定する。この動作により、＋１、＋１／３および−１、−１／３信号レベルに対応するオフセット相殺値を決定および平均して、正および負のＬＳＢエッジサンプラの、しきい値におけるオフセットの相殺値を生成することが可能である。
【０１３１】
代替実施形態では、正のＬＳＢエッジサンプラのそれぞれにおいて、しきい値におけるオフセットの相殺を実施するために、＋１信号レベルから＋１／３信号レベルへの遷移（すなわち、図２９に示したような、ＭＳＢｎ＝ＭＳＢｎ＋１＝１およびＬＳＢｎ  ｘｏｒ  ＬＳＢｎ＋１＝１）を検出し、エッジサンプルのＬＳＢの状態（すなわち、正および負のＬＳＢサンプラの出力の排他的ＯＲの結果）に応じて、対応するオフセット相殺値を調節する。すなわち、ＣＤＲがエッジサンプリング時点を遷移の中間点にロックしたと仮定すると、エッジサンプルにおいて値がゼロのＬＳＢは、遷移の中間点における信号レベルがターゲットＬＳＢエッジサンプラのＴ＋しきい値を上回っている（すなわち、オフセット誤差が存在する）ことを示しており、このオフセットを補償するためにサンプラのオフセット相殺値がインクリメントされる。逆に、エッジサンプルにおいて値が１のＬＳＢは、遷移の中間点における信号レベルがターゲットＬＳＢエッジサンプラのＴ＋しきい値を下回っていることを示しており、ＬＳＢエッジサンプラのオフセット相殺値がデクリメントされる。オフセット相殺値において収束状態が検知された場合（たとえば、オフセット相殺値がディザリングしている場合）は、ターゲットＬＳＢエッジサンプラに対して別のオフセット校正動作が開始されるまで、オフセット相殺値のさらなる更新が停止される。正のＬＳＢエッジサンプラの校正は、このようにして次々に実行したり、同時オフセット校正動作の形で実行したりできる。さらに、負のＬＳＢエッジサンプラについて、同様の遷移ベースのオフセット相殺動作を行うことが可能である。これは、−１信号レベルと−１／３信号レベルとの間の遷移（すなわち、ＭＳＢｎ＝ＭＳＢｎ＋１＝０およびＬＳＢｎ  ｘｏｒ  ＬＳＢｎ＋１＝１）を検出し、エッジサンプルのＬＳＢの状態に応じてターゲットＬＳＢエッジサンプラのオフセット相殺値を調節することによって可能である。
【０１３２】
デュアルモードマルチＰＡＭ受信機
一実施形態では、図１９に示した４−ＰＡＭサンプラは、運用時の必要性および／またはシグナリングシステムの特性に応じて、２−ＰＡＭモード（すなわち、バイナリシグナリング）または４−ＰＡＭモードで選択的に動作可能である。たとえば、２−ＰＡＭモードは、所与のシステムにおけるシグナリングマージンが４−ＰＡＭ信号の解決には不十分であることが判明したときに選択可能である。また、シグナリング特性の要求に応じて、または４−ＰＡＭサンプラの成分サンプラのうちの１つまたは複数を（たとえば、校正のために）サービスから外すために、または成分サンプラのうちの１つまたは複数に別の機能を割り当てるために、シグナリングシステムを４−ＰＡＭモードと２−ＰＡＭモードとの間で動的に切り替えることも可能である。
【０１３３】
図３３は、マルチサンプルマルチレベル受信機７４０の実施形態を示しており、マルチレベルサンプラ５４１が２−ＰＡＭモードで動作する場合は、マルチレベルサンプラ５４１の正および負のＬＳＢサンプラ５６１および５６５を適応サンプラとして用いる。図１９の実施形態の場合と同様に、着信信号ｘ’ｎは、マルチレベルサンプラ５４１の３つの成分サンプラのすべてに供給される。正のＬＳＢサンプラ５６１は、着信信号とＴ＋しきい値とを比較し、着信２−ＰＡＭ信号がＴ＋しきい値より大きいかどうかを示す、対応する誤差符号値ｓｇｎ（ｅＨ）を生成する。同様に、負のＬＳＢサンプラ５６５は、着信信号とＴ−しきい値とを比較し、着信信号がＴ−しきい値より大きいかどうかを示す、対応する誤差符号値ｓｇｎ（ｅＬ）を生成する。ライブイネーブル信号７４２が論理「１」状態の場合は、受信機７４０内でライブ適応モードが選択される。ライブ適応モードでは、あらかじめ決められたデータシーケンスではなくライブデータシーケンスから生成された誤差信号を用いて、プリエンファシスタップ重みおよび受信機しきい値レベルが繰り返し更新される）。より具体的には、ライブ適応モードが選択された場合に、マルチプレクサ７４３が、ＭＳＢサンプラ５６３によって生成されたＭＳＢサンプル（すなわち、着信２−ＰＡＭ信号の符号）をマルチプレクサ７４１の制御入力に出力するように、ライブイネーブル信号７４２がマルチプレクサ７４３の制御入力に供給される。マルチプレクサ７４１は、これに応答して、誤差サンプル７４４を適応モジュール７４５に供給する正または負のＬＳＢサンプラ（すなわち、５６１または５６５）を選択する。したがって、着信２−ＰＡＭ信号が正の場合は、正のＬＳＢサンプラ５６１で生成された誤差符号値が、タップ重み更新動作（およびＴ＋しきい値更新）に用いるために選択され、着信２−ＰＡＭ信号が負の場合は、負のＬＳＢサンプラ５６５で生成された誤差符号値が、タップ重み更新動作（およびＴ−しきい値更新）に用いるために選択される。したがって、各受信間隔において、ＭＳＢサンプラ５６３で生成された２−ＰＡＭサンプル値の符号を用いて、しかるべき誤差ソースが選択され、それによって、Ｔ＋およびＴ−しきい値を、２−ＰＡＭ信号の対応するハイレベルおよびローレベルに適応させることが可能になり、タップ重み更新に用いる誤差情報をより迅速に収集することが可能になる。
【０１３４】
ライブイネーブル信号７４２がデアサートされた場合は、バッチ更新モードが選択され、元の送信データ値ｘｎの符号により、誤差サンプル７４４を適応モジュールに供給する正のＬＳＢサンプラ５６１または負のＬＳＢサンプラ５６５のいずれかが選択される。前述のように、バッチモードでは、送信データ値の符号を受信側ＩＣ装置で知ることが可能である。これはたとえば、バッチ更新操作の前にデータ送信シーケンスを送信すること、または送信側装置と受信側装置の両方に送信データパターンを記憶させることによって可能である。いずれの場合も、正および負のＬＳＢサンプラ５６１および５６５で生成された誤差符号値を、ライブ適応モードの場合と同様に適用して、Ｔ＋およびＴ−しきい値を上位および下位のバイナリ信号レベルに適応させ、プリエンファシスタップ重みを更新することが可能である。
【０１３５】
代替通知機能
前述のシグナリングシステムの実施形態では、マルチサンプル受信機内の適応サンプラで生成される誤差サンプルを、繰り返されるｓｉｇｎ−ｓｉｇｎ  ＬＭＳ更新動作における送信プリエンファシスタップ重みの更新に適用する。適応サンプラは、期待データレベルに関して誤差を生成するので、実際の着信信号が期待データレベルに対応するように、データの論理フィルタリングが行われる。たとえば、適応サンプラが論理「１」データの送信に対応するターゲットデータレベルしきい値を受け取るバイナリシグナリング実施形態では、対応するデータサンプルが論理「１」の場合には、適応サンプラで生成される誤差サンプルが、タップ重み更新に適用される。同様に、マルチＰＡＭシグナリング実施形態では、対応するデータサンプルが適応サンプラしきい値レベル（たとえば、図１９の実施形態における１／３正規化信号レベル）に対応する場合には、誤差サンプルがタップ重み更新動作に適用される。実質的には、着信データサンプルの論理フィルタリングは、ｓｉｇｎ−ｓｉｇｎ  ＬＭＳ動作の一部として表すことが可能な通知機能を構成する。たとえば、図３および１９を参照して説明した２−ＰＡＭ（すなわち、バイナリ）および４−ＰＡＭシグナリングシステムのための通知機能は、以下のように表すことができる。
ＩＬＭＳ＝（ｘ’ｎ≧０）  （２−ＰＡＭ；論理「１」信号レベルに適応されたＤＬＥＶ）
ＩＬＭＳ＝（Ｔ＋＞ｘ’ｎ≧０）  （４−ＰＡＭ；論理「１１」信号レベルに適応されたＴＡ）
これらの通知機能を、次のように、前述の更新式（３）と組み合わせることができる。
ＷＮ＋１＝ＷＮ＋ＩＬＭＳ・（ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’））  （９）
代替実施形態では、他の通知機能を用いることが可能であり、この通知機能を完全に省略することも可能である。これはたとえば、期待着信データレベルのすべて（または一部）において設定されたしきい値を有する１つまたは複数の追加適応サンプラを設けることによって可能である。
【０１３６】
別の代替実施形態では、誤差の大きさおよび方向に応じて、タップ重み更新動作に適用される誤差（すなわち、更新でトリガされる誤差）のフィルタリングにトラップ通知機能を用いることが可能である。図３４に示した、正規化された２−ＰＡＭデータアイ７５１を参照すると、更新でトリガされる誤差は、対応するサンプル値が正（すなわち、ｓｇｎ（ｘ’ｎ）＝１）でありながら、正規化された＋１信号レベルをしきい値の量より多く下回る誤差に限られる。すなわち、着信信号レベルは、ゼロしきい値およびトラップしきい値ＴＴＲＰで範囲が定まるトラップゾーン内に収まり、したがって、比較的閉じたデータアイに対応する。図３５に示す一実施形態では、トラップしきい値ＴＴＲＰは、トラップゾーン内に収まる誤差のレートに応じて適応モジュール７５３で適応的に生成され、図３５に示すように、適応サンプラ２１３に供給される。全体として、トラップ通知機能は次式で表すことができる。
（ｓｇｎ（ｘ’ｎ）＝１）＆＆（ｓｇｎ（ｅｎ）＝０）  （１０）
ただし、「＆＆」は論理ＡＮＤ演算を表す。誤差符号値ｓｇｎ（ｅｎ）は、トラップしきい値より小さい着信信号の符号として表すことが可能なので、式（１０）は次のようになる。
（ｓｇｎ（ｘ’ｎ）＝１）＆＆（ｓｇｎ（ｘ’ｎ−ＴＴＲＰ）＝０）  （１１）これは次式に対応する。
ＴＴＲＰ＞ｘ’ｎ≧０  （１２）
【０１３７】
一実施形態では、適応モジュール７５３は、更新によってトリガされる誤差の単位時間あたりのターゲットカウント（本明細書ではターゲット誤差カウントと称する）を得るためにトラップしきい値を適応的に調節する。ターゲット誤差カウントは、実行時の構成中または製造時のプログラミング操作（たとえば、ヒューズブロー操作、または不揮発性メモリへの記憶）中に受信側ＩＣ装置（または送信側ＩＣ装置）内でプログラムされるか、受信側ＩＣ装置（または送信側ＩＣ装置）内でハードワイヤリングされる、あらかじめ決められた値であることが可能である。一実施形態では、適応モジュール７５３がトラップしきい値を高めに駆動し（それによってトラップゾーンに収まる着信信号の数を増やして）、トラップしきい値が安定レベルに素早く収束するように、最初はターゲット誤差カウントを比較的大きな数に設定する。トラップしきい値が収束した後、正規化された＋１信号レベルからの実質的なオフセットがより大きい、誤差としてカウントされる誤差が少なくなるように、ターゲット誤差カウントを（たとえば、一度に、または繰り返して）小さくする。誤差サンプル（すなわち、ｓｇｎ（ｘ’ｎ−ＴＴＲＰ））は、タップ重み更新動作において、データサンプラ２１１で生成されるデータ符号値とともに、適応サンプラ７５３内で適用される。
【０１３８】
図３１および３２は、デュアルモード２−ＰＡＭ／４−ＰＡＭシグナリングシステムにおけるトラップゾーンの実装を示している。前述のように、２−ＰＡＭモードでの動作の場合、マルチレベルサンプラ５４１の正および負のＬＳＢサンプラ５６１および５６５は、アイドル状態であるか、他の用途で用いられることが可能である。図３６の実施形態では、Ｔ＋しきい値を、正規化された＋１信号レベルからのオフセットであるトラップレベルＴＴＲＰ＋に調節して、０と調節済みＴ＋しきい値レベルとの間にトラップゾーンを設定する。図２１を参照すると、０とＴＴＲＰ＋しきい値との間に収まる信号は、論理「１１」のサンプル状態を有することがわかるので、トラップ通知機能は次のように表すことができる。
（ＭＳＢ＝１）＆＆（ＬＳＢ＝１）  （１３）
【０１３９】
図３７に示す一実施形態では、ＴＴＲＰ＋しきい値は、トラップゾーンに収まる誤差のレートに応じて、適応モジュール７５５によって繰り返し調節され、正のＬＳＢサンプラ５６１に供給される。Ｔ＋しきい値の符号を補完することによってＴ−しきい値が生成される実施形態では、Ｔ−しきい値はＴＴＲＰ−になり、ＴＴＲＰ＋が正規化された＋１信号レベルからのオフセットであるのと同様に、ＴＴＲＰ−は、正規化された−１信号レベルからのしきい値オフセットになる。したがって、マルチレベルサンプラ５４１が２−ＰＡＭモードで動作する場合は、２−ＰＡＭモードで使用されない正および負のＬＳＢサンプラ５６１および５６３を用いて、トラップゾーンに収まる信号を検出することが可能であり、これによって、あらかじめ決められたしきい値または適応的に生成されたしきい値より大きい誤差に基づいて送信プリエンファシスタップ重みを更新することが可能になる。
【０１４０】
適応送信プリエンファシスおよび選択可能タップＤＦＥを有するシステム
図３のマルチタップ送信機２０１は、分散型ＩＳＩのような比較的低レイテンシの歪みの低減には効果的であるが、信号の反射（反射型ＩＳＩとも称する）のような、他のタイプのシステマチックな歪みが、信号送信間隔の数十倍あるいは数百倍のオーダーのレイテンシで発生する可能性がある。したがって、そのように発生する歪みの軽減に必要なタップ値を記憶させるために、シフトレジスタ２０３をかなり深くすることが必要であろう。さらに、反射や他の高レイテンシ歪みが受信機２０９に到達する正確な時刻はシステム構成に依存するため、シンボル時間あたり１タップの等化器は、それがシグナリングシステム２００の送信側または受信側のいずれに実装されていても、信号送信時刻と最大レイテンシとの間の任意の時点で発生する反射を補償できるようにするには、比較的多数の等化タップが必要であろう。都合の悪いことに、等化器タップを追加するたびに、送信回路または受信回路の寄生容量が増え、その結果、システムの周波数応答が劣化し、さらには回路入出力におけるインピーダンスの不連続（したがって、反射信号の大きさ）が増える可能性がある。このように容量が追加されることによって、既存の寄生ローパスフィルタの帯域幅がさらに狭くなり、それによって分散型ＩＳＩが増える可能性がある。
【０１４１】
図３８は、シグナリングシステム７６０の実施形態を示している。シグナリングシステム７６０は、図３を参照して説明したマルチタイプ送信機２０１および信号経路２０２に加えて、限られた数の等化器タップで比較的長いレイテンシの歪みの補償を可能にする、選択可能タップ等化受信機７６１を含む。等化受信機７６１は、データサンプラ２１１と、誤差サンプラ２１３（本明細書では適応サンプラとも称する）と、適応モジュール７６３とを含む。これらは、ほぼ、図３を参照して説明したように動作して、データサンプルおよび誤差サンプルのシーケンスを生成し、マルチタップ送信機２０１の出力ドライバに適用される送信プリエンファシスタップ重み（ＴＰＷ）のセット２２６を繰り返し更新する（すなわち、適応させる）。
【０１４２】
等化受信機７６１はさらに、データサンプラの選択された先行判定およびタップ重み値セットに基づいて等化信号７６７を生成する選択可能タップ判定帰還型等化器７６４（ＤＦＥ）を含む。図３８の実施形態では、着信信号ｘ’ｎに存在する反射および他のシステマチックな歪みを相殺するために、データサンプラ２１１および誤差サンプラ２１３の入力（すなわち、信号経路２０２の受信機側）に等化信号７６７が加えられる。後述の代替実施形態では、信号歪みを軽減するために別の方法で等化信号７６７を加えることが可能である。この方法には、データサンプラ２１１および誤差サンプラ２１３内で判定しきい値（すなわち、データサンプルおよび誤差サンプルの状態の解決に用いられるしきい値）を変調することと、着信信号ｘ’ｎの前置増幅されたインスタンスをレベルシフトすることとが含まれ、これらに限定されない。
【０１４３】
図３８の実施形態では、判定帰還型等化器７６４は、シフトレジスタ７６８と、タップセレクタ７６９と、等化ドライババンク７６５とを含む。データサンプラ２１１で生成されたデータサンプル２１６は、信号経路２０２上での信号レベルの履歴状態を反映するＮ個のデータサンプルの記憶を与えるために、シフトレジスタ７６８にシフトインされる。シフトレジスタ７６８内の個々の記憶素子のそれぞれを、本明細書では、記憶素子内に記憶されたサンプルが受け取られてから発生した受信間隔の数を反映するサンプルレイテンシを有するものとしている。したがって、シフトレジスタ７６８のＮ個の記憶素子は、Ｋ〜Ｋ＋（Ｎ−１）の範囲のサンプルレイテンシを有する。Ｋは、最後に記憶されたデータサンプルのサンプルレイテンシであり、Ｋ＋（Ｎ−１）は、最も古くに記憶されたデータサンプルのサンプルレイテンシである。データサンプラが着信信号ｘ’ｎをサンプリングして、対応するすべてのデータサンプルを１つの受信間隔の間に生成する実施形態では、Ｎ個の記憶素子が、１〜Ｎシンボル時間の範囲のレイテンシを有する（すなわち、Ｋ＝１）。後述のいくつかの実施形態では、説明を容易にするために、そのような構成を前提としている。そのような実施形態のすべてにおいて、Ｋは、ほぼ任意の値であってよい。
【０１４４】
タップセレクタ７６９は、タップ制御回路７７１と選択回路７７０とを含む。これらの回路は、連係して、シフトレジスタ内のＮ個の記憶素子のうちのＭ個のサブセットを選択してデータサンプルを等化ドライババンクに供給する。この選択された記憶素子を、本明細書では、タップデータソースと称し、これに記憶されている値をタップデータ値と称する。等化ドライババンク７６５は、タップセレクタによって渡されるタップデータ値と、対応するタップ重みセット（本明細書では受信等化タップ重み（ＲＥＷ（１）−ＲＥＷ（Ｍ））と称する）とに基づいて等化信号７６７を生成する。反射および他の歪みの伝搬レイテンシに対応するサンプルレイテンシを有するシフトレジスタ記憶素子を識別し、識別されたシフトレジスタ記憶素子だけをタップデータソースとして選択することによって、比較的少数のタップデータソースを選択して、受信側等化タップ（すなわち、等化信号７６７への寄与分）を形成することが可能である。すなわち、シフトレジスタ７６８の内容によって比較的広い範囲のサンプルレイテンシが表されている場合でも、現在の受信間隔において受信機入力に到達した反射をもたらした信号送信に対応するデータサンプルを含むシフトレジスタ素子だけを選択すれば、ソースタップデータ値を選択することが可能である。選択可能なタップデータソースの全体数に対して比較的少数のタップデータソースを選択することにより、比較的少数の等化器タップだけを用いて高レイテンシ歪みを低減することが可能であり、したがって、等化受信機７６１の寄生容量を必要以上に増やすことがなくなる。
【０１４５】
図３８の実施形態では、等化ドライババンク７６５は、タップセレクタ７６９によって選択されたタップデータ値および対応する受信等化タップ重みに基づいて等化信号７６７を生成する、Ｍ個の等化ドライバ７６６１〜７６６Ｍのセットを含む。より具体的には、各等化ドライバは、タップデータ値ＴＤ１〜ＴＤＭのうちの１つと、受信等化タップ重みＲＥＷ（１）〜ＲＥＷ（Ｍ）のうちの対応する１つとを受け取り、受信等化タップ重みの大きさに応じた振幅と、受信等化タップ重みおよびタップデータ値の符号に応じた極性とを有する成分等化信号を生成する。一実施形態では、成分等化信号のワイヤ加算による等化信号生成を可能にするために、等化ドライバ７６６１〜７６６Ｍの出力同士が共通に結合されている。代替実施形態では、成分等化信号を加算するために、能動または受動加算回路を設けることが可能である。また、それぞれのタップデータ値および受信等化タップ重みに応じて成分等化信号を生成するために複数の等化ドライバのそれぞれを与える代わりに、タップデータ値および受信等化タップ重みのセットをデジタルドメインで組み合わせて、１つの等化ドライバ７６６に適用される制御値を生成することも可能である。
【０１４６】
図３８をさらに参照すると、等化信号７６７がどのように生成されたものであれ、着信信号を等化するために、等化信号７６７を様々な方法で適用することが可能である。たとえば、一実施形態では、等化ドライババンク７６５内の等化ドライバ７６６１〜７６６Ｍのそれぞれを、図３の出力ドライバ回路２０５、または図５の差動出力ドライバ２３０とほぼ同様に実装および相互接続する。すなわち、等化ドライババンク７６５は、着信信号ｘ’ｎの受信間隔と同時発生的に等化信号を信号経路２０２に出力して、信号に存在する反射や他の歪みが相殺されるように必要に応じて着信信号のレベルに影響を及ぼす。別の実施形態では、等化ドライバ７６６１〜７６６Ｍは、データサンプラおよび誤差サンプラ内でそれぞれの前置増幅器の出力ノードに結合されたレベルシフト回路であって、前置増幅信号のレベルを調節してから、論理「１」または論理「０」値として前置増幅信号レベルと、対応するサンプルの解決のための判定しきい値とを比較するように動作する。さらに別の実施形態では、等化ドライバ７６６１〜７６６Ｍは、着信信号または着信信号の前置増幅されたインスタンスではなく判定しきい値に影響を及ぼす。
【０１４７】
等化機能の分散：不感範囲の割り当て
一実施形態では、低レイテンシ歪みを低減する機能と、高レイテンシ歪みを低減する機能とを、等化送信機２０１と等化受信機７６１との間に分散させ、低レイテンシ歪み（たとえば、分散型ＩＳＩ）を低減するために送信プリエンファシスを送信機２０１内で適用し、高レイテンシ歪み（たとえば、反射型ＩＳＩ）を低減するために判定帰還型等化を受信機７６１内で適用する。送信機２０１と受信機７６１との間での低レイテンシ等化機能と高レイテンシ等化機能の分散は、部分的には、シフトレジスタ７６８内に不感範囲を定めることによって達成される。すなわち、シフトレジスタ７６８内で、所定数のシンボル時間Ｕよりサンプルレイテンシが低い記憶素子は、選択可能タップデータソースの範囲から除外され、これによって、最低レイテンシの選択可能タップデータソースのサンプルレイテンシがＵ＋１において効果的に達成される。一実施形態では、送信側等化と受信側等化との間の干渉を防ぐために、等化送信機内でポストタップドライバの数Ｖに応じてＵを設定する。すなわち、プライマリ出力信号の送信より最大Ｕシンボル時間先行するシンボル送信によってもたらされる歪みを低減するために等化送信機２０１内で送信プリエンファシスが適用され、プライマリ出力信号の送信よりＵシンボル時間を超えて先行するシンボル送信によってもたらされる歪みを低減するために等化受信機７６１内で判定帰還型等化が適用される。たとえば、Ｕ＝Ｖ＝４となるように等化ドライバ２０１内に４個のポストタップドライバが設けられている場合は、記憶されているデータ値のうちの選択可能範囲Ｎにおける最低レイテンシ値はＵ＋１＝５シンボル時間であり、等化受信機７６１は、４シンボル時間の不感範囲を有するとされる。図３８の実施形態では、シフトレジスタ７６８を、最初のＵ個の記憶素子で形成される不感範囲成分と、最後のＮ個の記憶素子で形成される選択可能範囲成分とを有するものと見なすことが可能であり、タップセレクタ７６９は、シフトレジスタ７６８の選択可能範囲成分に結合され、これによって、シフトレジスタ７６８のうちのＭ個のタップデータソースのサブセットの選択が可能である。代替実施形態では、データサンプラ２１１内でデータサンプルを生成し、そのデータサンプルをシフトレジスタ７６８にロードするために必要な時間に応じて、シフトレジスタ７６８の不感範囲成分が、Ｕ個未満の記憶素子を含む可能性があり、記憶素子を含まない可能性もある。また、等化送信機２０１の構成に応じて不感範囲のサイズをプログラムすることを可能にするために、タップセレクタ７６９を、シフトレジスタ７６８の不感範囲成分内の１つまたは複数の記憶素子に結合することが可能である。さらに、シフトレジスタ７６８内の記憶素子の選択可能範囲を、送信プリエンファシス範囲と重ね合わせて（すなわち、Ｕをゼロか、少なくともＶ未満にして）、送信側等化と受信側等化の両方が、重なり合うレイテンシ範囲に適用されるようにすることが可能である。
【０１４８】
図３９は、等化送信機２０１内で送信プリエンファシスを用い、等化受信機７６１内で選択可能タップ判定帰還型等化を用いることにより、図３８のシグナリングシステムにおける低レイテンシ歪みおよび高レイテンシ歪みが低減される様子を示している。波形７８０は、プライマリ出力信号の非等化送信中および送信後の信号経路２０２の状態を表しており、結果として発生しうる低レイテンシ歪みおよび高レイテンシ歪みを示している。プライマリ出力信号は、時刻Ｔで始まる送信間隔７８１（すなわち、シンボル時間）の間に送信され、対応するプライマリ値を用いて、送信間隔７８１に続くＶシンボル時間のウィンドウにわたって送信側等化信号（すなわち、プリエンファシス信号）が生成される。一実施形態では、送信側等化信号を用いて、分散型ＩＳＩ、（たとえば、隣接する信号経路で送信される値を有する送信プリエンファシス出力ドライバを共通することにより補償可能な）誘導結合および容量結合、および低レイテンシ反射（たとえば、反射されないプライマリ出力信号よりあまり遠くに伝搬せず、したがって、プライマリ出力信号からあまり間を置かずに受信機に到達する反射）などを含み、これらに限定されない任意の数のソースから発生しうる低レイテンシ歪みを低減する。プライマリ出力信号は、送信間隔７８１に対応する受信間隔（すなわち、データが有効なウィンドウ）の間に等化受信機７６１によってサンプリングされ、受信間隔は、送信機２０１と受信機７６１との間の信号伝搬時間に応じて、送信間隔に対してシフトされる。等化受信機７６１内の選択可能タップ判定帰還型等化器７６４は、Ｕシンボル時間の不感範囲とＮシンボル時間の選択可能範囲とを有するか、これらを用いて構成される。したがって、サンプリングされたプライマリ値（すなわち、プライマリ出力信号の受信間隔の間に生成されたデータサンプル）は、サンプリングされたプライマリ値のサンプルレイテンシがＵシンボル時間を超え、Ｕ＋Ｎシンボル時間以下である場合に、等化受信機７６１内で等化器タップを供給するように選択可能である。したがって、所与の受信間隔の間に、Ｕ＋１〜Ｕ＋Ｎの範囲のサンプルレイテンシを有する、既に生成されたデータサンプルが、図３８のタップセレクタ７６９によって選択され、高レイテンシ歪みの低減に用いられることが可能である。間隔７８３内の間隔７８２１、７８２２、および７８２３は、タップ制御回路内でのタップデータソース選択によって達成される等化ウィンドウを示している。たとえば、間隔７８２１は、不感範囲後に間もなく発生する歪みを等化するために行われる１つまたは複数のタップデータソース選択に対応し、間隔７８２３は、現在の受信間隔より数十シンボル時間あるいは数百シンボル時間先行して送信される信号による歪みの低減のために行われる１つまたは複数のタップソース選択に対応する。前述のように、代替実施形態では、等化受信機内で選択可能なタップデータソースのサンプルレイテンシをポストタップレイテンシと部分的または完全に重ね合わせて、送信プリエンファシスと判定帰還型等化の両方が、１つまたは複数のポストタップデータ値と、対応する受信側データサンプルとに適用されるようにすることが可能である。
【０１４９】
図３８のタップセレクタ７６９によってタップデータソースレイテンシを制御できることにより、高レイテンシ歪みの低減のために必要に応じて選択可能範囲Ｎ内で等化ウィンドウ７８２をシフトすることが可能になり、それによって、様々に異なる歪み特性を有する環境でシグナリングシステム７６０を一般応用することが可能になる。一実施形態では、等化送信機２０１および等化受信機７６１を含む集積回路素子のいずれかまたは両方に（および／または別の装置内に）含まれる制御論理を用いて、システムの必要に応じてＶ、Ｕ、およびＮの値（すなわち、送信側ポストタップ等化器、受信側不感範囲、および受信側選択可能範囲の数）のうちの１つまたは複数を構成することが可能である。一実施形態では、実験的または分析的に決定されたＵ、Ｖ、およびＮの値を記憶するために、不揮発性メモリを設ける。代替として、シグナリングシステム７６０は、前述の制御論理によるアクセスが可能な、Ｕ、Ｖ、およびＮの値（またはＵ、Ｖ、およびＮを決定するために用いられることが可能な値）を記憶するために、独立した記憶装置（たとえば、フラッシュメモリ、または他の不揮発性媒体）を含むことが可能である。いずれのケースも、シグナリングシステム７６０が初期設定されたときに、制御論理が、ポストタップ等化器カウントＶを等化送信機２０１に伝達し、不感範囲および選択可能範囲の値ＵおよびＮを等化受信機７６１に伝達する。代替として、Ｕ、Ｖ、およびＮの値を製造時（たとえば、システム検査中）または設計時に決定することが可能であり、等化送信機２０１および／または等化受信機７６１の内部の構成回路にプリプログラムされるか、送信機２０１および／または受信機７６１の設計によって固定されることが可能である。そのような実施形態では、制御論理を完全に省略してもよい。
【０１５０】
タップデータソース選択とタップ重み決定
図３８をさらに参照すると、等化受信機７６１の完結した構成は、２つのプライマリ動作を伴う。タップデータソース選択と受信等化タップ重み決定である。一実施形態では、シグナリングシステム７６０の製造時検査で得られる情報を用いて、タップデータソースを選択し、受信等化タップ重みを決定する。そのような実施形態では、送信プリエンファシスタップ重みを、製造時検査で得られた情報も基づいて設定することも、図３を参照して前述したように適応的に決定することも可能である）。別の実施形態では、本明細書でエンベデッドスコーピングと称するランタイム手法を用いて、所定のテスト波形（たとえば、パルス、ステップ、その他）に対するシグナリングシステムの応答をトレースし、この応答トレースによって、信号反射および他のシステマチックな歪みのレイテンシ、極性、および振幅を識別する。そして、識別された歪みのレイテンシに対応するサンプルレイテンシを有するタップデータソースを選択するようにタップセレクタ７６９をプログラムするか、他の方法で構成し、識別された歪みの極性および振幅に応じて受信等化タップ重みを設定することが可能である。一実施形態では、タップデータソース選択値および受信等化タップ重み値を、初期校正動作時に（たとえば、エンベデッドスコーピングを用いて）設定し、それ以降は調節しない。代替実施形態では、校正動作を時々繰り返して、初期の受信等化タップ重み設定および／またはタップデータソース選択をさらに改善することが可能である。たとえば、そのような校正動作を、一定間隔で実行したり、シグナリング経路２０２でのしきい値個数の誤差の検出や沈黙間隔の検出のような、選択されたイベントの検出に応答して実行したり、校正動作の実行を指示する明示的な信号またはコマンドに応答して実行したりすることが可能である。
【０１５１】
別の実施形態では、ランタイムエンベデッドスコーピングまたは製造時検査を用いて、タップデータソース選択を決定し、オプションで、受信等化タップ重みおよび／または送信プリエンファシス重み）の初期設定を決定する。その後、送信側および受信側等化タップ重みを適応的に更新する。さらに別の実施形態では、テスト波形の送信または他の方法でのライブデータに対する割り込み送信が不要なタップサーチ動作において受信側タップデータソースを選択する（すなわち、タップサーチ動作の間、ライブデータ送信を続けることが可能である）。受信等化タップ重みの初期セットを、タップサーチ動作の間に決定し、タップサーチ動作の完了後に適応的に更新することが可能である。
【０１５２】
タップデータソース選択とタップ重み決定−エンベデッドスコーピング
前述のように、エンベデッドスコーピングを用いて、テスト波形に対するシステム応答をトレースすることによって、各種振幅経路歪みのレイテンシ、振幅、および極性の決定を可能にすることができる。いったん決定された、所与の歪みのレイテンシを用いて、対応するサンプルレイテンシを有する１つまたは複数のタップデータソースを選択することが可能であり、その歪みの振幅および極性を用いて、等化信号寄与分の生成のための対応するタップデータ値に適用されるタップ重み（すなわち、タップ重みの符号および大きさ）を決定することが可能である。さらに、所与の歪みのレイテンシを用いて、歪みの相殺を送信プリエンファシスで行うか、受信側等化で行うか、またはその両方で行うかを決定することが可能であり、検出された歪みのレイテンシの全体的な範囲を用いて、受信側等化器にとって適切な不感範囲を決定することが可能である。
【０１５３】
エンベデッドスコーピングは、データ値のシーケンスを繰り返し送信することと、（受信機において送信済みシーケンスを取り込むことによって）繰り返された送信のそれぞれに対する、受信側データサンプルの対応するシーケンスを生成することとと、各データサンプルシーケンスと、データ値の送信済みシーケンスの既知の有効なコピーとを比較して、誤差のないサンプルが生成されたことを確認することとを含む。受信および確認を繰り返すごとに、データサンプル状態の解決に用いられる判定しきい値（たとえば、電圧レベルまたは電圧レベル間の差分）が、公称（または校正済み）レベルからオフセットし、その量は徐々に大きくなり、しまいにはシーケンス内のシンボルが期待値と一致しなくなる。障害が発生する際の、判定しきい値のオフセットを、本明細書ではパス／フェイルオフセットと称し、これは、障害が発生したサンプリング時点での信号レベルの大きさを表す。したがって、シンボルシーケンス内の各シンボルについてパス／フェイルオフセットが検出されるまで、しきい値の範囲全体で判定しきい値を掃引することにより、着信信号のサンプルプロットを生成することが可能である。さらに、位相オフセットのインクリメンタルシーケンスにわたってサンプリングクロック信号を掃引して、各位相オフセットにおけるパス／フェイルオフセットを決定することにより、着信信号の完全なトレースを生成することが可能である。さらに、位相オフセットおよび／またはしきい値ステップ（たとえば、電圧または電流のステップ）の粒状性およびスタートストップポイントを（たとえば、プログラマブル回路またはレジスタを構成して）制御することにより、着信信号中の、関心の対象である選択されたポイント（たとえば、指定したサンプリング時点から±Ｎ°（Ｎは掃引角度を表す））のみに波形トレースを制限することを可能にすることができる。
【０１５４】
図４０は、エンベデッドスコーピングを用いて着信データ信号７８６の時間ベースのトレース７９０を生成する様子を示している。着信信号７８６のサンプリングに適用される判定しきい値の範囲をＶＴで示し、信号がサンプリングされた際の位相オフセットの範囲をφで示す。掃引内の各サンプル点を、サンプル点のグリッド７８５の中の各ドットで示している。掃引は、φの各値について、ＶＴ値の範囲にわたって判定しきい値を段階的に進めることによって、あるいは、ＶＴの各値について、φ値の範囲にわたってクロック位相を段階的に進めることによって得られることに注意されたい。さらに、受信および確認を繰り返すごとに、判定しきい値およびクロック位相の両方をインクリメントすることが可能である。
【０１５５】
図４０をさらに参照すると、参照符号７８８は、パス／フェイル状態が検知されるサンプル値のペアを示している。校正された判定しきい値レベル（ＶＴ（ＣＡＬ））と、パスデータサンプルおよびフェイルデータサンプルを発生させた判定しきい値オフセットの平均との差に応じて、対応するパス／フェイルオフセット（ＰＦＯ）が決定され、これが、着信信号の大きさとして記録される。すなわち、パス／フェーズオフセットを用いて、図のように、トレース７９０の中にデータ点を確立することが可能である。グリッド７８５の中のすべてのサンプル点にわたって掃引した後（この掃引を多数回繰り返して、平均を求め、統計的異常値を破棄することが可能である）、トレース７９０によってグラフィカルに示される、着信信号の大きさが得られる。
【０１５６】
エンベデッドスコーピングには、従来の信号測定手法にまさる特長がいくつかある。第１に、エンベデッドスコーピング手法は非侵襲的なので（すなわち、プローブ接触がないので）、検査中のシステムの電気的特性が変化せず、したがって、より精度の高い測定結果が得られる可能性がある。次に、受信回路自体の尺度からトレースが生成される。すなわち、受信回路の特性が理想的でなくても、そのことが考慮された信号トレース情報が得られる。最後に、エンベデッドスコーピングに必要なすべての要素を最終的なシグナリングシステムに含めることが可能なので、エンベデッドスコーピングを用いて、シグナリングシステム内の反射および他の歪みのレイテンシおよび振幅を決定することを含め、様々なランタイム解析を実施することが可能である。
【０１５７】
図４１は、シグナリングシステム８００の実施形態を示している。ここでは、送信装置８０１および受信装置８０９に含まれるエンベデッドスコーピング回路を用いて、等化器タップ選択およびタップ重みを決定することが可能である。送信装置８０１は、パターン発生器８０３と、データセレクタ８０５と、等化送信機２０１と、アプリケーション論理８０２とを含む。アプリケーション論理８０２は、送信装置のコア機能（たとえば、信号処理、命令処理、ルーティング制御、または他の任意の機能）を実施し、送信データ（ＴＸデータ）をデータセレクタ８０５の第１の入力に供給する。通常動作の間、アプリケーション論理８０２は、論理ローのスコープ信号８０６（ＳＣＯＰＥ）をデータセレクタ８０５に出力して、信号経路２０２経由の受信装置８０９への送信のために、等化送信機２０１に渡される送信データを選択する（信号経路２０２は、コネクタ、バイア、スタブなどの様々な不連続要因に含まれたり、接続されたりすることが可能である）。スコーピングモード動作中には、アプリケーション論理８０２は、送信装置８０１内のスコーピングモード動作を可能にするために、スコープ信号８０６をハイに駆動する。スコーピングモードでは、データセレクタ８０５は、受信装置８０９に送信される、パターン発生器８０３で生成されたデータ値の繰り返しシーケンス（たとえば、００１００．．．００１００．．．００１００．．．のような繰り返しパルスデータパターン。他のパターンも使用可能）を選択する。スコーピングモードの間は等化送信機２０１内において送信プリエンファシスを無効にすることが可能であり、かつ／または送信プリエンファシスタップ重みの更新を無効にすることが可能である。
【０１５８】
受信装置８０９は、着信データ信号をサンプリングする等化受信機８１０と、着信データ信号に応答して取り込まれたデータサンプルのローカルバージョンを記憶するパターンレジスタ８１１と、パターンレジスタ８１１をロードモードとバレルシフトモードとの間で切り替えることを可能にするマルチプレクサ８１２と、記憶されたデータサンプルシーケンスを、その後に生成されたデータサンプルシーケンスと比較するＸＯＲゲート８１３と、クロック調節信号（ＣＬＫ  ＡＤＪ）および判定しきい値調節信号（ＴＨＲＥＳＨ  ＡＤＪ）を生成して、等化受信機８１０内で用いられるサンプリングクロック信号および判定しきい値を、そのスコーピング範囲にわたって掃引するアプリケーション論理８１５（または他の論理）とを含む。アプリケーション論理８１５はさらに、ＸＯＲゲート８１３の出力に基づいてトレース記録（すなわち、テストデータパターンの送信に応答してシグナリング経路２０２上で発生した波形を示すデータ）を構築する。
【０１５９】
受信装置８０９がスコーピングモード動作中の場合、マルチプレクサ８１２は、等化受信機８１０の出力をパターンレジスタ８１１にロードするよう初期設定されている。データサンプルの所望のシーケンス（たとえば、０００１０００００００００００００のようなパルスデータパターン）がパターンレジスタ８１１にシフトインされた後、マルチプレクサ８１２が、パターンレジスタ８１１のバレルシフトモードを有効にするように設定される。すなわち、マルチプレクサ８１２は、パターンレジスタ８１１の内容がパターンレジスタ８１１全体で連続的に循環するように（すなわち、バレルシフト動作）、パターンレジスタ８１１の入力に帰還される、パターンレジスタ８１１の出力を選択する。この構成によって、パターンレジスタ８１１にロードされたデータサンプルのシーケンスが、ＸＯＲゲート８１３の第１の入力に、１ビットごとに繰り返し出力される。等化受信機８１０で受信されたデータサンプルシーケンスは、ＸＯＲゲート８１３の第２の入力に入力され、パターンレジスタ８１１に記憶されているサンプルシーケンスとビットごとに比較される。繰り返し送信されるデータ値のシーケンスの長さを、パターンレジスタ８１１の記憶サイズと一致するように選択することによって、パターンレジスタの内容が、同じデータサンプルシーケンスの新しく受信されたバージョン（すなわち、同じと想定されるデータサンプルのシーケンス）と繰り返し比較され、受信および確認の繰り返し動作が確立される。サンプリング誤差があると、サンプリングされたデータ値と、パターンレジスタ内の対応する値との間に不一致が生じ、したがって、ＸＯＲゲート８１３で比較されたときに、ＸＯＲゲート８１３からアプリケーション論理８１５に誤差信号が出力される。アプリケーション論理８１５は、波形トレース内のタイミングオフセットに対応する信号レベルに誤差が発生した際のしきい値オフセットおよびクロック位相オフセットを記録することが可能である。
【０１６０】
図４２は、図４１のシグナリングシステム内部でエンベデッドスコープによって取り込まれたパルスデータシーケンスの例示的な波形トレース８１８を示している。図に示すように、プライマリパルス８１９は、シンボル時間Ｔ０に受信機に到達する。シンボル時間Ｔ５にプライマリパルスの負の反射８２１が出現し、シンボル時間Ｔ１２に正の反射８２３が出現する。したがって、図４１を参照すると、受信装置８０９内のアプリケーション論理８１５は、等化受信機８１０内（たとえば、タップ制御回路内）に構成情報を記憶して、５および１２シンボル時間のサンプルレイテンシを有するタップデータソースを選択することが可能である。代替として、アプリケーション論理８１５は、タップ選択信号を直接出力して、所望のタップデータソースを選択することも可能である。アプリケーション論理８１５はまた、歪み８２１および８２３の振幅および極性に応じて受信側タップ重みを生成し、そのタップ重みを等化受信機８１０に出力することも可能である。
【０１６１】
図４３は、図４１のシグナリングシステム８００内部でプリエンファシスタップ重み、受信機タップデータソース選択、および受信等化タップ重みを確立するフロー図である。ブロック８３０で、前述の手法を用いて、等化受信機８１０において開いたデータアイが確立されるように、送信プリエンファシスタップ重みを初期値に設定し、かつ／または、適応的に更新する。ブロック８３１で、送信プリエンファシスタップ重みの適応化を無効にする。たとえば等化受信機８１０内での誤差サンプル生成のために行われるデータレベルしきい値の適応化を無効にすることも可能である。ブロック８３２で、等化送信機２０１および等化受信機８１０内でエンベデッドスコーピングを有効にして、判定帰還型等化器内でのタップデータソースの選択およびタップ重みの決定を可能にする。詳細８３５に示すように、エンベデッドスコーピング動作を開始するには、送信機および受信機内でスコーピングモード動作を選択し（８３８）、繰り返しのテストパターンを様々なしきい値電圧オフセットにおいて送信および受信し（８３９）、受信機内で様々なタイミングオフセットにおけるパス−フェイルオフセットを決定して波形トレースを取得し（８４０）、波形トレースにおいて示された歪みに基づいて、受信等化器タップデータソースを選択し、受信等化器タップ重みを割り当てる（８４１）。８４１で、タップデータソースを選択し、受信等化器タップ重みを割り当てた後、受信機および送信機を通常動作モードに戻し（８４２）、エンベデッドスコーピング動作を終了する。ブロック８３２でエンベデッドスコーピング動作を終了した後、ブロック８３３で、送信プリエンファシスタップ重みの適応化を再度有効にする。ブロック８３３で、データレベルしきい値（すなわち、誤差サンプラの判定しきい値）の適応化を再度有効にすることも可能である。
【０１６２】
一実施形態では、エンベデッドスコーピング動作で決定されたタップデータソース選択および受信等化器タップ重み値を、さらに調節することはしないか、場合によって、オフライン校正動作において適応させる。図４３の破線ブロック８３４で示される代替実施形態では、受信等化器タップ重みを適応的に更新する。より具体的には、図３８に示すように、適応モジュールが（破線で表したＲＥＷＫ＋１で示されるように）タップデータ値を、選択されたタップデータソースから受け取り、更新された受信等化タップ重み（ＲＥＷ）を繰り返し生成する。一実施形態では、次のように、ｓｉｇｎ−ｓｉｇｎ  ＬＭＳ更新を受信等化タップ重みに適用する。
ＲＥＷＫ＋１＝ＲＥＷＫ＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’Ｌ（ｔａｐ））  （１４）ただし、添え字「Ｌ（ｔａｐ）」は、データサンプルｓｉｇｎ（ｘ’）を含むタップデータソースのサンプルレイテンシを表す。したがって、式（１４）は、以下のスカラ式に対応する。
ＲＥＷＫ＋１（１）＝ＲＥＷＫ（１）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’Ｌ（Ｔａｐ  １））
ＲＥＷＫ＋１（２）＝ＲＥＷＫ（２）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’Ｌ（Ｔａｐ  ２））
・
・
・
ＲＥＷＫ＋１（Ｍ）＝ＲＥＷＫ（Ｍ）＋ｓｔｅｐｓｉｚｅ＊ｓｉｇｎ（ｅｎ）＊ｓｉｇｎ（ｘ’Ｌ（Ｔａｐ  Ｍ））
代替実施形態では、受信等化重みを更新するために、他の更新式を実装および使用することも可能である。
【０１６３】
図４４は、更新された送信プリエンファシスタップ重み２６６（ＴＰＷＮ＋１）および受信等化タップ重み８６６（ＲＥＷＫ＋１）を生成するために図３８の等化受信機７６１において用いることが可能な適応モジュール７６３の実施形態を示している。適応モジュール７６３は、誤差サンプル（すなわち、誤差符号値ｅｎ−１）を記憶する誤差符号レジスタ２５３と、有限状態機械８５０と、送信プリエンファシス更新論理２５６と、受信等化更新論理８５６とを含む。具体的には示していないが、適応モジュール７６３はさらに、図７に示したような回路を含んでおり、これらの回路は、１つまたは複数のデータレベルしきい値を適応的に生成し、データサンプラ２１１、誤差サンプラ２１３、および他の任意の、図３８の実施形態の中に含まれるサンプラ（たとえば、クロックデータリカバリに用いられる１つまたは複数のエッジサンプラ）においてオフセット相殺を制御する。また、適応モジュールは、図２２の適応モジュール６００の場合のように、マルチレベル入力信号に対して送信プリエンファシスタップ重みおよび受信等化タップ重みを生成する追加回路を含むことも可能である。
【０１６４】
送信プリエンファシス更新論理２５６は、データ符号レジスタ２５１と、符号乗算器２５７（符号乗算器自体は排他的ＮＯＲゲート２５８１〜２５８Ｖを含む）とを含み、これらは、図７を参照して前述したものとほぼ同様に動作して、送信プリエンファシス更新値セット２６０（すなわち、ＴＰＵＤ（１）〜ＴＰＵＤ（Ｖ））を生成する。一実施形態では、送信プリエンファシス更新値を電流変倍論理２５９に供給する前にフィルタ２６１でフィルタリングする。図７〜９を参照して前述したように、電流変倍論理２５９は、有限状態機械８５０によってアサートされる更新信号２８２（すなわち、更新送信プリエンファシス重みＵＴＰＷ）に応答して送信プリエンファシスタップ重み３０２（すなわち、ＴＰＷ（１）〜ＴＰＷ（Ｖ））を調節し、送信プリエンファシス更新値２６０に応じて、個々の送信プリエンファシスタップ重み３０２を、等化送信機２０１の電力制限を超えないように変倍する。図７を参照して前述したように、有限状態機械８５０は、データ符号レジスタ２５１にデータサンプルのセットが完全にロード（または完全にリロード）されたこと、および最後に記憶されたデータサンプルｘ’ｎ−１が、適応モジュールで生成されたデータレベルしきい値に対応する状態を有することを確認し次第、更新信号２８２をアサートすることが可能である。図４４の実施形態では、送信プリエンファシスタップ重み３０２を適応モジュール７６３内に保持し、バックチャネル（たとえば、専用シグナリング経路、または信号経路２０２上での帯域外シグナリング）を介して等化送信機に供給する。代替実施形態では、送信プリエンファシスタップ重み３０２を等化送信機２０１自体の中に保持し、フィルタリングおよび変倍された送信プリエンファシス更新値２６０を送信回路に供給する。適応モジュール７６３内ではなく等化送信機２０１内で電力変倍を実施することも可能である。
【０１６５】
受信等化器更新論理８５６は、符号乗算器８５７と、フィルタ８６２と、受信等化タップ重みカウンタ８６４１〜８６４Ｍとを含む。符号乗算器８５７は、Ｍ個の排他的ＮＯＲゲート８５８１〜８５８Ｍのバンクを含み、各ゲートは、レジスタ２５３に記憶された誤差サンプルと、図３８のタップセレクタ７６９によって選択されたＭ個のタップデータ値８７０（すなわち、ＴＤ１〜ＴＤＭ）の１つずつとを受け取るように結合される。排他的ＮＯＲゲート８５８１〜８５８Ｍのそれぞれは、誤差サンプルｅｎ−１の符号と、タップデータ値ＴＤ１〜ＴＤＭのうちの対応する１つの符号とを実効的に掛け合わせて、受信等化器更新値８６０（ＲＥＵＤ（１）〜ＲＥＵＤ（Ｍ））のそれぞれを生成する。すなわち、各排他的ＮＯＲゲート８５８は、誤差値とタップデータ値とが同じ状態（すなわち、同じ符号）を有する場合には論理「１」の更新を出力し、誤差値とタップデータ値とが異なる状態を有する場合には論理「０」の更新を出力する。同じ状態のケースの１つでは、タップデータ値と誤差サンプルとが両方とも「１」であり、これは、等化信号に対する論理「１」のタップデータ値の寄与分を増やして、着信信号レベルをデータレベルしきい値のより近くまで上げなければならないことを示している（すなわち、論理「１」の誤差サンプルは、着信信号が、誤差サンプルの生成に用いられるデータレベルしきい値より低いことを示している）。同様に、別の同じ状態のケースでは、、タップデータ値と誤差サンプルとが両方とも「０」であり、これは、等化信号に対する論理「０」のタップデータ値の寄与分を増やして、着信信号をデータレベルしきい値のより近くまで下げなければならないことを示している。逆に、異なる状態のケースはいずれの場合も、等化信号に対するタップデータ値の寄与分を減らさなければならないことを示している。したがって、受信等化更新値８６０を、フィルタリング素子８６２（代替実施形態では省略可能）でフィルタリングしてから、タップ重みカウンタ８６４１−８６４５のアップ／ダウン入力に供給して、カウントアップ調節およびカウントダウン調節を個々に指示する。
【０１６６】
図７の適応モジュールの場合と同様に、最後に記憶されたデータサンプルｓｇｎ（ｘ’ｎ−１）および誤差サンプルｓｇｎ（ｅｎ−１）が有限状態機械８５０に供給され、有限状態機械８５０は、更新受信等化重み信号（ＵＲＥＷ）８５２をアサートして（さらに、更新送信プリエンファシス重み信号を同時に、または別の時点で、アサートすることも可能であり）、受信等化更新信号８６０のフィルタリングされたバージョンに応じてタップ重みカウンタ８６４１〜８６４Ｍが受信等化タップ重みをインクリメントまたはデクリメントすることを可能にする。図４４の実施形態では、有限状態機械８５０は、データ符号レジスタ２５１にデータサンプルのセットが完全にロード（またはリロード）されたこと、および最後に記憶されたデータサンプルｘ’ｎ−１が、適応モジュールで生成されたデータレベルしきい値に対応する状態を有することを確認し次第、ＵＲＥＷ信号８５２をアサートすることが可能である。すなわち、データレベルしきい値２２０が論理「１」のデータのレベルに適応された場合、誤差サンプルｅｎ−１は、ｘ’ｎ−１が正の場合（すなわち、データサンプルが論理「１」の場合）にはｘ’ｎ−１に関して意味を持ち、ｘ’ｎ−１が負の場合（すなわち、論理「０」の場合）には無視される。逆に、すなわち、データレベルしきい値２２０が論理「０」のデータのレベルに適応された場合、誤差サンプルｅｎ−１は、ｘ’ｎ−１が負の場合にはｘ’ｎ−１に関して意味を持ち、ｘ’ｎ−１が正の場合には無視される。さらに、正および負のデータレベルしきい値の適応的生成を可能にするために、２つの誤差サンプルを供給することが可能である。また、マルチレベルシグナリング実施形態において、異なるデータレベルごとに誤差情報を生成するために誤差サンプルを供給することも可能である。
【０１６７】
図４４をさらに参照すると、タップ重みカウンタ８６４が選択的に更新される実施形態（たとえば、１つまたは複数のタップ重みが適応され、他のタップ重みが一定値に保持されるタップサーチ）では、有限状態機械から各タップ重みカウンタ８６４に複数の更新信号８５２を出力することが可能であり、これによって、いくつかの受信等化タップ重みを調節し、他のタップ重みを一定値に保持することが可能になる。タップ重みカウンタ８６４内で保持される受信等化タップ重みは、たとえば図３８に示すように、判定帰還型等化回路内の各等化ドライバに供給される。図４７を参照して説明した代替実施形態では、タップ重みカウンタがタップセレクタ（たとえば、図３８の要素７６９）内に保持され、受信等化信号８６０（すなわち、ＲＥＵＤ［Ｍ：１］、またはそのような信号のフィルタリングされたインスタンス）および更新信号８５２が、受信等化タップ重み更新を制御するために、適応モジュール７６３から出力される。また、図４４には具体的に示していないが、有限状態機械８５０内の状態遷移および他のタイミング動作のためのタイミング基準を与えるために、１つまたは複数のクロック信号（たとえば、サンプリングクロック信号）を適応モジュール７６３に供給することが可能である。
【０１６８】
タップサーチ動作
図４５は、送信プリエンファシスタップ重みと受信等化タップデータソース選択およびタップ重みとを確立するためにライブデータ送信中に実行可能な例示的構成動作を示している。ブロック８７５で、反射相殺タップ重みをリセットし（たとえば、ゼロにし）、実効的に受信側等化を無効にする。ブロック８７６で、少なくとも、受信機において開いたデータアイが確立されるまで、およびオプションで、送信プリエンファシスタップ重みおよび／またはデータレベルしきい値が安定値に収束するまで、送信プリエンファシスタップ重みおよびデータレベルしきい値（すなわち、受信側判定しきい値）を（たとえば、図７を参照して説明したように）適応させる。ブロック８７７で、送信プリエンファシスタップ重みの適応化を（たとえば、図４４の有限状態機械８５０に供給される制御信号をアサートまたはデアサートすることによって）無効にし、ブロック８７８で、受信等化器タップサーチを実行する。タップサーチを実行した結果として、データサンプルを等化ドライババンク（およびオプションとして適応モジュール）に供給するＭ個のタップデータソース（Ｍはゼロより大きい整数）が選択される。ブロック８７８でのタップサーチの実行により、選択されたタップデータソースに対応する受信等化器タップ重み設定を生成することも可能である。その場合、非ゼロの受信等化器タップ重み設定は、等化受信機で感知されるシグナリングレベルを変化させる傾向がある。一実施形態では、ブロック８７８でのタップサーチの間に生成された受信等化タップ重みはそれ以上調節されない（または、不定期の校正動作の間のみ調節される）。そのような実施形態では、ブロック８８０で、送信プリエンファシスタップ重みの適応化を再度有効にする。一方、受信等化タップ重みは、安定した状態のまま保持するか、不定期の校正動作において調節する。別の実施形態では、タップの間に生成された受信等化タップ重みは、あとで適応的に調節される初期値を構成する。その場合は、ブロック８８０で送信プリエンファシスタップ重みの適応化を再度有効にすることに加えて、ブロック８８１で、受信等化タップ重みの適応化を有効にする。さらに別の実施形態では、ブロック８７８での受信等化器のタップサーチの後に、受信等化タップ重みをリセットし、その後、ブロック８８１で適応させる。
【０１６９】
図４６は、例示的な受信等化器タップサーチを示している。ブロック８８５で、タップデータソースインデックス「ｉ」、等化器タップインデックス「ｊ」を１に初期設定し、最大タップ重み（ＭＴＷ）およびタップ選択インデックス（ＴＳＩ）の値をゼロに初期設定する。８８６で、タップデータソースｉを選択して等化器タップｊを駆動する。等化器タップｊは、最初の繰り返しで、等化器タップ１（すなわち、図３８の等化ドライバ７６６１）に、最小レイテンシのタップデータソースに記憶されていたデータサンプルが供給されるようにする。ブロック８８７で、収束状態に到達するまで（本明細書では、収束状態に到達することは、たとえば、タップ重みディザリング状態を検知すること、所定回数だけ重みが調節されること、または他の、タップ重みサーチが停止していることが提示されることを指す）、等化器タップｊのタップ重みを適応させ、その他の等化器タップのタップ重みについては一定のままにしておく。判定ブロック８８８で、等化器タップｊのタップ重みを、最大タップ重み値（ＭＴＷ）と比較する。タップ重みがＭＴＷより大きい場合は、タップ重みを新しいＭＴＷ値として記録し（すなわち、ＭＴＷ：＝タップ重み、「：」は割り当てを表す）、タップデータソースインデックスｉを、新しい最大タップ重みに対応するタップソースインデックス（ＴＳＩ）として記録する。ブロック８９０で、次のタップデータソースを選択するために、タップデータソースインデックスｉをインクリメントする。判定ブロック８９１で、インクリメントされたタップデータソースインデックスがタップデータソース数のＮを超えていないと判断された場合は、ブロック８８６、８８７、８８８、８９０、および（必要に応じて）８８９の動作を、新しいタップデータソースインデックスについて繰り返す。この動作により、等化器タップｊを供給するために、Ｎ個のタップデータソースのそれぞれが次々に選択され、それによって、Ｎ個のタップデータソースのそれぞれの適応タップ重みが有効になる。すべてのタップデータソースが選択および使用されて、対応するタップ重みが生成された時点で、ＭＴＷ値は、ブロック８８６〜８９０を繰り返す間に生成された最大タップ重みを表し、ＴＳＩ値は、その最大タップ重みを発生させたタップデータソースを示している。大きな歪みのレイテンシに対応するサンプルレイテンシを有するタップデータソースは、小さな歪みのレイテンシに対応するサンプルレイテンシを有するタップデータソースより大きなタップ重みを発生させるので、最大タップ重みを発生させたタップデータソース（すなわち、ＴＳＩ値で示されるタップデータソース）は、タップレイテンシの選択可能な範囲の中の最大歪みのレイテンシに対応するサンプルレイテンシを有すると考えられる。したがって、ブロック８９２で、等化器タップｊを駆動するために、ＴＳＩ値で示されるタップデータソースを選択し、対応するタップ重みレジスタ（たとえば、図４４のタップ重みカウンタ８６４のうちの１つ）にＭＴＷ値をロードして、初期タップ重み設定を確立する。この動作により、各処理がすべてのタップデータソースｉについて完了した後、ｊ個の等化器タップの１つに、先のサーチにおいて最大タップ重みを発生させたタップデータソースが割り当てられ、その等化器タップが、最大タップ重みで初期設定される。そのタップデータソースおよび最大タップ重み割り当てによって、対応する信号歪みが相殺（または少なくとも大幅に減衰）されると仮定すると、その同じタップデータソースインデックスにおける後続の（すなわち、別の等化器タップについての）タップサーチで発生するタップ重み値は十分小さくなり、複数の等化器タップに同じタップデータソースが割り当てられることがない。そうでない場合（たとえば、所与のサンプルレイテンシにおける歪みが猛烈な場合など）は、２つ以上の等化器タップに同じタップデータソースが割り当てられる可能性がある。代替実施形態では、後続のタップサーチにおいて、既に割り当てられた各タップデータソースのインデックスをスキップすることによって、同じタップデータソースの重複割り当てを回避することが可能である。たとえば、タップデータソース１２（ｉ＝１２）が第１の等化器タップ（ｊ＝１）のデータソースとして選択された場合は、タップデータソース１２の割り当てを記録するか、別の方法でタップサーチコントローラ（たとえば、状態機械、マイクロシーケンサ、または他の制御回路または制御装置）が使用できるようにし、それによって、残りの等化器タップのタップサーチにおいて、タップデータソース１２がスキップされるように（たとえば、ｉが１１から１３にインクリメントされるように）することが可能である。また、そのような実施形態では、そのようなタップデータソースおよび初期タップ重み設定をすべて決定した後に、タップデータソースおよび初期タップ重みの、異なる等化器タップへの割り当てを一度にそろって実行することが可能である。すなわち、各等化器タップについてタップデータソースインデックスおよび対応する最大タップ重みが決定されるまで、ブロック８９２の動作を遅らせることが可能である。ブロック８９３で、次の等化器タップを選択するために等化器タップインデックスｊをインクリメントし、次の等化器タップに対するタップサーチ動作に備えて、タップデータソースインデックスｉ、ＴＳＩ値、およびＭＴＷレジスタ９３５をリセットする。判定ブロック８９４で、等化器タップインデックスｊを等化器タップの総数Ｍと比較して、タップサーチ動作がすべての等化器タップについて完了したかどうかを判断する。完了している場合は、タップサーチ動作全体を終了する。完了していない場合は、ブロック８８６から、インデックスｊで示される等化器タップについてタップサーチ動作を実行する。
【０１７０】
図４７は、図４６を参照して説明したタップサーチ動作の実行に用いることが可能な判定帰還型等化器９００の実施形態を示している。判定帰還型等化器９００は、シフトレジスタ７６８と、タップセレクタ７６９と、等化ドライババンク７６５とを含む。図３８を参照して説明したように、サンプリングされたデータ値がシフトレジスタ７６８にロードされ、シフトレジスタ７６８の個々の記憶素子が、タップセレクタ７６９によってタップデータソースＴＤ１〜ＴＤＭとして選択され、等化ドライババンク７６５内の等化ドライバ７６６１〜７６６Ｍに、それぞれ、タップデータ値を供給する。
【０１７１】
タップセレクタ７６９は、選択回路７７０と、タップ制御回路７７１とを含む。一実施形態では、選択回路７７０は、列線９０５および行線９０８で形成されるスイッチマトリックスを含む（本明細書では、行線をタップデータ線と称する）。シフトレジスタ７６８内の各記憶素子（すなわち、各タップデータソース）が列線９０５のそれぞれに結合され、タップデータ線９０８のそれぞれが、タップデータ値ＴＤ１〜ＴＤＭのうちの対応する値を等化ドライバ７６６１〜７６６Ｍのそれぞれのタップデータ入力に供給するように結合される。前述のように、受信等化タップ重みが適応的に更新されることを可能にするために、タップデータ線９０８をさらに、図３３または３９の適応モジュールに結合することが可能である。各列のタップデータソースがタップデータ線９０８と選択的に結合されることを可能にするために、選択回路７７０内の各行と各列との交点にスイッチ素子９０７が設けられる。タップ制御回路７７１は、マルチビットイネーブル信号Ｅ１〜ＥＮ（９０６）のそれぞれを各列のスイッチ素子９０７に出力する。図４７の実施形態では、各イネーブル信号９０６は、それぞれが、対応する列にあるＭ個のスイッチ素子９０７と結合されるＭ個の成分信号を含む。したがって、タップＭのデータソースとして列１のデータ値が選択された場合は、イネーブル信号Ｅ１［Ｍ：１］の成分信号が「１００．．００」にリセットされる。より一般的には、列線ｉがタップデータ線ｊと切り換え可能に結合されるように、Ｅｉ［ｊ］が「１」に設定される。この構成により、シフトレジスタ７６８内のデータソースの全範囲から、Ｍ個のタップデータ出力を選択することが可能である。代替実施形態では、論理ローのイネーブル信号９０６を用いて、スイッチ素子９０７をアクティブ化することが可能である。
【０１７２】
一実施形態では、スイッチ素子９０７は、９０４に示すように、タップデータ線９０８ｊと列線９０５ｉとの間で結合されたソース端子およびドレイン端子を有するトランジスタ９０９で形成される。したがって、トランジスタ９０９のゲート端子は、イネーブル信号９０６ｉのｊ番目の成分信号（すなわち、Ｅｉ［ｊ］）を受け取るように結合され、それによって、Ｅｉ［ｊ］がハイの場合（すなわち、ｊ番目のタップデータ出力がシフトレジスタ７６８内のｉ番目の場所にあるデータ値によって供給されることを示している場合）には、トランジスタ９０９がオンになり、選択されているタップデータソースがタップデータ出力に結合される。代替実施形態では、トランジスタ９０９の代わりに他のタイプのスイッチ素子を用いることも可能である。
【０１７３】
図４７をさらに参照すると、タイプ制御回路７７１は、タップサーチ論理９１１（ＴＳＬ）と、タップ選択デコーダ９１０（ＴＳＤ）と、レジスタバンク９１４とを含む。一実施形態では、タップサーチ論理９１１は有限状態機械を含み、この有限状態機械は、適応モジュールから受信等化更新信号８６０および更新ストローブ信号８５２（すなわち、更新受信等化重みＵＲＥＷ）を受け取り、選択信号セットＳ１〜ＳＭをタップ選択デコーダ９１０に出力し、レジスタ制御信号Ｃ１〜ＣＭおよびコマンドストローブ信号９１２（ＣＳ）をレジスタバンクに出力する。さらにサンプリングクロック信号２１０または他のタイミング信号をタップサーチ論理９１１に供給して、その中で状態遷移のタイミング指定および信号生成の制御をさせることが可能である。タップサーチ論理９１１は、様々な状態においてレジスタ制御信号Ｃ１〜ＣＭを出力して、レジスタバンク９１４内のタップ重みレジスタ９１５１〜９１５Ｍのそれぞれのインクリメント／デクリメント、クリア、およびロード動作を起動する。同様に、タップサーチ論理９１１は、Ｎ個のタップデータソースのうちの１つを指定する状態において選択信号Ｓ１〜ＳＭのそれぞれを出力し、各選択信号は、タップ選択デコーダ９１０によって、イネーブル信号Ｅ１〜ＥＭのうちの対応する１つにデコードされる。後述の代替実施形態では、Ｍより少ない選択信号をタップ選択デコーダ９１０に供給して、１つまたは複数のグループにあるタップデータソースを選択することが可能である。また、タップサーチ論理９１１を、代替として、（たとえば、適応モジュール内の有限状態機械によって制御される）ステートレス論理、制御シーケンサ、または他のタイプの制御回路で実装することも可能である。
【０１７４】
図４７の実施形態では、タイプサーチ論理９１１は、タイプサーチインデックス（ＴＳＩ）レジスタ、最大タイプ重み（ＭＴＷ）レジスタ、およびループインデックスバッファ（ＬＩＢ）を含み、これらはそれぞれ、図４６を参照して説明したタイプサーチインデックス、最大タップ重み、およびループインデックス「ｉ」および「ｊ」を記憶する。タップサーチ論理９１１はさらに、繰り返し実行されるタップサーチ動作の間に決定されたタップデータソースインデックスを記憶するサーチ結果バッファ（ＳＲＢ）を含む（タップサーチ論理９１１はＳＲＢを最初にクリアすることが可能である）。図４６で説明した方法に従って、タップサーチ論理９１１は、サーチ動作の開始時に、ＴＳＩレジスタ、ＭＴＷレジスタ９３５をクリアし、ループインデックスｉおよびｊ（すなわち、現在選択されているタップデータソースおよび等化器タップをそれぞれ表すために用いられる状態変数）を初期設定し、最小レイテンシのタップデータソースを選択する状態において選択信号Ｓｊ（最初はＳ１）を発行する。一実施形態では、タップサーチ論理９１１はさらに、タップ重みレジスタ９１５１〜９１５Ｍのそれぞれをクリアする制御信号Ｃ１〜ＣＭを出力する。代替として、タップ重みレジスタ９１５１〜９１５Ｍを電源投入時に自動的にクリアすることが可能である。あるいは、サーチ動作の開始時に不変のままにしておくことが可能である。
【０１７５】
各種レジスタ（すなわち、ＴＳＩレジスタ、ＭＴＷレジスタ９３５、およびタップ重みレジスタ９１５１〜９１５Ｍ）およびループインデックスの初期設定後、タップサーチ論理９１１は、対応する受信等化更新信号ＲＥＵＤ［ｊ］の状態に応じてカウントアップ状態またはカウントダウン状態のいずれかにおける調節信号（すなわち、制御信号Ｃｊの成分信号）をタップ重みレジスタ９１５ｊに出力し、ＵＲＥＷ信号８５２に応答してコマンドストローブ信号９１２をアサートする。このタップ重みレジスタ９１５ｊは適応的に更新され、残りのタップ重みレジスタ９１５は一定値が保たれる。タップサーチ論理９１１は、レジスタ９１５ｊ内のタップ重みのインクリメントおよびデクリメントに用いられる制御信号を監視して、タップ重みがいつ安定レベルに収束したか（たとえば、所定数のインクリメント／デクリメントステップの範囲内でタップ重みがいつディザリングを開始したか）を判定し、それから、タップ重みをＭＴＷレジスタ９３５の値と比較する。タップ重みが、最大タップ重みレジスタに記憶されている値より大きい場合は、そのタップ重みがタップ重みレジスタ９１５ｊからＭＴＷレジスタ９３５に転送され、更新された最大タップ重みが確立される。一実施形態では、タップ重みレジスタ９１５１〜９１５ＭからＭＴＷレジスタ９３５へのタップ重み転送経路を設ける代わりに、タップサーチ論理９１１内の一時重みレジスタを用いて、選択されたタップ重みレジスタ９１５ｊで生成された値を追跡することによって、レジスタ９１５ｊ内のタップ重み値の内容がＭＴＷレジスタ９３５内の値より大きいかどうかの判定を簡略化し（すなわち、一時レジスタの内容とＭＴＷレジスタ９３５の内容とを比較することが可能）、必要に応じて、新しい最大タップ重みをＭＴＷレジスタ９３５に転送する。一実施形態では、ＭＴＷレジスタ９３５の内容との比較（および必要に応じて、ＭＴＷレジスタ９３５の内容の上書き）のためにタップサーチ論理９１１に渡すべきタップ重みを、マルチプレクサを用いて、レジスタ９１５１〜９１５Ｍのうちの１つから（すなわち、タップ重みレジスタ９１５ｊから）選択することが可能である。いずれの場合も、ＭＴＷレジスタ９３５に新しい最大タップ重み値がロードされていれば、対応するタップデータソースインデックスｉがＴＳＩレジスタにロードされる。この動作により、所与の等化器タップｊのタップデータソースの範囲においてタップデータソースインデックスｉを最後まで進めた後、ＴＳＩレジスタには、最大タップ重みを発生させたタップデータソースへのインデックスが収容されている。したがって、ＴＳＩレジスタの内容は、ｊ番目の等化器タップのタップサーチの最後にサーチ結果バッファにロードされ、その後、選択信号Ｓｊの生成に用いられる。また、ＭＴＷレジスタ９３５内の最大タップ重み値をタップ重みレジスタ９１５ｊにロードして、ｊ番目の等化器タップの初期タップ重み設定を確立することも可能である。その後、次の等化器タップを選択するために等化器タップインデックスｊがインクリメントされ、新たなタップサーチ動作に備えて、ＭＴＷレジスタ９３５、ＴＳＩレジスタ、およびタップデータソースインデックスｉがリセットされる。すべての等化器タップについてタップデータソースが選択されると、タップサーチ動作は完了し、タップサーチ論理９１１が、ＲＥＷ信号８５２に応答して、それぞれの受信等化更新値８６０に応じて、すべてのタップ重みレジスタ９１５１〜９１５Ｍの更新を開始する。
【０１７６】
一実施形態では、タップサーチ論理９１１は、システム初期設定中に前述のタップサーチを、たとえば、リセット信号のアサートに応答して、または受信ＵＲＥＷ信号８５２の初期アサートに応答して実行する。また、タップサーチ論理９１１は、サーチ動作の完了直後にサーチ完了信号を適応モジュールに出力することも可能であり、それによって、適応モジュールが、送信プリエンファシスタップ重みおよびデータレベルしきい値の適応化を再開することが可能になる。代替として、等化受信機を含む装置内のアプリケーション論理は、適応モジュールおよびタップサーチ論理９１１に制御信号を発行して、構成イベントのシーケンスのタイミングを指定することが可能である。この構成イベントには、送信プリエンファシスタップ重みおよびデータレベルしきい値の適応化を有効または無効にすること、タップサーチ動作を有効にし、その完了を検知すること、およびタップサーチ動作の完了時に送信プリエンファシスタップ重みおよびデータレベルしきい値の適応化を再度有効にすることが含まれる。
【０１７７】
図４８は、代替実施形態によるタップ制御回路９２５と、その、等化ドライババンク７６５との相互接続を示している。タップ制御回路９２５は、レジスタバンク９３０と、タップ選択デコーダ９１０と、加算回路９３２と、タップサーチ論理９２７とを含む。図４７の実施形態の場合と同様に、タップ選択デコーダ９１０は、選択信号Ｓ１〜ＳＭをデコードしてイネーブル信号セットＥ１〜ＥＮ（すなわち、Ｎ個のタップデータソースから、タップデータ値ＴＤ１〜ＴＤＭを供給するＭ個のサブセットを選択するイネーブル信号）を生成し、レジスタバンク９３０は、等化ドライババンク７６５内で対応する等化信号ドライバ７６６１〜７６６Ｍのタップ重みを記憶するタップ重みレジスタ９３１１〜９３１Ｍのセットを含む。タップサーチ論理９２７は、有限状態機械９３３（ＦＳＭ）と、サーチ結果バッファ９２８と、一時重み（ＴＷ）レジスタ９３７と、最大タップ重み（ＭＴＷ）レジスタ９３５と、比較器９３８とを含む。
【０１７８】
レジスタバンク９３０内のタップ重みレジスタ９３１１〜９３１Ｍは、タップサーチ動作の間に、初期設定としてクリアされ、これにより、等化ドライバ７６６１〜７６６Ｍが等化信号寄与分を生成することが実効的に無効になる。一実施形態では、ＴＷレジスタ９３７およびタップ重みレジスタ９３１Ｍの内容を加算回路９３２で加算し、加算されたタップ重み値を等化ドライバ７６６Ｍに供給する。この構成により、また、タップサーチ動作全体の最終段階までタップ重みレジスタ９３１Ｍをゼロにしておくことにより、ＴＷレジスタ９３７は、タップサーチ動作の間に等化ドライバ７６６Ｍに供給されたタップ重みを制御することが可能になる（代替実施形態では、マルチプレクサまたは他の選択回路を用いて、ＴＷレジスタ９３７またはタップ重みレジスタ７６６Ｍのいずれかを選択して、等化ドライバ７６６を駆動させることが可能である）。したがって、ＦＳＭ  ９３３は、図４６で説明した方法に従い、最初にレジスタ制御信号（たとえば、ＴＣＴＬおよびＭＣＴＬ）を発行してＴＷレジスタ９３７およびＭＴＷレジスタ９３５の内容をゼロにし、さらに、タップサーチインデックス（ＴＳＩ）９４０、一時インデックス（ＴＩ）９４１、タップソース選択インデックスｉ、および等化器タップインデックスｊをホールドするために用いられる内部状態変数をクリアする。次にＦＳＭ  ９３３は、ロード制御信号ＬＤ（Ｍ）（サーチ制御信号（ＳＣＴＬ）の一成分）をアサートして、現在のタップサーチインデックス９４０をサーチ結果バッファ９２８内の結果レジスタ９２９Ｍにロードし、それによって、最低レイテンシのタップデータソースを選択して、タップデータ値を等化ドライバ７６６Ｍに供給する。その後、ＦＳＭ  ９３３は、ＵＲＥＷ信号のアサートに応答して、ＲＥＵＤ［ｊ］の状態に応じて、（ＴＣＴＬ信号内のカウントアップ指示またはカウントダウン指示をアサートすることにより）ＴＷレジスタ９３７を適応的に更新する。前述のように、ＴＷレジスタ内のタップ重みが、加算回路９３２を介して等化ドライバ７６６に供給され、これにより、適応タップ重み更新が効果的に帰還されて、データ符号および誤差符号の判定に影響を及ぼす。ＴＷレジスタ９３７およびＭＴＷレジスタ９３５に記憶されている値が比較器９３８の各入力に供給され、比較器９３８は、応答として、ＴＷレジスタ９３７内のタップ重みの大きさがＭＴＷレジスタ９３５内のタップ重みの大きさを超えているかどうかを示す比較結果信号９３９を出力する。この比較結果信号９３９はＦＳＭ  ９３３に供給され、ＦＳＭ  ９３３は、ＴＷレジスタ９３７内のタップ重みが安定化されたこと（すなわち、カウント数がしきい値になるまでにディザリングすること）を確認した直後に、状態比較結果信号９２９を評価する。ＴＷレジスタ９３７に記憶されているタップ重みの大きさがＭＴＷレジスタ９３５内のタップ重みの大きさを超えていることを比較結果信号が示している場合は、ＦＳＭ  ９３３がＭＣＴＬ信号をアサートして、タップ重みをＴＷレジスタ９３７からＭＴＷレジスタ９３５に転送し、さらにタップサーチインデックス９４０を一時インデックス９４１にコピーする。この動作により、タップソース選択インデックスｉがタップデータソースの範囲いっぱいの最後まで進められた後、ＭＴＷレジスタ９３５には、タップサーチ動作中に、等化器タップｊについて生成された最大の大きさのタップ重みが含まれており、一時インデックス９４１は、対応するタップデータソースを示している。したがって、等化器タップインデックスｊの所与の値についての各タップサーチの完了時には、ＦＳＭ  ９３３は、しかるべき制御信号（ＳＣＴＬおよびＣｊ）をアサートして、一時インデックスをサーチ結果バッファ９２８内のレジスタ９２９ｊにロードし、最大タップ重み値をタップ重みレジスタ９３１ｊにロードする。次に、次の等化器タップのタップサーチを実施するために、等化器タップインデックスｊがインクリメントされる。最後の等化器タップ（すなわち、ｊ＝Ｍ）のタップサーチが完了した後、ＴＷレジスタ９３７の内容がクリアされる。これは、加算回路９３２で生成されたタップ重みに影響が及ぶのを避けるためである。
【０１７９】
一実施形態では、等化ドライバ７６６１〜７６６Ｍのすべてについてタップデータソースを選択したら、タップサーチ動作をさらに実行することはない。代替実施形態では、タップサーチ動作を定期的に繰り返すか、選択されたイベント（たとえば、システム構成、動作条件、しきい値エラーレートの変化）の検知に応答して繰り返すことが可能である。また、ライブデータの送信中にタップサーチ動作を実行することが可能なので（すなわち、トレーニングシーケンスまたは他のテストデータパターンの送信は、可能ではあるが、タップサーチ動作の実行には不要である）、ほぼ連続的なバックグラウンドタップサーチを可能にするために追加の受信等化器タップを設けることが可能である。図４８をさらに参照すると、たとえば、タップサーチ動作に等化ドライバ７６６Ｍを用いる代わりに、専用等化ドライバ７６６Ｓを用いて、成分等化信号を駆動することが可能である。すなわち、等化ドライバ７６６１〜７６６Ｍのそれぞれについてタップサーチを完了した後、サーチの間に生成された最低値の等化器タップ重みをＭＴＷレジスタ９３５にロードすることが可能であり（または、等化器タップＭに対するタップサーチで生成されたＭＴＷレジスタ９３５の内容を最低等化器タップ重みと見なすことが可能であり）、その最低値の等化器タップ重みを、等化ドライバ７６６Ｓに適応され、ＴＷレジスタ９３７に記憶されているタップ重みと継続的に比較することが可能である。ＴＷレジスタ９３７の内容が最低値の等化器タップ重みより大きいと判断された場合は、より最適なタップデータソースが見つけられている。その状況では、ＴＷレジスタ９３７の内容を用いて、しかるべきタップ重みレジスタ（すなわち、最低値の等化器タップ重みを収容しているタップ重みレジスタ）の内容を上書きすることが可能であり、一時インデックスを対応するサーチ結果レジスタ９２９に転送して、より最適なタップデータソースを選択することが可能である。このように、バックグラウンドタップサーチを、連続的に、定期的に、または選択されたイベントに応答して実行することが可能である。タップサーチ用に追加の等化ドライバを設けた場合は、加算回路９３２を省略することができ、等化ドライバ７６６Ｓ（すなわち、ＴＤＳ）に供給される追加のタップデータ値を適応モジュールにも供給して、対応する受信等化更新信号ＲＥＵＤ［Ｓ］の生成を可能にすることができることに注目されたい。
【０１８０】
タップデータソース選択のグループ化
図４７を再度参照すると、タップデータ線９０８のそれぞれは、シフトレジスタ７６８内で、Ｎ個の可能なタップデータソースのそれぞれと切り換え可能に結合されていることがわかる。そのような構成では、各等化器タップをＮ個のタップデータソースのうちの任意のタップデータソースで駆動することが可能であるが、所与のタップデータ線９０８とシフトレジスタ７６８との間の切り換え式相互接続の数が比較的多くなると、タップデータ線９０８の容量が増え、（タップデータ値を等化ドライババンク７６５に渡すために要する時間が原因となって）使用可能な最低レイテンシのタップデータソースに限りが生じる可能性がある。一実施形態では、各タップデータ線９０８を、タップデータソースの全セットの各サブセット（すなわち、グループ）と切り換え可能に結合して、タップデータ線９０８とタップデータソースとの間の切り換え式相互接続の数を減らす。たとえば、図４９は、選択回路９５０の実施形態を示している。ここでは、マルチプレクサ９５１１〜９５１５のそれぞれが、２０素子のシフトレジスタの中の４つの記憶素子の各サブセットにラウンドロビン形式で結合されている。より具体的には、マルチプレクサ９５１１は、４つの入力がそれぞれ、シフトレジスタの、素子１から始まる５つおきの記憶素子（すなわち、１、６、１１、１６）に結合されている。同様に、マルチプレクサ９５１２の入力は、シフトレジスタの、素子２から始まる５つおきの記憶素子（すなわち、２、７、１２、１７）に結合されており、その後のマルチプレクサも同様であり、マルチプレクサ９５１５の入力は、シフトレジスタの、素子５から始まる５つおきの記憶素子（すなわち、５、１０、１５、２０）に結合されている。（マルチプレクサ９５１２〜９５１５とのタップデータソース接続は、図４９には具体的に示していないことに注意されたい。これは、相互接続パターンが不明瞭にならないようにするためである）。この構成により、どのタップデータソースも選択可能であるが、各タップデータ線９０８は、２０個ではなく４個のタップデータソースとのみ切り換え可能に接続されている。代替実施形態では、タップデータソースをマルチプレクサに分配する方法が異なっていてもよい。たとえば、ラウンドロビン方式で分配する代わりに、最初の４つのタップデータソースをマルチプレクサ９５１１に結合し、２番目の４つをマルチプレクサ９５１２に結合する（以降も同様）という方式でもよい。また、代替実施形態では、タップデータソースに対するマルチプレクサの割合を高くしても低くしてもよい。
【０１８１】
高速シグナリングシステムでは、シンボル時間が比較的短い（１ナノ秒よりかなり低いことが多い）ので、反射は、複数の隣接シンボル時間にわたって拡散する傾向がある。したがって、多くのそのようなシステムでは、１つまたは複数の支配的な反射（または他の歪み）が複数の隣接シンボル時間にわたって出現する可能性がある。このような隣接シンボル時間を、本明細書では反射ウィンドウと称する。図４９の実施形態に関しては、タップデータソースのラウンドロビン分配によって、シフトレジスタ７６８内の隣接記憶素子をタップデータソースとして選択することが可能になり、それによって、反射ウィンドウに対応するタップウィンドウの選択が可能になることが理解されよう。たとえば、反射の中心がシンボル時間７（すなわち、サンプルレイテンシが７であるシンボル時間）にあって、シンボル時間５、６、８、および９に拡散する場合は、しかるべき選択信号Ｓ１〜Ｓ５を発行して、シンボル時間５〜９に広がるタップウィンドウを選択するようマルチプレクサ９５１１〜９５１５のそれぞれに指示を出すことが可能である。
【０１８２】
タップウィンドウサーチ
一実施形態では、タップデータ値を等化ドライババンクに供給するためにＭ個の個別タップデータソースを選択する代わりに、Ｍ個の隣接タップデータソースのセットで形成されるタップウィンドウ（または複数のタップウィンドウ）を選択して、タップデータ値を等化ドライババンクに供給することが可能である。そのような実施形態では、単一のタップウィンドウインデックス（ＴＷＩ）を、タップサーチ論理で生成し、タップ選択デコーダに供給して、選択信号Ｓ１〜ＳＭの対応するセットを生成することが可能である。たとえば、図５０は、タップウィンドウインデックスを、対応する５個の選択信号Ｓ１〜Ｓ５のセットにデコードする論理テーブル９５５を示している。２０個のタップデータソースを有する（すなわち、Ｎ＝２０の）実施形態では、１〜１６の範囲のタップウィンドウインデックスにより、可能なタップウィンドウのそれぞれが選択可能であり、タップウィンドウインデックスをインクリメントするごとに、図４９のシフトレジスタ７６８の上方にある呼称ＴＷ１、ＴＷ２、ＴＷ３、．．．、ＴＷ１４、ＴＷ１５、ＴＷ１６で示される、インクリメントによってシフトされたタップウィンドウが選択される。したがって、ＴＷＩ＝１場合は、選択信号Ｓ１〜Ｓ５が、タップデータソース１〜５を選択するように設定される（すなわち、Ｓ１＝Ｓ２＝Ｓ３＝Ｓ４＝Ｓ５＝１であり、これによって、図４６のマルチプレクサ９５１１〜９５１５のそれぞれの第１の入力位置が選択される）。ＴＷＩ＝２の場合は、選択信号が、タップデータソース２〜６を選択するように設定される（すなわち、Ｓ１＝２によってマルチプレクサ９５１１の第２の入力位置が選択され、Ｓ２＝Ｓ３＝Ｓ４＝Ｓ５＝１によってマルチプレクサ９５１２〜９５１５のそれぞれの第１の入力位置が選択される）（以降も同様）。図５０では、所与の選択信号によって選択されたタップソースが、対応する選択信号の隣りに括弧付きで示されている。代替実施形態では、複数のタップウィンドウインデックスを選択信号の複数のセットにデコードすることが可能である。
【０１８３】
図５１は、例示的なタップウィンドウサーチ動作を示している。ブロック９６０で、タップウィンドウインデックス（ＴＷＩ）および一時インデックス（ＴＩ）を１に初期設定し、最大総計重み（ＭＡＷ）値をゼロに初期設定する。（たとえば、図５０に示すように）タップウィンドウインデックスを用いてＭ個の隣接タップデータソースのセットを選択して、タップデータ値を等化器バンク（たとえば、図３８の等化器バンク７６５）に供給する。したがって、タップウィンドウインデックスを１に初期設定することにより、最初の、最低レイテンシのタップウィンドウが選択される。ブロック９６１で、すべての等化器タップにおいて収束状態が検知されるまで、ＵＲＥＷ信号に応答して、適応モジュールで生成された受信等化器更新（ＲＥＵＤ）信号に応じて、（タップウィンドウインデックスに応じて）選択されたタップウィンドウから供給された等化器タップのタップ重みを適応させる。判定ブロック９６２で、各等化器タップ重みの大きさの和によって形成される総計重み（すなわち、Σ｜ＴＷ｜）を、最大総計重みと比較する。現在のタップウィンドウインデックスの総計重み（すなわち、現在の総計重み）が最大総計重みより大きい場合は、ブロック９６３で、現在の総計重みを新しい最大総計重みにして、タップ重みインデックスを一時インデックスに記録する。ブロック９６４で、次のタップウィンドウを選択するためにタップウィンドウインデックスをインクリメントし、タップウィンドウインデックスが最後の有効なタップウィンドウインデックスを超えてインクリメントされていない場合は、ブロック９６１、９６２、９６４、および必要に応じて９６３の動作を繰り返す。適応タップ重み生成に最後の有効なタップウィンドウインデックスが用いられた後（これは判定ブロック９６５で判断される）、一時インデックスには、最大総計タップ重みを発生させたタップウィンドウインデックスが収容されている。したがって、ブロック９６６で、タップウィンドウインデックスに一時インデックスの値を割り当てて、タップウィンドウサーチを終了する。
【０１８４】
図５１をさらに参照すると、一実施形態では、ブロック９６３で新しい最大総計重みが記録されると必ず、個々のタップ重みの値も記録される。この動作により、タップウィンドウサーチを終了し、所望のタップウィンドウが選択された後、ブロック９６７に示すように、所望のタップウィンドウに対して生成されたタップ重みをタップ重みレジスタにリロードして初期条件を設定する。代替実施形態では、ブロック９６７でタップ重みレジスタをクリアして、所望のタップウィンドウインデックスに対応するタップ重みが適応的に再生成されることを可能にすることができる。
【０１８５】
図５２は、タップウィンドウ制御回路９７５の実施形態を示している。タップウィンドウ制御回路９７５は、タップウィンドウサーチ論理９７７と、タップ選択デコーダ９１０と、レジスタバンク９１４と、大きさ加算回路９７９とを有する。タップウィンドウサーチ論理９７７は、有限状態機械９８０と、インデックスデコーダ９８３と、最大総計重み（ＭＡＷ）レジスタ９８１と、タップウィンドウインデックス（ＴＷＩ）レジスタ９８５と、一時インデックス（ＴＩ）レジスタ９８７と、比較器９８２とを含む。タップウィンドウサーチ動作の間に、有限状態機械９８０は、最初に制御信号ＭＣＴＬおよびＩＣＴＬを、それぞれ、ＭＡＷレジスタ９８１およびＴＷＩレジスタ９８５に発行して、それらのレジスタを初期値に設定する（たとえば、ＭＡＷレジスタをゼロにし、ＴＷＩレジスタを初期タップウィンドウインデックスに設定する）。ＦＳＭ  ９８０はさらに、レジスタバンク９１４内のタップ重みレジスタ９１５１〜９１５Ｍに制御信号Ｃ１〜ＣＭを発行して、それらのレジスタの内容をゼロにする。一実施形態では、ＴＷＩレジスタを、最低レイテンシのタップウィンドウを選択するタップウィンドウインデックス（たとえば、図４４および４５に示すような、シフトレジスタ７６８内のＭ個のタップデータソースのうちの最初のセット）で初期設定して、タップデータ値を等化ドライババンクに供給する。その後、ＦＳＭ  ９８０は、適応モジュールからのＵＲＥＷ信号８５２に応答して、受信等化更新信号８６０（ＲＥＵＤ［Ｍ：１］）に応じて、（制御信号Ｃ１〜ＣＭを介して）インクリメント／デクリメント信号をタップ重みレジスタに発行する。この動作により、レジスタ９１５１〜９１５Ｍ内のタップ重み値のそれぞれが、繰り返し、かつ適応的にアップ／ダウン調節され、最終的に収束状態（たとえば、前述のような、所定数のステップによるディザリングの上下）に達する。レジスタ９１５１〜９１５Ｍ内のタップ重みは、たとえば図４７に示すように、等化ドライババンクに供給され、タップ重みの大きさ成分は、大きさ加算回路に供給される。大きさ加算回路は、タップ重みレジスタ９１５１〜９１５Ｍから受け取ったタップ重みの大きさを加算し、加算結果である総計重み値９８４を比較器９８２の第１の入力に出力する。ＭＡＷレジスタ９８１内に記憶された最大総計重みは比較器の第２の入力に供給され、比較器は、総計重み９８４がＭＡＷレジスタ９８１に記憶されている最大総計重みより大きいかどうかを示す比較結果信号９３９を生成する。したがって、所望のタップウィンドウインデックスに対してタップ重みが収束状態に達したことが検知された後、ＦＳＭ  ９８０は、比較結果信号９３９を評価し、総計重み９８４が最大総計重みより大きいことが示された場合には、制御信号ＭＣＴＬおよびＴＣＴＬを発行して、総計重み９８４を、新しい最大総計重みとして、ＭＡＷレジスタ９８１にロードし、対応するタップウィンドウインデックスをＴＷＩレジスタ９８５からＴＩレジスタ９８７にロードする。その後、ＦＳＭ  ９８０は、次のタップウィンドウに対するタップ重みの適応化を可能にするために、（たとえば、１つまたは複数のしかるべきインデックス制御信号（Ｉ���ＴＬ）を発行することによって）ＴＷＩレジスタ内のタップウィンドウインデックスをインクリメントする。ＦＳＭ  ９８０は、タップウィンドウインデックスがインクリメントされるたびにタップ重みレジスタ９１５１〜９１５Ｍの内容をクリアすることが可能であり、または代替として、前のタップウィンドウインデックスに対して生成された値からタップ重みレジスタが収束を開始するようにすることが可能である。いずれの場合も、各タップウィンドウインデックスに対してタップ重みが適応的に生成された後（新しい最大総計重みが生成されると、ＭＡＷレジスタ９８１およびＴＩレジスタ９８７が更新される）、全体の最大総計重みを発生させたタップウィンドウのインデックスがＴＩレジスタ９８７に収容されている。したがって、タップウィンドウサーチ動作の最後には、ＴＩレジスタ９８７の内容がＴＷＩレジスタ９８５にロードされ、それによって、最大総計重みを発生させたタップウィンドウが選択され、タップデータ値が等化ドライババンクに供給される。図５１を参照して前述したように、タップウィンドウサーチ動作の最後にタップ重みレジスタ９１５１〜９１５Ｍの内容をクリアすることが可能であり、あるいは、タップウィンドウサーチ動作の最後にタップ重みレジスタ９１５１〜９１５Ｍの内容の値を保持させることが可能である。代替として、最大総計タップ重みを生成するために用いられたタップ重み値が一時レジスタに記憶される実施形態では、一時レジスタからのタップ重み値をタップ重みレジスタ９１５１〜９１５Ｍにロードすることが可能である。複数のタップウィンドウ選択をサポートする実施形態では、複数のタップウィンドウサーチ動作を次々に実行してタップウィンドウインデックスを決定することが可能である。
【０１８６】
タップウィンドウ選択基準としての最大アイ開口
異なるシンボルレイテンシにおける信号歪みは互いに独立であることが多いが、歪み自体が反射を発生させる可能性がある。たとえば、信号反射は、それ自体では、元のプライマリ反射からある程度の数のシンボル時間が経ってから受信機入力に到達する信号反射（本明細書ではセカンダリ反射と称する）を発生させる可能性がある。判定帰還型等化のコンテキストでは、プライマリ反射を相殺するタップデータソース選択および対応するタップ重みは、セカンダリ反射に対応するサンプルレイテンシを有するタップデータソースが等化器タップに割り当てられていない場合でもセカンダリ反射も相殺する可能性がある。この現象は、タップウィンドウ選択にとっての課題を提示する。プライマリ反射を相殺するように選択された等化器タップが、セカンダリ反射を偶発的に相殺する可能性があり、これによってもたらされる歪み軽減の利点が等化器タップ重みだけでは表されないからである。すなわち、所与のタップウィンドウ選択の歪み低減値を、対応する最大総計重みで正確に表すことができない。より具体的には、大きさＸのプライマリ反射の相殺、ならびに大きさＹを有するセカンダリ反射の相殺をもたらす第１のタップウィンドウ選択は、実際に達成されるＸ＋ＹではなくＸだけに対応する総計重みを発生させる。したがって、第２のタップウィンドウ選択が、Ｘより大きくＸ＋Ｙより小さい総計重みを発生させた場合は、この第２のタップウィンドウが、歪み軽減効果が第１のタップウィンドウより弱いとしても、総計重みがより大きいということで最終タップウィンドウとして選択される可能性がある。後述の代替実施形態では、総計タップ重み以外の指標を用いて、最適でないタップウィンドウ選択の可能性を減らす。
【０１８７】
タップウィンドウ選択基準としての最大アイ開口
代替のタップウィンドウサーチ動作では、図３８のサンプラ２１１および２１３（または本明細書で説明した他のサンプラ）で生成されたデータサンプルおよび誤差サンプルを用いて、異なるタップウィンドウ設定に対するデータアイ開口の相対的な大きさを決定する。そのようにして、最大アイ開口を発生させるタップウィンドウを、最終タップウィンドウとして選択することが可能である。各種実施形態では、高さ、幅、または面積が最も大きいアイ開口を発生させるタップウィンドウを最終タップウィンドウとして選択する。
【０１８８】
図５３は、公称のサンプリング時間に対する様々な位相オフセットおよび／または公称の判定しきい値に対する様々な電圧オフセットでの差動信号送信のシーケンスをサンプリングすることによって生成されたデータアイ１０００のグラフを示している。そのようなグラフをシュムープロットと呼ぶことがある。陰影をつけた領域１００１で示されるように、データアイの寸法は、シグナリング線の現在および過去の状態の影響、ならびに可能性として１つまたは複数の隣接信号線の状態の影響（すなわち、クロストーク）による様々な信号歪みを反映して、その高さおよび幅が統計的に不確定である。不確定領域内の信号レベルがガウス分布であると仮定すると、データレベルしきい値ＤＬＥＶ＋およびＤＬＥＶ−が上下の不確定領域のそれぞれの平均に対して適応的に駆動され、前述のクロックをそろえる手法により、サンプリングクロック遷移を、不確定領域の左右の平均の間にそろえることが可能である。データレベルしきい値間のオフセットは平均のアイ高さを示すが、この平均は、上下（または左右）の不確定領域の幅を表さないので、アイ開口の大きさを示すものではない。これに対し、不確定領域の内部境界１００３（本明細書では誤差境界と称する）は、データアイ開口の大きさを反映し、測定された場合には、様々なタップウィンドウ選択の相対的な効果の評価に用いることが可能である。
【０１８９】
一実施形態では、誤差サンプルは、着信信号と比較されたデータレベルしきい値が着信信号より大きいか小さいかに応じて、それぞれ、論理「１」または論理「０」の状態として解決される。したがって、図５３に示すように、正の着信信号（すなわち、ｓｇｎ（ｘ’ｎ）＝「１」）は、上側データレベルしきい値（ＤＬＥＶ＋）を超える場合には論理「０」の誤差サンプルを発生させ、超えない場合には論理「１」の誤差サンプルを発生させる。逆に、負の着信信号（ｓｇｎ（ｘ’ｎ）＝「０」）は、下側データレベルしきい値（ＤＬＥＶ−）を下回る場合には論理「１」の誤差サンプルを発生させ、下回らない場合には論理「０」の誤差サンプルを発生させる。この観察の結果として、上下のデータレベルしきい値の間に収まる入力信号は、同じ状態のデータサンプルおよび誤差サンプルを発生させ、上下のデータレベルしきい値の外側に出る（すなわち、上側データレベルしきい値を上回るか、下側データレベルしきい値を下回るレベルを有する）入力信号は、異なる状態のデータサンプルおよび誤差サンプルを発生させる。したがって、データサンプル（Ｄ）と対応する誤差サンプル（Ｅ）との排他的ＯＲは、対応する信号レベルがデータレベルしきい値の間に収まるか（Ｄ  ｘｏｒ  Ｅ＝０）、データレベルしきい値の外側に出るか（Ｄ  ｘｏｒ  Ｅ＝１）を示す。
【０１９０】
一実施形態では、誤差サンプル生成およびデータサンプル生成の前述の特性を利用して、上下の誤差境界をサーチし、それによって、所与のタップウィンドウ選択のデータアイ高さの測定値を得る。より具体的には、誤差境界の内側になる既知の値から正の方向にデータレベルしきい値のステップをインクリメントしていき、各ステップにおいてデータサンプルと誤差サンプルとの排他的ＯＲを検査し、着信信号がデータレベルしきい値より低い（すなわち、排他的ＯＲがゼロである）サンプルを発生させるデータレベルしきい値を識別することによって、誤差境界自体の相対値を決定することが可能である。
【０１９１】
図５４は、単一誤差サンプラを有する受信機における例示的な誤差境界サーチ動作と、対応するデータレベルしきい値ＤＬＥＶとを示している。データレベルがデータアイ１０００の上側誤差境界１００３ａと下側誤差境界１００３ｂとの間になるように、データレベルしきい値が最初にゼロ値に設定され（すなわち、ＤＬＥＶ（１）＝０）（代替実施形態では他の初期値を用いることが可能）、所定の数のデータサンプルと誤差サンプルのペアが生成される（たとえば、データアイの統計的不確定性を反映するのに十分なサンプル）。データアイが開いていると仮定すると、着信信号が論理「１」のデータサンプルを発生させた場合は、データレベルしきい値の設定により、対応する誤差サンプルは論理「０」である（すなわち、ＤＬＥＶ−信号レベルは負になる）。逆に、着信信号が論理「０」のデータサンプルを発生させた場合、誤差サンプルは論理「１」である。したがって、データサンプルと誤差サンプルとの排他的ＯＲは、論理「１」の結果を発生させる。一実施形態では、最初にデータレベルしきい値を正の方向に、ステップサイズ「ステップ」でインクリメントする。データレベルしきい値が上側誤差境界より下にとどまっている限り、データサンプルおよび誤差サンプルは異なる状態を有し、したがって、排他的ＯＲの結果が論理「１」になる。この結果を図５４の表に示す。表は、インクリメントにより高くなっていくＤＬＥＶ設定と、各ＤＬＥＶ設定および対応する排他的ＯＲの結果として可能なデータサンプルおよび誤差サンプルを示している。図に示すように、データレベルしきい値の最終ステップ（すなわち、ＤＬＥＶ＝ｆ＊ｓｔｅｐ）において、データレベルしきい値が誤差境界と交差する。したがって、論理「１」のデータサンプルを発生させるが、レベルが誤差境界にある着信信号は、排他的ＯＲの結果が論理「０」になる。これは、上側誤差境界に達していることを示している。この時点で、値２＊ｆが現在のタップウィンドウ選択のアイ高さの測定値として記録されるように、下側誤差境界が対称であると仮定することが可能である。代替として、下側誤差境界の値を決定するために、データレベルしきい値をゼロ（または−ステップ）にリセットし、その後、負の方向にステップをインクリメントしていくことが可能である。アイ高さの測定値はｆ＋ｇとして記録される（ｇは、下側境界に達するまでに必要な負のステップ数である）。図５４をさらに参照すると、代替として、（アイの正側および負側の両方の）誤差境界の外側または不確定領域の内側にある初期値から、ちょうど誤差境界の内側に収まる最終値までデータレベルしきい値のステップを進めていくことによって、上下の境界が見つかることに注意されたい。どのような方法でも、境界が決定されれば、アイ高さの測定値を、可能なタップウィンドウ選択ごとに比較することによって、最大アイ高さを発生させるタップウィンドウを決定することが可能である。
【０１９２】
図５５に示した代替実施形態では、複数のアイ高さ測定を行う。それぞれの測定は、データアイ１０００内の異なるクロック位相オフセット（ＰＯ）で行っており、これによって、所与のタップウィンドウ選択に対する開いたアイ面積の測定値が得られる。すなわち、図５４を参照して説明したアイ高さ測定は、初期位相オフセットＰＯ（０）で行い、その後、位相オフセットを正の方向にインクリメントして繰り返し行う。各位相オフセットで決定されたアイ高さを蓄積していくと、アイ面積値が得られる。位相オフセットがゼロのアイ高さを発生させた場合は、その前の位相オフセットが正の方向における最後の位相オフセットであったと考えられ、このプロセスを負の位相オフセットの方向に繰り返すと、アイ面積の測定が完了する。たとえば、図５５では、ＰＯ（ａ）は、正の位相オフセット方向における最後の位相オフセットであり、ＰＯ（ｂ）は、負の位相オフセット方向における最後の位相オフセットである。可能なタップウィンドウ選択のそれぞれに対して決定されたアイ面積を比較すると、最大アイ面積を発生させるタップウィンドウを決定することが可能である。
【０１９３】
さらに別の実施形態では、各位相オフセットでアイ高さ測定を開始し、アイ高さが非ゼロになるか、所定値より大きくなったら測定を中止する。ゼロのアイ高さ（または所定値未満のアイ高さ）が検出されたときの正および負の位相オフセットが、アイ幅の測定値として用いられる。たとえば、図５５では、アイ幅をａ＋ｂとして記録することにより、アイ幅の相対値を示すことが可能である。アイ高さおよびアイ面積の場合と同様に、可能なタップウィンドウ選択のそれぞれに対してアイ幅を決定し、比較すると、最大アイ幅を発生させるタップウィンドウを決定することが可能である。
【０１９４】
図５６は、タップウィンドウサーチコントローラ１０５０の実施形態を示している。タップウィンドウサーチコントローラ１０５０は、最大アイ開口（たとえば、最大アイ高さ、最大アイ幅、または最大アイ面積）を与えるタップウィンドウをサーチする。タップウィンドウサーチコントローラ１０５０は、有限状態機械１０６０と、排他的ＯＲゲート１０８５と、トラップ回路１０８７と、タップウィンドウインデックス（ＴＷＩ）レジスタ１０７１と、一時インデックス（ＴＩ）レジスタ１０７３と、最大アイ（ＭＥ）レジスタ１０６１と、アキュムレータ１０６３と、正の誤差境界（ＰＥＢ）レジスタ１０６７と、負の誤差境界（ＮＥＢ）レジスタ１０６９と、加算回路１０８３と、差分回路１０８１と、比較器１０６５と、マルチプレクサ１０７５と、インデックスデコーダ９８３とを含む。有限状態機械１０６０は、サーチイネーブル信号１０５８（ＳＥ）をアプリケーション論理または他の制御回路から受け取り、サンプリングクロック信号２１０（または他のクロック信号）および等化重み（ＲＥＷ）１０６２（または代替として、図４７の実施形態と同様の、フィルタリングされているかフィルタリングされていない受信等化更新信号（ＲＥＵＤ）８６０）を適応モジュール１０５１から受け取る。適応的に更新されたおよびデータサンプル２１６（ｓｇｎ（ｘ’ｎ））および誤差サンプル２１８（ｓｇｎ（ｅｎ））を受け取る。
【０１９５】
図５１および５２を参照すると、サーチイネーブル信号１０５８がアサートされると、タップウィンドウサーチコントローラ１０５０内でサーチモードが起動される。まず、図５７のブロック１１０１で、タップウィンドウサーチコントローラ１０６０が、タップウィンドウインデックスを、最低レイテンシのタップウィンドウを選択するように設定し（たとえば、ＴＷＩレジスタ１０７１に値１を割り当て）、最大アイ値および一時インデックスをクリアする（ＭＥレジスタ：＝０、ＴＩレジスタ：＝０）。ブロック１１０３で、収束状態が検知されるまで、データレベルしきい値２２０、送信プリエンファシスタップ重み１０６４（ＴＰＷ）、および受信等化器タップ重み１０６２を適応させるよう、適応モジュール１０５１を有効にする。図５６の実施形態では、ＦＳＭ  １０６０は、受信等化タップ重み１０６２、送信プリエンファシスタップ重みの両方、および適応されたデータレベル（ＡＤＬＥＶ）を適応モジュールから受け取り、これらの値の安定化に基づいて収束状態を識別することが可能である。代替実施形態では、タップ重み自体の代わりに、受信等化更新値（ＲＥＵＤ）および／または送信プリエンファシス更新値（ＴＰＵＤ）をＦＳＭ  １０６０に供給する。また、適応モジュール１０５１自体が、いつ収束状態に到達したかを判定し、応答としてＦＳＭ  １０６０に通知することも可能である。
【０１９６】
図５７のブロック１１０４で、タップ重みおよびデータレベルの収束が検知された後、ＦＳＭ  １０６０は、適応化一時停止信号（ＳＡ）１０５４を適応モジュール１０５１に発行して、受信等化タップ重み１０６２、送信プリエンファシスタップ重み、およびデータレベルしきい値２２０の適応化を無効にする。ブロック１１０５で、ＦＳＭ  １０６０は、アイ面積サーチに備えて状態変数およびアキュムレータ１０６３を初期設定する。より具体的には、ＦＳＭ  １０６０は、しかるべきアキュムレータ制御信号（ＡＣＴＬ）をアサートしてアキュムレータ１０６３をゼロにリセットし、位相制御インクリメント（ＰＣＩ）を＋１に初期設定し、位相制御オフセット（ＰＣＯ）をゼロにオフセットする。クロックデータリカバリ回路または他の制御位相タイミングソースを含む実施形態では、ＦＳＭ  １０６０は、１０５６に示されるように、ＰＣＯ値をタイミングソースに出力して、サンプリングクロック信号２１０における、ＰＣＯ指示の位相オフセットを確立する。たとえば、ＰＣＯ値を、図２５の補間器６８７内の補完制御ワードと加算して、所望の位相オフセットを有するサンプリングクロック信号２１０を発生させることが可能である。
【０１９７】
図５７のブロック１１０７で、ＦＳＭ  １０６０は、ＰＣＯ値によって指示および確立された位相オフセットでのアイ高さサーチに備えて、追加状態変数および正の誤差境界（ＰＥＢ）レジスタ１０６７を初期設定する。具体的には、ＦＳＭ  １０６０は、サーチデータレベル（ＳＤＬＥＶ）値をゼロにクリアし、データレベルインクリメント（ＤＬＩ）を＋１に設定し、記憶レジスタポインタＳＰで正の誤差境界レジスタ１０６７をポイントする。ブロック１１０９で、ＦＳＭ  １０６０は、図５４を参照して説明したこととほぼ同様に、ブロック１１３１〜１１４１の動作を実行することによって、データレベルサーチを実行する。したがって、図５１および５２の実施形態では、ＦＳＭ  １０６０は、ブロック１１３１でデータレベルサーチ信号１０７４（ＤＬＳ）をアサートすることによってデータレベルサーチを初期設定する。データレベルサーチ信号１０７４は、マルチプレクサ１０７５の制御入力に供給され、マルチプレクサ１０７５は、サーチデータレベル（ＳＤＬＥＶ）およびデータレベルしきい値２２０（ＤＬＥＶ）を入力として受け取り、ＳＤＬＥＶまたはＤＬＥＶのいずれかを、マルチプレクスデータレベルしきい値（ＭＤＬＥＶ）１０５２として誤差サンプラに出力する。より具体的には、データレベルサーチ信号１０７４がアサートされた場合は、マルチプレクサ１０７５が、サーチデータレベルＳＤＬＥＶを選択して、供給されたマルチプレクスデータレベルしきい値１０５２を誤差サンプラに供給する。ブロック１１３３で、所定数（Ｑ）のペアのデータサンプルおよび誤差サンプルを取り込み、ゲート１０８５で排他的ＯＲを行い、その結果をトラップ回路１０８７に供給する。ブロック１１３５で、トラップ回路１０８７の状態を評価して、所定の数の、同じ状態のデータサンプルおよび誤差サンプルが生成されたかどうかを判定する（正のデータサンプルは、信号レベルがデータレベルしきい値を下回った結果であり、負のデータサンプルは、信号レベルがデータレベルしきい値を上回った結果である）。一実施形態では、トラップ回路１０８７は、（たとえば、排他的ＯＲゲート１０８５の出力がローになるのをラッチすることによって）同じ状態のデータサンプルおよび誤差サンプルのインスタンスを１つ検出すると、境界発見信号１０８８をアサートする。代替実施形態では、トラップ回路１０８７は、同じ状態のデータ／誤差サンプルの通知があるごとにインクリメントされるカウンタを含み、同じ状態のデータ／誤差サンプルの通知がしきい値の数だけ検出された場合に境界発見信号１０８８をアサートする。いずれの場合も、境界発見信号１０８８がアサートされない場合（判定ブロック１１３５で判定される）は、ＦＳＭ  １０６０が、ブロック１１３７で示されるように、サーチデータレベルをデータレベルインクリメントだけインクリメントし、ブロック１１３３および１１３５のサンプル生成動作およびトラップ回路評価動作が繰り返される。この動作により、境界発見信号１０８８がアサートされるまで、サーチデータレベルが繰り返し調節される（ＤＬＩが正の場合は上に調節される）。境界発見信号１０８８がアサートされた場合は、誤差境界が見つかっており、ブ��ック１１３９に示されるように、ＦＳＭ  １０６０が制御信号を発行して、レジスタポインタでポイントされているレジスタ（すなわち、初期データレベルサーチにおけるＰＥＢレジスタ１０６７）にサーチデータレベルの値（たとえば、データレベルしきい値の生成に用いられるデジタル値）をロードする。次にブロック１１４１で、データレベルサーチ信号１０７４がデアサートされる。
【０１９８】
ブロック１１０９でのデータレベルサーチで上側誤差境界が見つかった後、ＦＳＭ  １０６０は、下側誤差境界のサーチに備えて内部状態変数を初期設定する。すなわち、図５７のブロック１１１４で、サーチデータレベルをゼロにリセットし、データレベルインクリメントを負の値（この例では−１）に設定し、レジスタポインタで負の誤差境界（ＮＥＢ）レジスタ１０６９をポイントする。その後、ブロック１１１６でデータレベルサーチを実行して下側誤差境界を見つけ（すなわち、同じ状態のデータ／誤差サンプルがしきい値の数（または１つ）だけ見つかるまで、ブロック１１３１〜１１４１の動作を実行してサーチデータレベルをデクリメントする）、対応するサーチデータレベル値をＮＥＢレジスタ１０６９にロードする。ＰＥＢレジスタ１０６７およびＮＥＢレジスタ１０６９にある上側誤差境界および下側誤差境界を差分回路１０８１に供給する。差分回路１０８１は、それらの境界を引き算してアイ高さ値１０８２を生成する。この動作は、図５７のブロック１１１８である。アイ高さ値１０８２は、ＦＳＭ  １０６０および加算回路１０８３に供給される。アキュムレータ１０６３内に記憶されている蓄積アイ面積も加算回路１０８３に供給され、これによって加算回路１０８３は、差分回路１０８１からのアイ高さ値１０８２出力を含む、更新された蓄積アイ面積１０８４を生成することが可能である。この加算回路出力はアキュムレータ１０６３の入力に結合されており、これによって、更新された蓄積アイ面積１０８４をアキュムレータ１０６３にロードすることが可能になる。ＦＳＭ  １０６０は、所与の位相制御オフセット（ＰＣＯ）に対して生成されたアイ高さ値１０８２が正かどうか（すなわち、そのＰＣＯでアイが開いているかどうか）を確認してから、アイ高さ値１０８２が蓄積アイ面積に加算されることを可能にすることによって、アイ面積蓄積動作を管理する。したがって、図５７の判定ブロック１１２１でアイ高さ値１０８２が正の場合に、ブロック１１２３でアイ高さと蓄積アイ面積との合計をアキュムレータ１０６３にロードして、更新された蓄積アイ面積を形成する。その後、ブロック１１２５で、位相制御インクリメントによって位相制御オフセットを調節し、新たなアイ高さ決定をブロック１１０７から実行する。
【０１９９】
判定ブロック１１２１でアイ高さが正でない場合、ＦＳＭ  １０６０は、データアイのエッジに達していないと結論づける。位相制御インクリメントが正であって（たとえば、判定ブロック１１２７で判定される）、データアイの最右部だけがサーチされている場合（すなわち、位相オフセットのステップがレイテンシの増えるオフセットの方向に進められ、データアイの最右部エッジで終わっている場合）は、ＦＳＭ  １０６０が、ブロック１１２９で、位相制御インクリメントを負の値に変更し、位相制御オフセットを位相制御インクリメントの値に設定し（すなわち、データアイの最左部へのステップを初期設定し）、ブロック１１０７から始める動作を繰り返して、データアイの最左部についてアイ高さの測定値を生成および蓄積する。負の位相制御インクリメントによって判定ブロック１１２７に達すると、データアイ全体が測定されたことになり、アキュムレータ１０６３内の値は、現在のタップウィンドウについて測定が完了したアイ面積を反映している。したがって、判定ブロック１１４３で、測定されたアイ面積を、ＭＥレジスタ１０６１内の最大アイ面積値と比較して、新しい最大アイ面積が見つかったかどうかを判定する。図５６の実施形態では、比較器１０６５が、この目的のためにアキュムレータ１０６３およびＭＥレジスタ１０６１の出力を受け取り、アキュムレータ１０６３内の測定されたアイ面積がＭＥレジスタ１０６１に記憶されている値より大きいかどうかを示す比較結果信号１０８６をＦＳＭ１０６０に発行する。測定されたアイ面積がＭＥレジスタ１０６１の記憶値より大きい場合、ＦＳＭ  １０６０は、測定されたアイ面積を（しかるべき制御信号ＭＣＴＬを発行することにより）ＭＥレジスタ１０６１にロードして新しい最大アイ面積を確立し、タップウィンドウインデックスを一時インデックスとして記録する（すなわち、ＴＷＩレジスタ１０７１の内容をＴＩレジスタ１０７３にロードする）。この動作は、図５７のブロック１１４５である。その後、ＦＳＭ  １０６０は、ブロック１１４７に示されるように、ＴＷＩレジスタ１０７１内のタップウィンドウインデックスをインクリメントし、タップウィンドウインデックスが最後の有効なタップウィンドウインデックスより大きくない場合には（判定ブロック１１４９）、そのタップウィンドウインデックスを用いて、新しい、測定されたアイ面積の生成をブロック１１０３から始める。インクリメントされたタップウィンドウインデックスが最後の有効なタップウィンドウインデックスより大きい場合は、可能なタップウィンドウのそれぞれについてアイ面積測定が行われたことになる。その場合、レジスタ１０７３内の一時インデックスは、ブロック１１５１に示されるように、最大アイ面積を発生させたタップウィンドウを示しており、この一時インデックスがＴＩレジスタ１０７３からＴＷＩレジスタ１０７１に転送されることによって、示されたタップウィンドウがタップデータ値を等化器バンクに供給することが可能になる。位相制御オフセットもゼロにリセットされる。一実施形態では、最大アイ面積サーチの最後に受信等化タップ重みもクリアして、最後のサーチ繰り返しで生成されたタップ重みが、選択された���ップウィンドウのタップ重みの初期セットとして用いられないようにする。代替実施形態では、最大アイ面積に対応する受信等化器タップ重みを、一時重みレジスタに記録し、最大アイ面積サーチの終了時にタップ重みレジスタに転送する。
【０２００】
代替実施形態では、アイ面積を比較するのではなく、各タップウィンドウ選択に対してアイ高さの測定を行い、それらの測定値を比較して、どのタップウィンドウ選択が最大アイ高さを発生させたかを決定することが可能である。また、各タップウィンドウ選択に対してアイ幅を測定して比較することによって、どのタップウィンドウ選択が最大アイ幅を発生させたかを決定することも可能である。いずれの場合も、最大測定値を発生させるタップウィンドウ選択を選択して、選択可能タップ判定帰還型等化器の等化器タップを供給することが可能である。
【０２０１】
等化回路
図３８を参照して前述したように、タップセレクタ７６９で選択されたタップデータ値をいくかの異なる等化回路で用いて歪みイベントの効果を打ち消すことが可能である。図５８に示す、等化受信機の一実施形態では、等化出力ドライバ１２４０をサンプリング回路１２２３と並列に結合して、各シンボル受信間隔（すなわち、受信機の入力に有効なシンボルが存在するシンボル時間）の間に、等化信号を信号経路２０２に戻す。この構成により、シンボル受信間隔の間に受信機に到達するレイテンシ歪みを、等化出力ドライバ１２４０の動作によって相殺（または少なくとも低減）することが可能である。
【０２０２】
図５９は、図５８の等化受信機のより詳細な実施形態を示している。図に示すように、サンプリング回路１２２３は、サンプラ１２４１と直列に結合された、任意の数の前置増幅器１２３８１〜１２３８Ｎを含むことが可能である。サンプラ１２４１は、入力信号のレベルを検出する回路であればどのようなタイプでもよく、たとえば、クロックエッジの立ち上がりまたは立ち下がりに応答して信号レベルをラッチするラッチ回路や、ある有限の時間幅（たとえば、シンボル時間またはシンボル時間の一部）にわたって入力信号を積分する積分回路を用いることが可能であり、これらに限定されない。等化出力ドライバ１２４０は、信号経路２０２（すなわち、第１の前置増幅器１２３８１の入力）に結合したり、代替として、前置増幅器１２３８のいずれかの出力に結合したりできる。また、後述するように、出力ドライバ１２４０をサンプラ１２４１に結合して、サンプリング動作に影響を及ぼすことも可能である。
【０２０３】
一実施形態では、図５３および５４の等化出力ドライバ１２４０は、等化信号のエッジ（すなわち、状態遷移）と着信データ信号のエッジとをそろえるために必要に応じて、サンプリング時点のタイミングを指定し、したがってシンボル受信間隔を定義するために用いられるクロック信号（すなわち、サンプリングクロック信号ＳＣＬＫ）からオフセットされた等化器クロック信号ＥＱＣＬＫをクロックとして用いる。このタイミング関係を図６０に示す。図に示すように、等化器クロック信号が着信シンボルストリームのエッジとそろっているので、等化値が、対応するシンボル受信間隔と同時に信号経路に送信される。後述するが、矢印１２４５で示すように、等化器クロック信号を、サンプリングクロック信号からさらにオフセットさせることにより、等化データ（すなわち、選択されたタップ値）を等化出力ドライバ１２４０または他の等化回路を通して伝搬させるために必要な時間を確保することが可能である。
【０２０４】
図６１は、図５８の等化出力ドライバ１２４０の実装に用いることが可能な電流シンク出力ドライバ１２５０を示している。この出力ドライバは、複数のサブドライバ回路１２５１１〜１２５１Ｎを含み、そのそれぞれが、出力ノード１２５４と基準電圧（この例ではグラウンド）との間に直列に結合された電流源１２５７、クロックトランジスタ１２５５、およびタップデータトランジスタ１２５３を含む。サブドライバ回路１２５１のタップデータトランジスタ１２５３の制御端子（たとえば、ゲート端子）が、選択回路からのタップデータ値（図６１のＥＱＤ１〜ＥＱＤＮ）のそれぞれを受け取るように結合され、電流源１２５７の制御端子が、タップ重み値ＥＱＷ１〜ＥＱＷＮのそれぞれに結合され、クロックトランジスタの制御端子が、等化器クロック信号ＥＱＣＬＫを受け取るように、共通に結合されている。この構成により、等化器クロック信号がハイになると、サブドライバ回路１２５１のそれぞれが、それぞれのタップ重みおよびタップデータ入力に応じて電流を供給する。たとえば、サブドライバ回路１２５１１について言えば、タップデータ値ＥＱＤ１がローの場合には、ゼロ電流（または無視できる電流）が出力ノード１２５４を介して引き込まれる。これに対し、タップデータ値ＥＱＤ１がハイの場合には、サブドライバ回路１２５１１が、タップ重みＥＱＷ１に応じて、出力ノード１２５４から（したがって、信号経路１２２２から）電流を引き込む。後述するように、本明細書に記載の出力ドライバ１２５０または他の等化回路に供給されるタップ重みは、あらかじめ決められた値であってもよく、低減すべき歪みのレベルに応じて動的に決定されてもよい。サブドライバ回路１２５１は出力ノードと並列に結合されているので、所与のシンボル時間の間に出力ドライバ１２５０で生成される全等化信号は、個々のサブドライバ回路１２５１からの寄与分の合計である。出力ドライバ１２５０は、等化器クロック信号がハイ（すなわち、ＥＱＣＬＫの偶数位相）のときのみ等化信号を出力することに注意されたい。補完等化器クロック信号（すなわち、／ＥＱＬＣＫ）がハイのときに等化信号を出力するように、出力ドライバ１２５０の追加インスタンスを設けることが可能である。また、回路１２５０のペアを用いて、差動信号ペアの成分信号を発生させることも可能である。シングルエンデッドシグナリングシステムでは、電流源１２５７を、ゼロ値タップ重みを受け取ったこと（すなわち、ＥＱＷ１＝０）に応答して公称電流を引き込むように設計して、負のタップ重みに応答して電流引き込みを低減するためのヘッドルームを与えることが可能である。
【０２０５】
図６２は、図６１を参照して説明したプルダウンサブドライバ回路１２５１の代わりに、等化出力ドライバ内で用いることが可能なプッシュプル型サブドライバ回路１２６０の実施形態を示している。プッシュプル型のサブドライバ回路１２６０では、電流は、タップデータ値ＥＱＤｉの状態に応じて、ドライバ出力を介してソースされるかシンクされる。サブドライバ回路１２６０は、スイッチングトランジスタ１２６３および１２６５と、ＡＮＤゲート１２６１とを含む。ＡＮＤゲート１２６１の第１の入力が、タップデータ値ＥＱＤｉを受け取るように結合され、ＡＮＤゲート１２６１の第２の入力が、等化器クロック信号ＥＱＣＬＫを受け取るようにクロック線に結合される。ＡＮＤゲート１２６１の出力は、トランジスタ１２６３および１２６５のゲート端子に結合され、これによって、等化器クロック信号の各ハイ位相の間に、タップデータ値がトランジスタ１２６３および１２６５のゲート端子に渡されて、サブドライバ回路１２６０の出力状態が確立される。すなわち、等化器クロック信号の１つおきの半サイクルは、サブドライバ回路１２６０の出力イネーブル間隔を構成する。所与の出力イネーブル間隔の間にタップデータ値ＥＱＤｉがハイになると、トランジスタ１２６５がオンになり、サブドライバ回路１２６０が出力ノード（ＯＵＴｉ）から電流をシンクさせる。逆に、出力イネーブル間隔の間にタップデータ値がローになると、トランジスタ１２６３がオンになり、出力ノードから電流がソースされる。さらに、図６２には示していないが、プルダウンタップデータトランジスタ１２６５とグラウンドとの間にプルダウンバイアス回路（たとえば、電流源）を結合することが可能であり、プルアップタップデータトランジスタ１２６３と電源基準電圧（たとえば、ＶＤＤ）との間にプルアップバイアス回路を結合することが可能であり、これらによって、プッシュプルサブドライバ回路１２６０の電流ソース強度およびシンク強度の重み付け制御が可能になる。さらに、サブドライバ回路１２６０の追加インスタンスを設けて、補完等化器クロック信号（／ＥＱＣＬＫ）および補完タップデータ値（／ＥＱＤｉ）をＡＮＤゲート１２６１に入力すると、サブドライバ回路１２６０が、等化器クロック信号の交互の半サイクルの間に等化信号を出力できるようになる。
【０２０６】
図６３は、等化出力ドライバ内部で用いることが可能なサブドライバ回路１２７５の別の実施形態を示している。サブドライバ回路１２７５は、それぞれがＡＮＤゲート１２６１１および１２６１２の出力に結合された制御端子を有する差動トランジスタペア１２７７を含む。ＡＮＤゲート１２６１１にはタップデータ値（ＥＱＤｉ）および等化器クロック信号（ＥＱＣＬＫ）が入力され、ＡＮＤゲート１２６１２にはタップデータ値の補完値（／ＥＱＤｉ）および等化器クロック信号が入力される。この構成により、等化器クロック信号の１つおきの半サイクルの間に、タップデータ値および補完タップデータ値が差動ペア１２７７のそれぞれの入力に加えられる。差動ペア１２７７の出力ノードは、それぞれの抵抗負荷１２８３（Ｒ）を介してプルアップされ、差動ペアのソース端子は、電流源１２８１を介してグラウンドに結合される。抵抗負荷１２８３は、たとえば、サブドライバ回路１２７５に含まれる抵抗素子ではなく、信号経路（図示せず）に結合された終端素子であってもよい。それによって、サブドライバ回路１２７５は、等化器クロック信号の１つおきの半サイクルの間に、相補的なタップデータ値ＥＱＤｉおよび／ＥＱＤｉに応じて、出力ノードＯＵＴｉおよび／ＯＵＴｉに差動等化信号を出力することが可能になる。サブドライバ回路１２７５の相手方インスタンスを設けて、等化器クロック信号の交互の半クロックサイクルの間に差動等化信号を生成することが可能である。電流源１２８１は、図６１を参照して説明した方式でタップ重み値ＥＱＷｉによって制御されるが、代替実施形態では、別の重み付けスキームを用いることも可能である（たとえば、抵抗素子１２８３の代わりに重みバイアスプルアップ素子を用いることが可能である）。
【０２０７】
図６４は、本発明の実施形態において用いることが可能な代替型の等化回路１２９０を示している。等化信号を信号経路に向けて駆動して着信信号の信号レベルを操作する代わりに、着信信号の前置増幅と組み合わせて等化を実施する。したがって、着信信号に加えられる前置増幅のレベルが操作の対象である。すなわち、等化回路１２９０は、信号経路に存在する信号のレベルではなく、前置増幅された信号のレベルを操作する。
【０２０８】
等化回路１２９０は、差動トランジスタペア１２９１、バイアス電流源１２９２、および抵抗負荷１２９３で形成される差動増幅器１２９４を含む。差動増幅された出力信号が出力線ＰＯＵＴおよび／ＰＯＵＴに生成されるように、差動入力信号がトランジスタペア１２９１のゲート端子に供給される。一実施形態では、増幅器１２９４が実効的に２段増幅器の初段を形成するように（すなわち、増幅器１２９４は前置増幅器）、出力線ＰＯＵＴおよび／ＰＯＵＴがサンプリング回路内の差動増幅器の入力端子に結合される。
【０２０９】
等化回路１２９０はさらに、前置増幅器の等化を行うために、差動増幅器１２９４に結合されたレベルシフト回路１２９６を含む。レベルシフト回路１２９６は、サブ回路１２９８１および１２９８２のペアを含み、そのそれぞれは、差動増幅器出力（ＰＯＵＴおよび／ＰＯＵＴ）のそれぞれ一方と、クロックトランジスタ１２９９との間に結合されている。信号サブ回路１２９８のそれぞれは、それぞれ複数のタップデータトランジスタ（１２９５１〜１２９５Ｎおよび１２９７１〜１２９７Ｎ）を含み、これらのトランジスタは差動増幅器出力とクロックトランジスタ１２９９との間に並列に結合されている。タップデータトランジスタ１２９５１〜１２９５Ｎの制御端子は、それぞれ選択されたタップデータ値ＥＱＤ１〜ＥＱＤＮを受け取るように結合されており、タップデータトランジスタ１２９７１〜１２９７Ｎの制御端子も同様に、選択されたタップデータ値の補完バージョン／ＥＱＤ１〜／ＥＱＤＮを受け取るように結合されている。一実施形態では、タップデータトランジスタ１２９５のそれぞれのサイズが、タップ重みＥＱＷＮ〜ＥＱＷ１のそれぞれを達成するように（幅と長さの比によって）調整される。この構成によって、それぞれのタップデータ値が、所望のタップ重みに応じて、選択された１つのタップデータトランジスタ１２９５の制御端子と結合されることが可能である。トランジスタ１２９７も同様に重み付けされ、したがって、所望のタップ重みに応じて、補完タップデータ値を結合することが可能である。タップデータトランジスタ１２９５（および１２９７）の個々の重みは、インクリメンタルに関連付けられるか（すなわち、ＥＱＷ１＝ＥＱＷ２＋Ｋ＝ＥＱＷ３＋２Ｋ．．．、Ｋは定数）、幾何級数的に関連付けられるか（すなわち、ＥＱＷ１＝ＥＱＷ２＊Ｋ＝ＥＱＷ３＊Ｋ２．．．）、他の任意の所望の関連付けが可能である（同じ重み値を有することや、一部が同じ重み値であることを含む）。
【０２１０】
クロックトランジスタ１２９９は、サブ回路１２９８の動作を可能にするために、等化器クロック信号の１つおきの半サイクルの間、オンになる。サブ回路１２９８は、選択されたタップデータ値に応じて、前置増幅器出力線（ＰＯＵＴまたは／ＰＯＵＴ）の一方から、他方より多くの電流を引き込むことによって、前置増幅された出力信号の間の差分を増やしたり減らしたり（あるいは差分の極性を変化させたり）するよう動作する。したがって、サブ回路１２９８は、差動増幅器１２９４で生成された前置増幅出力信号のレベルを差動でシフトするよう動作する。等化器クロック信号の交互の半サイクルの間に前置増幅器等化が可能になるように、等化回路１２９０の追加インスタンスを設けることが可能である。
【０２１１】
図６５は、図６４の回路１２９６と置き換えることが可能な代替レベルシフト回路１３０５を示している。回路１３０５では、タップデータトランジスタの差動ペア１３０７１−１３０７Ｎが、回路１２９６と同様に出力線ＰＯＵＴおよび／ＰＯＵＴに結合されているが、タップデータトランジスタのサイズを調整してタップ重み付けを達成する代わりに、タップ重み付けされた電流源１３１１１〜１３１１Ｎが、タップデータトランジスタの差動ペア１３０７１〜１３０７Ｎのそれぞれと直列に結合されている。たとえば、電流源１３１１１が、重み値ＥＱＷ１によって制御され（すなわち、重み値ＥＱＷ１に応じてバイアス電流を引き込み）、クロックトランジスタ１３０９１を介してタップデータトランジスタ１３０７１と結合される。同様に、電流源１３１１２は、重み値ＥＱＷ２によって制御され、クロックトランジスタ１３０９２を介してトランジスタ１３０７２と結合される（以降も同様である）。この構成によって、タップデータ値１３０７の各差動ペアからの所望の等化信号寄与分を確立するために、必要に応じて、（たとえば、ランタイム校正または製造時プログラミングによって）重み値ＥＱＷ１〜ＥＱＷＮを構成することが可能である。（すなわち、クロックトランジスタ１３０９を補完等化クロック／ＥＱＣＬＫで駆動することによって）等化器クロック信号の交互の半サイクルの間に前置増幅器等化が可能になるように、等化回路１２９０の追加インスタンスを設けることが可能である。
【０２１２】
図６６は、本発明の実施形態において用いることが可能な別の型の等化回路１３２０を示している。等化信号を信号経路に向けて駆動して着信信号の信号レベルを操作する代わりに、あるいは、前置増幅された信号のレベルを操作する代わりに、レベルシフト回路１３３０を差動サンプリング回路１３２８の低インピーダンス入力に結合し、レベルシフト回路１３３０を用いて入力信号のレベルを操作してから、サンプリングされた信号を取り込む。サンプリング回路は、（クロックトランジスタ１３３１を有効にする）サンプリングクロックの第１の半サイクルの間に差動入力（たとえば、図６４の前置増幅器１２９４の出力、すなわち、差動データ信号）の状態に応じて、入力ノードＳＩＮおよび／ＳＩＮをプリチャージする差動トランジスタペア１３２９を含む。サンプリングクロック信号の第２の半サイクルの間に、サンプリングクロック信号がローになることによってトランジスタ１３２１および１３２５がオンになり、それによって、トランジスタ１３２２、１３２３、１３２４、および１３２６で形成される交差結合ラッチが有効になって、ノードＳＩＮおよび／ＳＩＮでのプリチャージされた信号レベルの状態をラッチする。
【０２１３】
レベルシフト回路１３３０は、図６４の回路１２９６と類似しており、異なるのは、クロックトランジスタ１３４１が、等化器クロック信号ではなくサンプリングクロック信号（ＳＣＬＫ）によって有効になる点である。等化器クロック信号は、１つおきの半サイクルの間にスイッチングトランジスタ１３３５１〜１３３５Ｎおよび１３３９１〜１３３９Ｎをオンにするために用いられる。タップデータトランジスタ１３３３１〜１３３３Ｎは、タップデータ値ＥＱＤ１〜ＥＱＤＮのそれぞれによって制御され、スイッチングトランジスタ１３３５１〜１３３５Ｎのそれぞれと直列に結合されている。同様に、タップデータトランジスタ１３３７１〜１３３７Ｎは、スイッチングトランジスタ１３３９１〜１３３９Ｎと直列に結合され、補完タップデータ値／ＥＱＤ１〜／ＥＱＤＮのそれぞれによって制御される。一実施形態では、所定の重みＥＱＷ１〜ＥＱＷＮに応じて電流引き込み量が異なるようにして、異なるタップデータ値を可能にしてレベルシフト寄与分が異なるように、タップデータトランジスタ１３３３、１３３７およびスイッチングトランジスタ１３３５、１３３９のサイズを調整する。たとえば、一実施形態では、スイッチングトランジスタ１３３５および１３３９がオンになったときにトランジスタペア１３３３Ｎ／１３３５Ｎに引き込まれる電流がトランジスタペア１３３３１／１３３５１を流れる電流の２Ｎ−１倍になり、（トランジスタペア１３３７Ｎ／１３３９Ｎに引き込まれる電流がトランジスタペア１３３７１／１３３９１を流れる電流の２Ｎ−１倍になるように、スイッチングトランジスタ１３３５および１３３９をバイナリ重み付けする。他の重み付けスキームも利用可能であり、たとえば、高利得トランジスタペアの温度計コーディング、線形重み付けスキーム、または幾何級数（たとえば、バイナリ）重み付け、線形重み付け、温度計コーディング重み付けの任意の組み合わせが利用可能であり、これらに限定されない。
【０２１４】
一実施形態では、トランジスタ１３３７および１３３９がクロックトランジスタ１３４１より先にオンになるように、等化器クロックの位相がサンプリングクロック信号より進んでいる。この構成により、サンプリングクロック信号がハイになるときは、トランジスタ１３３３および１３３７がサンプリング回路の入力ノードＳＩＮおよび／ＳＩＮのレベルをシフトしようとしている。したがって、サンプリングクロック信号がハイになると、サンプリング回路の入力ノードＳＩＮおよび／ＳＩＮが、タップデータ値ＥＱＤ１〜ＥＱＤＮ、／ＥＱＤ１〜／ＥＱＤＮ、およびトランジスタ１３３３、１３３７のそれぞれの重みに応じて異なるようにディスチャージされる。したがって、サンプリング回路１３２８の入力ノードＳＩＮおよび／ＳＩＮにおける信号レベルが、レベルシフト回路１３３０によって、それぞれ異なるようにシフトされ、それによって、（差動ペア１３２９の制御端子に加えられた）着信データ信号における、反射またはその他の歪みに起因する静的オフセットが低減される。
【０２１５】
図６７は、図６６の回路１３３０と置き換えることが可能な代替レベルシフト回路１３４２を示している。レベルシフト回路１３４２は、タップデータトランジスタ１３３３、１３３７と、等化器クロックで動作するスイッチングトランジスタ１３３５、１３３９とを含み、これらは図６６を参照して説明したように結合されている。しかしながら、トランジスタ１３３５１〜１３３５Ｎのソース端子は、クロックトランジスタ１３３５に結合されるのではなく、それぞれ容量素子１３３４１〜１３３４Ｎを介してグラウンドに結合され、トランジスタ１３３９１〜１３３９Ｎのソース端子も同様に、それぞれ容量素子１３３８１〜１３３８Ｎを介してグラウンドに結合される。この構成により、タップデータトランジスタ１３３３および１３３７の入力に加えられたタップデータ値ＥＱＤ１〜ＥＱＤＮおよび補完タップデータ値ＥＱＤ１〜ＥＱＤＮの状態に応じて、サンプリング回路１３２８の低インピーダンス入力ＳＩＮおよび／ＳＩＮにそれぞれ可変容量が結合される。したがって、タップデータ値に応じて、異なるレベルの容量をサンプリング回路の入力ノードＳＩＮおよび／ＳＩＮに加えることにより、入力ノードのディスチャージレートを実質的に変化させ、したがって、入力ノードにおけるリチャージされた信号レベルに必要なだけ影響を及ぼして信号歪みを低減する。図６７の実施形態では、タップデータトランジスタ１３３３、１３３７およびスイッチングトランジスタ１３３５、１３３９のサイズが均一であり（すなわち、重みが均一であり）、容量素子１３３４、１３３８は、サンプリング回路１３２８の入力ノードに広範囲の容量を結合できるように重み付けされた容量値を有する。たとえば、一実施形態では、容量素子１３３４は、ソースとドレインが結合されたトランジスタによって実装され、容量素子１３３５２の容量が容量素子１３３５１の２倍であって、容量素子１３３５Ｎの容量が容量素子１３３５１の２Ｎ−１倍であるように、（たとえば、トランジスタの幅と長さの比を調節することによって）バイナリ重み付けされる。他の重み付け関係（たとえば、温度計コーディング、線形、均一、その他）も利用可能である。また、代替実施形態では、容量素子１３３４、１３３８を重み付けする代わりに（または容量素子１３３４、１３３８を重み付けするのに加えて）タップデータトランジスタ１３３３、１３３７および／またはスイッチングトランジスタ１３３５、１３３９を重み付けすることも可能である。
【０２１６】
この詳細説明における各セクションの表題は、参照の便宜のみのためであり、そのような各セクションの目的や範囲を定義、限定、解釈、または説明するものではない。また、本発明の具体的な実施形態を参照して本発明を説明してきたが、本発明の広い趣旨および範囲から逸脱することなく様々な修正や変更を行うのが可能であるのは明らかである。したがって、本明細書および図面は、限定的ではなく説明的にとらえられるべきである。
【図面の簡単な説明】
【０２１７】
【図１】先行技術のシグナリングシステムを示す図である。
【図２】チャネルで減衰した波形の理想化された増幅を示す図である。
【図３】本発明の実施形態によるシグナリングシステムを示す図である。
【図４】図３のシグナリングシステムの一実施形態におけるクロックとデータ信号との関係を示す図である。
【図５】図３に示された各出力ドライバの実装に用いることが可能な差動出力ドライバの実施形態を示す図である。
【図６】図３のシグナリングシステムにおいて得られる、ほぼフラット化されたチャネル応答に対応する波形を示す図である。
【図７】本発明の実施形態による適応モジュールを示す図である。
【図８】本発明の実施形態による電力スケーリング回路を示す図である。
【図９】本発明の別の実施形態による電力スケーリング回路を示す図である。
【図１０】図３に示されたデータサンプラおよび適応サンプラの実装に用いることが可能な差動サンプラの実施形態を示す図である。
【図１１】図１０のサンプラ内部の電流ＤＡＣの実装に用いることが可能な電流ＤＡＣの実施形態を示す図である。
【図１２】図３に示されたデータサンプラおよび適応サンプラの実装に用いることが可能なサンプラの代替実施形態を示す図である。
【図１３】等化器タップ重みのセットの適応的決定に用いることが可能なチャネルおよび受信側等化器の標準図である。
【図１４】２フェーズ更新動作による、送信プリエンファシスタップ重みの適応的決定を示す標準図である。
【図１５】図１４Ａおよび１４Ｂを参照して説明される、２フェーズのタップ重み更新動作のフロー図である。
【図１６】１フェーズ更新動作による、送信プリエンファシスタップ重みの適応的決定を示す標準図である。
【図１７】図１６を参照して説明される、１フェーズのタップ重み更新動作のフロー図である。
【図１８】本発明の実施形態によるマルチサンプル受信機を示す図である。
【図１９】本発明の実施形態によるマルチレベルシグナリングシステムを示す図である。
【図２０】図１９に示された各マルチレベル出力ドライバの実装に用いることが可能なマルチレベル出力ドライバの実施形態を示す図である。
【図２１】図１９のマルチレベルシグナリングシステム内部で用いられる、例示的な信号エンコードプロトコルを示す図である。
【図２２】本発明の別の実施形態による適応モジュールを示す図である。
【図２３】着信マルチレベル信号からデータおよびクロック情報を復元する、マルチサンプルマルチレベル受信機の実施形態を示す図である。
【図２４】図２３のマルチレベル受信機で受信される、連続する４−ＰＡＭデータ送信の間の可能な信号遷移を示す図である。
【図２５】図２３に示されたクロックリカバリ回路の実装に用いることが可能なクロックリカバリ回路の実施形態を示す図である。
【図２６】本発明の実施形態による、２倍速データレートマルチサンプル受信機を示す図である。
【図２７】図２６の受信機の一部の詳細図である。
【図２８】マルチサンプル受信機において選択される信号レベルを決定する例示的手法を示す図である。
【図２９】マルチサンプル受信機において選択される信号レベルを決定する代替手法を示す図である。
【図３０】サンプラの非線形性によって発生しうるサンプラ校正誤差を示す図である。
【図３１】各種実施形態による、しきい値でのオフセット校正動作の適用によって可能な、サンプラ校正誤差の低減を示す図である。
【図３２】一実施形態による、しきい値でのオフセット相殺動作を示す図である。
【図３３】本発明の実施形態によるマルチサンプルマルチレベル受信機を示す図である。
【図３４】誤差トラップゾーンと、その、例示的２−ＰＡＭデータ波形との関係を示す図である。
【図３５】本発明の実施形態による、トラップしきい値を生成するマルチサンプル受信機を示す図である。
【図３６】誤差トラップゾーンと、その、例示的４−ＰＡＭデータ波形との関係を示す図である。
【図３７】本発明の実施形態による、トラップしきい値を生成するマルチサンプルマルチレベル受信機を示す図である。
【図３８】選択可能タップ等化受信機を含むシグナリングシステムの実施形態を示す図である。
【図３９】送信プリエンファシスおよび選択可能タップ判定帰還型等化を用いることにより、図３８のシグナリングシステムにおける低レイテンシ歪みおよび高レイテンシ歪みが低減される様子を示す図である。
【図４０】エンベデッドスコーピングを用いて着信データ信号の時間ベースのトレースを生成する様子を示す図である。
【図４１】等化器のタップ選択およびタップ重みの決定に用いることが可能なエンベデッドスコーピング回路を有するシグナリングシステムを示す図である。
【図４２】図４１のシグナリングシステム内部でエンベデッドスコープによって取り込まれたパルスデータシーケンスの例示的な波形トレースを示す図である。
【図４３】図４１のシグナリングシステム内部でプリエンファシスタップ重み、受信機タップデータソース選択、および受信等化タップ重みを確立するフロー図である。
【図４４】更新された送信プリエンファシスタップ重みおよび受信等化タップ重みを生成するために図３８の等化受信機において用いることが可能な適応モジュールの実施形態を示す図である。
【図４５】送信プリエンファシスタップ重みと受信等化タップデータソース選択およびタップ重みとを確立するためにライブデータ送信中に実行可能な例示的構成動作を示す図である。
【図４６】例示的な受信等化器タップサーチを示す図である。
【図４７】図４６を参照して説明されるタップサーチ動作の実行に用いることが可能な判定帰還型等化器の実施形態を示す図である。
【図４８】代替実施形態によるタップ制御回路と、その、等化ドライババンクとの相互接続を示す図である。
【図４９】シフトレジスタ内で記憶素子の各サブセットに結合された構成要素マルチプレクサを有する選択回路実施形態の実施形態を示す図である。
【図５０】タップウィンドウインデックスを、対応する５個の選択信号Ｓ１〜Ｓ５のセットにデコードする、例示的な論理テーブルを示す図である。
【図５１】例示的なタップウィンドウサーチ動作を示す図である。
【図５２】タップウィンドウ制御回路の実施形態を示す図である。
【図５３】公称のサンプリング時間および判定しきい値電圧に対する様々な位相オフセットおよび電圧オフセットでの差動信号送信のシーケンスをサンプリングすることによって生成されたデータアイグラフのグラフである。
【図５４】単一誤差サンプラを有する受信機における例示的な誤差境界サーチ動作と、対応するデータレベルしきい値ＤＬＥＶとを示す図である。
【図５５】各クロック位相オフセットで複数のアイ高さ測定を実施することによって得られる例示的アイ面積測定値を示す図である。
【図５６】タップウィンドウサーチコントローラの実施形態を示す図である。
【図５７】アイ面積測定値に基づく例示的なタップウィンドウサーチ動作を示す図である。
【図５８】等化受信機の実施形態を示す図である。
【図５９】図５８の等化受信機の詳細図である。
【図６０】図５８の等化受信機におけるクロック、データ、等化信号の間の例示的なタイミング関係を示す図である。
【図６１】図５８の等化受信機内部で用いることが可能な電流シンク出力ドライバを示す図である。
【図６２】等化出力ドライバ内部で用いることが可能な、プッシュプル型のサブドライバ回路の実施形態を示す図である。
【図６３】等化出力ドライバ内部で用いることが可能なサブドライバ回路の別の実施形態を示す図である。
【図５４】本発明の実施形態において用いることが可能な代替型の等化回路を示す図である。
【図６５】図６４の等化回路内部で用いることが可能なレベルシフト回路の実施形態を示す図である。
【図６６】本発明の実施形態において用いることが可能な別の型の等化回路を示す図である。
【図６７】図６６の等化回路内部で用いられるレベルシフト回路の実施形態を示す図である。
【図１】
2007515130.tif 000011
【図２】
2007515130.tif 000012
【図３】
2007515130.tif 000013
【図４】
2007515130.tif 000014
【図５】
2007515130.tif 000015
【図６】
2007515130.tif 000016
【図７】
2007515130.tif 000017
【図８】
2007515130.tif 000018
【図９】
2007515130.tif 000019
【図１０】
2007515130.tif 000020
【図１１】
2007515130.tif 000021
【図１２】
2007515130.tif 000022
【図１３】
2007515130.tif 000023
【図１４Ａ】
2007515130.tif 000024
【図１４Ｂ】
2007515130.tif 000025
【図１５】
2007515130.tif 000026
【図１６】
2007515130.tif 000027
【図１７】
2007515130.tif 000028
【図１８】
2007515130.tif 000029
【図１９】
2007515130.tif 000030
【図２０】
2007515130.tif 000031
【図２１】
2007515130.tif 000032
【図２２】
2007515130.tif 000033
【図２３】
2007515130.tif 000034
【図２４】
2007515130.tif 000035
【図２５】
2007515130.tif 000036
【図２６】
2007515130.tif 000037
【図２７】
2007515130.tif 000038
【図２８】
2007515130.tif 000039
【図２９】
2007515130.tif 000040
【図３０】
2007515130.tif 000041
【図３１】
2007515130.tif 000042
【図３２】
2007515130.tif 000043
【図３３】
2007515130.tif 000044
【図３４】
2007515130.tif 000045
【図３５】
2007515130.tif 000046
【図３６】
2007515130.tif 000047
【図３７】
2007515130.tif 000048
【図３８】
2007515130.tif 000049
【図３９】
2007515130.tif 000050
【図４０】
2007515130.tif 000051
【図４１】
2007515130.tif 000052
【図４２】
2007515130.tif 000053
【図４３】
2007515130.tif 000054
【図４４】
2007515130.tif 000055
【図４５】
2007515130.tif 000056
【図４６】
2007515130.tif 000057
【図４７】
2007515130.tif 000058
【図４８】
2007515130.tif 000059
【図４９】
2007515130.tif 000060
【図５０】
2007515130.tif 000061
【図５１】
2007515130.tif 000062
【図５２】
2007515130.tif 000063
【図５３】
2007515130.tif 000064
【図５４】
2007515130.tif 000065
【図５５】
2007515130.tif 000066
【図５６】
2007515130.tif 000067
【図５７】
2007515130.tif 000068
【図５８】
2007515130.tif 000069
【図５９】
2007515130.tif 000070
【図６０】
2007515130.tif 000071
【図６１】
2007515130.tif 000072
【図６２】
2007515130.tif 000073
【図６３】
2007515130.tif 000074
【図６４】
2007515130.tif 000075
【図６５】
2007515130.tif 000076
【図６６】
2007515130.tif 000077
【図６７】
2007515130.tif 000078
【手続補正書】
【提出日】平成18年8月18日(2006.8.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シグナリングシステム内の動作の方法であって、
第１のサンプリング回路において第１の信号をサンプリングし、前記第１の信号が第１のしきい値を上回るかどうかを判定すること、
第２のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が第２のしきい値を上回るかどうかを判定すること、
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる少なくとも１つの出力ドライバ回路の駆動強度を調節すること、および、
前記第１の信号が前記第２のしきい値を上回るかどうかに少なくとも部分的に基づいて前記第２のしきい値を調節することを含む方法。
【請求項２】
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる少なくとも１つの出力ドライバ回路の駆動強度を調節することが、
前記第１の信号が前記第１および第２のしきい値の両方を上回る場合に、少なくとも１つの出力ドライバ回路の駆動強度を上げること、および、
前記第１の信号が前記第１および第２のしきい値のうちの一方だけを上回る場合に、前記少なくとも１つの出力ドライバ回路の駆動強度を下げることを含む、請求項１に記載の方法。
【請求項３】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１の信号が第１のしきい値を上回るかどうかを判定することが、前記差動信号の前記第１の成分信号が前記第１および第２の成分信号のコモンモードを上回るかどうかを判定することを含む、請求項１に記載の方法。
【請求項４】
第１の信号が第１のしきい値を上回るかどうかを判定する第１のサンプリング回路と、
前記第１の信号が第２のしきい値を上回るかどうかを判定する第２のサンプリング回路と、
前記第１および第２のサンプリング回路と結合され、前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記第１の信号の生成に用いられる第１の出力ドライバ回路に対応する駆動強度値を調節するように構成された第１の更新回路と、
前記第２のサンプリング回路と結合され、前記第１の信号が前記第２のしきい値を上回るかどうかに少なくとも部分的に基づいて前記第２のしきい値を調節するように構成された第２の更新回路とを備える信号受信装置。
【請求項５】
前記第１の更新回路が、前記第１の信号が前記第１および第２のしきい値の両方を上回る場合に、前記駆動強度値を増やすように構成され、
前記第１の更新回路が、前記第１の信号が前記第１および第２のしきい値の一方だけを上回る場合に、前記駆動強度値を減らすようにさらに構成された、請求項４に記載の信号受信装置。
【請求項６】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路が、前記差動信号の前記第１の成分信号が前記第１および第２の成分信号のコモンモードを上回るかどうかを判定するように構成された、請求項４に記載の信号受信装置。
【請求項７】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路が、前記第１の成分信号が前記第２の成分信号を、第１のしきい値を超える量だけ上回るかどうかを判定することによって、前記第１の信号が前記第１のしきい値を上回るかどうかを判定するように構成された、請求項４に記載の信号受信装置。
【請求項８】
シグナリングシステム内の動作の方法であって、
第１の信号を送信回路から受信回路へ出力すること、
前記受信回路の第１および第２のサンプリング回路において前記第１の信号をサンプリングして、前記第１の信号が第１および第２のしきい値をそれぞれ上回るかどうかを判定すること、および、
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記送信回路の駆動強度と、前記受信回路内の等化信号ドライバの駆動強度とを調節することを含む方法。
【請求項９】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路において前記第１の信号をサンプリングし、前記第１の信号が前記第１のしきい値を上回るかどうかを判定することが、前記差動信号の前記第１の成分信号が前記差動信号の前記第２の成分を、第１の信号差分より上回るかどうかを判定することを含む、請求項８に記載の方法。
【請求項１０】
前記受信回路内の等化信号ドライバの駆動強度を調節することが、前記等化信号ドライバで生成される等化信号の振幅を調節することを含み、
前記等化信号に少なくとも部分的に基づいて前記第１および第２のしきい値の少なくとも一方を生成することをさらに含む、請求項８に記載の方法。
【請求項１１】
前記第１の信号をサンプリングする前に、前記受信回路で生成された複数の信号サンプルを記憶すること、および、
前記複数の信号サンプルのうちの選択されたサブセットに部分的に基づいて、前記等化信号ドライバ内で等化信号を生成することをさらに含む、請求項８に記載の方法。
【請求項１２】
信号経路と、
前記信号経路の第１の末端に結合され、第１の信号を前記信号経路に送信する等化送信機と、
前記信号経路の第２の末端に結合され、前記第１の信号を受け取り、前記第１の信号が第１および第２のしきい値をそれぞれ上回るかどうかを判定する第１および第２のサンプリング回路と、
前記第１および第２のサンプリング回路に等化信号を出力するように結合された判定帰還型等化器回路と、
前記第１の信号が前記第１および第２のしきい値を上回るかどうかに少なくとも部分的に基づいて、前記等化送信機の駆動強度と、前記判定帰還型等化器回路の駆動強度とを調節する制御回路とを備えるシグナリングシステム。
【請求項１３】
前記第１の信号が、第１および第２の成分信号を有する差動信号であり、前記第１のサンプリング回路が、前記第１および第２の成分信号を受け取るように結合され、前記第１の成分信号が前記第２の成分信号を、第１の信号差分より上回るかどうかを判定するように構成された比較回路を含む、請求項１２に記載のシグナリングシステム。
【請求項１４】
前記判定帰還型等化器が、
前記第１の信号を受け取る前に前記第１のサンプリング回路によって生成された複数の信号サンプルを記憶する記憶回路と、
前記記憶回路に記憶された前記信号サンプルのサブセットを選択するセレクタ回路と、
前記セレクタ回路から前記信号サンプルの前記サブセットを受け取るように結合された複数の等化信号ドライバとを備える、請求項１２に記載のシグナリングシステム。