【手続補正書】
【提出日】平成28年1月27日(2016.1.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
差動信号を伝送する第１、第２の差動信号配線が形成されたプリント配線板と、
前記プリント配線板に実装され、グラウンド端子、並びに前記第１、第２の差動信号配線に差動信号を出力する第１、第２信号出力端子を有する半導体素子と、を備えたプリント回路板において、
前記第１の差動信号配線とグラウンド電位との間には、前記半導体素子の第１信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第１コンデンサ素子が配置され、
前記第２の差動信号配線とグラウンド電位との間には、前記半導体素子の第２信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第２コンデンサ素子が配置され、
前記第１コンデンサ素子及び前記第２コンデンサ素子は、前記第１コンデンサ素子及び前記第２コンデンサ素子を流れるコモンモード電流に対して、前記第１コンデンサ素子の寄生インダクタと前記第２コンデンサ素子の寄生インダクタとによる相互インダクタンスが負の値となるように配置されていることを特徴とするプリント回路板。
【請求項２】
差動信号を伝送する第１、第２の差動信号配線が形成されたプリント配線板と、
前記プリント配線板に実装され、グラウンド端子、並びに前記第１、第２の差動信号配線に差動信号を出力する第１、第２信号出力端子を有する半導体素子と、を備えたプリント回路板において、
前記第１の差動信号配線とグラウンド電位との間には、前記第１の差動信号配線に電気的に接続された一端と、グラウンド電位に接続された他端とを有する第１コンデンサ素子が配置され、
前記第２の差動信号配線とグラウンド電位との間には、前記第２の差動信号配線に電気的に接続された一端と、グラウンド電位に接続された他端とを有する第２コンデンサ素子が配置され、
前記第１コンデンサ素子及び前記第２コンデンサ素子は、前記第１コンデンサ素子の一端と前記第２コンデンサ素子の他端とが向かい合い、前記第１コンデンサ素子の他端と前記第２コンデンサ素子の一端とが向かい合うように並んで配置されていることを特徴とするプリント回路板。
【請求項３】
前記第１の差動信号配線の前記第１コンデンサ素子が接続された位置に対して前記第１信号出力端子と逆側には、前記第１の差動信号配線の一部を形成する第１インダクタ素子が配置され、
前記第２の差動信号配線の前記第２コンデンサ素子が接続された位置に対して前記第２信号出力端子と逆側には、前記第２の差動信号配線の一部を形成する第２インダクタ素子が配置され、
前記第１の差動信号配線と前記第２の差動信号配線の間には、前記第１インダクタ素子に対して前記第１信号出力端子と逆側に一端が電気的に接続され、前記第２インダクタ素子に対して前記第２信号出力端子と逆側に他端が電気的に接続された第３コンデンサ素子が配置されていることを特徴とする請求項１又は２に記載のプリント回路板。
【請求項４】
前記第１の差動信号配線の前記第１コンデンサ素子が接続された位置に対して前記第１信号出力端子と逆側には、前記第１の差動信号配線の一部を形成する第１インダクタ素子が配置され、
前記第２の差動信号配線の前記第２コンデンサ素子が接続された位置に対して前記第２信号出力端子と逆側には、前記第２の差動信号配線の一部を形成する第２インダクタ素子が配置され、
前記第１の差動信号配線の前記第１インダクタ素子に対して前記第１信号出力端子と逆側には、一端が前記第１の差動信号配線に電気的に接続され、他端がグラウンドに接続された第４コンデンサ素子が配置され、
前記第２の差動信号配線の前記第２インダクタ素子に対して前記第２信号出力端子と逆側には、一端が前記第２の差動信号配線に電気的に接続され、他端がグラウンドに接続された第５コンデンサ素子が配置されていることを特徴とする請求項１又は２に記載のプリント回路板。
【請求項５】
前記第４コンデンサ素子及び前記第５コンデンサ素子は、前記第４コンデンサ素子及び前記第５コンデンサ素子を流れるコモンモード電流に対して、前記第４コンデンサ素子の寄生インダクタと前記第５コンデンサ素子の寄生インダクタとによる相互インダクタンスが負の値となるように配置されていることを特徴とする請求項４に記載のプリント回路板。
【請求項６】
前記第４コンデンサ素子及び前記第５コンデンサ素子は、前記第４コンデンサ素子の一端と前記第５コンデンサ素子の他端とが向かい合い、前記第４コンデンサ素子の他端と前記第５コンデンサ素子の一端とが向かい合うように配置されていることを特徴とする請求項５に記載のプリント回路板。
【請求項７】
前記プリント配線板は、
前記半導体素子の第１信号出力端子と前記第１コンデンサ素子の一端とを電気的に接続する第１信号配線パターンと、
前記半導体素子の第２信号出力端子と前記第２コンデンサ素子の一端とを電気的に接続する第２信号配線パターンとを有し、
前記第１信号配線パターンと前記第２信号配線パターンとは、同一の長さに設定されていることを特徴とする請求項２乃至６のいずれか１項に記載のプリント回路板。
【請求項８】
前記プリント配線板は、
前記第１コンデンサ素子及び前記第２コンデンサ素子が実装された層とは異なる層に配置され、前記半導体素子のグラウンド端子に電気的に接続されたベタグラウンドパターンと、
前記第１コンデンサ素子及び前記第２コンデンサ素子が実装された層であって、前記第１コンデンサ素子の他端に電気的に接続され、前記第２コンデンサ素子に対向する側に対して反対側に延びる第１グラウンド配線パターンと、
前記第１コンデンサ素子及び前記第２コンデンサ素子が実装された層であって、前記第２コンデンサ素子の他端に電気的に接続され、前記第１コンデンサ素子に対向する側に対して反対側に延びる第２グラウンド配線パターンと、を有し、
前記第１グラウンド配線パターンと前記ベタグラウンドパターンとが第１ヴィアを介して電気的に接続され、
前記第２グラウンド配線パターンと前記ベタグラウンドパターンとが第２ヴィアを介して電気的に接続されていることを特徴とする請求項７に記載のプリント回路板。
【請求項９】
前記第１の差動信号配線の前記第１コンデンサ素子が接続された位置と前記第１信号出力端子との間には、前記第１の差動信号配線の一部を形成する第３インダクタ素子が配置され、
前記第２の差動信号配線の前記第２コンデンサ素子が接続された位置と前記第２信号出力端子との間には、前記第２の差動信号配線の一部を形成する第４インダクタ素子が配置され、
前記第１の差動信号配線の前記第１コンデンサ素子が接続された位置に対して前記第３インダクタ素子と逆側には、前記第１の差動信号配線の一部を形成する第５インダクタ素子が配置され、
前記第２の差動信号配線の前記第２コンデンサ素子が接続された位置に対して前記第４インダクタ素子と逆側には、前記第１の差動信号配線の一部を形成する第６インダクタ素子が配置されていることを特徴とする請求項１又は２に記載のプリント回路板。
【請求項１０】
前記第１の差動信号配線は、前記第３インダクタ素子の一端と前記第１コンデンサ素子の一端とを電気的に接続する第１信号配線パターンを有し、
前記第１の差動信号配線は、前記第４インダクタ素子の一端と前記第２コンデンサ素子の一端とを電気的に接続する第２信号配線パターンを有し、
前記第１信号配線パターンと前記第２信号配線パターンとは、同一の長さに設定されていることを特徴とする請求項９に記載のプリント回路板。
【請求項１１】
前記プリント配線板は、
前記第１コンデンサ素子及び前記第２コンデンサ素子が実装された層とは異なる層に配置され、前記半導体素子のグラウンド端子に電気的に接続されたベタグラウンドパターンと、
前記第１コンデンサ素子及び前記第２コンデンサ素子が実装された層であって、前記第１コンデンサ素子の他端に電気的に接続され、前記第２コンデンサ素子に対向する側に対して反対側に延びる第１グラウンド配線パターンと、
前記第１コンデンサ素子及び前記第２コンデンサ素子が実装された層であって、前記第２コンデンサ素子の他端に電気的に接続され、前記第１コンデンサ素子に対向する側に対して反対側に延びる第２グラウンド配線パターンと、を有し、
前記第１グラウンド配線パターンと前記ベタグラウンドパターンとが第１ヴィアを介して電気的に接続され、
前記第２グラウンド配線パターンと前記ベタグラウンドパターンとが第２ヴィアを介し
て電気的に接続されていることを特徴とする請求項１０に記載のプリント回路板。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明のプリント回路板は、差動信号を伝送する第１、第２の差動信号配線が形成されたプリント配線板と、前記プリント配線板に実装され、グラウンド端子、並びに前記第１、第２の差動信号配線に差動信号を出力する第１、第２信号出力端子を有する半導体素子と、を備えたプリント回路板において、前記第１の差動信号配線とグラウンド電位との間には、前記半導体素子の第１信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第１コンデンサ素子が配置され、前記第２の差動信号配線とグラウンド電位との間には、前記半導体素子の第２信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第２コンデンサ素子が配置され、前記第１コンデンサ素子及び前記第２コンデンサ素子は、前記第１コンデンサ素子及び前記第２コンデンサ素子を流れるコモンモード電流に対して、前記第１コンデンサ素子の寄生インダクタと前記第２コンデンサ素子の寄生インダクタとによる相互インダクタンスが負の値となるように配置されていることを特徴とする。